Fitter report for DE1_SOC_D8M_RTL
Sun Jun 03 16:30:15 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sun Jun 03 16:30:14 2018       ;
; Quartus Prime Version           ; 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Revision Name                   ; DE1_SOC_D8M_RTL                             ;
; Top-level Entity Name           ; DE1_SOC_D8M_RTL                             ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSEMA5F31C6                                ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 4,527 / 32,070 ( 14 % )                     ;
; Total registers                 ; 8621                                        ;
; Total pins                      ; 226 / 457 ( 49 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,058,182 / 4,065,280 ( 51 % )              ;
; Total RAM Blocks                ; 253 / 397 ( 64 % )                          ;
; Total DSP Blocks                ; 10 / 87 ( 11 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 2 / 6 ( 33 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CSEMA5F31C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.32        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.0%      ;
;     Processor 3            ;  10.0%      ;
;     Processor 4            ;   9.7%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                     ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                   ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK2_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                   ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; CLOCK_50~inputCLKENA0                                                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; KEY[0]~inputCLKENA0                                                                                                                                                                                                                                                                                                                                      ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|buffer[0][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][1]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][2]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][3]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][4]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[0][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BX               ;                       ;
; square_convolution:s_convolver|buffer[0][7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][1]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][2]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][3]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][4]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1][7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][0]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][0]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][1]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][1]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][2]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][2]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][3]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][3]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][4]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][4]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][5]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][5]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][6]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][6]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[2][7]                                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[2][7]                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[2][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                           ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[640][7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[640][7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[640][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[641][7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[641][7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[641][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[642][7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[642][7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[642][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][1]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][4]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][5]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][6]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1280][7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1280][7]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1280][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][0]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][1]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][1]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][2]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][3]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][4]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][4]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][5]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][6]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][6]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1281][7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1281][7]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|buffer[1281][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; square_convolution:s_convolver|buffer[1282][0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|buffer[1282][7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AX               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; BY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][0][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Add4~8                                                                                                                                                                                                                                                                                                                              ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][1][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult2~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[0][2][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult3~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][0][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][1][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][1][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][1][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][1][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult4~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][1][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult5~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[1][2][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult6~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][0][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|Mult7~mac                                                                                                                                                                                                                                                                                                                           ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][1][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][0]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][0]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][1]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][1]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][2]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][2]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][3]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][3]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][4]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][4]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][5]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][5]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][6]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][6]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][7]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][7]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][8]                                                                                                                                                                                                                                                                                        ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; square_convolution:s_convolver|temp[0]                                                                                                                                                                                                                                                                                                                             ; AY               ;                       ;
; square_convolution:s_convolver|filter_sel:filters|filter[2][2][8]~SCLR_LUT                                                                                                                                                                                                                                                                               ; Created         ; Register Packing                                  ; Timing optimization        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; AUTO_FOCUS_ON:vd|PULSE[5]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUTO_FOCUS_ON:vd|PULSE[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; AUTO_FOCUS_ON:vd|PULSE[15]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; AUTO_FOCUS_ON:vd|PULSE[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[0]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[0]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[1]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[5]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[5]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[6]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[6]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[11]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[11]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[14]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[14]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|NUM_H[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|NUM_H[11]~DUPLICATE                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[1]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[3]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[3]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[9]                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[9]~DUPLICATE                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[12]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[12]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[15]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[15]~DUPLICATE                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[2]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[16]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[23]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|I2C_DELAY:i2c|DELAY[23]~DUPLICATE                                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[0]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[1]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[9]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_i[9]~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[14]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[29]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[29]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[30]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|SUM[30]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|rY2[4]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|rY2[4]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|rY2[5]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_CTRL_P:pp|rY2[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[7]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[7]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[31]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CLK_DELAY[31]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[17]                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[5]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[5]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[0]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[0]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[1]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[1]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[2]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[2]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[4]                                                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[0]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[0]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[1]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[1]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[5]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[5]~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[3]                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[3]~DUPLICATE                                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[2]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[2]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[3]                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[3]~DUPLICATE                                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|SCLO                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|SCLO~DUPLICATE                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[4]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|W_POINTER_GO                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FOCUS_ADJ:adl|VCM_I2C:i2c2|W_POINTER_GO~DUPLICATE                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; FpsMonitor:uFps|fps_l[0]                                                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|fps_l[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; FpsMonitor:uFps|rfps_h[3]                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|rfps_h[3]~DUPLICATE                                                                                                                                                                                                                                                                                                                                ;                  ;                       ;
; FpsMonitor:uFps|sec_cnt[0]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|sec_cnt[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; FpsMonitor:uFps|sec_cnt[1]                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|sec_cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; FpsMonitor:uFps|sec_cnt[13]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|sec_cnt[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; FpsMonitor:uFps|sec_cnt[15]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|sec_cnt[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; FpsMonitor:uFps|sec_cnt[22]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; FpsMonitor:uFps|sec_cnt[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[1]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[2]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[2]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[6]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[7]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[7]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[16]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[16]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[18]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[18]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[22]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[22]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[27]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[27]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[4]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[4]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[7]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|BYTE[1]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|BYTE[1]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[7]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[7]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|END_OK                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|END_OK~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[1]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[1]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[2]                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[2]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|SDAO                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|SDAO~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[4]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[18]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[18]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[22]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[22]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[12]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[13]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[15]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[17]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[17]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[23]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[23]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[28]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[28]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[2]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[2]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[5]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[5]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[5]                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[5]~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[0]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[0]~DUPLICATE                                                                                                                                                                                                                                                                           ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|END_OK~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[0]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[3]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[3]~DUPLICATE                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[2]                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[2]~DUPLICATE                                                                                                                                                                                                                                                                      ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|END_OK                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|END_OK~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[7]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[7]~DUPLICATE                                                                                                                                                                                                                                                                                       ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GO                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|R_GO~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[2]                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[2]~DUPLICATE                                                                                                                                                                                                                                                                              ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[17]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[17]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[25]                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|SLV8_REG16_DATA8[25]~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[2]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[2]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[4]                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[4]~DUPLICATE                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[0]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[1]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[3]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[6]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[7]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[12]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|W_POINTER_GO                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|W_POINTER_GO~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; RESET_DELAY:u2|Cont[12]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RESET_DELAY:u2|Cont[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RESET_DELAY:u2|Cont[15]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RESET_DELAY:u2|Cont[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; RESET_DELAY:u2|Cont[24]                                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RESET_DELAY:u2|Cont[24]~DUPLICATE                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; Sdram_Control:u7|ST[0]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|ST[2]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[2]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|ST[5]                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|ST[5]~DUPLICATE                                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a6                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[3]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[3]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[5]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|rdptr_g[8]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|wrptr_g[0]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|ws_dgrp_reg[3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|ws_dgrp_reg[3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a0                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a0~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a9                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a9~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|wrptr_g[2]~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|ws_dgrp_reg[3]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|ws_dgrp_reg[3]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|ws_dgrp_reg[4]                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|ws_dgrp_reg[4]~DUPLICATE                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a6                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a6~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[0]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[5]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[5]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[8]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rdptr_g[8]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg~DUPLICATE                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[3]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[6]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a1~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a4                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a4~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a5~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a7~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a8~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|parity6                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p|parity6~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rs_dgwp_reg[4]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|rs_dgwp_reg[4]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[2]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[2]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[9]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[10]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[10]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u7|command:u_command|command_done                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|command_done~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Sdram_Control:u7|command:u_command|do_precharge                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|do_precharge~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; Sdram_Control:u7|command:u_command|do_reada                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|do_reada~DUPLICATE                                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; Sdram_Control:u7|command:u_command|do_refresh                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|do_refresh~DUPLICATE                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|command:u_command|do_writea                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|do_writea~DUPLICATE                                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; Sdram_Control:u7|command:u_command|ex_read                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|command:u_command|ex_read~DUPLICATE                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[1]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[2]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[3]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[4]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[6]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[7]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[8]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[9]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[11]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[11]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[12]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[12]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[13]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|init_timer[14]                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|init_timer[14]~DUPLICATE                                                                                                                                                                                                                                                                                    ;                  ;                       ;
; Sdram_Control:u7|control_interface:u_control_interface|timer[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|control_interface:u_control_interface|timer[10]~DUPLICATE                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[11]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[11]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[18]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[18]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[19]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[20]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD1_ADDR[21]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD1_ADDR[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[14]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[16]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[17]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[20]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[21]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rRD2_ADDR[22]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rRD2_ADDR[22]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[9]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[9]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[13]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[13]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[14]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[15]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[15]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[16]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[16]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[17]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[17]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[19]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[19]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[20]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR1_ADDR[21]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR1_ADDR[21]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR2_ADDR[8]                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR2_ADDR[8]~DUPLICATE                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; Sdram_Control:u7|rWR2_ADDR[10]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR2_ADDR[10]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR2_ADDR[12]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR2_ADDR[12]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR2_ADDR[14]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR2_ADDR[14]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; Sdram_Control:u7|rWR2_ADDR[20]                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Sdram_Control:u7|rWR2_ADDR[20]~DUPLICATE                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|line_counter[8]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|line_counter[8]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|x[1]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|x[1]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|x[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|x[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|x[5]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|x[5]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|x[6]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|x[6]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|y[2]                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|y[2]~DUPLICATE                                                                                                                                                                                                                                                                                              ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|yd[7]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|yd[7]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|yt[5]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|yt[5]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; frame_display:frame_controller|video_driver:vga_driver|yt[8]                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; frame_display:frame_controller|video_driver:vga_driver|yt[8]~DUPLICATE                                                                                                                                                                                                                                                                                             ;                  ;                       ;
; raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|cntr_mmf:cntr1|counter_reg_bit[8]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|cntr_mmf:cntr1|counter_reg_bit[8]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|cntr_mmf:cntr1|counter_reg_bit[9]                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|cntr_mmf:cntr1|counter_reg_bit[9]~DUPLICATE                                                                                                                                                                                                                            ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~DUPLICATE              ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~DUPLICATE ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]~DUPLICATE ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[0]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|last_trigger_address_delayed[1]~DUPLICATE                                                                                                                                                                                                              ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize|dffs[0]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_79i:auto_generated|counter_reg_bit[4]                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_79i:auto_generated|counter_reg_bit[4]~DUPLICATE                                                                       ;                  ;                       ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|counter_reg_bit[0]~DUPLICATE                                                                          ;                  ;                       ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[4]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[4]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[6]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[6]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[8]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[8]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[9]                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[9]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; square_convolution:s_convolver|delay_counter[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|delay_counter[2]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; square_convolution:s_convolver|delay_counter[11]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|delay_counter[11]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; square_convolution:s_convolver|delay_counter[14]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|delay_counter[14]~DUPLICATE                                                                                                                                                                                                                                                                                                         ;                  ;                       ;
; square_convolution:s_convolver|ps.STOP                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|ps.STOP~DUPLICATE                                                                                                                                                                                                                                                                                                                   ;                  ;                       ;
; square_convolution:s_convolver|read_counter[0]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|read_counter[0]~DUPLICATE                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; square_convolution:s_convolver|write_counter[3]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; square_convolution:s_convolver|write_counter[3]~DUPLICATE                                                                                                                                                                                                                                                                                                          ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                    ;
+--------------------------+-----------------+--------------+-----------------------------------------------+---------------+----------------------------+
; Name                     ; Ignored Entity  ; Ignored From ; Ignored To                                    ; Ignored Value ; Ignored Source             ;
+--------------------------+-----------------+--------------+-----------------------------------------------+---------------+----------------------------+
; PLL Bandwidth Preset     ; DE1_SOC_D8M_RTL ;              ; *sdram_qsys_pll_0*|altera_pll:altera_pll_i*|* ; AUTO          ; Compiler or HDL Assignment ;
; PLL Compensation Mode    ; DE1_SOC_D8M_RTL ;              ; *sdram_qsys_pll_0*|altera_pll:altera_pll_i*|* ; DIRECT        ; Compiler or HDL Assignment ;
; PLL Automatic Self-Reset ; DE1_SOC_D8M_RTL ;              ; *sdram_qsys_pll_0*|altera_pll:altera_pll_i*|* ; OFF           ; Compiler or HDL Assignment ;
+--------------------------+-----------------+--------------+-----------------------------------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 15000 ) ; 0.00 % ( 0 / 15000 )       ; 0.00 % ( 0 / 15000 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 15000 ) ; 0.00 % ( 0 / 15000 )       ; 0.00 % ( 0 / 15000 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 12496 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 182 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 2289 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 33 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/zjc19/Desktop/EE526/526_conv/output_files/DE1_SOC_D8M_RTL.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4,527 / 32,070        ; 14 %  ;
; ALMs needed [=A-B+C]                                        ; 4,527                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 6,311 / 32,070        ; 20 %  ;
;         [a] ALMs used for LUT logic and registers           ; 1,315                 ;       ;
;         [b] ALMs used for LUT logic                         ; 2,199                 ;       ;
;         [c] ALMs used for registers                         ; 2,797                 ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1,812 / 32,070        ; 6 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 28 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 27                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 816 / 3,207           ; 25 %  ;
;     -- Logic LABs                                           ; 816                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,741                 ;       ;
;     -- 7 input functions                                    ; 222                   ;       ;
;     -- 6 input functions                                    ; 1,942                 ;       ;
;     -- 5 input functions                                    ; 525                   ;       ;
;     -- 4 input functions                                    ; 497                   ;       ;
;     -- <=3 input functions                                  ; 2,555                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 2,815                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 8,621                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 8,222 / 64,140        ; 13 %  ;
;         -- Secondary logic registers                        ; 399 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 8,375                 ;       ;
;         -- Routing optimization registers                   ; 246                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 226 / 457             ; 49 %  ;
;     -- Clock pins                                           ; 8 / 8                 ; 100 % ;
;     -- Dedicated input pins                                 ; 3 / 21                ; 14 %  ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 253 / 397             ; 64 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,058,182 / 4,065,280 ; 51 %  ;
; Total block memory implementation bits                      ; 2,590,720 / 4,065,280 ; 64 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 10 / 87               ; 11 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 2 / 6                 ; 33 %  ;
; Global signals                                              ; 8                     ;       ;
;     -- Global clocks                                        ; 6 / 16                ; 38 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.1% / 7.2% / 6.7%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 35.8% / 35.4% / 37.0% ;       ;
; Maximum fan-out                                             ; 5165                  ;       ;
; Highest non-global fan-out                                  ; 1084                  ;       ;
; Total fan-out                                               ; 61837                 ;       ;
; Average fan-out                                             ; 3.44                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                                  ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 4019 / 32070 ( 13 % ) ; 64 / 32070 ( < 1 % ) ; 444 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 4019                  ; 64                   ; 444                            ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 5344 / 32070 ( 17 % ) ; 77 / 32070 ( < 1 % ) ; 892 / 32070 ( 3 % )            ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 1167                  ; 19                   ; 130                            ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2101                  ; 31                   ; 68                             ; 0                              ;
;         [c] ALMs used for registers                         ; 2076                  ; 27                   ; 694                            ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 1331 / 32070 ( 4 % )  ; 13 / 32070 ( < 1 % ) ; 471 / 32070 ( 1 % )            ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 6 / 32070 ( < 1 % )   ; 0 / 32070 ( 0 % )    ; 23 / 32070 ( < 1 % )           ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                    ; 1                              ; 0                              ;
;         [c] Due to LAB input limits                         ; 5                     ; 0                    ; 22                             ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ; Low                            ;
;                                                             ;                       ;                      ;                                ;                                ;
; Total LABs:  partially or completely used                   ; 661 / 3207 ( 21 % )   ; 12 / 3207 ( < 1 % )  ; 152 / 3207 ( 5 % )             ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 661                   ; 12                   ; 152                            ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Combinational ALUT usage for logic                          ; 5279                  ; 91                   ; 371                            ; 0                              ;
;     -- 7 input functions                                    ; 222                   ; 0                    ; 0                              ; 0                              ;
;     -- 6 input functions                                    ; 1881                  ; 12                   ; 49                             ; 0                              ;
;     -- 5 input functions                                    ; 477                   ; 25                   ; 23                             ; 0                              ;
;     -- 4 input functions                                    ; 447                   ; 17                   ; 33                             ; 0                              ;
;     -- <=3 input functions                                  ; 2252                  ; 37                   ; 266                            ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1669                  ; 24                   ; 1122                           ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;                                ;
;         -- Primary logic registers                          ; 6484 / 64140 ( 10 % ) ; 91 / 64140 ( < 1 % ) ; 1647 / 64140 ( 3 % )           ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 360 / 64140 ( < 1 % ) ; 4 / 64140 ( < 1 % )  ; 35 / 64140 ( < 1 % )           ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;                                ;
;         -- Design implementation registers                  ; 6607                  ; 91                   ; 1677                           ; 0                              ;
;         -- Routing optimization registers                   ; 237                   ; 4                    ; 5                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
;                                                             ;                       ;                      ;                                ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ; 0                              ;
; I/O pins                                                    ; 221                   ; 0                    ; 0                              ; 5                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ; 0                              ;
; Total block memory bits                                     ; 75718                 ; 0                    ; 1982464                        ; 0                              ;
; Total block memory implementation bits                      ; 112640                ; 0                    ; 2478080                        ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 11 / 397 ( 2 % )      ; 0 / 397 ( 0 % )      ; 242 / 397 ( 60 % )             ; 0 / 397 ( 0 % )                ;
; DSP block                                                   ; 10 / 87 ( 11 % )      ; 0 / 87 ( 0 % )       ; 0 / 87 ( 0 % )                 ; 0 / 87 ( 0 % )                 ;
; Clock enable block                                          ; 1 / 116 ( < 1 % )     ; 0 / 116 ( 0 % )      ; 0 / 116 ( 0 % )                ; 5 / 116 ( 4 % )                ;
; Fractional PLL                                              ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 2 / 6 ( 33 % )                 ;
; PLL Output Counter                                          ; 0 / 54 ( 0 % )        ; 0 / 54 ( 0 % )       ; 0 / 54 ( 0 % )                 ; 3 / 54 ( 5 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 2 / 6 ( 33 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 6 ( 0 % )         ; 0 / 6 ( 0 % )        ; 0 / 6 ( 0 % )                  ; 2 / 6 ( 33 % )                 ;
;                                                             ;                       ;                      ;                                ;                                ;
; Connections                                                 ;                       ;                      ;                                ;                                ;
;     -- Input Connections                                    ; 5291                  ; 138                  ; 2859                           ; 1                              ;
;     -- Registered Input Connections                         ; 5213                  ; 104                  ; 1629                           ; 0                              ;
;     -- Output Connections                                   ; 306                   ; 423                  ; 34                             ; 7526                           ;
;     -- Registered Output Connections                        ; 4                     ; 423                  ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Total Connections                                    ; 46665                 ; 1107                 ; 19149                          ; 7621                           ;
;     -- Registered Connections                               ; 20847                 ; 897                  ; 14442                          ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; External Connections                                        ;                       ;                      ;                                ;                                ;
;     -- Top                                                  ; 126                   ; 0                    ; 243                            ; 5228                           ;
;     -- sld_hub:auto_hub                                     ; 0                     ; 20                   ; 414                            ; 127                            ;
;     -- sld_signaltap:auto_signaltap_0                       ; 243                   ; 414                  ; 64                             ; 2172                           ;
;     -- hard_block:auto_generated_inst                       ; 5228                  ; 127                  ; 2172                           ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;                                ;
;     -- Input Ports                                          ; 48                    ; 45                   ; 432                            ; 7                              ;
;     -- Output Ports                                         ; 200                   ; 62                   ; 257                            ; 14                             ;
;     -- Bidir Ports                                          ; 63                    ; 0                    ; 0                              ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 4                    ; 39                             ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 29                   ; 243                            ; 0                              ;
;                                                             ;                       ;                      ;                                ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                    ; 205                            ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 28                   ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 18                             ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 1                              ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 25                   ; 124                            ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 30                   ; 138                            ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 29                   ; 245                            ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; ADC_DOUT        ; AK3   ; 3B       ; 20           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; AUD_ADCDAT      ; K7    ; 8A       ; 8            ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK2_50       ; AA16  ; 4A       ; 56           ; 0            ; 0            ; 161                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK3_50       ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK4_50       ; K14   ; 8A       ; 32           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; CLOCK_50        ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 5168                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; IRDA_RXD        ; AA30  ; 5B       ; 89           ; 21           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[0]          ; AA14  ; 3B       ; 36           ; 0            ; 0            ; 293                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[1]          ; AA15  ; 3B       ; 36           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[2]          ; W15   ; 3B       ; 40           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; KEY[3]          ; Y16   ; 3B       ; 40           ; 0            ; 17           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_CLK  ; AA21  ; 4A       ; 88           ; 0            ; 1            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[0] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[1] ; AD24  ; 4A       ; 88           ; 0            ; 35           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[2] ; AE23  ; 4A       ; 78           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[3] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[4] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[5] ; AF26  ; 4A       ; 86           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[6] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[7] ; AG26  ; 4A       ; 84           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[8] ; AH24  ; 4A       ; 64           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_D[9] ; AH27  ; 4A       ; 84           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_HS   ; AK24  ; 4A       ; 72           ; 0            ; 51           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; MIPI_PIXEL_VS   ; AJ25  ; 4A       ; 74           ; 0            ; 91           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[0]           ; AB12  ; 3A       ; 12           ; 0            ; 17           ; 16                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[1]           ; AC12  ; 3A       ; 16           ; 0            ; 0            ; 5                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[2]           ; AF9   ; 3A       ; 8            ; 0            ; 34           ; 8                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[3]           ; AF10  ; 3A       ; 4            ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[4]           ; AD11  ; 3A       ; 2            ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[5]           ; AD12  ; 3A       ; 16           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[6]           ; AE11  ; 3A       ; 4            ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[7]           ; AC9   ; 3A       ; 4            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[8]           ; AD10  ; 3A       ; 4            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; SW[9]           ; AE12  ; 3A       ; 2            ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_CLK27        ; H15   ; 8A       ; 40           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[0]      ; D2    ; 8A       ; 12           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[1]      ; B1    ; 8A       ; 16           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[2]      ; E2    ; 8A       ; 8            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[3]      ; B2    ; 8A       ; 16           ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[4]      ; D1    ; 8A       ; 6            ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[5]      ; E1    ; 8A       ; 6            ; 81           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[6]      ; C2    ; 8A       ; 12           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_DATA[7]      ; B3    ; 8A       ; 14           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_HS           ; A5    ; 8A       ; 26           ; 81           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; TD_VS           ; A3    ; 8A       ; 24           ; 81           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CONVST     ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_DIN        ; AK4   ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ADC_SCLK       ; AK2   ; 3B       ; 20           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_DACDAT     ; J7    ; 8A       ; 16           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; AUD_XCK        ; G7    ; 8A       ; 2            ; 81           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_I2C_SCL ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; CAMERA_PWDN_n  ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]   ; AK14  ; 3B       ; 40           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10]  ; AG12  ; 3B       ; 26           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11]  ; AH13  ; 3B       ; 30           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12]  ; AJ14  ; 3B       ; 40           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]   ; AH14  ; 3B       ; 30           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]   ; AG15  ; 3B       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]   ; AE14  ; 3B       ; 24           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]   ; AB15  ; 3B       ; 28           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]   ; AC14  ; 3B       ; 28           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]   ; AD14  ; 3B       ; 24           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]   ; AF15  ; 3B       ; 32           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]   ; AH15  ; 3B       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]   ; AG13  ; 3B       ; 26           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[0]     ; AF13  ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_BA[1]     ; AJ12  ; 3B       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CAS_N     ; AF11  ; 3B       ; 18           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CKE       ; AK13  ; 3B       ; 36           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CLK       ; AH12  ; 3B       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_CS_N      ; AG11  ; 3B       ; 18           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_LDQM      ; AB13  ; 3B       ; 20           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_RAS_N     ; AE13  ; 3B       ; 22           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_UDQM      ; AK12  ; 3B       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; DRAM_WE_N      ; AA13  ; 3B       ; 20           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; FPGA_I2C_SCLK  ; J12   ; 8A       ; 12           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[0]        ; AE26  ; 5A       ; 89           ; 8            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[1]        ; AE27  ; 5A       ; 89           ; 11           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[2]        ; AE28  ; 5A       ; 89           ; 11           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[3]        ; AG27  ; 5A       ; 89           ; 4            ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[4]        ; AF28  ; 5A       ; 89           ; 13           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[5]        ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX0[6]        ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[0]        ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[1]        ; AH29  ; 5A       ; 89           ; 6            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[2]        ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[3]        ; AG30  ; 5A       ; 89           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[4]        ; AF29  ; 5A       ; 89           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[5]        ; AF30  ; 5A       ; 89           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX1[6]        ; AD27  ; 5A       ; 89           ; 8            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[0]        ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[1]        ; AE29  ; 5B       ; 89           ; 23           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[2]        ; AD29  ; 5B       ; 89           ; 23           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[3]        ; AC28  ; 5B       ; 89           ; 20           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[4]        ; AD30  ; 5B       ; 89           ; 25           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[5]        ; AC29  ; 5B       ; 89           ; 20           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX2[6]        ; AC30  ; 5B       ; 89           ; 25           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[0]        ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[1]        ; AC27  ; 5A       ; 89           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[2]        ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[3]        ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[4]        ; AB28  ; 5B       ; 89           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[5]        ; AB25  ; 5A       ; 89           ; 11           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX3[6]        ; AB22  ; 5A       ; 89           ; 9            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[0]        ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[1]        ; Y23   ; 5A       ; 89           ; 13           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[2]        ; Y24   ; 5A       ; 89           ; 13           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[3]        ; W22   ; 5A       ; 89           ; 8            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[4]        ; W24   ; 5A       ; 89           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[5]        ; V23   ; 5A       ; 89           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX4[6]        ; W25   ; 5B       ; 89           ; 20           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[0]        ; V25   ; 5B       ; 89           ; 20           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[1]        ; AA28  ; 5B       ; 89           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[2]        ; Y27   ; 5B       ; 89           ; 25           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[3]        ; AB27  ; 5B       ; 89           ; 23           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[4]        ; AB26  ; 5A       ; 89           ; 9            ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[5]        ; AA26  ; 5B       ; 89           ; 23           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; HEX5[6]        ; AA25  ; 5A       ; 89           ; 9            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; IRDA_TXD       ; AB30  ; 5B       ; 89           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[0]        ; V16   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[1]        ; W16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[2]        ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[3]        ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[4]        ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[5]        ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[6]        ; Y19   ; 4A       ; 84           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[7]        ; W20   ; 5A       ; 89           ; 6            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[8]        ; W21   ; 5A       ; 89           ; 8            ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; LEDR[9]        ; Y21   ; 5A       ; 89           ; 6            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_CS_n      ; AG23  ; 4A       ; 64           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_MCLK      ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_REFCLK    ; AK26  ; 4A       ; 76           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; MIPI_RESET_n   ; AK23  ; 4A       ; 72           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; TD_RESET_N     ; F6    ; 8A       ; 2            ; 81           ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_BLANK_N    ; F10   ; 8A       ; 6            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[0]       ; B13   ; 8A       ; 40           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[1]       ; G13   ; 8A       ; 28           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[2]       ; H13   ; 8A       ; 20           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[3]       ; F14   ; 8A       ; 36           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[4]       ; H14   ; 8A       ; 28           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[5]       ; F15   ; 8A       ; 36           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[6]       ; G15   ; 8A       ; 40           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_B[7]       ; J14   ; 8A       ; 32           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_CLK        ; A11   ; 8A       ; 38           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[0]       ; J9    ; 8A       ; 4            ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[1]       ; J10   ; 8A       ; 4            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[2]       ; H12   ; 8A       ; 20           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[3]       ; G10   ; 8A       ; 6            ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[4]       ; G11   ; 8A       ; 10           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[5]       ; G12   ; 8A       ; 10           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[6]       ; F11   ; 8A       ; 18           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_G[7]       ; E11   ; 8A       ; 18           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_HS         ; B11   ; 8A       ; 36           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[0]       ; A13   ; 8A       ; 40           ; 81           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[1]       ; C13   ; 8A       ; 38           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[2]       ; E13   ; 8A       ; 26           ; 81           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[3]       ; B12   ; 8A       ; 38           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[4]       ; C12   ; 8A       ; 36           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[5]       ; D12   ; 8A       ; 22           ; 81           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[6]       ; E12   ; 8A       ; 22           ; 81           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_R[7]       ; F13   ; 8A       ; 26           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_SYNC_N     ; C10   ; 8A       ; 28           ; 81           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; VGA_VS         ; D11   ; 8A       ; 34           ; 81           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                          ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+
; AUD_ADCLRCK    ; K8    ; 8A       ; 8            ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; AUD_BCLK       ; H7    ; 8A       ; 16           ; 81           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; AUD_DACLRCK    ; H8    ; 8A       ; 24           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; CAMERA_I2C_SDA ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 7                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_SDA~3 (inverted) ;
; DRAM_DQ[0]     ; AK6   ; 3B       ; 24           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[10]    ; AJ9   ; 3B       ; 30           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[11]    ; AH9   ; 3B       ; 18           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[12]    ; AH8   ; 3B       ; 32           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[13]    ; AH7   ; 3B       ; 32           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[14]    ; AJ6   ; 3B       ; 26           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[15]    ; AJ5   ; 3B       ; 24           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[1]     ; AJ7   ; 3B       ; 26           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[2]     ; AK7   ; 3B       ; 28           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[3]     ; AK8   ; 3B       ; 28           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[4]     ; AK9   ; 3B       ; 30           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[5]     ; AG10  ; 3B       ; 18           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[6]     ; AK11  ; 3B       ; 34           ; 0            ; 57           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[7]     ; AJ11  ; 3B       ; 34           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[8]     ; AH10  ; 3B       ; 34           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; DRAM_DQ[9]     ; AJ10  ; 3B       ; 34           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; Sdram_Control:u7|command:u_command|OE (inverted)                             ;
; FPGA_I2C_SDAT  ; K12   ; 8A       ; 12           ; 81           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[0]        ; AC18  ; 4A       ; 64           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[10]       ; AH18  ; 4A       ; 56           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[11]       ; AH17  ; 4A       ; 56           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[12]       ; AG16  ; 4A       ; 50           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[13]       ; AE16  ; 4A       ; 52           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[14]       ; AF16  ; 4A       ; 52           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[15]       ; AG17  ; 4A       ; 50           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[16]       ; AA18  ; 4A       ; 68           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[17]       ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[18]       ; AE17  ; 4A       ; 50           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[19]       ; AC20  ; 4A       ; 76           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[1]        ; Y17   ; 4A       ; 68           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[20]       ; AH19  ; 4A       ; 58           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[21]       ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[22]       ; AH20  ; 4A       ; 54           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[23]       ; AK21  ; 4A       ; 68           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[24]       ; AD19  ; 4A       ; 76           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[25]       ; AD20  ; 4A       ; 82           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[26]       ; AE18  ; 4A       ; 66           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[27]       ; AE19  ; 4A       ; 66           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[28]       ; AF20  ; 4A       ; 70           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[29]       ; AF21  ; 4A       ; 70           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[2]        ; AD17  ; 4A       ; 64           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[30]       ; AF19  ; 4A       ; 62           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[31]       ; AG21  ; 4A       ; 54           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[32]       ; AF18  ; 4A       ; 50           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[33]       ; AG20  ; 4A       ; 62           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[34]       ; AG18  ; 4A       ; 58           ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[35]       ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[3]        ; Y18   ; 4A       ; 72           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[4]        ; AK16  ; 4A       ; 54           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[5]        ; AK18  ; 4A       ; 58           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[6]        ; AK19  ; 4A       ; 60           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[7]        ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[8]        ; AJ17  ; 4A       ; 58           ; 0            ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; GPIO[9]        ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; MIPI_I2C_SCL   ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; MIPI_I2C_SDA   ; AF23  ; 4A       ; 74           ; 0            ; 40           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1 (inverted)  ;
; PS2_CLK        ; AD7   ; 3A       ; 6            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; PS2_CLK2       ; AD9   ; 3A       ; 2            ; 0            ; 74           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; PS2_DAT        ; AE7   ; 3A       ; 6            ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
; PS2_DAT2       ; AE9   ; 3A       ; 2            ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                            ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )      ; --            ; --           ; --            ;
; 3A       ; 14 / 32 ( 44 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 48 / 48 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 66 / 80 ( 83 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 32 / 32 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 3.3V          ; --           ; 3.3V          ;
; 6B       ; 0 / 44 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )    ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 50 / 80 ( 63 % )  ; 3.3V          ; --           ; 3.3V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; TD_VS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; TD_HS                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; VGA_CLK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; VGA_R[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; DRAM_WE_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 122        ; 3B             ; KEY[0]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 120        ; 3B             ; KEY[1]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ; 146        ; 4A             ; CLOCK2_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; GPIO[16]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 176        ; 4A             ; GPIO[17]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; MIPI_PIXEL_CLK                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; HEX4[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; HEX5[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA26     ; 252        ; 5B             ; HEX5[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; HEX5[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; IRDA_RXD                        ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; altera_reserved_tdo             ; output ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; SW[0]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 88         ; 3B             ; DRAM_LDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; DRAM_ADDR[4]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; HEX3[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB23     ; 227        ; 5A             ; HEX2[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; HEX3[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB26     ; 226        ; 5A             ; HEX5[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB27     ; 254        ; 5B             ; HEX5[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; HEX3[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; IRDA_TXD                        ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; altera_reserved_tck             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; SW[7]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; SW[1]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; DRAM_ADDR[5]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; GPIO[0]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; GPIO[19]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; MIPI_PIXEL_D[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; HEX3[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; HEX3[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC28     ; 245        ; 5B             ; HEX2[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; HEX2[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC30     ; 259        ; 5B             ; HEX2[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; PS2_CLK                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; PS2_CLK2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD10     ; 56         ; 3A             ; SW[8]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD11     ; 54         ; 3A             ; SW[4]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD12     ; 80         ; 3A             ; SW[5]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; DRAM_ADDR[6]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; GPIO[2]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; GPIO[24]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD20     ; 199        ; 4A             ; GPIO[25]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; MIPI_PIXEL_D[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; HEX3[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; HEX3[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; HEX1[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; HEX2[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD30     ; 257        ; 5B             ; HEX2[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; PS2_DAT                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; PS2_DAT2                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; SW[6]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE12     ; 52         ; 3A             ; SW[9]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE13     ; 95         ; 3B             ; DRAM_RAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE14     ; 96         ; 3B             ; DRAM_ADDR[3]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; GPIO[13]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; GPIO[18]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE18     ; 167        ; 4A             ; GPIO[26]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; GPIO[27]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; MIPI_PIXEL_D[2]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE24     ; 209        ; 4A             ; MIPI_PIXEL_D[3]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; HEX0[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE27     ; 229        ; 5A             ; HEX0[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE28     ; 231        ; 5A             ; HEX0[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE29     ; 253        ; 5B             ; HEX2[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; SW[2]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF10     ; 57         ; 3A             ; SW[3]                           ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF11     ; 87         ; 3B             ; DRAM_CAS_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; DRAM_BA[0]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF14     ; 114        ; 3B             ; CLOCK_50                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; DRAM_ADDR[7]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF16     ; 137        ; 4A             ; GPIO[14]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; GPIO[32]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF19     ; 159        ; 4A             ; GPIO[30]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; GPIO[28]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF21     ; 173        ; 4A             ; GPIO[29]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; MIPI_I2C_SDA                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF24     ; 181        ; 4A             ; MIPI_I2C_SCL                    ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; MIPI_PIXEL_D[4]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; MIPI_PIXEL_D[5]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; HEX0[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF29     ; 237        ; 5A             ; HEX1[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AF30     ; 239        ; 5A             ; HEX1[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; DRAM_DQ[5]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG11     ; 85         ; 3B             ; DRAM_CS_N                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG12     ; 103        ; 3B             ; DRAM_ADDR[10]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG13     ; 101        ; 3B             ; DRAM_ADDR[9]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; DRAM_ADDR[2]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG16     ; 134        ; 4A             ; GPIO[12]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG17     ; 132        ; 4A             ; GPIO[15]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG18     ; 150        ; 4A             ; GPIO[34]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; GPIO[33]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; GPIO[31]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; MIPI_CS_n                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; MIPI_PIXEL_D[6]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; MIPI_PIXEL_D[7]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; HEX0[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG28     ; 233        ; 5A             ; HEX0[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; HEX1[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; DRAM_DQ[13]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH8      ; 113        ; 3B             ; DRAM_DQ[12]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH9      ; 84         ; 3B             ; DRAM_DQ[11]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH10     ; 118        ; 3B             ; DRAM_DQ[8]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; DRAM_CLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH13     ; 111        ; 3B             ; DRAM_ADDR[11]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH14     ; 109        ; 3B             ; DRAM_ADDR[1]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH15     ; 125        ; 3B             ; DRAM_ADDR[8]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; GPIO[11]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; GPIO[10]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH19     ; 148        ; 4A             ; GPIO[20]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; GPIO[22]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; MIPI_MCLK                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; CAMERA_PWDN_n                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; MIPI_PIXEL_D[8]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; MIPI_PIXEL_D[9]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AH28     ; 214        ; 5A             ; HEX0[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; HEX1[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AH30     ; 241        ; 5A             ; HEX1[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; ADC_CONVST                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; DRAM_DQ[15]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ6      ; 102        ; 3B             ; DRAM_DQ[14]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ7      ; 100        ; 3B             ; DRAM_DQ[1]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; DRAM_DQ[10]                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ10     ; 116        ; 3B             ; DRAM_DQ[9]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ11     ; 119        ; 3B             ; DRAM_DQ[7]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ12     ; 124        ; 3B             ; DRAM_BA[1]                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; DRAM_ADDR[12]                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; GPIO[9]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; GPIO[8]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; GPIO[7]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; GPIO[21]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; GPIO[35]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; CAMERA_I2C_SDA                  ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; MIPI_PIXEL_VS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; HEX1[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; ADC_SCLK                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK3      ; 89         ; 3B             ; ADC_DOUT                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK4      ; 92         ; 3B             ; ADC_DIN                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; DRAM_DQ[0]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK7      ; 107        ; 3B             ; DRAM_DQ[2]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK8      ; 105        ; 3B             ; DRAM_DQ[3]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK9      ; 108        ; 3B             ; DRAM_DQ[4]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; DRAM_DQ[6]                      ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK12     ; 123        ; 3B             ; DRAM_UDQM                       ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK13     ; 121        ; 3B             ; DRAM_CKE                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK14     ; 129        ; 3B             ; DRAM_ADDR[0]                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; GPIO[4]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; GPIO[5]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK19     ; 153        ; 4A             ; GPIO[6]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; GPIO[23]                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK22     ; 169        ; 4A             ; CAMERA_I2C_SCL                  ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; MIPI_RESET_n                    ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK24     ; 177        ; 4A             ; MIPI_PIXEL_HS                   ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; MIPI_REFCLK                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; TD_DATA[1]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B2       ; 507        ; 8A             ; TD_DATA[3]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B3       ; 513        ; 8A             ; TD_DATA[7]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; VGA_HS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B12      ; 464        ; 8A             ; VGA_R[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 459        ; 8A             ; VGA_B[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; TD_DATA[6]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; VGA_SYNC_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; VGA_R[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C13      ; 462        ; 8A             ; VGA_R[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; TD_DATA[4]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D2       ; 515        ; 8A             ; TD_DATA[0]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; VGA_VS                          ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D12      ; 496        ; 8A             ; VGA_R[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; TD_DATA[5]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E2       ; 525        ; 8A             ; TD_DATA[2]                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; VGA_G[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E12      ; 494        ; 8A             ; VGA_R[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ; 488        ; 8A             ; VGA_R[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; TD_RESET_N                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; VGA_BLANK_N                     ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F11      ; 502        ; 8A             ; VGA_G[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; VGA_R[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F14      ; 468        ; 8A             ; VGA_B[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F15      ; 466        ; 8A             ; VGA_B[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; AUD_XCK                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; VGA_G[3]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G11      ; 520        ; 8A             ; VGA_G[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G12      ; 518        ; 8A             ; VGA_G[5]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 484        ; 8A             ; VGA_B[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; VGA_B[6]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; AUD_BCLK                        ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H8       ; 490        ; 8A             ; AUD_DACLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; VGA_G[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H13      ; 498        ; 8A             ; VGA_B[2]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 482        ; 8A             ; VGA_B[4]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H15      ; 458        ; 8A             ; TD_CLK27                        ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; AUD_DACDAT                      ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; VGA_G[0]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J10      ; 530        ; 8A             ; VGA_G[1]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; FPGA_I2C_SCLK                   ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; VGA_B[7]                        ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; AUD_ADCDAT                      ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ; 524        ; 8A             ; AUD_ADCLRCK                     ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; FPGA_I2C_SDAT                   ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; CLOCK4_50                       ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; altera_reserved_tdi             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; altera_reserved_tms             ; input  ; 3.3-V LVTTL  ;                     ; --           ; N               ; no       ; Off          ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; LEDR[0]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ; 154        ; 4A             ; LEDR[2]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; LEDR[3]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; HEX4[5]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; HEX5[0]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; KEY[2]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W16      ; 136        ; 4A             ; LEDR[1]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ; 152        ; 4A             ; LEDR[4]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; LEDR[5]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; LEDR[7]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W21      ; 221        ; 5A             ; LEDR[8]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W22      ; 223        ; 5A             ; HEX4[3]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; HEX4[4]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W25      ; 244        ; 5B             ; HEX4[6]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; KEY[3]                          ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 170        ; 4A             ; GPIO[1]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; GPIO[3]                         ; bidir  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y19      ; 202        ; 4A             ; LEDR[6]                         ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; LEDR[9]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; HEX4[1]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y24      ; 234        ; 5A             ; HEX4[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; CLOCK3_50                       ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; HEX5[2]                         ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------+
; I/O Assignment Warnings                               ;
+----------------+--------------------------------------+
; Pin Name       ; Reason                               ;
+----------------+--------------------------------------+
; ADC_CONVST     ; Missing drive strength and slew rate ;
; ADC_DIN        ; Missing drive strength and slew rate ;
; ADC_SCLK       ; Missing drive strength and slew rate ;
; AUD_DACDAT     ; Missing drive strength and slew rate ;
; AUD_XCK        ; Missing drive strength and slew rate ;
; DRAM_ADDR[0]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[1]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[2]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[3]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[4]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[5]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[6]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[7]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[8]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[9]   ; Missing drive strength and slew rate ;
; DRAM_ADDR[10]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[11]  ; Missing drive strength and slew rate ;
; DRAM_ADDR[12]  ; Missing drive strength and slew rate ;
; DRAM_BA[0]     ; Missing drive strength and slew rate ;
; DRAM_BA[1]     ; Missing drive strength and slew rate ;
; DRAM_CAS_N     ; Missing drive strength and slew rate ;
; DRAM_CKE       ; Missing drive strength and slew rate ;
; DRAM_CLK       ; Missing drive strength and slew rate ;
; DRAM_CS_N      ; Missing drive strength and slew rate ;
; DRAM_LDQM      ; Missing drive strength and slew rate ;
; DRAM_RAS_N     ; Missing drive strength and slew rate ;
; DRAM_UDQM      ; Missing drive strength and slew rate ;
; DRAM_WE_N      ; Missing drive strength and slew rate ;
; FPGA_I2C_SCLK  ; Missing drive strength and slew rate ;
; HEX0[0]        ; Missing drive strength and slew rate ;
; HEX0[1]        ; Missing drive strength and slew rate ;
; HEX0[2]        ; Missing drive strength and slew rate ;
; HEX0[3]        ; Missing drive strength and slew rate ;
; HEX0[4]        ; Missing drive strength and slew rate ;
; HEX0[5]        ; Missing drive strength and slew rate ;
; HEX0[6]        ; Missing drive strength and slew rate ;
; HEX1[0]        ; Missing drive strength and slew rate ;
; HEX1[1]        ; Missing drive strength and slew rate ;
; HEX1[2]        ; Missing drive strength and slew rate ;
; HEX1[3]        ; Missing drive strength and slew rate ;
; HEX1[4]        ; Missing drive strength and slew rate ;
; HEX1[5]        ; Missing drive strength and slew rate ;
; HEX1[6]        ; Missing drive strength and slew rate ;
; HEX2[0]        ; Missing drive strength and slew rate ;
; HEX2[1]        ; Missing drive strength and slew rate ;
; HEX2[2]        ; Missing drive strength and slew rate ;
; HEX2[3]        ; Missing drive strength and slew rate ;
; HEX2[4]        ; Missing drive strength and slew rate ;
; HEX2[5]        ; Missing drive strength and slew rate ;
; HEX2[6]        ; Missing drive strength and slew rate ;
; HEX3[0]        ; Missing drive strength and slew rate ;
; HEX3[1]        ; Missing drive strength and slew rate ;
; HEX3[2]        ; Missing drive strength and slew rate ;
; HEX3[3]        ; Missing drive strength and slew rate ;
; HEX3[4]        ; Missing drive strength and slew rate ;
; HEX3[5]        ; Missing drive strength and slew rate ;
; HEX3[6]        ; Missing drive strength and slew rate ;
; HEX4[0]        ; Missing drive strength and slew rate ;
; HEX4[1]        ; Missing drive strength and slew rate ;
; HEX4[2]        ; Missing drive strength and slew rate ;
; HEX4[3]        ; Missing drive strength and slew rate ;
; HEX4[4]        ; Missing drive strength and slew rate ;
; HEX4[5]        ; Missing drive strength and slew rate ;
; HEX4[6]        ; Missing drive strength and slew rate ;
; HEX5[0]        ; Missing drive strength and slew rate ;
; HEX5[1]        ; Missing drive strength and slew rate ;
; HEX5[2]        ; Missing drive strength and slew rate ;
; HEX5[3]        ; Missing drive strength and slew rate ;
; HEX5[4]        ; Missing drive strength and slew rate ;
; HEX5[5]        ; Missing drive strength and slew rate ;
; HEX5[6]        ; Missing drive strength and slew rate ;
; IRDA_TXD       ; Missing drive strength and slew rate ;
; LEDR[0]        ; Missing drive strength and slew rate ;
; LEDR[1]        ; Missing drive strength and slew rate ;
; LEDR[2]        ; Missing drive strength and slew rate ;
; LEDR[3]        ; Missing drive strength and slew rate ;
; LEDR[4]        ; Missing drive strength and slew rate ;
; LEDR[5]        ; Missing drive strength and slew rate ;
; LEDR[6]        ; Missing drive strength and slew rate ;
; LEDR[7]        ; Missing drive strength and slew rate ;
; LEDR[8]        ; Missing drive strength and slew rate ;
; LEDR[9]        ; Missing drive strength and slew rate ;
; TD_RESET_N     ; Missing drive strength and slew rate ;
; VGA_BLANK_N    ; Missing drive strength and slew rate ;
; VGA_B[0]       ; Missing drive strength and slew rate ;
; VGA_B[1]       ; Missing drive strength and slew rate ;
; VGA_B[2]       ; Missing drive strength and slew rate ;
; VGA_B[3]       ; Missing drive strength and slew rate ;
; VGA_B[4]       ; Missing drive strength and slew rate ;
; VGA_B[5]       ; Missing drive strength and slew rate ;
; VGA_B[6]       ; Missing drive strength and slew rate ;
; VGA_B[7]       ; Missing drive strength and slew rate ;
; VGA_CLK        ; Missing drive strength and slew rate ;
; VGA_G[0]       ; Missing drive strength and slew rate ;
; VGA_G[1]       ; Missing drive strength and slew rate ;
; VGA_G[2]       ; Missing drive strength and slew rate ;
; VGA_G[3]       ; Missing drive strength and slew rate ;
; VGA_G[4]       ; Missing drive strength and slew rate ;
; VGA_G[5]       ; Missing drive strength and slew rate ;
; VGA_G[6]       ; Missing drive strength and slew rate ;
; VGA_G[7]       ; Missing drive strength and slew rate ;
; VGA_HS         ; Missing drive strength and slew rate ;
; VGA_R[0]       ; Missing drive strength and slew rate ;
; VGA_R[1]       ; Missing drive strength and slew rate ;
; VGA_R[2]       ; Missing drive strength and slew rate ;
; VGA_R[3]       ; Missing drive strength and slew rate ;
; VGA_R[4]       ; Missing drive strength and slew rate ;
; VGA_R[5]       ; Missing drive strength and slew rate ;
; VGA_R[6]       ; Missing drive strength and slew rate ;
; VGA_R[7]       ; Missing drive strength and slew rate ;
; VGA_SYNC_N     ; Missing drive strength and slew rate ;
; VGA_VS         ; Missing drive strength and slew rate ;
; CAMERA_I2C_SCL ; Missing drive strength and slew rate ;
; CAMERA_PWDN_n  ; Missing drive strength and slew rate ;
; MIPI_CS_n      ; Missing drive strength and slew rate ;
; MIPI_MCLK      ; Missing drive strength and slew rate ;
; MIPI_REFCLK    ; Missing drive strength and slew rate ;
; MIPI_RESET_n   ; Missing drive strength and slew rate ;
; AUD_ADCLRCK    ; Missing drive strength and slew rate ;
; AUD_BCLK       ; Missing drive strength and slew rate ;
; AUD_DACLRCK    ; Missing drive strength and slew rate ;
; FPGA_I2C_SDAT  ; Missing drive strength and slew rate ;
; PS2_CLK        ; Missing drive strength and slew rate ;
; PS2_CLK2       ; Missing drive strength and slew rate ;
; PS2_DAT        ; Missing drive strength and slew rate ;
; PS2_DAT2       ; Missing drive strength and slew rate ;
; GPIO[0]        ; Missing drive strength and slew rate ;
; GPIO[1]        ; Missing drive strength and slew rate ;
; GPIO[2]        ; Missing drive strength and slew rate ;
; GPIO[3]        ; Missing drive strength and slew rate ;
; GPIO[4]        ; Missing drive strength and slew rate ;
; GPIO[5]        ; Missing drive strength and slew rate ;
; GPIO[6]        ; Missing drive strength and slew rate ;
; GPIO[7]        ; Missing drive strength and slew rate ;
; GPIO[8]        ; Missing drive strength and slew rate ;
; GPIO[9]        ; Missing drive strength and slew rate ;
; GPIO[10]       ; Missing drive strength and slew rate ;
; GPIO[11]       ; Missing drive strength and slew rate ;
; GPIO[12]       ; Missing drive strength and slew rate ;
; GPIO[13]       ; Missing drive strength and slew rate ;
; GPIO[14]       ; Missing drive strength and slew rate ;
; GPIO[15]       ; Missing drive strength and slew rate ;
; GPIO[16]       ; Missing drive strength and slew rate ;
; GPIO[17]       ; Missing drive strength and slew rate ;
; GPIO[18]       ; Missing drive strength and slew rate ;
; GPIO[19]       ; Missing drive strength and slew rate ;
; GPIO[20]       ; Missing drive strength and slew rate ;
; GPIO[21]       ; Missing drive strength and slew rate ;
; GPIO[22]       ; Missing drive strength and slew rate ;
; GPIO[23]       ; Missing drive strength and slew rate ;
; GPIO[24]       ; Missing drive strength and slew rate ;
; GPIO[25]       ; Missing drive strength and slew rate ;
; GPIO[26]       ; Missing drive strength and slew rate ;
; GPIO[27]       ; Missing drive strength and slew rate ;
; GPIO[28]       ; Missing drive strength and slew rate ;
; GPIO[29]       ; Missing drive strength and slew rate ;
; GPIO[30]       ; Missing drive strength and slew rate ;
; GPIO[31]       ; Missing drive strength and slew rate ;
; GPIO[32]       ; Missing drive strength and slew rate ;
; GPIO[33]       ; Missing drive strength and slew rate ;
; GPIO[34]       ; Missing drive strength and slew rate ;
; GPIO[35]       ; Missing drive strength and slew rate ;
; DRAM_DQ[0]     ; Missing drive strength and slew rate ;
; DRAM_DQ[1]     ; Missing drive strength and slew rate ;
; DRAM_DQ[2]     ; Missing drive strength and slew rate ;
; DRAM_DQ[3]     ; Missing drive strength and slew rate ;
; DRAM_DQ[4]     ; Missing drive strength and slew rate ;
; DRAM_DQ[5]     ; Missing drive strength and slew rate ;
; DRAM_DQ[6]     ; Missing drive strength and slew rate ;
; DRAM_DQ[7]     ; Missing drive strength and slew rate ;
; DRAM_DQ[8]     ; Missing drive strength and slew rate ;
; DRAM_DQ[9]     ; Missing drive strength and slew rate ;
; DRAM_DQ[10]    ; Missing drive strength and slew rate ;
; DRAM_DQ[11]    ; Missing drive strength and slew rate ;
; DRAM_DQ[12]    ; Missing drive strength and slew rate ;
; DRAM_DQ[13]    ; Missing drive strength and slew rate ;
; DRAM_DQ[14]    ; Missing drive strength and slew rate ;
; DRAM_DQ[15]    ; Missing drive strength and slew rate ;
; CAMERA_I2C_SDA ; Missing drive strength and slew rate ;
; MIPI_I2C_SCL   ; Missing drive strength and slew rate ;
; MIPI_I2C_SDA   ; Missing drive strength and slew rate ;
+----------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                               ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+
;                                                                                                                    ;                            ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                   ;                            ;
;     -- PLL Type                                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                                ; FRACTIONALPLL_X0_Y15_N0    ;
;     -- PLL Feedback clock type                                                                                     ; Global Clock               ;
;     -- PLL Bandwidth                                                                                               ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                     ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                           ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                          ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                           ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                           ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                                     ; N/A                        ;
;     -- M Counter                                                                                                   ; 12                         ;
;     -- N Counter                                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                                          ; PLLREFCLKSELECT_X0_Y21_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                  ; clk_0                      ;
;             -- PLL Reference Clock Input 1 source                                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                                     ; CLOCK_50~input             ;
;             -- CLKIN(1) source                                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                                     ; N/A                        ;
;             -- CLKIN(3) source                                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                                          ;                            ;
;         -- sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER    ;                            ;
;             -- Output Clock Frequency                                                                              ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                               ; PLLOUTPUTCOUNTER_X0_Y19_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                              ; On                         ;
;             -- Duty Cycle                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                                           ; 3                          ;
;             -- C Counter PH Mux PRST                                                                               ; 0                          ;
;             -- C Counter PRST                                                                                      ; 1                          ;
;         -- sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll2~PLL_OUTPUT_COUNTER    ;                            ;
;             -- Output Clock Frequency                                                                              ; 100.0 MHz                  ;
;             -- Output Clock Location                                                                               ; PLLOUTPUTCOUNTER_X0_Y20_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                              ; On                         ;
;             -- Duty Cycle                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                         ; 270.000000 degrees         ;
;             -- C Counter                                                                                           ; 3                          ;
;             -- C Counter PH Mux PRST                                                                               ; 2                          ;
;             -- C Counter PRST                                                                                      ; 3                          ;
;                                                                                                                    ;                            ;
; pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                ;                            ;
;     -- PLL Type                                                                                                    ; Integer PLL                ;
;     -- PLL Location                                                                                                ; FRACTIONALPLL_X89_Y1_N0    ;
;     -- PLL Feedback clock type                                                                                     ; Global Clock               ;
;     -- PLL Bandwidth                                                                                               ; Auto                       ;
;         -- PLL Bandwidth Range                                                                                     ; 2100000 to 1400000 Hz      ;
;     -- Reference Clock Frequency                                                                                   ; 50.0 MHz                   ;
;     -- Reference Clock Sourced by                                                                                  ; Dedicated Pin              ;
;     -- PLL VCO Frequency                                                                                           ; 300.0 MHz                  ;
;     -- PLL Operation Mode                                                                                          ; Normal                     ;
;     -- PLL Freq Min Lock                                                                                           ; 50.000000 MHz              ;
;     -- PLL Freq Max Lock                                                                                           ; 133.333333 MHz             ;
;     -- PLL Enable                                                                                                  ; On                         ;
;     -- PLL Fractional Division                                                                                     ; N/A                        ;
;     -- M Counter                                                                                                   ; 12                         ;
;     -- N Counter                                                                                                   ; 2                          ;
;     -- PLL Refclk Select                                                                                           ;                            ;
;             -- PLL Refclk Select Location                                                                          ; PLLREFCLKSELECT_X89_Y7_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                  ; clk_2                      ;
;             -- PLL Reference Clock Input 1 source                                                                  ; ref_clk1                   ;
;             -- ADJPLLIN source                                                                                     ; N/A                        ;
;             -- CORECLKIN source                                                                                    ; N/A                        ;
;             -- IQTXRXCLKIN source                                                                                  ; N/A                        ;
;             -- PLLIQCLKIN source                                                                                   ; N/A                        ;
;             -- RXIQCLKIN source                                                                                    ; N/A                        ;
;             -- CLKIN(0) source                                                                                     ; N/A                        ;
;             -- CLKIN(1) source                                                                                     ; N/A                        ;
;             -- CLKIN(2) source                                                                                     ; CLOCK3_50~input            ;
;             -- CLKIN(3) source                                                                                     ; N/A                        ;
;     -- PLL Output Counter                                                                                          ;                            ;
;         -- pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~PLL_OUTPUT_COUNTER ;                            ;
;             -- Output Clock Frequency                                                                              ; 20.0 MHz                   ;
;             -- Output Clock Location                                                                               ; PLLOUTPUTCOUNTER_X89_Y0_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                              ; On                         ;
;             -- Duty Cycle                                                                                          ; 50.0000                    ;
;             -- Phase Shift                                                                                         ; 0.000000 degrees           ;
;             -- C Counter                                                                                           ; 15                         ;
;             -- C Counter PH Mux PRST                                                                               ; 0                          ;
;             -- C Counter PRST                                                                                      ; 1                          ;
;                                                                                                                    ;                            ;
+--------------------------------------------------------------------------------------------------------------------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                       ; Entity Name                                                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+
; |DE1_SOC_D8M_RTL                                                                                                                        ; 4526.5 (5.8)         ; 6310.0 (5.9)                     ; 1811.0 (0.1)                                      ; 27.5 (0.0)                       ; 0.0 (0.0)            ; 5741 (12)           ; 8621 (0)                  ; 0 (0)         ; 2058182           ; 253   ; 10         ; 226  ; 0            ; |DE1_SOC_D8M_RTL                                                                                                                                                                                                                                                                                                                                                                                                                                          ; DE1_SOC_D8M_RTL                                                           ; work         ;
;    |AUTO_FOCUS_ON:vd|                                                                                                                   ; 22.5 (22.5)          ; 22.5 (22.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 40 (40)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|AUTO_FOCUS_ON:vd                                                                                                                                                                                                                                                                                                                                                                                                                         ; AUTO_FOCUS_ON                                                             ; work         ;
;    |CLOCK_DELAY:del1|                                                                                                                   ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|CLOCK_DELAY:del1                                                                                                                                                                                                                                                                                                                                                                                                                         ; CLOCK_DELAY                                                               ; work         ;
;    |FOCUS_ADJ:adl|                                                                                                                      ; 441.0 (0.0)          ; 474.7 (0.0)                      ; 33.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 682 (0)             ; 538 (0)                   ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl                                                                                                                                                                                                                                                                                                                                                                                                                            ; FOCUS_ADJ                                                                 ; work         ;
;       |AUTO_SYNC_MODIFY:RE|                                                                                                             ; 45.5 (0.0)           ; 57.3 (0.0)                       ; 11.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 70 (0)              ; 114 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE                                                                                                                                                                                                                                                                                                                                                                                                        ; AUTO_SYNC_MODIFY                                                          ; work         ;
;          |MODIFY_SYNC:hs|                                                                                                               ; 22.5 (22.5)          ; 28.0 (28.0)                      ; 5.5 (5.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 58 (58)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs                                                                                                                                                                                                                                                                                                                                                                                         ; MODIFY_SYNC                                                               ; work         ;
;          |MODIFY_SYNC:vs|                                                                                                               ; 23.0 (23.0)          ; 29.3 (29.3)                      ; 6.3 (6.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 56 (56)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs                                                                                                                                                                                                                                                                                                                                                                                         ; MODIFY_SYNC                                                               ; work         ;
;       |I2C_DELAY:i2c|                                                                                                                   ; 22.5 (22.5)          ; 23.0 (23.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|I2C_DELAY:i2c                                                                                                                                                                                                                                                                                                                                                                                                              ; I2C_DELAY                                                                 ; work         ;
;       |LCD_COUNTER:cv1|                                                                                                                 ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|LCD_COUNTER:cv1                                                                                                                                                                                                                                                                                                                                                                                                            ; LCD_COUNTER                                                               ; work         ;
;       |VCM_CTRL_P:pp|                                                                                                                   ; 121.7 (69.7)         ; 130.8 (77.2)                     ; 9.2 (7.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 202 (98)            ; 165 (137)                 ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_CTRL_P:pp                                                                                                                                                                                                                                                                                                                                                                                                              ; VCM_CTRL_P                                                                ; work         ;
;          |F_VCM:f|                                                                                                                      ; 52.0 (52.0)          ; 53.7 (53.7)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 104 (104)           ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f                                                                                                                                                                                                                                                                                                                                                                                                      ; F_VCM                                                                     ; work         ;
;       |VCM_I2C:i2c2|                                                                                                                    ; 250.7 (102.3)        ; 262.8 (107.7)                    ; 12.2 (5.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 371 (148)           ; 222 (70)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_I2C:i2c2                                                                                                                                                                                                                                                                                                                                                                                                               ; VCM_I2C                                                                   ; work         ;
;          |CLOCKMEM:c1|                                                                                                                  ; 16.5 (16.5)          ; 17.0 (17.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1                                                                                                                                                                                                                                                                                                                                                                                                   ; CLOCKMEM                                                                  ; work         ;
;          |I2C_READ_DATA:rd|                                                                                                             ; 47.0 (47.0)          ; 50.5 (50.5)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 69 (69)             ; 46 (46)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                                                                                                                                              ; I2C_READ_DATA                                                             ; work         ;
;          |I2C_WRITE_PTR:wpt|                                                                                                            ; 49.7 (49.7)          ; 52.3 (52.3)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 71 (71)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                                                                                                                                             ; I2C_WRITE_PTR                                                             ; work         ;
;          |I2C_WRITE_WDATA:wrd|                                                                                                          ; 35.2 (35.2)          ; 35.3 (35.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                                                                                                                                           ; I2C_WRITE_WDATA                                                           ; work         ;
;    |FpsMonitor:uFps|                                                                                                                    ; 37.5 (37.5)          ; 40.0 (40.0)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|FpsMonitor:uFps                                                                                                                                                                                                                                                                                                                                                                                                                          ; FpsMonitor                                                                ; work         ;
;    |MIPI_BRIDGE_CAMERA_Config:cfin|                                                                                                     ; 861.0 (0.5)          ; 892.5 (0.5)                      ; 36.5 (0.0)                                        ; 5.0 (0.0)                        ; 0.0 (0.0)            ; 1278 (1)            ; 486 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin                                                                                                                                                                                                                                                                                                                                                                                                           ; MIPI_BRIDGE_CAMERA_Config                                                 ; work         ;
;       |MIPI_BRIDGE_CONFIG:mpiv|                                                                                                         ; 252.8 (125.8)        ; 264.0 (128.2)                    ; 11.2 (2.4)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 384 (195)           ; 218 (104)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv                                                                                                                                                                                                                                                                                                                                                                                   ; MIPI_BRIDGE_CONFIG                                                        ; work         ;
;          |CLOCKMEM:c1|                                                                                                                  ; 7.2 (7.2)            ; 7.2 (7.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1                                                                                                                                                                                                                                                                                                                                                                       ; CLOCKMEM                                                                  ; work         ;
;          |I2C_READ_DATA:rd|                                                                                                             ; 42.7 (42.7)          ; 46.2 (46.2)                      ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 43 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                                                                                                                  ; I2C_READ_DATA                                                             ; work         ;
;          |I2C_WRITE_PTR:wpt|                                                                                                            ; 45.3 (45.3)          ; 48.1 (48.1)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 38 (38)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                                                                                                                 ; I2C_WRITE_PTR                                                             ; work         ;
;          |I2C_WRITE_WDATA:wrd|                                                                                                          ; 31.8 (31.8)          ; 34.3 (34.3)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                                                                                                               ; I2C_WRITE_WDATA                                                           ; work         ;
;       |MIPI_CAMERA_CONFIG:camiv|                                                                                                        ; 607.7 (478.3)        ; 628.0 (488.3)                    ; 25.3 (15.1)                                       ; 5.0 (5.0)                        ; 0.0 (0.0)            ; 893 (706)           ; 268 (146)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv                                                                                                                                                                                                                                                                                                                                                                                  ; MIPI_CAMERA_CONFIG                                                        ; work         ;
;          |CLOCKMEM:c1|                                                                                                                  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1                                                                                                                                                                                                                                                                                                                                                                      ; CLOCKMEM                                                                  ; work         ;
;          |I2C_READ_DATA:rd|                                                                                                             ; 45.3 (45.3)          ; 50.2 (50.2)                      ; 4.9 (4.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 66 (66)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd                                                                                                                                                                                                                                                                                                                                                                 ; I2C_READ_DATA                                                             ; work         ;
;          |I2C_WRITE_PTR:wpt|                                                                                                            ; 48.2 (48.2)          ; 51.2 (51.2)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt                                                                                                                                                                                                                                                                                                                                                                ; I2C_WRITE_PTR                                                             ; work         ;
;          |I2C_WRITE_WDATA:wrd|                                                                                                          ; 35.1 (35.1)          ; 37.5 (37.5)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd                                                                                                                                                                                                                                                                                                                                                              ; I2C_WRITE_WDATA                                                           ; work         ;
;    |RESET_DELAY:u2|                                                                                                                     ; 29.7 (29.7)          ; 30.2 (30.2)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|RESET_DELAY:u2                                                                                                                                                                                                                                                                                                                                                                                                                           ; RESET_DELAY                                                               ; work         ;
;    |Sdram_Control:u7|                                                                                                                   ; 528.7 (107.1)        ; 767.6 (122.6)                    ; 238.9 (15.5)                                      ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 679 (181)           ; 1442 (173)                ; 0 (0)         ; 55296             ; 7     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7                                                                                                                                                                                                                                                                                                                                                                                                                         ; Sdram_Control                                                             ; work         ;
;       |Sdram_RD_FIFO:u_read1_fifo|                                                                                                      ; 98.7 (0.0)           ; 139.0 (0.0)                      ; 40.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 288 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo                                                                                                                                                                                                                                                                                                                                                                                              ; Sdram_RD_FIFO                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 98.7 (0.0)           ; 139.0 (0.0)                      ; 40.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (0)              ; 288 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                      ; dcfifo                                                                    ; work         ;
;             |dcfifo_7lp1:auto_generated|                                                                                                ; 98.7 (11.8)          ; 139.0 (23.2)                     ; 40.3 (11.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (16)             ; 288 (54)                  ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated                                                                                                                                                                                                                                                                                                                                           ; dcfifo_7lp1                                                               ; work         ;
;                |a_gray2bin_pab:wrptr_g_gray2bin|                                                                                        ; 2.8 (2.8)            ; 2.8 (2.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_gray2bin_pab:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                           ; a_gray2bin_pab                                                            ; work         ;
;                |a_gray2bin_pab:ws_dgrp_gray2bin|                                                                                        ; 3.1 (3.1)            ; 3.7 (3.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_gray2bin_pab:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                           ; a_gray2bin_pab                                                            ; work         ;
;                |a_graycounter_kdc:wrptr_g1p|                                                                                            ; 9.6 (9.6)            ; 9.6 (9.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                                                                                                                                               ; a_graycounter_kdc                                                         ; work         ;
;                |a_graycounter_ov6:rdptr_g1p|                                                                                            ; 11.9 (11.9)          ; 12.4 (12.4)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                                                                                                                                               ; a_graycounter_ov6                                                         ; work         ;
;                |alt_synch_pipe_hpl:rs_dgwp|                                                                                             ; 18.3 (0.0)           ; 38.3 (0.0)                       ; 20.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_hpl:rs_dgwp                                                                                                                                                                                                                                                                                                                ; alt_synch_pipe_hpl                                                        ; work         ;
;                   |dffpipe_2f9:dffpipe5|                                                                                                ; 18.3 (18.3)          ; 38.3 (38.3)                      ; 20.0 (20.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_hpl:rs_dgwp|dffpipe_2f9:dffpipe5                                                                                                                                                                                                                                                                                           ; dffpipe_2f9                                                               ; work         ;
;                |alt_synch_pipe_ipl:ws_dgrp|                                                                                             ; 26.8 (0.0)           ; 34.0 (0.0)                       ; 7.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_ipl:ws_dgrp                                                                                                                                                                                                                                                                                                                ; alt_synch_pipe_ipl                                                        ; work         ;
;                   |dffpipe_3f9:dffpipe14|                                                                                               ; 26.8 (26.8)          ; 34.0 (34.0)                      ; 7.3 (7.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_ipl:ws_dgrp|dffpipe_3f9:dffpipe14                                                                                                                                                                                                                                                                                          ; dffpipe_3f9                                                               ; work         ;
;                |altsyncram_f1b1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram                                                                                                                                                                                                                                                                                                                  ; altsyncram_f1b1                                                           ; work         ;
;                |dffpipe_pe9:ws_brp|                                                                                                     ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                                               ; work         ;
;                |dffpipe_pe9:ws_bwp|                                                                                                     ; 2.6 (2.6)            ; 2.8 (2.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                                               ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                             ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                          ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                             ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                         ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                         ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;       |Sdram_RD_FIFO:u_read2_fifo|                                                                                                      ; 73.8 (0.0)           ; 140.5 (0.0)                      ; 66.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 288 (0)                   ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo                                                                                                                                                                                                                                                                                                                                                                                              ; Sdram_RD_FIFO                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 73.8 (0.0)           ; 140.5 (0.0)                      ; 66.7 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (0)              ; 288 (0)                   ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                      ; dcfifo                                                                    ; work         ;
;             |dcfifo_7lp1:auto_generated|                                                                                                ; 73.8 (11.5)          ; 140.5 (24.5)                     ; 66.7 (13.0)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 95 (16)             ; 288 (51)                  ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated                                                                                                                                                                                                                                                                                                                                           ; dcfifo_7lp1                                                               ; work         ;
;                |a_gray2bin_pab:wrptr_g_gray2bin|                                                                                        ; 2.9 (2.9)            ; 3.0 (3.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_gray2bin_pab:wrptr_g_gray2bin                                                                                                                                                                                                                                                                                                           ; a_gray2bin_pab                                                            ; work         ;
;                |a_gray2bin_pab:ws_dgrp_gray2bin|                                                                                        ; 3.0 (3.0)            ; 3.6 (3.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_gray2bin_pab:ws_dgrp_gray2bin                                                                                                                                                                                                                                                                                                           ; a_gray2bin_pab                                                            ; work         ;
;                |a_graycounter_kdc:wrptr_g1p|                                                                                            ; 9.5 (9.5)            ; 11.0 (11.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                                                                                                                                               ; a_graycounter_kdc                                                         ; work         ;
;                |a_graycounter_ov6:rdptr_g1p|                                                                                            ; 10.8 (10.8)          ; 10.8 (10.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                                                                                                                                               ; a_graycounter_ov6                                                         ; work         ;
;                |alt_synch_pipe_hpl:rs_dgwp|                                                                                             ; 17.1 (0.0)           ; 34.4 (0.0)                       ; 17.3 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_hpl:rs_dgwp                                                                                                                                                                                                                                                                                                                ; alt_synch_pipe_hpl                                                        ; work         ;
;                   |dffpipe_2f9:dffpipe5|                                                                                                ; 17.1 (17.1)          ; 34.4 (34.4)                      ; 17.3 (17.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_hpl:rs_dgwp|dffpipe_2f9:dffpipe5                                                                                                                                                                                                                                                                                           ; dffpipe_2f9                                                               ; work         ;
;                |alt_synch_pipe_ipl:ws_dgrp|                                                                                             ; 5.0 (0.0)            ; 38.8 (0.0)                       ; 33.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_ipl:ws_dgrp                                                                                                                                                                                                                                                                                                                ; alt_synch_pipe_ipl                                                        ; work         ;
;                   |dffpipe_3f9:dffpipe14|                                                                                               ; 5.0 (5.0)            ; 38.8 (38.8)                      ; 33.8 (33.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|alt_synch_pipe_ipl:ws_dgrp|dffpipe_3f9:dffpipe14                                                                                                                                                                                                                                                                                          ; dffpipe_3f9                                                               ; work         ;
;                |altsyncram_f1b1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6144              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram                                                                                                                                                                                                                                                                                                                  ; altsyncram_f1b1                                                           ; work         ;
;                |dffpipe_pe9:ws_brp|                                                                                                     ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|dffpipe_pe9:ws_brp                                                                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                                               ; work         ;
;                |dffpipe_pe9:ws_bwp|                                                                                                     ; 2.7 (2.7)            ; 2.9 (2.9)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|dffpipe_pe9:ws_bwp                                                                                                                                                                                                                                                                                                                        ; dffpipe_pe9                                                               ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                          ; 2.3 (2.3)            ; 2.4 (2.4)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                             ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                          ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                             ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                         ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                         ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;       |Sdram_WR_FIFO:u_write1_fifo|                                                                                                     ; 92.5 (0.0)           ; 151.9 (0.0)                      ; 59.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 285 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo                                                                                                                                                                                                                                                                                                                                                                                             ; Sdram_WR_FIFO                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 92.5 (0.0)           ; 151.9 (0.0)                      ; 59.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (0)              ; 285 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                     ; dcfifo                                                                    ; work         ;
;             |dcfifo_kkp1:auto_generated|                                                                                                ; 92.5 (15.1)          ; 151.9 (25.6)                     ; 59.4 (10.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 92 (15)             ; 285 (54)                  ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated                                                                                                                                                                                                                                                                                                                                          ; dcfifo_kkp1                                                               ; work         ;
;                |a_gray2bin_pab:rdptr_g_gray2bin|                                                                                        ; 3.0 (3.0)            ; 3.6 (3.6)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_gray2bin_pab:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                          ; a_gray2bin_pab                                                            ; work         ;
;                |a_gray2bin_pab:rs_dgwp_gray2bin|                                                                                        ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_gray2bin_pab:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                          ; a_gray2bin_pab                                                            ; work         ;
;                |a_graycounter_kdc:wrptr_g1p|                                                                                            ; 12.9 (12.9)          ; 15.3 (15.3)                      ; 2.4 (2.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                                                                                                                                              ; a_graycounter_kdc                                                         ; work         ;
;                |a_graycounter_ov6:rdptr_g1p|                                                                                            ; 11.2 (11.2)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                                                                                                                                              ; a_graycounter_ov6                                                         ; work         ;
;                |alt_synch_pipe_fpl:rs_dgwp|                                                                                             ; 18.1 (0.0)           ; 37.2 (0.0)                       ; 19.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_fpl:rs_dgwp                                                                                                                                                                                                                                                                                                               ; alt_synch_pipe_fpl                                                        ; work         ;
;                   |dffpipe_0f9:dffpipe13|                                                                                               ; 18.1 (18.1)          ; 37.2 (37.2)                      ; 19.1 (19.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_fpl:rs_dgwp|dffpipe_0f9:dffpipe13                                                                                                                                                                                                                                                                                         ; dffpipe_0f9                                                               ; work         ;
;                |alt_synch_pipe_gpl:ws_dgrp|                                                                                             ; 15.3 (0.0)           ; 39.6 (0.0)                       ; 24.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp                                                                                                                                                                                                                                                                                                               ; alt_synch_pipe_gpl                                                        ; work         ;
;                   |dffpipe_1f9:dffpipe22|                                                                                               ; 15.3 (15.3)          ; 39.6 (39.6)                      ; 24.4 (24.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22                                                                                                                                                                                                                                                                                         ; dffpipe_1f9                                                               ; work         ;
;                |altsyncram_f1b1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram                                                                                                                                                                                                                                                                                                                 ; altsyncram_f1b1                                                           ; work         ;
;                |dffpipe_pe9:rs_brp|                                                                                                     ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                                                                       ; dffpipe_pe9                                                               ; work         ;
;                |dffpipe_pe9:rs_bwp|                                                                                                     ; 2.5 (2.5)            ; 3.0 (3.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                                                                       ; dffpipe_pe9                                                               ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                          ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                         ; 2.5 (2.5)            ; 3.1 (3.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                           ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                         ; 2.0 (2.0)            ; 2.3 (2.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                           ; mux_5r7                                                                   ; work         ;
;       |Sdram_WR_FIFO:u_write2_fifo|                                                                                                     ; 84.2 (0.0)           ; 134.1 (0.0)                      ; 49.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 285 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo                                                                                                                                                                                                                                                                                                                                                                                             ; Sdram_WR_FIFO                                                             ; work         ;
;          |dcfifo:dcfifo_component|                                                                                                      ; 84.2 (0.0)           ; 134.1 (0.0)                      ; 49.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (0)              ; 285 (0)                   ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component                                                                                                                                                                                                                                                                                                                                                                     ; dcfifo                                                                    ; work         ;
;             |dcfifo_kkp1:auto_generated|                                                                                                ; 84.2 (13.8)          ; 134.1 (21.8)                     ; 49.9 (8.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 93 (16)             ; 285 (52)                  ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated                                                                                                                                                                                                                                                                                                                                          ; dcfifo_kkp1                                                               ; work         ;
;                |a_gray2bin_pab:rdptr_g_gray2bin|                                                                                        ; 3.0 (3.0)            ; 3.1 (3.1)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_gray2bin_pab:rdptr_g_gray2bin                                                                                                                                                                                                                                                                                                          ; a_gray2bin_pab                                                            ; work         ;
;                |a_gray2bin_pab:rs_dgwp_gray2bin|                                                                                        ; 3.1 (3.1)            ; 3.8 (3.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_gray2bin_pab:rs_dgwp_gray2bin                                                                                                                                                                                                                                                                                                          ; a_gray2bin_pab                                                            ; work         ;
;                |a_graycounter_kdc:wrptr_g1p|                                                                                            ; 12.7 (12.7)          ; 13.0 (13.0)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p                                                                                                                                                                                                                                                                                                              ; a_graycounter_kdc                                                         ; work         ;
;                |a_graycounter_ov6:rdptr_g1p|                                                                                            ; 10.8 (10.8)          ; 12.8 (12.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 22 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_ov6:rdptr_g1p                                                                                                                                                                                                                                                                                                              ; a_graycounter_ov6                                                         ; work         ;
;                |alt_synch_pipe_fpl:rs_dgwp|                                                                                             ; 7.9 (0.0)            ; 37.4 (0.0)                       ; 29.4 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_fpl:rs_dgwp                                                                                                                                                                                                                                                                                                               ; alt_synch_pipe_fpl                                                        ; work         ;
;                   |dffpipe_0f9:dffpipe13|                                                                                               ; 7.9 (7.9)            ; 37.4 (37.4)                      ; 29.4 (29.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_fpl:rs_dgwp|dffpipe_0f9:dffpipe13                                                                                                                                                                                                                                                                                         ; dffpipe_0f9                                                               ; work         ;
;                |alt_synch_pipe_gpl:ws_dgrp|                                                                                             ; 18.9 (0.0)           ; 27.2 (0.0)                       ; 8.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp                                                                                                                                                                                                                                                                                                               ; alt_synch_pipe_gpl                                                        ; work         ;
;                   |dffpipe_1f9:dffpipe22|                                                                                               ; 18.9 (18.9)          ; 27.2 (27.2)                      ; 8.3 (8.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|alt_synch_pipe_gpl:ws_dgrp|dffpipe_1f9:dffpipe22                                                                                                                                                                                                                                                                                         ; dffpipe_1f9                                                               ; work         ;
;                |altsyncram_f1b1:fifo_ram|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 16384             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram                                                                                                                                                                                                                                                                                                                 ; altsyncram_f1b1                                                           ; work         ;
;                |dffpipe_pe9:rs_brp|                                                                                                     ; 2.5 (2.5)            ; 2.8 (2.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|dffpipe_pe9:rs_brp                                                                                                                                                                                                                                                                                                                       ; dffpipe_pe9                                                               ; work         ;
;                |dffpipe_pe9:rs_bwp|                                                                                                     ; 2.6 (2.6)            ; 3.0 (3.0)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|dffpipe_pe9:rs_bwp                                                                                                                                                                                                                                                                                                                       ; dffpipe_pe9                                                               ; work         ;
;                |mux_5r7:rdemp_eq_comp_lsb_mux|                                                                                          ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:rdemp_eq_comp_msb_mux|                                                                                          ; 2.0 (2.0)            ; 2.2 (2.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                            ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_lsb_mux|                                                                                         ; 2.4 (2.4)            ; 2.4 (2.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:wrfull_eq_comp_lsb_mux                                                                                                                                                                                                                                                                                                           ; mux_5r7                                                                   ; work         ;
;                |mux_5r7:wrfull_eq_comp_msb_mux|                                                                                         ; 1.9 (1.9)            ; 2.0 (2.0)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|mux_5r7:wrfull_eq_comp_msb_mux                                                                                                                                                                                                                                                                                                           ; mux_5r7                                                                   ; work         ;
;       |command:u_command|                                                                                                               ; 31.6 (31.6)          ; 33.1 (33.1)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 55 (55)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|command:u_command                                                                                                                                                                                                                                                                                                                                                                                                       ; command                                                                   ; work         ;
;       |control_interface:u_control_interface|                                                                                           ; 40.8 (40.8)          ; 46.5 (46.5)                      ; 5.7 (5.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 73 (73)             ; 68 (68)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|Sdram_Control:u7|control_interface:u_control_interface                                                                                                                                                                                                                                                                                                                                                                                   ; control_interface                                                         ; work         ;
;    |camera_frame_monitor:cam_monitor|                                                                                                   ; 3.1 (3.1)            ; 3.1 (3.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|camera_frame_monitor:cam_monitor                                                                                                                                                                                                                                                                                                                                                                                                         ; camera_frame_monitor                                                      ; work         ;
;    |frame_display:frame_controller|                                                                                                     ; 1895.8 (20.8)        ; 2876.3 (24.0)                    ; 981.0 (3.2)                                       ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 2130 (24)           ; 3995 (32)                 ; 0 (0)         ; 3840              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|frame_display:frame_controller                                                                                                                                                                                                                                                                                                                                                                                                           ; frame_display                                                             ; work         ;
;       |line_cache:line_buf|                                                                                                             ; 1787.0 (1787.0)      ; 2739.3 (2739.3)                  ; 952.8 (952.8)                                     ; 0.5 (0.5)                        ; 0.0 (0.0)            ; 1951 (1951)         ; 3840 (3840)               ; 0 (0)         ; 3840              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|frame_display:frame_controller|line_cache:line_buf                                                                                                                                                                                                                                                                                                                                                                                       ; line_cache                                                                ; work         ;
;          |altsyncram:mem_rtl_0|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3840              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|frame_display:frame_controller|line_cache:line_buf|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                                                                  ; altsyncram                                                                ; work         ;
;             |altsyncram_66n1:auto_generated|                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 3840              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|frame_display:frame_controller|line_cache:line_buf|altsyncram:mem_rtl_0|altsyncram_66n1:auto_generated                                                                                                                                                                                                                                                                                                                                   ; altsyncram_66n1                                                           ; work         ;
;       |video_driver:vga_driver|                                                                                                         ; 88.0 (52.5)          ; 113.0 (63.8)                     ; 25.0 (11.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 155 (87)            ; 123 (73)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|frame_display:frame_controller|video_driver:vga_driver                                                                                                                                                                                                                                                                                                                                                                                   ; video_driver                                                              ; work         ;
;          |altera_up_avalon_video_vga_timing:video|                                                                                      ; 35.5 (35.5)          ; 49.2 (49.2)                      ; 13.7 (13.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 68 (68)             ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video                                                                                                                                                                                                                                                                                                                                           ; altera_up_avalon_video_vga_timing                                         ; work         ;
;    |pll_test:pll_ref|                                                                                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|pll_test:pll_ref                                                                                                                                                                                                                                                                                                                                                                                                                         ; pll_test                                                                  ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|pll_test:pll_ref|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                 ; altpll                                                                    ; work         ;
;          |pll_test_altpll:auto_generated|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                  ; pll_test_altpll                                                           ; work         ;
;    |raw_2_grayscale_filter:gray_filter|                                                                                                 ; 28.0 (13.8)          ; 36.5 (22.3)                      ; 8.5 (8.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (24)             ; 52 (30)                   ; 0 (0)         ; 6390              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|raw_2_grayscale_filter:gray_filter                                                                                                                                                                                                                                                                                                                                                                                                       ; raw_2_grayscale_filter                                                    ; work         ;
;       |altshift_taps:buffer_rtl_0|                                                                                                      ; 14.2 (0.0)           ; 14.2 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 22 (0)                    ; 0 (0)         ; 6390              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0                                                                                                                                                                                                                                                                                                                                                                            ; altshift_taps                                                             ; work         ;
;          |shift_taps_jjv:auto_generated|                                                                                                ; 14.2 (8.2)           ; 14.2 (8.2)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (16)             ; 22 (10)                   ; 0 (0)         ; 6390              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated                                                                                                                                                                                                                                                                                                                                              ; shift_taps_jjv                                                            ; work         ;
;             |altsyncram_35a1:altsyncram5|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6390              ; 1     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|altsyncram_35a1:altsyncram5                                                                                                                                                                                                                                                                                                                  ; altsyncram_35a1                                                           ; work         ;
;             |cntr_mmf:cntr1|                                                                                                            ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|cntr_mmf:cntr1                                                                                                                                                                                                                                                                                                                               ; cntr_mmf                                                                  ; work         ;
;    |sdram_pll:u6|                                                                                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sdram_pll:u6                                                                                                                                                                                                                                                                                                                                                                                                                             ; sdram_pll                                                                 ; sdram_pll    ;
;       |altpll:altpll_component|                                                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sdram_pll:u6|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                                                     ; altpll                                                                    ; work         ;
;          |sdram_pll_altpll:auto_generated|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; sdram_pll_altpll                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 64.0 (0.5)           ; 76.0 (0.5)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 91 (1)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                                         ; sld_hub                                                                   ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 63.5 (0.0)           ; 75.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                                         ; alt_sld_fab_with_jtag_input                                               ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 63.5 (0.0)           ; 75.5 (0.0)                       ; 12.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (0)              ; 95 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                                      ; alt_sld_fab                                                               ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 63.5 (2.0)           ; 75.5 (3.0)                       ; 12.0 (1.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 90 (1)              ; 95 (5)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                                  ; alt_sld_fab_alt_sld_fab                                                   ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 61.5 (0.0)           ; 72.5 (0.0)                       ; 11.0 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (0)              ; 90 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                                      ; alt_sld_fab_alt_sld_fab_sldfabric                                         ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 61.5 (41.4)          ; 72.5 (49.1)                      ; 11.0 (7.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 89 (56)             ; 90 (60)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                                         ; sld_jtag_hub                                                              ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                                 ; sld_rom_sr                                                                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.7 (10.7)          ; 13.8 (13.8)                      ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                               ; sld_shadow_jsm                                                            ; altera_sld   ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 444.0 (12.9)         ; 891.0 (119.6)                    ; 469.0 (106.7)                                     ; 22.0 (0.0)                       ; 0.0 (0.0)            ; 371 (2)             ; 1682 (243)                ; 0 (0)         ; 1982464           ; 242   ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                                           ; sld_signaltap                                                             ; work         ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 431.1 (0.0)          ; 771.4 (0.0)                      ; 362.3 (0.0)                                       ; 22.0 (0.0)                       ; 0.0 (0.0)            ; 369 (0)             ; 1439 (0)                  ; 0 (0)         ; 1982464           ; 242   ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                                                     ; sld_signaltap_impl                                                        ; work         ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 431.1 (68.3)         ; 771.4 (296.1)                    ; 362.3 (228.1)                                     ; 22.0 (0.3)                       ; 0.0 (0.0)            ; 369 (70)            ; 1439 (574)                ; 0 (0)         ; 1982464           ; 242   ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                                              ; sld_signaltap_implb                                                       ; work         ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 23.7 (22.7)          ; 42.5 (41.5)                      ; 19.5 (19.5)                                       ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 2 (0)               ; 88 (88)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                                               ; altdpram                                                                  ; work         ;
;                |lpm_decode:wdecoder|                                                                                                    ; 1.0 (0.0)            ; 1.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                                           ; lpm_decode                                                                ; work         ;
;                   |decode_vnf:auto_generated|                                                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated                                                                                                                                                                                                                 ; decode_vnf                                                                ; work         ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 1.3 (0.0)            ; 1.5 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (0)                     ; 0 (0)         ; 1982464           ; 242   ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                                              ; altsyncram                                                                ; work         ;
;                |altsyncram_0o84:auto_generated|                                                                                         ; 1.3 (0.5)            ; 1.5 (0.5)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (0)               ; 1 (1)                     ; 0 (0)         ; 1982464           ; 242   ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0o84:auto_generated                                                                                                                                                                                                                                               ; altsyncram_0o84                                                           ; work         ;
;                   |decode_5la:decode2|                                                                                                  ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0o84:auto_generated|decode_5la:decode2                                                                                                                                                                                                                            ; decode_5la                                                                ; work         ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 3.7 (3.7)            ; 3.7 (3.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                                               ; lpm_shiftreg                                                              ; work         ;
;             |lpm_shiftreg:status_register|                                                                                              ; 15.1 (15.1)          ; 15.2 (15.2)                      ; 0.2 (0.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                                                 ; lpm_shiftreg                                                              ; work         ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 5.2 (5.2)            ; 8.0 (8.0)                        ; 2.8 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 13 (13)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                                                      ; serial_crc_16                                                             ; work         ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 51.5 (51.5)          ; 61.0 (61.0)                      ; 9.5 (9.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 79 (79)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                                                   ; sld_buffer_manager                                                        ; work         ;
;             |sld_ela_control:ela_control|                                                                                               ; 106.9 (1.0)          ; 208.0 (1.0)                      ; 101.4 (0.0)                                       ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 7 (2)               ; 422 (2)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                                                  ; sld_ela_control                                                           ; work         ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                                          ; lpm_shiftreg                                                              ; work         ;
;                |sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|                                 ; 96.5 (0.0)           ; 178.4 (0.0)                      ; 81.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 363 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm                                                                                                                                                                                                           ; sld_ela_basic_multi_level_trigger                                         ; work         ;
;                   |lpm_shiftreg:trigger_condition_deserialize|                                                                          ; 96.5 (96.5)          ; 178.4 (178.4)                    ; 81.9 (81.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 363 (363)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_basic_multi_level_trigger:\basic_multi_level_mbpm_trigger_gen:multi_level_mbpm|lpm_shiftreg:trigger_condition_deserialize                                                                                                                                                                ; lpm_shiftreg                                                              ; work         ;
;                |sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|                                                        ; 8.2 (0.0)            ; 25.8 (0.0)                       ; 17.8 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity                                                                                                                                                                                                                                  ; sld_ela_trigger_flow_sel                                                  ; work         ;
;                   |sld_ela_trigger_flow_sel_ig41:auto_generated|                                                                        ; 8.2 (0.0)            ; 25.8 (0.0)                       ; 17.8 (0.0)                                        ; 0.2 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 51 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated                                                                                                                                                                                     ; sld_ela_trigger_flow_sel_ig41                                             ; work         ;
;                      |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|                                            ; 8.2 (2.2)            ; 25.8 (2.3)                       ; 17.8 (0.3)                                        ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 4 (4)               ; 51 (3)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1                                                                                                               ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea               ; work         ;
;                         |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18:counter_resource_inst_0|                  ; 4.0 (4.0)            ; 4.0 (4.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18:counter_resource_inst_0                  ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18      ; work         ;
;                         |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18:counter_resource_inst_1|                  ; 1.0 (1.0)            ; 4.0 (4.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18:counter_resource_inst_1                  ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18      ; work         ;
;                         |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18:counter_resource_inst_2|                  ; 1.0 (1.0)            ; 4.0 (4.0)                        ; 3.0 (3.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18:counter_resource_inst_2                  ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_cntr_q18      ; work         ;
;                         |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7:config_resource_counter_c1_init_val| ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7:config_resource_counter_c1_init_val ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7 ; work         ;
;                         |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7:config_resource_counter_c2_init_val| ; 0.0 (0.0)            ; 3.5 (3.5)                        ; 3.5 (3.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7:config_resource_counter_c2_init_val ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7 ; work         ;
;                         |sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7:config_resource_counter_c3_init_val| ; 0.0 (0.0)            ; 4.0 (4.0)                        ; 4.0 (4.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7:config_resource_counter_c3_init_val ; sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea_shift_reg_qp7 ; work         ;
;                |sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|                                                      ; 0.8 (0.0)            ; 1.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match                                                                                                                                                                                                                                ; sld_mbpmg                                                                 ; work         ;
;                   |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                               ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_mbpmg:\trigger_in_trigger_module_enabled_gen:trigger_in_match|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                                                                                                                                                                          ; sld_sbpmg                                                                 ; work         ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 140.6 (6.3)          ; 121.7 (7.2)                      ; 1.8 (0.8)                                         ; 20.7 (0.0)                       ; 0.0 (0.0)            ; 167 (12)            ; 208 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                                             ; sld_offload_buffer_mgr                                                    ; work         ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 8.0 (0.0)            ; 8.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (0)               ; 7 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                                                   ; lpm_counter                                                               ; work         ;
;                   |cntr_hai:auto_generated|                                                                                             ; 8.0 (8.0)            ; 8.0 (8.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hai:auto_generated                                                                                                                                                           ; cntr_hai                                                                  ; work         ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 7.0 (0.0)            ; 7.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (0)              ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                                            ; lpm_counter                                                               ; work         ;
;                   |cntr_t3j:auto_generated|                                                                                             ; 7.0 (7.0)            ; 7.0 (7.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated                                                                                                                                                                                    ; cntr_t3j                                                                  ; work         ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 6.0 (0.0)            ; 6.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                                                  ; lpm_counter                                                               ; work         ;
;                   |cntr_79i:auto_generated|                                                                                             ; 6.0 (6.0)            ; 6.0 (6.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_79i:auto_generated                                                                                                                                                                          ; cntr_79i                                                                  ; work         ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 2.0 (0.0)            ; 2.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 2 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                                                     ; lpm_counter                                                               ; work         ;
;                   |cntr_kri:auto_generated|                                                                                             ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated                                                                                                                                                                             ; cntr_kri                                                                  ; work         ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 14.5 (14.5)          ; 14.5 (14.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                                            ; lpm_shiftreg                                                              ; work         ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 81.7 (81.7)          ; 62.0 (62.0)                      ; 1.0 (1.0)                                         ; 20.7 (20.7)                      ; 0.0 (0.0)            ; 121 (121)           ; 121 (121)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                                             ; lpm_shiftreg                                                              ; work         ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 15.0 (15.0)          ; 15.0 (15.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 29 (29)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                                          ; lpm_shiftreg                                                              ; work         ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 13.8 (13.8)          ; 13.8 (13.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                                        ; sld_rom_sr                                                                ; work         ;
;    |square_convolution:s_convolver|                                                                                                     ; 161.1 (96.9)         ; 190.4 (120.8)                    ; 29.3 (23.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 275 (146)           ; 202 (178)                 ; 0 (0)         ; 10192             ; 2     ; 8          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver                                                                                                                                                                                                                                                                                                                                                                                                           ; square_convolution                                                        ; work         ;
;       |altshift_taps:buffer_rtl_0|                                                                                                      ; 14.5 (0.0)           ; 15.3 (0.0)                       ; 0.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (0)              ; 24 (0)                    ; 0 (0)         ; 10192             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|altshift_taps:buffer_rtl_0                                                                                                                                                                                                                                                                                                                                                                                ; altshift_taps                                                             ; work         ;
;          |shift_taps_a2v:auto_generated|                                                                                                ; 14.5 (8.0)           ; 15.3 (8.8)                       ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (17)             ; 24 (10)                   ; 0 (0)         ; 10192             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated                                                                                                                                                                                                                                                                                                                                                  ; shift_taps_a2v                                                            ; work         ;
;             |altsyncram_b5a1:altsyncram5|                                                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 10192             ; 2     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|altsyncram_b5a1:altsyncram5                                                                                                                                                                                                                                                                                                                      ; altsyncram_b5a1                                                           ; work         ;
;             |cntr_kmf:cntr1|                                                                                                            ; 6.5 (6.5)            ; 6.5 (6.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (12)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1                                                                                                                                                                                                                                                                                                                                   ; cntr_kmf                                                                  ; work         ;
;       |comp:max_pool_simple|                                                                                                            ; 10.2 (7.8)           ; 14.8 (10.7)                      ; 4.7 (2.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (15)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|comp:max_pool_simple                                                                                                                                                                                                                                                                                                                                                                                      ; comp                                                                      ; work         ;
;          |bsg_mux:compare_d1_d0|                                                                                                        ; 2.3 (2.3)            ; 4.2 (4.2)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|comp:max_pool_simple|bsg_mux:compare_d1_d0                                                                                                                                                                                                                                                                                                                                                                ; bsg_mux                                                                   ; work         ;
;       |filter_sel:filters|                                                                                                              ; 39.5 (39.5)          ; 39.5 (39.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |DE1_SOC_D8M_RTL|square_convolution:s_convolver|filter_sel:filters                                                                                                                                                                                                                                                                                                                                                                                        ; filter_sel                                                                ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; ADC_CONVST      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DIN         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ADC_DOUT        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ADC_SCLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCDAT      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; AUD_DACDAT      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_XCK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CLOCK4_50       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; DRAM_ADDR[0]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[1]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[2]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[3]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[4]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[5]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[6]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[7]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[8]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[9]    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[10]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[11]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_ADDR[12]   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_BA[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CAS_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CKE        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CLK        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_CS_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_LDQM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_RAS_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_UDQM       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_WE_N       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SCLK   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX0[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX1[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX2[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX3[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX4[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; HEX5[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; IRDA_RXD        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; IRDA_TXD        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; KEY[1]          ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; LEDR[0]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[1]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[2]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[3]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[4]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[5]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[6]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[7]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[8]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; LEDR[9]         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; SW[4]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[5]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[6]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[7]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[8]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[9]           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_CLK27        ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[0]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[1]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[2]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[3]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[4]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[5]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[6]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_DATA[7]      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_HS           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; TD_RESET_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; TD_VS           ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_BLANK_N     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_B[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_CLK         ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_G[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_HS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[4]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[5]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[6]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_R[7]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_SYNC_N      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; VGA_VS          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SCL  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_PWDN_n   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_CS_n       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_MCLK       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_REFCLK     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_RESET_n    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_ADCLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_BCLK        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; AUD_DACLRCK     ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; FPGA_I2C_SDAT   ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_CLK2        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; PS2_DAT2        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[0]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[1]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[2]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[3]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[4]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[5]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[6]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[7]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[8]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[9]         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[10]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[11]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[12]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[13]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[14]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[15]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[16]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[17]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[18]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[19]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[20]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[21]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[22]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[23]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[24]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[25]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[26]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[27]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[28]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[29]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[30]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[31]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[32]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[33]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[34]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; GPIO[35]        ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[0]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[1]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[2]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[3]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[4]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[5]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[6]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[7]      ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[8]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[9]      ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[10]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[11]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[12]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[13]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[14]     ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; DRAM_DQ[15]     ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CAMERA_I2C_SDA  ; Bidir    ; -- ; (0)  ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SCL    ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_I2C_SDA    ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; MIPI_PIXEL_HS   ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_VS   ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK_50        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK2_50       ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[0]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[2]          ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; CLOCK3_50       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[6] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[7] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[8] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[9] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[2]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[5] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[4] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[0]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[1]           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[3] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; KEY[3]          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[2] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[1] ; Input    ; -- ; (7)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; SW[3]           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_CLK  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; MIPI_PIXEL_D[0] ; Input    ; -- ; --   ; (7)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                               ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; ADC_DOUT                                                                                                                                          ;                   ;         ;
; AUD_ADCDAT                                                                                                                                        ;                   ;         ;
; CLOCK4_50                                                                                                                                         ;                   ;         ;
; IRDA_RXD                                                                                                                                          ;                   ;         ;
; KEY[1]                                                                                                                                            ;                   ;         ;
; SW[4]                                                                                                                                             ;                   ;         ;
; SW[5]                                                                                                                                             ;                   ;         ;
; SW[6]                                                                                                                                             ;                   ;         ;
; SW[7]                                                                                                                                             ;                   ;         ;
; SW[8]                                                                                                                                             ;                   ;         ;
; SW[9]                                                                                                                                             ;                   ;         ;
; TD_CLK27                                                                                                                                          ;                   ;         ;
; TD_DATA[0]                                                                                                                                        ;                   ;         ;
; TD_DATA[1]                                                                                                                                        ;                   ;         ;
; TD_DATA[2]                                                                                                                                        ;                   ;         ;
; TD_DATA[3]                                                                                                                                        ;                   ;         ;
; TD_DATA[4]                                                                                                                                        ;                   ;         ;
; TD_DATA[5]                                                                                                                                        ;                   ;         ;
; TD_DATA[6]                                                                                                                                        ;                   ;         ;
; TD_DATA[7]                                                                                                                                        ;                   ;         ;
; TD_HS                                                                                                                                             ;                   ;         ;
; TD_VS                                                                                                                                             ;                   ;         ;
; AUD_ADCLRCK                                                                                                                                       ;                   ;         ;
; AUD_BCLK                                                                                                                                          ;                   ;         ;
; AUD_DACLRCK                                                                                                                                       ;                   ;         ;
; FPGA_I2C_SDAT                                                                                                                                     ;                   ;         ;
; PS2_CLK                                                                                                                                           ;                   ;         ;
; PS2_CLK2                                                                                                                                          ;                   ;         ;
; PS2_DAT                                                                                                                                           ;                   ;         ;
; PS2_DAT2                                                                                                                                          ;                   ;         ;
; GPIO[0]                                                                                                                                           ;                   ;         ;
; GPIO[1]                                                                                                                                           ;                   ;         ;
; GPIO[2]                                                                                                                                           ;                   ;         ;
; GPIO[3]                                                                                                                                           ;                   ;         ;
; GPIO[4]                                                                                                                                           ;                   ;         ;
; GPIO[5]                                                                                                                                           ;                   ;         ;
; GPIO[6]                                                                                                                                           ;                   ;         ;
; GPIO[7]                                                                                                                                           ;                   ;         ;
; GPIO[8]                                                                                                                                           ;                   ;         ;
; GPIO[9]                                                                                                                                           ;                   ;         ;
; GPIO[10]                                                                                                                                          ;                   ;         ;
; GPIO[11]                                                                                                                                          ;                   ;         ;
; GPIO[12]                                                                                                                                          ;                   ;         ;
; GPIO[13]                                                                                                                                          ;                   ;         ;
; GPIO[14]                                                                                                                                          ;                   ;         ;
; GPIO[15]                                                                                                                                          ;                   ;         ;
; GPIO[16]                                                                                                                                          ;                   ;         ;
; GPIO[17]                                                                                                                                          ;                   ;         ;
; GPIO[18]                                                                                                                                          ;                   ;         ;
; GPIO[19]                                                                                                                                          ;                   ;         ;
; GPIO[20]                                                                                                                                          ;                   ;         ;
; GPIO[21]                                                                                                                                          ;                   ;         ;
; GPIO[22]                                                                                                                                          ;                   ;         ;
; GPIO[23]                                                                                                                                          ;                   ;         ;
; GPIO[24]                                                                                                                                          ;                   ;         ;
; GPIO[25]                                                                                                                                          ;                   ;         ;
; GPIO[26]                                                                                                                                          ;                   ;         ;
; GPIO[27]                                                                                                                                          ;                   ;         ;
; GPIO[28]                                                                                                                                          ;                   ;         ;
; GPIO[29]                                                                                                                                          ;                   ;         ;
; GPIO[30]                                                                                                                                          ;                   ;         ;
; GPIO[31]                                                                                                                                          ;                   ;         ;
; GPIO[32]                                                                                                                                          ;                   ;         ;
; GPIO[33]                                                                                                                                          ;                   ;         ;
; GPIO[34]                                                                                                                                          ;                   ;         ;
; GPIO[35]                                                                                                                                          ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[0]~feeder                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[1]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[1]~feeder                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[2]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[2]                                                                                                               ; 1                 ; 0       ;
; DRAM_DQ[3]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[3]                                                                                                               ; 1                 ; 0       ;
; DRAM_DQ[4]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[4]~feeder                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[5]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[5]                                                                                                               ; 1                 ; 0       ;
; DRAM_DQ[6]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[6]                                                                                                               ; 1                 ; 0       ;
; DRAM_DQ[7]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[7]~feeder                                                                                                        ; 1                 ; 0       ;
; DRAM_DQ[8]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[8]                                                                                                               ; 0                 ; 0       ;
; DRAM_DQ[9]                                                                                                                                        ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[9]                                                                                                               ; 0                 ; 0       ;
; DRAM_DQ[10]                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[10]                                                                                                              ; 1                 ; 0       ;
; DRAM_DQ[11]                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[11]~feeder                                                                                                       ; 1                 ; 0       ;
; DRAM_DQ[12]                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[12]                                                                                                              ; 0                 ; 0       ;
; DRAM_DQ[13]                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[13]~feeder                                                                                                       ; 0                 ; 0       ;
; DRAM_DQ[14]                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[14]                                                                                                              ; 1                 ; 0       ;
; DRAM_DQ[15]                                                                                                                                       ;                   ;         ;
;      - Sdram_Control:u7|mDATAOUT[15]                                                                                                              ; 0                 ; 0       ;
; CAMERA_I2C_SDA                                                                                                                                    ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|SCLO~0                                                           ; 0                 ; 0       ;
;      - FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|SCLO~1                                                                                        ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector11~2                                                     ; 0                 ; 0       ;
;      - FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector11~1                                                                                  ; 0                 ; 0       ;
;      - FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector13~8                                                                                  ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~8                                                     ; 0                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[0]~feeder                                                  ; 0                 ; 0       ;
; MIPI_I2C_SCL                                                                                                                                      ;                   ;         ;
; MIPI_I2C_SDA                                                                                                                                      ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|SCLO~0                                                            ; 1                 ; 0       ;
; MIPI_PIXEL_HS                                                                                                                                     ;                   ;         ;
;      - comb~0                                                                                                                                     ; 1                 ; 7       ;
;      - comb~1                                                                                                                                     ; 1                 ; 7       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq~0                              ; 1                 ; 7       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|cntr_cout[0]~0 ; 1                 ; 7       ;
; MIPI_PIXEL_VS                                                                                                                                     ;                   ;         ;
;      - comb~0                                                                                                                                     ; 0                 ; 7       ;
;      - camera_frame_monitor:cam_monitor|v_sync_fifo[0]                                                                                            ; 0                 ; 7       ;
;      - FpsMonitor:uFps|pre_vs                                                                                                                     ; 0                 ; 7       ;
;      - FpsMonitor:uFps|rfps_l[0]~1                                                                                                                ; 0                 ; 7       ;
;      - FpsMonitor:uFps|rfps_h[3]~1                                                                                                                ; 0                 ; 7       ;
;      - comb~1                                                                                                                                     ; 0                 ; 7       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq~0                              ; 0                 ; 7       ;
;      - Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|cntr_cout[0]~0 ; 0                 ; 7       ;
; CLOCK_50                                                                                                                                          ;                   ;         ;
;      - frame_display:frame_controller|video_driver:vga_driver|CLOCK_25                                                                            ; 0                 ; 0       ;
;      - frame_display:frame_controller|CLOCK_25                                                                                                    ; 0                 ; 0       ;
; CLOCK2_50                                                                                                                                         ;                   ;         ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                 ; 1                 ; 0       ;
;      - MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                                                  ; 1                 ; 0       ;
;      - FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ                                                                                              ; 1                 ; 0       ;
; KEY[0]                                                                                                                                            ;                   ;         ;
;      - Sdram_Control:u7|command:u_command|SA[10]                                                                                                  ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|CAS_N                                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|CS_N[0]                                                                                                 ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|RAS_N                                                                                                   ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|WE_N                                                                                                    ; 1                 ; 0       ;
;      - camera_frame_monitor:cam_monitor|ps.EOF                                                                                                    ; 1                 ; 0       ;
;      - camera_frame_monitor:cam_monitor|ps~5                                                                                                      ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|SA[0]~1                                                                                                 ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|BA~0                                                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|BA~1                                                                                                    ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|oe4                                                                                                     ; 1                 ; 0       ;
;      - camera_frame_monitor:cam_monitor|ps~8                                                                                                      ; 1                 ; 0       ;
;      - pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL                                        ; 1                 ; 0       ;
;      - KEY[0]~inputCLKENA0                                                                                                                        ; 1                 ; 0       ;
;      - Sdram_Control:u7|command:u_command|CKE~feeder                                                                                              ; 1                 ; 0       ;
; KEY[2]                                                                                                                                            ;                   ;         ;
;      - camera_frame_monitor:cam_monitor|Selector1~0                                                                                               ; 1                 ; 0       ;
;      - camera_frame_monitor:cam_monitor|ps~8                                                                                                      ; 1                 ; 0       ;
; CLOCK3_50                                                                                                                                         ;                   ;         ;
; MIPI_PIXEL_D[6]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][6]                                                                                            ; 1                 ; 7       ;
; MIPI_PIXEL_D[7]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][7]                                                                                            ; 1                 ; 7       ;
; MIPI_PIXEL_D[8]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][8]~feeder                                                                                     ; 1                 ; 7       ;
; MIPI_PIXEL_D[9]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][9]                                                                                            ; 1                 ; 7       ;
; SW[2]                                                                                                                                             ;                   ;         ;
;      - square_convolution:s_convolver|pixel_o[0]~0                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[1]~1                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[2]~2                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[3]~3                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[4]~4                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[5]~5                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[6]~6                                                                                                ; 0                 ; 0       ;
;      - square_convolution:s_convolver|pixel_o[7]~7                                                                                                ; 0                 ; 0       ;
; MIPI_PIXEL_D[5]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][5]~feeder                                                                                     ; 0                 ; 7       ;
; MIPI_PIXEL_D[4]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][4]~feeder                                                                                     ; 0                 ; 7       ;
; SW[0]                                                                                                                                             ;                   ;         ;
;      - square_convolution:s_convolver|filter_sel:filters|Decoder0~0                                                                               ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|Decoder0~1                                                                               ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter~0                                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|Decoder0~2                                                                               ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter~1                                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[0][0][1]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][1]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][2]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][3]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][4]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][5]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][6]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][7]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter[2][2][8]~SCLR_LUT                                                                 ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]~feeder                                                                                ; 1                 ; 0       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder                                                                                   ; 1                 ; 0       ;
; SW[1]                                                                                                                                             ;                   ;         ;
;      - square_convolution:s_convolver|filter_sel:filters|Decoder0~0                                                                               ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|Decoder0~1                                                                               ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter~0                                                                                 ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|Decoder0~2                                                                               ; 1                 ; 0       ;
;      - square_convolution:s_convolver|filter_sel:filters|filter~1                                                                                 ; 1                 ; 0       ;
; MIPI_PIXEL_D[3]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][3]~feeder                                                                                     ; 1                 ; 7       ;
; KEY[3]                                                                                                                                            ;                   ;         ;
;      - comb~3                                                                                                                                     ; 0                 ; 0       ;
;      - FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[3]~1                                                                                                   ; 0                 ; 0       ;
; MIPI_PIXEL_D[2]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][2]~feeder                                                                                     ; 1                 ; 7       ;
; MIPI_PIXEL_D[1]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][1]~feeder                                                                                     ; 0                 ; 7       ;
; SW[3]                                                                                                                                             ;                   ;         ;
;      - FOCUS_ADJ:adl|VCM_CTRL_P:pp|rSUM[15]~2                                                                                                     ; 0                 ; 0       ;
; MIPI_PIXEL_CLK                                                                                                                                    ;                   ;         ;
;      - CLOCK_DELAY:del1|l0                                                                                                                        ; 0                 ; 0       ;
; MIPI_PIXEL_D[0]                                                                                                                                   ;                   ;         ;
;      - raw_2_grayscale_filter:gray_filter|buffer[0][0]~feeder                                                                                     ; 1                 ; 7       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                   ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; AUTO_FOCUS_ON:vd|LessThan0~5                                                                                                                                                                                                                                                                                                                               ; LABCELL_X43_Y15_N18        ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA16                   ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK2_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_AA16                   ; 158     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 4       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                   ; PIN_AF14                   ; 5165    ; Clock                                 ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; CLOCK_DELAY:del1|l7                                                                                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y5_N30         ; 658     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|CNT[9]~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y16_N54        ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|always0~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y16_N27        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:hs|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X35_Y16_N57        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|CNT[12]~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y17_N45        ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS                                                                                                                                                                                                                                                                                                        ; FF_X56_Y15_N8              ; 42      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|always0~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y17_N33        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|always0~1                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y17_N48        ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|I2C_DELAY:i2c|LessThan0~5                                                                                                                                                                                                                                                                                                                    ; LABCELL_X57_Y17_N6         ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|I2C_DELAY:i2c|READY                                                                                                                                                                                                                                                                                                                          ; FF_X56_Y16_N44             ; 66      ; Async. clear, Latch enable            ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|LessThan0~2                                                                                                                                                                                                                                                                                                            ; LABCELL_X56_Y14_N42        ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|VCM_END                                                                                                                                                                                                                                                                                                                ; FF_X57_Y15_N2              ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C                                                                                                                                                                                                                                                                                                                    ; FF_X56_Y14_N38             ; 46      ; Async. clear, Latch enable            ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|LessThan1~4                                                                                                                                                                                                                                                                                                                    ; MLABCELL_X39_Y17_N54       ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[3]~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y15_N42        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|STEP_UP[3]~1                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y15_N39        ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|always0~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X43_Y16_N57        ; 70      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|peakSUM[31]~0                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y15_N12        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|rSUM[15]~2                                                                                                                                                                                                                                                                                                                     ; LABCELL_X43_Y16_N48        ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                                                                              ; FF_X62_Y12_N56             ; 188     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|CNT[7]~2                                                                                                                                                                                                                                                                                                                        ; LABCELL_X57_Y12_N24        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[13]~6                                                                                                                                                                                                                                                                                                                      ; LABCELL_X57_Y11_N12        ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|DELY[13]~7                                                                                                                                                                                                                                                                                                                      ; LABCELL_X60_Y11_N12        ; 33      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[5]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y12_N57        ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|BYTE[5]~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y9_N12         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[3]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X63_Y9_N51         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|CNT[3]~1                                                                                                                                                                                                                                                                                                       ; LABCELL_X63_Y9_N30         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|DELY[1]~0                                                                                                                                                                                                                                                                                                      ; LABCELL_X63_Y10_N54        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                                                                          ; FF_X62_Y11_N50             ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                                                                                   ; LABCELL_X62_Y10_N24        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                                                                                   ; LABCELL_X62_Y10_N33        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|A[7]~1                                                                                                                                                                                                                                                                                                        ; LABCELL_X60_Y12_N0         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|BYTE[0]~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X63_Y13_N42        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|CNT[7]~1                                                                                                                                                                                                                                                                                                      ; LABCELL_X61_Y10_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|DELY[0]~1                                                                                                                                                                                                                                                                                                     ; LABCELL_X63_Y13_N48        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|ST[1]~1                                                                                                                                                                                                                                                                                                       ; LABCELL_X57_Y13_N36        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|Selector13~3                                                                                                                                                                                                                                                                                                  ; LABCELL_X61_Y10_N12        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|A[7]~2                                                                                                                                                                                                                                                                                                      ; LABCELL_X62_Y11_N36        ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|BYTE[3]~3                                                                                                                                                                                                                                                                                                   ; LABCELL_X62_Y11_N21        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[0]~0                                                                                                                                                                                                                                                                                                    ; LABCELL_X63_Y11_N12        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|CNT[0]~1                                                                                                                                                                                                                                                                                                    ; LABCELL_X62_Y11_N12        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[1]                                                                                                                                                                                                                                                                                                       ; FF_X62_Y12_N14             ; 18      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                                                                       ; FF_X63_Y11_N26             ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_WDATA:wrd|Selector23~3                                                                                                                                                                                                                                                                                                ; LABCELL_X62_Y11_N3         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|ST[6]~8                                                                                                                                                                                                                                                                                                                         ; LABCELL_X60_Y13_N15        ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[5]~0                                                                                                                                                                                                                                                                                                                       ; LABCELL_X62_Y11_N27        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|WCNT[5]~2                                                                                                                                                                                                                                                                                                                       ; MLABCELL_X59_Y12_N57       ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FOCUS_ADJ:adl|VCM_I2C:i2c2|WORD_DATA[7]~3                                                                                                                                                                                                                                                                                                                  ; LABCELL_X62_Y13_N21        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|LessThan0~4                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X84_Y6_N0         ; 41      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|rfps_h[3]~1                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X84_Y6_N15        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; FpsMonitor:uFps|rfps_l[0]~1                                                                                                                                                                                                                                                                                                                                ; MLABCELL_X84_Y6_N9         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; I2C_RELEASE                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X73_Y7_N30         ; 70      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 15      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; KEY[0]                                                                                                                                                                                                                                                                                                                                                     ; PIN_AA14                   ; 279     ; Async. clear                          ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                                                  ; FF_X64_Y4_N17              ; 218     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|LessThan0~6                                                                                                                                                                                                                                                                             ; MLABCELL_X65_Y11_N51       ; 37      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[7]~0                                                                                                                                                                                                                                                                                            ; LABCELL_X64_Y4_N51         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CNT[7]~1                                                                                                                                                                                                                                                                                            ; LABCELL_X62_Y5_N48         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[14]~7                                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y4_N54        ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|DELY[14]~8                                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y4_N54         ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[3]~0                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y3_N48         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|BYTE[3]~2                                                                                                                                                                                                                                                                          ; LABCELL_X66_Y3_N54         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~0                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y3_N57        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|CNT[0]~1                                                                                                                                                                                                                                                                           ; MLABCELL_X65_Y3_N54        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|DELY[1]~0                                                                                                                                                                                                                                                                          ; LABCELL_X64_Y3_N30         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                                              ; FF_X65_Y2_N59              ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y2_N42        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y2_N27        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_SDA~1                                                                                                                                                                                                                                                                                           ; LABCELL_X68_Y3_N36         ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|A[1]~1                                                                                                                                                                                                                                                                            ; LABCELL_X63_Y6_N24         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|CNT[0]~1                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y3_N54         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|DELY[2]~0                                                                                                                                                                                                                                                                         ; LABCELL_X67_Y5_N24         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|ST[5]~4                                                                                                                                                                                                                                                                           ; LABCELL_X67_Y5_N21         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_PTR:wpt|Selector13~3                                                                                                                                                                                                                                                                      ; LABCELL_X62_Y2_N39         ; 9       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|A[4]~1                                                                                                                                                                                                                                                                          ; MLABCELL_X65_Y6_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|BYTE[2]~0                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y6_N42        ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[7]~0                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y3_N57         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|CNT[7]~2                                                                                                                                                                                                                                                                        ; LABCELL_X63_Y3_N54         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[0]                                                                                                                                                                                                                                                                           ; FF_X65_Y6_N17              ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                                           ; FF_X65_Y6_N20              ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|I2C_WRITE_WDATA:wrd|Selector19~2                                                                                                                                                                                                                                                                    ; MLABCELL_X65_Y6_N24        ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|POINTER[0]~3                                                                                                                                                                                                                                                                                        ; MLABCELL_X65_Y5_N6         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|REG16_DATA16[2]~1                                                                                                                                                                                                                                                                                   ; LABCELL_X67_Y4_N57         ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|ST[5]                                                                                                                                                                                                                                                                                               ; FF_X65_Y5_N20              ; 37      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|Selector7~3                                                                                                                                                                                                                                                                                         ; LABCELL_X62_Y5_N33         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]                                                                                                                                                                                                                                                                                             ; FF_X63_Y4_N47              ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[0]~2                                                                                                                                                                                                                                                                                           ; LABCELL_X63_Y4_N36         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[2]                                                                                                                                                                                                                                                                                             ; FF_X63_Y4_N50              ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WCNT[3]                                                                                                                                                                                                                                                                                             ; FF_X63_Y4_N53              ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|WORD_DATA[15]~1                                                                                                                                                                                                                                                                                     ; MLABCELL_X65_Y5_N21        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ                                                                                                                                                                                                                                                                                 ; FF_X71_Y7_N23              ; 268     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CNT[1]~0                                                                                                                                                                                                                                                                                           ; LABCELL_X71_Y6_N12         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[1]~1                                                                                                                                                                                                                                                                                          ; LABCELL_X71_Y6_N18         ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|DELY[1]~8                                                                                                                                                                                                                                                                                          ; LABCELL_X68_Y9_N18         ; 40      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[5]~0                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y7_N48         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|BYTE[5]~2                                                                                                                                                                                                                                                                         ; LABCELL_X75_Y7_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[0]~0                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y7_N15         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|CNT[0]~1                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y7_N3          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DATA16[1]~1                                                                                                                                                                                                                                                                       ; MLABCELL_X72_Y6_N30        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|DELY[6]~0                                                                                                                                                                                                                                                                         ; MLABCELL_X72_Y7_N30        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[2]                                                                                                                                                                                                                                                                             ; FF_X74_Y7_N20              ; 28      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|ST[3]                                                                                                                                                                                                                                                                             ; FF_X72_Y7_N41              ; 36      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector26~1                                                                                                                                                                                                                                                                      ; MLABCELL_X72_Y7_N9         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_READ_DATA:rd|Selector27~0                                                                                                                                                                                                                                                                      ; LABCELL_X74_Y7_N0          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_SDA~3                                                                                                                                                                                                                                                                                          ; LABCELL_X73_Y6_N21         ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|A[7]~2                                                                                                                                                                                                                                                                           ; LABCELL_X70_Y7_N12         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|CNT[6]~1                                                                                                                                                                                                                                                                         ; LABCELL_X66_Y7_N30         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|DELY[1]~1                                                                                                                                                                                                                                                                        ; LABCELL_X70_Y7_N54         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|ST[1]~1                                                                                                                                                                                                                                                                          ; MLABCELL_X72_Y5_N57        ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_PTR:wpt|Selector13~2                                                                                                                                                                                                                                                                     ; LABCELL_X66_Y7_N24         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[1]~2                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y5_N42         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|A[1]~4                                                                                                                                                                                                                                                                         ; LABCELL_X68_Y5_N0          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|BYTE[0]~1                                                                                                                                                                                                                                                                      ; LABCELL_X68_Y5_N24         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[5]~0                                                                                                                                                                                                                                                                       ; LABCELL_X70_Y5_N15         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|CNT[5]~3                                                                                                                                                                                                                                                                       ; LABCELL_X70_Y5_N12         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|I2C_WRITE_WDATA:wrd|ST[2]                                                                                                                                                                                                                                                                          ; FF_X70_Y5_N20              ; 30      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ID1[7]~1                                                                                                                                                                                                                                                                                           ; LABCELL_X70_Y6_N0          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|POINTER[7]~3                                                                                                                                                                                                                                                                                       ; MLABCELL_X65_Y7_N48        ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[1]                                                                                                                                                                                                                                                                                              ; FF_X71_Y7_N17              ; 34      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3]                                                                                                                                                                                                                                                                                              ; FF_X73_Y7_N53              ; 47      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|Selector4~2                                                                                                                                                                                                                                                                                        ; LABCELL_X73_Y7_N54         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[5]~0                                                                                                                                                                                                                                                                                          ; LABCELL_X74_Y7_N12         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WCNT[5]~4                                                                                                                                                                                                                                                                                          ; LABCELL_X67_Y7_N9          ; 22      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|WORD_DATA[7]~3                                                                                                                                                                                                                                                                                     ; MLABCELL_X65_Y7_N42        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; MIPI_BRIDGE_CAMERA_Config:cfin|comb~0                                                                                                                                                                                                                                                                                                                      ; LABCELL_X67_Y6_N39         ; 92      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; RESET_DELAY:u2|Equal0~6                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X66_Y2_N6          ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; RESET_DELAY:u2|oREADY                                                                                                                                                                                                                                                                                                                                      ; FF_X66_Y2_N5               ; 78      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; RESET_DELAY:u2|oRST_0                                                                                                                                                                                                                                                                                                                                      ; FF_X66_Y2_N11              ; 576     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; RESET_DELAY:u2|oRST_1                                                                                                                                                                                                                                                                                                                                      ; FF_X61_Y4_N56              ; 581     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|CMD[0]~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y4_N42         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Equal0~0                                                                                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y4_N24         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan1~3                                                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y5_N54         ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan2~3                                                                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y3_N15         ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan3~3                                                                                                                                                                                                                                                                                                                               ; MLABCELL_X39_Y6_N54        ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|LessThan4~3                                                                                                                                                                                                                                                                                                                               ; LABCELL_X37_Y5_N24         ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|RD_MASK[0]~3                                                                                                                                                                                                                                                                                                                              ; LABCELL_X43_Y6_N36         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|ST[6]~0                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X43_Y4_N36         ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|ST[6]~2                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X40_Y4_N36         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                               ; LABCELL_X48_Y4_N12         ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                               ; LABCELL_X50_Y10_N27        ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                               ; LABCELL_X51_Y9_N6          ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                               ; LABCELL_X50_Y8_N51         ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                              ; LABCELL_X45_Y3_N33         ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq~0                                                                                                                                                                                                                                              ; LABCELL_X57_Y4_N24         ; 20      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_rdreq~0                                                                                                                                                                                                                                              ; LABCELL_X53_Y3_N39         ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|valid_wrreq                                                                                                                                                                                                                                                ; LABCELL_X51_Y4_N33         ; 21      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|WR_MASK[1]~1                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y6_N54         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~0                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y6_N6          ; 23      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~1                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y6_N15         ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~2                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y4_N15         ; 25      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|always2~3                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y6_N54         ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|OE                                                                                                                                                                                                                                                                                                                      ; FF_X33_Y2_N49              ; 16      ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|REF_ACK                                                                                                                                                                                                                                                                                                                 ; FF_X34_Y3_N26              ; 19      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|SA[0]~1                                                                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y4_N42         ; 11      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|do_load_mode                                                                                                                                                                                                                                                                                                            ; FF_X33_Y3_N5               ; 20      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|command:u_command|rp_shift[2]~0                                                                                                                                                                                                                                                                                                           ; MLABCELL_X34_Y3_N36        ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|INIT_REQ                                                                                                                                                                                                                                                                                            ; FF_X31_Y2_N17              ; 45      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|control_interface:u_control_interface|LessThan0~2                                                                                                                                                                                                                                                                                         ; LABCELL_X31_Y2_N6          ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Sdram_Control:u7|mLENGTH[8]~4                                                                                                                                                                                                                                                                                                                              ; LABCELL_X42_Y6_N33         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 1084    ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y2_N3              ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; camera_frame_monitor:cam_monitor|ps.EOF                                                                                                                                                                                                                                                                                                                    ; FF_X50_Y5_N32              ; 170     ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; comb~1                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y5_N18         ; 55      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; comb~3                                                                                                                                                                                                                                                                                                                                                     ; LABCELL_X43_Y15_N48        ; 17      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|CLOCK_25                                                                                                                                                                                                                                                                                                                    ; FF_X37_Y17_N29             ; 7       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6633                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6635                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y20_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6637                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y18_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6639                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6641                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y20_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6643                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y20_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6645                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y18_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6647                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y20_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6649                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y21_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6651                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y21_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6653                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6655                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y20_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6657                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y20_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6659                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y19_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6661                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6663                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y18_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6665                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y20_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6666                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y20_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6667                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6668                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y20_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6669                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y20_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6670                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y20_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6671                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6672                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y23_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6673                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y18_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6674                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6675                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y18_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6676                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y18_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6677                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y20_N0        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6678                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y20_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6679                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y20_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6680                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y20_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6682                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y21_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6683                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y21_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6684                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y21_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6685                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y21_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6686                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y20_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6687                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y20_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6688                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y21_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6689                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y22_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6690                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y19_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6691                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y19_N12       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6692                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y21_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6693                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y20_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6694                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y20_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6695                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y20_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6696                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y22_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6697                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y21_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6699                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y19_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6700                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y20_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6701                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y19_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6702                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y20_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6703                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y19_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6704                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y19_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6705                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y19_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6706                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y19_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6707                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y21_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6708                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y19_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6709                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y21_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6710                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y19_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6711                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y21_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6712                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y19_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6713                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y19_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6714                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y19_N30       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6716                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y11_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6717                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y11_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6718                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y11_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6719                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y15_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6720                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y11_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6721                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y15_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6722                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y13_N0        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6723                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y15_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6724                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y13_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6725                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y13_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6726                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y15_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6727                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y13_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6728                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y13_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6729                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y13_N15       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6730                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y13_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6731                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y13_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6733                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y11_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6734                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y13_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6735                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y11_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6736                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y13_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6737                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y13_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6738                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y14_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6739                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y13_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6740                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y13_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6741                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y13_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6742                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y13_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6743                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y14_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6744                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y13_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6745                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y13_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6746                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y13_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6747                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y13_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6748                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y13_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6750                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y12_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6751                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y13_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6752                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y12_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6753                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y13_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6754                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y26_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6755                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y11_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6756                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y13_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6757                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y13_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6758                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y12_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6759                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y13_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6760                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y12_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6761                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y13_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6762                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y12_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6763                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y12_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6764                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y20_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6765                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y13_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6767                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y12_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6768                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y11_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6769                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y11_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6770                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y11_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6771                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y12_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6772                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y11_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6773                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y12_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6774                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y13_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6775                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y13_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6776                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y11_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6777                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y11_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6778                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y11_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6779                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y12_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6780                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y13_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6781                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y13_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6782                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y12_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6784                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y13_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6786                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y16_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6787                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y12_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6788                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y16_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6789                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y12_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6790                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y14_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6791                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y14_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6792                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y14_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6793                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y13_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6794                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y13_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6795                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y14_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6796                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y14_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6797                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y14_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6798                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y14_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6799                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y15_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6800                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y14_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6802                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y16_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6804                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y16_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6805                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y16_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6806                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y16_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6807                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y16_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6808                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y15_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6809                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y15_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6810                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y15_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6811                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y16_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6812                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y17_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6813                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y16_N15       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6814                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y16_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6815                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y16_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6816                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y17_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6817                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y15_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6818                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y15_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6819                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y15_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6820                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y17_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6821                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y12_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6822                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y12_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6823                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y15_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6824                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y17_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6825                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y14_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6826                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y12_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6827                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y15_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6828                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y14_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6829                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y14_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6830                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y14_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6831                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y15_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6832                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y15_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6833                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y14_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6834                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y14_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6835                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y18_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6836                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y16_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6837                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y17_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6838                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y16_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6839                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y17_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6840                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y16_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6841                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y16_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6842                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y16_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6843                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y17_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6844                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y15_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6845                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y17_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6846                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y17_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6847                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y18_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6848                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y15_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6849                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y16_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6850                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y15_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6852                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y23_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6854                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y26_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6855                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y24_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6856                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y24_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6857                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y27_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6858                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y23_N9        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6859                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y23_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6860                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y24_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6861                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y25_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6862                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y27_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6863                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y24_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6864                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y24_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6865                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y25_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6866                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y23_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6867                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y25_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6868                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y25_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6870                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y25_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6872                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y26_N9        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6873                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y26_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6874                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y25_N51       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6875                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y24_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6876                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y24_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6877                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y24_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6878                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y25_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6879                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y26_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6880                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y23_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6881                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y26_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6882                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y26_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6883                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y23_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6884                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y23_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6885                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y23_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6886                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y25_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6887                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y25_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6888                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y25_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6889                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y26_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6890                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y25_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6891                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y27_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6892                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y26_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6893                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y26_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6894                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y26_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6895                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y25_N12       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6896                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y26_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6897                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y25_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6898                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y25_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6899                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y27_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6900                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y26_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6901                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y25_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6902                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y25_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6903                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y24_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6904                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y25_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6905                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y24_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6906                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y23_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6907                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y24_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6908                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y24_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6909                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y24_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6910                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y24_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6911                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y23_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6912                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y25_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6913                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y23_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6914                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y25_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6915                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y24_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6916                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y25_N9        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6917                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y24_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6918                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y25_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6920                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y13_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6922                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y11_N15       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6923                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y12_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6924                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y12_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6925                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y14_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6926                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y13_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6927                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y13_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6928                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y13_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6929                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y12_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6930                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y13_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6931                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y12_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6932                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y11_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6933                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y11_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6934                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y11_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6935                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y11_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6936                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y11_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6938                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y17_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6940                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y19_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6941                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y17_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6942                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y18_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6943                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y17_N51       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6944                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y19_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6945                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y17_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6946                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y17_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6947                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y19_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6948                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y17_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6949                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y19_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6950                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y17_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6951                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y17_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6952                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y17_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6953                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y17_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6954                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y17_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6955                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y13_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6956                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y13_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6957                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y13_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6958                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y13_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6959                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y13_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6960                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y13_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6961                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y14_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6962                                                                                                                                                                                                                                                                                                ; LABCELL_X43_Y14_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6963                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y11_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6964                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y12_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6965                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y13_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6966                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y13_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6967                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y11_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6968                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y11_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6969                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y12_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6970                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y13_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6971                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y21_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6972                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y21_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6973                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y21_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6974                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y21_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6975                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y21_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6976                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y19_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6977                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y19_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6978                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y19_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6979                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y18_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6980                                                                                                                                                                                                                                                                                                ; LABCELL_X53_Y18_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6981                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y17_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6982                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y17_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6983                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y21_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6984                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y19_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6985                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y17_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6986                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y18_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6988                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y22_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6989                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y22_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6990                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y22_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6991                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y23_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6993                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y26_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6994                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y23_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6995                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y22_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6996                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y23_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6997                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y22_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6998                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y22_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~6999                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y22_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7000                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y25_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7001                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y24_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7002                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y24_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7003                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y24_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7004                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y26_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7006                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y22_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7007                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y27_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7008                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y23_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7009                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y26_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7011                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7012                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y23_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7013                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y23_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7014                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y25_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7015                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y23_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7016                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y23_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7017                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y23_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7018                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y26_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7019                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y23_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7020                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y23_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7021                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y25_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7022                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y25_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7023                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y26_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7024                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y26_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7025                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y23_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7026                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y26_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7027                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y22_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7028                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y22_N30       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7029                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y23_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7030                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y23_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7031                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y26_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7032                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y24_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7033                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y24_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7034                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y26_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7035                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y24_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7036                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y24_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7037                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y24_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7038                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y25_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7039                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y26_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7040                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y24_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7041                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y25_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7042                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y23_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7043                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7044                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y24_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7045                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y25_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7046                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y24_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7047                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y23_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7048                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y22_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7049                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y25_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7050                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y25_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7051                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y25_N9        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7052                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y25_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7053                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y27_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7054                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y22_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7056                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y21_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7057                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y19_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7058                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y22_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7059                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y22_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7060                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y22_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7061                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y20_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7062                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y20_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7063                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y20_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7064                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y20_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7065                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y20_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7066                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y20_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7067                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y20_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7068                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y21_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7069                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y20_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7070                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y20_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7071                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y21_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7073                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y19_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7074                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y19_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7075                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y19_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7076                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y19_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7077                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y19_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7078                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y23_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7079                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y23_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7080                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y23_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7081                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y19_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7082                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y23_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7083                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y23_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7084                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y19_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7085                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y23_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7086                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y23_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7087                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y23_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7088                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y23_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7090                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y22_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7091                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y19_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7092                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y20_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7093                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y19_N27       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7094                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y20_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7095                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y20_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7096                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y20_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7097                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y20_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7098                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y22_N15       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7099                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y22_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7100                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y21_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7101                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y21_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7102                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y21_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7103                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y21_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7104                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y21_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7105                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y21_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7107                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y19_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7108                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y19_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7109                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y19_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7110                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y19_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7111                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y22_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7112                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y22_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7113                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y22_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7114                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y22_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7115                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y19_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7116                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y19_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7117                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y21_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7118                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y21_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7119                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y23_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7120                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y22_N15       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7121                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y23_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7122                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y22_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7124                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y16_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7126                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y12_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7127                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y16_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7128                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y16_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7129                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y15_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7130                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y15_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7131                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y15_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7132                                                                                                                                                                                                                                                                                                ; LABCELL_X51_Y15_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7133                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y16_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7134                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y16_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7135                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y16_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7136                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y16_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7137                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y15_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7138                                                                                                                                                                                                                                                                                                ; MLABCELL_X52_Y15_N30       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7139                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y15_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7140                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y15_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7142                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y13_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7144                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y14_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7145                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y15_N30       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7146                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y14_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7147                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y15_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7148                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y15_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7149                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y16_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7150                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y15_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7151                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y15_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7152                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y14_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7153                                                                                                                                                                                                                                                                                                ; MLABCELL_X39_Y13_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7154                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y13_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7155                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y15_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7156                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y15_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7157                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y15_N18       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7158                                                                                                                                                                                                                                                                                                ; LABCELL_X37_Y13_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7159                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y15_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7160                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y16_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7161                                                                                                                                                                                                                                                                                                ; LABCELL_X50_Y15_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7162                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y12_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7163                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y12_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7164                                                                                                                                                                                                                                                                                                ; MLABCELL_X47_Y16_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7165                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y16_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7166                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y16_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7167                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y17_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7168                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y12_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7169                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y17_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7170                                                                                                                                                                                                                                                                                                ; LABCELL_X48_Y12_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7171                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y16_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7172                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y12_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7173                                                                                                                                                                                                                                                                                                ; LABCELL_X46_Y15_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7174                                                                                                                                                                                                                                                                                                ; LABCELL_X45_Y12_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7175                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y16_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7176                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y14_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7177                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y16_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7178                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y14_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7179                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y15_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7180                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y15_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7181                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y15_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7182                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y15_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7183                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y14_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7184                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y14_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7185                                                                                                                                                                                                                                                                                                ; LABCELL_X35_Y14_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7186                                                                                                                                                                                                                                                                                                ; LABCELL_X40_Y14_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7187                                                                                                                                                                                                                                                                                                ; LABCELL_X33_Y16_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7188                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y15_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7189                                                                                                                                                                                                                                                                                                ; MLABCELL_X34_Y15_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7190                                                                                                                                                                                                                                                                                                ; LABCELL_X36_Y14_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7512                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y18_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7514                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y21_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7516                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7518                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y24_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7519                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7520                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7521                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7522                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7523                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7524                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y24_N3        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7525                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y24_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7526                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y24_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7527                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y18_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7528                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y21_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7529                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y18_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7530                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y18_N57       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7531                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y17_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7532                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y18_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7533                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y18_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7534                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y17_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7535                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y18_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7536                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y18_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7537                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y20_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7538                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y16_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7539                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y17_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7540                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y18_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7541                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y18_N6        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7542                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y20_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7543                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y21_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7544                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y21_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7545                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y21_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7546                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y21_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7547                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y20_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7548                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y20_N36       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7549                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y20_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7550                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y20_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7551                                                                                                                                                                                                                                                                                                ; LABCELL_X30_Y18_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7552                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y16_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7553                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y21_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7554                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y17_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7555                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y19_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7556                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y21_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7557                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y19_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7558                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y17_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7559                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y19_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7560                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y21_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7561                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y19_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7562                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y19_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7563                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y21_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7564                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y17_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7565                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y17_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7566                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y17_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7567                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y16_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7568                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y17_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7569                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y17_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7570                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y17_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7571                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y18_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7572                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y18_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7573                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y18_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7574                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y18_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7575                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y18_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7576                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y22_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7577                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y20_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7578                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y20_N39        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7580                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y20_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7582                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y20_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7584                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y20_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7586                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y20_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7587                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y21_N45        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7588                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y21_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7589                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y21_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7590                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y21_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7591                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y22_N54        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7592                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y22_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7593                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y22_N57        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7594                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y22_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7595                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7596                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7597                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y18_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7598                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y18_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7599                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y18_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7600                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y15_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7601                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y16_N0         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7602                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y17_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7603                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7604                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y19_N12        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7605                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y19_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7606                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y19_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7607                                                                                                                                                                                                                                                                                                ; LABCELL_X17_Y21_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7608                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y21_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7609                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N42       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7610                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y21_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7611                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N24        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7612                                                                                                                                                                                                                                                                                                ; LABCELL_X31_Y21_N6         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7613                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y21_N30       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7614                                                                                                                                                                                                                                                                                                ; LABCELL_X29_Y21_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7615                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y20_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7616                                                                                                                                                                                                                                                                                                ; LABCELL_X27_Y20_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7617                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y20_N30       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7618                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y20_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7619                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N39       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7620                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y21_N24       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7621                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N0        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7622                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y21_N45       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7623                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y15_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7624                                                                                                                                                                                                                                                                                                ; MLABCELL_X21_Y15_N33       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7625                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y15_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7626                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y18_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7627                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y19_N27        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7628                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y19_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7629                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y19_N21        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7630                                                                                                                                                                                                                                                                                                ; LABCELL_X18_Y19_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7631                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y17_N51        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7632                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y17_N9         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7633                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y17_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7634                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y17_N42        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7635                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N54       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7636                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y15_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7637                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N48       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7638                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y19_N21       ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7639                                                                                                                                                                                                                                                                                                ; MLABCELL_X25_Y18_N9        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7640                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y18_N30        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7641                                                                                                                                                                                                                                                                                                ; LABCELL_X23_Y19_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7642                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y18_N48        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7643                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y23_N15        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7644                                                                                                                                                                                                                                                                                                ; LABCELL_X19_Y22_N36        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7645                                                                                                                                                                                                                                                                                                ; LABCELL_X22_Y23_N33        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|line_cache:line_buf|mem~7646                                                                                                                                                                                                                                                                                                ; LABCELL_X24_Y22_N18        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|rst_n                                                                                                                                                                                                                                                                                                                       ; FF_X42_Y10_N14             ; 81      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|CLOCK_25                                                                                                                                                                                                                                                                                            ; FF_X37_Y17_N53             ; 376     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|line_counter[10]~1                                                                                                                                                                                                                                          ; LABCELL_X33_Y17_N15        ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|vga_blue~6                                                                                                                                                                                                                                                  ; LABCELL_X42_Y17_N51        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|vga_v_sync                                                                                                                                                                                                                                                  ; FF_X55_Y17_N41             ; 42      ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|x[4]~0                                                                                                                                                                                                                                                                                              ; LABCELL_X37_Y15_N48        ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|x[4]~1                                                                                                                                                                                                                                                                                              ; MLABCELL_X39_Y18_N30       ; 24      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|y[7]~0                                                                                                                                                                                                                                                                                              ; MLABCELL_X39_Y16_N15       ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|y[7]~2                                                                                                                                                                                                                                                                                              ; LABCELL_X55_Y17_N6         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|yd[2]~0                                                                                                                                                                                                                                                                                             ; LABCELL_X42_Y17_N42        ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; frame_display:frame_controller|video_driver:vga_driver|yt[5]~1                                                                                                                                                                                                                                                                                             ; LABCELL_X55_Y17_N18        ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|cntr_mmf:cntr1|cout_actual                                                                                                                                                                                                                                     ; LABCELL_X53_Y2_N51         ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk                                                                                                                                                                                                                                                              ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 946     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N56               ; 27      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]~3                      ; LABCELL_X2_Y5_N45          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X2_Y5_N6           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~0                           ; LABCELL_X1_Y4_N27          ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                             ; FF_X3_Y5_N32               ; 250     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][7]                             ; FF_X3_Y5_N14               ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~0                             ; LABCELL_X1_Y4_N0           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]~2                             ; MLABCELL_X3_Y4_N30         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~1              ; LABCELL_X2_Y5_N18          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                      ; LABCELL_X1_Y4_N54          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X2_Y2_N30          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y2_N27          ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X2_Y2_N59               ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X3_Y4_N43               ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X2_Y2_N35               ; 45      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; MLABCELL_X3_Y4_N51         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X3_Y4_N26               ; 46      ; Async. clear, Clock enable            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X2_Y5_N3           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[0]~1                                                                                                                      ; MLABCELL_X8_Y6_N24         ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_vnf:auto_generated|eq_node[1]~0                                                                                                                      ; MLABCELL_X8_Y6_N21         ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                                                                                                       ; FF_X8_Y3_N17               ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0o84:auto_generated|decode_5la:decode2|eq_node[0]                                                                                                                                   ; MLABCELL_X15_Y4_N12        ; 121     ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0o84:auto_generated|decode_5la:decode2|eq_node[1]                                                                                                                                   ; MLABCELL_X15_Y4_N33        ; 121     ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|cdr~0                                                                                                                                                                                                                                          ; LABCELL_X4_Y3_N51          ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                   ; MLABCELL_X8_Y5_N15         ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                    ; MLABCELL_X6_Y5_N24         ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                    ; MLABCELL_X3_Y5_N48         ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                      ; FF_X6_Y5_N29               ; 684     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sdr                                                                                                                                                                                                                                            ; LABCELL_X7_Y4_N54          ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[6]~1                                                                                                                                                                                              ; MLABCELL_X6_Y5_N48         ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|counter[4]~1                                                                                                                                                                                        ; LABCELL_X9_Y5_N42          ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                  ; MLABCELL_X8_Y5_N51         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|modified_post_count[14]~0                                                                                                                                                                           ; MLABCELL_X8_Y5_N57         ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|segment_shift_var~0                                                                                                                                                                                 ; LABCELL_X9_Y5_N15          ; 44      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_sel:\generated:ela_trigger_flow_mgr_entity|sld_ela_trigger_flow_sel_ig41:auto_generated|sld_reserved_DE1_SOC_D8M_RTL_auto_signaltap_0_flow_mgr_aaea:mgl_prim1|state_reg[0]                    ; FF_X1_Y3_N53               ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~0                                                                                                                                                      ; LABCELL_X7_Y4_N48          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                            ; MLABCELL_X8_Y3_N3          ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hai:auto_generated|cout_actual                                                                 ; MLABCELL_X3_Y6_N3          ; 7       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_79i:auto_generated|cout_actual                                                                                ; LABCELL_X7_Y4_N27          ; 6       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_kri:auto_generated|cout_actual                                                                                   ; MLABCELL_X6_Y5_N12         ; 2       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                                                                             ; MLABCELL_X3_Y6_N15         ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                                                                                ; MLABCELL_X6_Y5_N18         ; 120     ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                  ; MLABCELL_X8_Y5_N42         ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                                                                         ; MLABCELL_X6_Y5_N39         ; 2       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                                                                                      ; MLABCELL_X6_Y5_N45         ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                                                                         ; LABCELL_X7_Y4_N33          ; 28      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]~5                                                                                                                                                                                                             ; LABCELL_X2_Y4_N42          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[0]~1                                                                                                                                                                                                        ; LABCELL_X2_Y4_N39          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_load_on~0                                                                                                                                                                                                                               ; MLABCELL_X6_Y5_N54         ; 30      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~0                                                                                                                                                                                                                          ; MLABCELL_X6_Y5_N6          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[26]~0                                                                                                                                                                                                                          ; LABCELL_X7_Y6_N48          ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_calc_reset                                                                                                                                                                                                                         ; MLABCELL_X6_Y5_N3          ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~0                                                                                                                                                                                                                     ; MLABCELL_X6_Y5_N0          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                              ; MLABCELL_X6_Y5_N57         ; 406     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|cout_actual                                                                                                                                                                                                                                         ; LABCELL_X50_Y7_N42         ; 14      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; square_convolution:s_convolver|delay_counter[1]~3                                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y4_N33         ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; square_convolution:s_convolver|delay_counter[1]~5                                                                                                                                                                                                                                                                                                          ; LABCELL_X51_Y7_N30         ; 10      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; square_convolution:s_convolver|read_counter[24]~1                                                                                                                                                                                                                                                                                                          ; LABCELL_X55_Y4_N54         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; square_convolution:s_convolver|write_counter[24]~1                                                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y4_N24         ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location                   ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+
; CLOCK2_50                                                                                        ; PIN_AA16                   ; 158     ; Global Clock         ; GCLK4            ; --                        ;
; CLOCK_50                                                                                         ; PIN_AF14                   ; 5165    ; Global Clock         ; GCLK6            ; --                        ;
; KEY[0]                                                                                           ; PIN_AA14                   ; 279     ; Global Clock         ; GCLK3            ; --                        ;
; pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|fb_clkin                 ; FRACTIONALPLL_X89_Y1_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|wire_generic_pll1_outclk ; PLLOUTPUTCOUNTER_X89_Y0_N1 ; 1       ; Global Clock         ; GCLK9            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|fb_clkin                    ; FRACTIONALPLL_X0_Y15_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk    ; PLLOUTPUTCOUNTER_X0_Y19_N1 ; 946     ; Global Clock         ; GCLK2            ; --                        ;
; sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll2_outclk    ; PLLOUTPUTCOUNTER_X0_Y20_N1 ; 1       ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                  ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------+---------+
; altera_internal_jtag~TCKUTAP                                                                                          ; 1084    ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all ; 684     ;
; CLOCK_DELAY:del1|l7                                                                                                   ; 661     ;
; frame_display:frame_controller|line_cache:line_buf|mem~5361                                                           ; 642     ;
; frame_display:frame_controller|line_cache:line_buf|mem~5602                                                           ; 642     ;
; frame_display:frame_controller|line_cache:line_buf|mem~5843                                                           ; 642     ;
; frame_display:frame_controller|line_cache:line_buf|mem~6325                                                           ; 642     ;
; frame_display:frame_controller|line_cache:line_buf|mem~6084                                                           ; 642     ;
; frame_display:frame_controller|line_cache:line_buf|mem~6566                                                           ; 642     ;
; RESET_DELAY:u2|oRST_1                                                                                                 ; 581     ;
; RESET_DELAY:u2|oRST_0                                                                                                 ; 576     ;
+-----------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X49_Y3_N0, M10K_X49_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read2_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 1024                        ; 6                           ; 1024                        ; 6                           ; 6144                ; 1           ; 0     ; None ; M10K_X49_Y9_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X58_Y6_N0, M10K_X49_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 16           ; 1024         ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 16384   ; 1024                        ; 16                          ; 1024                        ; 16                          ; 16384               ; 2           ; 0     ; None ; M10K_X38_Y2_N0, M10K_X49_Y4_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; frame_display:frame_controller|line_cache:line_buf|altsyncram:mem_rtl_0|altsyncram_66n1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 640          ; 8            ; 640          ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 5120    ; 640                         ; 6                           ; 640                         ; 6                           ; 3840                ; 1           ; 0     ; None ; M10K_X49_Y19_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; raw_2_grayscale_filter:gray_filter|altshift_taps:buffer_rtl_0|shift_taps_jjv:auto_generated|altsyncram_35a1:altsyncram5|ALTSYNCRAM                                                                    ; AUTO ; Simple Dual Port ; Single Clock ; 639          ; 10           ; 639          ; 10           ; yes                    ; no                      ; yes                    ; yes                     ; 6390    ; 639                         ; 10                          ; 639                         ; 10                          ; 6390                ; 1           ; 0     ; None ; M10K_X58_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0o84:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 16384        ; 121          ; 16384        ; 121          ; yes                    ; no                      ; yes                    ; no                      ; 1982464 ; 16384                       ; 121                         ; 16384                       ; 121                         ; 1982464             ; 242         ; 0     ; None ; M10K_X14_Y11_N0, M10K_X14_Y10_N0, M10K_X58_Y13_N0, M10K_X58_Y12_N0, M10K_X14_Y18_N0, M10K_X14_Y14_N0, M10K_X41_Y34_N0, M10K_X26_Y34_N0, M10K_X38_Y19_N0, M10K_X38_Y15_N0, M10K_X69_Y2_N0, M10K_X69_Y1_N0, M10K_X49_Y26_N0, M10K_X58_Y26_N0, M10K_X38_Y34_N0, M10K_X38_Y31_N0, M10K_X14_Y34_N0, M10K_X38_Y26_N0, M10K_X14_Y26_N0, M10K_X14_Y28_N0, M10K_X38_Y12_N0, M10K_X38_Y16_N0, M10K_X49_Y11_N0, M10K_X49_Y12_N0, M10K_X14_Y13_N0, M10K_X14_Y16_N0, M10K_X41_Y26_N0, M10K_X38_Y28_N0, M10K_X41_Y32_N0, M10K_X38_Y32_N0, M10K_X41_Y12_N0, M10K_X58_Y9_N0, M10K_X69_Y16_N0, M10K_X69_Y12_N0, M10K_X5_Y4_N0, M10K_X5_Y3_N0, M10K_X38_Y27_N0, M10K_X38_Y25_N0, M10K_X41_Y27_N0, M10K_X58_Y17_N0, M10K_X58_Y24_N0, M10K_X58_Y22_N0, M10K_X38_Y22_N0, M10K_X38_Y21_N0, M10K_X14_Y22_N0, M10K_X26_Y18_N0, M10K_X38_Y24_N0, M10K_X38_Y23_N0, M10K_X26_Y15_N0, M10K_X26_Y13_N0, M10K_X49_Y1_N0, M10K_X49_Y10_N0, M10K_X69_Y13_N0, M10K_X58_Y25_N0, M10K_X41_Y28_N0, M10K_X5_Y36_N0, M10K_X49_Y14_N0, M10K_X58_Y14_N0, M10K_X69_Y14_N0, M10K_X69_Y15_N0, M10K_X76_Y4_N0, M10K_X76_Y7_N0, M10K_X58_Y21_N0, M10K_X49_Y20_N0, M10K_X38_Y8_N0, M10K_X41_Y11_N0, M10K_X41_Y13_N0, M10K_X49_Y13_N0, M10K_X69_Y10_N0, M10K_X41_Y10_N0, M10K_X5_Y5_N0, M10K_X5_Y9_N0, M10K_X58_Y10_N0, M10K_X49_Y2_N0, M10K_X5_Y8_N0, M10K_X14_Y8_N0, M10K_X76_Y8_N0, M10K_X69_Y9_N0, M10K_X58_Y3_N0, M10K_X69_Y5_N0, M10K_X41_Y8_N0, M10K_X14_Y20_N0, M10K_X14_Y39_N0, M10K_X14_Y38_N0, M10K_X49_Y22_N0, M10K_X41_Y22_N0, M10K_X41_Y17_N0, M10K_X38_Y17_N0, M10K_X41_Y3_N0, M10K_X38_Y4_N0, M10K_X26_Y24_N0, M10K_X26_Y28_N0, M10K_X41_Y18_N0, M10K_X41_Y19_N0, M10K_X26_Y30_N0, M10K_X38_Y33_N0, M10K_X14_Y32_N0, M10K_X5_Y32_N0, M10K_X76_Y3_N0, M10K_X76_Y2_N0, M10K_X14_Y36_N0, M10K_X14_Y37_N0, M10K_X69_Y11_N0, M10K_X26_Y12_N0, M10K_X49_Y24_N0, M10K_X49_Y25_N0, M10K_X14_Y24_N0, M10K_X26_Y36_N0, M10K_X41_Y20_N0, M10K_X41_Y24_N0, M10K_X26_Y35_N0, M10K_X49_Y29_N0, M10K_X14_Y23_N0, M10K_X5_Y13_N0, M10K_X26_Y37_N0, M10K_X5_Y37_N0, M10K_X76_Y12_N0, M10K_X76_Y11_N0, M10K_X14_Y17_N0, M10K_X14_Y15_N0, M10K_X41_Y9_N0, M10K_X41_Y5_N0, M10K_X58_Y20_N0, M10K_X49_Y21_N0, M10K_X41_Y25_N0, M10K_X41_Y23_N0, M10K_X69_Y21_N0, M10K_X41_Y21_N0, M10K_X58_Y18_N0, M10K_X69_Y18_N0, M10K_X5_Y12_N0, M10K_X5_Y11_N0, M10K_X14_Y9_N0, M10K_X38_Y9_N0, M10K_X49_Y16_N0, M10K_X41_Y14_N0, M10K_X26_Y20_N0, M10K_X41_Y16_N0, M10K_X26_Y27_N0, M10K_X14_Y27_N0, M10K_X58_Y23_N0, M10K_X69_Y19_N0, M10K_X49_Y28_N0, M10K_X49_Y27_N0, M10K_X69_Y3_N0, M10K_X69_Y4_N0, M10K_X26_Y21_N0, M10K_X58_Y15_N0, M10K_X14_Y12_N0, M10K_X26_Y14_N0, M10K_X69_Y6_N0, M10K_X69_Y7_N0, M10K_X69_Y8_N0, M10K_X58_Y8_N0, M10K_X76_Y5_N0, M10K_X58_Y11_N0, M10K_X26_Y19_N0, M10K_X26_Y22_N0, M10K_X49_Y18_N0, M10K_X49_Y23_N0, M10K_X69_Y17_N0, M10K_X58_Y19_N0, M10K_X41_Y4_N0, M10K_X76_Y1_N0, M10K_X5_Y2_N0, M10K_X5_Y1_N0, M10K_X26_Y29_N0, M10K_X14_Y29_N0, M10K_X49_Y17_N0, M10K_X58_Y16_N0, M10K_X14_Y1_N0, M10K_X38_Y1_N0, M10K_X26_Y3_N0, M10K_X26_Y2_N0, M10K_X14_Y35_N0, M10K_X14_Y33_N0, M10K_X26_Y4_N0, M10K_X26_Y5_N0, M10K_X58_Y4_N0, M10K_X58_Y1_N0, M10K_X41_Y1_N0, M10K_X38_Y3_N0, M10K_X49_Y15_N0, M10K_X41_Y15_N0, M10K_X14_Y2_N0, M10K_X26_Y1_N0, M10K_X41_Y2_N0, M10K_X58_Y2_N0, M10K_X76_Y6_N0, M10K_X76_Y9_N0, M10K_X14_Y7_N0, M10K_X14_Y3_N0, M10K_X5_Y35_N0, M10K_X5_Y33_N0, M10K_X5_Y39_N0, M10K_X5_Y38_N0, M10K_X38_Y7_N0, M10K_X38_Y5_N0, M10K_X14_Y31_N0, M10K_X26_Y31_N0, M10K_X38_Y14_N0, M10K_X38_Y13_N0, M10K_X5_Y10_N0, M10K_X5_Y7_N0, M10K_X26_Y23_N0, M10K_X26_Y26_N0, M10K_X41_Y29_N0, M10K_X38_Y29_N0, M10K_X14_Y25_N0, M10K_X26_Y25_N0, M10K_X5_Y14_N0, M10K_X14_Y19_N0, M10K_X38_Y10_N0, M10K_X41_Y7_N0, M10K_X26_Y16_N0, M10K_X26_Y17_N0, M10K_X26_Y8_N0, M10K_X14_Y6_N0, M10K_X58_Y7_N0, M10K_X41_Y6_N0, M10K_X26_Y11_N0, M10K_X26_Y10_N0, M10K_X14_Y5_N0, M10K_X14_Y4_N0, M10K_X26_Y32_N0, M10K_X26_Y33_N0, M10K_X26_Y9_N0, M10K_X38_Y11_N0, M10K_X5_Y6_N0, M10K_X38_Y6_N0, M10K_X26_Y7_N0, M10K_X26_Y6_N0, M10K_X5_Y34_N0, M10K_X14_Y21_N0, M10K_X58_Y27_N0, M10K_X14_Y30_N0, M10K_X38_Y18_N0, M10K_X38_Y20_N0, M10K_X49_Y30_N0, M10K_X38_Y30_N0, M10K_X41_Y30_N0, M10K_X41_Y31_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|altsyncram_b5a1:altsyncram5|ALTSYNCRAM                                                                        ; AUTO ; Simple Dual Port ; Single Clock ; 637          ; 16           ; 637          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 10192   ; 637                         ; 16                          ; 637                         ; 16                          ; 10192               ; 2           ; 0     ; None ; M10K_X49_Y8_N0, M10K_X49_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------+
; Fitter DSP Block Usage Summary                  ;
+-----------------------------------+-------------+
; Statistic                         ; Number Used ;
+-----------------------------------+-------------+
; Independent 18x18 plus 36         ; 8           ;
; Sum of two 18x18                  ; 2           ;
; Total number of DSP blocks        ; 10          ;
;                                   ;             ;
; Fixed Point Unsigned Multiplier   ; 4           ;
; Fixed Point Mixed Sign Multiplier ; 8           ;
+-----------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                     ; Mode                      ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+------------------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; square_convolution:s_convolver|Mult8~mac ; Independent 18x18 plus 36 ; DSP_X32_Y2_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Mult7~mac ; Independent 18x18 plus 36 ; DSP_X32_Y4_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Mult6~mac ; Independent 18x18 plus 36 ; DSP_X32_Y6_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Mult5~mac ; Independent 18x18 plus 36 ; DSP_X32_Y8_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Mult4~mac ; Independent 18x18 plus 36 ; DSP_X20_Y8_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Mult3~mac ; Independent 18x18 plus 36 ; DSP_X20_Y6_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Mult2~mac ; Independent 18x18 plus 36 ; DSP_X20_Y4_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|Mult2~mac    ; Independent 18x18 plus 36 ; DSP_X54_Y8_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; square_convolution:s_convolver|Add4~8    ; Sum of two 18x18          ; DSP_X20_Y2_N0 ; Mixed               ; yes                    ; yes                    ; --                     ; yes                    ; yes                    ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; FOCUS_ADJ:adl|VCM_CTRL_P:pp|Add0~8       ; Sum of two 18x18          ; DSP_X54_Y6_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+------------------------------------------+---------------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 24,072 / 289,320 ( 8 % )  ;
; C12 interconnects                           ; 461 / 13,420 ( 3 % )      ;
; C2 interconnects                            ; 7,556 / 119,108 ( 6 % )   ;
; C4 interconnects                            ; 4,636 / 56,300 ( 8 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,642 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 6 / 16 ( 38 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 4,335 / 84,580 ( 5 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 854 / 12,676 ( 7 % )      ;
; R14/C12 interconnect drivers                ; 1,053 / 20,720 ( 5 % )    ;
; R3 interconnects                            ; 9,668 / 130,992 ( 7 % )   ;
; R6 interconnects                            ; 15,826 / 266,960 ( 6 % )  ;
; Spine clocks                                ; 21 / 360 ( 6 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 7     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 226          ; 0            ; 226          ; 0            ; 0            ; 230       ; 226          ; 0            ; 230       ; 230       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 44           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 230          ; 4            ; 230          ; 230          ; 0         ; 4            ; 230          ; 0         ; 0         ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 186          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ; 230          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; ADC_CONVST          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DIN             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_DOUT            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ADC_SCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACDAT          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_XCK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK4_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_CS_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_RAS_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SCLK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_RXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; IRDA_TXD            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; LEDR[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[4]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[5]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[6]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[7]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[8]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[9]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_CLK27            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_DATA[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_HS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_RESET_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; TD_VS               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SCL      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_PWDN_n       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_CS_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_MCLK           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_REFCLK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_RESET_n        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_ADCLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_BCLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; AUD_DACLRCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; FPGA_I2C_SDAT       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_CLK2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; PS2_DAT2            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[10]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[11]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[12]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[13]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[14]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[15]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[16]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[17]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[18]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[19]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[20]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[21]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[22]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[23]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[24]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[25]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[26]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[27]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[28]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[29]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[30]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[31]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[32]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[33]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[34]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; GPIO[35]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CAMERA_I2C_SDA      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SCL        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_I2C_SDA        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_HS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_VS       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK2_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CLOCK3_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[8]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[9]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[2]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[0]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[1]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; KEY[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; SW[3]               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_CLK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; MIPI_PIXEL_D[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                             ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                           ; Destination Clock(s)                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------+
; altera_reserved_tck                                                       ; altera_reserved_tck                                                       ; 1952.3            ;
; MIPI_PIXEL_CLK                                                            ; MIPI_PIXEL_CLK                                                            ; 583.7             ;
; CLOCK_50                                                                  ; CLOCK_50                                                                  ; 505.0             ;
; u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk ; 163.0             ;
; MIPI_PIXEL_CLK,I/O                                                        ; MIPI_PIXEL_CLK                                                            ; 133.7             ;
; CLOCK2_50                                                                 ; MIPI_PIXEL_CLK                                                            ; 129.0             ;
; I/O                                                                       ; MIPI_PIXEL_CLK                                                            ; 84.5              ;
+---------------------------------------------------------------------------+---------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                          ; Destination Register                                                                                                                                                                                                                                                                                                                                ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; MIPI_PIXEL_D[1]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][1]                                                                                                                                                                                                                                                                                                     ; 6.273             ;
; MIPI_PIXEL_D[7]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][7]                                                                                                                                                                                                                                                                                                     ; 6.224             ;
; MIPI_PIXEL_VS                                                                                                                                                                                                                                                                                                                                            ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_we_reg                                                                                                                                                                                                 ; 5.885             ;
; MIPI_PIXEL_D[5]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][5]                                                                                                                                                                                                                                                                                                     ; 5.806             ;
; RESET_DELAY:u2|oRST_1                                                                                                                                                                                                                                                                                                                                    ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~portb_address_reg0                                                                                                                                                                                            ; 5.351             ;
; RESET_DELAY:u2|oRST_0                                                                                                                                                                                                                                                                                                                                    ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 5.301             ;
; camera_frame_monitor:cam_monitor|ps.EOF                                                                                                                                                                                                                                                                                                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 4.927             ;
; MIPI_PIXEL_HS                                                                                                                                                                                                                                                                                                                                            ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 4.927             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_lsb_mux_reg                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 4.927             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|parity9                                                                                                                                                                                                                      ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 4.927             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrfull_eq_comp_msb_mux_reg                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                              ; 4.927             ;
; MIPI_PIXEL_D[2]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][2]                                                                                                                                                                                                                                                                                                     ; 4.655             ;
; MIPI_PIXEL_D[6]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][6]                                                                                                                                                                                                                                                                                                     ; 4.639             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a4                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                              ; 4.604             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a2                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                              ; 4.604             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a3                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                              ; 4.604             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a0                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                              ; 4.604             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a1                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                              ; 4.604             ;
; MIPI_PIXEL_D[3]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][3]                                                                                                                                                                                                                                                                                                     ; 4.587             ;
; MIPI_PIXEL_D[8]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][8]                                                                                                                                                                                                                                                                                                     ; 4.319             ;
; MIPI_PIXEL_D[0]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][0]                                                                                                                                                                                                                                                                                                     ; 4.291             ;
; MIPI_PIXEL_D[4]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][4]                                                                                                                                                                                                                                                                                                     ; 3.891             ;
; MIPI_PIXEL_D[9]                                                                                                                                                                                                                                                                                                                                          ; raw_2_grayscale_filter:gray_filter|buffer[0][9]                                                                                                                                                                                                                                                                                                     ; 3.687             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                                              ; 3.499             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a6                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                                              ; 3.499             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a7                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                                              ; 3.499             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a5                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a8                                                                                                                                                                                                              ; 3.499             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                                                   ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a9                                                                                                                                                                                                              ; 3.436             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a10                                                                                                                                                                                                                  ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|a_graycounter_kdc:wrptr_g1p|counter8a10                                                                                                                                                                                                             ; 2.841             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0] ; 1.835             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                 ; 1.612             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[3]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.522             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hai:auto_generated|counter_reg_bit[6]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[12]                                                                           ; 1.519             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hai:auto_generated|counter_reg_bit[5]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[12]                                                                           ; 1.492             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_hai:auto_generated|counter_reg_bit[4]                                                        ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_t3j:auto_generated|counter_reg_bit[12]                                                                           ; 1.491             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[5]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.489             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[4]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.477             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[6]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.459             ;
; square_convolution:s_convolver|buffer[0][7]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; square_convolution:s_convolver|buffer[1][7]                                                                                                                                                                                                                                                                                                         ; 1.336             ;
; altera_reserved_tms                                                                                                                                                                                                                                                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                 ; 1.301             ;
; altera_internal_jtag~FF_17                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                 ; 1.301             ;
; altera_internal_jtag~FF_36                                                                                                                                                                                                                                                                                                                               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_0[3]                                                                                                 ; 1.301             ;
; square_convolution:s_convolver|buffer[640][0]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; square_convolution:s_convolver|buffer[641][0]                                                                                                                                                                                                                                                                                                       ; 1.276             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[1]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.270             ;
; square_convolution:s_convolver|delay_counter[11]                                                                                                                                                                                                                                                                                                         ; square_convolution:s_convolver|delay_counter[2]                                                                                                                                                                                                                                                                                                     ; 1.261             ;
; square_convolution:s_convolver|delay_counter[14]                                                                                                                                                                                                                                                                                                         ; square_convolution:s_convolver|delay_counter[2]                                                                                                                                                                                                                                                                                                     ; 1.256             ;
; square_convolution:s_convolver|buffer[1281][6]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; square_convolution:s_convolver|buffer[1282][6]                                                                                                                                                                                                                                                                                                      ; 1.232             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.232             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[8]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.227             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[7]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.227             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[2]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.227             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[1]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.227             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.227             ;
; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[9]                                                                                                                                                                                                                                ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|dffe3a[8]                                                                                                                                                                                                                                                   ; 1.227             ;
; square_convolution:s_convolver|buffer[2][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|altsyncram_b5a1:altsyncram5|ram_block6a2~porta_datain_reg0                                                                                                                                                                                                  ; 1.223             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 1.220             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][4]                           ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_0o84:auto_generated|ram_block1a75~portb_address_reg0                                                                                                                         ; 1.214             ;
; MIPI_PIXEL_CLK                                                                                                                                                                                                                                                                                                                                           ; square_convolution:s_convolver|altshift_taps:buffer_rtl_0|shift_taps_a2v:auto_generated|cntr_kmf:cntr1|counter_reg_bit[0]                                                                                                                                                                                                                           ; 1.212             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.201             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.201             ;
; square_convolution:s_convolver|buffer[1][5]~_Duplicate_1                                                                                                                                                                                                                                                                                                 ; square_convolution:s_convolver|buffer[2][5]                                                                                                                                                                                                                                                                                                         ; 1.188             ;
; square_convolution:s_convolver|delay_counter[13]                                                                                                                                                                                                                                                                                                         ; square_convolution:s_convolver|delay_counter[2]                                                                                                                                                                                                                                                                                                     ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                     ; 1.177             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                 ; 1.175             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                 ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                 ; 1.168             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5] ; 1.165             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                          ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                     ; 1.161             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[6]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.157             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[0]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.157             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                 ; 1.153             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                 ; 1.149             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                 ; 1.149             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                 ; 1.149             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                 ; 1.149             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                 ; 1.149             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[8]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.149             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[4]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.149             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[5]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.149             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[3]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.149             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[7]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write2_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a0~porta_address_reg0                                                                                                                                                                                           ; 1.135             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2] ; 1.134             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[10]                                                                                                                                                                                                                                              ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a15~porta_address_reg0                                                                                                                                                                                          ; 1.133             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8] ; 1.114             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7] ; 1.111             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0] ; 1.109             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]               ; 1.109             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]               ; 1.109             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a3                                                                                                                                                                                                                    ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|sub_parity7a[0]                                                                                                                                                                                                          ; 1.105             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                 ; 1.103             ;
; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|wrptr_g[9]                                                                                                                                                                                                                                               ; Sdram_Control:u7|Sdram_WR_FIFO:u_write1_fifo|dcfifo:dcfifo_component|dcfifo_kkp1:auto_generated|altsyncram_f1b1:fifo_ram|ram_block11a15~porta_address_reg0                                                                                                                                                                                          ; 1.103             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                 ; 1.100             ;
; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|counter5a2                                                                                                                                                                                                                    ; Sdram_Control:u7|Sdram_RD_FIFO:u_read1_fifo|dcfifo:dcfifo_component|dcfifo_7lp1:auto_generated|a_graycounter_ov6:rdptr_g1p|sub_parity7a[0]                                                                                                                                                                                                          ; 1.100             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[15]                                                                                                                                                                                                                    ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[14]                                                                                                                                                                                                               ; 1.098             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1] ; 1.097             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1] ; 1.097             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4] ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1] ; 1.097             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[3]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[2]                                                                                                                                                                                                        ; 1.096             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[1]                                                                                                                                                                                                             ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]                                                                                                                                                                                                        ; 1.096             ;
; square_convolution:s_convolver|delay_counter[1]                                                                                                                                                                                                                                                                                                          ; square_convolution:s_convolver|delay_counter[2]                                                                                                                                                                                                                                                                                                     ; 1.096             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "DE1_SOC_D8M_RTL"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning: RST port on the PLL is not properly connected on instance sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll2. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: C:/Users/zjc19/Desktop/EE526/526_conv/db/sdram_pll_altpll.v Line: 77
    Info: Must be connected
Warning (21300): LOCKED port on the PLL is not properly connected on instance "sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Warning (21300): LOCKED port on the PLL is not properly connected on instance "pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X0_Y15_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X89_Y1_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|generic_pll1~FRACTIONAL_PLL
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 902 fanout uses global clock CLKCTRL_G2
    Info (11162): sdram_pll:u6|altpll:altpll_component|sdram_pll_altpll:auto_generated|wire_generic_pll2_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G5
    Info (11162): pll_test:pll_ref|altpll:altpll_component|pll_test_altpll:auto_generated|wire_generic_pll1_outclk~CLKENA0 with 1 fanout uses global clock CLKCTRL_G9
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): CLOCK_50~inputCLKENA0 with 5167 fanout uses global clock CLKCTRL_G6
    Info (11162): CLOCK2_50~inputCLKENA0 with 144 fanout uses global clock CLKCTRL_G4
    Info (11162): KEY[0]~inputCLKENA0 with 222 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver KEY[0]~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad KEY[0] is placed onto PIN_AA14
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Warning (335093): TimeQuest Timing Analyzer is analyzing 12 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_7lp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_3f9:dffpipe14|dffe15a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_2f9:dffpipe5|dffe6a* 
    Info (332165): Entity dcfifo_kkp1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_1f9:dffpipe22|dffe23a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_0f9:dffpipe13|dffe14a* 
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DE1_SOC_D8M_RTL.sdc'
Warning (332043): Overwriting existing clock: altera_reserved_tck
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(21): u0|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 21
Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_RTL.sdc(21): Argument -source is an empty collection File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 21
    Info (332050): create_generated_clock -source [get_pins {u0|pll_sys|altera_pll_i|general[1].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                      -name clk_dram_ext [get_ports {DRAM_CLK}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 21
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(24): u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a pin File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 24
Warning (332049): Ignored create_generated_clock at DE1_SOC_D8M_RTL.sdc(24): Argument -source is an empty collection File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 24
    Info (332050): create_generated_clock -source [get_pins { u0|pll_sys|altera_pll_i|general[3].gpll~PLL_OUTPUT_COUNTER|divclk }] \
                      -name clk_vga_ext [get_ports {VGA_CLK}] -invert File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 24
Warning (332043): Overwriting existing clock: MIPI_PIXEL_CLK
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 3 -phase 270.00 -duty_cycle 50.00 -name {u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk} {u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk}
    Info (332110): create_generated_clock -source {pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|refclkin} -multiply_by 6 -duty_cycle 50.00 -name {pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]} {pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]}
    Info (332110): create_generated_clock -source {pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|vco0ph[0]} -divide_by 15 -duty_cycle 50.00 -name {pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk} {pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(67): clk_dram_ext could not be matched with a clock File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 67
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_RTL.sdc(67): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 67
    Info (332050): set_input_delay -max -clock clk_dram_ext 5.9 [get_ports DRAM_DQ*] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 67
Warning (332049): Ignored set_input_delay at DE1_SOC_D8M_RTL.sdc(68): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 68
    Info (332050): set_input_delay -min -clock clk_dram_ext 3.0 [get_ports DRAM_DQ*] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 68
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(71): u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk could not be matched with a clock File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 71
Warning (332049): Ignored set_multicycle_path at DE1_SOC_D8M_RTL.sdc(70): Argument <from> is an empty collection File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 70
    Info (332050): set_multicycle_path -from [get_clocks {clk_dram_ext}] \
                    -to [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                          -setup 2            File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 70
Warning (332049): Ignored set_multicycle_path at DE1_SOC_D8M_RTL.sdc(70): Argument <to> is an empty collection File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 70
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(86): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 86
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 86
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(87): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 87
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_DQ* DRAM_*DQM}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 87
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(88): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 88
    Info (332050): set_output_delay -max -clock clk_dram_ext 1.6  [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 88
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(89): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 89
    Info (332050): set_output_delay -min -clock clk_dram_ext -0.9 [get_ports {DRAM_ADDR* DRAM_BA* DRAM_RAS_N DRAM_CAS_N DRAM_WE_N DRAM_CKE DRAM_CS_N}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 89
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(94): VGA_BLANK could not be matched with a port File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 94
Warning (332174): Ignored filter at DE1_SOC_D8M_RTL.sdc(94): clk_vga_ext could not be matched with a clock File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 94
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(94): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 94
    Info (332050): set_output_delay -max -clock clk_vga_ext  0.3 [get_ports {VGA_R* VGA_G* VGA_B* VGA_BLANK}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 94
Warning (332049): Ignored set_output_delay at DE1_SOC_D8M_RTL.sdc(95): Argument -clock is not an object ID File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 95
    Info (332050): set_output_delay -min -clock clk_vga_ext -1.6 [get_ports {VGA_R* VGA_G* VGA_B* VGA_BLANK}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 95
Warning (332054): Assignment set_clock_groups is accepted but has some problems at DE1_SOC_D8M_RTL.sdc(100): Argument -group with value [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] contains zero elements File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 100
    Info (332050): set_clock_groups -asynchronous -group [get_clocks {u0|pll_sys|altera_pll_i|general[2].gpll~PLL_OUTPUT_COUNTER|divclk}] \
                               -group [get_clocks {MIPI_PIXEL_CLK}] File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.sdc Line: 100
Info (332104): Reading SDC File: 'c:/users/zjc19/desktop/ee526/526_conv/db/ip/sdram_qsys/submodules/altera_reset_controller.sdc'
Critical Warning (332012): Synopsys Design Constraints File file not found: 'c:/users/zjc19/desktop/cse_ee_371/db/ip/sdram_qsys/submodules/altera_reset_controller.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: frame_display:frame_controller|video_driver:vga_driver|CLOCK_25 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register frame_display:frame_controller|video_driver:vga_driver|x[9] is being clocked by frame_display:frame_controller|video_driver:vga_driver|CLOCK_25
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|ST[3] is being clocked by MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_CAMERA_CONFIG:camiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|MIPI_BRIDGE_CONFIG_RELEASE is being clocked by MIPI_BRIDGE_CAMERA_Config:cfin|MIPI_BRIDGE_CONFIG:mpiv|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|vga_v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FOCUS_ADJ:adl|I2C_DELAY:i2c|READY is being clocked by frame_display:frame_controller|video_driver:vga_driver|altera_up_avalon_video_vga_timing:video|vga_v_sync
Warning (332060): Node: FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FOCUS_ADJ:adl|VCM_I2C:i2c2|I2C_WRITE_PTR:wpt|DELY[1] is being clocked by FOCUS_ADJ:adl|VCM_I2C:i2c2|CLOCKMEM:c1|CK_1HZ
Warning (332060): Node: FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|STEP_f[3]~1 is being clocked by FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|V_C
Warning (332060): Node: frame_display:frame_controller|CLOCK_25 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register frame_display:frame_controller|temp_buf[0] is being clocked by frame_display:frame_controller|CLOCK_25
Warning (332060): Node: FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register FOCUS_ADJ:adl|VCM_CTRL_P:pp|F_VCM:f|VCM_END is being clocked by FOCUS_ADJ:adl|AUTO_SYNC_MODIFY:RE|MODIFY_SYNC:vs|MS
Warning (332060): Node: FOCUS_ADJ:adl|I2C_DELAY:i2c|READY was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch FOCUS_ADJ:adl|VCM_I2C:i2c2|rTR_IN~1 is being clocked by FOCUS_ADJ:adl|I2C_DELAY:i2c|READY
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: pll_ref|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[2]  to: clkout
    Info (332098): Cell: u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: u6|altpll_component|auto_generated|generic_pll1~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
    Info (332098): Cell: u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 11 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   40.000 altera_reserved_tck
    Info (332111):   20.000    CLOCK2_50
    Info (332111):   20.000    CLOCK3_50
    Info (332111):   20.000     CLOCK_50
    Info (332111):   40.000 MIPI_PIXEL_CLK
    Info (332111):   40.000 MIPI_PIXEL_CLK_ext
    Info (332111):    3.333 pll_ref|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   50.000 pll_ref|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):    3.333 u6|altpll_component|auto_generated|generic_pll1~FRACTIONAL_PLL|vcoph[0]
    Info (332111):   10.000 u6|altpll_component|auto_generated|generic_pll1~PLL_OUTPUT_COUNTER|divclk
    Info (332111):   10.000 u6|altpll_component|auto_generated|generic_pll2~PLL_OUTPUT_COUNTER|divclk
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 147 registers into blocks of type DSP block
    Extra Info (176220): Created 64 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:19
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:19
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:19
Info (170193): Fitter routing operations beginning
Info (170089): 3e+03 ns of routing delay (approximately 1.7% of available device routing delay) has been added to meet hold timing. For more information, refer to the Estimated Delay Added for Hold Timing section in the Fitter report.
Info (170195): Router estimated average interconnect usage is 6% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 31% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:37
Info (11888): Total time spent on timing analysis during the Fitter is 26.15 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:33
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 45 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_ADCLRCK has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 16
    Info (169065): Pin AUD_BCLK has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 17
    Info (169065): Pin AUD_DACLRCK has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 19
    Info (169065): Pin FPGA_I2C_SDAT has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 43
    Info (169065): Pin PS2_CLK has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 64
    Info (169065): Pin PS2_CLK2 has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 65
    Info (169065): Pin PS2_DAT has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 66
    Info (169065): Pin PS2_DAT2 has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 67
    Info (169065): Pin GPIO[0] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[1] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[2] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[3] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[4] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[5] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[6] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[7] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[8] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[9] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[10] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[11] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[12] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[13] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[14] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[15] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[16] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[17] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[18] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[19] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[20] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[21] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[22] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[23] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[24] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[25] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[26] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[27] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[28] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[29] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[30] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[31] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[32] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[33] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[34] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin GPIO[35] has a permanently disabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 106
    Info (169065): Pin MIPI_I2C_SCL has a permanently enabled output enable File: C:/Users/zjc19/Desktop/EE526/526_conv/DE1_SOC_D8M_RTL.v Line: 94
Info (144001): Generated suppressed messages file C:/Users/zjc19/Desktop/EE526/526_conv/output_files/DE1_SOC_D8M_RTL.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 44 warnings
    Info: Peak virtual memory: 2795 megabytes
    Info: Processing ended: Sun Jun 03 16:30:20 2018
    Info: Elapsed time: 00:03:00
    Info: Total CPU time (on all processors): 00:06:01


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/zjc19/Desktop/EE526/526_conv/output_files/DE1_SOC_D8M_RTL.fit.smsg.


