<?xml version="1.0" ?>
<vpu_net_config version="1">
    <data>
        <data name="data">
            <scale>128</scale>
        </data>
    </data>

    <layers>
        <layer name="conv0">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_h>52</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv1/dw">
            <hw>
                <depth_conv>
                    <num_tiles>1</num_tiles>
                </depth_conv>

                <tiling>
                    <input_tile>
                        <dims>
                            <dim_w>FULL</dim_w>
                            <dim_h>26</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv1">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_w>FULL</dim_w>
                            <dim_h>13</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv2/dw">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_w>FULL</dim_w>
                            <dim_h>102</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>
            </hw>
        </layer>

        <layer name="conv2">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_h>12</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv3/dw">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_h>51</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv3">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_h>12</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv4/dw">
            <hw>
                <depth_conv>
                    <num_tiles>4</num_tiles>
                </depth_conv>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>
            </hw>
        </layer>

        <layer name="conv4">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_h>12</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv5/dw">
            <hw>
                <depth_conv>
                    <num_tiles>8</num_tiles>
                </depth_conv>

                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>
            </hw>
        </layer>

        <layer name="conv5">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_h>12</dim_h>
                        </dims>
                    </input_tile>
                </tiling>

                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv6/dw">
            <hw>
                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>
            </hw>
        </layer>

        <layer name="conv7/dw">
            <hw>
                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv7">
            <hw>
                <inputs>
                    <input ind="0">
                        <location>DDR</location>
                    </input>
                </inputs>
            </hw>
        </layer>

        <layer name="conv13/dw">
            <hw>
                <outputs>
                    <output ind="0">
                        <force_copy>true</force_copy>
                    </output>
                </outputs>
            </hw>
        </layer>

        <layer name="conv13">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_c>FULL</dim_c>
                        </dims>
                    </input_tile>
                </tiling>
            </hw>
        </layer>

        <layer name="conv13_mbox_loc">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_c>FULL</dim_c>
                        </dims>
                    </input_tile>
                </tiling>
            </hw>
        </layer>

        <layer name="conv14_1">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_c>FULL</dim_c>
                        </dims>
                    </input_tile>
                </tiling>
            </hw>
        </layer>

        <layer name="conv14_2">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_c>FULL</dim_c>
                        </dims>
                    </input_tile>
                </tiling>
            </hw>
        </layer>

        <layer name="conv13_mbox_conf">
            <hw>
                <tiling>
                    <input_tile>
                        <dims>
                            <dim_c>FULL</dim_c>
                        </dims>
                    </input_tile>
                </tiling>
            </hw>
        </layer>
    </layers>
</vpu_net_config>
