# Generated by Yosys 0.18+10 (git sha1 4e5aedd8e, gcc 11.4.0-1ubuntu1~22.04 -fPIC -Os)

.model accum_20lsb_input_to_mulltiplier_dsp19x2
.inputs a[0] a[1] a[2] a[3] a[4] a[5] a[6] a[7] a[8] a[9] a[10] a[11] a[12] a[13] a[14] a[15] a[16] a[17] a[18] a[19] b[0] b[1] b[2] b[3] b[4] b[5] b[6] b[7] b[8] b[9] b[10] b[11] b[12] b[13] b[14] b[15] b[16] b[17] clk reset
.outputs z_out[0] z_out[1] z_out[2] z_out[3] z_out[4] z_out[5] z_out[6] z_out[7] z_out[8] z_out[9] z_out[10] z_out[11] z_out[12] z_out[13] z_out[14] z_out[15] z_out[16] z_out[17] z_out[18] z_out[19] z_out[20] z_out[21] z_out[22] z_out[23] z_out[24] z_out[25] z_out[26] z_out[27] z_out[28] z_out[29] z_out[30] z_out[31] z_out[32] z_out[33] z_out[34] z_out[35] z_out[36] z_out[37]
.names $false
.names $true
1
.names $undef
.subckt RS_DSP_MULTADD_REGIN z[20]=z_out[1] z[11]=z_out[30] z[17]=z_out[36] z[16]=z_out[35] a[15]=a[5] z[15]=z_out[34] z[13]=z_out[32] z[14]=z_out[33] z[6]=z_out[25] a[19]=a[9] round=$false z[5]=z_out[24] a[4]=a[14] z[3]=z_out[22] b[17]=b[8] z[1]=z_out[20] b[15]=b[6] z[35]=z_out[16] b[13]=b[4] b[11]=b[2] a[3]=a[13] z[29]=z_out[10] dly_b[11]=DLY_B1[2] z[4]=z_out[23] a[12]=a[2] a[10]=a[0] z[19]=z_out[0] b[9]=b[0] b[7]=b[16] a[8]=a[18] shift_right[1]=$false a[7]=a[17] dly_b[4]=DLY_B2[4] z[7]=z_out[26] a[6]=a[16] b[16]=b[7] z[18]=z_out[37] b[6]=b[15] z[0]=z_out[19] b[12]=b[3] a[11]=a[1] z[8]=z_out[27] b[1]=b[10] a[5]=a[15] z[12]=z_out[31] acc_fir[0]=$false b[4]=b[13] z[26]=z_out[7] z[9]=z_out[28] z[32]=z_out[13] a[17]=a[7] a[9]=a[19] a[2]=a[12] acc_fir[4]=$false a[14]=a[4] acc_fir[1]=$true z[37]=z_out[18] b[8]=b[17] z[36]=z_out[17] a[13]=a[3] z[2]=z_out[21] dly_b[0]=DLY_B2[0] a[0]=a[10] dly_b[3]=DLY_B2[3] dly_b[8]=DLY_B2[8] dly_b[9]=DLY_B1[0] dly_b[10]=DLY_B1[1] shift_right[4]=$false dly_b[14]=DLY_B1[5] b[3]=b[12] z[10]=z_out[29] dly_b[7]=DLY_B2[7] dly_b[15]=DLY_B1[6] dly_b[13]=DLY_B1[4] feedback[0]=$true subtract=$true z[22]=z_out[3] lreset=reset shift_right[3]=$false feedback[2]=$false z[30]=z_out[11] shift_right[2]=$false acc_fir[2]=$false z[21]=z_out[2] unsigned_a=$true dly_b[12]=DLY_B1[3] clk=clk feedback[1]=$true acc_fir[3]=$false dly_b[6]=DLY_B2[6] saturate_enable=$false dly_b[17]=DLY_B1[8] dly_b[2]=DLY_B2[2] b[10]=b[1] dly_b[16]=DLY_B1[7] shift_right[0]=$false z[34]=z_out[15] z[33]=z_out[14] dly_b[1]=DLY_B2[1] z[28]=z_out[9] z[27]=z_out[8] z[25]=z_out[6] unsigned_b=$true z[24]=z_out[5] b[14]=b[5] b[0]=b[9] load_acc=$true z[23]=z_out[4] b[5]=b[14] a[18]=a[8] z[31]=z_out[12] b[2]=b[11] a[16]=a[6] dly_b[5]=DLY_B2[5] a[1]=a[11] 
.param MODE_BITS 0000000000000000000000000000000000000000000000000000000000000000000000000000000000001
.end
