# Projeto-ALU
Projeto de uma ALU da mat√©ria Projetos de Sistemas Digitais


Descri√ß√£o para Reposit√≥rio GitHub - Projeto de ALU 4 bits em VHDL
üìå T√≠tulo do Projeto
Projeto de ALU (Unidade L√≥gica e Aritm√©tica) em VHDL

üîç Vis√£o Geral
Este projeto implementa uma Unidade L√≥gica e Aritm√©tica (ULA) em VHDL, capaz de realizar opera√ß√µes matem√°ticas e l√≥gicas entre dois n√∫meros de 4 bits. O sistema foi desenvolvido para ser implementado em uma FPGA, com entradas via switches e sa√≠das em displays de 7 segmentos e LEDs. Capaz de executar as seguintes opera√ß√µes:

Opera√ß√µes Aritm√©ticas:
-Soma (ADD)
-Subtra√ß√£o (SUB)
-Multiplica√ß√£o (MUL) de 2 bits 

Opera√ß√µes L√≥gicas:
-AND bit a bit
-OR bit a bit
-NOT (nega√ß√£o)

Compara√ß√£o:
-Igual (EQU)
-Maior (GRT)
-Menor (LST)

A ALU √© controlada por um sinal de 3 bits (ALUOp) que seleciona a opera√ß√£o desejada e gera flags de status (Zero, Overflow, CarryOut).

üõ†Ô∏è Estrutura do Projeto
O projeto √© organizado em componentes modulares, incluindo:
-somador_completo - Somador de dois bits
-somador_4bits.vhd - Somador ripple-carry para opera√ß√µes de ADD/SUB
-multiplicador.vhd - Multiplicador de 2 bits (sa√≠da em 4 bits)
-comparador_4bits.vhd - Comparador com sa√≠das EQU, GRT e LST
-components_package.vhd - Package com declara√ß√£o de todos os componentes
-projeto_ALU.vhd - Arquivo principal que integra todos os m√≥dulos

üéØ Funcionalidades
‚úÖ Suporte a 8 opera√ß√µes (definidas por ALUOp)
‚úÖ Sinais de status (Zero, Overflow, CarryOut)
‚úÖ Compara√ß√£o de n√∫meros (EQU, GRT, LST)


