# Protocolo de comunicaci칩n - I2C

I2C (Inter-Integrated Circuit) es un bus de comunicaci칩n serial que permite la presencia de m칰ltiples maestros, pero solo puede haber un maestro en l칤nea en un momento dado. I2C consta de dos l칤neas de se침al de drenador abierto, con una conexi칩n simple utilizando resistencias pull-up, con niveles t칤picos de l칩gica positiva de 3.3V o 5V. La velocidad de transmisi칩n se divide en modo r치pido (400Kb/s), modo est치ndar (100Kb/s) y modo lento (10Kb/s).

En el bus I2C, el esclavo se selecciona mediante su direcci칩n I2C. Esto permite que un maestro controle varios esclavos a trav칠s de dos l칤neas.

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211026174634.png)

## Pines de I2C

- **SCL** (reloj serial): una se침al de onda producida por el maestro que controla la velocidad de transmisi칩n y el bloqueo de datos.
- **SDA** (datos seriales): una se침al de l칤nea sincr칩nica y semid칰plex que transmite datos, incluyendo se침ales de direcci칩n, control y comunicaci칩n.

## Direcciones de I2C

- La direcci칩n de I2C se divide en una direcci칩n de 7 bits y una indicaci칩n de lectura/escritura de 1 bit.
- Cada dispositivo en el bus I2C debe tener una direcci칩n 칰nica, y si hay una direcci칩n duplicada, se producir치n problemas. Algunos dispositivos permiten la programaci칩n de la direcci칩n de I2C.

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211027112717.png)

## Comunicaci칩n de I2C

- **START**: el maestro inicia la transmisi칩n al bajar SDA mientras SCL est치 en alto.
- **STOP**: el maestro finaliza la transmisi칩n al liberar SDA (volviendo a alto) mientras SCL est치 en alto.
- **ACK** (reconocimiento): cada transmisi칩n de I2C implica la transmisi칩n de 1 byte (8 bits) con cada pulso de SCL. El noveno pulso se reserva para la se침al de confirmaci칩n del esclavo, y la se침al ACK indica que la transmisi칩n anterior fue exitosa.

### Ejemplo de segmento de transmisi칩n de I2C

Este segmento de transmisi칩n es `11001101`:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211104172952.png)

1. El maestro baja SDA para iniciar la se침al START.
2. El primer bit se establece, el maestro baja SCL y env칤a la se침al de reloj a trav칠s del DAC.
3. Cuando se transmite el noveno bit, el maestro no baja SDA. Si el esclavo confirma la transmisi칩n completa, baja SDA para que el maestro lo sepa.

### Transmisi칩n de datos efectiva

1. Durante el tiempo en que SCL se mantiene en alto (transmisi칩n de datos), SDA debe mantenerse estable para que sea efectivo.
2. Solo se permite que SDA cambie de valor durante los pulsos bajos de SCL.
3. Cuando SDA cambia mientras SCL est치 en alto, se interpreta como un evento de START, RESTART o STOP.

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211105172139.png)

### Temporizaci칩n de subida/bajada en el circuito de interfaz

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211108093819.png)

En la figura, el transistor se enciende cuando la se침al est치 en bajo, descargando el capacitor $C_b$ a bajo. Por otro lado, el transistor se apaga cuando la se침al est치 en alto, y la resistencia pull-up carga $C_b$ a alto.

- $t_r$ (tiempo de subida): el tiempo m치ximo que tarda la se침al en pasar de bajo a alto. Debido a que I2C es una se침al de drenador abierto, el tiempo de subida depende de la resistencia pull-up y la constante de tiempo RC del bus.
- $t_f$ (tiempo de bajada): el tiempo m치ximo que tarda la se침al en pasar de alto a bajo.

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211108095142.png)

### C치lculo de la resistencia pull-up de I2C

- Valor m칤nimo de la resistencia pull-up: $R_{Pull(Min)}=\frac{V_{DD}-V_{OLMAX}}{I_{SinkMax}}$
- Valor m치ximo de la resistencia pull-up: $R_{Pull(Max)}=\frac{t_r}{0.8473*C_b}$

El valor m칤nimo de la resistencia pull-up proporcionar치 el tiempo de subida m치s corto. Si se utiliza un valor de resistencia menor que este, se consumir치 demasiada corriente cuando el transistor de salida est칠 activado (nivel l칩gico bajo), lo que violar치 la especificaci칩n de salida l칩gica baja m치xima.

El valor m치ximo de la resistencia pull-up proporcionar치 el tiempo de subida m치s largo. Si se utiliza una resistencia pull-up mayor que este valor, se violar치n los requisitos de sincronizaci칩n.

$V_{DD}$ representa el voltaje de alimentaci칩n; $V_{OLMAX}$ representa el nivel l칩gico bajo m치ximo (valor t칤pico de 0.4V); $I_{SinkMax}$ representa la corriente m치xima de drenaje (valor t칤pico de 3mA); $C_b$ representa la capacitancia total del bus, que depende de la longitud y el ancho de las pistas de PCB y de la capacitancia de los dispositivos conectados al bus.

Ejemplo de c치lculo:

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211108103406.png)

## Referencias y agradecimientos

- "Analog Engineer's Pocket Reference"
- [쮺칩mo utilizar el bus I2C? Despu칠s de leer esto, lo sabr치s](https://mp.weixin.qq.com/s/IeL77NTyVdTdkcNtqjjFPA)
- [[Circuito] Protocolo del bus I2C 游뚾](https://zhenhuizhang.tk/post/dian-lu-i2c-zong-xian-xie-yi/)

> Este post est치 traducido usando ChatGPT, por favor [**feedback**](https://github.com/linyuxuanlin/Wiki_MkDocs/issues/new) si hay alguna omisi칩n.