TimeQuest Timing Analyzer report for P2S
Mon Dec 03 04:34:56 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_SCL'
 13. Slow 1200mV 85C Model Hold: 'i_SCL'
 14. Slow 1200mV 85C Model Recovery: 'i_SCL'
 15. Slow 1200mV 85C Model Removal: 'i_SCL'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'i_SCL'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'i_ENABLE_P2S'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Slow 1200mV 85C Model Metastability Report
 29. Slow 1200mV 0C Model Fmax Summary
 30. Slow 1200mV 0C Model Setup Summary
 31. Slow 1200mV 0C Model Hold Summary
 32. Slow 1200mV 0C Model Recovery Summary
 33. Slow 1200mV 0C Model Removal Summary
 34. Slow 1200mV 0C Model Minimum Pulse Width Summary
 35. Slow 1200mV 0C Model Setup: 'i_SCL'
 36. Slow 1200mV 0C Model Hold: 'i_SCL'
 37. Slow 1200mV 0C Model Recovery: 'i_SCL'
 38. Slow 1200mV 0C Model Removal: 'i_SCL'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'i_SCL'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'i_ENABLE_P2S'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Output Enable Times
 48. Minimum Output Enable Times
 49. Output Disable Times
 50. Minimum Output Disable Times
 51. Slow 1200mV 0C Model Metastability Report
 52. Fast 1200mV 0C Model Setup Summary
 53. Fast 1200mV 0C Model Hold Summary
 54. Fast 1200mV 0C Model Recovery Summary
 55. Fast 1200mV 0C Model Removal Summary
 56. Fast 1200mV 0C Model Minimum Pulse Width Summary
 57. Fast 1200mV 0C Model Setup: 'i_SCL'
 58. Fast 1200mV 0C Model Hold: 'i_SCL'
 59. Fast 1200mV 0C Model Recovery: 'i_SCL'
 60. Fast 1200mV 0C Model Removal: 'i_SCL'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'i_SCL'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'i_ENABLE_P2S'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Output Enable Times
 70. Minimum Output Enable Times
 71. Output Disable Times
 72. Minimum Output Disable Times
 73. Fast 1200mV 0C Model Metastability Report
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Propagation Delay
 80. Minimum Propagation Delay
 81. Board Trace Model Assignments
 82. Input Transition Times
 83. Slow Corner Signal Integrity Metrics
 84. Fast Corner Signal Integrity Metrics
 85. Setup Transfers
 86. Hold Transfers
 87. Recovery Transfers
 88. Removal Transfers
 89. Report TCCS
 90. Report RSKM
 91. Unconstrained Paths
 92. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; P2S                                                ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; i_ENABLE_P2S ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_ENABLE_P2S } ;
; i_SCL        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_SCL }        ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 107.28 MHz ; 107.28 MHz      ; i_SCL      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_SCL ; -8.321 ; -270.759           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_SCL ; 0.344 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; i_SCL ; -5.142 ; -224.915              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; i_SCL ; 2.291 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; i_SCL        ; -3.000 ; -53.000                   ;
; i_ENABLE_P2S ; -3.000 ; -3.000                    ;
+--------------+--------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_SCL'                                                                       ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -8.321 ; cont[12]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.435      ;
; -8.321 ; cont[14]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.435      ;
; -8.280 ; cont[27]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.443      ;
; -8.238 ; cont[7]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.352      ;
; -8.238 ; cont[4]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.352      ;
; -8.192 ; cont[18]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.133      ; 9.320      ;
; -8.191 ; cont[17]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.133      ; 9.319      ;
; -8.154 ; cont[13]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.268      ;
; -8.137 ; cont[25]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.300      ;
; -8.130 ; cont[31]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.293      ;
; -8.129 ; cont[29]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.292      ;
; -8.072 ; cont[6]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.186      ;
; -8.045 ; cont[15]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.159      ;
; -8.025 ; cont[16]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.133      ; 9.153      ;
; -7.970 ; cont[24]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.133      ;
; -7.968 ; cont[5]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.119      ; 9.082      ;
; -7.963 ; cont[30]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.126      ;
; -7.939 ; cont[11]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 9.040      ;
; -7.936 ; cont[10]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 9.037      ;
; -7.919 ; cont[19]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.133      ; 9.047      ;
; -7.903 ; cont[22]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.066      ;
; -7.896 ; cont[21]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.059      ;
; -7.865 ; cont[26]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.028      ;
; -7.857 ; cont[28]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 9.020      ;
; -7.770 ; cont[8]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 8.871      ;
; -7.734 ; cont[20]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 8.897      ;
; -7.708 ; cont[12]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.578      ;
; -7.702 ; cont[14]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.572      ;
; -7.664 ; cont[9]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 8.765      ;
; -7.663 ; cont[1]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 8.764      ;
; -7.657 ; cont[3]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 8.758      ;
; -7.640 ; cont[7]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.510      ;
; -7.636 ; cont[23]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.168      ; 8.799      ;
; -7.633 ; cont[4]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.503      ;
; -7.632 ; cont[12]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.502      ;
; -7.631 ; cont[12]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.501      ;
; -7.626 ; cont[14]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.496      ;
; -7.625 ; cont[14]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.495      ;
; -7.588 ; cont[12]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.458      ;
; -7.585 ; cont[12]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.455      ;
; -7.585 ; cont[14]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.455      ;
; -7.583 ; cont[27]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.537      ;
; -7.582 ; cont[14]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.452      ;
; -7.572 ; cont[18]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.472      ;
; -7.565 ; cont[17]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.465      ;
; -7.564 ; cont[7]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.434      ;
; -7.563 ; cont[7]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.433      ;
; -7.557 ; cont[4]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.427      ;
; -7.556 ; cont[4]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.426      ;
; -7.545 ; cont[2]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.106      ; 8.646      ;
; -7.540 ; cont[13]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.410      ;
; -7.522 ; cont[12]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.392      ;
; -7.522 ; cont[14]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.392      ;
; -7.520 ; cont[7]   ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.390      ;
; -7.513 ; cont[4]   ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.383      ;
; -7.509 ; cont[27]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.463      ;
; -7.507 ; cont[27]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.461      ;
; -7.506 ; cont[27]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.460      ;
; -7.502 ; cont[7]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.372      ;
; -7.502 ; cont[4]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.372      ;
; -7.496 ; cont[18]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.396      ;
; -7.495 ; cont[18]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.395      ;
; -7.489 ; cont[17]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.389      ;
; -7.488 ; cont[17]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.388      ;
; -7.473 ; cont[6]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.343      ;
; -7.464 ; cont[13]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.334      ;
; -7.463 ; cont[27]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.417      ;
; -7.463 ; cont[13]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.333      ;
; -7.459 ; cont[29]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.413      ;
; -7.452 ; cont[31]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.406      ;
; -7.452 ; cont[18]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.352      ;
; -7.449 ; cont[25]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.403      ;
; -7.446 ; cont[27]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.400      ;
; -7.445 ; cont[17]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.345      ;
; -7.440 ; cont[18]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.340      ;
; -7.439 ; cont[17]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.339      ;
; -7.439 ; cont[7]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.309      ;
; -7.439 ; cont[4]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.309      ;
; -7.438 ; cont[15]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.308      ;
; -7.420 ; cont[13]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.290      ;
; -7.418 ; cont[13]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.288      ;
; -7.405 ; cont[16]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.305      ;
; -7.397 ; cont[6]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.267      ;
; -7.396 ; cont[12]  ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.266      ;
; -7.396 ; cont[6]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.266      ;
; -7.396 ; cont[14]  ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.266      ;
; -7.383 ; cont[29]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.337      ;
; -7.382 ; cont[29]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.336      ;
; -7.377 ; cont[18]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.277      ;
; -7.376 ; cont[31]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.330      ;
; -7.376 ; cont[17]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.095     ; 8.276      ;
; -7.375 ; cont[31]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.329      ;
; -7.373 ; cont[25]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.327      ;
; -7.373 ; cont[5]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.243      ;
; -7.372 ; cont[25]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.326      ;
; -7.366 ; cont[25]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.320      ;
; -7.362 ; cont[15]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.232      ;
; -7.361 ; cont[15]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 8.231      ;
; -7.359 ; cont[31]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.313      ;
; -7.358 ; cont[29]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 8.312      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_SCL'                                                                                     ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; o_CTRL_P2S~reg0     ; o_CTRL_P2S~reg0     ; i_SCL        ; i_SCL       ; 0.000        ; 0.076      ; 0.577      ;
; 0.424 ; i_ENABLE_P2S        ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.335      ;
; 0.425 ; i_ENABLE_P2S        ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.336      ;
; 0.426 ; i_ENABLE_P2S        ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.337      ;
; 0.427 ; i_ENABLE_P2S        ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.338      ;
; 0.427 ; i_ENABLE_P2S        ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.338      ;
; 0.427 ; i_ENABLE_P2S        ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.338      ;
; 0.428 ; i_ENABLE_P2S        ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.339      ;
; 0.428 ; i_ENABLE_P2S        ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.339      ;
; 0.441 ; i_ENABLE_P2S        ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 3.352      ;
; 0.471 ; i_ENABLE_P2S        ; o_CTRL_P2S~reg0     ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.931      ; 3.599      ;
; 0.506 ; i_ENABLE_P2S        ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 3.403      ;
; 0.506 ; i_ENABLE_P2S        ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 3.403      ;
; 0.508 ; i_ENABLE_P2S        ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 3.405      ;
; 0.510 ; i_ENABLE_P2S        ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 3.407      ;
; 0.614 ; i_ENABLE_P2S        ; o_CTRL_P2S~reg0     ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.931      ; 3.242      ;
; 0.666 ; i_ENABLE_P2S        ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.077      ;
; 0.667 ; i_ENABLE_P2S        ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.078      ;
; 0.667 ; i_ENABLE_P2S        ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.078      ;
; 0.668 ; i_ENABLE_P2S        ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.079      ;
; 0.668 ; i_ENABLE_P2S        ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.079      ;
; 0.668 ; i_ENABLE_P2S        ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.079      ;
; 0.669 ; i_ENABLE_P2S        ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.080      ;
; 0.670 ; i_ENABLE_P2S        ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.081      ;
; 0.686 ; i_ENABLE_P2S        ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 3.097      ;
; 0.694 ; i_ENABLE_P2S        ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.618      ;
; 0.696 ; i_ENABLE_P2S        ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.620      ;
; 0.700 ; i_ENABLE_P2S        ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.624      ;
; 0.763 ; i_ENABLE_P2S        ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.687      ;
; 0.764 ; i_ENABLE_P2S        ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.688      ;
; 0.764 ; i_ENABLE_P2S        ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.688      ;
; 0.768 ; w_REG[13]~_emulated ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.986      ;
; 0.769 ; i_ENABLE_P2S        ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 3.693      ;
; 0.770 ; w_REG[15]~_emulated ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.988      ;
; 0.770 ; w_REG[12]~_emulated ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.988      ;
; 0.771 ; w_REG[14]~_emulated ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 0.989      ;
; 0.777 ; i_ENABLE_P2S        ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.700      ; 3.174      ;
; 0.777 ; i_ENABLE_P2S        ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.700      ; 3.174      ;
; 0.777 ; i_ENABLE_P2S        ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.700      ; 3.174      ;
; 0.779 ; i_ENABLE_P2S        ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.700      ; 3.176      ;
; 0.796 ; w_REG[3]~_emulated  ; w_REG[4]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.015      ;
; 0.823 ; i_ENABLE_P2S        ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.685      ;
; 0.827 ; i_ENABLE_P2S        ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.689      ;
; 0.829 ; i_ENABLE_P2S        ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.691      ;
; 0.831 ; i_ENABLE_P2S        ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.693      ;
; 0.831 ; i_ENABLE_P2S        ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.693      ;
; 0.833 ; i_ENABLE_P2S        ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.695      ;
; 0.863 ; i_ENABLE_P2S        ; o_SDA~en            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 3.612      ;
; 0.872 ; w_REG[8]~_emulated  ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.091      ;
; 0.874 ; w_REG[7]~_emulated  ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.093      ;
; 0.877 ; w_REG[9]~_emulated  ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.096      ;
; 0.893 ; w_REG[5]~_emulated  ; w_REG[6]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.112      ;
; 0.898 ; i_ENABLE_P2S        ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.760      ;
; 0.899 ; i_ENABLE_P2S        ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.761      ;
; 0.901 ; i_ENABLE_P2S        ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.763      ;
; 0.902 ; i_ENABLE_P2S        ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.764      ;
; 0.903 ; i_ENABLE_P2S        ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.765      ;
; 0.904 ; w_REG[4]~_emulated  ; w_REG[5]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.123      ;
; 0.904 ; i_ENABLE_P2S        ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 3.766      ;
; 0.936 ; w_REG[11]~_emulated ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.061      ; 1.154      ;
; 0.938 ; w_REG[10]~_emulated ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.157      ;
; 0.946 ; i_ENABLE_P2S        ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.370      ;
; 0.947 ; i_ENABLE_P2S        ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.371      ;
; 0.947 ; i_ENABLE_P2S        ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.371      ;
; 0.975 ; w_REG[2]~_emulated  ; w_REG[3]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.194      ;
; 1.032 ; i_ENABLE_P2S        ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.456      ;
; 1.033 ; i_ENABLE_P2S        ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.457      ;
; 1.034 ; w_REG[1]~_emulated  ; w_REG[2]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.326     ; 0.865      ;
; 1.034 ; i_ENABLE_P2S        ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.458      ;
; 1.036 ; i_ENABLE_P2S        ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.727      ; 3.460      ;
; 1.065 ; i_ENABLE_P2S        ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.427      ;
; 1.065 ; i_ENABLE_P2S        ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.427      ;
; 1.067 ; i_ENABLE_P2S        ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.429      ;
; 1.069 ; i_ENABLE_P2S        ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.431      ;
; 1.070 ; i_ENABLE_P2S        ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.432      ;
; 1.071 ; i_ENABLE_P2S        ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.433      ;
; 1.090 ; w_REG[6]~_emulated  ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.062      ; 1.309      ;
; 1.153 ; i_ENABLE_P2S        ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.515      ;
; 1.156 ; i_ENABLE_P2S        ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.518      ;
; 1.156 ; i_ENABLE_P2S        ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.518      ;
; 1.158 ; i_ENABLE_P2S        ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.520      ;
; 1.160 ; i_ENABLE_P2S        ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.522      ;
; 1.161 ; i_ENABLE_P2S        ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.665      ; 3.523      ;
; 1.162 ; cont[15]            ; cont[15]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.042      ; 1.361      ;
; 1.176 ; i_ENABLE_P2S        ; o_SDA~en            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 3.425      ;
; 1.181 ; cont[12]            ; cont[12]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.042      ; 1.380      ;
; 1.202 ; cont[7]             ; cont[7]             ; i_SCL        ; i_SCL       ; 0.000        ; 0.042      ; 1.401      ;
; 1.204 ; i_ENABLE_P2S        ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 3.953      ;
; 1.205 ; i_ENABLE_P2S        ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 3.954      ;
; 1.208 ; i_ENABLE_P2S        ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 3.957      ;
; 1.209 ; i_ENABLE_P2S        ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 3.958      ;
; 1.223 ; cont[6]             ; cont[6]             ; i_SCL        ; i_SCL       ; 0.000        ; 0.042      ; 1.422      ;
; 1.230 ; cont[14]            ; cont[14]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.042      ; 1.429      ;
; 1.245 ; i_ENABLE_P2S        ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 3.994      ;
; 1.291 ; i_ENABLE_P2S        ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 4.039      ;
; 1.292 ; i_ENABLE_P2S        ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 4.040      ;
; 1.293 ; i_ENABLE_P2S        ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 4.041      ;
; 1.295 ; i_ENABLE_P2S        ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 4.043      ;
; 1.296 ; i_ENABLE_P2S        ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 4.044      ;
; 1.321 ; cont[13]            ; cont[13]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.042      ; 1.520      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'i_SCL'                                                             ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -5.142 ; cont[12]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[12]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[12]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[12]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[14]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[14]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[14]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.142 ; cont[14]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 6.045      ;
; -5.105 ; cont[12]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[12]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[12]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[12]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[12]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[12]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[12]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.105 ; cont[14]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 6.051      ;
; -5.104 ; cont[12]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[12]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.104 ; cont[14]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.974      ;
; -5.085 ; cont[27]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 6.053      ;
; -5.085 ; cont[27]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 6.053      ;
; -5.085 ; cont[27]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 6.053      ;
; -5.085 ; cont[27]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 6.053      ;
; -5.080 ; cont[27]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.080 ; cont[27]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.080 ; cont[27]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.080 ; cont[27]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.080 ; cont[27]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.080 ; cont[27]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.080 ; cont[27]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.016     ; 6.059      ;
; -5.059 ; cont[7]   ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[7]   ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[7]   ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[7]   ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[4]   ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[4]   ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[4]   ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.059 ; cont[4]   ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.092     ; 5.962      ;
; -5.028 ; cont[27]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.028 ; cont[27]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.041     ; 5.982      ;
; -5.022 ; cont[7]   ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[7]   ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[7]   ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[7]   ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[7]   ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[7]   ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[7]   ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.022 ; cont[4]   ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.049     ; 5.968      ;
; -5.021 ; cont[7]   ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
; -5.021 ; cont[7]   ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.125     ; 5.891      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'i_SCL'                                                                           ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; 2.291 ; i_ENABLE_P2S ; w_REG[1]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.955      ; 5.443      ;
; 2.316 ; i_ENABLE_P2S ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.065      ;
; 2.316 ; i_ENABLE_P2S ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.065      ;
; 2.316 ; i_ENABLE_P2S ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.065      ;
; 2.316 ; i_ENABLE_P2S ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.065      ;
; 2.316 ; i_ENABLE_P2S ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.065      ;
; 2.317 ; i_ENABLE_P2S ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 5.065      ;
; 2.317 ; i_ENABLE_P2S ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 5.065      ;
; 2.317 ; i_ENABLE_P2S ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 5.065      ;
; 2.317 ; i_ENABLE_P2S ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 5.065      ;
; 2.317 ; i_ENABLE_P2S ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.551      ; 5.065      ;
; 2.618 ; i_ENABLE_P2S ; w_REG[1]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.955      ; 5.270      ;
; 2.665 ; i_ENABLE_P2S ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 4.914      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 4.915      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 4.915      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 4.915      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 4.915      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.551      ; 4.914      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.551      ; 4.914      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.551      ; 4.914      ;
; 2.666 ; i_ENABLE_P2S ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.551      ; 4.914      ;
; 2.666 ; i_ENABLE_P2S ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.551      ; 4.914      ;
; 2.694 ; i_ENABLE_P2S ; w_REG[2]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.443      ;
; 2.694 ; i_ENABLE_P2S ; w_REG[3]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.443      ;
; 2.694 ; i_ENABLE_P2S ; w_REG[4]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.443      ;
; 2.694 ; i_ENABLE_P2S ; w_REG[5]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.443      ;
; 2.694 ; i_ENABLE_P2S ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.552      ; 5.443      ;
; 2.774 ; i_ENABLE_P2S ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 5.685      ;
; 3.021 ; i_ENABLE_P2S ; w_REG[2]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 5.270      ;
; 3.021 ; i_ENABLE_P2S ; w_REG[3]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 5.270      ;
; 3.021 ; i_ENABLE_P2S ; w_REG[4]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 5.270      ;
; 3.021 ; i_ENABLE_P2S ; w_REG[5]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 5.270      ;
; 3.021 ; i_ENABLE_P2S ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.552      ; 5.270      ;
; 3.071 ; i_ENABLE_P2S ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.482      ;
; 3.158 ; i_ENABLE_P2S ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.158 ; i_ENABLE_P2S ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 6.069      ;
; 3.454 ; i_ENABLE_P2S ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.454 ; i_ENABLE_P2S ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.665      ; 6.316      ;
; 3.458 ; i_ENABLE_P2S ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.458 ; i_ENABLE_P2S ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 5.869      ;
; 3.466 ; i_ENABLE_P2S ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.466 ; i_ENABLE_P2S ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.466 ; i_ENABLE_P2S ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.466 ; i_ENABLE_P2S ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.466 ; i_ENABLE_P2S ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.466 ; i_ENABLE_P2S ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.466 ; i_ENABLE_P2S ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.727      ; 6.390      ;
; 3.487 ; i_ENABLE_P2S ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 6.384      ;
; 3.487 ; i_ENABLE_P2S ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 6.384      ;
; 3.487 ; i_ENABLE_P2S ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 6.384      ;
; 3.487 ; i_ENABLE_P2S ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.700      ; 6.384      ;
; 3.613 ; cont[2]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.318      ; 4.088      ;
; 3.638 ; cont[2]      ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.710      ;
; 3.638 ; cont[2]      ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.710      ;
; 3.638 ; cont[2]      ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.710      ;
; 3.638 ; cont[2]      ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.710      ;
; 3.638 ; cont[2]      ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.710      ;
; 3.639 ; cont[2]      ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.086     ; 3.710      ;
; 3.639 ; cont[2]      ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.086     ; 3.710      ;
; 3.639 ; cont[2]      ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.086     ; 3.710      ;
; 3.639 ; cont[2]      ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.086     ; 3.710      ;
; 3.639 ; cont[2]      ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.086     ; 3.710      ;
; 3.698 ; cont[23]     ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.378      ; 4.233      ;
; 3.712 ; cont[1]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.318      ; 4.187      ;
; 3.713 ; cont[3]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.318      ; 4.188      ;
; 3.723 ; cont[23]     ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.025     ; 3.855      ;
; 3.723 ; cont[23]     ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.025     ; 3.855      ;
; 3.723 ; cont[23]     ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.025     ; 3.855      ;
; 3.723 ; cont[23]     ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.025     ; 3.855      ;
; 3.723 ; cont[23]     ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.025     ; 3.855      ;
; 3.724 ; cont[23]     ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.026     ; 3.855      ;
; 3.724 ; cont[23]     ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.026     ; 3.855      ;
; 3.724 ; cont[23]     ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.026     ; 3.855      ;
; 3.724 ; cont[23]     ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.026     ; 3.855      ;
; 3.724 ; cont[23]     ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.026     ; 3.855      ;
; 3.727 ; cont[9]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.318      ; 4.202      ;
; 3.737 ; cont[1]      ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.809      ;
; 3.737 ; cont[1]      ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.085     ; 3.809      ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_SCL'                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_SCL ; Rise       ; i_SCL               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[17]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[18]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[19]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[20]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[21]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[22]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[23]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[24]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[25]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[26]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[27]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[28]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[29]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[30]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[31]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_CTRL_P2S~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_SDA~en            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_SDA~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[9]~_emulated  ;
; 0.116  ; 0.332        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_CTRL_P2S~reg0     ;
; 0.122  ; 0.338        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[1]~_emulated  ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_SDA~reg0_emulated ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[12]~_emulated ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[13]~_emulated ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[14]~_emulated ;
; 0.136  ; 0.352        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[15]~_emulated ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_SDA~en            ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[10]~_emulated ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[11]~_emulated ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[2]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[3]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[4]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[5]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[6]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[7]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[8]~_emulated  ;
; 0.137  ; 0.353        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[9]~_emulated  ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[10]            ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[11]            ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[16]            ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[17]            ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[18]            ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[19]            ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[1]             ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[2]             ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[3]             ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[8]             ;
; 0.184  ; 0.400        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[9]             ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[20]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[21]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[22]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[23]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[24]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[25]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[26]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[27]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[28]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[29]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[30]            ;
; 0.185  ; 0.401        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[31]            ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[0]~_emulated   ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[12]            ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[13]            ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[14]            ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[15]            ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[4]             ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[5]             ;
; 0.188  ; 0.404        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[6]             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_ENABLE_P2S'                                                            ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S                 ;
; 0.329  ; 0.329        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10|datad           ;
; 0.333  ; 0.333        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~9|datad            ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[11]~33|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[12]~29|datad           ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[1]~73|datac            ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; o_SDA~1|datad                ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[13]~25|datad           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[15]~17|datad           ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[14]~21|datad           ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[1]~73                  ;
; 0.338  ; 0.338        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~8|datad            ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|o         ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[2]~69|datad            ;
; 0.340  ; 0.340        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[3]~65|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[4]~61|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[5]~57|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[6]~53|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[7]~49|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[8]~45|datad            ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[9]~41|datad            ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[10]~37|datad           ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10|combout         ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~9|combout          ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[11]~33                 ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[12]~29                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; o_SDA~1                      ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[13]~25                 ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[15]~17                 ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[14]~21                 ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~8|combout          ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[2]~69                  ;
; 0.360  ; 0.360        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[3]~65                  ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|inclk[0] ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[4]~61                  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[5]~57                  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[6]~53                  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[7]~49                  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[8]~45                  ;
; 0.361  ; 0.361        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[9]~41                  ;
; 0.366  ; 0.366        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[10]~37                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|i         ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[10]~37                 ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|inclk[0] ;
; 0.637  ; 0.637        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|outclk   ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[2]~69                  ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[3]~65                  ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[6]~53                  ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[7]~49                  ;
; 0.638  ; 0.638        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[8]~45                  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[4]~61                  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[5]~57                  ;
; 0.639  ; 0.639        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[9]~41                  ;
; 0.640  ; 0.640        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~8|combout          ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[14]~21                 ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; o_SDA~1                      ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[11]~33                 ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[12]~29                 ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[13]~25                 ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[15]~17                 ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~9|combout          ;
; 0.650  ; 0.650        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10|combout         ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[10]~37|datad           ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[2]~69|datad            ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[3]~65|datad            ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[6]~53|datad            ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[7]~49|datad            ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[8]~45|datad            ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[4]~61|datad            ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[5]~57|datad            ;
; 0.659  ; 0.659        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[9]~41|datad            ;
; 0.660  ; 0.660        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~8|datad            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|o         ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[14]~21|datad           ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[1]~73                  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; o_SDA~1|datad                ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[11]~33|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[12]~29|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[13]~25|datad           ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[15]~17|datad           ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[1]~73|datac            ;
; 0.666  ; 0.666        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~9|datad            ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10|datad           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 0.139  ; 0.589  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; -0.511 ; -0.065 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; -0.307 ; 0.163  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; -0.449 ; 0.011  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; -0.249 ; 0.205  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; -0.434 ; 0.021  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; -0.040 ; 0.381  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; -0.127 ; 0.290  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; -0.091 ; 0.341  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; -0.049 ; 0.368  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; -0.051 ; 0.370  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; -0.097 ; 0.314  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; -0.159 ; 0.269  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; -0.081 ; 0.326  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; -0.142 ; 0.284  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.139  ; 0.589  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; -0.218 ; 0.233  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; 2.234  ; 2.718  ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; 1.778  ; 2.267  ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; 1.744  ; 2.241  ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; 1.750  ; 2.247  ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; 1.799  ; 2.291  ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; 1.731  ; 2.203  ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; 2.006  ; 2.465  ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; 1.945  ; 2.374  ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; 1.971  ; 2.416  ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; 2.027  ; 2.464  ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; 1.960  ; 2.419  ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; 1.990  ; 2.441  ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; 1.910  ; 2.377  ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; 2.005  ; 2.449  ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; 1.948  ; 2.411  ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; 2.234  ; 2.718  ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; 6.980  ; 7.173  ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; 5.044  ; 5.130  ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 1.466  ; 1.046  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; 1.466  ; 1.046  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; 1.359  ; 0.914  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; 1.372  ; 0.942  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; 1.329  ; 0.904  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; 1.359  ; 0.928  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; 1.134  ; 0.740  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; 1.183  ; 0.794  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; 1.159  ; 0.755  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; 1.112  ; 0.717  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; 1.144  ; 0.751  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; 1.167  ; 0.783  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; 1.243  ; 0.844  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; 1.147  ; 0.767  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; 1.202  ; 0.804  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.934  ; 0.513  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; 1.153  ; 0.726  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; -1.306 ; -1.767 ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; -1.333 ; -1.793 ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; -1.349 ; -1.806 ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; -1.306 ; -1.774 ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; -1.353 ; -1.816 ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; -1.322 ; -1.767 ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; -1.552 ; -1.984 ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; -1.498 ; -1.899 ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; -1.523 ; -1.939 ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; -1.571 ; -1.980 ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; -1.508 ; -1.940 ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; -1.539 ; -1.962 ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; -1.460 ; -1.899 ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; -1.552 ; -1.970 ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; -1.497 ; -1.932 ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; -1.772 ; -2.228 ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; -0.154 ; -0.464 ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; -0.749 ; -0.853 ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 6.723 ; 6.657 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 8.608 ; 8.609 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 6.124 ; 6.138 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 8.851 ; 8.871 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 6.337 ; 6.381 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 6.337 ; 6.381 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 5.996 ; 6.008 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 6.279 ; 6.280 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 6.419 ;       ;       ; 6.843 ;
; i_RST      ; o_SDA       ; 8.289 ; 8.223 ; 8.332 ; 8.403 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 6.275 ;       ;       ; 6.685 ;
; i_RST      ; o_SDA       ; 7.202 ; 7.151 ; 7.246 ; 7.290 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_SDA     ; i_SCL      ; 5.683 ; 5.683 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_SDA     ; i_SCL      ; 5.385 ; 5.385 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; o_SDA     ; i_SCL      ; 5.636     ; 5.725     ; Fall       ; i_SCL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; o_SDA     ; i_SCL      ; 5.426     ; 5.438     ; Fall       ; i_SCL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 117.97 MHz ; 117.97 MHz      ; i_SCL      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_SCL ; -7.477 ; -240.583          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_SCL ; 0.299 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; i_SCL ; -4.570 ; -200.059             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; i_SCL ; 2.057 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; i_SCL        ; -3.000 ; -53.000                  ;
; i_ENABLE_P2S ; -3.000 ; -3.000                   ;
+--------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_SCL'                                                                        ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -7.477 ; cont[12]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.515      ;
; -7.472 ; cont[14]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.510      ;
; -7.422 ; cont[7]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.460      ;
; -7.417 ; cont[4]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.455      ;
; -7.389 ; cont[27]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.471      ;
; -7.387 ; cont[18]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.051      ; 8.433      ;
; -7.380 ; cont[17]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.051      ; 8.426      ;
; -7.336 ; cont[13]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.374      ;
; -7.285 ; cont[29]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.367      ;
; -7.282 ; cont[6]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.320      ;
; -7.280 ; cont[31]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.362      ;
; -7.276 ; cont[25]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.358      ;
; -7.246 ; cont[16]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.051      ; 8.292      ;
; -7.240 ; cont[15]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.278      ;
; -7.188 ; cont[5]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.043      ; 8.226      ;
; -7.153 ; cont[19]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.051      ; 8.199      ;
; -7.145 ; cont[30]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.227      ;
; -7.141 ; cont[24]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.223      ;
; -7.121 ; cont[22]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.203      ;
; -7.115 ; cont[21]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.197      ;
; -7.110 ; cont[11]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 8.130      ;
; -7.101 ; cont[10]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 8.121      ;
; -7.053 ; cont[28]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.135      ;
; -7.048 ; cont[26]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.130      ;
; -6.979 ; cont[20]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 8.061      ;
; -6.967 ; cont[8]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 7.987      ;
; -6.904 ; cont[1]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 7.924      ;
; -6.898 ; cont[3]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 7.918      ;
; -6.888 ; cont[23]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.087      ; 7.970      ;
; -6.874 ; cont[12]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.756      ;
; -6.874 ; cont[9]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 7.894      ;
; -6.869 ; cont[14]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.751      ;
; -6.819 ; cont[7]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.701      ;
; -6.814 ; cont[4]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.696      ;
; -6.805 ; cont[2]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.025      ; 7.825      ;
; -6.789 ; cont[12]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.671      ;
; -6.786 ; cont[12]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.668      ;
; -6.784 ; cont[14]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.666      ;
; -6.781 ; cont[14]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.663      ;
; -6.770 ; cont[18]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.674      ;
; -6.763 ; cont[17]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.667      ;
; -6.754 ; cont[27]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.712      ;
; -6.734 ; cont[7]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.616      ;
; -6.733 ; cont[13]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.615      ;
; -6.731 ; cont[7]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.613      ;
; -6.729 ; cont[4]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.611      ;
; -6.726 ; cont[4]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.608      ;
; -6.718 ; cont[12]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.600      ;
; -6.713 ; cont[14]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.595      ;
; -6.705 ; cont[12]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.587      ;
; -6.700 ; cont[14]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.582      ;
; -6.685 ; cont[18]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.589      ;
; -6.682 ; cont[18]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.586      ;
; -6.679 ; cont[6]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.561      ;
; -6.678 ; cont[17]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.582      ;
; -6.675 ; cont[17]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.579      ;
; -6.669 ; cont[27]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.627      ;
; -6.666 ; cont[27]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.624      ;
; -6.663 ; cont[7]   ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.545      ;
; -6.658 ; cont[4]   ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.540      ;
; -6.650 ; cont[29]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.608      ;
; -6.650 ; cont[7]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.532      ;
; -6.648 ; cont[12]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.530      ;
; -6.648 ; cont[13]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.530      ;
; -6.645 ; cont[31]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.603      ;
; -6.645 ; cont[13]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.527      ;
; -6.645 ; cont[4]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.527      ;
; -6.643 ; cont[14]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.525      ;
; -6.641 ; cont[25]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.599      ;
; -6.637 ; cont[15]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.519      ;
; -6.629 ; cont[16]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.533      ;
; -6.614 ; cont[18]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.518      ;
; -6.607 ; cont[17]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.511      ;
; -6.601 ; cont[18]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.505      ;
; -6.598 ; cont[27]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.556      ;
; -6.596 ; cont[27]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.554      ;
; -6.594 ; cont[17]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.498      ;
; -6.594 ; cont[6]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.476      ;
; -6.593 ; cont[7]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.475      ;
; -6.591 ; cont[6]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.473      ;
; -6.588 ; cont[4]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.470      ;
; -6.585 ; cont[5]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.467      ;
; -6.577 ; cont[13]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.459      ;
; -6.565 ; cont[29]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.523      ;
; -6.564 ; cont[13]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.446      ;
; -6.562 ; cont[29]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.520      ;
; -6.560 ; cont[31]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.518      ;
; -6.557 ; cont[31]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.515      ;
; -6.556 ; cont[25]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.514      ;
; -6.553 ; cont[25]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.511      ;
; -6.552 ; cont[15]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.434      ;
; -6.549 ; cont[15]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.431      ;
; -6.544 ; cont[18]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.448      ;
; -6.544 ; cont[16]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.448      ;
; -6.541 ; cont[16]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.445      ;
; -6.537 ; cont[17]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.441      ;
; -6.537 ; cont[27]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.037     ; 7.495      ;
; -6.536 ; cont[19]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.091     ; 7.440      ;
; -6.530 ; cont[12]  ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.412      ;
; -6.525 ; cont[14]  ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 7.407      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_SCL'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; o_CTRL_P2S~reg0     ; o_CTRL_P2S~reg0     ; i_SCL        ; i_SCL       ; 0.000        ; 0.068      ; 0.511      ;
; 0.325 ; i_ENABLE_P2S        ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.072      ;
; 0.327 ; i_ENABLE_P2S        ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.074      ;
; 0.328 ; i_ENABLE_P2S        ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.075      ;
; 0.329 ; i_ENABLE_P2S        ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.076      ;
; 0.329 ; i_ENABLE_P2S        ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.076      ;
; 0.329 ; i_ENABLE_P2S        ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.076      ;
; 0.329 ; i_ENABLE_P2S        ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.076      ;
; 0.330 ; i_ENABLE_P2S        ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.077      ;
; 0.347 ; i_ENABLE_P2S        ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 3.094      ;
; 0.422 ; i_ENABLE_P2S        ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 3.161      ;
; 0.422 ; i_ENABLE_P2S        ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 3.161      ;
; 0.424 ; i_ENABLE_P2S        ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 3.163      ;
; 0.426 ; i_ENABLE_P2S        ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 3.165      ;
; 0.457 ; i_ENABLE_P2S        ; o_CTRL_P2S~reg0     ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.692      ; 3.333      ;
; 0.576 ; i_ENABLE_P2S        ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.341      ;
; 0.581 ; i_ENABLE_P2S        ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.346      ;
; 0.582 ; i_ENABLE_P2S        ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.347      ;
; 0.631 ; i_ENABLE_P2S        ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.878      ;
; 0.632 ; i_ENABLE_P2S        ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.879      ;
; 0.633 ; i_ENABLE_P2S        ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.880      ;
; 0.633 ; i_ENABLE_P2S        ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.880      ;
; 0.633 ; i_ENABLE_P2S        ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.880      ;
; 0.633 ; i_ENABLE_P2S        ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.398      ;
; 0.633 ; i_ENABLE_P2S        ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.398      ;
; 0.633 ; i_ENABLE_P2S        ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.398      ;
; 0.634 ; i_ENABLE_P2S        ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.881      ;
; 0.634 ; i_ENABLE_P2S        ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.881      ;
; 0.637 ; i_ENABLE_P2S        ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.884      ;
; 0.639 ; i_ENABLE_P2S        ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 3.404      ;
; 0.650 ; i_ENABLE_P2S        ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 2.897      ;
; 0.672 ; i_ENABLE_P2S        ; o_CTRL_P2S~reg0     ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.692      ; 3.048      ;
; 0.685 ; w_REG[13]~_emulated ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.884      ;
; 0.687 ; w_REG[15]~_emulated ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.886      ;
; 0.687 ; w_REG[12]~_emulated ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.886      ;
; 0.689 ; w_REG[14]~_emulated ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.888      ;
; 0.711 ; i_ENABLE_P2S        ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.414      ;
; 0.715 ; i_ENABLE_P2S        ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.418      ;
; 0.717 ; i_ENABLE_P2S        ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.420      ;
; 0.719 ; i_ENABLE_P2S        ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.422      ;
; 0.719 ; i_ENABLE_P2S        ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.422      ;
; 0.720 ; w_REG[3]~_emulated  ; w_REG[4]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.919      ;
; 0.721 ; i_ENABLE_P2S        ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.424      ;
; 0.727 ; i_ENABLE_P2S        ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.555      ; 2.966      ;
; 0.727 ; i_ENABLE_P2S        ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.555      ; 2.966      ;
; 0.727 ; i_ENABLE_P2S        ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.555      ; 2.966      ;
; 0.729 ; i_ENABLE_P2S        ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.555      ; 2.968      ;
; 0.774 ; i_ENABLE_P2S        ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.477      ;
; 0.774 ; i_ENABLE_P2S        ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.477      ;
; 0.776 ; i_ENABLE_P2S        ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.479      ;
; 0.777 ; i_ENABLE_P2S        ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.480      ;
; 0.778 ; i_ENABLE_P2S        ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.481      ;
; 0.779 ; i_ENABLE_P2S        ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 3.482      ;
; 0.780 ; w_REG[8]~_emulated  ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.979      ;
; 0.782 ; w_REG[7]~_emulated  ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.981      ;
; 0.784 ; w_REG[9]~_emulated  ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.983      ;
; 0.800 ; w_REG[5]~_emulated  ; w_REG[6]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 0.999      ;
; 0.813 ; w_REG[4]~_emulated  ; w_REG[5]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.012      ;
; 0.820 ; i_ENABLE_P2S        ; o_SDA~en            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.364      ;
; 0.849 ; w_REG[11]~_emulated ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.054      ; 1.047      ;
; 0.852 ; w_REG[10]~_emulated ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.051      ;
; 0.883 ; w_REG[2]~_emulated  ; w_REG[3]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.082      ;
; 0.891 ; i_ENABLE_P2S        ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.156      ;
; 0.892 ; i_ENABLE_P2S        ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.157      ;
; 0.892 ; i_ENABLE_P2S        ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.157      ;
; 0.916 ; w_REG[1]~_emulated  ; w_REG[2]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.285     ; 0.775      ;
; 0.965 ; i_ENABLE_P2S        ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.230      ;
; 0.966 ; i_ENABLE_P2S        ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.231      ;
; 0.967 ; i_ENABLE_P2S        ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.232      ;
; 0.969 ; i_ENABLE_P2S        ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.581      ; 3.234      ;
; 0.995 ; w_REG[6]~_emulated  ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.055      ; 1.194      ;
; 0.997 ; i_ENABLE_P2S        ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.200      ;
; 0.998 ; i_ENABLE_P2S        ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.201      ;
; 0.999 ; i_ENABLE_P2S        ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.202      ;
; 1.001 ; i_ENABLE_P2S        ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.204      ;
; 1.002 ; i_ENABLE_P2S        ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.205      ;
; 1.003 ; i_ENABLE_P2S        ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.206      ;
; 1.065 ; cont[15]            ; cont[15]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.040      ; 1.249      ;
; 1.072 ; i_ENABLE_P2S        ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.275      ;
; 1.074 ; i_ENABLE_P2S        ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.277      ;
; 1.074 ; i_ENABLE_P2S        ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.277      ;
; 1.076 ; i_ENABLE_P2S        ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.279      ;
; 1.078 ; i_ENABLE_P2S        ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.281      ;
; 1.078 ; i_ENABLE_P2S        ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.519      ; 3.281      ;
; 1.082 ; cont[12]            ; cont[12]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.040      ; 1.266      ;
; 1.087 ; i_ENABLE_P2S        ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.631      ;
; 1.099 ; i_ENABLE_P2S        ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.643      ;
; 1.101 ; cont[7]             ; cont[7]             ; i_SCL        ; i_SCL       ; 0.000        ; 0.040      ; 1.285      ;
; 1.101 ; i_ENABLE_P2S        ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.645      ;
; 1.103 ; i_ENABLE_P2S        ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.647      ;
; 1.119 ; cont[6]             ; cont[6]             ; i_SCL        ; i_SCL       ; 0.000        ; 0.040      ; 1.303      ;
; 1.123 ; i_ENABLE_P2S        ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.667      ;
; 1.129 ; cont[14]            ; cont[14]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.040      ; 1.313      ;
; 1.166 ; i_ENABLE_P2S        ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 3.709      ;
; 1.167 ; i_ENABLE_P2S        ; o_SDA~en            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 3.211      ;
; 1.167 ; i_ENABLE_P2S        ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 3.710      ;
; 1.169 ; i_ENABLE_P2S        ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 3.712      ;
; 1.170 ; i_ENABLE_P2S        ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 3.713      ;
; 1.171 ; i_ENABLE_P2S        ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 3.714      ;
; 1.200 ; i_ENABLE_P2S        ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 3.744      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'i_SCL'                                                              ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -4.570 ; cont[12]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.486      ;
; -4.570 ; cont[12]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.486      ;
; -4.570 ; cont[12]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.486      ;
; -4.570 ; cont[12]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.486      ;
; -4.565 ; cont[14]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.481      ;
; -4.565 ; cont[14]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.481      ;
; -4.565 ; cont[14]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.481      ;
; -4.565 ; cont[14]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.481      ;
; -4.552 ; cont[12]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.552 ; cont[12]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.434      ;
; -4.547 ; cont[14]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.547 ; cont[14]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.429      ;
; -4.533 ; cont[12]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.533 ; cont[12]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.533 ; cont[12]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.533 ; cont[12]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.533 ; cont[12]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.533 ; cont[12]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.533 ; cont[12]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.489      ;
; -4.528 ; cont[14]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.528 ; cont[14]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.528 ; cont[14]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.528 ; cont[14]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.528 ; cont[14]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.528 ; cont[14]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.528 ; cont[14]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.484      ;
; -4.515 ; cont[7]   ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.431      ;
; -4.515 ; cont[7]   ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.431      ;
; -4.515 ; cont[7]   ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.431      ;
; -4.515 ; cont[7]   ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.431      ;
; -4.510 ; cont[4]   ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.426      ;
; -4.510 ; cont[4]   ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.426      ;
; -4.510 ; cont[4]   ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.426      ;
; -4.510 ; cont[4]   ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.079     ; 5.426      ;
; -4.497 ; cont[7]   ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.497 ; cont[7]   ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.379      ;
; -4.492 ; cont[4]   ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.492 ; cont[4]   ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.113     ; 5.374      ;
; -4.478 ; cont[7]   ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.478 ; cont[7]   ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.478 ; cont[7]   ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.478 ; cont[7]   ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.478 ; cont[7]   ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.478 ; cont[7]   ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.478 ; cont[7]   ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.434      ;
; -4.473 ; cont[4]   ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.473 ; cont[4]   ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.473 ; cont[4]   ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.473 ; cont[4]   ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.473 ; cont[4]   ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.473 ; cont[4]   ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.473 ; cont[4]   ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 5.429      ;
; -4.468 ; cont[27]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 5.442      ;
; -4.468 ; cont[27]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 5.442      ;
; -4.468 ; cont[27]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 5.442      ;
; -4.468 ; cont[27]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 5.442      ;
; -4.463 ; cont[27]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.009     ; 5.449      ;
; -4.463 ; cont[27]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.009     ; 5.449      ;
; -4.463 ; cont[27]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.009     ; 5.449      ;
; -4.463 ; cont[27]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.009     ; 5.449      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'i_SCL'                                                                            ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; 2.057 ; i_ENABLE_P2S ; w_REG[1]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.714      ; 4.955      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.625      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.625      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.625      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.625      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.625      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 4.624      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 4.624      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 4.624      ;
; 2.081 ; i_ENABLE_P2S ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 4.624      ;
; 2.081 ; i_ENABLE_P2S ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.359      ; 4.624      ;
; 2.411 ; i_ENABLE_P2S ; w_REG[2]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.955      ;
; 2.411 ; i_ENABLE_P2S ; w_REG[3]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.955      ;
; 2.411 ; i_ENABLE_P2S ; w_REG[4]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.955      ;
; 2.411 ; i_ENABLE_P2S ; w_REG[5]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.955      ;
; 2.411 ; i_ENABLE_P2S ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.360      ; 4.955      ;
; 2.444 ; i_ENABLE_P2S ; w_REG[1]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.714      ; 4.842      ;
; 2.451 ; i_ENABLE_P2S ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.198      ;
; 2.475 ; i_ENABLE_P2S ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.519      ;
; 2.475 ; i_ENABLE_P2S ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.519      ;
; 2.475 ; i_ENABLE_P2S ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.519      ;
; 2.475 ; i_ENABLE_P2S ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.519      ;
; 2.475 ; i_ENABLE_P2S ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.519      ;
; 2.476 ; i_ENABLE_P2S ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.359      ; 4.519      ;
; 2.476 ; i_ENABLE_P2S ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.359      ; 4.519      ;
; 2.476 ; i_ENABLE_P2S ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.359      ; 4.519      ;
; 2.476 ; i_ENABLE_P2S ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.359      ; 4.519      ;
; 2.476 ; i_ENABLE_P2S ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.359      ; 4.519      ;
; 2.790 ; i_ENABLE_P2S ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.790 ; i_ENABLE_P2S ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.563      ; 5.537      ;
; 2.798 ; i_ENABLE_P2S ; w_REG[2]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.842      ;
; 2.798 ; i_ENABLE_P2S ; w_REG[3]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.842      ;
; 2.798 ; i_ENABLE_P2S ; w_REG[4]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.842      ;
; 2.798 ; i_ENABLE_P2S ; w_REG[5]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.842      ;
; 2.798 ; i_ENABLE_P2S ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.360      ; 4.842      ;
; 2.836 ; i_ENABLE_P2S ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.083      ;
; 3.062 ; i_ENABLE_P2S ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.062 ; i_ENABLE_P2S ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.519      ; 5.765      ;
; 3.068 ; i_ENABLE_P2S ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.068 ; i_ENABLE_P2S ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.068 ; i_ENABLE_P2S ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.068 ; i_ENABLE_P2S ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.068 ; i_ENABLE_P2S ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.068 ; i_ENABLE_P2S ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.068 ; i_ENABLE_P2S ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.581      ; 5.833      ;
; 3.077 ; i_ENABLE_P2S ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 5.816      ;
; 3.077 ; i_ENABLE_P2S ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 5.816      ;
; 3.077 ; i_ENABLE_P2S ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 5.816      ;
; 3.077 ; i_ENABLE_P2S ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.555      ; 5.816      ;
; 3.206 ; i_ENABLE_P2S ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.206 ; i_ENABLE_P2S ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.563      ; 5.453      ;
; 3.283 ; cont[2]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.214      ; 3.641      ;
; 3.307 ; cont[2]      ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.311      ;
; 3.307 ; cont[2]      ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.311      ;
; 3.307 ; cont[2]      ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.311      ;
; 3.307 ; cont[2]      ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.311      ;
; 3.307 ; cont[2]      ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.311      ;
; 3.307 ; cont[2]      ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.141     ; 3.310      ;
; 3.307 ; cont[2]      ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.141     ; 3.310      ;
; 3.307 ; cont[2]      ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.141     ; 3.310      ;
; 3.307 ; cont[2]      ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.141     ; 3.310      ;
; 3.307 ; cont[2]      ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.141     ; 3.310      ;
; 3.358 ; cont[23]     ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.274      ; 3.776      ;
; 3.375 ; cont[1]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.214      ; 3.733      ;
; 3.376 ; cont[3]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.214      ; 3.734      ;
; 3.382 ; cont[23]     ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.080     ; 3.446      ;
; 3.382 ; cont[23]     ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.080     ; 3.446      ;
; 3.382 ; cont[23]     ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.080     ; 3.446      ;
; 3.382 ; cont[23]     ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.080     ; 3.446      ;
; 3.382 ; cont[23]     ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.080     ; 3.446      ;
; 3.382 ; cont[23]     ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.081     ; 3.445      ;
; 3.382 ; cont[23]     ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.081     ; 3.445      ;
; 3.382 ; cont[23]     ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.081     ; 3.445      ;
; 3.382 ; cont[23]     ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.081     ; 3.445      ;
; 3.382 ; cont[23]     ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; -0.081     ; 3.445      ;
; 3.395 ; cont[9]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.214      ; 3.753      ;
; 3.399 ; cont[1]      ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.403      ;
; 3.399 ; cont[1]      ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.140     ; 3.403      ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_SCL'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_SCL ; Rise       ; i_SCL               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[17]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[18]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[19]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[20]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[21]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[22]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[23]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[24]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[25]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[26]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[27]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[28]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[29]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[30]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[31]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_CTRL_P2S~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_SDA~en            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_SDA~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[9]~_emulated  ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_CTRL_P2S~reg0     ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_SDA~en            ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_SDA~reg0_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[10]~_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[11]~_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[12]~_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[13]~_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[14]~_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[15]~_emulated ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[1]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[2]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[3]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[4]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[5]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[6]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[7]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[8]~_emulated  ;
; 0.139  ; 0.355        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[9]~_emulated  ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[10]            ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[11]            ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[1]             ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[2]             ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[3]             ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[8]             ;
; 0.142  ; 0.358        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[9]             ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[16]            ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[17]            ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[18]            ;
; 0.145  ; 0.361        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[19]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[20]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[21]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[22]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[23]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[24]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[25]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[26]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[27]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[28]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[29]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[30]            ;
; 0.149  ; 0.365        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[31]            ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[0]~_emulated   ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[12]            ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[13]            ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[14]            ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[15]            ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[4]             ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[5]             ;
; 0.153  ; 0.369        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[6]             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_ENABLE_P2S'                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S                 ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|o         ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~8|datad            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~9|datad            ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10|datad           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~8|combout          ;
; 0.380  ; 0.380        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~9|combout          ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10|combout         ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[1]~73|datac            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[13]~25|datad           ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[15]~17|datad           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; o_SDA~1|datad                ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[11]~33|datad           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[12]~29|datad           ;
; 0.400  ; 0.400        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[14]~21|datad           ;
; 0.400  ; 0.400        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[1]~73                  ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[2]~69|datad            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[3]~65|datad            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[4]~61|datad            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[5]~57|datad            ;
; 0.403  ; 0.403        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[9]~41|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[6]~53|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[7]~49|datad            ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[8]~45|datad            ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[10]~37|datad           ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[13]~25                 ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[15]~17                 ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; o_SDA~1                      ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[11]~33                 ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[12]~29                 ;
; 0.422  ; 0.422        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[14]~21                 ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[2]~69                  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[3]~65                  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[4]~61                  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[5]~57                  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[9]~41                  ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[6]~53                  ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[7]~49                  ;
; 0.426  ; 0.426        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[8]~45                  ;
; 0.430  ; 0.430        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[10]~37                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|i         ;
; 0.561  ; 0.561        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[10]~37                 ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[7]~49                  ;
; 0.565  ; 0.565        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[8]~45                  ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[2]~69                  ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[3]~65                  ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[4]~61                  ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[5]~57                  ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[6]~53                  ;
; 0.566  ; 0.566        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[9]~41                  ;
; 0.569  ; 0.569        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[14]~21                 ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; o_SDA~1                      ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[11]~33                 ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[12]~29                 ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[13]~25                 ;
; 0.570  ; 0.570        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[15]~17                 ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[10]~37|datad           ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|inclk[0] ;
; 0.586  ; 0.586        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|outclk   ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[7]~49|datad            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[8]~45|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[2]~69|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[3]~65|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[4]~61|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[5]~57|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[6]~53|datad            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[9]~41|datad            ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[14]~21|datad           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; o_SDA~1|datad                ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[11]~33|datad           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[12]~29|datad           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[13]~25|datad           ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[15]~17|datad           ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[1]~73                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[1]~73|datac            ;
; 0.611  ; 0.611        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10|combout         ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~9|combout          ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~8|combout          ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10|datad           ;
; 0.639  ; 0.639        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~9|datad            ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~8|datad            ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|o         ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 0.040  ; 0.389  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; -0.559 ; -0.189 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; -0.368 ; 0.014  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; -0.488 ; -0.119 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; -0.317 ; 0.052  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; -0.485 ; -0.113 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; -0.115 ; 0.215  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; -0.202 ; 0.138  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; -0.172 ; 0.173  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; -0.136 ; 0.188  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; -0.137 ; 0.187  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; -0.165 ; 0.165  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; -0.229 ; 0.108  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; -0.161 ; 0.174  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; -0.213 ; 0.116  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.040  ; 0.389  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; -0.278 ; 0.080  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; 1.914  ; 2.301  ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; 1.486  ; 1.901  ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; 1.468  ; 1.881  ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; 1.473  ; 1.881  ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; 1.513  ; 1.922  ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; 1.449  ; 1.839  ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; 1.718  ; 2.089  ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; 1.655  ; 2.009  ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; 1.672  ; 2.031  ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; 1.724  ; 2.069  ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; 1.666  ; 2.029  ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; 1.699  ; 2.071  ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; 1.620  ; 1.998  ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; 1.704  ; 2.079  ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; 1.657  ; 2.025  ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; 1.914  ; 2.301  ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; 6.364  ; 6.431  ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; 4.530  ; 4.626  ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 1.412  ; 1.061  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; 1.412  ; 1.061  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; 1.305  ; 0.940  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; 1.312  ; 0.964  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; 1.276  ; 0.928  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; 1.308  ; 0.954  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; 1.083  ; 0.772  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; 1.138  ; 0.817  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; 1.123  ; 0.797  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; 1.079  ; 0.770  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; 1.104  ; 0.798  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; 1.118  ; 0.807  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; 1.194  ; 0.876  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; 1.108  ; 0.792  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; 1.153  ; 0.843  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.913  ; 0.585  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; 1.112  ; 0.771  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; -1.081 ; -1.453 ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; -1.094 ; -1.481 ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; -1.117 ; -1.506 ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; -1.081 ; -1.461 ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; -1.120 ; -1.501 ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; -1.086 ; -1.453 ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; -1.317 ; -1.662 ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; -1.256 ; -1.587 ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; -1.273 ; -1.608 ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; -1.319 ; -1.637 ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; -1.267 ; -1.605 ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; -1.299 ; -1.645 ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; -1.222 ; -1.574 ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; -1.304 ; -1.653 ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; -1.259 ; -1.599 ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; -1.505 ; -1.865 ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; -0.171 ; -0.365 ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; -0.634 ; -0.757 ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 6.357 ; 6.279 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 8.053 ; 8.020 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 5.811 ; 5.796 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 8.305 ; 8.329 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 6.047 ; 6.073 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 6.047 ; 6.073 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 5.696 ; 5.681 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 5.967 ; 5.949 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 5.978 ;       ;       ; 6.306 ;
; i_RST      ; o_SDA       ; 7.779 ; 7.701 ; 7.850 ; 7.892 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 5.854 ;       ;       ; 6.173 ;
; i_RST      ; o_SDA       ; 6.795 ; 6.729 ; 6.882 ; 6.908 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_SDA     ; i_SCL      ; 5.345 ; 5.347 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_SDA     ; i_SCL      ; 4.857 ; 4.857 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; o_SDA     ; i_SCL      ; 5.360     ; 5.360     ; Fall       ; i_SCL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; o_SDA     ; i_SCL      ; 4.870     ; 4.961     ; Fall       ; i_SCL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_SCL ; -4.306 ; -134.553          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_SCL ; 0.175 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; i_SCL ; -2.620 ; -111.469             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; i_SCL ; 1.296 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; i_SCL        ; -3.000 ; -54.955                  ;
; i_ENABLE_P2S ; -3.000 ; -3.822                   ;
+--------------+--------+--------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_SCL'                                                                        ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+
; -4.306 ; cont[12]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.402      ;
; -4.306 ; cont[14]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.402      ;
; -4.248 ; cont[4]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.344      ;
; -4.247 ; cont[7]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.343      ;
; -4.239 ; cont[27]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.362      ;
; -4.218 ; cont[13]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.314      ;
; -4.193 ; cont[18]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.123      ; 5.303      ;
; -4.192 ; cont[17]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.123      ; 5.302      ;
; -4.169 ; cont[25]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.292      ;
; -4.168 ; cont[31]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.291      ;
; -4.167 ; cont[29]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.290      ;
; -4.161 ; cont[6]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.257      ;
; -4.159 ; cont[15]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.255      ;
; -4.107 ; cont[16]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.123      ; 5.217      ;
; -4.104 ; cont[5]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.109      ; 5.200      ;
; -4.082 ; cont[24]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.205      ;
; -4.082 ; cont[30]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.205      ;
; -4.048 ; cont[19]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.123      ; 5.158      ;
; -4.047 ; cont[11]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 5.144      ;
; -4.044 ; cont[10]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 5.141      ;
; -4.033 ; cont[22]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.156      ;
; -4.031 ; cont[21]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.154      ;
; -4.026 ; cont[26]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.149      ;
; -4.024 ; cont[28]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.147      ;
; -4.006 ; cont[12]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.920      ;
; -4.006 ; cont[14]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.920      ;
; -4.004 ; cont[12]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.918      ;
; -4.004 ; cont[14]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.918      ;
; -3.965 ; cont[12]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.879      ;
; -3.965 ; cont[14]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.879      ;
; -3.964 ; cont[12]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.878      ;
; -3.964 ; cont[14]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.878      ;
; -3.961 ; cont[12]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.875      ;
; -3.961 ; cont[14]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.875      ;
; -3.958 ; cont[8]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 5.055      ;
; -3.948 ; cont[4]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.862      ;
; -3.947 ; cont[7]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.861      ;
; -3.946 ; cont[4]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.860      ;
; -3.945 ; cont[20]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.068      ;
; -3.945 ; cont[7]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.859      ;
; -3.924 ; cont[12]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.838      ;
; -3.924 ; cont[14]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.838      ;
; -3.920 ; cont[27]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.880      ;
; -3.918 ; cont[27]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.878      ;
; -3.918 ; cont[13]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.832      ;
; -3.916 ; cont[13]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.830      ;
; -3.907 ; cont[4]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.821      ;
; -3.906 ; cont[4]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.820      ;
; -3.906 ; cont[7]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.820      ;
; -3.905 ; cont[7]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.819      ;
; -3.903 ; cont[4]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.817      ;
; -3.902 ; cont[7]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.816      ;
; -3.902 ; cont[9]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 4.999      ;
; -3.888 ; cont[23]  ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.136      ; 5.011      ;
; -3.887 ; cont[12]  ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.801      ;
; -3.887 ; cont[14]  ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.801      ;
; -3.884 ; cont[18]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.821      ;
; -3.883 ; cont[17]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.820      ;
; -3.882 ; cont[18]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.819      ;
; -3.881 ; cont[17]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.818      ;
; -3.879 ; cont[27]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.839      ;
; -3.878 ; cont[27]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.838      ;
; -3.877 ; cont[13]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.791      ;
; -3.877 ; cont[3]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 4.974      ;
; -3.876 ; cont[13]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.790      ;
; -3.875 ; cont[27]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.835      ;
; -3.875 ; cont[1]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 4.972      ;
; -3.873 ; cont[13]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.787      ;
; -3.866 ; cont[4]   ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.780      ;
; -3.865 ; cont[7]   ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.779      ;
; -3.861 ; cont[6]   ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.775      ;
; -3.859 ; cont[15]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.773      ;
; -3.859 ; cont[6]   ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.773      ;
; -3.857 ; cont[15]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.771      ;
; -3.850 ; cont[25]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.810      ;
; -3.849 ; cont[31]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.809      ;
; -3.848 ; cont[25]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.808      ;
; -3.848 ; cont[29]  ; cont[25]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.808      ;
; -3.847 ; cont[31]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.807      ;
; -3.846 ; cont[29]  ; cont[30]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.806      ;
; -3.843 ; cont[18]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.780      ;
; -3.842 ; cont[18]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.779      ;
; -3.842 ; cont[17]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.779      ;
; -3.841 ; cont[17]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.778      ;
; -3.839 ; cont[18]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.776      ;
; -3.838 ; cont[17]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.050     ; 4.775      ;
; -3.838 ; cont[27]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.798      ;
; -3.836 ; cont[13]  ; cont[31]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.750      ;
; -3.829 ; cont[4]   ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.743      ;
; -3.828 ; cont[7]   ; cont[26]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.742      ;
; -3.821 ; cont[2]   ; o_CTRL_P2S~reg0 ; i_SCL        ; i_SCL       ; 1.000        ; 0.110      ; 4.918      ;
; -3.820 ; cont[6]   ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.734      ;
; -3.819 ; cont[6]   ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.733      ;
; -3.818 ; cont[15]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.732      ;
; -3.817 ; cont[15]  ; cont[28]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.731      ;
; -3.816 ; cont[6]   ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.730      ;
; -3.814 ; cont[15]  ; cont[27]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.728      ;
; -3.813 ; cont[12]  ; cont[24]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.727      ;
; -3.813 ; cont[14]  ; cont[24]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 4.727      ;
; -3.809 ; cont[25]  ; cont[29]        ; i_SCL        ; i_SCL       ; 1.000        ; -0.027     ; 4.769      ;
+--------+-----------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_SCL'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.175 ; i_ENABLE_P2S        ; o_CTRL_P2S~reg0     ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.999      ; 1.798      ;
; 0.177 ; o_CTRL_P2S~reg0     ; o_CTRL_P2S~reg0     ; i_SCL        ; i_SCL       ; 0.000        ; 0.046      ; 0.307      ;
; 0.243 ; i_ENABLE_P2S        ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.698      ;
; 0.244 ; i_ENABLE_P2S        ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.699      ;
; 0.245 ; i_ENABLE_P2S        ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.700      ;
; 0.245 ; i_ENABLE_P2S        ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.700      ;
; 0.245 ; i_ENABLE_P2S        ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.700      ;
; 0.246 ; i_ENABLE_P2S        ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.701      ;
; 0.248 ; i_ENABLE_P2S        ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.703      ;
; 0.249 ; i_ENABLE_P2S        ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.704      ;
; 0.255 ; i_ENABLE_P2S        ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 1.710      ;
; 0.276 ; i_ENABLE_P2S        ; o_CTRL_P2S~reg0     ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.999      ; 2.399      ;
; 0.309 ; i_ENABLE_P2S        ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.264      ;
; 0.310 ; i_ENABLE_P2S        ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.265      ;
; 0.310 ; i_ENABLE_P2S        ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.265      ;
; 0.311 ; i_ENABLE_P2S        ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.266      ;
; 0.312 ; i_ENABLE_P2S        ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.267      ;
; 0.312 ; i_ENABLE_P2S        ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.267      ;
; 0.312 ; i_ENABLE_P2S        ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.267      ;
; 0.313 ; i_ENABLE_P2S        ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.268      ;
; 0.314 ; i_ENABLE_P2S        ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 1.755      ;
; 0.314 ; i_ENABLE_P2S        ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 1.755      ;
; 0.315 ; i_ENABLE_P2S        ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 1.756      ;
; 0.315 ; i_ENABLE_P2S        ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 1.756      ;
; 0.318 ; i_ENABLE_P2S        ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 2.273      ;
; 0.399 ; i_ENABLE_P2S        ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.817      ; 2.340      ;
; 0.400 ; i_ENABLE_P2S        ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.817      ; 2.341      ;
; 0.400 ; i_ENABLE_P2S        ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.817      ; 2.341      ;
; 0.400 ; i_ENABLE_P2S        ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.817      ; 2.341      ;
; 0.401 ; w_REG[13]~_emulated ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.523      ;
; 0.403 ; w_REG[12]~_emulated ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.525      ;
; 0.404 ; w_REG[15]~_emulated ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.526      ;
; 0.404 ; w_REG[14]~_emulated ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.526      ;
; 0.412 ; w_REG[3]~_emulated  ; w_REG[4]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.037      ; 0.533      ;
; 0.412 ; i_ENABLE_P2S        ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.866      ;
; 0.412 ; i_ENABLE_P2S        ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.866      ;
; 0.413 ; i_ENABLE_P2S        ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.867      ;
; 0.459 ; i_ENABLE_P2S        ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.913      ;
; 0.460 ; i_ENABLE_P2S        ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.914      ;
; 0.461 ; i_ENABLE_P2S        ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.915      ;
; 0.462 ; i_ENABLE_P2S        ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 1.916      ;
; 0.464 ; i_ENABLE_P2S        ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.892      ;
; 0.467 ; w_REG[8]~_emulated  ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; i_ENABLE_P2S        ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.895      ;
; 0.467 ; i_ENABLE_P2S        ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.895      ;
; 0.468 ; i_ENABLE_P2S        ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.896      ;
; 0.470 ; w_REG[7]~_emulated  ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.592      ;
; 0.470 ; i_ENABLE_P2S        ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.898      ;
; 0.470 ; i_ENABLE_P2S        ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.898      ;
; 0.471 ; w_REG[4]~_emulated  ; w_REG[5]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.037      ; 0.592      ;
; 0.472 ; w_REG[9]~_emulated  ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.594      ;
; 0.475 ; w_REG[5]~_emulated  ; w_REG[6]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.037      ; 0.596      ;
; 0.481 ; w_REG[11]~_emulated ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.603      ;
; 0.485 ; w_REG[10]~_emulated ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.038      ; 0.607      ;
; 0.487 ; i_ENABLE_P2S        ; o_SDA~en            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 1.889      ;
; 0.518 ; i_ENABLE_P2S        ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.946      ;
; 0.518 ; i_ENABLE_P2S        ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.946      ;
; 0.519 ; i_ENABLE_P2S        ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.947      ;
; 0.520 ; w_REG[2]~_emulated  ; w_REG[3]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.037      ; 0.641      ;
; 0.520 ; i_ENABLE_P2S        ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.948      ;
; 0.521 ; i_ENABLE_P2S        ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.949      ;
; 0.522 ; i_ENABLE_P2S        ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 1.950      ;
; 0.528 ; i_ENABLE_P2S        ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.482      ;
; 0.529 ; i_ENABLE_P2S        ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.483      ;
; 0.530 ; i_ENABLE_P2S        ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.484      ;
; 0.562 ; w_REG[1]~_emulated  ; w_REG[2]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; -0.188     ; 0.458      ;
; 0.570 ; i_ENABLE_P2S        ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.524      ;
; 0.570 ; i_ENABLE_P2S        ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.524      ;
; 0.571 ; i_ENABLE_P2S        ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.525      ;
; 0.571 ; i_ENABLE_P2S        ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.830      ; 2.525      ;
; 0.573 ; w_REG[6]~_emulated  ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.037      ; 0.694      ;
; 0.593 ; i_ENABLE_P2S        ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.521      ;
; 0.596 ; i_ENABLE_P2S        ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.524      ;
; 0.596 ; i_ENABLE_P2S        ; o_SDA~en            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 2.498      ;
; 0.598 ; i_ENABLE_P2S        ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.526      ;
; 0.599 ; i_ENABLE_P2S        ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.527      ;
; 0.600 ; i_ENABLE_P2S        ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.528      ;
; 0.601 ; i_ENABLE_P2S        ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.529      ;
; 0.605 ; cont[15]            ; cont[15]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.028      ; 0.717      ;
; 0.615 ; cont[12]            ; cont[12]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.028      ; 0.727      ;
; 0.625 ; cont[7]             ; cont[7]             ; i_SCL        ; i_SCL       ; 0.000        ; 0.028      ; 0.737      ;
; 0.636 ; cont[6]             ; cont[6]             ; i_SCL        ; i_SCL       ; 0.000        ; 0.028      ; 0.748      ;
; 0.636 ; i_ENABLE_P2S        ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.038      ;
; 0.639 ; cont[14]            ; cont[14]            ; i_SCL        ; i_SCL       ; 0.000        ; 0.028      ; 0.751      ;
; 0.640 ; i_ENABLE_P2S        ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.042      ;
; 0.641 ; i_ENABLE_P2S        ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.569      ;
; 0.641 ; i_ENABLE_P2S        ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.569      ;
; 0.641 ; i_ENABLE_P2S        ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.569      ;
; 0.643 ; i_ENABLE_P2S        ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.045      ;
; 0.643 ; i_ENABLE_P2S        ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.571      ;
; 0.644 ; i_ENABLE_P2S        ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.046      ;
; 0.644 ; i_ENABLE_P2S        ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.572      ;
; 0.645 ; i_ENABLE_P2S        ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 2.573      ;
; 0.648 ; i_ENABLE_P2S        ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.050      ;
; 0.656 ; i_ENABLE_P2S        ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 2.558      ;
; 0.658 ; i_ENABLE_P2S        ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 2.560      ;
; 0.658 ; i_ENABLE_P2S        ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 2.560      ;
; 0.661 ; i_ENABLE_P2S        ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 2.563      ;
; 0.665 ; i_ENABLE_P2S        ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.067      ;
; 0.665 ; i_ENABLE_P2S        ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.067      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'i_SCL'                                                              ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -2.620 ; cont[12]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[12]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[12]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[12]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[14]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[14]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[14]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.620 ; cont[14]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.547      ;
; -2.603 ; cont[12]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[12]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[12]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[12]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[12]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[12]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[12]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.603 ; cont[14]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.551      ;
; -2.593 ; cont[12]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[12]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.593 ; cont[14]  ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.507      ;
; -2.562 ; cont[4]   ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.489      ;
; -2.562 ; cont[4]   ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.489      ;
; -2.562 ; cont[4]   ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.489      ;
; -2.562 ; cont[4]   ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.489      ;
; -2.561 ; cont[7]   ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.488      ;
; -2.561 ; cont[7]   ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.488      ;
; -2.561 ; cont[7]   ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.488      ;
; -2.561 ; cont[7]   ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.060     ; 3.488      ;
; -2.545 ; cont[27]  ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[27]  ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[27]  ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[27]  ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[27]  ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[27]  ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[27]  ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.021     ; 3.511      ;
; -2.545 ; cont[4]   ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.545 ; cont[4]   ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.545 ; cont[4]   ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.545 ; cont[4]   ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.545 ; cont[4]   ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.545 ; cont[4]   ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.545 ; cont[4]   ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.493      ;
; -2.544 ; cont[27]  ; cont[16] ; i_SCL        ; i_SCL       ; 1.000        ; -0.024     ; 3.507      ;
; -2.544 ; cont[27]  ; cont[17] ; i_SCL        ; i_SCL       ; 1.000        ; -0.024     ; 3.507      ;
; -2.544 ; cont[27]  ; cont[18] ; i_SCL        ; i_SCL       ; 1.000        ; -0.024     ; 3.507      ;
; -2.544 ; cont[27]  ; cont[19] ; i_SCL        ; i_SCL       ; 1.000        ; -0.024     ; 3.507      ;
; -2.544 ; cont[7]   ; cont[1]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.544 ; cont[7]   ; cont[2]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.544 ; cont[7]   ; cont[3]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.544 ; cont[7]   ; cont[8]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.544 ; cont[7]   ; cont[9]  ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.544 ; cont[7]   ; cont[10] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.544 ; cont[7]   ; cont[11] ; i_SCL        ; i_SCL       ; 1.000        ; -0.039     ; 3.492      ;
; -2.535 ; cont[4]   ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[22] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[21] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.535 ; cont[4]   ; cont[20] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.449      ;
; -2.534 ; cont[7]   ; cont[23] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[28] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[30] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[31] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[29] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[27] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[26] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[25] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
; -2.534 ; cont[7]   ; cont[24] ; i_SCL        ; i_SCL       ; 1.000        ; -0.073     ; 3.448      ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'i_SCL'                                                                            ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; 1.296 ; i_ENABLE_P2S ; w_REG[1]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 2.014      ; 2.934      ;
; 1.330 ; i_ENABLE_P2S ; w_REG[1]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 2.014      ; 3.468      ;
; 1.338 ; i_ENABLE_P2S ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.740      ;
; 1.338 ; i_ENABLE_P2S ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.740      ;
; 1.338 ; i_ENABLE_P2S ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.740      ;
; 1.338 ; i_ENABLE_P2S ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.740      ;
; 1.338 ; i_ENABLE_P2S ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.740      ;
; 1.339 ; i_ENABLE_P2S ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.741      ;
; 1.339 ; i_ENABLE_P2S ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.741      ;
; 1.339 ; i_ENABLE_P2S ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.741      ;
; 1.339 ; i_ENABLE_P2S ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.741      ;
; 1.339 ; i_ENABLE_P2S ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.741      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[7]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[8]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[9]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[10]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[11]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[12]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[13]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[14]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; w_REG[15]~_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.343 ; i_ENABLE_P2S ; o_SDA~reg0_emulated ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.245      ;
; 1.529 ; i_ENABLE_P2S ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 2.984      ;
; 1.532 ; i_ENABLE_P2S ; w_REG[2]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.934      ;
; 1.532 ; i_ENABLE_P2S ; w_REG[3]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.934      ;
; 1.532 ; i_ENABLE_P2S ; w_REG[4]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.934      ;
; 1.532 ; i_ENABLE_P2S ; w_REG[5]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.934      ;
; 1.532 ; i_ENABLE_P2S ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.778      ; 2.934      ;
; 1.566 ; i_ENABLE_P2S ; w_REG[2]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.468      ;
; 1.566 ; i_ENABLE_P2S ; w_REG[3]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.468      ;
; 1.566 ; i_ENABLE_P2S ; w_REG[4]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.468      ;
; 1.566 ; i_ENABLE_P2S ; w_REG[5]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.468      ;
; 1.566 ; i_ENABLE_P2S ; w_REG[6]~_emulated  ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.778      ; 3.468      ;
; 1.653 ; i_ENABLE_P2S ; cont[0]~_emulated   ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.608      ;
; 1.728 ; i_ENABLE_P2S ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.728 ; i_ENABLE_P2S ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.831      ; 3.183      ;
; 1.882 ; i_ENABLE_P2S ; cont[4]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[5]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[6]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[7]             ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[12]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[13]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[14]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.882 ; i_ENABLE_P2S ; cont[15]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.831      ; 3.837      ;
; 1.908 ; i_ENABLE_P2S ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[22]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[23]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[24]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[25]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[26]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[27]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[28]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[29]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[30]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.908 ; i_ENABLE_P2S ; cont[31]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.804      ; 3.336      ;
; 1.912 ; i_ENABLE_P2S ; cont[1]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.912 ; i_ENABLE_P2S ; cont[2]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.912 ; i_ENABLE_P2S ; cont[3]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.912 ; i_ENABLE_P2S ; cont[8]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.912 ; i_ENABLE_P2S ; cont[9]             ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.912 ; i_ENABLE_P2S ; cont[10]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.912 ; i_ENABLE_P2S ; cont[11]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.830      ; 3.366      ;
; 1.917 ; i_ENABLE_P2S ; cont[16]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 3.358      ;
; 1.917 ; i_ENABLE_P2S ; cont[17]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 3.358      ;
; 1.917 ; i_ENABLE_P2S ; cont[18]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 3.358      ;
; 1.917 ; i_ENABLE_P2S ; cont[19]            ; i_ENABLE_P2S ; i_SCL       ; -0.500       ; 1.817      ; 3.358      ;
; 1.979 ; cont[2]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.237      ; 2.300      ;
; 2.021 ; cont[2]      ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.106      ;
; 2.021 ; cont[2]      ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.106      ;
; 2.021 ; cont[2]      ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.106      ;
; 2.021 ; cont[2]      ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.106      ;
; 2.021 ; cont[2]      ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.106      ;
; 2.022 ; cont[2]      ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.107      ;
; 2.022 ; cont[2]      ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.107      ;
; 2.022 ; cont[2]      ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.107      ;
; 2.022 ; cont[2]      ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.107      ;
; 2.022 ; cont[2]      ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.107      ;
; 2.032 ; cont[9]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.237      ; 2.353      ;
; 2.036 ; cont[23]     ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.262      ; 2.382      ;
; 2.047 ; cont[3]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.237      ; 2.368      ;
; 2.052 ; cont[1]      ; w_REG[1]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.237      ; 2.373      ;
; 2.074 ; cont[9]      ; w_REG[12]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.159      ;
; 2.074 ; cont[9]      ; w_REG[13]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.159      ;
; 2.074 ; cont[9]      ; w_REG[14]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.159      ;
; 2.074 ; cont[9]      ; w_REG[15]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.159      ;
; 2.074 ; cont[9]      ; o_SDA~reg0_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.159      ;
; 2.075 ; cont[9]      ; w_REG[7]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.160      ;
; 2.075 ; cont[9]      ; w_REG[8]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.160      ;
; 2.075 ; cont[9]      ; w_REG[9]~_emulated  ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.160      ;
; 2.075 ; cont[9]      ; w_REG[10]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.160      ;
; 2.075 ; cont[9]      ; w_REG[11]~_emulated ; i_SCL        ; i_SCL       ; 0.000        ; 0.001      ; 2.160      ;
; 2.075 ; i_ENABLE_P2S ; cont[20]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 4.003      ;
; 2.075 ; i_ENABLE_P2S ; cont[21]            ; i_ENABLE_P2S ; i_SCL       ; 0.000        ; 1.804      ; 4.003      ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_SCL'                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_SCL ; Rise       ; i_SCL               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[17]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[18]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[19]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[20]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[21]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[22]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[23]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[24]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[25]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[26]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[27]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[28]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[29]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[30]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[31]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; cont[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_CTRL_P2S~reg0     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_SDA~en            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; o_SDA~reg0_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_SCL ; Fall       ; w_REG[9]~_emulated  ;
; -0.127 ; 0.089        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_CTRL_P2S~reg0     ;
; -0.125 ; 0.091        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[1]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_SDA~en            ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; o_SDA~reg0_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[10]~_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[11]~_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[12]~_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[13]~_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[14]~_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[15]~_emulated ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[2]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[3]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[4]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[5]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[6]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[7]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[8]~_emulated  ;
; -0.098 ; 0.118        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; w_REG[9]~_emulated  ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[20]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[21]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[22]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[23]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[24]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[25]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[26]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[27]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[28]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[29]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[30]            ;
; -0.009 ; 0.207        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[31]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[0]~_emulated   ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[12]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[13]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[14]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[15]            ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[4]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[5]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[6]             ;
; -0.003 ; 0.213        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[7]             ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[16]            ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[17]            ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[18]            ;
; 0.002  ; 0.218        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[19]            ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[10]            ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[11]            ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[1]             ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[2]             ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[3]             ;
; 0.009  ; 0.225        ; 0.216          ; High Pulse Width ; i_SCL ; Fall       ; cont[8]             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_ENABLE_P2S'                                                             ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S                 ;
; -0.032 ; -0.032       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[1]~73                  ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; o_SDA~1|datad                ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[11]~33|datad           ;
; -0.030 ; -0.030       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[12]~29|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[13]~25|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[14]~21|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[15]~17|datad           ;
; -0.029 ; -0.029       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[1]~73|datac            ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[4]~61|datad            ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[5]~57|datad            ;
; -0.027 ; -0.027       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[9]~41|datad            ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; o_SDA~1                      ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[11]~33                 ;
; -0.026 ; -0.026       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[12]~29                 ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[2]~69|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[3]~65|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[6]~53|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[7]~49|datad            ;
; -0.026 ; -0.026       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[8]~45|datad            ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[13]~25                 ;
; -0.025 ; -0.025       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[15]~17                 ;
; -0.024 ; -0.024       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[14]~21                 ;
; -0.023 ; -0.023       ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; w_REG[10]~37|datad           ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[4]~61                  ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[5]~57                  ;
; -0.023 ; -0.023       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[9]~41                  ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[2]~69                  ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[3]~65                  ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[6]~53                  ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[7]~49                  ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[8]~45                  ;
; -0.019 ; -0.019       ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Fall       ; w_REG[10]~37                 ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|inclk[0] ;
; 0.004  ; 0.004        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|outclk   ;
; 0.034  ; 0.034        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10|datad           ;
; 0.038  ; 0.038        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~10|combout         ;
; 0.046  ; 0.046        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~9|datad            ;
; 0.050  ; 0.050        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~9|combout          ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~8|datad            ;
; 0.062  ; 0.062        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; process_0~8|combout          ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|o         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|i         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|i         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; i_ENABLE_P2S~input|o         ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~8|combout          ;
; 0.942  ; 0.942        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~8|datad            ;
; 0.948  ; 0.948        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~9|combout          ;
; 0.953  ; 0.953        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~9|datad            ;
; 0.959  ; 0.959        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10|combout         ;
; 0.964  ; 0.964        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10|datad           ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|inclk[0] ;
; 0.994  ; 0.994        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; process_0~10clkctrl|outclk   ;
; 1.017  ; 1.017        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[10]~37                 ;
; 1.020  ; 1.020        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[2]~69                  ;
; 1.020  ; 1.020        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[3]~65                  ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[4]~61                  ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[5]~57                  ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[6]~53                  ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[7]~49                  ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[8]~45                  ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[9]~41                  ;
; 1.022  ; 1.022        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[10]~37|datad           ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; o_SDA~1                      ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[11]~33                 ;
; 1.023  ; 1.023        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[12]~29                 ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[13]~25                 ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[14]~21                 ;
; 1.024  ; 1.024        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[15]~17                 ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[2]~69|datad            ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[3]~65|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[4]~61|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[5]~57|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[6]~53|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[7]~49|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[8]~45|datad            ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[9]~41|datad            ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; o_SDA~1|datad                ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[11]~33|datad           ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[12]~29|datad           ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[14]~21|datad           ;
; 1.028  ; 1.028        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[1]~73|datac            ;
; 1.029  ; 1.029        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[13]~25|datad           ;
; 1.029  ; 1.029        ; 0.000          ; High Pulse Width ; i_ENABLE_P2S ; Rise       ; w_REG[15]~17|datad           ;
; 1.031  ; 1.031        ; 0.000          ; Low Pulse Width  ; i_ENABLE_P2S ; Fall       ; w_REG[1]~73                  ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; -0.298 ; 0.317  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; -0.677 ; -0.094 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; -0.536 ; 0.046  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; -0.630 ; -0.045 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; -0.513 ; 0.069  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; -0.637 ; -0.041 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; -0.420 ; 0.181  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; -0.449 ; 0.131  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; -0.443 ; 0.153  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; -0.444 ; 0.162  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; -0.423 ; 0.173  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; -0.452 ; 0.145  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; -0.482 ; 0.111  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; -0.437 ; 0.159  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; -0.478 ; 0.119  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; -0.298 ; 0.317  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; -0.514 ; 0.083  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; 0.944  ; 1.580  ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; 0.677  ; 1.287  ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; 0.673  ; 1.270  ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; 0.673  ; 1.279  ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; 0.698  ; 1.304  ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; 0.644  ; 1.254  ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; 0.796  ; 1.421  ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; 0.779  ; 1.369  ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; 0.778  ; 1.384  ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; 0.786  ; 1.405  ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; 0.773  ; 1.391  ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; 0.788  ; 1.408  ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; 0.743  ; 1.358  ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; 0.799  ; 1.417  ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; 0.760  ; 1.380  ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; 0.944  ; 1.580  ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; 3.449  ; 4.095  ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; 2.517  ; 2.832  ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 1.206  ; 0.639  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; 1.206  ; 0.639  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; 1.129  ; 0.561  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; 1.145  ; 0.579  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; 1.123  ; 0.559  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; 1.152  ; 0.571  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; 1.033  ; 0.452  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; 1.042  ; 0.481  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; 1.043  ; 0.467  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; 1.040  ; 0.449  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; 1.037  ; 0.460  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; 1.052  ; 0.474  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; 1.094  ; 0.520  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; 1.036  ; 0.460  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; 1.073  ; 0.496  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.903  ; 0.308  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; 1.035  ; 0.453  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; -0.409 ; -1.007 ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; -0.419 ; -1.021 ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; -0.448 ; -1.019 ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; -0.416 ; -1.015 ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; -0.441 ; -1.038 ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; -0.409 ; -1.007 ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; -0.534 ; -1.150 ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; -0.519 ; -1.097 ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; -0.518 ; -1.110 ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; -0.524 ; -1.133 ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; -0.510 ; -1.121 ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; -0.525 ; -1.137 ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; -0.481 ; -1.089 ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; -0.535 ; -1.146 ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; -0.499 ; -1.111 ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; -0.675 ; -1.304 ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; 0.285  ; -0.316 ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; -0.158 ; -0.464 ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 4.337 ; 4.321 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 5.433 ; 5.470 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 3.975 ; 4.014 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 5.528 ; 5.512 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 3.665 ; 3.711 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 3.665 ; 3.711 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 3.900 ; 3.937 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 4.038 ; 4.061 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 3.846 ;       ;       ; 4.428 ;
; i_RST      ; o_SDA       ; 4.941 ; 4.925 ; 5.183 ; 5.249 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 3.760 ;       ;       ; 4.335 ;
; i_RST      ; o_SDA       ; 4.343 ; 4.333 ; 4.571 ; 4.617 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_SDA     ; i_SCL      ; 4.435 ; 4.431 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; o_SDA     ; i_SCL      ; 3.523 ; 3.523 ; Fall       ; i_SCL           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; o_SDA     ; i_SCL      ; 4.505     ; 4.505     ; Fall       ; i_SCL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; o_SDA     ; i_SCL      ; 3.591     ; 3.649     ; Fall       ; i_SCL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -8.321   ; 0.175 ; -5.142   ; 1.296   ; -3.000              ;
;  i_ENABLE_P2S    ; N/A      ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  i_SCL           ; -8.321   ; 0.175 ; -5.142   ; 1.296   ; -3.000              ;
; Design-wide TNS  ; -270.759 ; 0.0   ; -224.915 ; 0.0     ; -58.777             ;
;  i_ENABLE_P2S    ; N/A      ; N/A   ; N/A      ; N/A     ; -3.822              ;
;  i_SCL           ; -270.759 ; 0.000 ; -224.915 ; 0.000   ; -54.955             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 0.139  ; 0.589  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; -0.511 ; -0.065 ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; -0.307 ; 0.163  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; -0.449 ; 0.011  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; -0.249 ; 0.205  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; -0.434 ; 0.021  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; -0.040 ; 0.381  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; -0.127 ; 0.290  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; -0.091 ; 0.341  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; -0.049 ; 0.368  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; -0.051 ; 0.370  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; -0.097 ; 0.314  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; -0.159 ; 0.269  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; -0.081 ; 0.326  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; -0.142 ; 0.284  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.139  ; 0.589  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; -0.218 ; 0.233  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; 2.234  ; 2.718  ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; 1.778  ; 2.267  ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; 1.744  ; 2.241  ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; 1.750  ; 2.247  ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; 1.799  ; 2.291  ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; 1.731  ; 2.203  ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; 2.006  ; 2.465  ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; 1.945  ; 2.374  ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; 1.971  ; 2.416  ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; 2.027  ; 2.464  ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; 1.960  ; 2.419  ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; 1.990  ; 2.441  ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; 1.910  ; 2.377  ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; 2.005  ; 2.449  ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; 1.948  ; 2.411  ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; 2.234  ; 2.718  ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; 6.980  ; 7.173  ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; 5.044  ; 5.130  ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; i_DATA[*]    ; i_ENABLE_P2S ; 1.466  ; 1.061  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[0]   ; i_ENABLE_P2S ; 1.466  ; 1.061  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[1]   ; i_ENABLE_P2S ; 1.359  ; 0.940  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[2]   ; i_ENABLE_P2S ; 1.372  ; 0.964  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[3]   ; i_ENABLE_P2S ; 1.329  ; 0.928  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[4]   ; i_ENABLE_P2S ; 1.359  ; 0.954  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[5]   ; i_ENABLE_P2S ; 1.134  ; 0.772  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[6]   ; i_ENABLE_P2S ; 1.183  ; 0.817  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[7]   ; i_ENABLE_P2S ; 1.159  ; 0.797  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[8]   ; i_ENABLE_P2S ; 1.112  ; 0.770  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[9]   ; i_ENABLE_P2S ; 1.144  ; 0.798  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[10]  ; i_ENABLE_P2S ; 1.167  ; 0.807  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[11]  ; i_ENABLE_P2S ; 1.243  ; 0.876  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[12]  ; i_ENABLE_P2S ; 1.147  ; 0.792  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[13]  ; i_ENABLE_P2S ; 1.202  ; 0.843  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[14]  ; i_ENABLE_P2S ; 0.934  ; 0.585  ; Fall       ; i_ENABLE_P2S    ;
;  i_DATA[15]  ; i_ENABLE_P2S ; 1.153  ; 0.771  ; Fall       ; i_ENABLE_P2S    ;
; i_DATA[*]    ; i_SCL        ; -0.409 ; -1.007 ; Fall       ; i_SCL           ;
;  i_DATA[0]   ; i_SCL        ; -0.419 ; -1.021 ; Fall       ; i_SCL           ;
;  i_DATA[1]   ; i_SCL        ; -0.448 ; -1.019 ; Fall       ; i_SCL           ;
;  i_DATA[2]   ; i_SCL        ; -0.416 ; -1.015 ; Fall       ; i_SCL           ;
;  i_DATA[3]   ; i_SCL        ; -0.441 ; -1.038 ; Fall       ; i_SCL           ;
;  i_DATA[4]   ; i_SCL        ; -0.409 ; -1.007 ; Fall       ; i_SCL           ;
;  i_DATA[5]   ; i_SCL        ; -0.534 ; -1.150 ; Fall       ; i_SCL           ;
;  i_DATA[6]   ; i_SCL        ; -0.519 ; -1.097 ; Fall       ; i_SCL           ;
;  i_DATA[7]   ; i_SCL        ; -0.518 ; -1.110 ; Fall       ; i_SCL           ;
;  i_DATA[8]   ; i_SCL        ; -0.524 ; -1.133 ; Fall       ; i_SCL           ;
;  i_DATA[9]   ; i_SCL        ; -0.510 ; -1.121 ; Fall       ; i_SCL           ;
;  i_DATA[10]  ; i_SCL        ; -0.525 ; -1.137 ; Fall       ; i_SCL           ;
;  i_DATA[11]  ; i_SCL        ; -0.481 ; -1.089 ; Fall       ; i_SCL           ;
;  i_DATA[12]  ; i_SCL        ; -0.535 ; -1.146 ; Fall       ; i_SCL           ;
;  i_DATA[13]  ; i_SCL        ; -0.499 ; -1.111 ; Fall       ; i_SCL           ;
;  i_DATA[14]  ; i_SCL        ; -0.675 ; -1.304 ; Fall       ; i_SCL           ;
; i_ENABLE_P2S ; i_SCL        ; 0.285  ; -0.316 ; Fall       ; i_SCL           ;
; i_RST        ; i_SCL        ; -0.158 ; -0.464 ; Fall       ; i_SCL           ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 6.723 ; 6.657 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 8.608 ; 8.609 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 6.124 ; 6.138 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 8.851 ; 8.871 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+--------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+--------------+-------+-------+------------+-----------------+
; o_SDA      ; i_ENABLE_P2S ; 3.665 ; 3.711 ; Rise       ; i_ENABLE_P2S    ;
; o_SDA      ; i_ENABLE_P2S ; 3.665 ; 3.711 ; Fall       ; i_ENABLE_P2S    ;
; o_CTRL_P2S ; i_SCL        ; 3.900 ; 3.937 ; Fall       ; i_SCL           ;
; o_SDA      ; i_SCL        ; 4.038 ; 4.061 ; Fall       ; i_SCL           ;
+------------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 6.419 ;       ;       ; 6.843 ;
; i_RST      ; o_SDA       ; 8.289 ; 8.223 ; 8.332 ; 8.403 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; i_DATA[15] ; o_SDA       ; 3.760 ;       ;       ; 4.335 ;
; i_RST      ; o_SDA       ; 4.343 ; 4.333 ; 4.571 ; 4.617 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_CTRL_P2S    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_SDA         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_SCL                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_RST                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ENABLE_P2S            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[15]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[14]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[13]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[12]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[11]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[10]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[9]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[8]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_DATA[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_CTRL_P2S    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; o_SDA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_CTRL_P2S    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; o_SDA         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; i_ENABLE_P2S ; i_SCL    ; 0        ; 0        ; 114      ; 145      ;
; i_SCL        ; i_SCL    ; 0        ; 0        ; 0        ; 3568     ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; i_ENABLE_P2S ; i_SCL    ; 0        ; 0        ; 114      ; 145      ;
; i_SCL        ; i_SCL    ; 0        ; 0        ; 0        ; 3568     ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Recovery Transfers                                                  ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; i_ENABLE_P2S ; i_SCL    ; 0        ; 0        ; 48       ; 48       ;
; i_SCL        ; i_SCL    ; 0        ; 0        ; 0        ; 1536     ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Removal Transfers                                                   ;
+--------------+----------+----------+----------+----------+----------+
; From Clock   ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+----------+----------+----------+----------+----------+
; i_ENABLE_P2S ; i_SCL    ; 0        ; 0        ; 48       ; 48       ;
; i_SCL        ; i_SCL    ; 0        ; 0        ; 0        ; 1536     ;
+--------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 40    ; 40   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon Dec 03 04:34:53 2018
Info: Command: quartus_sta P2S -c P2S
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'P2S.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_SCL i_SCL
    Info (332105): create_clock -period 1.000 -name i_ENABLE_P2S i_ENABLE_P2S
Warning (332125): Found combinational loop of 6 nodes
    Warning (332126): Node "process_0~10|combout"
    Warning (332126): Node "cont[31]~40|datac"
    Warning (332126): Node "cont[31]~40|combout"
    Warning (332126): Node "cont[0]~2|dataa"
    Warning (332126): Node "cont[0]~2|combout"
    Warning (332126): Node "process_0~10|datab"
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.321
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.321            -270.759 i_SCL 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 i_SCL 
Info (332146): Worst-case recovery slack is -5.142
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.142            -224.915 i_SCL 
Info (332146): Worst-case removal slack is 2.291
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.291               0.000 i_SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.000 i_SCL 
    Info (332119):    -3.000              -3.000 i_ENABLE_P2S 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -7.477
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.477            -240.583 i_SCL 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 i_SCL 
Info (332146): Worst-case recovery slack is -4.570
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.570            -200.059 i_SCL 
Info (332146): Worst-case removal slack is 2.057
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.057               0.000 i_SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.000 i_SCL 
    Info (332119):    -3.000              -3.000 i_ENABLE_P2S 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.306
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.306            -134.553 i_SCL 
Info (332146): Worst-case hold slack is 0.175
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.175               0.000 i_SCL 
Info (332146): Worst-case recovery slack is -2.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.620            -111.469 i_SCL 
Info (332146): Worst-case removal slack is 1.296
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.296               0.000 i_SCL 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.955 i_SCL 
    Info (332119):    -3.000              -3.822 i_ENABLE_P2S 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 4707 megabytes
    Info: Processing ended: Mon Dec 03 04:34:56 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


