TimeQuest Timing Analyzer report for M6800_MIKBUG
Sat Jun 26 22:41:39 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w_cpuClk'
 12. Slow Model Setup: 'i_CLOCK_50'
 13. Slow Model Setup: 'i_SerSelect'
 14. Slow Model Hold: 'i_SerSelect'
 15. Slow Model Hold: 'w_cpuClk'
 16. Slow Model Hold: 'i_CLOCK_50'
 17. Slow Model Recovery: 'i_CLOCK_50'
 18. Slow Model Recovery: 'i_SerSelect'
 19. Slow Model Removal: 'i_SerSelect'
 20. Slow Model Removal: 'i_CLOCK_50'
 21. Slow Model Minimum Pulse Width: 'i_CLOCK_50'
 22. Slow Model Minimum Pulse Width: 'i_SerSelect'
 23. Slow Model Minimum Pulse Width: 'w_cpuClk'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'w_cpuClk'
 34. Fast Model Setup: 'i_CLOCK_50'
 35. Fast Model Setup: 'i_SerSelect'
 36. Fast Model Hold: 'i_SerSelect'
 37. Fast Model Hold: 'w_cpuClk'
 38. Fast Model Hold: 'i_CLOCK_50'
 39. Fast Model Recovery: 'i_CLOCK_50'
 40. Fast Model Recovery: 'i_SerSelect'
 41. Fast Model Removal: 'i_SerSelect'
 42. Fast Model Removal: 'i_CLOCK_50'
 43. Fast Model Minimum Pulse Width: 'i_CLOCK_50'
 44. Fast Model Minimum Pulse Width: 'i_SerSelect'
 45. Fast Model Minimum Pulse Width: 'w_cpuClk'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; M6800_MIKBUG                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; i_CLOCK_50  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_CLOCK_50 }  ;
; i_SerSelect ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_SerSelect } ;
; w_cpuClk    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w_cpuClk }    ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow Model Fmax Summary                           ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 52.95 MHz  ; 52.95 MHz       ; w_cpuClk    ;      ;
; 54.6 MHz   ; 54.6 MHz        ; i_CLOCK_50  ;      ;
; 126.01 MHz ; 126.01 MHz      ; i_SerSelect ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow Model Setup Summary              ;
+-------------+---------+---------------+
; Clock       ; Slack   ; End Point TNS ;
+-------------+---------+---------------+
; w_cpuClk    ; -17.886 ; -2136.533     ;
; i_CLOCK_50  ; -17.314 ; -8262.063     ;
; i_SerSelect ; -6.244  ; -175.312      ;
+-------------+---------+---------------+


+--------------------------------------+
; Slow Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -3.445 ; -81.849       ;
; w_cpuClk    ; -1.996 ; -6.379        ;
; i_CLOCK_50  ; 0.426  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -2.539 ; -75.980       ;
; i_SerSelect ; 2.786  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Slow Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -2.479 ; -22.941       ;
; i_CLOCK_50  ; 2.415  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.567 ; -3435.501       ;
; i_SerSelect ; -1.777 ; -75.977         ;
; w_cpuClk    ; -0.742 ; -323.512        ;
+-------------+--------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w_cpuClk'                                                                                                           ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -17.886 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.939     ;
; -17.800 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.853     ;
; -17.714 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.767     ;
; -17.636 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.689     ;
; -17.628 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.681     ;
; -17.610 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.504     ;
; -17.560 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.454     ;
; -17.554 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 16.251     ;
; -17.550 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.603     ;
; -17.542 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.595     ;
; -17.525 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.419     ;
; -17.524 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.418     ;
; -17.500 ; cpu68:cpu1|state.jsr1_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 18.110     ;
; -17.482 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.535     ;
; -17.477 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 16.174     ;
; -17.474 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.368     ;
; -17.464 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.517     ;
; -17.461 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.978     ; 16.523     ;
; -17.460 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 18.070     ;
; -17.456 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.509     ;
; -17.452 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 18.480     ;
; -17.445 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.403     ;
; -17.439 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.333     ;
; -17.438 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.332     ;
; -17.427 ; cpu68:cpu1|state.int_accb_state    ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.321     ;
; -17.426 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.384     ;
; -17.414 ; cpu68:cpu1|state.jsr1_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 18.024     ;
; -17.406 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 16.103     ;
; -17.396 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.449     ;
; -17.388 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.282     ;
; -17.384 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.978     ; 16.446     ;
; -17.380 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.437      ; 18.857     ;
; -17.378 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.431     ;
; -17.377 ; cpu68:cpu1|state.rts_hi_state      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.335     ;
; -17.375 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 18.403     ;
; -17.374 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.268     ;
; -17.374 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.984     ;
; -17.370 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[9]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.423     ;
; -17.369 ; cpu68:cpu1|state.pshx_hi_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.263     ;
; -17.359 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.317     ;
; -17.353 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.247     ;
; -17.352 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.246     ;
; -17.341 ; cpu68:cpu1|state.int_accb_state    ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.235     ;
; -17.340 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.298     ;
; -17.339 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 16.036     ;
; -17.329 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.223     ;
; -17.328 ; cpu68:cpu1|state.jsr1_state        ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.938     ;
; -17.313 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.978     ; 16.375     ;
; -17.310 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.363     ;
; -17.304 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 18.332     ;
; -17.302 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.196     ;
; -17.298 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.908     ;
; -17.295 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.348     ;
; -17.294 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.437      ; 18.771     ;
; -17.293 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 15.990     ;
; -17.292 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|cc[3]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 18.318     ;
; -17.292 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.345     ;
; -17.291 ; cpu68:cpu1|state.rts_hi_state      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.249     ;
; -17.288 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.182     ;
; -17.288 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.898     ;
; -17.284 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|ea[8]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.337     ;
; -17.283 ; cpu68:cpu1|state.pshx_hi_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.177     ;
; -17.273 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.231     ;
; -17.267 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.161     ;
; -17.266 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.160     ;
; -17.262 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 15.959     ;
; -17.262 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 15.959     ;
; -17.255 ; cpu68:cpu1|state.int_accb_state    ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.149     ;
; -17.254 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.212     ;
; -17.250 ; cpu68:cpu1|state.pshx_lo_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.144     ;
; -17.246 ; cpu68:cpu1|state.rti_ixh_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.204     ;
; -17.243 ; cpu68:cpu1|state.psha_state        ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.137     ;
; -17.242 ; cpu68:cpu1|state.jsr1_state        ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.852     ;
; -17.236 ; cpu68:cpu1|op_code[0]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 15.933     ;
; -17.224 ; cpu68:cpu1|state.decode_state      ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.277     ;
; -17.216 ; cpu68:cpu1|state.bsr_state         ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.110     ;
; -17.215 ; cpu68:cpu1|op_code[1]              ; cpu68:cpu1|cc[3]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.014     ; 18.241     ;
; -17.212 ; cpu68:cpu1|state.int_cc_state      ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.822     ;
; -17.209 ; cpu68:cpu1|state.immediate16_state ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.262     ;
; -17.208 ; cpu68:cpu1|state.fetch_state       ; cpu68:cpu1|pc[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.437      ; 18.685     ;
; -17.206 ; cpu68:cpu1|state.extended_state    ; cpu68:cpu1|ea[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.013      ; 18.259     ;
; -17.205 ; cpu68:cpu1|state.rts_hi_state      ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.163     ;
; -17.202 ; cpu68:cpu1|state.int_ixh_state     ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.096     ;
; -17.202 ; cpu68:cpu1|state.bsr1_state        ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.430     ; 17.812     ;
; -17.200 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.978     ; 16.262     ;
; -17.197 ; cpu68:cpu1|state.pshx_hi_state     ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.091     ;
; -17.196 ; cpu68:cpu1|op_code[3]              ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 15.893     ;
; -17.193 ; cpu68:cpu1|op_code[7]              ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.356     ; 15.877     ;
; -17.191 ; cpu68:cpu1|op_code[2]              ; cpu68:cpu1|cc[2]  ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.012     ; 18.219     ;
; -17.191 ; cpu68:cpu1|op_code[4]              ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -2.343     ; 15.888     ;
; -17.190 ; cpu68:cpu1|state.int_pcl_state     ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.084     ;
; -17.187 ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.145     ;
; -17.181 ; cpu68:cpu1|state.jsr_state         ; cpu68:cpu1|ea[11] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.075     ;
; -17.180 ; cpu68:cpu1|state.int_ixl_state     ; cpu68:cpu1|ea[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.074     ;
; -17.176 ; cpu68:cpu1|state.pshb_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.070     ;
; -17.169 ; cpu68:cpu1|state.int_accb_state    ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.063     ;
; -17.169 ; cpu68:cpu1|op_code[5]              ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.978     ; 16.231     ;
; -17.168 ; cpu68:cpu1|state.rti_ixl_state     ; cpu68:cpu1|ea[12] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.082     ; 18.126     ;
; -17.164 ; cpu68:cpu1|state.pshx_lo_state     ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.146     ; 18.058     ;
; -17.163 ; cpu68:cpu1|state.pulb_state        ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.475     ; 17.728     ;
+---------+------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.314 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.442     ;
; -17.305 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.426     ;
; -17.298 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.405     ;
; -17.296 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.173      ; 18.423     ;
; -17.275 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.380     ;
; -17.254 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.382     ;
; -17.243 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 18.367     ;
; -17.238 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.359     ;
; -17.231 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.352     ;
; -17.220 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.348     ;
; -17.216 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.344     ;
; -17.215 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.297     ;
; -17.207 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.335     ;
; -17.198 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.279     ;
; -17.193 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.275     ;
; -17.191 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.319     ;
; -17.182 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.310     ;
; -17.181 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.263     ;
; -17.176 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.257     ;
; -17.173 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.301     ;
; -17.173 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.294     ;
; -17.166 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.273     ;
; -17.164 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.173      ; 18.291     ;
; -17.164 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.246     ;
; -17.164 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.245     ;
; -17.152 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.214     ;
; -17.152 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.214     ;
; -17.149 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.225     ;
; -17.148 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.230     ;
; -17.143 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.151      ; 18.248     ;
; -17.142 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.224     ;
; -17.140 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.216     ;
; -17.138 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.220     ;
; -17.135 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.107      ; 18.196     ;
; -17.135 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.107      ; 18.196     ;
; -17.134 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.210     ;
; -17.133 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.215     ;
; -17.132 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.207     ;
; -17.131 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.212     ;
; -17.130 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.212     ;
; -17.128 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.188     ;
; -17.126 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.188     ;
; -17.123 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.198     ;
; -17.122 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.250     ;
; -17.121 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.202     ;
; -17.119 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.179     ;
; -17.117 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.192     ;
; -17.116 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.127      ; 18.197     ;
; -17.114 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.125      ; 18.193     ;
; -17.112 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.172     ;
; -17.111 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.170      ; 18.235     ;
; -17.111 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 18.170     ;
; -17.109 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.107      ; 18.170     ;
; -17.106 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.227     ;
; -17.103 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.179     ;
; -17.103 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.186     ;
; -17.102 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 18.161     ;
; -17.101 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.163     ;
; -17.101 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.163     ;
; -17.099 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.167      ; 18.220     ;
; -17.098 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.125      ; 18.177     ;
; -17.098 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.181     ;
; -17.098 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.174     ;
; -17.097 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.179     ;
; -17.097 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.175     ;
; -17.095 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.105      ; 18.154     ;
; -17.093 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.169     ;
; -17.092 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.125      ; 18.171     ;
; -17.091 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.173     ;
; -17.090 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.129      ; 18.173     ;
; -17.089 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.165     ;
; -17.088 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.216     ;
; -17.087 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.163     ;
; -17.087 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.169     ;
; -17.086 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.161     ;
; -17.086 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.168     ;
; -17.084 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.212     ;
; -17.083 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.122      ; 18.159     ;
; -17.082 ; SBCTextDisplayRGB:vdu|cursorHoriz[4] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.153      ; 18.189     ;
; -17.082 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.164     ;
; -17.081 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.159     ;
; -17.081 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.163     ;
; -17.077 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.137     ;
; -17.076 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.151     ;
; -17.075 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.137     ;
; -17.075 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.203     ;
; -17.075 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.108      ; 18.137     ;
; -17.075 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.124      ; 18.153     ;
; -17.073 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.155     ;
; -17.070 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.121      ; 18.145     ;
; -17.069 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.151     ;
; -17.068 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.172      ; 18.194     ;
; -17.068 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.128     ;
; -17.065 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.147     ;
; -17.063 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.125      ; 18.142     ;
; -17.061 ; SBCTextDisplayRGB:vdu|startAddr[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~porta_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.106      ; 18.121     ;
; -17.059 ; SBCTextDisplayRGB:vdu|startAddr[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.165      ; 18.178     ;
; -17.059 ; SBCTextDisplayRGB:vdu|cursorHoriz[5] ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.174      ; 18.187     ;
; -17.058 ; SBCTextDisplayRGB:vdu|charHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.107      ; 18.119     ;
; -17.057 ; SBCTextDisplayRGB:vdu|startAddr[6]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.128      ; 18.139     ;
+---------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.244 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 7.277      ;
; -6.082 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 7.105      ;
; -6.082 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 7.111      ;
; -6.011 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 7.044      ;
; -5.864 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 6.897      ;
; -5.789 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.026     ; 6.803      ;
; -5.751 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.028     ; 6.763      ;
; -5.744 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 6.759      ;
; -5.723 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 6.746      ;
; -5.690 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 6.706      ;
; -5.667 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 6.700      ;
; -5.664 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.017      ; 6.721      ;
; -5.656 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.696      ;
; -5.645 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 6.660      ;
; -5.595 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.028     ; 6.607      ;
; -5.587 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.028     ; 6.599      ;
; -5.573 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.613      ;
; -5.568 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.026     ; 6.582      ;
; -5.523 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 6.539      ;
; -5.491 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 6.535      ;
; -5.478 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.028      ; 6.546      ;
; -5.472 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 6.488      ;
; -5.452 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 6.467      ;
; -5.449 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.026     ; 6.463      ;
; -5.417 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.457      ;
; -5.409 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.449      ;
; -5.365 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 6.380      ;
; -5.358 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 6.402      ;
; -5.353 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 6.369      ;
; -5.333 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 6.377      ;
; -5.264 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 6.297      ;
; -5.260 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 6.283      ;
; -5.249 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.026     ; 6.263      ;
; -5.181 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.210      ;
; -5.173 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.011     ; 6.202      ;
; -5.153 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 6.176      ;
; -5.121 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 6.137      ;
; -5.111 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 6.127      ;
; -5.103 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 6.147      ;
; -5.088 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 6.132      ;
; -5.038 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 6.082      ;
; -5.007 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.047      ;
; -4.998 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 6.038      ;
; -4.912 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.028      ; 5.980      ;
; -4.908 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 5.941      ;
; -4.903 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.028      ; 5.971      ;
; -4.867 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 5.900      ;
; -4.851 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.891      ;
; -4.843 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.883      ;
; -4.842 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.882      ;
; -4.834 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.874      ;
; -4.821 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 5.854      ;
; -4.719 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.759      ;
; -4.719 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.759      ;
; -4.719 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.759      ;
; -4.719 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.759      ;
; -4.719 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.759      ;
; -4.719 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.759      ;
; -4.502 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.542      ;
; -4.502 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.542      ;
; -4.502 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.542      ;
; -4.502 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.542      ;
; -4.502 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.542      ;
; -4.502 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.542      ;
; -4.499 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 5.515      ;
; -4.461 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.501      ;
; -4.461 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.501      ;
; -4.461 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.501      ;
; -4.461 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.501      ;
; -4.461 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.501      ;
; -4.461 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.501      ;
; -4.322 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 5.355      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.336      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.336      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.336      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.336      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.336      ;
; -4.296 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.336      ;
; -4.277 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 5.300      ;
; -4.276 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.316      ;
; -4.276 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.316      ;
; -4.276 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.316      ;
; -4.276 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.316      ;
; -4.276 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.316      ;
; -4.276 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.316      ;
; -4.188 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.228      ;
; -4.188 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.228      ;
; -4.188 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.228      ;
; -4.188 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.228      ;
; -4.188 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.228      ;
; -4.188 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 5.228      ;
; -4.099 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 5.115      ;
; -4.004 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.004      ; 5.048      ;
; -3.980 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 4.996      ;
; -3.908 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 4.941      ;
; -3.899 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 4.932      ;
; -3.879 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.007     ; 4.912      ;
; -3.766 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.017     ; 4.789      ;
; -3.664 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 4.679      ;
; -3.650 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 4.665      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_SerSelect'                                                                                                                             ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.445 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 5.200      ; 1.561      ;
; -3.257 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.527      ; 1.576      ;
; -3.193 ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 5.149      ; 1.762      ;
; -2.737 ; bufferedUART:acia|rxBuffer~56      ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.101      ; 2.670      ;
; -2.736 ; bufferedUART:acia|rxBuffer~129     ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.101      ; 2.671      ;
; -2.727 ; bufferedUART:acia|rxBuffer~106     ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.101      ; 2.680      ;
; -2.718 ; bufferedUART:acia|rxBuffer~70      ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.095      ; 2.683      ;
; -2.574 ; bufferedUART:acia|rxBuffer~81      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.089      ; 2.821      ;
; -2.553 ; bufferedUART:acia|rxBuffer~102     ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.101      ; 2.854      ;
; -2.550 ; bufferedUART:acia|rxBuffer~121     ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.084      ; 2.840      ;
; -2.346 ; bufferedUART:acia|rxBuffer~137     ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.104      ; 3.064      ;
; -2.342 ; bufferedUART:acia|rxBuffer~104     ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.103      ; 3.067      ;
; -2.339 ; bufferedUART:acia|rxBuffer~66      ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.074      ; 3.041      ;
; -2.312 ; bufferedUART:acia|rxBuffer~126     ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.092      ; 3.086      ;
; -2.304 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.091      ; 3.093      ;
; -2.304 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.091      ; 3.093      ;
; -2.287 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.205      ; 4.224      ;
; -2.255 ; bufferedUART:acia|rxBuffer~63      ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.075      ; 3.126      ;
; -2.250 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.083      ; 3.139      ;
; -2.250 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.083      ; 3.139      ;
; -2.153 ; bufferedUART:acia|rxBuffer~100     ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.099      ; 3.252      ;
; -2.145 ; bufferedUART:acia|rxBuffer~32      ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.080      ; 3.241      ;
; -2.142 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.678      ;
; -2.139 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.681      ;
; -2.139 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.681      ;
; -2.139 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.681      ;
; -2.139 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.681      ;
; -2.139 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.681      ;
; -2.139 ; SBCTextDisplayRGB:vdu|func_reset   ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.514      ; 2.681      ;
; -2.105 ; cpu68:cpu1|pc[6]                   ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.343      ; 3.544      ;
; -2.002 ; bufferedUART:acia|rxBuffer~115     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.090      ; 3.394      ;
; -1.992 ; SBCTextDisplayRGB:vdu|kbBuffer~61  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.516      ; 2.830      ;
; -1.988 ; bufferedUART:acia|rxBuffer~38      ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.083      ; 3.401      ;
; -1.960 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.082      ; 3.428      ;
; -1.960 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.082      ; 3.428      ;
; -1.960 ; bufferedUART:acia|rxBuffer~47      ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.075      ; 3.421      ;
; -1.948 ; cpu68:cpu1|state.pula_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.318      ; 3.676      ;
; -1.947 ; SBCTextDisplayRGB:vdu|kbBuffer~38  ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.505      ; 2.864      ;
; -1.945 ; cpu68:cpu1|pc[5]                   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.369      ; 3.730      ;
; -1.915 ; SBCTextDisplayRGB:vdu|kbBuffer~30  ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.502      ; 2.893      ;
; -1.913 ; SBCTextDisplayRGB:vdu|kbBuffer~29  ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.502      ; 2.895      ;
; -1.897 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.101      ; 3.510      ;
; -1.897 ; bufferedUART:acia|func_reset       ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.101      ; 3.510      ;
; -1.888 ; SBCTextDisplayRGB:vdu|kbBuffer~33  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.502      ; 2.920      ;
; -1.884 ; SBCTextDisplayRGB:vdu|kbBuffer~65  ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.516      ; 2.938      ;
; -1.876 ; cpu68:cpu1|state.int_wai_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.723      ; 4.153      ;
; -1.826 ; bufferedUART:acia|rxBuffer~107     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.110      ; 3.590      ;
; -1.820 ; bufferedUART:acia|rxBuffer~123     ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.084      ; 3.570      ;
; -1.815 ; bufferedUART:acia|rxBuffer~87      ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.076      ; 3.567      ;
; -1.811 ; SBCTextDisplayRGB:vdu|kbBuffer~48  ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.510      ; 3.005      ;
; -1.802 ; SBCTextDisplayRGB:vdu|kbBuffer~49  ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.510      ; 3.014      ;
; -1.796 ; bufferedUART:acia|rxBuffer~42      ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.083      ; 3.593      ;
; -1.780 ; SBCTextDisplayRGB:vdu|kbBuffer~66  ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.510      ; 3.036      ;
; -1.778 ; cpu68:cpu1|state.int_wai_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.736      ; 4.264      ;
; -1.774 ; SBCTextDisplayRGB:vdu|kbBuffer~50  ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.510      ; 3.042      ;
; -1.772 ; cpu68:cpu1|pc[8]                   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.367      ; 3.901      ;
; -1.758 ; bufferedUART:acia|rxBuffer~135     ; bufferedUART:acia|dataOut[2]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.096      ; 3.644      ;
; -1.756 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.081      ; 3.631      ;
; -1.749 ; bufferedUART:acia|rxBuffer~120     ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.077      ; 3.634      ;
; -1.747 ; SBCTextDisplayRGB:vdu|kbBuffer~21  ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.500      ; 3.059      ;
; -1.739 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.348      ; 3.915      ;
; -1.719 ; bufferedUART:acia|rxBuffer~60      ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.119      ; 3.706      ;
; -1.715 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.647      ; 4.238      ;
; -1.705 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.179      ; 4.780      ;
; -1.698 ; cpu68:cpu1|pc[14]                  ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.343      ; 3.951      ;
; -1.697 ; bufferedUART:acia|rxBuffer~17      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.090      ; 3.699      ;
; -1.689 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.127      ; 4.744      ;
; -1.633 ; bufferedUART:acia|rxBuffer~73      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.104      ; 3.777      ;
; -1.609 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.190      ; 4.887      ;
; -1.601 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.110      ; 4.815      ;
; -1.585 ; bufferedUART:acia|rxBuffer~67      ; bufferedUART:acia|dataOut[6]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.083      ; 3.804      ;
; -1.583 ; SBCTextDisplayRGB:vdu|kbBuffer~60  ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.529      ; 3.252      ;
; -1.574 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.647      ; 4.379      ;
; -1.535 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.363      ; 4.134      ;
; -1.531 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.647      ; 4.422      ;
; -1.528 ; cpu68:cpu1|state.pulb_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.240      ; 4.018      ;
; -1.493 ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.285      ; 4.098      ;
; -1.476 ; cpu68:cpu1|state.bsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.569      ; 4.399      ;
; -1.470 ; bufferedUART:acia|rxBuffer~41      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.092      ; 3.928      ;
; -1.461 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.645      ; 4.490      ;
; -1.447 ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.348      ; 4.207      ;
; -1.434 ; bufferedUART:acia|rxBuffer~33      ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.088      ; 3.960      ;
; -1.425 ; bufferedUART:acia|rxBuffer~36      ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.098      ; 3.979      ;
; -1.418 ; bufferedUART:acia|rxBuffer~140     ; bufferedUART:acia|dataOut[7]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.114      ; 4.002      ;
; -1.397 ; bufferedUART:acia|rxBuffer~48      ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.075      ; 3.984      ;
; -1.397 ; bufferedUART:acia|rxBuffer~98      ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.080      ; 3.989      ;
; -1.394 ; cpu68:cpu1|state.jsr_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.647      ; 4.559      ;
; -1.393 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.179      ; 5.092      ;
; -1.383 ; cpu68:cpu1|state.int_pcl_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.647      ; 4.570      ;
; -1.379 ; bufferedUART:acia|rxBuffer~117     ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.094      ; 4.021      ;
; -1.378 ; cpu68:cpu1|pc[7]                   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.291      ; 4.219      ;
; -1.373 ; cpu68:cpu1|acca[6]                 ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 4.200      ; 3.133      ;
; -1.372 ; cpu68:cpu1|pc[15]                  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.291      ; 4.225      ;
; -1.365 ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.709      ; 4.650      ;
; -1.362 ; cpu68:cpu1|state.rti_state         ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 6.187      ; 5.131      ;
; -1.357 ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 5.149      ; 3.598      ;
; -1.357 ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 5.149      ; 3.598      ;
; -1.351 ; bufferedUART:acia|rxBuffer~93      ; bufferedUART:acia|dataOut[0]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.112      ; 4.067      ;
; -1.344 ; bufferedUART:acia|rxBuffer~138     ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.095      ; 4.057      ;
; -1.343 ; cpu68:cpu1|state.rti_acca_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 5.763      ; 4.726      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w_cpuClk'                                                                                                                                ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.996 ; bufferedUART:acia|txByteSent       ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.751      ; 1.561      ;
; -1.743 ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteWritten  ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.699      ; 1.762      ;
; -0.838 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.756      ; 4.224      ;
; -0.656 ; cpu68:cpu1|pc[6]                   ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.894      ; 3.544      ;
; -0.499 ; cpu68:cpu1|state.pula_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.869      ; 3.676      ;
; -0.496 ; cpu68:cpu1|pc[5]                   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.920      ; 3.730      ;
; -0.427 ; cpu68:cpu1|state.int_wai_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.274      ; 4.153      ;
; -0.329 ; cpu68:cpu1|state.int_wai_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.287      ; 4.264      ;
; -0.323 ; cpu68:cpu1|pc[8]                   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.918      ; 3.901      ;
; -0.290 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.899      ; 3.915      ;
; -0.266 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.198      ; 4.238      ;
; -0.256 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.730      ; 4.780      ;
; -0.249 ; cpu68:cpu1|pc[14]                  ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.894      ; 3.951      ;
; -0.239 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.677      ; 4.744      ;
; -0.160 ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.741      ; 4.887      ;
; -0.151 ; cpu68:cpu1|state.write16_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.660      ; 4.815      ;
; -0.125 ; cpu68:cpu1|state.psha_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.198      ; 4.379      ;
; -0.086 ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.914      ; 4.134      ;
; -0.082 ; cpu68:cpu1|state.int_acca_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.198      ; 4.422      ;
; -0.078 ; cpu68:cpu1|state.pulb_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.790      ; 4.018      ;
; -0.043 ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.835      ; 4.098      ;
; -0.026 ; cpu68:cpu1|state.bsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.119      ; 4.399      ;
; -0.012 ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.196      ; 4.490      ;
; 0.002  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.899      ; 4.207      ;
; 0.055  ; cpu68:cpu1|state.jsr_state         ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.198      ; 4.559      ;
; 0.056  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.730      ; 5.092      ;
; 0.066  ; cpu68:cpu1|state.int_pcl_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.198      ; 4.570      ;
; 0.072  ; cpu68:cpu1|pc[7]                   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.841      ; 4.219      ;
; 0.076  ; cpu68:cpu1|acca[6]                 ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.751      ; 3.133      ;
; 0.078  ; cpu68:cpu1|pc[15]                  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.841      ; 4.225      ;
; 0.084  ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.260      ; 4.650      ;
; 0.087  ; cpu68:cpu1|state.rti_state         ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.738      ; 5.131      ;
; 0.093  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.699      ; 3.598      ;
; 0.093  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.699      ; 3.598      ;
; 0.106  ; cpu68:cpu1|state.rti_acca_state    ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.314      ; 4.726      ;
; 0.140  ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.172      ; 4.618      ;
; 0.164  ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.710      ;
; 0.164  ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.710      ;
; 0.164  ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.710      ;
; 0.164  ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.710      ;
; 0.164  ; cpu68:cpu1|state.mul_state         ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.710      ;
; 0.176  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.171      ; 4.653      ;
; 0.176  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.171      ; 4.653      ;
; 0.185  ; cpu68:cpu1|state.rti_state         ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.751      ; 5.242      ;
; 0.206  ; cpu68:cpu1|state.bsr1_state        ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.914      ; 4.426      ;
; 0.222  ; cpu68:cpu1|state.bsr_state         ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.183      ; 4.711      ;
; 0.222  ; cpu68:cpu1|state.rti_ixl_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.183      ; 4.711      ;
; 0.223  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.769      ;
; 0.223  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.769      ;
; 0.223  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.769      ;
; 0.223  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.769      ;
; 0.223  ; cpu68:cpu1|state.reset_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.240      ; 4.769      ;
; 0.235  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.171      ; 4.712      ;
; 0.235  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.171      ; 4.712      ;
; 0.245  ; cpu68:cpu1|xreg[7]                 ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 2.690      ; 3.241      ;
; 0.249  ; cpu68:cpu1|state.bsr1_state        ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.835      ; 4.390      ;
; 0.251  ; cpu68:cpu1|pc[13]                  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.920      ; 4.477      ;
; 0.258  ; cpu68:cpu1|state.pulx_hi_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.247      ; 4.811      ;
; 0.285  ; cpu68:cpu1|state.jsr1_state        ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.888      ; 4.479      ;
; 0.295  ; cpu68:cpu1|state.jsr_state         ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.119      ; 4.720      ;
; 0.306  ; cpu68:cpu1|state.int_pcl_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.119      ; 4.731      ;
; 0.309  ; cpu68:cpu1|state.jsr_state         ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.196      ; 4.811      ;
; 0.317  ; cpu68:cpu1|state.rti_cc_state      ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.299      ; 4.922      ;
; 0.318  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.698      ; 3.822      ;
; 0.318  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.698      ; 3.822      ;
; 0.318  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.698      ; 3.822      ;
; 0.318  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.698      ; 3.822      ;
; 0.318  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.698      ; 3.822      ;
; 0.318  ; SBCTextDisplayRGB:vdu|dispByteSent ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 3.698      ; 3.822      ;
; 0.318  ; cpu68:cpu1|state.rti_ixl_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.262      ; 4.886      ;
; 0.320  ; cpu68:cpu1|state.int_pcl_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.196      ; 4.822      ;
; 0.324  ; cpu68:cpu1|state.vect_lo_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.914      ; 4.544      ;
; 0.344  ; cpu68:cpu1|pc[2]                   ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.825      ; 4.475      ;
; 0.346  ; cpu68:cpu1|state.rti_accb_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.288      ; 4.940      ;
; 0.346  ; cpu68:cpu1|state.rti_accb_state    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.288      ; 4.940      ;
; 0.346  ; cpu68:cpu1|state.rti_accb_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.288      ; 4.940      ;
; 0.346  ; cpu68:cpu1|state.rti_accb_state    ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.288      ; 4.940      ;
; 0.346  ; cpu68:cpu1|state.rti_accb_state    ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.288      ; 4.940      ;
; 0.353  ; cpu68:cpu1|state.pula_state        ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.867      ; 4.526      ;
; 0.355  ; cpu68:cpu1|state.rti_cc_state      ; cpu68:cpu1|cc[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.532      ; 2.193      ;
; 0.361  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.754      ; 5.421      ;
; 0.369  ; cpu68:cpu1|state.jsr1_state        ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.819      ; 4.494      ;
; 0.371  ; cpu68:cpu1|state.write16_state     ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.730      ; 5.407      ;
; 0.373  ; cpu68:cpu1|state.pulx_hi_state     ; cpu68:cpu1|xreg[11]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.481      ; 2.160      ;
; 0.382  ; cpu68:cpu1|state.int_pch_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.899      ; 4.587      ;
; 0.398  ; cpu68:cpu1|pc[9]                   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 3.905      ; 4.609      ;
; 0.401  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.877      ;
; 0.401  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.877      ;
; 0.401  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.877      ;
; 0.401  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.877      ;
; 0.401  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.877      ;
; 0.401  ; cpu68:cpu1|state.mul_state         ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.877      ;
; 0.415  ; cpu68:cpu1|state.rti_cc_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.312      ; 5.033      ;
; 0.430  ; cpu68:cpu1|state.write8_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.754      ; 5.490      ;
; 0.460  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.936      ;
; 0.460  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.936      ;
; 0.460  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.936      ;
; 0.460  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.936      ;
; 0.460  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.936      ;
; 0.460  ; cpu68:cpu1|state.reset_state       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 4.170      ; 4.936      ;
+--------+------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                            ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.426 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                               ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.773      ;
; 0.439 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.842      ; 3.852      ;
; 0.447 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                   ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 2.737      ; 3.794      ;
; 0.499 ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                            ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:acia|txd                     ; bufferedUART:acia|txd                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.805      ;
; 0.749 ; SBCTextDisplayRGB:vdu|horizCount[11]      ; SBCTextDisplayRGB:vdu|horizCount[11]                                                                           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[2]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.057      ;
; 0.754 ; w_cpuClkCt[5]                             ; w_cpuClkCt[5]                                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxCurrentByteBuffer[1]                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; bufferedUART:acia|rxCurrentByteBuffer[0]                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; bufferedUART:acia|rxCurrentByteBuffer[1]  ; bufferedUART:acia|rxBuffer~30                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; bufferedUART:acia|rxCurrentByteBuffer[5]  ; bufferedUART:acia|rxBuffer~34                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; w_cpuClkCt[5]                             ; w_cpuClk                                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4] ; SBCTextDisplayRGB:vdu|ps2WriteClkCount[4]                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; bufferedUART:acia|rxCurrentByteBuffer[5]  ; bufferedUART:acia|rxCurrentByteBuffer[4]                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; bufferedUART:acia|rxCurrentByteBuffer[2]  ; bufferedUART:acia|rxBuffer~31                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.756 ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[1]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.062      ;
; 0.762 ; bufferedUART:acia|rxState.idle            ; bufferedUART:acia|rxState.dataBit                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.068      ;
; 0.762 ; bufferedUART:acia|rxInPointer[5]          ; bufferedUART:acia|rxInPointer[5]                                                                               ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.068      ;
; 0.767 ; bufferedUART:acia|txClockCount[5]         ; bufferedUART:acia|txClockCount[5]                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.073      ;
; 0.769 ; bufferedUART:acia|txState.idle            ; bufferedUART:acia|txState.dataBit                                                                              ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.075      ;
; 0.770 ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.clearScreen                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.076      ;
; 0.770 ; SBCTextDisplayRGB:vdu|cursBlinkCount[24]  ; SBCTextDisplayRGB:vdu|cursorOn                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.076      ;
+-------+-------------------------------------------+----------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.539 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.960     ; 2.619      ;
; -2.539 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.960     ; 2.619      ;
; -2.539 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.960     ; 2.619      ;
; -2.539 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.960     ; 2.619      ;
; -2.026 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 3.060      ;
; -2.026 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 3.060      ;
; -2.026 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 3.060      ;
; -2.026 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 3.060      ;
; -2.026 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 3.060      ;
; -2.026 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.006     ; 3.060      ;
; -1.930 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.969     ; 2.001      ;
; -1.930 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.969     ; 2.001      ;
; -1.930 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.969     ; 2.001      ;
; -1.930 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.969     ; 2.001      ;
; -1.745 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 2.790      ;
; -1.745 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 2.790      ;
; -1.745 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 2.790      ;
; -1.745 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.005      ; 2.790      ;
; -1.718 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.753      ;
; -1.718 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.753      ;
; -1.718 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.005     ; 2.753      ;
; -1.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.744      ;
; -1.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.744      ;
; -1.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.744      ;
; -1.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.744      ;
; -1.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.744      ;
; -1.708 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.004     ; 2.744      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.685 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 2.726      ;
; -1.681 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.720      ;
; -1.681 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.720      ;
; -1.681 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.720      ;
; -1.681 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.720      ;
; -1.681 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.720      ;
; -1.681 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; -0.001     ; 2.720      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.786 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.510      ; 2.764      ;
; 2.976 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.108      ; 3.172      ;
; 2.976 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.108      ; 3.172      ;
; 2.976 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.108      ; 3.172      ;
; 2.976 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.108      ; 3.172      ;
; 2.976 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.108      ; 3.172      ;
; 2.976 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 5.108      ; 3.172      ;
; 3.213 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.538      ; 2.365      ;
; 3.213 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.538      ; 2.365      ;
; 3.213 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 4.538      ; 2.365      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.479 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.538      ; 2.365      ;
; -2.479 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.538      ; 2.365      ;
; -2.479 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.538      ; 2.365      ;
; -2.242 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.108      ; 3.172      ;
; -2.242 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.108      ; 3.172      ;
; -2.242 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.108      ; 3.172      ;
; -2.242 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.108      ; 3.172      ;
; -2.242 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.108      ; 3.172      ;
; -2.242 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 5.108      ; 3.172      ;
; -2.052 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 4.510      ; 2.764      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.415 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.720      ;
; 2.415 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.720      ;
; 2.415 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.720      ;
; 2.415 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.720      ;
; 2.415 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.720      ;
; 2.415 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.001     ; 2.720      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.419 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 2.726      ;
; 2.442 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.744      ;
; 2.442 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.744      ;
; 2.442 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.744      ;
; 2.442 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.744      ;
; 2.442 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.744      ;
; 2.442 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.004     ; 2.744      ;
; 2.452 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.753      ;
; 2.452 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.753      ;
; 2.452 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.005     ; 2.753      ;
; 2.479 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 2.790      ;
; 2.479 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 2.790      ;
; 2.479 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 2.790      ;
; 2.479 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.005      ; 2.790      ;
; 2.664 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.969     ; 2.001      ;
; 2.664 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.969     ; 2.001      ;
; 2.664 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.969     ; 2.001      ;
; 2.664 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.969     ; 2.001      ;
; 2.760 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 3.060      ;
; 2.760 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 3.060      ;
; 2.760 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 3.060      ;
; 2.760 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 3.060      ;
; 2.760 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 3.060      ;
; 2.760 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; -0.006     ; 3.060      ;
; 3.273 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.960     ; 2.619      ;
; 3.273 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.960     ; 2.619      ;
; 3.273 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.960     ; 2.619      ;
; 3.273 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.960     ; 2.619      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 2.162  ; 2.162  ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 7.920  ; 7.920  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 7.566  ; 7.566  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 5.446  ; 5.446  ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 4.512  ; 4.512  ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 10.498 ; 10.498 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -1.876 ; -1.876 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -4.967 ; -4.967 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -5.327 ; -5.327 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -5.180 ; -5.180 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -4.246 ; -4.246 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -4.396 ; -4.396 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 8.886 ; 8.886 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 9.249 ; 9.249 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 9.624 ; 9.624 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 8.585 ; 8.585 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 7.866 ; 7.866 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 7.853 ; 7.853 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 7.534 ; 7.534 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 7.901 ; 7.901 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 7.917 ; 7.917 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 7.530 ; 7.530 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 7.941 ; 7.941 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 7.920 ; 7.920 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 8.886 ; 8.886 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 9.249 ; 9.249 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 9.624 ; 9.624 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 8.585 ; 8.585 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 7.866 ; 7.866 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 7.853 ; 7.853 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 7.534 ; 7.534 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 7.901 ; 7.901 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 7.917 ; 7.917 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 7.530 ; 7.530 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 7.941 ; 7.941 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 7.920 ; 7.920 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------+
; Fast Model Setup Summary             ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; w_cpuClk    ; -5.008 ; -555.074      ;
; i_CLOCK_50  ; -4.751 ; -2071.493     ;
; i_SerSelect ; -1.260 ; -27.353       ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Hold Summary              ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -1.253 ; -37.485       ;
; w_cpuClk    ; -0.534 ; -4.374        ;
; i_CLOCK_50  ; -0.523 ; -4.125        ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Recovery Summary          ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_CLOCK_50  ; -0.195 ; -2.765        ;
; i_SerSelect ; 1.437  ; 0.000         ;
+-------------+--------+---------------+


+--------------------------------------+
; Fast Model Removal Summary           ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; i_SerSelect ; -0.709 ; -6.764        ;
; i_CLOCK_50  ; 0.822  ; 0.000         ;
+-------------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------------+--------+-----------------+
; Clock       ; Slack  ; End Point TNS   ;
+-------------+--------+-----------------+
; i_CLOCK_50  ; -2.000 ; -2506.516       ;
; i_SerSelect ; -1.222 ; -51.222         ;
; w_cpuClk    ; -0.500 ; -218.000        ;
+-------------+--------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w_cpuClk'                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                   ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -5.008 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.144      ;
; -4.996 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.132      ;
; -4.981 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.117      ;
; -4.977 ; cpu68:cpu1|state.fetch_state                                                                                                ; cpu68:cpu1|ea[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 6.025      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg              ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.972 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8        ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.832      ;
; -4.970 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.106      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.964 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.969      ;
; -4.961 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.989      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg              ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8        ; cpu68:cpu1|pc[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.948      ;
; -4.949 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.977      ;
; -4.942 ; cpu68:cpu1|state.fetch_state                                                                                                ; cpu68:cpu1|ea[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 5.990      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg              ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.937 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8        ; cpu68:cpu1|ea[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.797      ;
; -4.935 ; cpu68:cpu1|op_code[5]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.071      ;
; -4.934 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.962      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.929 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.934      ;
; -4.923 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.951      ;
; -4.923 ; cpu68:cpu1|op_code[0]                                                                                                       ; cpu68:cpu1|sp[10] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.951      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg              ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8        ; cpu68:cpu1|pc[14] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.533     ; 4.913      ;
; -4.914 ; cpu68:cpu1|op_code[7]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.909     ; 5.037      ;
; -4.911 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.939      ;
; -4.908 ; cpu68:cpu1|op_code[1]                                                                                                       ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.936      ;
; -4.907 ; cpu68:cpu1|state.fetch_state                                                                                                ; cpu68:cpu1|ea[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; 0.016      ; 5.955      ;
; -4.907 ; cpu68:cpu1|op_code[2]                                                                                                       ; cpu68:cpu1|sp[15] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -0.896     ; 5.043      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg              ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.902 ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8        ; cpu68:cpu1|ea[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.672     ; 4.762      ;
; -4.896 ; cpu68:cpu1|op_code[4]                                                                                                       ; cpu68:cpu1|sp[13] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.924      ;
; -4.896 ; cpu68:cpu1|op_code[3]                                                                                                       ; cpu68:cpu1|sp[14] ; w_cpuClk     ; w_cpuClk    ; 1.000        ; -1.004     ; 4.924      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg       ; cpu68:cpu1|ea[15] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.666     ; 4.760      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg0 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg1 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg2 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg3 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg4 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg5 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg6 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg7 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
; -4.894 ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_address_reg8 ; cpu68:cpu1|pc[13] ; i_CLOCK_50   ; w_cpuClk    ; 0.500        ; -0.527     ; 4.899      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_CLOCK_50'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.751 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.836      ;
; -4.750 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.072      ; 5.821      ;
; -4.746 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.837      ;
; -4.737 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.822      ;
; -4.736 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.829      ;
; -4.736 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.829      ;
; -4.732 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.825      ;
; -4.726 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.796      ;
; -4.725 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.818      ;
; -4.720 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.813      ;
; -4.720 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.813      ;
; -4.714 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.799      ;
; -4.713 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.072      ; 5.784      ;
; -4.710 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.801      ;
; -4.710 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.803      ;
; -4.709 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.800      ;
; -4.705 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.088      ; 5.792      ;
; -4.700 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.785      ;
; -4.699 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.792      ;
; -4.699 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.792      ;
; -4.696 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.716     ; 3.512      ;
; -4.696 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.716     ; 3.512      ;
; -4.695 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.788      ;
; -4.690 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.773      ;
; -4.690 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.714     ; 3.508      ;
; -4.689 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.758      ;
; -4.689 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.759      ;
; -4.688 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.781      ;
; -4.685 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.774      ;
; -4.683 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.776      ;
; -4.683 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.776      ;
; -4.678 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.694     ; 3.516      ;
; -4.676 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.759      ;
; -4.676 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.699     ; 3.509      ;
; -4.676 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.699     ; 3.509      ;
; -4.676 ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.699     ; 3.509      ;
; -4.675 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.766      ;
; -4.675 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.766      ;
; -4.674 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.072      ; 5.745      ;
; -4.673 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.764      ;
; -4.673 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.766      ;
; -4.672 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.716     ; 3.488      ;
; -4.672 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.716     ; 3.488      ;
; -4.671 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.762      ;
; -4.668 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.088      ; 5.755      ;
; -4.666 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[6]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.714     ; 3.484      ;
; -4.665 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.733      ;
; -4.664 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.755      ;
; -4.659 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.750      ;
; -4.659 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.750      ;
; -4.654 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[3]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.694     ; 3.492      ;
; -4.652 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[2]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.699     ; 3.485      ;
; -4.652 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[1]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.699     ; 3.485      ;
; -4.652 ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; SBCTextDisplayRGB:vdu|cursorHoriz[0]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.699     ; 3.485      ;
; -4.649 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.738      ;
; -4.649 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg7  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.740      ;
; -4.645 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.730      ;
; -4.645 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.715      ;
; -4.644 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.737      ;
; -4.644 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.729      ;
; -4.643 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.728      ;
; -4.638 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.721      ;
; -4.637 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.706      ;
; -4.637 ; SBCTextDisplayRGB:vdu|cursorHoriz[5]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.072      ; 5.708      ;
; -4.633 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.088      ; 5.720      ;
; -4.633 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.722      ;
; -4.633 ; SBCTextDisplayRGB:vdu|charHoriz[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 5.717      ;
; -4.631 ; SBCTextDisplayRGB:vdu|charHoriz[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.085      ; 5.715      ;
; -4.628 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.721      ;
; -4.627 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.718      ;
; -4.624 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.715      ;
; -4.624 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.715      ;
; -4.624 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.707      ;
; -4.624 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.709      ;
; -4.623 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg1  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.708      ;
; -4.623 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.714      ;
; -4.623 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.714      ;
; -4.622 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.692      ;
; -4.622 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg3  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.707      ;
; -4.621 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg5    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.686      ;
; -4.619 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~porta_address_reg6    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.066      ; 5.684      ;
; -4.619 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.702      ;
; -4.619 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.689      ;
; -4.619 ; SBCTextDisplayRGB:vdu|startAddr[6]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.702      ;
; -4.619 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.710      ;
; -4.618 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a1~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.080      ; 5.697      ;
; -4.618 ; SBCTextDisplayRGB:vdu|startAddr[6]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg9    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.687      ;
; -4.617 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg4  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.071      ; 5.687      ;
; -4.616 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[5]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.716     ; 3.432      ;
; -4.616 ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ; SBCTextDisplayRGB:vdu|cursorHoriz[4]                                                                                                                        ; i_SerSelect  ; i_CLOCK_50  ; 0.500        ; -1.716     ; 3.432      ;
; -4.615 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a2~portb_address_reg7    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.084      ; 5.698      ;
; -4.614 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg10   ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.088      ; 5.701      ;
; -4.614 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg6  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.699      ;
; -4.614 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg2  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.094      ; 5.707      ;
; -4.614 ; SBCTextDisplayRGB:vdu|startAddr[6]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.090      ; 5.703      ;
; -4.613 ; SBCTextDisplayRGB:vdu|cursorHoriz[4]   ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.704      ;
; -4.613 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a4~porta_address_reg5  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.086      ; 5.698      ;
; -4.613 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a5~portb_address_reg9  ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.069      ; 5.681      ;
; -4.613 ; SBCTextDisplayRGB:vdu|startAddr[4]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a6~portb_address_reg8    ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.070      ; 5.682      ;
; -4.612 ; SBCTextDisplayRGB:vdu|startAddr[5]     ; SBCTextDisplayRGB:vdu|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_adh2:auto_generated|ram_block1a0~portb_address_reg10 ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.092      ; 5.703      ;
+--------+----------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'i_SerSelect'                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.260 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.010     ; 2.282      ;
; -1.259 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 2.285      ;
; -1.240 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.247      ;
; -1.224 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 2.236      ;
; -1.195 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 2.221      ;
; -1.163 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.170      ;
; -1.159 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 2.185      ;
; -1.153 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.185      ;
; -1.152 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.184      ;
; -1.146 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.153      ;
; -1.144 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.151      ;
; -1.139 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 2.151      ;
; -1.119 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 2.127      ;
; -1.114 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 2.128      ;
; -1.103 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.110      ;
; -1.093 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 2.107      ;
; -1.093 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.015      ; 2.140      ;
; -1.088 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 2.102      ;
; -1.082 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 2.108      ;
; -1.080 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 2.088      ;
; -1.076 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.108      ;
; -1.067 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[5]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.074      ;
; -1.065 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.025      ; 2.122      ;
; -1.062 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.010     ; 2.084      ;
; -1.059 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.091      ;
; -1.045 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.010     ; 2.067      ;
; -1.038 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 2.052      ;
; -1.038 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[3]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 2.046      ;
; -1.033 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.019     ; 2.046      ;
; -1.029 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[6]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.007      ; 2.068      ;
; -1.008 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[1]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.025     ; 2.015      ;
; -1.007 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[2]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.024     ; 2.015      ;
; -1.005 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[5]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.007      ; 2.044      ;
; -0.990 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.022      ;
; -0.985 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.006      ; 2.023      ;
; -0.984 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 2.016      ;
; -0.961 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 1.973      ;
; -0.957 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.971      ;
; -0.940 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[2]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.007      ; 1.979      ;
; -0.913 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.945      ;
; -0.909 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[3]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.007      ; 1.948      ;
; -0.907 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.939      ;
; -0.906 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 1.932      ;
; -0.906 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[4]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 1.918      ;
; -0.902 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.025      ; 1.959      ;
; -0.896 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.928      ;
; -0.896 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.025      ; 1.953      ;
; -0.892 ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; SBCTextDisplayRGB:vdu|dataOut[4]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.007      ; 1.931      ;
; -0.890 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.922      ;
; -0.885 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.917      ;
; -0.885 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.917      ;
; -0.885 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.917      ;
; -0.885 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.917      ;
; -0.885 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.917      ;
; -0.885 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.917      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.872      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.872      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.872      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.872      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.872      ;
; -0.840 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.872      ;
; -0.817 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.849      ;
; -0.817 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.849      ;
; -0.817 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.849      ;
; -0.817 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.849      ;
; -0.817 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.849      ;
; -0.817 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.849      ;
; -0.816 ; bufferedUART:acia|rxReadPointer[3]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 1.842      ;
; -0.798 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.212     ; 1.118      ;
; -0.794 ; bufferedUART:acia|controlReg[5]        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.052     ; 1.274      ;
; -0.793 ; bufferedUART:acia|rxReadPointer[2]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 1.819      ;
; -0.788 ; SBCTextDisplayRGB:vdu|dispByteWritten  ; SBCTextDisplayRGB:vdu|dataOut[1]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.213     ; 1.107      ;
; -0.771 ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.785      ;
; -0.765 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 1.791      ;
; -0.756 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.788      ;
; -0.744 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.776      ;
; -0.744 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.776      ;
; -0.744 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.776      ;
; -0.744 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.776      ;
; -0.744 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.776      ;
; -0.744 ; bufferedUART:acia|rxReadPointer[5]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.776      ;
; -0.738 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[0]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.770      ;
; -0.738 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[3]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.770      ;
; -0.738 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[4]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.770      ;
; -0.738 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[5]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.770      ;
; -0.738 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[2]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.770      ;
; -0.738 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|rxReadPointer[1]     ; i_SerSelect  ; i_SerSelect ; 1.000        ; 0.000      ; 1.770      ;
; -0.700 ; SBCTextDisplayRGB:vdu|controlReg[7]    ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.228     ; 1.004      ;
; -0.697 ; bufferedUART:acia|txByteWritten        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.031     ; 1.198      ;
; -0.672 ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.686      ;
; -0.662 ; bufferedUART:acia|rxReadPointer[4]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 1.688      ;
; -0.658 ; bufferedUART:acia|controlReg[7]        ; bufferedUART:acia|dataOut[7]           ; i_SerSelect  ; i_SerSelect ; 0.500        ; -0.031     ; 1.159      ;
; -0.654 ; bufferedUART:acia|rxReadPointer[0]     ; bufferedUART:acia|dataOut[6]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.020     ; 1.666      ;
; -0.626 ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; SBCTextDisplayRGB:vdu|dataOut[7]       ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.018     ; 1.640      ;
; -0.584 ; bufferedUART:acia|rxReadPointer[1]     ; bufferedUART:acia|dataOut[0]           ; i_SerSelect  ; i_SerSelect ; 1.000        ; -0.006     ; 1.610      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_SerSelect'                                                                                                                           ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.253 ; cpu68:cpu1|state.write16_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.538      ; 1.437      ;
; -1.239 ; cpu68:cpu1|pc[6]                 ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.234      ; 1.147      ;
; -1.196 ; cpu68:cpu1|state.int_wai_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.348      ; 1.304      ;
; -1.195 ; cpu68:cpu1|state.pula_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.223      ; 1.180      ;
; -1.186 ; cpu68:cpu1|pc[8]                 ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.258      ; 1.224      ;
; -1.175 ; cpu68:cpu1|state.int_wai_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.362      ; 1.339      ;
; -1.149 ; cpu68:cpu1|state.jsr1_state      ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.235      ; 1.238      ;
; -1.132 ; cpu68:cpu1|pc[5]                 ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.259      ; 1.279      ;
; -1.114 ; cpu68:cpu1|state.bsr_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.315      ; 1.353      ;
; -1.103 ; cpu68:cpu1|pc[14]                ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.234      ; 1.283      ;
; -1.098 ; cpu68:cpu1|state.jsr1_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.250      ; 1.304      ;
; -1.096 ; cpu68:cpu1|state.write16_state   ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.513      ; 1.569      ;
; -1.088 ; cpu68:cpu1|state.psha_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.315      ; 1.379      ;
; -1.087 ; cpu68:cpu1|state.bsr1_state      ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.235      ; 1.300      ;
; -1.083 ; cpu68:cpu1|state.int_acca_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.315      ; 1.384      ;
; -1.067 ; cpu68:cpu1|state.write16_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.523      ; 1.608      ;
; -1.051 ; cpu68:cpu1|state.rti_state       ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.523      ; 1.624      ;
; -1.050 ; cpu68:cpu1|state.pulx_hi_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.348      ; 1.450      ;
; -1.036 ; cpu68:cpu1|state.jsr_state       ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.315      ; 1.431      ;
; -1.036 ; cpu68:cpu1|state.bsr1_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.250      ; 1.366      ;
; -1.034 ; cpu68:cpu1|state.rti_acca_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.384      ; 1.502      ;
; -1.030 ; cpu68:cpu1|state.rti_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.537      ; 1.659      ;
; -1.019 ; cpu68:cpu1|state.bsr_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.314      ; 1.447      ;
; -1.018 ; cpu68:cpu1|state.int_pcl_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.315      ; 1.449      ;
; -1.001 ; cpu68:cpu1|state.write16_state   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.466      ; 1.617      ;
; -0.992 ; cpu68:cpu1|state.jsr1_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.178      ; 1.338      ;
; -0.986 ; cpu68:cpu1|state.write16_state   ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.513      ; 1.679      ;
; -0.985 ; bufferedUART:acia|rxBuffer~56    ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.738      ; 0.905      ;
; -0.985 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|dataOut[0]       ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.504      ; 0.671      ;
; -0.984 ; bufferedUART:acia|rxBuffer~129   ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.738      ; 0.906      ;
; -0.982 ; cpu68:cpu1|state.write16_state   ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.448      ; 1.618      ;
; -0.980 ; cpu68:cpu1|state.int_pch_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.235      ; 1.407      ;
; -0.979 ; cpu68:cpu1|state.pulb_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.151      ; 1.324      ;
; -0.977 ; cpu68:cpu1|state.rti_ixl_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.349      ; 1.524      ;
; -0.972 ; cpu68:cpu1|state.pulx_hi_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.334      ; 1.514      ;
; -0.966 ; cpu68:cpu1|state.bsr_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.243      ; 1.429      ;
; -0.960 ; bufferedUART:acia|rxBuffer~70    ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.734      ; 0.926      ;
; -0.954 ; cpu68:cpu1|state.bsr_state       ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.300      ; 1.498      ;
; -0.953 ; bufferedUART:acia|rxBuffer~106   ; bufferedUART:acia|dataOut[5]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.738      ; 0.937      ;
; -0.949 ; cpu68:cpu1|state.pula_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.222      ; 1.425      ;
; -0.946 ; cpu68:cpu1|state.vect_lo_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.250      ; 1.456      ;
; -0.943 ; cpu68:cpu1|state.write8_state    ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.537      ; 1.746      ;
; -0.941 ; cpu68:cpu1|state.jsr_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.314      ; 1.525      ;
; -0.938 ; cpu68:cpu1|pc[9]                 ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.244      ; 1.458      ;
; -0.932 ; cpu68:cpu1|state.mul_state       ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.354      ; 1.574      ;
; -0.930 ; cpu68:cpu1|state.bsr1_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.178      ; 1.400      ;
; -0.929 ; bufferedUART:acia|rxBuffer~102   ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.738      ; 0.961      ;
; -0.929 ; cpu68:cpu1|state.int_pch_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.250      ; 1.473      ;
; -0.927 ; bufferedUART:acia|rxBuffer~81    ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.725      ; 0.950      ;
; -0.927 ; cpu68:cpu1|state.rti_pch_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.334      ; 1.559      ;
; -0.926 ; cpu68:cpu1|pc[13]                ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.259      ; 1.485      ;
; -0.923 ; cpu68:cpu1|state.int_pcl_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.314      ; 1.543      ;
; -0.916 ; cpu68:cpu1|state.rti_cc_state    ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.369      ; 1.605      ;
; -0.902 ; cpu68:cpu1|state.rti_ixh_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.348      ; 1.598      ;
; -0.901 ; bufferedUART:acia|rxBuffer~121   ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.721      ; 0.972      ;
; -0.895 ; cpu68:cpu1|state.rti_cc_state    ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.383      ; 1.640      ;
; -0.889 ; cpu68:cpu1|state.bsr_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.290      ; 1.553      ;
; -0.888 ; cpu68:cpu1|state.rti_ixl_state   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.277      ; 1.541      ;
; -0.888 ; cpu68:cpu1|state.jsr_state       ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.243      ; 1.507      ;
; -0.885 ; cpu68:cpu1|pc[7]                 ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.187      ; 1.454      ;
; -0.884 ; bufferedUART:acia|rxBuffer~104   ; bufferedUART:acia|dataOut[3]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.740      ; 1.008      ;
; -0.882 ; cpu68:cpu1|state.rti_ixl_state   ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.324      ; 1.594      ;
; -0.878 ; cpu68:cpu1|state.pulx_lo_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.223      ; 1.497      ;
; -0.877 ; bufferedUART:acia|txByteSent     ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; i_SerSelect ; -0.500       ; 1.768      ; 0.543      ;
; -0.877 ; cpu68:cpu1|state.mul_state       ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.605      ;
; -0.877 ; cpu68:cpu1|state.mul_state       ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.605      ;
; -0.877 ; cpu68:cpu1|state.mul_state       ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.605      ;
; -0.877 ; cpu68:cpu1|state.mul_state       ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.605      ;
; -0.877 ; cpu68:cpu1|state.mul_state       ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.605      ;
; -0.877 ; cpu68:cpu1|state.execute_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.334      ; 1.609      ;
; -0.876 ; cpu68:cpu1|state.rti_pch_state   ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.349      ; 1.625      ;
; -0.876 ; cpu68:cpu1|state.jsr_state       ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.300      ; 1.576      ;
; -0.875 ; cpu68:cpu1|state.read8_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.537      ; 1.814      ;
; -0.872 ; bufferedUART:acia|rxBuffer~137   ; bufferedUART:acia|dataOut[4]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.739      ; 1.019      ;
; -0.872 ; cpu68:cpu1|state.rti_ixl_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.334      ; 1.614      ;
; -0.872 ; cpu68:cpu1|state.write16_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.537      ; 1.817      ;
; -0.872 ; cpu68:cpu1|state.int_ixh_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.314      ; 1.594      ;
; -0.870 ; cpu68:cpu1|state.int_pcl_state   ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.243      ; 1.525      ;
; -0.867 ; cpu68:cpu1|pc[15]                ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.187      ; 1.472      ;
; -0.863 ; cpu68:cpu1|state.pshx_hi_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.314      ; 1.603      ;
; -0.861 ; cpu68:cpu1|state.pulb_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.222      ; 1.513      ;
; -0.860 ; cpu68:cpu1|state.vect_hi_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.235      ; 1.527      ;
; -0.859 ; cpu68:cpu1|state.reset_state     ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.623      ;
; -0.859 ; cpu68:cpu1|state.reset_state     ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.623      ;
; -0.859 ; cpu68:cpu1|state.reset_state     ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.623      ;
; -0.859 ; cpu68:cpu1|state.reset_state     ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.623      ;
; -0.859 ; cpu68:cpu1|state.reset_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.330      ; 1.623      ;
; -0.858 ; cpu68:cpu1|state.int_pcl_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.300      ; 1.594      ;
; -0.854 ; cpu68:cpu1|state.mulea_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.354      ; 1.652      ;
; -0.854 ; cpu68:cpu1|state.rti_accb_state  ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.657      ;
; -0.854 ; cpu68:cpu1|state.rti_accb_state  ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.657      ;
; -0.854 ; cpu68:cpu1|state.rti_accb_state  ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.657      ;
; -0.854 ; cpu68:cpu1|state.rti_accb_state  ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.657      ;
; -0.854 ; cpu68:cpu1|state.rti_accb_state  ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.359      ; 1.657      ;
; -0.851 ; bufferedUART:acia|rxBuffer~126   ; bufferedUART:acia|dataOut[1]           ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.733      ; 1.034      ;
; -0.851 ; cpu68:cpu1|state.jsr1_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.162      ; 1.463      ;
; -0.851 ; cpu68:cpu1|state.vect_lo_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.249      ; 1.550      ;
; -0.843 ; cpu68:cpu1|state.jsr1_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.249      ; 1.558      ;
; -0.842 ; cpu68:cpu1|state.psha_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.314      ; 1.624      ;
; -0.841 ; cpu68:cpu1|state.jsr1_state      ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; i_SerSelect ; 0.000        ; 2.225      ; 1.536      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w_cpuClk'                                                                                                                             ;
+--------+---------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.534 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.819      ; 1.437      ;
; -0.520 ; cpu68:cpu1|pc[6]                ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.515      ; 1.147      ;
; -0.477 ; cpu68:cpu1|state.int_wai_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.629      ; 1.304      ;
; -0.476 ; cpu68:cpu1|state.pula_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.504      ; 1.180      ;
; -0.467 ; cpu68:cpu1|pc[8]                ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.539      ; 1.224      ;
; -0.456 ; cpu68:cpu1|state.int_wai_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.643      ; 1.339      ;
; -0.430 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.516      ; 1.238      ;
; -0.413 ; cpu68:cpu1|pc[5]                ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.540      ; 1.279      ;
; -0.395 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.596      ; 1.353      ;
; -0.384 ; cpu68:cpu1|pc[14]               ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.515      ; 1.283      ;
; -0.379 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.531      ; 1.304      ;
; -0.377 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.794      ; 1.569      ;
; -0.369 ; cpu68:cpu1|state.psha_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.596      ; 1.379      ;
; -0.368 ; cpu68:cpu1|state.bsr1_state     ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.516      ; 1.300      ;
; -0.364 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.596      ; 1.384      ;
; -0.348 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.804      ; 1.608      ;
; -0.332 ; cpu68:cpu1|state.rti_state      ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.804      ; 1.624      ;
; -0.331 ; cpu68:cpu1|state.pulx_hi_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.629      ; 1.450      ;
; -0.317 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.596      ; 1.431      ;
; -0.317 ; cpu68:cpu1|state.bsr1_state     ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.531      ; 1.366      ;
; -0.315 ; cpu68:cpu1|state.rti_acca_state ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.665      ; 1.502      ;
; -0.311 ; cpu68:cpu1|state.rti_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.818      ; 1.659      ;
; -0.300 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.447      ;
; -0.299 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.596      ; 1.449      ;
; -0.284 ; cpu68:cpu1|state.write16_state  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.749      ; 1.617      ;
; -0.275 ; cpu68:cpu1|state.jsr1_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.461      ; 1.338      ;
; -0.267 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.794      ; 1.679      ;
; -0.265 ; cpu68:cpu1|state.write16_state  ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.731      ; 1.618      ;
; -0.262 ; cpu68:cpu1|state.pulb_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.434      ; 1.324      ;
; -0.261 ; cpu68:cpu1|state.int_pch_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.516      ; 1.407      ;
; -0.258 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.630      ; 1.524      ;
; -0.253 ; cpu68:cpu1|state.pulx_hi_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.615      ; 1.514      ;
; -0.249 ; cpu68:cpu1|state.bsr_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.526      ; 1.429      ;
; -0.235 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.581      ; 1.498      ;
; -0.230 ; cpu68:cpu1|state.pula_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.503      ; 1.425      ;
; -0.227 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.531      ; 1.456      ;
; -0.224 ; cpu68:cpu1|state.write8_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.818      ; 1.746      ;
; -0.222 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.525      ;
; -0.219 ; cpu68:cpu1|pc[9]                ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.525      ; 1.458      ;
; -0.213 ; cpu68:cpu1|state.bsr1_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.461      ; 1.400      ;
; -0.213 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.635      ; 1.574      ;
; -0.210 ; cpu68:cpu1|state.int_pch_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.531      ; 1.473      ;
; -0.208 ; cpu68:cpu1|state.rti_pch_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.615      ; 1.559      ;
; -0.207 ; cpu68:cpu1|pc[13]               ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.540      ; 1.485      ;
; -0.204 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.543      ;
; -0.197 ; cpu68:cpu1|state.rti_cc_state   ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.650      ; 1.605      ;
; -0.183 ; cpu68:cpu1|state.rti_ixh_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.629      ; 1.598      ;
; -0.176 ; cpu68:cpu1|state.rti_cc_state   ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.664      ; 1.640      ;
; -0.171 ; cpu68:cpu1|state.rti_ixl_state  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.560      ; 1.541      ;
; -0.171 ; cpu68:cpu1|state.jsr_state      ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.526      ; 1.507      ;
; -0.170 ; cpu68:cpu1|state.bsr_state      ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.571      ; 1.553      ;
; -0.168 ; cpu68:cpu1|pc[7]                ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.470      ; 1.454      ;
; -0.167 ; cpu68:cpu1|state.rti_cc_state   ; cpu68:cpu1|cc[4]                       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.738      ; 0.723      ;
; -0.163 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.605      ; 1.594      ;
; -0.159 ; cpu68:cpu1|state.pulx_lo_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.504      ; 1.497      ;
; -0.158 ; bufferedUART:acia|txByteSent    ; bufferedUART:acia|txByteWritten        ; i_CLOCK_50   ; w_cpuClk    ; -0.500       ; 1.049      ; 0.543      ;
; -0.158 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.605      ;
; -0.158 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.605      ;
; -0.158 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.605      ;
; -0.158 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.605      ;
; -0.158 ; cpu68:cpu1|state.mul_state      ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.605      ;
; -0.158 ; cpu68:cpu1|state.execute_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.615      ; 1.609      ;
; -0.157 ; cpu68:cpu1|state.rti_pch_state  ; bufferedUART:acia|controlReg[5]        ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.630      ; 1.625      ;
; -0.157 ; cpu68:cpu1|state.jsr_state      ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.581      ; 1.576      ;
; -0.156 ; cpu68:cpu1|state.read8_state    ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.818      ; 1.814      ;
; -0.153 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.615      ; 1.614      ;
; -0.153 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.818      ; 1.817      ;
; -0.153 ; cpu68:cpu1|state.int_ixh_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.594      ;
; -0.153 ; cpu68:cpu1|state.int_pcl_state  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.526      ; 1.525      ;
; -0.150 ; cpu68:cpu1|pc[15]               ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.470      ; 1.472      ;
; -0.144 ; cpu68:cpu1|state.pshx_hi_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.603      ;
; -0.142 ; cpu68:cpu1|state.pulb_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.503      ; 1.513      ;
; -0.141 ; cpu68:cpu1|state.vect_hi_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.516      ; 1.527      ;
; -0.140 ; cpu68:cpu1|state.reset_state    ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.623      ;
; -0.140 ; cpu68:cpu1|state.reset_state    ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.623      ;
; -0.140 ; cpu68:cpu1|state.reset_state    ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.623      ;
; -0.140 ; cpu68:cpu1|state.reset_state    ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.623      ;
; -0.140 ; cpu68:cpu1|state.reset_state    ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.611      ; 1.623      ;
; -0.139 ; cpu68:cpu1|state.pulx_hi_state  ; cpu68:cpu1|xreg[11]                    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 0.704      ; 0.717      ;
; -0.139 ; cpu68:cpu1|state.int_pcl_state  ; bufferedUART:acia|txByteLatch[1]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.581      ; 1.594      ;
; -0.135 ; cpu68:cpu1|state.mulea_state    ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.635      ; 1.652      ;
; -0.135 ; cpu68:cpu1|state.rti_accb_state ; bufferedUART:acia|txByteLatch[2]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.640      ; 1.657      ;
; -0.135 ; cpu68:cpu1|state.rti_accb_state ; bufferedUART:acia|txByteLatch[3]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.640      ; 1.657      ;
; -0.135 ; cpu68:cpu1|state.rti_accb_state ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.640      ; 1.657      ;
; -0.135 ; cpu68:cpu1|state.rti_accb_state ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.640      ; 1.657      ;
; -0.135 ; cpu68:cpu1|state.rti_accb_state ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.640      ; 1.657      ;
; -0.134 ; cpu68:cpu1|state.jsr1_state     ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.445      ; 1.463      ;
; -0.132 ; cpu68:cpu1|state.vect_lo_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.530      ; 1.550      ;
; -0.124 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.530      ; 1.558      ;
; -0.123 ; cpu68:cpu1|state.mul_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.550      ; 1.579      ;
; -0.123 ; cpu68:cpu1|state.mul_state      ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.550      ; 1.579      ;
; -0.123 ; cpu68:cpu1|state.psha_state     ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.624      ;
; -0.122 ; cpu68:cpu1|state.jsr1_state     ; bufferedUART:acia|txByteLatch[6]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.506      ; 1.536      ;
; -0.119 ; cpu68:cpu1|state.pula_state     ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.434      ; 1.467      ;
; -0.119 ; cpu68:cpu1|state.rti_ixl_state  ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.629      ; 1.662      ;
; -0.118 ; cpu68:cpu1|state.int_acca_state ; bufferedUART:acia|txByteLatch[0]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.629      ;
; -0.117 ; cpu68:cpu1|state.write16_state  ; bufferedUART:acia|txByteLatch[5]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.794      ; 1.829      ;
; -0.112 ; cpu68:cpu1|state.rti_accb_state ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.595      ; 1.635      ;
; -0.106 ; cpu68:cpu1|state.int_pch_state  ; SBCTextDisplayRGB:vdu|controlReg[7]    ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.461      ; 1.507      ;
; -0.106 ; cpu68:cpu1|pc[12]               ; bufferedUART:acia|txByteLatch[4]       ; w_cpuClk     ; w_cpuClk    ; 0.000        ; 1.515      ; 1.561      ;
+--------+---------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'i_CLOCK_50'                                                                                                                                                                                                                    ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.523 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.490      ; 1.246      ;
; -0.516 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.420      ; 1.197      ;
; -0.506 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.420      ; 1.207      ;
; -0.391 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.502      ; 1.390      ;
; -0.384 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.494      ; 1.389      ;
; -0.378 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a6~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.505      ; 1.406      ;
; -0.372 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.506      ; 1.413      ;
; -0.358 ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.484      ; 1.405      ;
; -0.356 ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.474      ; 1.397      ;
; -0.341 ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; 1.470      ; 1.408      ;
; -0.023 ; w_cpuClk                                  ; InternalRam512B:sram3|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg        ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.490      ; 1.246      ;
; -0.016 ; w_cpuClk                                  ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.420      ; 1.197      ;
; -0.006 ; w_cpuClk                                  ; bufferedUART:acia|func_reset                                                                                          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.420      ; 1.207      ;
; 0.109  ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.502      ; 1.390      ;
; 0.116  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a4~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.494      ; 1.389      ;
; 0.122  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a6~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.505      ; 1.406      ;
; 0.128  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a2~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.506      ; 1.413      ;
; 0.142  ; w_cpuClk                                  ; InternalRam512B:scatchPadRam|altsyncram:altsyncram_component|altsyncram_cra1:auto_generated|ram_block1a0~porta_we_reg ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.484      ; 1.405      ;
; 0.144  ; w_cpuClk                                  ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.474      ; 1.397      ;
; 0.159  ; w_cpuClk                                  ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg          ; w_cpuClk     ; i_CLOCK_50  ; -0.500       ; 1.470      ; 1.408      ;
; 0.201  ; i_SerSelect                               ; SBCTextDisplayRGB:vdu|func_reset                                                                                      ; i_SerSelect  ; i_CLOCK_50  ; 0.000        ; 1.420      ; 1.773      ;
; 0.213  ; i_SerSelect                               ; bufferedUART:acia|func_reset                                                                                          ; i_SerSelect  ; i_CLOCK_50  ; 0.000        ; 1.420      ; 1.785      ;
; 0.215  ; SBCTextDisplayRGB:vdu|hActive             ; SBCTextDisplayRGB:vdu|hActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|vActive             ; SBCTextDisplayRGB:vdu|vActive                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[0]     ; SBCTextDisplayRGB:vdu|charScanLine[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[1]     ; SBCTextDisplayRGB:vdu|charScanLine[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[2]     ; SBCTextDisplayRGB:vdu|charScanLine[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|charScanLine[3]     ; SBCTextDisplayRGB:vdu|charScanLine[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[0]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[1]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[2]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[3]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[4]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[5]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[6]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[8]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[9]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[10]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[11]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[13]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[14]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[15]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[16]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[17]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[18]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[19]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[20]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[21]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[22]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[23]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[24]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[25]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Shift            ; SBCTextDisplayRGB:vdu|ps2Shift                                                                                        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Scroll           ; SBCTextDisplayRGB:vdu|ps2Scroll                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Caps             ; SBCTextDisplayRGB:vdu|ps2Caps                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Num              ; SBCTextDisplayRGB:vdu|ps2Num                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]    ; SBCTextDisplayRGB:vdu|ps2WriteByte2[3]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWRParity          ; SBCTextDisplayRGB:vdu|kbWRParity                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]    ; SBCTextDisplayRGB:vdu|kbWriteTimer[12]                                                                                ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkOut           ; SBCTextDisplayRGB:vdu|ps2ClkOut                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkFiltered      ; SBCTextDisplayRGB:vdu|ps2ClkFiltered                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[3]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|n_kbWR              ; SBCTextDisplayRGB:vdu|n_kbWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]     ; SBCTextDisplayRGB:vdu|kbWriteTimer[7]                                                                                 ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]      ; SBCTextDisplayRGB:vdu|ps2ClkCount[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[0]      ; SBCTextDisplayRGB:vdu|kbInPointer[0]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; BaudRate6850:BaudRateGen|w_serialCount[4] ; BaudRate6850:BaudRateGen|w_serialCount[4]                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxdFiltered             ; bufferedUART:acia|rxdFiltered                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[0]           ; bufferedUART:acia|rxBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[1]           ; bufferedUART:acia|rxBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[2]           ; bufferedUART:acia|rxBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|rxBitCount[3]           ; bufferedUART:acia|rxBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[0]           ; bufferedUART:acia|txBitCount[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[1]           ; bufferedUART:acia|txBitCount[1]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[2]           ; bufferedUART:acia|txBitCount[2]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBitCount[3]           ; bufferedUART:acia|txBitCount[3]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txByteSent              ; bufferedUART:acia|txByteSent                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[2]       ; SBCTextDisplayRGB:vdu|paramCount[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param4[0]           ; SBCTextDisplayRGB:vdu|param4[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param3[0]           ; SBCTextDisplayRGB:vdu|param3[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param2[0]           ; SBCTextDisplayRGB:vdu|param2[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|param1[0]           ; SBCTextDisplayRGB:vdu|param1[0]                                                                                       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.dispWrite ; SBCTextDisplayRGB:vdu|dispState.dispWrite                                                                             ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|pixelCount[1]       ; SBCTextDisplayRGB:vdu|pixelCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispWR              ; SBCTextDisplayRGB:vdu|dispWR                                                                                          ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[2]       ; SBCTextDisplayRGB:vdu|cursorVert[2]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[4]       ; SBCTextDisplayRGB:vdu|cursorVert[4]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|cursorVert[3]       ; SBCTextDisplayRGB:vdu|cursorVert[3]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispState.idle      ; SBCTextDisplayRGB:vdu|dispState.idle                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[0]       ; SBCTextDisplayRGB:vdu|paramCount[0]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|paramCount[1]       ; SBCTextDisplayRGB:vdu|paramCount[1]                                                                                   ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|dispByteSent        ; SBCTextDisplayRGB:vdu|dispByteSent                                                                                    ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[1]      ; SBCTextDisplayRGB:vdu|kbInPointer[1]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|kbInPointer[2]      ; SBCTextDisplayRGB:vdu|kbInPointer[2]                                                                                  ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|ps2Ctrl             ; SBCTextDisplayRGB:vdu|ps2Ctrl                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attInverse          ; SBCTextDisplayRGB:vdu|attInverse                                                                                      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:vdu|attBold             ; SBCTextDisplayRGB:vdu|attBold                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:acia|txBuffer[7]             ; bufferedUART:acia|txBuffer[7]                                                                                         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 0.367      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_CLOCK_50'                                                                                                                              ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.195 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.114     ; 1.113      ;
; -0.195 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.114     ; 1.113      ;
; -0.195 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.114     ; 1.113      ;
; -0.195 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.114     ; 1.113      ;
; -0.136 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.168      ;
; -0.136 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.000      ; 1.168      ;
; -0.066 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.106      ;
; -0.066 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.106      ;
; -0.066 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.106      ;
; -0.066 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.008      ; 1.106      ;
; -0.053 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 1.086      ;
; -0.053 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 1.086      ;
; -0.053 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.001      ; 1.086      ;
; -0.047 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.081      ;
; -0.047 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.081      ;
; -0.047 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.081      ;
; -0.047 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.081      ;
; -0.047 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.081      ;
; -0.047 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.002      ; 1.081      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.034 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.007      ; 1.073      ;
; -0.032 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 1.070      ;
; -0.032 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 1.000        ; 0.006      ; 1.070      ;
; 0.058  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.122     ; 0.852      ;
; 0.058  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.122     ; 0.852      ;
; 0.058  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.122     ; 0.852      ;
; 0.058  ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 1.000        ; -0.122     ; 0.852      ;
+--------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'i_SerSelect'                                                                                                                      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.437 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.489      ; 1.084      ;
; 1.560 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.750      ; 1.222      ;
; 1.560 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.750      ; 1.222      ;
; 1.560 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.750      ; 1.222      ;
; 1.560 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.750      ; 1.222      ;
; 1.560 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.750      ; 1.222      ;
; 1.560 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.750      ; 1.222      ;
; 1.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.514      ; 0.957      ;
; 1.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.514      ; 0.957      ;
; 1.589 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 1.000        ; 1.514      ; 0.957      ;
+-------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_SerSelect'                                                                                                                        ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.709 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.514      ; 0.957      ;
; -0.709 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.514      ; 0.957      ;
; -0.709 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.514      ; 0.957      ;
; -0.680 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[0]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.750      ; 1.222      ;
; -0.680 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[3]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.750      ; 1.222      ;
; -0.680 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[4]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.750      ; 1.222      ;
; -0.680 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[5]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.750      ; 1.222      ;
; -0.680 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[2]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.750      ; 1.222      ;
; -0.680 ; bufferedUART:acia|func_reset     ; bufferedUART:acia|rxReadPointer[1]     ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.750      ; 1.222      ;
; -0.557 ; SBCTextDisplayRGB:vdu|func_reset ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ; i_CLOCK_50   ; i_SerSelect ; 0.000        ; 1.489      ; 1.084      ;
+--------+----------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'i_CLOCK_50'                                                                                                                              ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.822 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[3] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.122     ; 0.852      ;
; 0.822 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[7] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.122     ; 0.852      ;
; 0.822 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[5] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.122     ; 0.852      ;
; 0.822 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[1] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.122     ; 0.852      ;
; 0.912 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 1.070      ;
; 0.912 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 1.070      ;
; 0.912 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 1.070      ;
; 0.912 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 1.070      ;
; 0.912 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 1.070      ;
; 0.912 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.006      ; 1.070      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.914 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|txByteSent           ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.007      ; 1.073      ;
; 0.927 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[0]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.081      ;
; 0.927 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[2]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.081      ;
; 0.927 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[3]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.081      ;
; 0.927 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[4]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.081      ;
; 0.927 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[5]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.081      ;
; 0.927 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxInPointer[1]       ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.002      ; 1.081      ;
; 0.933 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.dataBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 1.086      ;
; 0.933 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.stopBit      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 1.086      ;
; 0.933 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxState.idle         ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.001      ; 1.086      ;
; 0.946 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[0]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.106      ;
; 0.946 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[1]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.106      ;
; 0.946 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[2]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.106      ;
; 0.946 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxBitCount[3]        ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.008      ; 1.106      ;
; 1.016 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[0]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[1]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[2]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[3]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[5]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.168      ;
; 1.016 ; bufferedUART:acia|func_reset           ; bufferedUART:acia|rxClockCount[4]      ; i_CLOCK_50   ; i_CLOCK_50  ; 0.000        ; 0.000      ; 1.168      ;
; 1.075 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[4] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.114     ; 1.113      ;
; 1.075 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[0] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.114     ; 1.113      ;
; 1.075 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[2] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.114     ; 1.113      ;
; 1.075 ; Debouncer:DebounceResetSwitch|o_PinOut ; SBCTextDisplayRGB:vdu|dispAttWRData[6] ; w_cpuClk     ; i_CLOCK_50  ; 0.000        ; -0.114     ; 1.113      ;
+-------+----------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_CLOCK_50'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a3~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a4~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a5~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a6~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam1K:sram2|altsyncram:altsyncram_component|altsyncram_1tp3:auto_generated|ram_block1a7~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; i_CLOCK_50 ; Rise       ; InternalRam2K:sram1|altsyncram:altsyncram_component|altsyncram_9tp3:auto_generated|ram_block1a0~porta_datain_reg0   ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'i_SerSelect'                                                                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; i_SerSelect ; Rise       ; i_SerSelect                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|dataOut[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; SBCTextDisplayRGB:vdu|kbReadPointer[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|controlReg[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|dataOut[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Rise       ; bufferedUART:acia|rxReadPointer[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteLatch[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; i_SerSelect ; Fall       ; bufferedUART:acia|txByteWritten        ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w_cpuClk'                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dig_counter[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|dly4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|o_PinOut        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Rise       ; Debouncer:DebounceResetSwitch|pulse200ms      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|controlReg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteLatch[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; SBCTextDisplayRGB:vdu|dispByteWritten         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[5]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[6]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|controlReg[7]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteLatch[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; bufferedUART:acia|txByteWritten               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[0]                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w_cpuClk ; Fall       ; cpu68:cpu1|acca[1]                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 0.333 ; 0.333 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 3.260 ; 3.260 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 3.180 ; 3.180 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 2.448 ; 2.448 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 2.363 ; 2.363 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 3.365 ; 3.365 ; Fall       ; w_cpuClk        ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.201 ; -0.201 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -2.209 ; -2.209 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -2.349 ; -2.349 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -2.328 ; -2.328 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -2.243 ; -2.243 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -1.100 ; -1.100 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 4.040 ; 4.040 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 4.063 ; 4.063 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 4.173 ; 4.173 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 3.974 ; 3.974 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 3.703 ; 3.703 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 3.694 ; 3.694 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 3.603 ; 3.603 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 3.716 ; 3.716 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 3.722 ; 3.722 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 3.601 ; 3.601 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 3.742 ; 3.742 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 3.726 ; 3.726 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 4.040 ; 4.040 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 4.063 ; 4.063 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 4.173 ; 4.173 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 3.974 ; 3.974 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 3.703 ; 3.703 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 3.694 ; 3.694 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 3.603 ; 3.603 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 3.716 ; 3.716 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 3.722 ; 3.722 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 3.601 ; 3.601 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 3.742 ; 3.742 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 3.726 ; 3.726 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -17.886    ; -3.445  ; -2.539   ; -2.479  ; -2.567              ;
;  i_CLOCK_50      ; -17.314    ; -0.523  ; -2.539   ; 0.822   ; -2.567              ;
;  i_SerSelect     ; -6.244     ; -3.445  ; 1.437    ; -2.479  ; -1.777              ;
;  w_cpuClk        ; -17.886    ; -1.996  ; N/A      ; N/A     ; -0.742              ;
; Design-wide TNS  ; -10573.908 ; -88.228 ; -75.98   ; -22.941 ; -3834.99            ;
;  i_CLOCK_50      ; -8262.063  ; -4.125  ; -75.980  ; 0.000   ; -3435.501           ;
;  i_SerSelect     ; -175.312   ; -81.849 ; 0.000    ; -22.941 ; -75.977             ;
;  w_cpuClk        ; -2136.533  ; -6.379  ; N/A      ; N/A     ; -323.512            ;
+------------------+------------+---------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; 2.162  ; 2.162  ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; 7.920  ; 7.920  ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; 7.566  ; 7.566  ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; 5.446  ; 5.446  ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; 4.512  ; 4.512  ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; 10.498 ; 10.498 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_SerSelect ; i_CLOCK_50 ; -0.201 ; -0.201 ; Rise       ; i_CLOCK_50      ;
; i_USB_txd   ; i_CLOCK_50 ; -2.209 ; -2.209 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk   ; i_CLOCK_50 ; -2.349 ; -2.349 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data  ; i_CLOCK_50 ; -2.328 ; -2.328 ; Rise       ; i_CLOCK_50      ;
; i_n_reset   ; w_cpuClk   ; -2.243 ; -2.243 ; Rise       ; w_cpuClk        ;
; i_SerSelect ; w_cpuClk   ; -1.100 ; -1.100 ; Fall       ; w_cpuClk        ;
+-------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 8.886 ; 8.886 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 9.249 ; 9.249 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 9.624 ; 9.624 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 8.585 ; 8.585 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 7.866 ; 7.866 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 7.853 ; 7.853 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 7.534 ; 7.534 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 7.901 ; 7.901 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 7.917 ; 7.917 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 7.530 ; 7.530 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 7.941 ; 7.941 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 7.920 ; 7.920 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; i_USB_cts  ; i_CLOCK_50 ; 4.040 ; 4.040 ; Rise       ; i_CLOCK_50      ;
; io_ps2Clk  ; i_CLOCK_50 ; 4.063 ; 4.063 ; Rise       ; i_CLOCK_50      ;
; io_ps2Data ; i_CLOCK_50 ; 4.173 ; 4.173 ; Rise       ; i_CLOCK_50      ;
; o_USB_rxd  ; i_CLOCK_50 ; 3.974 ; 3.974 ; Rise       ; i_CLOCK_50      ;
; o_hSync    ; i_CLOCK_50 ; 3.703 ; 3.703 ; Rise       ; i_CLOCK_50      ;
; o_vSync    ; i_CLOCK_50 ; 3.694 ; 3.694 ; Rise       ; i_CLOCK_50      ;
; o_videoB0  ; i_CLOCK_50 ; 3.603 ; 3.603 ; Rise       ; i_CLOCK_50      ;
; o_videoB1  ; i_CLOCK_50 ; 3.716 ; 3.716 ; Rise       ; i_CLOCK_50      ;
; o_videoG0  ; i_CLOCK_50 ; 3.722 ; 3.722 ; Rise       ; i_CLOCK_50      ;
; o_videoG1  ; i_CLOCK_50 ; 3.601 ; 3.601 ; Rise       ; i_CLOCK_50      ;
; o_videoR0  ; i_CLOCK_50 ; 3.742 ; 3.742 ; Rise       ; i_CLOCK_50      ;
; o_videoR1  ; i_CLOCK_50 ; 3.726 ; 3.726 ; Rise       ; i_CLOCK_50      ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141450 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 113      ; 26055    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16070    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 197      ; 0        ; 56       ; 2885121  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50  ; i_CLOCK_50  ; 41141450 ; 0        ; 0        ; 0        ;
; i_SerSelect ; i_CLOCK_50  ; 58       ; 12977    ; 0        ; 0        ;
; w_cpuClk    ; i_CLOCK_50  ; 113      ; 26055    ; 0        ; 0        ;
; i_CLOCK_50  ; i_SerSelect ; 273      ; 0        ; 10       ; 0        ;
; i_SerSelect ; i_SerSelect ; 315      ; 10       ; 0        ; 8        ;
; w_cpuClk    ; i_SerSelect ; 0        ; 1576     ; 0        ; 2830     ;
; i_CLOCK_50  ; w_cpuClk    ; 0        ; 0        ; 16070    ; 0        ;
; i_SerSelect ; w_cpuClk    ; 0        ; 0        ; 1460     ; 884      ;
; w_cpuClk    ; w_cpuClk    ; 197      ; 0        ; 56       ; 2885121  ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Recovery Transfers                                                   ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_CLOCK_50  ; 8        ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+----------------------------------------------------------------------+
; Removal Transfers                                                    ;
+------------+-------------+----------+----------+----------+----------+
; From Clock ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-------------+----------+----------+----------+----------+
; i_CLOCK_50 ; i_CLOCK_50  ; 33       ; 0        ; 0        ; 0        ;
; w_cpuClk   ; i_CLOCK_50  ; 8        ; 0        ; 0        ; 0        ;
; i_CLOCK_50 ; i_SerSelect ; 10       ; 0        ; 0        ; 0        ;
+------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 16    ; 16   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jun 26 22:41:36 2021
Info: Command: quartus_sta M6800_MIKBUG -c M6800_MIKBUG
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'M6800_MIKBUG.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_CLOCK_50 i_CLOCK_50
    Info (332105): create_clock -period 1.000 -name w_cpuClk w_cpuClk
    Info (332105): create_clock -period 1.000 -name i_SerSelect i_SerSelect
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datac  to: combout
    Info (332098): Cell: w_n_if2CS~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.886
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.886     -2136.533 w_cpuClk 
    Info (332119):   -17.314     -8262.063 i_CLOCK_50 
    Info (332119):    -6.244      -175.312 i_SerSelect 
Info (332146): Worst-case hold slack is -3.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.445       -81.849 i_SerSelect 
    Info (332119):    -1.996        -6.379 w_cpuClk 
    Info (332119):     0.426         0.000 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -2.539
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.539       -75.980 i_CLOCK_50 
    Info (332119):     2.786         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -2.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.479       -22.941 i_SerSelect 
    Info (332119):     2.415         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -3435.501 i_CLOCK_50 
    Info (332119):    -1.777       -75.977 i_SerSelect 
    Info (332119):    -0.742      -323.512 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: w_n_if1CS~0  from: datac  to: combout
    Info (332098): Cell: w_n_if2CS~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.008
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.008      -555.074 w_cpuClk 
    Info (332119):    -4.751     -2071.493 i_CLOCK_50 
    Info (332119):    -1.260       -27.353 i_SerSelect 
Info (332146): Worst-case hold slack is -1.253
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.253       -37.485 i_SerSelect 
    Info (332119):    -0.534        -4.374 w_cpuClk 
    Info (332119):    -0.523        -4.125 i_CLOCK_50 
Info (332146): Worst-case recovery slack is -0.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.195        -2.765 i_CLOCK_50 
    Info (332119):     1.437         0.000 i_SerSelect 
Info (332146): Worst-case removal slack is -0.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.709        -6.764 i_SerSelect 
    Info (332119):     0.822         0.000 i_CLOCK_50 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -2506.516 i_CLOCK_50 
    Info (332119):    -1.222       -51.222 i_SerSelect 
    Info (332119):    -0.500      -218.000 w_cpuClk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4570 megabytes
    Info: Processing ended: Sat Jun 26 22:41:39 2021
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


