TimeQuest Timing Analyzer report for F7
Sun Dec 13 16:30:44 2020
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk_50M'
 12. Slow 1200mV 85C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'
 13. Slow 1200mV 85C Model Hold: 'clk_50M'
 14. Slow 1200mV 85C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50M'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'clk_50M'
 29. Slow 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'
 30. Slow 1200mV 0C Model Hold: 'clk_50M'
 31. Slow 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50M'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk_50M'
 45. Fast 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'
 46. Fast 1200mV 0C Model Hold: 'clk_50M'
 47. Fast 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50M'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; F7                                                              ;
; Device Family      ; Cyclone IV E                                                    ;
; Device Name        ; EP4CE22F17C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Enabled                                                         ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_50M                         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50M }                         ;
; Diviseur_50M_1hz:udiv1hz|clkout ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Diviseur_50M_1hz:udiv1hz|clkout } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                           ;
+------------+-----------------+---------------------------------+------------------------------------------------+
; 241.72 MHz ; 241.72 MHz      ; clk_50M                         ;                                                ;
; 535.33 MHz ; 500.0 MHz       ; Diviseur_50M_1hz:udiv1hz|clkout ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.137 ; -63.532       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -0.868 ; -6.237        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -0.085 ; -0.085        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.357  ; 0.000         ;
+---------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -37.000       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -1.000 ; -11.000       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50M'                                                                                                               ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.137 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 4.070      ;
; -3.087 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 4.020      ;
; -3.075 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 4.008      ;
; -3.062 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.995      ;
; -3.048 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.981      ;
; -3.022 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.955      ;
; -2.964 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.897      ;
; -2.963 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.896      ;
; -2.920 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.853      ;
; -2.888 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.821      ;
; -2.856 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.789      ;
; -2.855 ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.788      ;
; -2.847 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.780      ;
; -2.828 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.761      ;
; -2.814 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.747      ;
; -2.803 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.736      ;
; -2.794 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.727      ;
; -2.779 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.712      ;
; -2.737 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.670      ;
; -2.730 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.663      ;
; -2.721 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.654      ;
; -2.705 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.638      ;
; -2.668 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.601      ;
; -2.659 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.592      ;
; -2.625 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.558      ;
; -2.621 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.554      ;
; -2.605 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.538      ;
; -2.551 ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.484      ;
; -2.550 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.483      ;
; -2.528 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.461      ;
; -2.520 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.453      ;
; -2.476 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.409      ;
; -2.475 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.408      ;
; -2.452 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.385      ;
; -2.437 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.370      ;
; -2.419 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.352      ;
; -2.407 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.340      ;
; -2.402 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.335      ;
; -2.402 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.335      ;
; -2.400 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.333      ;
; -2.390 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.323      ;
; -2.385 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.318      ;
; -2.380 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.313      ;
; -2.377 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.310      ;
; -2.373 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.306      ;
; -2.363 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.296      ;
; -2.361 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.294      ;
; -2.361 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.294      ;
; -2.360 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.293      ;
; -2.358 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.291      ;
; -2.357 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.290      ;
; -2.356 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.289      ;
; -2.356 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.289      ;
; -2.355 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.288      ;
; -2.352 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.285      ;
; -2.340 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.273      ;
; -2.337 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.270      ;
; -2.329 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.262      ;
; -2.327 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.260      ;
; -2.325 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.258      ;
; -2.311 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.244      ;
; -2.311 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.244      ;
; -2.310 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.243      ;
; -2.306 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.239      ;
; -2.306 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.239      ;
; -2.305 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.238      ;
; -2.299 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.232      ;
; -2.299 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.232      ;
; -2.298 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.231      ;
; -2.294 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.227      ;
; -2.294 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.227      ;
; -2.293 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.226      ;
; -2.288 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.221      ;
; -2.287 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.220      ;
; -2.286 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.219      ;
; -2.286 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.219      ;
; -2.285 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.218      ;
; -2.285 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.218      ;
; -2.281 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.214      ;
; -2.281 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.214      ;
; -2.280 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.213      ;
; -2.279 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.212      ;
; -2.279 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.212      ;
; -2.278 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.211      ;
; -2.272 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.205      ;
; -2.271 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.204      ;
; -2.269 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.202      ;
; -2.263 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.196      ;
; -2.258 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.191      ;
; -2.258 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.191      ;
; -2.246 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.179      ;
; -2.246 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.179      ;
; -2.245 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.178      ;
; -2.245 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.178      ;
; -2.241 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.174      ;
; -2.241 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.174      ;
; -2.240 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.173      ;
; -2.235 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.062     ; 3.168      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                          ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.868 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.800      ;
; -0.868 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.800      ;
; -0.868 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.800      ;
; -0.671 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.603      ;
; -0.671 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.603      ;
; -0.671 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.603      ;
; -0.650 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.582      ;
; -0.588 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.520      ;
; -0.586 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.518      ;
; -0.553 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.485      ;
; -0.553 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.485      ;
; -0.553 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.485      ;
; -0.543 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.475      ;
; -0.494 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.426      ;
; -0.487 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.419      ;
; -0.477 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.409      ;
; -0.475 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.407      ;
; -0.450 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.382      ;
; -0.391 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.323      ;
; -0.389 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.321      ;
; -0.383 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.315      ;
; -0.366 ; Fonction_F7:uF7|out_F7_led_appuis       ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.298      ;
; -0.325 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.257      ;
; -0.315 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.247      ;
; -0.273 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.205      ;
; -0.271 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.203      ;
; -0.265 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.197      ;
; -0.236 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.168      ;
; -0.219 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.151      ;
; -0.207 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.139      ;
; -0.201 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 1.133      ;
; 0.071  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 0.861      ;
; 0.295  ; Fonction_F7:uF7|out_F7_led_STBY         ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 0.637      ;
; 0.295  ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 0.637      ;
; 0.295  ; Fonction_F7:uF7|out_F7_led_Babord       ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.063     ; 0.637      ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50M'                                                                                                                                   ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.085 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; 0.000        ; 2.184      ; 2.485      ;
; 0.358  ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.577      ;
; 0.519  ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; -0.500       ; 2.184      ; 2.589      ;
; 0.568  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.787      ;
; 0.569  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.788      ;
; 0.569  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.788      ;
; 0.570  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.789      ;
; 0.570  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.789      ;
; 0.571  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.790      ;
; 0.571  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.790      ;
; 0.572  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.791      ;
; 0.572  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.791      ;
; 0.573  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.792      ;
; 0.573  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.792      ;
; 0.574  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.793      ;
; 0.574  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 0.793      ;
; 0.843  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.062      ;
; 0.843  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.062      ;
; 0.844  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.063      ;
; 0.844  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.063      ;
; 0.845  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.064      ;
; 0.845  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.064      ;
; 0.859  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.078      ;
; 0.860  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.079      ;
; 0.860  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.079      ;
; 0.861  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.080      ;
; 0.861  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.080      ;
; 0.862  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.081      ;
; 0.862  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.081      ;
; 0.863  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.082      ;
; 0.863  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.082      ;
; 0.953  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.172      ;
; 0.953  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.172      ;
; 0.954  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.173      ;
; 0.955  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.174      ;
; 0.955  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.174      ;
; 0.956  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.175      ;
; 0.957  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.176      ;
; 0.969  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.188      ;
; 0.970  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.189      ;
; 0.971  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.190      ;
; 0.972  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.191      ;
; 0.972  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.191      ;
; 0.973  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.192      ;
; 0.973  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.192      ;
; 0.973  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.192      ;
; 0.973  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.192      ;
; 0.974  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.193      ;
; 0.975  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.194      ;
; 0.975  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.194      ;
; 0.981  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.200      ;
; 1.004  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.223      ;
; 1.030  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.249      ;
; 1.032  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.251      ;
; 1.037  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.256      ;
; 1.065  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.284      ;
; 1.066  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.285      ;
; 1.067  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.286      ;
; 1.067  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.286      ;
; 1.067  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.286      ;
; 1.068  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.287      ;
; 1.068  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.287      ;
; 1.079  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.298      ;
; 1.081  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.300      ;
; 1.082  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.301      ;
; 1.084  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.303      ;
; 1.085  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.304      ;
; 1.085  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.304      ;
; 1.085  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.304      ;
; 1.085  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.304      ;
; 1.086  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.305      ;
; 1.086  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.305      ;
; 1.087  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.306      ;
; 1.093  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.312      ;
; 1.094  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.313      ;
; 1.114  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.333      ;
; 1.116  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.335      ;
; 1.125  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.344      ;
; 1.142  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.361      ;
; 1.144  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.363      ;
; 1.147  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.366      ;
; 1.149  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.368      ;
; 1.151  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.370      ;
; 1.177  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.396      ;
; 1.178  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.397      ;
; 1.179  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.062      ; 1.398      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                          ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.357 ; Fonction_F7:uF7|out_F7_led_Babord       ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Fonction_F7:uF7|out_F7_led_STBY         ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.577      ;
; 0.537 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.757      ;
; 0.699 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.919      ;
; 0.753 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.973      ;
; 0.777 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 0.997      ;
; 0.786 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.006      ;
; 0.789 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.009      ;
; 0.790 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.010      ;
; 0.793 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.013      ;
; 0.811 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.031      ;
; 0.812 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.032      ;
; 0.814 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.034      ;
; 0.858 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.078      ;
; 0.860 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.080      ;
; 0.890 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.110      ;
; 0.895 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.115      ;
; 0.897 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.117      ;
; 0.901 ; Fonction_F7:uF7|out_F7_led_appuis       ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.121      ;
; 0.952 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.174      ;
; 0.967 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.187      ;
; 0.977 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.197      ;
; 0.980 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.200      ;
; 0.980 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.200      ;
; 0.994 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.214      ;
; 0.997 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.217      ;
; 1.033 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.253      ;
; 1.037 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.257      ;
; 1.042 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.262      ;
; 1.072 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.292      ;
; 1.094 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.314      ;
; 1.096 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.063      ; 1.316      ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_50M'                                                                ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50M ; Rise       ; clk_50M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; clk_50M~input|o                   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|clkout|clk                ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[0]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[12]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[13]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[14]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[15]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[17]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[19]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[20]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[21]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[22]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[23]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[25]|clk              ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[7]|clk               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|state[0]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[10]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[11]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[16]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[18]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[1]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[24]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[26]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[27]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[28]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[29]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[2]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[30]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[31]|clk              ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[3]|clk               ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[4]|clk               ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.285  ; 0.501        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; 0.286  ; 0.502        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; 0.311  ; 0.495        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.312  ; 0.496        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_bip|clk                      ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[0]|clk         ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[1]|clk         ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[2]|clk         ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Babord|clk               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_STBY|clk                 ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_appuis|clk               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[0]|clk                        ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[1]|clk                        ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[2]|clk                        ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Tribord|clk              ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]         ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                        ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]         ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk           ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Tribord|clk              ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_bip|clk                      ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[0]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[1]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[2]|clk         ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Babord|clk               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_STBY|clk                 ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_appuis|clk               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[0]|clk                        ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[1]|clk                        ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.844 ; -0.596 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.361  ; 1.826  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.894 ; -0.759 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.593  ; 1.438  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.822 ; -1.296 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.728  ; 1.585  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.490 ; 7.473 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.040 ; 7.053 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.490 ; 7.473 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.875 ; 6.905 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.853 ; 6.886 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.339 ; 7.321 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.053 ; 7.053 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.053 ; 7.074 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.559 ; 7.543 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.622 ; 6.649 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.780 ; 6.791 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.213 ; 7.194 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.622 ; 6.649 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.600 ; 6.631 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.067 ; 7.049 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.793 ; 6.791 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.793 ; 6.812 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.278 ; 7.262 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                             ;
+-----------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+-----------+-----------------+---------------------------------+---------------------------------------------------------------+
; 266.6 MHz ; 250.0 MHz       ; clk_50M                         ; limit due to minimum period restriction (max I/O toggle rate) ;
; 596.3 MHz ; 500.0 MHz       ; Diviseur_50M_1hz:udiv1hz|clkout ; limit due to minimum period restriction (tmin)                ;
+-----------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -2.751 ; -52.618       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -0.677 ; -4.383        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -0.030 ; -0.030        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.312  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -37.000       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -1.000 ; -11.000       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50M'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.751 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.692      ;
; -2.709 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.650      ;
; -2.693 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.634      ;
; -2.684 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.625      ;
; -2.673 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.613      ;
; -2.634 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.574      ;
; -2.605 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.546      ;
; -2.594 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.535      ;
; -2.517 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.458      ;
; -2.502 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.443      ;
; -2.500 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.440      ;
; -2.492 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.433      ;
; -2.481 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.422      ;
; -2.475 ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.415      ;
; -2.465 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.406      ;
; -2.443 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.383      ;
; -2.430 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.371      ;
; -2.412 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.353      ;
; -2.370 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.310      ;
; -2.364 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.304      ;
; -2.357 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.297      ;
; -2.325 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.266      ;
; -2.287 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.228      ;
; -2.275 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.216      ;
; -2.275 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.215      ;
; -2.271 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.211      ;
; -2.267 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.207      ;
; -2.231 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.172      ;
; -2.205 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.146      ;
; -2.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.144      ;
; -2.202 ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.142      ;
; -2.143 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.084      ;
; -2.098 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 3.039      ;
; -2.088 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 3.028      ;
; -2.059 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.999      ;
; -2.056 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.997      ;
; -2.054 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.994      ;
; -2.048 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.989      ;
; -2.044 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.985      ;
; -2.040 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.981      ;
; -2.038 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.978      ;
; -2.031 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.972      ;
; -2.022 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.962      ;
; -2.021 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.961      ;
; -2.020 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.960      ;
; -2.010 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.951      ;
; -2.009 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.950      ;
; -2.009 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.950      ;
; -2.009 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.950      ;
; -2.009 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.950      ;
; -2.006 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.947      ;
; -2.004 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.945      ;
; -1.994 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.935      ;
; -1.992 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.933      ;
; -1.990 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.931      ;
; -1.982 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.056     ; 2.921      ;
; -1.981 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.921      ;
; -1.971 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.912      ;
; -1.971 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.912      ;
; -1.970 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.910      ;
; -1.968 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.909      ;
; -1.967 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.908      ;
; -1.967 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.908      ;
; -1.967 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.908      ;
; -1.967 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.908      ;
; -1.962 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.903      ;
; -1.955 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.896      ;
; -1.952 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.893      ;
; -1.952 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.893      ;
; -1.952 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.893      ;
; -1.952 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.893      ;
; -1.951 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.892      ;
; -1.951 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.892      ;
; -1.946 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.887      ;
; -1.943 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.884      ;
; -1.943 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.884      ;
; -1.941 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.882      ;
; -1.941 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.882      ;
; -1.932 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.872      ;
; -1.931 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.871      ;
; -1.931 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.871      ;
; -1.926 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.866      ;
; -1.919 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.859      ;
; -1.915 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.856      ;
; -1.909 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.849      ;
; -1.904 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.844      ;
; -1.895 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.835      ;
; -1.893 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.834      ;
; -1.893 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.833      ;
; -1.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.833      ;
; -1.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.833      ;
; -1.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.832      ;
; -1.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.832      ;
; -1.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.832      ;
; -1.892 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.832      ;
; -1.891 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.054     ; 2.832      ;
; -1.887 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.055     ; 2.827      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.677 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.617      ;
; -0.677 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.617      ;
; -0.677 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.617      ;
; -0.510 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.450      ;
; -0.510 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.450      ;
; -0.510 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.450      ;
; -0.465 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.405      ;
; -0.415 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.355      ;
; -0.413 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.353      ;
; -0.399 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.339      ;
; -0.399 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.339      ;
; -0.399 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.339      ;
; -0.374 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.314      ;
; -0.324 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.264      ;
; -0.315 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.255      ;
; -0.314 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.254      ;
; -0.307 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.247      ;
; -0.281 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.221      ;
; -0.248 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.188      ;
; -0.246 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.186      ;
; -0.225 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.165      ;
; -0.223 ; Fonction_F7:uF7|out_F7_led_appuis       ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.163      ;
; -0.191 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.131      ;
; -0.170 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.110      ;
; -0.137 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.077      ;
; -0.136 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.076      ;
; -0.135 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.075      ;
; -0.103 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.043      ;
; -0.092 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.032      ;
; -0.076 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.016      ;
; -0.060 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 1.000      ;
; 0.173  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 0.767      ;
; 0.378  ; Fonction_F7:uF7|out_F7_led_STBY         ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 0.562      ;
; 0.378  ; Fonction_F7:uF7|out_F7_led_Babord       ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.055     ; 0.562      ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.030 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; 0.000        ; 1.976      ; 2.300      ;
; 0.312  ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.511      ;
; 0.459  ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; -0.500       ; 1.976      ; 2.289      ;
; 0.510  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.709      ;
; 0.511  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.710      ;
; 0.511  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.710      ;
; 0.512  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.711      ;
; 0.512  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.711      ;
; 0.513  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.712      ;
; 0.514  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.713      ;
; 0.514  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.713      ;
; 0.515  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.714      ;
; 0.515  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.714      ;
; 0.516  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.715      ;
; 0.516  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.715      ;
; 0.517  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.716      ;
; 0.517  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.716      ;
; 0.754  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.953      ;
; 0.755  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.954      ;
; 0.755  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.954      ;
; 0.756  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.955      ;
; 0.757  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.956      ;
; 0.759  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.958      ;
; 0.763  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.962      ;
; 0.764  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.963      ;
; 0.765  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.964      ;
; 0.765  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.964      ;
; 0.766  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.965      ;
; 0.768  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.967      ;
; 0.769  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.968      ;
; 0.770  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.969      ;
; 0.771  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.970      ;
; 0.772  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.971      ;
; 0.772  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.971      ;
; 0.773  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.972      ;
; 0.773  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 0.972      ;
; 0.843  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.042      ;
; 0.844  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.043      ;
; 0.845  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.044      ;
; 0.846  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.045      ;
; 0.848  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.047      ;
; 0.850  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.049      ;
; 0.851  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.050      ;
; 0.852  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.051      ;
; 0.853  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.052      ;
; 0.857  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.056      ;
; 0.859  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.058      ;
; 0.861  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.060      ;
; 0.861  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.060      ;
; 0.862  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.061      ;
; 0.862  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.061      ;
; 0.864  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.063      ;
; 0.866  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.065      ;
; 0.867  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.066      ;
; 0.869  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.068      ;
; 0.869  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.068      ;
; 0.881  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.079      ;
; 0.890  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.088      ;
; 0.914  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.112      ;
; 0.925  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.123      ;
; 0.939  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.137      ;
; 0.940  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.139      ;
; 0.941  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.140      ;
; 0.942  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.141      ;
; 0.943  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.141      ;
; 0.946  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.145      ;
; 0.947  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.146      ;
; 0.947  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.146      ;
; 0.949  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.148      ;
; 0.953  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.152      ;
; 0.956  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.155      ;
; 0.958  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.157      ;
; 0.958  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.157      ;
; 0.962  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.161      ;
; 0.963  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.162      ;
; 0.963  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.162      ;
; 0.964  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.163      ;
; 0.965  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.164      ;
; 0.970  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.168      ;
; 0.977  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.175      ;
; 0.986  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.184      ;
; 0.988  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.186      ;
; 0.997  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.195      ;
; 1.010  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.208      ;
; 1.021  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.219      ;
; 1.033  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.232      ;
; 1.035  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.233      ;
; 1.035  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.234      ;
; 1.036  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.235      ;
; 1.039  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.054      ; 1.237      ;
; 1.042  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.241      ;
; 1.043  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.242      ;
; 1.045  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.055      ; 1.244      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.312 ; Fonction_F7:uF7|out_F7_led_Babord       ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Fonction_F7:uF7|out_F7_led_STBY         ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.511      ;
; 0.491 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.690      ;
; 0.629 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.828      ;
; 0.685 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.884      ;
; 0.708 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.907      ;
; 0.721 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.920      ;
; 0.724 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.923      ;
; 0.729 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.928      ;
; 0.730 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.929      ;
; 0.731 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.930      ;
; 0.735 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.934      ;
; 0.737 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.936      ;
; 0.786 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.985      ;
; 0.788 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 0.987      ;
; 0.816 ; Fonction_F7:uF7|out_F7_led_appuis       ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.015      ;
; 0.820 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.019      ;
; 0.821 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.020      ;
; 0.868 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.067      ;
; 0.870 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.069      ;
; 0.872 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.071      ;
; 0.881 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.080      ;
; 0.886 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.085      ;
; 0.898 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.097      ;
; 0.898 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.097      ;
; 0.913 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.112      ;
; 0.913 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.112      ;
; 0.935 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.134      ;
; 0.945 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.144      ;
; 0.960 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.159      ;
; 0.978 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.177      ;
; 0.992 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.191      ;
; 0.994 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.055      ; 1.193      ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_50M'                                                                 ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50M ; Rise       ; clk_50M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; 0.202  ; 0.386        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; clk_50M~input|o                   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[10]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[11]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[16]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[18]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[1]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[24]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[26]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[27]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[28]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[29]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[2]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[30]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[31]|clk              ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[3]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[4]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[5]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[6]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[8]|clk               ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[9]|clk               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|clkout|clk                ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[0]|clk               ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[12]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[13]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[14]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[15]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[17]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[19]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[20]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[21]|clk              ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[22]|clk              ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; 0.262  ; 0.478        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; 0.337  ; 0.521        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_bip|clk                      ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[0]|clk         ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[1]|clk         ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[2]|clk         ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Babord|clk               ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_STBY|clk                 ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Tribord|clk              ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_appuis|clk               ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[0]|clk                        ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[1]|clk                        ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[2]|clk                        ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]         ;
; 0.498  ; 0.498        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                        ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]         ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk           ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_bip|clk                      ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[0]|clk         ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[1]|clk         ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[2]|clk         ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Babord|clk               ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_STBY|clk                 ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Tribord|clk              ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_appuis|clk               ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[0]|clk                        ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[1]|clk                        ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.742 ; -0.519 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.144  ; 1.499  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.800 ; -0.648 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.416  ; 1.276  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.669 ; -1.032 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.543  ; 1.390  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.737 ; 6.687 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.319 ; 6.289 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.737 ; 6.687 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.167 ; 6.169 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.150 ; 6.145 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.627 ; 6.542 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.339 ; 6.303 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.343 ; 6.318 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.822 ; 6.726 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 5.926 ; 5.927 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.072 ; 6.043 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.473 ; 6.425 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 5.926 ; 5.927 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 5.910 ; 5.905 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.367 ; 6.285 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.092 ; 6.056 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.095 ; 6.071 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.555 ; 6.463 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -1.317 ; -21.351       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -0.045 ; -0.135        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -0.114 ; -0.114        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; 0.186  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_50M                         ; -3.000 ; -38.870       ;
; Diviseur_50M_1hz:udiv1hz|clkout ; -1.000 ; -11.000       ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50M'                                                                                                                ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.317 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.268      ;
; -1.293 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.245      ;
; -1.283 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.234      ;
; -1.273 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.225      ;
; -1.257 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.209      ;
; -1.241 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.193      ;
; -1.222 ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.174      ;
; -1.204 ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.156      ;
; -1.203 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.155      ;
; -1.189 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.141      ;
; -1.166 ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.118      ;
; -1.151 ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.102      ;
; -1.141 ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.093      ;
; -1.138 ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.090      ;
; -1.137 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.088      ;
; -1.136 ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.087      ;
; -1.127 ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.079      ;
; -1.110 ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.062      ;
; -1.100 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.051      ;
; -1.098 ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.050      ;
; -1.095 ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.046      ;
; -1.095 ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 2.047      ;
; -1.093 ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.044      ;
; -1.081 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 2.032      ;
; -1.029 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.980      ;
; -1.028 ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.979      ;
; -1.007 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.959      ;
; -1.005 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.957      ;
; -0.977 ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.929      ;
; -0.977 ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.929      ;
; -0.966 ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.917      ;
; -0.964 ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.915      ;
; -0.958 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.909      ;
; -0.956 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.907      ;
; -0.938 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.889      ;
; -0.936 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.887      ;
; -0.936 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.888      ;
; -0.929 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.880      ;
; -0.927 ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.879      ;
; -0.926 ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.878      ;
; -0.923 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.874      ;
; -0.914 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.866      ;
; -0.913 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.863      ;
; -0.912 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.863      ;
; -0.911 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.862      ;
; -0.911 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.862      ;
; -0.910 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.862      ;
; -0.909 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.860      ;
; -0.909 ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.860      ;
; -0.905 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.857      ;
; -0.904 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.855      ;
; -0.895 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.846      ;
; -0.894 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.846      ;
; -0.891 ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.842      ;
; -0.888 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.840      ;
; -0.887 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.839      ;
; -0.887 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.839      ;
; -0.885 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.837      ;
; -0.885 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.837      ;
; -0.885 ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.837      ;
; -0.885 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.837      ;
; -0.884 ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.835      ;
; -0.883 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.833      ;
; -0.882 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.834      ;
; -0.878 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.830      ;
; -0.878 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.829      ;
; -0.877 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.828      ;
; -0.877 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.828      ;
; -0.875 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.826      ;
; -0.875 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.826      ;
; -0.875 ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.826      ;
; -0.872 ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; Diviseur_50M_1hz:udiv1hz|clkout   ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.823      ;
; -0.869 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.820      ;
; -0.869 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.821      ;
; -0.868 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.820      ;
; -0.868 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.820      ;
; -0.867 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.819      ;
; -0.867 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.819      ;
; -0.866 ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.817      ;
; -0.865 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.817      ;
; -0.865 ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.817      ;
; -0.862 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.814      ;
; -0.862 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.814      ;
; -0.858 ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.810      ;
; -0.853 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.805      ;
; -0.852 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.804      ;
; -0.851 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.803      ;
; -0.851 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.803      ;
; -0.849 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.801      ;
; -0.849 ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.801      ;
; -0.845 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M      ; clk_50M     ; 1.000        ; -0.037     ; 1.795      ;
; -0.839 ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.790      ;
; -0.839 ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.791      ;
; -0.839 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.790      ;
; -0.835 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.787      ;
; -0.835 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M      ; clk_50M     ; 1.000        ; -0.036     ; 1.786      ;
; -0.833 ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; clk_50M      ; clk_50M     ; 1.000        ; -0.035     ; 1.785      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                           ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.045 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.995      ;
; -0.045 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.995      ;
; -0.045 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.995      ;
; 0.063  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.887      ;
; 0.072  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.878      ;
; 0.072  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.878      ;
; 0.072  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.878      ;
; 0.105  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.845      ;
; 0.106  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.844      ;
; 0.135  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.815      ;
; 0.135  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.815      ;
; 0.135  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.815      ;
; 0.136  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.814      ;
; 0.147  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.803      ;
; 0.154  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.796      ;
; 0.155  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.795      ;
; 0.156  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.794      ;
; 0.180  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.770      ;
; 0.213  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.737      ;
; 0.222  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.728      ;
; 0.223  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.727      ;
; 0.239  ; Fonction_F7:uF7|out_F7_led_appuis       ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.711      ;
; 0.253  ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.697      ;
; 0.259  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.691      ;
; 0.285  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.665      ;
; 0.286  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.664      ;
; 0.302  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.648      ;
; 0.303  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.647      ;
; 0.312  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.638      ;
; 0.314  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.636      ;
; 0.339  ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.611      ;
; 0.478  ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.472      ;
; 0.600  ; Fonction_F7:uF7|out_F7_led_STBY         ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.350      ;
; 0.600  ; Fonction_F7:uF7|out_F7_led_Babord       ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.000        ; -0.037     ; 0.350      ;
+--------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50M'                                                                                                                                    ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.114 ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; 0.000        ; 1.235      ; 1.340      ;
; 0.187  ; Diviseur_50M_1hz:udiv1hz|state[0] ; Diviseur_50M_1hz:udiv1hz|state[0] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.307      ;
; 0.304  ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.428      ;
; 0.453  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.573      ;
; 0.453  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.573      ;
; 0.454  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.575      ;
; 0.464  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.585      ;
; 0.465  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.585      ;
; 0.466  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.586      ;
; 0.466  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.586      ;
; 0.467  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.587      ;
; 0.467  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.587      ;
; 0.468  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.588      ;
; 0.468  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.588      ;
; 0.469  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.589      ;
; 0.469  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.589      ;
; 0.516  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.636      ;
; 0.516  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.636      ;
; 0.517  ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.637      ;
; 0.518  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.638      ;
; 0.518  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.637      ;
; 0.519  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.639      ;
; 0.519  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.639      ;
; 0.520  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.640      ;
; 0.523  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.642      ;
; 0.529  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.649      ;
; 0.530  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.650      ;
; 0.530  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.651      ;
; 0.532  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.652      ;
; 0.532  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.652      ;
; 0.533  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.652      ;
; 0.533  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.653      ;
; 0.534  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.654      ;
; 0.534  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.654      ;
; 0.535  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.655      ;
; 0.545  ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout   ; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M     ; -0.500       ; 1.235      ; 1.499      ;
; 0.548  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.667      ;
; 0.551  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.670      ;
; 0.554  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.673      ;
; 0.581  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.700      ;
; 0.582  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.702      ;
; 0.582  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.702      ;
; 0.583  ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.703      ;
; 0.584  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.703      ;
; 0.585  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.705      ;
; 0.585  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.705      ;
; 0.588  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.708      ;
; 0.589  ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.708      ;
; 0.590  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.709      ;
; 0.595  ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.715      ;
; 0.596  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.715      ;
; 0.597  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.717      ;
; 0.597  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.717      ;
; 0.598  ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.718      ;
; 0.599  ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.719      ;
; 0.599  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.718      ;
; 0.599  ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.719      ;
; 0.599  ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.719      ;
; 0.600  ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.720      ;
; 0.600  ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.720      ;
; 0.600  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.720      ;
; 0.600  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.720      ;
; 0.614  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.733      ;
; 0.617  ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.736      ;
; 0.618  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.738      ;
; 0.620  ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.739      ;
; 0.647  ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.035      ; 0.766      ;
; 0.648  ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ; clk_50M                         ; clk_50M     ; 0.000        ; 0.036      ; 0.768      ;
+--------+-----------------------------------+-----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                                                                                           ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; Fonction_F7:uF7|out_F7_led_Babord       ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Fonction_F7:uF7|out_F7_led_STBY         ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.307      ;
; 0.285 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.036      ; 0.405      ;
; 0.370 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.491      ;
; 0.397 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.518      ;
; 0.414 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.535      ;
; 0.414 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Babord       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.535      ;
; 0.416 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.537      ;
; 0.417 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.538      ;
; 0.420 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.541      ;
; 0.431 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.552      ;
; 0.435 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.556      ;
; 0.440 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.561      ;
; 0.454 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.576      ;
; 0.464 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[1]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.585      ;
; 0.468 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.589      ;
; 0.480 ; Fonction_F7:uF7|out_F7_led_appuis       ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.601      ;
; 0.506 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.627      ;
; 0.507 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.628      ;
; 0.509 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.630      ;
; 0.510 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.631      ;
; 0.516 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.637      ;
; 0.518 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.639      ;
; 0.522 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_bip              ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.643      ;
; 0.524 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.645      ;
; 0.526 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.647      ;
; 0.544 ; Fonction_F7:uF7|state[2]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.665      ;
; 0.558 ; Fonction_F7:uF7|state[0]                ; Fonction_F7:uF7|out_F7_led_appuis       ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.679      ;
; 0.559 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_STBY         ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.680      ;
; 0.573 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|out_F7_led_Tribord      ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.036      ; 0.693      ;
; 0.591 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[0]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.712      ;
; 0.592 ; Fonction_F7:uF7|state[1]                ; Fonction_F7:uF7|state[2]                ; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.000        ; 0.037      ; 0.713      ;
+-------+-----------------------------------------+-----------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_50M'                                                                 ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk_50M ; Rise       ; clk_50M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[10] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[11] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[12] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[13] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[14] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[15] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[16] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[17] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[18] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[19] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[20] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[21] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[22] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[23] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[24] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[25] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[26] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[27] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[28] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[29] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[30] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[31] ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[4]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[5]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[6]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[7]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[8]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|cpt1[9]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; clk_50M ; Rise       ; Diviseur_50M_1hz:udiv1hz|state[0] ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; clk_50M~input|o                   ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|clkout|clk                ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[0]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[10]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[11]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[12]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[13]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[14]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[15]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[16]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[17]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[18]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[19]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[1]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[20]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[21]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[22]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[23]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[24]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[25]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[26]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[27]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[28]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[29]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[2]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[30]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[31]|clk              ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[3]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[4]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[5]|clk               ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width ; clk_50M ; Rise       ; udiv1hz|cpt1[6]|clk               ;
+--------+--------------+----------------+-----------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Diviseur_50M_1hz:udiv1hz|clkout'                                                                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.235  ; 0.419        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; 0.236  ; 0.420        ; 0.184          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_bip              ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[0] ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[1] ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_code_fonction[2] ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Babord       ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_STBY         ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_Tribord      ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|out_F7_led_appuis       ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[0]                ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[1]                ;
; 0.360  ; 0.576        ; 0.216          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; Fonction_F7:uF7|state[2]                ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Tribord|clk              ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_bip|clk                      ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[0]|clk         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[1]|clk         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[2]|clk         ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Babord|clk               ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_STBY|clk                 ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_appuis|clk               ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[0]|clk                        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[1]|clk                        ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[2]|clk                        ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout|q                        ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|inclk[0]         ;
; 0.572  ; 0.572        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; udiv1hz|clkout~clkctrl|outclk           ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_bip|clk                      ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[0]|clk         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[1]|clk         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_code_fonction[2]|clk         ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Babord|clk               ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_STBY|clk                 ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_Tribord|clk              ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|out_F7_led_appuis|clk               ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[0]|clk                        ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[1]|clk                        ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; Diviseur_50M_1hz:udiv1hz|clkout ; Rise       ; uF7|state[2]|clk                        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.565 ; -0.181 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.714  ; 1.340  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.579 ; -0.251 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 0.973  ; 0.647  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.411 ; -1.040 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.049  ; 0.717  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.374 ; 4.494 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.118 ; 4.215 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.374 ; 4.494 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.037 ; 4.136 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.020 ; 4.114 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.289 ; 4.393 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.126 ; 4.230 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.132 ; 4.227 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.396 ; 4.519 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.888 ; 3.982 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.966 ; 4.059 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.211 ; 4.327 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.888 ; 3.982 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.872 ; 3.962 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.130 ; 4.230 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.974 ; 4.074 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.979 ; 4.070 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.232 ; 4.351 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -3.137  ; -0.114 ; N/A      ; N/A     ; -3.000              ;
;  Diviseur_50M_1hz:udiv1hz|clkout ; -0.868  ; 0.186  ; N/A      ; N/A     ; -1.000              ;
;  clk_50M                         ; -3.137  ; -0.114 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                  ; -69.769 ; -0.114 ; 0.0      ; 0.0     ; -49.87              ;
;  Diviseur_50M_1hz:udiv1hz|clkout ; -6.237  ; 0.000  ; N/A      ; N/A     ; -11.000             ;
;  clk_50M                         ; -63.532 ; -0.114 ; N/A      ; N/A     ; -38.870             ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.565 ; -0.181 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.361  ; 1.826  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.579 ; -0.251 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port  ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+
; BP_Barbord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.593  ; 1.438  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_STBY    ; Diviseur_50M_1hz:udiv1hz|clkout ; -0.411 ; -1.032 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; BP_Tribord ; Diviseur_50M_1hz:udiv1hz|clkout ; 1.728  ; 1.585  ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                              ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.490 ; 7.473 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.040 ; 7.053 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.490 ; 7.473 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.875 ; 6.905 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 6.853 ; 6.886 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.339 ; 7.321 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.053 ; 7.053 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.053 ; 7.074 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 7.559 ; 7.543 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                      ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port         ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+
; code_fonction[*]  ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.888 ; 3.982 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[0] ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.966 ; 4.059 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[1] ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.211 ; 4.327 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
;  code_fonction[2] ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.888 ; 3.982 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Babord        ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.872 ; 3.962 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_STBY          ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.130 ; 4.230 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_Tribord       ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.974 ; 4.074 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; led_appuis        ; Diviseur_50M_1hz:udiv1hz|clkout ; 3.979 ; 4.070 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
; out_bip           ; Diviseur_50M_1hz:udiv1hz|clkout ; 4.232 ; 4.351 ; Rise       ; Diviseur_50M_1hz:udiv1hz|clkout ;
+-------------------+---------------------------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_Babord       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_Tribord      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_STBY         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_appuis       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_bip          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; code_fonction[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; code_fonction[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; code_fonction[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; code_fonction[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BP_STBY                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BP_Tribord              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; BP_Barbord              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50M                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_Babord       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_Tribord      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_STBY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; led_appuis       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; out_bip          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; code_fonction[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; code_fonction[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; code_fonction[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; code_fonction[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_Babord       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_Tribord      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_STBY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; led_appuis       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; out_bip          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_Babord       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_Tribord      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_STBY         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_appuis       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out_bip          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; code_fonction[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_50M                         ; clk_50M                         ; 1112     ; 0        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M                         ; 1        ; 1        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 46       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_50M                         ; clk_50M                         ; 1112     ; 0        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; clk_50M                         ; 1        ; 1        ; 0        ; 0        ;
; Diviseur_50M_1hz:udiv1hz|clkout ; Diviseur_50M_1hz:udiv1hz|clkout ; 46       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Dec 13 16:30:41 2020
Info: Command: quartus_sta F7 -c F7
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'F7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50M clk_50M
    Info (332105): create_clock -period 1.000 -name Diviseur_50M_1hz:udiv1hz|clkout Diviseur_50M_1hz:udiv1hz|clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.137
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.137       -63.532 clk_50M 
    Info (332119):    -0.868        -6.237 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332146): Worst-case hold slack is -0.085
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.085        -0.085 clk_50M 
    Info (332119):     0.357         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.000 clk_50M 
    Info (332119):    -1.000       -11.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.751
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.751       -52.618 clk_50M 
    Info (332119):    -0.677        -4.383 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332146): Worst-case hold slack is -0.030
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.030        -0.030 clk_50M 
    Info (332119):     0.312         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -37.000 clk_50M 
    Info (332119):    -1.000       -11.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info: Analyzing Fast 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -rise_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -fall_to [get_clocks {clk_50M}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -setup 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {Diviseur_50M_1hz:udiv1hz|clkout}] -hold 0.030
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -setup 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -rise_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -rise_to [get_clocks {clk_50M}] -hold 0.020
    Info (332123): set_clock_uncertainty -fall_from [get_clocks {clk_50M}] -fall_to [get_clocks {clk_50M}] -hold 0.020
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.317
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.317       -21.351 clk_50M 
    Info (332119):    -0.045        -0.135 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332146): Worst-case hold slack is -0.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.114        -0.114 clk_50M 
    Info (332119):     0.186         0.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -38.870 clk_50M 
    Info (332119):    -1.000       -11.000 Diviseur_50M_1hz:udiv1hz|clkout 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 359 megabytes
    Info: Processing ended: Sun Dec 13 16:30:44 2020
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


