<शैली गुरु>
/* SPDX-License-Identअगरier: GPL-2.0 */
/*
 * MIO pin configuration defines क्रम Xilinx ZynqMP
 *
 * Copyright (C) 2020 Xilinx, Inc.
 */

#अगर_अघोषित _DT_BINDINGS_PINCTRL_ZYNQMP_H
#घोषणा _DT_BINDINGS_PINCTRL_ZYNQMP_H

/* Bit value क्रम dअगरferent voltage levels */
#घोषणा IO_STANDARD_LVCMOS33	0
#घोषणा IO_STANDARD_LVCMOS18	1

/* Bit values क्रम Slew Rates */
#घोषणा SLEW_RATE_FAST		0
#घोषणा SLEW_RATE_SLOW		1

#पूर्ण_अगर /* _DT_BINDINGS_PINCTRL_ZYNQMP_H */
