TimeQuest Timing Analyzer report for Etapa2_2
Wed Mar 20 17:35:33 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock_div[2]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'clock_div[2]'
 15. Slow Model Minimum Pulse Width: 'CLOCK_50'
 16. Slow Model Minimum Pulse Width: 'clock_div[2]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'clock_div[2]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Hold: 'CLOCK_50'
 33. Fast Model Hold: 'clock_div[2]'
 34. Fast Model Minimum Pulse Width: 'CLOCK_50'
 35. Fast Model Minimum Pulse Width: 'clock_div[2]'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Etapa2_2                                                          ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; CLOCK_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }     ;
; clock_div[2] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_div[2] } ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                     ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name   ; Note                                                          ;
+------------+-----------------+--------------+---------------------------------------------------------------+
; 67.79 MHz  ; 67.79 MHz       ; clock_div[2] ;                                                               ;
; 794.91 MHz ; 380.08 MHz      ; CLOCK_50     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+--------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+--------------+---------+---------------+
; Clock        ; Slack   ; End Point TNS ;
+--------------+---------+---------------+
; clock_div[2] ; -13.752 ; -1890.111     ;
; CLOCK_50     ; -9.071  ; -18.163       ;
+--------------+---------+---------------+


+---------------------------------------+
; Slow Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLOCK_50     ; -2.695 ; -2.695        ;
; clock_div[2] ; 0.625  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLOCK_50     ; -1.631 ; -7.741         ;
; clock_div[2] ; -0.611 ; -195.520       ;
+--------------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_div[2]'                                                                                                                                            ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -13.752 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.791     ;
; -13.670 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.708     ;
; -13.668 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.706     ;
; -13.652 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.685     ;
; -13.649 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.688     ;
; -13.633 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.668     ;
; -13.567 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.605     ;
; -13.565 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.603     ;
; -13.549 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.582     ;
; -13.537 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.576     ;
; -13.530 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.565     ;
; -13.502 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.529     ;
; -13.502 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.529     ;
; -13.486 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.518     ;
; -13.482 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.514     ;
; -13.455 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.493     ;
; -13.453 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.491     ;
; -13.443 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.471     ;
; -13.437 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.470     ;
; -13.430 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.458     ;
; -13.418 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.453     ;
; -13.399 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.426     ;
; -13.399 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.426     ;
; -13.388 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.427     ;
; -13.383 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.415     ;
; -13.379 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.411     ;
; -13.340 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.368     ;
; -13.327 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.355     ;
; -13.306 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.344     ;
; -13.304 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.342     ;
; -13.296 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.334     ;
; -13.288 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.321     ;
; -13.287 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.314     ;
; -13.287 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.314     ;
; -13.273 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.301     ;
; -13.271 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.303     ;
; -13.269 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.304     ;
; -13.267 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.299     ;
; -13.254 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.293     ;
; -13.253 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.291     ;
; -13.252 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.274     ;
; -13.252 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.291     ;
; -13.251 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.273     ;
; -13.228 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.256     ;
; -13.215 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.243     ;
; -13.214 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 14.251     ;
; -13.212 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 14.249     ;
; -13.200 ; proc:proc0|unidad_control:c0|new_ir[7]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.239     ;
; -13.196 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.228     ;
; -13.187 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.226     ;
; -13.186 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.225     ;
; -13.179 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.217     ;
; -13.177 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 14.211     ;
; -13.172 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.210     ;
; -13.171 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 14.208     ;
; -13.170 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.208     ;
; -13.170 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.208     ;
; -13.170 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.198     ;
; -13.169 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 14.206     ;
; -13.168 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.206     ;
; -13.158 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 14.194     ;
; -13.155 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.177     ;
; -13.154 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.187     ;
; -13.153 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.185     ;
; -13.152 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 14.181     ;
; -13.152 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.185     ;
; -13.149 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.171     ;
; -13.148 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.170     ;
; -13.138 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.165     ;
; -13.138 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.011     ; 14.165     ;
; -13.135 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.170     ;
; -13.134 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 14.168     ;
; -13.133 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.168     ;
; -13.131 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~94  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.170     ;
; -13.126 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.165     ;
; -13.122 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.154     ;
; -13.118 ; proc:proc0|unidad_control:c0|new_ir[7]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.156     ;
; -13.118 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.006     ; 14.150     ;
; -13.116 ; proc:proc0|unidad_control:c0|new_ir[7]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.154     ;
; -13.100 ; proc:proc0|unidad_control:c0|new_ir[7]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 14.133     ;
; -13.084 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.123     ;
; -13.083 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.122     ;
; -13.081 ; proc:proc0|unidad_control:c0|new_ir[7]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 14.116     ;
; -13.079 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.107     ;
; -13.076 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 14.114     ;
; -13.069 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~78  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 14.105     ;
; -13.066 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.094     ;
; -13.058 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.080     ;
; -13.058 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.097     ;
; -13.058 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.010     ; 14.086     ;
; -13.057 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~82  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.079     ;
; -13.055 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 14.091     ;
; -13.054 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 14.093     ;
; -13.052 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.074     ;
; -13.049 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 14.078     ;
; -13.046 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.012     ; 14.072     ;
; -13.046 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.012     ; 14.072     ;
; -13.037 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.059     ;
; -13.036 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.016     ; 14.058     ;
; -13.030 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.007     ; 14.061     ;
+---------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.071 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.518     ;
; -8.968 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.415     ;
; -8.856 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.303     ;
; -8.834 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.281     ;
; -8.731 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.178     ;
; -8.707 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.154     ;
; -8.619 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.066     ;
; -8.615 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 10.061     ;
; -8.573 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.020     ;
; -8.572 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 10.018     ;
; -8.571 ; proc:proc0|unidad_control:c0|new_ir[8]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 10.018     ;
; -8.519 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 9.966      ;
; -8.470 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 9.917      ;
; -8.378 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 9.824      ;
; -8.336 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 9.783      ;
; -8.335 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 9.781      ;
; -8.334 ; proc:proc0|unidad_control:c0|new_ir[8]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 9.781      ;
; -8.282 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 9.729      ;
; -7.577 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 9.040      ;
; -7.340 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.803      ;
; -7.169 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 8.633      ;
; -7.115 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.578      ;
; -7.055 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.501      ;
; -7.044 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.490      ;
; -7.019 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 8.468      ;
; -7.009 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.455      ;
; -6.950 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.396      ;
; -6.932 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.426      ; 8.396      ;
; -6.922 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 8.371      ;
; -6.896 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.359      ;
; -6.878 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.341      ;
; -6.818 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.264      ;
; -6.807 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.253      ;
; -6.786 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.410      ; 8.234      ;
; -6.784 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 8.246      ;
; -6.782 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 8.231      ;
; -6.778 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 8.227      ;
; -6.772 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.218      ;
; -6.746 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 8.198      ;
; -6.713 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.159      ;
; -6.706 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 8.155      ;
; -6.700 ; proc:proc0|datapath:e0|regfile:reg0|registre~69  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.163      ;
; -6.689 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.152      ;
; -6.685 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 8.134      ;
; -6.659 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 8.122      ;
; -6.633 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 8.079      ;
; -6.591 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.412      ; 8.041      ;
; -6.575 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 8.046      ;
; -6.573 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 8.025      ;
; -6.549 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.410      ; 7.997      ;
; -6.547 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 8.009      ;
; -6.541 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.990      ;
; -6.509 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 7.961      ;
; -6.483 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.420      ; 7.941      ;
; -6.469 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.918      ;
; -6.463 ; proc:proc0|datapath:e0|regfile:reg0|registre~69  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.926      ;
; -6.452 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.915      ;
; -6.431 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 7.877      ;
; -6.419 ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.882      ;
; -6.413 ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 7.875      ;
; -6.409 ; proc:proc0|datapath:e0|regfile:reg0|registre~56  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 7.881      ;
; -6.396 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 7.842      ;
; -6.387 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 7.840      ;
; -6.354 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.412      ; 7.804      ;
; -6.348 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 7.810      ;
; -6.338 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 7.809      ;
; -6.336 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 7.788      ;
; -6.298 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 7.750      ;
; -6.294 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 7.765      ;
; -6.252 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.701      ;
; -6.251 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.700      ;
; -6.248 ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.418      ; 7.704      ;
; -6.247 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.696      ;
; -6.246 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.420      ; 7.704      ;
; -6.220 ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.669      ;
; -6.213 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.662      ;
; -6.213 ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.676      ;
; -6.209 ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.420      ; 7.667      ;
; -6.194 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 7.640      ;
; -6.192 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 7.638      ;
; -6.185 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 7.637      ;
; -6.183 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.632      ;
; -6.182 ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.645      ;
; -6.176 ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 7.638      ;
; -6.172 ; proc:proc0|datapath:e0|regfile:reg0|registre~56  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.434      ; 7.644      ;
; -6.165 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.409      ; 7.612      ;
; -6.150 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.415      ; 7.603      ;
; -6.129 ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.592      ;
; -6.127 ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.590      ;
; -6.111 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.424      ; 7.573      ;
; -6.071 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.520      ;
; -6.067 ; proc:proc0|datapath:e0|regfile:reg0|registre~71  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.516      ;
; -6.066 ; proc:proc0|datapath:e0|regfile:reg0|registre~89  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 7.512      ;
; -6.063 ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.408      ; 7.509      ;
; -6.061 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.414      ; 7.513      ;
; -6.057 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.433      ; 7.528      ;
; -6.054 ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.411      ; 7.503      ;
; -6.047 ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.510      ;
; -6.044 ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.507      ;
; -6.042 ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.425      ; 7.505      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.695 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; 0.000        ; 2.863      ; 0.731      ;
; -2.195 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; -0.500       ; 2.863      ; 0.731      ;
; 0.445  ; clock_div[0]                                                    ; clock_div[0]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; clock_div[1]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.615  ; clock_div[1]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.901      ;
; 0.623  ; clock_div[0]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.909      ;
; 0.745  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.031      ;
; 0.902  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.188      ;
; 1.010  ; clock_div[0]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.886  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.433      ; 2.605      ;
; 1.888  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.433      ; 2.607      ;
; 1.974  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.433      ; 2.693      ;
; 2.077  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 2.771      ;
; 2.211  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.433      ; 2.930      ;
; 2.297  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 2.991      ;
; 3.057  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 3.752      ;
; 3.059  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 3.754      ;
; 3.109  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 3.804      ;
; 3.111  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 3.806      ;
; 3.136  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 3.831      ;
; 3.267  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 3.962      ;
; 3.463  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.158      ;
; 3.463  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.158      ;
; 3.665  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.360      ;
; 3.722  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 4.427      ;
; 3.724  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 4.429      ;
; 3.814  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.509      ;
; 3.926  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.621      ;
; 4.029  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.724      ;
; 4.074  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 4.769      ;
; 4.074  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 4.768      ;
; 4.076  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 4.770      ;
; 4.155  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 4.860      ;
; 4.157  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 4.862      ;
; 4.285  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 4.989      ;
; 4.287  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 4.991      ;
; 4.311  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 5.006      ;
; 4.371  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.065      ;
; 4.373  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.067      ;
; 4.427  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 5.122      ;
; 4.664  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 5.359      ;
; 4.668  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 5.372      ;
; 4.670  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 5.374      ;
; 4.764  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 5.469      ;
; 4.766  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 5.471      ;
; 4.779  ; proc:proc0|datapath:e0|regfile:reg0|registre~63                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 5.474      ;
; 4.781  ; proc:proc0|datapath:e0|regfile:reg0|registre~63                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.409      ; 5.476      ;
; 4.799  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 5.503      ;
; 4.801  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 5.505      ;
; 4.820  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.514      ;
; 4.822  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.516      ;
; 5.121  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.414      ; 5.821      ;
; 5.181  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.875      ;
; 5.183  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.877      ;
; 5.188  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.882      ;
; 5.190  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 5.884      ;
; 5.212  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 5.923      ;
; 5.241  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 5.942      ;
; 5.243  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 5.944      ;
; 5.287  ; proc:proc0|datapath:e0|regfile:reg0|registre~61                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.410      ; 5.983      ;
; 5.289  ; proc:proc0|datapath:e0|regfile:reg0|registre~61                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.410      ; 5.985      ;
; 5.303  ; proc:proc0|datapath:e0|regfile:reg0|registre~65                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 6.004      ;
; 5.305  ; proc:proc0|datapath:e0|regfile:reg0|registre~65                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 6.006      ;
; 5.311  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 6.005      ;
; 5.322  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.027      ;
; 5.324  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.029      ;
; 5.358  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.414      ; 6.058      ;
; 5.374  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 6.078      ;
; 5.376  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 6.080      ;
; 5.436  ; proc:proc0|datapath:e0|regfile:reg0|registre~144                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.141      ;
; 5.438  ; proc:proc0|datapath:e0|regfile:reg0|registre~144                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.143      ;
; 5.449  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 6.160      ;
; 5.459  ; proc:proc0|datapath:e0|regfile:reg0|registre~113                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.420      ; 6.165      ;
; 5.461  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 6.165      ;
; 5.461  ; proc:proc0|datapath:e0|regfile:reg0|registre~113                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.420      ; 6.167      ;
; 5.463  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 6.167      ;
; 5.488  ; proc:proc0|datapath:e0|regfile:reg0|registre~78                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.411      ; 6.185      ;
; 5.490  ; proc:proc0|datapath:e0|regfile:reg0|registre~78                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.411      ; 6.187      ;
; 5.516  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 6.210      ;
; 5.518  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 6.212      ;
; 5.540  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 6.234      ;
; 5.542  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 6.236      ;
; 5.545  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 6.255      ;
; 5.547  ; proc:proc0|datapath:e0|regfile:reg0|registre~82                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.425      ; 6.258      ;
; 5.547  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 6.257      ;
; 5.547  ; proc:proc0|datapath:e0|regfile:reg0|registre~32                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.252      ;
; 5.548  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.408      ; 6.242      ;
; 5.549  ; proc:proc0|datapath:e0|regfile:reg0|registre~32                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.254      ;
; 5.579  ; proc:proc0|datapath:e0|regfile:reg0|registre~28                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.284      ;
; 5.581  ; proc:proc0|datapath:e0|regfile:reg0|registre~28                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.419      ; 6.286      ;
; 5.582  ; proc:proc0|datapath:e0|regfile:reg0|registre~109                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.411      ; 6.279      ;
; 5.584  ; proc:proc0|datapath:e0|regfile:reg0|registre~109                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.411      ; 6.281      ;
; 5.590  ; proc:proc0|datapath:e0|regfile:reg0|registre~140                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 6.294      ;
; 5.592  ; proc:proc0|datapath:e0|regfile:reg0|registre~140                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.418      ; 6.296      ;
; 5.676  ; proc:proc0|datapath:e0|regfile:reg0|registre~111                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 6.386      ;
; 5.678  ; proc:proc0|datapath:e0|regfile:reg0|registre~111                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.424      ; 6.388      ;
; 5.691  ; proc:proc0|datapath:e0|regfile:reg0|registre~59                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.414      ; 6.391      ;
; 5.693  ; proc:proc0|datapath:e0|regfile:reg0|registre~59                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.414      ; 6.393      ;
; 5.701  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 6.402      ;
; 5.703  ; proc:proc0|datapath:e0|regfile:reg0|registre~53                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.415      ; 6.404      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_div[2]'                                                                                                                                      ;
+-------+---------------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.625 ; proc:proc0|unidad_control:c0|new_pc[15]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.911      ;
; 0.968 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[1]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[2]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[3]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.263      ;
; 1.015 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.302      ;
; 1.400 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[2]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[3]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.695      ;
; 1.448 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.735      ;
; 1.480 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[3]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.766      ;
; 1.487 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.488 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.489 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.775      ;
; 1.510 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.796      ;
; 1.528 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.853      ;
; 1.568 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.568 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.854      ;
; 1.569 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.569 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.855      ;
; 1.590 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.876      ;
; 1.608 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.909      ;
; 1.640 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.926      ;
; 1.647 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.933      ;
; 1.648 ; proc:proc0|unidad_control:c0|multi:m0|estat ; proc:proc0|unidad_control:c0|new_ir[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.648 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.934      ;
; 1.670 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.956      ;
; 1.688 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.689 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 1.989      ;
; 1.720 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.006      ;
; 1.727 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.728 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.014      ;
; 1.743 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.029      ;
; 1.750 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.036      ;
; 1.768 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.054      ;
; 1.783 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.069      ;
; 1.800 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.086      ;
; 1.807 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.093      ;
; 1.823 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.109      ;
; 1.830 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.116      ;
; 1.841 ; proc:proc0|unidad_control:c0|multi:m0|estat ; proc:proc0|unidad_control:c0|new_ir[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.127      ;
; 1.848 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.134      ;
; 1.863 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.149      ;
; 1.880 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.166      ;
; 1.902 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.188      ;
; 1.903 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.189      ;
; 1.910 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.196      ;
; 1.943 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.943 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.229      ;
; 1.981 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.267      ;
; 1.982 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.268      ;
; 1.983 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.269      ;
; 1.990 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.276      ;
; 2.023 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.023 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.309      ;
; 2.054 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.340      ;
; 2.061 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.062 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.348      ;
; 2.063 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.349      ;
; 2.103 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.389      ;
; 2.103 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 2.389      ;
+-------+---------------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_div[2]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 9.073 ; 9.073 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 8.656 ; 8.656 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 7.793 ; 7.793 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 7.371 ; 7.371 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 7.120 ; 7.120 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 6.772 ; 6.772 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 6.779 ; 6.779 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 5.962 ; 5.962 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 8.184 ; 8.184 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 8.827 ; 8.827 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 7.913 ; 7.913 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 7.987 ; 7.987 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 7.246 ; 7.246 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 7.711 ; 7.711 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 7.461 ; 7.461 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 7.491 ; 7.491 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 9.073 ; 9.073 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 3.048 ; 3.048 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 3.048 ; 3.048 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -4.262 ; -4.262 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -6.684 ; -6.684 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -4.852 ; -4.852 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -6.101 ; -6.101 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -5.379 ; -5.379 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -4.647 ; -4.647 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -5.674 ; -5.674 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -4.262 ; -4.262 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -5.797 ; -5.797 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -5.103 ; -5.103 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -5.397 ; -5.397 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -5.542 ; -5.542 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -5.365 ; -5.365 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -5.463 ; -5.463 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -5.876 ; -5.876 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -5.383 ; -5.383 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -5.548 ; -5.548 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; -0.721 ; -0.721 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; -0.721 ; -0.721 ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 7.272  ; 7.272  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 18.012 ; 18.012 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 17.474 ; 17.474 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 18.012 ; 18.012 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 16.728 ; 16.728 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 17.240 ; 17.240 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 16.641 ; 16.641 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 16.394 ; 16.394 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 16.937 ; 16.937 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 16.713 ; 16.713 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 16.982 ; 16.982 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 16.250 ; 16.250 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 16.376 ; 16.376 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 16.955 ; 16.955 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 16.355 ; 16.355 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 16.493 ; 16.493 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 16.637 ; 16.637 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 15.612 ; 15.612 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 13.650 ; 13.650 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 12.458 ; 12.458 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 12.085 ; 12.085 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 12.030 ; 12.030 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 12.201 ; 12.201 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 12.928 ; 12.928 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 12.253 ; 12.253 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 12.602 ; 12.602 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 15.380 ; 15.380 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 13.861 ; 13.861 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 15.365 ; 15.365 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 14.030 ; 14.030 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 14.576 ; 14.576 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 14.772 ; 14.772 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 14.266 ; 14.266 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 15.612 ; 15.612 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 18.888 ; 18.888 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 18.522 ; 18.522 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 7.272  ; 7.272  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 7.548  ; 7.548  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 9.566  ; 9.566  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 9.383  ; 9.383  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 9.366  ; 9.366  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 10.028 ; 10.028 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 10.072 ; 10.072 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 8.175  ; 8.175  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 8.843  ; 8.843  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 8.522  ; 8.522  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 8.186  ; 8.186  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 7.548  ; 7.548  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 8.397  ; 8.397  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 8.515  ; 8.515  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 8.852  ; 8.852  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 8.881  ; 8.881  ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 8.990  ; 8.990  ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 8.211  ; 8.211  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 9.074  ; 9.074  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 9.639  ; 9.639  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 8.561  ; 8.561  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 8.718  ; 8.718  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 8.835  ; 8.835  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 8.745  ; 8.745  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 8.225  ; 8.225  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 8.211  ; 8.211  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 9.265  ; 9.265  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 9.271  ; 9.271  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 8.539  ; 8.539  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 9.140  ; 9.140  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 9.196  ; 9.196  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 8.528  ; 8.528  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 9.423  ; 9.423  ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 10.003 ; 10.003 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 10.640 ; 10.640 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 10.277 ; 10.277 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Output Enable Times                                                        ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 8.830  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.708  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.718  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 9.440  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 9.450  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 9.146  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 9.209  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 8.830  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 8.840  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.403  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.403  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 9.651  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.393  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.190  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 9.661  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 9.675  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 9.668  ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 17.844 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 18.722 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 18.732 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 18.454 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 18.464 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 18.160 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 18.223 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 17.844 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 17.854 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 18.433 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 18.433 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 18.681 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 18.423 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 18.220 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 18.691 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 18.705 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 18.698 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Output Enable Times                                                ;
+--------------+--------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 8.830  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.708  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.718  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 9.440  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 9.450  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 9.146  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 9.209  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 8.830  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 8.840  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.403  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.403  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 9.651  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.393  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.190  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 9.661  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 9.675  ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 9.668  ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 9.629  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 10.566 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 10.576 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 10.298 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 10.308 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 10.004 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 10.067 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 9.688  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 9.698  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 9.842  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 9.842  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 10.090 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 9.832  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 9.629  ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 10.100 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 10.114 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 10.107 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 8.830     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.708     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.718     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 9.440     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 9.450     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 9.146     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 9.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 8.830     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 8.840     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.403     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.403     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 9.651     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.393     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.190     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 9.661     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 9.675     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 9.668     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 17.844    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 18.722    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 18.732    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 18.454    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 18.464    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 18.160    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 18.223    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 17.844    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 17.854    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 18.433    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 18.433    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 18.681    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 18.423    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 18.220    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 18.691    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 18.705    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 18.698    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 8.830     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 9.708     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 9.718     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 9.440     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 9.450     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 9.146     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 9.209     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 8.830     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 8.840     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 9.403     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 9.403     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 9.651     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 9.393     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 9.190     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 9.661     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 9.675     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 9.668     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 9.629     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 10.566    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 10.576    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 10.298    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 10.308    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 10.004    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 10.067    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 9.688     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 9.698     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 9.842     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 9.842     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 10.090    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 9.832     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 9.629     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 10.100    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 10.114    ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 10.107    ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+---------------------------------------+
; Fast Model Setup Summary              ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clock_div[2] ; -4.503 ; -609.201      ;
; CLOCK_50     ; -2.625 ; -5.172        ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; CLOCK_50     ; -1.725 ; -1.725        ;
; clock_div[2] ; 0.241  ; 0.000         ;
+--------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; CLOCK_50     ; -1.380 ; -6.380         ;
; clock_div[2] ; -0.500 ; -160.000       ;
+--------------+--------+----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_div[2]'                                                                                                                                           ;
+--------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+
; -4.503 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.536      ;
; -4.502 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.535      ;
; -4.474 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.504      ;
; -4.473 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.505      ;
; -4.473 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.505      ;
; -4.473 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.503      ;
; -4.472 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.504      ;
; -4.472 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.504      ;
; -4.460 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 5.488      ;
; -4.459 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 5.487      ;
; -4.444 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.477      ;
; -4.415 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.438      ;
; -4.415 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.438      ;
; -4.415 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.445      ;
; -4.414 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.446      ;
; -4.414 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.446      ;
; -4.414 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.437      ;
; -4.414 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.437      ;
; -4.413 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.436      ;
; -4.412 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.435      ;
; -4.409 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.436      ;
; -4.408 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.435      ;
; -4.405 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.428      ;
; -4.405 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.432      ;
; -4.404 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.427      ;
; -4.404 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.431      ;
; -4.401 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 5.429      ;
; -4.367 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.400      ;
; -4.356 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.379      ;
; -4.356 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.379      ;
; -4.354 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.377      ;
; -4.350 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.377      ;
; -4.346 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.369      ;
; -4.346 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.373      ;
; -4.338 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.368      ;
; -4.337 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.369      ;
; -4.337 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.369      ;
; -4.332 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.364      ;
; -4.324 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 5.352      ;
; -4.320 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.015     ; 5.337      ;
; -4.319 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.015     ; 5.336      ;
; -4.319 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.015     ; 5.336      ;
; -4.318 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.015     ; 5.335      ;
; -4.316 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.349      ;
; -4.313 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.336      ;
; -4.312 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.335      ;
; -4.309 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.342      ;
; -4.308 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~95  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.341      ;
; -4.307 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.340      ;
; -4.307 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.339      ;
; -4.306 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.339      ;
; -4.306 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.339      ;
; -4.303 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 5.332      ;
; -4.302 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.333      ;
; -4.302 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.333      ;
; -4.301 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.333      ;
; -4.300 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~63  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.332      ;
; -4.294 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 5.318      ;
; -4.293 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.008     ; 5.317      ;
; -4.289 ; proc:proc0|unidad_control:c0|new_ir[6]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.316      ;
; -4.287 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.317      ;
; -4.286 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.318      ;
; -4.286 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.318      ;
; -4.282 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.014     ; 5.300      ;
; -4.281 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.014     ; 5.299      ;
; -4.279 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~94  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.312      ;
; -4.279 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~97  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.302      ;
; -4.279 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.302      ;
; -4.278 ; proc:proc0|unidad_control:c0|new_ir[7]  ; proc:proc0|datapath:e0|regfile:reg0|registre~99  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.311      ;
; -4.278 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.003     ; 5.307      ;
; -4.278 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~94  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.311      ;
; -4.277 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~34  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.307      ;
; -4.277 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.308      ;
; -4.277 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.308      ;
; -4.277 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~35  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.300      ;
; -4.276 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.308      ;
; -4.276 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~66  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.000      ; 5.308      ;
; -4.273 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.306      ;
; -4.273 ; proc:proc0|unidad_control:c0|new_ir[8]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 5.301      ;
; -4.273 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~33  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.300      ;
; -4.272 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.305      ;
; -4.269 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~67  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.292      ;
; -4.269 ; proc:proc0|unidad_control:c0|new_ir[13] ; proc:proc0|datapath:e0|regfile:reg0|registre~65  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.296      ;
; -4.267 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.300      ;
; -4.266 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~96  ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.299      ;
; -4.264 ; proc:proc0|unidad_control:c0|new_ir[10] ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.005     ; 5.291      ;
; -4.263 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.296      ;
; -4.263 ; proc:proc0|unidad_control:c0|new_ir[9]  ; proc:proc0|datapath:e0|regfile:reg0|registre~98  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.004     ; 5.291      ;
; -4.262 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.292      ;
; -4.262 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ; clock_div[2] ; clock_div[2] ; 1.000        ; 0.001      ; 5.295      ;
; -4.261 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.292      ;
; -4.261 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~50  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.015     ; 5.278      ;
; -4.261 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.291      ;
; -4.260 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.015     ; 5.277      ;
; -4.260 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~45  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.291      ;
; -4.258 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.289      ;
; -4.257 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~29  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.001     ; 5.288      ;
; -4.254 ; proc:proc0|unidad_control:c0|new_ir[14] ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.009     ; 5.277      ;
; -4.252 ; proc:proc0|unidad_control:c0|new_ir[12] ; proc:proc0|datapath:e0|regfile:reg0|registre~78  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.282      ;
; -4.251 ; proc:proc0|unidad_control:c0|new_ir[15] ; proc:proc0|datapath:e0|regfile:reg0|registre~78  ; clock_div[2] ; clock_div[2] ; 1.000        ; -0.002     ; 5.281      ;
+--------+-----------------------------------------+--------------------------------------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.625 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.933      ;
; -2.624 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.932      ;
; -2.566 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.874      ;
; -2.547 ; proc:proc0|unidad_control:c0|new_ir[12]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.855      ;
; -2.546 ; proc:proc0|unidad_control:c0|new_ir[15]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.854      ;
; -2.489 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.797      ;
; -2.488 ; proc:proc0|unidad_control:c0|new_ir[14]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.796      ;
; -2.454 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.761      ;
; -2.438 ; proc:proc0|unidad_control:c0|new_ir[8]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.746      ;
; -2.429 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.736      ;
; -2.428 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.736      ;
; -2.411 ; proc:proc0|unidad_control:c0|new_ir[13]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.719      ;
; -2.400 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.708      ;
; -2.376 ; proc:proc0|unidad_control:c0|new_ir[6]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.683      ;
; -2.360 ; proc:proc0|unidad_control:c0|new_ir[8]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.668      ;
; -2.351 ; proc:proc0|unidad_control:c0|new_ir[10]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.658      ;
; -2.350 ; proc:proc0|unidad_control:c0|new_ir[9]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.658      ;
; -2.322 ; proc:proc0|unidad_control:c0|new_ir[7]           ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 3.630      ;
; -2.111 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.433      ;
; -2.033 ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.355      ;
; -1.931 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 3.254      ;
; -1.890 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.197      ;
; -1.877 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.184      ;
; -1.865 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.187      ;
; -1.854 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.161      ;
; -1.853 ; proc:proc0|datapath:e0|regfile:reg0|registre~36  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 3.176      ;
; -1.850 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.157      ;
; -1.846 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 3.156      ;
; -1.845 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 3.154      ;
; -1.829 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 3.152      ;
; -1.812 ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.119      ;
; -1.799 ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.106      ;
; -1.787 ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.109      ;
; -1.785 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 3.094      ;
; -1.776 ; proc:proc0|unidad_control:c0|new_ir[11]          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.083      ;
; -1.772 ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.079      ;
; -1.768 ; proc:proc0|datapath:e0|regfile:reg0|registre~70  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 3.078      ;
; -1.768 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.090      ;
; -1.767 ; proc:proc0|datapath:e0|regfile:reg0|registre~41  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 3.076      ;
; -1.766 ; proc:proc0|datapath:e0|regfile:reg0|registre~69  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.088      ;
; -1.751 ; proc:proc0|datapath:e0|regfile:reg0|registre~37  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 3.074      ;
; -1.749 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.280      ; 3.061      ;
; -1.747 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.069      ;
; -1.744 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 3.053      ;
; -1.736 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.043      ;
; -1.724 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 3.033      ;
; -1.707 ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 3.016      ;
; -1.702 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 3.009      ;
; -1.693 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 3.003      ;
; -1.690 ; proc:proc0|datapath:e0|regfile:reg0|registre~68  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.012      ;
; -1.688 ; proc:proc0|datapath:e0|regfile:reg0|registre~69  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 3.010      ;
; -1.675 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 3.003      ;
; -1.671 ; proc:proc0|datapath:e0|regfile:reg0|registre~87  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.280      ; 2.983      ;
; -1.669 ; proc:proc0|datapath:e0|regfile:reg0|registre~85  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 2.991      ;
; -1.668 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.280      ; 2.980      ;
; -1.666 ; proc:proc0|datapath:e0|regfile:reg0|registre~40  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.975      ;
; -1.658 ; proc:proc0|datapath:e0|regfile:reg0|registre~84  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 2.965      ;
; -1.646 ; proc:proc0|datapath:e0|regfile:reg0|registre~42  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.955      ;
; -1.630 ; proc:proc0|datapath:e0|regfile:reg0|registre~56  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 2.958      ;
; -1.624 ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 2.931      ;
; -1.615 ; proc:proc0|datapath:e0|regfile:reg0|registre~38  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 2.925      ;
; -1.613 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 2.931      ;
; -1.612 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.281      ; 2.925      ;
; -1.609 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.918      ;
; -1.600 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 2.922      ;
; -1.598 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 2.905      ;
; -1.597 ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 2.925      ;
; -1.590 ; proc:proc0|datapath:e0|regfile:reg0|registre~90  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.280      ; 2.902      ;
; -1.587 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.896      ;
; -1.577 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.886      ;
; -1.577 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 2.905      ;
; -1.573 ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 2.894      ;
; -1.571 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.279      ; 2.882      ;
; -1.569 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 2.877      ;
; -1.566 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.875      ;
; -1.559 ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 2.882      ;
; -1.554 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.280      ; 2.866      ;
; -1.552 ; proc:proc0|datapath:e0|regfile:reg0|registre~56  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 2.880      ;
; -1.547 ; proc:proc0|datapath:e0|regfile:reg0|registre~89  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 2.854      ;
; -1.535 ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.286      ; 2.853      ;
; -1.534 ; proc:proc0|datapath:e0|regfile:reg0|registre~22  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.281      ; 2.847      ;
; -1.532 ; proc:proc0|datapath:e0|regfile:reg0|registre~43  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.841      ;
; -1.531 ; proc:proc0|datapath:e0|regfile:reg0|registre~25  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.840      ;
; -1.524 ; proc:proc0|datapath:e0|regfile:reg0|registre~77  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.284      ; 2.840      ;
; -1.522 ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 2.844      ;
; -1.520 ; proc:proc0|datapath:e0|regfile:reg0|registre~91  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.275      ; 2.827      ;
; -1.520 ; proc:proc0|datapath:e0|regfile:reg0|registre~93  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.285      ; 2.837      ;
; -1.509 ; proc:proc0|datapath:e0|regfile:reg0|registre~24  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.818      ;
; -1.500 ; proc:proc0|datapath:e0|regfile:reg0|registre~71  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 2.810      ;
; -1.499 ; proc:proc0|datapath:e0|regfile:reg0|registre~26  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.808      ;
; -1.499 ; proc:proc0|datapath:e0|regfile:reg0|registre~88  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.296      ; 2.827      ;
; -1.495 ; proc:proc0|datapath:e0|regfile:reg0|registre~47  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.289      ; 2.816      ;
; -1.493 ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.279      ; 2.804      ;
; -1.492 ; proc:proc0|datapath:e0|regfile:reg0|registre~72  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.278      ; 2.802      ;
; -1.492 ; proc:proc0|datapath:e0|regfile:reg0|registre~44  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.801      ;
; -1.491 ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.276      ; 2.799      ;
; -1.488 ; proc:proc0|datapath:e0|regfile:reg0|registre~39  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.277      ; 2.797      ;
; -1.481 ; proc:proc0|datapath:e0|regfile:reg0|registre~49  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.291      ; 2.804      ;
; -1.479 ; proc:proc0|datapath:e0|regfile:reg0|registre~81  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.290      ; 2.801      ;
; -1.476 ; proc:proc0|datapath:e0|regfile:reg0|registre~86  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 1.000        ; 0.280      ; 2.788      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                       ; To Node                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.725 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; 0.000        ; 1.799      ; 0.367      ;
; -1.225 ; clock_div[2]                                                    ; clock_div[2]                                                    ; clock_div[2] ; CLOCK_50    ; -0.500       ; 1.799      ; 0.367      ;
; 0.215  ; clock_div[0]                                                    ; clock_div[0]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_div[1]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; clock_div[1]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.243  ; clock_div[0]                                                    ; clock_div[1]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.300  ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.452      ;
; 0.359  ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.368  ; clock_div[0]                                                    ; clock_div[2]                                                    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.543  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.296      ; 0.991      ;
; 0.545  ; proc:proc0|unidad_control:c0|new_pc[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.296      ; 0.993      ;
; 0.593  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.296      ; 1.041      ;
; 0.662  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 1.089      ;
; 0.671  ; proc:proc0|unidad_control:c0|new_pc[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.296      ; 1.119      ;
; 0.782  ; proc:proc0|unidad_control:c0|multi:m0|estat                     ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 1.209      ;
; 1.008  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.436      ;
; 1.010  ; proc:proc0|unidad_control:c0|new_ir[7]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.438      ;
; 1.038  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.466      ;
; 1.040  ; proc:proc0|unidad_control:c0|new_ir[8]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.468      ;
; 1.064  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.492      ;
; 1.131  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.559      ;
; 1.174  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.602      ;
; 1.186  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.614      ;
; 1.223  ; proc:proc0|unidad_control:c0|new_ir[13]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.651      ;
; 1.247  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 1.684      ;
; 1.249  ; proc:proc0|datapath:e0|regfile:reg0|registre~67                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 1.686      ;
; 1.300  ; proc:proc0|unidad_control:c0|new_ir[14]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.728      ;
; 1.358  ; proc:proc0|unidad_control:c0|new_ir[15]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.786      ;
; 1.358  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 1.795      ;
; 1.359  ; proc:proc0|unidad_control:c0|new_ir[12]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.787      ;
; 1.360  ; proc:proc0|datapath:e0|regfile:reg0|registre~147                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 1.797      ;
; 1.382  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.810      ;
; 1.384  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 1.811      ;
; 1.386  ; proc:proc0|unidad_control:c0|new_ir[5]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 1.813      ;
; 1.424  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 1.860      ;
; 1.426  ; proc:proc0|datapath:e0|regfile:reg0|registre~115                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 1.862      ;
; 1.460  ; proc:proc0|datapath:e0|regfile:reg0|registre~114                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.888      ;
; 1.485  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 1.912      ;
; 1.487  ; proc:proc0|unidad_control:c0|new_ir[6]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 1.914      ;
; 1.510  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 1.938      ;
; 1.577  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.014      ;
; 1.579  ; proc:proc0|datapath:e0|regfile:reg0|registre~35                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.016      ;
; 1.588  ; proc:proc0|datapath:e0|regfile:reg0|registre~66                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 2.016      ;
; 1.591  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.027      ;
; 1.593  ; proc:proc0|datapath:e0|regfile:reg0|registre~83                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.029      ;
; 1.597  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.033      ;
; 1.599  ; proc:proc0|datapath:e0|regfile:reg0|registre~142                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.035      ;
; 1.642  ; proc:proc0|datapath:e0|regfile:reg0|registre~63                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 2.070      ;
; 1.644  ; proc:proc0|datapath:e0|regfile:reg0|registre~63                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 2.072      ;
; 1.665  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.092      ;
; 1.667  ; proc:proc0|datapath:e0|regfile:reg0|registre~99                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.094      ;
; 1.754  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.197      ;
; 1.765  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.280      ; 2.197      ;
; 1.767  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.204      ;
; 1.769  ; proc:proc0|datapath:e0|regfile:reg0|registre~64                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.206      ;
; 1.800  ; proc:proc0|datapath:e0|regfile:reg0|registre~144                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.237      ;
; 1.802  ; proc:proc0|datapath:e0|regfile:reg0|registre~144                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.239      ;
; 1.802  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.229      ;
; 1.803  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.239      ;
; 1.805  ; proc:proc0|datapath:e0|regfile:reg0|registre~80                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.241      ;
; 1.816  ; proc:proc0|datapath:e0|regfile:reg0|registre~65                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.281      ; 2.249      ;
; 1.817  ; proc:proc0|datapath:e0|regfile:reg0|registre~113                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.254      ;
; 1.818  ; proc:proc0|datapath:e0|regfile:reg0|registre~65                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.281      ; 2.251      ;
; 1.819  ; proc:proc0|datapath:e0|regfile:reg0|registre~113                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.256      ;
; 1.832  ; proc:proc0|datapath:e0|regfile:reg0|registre~146                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.275      ;
; 1.834  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 2.269      ;
; 1.836  ; proc:proc0|datapath:e0|regfile:reg0|registre~51                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.283      ; 2.271      ;
; 1.843  ; proc:proc0|datapath:e0|regfile:reg0|registre~98                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.280      ; 2.275      ;
; 1.843  ; proc:proc0|datapath:e0|regfile:reg0|registre~61                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.277      ; 2.272      ;
; 1.845  ; proc:proc0|datapath:e0|regfile:reg0|registre~61                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.277      ; 2.274      ;
; 1.847  ; proc:proc0|datapath:e0|regfile:reg0|registre~78                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.278      ; 2.277      ;
; 1.847  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.274      ;
; 1.849  ; proc:proc0|datapath:e0|regfile:reg0|registre~78                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.278      ; 2.279      ;
; 1.849  ; proc:proc0|datapath:e0|regfile:reg0|registre~32                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.286      ;
; 1.849  ; proc:proc0|unidad_control:c0|new_ir[2]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.276      ;
; 1.851  ; proc:proc0|datapath:e0|regfile:reg0|registre~32                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.288      ;
; 1.855  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.282      ;
; 1.857  ; proc:proc0|unidad_control:c0|new_ir[4]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.284      ;
; 1.861  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.281      ; 2.294      ;
; 1.863  ; proc:proc0|datapath:e0|regfile:reg0|registre~138                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.281      ; 2.296      ;
; 1.880  ; proc:proc0|unidad_control:c0|new_ir[11]                         ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.307      ;
; 1.884  ; proc:proc0|datapath:e0|regfile:reg0|registre~82                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.290      ; 2.326      ;
; 1.891  ; proc:proc0|datapath:e0|regfile:reg0|registre~140                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.327      ;
; 1.893  ; proc:proc0|datapath:e0|regfile:reg0|registre~140                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.284      ; 2.329      ;
; 1.905  ; proc:proc0|datapath:e0|regfile:reg0|registre~109                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.278      ; 2.335      ;
; 1.907  ; proc:proc0|datapath:e0|regfile:reg0|registre~109                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.278      ; 2.337      ;
; 1.913  ; proc:proc0|datapath:e0|regfile:reg0|registre~28                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.350      ;
; 1.915  ; proc:proc0|datapath:e0|regfile:reg0|registre~28                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.352      ;
; 1.918  ; proc:proc0|unidad_control:c0|new_ir[9]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.276      ; 2.346      ;
; 1.923  ; proc:proc0|datapath:e0|regfile:reg0|registre~145                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.366      ;
; 1.923  ; proc:proc0|datapath:e0|regfile:reg0|registre~48                 ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.360      ;
; 1.925  ; proc:proc0|datapath:e0|regfile:reg0|registre~145                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.291      ; 2.368      ;
; 1.925  ; proc:proc0|datapath:e0|regfile:reg0|registre~48                 ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.285      ; 2.362      ;
; 1.947  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.388      ;
; 1.949  ; proc:proc0|unidad_control:c0|new_ir[0]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.289      ; 2.390      ;
; 1.953  ; proc:proc0|datapath:e0|regfile:reg0|registre~108                ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.296      ; 2.401      ;
; 1.955  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.382      ;
; 1.955  ; proc:proc0|datapath:e0|regfile:reg0|registre~108                ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.296      ; 2.403      ;
; 1.956  ; proc:proc0|unidad_control:c0|new_ir[3]                          ; MemoryController:mem_controller0|SRAMController:sram|state.escr ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.383      ;
; 1.957  ; proc:proc0|unidad_control:c0|new_ir[1]                          ; MemoryController:mem_controller0|SRAMController:sram|state.idle ; clock_div[2] ; CLOCK_50    ; 0.000        ; 0.275      ; 2.384      ;
+--------+-----------------------------------------------------------------+-----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_div[2]'                                                                                                                                      ;
+-------+---------------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                 ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+
; 0.241 ; proc:proc0|unidad_control:c0|new_pc[15]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.393      ;
; 0.355 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[1]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[2]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[3]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.524      ;
; 0.493 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[2]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.645      ;
; 0.496 ; proc:proc0|unidad_control:c0|new_pc[14]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[3]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.664      ;
; 0.528 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[3]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.686      ;
; 0.546 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; proc:proc0|unidad_control:c0|new_pc[13]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.699      ;
; 0.554 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.706      ;
; 0.563 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[4]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; proc:proc0|unidad_control:c0|new_pc[12]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.721      ;
; 0.581 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.733      ;
; 0.589 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.741      ;
; 0.598 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[5]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; proc:proc0|unidad_control:c0|multi:m0|estat ; proc:proc0|unidad_control:c0|new_ir[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.758      ;
; 0.616 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; proc:proc0|unidad_control:c0|new_pc[11]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.776      ;
; 0.633 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[6]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.785      ;
; 0.637 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.789      ;
; 0.638 ; proc:proc0|unidad_control:c0|new_pc[10]     ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.790      ;
; 0.641 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.793      ;
; 0.651 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.803      ;
; 0.659 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.811      ;
; 0.663 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.815      ;
; 0.668 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[7]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.820      ;
; 0.672 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.824      ;
; 0.676 ; proc:proc0|unidad_control:c0|multi:m0|estat ; proc:proc0|unidad_control:c0|new_ir[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.828      ;
; 0.686 ; proc:proc0|unidad_control:c0|new_pc[9]      ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.838      ;
; 0.694 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.846      ;
; 0.698 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.850      ;
; 0.703 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[8]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.855      ;
; 0.710 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.862      ;
; 0.711 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.711 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.863      ;
; 0.729 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.881      ;
; 0.732 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.884      ;
; 0.733 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.885      ;
; 0.745 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.897      ;
; 0.746 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.898      ;
; 0.746 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.898      ;
; 0.764 ; proc:proc0|unidad_control:c0|new_pc[8]      ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.916      ;
; 0.766 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.918      ;
; 0.767 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.919      ;
; 0.768 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.920      ;
; 0.780 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.932      ;
; 0.781 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[14] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.781 ; proc:proc0|unidad_control:c0|new_pc[6]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.797 ; proc:proc0|unidad_control:c0|new_pc[1]      ; proc:proc0|unidad_control:c0|new_pc[9]  ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.949      ;
; 0.801 ; proc:proc0|unidad_control:c0|new_pc[2]      ; proc:proc0|unidad_control:c0|new_pc[10] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.953      ;
; 0.802 ; proc:proc0|unidad_control:c0|new_pc[3]      ; proc:proc0|unidad_control:c0|new_pc[11] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; proc:proc0|unidad_control:c0|new_pc[5]      ; proc:proc0|unidad_control:c0|new_pc[13] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.955      ;
; 0.815 ; proc:proc0|unidad_control:c0|new_pc[4]      ; proc:proc0|unidad_control:c0|new_pc[12] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.967      ;
; 0.816 ; proc:proc0|unidad_control:c0|new_pc[7]      ; proc:proc0|unidad_control:c0|new_pc[15] ; clock_div[2] ; clock_div[2] ; 0.000        ; 0.000      ; 0.968      ;
+-------+---------------------------------------------+-----------------------------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.escr ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; MemoryController:mem_controller0|SRAMController:sram|state.idle ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[0]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[1]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; clock_div[2]|clk                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.escr|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; mem_controller0|sram|state.idle|clk                             ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_div[2]'                                                                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~100 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~101 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~102 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~103 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~104 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~105 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~106 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~107 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~108 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~109 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~110 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~111 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~112 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~113 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~114 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~115 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~116 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~117 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~118 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~119 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~120 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~121 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~122 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~123 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~124 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~125 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~126 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~127 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~128 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~129 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~130 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~131 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~132 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~133 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~134 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~135 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~136 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~137 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~138 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~139 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~140 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~141 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~142 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~143 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~144 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~145 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~146 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~147 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~20  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_div[2] ; Rise       ; proc:proc0|datapath:e0|regfile:reg0|registre~21  ;
+--------+--------------+----------------+------------------+--------------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 3.825 ; 3.825 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 3.720 ; 3.720 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 3.404 ; 3.404 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 3.190 ; 3.190 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 3.164 ; 3.164 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 2.994 ; 2.994 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 2.977 ; 2.977 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 2.643 ; 2.643 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 3.476 ; 3.476 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 3.783 ; 3.783 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 3.469 ; 3.469 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 3.436 ; 3.436 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 3.175 ; 3.175 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 3.351 ; 3.351 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 3.268 ; 3.268 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 3.294 ; 3.294 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 3.825 ; 3.825 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.899 ; 0.899 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.899 ; 0.899 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -1.979 ; -1.979 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -2.918 ; -2.918 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -2.259 ; -2.259 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -2.678 ; -2.678 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -2.464 ; -2.464 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -2.111 ; -2.111 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -2.499 ; -2.499 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -1.979 ; -1.979 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -2.561 ; -2.561 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -2.298 ; -2.298 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -2.473 ; -2.473 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -2.484 ; -2.484 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -2.429 ; -2.429 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -2.412 ; -2.412 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -2.646 ; -2.646 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -2.463 ; -2.463 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -2.494 ; -2.494 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.092  ; 0.092  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.092  ; 0.092  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 3.928 ; 3.928 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 7.736 ; 7.736 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 7.517 ; 7.517 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 7.736 ; 7.736 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 7.276 ; 7.276 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 7.464 ; 7.464 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 7.196 ; 7.196 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 7.096 ; 7.096 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 7.289 ; 7.289 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 7.258 ; 7.258 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 7.364 ; 7.364 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 7.084 ; 7.084 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 7.111 ; 7.111 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 7.348 ; 7.348 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 7.159 ; 7.159 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 7.213 ; 7.213 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 7.318 ; 7.318 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 6.967 ; 6.967 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 6.158 ; 6.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 5.714 ; 5.714 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 5.613 ; 5.613 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 5.593 ; 5.593 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 5.611 ; 5.611 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 5.947 ; 5.947 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 5.609 ; 5.609 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 5.746 ; 5.746 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 6.877 ; 6.877 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 6.222 ; 6.222 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 6.812 ; 6.812 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 6.376 ; 6.376 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 6.577 ; 6.577 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 6.649 ; 6.649 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 6.384 ; 6.384 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 6.967 ; 6.967 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 8.122 ; 8.122 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 7.964 ; 7.964 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 3.928 ; 3.928 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 3.877 ; 3.877 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 4.644 ; 4.644 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 4.576 ; 4.576 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 4.584 ; 4.584 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 4.869 ; 4.869 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 4.842 ; 4.842 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 4.133 ; 4.133 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 4.391 ; 4.391 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 4.256 ; 4.256 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 4.103 ; 4.103 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 3.877 ; 3.877 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 4.217 ; 4.217 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 4.223 ; 4.223 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 4.358 ; 4.358 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 4.379 ; 4.379 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 4.442 ; 4.442 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 4.158 ; 4.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 4.513 ; 4.513 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 4.658 ; 4.658 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 4.259 ; 4.259 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 4.317 ; 4.317 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 4.412 ; 4.412 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 4.335 ; 4.335 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 4.161 ; 4.161 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 4.158 ; 4.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 4.546 ; 4.546 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 4.552 ; 4.552 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 4.310 ; 4.310 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 4.437 ; 4.437 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 4.531 ; 4.531 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 4.307 ; 4.307 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 4.599 ; 4.599 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 4.820 ; 4.820 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 5.091 ; 5.091 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 4.936 ; 4.936 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+--------------+--------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.486 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.830 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.840 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.731 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.741 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.617 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.655 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.486 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.496 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.701 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.701 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.784 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.691 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.644 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.794 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.802 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.795 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 7.702 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 8.046 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 8.056 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 7.947 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 7.957 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 7.833 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 7.871 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 7.702 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 7.712 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 7.930 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 7.930 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 8.013 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 7.920 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 7.873 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 8.023 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 8.031 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 8.024 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+--------------+--------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.486 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.830 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.840 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.731 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.741 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.617 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.655 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.486 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.496 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.701 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.701 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.784 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.691 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.644 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.794 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.802 ;      ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.795 ;      ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 4.676 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 5.020 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 5.030 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 4.921 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 4.931 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 4.807 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 4.845 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 4.676 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 4.686 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 4.735 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 4.735 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 4.818 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 4.725 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 4.678 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 4.828 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 4.836 ;      ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 4.829 ;      ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.486     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.830     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.840     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.731     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.741     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.617     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.655     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.486     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.496     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.701     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.701     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.784     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.691     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.644     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.794     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.802     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.795     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 7.702     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 8.046     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 8.056     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 7.947     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 7.957     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 7.833     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 7.871     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 7.702     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 7.712     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 7.930     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 7.930     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 8.013     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 7.920     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 7.873     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 8.023     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 8.031     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 8.024     ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port   ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+--------------+-----------+-----------+------------+-----------------+
; SRAM_DQ[*]   ; CLOCK_50     ; 4.486     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[0]  ; CLOCK_50     ; 4.830     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[1]  ; CLOCK_50     ; 4.840     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[2]  ; CLOCK_50     ; 4.731     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[3]  ; CLOCK_50     ; 4.741     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[4]  ; CLOCK_50     ; 4.617     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[5]  ; CLOCK_50     ; 4.655     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[6]  ; CLOCK_50     ; 4.486     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[7]  ; CLOCK_50     ; 4.496     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[8]  ; CLOCK_50     ; 4.701     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[9]  ; CLOCK_50     ; 4.701     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[10] ; CLOCK_50     ; 4.784     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[11] ; CLOCK_50     ; 4.691     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[12] ; CLOCK_50     ; 4.644     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[13] ; CLOCK_50     ; 4.794     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[14] ; CLOCK_50     ; 4.802     ;           ; Rise       ; CLOCK_50        ;
;  SRAM_DQ[15] ; CLOCK_50     ; 4.795     ;           ; Rise       ; CLOCK_50        ;
; SRAM_DQ[*]   ; clock_div[2] ; 4.676     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 5.020     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 5.030     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 4.921     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 4.931     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 4.807     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 4.845     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 4.676     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 4.686     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 4.735     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 4.735     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 4.818     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 4.725     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 4.678     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 4.828     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 4.836     ;           ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 4.829     ;           ; Rise       ; clock_div[2]    ;
+--------------+--------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -13.752   ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -9.071    ; -2.695 ; N/A      ; N/A     ; -1.631              ;
;  clock_div[2]    ; -13.752   ; 0.241  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -1908.274 ; -2.695 ; 0.0      ; 0.0     ; -203.261            ;
;  CLOCK_50        ; -18.163   ; -2.695 ; N/A      ; N/A     ; -7.741              ;
;  clock_div[2]    ; -1890.111 ; 0.000  ; N/A      ; N/A     ; -195.520            ;
+------------------+-----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+--------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+--------------+-------+-------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; 9.073 ; 9.073 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; 8.656 ; 8.656 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; 7.793 ; 7.793 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; 7.371 ; 7.371 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; 7.120 ; 7.120 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; 6.772 ; 6.772 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; 6.779 ; 6.779 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; 5.962 ; 5.962 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; 8.184 ; 8.184 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; 8.827 ; 8.827 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; 7.913 ; 7.913 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; 7.987 ; 7.987 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; 7.246 ; 7.246 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; 7.711 ; 7.711 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; 7.461 ; 7.461 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; 7.491 ; 7.491 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; 9.073 ; 9.073 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 3.048 ; 3.048 ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 3.048 ; 3.048 ; Rise       ; clock_div[2]    ;
+--------------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+--------------+--------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+--------------+--------+--------+------------+-----------------+
; SRAM_DQ[*]   ; clock_div[2] ; -1.979 ; -1.979 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]  ; clock_div[2] ; -2.918 ; -2.918 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]  ; clock_div[2] ; -2.259 ; -2.259 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]  ; clock_div[2] ; -2.678 ; -2.678 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]  ; clock_div[2] ; -2.464 ; -2.464 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]  ; clock_div[2] ; -2.111 ; -2.111 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]  ; clock_div[2] ; -2.499 ; -2.499 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]  ; clock_div[2] ; -1.979 ; -1.979 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]  ; clock_div[2] ; -2.561 ; -2.561 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]  ; clock_div[2] ; -2.298 ; -2.298 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]  ; clock_div[2] ; -2.473 ; -2.473 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10] ; clock_div[2] ; -2.484 ; -2.484 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11] ; clock_div[2] ; -2.429 ; -2.429 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12] ; clock_div[2] ; -2.412 ; -2.412 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13] ; clock_div[2] ; -2.646 ; -2.646 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14] ; clock_div[2] ; -2.463 ; -2.463 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15] ; clock_div[2] ; -2.494 ; -2.494 ; Rise       ; clock_div[2]    ;
; SW[*]        ; clock_div[2] ; 0.092  ; 0.092  ; Rise       ; clock_div[2]    ;
;  SW[9]       ; clock_div[2] ; 0.092  ; 0.092  ; Rise       ; clock_div[2]    ;
+--------------+--------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+----------------+--------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+--------------+--------+--------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 7.272  ; 7.272  ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 18.012 ; 18.012 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 17.474 ; 17.474 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 18.012 ; 18.012 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 16.728 ; 16.728 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 17.240 ; 17.240 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 16.641 ; 16.641 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 16.394 ; 16.394 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 16.937 ; 16.937 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 16.713 ; 16.713 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 16.982 ; 16.982 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 16.250 ; 16.250 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 16.376 ; 16.376 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 16.955 ; 16.955 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 16.355 ; 16.355 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 16.493 ; 16.493 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 16.637 ; 16.637 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 15.612 ; 15.612 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 13.650 ; 13.650 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 12.458 ; 12.458 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 12.085 ; 12.085 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 12.030 ; 12.030 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 12.201 ; 12.201 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 12.928 ; 12.928 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 12.253 ; 12.253 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 12.602 ; 12.602 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 15.380 ; 15.380 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 13.861 ; 13.861 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 15.365 ; 15.365 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 14.030 ; 14.030 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 14.576 ; 14.576 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 14.772 ; 14.772 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 14.266 ; 14.266 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 15.612 ; 15.612 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 18.888 ; 18.888 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 18.522 ; 18.522 ; Rise       ; clock_div[2]    ;
+----------------+--------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+--------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+--------------+-------+-------+------------+-----------------+
; SRAM_WE_N      ; CLOCK_50     ; 3.928 ; 3.928 ; Rise       ; CLOCK_50        ;
; SRAM_ADDR[*]   ; clock_div[2] ; 3.877 ; 3.877 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[0]  ; clock_div[2] ; 4.644 ; 4.644 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[1]  ; clock_div[2] ; 4.576 ; 4.576 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[2]  ; clock_div[2] ; 4.584 ; 4.584 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[3]  ; clock_div[2] ; 4.869 ; 4.869 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[4]  ; clock_div[2] ; 4.842 ; 4.842 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[5]  ; clock_div[2] ; 4.133 ; 4.133 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[6]  ; clock_div[2] ; 4.391 ; 4.391 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[7]  ; clock_div[2] ; 4.256 ; 4.256 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[8]  ; clock_div[2] ; 4.103 ; 4.103 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[9]  ; clock_div[2] ; 3.877 ; 3.877 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[10] ; clock_div[2] ; 4.217 ; 4.217 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[11] ; clock_div[2] ; 4.223 ; 4.223 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[12] ; clock_div[2] ; 4.358 ; 4.358 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[13] ; clock_div[2] ; 4.379 ; 4.379 ; Rise       ; clock_div[2]    ;
;  SRAM_ADDR[14] ; clock_div[2] ; 4.442 ; 4.442 ; Rise       ; clock_div[2]    ;
; SRAM_DQ[*]     ; clock_div[2] ; 4.158 ; 4.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[0]    ; clock_div[2] ; 4.513 ; 4.513 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[1]    ; clock_div[2] ; 4.658 ; 4.658 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[2]    ; clock_div[2] ; 4.259 ; 4.259 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[3]    ; clock_div[2] ; 4.317 ; 4.317 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[4]    ; clock_div[2] ; 4.412 ; 4.412 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[5]    ; clock_div[2] ; 4.335 ; 4.335 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[6]    ; clock_div[2] ; 4.161 ; 4.161 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[7]    ; clock_div[2] ; 4.158 ; 4.158 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[8]    ; clock_div[2] ; 4.546 ; 4.546 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[9]    ; clock_div[2] ; 4.552 ; 4.552 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[10]   ; clock_div[2] ; 4.310 ; 4.310 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[11]   ; clock_div[2] ; 4.437 ; 4.437 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[12]   ; clock_div[2] ; 4.531 ; 4.531 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[13]   ; clock_div[2] ; 4.307 ; 4.307 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[14]   ; clock_div[2] ; 4.599 ; 4.599 ; Rise       ; clock_div[2]    ;
;  SRAM_DQ[15]   ; clock_div[2] ; 4.820 ; 4.820 ; Rise       ; clock_div[2]    ;
; SRAM_LB_N      ; clock_div[2] ; 5.091 ; 5.091 ; Rise       ; clock_div[2]    ;
; SRAM_UB_N      ; clock_div[2] ; 4.936 ; 4.936 ; Rise       ; clock_div[2]    ;
+----------------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; CLOCK_50     ; CLOCK_50     ; 7        ; 0        ; 0        ; 0        ;
; clock_div[2] ; CLOCK_50     ; 3995     ; 1        ; 0        ; 0        ;
; clock_div[2] ; clock_div[2] ; 814856   ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; CLOCK_50     ; CLOCK_50     ; 7        ; 0        ; 0        ; 0        ;
; clock_div[2] ; CLOCK_50     ; 3995     ; 1        ; 0        ; 0        ;
; clock_div[2] ; clock_div[2] ; 814856   ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 383   ; 383  ;
; Unconstrained Output Ports      ; 34    ; 34   ;
; Unconstrained Output Port Paths ; 4003  ; 4003 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Mar 20 17:35:32 2024
Info: Command: quartus_sta Etapa2_2 -c Etapa2_2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Etapa2_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_div[2] clock_div[2]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.752
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.752     -1890.111 clock_div[2] 
    Info (332119):    -9.071       -18.163 CLOCK_50 
Info (332146): Worst-case hold slack is -2.695
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.695        -2.695 CLOCK_50 
    Info (332119):     0.625         0.000 clock_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -7.741 CLOCK_50 
    Info (332119):    -0.611      -195.520 clock_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.503      -609.201 clock_div[2] 
    Info (332119):    -2.625        -5.172 CLOCK_50 
Info (332146): Worst-case hold slack is -1.725
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.725        -1.725 CLOCK_50 
    Info (332119):     0.241         0.000 clock_div[2] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -6.380 CLOCK_50 
    Info (332119):    -0.500      -160.000 clock_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4559 megabytes
    Info: Processing ended: Wed Mar 20 17:35:33 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


