#Substrate Graph
# noVertices
40
# noArcs
104
# Vertices: id availableCpu routingCapacity isCenter
0 349 349 1
1 646 646 1
2 1057 1057 1
3 150 150 0
4 124 124 1
5 167 167 1
6 150 150 0
7 150 150 0
8 279 279 1
9 223 223 1
10 167 167 1
11 37 37 0
12 37 37 0
13 124 124 1
14 37 37 0
15 229 229 1
16 37 37 0
17 37 37 0
18 124 124 1
19 37 37 0
20 37 37 0
21 124 124 1
22 37 37 0
23 124 124 1
24 37 37 0
25 112 112 1
26 37 37 0
27 124 124 1
28 858 858 1
29 279 279 1
30 192 192 1
31 99 99 1
32 37 37 0
33 37 37 0
34 150 150 0
35 37 37 0
36 124 124 1
37 37 37 0
38 150 150 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 5 125
1 0 5 125
0 2 4 125
2 0 4 125
0 12 2 37
12 0 2 37
0 31 5 62
31 0 5 62
1 5 2 93
5 1 2 93
1 7 7 75
7 1 7 75
1 8 4 93
8 1 4 93
1 10 7 93
10 1 7 93
1 24 3 37
24 1 3 37
1 29 1 93
29 1 1 93
1 33 3 37
33 1 3 37
2 3 3 75
3 2 3 75
2 4 4 62
4 2 4 62
2 6 5 75
6 2 5 75
2 9 2 93
9 2 2 93
2 13 7 62
13 2 7 62
2 16 7 37
16 2 7 37
2 18 5 62
18 2 5 62
2 21 6 62
21 2 6 62
2 23 4 62
23 2 4 62
2 27 4 62
27 2 4 62
2 32 2 37
32 2 2 37
2 34 3 75
34 2 3 75
2 38 6 75
38 2 6 75
2 29 3 93
29 2 3 93
3 28 5 75
28 3 5 75
4 28 6 62
28 4 6 62
5 14 3 37
14 5 3 37
5 19 6 37
19 5 6 37
6 28 8 75
28 6 8 75
7 25 6 75
25 7 6 75
8 15 5 93
15 8 5 93
8 30 3 93
30 8 3 93
9 20 8 37
20 9 8 37
9 28 5 93
28 9 5 93
10 11 7 37
11 10 7 37
10 22 6 37
22 10 6 37
13 28 4 62
28 13 4 62
15 17 3 37
17 15 3 37
15 35 3 37
35 15 3 37
15 36 2 62
36 15 2 62
18 28 4 62
28 18 4 62
21 28 1 62
28 21 1 62
23 28 2 62
28 23 2 62
25 26 6 37
26 25 6 37
27 28 4 62
28 27 4 62
28 38 5 75
38 28 5 75
28 34 4 75
34 28 4 75
28 29 10 93
29 28 10 93
30 39 5 37
39 30 5 37
30 36 1 62
36 30 1 62
31 37 4 37
37 31 4 37
