Pin: A & Net: Clock
Pin: B & Net: Scan_clk
Pin: S & Net: Scan_en
Pin: Z & Net: mux_clock
MUX2_X1------>mux1 ----->
Pin: A1 & Net: mux_clock
Pin: A2 & Net: cg_en
Pin: ZN & Net: gated_clock
AND2_X1------>gate ----->
Pin: A & Net: gated_clock
Pin: Z & Net: CLK
BUF_X1------>CLK_B1 ----->
Pin: D & Net: A
Pin: CK & Net: CLK
Pin: Q & Net: n4
Pin: QN & Net: QN
DFF_X1------>reg1 ----->
Pin: D & Net: B
Pin: CK & Net: CLK
Pin: Q & Net: n5
Pin: QN & Net: QN
DFF_X1------>reg2 ----->
Pin: D & Net: C
Pin: CK & Net: CLK
Pin: Q & Net: n6
Pin: QN & Net: QN
DFF_X1------>reg3 ----->
Pin: A & Net: n4
Pin: B & Net: n5
Pin: Z & Net: n7
XOR2_X1------>G1 ----->
Pin: A & Net: n7
Pin: B & Net: n6
Pin: Z & Net: n8
XOR2_X1------>G2 ----->
Pin: A1 & Net: n5
Pin: A2 & Net: n6
Pin: ZN & Net: n9
AND2_X1------>G3 ----->
Pin: A1 & Net: n4
Pin: A2 & Net: n5
Pin: ZN & Net: n10
AND2_X1------>G4 ----->
Pin: A1 & Net: n4
Pin: A2 & Net: n6
Pin: ZN & Net: n11
AND2_X1------>G5 ----->
Pin: A1 & Net: n9
Pin: A2 & Net: n10
Pin: ZN & Net: n12
OR2_X1------>G7 ----->
Pin: A1 & Net: n12
Pin: A2 & Net: n11
Pin: ZN & Net: n13
OR2_X1------>G6 ----->
Pin: D & Net: n13
Pin: CK & Net: CLK
Pin: Q & Net: n14
Pin: QN & Net: QN
DFF_X1------>reg4 ----->
Pin: D & Net: n8
Pin: CK & Net: CLK
Pin: Q & Net: n15
Pin: QN & Net: QN
DFF_X1------>reg5 ----->
Pin: A & Net: n14
Pin: Z & Net: Carry
BUF_X1------>B1 ----->
Pin: A & Net: n15
Pin: Z & Net: Sum
BUF_X1------>B2 ----->
fulladder
