Fitter report for bank
Mon Jun 22 23:16:16 2015
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Input Pins
 11. Output Pins
 12. I/O Bank Usage
 13. All Package Pins
 14. Output Pin Default Load For Reported TCO
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Global & Other Fast Signals
 20. Non-Global High Fan-Out Signals
 21. Interconnect Usage Summary
 22. LAB Logic Elements
 23. LAB-wide Signals
 24. LAB Signals Sourced
 25. LAB Signals Sourced Out
 26. LAB Distinct Inputs
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing
 30. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+------------------------------------+----------------------------------------------+
; Fitter Status                      ; Successful - Mon Jun 22 23:16:16 2015        ;
; Quartus II Version                 ; 9.1 Build 350 03/24/2010 SP 2 SJ Web Edition ;
; Revision Name                      ; bank                                         ;
; Top-level Entity Name              ; bank                                         ;
; Family                             ; Cyclone II                                   ;
; Device                             ; EP2C20F484C7                                 ;
; Timing Models                      ; Final                                        ;
; Total logic elements               ; 2,010 / 18,752 ( 11 % )                      ;
;     Total combinational functions  ; 2,010 / 18,752 ( 11 % )                      ;
;     Dedicated logic registers      ; 405 / 18,752 ( 2 % )                         ;
; Total registers                    ; 405                                          ;
; Total pins                         ; 29 / 315 ( 9 % )                             ;
; Total virtual pins                 ; 0                                            ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                          ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                ;
+------------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; On                             ; On                             ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                          ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
; Use Best Effort Settings for Compilation                                   ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 2450 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 2450 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 2450    ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/MC/bank/bank.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 2,010 / 18,752 ( 11 % ) ;
;     -- Combinational with no register       ; 1605                    ;
;     -- Register only                        ; 0                       ;
;     -- Combinational with a register        ; 405                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 787                     ;
;     -- 3 input functions                    ; 748                     ;
;     -- <=2 input functions                  ; 475                     ;
;     -- Register only                        ; 0                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 2010                    ;
;     -- arithmetic mode                      ; 0                       ;
;                                             ;                         ;
; Total registers*                            ; 405 / 19,649 ( 2 % )    ;
;     -- Dedicated logic registers            ; 405 / 18,752 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 162 / 1,172 ( 14 % )    ;
; User inserted logic elements                ; 0                       ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 29 / 315 ( 9 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
; Global signals                              ; 2                       ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%            ;
; Peak interconnect usage (total/H/V)         ; 9% / 9% / 11%           ;
; Maximum fan-out node                        ; clear~clkctrl           ;
; Maximum fan-out                             ; 810                     ;
; Highest non-global fan-out signal           ; clear                   ;
; Highest non-global fan-out                  ; 405                     ;
; Total fan-out                               ; 7974                    ;
; Average fan-out                             ; 3.26                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; DATA_IN[0]  ; H14   ; 4        ; 42           ; 27           ; 2           ; 81                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DATA_IN[1]  ; AB18  ; 7        ; 42           ; 0            ; 0           ; 81                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DATA_IN[2]  ; J14   ; 4        ; 42           ; 27           ; 3           ; 81                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; DATA_IN[3]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 81                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Player_in   ; B15   ; 4        ; 33           ; 27           ; 2           ; 81                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[0] ; D11   ; 3        ; 22           ; 27           ; 3           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[1] ; Y10   ; 8        ; 15           ; 0            ; 0           ; 31                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[2] ; H10   ; 3        ; 15           ; 27           ; 2           ; 35                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[3] ; A15   ; 4        ; 33           ; 27           ; 3           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[4] ; F11   ; 3        ; 18           ; 27           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[5] ; H11   ; 3        ; 20           ; 27           ; 0           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_ADDR1[6] ; A10   ; 3        ; 20           ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; RD_EN       ; AB11  ; 8        ; 24           ; 0            ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[0]  ; N4    ; 1        ; 0            ; 10           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[1]  ; C10   ; 3        ; 18           ; 27           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[2]  ; R11   ; 8        ; 20           ; 0            ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[3]  ; N6    ; 1        ; 0            ; 11           ; 2           ; 16                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[4]  ; A7    ; 3        ; 11           ; 27           ; 1           ; 106                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[5]  ; A14   ; 4        ; 29           ; 27           ; 1           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_ADDR[6]  ; F12   ; 4        ; 31           ; 27           ; 2           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; WR_EN       ; B14   ; 4        ; 29           ; 27           ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clear       ; M1    ; 1        ; 0            ; 13           ; 2           ; 406                   ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock       ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; gl_clear    ; A5    ; 3        ; 3            ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DATA_OUT1[0] ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DATA_OUT1[1] ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DATA_OUT1[2] ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; DATA_OUT1[3] ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PLAYER_OUT   ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 4 / 41 ( 10 % ) ; 3.3V          ; --           ;
; 2        ; 2 / 33 ( 6 % )  ; 3.3V          ; --           ;
; 3        ; 8 / 43 ( 19 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 40 ( 18 % ) ; 3.3V          ; --           ;
; 5        ; 1 / 39 ( 3 % )  ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )  ; 3.3V          ; --           ;
; 7        ; 1 / 40 ( 3 % )  ; 3.3V          ; --           ;
; 8        ; 8 / 43 ( 19 % ) ; 3.3V          ; --           ;
+----------+-----------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; gl_clear                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; WR_ADDR[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; RD_ADDR1[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; WR_ADDR[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; RD_ADDR1[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; PLAYER_OUT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; DATA_OUT1[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; DATA_OUT1[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; RD_EN                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; DATA_IN[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; WR_EN                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; Player_in                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; WR_ADDR[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; RD_ADDR1[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; RD_ADDR1[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; WR_ADDR[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; RD_ADDR1[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; RD_ADDR1[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; DATA_IN[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; DATA_IN[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; DATA_IN[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clear                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; WR_ADDR[0]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; WR_ADDR[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; WR_ADDR[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; DATA_OUT1[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; DATA_OUT1[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; RD_ADDR1[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                     ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
; Compilation Hierarchy Node  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name          ; Library Name ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
; |bank                       ; 2010 (390)  ; 405 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 29   ; 0            ; 1605 (390)   ; 0 (0)             ; 405 (0)          ; |bank                        ; work         ;
;    |reg:\Registers:0:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:0:regs  ;              ;
;    |reg:\Registers:10:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:10:regs ; work         ;
;    |reg:\Registers:11:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:11:regs ; work         ;
;    |reg:\Registers:12:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:12:regs ; work         ;
;    |reg:\Registers:13:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:13:regs ; work         ;
;    |reg:\Registers:14:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:14:regs ; work         ;
;    |reg:\Registers:15:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:15:regs ; work         ;
;    |reg:\Registers:16:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:16:regs ; work         ;
;    |reg:\Registers:17:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:17:regs ; work         ;
;    |reg:\Registers:18:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:18:regs ; work         ;
;    |reg:\Registers:19:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:19:regs ; work         ;
;    |reg:\Registers:1:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:1:regs  ; work         ;
;    |reg:\Registers:20:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:20:regs ; work         ;
;    |reg:\Registers:21:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:21:regs ; work         ;
;    |reg:\Registers:22:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:22:regs ; work         ;
;    |reg:\Registers:23:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:23:regs ; work         ;
;    |reg:\Registers:24:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:24:regs ; work         ;
;    |reg:\Registers:25:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:25:regs ; work         ;
;    |reg:\Registers:26:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:26:regs ; work         ;
;    |reg:\Registers:27:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:27:regs ; work         ;
;    |reg:\Registers:28:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:28:regs ; work         ;
;    |reg:\Registers:29:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:29:regs ; work         ;
;    |reg:\Registers:2:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:2:regs  ; work         ;
;    |reg:\Registers:30:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:30:regs ; work         ;
;    |reg:\Registers:31:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:31:regs ; work         ;
;    |reg:\Registers:32:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:32:regs ; work         ;
;    |reg:\Registers:33:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:33:regs ; work         ;
;    |reg:\Registers:34:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:34:regs ; work         ;
;    |reg:\Registers:35:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:35:regs ; work         ;
;    |reg:\Registers:36:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:36:regs ; work         ;
;    |reg:\Registers:37:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:37:regs ; work         ;
;    |reg:\Registers:38:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:38:regs ; work         ;
;    |reg:\Registers:39:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:39:regs ; work         ;
;    |reg:\Registers:3:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:3:regs  ; work         ;
;    |reg:\Registers:40:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:40:regs ; work         ;
;    |reg:\Registers:41:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:41:regs ; work         ;
;    |reg:\Registers:42:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:42:regs ; work         ;
;    |reg:\Registers:43:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:43:regs ; work         ;
;    |reg:\Registers:44:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:44:regs ; work         ;
;    |reg:\Registers:45:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:45:regs ; work         ;
;    |reg:\Registers:46:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:46:regs ; work         ;
;    |reg:\Registers:47:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:47:regs ; work         ;
;    |reg:\Registers:48:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:48:regs ; work         ;
;    |reg:\Registers:49:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:49:regs ; work         ;
;    |reg:\Registers:4:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:4:regs  ; work         ;
;    |reg:\Registers:50:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:50:regs ; work         ;
;    |reg:\Registers:51:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:51:regs ; work         ;
;    |reg:\Registers:52:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:52:regs ; work         ;
;    |reg:\Registers:53:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:53:regs ; work         ;
;    |reg:\Registers:54:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:54:regs ; work         ;
;    |reg:\Registers:55:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:55:regs ; work         ;
;    |reg:\Registers:56:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:56:regs ; work         ;
;    |reg:\Registers:57:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:57:regs ; work         ;
;    |reg:\Registers:58:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:58:regs ; work         ;
;    |reg:\Registers:59:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:59:regs ; work         ;
;    |reg:\Registers:5:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:5:regs  ; work         ;
;    |reg:\Registers:60:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:60:regs ; work         ;
;    |reg:\Registers:61:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:61:regs ; work         ;
;    |reg:\Registers:62:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:62:regs ; work         ;
;    |reg:\Registers:63:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:63:regs ; work         ;
;    |reg:\Registers:64:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:64:regs ; work         ;
;    |reg:\Registers:65:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:65:regs ; work         ;
;    |reg:\Registers:66:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:66:regs ; work         ;
;    |reg:\Registers:67:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:67:regs ; work         ;
;    |reg:\Registers:68:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:68:regs ; work         ;
;    |reg:\Registers:69:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:69:regs ; work         ;
;    |reg:\Registers:6:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:6:regs  ; work         ;
;    |reg:\Registers:70:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:70:regs ; work         ;
;    |reg:\Registers:71:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:71:regs ; work         ;
;    |reg:\Registers:72:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:72:regs ; work         ;
;    |reg:\Registers:73:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:73:regs ; work         ;
;    |reg:\Registers:74:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:74:regs ; work         ;
;    |reg:\Registers:75:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:75:regs ; work         ;
;    |reg:\Registers:76:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:76:regs ; work         ;
;    |reg:\Registers:77:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:77:regs ; work         ;
;    |reg:\Registers:78:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:78:regs ; work         ;
;    |reg:\Registers:79:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:79:regs ; work         ;
;    |reg:\Registers:7:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:7:regs  ; work         ;
;    |reg:\Registers:80:regs| ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:80:regs ; work         ;
;    |reg:\Registers:8:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:8:regs  ; work         ;
;    |reg:\Registers:9:regs|  ; 20 (20)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 5 (5)            ; |bank|reg:\Registers:9:regs  ; work         ;
+-----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; DATA_OUT1[0] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT1[1] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT1[2] ; Output   ; --            ; --            ; --                    ; --  ;
; DATA_OUT1[3] ; Output   ; --            ; --            ; --                    ; --  ;
; PLAYER_OUT   ; Output   ; --            ; --            ; --                    ; --  ;
; gl_clear     ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; RD_ADDR1[0]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_ADDR1[4]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_ADDR1[5]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_ADDR1[6]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_ADDR1[1]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_ADDR1[2]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_ADDR1[3]  ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; RD_EN        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; clear        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; DATA_IN[0]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; clock        ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; WR_EN        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; WR_ADDR[6]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; WR_ADDR[5]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; WR_ADDR[0]   ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; WR_ADDR[1]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; WR_ADDR[2]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; WR_ADDR[3]   ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; WR_ADDR[4]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; DATA_IN[1]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; DATA_IN[2]   ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; DATA_IN[3]   ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; Player_in    ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                   ;
+----------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------+-------------------+---------+
; gl_clear                                           ;                   ;         ;
; RD_ADDR1[0]                                        ;                   ;         ;
;      - Mux3~32                                     ; 1                 ; 6       ;
;      - Mux3~39                                     ; 1                 ; 6       ;
;      - Mux3~57                                     ; 1                 ; 6       ;
;      - Mux2~25                                     ; 1                 ; 6       ;
;      - Mux1~55                                     ; 1                 ; 6       ;
;      - Mux0~25                                     ; 1                 ; 6       ;
;      - Mux4~34                                     ; 1                 ; 6       ;
; RD_ADDR1[4]                                        ;                   ;         ;
;      - Mux4~0                                      ; 1                 ; 6       ;
;      - Mux4~1                                      ; 1                 ; 6       ;
;      - Mux4~2                                      ; 1                 ; 6       ;
;      - Mux4~5                                      ; 1                 ; 6       ;
;      - Mux4~6                                      ; 1                 ; 6       ;
;      - Mux4~7                                      ; 1                 ; 6       ;
;      - Mux4~8                                      ; 1                 ; 6       ;
; RD_ADDR1[5]                                        ;                   ;         ;
;      - Mux4~0                                      ; 0                 ; 6       ;
;      - Mux4~1                                      ; 0                 ; 6       ;
;      - Mux4~2                                      ; 0                 ; 6       ;
;      - Mux4~5                                      ; 0                 ; 6       ;
;      - Mux4~6                                      ; 0                 ; 6       ;
;      - Mux4~7                                      ; 0                 ; 6       ;
;      - Mux4~8                                      ; 0                 ; 6       ;
; RD_ADDR1[6]                                        ;                   ;         ;
;      - Mux4~1                                      ; 0                 ; 6       ;
;      - Mux4~5                                      ; 0                 ; 6       ;
;      - Mux4~6                                      ; 0                 ; 6       ;
; RD_ADDR1[1]                                        ;                   ;         ;
;      - Mux3~6                                      ; 0                 ; 6       ;
;      - Mux3~9                                      ; 0                 ; 6       ;
;      - Mux3~16                                     ; 0                 ; 6       ;
;      - Mux3~19                                     ; 0                 ; 6       ;
;      - Mux3~21                                     ; 0                 ; 6       ;
;      - Mux3~23                                     ; 0                 ; 6       ;
;      - Mux3~24                                     ; 0                 ; 6       ;
;      - Mux3~32                                     ; 0                 ; 6       ;
;      - Mux4~3                                      ; 0                 ; 6       ;
;      - Mux4~4                                      ; 0                 ; 6       ;
;      - Mux3~39                                     ; 0                 ; 6       ;
;      - Mux2~6                                      ; 0                 ; 6       ;
;      - Mux2~9                                      ; 0                 ; 6       ;
;      - Mux2~10                                     ; 0                 ; 6       ;
;      - Mux2~18                                     ; 0                 ; 6       ;
;      - Mux2~21                                     ; 0                 ; 6       ;
;      - Mux2~23                                     ; 0                 ; 6       ;
;      - Mux1~6                                      ; 0                 ; 6       ;
;      - Mux1~9                                      ; 0                 ; 6       ;
;      - Mux1~16                                     ; 0                 ; 6       ;
;      - Mux1~19                                     ; 0                 ; 6       ;
;      - Mux1~21                                     ; 0                 ; 6       ;
;      - Mux1~23                                     ; 0                 ; 6       ;
;      - Mux0~6                                      ; 0                 ; 6       ;
;      - Mux0~9                                      ; 0                 ; 6       ;
;      - Mux0~10                                     ; 0                 ; 6       ;
;      - Mux0~18                                     ; 0                 ; 6       ;
;      - Mux0~21                                     ; 0                 ; 6       ;
;      - Mux0~23                                     ; 0                 ; 6       ;
;      - Mux4~27                                     ; 0                 ; 6       ;
;      - Mux4~34                                     ; 0                 ; 6       ;
; RD_ADDR1[2]                                        ;                   ;         ;
;      - Mux3~6                                      ; 0                 ; 6       ;
;      - Mux3~16                                     ; 0                 ; 6       ;
;      - Mux3~21                                     ; 0                 ; 6       ;
;      - Mux3~22                                     ; 0                 ; 6       ;
;      - Mux3~23                                     ; 0                 ; 6       ;
;      - Mux3~32                                     ; 0                 ; 6       ;
;      - Mux4~3                                      ; 0                 ; 6       ;
;      - Mux4~4                                      ; 0                 ; 6       ;
;      - Mux3~39                                     ; 0                 ; 6       ;
;      - Mux2~6                                      ; 0                 ; 6       ;
;      - Mux2~10                                     ; 0                 ; 6       ;
;      - Mux2~11                                     ; 0                 ; 6       ;
;      - Mux2~18                                     ; 0                 ; 6       ;
;      - Mux2~23                                     ; 0                 ; 6       ;
;      - Mux2~24                                     ; 0                 ; 6       ;
;      - Mux1~6                                      ; 0                 ; 6       ;
;      - Mux1~16                                     ; 0                 ; 6       ;
;      - Mux1~21                                     ; 0                 ; 6       ;
;      - Mux1~22                                     ; 0                 ; 6       ;
;      - Mux1~23                                     ; 0                 ; 6       ;
;      - Mux1~24                                     ; 0                 ; 6       ;
;      - Mux0~6                                      ; 0                 ; 6       ;
;      - Mux0~10                                     ; 0                 ; 6       ;
;      - Mux0~11                                     ; 0                 ; 6       ;
;      - Mux0~18                                     ; 0                 ; 6       ;
;      - Mux0~23                                     ; 0                 ; 6       ;
;      - Mux0~24                                     ; 0                 ; 6       ;
;      - Mux4~13                                     ; 0                 ; 6       ;
;      - Mux4~14                                     ; 0                 ; 6       ;
;      - Mux4~19                                     ; 0                 ; 6       ;
;      - Mux4~20                                     ; 0                 ; 6       ;
;      - Mux4~25                                     ; 0                 ; 6       ;
;      - Mux4~26                                     ; 0                 ; 6       ;
;      - Mux4~32                                     ; 0                 ; 6       ;
;      - Mux4~33                                     ; 0                 ; 6       ;
; RD_ADDR1[3]                                        ;                   ;         ;
;      - Mux3~20                                     ; 0                 ; 6       ;
;      - Mux3~30                                     ; 0                 ; 6       ;
;      - Mux3~31                                     ; 0                 ; 6       ;
;      - Mux3~37                                     ; 0                 ; 6       ;
;      - Mux3~38                                     ; 0                 ; 6       ;
;      - Mux4~4                                      ; 0                 ; 6       ;
;      - Mux4~5                                      ; 0                 ; 6       ;
;      - Mux4~8                                      ; 0                 ; 6       ;
;      - Mux3~54                                     ; 0                 ; 6       ;
;      - Mux2~22                                     ; 0                 ; 6       ;
;      - Mux2~25                                     ; 0                 ; 6       ;
;      - Mux2~30                                     ; 0                 ; 6       ;
;      - Mux2~36                                     ; 0                 ; 6       ;
;      - Mux2~37                                     ; 0                 ; 6       ;
;      - Mux2~44                                     ; 0                 ; 6       ;
;      - Mux1~20                                     ; 0                 ; 6       ;
;      - Mux1~30                                     ; 0                 ; 6       ;
;      - Mux1~31                                     ; 0                 ; 6       ;
;      - Mux1~36                                     ; 0                 ; 6       ;
;      - Mux1~37                                     ; 0                 ; 6       ;
;      - Mux1~52                                     ; 0                 ; 6       ;
;      - Mux0~22                                     ; 0                 ; 6       ;
;      - Mux0~25                                     ; 0                 ; 6       ;
;      - Mux0~30                                     ; 0                 ; 6       ;
;      - Mux0~36                                     ; 0                 ; 6       ;
;      - Mux0~37                                     ; 0                 ; 6       ;
;      - Mux0~44                                     ; 0                 ; 6       ;
;      - Mux4~27                                     ; 0                 ; 6       ;
;      - Mux4~39                                     ; 0                 ; 6       ;
;      - Mux4~40                                     ; 0                 ; 6       ;
;      - Mux4~45                                     ; 0                 ; 6       ;
;      - Mux4~46                                     ; 0                 ; 6       ;
;      - Mux4~53                                     ; 0                 ; 6       ;
; RD_EN                                              ;                   ;         ;
;      - PLAYER_OUT                                  ; 0                 ; 6       ;
;      - DATA_OUT1[0]                                ; 0                 ; 6       ;
;      - DATA_OUT1[1]                                ; 0                 ; 6       ;
;      - DATA_OUT1[2]                                ; 0                 ; 6       ;
;      - DATA_OUT1[3]                                ; 0                 ; 6       ;
; clear                                              ;                   ;         ;
; DATA_IN[0]                                         ;                   ;         ;
;      - reg:\Registers:75:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:43:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:11:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:27:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:77:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:45:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:13:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:29:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:73:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:41:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:9:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:25:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:79:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:47:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:15:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:31:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:35:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:67:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:3:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:19:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:37:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:69:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:5:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:21:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:33:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:65:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:1:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:17:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:39:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:71:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:7:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:23:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:61:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:59:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:57:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:63:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:51:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:53:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:49:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:55:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:46:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:78:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:14:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:30:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:54:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:70:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:38:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:6:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:22:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:62:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:76:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:44:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:12:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:28:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:52:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:36:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:68:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:4:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:20:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:60:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:56:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:64:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:80:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:32:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:16:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:48:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:0:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:40:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:72:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:8:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:24:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:50:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:74:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:42:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:10:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:26:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:34:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:66:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:2:regs|data_out[0]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:18:regs|data_out[0]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:58:regs|data_out[0]~data_lut ; 1                 ; 6       ;
; clock                                              ;                   ;         ;
; WR_EN                                              ;                   ;         ;
;      - D2R[80]~0                                   ; 0                 ; 6       ;
;      - D2R[38]~2                                   ; 0                 ; 6       ;
;      - D2R[6]~4                                    ; 0                 ; 6       ;
;      - D2R[22]~6                                   ; 0                 ; 6       ;
;      - D2R[62]~36                                  ; 0                 ; 6       ;
; WR_ADDR[6]                                         ;                   ;         ;
;      - D2R[80]~0                                   ; 0                 ; 6       ;
;      - D2R[38]~2                                   ; 0                 ; 6       ;
;      - D2R[6]~4                                    ; 0                 ; 6       ;
;      - D2R[22]~6                                   ; 0                 ; 6       ;
;      - D2R[62]~36                                  ; 0                 ; 6       ;
; WR_ADDR[5]                                         ;                   ;         ;
;      - D2R[80]~0                                   ; 0                 ; 6       ;
;      - D2R[38]~2                                   ; 0                 ; 6       ;
;      - D2R[6]~4                                    ; 0                 ; 6       ;
;      - D2R[22]~6                                   ; 0                 ; 6       ;
;      - D2R[62]~36                                  ; 0                 ; 6       ;
; WR_ADDR[0]                                         ;                   ;         ;
;      - Decoder0~0                                  ; 1                 ; 6       ;
;      - Decoder0~1                                  ; 1                 ; 6       ;
;      - Decoder0~2                                  ; 1                 ; 6       ;
;      - Decoder0~3                                  ; 1                 ; 6       ;
;      - Decoder0~4                                  ; 1                 ; 6       ;
;      - Decoder0~5                                  ; 1                 ; 6       ;
;      - Decoder0~6                                  ; 1                 ; 6       ;
;      - Decoder0~7                                  ; 1                 ; 6       ;
;      - Decoder0~8                                  ; 1                 ; 6       ;
;      - Decoder0~9                                  ; 1                 ; 6       ;
;      - Decoder0~10                                 ; 1                 ; 6       ;
;      - Decoder0~11                                 ; 1                 ; 6       ;
;      - Decoder0~12                                 ; 1                 ; 6       ;
;      - Decoder0~13                                 ; 1                 ; 6       ;
;      - Decoder0~14                                 ; 1                 ; 6       ;
;      - Decoder0~15                                 ; 1                 ; 6       ;
; WR_ADDR[1]                                         ;                   ;         ;
;      - Decoder0~0                                  ; 1                 ; 6       ;
;      - Decoder0~1                                  ; 1                 ; 6       ;
;      - Decoder0~2                                  ; 1                 ; 6       ;
;      - Decoder0~3                                  ; 1                 ; 6       ;
;      - Decoder0~4                                  ; 1                 ; 6       ;
;      - Decoder0~5                                  ; 1                 ; 6       ;
;      - Decoder0~6                                  ; 1                 ; 6       ;
;      - Decoder0~7                                  ; 1                 ; 6       ;
;      - Decoder0~8                                  ; 1                 ; 6       ;
;      - Decoder0~9                                  ; 1                 ; 6       ;
;      - Decoder0~10                                 ; 1                 ; 6       ;
;      - Decoder0~11                                 ; 1                 ; 6       ;
;      - Decoder0~12                                 ; 1                 ; 6       ;
;      - Decoder0~13                                 ; 1                 ; 6       ;
;      - Decoder0~14                                 ; 1                 ; 6       ;
;      - Decoder0~15                                 ; 1                 ; 6       ;
; WR_ADDR[2]                                         ;                   ;         ;
;      - Decoder0~0                                  ; 1                 ; 6       ;
;      - Decoder0~1                                  ; 1                 ; 6       ;
;      - Decoder0~2                                  ; 1                 ; 6       ;
;      - Decoder0~3                                  ; 1                 ; 6       ;
;      - Decoder0~4                                  ; 1                 ; 6       ;
;      - Decoder0~5                                  ; 1                 ; 6       ;
;      - Decoder0~6                                  ; 1                 ; 6       ;
;      - Decoder0~7                                  ; 1                 ; 6       ;
;      - Decoder0~8                                  ; 1                 ; 6       ;
;      - Decoder0~9                                  ; 1                 ; 6       ;
;      - Decoder0~10                                 ; 1                 ; 6       ;
;      - Decoder0~11                                 ; 1                 ; 6       ;
;      - Decoder0~12                                 ; 1                 ; 6       ;
;      - Decoder0~13                                 ; 1                 ; 6       ;
;      - Decoder0~14                                 ; 1                 ; 6       ;
;      - Decoder0~15                                 ; 1                 ; 6       ;
; WR_ADDR[3]                                         ;                   ;         ;
;      - Decoder0~0                                  ; 1                 ; 6       ;
;      - Decoder0~1                                  ; 1                 ; 6       ;
;      - Decoder0~2                                  ; 1                 ; 6       ;
;      - Decoder0~3                                  ; 1                 ; 6       ;
;      - Decoder0~4                                  ; 1                 ; 6       ;
;      - Decoder0~5                                  ; 1                 ; 6       ;
;      - Decoder0~6                                  ; 1                 ; 6       ;
;      - Decoder0~7                                  ; 1                 ; 6       ;
;      - Decoder0~8                                  ; 1                 ; 6       ;
;      - Decoder0~9                                  ; 1                 ; 6       ;
;      - Decoder0~10                                 ; 1                 ; 6       ;
;      - Decoder0~11                                 ; 1                 ; 6       ;
;      - Decoder0~12                                 ; 1                 ; 6       ;
;      - Decoder0~13                                 ; 1                 ; 6       ;
;      - Decoder0~14                                 ; 1                 ; 6       ;
;      - Decoder0~15                                 ; 1                 ; 6       ;
; WR_ADDR[4]                                         ;                   ;         ;
;      - D2R[75]~1                                   ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[38]~2                                   ; 0                 ; 6       ;
;      - D2R[6]~4                                    ; 0                 ; 6       ;
;      - D2R[22]~6                                   ; 0                 ; 6       ;
;      - D2R[77]~8                                   ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[73]~12                                  ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[79]~16                                  ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[67]~21                                  ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[69]~25                                  ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[65]~29                                  ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[71]~33                                  ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[62]~36                                  ; 0                 ; 6       ;
;      - D2R[78]~46                                  ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[70]~50                                  ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[76]~55                                  ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[68]~61                                  ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[64]~66                                  ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[80]~67                                  ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[72]~73                                  ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[74]~77                                  ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|data_out~8           ; 0                 ; 6       ;
;      - D2R[66]~82                                  ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|data_out~8           ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|data_out~9           ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|data_out~10          ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|data_out~11          ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|player_out~2         ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|player_out~2         ; 0                 ; 6       ;
; DATA_IN[1]                                         ;                   ;         ;
;      - reg:\Registers:43:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:75:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:11:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:27:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:45:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:77:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:13:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:29:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:41:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:73:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:9:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:25:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:47:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:79:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:15:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:31:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:53:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:51:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:49:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:55:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:67:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:35:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:3:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:19:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:69:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:37:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:5:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:21:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:65:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:33:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:1:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:17:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:71:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:39:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:7:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:23:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:61:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:59:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:57:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:63:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:54:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:78:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:46:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:14:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:30:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:38:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:70:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:6:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:22:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:62:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:42:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:74:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:10:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:26:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:50:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:66:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:34:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:2:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:18:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:58:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:56:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:52:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:44:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:76:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:12:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:28:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:68:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:36:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:4:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:20:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:60:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:32:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:80:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:16:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:48:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:64:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:0:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:72:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:40:regs|data_out[1]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:8:regs|data_out[1]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:24:regs|data_out[1]~data_lut ; 1                 ; 6       ;
; DATA_IN[2]                                         ;                   ;         ;
;      - reg:\Registers:75:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:43:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:11:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:27:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:77:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:45:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:13:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:29:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:73:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:41:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:9:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:25:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:79:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:47:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:15:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:31:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:35:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:67:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:3:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:19:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:37:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:69:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:5:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:21:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:33:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:65:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:1:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:17:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:39:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:71:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:7:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:23:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:61:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:59:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:57:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:63:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:53:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:51:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:49:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:55:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:46:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:78:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:14:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:30:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:54:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:70:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:38:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:6:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:22:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:62:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:76:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:44:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:12:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:28:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:52:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:36:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:68:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:4:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:20:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:60:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:56:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:64:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:80:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:32:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:16:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:48:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:0:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:40:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:72:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:8:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:24:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:50:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:74:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:42:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:10:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:26:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:34:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:66:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:2:regs|data_out[2]~data_lut  ; 1                 ; 6       ;
;      - reg:\Registers:18:regs|data_out[2]~data_lut ; 1                 ; 6       ;
;      - reg:\Registers:58:regs|data_out[2]~data_lut ; 1                 ; 6       ;
; DATA_IN[3]                                         ;                   ;         ;
;      - reg:\Registers:43:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:11:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:27:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:45:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:13:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:29:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:41:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:9:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:25:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:47:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:15:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:31:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:53:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:51:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:49:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:55:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:35:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:3:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:19:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:37:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:5:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:21:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:33:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:1:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:17:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:39:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:7:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:23:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:61:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:59:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:57:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:63:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:54:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:46:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:14:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:30:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:38:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:6:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:22:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:62:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:42:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:10:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:26:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:50:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:34:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:2:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:18:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:58:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:56:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:52:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:44:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:12:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:28:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:36:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:4:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:20:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:60:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:32:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:16:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:48:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:0:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:40:regs|data_out[3]~data_lut ; 0                 ; 6       ;
;      - reg:\Registers:8:regs|data_out[3]~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:24:regs|data_out[3]~data_lut ; 0                 ; 6       ;
; Player_in                                          ;                   ;         ;
;      - reg:\Registers:39:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:71:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:7:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:23:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:51:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:35:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:67:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:3:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:19:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:55:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:77:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:45:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:13:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:29:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:57:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:73:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:41:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:9:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:25:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:61:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:37:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:69:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:5:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:21:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:49:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:33:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:65:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:1:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:17:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:53:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:79:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:47:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:15:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:31:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:59:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:75:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:43:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:11:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:27:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:63:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:46:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:78:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:14:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:30:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:54:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:70:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:38:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:6:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:22:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:62:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:76:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:44:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:12:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:28:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:52:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:36:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:68:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:4:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:20:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:60:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:56:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:50:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:74:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:42:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:10:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:26:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:34:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:66:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:2:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:18:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:58:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:64:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:80:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:32:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:16:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:48:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:0:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:40:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:72:regs|player_out~data_lut  ; 0                 ; 6       ;
;      - reg:\Registers:8:regs|player_out~data_lut   ; 0                 ; 6       ;
;      - reg:\Registers:24:regs|player_out~data_lut  ; 0                 ; 6       ;
+----------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; D2R[0]~71  ; LCCOMB_X20_Y11_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[10]~79 ; LCCOMB_X44_Y15_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[11]~5  ; LCCOMB_X25_Y17_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[12]~57 ; LCCOMB_X20_Y8_N24  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[13]~10 ; LCCOMB_X9_Y21_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[14]~47 ; LCCOMB_X33_Y15_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[15]~18 ; LCCOMB_X36_Y8_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[16]~69 ; LCCOMB_X19_Y10_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[17]~31 ; LCCOMB_X20_Y20_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[18]~84 ; LCCOMB_X20_Y6_N6   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[19]~23 ; LCCOMB_X33_Y14_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[1]~30  ; LCCOMB_X14_Y25_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[20]~63 ; LCCOMB_X22_Y10_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[21]~27 ; LCCOMB_X34_Y20_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[22]~53 ; LCCOMB_X22_Y10_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[23]~35 ; LCCOMB_X23_Y16_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[24]~75 ; LCCOMB_X44_Y5_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[25]~15 ; LCCOMB_X22_Y10_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[26]~80 ; LCCOMB_X11_Y21_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[27]~7  ; LCCOMB_X25_Y17_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[28]~58 ; LCCOMB_X20_Y26_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[29]~11 ; LCCOMB_X22_Y10_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[2]~83  ; LCCOMB_X19_Y6_N12  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[30]~48 ; LCCOMB_X23_Y14_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[31]~19 ; LCCOMB_X43_Y6_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[32]~68 ; LCCOMB_X19_Y11_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[33]~28 ; LCCOMB_X16_Y20_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[34]~81 ; LCCOMB_X29_Y17_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[35]~20 ; LCCOMB_X35_Y15_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[36]~60 ; LCCOMB_X36_Y14_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[37]~24 ; LCCOMB_X36_Y14_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[38]~51 ; LCCOMB_X25_Y11_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[39]~32 ; LCCOMB_X24_Y13_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[3]~22  ; LCCOMB_X23_Y10_N18 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[40]~72 ; LCCOMB_X45_Y5_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[41]~13 ; LCCOMB_X20_Y22_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[42]~78 ; LCCOMB_X43_Y15_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[43]~3  ; LCCOMB_X42_Y7_N10  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[44]~56 ; LCCOMB_X19_Y8_N22  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[45]~9  ; LCCOMB_X22_Y7_N6   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[46]~45 ; LCCOMB_X34_Y15_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[47]~17 ; LCCOMB_X42_Y6_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[48]~70 ; LCCOMB_X19_Y7_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[49]~43 ; LCCOMB_X22_Y12_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[4]~62  ; LCCOMB_X33_Y20_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[50]~76 ; LCCOMB_X21_Y13_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[51]~41 ; LCCOMB_X24_Y19_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[52]~59 ; LCCOMB_X20_Y12_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[53]~42 ; LCCOMB_X22_Y24_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[54]~49 ; LCCOMB_X26_Y11_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[55]~44 ; LCCOMB_X36_Y15_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[56]~65 ; LCCOMB_X20_Y14_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[57]~39 ; LCCOMB_X15_Y17_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[58]~85 ; LCCOMB_X21_Y14_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[59]~38 ; LCCOMB_X25_Y17_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[5]~26  ; LCCOMB_X38_Y14_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[60]~64 ; LCCOMB_X21_Y12_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[61]~37 ; LCCOMB_X14_Y17_N14 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[62]~54 ; LCCOMB_X22_Y15_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[63]~40 ; LCCOMB_X34_Y12_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[64]~66 ; LCCOMB_X20_Y9_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[65]~29 ; LCCOMB_X15_Y20_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[66]~82 ; LCCOMB_X21_Y6_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[67]~21 ; LCCOMB_X23_Y10_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[68]~61 ; LCCOMB_X19_Y12_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[69]~25 ; LCCOMB_X35_Y14_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[6]~52  ; LCCOMB_X20_Y18_N22 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[70]~50 ; LCCOMB_X24_Y11_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[71]~33 ; LCCOMB_X21_Y15_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[72]~73 ; LCCOMB_X36_Y20_N24 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[73]~12 ; LCCOMB_X22_Y22_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[74]~77 ; LCCOMB_X13_Y21_N6  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[75]~1  ; LCCOMB_X43_Y7_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[76]~55 ; LCCOMB_X18_Y8_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[77]~8  ; LCCOMB_X9_Y21_N16  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[78]~46 ; LCCOMB_X25_Y14_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[79]~16 ; LCCOMB_X21_Y7_N4   ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[7]~34  ; LCCOMB_X20_Y15_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[80]~67 ; LCCOMB_X20_Y7_N14  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[8]~74  ; LCCOMB_X36_Y20_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; D2R[9]~14  ; LCCOMB_X16_Y24_N8  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RD_EN      ; PIN_AB11           ; 5       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; clear      ; PIN_M1             ; 810     ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clock      ; PIN_M2             ; 405     ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
+------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clear ; PIN_M1   ; 810     ; Global Clock         ; GCLK3            ; --                        ;
; clock ; PIN_M2   ; 405     ; Global Clock         ; GCLK1            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; clear       ; 405               ;
; Mux4~2      ; 113               ;
; Mux4~1      ; 112               ;
; WR_ADDR[4]  ; 106               ;
; D2R[80]~0   ; 102               ;
; D2R[62]~36  ; 96                ;
; D2R[22]~6   ; 96                ;
; D2R[6]~4    ; 96                ;
; D2R[38]~2   ; 96                ;
; Player_in   ; 81                ;
; DATA_IN[3]  ; 81                ;
; DATA_IN[2]  ; 81                ;
; DATA_IN[1]  ; 81                ;
; DATA_IN[0]  ; 81                ;
; Decoder0~13 ; 36                ;
; RD_ADDR1[2] ; 35                ;
; RD_ADDR1[3] ; 33                ;
; Mux4~0      ; 33                ;
; RD_ADDR1[1] ; 31                ;
; Decoder0~15 ; 30                ;
; Decoder0~14 ; 30                ;
; Decoder0~12 ; 30                ;
; Decoder0~11 ; 30                ;
; Decoder0~10 ; 30                ;
; Decoder0~9  ; 30                ;
; Decoder0~8  ; 30                ;
; Decoder0~7  ; 30                ;
; Decoder0~6  ; 30                ;
; Decoder0~5  ; 30                ;
; Decoder0~4  ; 30                ;
; Decoder0~3  ; 30                ;
; Decoder0~2  ; 30                ;
; Decoder0~1  ; 30                ;
; Decoder0~0  ; 30                ;
; Mux4~4      ; 17                ;
; WR_ADDR[3]  ; 16                ;
; WR_ADDR[2]  ; 16                ;
; WR_ADDR[1]  ; 16                ;
; WR_ADDR[0]  ; 16                ;
; Mux4~3      ; 15                ;
; Mux4~6      ; 8                 ;
; Mux4~5      ; 8                 ;
; RD_ADDR1[5] ; 7                 ;
; RD_ADDR1[4] ; 7                 ;
; RD_ADDR1[0] ; 7                 ;
; Mux4~8      ; 7                 ;
; Mux4~7      ; 7                 ;
; WR_ADDR[5]  ; 5                 ;
; WR_ADDR[6]  ; 5                 ;
; WR_EN       ; 5                 ;
+-------------+-------------------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 3,017 / 54,004 ( 6 % ) ;
; C16 interconnects          ; 58 / 2,100 ( 3 % )     ;
; C4 interconnects           ; 1,331 / 36,000 ( 4 % ) ;
; Direct links               ; 575 / 54,004 ( 1 % )   ;
; Global clocks              ; 2 / 16 ( 13 % )        ;
; Local interconnects        ; 1,495 / 18,752 ( 8 % ) ;
; R24 interconnects          ; 75 / 1,900 ( 4 % )     ;
; R4 interconnects           ; 1,745 / 46,920 ( 4 % ) ;
+----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.41) ; Number of LABs  (Total = 162) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 11                            ;
; 2                                           ; 11                            ;
; 3                                           ; 8                             ;
; 4                                           ; 8                             ;
; 5                                           ; 4                             ;
; 6                                           ; 1                             ;
; 7                                           ; 1                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 0                             ;
; 12                                          ; 0                             ;
; 13                                          ; 0                             ;
; 14                                          ; 0                             ;
; 15                                          ; 0                             ;
; 16                                          ; 118                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 162) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 74                            ;
; 1 Clock                            ; 158                           ;
; 1 Clock enable                     ; 106                           ;
; 2 Clock enables                    ; 40                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.91) ; Number of LABs  (Total = 162) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 11                            ;
; 3                                            ; 2                             ;
; 4                                            ; 8                             ;
; 5                                            ; 5                             ;
; 6                                            ; 5                             ;
; 7                                            ; 7                             ;
; 8                                            ; 3                             ;
; 9                                            ; 2                             ;
; 10                                           ; 0                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 0                             ;
; 14                                           ; 0                             ;
; 15                                           ; 0                             ;
; 16                                           ; 1                             ;
; 17                                           ; 2                             ;
; 18                                           ; 65                            ;
; 19                                           ; 32                            ;
; 20                                           ; 9                             ;
; 21                                           ; 3                             ;
; 22                                           ; 4                             ;
; 23                                           ; 0                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 4.09) ; Number of LABs  (Total = 162) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 14                            ;
; 2                                               ; 17                            ;
; 3                                               ; 41                            ;
; 4                                               ; 35                            ;
; 5                                               ; 34                            ;
; 6                                               ; 3                             ;
; 7                                               ; 5                             ;
; 8                                               ; 2                             ;
; 9                                               ; 5                             ;
; 10                                              ; 1                             ;
; 11                                              ; 2                             ;
; 12                                              ; 3                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.33) ; Number of LABs  (Total = 162) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 2                             ;
; 5                                            ; 11                            ;
; 6                                            ; 1                             ;
; 7                                            ; 11                            ;
; 8                                            ; 2                             ;
; 9                                            ; 10                            ;
; 10                                           ; 0                             ;
; 11                                           ; 5                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 32                            ;
; 16                                           ; 37                            ;
; 17                                           ; 7                             ;
; 18                                           ; 5                             ;
; 19                                           ; 8                             ;
; 20                                           ; 3                             ;
; 21                                           ; 3                             ;
; 22                                           ; 2                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 0                             ;
; 26                                           ; 2                             ;
; 27                                           ; 2                             ;
; 28                                           ; 2                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Jun 22 23:16:05 2015
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off bank -c bank
Info: Selected device EP2C20F484C7 for design "bank"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning: Feature LogicLock is only available with a valid subscription license. Please purchase a software subscription to gain full access to this feature.
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C15AF484C7 is compatible
    Info: Device EP2C35F484C7 is compatible
    Info: Device EP2C50F484C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location C4
    Info: Pin ~nCSO~ is reserved at location C3
    Info: Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning: No exact pin location assignment(s) for 29 pins of 29 total pins
    Info: Pin DATA_OUT1[0] not assigned to an exact location on the device
    Info: Pin DATA_OUT1[1] not assigned to an exact location on the device
    Info: Pin DATA_OUT1[2] not assigned to an exact location on the device
    Info: Pin DATA_OUT1[3] not assigned to an exact location on the device
    Info: Pin PLAYER_OUT not assigned to an exact location on the device
    Info: Pin gl_clear not assigned to an exact location on the device
    Info: Pin RD_ADDR1[0] not assigned to an exact location on the device
    Info: Pin RD_ADDR1[4] not assigned to an exact location on the device
    Info: Pin RD_ADDR1[5] not assigned to an exact location on the device
    Info: Pin RD_ADDR1[6] not assigned to an exact location on the device
    Info: Pin RD_ADDR1[1] not assigned to an exact location on the device
    Info: Pin RD_ADDR1[2] not assigned to an exact location on the device
    Info: Pin RD_ADDR1[3] not assigned to an exact location on the device
    Info: Pin RD_EN not assigned to an exact location on the device
    Info: Pin clear not assigned to an exact location on the device
    Info: Pin DATA_IN[0] not assigned to an exact location on the device
    Info: Pin clock not assigned to an exact location on the device
    Info: Pin WR_EN not assigned to an exact location on the device
    Info: Pin WR_ADDR[6] not assigned to an exact location on the device
    Info: Pin WR_ADDR[5] not assigned to an exact location on the device
    Info: Pin WR_ADDR[0] not assigned to an exact location on the device
    Info: Pin WR_ADDR[1] not assigned to an exact location on the device
    Info: Pin WR_ADDR[2] not assigned to an exact location on the device
    Info: Pin WR_ADDR[3] not assigned to an exact location on the device
    Info: Pin WR_ADDR[4] not assigned to an exact location on the device
    Info: Pin DATA_IN[1] not assigned to an exact location on the device
    Info: Pin DATA_IN[2] not assigned to an exact location on the device
    Info: Pin DATA_IN[3] not assigned to an exact location on the device
    Info: Pin Player_in not assigned to an exact location on the device
Info: Timing-driven compilation is using the Classic Timing Analyzer
Info: Timing requirements not specified -- quality metrics such as performance and power consumption may be sacrificed to reduce compilation time.
Info: Automatically promoted node clear (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node reg:\Registers:75:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:43:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:11:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:27:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:77:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:45:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:13:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:29:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:73:regs|data_out[0]~head_lut
        Info: Destination node reg:\Registers:41:regs|data_out[0]~head_lut
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node clock (placed in PIN M2 (CLK3, LVDSCLK1n, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info: Starting register packing
Extra Info: Performing register packing on registers with non-logic cell location assignments
Extra Info: Completed register packing on registers with non-logic cell location assignments
Extra Info: Started Fast Input/Output/OE register processing
Extra Info: Finished Fast Input/Output/OE register processing
Extra Info: Moving registers into I/O cells, Multiplier Blocks, and RAM blocks to improve timing and density
Extra Info: Finished moving registers into I/O cells, Multiplier Blocks, and RAM blocks
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 27 (unused VREF, 3.3V VCCIO, 22 input, 5 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  39 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  31 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Estimated most critical path is register to register delay of 3.878 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X15_Y17; Fanout = 4; REG Node = 'reg:\Registers:57:regs|player_out~latch'
    Info: 2: + IC(0.000 ns) + CELL(2.661 ns) = 2.661 ns; Loc. = LAB_X19_Y17; Fanout = 2; COMB LOOP Node = 'reg:\Registers:57:regs|player_out~2'
        Info: Loc. = LAB_X15_Y17; Node "reg:\Registers:57:regs|player_out~head_lut"
        Info: Loc. = LAB_X19_Y17; Node "reg:\Registers:57:regs|player_out~2"
    Info: 3: + IC(0.696 ns) + CELL(0.521 ns) = 3.878 ns; Loc. = LAB_X15_Y17; Fanout = 4; REG Node = 'reg:\Registers:57:regs|player_out~latch'
    Info: Total cell delay = 3.182 ns ( 82.05 % )
    Info: Total interconnect delay = 0.696 ns ( 17.95 % )
Info: Fitter routing operations beginning
Info: Average interconnect usage is 3% of the available device resources
    Info: Peak interconnect usage is 8% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 5 output pins without output pin load capacitance assignment
    Info: Pin "DATA_OUT1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA_OUT1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA_OUT1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DATA_OUT1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "PLAYER_OUT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 242 megabytes
    Info: Processing ended: Mon Jun 22 23:16:20 2015
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:05


