# mips-cpu
cpu单周期Verilog
* 顶层文件模块名: mips
* 不需要考虑延迟槽。
* 在部件中，reset信号的优先级比其他控制信号都要高，且设计为同步复位。
* 在grf模块中，每个时钟上升沿到来时若写使能信号为1(即要写入数据时)则输出写入的位置及写入的值，格式为$display("@%h: $%d <= %h", WPC, Waddr,WData); (注意空格)。其中Waddr表示输入的5位写寄存器的地址，WData表示输入的32位写入寄存器的值。
* 在dm模块中，每个时钟上升沿到来时若写使能信号为1(即要写入数据时)则输出写入的位置及写入的值，格式为$display("@%h: *%h <= %h",pc, addr,din); (注意空格)。其中addr表示将要存入数据的32位地址，din表示输入的32位写入dm的值。例如，若地址在0x0000_3000的指令要在0x00001004地址写入数据0，则应该输出"@00003000: *00001004 <= 00000000"。
* 用Verilog HDL建立IM时，必须以读取文件的方式将code.txt中指令加载至IM中。不允许在Verilog HDL代码中直接对IM的内容进行赋值。code.txt中的机器码为十六进制。
