{"patent_id": "10-2020-0152281", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0065974", "출원번호": "10-2020-0152281", "발명의 명칭": "표시 장치", "출원인": "삼성디스플레이 주식회사", "발명자": "양신혁"}}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "표시영역 및 표시영역 외측의 주변영역을 포함하는 표시 장치로서,상기 표시영역에 배치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들 각각에 전기적으로 연결되는 복수의 트랜지스터들; 및상기 주변영역에 위치하며, 다층 구조를 갖는 패드전극;을 포함하며,상기 패드전극의 상기 다층 구조는,메인 금속층; 상기 메인 금속층의 상면 상에 배치되는 제1도전층; 및상기 제1도전층과 다른 물질을 포함하되, 상기 메인 금속층과 상기 제1도전층 사이에 배치되는 제2도전층;을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1도전층은 투명 도전성 산화물층을 포함하며, 제2도전층은 금속층을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 제1도전층은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3), 인듐갈륨산화물(IGO), 또는 알루미늄아연산화물(AZO)을 포함하고,상기 제2도전층은 티타늄, 몰리브데넘, 또는 텅스텐을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 패드전극의 상기 다층 구조는,상기 메인 금속층의 하면 상에 배치되는 보조층을 더 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 보조층은 상기 제2도전층과 동일한 금속 원소를 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제4항에 있어서,상기 보조층은 투명 도전성 산화물층을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,공개특허 10-2022-0065974-3-상기 패드전극의 상기 다층 구조는,상기 메인 금속층의 상면 상에 배치되며 상기 메인 금속층에 포함된 금속과 동일한 금속 원소를 포함하는 제1산화 금속층을 더 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제1항에 있어서, 상기 패드전극의 상기 다층 구조는,상기 제2도전층과 상기 제1도전층 사이에 배치되며, 상기 제2도전층과 동일한 금속원소를 포함하는 제2산화 금속층을 더 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 패드전극의 에지들을 커버하며, 상기 패드전극과 중첩하는 제1홀을 포함하는 절연층을 더 포함하는, 표시장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 절연층은 무기절연물을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9 항에 있어서,상기 패드전극과 상기 표시영역에 배치된 신호선을 전기적으로 연결하는 배선을 포함하며,상기 패드전극과 상기 배선의 접속 영역은 상기 절연층으로 커버되는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제9 항에 있어서,상기 패드전극은상기 절연층에 중첩하는 외측 부분, 및 상기 절연층의 상기 제1홀과 중첩하는 내측 부분을 포함하며,상기 외측 부분의 두께는 상기 내측 부분의 두께 보다 큰, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서,상기 절연층 상에 배치되며, 상기 절연층의 상기 제1홀과 중첩하는 제2홀을 포함하는 유기 절연층을 더 포함하며,상기 패드전극의 상기 내측 부분은, 상기 외측 부분에 상대적으로 인접한 제1내측 부분, 및 상기 제1내측 부분 보다 상대적으로 상기 외측 부분에서먼 제2내측 부분을 포함하고,상기 제1내측 부분의 두께는 상기 제2내측 부분의 두께 보다 큰, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항에 있어서,상기 복수의 트랜지스터들 각각은,채널영역, 상기 채널영역의 양측에 각각 배치된 소스영역과 드레인영역을 포함하는 반도체층;공개특허 10-2022-0065974-4-상기 반도체층 아래에 배치되는 하부전극;상기 반도체층 위에 배치되고, 상기 채널영역과 중첩하는 게이트전극; 및상기 소스영역 또는 상기 드레인영역과 전기적으로 연결된 전극을 포함하고,상기 하부전극, 상기 게이트전극 또는 상기 전극은 상기 패드전극의 상기 다층 구조와 동일한 물질들을 포함하는 다층 구조인, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "표시영역 및 표시영역 외측의 주변영역을 포함하는 표시 장치로서,상기 표시영역에 배치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들 각각에 전기적으로 연결되는 복수의 트랜지스터들; 상기 주변영역에 배치된 배선; 및상기 주변영역에서 상기 배선과 전기적으로 연결되고, 다층 구조를 갖는 패드전극;을 포함하며,상기 패드전극의 상기 다층 구조는,메인 금속층; 상기 메인 금속층의 하면 상에 배치되며, 상기 메인 금속층과 다른 금속 원소를 포함하고, 상기 메인 금속층의두께 보다 작은 두께를 갖는 보조층; 및상기 메인 금속층의 상면 상에 배치되며, 투명 도전성 산화물을 포함하는 제1도전층;을 구비하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제15항에 있어서,상기 패드전극의 상기 다층 구조는, 상기 메인 금속층과 상기 제1도전층 사이에 배치되며, 상기 메인 금속층에 포함된 금속과 동일한 금속 원소를포함하는 제1산화 금속층을 더 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제15항에 있어서,상기 패드전극의 에지들을 커버하는 절연층을 더 포함하며, 상기 절연층은 상기 패드전극과 중첩하는 제1홀을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 절연층으로 커버된 상기 제1도전층의 외측 부분의 두께는, 상기 제1홀과 대응하는 상기 제1도전층의 내측부분의 두께 보다 큰, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서,상기 절연층 상에 배치되며, 상기 절연층의 상기 제1홀과 중첩하되 상기 제1홀과 다른 직경을 갖는 제2홀을 포함하는 유기 절연층을 더 포함하며,상기 패드전극의 내측 부분은, 상기 제1홀 및 상기 제2홀 중 어느 하나에 중첩하는 제1내측 부분, 및 상기 제1홀 및 상기 제2홀에 중첩하는 제공개특허 10-2022-0065974-5-2내측 부분을 포함하고,상기 제1내측 부분의 두께는 상기 제2내측 부분의 두께 보다 큰, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17항에 있어서,상기 배선과 상기 패드전극의 접속 영역은 상기 절연층으로 커버되는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_21", "content": "제15항에 있어서,상기 패드전극의 상기 다층 구조는,상기 제1도전층과 다른 물질을 포함하되, 상기 메인 금속층과 상기 제1도전층 사이에 배치되는 제2도전층을 더포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_22", "content": "제21항에 있어서,상기 패드전극의 상기 다층 구조는,상기 제2도전층과 상기 제1도전층 사이에 배치되며, 상기 제2도전층과 동일한 금속원소를 포함하는 제2산화 금속층을 더 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_23", "content": "제21항에 있어서,상기 제2도전층 및 상기 보조층은 동일한 금속 원소를 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_24", "content": "제21항에 있어서,상기 제2도전층은 티타늄, 몰리브데넘, 또는 텅스텐을 포함하는, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_25", "content": "제15항에 있어서,상기 메인 금속층의 측면은 순테이퍼진 경사면을 포함하는 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_26", "content": "제15항에 있어서,상기 복수의 트랜지스터들 각각은,채널영역, 상기 채널영역의 양측에 각각 배치된 소스영역과 드레인영역을 포함하는 반도체층;상기 반도체층의 아래에 배치되는 하부전극;상기 반도체층 상에 배치되며, 상기 채널영역과 중첩하는 게이트전극; 및상기 소스영역 또는 상기 드레인영역과 전기적으로 연결된 전극을 포함하고,상기 패드전극은 상기 하부전극, 상기 게이트전극 또는 상기 전극과 동일한 층 상에 배치된, 표시 장치."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 일 실시예는, 표시영역 및 표시영역 외측의 주변영역을 포함하는 표시 장치로서, 표시영역에 배치되는 복수의 발광다이오드들과, 복수의 발광다이오드들 각각에 전기적으로 연결되는 복수의 트랜지스터들, 및 주변영 역에 위치하며, 다층 구조를 갖는 패드전극을 포함하며, 패드전극의 상기 다층 구조는, 메인 금속층, 메인 금속 층의 상면 상에 배치되는 제1도전층, 및 제1도전층과 다른 물질을 포함하되 메인 금속층과 상기 제1도전층 사이 에 배치되는 제2도전층을 포함하는 표시 장치를 개시한다."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명의 실시예들은 표시 장치에 관한 것이다."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "표시 장치는 이미지에 대한 정보를 입력받아 이미지를 디스플레이 하는 장치이다. 이와 같은 표시 장치는 이미 지 등에 대한 정보를 입력받기 위하여 표시요소들에 전기적으로 연결된 패드전극들이 가장자리에 배치되며, 이 와 같은 패드전극들은 인쇄회로기판의 패드전극들 또는 집적회로의 범프들에 전기적으로 연결될 수 있다."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 공정의 수를 줄이면서 전기적 특성 등을 저하시키지 않는 고품질의 패드전극들을 구비한 표시 장치를 제공할 수 있다. 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예는, 표시영역 및 표시영역 외측의 주변영역을 포함하는 표시 장치로서, 상기 표시영역에 배 치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들 각각에 전기적으로 연결되는 복수의 트랜지스터들; 및 상기 주변영역에 위치하며, 다층 구조를 갖는 패드전극;를 포함하며, 상기 패드전극의 상기 다층 구조는, 메 인 금속층; 상기 메인 금속층의 상면 상에 배치되는 제1도전층; 및 상기 제1도전층과 다른 물질을 포함하되, 상기 메인 금속층과 상기 제1도전층 사이에 배치되는 제2도전층;을 포함하는 표시 장치를 개시한다. 상기 제1도전층은 투명 도전성 산화물층을 포함하며, 제2도전층은 금속층을 포함할 수 있다. 상기 제1도전층은, 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3), 인듐갈륨 산화물(IGO), 또는 알루미늄아연산화물(AZO)을 포함할 수 있고, 상기 제2도전층은 티타늄, 몰리브데넘, 또는 텅 스텐을 포함할 수 있다. 상기 패드전극의 상기 다층 구조는, 상기 메인 금속층의 하면 상에 배치되는 보조층을 더 포함할 수 있다. 상기 보조층은 상기 제2도전층과 동일한 금속 원소를 포함할 수 있다. 상기 보조층은 투명 도전성 산화물층을 포함할 수 있다. 상기 패드전극의 상기 다층 구조는, 상기 메인 금속층의 상면 상에 배치되며 상기 메인 금속층에 포함된 금속과 동일한 금속 원소를 포함하는 제1산화 금속층을 더 포함할 수 있다. 상기 패드전극의 상기 다층 구조는, 상기 제2도전층과 상기 제1도전층 사이에 배치되며, 상기 제2도전층과 동일 한 금속원소를 포함하는 제2산화 금속층을 더 포함할 수 있다. 상기 패드전극의 에지들을 커버하며, 상기 패드전극과 중첩하는 제1홀을 포함하는 절연층을 더 포함할 수 있다. 상기 절연층은 무기절연물을 포함할 수 있다. 상기 패드전극과 상기 표시영역에 배치된 신호선을 전기적으로 연결하는 배선을 포함하며, 상기 패드전극과 상 기 배선의 접속 영역은 상기 절연층으로 커버될 수 있다. 상기 패드전극은 상기 절연층에 중첩하는 외측 부분, 및 상기 절연층의 상기 제1홀과 중첩하는 내측 부분을 포 함하며, 상기 외측 부분의 두께는 상기 내측 부분의 두께 보다 클 수 있다. 상기 절연층 상에 배치되며, 상기 절연층의 상기 제1홀과 중첩하는 제2홀을 포함하는 유기 절연층을 더 포함하 며, 상기 패드전극의 상기 내측 부분은, 상기 외측 부분에 상대적으로 인접한 제1내측 부분, 및 상기 제1내측 부분 보다 상대적으로 상기 외측 부분에서 먼 제2내측 부분을 포함하고, 상기 제1내측 부분의 두께는 상기 제2 내측 부분의 두께 보다 클 수 있다. 상기 복수의 트랜지스터들 각각은, 채널영역, 상기 채널영역의 양측에 각각 배치된 소스영역과 드레인영역을 포 함하는 반도체층; 상기 반도체층 아래의 하부전극; 상기 반도체층 상에 배치되고 상기 채널영역과 중첩하는 게 이트전극; 및 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결된 전극을 포함하고, 상기 하부전극, 상기게이트전극 또는 상기 전극은 상기 패드전극의 상기 다층구조와 동일한 물질들을 포함하는 다층 구조일 수 있다. 본 발명의 다른 실시예는, 표시영역 및 표시영역 외측의 주변영역을 포함하는 표시 장치로서, 상기 표시영역에 배치되는 복수의 발광다이오드들; 상기 복수의 발광다이오드들 각각에 전기적으로 연결되는 복수의 트랜지스터 들; 상기 주변영역에 배치된 배선; 및 상기 주변영역에서 상기 배선과 전기적으로 연결되고, 다층 구조를 갖는 패드전극;를 포함하며, 상기 패드전극의 상기 다층 구조는, 메인 금속층; 상기 메인 금속층의 하면 상에 배치 되며, 상기 메인 금속층과 다른 금속 원소를 포함하고, 상기 메인 금속층의 두께 보다 작은 두께를 갖는 보조층; 및 상기 메인 금속층의 상면 상에 배치되며, 투명 도전성 산화물을 포함하는 제1도전층;을 구비하는 표 시 장치를 개시한다. 상기 패드전극의 상기 다층 구조는, 상기 메인 금속층과 상기 제1도전층 사이에 배치되며, 상기 메인 금속층에 포함된 금속과 동일한 금속 원소를 포함하는 제1산화 금속층을 더 포함할 수 있다. 상기 패드전극의 에지들을 커버하며, 상기 패드전극과 중첩하는 제1홀을 포함하는 절연층을 더 포함할 수 있다. 상기 절연층으로 커버된 상기 제1도전층의 외측 부분의 두께는, 상기 제1홀과 대응하는 상기 제1도전층의 내측 부분의 두께 보다 클 수 있다. 상기 절연층 상에 배치되며, 상기 절연층의 상기 제1홀과 중첩하되 상기 제1홀과 다른 직경을 갖는 제2홀을 포 함하는 유기 절연층을 더 포함하며, 상기 패드전극의 상기 내측 부분은, 상기 제1홀 및 상기 제2홀 중 어느 하 나에 중첩하는 제1내측 부분, 및 상기 제1홀 및 상기 제2홀에 중첩하는 제2내측 부분을 포함하고, 상기 제1내측 부분의 두께는 상기 제2내측 부분의 두께 보다 클 수 있다. 상기 배선과 상기 패드전극의 접속 영역은 상기 절연층으로 커버될 수 있다. 상기 패드전극의 상기 다층 구조는, 상기 제1도전층과 다른 물질을 포함하되, 상기 메인 금속층과 상기 제1도전 층 사이에 배치되는 제2도전층을 더 포함할 수 있다. 상기 패드전극의 상기 다층 구조는, 상기 제2도전층과 상기 제1도전층 사이에 배치되며, 상기 제2도전층과 동일 한 금속원소를 포함하는 제2산화 금속층을 더 포함할 수 있다. 상기 제2도전층 및 상기 보조층은 동일한 금속 원소를 포함할 수 있다. 상기 제2도전층은 티타늄, 몰리브데넘, 또는 텅스텐을 포함할 수 있다. 상기 메인 금속층의 측면은 순테이퍼진 경사면을 포함할 수 있다. 상기 복수의 트랜지스터들 각각은, 채널영역, 상기 채널영역의 양측에 각각 배치된 소스영역과 드레인영역을 포 함하는 반도체층; 상기 반도체층 아래의 하부전극; 상기 반도체층 상에 배치되고 상기 채널영역과 중첩하는 게 이트전극; 및 상기 소스영역 또는 상기 드레인영역과 전기적으로 연결된 전극을 포함하고, 상기 패드전극은 상 기 하부전극, 상기 게이트전극 또는 상기 전극과 동일한 층 상에 배치될 수 있다. 전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따른 표시 장치는 패드전극의 제조 공정의 수 및 시간을 최소화할 수 있으며, 고품질의 패드전극들을 포함한 표시 장치를 제공할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다."}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고"}
{"patent_id": "10-2020-0152281", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다. 이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일 하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 실시예에서, 제1, 제2등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하 는 목적으로 사용되었다. 이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의 미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다. 이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바 로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다. 도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타 난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정 되지 않는다. 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행 될 수 있다. 이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결 된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어간접적으로 전기적 연결된 경우도 포함한다. 이하의 실시예에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향 을 지칭할 수도 있다. 본 명세서에서 \"A 및/또는 B\"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 도 1a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이고, 도 1b는 본 발명의 일 실시예 에 따른 표시 장치를 개략적으로 나타낸 단면도이다. 도 1a를 참조하면, 표시 장치(DV)는 복수의 화소(P)들이 배치된 표시영역(DA) 및 표시영역(DA)의 외측에 위치한 주변영역(PA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 표시 장치(DV)는 도 1b에 도시된 바와 같이 적층된 발광 패널 및 필터 패널을 포함할 수 있다. 발광 패널 은 복수의 발광다이오드(LED)를 포함할 수 있으며, 각 발광다이오드(LED)는 회로(PC, 이하, 화소회로라 함) 에 전기적으로 연결된다. 발광다이오드(LED)들 및 화소회로(PC)들은 표시영역(DA)에 배치될 수 있다. 표시영역(DA)은 발광다이오드(LED)들의 빛을 이용하여 소정의 이미지를 제공할 수 있다. 일 실시예로서, 발광다 이오드(LED)들에서 방출된 청색의 빛(LB)은 필터 패널을 통과하면서 적색의 빛(LR)과 녹색의 빛(LG)으로 변환 되거나, 변환되지 않고 그대로 투과할 수 있다. 표시 장치(DV)는 필터 패널에 의해 변환되거나 변환되지 않 고 투과한 빛, 예컨대 적색의 빛(LR), 녹색의 빛(LG), 및 청색의 빛(LB)을 이용하여 소정의 이미지를 제공할 수 있다. 주변영역(PA)은 화소들이 배치되지 않는 비표시영역이다. 주변영역(PA)에는 복수의 패드전극들이 배치될 수 있다. 각 패드전극들은 주변영역(PA)에 상호 이격되어 배치될 수 있다. 각 패드전극은 인쇄회로기 판이나 집적회로소자와 전기적으로 연결될 수 있다. 패드전극은 표시 패널에 구비될 수 있다. 도 2는 본 발명의 일 실시예에 따른 표시 패널에 구비된 발광다이오드 및 발광다이오드에 연결된 화소회로의 나 타낸 등가회로도이다. 도 2를 참조하면, 발광다이오드는 유기 발광다이오드(OLED)를 포함할 수 있으며, 유기 발광다이오드(OLED)는 트 랜지스터들 및 커패시터를 포함하는 화소회로(PC)에 전기적으로 연결될 수 있다. 화소회로(PC)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 및 스토리지 커패시터(Cst)를 포 함할 수 있다. 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3) 각각은, 산화물 반도체로 구성된 반도체층을 포 함하는 산화물 반도체 박막 트랜지스터이거나, 폴리 실리콘으로 구성된 반도체층을 포함하는 실리콘 반도체 박 막 트랜지스터일 수 있다. 트랜지스터의 타입에 따라 제1 전극은 소스전극 및 드레인전극 중 하나일 수 있고, 제2 전극은 소스전극 및 드레인전극 중 다른 하나일 수 있다. 제1 트랜지스터(M1)는 구동 트랜지스터일 수 있다. 제1 트랜지스터(M1)의 제1 전극은 구동전원전압(ELVDD)을 공 급하는 구동전압라인(VDL)에 연결되고, 제2 전극은 유기발광다이오드(OLED)의 화소전극에 연결될 수 있다. 제1 트랜지스터(M1)의 게이트전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(M1)는 제1 노드(N1)의 전압에 대응하여 구동전원전압(ELVDD)으로부터 유기발광다이오드(OLED)를 흐르는 전류량을 제어할 있다. 제2 트랜지스터(M2)는 스위칭 트랜지스터일 수 있다. 제2 트랜지스터(M2)의 제1 전극은 데이터라인(DL)에 연결 되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 제2 트랜지스터(M2)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 제2 트랜지스터(M2)는 스캔라인(SL)으로 주사신호가 공급될 때 턴-온되어 데이터라인(DL)과 제1 노드 (N1)를 전기적으로 연결할 수 있다. 제3 트랜지스터(M3)는 초기화 트랜지스터 및/또는 센싱 트랜지스터일 수 있다. 제3 트랜지스터(M3)의 제1 전극 은 제2 노드(N2)에 연결될 수 있고, 제2 전극은 초기화센싱라인(ISL)에 연결될 수 있다. 제3 트랜지스터(M3)의 게이트전극은 제어라인(CL)에 연결될 수 있다. 제3 트랜지스터(M3)는 제어라인(CL)으로 제어신호가 공급될 때 턴-온되어 초기화센싱라인(ISL)과 제2 노드(N2) 를 전기적으로 연결시킬 수 있다. 일부 실시예로서, 제3 트랜지스터(M3)는 제어라인(CL)을 통해 전달받은 신호 에 따라 턴온되어 초기화센싱라인(ISL)으로부터의 초기화전압을 유기발광다이오드(OLED)의 화소전극을 초기화시킬 수 있다. 일부 실시예로서, 제3 트랜지스터(M3)는 제어라인(CL)으로 제어신호가 공급될 때 턴-온되어 유기발 광다이오드(OLED)의 특성정보를 센싱할 수 있다. 제3 트랜지스터(M3)는 전술한 초기화 트랜지스터로서의 기능 및 센싱 트랜지스터로서의 기능을 모두 구비하거나, 어느 하나의 기능을 구비할 수 있다. 일부 실시예로서, 제3 트랜지스터(M3)가 초기화 트랜지스터로서의 기능을 구비하는 경우 초기화센싱라인(ISL)은 초기화전압라인으로 명명할 수 있고, 센싱 트랜지스터로서의 기능을 구비하는 경우 초기화센싱라인(ISL)은 센싱라인으로 명명할 수 있다. 제3 트랜지스터(M3)의 초기화 동작 및 센싱 동작은 각각 개별적으로 진행되거나, 동시에 진행될 수 있다. 바꾸어 말하면, 제3 트랜지스터(M3)은 초기화 트랜지스터 및/또는 센싱 트랜지스터일 수 있다. 스토리지 커패시터(Cst)는 제1 노드(N1)와 제2 노드(N2) 사이에 연결될 수 있다. 예컨대, 스토리지 커패시터 (Cst)의 제1 전극은 제1 트랜지스터(M1)의 게이트전극에 연결되고, 스토리지 커패시터(Cst)의 제2 전극은 유기 발광다이오드(OLED)의 화소전극에 연결될 수 있다. 도 2는 화소회로(PC)가 3개의 트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 설명하고 있으나, 다른 실시예에서 트랜지스터의 개수 또는 스토리지 커패시터의 개수는 화소회로(PC)의 설계에 따라 다양하게 변경될 수 있다. 도 2는 발광다이오드가 유기물을 포함하는 유기 발광다이오드(OLED)를 포함하는 것을 도시하고 있지만 본 발명 은 이에 한정되지 않는다. 다른 실시예로서, 발광다이오드는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기 발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN다이오드를 포함할 수 있다. PN 접합 다이오드 에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에 너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기 발광다이오드는 수~수백 마이크로미터의 폭 을 가질 수 있으며, 일부 실시예에서 무기 발광다이오드는 마이크로 LED로 지칭될 수 있다. 도 3은 도 1의 I 부분을 확대한 평면도이다. 도 3을 참조하면, 패드부(pad section, PDS)는 패드전극을 포함할 수 있고, 패드전극은 배선(또는 리 드아웃배선, 1100)에 전기적으로 연결될 수 있다. 일 실시예로, 패드부(PDS)는 패드전극과 배선의 일부(후술할 제2부분, 1102)의 중첩 구조를 포함할 수 있다. 배선은 주변영역(PA)에 배치될 수 있다. 배선은 표시영역에 배치된 신호선들, 예컨대 데이터선들 (또는 스캔선들) 및/또는 패드전극들을 전기적으로 연결할 수 있다. 각 배선은 일 방향으로 연장되 되, 일부는 패드전극과 전기적으로 연결되기 위해 패드전극과 중첩할 수 있다. 예컨대, 배선은 신호선과 패드전극을 전기적으로 연결하기 위해 일 방향으로 연장된 제1부분(또는 바디 부분, 1101) 및 제 1부분의 단부에 배치되는 제2부분(또는 접속 부분, 1102)을 포함할 수 있다. 패드전극은 배선과 중첩하게 배치될 수 있다. 예컨대, 패드전극은 배선의 제2부분(110 2)에 중첩할 수 있다. 패드전극은 복수의 서브층들을 포함하는 다층 구조를 가질 수 있으며, 이에 대해서 는 도 4 내지 도 9d를 참조하여 설명한다. 도 4는 본 발명의 일 실시예에 따른 패드전극의 단면도로서, 도 3의 III- III'선에 따른 단면도에 해당하며, 도 5는 도 4의 IV 부분을 확대한 단면도이다. 도 4를 참조하면, 패드전극은 기판 상에 배치되되, 패드전극이 형성되기 전에 기판 상에는 적어도 하나의 절연층이 배치될 수 있다. 기판은 글래스재 또는 고분자 수지를 포함할 수 있으며, 고분자 수지를 포함하는 기판은 가요성을 가 질 수 있다. 예컨대, 가요성을 갖는 기판을 구비한 표시 장치는 휘어질 수 있거나(curved), 구부릴 수 있 거나(bendable), 돌돌 말 수 있거나(rollable), 접을 수 있는 (foldable) 것과 같이 그 형상이 변경될 수 있다. 제1절연층(IL1) 및 제2절연층(IL2)은 기판 상에 배치될 수 있으며, 패드전극은 제1절연층(IL1) 및 제 2절연층(IL2) 상에 배치될 수 있다. 제1절연층(IL1) 및 제2절연층(IL2)은 무기절연물 및/또는 유기절연물을 포함할 수 있다. 일부 실시예로서, 제1 절연층(IL1) 및 제2절연층(IL2)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드와 같은 절 연층을 포함할 수 있다. 패드전극은 도 4 및 도 5에 도시된 바와 같이 복수의 서브층들을 포함하는 다층 구조를 가질 수 있다. 예 컨대, 패드전극은 메인 금속층, 메인 금속층의 아래에 배치된 보조층, 메인 금속층의 위에 배치된 제1도전층, 및 메인 금속층과 제1도전층 사이에 개재된 산화 금속층을 포함할 수 있다. 메인 금속층은 패드전극의 대부분을 차지하는 서브층이다. 메인 금속층이 패드전극의 대부 분을 차지한다고 함은 메인 금속층의 두께(t3)가 패드전극의 전체 두께(Tp)의 약 50% 이상임을 나타 낼 수 있다. 일부 실시예로서, 메인 금속층의 두께(t3)는 패드전극의 전체 두께(Tp)의 약 60% 이상이 거나, 약 70% 이상일 수 있다. 일부 실시예로서, 메인 금속층의 두께(t3)는 다른 층들, 예컨대 보조층 의 두께(t1)의 약 10배 이상이고, 및/또는 제1도전층의 두께의 약 10배 이상일 수 있다. 메인 금속층 은 약 3000 Å 내지 약 15000 Å의 두께를 가질 수 있다. 메인 금속층은 도전성 등을 고려하여 구리(Cu), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘 (Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 및/또는 몰리브데넘 (Mo)을 포함할 수 있다. 메인 금속층은 전술한 물질을 포함하는 단일 층 또는 다층 구조일 수 있다. 예컨 대, 메인 금속층은 구리(Cu)를 포함할 수 있으며, 일 실시예로 메인 금속층은 구리의 단일 막일 수 있다. 보조층은 메인 금속층의 하면 상에 배치되며, 패드전극와 그 아래의 층(예컨대, 제2절연층 IL 2)과의 점착력을 향상시킬 수 있다. 보조층은 메인 금속층과 다른 물질을 포함할 수 있다. 보조층은 도전성 및 점착력을 고려하여 티타늄(Ti)과 같은 금속을 포함하는 금속성 보조층일 수 있다. 다른 실시예로, 보조층은 인듐아연산화물 (IZO, indium zinc oxide), 갈륨아연산화물(GZO, gallium zinc oxide), 및/또는 아연인듐산화물(ZIO, zinc indium oxide)과 같은 투명 도전성 산화물을 포함할 수 있으며, 전술한 투명 도전성 산화물은 비정질이거나 결 정질일 수 있다. 보조층의 두께(t1)는 메인 금속층의 두께(t3) 보다 작다. 예컨대, 보조층의 두께(t1)는 약 10 Å 내지 약 500 Å의 범위에서 선택될 수 있다. 일부 실시예로서, 보조층의 두께(t1)는 약 50Å 내지 약 400Å 이거나, 약 100Å 내지 약 300Å일 수 있다. 보조층과 메인 금속층은 연속적으로 형성될 수 있으며, 따라서 보조층의 상면은 메인 금속층 의 하면과 직접 접촉할 수 있다. 일부 실시예로서, 보조층이 티타늄을 포함하고 메인 금속층이 구리를 포함할 수 있으며, 이와 같이 보조층과 메인 금속층이 서로 다른 물질을 포함하는 경우 보조 층과 메인 금속층의 계면은 패드전극의 단면 상에서 확인 가능하다. 제1도전층은 메인 금속층의 상면 위에 배치될 수 있다. 제1도전층은 표시 장치의 제조 공정에 포함된 에칭 공정으로부터 메인 금속층의 손상을 방지할 수 있다. 예컨대, 표시 장치의 발광다이오드의 화 소전극의 에칭 공정시 사용되는 에천트에 의해 메인 금속층이 손상되는 것을 방지하기 위해 제1도전층 이 메인 금속층 상에 배치된다. 제1도전층은 메인 금속층을 보호할 수 있는 도전성 물질, 예컨대 투명도전성산화물(TCO, Transparent Conductive Oxide)을 포함할 수 있다. 제1도전층은 인듐주석산화물(ITO, indium tin oxide), 인듐아연산 화물(IZO, indium zinc oxide), 아연산화물(ZnO, zinc oxide), 인듐산화물(In2O3, indium oxide), 인듐갈륨산화 물(IGO, indium gallium oxide), 및/또는 알루미늄아연산화물(AZO; aluminum zinc oxide)등을 포함할 수 있다. 제1도전층은 전술한 물질의 단일 층 또는 다층 구조일 수 있다. 일 실시예로, 제1도전층은 주석(Sn) 의 함량이 약 5 at% 내지 약 15 at% 인 p-ITO의 단일 막일 수 있다. 일부 실시예로서, 메인 금속층과 제1도전층 사이에는 산화 금속층이 개재될 수 있다. 예컨대, 산화 금속층의 하면은 메인 금속층의 상면과 직접 접촉할 수 있다. 산화 금속층의 상면은 제1도 전층의 하면과 직접 접촉할 수 있으며, 산화 금속층과 제1도전층 사이의 계면은 단면 상에서 용 이하게 확인할 수 있다. 산화 금속층은 제1도전층에 함유된 금속원소와 다른 금속원소를 포함할 수 있다. 산화 금속층은 제1금속을 포함하는 금속 산화물로서, 제1금속은 메인 금속층에 포함된 금속원소일 수 있다. 예컨대, 메인 금속층이 구리를 포함하는 경우, 산화 금속층은 구리 산화물(CuOx)을 포함할 수 있다. 산화 금속층 의 두께(t4)는 약 10 Å내지 약 200Å일 수 있다. 메인 금속층과 산화 금속층은 동일한 금속원소(예컨대, 전술한 제1금속)을 포함하기에 메인 금속층 및 산화 금속층의 계면은 산소의 함량을 이용하여 확인할 수 있다. 예컨대, 메인 금속층에서 산화 금속층을 향하는 방향(z방향)을 따라 성분을 분석할 때, 산소의 함유량이 증가한 구간이 산화 금속층 에 해당할 수 있다. 제1도전층의 두께(t7)는 메인 금속층의 두께(t3) 보다 작다. 예컨대, 제1도전층의 두께(t7)는 약 100Å 내지 약 1500Å일 수 있다. 일부 실시예로서, 제1도전층의 두께(t7)는 약 100Å 내지 약 500Å이 거나, 약 200Å 내지 약 300Å일 수 있다. 제1도전층의 두께(t7)는 보조층의 두께(t1)와 다를 수 있 다. 일부 실시예에서, 제1도전층의 두께(t7) 및 보조층의 두께(t1)의 차이는 약 100Å 이거나 그보다 작을 수 있다. 패드전극은 도 4에 도시된 바와 같이 제2절연층(IL2)에 형성된 콘택홀(CNT)을 통해 배선, 예컨대 배선의 제2부분에 접속할 수 있다. 패드전극와 배선의 제2부분의 접속 영역은 패드전극 상에 배 치된 제3절연층(IL3)으로 커버(또는 중첩)될 수 있다. 바꾸어 말하면, 패드전극와 배선의 제2부분의 전기적 연결을 위한 콘택홀(CNT)은 제3절연층(IL3)으로 커버될 수 있다. 제3절연층(IL3)은 실리콘산화물, 실리콘질화물 또는/및 실리콘산질화물과 같은 무기절연물을 포함할 수 있다. 제3절연층(IL3)은 단일층이거나 다층 구조일 수 있다. 예컨대, 제3절연층(IL3)은 실리콘산질화물층, 및 전술한 실리콘산질화물의 상면 상의 실리콘질화물층의 적층 구조를 포함할 수 있다. 제3절연층(IL3)은 패드전극의 에지들을 커버할 수 있으며, 패드전극와 배선의 제2부분의 접속 영역을 커버할 수 있다. 제3절연층 (IL3)은 패드전극와 중첩하는 제1홀(IL3-H)을 포함할 수 있다. 일부 실시예로, 제3절연층(ILD)는 전술한 무기절연물과 유기절연물을 포함하거나, 유기절연물을 포함할 수 있다. 제4절연층(IL4)은 제3절연층(IL3) 상에 배치될 수 있으며, 유기절연물을 포함할 수 있다. 유기절연물은 예컨대, Polymethylmethacrylate(PMMA)나 Polystylene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌 계 고분자, 비닐알콜계 고분자 또는 이들의 블렌드 등을 포함할 수 있다. 제4절연층(IL4)은 제3절연층(IL3)의 제1홀(IL3-H)에 중첩하는 제2홀(OL-2)을 포함할 수 있다. 제4절연층(IL4)의 제2홀(OL-H)의 폭은 제1홀(IL3-H)의 폭과 서로 다를 수 있다. 예컨대, 도 4에 도시된 바와 같이 제2홀(OL-H)의 폭은 제1홀(IL3-H)의 폭 보다 작을 수 있다. 패드전극의 상면은 제1홀(IL3-H) 및 제2홀(OL-H)을 통해 외부로 노출될 수 있다. 인쇄회로기판이나 집적회 로소자는 제1홀(IL3-H) 및 제2홀(OL-2)을 통해 노출된 패드전극와 전기적으로 연결될 수 있다. 도 6은 본 발명의 일 실시예에 따른 패드전극의 단면도로서, 도 3의 III- III'선에 따른 단면도에 해당하며, 도 7은 도 6의 VI 부분을 확대한 단면도이다. 도 6 및 도 7을 참조하면, 패드전극은 제1도전층의 아래에 배치된 제2도전층을 더 포함할 수 있 다. 제2도전층은 제1도전층에 혹시라도 생길 수 있는 핀홀을 통해 에천트가 메인 금속층을 향해 진 행하는 것을 방지할 수 있다. 일부 실시예에서, 패드전극은 스퍼터링 공정에 의해 형성될 수 있다. 예컨대, 스퍼터링 공정에 의해 형성되는 제1도전층은 소량의 핀홀을 가질 수 있으며, 소량의 핀홀을 통해 메인 금속층이 손상될 가능성은 크지 않다. 다만, 표시 장치의 제조 공정 중 패드전극이 형성된 후 열처리 공정이 진행되는 경우, 제1도전층의 물질, 예컨대 ITO는 결정화 될 수 있으며, 이 경우 제1도전층 은 다량의 핀홀을 포함할 수 있다. 제2도전층는 이와 같은 핀홀을 통해 에천트가 메인 금속층을 향해 진행하는 것을 방지할 수 있다. 제2도전층은 제1도전층과 다른 결정 구조를 가질 수 있다. 제2도전층은 제1도전층과 다른 물질을 포함할 수 있다. 예컨대, 제2도전층은 티타늄(Ti), 몰리 브데넘(Mo), 및/또는 텅스텐(W)과 같은 금속을 포함하는 금속층일 수 있다. 제2도전층은 전술한 금속을 포 함하는 단일 층 또는 다층 구조를 가질 수 있다. 일부 실시예로서, 제2도전층은 티타늄층이거나, 몰리브데 넘층이거나, 또는 텅스텐층인 것과 같이 단일 층 구조를 가질 수 있다. 또는, 제2도전층은 전술한 층들이 적층된 다층 구조일 수 있다. 일부 실시예로서, 제2도전층은 보조층과 동일한 금속원소(예컨대, 티타 늄)를 포함할 수 있으나, 다른 실시예로, 제2도전서 보호층은 보조층과 다른 금속 원소를 포함할 수 있다.제2도전층은 그 아래의 층과 직접 접촉할 수 있다. 예컨대 제2도전층의 하면은 제1산화 금속층 의 상면과 직접 접촉할 수 있으며, 제2도전층과 제1산화 금속층 사이의 계면은 단면 상에서 용이하게 확인할 수 있다. 제2도전층의 두께(t5)는 메인 금속층의 두께(t3) 보다 작을 수 있다. 예컨대, 제2도전층의 두께 (t5)는 약 10Å 내지 약 1000Å일 수 있다. 일 실시예로, 제2도전층의 두께(t5)는 100Å 내지 약 500Å일 수 있다. 일부 실시예로서, 제2도전층과 제1도전층 사이에는 제2산화 금속층이 개재될 수 있다. 예컨대, 제2산화 금속층의 하면은 제2도전층의 상면과 직접 접촉할 수 있다. 제2산화 금속층의 상면은 제1도전층의 하면과 직접 접촉할 수 있고, 제2산화 금속층과 제1도전층 사이의 계면은 단면 상 에서 용이하게 확인할 수 있다. 제2산화 금속층은 제2금속을 포함하는 금속 산화물로서, 제2금속은 금속층인 제2도전층에 포함된 금 속원소일 수 있다. 예컨대, 제2도전층이 티타늄을 포함하는 경우, 제2산화 금속층은 티타늄 산화물 (TiOx)을 포함할 수 있다. 제2도전층과 제2산화 금속층은 동일한 금속원소(예컨대, 전술한 제2금속)을 포함하기에 제2도전층 과 제2산화 금속층의 계면은 산소의 함량을 이용하여 확인할 수 있다. 예컨대, 제2도전층에서 제2산화 금속층을 향하는 방향(z방향)을 따라 성분을 분석할 때, 산소의 함유량이 증가한 구간이 제2산화 금속층에 해당할 수 있다. 다른 방법으로, 제2도전층과 제2산화 금속층의 계면은 단면을 촬영 한 이미지 상에서 용이하게 확인할 수 있다. 제2산화 금속층의 두께(t6)는 약 10 Å내지 약 200Å의 두께를 가질 수 있다. 제2산화 금속층의 두께 (t6)는 제2도전층의 두께(t5) 보다 작을 수 있다. 일부 실시예로, 제2산화 금속층의 두께(t6)는 약 10Å 내지 약 50Å일 수 있다. 도 6 및 도 7에 도시된 바와 같이, 패드전극은 보조층, 메인 금속층, 산화 금속층(404, 이하, 제1산화 금속층이라 함), 제2도전층, 제2산화 금속층, 및 제1도전층을 포함할 수 있다. 보조층 , 메인 금속층, 제1산화 금속층, 및 제1도전층은 앞서 도 4 및 도 5를 참조하여 설명한 바 와 같다. 전술한 구조를 포함하는 패드전극은 제2절연층(IL2)에 형성된 콘택홀(CNT)을 통해 배선의 제2부분에 접속할 수 있으며, 제3절연층(IL3)이 패드전극의 에지를 커버할 수 있다. 한편, 제3절연층(IL3) 및 제4절 연층(IL4)이 패드전극에 중심 부분에 대응하는 제1홀(IL3-H) 및 제2홀(OL-H)을 포함함은 앞서 설명한 바와 같다. 앞서 도 4 내지 도 7을 참조하여 설명한 실시예에 따르면, 패드전극의 전체 두께(Tp)는 비교적 균일한 것 을 도시하고 있으나, 다른 실시예로 패드전극의 두께는 영역 별로 서로 다를 수 있다. 도 8은 본 발명의 일 실시예에 따른 패드전극의 단면도로서, 도 3의 III- III'선에 따른 단면도에 해당하며, 도 9a 내지 도 9d는 도 8의 VIII부분을 확대한 단면도이다. 일 실시예로서, 도 8 내지 도 9d는 패드전극이 보 조층, 메인 금속층, 제1산화 금속층, 제2도전층, 제2산화 금속층, 및 제1도전층 을 포함하는 것을 도시하고 있으며, 각 층들의 특징은 앞서 도 4 내지 도 7을 참조하여 설명한 바와 같다. 도 8을 참조하면, 패드전극은 외측 부분(400P1), 및 외측 부분(400P1) 보다 패드전극의 중심에 더 인 접한 제1 및 제2내측부분(400P2, 400P3)을 포함할 수 있다. 제1내측 부분(400P2)은 제2내측 부분(400P3) 보다 외측 부분(400P1)에 인접할 수 있다. 패드전극의 외측 부분(400P1)은 제3절연층(IL3) 및 제4절연층(IL4)에 중첩된다. 제1내측 부분(400P2)은 제 3절연층(IL3) 및 제4절연층(IL4) 중 어느 하나, 예컨대 제4절연층(IL4)에 중첩된다. 제2내측 부분(400P3)은 제3 절연층(IL3) 및 제4절연층(IL4)에 모두 중첩하지 않는다. 바꾸어 말하면, 제2내측 부분(400P3)은 제1홀(IL3- H)과 제2홀(OL-H)에 동시에 중첩하고, 제1내측 부분(400P2)은 제1홀(IL3-H)과 제2홀(OL-H) 중 어느 하나(예컨대, 제1홀(IL3-H))에 중첩하며, 외측 부분(400P1)은 제1홀(IL3-H)과 제2홀(OL-H)에 중첩하지 않는다. 패드전극의 외측 부분(400P1)의 두께(Tp1)는 제1내측 부분(400P2)의 두께(Tp2) 보다 크고, 제1내측 부분 (400P2)의 두께(Tp2)는 제2내측 부분(400P3)의 두께(Tp3) 보다 클 수 있다. 전술한 패드전극의 부분별 두께는 제1도전층의 두께에 영향을 받을 수 있다. 도 9a를 참조하면, 패드전극의 최상층에 배치된 제1도전층은 영역 별로 두께가 다를 수 있다. 제1도 전층은 외측 부분(407P1), 제1내측 부분(407P2), 및 제2내측 부분(407P3)을 포함할 수 있으며, 이들은 각 각 앞서 도 8을 참조한 패드전극의 외측 부분(400P1), 제1내측 부분(400P2), 및 제2내측 부분(400P3)에 대 응할 수 있다. 제1도전층의 외측 부분(407P1)은 제3절연층(IL3) 및 제4절연층(IL4)에 중첩된다. 제1도전층의 제1내 측 부분(407P2)은 제3절연층(IL3) 및 제4절연층(IL4) 중 어느 하나, 예컨대 제4절연층(IL4)에 중첩된다. 제1도 전층의 제2내측 부분(407P3)은 제3절연층(IL3) 및 제4절연층(IL4)에 모두 중첩하지 않는다. 바꾸어 말하면, 제1도전층의 제2내측 부분(407P3)은 제1홀(IL3-H)과 제2홀(OL-H)에 동시에 중첩하고, 제1도전층 의 제1내측 부분(407P2)은 제1홀(IL3-H)과 제2홀(OL-H) 중 어느 하나(예컨대, 제1홀(IL3-H))에 중첩하며, 제1도전층의 외측 부분(407P1)은 제1홀(IL3-H)과 제2홀(OL-H)에 중첩하지 않는다. 제1도전층의 외측 부분(407P1)의 두께(t71)는 앞서 도 4 등을 참조하여 설명한 두께(t7, 도 5 참조)를 가 질 수 있다. 반면, 제1도전층의 제1내측 부분(407P2)의 두께(t72)는 외측 부분(407P1)의 두께(t71) 보다 작을 수 있다. 제3절연층(IL3)의 제1홀(IL3-H)은 에칭을 통해 형성될 수 있는데, 제1홀(IL3-H)을 형성하기 위한 에칭 공정시 제1도전층의 일부가 손실되면서 제1내측 부분(407P2)의 두께(t72)는 외측 부분(407P1)의 두께 (t71) 보다 작은 두께를 가질 수 있다. 제1도전층의 제2내측 부분(407P3)의 두께(t73)는 보호층의 제1내측 부분(407P2)의 두께(t72) 보다 작을 수 있다. 제1도전층의 제2내측 부분(407P3)은 일차적으로 전술한 제1홀(IL3-H)을 형성하기 위한 에칭 공정에서 손실될 수 있으며, 이 후 표시 장치의 화소전극을 형성하는 에칭 공정에서 이차적으로 손실될 수 있다. 따라서, 제2내측 부분(407P3)의 두께(t73)는 제1내측 부분(407P2)의 두께(t72) 및 외측 부분(407P1)의 두께(t71) 보다 작은 값을 가질 수 있다. 다른 실시예로서, 제1도전층의 제2내측 부분(407P3)은 깊이 방향을 따라 제거될 수 있다. 이와 관련하여, 도 9b는 제1도전층의 제2내측 부분(407P3)이 모두 제거되면서 제3홀(407H)이 형성된 것을 도시한다. 도 9b 를 참조하면, 제1도전층의 제3홀(407H)의 크기(또는 폭)는 제4절연층(IL4)의 제2홀(OL-H)의 크기(또는 폭)와 실질적으로 동일할 수 있다. 도 9a 및 도 9b를 참조하면, 메인 금속층의 측면은 순방향 테이퍼진 경사를 포함할 수 있으며, 측면의 경 사각(θ)은 약 30°내지 약 80°일 수 있다. 전술한 특징은 앞서 도 4 내지 도 7을 참조하여 설명한 패드전극 의 메인 금속층에도 동일하게 적용될 수 있고, 도 9c와 도 9d를 참조하여 후술할 패드전극의 메 인 금속층에도 동일하게 적용될 수 있다. 다층 구조를 갖는 패드전극은 도 9a 및 도 9b에 도시된 바와 같이 전체적으로 순방향 테이퍼진 경사면을 가질 수 있다. 패드전극이 순방향 테이퍼진 경사면을 갖는 경우, 패드전극 상에서 패드전극의 에지를 커버하는 제3절연층(IL3)의 단차 피복성(step coverage)을 향상시킬 수 있다. 다른 실시예로, 패드전극에 구비된 층들 중 적어도 어느 하나의 층은 주변에 배치된 층 보다 측 방향으로 더 돌출된 팁을 포함할 수 있다. 예컨대, 도 9c에 도시된 바와 같이 제2도전층 및/또는 제2산화 금속층 은 메인 금속층 및 제1도전층 보다 측 방향(-y방향)을 향해 더 도출되어 제1팁(PT1)을 형성할 수 있다. 또는, 도 9d에 도시된 바와 같이 제1도전층은 메인 금속층 및/또는 제2도전층 보다 측 방향(-y방향)을 향해 더 도출되어 제2팁(PT2)을 형성할 수 있다. 제1팁(PT1) 및 제2팁(PT2)의 길이(l1, l2)는 약 0.2㎛이거나 그 보다 작은 값을 가질 수 있다. 제1팁(PT1) 및 제2팁(PT2)의 길이(l1, l2)가 전술한 상한을 초과하는 경우, 제3절연층(IL3)의 단차 피복성(step coverage)이 저하되는 문제가 있으며, 제3절연층(IL3)이 무기절연물을 포함하는 경우 전술한 문제는 더욱 심해질 수 있다. 도 10a 내지 도 10e는 본 발명의 일 실시예에 따른 패드전극과 배선을 나타낸 평면도들이다. 앞서 도 4, 도 6, 및 도 8에서 설명한 바와 같이 패드전극은 콘택홀(CNT)을 통해 배선과 전기적으로 연결될 수 있으며, 패드전극은 제3절연층(IL3)의 제1홀(IL3-H)과 중첩한다. 콘택홀(CNT)은 도 10a 내지 도 10d에 도시된 바와 같이 배치될 수 있다. 일 실시예로, 복수의 콘택홀(CNT)들은 도 10a에 도시된 바와 같이, 패드전극의 에지를 따라 외측 부분에 상호 이격되도록 배치될 수 있다. 다른 실시예에 따르면, 도 10b에 도시된 바와 같이 하나의 콘택홀(CNT)이 고리 형상으로 패드전극의 에지를 따라 연장될 수 있다. 또는, 복수의 콘택홀(CNT)들은 도 10c에 도시된 바와 같이, 패드전극의 일 에지를 따 라 상호 이격되도록 배치될 수 있다. 예컨대, 배선의 제1부분과 제2부분의 연결 부분에 인접 한 패드전극의 일 에지를 따라 복수의 콘택홀(CNT)들이 배치될 수 있다. 또는, 하나의 콘택홀(CNT)이 배선 의 제1부분과 제2부분의 연결 부분에 인접한 패드전극의 일 에지와 인접하게 배치될 수 있다. 콘택홀(들)(CNT)은 도 10a 내지 도 10d에 도시된 바와 같이 제3절연층(IL3)로 커버될 수 있다. 콘택홀(들)(CNT)은 배선과 패드전극 간의 접속 영역에 해당한다. 패드전극와 배선의 접속을 위한 콘택홀(CNT)이 도 10c 및 도 10d와 같이 패드전극의 일 에지에 인접하게 배치되는 경우, 도 10c 및 도 10d에 도시된 바와 같이 배선의 제2부분은 도 10a 및 도 10b에 도시된 배선의 제2부분 보다 작은 면적을 가질 수 있다. 일 실시예로서, 배선의 제2부 분은 도 10a 및 도 10b에서와 같이 제3절연층(IL3)의 제1홀(IL3-H)에 전체적으로 중첩될 수 있다. 다른 실시예로서, 배선의 제2부분은 도 10c 및 도 10d에 도시된 바와 같이 제3절연층(IL3)의 제1홀(IL3- H)과 중첩하지 않거나, 제1홀(IL3-H)의 일부에만 중첩할 수 있다. 도 10e를 참조하면, 패드전극은 배선과 일체로 형성될 수 있다. 예컨대, 배선의 바디 부분에 해당하는 제1부분의 단부가 패드전극일 수 있다. 바꾸어 말하면, 배선의 제2부분이 패드전극 일 수 있다. 앞서 설명한 도 3의 실시예는, 패드부(PDS)가 패드전극 및 배선의 제2부분 의 중첩 구조를 포함하는 것을 도시 하고 있으나(도 10a 내지 도 10d의 구조도 마찬가지임), 도 11은 패드부 (PDS)가 배선과 일체로 형성된 패드전극의 구조를 포함하는 것을 도시한다. 이 경우, 배선의 제1부분과 패드전극의 접속을 위한 콘택홀은 별도로 구비되지 않는다. 패드전극의 에지는 제3 절연층(IL3)으로 커버되되, 제3절연층(IL3)은 패드전극을 노출할 수 있는 제1홀(IL3-H)을 포함할 수 있음 은 앞서 설명한 바와 같다. 도 11은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이다. 도 11의 주변영역(PA)을 참조하면, 패드전극이 주변영역(PA)에 배치된다. 패드전극은 앞서 도 8 및 도 9a을 참조하여 설명한 바와 같이 보조층, 메인 금속층, 제1산화 금속층, 제2도전층, 제 2산화 금속층, 및 제1도전층을 포함할 수 있다. 도 11이 도 8 및 도 9a를 참조하여 설명한 구조의 패 드전극을 도시하지만 본 발명은 이에 한정되지 않는다. 예컨대, 패드전극은 도 9b 내지 도 9d를 참조 하여 설명한 실시예, 도 4와 도 5를 참조하여 설명한 실시예, 또는 도 6 및 도 7을 참조하여 설명한 실시예의 구조를 가질 수 있다. 패드전극은 앞서 도 4 내지 도 9d를 참조하여 설명한 내용으로 갈음한다. 도 11의 표시영역(DA)을 참조하면, 표시영역(DA)에는 트랜지스터 및 스토리지 커패시터가 배치될 수 있다. 트랜지스터는 반도체층, 반도체층의 채널영역에 중첩하는 게이트전극, 반도체층의 소스영 역 및 드레인영역에 각각 접속하는 소스전극 및 드레인전극을 포함할 수 있다. 스토리지 커패시터는 제1전극 및 제2전극을 포함할 수 있다. 트랜지스터의 반도체층은 산화물 반도체를 포함할 수 있다. 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), ZIO(Zinc Indium Oxide) 등을 포함할 수 있다. 다른 실시예로, 반도체층은 폴리 실리콘을 포함하거나, 비정질(amorphous) 실리콘을 포함하거나, 유기 반도체 등을 포함할 수 있다. 트랜지스터의 게이트전극은 게이트절연층을 사이에 두고 반도체층의 채널영역과 중첩할 수 있다. 게이트절연층은 게이트전극과 동일한 마스크 공정에서 형성될 수 있으며, 게이트전극과 실질적으로 동일한 평면 형상을 가질 수 있다. 게이트전극은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티 타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 형성될 수 있다. 일 실시예로, 게이트전극은 몰리브데넘(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 금 속층 상에 ITO와 같은 투명 도전성 산화물층의 적층 구조를 포함할 수 있다. ITO와 같은 투명 도전성 산화물층 은 금속층 보다 얇은 두께, 예컨대 약 100Å ~200Å의 두께를 가질 수 있다. 게이트절연층은 무기절연물을 포함할 수 있다. 스토리지 커패시터의 제1전극은 게이트전극과 동일한 공정에 형성될 수 있으며, 게이트전극과 동일한 물질을 포함할 수 있다. 제1전극의 아래에는 게이트절연층과 동일한 물질을 포함하는 절연층 이 배치될 수 있다. 제1전극 아래의 절연층은 제1전극과 동일한 마스크 공정에서 함께 형 성되기에, 절연층의 평면 형상은 제1전극의 평면 형상과 실질적으로 동일할 수 있다. 트랜지스터의 소스전극, 드레인전극, 및 스토리지 커패시터의 제2전극은 패드전극을 형성 하기 위한 패터닝 공정에서 함께 형성될 수 있다. 따라서, 트랜지스터의 소스전극, 드레인전극, 및 스토리지 커패시터의 제2전극은 패드전극와 같이 다층 구조를 포함할 수 있다. 이와 관련하여, 도 11 은 제2전극의 서브층들(421, 423, 424, 425, 426, 427), 소스전극의 서브층들(431, 433, 434, 435, 436, 437), 및 드레인전극의 서브층들이 각각 패드전극의 서브층들인 보조층, 메인 금속층 , 제1산화 금속층, 제2도전층, 제2산화 금속층, 및 제1도전층과 동일한 물질을 포함 하는 것을 도시한다. 트랜지스터는 반도체층 아래에 배치된 하부전극을 포함할 수 있으며, 하부전극은 소스전극 또는 드레인전극 중 하나와 전기적으로 연결될 수 있다. 일 실시예로, 도 11은 하부전극이 소스전극 과 전기적으로 연결된 것을 도시하며, 하부전극은 일종의 하부 소스전극일 수 있다. 하부전극은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴 (Nd), 이리듐(Ir), 크로뮴(Cr), 리튬(Li), 칼슘(Ca), 몰리브데넘 (Mo), 및 구리(Cu) 중 하나 이상의 물질을 포 함할 수 있다. 하부전극은 전술한 금속원소를 포함하는 금속층, 및 상기 금속층 상에 형성된 투명 도전성 산화물층의 적층 구조를 포함할 수 있다. ITO와 같은 투명 도전성 산화물층은 금속층 보다 얇은 두께, 예컨대 약 100Å~200 Å의 두께를 가질 수 있다. 하부전극은 트랜지스터의 특성을 향상시킬 수 있다. 트랜지스터는 제4절연층(IL4) 상에 배치된 화소전극에 전기적으로 연결될 수 있다. 일 실시예로, 도 11에 도시된 바와 같이 화소전극은 제4절연층(IL4)에 형성된 콘택홀을 통해 트랜지스터의 소스전극에 접속 하거나, 드레인전극에 접속할 수 있다. 화소전극은 인듐주석산화물(ITO), 인듐아연산화물(IZO), 아연산화물(ZnO), 인듐산화물(In2O3), 인듐갈륨산 화물(IGO) 또는 알루미늄아연산화물(AZO)와 같은 투명도전성산화물을 포함할 수 있다. 다른 실시예로, 화소전극 은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리 듐(Ir), 크로뮴(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 예컨대, 화소전극 은 ITO층, 은(Ag)층, 및 ITO층이 적층된 3층 구조일 수 있다. 상부절연층(UIL)은 화소전극의 에지들을 커버할 수 있으며 화소전극의 중심 부분을 노출할 수 있다. 상부절연층(UIL)은 유기절연물을 포함할 수 있다. 중간층은 화소전극에 중첩하는 발광층을 포함한다. 중간층은 발광층의 아래에 배치된 제1기능층 및/또는 발광층의 위에 배치된 제2기능층을 포함할 수 있다. 제1기능층은 단층 또는 다층일 수 있다. 예컨대 제1기능층이 고분자 물질로 형성되는 경우, 제1기능 층은 단층구조인 홀 수송층(HTL: Hole Transport Layer)으로서, 폴리에틸렌 디히드록시티오펜(PEDOT: poly-(3,4)-ethylene-dihydroxy thiophene)이나 폴리아닐린(PANI: polyaniline)으로 형성할 수 있다. 제1기능 층이 저분자 물질로 형성되는 경우, 제1기능층은 홀 주입층(HIL: Hole Injection Layer)과 홀 수송 층(HTL)을 포함할 수 있다. 발광층은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 제2기능층은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 대향전극은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극은 은(Ag), 마그네슘 (Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크로뮴(Cr), 리튬 (Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다. 화소전극, 중간층 및 대향전극의 다층 구조를 포함하는 유기 발광다이오드(OLED)는 봉지층(60 0)으로 커버된다. 봉지층은 적어도 하나의 무기봉지층과 적어도 하나의 유기봉지층을 포함할 수 있다. 일 실시예로, 봉지층 은 순차적으로 적층된 제1무기봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있다. 제1 및 제2무기봉지층(610, 630)은 각각 하나 이상의 무기 절연물을 포함할 수 있다. 무기 절연물은 알루미늄산 화물, 탄탈륨산화물, 하프늄산화물, 아연산화물, 실리콘산화물, 실리콘질화물 또는/및 실리콘산질화물을 포함할수 있다. 유기봉지층은 폴리머(polymer)계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 아크릴계 수지는 예컨대 폴리메틸메타크 릴레이트, 폴리아크릴산 등을 포함할 수 있다. 도 12는 도 11의 XI 부분을 확대한 단면도이다. 도 12를 참조하면, 트랜지스터의 전극, 예컨대 소스전극은 복수의 서브층(431, 433, 434, 435, 436, 43 7)들을 포함할 수 있으며, 서브층(431, 433, 434, 435, 436, 437)들은 앞서 설명한 바와 같이 패드전극(400, 도 8)에 구비된 서브층들과 동일한 물질을 포함할 수 있다. 예컨대, 소스전극의 보조 서브층, 메인서 브층, 제1산화 금속 서브층, 제2도전성 보호 서브층, 제2산화 금속 서브층, 및 제1도전성 보호 서브층을 포함하며, 이들의 물질은 각각 도 8등을 참조하여 앞서 설명한 보조층, 메인 금속층 , 제1산화 금속층, 제2도전층, 제2산화 금속층, 및 제1도전층과 같다. 보조 서브층, 메인서브층, 제1산화 금속 서브층, 제2도전성 보호 서브층, 및 제2산화 금속 서브층 각각의 두께는, 보조층, 메인 금속층, 제1산화 금속층, 제2도전층, 및 제2산 화 금속층 각각의 두께와 실질적으로 동일할 수 있다. 소스전극의 제1도전성 보호 서브층은 영역 별로 서로 다른 두께를 가질 수 있으나, 패드전극(400, 도 8)의 제1도전층과 차이가 있다. 제1도전성 보호 서브층은 외측 부분 및 외측 부분의 내측 부분을 포함할 수 있다. 제1도전성 보호 서브층 의 외측 부분은 제3절연층(IL3)에 중첩한 부분이고 내측 부분은 제3절연층(IL3)의 제4홀(IL3-H')에 중첩한 부분이다. 제4홀(IL3-H')은 트랜지스터와 화소전극의 접속을 위한 구성으로, 소스전극과 중첩한다. 제1도전성 보호 서브층의 외측 부분의 두께(t371)는 내측 부분의 두께(t372) 보다 클 수 있다. 제1도전성 보호 서브층 중 내측 부분에 해당하는 일부 물질은 제4홀(IL3-H')의 형성 공정시 손실될 수 있으며, 따라 서 제1도전성 보호 서브층의 내측 부분의 두께(t372)는 외측 부분의 두께(t371) 보다 작을 수 있다. 소스 전극과 달리, 드레인전극의 상면 및 스토리지 커패시터의 제2전극의 상면은 제3절연층(IL3)으로 커버될 수 있다. 이 경우, 드레인전극의 최상층 및 제2전극의 최상층인 도전성 보호 서브층은 영역에 무관하게 비교적 일정한 두께를 가질 수 있다. 도 9a 또는 도 9b를 참조하여 설명한 바와 같이 제1도전층은 서로 다른 두께를 갖는 3개의 부분들에 의해 단차를 갖는 것을 설명하고 있으나, 제1도전성 보호 서브층은 서로 다른 두께를 갖는 2개의 부분들에 의해 단차를 가질 수 있다. 도 12는 소스전극의 구조에 대하여 설명하고 있으나, 본 발명의 다른 실시예로서 드레인전극(440, 도 11) 과 화소전극이 서로 접속할 수 있으며, 이 경우 드레인전극은 도12에서 설명한 구조를 가질 수 있다. 도 13 및 도 14는 각각 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이다. 전술한 도 11 및 도 12는 패드전극이 트랜지스터의 소스전극, 드레인전극, 및/또는 스토리지 커 패시터의 제2전극과 동일한 층(예, 제2절연층 IL2) 상에 배치되는 것을 설명하고 있으나, 본 발명은 이에 한정되지 않는다. 도 13에 도시된 바와 같이 패드전극은 하부전극과 동일한 층(예, 기판 100) 상에 배치될 수 있으며, 이 경우 하부전극은 패드전극와 같이 복수의 서브층들을 포함할 수 있다. 다른 실시예로, 패드전극 은 도 14에 도시된 바와 같이 트랜지스터의 게이트전극 및/또는 스토리지 커패시터의 제1전극과 동일한 층(예, 제1절연층 IL1) 상에 배치될 수 있다. 이 경우, 트랜지스터의 게이트전극 및/또는 스토리지 커패시터의 제1전극은 패드전극와 같이 복수의 서브층들을 포함할 수 있다. 패드전극이 도 13 및 도 14에 도시된 바와 같이 기판 또는 제1절연층(IL1) 상에 배치되더라도, 앞서 도 4 내지 도 9d를 참조하여 설명한 특징은 동일하게 유지될 수 있다. 즉, 패드전극의 에지가 제3절연층 (IL3, 도 4 내지 도 9d)으로 커버되는 대신 도 13 및 도 14의 패드전극의 에지는 제1절연층(IL1) 또는 제2 절연층(IL2)으로 커버될 수 있다. 제1절연층(IL1) 및/또는 제2절연층(IL2)은 무기절연물 및/또는 유기절연물을 포함할 수 있다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다. 도 15 및 도 16의 표시영역(DA)을 참조하면, 표시 패널의 유기 발광다이오드(OLED)들은 각각 트랜지스터 (TFT) 및 스토리지 커패시터(Cst)에 전기적으로 연결되며, 각각 청색의 빛(LB)을 방출할 수 있다. 예컨대, 각각 의 유기 발광다이오드(OLED)는 도 15에 도시된 바와 같이 화소전극, 제1기능층, 발광층, 및 제2 기능층을 포함하는 중간층, 및 대향전극을 포함할 수 있다. 화소전극들은 화소들의 배치에 대응하여 상호 이격될 수 있다. 중간층의 제1기능층, 발광층, 및 제2기능층 각각은 복수의 화소전극들은 커버하도록 형성될 수 있다. 마찬가지로, 대향전극은 복수의 화소전극들은 커버하 도록 형성될 수 있다. 유기 발광다이오드(OLED)들은 봉지층으로 커버될 수 있으며, 봉지층은 제1무기 봉지층, 유기봉지층 및 제2무기봉지층을 포함할 수 있음은 앞서 설명한 바와 같다. 유기 발광다이오드(OLED)들에서 방출된 청색의 빛(LB) 중 일부는 필터 패널 통해 적색의 빛(LR) 또는 녹색의 빛(LG)으로 변환될 수 있다. 필터 패널은 청색의 빛(LB)을 적색의 빛(LR)으로 변환하는 제1색변환부를 포함할 수 있다. 제1색변환부 에 의해 변화된 빛은 적색의 컬러필터를 통과하면서 색 순도가 향상되어 외부를 향해 방출될 수 있다. 제1색변환부는 양자점 및 산란입자를 포함할 수 있다. 양자점은 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 코어는 II족--VI족 화합물, III-V족 화 합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다. 산란 입자는 TiO2를 포함 할 수 있다. 필터 패널은 청색의 빛(LB)을 녹색의 빛(LG)으로 변환하는 제2색변환부를 포함할 수 있다. 유기 발광다 이오드(OLED)에서 방출된 청색의 빛(LB)은 제2색변환부에 의해 녹색의 빛으로 변환되며, 변화된 빛은 녹색 의 컬러필터를 통과하면서 색 순도가 향상되어 외부를 향해 방출될 수 있다. 제2색변환부는 양자점 및 산란입자를 포함할 수 있다. 양자점은 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 코어는 II족-VI족 화합물, III족-V족 화합물, IV족-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다. 제2색변환부의 양자점의 크기 및/또는 구조는 제1 색변환부의 양자점의 크기 및/또는 구조와 다를 수 있다. 필터 패널은 투과부를 포함할 수 있다. 유기 발광다이오드(OLED)에서 방출된 청색의 빛(LB)은 투과부 및 청색의 컬러필터를 통과하여 색순도가 향상될 수 있으며 외부로 방출될 수 있다. 투과부는 TiO2와 같은 산란입자를 포함하여, 광 효율을 향상시킬 수 있다. 제1색변환부, 제2색변환부 및 투과부 중 인접한 두 개의 부분 사이, 및/또는 적색의 컬러필터 , 녹색의 컬러필터, 및 청색의 컬러필터 중 인접한 두 개의 컬러필터 사이에는 차광부가 존재한다. 차광부는 블랙매트릭스를 포함할 수 있다. 도 15 및 도 16의 주변영역(PA)을 참조하면, 패드전극 상에는 전자 구조로서, 도 15에 도시된 바와 같이 IC(integrated circuit)가 칩의 형태로 배치되거나, 도 16에 도시된 바와 같이 FPCB가 배치될 수 있다. 도 15를 참조하면, IC는 데이터 신호를 제공할 수 있는 데이터 드라이버 (또는 스캔 드라이버 등)를 포함할 수 있으며, 도전물질층을 매개로 패드전극에 전기적으로 연결될 수 있다. 도전물질층은 IC에 포함된 범프일 수 있다. 예컨대, IC 하단에 구비된 범프가 패드전극와 직접 콘택 함으로써 패드전극와 전기적으로 연결될 수 있다. 또는, 도전물질층은 이방성도전필름과 같은 도전성 접착층일 수 있다. 이 경우, IC의 범프는 이방성 도전필름인 도전물질층에 포함된 도전볼에 콘택할 수 있 고, 이 도전볼이 패드전극에 콘택함으로써, IC가 패드전극와 전기적으로 연결될 수 있다. 도 16을 참조하면, FPCB는 이방성도전필름을 포함하는 도전물질층을 통해 패드전극에 전기적으로 연 결될 수 있다. FPCB는 데이터 드라이버, 배선들 및 화소구조를 포함할 수 있다. FPCB는 벤딩되어 FPCB의 일부는 표시 패널의 기판의 배면 상에 놓일 수 있다. 도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이고, 도 18a는 도 17의 무기발광다이오드를 나 타낸 단면도이며, 도 18b는 다른 실시예에 따른 무기발광다이오드를 나타낸 단면도이다. 도 17을 참조하면, 표시 장치는 발광다이오드로서 무기발광다이오드(또는 마이크로 LED, m-LED)를 포함할 수 있 다. 각 무기발광다이오드(m-LED)는 청색의 빛을 방출할 수 있고, 방출된 빛은 필터 패널을 통과할 수 있다.표시 장치는 필터 패널을 통과한 빛, 예컨대 적색의 빛(LR), 녹색의 빛(LG), 및 청색의 빛(LB)을 이용하여 이 미지를 표시할 수 있음은 앞서 설명한 바와 같다. 각 화소전극은 박막트랜지스터(TFT) 및 스토리지 커패시터(Cst)를 포함하는 화소회로에 전기적으로 전기적 으로 연결될 수 있으며, 이와 관련하여 도 17은 화소전극이 박막트랜지스터(TFT)에 접속되는 것을 도시한 다. 각 화소전극(510, 또는 제1전극) 상에는 발광층을 포함하는 중간층(520')이 배치되며, 중간층(520') 상에는 대향전극(530, 또는 제2전극)이 배치될 수 있다. 도 18a를 참조하면, 중간층(520')은 제1반도체층, 제2반도체층 및, 제1반도체층과 제2반도체 층 사이의 발광층을 포함할 수 있다. 제1반도체층은 예를 들어, p형 반도체층으로 구현될 수 있다. p형 반도체층은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Mg, Zn, Ca, Sr, Ba 등의 p형 도펀트가 도핑될 수 있다. 제1반도체층은 제1도 전패드전극(520a)를 통해 화소전극에 접속할 수 있다. 제2반도체층은 예를 들어, n형 반도체층을 포함하여 형성될 수 있다. n형 반도체층은 InxAlyGa1-x-yN (0 ≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlN, AlGaN, InGaN, InN, InAlGaN, AlInN 등에서 선택될 수 있으며, Si, Ge, Sn 등의 n형 도펀트가 도핑될 수 있다. 제2반도체층 은 제2도전패드전극(520b)를 통해 대향전극에 접속할 수 있다. 본 발명은 이에 한하지 않으며, 다른 실시 예로서, 제1반도체층이 n형 반도체층을 포함하고, 제2반도체층이 p형 반도체층을 포함할 수 있다. 발광층은 전자와 정공이 재결합되는 영역으로, 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이 하며, 그에 상응하는 파장을 가지는 빛(예, 청색광)을 방출할 수 있다. 발광층은 예를 들어, InxAlyGa1- x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 가지는 반도체 재료를 포함하여 형성할 수 있으며, 단일 양자 우물 구조 또는 다중 양자 우물 구조(MQW: Multi Quantum Well)로 형성될 수 있다. 또한, 양자선(Quantum wire)구조 또는 양자점(Quantum dot)구조를 포함할 수도 있다. 도 18a는 제1도전패드전극(520a)와 제2도전패드전극(520b)가 중간층(520')을 중심으로 서로 반대편에 위치하는 것을 도시하나, 본 발명은 이에 한정되지 않는다. 도 18b를 참조하면, 제1도전패드전극(520a)와 제2도전패드전극(520b)는 중간층(520')의 일측, 예컨대 중간층 (520')의 아래에 배치될 수 있다. 이 경우, 화소전극 및 화소전극과 다른 극성을 갖는 대향전극(53 0)은 동일한 층 상에 배치될 수 있다. 도 18b에 도시된 수평형 또는 플립형 발광다이오드의 경우도, 중간층(520')은 제1반도체층, 제2반도체층 , 및 발광층을 포함할 수 있으며, 그 구체적 특징은 앞서 설명한 바와 같다. 도 19는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다. 표시 장치(DV)는 도 19에 도시된 바와 같이 텔레비전일 수 있다. 또는, 표시 장치(DV)는 옥외 광고판, 영화용 표시 기기 등과 같이 다양한 전자 제품을 포함할 수 있다. 표시 장치(DV)는 인공지능 스피커에 구비된 표시 부 분에 적용되는 것과 같이, 본 발명의 실시예에 따른 표시 장치는 소정의 이미지를 제공할 수 있는 전자 장치라 면 그 종류에 제한을 두지 않는다. 이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다."}
{"patent_id": "10-2020-0152281", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 평면도이다. 도 1b는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 단면도이다. 도 2는 본 발명의 일 실시예에 따른 표시 패널에 구비된 발광다이오드 및 발광다이오드에 연결된 화소회로의 나 타낸 등가회로도이다.도 3은 도 1의 I 부분을 확대한 평면도이다. 도 4는 본 발명의 일 실시예에 따른 패드전극의 단면도로서, 도 3의 III- III'선에 따른 단면도에 해당한다. 도 5는 도 4의 IV 부분을 확대한 단면도이다. 도 6은 본 발명의 일 실시예에 따른 패드전극의 단면도로서, 도 3의 III- III'선에 따른 단면도에 해당한다. 도 7은 도 6의 VI 부분을 확대한 단면도이다. 도 8은 본 발명의 일 실시예에 따른 패드전극의 단면도로서, 도 3의 III- III'선에 따른 단면도에 해당한다. 도 9a 내지 도 9d는 도 8의 VIII부분을 확대한 단면도이다. 도 10a 내지 도 10e는 본 발명의 일 실시예에 따른 패드전극과 배선을 나타낸 평면도들이다. 도 11은 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이다. 도 12는 도 11의 XI 부분을 확대한 단면도이다. 도 13 및 도 14는 각각 본 발명의 일 실시예에 따른 표시 패널을 나타낸 단면도이다. 도 15 및 도 16은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다. 도 17은 본 발명의 일 실시예에 따른 표시 장치를 나타낸 단면도이다. 도 18a는 도 17의 무기발광다이오드를 나타낸 단면도이다. 도 18b는 다른 실시예에 따른 무기발광다이오드를 나타낸 단면도이다. 도 19는 본 발명의 일 실시예에 따른 표시 장치를 나타낸 사시도이다."}
