--- linux-3.18.45.orig/arch/mips/ath79/mach-tl-wr841n-v8.c.bak	2017-09-19 20:42:34.962545000 +0800
+++ linux-3.18.45/arch/mips/ath79/mach-tl-wr841n-v8.c	2018-04-09 22:39:52.756363284 +0800
@@ -23,20 +23,28 @@
 #include "dev-wmac.h"
 #include "machtypes.h"
 
+#define TL_WR841NV8_GPIO_DPJ		12
+
+#define TL_WR841NV8_GPIO_LED_LINK0	18
+#define TL_WR841NV8_GPIO_LED_LINK1	22
+#define TL_WR841NV8_GPIO_LED_LINK2	21
+#define TL_WR841NV8_GPIO_LED_LINK3	20
+#define TL_WR841NV8_GPIO_LED_LINK4	19
+
 #define TL_WR841NV8_GPIO_LED_WLAN	13
-#define TL_WR841NV8_GPIO_LED_QSS	15
-#define TL_WR841NV8_GPIO_LED_WAN	18
-#define TL_WR841NV8_GPIO_LED_LAN1	19
-#define TL_WR841NV8_GPIO_LED_LAN2	20
-#define TL_WR841NV8_GPIO_LED_LAN3	21
-#define TL_WR841NV8_GPIO_LED_LAN4	12
+#define TL_WR841NV8_GPIO_4G_POWER	15
+#define TL_WR841NV8_GPIO_LED_WAN	4
+#define TL_WR841NV8_GPIO_LED_LAN1	3
+#define TL_WR841NV8_GPIO_LED_LAN2	2
+#define TL_WR841NV8_GPIO_LED_LAN3	1
+#define TL_WR841NV8_GPIO_LED_LAN4	0
 #define TL_WR841NV8_GPIO_LED_SYSTEM	14
 
 #define TL_WR841NV8_GPIO_BTN_RESET	17
 #define TL_WR841NV8_GPIO_SW_RFKILL	16	/* WPS for MR3420 v2 */
 
-#define TL_MR3420V2_GPIO_LED_3G	11
-#define TL_MR3420V2_GPIO_USB_POWER	4
+#define TL_MR3420V2_GPIO_LED_3G		11
+#define TL_MR3420V2_GPIO_USB_POWER	11
 
 #define TL_WR941NDV5_GPIO_LED_WLAN	13
 #define TL_WR941NDV5_GPIO_LED_QSS	15
@@ -77,10 +85,6 @@
 		.gpio		= TL_WR841NV8_GPIO_LED_LAN4,
 		.active_low	= 1,
 	}, {
-		.name		= "tp-link:green:qss",
-		.gpio		= TL_WR841NV8_GPIO_LED_QSS,
-		.active_low	= 1,
-	}, {
 		.name		= "tp-link:green:system",
 		.gpio		= TL_WR841NV8_GPIO_LED_SYSTEM,
 		.active_low	= 1,
@@ -97,6 +101,26 @@
 		.name		= "tp-link:green:3g",
 		.gpio		= TL_MR3420V2_GPIO_LED_3G,
 		.active_low	= 1,
+	},{
+		.name		= "tp-link:green:link0",
+		.gpio		= TL_WR841NV8_GPIO_LED_LINK0,
+		.active_low	= 1,
+	},{
+		.name		= "tp-link:green:link1",
+		.gpio		= TL_WR841NV8_GPIO_LED_LINK1,
+		.active_low	= 1,
+	},{
+		.name		= "tp-link:green:link2",
+		.gpio		= TL_WR841NV8_GPIO_LED_LINK2,
+		.active_low	= 1,
+	},{
+		.name		= "tp-link:green:link3",
+		.gpio		= TL_WR841NV8_GPIO_LED_LINK3,
+		.active_low	= 1,
+	},{
+		.name		= "tp-link:green:link4",
+		.gpio		= TL_WR841NV8_GPIO_LED_LINK4,
+		.active_low	= 1,
 	},
 };
 
@@ -174,7 +198,7 @@
 
 static void __init tl_ap123_setup(void)
 {
-	u8 *mac = (u8 *) KSEG1ADDR(0x1f01fc00);
+	//u8 *mac = (u8 *) KSEG1ADDR(0x1f01fc00);
 	u8 *ee = (u8 *) KSEG1ADDR(0x1fff1000);
 
 	/* Disable JTAG, enabling GPIOs 0-3 */
@@ -183,7 +207,32 @@
 				 AR934X_GPIO_FUNC_CLK_OBS4_EN);
 
 	/* config gpio4 as normal gpio function */
-	ath79_gpio_output_select(TL_MR3420V2_GPIO_USB_POWER,
+	//ath79_gpio_output_select(TL_MR3420V2_GPIO_USB_POWER,
+	//			 AR934X_GPIO_OUT_GPIO);
+
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_WAN,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LAN4,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LAN3,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LAN2,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LAN1,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LINK0,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LINK1,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LINK2,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LINK3,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_LED_LINK4,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_DPJ,
+				 AR934X_GPIO_OUT_GPIO);
+	ath79_gpio_output_select(TL_WR841NV8_GPIO_4G_POWER,
 				 AR934X_GPIO_OUT_GPIO);
 
 	ath79_register_m25p80(&tl_wr841n_v8_flash_data);
@@ -192,8 +241,10 @@
 
 	ath79_register_mdio(1, 0x0);
 
-	ath79_init_mac(ath79_eth0_data.mac_addr, mac, -1);
-	ath79_init_mac(ath79_eth1_data.mac_addr, mac, 0);
+	//ath79_init_mac(ath79_eth0_data.mac_addr, mac, -1);
+	//ath79_init_mac(ath79_eth1_data.mac_addr, mac, 0);
+	ath79_init_mac(ath79_eth0_data.mac_addr, ee + 2, 1);
+	ath79_init_mac(ath79_eth1_data.mac_addr, ee + 2, 2);
 
 	/* GMAC0 is connected to the PHY0 of the internal switch */
 	ath79_switch_data.phy4_mii_en = 1;
@@ -207,7 +258,8 @@
 	ath79_eth1_data.phy_if_mode = PHY_INTERFACE_MODE_GMII;
 	ath79_register_eth(1);
 
-	ath79_register_wmac(ee, mac);
+	//ath79_register_wmac(ee, mac);
+	ath79_register_wmac(ee, NULL);
 }
 
 static void __init tl_wr841n_v8_setup(void)
@@ -237,9 +289,9 @@
 					ARRAY_SIZE(tl_wr841n_v8_gpio_keys),
 					tl_wr841n_v8_gpio_keys);
 
-	gpio_request_one(TL_MR3420V2_GPIO_USB_POWER,
-			 GPIOF_OUT_INIT_HIGH | GPIOF_EXPORT_DIR_FIXED,
-			 "USB power");
+//	gpio_request_one(TL_MR3420V2_GPIO_USB_POWER,
+//			 GPIOF_OUT_INIT_HIGH | GPIOF_EXPORT_DIR_FIXED,
+//			 "USB power");
 
 	ath79_register_usb();
 }
@@ -284,3 +336,4 @@
 
 MIPS_MACHINE(ATH79_MACH_TL_WR941ND_V5, "TL-WR941ND-v5", "TP-LINK TL-WR941N/ND v5",
 	     tl_wr941nd_v5_setup);
+
