# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../../../../ip_repo/ROPUF_1_0/src/custom_math_package.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/AXIS_input_handler.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/AXIS_output_handler.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/RO_PUF.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/RO_array.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/RO_counter.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/RO_enable_decoder.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/generic_RO.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/n_to_1_mux.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/output_comparator.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/simple_RO_PUF.vhd" \
"../../../../../../../ip_repo/ROPUF_1_0/src/testbench.vhd" \

# Do not sort compile order
nosort
