Analysis & Synthesis report for BancoDeRegistros
Sat Nov 12 00:33:03 2016
Quartus Prime Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Logic Cells Representing Combinational Loops
  9. General Register Statistics
 10. Multiplexer Restructuring Statistics (Restructuring Performed)
 11. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:0:flip"
 12. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:1:flip"
 13. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:2:flip"
 14. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:3:flip"
 15. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:4:flip"
 16. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:5:flip"
 17. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:6:flip"
 18. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:7:flip"
 19. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:8:flip"
 20. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:9:flip"
 21. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:10:flip"
 22. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:11:flip"
 23. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:12:flip"
 24. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:13:flip"
 25. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:14:flip"
 26. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:15:flip"
 27. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:16:flip"
 28. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:17:flip"
 29. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:18:flip"
 30. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:19:flip"
 31. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:20:flip"
 32. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:21:flip"
 33. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:22:flip"
 34. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:23:flip"
 35. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:24:flip"
 36. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:25:flip"
 37. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:26:flip"
 38. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:27:flip"
 39. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:28:flip"
 40. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:29:flip"
 41. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:30:flip"
 42. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch1"
 43. Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:31:flip"
 44. Post-Synthesis Netlist Statistics for Top Partition
 45. Elapsed Time Per Partition
 46. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+---------------------------------+---------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Sat Nov 12 00:33:03 2016       ;
; Quartus Prime Version           ; 16.0.0 Build 211 04/27/2016 SJ Lite Edition ;
; Revision Name                   ; BancoDeRegistros                            ;
; Top-level Entity Name           ; BancoDeRegistros                            ;
; Family                          ; Cyclone V                                   ;
; Logic utilization (in ALMs)     ; N/A                                         ;
; Total registers                 ; 0                                           ;
; Total pins                      ; 106                                         ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 0                                           ;
; Total DSP Blocks                ; 0                                           ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 0                                           ;
; Total DLLs                      ; 0                                           ;
+---------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CGXFC7C7F23C8     ;                    ;
; Top-level entity name                                                           ; BancoDeRegistros   ; BancoDeRegistros   ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation      ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                                       ; Off                ; Off                ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; PowerPlay Power Optimization During Synthesis                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Synthesis Seed                                                                  ; 1                  ; 1                  ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.0%      ;
;     Processor 3            ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                   ;
+------------------------------------------------+-----------------+-----------------+-----------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path               ; Used in Netlist ; File Type       ; File Name with Absolute Path                                                                              ; Library ;
+------------------------------------------------+-----------------+-----------------+-----------------------------------------------------------------------------------------------------------+---------+
; registro/flipFlop/flipFlop.vhd                 ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/flipFlop/flipFlop.vhd ;         ;
; ../plexores/demultiplexor/demultiplexor8_1.vhd ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor8_1.vhd     ;         ;
; ../plexores/multiplexador8_1.vhd               ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador8_1.vhd                   ;         ;
; registro/latchD/latchD.vhd                     ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/latchD/latchD.vhd     ;         ;
; registro/registro.vhd                          ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/registro.vhd          ;         ;
; ../plexores/demultiplexor/demultiplexor4_1.vhd ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor4_1.vhd     ;         ;
; ../plexores/demultiplexor/demultiplexor.vhd    ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor.vhd        ;         ;
; ../plexores/multiplexador32_b.vhd              ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador32_b.vhd                  ;         ;
; ../plexores/multiplexador4_1.vhd               ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador4_1.vhd                   ;         ;
; ../plexores/multiplexador.vhd                  ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador.vhd                      ;         ;
; BancoDeRegistros.vhd                           ; yes             ; User VHDL File  ; F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd           ;         ;
+------------------------------------------------+-----------------+-----------------+-----------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                    ;
+---------------------------------------------+------------------+
; Resource                                    ; Usage            ;
+---------------------------------------------+------------------+
; Estimate of Logic utilization (ALMs needed) ; 420              ;
;                                             ;                  ;
; Combinational ALUT usage for logic          ; 712              ;
;     -- 7 input functions                    ; 64               ;
;     -- 6 input functions                    ; 64               ;
;     -- 5 input functions                    ; 0                ;
;     -- 4 input functions                    ; 72               ;
;     -- <=3 input functions                  ; 512              ;
;                                             ;                  ;
; Dedicated logic registers                   ; 0                ;
;                                             ;                  ;
; I/O pins                                    ; 106              ;
;                                             ;                  ;
; Total DSP Blocks                            ; 0                ;
;                                             ;                  ;
; Maximum fan-out node                        ; Fuente1[0]~input ;
; Maximum fan-out                             ; 96               ;
; Total fan-out                               ; 2826             ;
; Average fan-out                             ; 3.06             ;
+---------------------------------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                ;
+-----------------------------------------------+-------------------+--------------+-------------------+------------+------+--------------+-------------------------------------------------------------------------------------------------------+-------------------+--------------+
; Compilation Hierarchy Node                    ; LC Combinationals ; LC Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                   ; Entity Name       ; Library Name ;
+-----------------------------------------------+-------------------+--------------+-------------------+------------+------+--------------+-------------------------------------------------------------------------------------------------------+-------------------+--------------+
; |BancoDeRegistros                             ; 712 (0)           ; 0 (0)        ; 0                 ; 0          ; 106  ; 0            ; |BancoDeRegistros                                                                                     ; BancoDeRegistros  ; work         ;
;    |multiplexador32_b:multi0|                 ; 96 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0                                                            ; multiplexador32_b ; work         ;
;       |multiplexador8_1:\ciclo:0:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:10:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:11:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:12:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:13:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:14:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:15:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:16:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:17:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:18:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:19:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:1:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:20:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:21:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:22:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:23:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:24:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:25:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:26:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:27:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:28:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:29:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:2:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:30:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:31:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:3:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:4:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:5:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:6:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:7:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:8:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:9:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;    |multiplexador32_b:multi1|                 ; 96 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1                                                            ; multiplexador32_b ; work         ;
;       |multiplexador8_1:\ciclo:0:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:10:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:10:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:11:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:11:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:12:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:12:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:13:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:13:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:14:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:14:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:15:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:15:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:16:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:16:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:17:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:17:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:18:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:18:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:19:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:19:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:1:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:1:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:20:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:20:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:21:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:21:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:22:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:22:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:23:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:23:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:24:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:24:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:25:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:25:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:26:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:26:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:27:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:27:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:28:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:28:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:29:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:29:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:2:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:2:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:30:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:30:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:31:MULTItotal| ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal                      ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador:MULTI3 ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:3:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:3:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:4:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:4:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:5:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:5:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:6:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:6:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:7:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:7:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:8:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:8:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;       |multiplexador8_1:\ciclo:9:MULTItotal|  ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal                       ; multiplexador8_1  ; work         ;
;          |multiplexador:MULTI3|               ; 3 (3)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:9:MULTItotal|multiplexador:MULTI3  ; multiplexador     ; work         ;
;    |registro:banco0|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco0|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco1|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco1|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco2|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco2|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco3|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco3|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco4|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco4|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco5|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco5|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco6|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco6|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
;    |registro:banco7|                          ; 65 (0)            ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7                                                                     ; registro          ; work         ;
;       |flipFlop:\ciclo:0:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:0:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:0:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:0:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:10:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:10:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:10:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:10:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:11:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:11:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:11:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:11:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:12:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:12:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:12:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:12:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:13:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:13:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:13:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:13:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:14:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:14:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:14:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:14:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:15:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:15:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:15:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:15:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:16:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:16:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:16:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:16:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:17:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:17:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:17:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:17:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:18:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:18:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:18:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:18:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:19:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:19:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:19:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:19:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:1:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:1:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:1:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:1:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:20:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:20:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:20:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:20:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:21:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:21:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:21:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:21:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:22:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:22:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:22:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:22:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:23:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:23:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:23:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:23:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:24:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:24:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:24:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:24:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:25:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:25:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:25:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:25:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:26:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:26:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:26:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:26:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:27:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:27:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:27:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:27:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:28:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:28:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:28:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:28:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:29:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:29:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:29:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:29:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:2:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:2:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:2:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:2:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:30:flip|               ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:30:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:30:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:30:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:31:flip|               ; 3 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:31:flip                                             ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 2 (2)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:31:flip|latchD:latch1                               ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:31:flip|latchD:latch2                               ; latchD            ; work         ;
;       |flipFlop:\ciclo:3:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:3:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:3:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:3:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:4:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:4:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:4:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:4:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:5:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:5:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:5:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:5:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:6:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:6:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:6:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:6:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:7:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:7:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:7:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:7:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:8:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:8:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:8:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:8:flip|latchD:latch2                                ; latchD            ; work         ;
;       |flipFlop:\ciclo:9:flip|                ; 2 (0)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:9:flip                                              ; flipFlop          ; work         ;
;          |latchD:latch1|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:9:flip|latchD:latch1                                ; latchD            ; work         ;
;          |latchD:latch2|                      ; 1 (1)             ; 0 (0)        ; 0                 ; 0          ; 0    ; 0            ; |BancoDeRegistros|registro:banco7|flipFlop:\ciclo:9:flip|latchD:latch2                                ; latchD            ; work         ;
+-----------------------------------------------+-------------------+--------------+-------------------+------------+------+--------------+-------------------------------------------------------------------------------------------------------+-------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------+
; Logic Cells Representing Combinational Loops                      ;
+-------------------------------------------------------------+-----+
; Logic Cell Name                                             ;     ;
+-------------------------------------------------------------+-----+
; registro:banco0|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:0:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:1:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:2:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:3:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:4:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:5:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:6:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:7:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:8:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco1|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco3|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco2|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco4|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco5|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco6|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco7|flipFlop:\ciclo:9:flip|latchD:latch2|qn1~0  ;     ;
; registro:banco0|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco1|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco3|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco2|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco4|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco5|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco6|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco7|flipFlop:\ciclo:10:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco0|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco1|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco3|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco2|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco4|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco5|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco6|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco7|flipFlop:\ciclo:11:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco0|flipFlop:\ciclo:12:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco1|flipFlop:\ciclo:12:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco3|flipFlop:\ciclo:12:flip|latchD:latch2|qn1~0 ;     ;
; registro:banco2|flipFlop:\ciclo:12:flip|latchD:latch2|qn1~0 ;     ;
; Number of logic cells representing combinational loops      ; 512 ;
+-------------------------------------------------------------+-----+
Table restricted to first 100 entries. Note: All cells listed above may not be present at the end of synthesis due to various synthesis optimizations.


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 0     ;
; Number of registers using Synchronous Clear  ; 0     ;
; Number of registers using Synchronous Load   ; 0     ;
; Number of registers using Asynchronous Clear ; 0     ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 0     ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                                                                       ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                                                                             ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------+
; 8:1                ; 32 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |BancoDeRegistros|multiplexador32_b:multi0|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador:MULTI3|Q ;
; 8:1                ; 32 bits   ; 160 LEs       ; 160 LEs              ; 0 LEs                  ; No         ; |BancoDeRegistros|multiplexador32_b:multi1|multiplexador8_1:\ciclo:0:MULTItotal|multiplexador:MULTI3|Q ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+--------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:0:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:1:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:2:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:3:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:4:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:5:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:6:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:7:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:8:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:9:flip"                                            ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:10:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:11:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:12:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:13:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:14:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:15:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:16:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:17:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:18:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:19:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:20:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:21:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:22:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:23:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:24:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:25:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:26:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:27:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:28:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:29:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:30:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch1"                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "registro:banco0|flipFlop:\ciclo:31:flip"                                           ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                             ;
+------+-------+----------+-------------------------------------------------------------------------------------+
; qn   ; Bidir ; Warning  ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+------+-------+----------+-------------------------------------------------------------------------------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_lcell_comb     ; 712                         ;
;     extend            ; 64                          ;
;         7 data inputs ; 64                          ;
;     normal            ; 648                         ;
;         3 data inputs ; 512                         ;
;         4 data inputs ; 72                          ;
;         6 data inputs ; 64                          ;
; boundary_port         ; 106                         ;
;                       ;                             ;
; Max LUT depth         ; 2.00                        ;
; Average LUT depth     ; 1.72                        ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:02     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 16.0.0 Build 211 04/27/2016 SJ Lite Edition
    Info: Processing started: Sat Nov 12 00:32:48 2016
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off BancoDeRegistros -c BancoDeRegistros
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (12021): Found 2 design units, including 1 entities, in source file registro/flipflop/flipflop.vhd
    Info (12022): Found design unit 1: flipFlop-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/flipFlop/flipFlop.vhd Line: 11
    Info (12023): Found entity 1: flipFlop File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/flipFlop/flipFlop.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/demultiplexor/demultiplexor8_1.vhd
    Info (12022): Found design unit 1: demultiplexor8_1-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor8_1.vhd Line: 11
    Info (12023): Found entity 1: demultiplexor8_1 File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor8_1.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/multiplexador8_1.vhd
    Info (12022): Found design unit 1: multiplexador8_1-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador8_1.vhd Line: 11
    Info (12023): Found entity 1: multiplexador8_1 File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador8_1.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file registro/latchd/latchd.vhd
    Info (12022): Found design unit 1: latchD-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/latchD/latchD.vhd Line: 10
    Info (12023): Found entity 1: latchD File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/latchD/latchD.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file registro/registro.vhd
    Info (12022): Found design unit 1: registro-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/registro.vhd Line: 12
    Info (12023): Found entity 1: registro File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/registro.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/demultiplexor/demultiplexor4_1.vhd
    Info (12022): Found design unit 1: demultiplexor4_1-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor4_1.vhd Line: 11
    Info (12023): Found entity 1: demultiplexor4_1 File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor4_1.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/demultiplexor/demultiplexor.vhd
    Info (12022): Found design unit 1: demultiplexor-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor.vhd Line: 11
    Info (12023): Found entity 1: demultiplexor File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/multiplexador32_b.vhd
    Info (12022): Found design unit 1: multiplexador32_b-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador32_b.vhd Line: 12
    Info (12023): Found entity 1: multiplexador32_b File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador32_b.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/multiplexador4_1.vhd
    Info (12022): Found design unit 1: multiplexador4_1-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador4_1.vhd Line: 11
    Info (12023): Found entity 1: multiplexador4_1 File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador4_1.vhd Line: 5
Info (12021): Found 2 design units, including 1 entities, in source file /escritorio/universidad/semestre 6/digitales/procesador/plexores/multiplexador.vhd
    Info (12022): Found design unit 1: multiplexador-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador.vhd Line: 10
    Info (12023): Found entity 1: multiplexador File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador.vhd Line: 4
Info (12021): Found 2 design units, including 1 entities, in source file bancoderegistros.vhd
    Info (12022): Found design unit 1: BancoDeRegistros-interna File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd Line: 13
    Info (12023): Found entity 1: BancoDeRegistros File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd Line: 5
Info (12127): Elaborating entity "BancoDeRegistros" for the top level hierarchy
Info (12128): Elaborating entity "registro" for hierarchy "registro:banco0" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd Line: 54
Info (12128): Elaborating entity "flipFlop" for hierarchy "registro:banco0|flipFlop:\ciclo:31:flip" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/registro.vhd Line: 25
Info (12128): Elaborating entity "latchD" for hierarchy "registro:banco0|flipFlop:\ciclo:31:flip|latchD:latch1" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/registro/flipFlop/flipFlop.vhd Line: 25
Info (12128): Elaborating entity "multiplexador32_b" for hierarchy "multiplexador32_b:multi0" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd Line: 63
Info (12128): Elaborating entity "multiplexador8_1" for hierarchy "multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador32_b.vhd Line: 21
Info (12128): Elaborating entity "multiplexador4_1" for hierarchy "multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador8_1.vhd Line: 28
Info (12128): Elaborating entity "multiplexador" for hierarchy "multiplexador32_b:multi0|multiplexador8_1:\ciclo:31:MULTItotal|multiplexador4_1:MULTI1|multiplexador:MULTI1" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/multiplexador4_1.vhd Line: 23
Info (12128): Elaborating entity "demultiplexor8_1" for hierarchy "demultiplexor8_1:demulti0" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/BancoDeRegistros/BancoDeRegistros.vhd Line: 66
Info (12128): Elaborating entity "demultiplexor" for hierarchy "demultiplexor8_1:demulti0|demultiplexor:DEMULTI1" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor8_1.vhd Line: 28
Info (12128): Elaborating entity "demultiplexor4_1" for hierarchy "demultiplexor8_1:demulti0|demultiplexor4_1:DEMULTI2" File: F:/Escritorio/universidad/Semestre 6/Digitales/Procesador/plexores/demultiplexor/demultiplexor8_1.vhd Line: 29
Warning (12241): 33 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Info (286030): Timing-Driven Synthesis is running
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 0 node(s), including 0 DDIO, 0 PLL, 0 transceiver and 0 LCELL
Info (21057): Implemented 818 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 42 input pins
    Info (21059): Implemented 64 output pins
    Info (21061): Implemented 712 logic cells
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 972 megabytes
    Info: Processing ended: Sat Nov 12 00:33:03 2016
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:29


