1. s3c2440组成：
	ARM920T core
	a 16/32-bit ARM920T RISC processor
	
	
2. 异常处理过程(中断是异常的一种)
	1. 一种异常发生
	2. 硬件上做的事:
			1. 自动将下一条指令的地址保存在LR中, 无论是ARM 或 THUMB
			2. 将当前模式下的CPSR保存到相应模式下的SPSR
			3. 改变当前模式下的CPSR的mode位, 使cpu进入相应模式
			4. 让PC跳到相应的异常向量表中执行指令
			note: 还能通过禁止I位, 防止异常嵌套
	3. 执行向量表中的指令后, 跳到异常处理中, 做以下事:
			1. 保存现场
					通用寄存器, LR入栈. 其中LR入栈前, 减去相应的offset, 再入栈
			2. 设置该模式下的栈指针
			3. 调用相应的ESR (exception service routine)
			4. 恢复现场
					通用寄存器出栈, LR 赋给 PC, 
					将SPSR复制到CPSR中, 返回之前的模式
					如果之前disable I位, 再enable I位
					最后返回进入异常前的地址执行			
					
					
3. FIQ
	1. FIQ模式下, 相比于其它异常模式有更多的专用寄存器, 因此只需保存少量寄存器, 减少了上下文的切换时间
	2. 当nFIQ输入低电平时, 产生FIQ. nFIQ信号只依赖于ISYNC信号, 不管是同步还是异步转换. 当ISYNC为低电平信号时,
	   nFIQ和nIRQ处于异步模式, 并且在中断影响处理器流之前发生同步的周期延迟。其中, nFIQ, nIRQ, ISYNC引脚存在于
	   ARM920T CPU core 内部. (这段话目前没有理解, 可能是硬件上的事)
	3. FIQ可能通过设置CPSR中的F位开关(usr mode下无法设置), 如果为0, 即enable, 程序会在每条指令执行完后, 检查
	   fiq同步器的是否有低电平信号
	
4. IRQ
	1. IRQ由nIRQ为低电平时被触发, 优先级低于FIQ, 当FIQ发生时被屏蔽, 能在任何prevlige mode下disable
	
5. Abort
	1. 中止异常表明当前内在访问无法完成, 它可以由外部信号输入, 当处于内在访问周期时, CPU检查中止异常
	2. Abort机制主要用于有虚拟内存的机子上, 在这样的机子上, 系统可以产生任意的地址, 当某个地址的data不可用时, MMU会
	   发出Abort信号, 然后Abort handler必须找出问题所在, 并恢复它, 并且重试被中止的指令.而应用程序不必管内存量的多少, 
	   也不必管其状态是否会影响中止.
	3. 有2种:
		1. Prefetch Abort: occurs during an instruction prefetch.
		2. Data Abort: occurs during a data access.
	
6. Software Interrupt
7. Undefined Instruction
	1. 当cpu遇到不能识别的指令时, 就会触发und. 
	2. 该机制可以用来通过软件仿真来扩展ARM 或 THUMB指令
	
8. Exception Priorities	
	1. Reset
	2. Data abort
	3. FIQ
	4. IRQ
	5. Prefetch abort
	6. Undefined Instruction, Software interrupt(und和swi是相互排斥的, 不会同时发生)
	
9. RESET
	1. nRESET = low , 丢弃当前指令, 从递增字地址获取指令
	2. 从nRESET = low到nRESET = high:
		1. 复制当前CPSR, LR到r14_svc, SPSR_svc, 但r14_svc, SPSR_svc中的值未定义
		2. 令mode = 10011, 进入supervisor mode, 设置I/F, clear T, 进入arm state
		3. 令PC = 0x00
		4. 在arm state下恢复执行
	
	