Fitter report for ICAI-RiSC
Tue Apr 23 13:33:51 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Other Routing Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 23 13:33:51 2019           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; ICAI-RiSC                                       ;
; Top-level Entity Name              ; Risc                                            ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 556 / 18,752 ( 3 % )                            ;
;     Total combinational functions  ; 435 / 18,752 ( 2 % )                            ;
;     Dedicated logic registers      ; 246 / 18,752 ( 1 % )                            ;
; Total registers                    ; 246                                             ;
; Total pins                         ; 28 / 315 ( 9 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 2,048 / 239,616 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 2 / 52 ( 4 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 745 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 745 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 742     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/oleob/OneDrive - Universidad Pontificia Comillas/ICAI_2GITT/Sistemas_Digitales_2/ICAI-RiSC-16-Perifericos/output_files/ICAI-RiSC.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 556 / 18,752 ( 3 % )      ;
;     -- Combinational with no register       ; 310                       ;
;     -- Register only                        ; 121                       ;
;     -- Combinational with a register        ; 125                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 332                       ;
;     -- 3 input functions                    ; 76                        ;
;     -- <=2 input functions                  ; 27                        ;
;     -- Register only                        ; 121                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 420                       ;
;     -- arithmetic mode                      ; 15                        ;
;                                             ;                           ;
; Total registers*                            ; 246 / 19,649 ( 1 % )      ;
;     -- Dedicated logic registers            ; 246 / 18,752 ( 1 % )      ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 42 / 1,172 ( 4 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 28 / 315 ( 9 % )          ;
;     -- Clock pins                           ; 6 / 8 ( 75 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 2 / 52 ( 4 % )            ;
; Total block memory bits                     ; 2,048 / 239,616 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 239,616 ( 4 % )   ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%              ;
; Peak interconnect usage (total/H/V)         ; 11% / 10% / 12%           ;
; Maximum fan-out                             ; 248                       ;
; Highest non-global fan-out                  ; 191                       ;
; Total fan-out                               ; 2722                      ;
; Average fan-out                             ; 3.44                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 556 / 18752 ( 3 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 310                 ; 0                              ;
;     -- Register only                        ; 121                 ; 0                              ;
;     -- Combinational with a register        ; 125                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 332                 ; 0                              ;
;     -- 3 input functions                    ; 76                  ; 0                              ;
;     -- <=2 input functions                  ; 27                  ; 0                              ;
;     -- Register only                        ; 121                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 420                 ; 0                              ;
;     -- arithmetic mode                      ; 15                  ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 246                 ; 0                              ;
;     -- Dedicated logic registers            ; 246 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 42 / 1172 ( 4 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 28                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 52 ( 4 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 2048                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M4K                                         ; 2 / 52 ( 3 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2758                ; 0                              ;
;     -- Registered Connections               ; 767                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 16                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk         ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_n     ; R22   ; 6        ; 50           ; 10           ; 1           ; 191                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[0] ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[1] ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[2] ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[3] ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[4] ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[5] ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[6] ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[7] ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[8] ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; switches[9] ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; display[0]  ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[10] ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[11] ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[12] ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[13] ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[14] ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[15] ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[1]  ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[2]  ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[3]  ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[4]  ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[5]  ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[6]  ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[7]  ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[8]  ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; display[9]  ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 4 / 33 ( 12 % )  ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 19 / 36 ( 53 % ) ; 3.3V          ; --           ;
; 7        ; 2 / 40 ( 5 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; switches[9]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; switches[1]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; switches[0]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; switches[8]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; switches[7]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; switches[2]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; display[9]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; display[8]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; reset_n                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; display[12]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; switches[6]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; switches[5]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; display[15]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; display[10]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; display[1]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; display[0]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; switches[3]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; display[13]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; display[3]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; display[2]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; switches[4]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; display[5]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; display[4]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; display[14]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; display[11]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; display[7]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; display[6]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                           ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
; |Risc                                           ; 556 (29)    ; 246 (14)                  ; 0 (0)         ; 2048        ; 2    ; 2            ; 0       ; 1         ; 28   ; 0            ; 310 (14)     ; 121 (0)           ; 125 (23)         ; |Risc                                                                         ; work         ;
;    |ALU:i_ALU|                                  ; 128 (83)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 107 (64)     ; 0 (0)             ; 21 (19)          ; |Risc|ALU:i_ALU                                                               ; work         ;
;       |Multi16Con:i3|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|Multi16Con:i3                                                 ; work         ;
;          |lpm_mult:Mult0|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0                                  ; work         ;
;             |mult_h1t:auto_generated|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated          ; work         ;
;       |SumadorRestador16Bits:i1|                ; 40 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (1)       ; 0 (0)             ; 1 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1                                      ; work         ;
;          |Sumador1Bit:\GenSum:0:i_Sumador1Bit|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:0:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:10:i_Sumador1Bit| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:10:i_Sumador1Bit ; work         ;
;          |Sumador1Bit:\GenSum:11:i_Sumador1Bit| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:11:i_Sumador1Bit ; work         ;
;          |Sumador1Bit:\GenSum:12:i_Sumador1Bit| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:12:i_Sumador1Bit ; work         ;
;          |Sumador1Bit:\GenSum:13:i_Sumador1Bit| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:13:i_Sumador1Bit ; work         ;
;          |Sumador1Bit:\GenSum:14:i_Sumador1Bit| ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:14:i_Sumador1Bit ; work         ;
;          |Sumador1Bit:\GenSum:15:i_Sumador1Bit| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:15:i_Sumador1Bit ; work         ;
;          |Sumador1Bit:\GenSum:1:i_Sumador1Bit|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:1:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:2:i_Sumador1Bit|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:2:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:3:i_Sumador1Bit|  ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 1 (1)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:4:i_Sumador1Bit|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:4:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:5:i_Sumador1Bit|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:5:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:6:i_Sumador1Bit|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:6:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:7:i_Sumador1Bit|  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:7:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:8:i_Sumador1Bit|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:8:i_Sumador1Bit  ; work         ;
;          |Sumador1Bit:\GenSum:9:i_Sumador1Bit|  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Risc|ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:9:i_Sumador1Bit  ; work         ;
;       |nand_op:i4|                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Risc|ALU:i_ALU|nand_op:i4                                                    ; work         ;
;    |BancoReg:i_BancoReg|                        ; 213 (101)   ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 100 (100)    ; 62 (0)            ; 51 (41)          ; |Risc|BancoReg:i_BancoReg                                                     ; work         ;
;       |RegParPar16:Registro_r1|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r1                             ; work         ;
;       |RegParPar16:Registro_r2|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 3 (3)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r2                             ; work         ;
;       |RegParPar16:Registro_r3|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r3                             ; work         ;
;       |RegParPar16:Registro_r4|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 9 (9)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r4                             ; work         ;
;       |RegParPar16:Registro_r5|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r5                             ; work         ;
;       |RegParPar16:Registro_r6|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r6                             ; work         ;
;       |RegParPar16:Registro_r7|                 ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |Risc|BancoReg:i_BancoReg|RegParPar16:Registro_r7                             ; work         ;
;    |Mux2a16:i_Mux_Peri|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |Risc|Mux2a16:i_Mux_Peri                                                      ; work         ;
;    |Mux4a16:i_Mux_A|                            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Risc|Mux4a16:i_Mux_A                                                         ; work         ;
;    |Mux4a16:i_Mux_Banco|                        ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 3 (3)            ; |Risc|Mux4a16:i_Mux_Banco                                                     ; work         ;
;    |Mux4a16:i_Mux_B|                            ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 1 (1)            ; |Risc|Mux4a16:i_Mux_B                                                         ; work         ;
;    |Mux4a16:i_Mux_PC|                           ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 1 (1)            ; |Risc|Mux4a16:i_Mux_PC                                                        ; work         ;
;    |Mux4a3:i_Mux_IR|                            ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |Risc|Mux4a3:i_Mux_IR                                                         ; work         ;
;    |RAM:i_RAM|                                  ; 58 (58)     ; 56 (56)                   ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 34 (34)           ; 22 (22)          ; |Risc|RAM:i_RAM                                                               ; work         ;
;       |altsyncram:ram_block_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|RAM:i_RAM|altsyncram:ram_block_rtl_0                                    ; work         ;
;          |altsyncram_j7i1:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated     ; work         ;
;    |ROM:i_ROM|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|ROM:i_ROM                                                               ; work         ;
;       |altsyncram:memoria_rtl_0|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|ROM:i_ROM|altsyncram:memoria_rtl_0                                      ; work         ;
;          |altsyncram_4471:auto_generated|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Risc|ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated       ; work         ;
;    |RegParPar16:i_IR|                           ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Risc|RegParPar16:i_IR                                                        ; work         ;
;    |RegParPar16:i_PC|                           ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 14 (14)          ; |Risc|RegParPar16:i_PC                                                        ; work         ;
;    |RegParPar16:i_RegPeri|                      ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 1 (1)            ; |Risc|RegParPar16:i_RegPeri                                                   ; work         ;
;    |RegParPar16:i_Reg|                          ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Risc|RegParPar16:i_Reg                                                       ; work         ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; display[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; display[10] ; Output   ; --            ; --            ; --                    ; --  ;
; display[11] ; Output   ; --            ; --            ; --                    ; --  ;
; display[12] ; Output   ; --            ; --            ; --                    ; --  ;
; display[13] ; Output   ; --            ; --            ; --                    ; --  ;
; display[14] ; Output   ; --            ; --            ; --                    ; --  ;
; display[15] ; Output   ; --            ; --            ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset_n     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; switches[0] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[1] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[2] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[3] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[4] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[5] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[6] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; switches[7] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[8] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; switches[9] ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                ;
+-----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                             ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------+-------------------+---------+
; clk                                                             ;                   ;         ;
; reset_n                                                         ;                   ;         ;
;      - RegParPar16:i_IR|registro[7]                             ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[8]                             ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[9]                             ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[0]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[0]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[0]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[0]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[0]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[0]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[0]  ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[0]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[1]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[2]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[3]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[4]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[5]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[6]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[7]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[8]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[9]                        ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[10]                       ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[11]                       ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[12]                       ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[13]                       ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[14]                       ; 1                 ; 6       ;
;      - RegParPar16:i_RegPeri|registro[15]                       ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[6]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[7]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[8]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[9]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[10]                            ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[11]                            ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[12]                            ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[13]                            ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[14]                            ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[15]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[15]                           ; 1                 ; 6       ;
;      - estado_act.SW4                                           ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[1]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[2]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[3]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[4]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[5]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[6]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[7]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[8]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[9]  ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[10] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[11] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[12] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[13] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[14] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[15] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[15] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[15] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[15] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[15] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[15] ; 1                 ; 6       ;
;      - BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[15] ; 1                 ; 6       ;
;      - estado_act.LUI3                                          ; 1                 ; 6       ;
;      - estado_act.JALR3                                         ; 1                 ; 6       ;
;      - estado_act.LW5                                           ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[0]                             ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[0]                            ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[11]                            ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[5]                             ; 1                 ; 6       ;
;      - estado_act.ADDI4                                         ; 1                 ; 6       ;
;      - estado_act.ARIT4                                         ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[10]                            ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[4]                             ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[12]                            ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[6]                             ; 1                 ; 6       ;
;      - estado_act.FETCH                                         ; 1                 ; 6       ;
;      - estado_act.DECOD                                         ; 1                 ; 6       ;
;      - estado_act.BEQ3                                          ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[0]                             ; 1                 ; 6       ;
;      - estado_act.ARIT3                                         ; 1                 ; 6       ;
;      - estado_act.ADDI3                                         ; 1                 ; 6       ;
;      - estado_act.LWSW3                                         ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[2]                             ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[3]                             ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[1]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[5]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[4]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[3]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[2]                             ; 1                 ; 6       ;
;      - RegParPar16:i_PC|registro[1]                             ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[15]                            ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[13]                            ; 1                 ; 6       ;
;      - RegParPar16:i_IR|registro[14]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[1]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[2]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[3]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[4]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[5]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[6]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[7]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[8]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[9]                            ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[10]                           ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[11]                           ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[12]                           ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[13]                           ; 1                 ; 6       ;
;      - RegParPar16:i_Reg|registro[14]                           ; 1                 ; 6       ;
;      - RAM:i_RAM|ram_block~23                                   ; 1                 ; 6       ;
;      - estado_act.LW4                                           ; 1                 ; 6       ;
;      - estado_act.RESET                                         ; 1                 ; 6       ;
; switches[0]                                                     ;                   ;         ;
; switches[1]                                                     ;                   ;         ;
; switches[2]                                                     ;                   ;         ;
; switches[3]                                                     ;                   ;         ;
; switches[4]                                                     ;                   ;         ;
; switches[5]                                                     ;                   ;         ;
; switches[6]                                                     ;                   ;         ;
; switches[7]                                                     ;                   ;         ;
; switches[8]                                                     ;                   ;         ;
; switches[9]                                                     ;                   ;         ;
+-----------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                         ;
+----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; BancoReg:i_BancoReg|Mux1~0 ; LCCOMB_X20_Y15_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; BancoReg:i_BancoReg|Mux2~0 ; LCCOMB_X20_Y15_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; BancoReg:i_BancoReg|Mux3~0 ; LCCOMB_X16_Y17_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; BancoReg:i_BancoReg|Mux4~0 ; LCCOMB_X16_Y17_N26 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; BancoReg:i_BancoReg|Mux5~0 ; LCCOMB_X20_Y15_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; BancoReg:i_BancoReg|Mux6~0 ; LCCOMB_X20_Y15_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; BancoReg:i_BancoReg|Mux7~0 ; LCCOMB_X16_Y17_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; RAM:i_RAM|ram_block~43     ; LCCOMB_X23_Y19_N20 ; 16      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; RAM:i_RAM|ram_block~45     ; LCCOMB_X21_Y17_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; WideOr10                   ; LCCOMB_X22_Y16_N10 ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clk                        ; PIN_L1             ; 248     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; en_PC                      ; LCCOMB_X18_Y18_N16 ; 17      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; enableMuxReg               ; LCCOMB_X22_Y16_N4  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; estado_act.FETCH           ; LCFF_X18_Y16_N1    ; 52      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; estado_act.JALR3           ; LCFF_X22_Y16_N31   ; 17      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; estado_act.LW4             ; LCFF_X22_Y16_N17   ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; estado_act.RESET           ; LCFF_X18_Y16_N5    ; 13      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; reset_n                    ; PIN_R22            ; 191     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; wrRamPeri                  ; LCCOMB_X21_Y17_N16 ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
+----------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 248     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; reset_n                                                                             ; 191     ;
; estado_act.FETCH                                                                    ; 52      ;
; ALU:i_ALU|Equal0~8                                                                  ; 32      ;
; RegParPar16:i_IR|registro[8]                                                        ; 30      ;
; RegParPar16:i_IR|registro[11]                                                       ; 29      ;
; RegParPar16:i_IR|registro[7]                                                        ; 27      ;
; ALU:i_ALU|Mux6~8                                                                    ; 26      ;
; estado_act.DECOD                                                                    ; 26      ;
; RegParPar16:i_IR|registro[10]                                                       ; 26      ;
; SelPC[0]                                                                            ; 23      ;
; ALU:i_ALU|Mux6~3                                                                    ; 20      ;
; estado_act.LW4                                                                      ; 18      ;
; WideOr10                                                                            ; 18      ;
; op_ALU[3]~1                                                                         ; 18      ;
; en_PC                                                                               ; 17      ;
; estado_act.JALR3                                                                    ; 17      ;
; RAM:i_RAM|ram_block~45                                                              ; 16      ;
; RAM:i_RAM|ram_block~43                                                              ; 16      ;
; RAM:i_RAM|ram_block~23                                                              ; 16      ;
; WideOr10~0                                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux23~2                                                         ; 16      ;
; BancoReg:i_BancoReg|Mux23~1                                                         ; 16      ;
; BancoReg:i_BancoReg|Mux23~0                                                         ; 16      ;
; BancoReg:i_BancoReg|Mux7~0                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux4~0                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux5~0                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux6~0                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux1~0                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux3~0                                                          ; 16      ;
; BancoReg:i_BancoReg|Mux2~0                                                          ; 16      ;
; enableMuxReg                                                                        ; 16      ;
; BancoReg:i_BancoReg|Mux36~2                                                         ; 16      ;
; BancoReg:i_BancoReg|Mux36~1                                                         ; 16      ;
; BancoReg:i_BancoReg|Mux36~0                                                         ; 16      ;
; ALU:i_ALU|Mux6~4                                                                    ; 14      ;
; SelBanco[0]~0                                                                       ; 14      ;
; estado_act.RESET                                                                    ; 13      ;
; estado_act.ARIT3                                                                    ; 13      ;
; SelPC[1]~0                                                                          ; 12      ;
; RegParPar16:i_IR|registro[6]                                                        ; 12      ;
; Mux4a16:i_Mux_Banco|Mux15~1                                                         ; 12      ;
; Mux4a16:i_Mux_Banco|Mux15~0                                                         ; 12      ;
; SelBanco[1]~1                                                                       ; 11      ;
; BancoReg:i_BancoReg|Mux38                                                           ; 11      ;
; RegParPar16:i_Reg|registro[15]                                                      ; 10      ;
; RegParPar16:i_IR|registro[14]                                                       ; 9       ;
; RegParPar16:i_IR|registro[15]                                                       ; 9       ;
; RegParPar16:i_IR|registro[1]                                                        ; 9       ;
; BancoReg:i_BancoReg|Mux39                                                           ; 9       ;
; RegParPar16:i_IR|registro[13]                                                       ; 8       ;
; RegParPar16:i_IR|registro[2]                                                        ; 8       ;
; estado_act.LUI3                                                                     ; 8       ;
; BancoReg:i_BancoReg|Mux37                                                           ; 8       ;
; Mux4a16:i_Mux_Banco|Mux0~1                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux1~1                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux2~1                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux3~1                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux4~1                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux5~1                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux6~3                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux7~2                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux8~2                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux9~2                                                          ; 7       ;
; Mux4a16:i_Mux_Banco|Mux10                                                           ; 7       ;
; Mux4a16:i_Mux_Banco|Mux11                                                           ; 7       ;
; Mux4a16:i_Mux_Banco|Mux12                                                           ; 7       ;
; Mux4a16:i_Mux_Banco|Mux13                                                           ; 7       ;
; Mux4a16:i_Mux_Banco|Mux14                                                           ; 7       ;
; Mux4a16:i_Mux_A|Mux14~0                                                             ; 7       ;
; Mux4a16:i_Mux_A|Mux15~0                                                             ; 7       ;
; Mux4a16:i_Mux_A|Mux6~0                                                              ; 7       ;
; Mux4a16:i_Mux_A|Mux5~0                                                              ; 7       ;
; Mux4a16:i_Mux_A|Mux4~0                                                              ; 7       ;
; Mux4a16:i_Mux_A|Mux3~0                                                              ; 7       ;
; Mux4a16:i_Mux_A|Mux2~0                                                              ; 7       ;
; Mux4a16:i_Mux_A|Mux1~0                                                              ; 7       ;
; Mux4a3:i_Mux_IR|Mux0~1                                                              ; 7       ;
; Mux4a3:i_Mux_IR|Mux2~1                                                              ; 7       ;
; WideOr12                                                                            ; 7       ;
; Mux4a3:i_Mux_IR|Mux1~1                                                              ; 7       ;
; Mux4a16:i_Mux_Banco|Mux15                                                           ; 7       ;
; BancoReg:i_BancoReg|Mux32                                                           ; 7       ;
; BancoReg:i_BancoReg|Mux33                                                           ; 7       ;
; BancoReg:i_BancoReg|Mux34                                                           ; 7       ;
; BancoReg:i_BancoReg|Mux35                                                           ; 7       ;
; BancoReg:i_BancoReg|Mux36                                                           ; 7       ;
; RegParPar16:i_Reg|registro[5]                                                       ; 6       ;
; RegParPar16:i_Reg|registro[4]                                                       ; 6       ;
; RegParPar16:i_Reg|registro[3]                                                       ; 6       ;
; RegParPar16:i_Reg|registro[2]                                                       ; 6       ;
; RegParPar16:i_Reg|registro[1]                                                       ; 6       ;
; BancoReg:i_BancoReg|Mux22                                                           ; 6       ;
; BancoReg:i_BancoReg|Mux23                                                           ; 6       ;
; Mux4a16:i_Mux_B|Mux15~1                                                             ; 6       ;
; Mux4a16:i_Mux_A|Mux13~0                                                             ; 6       ;
; Mux4a16:i_Mux_A|Mux12~0                                                             ; 6       ;
; Mux4a16:i_Mux_A|Mux11~0                                                             ; 6       ;
; Mux4a16:i_Mux_A|Mux10~0                                                             ; 6       ;
; Mux4a16:i_Mux_A|Mux9~0                                                              ; 6       ;
; Mux4a16:i_Mux_A|Mux8~0                                                              ; 6       ;
; Mux4a16:i_Mux_A|Mux7~0                                                              ; 6       ;
; estado_act.LWSW3                                                                    ; 6       ;
; Mux4a16:i_Mux_A|Mux0~0                                                              ; 6       ;
; Selector14~0                                                                        ; 6       ;
; RegParPar16:i_Reg|registro[0]                                                       ; 6       ;
; estado_act.LW5                                                                      ; 6       ;
; BancoReg:i_BancoReg|Mux31                                                           ; 6       ;
; BancoReg:i_BancoReg|Mux21                                                           ; 5       ;
; Mux4a16:i_Mux_B|Mux6~0                                                              ; 5       ;
; Mux4a16:i_Mux_B|Mux5~0                                                              ; 5       ;
; Mux4a16:i_Mux_B|Mux4~0                                                              ; 5       ;
; Mux4a16:i_Mux_B|Mux3~0                                                              ; 5       ;
; Mux4a16:i_Mux_B|Mux2~0                                                              ; 5       ;
; Mux4a16:i_Mux_B|Mux1~0                                                              ; 5       ;
; RegParPar16:i_IR|registro[3]                                                        ; 5       ;
; op_ALU[2]~0                                                                         ; 5       ;
; BancoReg:i_BancoReg|Mux24                                                           ; 5       ;
; BancoReg:i_BancoReg|Mux25                                                           ; 5       ;
; BancoReg:i_BancoReg|Mux26                                                           ; 5       ;
; BancoReg:i_BancoReg|Mux27                                                           ; 5       ;
; BancoReg:i_BancoReg|Mux28                                                           ; 5       ;
; BancoReg:i_BancoReg|Mux29                                                           ; 5       ;
; BancoReg:i_BancoReg|Mux30                                                           ; 5       ;
; RegParPar16:i_IR|registro[9]                                                        ; 5       ;
; Mux4a16:i_Mux_Banco|Mux6~0                                                          ; 4       ;
; WideOr1~0                                                                           ; 4       ;
; Mux4a16:i_Mux_B|Mux13~1                                                             ; 4       ;
; BancoReg:i_BancoReg|Mux20                                                           ; 4       ;
; Mux4a16:i_Mux_B|Mux12~1                                                             ; 4       ;
; BancoReg:i_BancoReg|Mux19                                                           ; 4       ;
; Mux4a16:i_Mux_B|Mux11~1                                                             ; 4       ;
; BancoReg:i_BancoReg|Mux18                                                           ; 4       ;
; Mux4a16:i_Mux_B|Mux10~1                                                             ; 4       ;
; BancoReg:i_BancoReg|Mux17                                                           ; 4       ;
; Mux4a16:i_Mux_B|Mux9~0                                                              ; 4       ;
; BancoReg:i_BancoReg|Mux16                                                           ; 4       ;
; Mux4a16:i_Mux_B|Mux8~0                                                              ; 4       ;
; Mux4a16:i_Mux_B|Mux7~0                                                              ; 4       ;
; ALU:i_ALU|Mux6~2                                                                    ; 4       ;
; Mux4a16:i_Mux_B|Mux0~0                                                              ; 4       ;
; estado_act.ADDI3                                                                    ; 4       ;
; RegParPar16:i_IR|registro[12]                                                       ; 4       ;
; wrRamPeri                                                                           ; 3       ;
; ALU:i_ALU|Mux10~3                                                                   ; 3       ;
; ALU:i_ALU|Mux11~3                                                                   ; 3       ;
; ALU:i_ALU|Mux12~3                                                                   ; 3       ;
; ALU:i_ALU|Mux13~3                                                                   ; 3       ;
; ALU:i_ALU|Mux14~2                                                                   ; 3       ;
; ALU:i_ALU|Mux15~3                                                                   ; 3       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:15:i_Sumador1Bit|s_i         ; 3       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:13:i_Sumador1Bit|c_i_mas_1~0 ; 3       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:12:i_Sumador1Bit|c_i_mas_1~0 ; 3       ;
; Mux4a16:i_Mux_B|Mux14~1                                                             ; 3       ;
; BancoReg:i_BancoReg|Mux15                                                           ; 3       ;
; RegParPar16:i_IR|registro[0]                                                        ; 3       ;
; RegParPar16:i_IR|registro[4]                                                        ; 3       ;
; WideOr11~0                                                                          ; 3       ;
; RegParPar16:i_IR|registro[5]                                                        ; 3       ;
; ~QUARTUS_CREATED_GND~I                                                              ; 2       ;
; ALU:i_ALU|Mux0~13                                                                   ; 2       ;
; ALU:i_ALU|Mux9~3                                                                    ; 2       ;
; ALU:i_ALU|Mux9~0                                                                    ; 2       ;
; ALU:i_ALU|Mux8~3                                                                    ; 2       ;
; ALU:i_ALU|Mux7~3                                                                    ; 2       ;
; ALU:i_ALU|Mux7~0                                                                    ; 2       ;
; ALU:i_ALU|Mux6~7                                                                    ; 2       ;
; ALU:i_ALU|Mux5~2                                                                    ; 2       ;
; ALU:i_ALU|Mux4~2                                                                    ; 2       ;
; ALU:i_ALU|Mux3~2                                                                    ; 2       ;
; ALU:i_ALU|Mux2~3                                                                    ; 2       ;
; ALU:i_ALU|Mux1~3                                                                    ; 2       ;
; ALU:i_ALU|Mux1~0                                                                    ; 2       ;
; Mux4a16:i_Mux_PC|Mux10~1                                                            ; 2       ;
; Mux4a16:i_Mux_PC|Mux11~1                                                            ; 2       ;
; ALU:i_ALU|Mux11~0                                                                   ; 2       ;
; Mux4a16:i_Mux_PC|Mux12~1                                                            ; 2       ;
; Mux4a16:i_Mux_PC|Mux13~1                                                            ; 2       ;
; ALU:i_ALU|Mux13~0                                                                   ; 2       ;
; Mux4a16:i_Mux_PC|Mux14~1                                                            ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:7:i_Sumador1Bit|s_i~0        ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:5:i_Sumador1Bit|c_i_mas_1~1  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:11:i_Sumador1Bit|s_i         ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:10:i_Sumador1Bit|s_i         ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:5:i_Sumador1Bit|s_i~0        ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|c_i_mas_1~3  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:12:i_Sumador1Bit|s_i         ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:9:i_Sumador1Bit|s_i          ; 2       ;
; Mux4a16:i_Mux_PC|Mux15~1                                                            ; 2       ;
; Mux4a16:i_Mux_B|Mux14~2                                                             ; 2       ;
; RegParPar16:i_Reg|registro[14]                                                      ; 2       ;
; RegParPar16:i_Reg|registro[13]                                                      ; 2       ;
; RegParPar16:i_Reg|registro[12]                                                      ; 2       ;
; RegParPar16:i_Reg|registro[11]                                                      ; 2       ;
; RegParPar16:i_Reg|registro[10]                                                      ; 2       ;
; RegParPar16:i_Reg|registro[9]                                                       ; 2       ;
; RegParPar16:i_Reg|registro[8]                                                       ; 2       ;
; RegParPar16:i_Reg|registro[7]                                                       ; 2       ;
; RegParPar16:i_Reg|registro[6]                                                       ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:11:i_Sumador1Bit|c_i_mas_1~0 ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:10:i_Sumador1Bit|c_i_mas_1~0 ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:9:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:8:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:7:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:6:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:5:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:4:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:2:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:1:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|b_i[1]                                           ; 2       ;
; RegParPar16:i_PC|registro[1]                                                        ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:0:i_Sumador1Bit|c_i_mas_1~1  ; 2       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:0:i_Sumador1Bit|c_i_mas_1~0  ; 2       ;
; RegParPar16:i_PC|registro[2]                                                        ; 2       ;
; RegParPar16:i_PC|registro[3]                                                        ; 2       ;
; RegParPar16:i_PC|registro[4]                                                        ; 2       ;
; RegParPar16:i_PC|registro[5]                                                        ; 2       ;
; BancoReg:i_BancoReg|Mux14                                                           ; 2       ;
; BancoReg:i_BancoReg|Mux13                                                           ; 2       ;
; BancoReg:i_BancoReg|Mux12                                                           ; 2       ;
; BancoReg:i_BancoReg|Mux11                                                           ; 2       ;
; BancoReg:i_BancoReg|Mux10                                                           ; 2       ;
; ALU:i_ALU|Mux0~11                                                                   ; 2       ;
; ALU:i_ALU|Mux0~9                                                                    ; 2       ;
; BancoReg:i_BancoReg|Mux8                                                            ; 2       ;
; estado_act.BEQ3                                                                     ; 2       ;
; BancoReg:i_BancoReg|Mux9                                                            ; 2       ;
; estado_act.ADDI4                                                                    ; 2       ;
; RegParPar16:i_PC|registro[0]                                                        ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[15]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[14]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[13]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[12]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[11]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[10]                            ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[9]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[8]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[7]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[6]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[5]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[4]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[3]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[2]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[1]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[1]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[1]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[1]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[1]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[1]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[1]                             ; 2       ;
; estado_act.SW4                                                                      ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r7|registro[0]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r4|registro[0]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r5|registro[0]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r6|registro[0]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r1|registro[0]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r3|registro[0]                             ; 2       ;
; BancoReg:i_BancoReg|RegParPar16:Registro_r2|registro[0]                             ; 2       ;
; RegParPar16:i_PC|registro[6]                                                        ; 2       ;
; RegParPar16:i_PC|registro[7]                                                        ; 2       ;
; RegParPar16:i_PC|registro[8]                                                        ; 2       ;
; RegParPar16:i_PC|registro[9]                                                        ; 2       ;
; RegParPar16:i_PC|registro[10]                                                       ; 2       ;
; RegParPar16:i_PC|registro[11]                                                       ; 2       ;
; RegParPar16:i_PC|registro[12]                                                       ; 2       ;
; RegParPar16:i_PC|registro[13]                                                       ; 2       ;
; RegParPar16:i_PC|registro[15]                                                       ; 2       ;
; RegParPar16:i_PC|registro[14]                                                       ; 2       ;
; estado_act.RESET~feeder                                                             ; 1       ;
; RAM:i_RAM|ram_block~23feeder                                                        ; 1       ;
; switches[9]                                                                         ; 1       ;
; switches[8]                                                                         ; 1       ;
; switches[7]                                                                         ; 1       ;
; switches[6]                                                                         ; 1       ;
; switches[5]                                                                         ; 1       ;
; switches[4]                                                                         ; 1       ;
; switches[3]                                                                         ; 1       ;
; switches[2]                                                                         ; 1       ;
; switches[1]                                                                         ; 1       ;
; switches[0]                                                                         ; 1       ;
; WideOr10~_wirecell                                                                  ; 1       ;
; ALU:i_ALU|Equal0~9                                                                  ; 1       ;
; en_PC~9                                                                             ; 1       ;
; Selector11~0                                                                        ; 1       ;
; RAM:i_RAM|ram_block~44                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[28]                                                ; 1       ;
; RAM:i_RAM|ram_block~39                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[27]                                                ; 1       ;
; RAM:i_RAM|ram_block~38                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[26]                                                ; 1       ;
; RAM:i_RAM|ram_block~37                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[25]                                                ; 1       ;
; RAM:i_RAM|ram_block~36                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[24]                                                ; 1       ;
; RAM:i_RAM|ram_block~35                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[23]                                                ; 1       ;
; RAM:i_RAM|ram_block~34                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[22]                                                ; 1       ;
; RAM:i_RAM|ram_block~33                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[21]                                                ; 1       ;
; RAM:i_RAM|ram_block~32                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[20]                                                ; 1       ;
; RAM:i_RAM|ram_block~31                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[19]                                                ; 1       ;
; RAM:i_RAM|ram_block~30                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[18]                                                ; 1       ;
; RAM:i_RAM|ram_block~29                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[17]                                                ; 1       ;
; RAM:i_RAM|ram_block~28                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[16]                                                ; 1       ;
; RAM:i_RAM|ram_block~27                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[15]                                                ; 1       ;
; RAM:i_RAM|ram_block~26                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[14]                                                ; 1       ;
; RAM:i_RAM|ram_block~25                                                              ; 1       ;
; ALU:i_ALU|Mux9~2                                                                    ; 1       ;
; ALU:i_ALU|Mux9~1                                                                    ; 1       ;
; ALU:i_ALU|Mux8~2                                                                    ; 1       ;
; ALU:i_ALU|Mux8~1                                                                    ; 1       ;
; ALU:i_ALU|Mux8~0                                                                    ; 1       ;
; ALU:i_ALU|Mux7~2                                                                    ; 1       ;
; ALU:i_ALU|Mux7~1                                                                    ; 1       ;
; ALU:i_ALU|Mux6~6                                                                    ; 1       ;
; ALU:i_ALU|Mux6~5                                                                    ; 1       ;
; ALU:i_ALU|nand_op:i4|res~4                                                          ; 1       ;
; ALU:i_ALU|Mux5~1                                                                    ; 1       ;
; ALU:i_ALU|Mux5~0                                                                    ; 1       ;
; ALU:i_ALU|nand_op:i4|res~3                                                          ; 1       ;
; ALU:i_ALU|Mux4~1                                                                    ; 1       ;
; ALU:i_ALU|Mux4~0                                                                    ; 1       ;
; ALU:i_ALU|nand_op:i4|res~2                                                          ; 1       ;
; ALU:i_ALU|Mux3~1                                                                    ; 1       ;
; ALU:i_ALU|Mux3~0                                                                    ; 1       ;
; ALU:i_ALU|nand_op:i4|res~1                                                          ; 1       ;
; ALU:i_ALU|Mux2~2                                                                    ; 1       ;
; ALU:i_ALU|Mux2~1                                                                    ; 1       ;
; ALU:i_ALU|Mux2~0                                                                    ; 1       ;
; estado_act.LWSW3~0                                                                  ; 1       ;
; Selector6~0                                                                         ; 1       ;
; RegParPar16:i_PC|registro[15]~10                                                    ; 1       ;
; Selector4~0                                                                         ; 1       ;
; Selector5~0                                                                         ; 1       ;
; Selector2~1                                                                         ; 1       ;
; Selector2~0                                                                         ; 1       ;
; ALU:i_ALU|Mux1~2                                                                    ; 1       ;
; ALU:i_ALU|Mux1~1                                                                    ; 1       ;
; WideOr1~1                                                                           ; 1       ;
; ALU:i_ALU|Mux10~2                                                                   ; 1       ;
; ALU:i_ALU|Mux10~1                                                                   ; 1       ;
; ALU:i_ALU|Mux10~0                                                                   ; 1       ;
; Mux4a16:i_Mux_PC|Mux10~0                                                            ; 1       ;
; ALU:i_ALU|Mux11~2                                                                   ; 1       ;
; ALU:i_ALU|Mux11~1                                                                   ; 1       ;
; Mux4a16:i_Mux_PC|Mux11~0                                                            ; 1       ;
; ALU:i_ALU|Mux12~2                                                                   ; 1       ;
; ALU:i_ALU|Mux12~1                                                                   ; 1       ;
; ALU:i_ALU|Mux12~0                                                                   ; 1       ;
; Mux4a16:i_Mux_PC|Mux12~0                                                            ; 1       ;
; ALU:i_ALU|Mux13~2                                                                   ; 1       ;
; ALU:i_ALU|Mux13~1                                                                   ; 1       ;
; Mux4a16:i_Mux_PC|Mux13~0                                                            ; 1       ;
; ALU:i_ALU|Mux14~1                                                                   ; 1       ;
; ALU:i_ALU|Mux14~0                                                                   ; 1       ;
; ALU:i_ALU|nand_op:i4|res~0                                                          ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:1:i_Sumador1Bit|s_i          ; 1       ;
; Mux4a16:i_Mux_PC|Mux14~0                                                            ; 1       ;
; en_PC~8                                                                             ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:13:i_Sumador1Bit|s_i         ; 1       ;
; en_PC~7                                                                             ; 1       ;
; en_PC~6                                                                             ; 1       ;
; en_PC~5                                                                             ; 1       ;
; en_PC~4                                                                             ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:7:i_Sumador1Bit|c_i_mas_1~1  ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:6:i_Sumador1Bit|s_i~0        ; 1       ;
; en_PC~3                                                                             ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:1:i_Sumador1Bit|c_i_mas_1~1  ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:1:i_Sumador1Bit|s_i~0        ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:7:i_Sumador1Bit|s_i~1        ; 1       ;
; en_PC~2                                                                             ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:5:i_Sumador1Bit|s_i~1        ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|c_i_mas_1~2  ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|c_i_mas_1~1  ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|s_i~2        ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|s_i~1        ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:3:i_Sumador1Bit|s_i~0        ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:14:i_Sumador1Bit|s_i         ; 1       ;
; ALU:i_ALU|Mux15~2                                                                   ; 1       ;
; ALU:i_ALU|Mux15~1                                                                   ; 1       ;
; ALU:i_ALU|Mux15~0                                                                   ; 1       ;
; Mux4a16:i_Mux_PC|Mux15~0                                                            ; 1       ;
; Selector8~0                                                                         ; 1       ;
; Selector3~0                                                                         ; 1       ;
; RAM:i_RAM|ram_block~42                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[9]                                                 ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[11]                                                ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[0]                                                 ; 1       ;
; RAM:i_RAM|ram_block~41                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[5]                                                 ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[7]                                                 ; 1       ;
; RAM:i_RAM|ram_block~40                                                              ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[1]                                                 ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[3]                                                 ; 1       ;
; RAM:i_RAM|ram_block_rtl_0_bypass[13]                                                ; 1       ;
; RAM:i_RAM|ram_block~24                                                              ; 1       ;
; Mux4a16:i_Mux_Banco|Mux0~0                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux1~0                                                          ; 1       ;
; Mux2a16:i_Mux_Peri|Selector1~0                                                      ; 1       ;
; Mux4a16:i_Mux_Banco|Mux2~0                                                          ; 1       ;
; Mux2a16:i_Mux_Peri|Selector2~0                                                      ; 1       ;
; Mux4a16:i_Mux_Banco|Mux3~0                                                          ; 1       ;
; Mux2a16:i_Mux_Peri|Selector3~0                                                      ; 1       ;
; Mux4a16:i_Mux_Banco|Mux4~0                                                          ; 1       ;
; Mux2a16:i_Mux_Peri|Selector4~0                                                      ; 1       ;
; Mux4a16:i_Mux_Banco|Mux5~0                                                          ; 1       ;
; Mux2a16:i_Mux_Peri|Selector5~0                                                      ; 1       ;
; Mux4a16:i_Mux_Banco|Mux6~2                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux6~1                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux7~1                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux7~0                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux8~1                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux8~0                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux9~1                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux9~0                                                          ; 1       ;
; Mux4a16:i_Mux_Banco|Mux10~0                                                         ; 1       ;
; Mux4a16:i_Mux_Banco|Mux11~0                                                         ; 1       ;
; Mux4a16:i_Mux_Banco|Mux12~0                                                         ; 1       ;
; Mux4a16:i_Mux_Banco|Mux13~0                                                         ; 1       ;
; Mux4a16:i_Mux_Banco|Mux14~0                                                         ; 1       ;
; Selector12~0                                                                        ; 1       ;
; ALU:i_ALU|Mux0~12                                                                   ; 1       ;
; ALU:i_ALU|SumadorRestador16Bits:i1|Sumador1Bit:\GenSum:14:i_Sumador1Bit|c_i_mas_1~0 ; 1       ;
; BancoReg:i_BancoReg|Mux22~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux22~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux22~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux23~5                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux23~4                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux23~3                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux21~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux21~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux21~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux20~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux20~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux20~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux19~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux19~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux19~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux18~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux18~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux18~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux17~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux17~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux17~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux16~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux16~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux16~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux15~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux15~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux15~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux14~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux14~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux14~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux13~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux13~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux13~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux12~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux12~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux12~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux11~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux11~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux11~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux10~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux10~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux10~0                                                         ; 1       ;
; ALU:i_ALU|Mux0~10                                                                   ; 1       ;
; ALU:i_ALU|Mux0~8                                                                    ; 1       ;
; BancoReg:i_BancoReg|Mux8~2                                                          ; 1       ;
; BancoReg:i_BancoReg|Mux8~1                                                          ; 1       ;
; BancoReg:i_BancoReg|Mux8~0                                                          ; 1       ;
; BancoReg:i_BancoReg|Mux9~2                                                          ; 1       ;
; BancoReg:i_BancoReg|Mux9~1                                                          ; 1       ;
; BancoReg:i_BancoReg|Mux9~0                                                          ; 1       ;
; Mux4a3:i_Mux_IR|Mux0~0                                                              ; 1       ;
; Mux4a3:i_Mux_IR|Mux2~0                                                              ; 1       ;
; estado_act.ARIT4                                                                    ; 1       ;
; Mux4a3:i_Mux_IR|Mux1~0                                                              ; 1       ;
; Mux4a16:i_Mux_Banco|Mux15~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux24~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux24~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux24~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux25~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux25~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux25~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux26~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux26~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux26~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux27~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux27~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux27~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux28~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux28~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux28~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux29~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux29~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux29~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux30~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux30~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux30~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux31~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux31~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux31~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux32~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux32~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux32~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux33~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux33~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux33~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux34~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux34~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux34~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux35~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux35~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux35~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux36~5                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux36~4                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux36~3                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux37~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux37~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux37~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux38~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux38~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux38~0                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux39~2                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux39~1                                                         ; 1       ;
; BancoReg:i_BancoReg|Mux39~0                                                         ; 1       ;
; RegParPar16:i_RegPeri|registro[15]                                                  ; 1       ;
; RegParPar16:i_RegPeri|registro[14]                                                  ; 1       ;
; RegParPar16:i_RegPeri|registro[13]                                                  ; 1       ;
; RegParPar16:i_RegPeri|registro[12]                                                  ; 1       ;
; RegParPar16:i_RegPeri|registro[11]                                                  ; 1       ;
; RegParPar16:i_RegPeri|registro[10]                                                  ; 1       ;
; RegParPar16:i_RegPeri|registro[9]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[8]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[7]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[6]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[5]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[4]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[3]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[2]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[1]                                                   ; 1       ;
; RegParPar16:i_RegPeri|registro[0]                                                   ; 1       ;
; RAM:i_RAM|dout[15]~15                                                               ; 1       ;
; RAM:i_RAM|dout[14]~14                                                               ; 1       ;
; RAM:i_RAM|dout[13]~13                                                               ; 1       ;
; RAM:i_RAM|dout[12]~12                                                               ; 1       ;
; RAM:i_RAM|dout[11]~11                                                               ; 1       ;
; RAM:i_RAM|dout[10]~10                                                               ; 1       ;
; RAM:i_RAM|dout[9]~9                                                                 ; 1       ;
; RAM:i_RAM|dout[8]~8                                                                 ; 1       ;
; RAM:i_RAM|dout[7]~7                                                                 ; 1       ;
; RAM:i_RAM|dout[6]~6                                                                 ; 1       ;
; RAM:i_RAM|dout[5]~5                                                                 ; 1       ;
; RAM:i_RAM|dout[4]~4                                                                 ; 1       ;
; RAM:i_RAM|dout[3]~3                                                                 ; 1       ;
; RAM:i_RAM|dout[2]~2                                                                 ; 1       ;
; RAM:i_RAM|dout[1]~1                                                                 ; 1       ;
; RegParPar16:i_PC|registro[6]~0                                                      ; 1       ;
; RegParPar16:i_PC|registro[7]~1                                                      ; 1       ;
; RegParPar16:i_PC|registro[8]~2                                                      ; 1       ;
; RegParPar16:i_PC|registro[9]~3                                                      ; 1       ;
; RegParPar16:i_PC|registro[10]~4                                                     ; 1       ;
; RegParPar16:i_PC|registro[11]~5                                                     ; 1       ;
; RegParPar16:i_PC|registro[12]~6                                                     ; 1       ;
; RegParPar16:i_PC|registro[13]~7                                                     ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~3          ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~2          ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~1          ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~0          ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT31  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT30  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT29  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT28  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT27  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT26  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT25  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT24  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT23  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT22  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT21  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT20  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT19  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT18  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT17  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT16  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT15  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT14  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT13  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT12  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT11  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT10  ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT9   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT8   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT7   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT6   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT5   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT4   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT3   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT2   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1~DATAOUT1   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1            ; 1       ;
; RegParPar16:i_PC|registro[15]~9                                                     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a9      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a10     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a11     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a12     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a13     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a14     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a15     ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a1      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a2      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a3      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a4      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a5      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a6      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a7      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a8      ; 1       ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ram_block1a0      ; 1       ;
; RegParPar16:i_PC|registro[14]~8                                                     ; 1       ;
; ALU:i_ALU|LessThan0~30                                                              ; 1       ;
; ALU:i_ALU|LessThan0~29                                                              ; 1       ;
; ALU:i_ALU|LessThan0~27                                                              ; 1       ;
; ALU:i_ALU|LessThan0~25                                                              ; 1       ;
; ALU:i_ALU|LessThan0~23                                                              ; 1       ;
; ALU:i_ALU|LessThan0~21                                                              ; 1       ;
; ALU:i_ALU|LessThan0~19                                                              ; 1       ;
; ALU:i_ALU|LessThan0~17                                                              ; 1       ;
; ALU:i_ALU|LessThan0~15                                                              ; 1       ;
; ALU:i_ALU|LessThan0~13                                                              ; 1       ;
; ALU:i_ALU|LessThan0~11                                                              ; 1       ;
; ALU:i_ALU|LessThan0~9                                                               ; 1       ;
; ALU:i_ALU|LessThan0~7                                                               ; 1       ;
; ALU:i_ALU|LessThan0~5                                                               ; 1       ;
; ALU:i_ALU|LessThan0~3                                                               ; 1       ;
; ALU:i_ALU|LessThan0~1                                                               ; 1       ;
; RAM:i_RAM|dout[0]~0                                                                 ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a9    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a10   ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a11   ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a12   ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a13   ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a14   ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a15   ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a1    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a2    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a3    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a4    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a5    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a6    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a7    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a8    ; 1       ;
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ram_block1a0    ; 1       ;
; RAM:i_RAM|dout[15]                                                                  ; 1       ;
; RAM:i_RAM|dout[14]                                                                  ; 1       ;
; RAM:i_RAM|dout[13]                                                                  ; 1       ;
; RAM:i_RAM|dout[12]                                                                  ; 1       ;
; RAM:i_RAM|dout[11]                                                                  ; 1       ;
; RAM:i_RAM|dout[10]                                                                  ; 1       ;
; RAM:i_RAM|dout[9]                                                                   ; 1       ;
; RAM:i_RAM|dout[8]                                                                   ; 1       ;
; RAM:i_RAM|dout[7]                                                                   ; 1       ;
; RAM:i_RAM|dout[6]                                                                   ; 1       ;
; RAM:i_RAM|dout[5]                                                                   ; 1       ;
; RAM:i_RAM|dout[4]                                                                   ; 1       ;
; RAM:i_RAM|dout[3]                                                                   ; 1       ;
; RAM:i_RAM|dout[2]                                                                   ; 1       ;
; RAM:i_RAM|dout[1]                                                                   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT15   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT14   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT13   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT12   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT11   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT10   ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT9    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT8    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT7    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT6    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT5    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT4    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT3    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT2    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2~DATAOUT1    ; 1       ;
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2             ; 1       ;
; RAM:i_RAM|dout[0]                                                                   ; 1       ;
+-------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                           ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                 ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+-------------+----------------------+-----------------+-----------------+
; RAM:i_RAM|altsyncram:ram_block_rtl_0|altsyncram_j7i1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; None                                ; M4K_X17_Y17 ; Old data             ; Don't care      ; Don't care      ;
; ROM:i_ROM|altsyncram:memoria_rtl_0|altsyncram_4471:auto_generated|ALTSYNCRAM   ; AUTO ; ROM              ; Single Clock ; 64           ; 16           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 64                          ; 16                          ; --                          ; --                          ; 1024                ; 1    ; db/ICAI-RiSC.ram0_ROM_16bd8.hdl.mif ; M4K_X17_Y18 ; Don't care           ; Don't care      ; Don't care      ;
+--------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------------------------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 1           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                        ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ALU:i_ALU|Multi16Con:i3|lpm_mult:Mult0|mult_h1t:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y18_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+-----------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,134 / 54,004 ( 2 % ) ;
; C16 interconnects           ; 11 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 731 / 36,000 ( 2 % )   ;
; Direct links                ; 134 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 278 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 24 / 1,900 ( 1 % )     ;
; R4 interconnects            ; 929 / 46,920 ( 2 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.24) ; Number of LABs  (Total = 42) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 2                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 6                            ;
; 14                                          ; 7                            ;
; 15                                          ; 4                            ;
; 16                                          ; 16                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.71) ; Number of LABs  (Total = 42) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 34                           ;
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 22                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 17.64) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 2                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 4                            ;
; 18                                           ; 6                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 4                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.83) ; Number of LABs  (Total = 42) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 2                            ;
; 3                                                ; 0                            ;
; 4                                                ; 3                            ;
; 5                                                ; 1                            ;
; 6                                                ; 1                            ;
; 7                                                ; 4                            ;
; 8                                                ; 0                            ;
; 9                                                ; 3                            ;
; 10                                               ; 3                            ;
; 11                                               ; 4                            ;
; 12                                               ; 6                            ;
; 13                                               ; 3                            ;
; 14                                               ; 3                            ;
; 15                                               ; 1                            ;
; 16                                               ; 2                            ;
; 17                                               ; 1                            ;
; 18                                               ; 0                            ;
; 19                                               ; 2                            ;
; 20                                               ; 0                            ;
; 21                                               ; 1                            ;
; 22                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 23.57) ; Number of LABs  (Total = 42) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 3                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 1                            ;
; 27                                           ; 3                            ;
; 28                                           ; 0                            ;
; 29                                           ; 3                            ;
; 30                                           ; 6                            ;
; 31                                           ; 8                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "ICAI-RiSC"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ICAI-RiSC.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 8% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.55 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 16 output pins without output pin load capacitance assignment
    Info (306007): Pin "display[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "display[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/oleob/OneDrive - Universidad Pontificia Comillas/ICAI_2GITT/Sistemas_Digitales_2/ICAI-RiSC-16-Perifericos/output_files/ICAI-RiSC.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Tue Apr 23 13:33:52 2019
    Info: Elapsed time: 00:00:14
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/oleob/OneDrive - Universidad Pontificia Comillas/ICAI_2GITT/Sistemas_Digitales_2/ICAI-RiSC-16-Perifericos/output_files/ICAI-RiSC.fit.smsg.


