九十八年度行政院國家科學委員會專題研究計畫成果報告
42V汽車 電力電子高壓組件開發與其高可靠度技術之建立
HV Device Development and Its High Reliability Establishment in a Vehicle 42V Power Electronic IC 
NSC 98-2221-E-239 -030 
98/08/01~99/07/31 執行期限：
   (  ) 主 持 人：陳勝利 國立聯合大學 電子系
 
 
摘要
本計劃主要利用高壓LDMOS在元件設計上的重要
參數，並透過製程上的調變，將之開發可應用在未來車
用電源 42V上。另一方面，在高電壓下將有可能造成
ESD保護電路發生閂鎖(Latch-up)問題，及高壓元件造
成的觸發時間過長來不及保護核心電路。因此本計劃
將並進一步的探討其ESD保護狀況，輸出埠保護在多
指狀下不均勻導通情況及如何改善，和電源埠保護電
路的設計。
關鍵字：靜電放電，橫向擴散電晶體，閂鎖效應。
 
Abstract 
This project by using the important key design parameters 
of high-voltage LDMOS, and through the process 
adjustment, can apply its development to the 
automobile-used power 42V in the future. But the HV 
process results in latch-up issues in HV ESD protection 
circuit under the high voltage situation, and this protection 
circuit will be failed to protect the core circuit due to the 
longer trigger time. Then, in this work, we will focus on the 
investigation of HV 42V LDMOS especially in the vehicle 
application. Meanwhile, the output pin & power pin ESD 
protection will be studied in this work. 
Key word: ESD, LDMOS, Latch-up effect 
I. 前言
近年來汽車電子產業的蓬勃發展，車用科技不斷
的向前進步，畢竟它代表著龐大的商機，在汽車電子
方面不論是那個電子零件啟動都是藉由車用電源所提
供，但現今汽車電子零件越來越多功率消耗越來越
大，原本12V的車用電源漸漸的不夠使用，目前歐洲
汽車廠已開發出42V 車用電源系統[1]，但由於採用42V
電源系統要對汽車的整體架構進行改動成本非常昂貴
，未來將朝向 12V/42V發展的雙電源系統，可直接對舊
有的 12V電源系統做升級動作，並不需要重覆其它額外
的複雜設計。但採用一般MOS元件做其ESD保護，但隨
著Power supply的上升，一般高壓元件將面臨到Latch 
up的問題[2-3]，而且在高供應電源下ESD保護電路大多
採用高壓元件自己本身，而且要合乎表一規格 [1]。 
表一、 14V、28V、42V汽車電力系統規格 
電力系統 14V 汽車 28V 卡車 未來 42V
電池電壓 12V 24V 36V 
正常電壓 14V 28V 42V 
電力電子需求等級 40V~60V 60V~80V 75V~100V
 
為了滿足 42V 電源系統，保持電壓約要大於電源的
1.4 倍左右以上，這樣的安全範圍才能阻絕 Latch-up 的
發生，相當於 42V 電源下保持電壓 58V 以上。對觸發電
壓的需求，電壓值要越小越好如此才能在越短時間啟動
ESD 保護，但由表一知也要大於 100V 以上；保持電壓
則是越高越好方可防止閂鎖效應的發生。 
 
II. 電性參數定義 
高壓元件若汲極的操作電壓超過 30V以上，元件的
選用一律使用LDMOS，而且在汲極至閘極處下方置上
LOCOS結構，如圖一所示。由於LDMOS可調變參數太
多，我們必須固定某些參數，對元件做調整時才能得
知特定參數對元件電性的影響，對參數說明如下:
Lch：通道長度
Ldrift：漂移區長度
Tepi：磊晶層厚度
N-epi：磊晶層濃度
Psub P-型： 基材濃度
Toxide：氧化層厚度
 
        圖一  nLDMOS元件參數定義圖。、
 
III.  nLDMOS製程參數的調變設計 
若我們進行一系列最佳化設計，並先固定Lch：3 
um  Pbase:2.2×1014cm-2  N-epi: 5×1016cm-3、Tepi、 、 ：5 
um  Psub 4.0 1410× c 3m− 、Toxide : 35nm Ldrift、 ： 、 ：21 
um 針對不同參數調變觀察其影響。 ，
 
一. N- (N-epilayer concentration) 磊晶層濃度
N-觀察在不同 磊晶層濃度下，對其特性影響，如表二
及圖三。在高摻雜下磊晶濃度較濃，將造成元件的導通
電阻降低，但是較高濃度的磊晶層、阻值較低將無法
耐受較高的崩潰電壓。但是對於保護電路而言，磊晶
六、(a) nLDMOS Diode ,(b)高
 
圖 寄生 等效電路 電壓電流
驟回 。 特性曲線圖
 
三. P-base濃度 
P-base R(P-base)這個參數決定了寄生電阻 的大小，
當濃度越低時電阻越大，將造成Diode(D1)越容易導
通，所以P-base濃度增加將造成觸發電壓隨之上升。但
是在調變P-base 有效Lch濃度時，在低濃度下 會較短，
反之P-base 有效Lch濃度較高時則 較長，所以有兩項參
數同時在做變動，而造成表四及圖七之結果。
表四、 P-base濃度變化對元件電性參數之影響
 
 
 
圖七、 P-base濃度對元件電性參數影響之曲線圖。
 
四. 漂移區長度(Ldrift)變化 
調變漂移區長度並且LOCOS氧化層長度以等比例增
加，Ldrift的變化在表五及圖八可觀察出保持電壓和觸
發電壓成線性上升。當Ldrift長度變長，等於Rd電阻增
加將導致保持電壓越高，如圖九所示。實驗數據之所以
保持電壓隨變漂移區長度增加，主要原因是由於較大
的觸發電壓所造成的。
 
表五、 漂移區長度對元件電性參數之影響 
 
 
 
 
八、 Ldrift圖 對元件電性參數影響之曲線圖。
 
 
 
       九、 圖 不同漂移區長度下驟回之比較。
 
IV. 應用 nLDMOS 之 ESD 保護電路 
為了在車用電源 42V的操作電壓下設計ESD保
護，上述所調整出的最佳LDMOS結構為：保持電壓
61V、觸發電壓 131V、崩潰電壓 25V、導通電阻 24 
mΩ-cm2作為其ESD保護電路元件，以此設計建立元件
庫，並載入做Spice模擬分析。 
 
一. 閘極接地(GG) nLDMOS 
十(a) HBM圖 為人體等效 模型，且當 2kV電容上充到 的
電壓。 十(b) 一個GG-nLDMOS HBM 圖 為 ，將 模型的輸
出 PAD連接到 ，對其電路做放電之模擬分析。由於
PAD GG nLDMOS對一個 放電，可視為在逆偏情況下將
產生崩潰驟回現象 該nLDMOS 之BJT， 寄生 將被觸發
導通，因而有ESD保護作用。
 
 
十、 (a)HBM ,(b) 閘極接地nLDMOS圖 模型 保護電路。
 
二. RC-耦合 nLDMOS 
當nLDMOS RC耦合加入 ，如圖十一，若R值設計為
10kΩ、C值設計為 10pf， nLDMOS透過此RC偵測電路
將在持續時間 0.1uS內 ESD排放 電流。由於電容將導致
ESD電壓直接耦合到閘極，造成閘極的 電 壓 將使
nLDMOS導通，且該nLDMOS寄生BJT之觸發電壓將很
有效下降容易導通，因而有ESD保護作用。
 
無研發成果推廣資料 
博士生 0 0 100%  
博士後研究員 0 0 100%  
（外國籍） 
專任助理 0 0 100%  
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
1.可建成 42V 高壓 LDMOS 設計準則, 包含 Cell 本身及抗 ESD,Latch-up 能力. 
2.協助 MXIC 高壓元件部 40V/60V 抗 ESD/Latch-up 技術發展. 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
