// VERILOG_OUTPUT: a.v
process main() {
  assert(true)
}

main()
compile()
writeHdl("a.v")
