# 关于实验报告



## 总体结构
1. CPU模块的总体设计  
    1.1 cpu的主要性能指标和特性  ok  
    1.2 cpu的构成及各部分简要说明  ok  
    1.3 cpu的指令系统  ok  
    1.4 按指令类型分类的cpu数据通路图  
    1.5 总体的cpu数据通路图  
    1.6 cpu主要模块的控制信号分析  
    1.7 多周期操作设计  
    1.8 控制单元的状态转换图  ok  
    1.9 cpu的verilog描述分析 ok  
2. 外围模块的设计  
    2.1 时钟模块的设计    
    2.2 存储器模块的设计  
    2.3 串口通讯模块的设计  
3. SoC的设计  
    3.1 SoC的外部封装图及信号分析      
    3.2 SoC的引脚约束表  
    3.3 SoC的结构框图  
4. 测试用例的编写
5. 设计遇到的问题及方法
6. 设计总结及设计心得