# Organización del Computador I
2023 - 1° cuatrimestre  
Repo con de Orga1

## Talleres

- [Taller 1](/Taller/Taller%20Lógica%20Combinatoria-20230418/): Lógica Combinatoria
- [Taller 2](/Taller/Taller%20Lógica%20Secuencial-20230418/): Lógica Secuencial
- [Taller 3](/Taller/Taller%20Ciclo%20de%20Instrucción-20230516/): Ciclo de Instrucción
- [Taller 4](/Taller/Taller%20Microprogramación-20230524/): Microarquitectura y microprogramación
- [Taller 5](/Taller/Taller%20Interrupciones-20230606/): Interrupciones de I/O

## Prácticas

- Práctica 2: Circuitos combinacionales y Secuenciales
  - [Enunciado](/Consignas/practica2.pdf) y [Resueltos](/Resueltos/Guia2/)
- Práctica 3: Arquitectura del CPU
  - [Enunciado](/Consignas/practica3.pdf) y [Resueltos](/Resueltos/Guia3/guia3.md)
- Práctica 5: Entrada / Salida
  - [Enunciado](/Consignas/practica5.pdf) y [Resueltos](/Resueltos/Guia5/resuelto.md)

## Parcial único de RISC-V

Este cuatrimestre evaluaron la cursada con un parcial único domiciliario implementando ejercicios en la arquitectura RISC-V ([link del manual acá](https://riscv.org/wp-content/uploads/2017/05/riscv-spec-v2.2.pdf)), concretamente con el set de intrucciones _RV32I_, de programación en assembler con enteros.

- [Enunciado](/parcial_RISC-V/enunciado.pdf)
- [Resolución](/parcial_RISC-V/ejercicios_riscv.asm)