{"patent_id": "10-2020-0156922", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2022-0069616", "출원번호": "10-2020-0156922", "발명의 명칭": "컨볼루션 인공지능 신경망 모델을 압축하는 전자 장치 및 이를 제어하는 방법", "출원인": "삼성전자주식회사", "발명자": "유영천"}}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치가 적어도 하나의 컨볼루션 레이어 (Convolution layer)를 포함하는 컨볼루션 인공지능 신경망(Convolutional Neural Network, CNN) 모델을 압축하는 방법에 있어서,상기 컨볼루션 레이어의 컨볼루션 텐서(Convolution Tensor)를 식별하는 단계;상기 컨볼루션 텐서의 모양에 기초하여 상기 컨볼루션 텐서를 타일링(tiling)하는 방향을 결정 하는 단계;상기 결정된 타일링하는 방향에 따라서, 상기 컨볼루션 텐서로부터 타일 행렬(Tile matrix)을 생성하는 단계;상기 타일 행렬에 대해서 행렬 근사화(Low Rank Approximation, LRA)를 수행함으로써, U행렬 및 V행렬을 생성하는 단계; 및상기 U행렬을 재결합함으로써 U컨볼루션 텐서를 생성하고, 상기 V행렬을 재결합함으로써 V컨볼루션 텐서를 생성하는 단계;를 포함하는, 방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 컨볼루션 텐서를 타일링하는 방향을 결정하는 단계는,상기 컨볼루션 텐서를 입력 채널의 크기의 행과 출력 채널의 크기의 열로 구성된 복수개의 서브 행렬들로 분리하는 단계; 및상기 컨볼루션 텐서의 입력 채널의 크기, 상기 컨볼루션 텐서의 출력 채널의 크기, 상기 컨볼루션 텐서가 구성하는 컨볼루션 커널의 열의 개수, 상기 컨볼루션 커널의 행의 개수에 기초하여, 상기 복수개의 서브 행렬들을타일링하는 방향을 결정하는 단계를 포함하는, 방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서,상기 컨볼루션 텐서를 타일링하는 방향을 결정하는 단계는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값과 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율을 비교한 결과에 기초하여, 상기 복수개의 서브 행렬들을 타일링하는 방향을결정하는 단계를 포함하는, 방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서,상기 컨볼루션 텐서를 타일링하는 방향을 결정하는 단계는, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대공개특허 10-2022-0069616-3-비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 복수개의 서브 행렬들을 세로 방향으로 타일링하도록 결정하는 단계를 포함하는,방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제3항에 있어서,상기 컨볼루션 텐서를 타일링하는 방향을 결정하는 단계는, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의크기 대비 상기 출력 채널의 크기의 비율보다 큰 결과에 기초하여, 상기 복수개의 서브 행렬들을 가로 방향으로타일링하도록 결정하는 단계를 포함하는,방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제3항에 있어서,상기 컨볼루션 텐서를 타일링하는 방향을 결정하는 단계는, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 크고, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 복수개의 서브 행렬들을 상기 컨볼루션 커널의 열의 개수만큼 가로 방향으로 타일링하고, 상기 컨볼루션 커널의 행의 개수만큼 세로 방향으로 타일링하도록 결정하는 단계를 포함하는,방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제2항에 있어서,상기 U행렬 및 V행렬을 생성하는 단계는,상기 복수개의 서브 행렬들을 타일링 하는 방향에 따라서 , 상기 타일 행렬 중에서 공유 행렬을 식별하는 단계;및상기 식별된 공유 행렬에 기초하여 행렬 근사화를 수행함으로써, 상기 U행렬 및 상기 V행렬을 생성하는 단계를포함하는, 방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 공유 행렬을 식별하는 단계는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 타일 행렬의 상단 행을 공유 행렬로 식별하는 단계를 포함하는, 공개특허 10-2022-0069616-4-방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 공유 행렬을 식별하는 단계는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의크기 대비 상기 출력 채널의 크기의 비율보다 큰 결과에 기초하여, 상기 타일 행렬의 좌측 열을 공유 행렬로 식별하는 단계를 포함하는, 방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제7항에 있어서,상기 공유 행렬을 식별하는 단계는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 크고, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 타일 행렬의 상단 행 및 상기 타일 행렬의 좌측 열을 공유 행렬로 식별하는 단계를 포함하는, 방법."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "적어도 하나의 컨볼루션 레이어 (Convolution layer)를 포함하는 컨볼루션 인공지능 신경망 (ConvolutionalNeural Network, CNN) 모델을 압축하는 전자 장치에 있어서,적어도 하나의 명령어를 저장하는 메모리;상기 적어도 하나의 명령어를 실행하는 프로세서를 포함하고,상기 프로세서는 상기 적어도 하나의 명령어를 실행함으로써,상기 컨볼루션 레이어의 컨볼루션 텐서(Convolution Tensor)를 식별하고,상기 컨볼루션 텐서의 모양에 기초하여 상기 컨볼루션 텐서를 타일링(tiling)하는 방향을 결정 하고,상기 결정된 타일링하는 방향에 따라서, 상기 컨볼루션 텐서로부터 타일 행렬(Tile matrix)을 생성하고,상기 타일 행렬에 대해서 행렬 근사화(Low Rank Approximation, LRA)를 수행함으로써, U행렬 및 V행렬을 생성하고상기 U행렬을 재결합함으로써 U컨볼루션 텐서를 생성하고, 상기 V행렬을 재결합함으로써 V컨볼루션 텐서를 생성하는, 전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서,상기 프로세서는,공개특허 10-2022-0069616-5-상기 컨볼루션 텐서를 입력 채널의 크기의 행과 출력 채널의 크기의 열로 구성된 복수개의 서브 행렬들로 분리하고,상기 컨볼루션 텐서의 입력 채널의 크기, 상기 컨볼루션 텐서의 출력 채널의 크기, 상기 컨볼루션 텐서가 구성하는 컨볼루션 커널의 열의 개수, 상기 컨볼루션 커널의 행의 개수에 기초하여, 상기 복수개의 서브 행렬들을타일링하는 방향을 결정하는,전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 프로세서는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값과 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율을 비교한 결과에 기초하여, 상기 복수개의 서브 행렬들을 타일링하는 방향을결정하는,전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서,상기 프로세서는, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 복수개의 서브 행렬들을 세로 방향으로 타일링하도록 결정하는,전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제13항에 있어서,상기 프로세서는, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의크기 대비 상기 출력 채널의 크기의 비율보다 큰 결과에 기초하여, 상기 복수개의 서브 행렬들을 가로 방향으로타일링하도록 결정하는,전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제13항에 있어서,상기 프로세서는, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 크고, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 복수개의 서브 행렬들을 상기 컨볼루션 커널의 열의 개수만큼 가로 방향으로 타일링하고, 상기 컨볼루션 커널의 행의 개수만큼 세로 방향으로 타일링하도록 결정하는,공개특허 10-2022-0069616-6-전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제12항에 있어서,상기 프로세서는,상기 복수개의 서브 행렬들을 타일링 하는 방향에 따라서 , 상기 타일 행렬 중에서 공유 행렬을 식별하고,상기 식별된 공유 행렬에 기초하여 행렬 근사화를 수행함으로써, 상기 U행렬 및 상기 V행렬을 생성하는, 전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서,상기 프로세서는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 타일 행렬의 상단 행을 공유 행렬로 식별하는, 전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제17항에 있어서,상기 프로세서는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 큰 결과에 기초하여, 상기 타일 행렬의 좌측 열을 공유 행렬로식별하는, 전자 장치."}
{"patent_id": "10-2020-0156922", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제17항에 있어서,상기 프로세서는,상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값이 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 크고, 상기 컨볼루션 커널의 열의 개수 및 상기 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 상기 입력 채널의 크기 대비 상기 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 상기 타일 행렬의 상단 행 및 상기 타일 행렬의 좌측 열을 공유 행렬로 식별하는, 전자 장치."}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "전자 장치를 이용하여 하나의 컨볼루션 레이어 (Convolution layer)를 포함하는 컨볼루션 인공지능 신경망 (Convolutional Neural Network, CNN) 모델을 압축하는 방법은, 상기 컨볼루션 레이어의 컨볼루션 텐서 (Convolution Tensor)를 식별하는 단계, 상기 컨볼루션 텐서의 모양에 기초하여 상기 컨볼루션 텐서를 타일링 (tiling)하는 방향을 결정하는 단계, 상기 결정된 타일링하는 방법에 따라서, 상기 컨볼루션 텐서로부터 타일 행 렬(Tile matrix)을 생성하는 단계, 상기 타일 행렬에 대해서 행렬 근사화(Low Rank Approximation, LRA)를 수행 함으로써, U행렬 및 V행렬을 생성하는 단계 및 상기 U행렬을 재결합함으로써 U컨볼루션 텐서를 생성하고, 상기 V 행렬을 재결합함으로써 V컨볼루션 텐서를 생성하는 단계를 포함할 수 있다."}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "개시된 실시예들은 컨볼루션 인공지능 신경망 모델에 대해서 행렬 근사화를 수행함으로써 압축하는 전자 장치 및 이를 이용하여 컨볼루션 인공지능 신경망 모델을 압축하는 방법에 관한 것이다."}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "인공지능(Artificial Intelligence, AI) 시스템은 인간 수준의 지능을 구현하는 컴퓨터 시스템이며, 기존 규칙 기반 스마트 시스템과 달리 기계가 스스로 학습하고 판단하며 똑똑해지는 시스템이다. 인공지능 시스템은 사용 할수록 인식률이 향상되고 사용자 취향을 보다 정확하게 이해할 수 있게 되어, 기존 규칙 기반 스마트 시스템은 점차 딥러닝 기반 인공지능 시스템으로 대체되고 있다. 인공지능 기술은 기계학습(딥러닝) 및 기계학습을 활용한 요소 기술들로 구성된다. 기계학습은 입력 데이터들의 특징을 스스로 분류/학습하는 알고리즘 기술이며, 요소기술은 딥러닝 등의 기계학 습 알고리즘을 활용하는 기술로서, 언어적 이해, 시각적 이해, 추론/예측, 지식 표현, 동작 제어 등의 기술 분 야로 구성된다. 인공지능 신경망 모델를 설계하는 초기에는, 인공지능 신경망 모델이 학습 데이터를 학습하기 용이하도록 많은 수의 파라미터를 사용하여 인공지능 모델을 설계한다. 인공지능 기술이 활용되는 분야가 다양해지고, 기계학습 에 사용되는 데이터의 양이 급격하게 증가함에 따라서, 기계학습을 통해서 생성된 인공지능 신경망 모델은 많은 양의 메모리를 사용하게 된다. 하지만, 많은 수의 파라미터를 이용하여 생성된 인공지능 신경망 모델은 작은 크기의 인공지능 신경망 모델을 요구하는 전자 장치(예를 들면, 휴대용 단말기)에서 사용하기에는 적합하지 않은 문제점이 존재한다. 따라서, 인공지능 신경망 모델을 경량화 하여 구동할 필요가 존재하므로, 인공지능 신경망 모델을 압축하는 방 법에 대한 필요성이 존재한다. 종래의 컨볼루션 인공지능 신경망 모델을 압축하는 방법으로는 인공지능 신경망 모델의 각 레이어(Layer)에 대 해서 Low Rank Approximation (LRA)를 수행하는 방법이 존재한다. 행렬 근사화 (Low Rank Approximation, LRA)는 M×N의 2차원 행렬을 랭크(R)에 따라서 M×R의 2차원 행렬 및 R×N의 2차원 행렬로 분리함으로써 컨볼루 션 인공지능 신경망 모델을 압축하는 방법이다. 하지만, 컨볼루션 레이어(Layer)에 대해서 종래의 Low Rank Approximation (LRA)가 수행되는 경우, 인공지능 신경망 모델의 컨볼루션 구조에 대한 변형이 필요하기 때문에, 컨볼루션 연산에 대해서 기존의 컨볼루션 구조에 적합하게 구축된 하드웨어 및 소프트웨어를 이용하여 가속하지 못하는 문제가 발생된다."}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "개시된 실시예들은, 정확도 손실을 최소화 하면서, 압축률을 극대화하는 컨볼루션 인공지능 신경망 모델을 압축 하는 전자 장치 및 이를 이용한 컨볼루션 인공지능 신경망 모델을 압축하는 방법을 제공하고자 한다. 또한, 개시된 실시예들은 기존의 컨볼루션 구조에 적합하게 구축된 하드웨어 및 소프트웨어를 이용하여 컨볼루 션 연산의 가속이 가능한 컨볼루션 인공지능 신경망 모델을 압축하는 전자 장치 및 이를 이용한 컨볼루션 인공 지능 신경망 모델을 압축하는 방법을 제공하고자 한다. 본 실시예가 이루고자 하는 기술적 과제는 상기된 바와 같은 기술적 과제들로 한정되지 않는다."}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 기술적 과제를 달성하기 위한 기술적 수단으로서 개시된 적어도 하나의 컨볼루션 레이어 (Convolution layer)를 포함하는 컨볼루션 인공지능 신경망 (Convolutional Neural Network, CNN) 모델을 압축하는 전자 장 치는 적어도 하나의 명령어를 저장하는 메모리. 상기 적어도 하나의 명령어를 실행하는 프로세서를 포함하고, 상기 프로세서는 상기 적어도 하나의 명령어를 실행함으로써, 상기 컨볼루션 레이어의 컨볼루션 텐서 (Convolution Tensor)를 식별하고, 상기 컨볼루션 텐서의 모양에 기초하여 상기 컨볼루션 텐서를 타일링 (tiling)하는 방향을 결정하고, 상기 결정된 타일링하는 방법에 따라서, 상기 컨볼루션 텐서로부터 타일 행렬 (Tile matrix)을 생성하고, 상기 타일 행렬에 대해서 행렬 근사화(Low Rank Approximation, LRA)를 수행함으로 써, U행렬 및 V행렬을 생성하고 상기 U행렬을 재결합함으로써 U컨볼루션 텐서를 생성하고, 상기 V행렬을 재결합 함으로써 V컨볼루션 텐서를 생성할 수 있다. 상술한 기술적 과제를 달성하기 위한 기술적 수단으로서 개시된 전자 장치가 적어도 하나의 컨볼루션 레이어 (Convolution layer)를 포함하는 컨볼루션 인공지능 신경망 (Convolutional Neural Network, CNN) 모델을 압축 하는 방법은, 상기 컨볼루션 레이어의 컨볼루션 텐서(Convolution Tensor)를 식별하는 단계, 상기 컨볼루션 텐 서의 모양에 기초하여 상기 컨볼루션 텐서를 타일링(tiling)하는 방향을 결정하는 단계, 상기 결정된 타일링하 는 방법에 따라서, 상기 컨볼루션 텐서로부터 타일 행렬(Tile matrix)을 생성하는 단계, 상기 타일 행렬에 대해 서 행렬 근사화(Low Rank Approximation, LRA)를 수행함으로써, U행렬 및 V행렬을 생성하는 단계 및 상기 U행렬 을 재결합함으로써 U컨볼루션 텐서를 생성하고, 상기 V행렬을 재결합함으로써 V컨볼루션 텐서를 생성하는 단계 를 포함할 수 있다. 상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 컴퓨터로 읽을 수 있는 기록매체는 개시된 방법의 실 시예들 중에서 적어도 하나를 컴퓨터에서 실행시키기 위한 프로그램을 기록한 것일 수 있다. 상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 기록매체에 저장된 어플리케이션은 개시된 방법의 실 시예들 중에서 적어도 하나의 기능을 실행시키기 위한 것일 수 있다."}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 명세서는 본 발명의 권리범위를 명확히 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 실시할 수 있도록, 본 발명의 원리를 설명하고, 실시예들을 개시한다. 개시된 실시예들은 다양한 형태 로 구현될 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 본 명세서가 실시예들의 모든 요소들을 설명"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "하는 것은 아니며, 본 발명이 속하는 기술분야에서 일반적인 내용 또는 실시예들 간에 중복되는 내용은 생략한 다. 명세서에서 사용되는 ‘부’(part, portion)라는 용어는 프로세서 또는 회로와 같은 하드웨어 구성 (hardware component), 및/또는 프로세서와 같은 하드웨어 구성에 의해 실행되는 소프트웨어 구성(software component)일 수 있으며, 실시예들에 따라 복수개의 ‘부’가 하나의 요소(unit, element)로 구현되거나, 하나 의 ‘부’가 복수개의 요소들을 포함하는 것도 가능하다. 이하 첨부된 도면들을 참고하여 본 발명의 작용 원리및 실시예들에 대해 설명한다. 본 개시의 일부 실시예는 기능적인 블록 구성들 및 다양한 처리 단계들로 나타내어질 수 있다. 이러한 기능 블 록들의 일부 또는 전부는, 특정 기능들을 실행하는 다양한 개수의 하드웨어 및/또는 소프트웨어 구성들로 구현 될 수 있다. 예를 들어, 본 개시의 기능 블록들은 하나 이상의 마이크로프로세서들에 의해 구현되거나, 소정의 기능을 위한 회로 구성들에 의해 구현될 수 있다. 또한, 예를 들어, 본 개시의 기능 블록들은 다양한 프로그래 밍 또는 스크립팅 언어로 구현될 수 있다. 기능 블록들은 하나 이상의 프로세서들에서 실행되는 알고리즘으로 구현될 수 있다. 또한, 본 개시는 전자적인 환경 설정, 신호 처리, 및/또는 데이터 처리 등을 위하여 종래 기 술을 채용할 수 있다. “매커니즘”, “요소”, “수단” 및 “구성”등과 같은 용어는 넓게 사용될 수 있으며, 기계적이고 물리적인 구성들로서 한정되는 것은 아니다. 명세서 전체에서, 어떤 부분이 다른 부분과 \"연결\"되어 있다고 할 때, 이는 \"직접적으로 연결\"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 \"전기적으로 연결\"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 \"포함\"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아 니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 도면에 도시된 구성 요소들 간의 연결 선 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것일 뿐이다. 실제 장치에서는 대체 가능하거나 추가된 다양한 기능적인 연결, 물 리적인 연결, 또는 회로 연결들에 의해 구성 요소들 간의 연결이 나타내어질 수 있다. 또한, 본 명세서에서 사용되는 “제1” 또는 “제2” 등과 같이 서수를 포함하는 용어는 다양한 구성 요소들을 설명하는데 사용할 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들면, 본 명세서에서는 제 1 데이터, 제2 데이터를 기재하였으나, 이는 서로 다른 데이터임을 구분하기 위해서 사용한 것일 뿐이므로, 이 에 의해서 한정되어서는 안된다. 이하에서는 도면을 참조하여 실시 예들을 상세히 설명한다. 도 1은 전자 장치가 인공지능 신경망 모델을 압축하는 방법의 예시를 설명하는 도면이다. 도 1을 참조하면, 전자 장치는 인공지능 신경망 모델의 컨볼루션 레이어(layer)의 커널을 압축할 수 있다. 예를 들면, 전자 장치는 음성 합성 모델과 같이 1차원 컨볼루션 연산이 수행되거나, 영상 처리 모델과 같이 2차원 컨볼루션 연산이 수행되는 컨볼루션 레이어(layer)의 파라미터를 압축할 수 있다. 일 실시예에 따르면, 전자 장치는 인공지능 신경망을 포함하는 모바일 장치(예를 들면, 스마트폰, 태블릿PC 등), 범용 컴퓨터(PC, Personal Computer), 서버(Server)와 같은 연산 장치를 포함할 수 있다. 전자 장치(1 0)는 개시된 실시예로 인공지능 신경망을 압축하고, 압축된 인공지능 신경망을 이용하여 음성 합성 및 영상 처 리와 같은 기능을 수행할 수 있다. 또한, 전자 장치는 인공지능 신경망을 포함하는 서버와 네트워크를 통해서 데이터를 송수신 할 수 있는 모 바일 장치(예를 들면, 스마트폰, 태블릿PC 등), 범용 컴퓨터(PC, Personal Computer)와 같은 연산 장치를 포함 할 수 있다. 예를 들면, 서버는 개시된 실시예에 따라서 인공지능 신경망을 압축하고, 압축된 인공지능 신경망 을 모바일 장치로 전송할 수 있다. 모바일 장치는 압축된 인공지능 신경망을 이용하여, 음성 합성 및 영상 처 리와 같은 기능을 수행할 수 있다. 인공지능 신경망은 학습 데이터로서 입력된 복수개의 텍스트 데이터 및 이미지 데이터를 소정의 기준에 의해 학 습함으로써 생성된 것일 수 있다. 인공지능 신경망은 적어도 하나의 기능을 수행하도록 학습된 복수개의 모델 을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는 인공지능 신경망 모델을 압축하는 적어도 하나의 하드웨어를 포함할 수 있다. 인공지능 신경망 모델을 압축하는 적어도 하나의 하드웨어는 프로세서의 형태로 존재할 수 있다. 프로세 서는 범용적으로 이용되는 적어도 하나의 프로세서 (예를 들면, CPU, Application processor) 및 인공지능 신경 망 모델을 압축하는 기능을 수행하기 위하여 제작된 적어도 하나의 프로세서를 포함할 수 있다. 범용 프로세서 또는 인공지능 신경망 모델을 압축하는 기능을 수행하기 위하여 제작된 프로세서는 적어도 하나의 명령어를 실 행함으로써 인공지능 신경망 모델을 압축할 수 있다. 전자 장치는 인공지능 신경망 모델의 컨볼루션 레이어(layer)들의 각각의 커널(110a)을 압축함으로써, 압축 커널(110b)을 생성할 수 있다. 컨볼루션 레이어의 각각의 커널(110a)은 컨볼루션 텐서(Convolution Tensor)를포함할 수 있다. 컨볼루션 텐서(Convolution Tensor)는 컨볼루션 연산이 적용되는 고차원으로 확장된 행렬을 의 미한다. 이하에서는 3차원 또는 4차원 컨볼루션 텐서들을 예시로서 기재하였지만, 이에 한정될 것은 아니다. 압축 커널(110b)은 V커널 및 U커널을 포함할 수 있다. 전자 장치는 컨볼루션 텐서를 타일링함으로써, 타일 행렬을 생성할 수 있다. 예를 들면, 전자 장치는 3 차원 컨볼루션 텐서 또는 4차원 컨볼루션 텐서를 복수개의 2차원 서브 행렬들로 분리하고, 복수개의 2차원 서브 행렬들을 소정의 방향으로 타일링함으로써 타일 행렬을 생성할 수 있다. 타일 행렬은 컨볼루션 텐서가 분리된 복수개의 서브 행렬들이 소정의 방향으로 타일링 됨으로써 생성되는 2차원 행렬을 의미한다. 서브 행렬은 컨볼 루션 텐서를 구성하는 행렬을 의미한다. 일 실시예에 따르면, 전자 장치는 컨볼루션 텐서의 모양에 기초하여 컨볼루션 텐서를 타일링할 수 있다. 인공지능 신경망 모델의 압축률을 높이기 위하여, 전자 장치는 컨볼루션 텐서의 모양에 기초하여 복수개의 서브 행렬들을 세로 방향, 가로 방향 또는 양방향으로 타일링함으로써, 정방 행렬(Square Matrix)에 유사한 타 일 행렬(Tile matrix)을 생성할 수 있다. 컨볼루션 텐서를 정방 행렬에 가장 유사한 타일 행렬로 타일링함으로 써, 동일한 랭크(Rank)로 행렬 근사화(Low Rank Approximation, LRA)를 수행할 때, 높은 압축률로 컨볼루션 텐 서를 압축할 수 있다. 또는 컨볼루션 텐서를 정방 행렬에 가장 유사한 타일 행렬로 타일링함으로써, 동일한 압 축률로 행렬 근사화를 수행할 때, 높은 랭크로 컨볼루션 텐서를 압축할 수 있다. 전자 장치는 타일 행렬 중에서 공유 행렬을 식별할 수 있다. 공유 행렬은 복수개의 행렬들과 공통적으로 연산이 됨으로써 근사화된 타일 행렬이 구성되도록 하는 행렬을 의미한다. 예를 들면, 전자 장치는 서브 행렬 Mij가 i번째 U행렬과 j번째 V행렬의 곱으로 표현될 때, 서브 행렬들의 적어도 일부에 공통적으로 연산되는 U행렬 및 V행렬 중에서 적어도 하나를 공유 행렬로 식별할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 텐서를 타일링 하는 방법에 따라서, 공유 행렬을 식별할 수 있 다. 예를 들면, 전자 장치는 컨볼루션 텐서를 타일링 하는 방법에 따라서, 타일 행렬의 상단 행, 타일 행 렬의 좌측 열 중에서 적어도 하나를 공유 행렬로 식별할 수 있다. 전자 장치는 공유 행렬에 기초하여 타일 행렬에 대해서 행렬 근사화를 수행함으로써, U행렬 및 V행렬을 생 성할 수 있다. 전자 장치는 U행렬을 재결합함으로써 U컨볼루션 텐서를 생성하고, V행렬을 재결합함으로써 V컨볼루션 텐서를 생성할 수 있다. 전자 장치는 U컨볼루션 텐서를 포함하는 U커널과 V컨볼루션 텐서를 포함하는 V커널을 입력데이터와 컨볼루 션 연산을 수행함으로써, 출력 데이터를 획득할 수 있다. 개시된 실시예에 따르면, 전자 장치는 인공지능 신경망을 이용하여 추론(음성합성/영상처리)을 수행할 때, 입력 데이터에 대해서 V커널 및 U커널을 컨볼루션 연산을 수행함으로써, 입력 데이터을 커널(110a)을 컨볼루션 연산을 수행할 때와 동등한 성능의 출력 데이터를 획득할 수 있다. 또한, 개시된 실시예에 따르면, 전자 장치는 V커널 및 U커널을 이용하여 컨볼루션 연산으로 수행함으로써, 인공지능 신경망의 압축률을 극대화하고, 연산량을 줄일 수 있다. 또한, 개시된 실시예에 따르면, 전자 장치는 입력 데이터과 커널(110a)의 컨볼루션 연산을 수행하는 대신에, 입력 데이터와 V커널 및 U커널을 순차적으로 컨볼루션 연산으로 수행함으로써, 커널(110a)의 컨볼루션 구조에 적합하게 구축된 하드웨어 및 소프트웨어를 이용하여 컨볼루션 연산을 가속할 수 있다. 도 2는 일 실시예에 따른, 전자 장치가 인공지능 신경망 모델을 압축하는 방법의 순서도이다. 도 2를 참조하면, 전자 장치는 메모리에 저장된 적어도 하나의 명령어를 프로세서가 실행함으로써 단계 210 내지 단 계 290의 인공지능 신경망 모델을 압축하는 방법을 수행할 수 있다. 단계 210을 참조하면, 전자 장치는 인공지능 신경망 모델에 포함된 컨볼루션 레이어의 컨볼루션 텐서를 식 별할 수 있다. 일 실시예에 따르면, 전자 장치는 인공지능 신경망 모델을 획득할 수 있다. 예를 들면, 전자 장치는 메모리에 저장된 인공지능 신경망 모델을 독출함으로써, 인공지능 신경망 모델을 획득할 수 있다. 다른 예 를 들면, 전자 장치는 서버로부터 인공지능 신경망 모델을 수신함으로써, 인공지능 신경망 모델을 획득할 수 있다. 일 실시예에 따르면, 전자 장치는 인공지능 신경망 모델로부터 컨볼루션 텐서를 식별할 수 있다. 전자 장 치는 인공지능 신경망 모델의 구조를 식별함으로써, 인공지능 신경망 모델의 컨볼루션 레이어 및 컨볼루션 레이어에 포함된 컨볼루션 텐서를 식별할 수 있다. 예를 들면, 전자 장치는 1차원 컨볼루션 연산이 적용되 는 3차원 컨볼루션 텐서를 식별할 수 있다. 다른 예를 들면, 전자 징치는 2차원 컨볼루션 연산이 적용되는 4차원 컨볼루션 텐서를 식별할 수 있다. 일반적으로, 음성 합성에 이용되는 인공지능 신경망 모델은 1차원 컨 볼루션 연산이 수행되고, 영상 처리에 이용되는 인공지능 신경망 모델은 2차원 컨볼루션 연산이 수행된다. 단계 230을 참조하면, 전자 장치는 컨볼루션 텐서를 타일링하는 방향을 결정할 수 있다. 전자 장치는 컨볼루션 텐서를 입력 채널의 크기의 행과 출력 채널의 크기의 열로 구성된 복수개의 서브 행렬들로 분리하고, 복수개의 서브 행렬들을 타일링하는 방향을 결정할 수 있다. 전자 장치는 컨볼루션 텐서의 모양에 기초하여, 타일 행렬(Tile matrix)이 정방 행렬(Square Matrix)에 유사하도록, 복수개의 서브 행렬들을 세로 방 향, 가로 방향 또는 양방향으로 타일링할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 텐서를 복수개의 2차원 서브 행렬로 분리할 수 잇다. 예를 들 면, 전자 장치는 3차원 컨볼루션 텐서를 K개의 I×O (I는 입력 채널의 크기이고, O는 출력 채널의 크기이다)의 2차원 행렬들로 분리할 수 있다. 다른 예를 들면, 전자 장치는 4차원 컨볼루션 텐서를 Kx×Ky 개의 I×O 의 2차원 행렬들로 분리할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 텐서의 입력 채널의 크기, 컨볼루션 텐서의 출력 채널의 크기, 컨볼루션 텐서가 구성하는 컨볼루션 커널의 열의 개수, 컨볼루션 커널의 행의 개수 중에서 적어도 하나에 기초 하여 복수개의 서브 행렬들을 타일링하는 방향을 결정할 수 있다. 예를 들면, 전자 장치는 컨볼루션 텐서의 입력 채널의 크기와 컨볼루션 텐서의 출력 채널의 크기를 비교한 결과에 기초하여, 3차원 컨볼루션 텐서로부터 분리된 복수개의 서브 행렬들을 타일링하는 방향을 결정할 수 있 다. 구체적으로, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기보다 작은 결과에 기초하여, 복수개의 서브 행렬들을 세로 방향으로 타일링 하도록 결정할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기보다 큰 결과에 기초하여, 복수개의 서브 행렬들을 가로 방향으로 타일링 하도록 결정할 수 있다. 다른 예를 들면, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값과 입 력 채널의 크기 대비 출력 채널의 크기의 비율을 비교한 결과에 기초하여, 4차원 컨볼루션 텐서로부터 분리된 복수개의 서브 행렬들을 타일링하는 방향을 결정할 수 있다. 구체적으로, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값이 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 복수개의 서브 행렬들을 세로 방향으로 타일링하도록 결정할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 큰 결과에 기초하여, 복수개의 서브 행렬들을 가로 방향으로 타 일링하도록 결정할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값이 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 크고, 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에 서 큰 값의 역수가 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 복수개의 서브 행렬들을 컨볼루션 커널의 열의 개수만큼 가로 방향으로 타일링하고, 컨볼루션 커널의 행의 개수만큼 세로 방향 으로 타일링하거나, 복수개의 서브 행렬들을 컨볼루션 커널의 열의 개수만큼 세로 방향으로 타일링하고, 컨볼루 션 커널의 행의 개수만큼 가로 방향으로 타일링하도록 결정할 수 있다. 단계 250을 참조하면, 전자 장치는 컨볼루션 텐서로부터 타일 행렬을 생성할 수 있다. 일 실시예에 다르면, 전자 장치는 단계 230에서 결정한 방향에 맞게 복수개의 2차원 서브 행렬들을 타일링 함으로써, 타일 행렬을 생성할 수 있다. 예를 들면, 전자 장치는 1차원 컨볼루션 연산이 수행되는 3차원 컨볼루션 텐서로부터 분리한 IxO의 2차원 서브 행렬들을 세로 방향으로 타일링함으로써, (I*K)×O 타일 행렬을 생성할 수 있다. 또한, 전자 장치는 IxO의 2차원 서브 행렬들을 세로 방향으로 타일링함으로써, I×(K*O) 타일 행렬을 생성할 수 있다. 예를 들면, 전자 장치는 2차원 컨볼루션 연산이 수행되는 4차원 컨볼루션 텐서로부터 분리한 I×O(I는 입 력 채널의 개수이고, O는 출력 채널의 개수이다)의 2차원 서브 행렬들을 세로 방향으로 타일링 함으로써, I(입 력 채널의 개수), Kx(컨볼루션 커널의 열의 개수) 및 Ky(컨볼루션 커널의 행의 개수)를 곱한 값(I*Kx*Ky)의 행 과 O(출력 채널의 개수)열인 (I*Kx*Ky)×O 타일 행렬을 생성할 수 있다. 또한, 전자 장치는 IxO의 2차원 서브 행렬들을 가로 방향으로 타일링 함으로써, I(입력 채널의 개수)행과 O(출력 채널의 개수), Kx(컨볼루션 커 널의 열의 개수) 및 Ky(컨볼루션 커널의 행의 개수)를 곱한 값(Kx*Ky*O)의 열인 I×(Kx*Ky*O) 타일 행렬을 생성할 수 있다. 또한, 전자 장치는 IxO의 2차원 서브 행렬들을 양방향으로 타일링 함으로써, I(입력 채널 의 개수)와 Ky(컨볼루션 커널의 행의 개수)의 곱인 (I*Ky)행과 O(출력 채널의 개수)와 Kx(컨볼루션 커널의 열의 개수)의 곱인 (O*Kx)열인 (I*Ky)×(O*Kx) 타일 행렬을 생성할 수 있다. 또는, 전자 장치는 I(입력 채널의 개수)와 Kx(컨볼루션 커널의 열의 개수)의 곱인 (I*Kx)행과 O(출력 채널의 개수)와 Ky(컨볼루션 커널의 행의 개 수)의 곱인 (O*Ky)열인 (I*Kx)×(O*Ky) 타일 행렬을 생성할 수 있다. 단계 270을 참조하면, 전자 장치는 타일 행렬에 대해서 행렬 근사화를 수행함으로써, U행렬 및 V행렬을 생 성할 수 있다. 전자 장치는 타일 행렬 중에서 공유 행렬을 식별하고, 공유 행렬에 기초하여 타일 행렬에 대 해서 행렬 근사화를 수행할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 텐서를 타일링 하는 방법에 따라서, 공유 행렬을 식별할 수 있 다. 일 실시예에 따르면, 전자 장치는 컨볼루션 텐서의 입력 채널의 크기, 컨볼루션 텐서의 출력 채널의 크기, 컨볼루션 텐서가 구성하는 컨볼루션 커널의 열의 개수, 컨볼루션 커널의 행의 개수 중에서 적어도 하나에 기초 하여, 공유 행렬을 식별할 수 있다. 예를 들면, 전자 장치는 컨볼루션 텐서의 입력 채널의 크기와 컨볼루션 텐서의 출력 채널의 크기를 비교한 결과에 기초하여, 3차원 컨볼루션 텐서가 타일링된 타일 행렬로부터 공유 행렬을 식별할 수 있다. 구체적으로, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기보다 작은 결과에 기초하여, 타일 행렬의 상단 행을 공유 행렬로 식별할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기보다 큰 결과에 기초하여, 타일 행렬의 좌측 열을 공유 행렬로 식별할 수 있다. 다른 예를 들면, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값과 입 력 채널의 크기 대비 출력 채널의 크기의 비율을 비교한 결과에 기초하여, 4차원 컨볼루션 텐서가 타일링된 타 일 행렬로부터 공유 행렬을 식별할 수 있다. 구체적으로, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값이 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 타일 행렬의 상단 행을 공유 행렬로 식 별할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 큰 결과에 기초하여, 타일 행렬의 좌측 열을 공유 행렬로 식별 할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값이 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 크고, 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에 서 큰 값의 역수가 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 타일 행렬의 상 단 행 및 타일 행렬의 좌측 열을 공유 행렬로 식별할 수 있다. 전자 장치는 식별된 공유 행렬에 기초하여, 타일 행렬에 대해서 행렬 근사화를 수행할 수 있다. 예를 들면, 전자 장치는 alternative least square, singular value decomposition, sudo inverse와 같은 행렬 근사화 알고리즘을 수행함으로써, 2차원 U행렬 및 2차원 V행렬을 생성할 수 있다. 단계 290을 참조하면, 전자 장치는 U행렬로부터 U컨볼루션 텐서를 생성하고, V행렬로부터 V컨볼루션 텐서를 생성할 수 있다. 예를 들면, 전자 장치는 2차원 U행렬을 재결합함으로써 4차원 U컨볼루션 텐서를 생성하고, 2차원 V행렬을 재결합함으로써 4차원 V컨볼루션 텐서를 생성할 수 있다. 생성된 U컨볼루션 텐서 및 V컨볼루션 텐서는 독립된 컨볼루션 커널이다. U컨볼루션 텐서 및 V컨볼루션 텐서은 커널(110a)의 컨볼루션 구조가 유지된 채 컨볼루션 연산이 수행된다.도 3은 일 실시예에 따른, 전자 장치가 컨볼루션 텐서를 타일링하는 방법의 예시를 설명하는 도면이다. 도 3을 참조하면, 전자 장치는 컨볼루션 텐서를 구성하는 서브 행렬을 타일링하는 방향을 결정할 수 있다. 전자 장치는 인공지능 신경망 모델의 압축률을 높이기 위해서 정방 행렬(Square Matrix)에 유사한 타일 행 렬을 생성하도록 서브 행렬(311a, 311b, 311c)들을 세로 방향으로 타일링 할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기 보다 작은 결과에 기초하여, 3차원 컨볼루션 텐서로부터 분리된 복수개의 서브 행렬들을 세로 방향으로 타일링 함으로써, (I*K)×O 의 타일 행렬을 생성할 수 있다. 일 실시예에 따르면, 전자 장치는, 수학식 1과 같이, 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값이 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율보다 작은 결과에 기초하 여, 4차원 컨볼루션 텐서로부터 분리된 서브 행렬(311a, 311b, 311c)들을 세로 방향으로 타일링함으로써, (I*Kx*Ky)×O 의 타일 행렬을 생성할 수 있다. 구체적으로, 전자 장치는 I×O(I는 입력 채널의 개수이 고, O는 출력 채널의 개수이다)의 2차원 서브 행렬들을 세로 방향으로 Kx(컨볼루션 커널의 열의 개수) 및 Ky(컨 볼루션 커널의 행의 개수)를 곱한 값의 개수만큼 타일링 함으로써, (I*Kx*Ky)×O 의 타일 행렬을 생성할 수 있다. 수학식 1"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "I는 입력 채널의 크기이고, O는 출력 채널의 크기이며, Kx는 컨볼루션 커널의 열의 개수이고, Ky는 컨볼루션 커 널의 행의 개수이고, max(Kx, Ky)는 컨볼루션 커널의 열의 개수와 컨볼루션 커널의 행의 개수 중에서 큰 값이다. 도 4는 일 실시예에 따른, 전자 장치가 컨볼루션 텐서를 타일링하는 방법의 예시를 설명하는 도면이다. 도 4를 참조하면, 전자 장치는 인공지능 신경망 모델의 압축률을 높이기 위해서 정방 행렬(Square Matrix) 에 유사한 타일 행렬을 생성하도록 서브 행렬(411a, 411b, 411c)들을 가로 방향으로 타일링 할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기 보다 큰 결과에 기초하여, 3차원 컨볼루션 텐서로부터 분리된 복수개의 서브 행렬들을 가로 방향으로 타일링함 으로써, I×(K*O) 의 타일 행렬을 생성할 수 있다. 일 실시예에 따르면, 전자 장치는, 수학식 2와 같이, 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값의 역수가 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율보다 큰 결과에 기 초하여, 4차원 컨볼루션 텐서로부터 분리된 서브 행렬(411a, 411b, 411c)들을 가로 방향으로 타일링함으로써, I ×(Kx*Ky*O) 타일 행렬을 생성할 수 있다. 구체적으로, 전자 장치는 I×O의 2차원 서브 행렬들을 가로 방향 으로 Kx(컨볼루션 커널의 열의 개수) 및 Ky(컨볼루션 커널의 행의 개수)를 곱한 값의 개수만큼 타일링 함으로써, I×(Kx*Ky*O) 의 타일 행렬을 생성할 수 있다. 수학식 2"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "O는 출력 채널의 크기이고, I는 입력 채널의 크기이며, Kx는 컨볼루션 커널의 열의 개수이고, Ky는 컨볼루션 커 널의 행의 개수이고, max(Kx, Ky)는 컨볼루션 커널의 열의 개수와 컨볼루션 커널의 행의 개수 중에서 큰 값이다. 도 5는 일 실시예에 따른, 전자 장치가 컨볼루션 텐서를 타일링하는 방법의 예시를 설명하는 도면이다. 도 5를 참조하면, 전자 장치는 인공지능 신경망 모델의 압축률을 높이기 위해서 정방 행렬(Square Matrix) 에 유사한 타일 행렬을 생성하도록 서브 행렬(511a, 511b, 511c, 511d)들을 양방향으로 타일링 할 수 있다. 일 실시예에 따르면, 전자 장치는 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값 이 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 크고, 컨볼루션 커널의 열의 개수 및 컨볼루션 커널의 행의 개수 중에서 큰 값의 역수가 입력 채널의 크기 대비 출력 채널의 크기의 비율보다 작은 결과에 기초하여, 4차원 컨볼루션 텐서로부터 분리된 서브 행렬(511a, 511b, 511c, 511d)들을 양방향으로 타일링함으로써, (I*K y)×(O*Kx) 또는 (I*Kx)×(O*Ky)타일 행렬을 생성할 수 있다. 구체적으로, 전자 장치는 IxO의 2차원 서브 행렬들을 가로방향으로 Kx개, 세로 방향으로 Ky개 타일링 함으로써, (I*Ky)×(O*Kx) 타일 행렬을 생성할 수 있다. 또는 전자 장치는 IxO의 2차원 서브 행렬들을 가로방향으로 Ky개, 세로 방향으로 Kx개 타일링 함 으로써, (I*Kx)×(O*Ky) 타일 행렬을 생성할 수 있다. 전자 장치는 (I*Ky)×(O*Kx) 타일 행렬과 (I*Kx)× (O*Ky) 타일 행렬 중에서 정방형에 더 유사한 행렬을 선택하여 U행렬 및 V행렬을 생성하는데 이용할 수 있다. 일 실시예에 따르면, 전자 장치는, 수학식 3과 같이, 컨볼루션 커널의 열의 개수(Kx)만큼 서브 행렬(511a, 511b, 511c)을 가로 방향으로 타일링 한 후, 다시 다음 행의 처음부터 서브 행렬(511d)을 가로 방향으로 타일링 함으로써, 타일 행렬을 생성할 수 있다. 수학식 3"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "O는 출력 채널의 크기이고, I는 입력 채널의 크기이며, Kx는 컨볼루션 커널의 열의 개수이고, Ky는 컨볼루션 커 널의 행의 개수이고, max(Kx, Ky)는 컨볼루션 커널의 열의 개수와 컨볼루션 커널의 행의 개수 중에서 큰 값이다. 도 6 내지 도 8은 일 실시예에 따른, 전자 장치가 타일 행렬 중에서 공유 행렬을 식별하는 방법의 예시를 설명 하는 도면이다. 구체적으로, 도 6는 타일 행렬의 상단 행을 공유 행렬로 식별하는 것을 설명하는 도면이고, 도 7은 타일 행렬의 좌측 열을 공유 행렬로 식별하여 행렬 근사화를 수행하는 방법을 설명하는 도면이고, 도 8은 타일 행렬의 상단 행들(820a, 820b, 820c) 및 좌측 열들(830a, 830b, 830c)을 공유 행렬로 식별하여 행렬 근사화를 수행하는 방법을 설명하는 도면이다. 타일 행렬을 구성하는 서브 행렬들은 타일 행렬의 소정의 행과 열의 곱셈으로 표현될 수 있다. 예를 들면, 타 일 행렬의 서브 행렬(Mij)은 i번째 U행렬(Ui)과 j번째 V행렬(Vj)의 곱셈으로 표현될 수 있다. 전자 장치는 서브 행렬들을 표현할 때 공통적으로 연산되는 행렬인 공유 행렬을 타일 행렬로부터 식별할 수 있다. 전자 장치는 공유 행렬을 이용하여 행렬 근사화를 수행함으로써, 커널(110a)의 컨볼루션 구조를 유지 하면서, 인공지능 신경망의 압축률을 극대화하고, 연산량을 줄일 수 있다. 일 실시예에 따르면, 전자 장치는 서브 행렬들을 타일링하는 방향에 기초하여, 타일 행렬 중에서 공유 행렬 을 식별할 수 있다. 예를 들면, 전자 장치는 서브 행렬들을 세로 방향으로 타일링하는 것에 기초하여, 타 일 행렬의 상단 행을 공유 행렬로 식별할 수 있다. 다른 예를 들면, 전자 장치는 서브 행렬들을 가로 방향 으로 타일링하는 것에 기초하여, 타일 행렬의 좌측 열을 공유 행렬로 식별할 수 있다. 다른 예를 들면, 전자 장치는 서브 행렬들을 양방향으로 타일링하는 것에 기초하여, 타일 행렬의 상단 행 및 좌측 열을 공유 행렬 로 식별할 수 있다. 도 6을 참조하면, 전자 장치는 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값이 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율보다 작은 결과에 기초하여, 4차원 컨볼루션 텐 서로부터 분리된 서브 행렬들(611a, 611b, 611c)을 세로 방향으로 타일링함으로서 타일 행렬을 생성할 수 있다. 서브 행렬(611a)은 타일 행렬의 상단의 행 과 타일 행렬의 좌측 열(630a)의 곱셈으로 표현되고, 서브 행렬(611b)은 타일 행렬의 상단의 행과 타일 행렬의 좌측 열(630b)의 곱셈으로 표현되고, 서브 행렬(611c)은 타일 행렬의 상단의 행과 타일 행렬의 좌측 열(630c)의 곱셈으로 표현될 수 있다. 즉, 타일 행렬의 좌측 열들(630a, 630b, 630c)의 각각에 타일 행렬의 상단의 행을 곱셈 연산 됨으로써, 서브 행렬들(611a, 611b, 611c)의 각각이 표현될 수 있다. 따라서, 타일 행렬의 상단의 행은 서브 행렬들(611a, 611b, 611c)을 표현하는데 공통적으로 연산되는 행렬이므로, 전자 장치는 서브 행렬들(611a, 611b, 611c)이 세로 방향으로 타일링 된 것에 기초하여, 타일 행렬의 상단의 행을 공유 행렬로 식별할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기보다 작은 결과 에 기초하여, 3차원 컨볼루션 텐서가 세로 방향으로 타일링 됨으로써 생성된 타일 행렬의 상단 행을 공유 행렬 로 식별할 수 있다. 도 7을 참조하면, 전자 장치는 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값의 역수가 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율보다 큰 결과에 기초하여, 4차원 컨볼루 션 텐서로부터 분리된 서브 행렬들(711a, 711b, 711c)을 가로 방향으로 타일링함으로써 타일 행렬을 생성 할 수 있다. 서브 행렬(711a)은 타일 행렬의 상단의 행(730a)과 타일 행렬의 좌측 열의 곱셈으로 표현되고, 서브 행렬(711b)은 타일 행렬의 상단의 행(730b)과 타일 행렬의 좌측 열의 곱셈으로 표현되고, 서브 행렬(711c)은 타일 행렬의 상단의 행(730c)과 타일 행렬의 좌측 열의 곱셈으로 표현될 수 있다. 즉, 타일 행렬의 상단의 행들(730a, 730b, 730c)의 각각에 타일 행렬의 좌측 열이 곱셈 연산 됨으로써, 서브 행렬들(711a, 711b, 711c)의 각각이 표현될 수 있다. 따라서, 타일 행렬의 좌측 열은 서브 행렬들(711a, 711b, 711c)을 표현하는데 공통적으로 연산되는 행렬이므로, 전자 장치는 서브 행렬들(711a, 711b, 711c)이 가로 방향으로 타일링 된 것에 기초하여, 타일 행렬의 좌측 열을 공유 행렬로 식별할 수 있다. 또한, 전자 장치는 컨볼루션 커널의 입력 채널의 크기가 컨볼루션 커널의 출력 채널의 크기보다 큰 결과에 기초하여, 3차원 컨볼루션 텐서가 가로 방향으로 타일링 됨으로써 생성된 타일 행렬의 좌측 열을 공유 행렬로 식별할 수 있다. 도 8을 참조하면, 전자 장치는 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값이 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율보다 크고, 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값의 역수가 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율 보다 작은 결과에 기초하여, 4차원 컨볼루션 텐서로부터 분리된 서브 행렬들(811a, 811b, 811c)을 양방향으로 타일링함으로써 타일 행렬을 생성할 수 있다. 서브 행렬(811a)은 타일 행렬의 상단의 행(820a)과 타일 행렬의 좌측 열(830a)의 곱셈으로 표현되고, 서브 행렬(811b)은 타일 행렬의 상단의 행(820b)과 타일 행렬의 좌측 열(830a)의 곱셈으로 표현되고, 서브 행렬(811c)은 타일 행렬의 상단의 행(820a)과 타일 행렬의 좌측 열(830b)의 곱셈으로 표현될 수 있다. 즉, 타일 행렬의 상단의 행들(820a, 820b, 820c)의 각각에 타일 행렬의 좌측 열들(830a, 830b, 830c)을 곱셈 연산 됨으로써, 타일 행렬들의 서브 행렬들의 각각이 표현될 수 있다. 따라서, 타일 행렬의 상단의 행들(820a, 820b, 820c)과 타일 행렬의 좌측 열들(830a, 830b, 830c)은 타일 행렬의 서브 행렬들을 표현하는데 공통적으로 연산되는 행렬이므로, 전자 장치는 서브 행렬들이 양방향으로 타일링 된 것에 기초하여, 타일 행렬의 상단의 행들(820a, 820b, 820c)과 타일 행렬의 좌 측 열들(830a, 830b, 830c)을 공유 행렬로 식별할 수 있다. 도 9 내지 도 11은 일 실시예에 따른, 전자 장치가 공유 행렬을 이용하여 U행렬 및 V행렬을 생성하는 방법의 예 시를 설명하는 도면이다. 구체적으로, 도 9는 타일 행렬의 상단 행을 공유 행렬로 식별하여 행렬 근 사화를 수행하는 방법을 설명하는 도면이고, 도 10은 타일 행렬의 좌측 열을 공유 행렬로 식별하여 행렬 근사화를 수행하는 방법을 설명하는 도면이고, 도 11은 타일 행렬의 상단 행(1020a) 및 좌측 열 (1020b)을 공유 행렬로 식별하여 행렬 근사화를 수행하는 방법을 설명하는 도면이다. 전자 장치는 M×N의 2차원 행렬에 대해서 랭크(R)에 따라서 행렬 근사화를 수행함으로써, M×R의 2차원 행 렬 및 R×N의 2차원 행렬을 획득할 수 있다. 즉, 전자 장치는 타일 행렬에 대해서 행렬 근사화를 수행함으로써, U행렬과 V행렬을 획득할 수 있다. 전자 장치는 커널(110a)의 컨볼루션 구조를 유지하면서, 인공지능 신경망의 압축률을 극대화하고, 연산량을 줄이기 위해서 공유 행렬을 이용하여 행렬 근사화를 수행할 수 있다. 도 9를 참조하면, 전자 장치는 타일 행렬의 상단 행을 공유 행렬로 식별하여 행렬 근사화를 수행 할 수 있다. 전자 장치는 타일 행렬에 대해서 행렬 근사화를 수행함으로써, R×O의 U행렬 및 Kx*Ky개의 I×R의 V행렬을 획득할 수 있다. 전자 장치는 공유 행렬인 타일 행렬의 상단 행(92 0)로부터 U행렬을 획득할 수 있다. 또한, 전자 장치는 공유 행렬과 곱셈 연산을 수행하는 타일 행렬 의 좌측 열들(930a, 930b, 930c)로부터 V행렬을 획득할 수 있다. 도 10을 참조하면, 전자 장치는 타일 행렬의 좌측 열을 공유 행렬로 식별하여 행렬 근사화를 수행할 수 있다. 전자 장치는 타일 행렬에 대해서 행렬 근사화를 수행함으로써, I×R의 V행렬 및 Kx*Ky개의 R×O의 U행렬을 획득할 수 있다. 전자 장치는 공유 행렬인 타일 행렬의 좌측 열 로부터 V행렬을 획득할 수 있다. 또한, 전자 장치는 공유 행렬과 곱셈 연산을 수행하는 타일 행렬의 상단 행들(1030a, 1030b, 1030c)로부터 U행렬을 획득할 수 있다. 도 11을 참조하면, 전자 장치는 타일 행렬의 상단 행(1120a) 및 좌측 열(1120b)을 공유 행렬로 식별 하여 행렬 근사화를 수행할 수 있다. 전자 장치는 타일 행렬에 대해서 행렬 근사화를 수행함으로써, Ky개의 I×R의 V행렬 및 Kx개의 R×O의 U행렬을 획득할 수 있다. 전자 장치는 공유 행렬인 타 일 행렬의 좌측 열들(1120b)로부터 V행렬을 획득할 수 있다. 또한, 전자 장치는 공유 행렬인 타일 행렬의 상단 행들(1120a)로부터 U행렬을 획득할 수 있다. 또한, 전자 장치는 U행렬(940, 1050, 1150)을 재결합함으로써 U컨볼루션 텐서(960, 1070, 1170)를 생성하 고, V행렬(950, 1040, 1140)을 재결합함으로써 V컨볼루션 텐서(970, 1060, 1160)를 생성할 수 있다. 예를 들면, 전자 장치는 컨볼루션 텐서를 복수개의 2차원 서브 행렬로 분리하는 순서의 역순으로 U행렬(940, 1050, 1150) 및 V행렬(950, 1040, 1140)의 각각을 결합함으로써, U컨볼루션 텐서(960, 1070, 1170) 및 V컨볼루 션 텐서(970, 1060, 1160)를 생성할 수 있다. 수학식 4 내지 수학식 24를 참조하면, U컨볼루션 텐서(960, 1070, 1170)와 V컨볼루션 텐서(970, 1060, 1160)의 컨볼루션 연산 구조가 유지된다. 전자 장치는 컨볼루션 연산을 수행하도록 설계 및 구축된 하드웨어 및 소 프트웨어를 이용하여 입력 데이터와 U컨볼루션 텐서(960, 1070, 1170) 및 V컨볼루션 텐서(970, 1060, 1160)의 컨볼루션 연산을 수행할 수 있다. 컨볼루션 연산은 수학식 4와 같은 구조로 표현할 수 있다. 즉, 전자 장치는 하드웨어 및 소프트웨어를 이용 하여 수학식 4와 같은 구조의 연산을 가속할 수 있다. 수학식 4"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 6, "content": "o는 출력 채널의 크기이고, i는 입력 채널의 크기이며, kt 및 ks는 커널 인덱스이고, W는 4차원 컨볼루션 텐서를 의미하고, Yo는 컨볼루션 연산 결과의 출력값이다. 수학식 4의 W컨볼루션 텐서는 수학식 5와 같이 U컨볼루션 텐서와 V컨볼루션 텐서로 근사화될 수 있다. 수학식 5 수학식 5이 수학식 4에 적용되면, 수학식 4는 수학식 6으로 표현된다. 수학식 6"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 7, "content": "수학식 6은 수학식 4와 같은 구조로 표현되었기 때문에, 컨볼루션 연산 구조가 유지된다. 따라서, W컨볼루션 텐서가 U컨볼루션 텐서 및 V컨볼루션 텐서로 대치된 경우에도, 전자 장치는 하드웨어 및 소프트웨어를 이용 하여 컨볼루션 연산을 가속할 수 있다. 한편, 전자 장치가 타일 행렬의 좌측 열을 공유 행렬로 식별한 경우, 수학식 4의 W컨볼루션 텐서는 수학식 7와 같이 U컨볼루션 텐서와 V컨볼루션 텐서로 근사화될 수 있다. 수학식 7"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 8, "content": "수학식 7이 수학식 4에 적용되면, 수학식 4는 수학식 8로 표현된다. 수학식 8"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 9, "content": "또한, 수학식 8의 U컨볼루션 텐서는 커널 인덱스인 kt, ks와 무관하므로, 수학식 8은 수학식 9와 같이 표현될 수 있다. 수학식 9"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 10, "content": "한편, 컨볼루션 연산 구조를 갖는 Lr은 수학식 10과 같이 정의될 수 있다. 수학식 10"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 11, "content": "수학식 10이 수학식 9에 적용되면, 수학식 10은 수학식 11로 표현될 수 있다. 수학식 11"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 12, "content": "또한, 수학식 11은 수학식 12로 표현될 수 있다. 수학식 12"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 13, "content": "수학식 12는 수학식 4와 같은 구조로 표현되었기 때문에, 컨볼루션 연산 구조가 유지된다. 따라서, 타일 행렬 의 좌측 열이 공유 행렬로 식별된 경우에도, 전자 장치는 하드웨어 및 소프트웨어를 이용하여 컨볼루션 연 산을 가속할 수 있다. 한편, 전자 장치가 타일 행렬의 좌측 열을 공유 행렬로 식별한 경우, 수학식 4의 W컨볼루션 텐서는 수학식 13과 같이 U컨볼루션 텐서와 V컨볼루션 텐서로 근사화될 수 있다. 수학식 13"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 14, "content": "수학식 13이 수학식 4에 적용되면, 수학식 4는 수학식 14로 표현된다. 수학식 14"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 15, "content": "한편, Lr은 수학식 15와 같이 정의될 수 있다. 수학식 15"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 16, "content": "수학식 15이 수학식 14에 적용되면, 수학식 14는 수학식 16로 표현된다. 수학식 16"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 17, "content": "수학식 16은 수학식 4와 같은 구조로 표현되었다. 한편, 수학식 15는 수학식 17로 표현될 수 있다. 수학식 17"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 18, "content": "수학식 17도 수학식 4와 같은 구조로 표현되었다. 즉, 수학식 16과 수학식 17은 수학식 4와 같은 구조로 표현되었기 때문에, 컨볼루션 연산 구조가 유지된다. 따 라서, 타일 행렬의 상단 행이 공유 행렬로 식별된 경우에도, 전자 장치는 하드웨어 및 소프트웨어를 이용하 여 컨볼루션 연산을 가속하여 수행할 수 있다. 한편, 타일 행렬의 좌측 열 및 상단 행을 함께 공유 행렬로 식별한 경우, 수학식 4의 W컨볼루션 텐서는 수학식 18과 같이 U컨볼루션 텐서와 V컨볼루션 텐서로 근사화될 수 있다. 수학식 18"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 19, "content": "수학식 18이 수학식 4에 적용되면, 수학식 4는 수학식 19로 표현된다. 수학식 19"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 20, "content": "또한, 수학식 19의 U컨볼루션 텐서는 커널 인덱스인 ks와 무관하므로, 수학식 19는 수학식 20과 같이 표현될 수 있다. 수학식 20"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 21, "content": "한편, Lr은 수학식 21과 같이 정의될 수 있다. 수학식 21"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 22, "content": "수학식 21이 수학식 20에 적용되면, 수학식 20은 수학식 22로 표현된다. 수학식 22"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 23, "content": "또한, 수학식 22는 수학식 23과 같이 표현될 수 있다. 수학식 23"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 24, "content": "수학식 23 은 수학식 4와 같은 구조로 표현되었다. 한편, 수학식 21은 수학식 24로 표현될 수 있다. 수학식 24"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 25, "content": "수학식 24도 수학식 4와 같은 구조로 표현되었다. 즉, 수학식 23과 수학식 24은 수학식 4와 같은 구조로 표현되었기 때문에, 컨볼루션 연산 구조가 유지된다. 따 라서, 타일 행렬의 좌측 열 및 상단 행이 공유 행렬로 식별된 경우에도, 전자 장치는 하드웨어 및 소프트웨 어를 이용하여 컨볼루션 연산을 가속하여 수행할 수 있다. 전자 장치는 V컨볼루션 텐서(970, 1060, 1160)와 U컨볼루션 텐서(960, 1070, 1170)에 대해서 컨볼루션 연 산을 수행함으로써, 인공지능 신경망의 압축률을 극대화하고, 연산량을 줄일 수 있다. 구체적으로, 컨볼루션 레이어를 압축하는 경우, 컨볼루션 레이어가 압축되지 않은 제1 케이스, 종래의 행렬 근 사화가 수행된 제2 케이스, 본원의 도 3, 도 6 및 도 9의 실시예에 따라서 행렬 근사화가 수행된 제3 케이스, 본원의 도 4, 도 7 및 도 10의 실시예에 따라서 행렬 근사화가 수행된 제4 케이스 및 본원의 도 5, 도 8 및 도 11의 실시예에 따라서 행렬 근사화가 수행된 제5 케이스에 대해서 커널의 크기 및 컨볼루션 연산량(MACs)은 표 1과 같이 나타낼 수 있다. 표 1"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 26, "content": "여기서, R은 랭크이고, I는 입력 채널의 크기이고, O는 출력 채널의 크기이고, Kx는 컨볼루션 커널의 열의 개수 이고, Ky는 컨볼루션 커널의 행의 개수이고, S는 입력의 높이이고, T는 입력의 너비를 의미한다. T는 250이고, I는 512이며, O는 1024이고, Kx는 3이고, Ky는 1이고, R은 128인 TTS 음성 합성 모델의 1차원 컨 볼루션 계층을 압축하는 경우, 제1 케이스 내지 제4 케이스의 각각의 커널의 크기 및 컨볼루션 연산량을 비교하 면 표 2와 같다. 표 2"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 27, "content": "제3 케이스는 3차원 컨볼루션 텐서를 분리하여 세로 방향으로 타일링 하고, 타일 행렬의 상단 행을 공유 행렬로 식별하여 행렬 근사화를 수행한 것이다. 제4 케이스는 3차원 컨볼루션 텐서를 분리하여 가로 방향으로 타일링 하고, 타일 행렬의 좌측 열을 공유 행렬로 식별하여 행렬 근사화를 수행한 것이다. 출력 채널의 크기(O)가 입력 채널의 크기(I)보다 크다. 따라서, 제3 케이스의 경우가 다른 케이스보다 커널의 크기가 작으며, 컨볼루션 연산량도 적음을 알 수 있다. 특히, 제3 케이스를 제1 케이스와 비교하면, 제1 케이 스의 커널의 크기 및 컨볼루션 연산량의 각각이 제3 케이스의 커널의 크기 및 컨볼루션 연산량의 각각의 4.8배 이다. 또한, 제3 케이스를 제2 케이스와 비교하면, 제2 케이스의 커널의 크기 및 컨볼루션 연산량의 각각이 제 3 케이스의 커널의 크기 및 컨볼루션 연산량의 각각의 2.7배이다. T는 256이고, S는 256이고, I는 512이며, O는 1024이고, Kx는 3이고, Ky는 3이고, R은 128인 영상 처리 모델의 2차원 컨볼루션 계층을 압축하는 경우, 제1 케이스 내지 제5 케이스의 각각의 커널의 크기 및 컨볼루션 연산량을 비교하면 표 3과 같다. 표 3"}
{"patent_id": "10-2020-0156922", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 28, "content": "컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값(Kx=3)이 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율(1024/512=2)보다 크다. 또한, 컨볼루션 커널의 열의 개수(Kx) 및 컨볼루션 커널의 행의 개수(Ky) 중에서 큰 값(Kx=3)의 역수가 입력 채널의 크기(I) 대비 출력 채널의 크기(O)의 비율 (1024/512=2)보다 작다. 따라서, 제5 케이스의 경우가 다른 케이스보다 커널의 크기가 작으며, 컨볼루션 연산량도 적음을 알 수 있다. 특히, 제5 케이스를 제1 케이스와 비교하면, 제1 케이스의 커널의 크기 및 컨볼루션 연산량의 각각이 제5 케이 스의 커널의 크기 및 컨볼루션 연산량의 각각의 8배의 차이가 남을 확인할 수 있다. 따라서, 개시된 실시예와 같이 타일 행렬로부터 식별된 공유 행렬을 이용하여 행렬 근사화를 수행하는 경우, 커 널의 크기 및 컨볼루션 연산량이 줄어드는 효과가 존재한다. 도 12는 일 실시예에 따른, 전자 장치의 블록도이다. 도 12를 참조하면, 전자 장치는, 사용자 입력부, 출력부, 프로세서, 통신부 및 메모리(1 7)를 포함할 수 있다. 그러나, 도 12에 도시된 구성 요소 모두가 전자 장치의 필수 구성 요소인 것은 아니 다. 도 12에 도시된 구성 요소보다 많은 구성 요소에 의해 전자 장치가 구현될 수도 있고, 도 12에 도시된 구성 요소보다 적은 구성 요소에 의해 전자 장치가 구현될 수도 있다. 사용자 입력부는, 사용자가 전자 장치를 제어하기 위한 데이터를 입력하는 수단을 의미한다. 예를 들 어, 사용자 입력부에는 키 패드(key pad), 돔 스위치 (dome switch), 터치 패드(접촉식 정전 용량 방식, 압 력식 저항막 방식, 적외선 감지 방식, 표면 초음파 전도 방식, 적분식 장력 측정 방식, 피에조 효과 방식 등), 터치스크린, 조그 휠, 조그 스위치 등이 있을 수 있으나 이에 한정되는 것은 아니다. 사용자 입력부는 도 1 내지 도 11을 참조하여 설명한 실시예들을 전자 장치가 수행하기 위해 필요한 사 용자 입력을 수신할 수 있다. 출력부는 전자 장치에서 처리되는 정보를 출력한다. 출력부는 도 1 내지 도 11을 참조하여 설명한 실시예들에 관련된 정보를 출력할 수 있다. 예를 들면, 출력부는 인공지능 신경망 모델을 압축한 결과에 관한 알림을 출력하는 디스플레이부(12-1)를 포함할 수 있다. 프로세서는, 통상적으로 전자 장치의 전반적인 동작을 제어한다. 예를 들어, 프로세서는, 메모리 에 저장된 적어도 하나의 인스트럭션을 실행함으로써, 사용자 입력부, 출력부, 통신부, 메모리 등을 전반적으로 제어할 수 있다. 예를 들면, 프로세서는 외부 장치(예를 들면, 서버)와의 데이터를 송수신하기 위해서 통신부를 제어할 수 있다. 프로세서는 범용적으로 이용되는 적어도 하나의 프로세서일 수 있다. 또한, 프로세서는 인공지능 신경 망 모델을 압축하기 위해서 제작된 적어도 하나의 프로세서를 포함할 수 있다. 프로세서는 메모리에 저장된 소프트웨어 모듈을 실행함으로써, 도 1 내지 도 10을 참조하여 위에서 설 명한 인공지능 모델의 기능을 수행할 수 있다. 예를 들면, 프로세서는 컨볼루션 텐서 식별 모듈(17a)을 실행함으로써, 메모리에 저장되거나 서버로부 터 수신한 인공지능 신경망 모델의 구조로부터 인공지능 신경망 모델의 컨볼루션 레이어에 포함된 컨볼루션 텐 서를 식별할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 다른 예를 들면, 프로세서는 타일링 방향 결정 모듈(17b)을 실행함으로써, 컨볼루션 텐서의 입력 채널의 크 기, 컨볼루션 텐서의 출력 채널의 크기, 컨볼루션 텐서가 구성하는 컨볼루션 커널의 열의 개수, 컨볼루션 커널 의 행의 개수에 기초하여 복수개의 서브 행렬들을 타일링하는 방향을 결정할 수 있다. 도 1 내지 도 11을 참조 하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 다른 예를 들면, 프로세서는 타일 행렬 생성 모듈(17c)을 실행함으로써, 복수개의 2차원 서브 행렬들을 결 정된 방향(예를 들면, 세로 방향, 가로 방향 또는 양방향)에 맞게 타일링 함으로써, 타일 행렬을 생성할 수 있 다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 다른 예를 들면, 프로세서는 행렬 근사화 수행 모듈(17d)을 실행함으로써, 타일 행렬 중에서 공유 행렬을 식별하고, 공유 행렬에 기초하여 타일 행렬에 대해서 행렬 근사화를 수행함으로써, U행렬 및 V행렬을 생성할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 다른 예를 들면, 프로세서는 U컨볼루션 텐서/ V컨볼루션 텐서 생성 모듈(17e)을 실행함으로써, U행렬을 재 결합함으로써 U컨볼루션 텐서를 생성하고, V행렬을 재결합함으로써 V컨볼루션 텐서를 생성할 수 있다. 도 1 내 지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 통신부는, 전자 장치가 다른 장치(예를 들면, 서버)와 통신을 하게 하는 하나 이상의 구성요소를 포함 할 수 있다. 다른 장치(미도시)는 전자 장치와 같은 컴퓨팅 장치일 수 있으나, 이에 제한되지 않는다. 메모리는, 프로세서의 처리 및 제어를 위한 적어도 하나의 인스트럭션 및 적어도 하나의 프로그램을 저 장할 수 있고, 전자 장치로 입력되거나 전자 장치로부터 출력되는 데이터를 저장할 수도 있다. 메모리는 램(RAM, Random Access Memory) SRAM(Static Random Access Memory)과 같이 일시적으로 데이터를 저장하는 메모리 및 플래시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어 SD 또는 XD 메모리 등), 롬 (ROM, Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), 자기 메모리, 자기 디스크, 광디스크과 같이 비일시적으로 데이터를 저 장하는 데이터 스토리지 중에서 적어도 하나의 타입의 저장매체를 포함할 수 있다. 도 13은 일 실시예에 따른, 전자 장치에 포함된 메모리의 소프트웨어 모듈을 나타내는 블록도이다. 도 13을 참조하면, 메모리는 도 1 내지 도 10를 참조하여 위에서 설명한 실시예를 전자 장치가 수행하 기 위한 인스터럭션이 포함된 소프트웨어 모듈로서, 컨볼루션 텐서 식별 모듈(17a), 타일링 방향 결정 모듈 (17b), 타일 행렬 생성 모듈(17c), 행렬 근사화 수행 모듈(17d) 및 U컨볼루션 텐서/ V컨볼루션 텐서 생성 모듈 (17e)을 포함할 수 있다. 그러나, 도 13에 도시된 소프트웨어 모듈보다 많은 소프트웨어 모듈에 의해 전자 장 치가 인공지능 신경망 모델을 압축할 수 있고, 도 13에 도시된 소프트웨어 모듈보다 적은 소프트웨어 모듈 에 의해 전자 장치가 인공지능 신경망 모델을 압축할 수 있다. 예를 들면, 컨볼루션 텐서 식별 모듈(17a)에 포함된 인스트럭션을 프로세서가 실행함으로써, 전자 장치(1 0)는 메모리에 저장되거나 서버로부터 수신한 인공지능 신경망 모델의 구조로부터 인공지능 신경망 모델의 컨볼루션 레이어에 포함된 컨볼루션 텐서를 식별할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예 와 중복되는 내용은 생략한다. 다른 예를 들면, 타일링 방향 결정 모듈(17b)에 포함된 인스트럭션을 프로세서가 실행함으로써, 전자 장치 는 컨볼루션 텐서의 입력 채널의 크기, 컨볼루션 텐서의 출력 채널의 크기, 컨볼루션 텐서가 구성하는 컨볼 루션 커널의 열의 개수, 컨볼루션 커널의 행의 개수에 기초하여 복수개의 서브 행렬들을 타일링하는 방향을 결 정할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 다른 예를 들면, 타일 행렬 생성 모듈(17c)에 포함된 인스트럭션을 프로세서가 실행함으로써, 전자 장치 는 복수개의 2차원 서브 행렬들을 결정된 방향(예를 들면, 세로 방향, 가로 방향 또는 양방향)에 맞게 타일 링 함으로써, 타일 행렬을 생성할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용 은 생략한다.다른 예를 들면, 행렬 근사화 수행 모듈(17d)에 포함된 인스트럭션을 프로세서가 실행함으로써, 전자 장치 는 타일 행렬 중에서 공유 행렬을 식별하고, 공유 행렬에 기초하여 타일 행렬에 대해서 행렬 근사화를 수행 함으로써, U행렬 및 V행렬을 생성할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 다른 예를 들면, U컨볼루션 텐서/ V컨볼루션 텐서 생성 모듈(17e)에 포함된 인스트럭션을 프로세서가 실행 함으로써, 전자 장치는 U행렬을 재결합함으로써 U컨볼루션 텐서를 생성하고, V행렬을 재결합함으로써 V컨볼 루션 텐서를 생성할 수 있다. 도 1 내지 도 11을 참조하여 위에서 설명한 실시예와 중복되는 내용은 생략한다. 일부 실시예는 컴퓨터에 의해 실행되는 프로그램 모듈과 같은 컴퓨터에 의해 실행가능한 명령어를 포함하는 기 록 매체의 형태로도 구현될 수 있다. 컴퓨터 판독 가능 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수 있고, 휘발성 및 비휘발성 매체, 분리형 및 비분리형 매체를 모두 포함한다. 또한, 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 포함할 수 있다. 컴퓨터 저장 매체는 컴퓨터 판독가능 명령어, 데이터 구조, 프로 그램 모듈 또는 기타 데이터와 같은 정보의 저장을 위한 임의의 방법 또는 기술로 구현된 휘발성 및 비휘발성, 분리형 및 비분리형 매체를 모두 포함한다."}
{"patent_id": "10-2020-0156922", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 전자 장치가 인공지능 신경망 모델을 압축하는 방법의 예시를 설명하는 도면이다. 도 2는 일 실시예에 따른, 전자 장치가 인공지능 신경망 모델을 압축하는 방법의 순서도이다. 도 3은 일 실시예에 따른, 전자 장치가 컨볼루션 텐서를 타일링하는 방법의 예시를 설명하는 도면이다. 도 4는 일 실시예에 따른, 전자 장치가 컨볼루션 텐서를 타일링하는 방법의 예시를 설명하는 도면이다. 도 5는 일 실시예에 따른, 전자 장치가 컨볼루션 텐서를 타일링하는 방법의 예시를 설명하는 도면이다. 도 6은 일 실시예에 따른, 전자 장치가 타일 행렬 중에서 공유 행렬을 식별하는 방법의 예시를 설명하는 도면이 다. 도 7은 일 실시예에 따른, 전자 장치가 타일 행렬 중에서 공유 행렬을 식별하는 방법의 예시를 설명하는 도면이 다. 도 8은 일 실시예에 따른, 전자 장치가 타일 행렬 중에서 공유 행렬을 식별하는 방법의 예시를 설명하는 도면이 다. 도 9는 일 실시예에 따른, 전자 장치가 공유 행렬을 이용하여 U행렬 및 V행렬을 생성하는 방법의 예시를 설명하 는 도면이다. 도 10은 일 실시예에 따른, 전자 장치가 공유 행렬을 이용하여 U행렬 및 V행렬을 생성하는 방법의 예시를 설명 하는 도면이다. 도 11은 일 실시예에 따른, 전자 장치가 공유 행렬을 이용하여 U행렬 및 V행렬을 생성하는 방법의 예시를 설명 하는 도면이다. 도 12는 일 실시예에 따른, 전자 장치의 블록도이다. 도 13은 일 실시예에 따른, 전자 장치에 포함된 메모리의 소프트웨어 모듈을 나타내는 블록도이다."}
