Timing Analyzer report for 4-16
Mon Oct 10 19:57:47 2016
Version 5.1 Build 176 10/26/2005 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. tpd
  5. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2005 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                ;
+------------------------------+-------+---------------+-------------+------+-----+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From ; To  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+------+-----+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 13.830 ns   ; D2   ; Y13 ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;      ;     ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+------+-----+------------+----------+--------------+


+------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                             ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                ; Setting            ; From ; To ; Entity Name ;
+-------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                           ; EP2C20Q240C8       ;      ;    ;             ;
; Timing Models                                         ; Preliminary        ;      ;    ;             ;
; Number of source nodes to report per destination node ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                 ; 10                 ;      ;    ;             ;
; Number of paths to report                             ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                          ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                ; Off                ;      ;    ;             ;
; Report IO Paths Separately                            ; Off                ;      ;    ;             ;
; Default hold multicycle                               ; Same As Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains             ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                        ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                      ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                 ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements               ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                      ; Off                ;      ;    ;             ;
; Enable Clock Latency                                  ; Off                ;      ;    ;             ;
+-------------------------------------------------------+--------------------+------+----+-------------+


+----------------------------------------------------------+
; tpd                                                      ;
+-------+-------------------+-----------------+------+-----+
; Slack ; Required P2P Time ; Actual P2P Time ; From ; To  ;
+-------+-------------------+-----------------+------+-----+
; N/A   ; None              ; 13.830 ns       ; D2   ; Y13 ;
; N/A   ; None              ; 13.664 ns       ; D2   ; Y15 ;
; N/A   ; None              ; 13.605 ns       ; D2   ; Y14 ;
; N/A   ; None              ; 13.591 ns       ; D2   ; Y12 ;
; N/A   ; None              ; 13.448 ns       ; D2   ; Y10 ;
; N/A   ; None              ; 13.354 ns       ; D3   ; Y13 ;
; N/A   ; None              ; 13.340 ns       ; D2   ; Y11 ;
; N/A   ; None              ; 13.332 ns       ; D2   ; Y9  ;
; N/A   ; None              ; 13.319 ns       ; D1   ; Y13 ;
; N/A   ; None              ; 13.243 ns       ; D1   ; Y15 ;
; N/A   ; None              ; 13.189 ns       ; D1   ; Y14 ;
; N/A   ; None              ; 13.188 ns       ; D3   ; Y15 ;
; N/A   ; None              ; 13.128 ns       ; D1   ; Y10 ;
; N/A   ; None              ; 13.122 ns       ; D2   ; Y4  ;
; N/A   ; None              ; 13.093 ns       ; D3   ; Y14 ;
; N/A   ; None              ; 13.082 ns       ; D2   ; Y7  ;
; N/A   ; None              ; 13.079 ns       ; D3   ; Y12 ;
; N/A   ; None              ; 13.074 ns       ; D1   ; Y12 ;
; N/A   ; None              ; 13.060 ns       ; D2   ; Y6  ;
; N/A   ; None              ; 13.058 ns       ; D2   ; Y5  ;
; N/A   ; None              ; 13.050 ns       ; D3   ; Y10 ;
; N/A   ; None              ; 13.043 ns       ; D0   ; Y13 ;
; N/A   ; None              ; 13.033 ns       ; D1   ; Y11 ;
; N/A   ; None              ; 13.027 ns       ; D2   ; Y8  ;
; N/A   ; None              ; 13.014 ns       ; D2   ; Y2  ;
; N/A   ; None              ; 12.979 ns       ; D2   ; Y3  ;
; N/A   ; None              ; 12.971 ns       ; D3   ; Y9  ;
; N/A   ; None              ; 12.964 ns       ; D3   ; Y11 ;
; N/A   ; None              ; 12.950 ns       ; D2   ; Y0  ;
; N/A   ; None              ; 12.938 ns       ; D1   ; Y9  ;
; N/A   ; None              ; 12.912 ns       ; D2   ; Y1  ;
; N/A   ; None              ; 12.882 ns       ; D0   ; Y15 ;
; N/A   ; None              ; 12.789 ns       ; D0   ; Y14 ;
; N/A   ; None              ; 12.759 ns       ; D0   ; Y12 ;
; N/A   ; None              ; 12.735 ns       ; D0   ; Y10 ;
; N/A   ; None              ; 12.690 ns       ; D1   ; Y2  ;
; N/A   ; None              ; 12.682 ns       ; D0   ; Y11 ;
; N/A   ; None              ; 12.671 ns       ; D0   ; Y9  ;
; N/A   ; None              ; 12.647 ns       ; D1   ; Y3  ;
; N/A   ; None              ; 12.647 ns       ; D1   ; Y7  ;
; N/A   ; None              ; 12.634 ns       ; D1   ; Y8  ;
; N/A   ; None              ; 12.625 ns       ; D3   ; Y8  ;
; N/A   ; None              ; 12.624 ns       ; D1   ; Y6  ;
; N/A   ; None              ; 12.623 ns       ; D1   ; Y4  ;
; N/A   ; None              ; 12.619 ns       ; D3   ; Y3  ;
; N/A   ; None              ; 12.619 ns       ; D3   ; Y2  ;
; N/A   ; None              ; 12.617 ns       ; D3   ; Y7  ;
; N/A   ; None              ; 12.608 ns       ; D3   ; Y4  ;
; N/A   ; None              ; 12.582 ns       ; D3   ; Y5  ;
; N/A   ; None              ; 12.562 ns       ; D1   ; Y5  ;
; N/A   ; None              ; 12.558 ns       ; D1   ; Y0  ;
; N/A   ; None              ; 12.553 ns       ; D3   ; Y6  ;
; N/A   ; None              ; 12.543 ns       ; D3   ; Y1  ;
; N/A   ; None              ; 12.539 ns       ; D3   ; Y0  ;
; N/A   ; None              ; 12.512 ns       ; D1   ; Y1  ;
; N/A   ; None              ; 12.326 ns       ; D0   ; Y8  ;
; N/A   ; None              ; 12.309 ns       ; D0   ; Y4  ;
; N/A   ; None              ; 12.303 ns       ; D0   ; Y3  ;
; N/A   ; None              ; 12.301 ns       ; D0   ; Y7  ;
; N/A   ; None              ; 12.299 ns       ; D0   ; Y2  ;
; N/A   ; None              ; 12.293 ns       ; D0   ; Y5  ;
; N/A   ; None              ; 12.254 ns       ; D0   ; Y1  ;
; N/A   ; None              ; 12.253 ns       ; D0   ; Y0  ;
; N/A   ; None              ; 12.233 ns       ; D0   ; Y6  ;
+-------+-------------------+-----------------+------+-----+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Timing Analyzer
    Info: Version 5.1 Build 176 10/26/2005 SJ Full Version
    Info: Processing started: Mon Oct 10 19:57:47 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off 4-16 -c 4-16 --timing_analysis_only
Info: Longest tpd from source pin "D2" to destination pin "Y13" is 13.830 ns
    Info: 1: + IC(0.000 ns) + CELL(0.914 ns) = 0.914 ns; Loc. = PIN_228; Fanout = 16; PIN Node = 'D2'
    Info: 2: + IC(7.472 ns) + CELL(0.615 ns) = 9.001 ns; Loc. = LCCOMB_X1_Y9_N26; Fanout = 1; COMB Node = '74138:inst|15~62'
    Info: 3: + IC(1.813 ns) + CELL(3.016 ns) = 13.830 ns; Loc. = PIN_55; Fanout = 0; PIN Node = 'Y13'
    Info: Total cell delay = 4.545 ns ( 32.86 % )
    Info: Total interconnect delay = 9.285 ns ( 67.14 % )
Info: Quartus II Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Processing ended: Mon Oct 10 19:57:47 2016
    Info: Elapsed time: 00:00:00


