## 计算机组成  
### 1. cpu由运算器和控制器组成
1.1 运算器的组成:  

	- 算术逻辑单元ALU：数据的算术运算和逻辑运算
	- 累加寄存器AC：通用寄存器，为ALU提供一个工作区，用来暂存数据
	- 数据缓冲寄存器DR
	- 状态条件寄存器PSW:存放状态标识和控制标识	
1.2 控制器的组成：  

	- 程序计数器PC：存储下一条要执行指令的地址
	- 指令寄存器IR： （存放即将执行的指令）
	- 指令译码器ID：对指令中的操作码字段今昔分析解释
	- 地址寄存器AR：用来保存当前CPU所访问额内存单元的地址
	时序部件：提供时序控制信号  
	
1.3 一条指令的执行步骤：  

- 取指：PC（程序计数器）->AR(地址寄存器)->内存->DR(数据缓冲寄存器)
	->IR（指令寄存器）
- 分析：OP->ID（指令译码器）->CU控制器
- 执行：Ad->AR(地址寄存器)->内存->DR（数据缓冲寄存器）->AC(累加器)



### 2. 存储器
2.1 存储器的基本单位为存储单元，一个存储单元一般为8个bit，每个存储单元都有一个
地址，使用16进制表示。  

2.2 数据总线：一次可以处理n位的数据则数据总线的长度为n,对应计算机一个字
的长度则为n。  

2.3 地址总线：假设需要n位来表示所有的地址则地址总线的个数为n

2.4 存储器的分类  

	按照所处的位置分类：
		内存（主存）、外存（辅存）
	按照构成材料分类：
		半导体存储器、磁存储器、光存储器
	按照工作方式分类：
		读写存储器（RAM）
		只读存储器：
			固定只读存储器ROM（用户不能写数据）
			可编程的只读存储器PROM（用户可写入一次）
			可擦除可编程的只读存储器EPROM（可多次编程，紫外线擦除）
			电擦除可编程的只读存储器EEPROM（可多次编程，电擦除）
			闪存（接近EEPROM，U盘）
	按照访问方式分类：
		按地址访问的存储器
		按内容访问的存储器
	按照寻址方式分类：
		随机存储器RAM:按照地址访问存储器的任一单元（主存）
		顺序存储器SAM:访问时按顺序查找目标地址（磁带）
		直接存储器DAM：按照数据块所在位置访问（磁盘）
		相联存储器：按照内容进行访问（cache）
		
2.4 存储器的分级：  

从左往后容量越大，速度越慢、价格越低  

**寄存器、cache、主存、磁盘**  
	
### 3. 校验码
3.1 码距：整个编码系统中任意两个码字的最小距离（差异位）  

	eg:若一个编码系统中存在三种编码：0000、0011、1111；在该系统中0000与0011的码距为2，0000
	与1111的码距为4，0011与1111的码距为2，所以该编码系统的码距为2.  
			
	在一个码组内为了检测e个误码，要求最小码距应该满足：d>=e+1。  

	在一个码组内为了纠正t个误码，要求最小码距应该满足：d>=2t+1。  

	同时纠错检错：d>=e+t+1
	
	
3.2 奇偶校验码：  

	-只能发现奇数个位出错的情况
3.3 海明码：  

	- 基于奇偶校验，进行分组校验，每组都有一位校验位
	- 可以发现任意位的错误情况（通过多组校验结果组合排查）
	- 海明码的校验码的位置必须是在2^n位置（n从0开始。分别代表从右边数起的第1，2，4，8.。。。）
	 信息码在非2^n位置。
	 若数据位是n位，校验位是k位，则n和k必须满足以下关系：
		2^k>=n+k+1
	 每组内的信息位值的k位为1
	 
3.4 CRC循环冗余校验码：  

	- 取多项式的最高位数往信息码后面添0，对多项式进行模2除法运算（不进位加法），取余数作为校验码添加到信息码后面
	- 校验：
	  将接收到的数据使用多项式进行模2除法运算，若结果都为0则说明数据正确，否则说明数据不正确

### 4.指令执行方式
4.1 顺序执行  

	-速度慢，机器不见利用率低
4.2 重叠方式  

	-可以并行执行
4.3 流水线执行  

	- 流水线的建立：n个步骤的时间总和
	- 流水线周期：时间最长步骤所花费的时间（mt）
		理论n条指令花费时间：t1+t2+...+tk+(n-1)*mt
		实践n条指令花费时间：（k+n-1）*mt
	- 流水线的吞吐率：单位时间内执行的指令数
		tp=指令条数/流水线执行时间
	- 流水线最大吞吐率：
		TPmax=1/mt
	- 流水线加速比：
		S=不使用流水线执行时间/使用流水线执行时间
			
### 5. 高速缓冲寄存器  

- 解决CPU与主存之间的速度差异
- 容量小速度高
- 局部性原理：
	时间局部性
	空间局部性
- cache的映像方法：  

	- 直接映像：将主存划分为n个区，每个区的大小与cache的大小相同，每页一一对应
	 地址变换简单，但是不灵活，块冲突率高	
	- 全相联映像：主存不分区，划分为n页每页大小与cache每页大小相同，主存的每一页都可以与cache中任何一页进行映射
		优点：灵活，冲突率低
		缺点：无法从主存块号中直接获得cache中的快好，变换复杂，速度慢
	- 组相联映像：将内存分区后，每区分成n组，cache对应进行分组，各区分组；各组进行直接映像（如各区0组都只能映像cache中的0组）
		组内全相联映像  
		
映像方式取舍：距离CPU近的可以采用直接映射或组相联映射，远的可以采用全相联映射  

- cache的性能：  

	- CPU访问内存时，首先判断内容是否在cache中，若在则为"命中"，否则为非命中，不命中则需要从主存中读取指令或数据
	- h代表访问命中率，tc为cache的存取时间，tm为主存的访问时间，则cache的平均访问时间为：h*tc+（1-h）*tm
	
- cache与内存内容保持一致的方法：
	- 写回法：CPU对cache写命中时，只修改cache中的内容不立即写入主存，当此行被换出时才写回主存，该方法在读写方向都起到了高速缓存的作用。  
	- 写直达法（全写法）：当cache写命中时，cache与主存同时发生写修改  
	- 标记法：数据进入cache中后，将其有效位置为1.当CPU对其进行了修改，只对主存中的数据进行修改，
			并将其置为0.要从cache中读取该数据时需要先测试其有效位，若为1则直接取cache中的值，否则从主存中取数  
			
- cache替换算法：（cache大小有限，当新数据加入时cache容量不够时就需要替换已有的内容）  

	- 随机算法：随机选择一块进行替换
	- 先进先出（FIFO）：根据调入cache的先后顺序决定淘汰的顺序，先调入的先被淘汰。
	实现简单，系统开销小，但是可能会把一些常使用的程序块替换掉
	- 近期最少使用算法（LRU）：把CPU近期最少使用的快作为被替换掉的块。
	- 最不经常使用页置换算法（LFU):替换调使用数最小的程序块。
		该算法实现困难。