============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.11-s111_1
  Generated on:           Nov 02 2025  10:17:27 am
  Module:                 dadda8x8
  Operating conditions:   slow (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

Instance     Module      Cell Count  Cell Area  Net Area   Total Area   Wireload  
----------------------------------------------------------------------------------
dadda8x8                        120   1332.144     0.000     1332.144 <none> (D)  
  fa21   full_adder               1     19.679     0.000       19.679 <none> (D)  
  fa31   full_adder_94            1     19.679     0.000       19.679 <none> (D)  
  fa32   full_adder_93            1     19.679     0.000       19.679 <none> (D)  
  fa41   full_adder_92            1     19.679     0.000       19.679 <none> (D)  
  fa42   full_adder_91            1     19.679     0.000       19.679 <none> (D)  
  fa43   full_adder_90            1     19.679     0.000       19.679 <none> (D)  
  fa51   full_adder_89            1     19.679     0.000       19.679 <none> (D)  
  fa52   full_adder_88            1     19.679     0.000       19.679 <none> (D)  
  fa53   full_adder_87            1     19.679     0.000       19.679 <none> (D)  
  fa54   full_adder_86            1     19.679     0.000       19.679 <none> (D)  
  fa61   full_adder_85            1     19.679     0.000       19.679 <none> (D)  
  fa62   full_adder_84            1     19.679     0.000       19.679 <none> (D)  
  fa63   full_adder_83            1     19.679     0.000       19.679 <none> (D)  
  fa64   full_adder_82            1     19.679     0.000       19.679 <none> (D)  
  fa65   full_adder_81            1     19.679     0.000       19.679 <none> (D)  
  fa71   full_adder_80            1     19.679     0.000       19.679 <none> (D)  
  fa72   full_adder_79            1     19.679     0.000       19.679 <none> (D)  
  fa73   full_adder_78            1     19.679     0.000       19.679 <none> (D)  
  fa74   full_adder_77            1     19.679     0.000       19.679 <none> (D)  
  fa75   full_adder_76            1     19.679     0.000       19.679 <none> (D)  
  fa76   full_adder_75            1     19.679     0.000       19.679 <none> (D)  
  fa81   full_adder_74            1     19.679     0.000       19.679 <none> (D)  
  fa82   full_adder_73            1     19.679     0.000       19.679 <none> (D)  
  fa83   full_adder_72            1     19.679     0.000       19.679 <none> (D)  
  fa84   full_adder_71            1     19.679     0.000       19.679 <none> (D)  
  fa85   full_adder_70            1     19.679     0.000       19.679 <none> (D)  
  fa86   full_adder_69            1     19.679     0.000       19.679 <none> (D)  
  fa91   full_adder_68            1     19.679     0.000       19.679 <none> (D)  
  fa92   full_adder_67            1     19.679     0.000       19.679 <none> (D)  
  fa93   full_adder_66            1     19.679     0.000       19.679 <none> (D)  
  fa94   full_adder_65            1     19.679     0.000       19.679 <none> (D)  
  fa95   full_adder_64            1     19.679     0.000       19.679 <none> (D)  
  fa96   full_adder_63            1     19.679     0.000       19.679 <none> (D)  
  fa101  full_adder_62            1     19.679     0.000       19.679 <none> (D)  
  fa102  full_adder_61            1     19.679     0.000       19.679 <none> (D)  
  fa103  full_adder_60            1     19.679     0.000       19.679 <none> (D)  
  fa104  full_adder_59            1     19.679     0.000       19.679 <none> (D)  
  fa105  full_adder_58            1     19.679     0.000       19.679 <none> (D)  
  fa111  full_adder_57            1     19.679     0.000       19.679 <none> (D)  
  fa112  full_adder_56            1     19.679     0.000       19.679 <none> (D)  
  fa113  full_adder_55            1     19.679     0.000       19.679 <none> (D)  
  fa114  full_adder_54            1     19.679     0.000       19.679 <none> (D)  
  fa121  full_adder_53            1     19.679     0.000       19.679 <none> (D)  
  fa122  full_adder_52            1     19.679     0.000       19.679 <none> (D)  
  fa123  full_adder_51            1     19.679     0.000       19.679 <none> (D)  
  fa131  full_adder_50            1     19.679     0.000       19.679 <none> (D)  
  fa132  full_adder_49            1     19.679     0.000       19.679 <none> (D)  
  fa141  full_adder_48            1     19.679     0.000       19.679 <none> (D)  
  ha11   half_adder               1     12.110     0.000       12.110 <none> (D)  
  ha22   half_adder_101           1     12.110     0.000       12.110 <none> (D)  
  ha33   half_adder_100           1     12.110     0.000       12.110 <none> (D)  
  ha44   half_adder_99            1     12.110     0.000       12.110 <none> (D)  
  ha55   half_adder_98            1     12.110     0.000       12.110 <none> (D)  
  ha66   half_adder_97            1     12.110     0.000       12.110 <none> (D)  
  ha77   half_adder_96            1     12.110     0.000       12.110 <none> (D)  
  ha87   half_adder_95            1     12.110     0.000       12.110 <none> (D)  
  (D) = wireload is default in technology library
