{"patent_id": "10-2023-0131638", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0100218", "출원번호": "10-2023-0131638", "발명의 명칭": "메모리 디바이스 및 이의 구동 방법", "출원인": "한국과학기술원", "발명자": "정완영"}}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "행으로 배치된 복수의 쌍의 워드 라인 중 한 쌍의 워드 라인에, 그리고 열로 배치된 복수의 비트 라인 중 하나또는 기준 열 라인에 각각 접속된 복수의 메모리 셀의 어레이; 및상기 복수의 쌍의 워드 라인 중 각각의 쌍의 제1 워드 라인과 상기 제1 워드 라인에 인접하여 아래에 배치되는제2 워드 라인 사이에 각각 접속된 복수의 전원을 포함하고,상기 복수의 메모리 셀의 각각은상기 복수의 비트 라인 중 하나와 상기 제1 워드 라인에 접속되는 제1 저항기, 및 상기 복수의 비트 라인 중 하나와 상기 제2 워드 라인에 접속되는 제2 저항기; 또는상기 기준 열 라인과 상기 제1 워드 라인에 접속되는 제3 저항기, 및 상기 기준 열 라인과 상기 제2 워드 라인에 접속되는 제4 저항기를 포함하고,상기 복수의 비트 라인의 전압 및 상기 기준 열 라인의 전압에 기초하여 연산을 수행하며,상기 복수의 전원 중 하나의 전원만 접지되는, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 복수의 비트 라인 각각의 출력단에서 바라보는 등가 저항은 상기 제1 및 제2 저항기들의 저항 상태와 상관없이 일정한, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서,상기 복수의 비트 라인 각각의 출력단의 전압은 상기 연산의 결과 값에 따라 일정한, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 제1 저항기 및 상기 제2 저항기 중 하나는 높은 저항 상태를 갖고, 다른 하나는 낮은 저항 상태를 갖는,메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제4항에 있어서,상기 제1 저항기는 설정 가중치 값에 대응하는 저항 상태를 갖는, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,공개특허 10-2024-0100218-3-상기 제3 저항기는 상기 연산을 위한 제1 기준 저항 상태를 갖고, 상기 제4 저항기는 상기 연산을 위한 제2 기준 저항 상태를 갖는, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제6항에 있어서,상기 연산이 앤드(AND) 연산일 때, 상기 제1 기준 저항 상태는 높은 저항 상태이고, 상기 제2 기준 저항 상태는낮은 저항 상태인, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제6항에 있어서,상기 연산이 상기 복수의 전원의 입력 값의 부호 및 상기 설정 가중치 값의 부호를 기초로 하는 부호화 연산일때, 상기 제1 기준 저항 상태는 높은 저항 상태이고, 상기 제2 기준 저항 상태는 높은 저항 상태인, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항에 있어서,상기 연산은 상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이에 기초하여 수행되는, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1항에 있어서,상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이는 상기 연산의 결과값과 1:1 대응하는, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제1항에 있어서,상기 연산은 하기의 식 1에 따라 수행되며,[식 1]여기서, Vout은 상기 복수의 비트 라인 각각의 출력단의 전압이고, Vref는 상기기준 열 라인의 출력단의전압이고, VIN_i는 상기 복수의 전원 중 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상태이고, Rref_i,a는 i번째 제3 저항기의 저항 상태이고, Rref_i,b는 i번째 제4 저항기의 저항 상태이고, RH는 높은저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값인, 메모리 디바이스.공개특허 10-2024-0100218-4-청구항 12 제1항에 있어서,상기 복수의 전원의 각각은 상기 제1 저항기와 상기 제2 저항기 사이에 배치되는, 메모리 디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항에 있어서,상기 복수의 전원의 개수는 상기 복수의 비트 라인 중 하나에 접속된 상기 제1 저항기의 개수와 동일한, 메모리디바이스."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제1항의 메모리 디바이스를 구동하는 방법에 있어서,설정 가중치 값에 대응하는 높은 저항 상태 또는 낮은 저항 상태 중 하나로 상기 제1 저항기의 저항 상태를 설정하는 단계;상기 높은 저항 상태 또는 낮은 저항 상태 중 다른 하나로 상기 제2 저항기의 저항 상태를 설정하는 단계; 및상기 복수의 전원의 입력과 상기 제1 내지 제4 저항기들의 저항 상태에 따른 상기 복수의 비트 라인의 전압 및상기 기준 열 라인의 전압에 기초하여 연산을 수행하는 단계를 포함하는, 메모리 디바이스를 구동하는 방법."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제14항에 있어서,상기 복수의 비트 라인 각각의 출력단에서 바라보는 등가 저항은 상기 제1 및 제2 저항기들의 저항 상태와 상관없이 일정한, 메모리 디바이스를 구동하는 방법."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제14항에 있어서,상기 복수의 비트 라인 각각의 출력단의 전압은 상기 연산의 결과 값에 따라 일정한, 메모리 디바이스를 구동하는 방법."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제14항에 있어서,상기 연산을 위한 제1 기준 저항 상태로 상기 제3 저항기의 저항 상태를 설정하고, 상기 연산을 위한 제2 기준저항 상태로 상기 제4 저항기의 저항 상태를 설정하는 단계를 더 포함하는, 메모리 디바이스를 구동하는 방법."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제14항에 있어서,상기 연산은 상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이에 기초하여 수행되는, 메모리 디바이스를 구동하는 방법.공개특허 10-2024-0100218-5-청구항 19 제14항에 있어서,상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이는 상기 연산의 결과값과 1:1 대응하는, 메모리 디바이스를 구동하는 방법."}
{"patent_id": "10-2023-0131638", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제14항에 있어서,상기 연산은 하기의 식 1에 따라 수행되며,[식 1]여기서, Vout은 상기 복수의 비트 라인 각각의 출력단의 전압이고, Vref는 상기기준 열 라인의 출력단의전압이고, VIN_i는 상기 복수의 전원 중 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상태이고, Rref_i,a는 i번째 제3 저항기의 저항 상태이고, Rref_i,b는 i번째 제4 저항기의 저항 상태이고, RH는 높은저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값인, 메모리 디바이스를 구동하는 방법."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "메모리 디바이스는, 행으로 배치된 복수의 쌍의 워드 라인 중 한 쌍의 워드 라인에, 그리고 열로 배치된 복수의 비트 라인 중 하나 또는 기준 열 라인에 각각 접속된 복수의 메모리 셀의 어레이; 및 상기 복수의 쌍의 워드 라 인 중 각각의 쌍의 제1 워드 라인과 상기 제1 워드 라인에 인접하여 아래에 배치되는 제2 워드 라인 사이에 각각 접속된 복수의 전원을 포함하고, 상기 복수의 메모리 셀의 각각은 상기 복수의 비트 라인 중 하나와 상기 제1 워 드 라인에 접속되는 제1 저항기, 및 상기 복수의 비트 라인 중 하나와 상기 제2 워드 라인에 접속되는 제2 저항 기; 또는 상기 기준 열 라인과 상기 제1 워드 라인에 접속되는 제3 저항기, 및 상기 기준 열 라인과 상기 제2 워 드 라인에 접속되는 제4 저항기를 포함하고, 상기 복수의 비트 라인의 전압 및 상기 기준 열 라인의 전압에 기초 하여 연산을 수행하며, 상기 복수의 전원 중 하나의 전원만 접지된다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 비트 라인 전압을 기초로 연산을 수행하는 메모리 디바이스 및 이의 구동 방법에 관한 것이다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "프로세싱 인 메모리(processing-in-memory, PIM)란 메모리로부터 데이터를 읽어와 프로세서에서 연산한 뒤 다시 메모리에 데이터를 저장하는 종래의 폰 노이만 구조를 벗어나 메모리 안에 연산기능을 추가하여 연산 속도와 전 력 소모를 개선한 회로이다. 그 중에서도 저항성 랜덤 액세스 메모리(RRAM, Resistive Random Access Memory) 를 사용하는 경우 RRAM PIM이라 칭한다. 종래의 RRAM PIM의 경우 각 메모리 셀의 저항이 작고, 높은 전압으로 구동하는 경우 큰 전류가 흐른다는 특징을 이용해 MAC (multiplication and accumulation) 연산을 할 수 있고, 비트 라인에서 합쳐진 각 메모리 셀의 전류를 통해 전체 연산의 결과를 알 수 있었다. 도 1a 및 도 1b는 종래 기술에 따른 메모리 셀 어레이의 일부를 개략적으로 도시하는 다이어그램이다. 도 1a을 참조하면, 종래 기술에 따른 일 예의 메모리 셀 어레이에서, 각 메모리 셀의 저항 값(R0 ... Rn-1)을 가중치라고 할 때, 전압(V0 ... Vn-1)의 인가에 따른 MAC 연산의 결과는 와 같다. 즉, 종래의 RRAM PIM에서는 비트 라인의 전류를 통해 연산 결과를 추정하는 전류 센싱 방식을 이용했다. 각 셀에 흐르는 전류가 연산 결과에 따라 일정하기 위해서는 TIA (Transimpedance Amplifier)를 사용해 비트 라인의 출력단의 전압을 고정해야 했는데, TIA는 피드백 경로에 의해 안정성과 속도의 저하를 야기한다. 따라서 이러한 TIA를 제거하고 전류가 아닌 비트 라인의 출력단의 전압을 통해 연산 결과를 추정하는 메모리 디바이스가 논의되었다. 도 1b를 참조하면, 종래 기술에 따른 다른 일 예의 메모리 셀 어레이는 TIA를 제거하고, 전류가 아닌 비트 라인 의 출력단의 전압을 통해 연산 결과를 얻는다. 도 1b를 참조하면, 종래 기술에 따른 메모리 셀 어레이에서, 각 메모리 셀의 저항 값(R0 ... Rn-1)을 가중치라고 할 때, 전압(V0 ... Vn-1)의 인가에 따른 MAC 연산의 결과는와 같다. 여기서, 좌변에 곱해진 가 저항, 즉 저장된 가중치의 상태에 따라 달 라지므로, 비트 라인에서 보는 저항 값이 가중치의 상태에 따라 달라진다는 문제가 있다. 저항 값이 달라지는 경우, 연산의 결과가 다름에도 불구하고 비트 라인 전압이 같을 수 있기 때문에 비트 라인의 출력단의 전압을 기초로 연산의 결과를 파악할 수 없다. 즉, 종래의 구조에 따르면 비트 라인 전압과 MAC 연산 결과가 1:1 대응 이 되지 않아 추정이 불가능했다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명에서는 트랜스 임피던스 증폭기(TIA, Transimpedance Amplifier)를 제거하고 비트 라인 전압을 기초로 연산을 수행하여 신속하고 안정적으로 동작할 수 있는 메모리 디바이스를 제공하는 것을 목적으로 한다. 또한, 본 발명에 따른 메모리 디바이스는 종래의 메모리 셀 어레이를 변형시키지 않고 그대로 이용이 가능하게 하는 것을 목적을 한다. 또한, 본 발명에 따른 메모리 디바이스에는 TIA를 포함한 어떠한 증폭기도 사용되지 않기 때문에 회로의 전체적 인 면적을 줄이는 것을 목적으로 한다. 또한, 본 발명에 따른 메모리 디바이스는 전원의 부하 저항이 상대적으로 크기 때문에, 종래의 구조에 비해 적 은 전류가 발생되고 따라서 전원의 부담을 줄이는 것을 목적으로 한다. 다만, 본 발명이 해결하고 하는 기술적 과제는 상기된 바와 같은 기술적 과제로 한정되지 않으며, 또 다른 기술 적 과제들이 존재할 수 있다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따른 메모리 디바이스는, 행으로 배치된 복수의 쌍의 워드 라인 중 한 쌍의 워드 라인에, 그리고 열로 배치된 복수의 비트 라인 중 하나 또는 기준 열 라인에 각각 접속된 복수의 메모리 셀의 어레이; 및 상기 복수의 쌍의 워드 라인 중 각각의 쌍의 제1 워드 라인과 상기 제1 워드 라인에 인접하여 아래 에 배치되는 제2 워드 라인 사이에 각각 접속된 복수의 전원을 포함하고, 상기 복수의 메모리 셀의 각각은 상기 복수의 비트 라인 중 하나와 상기 제1 워드 라인에 접속되는 제1 저항기, 및 상기 복수의 비트 라인 중 하나와 상기 제2 워드 라인에 접속되는 제2 저항기; 또는 상기 기준 열 라인과 상기 제1 워드 라인에 접속되는 제3 저 항기, 및 상기 기준 열 라인과 상기 제2 워드 라인에 접속되는 제4 저항기를 포함하고, 상기 복수의 비트 라인 의 전압 및 상기 기준 열 라인의 전압에 기초하여 연산을 수행하며, 상기 복수의 전원 중 하나의 전원만 접지된 다. 일부 실시예에서, 상기 복수의 비트 라인 각각의 출력단에서 바라보는 등가 저항은 상기 제1 및 제2 저항기들의 저항 상태와 상관없이 일정할 수 있다. 일부 실시예에서, 상기 복수의 비트 라인 각각의 출력단의 전압은 상기 연산의 결과 값에 따라 일정할 수 있다. 일부 실시예에서, 상기 제1 저항기 및 상기 제2 저항기 중 하나는 높은 저항 상태를 갖고, 다른 하나는 낮은 저 항 상태를 가질 수 있다. 일부 실시예에서, 상기 제1 저항기는 설정 가중치 값에 대응하는 저항 상태를 가질 수 있다. 일부 실시예에서, 상기 제3 저항기는 상기 연산을 위한 제1 기준 저항 상태를 갖고, 상기 제4 저항기는 상기 연 산을 위한 제2 기준 저항 상태를 가질 수 있다. 일부 실시예에서, 상기 연산이 앤드(AND) 연산일 때, 상기 제1 기준 저항 상태는 높은 저항 상태이고, 상기 제2 기준 저항 상태는 낮은 저항 상태일 수 있다. 일부 실시예에서, 상기 연산이 상기 복수의 전원의 입력 값의 부호 및 상기 설정 가중치 값의 부호를 기초로 하 는 부호화 연산일 때, 상기 제1 기준 저항 상태는 높은 저항 상태이고, 상기 제2 기준 저항 상태는 높은 저항 상태일 수 있다. 일부 실시예에서, 상기 연산은 상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이에 기초하여 수행될 수 있다. 일부 실시예에서, 상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이는 상기 연산의 결과 값과 1:1 대응할 수 있다. 일부 실시예에서, 상기 연산은 하기의 식 1에 따라 수행되며, [식 1]"}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 2, "content": "여기서, Vout은 상기 복수의 비트 라인 각각의 출력단의 전압이고, Vref는 상기기준 열 라인의 출력단의 전압이고, VIN_i는 상기 복수의 전원 중 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상 태이고, Rref_i,a는 i번째 제3 저항기의 저항 상태이고, Rref_i,b는 i번째 제4 저항기의 저항 상태이고, RH는 높은 저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값일 수 있다. 일부 실시예에서, 상기 복수의 전원의 각각은 상기 제1 저항기와 상기 제2 저항기 사이에 배치될 수 있다. 일부 실시예에서, 상기 복수의 전원의 개수는 상기 복수의 비트 라인 중 하나에 접속된 상기 제1 저항기의 개수 와 동일할 수 있다. 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법은, 설정 가중치 값에 대응하는 높은 저항 상태 또는 낮은 저항 상태 중 하나로 상기 제1 저항기의 저항 상태를 설정하는 단계; 상기 높은 저항 상태 또는 낮은 저항 상태 중 다른 하나로 상기 제2 저항기의 저항 상태를 설정하는 단계; 및 상기 복수의 전원의 입력과 상기 제1 내지 제4 저항기들의 저항 상태에 따른 상기 복수의 비트 라인의 전압 및 상기 기준 열 라인의 전압에 기초 하여 연산을 수행하는 단계를 포함한다. 일부 실시예에서, 상기 복수의 비트 라인 각각의 출력단에서 바라보는 등가 저항은 상기 제1 및 제2 저항기들의 저항 상태와 상관없이 일정할 수 있다. 일부 실시예에서, 상기 복수의 비트 라인 각각의 출력단의 전압은 상기 연산의 결과 값에 따라 일정할 수 있다. 일부 실시예에서, 상기 연산을 위한 제1 기준 저항 상태로 상기 제3 저항기의 저항 상태를 설정하고, 상기 연산 을 위한 제2 기준 저항 상태로 상기 제4 저항기의 저항 상태를 설정하는 단계를 더 포함할 수 있다. 일부 실시예에서, 상기 연산은 상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이에 기초하여 수행될 수 있다. 일부 실시예에서, 상기 복수의 비트 라인 각각의 출력단의 전압과 상기 기준 열 라인의 출력단의 전압의 차이는 상기 연산의 결과 값과 1:1 대응할 수 있다. 일부 실시예에서, 상기 연산은 하기의 식 1에 따라 수행되며, [식 1]"}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 3, "content": "여기서, Vout은 상기 복수의 비트 라인 각각의 출력단의 전압이고, Vref는 상기기준 열 라인의 출력단의 전압이고, VIN_i는 상기 복수의 전원 중 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상 태이고, Rref_i,a는 i번째 제3 저항기의 저항 상태이고, Rref_i,b는 i번째 제4 저항기의 저항 상태이고, RH는 높은 저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값일 수 있다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명에 따른 메모리 디바이스는 트랜스 임피던스 증폭기(TIA, Transimpedance Amplifier)를 제거하고 비트 라인 전압을 기초로 연산을 수행하여 신속하고 안정적으로 동작할 수 있다. 또한, 본 발명에 따른 메모리 디바이스는 종래의 메모리 셀 어레이를 변형시키지 않고 그대로 이용이 가능하여 기술 응용에 유리하다. 또한, 본 발명에 따른 메모리 디바이스에는 TIA를 포함한 어떠한 증폭기도 사용되지 않기 때문에 회로의 전체적 인 면적을 줄일 수 있다. 또한, 본 발명에 따른 메모리 디바이스는 전원의 부하 저항이 상대적으로 크기 때문에, 종래의 구조에 비해 적 은 전류가 발생되고 따라서 전원의 부담을 줄일 수 있다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면들은 개략적이고 축척에 맞게 도시되지 않았다는 것을 일러둔다. 도면에 있는 부분들의 상대적인 치수 및 비율은 도면에서의 명확성 및 편의를 위해 그 크기에 있어 과장되거나 축소되어 도시되었으며 임의의 치수는 단 지 예시적인 것이지 한정적인 것은 아니다. 그리고 둘 이상의 도면에 나타나는 동일한 구조물, 요소 또는 부품 에는 동일한 참조 부호가 유사한 특징을 나타내기 위해 사용된다. 본 발명의 실시예는 본 발명의 이상적인 실시예를 구체적으로 나타낸다. 그 결과, 도해의 다양한 변형이 예상된 다. 따라서 실시예는 도시한 영역의 특정 형태에 국한되지 않으며, 예를 들면 제조에 의한 형태의 변형도 포함 한다. 본 명세서에서 제1, 제2, 제3 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 이러한 구성 요 소들은 상기 용어들에 의해 한정되는 것은 아니다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소들로부터 구별하는 목적으로 사용된다. 예를 들어, 본 발명의 권리 범위로부터 벗어나지 않고, 제1 구성 요소가 제2 또는 제3 구성 요소 등으로 명명될 수 있으며, 유사하게 제2 또는 제3 구성 요소도 교호적으로 명명될 수 있다.또한, 본 명세서에서 사용되는 모든 기술적 용어들 및 과학적 용어들은, 달리 정의되지 않는 한, 본 발명이 속 하는 기술 분야에서 통상의 지식을 가진 자에게 일반적으로 이해되는 의미를 가진다. 본 명세서에 사용되는 모 든 용어들은 본 발명을 더욱 명확히 설명하기 위한 목적으로 선택된 것이며 본 발명에 따른 권리범위를 제한하 기 위해 선택된 것이 아니다. 또한, 본 명세서에서 사용되는 ´포함하는´, ´구비하는´, ´갖는´ 등과 같은 표현은, 해당 표현이 포함되는 어구 또는 문장에서 달리 언급되지 않는 한, 다른 실시예를 포함할 가능성을 내포하는 개방형 용어(open-ended terms)로 이해되어야 한다. 또한, 본 명세서에서 기술된 단수형의 표현은 달리 언급하지 않는 한 복수형의 의미를 포함할 수 있으며, 이는 청구범위에 기재된 단수형의 표현에도 마찬가지로 적용된다. 본 발명에서, 메모리 디바이스는 프로세싱 인 메모리(processing-in-memory, PIM) 구조를 가져, 메모리 디바이 스가 연산 기능을 수행할 수 있다. 예를 들어, 본 발명의 실시예에 따른 메모리 디바이스는 PIM 구조를 갖는 저 항성 랜덤 액세스 메모리(RRAM, Resistive Random Access Memory)일 수 있다. 그러나, 본 발명의 실시예가 이 에 한정되는 것은 아니며 본 발명의 목적에 반하지 않는 한, 일부 구성요소가 메모리 디바이스 외부에서 연결될 수도 있으며, RRAM 외에 다른 메모리 디바이스에도 적용될 수 있다. 본 발명에 따른 메모리 디바이스는 인공지능 시스템에 적용될 수 있다. 인공지능 모델의 연산은 입력 신호에 가 중치를 곱해서 더하는 MAC (multiplication and accumulation) 연산을 사용할 수 있다. 즉, 본 발명에 따른 메 모리 디바이스는 인공지능 시스템을 위한 MAC 연산을 수행할 수 있다. 그러나, 본 발명의 실시예가 이에 한정되 는 것은 아니며, 본 발명에 따른 메모리 디바이스는 메모리를 필요로 하는 임의의 분야에 제한 없이 이용될 수 있으며, 본 발명의 목적에 반하지 않는 한 MAC 연산 외의 다른 연산을 수행할 수도 있다. 도 2는 본 발명의 일 실시예에 따른 메모리 디바이스를 개략적으로 도시하는 다이어그램이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 메모리 디바이스는 복수의 워드 라인(WL0,a, WL0,b, WL1,a, WL1,b, ... WLn-1,a, WLn-1,b, 이하 \"WL\"), 복수의 비트 라인(BL0,BL1 ... BLm-1, 이하 \"BL\") 및 기준 열 라인(RL)에 접속된 메모리 셀 어레이, 전원부, 및 제어부를 포함한다. 도 2를 참조하면, 메모리 셀 어레이는 행으로 배치된 복수의 쌍의 워드 라인(WL0,a 및 WL0,b, WL1,a 및 WL1,b, ... WLn-1,a 및 WLn-1,b, 이하 \"WLi,a, WLi,b\") 중 한 쌍의 워드 라인(WLi,a, WLi,b)에, 그리고 열로 배치된 복수의 비 트 라인(BL) 중 하나의 비트 라인(BLj) 또는 기준 열 라인(RL)에 각각 접속된 복수의 메모리 셀을 포함할 수 있 다. 도 2에서는, 복수의 쌍의 워드 라인(WLi,a, WLi,b)이 n개의 쌍의 워드 라인(WL)을 포함하고, 복수의 비트 라 인(BL)이 m개의 비트 라인을 포함하는 것으로 도시된 바, 여기서 n은 2 이상의 정수이고, m은 2 이상의 정수일 수 있으나, 본 발명의 실시예가 이에 한정되는 것은 아니고, n 및 m 중 적어도 하나는 1일 수 있다. 일 실시예 에서, 복수의 쌍의 워드 라인(WLi,a, WLi,b) 중 각각의 쌍(WLi,a, WLi,b)은 제1 워드 라인(WL0,a, WL1,a, ... WLn-1,a, 이하 \"WLi,a\") 및 제1 워드 라인(WLi,a)에 인접하여 아래에 배치되는 제2 워드 라인(WL0,b, WL1,b, ... WLn-1,b, 이하 \"WLi,b\")을 포함할 수 있다. 일 실시예에서, 복수의 메모리 셀의 각각은, 복수의 비트 라인(BL) 중 하나(BLj)와 제1 워드 라인(WLi,a)에 접속 되는 제1 저항기(R0,0, R0,1, ... R0,m-1, R1,0, R1,1, ... R1,m-1, ... Rn-1,0, Rn-1,1 ... Rn-1,m-1, 이하 \"Ri,j\" 또는 \"Ri\"), 및 복수의 비트 라인(BL) 중 하나와 제2 워드 라인(WLi,b)에 접속되는 제2 저항기( , , ... , ... , ... , ... , 이하 \" \")를 포함하거나, 기준 열 라인(RL)과 제1 워드 라인 (WLi,a)에 접속되는 제3 저항기(Rref_0,a, Rref_1,a, ... Rref_n-1,a, 이하 \"Rref_i,a\"), 및 기준 열 라인(RL)과 제2 워드 라인(WLi,b)에 접속되는 제4 저항기(Rref_0,b, Rref_1,b, ... Rref_n-1,b, 이하 \"Rref_i,b\")를 포함할 수 있다. 즉, 하나의 메모리 셀은 2개의 저항기를 포함할 수 있다. 일 실시예에서, 제1 저항기(Ri,j) 및 제2 저항기( )는 1 비트의 가중치를 저장할 수 있다. 또한, 제3 저항기 (Rref_i,a) 및 제4 저항기(Rref_i,b)도 1 비트의 데이터(예를 들어, 가중치, 기준 저항 상태)를 저장할 수 있다. 여기서, 가중치 값은 메모리 디바이스의 사용 목적 및 조건에 따라 사전에 설정되거나, 사용자 또는 외부 시스템 으로부터 입력되어 설정 및 변경될 수 있다. 일 실시예에서, 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)는 2개의 다른 저항 상태, 예를 들어 높은 저항 상태(high resistive state, HRS) 및 낮은 저항 상태(low resistive state, LRS)를 가질 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 본 발명의 목적에 반하지 않는 한 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)의 각각은 3개 이상의 저항 상태를 가질 수도 있다. 일 실시예에서, 제1 저항기(Ri,j) 및 제2 저항기( ) 중 하나가 높은 저항 상태(HRS)이면 다른 하나가 낮은 저항 상태(LRS)일 수 있다. 또한, 제1 저항기(Ri,j) 및 제2 저항기( ) 중 하나가 낮은 저항 상태(LRS)이면 다른 하나 가 높은 저항 상태(HRS)일 수 있다. 예를 들어, Ri,j이 높은 저항 상태(HRS)를 갖는 저항 상태(RH)인 경우, 는 반대의 상태, 즉 낮은 저항 상태(LRS)의 저항 상태(RL)를 갖고, Ri,j이 낮은 저항 상태(LRS)를 갖는 저항 상태 (RL)인 경우, 는 반대의 상태, 즉 높은 저항 상태(HRS)의 저항 상태(RL)를 가질 수 있다. 일 예에서, 복수의 메모리 셀 중 하나에 설정되는 가중치 값이 1인 경우, 제1 저항기(Ri,j)는 낮은 저항 상태(LRS)를 갖고, 제2 저 항기( )는 높은 저항 상태(HRS)를 가질 수 있다. 다른 일 예에서, 복수의 메모리 셀 중 하나에 설정되는 가중 치 값이 0인 경우, 제1 저항기(Ri,j)는 높은 저항 상태(HRS)를 갖고, 제2 저항기( )는 낮은 저항 상태(LRS)를 가질 수 있다. 즉, 제1 저항기(Ri,j)는 해당 메모리 셀에 설정하려는 실제 가중치 값에 해당하는 저항 상태를 갖 고, 제2 저항기( )는 제1 저항기(Ri,j)와 반대의 저항 상태를 가질 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 본 발명의 목적에 반하지 않는 한, 제2 저항기( )가 해당 메모리 셀에 설정하려는 실제 가중치 값에 해당하는 저항 상태를 갖고, 제1 저항기(Ri,j)는 제2 저항기( )와 반대의 저항 상태를 가질 수도 있다. 이와 같이, 제1 저항기(Ri,j) 및 제2 저항기( )가 서로 다른 저항 상태를 가짐에 따라, 복수의 비트 라인(BL)의 각각의 출력단(V0,out, V1,out ... Vm-1,out, 이하 \"Vout\")에서 바라보는 등가 저항은 제1 저항기(Ri,j) 및 제2 저항기 ( )의 저항 상태와 상관 없이 일정할 수 있다. 예를 들어, 복수의 비트 라인(BL)의 각각(BLj)의 출력단(Vout)에 서 바라보는 등가 저항은 각각의 비트 라인(BLj)을 공유하는 제1 저항기(Ri,j) 및 제2 저항기( )의 저항 상태와 상관 없이 일정할 수 있다. 일 실시예에서, 전원부는 메모리 셀 어레이에 전압을 인가할 수 있다. 도 2를 참조하면, 전원부(20 0)는 복수의 쌍의 워드 라인(WLi,a, WLi,b) 중 각각의 쌍의 제1 워드 라인(WLi,a)과 제2 워드 라인(WLi,b) 사이에 각각 접속되는 복수의 전원(VIN_0, VIN_1, ... VIN_n-1, 이하 \"VIN_i\")을 포함할 수 있다. 예를 들어, 복수의 전원 (VIN_i)은 전압원일 수 있다. 복수의 전원(VIN_i)은 제1 저항기(Ri,j)와 제2 저항기( ) 사이에 접속되어 제1 저항 기(Ri,j)와 제2 저항기( ) 사이에 전압 차이를 만들 수 있다. 예를 들어, 복수의 전원(VIN_i)의 개수는, 복수의 비트 라인(BL) 중 하나에 접속된 제1 저항기(Ri,j)의 개수와 같거나, 제2 저항기( )의 개수와 같을 수 있다. 예 를 들어, 복수의 전원(VIN_i)의 개수는 워드 라인의 쌍(WLi,a, WLi,b)의 개수와 같거나, 워드 라인(WL) 전체의 개 수의 반(1/2)일 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 복수의 전원(VIN_i)은 제1 저 항기(Ri,j) 또는 제2 저항기( )와 연결되지 않는 추가의 전원을 포함할 수도 있다.일 실시예에서, 전원부의 복수의 전원(VIN_i) 중 하나만이 접지될 수 있다. 예를 들어, 전원부의 복수 의 전원(VIN_i) 중 하나만이 접지부에 연결되고, 나머지는 접지부에 연결되지 않는다. 도 2에서는, 하단의 전원 (VIN_n-1)이 접지된 것으로 도시되어 있지만, 본 발명의 실시예가 이에 한정되는 것은 아니며 복수의 전원(VIN_i) 중 임의의 하나가 접지될 수 있다. 또한, 본 발명의 실시예가 접지부에 한정되는 것은 아니며, 복수의 전원 (VIN_i) 중 하나만이 연결되는 접지부는 기준 전원일 수 있다. 도 2를 참조하면, 전원부의 복수의 전원(VIN_i)의 각각은 전압원, 커패시터 및 스위치를 포함하는 스위칭 커패시터 구조를 가질 수 있다. 그러나, 본 발명에 따른 전원부가 도 2의 스위칭 커패시터 구조에 한정되 는 것은 아니며, 메모리 셀 어레이에 전압을 인가하는 전원 및 스위치를 포함하는 임의의 구조를 가질 수 있다. 예를 들어, 전원부는 전원부를 제어하는 전원 제어부(미도시)에 연결되어 전압 인가 신호에 따 라 메모리 셀 어레이에 전압을 인가할 수 있고, 전원 제어부는 메모리 디바이스에 실장되거나 외부에 마련될 수 있다. 일 실시예에서, 제어부는 메모리 셀 어레이를 구동시키고 메모리 셀 어레이의 동작을 제어할 수 있다. 도 2를 참조하면, 제어부는 워드 라인 구동부 및 비트 라인 구동부를 포함할 수 있다. 그 러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 제어부는 제어 회로(미도시), 연산부(미도시) 등의 구성을 더 포함할 수 있다. 도 2를 참조하면, 워드 라인 구동부는 복수의 워드 라인(WL)에 신호를 인가할 수 있다. 예를 들어, 워드 라인 구동부는 워드 라인(WL)과 스위치를 통해 연결되어, 워드 라인(WL)에 접속되는 메모리 셀 어레이 의 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)에 신호를 인가할 수 있다. 도 2를 참조하면, 비트 라인 구동부는 복수의 비트 라인(BL)에 신호를 인가할 수 있다. 예를 들어, 비트 라인 구동부는 비트 라인(BL)과 스위치를 통해 연결되어, 비트 라인(BL)에 접속되는 메모리 셀 어레이 의 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)에 신호를 인가할 수 있다. 일 실시예에서, 워드 라인 구동부 및 비트 라인 구동부는 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)가 소정의 저항 상태(HRS, LRS)를 갖도록 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)에 신호를 인가 할 수 있다. 예를 들어, 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)는 워드 라인 구동부 및 비트 라인 구동부에서 인가되는 신호에 따라 2개의 다른 저항 상태, 예를 들어 높은 저항 상태(HRS) 및 낮은 저항 상 태(LRS)를 가질 수 있다. 일 실시예에서, 워드 라인 구동부 및 비트 라인 구동부는 제1 및 제2 저항기(Ri,j, )가 가중치 값에 따른 소정의 저항 상태(HRS, LRS)를 갖도록 제1 및 제2 저항기(Ri,j, )에 신호를 인가할 수 있다. 예를 들어, 워드 라인 구동부 및 비트 라인 구동부는 제1 저항기(Ri,j)가 가중치 값에 따른 저항 상태(HRS 또는 LRS)를 갖고, 제2 저항기( )가 이에 반대되는 저항 상태(LRS 또는 HRS)를 갖도록 제1 및 제2 저항기(Ri,j, ) 에 신호를 인가할 수 있다. 여기서, 가중치 값은 메모리 디바이스의 사용 목적 및 조건에 따라 사전에 설정되거 나, 사용자 또는 외부 시스템으로부터 입력되어 설정 및 변경될 수 있다. 일 실시예에서, 워드 라인 구동부 및 비트 라인 구동부는 메모리 디바이스가 수행하는 연산의 종 류에 따라 제3 저항기(Rref_i,a) 및 제4 저항기(Rref_i,b)가 소정의 저항 상태(HRS, LRS)를 갖도록 제3 저항기 (Rref_i,a) 및 제4 저항기(Rref_i,b)에 신호를 인가할 수 있다. 예를 들어, 워드 라인 구동부 및 비트 라인 구 동부는 메모리 디바이스가 수행하는 연산의 종류에 따라 제3 저항기(Rref_i,a)가 제1 기준 저항 상태 (HRS 또는 LRS)를 갖고, 제4 저항기(Rref_i,b)가 제2 기준 저항 상태(HRS 또는 LRS)를 갖도록 제3 저항기(Rref_i,a) 및 제4 저항기(Rref_i,b)에 신호를 인가할 수 있다. 여기서, 연산의 종류는 메모리 디바이스의 사용 목적 및 조건에 따라 사전에 설정되거나, 사용자 또는 외부 시스템으로부터 입력되어 설정 및 변경될 수 있다. 또한, 연산의 종류에 따른 제3 저항기(Rref_i,a)의 제1 기준 저항 상태(HRS 또는 LRS) 및 제4 저항기(Rref_i,b)의 제2 기준 저항 상태는(HRS 또는 LRS) 메모리 디바이스의 사용 목적 및 조건에 따라 사전에 설정되거나, 사용자 또는 외부 시스 템으로부터 입력되어 설정 및 변경될 수 있다. 일 실시예에서, 메모리 디바이스의 제어부는 워드 라인 구동부 및 비트 라인 구동부를 제어 하는 제어 회로(미도시)를 더 포함할 수 있다. 예를 들어, 제어 회로(미도시)는 제1 및 제2 저항기(Ri,j, )의 가중치 값을 결정하고, 제1 저항기(Ri,j) 및 제2 저항기( )가 결정된 가중치 값에 따른 소정의 저항 상태를 갖 도록 하는 신호를 인가하도록 워드 라인 구동부 및 비트 라인 구동부를 제어할 수 있다. 예를 들어, 제어 회로(미도시)는 메모리 디바이스가 수행하는 연산의 종류를 결정하여, 제3 저항기(Rref_i,a) 및 제4 저항 기(Rref_i,b)가 결정된 연산의 종류에 따른 소정의 저항 상태를 갖도록 하는 신호를 인가하도록 워드 라인 구동부 및 비트 라인 구동부를 제어할 수 있다. 여기서, 가중치 값은 메모리 디바이스의 사용 목적 및 조건 에 따라 제어 회로(미도시)에 사전에 설정되거나, 사용자 또는 외부 시스템으로부터 제어 회로(미도시)에 입력 되고 변경될 수 있다. 또한, 연산의 종류는 메모리 디바이스의 사용 목적 및 조건에 따라 제어 회로(미도시)에 사전에 설정되거나, 사용자 또는 외부 시스템으로부터 제어 회로(미도시)에 입력되고 변경될 수 있다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 워드 라인 구동부 및 비트 라인 구동부는 제어 회로 (미도시)의 역할을 직접 할 수도 있고, 제어 회로(미도시)가 메모리 디바이스의 외부에 마련되어 메모리 디 바이스로 제어 신호를 인가할 수도 있다. 일 실시예에서, 메모리 디바이스는 복수의 비트 라인(BL)의 각각의 출력단(Vout)의 전압을 기초로 연산을 수 행하여 결과값을 출력할 수 있다. 예를 들어, 메모리 디바이스는 복수의 비트 라인(BL)의 각각의 출력단 (Vout)의 전압 및 기준 열 라인(RL)의 출력단(Vref)의 전압을 기초로 연산을 수행하여 결과값을 출력할 수 있다. 예를 들어, 복수의 비트 라인(BL)의 각각의 출력단(Vout)의 전압 및 기준 열 라인(RL)의 출력단(Vref)의 전압은 입력 전원(VIN_i) 및 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)의 각각의 저항 상태에 따라 달라지며, 메모 리 디바이스는 복수의 비트 라인(BL) 및 기준 열 라인(RL)의 출력 전압에 기초하여 연산을 수행할 수 있다. 예를 들어, 메모리 디바이스는 곱셈 누적(MAC: Multiply-And-Accumulate) 연산을 수행할 수 있으나, 본 발 명의 실시예가 이에 한정되는 것은 아니다. 일 실시예에서, 메모리 디바이스는 복수의 비트 라인(BL) 각각의 출력단(Vout)의 전압과 기준 열 라인(RL)의 출력단(Vref)의 전압의 차이(Vout-Vref)에 기초하여 연산 결과를 추정할 수 있다. 이와 같이, 복수의 비트 라인 (BL)의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)에 기초하여 연산을 수행함에 따라 연산에 따른 오프셋이 제거될 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압은 메모리 디바이스의 연산의 결과 추정 값에 따라 일정 할 수 있다. 예를 들어, 메모리 디바이스의 연산의 결과 추정 값은 복수의 비트 라인(BL) 각각의 출력 전압 에 따라 일정할 수 있다. 이는, 예를 들어, 복수의 비트 라인(BL)의 각각의 출력단(Vout)에서 바라보는 등가 저 항이 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 일정하기 때문일 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압은 메모리 디바이스의 연산의 결과 추정 값과 1:1 대응할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압은 메모리 디바이스의 연산의 결과 추정 값과 선형적으로 1:1 대응 할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압은 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 메모리 디바이스의 연산의 결과 추정 값과 선형적으로 1:1 대응할 수 있다. 예를 들어, 복수의 비 트 라인(BL) 각각의 출력 전압은 메모리 디바이스의 연산의 결과 추정 값에 비례하여 선형적으로 증가할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)는 메모리 디바이스의 연산의 결과 추정 값에 따라 일정할 수 있다. 예를 들어, 메모리 디바이스의 연산의 결과 추정 값은 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)에 따라 일 정할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)는 메모리 디바이스의 연산의 결과 추정 값과 1:1 대응할 수 있다. 예를 들어, 복수의 비트 라인 (BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)는 메모리 디바이스의 연산의 결과 추정 값과 선형적으로 1:1 대응할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인 (RL)의 출력 전압의 차이(Vout-Vref)는 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 메모리 디바이스 의 연산의 결과 추정 값과 선형적으로 1:1 대응할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)는 메모리 디바이스의 연산의 결과 추정 값에 비례하 여 선형적으로 증가할 수 있다. 이와 같이, 메모리 디바이스가 기준 열 라인(RL)을 포함하고, 제1 저항기(Ri,j) 및 제2 저항기( ) 사이에 배치되는 복수의 전원(VIN_i) 중 하나만을 접지하고, 제1 저항기(Ri,j) 및 제2 저항기( )가 서로 다른 저항 상태 (HRS 또는 LRS)를 갖도록 구성한 상태에서, 복수의 전원(VIN_i)의 인가에 따라, 복수의 비트 라인(BL)의 출력 전 압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)에 기초하여 연산을 수행함에 따라, 메모리 디바이스의 연산 결과는 유일한 값으로 결정될 수 있다. 즉, 복수의 비트 라인(BL) 각각의 출력 전압에 대응되는 메모리 디 바이스의 연산 결과는 유일한 값으로 결정될 수 있다. 예를 들어, 메모리 디바이스의 연산 결과 추정 값에 따라 메모리 셀 어레이의 복수의 셀의 제1 저항기(Ri,j) 및 제2 저항기( )의 저항 상태를 추정할 수 있다. 예를 들어, 메모리 디바이스에 의해 수행되는 연산은 다음의 식 1에 따를 수 있다. [식 1]"}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "여기서, Vout은 복수의 비트 라인(BL)의 각각의 출력단(Vout)의 전압이고, Vref는 기준 열 라인(RL)의 출력단(Vre f)의 전압이고, VIN_i는 전원부의 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상 태이고, Rref_i,a는 i번째 제3 저항기의 저항 상태이고, Rref_i,b는 i번째 제4 저항기의 저항 상태이고, RH는 높은 저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값이다. 식 1에서, 우변의 분자 \" \"는 VIN_i, Ri, Rref_i,a 및 Rref_i,b를 기초로 하여 연 산된 메모리 디바이스의 연산의 결과 추정 값이다. 식 1에 따르면, 우변의 분모 \" \"는 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 일정한 값 (예를 들어, 상수)을 가지므로, 메모리 디바이스의 연산의 결과가 유일한 값으로 결정될 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력단(Vout)의 전압과 기준 열 라인(RL)의 출력단(Vref)의 전압의 차이 (Vout-Vref)는 메모리 디바이스의 연산의 결과 추정 값, 예를 들어 \" \"에 따라 일정하여 예를 들어 1:1 대응할 수 있다. 일 실시예에서, 메모리 디바이스의 제어부는 전술한 바와 같은 메모리 디바이스의 연산을 수행하 는 연산부(미도시)를 더 포함할 수 있다. 예를 들어, 연산부(미도시)는 복수의 비트 라인(BL)의 각각의 출력단 (Vout)의 전압 및 기준 열 라인(RL)의 출력단(Vref)의 전압을 입력 받고, 이를 기초로 전술한 바와 같은 연산을 수행하여 결과값을 출력할 수 있다. 여기서, 워드 라인 구동부, 비트 라인 구동부, 및 제어부의 연산부(미도시)와 제어회로(미도 시)는 별개의 구성인 것으로 설명되었지만, 이는 설명의 편의를 위한 것으로 본 발명의 실시예가 이에 한정되는것은 아니다. 예를 들어, 전술한 바와 같은 제어부의 워드 라인 구동부, 비트 라인 구동부, 연 산부(미도시) 및 제어회로(미도시)의 각각의 기능의 일부를 제어부의 워드 라인 구동부, 비트 라인 구동부, 연산부(미도시) 및 제어회로(미도시) 중 다른 구성 요소에서 수행할 수 있다. 또한, 제어부 의 워드 라인 구동부, 비트 라인 구동부, 연산부(미도시) 및 제어회로(미도시)의 각각이 둘 이상의 구성 요소로 구현되거나, 둘 이상이 결합되어 하나의 구성 요소로 구현될 수 있다. 본 발명의 일 실시예에 따른 메모리 디바이스는 프로세싱 인 메모리(processing-in-memory, PIM) 구조를 가 져, 메모리 셀 어레이, 전원부 및 제어부는 하나의 베이스(예를 들어, 기판) 상에 배치될 수 있 다. 그러나, 본 발명의 실시예가 이에 한정되는 것은 아니며, 본 발명의 목적에 반하지 않는 한 일부 구성요소 가 메모리 디바이스 외부에 배치되어 메모리 디바이스와 전기적으로 연결되거나 통신할 수 있다. 예를 들어, 메모리 셀 어레이 및 제어부의 연산부(미도시)만이 하나의 베이스 상에 형성되고, 다른 구성 요소는 메모리 디바이스의 외부에, 즉 메모리 셀 어레이 및 연산부(미도시)가 배치된 베이스(예를 들 어, 기판)의 외부에 배치되어 메모리 셀 어레이 및 연산부(미도시)와 전기적으로 연결되거나 통신할 수 있 다. 이때, 메모리 셀 어레이, 전원부 및 제어부의 워드 라인 구동부, 비트 라인 구동부 , 연산부(미도시)와 제어 회로(미도시)는 서로 전기적으로 연결되거나, 신호를 주고받도록 네트워크로 연 결될 수 있다. 이와 같이 메모리 디바이스가 구성됨에 따라, 본 발명의 일 실시예에 따른 메모리 디바이스는 종래의 메모리 디바이스에 마련되었던 트랜스 임피던스 증폭기(TIA, Transimpedance Amplifier)를 포함하지 않고, 비트 라인(BL)의 출력 전압에 기초하여 연산을 수행할 수 있다. 즉, 본 발명의 일 실시예에 따른 메모리 디바이스는 전압 센싱 방법으로 연산을 수행할 수 있다. 또한, 본 발명의 일 실시예에 따른 메모리 디바이스는, 종래의 메모리 셀 어레이의 구성을 변경하지 않고 그대로 사 용하면서 기준 열 라인(RL)만을 추가하여 구성할 수 있다. 도 3은 본 발명의 일 실시예에 따른 메모리 디바이스의 제1 연산을 위해 설정되는 메모리 셀의 저항 상태를 설 명하기 위한 다이어그램이다. 도 3을 참조하면, 일 예에서, 메모리 디바이스가 수행하는 제1 연산은 AND 연산이다. 예를 들어, 도 3에서 와 같이, 메모리 디바이스의 AND 연산을 위해, 기준 열 라인(RL)에 접속된 제3 저항기(Rref_i,a)는 높은 저항 상태(HRS, 이하 \"RH\"라고도 함)를 갖고, 제4 저항기(Rref_i,b)는 낮은 저항 상태(LRS, 이하 \"RL\"라고도 함)를 가질 수 있다. 예를 들어, 메모리 디바이스에 의해 수행되는 AND 연산은 다음의 식 2에 따를 수 있다. [식 2]"}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "여기서, Vout은 복수의 비트 라인(BL)의 각각의 출력단(Vout)의 전압이고, Vref는 기준 열 라인(RL)의 출력단(Vre f)의 전압이고, VIN_i는 전원부의 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상 태이고, RH는 높은 저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값이다. 식 2를 참조하면, 우변의 분자 \" \"는 VIN_i, Ri, 제3 저항기의 저항 상태(Rref_i,a) 및 제4 저항기의 저항 상태(Rref_i,b)를 기초로 하여 연산된 메모리 디바이스의 AND 연산의 결과 추정 값이다. 식 2에 따르면, 우변의 분모 \" \"는 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)의 저항 상태와 상관없이, 보다 구체적으로 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 항상 일정한 값(예를 들어, 상 수)을 가지므로, 본 발명의 일 실시예에 따른 메모리 디바이스의 AND 연산의 결과가 유일한 값으로 결정될수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력단(Vout)의 전압과 기준 열 라인(RL)의 출력단(Vref)의 전압의 차이 (Vout-Vref)는 메모리 디바이스의 AND 연산의 결과 추정 값, 예를 들어 \" \"에 따라 일정하여, 예를 들어 1:1 대응할 수 있다. 예를 들어, 전원부에 입력되는 입력 전압이 1일 때, VIN_i이 높은 전압(high)을 갖고; 전원부에 입력 되는 입력 전압이 0일 때, VIN_i이 낮은 전압(low)을 가지며; 제1 저항기(Ri)의 가중치가 1일 때, 제1 저항기(R i)의 저항 상태가 낮은 저항 상태(RL)이고; 제1 저항기(Ri)의 가중치가 0일 때 제1 저항기(Ri)의 저항 상태가 높 은 저항 상태(RH)라고 하면, 식 2의 \" \"는 입력 전압과 가중치가 모두 1인 경우에 다른 경우보 다 현저히 큰 값을 가질 수 있다. 즉, 메모리 디바이스는 입력 전압과 가중치가 모두 1인 경우에만 연산 결 과 추정 값(Vout-Vref)이 높은 전압(high)를 갖고 다른 경우에는 낮은 전압(low)를 갖는 AND 연산을 수행할 수 있 다. 예를 들어, 본 발명의 일 실시예에 따른 메모리 디바이스의 AND 연산의 결과는 다음의 표 1과 같을 수 있다. 표 1 VIN=High VIN=Low 제1 저항기: RL 제2 저항기: RH연산 결과: High 연산 결과: Low 제1 저항기: RH 제2 저항기: RL연산 결과: Low 연산 결과: Low 도 4는 본 발명의 일 실시예에 따른 메모리 디바이스의 제2 연산을 위해 설정되는 메모리 셀의 저항 상태를 설 명하기 위한 다이어그램이다.도 4를 참조하면, 일 예에서, 메모리 디바이스가 수행하는 제2 연산은 전원부 의 복수의 전원(VIN_i)의 입력 값의 부호 및 제1 및 제2 저항기(Ri,j, )의 가중치 값의 부호를 기초로 하 는 부호화 연산(signed input/signed weight)이다. 예를 들어, 부호화 연산에서는, 복수의 전원(VIN_i)의 입력 값의 부호 및 제1 저항기(Ri,j)의 가중치 값의 부호에 따라 연산 결과가 증가 또는 감소할 수 있다. 예를 들어, 도 4를 참조하면, 메모리 디바이스의 부호화 연산을 위해, 기준 열 라인(RL)에 접속된 제3 저항기(Rref_i,a) 는 높은 저항 상태(RH)를 갖고, 제4 저항기(Rref_i,b)도 높은 저항 상태(RH)를 가질 수 있다. 예를 들어, 메모리 디바이스에 의해 수행되는 부호화 연산은 다음의 식 3에 따를 수 있다. [식 3]"}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "여기서, Vout은 복수의 비트 라인(BL)의 각각의 출력단(Vout)의 전압이고, Vref는 기준 열 라인(RL)의 출력단(Vre f)의 전압이고, VIN_i는 전원부의 i번째 전원에 인가되는 입력 전압이고, Ri는 i번째 제1 저항기의 저항 상 태이고, RH는 높은 저항 상태를 갖는 저항 값이고, RL은 낮은 저항 상태를 갖는 저항 값이다.식 3에서, 우변의 분자 \" \"는 VIN_i, Ri, 제3 저항기의 저항 상태(Rref_i,a) 및 제4 저항기의 저항 상태(Rref_i,b)를 기초로 하여 연산된 메모리 디바이스의 부호화 연산의 결과 추정 값이다. 식 3에서, 우변의 분모 \" \"는 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)의 저항 상태와 상관없 이, 보다 구체적으로 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 항상 일정한 값(예를 들어, 상수)을 가지므로, 메모리 디바이스의 부호화 연산의 결과가 유일한 값으로 결정될 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력단(Vout)의 전압과 기준 열 라인(RL)의 출력단(Vref)의 전압의 차이 (Vout-Vref)는 메모리 디바이스의 부호화 연산의 결과 추정 값, 예를 들어 \" \" 에 따라 일정하여, 예를 들어 1:1 대응할 수 있다. 식 3에서, 우변의 분자 \" \"는, Ri의 값이 높은 저항 상태(RH)인 경우 대략 이고, Ri의 값이 낮은 저항 상태(RL)인 경우 대략 일 수 있다. 예 를 들어, 제1 저항기(Ri)의 저항 상태가 1의 가중치를 갖는 낮은 저항 상태(RL)이고 입력 전압(VIN_i)이 양수 (positive)인 경우, 연산의 결과 추정 값(Vout-Vref)은 증가할 수 있다. 예를 들어, 제1 저항기(Ri)의 저항 상태 가 -1의 가중치를 갖는 높은 저항 상태(RH)이고 입력 전압(VIN_i)이 음수(negative)인 경우, 연산 결과의 추정 값 (Vout-Vref)은 증가할 수 있다. 예를 들어, 제1 저항기(Ri)의 저항 상태가 1의 가중치를 갖는 낮은 저항 상태(RL) 이고 입력 전압(VIN_i)이 음수(negative)인 경우, 연산의 결과 추정 값(Vout-Vref)은 감소할 수 있다. 예를 들어, 제1 저항기(Ri)의 저항 상태가 -1의 가중치를 갖는 높은 저항 상태(RH)이고 입력 전압(VIN_i)이 양수(positive)인 경우, 연산의 결과 추정 값(Vout-Vref)은 감소할 수 있다. 즉, 메모리 디바이스는 복수의 전원(VIN_i)의 입력 값의 부호 및 제1 저항기(Ri)의 가중치 값의 부호에 따라 연산 결과가 증가 또는 감소하는 부호화 연산을 수행할 수 있다. 예를 들어, 본 발명의 일 실시예에 따른 메모리 디바이스의 부호화 연산의 결과는 다음의 표 2와 같을 수 있다. 표 2 VIN=양수(positive) VIN=음수(negative) 제1 저항기: RL 제2 저항기: RH연산 결과: 증가(+) 연산 결과: 감소(-) 제1 저항기: RH 제2 저항기: RL연산 결과: 감소(-) 연산 결과: 증가(+) 도 5는 본 발명의 일 실시예에 따른 메모리 디바이스의 전원부에서 바라보는 등가 저항을 설명하기 위한 다 이어그램이다. 일 실시예에서, 전압부의 복수의 전원(VIN_i)의 각각에서 바라보는 등가저항(예를 들어, 부하 저항)은 높은 저항 상태(HRS)의 저항(RH)과 낮은 저항 상태(LRS)의 저항(RL)이 직렬 연결된 것으로 보일 수 있다. 이와 같이, 본 발명에 따르면, 복수의 전원(VIN_i)의 각각에서 바라보는 등가 저항은 상대적으로 큰 저항 값을 가질 수 있다. 예를 들어, 종래의 메모리 디바이스에서, 각각의 전원에 연결된 하나의 저항이 낮은 저항 상태를 갖는 경우와 비교하면 현저하게 큰 저항 값을 가질 수 있다. 본 발명의 일 실시예에 따른 메모리 디바이스에서는, 이와같이 상대적으로 저항 값이 크기 때문에, 전압부가 상대적으로 적은 전류를 구동해도 되고, 결과적으로 전 압부의 부담이 줄어들 수 있다. 도 6은 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법의 순서도이다. 예를 들어, 본 실시예에 따른 메모리 디바이스를 구동하는 방법은 도 2의 메모리 디바이스를 구동하는 방법이다. 도 2 및 6을 참조하면, 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법에 따르면, 설정 가중치 값에 대응하는 높은 저항 상태(HRS) 또는 낮은 저항 상태(LRS) 중 하나로 제1 저항기(Ri,j)의 저항 상태가 설정 된다(S100). 여기서, 설정 가중치 값은 메모리 디바이스의 사용 목적 및 조건에 따라 사전에 설정되거나, 사용 자 또는 외부 시스템으로부터 입력되어 설정 및 변경될 수 있다. 또한, 도 2 및 6을 참조하면, 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법에 따르면, 높은 저 항 상태(HRS) 또는 낮은 저항 상태(LRS) 중 다른 하나로 제2 저항기( )의 저항 상태가 설정된다(S200). 예를 들어, 제1 저항기(Ri,j)와 제2 저항기( )는 서로 다른 저항 상태를 가질 수 있다. 그런 다음, 도 2 및 6을 참조하면, 메모리 디바이스가 수행하는 연산의 종류에 따라, 제3 저항기(Rref_i,a) 및 제4 저항기(Rref_i,b)의 저항 상태가 설정된다(S300). 예를 들어, 메모리 디바이스가 수행하는 연산의 종 류에 따라, 연산을 위한 제1 기준 저항 상태로 제3 저항기(Rref_i,a)의 저항 상태가 설정되고, 연산을 위한 제2 기 준 저항 상태로 제4 저항기(Rref_i,b)의 저항 상태가 설정된다. 그런 다음, 도 2 및 6을 참조하면, 전원부의 복수의 전원(VIN_i)의 입력 전압과 제1 내지 제4 저항기(Ri,j, , Rref_i,a, Rref_i,b)의 저항 상태에 따른 비트 라인(BL)의 출력 전압 및 기준 열 라인(RL)의 출력 전압에 기초하 여, 연산이 수행되고 결과값이 출력된다(S400). 예를 들어, 메모리 디바이스는 비트 라인(BL)의 출력 전압 과 기준 열 라인(RL)의 출력 전압의 차이에 기초하여 연산을 수행하고 결과 값을 출력할 수 있다. 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법에 따르면, 복수의 비트 라인(BL)의 각각의 출력 단(Vout)에서 바라보는 등가 저항은 제1 및 제2 저항기(Ri,j, )의 저항 상태와 상관없이 일정할 수 있다. 또한, 복수의 비트 라인(BL) 각각의 출력 전압에 대응되는 메모리 디바이스의 연산 결과는 유일한 값으로 결정될 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout- Vref)는 메모리 디바이스의 연산의 결과 추정 값에 따라 일정할 수 있다. 예를 들어, 복수의 비트 라인(BL) 각각의 출력 전압과 기준 열 라인(RL)의 출력 전압의 차이(Vout-Vref)는 메모리 디바이스의 연산의 결과 추정 값과 1:1 대응할 수 있다. 한편, 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법은, 설명의 편의를 위해 S100, S200, S300, 및 S400의 단계가 순서대로 수행되는 것으로 설명하였으나, 본 발명의 실시예가 이에 한정되는 것은 아니다. 예 를 들어, 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법의 단계(S100, S200, S300, S400)의 각 각은 다른 순서로 또는 동시에 수행될 수 있다. 예를 들어, 제1 저항기(Ri,j)의 저항 상태를 설정하는 S100와 제 2 저항기( )의 저항 상태를 설정하는 S200이 실질적으로 동시에 수행될 수도 있다. 또한, 제3 저항기(Rref_i,a) 및 제4 저항기(Rref_i,b)의 저항 상태가 설정되는 S300의 단계가 제1 저항기(Ri,j) 및 제2 저항기( )의 저항 상태 를 설정하는 S100 및 S200보다 먼저 수행될 수도 있다. 또는, S100, S200, 및 S300이 실질적으로 동시에 수행될 수도 있다. 도 7은 종래 기술에 따른 메모리 디바이스와 본 발명의 일 실시예에 따른 메모리 디바이스의 동작 속도를 비교 하는 그래프이다. 구체적으로, 도 7은 0부터 15까지의 스윕(sweep)을 나타내는 비트 라인의 출력 전압의 그래프이다. 도 7에서, 청색 선은 종래의 TIA를 포함하는 메모리 디바이스(예를 들어, 도 1a의 메모리 셀을 포함하는 메모리 디바이 스)의 시간(ns)에 따른 비트 라인의 출력 전압(V)을 나타내고, 적색 선은 본 발명의 일 실시예에 따라 TIA를 포 함하지 않는 도 2의 메모리 디바이스의 시간(ns)에 따른 비트 라인의 출력 전압(V)을 나타낸다.도 7을 참조하면, 종래의 TIA를 포함하는 메모리 디바이스에서는, TIA의 출력이 안정화되기까지 20 ns 이상, 예 를 들어 약 23.6 ns의 시간이 소요되었다. 반면에, 본 발명의 일 실시예에 따른 메모리 디바이스에서는, 약 0.5 ns만에 전압이 안정화된 것을 알 수 있다. 또한, 본 발명의 일 실시예에 따른 메모리 디바이스에서는, 연산 결과에 따라 비트 라인의 출력 전압이 선형적으로 증가함을 알 수 있다. 도 8은 종래 기술에 따른 메모리 디바이스와 본 발명의 일 실시예에 따른 메모리 디바이스의 동작 속도를 비교 하는 다른 그래프이다. 도 8에서, 청색 선은 종래의 TIA를 포함하는 메모리 디바이스(예를 들어, 도 1a의 메모리 셀을 포함하는 메모리 디바이스)의 시간(ns)에 따른 비트 라인의 출력 전압(V)을 나타내고, 적색 선은 본 발명의 일 실시예에 따라 TIA를 포함하지 않는 도 2의 메모리 디바이스의 시간(ns)에 따른 비트 라인의 출력 전압(V)을 나타낸다. 도 8은 예를 들어 종래의 메모리 디바이스의 전원부(도 1a의 V0 ... Vn-1)에 연결된 저항기(R0 ... Rn-1)가 모두 낮은 저항 상태를 갖는 경우를 나타내고, 또한 본 발명의 일 실시예에 따른 메모리 디바이스의 제1 저항기(Ri)가 모두 낮은 저항 상태를 갖는 경우를 나타낸다. 이와 같이 전원부에 연결된 저항기가 모두 낮은 저항 상태를 갖 는 경우, 연산 결과가 상대적으로 크게 변하여 안정화 시간이 비교적 늘어날 수 있다. 도 8을 참조하면, 종래의 TIA를 포함하는 메모리 디바이스에서는, 저항기가 모두 낮은 저항 상태를 갖는 경우, TIA의 출력이 안정화되기까지 약 49.1 ns의 시간이 소요되었다. 그러나, 본 발명의 일 실시예에 따른 메모리 디 바이스에서는, 제1 저항기(Ri)가 모두 낮은 저항 상태를 갖는 경우에도 약 0.45 ns만에 전압이 안정화된 것 을 알 수 있다. 즉, 본 발명의 일 실시예에 따르면, 메모리 디바이스는 제1 저항기(Ri)의 저항 상태와 관계 없이, 즉 연산 결과와 관계없이, 일정한 시간, 예를 들어 약 0.5 ns 내에 전압이 안정화되는 것을 알 수 있다. 즉, 출력 전압의 안정화에 걸리는 시간이 종래의 메모리 디바이스 대비 약 90 % 이상 감소되었다. 도 9a는 종래 기술에 따른 메모리 디바이스의 전원부의 전류의 시뮬레이션 결과를 도시하는 그래프이다. 도 9b 는 본 발명의 일 실시예에 따른 메모리 디바이스의 전원부의 전류의 시뮬레이션 결과를 도시하는 그래프이다. 도 9a 및 9b는 종래 기술에 따른 메모리 디바이스와 본 발명의 일 실시예에 따른 메모리 디바이스가 각각 16개 의 전원을 갖고, 동일한 연산을 수행할 때, 시간(ns)에 따라 전원부에서 발생하는 전류(μA)를 나타낸다. 도 9a를 참조하면, 종래의 TIA를 포함하는 메모리 디바이스(예를 들어, 도 1a의 메모리 셀을 포함하는 메모리 디바이스)의 16개의 전원에서는 최대 약 68 μA의 전류가 발생하였다. 반면, 도 9b를 참조하면, 본 발명의 일 실시예에 따른 도 2의 메모리 디바이스의 16개의 전원에서는 최대 약 19 μA의 전류가 발생하였다. 이와 같 이 본 발명의 일 실시예에 따르면, 전원에서 발생하는 전류의 양이 종래의 구조보다 상당히 줄어든 것을 확인할 수 있다. 이와 같이, 본 발명의 일 실시예에 따르면, 메모리 디바이스는 TIA를 제거하고 비트 라인 전압을 통해 메모 리 디바이스의 연산 결과를 추정할 수 있어 신속하고 안정적으로 동작할 수 있다. 또한, 본 발명의 일 실시 예에 따른 메모리 디바이스는 종래의 메모리 셀 어레이를 변형시키지 않고 그대로 이용이 가능하여 기술 응 용에 유리하다. 또한, 본 발명의 일 실시예에 따른 메모리 디바이스에는 TIA를 포함한 어떠한 증폭기도 사 용되지 않기 때문에 회로의 전체적인 면적을 줄일 수 있다. 또한, 본 발명의 일 실시예에 따른 메모리 디바이스 는 전원부의 부하 저항이 상대적으로 크기 때문에, 종래의 구조에 비해 적은 전류가 발생되고 따라서 전원 부의 부담을 줄일 수 있다."}
{"patent_id": "10-2023-0131638", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 5, "content": "기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 이상에서 기술한 실시예는 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해되어야 하고, 본 발명의 범위는 상기 상세한 설명은 후술하는 특허청구범위에 의하여 나타내 어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다."}
{"patent_id": "10-2023-0131638", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a 및 도 1b는 종래 기술에 따른 메모리 셀 어레이의 일부를 개략적으로 도시하는 다이어그램이다. 도 2는 본 발명의 일 실시예에 따른 메모리 디바이스를 개략적으로 도시하는 다이어그램이다. 도 3은 본 발명의 일 실시예에 따른 메모리 디바이스의 제1 연산을 위해 설정되는 메모리 셀의 저항 상태를 설 명하기 위한 다이어그램이다. 도 4는 본 발명의 일 실시예에 따른 메모리 디바이스의 제2 연산을 위해 설정되는 메모리 셀의 저항 상태를 설 명하기 위한 다이어그램이다. 도 5는 본 발명의 일 실시예에 따른 메모리 디바이스의 전원부에서 바라보는 등가 저항을 설명하기 위한 다이어 그램이다. 도 6은 본 발명의 일 실시예에 따른 메모리 디바이스를 구동하는 방법의 순서도이다. 도 7은 종래 기술에 따른 메모리 디바이스와 본 발명의 일 실시예에 따른 메모리 디바이스의 동작 속도를 비교 하는 그래프이다. 도 8은 종래 기술에 따른 메모리 디바이스와 본 발명의 일 실시예에 따른 메모리 디바이스의 동작 속도를 비교 하는 다른 그래프이다. 도 9a는 종래 기술에 따른 메모리 디바이스의 전원의 전류의 시뮬레이션 결과를 도시하는 그래프이다. 도 9b는 본 발명의 일 실시예에 따른 메모리 디바이스의 전원의 전류의 시뮬레이션 결과를 도시하는 그래프이다."}
