TimeQuest Timing Analyzer report for sin_gen
Sat Jan 17 22:16:40 2026
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clk'
 13. Slow 1200mV 125C Model Hold: 'clk'
 14. Slow 1200mV 125C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 125C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clk'
 27. Slow 1200mV -40C Model Hold: 'clk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clk'
 40. Fast 1200mV -40C Model Hold: 'clk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 125c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; sin_gen                                             ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14A7                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 303.77 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -2.292 ; -44.121             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.366 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -64.810                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -2.292 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.111     ; 3.101      ;
; -1.165 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.088      ;
; -1.153 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.076      ;
; -1.142 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 2.065      ;
; -1.058 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.981      ;
; -1.030 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.953      ;
; -1.027 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.950      ;
; -1.016 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.939      ;
; -1.015 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.938      ;
; -1.005 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.928      ;
; -1.004 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.927      ;
; -0.920 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.843      ;
; -0.920 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.843      ;
; -0.892 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.815      ;
; -0.892 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.815      ;
; -0.889 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.812      ;
; -0.878 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.801      ;
; -0.877 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.800      ;
; -0.871 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.794      ;
; -0.867 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.790      ;
; -0.866 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.789      ;
; -0.860 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.783      ;
; -0.783 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.706      ;
; -0.782 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.705      ;
; -0.782 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.705      ;
; -0.754 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.677      ;
; -0.754 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.677      ;
; -0.754 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.677      ;
; -0.751 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.674      ;
; -0.313 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.648      ;
; -0.262 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.185      ;
; -0.259 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.182      ;
; -0.251 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.174      ;
; -0.250 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.173      ;
; -0.246 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.169      ;
; -0.233 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.233 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.156      ;
; -0.232 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.567      ;
; -0.232 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.074     ; 1.155      ;
; -0.168 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.503      ;
; 0.005  ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.330      ;
; 0.158  ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.177      ;
; 0.198  ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.137      ;
; 0.209  ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.126      ;
; 0.211  ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.293      ; 1.124      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.366 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.033      ;
; 0.373 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.040      ;
; 0.376 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.043      ;
; 0.403 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.070      ;
; 0.575 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.242      ;
; 0.681 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.942      ;
; 0.681 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.942      ;
; 0.681 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.942      ;
; 0.682 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.943      ;
; 0.684 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.945      ;
; 0.684 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.945      ;
; 0.684 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.945      ;
; 0.699 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 0.960      ;
; 0.724 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.391      ;
; 0.780 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.447      ;
; 0.891 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.440      ; 1.558      ;
; 1.005 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.266      ;
; 1.006 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.267      ;
; 1.006 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.267      ;
; 1.022 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.283      ;
; 1.024 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.285      ;
; 1.028 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.289      ;
; 1.028 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.289      ;
; 1.028 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.289      ;
; 1.030 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.291      ;
; 1.030 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.291      ;
; 1.137 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.398      ;
; 1.138 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.399      ;
; 1.138 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.399      ;
; 1.140 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.401      ;
; 1.140 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.401      ;
; 1.156 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.417      ;
; 1.158 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.419      ;
; 1.162 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.423      ;
; 1.162 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.423      ;
; 1.164 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.425      ;
; 1.272 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.533      ;
; 1.272 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.533      ;
; 1.274 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.535      ;
; 1.290 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.551      ;
; 1.292 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.553      ;
; 1.296 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.557      ;
; 1.406 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.667      ;
; 1.424 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.074      ; 1.685      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
; 2.763 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.032      ; 2.987      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width: 'clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; -2.762 ; 1.000        ; 3.762          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -1.857 ; 1.000        ; 2.857          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.148  ; 0.383        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 0.150  ; 0.385        ; 0.235          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.269  ; 0.457        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.322  ; 0.542        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 0.359  ; 0.594        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 0.361  ; 0.596        ; 0.235          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 2.184 ; 2.547 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 3.949 ; 4.215 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 3.949 ; 4.215 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 3.458 ; 3.926 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 3.203 ; 3.396 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 3.080 ; 3.553 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 3.098 ; 3.316 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 2.682 ; 3.166 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 2.698 ; 2.909 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 1.740 ; 2.133 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -1.868 ; -2.216 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -1.284 ; -1.660 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -2.371 ; -2.792 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -2.056 ; -2.444 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -1.776 ; -2.146 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -1.826 ; -2.219 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -1.807 ; -2.201 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -1.569 ; -1.965 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -1.552 ; -1.954 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -1.284 ; -1.660 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 9.001 ; 8.942 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 8.213 ; 8.173 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 7.537 ; 7.394 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 7.557 ; 7.413 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 7.884 ; 7.769 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 7.588 ; 7.468 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 7.257 ; 7.168 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 7.587 ; 7.478 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 7.626 ; 7.513 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 7.508 ; 7.399 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 7.857 ; 7.734 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 7.346 ; 7.229 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 7.469 ; 7.374 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 9.001 ; 8.942 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 7.658 ; 7.561 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 8.304 ; 8.225 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 7.534 ; 7.425 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 7.046 ; 6.957 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 7.996 ; 7.957 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 7.311 ; 7.169 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 7.329 ; 7.187 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 7.647 ; 7.532 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 7.362 ; 7.243 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 7.046 ; 6.957 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 7.363 ; 7.255 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 7.400 ; 7.288 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 7.286 ; 7.177 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 7.621 ; 7.499 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 7.127 ; 7.010 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 7.249 ; 7.154 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 8.753 ; 8.696 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 7.430 ; 7.332 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 8.051 ; 7.971 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 7.311 ; 7.203 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 125C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 350.26 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.855 ; -34.642             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.378 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -60.033                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -1.855 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.104     ; 2.684      ;
; -0.822 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.759      ;
; -0.792 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.729      ;
; -0.759 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.696      ;
; -0.718 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.655      ;
; -0.717 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.654      ;
; -0.714 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.651      ;
; -0.684 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.621      ;
; -0.684 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.621      ;
; -0.651 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.588      ;
; -0.651 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.588      ;
; -0.610 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.547      ;
; -0.609 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.546      ;
; -0.609 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.546      ;
; -0.607 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.544      ;
; -0.606 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.543      ;
; -0.576 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.513      ;
; -0.576 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.513      ;
; -0.571 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.508      ;
; -0.543 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.480      ;
; -0.543 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.480      ;
; -0.538 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.475      ;
; -0.502 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.439      ;
; -0.501 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.438      ;
; -0.501 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.438      ;
; -0.500 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.437      ;
; -0.499 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.436      ;
; -0.498 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.435      ;
; -0.498 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 1.435      ;
; -0.211 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 1.475      ;
; -0.091 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 1.355      ;
; -0.060 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.997      ;
; -0.059 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.996      ;
; -0.058 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.995      ;
; -0.058 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.995      ;
; -0.052 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.989      ;
; -0.037 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.974      ;
; -0.036 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 1.300      ;
; -0.036 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.973      ;
; -0.036 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.063     ; 0.973      ;
; 0.092  ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 1.172      ;
; 0.251  ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 1.013      ;
; 0.281  ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.983      ;
; 0.282  ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.982      ;
; 0.289  ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.236      ; 0.975      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.378 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 0.941      ;
; 0.378 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 0.941      ;
; 0.380 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 0.943      ;
; 0.413 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 0.976      ;
; 0.537 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 1.100      ;
; 0.597 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.597 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.597 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.597 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.828      ;
; 0.598 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.829      ;
; 0.599 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.599 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.830      ;
; 0.617 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 0.848      ;
; 0.681 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 1.244      ;
; 0.728 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 1.291      ;
; 0.795 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.368      ; 1.358      ;
; 0.870 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.101      ;
; 0.871 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.102      ;
; 0.875 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.875 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.106      ;
; 0.884 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.115      ;
; 0.889 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.120      ;
; 0.889 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.120      ;
; 0.957 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.188      ;
; 0.961 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.961 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.974 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.205      ;
; 0.979 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.979 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.210      ;
; 0.988 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.219      ;
; 0.993 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.224      ;
; 1.065 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.296      ;
; 1.065 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.296      ;
; 1.078 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.309      ;
; 1.083 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.314      ;
; 1.083 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.314      ;
; 1.092 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.323      ;
; 1.169 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.400      ;
; 1.182 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.063      ; 1.413      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
; 2.384 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.035      ; 2.581      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; -2.649 ; 1.000        ; 3.649          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -1.500 ; 1.000        ; 2.500          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.140  ; 0.373        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 0.144  ; 0.377        ; 0.233          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.282  ; 0.468        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.311  ; 0.529        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 0.381  ; 0.614        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 0.388  ; 0.621        ; 0.233          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 1.731 ; 1.930 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 3.223 ; 3.261 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 3.223 ; 3.261 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 2.805 ; 3.038 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 2.560 ; 2.600 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 2.484 ; 2.723 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 2.487 ; 2.534 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 2.123 ; 2.404 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 2.129 ; 2.180 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 1.338 ; 1.544 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -1.465 ; -1.657 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -0.946 ; -1.139 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -1.934 ; -2.085 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -1.646 ; -1.809 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -1.383 ; -1.556 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -1.441 ; -1.611 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -1.416 ; -1.596 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -1.196 ; -1.400 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -1.174 ; -1.391 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -0.946 ; -1.139 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 7.514 ; 7.304 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 6.789 ; 6.661 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 6.309 ; 6.122 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 6.335 ; 6.137 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 6.622 ; 6.412 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 6.390 ; 6.149 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 6.083 ; 5.924 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 6.391 ; 6.164 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 6.431 ; 6.194 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 6.276 ; 6.099 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 6.596 ; 6.387 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 6.127 ; 5.993 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 6.273 ; 6.090 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 7.514 ; 7.304 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 6.448 ; 6.230 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 7.017 ; 6.799 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 6.300 ; 6.113 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 5.871 ; 5.714 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 6.571 ; 6.448 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 6.082 ; 5.901 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 6.107 ; 5.915 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 6.389 ; 6.184 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 6.164 ; 5.929 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 5.871 ; 5.714 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 6.166 ; 5.944 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 6.205 ; 5.973 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 6.057 ; 5.883 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 6.364 ; 6.161 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 5.908 ; 5.776 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 6.053 ; 5.873 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 7.268 ; 7.065 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 6.220 ; 6.007 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 6.769 ; 6.556 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 6.080 ; 5.897 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.296 ; -4.736              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.153 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -29.941                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; -0.296 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 1.000        ; -0.064     ; 1.188      ;
; 0.025  ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.927      ;
; 0.029  ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.923      ;
; 0.036  ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.916      ;
; 0.073  ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.879      ;
; 0.088  ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.864      ;
; 0.089  ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.863      ;
; 0.092  ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.860      ;
; 0.093  ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.859      ;
; 0.100  ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.852      ;
; 0.101  ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.851      ;
; 0.137  ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.815      ;
; 0.137  ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.815      ;
; 0.152  ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.800      ;
; 0.153  ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.799      ;
; 0.155  ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.797      ;
; 0.156  ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.796      ;
; 0.157  ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.795      ;
; 0.159  ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.793      ;
; 0.164  ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.788      ;
; 0.164  ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.788      ;
; 0.165  ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.787      ;
; 0.200  ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.752      ;
; 0.201  ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.751      ;
; 0.201  ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.751      ;
; 0.228  ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.724      ;
; 0.228  ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.724      ;
; 0.228  ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.724      ;
; 0.229  ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.723      ;
; 0.314  ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.824      ;
; 0.340  ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.798      ;
; 0.369  ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.769      ;
; 0.423  ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.529      ;
; 0.423  ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.529      ;
; 0.424  ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.528      ;
; 0.425  ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.527      ;
; 0.428  ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.524      ;
; 0.437  ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.515      ;
; 0.437  ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.515      ;
; 0.438  ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.514      ;
; 0.480  ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.658      ;
; 0.558  ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.580      ;
; 0.577  ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.561      ;
; 0.582  ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.556      ;
; 0.582  ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 1.000        ; 0.130      ; 0.556      ;
+--------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                                                                                                                                                                  ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.153 ; addr[5]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.467      ;
; 0.154 ; addr[6]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.468      ;
; 0.157 ; addr[0]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.471      ;
; 0.166 ; addr[7]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.480      ;
; 0.247 ; addr[2]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.561      ;
; 0.290 ; addr[2]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; addr[4]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.290 ; addr[6]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.408      ;
; 0.291 ; addr[1]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.291 ; addr[3]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.409      ;
; 0.292 ; addr[7]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.410      ;
; 0.293 ; addr[5]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.411      ;
; 0.298 ; addr[0]                                                                                                           ; addr[0]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.329 ; addr[3]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.643      ;
; 0.349 ; addr[4]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.663      ;
; 0.389 ; addr[1]                                                                                                           ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.213      ; 0.703      ;
; 0.434 ; addr[1]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.434 ; addr[3]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.552      ;
; 0.436 ; addr[5]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.554      ;
; 0.444 ; addr[0]                                                                                                           ; addr[1]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.444 ; addr[2]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.444 ; addr[6]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.444 ; addr[4]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.446 ; addr[0]                                                                                                           ; addr[2]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.446 ; addr[2]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.446 ; addr[4]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.492 ; addr[1]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.492 ; addr[3]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.610      ;
; 0.494 ; addr[5]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; addr[1]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.494 ; addr[3]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.612      ;
; 0.504 ; addr[0]                                                                                                           ; addr[3]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.622      ;
; 0.504 ; addr[2]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.622      ;
; 0.504 ; addr[4]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.622      ;
; 0.506 ; addr[0]                                                                                                           ; addr[4]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.506 ; addr[2]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.552 ; addr[1]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.670      ;
; 0.552 ; addr[3]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.670      ;
; 0.554 ; addr[1]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.564 ; addr[0]                                                                                                           ; addr[5]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.682      ;
; 0.564 ; addr[2]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.682      ;
; 0.566 ; addr[0]                                                                                                           ; addr[6]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.684      ;
; 0.612 ; addr[1]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.730      ;
; 0.624 ; addr[0]                                                                                                           ; addr[7]                                                                                                           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.742      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
; 0.996 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ; clk          ; clk         ; 0.000        ; 0.030      ; 1.113      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; addr[7]                                                                                                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.101 ; 0.129        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; -0.100 ; 0.130        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]                                                                                                           ;
; -0.030 ; 0.154        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                       ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                           ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                       ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[0]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[1]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[2]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[3]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[4]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[5]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[6]                                                                                                           ;
; 0.628  ; 0.844        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; addr[7]                                                                                                           ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[0]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[10]                         ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[11]                         ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[12]                         ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[13]                         ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[14]                         ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[15]                         ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[1]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[2]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[3]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[4]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[5]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[6]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[7]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[8]                          ;
; 0.628  ; 0.858        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|q_a[9]                          ;
; 0.632  ; 0.862        ; 0.230          ; High Pulse Width ; clk   ; Rise       ; sinrom:sinrom_inst|altsyncram:altsyncram_component|altsyncram_ht91:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[0]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[1]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[2]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[3]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[4]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[5]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[6]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; addr[7]|clk                                                                                                       ;
; 0.848  ; 0.848        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; sinrom_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 0.967 ; 1.486 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 1.787 ; 2.318 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 1.787 ; 2.318 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 1.551 ; 2.162 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 1.419 ; 1.887 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 1.361 ; 1.965 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 1.369 ; 1.847 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 1.196 ; 1.794 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 1.217 ; 1.677 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 0.761 ; 1.292 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -0.816 ; -1.329 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -0.547 ; -1.076 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -1.078 ; -1.673 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -0.924 ; -1.490 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -0.781 ; -1.326 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -0.803 ; -1.362 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -0.793 ; -1.349 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -0.707 ; -1.253 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -0.710 ; -1.247 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -0.547 ; -1.076 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 4.405 ; 4.547 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 4.034 ; 4.130 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 3.624 ; 3.660 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 3.621 ; 3.662 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 3.835 ; 3.867 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 3.624 ; 3.682 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 3.516 ; 3.561 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 3.654 ; 3.709 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 3.664 ; 3.720 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 3.662 ; 3.668 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 3.827 ; 3.853 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 3.547 ; 3.579 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 3.608 ; 3.663 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 4.405 ; 4.547 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 3.671 ; 3.739 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 4.051 ; 4.121 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 3.668 ; 3.674 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 3.393 ; 3.436 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 3.909 ; 4.003 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 3.494 ; 3.528 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 3.491 ; 3.529 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 3.700 ; 3.729 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 3.495 ; 3.551 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 3.393 ; 3.436 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 3.525 ; 3.578 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 3.535 ; 3.589 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 3.534 ; 3.538 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 3.693 ; 3.716 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 3.420 ; 3.450 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 3.481 ; 3.533 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 4.266 ; 4.404 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 3.540 ; 3.605 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 3.908 ; 3.974 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 3.540 ; 3.544 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.292  ; 0.153 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.292  ; 0.153 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -44.121 ; 0.0   ; 0.0      ; 0.0     ; -64.81              ;
;  clk             ; -44.121 ; 0.000 ; N/A      ; N/A     ; -64.810             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; en            ; clk        ; 2.184 ; 2.547 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; 3.949 ; 4.215 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; 3.949 ; 4.215 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; 3.458 ; 3.926 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; 3.203 ; 3.396 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; 3.080 ; 3.553 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; 3.098 ; 3.316 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; 2.682 ; 3.166 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; 2.698 ; 2.909 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; 1.740 ; 2.133 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; en            ; clk        ; -0.816 ; -1.329 ; Rise       ; clk             ;
; freq_word[*]  ; clk        ; -0.547 ; -1.076 ; Rise       ; clk             ;
;  freq_word[0] ; clk        ; -1.078 ; -1.673 ; Rise       ; clk             ;
;  freq_word[1] ; clk        ; -0.924 ; -1.490 ; Rise       ; clk             ;
;  freq_word[2] ; clk        ; -0.781 ; -1.326 ; Rise       ; clk             ;
;  freq_word[3] ; clk        ; -0.803 ; -1.362 ; Rise       ; clk             ;
;  freq_word[4] ; clk        ; -0.793 ; -1.349 ; Rise       ; clk             ;
;  freq_word[5] ; clk        ; -0.707 ; -1.253 ; Rise       ; clk             ;
;  freq_word[6] ; clk        ; -0.710 ; -1.247 ; Rise       ; clk             ;
;  freq_word[7] ; clk        ; -0.547 ; -1.076 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 9.001 ; 8.942 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 8.213 ; 8.173 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 7.537 ; 7.394 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 7.557 ; 7.413 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 7.884 ; 7.769 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 7.588 ; 7.468 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 7.257 ; 7.168 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 7.587 ; 7.478 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 7.626 ; 7.513 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 7.508 ; 7.399 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 7.857 ; 7.734 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 7.346 ; 7.229 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 7.469 ; 7.374 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 9.001 ; 8.942 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 7.658 ; 7.561 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 8.304 ; 8.225 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 7.534 ; 7.425 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sin_out[*]   ; clk        ; 3.393 ; 3.436 ; Rise       ; clk             ;
;  sin_out[0]  ; clk        ; 3.909 ; 4.003 ; Rise       ; clk             ;
;  sin_out[1]  ; clk        ; 3.494 ; 3.528 ; Rise       ; clk             ;
;  sin_out[2]  ; clk        ; 3.491 ; 3.529 ; Rise       ; clk             ;
;  sin_out[3]  ; clk        ; 3.700 ; 3.729 ; Rise       ; clk             ;
;  sin_out[4]  ; clk        ; 3.495 ; 3.551 ; Rise       ; clk             ;
;  sin_out[5]  ; clk        ; 3.393 ; 3.436 ; Rise       ; clk             ;
;  sin_out[6]  ; clk        ; 3.525 ; 3.578 ; Rise       ; clk             ;
;  sin_out[7]  ; clk        ; 3.535 ; 3.589 ; Rise       ; clk             ;
;  sin_out[8]  ; clk        ; 3.534 ; 3.538 ; Rise       ; clk             ;
;  sin_out[9]  ; clk        ; 3.693 ; 3.716 ; Rise       ; clk             ;
;  sin_out[10] ; clk        ; 3.420 ; 3.450 ; Rise       ; clk             ;
;  sin_out[11] ; clk        ; 3.481 ; 3.533 ; Rise       ; clk             ;
;  sin_out[12] ; clk        ; 4.266 ; 4.404 ; Rise       ; clk             ;
;  sin_out[13] ; clk        ; 3.540 ; 3.605 ; Rise       ; clk             ;
;  sin_out[14] ; clk        ; 3.908 ; 3.974 ; Rise       ; clk             ;
;  sin_out[15] ; clk        ; 3.540 ; 3.544 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sin_out[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sin_out[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; freq_word[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; sin_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; sin_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; sin_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; sin_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.00739 V          ; 0.187 V                              ; 0.033 V                              ; 2.66e-10 s                  ; 3.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.00739 V         ; 0.187 V                             ; 0.033 V                             ; 2.66e-10 s                 ; 3.1e-10 s                  ; Yes                       ; Yes                       ;
; sin_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.34 V              ; -0.00641 V          ; 0.183 V                              ; 0.057 V                              ; 1.89e-09 s                  ; 1.74e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.34 V             ; -0.00641 V         ; 0.183 V                             ; 0.057 V                             ; 1.89e-09 s                 ; 1.74e-09 s                 ; No                        ; Yes                       ;
; sin_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.12e-09 V                   ; 2.4 V               ; -0.0107 V           ; 0.164 V                              ; 0.03 V                               ; 4.6e-10 s                   ; 4.41e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.12e-09 V                  ; 2.4 V              ; -0.0107 V          ; 0.164 V                             ; 0.03 V                              ; 4.6e-10 s                  ; 4.41e-10 s                 ; No                        ; Yes                       ;
; sin_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; sin_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.63e-09 V                   ; 2.38 V              ; -0.0114 V           ; 0.148 V                              ; 0.033 V                              ; 6.68e-10 s                  ; 6.17e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.63e-09 V                  ; 2.38 V             ; -0.0114 V          ; 0.148 V                             ; 0.033 V                             ; 6.68e-10 s                 ; 6.17e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.37e-09 V                   ; 2.4 V               ; -0.0401 V           ; 0.094 V                              ; 0.061 V                              ; 2.38e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.37e-09 V                  ; 2.4 V              ; -0.0401 V          ; 0.094 V                             ; 0.061 V                             ; 2.38e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.39 V              ; -0.044 V            ; 0.141 V                              ; 0.088 V                              ; 2.57e-10 s                  ; 2.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.39 V             ; -0.044 V           ; 0.141 V                             ; 0.088 V                             ; 2.57e-10 s                 ; 2.49e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; sin_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.35 V              ; -0.00794 V          ; 0.135 V                              ; 0.051 V                              ; 4.53e-10 s                  ; 4.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.35 V             ; -0.00794 V         ; 0.135 V                             ; 0.051 V                             ; 4.53e-10 s                 ; 4.75e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.33 V              ; -0.00194 V          ; 0.121 V                              ; 0.033 V                              ; 2.59e-09 s                  ; 2.53e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.33 V             ; -0.00194 V         ; 0.121 V                             ; 0.033 V                             ; 2.59e-09 s                 ; 2.53e-09 s                 ; Yes                       ; Yes                       ;
; sin_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.86e-06 V                   ; 2.34 V              ; -0.00651 V          ; 0.153 V                              ; 0.025 V                              ; 6.69e-10 s                  ; 6.72e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.86e-06 V                  ; 2.34 V             ; -0.00651 V         ; 0.153 V                             ; 0.025 V                             ; 6.69e-10 s                 ; 6.72e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; sin_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.28e-06 V                   ; 2.34 V              ; -0.00436 V          ; 0.096 V                              ; 0.018 V                              ; 9.07e-10 s                  ; 9.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.28e-06 V                  ; 2.34 V             ; -0.00436 V         ; 0.096 V                             ; 0.018 V                             ; 9.07e-10 s                 ; 9.12e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.19e-06 V                   ; 2.36 V              ; -0.019 V            ; 0.056 V                              ; 0.054 V                              ; 3.05e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.19e-06 V                  ; 2.36 V             ; -0.019 V           ; 0.056 V                             ; 0.054 V                             ; 3.05e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.92e-06 V                   ; 2.35 V              ; -0.00601 V          ; 0.109 V                              ; 0.017 V                              ; 4.37e-10 s                  ; 3.93e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.92e-06 V                  ; 2.35 V             ; -0.00601 V         ; 0.109 V                             ; 0.017 V                             ; 4.37e-10 s                 ; 3.93e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sin_out[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; sin_out[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; sin_out[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; sin_out[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; sin_out[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.76 V              ; -0.0262 V           ; 0.179 V                              ; 0.068 V                              ; 2.51e-10 s                  ; 2.29e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.76 V             ; -0.0262 V          ; 0.179 V                             ; 0.068 V                             ; 2.51e-10 s                 ; 2.29e-10 s                 ; No                        ; Yes                       ;
; sin_out[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.66 V              ; -0.0195 V           ; 0.259 V                              ; 0.131 V                              ; 1.42e-09 s                  ; 1.4e-09 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.66 V             ; -0.0195 V          ; 0.259 V                             ; 0.131 V                             ; 1.42e-09 s                 ; 1.4e-09 s                  ; No                        ; Yes                       ;
; sin_out[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.83e-09 V                   ; 2.75 V              ; -0.0331 V           ; 0.298 V                              ; 0.053 V                              ; 2.87e-10 s                  ; 3.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.83e-09 V                  ; 2.75 V             ; -0.0331 V          ; 0.298 V                             ; 0.053 V                             ; 2.87e-10 s                 ; 3.33e-10 s                 ; No                        ; Yes                       ;
; sin_out[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; sin_out[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-09 V                   ; 2.73 V              ; -0.0234 V           ; 0.236 V                              ; 0.047 V                              ; 4.75e-10 s                  ; 4.82e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-09 V                  ; 2.73 V             ; -0.0234 V          ; 0.236 V                             ; 0.047 V                             ; 4.75e-10 s                 ; 4.82e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.63 V                       ; 2.48e-09 V                   ; 2.96 V              ; -0.046 V            ; 0.423 V                              ; 0.125 V                              ; 1e-10 s                     ; 2.25e-10 s                  ; No                         ; Yes                        ; 2.63 V                      ; 2.48e-09 V                  ; 2.96 V             ; -0.046 V           ; 0.423 V                             ; 0.125 V                             ; 1e-10 s                    ; 2.25e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.19e-09 V                   ; 2.77 V              ; -0.0528 V           ; 0.172 V                              ; 0.079 V                              ; 2.52e-10 s                  ; 1.9e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.19e-09 V                  ; 2.77 V             ; -0.0528 V          ; 0.172 V                             ; 0.079 V                             ; 2.52e-10 s                 ; 1.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 60       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Sat Jan 17 22:16:39 2026
Info: Command: quartus_sta sin_gen -c sin_gen
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sin_gen.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.292
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.292       -44.121 clk 
Info (332146): Worst-case hold slack is 0.366
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.366         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -64.810 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.855
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.855       -34.642 clk 
Info (332146): Worst-case hold slack is 0.378
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.378         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -60.033 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.296        -4.736 clk 
Info (332146): Worst-case hold slack is 0.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.153         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -29.941 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4621 megabytes
    Info: Processing ended: Sat Jan 17 22:16:40 2026
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:02


