# Lab 9: Um Processador Monociclo Completo

<p align="center">Prof. Jo√£o Carlos Bittencourt</p>
<p align="center">Centro de Ci√™ncias Exatas e Tecnol√≥gicas</p>
<p align="center">Universidade Federal do Rec√¥ncavo da Bahia, Cruz das Almas</p>

## Introdu√ß√£o

Ao longo deste roteiro de laborat√≥rio voc√™ ir√° aprender a:

- Integrar ALU, registradores, etc., para formar um caminho de dados.
- Projetar a unidade de controle para um processador.
- Integrar a unidade de controle ao caminho de dados.
- Integrar unidades de mem√≥ria a um processador.
- Codificar um conjunto de instru√ß√µes.
- Mais pr√°ticas com _test bench_ para testes de um processador.

> üôá‚Äç‚ôÇÔ∏è Esse roteiro √© muito mais dif√≠cil do que os anteriores. Se voc√™ n√£o complet√°-lo no prazo, ser√° dif√≠cil completar o projeto.

## Revise os Slides de Aula: Projeto do Processador RISC231-M1

Estude os slides de aula cuidadosamente, e revise os Cap√≠tulos 7.1--7.3 do [livro do David e Sarah Harris](https://www.google.com.br/books/edition/Digital_Design_and_Computer_Architecture/SksiEAAAQBAJ?hl=pt-BR&gbpv=0). Revise tamb√©m o [folheto verde](https://gcet231.github.io/recursos/MIPS_Green_Sheet.pdf) do livro Patterson & Hennessy contendo o conjunto de instru√ß√µes do processador MIPS.

> üéØ Uma vers√£o PDF deste folheto pode ser acessada [aqui](https://gcet231.github.io/recursos/MIPS_Green_Sheet.pdf). Observe que essa refer√™ncia √© diferente do nosso projeto em termos da implementa√ß√£o da `jal`. O endere√ßo de retorno deve ser PC+4 e n√£o PC+8.

Apesar de haverem diferen√ßas entre os livros de autoria de Patterson & Hennessy e o livro texto Harris Harris, n√≥s utilizaremos o primeiro. Faremos isso por que o [simulador MARS](http://courses.missouristate.edu/kenvollmar/mars/), que voc√™ utilizar√° para construir seu c√≥digo assembly, segue o livro do Patterson & Hennessy.

Estude os Slides para identificar as decis√µes de projeto espec√≠ficas para vers√£o do processador utilizada em nosso laborat√≥rio:

- **Exce√ß√µes:** Nosso processador n√£o possui suporte a exce√ß√µes.
- **Reset:** Nosso processador possui suporte a sinal de reset. Mais especificamente, se a entrada `reset` for acionada, o contador de programas (_program counter_) √© reiniciado para o endere√ßo `0x0040_0000`. Este endere√ßo foi escolhido tendo em vista a compatibilidade com o assembler MARS. Desta forma, o registrador PC, presente no _caminho de dados_, deve ser inicializado neste endere√ßo, e reiniciado sempre quando o `reset` for acionado.
- **Enable:** Para auxiliar no processo de depura√ß√£o, n√≥s vamos incorporar um sinal de entrada `enable`. Quando ativo, o processador executa normalmente as instru√ß√µes. Entretanto, quando `enable == 0`, o processador "congela". Esse procedimento √© realizado desativando a escrita nos seguintes componentes: _program counter_, _register file_ e _mem√≥ria de dados_. Essa modifica√ß√£o nos permitir√° executar os programas passo-a-passo, auxiliando assim no processo de depura√ß√£o.

## A Unidade de Controle

Para preparar o projeto do processador RISC231, n√≥s iniciaremos com o desenvolvimento da unidade de controle. A seguir s√£o apresentados dois diagramas no nosso processador RISC231 _single-cycle_, o primeiro com uma vis√£o de alto n√≠vel, e em seguida uma vis√£o mais detalhada.

![Caminho de Dados do Processador MIPS](./RISC231-hierarquia.svg)

A seguir est√° a figura contendo uma vis√£o mais detalhada.

![Caminho de Dados do Processador MIPS detalhado](./RISC231-DP-hierarquia.svg)

Primeiro vamos desenvolver a unidade de controle. Ela deve dar suporte a **TODAS as 31 instru√ß√µes** apresentadas a seguir:

- Load (`lw`) e store (`sw`)
- Instru√ß√µes do Tipo-I: `addi`, `addiu`, `slti`, `sltiu`, `ori`, `lui`, `andi`, `xori`}
  - ‚ö†Ô∏è Diferente do que voc√™ possa ter aprendido (em GCET235), `addiu`, na verdade, n√£o realiza uma soma sem sinal (_unsigned_). Na verdade, ela estende o sinal do imediato (replica o bit mais significativo at√© completar os 32 bits). A √∫nica diferen√ßa entre `addiu` e `addi` √© que a instru√ß√£o `addiu` n√£o provoca uma exce√ß√£o na presen√ßa de um _overflow_, enquanto que a `addi` sim. Como n√£o estamos implementando exce√ß√µes no nosso processador, `addiu` e `addi` s√£o id√™nticas para nossos prop√≥sitos.
  - ‚ö†Ô∏è Tamb√©m diferente do que voc√™ possa ter aprendido, a instru√ß√£o `sltiu` na verdade tamb√©m estende o sinal do imediato, _mas realiza uma compara√ß√£o sem sinal_. Ou seja, `ALUFN` √© `LTU`.
  - Note ainda que a instru√ß√£o `ori` deve estender zero o imediato (completar a palavra com zeros), por se tratar de uma opera√ß√£o l√≥gica! Finalmente, a extens√£o do sinal para a instru√ß√£o `lui` √© um _don't-care_, uma vez que o imediato de 16-bits √© posicionado na parte mais significativa do registrador.
- Instru√ß√µes do Tipo-R: `add, addu, sub, and, or, xor, nor, slt, sltu, sll, sllv, srl, srlv, sra` e `srav`
  - ‚ö†Ô∏è Para nossos prop√≥sitos, a instru√ß√£o `addu` √© _id√™ntica_ √† instru√ß√£o `add`. A diferen√ßa est√° apenas na foma como elas lidam com o _overflow_. A raz√£o para darmos suporte √† instru√ß√£o `addu` √© que o assembler MARS geralmente introduz automaticamente instru√ß√µes `addu` no nosso c√≥digo, especialmente para a faixa de endere√ßos de mem√≥ria que n√≥s usaremos.
- Instru√ß√µes do Tipo-J e saltos condicionais (_branches_ - Tipo-I): `beq, bne, j, jal, jr` e `jalr`.

Estude o [material de aula sobre o processador RISC231 mono-ciclo](https://gcet231.github.io/#/4-aplicacao/3-processador/README). Em seguida preencha a Tabela abaixo com os valores de todos os sinais de controle para as instru√ß√µes listadas aqui. Se o valor de um sinal de controle n√£o importa para uma dada instru√ß√£o, voc√™ deve usar o s√≠mbolo de _don't care_ (ex.: `1'bx`, `2'bx`, etc., dependendo da quantidade de bits).

> üíÅ A partir dos valores da Tabela, complete o c√≥digo Verilog da unidade de controle no arquivo [`controler.sv`](../src/controller.sv), disponibilizado junto com os arquivos de laborat√≥rio.

Utilize o _test bench_ fornecido para simular e validar o seu projeto. Esse _test bench_ √© auto-verific√°vel, de modo que qualquer erro ser√° sinalizado no _waveform_ do simulador automaticamente.

> ‚ö†Ô∏è Certifique-se de utilizar os mesmos nomes presentes no teste para as entradas e sa√≠das do _top-level_.

|  Type  | Instr | werf | wdsel | wasel | asel | bsel | sext | wr  | alufn |   pcsel    |
| :----: | :---: | :--: | :---: | :---: | :--: | :--: | :--: | :-: | :---: | :--------: |
| I-Type |  LW   |  1   |  10   |  01   |  00  |  1   |  1   |  0  | 0XX01 |            |
|        |  SW   |      |       |       |      |      |      |     |       |            |
|        | ADDI  |      |       |       |      |      |      |     |       |            |
|        | ADDIU |      |       |       |      |      |      |     |       |            |
|        | SLTI  |      |       |       |      |      |      |     |       |            |
|        | SLTIU |      |       |       |      |      |      |     |       |            |
|        |  ORI  |      |       |       |      |      |      |     |       |            |
|        |  LUI  |      |       |       |      |      |      |     |       |            |
|        | ANDI  |      |       |       |      |      |      |     |       |            |
|        | XORI  |      |       |       |      |      |      |     |       |            |
|        |  BEQ  |      |       |       |      |      |      |     |       | Z=1 \| Z=0 |
|        |  BNE  |      |       |       |      |      |      |     |       | Z=1 \| Z=0 |
| J-Type |   J   |      |       |       |      |      |      |     |       |            |
|        |  JAL  |      |       |       |      |      |      |     |       |            |
| R-Type |  ADD  |      |       |       |      |      |      |     |       |            |
|        | ADDU  |      |       |       |      |      |      |     |       |            |
|        |  SUB  |      |       |       |      |      |      |     |       |            |
|        |  AND  |      |       |       |      |      |      |     |       |            |
|        |  OR   |      |       |       |      |      |      |     |       |            |
|        |  XOR  |      |       |       |      |      |      |     |       |            |
|        |  NOR  |      |       |       |      |      |      |     |       |            |
|        |  SLT  |      |       |       |      |      |      |     |       |            |
|        | SLTU  |      |       |       |      |      |      |     |       |            |
|        |  SLL  |      |       |       |      |      |      |     |       |            |
|        | SLLV  |      |       |       |      |      |      |     |       |            |
|        |  SRL  |      |       |       |      |      |      |     |       |            |
|        | SRLV  |      |       |       |      |      |      |     |       |            |
|        |  SRA  |      |       |       |      |      |      |     |       |            |
|        | SRAV  |      |       |       |      |      |      |     |       |            |
|        |  JR   |      |       |       |      |      |      |     |       |            |
|        | JALR  |      |       |       |      |      |      |     |       |            |

## Projete o processador RISC231 Monociclo

Junte todas as partes do diagrama do caminho de dados para criar um processador RISC mono-ciclo tal qual discutido em aula. Os c√≥digos Verilog para alguns dos m√≥dulos foram disponibilizados junto com os arquivos de laborat√≥rio. Especificamente, voc√™ dever√° realizar as tarefas elencadas a seguir.

- **Descreva o processador RISC231-M1, juntamente com as mem√≥rias de instru√ß√µes e dados**, como apresentado em aula. Comece com o arquivo [`top.sv`](../src/top.sv), o qual j√° possui o m√≥dulo _top level_ em Verilog. Entenda como ele foi projetado conforme o diagrama de blocos apresentado no in√≠cio do roteiro, e tome nota de **todos** os par√¢metros.

  O tamanho das mem√≥rias de instru√ß√£o e dados deve ser parametrizado para altera√ß√µes nesses tamanhos dependendo das necessidades do programa (por exemplo, na sua demonstra√ß√£o final) que queremos executar em nosso processador (o _test bench_ fornecido define os tamanhos para 128 posi√ß√µes de mem√≥ria para a mem√≥ria de instru√ß√µes e 64 para mem√≥ria de dados).

  > üíÅ Os endere√ßos produzidos pelo processador para acessar as mem√≥rias ainda continuar√£o sendo de 32 bits, mesmo que sejam utilizados menos bits de endere√ßo. Use os m√≥dulos ROM e RAM fornecidos ([`rom_module.sv`](../src/rom_module.sv) e [`ram_module.sv`](../src/ram_module.sv)), e observe o seguinte:

  - A mem√≥ria de instru√ß√µes ser√° uma ROM, enquanto a mem√≥ria de dados ser√° uma RAM. N√≥s iremos instanciar os m√≥dulos ROM e RAM (sem modificar duas descri√ß√µes Verilog), e fornecer os par√¢metros adequados, os quais s√£o definidos no m√≥dulo _top-level_ de teste. (veja o `top.sv`).
  - N√≥s vamos enviar todos os 32 bits do contador de programas (`PC`) para fora do processador, mas eliminaremos os dois bits menos significativos na interface antes de conect√°-lo √† mem√≥ria de instru√ß√µes. Ou seja, _apenas uma palavra de endere√ßo de 30 bits_ √© conectada √† mem√≥ria de instru√ß√µes. Isso possibilita converter um endere√ßo de byte para um endere√ßo de palavra. (veja o `top.sv`).
  - Da mesma maneira, vamos enviar todos os 32 bits de endere√ßo da mem√≥ria de dados para fora do processador, eliminando os dois bits menos significativos da interface. Desse modo, _apenas uma palavra de endere√ßo de 30 bits_ √© de fato conectada √† mem√≥ria de dados (veja o `top.sv`).
  - Ambas as mem√≥rias devem retornar uma palavra de 32 bits (ou seja, `Dbits = 32`). Seus valores iniciais s√£o lidos a partir do `initfile`, o qual corresponde ao nome do arquivo de inicializa√ß√£o da mem√≥ria.

- **Inicialize as mem√≥rias de instru√ß√µes e dados** utilizando o m√©todo apresentado no [Lab 7](../../lab7/spec/spec.md). O arquivo que possui os valores iniciais para a mem√≥ria de instru√ß√µes conter√° uma instru√ß√£o codificada de 32 bits por linha (em hexadecimal). O arquivo contendo os valores iniciais para a mem√≥ria de dados tamb√©m ter√° apenas valores de dados de 32 bits, novamente um a cada linha.

  > üíÅ Voc√™ pode criar estes arquivos dentro do pr√≥prio Quartus Prime, ou utilizando seu editor de textos preferido.

- **O m√≥dulo do processador, contendo os blocos controlador e _data path_,** foi fornecido dentro do arquivo [`risc231-m1.sv`](../src/risc231_m1.sv). Entenda como ele se espelha no diagrama de blocos apresentado a seguir.

  > ‚úÖ Observe que h√° diferen√ßas entre o projeto do MIPS do livro de Harris e Harris e o que n√≥s estamos desenvolvendo neste roteiro. O nosso processador possui uma vers√£o da ALU muito mais sofisticada. Portanto, n√£o siga cegamente as informa√ß√µes presentes no livro; ao inv√©s disso, acompanhe o material de aula e anota√ß√µes dos laborat√≥rios. O caminho de dados deve ser de 32 bits (ou seja, registradores, ALU, mem√≥ria de dados e mem√≥ria de instru√ß√µes, usam palavras de 32 bits).

- **Complete todas as pequenas pe√ßas** do caminho de dados, de forma que o projeto se pare√ßa o apresentado na aula, reproduzido a seguir. Pequenos conjuntos de l√≥gica podem ser "aninhados" (no lugar de escritos em m√≥dulos separados), por exemplo, multiplexadores, extensor de sinal, somadores, deslocamento-por-2, etc.

As figuras apresentada na se√ß√£o [A Unidade de Controle](#a-unidade-de-controle) apresentam uma decomposi√ß√£o hier√°rquica do projeto _top-level_. Atente-se que o seu projeto deve seguir **exatamente** essa hierarquia.

![Desenho da arquitetura do processador RISC231-M.](./RISC231-Arch.svg)

Outras dicas que podem te ajudar durante os testes:

- **Lembre-se de usar a diretiva `default_nettype none`** para facilitar a identifica√ß√£o de declara√ß√µes ausentes ou incompatibilidades de nomes devido a erros de digita√ß√£o, etc.
- **√â altamente recomend√°vel que voc√™ conecte entradas/sa√≠das pelo nome,** especialmente para m√≥dulos que contenham muitas entradas/sa√≠das. Caso contr√°rio, ser√° f√°cil desalinhar as portas, causando dores de cabe√ßa durante a depura√ß√£o. Voc√™ pode seguir o estilo apresentado no arquivo [`risc231-m1.sv`](../src/risc231_m1.sv) para as conex√µes do controlador e do caminho de dados.
- **Use o _test bench_ para testar seu processador por meio de simula√ß√£o.** Um testador auto-verific√°vel foi fornecido junto com os arquivos do laborat√≥rio. Ele foi elaborado primeiro escrevendo o c√≥digo em linguagem de montagem MIPS, depois compilando esse c√≥digo usando MARS. Por fim, as instru√ß√µes foram convertidas em c√≥digo de m√°quina hexadecimal, que deve ser usado para inicializar sua mem√≥ria de instru√ß√£o. Armazene o c√≥digo de m√°quina no arquivo usado para inicializar a mem√≥ria de instru√ß√µes. Certifique-se de inicializar o contador de programas (`PC`) dentro do seu processador para `0x0040_0000`, para que ele comece a ser executado a partir do in√≠cio da mem√≥ria de instru√ß√µes. Da mesma forma, para inicializar sua mem√≥ria de dados, coloque os valores iniciais no arquivo correspondente.
  - O _test bench_ √© chamado de **full** ([`risc231_m1_full_tb.sv`](../sim/tb/risc231_m1_full_tb.sv)). O programa de montagem ([`full.asm`](../app/full.asm)) executa cada uma das 31 instru√ß√µes que implementamos, incluindo chamadas/retornos de procedimento e recurs√£o usando uma pilha. Voc√™ n√£o precisa executar este programa no MARS, mas pode se assim desejar. A mem√≥ria de instru√ß√µes deve ser dimensionada para acomodar pelo menos a quantidade de posi√ß√µes presentes no c√≥digo de m√°quina, e tipicamente √© uma pot√™ncia de 2. Ao todo, o _test bench_ define o tamanho da mem√≥ria de instru√ß√µes como 128.
    > üíÅ Certifique-se de especificar os nomes corretos dos arquivos que possuem valores de inicializa√ß√£o das mem√≥rias de instru√ß√µes e dados ([`full_imem.mem`](../sim/tests/full_imem.mem) e [`full_dmem.mem`](../sim/tests/full_dmem.mem), respectivamente) no _test bench_.
- **Por enquanto, voc√™ n√£o vai implementar esse projeto na placa.** Voc√™ far√° isso no projeto final.
- **Se desejar, voc√™ pode utilizar o [simulador MARS](http://courses.missouristate.edu/KenVollmar/MARS/)** para analisar o c√≥digo assembly.
- **Comece a pensar no que voc√™ gostaria de construir para seu projeto final!** Todos os projetos devem usar um monitor VGA como sa√≠da. Todas as placas possuem chaves e LEDs. Entradas por teclado tamb√©m devem estar presentes em todos os projetos. Comece a pensar!

> üçÄ Boa sorte!

## Acompanhamento

Durante a aula esteja pronto para apresentar para o professor ou monitor:

### Parte 1: Unidade de Controle (entrega: sexta-feira 18 de novembro, 2022)

- A tabela da unidade de controle devidamente preenchida.
  - Utilize o template em [LaTeX](./uc_table.tex) ou [Markdown](./uc_table.md).
- O arquivo Verilog: `controller.sv`.
- A simula√ß√£o para a [Unidade de Controle](#a-unidade-de-controle), utilizando o [_test bench_](../sim/tb/controller_tb.sv) fornecido junto com os arquivos de laborat√≥rio.

### Parte 2: Processador RISC231 Monociclo (entrega: sexta-feira 25 de novembro, 2022)

- **TODOS** os arquivos Verilog, com exce√ß√£o a ALU e seus sub-m√≥dulos.
- Uma demonstra√ß√£o de funcionamento do seu processador utilizando o [_test bench_ full auto-verific√°vel](../sim/tb/risc231_m1_full_tb.sv) fornecido junto com os arquivos de laborat√≥rio.

## Agradecimentos

Esse roteiro √© fruto do trabalho coletivo dos professores e monitores de GCET231:

- **18.1:** Caio Fran√ßa dos Santos
- **18.2:** Matheus Rosa Pithon
- **20.2:** Matheus Rosa Pithon
- **21.1:** Matheus Rosa Pithon, √âverton Gomes dos Santos
- **21.2:** √âverton Gomes dos Santos
