TimeQuest Timing Analyzer report for lab06_ban1_code
Mon Dec 09 21:41:13 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab06_ban1_code                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C50F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 184.23 MHz ; 184.23 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -4.428 ; -69.646       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 1.083 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -21.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -4.428 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.464      ;
; -4.418 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.454      ;
; -4.414 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.450      ;
; -4.385 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.421      ;
; -4.375 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.411      ;
; -4.371 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.407      ;
; -4.345 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.379      ;
; -4.344 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.378      ;
; -4.302 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.336      ;
; -4.301 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.335      ;
; -4.283 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.319      ;
; -4.275 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.310      ;
; -4.273 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.309      ;
; -4.269 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.305      ;
; -4.255 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.289      ;
; -4.254 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.288      ;
; -4.240 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.276      ;
; -4.232 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.267      ;
; -4.230 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.266      ;
; -4.226 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.262      ;
; -4.203 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.237      ;
; -4.202 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.236      ;
; -4.200 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.234      ;
; -4.199 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.233      ;
; -4.185 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.220      ;
; -4.157 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.191      ;
; -4.156 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.190      ;
; -4.133 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.168      ;
; -4.130 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.165      ;
; -4.087 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 5.122      ;
; -4.023 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.059      ;
; -4.013 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.049      ;
; -4.009 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.045      ;
; -3.993 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.027      ;
; -3.992 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.026      ;
; -3.976 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.010      ;
; -3.975 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.009      ;
; -3.971 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 5.007      ;
; -3.961 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.997      ;
; -3.957 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.993      ;
; -3.956 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.992      ;
; -3.935 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.971      ;
; -3.923 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.958      ;
; -3.906 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.941      ;
; -3.905 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.941      ;
; -3.892 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.926      ;
; -3.892 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.928      ;
; -3.871 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.905      ;
; -3.841 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.875      ;
; -3.828 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.862      ;
; -3.815 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.851      ;
; -3.797 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.834      ;
; -3.790 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.826      ;
; -3.779 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.815      ;
; -3.776 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.812      ;
; -3.776 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.812      ;
; -3.775 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.811      ;
; -3.772 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.808      ;
; -3.761 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.797      ;
; -3.758 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.794      ;
; -3.754 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.790      ;
; -3.753 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.790      ;
; -3.751 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.787      ;
; -3.747 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.783      ;
; -3.747 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.783      ;
; -3.744 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.780      ;
; -3.739 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.774      ;
; -3.739 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.777      ;
; -3.738 ; register_file:Reg|regfile[0][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.774      ;
; -3.734 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.770      ;
; -3.733 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.768      ;
; -3.733 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.769      ;
; -3.733 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.769      ;
; -3.730 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.766      ;
; -3.728 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.764      ;
; -3.726 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.760      ;
; -3.724 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.760      ;
; -3.715 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.751      ;
; -3.711 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.747      ;
; -3.696 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.731      ;
; -3.692 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.728      ;
; -3.689 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.724      ;
; -3.683 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.717      ;
; -3.677 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.713      ;
; -3.675 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.711      ;
; -3.674 ; register_file:Reg|regfile[0][3] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.708      ;
; -3.670 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.706      ;
; -3.649 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.684      ;
; -3.631 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.667      ;
; -3.631 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.667      ;
; -3.628 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.662      ;
; -3.627 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.663      ;
; -3.620 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.657      ;
; -3.620 ; register_file:Reg|regfile[3][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.658      ;
; -3.616 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 4.653      ;
; -3.613 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.647      ;
; -3.613 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.649      ;
; -3.609 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.645      ;
; -3.597 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.632      ;
; -3.594 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 4.629      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                          ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 1.083 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.346      ;
; 1.087 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.352      ;
; 1.096 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.361      ;
; 1.096 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.361      ;
; 1.101 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.366      ;
; 1.102 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.366      ;
; 1.109 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.374      ;
; 1.114 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.379      ;
; 1.211 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.474      ;
; 1.253 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.518      ;
; 1.261 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 1.524      ;
; 1.274 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.539      ;
; 1.275 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.540      ;
; 1.275 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.539      ;
; 1.278 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.543      ;
; 1.279 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.544      ;
; 1.423 ; register_file:Reg|regfile[1][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.690      ;
; 1.598 ; register_file:Reg|regfile[1][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.865      ;
; 1.675 ; register_file:Reg|regfile[1][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.942      ;
; 1.690 ; register_file:Reg|regfile[3][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.957      ;
; 1.756 ; register_file:Reg|regfile[2][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.023      ;
; 1.807 ; register_file:Reg|regfile[3][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.076      ;
; 1.903 ; register_file:Reg|regfile[0][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.170      ;
; 1.923 ; register_file:Reg|regfile[2][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.190      ;
; 1.931 ; register_file:Reg|regfile[2][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.198      ;
; 1.954 ; register_file:Reg|regfile[2][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.221      ;
; 1.957 ; register_file:Reg|regfile[3][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.226      ;
; 1.966 ; register_file:Reg|regfile[0][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.233      ;
; 1.979 ; register_file:Reg|regfile[3][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.248      ;
; 1.979 ; register_file:Reg|regfile[1][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.246      ;
; 1.994 ; register_file:Reg|regfile[3][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.261      ;
; 2.027 ; register_file:Reg|regfile[0][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.296      ;
; 2.041 ; register_file:Reg|regfile[2][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.309      ;
; 2.068 ; register_file:Reg|regfile[3][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.335      ;
; 2.075 ; register_file:Reg|regfile[0][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.342      ;
; 2.085 ; register_file:Reg|regfile[1][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.353      ;
; 2.111 ; register_file:Reg|regfile[1][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.378      ;
; 2.132 ; register_file:Reg|regfile[3][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.401      ;
; 2.199 ; register_file:Reg|regfile[0][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 2.468      ;
; 2.207 ; register_file:Reg|regfile[0][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.474      ;
; 2.213 ; register_file:Reg|regfile[2][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.481      ;
; 2.250 ; register_file:Reg|regfile[0][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.517      ;
; 2.257 ; register_file:Reg|regfile[1][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.525      ;
; 2.258 ; register_file:Reg|regfile[2][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 2.525      ;
; 2.427 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.693      ;
; 2.444 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.710      ;
; 2.654 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.920      ;
; 2.706 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.972      ;
; 2.768 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 3.035      ;
; 2.988 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 3.255      ;
; 3.000 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.266      ;
; 3.026 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.292      ;
; 3.030 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.296      ;
; 3.040 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.306      ;
; 3.041 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.307      ;
; 3.043 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.309      ;
; 3.045 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.311      ;
; 3.046 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.312      ;
; 3.047 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.313      ;
; 3.057 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.323      ;
; 3.158 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.422      ;
; 3.180 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.445      ;
; 3.195 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.460      ;
; 3.222 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.488      ;
; 3.252 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.518      ;
; 3.253 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.519      ;
; 3.254 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.519      ;
; 3.257 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.523      ;
; 3.267 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.533      ;
; 3.295 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.561      ;
; 3.297 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.562      ;
; 3.304 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 3.571      ;
; 3.305 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.571      ;
; 3.309 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.575      ;
; 3.319 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.585      ;
; 3.373 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.639      ;
; 3.374 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.640      ;
; 3.374 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.640      ;
; 3.378 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.644      ;
; 3.397 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.663      ;
; 3.399 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.664      ;
; 3.408 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.673      ;
; 3.434 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.700      ;
; 3.436 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.702      ;
; 3.440 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.706      ;
; 3.442 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.707      ;
; 3.459 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 3.724      ;
; 3.477 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.743      ;
; 3.479 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.745      ;
; 3.491 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.755      ;
; 3.524 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 3.791      ;
; 3.525 ; register_file:Reg|regfile[3][3] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 3.793      ;
; 3.529 ; register_file:Reg|regfile[3][3] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 3.797      ;
; 3.536 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.802      ;
; 3.555 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.821      ;
; 3.579 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.845      ;
; 3.581 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.847      ;
; 3.582 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.848      ;
; 3.593 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.859      ;
; 3.594 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.860      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[3]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DataIn[*]  ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 4.215 ; 4.215 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 4.032 ; 4.032 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; 4.242 ; 4.242 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
; IE         ; CLK        ; 6.464 ; 6.464 ; Rise       ; CLK             ;
; PASS       ; CLK        ; 3.463 ; 3.463 ; Rise       ; CLK             ;
; RAA[*]     ; CLK        ; 8.415 ; 8.415 ; Rise       ; CLK             ;
;  RAA[0]    ; CLK        ; 8.415 ; 8.415 ; Rise       ; CLK             ;
;  RAA[1]    ; CLK        ; 8.406 ; 8.406 ; Rise       ; CLK             ;
; RAB[*]     ; CLK        ; 8.296 ; 8.296 ; Rise       ; CLK             ;
;  RAB[0]    ; CLK        ; 8.296 ; 8.296 ; Rise       ; CLK             ;
;  RAB[1]    ; CLK        ; 8.114 ; 8.114 ; Rise       ; CLK             ;
; S_ALU[*]   ; CLK        ; 6.425 ; 6.425 ; Rise       ; CLK             ;
;  S_ALU[0]  ; CLK        ; 6.425 ; 6.425 ; Rise       ; CLK             ;
;  S_ALU[1]  ; CLK        ; 6.160 ; 6.160 ; Rise       ; CLK             ;
;  S_ALU[2]  ; CLK        ; 6.395 ; 6.395 ; Rise       ; CLK             ;
; WAA[*]     ; CLK        ; 5.076 ; 5.076 ; Rise       ; CLK             ;
;  WAA[0]    ; CLK        ; 5.034 ; 5.034 ; Rise       ; CLK             ;
;  WAA[1]    ; CLK        ; 5.076 ; 5.076 ; Rise       ; CLK             ;
; WAB[*]     ; CLK        ; 6.734 ; 6.734 ; Rise       ; CLK             ;
;  WAB[0]    ; CLK        ; 6.202 ; 6.202 ; Rise       ; CLK             ;
;  WAB[1]    ; CLK        ; 6.734 ; 6.734 ; Rise       ; CLK             ;
; WEA        ; CLK        ; 5.133 ; 5.133 ; Rise       ; CLK             ;
; WEB        ; CLK        ; 6.464 ; 6.464 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; -3.189 ; -3.189 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; -3.785 ; -3.785 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; -3.189 ; -3.189 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; -3.406 ; -3.406 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; -4.624 ; -4.624 ; Rise       ; CLK             ;
; IE         ; CLK        ; -3.605 ; -3.605 ; Rise       ; CLK             ;
; PASS       ; CLK        ; -3.107 ; -3.107 ; Rise       ; CLK             ;
; RAA[*]     ; CLK        ; -4.252 ; -4.252 ; Rise       ; CLK             ;
;  RAA[0]    ; CLK        ; -4.494 ; -4.494 ; Rise       ; CLK             ;
;  RAA[1]    ; CLK        ; -4.252 ; -4.252 ; Rise       ; CLK             ;
; RAB[*]     ; CLK        ; -5.226 ; -5.226 ; Rise       ; CLK             ;
;  RAB[0]    ; CLK        ; -5.226 ; -5.226 ; Rise       ; CLK             ;
;  RAB[1]    ; CLK        ; -5.332 ; -5.332 ; Rise       ; CLK             ;
; S_ALU[*]   ; CLK        ; -3.561 ; -3.561 ; Rise       ; CLK             ;
;  S_ALU[0]  ; CLK        ; -3.995 ; -3.995 ; Rise       ; CLK             ;
;  S_ALU[1]  ; CLK        ; -4.162 ; -4.162 ; Rise       ; CLK             ;
;  S_ALU[2]  ; CLK        ; -3.561 ; -3.561 ; Rise       ; CLK             ;
; WAA[*]     ; CLK        ; -4.316 ; -4.316 ; Rise       ; CLK             ;
;  WAA[0]    ; CLK        ; -4.316 ; -4.316 ; Rise       ; CLK             ;
;  WAA[1]    ; CLK        ; -4.350 ; -4.350 ; Rise       ; CLK             ;
; WAB[*]     ; CLK        ; -4.088 ; -4.088 ; Rise       ; CLK             ;
;  WAB[0]    ; CLK        ; -4.088 ; -4.088 ; Rise       ; CLK             ;
;  WAB[1]    ; CLK        ; -4.652 ; -4.652 ; Rise       ; CLK             ;
; WEA        ; CLK        ; -4.406 ; -4.406 ; Rise       ; CLK             ;
; WEB        ; CLK        ; -4.351 ; -4.351 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; CLK        ; 7.471 ; 7.471 ; Rise       ; CLK             ;
;  result[0] ; CLK        ; 7.432 ; 7.432 ; Rise       ; CLK             ;
;  result[1] ; CLK        ; 7.212 ; 7.212 ; Rise       ; CLK             ;
;  result[2] ; CLK        ; 7.471 ; 7.471 ; Rise       ; CLK             ;
;  result[3] ; CLK        ; 7.442 ; 7.442 ; Rise       ; CLK             ;
; zero_flag  ; CLK        ; 8.585 ; 8.585 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; CLK        ; 7.212 ; 7.212 ; Rise       ; CLK             ;
;  result[0] ; CLK        ; 7.432 ; 7.432 ; Rise       ; CLK             ;
;  result[1] ; CLK        ; 7.212 ; 7.212 ; Rise       ; CLK             ;
;  result[2] ; CLK        ; 7.471 ; 7.471 ; Rise       ; CLK             ;
;  result[3] ; CLK        ; 7.442 ; 7.442 ; Rise       ; CLK             ;
; zero_flag  ; CLK        ; 8.030 ; 8.030 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; result[0]   ; 9.019 ; 9.019 ; 9.019 ; 9.019 ;
; OE         ; result[1]   ; 9.009 ; 9.009 ; 9.009 ; 9.009 ;
; OE         ; result[2]   ; 9.036 ; 9.036 ; 9.036 ; 9.036 ;
; OE         ; result[3]   ; 9.039 ; 9.039 ; 9.039 ; 9.039 ;
; OE         ; result[4]   ;       ; 8.928 ; 8.928 ;       ;
; OE         ; result[5]   ;       ; 8.802 ; 8.802 ;       ;
; OE         ; result[6]   ;       ; 8.948 ; 8.948 ;       ;
; OE         ; result[7]   ;       ; 8.809 ; 8.809 ;       ;
; OE         ; result[8]   ;       ; 9.048 ; 9.048 ;       ;
; OE         ; result[9]   ;       ; 8.819 ; 8.819 ;       ;
; OE         ; result[10]  ;       ; 8.938 ; 8.938 ;       ;
; OE         ; result[11]  ;       ; 9.038 ; 9.038 ;       ;
; OE         ; result[12]  ;       ; 8.812 ; 8.812 ;       ;
; OE         ; result[13]  ;       ; 8.802 ; 8.802 ;       ;
; OE         ; result[14]  ;       ; 8.920 ; 8.920 ;       ;
; OE         ; result[15]  ;       ; 8.809 ; 8.809 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; result[0]   ; 9.019 ; 9.019 ; 9.019 ; 9.019 ;
; OE         ; result[1]   ; 9.009 ; 9.009 ; 9.009 ; 9.009 ;
; OE         ; result[2]   ; 9.036 ; 9.036 ; 9.036 ; 9.036 ;
; OE         ; result[3]   ; 9.039 ; 9.039 ; 9.039 ; 9.039 ;
; OE         ; result[4]   ;       ; 8.928 ; 8.928 ;       ;
; OE         ; result[5]   ;       ; 8.802 ; 8.802 ;       ;
; OE         ; result[6]   ;       ; 8.948 ; 8.948 ;       ;
; OE         ; result[7]   ;       ; 8.809 ; 8.809 ;       ;
; OE         ; result[8]   ;       ; 9.048 ; 9.048 ;       ;
; OE         ; result[9]   ;       ; 8.819 ; 8.819 ;       ;
; OE         ; result[10]  ;       ; 8.938 ; 8.938 ;       ;
; OE         ; result[11]  ;       ; 9.038 ; 9.038 ;       ;
; OE         ; result[12]  ;       ; 8.812 ; 8.812 ;       ;
; OE         ; result[13]  ;       ; 8.802 ; 8.802 ;       ;
; OE         ; result[14]  ;       ; 8.920 ; 8.920 ;       ;
; OE         ; result[15]  ;       ; 8.809 ; 8.809 ;       ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -1.336 ; -18.814       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.489 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -21.380               ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                          ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; -1.336 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.368      ;
; -1.333 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.365      ;
; -1.332 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.364      ;
; -1.331 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.363      ;
; -1.329 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.361      ;
; -1.327 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.359      ;
; -1.301 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.331      ;
; -1.300 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.330      ;
; -1.297 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.327      ;
; -1.296 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.326      ;
; -1.278 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.310      ;
; -1.275 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.307      ;
; -1.273 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.305      ;
; -1.261 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.293      ;
; -1.258 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.289      ;
; -1.258 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.290      ;
; -1.256 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.288      ;
; -1.254 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.285      ;
; -1.253 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.283      ;
; -1.252 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.282      ;
; -1.243 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.273      ;
; -1.242 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.272      ;
; -1.226 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.256      ;
; -1.225 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.255      ;
; -1.222 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.252      ;
; -1.221 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.251      ;
; -1.210 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.241      ;
; -1.200 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.231      ;
; -1.183 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.215      ;
; -1.183 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.214      ;
; -1.180 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.212      ;
; -1.179 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.210      ;
; -1.178 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.210      ;
; -1.157 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.189      ;
; -1.152 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.184      ;
; -1.149 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.181      ;
; -1.147 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.179      ;
; -1.142 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.172      ;
; -1.141 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.171      ;
; -1.141 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.173      ;
; -1.137 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.169      ;
; -1.130 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.160      ;
; -1.129 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.159      ;
; -1.129 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.161      ;
; -1.113 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.143      ;
; -1.099 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.130      ;
; -1.097 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.127      ;
; -1.093 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.123      ;
; -1.087 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.118      ;
; -1.085 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.115      ;
; -1.083 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.115      ;
; -1.082 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.115      ;
; -1.075 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.107      ;
; -1.074 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.106      ;
; -1.072 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.104      ;
; -1.071 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.103      ;
; -1.071 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.103      ;
; -1.069 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.101      ;
; -1.067 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.099      ;
; -1.066 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.098      ;
; -1.066 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.098      ;
; -1.066 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.098      ;
; -1.064 ; register_file:Reg|regfile[0][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.096      ;
; -1.062 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.095      ;
; -1.062 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.094      ;
; -1.062 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.094      ;
; -1.060 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.092      ;
; -1.058 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.090      ;
; -1.057 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.089      ;
; -1.055 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.087      ;
; -1.055 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.087      ;
; -1.054 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.086      ;
; -1.051 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.083      ;
; -1.046 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.080      ;
; -1.046 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.078      ;
; -1.044 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.076      ;
; -1.043 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.075      ;
; -1.040 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.071      ;
; -1.039 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.069      ;
; -1.038 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.069      ;
; -1.036 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.068      ;
; -1.036 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.067      ;
; -1.034 ; register_file:Reg|regfile[3][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.068      ;
; -1.022 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.052      ;
; -1.020 ; register_file:Reg|regfile[0][3] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.050      ;
; -1.018 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.049      ;
; -1.017 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.049      ;
; -1.008 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.040      ;
; -1.008 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.040      ;
; -1.002 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.034      ;
; -1.000 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.030      ;
; -1.000 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.032      ;
; -1.000 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.032      ;
; -0.999 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.032      ;
; -0.997 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.029      ;
; -0.996 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 1.000        ; 0.001      ; 2.029      ;
; -0.992 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 1.000        ; -0.002     ; 2.022      ;
; -0.992 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.023      ;
; -0.991 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.023      ;
; -0.991 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.023      ;
+--------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                          ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.489 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.640      ;
; 0.490 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.639      ;
; 0.492 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.643      ;
; 0.495 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[0][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.646      ;
; 0.526 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.676      ;
; 0.529 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.680      ;
; 0.530 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.681      ;
; 0.534 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.685      ;
; 0.546 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.695      ;
; 0.558 ; Shift_reg:shift|data_out[3]     ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.709      ;
; 0.568 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 0.000        ; -0.003     ; 0.717      ;
; 0.572 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.723      ;
; 0.573 ; Shift_reg:shift|data_out[2]     ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.723      ;
; 0.575 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[1][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.726      ;
; 0.576 ; Shift_reg:shift|data_out[0]     ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.727      ;
; 0.576 ; Shift_reg:shift|data_out[1]     ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.727      ;
; 0.655 ; register_file:Reg|regfile[1][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.808      ;
; 0.714 ; register_file:Reg|regfile[1][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.867      ;
; 0.736 ; register_file:Reg|regfile[1][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.889      ;
; 0.744 ; register_file:Reg|regfile[3][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.897      ;
; 0.782 ; register_file:Reg|regfile[2][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.935      ;
; 0.786 ; register_file:Reg|regfile[3][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 0.941      ;
; 0.829 ; register_file:Reg|regfile[0][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.982      ;
; 0.841 ; register_file:Reg|regfile[2][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.994      ;
; 0.844 ; register_file:Reg|regfile[2][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.997      ;
; 0.857 ; register_file:Reg|regfile[2][1] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.010      ;
; 0.861 ; register_file:Reg|regfile[3][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.016      ;
; 0.861 ; register_file:Reg|regfile[0][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.014      ;
; 0.863 ; register_file:Reg|regfile[1][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.016      ;
; 0.871 ; register_file:Reg|regfile[3][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.024      ;
; 0.873 ; register_file:Reg|regfile[0][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.028      ;
; 0.886 ; register_file:Reg|regfile[3][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.041      ;
; 0.889 ; register_file:Reg|regfile[2][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.043      ;
; 0.909 ; register_file:Reg|regfile[1][2] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.063      ;
; 0.915 ; register_file:Reg|regfile[3][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.068      ;
; 0.916 ; register_file:Reg|regfile[0][3] ; Shift_reg:shift|data_out[3]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.069      ;
; 0.919 ; register_file:Reg|regfile[1][0] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.072      ;
; 0.945 ; register_file:Reg|regfile[3][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.100      ;
; 0.948 ; register_file:Reg|regfile[0][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.103      ;
; 0.956 ; register_file:Reg|regfile[0][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.109      ;
; 0.964 ; register_file:Reg|regfile[2][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.118      ;
; 0.975 ; register_file:Reg|regfile[0][3] ; Shift_reg:shift|data_out[2]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.128      ;
; 0.984 ; register_file:Reg|regfile[1][2] ; Shift_reg:shift|data_out[1]     ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.138      ;
; 0.984 ; register_file:Reg|regfile[2][1] ; Shift_reg:shift|data_out[0]     ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.137      ;
; 1.035 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.187      ;
; 1.047 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.199      ;
; 1.127 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.279      ;
; 1.158 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.310      ;
; 1.196 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.349      ;
; 1.281 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.434      ;
; 1.291 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.443      ;
; 1.293 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.445      ;
; 1.296 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.448      ;
; 1.298 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.450      ;
; 1.303 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.455      ;
; 1.305 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.457      ;
; 1.307 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.459      ;
; 1.308 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.460      ;
; 1.310 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.462      ;
; 1.317 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.469      ;
; 1.349 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.499      ;
; 1.373 ; register_file:Reg|regfile[1][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.524      ;
; 1.381 ; register_file:Reg|regfile[3][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.532      ;
; 1.383 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.535      ;
; 1.385 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.537      ;
; 1.388 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.540      ;
; 1.393 ; register_file:Reg|regfile[1][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.545      ;
; 1.397 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.549      ;
; 1.397 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.548      ;
; 1.414 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.567      ;
; 1.414 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.566      ;
; 1.414 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.566      ;
; 1.414 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.565      ;
; 1.416 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[3][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.568      ;
; 1.419 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[0][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.571      ;
; 1.434 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.586      ;
; 1.437 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.589      ;
; 1.456 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.608      ;
; 1.457 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.609      ;
; 1.466 ; register_file:Reg|regfile[0][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.617      ;
; 1.468 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.620      ;
; 1.468 ; register_file:Reg|regfile[3][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.619      ;
; 1.472 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.624      ;
; 1.472 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[1][1] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.624      ;
; 1.472 ; register_file:Reg|regfile[1][0] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.623      ;
; 1.474 ; register_file:Reg|regfile[2][0] ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.626      ;
; 1.476 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[3][3] ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.626      ;
; 1.489 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[2][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.641      ;
; 1.491 ; register_file:Reg|regfile[0][0] ; register_file:Reg|regfile[3][0] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.643      ;
; 1.494 ; register_file:Reg|regfile[2][1] ; register_file:Reg|regfile[2][2] ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.645      ;
; 1.499 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.001      ; 1.652      ;
; 1.509 ; register_file:Reg|regfile[3][3] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.663      ;
; 1.512 ; register_file:Reg|regfile[3][3] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.666      ;
; 1.516 ; register_file:Reg|regfile[2][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.668      ;
; 1.520 ; register_file:Reg|regfile[2][3] ; register_file:Reg|regfile[2][3] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.672      ;
; 1.524 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[1][3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.678      ;
; 1.527 ; register_file:Reg|regfile[3][2] ; register_file:Reg|regfile[0][3] ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.681      ;
; 1.535 ; register_file:Reg|regfile[1][2] ; register_file:Reg|regfile[1][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.687      ;
; 1.541 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[3][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.693      ;
; 1.542 ; register_file:Reg|regfile[0][2] ; register_file:Reg|regfile[0][2] ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.694      ;
+-------+---------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Shift_reg:shift|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Shift_reg:shift|data_out[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[0][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[1][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[2][3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; register_file:Reg|regfile[3][3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; register_file:Reg|regfile[3][3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[0][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[1][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[2][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; Reg|regfile[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; Reg|regfile[3][3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; shift|data_out[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; shift|data_out[3]|clk           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DataIn[*]  ; CLK        ; 2.865 ; 2.865 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 2.149 ; 2.149 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 2.070 ; 2.070 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; 2.171 ; 2.171 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; 2.865 ; 2.865 ; Rise       ; CLK             ;
; IE         ; CLK        ; 3.106 ; 3.106 ; Rise       ; CLK             ;
; PASS       ; CLK        ; 1.820 ; 1.820 ; Rise       ; CLK             ;
; RAA[*]     ; CLK        ; 3.938 ; 3.938 ; Rise       ; CLK             ;
;  RAA[0]    ; CLK        ; 3.938 ; 3.938 ; Rise       ; CLK             ;
;  RAA[1]    ; CLK        ; 3.911 ; 3.911 ; Rise       ; CLK             ;
; RAB[*]     ; CLK        ; 3.889 ; 3.889 ; Rise       ; CLK             ;
;  RAB[0]    ; CLK        ; 3.889 ; 3.889 ; Rise       ; CLK             ;
;  RAB[1]    ; CLK        ; 3.807 ; 3.807 ; Rise       ; CLK             ;
; S_ALU[*]   ; CLK        ; 3.085 ; 3.085 ; Rise       ; CLK             ;
;  S_ALU[0]  ; CLK        ; 3.085 ; 3.085 ; Rise       ; CLK             ;
;  S_ALU[1]  ; CLK        ; 2.989 ; 2.989 ; Rise       ; CLK             ;
;  S_ALU[2]  ; CLK        ; 3.080 ; 3.080 ; Rise       ; CLK             ;
; WAA[*]     ; CLK        ; 2.610 ; 2.610 ; Rise       ; CLK             ;
;  WAA[0]    ; CLK        ; 2.602 ; 2.602 ; Rise       ; CLK             ;
;  WAA[1]    ; CLK        ; 2.610 ; 2.610 ; Rise       ; CLK             ;
; WAB[*]     ; CLK        ; 3.409 ; 3.409 ; Rise       ; CLK             ;
;  WAB[0]    ; CLK        ; 3.146 ; 3.146 ; Rise       ; CLK             ;
;  WAB[1]    ; CLK        ; 3.409 ; 3.409 ; Rise       ; CLK             ;
; WEA        ; CLK        ; 2.640 ; 2.640 ; Rise       ; CLK             ;
; WEB        ; CLK        ; 3.251 ; 3.251 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; -1.689 ; -1.689 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; -1.939 ; -1.939 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; -1.689 ; -1.689 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; -1.790 ; -1.790 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; -2.323 ; -2.323 ; Rise       ; CLK             ;
; IE         ; CLK        ; -1.865 ; -1.865 ; Rise       ; CLK             ;
; PASS       ; CLK        ; -1.653 ; -1.653 ; Rise       ; CLK             ;
; RAA[*]     ; CLK        ; -2.131 ; -2.131 ; Rise       ; CLK             ;
;  RAA[0]    ; CLK        ; -2.263 ; -2.263 ; Rise       ; CLK             ;
;  RAA[1]    ; CLK        ; -2.131 ; -2.131 ; Rise       ; CLK             ;
; RAB[*]     ; CLK        ; -2.553 ; -2.553 ; Rise       ; CLK             ;
;  RAB[0]    ; CLK        ; -2.553 ; -2.553 ; Rise       ; CLK             ;
;  RAB[1]    ; CLK        ; -2.611 ; -2.611 ; Rise       ; CLK             ;
; S_ALU[*]   ; CLK        ; -1.847 ; -1.847 ; Rise       ; CLK             ;
;  S_ALU[0]  ; CLK        ; -2.002 ; -2.002 ; Rise       ; CLK             ;
;  S_ALU[1]  ; CLK        ; -2.083 ; -2.083 ; Rise       ; CLK             ;
;  S_ALU[2]  ; CLK        ; -1.847 ; -1.847 ; Rise       ; CLK             ;
; WAA[*]     ; CLK        ; -2.267 ; -2.267 ; Rise       ; CLK             ;
;  WAA[0]    ; CLK        ; -2.267 ; -2.267 ; Rise       ; CLK             ;
;  WAA[1]    ; CLK        ; -2.269 ; -2.269 ; Rise       ; CLK             ;
; WAB[*]     ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
;  WAB[0]    ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
;  WAB[1]    ; CLK        ; -2.359 ; -2.359 ; Rise       ; CLK             ;
; WEA        ; CLK        ; -2.299 ; -2.299 ; Rise       ; CLK             ;
; WEB        ; CLK        ; -2.227 ; -2.227 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  result[0] ; CLK        ; 4.163 ; 4.163 ; Rise       ; CLK             ;
;  result[1] ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  result[2] ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  result[3] ; CLK        ; 4.176 ; 4.176 ; Rise       ; CLK             ;
; zero_flag  ; CLK        ; 4.654 ; 4.654 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  result[0] ; CLK        ; 4.163 ; 4.163 ; Rise       ; CLK             ;
;  result[1] ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  result[2] ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  result[3] ; CLK        ; 4.176 ; 4.176 ; Rise       ; CLK             ;
; zero_flag  ; CLK        ; 4.416 ; 4.416 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; result[0]   ; 5.088 ; 5.088 ; 5.088 ; 5.088 ;
; OE         ; result[1]   ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; OE         ; result[2]   ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; OE         ; result[3]   ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; OE         ; result[4]   ;       ; 5.090 ; 5.090 ;       ;
; OE         ; result[5]   ;       ; 5.003 ; 5.003 ;       ;
; OE         ; result[6]   ;       ; 5.110 ; 5.110 ;       ;
; OE         ; result[7]   ;       ; 5.008 ; 5.008 ;       ;
; OE         ; result[8]   ;       ; 5.116 ; 5.116 ;       ;
; OE         ; result[9]   ;       ; 5.018 ; 5.018 ;       ;
; OE         ; result[10]  ;       ; 5.100 ; 5.100 ;       ;
; OE         ; result[11]  ;       ; 5.106 ; 5.106 ;       ;
; OE         ; result[12]  ;       ; 5.013 ; 5.013 ;       ;
; OE         ; result[13]  ;       ; 5.003 ; 5.003 ;       ;
; OE         ; result[14]  ;       ; 5.085 ; 5.085 ;       ;
; OE         ; result[15]  ;       ; 5.008 ; 5.008 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; result[0]   ; 5.088 ; 5.088 ; 5.088 ; 5.088 ;
; OE         ; result[1]   ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; OE         ; result[2]   ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; OE         ; result[3]   ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; OE         ; result[4]   ;       ; 5.090 ; 5.090 ;       ;
; OE         ; result[5]   ;       ; 5.003 ; 5.003 ;       ;
; OE         ; result[6]   ;       ; 5.110 ; 5.110 ;       ;
; OE         ; result[7]   ;       ; 5.008 ; 5.008 ;       ;
; OE         ; result[8]   ;       ; 5.116 ; 5.116 ;       ;
; OE         ; result[9]   ;       ; 5.018 ; 5.018 ;       ;
; OE         ; result[10]  ;       ; 5.100 ; 5.100 ;       ;
; OE         ; result[11]  ;       ; 5.106 ; 5.106 ;       ;
; OE         ; result[12]  ;       ; 5.013 ; 5.013 ;       ;
; OE         ; result[13]  ;       ; 5.003 ; 5.003 ;       ;
; OE         ; result[14]  ;       ; 5.085 ; 5.085 ;       ;
; OE         ; result[15]  ;       ; 5.008 ; 5.008 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.428  ; 0.489 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -4.428  ; 0.489 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -69.646 ; 0.0   ; 0.0      ; 0.0     ; -21.38              ;
;  CLK             ; -69.646 ; 0.000 ; N/A      ; N/A     ; -21.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DataIn[*]  ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; 4.215 ; 4.215 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; 4.032 ; 4.032 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; 4.242 ; 4.242 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; 5.889 ; 5.889 ; Rise       ; CLK             ;
; IE         ; CLK        ; 6.464 ; 6.464 ; Rise       ; CLK             ;
; PASS       ; CLK        ; 3.463 ; 3.463 ; Rise       ; CLK             ;
; RAA[*]     ; CLK        ; 8.415 ; 8.415 ; Rise       ; CLK             ;
;  RAA[0]    ; CLK        ; 8.415 ; 8.415 ; Rise       ; CLK             ;
;  RAA[1]    ; CLK        ; 8.406 ; 8.406 ; Rise       ; CLK             ;
; RAB[*]     ; CLK        ; 8.296 ; 8.296 ; Rise       ; CLK             ;
;  RAB[0]    ; CLK        ; 8.296 ; 8.296 ; Rise       ; CLK             ;
;  RAB[1]    ; CLK        ; 8.114 ; 8.114 ; Rise       ; CLK             ;
; S_ALU[*]   ; CLK        ; 6.425 ; 6.425 ; Rise       ; CLK             ;
;  S_ALU[0]  ; CLK        ; 6.425 ; 6.425 ; Rise       ; CLK             ;
;  S_ALU[1]  ; CLK        ; 6.160 ; 6.160 ; Rise       ; CLK             ;
;  S_ALU[2]  ; CLK        ; 6.395 ; 6.395 ; Rise       ; CLK             ;
; WAA[*]     ; CLK        ; 5.076 ; 5.076 ; Rise       ; CLK             ;
;  WAA[0]    ; CLK        ; 5.034 ; 5.034 ; Rise       ; CLK             ;
;  WAA[1]    ; CLK        ; 5.076 ; 5.076 ; Rise       ; CLK             ;
; WAB[*]     ; CLK        ; 6.734 ; 6.734 ; Rise       ; CLK             ;
;  WAB[0]    ; CLK        ; 6.202 ; 6.202 ; Rise       ; CLK             ;
;  WAB[1]    ; CLK        ; 6.734 ; 6.734 ; Rise       ; CLK             ;
; WEA        ; CLK        ; 5.133 ; 5.133 ; Rise       ; CLK             ;
; WEB        ; CLK        ; 6.464 ; 6.464 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DataIn[*]  ; CLK        ; -1.689 ; -1.689 ; Rise       ; CLK             ;
;  DataIn[0] ; CLK        ; -1.939 ; -1.939 ; Rise       ; CLK             ;
;  DataIn[1] ; CLK        ; -1.689 ; -1.689 ; Rise       ; CLK             ;
;  DataIn[2] ; CLK        ; -1.790 ; -1.790 ; Rise       ; CLK             ;
;  DataIn[3] ; CLK        ; -2.323 ; -2.323 ; Rise       ; CLK             ;
; IE         ; CLK        ; -1.865 ; -1.865 ; Rise       ; CLK             ;
; PASS       ; CLK        ; -1.653 ; -1.653 ; Rise       ; CLK             ;
; RAA[*]     ; CLK        ; -2.131 ; -2.131 ; Rise       ; CLK             ;
;  RAA[0]    ; CLK        ; -2.263 ; -2.263 ; Rise       ; CLK             ;
;  RAA[1]    ; CLK        ; -2.131 ; -2.131 ; Rise       ; CLK             ;
; RAB[*]     ; CLK        ; -2.553 ; -2.553 ; Rise       ; CLK             ;
;  RAB[0]    ; CLK        ; -2.553 ; -2.553 ; Rise       ; CLK             ;
;  RAB[1]    ; CLK        ; -2.611 ; -2.611 ; Rise       ; CLK             ;
; S_ALU[*]   ; CLK        ; -1.847 ; -1.847 ; Rise       ; CLK             ;
;  S_ALU[0]  ; CLK        ; -2.002 ; -2.002 ; Rise       ; CLK             ;
;  S_ALU[1]  ; CLK        ; -2.083 ; -2.083 ; Rise       ; CLK             ;
;  S_ALU[2]  ; CLK        ; -1.847 ; -1.847 ; Rise       ; CLK             ;
; WAA[*]     ; CLK        ; -2.267 ; -2.267 ; Rise       ; CLK             ;
;  WAA[0]    ; CLK        ; -2.267 ; -2.267 ; Rise       ; CLK             ;
;  WAA[1]    ; CLK        ; -2.269 ; -2.269 ; Rise       ; CLK             ;
; WAB[*]     ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
;  WAB[0]    ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
;  WAB[1]    ; CLK        ; -2.359 ; -2.359 ; Rise       ; CLK             ;
; WEA        ; CLK        ; -2.299 ; -2.299 ; Rise       ; CLK             ;
; WEB        ; CLK        ; -2.227 ; -2.227 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; CLK        ; 7.471 ; 7.471 ; Rise       ; CLK             ;
;  result[0] ; CLK        ; 7.432 ; 7.432 ; Rise       ; CLK             ;
;  result[1] ; CLK        ; 7.212 ; 7.212 ; Rise       ; CLK             ;
;  result[2] ; CLK        ; 7.471 ; 7.471 ; Rise       ; CLK             ;
;  result[3] ; CLK        ; 7.442 ; 7.442 ; Rise       ; CLK             ;
; zero_flag  ; CLK        ; 8.585 ; 8.585 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; result[*]  ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  result[0] ; CLK        ; 4.163 ; 4.163 ; Rise       ; CLK             ;
;  result[1] ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  result[2] ; CLK        ; 4.193 ; 4.193 ; Rise       ; CLK             ;
;  result[3] ; CLK        ; 4.176 ; 4.176 ; Rise       ; CLK             ;
; zero_flag  ; CLK        ; 4.416 ; 4.416 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; result[0]   ; 9.019 ; 9.019 ; 9.019 ; 9.019 ;
; OE         ; result[1]   ; 9.009 ; 9.009 ; 9.009 ; 9.009 ;
; OE         ; result[2]   ; 9.036 ; 9.036 ; 9.036 ; 9.036 ;
; OE         ; result[3]   ; 9.039 ; 9.039 ; 9.039 ; 9.039 ;
; OE         ; result[4]   ;       ; 8.928 ; 8.928 ;       ;
; OE         ; result[5]   ;       ; 8.802 ; 8.802 ;       ;
; OE         ; result[6]   ;       ; 8.948 ; 8.948 ;       ;
; OE         ; result[7]   ;       ; 8.809 ; 8.809 ;       ;
; OE         ; result[8]   ;       ; 9.048 ; 9.048 ;       ;
; OE         ; result[9]   ;       ; 8.819 ; 8.819 ;       ;
; OE         ; result[10]  ;       ; 8.938 ; 8.938 ;       ;
; OE         ; result[11]  ;       ; 9.038 ; 9.038 ;       ;
; OE         ; result[12]  ;       ; 8.812 ; 8.812 ;       ;
; OE         ; result[13]  ;       ; 8.802 ; 8.802 ;       ;
; OE         ; result[14]  ;       ; 8.920 ; 8.920 ;       ;
; OE         ; result[15]  ;       ; 8.809 ; 8.809 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; result[0]   ; 5.088 ; 5.088 ; 5.088 ; 5.088 ;
; OE         ; result[1]   ; 5.078 ; 5.078 ; 5.078 ; 5.078 ;
; OE         ; result[2]   ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; OE         ; result[3]   ; 5.108 ; 5.108 ; 5.108 ; 5.108 ;
; OE         ; result[4]   ;       ; 5.090 ; 5.090 ;       ;
; OE         ; result[5]   ;       ; 5.003 ; 5.003 ;       ;
; OE         ; result[6]   ;       ; 5.110 ; 5.110 ;       ;
; OE         ; result[7]   ;       ; 5.008 ; 5.008 ;       ;
; OE         ; result[8]   ;       ; 5.116 ; 5.116 ;       ;
; OE         ; result[9]   ;       ; 5.018 ; 5.018 ;       ;
; OE         ; result[10]  ;       ; 5.100 ; 5.100 ;       ;
; OE         ; result[11]  ;       ; 5.106 ; 5.106 ;       ;
; OE         ; result[12]  ;       ; 5.013 ; 5.013 ;       ;
; OE         ; result[13]  ;       ; 5.003 ; 5.003 ;       ;
; OE         ; result[14]  ;       ; 5.085 ; 5.085 ;       ;
; OE         ; result[15]  ;       ; 5.008 ; 5.008 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1052     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1052     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 20    ; 20   ;
; Unconstrained Input Port Paths  ; 268   ; 268  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 09 21:41:12 2024
Info: Command: quartus_sta lab06_ban1_code -c lab06_ban1_code
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab06_ban1_code.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.428
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.428       -69.646 CLK 
Info (332146): Worst-case hold slack is 1.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.083         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.336
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.336       -18.814 CLK 
Info (332146): Worst-case hold slack is 0.489
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.489         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -21.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Mon Dec 09 21:41:13 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


