Wie versprochen habe ich die Simulation komplett automatisiert ein Aufruf von start_test.sh genügt,um zu erfahren,ob die Entity und Architecture korrekt ist. Beim Schreiben der Testbench erstellt vorher ein Package mit der Entity als Component und nutzt dieses Package dann in der Testbench. Seht euch meine Testbench regfile_tb.vhd im src-Ordner an, damit ihr seht, wie ihr die I/O-Operations in VHDL nutzt. Nutzt die Methode str_to_slv und konvertiert dann zu dem Typ den ihr braucht. Die .mpf-Files können wir jetzt auch weiterbenutzen, da man manuell die Pfade in relative Pfade umschreiben kann, seht es euch einfach im .mpf-File an. Es gibt drei csv-Dateien, die jeweils eine leere, neue Zeile am Ende aufweisen müssen. Per generateinputandexpectedoutput.py könnt ihr diese per Skript erstellen, bitte erstellt Methoden in der allgemeinen Generatorklasse im python-Ordner. Ihr könnt aber input und output_expected manuell befüllen und das Skript so belassen wie es ist. Dann müsst ihr nur noch im Makefile TB, TB_FILES und VHDL_FILES ändern (ACHTUNG LF als newline, in jedem Editor umstellen sonst Fehler, kein CFLF von Windows) und start_test.sh ausführen. Ihr erhaltet ein ausgewertetes Ergebnis bei welchen Inputs, welche outputs nicht zusammenpassen :) Bei Fragen einfach whatsappen ^^