# **ğŸ“Œ DocumentaÃ§Ã£o do Comparador de 2 Bits**  
### *Um projeto simples, mas eficiente para verificar igualdade entre nÃºmeros binÃ¡rios*  

---

## **ğŸ¯ IntroduÃ§Ã£o**  
O projeto a seguir propÃµe a implementaÃ§Ã£o de um comparador lÃ³gico para nÃºmeros de 2 bits, com foco em clareza e desempenho. A arquitetura emprega apenas componentes lÃ³gicos fundamentais, tornando-o ideal para fins educacionais, testes em FPGA ou aplicaÃ§Ãµes digitais simples. 

Desenvolvido em **SystemVerilog**, este comparador Ã©:  
âœ” **Simples** (usa apenas portas lÃ³gicas bÃ¡sicas)  
âœ” **Eficiente** (resultado em apenas alguns nanossegundos)  
âœ” **FÃ¡cil de entender** (modular e bem documentado)  

**Funcionamento bÃ¡sico:**  
ğŸ”¹ Entrada: Dois nÃºmeros de 2 bits (`A` e `B`)  
ğŸ”¹ SaÃ­da: `1` se forem iguais, `0` se forem diferentes  

---

## **ğŸ”§ Como o CÃ³digo Funciona?**  

### **1ï¸âƒ£ Portas LÃ³gicas BÃ¡sicas**  
O circuito usa trÃªs componentes essenciais:  

#### **ğŸ”¹ Porta XOR (OU Exclusivo)**  
```systemverilog
module porta_xor(
  input A,B,
  output Sxor
);
  assign Sxor = A ^ B;
endmodule
```
- **O que faz?** Compara dois bits e "avisa" se sÃ£o diferentes.  
- **Exemplo:**  
  - `0 XOR 0 = 0` (iguais)  
  - `1 XOR 0 = 1` (diferentes)  

#### **ğŸ”¹ Porta NOT (Inversor)**  
```systemverilog
module porta_not(
  input X,
  output Snot
); 
  assign Snot = ~X;
endmodule
```
- **Para que serve?** Transforma uma comparaÃ§Ã£o "diferente" em "igual".  

#### **ğŸ”¹ Porta AND**  
```systemverilog
module porta_and(
  input A,B,
  output Sand
);
  assign Sand = A & B; 
endmodule
```
- **MissÃ£o:** SÃ³ libera um `1` na saÃ­da se **todos os bits forem iguais**.  

---

### **2ï¸âƒ£ O CoraÃ§Ã£o do Comparador (`main`)**  
```systemverilog
module main(
  input [1:0] A,
  input [1:0] B,
  output S
);
  logic sXor0,sXor1,sNot0,sNot1,out;
  porta_xor p_xor0(A[0],B[0],sXor0);
  porta_xor p_xor1(A[1],B[1],sXor1);
  porta_not p_not0(sXor1,sNot1);
  porta_not p_not1(sXor0,sNot0);
  porta_and p_and(sNot0,sNot1,out);
  assign S = out;
endmodule
```

#### **ğŸ“Œ Exemplo PrÃ¡tico**  
Se `A = 10` e `B = 10`:  
1. **Bit 0:** `0 XOR 0 = 0` â†’ NOT `0` = `1`  
2. **Bit 1:** `1 XOR 1 = 0` â†’ NOT `0` = `1`  
3. **AND final:** `1 AND 1 = 1` â†’ **SaÃ­da = 1 (iguais!)**  

Se `A = 10` e `B = 01`:  
1. **Bit 0:** `0 XOR 1 = 1` â†’ NOT `1` = `0`  
2. **Bit 1:** `1 XOR 0 = 1` â†’ NOT `1` = `0`  
3. **AND final:** `0 AND 0 = 0` â†’ **SaÃ­da = 0 (diferentes!)**  

---

## **ğŸ§ª Testes e SimulaÃ§Ã£o**  

### **ğŸ”¹ Testbench (Banco de Testes)**  
```systemverilog
`timescale 1ns/1ns
`include "circuito_comparador.sv"

module tb_circuito_comparador;

logic [1:0] a,b;
logic x;

main UUT(
    .A(a),
    .B(b),
    .S(x)
);

initial begin
     $dumpfile("simulador.vcd");
     $dumpvars(0,tb_circuito_comparador);
     a = 10;
     b = 11;
     #10
     a = 01;
     b = 01;
     #10
     a = 10;
     b = 10;
     #10
     a = 10;
     b = 01;
     #10
     $finish;
end
endmodule
```

### **ğŸ”¹ Como Rodar os Testes?**
OBS: Pode rodar atravÃ©s do â€œcompile.batâ€ incluso no projeto. Ou seguir o passo a passo abaixo:

1. **Compilar:**  
   ```bash
   iverilog -g2012 -o <NomeProArquivo> .\tb_circuito_comparador.sv
   ```
2. **Simular:**  
   ```bash
   vvp <NomeDadoAoArquivo>
   ```
3. **Visualizar no GTKWave:**  
   ```bash
   gtkwave simulador.vcd
   ```

### **ğŸ“Š Resultados Esperados**  
![SimulaÃ§Ã£o do gtkWave](imagem_gtkWave/simulacao.png)

| **Caso** | **Entrada A** | **Entrada B** | **SaÃ­da S** | **Significado** |
|---------|--------------|--------------|-------------|----------------|
| 1       | 10           | 11           | 0           | âŒ Diferentes   |
| 2       | 01           | 01           | 1           | âœ” Iguais       |
| 3       | 10           | 10           | 1           | âœ” Iguais       |
| 4       | 10           | 01           | 0           | âŒ Diferentes   |
---
## **ğŸ“Œ ConclusÃ£o**  
Este comparador Ã© **fÃ¡cil de entender, modular e eficiente**. Pode ser usado em:  
- **Unidades de controle de processadores**  
- **Sistemas de verificaÃ§Ã£o de dados**  
- **Circuitos digitais educacionais**  
---
### **ğŸ“ Anexos**  
- [RepositÃ³rio GitHub do Projeto](https://github.com/jhacksonh/Circuito_Comparador_2bits_EmbarcaTech_T2.git)

**ğŸ‘¨ğŸ’» Autor:** Jacson Souza Dos Santos  
**ğŸ“… Data:** 09/05/2025
---