TimeQuest Timing Analyzer report for processador
Mon Dec 12 00:59:52 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'CTRL:controle|ExtensorSinal[0]~reg0'
 13. Slow Model Setup: 'CTRL:controle|RegOrdem1[0]~reg0'
 14. Slow Model Hold: 'CTRL:controle|RegOrdem1[0]~reg0'
 15. Slow Model Hold: 'CTRL:controle|ExtensorSinal[0]~reg0'
 16. Slow Model Hold: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'CTRL:controle|ExtensorSinal[0]~reg0'
 19. Slow Model Minimum Pulse Width: 'CTRL:controle|RegOrdem1[0]~reg0'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'clk'
 28. Fast Model Setup: 'CTRL:controle|ExtensorSinal[0]~reg0'
 29. Fast Model Setup: 'CTRL:controle|RegOrdem1[0]~reg0'
 30. Fast Model Hold: 'CTRL:controle|RegOrdem1[0]~reg0'
 31. Fast Model Hold: 'CTRL:controle|ExtensorSinal[0]~reg0'
 32. Fast Model Hold: 'clk'
 33. Fast Model Minimum Pulse Width: 'clk'
 34. Fast Model Minimum Pulse Width: 'CTRL:controle|ExtensorSinal[0]~reg0'
 35. Fast Model Minimum Pulse Width: 'CTRL:controle|RegOrdem1[0]~reg0'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; processador                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; clk                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                                 ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CTRL:controle|ExtensorSinal[0]~reg0 } ;
; CTRL:controle|RegOrdem1[0]~reg0     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CTRL:controle|RegOrdem1[0]~reg0 }     ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+----------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                      ;
+------------+-----------------+-------------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                          ; Note                    ;
+------------+-----------------+-------------------------------------+-------------------------+
; INF MHz    ; 176.62 MHz      ; CTRL:controle|ExtensorSinal[0]~reg0 ; limit due to hold check ;
; INF MHz    ; 164.31 MHz      ; CTRL:controle|RegOrdem1[0]~reg0     ; limit due to hold check ;
; 158.03 MHz ; 158.03 MHz      ; clk                                 ;                         ;
+------------+-----------------+-------------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -5.517 ; -656.552      ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; -3.507 ; -16.489       ;
; CTRL:controle|RegOrdem1[0]~reg0     ; -3.184 ; -6.292        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CTRL:controle|RegOrdem1[0]~reg0     ; -3.043 ; -6.023        ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; -2.831 ; -5.633        ;
; clk                                 ; 0.788  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -1.423 ; -178.148      ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.500  ; 0.000         ;
; CTRL:controle|RegOrdem1[0]~reg0     ; 0.500  ; 0.000         ;
+-------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------+------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -5.517 ; mux3ent8bits:extSinal|saida[2]                                                                         ; PC:pc|regis[7]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.135     ; 5.418      ;
; -5.446 ; mux3ent8bits:extSinal|saida[2]                                                                         ; PC:pc|regis[6]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.135     ; 5.347      ;
; -5.443 ; mux3ent8bits:extSinal|saida[3]                                                                         ; PC:pc|regis[7]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.112     ; 5.367      ;
; -5.382 ; mux3ent8bits:extSinal|saida[4]                                                                         ; PC:pc|regis[7]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.135     ; 5.283      ;
; -5.375 ; mux3ent8bits:extSinal|saida[2]                                                                         ; PC:pc|regis[5]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.135     ; 5.276      ;
; -5.372 ; mux3ent8bits:extSinal|saida[3]                                                                         ; PC:pc|regis[6]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.112     ; 5.296      ;
; -5.349 ; mux3ent8bits:extSinal|saida[0]                                                                         ; PC:pc|regis[7]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -0.937     ; 5.448      ;
; -5.334 ; mux3ent8bits:extSinal|saida[1]                                                                         ; PC:pc|regis[7]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.073     ; 5.297      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[1][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[1][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.328 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[1][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.309      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[2][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[2][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[2][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.322 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[2][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.303      ;
; -5.311 ; mux3ent8bits:extSinal|saida[4]                                                                         ; PC:pc|regis[6]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.135     ; 5.212      ;
; -5.304 ; mux3ent8bits:extSinal|saida[2]                                                                         ; PC:pc|regis[4]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.135     ; 5.205      ;
; -5.301 ; mux3ent8bits:extSinal|saida[3]                                                                         ; PC:pc|regis[5]         ; CTRL:controle|ExtensorSinal[0]~reg0 ; clk         ; 1.000        ; -1.112     ; 5.225      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][4] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][5] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][6] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][7] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][1] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][2] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][0] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
; -5.295 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][3] ; clk                                 ; clk         ; 1.000        ; -0.055     ; 6.276      ;
+--------+--------------------------------------------------------------------------------------------------------+------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CTRL:controle|ExtensorSinal[0]~reg0'                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.507 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.460      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.351 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.059      ; 4.463      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.271 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.082      ; 4.408      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.238 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.020      ; 4.305      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -3.122 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.884      ; 4.143      ;
; -0.896 ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.377      ; 1.328      ;
; 2.202  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.500        ; 3.819      ; 1.238      ;
; 2.355  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.500        ; 3.796      ; 1.244      ;
; 2.702  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 3.819      ; 1.238      ;
; 2.855  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 3.796      ; 1.244      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CTRL:controle|RegOrdem1[0]~reg0'                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.184 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.433      ; 4.310      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -3.108 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 1.438      ; 4.448      ;
; -1.473 ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.732      ; 1.898      ;
; -1.237 ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.737      ; 1.876      ;
; 2.236  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.500        ; 4.170      ; 1.377      ;
; 2.382  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.500        ; 4.175      ; 1.445      ;
; 2.736  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 4.170      ; 1.377      ;
; 2.882  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 4.175      ; 1.445      ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CTRL:controle|RegOrdem1[0]~reg0'                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.043 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 4.170      ; 1.377      ;
; -2.980 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 4.175      ; 1.445      ;
; -2.543 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; -0.500       ; 4.170      ; 1.377      ;
; -2.480 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; -0.500       ; 4.175      ; 1.445      ;
; 1.139  ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.737      ; 1.876      ;
; 1.166  ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.732      ; 1.898      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.745  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.433      ; 4.178      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
; 2.751  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 1.438      ; 4.189      ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CTRL:controle|ExtensorSinal[0]~reg0'                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -2.831 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 3.819      ; 1.238      ;
; -2.802 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 3.796      ; 1.244      ;
; -2.331 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; -0.500       ; 3.819      ; 1.238      ;
; -2.302 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; -0.500       ; 3.796      ; 1.244      ;
; 0.951  ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.377      ; 1.328      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.259  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.884      ; 4.143      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.285  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.020      ; 4.305      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.326  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.408      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.378  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.082      ; 4.460      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
; 3.404  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.059      ; 4.463      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                             ;
+-------+-----------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.788 ; bancoDeReg:br|RF[1][3]      ; bancoDeReg:br|Dado1[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.915 ; bancoDeReg:br|RF[1][5]      ; bancoDeReg:br|Dado1[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.181      ;
; 0.970 ; memoDados:md|RF~41          ; memoDados:md|dadoLido[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.247      ;
; 0.971 ; memoDados:md|RF~63          ; memoDados:md|dadoLido[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.248      ;
; 1.043 ; memoDados:md|RF~61          ; memoDados:md|dadoLido[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.320      ;
; 1.059 ; bancoDeReg:br|SBEQ[0]       ; PC:pc|regis[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.325      ;
; 1.062 ; bancoDeReg:br|SBEQ[2]       ; PC:pc|regis[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.328      ;
; 1.064 ; bancoDeReg:br|RF[3][4]      ; bancoDeReg:br|Dado1[4]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.319      ;
; 1.065 ; memoDados:md|RF~59          ; memoDados:md|dadoLido[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.342      ;
; 1.067 ; bancoDeReg:br|SBEQ[6]       ; PC:pc|regis[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.333      ;
; 1.074 ; bancoDeReg:br|SBEQ[1]       ; PC:pc|regis[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.340      ;
; 1.096 ; memoDados:md|RF~40          ; memoDados:md|dadoLido[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.373      ;
; 1.100 ; memoDados:md|RF~60          ; memoDados:md|dadoLido[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.377      ;
; 1.101 ; memoDados:md|RF~62          ; memoDados:md|dadoLido[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.378      ;
; 1.105 ; memoDados:md|RF~57          ; memoDados:md|dadoLido[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.382      ;
; 1.107 ; memoDados:md|RF~42          ; memoDados:md|dadoLido[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.384      ;
; 1.134 ; bancoDeReg:br|RF[2][5]      ; bancoDeReg:br|Dado2[5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.389      ;
; 1.157 ; memoDados:md|dadoLido[5]    ; bancoDeReg:br|RF[3][5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.423      ;
; 1.169 ; bancoDeReg:br|Dado1[0]      ; memoDados:md|RF~32                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.433      ;
; 1.169 ; bancoDeReg:br|Dado1[0]      ; memoDados:md|RF~48                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.433      ;
; 1.176 ; memoDados:md|dadoLido[6]    ; bancoDeReg:br|RF[3][6]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.182 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~63                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.188 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~54                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.452      ;
; 1.191 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~38                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.455      ;
; 1.198 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~34                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.462      ;
; 1.198 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~39                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.462      ;
; 1.199 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~50                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.463      ;
; 1.199 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~55                                                                                     ; clk          ; clk         ; 0.000        ; -0.002     ; 1.463      ;
; 1.210 ; PC:pc|regis[7]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.497      ;
; 1.211 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][6]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.476      ;
; 1.213 ; bancoDeReg:br|RF[3][5]      ; bancoDeReg:br|Dado1[5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.468      ;
; 1.213 ; memoDados:md|RF~16          ; memoDados:md|dadoLido[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.477      ;
; 1.215 ; PC:pc|regis[6]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.502      ;
; 1.215 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][0]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.480      ;
; 1.216 ; PC:pc|regis[1]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.503      ;
; 1.216 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.481      ;
; 1.221 ; PC:pc|regis[0]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.508      ;
; 1.221 ; memoDados:md|RF~22          ; memoDados:md|dadoLido[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.485      ;
; 1.223 ; PC:pc|regis[3]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.510      ;
; 1.224 ; bancoDeReg:br|RF[1][1]      ; bancoDeReg:br|Dado1[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.226 ; PC:pc|regis[5]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.513      ;
; 1.236 ; bancoDeReg:br|RF[2][5]      ; bancoDeReg:br|Dado1[5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.491      ;
; 1.245 ; PC:pc|regis[4]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.053      ; 1.532      ;
; 1.253 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~30                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.529      ;
; 1.257 ; memoDados:md|RF~18          ; memoDados:md|dadoLido[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.521      ;
; 1.262 ; memoDados:md|RF~19          ; memoDados:md|dadoLido[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.526      ;
; 1.269 ; bancoDeReg:br|RF[3][2]      ; bancoDeReg:br|Dado2[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.537      ;
; 1.270 ; memoDados:md|RF~20          ; memoDados:md|dadoLido[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.534      ;
; 1.277 ; bancoDeReg:br|RF[3][4]      ; bancoDeReg:br|Dado2[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.545      ;
; 1.277 ; bancoDeReg:br|RF[2][3]      ; bancoDeReg:br|Dado1[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.532      ;
; 1.300 ; memoDados:md|dadoLido[0]    ; bancoDeReg:br|RF[3][0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.566      ;
; 1.301 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[3][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.575      ;
; 1.305 ; memoDados:md|dadoLido[4]    ; bancoDeReg:br|RF[1][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.571      ;
; 1.306 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[3][0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.580      ;
; 1.307 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[3][3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.581      ;
; 1.308 ; memoDados:md|dadoLido[1]    ; bancoDeReg:br|RF[3][1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.574      ;
; 1.310 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[1][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.008      ; 1.584      ;
; 1.316 ; bancoDeReg:br|RF[3][1]      ; bancoDeReg:br|Dado2[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.584      ;
; 1.317 ; bancoDeReg:br|RF[3][1]      ; bancoDeReg:br|Dado1[1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.011     ; 1.572      ;
; 1.335 ; memoDados:md|dadoLido[3]    ; bancoDeReg:br|RF[3][3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.601      ;
; 1.346 ; bancoDeReg:br|RF[2][5]      ; bancoDeReg:br|SBEQ[5]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; memoDados:md|dadoLido[2]    ; bancoDeReg:br|RF[3][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.612      ;
; 1.357 ; bancoDeReg:br|SBEQ[7]       ; PC:pc|regis[7]                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 1.622      ;
; 1.357 ; bancoDeReg:br|RF[0][2]      ; bancoDeReg:br|Dado2[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.011      ; 1.634      ;
; 1.358 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.623      ;
; 1.358 ; bancoDeReg:br|RF[2][7]      ; bancoDeReg:br|SBEQ[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 1.637      ;
; 1.360 ; bancoDeReg:br|RF[2][0]      ; bancoDeReg:br|SBEQ[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.002      ; 1.628      ;
; 1.366 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.631      ;
; 1.376 ; memoDados:md|RF~17          ; memoDados:md|dadoLido[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.640      ;
; 1.376 ; memoDados:md|RF~23          ; memoDados:md|dadoLido[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.640      ;
; 1.377 ; bancoDeReg:br|RF[0][0]      ; bancoDeReg:br|Dado2[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.644      ;
; 1.379 ; bancoDeReg:br|RF[0][0]      ; bancoDeReg:br|Dado1[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.646      ;
; 1.392 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~46                                                                                     ; clk          ; clk         ; 0.000        ; 0.008      ; 1.666      ;
; 1.392 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~23                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.668      ;
; 1.396 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~31                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.672      ;
; 1.402 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~18                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.678      ;
; 1.402 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~26                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.678      ;
; 1.403 ; memoDados:md|RF~21          ; memoDados:md|dadoLido[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.002     ; 1.667      ;
; 1.406 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~6                                                                                      ; clk          ; clk         ; 0.000        ; 0.010      ; 1.682      ;
; 1.409 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~14                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.685      ;
; 1.409 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~22                                                                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 1.685      ;
; 1.410 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~62                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 1.673      ;
; 1.415 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~7                                                                                      ; clk          ; clk         ; 0.000        ; 0.010      ; 1.691      ;
; 1.416 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~15                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 1.681      ;
; 1.420 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~58                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 1.683      ;
; 1.423 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~42                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 1.686      ;
; 1.430 ; bancoDeReg:br|Dado1[1]      ; memoDados:md|RF~17                                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.709      ;
; 1.434 ; bancoDeReg:br|Dado1[1]      ; memoDados:md|RF~25                                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 1.713      ;
; 1.442 ; bancoDeReg:br|SBEQ[0]       ; PC:pc|regis[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.708      ;
; 1.443 ; bancoDeReg:br|RF[1][2]      ; bancoDeReg:br|Dado1[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.008     ; 1.701      ;
; 1.444 ; memoDados:md|RF~45          ; memoDados:md|dadoLido[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.011      ; 1.721      ;
; 1.445 ; bancoDeReg:br|SBEQ[2]       ; PC:pc|regis[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.711      ;
; 1.447 ; bancoDeReg:br|Dado1[3]      ; memoDados:md|RF~51                                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.714      ;
; 1.448 ; bancoDeReg:br|Dado1[3]      ; memoDados:md|RF~35                                                                                     ; clk          ; clk         ; 0.000        ; 0.001      ; 1.715      ;
; 1.450 ; bancoDeReg:br|SBEQ[6]       ; PC:pc|regis[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.716      ;
; 1.451 ; CTRL:controle|Reset         ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.741      ;
; 1.451 ; CTRL:controle|Reset         ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.741      ;
; 1.451 ; CTRL:controle|Reset         ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.741      ;
; 1.451 ; CTRL:controle|Reset         ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.741      ;
; 1.451 ; CTRL:controle|Reset         ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.056      ; 1.741      ;
+-------+-----------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|Branch~reg0                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|Branch~reg0                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|CtrlUla~reg0                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|CtrlUla~reg0                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|EscReg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|EscReg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|MemRead                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|MemRead                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|MemWrite                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|MemWrite                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|PCouSalto                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|PCouSalto                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegFonte~reg0                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegFonte~reg0                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem2~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem2~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem3[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem3[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem3[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem3[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|Reset                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|Reset                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|SaltoGeral                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|SaltoGeral                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|UlaFonte1~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|UlaFonte1~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|UlaFonte2[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|UlaFonte2[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[0]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[0]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[1]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[1]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[2]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[2]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[3]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[3]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[4]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[4]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[5]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[5]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[6]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[6]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[7]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[7]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[7]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[7]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[7]                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CTRL:controle|ExtensorSinal[0]~reg0'                                                                               ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; controle|ExtensorSinal[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; controle|ExtensorSinal[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; extSinal|Mux8~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; extSinal|Mux8~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[4]        ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CTRL:controle|RegOrdem1[0]~reg0'                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; controle|RegOrdem1[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; controle|RegOrdem1[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; m2b3e|Mux2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; m2b3e|Mux2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[1]  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SBEQ[*]   ; clk        ; 7.048 ; 7.048 ; Rise       ; clk             ;
;  SBEQ[0]  ; clk        ; 7.006 ; 7.006 ; Rise       ; clk             ;
;  SBEQ[1]  ; clk        ; 6.972 ; 6.972 ; Rise       ; clk             ;
;  SBEQ[2]  ; clk        ; 7.003 ; 7.003 ; Rise       ; clk             ;
;  SBEQ[3]  ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  SBEQ[4]  ; clk        ; 7.048 ; 7.048 ; Rise       ; clk             ;
;  SBEQ[5]  ; clk        ; 6.753 ; 6.753 ; Rise       ; clk             ;
;  SBEQ[6]  ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  SBEQ[7]  ; clk        ; 6.998 ; 6.998 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SBEQ[*]   ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  SBEQ[0]  ; clk        ; 7.006 ; 7.006 ; Rise       ; clk             ;
;  SBEQ[1]  ; clk        ; 6.972 ; 6.972 ; Rise       ; clk             ;
;  SBEQ[2]  ; clk        ; 7.003 ; 7.003 ; Rise       ; clk             ;
;  SBEQ[3]  ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  SBEQ[4]  ; clk        ; 7.048 ; 7.048 ; Rise       ; clk             ;
;  SBEQ[5]  ; clk        ; 6.753 ; 6.753 ; Rise       ; clk             ;
;  SBEQ[6]  ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  SBEQ[7]  ; clk        ; 6.998 ; 6.998 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -2.518 ; -230.983      ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; -1.794 ; -8.503        ;
; CTRL:controle|RegOrdem1[0]~reg0     ; -1.591 ; -3.144        ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; CTRL:controle|RegOrdem1[0]~reg0     ; -1.717 ; -3.406        ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; -1.537 ; -3.061        ;
; clk                                 ; 0.381  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk                                 ; -1.423 ; -178.148      ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.500  ; 0.000         ;
; CTRL:controle|RegOrdem1[0]~reg0     ; 0.500  ; 0.000         ;
+-------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                        ;
+--------+--------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][1] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.518 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[3][7] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.491      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[1][2] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[1][4] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.501 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[1][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.474      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][5] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; bancoDeReg:br|RF[2][6] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; bancoDeReg:br|RF[2][0] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
; -2.497 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; bancoDeReg:br|RF[2][3] ; clk          ; clk         ; 1.000        ; -0.059     ; 3.470      ;
+--------+--------------------------------------------------------------------------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CTRL:controle|ExtensorSinal[0]~reg0'                                                                                                                                                                                                               ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.794 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.277      ; 2.599      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.724 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.266      ; 2.600      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.683 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.244      ; 2.534      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.677 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.278      ; 2.566      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; -1.625 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.188      ; 2.458      ;
; 0.115  ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 0.138      ; 0.634      ;
; 1.565  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.500        ; 1.995      ; 0.599      ;
; 1.634  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.500        ; 1.984      ; 0.601      ;
; 2.065  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.995      ; 0.599      ;
; 2.134  ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 1.000        ; 1.984      ; 0.601      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CTRL:controle|RegOrdem1[0]~reg0'                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.591 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.491      ; 2.516      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -1.553 ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.495      ; 2.578      ;
; -0.071 ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.359      ; 0.864      ;
; 0.028  ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 0.363      ; 0.865      ;
; 1.651  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.500        ; 2.209      ; 0.633      ;
; 1.719  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.500        ; 2.213      ; 0.665      ;
; 2.151  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 2.209      ; 0.633      ;
; 2.219  ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 1.000        ; 2.213      ; 0.665      ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CTRL:controle|RegOrdem1[0]~reg0'                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                          ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.717 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 2.209      ; 0.633      ;
; -1.689 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 2.213      ; 0.665      ;
; -1.217 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; -0.500       ; 2.209      ; 0.633      ;
; -1.189 ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; CTRL:controle|RegOrdem1[0]~reg0 ; CTRL:controle|RegOrdem1[0]~reg0 ; -0.500       ; 2.213      ; 0.665      ;
; 0.502  ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.363      ; 0.865      ;
; 0.505  ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.359      ; 0.864      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.972  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[0] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.491      ; 2.463      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
; 1.973  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux2bits3entradas:m2b3e|saida[1] ; clk                             ; CTRL:controle|RegOrdem1[0]~reg0 ; 0.000        ; 0.495      ; 2.468      ;
+--------+--------------------------------------------------------------------------------------------------------+----------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CTRL:controle|ExtensorSinal[0]~reg0'                                                                                                                                                                                                                ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                              ; To Node                        ; Launch Clock                        ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+
; -1.537 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.995      ; 0.599      ;
; -1.524 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 1.984      ; 0.601      ;
; -1.037 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[4] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; -0.500       ; 1.995      ; 0.599      ;
; -1.024 ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ; mux3ent8bits:extSinal|saida[3] ; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; -0.500       ; 1.984      ; 0.601      ;
; 0.496  ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.138      ; 0.634      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.270  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[0] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.188      ; 2.458      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.288  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[2] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.278      ; 2.566      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.290  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[1] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.244      ; 2.534      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.322  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[4] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.277      ; 2.599      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
; 2.334  ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; mux3ent8bits:extSinal|saida[3] ; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 0.000        ; 0.266      ; 2.600      ;
+--------+--------------------------------------------------------------------------------------------------------+--------------------------------+-------------------------------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                             ;
+-------+-----------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                                                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.381 ; bancoDeReg:br|RF[1][3]      ; bancoDeReg:br|Dado1[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.430 ; bancoDeReg:br|RF[1][5]      ; bancoDeReg:br|Dado1[5]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.582      ;
; 0.452 ; memoDados:md|RF~41          ; memoDados:md|dadoLido[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.618      ;
; 0.453 ; memoDados:md|RF~63          ; memoDados:md|dadoLido[7]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.619      ;
; 0.480 ; memoDados:md|RF~57          ; memoDados:md|dadoLido[1]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.646      ;
; 0.487 ; bancoDeReg:br|RF[3][4]      ; bancoDeReg:br|Dado1[4]                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.625      ;
; 0.496 ; memoDados:md|RF~59          ; memoDados:md|dadoLido[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.662      ;
; 0.496 ; memoDados:md|RF~61          ; memoDados:md|dadoLido[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.662      ;
; 0.498 ; bancoDeReg:br|SBEQ[2]       ; PC:pc|regis[2]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; bancoDeReg:br|SBEQ[0]       ; PC:pc|regis[0]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.651      ;
; 0.501 ; memoDados:md|RF~40          ; memoDados:md|dadoLido[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.667      ;
; 0.502 ; bancoDeReg:br|SBEQ[6]       ; PC:pc|regis[6]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; memoDados:md|RF~60          ; memoDados:md|dadoLido[4]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.670      ;
; 0.504 ; memoDados:md|RF~62          ; memoDados:md|dadoLido[6]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.670      ;
; 0.506 ; memoDados:md|RF~42          ; memoDados:md|dadoLido[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.672      ;
; 0.508 ; bancoDeReg:br|SBEQ[1]       ; PC:pc|regis[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.521 ; bancoDeReg:br|RF[2][5]      ; bancoDeReg:br|Dado2[5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.659      ;
; 0.524 ; PC:pc|regis[7]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.721      ;
; 0.526 ; PC:pc|regis[6]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.723      ;
; 0.532 ; bancoDeReg:br|RF[1][1]      ; bancoDeReg:br|Dado1[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; memoDados:md|dadoLido[5]    ; bancoDeReg:br|RF[3][5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.683      ;
; 0.535 ; PC:pc|regis[1]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.732      ;
; 0.537 ; PC:pc|regis[0]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.734      ;
; 0.538 ; PC:pc|regis[3]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.735      ;
; 0.541 ; PC:pc|regis[5]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.738      ;
; 0.544 ; memoDados:md|dadoLido[6]    ; bancoDeReg:br|RF[3][6]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.695      ;
; 0.550 ; PC:pc|regis[4]              ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ; clk          ; clk         ; 0.000        ; 0.059      ; 0.747      ;
; 0.556 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][6]                                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.705      ;
; 0.558 ; bancoDeReg:br|RF[3][5]      ; bancoDeReg:br|Dado1[5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.696      ;
; 0.559 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][0]                                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.708      ;
; 0.560 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.709      ;
; 0.565 ; bancoDeReg:br|Dado1[0]      ; memoDados:md|RF~32                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.716      ;
; 0.565 ; bancoDeReg:br|Dado1[0]      ; memoDados:md|RF~48                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.716      ;
; 0.566 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~30                                                                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 0.730      ;
; 0.566 ; bancoDeReg:br|RF[2][5]      ; bancoDeReg:br|Dado1[5]                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.704      ;
; 0.567 ; memoDados:md|RF~16          ; memoDados:md|dadoLido[0]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.718      ;
; 0.568 ; bancoDeReg:br|RF[3][2]      ; bancoDeReg:br|Dado2[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.722      ;
; 0.573 ; bancoDeReg:br|RF[3][4]      ; bancoDeReg:br|Dado2[4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.727      ;
; 0.574 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~54                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.725      ;
; 0.574 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~63                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 0.723      ;
; 0.577 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~38                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.728      ;
; 0.580 ; memoDados:md|RF~22          ; memoDados:md|dadoLido[6]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.731      ;
; 0.581 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~50                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.732      ;
; 0.581 ; bancoDeReg:br|RF[2][3]      ; bancoDeReg:br|Dado1[3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.719      ;
; 0.582 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~34                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.733      ;
; 0.584 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~39                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.735      ;
; 0.585 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~55                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.736      ;
; 0.587 ; memoDados:md|RF~18          ; memoDados:md|dadoLido[2]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.738      ;
; 0.590 ; memoDados:md|RF~19          ; memoDados:md|dadoLido[3]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.741      ;
; 0.595 ; memoDados:md|RF~20          ; memoDados:md|dadoLido[4]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.746      ;
; 0.596 ; bancoDeReg:br|RF[0][2]      ; bancoDeReg:br|Dado2[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.762      ;
; 0.598 ; bancoDeReg:br|RF[3][1]      ; bancoDeReg:br|Dado2[1]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.752      ;
; 0.599 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[3][2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.760      ;
; 0.599 ; memoDados:md|dadoLido[0]    ; bancoDeReg:br|RF[3][0]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.750      ;
; 0.600 ; memoDados:md|dadoLido[4]    ; bancoDeReg:br|RF[1][4]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.751      ;
; 0.603 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[3][3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.764      ;
; 0.603 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[3][0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.764      ;
; 0.604 ; memoDados:md|dadoLido[1]    ; bancoDeReg:br|RF[3][1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.755      ;
; 0.606 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[1][4]                                                                                 ; clk          ; clk         ; 0.000        ; 0.009      ; 0.767      ;
; 0.608 ; bancoDeReg:br|RF[0][0]      ; bancoDeReg:br|Dado2[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.762      ;
; 0.608 ; bancoDeReg:br|RF[3][1]      ; bancoDeReg:br|Dado1[1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.014     ; 0.746      ;
; 0.610 ; bancoDeReg:br|RF[0][0]      ; bancoDeReg:br|Dado1[0]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.764      ;
; 0.610 ; memoDados:md|dadoLido[3]    ; bancoDeReg:br|RF[3][3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.611 ; bancoDeReg:br|SBEQ[7]       ; PC:pc|regis[7]                                                                                         ; clk          ; clk         ; 0.000        ; -0.001     ; 0.762      ;
; 0.618 ; memoDados:md|dadoLido[2]    ; bancoDeReg:br|RF[3][2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.001     ; 0.769      ;
; 0.631 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][1]                                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.780      ;
; 0.634 ; bancoDeReg:br|SBEQ[0]       ; PC:pc|regis[1]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.635 ; memoDados:md|RF~17          ; memoDados:md|dadoLido[1]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.786      ;
; 0.635 ; memoDados:md|RF~23          ; memoDados:md|dadoLido[7]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.786      ;
; 0.636 ; bancoDeReg:br|SBEQ[2]       ; PC:pc|regis[3]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; memoDados:md|RF~45          ; memoDados:md|dadoLido[5]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.803      ;
; 0.640 ; bancoDeReg:br|SBEQ[6]       ; PC:pc|regis[7]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.641 ; CTRL:controle|RegFonte~reg0 ; bancoDeReg:br|RF[0][3]                                                                                 ; clk          ; clk         ; 0.000        ; -0.003     ; 0.790      ;
; 0.641 ; memoDados:md|RF~43          ; memoDados:md|dadoLido[3]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.807      ;
; 0.642 ; memoDados:md|RF~56          ; memoDados:md|dadoLido[0]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.808      ;
; 0.644 ; bancoDeReg:br|RF[2][5]      ; bancoDeReg:br|SBEQ[5]                                                                                  ; clk          ; clk         ; 0.000        ; -0.002     ; 0.794      ;
; 0.648 ; bancoDeReg:br|RF[0][3]      ; bancoDeReg:br|Dado2[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.014      ; 0.814      ;
; 0.649 ; memoDados:md|RF~21          ; memoDados:md|dadoLido[5]                                                                               ; clk          ; clk         ; 0.000        ; -0.001     ; 0.800      ;
; 0.651 ; bancoDeReg:br|RF[2][7]      ; bancoDeReg:br|SBEQ[7]                                                                                  ; clk          ; clk         ; 0.000        ; 0.013      ; 0.816      ;
; 0.651 ; memoDados:md|RF~58          ; memoDados:md|dadoLido[2]                                                                               ; clk          ; clk         ; 0.000        ; 0.014      ; 0.817      ;
; 0.653 ; bancoDeReg:br|RF[2][0]      ; bancoDeReg:br|SBEQ[0]                                                                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.654 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~23                                                                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 0.818      ;
; 0.657 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~18                                                                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 0.821      ;
; 0.657 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~26                                                                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 0.821      ;
; 0.658 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~46                                                                                     ; clk          ; clk         ; 0.000        ; 0.011      ; 0.821      ;
; 0.659 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~6                                                                                      ; clk          ; clk         ; 0.000        ; 0.013      ; 0.824      ;
; 0.659 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~31                                                                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 0.823      ;
; 0.661 ; bancoDeReg:br|RF[1][2]      ; bancoDeReg:br|Dado1[2]                                                                                 ; clk          ; clk         ; 0.000        ; -0.010     ; 0.803      ;
; 0.661 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~22                                                                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 0.825      ;
; 0.663 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~14                                                                                     ; clk          ; clk         ; 0.000        ; 0.013      ; 0.828      ;
; 0.667 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~7                                                                                      ; clk          ; clk         ; 0.000        ; 0.013      ; 0.832      ;
; 0.671 ; bancoDeReg:br|Dado1[6]      ; memoDados:md|RF~62                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 0.820      ;
; 0.671 ; bancoDeReg:br|SBEQ[2]       ; PC:pc|regis[4]                                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.673 ; bancoDeReg:br|Dado1[7]      ; memoDados:md|RF~15                                                                                     ; clk          ; clk         ; 0.000        ; -0.001     ; 0.824      ;
; 0.677 ; bancoDeReg:br|RF[2][3]      ; bancoDeReg:br|Dado2[3]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.831      ;
; 0.682 ; bancoDeReg:br|Dado1[1]      ; memoDados:md|RF~17                                                                                     ; clk          ; clk         ; 0.000        ; 0.016      ; 0.850      ;
; 0.682 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~58                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 0.831      ;
; 0.684 ; bancoDeReg:br|Dado1[2]      ; memoDados:md|RF~42                                                                                     ; clk          ; clk         ; 0.000        ; -0.003     ; 0.833      ;
; 0.685 ; bancoDeReg:br|Dado1[1]      ; memoDados:md|RF~25                                                                                     ; clk          ; clk         ; 0.000        ; 0.016      ; 0.853      ;
; 0.685 ; bancoDeReg:br|RF[1][2]      ; bancoDeReg:br|Dado2[2]                                                                                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.839      ;
+-------+-----------------------------+--------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg6 ;
; -1.423 ; 0.500        ; 1.923          ; High Pulse Width ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.423 ; 0.500        ; 1.923          ; Low Pulse Width  ; clk   ; Rise       ; memoInst:memoi|altsyncram:WideOr3_rtl_0|altsyncram_u311:auto_generated|ram_block1a0~porta_address_reg7 ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|Branch~reg0                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|Branch~reg0                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|CtrlUla~reg0                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|CtrlUla~reg0                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|EscReg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|EscReg                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|ExtensorSinal[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|MemRead                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|MemRead                                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|MemWrite                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|MemWrite                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|PCouSalto                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|PCouSalto                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegFonte~reg0                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegFonte~reg0                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem1[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem1[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem2~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem2~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem3[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem3[0]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|RegOrdem3[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|RegOrdem3[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|Reset                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|Reset                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|SaltoGeral                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|SaltoGeral                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|UlaFonte1~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|UlaFonte1~reg0                                                                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; CTRL:controle|UlaFonte2[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; CTRL:controle|UlaFonte2[1]~reg0                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[0]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[0]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[1]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[1]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[2]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[2]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[3]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[3]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[4]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[4]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[5]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[5]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[6]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[6]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:pc|regis[7]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:pc|regis[7]                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado1[7]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado1[7]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[0]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[1]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[2]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[3]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[4]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[5]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bancoDeReg:br|Dado2[6]                                                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bancoDeReg:br|Dado2[7]                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CTRL:controle|ExtensorSinal[0]~reg0'                                                                               ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; controle|ExtensorSinal[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; controle|ExtensorSinal[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|inclk[0]       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0clkctrl|outclk         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|Mux8~0|combout               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; extSinal|Mux8~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; extSinal|Mux8~0|datac                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[1]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[2]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[3]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Fall       ; extSinal|saida[4]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[0]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[0]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[1]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[1]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[2]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[2]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[3]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[3]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[4]        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|ExtensorSinal[0]~reg0 ; Rise       ; mux3ent8bits:extSinal|saida[4]        ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+---------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CTRL:controle|RegOrdem1[0]~reg0'                                                                           ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; controle|RegOrdem1[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; controle|RegOrdem1[0]~reg0|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|Mux2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; m2b3e|Mux2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; m2b3e|Mux2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[0]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Fall       ; m2b3e|saida[1]|datab              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; CTRL:controle|RegOrdem1[0]~reg0 ; Rise       ; mux2bits3entradas:m2b3e|saida[1]  ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SBEQ[*]   ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  SBEQ[0]  ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  SBEQ[1]  ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  SBEQ[2]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  SBEQ[3]  ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  SBEQ[4]  ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  SBEQ[5]  ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
;  SBEQ[6]  ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  SBEQ[7]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SBEQ[*]   ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  SBEQ[0]  ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  SBEQ[1]  ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  SBEQ[2]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  SBEQ[3]  ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  SBEQ[4]  ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  SBEQ[5]  ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
;  SBEQ[6]  ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  SBEQ[7]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                  ;
+--------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                                ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                     ; -5.517   ; -3.043  ; N/A      ; N/A     ; -1.423              ;
;  CTRL:controle|ExtensorSinal[0]~reg0 ; -3.507   ; -2.831  ; N/A      ; N/A     ; 0.500               ;
;  CTRL:controle|RegOrdem1[0]~reg0     ; -3.184   ; -3.043  ; N/A      ; N/A     ; 0.500               ;
;  clk                                 ; -5.517   ; 0.381   ; N/A      ; N/A     ; -1.423              ;
; Design-wide TNS                      ; -679.333 ; -11.656 ; 0.0      ; 0.0     ; -178.148            ;
;  CTRL:controle|ExtensorSinal[0]~reg0 ; -16.489  ; -5.633  ; N/A      ; N/A     ; 0.000               ;
;  CTRL:controle|RegOrdem1[0]~reg0     ; -6.292   ; -6.023  ; N/A      ; N/A     ; 0.000               ;
;  clk                                 ; -656.552 ; 0.000   ; N/A      ; N/A     ; -178.148            ;
+--------------------------------------+----------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SBEQ[*]   ; clk        ; 7.048 ; 7.048 ; Rise       ; clk             ;
;  SBEQ[0]  ; clk        ; 7.006 ; 7.006 ; Rise       ; clk             ;
;  SBEQ[1]  ; clk        ; 6.972 ; 6.972 ; Rise       ; clk             ;
;  SBEQ[2]  ; clk        ; 7.003 ; 7.003 ; Rise       ; clk             ;
;  SBEQ[3]  ; clk        ; 7.030 ; 7.030 ; Rise       ; clk             ;
;  SBEQ[4]  ; clk        ; 7.048 ; 7.048 ; Rise       ; clk             ;
;  SBEQ[5]  ; clk        ; 6.753 ; 6.753 ; Rise       ; clk             ;
;  SBEQ[6]  ; clk        ; 6.689 ; 6.689 ; Rise       ; clk             ;
;  SBEQ[7]  ; clk        ; 6.998 ; 6.998 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SBEQ[*]   ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  SBEQ[0]  ; clk        ; 3.878 ; 3.878 ; Rise       ; clk             ;
;  SBEQ[1]  ; clk        ; 3.859 ; 3.859 ; Rise       ; clk             ;
;  SBEQ[2]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
;  SBEQ[3]  ; clk        ; 3.904 ; 3.904 ; Rise       ; clk             ;
;  SBEQ[4]  ; clk        ; 3.906 ; 3.906 ; Rise       ; clk             ;
;  SBEQ[5]  ; clk        ; 3.777 ; 3.777 ; Rise       ; clk             ;
;  SBEQ[6]  ; clk        ; 3.739 ; 3.739 ; Rise       ; clk             ;
;  SBEQ[7]  ; clk        ; 3.882 ; 3.882 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 12052    ; 0        ; 0        ; 0        ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; clk                                 ; 1710     ; 0        ; 0        ; 0        ;
; CTRL:controle|RegOrdem1[0]~reg0     ; clk                                 ; 24       ; 0        ; 0        ; 0        ;
; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 41       ; 0        ; 0        ; 0        ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 2        ; 2        ; 0        ; 0        ;
; clk                                 ; CTRL:controle|RegOrdem1[0]~reg0     ; 34       ; 0        ; 0        ; 0        ;
; CTRL:controle|RegOrdem1[0]~reg0     ; CTRL:controle|RegOrdem1[0]~reg0     ; 2        ; 2        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk                                 ; clk                                 ; 12052    ; 0        ; 0        ; 0        ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; clk                                 ; 1710     ; 0        ; 0        ; 0        ;
; CTRL:controle|RegOrdem1[0]~reg0     ; clk                                 ; 24       ; 0        ; 0        ; 0        ;
; clk                                 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 41       ; 0        ; 0        ; 0        ;
; CTRL:controle|ExtensorSinal[0]~reg0 ; CTRL:controle|ExtensorSinal[0]~reg0 ; 2        ; 2        ; 0        ; 0        ;
; clk                                 ; CTRL:controle|RegOrdem1[0]~reg0     ; 34       ; 0        ; 0        ; 0        ;
; CTRL:controle|RegOrdem1[0]~reg0     ; CTRL:controle|RegOrdem1[0]~reg0     ; 2        ; 2        ; 0        ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 12 00:59:51 2022
Info: Command: quartus_sta processador -c processador
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 7 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'processador.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name CTRL:controle|RegOrdem1[0]~reg0 CTRL:controle|RegOrdem1[0]~reg0
    Info (332105): create_clock -period 1.000 -name CTRL:controle|ExtensorSinal[0]~reg0 CTRL:controle|ExtensorSinal[0]~reg0
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.517
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.517      -656.552 clk 
    Info (332119):    -3.507       -16.489 CTRL:controle|ExtensorSinal[0]~reg0 
    Info (332119):    -3.184        -6.292 CTRL:controle|RegOrdem1[0]~reg0 
Info (332146): Worst-case hold slack is -3.043
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.043        -6.023 CTRL:controle|RegOrdem1[0]~reg0 
    Info (332119):    -2.831        -5.633 CTRL:controle|ExtensorSinal[0]~reg0 
    Info (332119):     0.788         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -178.148 clk 
    Info (332119):     0.500         0.000 CTRL:controle|ExtensorSinal[0]~reg0 
    Info (332119):     0.500         0.000 CTRL:controle|RegOrdem1[0]~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.518
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.518      -230.983 clk 
    Info (332119):    -1.794        -8.503 CTRL:controle|ExtensorSinal[0]~reg0 
    Info (332119):    -1.591        -3.144 CTRL:controle|RegOrdem1[0]~reg0 
Info (332146): Worst-case hold slack is -1.717
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.717        -3.406 CTRL:controle|RegOrdem1[0]~reg0 
    Info (332119):    -1.537        -3.061 CTRL:controle|ExtensorSinal[0]~reg0 
    Info (332119):     0.381         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.423
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.423      -178.148 clk 
    Info (332119):     0.500         0.000 CTRL:controle|ExtensorSinal[0]~reg0 
    Info (332119):     0.500         0.000 CTRL:controle|RegOrdem1[0]~reg0 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4539 megabytes
    Info: Processing ended: Mon Dec 12 00:59:52 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


