# 🪛 3.3 配線技術の進化と多層配線構造  
# 🪛 3.3 Interconnect Technology Evolution and Multilevel Wiring

---

## 🧭 概要｜Overview

本節では、CMOSスケーリングを支えた**配線材料・構造の進化**に焦点を当て、  
特に以下の技術要素を中心に整理します：

- **Al → Cuへの材料進化**
- **Wプラグ・Ti/TiNバリア層の導入**
- **多層配線化（M1〜M6）と設計制約**
- **RC遅延とLow-k材料の導入**
- **CMP（Chemical Mechanical Polishing）の役割**

> This section focuses on interconnect innovations that supported CMOS scaling,  
> including Al/Cu transition, W plugs, barrier layers, multilevel routing, RC delay, and CMP.

---

## 📏 各世代の配線プロセス比較｜Interconnect Process by Node

| ノード / Node | 材料 / Metal | プラグ / Plug | バリア / Barrier | CMP | 備考 / Notes |
|---------------|--------------|----------------|------------------|-----|--------------|
| 0.5µm         | Al           | なし            | なし              | ×   | 6インチ, LOCOS, SOG層あり |
| 0.35µm        | Al           | Wプラグ導入     | Ti（スパッタ）    | △   | HDP酸化膜との併用開始 |
| 0.25µm        | Al-Cu        | Wプラグ主流     | Ti/TiN（IMP）     | ○   | STI採用, CMP普及開始 |
| 0.18µm        | Al-Cu        | Wプラグ         | Ti/TiN            | ○   | 高AR対応のIMP/リニア導入 |
| 0.13µm        | Cu           | ダマシン構造     | Ta/TaN（ライナ）   | ◎   | デュアルダマシン開始 |
| 90nm          | Cu           | ダマシン構造     | Ta/TaN            | ◎   | Low-k絶縁膜本格導入 |

> ※ Wプラグ = タングステンプラグ（Tungsten Plug）  
> ※ IMP = イオン化メタルプラズマスパッタ（高アスペクト比対応）

---

## ⚙️ AlからCuへの配線材料の変遷｜Metal Transition: Al → Cu

### ▶ Alの特徴と限界｜Aluminum and Its Limitations

- **加工性・接合性に優れる**が、EM（エレクトロマイグレーション）に弱い  
- 高密度配線では、**抵抗上昇・寿命低下**が問題に

> Al is easy to process but suffers from **EM degradation**, limiting reliability at scaled nodes.

---

### ▶ Al-Cu合金の導入｜Al-Cu Alloy Adoption

- Cuを微量添加（~0.5wt%）して、**EM耐性を改善**  
- プロセス互換性が高く、Wプラグとも組み合わせやすい  
- Ti/TiNバリアを追加して拡散防止

> Al-Cu alloy improved EM resistance and was compatible with **W plugs and barrier stack** processes.

---

### ▶ Cu配線とダマシン｜Cu and Damascene Process

- 0.13µm以降、**Cu配線＋デュアルダマシン構造**が主流  
- Ta/TaNで拡散防止 → Cuエッチング困難 → **埋込・CMP方式へ移行**

> Cu requires **diffusion barriers** and **inlaid damascene patterning** due to its poor etchability.

---

## 🔩 Wプラグとバリア層の役割｜W Plugs and Barrier Films

### ▶ Wプラグ：高ARの穴埋め技術

- 接続孔（コンタクトホール）のARが高くなるにつれ、**スパッタAlでは埋まらない**  
- → **Wプラグ**：CVD-W + CMPにより下層接続を実現  
- 下地に**Ti/TiN**バリア（スパッタ or IMP）

> W plug fills high-aspect contact holes with **conformal deposition** and provides robust interconnects.

---

### ▶ バリア：金属拡散の抑制

- Al/Cu/WなどがSiや酸化膜へ拡散すると、**接合不良・リーク増加**  
- Ti, TiN, Ta, TaNは**拡散バリア＋接着層**として機能  
- 特にCuでは**Ta/TaNライナ（バリア＋シード層）**が必須

> Barrier films prevent **metal diffusion and adhesion failure**,  
> crucial for Cu interconnect integrity.

---

## ⏱️ RC遅延とLow-k材料｜RC Delay and Low-k Dielectrics

- 配線微細化で、**抵抗R↑ × 寄生容量C↑** → RC遅延が主因に  
- 解決策：
  - **多層配線化（例：M1〜M5）**
  - **Low-k材料**（SiO₂ → SiOF, CDO, SiCOHなど）

> RC delay becomes a bottleneck; low-k dielectrics reduce **capacitance** and improve speed.

---

## 🧼 CMP：多層配線を支える平坦化技術

### ▶ CMP（Chemical Mechanical Polishing）

- Cu・W・酸化膜を**選択的に研磨**して表面をフラットに整える  
- STI・Wプラグ・ダマシンに必須

> CMP flattens surfaces by **chemical + mechanical action**, enabling advanced patterning.

---

## 🧠 本節まとめ｜Summary

| 観点 | 要点 |
|------|------|
| Al → Cu | EM耐性・低RC性能向上のため、0.13µm以降Cu化 |
| Wプラグ | 高ARホールをCVD-Wで埋める定番技術 |
| Ti/TiN・Ta/TaN | 拡散防止＋接着性向上。IMPやライナ成膜に重要 |
| Low-k導入 | RC低減、速度向上のため誘電率の低い材料へ移行 |
| CMP | 多層化・精密構造化に欠かせない平坦化技術 |

---

## 📘 次節への接続｜Lead-in to Section 3.4

👉 次節 [**3.4 ばらつきと信頼性の限界**](./3.4_variation_and_reliability.md) では、  
**DIBL、リーク電流、ホットキャリア、NBTI**など、スケーリングに伴う**信頼性問題とばらつき**を解説します。

> Section [3.4](./3.4_variation_and_reliability.md) explores reliability degradation and process variation issues in sub-100nm CMOS.
