TimeQuest Timing Analyzer report for Labfourwtf
Tue Dec 09 23:34:14 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'
 12. Slow Model Setup: 'KEY[1]'
 13. Slow Model Setup: 'CLOCK_50'
 14. Slow Model Setup: 'clk_div:comb_3|clock_1KHz'
 15. Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 16. Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 17. Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 18. Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 19. Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 20. Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 21. Slow Model Hold: 'KEY[1]'
 22. Slow Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'
 23. Slow Model Hold: 'CLOCK_50'
 24. Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 25. Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 26. Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 27. Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 28. Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 29. Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 30. Slow Model Hold: 'clk_div:comb_3|clock_1KHz'
 31. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'
 32. Slow Model Minimum Pulse Width: 'CLOCK_50'
 33. Slow Model Minimum Pulse Width: 'KEY[1]'
 34. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 35. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 36. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 37. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 38. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 39. Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 40. Slow Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Fast Model Setup Summary
 46. Fast Model Hold Summary
 47. Fast Model Recovery Summary
 48. Fast Model Removal Summary
 49. Fast Model Minimum Pulse Width Summary
 50. Fast Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'
 51. Fast Model Setup: 'KEY[1]'
 52. Fast Model Setup: 'CLOCK_50'
 53. Fast Model Setup: 'clk_div:comb_3|clock_1KHz'
 54. Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'
 55. Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'
 56. Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'
 57. Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'
 58. Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'
 59. Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'
 60. Fast Model Hold: 'KEY[1]'
 61. Fast Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'
 62. Fast Model Hold: 'CLOCK_50'
 63. Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'
 64. Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'
 65. Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'
 66. Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'
 67. Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'
 68. Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'
 69. Fast Model Hold: 'clk_div:comb_3|clock_1KHz'
 70. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'
 71. Fast Model Minimum Pulse Width: 'CLOCK_50'
 72. Fast Model Minimum Pulse Width: 'KEY[1]'
 73. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'
 74. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'
 75. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'
 76. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'
 77. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'
 78. Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'
 79. Fast Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'
 80. Setup Times
 81. Hold Times
 82. Clock to Output Times
 83. Minimum Clock to Output Times
 84. Multicorner Timing Analysis Summary
 85. Setup Times
 86. Hold Times
 87. Clock to Output Times
 88. Minimum Clock to Output Times
 89. Setup Transfers
 90. Hold Transfers
 91. Report TCCS
 92. Report RSKM
 93. Unconstrained Paths
 94. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Labfourwtf                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk_div:comb_3|clock_1KHz       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1KHz }       ;
; clk_div:comb_3|clock_1Khz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Khz_reg }   ;
; clk_div:comb_3|clock_1Mhz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_1Mhz_reg }   ;
; clk_div:comb_3|clock_10Hz_reg   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Hz_reg }   ;
; clk_div:comb_3|clock_10Khz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_10Khz_reg }  ;
; clk_div:comb_3|clock_100hz_reg  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100hz_reg }  ;
; clk_div:comb_3|clock_100Khz_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div:comb_3|clock_100Khz_reg } ;
; CLOCK_50                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                        ;
; KEY[1]                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[1] }                          ;
; writeID_EX:comb_42|opcode_ex[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { writeID_EX:comb_42|opcode_ex[0] } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                  ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
; INF MHz    ; 155.67 MHz      ; writeID_EX:comb_42|opcode_ex[0] ; limit due to hold check                               ;
; 87.06 MHz  ; 87.06 MHz       ; KEY[1]                          ;                                                       ;
; 185.77 MHz ; 185.77 MHz      ; CLOCK_50                        ;                                                       ;
; 316.06 MHz ; 200.0 MHz       ; clk_div:comb_3|clock_1KHz       ; limit due to high minimum pulse width violation (tch) ;
; 829.88 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Hz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 934.58 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100hz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 935.45 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_100Khz_reg ; limit due to high minimum pulse width violation (tch) ;
; 940.73 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Mhz_reg   ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_10Khz_reg  ; limit due to high minimum pulse width violation (tch) ;
; 941.62 MHz ; 500.0 MHz       ; clk_div:comb_3|clock_1Khz_reg   ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+---------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; writeID_EX:comb_42|opcode_ex[0] ; -9.440 ; -329.921      ;
; KEY[1]                          ; -8.099 ; -5834.512     ;
; CLOCK_50                        ; -6.482 ; -130.851      ;
; clk_div:comb_3|clock_1KHz       ; -4.976 ; -1961.378     ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.205 ; -0.313        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.070 ; -0.138        ;
; clk_div:comb_3|clock_100Khz_reg ; -0.069 ; -0.149        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.063 ; -0.146        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.062 ; -0.144        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.062 ; -0.097        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -3.698 ; -255.689      ;
; writeID_EX:comb_42|opcode_ex[0] ; -3.212 ; -86.489       ;
; CLOCK_50                        ; -2.085 ; -2.085        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.391  ; 0.000         ;
; clk_div:comb_3|clock_1KHz       ; 2.645  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_div:comb_3|clock_1KHz       ; -2.000 ; -1623.936     ;
; CLOCK_50                        ; -1.380 ; -77.380       ;
; KEY[1]                          ; -1.222 ; -1514.222     ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; writeID_EX:comb_42|opcode_ex[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                           ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node               ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; -9.440 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.118     ; 8.994      ;
; -9.311 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.011      ; 8.869      ;
; -9.307 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.881      ;
; -9.274 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.116     ; 8.830      ;
; -9.268 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.116     ; 8.824      ;
; -9.250 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.011      ; 8.808      ;
; -9.245 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.819      ;
; -9.224 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.798      ;
; -9.202 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.744      ;
; -9.185 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.027      ; 8.766      ;
; -9.184 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.116     ; 8.740      ;
; -9.180 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.114     ; 8.737      ;
; -9.164 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.738      ;
; -9.155 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.126     ; 8.700      ;
; -9.145 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.132     ; 8.686      ;
; -9.123 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.112     ; 8.683      ;
; -9.116 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.658      ;
; -9.088 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.011      ; 8.646      ;
; -9.080 ; writeID_EX:comb_42|exec_data_2[31] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.115     ; 8.636      ;
; -9.067 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.114     ; 8.624      ;
; -9.059 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.132     ; 8.600      ;
; -9.038 ; writeID_EX:comb_42|exec_data_2[20] ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.580      ;
; -9.026 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.010      ; 8.582      ;
; -9.026 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.114     ; 8.583      ;
; -9.021 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.124     ; 8.534      ;
; -8.989 ; writeID_EX:comb_42|exec_data_2[20] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.114     ; 8.546      ;
; -8.984 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.135     ; 8.518      ;
; -8.981 ; writeID_EX:comb_42|exec_data_2[20] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.132     ; 8.522      ;
; -8.980 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.005     ; 8.521      ;
; -8.978 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.552      ;
; -8.975 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.112     ; 8.535      ;
; -8.973 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[23] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.140     ; 8.474      ;
; -8.968 ; writeID_EX:comb_42|exec_data_2[19] ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.126     ; 8.485      ;
; -8.946 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.126     ; 8.491      ;
; -8.945 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.009      ; 8.500      ;
; -8.943 ; writeID_EX:comb_42|exec_data_2[19] ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.102     ; 8.508      ;
; -8.926 ; writeID_EX:comb_42|immediate_ex[4] ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.008      ; 8.481      ;
; -8.915 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.431      ;
; -8.913 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.125     ; 8.433      ;
; -8.906 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.132     ; 8.447      ;
; -8.900 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.128     ; 8.415      ;
; -8.896 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.103     ; 8.465      ;
; -8.896 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.028      ; 8.478      ;
; -8.895 ; writeID_EX:comb_42|exec_data_2[14] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.019      ; 8.468      ;
; -8.893 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.097     ; 8.463      ;
; -8.891 ; writeID_EX:comb_42|func_ex[2]      ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.129     ; 8.435      ;
; -8.889 ; writeID_EX:comb_42|exec_data_2[23] ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.431      ;
; -8.888 ; writeID_EX:comb_42|exec_data_2[12] ; ALU:comb_41|outd2[13] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.003      ; 8.407      ;
; -8.888 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.104     ; 8.421      ;
; -8.880 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.003     ; 8.424      ;
; -8.879 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.453      ;
; -8.876 ; writeID_EX:comb_42|exec_data_2[31] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.105     ; 8.443      ;
; -8.874 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[21] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.113     ; 8.401      ;
; -8.874 ; writeID_EX:comb_42|exec_data_1[6]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.098     ; 8.448      ;
; -8.873 ; writeID_EX:comb_42|func_ex[2]      ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.124     ; 8.418      ;
; -8.866 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.015      ; 8.428      ;
; -8.866 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.146     ; 8.393      ;
; -8.858 ; writeID_EX:comb_42|exec_data_2[8]  ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.141     ; 8.387      ;
; -8.855 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.122     ; 8.370      ;
; -8.853 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.396      ;
; -8.850 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.118     ; 8.404      ;
; -8.850 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.013      ; 8.417      ;
; -8.849 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.122     ; 8.364      ;
; -8.844 ; writeID_EX:comb_42|func_ex[0]      ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.129     ; 8.388      ;
; -8.843 ; writeID_EX:comb_42|exec_data_2[8]  ; ALU:comb_41|outd2[28] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.002      ; 8.385      ;
; -8.840 ; writeID_EX:comb_42|exec_data_2[23] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.114     ; 8.397      ;
; -8.839 ; writeID_EX:comb_42|exec_data_2[30] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.119     ; 8.391      ;
; -8.837 ; writeID_EX:comb_42|exec_data_2[9]  ; ALU:comb_41|outd2[23] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.154     ; 8.324      ;
; -8.833 ; writeID_EX:comb_42|immediate_ex[1] ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.011      ; 8.391      ;
; -8.832 ; writeID_EX:comb_42|exec_data_2[23] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.132     ; 8.373      ;
; -8.832 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.139     ; 8.336      ;
; -8.831 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.137     ; 8.339      ;
; -8.828 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.139     ; 8.359      ;
; -8.827 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.125     ; 8.347      ;
; -8.826 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.118     ; 8.380      ;
; -8.826 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.104     ; 8.359      ;
; -8.824 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[22] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.114     ; 8.384      ;
; -8.824 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.103     ; 8.388      ;
; -8.819 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.127     ; 8.361      ;
; -8.819 ; writeID_EX:comb_42|exec_data_2[13] ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.133     ; 8.331      ;
; -8.816 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.103     ; 8.380      ;
; -8.815 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.104     ; 8.383      ;
; -8.815 ; writeID_EX:comb_42|func_ex[3]      ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.130     ; 8.358      ;
; -8.807 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 1.000        ; 0.015      ; 8.994      ;
; -8.806 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.013      ; 8.366      ;
; -8.805 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.104     ; 8.338      ;
; -8.800 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.015      ; 8.369      ;
; -8.797 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.128     ; 8.340      ;
; -8.796 ; writeID_EX:comb_42|func_ex[3]      ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.125     ; 8.340      ;
; -8.789 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.135     ; 8.318      ;
; -8.789 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.134     ; 8.319      ;
; -8.788 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[23] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.140     ; 8.289      ;
; -8.787 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.108     ; 8.350      ;
; -8.783 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.144     ; 8.312      ;
; -8.781 ; writeID_EX:comb_42|func_ex[2]      ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.131     ; 8.314      ;
; -8.778 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[22] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.129     ; 8.323      ;
; -8.773 ; writeID_EX:comb_42|exec_data_2[24] ; ALU:comb_41|outd2[27] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.121     ; 8.324      ;
; -8.772 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.116     ; 8.328      ;
; -8.765 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.122     ; 8.280      ;
; -8.763 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[24] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; 0.027      ; 8.314      ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY[1]'                                                                                                                 ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -8.099 ; writeID_EX:comb_42|exec_data_2[12] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 9.128      ;
; -8.098 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 9.127      ;
; -7.918 ; writeID_EX:comb_42|exec_data_2[12] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 8.942      ;
; -7.915 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 8.939      ;
; -7.912 ; writeID_EX:comb_42|exec_data_1[9]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.942      ;
; -7.911 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.941      ;
; -7.895 ; writeID_EX:comb_42|exec_data_2[3]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.931      ;
; -7.894 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.930      ;
; -7.861 ; writeID_EX:comb_42|exec_data_2[21] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.905      ;
; -7.860 ; writeID_EX:comb_42|exec_data_2[21] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.904      ;
; -7.854 ; writeID_EX:comb_42|exec_data_2[27] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 8.897      ;
; -7.853 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 8.896      ;
; -7.843 ; writeID_EX:comb_42|exec_data_2[13] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.879      ;
; -7.842 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.878      ;
; -7.840 ; writeID_EX:comb_42|exec_data_2[11] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 8.880      ;
; -7.839 ; writeID_EX:comb_42|exec_data_2[11] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 8.879      ;
; -7.817 ; writeID_EX:comb_42|exec_data_2[30] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.856      ;
; -7.816 ; writeID_EX:comb_42|exec_data_2[30] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.855      ;
; -7.805 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 8.834      ;
; -7.783 ; writeID_EX:comb_42|exec_data_2[12] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 8.807      ;
; -7.782 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 8.806      ;
; -7.770 ; writeID_EX:comb_42|exec_data_2[9]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.800      ;
; -7.769 ; writeID_EX:comb_42|exec_data_2[9]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.799      ;
; -7.755 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 8.782      ;
; -7.744 ; writeID_EX:comb_42|exec_data_2[10] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 8.784      ;
; -7.743 ; writeID_EX:comb_42|exec_data_2[10] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 8.783      ;
; -7.733 ; writeID_EX:comb_42|exec_data_2[23] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.777      ;
; -7.732 ; writeID_EX:comb_42|exec_data_2[23] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.776      ;
; -7.731 ; writeID_EX:comb_42|exec_data_1[9]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.756      ;
; -7.728 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.753      ;
; -7.725 ; writeID_EX:comb_42|exec_data_1[30] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 8.757      ;
; -7.724 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 8.756      ;
; -7.718 ; writeID_EX:comb_42|exec_data_1[20] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 8.745      ;
; -7.717 ; writeID_EX:comb_42|exec_data_1[20] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 8.744      ;
; -7.714 ; writeID_EX:comb_42|exec_data_2[3]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 8.745      ;
; -7.713 ; writeID_EX:comb_42|exec_data_1[13] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.743      ;
; -7.712 ; writeID_EX:comb_42|exec_data_1[13] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.742      ;
; -7.711 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 8.742      ;
; -7.698 ; writeID_EX:comb_42|exec_data_2[31] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 8.741      ;
; -7.697 ; writeID_EX:comb_42|exec_data_2[31] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 8.740      ;
; -7.680 ; writeID_EX:comb_42|exec_data_2[21] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.719      ;
; -7.677 ; writeID_EX:comb_42|exec_data_2[21] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.716      ;
; -7.673 ; writeID_EX:comb_42|exec_data_2[27] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 8.711      ;
; -7.670 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 8.708      ;
; -7.663 ; writeID_EX:comb_42|exec_data_2[14] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.699      ;
; -7.662 ; writeID_EX:comb_42|exec_data_2[14] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.698      ;
; -7.662 ; writeID_EX:comb_42|exec_data_2[13] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 8.693      ;
; -7.659 ; writeID_EX:comb_42|exec_data_2[11] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 8.694      ;
; -7.659 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 8.690      ;
; -7.656 ; writeID_EX:comb_42|exec_data_2[11] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 8.691      ;
; -7.655 ; writeID_EX:comb_42|exec_data_1[4]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 8.705      ;
; -7.654 ; writeID_EX:comb_42|exec_data_1[4]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 8.704      ;
; -7.639 ; writeID_EX:comb_42|exec_data_2[22] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.683      ;
; -7.638 ; writeID_EX:comb_42|exec_data_2[22] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.682      ;
; -7.636 ; writeID_EX:comb_42|exec_data_2[30] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 8.670      ;
; -7.633 ; writeID_EX:comb_42|exec_data_2[30] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 8.667      ;
; -7.618 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.648      ;
; -7.617 ; writeID_EX:comb_42|exec_data_1[5]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 8.667      ;
; -7.616 ; writeID_EX:comb_42|exec_data_1[5]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 8.666      ;
; -7.615 ; writeID_EX:comb_42|exec_data_2[29] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.654      ;
; -7.614 ; writeID_EX:comb_42|exec_data_2[29] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.653      ;
; -7.601 ; writeID_EX:comb_42|exec_data_1[11] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.631      ;
; -7.601 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.637      ;
; -7.600 ; writeID_EX:comb_42|exec_data_1[11] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.006     ; 8.630      ;
; -7.596 ; writeID_EX:comb_42|exec_data_1[9]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.621      ;
; -7.595 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.620      ;
; -7.590 ; writeID_EX:comb_42|exec_data_2[12] ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 8.614      ;
; -7.590 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 8.614      ;
; -7.589 ; writeID_EX:comb_42|exec_data_2[9]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.614      ;
; -7.586 ; writeID_EX:comb_42|exec_data_2[9]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.611      ;
; -7.579 ; writeID_EX:comb_42|exec_data_2[3]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 8.610      ;
; -7.578 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 8.609      ;
; -7.576 ; writeID_EX:comb_42|exec_data_1[2]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 8.626      ;
; -7.575 ; writeID_EX:comb_42|exec_data_1[2]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.014      ; 8.625      ;
; -7.568 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 8.596      ;
; -7.567 ; writeID_EX:comb_42|exec_data_2[21] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.611      ;
; -7.563 ; writeID_EX:comb_42|exec_data_2[10] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 8.598      ;
; -7.560 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.007      ; 8.603      ;
; -7.560 ; writeID_EX:comb_42|exec_data_2[10] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 8.595      ;
; -7.559 ; writeID_EX:comb_42|exec_data_2[28] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 8.591      ;
; -7.558 ; writeID_EX:comb_42|exec_data_2[28] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 8.590      ;
; -7.552 ; writeID_EX:comb_42|exec_data_2[23] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.591      ;
; -7.551 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 8.585      ;
; -7.549 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 8.585      ;
; -7.549 ; writeID_EX:comb_42|exec_data_2[23] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.588      ;
; -7.546 ; writeID_EX:comb_42|exec_data_2[11] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 8.586      ;
; -7.545 ; writeID_EX:comb_42|exec_data_2[21] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.584      ;
; -7.544 ; writeID_EX:comb_42|exec_data_2[21] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 8.583      ;
; -7.544 ; writeID_EX:comb_42|exec_data_1[30] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 8.571      ;
; -7.541 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.009     ; 8.568      ;
; -7.538 ; writeID_EX:comb_42|exec_data_2[27] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 8.576      ;
; -7.537 ; writeID_EX:comb_42|exec_data_2[24] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.581      ;
; -7.537 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.002      ; 8.575      ;
; -7.537 ; writeID_EX:comb_42|exec_data_1[20] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.559      ;
; -7.536 ; writeID_EX:comb_42|exec_data_2[24] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.008      ; 8.580      ;
; -7.534 ; writeID_EX:comb_42|exec_data_1[20] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.014     ; 8.556      ;
; -7.533 ; writeID_EX:comb_42|exec_data_1[19] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 8.584      ;
; -7.532 ; writeID_EX:comb_42|exec_data_1[13] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.557      ;
; -7.532 ; writeID_EX:comb_42|exec_data_1[19] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.015      ; 8.583      ;
; -7.529 ; writeID_EX:comb_42|exec_data_1[13] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.011     ; 8.554      ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.482 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 4.466      ;
; -6.470 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.453      ;
; -6.465 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.448      ;
; -6.452 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.023     ; 4.465      ;
; -6.440 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.452      ;
; -6.435 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.447      ;
; -6.431 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.414      ;
; -6.402 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.414      ;
; -6.356 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.040     ; 4.352      ;
; -6.344 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 4.339      ;
; -6.340 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 4.324      ;
; -6.339 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 4.334      ;
; -6.328 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.311      ;
; -6.323 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.306      ;
; -6.312 ; q[28]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.304      ;
; -6.310 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.023     ; 4.323      ;
; -6.306 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 4.301      ;
; -6.305 ; q[28]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.297      ;
; -6.303 ; q[28]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.295      ;
; -6.298 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.310      ;
; -6.293 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.305      ;
; -6.289 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.272      ;
; -6.260 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.272      ;
; -6.245 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.025     ; 4.256      ;
; -6.233 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.243      ;
; -6.228 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.238      ;
; -6.195 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.205      ;
; -6.127 ; q[24]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.119      ;
; -6.120 ; q[24]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.112      ;
; -6.118 ; q[24]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.110      ;
; -6.109 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.025     ; 4.120      ;
; -6.106 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.043     ; 4.099      ;
; -6.105 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.025     ; 4.116      ;
; -6.097 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.107      ;
; -6.094 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.077      ;
; -6.094 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.086      ;
; -6.093 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.103      ;
; -6.092 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.102      ;
; -6.090 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.073      ;
; -6.089 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.081      ;
; -6.088 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.098      ;
; -6.070 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 4.053      ;
; -6.055 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.065      ;
; -6.055 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 4.047      ;
; -6.055 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.065      ;
; -6.043 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.040     ; 4.039      ;
; -6.040 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 4.052      ;
; -6.031 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 4.026      ;
; -6.026 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 4.021      ;
; -6.014 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.025     ; 4.025      ;
; -6.002 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.012      ;
; -5.997 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 4.007      ;
; -5.993 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 3.988      ;
; -5.982 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.966      ;
; -5.980 ; q[16]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.964      ;
; -5.973 ; q[16]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.957      ;
; -5.972 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.043     ; 3.965      ;
; -5.971 ; q[16]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.955      ;
; -5.970 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.953      ;
; -5.965 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.948      ;
; -5.960 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 3.952      ;
; -5.960 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.970      ;
; -5.955 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 3.947      ;
; -5.954 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.964      ;
; -5.952 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.935      ;
; -5.950 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.960      ;
; -5.948 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.931      ;
; -5.944 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 3.939      ;
; -5.931 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.914      ;
; -5.928 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.911      ;
; -5.927 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.911      ;
; -5.921 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 3.913      ;
; -5.915 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.898      ;
; -5.910 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.893      ;
; -5.907 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 3.919      ;
; -5.903 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 3.915      ;
; -5.898 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.024     ; 3.910      ;
; -5.873 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.856      ;
; -5.859 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.869      ;
; -5.855 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.865      ;
; -5.850 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.043     ; 3.843      ;
; -5.849 ; q[20]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.833      ;
; -5.842 ; q[20]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.826      ;
; -5.841 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.825      ;
; -5.840 ; q[20]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.824      ;
; -5.838 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 3.830      ;
; -5.833 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 3.825      ;
; -5.833 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.843      ;
; -5.829 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.812      ;
; -5.824 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.807      ;
; -5.811 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 3.806      ;
; -5.807 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 3.802      ;
; -5.799 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.026     ; 3.809      ;
; -5.799 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.044     ; 3.791      ;
; -5.793 ; q[23]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.040     ; 3.789      ;
; -5.790 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.773      ;
; -5.787 ; q[7]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.052     ; 3.771      ;
; -5.781 ; q[23]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 3.776      ;
; -5.776 ; q[23]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.041     ; 3.771      ;
; -5.775 ; q[7]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -3.053     ; 3.758      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                            ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -4.976 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.559      ;
; -4.973 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.556      ;
; -4.953 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.397     ; 2.521      ;
; -4.946 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.361     ; 2.550      ;
; -4.946 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.375     ; 2.536      ;
; -4.945 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.537      ;
; -4.942 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.534      ;
; -4.941 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.397     ; 2.509      ;
; -4.934 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.377     ; 2.522      ;
; -4.928 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.522      ;
; -4.924 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.518      ;
; -4.922 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.389     ; 2.498      ;
; -4.921 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.515      ;
; -4.918 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.389     ; 2.494      ;
; -4.918 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.365     ; 2.518      ;
; -4.909 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.388     ; 2.486      ;
; -4.906 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.500      ;
; -4.905 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.488      ;
; -4.899 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.354     ; 2.510      ;
; -4.897 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.366     ; 2.496      ;
; -4.891 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.396     ; 2.460      ;
; -4.871 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.377     ; 2.459      ;
; -4.859 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.451      ;
; -4.857 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.376     ; 2.446      ;
; -4.849 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.441      ;
; -4.847 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.439      ;
; -4.846 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.440      ;
; -4.843 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.367     ; 2.441      ;
; -4.832 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.427      ;
; -4.830 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.359     ; 2.436      ;
; -4.819 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.413      ;
; -4.818 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.412      ;
; -4.817 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.412      ;
; -4.812 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.404      ;
; -4.811 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.408      ;
; -4.809 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.402     ; 2.372      ;
; -4.807 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.366     ; 2.406      ;
; -4.804 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.399      ;
; -4.798 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.390      ;
; -4.797 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.366     ; 2.396      ;
; -4.797 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.381     ; 2.381      ;
; -4.795 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.375     ; 2.385      ;
; -4.795 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.394     ; 2.366      ;
; -4.794 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.389      ;
; -4.794 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.389      ;
; -4.793 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.385      ;
; -4.793 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.377     ; 2.381      ;
; -4.792 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.387      ;
; -4.792 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.380     ; 2.377      ;
; -4.792 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.376     ; 2.381      ;
; -4.787 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.387     ; 2.365      ;
; -4.786 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.376     ; 2.375      ;
; -4.786 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.362     ; 2.389      ;
; -4.784 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.378     ; 2.371      ;
; -4.784 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.359     ; 2.390      ;
; -4.782 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.379      ;
; -4.782 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.402     ; 2.345      ;
; -4.780 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.372      ;
; -4.777 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.375     ; 2.367      ;
; -4.775 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.402     ; 2.338      ;
; -4.775 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.402     ; 2.338      ;
; -4.774 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.367     ; 2.372      ;
; -4.774 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.371      ;
; -4.774 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.369     ; 2.370      ;
; -4.773 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.370      ;
; -4.770 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.365      ;
; -4.769 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.352      ;
; -4.768 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.365      ;
; -4.768 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.375     ; 2.358      ;
; -4.768 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.378     ; 2.355      ;
; -4.768 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.394     ; 2.339      ;
; -4.768 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.351      ;
; -4.767 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.375     ; 2.357      ;
; -4.767 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.369     ; 2.363      ;
; -4.765 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.348      ;
; -4.763 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.360      ;
; -4.763 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.358      ;
; -4.761 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.368     ; 2.358      ;
; -4.760 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.343      ;
; -4.759 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.357     ; 2.367      ;
; -4.756 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.350      ;
; -4.756 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.394     ; 2.327      ;
; -4.756 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.382     ; 2.339      ;
; -4.755 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.365     ; 2.355      ;
; -4.754 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.375     ; 2.344      ;
; -4.753 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.392     ; 2.326      ;
; -4.753 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.394     ; 2.324      ;
; -4.752 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.347      ;
; -4.752 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.369     ; 2.348      ;
; -4.751 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.369     ; 2.347      ;
; -4.750 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.364     ; 2.351      ;
; -4.749 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.371     ; 2.343      ;
; -4.747 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.373     ; 2.339      ;
; -4.747 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.366     ; 2.346      ;
; -4.743 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.397     ; 2.311      ;
; -4.739 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.366     ; 2.338      ;
; -4.738 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.366     ; 2.337      ;
; -4.737 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.389     ; 2.313      ;
; -4.737 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg11 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.370     ; 2.332      ;
; -4.735 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -3.387     ; 2.313      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.205 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.241      ;
; -0.070 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.070 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.038 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 1.074      ;
; 0.064  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.972      ;
; 0.230  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.232  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.804      ;
; 0.239  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.797      ;
; 0.379  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.070 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.106      ;
; -0.068 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.029 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.065      ;
; 0.003  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 1.033      ;
; 0.064  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.972      ;
; 0.240  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.240  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.379  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.069 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.104      ;
; -0.047 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.012 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 1.048      ;
; 0.060  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.976      ;
; 0.227  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.230  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.063 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.099      ;
; -0.049 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.085      ;
; -0.047 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.083      ;
; -0.034 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 1.070      ;
; 0.225  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.227  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.809      ;
; 0.228  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.808      ;
; 0.229  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.807      ;
; 0.379  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.051 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.051 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.087      ;
; -0.031 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 1.067      ;
; 0.224  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.224  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.224  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.811      ;
; 0.379  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.062 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.098      ;
; -0.035 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; -0.035 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.071      ;
; 0.000  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 1.036      ;
; 0.055  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.055  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.981      ;
; 0.240  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.796      ;
; 0.243  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.793      ;
; 0.379  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY[1]'                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                             ; To Node                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -3.698 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeEX_MEM:comb_40|opcode_wb[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.723      ; 2.541      ;
; -3.198 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeEX_MEM:comb_40|opcode_wb[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.723      ; 2.541      ;
; -3.127 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[25]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.086      ;
; -3.125 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[18]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.088      ;
; -3.123 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[17]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.090      ;
; -3.120 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[24]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.093      ;
; -3.120 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[28]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.093      ;
; -2.883 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 3.352      ;
; -2.850 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 3.385      ;
; -2.823 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[27]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.390      ;
; -2.815 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[19]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.398      ;
; -2.815 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[29]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.697      ; 3.398      ;
; -2.796 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[12]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.717      ; 3.437      ;
; -2.671 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[30]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.540      ;
; -2.668 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[21]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.543      ;
; -2.668 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.562      ;
; -2.667 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[31]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.544      ;
; -2.646 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[22]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.565      ;
; -2.643 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[16]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.568      ;
; -2.641 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[20]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.570      ;
; -2.641 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[26]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.570      ;
; -2.627 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[25]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.086      ;
; -2.625 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[18]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.088      ;
; -2.623 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[17]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.090      ;
; -2.620 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[24]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.093      ;
; -2.620 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[28]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.093      ;
; -2.599 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.631      ;
; -2.598 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.632      ;
; -2.577 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 3.658      ;
; -2.574 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.713      ; 3.655      ;
; -2.548 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 3.687      ;
; -2.547 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 3.688      ;
; -2.467 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.717      ; 3.766      ;
; -2.458 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.772      ;
; -2.457 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.773      ;
; -2.453 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.777      ;
; -2.391 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[14]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.839      ;
; -2.383 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.719      ; 3.352      ;
; -2.362 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[23]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.695      ; 3.849      ;
; -2.354 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[15]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.876      ;
; -2.350 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.719      ; 3.385      ;
; -2.348 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|controller[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.689      ; 3.857      ;
; -2.323 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[27]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.390      ;
; -2.315 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[19]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.398      ;
; -2.315 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[29]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.697      ; 3.398      ;
; -2.296 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[12]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.717      ; 3.437      ;
; -2.277 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 3.953      ;
; -2.198 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[13]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 4.032      ;
; -2.171 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[30]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.540      ;
; -2.168 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[21]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.543      ;
; -2.168 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.562      ;
; -2.167 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[31]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.544      ;
; -2.146 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[22]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.565      ;
; -2.143 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[16]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.568      ;
; -2.141 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[20]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.570      ;
; -2.141 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[26]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.570      ;
; -2.115 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 4.120      ;
; -2.099 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.631      ;
; -2.098 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.632      ;
; -2.077 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.719      ; 3.658      ;
; -2.074 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.713      ; 3.655      ;
; -2.067 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.717      ; 4.166      ;
; -2.048 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.719      ; 3.687      ;
; -2.047 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.719      ; 3.688      ;
; -1.974 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[7]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.714      ; 4.256      ;
; -1.967 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.717      ; 3.766      ;
; -1.958 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.772      ;
; -1.957 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.773      ;
; -1.953 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.777      ;
; -1.891 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[14]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.839      ;
; -1.862 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[23]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.695      ; 3.849      ;
; -1.854 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[15]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.876      ;
; -1.853 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[1]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 4.382      ;
; -1.848 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|controller[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.689      ; 3.857      ;
; -1.839 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[27] ; writeMem_WB:comb_38|d2_WB[27]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.384      ; 1.811      ;
; -1.830 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|immediate[15] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.689      ; 4.375      ;
; -1.792 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[19] ; writeIF_ID:comb_43|rd[3]         ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.382      ; 1.856      ;
; -1.777 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 3.953      ;
; -1.731 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[22] ; writeMem_WB:comb_38|d2_WB[22]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.404      ; 1.939      ;
; -1.726 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|rd[4]         ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.689      ; 4.479      ;
; -1.723 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[4]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.719      ; 4.512      ;
; -1.702 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; writeIF_ID:comb_43|opcode[5]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.402      ; 1.966      ;
; -1.698 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[13]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.714      ; 4.032      ;
; -1.639 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; writeIF_ID:comb_43|opcode[3]     ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.373      ; 2.000      ;
; -1.629 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[16] ; writeIF_ID:comb_43|rd[0]         ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.397      ; 2.034      ;
; -1.618 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|immediate[14] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.586      ;
; -1.615 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.719      ; 4.120      ;
; -1.604 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[1]  ; q[1]                             ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.391      ; 2.053      ;
; -1.603 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|immediate[7]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.601      ;
; -1.603 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|immediate[8]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.601      ;
; -1.603 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|immediate[5]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.601      ;
; -1.603 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|immediate[4]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.601      ;
; -1.595 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[3]  ; writeIF_ID:comb_43|address[3]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.423      ; 2.094      ;
; -1.567 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 5.717      ; 4.166      ;
; -1.523 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|address[4]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.681      ;
; -1.523 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|address[5]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.681      ;
; -1.519 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|address[2]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.685      ;
; -1.515 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|address[6]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.689      ;
; -1.515 ; writeID_EX:comb_42|opcode_ex[0]                                                       ; writeIF_ID:comb_43|address[8]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 5.688      ; 4.689      ;
; -1.507 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[14] ; writeMem_WB:comb_38|d2_WB[14]    ; clk_div:comb_3|clock_1KHz       ; KEY[1]      ; 0.000        ; 3.370      ; 2.129      ;
+--------+---------------------------------------------------------------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                                            ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -3.212 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.849      ; 2.887      ;
; -3.079 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.716      ; 2.887      ;
; -3.008 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.739      ; 2.981      ;
; -2.890 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.871      ; 3.231      ;
; -2.875 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.606      ; 2.981      ;
; -2.772 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.734      ; 3.212      ;
; -2.757 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.738      ; 3.231      ;
; -2.712 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.849      ; 2.887      ;
; -2.691 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.866      ; 3.425      ;
; -2.646 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.740      ; 3.344      ;
; -2.639 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.601      ; 3.212      ;
; -2.613 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.862      ; 3.499      ;
; -2.595 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.717      ; 3.372      ;
; -2.585 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.879      ; 3.544      ;
; -2.585 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.731      ; 3.396      ;
; -2.580 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.723      ; 3.393      ;
; -2.579 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.716      ; 2.887      ;
; -2.558 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.706      ; 3.398      ;
; -2.558 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.733      ; 3.425      ;
; -2.513 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.607      ; 3.344      ;
; -2.508 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.739      ; 2.981      ;
; -2.496 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.731      ; 3.485      ;
; -2.480 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.729      ; 3.499      ;
; -2.462 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.584      ; 3.372      ;
; -2.452 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.746      ; 3.544      ;
; -2.452 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.598      ; 3.396      ;
; -2.447 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.590      ; 3.393      ;
; -2.437 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.871      ; 3.684      ;
; -2.425 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.573      ; 3.398      ;
; -2.392 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.704      ; 3.562      ;
; -2.390 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.871      ; 3.231      ;
; -2.375 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.606      ; 2.981      ;
; -2.370 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.736      ; 3.616      ;
; -2.363 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.598      ; 3.485      ;
; -2.304 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.738      ; 3.684      ;
; -2.299 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.723      ; 3.674      ;
; -2.282 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.719      ; 3.687      ;
; -2.272 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.734      ; 3.212      ;
; -2.267 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.717      ; 3.700      ;
; -2.259 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.571      ; 3.562      ;
; -2.257 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.738      ; 3.231      ;
; -2.251 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.860      ; 3.859      ;
; -2.237 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.603      ; 3.616      ;
; -2.224 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.722      ; 3.748      ;
; -2.222 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.871      ; 3.899      ;
; -2.220 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.735      ; 3.765      ;
; -2.218 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.736      ; 3.768      ;
; -2.191 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.866      ; 3.425      ;
; -2.166 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.590      ; 3.674      ;
; -2.149 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.586      ; 3.687      ;
; -2.146 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.740      ; 3.344      ;
; -2.139 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.601      ; 3.212      ;
; -2.138 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.853      ; 3.965      ;
; -2.134 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.584      ; 3.700      ;
; -2.118 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.727      ; 3.859      ;
; -2.113 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.862      ; 3.499      ;
; -2.106 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.741      ; 3.885      ;
; -2.095 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.717      ; 3.372      ;
; -2.091 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.589      ; 3.748      ;
; -2.089 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.738      ; 3.899      ;
; -2.087 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.602      ; 3.765      ;
; -2.085 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.879      ; 3.544      ;
; -2.085 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.731      ; 3.396      ;
; -2.085 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.603      ; 3.768      ;
; -2.080 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.723      ; 3.393      ;
; -2.058 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.706      ; 3.398      ;
; -2.058 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.733      ; 3.425      ;
; -2.013 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.607      ; 3.344      ;
; -2.005 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.720      ; 3.965      ;
; -1.996 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.731      ; 3.485      ;
; -1.983 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.732      ; 3.999      ;
; -1.980 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.729      ; 3.499      ;
; -1.975 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.858      ; 4.133      ;
; -1.973 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.608      ; 3.885      ;
; -1.967 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.710      ; 3.993      ;
; -1.962 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.584      ; 3.372      ;
; -1.952 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.746      ; 3.544      ;
; -1.952 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.598      ; 3.396      ;
; -1.947 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.590      ; 3.393      ;
; -1.937 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.871      ; 3.684      ;
; -1.925 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.573      ; 3.398      ;
; -1.892 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.704      ; 3.562      ;
; -1.870 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.736      ; 3.616      ;
; -1.863 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.598      ; 3.485      ;
; -1.850 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.599      ; 3.999      ;
; -1.842 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.712      ; 4.120      ;
; -1.842 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.725      ; 4.133      ;
; -1.834 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.577      ; 3.993      ;
; -1.832 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.729      ; 4.147      ;
; -1.804 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.738      ; 3.684      ;
; -1.799 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.723      ; 3.674      ;
; -1.782 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.719      ; 3.687      ;
; -1.767 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.717      ; 3.700      ;
; -1.759 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.571      ; 3.562      ;
; -1.751 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 5.717      ; 4.216      ;
; -1.751 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.860      ; 3.859      ;
; -1.737 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.603      ; 3.616      ;
; -1.724 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.722      ; 3.748      ;
; -1.722 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.871      ; 3.899      ;
; -1.720 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 5.735      ; 3.765      ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.085 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 2.699      ; 1.130      ;
; -1.585 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; -0.500       ; 2.699      ; 1.130      ;
; 0.157  ; clk_div:comb_3|clock_100hz_int                   ; clk_div:comb_3|clock_100hz_reg                   ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.366      ; 0.789      ;
; 0.164  ; clk_div:comb_3|clock_1Khz_int                    ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.375      ; 0.805      ;
; 0.274  ; clk_div:comb_3|clock_10Hz_int                    ; clk_div:comb_3|clock_10Hz_reg                    ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.530      ; 1.070      ;
; 0.372  ; clk_div:comb_3|clock_10Khz_int                   ; clk_div:comb_3|clock_10Khz_reg                   ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.163      ; 0.801      ;
; 0.391  ; LCD_Display:comb_2164|next_command.RESET2        ; LCD_Display:comb_2164|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|next_command.RESET3        ; LCD_Display:comb_2164|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|next_command.FUNC_SET      ; LCD_Display:comb_2164|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|next_command.MODE_SET      ; LCD_Display:comb_2164|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|LCD_EN                     ; LCD_Display:comb_2164|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|LCD_RS                     ; LCD_Display:comb_2164|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.406  ; clk_div:comb_3|clock_1Hz_int                     ; clk_div:comb_3|clock_1Hz_reg                     ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.391      ; 1.063      ;
; 0.428  ; clk_div:comb_3|clock_100Khz_int                  ; clk_div:comb_3|clock_100Khz_reg                  ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.375      ; 1.069      ;
; 0.530  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.796      ;
; 0.533  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|count_1Mhz[6]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.533  ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; LCD_Display:comb_2164|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.799      ;
; 0.545  ; LCD_Display:comb_2164|state.LINE2                ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.811      ;
; 0.565  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.831      ;
; 0.611  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.877      ;
; 0.613  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.879      ;
; 0.614  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.880      ;
; 0.614  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.880      ;
; 0.615  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.881      ;
; 0.615  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.881      ;
; 0.616  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.882      ;
; 0.618  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.884      ;
; 0.618  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.884      ;
; 0.620  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.620  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.620  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.886      ;
; 0.645  ; LCD_Display:comb_2164|state.RETURN_HOME          ; LCD_Display:comb_2164|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.911      ;
; 0.655  ; LCD_Display:comb_2164|next_command.RESET3        ; LCD_Display:comb_2164|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.921      ;
; 0.656  ; LCD_Display:comb_2164|next_command.FUNC_SET      ; LCD_Display:comb_2164|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.922      ;
; 0.671  ; LCD_Display:comb_2164|next_command.Print_String  ; LCD_Display:comb_2164|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.673  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.939      ;
; 0.675  ; LCD_Display:comb_2164|next_command.RETURN_HOME   ; LCD_Display:comb_2164|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.941      ;
; 0.677  ; clk_div:comb_3|clock_1Hz_reg                     ; clk_div:comb_3|clock_1Hz                         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.384      ; 1.327      ;
; 0.778  ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; LCD_Display:comb_2164|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.044      ;
; 0.784  ; LCD_Display:comb_2164|next_command.LINE2         ; LCD_Display:comb_2164|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.050      ;
; 0.788  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.054      ;
; 0.797  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.802  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.811  ; LCD_Display:comb_2164|state.RESET3               ; LCD_Display:comb_2164|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.812  ; LCD_Display:comb_2164|CHAR_COUNT[0]              ; LCD_Display:comb_2164|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.812  ; LCD_Display:comb_2164|state.DISPLAY_OFF          ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|count_1Mhz[4]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; LCD_Display:comb_2164|state.FUNC_SET             ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.816  ; clk_div:comb_3|count_1Mhz[1]                     ; clk_div:comb_3|count_1Mhz[1]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.816  ; LCD_Display:comb_2164|state.DISPLAY_ON           ; LCD_Display:comb_2164|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.082      ;
; 0.819  ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.819  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.821  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.821  ; LCD_Display:comb_2164|state.RETURN_HOME          ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.822  ; LCD_Display:comb_2164|CHAR_COUNT[1]              ; LCD_Display:comb_2164|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.834  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.834  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.835  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.101      ;
; 0.837  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|count_1Mhz[5]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.838  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.840  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.844  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844  ; LCD_Display:comb_2164|CHAR_COUNT[2]              ; LCD_Display:comb_2164|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844  ; LCD_Display:comb_2164|CHAR_COUNT[4]              ; LCD_Display:comb_2164|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844  ; LCD_Display:comb_2164|next_command.RESET2        ; LCD_Display:comb_2164|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.844  ; LCD_Display:comb_2164|next_command.MODE_SET      ; LCD_Display:comb_2164|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.846  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.849  ; clk_div:comb_3|count_1Mhz[0]                     ; clk_div:comb_3|count_1Mhz[0]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.850  ; clk_div:comb_3|count_1Mhz[3]                     ; clk_div:comb_3|count_1Mhz[3]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.853  ; clk_div:comb_3|count_1Mhz[2]                     ; clk_div:comb_3|count_1Mhz[2]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.119      ;
; 0.856  ; LCD_Display:comb_2164|CHAR_COUNT[3]              ; LCD_Display:comb_2164|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.122      ;
; 0.858  ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.124      ;
; 0.871  ; LCD_Display:comb_2164|state.DROP_LCD_EN          ; LCD_Display:comb_2164|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.137      ;
; 0.898  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.164      ;
; 0.945  ; clk_div:comb_3|count_1Mhz[3]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.211      ;
; 0.946  ; clk_div:comb_3|clock_1Mhz_int                    ; clk_div:comb_3|clock_1Mhz_reg                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 0.946  ; LCD_Display:comb_2164|state.DROP_LCD_EN          ; LCD_Display:comb_2164|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.212      ;
; 1.003  ; LCD_Display:comb_2164|state.RESET2               ; LCD_Display:comb_2164|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 1.269      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.542 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.710 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.976      ;
; 0.782 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.048      ;
; 0.817 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.838 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 1.105      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.530 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.706 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.972      ;
; 0.767 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.033      ;
; 0.799 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.065      ;
; 0.838 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.104      ;
; 0.840 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 1.106      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.538 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.804      ;
; 0.540 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.706 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.972      ;
; 0.808 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.074      ;
; 0.840 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
; 0.840 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.106      ;
; 0.975 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 1.241      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.545 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.812      ;
; 0.801 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.067      ;
; 0.821 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.087      ;
; 0.832 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.527 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.793      ;
; 0.530 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.796      ;
; 0.715 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.715 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.981      ;
; 0.770 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.036      ;
; 0.805 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.071      ;
; 0.832 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 1.098      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.391 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.543 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.811      ;
; 0.804 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.070      ;
; 0.817 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.083      ;
; 0.819 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.085      ;
; 0.833 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 1.099      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                                                                                                                                             ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                                                       ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg0    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg1    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg2    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg3    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg4    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a8~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg5    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a11~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg6    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a12~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg7    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a15~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg8    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a16~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg9    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a19~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg10   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a20~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg11   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a23~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg12   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a24~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg13   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a28~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg0    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg1    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg2    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg3    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg4    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a9~porta_memory_reg0  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg5    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a10~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg6    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a13~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg7    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a14~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg8    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a17~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg9    ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a18~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg10   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a21~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg11   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a22~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg12   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a25~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg13   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a26~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg14   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a27~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg15   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a29~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg16   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a30~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a1~porta_datain_reg17   ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a31~porta_memory_reg0 ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.025     ; 2.854      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26]                         ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.026     ; 3.103      ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY[1]'                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[18]             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'                                                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[25] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.684  ; 5.684  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.684  ; 5.684  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.732  ; 3.732  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -2.418 ; -2.418 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.953 ; -1.953 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.127 ; -0.127 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -2.034 ; -2.034 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -2.120 ; -2.120 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -2.916 ; -2.916 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -2.675 ; -2.675 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -2.968 ; -2.968 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -3.021 ; -3.021 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -3.166 ; -3.166 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.732  ; 3.732  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 3.653  ; 3.653  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.920  ; 3.920  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.971  ; 2.971  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.645  ; 2.645  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.228  ; 3.228  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.920  ; 3.920  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.556 ; -1.556 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -1.182 ; -1.182 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -1.182 ; -1.182 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.396  ; 3.396  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.648  ; 2.648  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.183  ; 2.183  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.357  ; 0.357  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.264  ; 2.264  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.350  ; 2.350  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.146  ; 3.146  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.905  ; 2.905  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.198  ; 3.198  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.251  ; 3.251  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.396  ; 3.396  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -1.279 ; -1.279 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -1.707 ; -1.707 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.362  ; 3.362  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.518  ; 2.518  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.597  ; 2.597  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.864  ; 1.864  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.697  ; 2.697  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.362  ; 3.362  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.077  ; 9.077  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.776  ; 8.776  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.077  ; 9.077  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.964  ; 8.964  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.047  ; 8.047  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.741  ; 8.741  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.734  ; 7.734  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 9.279  ; 9.279  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 13.289 ; 13.289 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 13.281 ; 13.281 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 13.283 ; 13.283 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 13.289 ; 13.289 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 13.066 ; 13.066 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 13.065 ; 13.065 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 13.067 ; 13.067 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 13.055 ; 13.055 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.752 ; 10.752 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.652 ; 10.652 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.752 ; 10.752 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.322 ; 10.322 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.307 ; 10.307 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.371 ; 10.371 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.596 ; 10.596 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.617 ; 10.617 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.522 ; 10.522 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.513 ; 10.513 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.182 ; 10.182 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.259 ; 10.259 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.230 ; 10.230 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.399 ; 10.399 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.513 ; 10.513 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.522 ; 10.522 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.788 ; 10.788 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.603 ; 10.603 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.486 ; 10.486 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.526 ; 10.526 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.483 ; 10.483 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.500 ; 10.500 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.725 ; 10.725 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.788 ; 10.788 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.754 ; 12.754 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.700 ; 12.700 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.754 ; 12.754 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.459 ; 12.459 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.438 ; 12.438 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.429 ; 12.429 ; Rise       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 12.431 ; 12.431 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.471 ; 12.471 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.869 ; 12.869 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.869 ; 12.869 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.842 ; 12.842 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.542 ; 12.542 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.576 ; 12.576 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.559 ; 12.559 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.553 ; 12.553 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.579 ; 12.579 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.479 ; 12.479 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.469 ; 12.469 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.457 ; 12.457 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.479 ; 12.479 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.465 ; 12.465 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.469 ; 12.469 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.410 ; 12.410 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.440 ; 12.440 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.390 ; 12.390 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.109 ; 12.109 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.121 ; 12.121 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.082 ; 12.082 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.090 ; 12.090 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.079 ; 12.079 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.390 ; 12.390 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.276 ; 12.276 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 13.015 ; 13.015 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 9.718  ; 9.718  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 12.374 ; 12.374 ; Rise       ; KEY[1]          ;
;  LEDG[2]     ; KEY[1]     ; 13.015 ; 13.015 ; Rise       ; KEY[1]          ;
;  LEDG[3]     ; KEY[1]     ; 11.136 ; 11.136 ; Rise       ; KEY[1]          ;
;  LEDG[4]     ; KEY[1]     ; 12.310 ; 12.310 ; Rise       ; KEY[1]          ;
;  LEDG[5]     ; KEY[1]     ; 11.536 ; 11.536 ; Rise       ; KEY[1]          ;
;  LEDG[6]     ; KEY[1]     ; 12.388 ; 12.388 ; Rise       ; KEY[1]          ;
; LEDR[*]      ; KEY[1]     ; 13.801 ; 13.801 ; Rise       ; KEY[1]          ;
;  LEDR[0]     ; KEY[1]     ; 11.902 ; 11.902 ; Rise       ; KEY[1]          ;
;  LEDR[1]     ; KEY[1]     ; 12.374 ; 12.374 ; Rise       ; KEY[1]          ;
;  LEDR[2]     ; KEY[1]     ; 13.801 ; 13.801 ; Rise       ; KEY[1]          ;
;  LEDR[3]     ; KEY[1]     ; 11.324 ; 11.324 ; Rise       ; KEY[1]          ;
;  LEDR[4]     ; KEY[1]     ; 13.177 ; 13.177 ; Rise       ; KEY[1]          ;
;  LEDR[5]     ; KEY[1]     ; 11.837 ; 11.837 ; Rise       ; KEY[1]          ;
;  LEDR[6]     ; KEY[1]     ; 12.394 ; 12.394 ; Rise       ; KEY[1]          ;
;  LEDR[7]     ; KEY[1]     ; 12.743 ; 12.743 ; Rise       ; KEY[1]          ;
;  LEDR[8]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  LEDR[9]     ; KEY[1]     ; 11.384 ; 11.384 ; Rise       ; KEY[1]          ;
;  LEDR[10]    ; KEY[1]     ; 10.627 ; 10.627 ; Rise       ; KEY[1]          ;
;  LEDR[11]    ; KEY[1]     ; 10.676 ; 10.676 ; Rise       ; KEY[1]          ;
;  LEDR[12]    ; KEY[1]     ; 10.782 ; 10.782 ; Rise       ; KEY[1]          ;
;  LEDR[13]    ; KEY[1]     ; 10.444 ; 10.444 ; Rise       ; KEY[1]          ;
;  LEDR[14]    ; KEY[1]     ; 10.967 ; 10.967 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.776  ; 8.776  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.077  ; 9.077  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.964  ; 8.964  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.047  ; 8.047  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.741  ; 8.741  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.734  ; 7.734  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 9.279  ; 9.279  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 11.858 ; 11.858 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 12.122 ; 12.122 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 12.085 ; 12.085 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 12.096 ; 12.096 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 11.871 ; 11.871 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 11.868 ; 11.868 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 11.879 ; 11.879 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 11.858 ; 11.858 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.025 ; 10.025 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.362 ; 10.362 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.466 ; 10.466 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.069 ; 10.069 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.025 ; 10.025 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.090 ; 10.090 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.314 ; 10.314 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.330 ; 10.330 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 9.693  ; 9.693  ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.048 ; 10.048 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 9.693  ; 9.693  ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 9.765  ; 9.765  ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 9.745  ; 9.745  ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 9.939  ; 9.939  ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.049 ; 10.049 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.031 ; 10.031 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.015 ; 10.015 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.176 ; 10.176 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.015 ; 10.015 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.058 ; 10.058 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.015 ; 10.015 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.058 ; 10.058 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.267 ; 10.267 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.313 ; 10.313 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 11.800 ; 11.800 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.084 ; 12.084 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.106 ; 12.106 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 11.821 ; 11.821 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 11.800 ; 11.800 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 11.812 ; 11.812 ; Rise       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 11.816 ; 11.816 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 11.823 ; 11.823 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 11.800 ; 11.800 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.133 ; 12.133 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.107 ; 12.107 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 11.800 ; 11.800 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 11.841 ; 11.841 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 11.822 ; 11.822 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 11.815 ; 11.815 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 11.842 ; 11.842 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 11.903 ; 11.903 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 11.945 ; 11.945 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 11.921 ; 11.921 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 11.948 ; 11.948 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 11.939 ; 11.939 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 11.941 ; 11.941 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 11.911 ; 11.911 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 11.903 ; 11.903 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 11.271 ; 11.271 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 11.298 ; 11.298 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 11.314 ; 11.314 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 11.271 ; 11.271 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 11.284 ; 11.284 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 11.271 ; 11.271 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 11.583 ; 11.583 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 11.474 ; 11.474 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 9.718  ; 9.718  ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 9.718  ; 9.718  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 12.374 ; 12.374 ; Rise       ; KEY[1]          ;
;  LEDG[2]     ; KEY[1]     ; 13.015 ; 13.015 ; Rise       ; KEY[1]          ;
;  LEDG[3]     ; KEY[1]     ; 11.136 ; 11.136 ; Rise       ; KEY[1]          ;
;  LEDG[4]     ; KEY[1]     ; 12.310 ; 12.310 ; Rise       ; KEY[1]          ;
;  LEDG[5]     ; KEY[1]     ; 11.536 ; 11.536 ; Rise       ; KEY[1]          ;
;  LEDG[6]     ; KEY[1]     ; 12.388 ; 12.388 ; Rise       ; KEY[1]          ;
; LEDR[*]      ; KEY[1]     ; 10.444 ; 10.444 ; Rise       ; KEY[1]          ;
;  LEDR[0]     ; KEY[1]     ; 11.902 ; 11.902 ; Rise       ; KEY[1]          ;
;  LEDR[1]     ; KEY[1]     ; 12.374 ; 12.374 ; Rise       ; KEY[1]          ;
;  LEDR[2]     ; KEY[1]     ; 13.801 ; 13.801 ; Rise       ; KEY[1]          ;
;  LEDR[3]     ; KEY[1]     ; 11.324 ; 11.324 ; Rise       ; KEY[1]          ;
;  LEDR[4]     ; KEY[1]     ; 13.177 ; 13.177 ; Rise       ; KEY[1]          ;
;  LEDR[5]     ; KEY[1]     ; 11.837 ; 11.837 ; Rise       ; KEY[1]          ;
;  LEDR[6]     ; KEY[1]     ; 12.394 ; 12.394 ; Rise       ; KEY[1]          ;
;  LEDR[7]     ; KEY[1]     ; 12.743 ; 12.743 ; Rise       ; KEY[1]          ;
;  LEDR[8]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  LEDR[9]     ; KEY[1]     ; 11.384 ; 11.384 ; Rise       ; KEY[1]          ;
;  LEDR[10]    ; KEY[1]     ; 10.627 ; 10.627 ; Rise       ; KEY[1]          ;
;  LEDR[11]    ; KEY[1]     ; 10.676 ; 10.676 ; Rise       ; KEY[1]          ;
;  LEDR[12]    ; KEY[1]     ; 10.782 ; 10.782 ; Rise       ; KEY[1]          ;
;  LEDR[13]    ; KEY[1]     ; 10.444 ; 10.444 ; Rise       ; KEY[1]          ;
;  LEDR[14]    ; KEY[1]     ; 10.967 ; 10.967 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; writeID_EX:comb_42|opcode_ex[0] ; -4.183 ; -143.975      ;
; KEY[1]                          ; -3.102 ; -2055.528     ;
; CLOCK_50                        ; -2.411 ; -30.119       ;
; clk_div:comb_3|clock_1KHz       ; -1.960 ; -776.664      ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.442  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.507  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.507  ; 0.000         ;
; clk_div:comb_3|clock_100Khz_reg ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.508  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.512  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; KEY[1]                          ; -2.231 ; -175.178      ;
; writeID_EX:comb_42|opcode_ex[0] ; -1.800 ; -53.130       ;
; CLOCK_50                        ; -1.394 ; -1.404        ;
; clk_div:comb_3|clock_100Khz_reg ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_100hz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Hz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_10Khz_reg  ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Khz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1Mhz_reg   ; 0.215  ; 0.000         ;
; clk_div:comb_3|clock_1KHz       ; 1.840  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk_div:comb_3|clock_1KHz       ; -2.000 ; -1623.936     ;
; CLOCK_50                        ; -1.380 ; -77.380       ;
; KEY[1]                          ; -1.222 ; -1514.222     ;
; clk_div:comb_3|clock_100Khz_reg ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_100hz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Hz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_10Khz_reg  ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Khz_reg   ; -0.500 ; -4.000        ;
; clk_div:comb_3|clock_1Mhz_reg   ; -0.500 ; -4.000        ;
; writeID_EX:comb_42|opcode_ex[0] ; 0.500  ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                           ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node               ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+
; -4.183 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.266     ; 4.069      ;
; -4.122 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 4.027      ;
; -4.100 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.989      ;
; -4.087 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.976      ;
; -4.083 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 3.988      ;
; -4.083 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 3.988      ;
; -4.057 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 3.962      ;
; -4.052 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.941      ;
; -4.043 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.260     ; 3.935      ;
; -3.968 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.214     ; 3.857      ;
; -3.964 ; writeID_EX:comb_42|exec_data_1[5]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 3.869      ;
; -3.957 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.260     ; 3.849      ;
; -3.938 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.253     ; 3.834      ;
; -3.935 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.217     ; 3.821      ;
; -3.928 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 3.833      ;
; -3.927 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.231     ; 3.799      ;
; -3.925 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.801      ;
; -3.924 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.812      ;
; -3.910 ; writeID_EX:comb_42|exec_data_1[6]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.246     ; 3.816      ;
; -3.909 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.786      ;
; -3.907 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.265     ; 3.794      ;
; -3.898 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.198     ; 3.803      ;
; -3.897 ; writeID_EX:comb_42|exec_data_1[6]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.217     ; 3.783      ;
; -3.896 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[25] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.208     ; 3.796      ;
; -3.896 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.774      ;
; -3.891 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.277     ; 3.756      ;
; -3.890 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[23] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.284     ; 3.750      ;
; -3.887 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.218     ; 3.772      ;
; -3.885 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.761      ;
; -3.881 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.757      ;
; -3.876 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.754      ;
; -3.874 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[21] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.255     ; 3.763      ;
; -3.868 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.218     ; 3.753      ;
; -3.867 ; writeID_EX:comb_42|exec_data_2[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.236     ; 3.734      ;
; -3.865 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.742      ;
; -3.865 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[21] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.261     ; 3.748      ;
; -3.854 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.259     ; 3.744      ;
; -3.853 ; writeID_EX:comb_42|exec_data_2[20] ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.729      ;
; -3.853 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[23] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.278     ; 3.719      ;
; -3.852 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.198     ; 3.757      ;
; -3.852 ; writeID_EX:comb_42|exec_data_2[22] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.740      ;
; -3.852 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.234     ; 3.721      ;
; -3.852 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.218     ; 3.737      ;
; -3.849 ; writeID_EX:comb_42|exec_data_2[8]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.237     ; 3.715      ;
; -3.848 ; writeID_EX:comb_42|exec_data_2[31] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.264     ; 3.735      ;
; -3.842 ; writeID_EX:comb_42|exec_data_1[2]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.198     ; 3.747      ;
; -3.839 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.214     ; 3.728      ;
; -3.837 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.219     ; 3.721      ;
; -3.837 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.725      ;
; -3.837 ; writeID_EX:comb_42|exec_data_2[20] ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.714      ;
; -3.836 ; writeID_EX:comb_42|exec_data_1[15] ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.218     ; 3.721      ;
; -3.835 ; writeID_EX:comb_42|exec_data_2[12] ; ALU:comb_41|outd2[13] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.222     ; 3.708      ;
; -3.835 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.198     ; 3.740      ;
; -3.834 ; writeID_EX:comb_42|func_ex[2]      ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.705      ;
; -3.832 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.709      ;
; -3.830 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.258     ; 3.714      ;
; -3.829 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.252     ; 3.729      ;
; -3.828 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.274     ; 3.705      ;
; -3.827 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[19] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.265     ; 3.719      ;
; -3.824 ; writeID_EX:comb_42|exec_data_2[31] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.254     ; 3.722      ;
; -3.824 ; writeID_EX:comb_42|exec_data_2[20] ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.712      ;
; -3.823 ; writeID_EX:comb_42|immediate_ex[5] ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.253     ; 3.719      ;
; -3.822 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.231     ; 3.694      ;
; -3.820 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.211     ; 3.712      ;
; -3.819 ; writeID_EX:comb_42|exec_data_2[5]  ; ALU:comb_41|outd2[4]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.280     ; 3.689      ;
; -3.817 ; writeID_EX:comb_42|exec_data_2[19] ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.689      ;
; -3.815 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.234     ; 3.684      ;
; -3.814 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.264     ; 3.702      ;
; -3.813 ; writeID_EX:comb_42|exec_data_2[2]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.214     ; 3.702      ;
; -3.812 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[22] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.264     ; 3.702      ;
; -3.812 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[26] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.220     ; 3.695      ;
; -3.810 ; writeID_EX:comb_42|exec_data_2[10] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.257     ; 3.705      ;
; -3.808 ; writeID_EX:comb_42|exec_data_1[8]  ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.270     ; 3.687      ;
; -3.808 ; writeID_EX:comb_42|exec_data_2[1]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.274     ; 3.676      ;
; -3.808 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.275     ; 3.678      ;
; -3.807 ; writeID_EX:comb_42|exec_data_1[3]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.198     ; 3.712      ;
; -3.806 ; writeID_EX:comb_42|exec_data_1[0]  ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.257     ; 3.700      ;
; -3.804 ; writeID_EX:comb_42|shamt_ex[0]     ; ALU:comb_41|outd2[5]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.270     ; 3.678      ;
; -3.804 ; writeID_EX:comb_42|func_ex[2]      ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.683      ;
; -3.804 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.253     ; 3.703      ;
; -3.803 ; writeID_EX:comb_42|exec_data_2[6]  ; ALU:comb_41|outd2[16] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.678      ;
; -3.802 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.259     ; 3.692      ;
; -3.802 ; writeID_EX:comb_42|exec_data_2[17] ; ALU:comb_41|outd2[22] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.263     ; 3.693      ;
; -3.800 ; writeID_EX:comb_42|exec_data_2[28] ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.284     ; 3.667      ;
; -3.799 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[0]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.231     ; 3.671      ;
; -3.798 ; writeID_EX:comb_42|exec_data_2[12] ; ALU:comb_41|outd2[29] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.229     ; 3.672      ;
; -3.798 ; writeID_EX:comb_42|exec_data_2[27] ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.280     ; 3.665      ;
; -3.797 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[8]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.276     ; 3.668      ;
; -3.797 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[6]  ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.274     ; 3.668      ;
; -3.795 ; writeID_EX:comb_42|exec_data_2[3]  ; ALU:comb_41|outd2[31] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.211     ; 3.687      ;
; -3.795 ; writeID_EX:comb_42|exec_data_2[4]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.274     ; 3.663      ;
; -3.794 ; writeID_EX:comb_42|exec_data_1[7]  ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.245     ; 3.701      ;
; -3.794 ; writeID_EX:comb_42|exec_data_2[19] ; ALU:comb_41|outd2[18] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.258     ; 3.685      ;
; -3.791 ; writeID_EX:comb_42|exec_data_1[4]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.258     ; 3.675      ;
; -3.791 ; writeID_EX:comb_42|exec_data_1[1]  ; ALU:comb_41|outd2[14] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.258     ; 3.675      ;
; -3.788 ; writeID_EX:comb_42|func_ex[0]      ; ALU:comb_41|outd2[20] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.273     ; 3.667      ;
; -3.787 ; writeID_EX:comb_42|exec_data_2[8]  ; ALU:comb_41|outd2[12] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.287     ; 3.651      ;
; -3.787 ; writeID_EX:comb_42|exec_data_2[15] ; ALU:comb_41|outd2[22] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.275     ; 3.666      ;
; -3.787 ; writeID_EX:comb_42|shamt_ex[1]     ; ALU:comb_41|outd2[10] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.279     ; 3.655      ;
; -3.786 ; writeID_EX:comb_42|exec_data_1[15] ; ALU:comb_41|outd2[30] ; KEY[1]       ; writeID_EX:comb_42|opcode_ex[0] ; 0.500        ; -0.247     ; 3.691      ;
+--------+------------------------------------+-----------------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY[1]'                                                                                                                 ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.102 ; writeID_EX:comb_42|exec_data_2[12] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 4.127      ;
; -3.100 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 4.125      ;
; -3.032 ; writeID_EX:comb_42|exec_data_2[12] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 4.052      ;
; -3.028 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 4.048      ;
; -3.005 ; writeID_EX:comb_42|exec_data_2[27] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 4.041      ;
; -3.003 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 4.039      ;
; -2.994 ; writeID_EX:comb_42|exec_data_1[9]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 4.019      ;
; -2.993 ; writeID_EX:comb_42|exec_data_2[13] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 4.023      ;
; -2.992 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 4.017      ;
; -2.991 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 4.021      ;
; -2.985 ; writeID_EX:comb_42|exec_data_2[30] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 4.017      ;
; -2.983 ; writeID_EX:comb_42|exec_data_2[3]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 4.013      ;
; -2.983 ; writeID_EX:comb_42|exec_data_2[30] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 4.015      ;
; -2.981 ; writeID_EX:comb_42|exec_data_2[11] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 4.014      ;
; -2.981 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 4.011      ;
; -2.979 ; writeID_EX:comb_42|exec_data_2[11] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 4.012      ;
; -2.977 ; writeID_EX:comb_42|exec_data_2[12] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.997      ;
; -2.977 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.997      ;
; -2.966 ; writeID_EX:comb_42|exec_data_2[21] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 4.003      ;
; -2.965 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.989      ;
; -2.964 ; writeID_EX:comb_42|exec_data_2[21] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 4.001      ;
; -2.948 ; writeID_EX:comb_42|exec_data_1[30] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.975      ;
; -2.946 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.973      ;
; -2.942 ; writeID_EX:comb_42|exec_data_2[31] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 3.978      ;
; -2.940 ; writeID_EX:comb_42|exec_data_2[31] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.004      ; 3.976      ;
; -2.938 ; writeID_EX:comb_42|exec_data_2[10] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 3.971      ;
; -2.937 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[3] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 3.959      ;
; -2.936 ; writeID_EX:comb_42|exec_data_2[10] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.001      ; 3.969      ;
; -2.935 ; writeID_EX:comb_42|exec_data_2[27] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.966      ;
; -2.935 ; writeID_EX:comb_42|exec_data_2[9]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.960      ;
; -2.934 ; writeID_EX:comb_42|exec_data_1[13] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.959      ;
; -2.933 ; writeID_EX:comb_42|exec_data_2[9]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.958      ;
; -2.933 ; writeID_EX:comb_42|exec_data_1[20] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 3.955      ;
; -2.932 ; writeID_EX:comb_42|exec_data_1[13] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.957      ;
; -2.931 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.962      ;
; -2.931 ; writeID_EX:comb_42|exec_data_1[20] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 3.953      ;
; -2.928 ; writeID_EX:comb_42|exec_data_2[23] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.965      ;
; -2.926 ; writeID_EX:comb_42|exec_data_2[23] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.963      ;
; -2.924 ; writeID_EX:comb_42|exec_data_1[9]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.944      ;
; -2.923 ; writeID_EX:comb_42|exec_data_2[13] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.948      ;
; -2.920 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.940      ;
; -2.919 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.944      ;
; -2.915 ; writeID_EX:comb_42|exec_data_2[30] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.942      ;
; -2.913 ; writeID_EX:comb_42|exec_data_2[3]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.938      ;
; -2.911 ; writeID_EX:comb_42|exec_data_2[11] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.939      ;
; -2.911 ; writeID_EX:comb_42|exec_data_2[30] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.938      ;
; -2.909 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.934      ;
; -2.907 ; writeID_EX:comb_42|exec_data_2[11] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.935      ;
; -2.896 ; writeID_EX:comb_42|exec_data_2[21] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.928      ;
; -2.893 ; writeID_EX:comb_42|exec_data_2[29] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.925      ;
; -2.892 ; writeID_EX:comb_42|exec_data_2[21] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.924      ;
; -2.891 ; writeID_EX:comb_42|exec_data_2[12] ; lcd_display_address[5] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.911      ;
; -2.891 ; writeID_EX:comb_42|exec_data_2[29] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.923      ;
; -2.890 ; writeID_EX:comb_42|exec_data_2[12] ; pc[5]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.910      ;
; -2.886 ; writeID_EX:comb_42|exec_data_1[11] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.910      ;
; -2.884 ; writeID_EX:comb_42|exec_data_1[11] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.908      ;
; -2.883 ; writeID_EX:comb_42|exec_data_2[14] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.913      ;
; -2.881 ; writeID_EX:comb_42|exec_data_2[14] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.002     ; 3.911      ;
; -2.881 ; writeID_EX:comb_42|exec_data_2[22] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.918      ;
; -2.880 ; writeID_EX:comb_42|exec_data_2[27] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.911      ;
; -2.880 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.911      ;
; -2.879 ; writeID_EX:comb_42|exec_data_2[22] ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.916      ;
; -2.878 ; writeID_EX:comb_42|exec_data_1[4]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 3.921      ;
; -2.878 ; writeID_EX:comb_42|exec_data_1[30] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 3.900      ;
; -2.876 ; writeID_EX:comb_42|exec_data_1[4]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 3.919      ;
; -2.876 ; writeID_EX:comb_42|exec_data_1[5]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 3.919      ;
; -2.874 ; writeID_EX:comb_42|exec_data_1[30] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.010     ; 3.896      ;
; -2.874 ; writeID_EX:comb_42|exec_data_1[5]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 3.917      ;
; -2.872 ; writeID_EX:comb_42|exec_data_2[31] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.903      ;
; -2.869 ; writeID_EX:comb_42|exec_data_1[9]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.889      ;
; -2.869 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.889      ;
; -2.868 ; writeID_EX:comb_42|exec_data_2[13] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.893      ;
; -2.868 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.893      ;
; -2.868 ; writeID_EX:comb_42|exec_data_2[27] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.003      ; 3.903      ;
; -2.868 ; writeID_EX:comb_42|exec_data_2[10] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.896      ;
; -2.868 ; writeID_EX:comb_42|exec_data_2[31] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.899      ;
; -2.865 ; writeID_EX:comb_42|exec_data_2[12] ; pc[9]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.890      ;
; -2.865 ; writeID_EX:comb_42|exec_data_2[9]  ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.885      ;
; -2.864 ; writeID_EX:comb_42|exec_data_1[13] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.884      ;
; -2.864 ; writeID_EX:comb_42|exec_data_2[10] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.892      ;
; -2.863 ; writeID_EX:comb_42|exec_data_1[20] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 3.880      ;
; -2.861 ; writeID_EX:comb_42|exec_data_2[9]  ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.881      ;
; -2.860 ; writeID_EX:comb_42|exec_data_1[13] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.012     ; 3.880      ;
; -2.860 ; writeID_EX:comb_42|exec_data_2[30] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.887      ;
; -2.860 ; writeID_EX:comb_42|exec_data_2[30] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.887      ;
; -2.859 ; writeID_EX:comb_42|exec_data_1[20] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.015     ; 3.876      ;
; -2.858 ; writeID_EX:comb_42|exec_data_2[3]  ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.883      ;
; -2.858 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.007     ; 3.883      ;
; -2.858 ; writeID_EX:comb_42|exec_data_2[23] ; pc[6]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.890      ;
; -2.857 ; writeID_EX:comb_42|exec_data_1[9]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.008     ; 3.881      ;
; -2.856 ; writeID_EX:comb_42|exec_data_2[11] ; pc[7]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.884      ;
; -2.856 ; writeID_EX:comb_42|exec_data_2[11] ; lcd_display_address[7] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.004     ; 3.884      ;
; -2.856 ; writeID_EX:comb_42|exec_data_2[13] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 3.885      ;
; -2.854 ; writeID_EX:comb_42|exec_data_2[23] ; lcd_display_address[6] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.000      ; 3.886      ;
; -2.848 ; writeID_EX:comb_42|exec_data_2[30] ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.001     ; 3.879      ;
; -2.847 ; writeID_EX:comb_42|exec_data_1[2]  ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 3.890      ;
; -2.847 ; writeID_EX:comb_42|exec_data_2[28] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.005     ; 3.874      ;
; -2.846 ; writeID_EX:comb_42|exec_data_2[25] ; pc[2]                  ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.005      ; 3.883      ;
; -2.846 ; writeID_EX:comb_42|exec_data_2[3]  ; lcd_display_address[4] ; KEY[1]       ; KEY[1]      ; 1.000        ; -0.003     ; 3.875      ;
; -2.845 ; writeID_EX:comb_42|exec_data_1[2]  ; lcd_display_address[2] ; KEY[1]       ; KEY[1]      ; 1.000        ; 0.011      ; 3.888      ;
+--------+------------------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                       ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.411 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.485     ; 1.958      ;
; -2.403 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.461     ; 1.974      ;
; -2.400 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.945      ;
; -2.398 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.943      ;
; -2.392 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.961      ;
; -2.390 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.959      ;
; -2.382 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.927      ;
; -2.380 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.477     ; 1.935      ;
; -2.369 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.922      ;
; -2.368 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.937      ;
; -2.367 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.920      ;
; -2.352 ; q[28]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.903      ;
; -2.348 ; q[28]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.899      ;
; -2.347 ; q[28]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.898      ;
; -2.345 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.898      ;
; -2.344 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.464     ; 1.912      ;
; -2.343 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.485     ; 1.890      ;
; -2.334 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.461     ; 1.905      ;
; -2.333 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.899      ;
; -2.332 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.877      ;
; -2.331 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.897      ;
; -2.330 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.875      ;
; -2.323 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.892      ;
; -2.321 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.890      ;
; -2.314 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.859      ;
; -2.309 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.875      ;
; -2.299 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.868      ;
; -2.277 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.830      ;
; -2.276 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.464     ; 1.844      ;
; -2.266 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.817      ;
; -2.266 ; q[24]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.817      ;
; -2.265 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.831      ;
; -2.264 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.815      ;
; -2.263 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.829      ;
; -2.262 ; q[24]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.813      ;
; -2.261 ; q[24]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.812      ;
; -2.249 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.477     ; 1.804      ;
; -2.248 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.793      ;
; -2.248 ; q[21]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.799      ;
; -2.245 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.464     ; 1.813      ;
; -2.244 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.789      ;
; -2.241 ; q[6]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.807      ;
; -2.238 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.791      ;
; -2.236 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.789      ;
; -2.234 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.800      ;
; -2.232 ; q[25]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.777      ;
; -2.232 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.798      ;
; -2.227 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.780      ;
; -2.224 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.793      ;
; -2.220 ; q[16]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.486     ; 1.766      ;
; -2.216 ; q[16]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.486     ; 1.762      ;
; -2.216 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.767      ;
; -2.215 ; q[16]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.486     ; 1.761      ;
; -2.214 ; q[18]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.767      ;
; -2.214 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.765      ;
; -2.211 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.777      ;
; -2.207 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.485     ; 1.754      ;
; -2.205 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.464     ; 1.773      ;
; -2.201 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.754      ;
; -2.198 ; q[17]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.749      ;
; -2.196 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.741      ;
; -2.194 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.739      ;
; -2.194 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.760      ;
; -2.192 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.758      ;
; -2.191 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.485     ; 1.738      ;
; -2.180 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.733      ;
; -2.180 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.725      ;
; -2.180 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.725      ;
; -2.179 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.745      ;
; -2.178 ; q[1]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.723      ;
; -2.178 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.723      ;
; -2.176 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.721      ;
; -2.175 ; q[27]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.741      ;
; -2.171 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.737      ;
; -2.169 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.720      ;
; -2.167 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.718      ;
; -2.165 ; q[2]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.731      ;
; -2.164 ; q[29]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.709      ;
; -2.157 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.702      ;
; -2.156 ; q[20]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.486     ; 1.702      ;
; -2.155 ; q[30]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[3] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.724      ;
; -2.152 ; q[20]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.486     ; 1.698      ;
; -2.151 ; q[9]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.481     ; 1.702      ;
; -2.151 ; q[20]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.486     ; 1.697      ;
; -2.144 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.713      ;
; -2.140 ; q[26]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.463     ; 1.709      ;
; -2.139 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.485     ; 1.686      ;
; -2.139 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.705      ;
; -2.135 ; q[31]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.466     ; 1.701      ;
; -2.132 ; q[8]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.677      ;
; -2.128 ; q[23]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.477     ; 1.683      ;
; -2.128 ; q[8]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.673      ;
; -2.128 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[2] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.673      ;
; -2.127 ; q[8]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[0] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.672      ;
; -2.126 ; q[5]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[1] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.671      ;
; -2.125 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.670      ;
; -2.124 ; q[7]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.485     ; 1.671      ;
; -2.121 ; q[3]      ; LCD_Display:comb_2164|DATA_BUS_VALUE[5] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.487     ; 1.666      ;
; -2.121 ; q[22]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[4] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.674      ;
; -2.118 ; q[13]     ; LCD_Display:comb_2164|DATA_BUS_VALUE[6] ; KEY[1]       ; CLOCK_50    ; 1.000        ; -1.479     ; 1.671      ;
+--------+-----------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                            ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                                                                                         ; Launch Clock ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+
; -1.960 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.662     ; 1.297      ;
; -1.950 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.693     ; 1.256      ;
; -1.940 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.687     ; 1.252      ;
; -1.939 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.701     ; 1.237      ;
; -1.937 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.683     ; 1.253      ;
; -1.937 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.701     ; 1.235      ;
; -1.935 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.680     ; 1.254      ;
; -1.934 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.678     ; 1.255      ;
; -1.929 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.678     ; 1.250      ;
; -1.925 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.694     ; 1.230      ;
; -1.925 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.683     ; 1.241      ;
; -1.921 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.241      ;
; -1.920 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.694     ; 1.225      ;
; -1.920 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.677     ; 1.242      ;
; -1.920 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.677     ; 1.242      ;
; -1.915 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.678     ; 1.236      ;
; -1.915 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.688     ; 1.226      ;
; -1.912 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.232      ;
; -1.911 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg6   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.687     ; 1.223      ;
; -1.908 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.700     ; 1.207      ;
; -1.906 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.676     ; 1.229      ;
; -1.901 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.667     ; 1.233      ;
; -1.895 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.684     ; 1.210      ;
; -1.894 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.667     ; 1.226      ;
; -1.890 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.676     ; 1.213      ;
; -1.890 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.677     ; 1.212      ;
; -1.889 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.706     ; 1.182      ;
; -1.888 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.208      ;
; -1.887 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.675     ; 1.211      ;
; -1.887 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.678     ; 1.208      ;
; -1.886 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.674     ; 1.211      ;
; -1.884 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.675     ; 1.208      ;
; -1.883 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.672     ; 1.210      ;
; -1.883 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.678     ; 1.204      ;
; -1.881 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.672     ; 1.208      ;
; -1.880 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.683     ; 1.196      ;
; -1.880 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.706     ; 1.173      ;
; -1.880 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg8   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.686     ; 1.193      ;
; -1.878 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.681     ; 1.196      ;
; -1.877 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.699     ; 1.177      ;
; -1.877 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.675     ; 1.201      ;
; -1.876 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.196      ;
; -1.874 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.674     ; 1.199      ;
; -1.873 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.705     ; 1.167      ;
; -1.872 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.671     ; 1.200      ;
; -1.872 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.675     ; 1.196      ;
; -1.871 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.191      ;
; -1.871 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.682     ; 1.188      ;
; -1.871 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.706     ; 1.164      ;
; -1.870 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.678     ; 1.191      ;
; -1.869 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.189      ;
; -1.869 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.676     ; 1.192      ;
; -1.868 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.684     ; 1.183      ;
; -1.867 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a9~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.667     ; 1.199      ;
; -1.866 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.673     ; 1.192      ;
; -1.866 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.699     ; 1.166      ;
; -1.865 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.692     ; 1.172      ;
; -1.864 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.681     ; 1.182      ;
; -1.864 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.674     ; 1.189      ;
; -1.864 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.689     ; 1.174      ;
; -1.864 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a5~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.683     ; 1.180      ;
; -1.863 ; pc[5]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg5  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.673     ; 1.189      ;
; -1.863 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.684     ; 1.178      ;
; -1.862 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg7   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.673     ; 1.188      ;
; -1.861 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg4   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.677     ; 1.183      ;
; -1.860 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.680     ; 1.179      ;
; -1.859 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.672     ; 1.186      ;
; -1.859 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.673     ; 1.185      ;
; -1.859 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a20~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.674     ; 1.184      ;
; -1.859 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a3~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.701     ; 1.157      ;
; -1.858 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.676     ; 1.181      ;
; -1.856 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.696     ; 1.159      ;
; -1.855 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a25~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.676     ; 1.178      ;
; -1.855 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg0   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.689     ; 1.165      ;
; -1.854 ; pc[1]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg1  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.674     ; 1.179      ;
; -1.854 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg9  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.688     ; 1.165      ;
; -1.854 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.688     ; 1.165      ;
; -1.853 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.673     ; 1.179      ;
; -1.852 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.698     ; 1.153      ;
; -1.851 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.699     ; 1.151      ;
; -1.851 ; pc[7]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg7  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.672     ; 1.178      ;
; -1.851 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.684     ; 1.166      ;
; -1.850 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a0~porta_address_reg3   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.686     ; 1.163      ;
; -1.848 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.671     ; 1.176      ;
; -1.848 ; pc[9]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg9   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.692     ; 1.155      ;
; -1.847 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a15~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.688     ; 1.158      ;
; -1.846 ; pc[4]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg4  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.677     ; 1.168      ;
; -1.846 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.681     ; 1.164      ;
; -1.846 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.674     ; 1.171      ;
; -1.846 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a6~porta_address_reg2   ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.692     ; 1.153      ;
; -1.844 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.679     ; 1.164      ;
; -1.843 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a21~porta_address_reg10 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.694     ; 1.148      ;
; -1.842 ; pc[2]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg2  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.680     ; 1.161      ;
; -1.841 ; pc[8]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.675     ; 1.165      ;
; -1.840 ; pc[11]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg11 ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.675     ; 1.164      ;
; -1.840 ; pc[6]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a14~porta_address_reg6  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.672     ; 1.167      ;
; -1.838 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.684     ; 1.153      ;
; -1.836 ; pc[3]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a12~porta_address_reg3  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.677     ; 1.158      ;
; -1.836 ; pc[10]    ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a7~porta_address_reg10  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.670     ; 1.165      ;
; -1.835 ; pc[0]     ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a11~porta_address_reg0  ; KEY[1]       ; clk_div:comb_3|clock_1KHz ; 1.000        ; -1.672     ; 1.162      ;
+--------+-----------+-----------------------------------------------------------------------------------------------------------------+--------------+---------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                            ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.442 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.590      ;
; 0.506 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.506 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.526      ;
; 0.507 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.559 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.473      ;
; 0.630 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.402      ;
; 0.632 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.400      ;
; 0.634 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.507 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.509 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.520 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.512      ;
; 0.521 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.511      ;
; 0.560 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.472      ;
; 0.634 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.634 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.398      ;
; 0.635 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.397      ;
; 0.665 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.507 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.510 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.510 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.625 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.626 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                  ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.512 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.557 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.475      ;
; 0.628 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.628 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.404      ;
; 0.629 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                  ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.508 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.508 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.522      ;
; 0.625 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.407      ;
; 0.627 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.405      ;
; 0.629 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.629 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.403      ;
; 0.665 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.512 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.520      ;
; 0.517 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.517 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.515      ;
; 0.519 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.513      ;
; 0.554 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.478      ;
; 0.555 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.477      ;
; 0.636 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.396      ;
; 0.637 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.395      ;
; 0.665 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY[1]'                                                                                                                                            ;
+--------+---------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.231 ; writeID_EX:comb_42|opcode_ex[0] ; writeEX_MEM:comb_40|opcode_wb[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.136      ; 1.198      ;
; -1.966 ; writeID_EX:comb_42|opcode_ex[0] ; pc[25]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.438      ;
; -1.965 ; writeID_EX:comb_42|opcode_ex[0] ; pc[18]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.439      ;
; -1.963 ; writeID_EX:comb_42|opcode_ex[0] ; pc[17]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.441      ;
; -1.961 ; writeID_EX:comb_42|opcode_ex[0] ; pc[24]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.443      ;
; -1.961 ; writeID_EX:comb_42|opcode_ex[0] ; pc[28]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.443      ;
; -1.857 ; writeID_EX:comb_42|opcode_ex[0] ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.132      ; 1.568      ;
; -1.838 ; writeID_EX:comb_42|opcode_ex[0] ; pc[27]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.566      ;
; -1.833 ; writeID_EX:comb_42|opcode_ex[0] ; pc[19]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.571      ;
; -1.833 ; writeID_EX:comb_42|opcode_ex[0] ; pc[29]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.111      ; 1.571      ;
; -1.815 ; writeID_EX:comb_42|opcode_ex[0] ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.132      ; 1.610      ;
; -1.781 ; writeID_EX:comb_42|opcode_ex[0] ; pc[12]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.130      ; 1.642      ;
; -1.755 ; writeID_EX:comb_42|opcode_ex[0] ; pc[31]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.648      ;
; -1.754 ; writeID_EX:comb_42|opcode_ex[0] ; pc[16]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.649      ;
; -1.754 ; writeID_EX:comb_42|opcode_ex[0] ; pc[22]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.649      ;
; -1.752 ; writeID_EX:comb_42|opcode_ex[0] ; pc[20]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.651      ;
; -1.752 ; writeID_EX:comb_42|opcode_ex[0] ; pc[26]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.651      ;
; -1.752 ; writeID_EX:comb_42|opcode_ex[0] ; pc[30]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.651      ;
; -1.748 ; writeID_EX:comb_42|opcode_ex[0] ; pc[21]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.655      ;
; -1.731 ; writeID_EX:comb_42|opcode_ex[0] ; writeEX_MEM:comb_40|opcode_wb[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.136      ; 1.198      ;
; -1.714 ; writeID_EX:comb_42|opcode_ex[0] ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.706      ;
; -1.699 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.132      ; 1.726      ;
; -1.691 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.729      ;
; -1.689 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.132      ; 1.736      ;
; -1.689 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.731      ;
; -1.687 ; writeID_EX:comb_42|opcode_ex[0] ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.132      ; 1.738      ;
; -1.680 ; writeID_EX:comb_42|opcode_ex[0] ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.126      ; 1.739      ;
; -1.641 ; writeID_EX:comb_42|opcode_ex[0] ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.129      ; 1.781      ;
; -1.628 ; writeID_EX:comb_42|opcode_ex[0] ; pc[23]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.110      ; 1.775      ;
; -1.623 ; writeID_EX:comb_42|opcode_ex[0] ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.797      ;
; -1.620 ; writeID_EX:comb_42|opcode_ex[0] ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.800      ;
; -1.620 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.800      ;
; -1.605 ; writeID_EX:comb_42|opcode_ex[0] ; pc[15]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.815      ;
; -1.590 ; writeID_EX:comb_42|opcode_ex[0] ; pc[14]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.830      ;
; -1.571 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|controller[0] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 1.828      ;
; -1.550 ; writeID_EX:comb_42|opcode_ex[0] ; pc[11]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.870      ;
; -1.541 ; writeID_EX:comb_42|opcode_ex[0] ; pc[13]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 1.879      ;
; -1.513 ; writeID_EX:comb_42|opcode_ex[0] ; pc[4]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.131      ; 1.911      ;
; -1.474 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[3]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.129      ; 1.948      ;
; -1.466 ; writeID_EX:comb_42|opcode_ex[0] ; pc[25]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.438      ;
; -1.465 ; writeID_EX:comb_42|opcode_ex[0] ; pc[18]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.439      ;
; -1.463 ; writeID_EX:comb_42|opcode_ex[0] ; pc[17]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.441      ;
; -1.461 ; writeID_EX:comb_42|opcode_ex[0] ; pc[24]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.443      ;
; -1.461 ; writeID_EX:comb_42|opcode_ex[0] ; pc[28]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.443      ;
; -1.412 ; writeID_EX:comb_42|opcode_ex[0] ; pc[7]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.127      ; 2.008      ;
; -1.384 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[1]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.131      ; 2.040      ;
; -1.357 ; writeID_EX:comb_42|opcode_ex[0] ; pc[9]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.132      ; 1.568      ;
; -1.350 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[4]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.131      ; 2.074      ;
; -1.338 ; writeID_EX:comb_42|opcode_ex[0] ; pc[27]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.566      ;
; -1.334 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[15] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.065      ;
; -1.333 ; writeID_EX:comb_42|opcode_ex[0] ; pc[19]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.571      ;
; -1.333 ; writeID_EX:comb_42|opcode_ex[0] ; pc[29]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.111      ; 1.571      ;
; -1.315 ; writeID_EX:comb_42|opcode_ex[0] ; pc[0]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.132      ; 1.610      ;
; -1.303 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|rd[4]         ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.096      ;
; -1.281 ; writeID_EX:comb_42|opcode_ex[0] ; pc[12]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.130      ; 1.642      ;
; -1.255 ; writeID_EX:comb_42|opcode_ex[0] ; pc[31]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.648      ;
; -1.254 ; writeID_EX:comb_42|opcode_ex[0] ; pc[16]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.649      ;
; -1.254 ; writeID_EX:comb_42|opcode_ex[0] ; pc[22]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.649      ;
; -1.252 ; writeID_EX:comb_42|opcode_ex[0] ; pc[20]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.651      ;
; -1.252 ; writeID_EX:comb_42|opcode_ex[0] ; pc[26]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.651      ;
; -1.252 ; writeID_EX:comb_42|opcode_ex[0] ; pc[30]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.651      ;
; -1.248 ; writeID_EX:comb_42|opcode_ex[0] ; pc[21]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.655      ;
; -1.241 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[7]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.158      ;
; -1.241 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[8]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.158      ;
; -1.241 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[5]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.158      ;
; -1.241 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[4]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.158      ;
; -1.237 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[14] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.162      ;
; -1.215 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|address[4]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.184      ;
; -1.215 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|address[5]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.184      ;
; -1.214 ; writeID_EX:comb_42|opcode_ex[0] ; pc[10]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.706      ;
; -1.212 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|address[2]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.187      ;
; -1.209 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|rd[1]         ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.130      ; 2.214      ;
; -1.208 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|address[6]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.191      ;
; -1.208 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|address[8]    ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.191      ;
; -1.199 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[0]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.132      ; 1.726      ;
; -1.192 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|opcode[2]     ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.109      ; 2.210      ;
; -1.192 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|opcode[1]     ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.109      ; 2.210      ;
; -1.192 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|opcode[0]     ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.109      ; 2.210      ;
; -1.191 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[5]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.729      ;
; -1.190 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|opcode[3]     ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.109      ; 2.212      ;
; -1.189 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[2]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.132      ; 1.736      ;
; -1.189 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[7]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.731      ;
; -1.188 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|opcode[4]     ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.109      ; 2.214      ;
; -1.187 ; writeID_EX:comb_42|opcode_ex[0] ; pc[2]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.132      ; 1.738      ;
; -1.180 ; writeID_EX:comb_42|opcode_ex[0] ; pc[8]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.126      ; 1.739      ;
; -1.174 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|rs[4]         ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.225      ;
; -1.165 ; writeID_EX:comb_42|opcode_ex[0] ; pc[1]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.126      ; 2.254      ;
; -1.141 ; writeID_EX:comb_42|opcode_ex[0] ; pc[3]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.129      ; 1.781      ;
; -1.130 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[9]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.107      ; 2.270      ;
; -1.129 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[12] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.107      ; 2.271      ;
; -1.129 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[13] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.107      ; 2.271      ;
; -1.129 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[0]  ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.107      ; 2.271      ;
; -1.128 ; writeID_EX:comb_42|opcode_ex[0] ; pc[23]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.110      ; 1.775      ;
; -1.125 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|immediate[10] ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.107      ; 2.275      ;
; -1.123 ; writeID_EX:comb_42|opcode_ex[0] ; pc[6]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.797      ;
; -1.120 ; writeID_EX:comb_42|opcode_ex[0] ; pc[5]                            ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.800      ;
; -1.120 ; writeID_EX:comb_42|opcode_ex[0] ; lcd_display_address[6]           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.800      ;
; -1.105 ; writeID_EX:comb_42|opcode_ex[0] ; pc[15]                           ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; -0.500       ; 3.127      ; 1.815      ;
; -1.102 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|rt[4]         ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.106      ; 2.297      ;
; -1.094 ; writeID_EX:comb_42|opcode_ex[0] ; writeIF_ID:comb_43|rd[2]         ; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]      ; 0.000        ; 3.129      ; 2.328      ;
+--------+---------------------------------+----------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'writeID_EX:comb_42|opcode_ex[0]'                                                                                                                            ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node               ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.800 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.976      ; 1.317      ;
; -1.770 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.946      ; 1.317      ;
; -1.727 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.903      ; 1.317      ;
; -1.697 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.873      ; 1.317      ;
; -1.685 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.996      ; 1.452      ;
; -1.674 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.936      ; 1.403      ;
; -1.612 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.923      ; 1.452      ;
; -1.606 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.991      ; 1.526      ;
; -1.604 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.947      ; 1.484      ;
; -1.601 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.863      ; 1.403      ;
; -1.585 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.990      ; 1.546      ;
; -1.570 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.930      ; 1.501      ;
; -1.570 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.926      ; 1.497      ;
; -1.564 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.991      ; 1.568      ;
; -1.551 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.920      ; 1.510      ;
; -1.533 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.918      ; 1.526      ;
; -1.531 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.874      ; 1.484      ;
; -1.530 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.939      ; 1.550      ;
; -1.512 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.917      ; 1.546      ;
; -1.497 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.857      ; 1.501      ;
; -1.497 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.853      ; 1.497      ;
; -1.491 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.918      ; 1.568      ;
; -1.478 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.847      ; 1.510      ;
; -1.464 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.991      ; 1.668      ;
; -1.462 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.943      ; 1.622      ;
; -1.457 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.866      ; 1.550      ;
; -1.456 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.935      ; 1.620      ;
; -1.453 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.916      ; 1.604      ;
; -1.437 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.924      ; 1.628      ;
; -1.417 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.932      ; 1.656      ;
; -1.411 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.927      ; 1.657      ;
; -1.401 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.944      ; 1.684      ;
; -1.391 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.918      ; 1.668      ;
; -1.389 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.870      ; 1.622      ;
; -1.387 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.985      ; 1.739      ;
; -1.386 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.939      ; 1.694      ;
; -1.383 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.862      ; 1.620      ;
; -1.380 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.843      ; 1.604      ;
; -1.371 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.929      ; 1.699      ;
; -1.368 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.992      ; 1.765      ;
; -1.364 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.851      ; 1.628      ;
; -1.359 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.941      ; 1.723      ;
; -1.344 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.859      ; 1.656      ;
; -1.343 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.980      ; 1.778      ;
; -1.338 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.854      ; 1.657      ;
; -1.328 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.871      ; 1.684      ;
; -1.323 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.940      ; 1.758      ;
; -1.314 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[28] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.912      ; 1.739      ;
; -1.313 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[17] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.866      ; 1.694      ;
; -1.300 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.976      ; 1.317      ;
; -1.298 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[19] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.856      ; 1.699      ;
; -1.295 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[25] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.919      ; 1.765      ;
; -1.294 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.921      ; 1.768      ;
; -1.286 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[18] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.868      ; 1.723      ;
; -1.270 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.946      ; 1.317      ;
; -1.270 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[26] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.907      ; 1.778      ;
; -1.264 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.983      ; 1.860      ;
; -1.250 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[9]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.867      ; 1.758      ;
; -1.233 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.936      ; 1.844      ;
; -1.227 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.903      ; 1.317      ;
; -1.223 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.924      ; 1.842      ;
; -1.221 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[10] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.848      ; 1.768      ;
; -1.197 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[3]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.873      ; 1.317      ;
; -1.196 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.926      ; 1.871      ;
; -1.191 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[29] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.910      ; 1.860      ;
; -1.185 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.996      ; 1.452      ;
; -1.177 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[16] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.937      ; 1.901      ;
; -1.174 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.936      ; 1.403      ;
; -1.160 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[22] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.863      ; 1.844      ;
; -1.150 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[20] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.851      ; 1.842      ;
; -1.123 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[12] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.853      ; 1.871      ;
; -1.112 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[31] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.923      ; 1.452      ;
; -1.106 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.991      ; 1.526      ;
; -1.104 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.947      ; 1.484      ;
; -1.104 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[16] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 0.000        ; 2.864      ; 1.901      ;
; -1.101 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[14] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.863      ; 1.403      ;
; -1.085 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.990      ; 1.546      ;
; -1.070 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.930      ; 1.501      ;
; -1.070 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.926      ; 1.497      ;
; -1.064 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.991      ; 1.568      ;
; -1.051 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.920      ; 1.510      ;
; -1.033 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[2]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.918      ; 1.526      ;
; -1.031 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[30] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.874      ; 1.484      ;
; -1.030 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.939      ; 1.550      ;
; -1.012 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[13] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.917      ; 1.546      ;
; -0.997 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[5]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.857      ; 1.501      ;
; -0.997 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[6]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.853      ; 1.497      ;
; -0.991 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[15] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.918      ; 1.568      ;
; -0.978 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[7]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.847      ; 1.510      ;
; -0.964 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.991      ; 1.668      ;
; -0.962 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.943      ; 1.622      ;
; -0.957 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[21] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.866      ; 1.550      ;
; -0.956 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd1[0]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.935      ; 1.620      ;
; -0.953 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[23] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.916      ; 1.604      ;
; -0.937 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[8]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.924      ; 1.628      ;
; -0.917 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[27] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.932      ; 1.656      ;
; -0.911 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[4]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.927      ; 1.657      ;
; -0.901 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[11] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.944      ; 1.684      ;
; -0.891 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[24] ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.918      ; 1.668      ;
; -0.889 ; writeID_EX:comb_42|opcode_ex[0] ; ALU:comb_41|outd2[1]  ; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; -0.500       ; 2.870      ; 1.622      ;
+--------+---------------------------------+-----------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                           ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.394 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 1.673      ; 0.572      ;
; -0.894 ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_1KHz                        ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; -0.500       ; 1.673      ; 0.572      ;
; -0.008 ; clk_div:comb_3|clock_100hz_int                   ; clk_div:comb_3|clock_100hz_reg                   ; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50    ; 0.000        ; 0.250      ; 0.394      ;
; -0.002 ; clk_div:comb_3|clock_1Khz_int                    ; clk_div:comb_3|clock_1Khz_reg                    ; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50    ; 0.000        ; 0.253      ; 0.403      ;
; 0.081  ; clk_div:comb_3|clock_10Hz_int                    ; clk_div:comb_3|clock_10Hz_reg                    ; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50    ; 0.000        ; 0.316      ; 0.549      ;
; 0.084  ; clk_div:comb_3|clock_10Khz_int                   ; clk_div:comb_3|clock_10Khz_reg                   ; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50    ; 0.000        ; 0.165      ; 0.401      ;
; 0.127  ; clk_div:comb_3|clock_1Hz_int                     ; clk_div:comb_3|clock_1Hz_reg                     ; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50    ; 0.000        ; 0.266      ; 0.545      ;
; 0.142  ; clk_div:comb_3|clock_100Khz_int                  ; clk_div:comb_3|clock_100Khz_reg                  ; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50    ; 0.000        ; 0.254      ; 0.548      ;
; 0.215  ; LCD_Display:comb_2164|next_command.RESET2        ; LCD_Display:comb_2164|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|next_command.RESET3        ; LCD_Display:comb_2164|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|next_command.FUNC_SET      ; LCD_Display:comb_2164|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|next_command.MODE_SET      ; LCD_Display:comb_2164|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|LCD_EN                     ; LCD_Display:comb_2164|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|LCD_RS                     ; LCD_Display:comb_2164|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.246  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|count_1Mhz[6]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; LCD_Display:comb_2164|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.253  ; LCD_Display:comb_2164|state.LINE2                ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.405      ;
; 0.264  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.416      ;
; 0.290  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.442      ;
; 0.292  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.RESET2        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.444      ;
; 0.293  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.293  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.445      ;
; 0.296  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.448      ;
; 0.297  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.449      ;
; 0.297  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.449      ;
; 0.298  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.450      ;
; 0.298  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.450      ;
; 0.299  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.451      ;
; 0.302  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.454      ;
; 0.302  ; LCD_Display:comb_2164|state.RETURN_HOME          ; LCD_Display:comb_2164|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.454      ;
; 0.319  ; LCD_Display:comb_2164|next_command.RESET3        ; LCD_Display:comb_2164|state.RESET3               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.320  ; LCD_Display:comb_2164|next_command.FUNC_SET      ; LCD_Display:comb_2164|state.FUNC_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.472      ;
; 0.330  ; LCD_Display:comb_2164|next_command.Print_String  ; LCD_Display:comb_2164|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.482      ;
; 0.333  ; LCD_Display:comb_2164|next_command.RETURN_HOME   ; LCD_Display:comb_2164|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.485      ;
; 0.354  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.506      ;
; 0.357  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.360  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; LCD_Display:comb_2164|CHAR_COUNT[0]              ; LCD_Display:comb_2164|CHAR_COUNT[0]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; LCD_Display:comb_2164|state.RESET3               ; LCD_Display:comb_2164|next_command.FUNC_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; LCD_Display:comb_2164|CHAR_COUNT[1]              ; LCD_Display:comb_2164|CHAR_COUNT[1]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; clk_div:comb_3|count_1Mhz[1]                     ; clk_div:comb_3|count_1Mhz[1]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; clk_div:comb_3|count_1Mhz[4]                     ; clk_div:comb_3|count_1Mhz[4]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_2164|state.DISPLAY_OFF          ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; LCD_Display:comb_2164|state.DISPLAY_ON           ; LCD_Display:comb_2164|next_command.MODE_SET      ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; clk_div:comb_3|count_1Mhz[6]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ; LCD_Display:comb_2164|state.DISPLAY_ON           ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LCD_Display:comb_2164|state.FUNC_SET             ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371  ; LCD_Display:comb_2164|next_command.LINE2         ; LCD_Display:comb_2164|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|count_1Mhz[5]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; clk_div:comb_3|count_1Mhz[5]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|next_command.RETURN_HOME   ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376  ; LCD_Display:comb_2164|state.RETURN_HOME          ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.377  ; clk_div:comb_3|count_1Mhz[0]                     ; clk_div:comb_3|count_1Mhz[0]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|next_command.LINE2         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; clk_div:comb_3|count_1Mhz[2]                     ; clk_div:comb_3|count_1Mhz[2]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380  ; clk_div:comb_3|count_1Mhz[3]                     ; clk_div:comb_3|count_1Mhz[3]                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; LCD_Display:comb_2164|CHAR_COUNT[2]              ; LCD_Display:comb_2164|CHAR_COUNT[2]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.381  ; LCD_Display:comb_2164|state.Print_String         ; LCD_Display:comb_2164|next_command.Print_String  ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; LCD_Display:comb_2164|CHAR_COUNT[3]              ; LCD_Display:comb_2164|CHAR_COUNT[3]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.382  ; LCD_Display:comb_2164|CHAR_COUNT[4]              ; LCD_Display:comb_2164|CHAR_COUNT[4]              ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.534      ;
; 0.386  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.RETURN_HOME          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.388  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.LINE2                ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.390  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.Print_String         ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.542      ;
; 0.394  ; LCD_Display:comb_2164|state.DROP_LCD_EN          ; LCD_Display:comb_2164|LCD_RS                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.403  ; LCD_Display:comb_2164|next_command.RESET2        ; LCD_Display:comb_2164|state.RESET2               ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.555      ;
; 0.404  ; LCD_Display:comb_2164|next_command.MODE_SET      ; LCD_Display:comb_2164|state.MODE_SET             ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.556      ;
; 0.410  ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.562      ;
; 0.430  ; clk_div:comb_3|clock_1Mhz_int                    ; clk_div:comb_3|clock_1Mhz_reg                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.582      ;
; 0.431  ; LCD_Display:comb_2164|state.HOLD                 ; LCD_Display:comb_2164|state.DISPLAY_OFF          ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.583      ;
; 0.441  ; clk_div:comb_3|count_1Mhz[3]                     ; clk_div:comb_3|clock_1Mhz_int                    ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.593      ;
; 0.451  ; LCD_Display:comb_2164|state.RESET2               ; LCD_Display:comb_2164|next_command.RESET3        ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.464  ; LCD_Display:comb_2164|state.DROP_LCD_EN          ; LCD_Display:comb_2164|state.HOLD                 ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; 0.000      ; 0.616      ;
; 0.488  ; LCD_Display:comb_2164|CLK_400HZ_Enable           ; LCD_Display:comb_2164|LCD_EN                     ; CLOCK_50                        ; CLOCK_50    ; 0.000        ; -0.002     ; 0.638      ;
+--------+--------------------------------------------------+--------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100Khz_reg'                                                                                                                                   ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.404      ;
; 0.323 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.475      ;
; 0.368 ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; clk_div:comb_3|count_10Khz[1]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|count_10Khz[2]  ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_3|count_10Khz[0]  ; clk_div:comb_3|clock_10Khz_int ; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_100hz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.245 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.320 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.472      ;
; 0.359 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|count_10hz[0]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.512      ;
; 0.371 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|count_10hz[2]  ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; clk_div:comb_3|count_10hz[1]  ; clk_div:comb_3|clock_10Hz_int ; clk_div:comb_3|clock_100hz_reg ; clk_div:comb_3|clock_100hz_reg ; 0.000        ; 0.000      ; 0.525      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Hz_reg'                                                                                                                             ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.398      ;
; 0.248 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.402      ;
; 0.321 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.473      ;
; 0.373 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; clk_div:comb_3|count_1hz[1]  ; clk_div:comb_3|count_1hz[2]  ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.526      ;
; 0.438 ; clk_div:comb_3|count_1hz[0]  ; clk_div:comb_3|clock_1Hz_int ; clk_div:comb_3|clock_10Hz_reg ; clk_div:comb_3|clock_10Hz_reg ; 0.000        ; 0.000      ; 0.590      ;
+-------+------------------------------+------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_10Khz_reg'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.255 ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|count_1Khz[0]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|count_1Khz[2]  ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; clk_div:comb_3|count_1Khz[1]  ; clk_div:comb_3|clock_1Khz_int ; clk_div:comb_3|clock_10Khz_reg ; clk_div:comb_3|clock_10Khz_reg ; 0.000        ; 0.000      ; 0.525      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Khz_reg'                                                                                                                                 ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.396      ;
; 0.325 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.477      ;
; 0.326 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.478      ;
; 0.361 ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|count_100hz[2]  ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; clk_div:comb_3|count_100hz[0]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.515      ;
; 0.368 ; clk_div:comb_3|count_100hz[1]  ; clk_div:comb_3|clock_100hz_int ; clk_div:comb_3|clock_1Khz_reg ; clk_div:comb_3|clock_1Khz_reg ; 0.000        ; 0.000      ; 0.520      ;
+-------+--------------------------------+--------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                                                                   ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                         ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.215 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.255 ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.407      ;
; 0.370 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_100Khz_int ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; clk_div:comb_3|count_100Khz[1]  ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; clk_div:comb_3|count_100Khz[2]  ; clk_div:comb_3|count_100Khz[0]  ; clk_div:comb_3|clock_1Mhz_reg ; clk_div:comb_3|clock_1Mhz_reg ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------+---------------------------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                       ; To Node                                                                               ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a18~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[18] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a22~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[22] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a28~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[28] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a29~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[29] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a31~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[31] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a26~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[26] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg0   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg1   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg2   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg3   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg4   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg5   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg6   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg7   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg8   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg9   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg10  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a4~porta_address_reg11  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[4]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg0  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg1  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg2  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg3  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg4  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg5  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg6  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg7  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg8  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg9  ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg10 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a30~porta_address_reg11 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[30] ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg0   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg1   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg2   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|ram_block1a2~porta_address_reg3   ; romlmp:comb_44|altsyncram:altsyncram_component|altsyncram_uj71:auto_generated|q_a[2]  ; clk_div:comb_3|clock_1KHz ; clk_div:comb_3|clock_1KHz ; 0.000        ; -0.018     ; 1.960      ;
+-------+-----------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1KHz'                                                                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[10]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[11]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[12]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[13]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[14]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[15]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[16]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[17]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[18]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[19]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[20]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[21]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[22]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[23]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[24]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[25]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[26]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[27]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[28]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[29]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[30]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[31]                         ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[3]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[4]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[5]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[6]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[7]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[8]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|q_a[9]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg12 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg13 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_div:comb_3|clock_1KHz ; Rise       ; ramlpm:comb_39|altsyncram:altsyncram_component|altsyncram_7fc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
+--------+--------------+----------------+------------------+---------------------------+------------+---------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CHAR_COUNT[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_400HZ_Enable           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[16]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[17]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[18]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[19]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|CLK_COUNT_400HZ[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|DATA_BUS_VALUE[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_EN                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|LCD_RS                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_CLEAR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_OFF   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.DISPLAY_ON    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.FUNC_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.LINE2         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.MODE_SET      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.Print_String  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET2        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RESET3        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|next_command.RETURN_HOME   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_CLEAR        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_OFF          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DISPLAY_ON           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; LCD_Display:comb_2164|state.DROP_LCD_EN          ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY[1]'                                                                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY[1] ; Rise       ; KEY[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; lcd_display_address[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; lcd_display_address[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[10]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[11]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[12]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[13]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[14]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[15]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[16]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[17]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[18]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[19]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[1]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[20]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[21]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[22]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[23]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[24]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[25]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[26]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[27]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[28]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[29]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[2]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[30]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[31]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[3]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[4]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[5]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[6]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[7]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[8]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pc[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pc[9]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[10]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[10]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[11]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[11]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[12]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[12]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[13]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[13]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[14]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[14]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[15]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[15]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[16]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[16]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[17]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; KEY[1] ; Rise       ; pctemp[17]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; KEY[1] ; Rise       ; pctemp[18]             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100Khz_reg'                                                                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|clock_10Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; clk_div:comb_3|count_10Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_100Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|clock_10Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100Khz_reg ; Rise       ; comb_3|count_10Khz[2]|clk                ;
+--------+--------------+----------------+------------------+---------------------------------+------------+------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_100hz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|clock_10Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; clk_div:comb_3|count_10hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_100hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|clock_10Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_100hz_reg ; Rise       ; comb_3|count_10hz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Hz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|clock_1Hz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; clk_div:comb_3|count_1hz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_10Hz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|clock_1Hz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Hz_reg ; Rise       ; comb_3|count_1hz[2]|clk                ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_10Khz_reg'                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|clock_1Khz_int           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; clk_div:comb_3|count_1Khz[2]            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_10Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|clock_1Khz_int|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_10Khz_reg ; Rise       ; comb_3|count_1Khz[2]|clk                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Khz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|clock_100hz_int         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; clk_div:comb_3|count_100hz[2]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_100hz_int|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|clock_1Khz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Khz_reg ; Rise       ; comb_3|count_100hz[2]|clk              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_div:comb_3|clock_1Mhz_reg'                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|clock_100Khz_int        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; clk_div:comb_3|count_100Khz[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_100Khz_int|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|clock_1Mhz_reg~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_div:comb_3|clock_1Mhz_reg ; Rise       ; comb_3|count_100Khz[2]|clk             ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'writeID_EX:comb_42|opcode_ex[0]'                                                               ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[2]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[3]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[4]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[5]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd1[6]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[0]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[10] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[11] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[12] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[13] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[14] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[15] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[16] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[17] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[18] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[19] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[1]  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[20] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[21] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[22] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[23] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[24] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Rise       ; ALU:comb_41|outd2[25] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; writeID_EX:comb_42|opcode_ex[0] ; Fall       ; ALU:comb_41|outd2[25] ;
+-------+--------------+----------------+------------------+---------------------------------+------------+-----------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 3.046  ; 3.046  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 3.046  ; 3.046  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 2.106  ; 2.106  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -1.449 ; -1.449 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.251 ; -1.251 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.309 ; -0.309 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.183 ; -1.183 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.230 ; -1.230 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.666 ; -1.666 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.478 ; -1.478 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.692 ; -1.692 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.730 ; -1.730 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.753 ; -1.753 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 2.090  ; 2.090  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 2.106  ; 2.106  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.405  ; 1.405  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.050  ; 1.050  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 0.868  ; 0.868  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.132  ; 1.132  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.405  ; 1.405  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.982 ; -0.982 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.835 ; -0.835 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.835 ; -0.835 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.873  ; 1.873  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.569  ; 1.569  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.371  ; 1.371  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.429  ; 0.429  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.303  ; 1.303  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.350  ; 1.350  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 1.786  ; 1.786  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 1.598  ; 1.598  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 1.812  ; 1.812  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 1.850  ; 1.850  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 1.873  ; 1.873  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.894 ; -0.894 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -1.150 ; -1.150 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 1.927  ; 1.927  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 1.554  ; 1.554  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 1.599  ; 1.599  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.189  ; 1.189  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 1.589  ; 1.589  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 1.927  ; 1.927  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.716 ; 4.716 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.839 ; 4.839 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.530 ; 4.530 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.693 ; 4.693 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 5.113 ; 5.113 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 7.041 ; 7.041 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 7.041 ; 7.041 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 7.012 ; 7.012 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 7.021 ; 7.021 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.924 ; 6.924 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.924 ; 6.924 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.924 ; 6.924 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.911 ; 6.911 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.724 ; 5.724 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.680 ; 5.680 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.724 ; 5.724 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.492 ; 5.492 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.468 ; 5.468 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.521 ; 5.521 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.611 ; 5.611 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.623 ; 5.623 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.565 ; 5.565 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.565 ; 5.565 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.384 ; 5.384 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.451 ; 5.451 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.436 ; 5.436 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.516 ; 5.516 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.565 ; 5.565 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.551 ; 5.551 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.677 ; 5.677 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.590 ; 5.590 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.547 ; 5.547 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.572 ; 5.572 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.546 ; 5.546 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.571 ; 5.571 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.635 ; 5.635 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.677 ; 5.677 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.626 ; 6.626 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.608 ; 6.608 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.626 ; 6.626 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.492 ; 6.492 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.472 ; 6.472 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.495 ; 6.495 ; Rise       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 6.494 ; 6.494 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.502 ; 6.502 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.650 ; 6.650 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.650 ; 6.650 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.623 ; 6.623 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.485 ; 6.485 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.519 ; 6.519 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.501 ; 6.501 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.497 ; 6.497 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.516 ; 6.516 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.460 ; 6.460 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.452 ; 6.452 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.450 ; 6.450 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.460 ; 6.460 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.454 ; 6.454 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.456 ; 6.456 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.438 ; 6.438 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.434 ; 6.434 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 6.552 ; 6.552 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 6.429 ; 6.429 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 6.432 ; 6.432 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 6.400 ; 6.400 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 6.402 ; 6.402 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 6.398 ; 6.398 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.552 ; 6.552 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.500 ; 6.500 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 6.790 ; 6.790 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 5.279 ; 5.279 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 6.592 ; 6.592 ; Rise       ; KEY[1]          ;
;  LEDG[2]     ; KEY[1]     ; 6.790 ; 6.790 ; Rise       ; KEY[1]          ;
;  LEDG[3]     ; KEY[1]     ; 6.035 ; 6.035 ; Rise       ; KEY[1]          ;
;  LEDG[4]     ; KEY[1]     ; 6.681 ; 6.681 ; Rise       ; KEY[1]          ;
;  LEDG[5]     ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  LEDG[6]     ; KEY[1]     ; 6.526 ; 6.526 ; Rise       ; KEY[1]          ;
; LEDR[*]      ; KEY[1]     ; 7.402 ; 7.402 ; Rise       ; KEY[1]          ;
;  LEDR[0]     ; KEY[1]     ; 6.432 ; 6.432 ; Rise       ; KEY[1]          ;
;  LEDR[1]     ; KEY[1]     ; 6.601 ; 6.601 ; Rise       ; KEY[1]          ;
;  LEDR[2]     ; KEY[1]     ; 7.402 ; 7.402 ; Rise       ; KEY[1]          ;
;  LEDR[3]     ; KEY[1]     ; 6.111 ; 6.111 ; Rise       ; KEY[1]          ;
;  LEDR[4]     ; KEY[1]     ; 6.902 ; 6.902 ; Rise       ; KEY[1]          ;
;  LEDR[5]     ; KEY[1]     ; 6.359 ; 6.359 ; Rise       ; KEY[1]          ;
;  LEDR[6]     ; KEY[1]     ; 6.581 ; 6.581 ; Rise       ; KEY[1]          ;
;  LEDR[7]     ; KEY[1]     ; 6.798 ; 6.798 ; Rise       ; KEY[1]          ;
;  LEDR[8]     ; KEY[1]     ; 6.747 ; 6.747 ; Rise       ; KEY[1]          ;
;  LEDR[9]     ; KEY[1]     ; 6.113 ; 6.113 ; Rise       ; KEY[1]          ;
;  LEDR[10]    ; KEY[1]     ; 5.694 ; 5.694 ; Rise       ; KEY[1]          ;
;  LEDR[11]    ; KEY[1]     ; 5.708 ; 5.708 ; Rise       ; KEY[1]          ;
;  LEDR[12]    ; KEY[1]     ; 5.788 ; 5.788 ; Rise       ; KEY[1]          ;
;  LEDR[13]    ; KEY[1]     ; 5.599 ; 5.599 ; Rise       ; KEY[1]          ;
;  LEDR[14]    ; KEY[1]     ; 5.888 ; 5.888 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.716 ; 4.716 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.839 ; 4.839 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.530 ; 4.530 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.693 ; 4.693 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 5.113 ; 5.113 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.260 ; 6.260 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.391 ; 6.391 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.353 ; 6.353 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.363 ; 6.363 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.270 ; 6.270 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.270 ; 6.270 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.275 ; 6.275 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.260 ; 6.260 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.342 ; 5.342 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.538 ; 5.538 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.592 ; 5.592 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.367 ; 5.367 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.342 ; 5.342 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.388 ; 5.388 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.478 ; 5.478 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.493 ; 5.493 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.181 ; 5.181 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.361 ; 5.361 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.181 ; 5.181 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.235 ; 5.235 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.232 ; 5.232 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.312 ; 5.312 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.362 ; 5.362 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.346 ; 5.346 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.346 ; 5.346 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.348 ; 5.348 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.372 ; 5.372 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.346 ; 5.346 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.371 ; 5.371 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.442 ; 5.442 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.474 ; 5.474 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.340 ; 6.340 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.353 ; 6.353 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.227 ; 6.227 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.223 ; 6.223 ; Rise       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 6.227 ; 6.227 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.229 ; 6.229 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.214 ; 6.214 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.383 ; 6.383 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.358 ; 6.358 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.214 ; 6.214 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.236 ; 6.236 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.232 ; 6.232 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.251 ; 6.251 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.201 ; 6.201 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.232 ; 6.232 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.217 ; 6.217 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.233 ; 6.233 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.233 ; 6.233 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.233 ; 6.233 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.210 ; 6.210 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.201 ; 6.201 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 5.939 ; 5.939 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 5.974 ; 5.974 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 5.980 ; 5.980 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 5.939 ; 5.939 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 5.945 ; 5.945 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 5.944 ; 5.944 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.049 ; 6.049 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.279 ; 5.279 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 5.279 ; 5.279 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 6.592 ; 6.592 ; Rise       ; KEY[1]          ;
;  LEDG[2]     ; KEY[1]     ; 6.790 ; 6.790 ; Rise       ; KEY[1]          ;
;  LEDG[3]     ; KEY[1]     ; 6.035 ; 6.035 ; Rise       ; KEY[1]          ;
;  LEDG[4]     ; KEY[1]     ; 6.681 ; 6.681 ; Rise       ; KEY[1]          ;
;  LEDG[5]     ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  LEDG[6]     ; KEY[1]     ; 6.526 ; 6.526 ; Rise       ; KEY[1]          ;
; LEDR[*]      ; KEY[1]     ; 5.599 ; 5.599 ; Rise       ; KEY[1]          ;
;  LEDR[0]     ; KEY[1]     ; 6.432 ; 6.432 ; Rise       ; KEY[1]          ;
;  LEDR[1]     ; KEY[1]     ; 6.601 ; 6.601 ; Rise       ; KEY[1]          ;
;  LEDR[2]     ; KEY[1]     ; 7.402 ; 7.402 ; Rise       ; KEY[1]          ;
;  LEDR[3]     ; KEY[1]     ; 6.111 ; 6.111 ; Rise       ; KEY[1]          ;
;  LEDR[4]     ; KEY[1]     ; 6.902 ; 6.902 ; Rise       ; KEY[1]          ;
;  LEDR[5]     ; KEY[1]     ; 6.359 ; 6.359 ; Rise       ; KEY[1]          ;
;  LEDR[6]     ; KEY[1]     ; 6.581 ; 6.581 ; Rise       ; KEY[1]          ;
;  LEDR[7]     ; KEY[1]     ; 6.798 ; 6.798 ; Rise       ; KEY[1]          ;
;  LEDR[8]     ; KEY[1]     ; 6.747 ; 6.747 ; Rise       ; KEY[1]          ;
;  LEDR[9]     ; KEY[1]     ; 6.113 ; 6.113 ; Rise       ; KEY[1]          ;
;  LEDR[10]    ; KEY[1]     ; 5.694 ; 5.694 ; Rise       ; KEY[1]          ;
;  LEDR[11]    ; KEY[1]     ; 5.708 ; 5.708 ; Rise       ; KEY[1]          ;
;  LEDR[12]    ; KEY[1]     ; 5.788 ; 5.788 ; Rise       ; KEY[1]          ;
;  LEDR[13]    ; KEY[1]     ; 5.599 ; 5.599 ; Rise       ; KEY[1]          ;
;  LEDR[14]    ; KEY[1]     ; 5.888 ; 5.888 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Clock                            ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack                 ; -9.440    ; -3.698   ; N/A      ; N/A     ; -2.000              ;
;  CLOCK_50                        ; -6.482    ; -2.085   ; N/A      ; N/A     ; -1.380              ;
;  KEY[1]                          ; -8.099    ; -3.698   ; N/A      ; N/A     ; -1.222              ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.069    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.070    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.205    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.062    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1KHz       ; -4.976    ; 1.840    ; N/A      ; N/A     ; -2.000              ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.062    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.063    ; 0.215    ; N/A      ; N/A     ; -0.500              ;
;  writeID_EX:comb_42|opcode_ex[0] ; -9.440    ; -3.212   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                  ; -8257.649 ; -344.263 ; 0.0      ; 0.0     ; -3239.538           ;
;  CLOCK_50                        ; -130.851  ; -2.085   ; N/A      ; N/A     ; -77.380             ;
;  KEY[1]                          ; -5834.512 ; -255.689 ; N/A      ; N/A     ; -1514.222           ;
;  clk_div:comb_3|clock_100Khz_reg ; -0.149    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_100hz_reg  ; -0.138    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Hz_reg   ; -0.313    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_10Khz_reg  ; -0.144    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1KHz       ; -1961.378 ; 0.000    ; N/A      ; N/A     ; -1623.936           ;
;  clk_div:comb_3|clock_1Khz_reg   ; -0.097    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  clk_div:comb_3|clock_1Mhz_reg   ; -0.146    ; 0.000    ; N/A      ; N/A     ; -4.000              ;
;  writeID_EX:comb_42|opcode_ex[0] ; -329.921  ; -86.489  ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; 5.684  ; 5.684  ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; 5.684  ; 5.684  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.732  ; 3.732  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; -1.449 ; -1.449 ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; -1.251 ; -1.251 ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; -0.127 ; -0.127 ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; -1.183 ; -1.183 ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -1.230 ; -1.230 ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; -1.666 ; -1.666 ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; -1.478 ; -1.478 ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; -1.692 ; -1.692 ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; -1.730 ; -1.730 ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; -1.753 ; -1.753 ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; 3.732  ; 3.732  ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; 3.653  ; 3.653  ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.920  ; 3.920  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.971  ; 2.971  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.645  ; 2.645  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 3.228  ; 3.228  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 3.920  ; 3.920  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; -0.982 ; -0.982 ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; KEY[1]     ; -0.835 ; -0.835 ; Rise       ; KEY[1]          ;
;  KEY[0]   ; KEY[1]     ; -0.835 ; -0.835 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.396  ; 3.396  ; Rise       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.648  ; 2.648  ; Rise       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.183  ; 2.183  ; Rise       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 0.429  ; 0.429  ; Rise       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.264  ; 2.264  ; Rise       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 2.350  ; 2.350  ; Rise       ; KEY[1]          ;
;  SW[5]    ; KEY[1]     ; 3.146  ; 3.146  ; Rise       ; KEY[1]          ;
;  SW[6]    ; KEY[1]     ; 2.905  ; 2.905  ; Rise       ; KEY[1]          ;
;  SW[7]    ; KEY[1]     ; 3.198  ; 3.198  ; Rise       ; KEY[1]          ;
;  SW[8]    ; KEY[1]     ; 3.251  ; 3.251  ; Rise       ; KEY[1]          ;
;  SW[9]    ; KEY[1]     ; 3.396  ; 3.396  ; Rise       ; KEY[1]          ;
;  SW[15]   ; KEY[1]     ; -0.894 ; -0.894 ; Rise       ; KEY[1]          ;
;  SW[16]   ; KEY[1]     ; -1.150 ; -1.150 ; Rise       ; KEY[1]          ;
; SW[*]     ; KEY[1]     ; 3.362  ; 3.362  ; Fall       ; KEY[1]          ;
;  SW[0]    ; KEY[1]     ; 2.518  ; 2.518  ; Fall       ; KEY[1]          ;
;  SW[1]    ; KEY[1]     ; 2.597  ; 2.597  ; Fall       ; KEY[1]          ;
;  SW[2]    ; KEY[1]     ; 1.864  ; 1.864  ; Fall       ; KEY[1]          ;
;  SW[3]    ; KEY[1]     ; 2.697  ; 2.697  ; Fall       ; KEY[1]          ;
;  SW[4]    ; KEY[1]     ; 3.362  ; 3.362  ; Fall       ; KEY[1]          ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 9.077  ; 9.077  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 8.785  ; 8.785  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 8.776  ; 8.776  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 9.077  ; 9.077  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 8.964  ; 8.964  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 7.730  ; 7.730  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 8.047  ; 8.047  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 8.297  ; 8.297  ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 8.741  ; 8.741  ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 7.734  ; 7.734  ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 9.279  ; 9.279  ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 13.289 ; 13.289 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 13.281 ; 13.281 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 13.283 ; 13.283 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 13.289 ; 13.289 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 13.066 ; 13.066 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 13.065 ; 13.065 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 13.067 ; 13.067 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 13.055 ; 13.055 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 10.752 ; 10.752 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 10.652 ; 10.652 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 10.752 ; 10.752 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 10.322 ; 10.322 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 10.307 ; 10.307 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 10.371 ; 10.371 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 10.596 ; 10.596 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 10.617 ; 10.617 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 10.522 ; 10.522 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 10.513 ; 10.513 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 10.182 ; 10.182 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 10.259 ; 10.259 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 10.230 ; 10.230 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 10.399 ; 10.399 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 10.513 ; 10.513 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 10.522 ; 10.522 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 10.788 ; 10.788 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 10.603 ; 10.603 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 10.486 ; 10.486 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 10.526 ; 10.526 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 10.483 ; 10.483 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 10.500 ; 10.500 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 10.725 ; 10.725 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 10.788 ; 10.788 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 12.754 ; 12.754 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 12.700 ; 12.700 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 12.754 ; 12.754 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 12.459 ; 12.459 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 12.438 ; 12.438 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 12.429 ; 12.429 ; Rise       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 12.431 ; 12.431 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 12.471 ; 12.471 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 12.869 ; 12.869 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 12.869 ; 12.869 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 12.842 ; 12.842 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 12.542 ; 12.542 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 12.576 ; 12.576 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 12.559 ; 12.559 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 12.553 ; 12.553 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 12.579 ; 12.579 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 12.479 ; 12.479 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 12.469 ; 12.469 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 12.457 ; 12.457 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 12.479 ; 12.479 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 12.465 ; 12.465 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 12.469 ; 12.469 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 12.410 ; 12.410 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 12.440 ; 12.440 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 12.390 ; 12.390 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 12.109 ; 12.109 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 12.121 ; 12.121 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 12.082 ; 12.082 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 12.090 ; 12.090 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 12.079 ; 12.079 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 12.390 ; 12.390 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 12.276 ; 12.276 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 13.015 ; 13.015 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 9.718  ; 9.718  ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 12.374 ; 12.374 ; Rise       ; KEY[1]          ;
;  LEDG[2]     ; KEY[1]     ; 13.015 ; 13.015 ; Rise       ; KEY[1]          ;
;  LEDG[3]     ; KEY[1]     ; 11.136 ; 11.136 ; Rise       ; KEY[1]          ;
;  LEDG[4]     ; KEY[1]     ; 12.310 ; 12.310 ; Rise       ; KEY[1]          ;
;  LEDG[5]     ; KEY[1]     ; 11.536 ; 11.536 ; Rise       ; KEY[1]          ;
;  LEDG[6]     ; KEY[1]     ; 12.388 ; 12.388 ; Rise       ; KEY[1]          ;
; LEDR[*]      ; KEY[1]     ; 13.801 ; 13.801 ; Rise       ; KEY[1]          ;
;  LEDR[0]     ; KEY[1]     ; 11.902 ; 11.902 ; Rise       ; KEY[1]          ;
;  LEDR[1]     ; KEY[1]     ; 12.374 ; 12.374 ; Rise       ; KEY[1]          ;
;  LEDR[2]     ; KEY[1]     ; 13.801 ; 13.801 ; Rise       ; KEY[1]          ;
;  LEDR[3]     ; KEY[1]     ; 11.324 ; 11.324 ; Rise       ; KEY[1]          ;
;  LEDR[4]     ; KEY[1]     ; 13.177 ; 13.177 ; Rise       ; KEY[1]          ;
;  LEDR[5]     ; KEY[1]     ; 11.837 ; 11.837 ; Rise       ; KEY[1]          ;
;  LEDR[6]     ; KEY[1]     ; 12.394 ; 12.394 ; Rise       ; KEY[1]          ;
;  LEDR[7]     ; KEY[1]     ; 12.743 ; 12.743 ; Rise       ; KEY[1]          ;
;  LEDR[8]     ; KEY[1]     ; 12.581 ; 12.581 ; Rise       ; KEY[1]          ;
;  LEDR[9]     ; KEY[1]     ; 11.384 ; 11.384 ; Rise       ; KEY[1]          ;
;  LEDR[10]    ; KEY[1]     ; 10.627 ; 10.627 ; Rise       ; KEY[1]          ;
;  LEDR[11]    ; KEY[1]     ; 10.676 ; 10.676 ; Rise       ; KEY[1]          ;
;  LEDR[12]    ; KEY[1]     ; 10.782 ; 10.782 ; Rise       ; KEY[1]          ;
;  LEDR[13]    ; KEY[1]     ; 10.444 ; 10.444 ; Rise       ; KEY[1]          ;
;  LEDR[14]    ; KEY[1]     ; 10.967 ; 10.967 ; Rise       ; KEY[1]          ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; LCD_DATA[*]  ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[0] ; CLOCK_50   ; 4.716 ; 4.716 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[1] ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[2] ; CLOCK_50   ; 4.984 ; 4.984 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[3] ; CLOCK_50   ; 4.839 ; 4.839 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[4] ; CLOCK_50   ; 4.281 ; 4.281 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[5] ; CLOCK_50   ; 4.417 ; 4.417 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[6] ; CLOCK_50   ; 4.530 ; 4.530 ; Rise       ; CLOCK_50        ;
;  LCD_DATA[7] ; CLOCK_50   ; 4.693 ; 4.693 ; Rise       ; CLOCK_50        ;
; LCD_EN       ; CLOCK_50   ; 4.262 ; 4.262 ; Rise       ; CLOCK_50        ;
; LCD_RS       ; CLOCK_50   ; 5.113 ; 5.113 ; Rise       ; CLOCK_50        ;
; HEX0[*]      ; KEY[1]     ; 6.260 ; 6.260 ; Rise       ; KEY[1]          ;
;  HEX0[0]     ; KEY[1]     ; 6.391 ; 6.391 ; Rise       ; KEY[1]          ;
;  HEX0[1]     ; KEY[1]     ; 6.353 ; 6.353 ; Rise       ; KEY[1]          ;
;  HEX0[2]     ; KEY[1]     ; 6.363 ; 6.363 ; Rise       ; KEY[1]          ;
;  HEX0[3]     ; KEY[1]     ; 6.270 ; 6.270 ; Rise       ; KEY[1]          ;
;  HEX0[4]     ; KEY[1]     ; 6.270 ; 6.270 ; Rise       ; KEY[1]          ;
;  HEX0[5]     ; KEY[1]     ; 6.275 ; 6.275 ; Rise       ; KEY[1]          ;
;  HEX0[6]     ; KEY[1]     ; 6.260 ; 6.260 ; Rise       ; KEY[1]          ;
; HEX1[*]      ; KEY[1]     ; 5.342 ; 5.342 ; Rise       ; KEY[1]          ;
;  HEX1[0]     ; KEY[1]     ; 5.538 ; 5.538 ; Rise       ; KEY[1]          ;
;  HEX1[1]     ; KEY[1]     ; 5.592 ; 5.592 ; Rise       ; KEY[1]          ;
;  HEX1[2]     ; KEY[1]     ; 5.367 ; 5.367 ; Rise       ; KEY[1]          ;
;  HEX1[3]     ; KEY[1]     ; 5.342 ; 5.342 ; Rise       ; KEY[1]          ;
;  HEX1[4]     ; KEY[1]     ; 5.388 ; 5.388 ; Rise       ; KEY[1]          ;
;  HEX1[5]     ; KEY[1]     ; 5.478 ; 5.478 ; Rise       ; KEY[1]          ;
;  HEX1[6]     ; KEY[1]     ; 5.493 ; 5.493 ; Rise       ; KEY[1]          ;
; HEX2[*]      ; KEY[1]     ; 5.181 ; 5.181 ; Rise       ; KEY[1]          ;
;  HEX2[0]     ; KEY[1]     ; 5.361 ; 5.361 ; Rise       ; KEY[1]          ;
;  HEX2[1]     ; KEY[1]     ; 5.181 ; 5.181 ; Rise       ; KEY[1]          ;
;  HEX2[2]     ; KEY[1]     ; 5.235 ; 5.235 ; Rise       ; KEY[1]          ;
;  HEX2[3]     ; KEY[1]     ; 5.232 ; 5.232 ; Rise       ; KEY[1]          ;
;  HEX2[4]     ; KEY[1]     ; 5.312 ; 5.312 ; Rise       ; KEY[1]          ;
;  HEX2[5]     ; KEY[1]     ; 5.362 ; 5.362 ; Rise       ; KEY[1]          ;
;  HEX2[6]     ; KEY[1]     ; 5.346 ; 5.346 ; Rise       ; KEY[1]          ;
; HEX3[*]      ; KEY[1]     ; 5.346 ; 5.346 ; Rise       ; KEY[1]          ;
;  HEX3[0]     ; KEY[1]     ; 5.403 ; 5.403 ; Rise       ; KEY[1]          ;
;  HEX3[1]     ; KEY[1]     ; 5.348 ; 5.348 ; Rise       ; KEY[1]          ;
;  HEX3[2]     ; KEY[1]     ; 5.372 ; 5.372 ; Rise       ; KEY[1]          ;
;  HEX3[3]     ; KEY[1]     ; 5.346 ; 5.346 ; Rise       ; KEY[1]          ;
;  HEX3[4]     ; KEY[1]     ; 5.371 ; 5.371 ; Rise       ; KEY[1]          ;
;  HEX3[5]     ; KEY[1]     ; 5.442 ; 5.442 ; Rise       ; KEY[1]          ;
;  HEX3[6]     ; KEY[1]     ; 5.474 ; 5.474 ; Rise       ; KEY[1]          ;
; HEX4[*]      ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  HEX4[0]     ; KEY[1]     ; 6.340 ; 6.340 ; Rise       ; KEY[1]          ;
;  HEX4[1]     ; KEY[1]     ; 6.353 ; 6.353 ; Rise       ; KEY[1]          ;
;  HEX4[2]     ; KEY[1]     ; 6.227 ; 6.227 ; Rise       ; KEY[1]          ;
;  HEX4[3]     ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  HEX4[4]     ; KEY[1]     ; 6.223 ; 6.223 ; Rise       ; KEY[1]          ;
;  HEX4[5]     ; KEY[1]     ; 6.227 ; 6.227 ; Rise       ; KEY[1]          ;
;  HEX4[6]     ; KEY[1]     ; 6.229 ; 6.229 ; Rise       ; KEY[1]          ;
; HEX5[*]      ; KEY[1]     ; 6.214 ; 6.214 ; Rise       ; KEY[1]          ;
;  HEX5[0]     ; KEY[1]     ; 6.383 ; 6.383 ; Rise       ; KEY[1]          ;
;  HEX5[1]     ; KEY[1]     ; 6.358 ; 6.358 ; Rise       ; KEY[1]          ;
;  HEX5[2]     ; KEY[1]     ; 6.214 ; 6.214 ; Rise       ; KEY[1]          ;
;  HEX5[3]     ; KEY[1]     ; 6.253 ; 6.253 ; Rise       ; KEY[1]          ;
;  HEX5[4]     ; KEY[1]     ; 6.236 ; 6.236 ; Rise       ; KEY[1]          ;
;  HEX5[5]     ; KEY[1]     ; 6.232 ; 6.232 ; Rise       ; KEY[1]          ;
;  HEX5[6]     ; KEY[1]     ; 6.251 ; 6.251 ; Rise       ; KEY[1]          ;
; HEX6[*]      ; KEY[1]     ; 6.201 ; 6.201 ; Rise       ; KEY[1]          ;
;  HEX6[0]     ; KEY[1]     ; 6.232 ; 6.232 ; Rise       ; KEY[1]          ;
;  HEX6[1]     ; KEY[1]     ; 6.217 ; 6.217 ; Rise       ; KEY[1]          ;
;  HEX6[2]     ; KEY[1]     ; 6.233 ; 6.233 ; Rise       ; KEY[1]          ;
;  HEX6[3]     ; KEY[1]     ; 6.233 ; 6.233 ; Rise       ; KEY[1]          ;
;  HEX6[4]     ; KEY[1]     ; 6.233 ; 6.233 ; Rise       ; KEY[1]          ;
;  HEX6[5]     ; KEY[1]     ; 6.210 ; 6.210 ; Rise       ; KEY[1]          ;
;  HEX6[6]     ; KEY[1]     ; 6.201 ; 6.201 ; Rise       ; KEY[1]          ;
; HEX7[*]      ; KEY[1]     ; 5.939 ; 5.939 ; Rise       ; KEY[1]          ;
;  HEX7[0]     ; KEY[1]     ; 5.974 ; 5.974 ; Rise       ; KEY[1]          ;
;  HEX7[1]     ; KEY[1]     ; 5.980 ; 5.980 ; Rise       ; KEY[1]          ;
;  HEX7[2]     ; KEY[1]     ; 5.939 ; 5.939 ; Rise       ; KEY[1]          ;
;  HEX7[3]     ; KEY[1]     ; 5.945 ; 5.945 ; Rise       ; KEY[1]          ;
;  HEX7[4]     ; KEY[1]     ; 5.944 ; 5.944 ; Rise       ; KEY[1]          ;
;  HEX7[5]     ; KEY[1]     ; 6.104 ; 6.104 ; Rise       ; KEY[1]          ;
;  HEX7[6]     ; KEY[1]     ; 6.049 ; 6.049 ; Rise       ; KEY[1]          ;
; LEDG[*]      ; KEY[1]     ; 5.279 ; 5.279 ; Rise       ; KEY[1]          ;
;  LEDG[0]     ; KEY[1]     ; 5.279 ; 5.279 ; Rise       ; KEY[1]          ;
;  LEDG[1]     ; KEY[1]     ; 6.592 ; 6.592 ; Rise       ; KEY[1]          ;
;  LEDG[2]     ; KEY[1]     ; 6.790 ; 6.790 ; Rise       ; KEY[1]          ;
;  LEDG[3]     ; KEY[1]     ; 6.035 ; 6.035 ; Rise       ; KEY[1]          ;
;  LEDG[4]     ; KEY[1]     ; 6.681 ; 6.681 ; Rise       ; KEY[1]          ;
;  LEDG[5]     ; KEY[1]     ; 6.208 ; 6.208 ; Rise       ; KEY[1]          ;
;  LEDG[6]     ; KEY[1]     ; 6.526 ; 6.526 ; Rise       ; KEY[1]          ;
; LEDR[*]      ; KEY[1]     ; 5.599 ; 5.599 ; Rise       ; KEY[1]          ;
;  LEDR[0]     ; KEY[1]     ; 6.432 ; 6.432 ; Rise       ; KEY[1]          ;
;  LEDR[1]     ; KEY[1]     ; 6.601 ; 6.601 ; Rise       ; KEY[1]          ;
;  LEDR[2]     ; KEY[1]     ; 7.402 ; 7.402 ; Rise       ; KEY[1]          ;
;  LEDR[3]     ; KEY[1]     ; 6.111 ; 6.111 ; Rise       ; KEY[1]          ;
;  LEDR[4]     ; KEY[1]     ; 6.902 ; 6.902 ; Rise       ; KEY[1]          ;
;  LEDR[5]     ; KEY[1]     ; 6.359 ; 6.359 ; Rise       ; KEY[1]          ;
;  LEDR[6]     ; KEY[1]     ; 6.581 ; 6.581 ; Rise       ; KEY[1]          ;
;  LEDR[7]     ; KEY[1]     ; 6.798 ; 6.798 ; Rise       ; KEY[1]          ;
;  LEDR[8]     ; KEY[1]     ; 6.747 ; 6.747 ; Rise       ; KEY[1]          ;
;  LEDR[9]     ; KEY[1]     ; 6.113 ; 6.113 ; Rise       ; KEY[1]          ;
;  LEDR[10]    ; KEY[1]     ; 5.694 ; 5.694 ; Rise       ; KEY[1]          ;
;  LEDR[11]    ; KEY[1]     ; 5.708 ; 5.708 ; Rise       ; KEY[1]          ;
;  LEDR[12]    ; KEY[1]     ; 5.788 ; 5.788 ; Rise       ; KEY[1]          ;
;  LEDR[13]    ; KEY[1]     ; 5.599 ; 5.599 ; Rise       ; KEY[1]          ;
;  LEDR[14]    ; KEY[1]     ; 5.888 ; 5.888 ; Rise       ; KEY[1]          ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1KHz       ; clk_div:comb_3|clock_1KHz       ; 640      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; clk_div:comb_3|clock_1KHz       ; 398      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 2        ; 1        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1799     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; KEY[1]                          ; 20097    ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 32958    ; 96       ; 5056     ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]                          ; 227      ; 227      ; 0        ; 0        ;
; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 34974    ; 0        ; 34974    ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 484      ; 484      ; 484      ; 484      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk_div:comb_3|clock_1KHz       ; clk_div:comb_3|clock_1KHz       ; 640      ; 0        ; 0        ; 0        ;
; KEY[1]                          ; clk_div:comb_3|clock_1KHz       ; 398      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; clk_div:comb_3|clock_1Khz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; clk_div:comb_3|clock_1Mhz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; clk_div:comb_3|clock_10Hz_reg   ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; clk_div:comb_3|clock_10Khz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; clk_div:comb_3|clock_100hz_reg  ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; clk_div:comb_3|clock_100Khz_reg ; 12       ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Khz_reg   ; CLOCK_50                        ; 2        ; 1        ; 0        ; 0        ;
; clk_div:comb_3|clock_1Mhz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Hz_reg   ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_10Khz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100hz_reg  ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_100Khz_reg ; CLOCK_50                        ; 1        ; 0        ; 0        ; 0        ;
; CLOCK_50                        ; CLOCK_50                        ; 1799     ; 0        ; 0        ; 0        ;
; KEY[1]                          ; CLOCK_50                        ; 224      ; 0        ; 0        ; 0        ;
; clk_div:comb_3|clock_1KHz       ; KEY[1]                          ; 20097    ; 0        ; 0        ; 0        ;
; KEY[1]                          ; KEY[1]                          ; 32958    ; 96       ; 5056     ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; KEY[1]                          ; 227      ; 227      ; 0        ; 0        ;
; KEY[1]                          ; writeID_EX:comb_42|opcode_ex[0] ; 34974    ; 0        ; 34974    ; 0        ;
; writeID_EX:comb_42|opcode_ex[0] ; writeID_EX:comb_42|opcode_ex[0] ; 484      ; 484      ; 484      ; 484      ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 1634  ; 1634 ;
; Unconstrained Output Ports      ; 88    ; 88   ;
; Unconstrained Output Port Paths ; 256   ; 256  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 09 23:34:11 2014
Info: Command: quartus_sta Labfourwtf -c Labfourwtf
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 39 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Labfourwtf.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name KEY[1] KEY[1]
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Hz_reg clk_div:comb_3|clock_10Hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100hz_reg clk_div:comb_3|clock_100hz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Khz_reg clk_div:comb_3|clock_1Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_10Khz_reg clk_div:comb_3|clock_10Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_100Khz_reg clk_div:comb_3|clock_100Khz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1Mhz_reg clk_div:comb_3|clock_1Mhz_reg
    Info (332105): create_clock -period 1.000 -name clk_div:comb_3|clock_1KHz clk_div:comb_3|clock_1KHz
    Info (332105): create_clock -period 1.000 -name writeID_EX:comb_42|opcode_ex[0] writeID_EX:comb_42|opcode_ex[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_41|outd2[31]~72  from: datac  to: combout
    Info (332098): Cell: comb_41|outd2[31]~73  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.440
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.440      -329.921 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -8.099     -5834.512 KEY[1] 
    Info (332119):    -6.482      -130.851 CLOCK_50 
    Info (332119):    -4.976     -1961.378 clk_div:comb_3|clock_1KHz 
    Info (332119):    -0.205        -0.313 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.070        -0.138 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.069        -0.149 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.063        -0.146 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):    -0.062        -0.144 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.062        -0.097 clk_div:comb_3|clock_1Khz_reg 
Info (332146): Worst-case hold slack is -3.698
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.698      -255.689 KEY[1] 
    Info (332119):    -3.212       -86.489 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -2.085        -2.085 CLOCK_50 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.391         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     2.645         0.000 clk_div:comb_3|clock_1KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1623.936 clk_div:comb_3|clock_1KHz 
    Info (332119):    -1.380       -77.380 CLOCK_50 
    Info (332119):    -1.222     -1514.222 KEY[1] 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 writeID_EX:comb_42|opcode_ex[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: comb_41|outd2[31]~72  from: datac  to: combout
    Info (332098): Cell: comb_41|outd2[31]~73  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.183      -143.975 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -3.102     -2055.528 KEY[1] 
    Info (332119):    -2.411       -30.119 CLOCK_50 
    Info (332119):    -1.960      -776.664 clk_div:comb_3|clock_1KHz 
    Info (332119):     0.442         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.507         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.507         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.508         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.512         0.000 clk_div:comb_3|clock_1Khz_reg 
Info (332146): Worst-case hold slack is -2.231
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.231      -175.178 KEY[1] 
    Info (332119):    -1.800       -53.130 writeID_EX:comb_42|opcode_ex[0] 
    Info (332119):    -1.394        -1.404 CLOCK_50 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):     0.215         0.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     1.840         0.000 clk_div:comb_3|clock_1KHz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1623.936 clk_div:comb_3|clock_1KHz 
    Info (332119):    -1.380       -77.380 CLOCK_50 
    Info (332119):    -1.222     -1514.222 KEY[1] 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_100hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Hz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_10Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Khz_reg 
    Info (332119):    -0.500        -4.000 clk_div:comb_3|clock_1Mhz_reg 
    Info (332119):     0.500         0.000 writeID_EX:comb_42|opcode_ex[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 368 megabytes
    Info: Processing ended: Tue Dec 09 23:34:14 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


