TimeQuest Timing Analyzer report for M3
Sun Jun 21 03:49:30 2015
Quartus II Version 11.0 Build 157 04/27/2011 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Fmax Summary
  7. Setup Summary
  8. Hold Summary
  9. Recovery Summary
 10. Removal Summary
 11. Minimum Pulse Width Summary
 12. Setup: 'FPGA_CLK'
 13. Hold: 'FPGA_CLK'
 14. Minimum Pulse Width: 'FPGA_CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Setup Transfers
 26. Hold Transfers
 27. Report TCCS
 28. Report RSKM
 29. Unconstrained Paths
 30. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Web Edition ;
; Revision Name      ; M3                                               ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C8F256C8                                      ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Slow Model                                       ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; M3.sdc        ; OK     ; Sun Jun 21 03:49:29 2015 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; FPGA_CLK   ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FPGA_CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 42.05 MHz ; 42.05 MHz       ; FPGA_CLK   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Setup Summary                      ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; FPGA_CLK ; -13.781 ; -1076.347     ;
+----------+---------+---------------+


+----------------------------------+
; Hold Summary                     ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 0.499 ; 0.000         ;
+----------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------+
; Minimum Pulse Width Summary      ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; FPGA_CLK ; 3.758 ; 0.000         ;
+----------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'FPGA_CLK'                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                                                                  ; To Node                                                                                                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.781 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.827     ;
; -13.695 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.741     ;
; -13.609 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.655     ;
; -13.552 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 23.569     ;
; -13.516 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.562     ;
; -13.504 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.530     ;
; -13.503 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.529     ;
; -13.466 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 23.483     ;
; -13.430 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[94]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.483     ;
; -13.430 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.476     ;
; -13.421 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 23.445     ;
; -13.419 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.465     ;
; -13.418 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.444     ;
; -13.417 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.443     ;
; -13.380 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 23.397     ;
; -13.344 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[93]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.397     ;
; -13.344 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.390     ;
; -13.335 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 23.359     ;
; -13.333 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.379     ;
; -13.332 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.358     ;
; -13.331 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.357     ;
; -13.295 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.321     ;
; -13.270 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[94]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.323     ;
; -13.249 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 23.273     ;
; -13.247 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.293     ;
; -13.209 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.235     ;
; -13.195 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[94]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 23.242     ;
; -13.190 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 23.207     ;
; -13.184 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[93]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.237     ;
; -13.161 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.207     ;
; -13.154 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[92]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.207     ;
; -13.154 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.200     ;
; -13.142 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.168     ;
; -13.141 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.167     ;
; -13.123 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.149     ;
; -13.113 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[56] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 23.151     ;
; -13.109 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[93]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 23.156     ;
; -13.104 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 23.121     ;
; -13.075 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.121     ;
; -13.068 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[91]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.121     ;
; -13.068 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.114     ;
; -13.059 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 23.083     ;
; -13.056 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.082     ;
; -13.055 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 23.081     ;
; -13.027 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[55] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 23.065     ;
; -13.018 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 23.035     ;
; -12.994 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[92]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.047     ;
; -12.989 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.035     ;
; -12.982 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[90]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 23.035     ;
; -12.982 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 23.028     ;
; -12.973 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 22.997     ;
; -12.970 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.996     ;
; -12.969 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.995     ;
; -12.941 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[54] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 22.979     ;
; -12.933 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.959     ;
; -12.932 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 22.949     ;
; -12.919 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[92]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 22.966     ;
; -12.908 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[91]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.961     ;
; -12.903 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[28]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[47] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 22.949     ;
; -12.896 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[89]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.949     ;
; -12.896 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 22.942     ;
; -12.887 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 22.911     ;
; -12.884 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.910     ;
; -12.883 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.909     ;
; -12.847 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.873     ;
; -12.846 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 22.863     ;
; -12.833 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[91]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 22.880     ;
; -12.822 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[90]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.875     ;
; -12.810 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[88]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.863     ;
; -12.810 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 22.856     ;
; -12.801 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 22.825     ;
; -12.798 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.824     ;
; -12.797 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.823     ;
; -12.761 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.787     ;
; -12.760 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 22.777     ;
; -12.751 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[53] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 22.789     ;
; -12.747 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[90]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 22.794     ;
; -12.736 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[89]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.789     ;
; -12.724 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[87]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.777     ;
; -12.724 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 22.770     ;
; -12.715 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 22.739     ;
; -12.712 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.738     ;
; -12.711 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.737     ;
; -12.675 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[50] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.701     ;
; -12.674 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[34]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[47] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.023     ; 22.691     ;
; -12.665 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[52] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 22.703     ;
; -12.661 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[89]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 22.708     ;
; -12.650 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[88]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.703     ;
; -12.645 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[23] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[94]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.698     ;
; -12.638 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[20] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[86]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.691     ;
; -12.638 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[30]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[47] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.006      ; 22.684     ;
; -12.629 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[31]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[48] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.016     ; 22.653     ;
; -12.626 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[32]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[47] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.652     ;
; -12.625 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[33]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[47] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.651     ;
; -12.622 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[22] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[94]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.675     ;
; -12.589 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[29]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[49] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.014     ; 22.615     ;
; -12.579 ; processor:inst3|mult_20_18:const2_mult|altmult_add:ALTMULT_ADD_component|mult_add_dqq2:auto_generated|ded_mult_h281:ded_mult1|external_mult_registers[35]  ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[51] ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; -0.002     ; 22.617     ;
; -12.575 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[19] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[88]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.007      ; 22.622     ;
; -12.564 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[21] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[87]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.617     ;
; -12.559 ; processor:inst3|mult_40_17:mult_for_exp|altmult_add:ALTMULT_ADD_component|mult_add_fqq2:auto_generated|ded_mult_i281:ded_mult1|external_mult_registers[23] ; processor:inst3|mult_57_38:const1_mult|altmult_add:ALTMULT_ADD_component|mult_add_sqq2:auto_generated|ded_mult_t281:ded_mult1|external_mult_registers[93]  ; FPGA_CLK     ; FPGA_CLK    ; 10.000       ; 0.013      ; 22.612     ;
+---------+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'FPGA_CLK'                                                                                                                                                                              ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                              ; To Node                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; host_itf:inst2|cnt[0]                                  ; host_itf:inst2|cnt[0]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst2|SRAM_nWE                                ; host_itf:inst2|SRAM_nWE                                ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; host_itf:inst2|seg_clk                                 ; host_itf:inst2|seg_clk                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 0.805      ;
; 0.734 ; processor:inst3|delay_2_cycle:mdelay_2_cycle|delay1[0] ; processor:inst3|delay_2_cycle:mdelay_2_cycle|delay2[0] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.040      ;
; 0.741 ; host_itf:inst2|x8800_0000[3]                           ; processor:inst3|s_constK[3]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.047      ;
; 0.741 ; host_itf:inst2|x8800_0000[4]                           ; processor:inst3|s_constK[4]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; host_itf:inst2|x8800_0000[1]                           ; processor:inst3|s_constK[1]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.048      ;
; 0.742 ; host_itf:inst2|x8800_0000[7]                           ; processor:inst3|s_constK[7]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; host_itf:inst2|x8800_0000[0]                           ; processor:inst3|s_constK[0]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; host_itf:inst2|x8800_0000[15]                          ; processor:inst3|s_constK[15]                           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; host_itf:inst2|x8800_0000[6]                           ; processor:inst3|s_constK[6]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.050      ;
; 0.753 ; host_itf:inst2|cnt[31]                                 ; host_itf:inst2|cnt[31]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; host_itf:inst2|my_clk_cnt2[31]                         ; host_itf:inst2|my_clk_cnt2[31]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.059      ;
; 0.893 ; host_io:inst|re_dly                                    ; host_io:inst|re_dly1                                   ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.199      ;
; 0.951 ; host_itf:inst2|x8800_0000[14]                          ; processor:inst3|s_constK[14]                           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.258      ;
; 1.035 ; host_itf:inst2|x8800_0000[8]                           ; processor:inst3|s_constK[8]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.342      ;
; 1.036 ; host_itf:inst2|x8800_0000[12]                          ; processor:inst3|s_constK[12]                           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.343      ;
; 1.038 ; host_itf:inst2|x8800_0000[10]                          ; processor:inst3|s_constK[10]                           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.345      ;
; 1.120 ; host_itf:inst2|x8800_0000[2]                           ; processor:inst3|s_constK[2]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.427      ;
; 1.164 ; host_itf:inst2|my_clk_cnt2[15]                         ; host_itf:inst2|my_clk_cnt2[15]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; host_itf:inst2|cnt[16]                                 ; host_itf:inst2|cnt[16]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; host_itf:inst2|my_clk_cnt2[16]                         ; host_itf:inst2|my_clk_cnt2[16]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; host_itf:inst2|my_clk_cnt2[0]                          ; host_itf:inst2|my_clk_cnt2[0]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.473      ;
; 1.172 ; host_itf:inst2|my_clk_cnt2[2]                          ; host_itf:inst2|my_clk_cnt2[2]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.172 ; host_itf:inst2|my_clk_cnt2[4]                          ; host_itf:inst2|my_clk_cnt2[4]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.478      ;
; 1.175 ; host_itf:inst2|cnt[17]                                 ; host_itf:inst2|cnt[17]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; host_itf:inst2|my_clk_cnt2[17]                         ; host_itf:inst2|my_clk_cnt2[17]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; host_itf:inst2|my_clk_cnt2[1]                          ; host_itf:inst2|my_clk_cnt2[1]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; host_itf:inst2|cnt[1]                                  ; host_itf:inst2|cnt[1]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|cnt[18]                                 ; host_itf:inst2|cnt[18]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|cnt[25]                                 ; host_itf:inst2|cnt[25]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|cnt[2]                                  ; host_itf:inst2|cnt[2]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|cnt[9]                                  ; host_itf:inst2|cnt[9]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|my_clk_cnt2[9]                          ; host_itf:inst2|my_clk_cnt2[9]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|my_clk_cnt2[18]                         ; host_itf:inst2|my_clk_cnt2[18]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; host_itf:inst2|my_clk_cnt2[25]                         ; host_itf:inst2|my_clk_cnt2[25]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; host_itf:inst2|cnt[30]                                 ; host_itf:inst2|cnt[30]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[23]                                 ; host_itf:inst2|cnt[23]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[20]                                 ; host_itf:inst2|cnt[20]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[29]                                 ; host_itf:inst2|cnt[29]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[27]                                 ; host_itf:inst2|cnt[27]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[7]                                  ; host_itf:inst2|cnt[7]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[4]                                  ; host_itf:inst2|cnt[4]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|cnt[11]                                 ; host_itf:inst2|cnt[11]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[11]                         ; host_itf:inst2|my_clk_cnt2[11]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[29]                         ; host_itf:inst2|my_clk_cnt2[29]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[30]                         ; host_itf:inst2|my_clk_cnt2[30]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[23]                         ; host_itf:inst2|my_clk_cnt2[23]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[20]                         ; host_itf:inst2|my_clk_cnt2[20]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; host_itf:inst2|my_clk_cnt2[27]                         ; host_itf:inst2|my_clk_cnt2[27]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.483      ;
; 1.182 ; host_itf:inst2|cnt[13]                                 ; host_itf:inst2|cnt[13]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.488      ;
; 1.183 ; host_itf:inst2|cnt[15]                                 ; host_itf:inst2|cnt[15]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.489      ;
; 1.186 ; host_itf:inst2|cnt[14]                                 ; host_itf:inst2|cnt[14]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.492      ;
; 1.213 ; host_itf:inst2|my_clk_cnt2[6]                          ; host_itf:inst2|my_clk_cnt2[6]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.519      ;
; 1.221 ; host_itf:inst2|my_clk_cnt2[10]                         ; host_itf:inst2|my_clk_cnt2[10]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
; 1.221 ; host_itf:inst2|my_clk_cnt2[12]                         ; host_itf:inst2|my_clk_cnt2[12]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.527      ;
; 1.225 ; host_itf:inst2|cnt[19]                                 ; host_itf:inst2|cnt[19]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|cnt[26]                                 ; host_itf:inst2|cnt[26]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|cnt[24]                                 ; host_itf:inst2|cnt[24]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|cnt[3]                                  ; host_itf:inst2|cnt[3]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|cnt[12]                                 ; host_itf:inst2|cnt[12]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|my_clk_cnt2[19]                         ; host_itf:inst2|my_clk_cnt2[19]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|my_clk_cnt2[26]                         ; host_itf:inst2|my_clk_cnt2[26]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; host_itf:inst2|my_clk_cnt2[24]                         ; host_itf:inst2|my_clk_cnt2[24]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; host_itf:inst2|cnt[21]                                 ; host_itf:inst2|cnt[21]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|cnt[22]                                 ; host_itf:inst2|cnt[22]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|cnt[28]                                 ; host_itf:inst2|cnt[28]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|cnt[5]                                  ; host_itf:inst2|cnt[5]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|cnt[6]                                  ; host_itf:inst2|cnt[6]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|my_clk_cnt2[28]                         ; host_itf:inst2|my_clk_cnt2[28]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|my_clk_cnt2[21]                         ; host_itf:inst2|my_clk_cnt2[21]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; host_itf:inst2|my_clk_cnt2[22]                         ; host_itf:inst2|my_clk_cnt2[22]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; host_itf:inst2|cnt[8]                                  ; host_itf:inst2|cnt[8]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; host_itf:inst2|cnt[10]                                 ; host_itf:inst2|cnt[10]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.536      ;
; 1.388 ; host_itf:inst2|x8800_0000[5]                           ; processor:inst3|s_constK[5]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.002      ; 1.696      ;
; 1.441 ; host_itf:inst2|x8800_0000[9]                           ; processor:inst3|s_constK[9]                            ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.015      ; 1.762      ;
; 1.493 ; processor:inst3|s_constK[5]                            ; processor:inst3|sub_23_23:sub_from_k|dout[5]           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.001      ; 1.800      ;
; 1.517 ; host_itf:inst2|cnt[0]                                  ; host_itf:inst2|cnt[1]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; -0.001     ; 1.822      ;
; 1.539 ; host_itf:inst2|x8800_0000[13]                          ; processor:inst3|s_constK[13]                           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.006      ; 1.851      ;
; 1.540 ; processor:inst3|delay_2_cycle:mdelay_2_cycle|delay1[1] ; processor:inst3|delay_2_cycle:mdelay_2_cycle|delay2[1] ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.008      ; 1.854      ;
; 1.590 ; host_itf:inst2|x8800_0000[11]                          ; processor:inst3|s_constK[11]                           ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.006      ; 1.902      ;
; 1.645 ; host_itf:inst2|cnt[16]                                 ; host_itf:inst2|cnt[17]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; host_itf:inst2|my_clk_cnt2[16]                         ; host_itf:inst2|my_clk_cnt2[17]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; host_itf:inst2|my_clk_cnt2[0]                          ; host_itf:inst2|my_clk_cnt2[1]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.951      ;
; 1.654 ; host_itf:inst2|my_clk_cnt2[1]                          ; host_itf:inst2|my_clk_cnt2[2]                          ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; host_itf:inst2|cnt[17]                                 ; host_itf:inst2|cnt[18]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; host_itf:inst2|cnt[1]                                  ; host_itf:inst2|cnt[2]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; host_itf:inst2|my_clk_cnt2[17]                         ; host_itf:inst2|my_clk_cnt2[18]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; host_itf:inst2|my_clk_cnt2[9]                          ; host_itf:inst2|my_clk_cnt2[10]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|cnt[18]                                 ; host_itf:inst2|cnt[19]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|cnt[25]                                 ; host_itf:inst2|cnt[26]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|cnt[2]                                  ; host_itf:inst2|cnt[3]                                  ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|my_clk_cnt2[18]                         ; host_itf:inst2|my_clk_cnt2[19]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|my_clk_cnt2[25]                         ; host_itf:inst2|my_clk_cnt2[26]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; host_itf:inst2|cnt[9]                                  ; host_itf:inst2|cnt[10]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; host_itf:inst2|cnt[30]                                 ; host_itf:inst2|cnt[31]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[30]                         ; host_itf:inst2|my_clk_cnt2[31]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|cnt[29]                                 ; host_itf:inst2|cnt[30]                                 ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[29]                         ; host_itf:inst2|my_clk_cnt2[30]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; host_itf:inst2|my_clk_cnt2[11]                         ; host_itf:inst2|my_clk_cnt2[12]                         ; FPGA_CLK     ; FPGA_CLK    ; 0.000        ; 0.000      ; 1.962      ;
+-------+--------------------------------------------------------+--------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'FPGA_CLK'                                                                                      ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_io:inst|re_dly               ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_io:inst|re_dly               ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_io:inst|re_dly1              ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_io:inst|re_dly1              ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[0]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[0]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[0]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[0]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[10]~en   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[10]~en   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[10]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[10]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[11]~en   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[11]~en   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[11]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[11]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[12]~en   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[12]~en   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[12]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[12]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[13]~en   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[13]~en   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[13]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[13]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[14]~en   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[14]~en   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[14]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[14]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[15]~en   ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[15]~en   ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[15]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[15]~reg0 ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[1]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[1]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[1]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[1]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[2]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[2]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[2]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[2]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[3]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[3]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[3]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[3]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[4]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[4]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[4]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[4]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[5]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[5]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[5]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[5]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[6]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[6]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[6]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[6]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[7]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[7]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[7]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[7]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[8]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[8]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[8]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[8]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[9]~en    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[9]~en    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[9]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_DATA[9]~reg0  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_nWE           ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|SRAM_nWE           ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[0]             ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[0]             ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[10]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[10]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[11]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[11]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[12]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[12]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[13]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[13]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[14]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[14]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[15]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[15]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[16]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[16]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[17]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[17]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[18]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[18]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[19]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[19]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[1]             ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[1]             ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[20]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[20]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[21]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[21]            ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[22]            ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; FPGA_CLK ; Rise       ; host_itf:inst2|cnt[22]            ;
+-------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; CPLD_0        ; FPGA_CLK   ; 11.043 ; 11.043 ; Rise       ; FPGA_CLK        ;
; XM0OEN        ; FPGA_CLK   ; 6.350  ; 6.350  ; Rise       ; FPGA_CLK        ;
; XM0WEN        ; FPGA_CLK   ; 6.410  ; 6.410  ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]   ; FPGA_CLK   ; 10.961 ; 10.961 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]  ; FPGA_CLK   ; 7.125  ; 7.125  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]  ; FPGA_CLK   ; 8.941  ; 8.941  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]  ; FPGA_CLK   ; 8.958  ; 8.958  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]  ; FPGA_CLK   ; 8.990  ; 8.990  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]  ; FPGA_CLK   ; 10.456 ; 10.456 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]  ; FPGA_CLK   ; 10.418 ; 10.418 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]  ; FPGA_CLK   ; 10.299 ; 10.299 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]  ; FPGA_CLK   ; 10.961 ; 10.961 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]  ; FPGA_CLK   ; 10.659 ; 10.659 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]  ; FPGA_CLK   ; 10.388 ; 10.388 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10] ; FPGA_CLK   ; 10.764 ; 10.764 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11] ; FPGA_CLK   ; 10.466 ; 10.466 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12] ; FPGA_CLK   ; 10.292 ; 10.292 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13] ; FPGA_CLK   ; 10.631 ; 10.631 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14] ; FPGA_CLK   ; 10.677 ; 10.677 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15] ; FPGA_CLK   ; 10.151 ; 10.151 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16] ; FPGA_CLK   ; 9.587  ; 9.587  ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17] ; FPGA_CLK   ; 10.333 ; 10.333 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18] ; FPGA_CLK   ; 10.313 ; 10.313 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19] ; FPGA_CLK   ; 10.143 ; 10.143 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[20] ; FPGA_CLK   ; 10.774 ; 10.774 ; Rise       ; FPGA_CLK        ;
; XnRESET       ; FPGA_CLK   ; 4.034  ; 4.034  ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; CPLD_0        ; FPGA_CLK   ; -8.909 ; -8.909 ; Rise       ; FPGA_CLK        ;
; XM0OEN        ; FPGA_CLK   ; 0.681  ; 0.681  ; Rise       ; FPGA_CLK        ;
; XM0WEN        ; FPGA_CLK   ; -4.276 ; -4.276 ; Rise       ; FPGA_CLK        ;
; XM0_ADDR[*]   ; FPGA_CLK   ; -5.256 ; -5.256 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[0]  ; FPGA_CLK   ; -5.256 ; -5.256 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[1]  ; FPGA_CLK   ; -7.068 ; -7.068 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[2]  ; FPGA_CLK   ; -7.085 ; -7.085 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[3]  ; FPGA_CLK   ; -7.117 ; -7.117 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[4]  ; FPGA_CLK   ; -8.583 ; -8.583 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[5]  ; FPGA_CLK   ; -8.545 ; -8.545 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[6]  ; FPGA_CLK   ; -8.426 ; -8.426 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[7]  ; FPGA_CLK   ; -9.088 ; -9.088 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[8]  ; FPGA_CLK   ; -8.525 ; -8.525 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[9]  ; FPGA_CLK   ; -8.254 ; -8.254 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[10] ; FPGA_CLK   ; -8.630 ; -8.630 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[11] ; FPGA_CLK   ; -8.332 ; -8.332 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[12] ; FPGA_CLK   ; -8.158 ; -8.158 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[13] ; FPGA_CLK   ; -8.497 ; -8.497 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[14] ; FPGA_CLK   ; -8.543 ; -8.543 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[15] ; FPGA_CLK   ; -8.017 ; -8.017 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[16] ; FPGA_CLK   ; -7.453 ; -7.453 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[17] ; FPGA_CLK   ; -8.199 ; -8.199 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[18] ; FPGA_CLK   ; -8.179 ; -8.179 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[19] ; FPGA_CLK   ; -8.009 ; -8.009 ; Rise       ; FPGA_CLK        ;
;  XM0_ADDR[20] ; FPGA_CLK   ; -8.640 ; -8.640 ; Rise       ; FPGA_CLK        ;
; XnRESET       ; FPGA_CLK   ; -2.246 ; -2.246 ; Rise       ; FPGA_CLK        ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_DATA[*]   ; FPGA_CLK   ; 9.930  ; 9.930  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[0]  ; FPGA_CLK   ; 9.001  ; 9.001  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[1]  ; FPGA_CLK   ; 8.261  ; 8.261  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[2]  ; FPGA_CLK   ; 9.420  ; 9.420  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[3]  ; FPGA_CLK   ; 9.189  ; 9.189  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[4]  ; FPGA_CLK   ; 7.845  ; 7.845  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[5]  ; FPGA_CLK   ; 9.519  ; 9.519  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[6]  ; FPGA_CLK   ; 9.930  ; 9.930  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[7]  ; FPGA_CLK   ; 9.180  ; 9.180  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[8]  ; FPGA_CLK   ; 9.868  ; 9.868  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[9]  ; FPGA_CLK   ; 9.545  ; 9.545  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[10] ; FPGA_CLK   ; 8.683  ; 8.683  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[11] ; FPGA_CLK   ; 9.642  ; 9.642  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[12] ; FPGA_CLK   ; 8.580  ; 8.580  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[13] ; FPGA_CLK   ; 9.505  ; 9.505  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[14] ; FPGA_CLK   ; 7.913  ; 7.913  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[15] ; FPGA_CLK   ; 8.494  ; 8.494  ; Rise       ; FPGA_CLK        ;
; SRAM_nOE       ; FPGA_CLK   ; 10.914 ; 10.914 ; Rise       ; FPGA_CLK        ;
; SRAM_nWE       ; FPGA_CLK   ; 10.839 ; 10.839 ; Rise       ; FPGA_CLK        ;
; XM0_DATA[*]    ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]   ; FPGA_CLK   ; 8.501  ; 8.501  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]   ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]   ; FPGA_CLK   ; 8.091  ; 8.091  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]   ; FPGA_CLK   ; 8.091  ; 8.091  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]   ; FPGA_CLK   ; 8.098  ; 8.098  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]   ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]   ; FPGA_CLK   ; 8.005  ; 8.005  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]   ; FPGA_CLK   ; 8.005  ; 8.005  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]   ; FPGA_CLK   ; 8.032  ; 8.032  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]   ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10]  ; FPGA_CLK   ; 7.633  ; 7.633  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11]  ; FPGA_CLK   ; 7.633  ; 7.633  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12]  ; FPGA_CLK   ; 8.501  ; 8.501  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13]  ; FPGA_CLK   ; 7.573  ; 7.573  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14]  ; FPGA_CLK   ; 7.557  ; 7.557  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15]  ; FPGA_CLK   ; 7.529  ; 7.529  ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; SRAM_DATA[*]   ; FPGA_CLK   ; 7.845  ; 7.845  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[0]  ; FPGA_CLK   ; 9.001  ; 9.001  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[1]  ; FPGA_CLK   ; 8.261  ; 8.261  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[2]  ; FPGA_CLK   ; 9.420  ; 9.420  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[3]  ; FPGA_CLK   ; 9.189  ; 9.189  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[4]  ; FPGA_CLK   ; 7.845  ; 7.845  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[5]  ; FPGA_CLK   ; 9.519  ; 9.519  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[6]  ; FPGA_CLK   ; 9.930  ; 9.930  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[7]  ; FPGA_CLK   ; 9.180  ; 9.180  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[8]  ; FPGA_CLK   ; 9.868  ; 9.868  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[9]  ; FPGA_CLK   ; 9.545  ; 9.545  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[10] ; FPGA_CLK   ; 8.683  ; 8.683  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[11] ; FPGA_CLK   ; 9.642  ; 9.642  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[12] ; FPGA_CLK   ; 8.580  ; 8.580  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[13] ; FPGA_CLK   ; 9.505  ; 9.505  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[14] ; FPGA_CLK   ; 7.913  ; 7.913  ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[15] ; FPGA_CLK   ; 8.494  ; 8.494  ; Rise       ; FPGA_CLK        ;
; SRAM_nOE       ; FPGA_CLK   ; 10.914 ; 10.914 ; Rise       ; FPGA_CLK        ;
; SRAM_nWE       ; FPGA_CLK   ; 10.839 ; 10.839 ; Rise       ; FPGA_CLK        ;
; XM0_DATA[*]    ; FPGA_CLK   ; 7.529  ; 7.529  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[0]   ; FPGA_CLK   ; 8.501  ; 8.501  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[1]   ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[2]   ; FPGA_CLK   ; 8.091  ; 8.091  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[3]   ; FPGA_CLK   ; 8.091  ; 8.091  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[4]   ; FPGA_CLK   ; 8.098  ; 8.098  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[5]   ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[6]   ; FPGA_CLK   ; 8.005  ; 8.005  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[7]   ; FPGA_CLK   ; 8.005  ; 8.005  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[8]   ; FPGA_CLK   ; 8.032  ; 8.032  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[9]   ; FPGA_CLK   ; 8.506  ; 8.506  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[10]  ; FPGA_CLK   ; 7.633  ; 7.633  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[11]  ; FPGA_CLK   ; 7.633  ; 7.633  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[12]  ; FPGA_CLK   ; 8.501  ; 8.501  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[13]  ; FPGA_CLK   ; 7.573  ; 7.573  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[14]  ; FPGA_CLK   ; 7.557  ; 7.557  ; Rise       ; FPGA_CLK        ;
;  XM0_DATA[15]  ; FPGA_CLK   ; 7.529  ; 7.529  ; Rise       ; FPGA_CLK        ;
+----------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; CPLD_0     ; XM0_DATA[0]  ; 12.912 ;    ;    ; 12.912 ;
; CPLD_0     ; XM0_DATA[1]  ; 12.917 ;    ;    ; 12.917 ;
; CPLD_0     ; XM0_DATA[2]  ; 12.502 ;    ;    ; 12.502 ;
; CPLD_0     ; XM0_DATA[3]  ; 12.502 ;    ;    ; 12.502 ;
; CPLD_0     ; XM0_DATA[4]  ; 12.509 ;    ;    ; 12.509 ;
; CPLD_0     ; XM0_DATA[5]  ; 12.917 ;    ;    ; 12.917 ;
; CPLD_0     ; XM0_DATA[6]  ; 12.416 ;    ;    ; 12.416 ;
; CPLD_0     ; XM0_DATA[7]  ; 12.416 ;    ;    ; 12.416 ;
; CPLD_0     ; XM0_DATA[8]  ; 12.443 ;    ;    ; 12.443 ;
; CPLD_0     ; XM0_DATA[9]  ; 12.917 ;    ;    ; 12.917 ;
; CPLD_0     ; XM0_DATA[10] ; 12.044 ;    ;    ; 12.044 ;
; CPLD_0     ; XM0_DATA[11] ; 12.044 ;    ;    ; 12.044 ;
; CPLD_0     ; XM0_DATA[12] ; 12.912 ;    ;    ; 12.912 ;
; CPLD_0     ; XM0_DATA[13] ; 11.984 ;    ;    ; 11.984 ;
; CPLD_0     ; XM0_DATA[14] ; 11.968 ;    ;    ; 11.968 ;
; CPLD_0     ; XM0_DATA[15] ; 11.940 ;    ;    ; 11.940 ;
; XM0OEN     ; XM0_DATA[0]  ; 7.318  ;    ;    ; 7.318  ;
; XM0OEN     ; XM0_DATA[1]  ; 7.323  ;    ;    ; 7.323  ;
; XM0OEN     ; XM0_DATA[2]  ; 6.908  ;    ;    ; 6.908  ;
; XM0OEN     ; XM0_DATA[3]  ; 6.908  ;    ;    ; 6.908  ;
; XM0OEN     ; XM0_DATA[4]  ; 6.915  ;    ;    ; 6.915  ;
; XM0OEN     ; XM0_DATA[5]  ; 7.323  ;    ;    ; 7.323  ;
; XM0OEN     ; XM0_DATA[6]  ; 6.822  ;    ;    ; 6.822  ;
; XM0OEN     ; XM0_DATA[7]  ; 6.822  ;    ;    ; 6.822  ;
; XM0OEN     ; XM0_DATA[8]  ; 6.849  ;    ;    ; 6.849  ;
; XM0OEN     ; XM0_DATA[9]  ; 7.323  ;    ;    ; 7.323  ;
; XM0OEN     ; XM0_DATA[10] ; 6.450  ;    ;    ; 6.450  ;
; XM0OEN     ; XM0_DATA[11] ; 6.450  ;    ;    ; 6.450  ;
; XM0OEN     ; XM0_DATA[12] ; 7.318  ;    ;    ; 7.318  ;
; XM0OEN     ; XM0_DATA[13] ; 6.390  ;    ;    ; 6.390  ;
; XM0OEN     ; XM0_DATA[14] ; 6.374  ;    ;    ; 6.374  ;
; XM0OEN     ; XM0_DATA[15] ; 6.346  ;    ;    ; 6.346  ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; CPLD_0     ; XM0_DATA[0]  ; 12.912 ;    ;    ; 12.912 ;
; CPLD_0     ; XM0_DATA[1]  ; 12.917 ;    ;    ; 12.917 ;
; CPLD_0     ; XM0_DATA[2]  ; 12.502 ;    ;    ; 12.502 ;
; CPLD_0     ; XM0_DATA[3]  ; 12.502 ;    ;    ; 12.502 ;
; CPLD_0     ; XM0_DATA[4]  ; 12.509 ;    ;    ; 12.509 ;
; CPLD_0     ; XM0_DATA[5]  ; 12.917 ;    ;    ; 12.917 ;
; CPLD_0     ; XM0_DATA[6]  ; 12.416 ;    ;    ; 12.416 ;
; CPLD_0     ; XM0_DATA[7]  ; 12.416 ;    ;    ; 12.416 ;
; CPLD_0     ; XM0_DATA[8]  ; 12.443 ;    ;    ; 12.443 ;
; CPLD_0     ; XM0_DATA[9]  ; 12.917 ;    ;    ; 12.917 ;
; CPLD_0     ; XM0_DATA[10] ; 12.044 ;    ;    ; 12.044 ;
; CPLD_0     ; XM0_DATA[11] ; 12.044 ;    ;    ; 12.044 ;
; CPLD_0     ; XM0_DATA[12] ; 12.912 ;    ;    ; 12.912 ;
; CPLD_0     ; XM0_DATA[13] ; 11.984 ;    ;    ; 11.984 ;
; CPLD_0     ; XM0_DATA[14] ; 11.968 ;    ;    ; 11.968 ;
; CPLD_0     ; XM0_DATA[15] ; 11.940 ;    ;    ; 11.940 ;
; XM0OEN     ; XM0_DATA[0]  ; 7.318  ;    ;    ; 7.318  ;
; XM0OEN     ; XM0_DATA[1]  ; 7.323  ;    ;    ; 7.323  ;
; XM0OEN     ; XM0_DATA[2]  ; 6.908  ;    ;    ; 6.908  ;
; XM0OEN     ; XM0_DATA[3]  ; 6.908  ;    ;    ; 6.908  ;
; XM0OEN     ; XM0_DATA[4]  ; 6.915  ;    ;    ; 6.915  ;
; XM0OEN     ; XM0_DATA[5]  ; 7.323  ;    ;    ; 7.323  ;
; XM0OEN     ; XM0_DATA[6]  ; 6.822  ;    ;    ; 6.822  ;
; XM0OEN     ; XM0_DATA[7]  ; 6.822  ;    ;    ; 6.822  ;
; XM0OEN     ; XM0_DATA[8]  ; 6.849  ;    ;    ; 6.849  ;
; XM0OEN     ; XM0_DATA[9]  ; 7.323  ;    ;    ; 7.323  ;
; XM0OEN     ; XM0_DATA[10] ; 6.450  ;    ;    ; 6.450  ;
; XM0OEN     ; XM0_DATA[11] ; 6.450  ;    ;    ; 6.450  ;
; XM0OEN     ; XM0_DATA[12] ; 7.318  ;    ;    ; 7.318  ;
; XM0OEN     ; XM0_DATA[13] ; 6.390  ;    ;    ; 6.390  ;
; XM0OEN     ; XM0_DATA[14] ; 6.374  ;    ;    ; 6.374  ;
; XM0OEN     ; XM0_DATA[15] ; 6.346  ;    ;    ; 6.346  ;
+------------+--------------+--------+----+----+--------+


+---------------------------------------------------------------------------+
; Output Enable Times                                                       ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; SRAM_DATA[*]   ; FPGA_CLK   ; 8.059 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[0]  ; FPGA_CLK   ; 8.510 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[1]  ; FPGA_CLK   ; 8.444 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[2]  ; FPGA_CLK   ; 8.459 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[3]  ; FPGA_CLK   ; 8.059 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[4]  ; FPGA_CLK   ; 8.525 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[5]  ; FPGA_CLK   ; 9.462 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[6]  ; FPGA_CLK   ; 9.405 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[7]  ; FPGA_CLK   ; 9.401 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[8]  ; FPGA_CLK   ; 9.184 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[9]  ; FPGA_CLK   ; 9.416 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[10] ; FPGA_CLK   ; 9.552 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[11] ; FPGA_CLK   ; 9.367 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[12] ; FPGA_CLK   ; 9.238 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[13] ; FPGA_CLK   ; 9.454 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[14] ; FPGA_CLK   ; 8.542 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[15] ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
+----------------+------------+-------+------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Output Enable Times                                               ;
+----------------+------------+-------+------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+------+------------+-----------------+
; SRAM_DATA[*]   ; FPGA_CLK   ; 8.059 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[0]  ; FPGA_CLK   ; 8.510 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[1]  ; FPGA_CLK   ; 8.444 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[2]  ; FPGA_CLK   ; 8.459 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[3]  ; FPGA_CLK   ; 8.059 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[4]  ; FPGA_CLK   ; 8.525 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[5]  ; FPGA_CLK   ; 9.462 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[6]  ; FPGA_CLK   ; 9.405 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[7]  ; FPGA_CLK   ; 9.401 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[8]  ; FPGA_CLK   ; 9.184 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[9]  ; FPGA_CLK   ; 9.416 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[10] ; FPGA_CLK   ; 9.552 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[11] ; FPGA_CLK   ; 9.367 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[12] ; FPGA_CLK   ; 9.238 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[13] ; FPGA_CLK   ; 9.454 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[14] ; FPGA_CLK   ; 8.542 ;      ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[15] ; FPGA_CLK   ; 8.528 ;      ; Rise       ; FPGA_CLK        ;
+----------------+------------+-------+------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Output Disable Times                                                               ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA[*]   ; FPGA_CLK   ; 8.059     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[0]  ; FPGA_CLK   ; 8.510     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[1]  ; FPGA_CLK   ; 8.444     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[2]  ; FPGA_CLK   ; 8.459     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[3]  ; FPGA_CLK   ; 8.059     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[4]  ; FPGA_CLK   ; 8.525     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[5]  ; FPGA_CLK   ; 9.462     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[6]  ; FPGA_CLK   ; 9.405     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[7]  ; FPGA_CLK   ; 9.401     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[8]  ; FPGA_CLK   ; 9.184     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[9]  ; FPGA_CLK   ; 9.416     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[10] ; FPGA_CLK   ; 9.552     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[11] ; FPGA_CLK   ; 9.367     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[12] ; FPGA_CLK   ; 9.238     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[13] ; FPGA_CLK   ; 9.454     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[14] ; FPGA_CLK   ; 8.542     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[15] ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
+----------------+------------+-----------+-----------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                       ;
+----------------+------------+-----------+-----------+------------+-----------------+
; Data Port      ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+----------------+------------+-----------+-----------+------------+-----------------+
; SRAM_DATA[*]   ; FPGA_CLK   ; 8.059     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[0]  ; FPGA_CLK   ; 8.510     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[1]  ; FPGA_CLK   ; 8.444     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[2]  ; FPGA_CLK   ; 8.459     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[3]  ; FPGA_CLK   ; 8.059     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[4]  ; FPGA_CLK   ; 8.525     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[5]  ; FPGA_CLK   ; 9.462     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[6]  ; FPGA_CLK   ; 9.405     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[7]  ; FPGA_CLK   ; 9.401     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[8]  ; FPGA_CLK   ; 9.184     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[9]  ; FPGA_CLK   ; 9.416     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[10] ; FPGA_CLK   ; 9.552     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[11] ; FPGA_CLK   ; 9.367     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[12] ; FPGA_CLK   ; 9.238     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[13] ; FPGA_CLK   ; 9.454     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[14] ; FPGA_CLK   ; 8.542     ;           ; Rise       ; FPGA_CLK        ;
;  SRAM_DATA[15] ; FPGA_CLK   ; 8.528     ;           ; Rise       ; FPGA_CLK        ;
+----------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; FPGA_CLK   ; FPGA_CLK ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 41    ; 41   ;
; Unconstrained Input Port Paths  ; 2277  ; 2277 ;
; Unconstrained Output Ports      ; 47    ; 47   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Web Edition
    Info: Processing started: Sun Jun 21 03:49:28 2015
Info: Command: quartus_sta M3 -c M3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Reading SDC File: 'M3.sdc'
Warning: Node: host_itf:inst2|seg_clk was determined to be a clock but was found without an associated clock assignment.
Warning: Node: CPLD_0 was determined to be a clock but was found without an associated clock assignment.
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -13.781
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -13.781     -1076.347 FPGA_CLK 
Info: Worst-case hold slack is 0.499
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.499         0.000 FPGA_CLK 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.758
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.758         0.000 FPGA_CLK 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 274 megabytes
    Info: Processing ended: Sun Jun 21 03:49:30 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


