2於這些原因，所以我們可以預期往後 DDFS將會被
大量使用。
現今，伴隨著無線、可攜式系統及多媒體的
發展，傳送資料頻寬和速率的需求益增，快速的切
換時間和較精準及擁有較寬的頻帶的DDFS變成目
前對於頻率要求嚴格的系統最好選擇，將會變得越
來越重要。因為缺少以上的特性，PLL不再適合系
統上的需求。表1簡列兩種不同頻率合成器的規格
和應用的比較。
0 ~ (2 1)L − 
clk
2out L
f FCWf ⋅ =  
圖 1：直接式數位頻率合成器基本架構
表1 頻率合成器的規格、應用的比較
PLL DDFS
Freq. Range >GHz <GHz
Switch time poor good
Phase noise poor good
Spectrum purity poor good
Power、area good poor
Application
Wireless commu-
nication
Waveform
generator
二、研究方法與成果
本計畫將設計一個高頻的 DDFS；我們將提出
新型 DDFS電路架構，結合無記憶體架構以及線性
DAC電路，採用三角轉弦波信號的類比電路；本架
構包括 DAC 晶片在內，具有快速工作頻率，電路
面積亦可節省，但受限於類比電路之解析度。從架
構分析，我們所提出的 DDFS比起無記憶體 DDFS
架構更具有速度、消耗功率及晶片面積更具優勢。
電路架構
圖 2為傳統無記憶體方式的 DDFS，主要優點
是減少了記憶體，使數位電路簡化，但需要一個非
線性 DAC 實現數位三角波轉成類比弦波的電路。
非線性 DAC 的問題是類比設計的複雜性增加，由
於是非線性特性，其不對稱性問題更嚴重，無法精
確設計所需的係數，使得電路解析度不高，且拖累
類比速度。因此，我們提出一個取代非線性 DAC
的方法，採用線性 DAC 和三角至弦波轉換器
(Triangle-to-Sine Converter, TSC)之組合，如圖 3所
示。TSC為類比電路設計，其信號處理特性為連續
性，將類比三角波轉換成類比弦波；這樣子，就可
改善非線性 DAC 之問題，保有所要之解析度，且
速度得以提升。圖 4為我們提出新型 DDFS電路架
構，包括數位頻率合成器、線性 DAC 和三角至弦
波轉換器(TSC)。數位頻率合成器可以視為三角波
產生器相位累加器(Phase Accumulator, PA)和 1補數
數位電路設計即可，不需查表(look up table, LUT)
方式的 ROM，再由線性 DAC轉換成類比三角波信
號，最後經由 TSC轉成弦波信號。以下簡述所要設
計的三個電路：數位頻率合成器、線性 DAC 和三
角至弦波轉換器。
0 ~ (2 1)L − 
clk
2out L
f FCWf ⋅ =  
圖 2：傳統的無記憶體形式 DDFS
Clock
Clock
圖 3：以線性 DAC結合 TSC取代非線性 DAC
0 ~ (2 1)L −  clk
2out L
f FCWf ⋅ =  
圖 4：所提出的整體電路架構
三角至弦波轉換器
TSC 是要將三角波轉換成弦波，我們利用函
數分析，逼近其特性，再來設計電路。所設計之電
路為利用 Translinear迴路設計，採用 BiCMOS製程
之 BJT元件設計。
我們利用 BJT 元件的電壓和電流之指數關
41 x+
1 x−
x
圖 7：以 Translinear迴路轉換三角波為弦波之示意
圖
2I
(1 )x I+ (1 )x I−
1Q
2Q 3Q 5Q
6Q7Q 8Q
1ii 2ii
4Q
1oi 2oi
Output
圖 8：以 Translinear迴路轉換三角波為弦波之電路
(TSC)
圖 9：以 Translinear迴路設計 TSC之模擬圖形
(a)
(b)
圖 10：TSC之輸入和輸出模擬圖形，輸入為：(a) 6
位元三角波和(b) 8位元三角波
圖 11：TSC之輸入位元和輸出信號 SFDR之曲線
數位類比轉換器
現行中的數位至類比轉換器架構包括電阻串
列式、二進制權重電阻式、R-2R 電阻梯式、電容
切換式、二進制碼電流源切換式、以及溫度計碼電
流源切換式等不同種類的 DAC，但基於高速且高解
析度的要求，我們所使用的是電流源形式數位至類
比轉換器(Current-steering DAC)，Current-steering
DAC的基本概念是使用電流源為單位電流，再藉由
輸入數位訊號控制開關切換，使得訊號得以加成轉
6脈(clock)需達到 5 GHz，也就是最快可以產生 LSB
有 2.5 GHz的時脈週期，再藉由調整數位輸出(B0 ~
B7)來控制 DAC 電路。整個相位累加器如圖 15 所
示，共有九位元輸入，輸出為一位元的正負向和八
位元大小，為三角波之數位碼。因為寬頻及高速的
因素，所以我們累加器部分使用管線式並且家了些
許的 DFF以確保在高速時相位的一致性。
由於 DDFS的目標是達到 5 GHz的取樣率，
所設計數位訊號產生的部份，也就是 ACC (累加器)
必定要同樣以 5 GHz的訊號產生速率來搭配，在這
樣的前提下才能改變取樣率做輸出端效能的比
較。基於這樣高速數位電路的考量，我們必須克服
數位電路時間延遲的問題，所以我們選用兩個比較
大面積的前看進位加法器(carry look-ahead adder)去
構成 9位元輸出的累加器，而去犧牲面積來解決時
間延遲的問題，並且我們也另外再加入可以切換上
下數的功能，靠的是最後本身 carry(進位位元)去做
控制反相，也就是此電路已產生了輸出進位位元，
表示計數的動作已達到極值；此時便是要切換計數
狀態的時候了，carry 位元會經過 xor(互斥或閘)來
造成反相，所以透過 carry來控制上下計數的機制，
最後藉由這個產生數位訊號的電路(ACC)，DAC輸
出端類比波形將以三角波方式呈現，而且在經由控
制 ACC 輸入端位元就可以快速的去調變出不同的
輸出三角波頻率。
數位累加器的主要電路為加法器，圖 16為加
法器內部電路以及 DFF電路，所使用的為差動電路
設計。圖 17 為數位相位累加器的電路模擬結果，
其工作頻率為 5 GHz，以 0.35-µm BiCMOS設計。
對於後面的關於 CMOS相位累加器設計，我們同樣
也會用差動架構電路設計，此將不另描述。
D
D D
D
D D
D D
D D
D
D D
D
D D
D D
D D
a7
a6
a5
a4
a3
a2 D D
D D
D D
D D
D D
D D
D D
D D
D D D D D D D D
a1
a0 D
1's
com
plem
entor
b7
b6
b5
b4
b3
b2
b1
b0D
DD
DD D
DD D D
DD D D D
DD D D D D
DD D D D D D
DD D D D D D D
a8 DD D D D D D D D
D
D
D
D
D
D
D
D
圖 15：相位累加器
(a)
(b)
(c)
圖 16：BiCMOS加法器：(a) Carry (b)Sum 和(c)DFF
電路
8圖 21：DDFS測試結果
表 3：效能摘要和文獻比較
三、主要參考文獻
[1] B. Goldberg, Digital Techniques in Frequency
Synthesis, New York: McGraw-Hill, 1996.
[2] A. Gutierrez-Aitken, et al., “Ultra high speed
direct digital synthesizer using InP DHBT
technology,” IEEE J. Solid-State Circuits, vol.
37, no. 9, pp. 1115–1121, Sep. 2002.
[3] S. E. Turner and D. E. Kotecki, “Direct digital
synthesizer with ROMless architecture at
13-GHz clock frequency in InP DHBT tech-
nology,” IEEE Microw. Wireless Compon. Lett.,
vol. 16, no. 5, pp. 296–298, May 2006.
[4] X. Yu, et al., “A 9-bit quadrature direct digital
synthesizer implemented in 0.18-μm SiGe
BiCMOS Technology,” IEEE Trans. Microw.
Theory Tech., vol. 56, no. 5, pp. 1257–1266,
May 2008.
[5] X. Yu, et al., “A 12 GHz 1.9 W direct digital
synthesizer MMIC implemented in 0.18-μm
SiGe BiCMOS technology,” IEEE J. Solid-State
Circuits, vol. 43, no. 6, pp. 1384–1393, Jun.
2008.
[6] X. Geng, et al., “A 5 GHz direct digital synthe-
sizer MMIC with direct modulation and spur
randomization,” IEEE Radio Frequency Inte-
grated Circuits (RFIC) Symp., Jun. 2009, pp.
419–422.
[7] X. Geng, et al., “A 11-bit 8.6 GHz direct digital
synthesizer MMIC with 10-bit segmented
sin-weighted DAC,” IEEE J. Solid-State Cir-
cuits, vol. 45, no. 2, pp. 300–313, Feb. 2010.
[8] E. Seevinck, Analysis and Synthesis of
Translinear Integrated Circuits, Elsevier, 1988.
四、計畫成果與檢討
本計畫具有創新性與經濟性價值的成果，對
該領域之技術研發與突破上有實質的建樹。此外，
對參與本計畫之研究人員，期能培育並訓練其電路
設計、模擬、分析、佈局、系統整合與實作量測等
技能，相信對其研發能力與專業技能之提昇具有莫
大的助益。經由研發實用的中頻晶片技術，本計畫
除可提升系統理論分析與實作能力外，更可進一步
提供產業界在系統晶片之類比電路設計與積體電
路的研發技術。我們也在相關的期刊或研討會上發
表論文，相關參與人員發表的論文也列舉於後，以
供參考，還有三篇正在整理中。
2010年論文發表：
[1] Meng-Ting Tsai, Ching-Yuan Yang, “A
Fast-Locking Agile Frequency Synthesizer for
MIMO Dual-mode WiFi/WiMAX Applications,”
Analog Integrated Circuits and Signal Processing,
vol. 64, no. 1, pp. 69-79, July 2010. (SCI, EI)
[2] Ching-Yuan Yang, Chih-Hsiang Chang, “Low
Voltage 0.13-µm CMOS Voltage-Controlled Os-
cillator and Frequency Doubler,” Journal of En-
gineering, National Chung Hsing University,
vol.21, no.1, pp.46-53, Mar. 2010.
[3] Chung-Wei Su, Hsuan-Yu Chang, Ching-Yuan
Yang, “A 6-bit 1-GS/s Pipelined Ana-
log-to-Digital Converter With Open-Loop Resi-
due Amplifiers,” The 21th VLSI Design/CAD
Symposium, Gaoxiong, Taiwan, pp.431-434, Aug.
2010.
[4] Jun-Hong Weng, Yi-Lin Jhu, Ching-Yuan Yang,
“A 1.5-GHz Low-Power CMOS ROM-less Direct
Digital Frequency Synthesizer,” The 21th VLSI
Design/CAD Symposium, Gaoxiong, Taiwan,
pp.545-548, Aug. 2010.
表 Y04 
技術層次，對於電路設計者可以擴展其系統設計的視野。 
第二天的Keynote speech是由中山大學陳巽璋教授講演Adaptive Processing Technique for 
Wireless Communications: A Historical Perspective，大概是談無線通信網路技術的應用和挑
戰，此項議題非我的領域專長。接著就去聽幾個section的論文發表。下午，我們進行論發表
的口頭報告，安排在Analog and Digital ICs for Communications場次，主持人Sa-ngiamsak教授
提問一些關於我們論文的一些建議和討論，覺得很有幫助，很發人深省。 
 
第三天進行最後一場Keynote speech，由日本Keio University的Jin Mitsugi教授講Information 
Processing in Network RFID，RFID應用已經廣泛應用於消費性電子上，結合MEMS的設計，
晶片做的很微小，在結合電路與系統設計，成為產品應用的主流。 
此外，參觀各國學者的論文發表，也更加擴展自己在研究上視野，令我在往後的研究裡能有
些新的觀點。參加本次會議除了在議程中學習各國先進在系統和電路的研究成果並與各國學
者交換研究心得，讓我們後續的研究有更多的思考方向來進行，並學習他們做研究的方式和
各項實作及模擬技術。在本次會議認識了很多各國學者，可以在往後的研究上可以進行切磋。 
 
三、考察參觀活動(無是項活動者省略) 
 
四、建議 
 
無。 
 
五、攜回資料名稱及內容 
攜回資料： 
1. ISPACS 2009會議時程表，論文集光碟一片，內容包含本次會議發表的所有論文。 
 
其他事項： 
1. 其他相關會議宣傳海報。 
 
六、其他 
 
感謝國科會在經費上的補助，使得此次的研討會之行得以實現。 
 
2009 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS 2009) December 7-9, 2009
– 398 –
and a PMOS differential pairs in positive feedback
generates a negative resistance to compensate the
parasitic parallel resistance of theLCψtank for os-
cillationtooccur.TheMOSvaractorisusedforfre-
quency tuning. Compared with the ring topologies,
the LC-type VCO has better phase-noise behavior
andfrequencystabilityathighfrequency,butatthe
costofnarrowtuningrange.Inthiswork,weutilizea
bandselectiontechniquetoextendthetuningrange.

 
 
+
−
out V
CV
 
Fig. 2  LC-type VCO
 
B. Band Selector 
Since this basic LC VCO has the inherent drawback 
in tuning range less than 40%, a band selector circuit is 
employed to achieve a very wider frequency range for 
ATSC, 90% at least. Fig.3 depicts this circuit which is 
composed of a cascade divide-by-1/1.5 cell [5] and di-
vide-by-2 chains. The outputs of divide-by-1 and di-
vide-by-1.5 cells are needed to prevent non-overlap. For 
example, if the designed VCO has a tuning range of 630 
to 960 MHz, then the band selector can provide conti-
nuous frequencies from 55 to 960 MHz. The frequency 
bands are shown in Table I and the simulated 
tuned-frequency characteristic is shown in Fig.4, which 
provides eight bands to fully cover the required range. 
 
1
÷1.5
vcof
630 - 960
÷2
÷2
÷2
÷2
÷2
÷2
Mux
#1
#2 #4 #6
#3 #5
#7
#8
outf
55 - 960
MHzMHz
BS  
Fig. 3  Band selector 
 
 
TABLE I  BAND SELECT V.S. OUTPUT FREQUENCY 
Band Frequency range (MHz)
#1 630 − 960 
#2 420 − 640 
#3 315 − 480 
#4 210 − 320 
#5 158 − 240 
#6 105 − 160 
#7 79 − 120 
#8 55 − 80 
 
Control Voltage (V)
O
u
tp
ut
 
Fr
e
qu
en
cy
 
(H
z)
Fig. 4  Simulated tuned-frequency characteristic 
 
C. Fractional Divider with Phase Compensation 
The fractional divider is illustrated in Fig. 5, which 
has 5 bits of integer and 3 bits of fraction to decide the 
divisor. The eight delay cells are introduced to form a 
delay line in the DLL. A DLL is a circuit which synchro-
nizes f3 and f4 using the PD to function phase locking. 
The inputs, f3 and f1, are fed into both PD and VCDL 
and the output f4 is a delayed version of f1. Through the 
feedback operation, the closed loop tends to insert a de-
lay time of one clock of the VCO, i.e., Tvco, between two 
inputs for clock synchronization. The DLL is used to 
generate eight-phase sequences.  
The f1 and f2 are synchronized by DFF1 and DFF2, 
and f3 and f4 have a difference of a VCO clock cycle by 
DFF3 and DLL. f5 is used to delay a VCO clock that can 
prevent glitch while triggering accumulator. As the frac-
tional input is 0, the phase selector will pick one of eight 
phases, and resulting output frequency is equal to di-
vide-by-N; otherwise, the fractional operation is done.  
While the fraction operation is working, the phase 
error accumulation appears. Thus, a phase-compensated 
regime is required. For an example of Nfra = 1, the output 
period of the fractional divider is given by  
1( )
8div vco
T T N= ⋅ +             (2) 
The instantaneous timing error due to the divide-by-N 
operation is calculated by 
1
8N vco div vco
t NT T TΔ = − = −    (3) 
Likewise, the instantaneous timing error due to the di-
vide-by-(N+1) operation is determined by 
1
7( 1)
8N vco div vco
t N T T T+Δ = + − =    (4) 
Therefore, the timing error sequence is {…, −Tvco/8, 
−Tvco/8, −Tvco/8, −Tvco/8, −Tvco/8, −Tvco/8, −Tvco/8, 
7Tvco/8, …} for divisor of N+1/8. Since the phase error 
can be easily predicted, a phase compensated regime 
operates through a digital control circuit. The detailed 
diagram regarding the phase compensation is shown in 
Fig. 6. Similarly, the other divisor’s timing error se-
quence can be predicted as well. Even for the worst case, 
if the divisor is N+7/8, the sequence of timing error is 
2009 International Symposium on Intelligent Signal Processing and Communication Systems (ISPACS 2009) December 7-9, 2009
– 400 –
Science Council, Taiwan, for the financial support and 
the National Chip Implementation Center (CIC), Taiwan, 
for the infrastructure support. This work was sponsored 
by NSC95-2220-E-005-003. 
 
 
Fig. 9  Channel space verification 
 
 
Fig. 10  Measured phase noise: −123dBc/Hz @ 1-MHz 
offset 
 
 
REFERENCES 
[1] ATSC Digital Television Standards, A/53 Part 1~6, Jan. 
3, 2007. 
[2] Y-C Yang, F-T. Lee, and S.-S. Lu, “A single-VCO frac-
tional-N frequency synthesizer for digital TV tuners,” 
in IEEE Int. Microw. Sym., Jun. 2007, pp. 1545-1548. 
[3] W. Rhee and A. Ali, “An on-chip phase compensation 
technique in fractional-N frequency synthesis,” in IEEE 
Int. Sym. Circuits & Syst., May 1999, pp. 363-366. 
[4] C.-Y. Yang, J.-W. Chen, and M.-T. Tsai, “A 
high-frequency phase-compensation fraction-N fre-
quency synthesizer,” in IEEE Int. Sym. Circuits & Syst., 
May 2005, pp. 5901-5904. 
[5] Y.-C Yang, S.-A. Yu, T. Wang, S.-S. Lu, “A dual-mode 
truly modular programmable fractional divider based on 
a 1/1.5 divider cell,” IEEE Microw. Wireless Compon. 
Lett, vol. 15, no. 11, Nov. 2005. 
[6] M. Marutani, H. Anbutsu, M. Kondo, N. Shirai, H. Ya-
mazaki, Y. Watanabe, “An 18mW 90 to 770MHz syn-
thesizer with agile auto-tuning for digital TV-tuners”, in 
IEEE ISSCC Dig. Tech. Papers, Feb. 2006, pp. 681- 
690. 
[7] E.-Y. Sung, K.-S. Lee, D.-H. Baek, Y.-J. Kim, B.-H. 
Park, “A wideband 0.18-m CMOS  fractional-N 
frequency synthesizer with a single VCO for DVB-T,” 
in IEEE Asian Solid-State Circuits Conf., Nov. 2005, pp. 
193-196. 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
TABLE II  COMPARISON OF PERFORMANCE WITH PRIOR WORKS 
References Technology (m) Specification 
Tuning Range 
(MHz) 
Phase noise 
(dBc/Hz) 
Settling 
Time 
Power  
Consumption 
This work 0.18 CMOS ATSC 55 − 960 −123 @1MHz 6 s  40 mW 
[2] 0.18 CMOS DVB-T ISDB-T 2300 − 3500 <−130 @1MHz <70 s 154 mW 
[6] 0.11 CMOS ISDB-T ISDB-TBS 90 − 770 
−100 @100KHz 
−150 @1MHz 
80s 18 mW 
[7] 0.18 CMOS DVB-T 900 − 1730 −136 @1.25MHz <300s 28 mW 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：楊清淵 計畫編號：98-2221-E-005-077- 
計畫名稱：以類比三角至正弦轉換技巧設計高速直接式數位頻率合成器(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備註（質化說明：
如 數 個 計 畫 共 同
成果、成果列為該
期 刊 之 封 面 故
事...等） 
期刊論文 1 1 50% 
＇Low Voltage 
0.13-um CMOS 
Voltage-Controlled 
Oscillator and 
Frequency 
Doubler,＇ Journal 
of Engineering, 
National Chung 
Hsing University, 
vol.21, no.1, 
pp.46-53, Mar. 
2010. 
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
1. ＇A 6-bit 1-GS/s 
Pipelined 
Analog-to-Digital 
Converter With 
Open-Loop Residue 
Amplifiers,＇ The 
21th VLSI 
Design/CAD 
Symposium, 
Gaoxiong, Taiwan, 
pp.431-434, Aug. 
2010. 
2. ＇A 1.5-GHz 
Low-Power CMOS 
ROM-less Direct 
Digital Frequency 
Synthesizer,＇ The 
21th VLSI 
Design/CAD 
Symposium, 
Gaoxiong, Taiwan, 
pp.545-548, Aug. 
2010. 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  
國內 
專利 已獲得件數 0 0 100% 件  
其他成果 
(無法以量化表達之
成果如辦理學術活
動、獲得獎項、重要
國際合作、研究成果
國際影響力及其他協
助產業技術發展之具
體效益事項等，請以
文字敘述填列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
