41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 76 40 0 \NUL
Neili, Hu
22 8 96 52 72 0 \NUL
nehu
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 323 189 0
in_3
20 336 208 395 189 0
in_2
20 408 208 467 189 0
in_1
8 424 184 473 135 1 0
20 480 208 539 189 0
in_0
19 80 312 139 293 0
a_3
19 64 336 123 317 0
a_2
19 48 360 107 341 0
a_1
19 32 384 91 365 0
a_0
22 64 472 249 448 0 \NUL
the output is 0.1.2.3.4.5.
22 64 496 195 472 0 \NUL
6.7.8.9.a.b.c.d.e.f
22 448 472 719 448 0 \NUL
the output meets the requirement
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 272 592 331 573 0
c_2
19 272 632 331 613 0
c_1
19 272 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 272 744 543 720 0 \NUL
the output meets the requirement
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 416 392 475 373 0
b_2
19 488 392 547 373 0
b_1
19 560 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 481 198 470 159
1 398 159 409 198
1 326 159 337 198
1 262 159 265 198
1 136 302 169 390
1 120 326 169 396
1 104 350 169 402
1 88 374 169 408
1 361 639 328 622
1 361 679 328 662
1 473 335 472 382
1 545 335 544 382
1 617 335 616 382
1 361 599 328 582
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 76 40 0 \NUL
Neili, Hu
22 8 96 52 72 0 \NUL
nehu
19 32 216 91 197 0
in_3
19 32 240 91 221 0
in_2
19 32 264 91 245 0
in_1
19 32 288 91 269 0
in_0
22 24 600 390 580 0 \NUL
these are only present so circuit simulates without error
22 24 624 291 604 0 \NUL
remove these once logic is implemented
22 32 184 262 164 0 \NUL
placeholder senders and receivers
22 209 350 645 330 0 \NUL
We suggest building each part on a new page using the -/+ buttons
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 76 40 0 \NUL
Neili, Hu
22 8 96 52 72 0 \NUL
nehu
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 76 40 0 \NUL
Neili, Hu
22 8 96 52 72 0 \NUL
nehu
19 294 122 353 103 0
in_0
19 295 174 354 155 0
in_1
19 296 227 355 208 0
in_2
19 297 281 356 262 0
in_3
20 458 122 517 103 0
a_0
20 458 174 517 155 0
a_1
20 457 227 516 208 0
a_2
20 456 281 515 262 0
a_3
22 312 81 487 57 0 \NUL
This part is for part A.
1 459 112 350 112
1 459 164 351 164
1 458 217 352 217
1 457 271 353 271
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 76 40 0 \NUL
Neili, Hu
22 8 96 52 72 0 \NUL
nehu
19 194 123 253 104 0
in_0
19 195 192 254 173 0
in_1
19 194 264 253 245 0
in_2
19 194 349 253 330 0
in_3
20 489 123 548 104 0
b_1
20 488 161 547 142 0
b_2
20 492 303 551 284 0
b_0
35 357 176 406 127 0 0
35 316 277 365 228 0 0
35 314 365 363 316 0 0
35 410 318 459 269 0 0
22 218 62 389 38 0 \NUL
This part is for part B
1 358 137 250 113
1 358 165 251 182
1 489 151 403 151
1 490 113 250 113
1 317 238 250 254
1 317 266 250 254
1 315 326 250 339
1 315 354 250 339
1 411 279 362 252
1 411 307 360 340
1 493 293 456 293
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 76 40 0 \NUL
Neili, Hu
22 8 96 52 72 0 \NUL
nehu
35 349 144 398 95 1 0
19 199 93 258 74 0
in_0
19 199 129 258 110 0
in_1
19 198 166 257 147 0
in_2
20 424 129 483 110 0
c_0
19 65 271 124 252 0
in_1
19 377 567 436 548 0
in_2
20 682 293 741 274 0
c_1
3 168 292 217 243 0 1
3 225 378 274 329 0 1
3 167 392 216 343 0 1
3 296 345 345 296 0 1
19 64 378 123 359 0
in_0
19 65 349 124 330 0
in_1
3 229 306 278 257 0 1
19 64 305 123 286 0
in_0
3 504 294 553 245 0 1
3 553 400 602 351 0 1
3 503 343 552 294 0 1
3 602 308 651 259 0 1
3 423 280 472 231 0 1
19 428 311 487 292 0
in_2
4 147 611 196 562 0 1
20 673 594 732 575 0
c_2
19 54 595 113 576 0
in_0
19 54 672 113 653 0
in_0
19 54 568 113 549 0
in_1
19 53 643 112 624 0
in_1
4 215 597 264 548 0 1
4 146 659 195 610 0 1
4 289 633 338 584 0 1
4 216 673 265 624 0 1
4 482 546 531 497 0 1
4 484 596 533 547 0 1
4 544 668 593 619 0 1
4 603 609 652 560 0 1
4 358 532 407 483 0 1
22 306 46 477 22 0 \NUL
This part is for part C
22 521 135 620 111 0 \NUL
left is for C0
22 629 346 728 322 0 \NUL
left is for C1
22 614 532 713 508 0 \NUL
left is for C2
1 350 105 255 83
1 350 119 255 119
1 350 133 254 156
1 425 119 395 119
1 169 281 121 261
1 297 334 271 353
1 230 267 214 267
1 230 295 120 295
1 297 306 275 281
1 226 339 121 339
1 168 353 120 368
1 168 381 120 368
1 226 367 213 367
1 169 253 121 261
1 550 269 603 269
1 599 375 603 297
1 683 283 648 283
1 549 318 554 361
1 342 320 424 241
1 342 320 424 269
1 505 283 484 301
1 484 301 504 304
1 484 301 504 332
1 469 255 505 255
1 342 320 554 389
1 110 585 148 572
1 110 585 148 600
1 109 633 147 620
1 109 633 147 648
1 110 558 216 558
1 193 586 216 586
1 192 634 217 634
1 110 662 217 662
1 261 572 290 594
1 290 622 262 648
1 545 629 530 571
1 528 521 604 570
1 604 598 590 643
1 335 608 359 493
1 335 608 359 521
1 433 557 483 535
1 433 557 485 557
1 433 557 485 585
1 649 584 674 584
1 404 507 483 507
1 335 608 545 657
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
