TimeQuest Timing Analyzer report for parte1
Fri May 28 10:33:34 2021
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:inst3|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:inst3|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; parte1                                              ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                             ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; Clock Name               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                      ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+
; ClkDividerN:inst3|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:inst3|clkOut } ;
; CLOCK_50                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                 ;
+--------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                      ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 266.38 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 721.5 MHz  ; 437.64 MHz      ; ClkDividerN:inst3|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary               ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.754 ; -70.163       ;
; ClkDividerN:inst3|clkOut ; -0.386 ; -0.621        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary               ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.403 ; 0.000         ;
; CLOCK_50                 ; 0.426 ; 0.000         ;
+--------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst3|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.754 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.674      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.736 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.225      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.682 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.171      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.606 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.085     ; 3.519      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.601 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.521      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.596 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.516      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.589 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.078      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.578 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.516     ; 3.060      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.575 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.495      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
; -2.571 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 3.491      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                               ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.386 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 1.304      ;
; -0.304 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 1.222      ;
; -0.277 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 1.195      ;
; -0.235 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 1.153      ;
; 0.009  ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 0.909      ;
; 0.086  ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 0.832      ;
; 0.153  ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Counter4Bits:inst4|s_value[3] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.080     ; 0.765      ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.403 ; Counter4Bits:inst4|s_value[3] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.674      ;
; 0.451 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.717      ;
; 0.490 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.756      ;
; 0.726 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 0.992      ;
; 0.778 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 1.044      ;
; 0.793 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 1.059      ;
; 0.914 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.080      ; 1.180      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.426 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.708      ;
; 0.531 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.226      ;
; 0.533 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.228      ;
; 0.545 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.240      ;
; 0.547 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.242      ;
; 0.553 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.255      ;
; 0.557 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.252      ;
; 0.632 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.914      ;
; 0.643 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.643 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.908      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.909      ;
; 0.644 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.926      ;
; 0.645 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.645 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.910      ;
; 0.646 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.911      ;
; 0.651 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.915      ;
; 0.657 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.352      ;
; 0.658 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.353      ;
; 0.659 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.923      ;
; 0.660 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.924      ;
; 0.660 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.924      ;
; 0.661 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 0.925      ;
; 0.664 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.366      ;
; 0.664 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.366      ;
; 0.668 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 0.950      ;
; 0.673 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.368      ;
; 0.673 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.368      ;
; 0.677 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 0.942      ;
; 0.686 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.381      ;
; 0.724 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.419      ;
; 0.776 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.478      ;
; 0.784 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.479      ;
; 0.791 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.493      ;
; 0.806 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.088      ;
; 0.808 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.503      ;
; 0.812 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.507      ;
; 0.821 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.085      ;
; 0.827 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.091      ;
; 0.827 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.522      ;
; 0.828 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.092      ;
; 0.829 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.524      ;
; 0.831 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.095      ;
; 0.860 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.124      ;
; 0.882 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.577      ;
; 0.903 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.605      ;
; 0.919 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.614      ;
; 0.958 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.653      ;
; 0.961 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.226      ;
; 0.962 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.962 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.227      ;
; 0.964 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.246      ;
; 0.970 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.235      ;
; 0.971 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.236      ;
; 0.972 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.237      ;
; 0.975 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.240      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.671      ;
; 0.976 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.241      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.241      ;
; 0.978 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.242      ;
; 0.979 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.250      ;
; 0.983 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.247      ;
; 0.985 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.250      ;
; 0.987 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.251      ;
; 0.990 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.255      ;
; 0.992 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.256      ;
; 1.030 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.732      ;
; 1.044 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.739      ;
; 1.052 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.516      ; 1.754      ;
; 1.060 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.755      ;
; 1.079 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.774      ;
; 1.082 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.082 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.347      ;
; 1.083 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.083 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.348      ;
; 1.084 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.349      ;
; 1.087 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.352      ;
; 1.088 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.353      ;
; 1.089 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.354      ;
; 1.090 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.361      ;
; 1.090 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.361      ;
; 1.097 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.361      ;
; 1.097 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.362      ;
; 1.098 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.363      ;
; 1.102 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.366      ;
; 1.102 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.367      ;
; 1.103 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.367      ;
; 1.105 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.376      ;
; 1.110 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.085      ; 1.381      ;
; 1.111 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.079      ; 1.376      ;
; 1.113 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.377      ;
; 1.118 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.382      ;
; 1.134 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.509      ; 1.829      ;
; 1.138 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.402      ;
; 1.145 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.078      ; 1.409      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                       ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name               ; Note                                                          ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
; 288.52 MHz ; 250.0 MHz       ; CLOCK_50                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 788.64 MHz ; 437.64 MHz      ; ClkDividerN:inst3|clkOut ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+--------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -2.466 ; -62.244       ;
; ClkDividerN:inst3|clkOut ; -0.268 ; -0.378        ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.353 ; 0.000         ;
; CLOCK_50                 ; 0.386 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -37.695       ;
; ClkDividerN:inst3|clkOut ; -1.285 ; -5.140        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.466 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 3.000      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.429 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.358      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.413 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.947      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.329 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.258      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.322 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.251      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.310 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.465     ; 2.844      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.295 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.076     ; 3.218      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.291 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.471     ; 2.819      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.276 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.459     ; 2.816      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
; -2.275 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.204      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                                ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; -0.268 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 1.194      ;
; -0.167 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 1.093      ;
; -0.164 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 1.090      ;
; -0.110 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 1.036      ;
; 0.106  ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 0.820      ;
; 0.171  ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 0.755      ;
; 0.243  ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; Counter4Bits:inst4|s_value[3] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.073     ; 0.683      ;
+--------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.353 ; Counter4Bits:inst4|s_value[3] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.608      ;
; 0.406 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.650      ;
; 0.441 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.685      ;
; 0.662 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.906      ;
; 0.708 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.952      ;
; 0.714 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 0.958      ;
; 0.824 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.073      ; 1.068      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.386 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.643      ;
; 0.479 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.115      ;
; 0.483 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.119      ;
; 0.494 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.130      ;
; 0.495 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.131      ;
; 0.496 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.132      ;
; 0.499 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.141      ;
; 0.578 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.835      ;
; 0.588 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.828      ;
; 0.589 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.829      ;
; 0.589 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.225      ;
; 0.590 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.830      ;
; 0.590 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.847      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.831      ;
; 0.591 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.831      ;
; 0.592 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.832      ;
; 0.592 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.832      ;
; 0.592 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.832      ;
; 0.593 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.229      ;
; 0.594 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.835      ;
; 0.595 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.237      ;
; 0.597 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.233      ;
; 0.599 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.241      ;
; 0.602 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.842      ;
; 0.603 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.603 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.844      ;
; 0.604 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.240      ;
; 0.609 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 0.866      ;
; 0.615 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.251      ;
; 0.621 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 0.861      ;
; 0.650 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.286      ;
; 0.696 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.338      ;
; 0.703 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.339      ;
; 0.707 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.349      ;
; 0.715 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.351      ;
; 0.725 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.361      ;
; 0.728 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.364      ;
; 0.729 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.365      ;
; 0.748 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.005      ;
; 0.764 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.005      ;
; 0.764 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.005      ;
; 0.766 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.007      ;
; 0.770 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.011      ;
; 0.775 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.411      ;
; 0.795 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.036      ;
; 0.807 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.449      ;
; 0.815 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.451      ;
; 0.840 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.476      ;
; 0.870 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.506      ;
; 0.876 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.116      ;
; 0.877 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.086      ; 1.134      ;
; 0.878 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.118      ;
; 0.878 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.118      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.119      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.119      ;
; 0.879 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.119      ;
; 0.882 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.123      ;
; 0.883 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.130      ;
; 0.887 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.127      ;
; 0.889 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.129      ;
; 0.890 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.130      ;
; 0.890 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.132      ;
; 0.891 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.131      ;
; 0.893 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.134      ;
; 0.901 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.142      ;
; 0.901 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.141      ;
; 0.917 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.559      ;
; 0.924 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.560      ;
; 0.928 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.570      ;
; 0.935 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.571      ;
; 0.949 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.585      ;
; 0.974 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.214      ;
; 0.977 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.217      ;
; 0.978 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.218      ;
; 0.978 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.218      ;
; 0.978 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.218      ;
; 0.979 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.226      ;
; 0.983 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.230      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.228      ;
; 0.988 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.228      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.230      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.229      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.229      ;
; 0.989 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.229      ;
; 0.990 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.231      ;
; 0.993 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.240      ;
; 0.995 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.465      ; 1.631      ;
; 0.999 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.239      ;
; 1.000 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.241      ;
; 1.000 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.241      ;
; 1.000 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.069      ; 1.240      ;
; 1.001 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.242      ;
; 1.004 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.076      ; 1.251      ;
; 1.011 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.070      ; 1.252      ;
; 1.023 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.665      ;
; 1.024 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.471      ; 1.666      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -0.807 ; -19.692       ;
; ClkDividerN:inst3|clkOut ; 0.340  ; 0.000         ;
+--------------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                ;
+--------------------------+-------+---------------+
; Clock                    ; Slack ; End Point TNS ;
+--------------------------+-------+---------------+
; ClkDividerN:inst3|clkOut ; 0.182 ; 0.000         ;
; CLOCK_50                 ; 0.193 ; 0.000         ;
+--------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary  ;
+--------------------------+--------+---------------+
; Clock                    ; Slack  ; End Point TNS ;
+--------------------------+--------+---------------+
; CLOCK_50                 ; -3.000 ; -31.759       ;
; ClkDividerN:inst3|clkOut ; -1.000 ; -4.000        ;
+--------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.807 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.552      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.782 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.527      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.770 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.718      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.743 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.691      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.734 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.682      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.730 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.678      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.728 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.468      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.726 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.242     ; 1.471      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.725 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.673      ;
; -0.707 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.245     ; 1.449      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
; -0.703 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.247     ; 1.443      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:inst3|clkOut'                                                                                                               ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.340 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.606      ;
; 0.364 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.582      ;
; 0.388 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.558      ;
; 0.397 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.549      ;
; 0.511 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.435      ;
; 0.555 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.391      ;
; 0.587 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; Counter4Bits:inst4|s_value[3] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
; 0.587 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 1.000        ; -0.041     ; 0.359      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:inst3|clkOut'                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock             ; Latch Clock              ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+
; 0.182 ; Counter4Bits:inst4|s_value[3] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.307      ;
; 0.189 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[0] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.314      ;
; 0.205 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.330      ;
; 0.230 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[1] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.355      ;
; 0.336 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[2] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.461      ;
; 0.361 ; Counter4Bits:inst4|s_value[0] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.486      ;
; 0.377 ; Counter4Bits:inst4|s_value[1] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.502      ;
; 0.430 ; Counter4Bits:inst4|s_value[2] ; Counter4Bits:inst4|s_value[3] ; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 0.000        ; 0.041      ; 0.555      ;
+-------+-------------------------------+-------------------------------+--------------------------+--------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                 ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; ClkDividerN:inst3|s_divCounter[25] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.325      ;
; 0.241 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.566      ;
; 0.243 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.568      ;
; 0.248 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.574      ;
; 0.255 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.586      ;
; 0.256 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.581      ;
; 0.258 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.584      ;
; 0.289 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.420      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.417      ;
; 0.294 ; ClkDividerN:inst3|s_divCounter[14] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.426      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.295 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.418      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.296 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.420      ;
; 0.298 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.421      ;
; 0.302 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.425      ;
; 0.302 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.425      ;
; 0.303 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.426      ;
; 0.303 ; ClkDividerN:inst3|s_divCounter[24] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.426      ;
; 0.307 ; ClkDividerN:inst3|s_divCounter[6]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.438      ;
; 0.307 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.632      ;
; 0.309 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.640      ;
; 0.309 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.634      ;
; 0.311 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.434      ;
; 0.314 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.645      ;
; 0.319 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.645      ;
; 0.322 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.647      ;
; 0.326 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.652      ;
; 0.327 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.652      ;
; 0.361 ; ClkDividerN:inst3|s_divCounter[21] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.048      ; 0.493      ;
; 0.369 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.700      ;
; 0.370 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.493      ;
; 0.371 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.494      ;
; 0.374 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.497      ;
; 0.374 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.497      ;
; 0.375 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.700      ;
; 0.379 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.705      ;
; 0.381 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.712      ;
; 0.383 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.709      ;
; 0.387 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.510      ;
; 0.390 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.716      ;
; 0.393 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.241      ; 0.718      ;
; 0.408 ; ClkDividerN:inst3|s_divCounter[18] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.734      ;
; 0.434 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.765      ;
; 0.444 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.567      ;
; 0.444 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.770      ;
; 0.445 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.445 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.568      ;
; 0.449 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.775      ;
; 0.450 ; ClkDividerN:inst3|s_divCounter[4]  ; ClkDividerN:inst3|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.047      ; 0.581      ;
; 0.451 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.574      ;
; 0.452 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.575      ;
; 0.453 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.576      ;
; 0.454 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.577      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.578      ;
; 0.455 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.583      ;
; 0.456 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
; 0.456 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.579      ;
; 0.457 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.580      ;
; 0.458 ; ClkDividerN:inst3|s_divCounter[20] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.784      ;
; 0.459 ; ClkDividerN:inst3|s_divCounter[22] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.582      ;
; 0.460 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.583      ;
; 0.461 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.584      ;
; 0.463 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.586      ;
; 0.464 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.587      ;
; 0.501 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.832      ;
; 0.506 ; ClkDividerN:inst3|s_divCounter[3]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.629      ;
; 0.507 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.630      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.508 ; ClkDividerN:inst3|s_divCounter[1]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.631      ;
; 0.509 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.835      ;
; 0.509 ; ClkDividerN:inst3|s_divCounter[11] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.637      ;
; 0.510 ; ClkDividerN:inst3|s_divCounter[7]  ; ClkDividerN:inst3|s_divCounter[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.633      ;
; 0.511 ; ClkDividerN:inst3|s_divCounter[5]  ; ClkDividerN:inst3|s_divCounter[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; ClkDividerN:inst3|s_divCounter[9]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.634      ;
; 0.511 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.837      ;
; 0.514 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.637      ;
; 0.514 ; ClkDividerN:inst3|s_divCounter[10] ; ClkDividerN:inst3|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.642      ;
; 0.515 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.638      ;
; 0.516 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.247      ; 0.847      ;
; 0.517 ; ClkDividerN:inst3|s_divCounter[13] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.640      ;
; 0.518 ; ClkDividerN:inst3|s_divCounter[15] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.641      ;
; 0.519 ; ClkDividerN:inst3|s_divCounter[19] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.642      ;
; 0.520 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.643      ;
; 0.521 ; ClkDividerN:inst3|s_divCounter[2]  ; ClkDividerN:inst3|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.644      ;
; 0.521 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.649      ;
; 0.522 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.242      ; 0.848      ;
; 0.523 ; ClkDividerN:inst3|s_divCounter[23] ; ClkDividerN:inst3|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.646      ;
; 0.523 ; ClkDividerN:inst3|s_divCounter[17] ; ClkDividerN:inst3|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.646      ;
; 0.523 ; ClkDividerN:inst3|s_divCounter[8]  ; ClkDividerN:inst3|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.646      ;
; 0.524 ; ClkDividerN:inst3|s_divCounter[12] ; ClkDividerN:inst3|s_divCounter[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.044      ; 0.652      ;
; 0.526 ; ClkDividerN:inst3|s_divCounter[0]  ; ClkDividerN:inst3|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.649      ;
; 0.527 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.650      ;
; 0.530 ; ClkDividerN:inst3|s_divCounter[16] ; ClkDividerN:inst3|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.039      ; 0.653      ;
+-------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                    ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Clock                     ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack          ; -2.754  ; 0.182 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                 ; -2.754  ; 0.193 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:inst3|clkOut ; -0.386  ; 0.182 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS           ; -70.784 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  CLOCK_50                 ; -70.163 ; 0.000 ; N/A      ; N/A     ; -37.695             ;
;  ClkDividerN:inst3|clkOut ; -0.621  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+---------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDR[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDR[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                 ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                  ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; From Clock               ; To Clock                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------+--------------------------+----------+----------+----------+----------+
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; 10       ; 0        ; 0        ; 0        ;
; CLOCK_50                 ; CLOCK_50                 ; 1183     ; 0        ; 0        ; 0        ;
+--------------------------+--------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 12    ; 12   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 26    ; 26   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------+
; Clock Status Summary                                                     ;
+--------------------------+--------------------------+------+-------------+
; Target                   ; Clock                    ; Type ; Status      ;
+--------------------------+--------------------------+------+-------------+
; CLOCK_50                 ; CLOCK_50                 ; Base ; Constrained ;
; ClkDividerN:inst3|clkOut ; ClkDividerN:inst3|clkOut ; Base ; Constrained ;
+--------------------------+--------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[1]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SW[2]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 17.1.0 Build 590 10/25/2017 SJ Lite Edition
    Info: Processing started: Fri May 28 10:33:30 2021
Info: Command: quartus_sta parte1 -c parte1
Info: qsta_default_script.tcl version: #3
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'parte1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:inst3|clkOut ClkDividerN:inst3|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.754
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.754             -70.163 CLOCK_50 
    Info (332119):    -0.386              -0.621 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.426               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst3|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.466
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.466             -62.244 CLOCK_50 
    Info (332119):    -0.268              -0.378 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.386               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.695 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:inst3|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.807
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.807             -19.692 CLOCK_50 
    Info (332119):     0.340               0.000 ClkDividerN:inst3|clkOut 
Info (332146): Worst-case hold slack is 0.182
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.182               0.000 ClkDividerN:inst3|clkOut 
    Info (332119):     0.193               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.759 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:inst3|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4834 megabytes
    Info: Processing ended: Fri May 28 10:33:34 2021
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


