> 这里是北京科技大学数字逻辑课程的相关网站，本网站由2020级数字逻辑的助教创建并维护

## 写在前面

数字逻辑是计算机系统设计的一门基础课程。课程的终极目标是让学生掌握设计复杂数字系统的能力。生活中的一切电子产品，大到电脑，小到电子表电子秤都是一个数字系统。在这门课程的实验里，你将从简单的流水灯开始，逐步掌握构建数字系统的能力，甚至最终完成一个处理器。

欢迎来到数字逻辑的世界！

## 关于学习Verilog

**请不要将Verilog语言与c语言对比学习**，他们两个除了长得有那么一丢丢像以外，完全没有关系，可以用C来记忆一些语法知识，但是如果是靠C的知识来理解Verilog，绝对是死路一条  

写Verilog代码，最重要的是心中有电路，显示屏上的**每一个reg和wire都有其在电路中的实体**，要理解这一点，可以多去看看Vivado生成的RTL分析图  

另外，在编写Verilog代码的时候，尽量电路一点，不要动不动就什么乘啊除的，**思维方式电路一点，并行一点**



## 想写在前面但由于写太多了只好放在后面

常常有人问，为什么要有实验呢？

用官方一点的说法，计算机专业的课程依赖于大量的实践。如果只是脱离实践，只讲复杂而生硬的语法，那么我们的课程就会从培养一个具有系统能力的计算机人才变成培养一个人形语法检查器，只会考试而无实际能力。没有实践，就没有真正的能力。我们希望各位同学，能在这门课程的作业和实验中，逐渐培养自己的能力，包括独立思考的能力，解决问题的能力，设计复杂系统的工程能力。

对于我自己，看到数逻实验，我回想起，自己第一次做流水灯实验的迷茫，抄错代码还不等仿真的我看着流水灯飞驰而去，快到几乎连成一条直线。做计时器实验时，无数次的仿真，无数次的综合上板之后，计数器还是没办法正确的计数....

实验是痛苦的，尤其是数逻的实验，反复的仿真综合实现生成比特流上板会消磨人的耐心。冗长和难读的的代码让Debug也变得异常困难，每一次上板都要求FPGA上的每一个LUT单元祈祷，希望他们能正确工作。想起当时的自己，该踩的坑，该错的路，一个不少，一米没落。

但是，实践的过程是一条探索之路，这条路本就充满崎岖与曲折。当你被实验摁着摩擦之时，实验也在打磨着你，让你逐渐成长。

那天，我终于在错误的代码中理解了流水灯的运行，设计出了一个变速流水灯。那天，我终于理解了reg和wire的区别，了解了状态机的设计，计时器终于正确的实现了倒计时。那种喜悦，或许你们也能在实验当中感受到。

实验很难，但我们还是想努力让它没那么难，我们希望大家能够更轻松的学到知识。现在使用Verilog自动评测机，在线作业使用的Verilog IDE，都是许多届学长代代传承逐渐发展至今的。想象一下，没有了这些工具，我们的数字逻辑课程会变成什么样子？我不知道，因为我也是在前人撑起的荫蔽下才走到今天的。看着学长们的成果，我心中常怀着一份敬意。作为助教，我们也希望能够帮助大家，尽力扫除大家探索道路上的困难。希望大家能够在这个过程中，感受到数字逻辑的魅力。

——Zakilim
