TimeQuest Timing Analyzer report for MegaRAM
Sun Feb 19 17:13:06 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'A[14]'
 12. Slow Model Setup: 'SLTSL_n'
 13. Slow Model Hold: 'A[14]'
 14. Slow Model Hold: 'SLTSL_n'
 15. Slow Model Recovery: 'A[0]'
 16. Slow Model Removal: 'A[0]'
 17. Slow Model Minimum Pulse Width: 'SLTSL_n'
 18. Slow Model Minimum Pulse Width: 'A[0]'
 19. Slow Model Minimum Pulse Width: 'A[14]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Fast Model Setup Summary
 27. Fast Model Hold Summary
 28. Fast Model Recovery Summary
 29. Fast Model Removal Summary
 30. Fast Model Minimum Pulse Width Summary
 31. Fast Model Setup: 'A[14]'
 32. Fast Model Setup: 'SLTSL_n'
 33. Fast Model Hold: 'A[14]'
 34. Fast Model Hold: 'SLTSL_n'
 35. Fast Model Recovery: 'A[0]'
 36. Fast Model Removal: 'A[0]'
 37. Fast Model Minimum Pulse Width: 'SLTSL_n'
 38. Fast Model Minimum Pulse Width: 'A[0]'
 39. Fast Model Minimum Pulse Width: 'A[14]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Multicorner Timing Analysis Summary
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Recovery Transfers
 56. Removal Transfers
 57. Report TCCS
 58. Report RSKM
 59. Unconstrained Paths
 60. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MegaRAM                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; A[0]       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[0] }    ;
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] }   ;
; SLTSL_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL_n } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 181.36 MHz ; 181.36 MHz      ; A[14]      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -6.514 ; -37.959       ;
; SLTSL_n ; -0.156 ; -3.078        ;
+---------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.970 ; -0.970        ;
; SLTSL_n ; 0.164  ; 0.000         ;
+---------+--------+---------------+


+-------------------------------+
; Slow Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.067 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.185 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.469 ; -30.797             ;
; A[0]    ; -1.469 ; -2.691              ;
; A[14]   ; -1.469 ; -1.469              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'A[14]'                                                                                    ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -6.514 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 5.370      ;
; -6.383 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.883     ; 4.945      ;
; -6.357 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 5.507      ;
; -6.320 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 5.176      ;
; -6.311 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.872     ; 5.396      ;
; -6.264 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 5.120      ;
; -6.245 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 5.407      ;
; -6.149 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 5.300      ;
; -6.149 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 5.005      ;
; -6.145 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 5.001      ;
; -6.118 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.872     ; 5.203      ;
; -6.038 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 5.189      ;
; -6.035 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 4.892      ;
; -6.014 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 4.870      ;
; -5.996 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 4.852      ;
; -5.988 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 5.138      ;
; -5.984 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 4.840      ;
; -5.959 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 4.816      ;
; -5.924 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 4.781      ;
; -5.909 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.871     ; 4.995      ;
; -5.899 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 4.755      ;
; -5.897 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.844     ; 5.049      ;
; -5.889 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.872     ; 4.974      ;
; -5.876 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 5.038      ;
; -5.856 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.562     ; 4.716      ;
; -5.849 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 4.999      ;
; -5.818 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 4.674      ;
; -5.800 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.951      ;
; -5.789 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.868     ; 4.878      ;
; -5.777 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.883     ; 4.339      ;
; -5.777 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.562     ; 4.637      ;
; -5.769 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.931      ;
; -5.746 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 4.603      ;
; -5.727 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.878      ;
; -5.717 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.562     ; 4.577      ;
; -5.714 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.692     ; 4.877      ;
; -5.686 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.842     ; 4.840      ;
; -5.684 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.872     ; 4.769      ;
; -5.684 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.835      ;
; -5.682 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.844      ;
; -5.663 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 4.520      ;
; -5.657 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.562     ; 4.517      ;
; -5.638 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.692     ; 4.801      ;
; -5.607 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.842     ; 4.761      ;
; -5.604 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.755      ;
; -5.603 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.692     ; 4.766      ;
; -5.575 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.562     ; 4.435      ;
; -5.548 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.841     ; 4.703      ;
; -5.545 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 4.695      ;
; -5.534 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 4.684      ;
; -5.530 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.692      ;
; -5.493 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.655      ;
; -5.476 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.871     ; 4.562      ;
; -5.469 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.841     ; 4.624      ;
; -5.464 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.844     ; 4.616      ;
; -5.447 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.609      ;
; -5.378 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.540      ;
; -5.366 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.689     ; 4.532      ;
; -5.360 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.868     ; 4.449      ;
; -5.354 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.842     ; 4.508      ;
; -5.346 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.497      ;
; -5.287 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.689     ; 4.453      ;
; -5.225 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 4.375      ;
; -5.167 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.689     ; 4.333      ;
; -5.159 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.879     ; 3.725      ;
; -5.145 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 4.295      ;
; -5.126 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.692     ; 4.289      ;
; -5.085 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.689     ; 4.251      ;
; -5.076 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.846     ; 4.226      ;
; -5.038 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 3.894      ;
; -5.013 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.844     ; 4.165      ;
; -4.997 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.841     ; 4.152      ;
; -4.978 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.129      ;
; -4.947 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.566     ; 3.803      ;
; -4.920 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.842     ; 4.074      ;
; -4.904 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.055      ;
; -4.875 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.689     ; 4.041      ;
; -4.869 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.845     ; 4.020      ;
; -4.851 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 4.013      ;
; -4.843 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.565     ; 3.700      ;
; -4.729 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.693     ; 3.891      ;
; -4.701 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.562     ; 3.561      ;
; -4.647 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.692     ; 3.810      ;
; -3.877 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.882     ; 2.440      ;
; -2.257 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 5.116      ; 6.318      ;
; -2.198 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 5.433      ; 6.553      ;
; -1.984 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 5.153      ; 6.633      ;
; -1.887 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 5.127      ; 6.471      ;
; -1.877 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 5.306      ; 6.538      ;
; -1.846 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 5.154      ; 6.496      ;
; -1.757 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 5.116      ; 6.318      ;
; -1.698 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 5.433      ; 6.553      ;
; -1.484 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 5.153      ; 6.633      ;
; -1.387 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 5.127      ; 6.471      ;
; -1.377 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 5.306      ; 6.538      ;
; -1.346 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 5.154      ; 6.496      ;
; 0.474  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 5.127      ; 4.157      ;
; 0.974  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 5.127      ; 4.157      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SLTSL_n'                                                                            ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.693      ;
; -0.156 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.693      ;
; -0.156 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.693      ;
; -0.156 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.693      ;
; -0.156 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.693      ;
; -0.156 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.693      ;
; -0.150 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.995      ; 6.683      ;
; -0.150 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.995      ; 6.683      ;
; -0.150 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.995      ; 6.683      ;
; -0.150 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.995      ; 6.683      ;
; -0.150 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.995      ; 6.683      ;
; -0.150 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.995      ; 6.683      ;
; -0.126 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.663      ;
; -0.126 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.663      ;
; -0.126 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.663      ;
; -0.126 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.663      ;
; -0.126 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.663      ;
; -0.126 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.999      ; 6.663      ;
; -0.081 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.998      ; 6.617      ;
; -0.081 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.998      ; 6.617      ;
; -0.081 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.998      ; 6.617      ;
; -0.081 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.998      ; 6.617      ;
; -0.081 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.998      ; 6.617      ;
; -0.081 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.998      ; 6.617      ;
; -0.059 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.596      ;
; -0.059 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.596      ;
; -0.059 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.596      ;
; -0.059 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.596      ;
; -0.059 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.596      ;
; -0.059 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.596      ;
; -0.055 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.995      ; 6.588      ;
; -0.055 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.995      ; 6.588      ;
; -0.055 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.995      ; 6.588      ;
; -0.055 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.995      ; 6.588      ;
; -0.055 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.995      ; 6.588      ;
; -0.055 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.995      ; 6.588      ;
; -0.012 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.998      ; 6.548      ;
; -0.012 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.998      ; 6.548      ;
; -0.012 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.998      ; 6.548      ;
; -0.012 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.998      ; 6.548      ;
; -0.012 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.998      ; 6.548      ;
; -0.012 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 5.998      ; 6.548      ;
; 0.088  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.449      ;
; 0.088  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.449      ;
; 0.088  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.449      ;
; 0.088  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.449      ;
; 0.088  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.449      ;
; 0.088  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 5.999      ; 6.449      ;
; 0.344  ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.693      ;
; 0.344  ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.693      ;
; 0.344  ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.693      ;
; 0.344  ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.693      ;
; 0.344  ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.693      ;
; 0.344  ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.693      ;
; 0.350  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.995      ; 6.683      ;
; 0.350  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.995      ; 6.683      ;
; 0.350  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.995      ; 6.683      ;
; 0.350  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.995      ; 6.683      ;
; 0.350  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.995      ; 6.683      ;
; 0.350  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.995      ; 6.683      ;
; 0.374  ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.663      ;
; 0.374  ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.663      ;
; 0.374  ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.663      ;
; 0.374  ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.663      ;
; 0.374  ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.663      ;
; 0.374  ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.999      ; 6.663      ;
; 0.419  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.998      ; 6.617      ;
; 0.419  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.998      ; 6.617      ;
; 0.419  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.998      ; 6.617      ;
; 0.419  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.998      ; 6.617      ;
; 0.419  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.998      ; 6.617      ;
; 0.419  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.998      ; 6.617      ;
; 0.441  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.596      ;
; 0.441  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.596      ;
; 0.441  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.596      ;
; 0.441  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.596      ;
; 0.441  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.596      ;
; 0.441  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.596      ;
; 0.445  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.995      ; 6.588      ;
; 0.445  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.995      ; 6.588      ;
; 0.445  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.995      ; 6.588      ;
; 0.445  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.995      ; 6.588      ;
; 0.445  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.995      ; 6.588      ;
; 0.445  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.995      ; 6.588      ;
; 0.488  ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.998      ; 6.548      ;
; 0.488  ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.998      ; 6.548      ;
; 0.488  ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.998      ; 6.548      ;
; 0.488  ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.998      ; 6.548      ;
; 0.488  ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.998      ; 6.548      ;
; 0.488  ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 5.998      ; 6.548      ;
; 0.588  ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.449      ;
; 0.588  ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.449      ;
; 0.588  ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.449      ;
; 0.588  ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.449      ;
; 0.588  ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.449      ;
; 0.588  ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 5.999      ; 6.449      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'A[14]'                                                                                     ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.970 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 5.127      ; 4.157      ;
; -0.470 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 5.127      ; 4.157      ;
; 0.613  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 5.306      ; 5.919      ;
; 0.760  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 5.433      ; 6.193      ;
; 0.845  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 5.153      ; 5.998      ;
; 0.872  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 5.154      ; 6.026      ;
; 1.113  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 5.306      ; 5.919      ;
; 1.166  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 5.116      ; 6.282      ;
; 1.176  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 5.127      ; 6.303      ;
; 1.260  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 5.433      ; 6.193      ;
; 1.345  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 5.153      ; 5.998      ;
; 1.372  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 5.154      ; 6.026      ;
; 1.666  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 5.116      ; 6.282      ;
; 1.676  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 5.127      ; 6.303      ;
; 3.322  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.882     ; 2.440      ;
; 4.123  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.562     ; 3.561      ;
; 4.265  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.565     ; 3.700      ;
; 4.369  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 3.803      ;
; 4.460  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 3.894      ;
; 4.487  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.689     ; 3.798      ;
; 4.502  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.692     ; 3.810      ;
; 4.584  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 3.891      ;
; 4.604  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.879     ; 3.725      ;
; 4.608  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.562     ; 4.046      ;
; 4.614  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.689     ; 3.925      ;
; 4.706  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.013      ;
; 4.708  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.562     ; 4.146      ;
; 4.712  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.562     ; 4.150      ;
; 4.730  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.689     ; 4.041      ;
; 4.772  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.565     ; 4.207      ;
; 4.840  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.147      ;
; 4.865  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.020      ;
; 4.869  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.565     ; 4.304      ;
; 4.892  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.326      ;
; 4.898  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.692     ; 4.206      ;
; 4.900  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.055      ;
; 4.904  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.338      ;
; 4.916  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.842     ; 4.074      ;
; 4.948  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.565     ; 4.383      ;
; 4.955  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.262      ;
; 4.974  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.129      ;
; 4.993  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.841     ; 4.152      ;
; 4.998  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.432      ;
; 5.008  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.315      ;
; 5.009  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.844     ; 4.165      ;
; 5.017  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.565     ; 4.452      ;
; 5.023  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.692     ; 4.331      ;
; 5.041  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.689     ; 4.352      ;
; 5.058  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.692     ; 4.366      ;
; 5.063  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.217      ;
; 5.070  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.504      ;
; 5.120  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.562     ; 4.558      ;
; 5.120  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.689     ; 4.431      ;
; 5.124  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.558      ;
; 5.131  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.842     ; 4.289      ;
; 5.134  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.692     ; 4.442      ;
; 5.141  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.295      ;
; 5.186  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.620      ;
; 5.187  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.341      ;
; 5.199  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.562     ; 4.637      ;
; 5.220  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.527      ;
; 5.221  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.375      ;
; 5.222  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.883     ; 4.339      ;
; 5.229  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.383      ;
; 5.251  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.685      ;
; 5.252  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.686      ;
; 5.261  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.568      ;
; 5.294  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.449      ;
; 5.311  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.618      ;
; 5.317  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.868     ; 4.449      ;
; 5.350  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.657      ;
; 5.363  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.518      ;
; 5.364  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.565     ; 4.799      ;
; 5.364  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.798      ;
; 5.367  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.522      ;
; 5.381  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.693     ; 4.688      ;
; 5.395  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.844     ; 4.551      ;
; 5.408  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.562      ;
; 5.417  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.572      ;
; 5.418  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.573      ;
; 5.433  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.871     ; 4.562      ;
; 5.453  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.608      ;
; 5.460  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.845     ; 4.615      ;
; 5.464  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.566     ; 4.898      ;
; 5.465  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.841     ; 4.624      ;
; 5.470  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.842     ; 4.628      ;
; 5.471  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.844     ; 4.627      ;
; 5.499  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.653      ;
; 5.544  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.841     ; 4.703      ;
; 5.549  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.842     ; 4.707      ;
; 5.569  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.846     ; 4.723      ;
; 5.641  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.872     ; 4.769      ;
; 5.746  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.868     ; 4.878      ;
; 5.811  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.872     ; 4.939      ;
; 5.828  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.883     ; 4.945      ;
; 5.846  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.872     ; 4.974      ;
; 5.866  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.871     ; 4.995      ;
; 5.965  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.872     ; 5.093      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SLTSL_n'                                                                            ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.164 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.449      ;
; 0.164 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.449      ;
; 0.164 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.449      ;
; 0.164 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.449      ;
; 0.164 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.449      ;
; 0.164 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.449      ;
; 0.264 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.998      ; 6.548      ;
; 0.264 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.998      ; 6.548      ;
; 0.264 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.998      ; 6.548      ;
; 0.264 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.998      ; 6.548      ;
; 0.264 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.998      ; 6.548      ;
; 0.264 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.998      ; 6.548      ;
; 0.307 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.995      ; 6.588      ;
; 0.307 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.995      ; 6.588      ;
; 0.307 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.995      ; 6.588      ;
; 0.307 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.995      ; 6.588      ;
; 0.307 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.995      ; 6.588      ;
; 0.307 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.995      ; 6.588      ;
; 0.311 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.596      ;
; 0.311 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.596      ;
; 0.311 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.596      ;
; 0.311 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.596      ;
; 0.311 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.596      ;
; 0.311 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.999      ; 6.596      ;
; 0.333 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.998      ; 6.617      ;
; 0.333 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.998      ; 6.617      ;
; 0.333 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.998      ; 6.617      ;
; 0.333 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.998      ; 6.617      ;
; 0.333 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.998      ; 6.617      ;
; 0.333 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.998      ; 6.617      ;
; 0.378 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.663      ;
; 0.378 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.663      ;
; 0.378 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.663      ;
; 0.378 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.663      ;
; 0.378 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.663      ;
; 0.378 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.663      ;
; 0.402 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.995      ; 6.683      ;
; 0.402 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.995      ; 6.683      ;
; 0.402 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.995      ; 6.683      ;
; 0.402 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.995      ; 6.683      ;
; 0.402 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.995      ; 6.683      ;
; 0.402 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 5.995      ; 6.683      ;
; 0.408 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.693      ;
; 0.408 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.693      ;
; 0.408 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.693      ;
; 0.408 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.693      ;
; 0.408 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.693      ;
; 0.408 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 5.999      ; 6.693      ;
; 0.664 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.449      ;
; 0.664 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.449      ;
; 0.664 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.449      ;
; 0.664 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.449      ;
; 0.664 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.449      ;
; 0.664 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.449      ;
; 0.764 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.998      ; 6.548      ;
; 0.764 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.998      ; 6.548      ;
; 0.764 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.998      ; 6.548      ;
; 0.764 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.998      ; 6.548      ;
; 0.764 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.998      ; 6.548      ;
; 0.764 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.998      ; 6.548      ;
; 0.807 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.995      ; 6.588      ;
; 0.807 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.995      ; 6.588      ;
; 0.807 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.995      ; 6.588      ;
; 0.807 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.995      ; 6.588      ;
; 0.807 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.995      ; 6.588      ;
; 0.807 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.995      ; 6.588      ;
; 0.811 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.596      ;
; 0.811 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.596      ;
; 0.811 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.596      ;
; 0.811 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.596      ;
; 0.811 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.596      ;
; 0.811 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.999      ; 6.596      ;
; 0.833 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.998      ; 6.617      ;
; 0.833 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.998      ; 6.617      ;
; 0.833 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.998      ; 6.617      ;
; 0.833 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.998      ; 6.617      ;
; 0.833 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.998      ; 6.617      ;
; 0.833 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.998      ; 6.617      ;
; 0.878 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.663      ;
; 0.878 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.663      ;
; 0.878 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.663      ;
; 0.878 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.663      ;
; 0.878 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.663      ;
; 0.878 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.663      ;
; 0.902 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.995      ; 6.683      ;
; 0.902 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.995      ; 6.683      ;
; 0.902 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.995      ; 6.683      ;
; 0.902 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.995      ; 6.683      ;
; 0.902 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.995      ; 6.683      ;
; 0.902 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 5.995      ; 6.683      ;
; 0.908 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.693      ;
; 0.908 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.693      ;
; 0.908 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.693      ;
; 0.908 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.693      ;
; 0.908 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.693      ;
; 0.908 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 5.999      ; 6.693      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'A[0]'                                                                          ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.067 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 3.446      ; 3.917      ;
; 0.567 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 3.446      ; 3.917      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'A[0]'                                                                           ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 3.446      ; 3.917      ;
; 0.685 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 3.446      ; 3.917      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SLTSL_n'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]|clk                 ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal1~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal1~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal1~0|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal1~0|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk   ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'A[14]'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; A[14] ; Rise       ; A[14]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; A[14]      ; 7.623 ; 7.623 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.026 ; 0.026 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 2.250 ; 2.250 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 2.416 ; 2.416 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 2.675 ; 2.675 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 3.079 ; 3.079 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 2.858 ; 2.858 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 3.602 ; 3.602 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 2.627 ; 2.627 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 2.602 ; 2.602 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 2.285 ; 2.285 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 3.174 ; 3.174 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 3.180 ; 3.180 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 4.024 ; 4.024 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 6.915 ; 6.915 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 2.757 ; 2.757 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 7.623 ; 7.623 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 6.859 ; 6.859 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.656 ; 0.656 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 5.413 ; 5.413 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 5.529 ; 5.529 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 5.943 ; 5.943 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 6.356 ; 6.356 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 6.322 ; 6.322 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 5.795 ; 5.795 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 5.640 ; 5.640 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 6.394 ; 6.394 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 6.091 ; 6.091 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 6.859 ; 6.859 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 6.670 ; 6.670 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 3.842 ; 3.842 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.571 ; 2.571 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.650 ; 0.650 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 4.064 ; 4.064 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 2.331 ; 2.331 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 2.015 ; 2.015 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.554 ; 1.554 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.686 ; 0.686 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.066 ; 1.066 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.001 ; 1.001 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 2.331 ; 2.331 ; Rise       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.970  ; 0.970  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.970  ; 0.970  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -1.446 ; -1.446 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -1.440 ; -1.440 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.871 ; -1.871 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -2.275 ; -2.275 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -2.058 ; -2.058 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -2.798 ; -2.798 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -1.826 ; -1.826 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -1.801 ; -1.801 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -1.481 ; -1.481 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -2.178 ; -2.178 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -2.376 ; -2.376 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -3.224 ; -3.224 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -2.746 ; -2.746 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; -0.613 ; -0.613 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; -3.255 ; -3.255 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; -0.164 ; -0.164 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.264 ; -0.264 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -5.021 ; -5.021 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -5.137 ; -5.137 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -5.551 ; -5.551 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -5.964 ; -5.964 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -5.930 ; -5.930 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -5.403 ; -5.403 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -5.248 ; -5.248 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -6.002 ; -6.002 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -5.699 ; -5.699 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -6.467 ; -6.467 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -6.278 ; -6.278 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -3.450 ; -3.450 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -2.027 ; -2.027 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; -0.164 ; -0.164 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -3.027 ; -3.027 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.051  ; 0.051  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.126 ; -0.126 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.410 ; -0.410 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.051  ; 0.051  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.191 ; -0.191 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.453 ; -0.453 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -1.380 ; -1.380 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.744  ; 7.744  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 8.994  ; 8.994  ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 7.137  ; 7.137  ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 8.994  ; 8.994  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.580  ; 9.580  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.744  ; 7.744  ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 7.137  ; 7.137  ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 7.137  ; 7.137  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.580  ; 9.580  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 13.007 ; 13.007 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 13.007 ; 13.007 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 12.161 ; 12.161 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 12.253 ; 12.253 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 11.819 ; 11.819 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 10.156 ; 10.156 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 9.171  ; 9.171  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 9.917  ; 9.917  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 12.054 ; 12.054 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 11.987 ; 11.987 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 12.411 ; 12.411 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 12.145 ; 12.145 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 12.096 ; 12.096 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 9.746  ; 9.746  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 12.388 ; 12.388 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 12.094 ; 12.094 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 11.209 ; 11.209 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.235 ; 12.235 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 11.670 ; 11.670 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.818 ; 13.818 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.804 ; 13.804 ; Rise       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 11.648 ; 11.648 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.926 ; 10.926 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.045 ; 11.045 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.851 ; 10.851 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 10.887 ; 10.887 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.887 ; 10.887 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.641 ; 11.641 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.644 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.648 ; 11.648 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 14.499 ; 14.499 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 14.464 ; 14.464 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 14.499 ; 14.499 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 14.343 ; 14.343 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 14.486 ; 14.486 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 14.165 ; 14.165 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 14.163 ; 14.163 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 14.164 ; 14.164 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 14.808 ; 14.808 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 14.789 ; 14.789 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 14.422 ; 14.422 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 14.422 ; 14.422 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 14.434 ; 14.434 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 14.446 ; 14.446 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 14.808 ; 14.808 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 14.671 ; 14.671 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 14.576 ; 14.576 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 14.189 ; 14.189 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 14.539 ; 14.539 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 14.432 ; 14.432 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 14.576 ; 14.576 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 14.571 ; 14.571 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 14.556 ; 14.556 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 14.573 ; 14.573 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 14.128 ; 14.128 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 13.448 ; 13.448 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 13.973 ; 13.973 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 13.850 ; 13.850 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 14.128 ; 14.128 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 13.804 ; 13.804 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 13.802 ; 13.802 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 13.805 ; 13.805 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.989 ; 11.989 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.989 ; 11.989 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 14.194 ; 14.194 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 10.786 ; 10.786 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 13.036 ; 13.036 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 11.910 ; 11.910 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 10.914 ; 10.914 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 11.444 ; 11.444 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 12.108 ; 12.108 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 12.324 ; 12.324 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 14.194 ; 14.194 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 12.140 ; 12.140 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 11.648 ; 11.648 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.926 ; 10.926 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.045 ; 11.045 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.851 ; 10.851 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 10.887 ; 10.887 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.887 ; 10.887 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.641 ; 11.641 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.644 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.648 ; 11.648 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.989 ; 11.989 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.989 ; 11.989 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 12.140 ; 12.140 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.744  ; 7.744  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 7.137  ; 7.137  ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 7.137  ; 7.137  ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 8.994  ; 8.994  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.701  ; 8.701  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.744  ; 7.744  ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 7.137  ; 7.137  ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 7.137  ; 7.137  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 8.701  ; 8.701  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 9.171  ; 9.171  ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 13.007 ; 13.007 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 12.161 ; 12.161 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 12.253 ; 12.253 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 11.819 ; 11.819 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 10.156 ; 10.156 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 9.171  ; 9.171  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 9.917  ; 9.917  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 12.054 ; 12.054 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 11.987 ; 11.987 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 12.411 ; 12.411 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 12.145 ; 12.145 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 12.096 ; 12.096 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 9.746  ; 9.746  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 12.388 ; 12.388 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 12.094 ; 12.094 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 11.209 ; 11.209 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.235 ; 12.235 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 11.670 ; 11.670 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.818 ; 13.818 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.804 ; 13.804 ; Rise       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 10.851 ; 10.851 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.926 ; 10.926 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.045 ; 11.045 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.851 ; 10.851 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 10.887 ; 10.887 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.887 ; 10.887 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.641 ; 11.641 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.644 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.648 ; 11.648 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 13.082 ; 13.082 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 13.385 ; 13.385 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 13.419 ; 13.419 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 13.292 ; 13.292 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 13.406 ; 13.406 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 13.087 ; 13.087 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 13.085 ; 13.085 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 13.082 ; 13.082 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 13.222 ; 13.222 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 13.603 ; 13.603 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 13.223 ; 13.223 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 13.222 ; 13.222 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 13.231 ; 13.231 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 13.240 ; 13.240 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 13.597 ; 13.597 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 13.489 ; 13.489 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 13.154 ; 13.154 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 13.154 ; 13.154 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 13.486 ; 13.486 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 13.372 ; 13.372 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 13.535 ; 13.535 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 13.521 ; 13.521 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 13.512 ; 13.512 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 13.529 ; 13.529 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 12.943 ; 12.943 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 12.943 ; 12.943 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 13.469 ; 13.469 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 13.318 ; 13.318 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 13.621 ; 13.621 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 13.297 ; 13.297 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 13.292 ; 13.292 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 13.303 ; 13.303 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.989 ; 11.989 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.989 ; 11.989 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 10.786 ; 10.786 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 10.786 ; 10.786 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 13.036 ; 13.036 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 11.910 ; 11.910 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 10.914 ; 10.914 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 11.444 ; 11.444 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 12.108 ; 12.108 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 12.324 ; 12.324 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 14.194 ; 14.194 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 12.140 ; 12.140 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 10.851 ; 10.851 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.926 ; 10.926 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.045 ; 11.045 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.851 ; 10.851 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 10.887 ; 10.887 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.887 ; 10.887 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.641 ; 11.641 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.644 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.648 ; 11.648 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.989 ; 11.989 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.989 ; 11.989 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 12.140 ; 12.140 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 13.225 ; 13.225 ;        ;
; A[1]       ; LEDR[8]     ; 12.581 ;        ;        ; 12.581 ;
; A[1]       ; U1OE_n      ;        ; 15.061 ; 15.061 ;        ;
; A[2]       ; BUSDIR_n    ;        ; 13.382 ; 13.382 ;        ;
; A[2]       ; LEDR[8]     ; 12.738 ;        ;        ; 12.738 ;
; A[2]       ; U1OE_n      ;        ; 15.218 ; 15.218 ;        ;
; A[3]       ; BUSDIR_n    ;        ; 13.811 ; 13.811 ;        ;
; A[3]       ; LEDR[8]     ; 13.167 ;        ;        ; 13.167 ;
; A[3]       ; U1OE_n      ;        ; 15.647 ; 15.647 ;        ;
; A[4]       ; BUSDIR_n    ; 13.444 ;        ;        ; 13.444 ;
; A[4]       ; LEDR[8]     ;        ; 12.837 ; 12.837 ;        ;
; A[4]       ; U1OE_n      ; 15.280 ;        ;        ; 15.280 ;
; A[5]       ; BUSDIR_n    ; 13.410 ;        ;        ; 13.410 ;
; A[5]       ; LEDR[8]     ;        ; 12.803 ; 12.803 ;        ;
; A[5]       ; U1OE_n      ; 15.246 ;        ;        ; 15.246 ;
; A[6]       ; BUSDIR_n    ; 12.883 ;        ;        ; 12.883 ;
; A[6]       ; LEDR[8]     ;        ; 12.276 ; 12.276 ;        ;
; A[6]       ; U1OE_n      ; 14.719 ;        ;        ; 14.719 ;
; A[7]       ; BUSDIR_n    ;        ; 13.453 ; 13.453 ;        ;
; A[7]       ; LEDR[8]     ; 12.809 ;        ;        ; 12.809 ;
; A[7]       ; U1OE_n      ;        ; 15.289 ; 15.289 ;        ;
; IORQ_n     ; BUSDIR_n    ; 14.312 ;        ;        ; 14.312 ;
; IORQ_n     ; LEDR[8]     ;        ; 13.704 ; 13.704 ;        ;
; IORQ_n     ; U1OE_n      ; 16.148 ;        ;        ; 16.148 ;
; KEY[0]     ; LEDG[7]     ;        ; 13.088 ; 13.088 ;        ;
; KEY[0]     ; WAIT_n      ; 10.969 ; 10.969 ; 10.969 ; 10.969 ;
; M1_n       ; BUSDIR_n    ;        ; 13.634 ; 13.634 ;        ;
; M1_n       ; LEDR[8]     ; 13.026 ;        ;        ; 13.026 ;
; M1_n       ; U1OE_n      ;        ; 15.470 ; 15.470 ;        ;
; RD_n       ; BUSDIR_n    ; 12.962 ;        ;        ; 12.962 ;
; RD_n       ; D[0]        ; 10.563 ;        ;        ; 10.563 ;
; RD_n       ; D[1]        ; 10.682 ;        ;        ; 10.682 ;
; RD_n       ; D[2]        ; 10.488 ;        ;        ; 10.488 ;
; RD_n       ; D[3]        ; 10.524 ;        ;        ; 10.524 ;
; RD_n       ; D[4]        ; 10.524 ;        ;        ; 10.524 ;
; RD_n       ; D[5]        ; 11.278 ;        ;        ; 11.278 ;
; RD_n       ; D[6]        ; 11.281 ;        ;        ; 11.281 ;
; RD_n       ; D[7]        ; 11.285 ;        ;        ; 11.285 ;
; RD_n       ; U1OE_n      ; 14.798 ;        ;        ; 14.798 ;
; RESET_n    ; LEDG[7]     ;        ; 13.279 ; 13.279 ;        ;
; RESET_n    ; WAIT_n      ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; SW[9]      ; D[0]        ;        ; 7.864  ; 7.864  ;        ;
; SW[9]      ; D[1]        ;        ; 7.983  ; 7.983  ;        ;
; SW[9]      ; D[2]        ;        ; 7.789  ; 7.789  ;        ;
; SW[9]      ; D[3]        ;        ; 7.825  ; 7.825  ;        ;
; SW[9]      ; D[4]        ;        ; 7.825  ; 7.825  ;        ;
; SW[9]      ; D[5]        ;        ; 8.579  ; 8.579  ;        ;
; SW[9]      ; D[6]        ;        ; 8.582  ; 8.582  ;        ;
; SW[9]      ; D[7]        ;        ; 8.586  ; 8.586  ;        ;
; SW[9]      ; LEDG[6]     ; 8.930  ;        ;        ; 8.930  ;
; SW[9]      ; U1OE_n      ;        ; 8.883  ; 8.883  ;        ;
; WR_n       ; LEDR[8]     ;        ; 12.471 ; 12.471 ;        ;
; WR_n       ; SRAM_WE_N   ; 10.599 ;        ;        ; 10.599 ;
; WR_n       ; U1OE_n      ; 14.035 ;        ;        ; 14.035 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 13.225 ; 13.225 ;        ;
; A[1]       ; LEDR[8]     ; 12.581 ;        ;        ; 12.581 ;
; A[1]       ; U1OE_n      ;        ; 14.145 ; 14.145 ;        ;
; A[2]       ; BUSDIR_n    ;        ; 13.382 ; 13.382 ;        ;
; A[2]       ; LEDR[8]     ; 12.738 ;        ;        ; 12.738 ;
; A[2]       ; U1OE_n      ;        ; 14.302 ; 14.302 ;        ;
; A[3]       ; BUSDIR_n    ;        ; 13.811 ; 13.811 ;        ;
; A[3]       ; LEDR[8]     ; 13.167 ;        ;        ; 13.167 ;
; A[3]       ; U1OE_n      ;        ; 14.731 ; 14.731 ;        ;
; A[4]       ; BUSDIR_n    ; 13.444 ;        ;        ; 13.444 ;
; A[4]       ; LEDR[8]     ;        ; 12.837 ; 12.837 ;        ;
; A[4]       ; U1OE_n      ; 14.401 ;        ;        ; 14.401 ;
; A[5]       ; BUSDIR_n    ; 13.410 ;        ;        ; 13.410 ;
; A[5]       ; LEDR[8]     ;        ; 12.803 ; 12.803 ;        ;
; A[5]       ; U1OE_n      ; 14.367 ;        ;        ; 14.367 ;
; A[6]       ; BUSDIR_n    ; 12.883 ;        ;        ; 12.883 ;
; A[6]       ; LEDR[8]     ;        ; 12.276 ; 12.276 ;        ;
; A[6]       ; U1OE_n      ; 13.840 ;        ;        ; 13.840 ;
; A[7]       ; BUSDIR_n    ;        ; 13.453 ; 13.453 ;        ;
; A[7]       ; LEDR[8]     ; 12.809 ;        ;        ; 12.809 ;
; A[7]       ; U1OE_n      ;        ; 14.373 ; 14.373 ;        ;
; IORQ_n     ; BUSDIR_n    ; 14.312 ;        ;        ; 14.312 ;
; IORQ_n     ; LEDR[8]     ;        ; 13.704 ; 13.704 ;        ;
; IORQ_n     ; U1OE_n      ; 15.268 ;        ;        ; 15.268 ;
; KEY[0]     ; LEDG[7]     ;        ; 13.088 ; 13.088 ;        ;
; KEY[0]     ; WAIT_n      ; 10.969 ; 10.969 ; 10.969 ; 10.969 ;
; M1_n       ; BUSDIR_n    ;        ; 13.634 ; 13.634 ;        ;
; M1_n       ; LEDR[8]     ; 13.026 ;        ;        ; 13.026 ;
; M1_n       ; U1OE_n      ;        ; 14.590 ; 14.590 ;        ;
; RD_n       ; BUSDIR_n    ; 12.962 ;        ;        ; 12.962 ;
; RD_n       ; D[0]        ; 10.563 ;        ;        ; 10.563 ;
; RD_n       ; D[1]        ; 10.682 ;        ;        ; 10.682 ;
; RD_n       ; D[2]        ; 10.488 ;        ;        ; 10.488 ;
; RD_n       ; D[3]        ; 10.524 ;        ;        ; 10.524 ;
; RD_n       ; D[4]        ; 10.524 ;        ;        ; 10.524 ;
; RD_n       ; D[5]        ; 11.278 ;        ;        ; 11.278 ;
; RD_n       ; D[6]        ; 11.281 ;        ;        ; 11.281 ;
; RD_n       ; D[7]        ; 11.285 ;        ;        ; 11.285 ;
; RD_n       ; U1OE_n      ; 14.798 ;        ;        ; 14.798 ;
; RESET_n    ; LEDG[7]     ;        ; 13.279 ; 13.279 ;        ;
; RESET_n    ; WAIT_n      ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; SW[9]      ; D[0]        ;        ; 7.864  ; 7.864  ;        ;
; SW[9]      ; D[1]        ;        ; 7.983  ; 7.983  ;        ;
; SW[9]      ; D[2]        ;        ; 7.789  ; 7.789  ;        ;
; SW[9]      ; D[3]        ;        ; 7.825  ; 7.825  ;        ;
; SW[9]      ; D[4]        ;        ; 7.825  ; 7.825  ;        ;
; SW[9]      ; D[5]        ;        ; 8.579  ; 8.579  ;        ;
; SW[9]      ; D[6]        ;        ; 8.582  ; 8.582  ;        ;
; SW[9]      ; D[7]        ;        ; 8.586  ; 8.586  ;        ;
; SW[9]      ; LEDG[6]     ; 8.930  ;        ;        ; 8.930  ;
; SW[9]      ; U1OE_n      ;        ; 8.883  ; 8.883  ;        ;
; WR_n       ; LEDR[8]     ;        ; 12.471 ; 12.471 ;        ;
; WR_n       ; SRAM_WE_N   ; 10.599 ;        ;        ; 10.599 ;
; WR_n       ; U1OE_n      ; 14.035 ;        ;        ; 14.035 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------+
; Fast Model Setup Summary         ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -1.838 ; -10.512       ;
; SLTSL_n ; 0.444  ; 0.000         ;
+---------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+---------+--------+---------------+
; Clock   ; Slack  ; End Point TNS ;
+---------+--------+---------------+
; A[14]   ; -0.795 ; -2.646        ;
; SLTSL_n ; -0.559 ; -12.630       ;
+---------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.354 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; A[0]  ; 0.026 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SLTSL_n ; -1.222 ; -25.222             ;
; A[0]    ; -1.222 ; -2.222              ;
; A[14]   ; -1.222 ; -1.222              ;
+---------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'A[14]'                                                                                    ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.838 ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.315     ; 1.971      ;
; -1.781 ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.436     ; 1.805      ;
; -1.767 ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.431     ; 1.984      ;
; -1.754 ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.416     ; 1.994      ;
; -1.743 ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.877      ;
; -1.722 ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.362     ; 1.969      ;
; -1.712 ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.846      ;
; -1.707 ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.315     ; 1.840      ;
; -1.695 ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.315     ; 1.828      ;
; -1.654 ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 1.872      ;
; -1.650 ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.893      ;
; -1.644 ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.778      ;
; -1.641 ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.315     ; 1.774      ;
; -1.636 ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.431     ; 1.853      ;
; -1.632 ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.766      ;
; -1.623 ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.416     ; 1.863      ;
; -1.622 ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.756      ;
; -1.620 ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 1.838      ;
; -1.612 ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.414     ; 1.856      ;
; -1.601 ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.735      ;
; -1.600 ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.311     ; 1.737      ;
; -1.600 ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.734      ;
; -1.595 ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.427     ; 1.816      ;
; -1.591 ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.362     ; 1.838      ;
; -1.580 ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.714      ;
; -1.572 ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.315     ; 1.705      ;
; -1.565 ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.311     ; 1.702      ;
; -1.562 ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.435     ; 1.587      ;
; -1.556 ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.414     ; 1.800      ;
; -1.549 ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.790      ;
; -1.541 ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.782      ;
; -1.533 ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.412     ; 1.777      ;
; -1.525 ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.773      ;
; -1.525 ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.311     ; 1.662      ;
; -1.519 ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.762      ;
; -1.517 ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.311     ; 1.654      ;
; -1.516 ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.650      ;
; -1.514 ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 1.732      ;
; -1.509 ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.757      ;
; -1.502 ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.411     ; 1.749      ;
; -1.498 ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.412     ; 1.742      ;
; -1.498 ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.739      ;
; -1.495 ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.629      ;
; -1.485 ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.430     ; 1.703      ;
; -1.481 ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.311     ; 1.618      ;
; -1.480 ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.362     ; 1.727      ;
; -1.477 ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.725      ;
; -1.472 ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.414     ; 1.716      ;
; -1.467 ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.411     ; 1.714      ;
; -1.465 ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.416     ; 1.705      ;
; -1.457 ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.705      ;
; -1.455 ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.427     ; 1.676      ;
; -1.439 ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.362     ; 1.686      ;
; -1.431 ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.672      ;
; -1.421 ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.414     ; 1.665      ;
; -1.420 ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.668      ;
; -1.416 ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.664      ;
; -1.407 ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.412     ; 1.651      ;
; -1.405 ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.358     ; 1.656      ;
; -1.387 ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.628      ;
; -1.377 ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.625      ;
; -1.370 ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.358     ; 1.621      ;
; -1.360 ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.416     ; 1.600      ;
; -1.346 ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.432     ; 1.374      ;
; -1.335 ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.576      ;
; -1.322 ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.358     ; 1.573      ;
; -1.316 ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.315     ; 1.449      ;
; -1.316 ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.411     ; 1.563      ;
; -1.304 ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.552      ;
; -1.296 ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.537      ;
; -1.286 ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.358     ; 1.537      ;
; -1.285 ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.414     ; 1.529      ;
; -1.269 ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.403      ;
; -1.268 ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.412     ; 1.512      ;
; -1.262 ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.505      ;
; -1.245 ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.414     ; 1.489      ;
; -1.234 ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.415     ; 1.475      ;
; -1.227 ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.358     ; 1.478      ;
; -1.226 ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.314     ; 1.360      ;
; -1.213 ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.362     ; 1.460      ;
; -1.184 ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.311     ; 1.321      ;
; -1.176 ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.424      ;
; -1.159 ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.361     ; 1.407      ;
; -0.893 ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 1.000        ; -0.435     ; 0.918      ;
; 0.082  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.500        ; 2.670      ; 2.548      ;
; 0.188  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.500        ; 2.791      ; 2.551      ;
; 0.231  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.500        ; 2.744      ; 2.622      ;
; 0.244  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.500        ; 2.675      ; 2.579      ;
; 0.255  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.500        ; 2.690      ; 2.591      ;
; 0.269  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.500        ; 2.691      ; 2.580      ;
; 0.582  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 1.000        ; 2.670      ; 2.548      ;
; 0.688  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 1.000        ; 2.791      ; 2.551      ;
; 0.731  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 1.000        ; 2.744      ; 2.622      ;
; 0.744  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 1.000        ; 2.675      ; 2.579      ;
; 0.755  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 1.000        ; 2.690      ; 2.591      ;
; 0.769  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 1.000        ; 2.691      ; 2.580      ;
; 0.956  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.500        ; 2.675      ; 1.880      ;
; 1.456  ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 1.000        ; 2.675      ; 1.880      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SLTSL_n'                                                                           ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 0.444 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 3.193      ;
; 0.444 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 3.193      ;
; 0.444 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 3.193      ;
; 0.444 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 3.193      ;
; 0.444 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 3.193      ;
; 0.444 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 3.193      ;
; 0.445 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.102      ; 3.189      ;
; 0.445 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.102      ; 3.189      ;
; 0.445 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.102      ; 3.189      ;
; 0.445 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.102      ; 3.189      ;
; 0.445 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.102      ; 3.189      ;
; 0.445 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.102      ; 3.189      ;
; 0.482 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.106      ; 3.156      ;
; 0.482 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.106      ; 3.156      ;
; 0.482 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.106      ; 3.156      ;
; 0.482 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.106      ; 3.156      ;
; 0.482 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.106      ; 3.156      ;
; 0.482 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.106      ; 3.156      ;
; 0.874 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.102      ; 2.760      ;
; 0.874 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.102      ; 2.760      ;
; 0.874 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.102      ; 2.760      ;
; 0.874 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.102      ; 2.760      ;
; 0.874 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.102      ; 2.760      ;
; 0.874 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.102      ; 2.760      ;
; 0.881 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.756      ;
; 0.881 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.756      ;
; 0.881 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.756      ;
; 0.881 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.756      ;
; 0.881 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.756      ;
; 0.881 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.756      ;
; 0.891 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.106      ; 2.747      ;
; 0.891 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.106      ; 2.747      ;
; 0.891 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.106      ; 2.747      ;
; 0.891 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.106      ; 2.747      ;
; 0.891 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.106      ; 2.747      ;
; 0.891 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.106      ; 2.747      ;
; 0.921 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.716      ;
; 0.921 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.716      ;
; 0.921 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.716      ;
; 0.921 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.716      ;
; 0.921 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.716      ;
; 0.921 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.500        ; 3.105      ; 2.716      ;
; 0.939 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 2.698      ;
; 0.939 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 2.698      ;
; 0.939 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 2.698      ;
; 0.939 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 2.698      ;
; 0.939 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 2.698      ;
; 0.939 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.500        ; 3.105      ; 2.698      ;
; 0.944 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 3.193      ;
; 0.944 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 3.193      ;
; 0.944 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 3.193      ;
; 0.944 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 3.193      ;
; 0.944 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 3.193      ;
; 0.944 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 3.193      ;
; 0.945 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.102      ; 3.189      ;
; 0.945 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.102      ; 3.189      ;
; 0.945 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.102      ; 3.189      ;
; 0.945 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.102      ; 3.189      ;
; 0.945 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.102      ; 3.189      ;
; 0.945 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.102      ; 3.189      ;
; 0.982 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.106      ; 3.156      ;
; 0.982 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.106      ; 3.156      ;
; 0.982 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.106      ; 3.156      ;
; 0.982 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.106      ; 3.156      ;
; 0.982 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.106      ; 3.156      ;
; 0.982 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.106      ; 3.156      ;
; 1.374 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.102      ; 2.760      ;
; 1.374 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.102      ; 2.760      ;
; 1.374 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.102      ; 2.760      ;
; 1.374 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.102      ; 2.760      ;
; 1.374 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.102      ; 2.760      ;
; 1.374 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.102      ; 2.760      ;
; 1.381 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.756      ;
; 1.381 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.756      ;
; 1.381 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.756      ;
; 1.381 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.756      ;
; 1.381 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.756      ;
; 1.381 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.756      ;
; 1.391 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.106      ; 2.747      ;
; 1.391 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.106      ; 2.747      ;
; 1.391 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.106      ; 2.747      ;
; 1.391 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.106      ; 2.747      ;
; 1.391 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.106      ; 2.747      ;
; 1.391 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.106      ; 2.747      ;
; 1.421 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.716      ;
; 1.421 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.716      ;
; 1.421 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.716      ;
; 1.421 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.716      ;
; 1.421 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.716      ;
; 1.421 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 1.000        ; 3.105      ; 2.716      ;
; 1.439 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 2.698      ;
; 1.439 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 2.698      ;
; 1.439 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 2.698      ;
; 1.439 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 2.698      ;
; 1.439 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 2.698      ;
; 1.439 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 1.000        ; 3.105      ; 2.698      ;
+-------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'A[14]'                                                                                     ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+
; -0.795 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; 0.000        ; 2.675      ; 1.880      ;
; -0.421 ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; 0.000        ; 2.744      ; 2.323      ;
; -0.365 ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; 0.000        ; 2.791      ; 2.426      ;
; -0.349 ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; 0.000        ; 2.691      ; 2.342      ;
; -0.338 ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; 0.000        ; 2.690      ; 2.352      ;
; -0.295 ; A[0]        ; s_SRAM_ADDR[0]  ; A[0]         ; A[14]       ; -0.500       ; 2.675      ; 1.880      ;
; -0.204 ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; 0.000        ; 2.670      ; 2.466      ;
; -0.174 ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; 0.000        ; 2.675      ; 2.501      ;
; 0.079  ; A[14]       ; s_SRAM_ADDR[17] ; A[14]        ; A[14]       ; -0.500       ; 2.744      ; 2.323      ;
; 0.135  ; A[14]       ; s_SRAM_ADDR[18] ; A[14]        ; A[14]       ; -0.500       ; 2.791      ; 2.426      ;
; 0.151  ; A[14]       ; s_SRAM_ADDR[15] ; A[14]        ; A[14]       ; -0.500       ; 2.691      ; 2.342      ;
; 0.162  ; A[14]       ; s_SRAM_ADDR[16] ; A[14]        ; A[14]       ; -0.500       ; 2.690      ; 2.352      ;
; 0.296  ; A[14]       ; s_SRAM_ADDR[13] ; A[14]        ; A[14]       ; -0.500       ; 2.670      ; 2.466      ;
; 0.326  ; A[14]       ; s_SRAM_ADDR[14] ; A[14]        ; A[14]       ; -0.500       ; 2.675      ; 2.501      ;
; 1.353  ; s_mgram4[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.435     ; 0.918      ;
; 1.632  ; s_mgram8[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.311     ; 1.321      ;
; 1.674  ; s_mgram4[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.360      ;
; 1.717  ; s_mgram6[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.403      ;
; 1.750  ; s_mgram8[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.358     ; 1.392      ;
; 1.764  ; s_mgrama[5] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.315     ; 1.449      ;
; 1.768  ; s_mgram4[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.407      ;
; 1.785  ; s_mgram6[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.424      ;
; 1.799  ; s_mgram8[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.311     ; 1.488      ;
; 1.799  ; s_mgram8[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.358     ; 1.441      ;
; 1.806  ; s_mgram8[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.432     ; 1.374      ;
; 1.822  ; s_mgrama[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.362     ; 1.460      ;
; 1.825  ; s_mgram8[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.311     ; 1.514      ;
; 1.833  ; s_mgram4[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.519      ;
; 1.836  ; s_mgram8[4] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.358     ; 1.478      ;
; 1.839  ; s_mgram8[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.311     ; 1.528      ;
; 1.869  ; s_mgram6[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.508      ;
; 1.875  ; s_mgram4[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.561      ;
; 1.882  ; s_mgrama[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.315     ; 1.567      ;
; 1.890  ; s_mgram4[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.475      ;
; 1.894  ; s_mgram4[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.533      ;
; 1.896  ; s_mgram6[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.582      ;
; 1.903  ; s_mgram6[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.414     ; 1.489      ;
; 1.909  ; s_mgram4[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.595      ;
; 1.912  ; s_mgram6[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.551      ;
; 1.914  ; s_mgram6[4] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.600      ;
; 1.920  ; s_mgrama[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.505      ;
; 1.924  ; s_mgram8[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.412     ; 1.512      ;
; 1.937  ; s_mgram8[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.358     ; 1.579      ;
; 1.941  ; s_mgram6[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.526      ;
; 1.942  ; s_mgram4[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.628      ;
; 1.943  ; s_mgram4[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.414     ; 1.529      ;
; 1.944  ; s_mgram4[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.583      ;
; 1.947  ; s_mgram6[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.586      ;
; 1.964  ; s_mgram4[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.603      ;
; 1.968  ; s_mgram8[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.311     ; 1.657      ;
; 1.972  ; s_mgram8[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.358     ; 1.614      ;
; 1.973  ; s_mgram6[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.659      ;
; 1.974  ; s_mgram8[2] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.411     ; 1.563      ;
; 1.991  ; s_mgram6[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.576      ;
; 1.994  ; s_mgrama[2] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.362     ; 1.632      ;
; 1.995  ; s_mgrama[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.315     ; 1.680      ;
; 1.995  ; s_mgram6[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.580      ;
; 1.996  ; s_mgram4[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.635      ;
; 1.997  ; s_mgrama[2] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.315     ; 1.682      ;
; 2.003  ; s_mgram8[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.412     ; 1.591      ;
; 2.003  ; s_mgram8[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.311     ; 1.692      ;
; 2.011  ; s_mgram6[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.361     ; 1.650      ;
; 2.016  ; s_mgrama[3] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.416     ; 1.600      ;
; 2.018  ; s_mgram6[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.603      ;
; 2.020  ; s_mgram6[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.706      ;
; 2.022  ; s_mgram6[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.435     ; 1.587      ;
; 2.029  ; s_mgram4[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.614      ;
; 2.037  ; s_mgrama[1] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.362     ; 1.675      ;
; 2.040  ; s_mgrama[3] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.362     ; 1.678      ;
; 2.049  ; s_mgram6[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.414     ; 1.635      ;
; 2.051  ; s_mgram6[3] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.737      ;
; 2.061  ; s_mgram4[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.314     ; 1.747      ;
; 2.062  ; s_mgram4[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.647      ;
; 2.065  ; s_mgrama[2] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.416     ; 1.649      ;
; 2.065  ; s_mgrama[0] ; s_SRAM_ADDR[17] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.362     ; 1.703      ;
; 2.066  ; s_mgrama[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.651      ;
; 2.068  ; s_mgram4[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.414     ; 1.654      ;
; 2.075  ; s_mgrama[0] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.315     ; 1.760      ;
; 2.083  ; s_mgram6[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.414     ; 1.669      ;
; 2.087  ; s_mgrama[1] ; s_SRAM_ADDR[18] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.315     ; 1.772      ;
; 2.094  ; s_mgrama[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.679      ;
; 2.095  ; s_mgram4[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.415     ; 1.680      ;
; 2.100  ; s_mgram4[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.414     ; 1.686      ;
; 2.103  ; s_mgram8[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.427     ; 1.676      ;
; 2.108  ; s_mgrama[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.416     ; 1.692      ;
; 2.111  ; s_mgram8[1] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.412     ; 1.699      ;
; 2.125  ; s_mgram8[1] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.411     ; 1.714      ;
; 2.133  ; s_mgram4[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.430     ; 1.703      ;
; 2.136  ; s_mgrama[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.416     ; 1.720      ;
; 2.146  ; s_mgram8[0] ; s_SRAM_ADDR[16] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.412     ; 1.734      ;
; 2.160  ; s_mgram8[0] ; s_SRAM_ADDR[15] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.411     ; 1.749      ;
; 2.162  ; s_mgram6[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.430     ; 1.732      ;
; 2.218  ; s_mgram6[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.430     ; 1.788      ;
; 2.241  ; s_mgrama[0] ; s_SRAM_ADDR[13] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.436     ; 1.805      ;
; 2.243  ; s_mgram8[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.427     ; 1.816      ;
; 2.268  ; s_mgram4[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.430     ; 1.838      ;
; 2.284  ; s_mgrama[1] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.431     ; 1.853      ;
; 2.309  ; s_mgrama[0] ; s_SRAM_ADDR[14] ; SLTSL_n      ; A[14]       ; 0.000        ; -0.431     ; 1.878      ;
+--------+-------------+-----------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SLTSL_n'                                                                             ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -0.559 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 2.698      ;
; -0.559 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 2.698      ;
; -0.559 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 2.698      ;
; -0.559 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 2.698      ;
; -0.559 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 2.698      ;
; -0.559 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 2.698      ;
; -0.541 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.716      ;
; -0.541 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.716      ;
; -0.541 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.716      ;
; -0.541 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.716      ;
; -0.541 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.716      ;
; -0.541 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.716      ;
; -0.511 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.106      ; 2.747      ;
; -0.511 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.106      ; 2.747      ;
; -0.511 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.106      ; 2.747      ;
; -0.511 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.106      ; 2.747      ;
; -0.511 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.106      ; 2.747      ;
; -0.511 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.106      ; 2.747      ;
; -0.501 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.756      ;
; -0.501 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.756      ;
; -0.501 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.756      ;
; -0.501 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.756      ;
; -0.501 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.756      ;
; -0.501 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.105      ; 2.756      ;
; -0.494 ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.102      ; 2.760      ;
; -0.494 ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.102      ; 2.760      ;
; -0.494 ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.102      ; 2.760      ;
; -0.494 ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.102      ; 2.760      ;
; -0.494 ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.102      ; 2.760      ;
; -0.494 ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; 0.000        ; 3.102      ; 2.760      ;
; -0.102 ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.106      ; 3.156      ;
; -0.102 ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.106      ; 3.156      ;
; -0.102 ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.106      ; 3.156      ;
; -0.102 ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.106      ; 3.156      ;
; -0.102 ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.106      ; 3.156      ;
; -0.102 ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.106      ; 3.156      ;
; -0.065 ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.102      ; 3.189      ;
; -0.065 ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.102      ; 3.189      ;
; -0.065 ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.102      ; 3.189      ;
; -0.065 ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.102      ; 3.189      ;
; -0.065 ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.102      ; 3.189      ;
; -0.065 ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.102      ; 3.189      ;
; -0.064 ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 3.193      ;
; -0.064 ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 3.193      ;
; -0.064 ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 3.193      ;
; -0.064 ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 3.193      ;
; -0.064 ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 3.193      ;
; -0.064 ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; 0.000        ; 3.105      ; 3.193      ;
; -0.059 ; A[14]     ; s_mgram6[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 2.698      ;
; -0.059 ; A[14]     ; s_mgram6[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 2.698      ;
; -0.059 ; A[14]     ; s_mgram6[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 2.698      ;
; -0.059 ; A[14]     ; s_mgram6[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 2.698      ;
; -0.059 ; A[14]     ; s_mgram6[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 2.698      ;
; -0.059 ; A[14]     ; s_mgram6[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 2.698      ;
; -0.041 ; A[0]      ; s_mgram4[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.716      ;
; -0.041 ; A[0]      ; s_mgram4[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.716      ;
; -0.041 ; A[0]      ; s_mgram4[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.716      ;
; -0.041 ; A[0]      ; s_mgram4[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.716      ;
; -0.041 ; A[0]      ; s_mgram4[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.716      ;
; -0.041 ; A[0]      ; s_mgram4[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.716      ;
; -0.011 ; A[0]      ; s_mgrama[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.106      ; 2.747      ;
; -0.011 ; A[0]      ; s_mgrama[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.106      ; 2.747      ;
; -0.011 ; A[0]      ; s_mgrama[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.106      ; 2.747      ;
; -0.011 ; A[0]      ; s_mgrama[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.106      ; 2.747      ;
; -0.011 ; A[0]      ; s_mgrama[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.106      ; 2.747      ;
; -0.011 ; A[0]      ; s_mgrama[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.106      ; 2.747      ;
; -0.001 ; A[0]      ; s_mgram6[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.756      ;
; -0.001 ; A[0]      ; s_mgram6[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.756      ;
; -0.001 ; A[0]      ; s_mgram6[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.756      ;
; -0.001 ; A[0]      ; s_mgram6[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.756      ;
; -0.001 ; A[0]      ; s_mgram6[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.756      ;
; -0.001 ; A[0]      ; s_mgram6[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.105      ; 2.756      ;
; 0.006  ; A[0]      ; s_mgram8[0] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.102      ; 2.760      ;
; 0.006  ; A[0]      ; s_mgram8[1] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.102      ; 2.760      ;
; 0.006  ; A[0]      ; s_mgram8[2] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.102      ; 2.760      ;
; 0.006  ; A[0]      ; s_mgram8[3] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.102      ; 2.760      ;
; 0.006  ; A[0]      ; s_mgram8[4] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.102      ; 2.760      ;
; 0.006  ; A[0]      ; s_mgram8[5] ; A[0]         ; SLTSL_n     ; -0.500       ; 3.102      ; 2.760      ;
; 0.398  ; A[14]     ; s_mgrama[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.106      ; 3.156      ;
; 0.398  ; A[14]     ; s_mgrama[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.106      ; 3.156      ;
; 0.398  ; A[14]     ; s_mgrama[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.106      ; 3.156      ;
; 0.398  ; A[14]     ; s_mgrama[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.106      ; 3.156      ;
; 0.398  ; A[14]     ; s_mgrama[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.106      ; 3.156      ;
; 0.398  ; A[14]     ; s_mgrama[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.106      ; 3.156      ;
; 0.435  ; A[14]     ; s_mgram8[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.102      ; 3.189      ;
; 0.435  ; A[14]     ; s_mgram8[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.102      ; 3.189      ;
; 0.435  ; A[14]     ; s_mgram8[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.102      ; 3.189      ;
; 0.435  ; A[14]     ; s_mgram8[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.102      ; 3.189      ;
; 0.435  ; A[14]     ; s_mgram8[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.102      ; 3.189      ;
; 0.435  ; A[14]     ; s_mgram8[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.102      ; 3.189      ;
; 0.436  ; A[14]     ; s_mgram4[0] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 3.193      ;
; 0.436  ; A[14]     ; s_mgram4[1] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 3.193      ;
; 0.436  ; A[14]     ; s_mgram4[2] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 3.193      ;
; 0.436  ; A[14]     ; s_mgram4[3] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 3.193      ;
; 0.436  ; A[14]     ; s_mgram4[4] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 3.193      ;
; 0.436  ; A[14]     ; s_mgram4[5] ; A[14]        ; SLTSL_n     ; -0.500       ; 3.105      ; 3.193      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'A[0]'                                                                          ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.500        ; 1.577      ; 1.755      ;
; 0.854 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 1.000        ; 1.577      ; 1.755      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'A[0]'                                                                           ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+
; 0.026 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; 0.000        ; 1.577      ; 1.755      ;
; 0.526 ; A[0]      ; s_mgram_we ; A[0]         ; A[0]        ; -0.500       ; 1.577      ; 1.755      ;
+-------+-----------+------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SLTSL_n'                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; SLTSL_n ; Rise       ; SLTSL_n                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[5]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; SLTSL_n|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; SLTSL_n|combout                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram4[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram6[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram8[5]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgram_reg_en~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL_n ; Rise       ; s_mgrama[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL_n ; Rise       ; s_mgrama[2]|clk                 ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------+


+---------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[0]'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------------+-------+------------+------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[0]  ; Rise       ; A[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; A[0]|combout     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; Equal1~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; Equal1~0|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; Equal1~0|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; Equal1~0|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_iorq_r|combout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_iorq_r|combout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Fall       ; s_iorq_r|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Fall       ; s_iorq_r|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[0]  ; Rise       ; s_mgram_we|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[0]  ; Rise       ; s_mgram_we|clk   ;
+--------+--------------+----------------+------------------+-------+------------+------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'A[14]'                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; A[14] ; Rise       ; A[14]                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|combout                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[0]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[0]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[10]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[10]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[11]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[11]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[12]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[12]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[13]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[13]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[14]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[14]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[15]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[15]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[16]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[16]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[17]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[17]~0|datad           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[18]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[18]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[1]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[1]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[2]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[2]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[3]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[3]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[4]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[4]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[5]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[5]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[6]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[6]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[7]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[7]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[8]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[8]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; s_SRAM_ADDR[9]                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; s_SRAM_ADDR[9]|datad              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 3.020  ; 3.020  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; -0.456 ; -0.456 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 1.088  ; 1.088  ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 1.159  ; 1.159  ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 1.273  ; 1.273  ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 1.445  ; 1.445  ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 1.372  ; 1.372  ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 1.667  ; 1.667  ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 1.243  ; 1.243  ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 1.189  ; 1.189  ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 1.073  ; 1.073  ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 1.458  ; 1.458  ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 1.414  ; 1.414  ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 1.883  ; 1.883  ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 2.735  ; 2.735  ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.418  ; 0.418  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 3.020  ; 3.020  ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 2.804  ; 2.804  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; -0.374 ; -0.374 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 2.229  ; 2.229  ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 2.296  ; 2.296  ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 2.486  ; 2.486  ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 2.675  ; 2.675  ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 2.690  ; 2.690  ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 2.375  ; 2.375  ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 2.334  ; 2.334  ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 2.608  ; 2.608  ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 2.491  ; 2.491  ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 2.804  ; 2.804  ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 2.694  ; 2.694  ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 1.681  ; 1.681  ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 1.200  ; 1.200  ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.056  ; 0.056  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 1.769  ; 1.769  ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 1.166  ; 1.166  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 0.941  ; 0.941  ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 0.763  ; 0.763  ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.432  ; 0.432  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 0.595  ; 0.595  ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 0.562  ; 0.562  ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 1.166  ; 1.166  ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.795  ; 0.795  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.795  ; 0.795  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -0.815 ; -0.815 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -0.812 ; -0.812 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.000 ; -1.000 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.172 ; -1.172 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.101 ; -1.101 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.394 ; -1.394 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -0.972 ; -0.972 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -0.918 ; -0.918 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -0.800 ; -0.800 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.118 ; -1.118 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.141 ; -1.141 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.612 ; -1.612 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.260 ; -1.260 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.421  ; 0.421  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.484 ; -1.484 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.559  ; 0.559  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.541  ; 0.541  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -2.062 ; -2.062 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -2.129 ; -2.129 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -2.319 ; -2.319 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -2.508 ; -2.508 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -2.523 ; -2.523 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -2.208 ; -2.208 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -2.167 ; -2.167 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -2.441 ; -2.441 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -2.324 ; -2.324 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -2.637 ; -2.637 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.527 ; -2.527 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.514 ; -1.514 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.991 ; -0.991 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.559  ; 0.559  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -1.341 ; -1.341 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; -0.096 ; -0.096 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.207 ; -0.207 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.293 ; -0.293 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; -0.096 ; -0.096 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.235 ; -0.235 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.325 ; -0.325 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.757 ; -0.757 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.487 ; 3.487 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 4.155 ; 4.155 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 3.257 ; 3.257 ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 4.155 ; 4.155 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.184 ; 4.184 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.487 ; 3.487 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 3.257 ; 3.257 ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 3.257 ; 3.257 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 4.184 ; 4.184 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 6.202 ; 6.202 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.202 ; 6.202 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 6.001 ; 6.001 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 5.927 ; 5.927 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 5.791 ; 5.791 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 5.062 ; 5.062 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 4.612 ; 4.612 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 4.941 ; 4.941 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 5.816 ; 5.816 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 5.790 ; 5.790 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 6.000 ; 6.000 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 5.797 ; 5.797 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 5.779 ; 5.779 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 4.830 ; 4.830 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 5.950 ; 5.950 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.945 ; 5.945 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.561 ; 5.561 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.980 ; 5.980 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 5.735 ; 5.735 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 6.440 ; 6.440 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 6.426 ; 6.426 ; Rise       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 5.830 ; 5.830 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.531 ; 5.531 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 5.619 ; 5.619 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.472 ; 5.472 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.494 ; 5.494 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.494 ; 5.494 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.824 ; 5.824 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.827 ; 5.827 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.830 ; 5.830 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 6.747 ; 6.747 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 6.714 ; 6.714 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.747 ; 6.747 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 6.687 ; 6.687 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 6.731 ; 6.731 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 6.622 ; 6.622 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 6.625 ; 6.625 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 6.621 ; 6.621 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 6.920 ; 6.920 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 6.905 ; 6.905 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 6.749 ; 6.749 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 6.749 ; 6.749 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 6.760 ; 6.760 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 6.772 ; 6.772 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 6.920 ; 6.920 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 6.852 ; 6.852 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 6.811 ; 6.811 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 6.642 ; 6.642 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 6.774 ; 6.774 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 6.764 ; 6.764 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.810 ; 6.810 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 6.808 ; 6.808 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 6.791 ; 6.791 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 6.811 ; 6.811 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 6.821 ; 6.821 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 6.554 ; 6.554 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.820 ; 6.820 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.763 ; 6.763 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.821 ; 6.821 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.696 ; 6.696 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.694 ; 6.694 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 6.695 ; 6.695 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.986 ; 5.986 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.986 ; 5.986 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 6.903 ; 6.903 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 5.378 ; 5.378 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 6.390 ; 6.390 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 5.834 ; 5.834 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 5.453 ; 5.453 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 5.706 ; 5.706 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 5.890 ; 5.890 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 5.963 ; 5.963 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 6.903 ; 6.903 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.042 ; 6.042 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.830 ; 5.830 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.531 ; 5.531 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 5.619 ; 5.619 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.472 ; 5.472 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.494 ; 5.494 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.494 ; 5.494 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.824 ; 5.824 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.827 ; 5.827 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.830 ; 5.830 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.986 ; 5.986 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.986 ; 5.986 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.042 ; 6.042 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.487 ; 3.487 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 3.257 ; 3.257 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 3.257 ; 3.257 ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 4.155 ; 4.155 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.845 ; 3.845 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.487 ; 3.487 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 3.257 ; 3.257 ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 3.257 ; 3.257 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.845 ; 3.845 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 4.612 ; 4.612 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.202 ; 6.202 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 6.001 ; 6.001 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 5.927 ; 5.927 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 5.791 ; 5.791 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 5.062 ; 5.062 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 4.612 ; 4.612 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 4.941 ; 4.941 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 5.816 ; 5.816 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 5.790 ; 5.790 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 6.000 ; 6.000 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 5.797 ; 5.797 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 5.779 ; 5.779 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 4.830 ; 4.830 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 5.950 ; 5.950 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.945 ; 5.945 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.561 ; 5.561 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.980 ; 5.980 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 5.735 ; 5.735 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 6.440 ; 6.440 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 6.426 ; 6.426 ; Rise       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 5.472 ; 5.472 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.531 ; 5.531 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 5.619 ; 5.619 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.472 ; 5.472 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.494 ; 5.494 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.494 ; 5.494 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.824 ; 5.824 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.827 ; 5.827 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.830 ; 5.830 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 6.362 ; 6.362 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.392 ; 6.392 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 6.329 ; 6.329 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 6.379 ; 6.379 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 6.274 ; 6.274 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 6.272 ; 6.272 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 6.289 ; 6.289 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 6.456 ; 6.456 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 6.289 ; 6.289 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 6.297 ; 6.297 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 6.298 ; 6.298 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 6.307 ; 6.307 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 6.456 ; 6.456 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 6.406 ; 6.406 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 6.244 ; 6.244 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 6.244 ; 6.244 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 6.361 ; 6.361 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 6.353 ; 6.353 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.411 ; 6.411 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 6.400 ; 6.400 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 6.397 ; 6.397 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 6.405 ; 6.405 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 6.175 ; 6.175 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 6.175 ; 6.175 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.442 ; 6.442 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.396 ; 6.396 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.441 ; 6.441 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.316 ; 6.316 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.319 ; 6.319 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 6.322 ; 6.322 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.986 ; 5.986 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.986 ; 5.986 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 5.378 ; 5.378 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 5.378 ; 5.378 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 6.390 ; 6.390 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 5.834 ; 5.834 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 5.453 ; 5.453 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 5.706 ; 5.706 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 5.890 ; 5.890 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 5.963 ; 5.963 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 6.903 ; 6.903 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.042 ; 6.042 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.472 ; 5.472 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.531 ; 5.531 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 5.619 ; 5.619 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.472 ; 5.472 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.494 ; 5.494 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.494 ; 5.494 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.824 ; 5.824 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.827 ; 5.827 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.830 ; 5.830 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.986 ; 5.986 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.986 ; 5.986 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.042 ; 6.042 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 6.388 ; 6.388 ;       ;
; A[1]       ; LEDR[8]     ; 6.182 ;       ;       ; 6.182 ;
; A[1]       ; U1OE_n      ;       ; 7.085 ; 7.085 ;       ;
; A[2]       ; BUSDIR_n    ;       ; 6.432 ; 6.432 ;       ;
; A[2]       ; LEDR[8]     ; 6.226 ;       ;       ; 6.226 ;
; A[2]       ; U1OE_n      ;       ; 7.129 ; 7.129 ;       ;
; A[3]       ; BUSDIR_n    ;       ; 6.620 ; 6.620 ;       ;
; A[3]       ; LEDR[8]     ; 6.414 ;       ;       ; 6.414 ;
; A[3]       ; U1OE_n      ;       ; 7.317 ; 7.317 ;       ;
; A[4]       ; BUSDIR_n    ; 6.536 ;       ;       ; 6.536 ;
; A[4]       ; LEDR[8]     ;       ; 6.306 ; 6.306 ;       ;
; A[4]       ; U1OE_n      ; 7.233 ;       ;       ; 7.233 ;
; A[5]       ; BUSDIR_n    ; 6.551 ;       ;       ; 6.551 ;
; A[5]       ; LEDR[8]     ;       ; 6.321 ; 6.321 ;       ;
; A[5]       ; U1OE_n      ; 7.248 ;       ;       ; 7.248 ;
; A[6]       ; BUSDIR_n    ; 6.236 ;       ;       ; 6.236 ;
; A[6]       ; LEDR[8]     ;       ; 6.006 ; 6.006 ;       ;
; A[6]       ; U1OE_n      ; 6.933 ;       ;       ; 6.933 ;
; A[7]       ; BUSDIR_n    ;       ; 6.470 ; 6.470 ;       ;
; A[7]       ; LEDR[8]     ; 6.264 ;       ;       ; 6.264 ;
; A[7]       ; U1OE_n      ;       ; 7.167 ; 7.167 ;       ;
; IORQ_n     ; BUSDIR_n    ; 6.729 ;       ;       ; 6.729 ;
; IORQ_n     ; LEDR[8]     ;       ; 6.545 ; 6.545 ;       ;
; IORQ_n     ; U1OE_n      ; 7.426 ;       ;       ; 7.426 ;
; KEY[0]     ; LEDG[7]     ;       ; 6.453 ; 6.453 ;       ;
; KEY[0]     ; WAIT_n      ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; M1_n       ; BUSDIR_n    ;       ; 6.491 ; 6.491 ;       ;
; M1_n       ; LEDR[8]     ; 6.307 ;       ;       ; 6.307 ;
; M1_n       ; U1OE_n      ;       ; 7.188 ; 7.188 ;       ;
; RD_n       ; BUSDIR_n    ; 6.315 ;       ;       ; 6.315 ;
; RD_n       ; D[0]        ; 5.413 ;       ;       ; 5.413 ;
; RD_n       ; D[1]        ; 5.501 ;       ;       ; 5.501 ;
; RD_n       ; D[2]        ; 5.354 ;       ;       ; 5.354 ;
; RD_n       ; D[3]        ; 5.376 ;       ;       ; 5.376 ;
; RD_n       ; D[4]        ; 5.376 ;       ;       ; 5.376 ;
; RD_n       ; D[5]        ; 5.706 ;       ;       ; 5.706 ;
; RD_n       ; D[6]        ; 5.709 ;       ;       ; 5.709 ;
; RD_n       ; D[7]        ; 5.712 ;       ;       ; 5.712 ;
; RD_n       ; U1OE_n      ; 7.012 ;       ;       ; 7.012 ;
; RESET_n    ; LEDG[7]     ;       ; 6.470 ; 6.470 ;       ;
; RESET_n    ; WAIT_n      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; SW[9]      ; D[0]        ;       ; 3.606 ; 3.606 ;       ;
; SW[9]      ; D[1]        ;       ; 3.694 ; 3.694 ;       ;
; SW[9]      ; D[2]        ;       ; 3.547 ; 3.547 ;       ;
; SW[9]      ; D[3]        ;       ; 3.569 ; 3.569 ;       ;
; SW[9]      ; D[4]        ;       ; 3.569 ; 3.569 ;       ;
; SW[9]      ; D[5]        ;       ; 3.899 ; 3.899 ;       ;
; SW[9]      ; D[6]        ;       ; 3.902 ; 3.902 ;       ;
; SW[9]      ; D[7]        ;       ; 3.905 ; 3.905 ;       ;
; SW[9]      ; LEDG[6]     ; 4.066 ;       ;       ; 4.066 ;
; SW[9]      ; U1OE_n      ;       ; 4.049 ; 4.049 ;       ;
; WR_n       ; LEDR[8]     ;       ; 6.134 ; 6.134 ;       ;
; WR_n       ; SRAM_WE_N   ; 5.569 ;       ;       ; 5.569 ;
; WR_n       ; U1OE_n      ; 6.722 ;       ;       ; 6.722 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 6.388 ; 6.388 ;       ;
; A[1]       ; LEDR[8]     ; 6.182 ;       ;       ; 6.182 ;
; A[1]       ; U1OE_n      ;       ; 6.770 ; 6.770 ;       ;
; A[2]       ; BUSDIR_n    ;       ; 6.432 ; 6.432 ;       ;
; A[2]       ; LEDR[8]     ; 6.226 ;       ;       ; 6.226 ;
; A[2]       ; U1OE_n      ;       ; 6.814 ; 6.814 ;       ;
; A[3]       ; BUSDIR_n    ;       ; 6.620 ; 6.620 ;       ;
; A[3]       ; LEDR[8]     ; 6.414 ;       ;       ; 6.414 ;
; A[3]       ; U1OE_n      ;       ; 7.002 ; 7.002 ;       ;
; A[4]       ; BUSDIR_n    ; 6.536 ;       ;       ; 6.536 ;
; A[4]       ; LEDR[8]     ;       ; 6.306 ; 6.306 ;       ;
; A[4]       ; U1OE_n      ; 6.894 ;       ;       ; 6.894 ;
; A[5]       ; BUSDIR_n    ; 6.551 ;       ;       ; 6.551 ;
; A[5]       ; LEDR[8]     ;       ; 6.321 ; 6.321 ;       ;
; A[5]       ; U1OE_n      ; 6.909 ;       ;       ; 6.909 ;
; A[6]       ; BUSDIR_n    ; 6.236 ;       ;       ; 6.236 ;
; A[6]       ; LEDR[8]     ;       ; 6.006 ; 6.006 ;       ;
; A[6]       ; U1OE_n      ; 6.594 ;       ;       ; 6.594 ;
; A[7]       ; BUSDIR_n    ;       ; 6.470 ; 6.470 ;       ;
; A[7]       ; LEDR[8]     ; 6.264 ;       ;       ; 6.264 ;
; A[7]       ; U1OE_n      ;       ; 6.852 ; 6.852 ;       ;
; IORQ_n     ; BUSDIR_n    ; 6.729 ;       ;       ; 6.729 ;
; IORQ_n     ; LEDR[8]     ;       ; 6.545 ; 6.545 ;       ;
; IORQ_n     ; U1OE_n      ; 7.133 ;       ;       ; 7.133 ;
; KEY[0]     ; LEDG[7]     ;       ; 6.453 ; 6.453 ;       ;
; KEY[0]     ; WAIT_n      ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; M1_n       ; BUSDIR_n    ;       ; 6.491 ; 6.491 ;       ;
; M1_n       ; LEDR[8]     ; 6.307 ;       ;       ; 6.307 ;
; M1_n       ; U1OE_n      ;       ; 6.895 ; 6.895 ;       ;
; RD_n       ; BUSDIR_n    ; 6.315 ;       ;       ; 6.315 ;
; RD_n       ; D[0]        ; 5.413 ;       ;       ; 5.413 ;
; RD_n       ; D[1]        ; 5.501 ;       ;       ; 5.501 ;
; RD_n       ; D[2]        ; 5.354 ;       ;       ; 5.354 ;
; RD_n       ; D[3]        ; 5.376 ;       ;       ; 5.376 ;
; RD_n       ; D[4]        ; 5.376 ;       ;       ; 5.376 ;
; RD_n       ; D[5]        ; 5.706 ;       ;       ; 5.706 ;
; RD_n       ; D[6]        ; 5.709 ;       ;       ; 5.709 ;
; RD_n       ; D[7]        ; 5.712 ;       ;       ; 5.712 ;
; RD_n       ; U1OE_n      ; 7.012 ;       ;       ; 7.012 ;
; RESET_n    ; LEDG[7]     ;       ; 6.470 ; 6.470 ;       ;
; RESET_n    ; WAIT_n      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; SW[9]      ; D[0]        ;       ; 3.606 ; 3.606 ;       ;
; SW[9]      ; D[1]        ;       ; 3.694 ; 3.694 ;       ;
; SW[9]      ; D[2]        ;       ; 3.547 ; 3.547 ;       ;
; SW[9]      ; D[3]        ;       ; 3.569 ; 3.569 ;       ;
; SW[9]      ; D[4]        ;       ; 3.569 ; 3.569 ;       ;
; SW[9]      ; D[5]        ;       ; 3.899 ; 3.899 ;       ;
; SW[9]      ; D[6]        ;       ; 3.902 ; 3.902 ;       ;
; SW[9]      ; D[7]        ;       ; 3.905 ; 3.905 ;       ;
; SW[9]      ; LEDG[6]     ; 4.066 ;       ;       ; 4.066 ;
; SW[9]      ; U1OE_n      ;       ; 4.049 ; 4.049 ;       ;
; WR_n       ; LEDR[8]     ;       ; 6.134 ; 6.134 ;       ;
; WR_n       ; SRAM_WE_N   ; 5.569 ;       ;       ; 5.569 ;
; WR_n       ; U1OE_n      ; 6.722 ;       ;       ; 6.722 ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+---------+---------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack ; -6.514  ; -0.970  ; 0.067    ; 0.026   ; -1.469              ;
;  A[0]            ; N/A     ; N/A     ; 0.067    ; 0.026   ; -1.469              ;
;  A[14]           ; -6.514  ; -0.970  ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -0.156  ; -0.559  ; N/A      ; N/A     ; -1.469              ;
; Design-wide TNS  ; -41.037 ; -15.276 ; 0.0      ; 0.0     ; -34.957             ;
;  A[0]            ; N/A     ; N/A     ; 0.000    ; 0.000   ; -2.691              ;
;  A[14]           ; -37.959 ; -2.646  ; N/A      ; N/A     ; -1.469              ;
;  SLTSL_n         ; -3.078  ; -12.630 ; N/A      ; N/A     ; -30.797             ;
+------------------+---------+---------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; A[14]      ; 7.623 ; 7.623 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.026 ; 0.026 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 2.250 ; 2.250 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 2.416 ; 2.416 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 2.675 ; 2.675 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 3.079 ; 3.079 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 2.858 ; 2.858 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 3.602 ; 3.602 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 2.627 ; 2.627 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 2.602 ; 2.602 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 2.285 ; 2.285 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 3.174 ; 3.174 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 3.180 ; 3.180 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 4.024 ; 4.024 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 6.915 ; 6.915 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 2.757 ; 2.757 ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; 7.623 ; 7.623 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 6.859 ; 6.859 ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.656 ; 0.656 ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; 5.413 ; 5.413 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; 5.529 ; 5.529 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; 5.943 ; 5.943 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; 6.356 ; 6.356 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; 6.322 ; 6.322 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; 5.795 ; 5.795 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; 5.640 ; 5.640 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; 6.394 ; 6.394 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; 6.091 ; 6.091 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; 6.859 ; 6.859 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; 6.670 ; 6.670 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; 3.842 ; 3.842 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; 2.571 ; 2.571 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.650 ; 0.650 ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; 4.064 ; 4.064 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 2.331 ; 2.331 ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; 2.015 ; 2.015 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; 1.554 ; 1.554 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.686 ; 0.686 ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; 1.066 ; 1.066 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; 1.001 ; 1.001 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; 2.331 ; 2.331 ; Rise       ; SLTSL_n         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 0.970  ; 0.970  ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 0.970  ; 0.970  ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -0.815 ; -0.815 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -0.812 ; -0.812 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -1.000 ; -1.000 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -1.172 ; -1.172 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -1.101 ; -1.101 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -1.394 ; -1.394 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -0.972 ; -0.972 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -0.918 ; -0.918 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -0.800 ; -0.800 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -1.118 ; -1.118 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -1.141 ; -1.141 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -1.612 ; -1.612 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -1.260 ; -1.260 ; Rise       ; A[14]           ;
;  A[14]    ; A[14]      ; 0.421  ; 0.421  ; Rise       ; A[14]           ;
;  A[15]    ; A[14]      ; -1.484 ; -1.484 ; Rise       ; A[14]           ;
; A[*]      ; SLTSL_n    ; 0.559  ; 0.559  ; Rise       ; SLTSL_n         ;
;  A[0]     ; SLTSL_n    ; 0.541  ; 0.541  ; Rise       ; SLTSL_n         ;
;  A[1]     ; SLTSL_n    ; -2.062 ; -2.062 ; Rise       ; SLTSL_n         ;
;  A[2]     ; SLTSL_n    ; -2.129 ; -2.129 ; Rise       ; SLTSL_n         ;
;  A[3]     ; SLTSL_n    ; -2.319 ; -2.319 ; Rise       ; SLTSL_n         ;
;  A[4]     ; SLTSL_n    ; -2.508 ; -2.508 ; Rise       ; SLTSL_n         ;
;  A[5]     ; SLTSL_n    ; -2.523 ; -2.523 ; Rise       ; SLTSL_n         ;
;  A[6]     ; SLTSL_n    ; -2.208 ; -2.208 ; Rise       ; SLTSL_n         ;
;  A[7]     ; SLTSL_n    ; -2.167 ; -2.167 ; Rise       ; SLTSL_n         ;
;  A[8]     ; SLTSL_n    ; -2.441 ; -2.441 ; Rise       ; SLTSL_n         ;
;  A[9]     ; SLTSL_n    ; -2.324 ; -2.324 ; Rise       ; SLTSL_n         ;
;  A[10]    ; SLTSL_n    ; -2.637 ; -2.637 ; Rise       ; SLTSL_n         ;
;  A[11]    ; SLTSL_n    ; -2.527 ; -2.527 ; Rise       ; SLTSL_n         ;
;  A[12]    ; SLTSL_n    ; -1.514 ; -1.514 ; Rise       ; SLTSL_n         ;
;  A[13]    ; SLTSL_n    ; -0.991 ; -0.991 ; Rise       ; SLTSL_n         ;
;  A[14]    ; SLTSL_n    ; 0.559  ; 0.559  ; Rise       ; SLTSL_n         ;
;  A[15]    ; SLTSL_n    ; -1.341 ; -1.341 ; Rise       ; SLTSL_n         ;
; D[*]      ; SLTSL_n    ; 0.051  ; 0.051  ; Rise       ; SLTSL_n         ;
;  D[0]     ; SLTSL_n    ; -0.126 ; -0.126 ; Rise       ; SLTSL_n         ;
;  D[1]     ; SLTSL_n    ; -0.293 ; -0.293 ; Rise       ; SLTSL_n         ;
;  D[2]     ; SLTSL_n    ; 0.051  ; 0.051  ; Rise       ; SLTSL_n         ;
;  D[3]     ; SLTSL_n    ; -0.191 ; -0.191 ; Rise       ; SLTSL_n         ;
;  D[4]     ; SLTSL_n    ; -0.325 ; -0.325 ; Rise       ; SLTSL_n         ;
;  D[5]     ; SLTSL_n    ; -0.757 ; -0.757 ; Rise       ; SLTSL_n         ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 7.744  ; 7.744  ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 8.994  ; 8.994  ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 7.137  ; 7.137  ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 8.994  ; 8.994  ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.580  ; 9.580  ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 7.744  ; 7.744  ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 7.137  ; 7.137  ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 7.137  ; 7.137  ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 9.580  ; 9.580  ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 13.007 ; 13.007 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 13.007 ; 13.007 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 12.161 ; 12.161 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 12.253 ; 12.253 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 11.819 ; 11.819 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 10.156 ; 10.156 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 9.171  ; 9.171  ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 9.917  ; 9.917  ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 12.054 ; 12.054 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 11.987 ; 11.987 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 12.411 ; 12.411 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 12.145 ; 12.145 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 12.096 ; 12.096 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 9.746  ; 9.746  ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 12.388 ; 12.388 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 12.094 ; 12.094 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 11.209 ; 11.209 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 12.235 ; 12.235 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 11.670 ; 11.670 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 13.818 ; 13.818 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 13.804 ; 13.804 ; Rise       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 11.648 ; 11.648 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.926 ; 10.926 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.045 ; 11.045 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.851 ; 10.851 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 10.887 ; 10.887 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.887 ; 10.887 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.641 ; 11.641 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.644 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.648 ; 11.648 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 14.499 ; 14.499 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 14.464 ; 14.464 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 14.499 ; 14.499 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 14.343 ; 14.343 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 14.486 ; 14.486 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 14.165 ; 14.165 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 14.163 ; 14.163 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 14.164 ; 14.164 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 14.808 ; 14.808 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 14.789 ; 14.789 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 14.422 ; 14.422 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 14.422 ; 14.422 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 14.434 ; 14.434 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 14.446 ; 14.446 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 14.808 ; 14.808 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 14.671 ; 14.671 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 14.576 ; 14.576 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 14.189 ; 14.189 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 14.539 ; 14.539 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 14.432 ; 14.432 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 14.576 ; 14.576 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 14.571 ; 14.571 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 14.556 ; 14.556 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 14.573 ; 14.573 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 14.128 ; 14.128 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 13.448 ; 13.448 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 13.973 ; 13.973 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 13.850 ; 13.850 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 14.128 ; 14.128 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 13.804 ; 13.804 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 13.802 ; 13.802 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 13.805 ; 13.805 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.989 ; 11.989 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.989 ; 11.989 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 14.194 ; 14.194 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 10.786 ; 10.786 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 13.036 ; 13.036 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 11.910 ; 11.910 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 10.914 ; 10.914 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 11.444 ; 11.444 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 12.108 ; 12.108 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 12.324 ; 12.324 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 14.194 ; 14.194 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 12.140 ; 12.140 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 11.648 ; 11.648 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 10.926 ; 10.926 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 11.045 ; 11.045 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 10.851 ; 10.851 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 10.887 ; 10.887 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 10.887 ; 10.887 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 11.641 ; 11.641 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 11.644 ; 11.644 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 11.648 ; 11.648 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 11.989 ; 11.989 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 11.989 ; 11.989 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 12.140 ; 12.140 ; Fall       ; SLTSL_n         ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; BUSDIR_n       ; A[0]       ; 3.487 ; 3.487 ; Rise       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 3.257 ; 3.257 ; Rise       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 3.257 ; 3.257 ; Rise       ; A[0]            ;
;  LEDR[9]       ; A[0]       ; 4.155 ; 4.155 ; Rise       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.845 ; 3.845 ; Rise       ; A[0]            ;
; BUSDIR_n       ; A[0]       ; 3.487 ; 3.487 ; Fall       ; A[0]            ;
; LEDR[*]        ; A[0]       ; 3.257 ; 3.257 ; Fall       ; A[0]            ;
;  LEDR[8]       ; A[0]       ; 3.257 ; 3.257 ; Fall       ; A[0]            ;
; U1OE_n         ; A[0]       ; 3.845 ; 3.845 ; Fall       ; A[0]            ;
; SRAM_ADDR[*]   ; A[14]      ; 4.612 ; 4.612 ; Rise       ; A[14]           ;
;  SRAM_ADDR[0]  ; A[14]      ; 6.202 ; 6.202 ; Rise       ; A[14]           ;
;  SRAM_ADDR[1]  ; A[14]      ; 6.001 ; 6.001 ; Rise       ; A[14]           ;
;  SRAM_ADDR[2]  ; A[14]      ; 5.927 ; 5.927 ; Rise       ; A[14]           ;
;  SRAM_ADDR[3]  ; A[14]      ; 5.791 ; 5.791 ; Rise       ; A[14]           ;
;  SRAM_ADDR[4]  ; A[14]      ; 5.062 ; 5.062 ; Rise       ; A[14]           ;
;  SRAM_ADDR[5]  ; A[14]      ; 4.612 ; 4.612 ; Rise       ; A[14]           ;
;  SRAM_ADDR[6]  ; A[14]      ; 4.941 ; 4.941 ; Rise       ; A[14]           ;
;  SRAM_ADDR[7]  ; A[14]      ; 5.816 ; 5.816 ; Rise       ; A[14]           ;
;  SRAM_ADDR[8]  ; A[14]      ; 5.790 ; 5.790 ; Rise       ; A[14]           ;
;  SRAM_ADDR[9]  ; A[14]      ; 6.000 ; 6.000 ; Rise       ; A[14]           ;
;  SRAM_ADDR[10] ; A[14]      ; 5.797 ; 5.797 ; Rise       ; A[14]           ;
;  SRAM_ADDR[11] ; A[14]      ; 5.779 ; 5.779 ; Rise       ; A[14]           ;
;  SRAM_ADDR[12] ; A[14]      ; 4.830 ; 4.830 ; Rise       ; A[14]           ;
;  SRAM_ADDR[13] ; A[14]      ; 5.950 ; 5.950 ; Rise       ; A[14]           ;
;  SRAM_ADDR[14] ; A[14]      ; 5.945 ; 5.945 ; Rise       ; A[14]           ;
;  SRAM_ADDR[15] ; A[14]      ; 5.561 ; 5.561 ; Rise       ; A[14]           ;
;  SRAM_ADDR[16] ; A[14]      ; 5.980 ; 5.980 ; Rise       ; A[14]           ;
;  SRAM_ADDR[17] ; A[14]      ; 5.735 ; 5.735 ; Rise       ; A[14]           ;
; SRAM_LB_N      ; A[14]      ; 6.440 ; 6.440 ; Rise       ; A[14]           ;
; SRAM_UB_N      ; A[14]      ; 6.426 ; 6.426 ; Rise       ; A[14]           ;
; D[*]           ; SLTSL_n    ; 5.472 ; 5.472 ; Rise       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.531 ; 5.531 ; Rise       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 5.619 ; 5.619 ; Rise       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.472 ; 5.472 ; Rise       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.494 ; 5.494 ; Rise       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.494 ; 5.494 ; Rise       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.824 ; 5.824 ; Rise       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.827 ; 5.827 ; Rise       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.830 ; 5.830 ; Rise       ; SLTSL_n         ;
; HEX0[*]        ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
;  HEX0[0]       ; SLTSL_n    ; 6.362 ; 6.362 ; Rise       ; SLTSL_n         ;
;  HEX0[1]       ; SLTSL_n    ; 6.392 ; 6.392 ; Rise       ; SLTSL_n         ;
;  HEX0[2]       ; SLTSL_n    ; 6.329 ; 6.329 ; Rise       ; SLTSL_n         ;
;  HEX0[3]       ; SLTSL_n    ; 6.379 ; 6.379 ; Rise       ; SLTSL_n         ;
;  HEX0[4]       ; SLTSL_n    ; 6.274 ; 6.274 ; Rise       ; SLTSL_n         ;
;  HEX0[5]       ; SLTSL_n    ; 6.272 ; 6.272 ; Rise       ; SLTSL_n         ;
;  HEX0[6]       ; SLTSL_n    ; 6.270 ; 6.270 ; Rise       ; SLTSL_n         ;
; HEX1[*]        ; SLTSL_n    ; 6.289 ; 6.289 ; Rise       ; SLTSL_n         ;
;  HEX1[0]       ; SLTSL_n    ; 6.456 ; 6.456 ; Rise       ; SLTSL_n         ;
;  HEX1[1]       ; SLTSL_n    ; 6.289 ; 6.289 ; Rise       ; SLTSL_n         ;
;  HEX1[2]       ; SLTSL_n    ; 6.297 ; 6.297 ; Rise       ; SLTSL_n         ;
;  HEX1[3]       ; SLTSL_n    ; 6.298 ; 6.298 ; Rise       ; SLTSL_n         ;
;  HEX1[4]       ; SLTSL_n    ; 6.307 ; 6.307 ; Rise       ; SLTSL_n         ;
;  HEX1[5]       ; SLTSL_n    ; 6.456 ; 6.456 ; Rise       ; SLTSL_n         ;
;  HEX1[6]       ; SLTSL_n    ; 6.406 ; 6.406 ; Rise       ; SLTSL_n         ;
; HEX2[*]        ; SLTSL_n    ; 6.244 ; 6.244 ; Rise       ; SLTSL_n         ;
;  HEX2[0]       ; SLTSL_n    ; 6.244 ; 6.244 ; Rise       ; SLTSL_n         ;
;  HEX2[1]       ; SLTSL_n    ; 6.361 ; 6.361 ; Rise       ; SLTSL_n         ;
;  HEX2[2]       ; SLTSL_n    ; 6.353 ; 6.353 ; Rise       ; SLTSL_n         ;
;  HEX2[3]       ; SLTSL_n    ; 6.411 ; 6.411 ; Rise       ; SLTSL_n         ;
;  HEX2[4]       ; SLTSL_n    ; 6.400 ; 6.400 ; Rise       ; SLTSL_n         ;
;  HEX2[5]       ; SLTSL_n    ; 6.397 ; 6.397 ; Rise       ; SLTSL_n         ;
;  HEX2[6]       ; SLTSL_n    ; 6.405 ; 6.405 ; Rise       ; SLTSL_n         ;
; HEX3[*]        ; SLTSL_n    ; 6.175 ; 6.175 ; Rise       ; SLTSL_n         ;
;  HEX3[0]       ; SLTSL_n    ; 6.175 ; 6.175 ; Rise       ; SLTSL_n         ;
;  HEX3[1]       ; SLTSL_n    ; 6.442 ; 6.442 ; Rise       ; SLTSL_n         ;
;  HEX3[2]       ; SLTSL_n    ; 6.396 ; 6.396 ; Rise       ; SLTSL_n         ;
;  HEX3[3]       ; SLTSL_n    ; 6.441 ; 6.441 ; Rise       ; SLTSL_n         ;
;  HEX3[4]       ; SLTSL_n    ; 6.316 ; 6.316 ; Rise       ; SLTSL_n         ;
;  HEX3[5]       ; SLTSL_n    ; 6.319 ; 6.319 ; Rise       ; SLTSL_n         ;
;  HEX3[6]       ; SLTSL_n    ; 6.322 ; 6.322 ; Rise       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.986 ; 5.986 ; Rise       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.986 ; 5.986 ; Rise       ; SLTSL_n         ;
; LEDR[*]        ; SLTSL_n    ; 5.378 ; 5.378 ; Rise       ; SLTSL_n         ;
;  LEDR[0]       ; SLTSL_n    ; 5.378 ; 5.378 ; Rise       ; SLTSL_n         ;
;  LEDR[1]       ; SLTSL_n    ; 6.390 ; 6.390 ; Rise       ; SLTSL_n         ;
;  LEDR[2]       ; SLTSL_n    ; 5.834 ; 5.834 ; Rise       ; SLTSL_n         ;
;  LEDR[3]       ; SLTSL_n    ; 5.453 ; 5.453 ; Rise       ; SLTSL_n         ;
;  LEDR[4]       ; SLTSL_n    ; 5.706 ; 5.706 ; Rise       ; SLTSL_n         ;
;  LEDR[5]       ; SLTSL_n    ; 5.890 ; 5.890 ; Rise       ; SLTSL_n         ;
;  LEDR[6]       ; SLTSL_n    ; 5.963 ; 5.963 ; Rise       ; SLTSL_n         ;
;  LEDR[7]       ; SLTSL_n    ; 6.903 ; 6.903 ; Rise       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.042 ; 6.042 ; Rise       ; SLTSL_n         ;
; D[*]           ; SLTSL_n    ; 5.472 ; 5.472 ; Fall       ; SLTSL_n         ;
;  D[0]          ; SLTSL_n    ; 5.531 ; 5.531 ; Fall       ; SLTSL_n         ;
;  D[1]          ; SLTSL_n    ; 5.619 ; 5.619 ; Fall       ; SLTSL_n         ;
;  D[2]          ; SLTSL_n    ; 5.472 ; 5.472 ; Fall       ; SLTSL_n         ;
;  D[3]          ; SLTSL_n    ; 5.494 ; 5.494 ; Fall       ; SLTSL_n         ;
;  D[4]          ; SLTSL_n    ; 5.494 ; 5.494 ; Fall       ; SLTSL_n         ;
;  D[5]          ; SLTSL_n    ; 5.824 ; 5.824 ; Fall       ; SLTSL_n         ;
;  D[6]          ; SLTSL_n    ; 5.827 ; 5.827 ; Fall       ; SLTSL_n         ;
;  D[7]          ; SLTSL_n    ; 5.830 ; 5.830 ; Fall       ; SLTSL_n         ;
; LEDG[*]        ; SLTSL_n    ; 5.986 ; 5.986 ; Fall       ; SLTSL_n         ;
;  LEDG[6]       ; SLTSL_n    ; 5.986 ; 5.986 ; Fall       ; SLTSL_n         ;
; U1OE_n         ; SLTSL_n    ; 6.042 ; 6.042 ; Fall       ; SLTSL_n         ;
+----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[1]       ; BUSDIR_n    ;        ; 13.225 ; 13.225 ;        ;
; A[1]       ; LEDR[8]     ; 12.581 ;        ;        ; 12.581 ;
; A[1]       ; U1OE_n      ;        ; 15.061 ; 15.061 ;        ;
; A[2]       ; BUSDIR_n    ;        ; 13.382 ; 13.382 ;        ;
; A[2]       ; LEDR[8]     ; 12.738 ;        ;        ; 12.738 ;
; A[2]       ; U1OE_n      ;        ; 15.218 ; 15.218 ;        ;
; A[3]       ; BUSDIR_n    ;        ; 13.811 ; 13.811 ;        ;
; A[3]       ; LEDR[8]     ; 13.167 ;        ;        ; 13.167 ;
; A[3]       ; U1OE_n      ;        ; 15.647 ; 15.647 ;        ;
; A[4]       ; BUSDIR_n    ; 13.444 ;        ;        ; 13.444 ;
; A[4]       ; LEDR[8]     ;        ; 12.837 ; 12.837 ;        ;
; A[4]       ; U1OE_n      ; 15.280 ;        ;        ; 15.280 ;
; A[5]       ; BUSDIR_n    ; 13.410 ;        ;        ; 13.410 ;
; A[5]       ; LEDR[8]     ;        ; 12.803 ; 12.803 ;        ;
; A[5]       ; U1OE_n      ; 15.246 ;        ;        ; 15.246 ;
; A[6]       ; BUSDIR_n    ; 12.883 ;        ;        ; 12.883 ;
; A[6]       ; LEDR[8]     ;        ; 12.276 ; 12.276 ;        ;
; A[6]       ; U1OE_n      ; 14.719 ;        ;        ; 14.719 ;
; A[7]       ; BUSDIR_n    ;        ; 13.453 ; 13.453 ;        ;
; A[7]       ; LEDR[8]     ; 12.809 ;        ;        ; 12.809 ;
; A[7]       ; U1OE_n      ;        ; 15.289 ; 15.289 ;        ;
; IORQ_n     ; BUSDIR_n    ; 14.312 ;        ;        ; 14.312 ;
; IORQ_n     ; LEDR[8]     ;        ; 13.704 ; 13.704 ;        ;
; IORQ_n     ; U1OE_n      ; 16.148 ;        ;        ; 16.148 ;
; KEY[0]     ; LEDG[7]     ;        ; 13.088 ; 13.088 ;        ;
; KEY[0]     ; WAIT_n      ; 10.969 ; 10.969 ; 10.969 ; 10.969 ;
; M1_n       ; BUSDIR_n    ;        ; 13.634 ; 13.634 ;        ;
; M1_n       ; LEDR[8]     ; 13.026 ;        ;        ; 13.026 ;
; M1_n       ; U1OE_n      ;        ; 15.470 ; 15.470 ;        ;
; RD_n       ; BUSDIR_n    ; 12.962 ;        ;        ; 12.962 ;
; RD_n       ; D[0]        ; 10.563 ;        ;        ; 10.563 ;
; RD_n       ; D[1]        ; 10.682 ;        ;        ; 10.682 ;
; RD_n       ; D[2]        ; 10.488 ;        ;        ; 10.488 ;
; RD_n       ; D[3]        ; 10.524 ;        ;        ; 10.524 ;
; RD_n       ; D[4]        ; 10.524 ;        ;        ; 10.524 ;
; RD_n       ; D[5]        ; 11.278 ;        ;        ; 11.278 ;
; RD_n       ; D[6]        ; 11.281 ;        ;        ; 11.281 ;
; RD_n       ; D[7]        ; 11.285 ;        ;        ; 11.285 ;
; RD_n       ; U1OE_n      ; 14.798 ;        ;        ; 14.798 ;
; RESET_n    ; LEDG[7]     ;        ; 13.279 ; 13.279 ;        ;
; RESET_n    ; WAIT_n      ; 11.160 ; 11.160 ; 11.160 ; 11.160 ;
; SW[9]      ; D[0]        ;        ; 7.864  ; 7.864  ;        ;
; SW[9]      ; D[1]        ;        ; 7.983  ; 7.983  ;        ;
; SW[9]      ; D[2]        ;        ; 7.789  ; 7.789  ;        ;
; SW[9]      ; D[3]        ;        ; 7.825  ; 7.825  ;        ;
; SW[9]      ; D[4]        ;        ; 7.825  ; 7.825  ;        ;
; SW[9]      ; D[5]        ;        ; 8.579  ; 8.579  ;        ;
; SW[9]      ; D[6]        ;        ; 8.582  ; 8.582  ;        ;
; SW[9]      ; D[7]        ;        ; 8.586  ; 8.586  ;        ;
; SW[9]      ; LEDG[6]     ; 8.930  ;        ;        ; 8.930  ;
; SW[9]      ; U1OE_n      ;        ; 8.883  ; 8.883  ;        ;
; WR_n       ; LEDR[8]     ;        ; 12.471 ; 12.471 ;        ;
; WR_n       ; SRAM_WE_N   ; 10.599 ;        ;        ; 10.599 ;
; WR_n       ; U1OE_n      ; 14.035 ;        ;        ; 14.035 ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; A[1]       ; BUSDIR_n    ;       ; 6.388 ; 6.388 ;       ;
; A[1]       ; LEDR[8]     ; 6.182 ;       ;       ; 6.182 ;
; A[1]       ; U1OE_n      ;       ; 6.770 ; 6.770 ;       ;
; A[2]       ; BUSDIR_n    ;       ; 6.432 ; 6.432 ;       ;
; A[2]       ; LEDR[8]     ; 6.226 ;       ;       ; 6.226 ;
; A[2]       ; U1OE_n      ;       ; 6.814 ; 6.814 ;       ;
; A[3]       ; BUSDIR_n    ;       ; 6.620 ; 6.620 ;       ;
; A[3]       ; LEDR[8]     ; 6.414 ;       ;       ; 6.414 ;
; A[3]       ; U1OE_n      ;       ; 7.002 ; 7.002 ;       ;
; A[4]       ; BUSDIR_n    ; 6.536 ;       ;       ; 6.536 ;
; A[4]       ; LEDR[8]     ;       ; 6.306 ; 6.306 ;       ;
; A[4]       ; U1OE_n      ; 6.894 ;       ;       ; 6.894 ;
; A[5]       ; BUSDIR_n    ; 6.551 ;       ;       ; 6.551 ;
; A[5]       ; LEDR[8]     ;       ; 6.321 ; 6.321 ;       ;
; A[5]       ; U1OE_n      ; 6.909 ;       ;       ; 6.909 ;
; A[6]       ; BUSDIR_n    ; 6.236 ;       ;       ; 6.236 ;
; A[6]       ; LEDR[8]     ;       ; 6.006 ; 6.006 ;       ;
; A[6]       ; U1OE_n      ; 6.594 ;       ;       ; 6.594 ;
; A[7]       ; BUSDIR_n    ;       ; 6.470 ; 6.470 ;       ;
; A[7]       ; LEDR[8]     ; 6.264 ;       ;       ; 6.264 ;
; A[7]       ; U1OE_n      ;       ; 6.852 ; 6.852 ;       ;
; IORQ_n     ; BUSDIR_n    ; 6.729 ;       ;       ; 6.729 ;
; IORQ_n     ; LEDR[8]     ;       ; 6.545 ; 6.545 ;       ;
; IORQ_n     ; U1OE_n      ; 7.133 ;       ;       ; 7.133 ;
; KEY[0]     ; LEDG[7]     ;       ; 6.453 ; 6.453 ;       ;
; KEY[0]     ; WAIT_n      ; 5.546 ; 5.546 ; 5.546 ; 5.546 ;
; M1_n       ; BUSDIR_n    ;       ; 6.491 ; 6.491 ;       ;
; M1_n       ; LEDR[8]     ; 6.307 ;       ;       ; 6.307 ;
; M1_n       ; U1OE_n      ;       ; 6.895 ; 6.895 ;       ;
; RD_n       ; BUSDIR_n    ; 6.315 ;       ;       ; 6.315 ;
; RD_n       ; D[0]        ; 5.413 ;       ;       ; 5.413 ;
; RD_n       ; D[1]        ; 5.501 ;       ;       ; 5.501 ;
; RD_n       ; D[2]        ; 5.354 ;       ;       ; 5.354 ;
; RD_n       ; D[3]        ; 5.376 ;       ;       ; 5.376 ;
; RD_n       ; D[4]        ; 5.376 ;       ;       ; 5.376 ;
; RD_n       ; D[5]        ; 5.706 ;       ;       ; 5.706 ;
; RD_n       ; D[6]        ; 5.709 ;       ;       ; 5.709 ;
; RD_n       ; D[7]        ; 5.712 ;       ;       ; 5.712 ;
; RD_n       ; U1OE_n      ; 7.012 ;       ;       ; 7.012 ;
; RESET_n    ; LEDG[7]     ;       ; 6.470 ; 6.470 ;       ;
; RESET_n    ; WAIT_n      ; 5.563 ; 5.563 ; 5.563 ; 5.563 ;
; SW[9]      ; D[0]        ;       ; 3.606 ; 3.606 ;       ;
; SW[9]      ; D[1]        ;       ; 3.694 ; 3.694 ;       ;
; SW[9]      ; D[2]        ;       ; 3.547 ; 3.547 ;       ;
; SW[9]      ; D[3]        ;       ; 3.569 ; 3.569 ;       ;
; SW[9]      ; D[4]        ;       ; 3.569 ; 3.569 ;       ;
; SW[9]      ; D[5]        ;       ; 3.899 ; 3.899 ;       ;
; SW[9]      ; D[6]        ;       ; 3.902 ; 3.902 ;       ;
; SW[9]      ; D[7]        ;       ; 3.905 ; 3.905 ;       ;
; SW[9]      ; LEDG[6]     ; 4.066 ;       ;       ; 4.066 ;
; SW[9]      ; U1OE_n      ;       ; 4.049 ; 4.049 ;       ;
; WR_n       ; LEDR[8]     ;       ; 6.134 ; 6.134 ;       ;
; WR_n       ; SRAM_WE_N   ; 5.569 ;       ;       ; 5.569 ;
; WR_n       ; U1OE_n      ; 6.722 ;       ;       ; 6.722 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[14]    ; 1        ; 1        ; 0        ; 0        ;
; A[14]      ; A[14]    ; 68       ; 68       ; 0        ; 0        ;
; SLTSL_n    ; A[14]    ; 206      ; 0        ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[14]    ; 1        ; 1        ; 0        ; 0        ;
; A[14]      ; A[14]    ; 68       ; 68       ; 0        ; 0        ;
; SLTSL_n    ; A[14]    ; 206      ; 0        ; 0        ; 0        ;
; A[0]       ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
; A[14]      ; SLTSL_n  ; 24       ; 24       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[0]       ; A[0]     ; 1        ; 1        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 29    ; 29   ;
; Unconstrained Input Port Paths  ; 511   ; 511  ;
; Unconstrained Output Ports      ; 72    ; 72   ;
; Unconstrained Output Port Paths ; 208   ; 208  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Feb 19 17:13:05 2023
Info: Command: quartus_sta MegaRAM -c MegaRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MegaRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SLTSL_n SLTSL_n
    Info (332105): create_clock -period 1.000 -name A[0] A[0]
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.514
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.514       -37.959 A[14] 
    Info (332119):    -0.156        -3.078 SLTSL_n 
Info (332146): Worst-case hold slack is -0.970
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.970        -0.970 A[14] 
    Info (332119):     0.164         0.000 SLTSL_n 
Info (332146): Worst-case recovery slack is 0.067
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.067         0.000 A[0] 
Info (332146): Worst-case removal slack is 0.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.185         0.000 A[0] 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -30.797 SLTSL_n 
    Info (332119):    -1.469        -2.691 A[0] 
    Info (332119):    -1.469        -1.469 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.838
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.838       -10.512 A[14] 
    Info (332119):     0.444         0.000 SLTSL_n 
Info (332146): Worst-case hold slack is -0.795
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.795        -2.646 A[14] 
    Info (332119):    -0.559       -12.630 SLTSL_n 
Info (332146): Worst-case recovery slack is 0.354
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.354         0.000 A[0] 
Info (332146): Worst-case removal slack is 0.026
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.026         0.000 A[0] 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -25.222 SLTSL_n 
    Info (332119):    -1.222        -2.222 A[0] 
    Info (332119):    -1.222        -1.222 A[14] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4552 megabytes
    Info: Processing ended: Sun Feb 19 17:13:06 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


