 1
使用 MPEG-7 描述子執行影像及視訊搜尋之可規劃計算機系統(I) 
Reconfigurable computing for intelligent seacrhing of images and videos using the 
MPEG-7 descriptors (I) 
計畫編號：NSC 96-2221-E-006-307 
執行期限：96 年 8 月 1 日至 97 年 7 月 31 日 
主持人：賴源泰 國立成功大學電機工程學系 
一、中文摘要 
MPEG-7 標準提供了一個標準架構，
包含了很多可以描述及有效管理多媒體
內容的工具。這個標準定義了一套描述子
(descriptors)及描述機制，可以應用在影像
與視訊的索引及擷取、多媒體內容摘要、
即時影像傳遞、監控系統及個人化服務等
環境上。然而，純以軟體構成的視訊或影
像處理架構，無法滿足快速或即時處理
(real time)的要求，因此以硬體加速是必要
的選擇。雖然特定硬體可以滿足快速處理
的需求，卻無法在硬體資源的使用上提供
彈性，而且無法在不同時間作不同運算，
特定硬體將是非常龐大，而且使用率低。
同時，處理視訊或影像的演算法也會不斷
地更新或演進。所以可重新規劃計算機
(RC)是最適合的選擇。 
不同應用需要個別經過最佳化的處
理架構，都可以在這個平台透過可規劃硬
體及處理器所執行的軟體來實現。我們的
研究將針對MPEG-7的低階描述子提供一
個可規劃的硬體架構及軟硬體介面。主要
的觀念是，將低階像素層級及高階應用程
式碼分開處理。低階像素的運算由可重新
規劃邏輯形成的協同處理器來加速，而高
階應用程式則由中央處理器來執行。軟硬
體間的介面對像素層級的處理需要一個
軟體函式庫，對不同應用程式提供硬體設
定資料庫，以及在中央處理器提供一個可
完全程式化的高階應用程式碼。我們會先
提出一個針對低階描述子的快速搜尋演
算法，並以軟體來實現，再用硬體來實
現。我們接著會利用 FPGA 針對視訊或影
像擷取出 MPEG-7 所定義的形狀，色彩，
移動等低階描述子，以提供視訊及影像的
即時註解及搜尋。最後，我們會整合所發
展的軟硬體，實現在可重新規劃計算機平
台，並加以驗證。 
關鍵詞: 影像及視訊搜尋，MPEG-7，可
重新規劃計算機。 
 3
engine 從已定義的資料庫中擷取所需資
訊，若該資料未經定義，則先至 MPEG-7 
Standard description 定義，進而擷取特
徵，並將其送至資料庫備詢。我們可以看
出特徵擷取和搜尋引擎並未包含於
MPEG-7 所規範的範圍內，因為很難對廣
大的應用範圍制定一個所有案例都適用
的方法。所以 MPEG-7 定義了特徵的共同
描述工具（共同介面），只提供一個準則，
但沒有對演算、搜尋及使用方法加以制定
標準。此特徵之描述是透過描述定義語言
(Description Definition Language，DDL)來
定義描述元素 D (Descriptors)和描述方法
DS(Description Scheme)。DDL 提供了產
生、合併、衍生、再製 D 及 DS 之語義規
則(syntactic rules)。一般而言，D 定義媒
體 內 容 特 徵 之 語 法 (syntax) 及 語 義
(semantics)。而 DS 可以經由制定內含之 D
和 DS 之語義及架構間之關係來建造複雜
之描述，因此，DS 可以包含多項 D 及 DS，
此外在 MPEG-7 標準下，允許可自行定義
DS 和 D。他們之間的關係如圖 2 所示。
以下針對MPEG-7影像特徵描述子與一些
影像檢索相關演算法進行更進一步的介
紹： 
 
 
Scope of MPEG-7 
Standard 
description
Feature extraction Database 
Search 
Engine 
 
圖 1. MPEG-7 運作程序範圍 
 
圖 2. MPEG-7 的描述語法 
 (A.1)色彩特徵相關： 
主要色彩描述子（Dominant Color 
Descriptor, DCD）：主要以描述一張影像
或某一區域中，具有代表性的色彩，代表
性色彩的數目可以從單一顏色到 8 個顏
色，DCD 需要把原影像色彩空間轉變為
HSV（Hue, Saturation and Value）色彩空
間並量化 HSV 為 256 階（Hue 量化為 16
階，Saturation 量化為 4 階，Value 量化為
4 階），利用 Generalized Lloyd Algorithm，
對每個像素的顏色作分群而得。DCD 可以
表示如下： 
( ){ }, , ,  1, 2,...5i iF c p s i= =  
其中，ci 為第 i 個主要顏色的色彩空間向
 5
圖形在邊緣區能夠表現最多訊息的特
性，定義了五種圖形的基本邊緣型式即垂
直、水平、對角線正 45°（左下至右上）、
對角線 135°（左上至右下）和無規則方向
性，可以針對較不具有規則性的紋理影像
或是一般的物件影像進行特徵抽取與比
對，達到方便檢索的目的。 
 
a. vertical edge b. horizontal edge c. 45° edge d. 135° edge e. non-directional edge
1 
1 
-1 
-1 
1 1 
-1 -1 
0 2
-2
-2
2
0 
0 0 
2
2−
2
2−
a. ver_edge_filter b. hor_edge_filter c. 45°_edge_filter d. 135°_edge_filter e. nond_edge_filter 
 
圖 3. 邊緣直線圖描述子之基本定義法
則 
同質紋理描述子的圖形表現方式一
般較具規律性，圖 4 顯示同質紋理的影
像，該群影像為紋理影像應用中最常使用
的 Brodatz 資料庫之部分樣本影像。最近
由 Fogel 和 Sagi 提出植基於人類視覺系統
（Human Visual System; HVS）的紋理特
徵及描述法，經由心理物理學的實驗，將
人類的視覺腦皮層的反應轉換為有限頻
域空間。根據 HVS 的性質可以定義出計
算紋理特徵值的頻域空間分割，整個影像
上的頻域空間依照散射方向每 30 度等角
分割成為 30 個通道，如圖 5 所示。一般
的紋理影像透過 HVS 的轉換可計算出供
檢索使用的 TD（texture descriptor）值。
整個頻域空間只使用到實數的部分，故圖
上顯示只有半個圓。另外在面積的分佈
上，高頻的部分佔有較大的面積，相對地
低頻的部分佔有較小的面積，這是因為人
類視覺對低頻區域的變化較為敏感所致。 
 
圖 4. Brodatz 紋理資料庫之部分樣本影像 
 
圖 5. 以 HVS 將紋理影像轉換成頻域空間
的 TD 值 
(A.3) 形狀特徵相關 
MPEG-7 有關物件形狀的描述，在一
般的情況之下可歸納為外框矩形、形狀輪
廓描述、形狀區域描述三種描述模式，關
於比對二維影像中的形狀，在 MPEG-7 中
有兩種描述方式，分別為物體外型、物體
區域。形狀輪廓之座標值可轉換為傅立葉
 7
使用可重組硬體使得主機與有彈性
的硬體資源連接成為可能，如此可依據程
式執行需求調整硬體資源，對於程式的更
新維護也有了更好的支援。而且，動態可
重組的能力利用分時來執行程式，這可以
顯著降低所需的硬體面積。 
(B.1) 動 態 可 規 劃 FPGA 模 型 
(Dynamically Reconfigurable FPGAs, 
DRFPGAs) 
目前， 在動態可規劃計算的領域， 
以動態可規劃 FPGA (DRFPGA)發展最為
迅速， 因為他們能透過分時操作邏輯動
態提升邏輯使用率。  DRFPGAs 透過
SRAM 位元來控制邏輯區塊和電路連接
線。每一個在晶片上的組態稱為 context，
並且一個 device 為一個以上的 context 的
組合。 在 DRFPGA 上，邏輯和電路連接
線是分時存在的，並且隨時間可能有所不
同，因此新步驟需要被加入在傳統的
FPGA 設計流程。我們必需要將原始電路
分割成一個以上的子電路，每個子電路再
轉換成設定組態而分時載入 DRFPGA。 
分時 FPGA(Time-Sharing FPGA)的
模 型 如 圖 7 所 示 。 ， 組 態 記 憶 體
(configuration memory)決定子電路的形
式。組態邏輯區塊 (configuration logic 
block, CLB)作為最小的規劃單元。我們必
須採用虛擬硬體(virtual hardware) 的方
法，過大的電路就要依時序進行切割。這
種觀念類似於虛擬記憶體的觀念，
Dynamic Reconfiguration 的能力提供不同
工作的分時多工 (time-sharing) 以達成 
Virtualization，這種方式能以有限硬體來
Dynamic Reconfiguration 是 加 入 多 組
Configuration RAM sets 如圖 7 所示，這些
RAM 儲存了函式及繞線等規劃資訊
(configuration data)。它需要時序安排器
(scheduler)安排各個分時區塊 (temporal 
partition)的規畫、執行，及彼此間的通訊。
應用分時切割的技術，我們所設計的電路
就不會受限於硬體單元的大小。 
FPGA architectureConfigurable 
Logic block 
(CLB)
Context
 
圖 7. TMFPGA 模型 
 
(B.2)組態邏輯區塊 (Configuration Logic 
Block, CLB)架構  
從 FPGA 上 SRAM 重新規劃組態所
需花費的時間，主要是花費在重新配置邏
輯區塊和電路連接線，大概需要奈秒(ns)
等級，比起利用晶片外記憶體的毫秒等級
可說迅速多了。每個 CLB 包括了微記憶
體(microregisters, MRs)儲存組合邏輯的中
間值以提供的之後的 microcycles 使用以
及保存正反器的輸出值以便提供下一個
macrocycle 使用。 一個 microcycle 儲存所
有 CLB 在上一個 microcycle 之中 MRs 的
結果，然後一個新的設定組態就可以被載
入組態記憶體中。圖 8 所示為 CLB 的結
構。 
 
 9
retrieval 的架構，並針對缺點加以改
進，如圖 11： 
 
圖 11. Image retrieval system structure 
proposed by Jing, 2004 (IEEE Tran. on 
CASVT) 
z 一個始先由使用者輸入一張做為
query 的圖片 
z 把這張圖片做 segmentation 
z 針對分割後的每一塊 region 做顏色
特徵的分析，並給一個 weight 稱
region importance。一個始尚未有
feedback資訊時，是根據每塊region
所 佔 的 面 積 來 判 斷 其 region 
importance，因為假設佔面積愈大的
是愈重要的 region。所有 region 
importance 加起來要等於 1 
z 接下來做 matching 的動作。每個顏
色 被 分 析 後 ， 會 對 應 到 一 個
codeword，利用這個 codeword 在
codebook 裡做搜尋。Codebook 的第
一欄儲存的是 codeword，第二欄儲存
的 是 和 第 一 欄 相 似 的 一 些
codeword，第三欄儲存的則是那些圖
片含有這個 codeword。 
z 問使用者是否滿意這些結果，不滿意
的話由使用者去指出那些結果是正
確的，進而重新學習每個 region 
importance，如此一來，要重要的
region 其 weight 會被提高，再重新
做搜尋 
此 架 構 優 點 是 使 用 了 region 
importance，因為他可以根據使用者主觀
的想法所 feedback 的資訊而學習。另一
個優點是使用了 codebook，可增加搜尋的
速度。而缺點是只使用了 color 一種
feature，如果同時用多一點特徵去描述
物體可以描述的更仔細，所以本計畫增加
了用 shape 去比對的方法，但多增加一種
特徵的表示法所會面臨到的問題，第一是
會增加複雜度，第二，若把二種不同的特
徵同時對應到一個 feature space 可能會
造成原有的 information lose 掉。所以
解決方法是根據不同的feature而建立不
同的 codebook，以下就是我們提出的改進
方法如圖 12： 
原本平面上的點，都是用 x - y 座標
平面去記錄，現在改成用一個 log-polar
平面去紀錄。舉例來說，如圖 13，把這個
平面，在半徑方向分成五個 log 等分，在
圓周分成 12 等分。要紀錄該點的 shape 
context 時，把該點放在圓心，而去算其
他格子內各出現幾個點。因為剛剛所做的
正規化的動作，所以在這步驟即使 shape
 11
 Modified K-Means Clustering 
Algorithm: 
 
¾ Step 1. Determine the K 
centroids arbitrarily 
¾ Step 2. Calculate the 
distances between shape 
contexts to centroids 
( )
( )
( ) ( )( )
1 1 2 3 4 5 6
2 1 2 3 1 1
11 2
, , , , , , ,
, , , , , , , ,
, , , , , ,
min , 1
arg min , 1
i
m n
m m m m n m m
n m n m n mm n m m n m
CY ii
iR
R Y y y y y y y y
R y y y y y y y
R y y y y y
D C R i n
Y C R i n
×
+ + + × −
× × −× − − × − −
= =
=
=
= − ≤ ≤
′ = − ≤ ≤
"
" "
#
" "
 
¾ Step 3. Assign every shape 
context to a cluster whose 
centroid is closest to it 
¾ Step 4. Recalculate the 
position of the K centroids 
¾ Step 5. Repeat step 2, step 3 
and step 4 until all shape 
contexts are optimally 
clustered. 
四、 實驗結果 
  
圖 15.Query without Rotation 
 
 
圖 16. Precision vs. Recall of Query 
without Rotation 
 
 
圖 17.Query with Rotation 
 
 
圖 18. Precision vs. Recall of Query with 
Rotation 
五、研究成果 
參加 2008年國際電路與系統（ISCAS）會議報告 
 
 
出席者：成功大學電機系博士班五年級學生 葉佳楠  
 
會議名稱：中文：2008國際電路與系統會議 
          英文：2008 International Conference on Circuits and Systems 
               （ISCAS 2008） 
 
時間：    2008年 5月 16 ~ 24日 
 
地點：    美國 西雅圖（Seattle, America） 
 
一、參加會議經過 
2008 IEEE 國際電路與系統研討會議於 5 月 18-21 在西雅圖喜萊登大飯店
(Sheration Seattle)舉行，此會議係由國際電機電子學會(IEEE)、國際電機電子暨
電路與系統協會(IEEE CAS)主辦。  
   
此會議中有 1858 篇論文被提出，901 篇論文被接受且發表於會議中，論文
發表的形式為口頭報告及張貼海報兩種，四天的會議中共包含 132個口報議程及
47個張貼海報議程。在口報議程中每位學者均有 20分鐘的口頭發表時間，包括
15分鐘的學術論文報告和 5分鐘的問題與討論。 
   
本人所投稿論文中，一篇被接受並安排於 5月 20日下午以海報形式發表，
論文的題目為”A Novel Flash Analog-to-Digital Converter”。 
 
本會議的主題為“Green Circuits and Systems: Engineering the Environmental 
Revolution＂，凸顯了西雅圖這個綠色城市的特色。議題主要仍然涵蓋一般傳統
上數位與類比微電子電路與系統設計，視覺訊號處理、仿生物網路架構、加解碼
系統、感測器系統及高功率電子電路設計等領域，其中又可細分為 17個議題。 
 
會議的第一天由 Dr. John Delaney, Chief Scientist of the NSF Regional Cable 
Observatory( Ocean Observatories Initiative) 主講 Engineering Challenges in an 
Environmental Renaissance: Real-time Interactions with a Dynamical Global Ocean 
from Anywhere on Earth 開始，以工程師的角度來探討並瞭解太平洋與人類生活
的相關性。當天的議程裡，吾人挑選了 Data Converters，Coding, Crypto & Imaging 
Circuits，Digitally Enhanced Analog Circuits: Systems Aspects，Picture Coding 
Hardware幾個 lecture sessions聽取口頭論文發表。 
A Novel Flash Analog-to-Digital Converter 
Chia-Nan Yeh and Yen-Tai Lai 
Department of Electrical Engineering 
National Cheng Kung University 
Tainan, Taiwan 
cnyeh/ytlai@casdc.ee.ncku.edu.tw 
Abstract—In this paper a new ADC architecture of flash type is 
proposed. This proposed N-bit flash ADC replaces the (2N-1)-to-
N encoder with two (2N/2-1)-to-(N/2) encoders to accomplish the 
encoding of the least significant bits and the most significant bits 
respectively. A 6-bit ADC of this architecture is implemented. 
The physical circuit is more compact than the existing ones. 
Power, processing time and area cost are all minimized. In 
addition, a new encoding algorithm is proposed to enhance the 
bubble error tolerance of an ADC. The encoders that have the 
capability of removing the bubble errors always suffer the 
problem of long latency. It becomes a bottleneck in the design of 
high speed flash ADC nowadays. In the proposed 6-bit ADC, the 
trade-off between bubble tolerance and latency is optimized by 
applying the proposed encoding algorithm into the encoder 
circuit design. Delay of 3 gate-levels or fewer is required for 
processing the encoding and the maximum error induced bubble 
is 7 LSB. Simulation results demonstrate the benefits introduced 
above. This new flash ADC offers an excellent choice for modern 
high speed ADC application. 
I. INTRODUCTION
Analog-to-digital converter (ADC) is an essential interface 
circuit block of most modern systems. In the applications of 
high-speed medium-to-low resolution analog-to-digital (A/D) 
conversions, such as disk drive read channels, DVD playbacks 
and communication receivers et al, flash (or parallel) 
architecture is still the choice [1]-[3]. As shown in Fig. 1, the 
flash ADC is composed of three major components: resistors 
string, comparators and encoder. The analog input voltage is 
concurrently compared to the reference voltage levels 
generated from resistors string and the speed of A/D 
conversion is therefore maximized. The outputs of 
comparators form a thermometer code (TC) which is a 
combination of a series of zeros and a series of ones, e.g., 
000…011…111. Because binary code is usually needed for 
digital signal processing, a thermometer code is then 
transformed to a binary code through a (2k-1)-to-k TC-to-BC 
encoder, where k is the resolution (bits) of ADCs. The cost of 
such a traditional encoder increases exponentially with the 
resolution. Optimizations on area cost, circuit latencies and 
power consumptions are greatly expected. 
Reducing the influence of bubble errors is also an 
important topic in the flash ADC circuit design. Ideally, only 
one transition appears in a thermometer code. Unfortunately, 
more than one transition, like bubbles, usually occurs 
unexpectedly and inevitably in a thermometer code and lead to 
acute errors in encoding. These bubbles arise when the input-
referred offset voltage of comparators is larger than 0.5 LSB 
(least significant bit). It is seen that this error becomes more 
critical with the scaling of modern fabrication technology. 
Obviously, lowering the offset voltage can reduce the 
occurrence of bubble errors; however, the hardware expense 
of a near-optimum analog circuit design is extremely large. 
Thus, the encoder circuit is designated to remove the bubble 
errors. 
R
R
2/R
−
+
−
+
−
+
−
+
1−NB
2−NB
3−NB
1B
0B
( )
encoder
   to12 kk −
2/R
R
nrefV ,
prefV , inV
Figure 1. Flash A/D converter which is equiped with a large number of 
comparators for parallel processing 
ROM is widely used in the encoder architecture because of 
its regularity. In this architecture, the thermometer codes are 
first encoded to 1-of-n codes, e.g., 00…010…00, through 
transition-detection logic gates. The “1” in an 1-of-n code 
indicates the transition position. During an encoding process, 
only one row in ROM will be activated to encode the binary 
output. However, if bubbles exist, two or more rows will be 
activated and big errors will be generated. A method that uses 
3-input AND-gates as transition detection gates can only filter 
one-bubble error [1]. To remove bubble errors of other types, 
more advanced transition-detection circuits are needed and 
they are complicated. Another method is to use gray code 
instead of binary code in the encoding scheme. In gray codes, 
there is only one bit-change between two neighboring codes. 
This work was supported by National Science Council, Taiwan 
NSC 96-2221-E-006-307 
978-1-4244-1684-4/08/$25.00 ©2008 IEEE 2250
(2Η2k/2+1), (3Η2k/2+1),…, ((2k/2-1)Η2k/2+1) all stand for the 
same value in LSBs with different MSBs. This homogeneity 
makes the possibility of sharing the LSBs encoder. A bus is 
therefore used by these comparators to transmit signal to the 
LSBs encoder. The transmission gates to the output of 
comparators as the control devices. An implementation of the 
proposed ADC architecture with 6-bit resolution is illustrated 
in Fig. 2. 
inV
refV
1
2
7
8
9
10
15
164856
57
58
63
1Cluster Cluster2
1-of-n code to BC Encoder
TC
 to
 B
C
 E
nc
od
er
MSBs Encoder
LSBs Encoder
L1
L2
L7
M1M2M3M7
B2
B1
B0
B5 B4 B3
Figure 2. Architecture of a proposed 6-bit flash ADC 
Accordingly, a cluster is selected by the value of MSBs 
and the outputs of its comparators are transmitted to the LSB 
encoder through the bus. A procedure like time-division multi-
access (TDMA) is used to define which cluster is allowed to 
use the bus in a time interval. See Fig. 2, the control signals of 
the transmission gates are derived as follows. The outputs of 
comparators in cluster 1 dominate the LSBs when MSBs are 
000. It means the transmission gates in cluster 1 should be 
turned on when the output of comparator 8 is 0. Hence the 
control signal in cluster 1 is defined by the output of 
comparator 8. In the same way, the outputs of comparators in 
cluster 2 dominate the LSBs when MSBs are 001, thus the 
control signal in cluster 2 is defined by the output of 
comparator 8 and comparator 16. The rest of clusters follow 
the same principles. 
III. NEW HIGH BUBBLE ERROR TOLERANCE ENCODER
For the benefits of low power and high speed, we 
implement the encoders by using CMOS logic gates. The 
routing is quite simple because of their low circuit complexity. 
Recall that an encoder circuit must possess the ability to 
eliminate the bubble errors.  
For LSBs encoder, the inputs are thermometer codes that 
fed through buses. In our design, the condition that no 
occurrence of bubble errors is first considered. We take the 
codes that won’t appear in the ideal thermometer codes as 
don’t care terms and the correlativity between thermometer 
codes and binary codes are shown in Table ҈, where x means 
don’t care term. According to this correlativity, the encoding 
expression of each bit can be derived as follows: 
77665542
77643321
76543210
LLLLLLLB
LLLLLLLB
LLLLLLLB
+++=
+++=
+++=
,
where L1, L2…, L7 are signals on the seven lines of a bus 
respectively. 
TABLE II. CORRESPONDECE BETWEEN THERMOMETER CODES AND 
BINARY CODES
Thermometer Code Binary Code 
L7 L6 L5 L4 L3 L2 L1   B3 B2 B1
x x x x x x 0   0 0 0  
x x x x x 0 1   0 0 1  
x x x x 0 1 x   0 1 0  
x x x 0 1 x x   0 1 1  
x x 0 1 x x x   1 0 0  
x 0 1 x x x x   1 0 1  
 0 1 x x x x x   1 1 0  
 1 x x x x x x   1 1 1  
The derivations of B1 and B2 can be further optimized by 
adding some terms. These additional terms do not affect the 
encoding result because they are the necessary terms in ideal 
thermometer codes. The optimized expressions are shown as 
follows: 
642
7676432432
77643321
LLL
LLLLLLLLLL
LLLLLLLB
+=
+++=
+++=
4
6464
664
7676654654
77665542
L
LLLL
LLL
LLLLLLLLLL
LLLLLLLB
=
+=
+=
+++=
+++=
Assume the delay of a basic 2-inputs CMOS logic gates is 
D, it is seen that the largest latency of this encoder is exactly 
3D. This latency is the shortest one comparing to all other 
encoders for flash ADC nowadays. 
Interestingly, this encoder has the potential to correct the 
bubble errors. Some simulations are performed to test the 
bubble error tolerance of this encoder. In general, it happens 
that the input-referred offset voltage of a well-designed flash 
ADC is within 2 LSBs. Three types of bubble errors are 
included in our simulations.  Errors of type 1 have bubble of 
one LSB, for example 1110100.  Errors of type 2 and type3 
have bubbles of two LSBs; for example, 1110010 is of type 2 
and 1110110 is of type 3. Simulation results are shown in 
Table II. It is seen that the proposed encoder has good 
suppression of bubble error. 
For MSBs encoding, the control signals discussed in 
Section Τ are used as the inputs of MSBs encoder and which 
are 1-of-n codes. The definition of bubble errors in this 
2252
