Timing Analyzer report for AM_ASK
Thu Mar 10 16:56:59 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; AM_ASK                                                  ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6F17C8                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   3.9%      ;
;     Processor 3            ;   1.8%      ;
;     Processor 4            ;   1.7%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------+
; Clock Name                                                          ; Type      ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                                                ; Targets                                                                 ;
+---------------------------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------+
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; Generated ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; clk    ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|inclk[0]   ; { adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] }   ;
; clk                                                                 ; Base      ; 20.000   ; 50.0 MHz  ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                                       ; { clk }                                                                 ;
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 5.000    ; 200.0 MHz ; 0.000 ; 2.500   ; 50.00      ; 1         ; 4           ;       ;        ;           ;            ; false    ; clk    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|inclk[0] ; { FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------------------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                  ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                           ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; 172.92 MHz ; 172.92 MHz      ; clk                                                                 ;                                                ;
; 268.6 MHz  ; 238.04 MHz      ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                                          ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.873 ; -40.222       ;
; clk                                                                 ; 14.217 ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                                          ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.366 ; 0.000         ;
; clk                                                                 ; 0.760 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                                             ;
+---------------------------------------------------------------------+---------+---------------+
; Clock                                                               ; Slack   ; End Point TNS ;
+---------------------------------------------------------------------+---------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.799   ; 0.000         ;
; clk                                                                 ; 9.786   ; 0.000         ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; 499.720 ; 0.000         ;
+---------------------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+--------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                       ; Launch Clock                                                      ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.873 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.403      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.789 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.319      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.693 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.223      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.643 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.173      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.548 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 6.078      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -2.254 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.784      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -1.674 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 5.204      ;
; -0.916 ; adc10065:adc10065_inst|ADC_Data[1] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 4.446      ;
; -0.916 ; adc10065:adc10065_inst|ADC_Data[1] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -1.092     ; 4.446      ;
+--------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                     ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 14.217 ; timer[22] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.704      ;
; 14.257 ; timer[27] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.664      ;
; 14.325 ; timer[29] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.596      ;
; 14.414 ; timer[22] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.507      ;
; 14.454 ; timer[27] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.467      ;
; 14.504 ; timer[25] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.417      ;
; 14.522 ; timer[29] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.399      ;
; 14.534 ; timer[21] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.387      ;
; 14.598 ; timer[23] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.323      ;
; 14.635 ; timer[22] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.286      ;
; 14.639 ; timer[30] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.282      ;
; 14.675 ; timer[27] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.246      ;
; 14.701 ; timer[25] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.220      ;
; 14.703 ; timer[20] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.218      ;
; 14.731 ; timer[21] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.190      ;
; 14.738 ; timer[26] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.183      ;
; 14.743 ; timer[29] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.178      ;
; 14.768 ; timer[19] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.153      ;
; 14.795 ; timer[23] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.126      ;
; 14.806 ; timer[31] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.115      ;
; 14.836 ; timer[30] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.085      ;
; 14.874 ; timer[24] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 5.047      ;
; 14.900 ; timer[20] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 5.021      ;
; 14.922 ; timer[25] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.999      ;
; 14.935 ; timer[26] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.986      ;
; 14.946 ; timer[28] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 4.975      ;
; 14.952 ; timer[21] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.969      ;
; 14.965 ; timer[19] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.956      ;
; 14.977 ; timer[16] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 4.944      ;
; 15.003 ; timer[31] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.918      ;
; 15.016 ; timer[23] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.905      ;
; 15.026 ; timer[17] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 4.895      ;
; 15.057 ; timer[30] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.864      ;
; 15.071 ; timer[24] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.850      ;
; 15.087 ; timer[18] ; binary_data ; clk          ; clk         ; 20.000       ; -0.080     ; 4.834      ;
; 15.121 ; timer[20] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.800      ;
; 15.143 ; timer[28] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.778      ;
; 15.156 ; timer[26] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.765      ;
; 15.174 ; timer[16] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.747      ;
; 15.186 ; timer[19] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.735      ;
; 15.223 ; timer[17] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.698      ;
; 15.224 ; timer[31] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.697      ;
; 15.256 ; timer[11] ; binary_data ; clk          ; clk         ; 20.000       ; -0.079     ; 4.666      ;
; 15.284 ; timer[18] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.637      ;
; 15.292 ; timer[24] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.629      ;
; 15.364 ; timer[28] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.557      ;
; 15.395 ; timer[16] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.526      ;
; 15.444 ; timer[17] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.477      ;
; 15.453 ; timer[11] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.469      ;
; 15.460 ; timer[10] ; binary_data ; clk          ; clk         ; 20.000       ; -0.079     ; 4.462      ;
; 15.505 ; timer[18] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.080     ; 4.416      ;
; 15.516 ; timer[22] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.403      ;
; 15.517 ; timer[22] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.402      ;
; 15.518 ; timer[22] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.401      ;
; 15.519 ; timer[22] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.400      ;
; 15.519 ; timer[22] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.400      ;
; 15.556 ; timer[27] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.363      ;
; 15.557 ; timer[27] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.362      ;
; 15.558 ; timer[27] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.361      ;
; 15.559 ; timer[27] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.360      ;
; 15.559 ; timer[27] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.360      ;
; 15.624 ; timer[29] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.295      ;
; 15.625 ; timer[29] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.294      ;
; 15.626 ; timer[29] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.293      ;
; 15.627 ; timer[29] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.292      ;
; 15.627 ; timer[29] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.292      ;
; 15.657 ; timer[10] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.265      ;
; 15.674 ; timer[11] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.248      ;
; 15.695 ; timer[8]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.079     ; 4.227      ;
; 15.765 ; timer[13] ; binary_data ; clk          ; clk         ; 20.000       ; -0.079     ; 4.157      ;
; 15.803 ; timer[25] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.116      ;
; 15.804 ; timer[25] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.115      ;
; 15.805 ; timer[25] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.114      ;
; 15.806 ; timer[25] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.113      ;
; 15.806 ; timer[25] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.113      ;
; 15.832 ; timer[9]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.079     ; 4.090      ;
; 15.833 ; timer[21] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.086      ;
; 15.834 ; timer[21] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.085      ;
; 15.835 ; timer[21] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.084      ;
; 15.836 ; timer[21] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.083      ;
; 15.836 ; timer[21] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.083      ;
; 15.863 ; timer[5]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.079     ; 4.059      ;
; 15.878 ; timer[10] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.044      ;
; 15.881 ; timer[0]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.041      ;
; 15.892 ; timer[8]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.030      ;
; 15.897 ; timer[23] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.022      ;
; 15.898 ; timer[23] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 4.021      ;
; 15.899 ; timer[23] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.020      ;
; 15.900 ; timer[23] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.019      ;
; 15.900 ; timer[23] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 4.019      ;
; 15.905 ; timer[4]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.017      ;
; 15.913 ; timer[1]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.079     ; 4.009      ;
; 15.938 ; timer[30] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.082     ; 3.981      ;
; 15.939 ; timer[0]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.079     ; 3.983      ;
; 15.939 ; timer[30] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.082     ; 3.980      ;
; 15.940 ; timer[30] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.082     ; 3.979      ;
; 15.941 ; timer[30] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.082     ; 3.978      ;
; 15.941 ; timer[30] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.082     ; 3.978      ;
; 15.943 ; timer[1]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.079     ; 3.979      ;
; 15.962 ; timer[13] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.079     ; 3.960      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                                  ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.366 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.102      ;
; 0.445 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.181      ;
; 0.453 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.189      ;
; 0.459 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.191      ;
; 0.469 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.205      ;
; 0.484 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[8]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[3]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.776      ;
; 0.484 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[9]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.776      ;
; 0.485 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[6]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[1]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.777      ;
; 0.490 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[3]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.478      ; 1.222      ;
; 0.520 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.256      ;
; 0.625 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.918      ;
; 0.628 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.921      ;
; 0.628 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[14]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.921      ;
; 0.630 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[5]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.631 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.420      ;
; 0.640 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.429      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[4]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.642 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[3]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.935      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.643 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.936      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[0]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.937      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.937      ;
; 0.647 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[11]                                                     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.939      ;
; 0.662 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.500      ; 1.416      ;
; 0.664 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.482      ; 1.400      ;
; 0.665 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 0.978      ;
; 0.667 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.960      ;
; 0.668 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.961      ;
; 0.669 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.961      ;
; 0.669 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.961      ;
; 0.669 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.962      ;
; 0.669 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.961      ;
; 0.669 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.962      ;
; 0.672 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.500      ; 1.426      ;
; 0.675 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.968      ;
; 0.680 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[18]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 0.974      ;
; 0.681 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.496      ; 1.431      ;
; 0.684 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.977      ;
; 0.688 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[2]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.981      ;
; 0.689 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.423      ;
; 0.689 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.982      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.986      ;
; 0.694 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[8]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[8]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.986      ;
; 0.698 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.432      ;
; 0.702 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.500      ; 1.456      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.468      ; 1.429      ;
; 0.710 ; out_data[1]                                                                                                                       ; am_u[1]                                                                                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.003      ;
; 0.716 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.467      ; 1.437      ;
; 0.721 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_2c[12]                                                    ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[12]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.082      ; 1.015      ;
; 0.724 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[7]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.014      ;
; 0.726 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.019      ;
; 0.734 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.485      ; 1.473      ;
; 0.736 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.500      ; 1.490      ;
; 0.736 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.029      ;
; 0.737 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.031      ;
; 0.741 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[9]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.034      ;
; 0.742 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.035      ;
; 0.742 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.035      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[19]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.468      ; 1.466      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.057      ;
; 0.744 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.101      ; 1.057      ;
; 0.745 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[6]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[6]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[9]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[9]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.038      ;
; 0.749 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[12]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.041      ;
; 0.753 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.542      ;
; 0.756 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.049      ;
; 0.758 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[16]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.051      ;
; 0.760 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.480      ; 1.494      ;
; 0.760 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[13]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.053      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.577      ; 1.551      ;
; 0.763 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_2c[12]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[18]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; out_data[2]                                                                                                                       ; am_u[2]                                                                                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                       ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.760 ; timer[3]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; timer[13]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer[11]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer[5]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; timer[1]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; timer[19]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; timer[29]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; timer[27]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; timer[21]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; timer[9]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer[6]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; timer[2]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; timer[31]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; timer[25]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; timer[23]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; timer[22]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; timer[18]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; timer[10]   ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; timer[8]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; timer[30]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; timer[20]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; timer[28]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; timer[26]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; timer[24]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.059      ;
; 0.786 ; timer[0]    ; timer[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.079      ;
; 0.879 ; binary_data ; binary_data ; clk          ; clk         ; 0.000        ; 0.080      ; 1.171      ;
; 1.115 ; timer[1]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; timer[5]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; timer[9]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; timer[19]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; timer[21]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; timer[29]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; timer[27]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; timer[25]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; timer[23]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.411      ;
; 1.124 ; timer[2]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; timer[0]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.417      ;
; 1.126 ; timer[10]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; timer[18]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; timer[8]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; timer[22]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; timer[20]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.127 ; timer[30]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; timer[28]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; timer[26]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.128 ; timer[24]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.420      ;
; 1.133 ; timer[6]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.133 ; timer[0]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.426      ;
; 1.135 ; timer[8]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; timer[18]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; timer[22]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; timer[20]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; timer[28]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; timer[26]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.137 ; timer[24]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.429      ;
; 1.246 ; timer[3]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.246 ; timer[1]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; timer[11]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.540      ;
; 1.248 ; timer[9]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; timer[19]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.540      ;
; 1.249 ; timer[21]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; timer[29]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; timer[27]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; timer[25]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; timer[23]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.542      ;
; 1.255 ; timer[3]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; timer[5]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.257 ; timer[19]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; timer[21]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; timer[27]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; timer[25]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; timer[23]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.551      ;
; 1.264 ; timer[6]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; timer[2]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.264 ; timer[0]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.557      ;
; 1.266 ; timer[10]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; timer[8]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; timer[18]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.266 ; timer[22]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; timer[20]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.559      ;
; 1.268 ; timer[28]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; timer[26]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.268 ; timer[24]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.560      ;
; 1.273 ; timer[6]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.273 ; timer[2]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.566      ;
; 1.275 ; timer[18]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; timer[22]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.567      ;
; 1.276 ; timer[20]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.568      ;
; 1.277 ; timer[26]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.569      ;
; 1.277 ; timer[24]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.569      ;
; 1.322 ; timer[7]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.615      ;
; 1.324 ; timer[17]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.616      ;
; 1.335 ; timer[4]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.628      ;
; 1.335 ; timer[16]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.627      ;
; 1.352 ; timer[12]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.645      ;
; 1.386 ; timer[1]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.679      ;
; 1.387 ; timer[5]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.680      ;
; 1.388 ; timer[9]    ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.388 ; timer[19]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.680      ;
; 1.389 ; timer[21]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.681      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                   ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                          ; Note                                           ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
; 184.23 MHz ; 184.23 MHz      ; clk                                                                 ;                                                ;
; 286.04 MHz ; 238.04 MHz      ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------------------------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.152 ; -30.128       ;
; clk                                                                 ; 14.572 ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.351 ; 0.000         ;
; clk                                                                 ; 0.705 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                                              ;
+---------------------------------------------------------------------+---------+---------------+
; Clock                                                               ; Slack   ; End Point TNS ;
+---------------------------------------------------------------------+---------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.799   ; 0.000         ;
; clk                                                                 ; 9.775   ; 0.000         ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; 499.721 ; 0.000         ;
+---------------------------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                              ;
+--------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                                                       ; Launch Clock                                                      ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.152 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.860      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -2.080 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.788      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.993 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.701      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.955 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.663      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.868 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.576      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.601 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 5.309      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -1.063 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.771      ;
; -0.362 ; adc10065:adc10065_inst|ADC_Data[1] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.070      ;
; -0.362 ; adc10065:adc10065_inst|ADC_Data[1] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.931     ; 4.070      ;
+--------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 14.572 ; timer[22] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 5.357      ;
; 14.605 ; timer[27] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 5.324      ;
; 14.671 ; timer[29] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 5.258      ;
; 14.767 ; timer[22] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 5.162      ;
; 14.800 ; timer[27] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 5.129      ;
; 14.820 ; timer[25] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 5.109      ;
; 14.841 ; timer[21] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 5.088      ;
; 14.866 ; timer[29] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 5.063      ;
; 14.903 ; timer[23] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 5.026      ;
; 14.938 ; timer[30] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.991      ;
; 14.975 ; timer[22] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.954      ;
; 14.985 ; timer[20] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.944      ;
; 15.008 ; timer[27] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.921      ;
; 15.015 ; timer[25] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.914      ;
; 15.016 ; timer[26] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.913      ;
; 15.036 ; timer[21] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.893      ;
; 15.053 ; timer[19] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.876      ;
; 15.074 ; timer[29] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.855      ;
; 15.081 ; timer[31] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.848      ;
; 15.098 ; timer[23] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.831      ;
; 15.133 ; timer[30] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.796      ;
; 15.143 ; timer[24] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.786      ;
; 15.180 ; timer[20] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.749      ;
; 15.197 ; timer[16] ; binary_data ; clk          ; clk         ; 20.000       ; -0.072     ; 4.733      ;
; 15.211 ; timer[26] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.718      ;
; 15.212 ; timer[28] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.717      ;
; 15.223 ; timer[25] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.706      ;
; 15.244 ; timer[21] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.685      ;
; 15.248 ; timer[19] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.681      ;
; 15.255 ; timer[17] ; binary_data ; clk          ; clk         ; 20.000       ; -0.072     ; 4.675      ;
; 15.276 ; timer[31] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.653      ;
; 15.306 ; timer[23] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.623      ;
; 15.338 ; timer[24] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.591      ;
; 15.340 ; timer[18] ; binary_data ; clk          ; clk         ; 20.000       ; -0.073     ; 4.589      ;
; 15.341 ; timer[30] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.588      ;
; 15.388 ; timer[20] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.541      ;
; 15.392 ; timer[16] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.072     ; 4.538      ;
; 15.407 ; timer[28] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.522      ;
; 15.419 ; timer[26] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.510      ;
; 15.450 ; timer[17] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.072     ; 4.480      ;
; 15.456 ; timer[19] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.473      ;
; 15.484 ; timer[31] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.445      ;
; 15.535 ; timer[18] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.394      ;
; 15.546 ; timer[24] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.383      ;
; 15.564 ; timer[11] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.367      ;
; 15.600 ; timer[16] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.072     ; 4.330      ;
; 15.615 ; timer[28] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.314      ;
; 15.658 ; timer[17] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.072     ; 4.272      ;
; 15.743 ; timer[18] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.073     ; 4.186      ;
; 15.750 ; timer[10] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 4.181      ;
; 15.759 ; timer[11] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 4.172      ;
; 15.847 ; timer[22] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.081      ;
; 15.848 ; timer[22] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.080      ;
; 15.849 ; timer[22] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.079      ;
; 15.850 ; timer[22] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.078      ;
; 15.850 ; timer[22] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.078      ;
; 15.880 ; timer[27] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.048      ;
; 15.881 ; timer[27] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 4.047      ;
; 15.882 ; timer[27] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.046      ;
; 15.883 ; timer[27] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.045      ;
; 15.883 ; timer[27] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 4.045      ;
; 15.945 ; timer[8]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.986      ;
; 15.945 ; timer[10] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 3.986      ;
; 15.946 ; timer[29] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.982      ;
; 15.947 ; timer[29] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.981      ;
; 15.948 ; timer[29] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.980      ;
; 15.949 ; timer[29] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.979      ;
; 15.949 ; timer[29] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.979      ;
; 15.967 ; timer[11] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 3.964      ;
; 16.030 ; timer[13] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.901      ;
; 16.074 ; timer[9]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.857      ;
; 16.095 ; timer[25] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.833      ;
; 16.096 ; timer[25] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.832      ;
; 16.097 ; timer[25] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.831      ;
; 16.098 ; timer[25] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.830      ;
; 16.098 ; timer[25] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.830      ;
; 16.116 ; timer[21] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.812      ;
; 16.117 ; timer[21] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.811      ;
; 16.118 ; timer[21] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.810      ;
; 16.119 ; timer[21] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.809      ;
; 16.119 ; timer[21] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.809      ;
; 16.136 ; timer[5]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.795      ;
; 16.140 ; timer[8]  ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 3.791      ;
; 16.153 ; timer[10] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.071     ; 3.778      ;
; 16.173 ; timer[0]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.758      ;
; 16.178 ; timer[23] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.750      ;
; 16.179 ; timer[23] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.749      ;
; 16.180 ; timer[23] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.748      ;
; 16.181 ; timer[23] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.747      ;
; 16.181 ; timer[23] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.747      ;
; 16.213 ; timer[30] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.715      ;
; 16.214 ; timer[30] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.714      ;
; 16.215 ; timer[30] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.713      ;
; 16.216 ; timer[30] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.712      ;
; 16.216 ; timer[30] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.074     ; 3.712      ;
; 16.223 ; timer[3]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.708      ;
; 16.225 ; timer[13] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.071     ; 3.706      ;
; 16.241 ; timer[14] ; binary_data ; clk          ; clk         ; 20.000       ; -0.071     ; 3.690      ;
; 16.260 ; timer[20] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.668      ;
; 16.261 ; timer[20] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.074     ; 3.667      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                                  ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.351 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.005      ;
; 0.424 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.078      ;
; 0.431 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.085      ;
; 0.435 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.089      ;
; 0.447 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.101      ;
; 0.447 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[8]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[3]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.715      ;
; 0.447 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[9]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.715      ;
; 0.448 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[6]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[1]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.716      ;
; 0.457 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[3]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.111      ;
; 0.492 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.146      ;
; 0.562 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.298      ;
; 0.578 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.578 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.314      ;
; 0.583 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.850      ;
; 0.583 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[14]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.850      ;
; 0.585 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[5]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.852      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[4]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.866      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.599 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[3]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.867      ;
; 0.600 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.887      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[0]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.868      ;
; 0.601 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.868      ;
; 0.603 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[11]                                                     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.870      ;
; 0.604 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[18]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.872      ;
; 0.611 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[2]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.878      ;
; 0.612 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.282      ;
; 0.612 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.879      ;
; 0.615 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[8]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[8]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.883      ;
; 0.615 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.883      ;
; 0.619 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.424      ; 1.273      ;
; 0.621 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.888      ;
; 0.622 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.889      ;
; 0.622 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.889      ;
; 0.622 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.889      ;
; 0.623 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.890      ;
; 0.623 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.890      ;
; 0.623 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.293      ;
; 0.625 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.892      ;
; 0.628 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.896      ;
; 0.631 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.301      ;
; 0.635 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.426      ; 1.291      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_2c[12]                                                    ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[12]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.910      ;
; 0.644 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.911      ;
; 0.645 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[7]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.298      ;
; 0.646 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.913      ;
; 0.650 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.320      ;
; 0.653 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.296      ;
; 0.659 ; out_data[1]                                                                                                                       ; am_u[1]                                                                                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.926      ;
; 0.660 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.396      ;
; 0.663 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.412      ; 1.305      ;
; 0.668 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[12]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.934      ;
; 0.679 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.428      ; 1.337      ;
; 0.684 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.440      ; 1.354      ;
; 0.684 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.420      ;
; 0.684 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.951      ;
; 0.684 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.420      ;
; 0.686 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.953      ;
; 0.686 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.953      ;
; 0.687 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[26] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.423      ;
; 0.688 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.413      ; 1.331      ;
; 0.688 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.974      ;
; 0.689 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[9]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.956      ;
; 0.689 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.957      ;
; 0.690 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.957      ;
; 0.690 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.958      ;
; 0.690 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.976      ;
; 0.690 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.976      ;
; 0.691 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.958      ;
; 0.691 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[9]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[9]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[19]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.961      ;
; 0.694 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[6]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[6]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.694 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.962      ;
; 0.700 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.436      ;
; 0.700 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.541      ; 1.436      ;
; 0.705 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.422      ; 1.357      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[20]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_2c[12]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|phi_int_arr_reg[10]                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.543      ; 1.447      ;
; 0.710 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.977      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.705 ; timer[29]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; timer[21]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; timer[19]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; timer[13]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer[5]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; timer[3]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; timer[27]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; timer[11]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; timer[31]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; timer[22]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; timer[1]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; timer[25]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; timer[23]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; timer[9]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; timer[6]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.975      ;
; 0.710 ; timer[18]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; timer[2]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; timer[30]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; timer[28]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; timer[26]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; timer[20]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711 ; timer[10]   ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; timer[24]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.712 ; timer[8]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.733 ; timer[0]    ; timer[0]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.000      ;
; 0.802 ; binary_data ; binary_data ; clk          ; clk         ; 0.000        ; 0.072      ; 1.069      ;
; 1.026 ; timer[22]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; timer[21]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; timer[0]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; timer[5]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; timer[29]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; timer[19]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028 ; timer[20]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; timer[18]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; timer[2]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; timer[27]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; timer[28]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; timer[26]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; timer[10]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; timer[30]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.029 ; timer[8]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; timer[24]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.298      ;
; 1.031 ; timer[1]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; timer[25]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; timer[9]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.299      ;
; 1.032 ; timer[23]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.041 ; timer[22]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.309      ;
; 1.042 ; timer[6]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; timer[0]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.310      ;
; 1.044 ; timer[18]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.312      ;
; 1.045 ; timer[20]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; timer[28]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.045 ; timer[26]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.313      ;
; 1.046 ; timer[24]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.314      ;
; 1.046 ; timer[8]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.120 ; timer[3]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.387      ;
; 1.120 ; timer[19]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.388      ;
; 1.121 ; timer[11]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; timer[27]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; timer[29]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.121 ; timer[21]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.389      ;
; 1.125 ; timer[1]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.127 ; timer[25]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.395      ;
; 1.127 ; timer[9]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; timer[23]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.396      ;
; 1.148 ; timer[22]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; timer[3]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; timer[6]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; timer[21]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; timer[5]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; timer[19]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; timer[0]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; timer[27]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; timer[2]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; timer[18]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.150 ; timer[20]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; timer[10]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; timer[26]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; timer[28]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.151 ; timer[8]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; timer[24]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.420      ;
; 1.154 ; timer[25]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; timer[23]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.163 ; timer[22]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.164 ; timer[6]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.431      ;
; 1.166 ; timer[2]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.433      ;
; 1.166 ; timer[18]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.434      ;
; 1.167 ; timer[20]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.167 ; timer[26]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.435      ;
; 1.168 ; timer[24]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.436      ;
; 1.195 ; timer[4]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.462      ;
; 1.213 ; timer[12]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.480      ;
; 1.233 ; timer[17]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.501      ;
; 1.234 ; timer[7]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.501      ;
; 1.242 ; timer[19]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.510      ;
; 1.243 ; timer[27]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.243 ; timer[5]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.510      ;
; 1.243 ; timer[21]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.245 ; timer[16]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.513      ;
; 1.247 ; timer[1]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.072      ; 1.514      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                                           ;
+---------------------------------------------------------------------+--------+---------------+
; Clock                                                               ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------+--------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1.421  ; 0.000         ;
; clk                                                                 ; 17.544 ; 0.000         ;
+---------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                                           ;
+---------------------------------------------------------------------+-------+---------------+
; Clock                                                               ; Slack ; End Point TNS ;
+---------------------------------------------------------------------+-------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.113 ; 0.000         ;
; clk                                                                 ; 0.304 ; 0.000         ;
+---------------------------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                                              ;
+---------------------------------------------------------------------+---------+---------------+
; Clock                                                               ; Slack   ; End Point TNS ;
+---------------------------------------------------------------------+---------+---------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 2.232   ; 0.000         ;
; clk                                                                 ; 9.435   ; 0.000         ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; 499.798 ; 0.000         ;
+---------------------------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                             ;
+-------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                       ; Launch Clock                                                      ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.421 ; adc10065:adc10065_inst|ADC_Data[3] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.744      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.462 ; adc10065:adc10065_inst|ADC_Data[5] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.703      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.506 ; adc10065:adc10065_inst|ADC_Data[4] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.659      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.530 ; adc10065:adc10065_inst|ADC_Data[7] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.635      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.574 ; adc10065:adc10065_inst|ADC_Data[6] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.591      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.714 ; adc10065:adc10065_inst|ADC_Data[8] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.451      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[2]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[3]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[4]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[5]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[6]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[7]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[8]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[9]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[10] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[11] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[12] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 1.919 ; adc10065:adc10065_inst|ADC_Data[9] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[13] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 2.246      ;
; 2.235 ; adc10065:adc10065_inst|ADC_Data[1] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[14] ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 1.930      ;
; 2.235 ; adc10065:adc10065_inst|ADC_Data[1] ; mult:mult_inst|lpm_mult:lpm_mult_component|mult_f3p:auto_generated|result[1]  ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 5.000        ; -0.577     ; 1.930      ;
+-------+------------------------------------+-------------------------------------------------------------------------------+-------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; 17.544 ; timer[22] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.407      ;
; 17.554 ; timer[27] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.397      ;
; 17.602 ; timer[29] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.349      ;
; 17.626 ; timer[22] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.325      ;
; 17.636 ; timer[27] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.315      ;
; 17.661 ; timer[25] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.290      ;
; 17.676 ; timer[21] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.275      ;
; 17.684 ; timer[29] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.267      ;
; 17.699 ; timer[23] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.252      ;
; 17.738 ; timer[22] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.213      ;
; 17.738 ; timer[30] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.213      ;
; 17.743 ; timer[25] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.208      ;
; 17.748 ; timer[27] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.203      ;
; 17.751 ; timer[20] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.200      ;
; 17.758 ; timer[21] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.193      ;
; 17.763 ; timer[26] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.188      ;
; 17.781 ; timer[23] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.170      ;
; 17.796 ; timer[29] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.155      ;
; 17.801 ; timer[19] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.150      ;
; 17.812 ; timer[31] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.139      ;
; 17.820 ; timer[30] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.131      ;
; 17.821 ; timer[24] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.130      ;
; 17.833 ; timer[20] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.118      ;
; 17.840 ; timer[16] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.111      ;
; 17.845 ; timer[26] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.106      ;
; 17.853 ; timer[17] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.098      ;
; 17.855 ; timer[25] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.096      ;
; 17.870 ; timer[21] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.081      ;
; 17.873 ; timer[28] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.078      ;
; 17.883 ; timer[19] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.068      ;
; 17.893 ; timer[23] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.058      ;
; 17.894 ; timer[31] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.057      ;
; 17.903 ; timer[24] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.048      ;
; 17.922 ; timer[16] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.029      ;
; 17.932 ; timer[30] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.019      ;
; 17.935 ; timer[17] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.016      ;
; 17.942 ; timer[18] ; binary_data ; clk          ; clk         ; 20.000       ; -0.036     ; 2.009      ;
; 17.945 ; timer[20] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 2.006      ;
; 17.955 ; timer[28] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.996      ;
; 17.957 ; timer[26] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.994      ;
; 17.994 ; timer[11] ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.959      ;
; 17.995 ; timer[19] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.956      ;
; 18.006 ; timer[31] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.945      ;
; 18.015 ; timer[24] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.936      ;
; 18.024 ; timer[18] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.927      ;
; 18.034 ; timer[16] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.917      ;
; 18.047 ; timer[17] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.904      ;
; 18.067 ; timer[28] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.884      ;
; 18.076 ; timer[11] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.877      ;
; 18.083 ; timer[10] ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.870      ;
; 18.094 ; timer[22] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.855      ;
; 18.094 ; timer[22] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.855      ;
; 18.095 ; timer[22] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.854      ;
; 18.095 ; timer[22] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.854      ;
; 18.097 ; timer[22] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.852      ;
; 18.104 ; timer[27] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.845      ;
; 18.104 ; timer[27] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.845      ;
; 18.105 ; timer[27] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.844      ;
; 18.105 ; timer[27] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.844      ;
; 18.107 ; timer[27] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.842      ;
; 18.136 ; timer[18] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.036     ; 1.815      ;
; 18.152 ; timer[29] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.797      ;
; 18.152 ; timer[29] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.797      ;
; 18.153 ; timer[29] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.796      ;
; 18.153 ; timer[29] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.796      ;
; 18.155 ; timer[29] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.794      ;
; 18.163 ; timer[1]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.790      ;
; 18.165 ; timer[10] ; timer[16]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.788      ;
; 18.167 ; timer[1]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.786      ;
; 18.177 ; timer[0]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.776      ;
; 18.183 ; timer[8]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.770      ;
; 18.188 ; timer[11] ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.765      ;
; 18.211 ; timer[25] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.738      ;
; 18.211 ; timer[25] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.738      ;
; 18.212 ; timer[25] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.737      ;
; 18.212 ; timer[25] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.737      ;
; 18.214 ; timer[1]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.739      ;
; 18.214 ; timer[25] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.735      ;
; 18.215 ; timer[0]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.738      ;
; 18.223 ; timer[4]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.035     ; 1.729      ;
; 18.226 ; timer[21] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.723      ;
; 18.226 ; timer[21] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.723      ;
; 18.227 ; timer[21] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.722      ;
; 18.227 ; timer[21] ; timer[12]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.722      ;
; 18.228 ; timer[0]  ; timer[17]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.725      ;
; 18.229 ; timer[0]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.724      ;
; 18.229 ; timer[21] ; timer[14]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.720      ;
; 18.231 ; timer[1]  ; timer[29]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.722      ;
; 18.234 ; timer[3]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.719      ;
; 18.235 ; timer[1]  ; timer[28]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.718      ;
; 18.238 ; timer[13] ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.715      ;
; 18.238 ; timer[3]  ; timer[30]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.715      ;
; 18.244 ; timer[9]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.709      ;
; 18.244 ; timer[2]  ; timer[31]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.709      ;
; 18.244 ; timer[3]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.709      ;
; 18.245 ; timer[5]  ; binary_data ; clk          ; clk         ; 20.000       ; -0.034     ; 1.708      ;
; 18.245 ; timer[0]  ; timer[29]   ; clk          ; clk         ; 20.000       ; -0.034     ; 1.708      ;
; 18.249 ; timer[23] ; timer[4]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.700      ;
; 18.249 ; timer[23] ; timer[7]    ; clk          ; clk         ; 20.000       ; -0.038     ; 1.700      ;
; 18.250 ; timer[23] ; timer[15]   ; clk          ; clk         ; 20.000       ; -0.038     ; 1.699      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                         ; To Node                                                                                                                                                                  ; Launch Clock                                                        ; Latch Clock                                                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+
; 0.113 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.442      ;
; 0.158 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.487      ;
; 0.164 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.492      ;
; 0.167 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.496      ;
; 0.169 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.498      ;
; 0.172 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[3]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.500      ;
; 0.182 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.511      ;
; 0.193 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[8]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[3]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.313      ;
; 0.194 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[6]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[1]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[9]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.252 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.372      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.584      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[10]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[14]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.373      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                         ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.591      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[17]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[8]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[4]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.254 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[3]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.374      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[11]                                                     ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[5]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.376      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[0]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][0]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[11]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.255 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[9]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[10]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.375      ;
; 0.256 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[31]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.384      ;
; 0.257 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.594      ;
; 0.258 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a4~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.587      ;
; 0.258 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[18]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.379      ;
; 0.260 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][2]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[2]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.589      ;
; 0.261 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|seg_rot[1]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.381      ;
; 0.262 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[4]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.231      ; 0.597      ;
; 0.262 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[2]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.382      ;
; 0.264 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[8]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[8]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.384      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[10]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[10]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.386      ;
; 0.266 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.586      ;
; 0.267 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[9]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[9]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.267 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.387      ;
; 0.268 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.606      ;
; 0.269 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[27] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.236      ; 0.589      ;
; 0.270 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[17]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[0][0]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.390      ;
; 0.272 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_2c[12]                                                    ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[12]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.391      ;
; 0.273 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a11~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.218      ; 0.595      ;
; 0.273 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[7]                                                           ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.393      ;
; 0.274 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[2]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.597      ;
; 0.276 ; out_data[1]                                                                                                                       ; am_u[1]                                                                                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.396      ;
; 0.277 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[14]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[15]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.397      ;
; 0.278 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.229      ; 0.611      ;
; 0.279 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[9]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a0~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.233      ; 0.616      ;
; 0.280 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[12]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[13]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.400      ;
; 0.286 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[12]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.404      ;
; 0.286 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[0]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a2~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.219      ; 0.609      ;
; 0.292 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[7]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[9]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[6]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[4]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.295 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[9]                                                      ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_sel:rot|sin_o[9]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[3][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[1][1]                                             ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|segment_arr_tdl:tdl|segment_arr[2][1]                                                                                    ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[5]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[0]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[1]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.624      ;
; 0.296 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[6]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx_g:ux001|lsfr_reg[7]                                                                                              ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.416      ;
; 0.297 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[19]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[19]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.417      ;
; 0.297 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[30]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.425      ;
; 0.298 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[6]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[6]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[9]                                                 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[9]                                                                                                  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[28]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.426      ;
; 0.299 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|phi_dither_out_w[11]                                                ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[11]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]  ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[3]                                         ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[29]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.427      ;
; 0.303 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a3~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.228      ; 0.635      ;
; 0.303 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[16]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[11]                                                                                                ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[16]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[6]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a1~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.635      ;
; 0.304 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[14]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[8]                                                        ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_d[8]                                                                                             ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[5]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.636      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0121|altsyncram:altsyncram_component0|altsyncram_go91:auto_generated|ram_block1a6~porta_address_reg0  ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.633      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[13]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[23]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[17]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[12]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.306 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_reg[12]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|sin_rom_2c[12]                                                                                           ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_reg[11]                                                       ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|sid_2c_1p:sid2c|cos_rom_d[11]                                                                                            ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[8]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_nco_as_m_cen:ux0120|altsyncram:altsyncram_component0|altsyncram_lo91:auto_generated|ram_block1a12~porta_address_reg0 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.227      ; 0.637      ;
; 0.306 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_dxx:ux002|dxxpdo[12]                                                          ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_gar:ux007|rom_add[7]                                                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[25]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22] ; FskMod:FskMod_inst|fsk:u0|fsk_nco_ii_0:nco_ii_0|asj_altqmcpipe:ux000|lpm_add_sub:acc|add_sub_v4i:auto_generated|pipeline_dffe[22]                                        ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.426      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------+---------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                        ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; timer[31]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer[13]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer[5]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; timer[3]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; timer[29]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[27]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[21]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[19]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[11]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[6]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; timer[1]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; timer[25]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[23]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[22]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[9]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[8]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; timer[2]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; timer[30]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[24]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[20]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[18]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; timer[10]   ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; timer[28]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; timer[26]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316 ; timer[0]    ; timer[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.436      ;
; 0.353 ; binary_data ; binary_data ; clk          ; clk         ; 0.000        ; 0.036      ; 0.473      ;
; 0.453 ; timer[5]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; timer[21]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[1]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[29]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[19]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; timer[27]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; timer[23]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; timer[9]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; timer[25]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; timer[0]    ; timer[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; timer[2]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; timer[22]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; timer[8]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; timer[30]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[20]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[18]   ; timer[19]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[10]   ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; timer[24]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; timer[28]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; timer[26]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; timer[6]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; timer[0]    ; timer[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; timer[22]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; timer[8]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; timer[20]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; timer[18]   ; timer[20]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; timer[24]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; timer[28]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; timer[26]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.516 ; timer[3]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; timer[11]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[1]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[21]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[29]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[19]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; timer[27]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; timer[9]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; timer[23]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; timer[25]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; timer[3]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; timer[5]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; timer[21]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; timer[19]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; timer[27]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; timer[23]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; timer[25]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; timer[17]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; timer[7]    ; timer[8]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.529 ; timer[6]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.529 ; timer[0]    ; timer[3]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; timer[2]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; timer[8]    ; timer[11]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; timer[22]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; timer[10]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; timer[20]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; timer[18]   ; timer[21]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; timer[24]   ; timer[27]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; timer[6]    ; timer[10]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; timer[28]   ; timer[31]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; timer[26]   ; timer[29]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.533 ; timer[2]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; timer[22]   ; timer[26]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.533 ; timer[16]   ; timer[18]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; timer[20]   ; timer[24]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; timer[18]   ; timer[22]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; timer[24]   ; timer[28]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; timer[26]   ; timer[30]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.549 ; timer[4]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.669      ;
; 0.552 ; timer[12]   ; timer[13]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.552 ; timer[4]    ; timer[6]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.672      ;
; 0.582 ; timer[5]    ; timer[9]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.702      ;
; 0.583 ; timer[1]    ; timer[5]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; timer[21]   ; timer[25]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; timer[19]   ; timer[23]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.703      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                               ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                                                ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                                     ; -2.873  ; 0.113 ; N/A      ; N/A     ; 0.799               ;
;  FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; -2.873  ; 0.113 ; N/A      ; N/A     ; 0.799               ;
;  adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; N/A     ; N/A   ; N/A      ; N/A     ; 499.720             ;
;  clk                                                                 ; 14.217  ; 0.304 ; N/A      ; N/A     ; 9.435               ;
; Design-wide TNS                                                      ; -40.222 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; -40.222 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  clk                                                                 ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_clk       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[4]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[5]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[6]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[7]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[8]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[9]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[10]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[11]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[12]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; am[13]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; data_in[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data_in[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; am[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; am[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; am[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; am[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dac_clk       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; adc_clk       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; am[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[4]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[5]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[6]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[7]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[8]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[9]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[10]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[11]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[12]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; am[13]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                       ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 785      ; 0        ; 0        ; 0        ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 420      ; 0        ; 0        ; 0        ;
; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1983     ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                          ; To Clock                                                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
; clk                                                                 ; clk                                                                 ; 785      ; 0        ; 0        ; 0        ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 420      ; 0        ; 0        ; 0        ;
; clk                                                                 ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 2        ; 0        ; 0        ; 0        ;
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; 1983     ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 224   ; 224  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                                                                ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-----------+-------------+
; Target                                                              ; Clock                                                               ; Type      ; Status      ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-----------+-------------+
; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]   ; Generated ; Constrained ;
; clk                                                                 ; clk                                                                 ; Base      ; Constrained ;
+---------------------------------------------------------------------+---------------------------------------------------------------------+-----------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[8] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[9] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; clk        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[3] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[4] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[5] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[6] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[7] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[8] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in[9] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; adc_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[0]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[1]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[2]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[3]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[4]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[5]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[6]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[7]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[8]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[9]       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[10]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[11]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[12]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; am[13]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dac_clk     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Thu Mar 10 16:56:56 2022
Info: Command: quartus_sta AM_ASK -c AM_ASK
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'AM_ASK.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 4 -duty_cycle 50.00 -name {FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]} {FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {adc10065_inst|comb_46|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]} {adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.873
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.873             -40.222 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.217               0.000 clk 
Info (332146): Worst-case hold slack is 0.366
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.366               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.760               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.786               0.000 clk 
    Info (332119):   499.720               0.000 adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.152
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.152             -30.128 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    14.572               0.000 clk 
Info (332146): Worst-case hold slack is 0.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.351               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.705               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.775               0.000 clk 
    Info (332119):   499.721               0.000 adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.421
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.421               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    17.544               0.000 clk 
Info (332146): Worst-case hold slack is 0.113
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.113               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.304               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.232
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.232               0.000 FskMod_inst|pll200_inst|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.435               0.000 clk 
    Info (332119):   499.798               0.000 adc10065_inst|comb_46|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4749 megabytes
    Info: Processing ended: Thu Mar 10 16:56:59 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


