<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
The file contains the information about resource utilization per module to be displayed in the summary report.
*******************************************************************************************-->
<modules>
<column_headers>
<data>Module name</data>
<data>SLE</data>
<data>CFG</data>
<data>ARI1</data>
<data>BUFFER</data>
<data>MACC_PA</data>
<data>RAM1K20</data>
<data>RAM64X12</data>
<data>GLOBAL</data>
<data>IO</data>
</column_headers>
<module>
<data>envelope</data>
<data>1952</data>
<data>272</data>
<data>1519</data>
<data>0</data>
<data>15</data>
<data>0</data>
<data>10</data>
<data>2</data>
<data>69</data>
<module>
<data>CORECORDIC_C0</data>
<data>1592</data>
<data>62</data>
<data>1519</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORECORDIC_C0_CORECORDIC_C0_0_CORECORDIC_Z1_layer0</data>
<data>1592</data>
<data>62</data>
<data>1519</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORECORDIC_C0_CORECORDIC_C0_0_cordic_par_Z2_layer0</data>
<data>1587</data>
<data>51</data>
<data>1519</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>CORECORDIC_C0_CORECORDIC_C0_0_cordic_par_uRotator_48s_48_16s_4_1_2s</data>
<data>1489</data>
<data>51</data>
<data>1519</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>cordic_kitDelay_bit_reg_16s</data>
<data>16</data>
<data>16</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_0s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_10s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_11s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_12s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_13s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_14s</data>
<data>81</data>
<data>33</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_15s</data>
<data>48</data>
<data>0</data>
<data>49</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_1s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_2s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_3s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_4s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_5s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_6s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_7s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_8s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_par_calc_1_48_4_9s</data>
<data>96</data>
<data>0</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>cordic_kitRoundTop_48_48_0s_1s</data>
<data>98</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>cordic_kitDelay_bit_reg_2s</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>cordic_kitDelay_reg_48_2s_0</data>
<data>96</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
<module>
<data>cordic_init_kickstart</data>
<data>5</data>
<data>11</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>cordic_countS_4s_15s_1s</data>
<data>4</data>
<data>8</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
<module>
<data>delay_line_signext</data>
<data>58</data>
<data>65</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>4</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>fir_hilbert</data>
<data>302</data>
<data>143</data>
<data>0</data>
<data>0</data>
<data>15</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>fir_hilbert_fir_hilbert_0_COREFIR_PF_work_fir_hilbert_rtl_0layer1</data>
<data>302</data>
<data>143</data>
<data>0</data>
<data>0</data>
<data>15</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>fir_hilbert_fir_hilbert_0_enum_fir_g5_1_15_0_1_0_0_18_0_18_0_0_3_2_2_1_1_1_4_2</data>
<data>302</data>
<data>143</data>
<data>0</data>
<data>0</data>
<data>15</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_fir_adv_g5_work_fir_hilbert_rtl_0layer1</data>
<data>302</data>
<data>143</data>
<data>0</data>
<data>0</data>
<data>15</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_dly_line_18x192_18_10_1_0</data>
<data>20</data>
<data>54</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_reg_18_10</data>
<data>20</data>
<data>54</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_dly_line_18x192_18_13_1_0</data>
<data>20</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_reg_18_13</data>
<data>20</data>
<data>46</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_g5_latency_adv_15_3_3_2_2_2_6</data>
<data>15</data>
<data>14</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitCountS_5_14_1</data>
<data>5</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_3</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_7</data>
<data>7</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_kitDelay_bit_reg_5</data>
<data>5</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_pad_g5_3_2_2_0_0_0_18_0_18</data>
<data>14</data>
<data>25</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_2_0</data>
<data>2</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_2_1</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_reg_18_7</data>
<data>11</data>
<data>24</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>2</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_row_g5_work_fir_hilbert_rtl_0layer1</data>
<data>10</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_attr_2</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_2_6</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_tap_nibble_work_fir_hilbert_rtl_2layer1</data>
<data>6</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_attr_3</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_3_8</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_tap_undernibble_3_work_fir_hilbert_rtl_2layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_1layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_1layer1_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1_1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_1layer1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1_0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_7layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_8layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_8layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_7layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_9layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_6layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
<module>
<data>enum_row_g5_work_fir_hilbert_rtl_1layer1</data>
<data>109</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_attr_2_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_2_6_0</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_3_8_1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_reg_48_2</data>
<data>96</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_tap_nibble_work_fir_hilbert_rtl_1layer1</data>
<data>6</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_attr_3_0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_3_8_0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_tap_undernibble_3_work_fir_hilbert_rtl_1layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>6</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_1layer1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1_1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_1layer1_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1_2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_3layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_5layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_4layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_4layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_5layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_3layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_6layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1_1_5</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
<module>
<data>enum_row_g5_work_fir_hilbert_rtl_2layer1</data>
<data>109</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_attr_2_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_2_6_1</data>
<data>2</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_3_8_3</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_reg_48_2_0</data>
<data>96</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_tap_nibble_work_fir_hilbert_rtl_0layer1</data>
<data>6</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_kitDelay_bit_reg_attr_3_1</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_kitDelay_bit_reg_attr_3_8_2</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
<module>
<data>enum_tap_undernibble_3_work_fir_hilbert_rtl_0layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_0layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_2layer1</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_1layer1_4</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_1layer1_3</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
<module>
<data>enum_tap_g5_work_fir_hilbert_rtl_2layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<module>
<data>MACC_PA_BC_ROM_wrap_work_fir_hilbert_rtl_0layer1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>1</data>
<data>0</data>
<data>0</data>
<data>0</data>
<data>0</data>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</module>
</modules>
