diff --git a/Bender.yml b/Bender.yml
index 159d21ee..fe45719a 100644
--- a/Bender.yml
+++ b/Bender.yml
@@ -20,9 +20,9 @@ sources:
     - include/ariane_pkg.sv
     - include/std_cache_pkg.sv
     - include/wt_cache_pkg.sv
-    - src/register_interface/src/reg_intf.sv
-    - src/register_interface/src/reg_intf_pkg.sv
-    - include/axi_intf.sv
+    # - src/register_interface/src/reg_intf.sv
+    # - src/register_interface/src/reg_intf_pkg.sv
+    # - include/axi_intf.sv # Conflicts with AXI submodule
     - include/ariane_axi_pkg.sv
     - src/fpu/src/fpu_div_sqrt_mvp/hdl/defs_div_sqrt_mvp.sv
     # Stand-alone source files
@@ -141,10 +141,10 @@ sources:
     - src/axi_riscv_atomics/src/axi_riscv_lrsc.sv
     - src/axi_riscv_atomics/src/axi_riscv_atomics_wrap.sv
     - src/axi_mem_if/src/axi2mem.sv
-    - src/rv_plic/rtl/rv_plic_target.sv
-    - src/rv_plic/rtl/rv_plic_gateway.sv
-    - src/rv_plic/rtl/plic_regmap.sv
-    - src/rv_plic/rtl/plic_top.sv
+    # - src/rv_plic/rtl/rv_plic_target.sv
+    # - src/rv_plic/rtl/rv_plic_gateway.sv
+    # - src/rv_plic/rtl/plic_regmap.sv
+    # - src/rv_plic/rtl/plic_top.sv
     - src/riscv-dbg/src/dmi_cdc.sv
     - src/riscv-dbg/src/dmi_jtag.sv
     - src/riscv-dbg/src/dmi_jtag_tap.sv
@@ -153,51 +153,52 @@ sources:
     - src/riscv-dbg/src/dm_sba.sv
     - src/riscv-dbg/src/dm_top.sv
     - src/riscv-dbg/debug_rom/debug_rom.sv
-    - src/register_interface/src/apb_to_reg.sv
-    - src/common_cells/src/deprecated/generic_fifo.sv
-    - src/common_cells/src/deprecated/pulp_sync.sv
-    - src/common_cells/src/deprecated/find_first_one.sv
-    - src/common_cells/src/rstgen_bypass.sv
-    - src/common_cells/src/rstgen.sv
-    - src/common_cells/src/stream_mux.sv
-    - src/common_cells/src/stream_demux.sv
-    - src/common_cells/src/stream_arbiter.sv
-    - src/common_cells/src/stream_arbiter_flushable.sv
-    - src/util/axi_master_connect.sv
-    - src/util/axi_slave_connect.sv
-    - src/util/axi_master_connect_rev.sv
-    - src/util/axi_slave_connect_rev.sv
+    - src/riscv-dbg/debug_rom/debug_rom_one_scratch.sv
+    # - src/register_interface/src/apb_to_reg.sv
+    # - src/common_cells/src/deprecated/generic_fifo.sv
+    # - src/common_cells/src/deprecated/pulp_sync.sv
+    # - src/common_cells/src/deprecated/find_first_one.sv
+    # - src/common_cells/src/rstgen_bypass.sv
+    # - src/common_cells/src/rstgen.sv
+    # - src/common_cells/src/stream_mux.sv
+    # - src/common_cells/src/stream_demux.sv
+    # - src/common_cells/src/stream_arbiter.sv
+    # - src/common_cells/src/stream_arbiter_flushable.sv
+    # - src/util/axi_master_connect.sv
+    # - src/util/axi_slave_connect.sv
+    # - src/util/axi_master_connect_rev.sv
+    # - src/util/axi_slave_connect_rev.sv
     - src/fpga-support/rtl/SyncSpRamBeNx64.sv
-    - src/common_cells/src/popcount.sv
-    - src/common_cells/src/unread.sv
-    - src/common_cells/src/cdc_2phase.sv
-    - src/common_cells/src/spill_register.sv
-    - src/common_cells/src/edge_detect.sv
-    - src/common_cells/src/fifo_v3.sv
-    - src/common_cells/src/deprecated/fifo_v2.sv
-    - src/common_cells/src/deprecated/fifo_v1.sv
-    - src/common_cells/src/lzc.sv
-    - src/common_cells/src/rr_arb_tree.sv
-    - src/common_cells/src/deprecated/rrarbiter.sv
-    - src/common_cells/src/stream_delay.sv
-    - src/common_cells/src/lfsr.sv
-    - src/common_cells/src/lfsr_8bit.sv
-    - src/common_cells/src/lfsr_16bit.sv
-    - src/common_cells/src/counter.sv
-    - src/common_cells/src/shift_reg.sv
-    - src/common_cells/src/exp_backoff.sv
-    - src/tech_cells_generic/src/cluster_clock_inverter.sv
-    - src/tech_cells_generic/src/pulp_clock_mux2.sv
+    # - src/common_cells/src/popcount.sv
+    # - src/common_cells/src/unread.sv
+    # - src/common_cells/src/cdc_2phase.sv
+    # - src/common_cells/src/spill_register.sv
+    # - src/common_cells/src/edge_detect.sv
+    # - src/common_cells/src/fifo_v3.sv
+    # - src/common_cells/src/deprecated/fifo_v2.sv
+    # - src/common_cells/src/deprecated/fifo_v1.sv
+    # - src/common_cells/src/lzc.sv
+    # - src/common_cells/src/rr_arb_tree.sv
+    # - src/common_cells/src/deprecated/rrarbiter.sv
+    # - src/common_cells/src/stream_delay.sv
+    # - src/common_cells/src/lfsr.sv
+    # - src/common_cells/src/lfsr_8bit.sv
+    # - src/common_cells/src/lfsr_16bit.sv
+    # - src/common_cells/src/counter.sv
+    # - src/common_cells/src/shift_reg.sv
+    # - src/common_cells/src/exp_backoff.sv
+    # - src/tech_cells_generic/src/cluster_clock_inverter.sv
+    # - src/tech_cells_generic/src/pulp_clock_mux2.sv
     - target: cva6_test
       files:
-      - tb/ariane_soc_pkg.sv
-      - tb/ariane_axi_soc_pkg.sv
-      - tb/ariane_testharness.sv
-      - tb/ariane_peripherals.sv
-      - tb/common/uart.sv
-      - tb/common/SimDTM.sv
-      - tb/common/SimJTAG.sv
-      - bootrom/bootrom.sv
+      # - tb/ariane_soc_pkg.sv
+      # - tb/ariane_axi_soc_pkg.sv
+      # - tb/ariane_testharness.sv
+      # - tb/ariane_peripherals.sv
+      # - tb/common/uart.sv
+      # - tb/common/SimDTM.sv
+      # - tb/common/SimJTAG.sv
+      # - bootrom/bootrom.sv
       - tb/common/mock_uart.sv
       - src/util/sram.sv
     - target: not(synthesis)
@@ -228,15 +229,15 @@ sources:
       - fpga/src/ariane-ethernet/eth_mac_1g_rgmii_fifo.sv
       - fpga/src/ariane-ethernet/iddr.sv
       - fpga/src/ariane-ethernet/framing_top.sv
-      - fpga/src/apb_uart/src/apb_uart.vhd
-      - fpga/src/apb_uart/src/uart_transmitter.vhd
-      - fpga/src/apb_uart/src/uart_interrupt.vhd
-      - fpga/src/apb_uart/src/slib_mv_filter.vhd
-      - fpga/src/apb_uart/src/slib_input_filter.vhd
-      - fpga/src/apb_uart/src/slib_counter.vhd
-      - fpga/src/apb_uart/src/uart_receiver.vhd
-      - fpga/src/apb_uart/src/slib_input_sync.vhd
-      - fpga/src/apb_uart/src/slib_edge_detect.vhd
-      - fpga/src/apb_uart/src/slib_clock_div.vhd
-      - fpga/src/apb_uart/src/slib_fifo.vhd
-      - fpga/src/apb_uart/src/uart_baudgen.vhd
+      # - fpga/src/apb_uart/src/apb_uart.vhd
+      # - fpga/src/apb_uart/src/uart_transmitter.vhd
+      # - fpga/src/apb_uart/src/uart_interrupt.vhd
+      # - fpga/src/apb_uart/src/slib_mv_filter.vhd
+      # - fpga/src/apb_uart/src/slib_input_filter.vhd
+      # - fpga/src/apb_uart/src/slib_counter.vhd
+      # - fpga/src/apb_uart/src/uart_receiver.vhd
+      # - fpga/src/apb_uart/src/slib_input_sync.vhd
+      # - fpga/src/apb_uart/src/slib_edge_detect.vhd
+      # - fpga/src/apb_uart/src/slib_clock_div.vhd
+      # - fpga/src/apb_uart/src/slib_fifo.vhd
+      # - fpga/src/apb_uart/src/uart_baudgen.vhd
