# 数据流建模

## 连续赋值语句

- 连续赋值的目标类型主要是标量线网和向量线网两种

1. 标量线网
2. 向量线网

- 显式连续赋值语句（推荐）

- 隐式连续赋值语句

- 连续赋值语句需注意

1. 赋值语句只能是 `wire` 类型
2. 在连续赋值中，只要赋值语句右边任何一个变量有变化，表达式立即被计算，计算的结果立即赋给左边信号（若没有定义延迟量）【描述了组合电路的特点】
3. 连续赋值语句不能出现在过程块中
4. 多个连续赋值语句之间是并行语句，与位置无关【后期主要编写并行电路】
5. 连续赋值语句的延迟具有硬件电路中惯性延迟的特性，任何小于其延时的信号变化脉冲都将被过滤，不会出现在输出端口。

---

# 行为级建模

## 语句

- 过程语句
	1. `initial`
	2. `always`  【√】
- 语句块
	1. 串行语句块`begin-end`  【√】
	2. 并行语句块`fork-join`
- 赋值语句
	1. 过程连续赋值`assign`
	2. 过程阻塞赋值`=`、过程非阻塞赋值`<= ` 【√】
- 条件语句
	1. `if-else`  【√】
	2. `case、casez、casex`  【√】
- 循环语句
	1. `forever`
	2. `repeat`

_电路主要靠【√】语句完成_

### `initial`

initial 主要用于仿真和测试间，产生测试向量，对信号的初始量赋值
其余的应使用复位信号

### `always`

`always @( list )`
敏感事件表为触发条件
在敏感事件表中不存在 and 概念

- 电平触发
- 边沿触发
	1. `posedge`
	2. `negedge`

_注意事项_
1. 对组合电路进行描述时，作为全部的输入信号需要列入敏感信号列表
2. 对时序电路进行描述时，需要把时间信号和部分输入信号列入敏感信号列表

- 同步清零（略去中间代码）
```verilog
always @(posedge clk)
begin
	...
end
```

- 异步清零（略去中间代码）
```verilog
always @(posedge clk or negedge clear)
begin
	...
end
```

FPGA已经不存在异步清零信号，已被同步清零替代

如今集成电路的 CLK 非常快，与按下复位键的时间相差五六个数量级，不存在识别不出的情况

为了节省电路面积，现在均采用同步清零（复位）设计
异步的语法特性、电路均在逐渐消失

**总之：写同步的，因为简单**

### 条件分支语句

`if-else`语句，此处类比C语言

`case`语句
```verilog
case(...)
	case1:...
	case2:...
	default:...
endcase
```
_注意_
1. 如果某几个连续排列是值项执行的是同一条语句，则这几个值项间可用逗号相隔，将语句放在冒号后
2. `case`语句的所有表达式的位宽必须相等，只有这样控制表达式和分支表达式才能进行位的比较
3. 在使用`case`语句时，应包含所有状态，如果没包含全，那么缺省项必须写，否则将产生锁存器，这在同步时序电路设计中是不允许的

#### `forever`语句

永久循环，不包含任何条件表达式，只执行无限循环，直到遇到系统任务`$finish`为止。如果需要从`forever`循环退出，则可以使用`disable`语句

#### `for`循环语句

**！在硬件中没有意义**

应该说明的是循环语句也可以用于可综合电路的设计，当采用循环语句进行计算和赋值的描述时，可以综合得到逻辑电路

#### `generate-for`语句

生成语句可以动态的生成 Verilog 代码，当对矢量中的多个位进行重复操作时，或者当进行多个模块的实例引用的重复操作时，或者根据参数的定义来确定程序中是否应该包含某段 Verilog 代码的时候，使用生成语句能大大简化程序的编写过程。

`generate`语句的最主要功能就是对`module`、`reg`、`assign`、`always`、`task`等语句或者模块进行复制。

`generate`语句有`generate_for`、`generate_if`、`generate_case`三种语句。

- `generate_for`

1. `generate_for`语句必须有`genvar`关键字定义`for`的变量，不可以是`reg`型，`integer`型
2. `for`的内容必须加`begin`和`end`
3. 一般要给`for`语段起个名字

```verilog
module A();
..
endmodule;
 
module B();
parameter NUM_OF_A_MODULES = 2; // should be overriden from higher hierarchy
genvar i;
generate
    for (i=0; i<NUM_OF_A_MODULES; i=i+1) begin:Name
		A A_inst();
    end
endgenerate
endmodule;
```



---

# 结构化建模

硬件设计语言70%以上的代码是结构型描述

主要考察设计者的仔细程度

## 模块级建模

```
模块名  <参数值列表>  实例名  ( 端口名列表 )
```

同一个模块在当前模块中被调用多次，则需要用不同的实例名区分，可在同一调用语句中定义，以逗号区分，格式如下：

```
模块名  <参数值列表>  实例名1  (端口名列表), 实例名2  (端口名列表), ...
```

还可以采用阵列调用的方式：

```
模块名 实例阵列名[阵列左边界: 阵列右边界]  (端口连接表)
```

```verilog
module ex_array(out, a, b);
input[15:0] a,b;
output[15:0] out;
AND AND_ARRAY[15:0](a, b, out);
endmodule
```

等价于

```verilog
AND AND_ARRAY15(a[15], b[15], out[15]);
...
AND AND_ARRAY0(a[0], b[0], out[0]);
```

### 模块端口对应方式

#### 端口位置对应方式

若端口中某一项信号缺省，则表示该项对应的端口模块未被链接（悬空）

```verilog
halfadder U1(p, q, , w2)
```

#### 端口名对应方式

```verilog
dff U1(.q(out), .d(din), .clk(clk), .clr(clear))
```

对于大型设计，必须采用端口名对应方式

#### 不同端口位宽的匹配

在端口和端口表达式之间存在着一种隐含的连续赋值语句，端口与端口表达式位宽不匹配时，会进行端口匹配，匹配规则与连续赋值相同

### 模块参数值

#### 使用带有参数的模块实例语句修改参数值

```verilog
module para1(C, D);
	parameter a=1;
	parameter b=1;
endmodule

module para2;
para1 #(4, 3) U1(C1, D1);
para2 #(.b(6), .a(5)) U2(C2, D2);
endmodule
```

#### 使用参数重定义语句`defparam`修改参数值

语法格式：

```verilog
defparam 参数名1 = 参数值1,
		 参数值2 = 参数值2,
		 ...
```

```verilog
module halfadder(a, b, s, c);
	input a, b;
	output c, s;
	parameter xor_delay = 2, and_delay = 3;
	assign #xor_delay s = a ^ b;
	assign #and_delay c = a & b;
endmodule

module fulladder(p, q, ci, co, sum);
    input p, q, ci;
    output co, sum;
    parameter or_delay = 1;
    wire w1, w2, w3;
    halfadder U1(p, q, w1, w2);
    halfadder U2(ci, w1, sum, w3);
    or #or_delay U3(co, w2, w3);
endmodule

module top1(top1a, top1b, top1s, top1c);
    input top1a, top1b;
    output top1s, top1c;
    defparam U1.xor_delay = 4, U1.and_delay = 5;
    halfadder U1(top1a, top1b, top1s, top1c);
	//实例中对参数值的修改
endmodule

module top2(top2p, top2q, top2ci, top2co, top2sum);
	input top2p, top2q, top2ci;
	output top2co, top2sum;
	defparam U2.U1.xor_delay = 6, U2.U1.and_delay = 7, U2.or_delay = 5;
	fulladder U2(top2p, top2q, top2ci, top2co, top2sum);
endmodule
```

## 门级建模

Verilog HDL内置26个基本元件，14个为门级元件，12个为开关级元件

- 基本门
1. 多输入门：`and, nand, or, nor, xor, xnor`
2. 多输出门：`buf, not`
- 三态门（允许定义驱动强度）：`bufif0, bufif1, notif0, notif1`
- MOS开关（无驱动强度）：`nmos, pmos, cmos, rnmos, rpmos, rcmos`
- 双向开关（无驱动强度）：`tran, tranif0, tranif1, rtran, rtranif0, rtranif1`
- 上拉、下拉电阻（允许定义驱动强度）：`pullup, pulldown`

语法格式：

```
//多输入门
元件名 <实例名> (输出端口, 输入端口, ...)

//多输出门
元件名 <实例名> (输出端口, ... , 输入端口, ...)

//三态门
元件名 <实例名> (数据输出端口, 数据输入端口, 控制输入端口)
```

## 开关级建模

### MOS开关

语言格式：

```verilog
nmos/pmos 实例名 (out, data, control);
coms 实例名 (out, data, ncontrol, pcontrol);
```

### 双向开关

双向开关的每个脚都被声明为`inout`类型

双向开关包括

1. 无条件双向开关`tran`

```verilog
tran 实例名 (inout1, inout2);
```

2. 有条件双向开关`tranif0`、 `tranif1`

```verilog
tranif0/tranif1 实例名 (inout1, inout2, control);
```
