# Conexiones de Cach√©s con CPU y Memory Control

**Fecha**: 2025-12-13
**Estado**: ‚úÖ Cach√©s implementadas, conexiones por documentar

---

## üîç DESCUBRIMIENTO

Encontr√© que **S√ç tienes cach√©s implementadas** en `s-mips.circ`:
- `Instruction Cache` en posici√≥n (510,1210)
- `Data Cache` en posici√≥n (940,1200) etiquetada como "DataCache"

El Vault dice que no existen, pero **s√≠ est√°n en el circuito**.

---

## üìê ARQUITECTURA COMPLETA CON CACH√âS

```
‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
‚îÇ                        S-MIPS CPU                            ‚îÇ
‚îÇ                                                              ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                                            ‚îÇ
‚îÇ  ‚îÇ Control Unit‚îÇ                                            ‚îÇ
‚îÇ  ‚îÇ  (FSM)      ‚îÇ                                            ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                            ‚îÇ
‚îÇ       ‚îÇ    ‚Üë                                                ‚îÇ
‚îÇ       ‚îÇ    ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                              ‚îÇ
‚îÇ       ‚Üì                      ‚îÇ                              ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                    ‚îÇ
‚îÇ  ‚îÇ         DATA PATH                   ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îÇInst Reg‚îÇ  ‚îÇ ALU ‚îÇ  ‚îÇReg File  ‚îÇ ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îÇBranch  ‚îÇ  ‚îÇInstruction Decoder ‚îÇ‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îÇControl ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò‚îÇ                    ‚îÇ
‚îÇ  ‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                        ‚îÇ                    ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                    ‚îÇ
‚îÇ       ‚îÇ              ‚îÇ                                      ‚îÇ
‚îÇ       ‚îÇ PC          ‚îÇ ALU_RESULT (address)                 ‚îÇ
‚îÇ       ‚îÇ FETCH_REQ   ‚îÇ READ_DATA_2 (write data)             ‚îÇ
‚îÇ       ‚Üì              ‚Üì                                      ‚îÇ
‚îÇ  ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê   ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                       ‚îÇ
‚îÇ  ‚îÇ INSTRUCTION  ‚îÇ   ‚îÇ  DATA CACHE  ‚îÇ                       ‚îÇ
‚îÇ  ‚îÇ    CACHE     ‚îÇ   ‚îÇ              ‚îÇ                       ‚îÇ
‚îÇ  ‚îÇ  4+ lines    ‚îÇ   ‚îÇ  4+ lines    ‚îÇ                       ‚îÇ
‚îÇ  ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò   ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                       ‚îÇ
‚îÇ       ‚îÇ                   ‚îÇ                                ‚îÇ
‚îÇ       ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚î¨‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                                ‚îÇ
‚îÇ                 ‚Üì                                           ‚îÇ
‚îÇ         ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê                               ‚îÇ
‚îÇ         ‚îÇ MEMORY CONTROL   ‚îÇ                               ‚îÇ
‚îÇ         ‚îÇ                  ‚îÇ                               ‚îÇ
‚îÇ         ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò                               ‚îÇ
‚îÇ                 ‚îÇ                                           ‚îÇ
‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îº‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
                  ‚Üì
              ‚îå‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îê
              ‚îÇ  RAM   ‚îÇ
              ‚îÇ 1 MB   ‚îÇ
              ‚îî‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îÄ‚îò
```

---

## üîå CONEXIONES DETALLADAS

### 1. INSTRUCTION CACHE

#### Entradas (desde Control Unit / Data Path)

| Se√±al | Ancho | Desde | Descripci√≥n |
|-------|-------|-------|-------------|
| `PC` | 32 bits | Program Counter (Data Path) | Direcci√≥n de instrucci√≥n |
| `FETCH_REQ` | 1 bit | Control Unit | Solicitud de fetch (estado START_FETCH) |
| `CLK` | 1 bit | Sistema | Clock |
| `RESET` | 1 bit | Sistema | Reset |

#### Salidas (hacia Data Path / Control Unit)

| Se√±al | Ancho | Hacia | Descripci√≥n |
|-------|-------|-------|-------------|
| `INSTRUCTION` | 32 bits | Instruction Register (Data Path) | Instrucci√≥n le√≠da |
| `I_CACHE_READY` | 1 bit | Control Unit | Dato disponible (1 = listo) |

#### Conexi√≥n con Memory Control (on miss)

| Se√±al | Ancho | Direcci√≥n | Descripci√≥n |
|-------|-------|-----------|-------------|
| `MC_START` | 1 bit | I-Cache ‚Üí MC | Iniciar lectura de bloque |
| `MC_ADDRESS` | 32 bits | I-Cache ‚Üí MC | Direcci√≥n del bloque |
| `MC_READ_WRITE` | 1 bit | I-Cache ‚Üí MC | 0 (siempre lectura) |
| `MC_BLOCK_DATA` | 128 bits | MC ‚Üí I-Cache | Bloque le√≠do (4 words) |
| `MC_END` | 1 bit | MC ‚Üí I-Cache | Lectura completada |

---

### 2. DATA CACHE

#### Entradas (desde Data Path / Control Unit)

| Se√±al | Ancho | Desde | Descripci√≥n |
|-------|-------|-------|-------------|
| `ADDRESS` | 32 bits | ALU RESULT (Data Path) | Direcci√≥n efectiva (base + offset) |
| `DATA_WRITE` | 32 bits | Register File READ_DATA_2 | Dato a escribir (SW) |
| `READ_REQ` | 1 bit | Control Unit | Solicitud de lectura (LW) |
| `WRITE_REQ` | 1 bit | Control Unit | Solicitud de escritura (SW) |
| `CLK` | 1 bit | Sistema | Clock |
| `RESET` | 1 bit | Sistema | Reset |

#### Salidas (hacia Data Path / Control Unit)

| Se√±al | Ancho | Hacia | Descripci√≥n |
|-------|-------|-------|-------------|
| `DATA_READ` | 32 bits | MUX Writeback (Data Path) | Dato le√≠do (LW) |
| `D_CACHE_READY` | 1 bit | Control Unit | Operaci√≥n completada |

#### Conexi√≥n con Memory Control

| Se√±al | Ancho | Direcci√≥n | Descripci√≥n |
|-------|-------|-----------|-------------|
| `MC_START` | 1 bit | D-Cache ‚Üí MC | Iniciar operaci√≥n |
| `MC_ADDRESS` | 32 bits | D-Cache ‚Üí MC | Direcci√≥n del bloque |
| `MC_READ_WRITE` | 1 bit | D-Cache ‚Üí MC | 0=read, 1=write |
| `MC_DATA_WRITE` | 32 bits | D-Cache ‚Üí MC | Dato a escribir (word) |
| `MC_BLOCK_DATA` | 128 bits | MC ‚Üí D-Cache | Bloque le√≠do |
| `MC_END` | 1 bit | MC ‚Üí D-Cache | Operaci√≥n completada |

---

### 3. MEMORY CONTROL (modificado para cach√©s)

Memory Control debe **multiplexar** entre requests de Instruction Cache y Data Cache.

#### Entradas (multiplexadas)

| Se√±al | Ancho | Desde | Descripci√≥n |
|-------|-------|-------|-------------|
| `MC_START_I` | 1 bit | Instruction Cache | Request de I-Cache |
| `MC_START_D` | 1 bit | Data Cache | Request de D-Cache |
| `MC_ADDRESS_I` | 32 bits | Instruction Cache | Direcci√≥n I-Cache |
| `MC_ADDRESS_D` | 32 bits | Data Cache | Direcci√≥n D-Cache |
| `MC_RW_D` | 1 bit | Data Cache | Read/Write de D-Cache |
| `MC_DATA_WRITE_D` | 32 bits | Data Cache | Dato a escribir |

#### Salidas (compartidas)

| Se√±al | Ancho | Hacia | Descripci√≥n |
|-------|-------|-------|-------------|
| `MC_BLOCK_DATA` | 128 bits | Ambas cach√©s | Bloque le√≠do de RAM |
| `MC_END_I` | 1 bit | Instruction Cache | Operaci√≥n I-Cache completada |
| `MC_END_D` | 1 bit | Data Cache | Operaci√≥n D-Cache completada |

#### L√≥gica de Arbitraje

```verilog
// Prioridad: Data Cache > Instruction Cache
// (datos son m√°s cr√≠ticos que instrucciones)

if (MC_START_D) begin
    // Servir Data Cache
    MC_ADDRESS = MC_ADDRESS_D;
    MC_RW = MC_RW_D;
    MC_DATA_WRITE = MC_DATA_WRITE_D;
    // Cuando termine: MC_END_D = 1
end
else if (MC_START_I) begin
    // Servir Instruction Cache
    MC_ADDRESS = MC_ADDRESS_I;
    MC_RW = 0;  // Siempre lectura
    // Cuando termine: MC_END_I = 1
end
```

---

## üîß MODIFICACIONES EN CONTROL UNIT

### ANTES (sin cach√©s)

```verilog
// Estado START_FETCH
START_FETCH:
    MC_START = 1;
    MC_ADDRESS = PC;
    state <= WAIT_INST_READ;

// Estado WAIT_INST_READ
WAIT_INST_READ:
    if (MC_END)
        state <= LOAD_INST;
```

### DESPU√âS (con Instruction Cache)

```verilog
// Estado START_FETCH
START_FETCH:
    I_CACHE_FETCH_REQ = 1;  // Request a I-Cache en lugar de MC
    state <= WAIT_INST_CACHE;

// Nuevo estado: WAIT_INST_CACHE
WAIT_INST_CACHE:
    if (I_CACHE_READY) begin
        // Puede ser hit (1 ciclo) o miss (1 + RT cycles)
        state <= LOAD_INST;
    end
```

### Para LW (con Data Cache)

```verilog
// Estado START_MEM_READ
START_MEM_READ:
    D_CACHE_READ_REQ = 1;  // Request a D-Cache
    state <= WAIT_DATA_CACHE;

// Nuevo estado: WAIT_DATA_CACHE
WAIT_DATA_CACHE:
    if (D_CACHE_READY) begin
        state <= CHECK_STACK;
    end
```

### Para SW (con Data Cache)

```verilog
// Estado START_MEM_WRITE
START_MEM_WRITE:
    D_CACHE_WRITE_REQ = 1;  // Request a D-Cache
    state <= WAIT_DATA_CACHE;

// Estado WAIT_DATA_CACHE (mismo que para LW)
WAIT_DATA_CACHE:
    if (D_CACHE_READY) begin
        state <= CHECK_STACK;
    end
```

---

## üìä FLUJO DE DATOS COMPLETO

### Caso 1: Fetch de Instrucci√≥n (HIT)

```
1. Control Unit ‚Üí I_CACHE_FETCH_REQ = 1
2. Instruction Cache:
   - Extrae Tag, Index de PC
   - Compara con cache_line[Index].tag
   - HIT ‚Üí Retorna instrucci√≥n en 1 ciclo
   - I_CACHE_READY = 1
3. Control Unit ‚Üí LOAD_INST
4. Instruction Register ‚Üê INSTRUCTION
```

**Latencia**: 1 ciclo (vs 1 + RT sin cach√©)

---

### Caso 2: Fetch de Instrucci√≥n (MISS)

```
1. Control Unit ‚Üí I_CACHE_FETCH_REQ = 1
2. Instruction Cache:
   - Tag mismatch ‚Üí MISS
   - MC_START_I = 1, MC_ADDRESS_I = PC
   - I_CACHE_READY = 0
3. Memory Control:
   - Arbitraje: servir I-Cache
   - Lee bloque de RAM (RT cycles)
   - MC_BLOCK_DATA disponible
   - MC_END_I = 1
4. Instruction Cache:
   - Carga bloque en cache_line[Index]
   - Extrae palabra solicitada
   - I_CACHE_READY = 1
5. Control Unit ‚Üí LOAD_INST
```

**Latencia**: 1 + RT cycles (igual que sin cach√© en primera vez, pero siguientes hits son 1 ciclo)

---

### Caso 3: LW (Data Cache HIT)

```
1. Control Unit ‚Üí D_CACHE_READ_REQ = 1
2. Data Cache:
   - Extrae Tag, Index de ADDRESS
   - HIT ‚Üí Retorna dato en 1 ciclo
   - D_CACHE_READY = 1
3. Control Unit ‚Üí Contin√∫a
4. MUX Writeback ‚Üê DATA_READ
5. Register File ‚Üê Dato
```

**Latencia**: 1 ciclo (vs 1 + RT sin cach√©)

---

### Caso 4: SW Write-Through (Data Cache HIT)

```
1. Control Unit ‚Üí D_CACHE_WRITE_REQ = 1
2. Data Cache:
   - HIT ‚Üí Actualiza palabra en cach√©
   - Inicia escritura a RAM:
     MC_START_D = 1
     MC_RW_D = 1
     MC_DATA_WRITE_D = dato
   - D_CACHE_READY = 0
3. Memory Control:
   - Escribe a RAM (WT cycles)
   - MC_END_D = 1
4. Data Cache:
   - D_CACHE_READY = 1
5. Control Unit ‚Üí Contin√∫a
```

**Latencia**: 1 + WT cycles (igual que sin cach√©, pero dato ya est√° en cach√© para futuras lecturas)

---

## üéØ TABLA DE CONEXIONES F√çSICAS (Logisim)

### Instruction Cache

| Pin del componente | Conectar a | Notas |
|--------------------|------------|-------|
| `PC` (entrada 32 bits) | T√∫nel `PC` desde Program Counter | |
| `FETCH_REQ` (entrada 1 bit) | Se√±al de Control Unit (estado START_FETCH) | Crear t√∫nel `I_FETCH_REQ` |
| `CLK` (entrada 1 bit) | T√∫nel `CLK` global | |
| `RESET` (entrada 1 bit) | T√∫nel `CLR` / `RESET` global | |
| `INSTRUCTION` (salida 32 bits) | T√∫nel `INST_IN` hacia Instruction Register | Reemplaza conexi√≥n directa desde Memory Control |
| `I_CACHE_READY` (salida 1 bit) | Control Unit (nuevo estado WAIT_INST_CACHE) | Crear t√∫nel `I_READY` |
| `MC_START` (salida 1 bit) | Memory Control (multiplexado) | T√∫nel `MC_START_I` |
| `MC_ADDRESS` (salida 32 bits) | Memory Control (multiplexado) | T√∫nel `MC_ADDR_I` |
| `MC_BLOCK_DATA` (entrada 128 bits) | Memory Control salida | T√∫nel `MC_BLOCK` compartido |
| `MC_END` (entrada 1 bit) | Memory Control salida | T√∫nel `MC_END_I` |

### Data Cache

| Pin del componente | Conectar a | Notas |
|--------------------|------------|-------|
| `ADDRESS` (entrada 32 bits) | T√∫nel `mem_address` (ALU RESULT) | Ya existe |
| `DATA_WRITE` (entrada 32 bits) | T√∫nel `mem_write_Data` (READ_DATA_2) | Ya existe |
| `READ_REQ` (entrada 1 bit) | Control Unit (estado START_MEM_READ) | Crear t√∫nel `D_READ_REQ` |
| `WRITE_REQ` (entrada 1 bit) | Control Unit (estado START_MEM_WRITE) | Crear t√∫nel `D_WRITE_REQ` |
| `CLK` (entrada 1 bit) | T√∫nel `CLK` global | |
| `RESET` (entrada 1 bit) | T√∫nel `CLR` global | |
| `DATA_READ` (salida 32 bits) | T√∫nel hacia MUX Writeback | Reemplaza conexi√≥n desde Memory Control |
| `D_CACHE_READY` (salida 1 bit) | Control Unit (nuevo estado WAIT_DATA_CACHE) | Crear t√∫nel `D_READY` |
| `MC_START` (salida 1 bit) | Memory Control (multiplexado) | T√∫nel `MC_START_D` |
| `MC_ADDRESS` (salida 32 bits) | Memory Control (multiplexado) | T√∫nel `MC_ADDR_D` |
| `MC_RW` (salida 1 bit) | Memory Control (multiplexado) | T√∫nel `MC_RW_D` |
| `MC_DATA_WRITE` (salida 32 bits) | Memory Control (entrada write) | T√∫nel `MC_DATA_WR` |
| `MC_BLOCK_DATA` (entrada 128 bits) | Memory Control salida | T√∫nel `MC_BLOCK` compartido |
| `MC_END` (entrada 1 bit) | Memory Control salida | T√∫nel `MC_END_D` |

---

## ‚ö†Ô∏è IMPORTANTE: Multiplexor en Memory Control

Memory Control debe decidir a cu√°l cach√© servir. Agregar l√≥gica de arbitraje:

```
Entrada a Memory Control:
  - MC_START_I (desde I-Cache)
  - MC_START_D (desde D-Cache)
  - MC_ADDR_I, MC_ADDR_D
  - MC_RW_D

L√≥gica:
  if (MC_START_D):
      servir Data Cache (prioridad alta)
      usar MC_ADDR_D, MC_RW_D
      al terminar: MC_END_D = 1
  elif (MC_START_I):
      servir Instruction Cache
      usar MC_ADDR_I, MC_RW = 0
      al terminar: MC_END_I = 1
```

---

## ‚úÖ CHECKLIST DE IMPLEMENTACI√ìN

### Paso 1: Verificar componentes de cach√©
- [ ] Instruction Cache existe en s-mips.circ ‚úÖ (encontrado en 510,1210)
- [ ] Data Cache existe en s-mips.circ ‚úÖ (encontrado en 940,1200)
- [ ] Tienen todos los pines documentados arriba

### Paso 2: Conectar Instruction Cache
- [ ] PC ‚Üí I-Cache (32 bits)
- [ ] FETCH_REQ desde Control Unit ‚Üí I-Cache
- [ ] I-Cache INSTRUCTION ‚Üí Instruction Register (reemplazar conexi√≥n directa de MC)
- [ ] I-Cache I_CACHE_READY ‚Üí Control Unit
- [ ] I-Cache ‚Üî Memory Control (MC_START, MC_ADDRESS, MC_BLOCK_DATA, MC_END)

### Paso 3: Conectar Data Cache
- [ ] ADDRESS (ALU RESULT) ‚Üí D-Cache
- [ ] DATA_WRITE (READ_DATA_2) ‚Üí D-Cache
- [ ] READ_REQ, WRITE_REQ desde Control Unit ‚Üí D-Cache
- [ ] D-Cache DATA_READ ‚Üí MUX Writeback
- [ ] D-Cache D_CACHE_READY ‚Üí Control Unit
- [ ] D-Cache ‚Üî Memory Control (multiplexado)

### Paso 4: Modificar Memory Control
- [ ] Agregar multiplexor de requests (I-Cache vs D-Cache)
- [ ] L√≥gica de arbitraje (Data tiene prioridad)
- [ ] Se√±ales separadas MC_END_I y MC_END_D

### Paso 5: Modificar Control Unit
- [ ] Cambiar START_FETCH para usar I_CACHE_FETCH_REQ
- [ ] Agregar estado WAIT_INST_CACHE
- [ ] Cambiar START_MEM_READ para usar D_CACHE_READ_REQ
- [ ] Cambiar START_MEM_WRITE para usar D_CACHE_WRITE_REQ
- [ ] Agregar estado WAIT_DATA_CACHE

### Paso 6: Testing
- [ ] Test programa peque√±o (verificar hits despu√©s de warm-up)
- [ ] Test loop (verificar hit rate > 80%)
- [ ] Test conflictos (verificar que misses funcionan correctamente)

---

**Con estas conexiones, las cach√©s estar√°n completamente integradas en tu CPU.**
