TimeQuest Timing Analyzer report for SRAM_VGA
Mon Apr 14 21:24:49 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 12. Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 31. Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Output Enable Times
 39. Minimum Output Enable Times
 40. Output Disable Times
 41. Minimum Output Disable Times
 42. Slow 1200mV 0C Model Metastability Report
 43. Fast 1200mV 0C Model Setup Summary
 44. Fast 1200mV 0C Model Hold Summary
 45. Fast 1200mV 0C Model Recovery Summary
 46. Fast 1200mV 0C Model Removal Summary
 47. Fast 1200mV 0C Model Minimum Pulse Width Summary
 48. Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 49. Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'
 51. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Output Enable Times
 57. Minimum Output Enable Times
 58. Output Disable Times
 59. Minimum Output Disable Times
 60. Fast 1200mV 0C Model Metastability Report
 61. Multicorner Timing Analysis Summary
 62. Setup Times
 63. Hold Times
 64. Clock to Output Times
 65. Minimum Clock to Output Times
 66. Board Trace Model Assignments
 67. Input Transition Times
 68. Signal Integrity Metrics (Slow 1200mv 0c Model)
 69. Signal Integrity Metrics (Slow 1200mv 85c Model)
 70. Signal Integrity Metrics (Fast 1200mv 0c Model)
 71. Setup Transfers
 72. Hold Transfers
 73. Report TCCS
 74. Report RSKM
 75. Unconstrained Paths
 76. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version ;
; Revision Name      ; SRAM_VGA                                                         ;
; Device Family      ; Cyclone IV E                                                     ;
; Device Name        ; EP4CE15F17C8                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Enabled                                                          ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  11.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK                                             ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                     ; { CLOCK }                                             ;
; inst5|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 6.666  ; 150.02 MHz ; 0.000 ; 3.333  ; 50.00      ; 1         ; 3           ;       ;        ;           ;            ; false    ; CLOCK  ; inst5|altpll_component|auto_generated|pll1|inclk[0] ; { inst5|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 116.32 MHz ; 116.32 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -1.931 ; -14.370       ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.454 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 3.029 ; 0.000         ;
; CLOCK                                             ; 9.931 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.931 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.511      ;
; -1.909 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.489      ;
; -1.763 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.343      ;
; -1.733 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.313      ;
; -1.592 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.172      ;
; -1.590 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.182      ;
; -1.588 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.168      ;
; -1.588 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.168      ;
; -1.560 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.152      ;
; -1.558 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.138      ;
; -1.534 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.126      ;
; -1.505 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.097      ;
; -1.504 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.096      ;
; -1.483 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.075      ;
; -1.472 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.052      ;
; -1.444 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.036      ;
; -1.442 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.022      ;
; -1.442 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 8.022      ;
; -1.414 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 8.006      ;
; -1.412 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.992      ;
; -1.388 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.980      ;
; -1.372 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.964      ;
; -1.369 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.949      ;
; -1.365 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.957      ;
; -1.358 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.950      ;
; -1.343 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.935      ;
; -1.342 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.934      ;
; -1.339 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.919      ;
; -1.337 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.929      ;
; -1.326 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.906      ;
; -1.307 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.899      ;
; -1.296 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.876      ;
; -1.266 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.858      ;
; -1.251 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.843      ;
; -1.249 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.829      ;
; -1.236 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.828      ;
; -1.229 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.821      ;
; -1.229 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.821      ;
; -1.226 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.818      ;
; -1.219 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.799      ;
; -1.211 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.803      ;
; -1.199 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.791      ;
; -1.197 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.789      ;
; -1.196 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.788      ;
; -1.189 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.781      ;
; -1.188 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.780      ;
; -1.173 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.765      ;
; -1.167 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.759      ;
; -1.162 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.754      ;
; -1.158 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.750      ;
; -1.143 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.735      ;
; -1.132 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.724      ;
; -1.120 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.712      ;
; -1.111 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.691      ;
; -1.090 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.682      ;
; -1.083 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.675      ;
; -1.081 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.661      ;
; -1.053 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.645      ;
; -1.043 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.635      ;
; -1.042 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.634      ;
; -1.030 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.610      ;
; -1.022 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.614      ;
; -1.013 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.605      ;
; -1.012 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.604      ;
; -1.011 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.603      ;
; -1.010 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.602      ;
; -1.000 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.580      ;
; -0.992 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.584      ;
; -0.981 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.573      ;
; -0.980 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.572      ;
; -0.954 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.546      ;
; -0.943 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.535      ;
; -0.924 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.516      ;
; -0.913 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.505      ;
; -0.908 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.500      ;
; -0.905 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.497      ;
; -0.892 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.472      ;
; -0.878 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.470      ;
; -0.875 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.467      ;
; -0.868 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.460      ;
; -0.862 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.442      ;
; -0.838 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.430      ;
; -0.803 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.395      ;
; -0.792 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.384      ;
; -0.773 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.365      ;
; -0.762 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.354      ;
; -0.755 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.347      ;
; -0.725 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.317      ;
; -0.712 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.292      ;
; -0.689 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.281      ;
; -0.686 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.278      ;
; -0.659 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.251      ;
; -0.656 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.248      ;
; -0.649 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.241      ;
; -0.619 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.211      ;
; -0.536 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.128      ;
; -0.506 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 7.098      ;
; -0.468 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 7.048      ;
; -0.373 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.087     ; 6.953      ;
; -0.353 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.075     ; 6.945      ;
+--------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                  ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.454 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|j[0]        ; sram_test_fangxin:inst|j[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|j[1]        ; sram_test_fangxin:inst|j[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|j[2]        ; sram_test_fangxin:inst|j[2]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|VGA_r       ; sram_test_fangxin:inst|VGA_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|wr_data[6]  ; sram_test_fangxin:inst|wr_data[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sram_wr_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|rH          ; sram_test_fangxin:inst|rH          ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|rV          ; sram_test_fangxin:inst|rV          ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; sram_test_fangxin:inst|isRectangle ; sram_test_fangxin:inst|isRectangle ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[0]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.758      ;
; 0.502 ; sram_test_fangxin:inst|x[4]        ; sram_test_fangxin:inst|ADDR_R[4]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; sram_test_fangxin:inst|x[3]        ; sram_test_fangxin:inst|ADDR_R[3]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; sram_test_fangxin:inst|x[0]        ; sram_test_fangxin:inst|ADDR_R[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.794      ;
; 0.505 ; sram_test_fangxin:inst|x[1]        ; sram_test_fangxin:inst|ADDR_R[1]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.797      ;
; 0.509 ; sram_test_fangxin:inst|j[4]        ; sram_test_fangxin:inst|j[4]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.801      ;
; 0.510 ; sram_test_fangxin:inst|count[4]    ; sram_test_fangxin:inst|count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.802      ;
; 0.510 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|cstate.IDLE ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.802      ;
; 0.511 ; sram_test_fangxin:inst|C1[9]       ; sram_test_fangxin:inst|C1[9]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.802      ;
; 0.518 ; sram_test_fangxin:inst|addr_r[17]  ; sram_test_fangxin:inst|addr_r[17]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.810      ;
; 0.519 ; sram_test_fangxin:inst|C2[9]       ; sram_test_fangxin:inst|C2[9]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.811      ;
; 0.519 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.811      ;
; 0.525 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[1]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.816      ;
; 0.525 ; sram_test_fangxin:inst|j[1]        ; sram_test_fangxin:inst|j[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.817      ;
; 0.537 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.829      ;
; 0.537 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.829      ;
; 0.543 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.835      ;
; 0.545 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.837      ;
; 0.561 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.853      ;
; 0.563 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.855      ;
; 0.580 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.872      ;
; 0.605 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.897      ;
; 0.652 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.944      ;
; 0.654 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.946      ;
; 0.743 ; sram_test_fangxin:inst|rd_data[7]  ; sram_test_fangxin:inst|led_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.034      ;
; 0.763 ; sram_test_fangxin:inst|j[3]        ; sram_test_fangxin:inst|j[3]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sram_test_fangxin:inst|addr_r[9]   ; sram_test_fangxin:inst|addr_r[9]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; sram_test_fangxin:inst|addr_r[7]   ; sram_test_fangxin:inst|addr_r[7]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; sram_test_fangxin:inst|C1[3]       ; sram_test_fangxin:inst|C1[3]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.055      ;
; 0.764 ; sram_test_fangxin:inst|addr_r[8]   ; sram_test_fangxin:inst|addr_r[8]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sram_test_fangxin:inst|addr_r[6]   ; sram_test_fangxin:inst|addr_r[6]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sram_test_fangxin:inst|addr_r[5]   ; sram_test_fangxin:inst|addr_r[5]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sram_test_fangxin:inst|addr_r[3]   ; sram_test_fangxin:inst|addr_r[3]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sram_test_fangxin:inst|addr_r[1]   ; sram_test_fangxin:inst|addr_r[1]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sram_test_fangxin:inst|C1[1]       ; sram_test_fangxin:inst|C1[1]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.765 ; sram_test_fangxin:inst|count[3]    ; sram_test_fangxin:inst|count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sram_test_fangxin:inst|addr_r[4]   ; sram_test_fangxin:inst|addr_r[4]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sram_test_fangxin:inst|C1[7]       ; sram_test_fangxin:inst|C1[7]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; sram_test_fangxin:inst|C1[2]       ; sram_test_fangxin:inst|C1[2]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.766 ; sram_test_fangxin:inst|addr_r[2]   ; sram_test_fangxin:inst|addr_r[2]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; sram_test_fangxin:inst|C1[8]       ; sram_test_fangxin:inst|C1[8]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; sram_test_fangxin:inst|C1[6]       ; sram_test_fangxin:inst|C1[6]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.772 ; sram_test_fangxin:inst|addr_r[10]  ; sram_test_fangxin:inst|addr_r[10]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.064      ;
; 0.773 ; sram_test_fangxin:inst|C2[7]       ; sram_test_fangxin:inst|C2[7]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; sram_test_fangxin:inst|C2[4]       ; sram_test_fangxin:inst|C2[4]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.774 ; sram_test_fangxin:inst|C2[6]       ; sram_test_fangxin:inst|C2[6]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.775 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.067      ;
; 0.776 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.068      ;
; 0.777 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|VGA_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.069      ;
; 0.778 ; sram_test_fangxin:inst|addr_r[11]  ; sram_test_fangxin:inst|addr_r[11]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.070      ;
; 0.780 ; sram_test_fangxin:inst|addr_r[13]  ; sram_test_fangxin:inst|addr_r[13]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.072      ;
; 0.780 ; sram_test_fangxin:inst|addr_r[12]  ; sram_test_fangxin:inst|addr_r[12]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.072      ;
; 0.781 ; sram_test_fangxin:inst|addr_r[14]  ; sram_test_fangxin:inst|addr_r[14]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.073      ;
; 0.783 ; sram_test_fangxin:inst|j[0]        ; sram_test_fangxin:inst|j[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.075      ;
; 0.784 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.076      ;
; 0.785 ; sram_test_fangxin:inst|C2[3]       ; sram_test_fangxin:inst|C2[3]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.077      ;
; 0.785 ; sram_test_fangxin:inst|C1[0]       ; sram_test_fangxin:inst|C1[0]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.076      ;
; 0.787 ; sram_test_fangxin:inst|C2[5]       ; sram_test_fangxin:inst|C2[5]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.079      ;
; 0.788 ; sram_test_fangxin:inst|addr_r[15]  ; sram_test_fangxin:inst|addr_r[15]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.080      ;
; 0.788 ; sram_test_fangxin:inst|C2[2]       ; sram_test_fangxin:inst|C2[2]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.080      ;
; 0.789 ; sram_test_fangxin:inst|addr_r[0]   ; sram_test_fangxin:inst|addr_r[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.081      ;
; 0.790 ; sram_test_fangxin:inst|C1[5]       ; sram_test_fangxin:inst|C1[5]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.081      ;
; 0.791 ; sram_test_fangxin:inst|addr_r[16]  ; sram_test_fangxin:inst|addr_r[16]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.083      ;
; 0.792 ; sram_test_fangxin:inst|C1[4]       ; sram_test_fangxin:inst|C1[4]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.083      ;
; 0.794 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.086      ;
; 0.797 ; sram_test_fangxin:inst|C2[0]       ; sram_test_fangxin:inst|C2[0]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.089      ;
; 0.797 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.089      ;
; 0.799 ; sram_test_fangxin:inst|C2[8]       ; sram_test_fangxin:inst|C2[8]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.091      ;
; 0.802 ; sram_test_fangxin:inst|C2[1]       ; sram_test_fangxin:inst|C2[1]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.094      ;
; 0.808 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.099      ;
; 0.811 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.103      ;
; 0.815 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.106      ;
; 0.818 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.110      ;
; 0.825 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.117      ;
; 0.849 ; sram_test_fangxin:inst|rd_data[6]  ; sram_test_fangxin:inst|led_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.140      ;
; 0.858 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.150      ;
; 0.861 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.153      ;
; 0.893 ; sram_test_fangxin:inst|addr_r[17]  ; sram_test_fangxin:inst|i[2]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.184      ;
; 0.898 ; sram_test_fangxin:inst|ADDR_R[0]   ; sram_test_fangxin:inst|addr_r[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.190      ;
; 0.899 ; sram_test_fangxin:inst|ADDR_R[5]   ; sram_test_fangxin:inst|addr_r[5]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.191      ;
; 0.931 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.REA0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.223      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                 ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[10]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[11]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[12]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[13]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[14]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[15]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[16]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[17]  ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[7]   ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[8]   ;
; 3.029 ; 3.249        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[9]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[0]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[2]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[5]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[6]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[0]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[2]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[6]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[7]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[8]   ;
; 3.030 ; 3.250        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[0]        ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r       ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rRGB[2]     ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[0]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[1]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[2]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[3]  ;
; 3.031 ; 3.251        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[5]  ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[1]   ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[3]   ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[4]   ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[0]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[1]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[2]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[3]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[4]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[5]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[6]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[7]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[8]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[9]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]      ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]      ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]      ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[3]    ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[4]    ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0 ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1 ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0 ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1 ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rH          ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rV          ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink      ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_wr_req ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[6]  ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[10]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[11]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[12]       ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[1]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[2]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[3]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[4]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[5]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[6]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[7]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[8]        ;
; 3.034 ; 3.254        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[9]        ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[0]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[1]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[2]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[3]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[4]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[5]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[6]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[7]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[8]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[9]       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|VGA_r       ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[10]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[11]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[12]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[13]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[14]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[15]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[16]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[17]  ;
; 3.035 ; 3.255        ; 0.220          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[9]   ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.953  ; 9.953        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 9.994  ; 9.994        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.005 ; 10.005       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.047 ; 10.047       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; 3.616 ; 3.721 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 4.639 ; 4.852 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.604 ; 4.847 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.639 ; 4.837 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.584 ; 4.838 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.548 ; 4.811 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.394 ; 4.627 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.364 ; 4.592 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.609 ; 4.852 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.981 ; 4.236 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; -2.783 ; -2.880 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; -3.145 ; -3.375 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -3.761 ; -3.990 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -3.778 ; -3.953 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -3.742 ; -3.983 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -3.707 ; -3.956 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -3.544 ; -3.752 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -3.514 ; -3.718 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -3.766 ; -3.996 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -3.145 ; -3.375 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 8.053  ; 7.613  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 8.053  ; 7.613  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 7.684  ; 7.582  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 6.391  ; 6.178  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 6.157  ; 5.897  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 7.684  ; 7.582  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 6.030  ; 5.883  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 7.165  ; 6.770  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 7.663  ; 7.546  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 6.317  ; 6.064  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 6.177  ; 5.895  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 6.194  ; 5.912  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 5.900  ; 5.692  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 6.752  ; 6.562  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 6.998  ; 6.878  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 6.463  ; 6.308  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 7.365  ; 7.081  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 6.946  ; 6.719  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 5.716  ; 5.604  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 6.585  ; 6.312  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 5.953  ; 5.764  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 7.705  ; 7.616  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.027  ; 4.920  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.012  ; 4.937  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.026  ; 4.928  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.940  ; 4.843  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 6.461  ; 6.702  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.624  ; 4.568  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.922  ; 5.761  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.705  ; 7.616  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 5.761  ; 5.951  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 11.842 ; 11.105 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 11.816 ; 11.085 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 6.934  ; 7.313  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 13.279 ; 12.683 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 6.319  ; 6.483  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 7.298 ; 6.873 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 7.298 ; 6.873 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 5.052 ; 4.941 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 5.699 ; 5.491 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 5.475 ; 5.221 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 6.999 ; 6.902 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 5.352 ; 5.208 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 6.442 ; 6.059 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 6.978 ; 6.868 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 5.632 ; 5.386 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 5.497 ; 5.224 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 5.513 ; 5.240 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 5.232 ; 5.030 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 6.047 ; 5.860 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 6.282 ; 6.164 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 5.769 ; 5.617 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 6.635 ; 6.358 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 6.233 ; 6.011 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 5.052 ; 4.941 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 5.886 ; 5.620 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 5.280 ; 5.095 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 4.007 ; 3.950 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.393 ; 4.287 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.378 ; 4.304 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.393 ; 4.296 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.306 ; 4.209 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 5.768 ; 6.001 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.007 ; 3.950 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.253 ; 5.096 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.018 ; 6.935 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 5.096 ; 5.281 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 8.481 ; 7.989 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 8.456 ; 7.970 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 6.216 ; 6.583 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 9.919 ; 9.568 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 5.626 ; 5.787 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 6.005 ; 5.866 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 6.005 ; 5.866 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 6.704 ; 6.565 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 6.746 ; 6.607 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 6.648 ; 6.507 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 6.373 ; 6.234 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 6.373 ; 6.234 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.716 ; 7.696 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.347 ; 5.208 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.347 ; 5.208 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 6.018 ; 5.879 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 6.057 ; 5.918 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.960 ; 5.819 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.700 ; 5.561 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.700 ; 5.561 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.044 ; 7.024 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.739     ; 5.878     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.739     ; 5.878     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 6.389     ; 6.528     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 6.429     ; 6.568     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 6.329     ; 6.470     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 6.078     ; 6.217     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 6.078     ; 6.217     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.548     ; 7.568     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.086     ; 5.225     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.086     ; 5.225     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.709     ; 5.848     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.748     ; 5.887     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.648     ; 5.789     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.411     ; 5.550     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.411     ; 5.550     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.882     ; 6.902     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 125.71 MHz ; 125.71 MHz      ; inst5|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; -1.289 ; -8.514        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.403 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 3.030 ; 0.000         ;
; CLOCK                                             ; 9.943 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+--------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.289 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.878      ;
; -1.250 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.839      ;
; -1.163 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.752      ;
; -1.124 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.713      ;
; -0.991 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.580      ;
; -0.952 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.541      ;
; -0.945 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.534      ;
; -0.924 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.526      ;
; -0.906 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.495      ;
; -0.885 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.487      ;
; -0.878 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.480      ;
; -0.857 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.459      ;
; -0.839 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.441      ;
; -0.819 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.408      ;
; -0.818 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.420      ;
; -0.804 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.393      ;
; -0.798 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.400      ;
; -0.788 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.377      ;
; -0.780 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.369      ;
; -0.765 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.354      ;
; -0.759 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.361      ;
; -0.758 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.360      ;
; -0.752 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.354      ;
; -0.749 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.338      ;
; -0.731 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.333      ;
; -0.719 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.321      ;
; -0.717 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.319      ;
; -0.713 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.315      ;
; -0.692 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.294      ;
; -0.686 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.288      ;
; -0.678 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.280      ;
; -0.678 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.267      ;
; -0.647 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.249      ;
; -0.647 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.236      ;
; -0.639 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.228      ;
; -0.632 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.234      ;
; -0.625 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.227      ;
; -0.623 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.225      ;
; -0.608 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.197      ;
; -0.602 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.204      ;
; -0.593 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.195      ;
; -0.591 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.193      ;
; -0.591 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.193      ;
; -0.586 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.188      ;
; -0.584 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.186      ;
; -0.580 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.182      ;
; -0.563 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.165      ;
; -0.560 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.162      ;
; -0.552 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.154      ;
; -0.552 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.154      ;
; -0.541 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.143      ;
; -0.535 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.137      ;
; -0.521 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.123      ;
; -0.499 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.101      ;
; -0.497 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.099      ;
; -0.496 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.098      ;
; -0.482 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.071      ;
; -0.465 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.067      ;
; -0.460 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.062      ;
; -0.460 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.062      ;
; -0.458 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.060      ;
; -0.444 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.033      ;
; -0.443 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 7.032      ;
; -0.426 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.028      ;
; -0.421 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.023      ;
; -0.405 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 6.994      ;
; -0.399 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 7.001      ;
; -0.395 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.997      ;
; -0.388 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.990      ;
; -0.377 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.979      ;
; -0.360 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.962      ;
; -0.356 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.958      ;
; -0.349 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.951      ;
; -0.338 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.940      ;
; -0.332 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.934      ;
; -0.327 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.929      ;
; -0.301 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.903      ;
; -0.293 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.895      ;
; -0.288 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.890      ;
; -0.279 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 6.868      ;
; -0.265 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.867      ;
; -0.262 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.864      ;
; -0.257 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.859      ;
; -0.240 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 6.829      ;
; -0.226 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.828      ;
; -0.218 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.820      ;
; -0.208 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 6.797      ;
; -0.192 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.794      ;
; -0.185 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.787      ;
; -0.153 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.755      ;
; -0.146 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.748      ;
; -0.124 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.726      ;
; -0.098 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.700      ;
; -0.085 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.687      ;
; -0.062 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.664      ;
; -0.059 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.661      ;
; -0.023 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.625      ;
; 0.041  ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[8]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 6.548      ;
; 0.136  ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.079     ; 6.453      ;
; 0.181  ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.066     ; 6.421      ;
+--------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.403 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|j[2]        ; sram_test_fangxin:inst|j[2]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|VGA_r       ; sram_test_fangxin:inst|VGA_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|wr_data[6]  ; sram_test_fangxin:inst|wr_data[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sram_wr_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.403 ; sram_test_fangxin:inst|rH          ; sram_test_fangxin:inst|rH          ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|j[0]        ; sram_test_fangxin:inst|j[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|j[1]        ; sram_test_fangxin:inst|j[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[0]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|rV          ; sram_test_fangxin:inst|rV          ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.404 ; sram_test_fangxin:inst|isRectangle ; sram_test_fangxin:inst|isRectangle ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.669      ;
; 0.418 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.684      ;
; 0.470 ; sram_test_fangxin:inst|j[4]        ; sram_test_fangxin:inst|j[4]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.470 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|cstate.IDLE ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.736      ;
; 0.471 ; sram_test_fangxin:inst|count[4]    ; sram_test_fangxin:inst|count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.737      ;
; 0.472 ; sram_test_fangxin:inst|C1[9]       ; sram_test_fangxin:inst|C1[9]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.737      ;
; 0.472 ; sram_test_fangxin:inst|x[4]        ; sram_test_fangxin:inst|ADDR_R[4]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; sram_test_fangxin:inst|x[3]        ; sram_test_fangxin:inst|ADDR_R[3]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.472 ; sram_test_fangxin:inst|x[0]        ; sram_test_fangxin:inst|ADDR_R[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.738      ;
; 0.474 ; sram_test_fangxin:inst|x[1]        ; sram_test_fangxin:inst|ADDR_R[1]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.740      ;
; 0.479 ; sram_test_fangxin:inst|addr_r[17]  ; sram_test_fangxin:inst|addr_r[17]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.745      ;
; 0.479 ; sram_test_fangxin:inst|C2[9]       ; sram_test_fangxin:inst|C2[9]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.744      ;
; 0.480 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.746      ;
; 0.485 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[1]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.750      ;
; 0.486 ; sram_test_fangxin:inst|j[1]        ; sram_test_fangxin:inst|j[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.751      ;
; 0.502 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.768      ;
; 0.503 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.769      ;
; 0.506 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.772      ;
; 0.508 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.774      ;
; 0.527 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.793      ;
; 0.530 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.796      ;
; 0.551 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.817      ;
; 0.563 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.829      ;
; 0.610 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.876      ;
; 0.611 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.877      ;
; 0.691 ; sram_test_fangxin:inst|rd_data[7]  ; sram_test_fangxin:inst|led_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.956      ;
; 0.708 ; sram_test_fangxin:inst|addr_r[8]   ; sram_test_fangxin:inst|addr_r[8]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.974      ;
; 0.709 ; sram_test_fangxin:inst|C1[3]       ; sram_test_fangxin:inst|C1[3]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.974      ;
; 0.709 ; sram_test_fangxin:inst|addr_r[9]   ; sram_test_fangxin:inst|addr_r[9]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; sram_test_fangxin:inst|addr_r[7]   ; sram_test_fangxin:inst|addr_r[7]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; sram_test_fangxin:inst|addr_r[6]   ; sram_test_fangxin:inst|addr_r[6]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.709 ; sram_test_fangxin:inst|addr_r[4]   ; sram_test_fangxin:inst|addr_r[4]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.975      ;
; 0.710 ; sram_test_fangxin:inst|C1[2]       ; sram_test_fangxin:inst|C1[2]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.975      ;
; 0.710 ; sram_test_fangxin:inst|addr_r[5]   ; sram_test_fangxin:inst|addr_r[5]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; sram_test_fangxin:inst|addr_r[3]   ; sram_test_fangxin:inst|addr_r[3]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.710 ; sram_test_fangxin:inst|addr_r[1]   ; sram_test_fangxin:inst|addr_r[1]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.976      ;
; 0.711 ; sram_test_fangxin:inst|C1[8]       ; sram_test_fangxin:inst|C1[8]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; sram_test_fangxin:inst|C1[1]       ; sram_test_fangxin:inst|C1[1]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.976      ;
; 0.711 ; sram_test_fangxin:inst|count[3]    ; sram_test_fangxin:inst|count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.977      ;
; 0.712 ; sram_test_fangxin:inst|C1[7]       ; sram_test_fangxin:inst|C1[7]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.977      ;
; 0.713 ; sram_test_fangxin:inst|addr_r[2]   ; sram_test_fangxin:inst|addr_r[2]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.979      ;
; 0.715 ; sram_test_fangxin:inst|j[3]        ; sram_test_fangxin:inst|j[3]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.981      ;
; 0.715 ; sram_test_fangxin:inst|C1[6]       ; sram_test_fangxin:inst|C1[6]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.980      ;
; 0.716 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.982      ;
; 0.718 ; sram_test_fangxin:inst|C2[6]       ; sram_test_fangxin:inst|C2[6]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.983      ;
; 0.718 ; sram_test_fangxin:inst|addr_r[10]  ; sram_test_fangxin:inst|addr_r[10]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.984      ;
; 0.720 ; sram_test_fangxin:inst|C2[7]       ; sram_test_fangxin:inst|C2[7]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.985      ;
; 0.720 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.986      ;
; 0.721 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|VGA_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.987      ;
; 0.722 ; sram_test_fangxin:inst|C2[4]       ; sram_test_fangxin:inst|C2[4]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.987      ;
; 0.724 ; sram_test_fangxin:inst|addr_r[11]  ; sram_test_fangxin:inst|addr_r[11]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.990      ;
; 0.724 ; sram_test_fangxin:inst|addr_r[12]  ; sram_test_fangxin:inst|addr_r[12]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.990      ;
; 0.725 ; sram_test_fangxin:inst|addr_r[14]  ; sram_test_fangxin:inst|addr_r[14]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.991      ;
; 0.725 ; sram_test_fangxin:inst|addr_r[13]  ; sram_test_fangxin:inst|addr_r[13]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.991      ;
; 0.730 ; sram_test_fangxin:inst|j[0]        ; sram_test_fangxin:inst|j[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.995      ;
; 0.730 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.996      ;
; 0.731 ; sram_test_fangxin:inst|addr_r[15]  ; sram_test_fangxin:inst|addr_r[15]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.997      ;
; 0.731 ; sram_test_fangxin:inst|C2[5]       ; sram_test_fangxin:inst|C2[5]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.996      ;
; 0.731 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 0.997      ;
; 0.733 ; sram_test_fangxin:inst|C2[3]       ; sram_test_fangxin:inst|C2[3]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.998      ;
; 0.733 ; sram_test_fangxin:inst|C1[0]       ; sram_test_fangxin:inst|C1[0]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.998      ;
; 0.734 ; sram_test_fangxin:inst|C1[5]       ; sram_test_fangxin:inst|C1[5]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.999      ;
; 0.736 ; sram_test_fangxin:inst|C2[2]       ; sram_test_fangxin:inst|C2[2]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.001      ;
; 0.737 ; sram_test_fangxin:inst|C1[4]       ; sram_test_fangxin:inst|C1[4]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.002      ;
; 0.737 ; sram_test_fangxin:inst|addr_r[0]   ; sram_test_fangxin:inst|addr_r[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.003      ;
; 0.738 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.004      ;
; 0.739 ; sram_test_fangxin:inst|addr_r[16]  ; sram_test_fangxin:inst|addr_r[16]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.005      ;
; 0.741 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.007      ;
; 0.744 ; sram_test_fangxin:inst|C2[8]       ; sram_test_fangxin:inst|C2[8]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.009      ;
; 0.745 ; sram_test_fangxin:inst|C2[1]       ; sram_test_fangxin:inst|C2[1]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.010      ;
; 0.746 ; sram_test_fangxin:inst|C2[0]       ; sram_test_fangxin:inst|C2[0]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.011      ;
; 0.752 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.017      ;
; 0.752 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.017      ;
; 0.760 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.026      ;
; 0.767 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.033      ;
; 0.770 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.036      ;
; 0.777 ; sram_test_fangxin:inst|rd_data[6]  ; sram_test_fangxin:inst|led_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.042      ;
; 0.786 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.052      ;
; 0.811 ; sram_test_fangxin:inst|addr_r[17]  ; sram_test_fangxin:inst|i[2]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 1.076      ;
; 0.814 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.080      ;
; 0.839 ; sram_test_fangxin:inst|ADDR_R[5]   ; sram_test_fangxin:inst|addr_r[5]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.105      ;
; 0.841 ; sram_test_fangxin:inst|ADDR_R[0]   ; sram_test_fangxin:inst|addr_r[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.107      ;
; 0.849 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.REA0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.115      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[0]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[2]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[5]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[6]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[0]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[2]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[6]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[7]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[8]   ;
; 3.030 ; 3.246        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[0]        ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[10]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[11]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[12]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[13]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[14]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[15]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[16]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[17]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[7]   ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[8]   ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[9]   ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|VGA_r       ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[10]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[11]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[12]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[13]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[14]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[15]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[16]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[17]  ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[9]   ;
; 3.031 ; 3.247        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]        ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rH          ;
; 3.032 ; 3.248        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[1]   ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[3]   ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[4]   ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r       ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rRGB[2]     ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[0]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[1]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[2]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[3]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[5]  ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[10]       ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[11]       ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[12]       ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[1]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[2]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[3]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[4]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[5]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[6]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[7]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[8]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[9]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|y[0]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|y[1]        ;
; 3.033 ; 3.249        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|y[2]        ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[0]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[1]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[2]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[3]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[4]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[5]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[6]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[7]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[8]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[9]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[0]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[1]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[2]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[3]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[4]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[5]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[6]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[7]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[8]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[9]       ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]      ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]      ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]      ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[0]    ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[1]    ;
; 3.035 ; 3.251        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[2]    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.943  ; 9.943        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.976  ; 9.976        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 9.991  ; 9.991        ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.008 ; 10.008       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.024 ; 10.024       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.056 ; 10.056       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; 3.196 ; 3.419 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 4.080 ; 4.142 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.027 ; 4.138 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.080 ; 4.107 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.003 ; 4.134 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.964 ; 4.112 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 3.834 ; 3.925 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 3.805 ; 3.891 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.030 ; 4.142 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.434 ; 3.572 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; -2.449 ; -2.659 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; -2.693 ; -2.814 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -3.279 ; -3.383 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -3.314 ; -3.328 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -3.257 ; -3.380 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -3.220 ; -3.359 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -3.080 ; -3.155 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -3.051 ; -3.121 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -3.282 ; -3.387 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -2.693 ; -2.814 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 7.639  ; 6.887  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 7.639  ; 6.887  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 7.113  ; 6.827  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 5.985  ; 5.644  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 5.765  ; 5.386  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 7.113  ; 6.827  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 5.656  ; 5.359  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 6.726  ; 6.182  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 7.087  ; 6.786  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 5.887  ; 5.525  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 5.768  ; 5.365  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 5.775  ; 5.385  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 5.485  ; 5.193  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 6.341  ; 5.990  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 6.565  ; 6.275  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 6.068  ; 5.760  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 6.955  ; 6.447  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 6.551  ; 6.117  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 5.338  ; 5.128  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 6.178  ; 5.760  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 5.553  ; 5.277  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 7.116  ; 6.834  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.649  ; 4.498  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.631  ; 4.511  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.645  ; 4.505  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.594  ; 4.433  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 5.877  ; 6.262  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.258  ; 4.182  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.518  ; 5.244  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.116  ; 6.834  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 5.251  ; 5.544  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 11.285 ; 10.039 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 11.261 ; 10.020 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 6.304  ; 6.927  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 12.539 ; 11.384 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 5.773  ; 6.076  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 6.939 ; 6.215 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 6.939 ; 6.215 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 4.727 ; 4.522 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 5.347 ; 5.016 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 5.135 ; 4.769 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 6.480 ; 6.206 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 5.032 ; 4.744 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 6.057 ; 5.532 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 6.457 ; 6.169 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 5.256 ; 4.907 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 5.143 ; 4.753 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 5.150 ; 4.773 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 4.871 ; 4.589 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 5.689 ; 5.349 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 5.904 ; 5.623 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 5.428 ; 5.129 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 6.278 ; 5.787 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 5.891 ; 5.471 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 4.727 ; 4.522 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 5.533 ; 5.129 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 4.934 ; 4.665 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 3.693 ; 3.619 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.069 ; 3.921 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.051 ; 3.933 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.065 ; 3.928 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.013 ; 3.855 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 5.246 ; 5.617 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 3.693 ; 3.619 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.903 ; 4.638 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.484 ; 6.214 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 4.644 ; 4.927 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 8.037 ; 7.240 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 8.014 ; 7.222 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 5.649 ; 6.250 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 9.291 ; 8.585 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 5.140 ; 5.435 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.567 ; 5.450 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.567 ; 5.450 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 6.232 ; 6.115 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 6.275 ; 6.158 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 6.209 ; 6.063 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.919 ; 5.802 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.919 ; 5.802 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.092 ; 7.038 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.979 ; 4.862 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.979 ; 4.862 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.618 ; 5.501 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.659 ; 5.542 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.593 ; 5.447 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.318 ; 5.201 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.318 ; 5.201 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.492 ; 6.438 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 5.209     ; 5.326     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.209     ; 5.326     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.793     ; 5.910     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.825     ; 5.942     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.730     ; 5.876     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 5.512     ; 5.629     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.512     ; 5.629     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.762     ; 6.816     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 4.631     ; 4.748     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.631     ; 4.748     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.192     ; 5.309     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.223     ; 5.340     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 5.128     ; 5.274     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.922     ; 5.039     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.922     ; 5.039     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 6.173     ; 6.227     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 2.863 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.187 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; 3.117 ; 0.000         ;
; CLOCK                                             ; 9.589 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.863 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.752      ;
; 2.927 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.688      ;
; 2.931 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.684      ;
; 2.961 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.660      ;
; 2.995 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.620      ;
; 3.004 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.611      ;
; 3.025 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.596      ;
; 3.025 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.596      ;
; 3.029 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.592      ;
; 3.062 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.553      ;
; 3.066 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.555      ;
; 3.068 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.547      ;
; 3.072 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.543      ;
; 3.089 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.532      ;
; 3.093 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.528      ;
; 3.093 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.528      ;
; 3.103 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.518      ;
; 3.126 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.489      ;
; 3.127 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.494      ;
; 3.130 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.491      ;
; 3.130 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.485      ;
; 3.134 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.487      ;
; 3.136 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.479      ;
; 3.151 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.470      ;
; 3.152 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.463      ;
; 3.157 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.464      ;
; 3.167 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.454      ;
; 3.171 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.450      ;
; 3.181 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.440      ;
; 3.188 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.433      ;
; 3.191 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.430      ;
; 3.194 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.421      ;
; 3.195 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.426      ;
; 3.198 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.423      ;
; 3.201 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[17] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.420      ;
; 3.215 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.406      ;
; 3.216 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.399      ;
; 3.219 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.402      ;
; 3.235 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.386      ;
; 3.245 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.376      ;
; 3.249 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.372      ;
; 3.250 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.371      ;
; 3.252 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.369      ;
; 3.256 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.365      ;
; 3.258 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.357      ;
; 3.259 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.362      ;
; 3.265 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[16] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.356      ;
; 3.269 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[15] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.352      ;
; 3.283 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.338      ;
; 3.293 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.322      ;
; 3.313 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.308      ;
; 3.314 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.307      ;
; 3.314 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.307      ;
; 3.320 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.301      ;
; 3.322 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.293      ;
; 3.333 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[14] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.288      ;
; 3.351 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.264      ;
; 3.355 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.266      ;
; 3.356 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.265      ;
; 3.357 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.258      ;
; 3.378 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.243      ;
; 3.392 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.229      ;
; 3.399 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.216      ;
; 3.415 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.200      ;
; 3.416 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.205      ;
; 3.419 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.202      ;
; 3.420 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.201      ;
; 3.420 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.201      ;
; 3.440 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.181      ;
; 3.456 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.165      ;
; 3.457 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.158      ;
; 3.461 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.160      ;
; 3.463 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.152      ;
; 3.477 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.144      ;
; 3.480 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.141      ;
; 3.484 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.137      ;
; 3.490 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.131      ;
; 3.492 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[13] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.129      ;
; 3.498 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.123      ;
; 3.504 ; sram_test_fangxin:inst|y[0]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.111      ;
; 3.504 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.117      ;
; 3.521 ; sram_test_fangxin:inst|y[2]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 3.094      ;
; 3.522 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.099      ;
; 3.525 ; sram_test_fangxin:inst|y[3]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.096      ;
; 3.541 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.080      ;
; 3.546 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.075      ;
; 3.554 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.067      ;
; 3.556 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[12] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.065      ;
; 3.562 ; sram_test_fangxin:inst|y[6]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.059      ;
; 3.583 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.038      ;
; 3.586 ; sram_test_fangxin:inst|y[5]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.035      ;
; 3.596 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.025      ;
; 3.598 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[11] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.023      ;
; 3.602 ; sram_test_fangxin:inst|y[10] ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.019      ;
; 3.610 ; sram_test_fangxin:inst|y[8]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 3.011      ;
; 3.645 ; sram_test_fangxin:inst|y[1]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.038     ; 2.970      ;
; 3.647 ; sram_test_fangxin:inst|y[9]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 2.974      ;
; 3.660 ; sram_test_fangxin:inst|y[7]  ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 2.961      ;
; 3.662 ; sram_test_fangxin:inst|y[11] ; sram_test_fangxin:inst|ADDR_R[10] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 2.959      ;
; 3.666 ; sram_test_fangxin:inst|y[4]  ; sram_test_fangxin:inst|ADDR_R[9]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 6.666        ; -0.032     ; 2.955      ;
+-------+------------------------------+-----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                   ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                            ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.187 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[3]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|i[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|VGA_r       ; sram_test_fangxin:inst|VGA_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|wr_data[6]  ; sram_test_fangxin:inst|wr_data[6]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sram_wr_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|sram_rd_req ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|j[0]        ; sram_test_fangxin:inst|j[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|j[1]        ; sram_test_fangxin:inst|j[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|j[2]        ; sram_test_fangxin:inst|j[2]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[0]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|rH          ; sram_test_fangxin:inst|rH          ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|rV          ; sram_test_fangxin:inst|rV          ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; sram_test_fangxin:inst|isRectangle ; sram_test_fangxin:inst|isRectangle ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.194 ; sram_test_fangxin:inst|x[4]        ; sram_test_fangxin:inst|ADDR_R[4]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sram_test_fangxin:inst|x[3]        ; sram_test_fangxin:inst|ADDR_R[3]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; sram_test_fangxin:inst|x[0]        ; sram_test_fangxin:inst|ADDR_R[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.196 ; sram_test_fangxin:inst|x[1]        ; sram_test_fangxin:inst|ADDR_R[1]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.316      ;
; 0.206 ; sram_test_fangxin:inst|j[4]        ; sram_test_fangxin:inst|j[4]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; sram_test_fangxin:inst|C1[9]       ; sram_test_fangxin:inst|C1[9]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.206 ; sram_test_fangxin:inst|count[4]    ; sram_test_fangxin:inst|count[4]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.325      ;
; 0.209 ; sram_test_fangxin:inst|addr_r[17]  ; sram_test_fangxin:inst|addr_r[17]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.329      ;
; 0.209 ; sram_test_fangxin:inst|cstate.REA1 ; sram_test_fangxin:inst|cstate.IDLE ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.329      ;
; 0.210 ; sram_test_fangxin:inst|C2[9]       ; sram_test_fangxin:inst|C2[9]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.329      ;
; 0.210 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.211 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.331      ;
; 0.212 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.332      ;
; 0.212 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.332      ;
; 0.214 ; sram_test_fangxin:inst|sram_wr_req ; sram_test_fangxin:inst|cstate.WRT0 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.334      ;
; 0.214 ; sram_test_fangxin:inst|j[1]        ; sram_test_fangxin:inst|j[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.333      ;
; 0.217 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[1]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.336      ;
; 0.225 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[0]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.345      ;
; 0.227 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.347      ;
; 0.242 ; sram_test_fangxin:inst|i[1]        ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.362      ;
; 0.248 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|i[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.368      ;
; 0.260 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.380      ;
; 0.261 ; sram_test_fangxin:inst|cstate.WRT0 ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.381      ;
; 0.297 ; sram_test_fangxin:inst|rd_data[7]  ; sram_test_fangxin:inst|led_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.304 ; sram_test_fangxin:inst|cstate.REA0 ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sram_test_fangxin:inst|addr_r[9]   ; sram_test_fangxin:inst|addr_r[9]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sram_test_fangxin:inst|C1[3]       ; sram_test_fangxin:inst|C1[3]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sram_test_fangxin:inst|addr_r[8]   ; sram_test_fangxin:inst|addr_r[8]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sram_test_fangxin:inst|addr_r[7]   ; sram_test_fangxin:inst|addr_r[7]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; sram_test_fangxin:inst|addr_r[6]   ; sram_test_fangxin:inst|addr_r[6]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; sram_test_fangxin:inst|C1[8]       ; sram_test_fangxin:inst|C1[8]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sram_test_fangxin:inst|C1[2]       ; sram_test_fangxin:inst|C1[2]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sram_test_fangxin:inst|C1[1]       ; sram_test_fangxin:inst|C1[1]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sram_test_fangxin:inst|addr_r[5]   ; sram_test_fangxin:inst|addr_r[5]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sram_test_fangxin:inst|addr_r[4]   ; sram_test_fangxin:inst|addr_r[4]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sram_test_fangxin:inst|addr_r[3]   ; sram_test_fangxin:inst|addr_r[3]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; sram_test_fangxin:inst|addr_r[1]   ; sram_test_fangxin:inst|addr_r[1]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; sram_test_fangxin:inst|C1[7]       ; sram_test_fangxin:inst|C1[7]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sram_test_fangxin:inst|count[3]    ; sram_test_fangxin:inst|count[3]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; sram_test_fangxin:inst|addr_r[2]   ; sram_test_fangxin:inst|addr_r[2]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; sram_test_fangxin:inst|C1[6]       ; sram_test_fangxin:inst|C1[6]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.310 ; sram_test_fangxin:inst|j[3]        ; sram_test_fangxin:inst|j[3]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.429      ;
; 0.310 ; sram_test_fangxin:inst|addr_r[10]  ; sram_test_fangxin:inst|addr_r[10]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; sram_test_fangxin:inst|C2[6]       ; sram_test_fangxin:inst|C2[6]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; sram_test_fangxin:inst|C2[7]       ; sram_test_fangxin:inst|C2[7]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.431      ;
; 0.312 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|VGA_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; sram_test_fangxin:inst|cnt[0]      ; sram_test_fangxin:inst|cnt[1]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; sram_test_fangxin:inst|C2[4]       ; sram_test_fangxin:inst|C2[4]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.432      ;
; 0.313 ; sram_test_fangxin:inst|C1[0]       ; sram_test_fangxin:inst|C1[0]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.432      ;
; 0.314 ; sram_test_fangxin:inst|addr_r[11]  ; sram_test_fangxin:inst|addr_r[11]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; sram_test_fangxin:inst|addr_r[14]  ; sram_test_fangxin:inst|addr_r[14]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; sram_test_fangxin:inst|addr_r[12]  ; sram_test_fangxin:inst|addr_r[12]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; sram_test_fangxin:inst|addr_r[13]  ; sram_test_fangxin:inst|addr_r[13]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; sram_test_fangxin:inst|j[0]        ; sram_test_fangxin:inst|j[1]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; sram_test_fangxin:inst|C2[5]       ; sram_test_fangxin:inst|C2[5]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
; 0.319 ; sram_test_fangxin:inst|addr_r[15]  ; sram_test_fangxin:inst|addr_r[15]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; sram_test_fangxin:inst|C1[5]       ; sram_test_fangxin:inst|C1[5]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; sram_test_fangxin:inst|addr_r[0]   ; sram_test_fangxin:inst|addr_r[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.438      ;
; 0.319 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.320 ; sram_test_fangxin:inst|C2[3]       ; sram_test_fangxin:inst|C2[3]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.320 ; sram_test_fangxin:inst|C1[4]       ; sram_test_fangxin:inst|C1[4]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.320 ; sram_test_fangxin:inst|C2[0]       ; sram_test_fangxin:inst|C2[0]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.439      ;
; 0.321 ; sram_test_fangxin:inst|C2[2]       ; sram_test_fangxin:inst|C2[2]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.440      ;
; 0.322 ; sram_test_fangxin:inst|addr_r[16]  ; sram_test_fangxin:inst|addr_r[16]  ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.442      ;
; 0.324 ; sram_test_fangxin:inst|C2[8]       ; sram_test_fangxin:inst|C2[8]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.443      ;
; 0.324 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|cnt[2]      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.444      ;
; 0.325 ; sram_test_fangxin:inst|C2[1]       ; sram_test_fangxin:inst|C2[1]       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.444      ;
; 0.326 ; sram_test_fangxin:inst|count[0]    ; sram_test_fangxin:inst|count[2]    ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.445      ;
; 0.326 ; sram_test_fangxin:inst|cnt[2]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.446      ;
; 0.327 ; sram_test_fangxin:inst|i[3]        ; sram_test_fangxin:inst|i[0]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.446      ;
; 0.327 ; sram_test_fangxin:inst|cstate.WRT1 ; sram_test_fangxin:inst|cstate.IDLE ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.447      ;
; 0.332 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.WRT1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.452      ;
; 0.335 ; sram_test_fangxin:inst|ADDR_R[0]   ; sram_test_fangxin:inst|addr_r[0]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.454      ;
; 0.336 ; sram_test_fangxin:inst|cstate.IDLE ; sram_test_fangxin:inst|sdlink      ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.456      ;
; 0.336 ; sram_test_fangxin:inst|cnt[1]      ; sram_test_fangxin:inst|cstate.REA1 ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.456      ;
; 0.337 ; sram_test_fangxin:inst|ADDR_R[5]   ; sram_test_fangxin:inst|addr_r[5]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.456      ;
; 0.342 ; sram_test_fangxin:inst|addr_r[17]  ; sram_test_fangxin:inst|i[2]        ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.461      ;
; 0.349 ; sram_test_fangxin:inst|ADDR_R[2]   ; sram_test_fangxin:inst|addr_r[2]   ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.468      ;
; 0.352 ; sram_test_fangxin:inst|rd_data[6]  ; sram_test_fangxin:inst|led_r       ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.471      ;
; 0.359 ; sram_test_fangxin:inst|i[0]        ; sram_test_fangxin:inst|sram_rd_req ; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.479      ;
+-------+------------------------------------+------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst5|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                             ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[10]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[11]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[12]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[13]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[14]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[15]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[16]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[17]  ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[7]   ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[8]   ;
; 3.117 ; 3.333        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[9]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[0]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[2]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[5]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[6]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[0]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[1]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[2]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[3]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[4]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[5]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[6]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[7]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[8]   ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|led_r       ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rRGB[2]     ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[0]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[1]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[2]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[3]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[4]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[5]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[6]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rd_data[7]  ;
; 3.118 ; 3.334        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|x[0]        ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[0]  ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[1]  ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[2]  ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[3]  ;
; 3.119 ; 3.335        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|wr_data[5]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[1]   ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[3]   ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|ADDR_R[4]   ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[0]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[1]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[2]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[3]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[4]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[5]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[6]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[7]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[8]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C1[9]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[0]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[1]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[2]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[3]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[4]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[5]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[6]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[7]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[8]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|C2[9]       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|VGA_r       ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[10]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[11]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[12]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[13]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[14]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[15]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[16]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[17]  ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|addr_r[9]   ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[0]      ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[1]      ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cnt[2]      ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[0]    ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[1]    ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[2]    ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[3]    ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|count[4]    ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.IDLE ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA0 ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.REA1 ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT0 ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|cstate.WRT1 ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[0]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[1]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[2]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|i[3]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|isRectangle ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|j[0]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|j[1]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|j[2]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|j[3]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|j[4]        ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rH          ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|rV          ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sdlink      ;
; 3.120 ; 3.336        ; 0.216          ; High Pulse Width ; inst5|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; sram_test_fangxin:inst|sram_rd_req ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+
; 9.589  ; 9.589        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.589  ; 9.589        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 9.632  ; 9.632        ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK ; Rise       ; CLOCK~input|i                                               ;
; 10.367 ; 10.367       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; CLOCK~input|o                                               ;
; 10.408 ; 10.408       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.408 ; 10.408       ; 0.000          ; High Pulse Width ; CLOCK ; Rise       ; inst5|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK ; Rise       ; CLOCK                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; 1.787 ; 2.048 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 2.233 ; 2.820 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.214 ; 2.788 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.233 ; 2.820 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.223 ; 2.794 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.211 ; 2.779 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.151 ; 2.727 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.125 ; 2.700 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.214 ; 2.787 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 1.950 ; 2.503 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; -1.403 ; -1.672 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; -1.563 ; -2.103 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -1.822 ; -2.390 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -1.835 ; -2.409 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -1.831 ; -2.396 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -1.819 ; -2.381 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -1.757 ; -2.320 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -1.732 ; -2.294 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -1.822 ; -2.389 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -1.563 ; -2.103 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 3.561 ; 3.734 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 3.561 ; 3.734 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 3.687 ; 3.895 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 2.849 ; 2.975 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 2.718 ; 2.812 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 3.687 ; 3.895 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 2.693 ; 2.826 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 3.140 ; 3.264 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 3.661 ; 3.887 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 2.844 ; 2.934 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 2.766 ; 2.830 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 2.770 ; 2.841 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 2.678 ; 2.734 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 3.003 ; 3.158 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 3.146 ; 3.346 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 2.882 ; 3.021 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 3.250 ; 3.430 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 3.089 ; 3.242 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 2.574 ; 2.671 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 2.920 ; 3.036 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 2.673 ; 2.766 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 3.656 ; 3.908 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.319 ; 2.347 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.321 ; 2.355 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.331 ; 2.357 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.233 ; 2.301 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 3.154 ; 3.040 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.157 ; 2.167 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.694 ; 2.772 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.656 ; 3.908 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 2.784 ; 2.710 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 5.081 ; 5.462 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 5.071 ; 5.449 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 3.352 ; 3.192 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 6.013 ; 6.496 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 3.057 ; 2.905 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 3.218 ; 3.383 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 3.218 ; 3.383 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 2.262 ; 2.355 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 2.526 ; 2.647 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 2.401 ; 2.490 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 3.368 ; 3.571 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 2.381 ; 2.508 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 2.806 ; 2.924 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 3.346 ; 3.569 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 2.529 ; 2.614 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 2.454 ; 2.515 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 2.458 ; 2.525 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 2.370 ; 2.422 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 2.674 ; 2.821 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 2.811 ; 3.002 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 2.558 ; 2.691 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 2.911 ; 3.083 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 2.757 ; 2.903 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 2.262 ; 2.355 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 2.594 ; 2.705 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 2.357 ; 2.446 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 1.870 ; 1.878 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.024 ; 2.051 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.027 ; 2.059 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.038 ; 2.061 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.939 ; 2.005 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.826 ; 2.717 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 1.870 ; 1.878 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.385 ; 2.458 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.341 ; 3.587 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 2.470 ; 2.400 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 3.671 ; 3.900 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 3.662 ; 3.887 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 3.008 ; 2.855 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 4.604 ; 4.934 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 2.725 ; 2.580 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                       ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.758 ; 2.698 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.758 ; 2.698 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 3.065 ; 3.005 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 3.078 ; 3.018 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.982 ; 2.956 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.918 ; 2.858 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.918 ; 2.858 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.733 ; 3.816 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.452 ; 2.392 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.452 ; 2.392 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.747 ; 2.687 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.759 ; 2.699 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.663 ; 2.637 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.606 ; 2.546 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.606 ; 2.546 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.421 ; 3.504 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                              ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.799     ; 2.859     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.799     ; 2.859     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 3.142     ; 3.202     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 3.159     ; 3.219     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 3.097     ; 3.123     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.976     ; 3.036     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.976     ; 3.036     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.934     ; 3.851     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                      ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+
; SRAM_DB[*]  ; CLOCK      ; 2.489     ; 2.549     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.489     ; 2.549     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.819     ; 2.879     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.835     ; 2.895     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 2.773     ; 2.799     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 2.659     ; 2.719     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.659     ; 2.719     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.618     ; 3.535     ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -1.931  ; 0.187 ; N/A      ; N/A     ; 3.029               ;
;  CLOCK                                             ; N/A     ; N/A   ; N/A      ; N/A     ; 9.589               ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; -1.931  ; 0.187 ; N/A      ; N/A     ; 3.029               ;
; Design-wide TNS                                    ; -14.37  ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK                                             ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst5|altpll_component|auto_generated|pll1|clk[0] ; -14.370 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; 3.616 ; 3.721 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 4.639 ; 4.852 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 4.604 ; 4.847 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 4.639 ; 4.837 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 4.584 ; 4.838 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.548 ; 4.811 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 4.394 ; 4.627 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.364 ; 4.592 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 4.609 ; 4.852 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.981 ; 4.236 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                  ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; RESET       ; CLOCK      ; -1.403 ; -1.672 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; -1.563 ; -2.103 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; -1.822 ; -2.390 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; -1.835 ; -2.409 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; -1.831 ; -2.396 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; -1.819 ; -2.381 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; -1.757 ; -2.320 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; -1.732 ; -2.294 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; -1.822 ; -2.389 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; -1.563 ; -2.103 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 8.053  ; 7.613  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 8.053  ; 7.613  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 7.684  ; 7.582  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 6.391  ; 6.178  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 6.157  ; 5.897  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 7.684  ; 7.582  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 6.030  ; 5.883  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 7.165  ; 6.770  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 7.663  ; 7.546  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 6.317  ; 6.064  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 6.177  ; 5.895  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 6.194  ; 5.912  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 5.900  ; 5.692  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 6.752  ; 6.562  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 6.998  ; 6.878  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 6.463  ; 6.308  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 7.365  ; 7.081  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 6.946  ; 6.719  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 5.716  ; 5.604  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 6.585  ; 6.312  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 5.953  ; 5.764  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 7.705  ; 7.616  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 5.027  ; 4.920  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 5.012  ; 4.937  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 5.026  ; 4.928  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 4.940  ; 4.843  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 6.461  ; 6.702  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 4.624  ; 4.568  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 5.922  ; 5.761  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 7.705  ; 7.616  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 5.761  ; 5.951  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 11.842 ; 11.105 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 11.816 ; 11.085 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 6.934  ; 7.313  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 13.279 ; 12.683 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 6.319  ; 6.483  ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+--------+--------+------------+---------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+
; LED[*]      ; CLOCK      ; 3.218 ; 3.383 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  LED[2]     ; CLOCK      ; 3.218 ; 3.383 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_A[*]   ; CLOCK      ; 2.262 ; 2.355 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[0]  ; CLOCK      ; 2.526 ; 2.647 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[1]  ; CLOCK      ; 2.401 ; 2.490 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[2]  ; CLOCK      ; 3.368 ; 3.571 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[3]  ; CLOCK      ; 2.381 ; 2.508 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[4]  ; CLOCK      ; 2.806 ; 2.924 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[5]  ; CLOCK      ; 3.346 ; 3.569 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[6]  ; CLOCK      ; 2.529 ; 2.614 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[7]  ; CLOCK      ; 2.454 ; 2.515 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[8]  ; CLOCK      ; 2.458 ; 2.525 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[9]  ; CLOCK      ; 2.370 ; 2.422 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[10] ; CLOCK      ; 2.674 ; 2.821 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[11] ; CLOCK      ; 2.811 ; 3.002 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[12] ; CLOCK      ; 2.558 ; 2.691 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[13] ; CLOCK      ; 2.911 ; 3.083 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[14] ; CLOCK      ; 2.757 ; 2.903 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[15] ; CLOCK      ; 2.262 ; 2.355 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[16] ; CLOCK      ; 2.594 ; 2.705 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_A[17] ; CLOCK      ; 2.357 ; 2.446 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_DB[*]  ; CLOCK      ; 1.870 ; 1.878 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[0] ; CLOCK      ; 2.024 ; 2.051 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[1] ; CLOCK      ; 2.027 ; 2.059 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[2] ; CLOCK      ; 2.038 ; 2.061 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[3] ; CLOCK      ; 1.939 ; 2.005 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[4] ; CLOCK      ; 2.826 ; 2.717 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[5] ; CLOCK      ; 1.870 ; 1.878 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[6] ; CLOCK      ; 2.385 ; 2.458 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
;  SRAM_DB[7] ; CLOCK      ; 3.341 ; 3.587 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; SRAM_WE     ; CLOCK      ; 2.470 ; 2.400 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_B       ; CLOCK      ; 3.671 ; 3.900 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_G       ; CLOCK      ; 3.662 ; 3.887 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_HS      ; CLOCK      ; 3.008 ; 2.855 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_R       ; CLOCK      ; 4.604 ; 4.934 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
; VGA_VS      ; CLOCK      ; 2.725 ; 2.580 ; Rise       ; inst5|altpll_component|auto_generated|pll1|clk[0] ;
+-------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin        ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; SRAM_WE    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_HS     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_VS     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_R      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_G      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGA_B      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[17] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[16] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[15] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[14] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_A[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SRAM_DB[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+---------------------------------------------------------------+
; Input Transition Times                                        ;
+------------+--------------+-----------------+-----------------+
; Pin        ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+------------+--------------+-----------------+-----------------+
; SRAM_DB[7] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[6] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[5] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[4] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[3] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SRAM_DB[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; VGA_G      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_A[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.33 V              ; -0.00402 V          ; 0.17 V                               ; 0.066 V                              ; 3.12e-09 s                  ; 2.97e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.33 V             ; -0.00402 V         ; 0.17 V                              ; 0.066 V                             ; 3.12e-09 s                 ; 2.97e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.86e-09 V                   ; 2.37 V              ; -0.0148 V           ; 0.107 V                              ; 0.037 V                              ; 4.37e-10 s                  ; 4.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.86e-09 V                  ; 2.37 V             ; -0.0148 V          ; 0.107 V                             ; 0.037 V                             ; 4.37e-10 s                 ; 4.02e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.33 V              ; -0.00386 V          ; 0.159 V                              ; 0.063 V                              ; 3.32e-09 s                  ; 3.1e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.33 V             ; -0.00386 V         ; 0.159 V                             ; 0.063 V                             ; 3.32e-09 s                 ; 3.1e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_DB[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.36 V              ; -0.0133 V           ; 0.215 V                              ; 0.046 V                              ; 5.28e-10 s                  ; 5.48e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.36 V             ; -0.0133 V          ; 0.215 V                             ; 0.046 V                             ; 5.28e-10 s                 ; 5.48e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.13e-09 V                   ; 2.35 V              ; -0.0129 V           ; 0.191 V                              ; 0.049 V                              ; 7.21e-10 s                  ; 7.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.13e-09 V                  ; 2.35 V             ; -0.0129 V          ; 0.191 V                             ; 0.049 V                             ; 7.21e-10 s                 ; 7.09e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; VGA_G      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_A[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.33 V              ; -0.00197 V          ; 0.075 V                              ; 0.051 V                              ; 3.78e-09 s                  ; 3.6e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.33 V             ; -0.00197 V         ; 0.075 V                             ; 0.051 V                             ; 3.78e-09 s                 ; 3.6e-09 s                  ; Yes                       ; Yes                       ;
; SRAM_A[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.89e-07 V                   ; 2.35 V              ; -0.000666 V         ; 0.058 V                              ; 0.002 V                              ; 4.86e-10 s                  ; 4.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.89e-07 V                  ; 2.35 V             ; -0.000666 V        ; 0.058 V                             ; 0.002 V                             ; 4.86e-10 s                 ; 4.98e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.33 V              ; -0.00196 V          ; 0.092 V                              ; 0.052 V                              ; 3.98e-09 s                  ; 3.76e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.33 V             ; -0.00196 V         ; 0.092 V                             ; 0.052 V                             ; 3.98e-09 s                 ; 3.76e-09 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00607 V          ; 0.064 V                              ; 0.017 V                              ; 6.9e-10 s                   ; 6.78e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00607 V         ; 0.064 V                             ; 0.017 V                             ; 6.9e-10 s                  ; 6.78e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-07 V                   ; 2.34 V              ; -0.00547 V          ; 0.075 V                              ; 0.023 V                              ; 9.12e-10 s                  ; 8.83e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-07 V                  ; 2.34 V             ; -0.00547 V         ; 0.075 V                             ; 0.023 V                             ; 9.12e-10 s                 ; 8.83e-10 s                 ; Yes                       ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin        ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SRAM_WE    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_HS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_VS     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_R      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; VGA_G      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; VGA_B      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; LED[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[17] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[16] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[15] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[14] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_A[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_A[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; SRAM_A[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_A[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; SRAM_DB[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; SRAM_DB[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0386 V           ; 0.161 V                              ; 0.078 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0386 V          ; 0.161 V                             ; 0.078 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; SRAM_DB[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; SRAM_DB[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
+------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 15833    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst5|altpll_component|auto_generated|pll1|clk[0] ; inst5|altpll_component|auto_generated|pll1|clk[0] ; 15833    ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 134   ; 134  ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 43    ; 43   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Apr 14 21:24:43 2014
Info: Command: quartus_sta SRAM_VGA -c SRAM_VGA
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'SRAM_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK CLOCK
    Info: create_generated_clock -source {inst5|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {inst5|altpll_component|auto_generated|pll1|clk[0]} {inst5|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.931
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.931       -14.370 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.454
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.454         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.029
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.029         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.931         0.000 CLOCK 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.289
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.289        -8.514 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.403
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.403         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.030
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.030         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.943         0.000 CLOCK 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {inst5|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
Info: Worst-case setup slack is 2.863
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.863         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.187
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.187         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is 3.117
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.117         0.000 inst5|altpll_component|auto_generated|pll1|clk[0] 
    Info:     9.589         0.000 CLOCK 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 280 megabytes
    Info: Processing ended: Mon Apr 14 21:24:49 2014
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:05


