{"hands_on_practices": [{"introduction": "我们如何系统地测试一个数字电路？答案是从其最基本的构建模块——逻辑门——开始。本练习将指导您使用行业标准的单一固定型故障（single stuck-at fault）模型，为基本的与非门构建一个高效的测试集。通过这个过程，您将掌握故障激励（fault excitation）和故障传播（fault propagation）的核心原则，这是设计有效测试策略的基础。[@problem_id:1934760]", "problem": "在一个半导体制造工厂，一位质量保证工程师的任务是为一批包含大量简单2输入与门的芯片开发一个测试程序。目标是创建尽可能高效的测试。为此，工程师必须基于广泛使用的单固定型故障模型，找到能够保证检测到门内任何单一故障的最小输入模式集。\n\n考虑一个2输入与门，其输入标记为A和B，输出标记为Y。该门的功能是 Y = A AND B。根据单固定型故障模型，故障可能发生在任何输入（A, B）或输出（Y）上，导致该线路永久“固定”在逻辑0（固定为0）或逻辑1（固定为1）。\n\n“测试向量”是输入值（A, B）的特定组合。如果对于每个可能的单固定型故障，测试向量集中至少有一个向量能在Y处产生与无故障门不同的输出，那么该测试向量集就实现了100%的故障覆盖率。\n\n以下哪个选项代表了为实现2输入与门100%单固定型故障覆盖率所需的最小测试向量集，表示为 (A, B) 对？\n\nA. {(0, 0), (1, 1)}\n\nB. {(0, 1), (1, 0)}\n\nC. {(0, 1), (1, 0), (1, 1)}\n\nD. {(0, 0), (0, 1), (1, 0)}\n\nE. {(0, 0), (0, 1), (1, 0), (1, 1)}", "solution": "设2输入与门实现的布尔函数为\n$$Y = A B.$$\n在单固定型故障模型下，一个测试向量 $(A,B)$ 能检测到一个故障，如果它能激励该故障（使无故障时故障线路上的值与固定值相反）并将产生的错误传播到主输出，使得\n$$Y_{\\text{good}}(A,B) \\neq Y_{\\text{faulty}}(A,B).$$\n\n枚举并推导所有单固定型故障的检测向量：\n\n- 故障 $A$ 固定为 $0$：\n  通过设置 $A=1$ 来激励。为了通过与门传播，通过设置 $B=1$ 使输出依赖于 $A$，这样 $Y = A\\cdot 1 = A$。\n  计算：\n  $$Y_{\\text{good}} = 1\\cdot 1 = 1,\\quad Y_{\\text{faulty}} = 0\\cdot 1 = 0.$$\n  由 $(1,1)$ 检测到。\n\n- 故障 $B$ 固定为 $0$：\n  对称地，设置 $B=1$ 和 $A=1$ 使 $Y$ 对 $B$ 敏感：\n  $$Y_{\\text{good}} = 1\\cdot 1 = 1,\\quad Y_{\\text{faulty}} = 1\\cdot 0 = 0.$$\n  由 $(1,1)$ 检测到。\n\n- 故障 $A$ 固定为 $1$：\n  通过设置 $A=0$ 来激励，并通过设置 $B=1$ 来传播，使 $Y$ 依赖于 $A$：\n  $$Y_{\\text{good}} = 0\\cdot 1 = 0,\\quad Y_{\\text{faulty}} = 1\\cdot 1 = 1.$$\n  由 $(0,1)$ 检测到。\n\n- 故障 $B$ 固定为 $1$：\n  通过设置 $B=0$ 来激励，并通过设置 $A=1$ 来传播：\n  $$Y_{\\text{good}} = 1\\cdot 0 = 0,\\quad Y_{\\text{faulty}} = 1\\cdot 1 = 1.$$\n  由 $(1,0)$ 检测到。\n\n- 故障 $Y$ 固定为 $0$：\n  在正常电路中将输出激励为 $1$，这样差异就会出现在 $Y$ 处：\n  $$Y_{\\text{good}} = 1\\cdot 1 = 1,\\quad Y_{\\text{faulty}} = 0.$$\n  由 $(1,1)$ 检测到。\n\n- 故障 $Y$ 固定为 $1$：\n  在正常电路中将输出激励为 $0$，这样差异就会出现在 $Y$ 处。任何使 $A B = 0$ 的输入都有效；特别是，\n  $$Y_{\\text{good}} = 0,\\quad Y_{\\text{faulty}} = 1.$$\n  $(0,1)$ 和 $(1,0)$ 都能检测到这个故障。\n\n综上所述，集合 $\\{(1,1),(0,1),(1,0)\\}$ 可以检测所有六种单固定型故障。\n\n最小性：\n- 任何完整的集合都必须包含 $(1,1)$ 来检测 $Y$ 固定为 $0$ 和输入固定为 $0$ 的故障，因为只有 $(1,1)$ 才能使 $Y_{\\text{good}}=1$。\n- 为了检测 $A$ 固定为 $1$，另一个输入必须是 $1$，这样与门的输出才依赖于 $A$；因此需要 $(0,1)$（B=0 的向量会阻断传播）。\n- 为了检测 $B$ 固定为 $1$，对称地需要 $(1,0)$。\n\n因此，任何100%覆盖率的集合都必须包含 $(1,1)$、$(0,1)$ 和 $(1,0)$，并且三个向量就足够了。在给出的选项中，这就是选项C。", "answer": "$$\\boxed{C}$$", "id": "1934760"}, {"introduction": "在实际的芯片测试中，资源和时间往往是有限的。如果我们无法应用所有可能的输入组合，会发生什么？这个练习探讨了一个测试集不完整的情景，以揭示某些故障是如何被“屏蔽”（masked）而无法被检测到的。通过分析一个三输入或门在有限测试向量下的行为，您将更深入地理解故障覆盖率（test coverage）的重要性以及为什么选择正确的测试向量至关重要。[@problem_id:1934725]", "problem": "在一个数字电路的质量控制过程中，一个标准的三输入或门正在被测试。该门具有由$A$、$B$和$C$表示的输入，以及一个单一输出$Z$。测试过程受到时间和资源的限制，只允许施加两个特定的输入测试向量：$(A, B, C) = (0, 0, 0)$ 和 $(A, B, C) = (1, 1, 1)$。\n\n分析考虑了单一固定型故障的可能性，即某一个输入或输出线永久性地固定在逻辑0（固定于0）或逻辑1（固定于1）。如果对于至少一个施加的测试向量，故障门的输出与无故障门的输出不同，则认为该故障“被检测到”。如果一个故障不能被任何可用的测试向量检测到，它就“未被检测到”。\n\n在此测试场景下，下列哪一个单一固定型故障将未被检测到？\n\nA. 输入$A$固定于0。\n\nB. 输入$A$固定于1。\n\nC. 输出$Z$固定于0。\n\nD. 输出$Z$固定于1。\n\nE. 输入$B$固定于1。", "solution": "设无故障的3输入或门由 $Z = A \\lor B \\lor C$ 描述。在两个可用的测试向量下，无故障的输出为：\n$$Z(0,0,0) = 0,\\quad Z(1,1,1) = 1.$$\n如果存在至少一个施加的测试向量，使得故障输出 $Z_{\\text{f}}$ 与无故障输出 $Z$ 不同，则该故障被检测到。\n\n考虑列出的每个单一固定型故障：\n\n选项A：输入$A$固定于0。对于$(A,B,C)=(0,0,0)$，强制输入为$(0,0,0)$，因此$Z_{\\text{f}}=0$，这与$Z=0$相等。对于$(A,B,C)=(1,1,1)$，强制输入变为$(0,1,1)$，且$Z_{\\text{f}}=1$，这与$Z=1$相等。由于对于两个向量，$Z_{\\text{f}}$都与$Z$相等，因此该故障未被检测到。\n\n选项B：输入$A$固定于1。对于$(0,0,0)$，强制输入为$(1,0,0)$，且$Z_{\\text{f}}=1$，而$Z=0$，因此被检测到。（对于$(1,1,1)$，两者都给出1，但故障已被检测到。）\n\n选项C：输出$Z$固定于0。对于$(0,0,0)$，$Z_{\\text{f}}=0$与$Z=0$相等。对于$(1,1,1)$，$Z_{\\text{f}}=0$而$Z=1$，因此被检测到。\n\n选项D：输出$Z$固定于1。对于$(0,0,0)$，$Z_{\\text{f}}=1$而$Z=0$，因此被检测到。（对于$(1,1,1)$，两者都给出1。）\n\n选项E：输入$B$固定于1。对于$(0,0,0)$，强制输入为$(0,1,0)$，且$Z_{\\text{f}}=1$，而$Z=0$，因此被检测到。（对于$(1,1,1)$，两者都给出1。）\n\n因此，在所列故障中，只有输入$A$固定于0的故障未被检测到。", "answer": "$$\\boxed{A}$$", "id": "1934725"}, {"introduction": "虽然固定型故障模型非常有用，但现实世界中的制造缺陷可能更为复杂。桥接故障（bridging fault），即两条独立的导线意外短路，就是一个常见的例子。分析这种故障需要一种不同的方法，我们必须对短路造成的新逻辑行为进行建模，而不是简单地假设某条线固定为0或1。这项高级练习将挑战您分析一种“线与”（wired-AND）桥接故障，并推导出故障电路的布尔函数，这将为您提供超越标准故障模型、分析非理想电路行为的宝贵经验。[@problem_id:1934770]", "problem": "一个数字逻辑电路被设计用于实现布尔函数 $F(A, B, C, D) = ((A \\cdot B) + C) \\oplus D$。在此表达式中，$A, B, C, D$ 是主输入，符号 `+` 表示逻辑或运算，`.` 或并列表示逻辑与运算，`⊕` 表示异或 (XOR) 运算，并且该表达式是使用与这些运算相对应的基本逻辑门实现的。\n\n在制造过程中出现了一个缺陷，产生了一个桥接故障。该故障在与门（计算 $A \\cdot B$）的输出和主输入线 $D$ 之间建立了一个意外的连接。该故障被定性为显性0或线与型桥接故障。这意味着如果两条连接的线路试图承載不同的逻辑电平（一个为0，另一个为1），故障会强制两条线路都变为逻辑0电平。如果两条线路都试图承載相同的电平，它们将保持该电平。这种行为等效于插入一个逻辑与门，其输入是两条线路上的原始信号，这个“故障门”的输出驱动这两条线路。\n\n确定描述该特定故障存在时电路行为的修正布尔函数 $F_{faulty}(A, B, C, D)$。以输入 $A, B, C,$ 和 $D$ 的简化布尔表达式形式提供您的答案。使用撇号（例如，$A'$）来表示非运算。", "solution": "令预期电路计算 $F(A,B,C,D) = ((A B) + C) \\oplus D$。定义无故障时的内部网络：\n- 与门输出: $G = A B$，\n- 或门输出: $O = G + C$，\n- 最终输出: $F = O \\oplus D$。\n\n一个显性0（线与）桥接故障将网络 $G$ 与输入线 $D$ 短路，强制两个短路网络的值为其预期值的逻辑与。因此，两个网络都承载\n$$S = G \\cdot D = (A B) D = A B D.$$\n在故障情况下，来自 $G$ 的或门输入变为 $S$，来自 $D$ 的异或门输入也变为 $S$。因此，故障输出为\n$$F_{\\text{faulty}} = \\big(S + C\\big) \\oplus S.$$\n使用异或恒等式 $X \\oplus Y = X Y' + X' Y$，其中 $X = S + C$ 且 $Y = S$：\n$$(S + C) \\oplus S = (S + C) S' + (S + C)' S.$$\n计算每一项：\n- $(S + C) S' = S S' + C S' = 0 + C S' = C S'$，\n- $(S + C)' S = (S' C') S = S S' C' = 0$，\n所以\n$$F_{\\text{faulty}} = C S'.$$\n代入 $S = A B D$ 并应用德摩根定律：\n$$S' = (A B D)' = A' + B' + D',$$\n因此\n$$F_{\\text{faulty}} = C \\big(A' + B' + D'\\big) = C A' + C B' + C D'.$$\n这是一个以 $A,B,C,D$ 表示的简化布尔表达式，其中使用撇号表示非运算。", "answer": "$$\\boxed{C\\left(A' + B' + D'\\right)}$$", "id": "1934770"}]}