# TP-Final-EAMTA-2019
TP Final para el track "Basic Digital Design" de EAMTA 2019

Realizado en Verilog HDL para la placa de desarrollo Artix 7.

El diseño incluye una fuente de bits pseudo random, un filtro de coseno realzado, una block ram, una máquina de estados finita y una instancia de micro Blaze para enviar los datos de salida del filtro a una PC a través del puerto serie.
