Timing Analyzer report for fir_pe_wrapper
Thu Jun  5 22:26:52 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_dut'
 13. Slow 1200mV 85C Model Setup: 'clk_emu'
 14. Slow 1200mV 85C Model Hold: 'clk_emu'
 15. Slow 1200mV 85C Model Hold: 'clk_dut'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk_dut'
 24. Slow 1200mV 0C Model Setup: 'clk_emu'
 25. Slow 1200mV 0C Model Hold: 'clk_emu'
 26. Slow 1200mV 0C Model Hold: 'clk_dut'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk_dut'
 34. Fast 1200mV 0C Model Setup: 'clk_emu'
 35. Fast 1200mV 0C Model Hold: 'clk_emu'
 36. Fast 1200mV 0C Model Hold: 'clk_dut'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                             ;
+-----------------------+-------------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                      ;
; Revision Name         ; fir_pe_wrapper                                              ;
; Device Family         ; Cyclone IV E                                                ;
; Device Name           ; EP4CE6E22C8                                                 ;
; Timing Models         ; Final                                                       ;
; Delay Model           ; Combined                                                    ;
; Rise/Fall Delays      ; Enabled                                                     ;
+-----------------------+-------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   1.3%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; clk_dut    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_dut } ;
; clk_emu    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_emu } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 167.03 MHz ; 167.03 MHz      ; clk_dut    ;                                                               ;
; 576.7 MHz  ; 250.0 MHz       ; clk_emu    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; clk_dut ; -4.987 ; -181.385         ;
; clk_emu ; -1.655 ; -18.582          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; clk_emu ; 0.453 ; 0.000            ;
; clk_dut ; 0.501 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; clk_dut ; -3.000 ; -114.525                       ;
; clk_emu ; -3.000 ; -81.589                        ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_dut'                                                                                           ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.987 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.908      ;
; -4.976 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.897      ;
; -4.973 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.894      ;
; -4.970 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.891      ;
; -4.949 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.873      ;
; -4.938 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.862      ;
; -4.935 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.859      ;
; -4.932 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.856      ;
; -4.912 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.833      ;
; -4.901 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.822      ;
; -4.898 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.819      ;
; -4.895 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.816      ;
; -4.880 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.801      ;
; -4.871 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.792      ;
; -4.869 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.790      ;
; -4.866 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.787      ;
; -4.863 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.784      ;
; -4.860 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.781      ;
; -4.857 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.778      ;
; -4.854 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.775      ;
; -4.716 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.637      ;
; -4.714 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.634      ;
; -4.706 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.626      ;
; -4.705 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.626      ;
; -4.702 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.623      ;
; -4.699 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.619      ;
; -4.699 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.620      ;
; -4.695 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.615      ;
; -4.694 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.618      ;
; -4.691 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.615      ;
; -4.683 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.607      ;
; -4.680 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.604      ;
; -4.680 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.604      ;
; -4.677 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.601      ;
; -4.677 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.601      ;
; -4.676 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.599      ;
; -4.674 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.598      ;
; -4.668 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.591      ;
; -4.661 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.584      ;
; -4.657 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.581      ;
; -4.657 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.580      ;
; -4.646 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.570      ;
; -4.643 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.567      ;
; -4.640 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.564      ;
; -4.639 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.559      ;
; -4.631 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.551      ;
; -4.624 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.544      ;
; -4.620 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.540      ;
; -4.607 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.527      ;
; -4.599 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.519      ;
; -4.598 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.518      ;
; -4.592 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.512      ;
; -4.590 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.510      ;
; -4.588 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.508      ;
; -4.583 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.503      ;
; -4.579 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.499      ;
; -4.533 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.457      ;
; -4.526 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.447      ;
; -4.523 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.444      ;
; -4.522 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.446      ;
; -4.519 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.443      ;
; -4.516 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.440      ;
; -4.515 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.436      ;
; -4.512 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.433      ;
; -4.512 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.433      ;
; -4.509 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.430      ;
; -4.509 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.430      ;
; -4.506 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.080     ; 5.427      ;
; -4.500 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.424      ;
; -4.498 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.422      ;
; -4.489 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.413      ;
; -4.487 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.411      ;
; -4.486 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.410      ;
; -4.484 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.408      ;
; -4.483 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.407      ;
; -4.481 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.077     ; 5.405      ;
; -4.443 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.363      ;
; -4.435 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.355      ;
; -4.428 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.348      ;
; -4.424 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.344      ;
; -4.421 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.344      ;
; -4.418 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.341      ;
; -4.413 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.336      ;
; -4.410 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.333      ;
; -4.406 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.329      ;
; -4.403 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.326      ;
; -4.402 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.325      ;
; -4.399 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.322      ;
; -4.384 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.307      ;
; -4.376 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.299      ;
; -4.369 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.292      ;
; -4.365 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.288      ;
; -4.260 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.183      ;
; -4.253 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.173      ;
; -4.252 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.175      ;
; -4.250 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.170      ;
; -4.245 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.168      ;
; -4.245 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.165      ;
; -4.242 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.081     ; 5.162      ;
; -4.241 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.078     ; 5.164      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_emu'                                                                                       ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.655 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.534      ;
; -1.653 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.532      ;
; -1.650 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.529      ;
; -1.634 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.101     ; 2.514      ;
; -1.450 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.329      ;
; -1.448 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.327      ;
; -1.445 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.324      ;
; -1.429 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.101     ; 2.309      ;
; -1.321 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.200      ;
; -1.321 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.200      ;
; -1.319 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 2.198      ;
; -1.300 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.101     ; 2.180      ;
; -1.241 ; fir_pe:u_fir_pe|y[13]      ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 2.146      ;
; -1.186 ; fir_pe:u_fir_pe|y[8]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 2.092      ;
; -1.102 ; fir_pe:u_fir_pe|XinL[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 2.007      ;
; -1.065 ; fir_pe:u_fir_pe|y[7]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.970      ;
; -1.039 ; fir_pe:u_fir_pe|y[5]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.944      ;
; -1.028 ; fir_pe:u_fir_pe|y[12]      ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.934      ;
; -1.011 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 1.890      ;
; -1.011 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 1.890      ;
; -1.008 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 1.887      ;
; -1.008 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 1.887      ;
; -1.003 ; fir_pe:u_fir_pe|y[15]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.908      ;
; -1.003 ; fir_pe:u_fir_pe|XinH[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.909      ;
; -0.997 ; fir_pe:u_fir_pe|XinH[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.903      ;
; -0.995 ; fir_pe:u_fir_pe|XinL[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.900      ;
; -0.990 ; fir_pe:u_fir_pe|XinL[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.895      ;
; -0.984 ; fir_pe:u_fir_pe|XinL[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.889      ;
; -0.970 ; fir_pe:u_fir_pe|XinH[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.876      ;
; -0.964 ; fir_pe:u_fir_pe|XinH[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.870      ;
; -0.963 ; fir_pe:u_fir_pe|y[10]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.868      ;
; -0.957 ; fir_pe:u_fir_pe|y[14]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.862      ;
; -0.919 ; fir_pe:u_fir_pe|y[4]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.825      ;
; -0.851 ; fir_pe:u_fir_pe|y[0]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.075     ; 1.757      ;
; -0.741 ; fir_pe:u_fir_pe|y[2]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.646      ;
; -0.734 ; stimIn[1][4]               ; Yin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 1.639      ;
; -0.639 ; fir_pe:u_fir_pe|y[6]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.544      ;
; -0.625 ; fir_pe:u_fir_pe|y[11]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.530      ;
; -0.624 ; fir_pe:u_fir_pe|y[9]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.529      ;
; -0.581 ; stimIn[1][3]               ; Xin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 1.486      ;
; -0.581 ; stimIn[0][5]               ; Cin[5]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.252     ; 1.081      ;
; -0.559 ; stimIn[0][0]               ; Cin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.252     ; 1.059      ;
; -0.559 ; stimIn[0][3]               ; Cin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.252     ; 1.059      ;
; -0.558 ; fir_pe:u_fir_pe|y[1]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.463      ;
; -0.557 ; fir_pe:u_fir_pe|y[3]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.076     ; 1.462      ;
; -0.555 ; stimIn[0][4]               ; Cin[4]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.252     ; 1.055      ;
; -0.553 ; stimIn[1][1]               ; Xin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 1.458      ;
; -0.548 ; stimIn[0][1]               ; Cin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.252     ; 1.048      ;
; -0.547 ; stimIn[0][2]               ; Cin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.252     ; 1.047      ;
; -0.537 ; stimIn[1][0]               ; Xin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 1.442      ;
; -0.533 ; stimIn[1][6]               ; Yin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 1.438      ;
; -0.492 ; stimIn[1][7]               ; Yin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 1.397      ;
; -0.217 ; fir_pe:u_fir_pe|LoadCtl[4] ; vectOut[1][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.102     ; 1.096      ;
; -0.163 ; stimIn[1][5]               ; Yin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 1.082      ;
; -0.147 ; vectOut[0][6]              ; Dout_emu[6]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 1.066      ;
; -0.147 ; vectOut[0][5]              ; Dout_emu[5]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 1.066      ;
; -0.146 ; vectOut[0][7]              ; Dout_emu[7]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 1.065      ;
; -0.146 ; vectOut[1][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 1.065      ;
; -0.116 ; vectOut[0][4]              ; Dout_emu[4]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.083     ; 1.034      ;
; 0.036  ; vectOut[0][3]              ; Dout_emu[3]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 0.883      ;
; 0.037  ; vectOut[0][2]              ; Dout_emu[2]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 0.882      ;
; 0.038  ; vectOut[0][1]              ; Dout_emu[1]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 0.881      ;
; 0.038  ; stimIn[2][0]               ; Rdy              ; clk_emu      ; clk_emu     ; 1.000        ; -0.081     ; 0.882      ;
; 0.038  ; vectOut[0][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.082     ; 0.881      ;
; 0.040  ; stimIn[1][2]               ; Xin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.081     ; 0.880      ;
; 0.098  ; stimIn[2][0]               ; stimIn[2][0]     ; clk_emu      ; clk_emu     ; 1.000        ; -0.081     ; 0.822      ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_emu'                                                                                       ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; stimIn[2][0]               ; stimIn[2][0]     ; clk_emu      ; clk_emu     ; 0.000        ; 0.081      ; 0.746      ;
; 0.500 ; vectOut[0][1]              ; Dout_emu[1]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; vectOut[0][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.794      ;
; 0.500 ; stimIn[1][2]               ; Xin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.081      ; 0.793      ;
; 0.501 ; vectOut[0][2]              ; Dout_emu[2]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.795      ;
; 0.502 ; vectOut[0][3]              ; Dout_emu[3]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.796      ;
; 0.502 ; stimIn[2][0]               ; Rdy              ; clk_emu      ; clk_emu     ; 0.000        ; 0.081      ; 0.795      ;
; 0.640 ; vectOut[0][7]              ; Dout_emu[7]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.934      ;
; 0.641 ; vectOut[0][6]              ; Dout_emu[6]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.935      ;
; 0.641 ; vectOut[0][5]              ; Dout_emu[5]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.935      ;
; 0.641 ; vectOut[1][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.082      ; 0.935      ;
; 0.682 ; vectOut[0][4]              ; Dout_emu[4]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.081      ; 0.975      ;
; 0.683 ; fir_pe:u_fir_pe|LoadCtl[4] ; vectOut[1][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.027      ;
; 0.729 ; stimIn[1][5]               ; Yin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.080      ; 1.021      ;
; 0.947 ; fir_pe:u_fir_pe|y[3]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.316      ;
; 0.948 ; fir_pe:u_fir_pe|y[1]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.317      ;
; 1.027 ; stimIn[1][7]               ; Yin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.066      ; 1.305      ;
; 1.044 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.093      ; 1.389      ;
; 1.045 ; fir_pe:u_fir_pe|y[11]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.414      ;
; 1.045 ; fir_pe:u_fir_pe|y[9]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.414      ;
; 1.057 ; fir_pe:u_fir_pe|y[6]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.426      ;
; 1.059 ; stimIn[1][0]               ; Xin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.066      ; 1.337      ;
; 1.063 ; stimIn[1][6]               ; Yin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.066      ; 1.341      ;
; 1.078 ; stimIn[1][1]               ; Xin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.066      ; 1.356      ;
; 1.098 ; stimIn[1][3]               ; Xin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.066      ; 1.376      ;
; 1.175 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.093      ; 1.520      ;
; 1.189 ; fir_pe:u_fir_pe|y[2]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.558      ;
; 1.228 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.572      ;
; 1.229 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.573      ;
; 1.254 ; stimIn[0][1]               ; Cin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.048     ; 0.985      ;
; 1.258 ; stimIn[0][2]               ; Cin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.048     ; 0.989      ;
; 1.261 ; stimIn[0][3]               ; Cin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.048     ; 0.992      ;
; 1.263 ; stimIn[0][4]               ; Cin[4]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.048     ; 0.994      ;
; 1.265 ; stimIn[0][0]               ; Cin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.048     ; 0.996      ;
; 1.276 ; fir_pe:u_fir_pe|y[0]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.646      ;
; 1.276 ; stimIn[1][4]               ; Yin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.066      ; 1.554      ;
; 1.285 ; stimIn[0][5]               ; Cin[5]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.048     ; 1.016      ;
; 1.322 ; fir_pe:u_fir_pe|y[10]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.691      ;
; 1.322 ; fir_pe:u_fir_pe|y[14]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.691      ;
; 1.330 ; fir_pe:u_fir_pe|y[4]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.700      ;
; 1.338 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.682      ;
; 1.367 ; fir_pe:u_fir_pe|XinH[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.737      ;
; 1.384 ; fir_pe:u_fir_pe|y[15]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.753      ;
; 1.394 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.738      ;
; 1.395 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.739      ;
; 1.395 ; fir_pe:u_fir_pe|y[5]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.764      ;
; 1.397 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.741      ;
; 1.397 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.741      ;
; 1.399 ; fir_pe:u_fir_pe|XinL[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.768      ;
; 1.402 ; fir_pe:u_fir_pe|XinH[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.772      ;
; 1.408 ; fir_pe:u_fir_pe|XinL[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.777      ;
; 1.410 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.754      ;
; 1.410 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.754      ;
; 1.413 ; fir_pe:u_fir_pe|XinL[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.782      ;
; 1.430 ; fir_pe:u_fir_pe|y[12]      ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.800      ;
; 1.438 ; fir_pe:u_fir_pe|XinH[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.808      ;
; 1.443 ; fir_pe:u_fir_pe|y[7]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.812      ;
; 1.443 ; fir_pe:u_fir_pe|XinH[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.813      ;
; 1.469 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.813      ;
; 1.506 ; fir_pe:u_fir_pe|XinL[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 1.875      ;
; 1.588 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.932      ;
; 1.588 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 1.932      ;
; 1.604 ; fir_pe:u_fir_pe|y[8]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.118      ; 1.974      ;
; 1.640 ; fir_pe:u_fir_pe|y[13]      ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.117      ; 2.009      ;
; 1.868 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.093      ; 2.213      ;
; 1.969 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.092      ; 2.313      ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_dut'                                                                                                 ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.501 ; fir_pe:u_fir_pe|Yin0[3]    ; fir_pe:u_fir_pe|rYin[3]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 0.794      ;
; 0.504 ; fir_pe:u_fir_pe|Yin0[2]    ; fir_pe:u_fir_pe|rYin[2]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 0.797      ;
; 0.654 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin0[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.113      ; 1.019      ;
; 0.684 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin0[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.113      ; 1.049      ;
; 0.685 ; fir_pe:u_fir_pe|Yin1[0]    ; fir_pe:u_fir_pe|rYin[4]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.082      ; 0.979      ;
; 0.693 ; fir_pe:u_fir_pe|Yin3[1]    ; fir_pe:u_fir_pe|rYin[13]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 0.989      ;
; 0.695 ; Xin[3]                     ; fir_pe:u_fir_pe|XinH[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.059      ;
; 0.696 ; Xin[1]                     ; fir_pe:u_fir_pe|XinH[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.060      ;
; 0.697 ; fir_pe:u_fir_pe|Yin0[0]    ; fir_pe:u_fir_pe|rYin[0]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.082      ; 0.991      ;
; 0.697 ; Xin[0]                     ; fir_pe:u_fir_pe|XinH[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.061      ;
; 0.719 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin1[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.083      ;
; 0.720 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin1[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.084      ;
; 0.721 ; fir_pe:u_fir_pe|Yin3[0]    ; fir_pe:u_fir_pe|rYin[12]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 1.017      ;
; 0.731 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin1[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 1.083      ;
; 0.747 ; fir_pe:u_fir_pe|LoadCtl[0] ; fir_pe:u_fir_pe|LoadCtl[1] ; clk_dut      ; clk_dut     ; 0.000        ; 0.082      ; 1.041      ;
; 0.778 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin3[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.136      ; 1.166      ;
; 0.778 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin2[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.136      ; 1.166      ;
; 0.778 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin3[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.136      ; 1.166      ;
; 0.781 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin2[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.136      ; 1.169      ;
; 0.784 ; Xin[3]                     ; fir_pe:u_fir_pe|XinL[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.113      ; 1.149      ;
; 0.829 ; Xin[1]                     ; fir_pe:u_fir_pe|XinL[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.113      ; 1.194      ;
; 0.834 ; Xin[0]                     ; fir_pe:u_fir_pe|XinL[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.113      ; 1.199      ;
; 0.845 ; fir_pe:u_fir_pe|Yin2[1]    ; fir_pe:u_fir_pe|rYin[9]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 1.141      ;
; 0.867 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin3[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.136      ; 1.255      ;
; 0.869 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin2[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.136      ; 1.257      ;
; 0.887 ; fir_pe:u_fir_pe|Yin3[3]    ; fir_pe:u_fir_pe|rYin[15]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 1.183      ;
; 0.888 ; fir_pe:u_fir_pe|Yin2[2]    ; fir_pe:u_fir_pe|rYin[10]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 1.184      ;
; 0.889 ; fir_pe:u_fir_pe|Yin2[3]    ; fir_pe:u_fir_pe|rYin[11]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 1.185      ;
; 0.945 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin1[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.309      ;
; 0.946 ; Rdy                        ; fir_pe:u_fir_pe|LoadCtl[0] ; clk_emu      ; clk_dut     ; 0.000        ; 0.125      ; 1.323      ;
; 0.955 ; fir_pe:u_fir_pe|LoadCtl[2] ; fir_pe:u_fir_pe|LoadCtl[3] ; clk_dut      ; clk_dut     ; 0.000        ; 0.082      ; 1.249      ;
; 0.985 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin0[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.138      ; 1.375      ;
; 1.003 ; Xin[2]                     ; fir_pe:u_fir_pe|XinL[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.098      ; 1.353      ;
; 1.013 ; Xin[2]                     ; fir_pe:u_fir_pe|XinH[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.097      ; 1.362      ;
; 1.023 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin0[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.125      ; 1.400      ;
; 1.025 ; fir_pe:u_fir_pe|LoadCtl[3] ; fir_pe:u_fir_pe|LoadCtl[4] ; clk_dut      ; clk_dut     ; 0.000        ; 0.082      ; 1.319      ;
; 1.049 ; fir_pe:u_fir_pe|Yin3[2]    ; fir_pe:u_fir_pe|rYin[14]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.062      ; 1.323      ;
; 1.068 ; fir_pe:u_fir_pe|Yin0[1]    ; fir_pe:u_fir_pe|rYin[1]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.361      ;
; 1.072 ; fir_pe:u_fir_pe|Yin1[3]    ; fir_pe:u_fir_pe|rYin[7]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.107      ; 1.391      ;
; 1.109 ; fir_pe:u_fir_pe|Yin1[2]    ; fir_pe:u_fir_pe|rYin[6]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.085      ; 1.406      ;
; 1.125 ; fir_pe:u_fir_pe|Yin2[0]    ; fir_pe:u_fir_pe|rYin[8]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.084      ; 1.421      ;
; 1.217 ; fir_pe:u_fir_pe|mul[11]    ; fir_pe:u_fir_pe|y[11]      ; clk_dut      ; clk_dut     ; 0.000        ; 0.078      ; 1.507      ;
; 1.235 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.770      ;
; 1.235 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.770      ;
; 1.235 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.770      ;
; 1.235 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.770      ;
; 1.235 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.770      ;
; 1.235 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.770      ;
; 1.237 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.772      ;
; 1.237 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.772      ;
; 1.237 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.772      ;
; 1.237 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.772      ;
; 1.237 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.772      ;
; 1.237 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.772      ;
; 1.262 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.797      ;
; 1.262 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.797      ;
; 1.262 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.797      ;
; 1.262 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.797      ;
; 1.262 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.797      ;
; 1.262 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.797      ;
; 1.263 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.795      ;
; 1.263 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.795      ;
; 1.263 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.795      ;
; 1.263 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.795      ;
; 1.263 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.795      ;
; 1.263 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.795      ;
; 1.267 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.799      ;
; 1.267 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.799      ;
; 1.267 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.799      ;
; 1.267 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.799      ;
; 1.267 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.799      ;
; 1.267 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.280      ; 1.799      ;
; 1.295 ; fir_pe:u_fir_pe|rYin[4]    ; fir_pe:u_fir_pe|y[4]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.588      ;
; 1.297 ; fir_pe:u_fir_pe|mul[2]     ; fir_pe:u_fir_pe|y[2]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.590      ;
; 1.298 ; fir_pe:u_fir_pe|mul[5]     ; fir_pe:u_fir_pe|y[5]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.591      ;
; 1.300 ; fir_pe:u_fir_pe|mul[6]     ; fir_pe:u_fir_pe|y[6]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.593      ;
; 1.302 ; fir_pe:u_fir_pe|mul[12]    ; fir_pe:u_fir_pe|y[12]      ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.595      ;
; 1.302 ; fir_pe:u_fir_pe|mul[1]     ; fir_pe:u_fir_pe|y[1]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.595      ;
; 1.333 ; fir_pe:u_fir_pe|rYin[3]    ; fir_pe:u_fir_pe|y[3]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.626      ;
; 1.340 ; fir_pe:u_fir_pe|rYin[2]    ; fir_pe:u_fir_pe|y[2]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.081      ; 1.633      ;
; 1.375 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin2[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.122      ; 1.749      ;
; 1.378 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin3[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.122      ; 1.752      ;
; 1.409 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.944      ;
; 1.409 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.944      ;
; 1.409 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.944      ;
; 1.409 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.944      ;
; 1.409 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.944      ;
; 1.409 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.944      ;
; 1.441 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.976      ;
; 1.441 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.976      ;
; 1.441 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.976      ;
; 1.441 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.976      ;
; 1.441 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.976      ;
; 1.441 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.976      ;
; 1.444 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.979      ;
; 1.444 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.979      ;
; 1.444 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.979      ;
; 1.444 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.979      ;
; 1.444 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.979      ;
; 1.444 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.283      ; 1.979      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 179.99 MHz ; 179.99 MHz      ; clk_dut    ;                                                               ;
; 605.69 MHz ; 250.0 MHz       ; clk_emu    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_dut ; -4.556 ; -163.754        ;
; clk_emu ; -1.435 ; -15.501         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_emu ; 0.402 ; 0.000           ;
; clk_dut ; 0.470 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_dut ; -3.000 ; -114.525                      ;
; clk_emu ; -3.000 ; -81.469                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_dut'                                                                                            ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -4.556 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.488      ;
; -4.548 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.480      ;
; -4.546 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.478      ;
; -4.543 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.475      ;
; -4.514 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.449      ;
; -4.506 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.441      ;
; -4.504 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.439      ;
; -4.501 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.436      ;
; -4.496 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.428      ;
; -4.488 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.420      ;
; -4.486 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.418      ;
; -4.483 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.415      ;
; -4.462 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.394      ;
; -4.455 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.387      ;
; -4.454 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.386      ;
; -4.452 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.384      ;
; -4.449 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.381      ;
; -4.447 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.379      ;
; -4.445 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.377      ;
; -4.442 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.374      ;
; -4.294 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.226      ;
; -4.286 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.218      ;
; -4.284 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.216      ;
; -4.281 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.213      ;
; -4.278 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.213      ;
; -4.275 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.210      ;
; -4.273 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.202      ;
; -4.270 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.205      ;
; -4.268 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.197      ;
; -4.268 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.203      ;
; -4.267 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.196      ;
; -4.267 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.202      ;
; -4.265 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.200      ;
; -4.265 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.200      ;
; -4.262 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.191      ;
; -4.262 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.197      ;
; -4.237 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.172      ;
; -4.231 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.163      ;
; -4.229 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.164      ;
; -4.227 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.162      ;
; -4.226 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.158      ;
; -4.225 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.157      ;
; -4.224 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.159      ;
; -4.220 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.152      ;
; -4.213 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.142      ;
; -4.208 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.137      ;
; -4.207 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.136      ;
; -4.202 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.131      ;
; -4.179 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.108      ;
; -4.174 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.103      ;
; -4.173 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.102      ;
; -4.172 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.101      ;
; -4.168 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.097      ;
; -4.167 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.096      ;
; -4.166 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.095      ;
; -4.161 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 5.090      ;
; -4.127 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.062      ;
; -4.119 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.054      ;
; -4.117 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.052      ;
; -4.114 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.049      ;
; -4.113 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.045      ;
; -4.110 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.042      ;
; -4.105 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.037      ;
; -4.103 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.035      ;
; -4.102 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.034      ;
; -4.100 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.032      ;
; -4.100 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.032      ;
; -4.097 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 5.029      ;
; -4.093 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.028      ;
; -4.092 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.027      ;
; -4.085 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.020      ;
; -4.084 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.019      ;
; -4.083 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.018      ;
; -4.082 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.017      ;
; -4.080 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.015      ;
; -4.079 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.067     ; 5.014      ;
; -4.011 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.940      ;
; -4.006 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.935      ;
; -4.005 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.934      ;
; -4.000 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.929      ;
; -3.995 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.927      ;
; -3.992 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.924      ;
; -3.990 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.922      ;
; -3.989 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.921      ;
; -3.987 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.919      ;
; -3.986 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.918      ;
; -3.984 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.916      ;
; -3.981 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.913      ;
; -3.954 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.886      ;
; -3.949 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.881      ;
; -3.948 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.880      ;
; -3.943 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.875      ;
; -3.844 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.776      ;
; -3.839 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.771      ;
; -3.838 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.770      ;
; -3.833 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.070     ; 4.765      ;
; -3.830 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.759      ;
; -3.827 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.756      ;
; -3.825 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.754      ;
; -3.824 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.073     ; 4.753      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_emu'                                                                                        ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -1.435 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.327      ;
; -1.435 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.327      ;
; -1.432 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.324      ;
; -1.382 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.089     ; 2.275      ;
; -1.248 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.140      ;
; -1.248 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.140      ;
; -1.245 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.137      ;
; -1.222 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.089     ; 2.115      ;
; -1.164 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.056      ;
; -1.164 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.056      ;
; -1.161 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 2.053      ;
; -1.117 ; fir_pe:u_fir_pe|y[13]      ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 2.034      ;
; -1.106 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.089     ; 1.999      ;
; -1.072 ; fir_pe:u_fir_pe|y[8]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.064     ; 1.990      ;
; -1.003 ; fir_pe:u_fir_pe|XinL[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.066     ; 1.919      ;
; -0.926 ; fir_pe:u_fir_pe|y[12]      ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.064     ; 1.844      ;
; -0.905 ; fir_pe:u_fir_pe|y[7]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.822      ;
; -0.894 ; fir_pe:u_fir_pe|XinL[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.066     ; 1.810      ;
; -0.889 ; fir_pe:u_fir_pe|XinL[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.066     ; 1.805      ;
; -0.887 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 1.779      ;
; -0.886 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 1.778      ;
; -0.885 ; fir_pe:u_fir_pe|XinL[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.066     ; 1.801      ;
; -0.884 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 1.776      ;
; -0.883 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.090     ; 1.775      ;
; -0.864 ; fir_pe:u_fir_pe|XinH[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.063     ; 1.783      ;
; -0.862 ; fir_pe:u_fir_pe|XinH[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.063     ; 1.781      ;
; -0.857 ; fir_pe:u_fir_pe|XinH[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.063     ; 1.776      ;
; -0.853 ; fir_pe:u_fir_pe|y[15]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.770      ;
; -0.850 ; fir_pe:u_fir_pe|y[5]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.767      ;
; -0.821 ; fir_pe:u_fir_pe|XinH[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.063     ; 1.740      ;
; -0.788 ; fir_pe:u_fir_pe|y[10]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.705      ;
; -0.788 ; fir_pe:u_fir_pe|y[4]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.064     ; 1.706      ;
; -0.787 ; fir_pe:u_fir_pe|y[14]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.704      ;
; -0.754 ; fir_pe:u_fir_pe|y[0]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.064     ; 1.672      ;
; -0.651 ; stimIn[1][4]               ; Yin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.089     ; 1.564      ;
; -0.631 ; fir_pe:u_fir_pe|y[2]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.548      ;
; -0.513 ; fir_pe:u_fir_pe|y[6]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.430      ;
; -0.507 ; stimIn[1][3]               ; Xin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.089     ; 1.420      ;
; -0.497 ; fir_pe:u_fir_pe|y[11]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.414      ;
; -0.497 ; fir_pe:u_fir_pe|y[9]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.414      ;
; -0.477 ; stimIn[1][1]               ; Xin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.089     ; 1.390      ;
; -0.476 ; stimIn[0][5]               ; Cin[5]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.243     ; 1.002      ;
; -0.464 ; stimIn[1][0]               ; Xin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.089     ; 1.377      ;
; -0.459 ; stimIn[1][6]               ; Yin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.089     ; 1.372      ;
; -0.454 ; stimIn[0][0]               ; Cin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.243     ; 0.980      ;
; -0.451 ; stimIn[0][3]               ; Cin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.243     ; 0.977      ;
; -0.451 ; stimIn[0][4]               ; Cin[4]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.243     ; 0.977      ;
; -0.447 ; stimIn[0][2]               ; Cin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.243     ; 0.973      ;
; -0.444 ; stimIn[0][1]               ; Cin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.243     ; 0.970      ;
; -0.416 ; stimIn[1][7]               ; Yin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.089     ; 1.329      ;
; -0.400 ; fir_pe:u_fir_pe|y[1]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.317      ;
; -0.399 ; fir_pe:u_fir_pe|y[3]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.065     ; 1.316      ;
; -0.148 ; fir_pe:u_fir_pe|LoadCtl[4] ; vectOut[1][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.091     ; 1.039      ;
; -0.100 ; stimIn[1][5]               ; Yin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 1.028      ;
; -0.050 ; vectOut[0][4]              ; Dout_emu[4]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 0.978      ;
; -0.038 ; vectOut[0][6]              ; Dout_emu[6]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.073     ; 0.967      ;
; -0.038 ; vectOut[0][5]              ; Dout_emu[5]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.073     ; 0.967      ;
; -0.038 ; vectOut[1][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 0.966      ;
; -0.037 ; vectOut[0][7]              ; Dout_emu[7]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.073     ; 0.966      ;
; 0.131  ; vectOut[0][3]              ; Dout_emu[3]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 0.797      ;
; 0.132  ; vectOut[0][2]              ; Dout_emu[2]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 0.796      ;
; 0.133  ; vectOut[0][1]              ; Dout_emu[1]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 0.795      ;
; 0.133  ; vectOut[0][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.074     ; 0.795      ;
; 0.134  ; stimIn[2][0]               ; Rdy              ; clk_emu      ; clk_emu     ; 1.000        ; -0.072     ; 0.796      ;
; 0.135  ; stimIn[1][2]               ; Xin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.073     ; 0.794      ;
; 0.185  ; stimIn[2][0]               ; stimIn[2][0]     ; clk_emu      ; clk_emu     ; 1.000        ; -0.072     ; 0.745      ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_emu'                                                                                        ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; stimIn[2][0]               ; stimIn[2][0]     ; clk_emu      ; clk_emu     ; 0.000        ; 0.072      ; 0.669      ;
; 0.469 ; vectOut[0][2]              ; Dout_emu[2]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; vectOut[0][1]              ; Dout_emu[1]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; vectOut[0][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.074      ; 0.738      ;
; 0.469 ; stimIn[1][2]               ; Xin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.073      ; 0.737      ;
; 0.471 ; vectOut[0][3]              ; Dout_emu[3]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.074      ; 0.740      ;
; 0.472 ; stimIn[2][0]               ; Rdy              ; clk_emu      ; clk_emu     ; 0.000        ; 0.072      ; 0.739      ;
; 0.597 ; vectOut[1][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.074      ; 0.866      ;
; 0.598 ; vectOut[0][7]              ; Dout_emu[7]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.073      ; 0.866      ;
; 0.598 ; vectOut[0][5]              ; Dout_emu[5]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.073      ; 0.866      ;
; 0.599 ; vectOut[0][6]              ; Dout_emu[6]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.073      ; 0.867      ;
; 0.600 ; fir_pe:u_fir_pe|LoadCtl[4] ; vectOut[1][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 0.918      ;
; 0.605 ; vectOut[0][4]              ; Dout_emu[4]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.072      ; 0.872      ;
; 0.649 ; stimIn[1][5]               ; Yin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.071      ; 0.915      ;
; 0.880 ; fir_pe:u_fir_pe|y[3]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.221      ;
; 0.881 ; fir_pe:u_fir_pe|y[1]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.222      ;
; 0.920 ; stimIn[1][7]               ; Yin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.056      ; 1.171      ;
; 0.945 ; fir_pe:u_fir_pe|y[6]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.286      ;
; 0.945 ; fir_pe:u_fir_pe|y[9]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.286      ;
; 0.946 ; fir_pe:u_fir_pe|y[11]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.287      ;
; 0.947 ; stimIn[1][0]               ; Xin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.056      ; 1.198      ;
; 0.949 ; stimIn[1][6]               ; Yin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.056      ; 1.200      ;
; 0.955 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 1.273      ;
; 0.963 ; stimIn[1][1]               ; Xin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.056      ; 1.214      ;
; 0.981 ; stimIn[1][3]               ; Xin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.056      ; 1.232      ;
; 1.063 ; fir_pe:u_fir_pe|y[2]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.404      ;
; 1.079 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 1.397      ;
; 1.111 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.428      ;
; 1.112 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.429      ;
; 1.134 ; fir_pe:u_fir_pe|y[0]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.476      ;
; 1.144 ; stimIn[1][4]               ; Yin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.056      ; 1.395      ;
; 1.170 ; stimIn[0][1]               ; Cin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.062     ; 0.907      ;
; 1.170 ; stimIn[0][2]               ; Cin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.062     ; 0.907      ;
; 1.175 ; stimIn[0][4]               ; Cin[4]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.062     ; 0.912      ;
; 1.179 ; stimIn[0][0]               ; Cin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.062     ; 0.916      ;
; 1.179 ; stimIn[0][3]               ; Cin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.062     ; 0.916      ;
; 1.198 ; stimIn[0][5]               ; Cin[5]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.062     ; 0.935      ;
; 1.199 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.516      ;
; 1.200 ; fir_pe:u_fir_pe|y[4]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.542      ;
; 1.209 ; fir_pe:u_fir_pe|XinH[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.109      ; 1.553      ;
; 1.218 ; fir_pe:u_fir_pe|y[10]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.559      ;
; 1.220 ; fir_pe:u_fir_pe|y[14]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.561      ;
; 1.236 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 1.554      ;
; 1.237 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 1.555      ;
; 1.239 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 1.557      ;
; 1.239 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 1.557      ;
; 1.247 ; fir_pe:u_fir_pe|XinL[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.589      ;
; 1.255 ; fir_pe:u_fir_pe|XinL[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.597      ;
; 1.258 ; fir_pe:u_fir_pe|y[15]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.599      ;
; 1.260 ; fir_pe:u_fir_pe|XinL[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.602      ;
; 1.271 ; fir_pe:u_fir_pe|y[12]      ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.613      ;
; 1.273 ; fir_pe:u_fir_pe|XinH[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.109      ; 1.617      ;
; 1.294 ; fir_pe:u_fir_pe|XinH[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.109      ; 1.638      ;
; 1.297 ; fir_pe:u_fir_pe|y[5]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.638      ;
; 1.299 ; fir_pe:u_fir_pe|XinH[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.109      ; 1.643      ;
; 1.303 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.620      ;
; 1.304 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.621      ;
; 1.317 ; fir_pe:u_fir_pe|y[7]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.658      ;
; 1.323 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.640      ;
; 1.339 ; fir_pe:u_fir_pe|XinL[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.681      ;
; 1.432 ; fir_pe:u_fir_pe|y[8]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.107      ; 1.774      ;
; 1.462 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.779      ;
; 1.462 ; fir_pe:u_fir_pe|y[13]      ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.106      ; 1.803      ;
; 1.463 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 1.780      ;
; 1.732 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.083      ; 2.050      ;
; 1.823 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.082      ; 2.140      ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_dut'                                                                                                  ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.470 ; fir_pe:u_fir_pe|Yin0[3]    ; fir_pe:u_fir_pe|rYin[3]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.073      ; 0.738      ;
; 0.472 ; fir_pe:u_fir_pe|Yin0[2]    ; fir_pe:u_fir_pe|rYin[2]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.073      ; 0.740      ;
; 0.576 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin0[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.103      ; 0.914      ;
; 0.601 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin0[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.103      ; 0.939      ;
; 0.605 ; fir_pe:u_fir_pe|Yin1[0]    ; fir_pe:u_fir_pe|rYin[4]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.075      ; 0.875      ;
; 0.620 ; fir_pe:u_fir_pe|Yin3[1]    ; fir_pe:u_fir_pe|rYin[13]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 0.889      ;
; 0.642 ; fir_pe:u_fir_pe|Yin3[0]    ; fir_pe:u_fir_pe|rYin[12]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 0.911      ;
; 0.643 ; Xin[1]                     ; fir_pe:u_fir_pe|XinH[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 0.978      ;
; 0.643 ; Xin[3]                     ; fir_pe:u_fir_pe|XinH[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 0.978      ;
; 0.645 ; fir_pe:u_fir_pe|Yin0[0]    ; fir_pe:u_fir_pe|rYin[0]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.073      ; 0.913      ;
; 0.645 ; Xin[0]                     ; fir_pe:u_fir_pe|XinH[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 0.980      ;
; 0.666 ; fir_pe:u_fir_pe|LoadCtl[0] ; fir_pe:u_fir_pe|LoadCtl[1] ; clk_dut      ; clk_dut     ; 0.000        ; 0.073      ; 0.934      ;
; 0.666 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin1[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 1.001      ;
; 0.667 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin1[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 1.002      ;
; 0.678 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin1[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.088      ; 1.001      ;
; 0.700 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin2[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.123      ; 1.058      ;
; 0.700 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin3[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.123      ; 1.058      ;
; 0.701 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin3[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.123      ; 1.059      ;
; 0.704 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin2[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.123      ; 1.062      ;
; 0.719 ; Xin[3]                     ; fir_pe:u_fir_pe|XinL[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.103      ; 1.057      ;
; 0.742 ; Xin[1]                     ; fir_pe:u_fir_pe|XinL[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.103      ; 1.080      ;
; 0.747 ; Xin[0]                     ; fir_pe:u_fir_pe|XinL[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.103      ; 1.085      ;
; 0.783 ; fir_pe:u_fir_pe|Yin2[1]    ; fir_pe:u_fir_pe|rYin[9]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 1.052      ;
; 0.807 ; fir_pe:u_fir_pe|Yin3[3]    ; fir_pe:u_fir_pe|rYin[15]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 1.076      ;
; 0.808 ; fir_pe:u_fir_pe|Yin2[2]    ; fir_pe:u_fir_pe|rYin[10]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 1.077      ;
; 0.814 ; fir_pe:u_fir_pe|Yin2[3]    ; fir_pe:u_fir_pe|rYin[11]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 1.083      ;
; 0.817 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin3[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.123      ; 1.175      ;
; 0.819 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin2[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.123      ; 1.177      ;
; 0.836 ; Rdy                        ; fir_pe:u_fir_pe|LoadCtl[0] ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 1.183      ;
; 0.875 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin0[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.124      ; 1.234      ;
; 0.882 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin1[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.100      ; 1.217      ;
; 0.890 ; fir_pe:u_fir_pe|LoadCtl[2] ; fir_pe:u_fir_pe|LoadCtl[3] ; clk_dut      ; clk_dut     ; 0.000        ; 0.073      ; 1.158      ;
; 0.890 ; Xin[2]                     ; fir_pe:u_fir_pe|XinL[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.087      ; 1.212      ;
; 0.903 ; Xin[2]                     ; fir_pe:u_fir_pe|XinH[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.084      ; 1.222      ;
; 0.910 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin0[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.113      ; 1.258      ;
; 0.911 ; fir_pe:u_fir_pe|LoadCtl[3] ; fir_pe:u_fir_pe|LoadCtl[4] ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 1.180      ;
; 0.934 ; fir_pe:u_fir_pe|Yin3[2]    ; fir_pe:u_fir_pe|rYin[14]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.056      ; 1.185      ;
; 0.954 ; fir_pe:u_fir_pe|Yin1[3]    ; fir_pe:u_fir_pe|rYin[7]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.096      ; 1.245      ;
; 0.955 ; fir_pe:u_fir_pe|Yin0[1]    ; fir_pe:u_fir_pe|rYin[1]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.070      ; 1.220      ;
; 0.994 ; fir_pe:u_fir_pe|Yin1[2]    ; fir_pe:u_fir_pe|rYin[6]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.078      ; 1.267      ;
; 1.004 ; fir_pe:u_fir_pe|Yin2[0]    ; fir_pe:u_fir_pe|rYin[8]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.074      ; 1.273      ;
; 1.066 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.572      ;
; 1.066 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.572      ;
; 1.066 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.572      ;
; 1.066 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.572      ;
; 1.066 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.572      ;
; 1.066 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.572      ;
; 1.068 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.574      ;
; 1.068 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.574      ;
; 1.068 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.574      ;
; 1.068 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.574      ;
; 1.068 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.574      ;
; 1.068 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.574      ;
; 1.079 ; fir_pe:u_fir_pe|mul[11]    ; fir_pe:u_fir_pe|y[11]      ; clk_dut      ; clk_dut     ; 0.000        ; 0.069      ; 1.343      ;
; 1.088 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.594      ;
; 1.088 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.594      ;
; 1.088 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.594      ;
; 1.088 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.594      ;
; 1.088 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.594      ;
; 1.088 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.594      ;
; 1.094 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.597      ;
; 1.094 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.597      ;
; 1.094 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.597      ;
; 1.094 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.597      ;
; 1.094 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.597      ;
; 1.094 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.597      ;
; 1.099 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.602      ;
; 1.099 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.602      ;
; 1.099 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.602      ;
; 1.099 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.602      ;
; 1.099 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.602      ;
; 1.099 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.268      ; 1.602      ;
; 1.152 ; fir_pe:u_fir_pe|rYin[4]    ; fir_pe:u_fir_pe|y[4]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.419      ;
; 1.154 ; fir_pe:u_fir_pe|mul[2]     ; fir_pe:u_fir_pe|y[2]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.421      ;
; 1.157 ; fir_pe:u_fir_pe|mul[5]     ; fir_pe:u_fir_pe|y[5]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.424      ;
; 1.160 ; fir_pe:u_fir_pe|mul[6]     ; fir_pe:u_fir_pe|y[6]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.427      ;
; 1.161 ; fir_pe:u_fir_pe|mul[12]    ; fir_pe:u_fir_pe|y[12]      ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.428      ;
; 1.161 ; fir_pe:u_fir_pe|mul[1]     ; fir_pe:u_fir_pe|y[1]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.428      ;
; 1.186 ; fir_pe:u_fir_pe|rYin[3]    ; fir_pe:u_fir_pe|y[3]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.453      ;
; 1.191 ; fir_pe:u_fir_pe|rYin[2]    ; fir_pe:u_fir_pe|y[2]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.072      ; 1.458      ;
; 1.229 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.735      ;
; 1.229 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.735      ;
; 1.229 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.735      ;
; 1.229 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.735      ;
; 1.229 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.735      ;
; 1.229 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.735      ;
; 1.249 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin2[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.108      ; 1.592      ;
; 1.252 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.758      ;
; 1.252 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.758      ;
; 1.252 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.758      ;
; 1.252 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.758      ;
; 1.252 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.758      ;
; 1.252 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.758      ;
; 1.253 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin3[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.108      ; 1.596      ;
; 1.256 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.762      ;
; 1.256 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.762      ;
; 1.256 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.762      ;
; 1.256 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.762      ;
; 1.256 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.762      ;
; 1.256 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.271      ; 1.762      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; clk_dut ; -1.606 ; -39.063         ;
; clk_emu ; -0.179 ; -0.731          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; clk_emu ; 0.187 ; 0.000           ;
; clk_dut ; 0.194 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; clk_dut ; -3.000 ; -100.440                      ;
; clk_emu ; -3.000 ; -63.818                       ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_dut'                                                                                            ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.606 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.558      ;
; -1.605 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.557      ;
; -1.604 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.556      ;
; -1.599 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.551      ;
; -1.590 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.545      ;
; -1.589 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.544      ;
; -1.588 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.543      ;
; -1.583 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.538      ;
; -1.575 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.527      ;
; -1.574 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.526      ;
; -1.573 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.525      ;
; -1.568 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.520      ;
; -1.564 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.516      ;
; -1.563 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.515      ;
; -1.562 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.514      ;
; -1.557 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.509      ;
; -1.557 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.509      ;
; -1.556 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.508      ;
; -1.555 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.507      ;
; -1.550 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.502      ;
; -1.496 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.448      ;
; -1.495 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.447      ;
; -1.494 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.445      ;
; -1.494 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.446      ;
; -1.491 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.442      ;
; -1.489 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.441      ;
; -1.488 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.439      ;
; -1.485 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[12] ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.436      ;
; -1.481 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.436      ;
; -1.480 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.435      ;
; -1.479 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.434      ;
; -1.478 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.432      ;
; -1.477 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.432      ;
; -1.476 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.431      ;
; -1.475 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.429      ;
; -1.475 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.430      ;
; -1.474 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.429      ;
; -1.472 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.426      ;
; -1.470 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.425      ;
; -1.469 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[3]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.423      ;
; -1.463 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.414      ;
; -1.462 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.417      ;
; -1.461 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.416      ;
; -1.460 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.411      ;
; -1.460 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.415      ;
; -1.457 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.408      ;
; -1.455 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.410      ;
; -1.454 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[6]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.405      ;
; -1.452 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.403      ;
; -1.449 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.400      ;
; -1.446 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.397      ;
; -1.445 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.396      ;
; -1.443 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[5]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.394      ;
; -1.442 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.393      ;
; -1.439 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.390      ;
; -1.436 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[4]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.387      ;
; -1.411 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.363      ;
; -1.410 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.362      ;
; -1.409 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.361      ;
; -1.407 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.359      ;
; -1.406 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.358      ;
; -1.405 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.357      ;
; -1.404 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.356      ;
; -1.402 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.357      ;
; -1.401 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.356      ;
; -1.400 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.035     ; 2.352      ;
; -1.400 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.355      ;
; -1.395 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.350      ;
; -1.392 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.347      ;
; -1.391 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.346      ;
; -1.390 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.345      ;
; -1.389 ; fir_pe:u_fir_pe|XinH[1] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.344      ;
; -1.388 ; fir_pe:u_fir_pe|XinH[2] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.343      ;
; -1.387 ; fir_pe:u_fir_pe|XinH[0] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.342      ;
; -1.385 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[11] ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.340      ;
; -1.384 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.335      ;
; -1.382 ; fir_pe:u_fir_pe|XinH[3] ; fir_pe:u_fir_pe|mul[9]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.032     ; 2.337      ;
; -1.381 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.332      ;
; -1.378 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.329      ;
; -1.375 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[2]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.326      ;
; -1.369 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.323      ;
; -1.366 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.320      ;
; -1.365 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.319      ;
; -1.363 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.317      ;
; -1.362 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.316      ;
; -1.360 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[10] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.314      ;
; -1.359 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.313      ;
; -1.356 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[7]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.310      ;
; -1.350 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.304      ;
; -1.347 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.301      ;
; -1.344 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.298      ;
; -1.341 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[13] ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.295      ;
; -1.299 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.250      ;
; -1.296 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.247      ;
; -1.295 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.246      ;
; -1.293 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.244      ;
; -1.292 ; fir_pe:u_fir_pe|XinL[3] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.243      ;
; -1.290 ; fir_pe:u_fir_pe|XinL[0] ; fir_pe:u_fir_pe|mul[0]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.241      ;
; -1.290 ; fir_pe:u_fir_pe|XinL[2] ; fir_pe:u_fir_pe|mul[8]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.033     ; 2.244      ;
; -1.289 ; fir_pe:u_fir_pe|XinL[1] ; fir_pe:u_fir_pe|mul[1]  ; clk_dut      ; clk_dut     ; 1.000        ; -0.036     ; 2.240      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_emu'                                                                                        ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.179 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 1.097      ;
; -0.178 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 1.096      ;
; -0.175 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 1.093      ;
; -0.162 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 1.082      ;
; -0.083 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 1.001      ;
; -0.082 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 1.000      ;
; -0.079 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 0.997      ;
; -0.066 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 0.986      ;
; -0.038 ; fir_pe:u_fir_pe|y[13]      ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.970      ;
; -0.019 ; fir_pe:u_fir_pe|XinH[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.032     ; 0.954      ;
; -0.015 ; fir_pe:u_fir_pe|XinH[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.032     ; 0.950      ;
; -0.011 ; fir_pe:u_fir_pe|y[8]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.945      ;
; -0.003 ; fir_pe:u_fir_pe|XinH[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.032     ; 0.938      ;
; 0.008  ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 0.912      ;
; 0.018  ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 0.900      ;
; 0.018  ; fir_pe:u_fir_pe|XinL[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.916      ;
; 0.019  ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 0.899      ;
; 0.021  ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.049     ; 0.897      ;
; 0.060  ; fir_pe:u_fir_pe|y[7]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.872      ;
; 0.064  ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 0.856      ;
; 0.064  ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 0.856      ;
; 0.065  ; fir_pe:u_fir_pe|y[12]      ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.869      ;
; 0.066  ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 0.854      ;
; 0.067  ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.047     ; 0.853      ;
; 0.068  ; fir_pe:u_fir_pe|XinL[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.866      ;
; 0.069  ; fir_pe:u_fir_pe|XinH[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.032     ; 0.866      ;
; 0.070  ; fir_pe:u_fir_pe|XinL[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.864      ;
; 0.071  ; fir_pe:u_fir_pe|y[5]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.861      ;
; 0.080  ; fir_pe:u_fir_pe|XinL[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.854      ;
; 0.087  ; fir_pe:u_fir_pe|y[15]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.845      ;
; 0.099  ; fir_pe:u_fir_pe|y[4]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.835      ;
; 0.105  ; fir_pe:u_fir_pe|y[10]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.827      ;
; 0.106  ; fir_pe:u_fir_pe|y[14]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.826      ;
; 0.124  ; fir_pe:u_fir_pe|y[0]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.033     ; 0.810      ;
; 0.184  ; fir_pe:u_fir_pe|y[2]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.748      ;
; 0.204  ; stimIn[1][4]               ; Yin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.046     ; 0.737      ;
; 0.244  ; fir_pe:u_fir_pe|y[11]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.688      ;
; 0.244  ; fir_pe:u_fir_pe|y[9]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.688      ;
; 0.245  ; fir_pe:u_fir_pe|y[6]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.687      ;
; 0.276  ; fir_pe:u_fir_pe|y[3]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.656      ;
; 0.276  ; fir_pe:u_fir_pe|y[1]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.035     ; 0.656      ;
; 0.279  ; stimIn[1][3]               ; Xin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.046     ; 0.662      ;
; 0.287  ; stimIn[1][1]               ; Xin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.046     ; 0.654      ;
; 0.296  ; stimIn[1][6]               ; Yin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.046     ; 0.645      ;
; 0.297  ; stimIn[1][0]               ; Xin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.046     ; 0.644      ;
; 0.314  ; stimIn[1][7]               ; Yin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.046     ; 0.627      ;
; 0.315  ; stimIn[0][5]               ; Cin[5]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 0.461      ;
; 0.325  ; stimIn[0][0]               ; Cin[0]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 0.451      ;
; 0.326  ; stimIn[0][3]               ; Cin[3]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 0.450      ;
; 0.326  ; stimIn[0][4]               ; Cin[4]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 0.450      ;
; 0.330  ; stimIn[0][1]               ; Cin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 0.446      ;
; 0.330  ; stimIn[0][2]               ; Cin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.096     ; 0.446      ;
; 0.446  ; fir_pe:u_fir_pe|LoadCtl[4] ; vectOut[1][0]    ; clk_dut      ; clk_emu     ; 1.000        ; -0.048     ; 0.473      ;
; 0.479  ; stimIn[1][5]               ; Yin[1]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.038     ; 0.470      ;
; 0.500  ; vectOut[0][4]              ; Dout_emu[4]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.039     ; 0.448      ;
; 0.503  ; vectOut[0][6]              ; Dout_emu[6]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.447      ;
; 0.503  ; vectOut[0][5]              ; Dout_emu[5]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.447      ;
; 0.504  ; vectOut[1][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.446      ;
; 0.505  ; vectOut[0][7]              ; Dout_emu[7]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.445      ;
; 0.575  ; vectOut[0][3]              ; Dout_emu[3]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.375      ;
; 0.577  ; vectOut[0][2]              ; Dout_emu[2]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.373      ;
; 0.577  ; vectOut[0][1]              ; Dout_emu[1]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.373      ;
; 0.578  ; stimIn[1][2]               ; Xin[2]           ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.372      ;
; 0.578  ; stimIn[2][0]               ; Rdy              ; clk_emu      ; clk_emu     ; 1.000        ; -0.036     ; 0.373      ;
; 0.578  ; vectOut[0][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 1.000        ; -0.037     ; 0.372      ;
; 0.601  ; stimIn[2][0]               ; stimIn[2][0]     ; clk_emu      ; clk_emu     ; 1.000        ; -0.036     ; 0.350      ;
+--------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_emu'                                                                                        ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; stimIn[2][0]               ; stimIn[2][0]     ; clk_emu      ; clk_emu     ; 0.000        ; 0.036      ; 0.307      ;
; 0.192 ; stimIn[1][2]               ; Xin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.313      ;
; 0.193 ; vectOut[0][2]              ; Dout_emu[2]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; vectOut[0][1]              ; Dout_emu[1]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; vectOut[0][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; stimIn[2][0]               ; Rdy              ; clk_emu      ; clk_emu     ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; vectOut[0][3]              ; Dout_emu[3]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.316      ;
; 0.236 ; fir_pe:u_fir_pe|LoadCtl[4] ; vectOut[1][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.401      ;
; 0.252 ; vectOut[0][7]              ; Dout_emu[7]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.373      ;
; 0.252 ; vectOut[1][0]              ; Dout_emu[0]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.373      ;
; 0.253 ; vectOut[0][6]              ; Dout_emu[6]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.374      ;
; 0.253 ; vectOut[0][5]              ; Dout_emu[5]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.037      ; 0.374      ;
; 0.260 ; vectOut[0][4]              ; Dout_emu[4]~reg0 ; clk_emu      ; clk_emu     ; 0.000        ; 0.035      ; 0.379      ;
; 0.274 ; stimIn[1][5]               ; Yin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.035      ; 0.393      ;
; 0.353 ; fir_pe:u_fir_pe|y[3]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.531      ;
; 0.353 ; fir_pe:u_fir_pe|y[1]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.531      ;
; 0.389 ; fir_pe:u_fir_pe|y[9]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.567      ;
; 0.390 ; fir_pe:u_fir_pe|y[11]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.568      ;
; 0.395 ; fir_pe:u_fir_pe|y[6]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.573      ;
; 0.405 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.572      ;
; 0.419 ; stimIn[1][7]               ; Yin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.026      ; 0.529      ;
; 0.428 ; stimIn[1][0]               ; Xin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.026      ; 0.538      ;
; 0.432 ; stimIn[1][6]               ; Yin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.026      ; 0.542      ;
; 0.437 ; stimIn[1][1]               ; Xin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.026      ; 0.547      ;
; 0.443 ; stimIn[1][3]               ; Xin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.026      ; 0.553      ;
; 0.446 ; fir_pe:u_fir_pe|y[2]       ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.624      ;
; 0.456 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.623      ;
; 0.489 ; fir_pe:u_fir_pe|y[0]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.669      ;
; 0.498 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.663      ;
; 0.499 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.664      ;
; 0.504 ; fir_pe:u_fir_pe|y[10]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.682      ;
; 0.504 ; stimIn[1][4]               ; Yin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; 0.026      ; 0.614      ;
; 0.505 ; fir_pe:u_fir_pe|y[14]      ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.683      ;
; 0.513 ; fir_pe:u_fir_pe|y[4]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.693      ;
; 0.521 ; stimIn[0][1]               ; Cin[1]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.005     ; 0.393      ;
; 0.522 ; stimIn[0][2]               ; Cin[2]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.005     ; 0.394      ;
; 0.523 ; fir_pe:u_fir_pe|y[15]      ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.701      ;
; 0.524 ; stimIn[0][0]               ; Cin[0]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.005     ; 0.396      ;
; 0.524 ; stimIn[0][3]               ; Cin[3]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.005     ; 0.396      ;
; 0.525 ; stimIn[0][4]               ; Cin[4]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.005     ; 0.397      ;
; 0.528 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.695      ;
; 0.529 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.696      ;
; 0.531 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.698      ;
; 0.531 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.698      ;
; 0.533 ; stimIn[0][5]               ; Cin[5]           ; clk_emu      ; clk_emu     ; 0.000        ; -0.005     ; 0.405      ;
; 0.535 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.700      ;
; 0.536 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.701      ;
; 0.537 ; fir_pe:u_fir_pe|y[5]       ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.715      ;
; 0.538 ; fir_pe:u_fir_pe|XinH[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.057      ; 0.719      ;
; 0.546 ; fir_pe:u_fir_pe|XinL[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.726      ;
; 0.549 ; fir_pe:u_fir_pe|y[7]       ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.727      ;
; 0.551 ; fir_pe:u_fir_pe|y[12]      ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.731      ;
; 0.552 ; fir_pe:u_fir_pe|XinL[1]    ; vectOut[0][1]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.732      ;
; 0.555 ; fir_pe:u_fir_pe|XinL[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.735      ;
; 0.559 ; fir_pe:u_fir_pe|LoadCtl[1] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.724      ;
; 0.584 ; fir_pe:u_fir_pe|XinL[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.764      ;
; 0.595 ; fir_pe:u_fir_pe|XinH[2]    ; vectOut[0][2]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.057      ; 0.776      ;
; 0.604 ; fir_pe:u_fir_pe|XinH[3]    ; vectOut[0][3]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.057      ; 0.785      ;
; 0.605 ; fir_pe:u_fir_pe|LoadCtl[0] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.770      ;
; 0.607 ; fir_pe:u_fir_pe|XinH[0]    ; vectOut[0][0]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.057      ; 0.788      ;
; 0.611 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.776      ;
; 0.612 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][7]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.777      ;
; 0.612 ; fir_pe:u_fir_pe|y[8]       ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.056      ; 0.792      ;
; 0.631 ; fir_pe:u_fir_pe|y[13]      ; vectOut[0][5]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.054      ; 0.809      ;
; 0.728 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][4]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.043      ; 0.895      ;
; 0.767 ; fir_pe:u_fir_pe|LoadCtl[2] ; vectOut[0][6]    ; clk_dut      ; clk_emu     ; 0.000        ; 0.041      ; 0.932      ;
+-------+----------------------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_dut'                                                                                                  ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; fir_pe:u_fir_pe|Yin0[3]    ; fir_pe:u_fir_pe|rYin[3]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; fir_pe:u_fir_pe|Yin0[2]    ; fir_pe:u_fir_pe|rYin[2]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.316      ;
; 0.224 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin0[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.053      ; 0.401      ;
; 0.235 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin0[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.053      ; 0.412      ;
; 0.250 ; Xin[3]                     ; fir_pe:u_fir_pe|XinH[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.052      ; 0.426      ;
; 0.252 ; Xin[0]                     ; fir_pe:u_fir_pe|XinH[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.052      ; 0.428      ;
; 0.252 ; Xin[1]                     ; fir_pe:u_fir_pe|XinH[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.052      ; 0.428      ;
; 0.259 ; fir_pe:u_fir_pe|Yin1[0]    ; fir_pe:u_fir_pe|rYin[4]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.037      ; 0.380      ;
; 0.261 ; fir_pe:u_fir_pe|Yin3[1]    ; fir_pe:u_fir_pe|rYin[13]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.383      ;
; 0.263 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin1[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.052      ; 0.439      ;
; 0.264 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin1[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.052      ; 0.440      ;
; 0.266 ; fir_pe:u_fir_pe|Yin0[0]    ; fir_pe:u_fir_pe|rYin[0]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.037      ; 0.387      ;
; 0.268 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin1[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.046      ; 0.438      ;
; 0.270 ; fir_pe:u_fir_pe|Yin3[0]    ; fir_pe:u_fir_pe|rYin[12]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.392      ;
; 0.272 ; Xin[3]                     ; fir_pe:u_fir_pe|XinL[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.053      ; 0.449      ;
; 0.278 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin2[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.064      ; 0.466      ;
; 0.278 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin3[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.064      ; 0.466      ;
; 0.279 ; Yin[3]                     ; fir_pe:u_fir_pe|Yin3[3]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.064      ; 0.467      ;
; 0.282 ; Yin[2]                     ; fir_pe:u_fir_pe|Yin2[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.064      ; 0.470      ;
; 0.283 ; fir_pe:u_fir_pe|LoadCtl[0] ; fir_pe:u_fir_pe|LoadCtl[1] ; clk_dut      ; clk_dut     ; 0.000        ; 0.037      ; 0.404      ;
; 0.284 ; Xin[1]                     ; fir_pe:u_fir_pe|XinL[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.053      ; 0.461      ;
; 0.287 ; Xin[0]                     ; fir_pe:u_fir_pe|XinL[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.053      ; 0.464      ;
; 0.321 ; fir_pe:u_fir_pe|Yin2[1]    ; fir_pe:u_fir_pe|rYin[9]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.443      ;
; 0.321 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin3[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.064      ; 0.509      ;
; 0.323 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin2[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.064      ; 0.511      ;
; 0.332 ; fir_pe:u_fir_pe|Yin3[3]    ; fir_pe:u_fir_pe|rYin[15]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.454      ;
; 0.332 ; fir_pe:u_fir_pe|Yin2[2]    ; fir_pe:u_fir_pe|rYin[10]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.454      ;
; 0.337 ; fir_pe:u_fir_pe|Yin2[3]    ; fir_pe:u_fir_pe|rYin[11]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.459      ;
; 0.344 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin1[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.052      ; 0.520      ;
; 0.354 ; Rdy                        ; fir_pe:u_fir_pe|LoadCtl[0] ; clk_emu      ; clk_dut     ; 0.000        ; 0.059      ; 0.537      ;
; 0.362 ; fir_pe:u_fir_pe|LoadCtl[2] ; fir_pe:u_fir_pe|LoadCtl[3] ; clk_dut      ; clk_dut     ; 0.000        ; 0.037      ; 0.483      ;
; 0.377 ; Yin[0]                     ; fir_pe:u_fir_pe|Yin0[0]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.065      ; 0.566      ;
; 0.379 ; Xin[2]                     ; fir_pe:u_fir_pe|XinL[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.044      ; 0.547      ;
; 0.385 ; Xin[2]                     ; fir_pe:u_fir_pe|XinH[2]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.043      ; 0.552      ;
; 0.394 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin0[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.060      ; 0.578      ;
; 0.407 ; fir_pe:u_fir_pe|LoadCtl[3] ; fir_pe:u_fir_pe|LoadCtl[4] ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.529      ;
; 0.427 ; fir_pe:u_fir_pe|Yin2[0]    ; fir_pe:u_fir_pe|rYin[8]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.038      ; 0.549      ;
; 0.431 ; fir_pe:u_fir_pe|Yin0[1]    ; fir_pe:u_fir_pe|rYin[1]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.033      ; 0.548      ;
; 0.432 ; fir_pe:u_fir_pe|Yin3[2]    ; fir_pe:u_fir_pe|rYin[14]   ; clk_dut      ; clk_dut     ; 0.000        ; 0.029      ; 0.545      ;
; 0.436 ; fir_pe:u_fir_pe|Yin1[3]    ; fir_pe:u_fir_pe|rYin[7]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.049      ; 0.569      ;
; 0.461 ; fir_pe:u_fir_pe|Yin1[2]    ; fir_pe:u_fir_pe|rYin[6]    ; clk_dut      ; clk_dut     ; 0.000        ; 0.040      ; 0.585      ;
; 0.485 ; fir_pe:u_fir_pe|mul[11]    ; fir_pe:u_fir_pe|y[11]      ; clk_dut      ; clk_dut     ; 0.000        ; 0.033      ; 0.602      ;
; 0.508 ; fir_pe:u_fir_pe|mul[2]     ; fir_pe:u_fir_pe|y[2]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.628      ;
; 0.515 ; fir_pe:u_fir_pe|mul[6]     ; fir_pe:u_fir_pe|y[6]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; fir_pe:u_fir_pe|mul[12]    ; fir_pe:u_fir_pe|y[12]      ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; fir_pe:u_fir_pe|mul[5]     ; fir_pe:u_fir_pe|y[5]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; fir_pe:u_fir_pe|rYin[4]    ; fir_pe:u_fir_pe|y[4]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.637      ;
; 0.519 ; fir_pe:u_fir_pe|mul[1]     ; fir_pe:u_fir_pe|y[1]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.639      ;
; 0.528 ; fir_pe:u_fir_pe|rYin[3]    ; fir_pe:u_fir_pe|y[3]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.648      ;
; 0.530 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.766      ;
; 0.530 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.766      ;
; 0.530 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.766      ;
; 0.530 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.766      ;
; 0.530 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.766      ;
; 0.530 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[9]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.766      ;
; 0.532 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.768      ;
; 0.532 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.768      ;
; 0.532 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.768      ;
; 0.532 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.768      ;
; 0.532 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.768      ;
; 0.532 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[11]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.768      ;
; 0.533 ; fir_pe:u_fir_pe|rYin[2]    ; fir_pe:u_fir_pe|y[2]       ; clk_dut      ; clk_dut     ; 0.000        ; 0.036      ; 0.653      ;
; 0.539 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.775      ;
; 0.539 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.775      ;
; 0.539 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.775      ;
; 0.539 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.775      ;
; 0.539 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.775      ;
; 0.539 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[8]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.775      ;
; 0.543 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.776      ;
; 0.543 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.776      ;
; 0.543 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.776      ;
; 0.543 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.776      ;
; 0.543 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.776      ;
; 0.543 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[1]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.776      ;
; 0.546 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.779      ;
; 0.546 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.779      ;
; 0.546 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.779      ;
; 0.546 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.779      ;
; 0.546 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.779      ;
; 0.546 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[0]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.109      ; 0.779      ;
; 0.578 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin2[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.056      ; 0.758      ;
; 0.582 ; Yin[1]                     ; fir_pe:u_fir_pe|Yin3[1]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.056      ; 0.762      ;
; 0.591 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.827      ;
; 0.591 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.827      ;
; 0.591 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.827      ;
; 0.591 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.827      ;
; 0.591 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.827      ;
; 0.591 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[13]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.827      ;
; 0.600 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.836      ;
; 0.600 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.836      ;
; 0.600 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.836      ;
; 0.600 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.836      ;
; 0.600 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.836      ;
; 0.600 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[7]     ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.836      ;
; 0.604 ; Cin[0]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.840      ;
; 0.604 ; Cin[1]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.840      ;
; 0.604 ; Cin[2]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.840      ;
; 0.604 ; Cin[3]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.840      ;
; 0.604 ; Cin[4]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.840      ;
; 0.604 ; Cin[5]                     ; fir_pe:u_fir_pe|mul[10]    ; clk_emu      ; clk_dut     ; 0.000        ; 0.112      ; 0.840      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.987   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk_dut         ; -4.987   ; 0.194 ; N/A      ; N/A     ; -3.000              ;
;  clk_emu         ; -1.655   ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -199.967 ; 0.0   ; 0.0      ; 0.0     ; -196.114            ;
;  clk_dut         ; -181.385 ; 0.000 ; N/A      ; N/A     ; -114.525            ;
;  clk_emu         ; -18.582  ; 0.000 ; N/A      ; N/A     ; -81.589             ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Dout_emu[0]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[1]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[2]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[3]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[4]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[5]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[6]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Dout_emu[7]   ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Addr_emu[0]             ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_emu                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; load_emu                ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; get_emu                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk_dut                 ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[0]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Addr_emu[1]             ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Addr_emu[2]             ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[1]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[2]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[3]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[4]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[7]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[6]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; Din_emu[5]              ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout_emu[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.00415 V          ; 0.069 V                              ; 0.222 V                              ; 5.99e-09 s                  ; 5.65e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.00415 V         ; 0.069 V                             ; 0.222 V                             ; 5.99e-09 s                 ; 5.65e-09 s                 ; Yes                       ; Yes                       ;
; Dout_emu[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.42e-08 V                   ; 3.09 V              ; -0.0297 V           ; 0.063 V                              ; 0.266 V                              ; 7.63e-10 s                  ; 6.85e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.42e-08 V                  ; 3.09 V             ; -0.0297 V          ; 0.063 V                             ; 0.266 V                             ; 7.63e-10 s                 ; 6.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout_emu[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.08 V              ; -0.00171 V          ; 0.022 V                              ; 0.159 V                              ; 7.29e-09 s                  ; 7.17e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.08 V             ; -0.00171 V         ; 0.022 V                             ; 0.159 V                             ; 7.29e-09 s                 ; 7.17e-09 s                 ; Yes                       ; Yes                       ;
; Dout_emu[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; Dout_emu[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.2e-06 V                    ; 3.09 V              ; -0.0134 V           ; 0.034 V                              ; 0.132 V                              ; 9.35e-10 s                  ; 8.97e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.2e-06 V                   ; 3.09 V             ; -0.0134 V          ; 0.034 V                             ; 0.132 V                             ; 9.35e-10 s                 ; 8.97e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.165 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.165 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Dout_emu[0]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Dout_emu[1]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Dout_emu[2]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.47 V              ; -0.00819 V          ; 0.32 V                               ; 0.312 V                              ; 4.78e-09 s                  ; 4.89e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.47 V             ; -0.00819 V         ; 0.32 V                              ; 0.312 V                             ; 4.78e-09 s                 ; 4.89e-09 s                 ; No                        ; No                        ;
; Dout_emu[3]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Dout_emu[4]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Dout_emu[5]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Dout_emu[6]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; Dout_emu[7]   ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 2.95e-07 V                   ; 3.52 V              ; -0.0582 V           ; 0.201 V                              ; 0.186 V                              ; 6.35e-10 s                  ; 6.31e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 2.95e-07 V                  ; 3.52 V             ; -0.0582 V          ; 0.201 V                             ; 0.186 V                             ; 6.35e-10 s                 ; 6.31e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_dut    ; clk_dut  ; 499      ; 0        ; 0        ; 0        ;
; clk_emu    ; clk_dut  ; 109      ; 0        ; 0        ; 0        ;
; clk_dut    ; clk_emu  ; 59       ; 0        ; 0        ; 0        ;
; clk_emu    ; clk_emu  ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_dut    ; clk_dut  ; 499      ; 0        ; 0        ; 0        ;
; clk_emu    ; clk_dut  ; 109      ; 0        ; 0        ; 0        ;
; clk_dut    ; clk_emu  ; 59       ; 0        ; 0        ; 0        ;
; clk_emu    ; clk_emu  ; 25       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 147   ; 147  ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; clk_dut ; clk_dut ; Base ; Constrained ;
; clk_emu ; clk_emu ; Base ; Constrained ;
+---------+---------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; Addr_emu[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr_emu[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr_emu[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; get_emu     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load_emu    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Dout_emu[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; Addr_emu[0] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr_emu[1] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Addr_emu[2] ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Din_emu[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; get_emu     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; load_emu    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; Dout_emu[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Dout_emu[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Standard Edition
    Info: Processing started: Thu Jun  5 22:26:50 2025
Info: Command: quartus_sta fir_pe_wrapper -c fir_pe_wrapper
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fir_pe_wrapper.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_dut clk_dut
    Info (332105): create_clock -period 1.000 -name clk_emu clk_emu
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.987
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.987            -181.385 clk_dut 
    Info (332119):    -1.655             -18.582 clk_emu 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk_emu 
    Info (332119):     0.501               0.000 clk_dut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -114.525 clk_dut 
    Info (332119):    -3.000             -81.589 clk_emu 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.556
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.556            -163.754 clk_dut 
    Info (332119):    -1.435             -15.501 clk_emu 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk_emu 
    Info (332119):     0.470               0.000 clk_dut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -114.525 clk_dut 
    Info (332119):    -3.000             -81.469 clk_emu 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.606
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.606             -39.063 clk_dut 
    Info (332119):    -0.179              -0.731 clk_emu 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk_emu 
    Info (332119):     0.194               0.000 clk_dut 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -100.440 clk_dut 
    Info (332119):    -3.000             -63.818 clk_emu 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 455 megabytes
    Info: Processing ended: Thu Jun  5 22:26:52 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


