#ifndef _MSMHWIOREG_H_
#define _MSMHWIOREG_H_
/* ===========================================================================
 DESCRIPTION:  This file was auto-generated with the following command:
	 perl msmreg.pl QSC1100_CAF_v1p46.FLAT
-o=msmhwioreg.h
-om=HWIO
-i=msmreg_input_proprietary.dat
-h=msmhwioreg.h
-cmm=hwio.cmm
-shadow=msmshadow
-forceshadow=1
-jaguar
-xref


 Date Generated: Thu Sep 25 21:21:04 2008
 Generated by  : Thu Sep 25 21:14:22 2008 msmreg.pl 25 bytes
                 Thu Sep 25 21:14:22 2008 msmreg.pm 25 bytes
=========================================================================== */
//----------------------------------------------------------------------------
// 1x_MICRO_FILE.FLAT                generated by: addrfile2all.pl
//----------------------------------------------------------------------------
// **** W A R N I N G ****  THIS FILE IS AUTO GENERATED!! PLEASE DO NOT EDIT!!
//----------------------------------------------------------------------------
// QUALCOMM Proprietary
// Copyright (c) 2002, QUALCOMM Incorporated.  All rights reserved.
//
// All data and information contained in or disclosed by this document are
// confidential and proprietary information of QUALCOMM Incorporated, and
// all rights therein are expressly reserved. By accepting this material,
// the recipient agrees that this material and the information contained
// therein are held in confidence and in trust and will not be used,
// copied, reproduced in whole or in part, nor its contents revealed in
// any manner to others without the express written permission of QUALCOMM
// Incorporated.
//
// This technology was exported from the United States in accordance with
// the Export Administration Regulations. Diversion contrary to U.S. law
// prohibited.
//----------------------------------------------------------------------------
// RCS File        : -USE CVS LOG-
// Revision        : -USE CVS LOG-
// Last Check In   : -USE CVS LOG-
//----------------------------------------------------------------------------
// Description     : Top Address File, Flattened
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
//                                                                  _       --
//   M   M  MMM  MMMM  MMMMM M   M                                _/ \_     --
//   MM MM M   M M   M M     MM MM        RULE THE WORLD!        / \_/ \    --
//   M M M M   M M   M MMMM  M M M                               \_/ \_/    --
//   M M M M   M M   M M     M M M                               / \_/ \    --
//   M   M M   M M   M M     M   M                               \_/ \_/    --
//   M   M  MMM  MMMM  MMMMM M   M     FOR [W]CDMA TECHNOLOGY      \_/      --
//                                                                          --
//----------------------------------------------------------------------------
//                                                                          --
// QUALCOMM Proprietary                                                     --
// Copyright (c) 2004  QUALCOMM Incorporated.  All rights reserved.         --
//                                                                          --
// All data and information contained in or disclosed by this document are  --
// confidential and proprietary information of QUALCOMM Incorporated, and   --
// all rights therein are expressly reserved. By accepting this material,   --
// the recipient agrees that this material and the information contained    --
// therein are held in confidence and in trust and will not be used,        --
// copied, reproduced in whole or in part, nor its contents revealed in     --
// any manner to others without the express written permission of QUALCOMM  --
// Incorporated.                                                            --
//                                                                          --
// This technology was exported from the United States in accordance with   --
// the Export Administration Regulations. Diversion contrary to U.S. law    --
// prohibited.                                                              --
//                                                                          --
//----------------------------------------------------------------------------
// $Source: /local/syncdata/3440/server_vault/Projects/swm/dev/address/v1.46/1x/1x_MICRO_FILE.FLAT.rca $
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Author : Modem.Designers
//----------------------------------------------------------------------------
// Description : Master address file for modem
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
#define MODEM_BASE                                                       0x90000000
//----------------------------------------------------------------------------
//    0x0000 - 0x3FFC Standard Specific: 1x or WCDMA
//    0x4000 - 0x7FFC Common Area
//    0x8000 - 0xFFFC Reserved for WCDMA legacy memory test mode
//----------------------------------------------------------------------------
//---------------------------------------------------------------------------------------------
// HOLE			 		 0x0000		       0x01FC
//---------------------------------------------------------------------------------------------
//hole		MODULE OFFSET=MODEM_BASE+0x0000	MAX=MODEM_BASE+0x01FC	APRE= SPRE= FPRE=
//#include      "micro/HOLE_FILE"
//---------------------------------------------------------------------------------------------
// RXF_AGC				 0x0200		       0x03FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// RXF_AGC_FILE                      generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: ARM registers
// Sub-Section 1.1.1: Rx AGC Registers
#define HWIO_RX_AGCc_RESET_ADDR(c)                      (0x90000200+0x100*(c))
#define HWIO_RX_AGCc_RESET_RMSK                                                  0x1
#define HWIO_RX_AGCc_RESET_SHFT                                                    0
#define HWIO_RX_AGCc_RESET_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_RESET_ADDR(c),v)
#define HWIO_RX_AGCc_RESET_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_RESET_ADDR(c),mask,v,HWIO_RX_AGCc_RESET_shadow[c])
#define HWIO_RX_AGCc_RESET_AGC_SW_RESET_BMSK                                     0x1
#define HWIO_RX_AGCc_RESET_AGC_SW_RESET_SHFT                                       0

#define HWIO_RX_AGCc_MODE_SEL_ADDR(c)                      (0x90000204+0x100*(c))
#define HWIO_RX_AGCc_MODE_SEL_RMSK                                               0x3
#define HWIO_RX_AGCc_MODE_SEL_SHFT                                                 0
#define HWIO_RX_AGCc_MODE_SEL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_MODE_SEL_ADDR(c),v)
#define HWIO_RX_AGCc_MODE_SEL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_MODE_SEL_ADDR(c),mask,v,HWIO_RX_AGCc_MODE_SEL_shadow[c])
#define HWIO_RX_AGCc_MODE_SEL_AGC_MODE_BMSK                                      0x3
#define HWIO_RX_AGCc_MODE_SEL_AGC_MODE_SHFT                                        0
#define HWIO_RX_AGCc_MODE_SEL_AGC_MODE_INACTIVE_FVAL                               0
#define HWIO_RX_AGCc_MODE_SEL_AGC_MODE_CDMA_1X_GPS_MODE_FVAL                     0x1
#define HWIO_RX_AGCc_MODE_SEL_AGC_MODE_HDR_HLC_MODE_FVAL                         0x2
#define HWIO_RX_AGCc_MODE_SEL_AGC_MODE_HDR_FLC_MODE_FVAL                         0x3

#define HWIO_RX_AGCc_LGLUT_LVAL_ADDR(c)                      (0x90000208+0x100*(c))
#define HWIO_RX_AGCc_LGLUT_LVAL_RMSK                                      0xffffffff
#define HWIO_RX_AGCc_LGLUT_LVAL_SHFT                                               0
#define HWIO_RX_AGCc_LGLUT_LVAL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LGLUT_LVAL_ADDR(c),v)
#define HWIO_RX_AGCc_LGLUT_LVAL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LGLUT_LVAL_ADDR(c),mask,v,HWIO_RX_AGCc_LGLUT_LVAL_shadow[c])
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_7_BMSK                      0xf0000000
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_7_SHFT                            0x1c
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_6_BMSK                       0xf000000
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_6_SHFT                            0x18
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_5_BMSK                        0xf00000
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_5_SHFT                            0x14
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_4_BMSK                         0xf0000
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_4_SHFT                            0x10
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_3_BMSK                          0xf000
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_3_SHFT                             0xc
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_2_BMSK                           0xf00
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_2_SHFT                             0x8
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_1_BMSK                            0xf0
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_1_SHFT                             0x4
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_0_BMSK                             0xf
#define HWIO_RX_AGCc_LGLUT_LVAL_LOOP_GAIN_LUT_0_SHFT                               0

#define HWIO_RX_AGCc_LGLUT_HVAL_ADDR(c)                      (0x9000020c+0x100*(c))
#define HWIO_RX_AGCc_LGLUT_HVAL_RMSK                                      0xffffffff
#define HWIO_RX_AGCc_LGLUT_HVAL_SHFT                                               0
#define HWIO_RX_AGCc_LGLUT_HVAL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LGLUT_HVAL_ADDR(c),v)
#define HWIO_RX_AGCc_LGLUT_HVAL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LGLUT_HVAL_ADDR(c),mask,v,HWIO_RX_AGCc_LGLUT_HVAL_shadow[c])
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_15_BMSK                     0xf0000000
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_15_SHFT                           0x1c
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_14_BMSK                      0xf000000
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_14_SHFT                           0x18
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_13_BMSK                       0xf00000
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_13_SHFT                           0x14
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_12_BMSK                        0xf0000
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_12_SHFT                           0x10
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_11_BMSK                         0xf000
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_11_SHFT                            0xc
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_10_BMSK                          0xf00
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_10_SHFT                            0x8
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_9_BMSK                            0xf0
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_9_SHFT                             0x4
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_8_BMSK                             0xf
#define HWIO_RX_AGCc_LGLUT_HVAL_LOOP_GAIN_LUT_8_SHFT                               0

#define HWIO_RX_AGCc_GAIN_CTL_ADDR(c)                      (0x90000210+0x100*(c))
#define HWIO_RX_AGCc_GAIN_CTL_RMSK                                              0x3f
#define HWIO_RX_AGCc_GAIN_CTL_SHFT                                                 0
#define HWIO_RX_AGCc_GAIN_CTL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_GAIN_CTL_ADDR(c),v)
#define HWIO_RX_AGCc_GAIN_CTL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_GAIN_CTL_ADDR(c),mask,v,HWIO_RX_AGCc_GAIN_CTL_shadow[c])
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_IM_BMSK                             0x30
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_IM_SHFT                              0x4
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_IM_73_FVAL                           0x3
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_IM_98_FVAL                           0x2
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_IM_196_FVAL                          0x1
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_IM_USE_GAIN_CONSTANT_VALUE_FVAL          0
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_BMSK                                 0xf
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_SHFT                                   0
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_73_FVAL                              0xf
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_98_FVAL                                0
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_147_FVAL                             0x1
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_196_FVAL                             0x2
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_294_FVAL                             0x3
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_392_FVAL                             0x4
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_587_FVAL                             0x5
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_783_FVAL                             0x6
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_1175_FVAL                            0x7
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_1566_FVAL                            0x8
#define HWIO_RX_AGCc_GAIN_CTL_GAIN_CONSTANT_2349_FVAL                            0x9

#define HWIO_RX_AGCc_LNA_CTL_ADDR(c)                      (0x90000214+0x100*(c))
#define HWIO_RX_AGCc_LNA_CTL_RMSK                                               0x7f
#define HWIO_RX_AGCc_LNA_CTL_SHFT                                                  0
#define HWIO_RX_AGCc_LNA_CTL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LNA_CTL_ADDR(c),v)
#define HWIO_RX_AGCc_LNA_CTL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_CTL_ADDR(c),mask,v,HWIO_RX_AGCc_LNA_CTL_shadow[c])
#define HWIO_RX_AGCc_LNA_CTL_LNA_RANGE_OVERRIDE_N_BMSK                          0x40
#define HWIO_RX_AGCc_LNA_CTL_LNA_RANGE_OVERRIDE_N_SHFT                           0x6
#define HWIO_RX_AGCc_LNA_CTL_LNA_DECISION_OVERRIDE_BMSK                         0x20
#define HWIO_RX_AGCc_LNA_CTL_LNA_DECISION_OVERRIDE_SHFT                          0x5
#define HWIO_RX_AGCc_LNA_CTL_LNA_RANGE_FILT_SEL_BMSK                            0x10
#define HWIO_RX_AGCc_LNA_CTL_LNA_RANGE_FILT_SEL_SHFT                             0x4
#define HWIO_RX_AGCc_LNA_CTL_AGC_VALUE_OVERRIDE_BMSK                             0x8
#define HWIO_RX_AGCc_LNA_CTL_AGC_VALUE_OVERRIDE_SHFT                             0x3
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_OVERRIDE_BMSK                              0x4
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_OVERRIDE_SHFT                              0x2
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_BW_BMSK                                    0x3
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_BW_SHFT                                      0
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_BW_1_6_MS_FVAL                               0
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_BW_3_3_MS_FVAL                             0x1
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_BW_6_7_MS_FVAL                             0x2
#define HWIO_RX_AGCc_LNA_CTL_LNA_FILT_BW_13_3_MS_FVAL                            0x3

#define HWIO_RX_AGCc_LNA_DATA_ADDR(c)                      (0x90000218+0x100*(c))
#define HWIO_RX_AGCc_LNA_DATA_RMSK                                              0x7f
#define HWIO_RX_AGCc_LNA_DATA_SHFT                                                 0
#define HWIO_RX_AGCc_LNA_DATA_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LNA_DATA_ADDR(c),v)
#define HWIO_RX_AGCc_LNA_DATA_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_DATA_ADDR(c),mask,v,HWIO_RX_AGCc_LNA_DATA_shadow[c])
#define HWIO_RX_AGCc_LNA_DATA_LNA_RANGE_BMSK                                    0x70
#define HWIO_RX_AGCc_LNA_DATA_LNA_RANGE_SHFT                                     0x4
#define HWIO_RX_AGCc_LNA_DATA_LNA_DECISION_BMSK                                  0xf
#define HWIO_RX_AGCc_LNA_DATA_LNA_DECISION_SHFT                                    0

#define HWIO_RX_AGCc_VALUE_WR_ADDR(c)                      (0x9000021c+0x100*(c))
#define HWIO_RX_AGCc_VALUE_WR_RMSK                                             0x3ff
#define HWIO_RX_AGCc_VALUE_WR_SHFT                                                 0
#define HWIO_RX_AGCc_VALUE_WR_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_VALUE_WR_ADDR(c),v)
#define HWIO_RX_AGCc_VALUE_WR_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_VALUE_WR_ADDR(c),mask,v,HWIO_RX_AGCc_VALUE_WR_shadow[c])
#define HWIO_RX_AGCc_VALUE_WR_DATA_BMSK                                        0x3ff
#define HWIO_RX_AGCc_VALUE_WR_DATA_SHFT                                            0

#define HWIO_RX_AGCc_LNA_FILT_WR_ADDR(c)                      (0x90000220+0x100*(c))
#define HWIO_RX_AGCc_LNA_FILT_WR_RMSK                                          0x3ff
#define HWIO_RX_AGCc_LNA_FILT_WR_SHFT                                              0
#define HWIO_RX_AGCc_LNA_FILT_WR_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LNA_FILT_WR_ADDR(c),v)
#define HWIO_RX_AGCc_LNA_FILT_WR_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_FILT_WR_ADDR(c),mask,v,HWIO_RX_AGCc_LNA_FILT_WR_shadow[c])
#define HWIO_RX_AGCc_LNA_FILT_WR_DATA_BMSK                                     0x3ff
#define HWIO_RX_AGCc_LNA_FILT_WR_DATA_SHFT                                         0

#define HWIO_RX_AGCc_DC_GAIN_ADDR(c)                      (0x90000224+0x100*(c))
#define HWIO_RX_AGCc_DC_GAIN_RMSK                                               0x7f
#define HWIO_RX_AGCc_DC_GAIN_SHFT                                                  0
#define HWIO_RX_AGCc_DC_GAIN_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_DC_GAIN_ADDR(c),v)
#define HWIO_RX_AGCc_DC_GAIN_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_DC_GAIN_ADDR(c),mask,v,HWIO_RX_AGCc_DC_GAIN_shadow[c])
#define HWIO_RX_AGCc_DC_GAIN_AGC_VALUE_MIN_EN_BMSK                              0x40
#define HWIO_RX_AGCc_DC_GAIN_AGC_VALUE_MIN_EN_SHFT                               0x6
#define HWIO_RX_AGCc_DC_GAIN_AGC_LOOP_FREEZE_EN_BMSK                            0x20
#define HWIO_RX_AGCc_DC_GAIN_AGC_LOOP_FREEZE_EN_SHFT                             0x5
#define HWIO_RX_AGCc_DC_GAIN_AGC_DC_GAIN_EN_BMSK                                0x10
#define HWIO_RX_AGCc_DC_GAIN_AGC_DC_GAIN_EN_SHFT                                 0x4
#define HWIO_RX_AGCc_DC_GAIN_AGC_DC_GAIN_VAL_BMSK                                0xf
#define HWIO_RX_AGCc_DC_GAIN_AGC_DC_GAIN_VAL_SHFT                                  0

#define HWIO_RX_AGCc_VALUE_n_MIN_ADDR(c,n)                      (0x90000228+0x100*(c)+4*(n)-4)
#define HWIO_RX_AGCc_VALUE_n_MIN_RMSK                                           0x7f
#define HWIO_RX_AGCc_VALUE_n_MIN_SHFT                                              0
#define HWIO_RX_AGCc_VALUE_n_MIN_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_VALUE_n_MIN_ADDR(c,n),v)
#define HWIO_RX_AGCc_VALUE_n_MIN_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_VALUE_n_MIN_ADDR(c,n),mask,v,HWIO_RX_AGCc_VALUE_n_MIN_shadow[c][n])
#define HWIO_RX_AGCc_VALUE_n_MIN_DATA_BMSK                                      0x7f
#define HWIO_RX_AGCc_VALUE_n_MIN_DATA_SHFT                                         0

#define HWIO_RX_AGCc_VALUE_MAX_ADDR(c)                      (0x90000238+0x100*(c))
#define HWIO_RX_AGCc_VALUE_MAX_RMSK                                             0xff
#define HWIO_RX_AGCc_VALUE_MAX_SHFT                                                0
#define HWIO_RX_AGCc_VALUE_MAX_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_VALUE_MAX_ADDR(c),v)
#define HWIO_RX_AGCc_VALUE_MAX_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_VALUE_MAX_ADDR(c),mask,v,HWIO_RX_AGCc_VALUE_MAX_shadow[c])
#define HWIO_RX_AGCc_VALUE_MAX_AGC_VALUE_MAX_EN_BMSK                            0x80
#define HWIO_RX_AGCc_VALUE_MAX_AGC_VALUE_MAX_EN_SHFT                             0x7
#define HWIO_RX_AGCc_VALUE_MAX_AGC_VALUE_MAX_BMSK                               0x7f
#define HWIO_RX_AGCc_VALUE_MAX_AGC_VALUE_MAX_SHFT                                  0

#define HWIO_RX_AGCc_IM_LEVELn_ADDR(c,n)                      (0x9000023c+0x100*(c)+4*(n)-4)
#define HWIO_RX_AGCc_IM_LEVELn_RMSK                                             0xff
#define HWIO_RX_AGCc_IM_LEVELn_SHFT                                                0
#define HWIO_RX_AGCc_IM_LEVELn_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_IM_LEVELn_ADDR(c,n),v)
#define HWIO_RX_AGCc_IM_LEVELn_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_IM_LEVELn_ADDR(c,n),mask,v,HWIO_RX_AGCc_IM_LEVELn_shadow[c][n])
#define HWIO_RX_AGCc_IM_LEVELn_DATA_BMSK                                        0xff
#define HWIO_RX_AGCc_IM_LEVELn_DATA_SHFT                                           0

#define HWIO_RX_AGCc_LNA_n_FALL_ADDR(c,n)                      (0x9000024c+0x100*(c)+4*(n)-4)
#define HWIO_RX_AGCc_LNA_n_FALL_RMSK                                            0xff
#define HWIO_RX_AGCc_LNA_n_FALL_SHFT                                               0
#define HWIO_RX_AGCc_LNA_n_FALL_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_LNA_n_FALL_ADDR(c,n),v)
#define HWIO_RX_AGCc_LNA_n_FALL_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_n_FALL_ADDR(c,n),mask,v,HWIO_RX_AGCc_LNA_n_FALL_shadow[c][n])
#define HWIO_RX_AGCc_LNA_n_FALL_DATA_BMSK                                       0xff
#define HWIO_RX_AGCc_LNA_n_FALL_DATA_SHFT                                          0

#define HWIO_RX_AGCc_LNA_n_RISE_ADDR(c,n)                      (0x9000025c+0x100*(c)+4*(n)-4)
#define HWIO_RX_AGCc_LNA_n_RISE_RMSK                                            0xff
#define HWIO_RX_AGCc_LNA_n_RISE_SHFT                                               0
#define HWIO_RX_AGCc_LNA_n_RISE_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_LNA_n_RISE_ADDR(c,n),v)
#define HWIO_RX_AGCc_LNA_n_RISE_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_n_RISE_ADDR(c,n),mask,v,HWIO_RX_AGCc_LNA_n_RISE_shadow[c][n])
#define HWIO_RX_AGCc_LNA_n_RISE_DATA_BMSK                                       0xff
#define HWIO_RX_AGCc_LNA_n_RISE_DATA_SHFT                                          0

#define HWIO_RX_AGCc_LNA_n_OFFSET_ADDR(c,n)                      (0x9000026c+0x100*(c)+4*(n)-4)
#define HWIO_RX_AGCc_LNA_n_OFFSET_RMSK                                         0x3ff
#define HWIO_RX_AGCc_LNA_n_OFFSET_SHFT                                             0
#define HWIO_RX_AGCc_LNA_n_OFFSET_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_LNA_n_OFFSET_ADDR(c,n),v)
#define HWIO_RX_AGCc_LNA_n_OFFSET_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_n_OFFSET_ADDR(c,n),mask,v,HWIO_RX_AGCc_LNA_n_OFFSET_shadow[c][n])
#define HWIO_RX_AGCc_LNA_n_OFFSET_DATA_BMSK                                    0x3ff
#define HWIO_RX_AGCc_LNA_n_OFFSET_DATA_SHFT                                        0

#define HWIO_RX_AGCc_LNA_BP_TIMER_n_ADDR(c,n)                      (0x9000027c+0x100*(c)+4*(n))
#define HWIO_RX_AGCc_LNA_BP_TIMER_n_RMSK                                      0x1fff
#define HWIO_RX_AGCc_LNA_BP_TIMER_n_SHFT                                           0
#define HWIO_RX_AGCc_LNA_BP_TIMER_n_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_LNA_BP_TIMER_n_ADDR(c,n),v)
#define HWIO_RX_AGCc_LNA_BP_TIMER_n_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_BP_TIMER_n_ADDR(c,n),mask,v,HWIO_RX_AGCc_LNA_BP_TIMER_n_shadow[c][n])
#define HWIO_RX_AGCc_LNA_BP_TIMER_n_DATA_BMSK                                 0x1fff
#define HWIO_RX_AGCc_LNA_BP_TIMER_n_DATA_SHFT                                      0

#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_ADDR(c,n)                      (0x9000028c+0x100*(c)+4*(n))
#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_RMSK                                     0x1fff
#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_SHFT                                          0
#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_OUTI2(c,n,v) \
        out_dword(HWIO_RX_AGCc_LNA_NBP_TIMER_n_ADDR(c,n),v)
#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_OUTMI2(c,n,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_NBP_TIMER_n_ADDR(c,n),mask,v,HWIO_RX_AGCc_LNA_NBP_TIMER_n_shadow[c][n])
#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_DATA_BMSK                                0x1fff
#define HWIO_RX_AGCc_LNA_NBP_TIMER_n_DATA_SHFT                                     0

#define HWIO_RX_AGCc_LNA_RANGE_DELAY_ADDR(c)                      (0x9000029c+0x100*(c))
#define HWIO_RX_AGCc_LNA_RANGE_DELAY_RMSK                                       0x3f
#define HWIO_RX_AGCc_LNA_RANGE_DELAY_SHFT                                          0
#define HWIO_RX_AGCc_LNA_RANGE_DELAY_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LNA_RANGE_DELAY_ADDR(c),v)
#define HWIO_RX_AGCc_LNA_RANGE_DELAY_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_LNA_RANGE_DELAY_ADDR(c),mask,v,HWIO_RX_AGCc_LNA_RANGE_DELAY_shadow[c])
#define HWIO_RX_AGCc_LNA_RANGE_DELAY_DATA_BMSK                                  0x3f
#define HWIO_RX_AGCc_LNA_RANGE_DELAY_DATA_SHFT                                     0

#define HWIO_RX_AGCc_SBI_ID_ADDR(c)                      (0x900002a4+0x100*(c))
#define HWIO_RX_AGCc_SBI_ID_RMSK                                                0xff
#define HWIO_RX_AGCc_SBI_ID_SHFT                                                   0
#define HWIO_RX_AGCc_SBI_ID_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_SBI_ID_ADDR(c),v)
#define HWIO_RX_AGCc_SBI_ID_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_SBI_ID_ADDR(c),mask,v,HWIO_RX_AGCc_SBI_ID_shadow[c])
#define HWIO_RX_AGCc_SBI_ID_SBI_ID_BMSK                                         0xff
#define HWIO_RX_AGCc_SBI_ID_SBI_ID_SHFT                                            0

#define HWIO_RX_AGCc_SBI_ADDR_ADDR(c)                      (0x900002a8+0x100*(c))
#define HWIO_RX_AGCc_SBI_ADDR_RMSK                                              0xff
#define HWIO_RX_AGCc_SBI_ADDR_SHFT                                                 0
#define HWIO_RX_AGCc_SBI_ADDR_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_SBI_ADDR_ADDR(c),v)
#define HWIO_RX_AGCc_SBI_ADDR_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_SBI_ADDR_ADDR(c),mask,v,HWIO_RX_AGCc_SBI_ADDR_shadow[c])
#define HWIO_RX_AGCc_SBI_ADDR_SBI_ADDR_BMSK                                     0xff
#define HWIO_RX_AGCc_SBI_ADDR_SBI_ADDR_SHFT                                        0

#define HWIO_RX_AGCc_VREF_DELAY_TIMER_ADDR(c)                      (0x900002b4+0x100*(c))
#define HWIO_RX_AGCc_VREF_DELAY_TIMER_RMSK                                      0x3f
#define HWIO_RX_AGCc_VREF_DELAY_TIMER_SHFT                                         0
#define HWIO_RX_AGCc_VREF_DELAY_TIMER_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_VREF_DELAY_TIMER_ADDR(c),v)
#define HWIO_RX_AGCc_VREF_DELAY_TIMER_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_VREF_DELAY_TIMER_ADDR(c),mask,v,HWIO_RX_AGCc_VREF_DELAY_TIMER_shadow[c])
#define HWIO_RX_AGCc_VREF_DELAY_TIMER_DATA_BMSK                                 0x3f
#define HWIO_RX_AGCc_VREF_DELAY_TIMER_DATA_SHFT                                    0

#define HWIO_RX_AGCc_VREF_VAL_ADDR(c)                      (0x900002b8+0x100*(c))
#define HWIO_RX_AGCc_VREF_VAL_RMSK                                              0x1f
#define HWIO_RX_AGCc_VREF_VAL_SHFT                                                 0
#define HWIO_RX_AGCc_VREF_VAL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_VREF_VAL_ADDR(c),v)
#define HWIO_RX_AGCc_VREF_VAL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_VREF_VAL_ADDR(c),mask,v,HWIO_RX_AGCc_VREF_VAL_shadow[c])
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_4_BMSK                                   0x10
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_4_SHFT                                    0x4
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_3_BMSK                                    0x8
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_3_SHFT                                    0x3
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_2_BMSK                                    0x4
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_2_SHFT                                    0x2
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_1_BMSK                                    0x2
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_1_SHFT                                    0x1
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_0_BMSK                                    0x1
#define HWIO_RX_AGCc_VREF_VAL_VREF_VAL_0_SHFT                                      0

#define HWIO_RX_AGCc_TEST_CTL_ADDR(c)                      (0x900002bc+0x100*(c))
#define HWIO_RX_AGCc_TEST_CTL_RMSK                                               0x3
#define HWIO_RX_AGCc_TEST_CTL_SHFT                                                 0
#define HWIO_RX_AGCc_TEST_CTL_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_TEST_CTL_ADDR(c),v)
#define HWIO_RX_AGCc_TEST_CTL_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RX_AGCc_TEST_CTL_ADDR(c),mask,v,HWIO_RX_AGCc_TEST_CTL_shadow[c])
#define HWIO_RX_AGCc_TEST_CTL_AGC_BET_ENABLE_BMSK                                0x2
#define HWIO_RX_AGCc_TEST_CTL_AGC_BET_ENABLE_SHFT                                0x1
#define HWIO_RX_AGCc_TEST_CTL_INTEGRATOR_BYPASS_BMSK                             0x1
#define HWIO_RX_AGCc_TEST_CTL_INTEGRATOR_BYPASS_SHFT                               0

#define HWIO_RX_AGCc_1X_VALUE_RD_ADDR(c)                      (0x900002c0+0x100*(c))
#define HWIO_RX_AGCc_1X_VALUE_RD_RMSK                                          0x3ff
#define HWIO_RX_AGCc_1X_VALUE_RD_SHFT                                              0
#define HWIO_RX_AGCc_1X_VALUE_RD_INI(c) \
        in_dword(HWIO_RX_AGCc_1X_VALUE_RD_ADDR(c))
#define HWIO_RX_AGCc_1X_VALUE_RD_INMI(c,mask) \
        in_dword_masked(HWIO_RX_AGCc_1X_VALUE_RD_ADDR(c), mask)
#define HWIO_RX_AGCc_1X_VALUE_RD_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_1X_VALUE_RD_ADDR(c),v)
#define HWIO_RX_AGCc_1X_VALUE_RD_DATA_BMSK                                     0x3ff
#define HWIO_RX_AGCc_1X_VALUE_RD_DATA_SHFT                                         0

#define HWIO_RX_AGCc_HDR_VALUE_RD_ADDR(c)                      (0x900002c4+0x100*(c))
#define HWIO_RX_AGCc_HDR_VALUE_RD_RMSK                                         0x3ff
#define HWIO_RX_AGCc_HDR_VALUE_RD_SHFT                                             0
#define HWIO_RX_AGCc_HDR_VALUE_RD_INI(c) \
        in_dword(HWIO_RX_AGCc_HDR_VALUE_RD_ADDR(c))
#define HWIO_RX_AGCc_HDR_VALUE_RD_INMI(c,mask) \
        in_dword_masked(HWIO_RX_AGCc_HDR_VALUE_RD_ADDR(c), mask)
#define HWIO_RX_AGCc_HDR_VALUE_RD_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_HDR_VALUE_RD_ADDR(c),v)
#define HWIO_RX_AGCc_HDR_VALUE_RD_DATA_BMSK                                    0x3ff
#define HWIO_RX_AGCc_HDR_VALUE_RD_DATA_SHFT                                        0

#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_ADDR(c)                      (0x900002c8+0x100*(c))
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_RMSK                                       0x3ff
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_SHFT                                           0
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_INI(c) \
        in_dword(HWIO_RX_AGCc_1X_VGA_GAIN_RD_ADDR(c))
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_INMI(c,mask) \
        in_dword_masked(HWIO_RX_AGCc_1X_VGA_GAIN_RD_ADDR(c), mask)
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_1X_VGA_GAIN_RD_ADDR(c),v)
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_DATA_BMSK                                  0x3ff
#define HWIO_RX_AGCc_1X_VGA_GAIN_RD_DATA_SHFT                                      0

#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_ADDR(c)                      (0x900002cc+0x100*(c))
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_RMSK                                      0x3ff
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_SHFT                                          0
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_INI(c) \
        in_dword(HWIO_RX_AGCc_HDR_VGA_GAIN_RD_ADDR(c))
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_INMI(c,mask) \
        in_dword_masked(HWIO_RX_AGCc_HDR_VGA_GAIN_RD_ADDR(c), mask)
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_HDR_VGA_GAIN_RD_ADDR(c),v)
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_DATA_BMSK                                 0x3ff
#define HWIO_RX_AGCc_HDR_VGA_GAIN_RD_DATA_SHFT                                     0

#define HWIO_RX_AGCc_LNA_FILT_RD_ADDR(c)                      (0x900002d0+0x100*(c))
#define HWIO_RX_AGCc_LNA_FILT_RD_RMSK                                          0x3ff
#define HWIO_RX_AGCc_LNA_FILT_RD_SHFT                                              0
#define HWIO_RX_AGCc_LNA_FILT_RD_INI(c) \
        in_dword(HWIO_RX_AGCc_LNA_FILT_RD_ADDR(c))
#define HWIO_RX_AGCc_LNA_FILT_RD_INMI(c,mask) \
        in_dword_masked(HWIO_RX_AGCc_LNA_FILT_RD_ADDR(c), mask)
#define HWIO_RX_AGCc_LNA_FILT_RD_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LNA_FILT_RD_ADDR(c),v)
#define HWIO_RX_AGCc_LNA_FILT_RD_DATA_BMSK                                     0x3ff
#define HWIO_RX_AGCc_LNA_FILT_RD_DATA_SHFT                                         0

#define HWIO_RX_AGCc_LNA_RANGE_RD_ADDR(c)                      (0x900002d4+0x100*(c))
#define HWIO_RX_AGCc_LNA_RANGE_RD_RMSK                                           0x7
#define HWIO_RX_AGCc_LNA_RANGE_RD_SHFT                                             0
#define HWIO_RX_AGCc_LNA_RANGE_RD_INI(c) \
        in_dword(HWIO_RX_AGCc_LNA_RANGE_RD_ADDR(c))
#define HWIO_RX_AGCc_LNA_RANGE_RD_INMI(c,mask) \
        in_dword_masked(HWIO_RX_AGCc_LNA_RANGE_RD_ADDR(c), mask)
#define HWIO_RX_AGCc_LNA_RANGE_RD_OUTI(c,v) \
        out_dword(HWIO_RX_AGCc_LNA_RANGE_RD_ADDR(c),v)
#define HWIO_RX_AGCc_LNA_RANGE_RD_DATA_BMSK                                      0x7
#define HWIO_RX_AGCc_LNA_RANGE_RD_DATA_SHFT                                        0

// Stop Parsing at Section 1.2: MDSP registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// RTC_RXCHIPX8                          0x0400		       0x04FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CDMA_RTC_FILE                     generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 3.1: ARM registers
#define HWIO_CDMA_RTC_SYNC_ADDR                                           0x90000400
#define HWIO_CDMA_RTC_SYNC_RMSK                                           0xffffffff
#define HWIO_CDMA_RTC_SYNC_SHFT                                                    0
#define HWIO_CDMA_RTC_SYNC_IN                                             \
        in_dword_masked(HWIO_CDMA_RTC_SYNC_ADDR, HWIO_CDMA_RTC_SYNC_RMSK)
#define HWIO_CDMA_RTC_SYNC_INM(m)                                         \
        in_dword_masked(HWIO_CDMA_RTC_SYNC_ADDR, m)
#define HWIO_CDMA_RTC_SYNC_CDMA_RTC_SYNC_BMSK                             0xffffffff
#define HWIO_CDMA_RTC_SYNC_CDMA_RTC_SYNC_SHFT                                      0

#define HWIO_RTC_CNT_1X_ADDR                                              0x90000404
#define HWIO_RTC_CNT_1X_RMSK                                                 0x3ffff
#define HWIO_RTC_CNT_1X_SHFT                                                       0
#define HWIO_RTC_CNT_1X_IN                                                \
        in_dword_masked(HWIO_RTC_CNT_1X_ADDR, HWIO_RTC_CNT_1X_RMSK)
#define HWIO_RTC_CNT_1X_INM(m)                                            \
        in_dword_masked(HWIO_RTC_CNT_1X_ADDR, m)
#define HWIO_RTC_CNT_1X_RTC_CNT_1X_BMSK                                      0x3ffff
#define HWIO_RTC_CNT_1X_RTC_CNT_1X_SHFT                                            0

#define HWIO_RTC_SLEEP_ADDR                                               0x90000408
#define HWIO_RTC_SLEEP_RMSK                                                  0x3ffff
#define HWIO_RTC_SLEEP_SHFT                                                        0
#define HWIO_RTC_SLEEP_OUT(v)                                             \
        out_dword(HWIO_RTC_SLEEP_ADDR,v)
#define HWIO_RTC_SLEEP_OUTM(m,v)                                          \
        out_dword_masked(HWIO_RTC_SLEEP_ADDR,m,v,HWIO_RTC_SLEEP_shadow)
#define HWIO_RTC_SLEEP_RTC_SLEEP_BMSK                                        0x3ffff
#define HWIO_RTC_SLEEP_RTC_SLEEP_SHFT                                              0

#define HWIO_RTC_OFFSET_ADDR                                              0x9000040c
#define HWIO_RTC_OFFSET_RMSK                                                 0x3ffff
#define HWIO_RTC_OFFSET_SHFT                                                       0
#define HWIO_RTC_OFFSET_OUT(v)                                            \
        out_dword(HWIO_RTC_OFFSET_ADDR,v)
#define HWIO_RTC_OFFSET_OUTM(m,v)                                         \
        out_dword_masked(HWIO_RTC_OFFSET_ADDR,m,v,HWIO_RTC_OFFSET_shadow)
#define HWIO_RTC_OFFSET_RTC_OFFSET_BMSK                                      0x3ffff
#define HWIO_RTC_OFFSET_RTC_OFFSET_SHFT                                            0

#define HWIO_RTC_LOAD_ADDR                                                0x90000410
#define HWIO_RTC_LOAD_RMSK                                                0xffffffff
#define HWIO_RTC_LOAD_SHFT                                                         0
#define HWIO_RTC_LOAD_OUT(v)                                              \
        out_dword(HWIO_RTC_LOAD_ADDR,v)
#define HWIO_RTC_LOAD_OUTM(m,v)                                           \
        out_dword_masked(HWIO_RTC_LOAD_ADDR,m,v,HWIO_RTC_LOAD_shadow)
#define HWIO_RTC_LOAD_RTC_LOAD_BMSK                                       0xffffffff
#define HWIO_RTC_LOAD_RTC_LOAD_SHFT                                                0

#define HWIO_RTC_CTL_ADDR                                                 0x90000414
#define HWIO_RTC_CTL_RMSK                                                       0x1f
#define HWIO_RTC_CTL_SHFT                                                          0
#define HWIO_RTC_CTL_OUT(v)                                               \
        out_dword(HWIO_RTC_CTL_ADDR,v)
#define HWIO_RTC_CTL_OUTM(m,v)                                            \
        out_dword_masked(HWIO_RTC_CTL_ADDR,m,v,HWIO_RTC_CTL_shadow)
#define HWIO_RTC_CTL_ROLLOVER_INT_EN_BMSK                                       0x10
#define HWIO_RTC_CTL_ROLLOVER_INT_EN_SHFT                                        0x4
#define HWIO_RTC_CTL_RESET_HDR_BMSK                                              0x8
#define HWIO_RTC_CTL_RESET_HDR_SHFT                                              0x3
#define HWIO_RTC_CTL_RESET_1X_BMSK                                               0x4
#define HWIO_RTC_CTL_RESET_1X_SHFT                                               0x2
#define HWIO_RTC_CTL_SLEEP_EN_BMSK                                               0x2
#define HWIO_RTC_CTL_SLEEP_EN_SHFT                                               0x1
#define HWIO_RTC_CTL_RTC_ADJUST_BMSK                                             0x1
#define HWIO_RTC_CTL_RTC_ADJUST_SHFT                                               0

#define HWIO_RTC_GP_COMPARE1_ADDR                                         0x90000418
#define HWIO_RTC_GP_COMPARE1_RMSK                                            0x3ffff
#define HWIO_RTC_GP_COMPARE1_SHFT                                                  0
#define HWIO_RTC_GP_COMPARE1_OUT(v)                                       \
        out_dword(HWIO_RTC_GP_COMPARE1_ADDR,v)
#define HWIO_RTC_GP_COMPARE1_OUTM(m,v)                                    \
        out_dword_masked(HWIO_RTC_GP_COMPARE1_ADDR,m,v,HWIO_RTC_GP_COMPARE1_shadow)
#define HWIO_RTC_GP_COMPARE1_RTC_GP_COMPARE1_BMSK                            0x3ffff
#define HWIO_RTC_GP_COMPARE1_RTC_GP_COMPARE1_SHFT                                  0

#define HWIO_RTC_GP_COMPARE2_ADDR                                         0x9000041c
#define HWIO_RTC_GP_COMPARE2_RMSK                                            0x3ffff
#define HWIO_RTC_GP_COMPARE2_SHFT                                                  0
#define HWIO_RTC_GP_COMPARE2_OUT(v)                                       \
        out_dword(HWIO_RTC_GP_COMPARE2_ADDR,v)
#define HWIO_RTC_GP_COMPARE2_OUTM(m,v)                                    \
        out_dword_masked(HWIO_RTC_GP_COMPARE2_ADDR,m,v,HWIO_RTC_GP_COMPARE2_shadow)
#define HWIO_RTC_GP_COMPARE2_RTC_GP_COMPARE2_BMSK                            0x3ffff
#define HWIO_RTC_GP_COMPARE2_RTC_GP_COMPARE2_SHFT                                  0

#define HWIO_RTC_DIFF_1XHDR_ADDR                                          0x90000420
#define HWIO_RTC_DIFF_1XHDR_RMSK                                             0x7ffff
#define HWIO_RTC_DIFF_1XHDR_SHFT                                                   0
#define HWIO_RTC_DIFF_1XHDR_IN                                            \
        in_dword_masked(HWIO_RTC_DIFF_1XHDR_ADDR, HWIO_RTC_DIFF_1XHDR_RMSK)
#define HWIO_RTC_DIFF_1XHDR_INM(m)                                        \
        in_dword_masked(HWIO_RTC_DIFF_1XHDR_ADDR, m)
#define HWIO_RTC_DIFF_1XHDR_RTC_DIFF_BMSK                                    0x7ffff
#define HWIO_RTC_DIFF_1XHDR_RTC_DIFF_SHFT                                          0

#define HWIO_RTC_INT_ENABLE_ADDR                                          0x90000424
#define HWIO_RTC_INT_ENABLE_RMSK                                                0x1f
#define HWIO_RTC_INT_ENABLE_SHFT                                                   0
#define HWIO_RTC_INT_ENABLE_OUT(v)                                        \
        out_dword(HWIO_RTC_INT_ENABLE_ADDR,v)
#define HWIO_RTC_INT_ENABLE_OUTM(m,v)                                     \
        out_dword_masked(HWIO_RTC_INT_ENABLE_ADDR,m,v,HWIO_RTC_INT_ENABLE_shadow)
#define HWIO_RTC_INT_ENABLE_PN_ROLLOVER_1X_BMSK                                 0x10
#define HWIO_RTC_INT_ENABLE_PN_ROLLOVER_1X_SHFT                                  0x4
#define HWIO_RTC_INT_ENABLE_PN_ROLLOVER_HDR_BMSK                                 0x8
#define HWIO_RTC_INT_ENABLE_PN_ROLLOVER_HDR_SHFT                                 0x3
#define HWIO_RTC_INT_ENABLE_RTC_CMP2_BMSK                                        0x4
#define HWIO_RTC_INT_ENABLE_RTC_CMP2_SHFT                                        0x2
#define HWIO_RTC_INT_ENABLE_RTC_CMP1_BMSK                                        0x2
#define HWIO_RTC_INT_ENABLE_RTC_CMP1_SHFT                                        0x1
#define HWIO_RTC_INT_ENABLE_DEM_GP_CMP_BMSK                                      0x1
#define HWIO_RTC_INT_ENABLE_DEM_GP_CMP_SHFT                                        0

#define HWIO_RTC_INT_CLEAR_ADDR                                           0x90000428
#define HWIO_RTC_INT_CLEAR_RMSK                                                 0x1f
#define HWIO_RTC_INT_CLEAR_SHFT                                                    0
#define HWIO_RTC_INT_CLEAR_OUT(v)                                         \
        out_dword(HWIO_RTC_INT_CLEAR_ADDR,v)
#define HWIO_RTC_INT_CLEAR_OUTM(m,v)                                      \
        out_dword_masked(HWIO_RTC_INT_CLEAR_ADDR,m,v,HWIO_RTC_INT_CLEAR_shadow)
#define HWIO_RTC_INT_CLEAR_PN_ROLLOVER_1X_BMSK                                  0x10
#define HWIO_RTC_INT_CLEAR_PN_ROLLOVER_1X_SHFT                                   0x4
#define HWIO_RTC_INT_CLEAR_PN_ROLLOVER_HDR_BMSK                                  0x8
#define HWIO_RTC_INT_CLEAR_PN_ROLLOVER_HDR_SHFT                                  0x3
#define HWIO_RTC_INT_CLEAR_RTC_CMP2_BMSK                                         0x4
#define HWIO_RTC_INT_CLEAR_RTC_CMP2_SHFT                                         0x2
#define HWIO_RTC_INT_CLEAR_RTC_CMP1_BMSK                                         0x2
#define HWIO_RTC_INT_CLEAR_RTC_CMP1_SHFT                                         0x1
#define HWIO_RTC_INT_CLEAR_DEM_GP_CMP_BMSK                                       0x1
#define HWIO_RTC_INT_CLEAR_DEM_GP_CMP_SHFT                                         0

#define HWIO_RTC_INT_STATUS_ADDR                                          0x9000042c
#define HWIO_RTC_INT_STATUS_RMSK                                                0x1f
#define HWIO_RTC_INT_STATUS_SHFT                                                   0
#define HWIO_RTC_INT_STATUS_IN                                            \
        in_dword_masked(HWIO_RTC_INT_STATUS_ADDR, HWIO_RTC_INT_STATUS_RMSK)
#define HWIO_RTC_INT_STATUS_INM(m)                                        \
        in_dword_masked(HWIO_RTC_INT_STATUS_ADDR, m)
#define HWIO_RTC_INT_STATUS_PN_ROLLOVER_1X_BMSK                                 0x10
#define HWIO_RTC_INT_STATUS_PN_ROLLOVER_1X_SHFT                                  0x4
#define HWIO_RTC_INT_STATUS_PN_ROLLOVER_HDR_BMSK                                 0x8
#define HWIO_RTC_INT_STATUS_PN_ROLLOVER_HDR_SHFT                                 0x3
#define HWIO_RTC_INT_STATUS_RTC_CMP2_BMSK                                        0x4
#define HWIO_RTC_INT_STATUS_RTC_CMP2_SHFT                                        0x2
#define HWIO_RTC_INT_STATUS_RTC_CMP1_BMSK                                        0x2
#define HWIO_RTC_INT_STATUS_RTC_CMP1_SHFT                                        0x1
#define HWIO_RTC_INT_STATUS_DEM_GP_CMP_BMSK                                      0x1
#define HWIO_RTC_INT_STATUS_DEM_GP_CMP_SHFT                                        0

#define HWIO_RTC_INT_SELECT_ADDR                                          0x90000430
#define HWIO_RTC_INT_SELECT_RMSK                                                 0x1
#define HWIO_RTC_INT_SELECT_SHFT                                                   0
#define HWIO_RTC_INT_SELECT_OUT(v)                                        \
        out_dword(HWIO_RTC_INT_SELECT_ADDR,v)
#define HWIO_RTC_INT_SELECT_OUTM(m,v)                                     \
        out_dword_masked(HWIO_RTC_INT_SELECT_ADDR,m,v,HWIO_RTC_INT_SELECT_shadow)
#define HWIO_RTC_INT_SELECT_ROLLOVER_1X_SEL_BMSK                                 0x1
#define HWIO_RTC_INT_SELECT_ROLLOVER_1X_SEL_SHFT                                   0

#define HWIO_RTC_TTRANS_CTL_1XHDR_ADDR                                    0x90000434
#define HWIO_RTC_TTRANS_CTL_1XHDR_RMSK                                           0x7
#define HWIO_RTC_TTRANS_CTL_1XHDR_SHFT                                             0
#define HWIO_RTC_TTRANS_CTL_1XHDR_OUT(v)                                  \
        out_dword(HWIO_RTC_TTRANS_CTL_1XHDR_ADDR,v)
#define HWIO_RTC_TTRANS_CTL_1XHDR_OUTM(m,v)                               \
        out_dword_masked(HWIO_RTC_TTRANS_CTL_1XHDR_ADDR,m,v,HWIO_RTC_TTRANS_CTL_1XHDR_shadow)
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_HDR_BMSK                             0x4
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_HDR_SHFT                             0x2
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_1X_BMSK                              0x2
#define HWIO_RTC_TTRANS_CTL_1XHDR_TTRANS_EN_1X_SHFT                              0x1
#define HWIO_RTC_TTRANS_CTL_1XHDR_IMMD_DUMP_BMSK                                 0x1
#define HWIO_RTC_TTRANS_CTL_1XHDR_IMMD_DUMP_SHFT                                   0

#define HWIO_RTC_DUMP_STATUS_1XHDR_ADDR                                   0x90000438
#define HWIO_RTC_DUMP_STATUS_1XHDR_RMSK                                          0x1
#define HWIO_RTC_DUMP_STATUS_1XHDR_SHFT                                            0
#define HWIO_RTC_DUMP_STATUS_1XHDR_IN                                     \
        in_dword_masked(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR, HWIO_RTC_DUMP_STATUS_1XHDR_RMSK)
#define HWIO_RTC_DUMP_STATUS_1XHDR_INM(m)                                 \
        in_dword_masked(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR, m)
#define HWIO_RTC_DUMP_STATUS_1XHDR_OUT(v)                                 \
        out_dword(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR,v)
#define HWIO_RTC_DUMP_STATUS_1XHDR_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RTC_DUMP_STATUS_1XHDR_ADDR,m,v,HWIO_RTC_DUMP_STATUS_1XHDR_IN); \
		HWIO_INTFREE()
#define HWIO_RTC_DUMP_STATUS_1XHDR_DUMP_DONE_BMSK                                0x1
#define HWIO_RTC_DUMP_STATUS_1XHDR_DUMP_DONE_SHFT                                  0

#define HWIO_RTC_TTRANS_TRIG_1X_ADDR                                      0x9000043c
#define HWIO_RTC_TTRANS_TRIG_1X_RMSK                                      0xffffffff
#define HWIO_RTC_TTRANS_TRIG_1X_SHFT                                               0
#define HWIO_RTC_TTRANS_TRIG_1X_OUT(v)                                    \
        out_dword(HWIO_RTC_TTRANS_TRIG_1X_ADDR,v)
#define HWIO_RTC_TTRANS_TRIG_1X_OUTM(m,v)                                 \
        out_dword_masked(HWIO_RTC_TTRANS_TRIG_1X_ADDR,m,v,HWIO_RTC_TTRANS_TRIG_1X_shadow)
#define HWIO_RTC_TTRANS_TRIG_1X_TRIG_VAL_BMSK                             0xffffffff
#define HWIO_RTC_TTRANS_TRIG_1X_TRIG_VAL_SHFT                                      0

#define HWIO_RTC_TTRANS_TRIG_HDR_ADDR                                     0x90000440
#define HWIO_RTC_TTRANS_TRIG_HDR_RMSK                                     0xffffffff
#define HWIO_RTC_TTRANS_TRIG_HDR_SHFT                                              0
#define HWIO_RTC_TTRANS_TRIG_HDR_OUT(v)                                   \
        out_dword(HWIO_RTC_TTRANS_TRIG_HDR_ADDR,v)
#define HWIO_RTC_TTRANS_TRIG_HDR_OUTM(m,v)                                \
        out_dword_masked(HWIO_RTC_TTRANS_TRIG_HDR_ADDR,m,v,HWIO_RTC_TTRANS_TRIG_HDR_shadow)
#define HWIO_RTC_TTRANS_TRIG_HDR_TRIG_VAL_BMSK                            0xffffffff
#define HWIO_RTC_TTRANS_TRIG_HDR_TRIG_VAL_SHFT                                     0

#define HWIO_RTC_DUMP_1X_ADDR                                             0x90000444
#define HWIO_RTC_DUMP_1X_RMSK                                             0xffffffff
#define HWIO_RTC_DUMP_1X_SHFT                                                      0
#define HWIO_RTC_DUMP_1X_IN                                               \
        in_dword_masked(HWIO_RTC_DUMP_1X_ADDR, HWIO_RTC_DUMP_1X_RMSK)
#define HWIO_RTC_DUMP_1X_INM(m)                                           \
        in_dword_masked(HWIO_RTC_DUMP_1X_ADDR, m)
#define HWIO_RTC_DUMP_1X_DUMP_VAL_BMSK                                    0xffffffff
#define HWIO_RTC_DUMP_1X_DUMP_VAL_SHFT                                             0

#define HWIO_RTC_DUMP_HDR_ADDR                                            0x90000448
#define HWIO_RTC_DUMP_HDR_RMSK                                            0xffffffff
#define HWIO_RTC_DUMP_HDR_SHFT                                                     0
#define HWIO_RTC_DUMP_HDR_IN                                              \
        in_dword_masked(HWIO_RTC_DUMP_HDR_ADDR, HWIO_RTC_DUMP_HDR_RMSK)
#define HWIO_RTC_DUMP_HDR_INM(m)                                          \
        in_dword_masked(HWIO_RTC_DUMP_HDR_ADDR, m)
#define HWIO_RTC_DUMP_HDR_DUMP_VAL_BMSK                                   0xffffffff
#define HWIO_RTC_DUMP_HDR_DUMP_VAL_SHFT                                            0

//----------------------------------------------------------------------------
// CDMA_SAMPSRV_FILE                 generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 2.2: ARM registers
#define HWIO_CDMA_SAMPSRV_n_CTL_ADDR(n)                      (0x90000600+4*(n))
#define HWIO_CDMA_SAMPSRV_n_CTL_RMSK                                       0x3ffffff
#define HWIO_CDMA_SAMPSRV_n_CTL_SHFT                                               0
#define HWIO_CDMA_SAMPSRV_n_CTL_INI(n) \
        in_dword(HWIO_CDMA_SAMPSRV_n_CTL_ADDR(n))
#define HWIO_CDMA_SAMPSRV_n_CTL_INMI(n,mask) \
        in_dword_masked(HWIO_CDMA_SAMPSRV_n_CTL_ADDR(n), mask)
#define HWIO_CDMA_SAMPSRV_n_CTL_OUTI(n,v) \
        out_dword(HWIO_CDMA_SAMPSRV_n_CTL_ADDR(n),v)
#define HWIO_CDMA_SAMPSRV_n_CTL_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_n_CTL_ADDR(n),mask,v,HWIO_CDMA_SAMPSRV_n_CTL_INI(n));\
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_n_CTL_IMMED_START_BMSK                           0x2000000
#define HWIO_CDMA_SAMPSRV_n_CTL_IMMED_START_SHFT                                0x19
#define HWIO_CDMA_SAMPSRV_n_CTL_STOP_TIME_BMSK                             0x1ffc000
#define HWIO_CDMA_SAMPSRV_n_CTL_STOP_TIME_SHFT                                   0xe
#define HWIO_CDMA_SAMPSRV_n_CTL_START_RTC_BMSK                                0x3fff
#define HWIO_CDMA_SAMPSRV_n_CTL_START_RTC_SHFT                                     0

#define HWIO_CDMA_SAMPSRV_n_MODE_ADDR(n)                      (0x90000608+4*(n))
#define HWIO_CDMA_SAMPSRV_n_MODE_RMSK                                           0x3f
#define HWIO_CDMA_SAMPSRV_n_MODE_SHFT                                              0
#define HWIO_CDMA_SAMPSRV_n_MODE_INI(n) \
        in_dword(HWIO_CDMA_SAMPSRV_n_MODE_ADDR(n))
#define HWIO_CDMA_SAMPSRV_n_MODE_INMI(n,mask) \
        in_dword_masked(HWIO_CDMA_SAMPSRV_n_MODE_ADDR(n), mask)
#define HWIO_CDMA_SAMPSRV_n_MODE_OUTI(n,v) \
        out_dword(HWIO_CDMA_SAMPSRV_n_MODE_ADDR(n),v)
#define HWIO_CDMA_SAMPSRV_n_MODE_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_n_MODE_ADDR(n),mask,v,HWIO_CDMA_SAMPSRV_n_MODE_INI(n));\
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_n_MODE_TESTBUS_EN_BMSK                                0x20
#define HWIO_CDMA_SAMPSRV_n_MODE_TESTBUS_EN_SHFT                                 0x5
#define HWIO_CDMA_SAMPSRV_n_MODE_ANT_SEL_BMSK                                   0x10
#define HWIO_CDMA_SAMPSRV_n_MODE_ANT_SEL_SHFT                                    0x4
#define HWIO_CDMA_SAMPSRV_n_MODE_ANT_SEL_ANTENNA0_FVAL                             0
#define HWIO_CDMA_SAMPSRV_n_MODE_ANT_SEL_ANTENNA1_FVAL                           0x1
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_RXCH_SEL_BMSK                            0xc
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_RXCH_SEL_SHFT                            0x2
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_RXCH_SEL_1X_FVAL                           0
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_RXCH_SEL_HDR_FVAL                        0x1
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_RXCH_SEL_GPS_FVAL                        0x2
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_ENA_BMSK                                 0x3
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_ENA_SHFT                                   0
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_ENA_ALWAYS_ENABLED_FVAL                  0x2
#define HWIO_CDMA_SAMPSRV_n_MODE_SAMPLE_ENA_TIMED_CONTROL_FVAL                   0x3

#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_ADDR                            0x90000610
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_RMSK                                   0x1
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_SHFT                                     0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_IN                              \
        in_dword_masked(HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_ADDR, HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_RMSK)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_INM(m)                          \
        in_dword_masked(HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_ADDR, m)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_OUT(v)                          \
        out_dword(HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_ADDR,v)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_ADDR,m,v,HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_DATA_BMSK                              0x1
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_DATA_SHFT                                0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_DATA_READ_FVAL                           0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_WE_CTL_DATA_WRITE_FVAL                        0x1

#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ADDR                              0x90000614
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RMSK                                   0xfff
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_SHFT                                       0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_IN                                \
        in_dword_masked(HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ADDR, HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RMSK)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_INM(m)                            \
        in_dword_masked(HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ADDR, m)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_OUT(v)                            \
        out_dword(HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ADDR,v)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ADDR,m,v,HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ANT_SEL_BMSK                           0x800
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ANT_SEL_SHFT                             0xb
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ANT_SEL_ANTENNA_0_FVAL                     0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_ANT_SEL_ANTENNA_1_FVAL                   0x1
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RAM_ADDR_BMSK                          0x7fe
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RAM_ADDR_SHFT                            0x1
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RAM_BANK_BMSK                            0x1
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RAM_BANK_SHFT                              0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RAM_BANK_LOW_ORDER_BANK_FVAL               0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_ADDR_RAM_BANK_HIGH_ORDER_BANK_FVAL            0x1

#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_ADDR                              0x90000618
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_RMSK                              0xffffffff
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_SHFT                                       0
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_IN                                \
        in_dword_masked(HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_ADDR, HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_RMSK)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_INM(m)                            \
        in_dword_masked(HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_ADDR, m)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_OUT(v)                            \
        out_dword(HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_ADDR,v)
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_ADDR,m,v,HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_DATA_BMSK                         0xffffffff
#define HWIO_CDMA_SAMPSRV_TEST_RAM_DATA_DATA_SHFT                                  0

#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_ADDR(n)                      (0x9000061c+4*(n))
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_RMSK                                   0x3fff
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_SHFT                                        0
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_INI(n) \
        in_dword(HWIO_CDMA_SAMPSRV_n_LATEST_RTC_ADDR(n))
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_INMI(n,mask) \
        in_dword_masked(HWIO_CDMA_SAMPSRV_n_LATEST_RTC_ADDR(n), mask)
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_OUTI(n,v) \
        out_dword(HWIO_CDMA_SAMPSRV_n_LATEST_RTC_ADDR(n),v)
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_n_LATEST_RTC_ADDR(n),mask,v,HWIO_CDMA_SAMPSRV_n_LATEST_RTC_INI(n));\
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_DATA_BMSK                              0x3fff
#define HWIO_CDMA_SAMPSRV_n_LATEST_RTC_DATA_SHFT                                   0

#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_ADDR                                0x90000624
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_RMSK                                       0x7
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_SHFT                                         0
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_IN                                  \
        in_dword_masked(HWIO_CDMA_PNSRV_ROM_BIST_MODE_ADDR, HWIO_CDMA_PNSRV_ROM_BIST_MODE_RMSK)
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_INM(m)                              \
        in_dword_masked(HWIO_CDMA_PNSRV_ROM_BIST_MODE_ADDR, m)
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_OUT(v)                              \
        out_dword(HWIO_CDMA_PNSRV_ROM_BIST_MODE_ADDR,v)
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_PNSRV_ROM_BIST_MODE_ADDR,m,v,HWIO_CDMA_PNSRV_ROM_BIST_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_BMSK                                  0x7
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_SHFT                                    0
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_DISABLED_FVAL                           0
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_ASCEND_FVAL                           0x1
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_DESCEND_FVAL                          0x2
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_ASCEND_SCRAM_FVAL                     0x3
#define HWIO_CDMA_PNSRV_ROM_BIST_MODE_MODE_DESCEND_SCRAM_FVAL                    0x4

#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_ADDR                                 0x90000628
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_RMSK                                        0x3
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_SHFT                                          0
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_OUT(v)                               \
        out_dword(HWIO_CDMA_PNSRV_ROM_BIST_CMD_ADDR,v)
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_OUTM(m,v)                            \
        out_dword_masked(HWIO_CDMA_PNSRV_ROM_BIST_CMD_ADDR,m,v,HWIO_CDMA_PNSRV_ROM_BIST_CMD_shadow)
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_CMD_BMSK                                    0x3
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_CMD_SHFT                                      0
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_CMD_DO_NOTHING_FVAL                           0
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_CMD_RESET_FVAL                              0x1
#define HWIO_CDMA_PNSRV_ROM_BIST_CMD_CMD_START_FVAL                              0x2

#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_ADDR                              0x9000062c
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_RMSK                                     0x1
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_SHFT                                       0
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_IN                                \
        in_dword_masked(HWIO_CDMA_PNSRV_ROM_BIST_STATUS_ADDR, HWIO_CDMA_PNSRV_ROM_BIST_STATUS_RMSK)
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_INM(m)                            \
        in_dword_masked(HWIO_CDMA_PNSRV_ROM_BIST_STATUS_ADDR, m)
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_STATUS_BMSK                              0x1
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_STATUS_SHFT                                0
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_STATUS_INACTIVE_FVAL                       0
#define HWIO_CDMA_PNSRV_ROM_BIST_STATUS_STATUS_ACTIVE_FVAL                       0x1

#define HWIO_CDMA_PNSRV_TEST_MODE_ADDR                                    0x90000630
#define HWIO_CDMA_PNSRV_TEST_MODE_RMSK                                           0x3
#define HWIO_CDMA_PNSRV_TEST_MODE_SHFT                                             0
#define HWIO_CDMA_PNSRV_TEST_MODE_IN                                      \
        in_dword_masked(HWIO_CDMA_PNSRV_TEST_MODE_ADDR, HWIO_CDMA_PNSRV_TEST_MODE_RMSK)
#define HWIO_CDMA_PNSRV_TEST_MODE_INM(m)                                  \
        in_dword_masked(HWIO_CDMA_PNSRV_TEST_MODE_ADDR, m)
#define HWIO_CDMA_PNSRV_TEST_MODE_OUT(v)                                  \
        out_dword(HWIO_CDMA_PNSRV_TEST_MODE_ADDR,v)
#define HWIO_CDMA_PNSRV_TEST_MODE_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_PNSRV_TEST_MODE_ADDR,m,v,HWIO_CDMA_PNSRV_TEST_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_PNSRV_TEST_MODE_MODE_BMSK                                      0x3
#define HWIO_CDMA_PNSRV_TEST_MODE_MODE_SHFT                                        0
#define HWIO_CDMA_PNSRV_TEST_MODE_MODE_DISABLED_FVAL                               0
#define HWIO_CDMA_PNSRV_TEST_MODE_MODE_ENABLED_FVAL                              0x1
#define HWIO_CDMA_PNSRV_TEST_MODE_MODE_ENABLED_PN_ROM_DATA_OUT_FVAL              0x2

#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_ADDR                              0x90000634
#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_RMSK                                     0x1
#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_SHFT                                       0
#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_OUT(v)                            \
        out_dword(HWIO_CDMA_PNSRV_TEST_MISR_RESET_ADDR,v)
#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_OUTM(m,v)                         \
        out_dword_masked(HWIO_CDMA_PNSRV_TEST_MISR_RESET_ADDR,m,v,HWIO_CDMA_PNSRV_TEST_MISR_RESET_shadow)
#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_RESET_BMSK                               0x1
#define HWIO_CDMA_PNSRV_TEST_MISR_RESET_RESET_SHFT                                 0

#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_ADDR                             0x90000638
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_RMSK                                    0x1
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_SHFT                                      0
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_IN                               \
        in_dword_masked(HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_ADDR, HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_RMSK)
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_INM(m)                           \
        in_dword_masked(HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_ADDR, m)
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_OUT(v)                           \
        out_dword(HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_ADDR,v)
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_ADDR,m,v,HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_EXPORT_BMSK                             0x1
#define HWIO_CDMA_PNSRV_TEST_EXPORT_MISR_EXPORT_SHFT                               0

#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_ADDR                           0x9000063c
#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_RMSK                           0xffffffff
#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_SHFT                                    0
#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_IN                             \
        in_dword_masked(HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_ADDR, HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_RMSK)
#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_INM(m)                         \
        in_dword_masked(HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_ADDR, m)
#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_VAL_BMSK                       0xffffffff
#define HWIO_CDMA_PNSRV_TEST_MISR_CURR_VAL_VAL_SHFT                                0

#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_ADDR                                0x90000640
#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_RMSK                                       0x1
#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_SHFT                                         0
#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_OUT(v)                              \
        out_dword(HWIO_CDMA_SAMPSRV_CLK_DISABLE_ADDR,v)
#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_OUTM(m,v)                           \
        out_dword_masked(HWIO_CDMA_SAMPSRV_CLK_DISABLE_ADDR,m,v,HWIO_CDMA_SAMPSRV_CLK_DISABLE_shadow)
#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_CLK_OFF_BMSK                               0x1
#define HWIO_CDMA_SAMPSRV_CLK_DISABLE_CLK_OFF_SHFT                                 0

#define HWIO_CDMA_SAMPSRV_CLK_STATUS_ADDR                                 0x90000644
#define HWIO_CDMA_SAMPSRV_CLK_STATUS_RMSK                                        0x1
#define HWIO_CDMA_SAMPSRV_CLK_STATUS_SHFT                                          0
#define HWIO_CDMA_SAMPSRV_CLK_STATUS_IN                                   \
        in_dword_masked(HWIO_CDMA_SAMPSRV_CLK_STATUS_ADDR, HWIO_CDMA_SAMPSRV_CLK_STATUS_RMSK)
#define HWIO_CDMA_SAMPSRV_CLK_STATUS_INM(m)                               \
        in_dword_masked(HWIO_CDMA_SAMPSRV_CLK_STATUS_ADDR, m)
#define HWIO_CDMA_SAMPSRV_CLK_STATUS_CLK_IS_OFF_BMSK                             0x1
#define HWIO_CDMA_SAMPSRV_CLK_STATUS_CLK_IS_OFF_SHFT                               0

#define HWIO_CDMA_SAMPSRV_CTL_SEL_ADDR                                    0x90000648
#define HWIO_CDMA_SAMPSRV_CTL_SEL_RMSK                                           0x1
#define HWIO_CDMA_SAMPSRV_CTL_SEL_SHFT                                             0
#define HWIO_CDMA_SAMPSRV_CTL_SEL_IN                                      \
        in_dword_masked(HWIO_CDMA_SAMPSRV_CTL_SEL_ADDR, HWIO_CDMA_SAMPSRV_CTL_SEL_RMSK)
#define HWIO_CDMA_SAMPSRV_CTL_SEL_INM(m)                                  \
        in_dword_masked(HWIO_CDMA_SAMPSRV_CTL_SEL_ADDR, m)
#define HWIO_CDMA_SAMPSRV_CTL_SEL_OUT(v)                                  \
        out_dword(HWIO_CDMA_SAMPSRV_CTL_SEL_ADDR,v)
#define HWIO_CDMA_SAMPSRV_CTL_SEL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CDMA_SAMPSRV_CTL_SEL_ADDR,m,v,HWIO_CDMA_SAMPSRV_CTL_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_CDMA_SAMPSRV_CTL_SEL_CTL_SEL_BMSK                                   0x1
#define HWIO_CDMA_SAMPSRV_CTL_SEL_CTL_SEL_SHFT                                     0
#define HWIO_CDMA_SAMPSRV_CTL_SEL_CTL_SEL_ARM_FVAL                                 0
#define HWIO_CDMA_SAMPSRV_CTL_SEL_CTL_SEL_MDSP_FVAL                              0x1

// Stop Parsing at Section 2.3: MDSP registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// DEMOD_1X_RXCHIPX8                     0x0700                0x08FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// DEM1X_RXCHIPX8_FILE               generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 5.4.1: RXCHIPX8 clock registers
#define HWIO_DEM1X_RESET_ADDR                                             0x90000700
#define HWIO_DEM1X_RESET_RMSK                                                    0x1
#define HWIO_DEM1X_RESET_SHFT                                                      0
#define HWIO_DEM1X_RESET_OUT(v)                                           \
        out_dword(HWIO_DEM1X_RESET_ADDR,v)
#define HWIO_DEM1X_RESET_OUTM(m,v)                                        \
        out_dword_masked(HWIO_DEM1X_RESET_ADDR,m,v,HWIO_DEM1X_RESET_shadow)
#define HWIO_DEM1X_RESET_RESET_BMSK                                              0x1
#define HWIO_DEM1X_RESET_RESET_SHFT                                                0

#define HWIO_DEM1X_SYNC_ADDR                                              0x90000704
#define HWIO_DEM1X_SYNC_RMSK                                                     0x7
#define HWIO_DEM1X_SYNC_SHFT                                                       0
#define HWIO_DEM1X_SYNC_OUT(v)                                            \
        out_dword(HWIO_DEM1X_SYNC_ADDR,v)
#define HWIO_DEM1X_SYNC_OUTM(m,v)                                         \
        out_dword_masked(HWIO_DEM1X_SYNC_ADDR,m,v,HWIO_DEM1X_SYNC_shadow)
#define HWIO_DEM1X_SYNC_REF_COUNT_BMSK                                           0x4
#define HWIO_DEM1X_SYNC_REF_COUNT_SHFT                                           0x2
#define HWIO_DEM1X_SYNC_LC_STATE_BMSK                                            0x2
#define HWIO_DEM1X_SYNC_LC_STATE_SHFT                                            0x1
#define HWIO_DEM1X_SYNC_COMB_TIME_BMSK                                           0x1
#define HWIO_DEM1X_SYNC_COMB_TIME_SHFT                                             0

#define HWIO_DEM1X_LATCH_ADDR                                             0x90000708
#define HWIO_DEM1X_LATCH_RMSK                                                    0x7
#define HWIO_DEM1X_LATCH_SHFT                                                      0
#define HWIO_DEM1X_LATCH_OUT(v)                                           \
        out_dword(HWIO_DEM1X_LATCH_ADDR,v)
#define HWIO_DEM1X_LATCH_OUTM(m,v)                                        \
        out_dword_masked(HWIO_DEM1X_LATCH_ADDR,m,v,HWIO_DEM1X_LATCH_shadow)
#define HWIO_DEM1X_LATCH_REF_COUNT_BMSK                                          0x4
#define HWIO_DEM1X_LATCH_REF_COUNT_SHFT                                          0x2
#define HWIO_DEM1X_LATCH_LC_STATE_BMSK                                           0x2
#define HWIO_DEM1X_LATCH_LC_STATE_SHFT                                           0x1
#define HWIO_DEM1X_LATCH_COMB_TIME_BMSK                                          0x1
#define HWIO_DEM1X_LATCH_COMB_TIME_SHFT                                            0

#define HWIO_DEM1X_TRACKING_ADDR                                          0x9000070c
#define HWIO_DEM1X_TRACKING_RMSK                                                 0xf
#define HWIO_DEM1X_TRACKING_SHFT                                                   0
#define HWIO_DEM1X_TRACKING_IN                                            \
        in_dword_masked(HWIO_DEM1X_TRACKING_ADDR, HWIO_DEM1X_TRACKING_RMSK)
#define HWIO_DEM1X_TRACKING_INM(m)                                        \
        in_dword_masked(HWIO_DEM1X_TRACKING_ADDR, m)
#define HWIO_DEM1X_TRACKING_OUT(v)                                        \
        out_dword(HWIO_DEM1X_TRACKING_ADDR,v)
#define HWIO_DEM1X_TRACKING_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_TRACKING_ADDR,m,v,HWIO_DEM1X_TRACKING_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_TRACKING_FINGER_BMSK                                          0xe
#define HWIO_DEM1X_TRACKING_FINGER_SHFT                                          0x1
#define HWIO_DEM1X_TRACKING_FINGER_0_FVAL                                          0
#define HWIO_DEM1X_TRACKING_FINGER_1_FVAL                                        0x1
#define HWIO_DEM1X_TRACKING_FINGER_2_FVAL                                        0x2
#define HWIO_DEM1X_TRACKING_FINGER_3_FVAL                                        0x3
#define HWIO_DEM1X_TRACKING_FINGER_4_FVAL                                        0x4
#define HWIO_DEM1X_TRACKING_FINGER_5_FVAL                                        0x5
#define HWIO_DEM1X_TRACKING_FINGER_6_FVAL                                        0x6
#define HWIO_DEM1X_TRACKING_FINGER_7_FVAL                                        0x7
#define HWIO_DEM1X_TRACKING_ENABLE_BMSK                                          0x1
#define HWIO_DEM1X_TRACKING_ENABLE_SHFT                                            0

#define HWIO_DEM1X_FRAME_OFFSET_ADDR                                      0x90000710
#define HWIO_DEM1X_FRAME_OFFSET_RMSK                                            0x1f
#define HWIO_DEM1X_FRAME_OFFSET_SHFT                                               0
#define HWIO_DEM1X_FRAME_OFFSET_IN                                        \
        in_dword_masked(HWIO_DEM1X_FRAME_OFFSET_ADDR, HWIO_DEM1X_FRAME_OFFSET_RMSK)
#define HWIO_DEM1X_FRAME_OFFSET_INM(m)                                    \
        in_dword_masked(HWIO_DEM1X_FRAME_OFFSET_ADDR, m)
#define HWIO_DEM1X_FRAME_OFFSET_OUT(v)                                    \
        out_dword(HWIO_DEM1X_FRAME_OFFSET_ADDR,v)
#define HWIO_DEM1X_FRAME_OFFSET_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FRAME_OFFSET_ADDR,m,v,HWIO_DEM1X_FRAME_OFFSET_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FRAME_OFFSET_MODE_BMSK                                       0x10
#define HWIO_DEM1X_FRAME_OFFSET_MODE_SHFT                                        0x4
#define HWIO_DEM1X_FRAME_OFFSET_DATA_BMSK                                        0xf
#define HWIO_DEM1X_FRAME_OFFSET_DATA_SHFT                                          0

#define HWIO_DEM1X_FINGER_MERGE_ADDR                                      0x90000714
#define HWIO_DEM1X_FINGER_MERGE_RMSK                                         0x7ffff
#define HWIO_DEM1X_FINGER_MERGE_SHFT                                               0
#define HWIO_DEM1X_FINGER_MERGE_IN                                        \
        in_dword_masked(HWIO_DEM1X_FINGER_MERGE_ADDR, HWIO_DEM1X_FINGER_MERGE_RMSK)
#define HWIO_DEM1X_FINGER_MERGE_INM(m)                                    \
        in_dword_masked(HWIO_DEM1X_FINGER_MERGE_ADDR, m)
#define HWIO_DEM1X_FINGER_MERGE_OUT(v)                                    \
        out_dword(HWIO_DEM1X_FINGER_MERGE_ADDR,v)
#define HWIO_DEM1X_FINGER_MERGE_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FINGER_MERGE_ADDR,m,v,HWIO_DEM1X_FINGER_MERGE_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FINGER_MERGE_CHECK_EN_BMSK                                0x7fff0
#define HWIO_DEM1X_FINGER_MERGE_CHECK_EN_SHFT                                    0x4
#define HWIO_DEM1X_FINGER_MERGE_THRESH_BMSK                                      0xf
#define HWIO_DEM1X_FINGER_MERGE_THRESH_SHFT                                        0
#define HWIO_DEM1X_FINGER_MERGE_THRESH_DISABLE_FVAL                                0

#define HWIO_DEM1X_FINGERn_ADDR(n)                      (0x90000718+4*(n))
#define HWIO_DEM1X_FINGERn_RMSK                                              0x7ffff
#define HWIO_DEM1X_FINGERn_SHFT                                                    0
#define HWIO_DEM1X_FINGERn_INI(n) \
        in_dword(HWIO_DEM1X_FINGERn_ADDR(n))
#define HWIO_DEM1X_FINGERn_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_FINGERn_ADDR(n), mask)
#define HWIO_DEM1X_FINGERn_OUTI(n,v) \
        out_dword(HWIO_DEM1X_FINGERn_ADDR(n),v)
#define HWIO_DEM1X_FINGERn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FINGERn_ADDR(n),mask,v,HWIO_DEM1X_FINGERn_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_FINGERn_PN_POSITION_BMSK                                  0x7fffe
#define HWIO_DEM1X_FINGERn_PN_POSITION_SHFT                                      0x1
#define HWIO_DEM1X_FINGERn_ENABLE_BMSK                                           0x1
#define HWIO_DEM1X_FINGERn_ENABLE_SHFT                                             0

#define HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR                                0x90000738
#define HWIO_DEM1X_COMBINER_TIME_LOAD_RMSK                                 0x7ffffff
#define HWIO_DEM1X_COMBINER_TIME_LOAD_SHFT                                         0
#define HWIO_DEM1X_COMBINER_TIME_LOAD_IN                                  \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR, HWIO_DEM1X_COMBINER_TIME_LOAD_RMSK)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_INM(m)                              \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR, m)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_OUT(v)                              \
        out_dword(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR,v)
#define HWIO_DEM1X_COMBINER_TIME_LOAD_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_COMBINER_TIME_LOAD_ADDR,m,v,HWIO_DEM1X_COMBINER_TIME_LOAD_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_COMBINER_TIME_LOAD_SYS_TIME_BMSK                        0x7f00000
#define HWIO_DEM1X_COMBINER_TIME_LOAD_SYS_TIME_SHFT                             0x14
#define HWIO_DEM1X_COMBINER_TIME_LOAD_TIMECHIPX8_BMSK                        0xfffff
#define HWIO_DEM1X_COMBINER_TIME_LOAD_TIMECHIPX8_SHFT                              0

#define HWIO_DEM1X_ARM_COMBINER_SLAM_ADDR                                 0x9000073c
#define HWIO_DEM1X_ARM_COMBINER_SLAM_RMSK                                        0x1
#define HWIO_DEM1X_ARM_COMBINER_SLAM_SHFT                                          0
#define HWIO_DEM1X_ARM_COMBINER_SLAM_OUT(v)                               \
        out_dword(HWIO_DEM1X_ARM_COMBINER_SLAM_ADDR,v)
#define HWIO_DEM1X_ARM_COMBINER_SLAM_OUTM(m,v)                            \
        out_dword_masked(HWIO_DEM1X_ARM_COMBINER_SLAM_ADDR,m,v,HWIO_DEM1X_ARM_COMBINER_SLAM_shadow)
#define HWIO_DEM1X_ARM_COMBINER_SLAM_SET_BMSK                                    0x1
#define HWIO_DEM1X_ARM_COMBINER_SLAM_SET_SHFT                                      0

#define HWIO_DEM1X_SLEW_COMBINER_TIME_ADDR                                0x90000740
#define HWIO_DEM1X_SLEW_COMBINER_TIME_RMSK                                 0x7ffffff
#define HWIO_DEM1X_SLEW_COMBINER_TIME_SHFT                                         0
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OUT(v)                              \
        out_dword(HWIO_DEM1X_SLEW_COMBINER_TIME_ADDR,v)
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OUTM(m,v)                           \
        out_dword_masked(HWIO_DEM1X_SLEW_COMBINER_TIME_ADDR,m,v,HWIO_DEM1X_SLEW_COMBINER_TIME_shadow)
#define HWIO_DEM1X_SLEW_COMBINER_TIME_UPP_SYS_TIME_BMSK                    0x7f00000
#define HWIO_DEM1X_SLEW_COMBINER_TIME_UPP_SYS_TIME_SHFT                         0x14
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OFFSET_BMSK                            0xfffff
#define HWIO_DEM1X_SLEW_COMBINER_TIME_OFFSET_SHFT                                  0

#define HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR                                  0x90000748
#define HWIO_DEM1X_LC_STATE_LOAD_LO_RMSK                                  0xffffffff
#define HWIO_DEM1X_LC_STATE_LOAD_LO_SHFT                                           0
#define HWIO_DEM1X_LC_STATE_LOAD_LO_IN                                    \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR, HWIO_DEM1X_LC_STATE_LOAD_LO_RMSK)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_INM(m)                                \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR, m)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_OUT(v)                                \
        out_dword(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR,v)
#define HWIO_DEM1X_LC_STATE_LOAD_LO_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_LC_STATE_LOAD_LO_ADDR,m,v,HWIO_DEM1X_LC_STATE_LOAD_LO_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_LC_STATE_LOAD_LO_DATA_BMSK                             0xffffffff
#define HWIO_DEM1X_LC_STATE_LOAD_LO_DATA_SHFT                                      0

#define HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR                                  0x9000074c
#define HWIO_DEM1X_LC_STATE_LOAD_HI_RMSK                                       0x3ff
#define HWIO_DEM1X_LC_STATE_LOAD_HI_SHFT                                           0
#define HWIO_DEM1X_LC_STATE_LOAD_HI_IN                                    \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR, HWIO_DEM1X_LC_STATE_LOAD_HI_RMSK)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_INM(m)                                \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR, m)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_OUT(v)                                \
        out_dword(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR,v)
#define HWIO_DEM1X_LC_STATE_LOAD_HI_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_LC_STATE_LOAD_HI_ADDR,m,v,HWIO_DEM1X_LC_STATE_LOAD_HI_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_LC_STATE_LOAD_HI_DATA_BMSK                                  0x3ff
#define HWIO_DEM1X_LC_STATE_LOAD_HI_DATA_SHFT                                      0

#define HWIO_DEM1X_ARM_LC_STATE_LOAD_ADDR                                 0x90000750
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_RMSK                                        0x1
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_SHFT                                          0
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_OUT(v)                               \
        out_dword(HWIO_DEM1X_ARM_LC_STATE_LOAD_ADDR,v)
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_OUTM(m,v)                            \
        out_dword_masked(HWIO_DEM1X_ARM_LC_STATE_LOAD_ADDR,m,v,HWIO_DEM1X_ARM_LC_STATE_LOAD_shadow)
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_SET_BMSK                                    0x1
#define HWIO_DEM1X_ARM_LC_STATE_LOAD_SET_SHFT                                      0

#define HWIO_DEM1X_COMBINER_TIME_ADDR                                     0x90000754
#define HWIO_DEM1X_COMBINER_TIME_RMSK                                      0x7ffffff
#define HWIO_DEM1X_COMBINER_TIME_SHFT                                              0
#define HWIO_DEM1X_COMBINER_TIME_IN                                       \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_ADDR, HWIO_DEM1X_COMBINER_TIME_RMSK)
#define HWIO_DEM1X_COMBINER_TIME_INM(m)                                   \
        in_dword_masked(HWIO_DEM1X_COMBINER_TIME_ADDR, m)
#define HWIO_DEM1X_COMBINER_TIME_LATCHED_BMSK                              0x7ffffff
#define HWIO_DEM1X_COMBINER_TIME_LATCHED_SHFT                                      0

#define HWIO_DEM1X_FRAME_COUNT_ADDR                                       0x90000758
#define HWIO_DEM1X_FRAME_COUNT_RMSK                                             0x3f
#define HWIO_DEM1X_FRAME_COUNT_SHFT                                                0
#define HWIO_DEM1X_FRAME_COUNT_IN                                         \
        in_dword_masked(HWIO_DEM1X_FRAME_COUNT_ADDR, HWIO_DEM1X_FRAME_COUNT_RMSK)
#define HWIO_DEM1X_FRAME_COUNT_INM(m)                                     \
        in_dword_masked(HWIO_DEM1X_FRAME_COUNT_ADDR, m)
#define HWIO_DEM1X_FRAME_COUNT_FRAME_BMSK                                       0x30
#define HWIO_DEM1X_FRAME_COUNT_FRAME_SHFT                                        0x4
#define HWIO_DEM1X_FRAME_COUNT_PCG_BMSK                                          0xf
#define HWIO_DEM1X_FRAME_COUNT_PCG_SHFT                                            0

#define HWIO_DEM1X_LC_STATE_LO_ADDR                                       0x9000075c
#define HWIO_DEM1X_LC_STATE_LO_RMSK                                       0xffffffff
#define HWIO_DEM1X_LC_STATE_LO_SHFT                                                0
#define HWIO_DEM1X_LC_STATE_LO_IN                                         \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LO_ADDR, HWIO_DEM1X_LC_STATE_LO_RMSK)
#define HWIO_DEM1X_LC_STATE_LO_INM(m)                                     \
        in_dword_masked(HWIO_DEM1X_LC_STATE_LO_ADDR, m)
#define HWIO_DEM1X_LC_STATE_LO_LATCHED_BMSK                               0xffffffff
#define HWIO_DEM1X_LC_STATE_LO_LATCHED_SHFT                                        0

#define HWIO_DEM1X_LC_STATE_HI_ADDR                                       0x90000760
#define HWIO_DEM1X_LC_STATE_HI_RMSK                                            0x3ff
#define HWIO_DEM1X_LC_STATE_HI_SHFT                                                0
#define HWIO_DEM1X_LC_STATE_HI_IN                                         \
        in_dword_masked(HWIO_DEM1X_LC_STATE_HI_ADDR, HWIO_DEM1X_LC_STATE_HI_RMSK)
#define HWIO_DEM1X_LC_STATE_HI_INM(m)                                     \
        in_dword_masked(HWIO_DEM1X_LC_STATE_HI_ADDR, m)
#define HWIO_DEM1X_LC_STATE_HI_LATCHED_BMSK                                    0x3ff
#define HWIO_DEM1X_LC_STATE_HI_LATCHED_SHFT                                        0

#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR                               0x90000764
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_RMSK                                      0xf
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_SHFT                                        0
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_IN                                 \
        in_dword_masked(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR, HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_RMSK)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_INM(m)                             \
        in_dword_masked(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR, m)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_OUT(v)                             \
        out_dword(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR,v)
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ADDR,m,v,HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_POWER_CTL_PCT_BMSK                        0x8
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_POWER_CTL_PCT_SHFT                        0x3
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PUNC_POS_SEL_BMSK                         0x4
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PUNC_POS_SEL_SHFT                         0x2
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PC_EVEN_BMSK                              0x2
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_PC_EVEN_SHFT                              0x1
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ERASE_EN_BMSK                             0x1
#define HWIO_DEM1X_TRAFFIC_REV_PWR_CTL_ERASE_EN_SHFT                               0

#define HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR                                0x90000768
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_RMSK                                0xffffffff
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_SHFT                                         0
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_IN                                  \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR, HWIO_DEM1X_COMMON_REV_PWR_CTL_RMSK)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INM(m)                              \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR, m)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_OUT(v)                              \
        out_dword(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR,v)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_COMMON_REV_PWR_CTL_ADDR,m,v,HWIO_DEM1X_COMMON_REV_PWR_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET4_BMSK                   0xfe000000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET4_SHFT                         0x19
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET3_BMSK                    0x1fc0000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET3_SHFT                         0x12
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_PC_RATE_SEL_BMSK                       0x3c000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_PC_RATE_SEL_SHFT                           0xe
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET2_BMSK                       0x3f80
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET2_SHFT                          0x7
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET1_BMSK                         0x7f
#define HWIO_DEM1X_COMMON_REV_PWR_CTL_INIT_OFFSET1_SHFT                            0

#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR                               0x9000076c
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_RMSK                                  0xfffff
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_SHFT                                        0
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_IN                                 \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR, HWIO_DEM1X_COMMON_REV_PWR_CTL2_RMSK)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INM(m)                             \
        in_dword_masked(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR, m)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_OUT(v)                             \
        out_dword(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR,v)
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_COMMON_REV_PWR_CTL2_ADDR,m,v,HWIO_DEM1X_COMMON_REV_PWR_CTL2_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_VALID_SECTOR_BMSK                     0xfc000
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_VALID_SECTOR_SHFT                         0xe
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET6_BMSK                      0x3f80
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET6_SHFT                         0x7
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET5_BMSK                        0x7f
#define HWIO_DEM1X_COMMON_REV_PWR_CTL2_INIT_OFFSET5_SHFT                           0

#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR                                 0x90000770
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_RMSK                                 0xffffffff
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_SHFT                                          0
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_IN                                   \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR, HWIO_DEM1X_FWD_PWR_CTL_IMMED_RMSK)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_INM(m)                               \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR, m)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_OUT(v)                               \
        out_dword(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR,v)
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FWD_PWR_CTL_IMMED_ADDR,m,v,HWIO_DEM1X_FWD_PWR_CTL_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_WALSH_GAIN_BMSK                      0xffff0000
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_WALSH_GAIN_SHFT                            0x10
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_FPC_SEL_BMSK                             0xffff
#define HWIO_DEM1X_FWD_PWR_CTL_IMMED_FPC_SEL_SHFT                                  0

#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR                                 0x90000774
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_RMSK                                 0xffffffff
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_SHFT                                          0
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_IN                                   \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR, HWIO_DEM1X_FWD_PWR_CTL_FRAME_RMSK)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_INM(m)                               \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR, m)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_OUT(v)                               \
        out_dword(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR,v)
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FWD_PWR_CTL_FRAME_ADDR,m,v,HWIO_DEM1X_FWD_PWR_CTL_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_WALSH_GAIN_BMSK                      0xffff0000
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_WALSH_GAIN_SHFT                            0x10
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_FPC_SEL_BMSK                             0xffff
#define HWIO_DEM1X_FWD_PWR_CTL_FRAME_FPC_SEL_SHFT                                  0

#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR                                0x90000778
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_RMSK                                   0xfffff
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SHFT                                         0
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_IN                                  \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR, HWIO_DEM1X_FWD_PWR_CTL_TIMING_RMSK)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_INM(m)                              \
        in_dword_masked(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR, m)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_OUT(v)                              \
        out_dword(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR,v)
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FWD_PWR_CTL_TIMING_ADDR,m,v,HWIO_DEM1X_FWD_PWR_CTL_TIMING_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_DSP_BMSK                       0xf8000
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_DSP_SHFT                           0xf
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_BMSK                            0x7c00
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_SCH_POS_SHFT                               0xa
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS2_BMSK                                0x3e0
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS2_SHFT                                  0x5
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS1_BMSK                                 0x1f
#define HWIO_DEM1X_FWD_PWR_CTL_TIMING_POS1_SHFT                                    0

#define HWIO_DEM1X_BETA_TIMING_ADDR                                       0x9000077c
#define HWIO_DEM1X_BETA_TIMING_RMSK                                            0x3ff
#define HWIO_DEM1X_BETA_TIMING_SHFT                                                0
#define HWIO_DEM1X_BETA_TIMING_IN                                         \
        in_dword_masked(HWIO_DEM1X_BETA_TIMING_ADDR, HWIO_DEM1X_BETA_TIMING_RMSK)
#define HWIO_DEM1X_BETA_TIMING_INM(m)                                     \
        in_dword_masked(HWIO_DEM1X_BETA_TIMING_ADDR, m)
#define HWIO_DEM1X_BETA_TIMING_OUT(v)                                     \
        out_dword(HWIO_DEM1X_BETA_TIMING_ADDR,v)
#define HWIO_DEM1X_BETA_TIMING_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_BETA_TIMING_ADDR,m,v,HWIO_DEM1X_BETA_TIMING_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION2_BMSK                             0x3e0
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION2_SHFT                               0x5
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION1_BMSK                              0x1f
#define HWIO_DEM1X_BETA_TIMING_BETA_POSITION1_SHFT                                 0

#define HWIO_DEM1X_TIME_INT1_ENABLE_ADDR                                  0x90000784
#define HWIO_DEM1X_TIME_INT1_ENABLE_RMSK                                      0xffff
#define HWIO_DEM1X_TIME_INT1_ENABLE_SHFT                                           0
#define HWIO_DEM1X_TIME_INT1_ENABLE_IN                                    \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR, HWIO_DEM1X_TIME_INT1_ENABLE_RMSK)
#define HWIO_DEM1X_TIME_INT1_ENABLE_INM(m)                                \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR, m)
#define HWIO_DEM1X_TIME_INT1_ENABLE_OUT(v)                                \
        out_dword(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR,v)
#define HWIO_DEM1X_TIME_INT1_ENABLE_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_TIME_INT1_ENABLE_ADDR,m,v,HWIO_DEM1X_TIME_INT1_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_TIME_INT1_ENABLE_TIME_INT1_EN_BMSK                         0xffff
#define HWIO_DEM1X_TIME_INT1_ENABLE_TIME_INT1_EN_SHFT                              0

#define HWIO_DEM1X_TIME_INT1_STATUS_ADDR                                  0x90000788
#define HWIO_DEM1X_TIME_INT1_STATUS_RMSK                                      0xffff
#define HWIO_DEM1X_TIME_INT1_STATUS_SHFT                                           0
#define HWIO_DEM1X_TIME_INT1_STATUS_IN                                    \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_STATUS_ADDR, HWIO_DEM1X_TIME_INT1_STATUS_RMSK)
#define HWIO_DEM1X_TIME_INT1_STATUS_INM(m)                                \
        in_dword_masked(HWIO_DEM1X_TIME_INT1_STATUS_ADDR, m)
#define HWIO_DEM1X_TIME_INT1_STATUS_TIME_INT1_STATUS_BMSK                     0xffff
#define HWIO_DEM1X_TIME_INT1_STATUS_TIME_INT1_STATUS_SHFT                          0

#define HWIO_DEM1X_TIME_INT1_CLEAR_ADDR                                   0x9000078c
#define HWIO_DEM1X_TIME_INT1_CLEAR_RMSK                                       0xffff
#define HWIO_DEM1X_TIME_INT1_CLEAR_SHFT                                            0
#define HWIO_DEM1X_TIME_INT1_CLEAR_OUT(v)                                 \
        out_dword(HWIO_DEM1X_TIME_INT1_CLEAR_ADDR,v)
#define HWIO_DEM1X_TIME_INT1_CLEAR_OUTM(m,v)                              \
        out_dword_masked(HWIO_DEM1X_TIME_INT1_CLEAR_ADDR,m,v,HWIO_DEM1X_TIME_INT1_CLEAR_shadow)
#define HWIO_DEM1X_TIME_INT1_CLEAR_TIME_INT1_CLEAR_BMSK                       0xffff
#define HWIO_DEM1X_TIME_INT1_CLEAR_TIME_INT1_CLEAR_SHFT                            0

#define HWIO_DEM1X_TIME_INT2_ENABLE_ADDR                                  0x90000790
#define HWIO_DEM1X_TIME_INT2_ENABLE_RMSK                                      0xffff
#define HWIO_DEM1X_TIME_INT2_ENABLE_SHFT                                           0
#define HWIO_DEM1X_TIME_INT2_ENABLE_IN                                    \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR, HWIO_DEM1X_TIME_INT2_ENABLE_RMSK)
#define HWIO_DEM1X_TIME_INT2_ENABLE_INM(m)                                \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR, m)
#define HWIO_DEM1X_TIME_INT2_ENABLE_OUT(v)                                \
        out_dword(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR,v)
#define HWIO_DEM1X_TIME_INT2_ENABLE_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_TIME_INT2_ENABLE_ADDR,m,v,HWIO_DEM1X_TIME_INT2_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_TIME_INT2_ENABLE_TIME_INT2_EN_BMSK                         0xffff
#define HWIO_DEM1X_TIME_INT2_ENABLE_TIME_INT2_EN_SHFT                              0

#define HWIO_DEM1X_TIME_INT2_STATUS_ADDR                                  0x90000794
#define HWIO_DEM1X_TIME_INT2_STATUS_RMSK                                      0xffff
#define HWIO_DEM1X_TIME_INT2_STATUS_SHFT                                           0
#define HWIO_DEM1X_TIME_INT2_STATUS_IN                                    \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_STATUS_ADDR, HWIO_DEM1X_TIME_INT2_STATUS_RMSK)
#define HWIO_DEM1X_TIME_INT2_STATUS_INM(m)                                \
        in_dword_masked(HWIO_DEM1X_TIME_INT2_STATUS_ADDR, m)
#define HWIO_DEM1X_TIME_INT2_STATUS_TIME_INT2_STATUS_BMSK                     0xffff
#define HWIO_DEM1X_TIME_INT2_STATUS_TIME_INT2_STATUS_SHFT                          0

#define HWIO_DEM1X_TIME_INT2_CLEAR_ADDR                                   0x90000798
#define HWIO_DEM1X_TIME_INT2_CLEAR_RMSK                                       0xffff
#define HWIO_DEM1X_TIME_INT2_CLEAR_SHFT                                            0
#define HWIO_DEM1X_TIME_INT2_CLEAR_OUT(v)                                 \
        out_dword(HWIO_DEM1X_TIME_INT2_CLEAR_ADDR,v)
#define HWIO_DEM1X_TIME_INT2_CLEAR_OUTM(m,v)                              \
        out_dword_masked(HWIO_DEM1X_TIME_INT2_CLEAR_ADDR,m,v,HWIO_DEM1X_TIME_INT2_CLEAR_shadow)
#define HWIO_DEM1X_TIME_INT2_CLEAR_TIME_INT2_CLEAR_BMSK                       0xffff
#define HWIO_DEM1X_TIME_INT2_CLEAR_TIME_INT2_CLEAR_SHFT                            0

#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n)                      (0x9000079c+8*(n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_RMSK                              0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_SHFT                                       0
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n),v)
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_ADDR(n),mask,v,HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_DATA_BMSK                         0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_IMMED_DATA_SHFT                                  0

#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n)                      (0x900007a0+8*(n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_RMSK                                   0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_SHFT                                       0
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n),v)
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_ADDR(n),mask,v,HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_DATA_BMSK                              0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_IMMED_DATA_SHFT                                  0

#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n)                      (0x900007e4+8*(n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_RMSK                           0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_SHFT                                    0
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_INI(n) \
        in_dword(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n))
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_OUTI(n,v) \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n),v)
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_ADDR(n),mask,v,HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_DATA_BMSK                      0xffffffff
#define HWIO_DEM1X_CHn_LC_MASK_LO_SPN_ROLL_DATA_SHFT                               0

#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n)                      (0x900007e8+8*(n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_RMSK                                0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_SHFT                                    0
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_INI(n) \
        in_dword(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n))
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n), mask)
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_OUTI(n,v) \
        out_dword(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n),v)
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_ADDR(n),mask,v,HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_DATA_BMSK                           0x3ff
#define HWIO_DEM1X_CHn_LC_MASK_HI_SPN_ROLL_DATA_SHFT                               0

#define HWIO_DEM1X_COMBINER_CTL_ADDR                                      0x9000082c
#define HWIO_DEM1X_COMBINER_CTL_RMSK                                           0xfff
#define HWIO_DEM1X_COMBINER_CTL_SHFT                                               0
#define HWIO_DEM1X_COMBINER_CTL_IN                                        \
        in_dword_masked(HWIO_DEM1X_COMBINER_CTL_ADDR, HWIO_DEM1X_COMBINER_CTL_RMSK)
#define HWIO_DEM1X_COMBINER_CTL_INM(m)                                    \
        in_dword_masked(HWIO_DEM1X_COMBINER_CTL_ADDR, m)
#define HWIO_DEM1X_COMBINER_CTL_OUT(v)                                    \
        out_dword(HWIO_DEM1X_COMBINER_CTL_ADDR,v)
#define HWIO_DEM1X_COMBINER_CTL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_COMBINER_CTL_ADDR,m,v,HWIO_DEM1X_COMBINER_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_COMBINER_CTL_PILOT_GATING_MASK_BMSK                         0xff0
#define HWIO_DEM1X_COMBINER_CTL_PILOT_GATING_MASK_SHFT                           0x4
#define HWIO_DEM1X_COMBINER_CTL_FPC_EN_BMSK                                      0x8
#define HWIO_DEM1X_COMBINER_CTL_FPC_EN_SHFT                                      0x3
#define HWIO_DEM1X_COMBINER_CTL_FREQ_TRACK_EN_BMSK                               0x4
#define HWIO_DEM1X_COMBINER_CTL_FREQ_TRACK_EN_SHFT                               0x2
#define HWIO_DEM1X_COMBINER_CTL_Q_CHAN_OFF_BMSK                                  0x2
#define HWIO_DEM1X_COMBINER_CTL_Q_CHAN_OFF_SHFT                                  0x1
#define HWIO_DEM1X_COMBINER_CTL_ENABLE_BMSK                                      0x1
#define HWIO_DEM1X_COMBINER_CTL_ENABLE_SHFT                                        0

#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR                                0x90000830
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_RMSK                                      0xff
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_SHFT                                         0
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_IN                                  \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR, HWIO_DEM1X_FW_CH_ENABLE_IMMED_RMSK)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_INM(m)                              \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR, m)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_OUT(v)                              \
        out_dword(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR,v)
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FW_CH_ENABLE_IMMED_ADDR,m,v,HWIO_DEM1X_FW_CH_ENABLE_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ENABLE_BMSK                               0xff
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ENABLE_SHFT                                  0
#define HWIO_DEM1X_FW_CH_ENABLE_IMMED_ENABLE_RESET_STATE_FVAL                      0

#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR                                0x90000834
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_RMSK                                      0xff
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_SHFT                                         0
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_IN                                  \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR, HWIO_DEM1X_FW_CH_ENABLE_FRAME_RMSK)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_INM(m)                              \
        in_dword_masked(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR, m)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_OUT(v)                              \
        out_dword(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR,v)
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FW_CH_ENABLE_FRAME_ADDR,m,v,HWIO_DEM1X_FW_CH_ENABLE_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ENABLE_BMSK                               0xff
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ENABLE_SHFT                                  0
#define HWIO_DEM1X_FW_CH_ENABLE_FRAME_ENABLE_RESET_STATE_FVAL                      0

#define HWIO_DEM1X_CHANNEL0_IMMED_ADDR                                    0x90000838
#define HWIO_DEM1X_CHANNEL0_IMMED_RMSK                                    0x1fffffff
#define HWIO_DEM1X_CHANNEL0_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL0_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_IMMED_ADDR, HWIO_DEM1X_CHANNEL0_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL0_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL0_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL0_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL0_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL0_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL0_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_I_ON_BMSK                            0x10000000
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_I_ON_SHFT                                  0x1c
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_Q_ON_BMSK                             0x8000000
#define HWIO_DEM1X_CHANNEL0_IMMED_QP_Q_ON_SHFT                                  0x1b
#define HWIO_DEM1X_CHANNEL0_IMMED_OOK_POSITION_BMSK                        0x7fc0000
#define HWIO_DEM1X_CHANNEL0_IMMED_OOK_POSITION_SHFT                             0x12
#define HWIO_DEM1X_CHANNEL0_IMMED_QPCH_EN_BMSK                               0x20000
#define HWIO_DEM1X_CHANNEL0_IMMED_QPCH_EN_SHFT                                  0x11
#define HWIO_DEM1X_CHANNEL0_IMMED_CH0_DISABLE_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL0_IMMED_CH0_DISABLE_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL0_IMMED_CH0_DISABLE_DISABLE_FVAL                       0x1
#define HWIO_DEM1X_CHANNEL0_IMMED_CH0_DISABLE_ENABLE_FVAL                          0
#define HWIO_DEM1X_CHANNEL0_IMMED_RC4_BMSK                                    0x8000
#define HWIO_DEM1X_CHANNEL0_IMMED_RC4_SHFT                                       0xf
#define HWIO_DEM1X_CHANNEL0_IMMED_DCCH_ENABLE_BMSK                            0x4000
#define HWIO_DEM1X_CHANNEL0_IMMED_DCCH_ENABLE_SHFT                               0xe
#define HWIO_DEM1X_CHANNEL0_IMMED_TD_SIGN_BMSK                                0x3c00
#define HWIO_DEM1X_CHANNEL0_IMMED_TD_SIGN_SHFT                                   0xa
#define HWIO_DEM1X_CHANNEL0_IMMED_TD_SIGN_RC3_5_FVAL                             0x5
#define HWIO_DEM1X_CHANNEL0_IMMED_TD_SIGN_RC4_FVAL                               0x3
#define HWIO_DEM1X_CHANNEL0_IMMED_TD_SIGN_OTHER_FVAL                               0
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_SYMBOL_64_CHIP_FVAL                     0
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_SYMBOL_256_CHIP_FVAL                  0x2
#define HWIO_DEM1X_CHANNEL0_IMMED_RATE_SEL_SYMBOL_512_CHIP_FVAL                  0x3
#define HWIO_DEM1X_CHANNEL0_IMMED_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL0_IMMED_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL0_FRAME_ADDR                                    0x9000083c
#define HWIO_DEM1X_CHANNEL0_FRAME_RMSK                                        0xffff
#define HWIO_DEM1X_CHANNEL0_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL0_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_FRAME_ADDR, HWIO_DEM1X_CHANNEL0_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL0_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL0_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL0_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL0_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL0_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL0_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL0_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL0_FRAME_RC4_BMSK                                    0x8000
#define HWIO_DEM1X_CHANNEL0_FRAME_RC4_SHFT                                       0xf
#define HWIO_DEM1X_CHANNEL0_FRAME_DCCH_ENABLE_BMSK                            0x4000
#define HWIO_DEM1X_CHANNEL0_FRAME_DCCH_ENABLE_SHFT                               0xe
#define HWIO_DEM1X_CHANNEL0_FRAME_TD_SIGN_BMSK                                0x3c00
#define HWIO_DEM1X_CHANNEL0_FRAME_TD_SIGN_SHFT                                   0xa
#define HWIO_DEM1X_CHANNEL0_FRAME_TD_SIGN_RC3_5_FVAL                             0x5
#define HWIO_DEM1X_CHANNEL0_FRAME_TD_SIGN_RC4_FVAL                               0x3
#define HWIO_DEM1X_CHANNEL0_FRAME_TD_SIGN_OTHERS_FVAL                              0
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_SYMBOL_64_CHIP_FVAL                     0
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_SYMBOL128_CHIP_FVAL                   0x1
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_SYMBOL_256_CHIP_FVAL                  0x2
#define HWIO_DEM1X_CHANNEL0_FRAME_RATE_SEL_SYMBOL_512_CHIP_FVAL                  0x3
#define HWIO_DEM1X_CHANNEL0_FRAME_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL0_FRAME_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL1_IMMED_ADDR                                    0x90000840
#define HWIO_DEM1X_CHANNEL1_IMMED_RMSK                                    0x1fffffff
#define HWIO_DEM1X_CHANNEL1_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL1_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_IMMED_ADDR, HWIO_DEM1X_CHANNEL1_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL1_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL1_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL1_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL1_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL1_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL1_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL1_IMMED_SPR_MASK_BMSK                           0x1f000000
#define HWIO_DEM1X_CHANNEL1_IMMED_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL1_IMMED_SPR_MASK_WL_32_FVAL                            0x7
#define HWIO_DEM1X_CHANNEL1_IMMED_RESERVED_BITS23_19_BMSK                   0xf80000
#define HWIO_DEM1X_CHANNEL1_IMMED_RESERVED_BITS23_19_SHFT                       0x13
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_ACCUM_RND_BMSK                     0x60000
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_ACCUM_RND_SHFT                        0x11
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL1_IMMED_SOFTDEC_RND_ROUND_OFF_8BITS_FVAL               0x1
#define HWIO_DEM1X_CHANNEL1_IMMED_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL1_IMMED_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL1_IMMED_DCCH_ENABLE_BMSK                            0x4000
#define HWIO_DEM1X_CHANNEL1_IMMED_DCCH_ENABLE_SHFT                               0xe
#define HWIO_DEM1X_CHANNEL1_IMMED_TD_SIGN_BMSK                                0x3c00
#define HWIO_DEM1X_CHANNEL1_IMMED_TD_SIGN_SHFT                                   0xa
#define HWIO_DEM1X_CHANNEL1_IMMED_TD_SIGN_RC3_5_FVAL                             0x5
#define HWIO_DEM1X_CHANNEL1_IMMED_TD_SIGN_RC4_FVAL                               0x3
#define HWIO_DEM1X_CHANNEL1_IMMED_TD_SIGN_OTHERS_FVAL                              0
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_SYMBOL_64_CHIP_FVAL                     0
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_SYMBOL_256_CHIP_FVAL                  0x2
#define HWIO_DEM1X_CHANNEL1_IMMED_RATE_SEL_SYMBOL_512_CHIP_FVAL                  0x3
#define HWIO_DEM1X_CHANNEL1_IMMED_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL1_IMMED_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL1_FRAME_ADDR                                    0x90000844
#define HWIO_DEM1X_CHANNEL1_FRAME_RMSK                                    0x1fffffff
#define HWIO_DEM1X_CHANNEL1_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL1_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_FRAME_ADDR, HWIO_DEM1X_CHANNEL1_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL1_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL1_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL1_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL1_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL1_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL1_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL1_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL1_FRAME_SPR_MASK_BMSK                           0x1f000000
#define HWIO_DEM1X_CHANNEL1_FRAME_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL1_FRAME_SPR_MASK_WL_64_FVAL                            0xf
#define HWIO_DEM1X_CHANNEL1_FRAME_SPR_MASK_WL_32_FVAL                            0x7
#define HWIO_DEM1X_CHANNEL1_FRAME_RESERVED_BITS23_19_BMSK                   0xf80000
#define HWIO_DEM1X_CHANNEL1_FRAME_RESERVED_BITS23_19_SHFT                       0x13
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_ACCUM_RND_BMSK                     0x60000
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_ACCUM_RND_SHFT                        0x11
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL1_FRAME_SOFTDEC_RND_ROUND_OFF_8BITS_FVAL               0x1
#define HWIO_DEM1X_CHANNEL1_FRAME_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL1_FRAME_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL1_FRAME_DCCH_ENABLE_BMSK                            0x4000
#define HWIO_DEM1X_CHANNEL1_FRAME_DCCH_ENABLE_SHFT                               0xe
#define HWIO_DEM1X_CHANNEL1_FRAME_TD_SIGN_BMSK                                0x3c00
#define HWIO_DEM1X_CHANNEL1_FRAME_TD_SIGN_SHFT                                   0xa
#define HWIO_DEM1X_CHANNEL1_FRAME_TD_SIGN_RC3_5_FVAL                             0x5
#define HWIO_DEM1X_CHANNEL1_FRAME_TD_SIGN_RC4_FVAL                               0x3
#define HWIO_DEM1X_CHANNEL1_FRAME_TD_SIGN_OTHERS_FVAL                              0
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_SYMBOL_64_CHIP_FVAL                     0
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_SYMBOL_256_CHIP_FVAL                  0x2
#define HWIO_DEM1X_CHANNEL1_FRAME_RATE_SEL_SYMBOL_512_CHIP_FVAL                  0x3
#define HWIO_DEM1X_CHANNEL1_FRAME_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL1_FRAME_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL2_IMMED_ADDR                                    0x90000848
#define HWIO_DEM1X_CHANNEL2_IMMED_RMSK                                    0x7fffffff
#define HWIO_DEM1X_CHANNEL2_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL2_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_IMMED_ADDR, HWIO_DEM1X_CHANNEL2_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL2_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL2_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL2_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL2_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL2_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL2_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_BMSK                         0x60000000
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_SHFT                               0x1d
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_REP_4_FVAL                          0x2
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_REP_2_FVAL                          0x1
#define HWIO_DEM1X_CHANNEL2_IMMED_REP_FACTOR_REP_1_FVAL                            0
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_BMSK                           0x1f000000
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_WL_128_FVAL                          0x1f
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_WL_64_FVAL                            0xf
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_WL_32_FVAL                            0x7
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_WL_16_FVAL                            0x3
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_WL_8_FVAL                             0x1
#define HWIO_DEM1X_CHANNEL2_IMMED_SPR_MASK_WL_4_FVAL                               0
#define HWIO_DEM1X_CHANNEL2_IMMED_RESERVED_BITS23_19_BMSK                   0xf80000
#define HWIO_DEM1X_CHANNEL2_IMMED_RESERVED_BITS23_19_SHFT                       0x13
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_ACCUM_RND_BMSK                     0x60000
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_ACCUM_RND_SHFT                        0x11
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL2_IMMED_SOFTDEC_RND_ROUND_OFF_8BITS_FVAL               0x1
#define HWIO_DEM1X_CHANNEL2_IMMED_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL2_IMMED_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL2_IMMED_PDCCH_1X_SEL_BMSK                           0x4000
#define HWIO_DEM1X_CHANNEL2_IMMED_PDCCH_1X_SEL_SHFT                              0xe
#define HWIO_DEM1X_CHANNEL2_IMMED_RESERVED_BITS14_8_BMSK                      0x3f00
#define HWIO_DEM1X_CHANNEL2_IMMED_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL2_IMMED_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL2_IMMED_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL2_FRAME_ADDR                                    0x9000084c
#define HWIO_DEM1X_CHANNEL2_FRAME_RMSK                                    0x7fffffff
#define HWIO_DEM1X_CHANNEL2_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL2_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_FRAME_ADDR, HWIO_DEM1X_CHANNEL2_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL2_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL2_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL2_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL2_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL2_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL2_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL2_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_BMSK                         0x60000000
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_SHFT                               0x1d
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_REP_4_FVAL                          0x2
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_REP_2_FVAL                          0x1
#define HWIO_DEM1X_CHANNEL2_FRAME_REP_FACTOR_REP_1_FVAL                            0
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_BMSK                           0x1f000000
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_WL_128_FVAL                          0x1f
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_WL_64_FVAL                            0xf
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_WL_32_FVAL                            0x7
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_WL_16_FVAL                            0x3
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_WL_8_FVAL                             0x1
#define HWIO_DEM1X_CHANNEL2_FRAME_SPR_MASK_WL_4_FVAL                               0
#define HWIO_DEM1X_CHANNEL2_FRAME_RESERVED_BITS23_19_BMSK                   0xf80000
#define HWIO_DEM1X_CHANNEL2_FRAME_RESERVED_BITS23_19_SHFT                       0x13
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_ACCUM_RND_BMSK                     0x60000
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_ACCUM_RND_SHFT                        0x11
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL2_FRAME_SOFTDEC_RND_ROUND_OFF_8BITS_FVAL               0x1
#define HWIO_DEM1X_CHANNEL2_FRAME_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL2_FRAME_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL2_FRAME_PDCCH_1X_SEL_BMSK                           0x4000
#define HWIO_DEM1X_CHANNEL2_FRAME_PDCCH_1X_SEL_SHFT                              0xe
#define HWIO_DEM1X_CHANNEL2_FRAME_RESERVED_BITS14_8_BMSK                      0x3f00
#define HWIO_DEM1X_CHANNEL2_FRAME_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL2_FRAME_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL2_FRAME_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL3_IMMED_ADDR                                    0x90000850
#define HWIO_DEM1X_CHANNEL3_IMMED_RMSK                                    0x1fffffff
#define HWIO_DEM1X_CHANNEL3_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL3_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL3_IMMED_ADDR, HWIO_DEM1X_CHANNEL3_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL3_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL3_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL3_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL3_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL3_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL3_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL3_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL3_IMMED_SPR_MASK_BMSK                           0x1f000000
#define HWIO_DEM1X_CHANNEL3_IMMED_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL3_IMMED_SPR_MASK_WL_64_FVAL                            0xf
#define HWIO_DEM1X_CHANNEL3_IMMED_SPR_MASK_WL_32_FVAL                            0x7
#define HWIO_DEM1X_CHANNEL3_IMMED_RESERVED_BITS23_19_BMSK                   0xf80000
#define HWIO_DEM1X_CHANNEL3_IMMED_RESERVED_BITS23_19_SHFT                       0x13
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_ACCUM_RND_BMSK                     0x60000
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_ACCUM_RND_SHFT                        0x11
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_ACCUM_RND_NO_ROUNDING_FVAL               0
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_ACCUM_RND_ROUND_OFF_1_BIT_FVAL         0x1
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_ACCUM_RND_ROUND_OFF_2_BITS_FVAL        0x2
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_ACCUM_RND_ROUND_OFF_3_BITS_FVAL        0x3
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL3_IMMED_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL3_IMMED_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL3_IMMED_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL3_IMMED_PDCCH_BCCH_SEL_BMSK                         0x4000
#define HWIO_DEM1X_CHANNEL3_IMMED_PDCCH_BCCH_SEL_SHFT                            0xe
#define HWIO_DEM1X_CHANNEL3_IMMED_RESERVED_BITS14_8_BMSK                      0x3f00
#define HWIO_DEM1X_CHANNEL3_IMMED_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL3_IMMED_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL3_IMMED_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL3_FRAME_ADDR                                    0x90000854
#define HWIO_DEM1X_CHANNEL3_FRAME_RMSK                                    0x1fffffff
#define HWIO_DEM1X_CHANNEL3_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL3_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL3_FRAME_ADDR, HWIO_DEM1X_CHANNEL3_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL3_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL3_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL3_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL3_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL3_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL3_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL3_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL3_FRAME_SPR_MASK_BMSK                           0x1f000000
#define HWIO_DEM1X_CHANNEL3_FRAME_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL3_FRAME_SPR_MASK_WL_64_FVAL                            0xf
#define HWIO_DEM1X_CHANNEL3_FRAME_SPR_MASK_WL_32_FVAL                            0x7
#define HWIO_DEM1X_CHANNEL3_FRAME_RESERVED_BITS23_19_BMSK                   0xf80000
#define HWIO_DEM1X_CHANNEL3_FRAME_RESERVED_BITS23_19_SHFT                       0x13
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_ACCUM_RND_BMSK                     0x60000
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_ACCUM_RND_SHFT                        0x11
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_ACCUM_RND_NO_ROUNDING_FVAL               0
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_ACCUM_RND_ROUND_OFF_1_BIT_FVAL         0x1
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_ACCUM_RND_ROUND_OFF_2_BITS_FVAL        0x2
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_ACCUM_RND_ROUND_OFF_3_BITS_FVAL        0x3
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL3_FRAME_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL3_FRAME_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL3_FRAME_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL3_FRAME_PDCCH_BCCH_SEL_BMSK                         0x4000
#define HWIO_DEM1X_CHANNEL3_FRAME_PDCCH_BCCH_SEL_SHFT                            0xe
#define HWIO_DEM1X_CHANNEL3_FRAME_RESERVED_BITS14_8_BMSK                      0x3f00
#define HWIO_DEM1X_CHANNEL3_FRAME_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL3_FRAME_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL3_FRAME_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL4_IMMED_ADDR                                    0x90000858
#define HWIO_DEM1X_CHANNEL4_IMMED_RMSK                                    0x3fffffff
#define HWIO_DEM1X_CHANNEL4_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL4_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL4_IMMED_ADDR, HWIO_DEM1X_CHANNEL4_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL4_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL4_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL4_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL4_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL4_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL4_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL4_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL4_IMMED_SPR_MASK_BMSK                           0x3f000000
#define HWIO_DEM1X_CHANNEL4_IMMED_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL4_IMMED_RESERVED_BITS23_17_BMSK                   0xfe0000
#define HWIO_DEM1X_CHANNEL4_IMMED_RESERVED_BITS23_17_SHFT                       0x11
#define HWIO_DEM1X_CHANNEL4_IMMED_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL4_IMMED_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL4_IMMED_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL4_IMMED_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL4_IMMED_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL4_IMMED_RESERVED_BITS14_8_BMSK                      0x7f00
#define HWIO_DEM1X_CHANNEL4_IMMED_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL4_IMMED_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL4_IMMED_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL4_FRAME_ADDR                                    0x9000085c
#define HWIO_DEM1X_CHANNEL4_FRAME_RMSK                                    0x3fffffff
#define HWIO_DEM1X_CHANNEL4_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL4_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL4_FRAME_ADDR, HWIO_DEM1X_CHANNEL4_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL4_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL4_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL4_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL4_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL4_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL4_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL4_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL4_FRAME_SPR_MASK_BMSK                           0x3f000000
#define HWIO_DEM1X_CHANNEL4_FRAME_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL4_FRAME_RESERVED_BITS23_17_BMSK                   0xfe0000
#define HWIO_DEM1X_CHANNEL4_FRAME_RESERVED_BITS23_17_SHFT                       0x11
#define HWIO_DEM1X_CHANNEL4_FRAME_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL4_FRAME_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL4_FRAME_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL4_FRAME_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL4_FRAME_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL4_FRAME_RESERVED_BITS14_8_BMSK                      0x7f00
#define HWIO_DEM1X_CHANNEL4_FRAME_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL4_FRAME_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL4_FRAME_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL5_IMMED_ADDR                                    0x90000860
#define HWIO_DEM1X_CHANNEL5_IMMED_RMSK                                    0x3fffffff
#define HWIO_DEM1X_CHANNEL5_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL5_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL5_IMMED_ADDR, HWIO_DEM1X_CHANNEL5_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL5_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL5_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL5_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL5_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL5_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL5_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL5_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL5_IMMED_SPR_MASK_BMSK                           0x3f000000
#define HWIO_DEM1X_CHANNEL5_IMMED_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL5_IMMED_RESERVED_BITS23_17_BMSK                   0xfe0000
#define HWIO_DEM1X_CHANNEL5_IMMED_RESERVED_BITS23_17_SHFT                       0x11
#define HWIO_DEM1X_CHANNEL5_IMMED_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL5_IMMED_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL5_IMMED_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL5_IMMED_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL5_IMMED_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL5_IMMED_RESERVED_BITS14_8_BMSK                      0x7f00
#define HWIO_DEM1X_CHANNEL5_IMMED_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL5_IMMED_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL5_IMMED_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL5_FRAME_ADDR                                    0x90000864
#define HWIO_DEM1X_CHANNEL5_FRAME_RMSK                                    0x3fffffff
#define HWIO_DEM1X_CHANNEL5_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL5_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL5_FRAME_ADDR, HWIO_DEM1X_CHANNEL5_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL5_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL5_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL5_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL5_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL5_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL5_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL5_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL5_FRAME_SPR_MASK_BMSK                           0x3f000000
#define HWIO_DEM1X_CHANNEL5_FRAME_SPR_MASK_SHFT                                 0x18
#define HWIO_DEM1X_CHANNEL5_FRAME_RESERVED_BITS23_17_BMSK                   0xfe0000
#define HWIO_DEM1X_CHANNEL5_FRAME_RESERVED_BITS23_17_SHFT                       0x11
#define HWIO_DEM1X_CHANNEL5_FRAME_SOFTDEC_RND_BMSK                           0x10000
#define HWIO_DEM1X_CHANNEL5_FRAME_SOFTDEC_RND_SHFT                              0x10
#define HWIO_DEM1X_CHANNEL5_FRAME_SOFTDEC_RND_ROUND_OFF_10_BITS_FVAL               0
#define HWIO_DEM1X_CHANNEL5_FRAME_HW_EN_BMSK                                  0x8000
#define HWIO_DEM1X_CHANNEL5_FRAME_HW_EN_SHFT                                     0xf
#define HWIO_DEM1X_CHANNEL5_FRAME_RESERVED_BITS14_8_BMSK                      0x7f00
#define HWIO_DEM1X_CHANNEL5_FRAME_RESERVED_BITS14_8_SHFT                         0x8
#define HWIO_DEM1X_CHANNEL5_FRAME_SW_BETA_BMSK                                  0xff
#define HWIO_DEM1X_CHANNEL5_FRAME_SW_BETA_SHFT                                     0

#define HWIO_DEM1X_CHANNEL6_IMMED_ADDR                                    0x90000868
#define HWIO_DEM1X_CHANNEL6_IMMED_RMSK                                        0xffff
#define HWIO_DEM1X_CHANNEL6_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL6_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL6_IMMED_ADDR, HWIO_DEM1X_CHANNEL6_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL6_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL6_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL6_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL6_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL6_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL6_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL6_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL6_IMMED_RCCH_EN_BMSK                                0x8000
#define HWIO_DEM1X_CHANNEL6_IMMED_RCCH_EN_SHFT                                   0xf
#define HWIO_DEM1X_CHANNEL6_IMMED_RCCH_EN_ENABLE_FVAL                            0x1
#define HWIO_DEM1X_CHANNEL6_IMMED_RCCH_EN_DISABLE_FVAL                             0
#define HWIO_DEM1X_CHANNEL6_IMMED_RESERVED_BITS14_10_BMSK                     0x7c00
#define HWIO_DEM1X_CHANNEL6_IMMED_RESERVED_BITS14_10_SHFT                        0xa
#define HWIO_DEM1X_CHANNEL6_IMMED_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL6_IMMED_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL6_IMMED_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL6_IMMED_RESERVED_BITS7_0_BMSK                         0xff
#define HWIO_DEM1X_CHANNEL6_IMMED_RESERVED_BITS7_0_SHFT                            0

#define HWIO_DEM1X_CHANNEL6_FRAME_ADDR                                    0x9000086c
#define HWIO_DEM1X_CHANNEL6_FRAME_RMSK                                        0xffff
#define HWIO_DEM1X_CHANNEL6_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL6_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL6_FRAME_ADDR, HWIO_DEM1X_CHANNEL6_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL6_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL6_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL6_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL6_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL6_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL6_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL6_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL6_FRAME_RCCH_EN_BMSK                                0x8000
#define HWIO_DEM1X_CHANNEL6_FRAME_RCCH_EN_SHFT                                   0xf
#define HWIO_DEM1X_CHANNEL6_FRAME_RCCH_EN_ENABLE_FVAL                            0x1
#define HWIO_DEM1X_CHANNEL6_FRAME_RCCH_EN_DISABLE_FVAL                             0
#define HWIO_DEM1X_CHANNEL6_FRAME_RESERVED_BITS14_10_BMSK                     0x7c00
#define HWIO_DEM1X_CHANNEL6_FRAME_RESERVED_BITS14_10_SHFT                        0xa
#define HWIO_DEM1X_CHANNEL6_FRAME_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL6_FRAME_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL6_FRAME_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL6_FRAME_RESERVED_BITS7_0_BMSK                         0xff
#define HWIO_DEM1X_CHANNEL6_FRAME_RESERVED_BITS7_0_SHFT                            0

#define HWIO_DEM1X_CHANNEL8_IMMED_ADDR                                    0x90000870
#define HWIO_DEM1X_CHANNEL8_IMMED_RMSK                                        0xffff
#define HWIO_DEM1X_CHANNEL8_IMMED_SHFT                                             0
#define HWIO_DEM1X_CHANNEL8_IMMED_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_IMMED_ADDR, HWIO_DEM1X_CHANNEL8_IMMED_RMSK)
#define HWIO_DEM1X_CHANNEL8_IMMED_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_IMMED_ADDR, m)
#define HWIO_DEM1X_CHANNEL8_IMMED_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL8_IMMED_ADDR,v)
#define HWIO_DEM1X_CHANNEL8_IMMED_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL8_IMMED_ADDR,m,v,HWIO_DEM1X_CHANNEL8_IMMED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL8_IMMED_CPCCH_EN_BMSK                               0x8000
#define HWIO_DEM1X_CHANNEL8_IMMED_CPCCH_EN_SHFT                                  0xf
#define HWIO_DEM1X_CHANNEL8_IMMED_CPCCH_EN_ENABLE_FVAL                           0x1
#define HWIO_DEM1X_CHANNEL8_IMMED_CPCCH_EN_DISABLE_FVAL                            0
#define HWIO_DEM1X_CHANNEL8_IMMED_RESERVED_BITS14_BMSK                        0x4000
#define HWIO_DEM1X_CHANNEL8_IMMED_RESERVED_BITS14_SHFT                           0xe
#define HWIO_DEM1X_CHANNEL8_IMMED_TD_SIGN_BMSK                                0x3c00
#define HWIO_DEM1X_CHANNEL8_IMMED_TD_SIGN_SHFT                                   0xa
#define HWIO_DEM1X_CHANNEL8_IMMED_TD_SIGN_RC4_FVAL                               0x3
#define HWIO_DEM1X_CHANNEL8_IMMED_TD_SIGN_RC3_5_FVAL                             0x5
#define HWIO_DEM1X_CHANNEL8_IMMED_TD_SIGN_OTHER_FVAL                               0
#define HWIO_DEM1X_CHANNEL8_IMMED_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL8_IMMED_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL8_IMMED_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL8_IMMED_RESERVED_BITS7_0_BMSK                         0xff
#define HWIO_DEM1X_CHANNEL8_IMMED_RESERVED_BITS7_0_SHFT                            0

#define HWIO_DEM1X_CHANNEL8_FRAME_ADDR                                    0x90000874
#define HWIO_DEM1X_CHANNEL8_FRAME_RMSK                                        0xffff
#define HWIO_DEM1X_CHANNEL8_FRAME_SHFT                                             0
#define HWIO_DEM1X_CHANNEL8_FRAME_IN                                      \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_FRAME_ADDR, HWIO_DEM1X_CHANNEL8_FRAME_RMSK)
#define HWIO_DEM1X_CHANNEL8_FRAME_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CHANNEL8_FRAME_ADDR, m)
#define HWIO_DEM1X_CHANNEL8_FRAME_OUT(v)                                  \
        out_dword(HWIO_DEM1X_CHANNEL8_FRAME_ADDR,v)
#define HWIO_DEM1X_CHANNEL8_FRAME_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CHANNEL8_FRAME_ADDR,m,v,HWIO_DEM1X_CHANNEL8_FRAME_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CHANNEL8_FRAME_CPCCH_EN_BMSK                               0x8000
#define HWIO_DEM1X_CHANNEL8_FRAME_CPCCH_EN_SHFT                                  0xf
#define HWIO_DEM1X_CHANNEL8_FRAME_CPCCH_EN_ENABLE_FVAL                           0x1
#define HWIO_DEM1X_CHANNEL8_FRAME_CPCCH_EN_DISABLE_FVAL                            0
#define HWIO_DEM1X_CHANNEL8_FRAME_RESERVED_BITS14_BMSK                        0x4000
#define HWIO_DEM1X_CHANNEL8_FRAME_RESERVED_BITS14_SHFT                           0xe
#define HWIO_DEM1X_CHANNEL8_FRAME_TD_SIGN_BMSK                                0x3c00
#define HWIO_DEM1X_CHANNEL8_FRAME_TD_SIGN_SHFT                                   0xa
#define HWIO_DEM1X_CHANNEL8_FRAME_TD_SIGN_RC4_FVAL                               0x3
#define HWIO_DEM1X_CHANNEL8_FRAME_TD_SIGN_RC3_5_FVAL                             0x5
#define HWIO_DEM1X_CHANNEL8_FRAME_TD_SIGN_OTHER_FVAL                               0
#define HWIO_DEM1X_CHANNEL8_FRAME_RATE_SEL_BMSK                                0x300
#define HWIO_DEM1X_CHANNEL8_FRAME_RATE_SEL_SHFT                                  0x8
#define HWIO_DEM1X_CHANNEL8_FRAME_RATE_SEL_SYMBOL_128_CHIP_FVAL                  0x1
#define HWIO_DEM1X_CHANNEL8_FRAME_RESERVED_BITS7_0_BMSK                         0xff
#define HWIO_DEM1X_CHANNEL8_FRAME_RESERVED_BITS7_0_SHFT                            0

#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_ADDR(n)                      (0x90000878+4*(n))
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_RMSK                               0xffffffff
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_SHFT                                        0
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_ACKCH_FINGERn_IMMED_ADDR(n))
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_ACKCH_FINGERn_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_ACKCH_FINGERn_IMMED_ADDR(n),v)
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_ACKCH_FINGERn_IMMED_ADDR(n),mask,v,HWIO_DEM1X_ACKCH_FINGERn_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_RESERVED_BITS31_9_BMSK             0xfffffe00
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_RESERVED_BITS31_9_SHFT                    0x9
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_CODE_INDEX_BMSK                         0x1f0
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_CODE_INDEX_SHFT                           0x4
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_SLOT_PHASE_BMSK                           0xc
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_SLOT_PHASE_SHFT                           0x2
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_IQ_CHAN_EN_BMSK                           0x2
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_IQ_CHAN_EN_SHFT                           0x1
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_ACKCH_EN_BMSK                             0x1
#define HWIO_DEM1X_ACKCH_FINGERn_IMMED_ACKCH_EN_SHFT                               0

#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_ADDR(n)                      (0x90000890+4*(n))
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_RMSK                               0xffffffff
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_SHFT                                        0
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_INI(n) \
        in_dword(HWIO_DEM1X_ACKCH_FINGERn_FRAME_ADDR(n))
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_ACKCH_FINGERn_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_OUTI(n,v) \
        out_dword(HWIO_DEM1X_ACKCH_FINGERn_FRAME_ADDR(n),v)
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_ACKCH_FINGERn_FRAME_ADDR(n),mask,v,HWIO_DEM1X_ACKCH_FINGERn_FRAME_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_RESERVED_BITS31_9_BMSK             0xfffffe00
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_RESERVED_BITS31_9_SHFT                    0x9
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_CODE_INDEX_BMSK                         0x1f0
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_CODE_INDEX_SHFT                           0x4
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_SLOT_PHASE_BMSK                           0xc
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_SLOT_PHASE_SHFT                           0x2
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_SLOT_PHASE_FIRST_1_67MS_FVAL                0
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_SLOT_PHASE_SECOND_1_67_MS_FVAL            0x1
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_SLOT_PHASE_THIRD_1_67_MS_FVAL             0x2
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_IQ_CHAN_EN_BMSK                           0x2
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_IQ_CHAN_EN_SHFT                           0x1
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_ACKCH_EN_BMSK                             0x1
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_ACKCH_EN_SHFT                               0
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_ACKCH_EN_ENABLE_FVAL                      0x1
#define HWIO_DEM1X_ACKCH_FINGERn_FRAME_ACKCH_EN_DISABLE_FVAL                       0

#define HWIO_DEM1X_RCCH_CTL_ADDR                                          0x900008a8
#define HWIO_DEM1X_RCCH_CTL_RMSK                                          0xffffffff
#define HWIO_DEM1X_RCCH_CTL_SHFT                                                   0
#define HWIO_DEM1X_RCCH_CTL_IN                                            \
        in_dword_masked(HWIO_DEM1X_RCCH_CTL_ADDR, HWIO_DEM1X_RCCH_CTL_RMSK)
#define HWIO_DEM1X_RCCH_CTL_INM(m)                                        \
        in_dword_masked(HWIO_DEM1X_RCCH_CTL_ADDR, m)
#define HWIO_DEM1X_RCCH_CTL_OUT(v)                                        \
        out_dword(HWIO_DEM1X_RCCH_CTL_ADDR,v)
#define HWIO_DEM1X_RCCH_CTL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RCCH_CTL_ADDR,m,v,HWIO_DEM1X_RCCH_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET4_BMSK                             0xfe000000
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET4_SHFT                                   0x19
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET3_BMSK                              0x1fc0000
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET3_SHFT                                   0x12
#define HWIO_DEM1X_RCCH_CTL_RC_RATE_SEL_BMSK                                 0x3c000
#define HWIO_DEM1X_RCCH_CTL_RC_RATE_SEL_SHFT                                     0xe
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET2_BMSK                                 0x3f80
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET2_SHFT                                    0x7
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET1_BMSK                                   0x7f
#define HWIO_DEM1X_RCCH_CTL_INIT_OFFSET1_SHFT                                      0

#define HWIO_DEM1X_RCCH_CTL2_ADDR                                         0x900008ac
#define HWIO_DEM1X_RCCH_CTL2_RMSK                                            0xfffff
#define HWIO_DEM1X_RCCH_CTL2_SHFT                                                  0
#define HWIO_DEM1X_RCCH_CTL2_IN                                           \
        in_dword_masked(HWIO_DEM1X_RCCH_CTL2_ADDR, HWIO_DEM1X_RCCH_CTL2_RMSK)
#define HWIO_DEM1X_RCCH_CTL2_INM(m)                                       \
        in_dword_masked(HWIO_DEM1X_RCCH_CTL2_ADDR, m)
#define HWIO_DEM1X_RCCH_CTL2_OUT(v)                                       \
        out_dword(HWIO_DEM1X_RCCH_CTL2_ADDR,v)
#define HWIO_DEM1X_RCCH_CTL2_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RCCH_CTL2_ADDR,m,v,HWIO_DEM1X_RCCH_CTL2_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RCCH_CTL2_VALID_SECTOR_BMSK                               0xfc000
#define HWIO_DEM1X_RCCH_CTL2_VALID_SECTOR_SHFT                                   0xe
#define HWIO_DEM1X_RCCH_CTL2_INIT_OFFSET6_BMSK                                0x3f80
#define HWIO_DEM1X_RCCH_CTL2_INIT_OFFSET6_SHFT                                   0x7
#define HWIO_DEM1X_RCCH_CTL2_INIT_OFFSET5_BMSK                                  0x7f
#define HWIO_DEM1X_RCCH_CTL2_INIT_OFFSET5_SHFT                                     0

#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_ADDR                               0x900008b0
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_RMSK                                0xfffffff
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_SHFT                                        0
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_OUT(v)                             \
        out_dword(HWIO_DEM1X_SYS_TIME_GP_COMPARE_ADDR,v)
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_OUTM(m,v)                          \
        out_dword_masked(HWIO_DEM1X_SYS_TIME_GP_COMPARE_ADDR,m,v,HWIO_DEM1X_SYS_TIME_GP_COMPARE_shadow)
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_GP_INT_EN_BMSK                      0x8000000
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_GP_INT_EN_SHFT                           0x1b
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_SYS_TIME_GP_COMPARE_BMSK            0x7ffffff
#define HWIO_DEM1X_SYS_TIME_GP_COMPARE_SYS_TIME_GP_COMPARE_SHFT                    0

#define HWIO_DEM1X_OFFLINE_ADDR                                           0x900008b4
#define HWIO_DEM1X_OFFLINE_RMSK                                           0x7fffffff
#define HWIO_DEM1X_OFFLINE_SHFT                                                    0
#define HWIO_DEM1X_OFFLINE_IN                                             \
        in_dword_masked(HWIO_DEM1X_OFFLINE_ADDR, HWIO_DEM1X_OFFLINE_RMSK)
#define HWIO_DEM1X_OFFLINE_INM(m)                                         \
        in_dword_masked(HWIO_DEM1X_OFFLINE_ADDR, m)
#define HWIO_DEM1X_OFFLINE_OUT(v)                                         \
        out_dword(HWIO_DEM1X_OFFLINE_ADDR,v)
#define HWIO_DEM1X_OFFLINE_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_OFFLINE_ADDR,m,v,HWIO_DEM1X_OFFLINE_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_OFFLINE_ENABLE_BMSK                                    0x40000000
#define HWIO_DEM1X_OFFLINE_ENABLE_SHFT                                          0x1e
#define HWIO_DEM1X_OFFLINE_START_VAL_BMSK                                 0x3fff8000
#define HWIO_DEM1X_OFFLINE_START_VAL_SHFT                                        0xf
#define HWIO_DEM1X_OFFLINE_STOP_VAL_BMSK                                      0x7fff
#define HWIO_DEM1X_OFFLINE_STOP_VAL_SHFT                                           0

#define HWIO_DEM1X_REF_COUNT_ADDR                                         0x900008b8
#define HWIO_DEM1X_REF_COUNT_RMSK                                            0x3ffff
#define HWIO_DEM1X_REF_COUNT_SHFT                                                  0
#define HWIO_DEM1X_REF_COUNT_IN                                           \
        in_dword_masked(HWIO_DEM1X_REF_COUNT_ADDR, HWIO_DEM1X_REF_COUNT_RMSK)
#define HWIO_DEM1X_REF_COUNT_INM(m)                                       \
        in_dword_masked(HWIO_DEM1X_REF_COUNT_ADDR, m)
#define HWIO_DEM1X_REF_COUNT_LATCHED_BMSK                                    0x3ffff
#define HWIO_DEM1X_REF_COUNT_LATCHED_SHFT                                          0

#define HWIO_DEM1X_RTC_ADJUST_ADDR                                        0x900008bc
#define HWIO_DEM1X_RTC_ADJUST_RMSK                                               0x7
#define HWIO_DEM1X_RTC_ADJUST_SHFT                                                 0
#define HWIO_DEM1X_RTC_ADJUST_IN                                          \
        in_dword_masked(HWIO_DEM1X_RTC_ADJUST_ADDR, HWIO_DEM1X_RTC_ADJUST_RMSK)
#define HWIO_DEM1X_RTC_ADJUST_INM(m)                                      \
        in_dword_masked(HWIO_DEM1X_RTC_ADJUST_ADDR, m)
#define HWIO_DEM1X_RTC_ADJUST_OUT(v)                                      \
        out_dword(HWIO_DEM1X_RTC_ADJUST_ADDR,v)
#define HWIO_DEM1X_RTC_ADJUST_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RTC_ADJUST_ADDR,m,v,HWIO_DEM1X_RTC_ADJUST_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RTC_ADJUST_SYM_DLY_BMSK                                       0x7
#define HWIO_DEM1X_RTC_ADJUST_SYM_DLY_SHFT                                         0

#define HWIO_DEM1X_RTF_CTL_SEL_ADDR                                       0x900008c0
#define HWIO_DEM1X_RTF_CTL_SEL_RMSK                                              0x3
#define HWIO_DEM1X_RTF_CTL_SEL_SHFT                                                0
#define HWIO_DEM1X_RTF_CTL_SEL_IN                                         \
        in_dword_masked(HWIO_DEM1X_RTF_CTL_SEL_ADDR, HWIO_DEM1X_RTF_CTL_SEL_RMSK)
#define HWIO_DEM1X_RTF_CTL_SEL_INM(m)                                     \
        in_dword_masked(HWIO_DEM1X_RTF_CTL_SEL_ADDR, m)
#define HWIO_DEM1X_RTF_CTL_SEL_OUT(v)                                     \
        out_dword(HWIO_DEM1X_RTF_CTL_SEL_ADDR,v)
#define HWIO_DEM1X_RTF_CTL_SEL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RTF_CTL_SEL_ADDR,m,v,HWIO_DEM1X_RTF_CTL_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RTF_CTL_SEL_IMMED_EN_BMSK                                     0x2
#define HWIO_DEM1X_RTF_CTL_SEL_IMMED_EN_SHFT                                     0x1
#define HWIO_DEM1X_RTF_CTL_SEL_IMMED_EN_TAKE_EFFECT_AT_THE_NEXT_COMBINE_SYMBOL_BOUNDARY_FVAL          0
#define HWIO_DEM1X_RTF_CTL_SEL_IMMED_EN_TAKE_EFFECT_IMMEDIATELY_FVAL             0x1
#define HWIO_DEM1X_RTF_CTL_SEL_CTL_SEL_BMSK                                      0x1
#define HWIO_DEM1X_RTF_CTL_SEL_CTL_SEL_SHFT                                        0
#define HWIO_DEM1X_RTF_CTL_SEL_CTL_SEL_ARM_FVAL                                    0
#define HWIO_DEM1X_RTF_CTL_SEL_CTL_SEL_MDSP_FVAL                                 0x1

#define HWIO_DEM1X_LPN_ADV_ADDR                                           0x900008c4
#define HWIO_DEM1X_LPN_ADV_RMSK                                                  0x7
#define HWIO_DEM1X_LPN_ADV_SHFT                                                    0
#define HWIO_DEM1X_LPN_ADV_IN                                             \
        in_dword_masked(HWIO_DEM1X_LPN_ADV_ADDR, HWIO_DEM1X_LPN_ADV_RMSK)
#define HWIO_DEM1X_LPN_ADV_INM(m)                                         \
        in_dword_masked(HWIO_DEM1X_LPN_ADV_ADDR, m)
#define HWIO_DEM1X_LPN_ADV_OUT(v)                                         \
        out_dword(HWIO_DEM1X_LPN_ADV_ADDR,v)
#define HWIO_DEM1X_LPN_ADV_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_LPN_ADV_ADDR,m,v,HWIO_DEM1X_LPN_ADV_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_LPN_ADV_SYM_ADV_BMSK                                          0x7
#define HWIO_DEM1X_LPN_ADV_SYM_ADV_SHFT                                            0

#define HWIO_DEM1X_FINGER_MERGE_F8_ADDR                                   0x900008c8
#define HWIO_DEM1X_FINGER_MERGE_F8_RMSK                                   0xffffffff
#define HWIO_DEM1X_FINGER_MERGE_F8_SHFT                                            0
#define HWIO_DEM1X_FINGER_MERGE_F8_IN                                     \
        in_dword_masked(HWIO_DEM1X_FINGER_MERGE_F8_ADDR, HWIO_DEM1X_FINGER_MERGE_F8_RMSK)
#define HWIO_DEM1X_FINGER_MERGE_F8_INM(m)                                 \
        in_dword_masked(HWIO_DEM1X_FINGER_MERGE_F8_ADDR, m)
#define HWIO_DEM1X_FINGER_MERGE_F8_OUT(v)                                 \
        out_dword(HWIO_DEM1X_FINGER_MERGE_F8_ADDR,v)
#define HWIO_DEM1X_FINGER_MERGE_F8_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FINGER_MERGE_F8_ADDR,m,v,HWIO_DEM1X_FINGER_MERGE_F8_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FINGER_MERGE_F8_CHECK_EN_BMSK                          0xfffffff0
#define HWIO_DEM1X_FINGER_MERGE_F8_CHECK_EN_SHFT                                 0x4
#define HWIO_DEM1X_FINGER_MERGE_F8_THRESH_BMSK                                   0xf
#define HWIO_DEM1X_FINGER_MERGE_F8_THRESH_SHFT                                     0
#define HWIO_DEM1X_FINGER_MERGE_F8_THRESH_DISABLE_FVAL                             0

// Sub-Section 5.4.1.1: Internal only test registers
#define HWIO_DEM1X_CX8_TEST_MODE_ADDR                                     0x900008cc
#define HWIO_DEM1X_CX8_TEST_MODE_RMSK                                            0xf
#define HWIO_DEM1X_CX8_TEST_MODE_SHFT                                              0
#define HWIO_DEM1X_CX8_TEST_MODE_IN                                       \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_MODE_ADDR, HWIO_DEM1X_CX8_TEST_MODE_RMSK)
#define HWIO_DEM1X_CX8_TEST_MODE_INM(m)                                   \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_MODE_ADDR, m)
#define HWIO_DEM1X_CX8_TEST_MODE_OUT(v)                                   \
        out_dword(HWIO_DEM1X_CX8_TEST_MODE_ADDR,v)
#define HWIO_DEM1X_CX8_TEST_MODE_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CX8_TEST_MODE_ADDR,m,v,HWIO_DEM1X_CX8_TEST_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CX8_TEST_MODE_MODE_BMSK                                       0xf
#define HWIO_DEM1X_CX8_TEST_MODE_MODE_SHFT                                         0

#define HWIO_DEM1X_CX8_TEST_MISR_RESET_ADDR                               0x900008d0
#define HWIO_DEM1X_CX8_TEST_MISR_RESET_RMSK                                      0x1
#define HWIO_DEM1X_CX8_TEST_MISR_RESET_SHFT                                        0
#define HWIO_DEM1X_CX8_TEST_MISR_RESET_OUT(v)                             \
        out_dword(HWIO_DEM1X_CX8_TEST_MISR_RESET_ADDR,v)
#define HWIO_DEM1X_CX8_TEST_MISR_RESET_OUTM(m,v)                          \
        out_dword_masked(HWIO_DEM1X_CX8_TEST_MISR_RESET_ADDR,m,v,HWIO_DEM1X_CX8_TEST_MISR_RESET_shadow)
#define HWIO_DEM1X_CX8_TEST_MISR_RESET_RESET_BMSK                                0x1
#define HWIO_DEM1X_CX8_TEST_MISR_RESET_RESET_SHFT                                  0

#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_ADDR                              0x900008d4
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_RMSK                                     0x1
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_SHFT                                       0
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_IN                                \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_EXPORT_MISR_ADDR, HWIO_DEM1X_CX8_TEST_EXPORT_MISR_RMSK)
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_INM(m)                            \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_EXPORT_MISR_ADDR, m)
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_OUT(v)                            \
        out_dword(HWIO_DEM1X_CX8_TEST_EXPORT_MISR_ADDR,v)
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CX8_TEST_EXPORT_MISR_ADDR,m,v,HWIO_DEM1X_CX8_TEST_EXPORT_MISR_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_EXPORT_BMSK                              0x1
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_EXPORT_SHFT                                0
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_EXPORT_VALUE_SENT_INTO_MISR_FVAL           0
#define HWIO_DEM1X_CX8_TEST_EXPORT_MISR_EXPORT_CURRENT_STATE_OF_MISR_FVAL        0x1

#define HWIO_DEM1X_CX8_TEST_CAPTURED_ADDR                                 0x900008d8
#define HWIO_DEM1X_CX8_TEST_CAPTURED_RMSK                                        0x1
#define HWIO_DEM1X_CX8_TEST_CAPTURED_SHFT                                          0
#define HWIO_DEM1X_CX8_TEST_CAPTURED_IN                                   \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_CAPTURED_ADDR, HWIO_DEM1X_CX8_TEST_CAPTURED_RMSK)
#define HWIO_DEM1X_CX8_TEST_CAPTURED_INM(m)                               \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_CAPTURED_ADDR, m)
#define HWIO_DEM1X_CX8_TEST_CAPTURED_OUT(v)                               \
        out_dword(HWIO_DEM1X_CX8_TEST_CAPTURED_ADDR,v)
#define HWIO_DEM1X_CX8_TEST_CAPTURED_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_CX8_TEST_CAPTURED_ADDR,m,v,HWIO_DEM1X_CX8_TEST_CAPTURED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_CX8_TEST_CAPTURED_CAPTURED_BMSK                               0x1
#define HWIO_DEM1X_CX8_TEST_CAPTURED_CAPTURED_SHFT                                 0

#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_ADDR                            0x900008dc
#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_RMSK                            0xffffffff
#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_SHFT                                     0
#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_IN                              \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_ADDR, HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_RMSK)
#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_INM(m)                          \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_ADDR, m)
#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_VAL_BMSK                        0xffffffff
#define HWIO_DEM1X_CX8_TEST_MISR_CURR_VAL_VAL_SHFT                                 0

#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_ADDR                            0x900008e0
#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_RMSK                            0xffffffff
#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_SHFT                                     0
#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_IN                              \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_ADDR, HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_RMSK)
#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_INM(m)                          \
        in_dword_masked(HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_ADDR, m)
#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_VAL_BMSK                        0xffffffff
#define HWIO_DEM1X_CX8_TEST_MISR_CAPT_VAL_VAL_SHFT                                 0

#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_ADDR                                 0x900008e4
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_RMSK                                        0x1
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_SHFT                                          0
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_IN                                   \
        in_dword_masked(HWIO_DEM1X_MICRO_CX8_CLK_CTL_ADDR, HWIO_DEM1X_MICRO_CX8_CLK_CTL_RMSK)
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_INM(m)                               \
        in_dword_masked(HWIO_DEM1X_MICRO_CX8_CLK_CTL_ADDR, m)
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_OUT(v)                               \
        out_dword(HWIO_DEM1X_MICRO_CX8_CLK_CTL_ADDR,v)
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_MICRO_CX8_CLK_CTL_ADDR,m,v,HWIO_DEM1X_MICRO_CX8_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_CX8_CLK_OVERRIDE_BMSK                       0x1
#define HWIO_DEM1X_MICRO_CX8_CLK_CTL_CX8_CLK_OVERRIDE_SHFT                         0

#define HWIO_DEM1X_CX8_CLK_STATUS_ADDR                                    0x900008e8
#define HWIO_DEM1X_CX8_CLK_STATUS_RMSK                                           0x1
#define HWIO_DEM1X_CX8_CLK_STATUS_SHFT                                             0
#define HWIO_DEM1X_CX8_CLK_STATUS_IN                                      \
        in_dword_masked(HWIO_DEM1X_CX8_CLK_STATUS_ADDR, HWIO_DEM1X_CX8_CLK_STATUS_RMSK)
#define HWIO_DEM1X_CX8_CLK_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_CX8_CLK_STATUS_ADDR, m)
#define HWIO_DEM1X_CX8_CLK_STATUS_CX8_CLK_IS_OFF_BMSK                            0x1
#define HWIO_DEM1X_CX8_CLK_STATUS_CX8_CLK_IS_OFF_SHFT                              0

#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_ADDR                             0x900008ec
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_RMSK                                 0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_SHFT                                      0
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_IN                               \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG0_ADDR, HWIO_DEM1X_RXCX8_SPARE_READ_REG0_RMSK)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_INM(m)                           \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_OUT(v)                           \
        out_dword(HWIO_DEM1X_RXCX8_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RXCX8_SPARE_READ_REG0_ADDR,m,v,HWIO_DEM1X_RXCX8_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_SPARE_BITS_BMSK                      0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG0_SPARE_BITS_SHFT                           0

#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_ADDR                             0x900008f0
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_RMSK                                 0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_SHFT                                      0
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_IN                               \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG1_ADDR, HWIO_DEM1X_RXCX8_SPARE_READ_REG1_RMSK)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_INM(m)                           \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG1_ADDR, m)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_OUT(v)                           \
        out_dword(HWIO_DEM1X_RXCX8_SPARE_READ_REG1_ADDR,v)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RXCX8_SPARE_READ_REG1_ADDR,m,v,HWIO_DEM1X_RXCX8_SPARE_READ_REG1_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_SPARE_BITS_BMSK                      0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG1_SPARE_BITS_SHFT                           0

#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_ADDR                             0x900008f4
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_RMSK                                 0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_SHFT                                      0
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_IN                               \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG2_ADDR, HWIO_DEM1X_RXCX8_SPARE_READ_REG2_RMSK)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_INM(m)                           \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG2_ADDR, m)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_OUT(v)                           \
        out_dword(HWIO_DEM1X_RXCX8_SPARE_READ_REG2_ADDR,v)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RXCX8_SPARE_READ_REG2_ADDR,m,v,HWIO_DEM1X_RXCX8_SPARE_READ_REG2_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_SPARE_BITS_BMSK                      0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG2_SPARE_BITS_SHFT                           0

#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_ADDR                             0x900008f8
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_RMSK                                 0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_SHFT                                      0
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_IN                               \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG3_ADDR, HWIO_DEM1X_RXCX8_SPARE_READ_REG3_RMSK)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_INM(m)                           \
        in_dword_masked(HWIO_DEM1X_RXCX8_SPARE_READ_REG3_ADDR, m)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_OUT(v)                           \
        out_dword(HWIO_DEM1X_RXCX8_SPARE_READ_REG3_ADDR,v)
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RXCX8_SPARE_READ_REG3_ADDR,m,v,HWIO_DEM1X_RXCX8_SPARE_READ_REG3_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_SPARE_BITS_BMSK                      0xffff
#define HWIO_DEM1X_RXCX8_SPARE_READ_REG3_SPARE_BITS_SHFT                           0

#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_ADDR                           0x900008fc
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_RMSK                               0xffff
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_SHFT                                    0
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_IN                             \
        in_dword_masked(HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_ADDR, HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_RMSK)
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_INM(m)                         \
        in_dword_masked(HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_OUT(v)                         \
        out_dword(HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_ADDR,m,v,HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_SPARE_BITS_BMSK                    0xffff
#define HWIO_DEM1X_RXCX8WR_SPARE_READ_REG0_SPARE_BITS_SHFT                         0

// Stop Parsing at Section 5.4.2: OFFLINE clock registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// DEMOD_1X_OFFLINE                      0x0900                0x10FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// DEM1X_OFFLINE_FILE                generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 5.4.2: OFFLINE clock registers
#define HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n)                      (0x90000900+0x74*(n))
#define HWIO_DEM1X_Fn_PILOT_IMMED_RMSK                                         0xfff
#define HWIO_DEM1X_Fn_PILOT_IMMED_SHFT                                             0
#define HWIO_DEM1X_Fn_PILOT_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_PILOT_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_PILOT_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_PILOT_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_PILOT_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_PILOT_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_PILOT_IMMED_AUX_PILOT_ON_BMSK                            0x800
#define HWIO_DEM1X_Fn_PILOT_IMMED_AUX_PILOT_ON_SHFT                              0xb
#define HWIO_DEM1X_Fn_PILOT_IMMED_AUX_PILOT_ON_COMMON_FVAL                         0
#define HWIO_DEM1X_Fn_PILOT_IMMED_AUX_PILOT_ON_AUXILIARY_FVAL                    0x1
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_BMSK                               0x600
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_SHFT                                 0x9
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_64_FVAL                                0
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_128_FVAL                             0x1
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_256_FVAL                             0x2
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_LEN_512_FVAL                             0x3
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_PN_OFFSET_BMSK                         0x1ff
#define HWIO_DEM1X_Fn_PILOT_IMMED_PILOT_PN_OFFSET_SHFT                             0

#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n)                      (0x90000904+0x74*(n))
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_RMSK                                       0xf
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_SHFT                                         0
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_DIVERSITY_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_DIVERSITY_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_MMSE_EN_BMSK                               0x8
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_MMSE_EN_SHFT                               0x3
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_PRIMARY_ANT_BMSK                           0x4
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_PRIMARY_ANT_SHFT                           0x2
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_BMSK                              0x3
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_SHFT                                0
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_NONE_FVAL                           0
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_RD_FVAL                           0x1
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_TD_OTD_FVAL                       0x2
#define HWIO_DEM1X_Fn_DIVERSITY_IMMED_DIV_MODE_TD_STS_FVAL                       0x3

#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(n,m)                      (0x90000908+0x74*(n)+4*(m))
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_RMSK                                    0xfff
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_SHFT                                        0
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_INI2(n,m) \
        in_dword(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(n,m))
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_INMI2(n,m,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(n,m), mask)
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_OUTI2(n,m,v) \
        out_dword(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(n,m),v)
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_OUTMI2(n,m,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ADDR(n,m),mask,v,HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_INI2(n,m));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_WALSH_CODE_BMSK                         0xff8
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_WALSH_CODE_SHFT                           0x3
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_QOF_SEL_BMSK                              0x6
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_QOF_SEL_SHFT                              0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ENABLE_BMSK                               0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_IMMED_ENABLE_SHFT                                 0

#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(n,m)                      (0x90000d08+0x74*(n)+4*(m))
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_RMSK                                    0xfff
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_SHFT                                        0
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_INI2(n,m) \
        in_dword(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(n,m))
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_INMI2(n,m,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(n,m), mask)
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_OUTI2(n,m,v) \
        out_dword(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(n,m),v)
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_OUTMI2(n,m,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ADDR(n,m),mask,v,HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_INI2(n,m));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_WALSH_CODE_BMSK                         0xff8
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_WALSH_CODE_SHFT                           0x3
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_QOF_SEL_BMSK                              0x6
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_QOF_SEL_SHFT                              0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ENABLE_BMSK                               0x1
#define HWIO_DEM1X_Fn_WALSH_ACCm_FRAME_ENABLE_SHFT                                 0

#define HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n)                      (0x90000940+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RMSK                                        0xfff
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH1_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH1_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RESERVED_BITS11_8_BMSK                      0xf00
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RESERVED_BITS11_8_SHFT                        0x8
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RND_BMSK                                     0xc0
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_RND_SHFT                                      0x6
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_BMSK                                0x3e
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_WL_32_FVAL                           0x7
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_SPR_MASK_WL_16_FVAL                           0x3
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH1_IMMED_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n)                      (0x90000d40+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RMSK                                        0xfff
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH1_FRAME_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH1_FRAME_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RESERVED_BITS11_8_BMSK                      0xf00
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RESERVED_BITS11_8_SHFT                        0x8
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RND_BMSK                                     0xc0
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_RND_SHFT                                      0x6
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_BMSK                                0x3e
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_WL_32_FVAL                           0x7
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_SPR_MASK_WL_16_FVAL                           0x3
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH1_FRAME_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n)                      (0x90000944+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RMSK                                        0xfff
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH2_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH2_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RESERVED_BITS11_10_BMSK                     0xc00
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RESERVED_BITS11_10_SHFT                       0xa
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_BMSK                             0x300
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_SHFT                               0x8
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_REP_4_FVAL                         0x2
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_REP_2_FVAL                         0x1
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_REP_FACTOR_REP_1_FVAL                           0
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RND_BMSK                                     0xc0
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_RND_SHFT                                      0x6
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_BMSK                                0x3e
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_WL_32_FVAL                           0x7
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_WL_16_FVAL                           0x3
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_WL_8_FVAL                            0x1
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_SPR_MASK_WL_4_FVAL                              0
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH2_IMMED_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n)                      (0x90000d44+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RMSK                                        0xfff
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH2_FRAME_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH2_FRAME_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RESERVED_BITS11_10_BMSK                     0xc00
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RESERVED_BITS11_10_SHFT                       0xa
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_BMSK                             0x300
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_SHFT                               0x8
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_REP_4_FVAL                         0x2
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_REP_2_FVAL                         0x1
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_REP_FACTOR_REP_1_FVAL                           0
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RND_BMSK                                     0xc0
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_RND_SHFT                                      0x6
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_BMSK                                0x3e
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_WL_32_FVAL                           0x7
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_WL_16_FVAL                           0x3
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_WL_8_FVAL                            0x1
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_SPR_MASK_WL_4_FVAL                              0
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH2_FRAME_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH3_IMMED_ADDR(n)                      (0x90000948+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_RMSK                                        0xcff
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH3_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH3_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH3_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH3_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH3_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_RESERVED_BITS11_8_BMSK                      0xc00
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_RESERVED_BITS11_8_SHFT                        0xa
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_RND_BMSK                                     0xc0
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_RND_SHFT                                      0x6
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_SPR_MASK_BMSK                                0x3e
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_SPR_MASK_WL_32_FVAL                           0x7
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH3_IMMED_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH3_FRAME_ADDR(n)                      (0x90000d48+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_RMSK                                        0xcff
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH3_FRAME_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH3_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH3_FRAME_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH3_FRAME_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH3_FRAME_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_RESERVED_BITS11_8_BMSK                      0xc00
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_RESERVED_BITS11_8_SHFT                        0xa
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_RND_BMSK                                     0xc0
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_RND_SHFT                                      0x6
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_SPR_MASK_BMSK                                0x3e
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_SPR_MASK_WL_32_FVAL                           0x7
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH3_FRAME_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ADDR(a,b)                      (0x90000914+0x74*(a)+4*(b))
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_RMSK                                    0xfff
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_SHFT                                        0
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_INI2(a,b) \
        in_dword(HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ADDR(a,b))
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_INMI2(a,b,mask) \
        in_dword_masked(HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ADDR(a,b), mask)
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_OUTI2(a,b,v) \
        out_dword(HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ADDR(a,b),v)
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_OUTMI2(a,b,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ADDR(a,b),mask,v,HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_INI2(a,b));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_WALSH_CODE_BMSK                         0xff8
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_WALSH_CODE_SHFT                           0x3
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_QOF_SEL_BMSK                              0x6
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_QOF_SEL_SHFT                              0x1
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ENABLE_BMSK                               0x1
#define HWIO_DEM1X_Fa_WALSH_ACCb_IMMED_ENABLE_SHFT                                 0

#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ADDR(a,b)                      (0x90000d14+0x74*(a)+4*(b))
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_RMSK                                    0xfff
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_SHFT                                        0
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_INI2(a,b) \
        in_dword(HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ADDR(a,b))
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_INMI2(a,b,mask) \
        in_dword_masked(HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ADDR(a,b), mask)
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_OUTI2(a,b,v) \
        out_dword(HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ADDR(a,b),v)
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_OUTMI2(a,b,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ADDR(a,b),mask,v,HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_INI2(a,b));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_WALSH_CODE_BMSK                         0xff8
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_WALSH_CODE_SHFT                           0x3
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_QOF_SEL_BMSK                              0x6
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_QOF_SEL_SHFT                              0x1
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ENABLE_BMSK                               0x1
#define HWIO_DEM1X_Fa_WALSH_ACCb_FRAME_ENABLE_SHFT                                 0

#define HWIO_DEM1X_Fn_HW_CH4_IMMED_ADDR(n)                      (0x9000096c+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_RMSK                                        0xdff
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH4_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH4_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH4_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH4_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH4_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_RESERVED_BITS11_8_BMSK                      0xc00
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_RESERVED_BITS11_8_SHFT                        0xa
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_RND_BMSK                                    0x180
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_RND_SHFT                                      0x7
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_SPR_MASK_BMSK                                0x7e
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH4_IMMED_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH4_FRAME_ADDR(n)                      (0x90000d6c+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_RMSK                                        0xdff
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH4_FRAME_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH4_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH4_FRAME_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH4_FRAME_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH4_FRAME_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_RESERVED_BITS11_8_BMSK                      0xc00
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_RESERVED_BITS11_8_SHFT                        0xa
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_RND_BMSK                                    0x180
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_RND_SHFT                                      0x7
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_SPR_MASK_BMSK                                0x7e
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH4_FRAME_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH5_IMMED_ADDR(n)                      (0x90000970+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_RMSK                                        0xdff
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH5_IMMED_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH5_IMMED_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH5_IMMED_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH5_IMMED_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH5_IMMED_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_RESERVED_BITS11_8_BMSK                      0xc00
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_RESERVED_BITS11_8_SHFT                        0xa
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_RND_BMSK                                    0x180
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_RND_SHFT                                      0x7
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_SPR_MASK_BMSK                                0x7e
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH5_IMMED_ENABLE_SHFT                                     0

#define HWIO_DEM1X_Fn_HW_CH5_FRAME_ADDR(n)                      (0x90000d70+0x74*(n))
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_RMSK                                        0xdff
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_SHFT                                            0
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_INI(n) \
        in_dword(HWIO_DEM1X_Fn_HW_CH5_FRAME_ADDR(n))
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_INMI(n,mask) \
        in_dword_masked(HWIO_DEM1X_Fn_HW_CH5_FRAME_ADDR(n), mask)
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_OUTI(n,v) \
        out_dword(HWIO_DEM1X_Fn_HW_CH5_FRAME_ADDR(n),v)
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_Fn_HW_CH5_FRAME_ADDR(n),mask,v,HWIO_DEM1X_Fn_HW_CH5_FRAME_INI(n));\
		HWIO_INTFREE()
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_RESERVED_BITS11_8_BMSK                      0xc00
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_RESERVED_BITS11_8_SHFT                        0xa
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_RND_BMSK                                    0x180
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_RND_SHFT                                      0x7
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_SPR_MASK_BMSK                                0x7e
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_SPR_MASK_SHFT                                 0x1
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_SPR_MASK_WL_128_FVAL                         0x1f
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_SPR_MASK_WL_64_FVAL                           0xf
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_ENABLE_BMSK                                   0x1
#define HWIO_DEM1X_Fn_HW_CH5_FRAME_ENABLE_SHFT                                     0

#define HWIO_DEM1X_FFE_TEST_ADDR                                          0x90000ca0
#define HWIO_DEM1X_FFE_TEST_RMSK                                                 0xf
#define HWIO_DEM1X_FFE_TEST_SHFT                                                   0
#define HWIO_DEM1X_FFE_TEST_IN                                            \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_ADDR, HWIO_DEM1X_FFE_TEST_RMSK)
#define HWIO_DEM1X_FFE_TEST_INM(m)                                        \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_OUT(v)                                        \
        out_dword(HWIO_DEM1X_FFE_TEST_ADDR,v)
#define HWIO_DEM1X_FFE_TEST_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_TEST_ADDR,m,v,HWIO_DEM1X_FFE_TEST_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_TEST_QLIC_TEST_SEL_BMSK                                   0x8
#define HWIO_DEM1X_FFE_TEST_QLIC_TEST_SEL_SHFT                                   0x3
#define HWIO_DEM1X_FFE_TEST_CLK_GATE_DISABLE_BMSK                                0x4
#define HWIO_DEM1X_FFE_TEST_CLK_GATE_DISABLE_SHFT                                0x2
#define HWIO_DEM1X_FFE_TEST_PN_DISABLE_BMSK                                      0x2
#define HWIO_DEM1X_FFE_TEST_PN_DISABLE_SHFT                                      0x1
#define HWIO_DEM1X_FFE_TEST_ROT_BYPASS_BMSK                                      0x1
#define HWIO_DEM1X_FFE_TEST_ROT_BYPASS_SHFT                                        0

#define HWIO_DEM1X_FFE_TEST_MODE_ADDR                                     0x90000ca4
#define HWIO_DEM1X_FFE_TEST_MODE_RMSK                                           0x1f
#define HWIO_DEM1X_FFE_TEST_MODE_SHFT                                              0
#define HWIO_DEM1X_FFE_TEST_MODE_IN                                       \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_MODE_ADDR, HWIO_DEM1X_FFE_TEST_MODE_RMSK)
#define HWIO_DEM1X_FFE_TEST_MODE_INM(m)                                   \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_MODE_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_MODE_OUT(v)                                   \
        out_dword(HWIO_DEM1X_FFE_TEST_MODE_ADDR,v)
#define HWIO_DEM1X_FFE_TEST_MODE_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_TEST_MODE_ADDR,m,v,HWIO_DEM1X_FFE_TEST_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_TEST_MODE_MODE_BMSK                                      0x1f
#define HWIO_DEM1X_FFE_TEST_MODE_MODE_SHFT                                         0

#define HWIO_DEM1X_FFE_TEST_MISR_RESET_ADDR                               0x90000ca8
#define HWIO_DEM1X_FFE_TEST_MISR_RESET_RMSK                                      0x1
#define HWIO_DEM1X_FFE_TEST_MISR_RESET_SHFT                                        0
#define HWIO_DEM1X_FFE_TEST_MISR_RESET_OUT(v)                             \
        out_dword(HWIO_DEM1X_FFE_TEST_MISR_RESET_ADDR,v)
#define HWIO_DEM1X_FFE_TEST_MISR_RESET_OUTM(m,v)                          \
        out_dword_masked(HWIO_DEM1X_FFE_TEST_MISR_RESET_ADDR,m,v,HWIO_DEM1X_FFE_TEST_MISR_RESET_shadow)
#define HWIO_DEM1X_FFE_TEST_MISR_RESET_RESET_BMSK                                0x1
#define HWIO_DEM1X_FFE_TEST_MISR_RESET_RESET_SHFT                                  0

#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_ADDR                              0x90000cac
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_RMSK                                     0x1
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_SHFT                                       0
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_IN                                \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_EXPORT_MISR_ADDR, HWIO_DEM1X_FFE_TEST_EXPORT_MISR_RMSK)
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_INM(m)                            \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_EXPORT_MISR_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_OUT(v)                            \
        out_dword(HWIO_DEM1X_FFE_TEST_EXPORT_MISR_ADDR,v)
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_TEST_EXPORT_MISR_ADDR,m,v,HWIO_DEM1X_FFE_TEST_EXPORT_MISR_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_EXPORT_BMSK                              0x1
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_EXPORT_SHFT                                0
#define HWIO_DEM1X_FFE_TEST_EXPORT_MISR_EXPORT_CURRENT_STATE_OF_THE_MISR_FVAL        0x1

#define HWIO_DEM1X_FFE_TEST_CAPTURED_ADDR                                 0x90000cb0
#define HWIO_DEM1X_FFE_TEST_CAPTURED_RMSK                                        0x1
#define HWIO_DEM1X_FFE_TEST_CAPTURED_SHFT                                          0
#define HWIO_DEM1X_FFE_TEST_CAPTURED_IN                                   \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_CAPTURED_ADDR, HWIO_DEM1X_FFE_TEST_CAPTURED_RMSK)
#define HWIO_DEM1X_FFE_TEST_CAPTURED_INM(m)                               \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_CAPTURED_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_CAPTURED_OUT(v)                               \
        out_dword(HWIO_DEM1X_FFE_TEST_CAPTURED_ADDR,v)
#define HWIO_DEM1X_FFE_TEST_CAPTURED_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_TEST_CAPTURED_ADDR,m,v,HWIO_DEM1X_FFE_TEST_CAPTURED_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_TEST_CAPTURED_CAPTURED_BMSK                               0x1
#define HWIO_DEM1X_FFE_TEST_CAPTURED_CAPTURED_SHFT                                 0

#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_ADDR                            0x90000cb4
#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_RMSK                            0xffffffff
#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_SHFT                                     0
#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_IN                              \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_ADDR, HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_RMSK)
#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_INM(m)                          \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_VAL_BMSK                        0xffffffff
#define HWIO_DEM1X_FFE_TEST_MISR_CURR_VAL_VAL_SHFT                                 0

#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_ADDR                            0x90000cb8
#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_RMSK                            0xffffffff
#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_SHFT                                     0
#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_IN                              \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_ADDR, HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_RMSK)
#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_INM(m)                          \
        in_dword_masked(HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_ADDR, m)
#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_VAL_BMSK                        0xffffffff
#define HWIO_DEM1X_FFE_TEST_MISR_CAPT_VAL_VAL_SHFT                                 0

#define HWIO_DEM1X_TEST_MEM_SEL_ADDR                                      0x90000cbc
#define HWIO_DEM1X_TEST_MEM_SEL_RMSK                                           0x1ff
#define HWIO_DEM1X_TEST_MEM_SEL_SHFT                                               0
#define HWIO_DEM1X_TEST_MEM_SEL_OUT(v)                                    \
        out_dword(HWIO_DEM1X_TEST_MEM_SEL_ADDR,v)
#define HWIO_DEM1X_TEST_MEM_SEL_OUTM(m,v)                                 \
        out_dword_masked(HWIO_DEM1X_TEST_MEM_SEL_ADDR,m,v,HWIO_DEM1X_TEST_MEM_SEL_shadow)
#define HWIO_DEM1X_TEST_MEM_SEL_DN_UP_N_BMSK                                   0x100
#define HWIO_DEM1X_TEST_MEM_SEL_DN_UP_N_SHFT                                     0x8
#define HWIO_DEM1X_TEST_MEM_SEL_DN_UP_N_ADDRESS_INCREASE_FVAL                      0
#define HWIO_DEM1X_TEST_MEM_SEL_DN_UP_N_ADDRESS_DECREASE_FVAL                    0x1
#define HWIO_DEM1X_TEST_MEM_SEL_TST_EN_N_BMSK                                   0x80
#define HWIO_DEM1X_TEST_MEM_SEL_TST_EN_N_SHFT                                    0x7
#define HWIO_DEM1X_TEST_MEM_SEL_TST_SEL_ALL_BMSK                                0x40
#define HWIO_DEM1X_TEST_MEM_SEL_TST_SEL_ALL_SHFT                                 0x6
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_BMSK                                    0x3f
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_SHFT                                       0
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_NO_RAM_SELECTED_FVAL                       0
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_DEM1X_IMMED_RAM_FVAL                    0x2a
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_DEM1X_FRAME_RAM_FVAL                    0x2b
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_DEM1X_CH1_DESKEW_RAM_FVAL               0x2c
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_DEM1X_CH2_DESKEW_RAM_FVAL               0x2d
#define HWIO_DEM1X_TEST_MEM_SEL_RAM_SEL_DEM1X_CH3_4_5_DESKEW_RAM_FVAL           0x2e

#define HWIO_DEM1X_TEST_MEM_ADDR_ADDR                                     0x90000cc0
#define HWIO_DEM1X_TEST_MEM_ADDR_RMSK                                          0x1ff
#define HWIO_DEM1X_TEST_MEM_ADDR_SHFT                                              0
#define HWIO_DEM1X_TEST_MEM_ADDR_OUT(v)                                   \
        out_dword(HWIO_DEM1X_TEST_MEM_ADDR_ADDR,v)
#define HWIO_DEM1X_TEST_MEM_ADDR_OUTM(m,v)                                \
        out_dword_masked(HWIO_DEM1X_TEST_MEM_ADDR_ADDR,m,v,HWIO_DEM1X_TEST_MEM_ADDR_shadow)
#define HWIO_DEM1X_TEST_MEM_ADDR_TEST_MEM_ADDR_BMSK                            0x1ff
#define HWIO_DEM1X_TEST_MEM_ADDR_TEST_MEM_ADDR_SHFT                                0

#define HWIO_DEM1X_TEST_MEM_WRITE_ADDR                                    0x90000cc4
#define HWIO_DEM1X_TEST_MEM_WRITE_RMSK                                    0xffffffff
#define HWIO_DEM1X_TEST_MEM_WRITE_SHFT                                             0
#define HWIO_DEM1X_TEST_MEM_WRITE_OUT(v)                                  \
        out_dword(HWIO_DEM1X_TEST_MEM_WRITE_ADDR,v)
#define HWIO_DEM1X_TEST_MEM_WRITE_OUTM(m,v)                               \
        out_dword_masked(HWIO_DEM1X_TEST_MEM_WRITE_ADDR,m,v,HWIO_DEM1X_TEST_MEM_WRITE_shadow)
#define HWIO_DEM1X_TEST_MEM_WRITE_TEST_MEM_WRITE_BMSK                     0xffffffff
#define HWIO_DEM1X_TEST_MEM_WRITE_TEST_MEM_WRITE_SHFT                              0

#define HWIO_DEM1X_TEST_MEM_READ0_ADDR                                    0x90000cc8
#define HWIO_DEM1X_TEST_MEM_READ0_RMSK                                    0xffffffff
#define HWIO_DEM1X_TEST_MEM_READ0_SHFT                                             0
#define HWIO_DEM1X_TEST_MEM_READ0_IN                                      \
        in_dword_masked(HWIO_DEM1X_TEST_MEM_READ0_ADDR, HWIO_DEM1X_TEST_MEM_READ0_RMSK)
#define HWIO_DEM1X_TEST_MEM_READ0_INM(m)                                  \
        in_dword_masked(HWIO_DEM1X_TEST_MEM_READ0_ADDR, m)
#define HWIO_DEM1X_TEST_MEM_READ0_TEST_MEM_READ0_BMSK                     0xffffffff
#define HWIO_DEM1X_TEST_MEM_READ0_TEST_MEM_READ0_SHFT                              0

#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_ADDR                                0x90000ccc
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_RMSK                                       0x7
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_SHFT                                         0
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_OUT(v)                              \
        out_dword(HWIO_DEM1X_HW_OFFLINE_CLK_CTL_ADDR,v)
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_OUTM(m,v)                           \
        out_dword_masked(HWIO_DEM1X_HW_OFFLINE_CLK_CTL_ADDR,m,v,HWIO_DEM1X_HW_OFFLINE_CLK_CTL_shadow)
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_FFE_RESULT_LCG_EN_BMSK                     0x4
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_FFE_RESULT_LCG_EN_SHFT                     0x2
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_FFE_ENGINE_LCG_EN_BMSK                     0x2
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_FFE_ENGINE_LCG_EN_SHFT                     0x1
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_FFE_CONFIG_LCG_EN_BMSK                     0x1
#define HWIO_DEM1X_HW_OFFLINE_CLK_CTL_FFE_CONFIG_LCG_EN_SHFT                       0

#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_ADDR                             0x90000cd0
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_RMSK                                    0xf
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_SHFT                                      0
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_IN                               \
        in_dword_masked(HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_ADDR, HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_RMSK)
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_INM(m)                           \
        in_dword_masked(HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_ADDR, m)
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_OUT(v)                           \
        out_dword(HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_ADDR,v)
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_ADDR,m,v,HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_OFFLINE_CLK_OVERRIDE_BMSK               0x8
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_OFFLINE_CLK_OVERRIDE_SHFT               0x3
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_FFE_RESULT_CLK_OVERRIDE_BMSK            0x4
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_FFE_RESULT_CLK_OVERRIDE_SHFT            0x2
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_FFE_ENGINE_CLK_OVERRIDE_BMSK            0x2
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_FFE_ENGINE_CLK_OVERRIDE_SHFT            0x1
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_FFE_CONFIG_CLK_OVERRIDE_BMSK            0x1
#define HWIO_DEM1X_MICRO_OFFLINE_CLK_CTL_FFE_CONFIG_CLK_OVERRIDE_SHFT              0

#define HWIO_DEM1X_OFFLINE_CLK_STATUS_ADDR                                0x90000cd4
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_RMSK                                       0xf
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_SHFT                                         0
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_IN                                  \
        in_dword_masked(HWIO_DEM1X_OFFLINE_CLK_STATUS_ADDR, HWIO_DEM1X_OFFLINE_CLK_STATUS_RMSK)
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_INM(m)                              \
        in_dword_masked(HWIO_DEM1X_OFFLINE_CLK_STATUS_ADDR, m)
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_OFFLINE_CLK_IS_OFF_BMSK                    0x8
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_OFFLINE_CLK_IS_OFF_SHFT                    0x3
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_FFE_RESULT_CLK_IS_OFF_BMSK                 0x4
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_FFE_RESULT_CLK_IS_OFF_SHFT                 0x2
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_FFE_ENGINE_CLK_IS_OFF_BMSK                 0x2
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_FFE_ENGINE_CLK_IS_OFF_SHFT                 0x1
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_FFE_CONFIG_CLK_IS_OFF_BMSK                 0x1
#define HWIO_DEM1X_OFFLINE_CLK_STATUS_FFE_CONFIG_CLK_IS_OFF_SHFT                   0

#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_ADDR                           0x90000cd8
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_RMSK                               0xffff
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_SHFT                                    0
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_IN                             \
        in_dword_masked(HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_ADDR, HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_RMSK)
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_INM(m)                         \
        in_dword_masked(HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_OUT(v)                         \
        out_dword(HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_ADDR,m,v,HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_SPARE_BITS_BMSK                    0xffff
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG0_SPARE_BITS_SHFT                         0

#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_ADDR                           0x90000cdc
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_RMSK                               0xffff
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_SHFT                                    0
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_IN                             \
        in_dword_masked(HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_ADDR, HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_RMSK)
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_INM(m)                         \
        in_dword_masked(HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_ADDR, m)
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_OUT(v)                         \
        out_dword(HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_ADDR,v)
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_ADDR,m,v,HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_SPARE_BITS_BMSK                    0xffff
#define HWIO_DEM1X_OFFLINE_SPARE_READ_REG1_SPARE_BITS_SHFT                         0

#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_ADDR                        0x90000ce0
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_RMSK                            0xffff
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_SHFT                                 0
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_IN                          \
        in_dword_masked(HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_ADDR, HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_RMSK)
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_INM(m)                      \
        in_dword_masked(HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_OUT(v)                      \
        out_dword(HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_OUTM(m,v)                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_ADDR,m,v,HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_SPARE_BITS_BMSK                 0xffff
#define HWIO_DEM1X_FFE_CONFIG_SPARE_READ_REG0_SPARE_BITS_SHFT                      0

#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_ADDR                       0x90000ce4
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_RMSK                           0xffff
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_SHFT                                0
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_IN                         \
        in_dword_masked(HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_ADDR, HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_RMSK)
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_INM(m)                     \
        in_dword_masked(HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_OUT(v)                     \
        out_dword(HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_OUTM(m,v)                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_ADDR,m,v,HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_SPARE_BITS_BMSK                0xffff
#define HWIO_DEM1X_FFE_RESULTS_SPARE_READ_REG0_SPARE_BITS_SHFT                     0

#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_ADDR                        0x90000ce8
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_RMSK                            0xffff
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_SHFT                                 0
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_IN                          \
        in_dword_masked(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_ADDR, HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_RMSK)
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_INM(m)                      \
        in_dword_masked(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_OUT(v)                      \
        out_dword(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_OUTM(m,v)                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_ADDR,m,v,HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_SPARE_BITS_BMSK                 0xffff
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG0_SPARE_BITS_SHFT                      0

#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_ADDR                        0x90000cec
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_RMSK                            0xffff
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_SHFT                                 0
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_IN                          \
        in_dword_masked(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_ADDR, HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_RMSK)
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_INM(m)                      \
        in_dword_masked(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_ADDR, m)
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_OUT(v)                      \
        out_dword(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_ADDR,v)
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_OUTM(m,v)                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_ADDR,m,v,HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_IN); \
		HWIO_INTFREE()
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_SPARE_BITS_BMSK                 0xffff
#define HWIO_DEM1X_FFE_ENGINE_SPARE_READ_REG1_SPARE_BITS_SHFT                      0

// Stop Parsing at Section 5.5: MDSP registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// TD                                    0x1100                0x11FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// TD_FILE                           generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 13.1: ARM registers
#define HWIO_TD_RESET_ADDR                                                0x90001100
#define HWIO_TD_RESET_RMSK                                                       0x1
#define HWIO_TD_RESET_SHFT                                                         0
#define HWIO_TD_RESET_OUT(v)                                              \
        out_dword(HWIO_TD_RESET_ADDR,v)
#define HWIO_TD_RESET_OUTM(m,v)                                           \
        out_dword_masked(HWIO_TD_RESET_ADDR,m,v,HWIO_TD_RESET_shadow)
#define HWIO_TD_RESET_TD_RESET_BMSK                                              0x1
#define HWIO_TD_RESET_TD_RESET_SHFT                                                0

#define HWIO_TD_ENERGY_METRIC_ADDR                                        0x90001104
#define HWIO_TD_ENERGY_METRIC_RMSK                                           0x7ffff
#define HWIO_TD_ENERGY_METRIC_SHFT                                                 0
#define HWIO_TD_ENERGY_METRIC_IN                                          \
        in_dword_masked(HWIO_TD_ENERGY_METRIC_ADDR, HWIO_TD_ENERGY_METRIC_RMSK)
#define HWIO_TD_ENERGY_METRIC_INM(m)                                      \
        in_dword_masked(HWIO_TD_ENERGY_METRIC_ADDR, m)
#define HWIO_TD_ENERGY_METRIC_ENERGY_METRIC_BMSK                             0x7ffff
#define HWIO_TD_ENERGY_METRIC_ENERGY_METRIC_SHFT                                   0

#define HWIO_TD_STATUS_ADDR                                               0x90001108
#define HWIO_TD_STATUS_RMSK                                                  0x7ffff
#define HWIO_TD_STATUS_SHFT                                                        0
#define HWIO_TD_STATUS_IN                                                 \
        in_dword_masked(HWIO_TD_STATUS_ADDR, HWIO_TD_STATUS_RMSK)
#define HWIO_TD_STATUS_INM(m)                                             \
        in_dword_masked(HWIO_TD_STATUS_ADDR, m)
#define HWIO_TD_STATUS_MIN_LLR_BMSK                                          0x7ff00
#define HWIO_TD_STATUS_MIN_LLR_SHFT                                              0x8
#define HWIO_TD_STATUS_ITERATIONS_RUN_BMSK                                      0xfc
#define HWIO_TD_STATUS_ITERATIONS_RUN_SHFT                                       0x2
#define HWIO_TD_STATUS_CRC_PASS_BMSK                                             0x2
#define HWIO_TD_STATUS_CRC_PASS_SHFT                                             0x1
#define HWIO_TD_STATUS_DONE_BMSK                                                 0x1
#define HWIO_TD_STATUS_DONE_SHFT                                                   0

#define HWIO_TD_TEST_MEM_SEL_ADDR                                         0x9000110c
#define HWIO_TD_TEST_MEM_SEL_RMSK                                              0xfff
#define HWIO_TD_TEST_MEM_SEL_SHFT                                                  0
#define HWIO_TD_TEST_MEM_SEL_OUT(v)                                       \
        out_dword(HWIO_TD_TEST_MEM_SEL_ADDR,v)
#define HWIO_TD_TEST_MEM_SEL_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_TEST_MEM_SEL_ADDR,m,v,HWIO_TD_TEST_MEM_SEL_shadow)
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_BMSK                                    0xe00
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_SHFT                                      0x9
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_15_0_FVAL                   0
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_31_16_FVAL                0x1
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_47_32_FVAL                0x2
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_63_48_FVAL                0x3
#define HWIO_TD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_79_64_FVAL                0x4
#define HWIO_TD_TEST_MEM_SEL_DN_UP_N_BMSK                                      0x100
#define HWIO_TD_TEST_MEM_SEL_DN_UP_N_SHFT                                        0x8
#define HWIO_TD_TEST_MEM_SEL_DN_UP_N_ADDRESS_INCREASE_FVAL                         0
#define HWIO_TD_TEST_MEM_SEL_DN_UP_N_ADDRESS_DECREASE_FVAL                       0x1
#define HWIO_TD_TEST_MEM_SEL_TST_EN_N_BMSK                                      0x80
#define HWIO_TD_TEST_MEM_SEL_TST_EN_N_SHFT                                       0x7
#define HWIO_TD_TEST_MEM_SEL_TST_SEL_ALL_BMSK                                   0x40
#define HWIO_TD_TEST_MEM_SEL_TST_SEL_ALL_SHFT                                    0x6
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_BMSK                                       0x3f
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_SHFT                                          0
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_NO_RAM_SELECTED_THIS_IS_THE_DEFAULT_STATE_AFTER_POWER_UP_RESET_FVAL          0
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_FSM_RAM_A_FVAL                          0x10
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_FSM_RAM_B_FVAL                          0x11
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_0A_RAM_FVAL                    0x12
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_0B_RAM_FVAL                    0x13
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_1A_RAM_FVAL                    0x14
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_1B_RAM_FVAL                    0x15
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_2A_RAM_FVAL                    0x16
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_2B_RAM_FVAL                    0x17
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_3A_RAM_FVAL                    0x18
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_APP_BANK_3B_RAM_FVAL                    0x19
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_RAM_FILE_0_FVAL                         0x20
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_RAM_FILE_1_FVAL                         0x21
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_RAM_FILE_2_FVAL                         0x22
#define HWIO_TD_TEST_MEM_SEL_RAM_SEL_TD_RAM_FILE_3_FVAL                         0x23

#define HWIO_TD_TEST_MEM_ADDR_ADDR                                        0x90001110
#define HWIO_TD_TEST_MEM_ADDR_RMSK                                             0x7ff
#define HWIO_TD_TEST_MEM_ADDR_SHFT                                                 0
#define HWIO_TD_TEST_MEM_ADDR_OUT(v)                                      \
        out_dword(HWIO_TD_TEST_MEM_ADDR_ADDR,v)
#define HWIO_TD_TEST_MEM_ADDR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TD_TEST_MEM_ADDR_ADDR,m,v,HWIO_TD_TEST_MEM_ADDR_shadow)
#define HWIO_TD_TEST_MEM_ADDR_TEST_MEM_ADDR_BMSK                               0x7ff
#define HWIO_TD_TEST_MEM_ADDR_TEST_MEM_ADDR_SHFT                                   0

#define HWIO_TD_TEST_MEM_WRITE_ADDR                                       0x90001114
#define HWIO_TD_TEST_MEM_WRITE_RMSK                                              0x1
#define HWIO_TD_TEST_MEM_WRITE_SHFT                                                0
#define HWIO_TD_TEST_MEM_WRITE_OUT(v)                                     \
        out_dword(HWIO_TD_TEST_MEM_WRITE_ADDR,v)
#define HWIO_TD_TEST_MEM_WRITE_OUTM(m,v)                                  \
        out_dword_masked(HWIO_TD_TEST_MEM_WRITE_ADDR,m,v,HWIO_TD_TEST_MEM_WRITE_shadow)
#define HWIO_TD_TEST_MEM_WRITE_TEST_MEM_WRITE_BMSK                               0x1
#define HWIO_TD_TEST_MEM_WRITE_TEST_MEM_WRITE_SHFT                                 0

#define HWIO_TD_TEST_MEM_READ0_ADDR                                       0x9000111c
#define HWIO_TD_TEST_MEM_READ0_RMSK                                       0xffffffff
#define HWIO_TD_TEST_MEM_READ0_SHFT                                                0
#define HWIO_TD_TEST_MEM_READ0_IN                                         \
        in_dword_masked(HWIO_TD_TEST_MEM_READ0_ADDR, HWIO_TD_TEST_MEM_READ0_RMSK)
#define HWIO_TD_TEST_MEM_READ0_INM(m)                                     \
        in_dword_masked(HWIO_TD_TEST_MEM_READ0_ADDR, m)
#define HWIO_TD_TEST_MEM_READ0_TEST_MEM_READ0_BMSK                        0xffffffff
#define HWIO_TD_TEST_MEM_READ0_TEST_MEM_READ0_SHFT                                 0

#define HWIO_TD_TEST_MEM_READ1_ADDR                                       0x90001120
#define HWIO_TD_TEST_MEM_READ1_RMSK                                       0xffffffff
#define HWIO_TD_TEST_MEM_READ1_SHFT                                                0
#define HWIO_TD_TEST_MEM_READ1_IN                                         \
        in_dword_masked(HWIO_TD_TEST_MEM_READ1_ADDR, HWIO_TD_TEST_MEM_READ1_RMSK)
#define HWIO_TD_TEST_MEM_READ1_INM(m)                                     \
        in_dword_masked(HWIO_TD_TEST_MEM_READ1_ADDR, m)
#define HWIO_TD_TEST_MEM_READ1_TEST_MEM_READ2_BMSK                        0xffffffff
#define HWIO_TD_TEST_MEM_READ1_TEST_MEM_READ2_SHFT                                 0

#define HWIO_TD_TEST_MEM_READ2_ADDR                                       0x90001124
#define HWIO_TD_TEST_MEM_READ2_RMSK                                             0xff
#define HWIO_TD_TEST_MEM_READ2_SHFT                                                0
#define HWIO_TD_TEST_MEM_READ2_IN                                         \
        in_dword_masked(HWIO_TD_TEST_MEM_READ2_ADDR, HWIO_TD_TEST_MEM_READ2_RMSK)
#define HWIO_TD_TEST_MEM_READ2_INM(m)                                     \
        in_dword_masked(HWIO_TD_TEST_MEM_READ2_ADDR, m)
#define HWIO_TD_TEST_MEM_READ2_TEST_MEM_READ2_BMSK                              0xff
#define HWIO_TD_TEST_MEM_READ2_TEST_MEM_READ2_SHFT                                 0

#define HWIO_TD_TEST_MEM_DIN_ADDR                                         0x90001128
#define HWIO_TD_TEST_MEM_DIN_RMSK                                         0xffffffff
#define HWIO_TD_TEST_MEM_DIN_SHFT                                                  0
#define HWIO_TD_TEST_MEM_DIN_OUT(v)                                       \
        out_dword(HWIO_TD_TEST_MEM_DIN_ADDR,v)
#define HWIO_TD_TEST_MEM_DIN_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_TEST_MEM_DIN_ADDR,m,v,HWIO_TD_TEST_MEM_DIN_shadow)
#define HWIO_TD_TEST_MEM_DIN_TEST_MEM_DIN_BMSK                            0xffffffff
#define HWIO_TD_TEST_MEM_DIN_TEST_MEM_DIN_SHFT                                     0

#define HWIO_HDR_DDI_CTL_ADDR                                             0x9000112c
#define HWIO_HDR_DDI_CTL_RMSK                                                    0x1
#define HWIO_HDR_DDI_CTL_SHFT                                                      0
#define HWIO_HDR_DDI_CTL_IN                                               \
        in_dword_masked(HWIO_HDR_DDI_CTL_ADDR, HWIO_HDR_DDI_CTL_RMSK)
#define HWIO_HDR_DDI_CTL_INM(m)                                           \
        in_dword_masked(HWIO_HDR_DDI_CTL_ADDR, m)
#define HWIO_HDR_DDI_CTL_OUT(v)                                           \
        out_dword(HWIO_HDR_DDI_CTL_ADDR,v)
#define HWIO_HDR_DDI_CTL_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_HDR_DDI_CTL_ADDR,m,v,HWIO_HDR_DDI_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_HDR_DDI_CTL_DDI_HOST_MODE_BMSK                                      0x1
#define HWIO_HDR_DDI_CTL_DDI_HOST_MODE_SHFT                                        0

#define HWIO_HDR_DDI_HOST_ADDR                                            0x90001130
#define HWIO_HDR_DDI_HOST_RMSK                                                 0x3ff
#define HWIO_HDR_DDI_HOST_SHFT                                                     0
#define HWIO_HDR_DDI_HOST_IN                                              \
        in_dword_masked(HWIO_HDR_DDI_HOST_ADDR, HWIO_HDR_DDI_HOST_RMSK)
#define HWIO_HDR_DDI_HOST_INM(m)                                          \
        in_dword_masked(HWIO_HDR_DDI_HOST_ADDR, m)
#define HWIO_HDR_DDI_HOST_OUT(v)                                          \
        out_dword(HWIO_HDR_DDI_HOST_ADDR,v)
#define HWIO_HDR_DDI_HOST_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_HDR_DDI_HOST_ADDR,m,v,HWIO_HDR_DDI_HOST_IN); \
		HWIO_INTFREE()
#define HWIO_HDR_DDI_HOST_DDI_READY_BMSK                                       0x200
#define HWIO_HDR_DDI_HOST_DDI_READY_SHFT                                         0x9
#define HWIO_HDR_DDI_HOST_DDI_READY_DDI_NOT_READY_FVAL                             0
#define HWIO_HDR_DDI_HOST_DDI_READY_DDI_READY_FVAL                               0x1
#define HWIO_HDR_DDI_HOST_DDI_EOF_BMSK                                         0x100
#define HWIO_HDR_DDI_HOST_DDI_EOF_SHFT                                           0x8
#define HWIO_HDR_DDI_HOST_DDI_EOF_NOT_EOF_FVAL                                     0
#define HWIO_HDR_DDI_HOST_DDI_EOF_EOF_FVAL                                       0x1
#define HWIO_HDR_DDI_HOST_DDI_DATA_BMSK                                         0xff
#define HWIO_HDR_DDI_HOST_DDI_DATA_SHFT                                            0

#define HWIO_TD_HW_CLK_CTL_ADDR                                           0x90001134
#define HWIO_TD_HW_CLK_CTL_RMSK                                                  0x1
#define HWIO_TD_HW_CLK_CTL_SHFT                                                    0
#define HWIO_TD_HW_CLK_CTL_OUT(v)                                         \
        out_dword(HWIO_TD_HW_CLK_CTL_ADDR,v)
#define HWIO_TD_HW_CLK_CTL_OUTM(m,v)                                      \
        out_dword_masked(HWIO_TD_HW_CLK_CTL_ADDR,m,v,HWIO_TD_HW_CLK_CTL_shadow)
#define HWIO_TD_HW_CLK_CTL_TD_HW_LCG_EN_BMSK                                     0x1
#define HWIO_TD_HW_CLK_CTL_TD_HW_LCG_EN_SHFT                                       0

#define HWIO_TD_MICRO_CLK_CTL_ADDR                                        0x90001138
#define HWIO_TD_MICRO_CLK_CTL_RMSK                                               0x1
#define HWIO_TD_MICRO_CLK_CTL_SHFT                                                 0
#define HWIO_TD_MICRO_CLK_CTL_OUT(v)                                      \
        out_dword(HWIO_TD_MICRO_CLK_CTL_ADDR,v)
#define HWIO_TD_MICRO_CLK_CTL_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TD_MICRO_CLK_CTL_ADDR,m,v,HWIO_TD_MICRO_CLK_CTL_shadow)
#define HWIO_TD_MICRO_CLK_CTL_TD_MICRO_CLK_EN_BMSK                               0x1
#define HWIO_TD_MICRO_CLK_CTL_TD_MICRO_CLK_EN_SHFT                                 0

#define HWIO_TD_CLK_STATUS_ADDR                                           0x9000113c
#define HWIO_TD_CLK_STATUS_RMSK                                                  0x1
#define HWIO_TD_CLK_STATUS_SHFT                                                    0
#define HWIO_TD_CLK_STATUS_IN                                             \
        in_dword_masked(HWIO_TD_CLK_STATUS_ADDR, HWIO_TD_CLK_STATUS_RMSK)
#define HWIO_TD_CLK_STATUS_INM(m)                                         \
        in_dword_masked(HWIO_TD_CLK_STATUS_ADDR, m)
#define HWIO_TD_CLK_STATUS_TD_CLK_IS_OFF_BMSK                                    0x1
#define HWIO_TD_CLK_STATUS_TD_CLK_IS_OFF_SHFT                                      0

#define HWIO_TD_MISC_CTL_ADDR                                             0x90001140
#define HWIO_TD_MISC_CTL_RMSK                                                    0x3
#define HWIO_TD_MISC_CTL_SHFT                                                      0
#define HWIO_TD_MISC_CTL_OUT(v)                                           \
        out_dword(HWIO_TD_MISC_CTL_ADDR,v)
#define HWIO_TD_MISC_CTL_OUTM(m,v)                                        \
        out_dword_masked(HWIO_TD_MISC_CTL_ADDR,m,v,HWIO_TD_MISC_CTL_shadow)
#define HWIO_TD_MISC_CTL_TDWRAPPER_SW_RESET_BMSK                                 0x2
#define HWIO_TD_MISC_CTL_TDWRAPPER_SW_RESET_SHFT                                 0x1
#define HWIO_TD_MISC_CTL_ENABLE_TD_ABORT_BMSK                                    0x1
#define HWIO_TD_MISC_CTL_ENABLE_TD_ABORT_SHFT                                      0

#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_ADDR                               0x90001144
#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_RMSK                               0xffffffff
#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_SHFT                                        0
#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_OUT(v)                             \
        out_dword(HWIO_TD_ONE_FIFTH_TAIL_PATTERN_ADDR,v)
#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_OUTM(m,v)                          \
        out_dword_masked(HWIO_TD_ONE_FIFTH_TAIL_PATTERN_ADDR,m,v,HWIO_TD_ONE_FIFTH_TAIL_PATTERN_shadow)
#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_TAIL_PATTERN_BMSK                  0xffffffff
#define HWIO_TD_ONE_FIFTH_TAIL_PATTERN_TAIL_PATTERN_SHFT                           0

#define HWIO_TD_TAIL_CFG_ADDR                                             0x90001148
#define HWIO_TD_TAIL_CFG_RMSK                                                    0x1
#define HWIO_TD_TAIL_CFG_SHFT                                                      0
#define HWIO_TD_TAIL_CFG_OUT(v)                                           \
        out_dword(HWIO_TD_TAIL_CFG_ADDR,v)
#define HWIO_TD_TAIL_CFG_OUTM(m,v)                                        \
        out_dword_masked(HWIO_TD_TAIL_CFG_ADDR,m,v,HWIO_TD_TAIL_CFG_shadow)
#define HWIO_TD_TAIL_CFG_REGULAR_SYM_BYPASS_BMSK                                 0x1
#define HWIO_TD_TAIL_CFG_REGULAR_SYM_BYPASS_SHFT                                   0

#define HWIO_TD_MODE_CTL_ADDR                                             0x9000114c
#define HWIO_TD_MODE_CTL_RMSK                                                    0x1
#define HWIO_TD_MODE_CTL_SHFT                                                      0
#define HWIO_TD_MODE_CTL_OUT(v)                                           \
        out_dword(HWIO_TD_MODE_CTL_ADDR,v)
#define HWIO_TD_MODE_CTL_OUTM(m,v)                                        \
        out_dword_masked(HWIO_TD_MODE_CTL_ADDR,m,v,HWIO_TD_MODE_CTL_shadow)
#define HWIO_TD_MODE_CTL_TD_SEL_BMSK                                             0x1
#define HWIO_TD_MODE_CTL_TD_SEL_SHFT                                               0

// Stop Parsing at Section 13.2: MDSP registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// VD                                    0x1200                0x12FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// SVD_FILE                          generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 12.1: ARM registers
#define HWIO_VD_RESET_ADDR                                                0x90001200
#define HWIO_VD_RESET_RMSK                                                       0x1
#define HWIO_VD_RESET_SHFT                                                         0
#define HWIO_VD_RESET_OUT(v)                                              \
        out_dword(HWIO_VD_RESET_ADDR,v)
#define HWIO_VD_RESET_OUTM(m,v)                                           \
        out_dword_masked(HWIO_VD_RESET_ADDR,m,v,HWIO_VD_RESET_shadow)
#define HWIO_VD_RESET_RESET_BMSK                                                 0x1
#define HWIO_VD_RESET_RESET_SHFT                                                   0

#define HWIO_VD_MODE_ADDR                                                 0x90001204
#define HWIO_VD_MODE_RMSK                                                       0x1f
#define HWIO_VD_MODE_SHFT                                                          0
#define HWIO_VD_MODE_OUT(v)                                               \
        out_dword(HWIO_VD_MODE_ADDR,v)
#define HWIO_VD_MODE_OUTM(m,v)                                            \
        out_dword_masked(HWIO_VD_MODE_ADDR,m,v,HWIO_VD_MODE_shadow)
#define HWIO_VD_MODE_FLUSH_BMSK                                                 0x10
#define HWIO_VD_MODE_FLUSH_SHFT                                                  0x4
#define HWIO_VD_MODE_INITMODE_BMSK                                               0xe
#define HWIO_VD_MODE_INITMODE_SHFT                                               0x1
#define HWIO_VD_MODE_PACKET_BMSK                                                 0x1
#define HWIO_VD_MODE_PACKET_SHFT                                                   0

#define HWIO_VD_POLY2IJ_ADDR                                              0x90001208
#define HWIO_VD_POLY2IJ_RMSK                                                  0x3fff
#define HWIO_VD_POLY2IJ_SHFT                                                       0
#define HWIO_VD_POLY2IJ_OUT(v)                                            \
        out_dword(HWIO_VD_POLY2IJ_ADDR,v)
#define HWIO_VD_POLY2IJ_OUTM(m,v)                                         \
        out_dword_masked(HWIO_VD_POLY2IJ_ADDR,m,v,HWIO_VD_POLY2IJ_shadow)
#define HWIO_VD_POLY2IJ_POLY2J_BMSK                                           0x3f80
#define HWIO_VD_POLY2IJ_POLY2J_SHFT                                              0x7
#define HWIO_VD_POLY2IJ_POLY2I_BMSK                                             0x7f
#define HWIO_VD_POLY2IJ_POLY2I_SHFT                                                0

#define HWIO_VD_POLY3IJ_ADDR                                              0x9000120c
#define HWIO_VD_POLY3IJ_RMSK                                                  0x3fff
#define HWIO_VD_POLY3IJ_SHFT                                                       0
#define HWIO_VD_POLY3IJ_OUT(v)                                            \
        out_dword(HWIO_VD_POLY3IJ_ADDR,v)
#define HWIO_VD_POLY3IJ_OUTM(m,v)                                         \
        out_dword_masked(HWIO_VD_POLY3IJ_ADDR,m,v,HWIO_VD_POLY3IJ_shadow)
#define HWIO_VD_POLY3IJ_POLY3J_BMSK                                           0x3f80
#define HWIO_VD_POLY3IJ_POLY3J_SHFT                                              0x7
#define HWIO_VD_POLY3IJ_POLY3I_BMSK                                             0x7f
#define HWIO_VD_POLY3IJ_POLY3I_SHFT                                                0

#define HWIO_VD_POLY3K_ADDR                                               0x90001210
#define HWIO_VD_POLY3K_RMSK                                                     0x7f
#define HWIO_VD_POLY3K_SHFT                                                        0
#define HWIO_VD_POLY3K_OUT(v)                                             \
        out_dword(HWIO_VD_POLY3K_ADDR,v)
#define HWIO_VD_POLY3K_OUTM(m,v)                                          \
        out_dword_masked(HWIO_VD_POLY3K_ADDR,m,v,HWIO_VD_POLY3K_shadow)
#define HWIO_VD_POLY3K_POLY3K_BMSK                                              0x7f
#define HWIO_VD_POLY3K_POLY3K_SHFT                                                 0

#define HWIO_VD_POLY4IJ_ADDR                                              0x90001214
#define HWIO_VD_POLY4IJ_RMSK                                                  0x3fff
#define HWIO_VD_POLY4IJ_SHFT                                                       0
#define HWIO_VD_POLY4IJ_OUT(v)                                            \
        out_dword(HWIO_VD_POLY4IJ_ADDR,v)
#define HWIO_VD_POLY4IJ_OUTM(m,v)                                         \
        out_dword_masked(HWIO_VD_POLY4IJ_ADDR,m,v,HWIO_VD_POLY4IJ_shadow)
#define HWIO_VD_POLY4IJ_POLY4J_BMSK                                           0x3f80
#define HWIO_VD_POLY4IJ_POLY4J_SHFT                                              0x7
#define HWIO_VD_POLY4IJ_POLY4I_BMSK                                             0x7f
#define HWIO_VD_POLY4IJ_POLY4I_SHFT                                                0

#define HWIO_VD_POLY4KL_ADDR                                              0x90001218
#define HWIO_VD_POLY4KL_RMSK                                                  0x3fff
#define HWIO_VD_POLY4KL_SHFT                                                       0
#define HWIO_VD_POLY4KL_OUT(v)                                            \
        out_dword(HWIO_VD_POLY4KL_ADDR,v)
#define HWIO_VD_POLY4KL_OUTM(m,v)                                         \
        out_dword_masked(HWIO_VD_POLY4KL_ADDR,m,v,HWIO_VD_POLY4KL_shadow)
#define HWIO_VD_POLY4KL_POLY4L_BMSK                                           0x3f80
#define HWIO_VD_POLY4KL_POLY4L_SHFT                                              0x7
#define HWIO_VD_POLY4KL_POLY4K_BMSK                                             0x7f
#define HWIO_VD_POLY4KL_POLY4K_SHFT                                                0

#define HWIO_VD_TESTCON_ADDR                                              0x9000121c
#define HWIO_VD_TESTCON_RMSK                                                     0x3
#define HWIO_VD_TESTCON_SHFT                                                       0
#define HWIO_VD_TESTCON_OUT(v)                                            \
        out_dword(HWIO_VD_TESTCON_ADDR,v)
#define HWIO_VD_TESTCON_OUTM(m,v)                                         \
        out_dword_masked(HWIO_VD_TESTCON_ADDR,m,v,HWIO_VD_TESTCON_shadow)
#define HWIO_VD_TESTCON_TEST_CONTROL_BMSK                                        0x3
#define HWIO_VD_TESTCON_TEST_CONTROL_SHFT                                          0

#define HWIO_VD_TESTOUT_ADDR                                              0x90001220
#define HWIO_VD_TESTOUT_RMSK                                                  0xffff
#define HWIO_VD_TESTOUT_SHFT                                                       0
#define HWIO_VD_TESTOUT_IN                                                \
        in_dword_masked(HWIO_VD_TESTOUT_ADDR, HWIO_VD_TESTOUT_RMSK)
#define HWIO_VD_TESTOUT_INM(m)                                            \
        in_dword_masked(HWIO_VD_TESTOUT_ADDR, m)
#define HWIO_VD_TESTOUT_TESTOUT_BMSK                                          0xffff
#define HWIO_VD_TESTOUT_TESTOUT_SHFT                                               0

#define HWIO_VD_TEST_MEM_SEL_ADDR                                         0x90001224
#define HWIO_VD_TEST_MEM_SEL_RMSK                                              0x7ff
#define HWIO_VD_TEST_MEM_SEL_SHFT                                                  0
#define HWIO_VD_TEST_MEM_SEL_OUT(v)                                       \
        out_dword(HWIO_VD_TEST_MEM_SEL_ADDR,v)
#define HWIO_VD_TEST_MEM_SEL_OUTM(m,v)                                    \
        out_dword_masked(HWIO_VD_TEST_MEM_SEL_ADDR,m,v,HWIO_VD_TEST_MEM_SEL_shadow)
#define HWIO_VD_TEST_MEM_SEL_SLICE_SEL_BMSK                                    0x600
#define HWIO_VD_TEST_MEM_SEL_SLICE_SEL_SHFT                                      0x9
#define HWIO_VD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_15_0_FVAL                   0
#define HWIO_VD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_31_16_FVAL                0x1
#define HWIO_VD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_47_32_FVAL                0x2
#define HWIO_VD_TEST_MEM_SEL_SLICE_SEL_SELECT_RAM_DOUT_63_48_FVAL                0x3
#define HWIO_VD_TEST_MEM_SEL_DN_UP_N_BMSK                                      0x100
#define HWIO_VD_TEST_MEM_SEL_DN_UP_N_SHFT                                        0x8
#define HWIO_VD_TEST_MEM_SEL_DN_UP_N_ADDRESS_INCREASE_FVAL                         0
#define HWIO_VD_TEST_MEM_SEL_DN_UP_N_ADDRESS_DECREASE_FVAL                       0x1
#define HWIO_VD_TEST_MEM_SEL_TST_EN_N_BMSK                                      0x80
#define HWIO_VD_TEST_MEM_SEL_TST_EN_N_SHFT                                       0x7
#define HWIO_VD_TEST_MEM_SEL_TST_SEL_ALL_BMSK                                   0x40
#define HWIO_VD_TEST_MEM_SEL_TST_SEL_ALL_SHFT                                    0x6
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_BMSK                                       0x3f
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_SHFT                                          0
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_NO_RAM_SELECTED_FVAL                          0
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_SVD_ACS_0_RAM_FVAL                         0x26
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_SVD_ACS_1RAM_FVAL                          0x27
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_SVD_P_RAM_FVAL                             0x28
#define HWIO_VD_TEST_MEM_SEL_RAM_SEL_SVD_SER_RAM_FVAL                           0x29

#define HWIO_VD_TEST_MEM_ADDR_ADDR                                        0x90001228
#define HWIO_VD_TEST_MEM_ADDR_RMSK                                             0x7ff
#define HWIO_VD_TEST_MEM_ADDR_SHFT                                                 0
#define HWIO_VD_TEST_MEM_ADDR_OUT(v)                                      \
        out_dword(HWIO_VD_TEST_MEM_ADDR_ADDR,v)
#define HWIO_VD_TEST_MEM_ADDR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_VD_TEST_MEM_ADDR_ADDR,m,v,HWIO_VD_TEST_MEM_ADDR_shadow)
#define HWIO_VD_TEST_MEM_ADDR_TEST_MEM_ADDR_BMSK                               0x7ff
#define HWIO_VD_TEST_MEM_ADDR_TEST_MEM_ADDR_SHFT                                   0

#define HWIO_VD_TEST_MEM_WRITE_ADDR                                       0x9000122c
#define HWIO_VD_TEST_MEM_WRITE_RMSK                                       0xffffffff
#define HWIO_VD_TEST_MEM_WRITE_SHFT                                                0
#define HWIO_VD_TEST_MEM_WRITE_OUT(v)                                     \
        out_dword(HWIO_VD_TEST_MEM_WRITE_ADDR,v)
#define HWIO_VD_TEST_MEM_WRITE_OUTM(m,v)                                  \
        out_dword_masked(HWIO_VD_TEST_MEM_WRITE_ADDR,m,v,HWIO_VD_TEST_MEM_WRITE_shadow)
#define HWIO_VD_TEST_MEM_WRITE_TEST_MEM_WRITE_BMSK                        0xffffffff
#define HWIO_VD_TEST_MEM_WRITE_TEST_MEM_WRITE_SHFT                                 0

#define HWIO_VD_TEST_MEM_READ0_ADDR                                       0x90001230
#define HWIO_VD_TEST_MEM_READ0_RMSK                                       0xffffffff
#define HWIO_VD_TEST_MEM_READ0_SHFT                                                0
#define HWIO_VD_TEST_MEM_READ0_IN                                         \
        in_dword_masked(HWIO_VD_TEST_MEM_READ0_ADDR, HWIO_VD_TEST_MEM_READ0_RMSK)
#define HWIO_VD_TEST_MEM_READ0_INM(m)                                     \
        in_dword_masked(HWIO_VD_TEST_MEM_READ0_ADDR, m)
#define HWIO_VD_TEST_MEM_READ0_TEST_MEM_READ0_BMSK                        0xffffffff
#define HWIO_VD_TEST_MEM_READ0_TEST_MEM_READ0_SHFT                                 0

#define HWIO_VD_TEST_MEM_READ1_ADDR                                       0x90001234
#define HWIO_VD_TEST_MEM_READ1_RMSK                                            0xfff
#define HWIO_VD_TEST_MEM_READ1_SHFT                                                0
#define HWIO_VD_TEST_MEM_READ1_IN                                         \
        in_dword_masked(HWIO_VD_TEST_MEM_READ1_ADDR, HWIO_VD_TEST_MEM_READ1_RMSK)
#define HWIO_VD_TEST_MEM_READ1_INM(m)                                     \
        in_dword_masked(HWIO_VD_TEST_MEM_READ1_ADDR, m)
#define HWIO_VD_TEST_MEM_READ1_TEST_MEM_READ0_BMSK                             0xfff
#define HWIO_VD_TEST_MEM_READ1_TEST_MEM_READ0_SHFT                                 0

#define HWIO_VD_TEST_MEM_DIN_ADDR                                         0x90001238
#define HWIO_VD_TEST_MEM_DIN_RMSK                                              0xfff
#define HWIO_VD_TEST_MEM_DIN_SHFT                                                  0
#define HWIO_VD_TEST_MEM_DIN_OUT(v)                                       \
        out_dword(HWIO_VD_TEST_MEM_DIN_ADDR,v)
#define HWIO_VD_TEST_MEM_DIN_OUTM(m,v)                                    \
        out_dword_masked(HWIO_VD_TEST_MEM_DIN_ADDR,m,v,HWIO_VD_TEST_MEM_DIN_shadow)
#define HWIO_VD_TEST_MEM_DIN_TEST_MEM_DIN_BMSK                                 0xfff
#define HWIO_VD_TEST_MEM_DIN_TEST_MEM_DIN_SHFT                                     0

#define HWIO_VD_HW_CLK_CTL_ADDR                                           0x9000123c
#define HWIO_VD_HW_CLK_CTL_RMSK                                                  0x1
#define HWIO_VD_HW_CLK_CTL_SHFT                                                    0
#define HWIO_VD_HW_CLK_CTL_OUT(v)                                         \
        out_dword(HWIO_VD_HW_CLK_CTL_ADDR,v)
#define HWIO_VD_HW_CLK_CTL_OUTM(m,v)                                      \
        out_dword_masked(HWIO_VD_HW_CLK_CTL_ADDR,m,v,HWIO_VD_HW_CLK_CTL_shadow)
#define HWIO_VD_HW_CLK_CTL_VD_HW_LCG_EN_BMSK                                     0x1
#define HWIO_VD_HW_CLK_CTL_VD_HW_LCG_EN_SHFT                                       0

#define HWIO_VD_MICRO_CLK_CTL_ADDR                                        0x90001240
#define HWIO_VD_MICRO_CLK_CTL_RMSK                                               0x1
#define HWIO_VD_MICRO_CLK_CTL_SHFT                                                 0
#define HWIO_VD_MICRO_CLK_CTL_OUT(v)                                      \
        out_dword(HWIO_VD_MICRO_CLK_CTL_ADDR,v)
#define HWIO_VD_MICRO_CLK_CTL_OUTM(m,v)                                   \
        out_dword_masked(HWIO_VD_MICRO_CLK_CTL_ADDR,m,v,HWIO_VD_MICRO_CLK_CTL_shadow)
#define HWIO_VD_MICRO_CLK_CTL_VD_MICRO_CLK_EN_BMSK                               0x1
#define HWIO_VD_MICRO_CLK_CTL_VD_MICRO_CLK_EN_SHFT                                 0

#define HWIO_VD_CLK_STATUS_ADDR                                           0x90001244
#define HWIO_VD_CLK_STATUS_RMSK                                                  0x1
#define HWIO_VD_CLK_STATUS_SHFT                                                    0
#define HWIO_VD_CLK_STATUS_IN                                             \
        in_dword_masked(HWIO_VD_CLK_STATUS_ADDR, HWIO_VD_CLK_STATUS_RMSK)
#define HWIO_VD_CLK_STATUS_INM(m)                                         \
        in_dword_masked(HWIO_VD_CLK_STATUS_ADDR, m)
#define HWIO_VD_CLK_STATUS_VD_CLK_IS_OFF_BMSK                                    0x1
#define HWIO_VD_CLK_STATUS_VD_CLK_IS_OFF_SHFT                                      0

#define HWIO_VD_SPARE_READ_REG0_ADDR                                      0x90001248
#define HWIO_VD_SPARE_READ_REG0_RMSK                                          0xffff
#define HWIO_VD_SPARE_READ_REG0_SHFT                                               0
#define HWIO_VD_SPARE_READ_REG0_IN                                        \
        in_dword_masked(HWIO_VD_SPARE_READ_REG0_ADDR, HWIO_VD_SPARE_READ_REG0_RMSK)
#define HWIO_VD_SPARE_READ_REG0_INM(m)                                    \
        in_dword_masked(HWIO_VD_SPARE_READ_REG0_ADDR, m)
#define HWIO_VD_SPARE_READ_REG0_OUT(v)                                    \
        out_dword(HWIO_VD_SPARE_READ_REG0_ADDR,v)
#define HWIO_VD_SPARE_READ_REG0_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_VD_SPARE_READ_REG0_ADDR,m,v,HWIO_VD_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_VD_SPARE_READ_REG0_VD_SPARE_READ_REG0_BMSK                       0xffff
#define HWIO_VD_SPARE_READ_REG0_VD_SPARE_READ_REG0_SHFT                            0

//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// DECOB                                 0x1300                0x13FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// DECOB_FILE                        generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 11.2: ARM registers
// Sub-Section 11.2.1: OFFLINE clock registers
// Sub-Section 11.2.1.1: DECOB reset
#define HWIO_DECOB_RESET_ADDR                                             0x90001300
#define HWIO_DECOB_RESET_RMSK                                                    0x1
#define HWIO_DECOB_RESET_SHFT                                                      0
#define HWIO_DECOB_RESET_OUT(v)                                           \
        out_dword(HWIO_DECOB_RESET_ADDR,v)
#define HWIO_DECOB_RESET_OUTM(m,v)                                        \
        out_dword_masked(HWIO_DECOB_RESET_ADDR,m,v,HWIO_DECOB_RESET_shadow)
#define HWIO_DECOB_RESET_RESET_BMSK                                              0x1
#define HWIO_DECOB_RESET_RESET_SHFT                                                0

// Sub-Section 11.2.1.2: Long buffer read
#define HWIO_DECOB_BURST_IF_ACCESS_ADDR                                   0x90001304
#define HWIO_DECOB_BURST_IF_ACCESS_RMSK                                          0x1
#define HWIO_DECOB_BURST_IF_ACCESS_SHFT                                            0
#define HWIO_DECOB_BURST_IF_ACCESS_OUT(v)                                 \
        out_dword(HWIO_DECOB_BURST_IF_ACCESS_ADDR,v)
#define HWIO_DECOB_BURST_IF_ACCESS_OUTM(m,v)                              \
        out_dword_masked(HWIO_DECOB_BURST_IF_ACCESS_ADDR,m,v,HWIO_DECOB_BURST_IF_ACCESS_shadow)
#define HWIO_DECOB_BURST_IF_ACCESS_BURST_IF_ACCESS_BMSK                          0x1
#define HWIO_DECOB_BURST_IF_ACCESS_BURST_IF_ACCESS_SHFT                            0

#define HWIO_DECOB_LONG_BUFFER_ADDR_ADDR                                  0x90001308
#define HWIO_DECOB_LONG_BUFFER_ADDR_RMSK                                       0x7ff
#define HWIO_DECOB_LONG_BUFFER_ADDR_SHFT                                           0
#define HWIO_DECOB_LONG_BUFFER_ADDR_OUT(v)                                \
        out_dword(HWIO_DECOB_LONG_BUFFER_ADDR_ADDR,v)
#define HWIO_DECOB_LONG_BUFFER_ADDR_OUTM(m,v)                             \
        out_dword_masked(HWIO_DECOB_LONG_BUFFER_ADDR_ADDR,m,v,HWIO_DECOB_LONG_BUFFER_ADDR_shadow)
#define HWIO_DECOB_LONG_BUFFER_ADDR_ADDRESS_BMSK                               0x7ff
#define HWIO_DECOB_LONG_BUFFER_ADDR_ADDRESS_SHFT                                   0

#define HWIO_DECOB_LONG_BUFFER_DATA_ADDR                                  0x9000130c
#define HWIO_DECOB_LONG_BUFFER_DATA_RMSK                                  0xffffffff
#define HWIO_DECOB_LONG_BUFFER_DATA_SHFT                                           0
#define HWIO_DECOB_LONG_BUFFER_DATA_IN                                    \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_DATA_ADDR, HWIO_DECOB_LONG_BUFFER_DATA_RMSK)
#define HWIO_DECOB_LONG_BUFFER_DATA_INM(m)                                \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_DATA_ADDR, m)
#define HWIO_DECOB_LONG_BUFFER_DATA_DATA_BMSK                             0xffffffff
#define HWIO_DECOB_LONG_BUFFER_DATA_DATA_SHFT                                      0

// Sub-Section 11.2.1.3: Short buffer read
#define HWIO_DECOB_SHORT_BUFFER_ADDR_ADDR                                 0x90001310
#define HWIO_DECOB_SHORT_BUFFER_ADDR_RMSK                                       0xff
#define HWIO_DECOB_SHORT_BUFFER_ADDR_SHFT                                          0
#define HWIO_DECOB_SHORT_BUFFER_ADDR_IN                                   \
        in_dword_masked(HWIO_DECOB_SHORT_BUFFER_ADDR_ADDR, HWIO_DECOB_SHORT_BUFFER_ADDR_RMSK)
#define HWIO_DECOB_SHORT_BUFFER_ADDR_INM(m)                               \
        in_dword_masked(HWIO_DECOB_SHORT_BUFFER_ADDR_ADDR, m)
#define HWIO_DECOB_SHORT_BUFFER_ADDR_OUT(v)                               \
        out_dword(HWIO_DECOB_SHORT_BUFFER_ADDR_ADDR,v)
#define HWIO_DECOB_SHORT_BUFFER_ADDR_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DECOB_SHORT_BUFFER_ADDR_ADDR,m,v,HWIO_DECOB_SHORT_BUFFER_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_DECOB_SHORT_BUFFER_ADDR_ADDRESS_BMSK                               0xff
#define HWIO_DECOB_SHORT_BUFFER_ADDR_ADDRESS_SHFT                                  0

#define HWIO_DECOB_SHORT_BUFFER_DATA_ADDR                                 0x90001314
#define HWIO_DECOB_SHORT_BUFFER_DATA_RMSK                                     0xffff
#define HWIO_DECOB_SHORT_BUFFER_DATA_SHFT                                          0
#define HWIO_DECOB_SHORT_BUFFER_DATA_IN                                   \
        in_dword_masked(HWIO_DECOB_SHORT_BUFFER_DATA_ADDR, HWIO_DECOB_SHORT_BUFFER_DATA_RMSK)
#define HWIO_DECOB_SHORT_BUFFER_DATA_INM(m)                               \
        in_dword_masked(HWIO_DECOB_SHORT_BUFFER_DATA_ADDR, m)
#define HWIO_DECOB_SHORT_BUFFER_DATA_DATA_BMSK                                0xffff
#define HWIO_DECOB_SHORT_BUFFER_DATA_DATA_SHFT                                     0

// Sub-Section 11.2.1.4: Long Buffer
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_ADDR                             0x90001320
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_RMSK                                   0xff
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_SHFT                                      0
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_IN                               \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_ADDR, HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_RMSK)
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_INM(m)                           \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_ADDR, m)
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_OUT(v)                           \
        out_dword(HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_ADDR,v)
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_ADDR,m,v,HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_IN); \
		HWIO_INTFREE()
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_HUNT_CHAR_BMSK                         0xff
#define HWIO_DECOB_LONG_BUFFER_HUNT_CHAR_HUNT_CHAR_SHFT                            0

#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_ADDR                         0x90001330
#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_RMSK                              0x7ff
#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_SHFT                                  0
#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_IN                           \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_ADDR, HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_RMSK)
#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_INM(m)                       \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_ADDR, m)
#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_DEBUG_WR_ADDR_BMSK                0x7ff
#define HWIO_DECOB_LONG_BUFFER_DEBUG_WR_ADDR_DEBUG_WR_ADDR_SHFT                    0

#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_ADDR                         0x90001334
#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_RMSK                              0x7ff
#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_SHFT                                  0
#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_IN                           \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_ADDR, HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_RMSK)
#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_INM(m)                       \
        in_dword_masked(HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_ADDR, m)
#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_DEBUG_RD_ADDR_BMSK                0x7ff
#define HWIO_DECOB_LONG_BUFFER_DEBUG_RD_ADDR_DEBUG_RD_ADDR_SHFT                    0

// Sub-Section 11.2.1.5: PDCCH buffer
#define HWIO_DECOB_PDCCH_0_DATA_RDm_ADDR(m)                      (0x90001340+4*(m))
#define HWIO_DECOB_PDCCH_0_DATA_RDm_RMSK                                  0xffff1fff
#define HWIO_DECOB_PDCCH_0_DATA_RDm_SHFT                                           0
#define HWIO_DECOB_PDCCH_0_DATA_RDm_INI(m) \
        in_dword(HWIO_DECOB_PDCCH_0_DATA_RDm_ADDR(m))
#define HWIO_DECOB_PDCCH_0_DATA_RDm_INMI(m,mask) \
        in_dword_masked(HWIO_DECOB_PDCCH_0_DATA_RDm_ADDR(m), mask)
#define HWIO_DECOB_PDCCH_0_DATA_RDm_OUTI(m,v) \
        out_dword(HWIO_DECOB_PDCCH_0_DATA_RDm_ADDR(m),v)
#define HWIO_DECOB_PDCCH_0_DATA_RDm_INNER_CRC_BMSK                        0xff000000
#define HWIO_DECOB_PDCCH_0_DATA_RDm_INNER_CRC_SHFT                              0x18
#define HWIO_DECOB_PDCCH_0_DATA_RDm_MAC_ID_BMSK                             0xff0000
#define HWIO_DECOB_PDCCH_0_DATA_RDm_MAC_ID_SHFT                                 0x10
#define HWIO_DECOB_PDCCH_0_DATA_RDm_MESSAGE_BMSK                              0x1fff
#define HWIO_DECOB_PDCCH_0_DATA_RDm_MESSAGE_SHFT                                   0

#define HWIO_DECOB_PDCCH_1_DATA_RDm_ADDR(m)                      (0x9000134c+4*(m))
#define HWIO_DECOB_PDCCH_1_DATA_RDm_RMSK                                  0xffff1fff
#define HWIO_DECOB_PDCCH_1_DATA_RDm_SHFT                                           0
#define HWIO_DECOB_PDCCH_1_DATA_RDm_INI(m) \
        in_dword(HWIO_DECOB_PDCCH_1_DATA_RDm_ADDR(m))
#define HWIO_DECOB_PDCCH_1_DATA_RDm_INMI(m,mask) \
        in_dword_masked(HWIO_DECOB_PDCCH_1_DATA_RDm_ADDR(m), mask)
#define HWIO_DECOB_PDCCH_1_DATA_RDm_OUTI(m,v) \
        out_dword(HWIO_DECOB_PDCCH_1_DATA_RDm_ADDR(m),v)
#define HWIO_DECOB_PDCCH_1_DATA_RDm_INNER_CRC_BMSK                        0xff000000
#define HWIO_DECOB_PDCCH_1_DATA_RDm_INNER_CRC_SHFT                              0x18
#define HWIO_DECOB_PDCCH_1_DATA_RDm_MAC_ID_BMSK                             0xff0000
#define HWIO_DECOB_PDCCH_1_DATA_RDm_MAC_ID_SHFT                                 0x10
#define HWIO_DECOB_PDCCH_1_DATA_RDm_MESSAGE_BMSK                              0x1fff
#define HWIO_DECOB_PDCCH_1_DATA_RDm_MESSAGE_SHFT                                   0

#define HWIO_DECOB_PDCCH_0_STATUS_RDm_ADDR(m)                      (0x90001358+4*(m))
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_RMSK                                0xffffffff
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_SHFT                                         0
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_INI(m) \
        in_dword(HWIO_DECOB_PDCCH_0_STATUS_RDm_ADDR(m))
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_INMI(m,mask) \
        in_dword_masked(HWIO_DECOB_PDCCH_0_STATUS_RDm_ADDR(m), mask)
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_OUTI(m,v) \
        out_dword(HWIO_DECOB_PDCCH_0_STATUS_RDm_ADDR(m),v)
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_CRC_PASSING_BMSK                    0x80000000
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_CRC_PASSING_SHFT                          0x1f
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_SYMBOL_ERR_CNT_BMSK                 0x7f800000
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_SYMBOL_ERR_CNT_SHFT                       0x17
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_QUALITY_BMSK                          0x400000
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_QUALITY_SHFT                              0x16
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_BAD_COUNT_BMSK                        0x200000
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_BAD_COUNT_SHFT                            0x15
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_VIOLATION_BMSK                        0x100000
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_VIOLATION_SHFT                            0x14
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_ENERGY_METRIC_BMSK                     0xfffff
#define HWIO_DECOB_PDCCH_0_STATUS_RDm_ENERGY_METRIC_SHFT                           0

#define HWIO_DECOB_PDCCH_1_STATUS_RDm_ADDR(m)                      (0x90001364+4*(m))
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_RMSK                                0xffffffff
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_SHFT                                         0
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_INI(m) \
        in_dword(HWIO_DECOB_PDCCH_1_STATUS_RDm_ADDR(m))
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_INMI(m,mask) \
        in_dword_masked(HWIO_DECOB_PDCCH_1_STATUS_RDm_ADDR(m), mask)
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_OUTI(m,v) \
        out_dword(HWIO_DECOB_PDCCH_1_STATUS_RDm_ADDR(m),v)
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_CRC_PASSING_BMSK                    0x80000000
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_CRC_PASSING_SHFT                          0x1f
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_SYMBOL_ERR_CNT_BMSK                 0x7f800000
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_SYMBOL_ERR_CNT_SHFT                       0x17
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_QUALITY_BMSK                          0x400000
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_QUALITY_SHFT                              0x16
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_BAD_COUNT_BMSK                        0x200000
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_BAD_COUNT_SHFT                            0x15
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_VIOLATION_BMSK                        0x100000
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_VIOLATION_SHFT                            0x14
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_ENERGY_METRIC_BMSK                     0xfffff
#define HWIO_DECOB_PDCCH_1_STATUS_RDm_ENERGY_METRIC_SHFT                           0

// Sub-Section 11.2.1.6: GCH buffer
#define HWIO_DECOB_GCH_m_DATA_RD_ADDR(m)                      (0x90001370+4*(m))
#define HWIO_DECOB_GCH_m_DATA_RD_RMSK                                         0xfcff
#define HWIO_DECOB_GCH_m_DATA_RD_SHFT                                              0
#define HWIO_DECOB_GCH_m_DATA_RD_INI(m) \
        in_dword(HWIO_DECOB_GCH_m_DATA_RD_ADDR(m))
#define HWIO_DECOB_GCH_m_DATA_RD_INMI(m,mask) \
        in_dword_masked(HWIO_DECOB_GCH_m_DATA_RD_ADDR(m), mask)
#define HWIO_DECOB_GCH_m_DATA_RD_OUTI(m,v) \
        out_dword(HWIO_DECOB_GCH_m_DATA_RD_ADDR(m),v)
#define HWIO_DECOB_GCH_m_DATA_RD_DATA8_13_BMSK                                0xfc00
#define HWIO_DECOB_GCH_m_DATA_RD_DATA8_13_SHFT                                   0xa
#define HWIO_DECOB_GCH_m_DATA_RD_DATA0_7_BMSK                                   0xff
#define HWIO_DECOB_GCH_m_DATA_RD_DATA0_7_SHFT                                      0

#define HWIO_DECOB_GCH_m_STATUS_RD_ADDR(m)                      (0x90001378+4*(m))
#define HWIO_DECOB_GCH_m_STATUS_RD_RMSK                                   0xffffffff
#define HWIO_DECOB_GCH_m_STATUS_RD_SHFT                                            0
#define HWIO_DECOB_GCH_m_STATUS_RD_INI(m) \
        in_dword(HWIO_DECOB_GCH_m_STATUS_RD_ADDR(m))
#define HWIO_DECOB_GCH_m_STATUS_RD_INMI(m,mask) \
        in_dword_masked(HWIO_DECOB_GCH_m_STATUS_RD_ADDR(m), mask)
#define HWIO_DECOB_GCH_m_STATUS_RD_OUTI(m,v) \
        out_dword(HWIO_DECOB_GCH_m_STATUS_RD_ADDR(m),v)
#define HWIO_DECOB_GCH_m_STATUS_RD_CRC_PASSING_BMSK                       0x80000000
#define HWIO_DECOB_GCH_m_STATUS_RD_CRC_PASSING_SHFT                             0x1f
#define HWIO_DECOB_GCH_m_STATUS_RD_SYMBOL_ERR_CNT_BMSK                    0x7f800000
#define HWIO_DECOB_GCH_m_STATUS_RD_SYMBOL_ERR_CNT_SHFT                          0x17
#define HWIO_DECOB_GCH_m_STATUS_RD_QUALITY_BMSK                             0x400000
#define HWIO_DECOB_GCH_m_STATUS_RD_QUALITY_SHFT                                 0x16
#define HWIO_DECOB_GCH_m_STATUS_RD_BAD_COUNT_BMSK                           0x200000
#define HWIO_DECOB_GCH_m_STATUS_RD_BAD_COUNT_SHFT                               0x15
#define HWIO_DECOB_GCH_m_STATUS_RD_VIOLATION_BMSK                           0x100000
#define HWIO_DECOB_GCH_m_STATUS_RD_VIOLATION_SHFT                               0x14
#define HWIO_DECOB_GCH_m_STATUS_RD_ENERGY_METRIC_BMSK                        0xfffff
#define HWIO_DECOB_GCH_m_STATUS_RD_ENERGY_METRIC_SHFT                              0

// Sub-Section 11.2.1.7: DECOB TEST
#define HWIO_DECOB_TEST_CTL_ADDR                                          0x90001380
#define HWIO_DECOB_TEST_CTL_RMSK                                                 0x7
#define HWIO_DECOB_TEST_CTL_SHFT                                                   0
#define HWIO_DECOB_TEST_CTL_IN                                            \
        in_dword_masked(HWIO_DECOB_TEST_CTL_ADDR, HWIO_DECOB_TEST_CTL_RMSK)
#define HWIO_DECOB_TEST_CTL_INM(m)                                        \
        in_dword_masked(HWIO_DECOB_TEST_CTL_ADDR, m)
#define HWIO_DECOB_TEST_CTL_OUT(v)                                        \
        out_dword(HWIO_DECOB_TEST_CTL_ADDR,v)
#define HWIO_DECOB_TEST_CTL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DECOB_TEST_CTL_ADDR,m,v,HWIO_DECOB_TEST_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DECOB_TEST_CTL_DBG_BUS_EN_BMSK                                      0x4
#define HWIO_DECOB_TEST_CTL_DBG_BUS_EN_SHFT                                      0x2
#define HWIO_DECOB_TEST_CTL_MAC_ID_BYPASS_BMSK                                   0x2
#define HWIO_DECOB_TEST_CTL_MAC_ID_BYPASS_SHFT                                   0x1
#define HWIO_DECOB_TEST_CTL_SCRAMBLE_BYPASS_BMSK                                 0x1
#define HWIO_DECOB_TEST_CTL_SCRAMBLE_BYPASS_SHFT                                   0

// Sub-Section 11.2.1.8: CGC controls
#define HWIO_DECOB_HW_CLK_CTL_ADDR                                        0x90001384
#define HWIO_DECOB_HW_CLK_CTL_RMSK                                               0x1
#define HWIO_DECOB_HW_CLK_CTL_SHFT                                                 0
#define HWIO_DECOB_HW_CLK_CTL_OUT(v)                                      \
        out_dword(HWIO_DECOB_HW_CLK_CTL_ADDR,v)
#define HWIO_DECOB_HW_CLK_CTL_OUTM(m,v)                                   \
        out_dword_masked(HWIO_DECOB_HW_CLK_CTL_ADDR,m,v,HWIO_DECOB_HW_CLK_CTL_shadow)
#define HWIO_DECOB_HW_CLK_CTL_DECOB_HW_LCG_EN_BMSK                               0x1
#define HWIO_DECOB_HW_CLK_CTL_DECOB_HW_LCG_EN_SHFT                                 0

#define HWIO_DECOB_MICRO_CLK_CTL_ADDR                                     0x90001388
#define HWIO_DECOB_MICRO_CLK_CTL_RMSK                                            0x3
#define HWIO_DECOB_MICRO_CLK_CTL_SHFT                                              0
#define HWIO_DECOB_MICRO_CLK_CTL_OUT(v)                                   \
        out_dword(HWIO_DECOB_MICRO_CLK_CTL_ADDR,v)
#define HWIO_DECOB_MICRO_CLK_CTL_OUTM(m,v)                                \
        out_dword_masked(HWIO_DECOB_MICRO_CLK_CTL_ADDR,m,v,HWIO_DECOB_MICRO_CLK_CTL_shadow)
#define HWIO_DECOB_MICRO_CLK_CTL_DECOB_MICRO_RD_CLK_EN_BMSK                      0x2
#define HWIO_DECOB_MICRO_CLK_CTL_DECOB_MICRO_RD_CLK_EN_SHFT                      0x1
#define HWIO_DECOB_MICRO_CLK_CTL_DECOB_MICRO_CLK_EN_BMSK                         0x1
#define HWIO_DECOB_MICRO_CLK_CTL_DECOB_MICRO_CLK_EN_SHFT                           0

#define HWIO_DECOB_CLK_STATUS_ADDR                                        0x9000138c
#define HWIO_DECOB_CLK_STATUS_RMSK                                               0x1
#define HWIO_DECOB_CLK_STATUS_SHFT                                                 0
#define HWIO_DECOB_CLK_STATUS_IN                                          \
        in_dword_masked(HWIO_DECOB_CLK_STATUS_ADDR, HWIO_DECOB_CLK_STATUS_RMSK)
#define HWIO_DECOB_CLK_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_DECOB_CLK_STATUS_ADDR, m)
#define HWIO_DECOB_CLK_STATUS_DECOB_CLK_IS_OFF_BMSK                              0x1
#define HWIO_DECOB_CLK_STATUS_DECOB_CLK_IS_OFF_SHFT                                0

// Sub-Section 11.2.1.9: Spare registers
#define HWIO_DECOB_CLK_SPARE_READ_REG0_ADDR                               0x90001390
#define HWIO_DECOB_CLK_SPARE_READ_REG0_RMSK                                   0xffff
#define HWIO_DECOB_CLK_SPARE_READ_REG0_SHFT                                        0
#define HWIO_DECOB_CLK_SPARE_READ_REG0_IN                                 \
        in_dword_masked(HWIO_DECOB_CLK_SPARE_READ_REG0_ADDR, HWIO_DECOB_CLK_SPARE_READ_REG0_RMSK)
#define HWIO_DECOB_CLK_SPARE_READ_REG0_INM(m)                             \
        in_dword_masked(HWIO_DECOB_CLK_SPARE_READ_REG0_ADDR, m)
#define HWIO_DECOB_CLK_SPARE_READ_REG0_OUT(v)                             \
        out_dword(HWIO_DECOB_CLK_SPARE_READ_REG0_ADDR,v)
#define HWIO_DECOB_CLK_SPARE_READ_REG0_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DECOB_CLK_SPARE_READ_REG0_ADDR,m,v,HWIO_DECOB_CLK_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DECOB_CLK_SPARE_READ_REG0_DECOB_CLK_SPARE_READ_REG0_BMSK         0xffff
#define HWIO_DECOB_CLK_SPARE_READ_REG0_DECOB_CLK_SPARE_READ_REG0_SHFT              0

// Stop Parsing at Section 11.3: mDSP Registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// MODLTR                                0x1400                0x17FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CDMA_TX_CX8_FILE                  generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 17.1.6: ARM registers at TX_CX8_CLK
// Sub-Section 17.1.6.1: 1X modulator software registers
// Sub-Section 17.1.6.1.1: 1X modulator functional software registers
#define HWIO_MOD_MODE_ADDR                                                0x90001400
#define HWIO_MOD_MODE_RMSK                                                       0x3
#define HWIO_MOD_MODE_SHFT                                                         0
#define HWIO_MOD_MODE_IN                                                  \
        in_dword_masked(HWIO_MOD_MODE_ADDR, HWIO_MOD_MODE_RMSK)
#define HWIO_MOD_MODE_INM(m)                                              \
        in_dword_masked(HWIO_MOD_MODE_ADDR, m)
#define HWIO_MOD_MODE_OUT(v)                                              \
        out_dword(HWIO_MOD_MODE_ADDR,v)
#define HWIO_MOD_MODE_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_MODE_ADDR,m,v,HWIO_MOD_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_MODE_DO_A_BMSK                                                  0x2
#define HWIO_MOD_MODE_DO_A_SHFT                                                  0x1
#define HWIO_MOD_MODE_DO_A_HDR_REV0_FVAL                                           0
#define HWIO_MOD_MODE_DO_A_HDR_REVA_FVAL                                         0x1
#define HWIO_MOD_MODE_HDR_BMSK                                                   0x1
#define HWIO_MOD_MODE_HDR_SHFT                                                     0
#define HWIO_MOD_MODE_HDR_1X_FVAL                                                  0
#define HWIO_MOD_MODE_HDR_HDR_FVAL                                               0x1

#define HWIO_MOD_RESET_ADDR                                               0x90001404
#define HWIO_MOD_RESET_RMSK                                                      0x1
#define HWIO_MOD_RESET_SHFT                                                        0
#define HWIO_MOD_RESET_OUT(v)                                             \
        out_dword(HWIO_MOD_RESET_ADDR,v)
#define HWIO_MOD_RESET_OUTM(m,v)                                          \
        out_dword_masked(HWIO_MOD_RESET_ADDR,m,v,HWIO_MOD_RESET_shadow)
#define HWIO_MOD_RESET_RESET_BMSK                                                0x1
#define HWIO_MOD_RESET_RESET_SHFT                                                  0

#define HWIO_I_PN_STATE_w_ADDR(w)                      (0x90001408+4*(w))
#define HWIO_I_PN_STATE_w_RMSK                                                  0xff
#define HWIO_I_PN_STATE_w_SHFT                                                     0
#define HWIO_I_PN_STATE_w_OUTI(w,v) \
        out_dword(HWIO_I_PN_STATE_w_ADDR(w),v)
#define HWIO_I_PN_STATE_w_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_I_PN_STATE_w_ADDR(w),mask,v,HWIO_I_PN_STATE_w_shadow[w])
#define HWIO_I_PN_STATE_w_DATA_BMSK                                             0xff
#define HWIO_I_PN_STATE_w_DATA_SHFT                                                0

#define HWIO_Q_PN_STATE_w_ADDR(w)                      (0x90001410+4*(w))
#define HWIO_Q_PN_STATE_w_RMSK                                                  0xff
#define HWIO_Q_PN_STATE_w_SHFT                                                     0
#define HWIO_Q_PN_STATE_w_OUTI(w,v) \
        out_dword(HWIO_Q_PN_STATE_w_ADDR(w),v)
#define HWIO_Q_PN_STATE_w_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_Q_PN_STATE_w_ADDR(w),mask,v,HWIO_Q_PN_STATE_w_shadow[w])
#define HWIO_Q_PN_STATE_w_DATA_BMSK                                             0xff
#define HWIO_Q_PN_STATE_w_DATA_SHFT                                                0

#define HWIO_U_PN_STATE_0_ADDR                                            0x90001418
#define HWIO_U_PN_STATE_0_RMSK                                                  0xff
#define HWIO_U_PN_STATE_0_SHFT                                                     0
#define HWIO_U_PN_STATE_0_OUT(v)                                          \
        out_dword(HWIO_U_PN_STATE_0_ADDR,v)
#define HWIO_U_PN_STATE_0_OUTM(m,v)                                       \
        out_dword_masked(HWIO_U_PN_STATE_0_ADDR,m,v,HWIO_U_PN_STATE_0_shadow)
#define HWIO_U_PN_STATE_0_DATA_BMSK                                             0xff
#define HWIO_U_PN_STATE_0_DATA_SHFT                                                0

#define HWIO_U_PN_STATE_1_ADDR                                            0x9000141c
#define HWIO_U_PN_STATE_1_RMSK                                                  0xff
#define HWIO_U_PN_STATE_1_SHFT                                                     0
#define HWIO_U_PN_STATE_1_OUT(v)                                          \
        out_dword(HWIO_U_PN_STATE_1_ADDR,v)
#define HWIO_U_PN_STATE_1_OUTM(m,v)                                       \
        out_dword_masked(HWIO_U_PN_STATE_1_ADDR,m,v,HWIO_U_PN_STATE_1_shadow)
#define HWIO_U_PN_STATE_1_DATA_BMSK                                             0xff
#define HWIO_U_PN_STATE_1_DATA_SHFT                                                0

#define HWIO_U_PN_STATE_2_ADDR                                            0x90001420
#define HWIO_U_PN_STATE_2_RMSK                                                  0xff
#define HWIO_U_PN_STATE_2_SHFT                                                     0
#define HWIO_U_PN_STATE_2_OUT(v)                                          \
        out_dword(HWIO_U_PN_STATE_2_ADDR,v)
#define HWIO_U_PN_STATE_2_OUTM(m,v)                                       \
        out_dword_masked(HWIO_U_PN_STATE_2_ADDR,m,v,HWIO_U_PN_STATE_2_shadow)
#define HWIO_U_PN_STATE_2_DATA_BMSK                                             0xff
#define HWIO_U_PN_STATE_2_DATA_SHFT                                                0

#define HWIO_U_PN_STATE_3_ADDR                                            0x90001424
#define HWIO_U_PN_STATE_3_RMSK                                                  0xff
#define HWIO_U_PN_STATE_3_SHFT                                                     0
#define HWIO_U_PN_STATE_3_OUT(v)                                          \
        out_dword(HWIO_U_PN_STATE_3_ADDR,v)
#define HWIO_U_PN_STATE_3_OUTM(m,v)                                       \
        out_dword_masked(HWIO_U_PN_STATE_3_ADDR,m,v,HWIO_U_PN_STATE_3_shadow)
#define HWIO_U_PN_STATE_3_DATA_BMSK                                             0xff
#define HWIO_U_PN_STATE_3_DATA_SHFT                                                0

#define HWIO_U_PN_STATE_4_ADDR                                            0x90001428
#define HWIO_U_PN_STATE_4_RMSK                                                  0xff
#define HWIO_U_PN_STATE_4_SHFT                                                     0
#define HWIO_U_PN_STATE_4_OUT(v)                                          \
        out_dword(HWIO_U_PN_STATE_4_ADDR,v)
#define HWIO_U_PN_STATE_4_OUTM(m,v)                                       \
        out_dword_masked(HWIO_U_PN_STATE_4_ADDR,m,v,HWIO_U_PN_STATE_4_shadow)
#define HWIO_U_PN_STATE_4_DATA_BMSK                                             0xff
#define HWIO_U_PN_STATE_4_DATA_SHFT                                                0

#define HWIO_U_PN_STATE_5_ADDR                                            0x9000142c
#define HWIO_U_PN_STATE_5_RMSK                                                  0xff
#define HWIO_U_PN_STATE_5_SHFT                                                     0
#define HWIO_U_PN_STATE_5_OUT(v)                                          \
        out_dword(HWIO_U_PN_STATE_5_ADDR,v)
#define HWIO_U_PN_STATE_5_OUTM(m,v)                                       \
        out_dword_masked(HWIO_U_PN_STATE_5_ADDR,m,v,HWIO_U_PN_STATE_5_shadow)
#define HWIO_U_PN_STATE_5_BOZO_BMSK                                             0x80
#define HWIO_U_PN_STATE_5_BOZO_SHFT                                              0x7
#define HWIO_U_PN_STATE_5_UNDEFINED_BITS6_2_BMSK                                0x7c
#define HWIO_U_PN_STATE_5_UNDEFINED_BITS6_2_SHFT                                 0x2
#define HWIO_U_PN_STATE_5_U_PN_STATE_BMSK                                        0x3
#define HWIO_U_PN_STATE_5_U_PN_STATE_SHFT                                          0

#define HWIO_U_PN_MASK_w_ADDR(w)                      (0x90001430+4*(w))
#define HWIO_U_PN_MASK_w_RMSK                                                   0xff
#define HWIO_U_PN_MASK_w_SHFT                                                      0
#define HWIO_U_PN_MASK_w_OUTI(w,v) \
        out_dword(HWIO_U_PN_MASK_w_ADDR(w),v)
#define HWIO_U_PN_MASK_w_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_U_PN_MASK_w_ADDR(w),mask,v,HWIO_U_PN_MASK_w_shadow[w])
#define HWIO_U_PN_MASK_w_DATA_BMSK                                              0xff
#define HWIO_U_PN_MASK_w_DATA_SHFT                                                 0

#define HWIO_FRAME_OFF_ADDR                                               0x90001448
#define HWIO_FRAME_OFF_RMSK                                                    0x3ff
#define HWIO_FRAME_OFF_SHFT                                                        0
#define HWIO_FRAME_OFF_OUT(v)                                             \
        out_dword(HWIO_FRAME_OFF_ADDR,v)
#define HWIO_FRAME_OFF_OUTM(m,v)                                          \
        out_dword_masked(HWIO_FRAME_OFF_ADDR,m,v,HWIO_FRAME_OFF_shadow)
#define HWIO_FRAME_OFF_UNUSED_BIT6_2_BMSK                                      0x3f0
#define HWIO_FRAME_OFF_UNUSED_BIT6_2_SHFT                                        0x4
#define HWIO_FRAME_OFF_REV_OFF_20M_BMSK                                          0xf
#define HWIO_FRAME_OFF_REV_OFF_20M_SHFT                                            0

#define HWIO_MOD_STMR_MODIFIER_0_ADDR                                     0x9000144c
#define HWIO_MOD_STMR_MODIFIER_0_RMSK                                         0xffff
#define HWIO_MOD_STMR_MODIFIER_0_SHFT                                              0
#define HWIO_MOD_STMR_MODIFIER_0_OUT(v)                                   \
        out_dword(HWIO_MOD_STMR_MODIFIER_0_ADDR,v)
#define HWIO_MOD_STMR_MODIFIER_0_OUTM(m,v)                                \
        out_dword_masked(HWIO_MOD_STMR_MODIFIER_0_ADDR,m,v,HWIO_MOD_STMR_MODIFIER_0_shadow)
#define HWIO_MOD_STMR_MODIFIER_0_DATA_BMSK                                    0xffff
#define HWIO_MOD_STMR_MODIFIER_0_DATA_SHFT                                         0

#define HWIO_MOD_STMR_MODIFIER_1_ADDR                                     0x90001450
#define HWIO_MOD_STMR_MODIFIER_1_RMSK                                           0x1f
#define HWIO_MOD_STMR_MODIFIER_1_SHFT                                              0
#define HWIO_MOD_STMR_MODIFIER_1_OUT(v)                                   \
        out_dword(HWIO_MOD_STMR_MODIFIER_1_ADDR,v)
#define HWIO_MOD_STMR_MODIFIER_1_OUTM(m,v)                                \
        out_dword_masked(HWIO_MOD_STMR_MODIFIER_1_ADDR,m,v,HWIO_MOD_STMR_MODIFIER_1_shadow)
#define HWIO_MOD_STMR_MODIFIER_1_DATA_BMSK                                      0x1f
#define HWIO_MOD_STMR_MODIFIER_1_DATA_SHFT                                         0

#define HWIO_MOD_STMR_CMD_ADDR                                            0x90001454
#define HWIO_MOD_STMR_CMD_RMSK                                                  0x7f
#define HWIO_MOD_STMR_CMD_SHFT                                                     0
#define HWIO_MOD_STMR_CMD_OUT(v)                                          \
        out_dword(HWIO_MOD_STMR_CMD_ADDR,v)
#define HWIO_MOD_STMR_CMD_OUTM(m,v)                                       \
        out_dword_masked(HWIO_MOD_STMR_CMD_ADDR,m,v,HWIO_MOD_STMR_CMD_shadow)
#define HWIO_MOD_STMR_CMD_RST_INTF_CNT_BMSK                                     0x40
#define HWIO_MOD_STMR_CMD_RST_INTF_CNT_SHFT                                      0x6
#define HWIO_MOD_STMR_CMD_BTF_LOAD_DIS_BMSK                                     0x20
#define HWIO_MOD_STMR_CMD_BTF_LOAD_DIS_SHFT                                      0x5
#define HWIO_MOD_STMR_CMD_OFFSET_LD_IMMD_BMSK                                   0x10
#define HWIO_MOD_STMR_CMD_OFFSET_LD_IMMD_SHFT                                    0x4
#define HWIO_MOD_STMR_CMD_TX_LC_STATE_LD_BMSK                                    0xc
#define HWIO_MOD_STMR_CMD_TX_LC_STATE_LD_SHFT                                    0x2
#define HWIO_MOD_STMR_CMD_TX_LC_STATE_LD_NO_OPERATION_FVAL                         0
#define HWIO_MOD_STMR_CMD_TX_LC_STATE_LD_LOAD_FVAL                               0x1
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_BMSK                                        0x3
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_SHFT                                          0
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_NO_OPERATION_FVAL                             0
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_LOAD_IMMEDIATELY_FVAL                       0x1
#define HWIO_MOD_STMR_CMD_TX_MASK_LD_LOAD_FVAL                                   0x2

#define HWIO_TX_PCG_INT_ENABLE_ADDR                                       0x90001458
#define HWIO_TX_PCG_INT_ENABLE_RMSK                                           0xffff
#define HWIO_TX_PCG_INT_ENABLE_SHFT                                                0
#define HWIO_TX_PCG_INT_ENABLE_IN                                         \
        in_dword_masked(HWIO_TX_PCG_INT_ENABLE_ADDR, HWIO_TX_PCG_INT_ENABLE_RMSK)
#define HWIO_TX_PCG_INT_ENABLE_INM(m)                                     \
        in_dword_masked(HWIO_TX_PCG_INT_ENABLE_ADDR, m)
#define HWIO_TX_PCG_INT_ENABLE_OUT(v)                                     \
        out_dword(HWIO_TX_PCG_INT_ENABLE_ADDR,v)
#define HWIO_TX_PCG_INT_ENABLE_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_TX_PCG_INT_ENABLE_ADDR,m,v,HWIO_TX_PCG_INT_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_TX_PCG_INT_ENABLE_TX_PCG_INT_ENABLE_BMSK                         0xffff
#define HWIO_TX_PCG_INT_ENABLE_TX_PCG_INT_ENABLE_SHFT                              0

#define HWIO_TX_PCG_INT_CLEAR_ADDR                                        0x9000145c
#define HWIO_TX_PCG_INT_CLEAR_RMSK                                            0xffff
#define HWIO_TX_PCG_INT_CLEAR_SHFT                                                 0
#define HWIO_TX_PCG_INT_CLEAR_OUT(v)                                      \
        out_dword(HWIO_TX_PCG_INT_CLEAR_ADDR,v)
#define HWIO_TX_PCG_INT_CLEAR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TX_PCG_INT_CLEAR_ADDR,m,v,HWIO_TX_PCG_INT_CLEAR_shadow)
#define HWIO_TX_PCG_INT_CLEAR_TX_PCG_INT_CLEAR_BMSK                           0xffff
#define HWIO_TX_PCG_INT_CLEAR_TX_PCG_INT_CLEAR_SHFT                                0

#define HWIO_TX_PCG_INT_STATUS_ADDR                                       0x90001460
#define HWIO_TX_PCG_INT_STATUS_RMSK                                           0xffff
#define HWIO_TX_PCG_INT_STATUS_SHFT                                                0
#define HWIO_TX_PCG_INT_STATUS_IN                                         \
        in_dword_masked(HWIO_TX_PCG_INT_STATUS_ADDR, HWIO_TX_PCG_INT_STATUS_RMSK)
#define HWIO_TX_PCG_INT_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_TX_PCG_INT_STATUS_ADDR, m)
#define HWIO_TX_PCG_INT_STATUS_TX_PCG_INT_STATUS_BMSK                         0xffff
#define HWIO_TX_PCG_INT_STATUS_TX_PCG_INT_STATUS_SHFT                              0

#define HWIO_MOD_TX_TIME_LATCH_ADDR                                       0x900014e8
#define HWIO_MOD_TX_TIME_LATCH_RMSK                                              0x1
#define HWIO_MOD_TX_TIME_LATCH_SHFT                                                0
#define HWIO_MOD_TX_TIME_LATCH_OUT(v)                                     \
        out_dword(HWIO_MOD_TX_TIME_LATCH_ADDR,v)
#define HWIO_MOD_TX_TIME_LATCH_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_TX_TIME_LATCH_ADDR,m,v,HWIO_MOD_TX_TIME_LATCH_shadow)
#define HWIO_MOD_TX_TIME_LATCH_LATCH_BMSK                                        0x1
#define HWIO_MOD_TX_TIME_LATCH_LATCH_SHFT                                          0

#define HWIO_MOD_TX_TIME_RD_ADDR                                          0x900014ec
#define HWIO_MOD_TX_TIME_RD_RMSK                                            0x3fffff
#define HWIO_MOD_TX_TIME_RD_SHFT                                                   0
#define HWIO_MOD_TX_TIME_RD_IN                                            \
        in_dword_masked(HWIO_MOD_TX_TIME_RD_ADDR, HWIO_MOD_TX_TIME_RD_RMSK)
#define HWIO_MOD_TX_TIME_RD_INM(m)                                        \
        in_dword_masked(HWIO_MOD_TX_TIME_RD_ADDR, m)
#define HWIO_MOD_TX_TIME_RD_DATA_BMSK                                       0x3fffff
#define HWIO_MOD_TX_TIME_RD_DATA_SHFT                                              0

#define HWIO_MOD_CH1_TIMING_CTL_ADDR                                      0x90001464
#define HWIO_MOD_CH1_TIMING_CTL_RMSK                                             0x7
#define HWIO_MOD_CH1_TIMING_CTL_SHFT                                               0
#define HWIO_MOD_CH1_TIMING_CTL_OUT(v)                                    \
        out_dword(HWIO_MOD_CH1_TIMING_CTL_ADDR,v)
#define HWIO_MOD_CH1_TIMING_CTL_OUTM(m,v)                                 \
        out_dword_masked(HWIO_MOD_CH1_TIMING_CTL_ADDR,m,v,HWIO_MOD_CH1_TIMING_CTL_shadow)
#define HWIO_MOD_CH1_TIMING_CTL_UNUSED_BIT2_BMSK                                 0x4
#define HWIO_MOD_CH1_TIMING_CTL_UNUSED_BIT2_SHFT                                 0x2
#define HWIO_MOD_CH1_TIMING_CTL_CH1_BEGIN_ENC_TIME_BMSK                          0x3
#define HWIO_MOD_CH1_TIMING_CTL_CH1_BEGIN_ENC_TIME_SHFT                            0

#define HWIO_MOD_CH2_TIMING_CTL_ADDR                                      0x90001468
#define HWIO_MOD_CH2_TIMING_CTL_RMSK                                             0x7
#define HWIO_MOD_CH2_TIMING_CTL_SHFT                                               0
#define HWIO_MOD_CH2_TIMING_CTL_OUT(v)                                    \
        out_dword(HWIO_MOD_CH2_TIMING_CTL_ADDR,v)
#define HWIO_MOD_CH2_TIMING_CTL_OUTM(m,v)                                 \
        out_dword_masked(HWIO_MOD_CH2_TIMING_CTL_ADDR,m,v,HWIO_MOD_CH2_TIMING_CTL_shadow)
#define HWIO_MOD_CH2_TIMING_CTL_UNUSED_BIT2_BMSK                                 0x4
#define HWIO_MOD_CH2_TIMING_CTL_UNUSED_BIT2_SHFT                                 0x2
#define HWIO_MOD_CH2_TIMING_CTL_CH2_BEGIN_ENC_TIME_BMSK                          0x3
#define HWIO_MOD_CH2_TIMING_CTL_CH2_BEGIN_ENC_TIME_SHFT                            0

#define HWIO_MOD_CH3_TIMING_CTL_ADDR                                      0x9000146c
#define HWIO_MOD_CH3_TIMING_CTL_RMSK                                             0x7
#define HWIO_MOD_CH3_TIMING_CTL_SHFT                                               0
#define HWIO_MOD_CH3_TIMING_CTL_OUT(v)                                    \
        out_dword(HWIO_MOD_CH3_TIMING_CTL_ADDR,v)
#define HWIO_MOD_CH3_TIMING_CTL_OUTM(m,v)                                 \
        out_dword_masked(HWIO_MOD_CH3_TIMING_CTL_ADDR,m,v,HWIO_MOD_CH3_TIMING_CTL_shadow)
#define HWIO_MOD_CH3_TIMING_CTL_CH3_PCG_CNT_BMSK                                 0x4
#define HWIO_MOD_CH3_TIMING_CTL_CH3_PCG_CNT_SHFT                                 0x2
#define HWIO_MOD_CH3_TIMING_CTL_CH3_BEGIN_ENC_TIME_BMSK                          0x3
#define HWIO_MOD_CH3_TIMING_CTL_CH3_BEGIN_ENC_TIME_SHFT                            0

#define HWIO_MOD_WCOVER_SEL_ADDR                                          0x90001470
#define HWIO_MOD_WCOVER_SEL_RMSK                                               0xfff
#define HWIO_MOD_WCOVER_SEL_SHFT                                                   0
#define HWIO_MOD_WCOVER_SEL_OUT(v)                                        \
        out_dword(HWIO_MOD_WCOVER_SEL_ADDR,v)
#define HWIO_MOD_WCOVER_SEL_OUTM(m,v)                                     \
        out_dword_masked(HWIO_MOD_WCOVER_SEL_ADDR,m,v,HWIO_MOD_WCOVER_SEL_shadow)
#define HWIO_MOD_WCOVER_SEL_CH1_WALSHCOVER_SEL_BMSK                            0xf00
#define HWIO_MOD_WCOVER_SEL_CH1_WALSHCOVER_SEL_SHFT                              0x8
#define HWIO_MOD_WCOVER_SEL_CH2_WALSHCOVER_SEL_BMSK                             0xf0
#define HWIO_MOD_WCOVER_SEL_CH2_WALSHCOVER_SEL_SHFT                              0x4
#define HWIO_MOD_WCOVER_SEL_CH3_WALSHCOVER_SEL_BMSK                              0xf
#define HWIO_MOD_WCOVER_SEL_CH3_WALSHCOVER_SEL_SHFT                                0

#define HWIO_MOD_CH1_ENC_CTL_ADDR                                         0x90001474
#define HWIO_MOD_CH1_ENC_CTL_RMSK                                             0x3fff
#define HWIO_MOD_CH1_ENC_CTL_SHFT                                                  0
#define HWIO_MOD_CH1_ENC_CTL_OUT(v)                                       \
        out_dword(HWIO_MOD_CH1_ENC_CTL_ADDR,v)
#define HWIO_MOD_CH1_ENC_CTL_OUTM(m,v)                                    \
        out_dword_masked(HWIO_MOD_CH1_ENC_CTL_ADDR,m,v,HWIO_MOD_CH1_ENC_CTL_shadow)
#define HWIO_MOD_CH1_ENC_CTL_CH1_CRC_LEN_BMSK                                 0x3e00
#define HWIO_MOD_CH1_ENC_CTL_CH1_CRC_LEN_SHFT                                    0x9
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_BMSK                                0x180
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_SHFT                                  0x7
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_1_2_FVAL                                0
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_1_3_FVAL                              0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_CODE_RATE_1_4_FVAL                              0x2
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_BMSK                                 0x70
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_SHFT                                  0x4
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_RC3_FVAL                              0x3
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_RC4_FVAL                              0x4
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_RC5_FVAL                              0x5
#define HWIO_MOD_CH1_ENC_CTL_CH1_RADIO_CFG_RC6_FVAL                              0x6
#define HWIO_MOD_CH1_ENC_CTL_CH1_ENC_RATE_BMSK                                   0x8
#define HWIO_MOD_CH1_ENC_CTL_CH1_ENC_RATE_SHFT                                   0x3
#define HWIO_MOD_CH1_ENC_CTL_CH1_ENC_RATE_9_6_FVAL                                 0
#define HWIO_MOD_CH1_ENC_CTL_CH1_ENC_RATE_14_4_FVAL                              0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_BMSK                                 0x6
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_SHFT                                 0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_5_MS_FVAL                              0
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_10_MS_FVAL                           0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_FRAME_SIZE_20_MS_FVAL                           0x2
#define HWIO_MOD_CH1_ENC_CTL_CH1_EN_BMSK                                         0x1
#define HWIO_MOD_CH1_ENC_CTL_CH1_EN_SHFT                                           0

#define HWIO_MOD_CH1_CRC_POLY_ADDR                                        0x90001478
#define HWIO_MOD_CH1_CRC_POLY_RMSK                                            0xffff
#define HWIO_MOD_CH1_CRC_POLY_SHFT                                                 0
#define HWIO_MOD_CH1_CRC_POLY_OUT(v)                                      \
        out_dword(HWIO_MOD_CH1_CRC_POLY_ADDR,v)
#define HWIO_MOD_CH1_CRC_POLY_OUTM(m,v)                                   \
        out_dword_masked(HWIO_MOD_CH1_CRC_POLY_ADDR,m,v,HWIO_MOD_CH1_CRC_POLY_shadow)
#define HWIO_MOD_CH1_CRC_POLY_DATA_BMSK                                       0xffff
#define HWIO_MOD_CH1_CRC_POLY_DATA_SHFT                                            0
#define HWIO_MOD_CH1_CRC_POLY_DATA_12_BIT_FVAL                                0xf130
#define HWIO_MOD_CH1_CRC_POLY_DATA_10_BIT_FVAL                                0xf640
#define HWIO_MOD_CH1_CRC_POLY_DATA_8_BIT_FVAL                                 0x9b00
#define HWIO_MOD_CH1_CRC_POLY_DATA_6_BIT_RC2_FVAL                             0x1c00
#define HWIO_MOD_CH1_CRC_POLY_DATA_6_BIT_RC3_TO_RC6_FVAL                      0x9c00

#define HWIO_MOD_CH1_PUNCT_PATN_1_ADDR                                    0x9000147c
#define HWIO_MOD_CH1_PUNCT_PATN_1_RMSK                                        0xffff
#define HWIO_MOD_CH1_PUNCT_PATN_1_SHFT                                             0
#define HWIO_MOD_CH1_PUNCT_PATN_1_OUT(v)                                  \
        out_dword(HWIO_MOD_CH1_PUNCT_PATN_1_ADDR,v)
#define HWIO_MOD_CH1_PUNCT_PATN_1_OUTM(m,v)                               \
        out_dword_masked(HWIO_MOD_CH1_PUNCT_PATN_1_ADDR,m,v,HWIO_MOD_CH1_PUNCT_PATN_1_shadow)
#define HWIO_MOD_CH1_PUNCT_PATN_1_UNDEFINED_BITS15_8_BMSK                     0xff00
#define HWIO_MOD_CH1_PUNCT_PATN_1_UNDEFINED_BITS15_8_SHFT                        0x8
#define HWIO_MOD_CH1_PUNCT_PATN_1_DCCH_PUNCT_PATTERN_23_16_BMSK                 0xff
#define HWIO_MOD_CH1_PUNCT_PATN_1_DCCH_PUNCT_PATTERN_23_16_SHFT                    0

#define HWIO_MOD_CH1_PUNCT_PATN_0_ADDR                                    0x90001480
#define HWIO_MOD_CH1_PUNCT_PATN_0_RMSK                                        0xffff
#define HWIO_MOD_CH1_PUNCT_PATN_0_SHFT                                             0
#define HWIO_MOD_CH1_PUNCT_PATN_0_OUT(v)                                  \
        out_dword(HWIO_MOD_CH1_PUNCT_PATN_0_ADDR,v)
#define HWIO_MOD_CH1_PUNCT_PATN_0_OUTM(m,v)                               \
        out_dword_masked(HWIO_MOD_CH1_PUNCT_PATN_0_ADDR,m,v,HWIO_MOD_CH1_PUNCT_PATN_0_shadow)
#define HWIO_MOD_CH1_PUNCT_PATN_0_DCCH_PUNCT_PATTERN_15_0_BMSK                0xffff
#define HWIO_MOD_CH1_PUNCT_PATN_0_DCCH_PUNCT_PATTERN_15_0_SHFT                     0

#define HWIO_MOD_CH2_ENC_CTL_0_ADDR                                       0x90001484
#define HWIO_MOD_CH2_ENC_CTL_0_RMSK                                           0xffff
#define HWIO_MOD_CH2_ENC_CTL_0_SHFT                                                0
#define HWIO_MOD_CH2_ENC_CTL_0_OUT(v)                                     \
        out_dword(HWIO_MOD_CH2_ENC_CTL_0_ADDR,v)
#define HWIO_MOD_CH2_ENC_CTL_0_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_CH2_ENC_CTL_0_ADDR,m,v,HWIO_MOD_CH2_ENC_CTL_0_shadow)
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_TX_TONE_EN_BMSK                            0x8000
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_TX_TONE_EN_SHFT                               0xf
#define HWIO_MOD_CH2_ENC_CTL_0_UNDEFINED_BITS14_13_BMSK                       0x6000
#define HWIO_MOD_CH2_ENC_CTL_0_UNDEFINED_BITS14_13_SHFT                          0xd
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CRC_LENGTH_BMSK                            0x1f00
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CRC_LENGTH_SHFT                               0x8
#define HWIO_MOD_CH2_ENC_CTL_0_UNDEFINED_BIT7_BMSK                              0x80
#define HWIO_MOD_CH2_ENC_CTL_0_UNDEFINED_BIT7_SHFT                               0x7
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_BMSK                               0x60
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_SHFT                                0x5
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_1_2_FVAL                              0
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_1_3_FVAL                            0x1
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_CODE_RATE_1_4_FVAL                            0x2
#define HWIO_MOD_CH2_ENC_CTL_0_UNUSED_BIT4_BMSK                                 0x10
#define HWIO_MOD_CH2_ENC_CTL_0_UNUSED_BIT4_SHFT                                  0x4
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_BMSK                                 0xc
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_SHFT                                 0x2
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_1_8_FVAL                               0
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_1_4_FVAL                             0x1
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_1_2_FVAL                             0x2
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_ENC_RATE_FULL_FVAL                            0x3
#define HWIO_MOD_CH2_ENC_CTL_0_IS_95_C_BMSK                                      0x2
#define HWIO_MOD_CH2_ENC_CTL_0_IS_95_C_SHFT                                      0x1
#define HWIO_MOD_CH2_ENC_CTL_0_IS_95_C_IS_95_A_FVAL                                0
#define HWIO_MOD_CH2_ENC_CTL_0_IS_95_C_IS_95_C_FVAL                              0x1
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_EN_BMSK                                       0x1
#define HWIO_MOD_CH2_ENC_CTL_0_FCH_EN_SHFT                                         0

#define HWIO_MOD_CH2_ENC_CTL_1_ADDR                                       0x90001488
#define HWIO_MOD_CH2_ENC_CTL_1_RMSK                                             0x1f
#define HWIO_MOD_CH2_ENC_CTL_1_SHFT                                                0
#define HWIO_MOD_CH2_ENC_CTL_1_OUT(v)                                     \
        out_dword(HWIO_MOD_CH2_ENC_CTL_1_ADDR,v)
#define HWIO_MOD_CH2_ENC_CTL_1_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_CH2_ENC_CTL_1_ADDR,m,v,HWIO_MOD_CH2_ENC_CTL_1_shadow)
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_BMSK                               0x1c
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_SHFT                                0x2
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_RC1_FVAL                            0x1
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_RC_2_FVAL                           0x2
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_RC3_FVAL                            0x3
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_RADIO_CFG_RC4_FVAL                            0x4
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_BMSK                               0x3
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_SHFT                                 0
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_5_MS_FVAL                            0
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_10_MS_FVAL                         0x1
#define HWIO_MOD_CH2_ENC_CTL_1_CH2_FRAME_SIZE_20_MS_FVAL                         0x2

#define HWIO_MOD_CH2_CRC_POLY_ADDR                                        0x9000148c
#define HWIO_MOD_CH2_CRC_POLY_RMSK                                            0xffff
#define HWIO_MOD_CH2_CRC_POLY_SHFT                                                 0
#define HWIO_MOD_CH2_CRC_POLY_OUT(v)                                      \
        out_dword(HWIO_MOD_CH2_CRC_POLY_ADDR,v)
#define HWIO_MOD_CH2_CRC_POLY_OUTM(m,v)                                   \
        out_dword_masked(HWIO_MOD_CH2_CRC_POLY_ADDR,m,v,HWIO_MOD_CH2_CRC_POLY_shadow)
#define HWIO_MOD_CH2_CRC_POLY_DATA_BMSK                                       0xffff
#define HWIO_MOD_CH2_CRC_POLY_DATA_SHFT                                            0
#define HWIO_MOD_CH2_CRC_POLY_DATA_16_BIT_FVAL                                0xc867
#define HWIO_MOD_CH2_CRC_POLY_DATA_12_BIT_FVAL                                0xf130
#define HWIO_MOD_CH2_CRC_POLY_DATA_10_BIT_FVAL                                0xf640
#define HWIO_MOD_CH2_CRC_POLY_DATA_8_BIT_FVAL                                 0x9b00
#define HWIO_MOD_CH2_CRC_POLY_DATA_6_BIT_RC2_FVAL                             0x1c00
#define HWIO_MOD_CH2_CRC_POLY_DATA_6_BIT_RC3_TO_RC6_FVAL                      0x9c00

#define HWIO_MOD_CH2_PUNCT_PATN_1_ADDR                                    0x90001490
#define HWIO_MOD_CH2_PUNCT_PATN_1_RMSK                                        0xffff
#define HWIO_MOD_CH2_PUNCT_PATN_1_SHFT                                             0
#define HWIO_MOD_CH2_PUNCT_PATN_1_OUT(v)                                  \
        out_dword(HWIO_MOD_CH2_PUNCT_PATN_1_ADDR,v)
#define HWIO_MOD_CH2_PUNCT_PATN_1_OUTM(m,v)                               \
        out_dword_masked(HWIO_MOD_CH2_PUNCT_PATN_1_ADDR,m,v,HWIO_MOD_CH2_PUNCT_PATN_1_shadow)
#define HWIO_MOD_CH2_PUNCT_PATN_1_UNDEFINED_BITS15_8_BMSK                     0xff00
#define HWIO_MOD_CH2_PUNCT_PATN_1_UNDEFINED_BITS15_8_SHFT                        0x8
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_23_16_BMSK                    0xff
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_23_16_SHFT                       0
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_23_16_NO_PUNCTURE_FVAL    0xffffff
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_23_16_1_5_FVAL            0xf00000
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_23_16_1_9_FVAL            0xff0000
#define HWIO_MOD_CH2_PUNCT_PATN_1_FCH_PUNCPATTERN_23_16_8_24_FVAL           0xebbaea

#define HWIO_MOD_CH2_PUNCT_PATN_0_ADDR                                    0x90001494
#define HWIO_MOD_CH2_PUNCT_PATN_0_RMSK                                        0xffff
#define HWIO_MOD_CH2_PUNCT_PATN_0_SHFT                                             0
#define HWIO_MOD_CH2_PUNCT_PATN_0_OUT(v)                                  \
        out_dword(HWIO_MOD_CH2_PUNCT_PATN_0_ADDR,v)
#define HWIO_MOD_CH2_PUNCT_PATN_0_OUTM(m,v)                               \
        out_dword_masked(HWIO_MOD_CH2_PUNCT_PATN_0_ADDR,m,v,HWIO_MOD_CH2_PUNCT_PATN_0_shadow)
#define HWIO_MOD_CH2_PUNCT_PATN_0_FCH_PUNCPATTERN_15_0_BMSK                   0xffff
#define HWIO_MOD_CH2_PUNCT_PATN_0_FCH_PUNCPATTERN_15_0_SHFT                        0

#define HWIO_MOD_CH3_ENC_CTL_0_ADDR                                       0x90001498
#define HWIO_MOD_CH3_ENC_CTL_0_RMSK                                           0xffff
#define HWIO_MOD_CH3_ENC_CTL_0_SHFT                                                0
#define HWIO_MOD_CH3_ENC_CTL_0_OUT(v)                                     \
        out_dword(HWIO_MOD_CH3_ENC_CTL_0_ADDR,v)
#define HWIO_MOD_CH3_ENC_CTL_0_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_CH3_ENC_CTL_0_ADDR,m,v,HWIO_MOD_CH3_ENC_CTL_0_shadow)
#define HWIO_MOD_CH3_ENC_CTL_0_UNDEFINED_BIT15_BMSK                           0x8000
#define HWIO_MOD_CH3_ENC_CTL_0_UNDEFINED_BIT15_SHFT                              0xf
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_LTU_EN_BMSK                                0x4000
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_LTU_EN_SHFT                                   0xe
#define HWIO_MOD_CH3_ENC_CTL_0_TURBO_ENCODE_BMSK                              0x2000
#define HWIO_MOD_CH3_ENC_CTL_0_TURBO_ENCODE_SHFT                                 0xd
#define HWIO_MOD_CH3_ENC_CTL_0_TURBO_ENCODE_CONVOLUTIONAL_ENCODER_FVAL             0
#define HWIO_MOD_CH3_ENC_CTL_0_TURBO_ENCODE_TURBO_ENCODE_FVAL                    0x1
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CRC_LENGTH_BMSK                            0x1f00
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CRC_LENGTH_SHFT                               0x8
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_BMSK                               0xc0
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_SHFT                                0x6
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_1_2_FVAL                              0
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_1_3_FVAL                            0x1
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_CODE_RATE_1_4_FVAL                            0x2
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_BMSK                                0x3e
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_SHFT                                 0x1
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_19_2_KBPS_FVAL                       0x4
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_38_4_KBPS_FVAL                       0x5
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_76_8_KBPS_FVAL                       0x6
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_153_6_KBPS_FVAL                      0x7
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_307_2_KBPS_FVAL                      0x8
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_14_4_KBPS_FVAL                      0x13
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_28_8_KBPS_FVAL                      0x14
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_57_6_KBPS_FVAL                      0x15
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_115_2_KBPS_FVAL                     0x16
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_ENC_RATE_230_4_KBPS_FVAL                     0x17
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_EN_BMSK                                       0x1
#define HWIO_MOD_CH3_ENC_CTL_0_SCH_EN_SHFT                                         0

#define HWIO_MOD_CH3_ENC_CTL_1_ADDR                                       0x9000149c
#define HWIO_MOD_CH3_ENC_CTL_1_RMSK                                           0xffff
#define HWIO_MOD_CH3_ENC_CTL_1_SHFT                                                0
#define HWIO_MOD_CH3_ENC_CTL_1_OUT(v)                                     \
        out_dword(HWIO_MOD_CH3_ENC_CTL_1_ADDR,v)
#define HWIO_MOD_CH3_ENC_CTL_1_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_CH3_ENC_CTL_1_ADDR,m,v,HWIO_MOD_CH3_ENC_CTL_1_shadow)
#define HWIO_MOD_CH3_ENC_CTL_1_UNDEFINED_BITS15_14_BMSK                       0xc000
#define HWIO_MOD_CH3_ENC_CTL_1_UNDEFINED_BITS15_14_SHFT                          0xe
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_BMSK                                0x3000
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_SHFT                                   0xc
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_N_1_FVAL                                 0
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_N_2_FVAL                               0x1
#define HWIO_MOD_CH3_ENC_CTL_1_MULTIFRAME_N_4_FVAL                               0x2
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_BMSK                                 0xe00
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_SHFT                                   0x9
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_1_FVAL                                 0
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_2_FVAL                               0x1
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_4_FVAL                               0x2
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_8_FVAL                               0x3
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_16_FVAL                              0x4
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_32_FVAL                              0x5
#define HWIO_MOD_CH3_ENC_CTL_1_LOW_REPEAT_M_6_FVAL                               0x6
#define HWIO_MOD_CH3_ENC_CTL_1_UNUSED_BIT8_BMSK                                0x100
#define HWIO_MOD_CH3_ENC_CTL_1_UNUSED_BIT8_SHFT                                  0x8
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_BMSK                              0xe0
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_SHFT                               0x5
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_SCH_384_FVAL                         0
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_S_EA_CC_REQCH_768_FVAL             0x1
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_S_EA_CCCH_1536_FVAL                0x2
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_S_EA_CCCH_3072_FVAL                0x3
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_SCH_6144_FVAL                      0x4
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_INTLV_SIZE_SCH_12288_FVAL                     0x5
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_BMSK                                     0x1c
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_SHFT                                      0x2
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_DISABLED_FVAL                               0
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_SCH_FVAL                                  0x1
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_CCCH_FVAL                                 0x2
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_EACH_FVAL                                 0x3
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_SEL_REQCH_FVAL                                0x4
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_BMSK                               0x3
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_SHFT                                 0
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_5_MS_FVAL                            0
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_10_MS_FVAL                         0x1
#define HWIO_MOD_CH3_ENC_CTL_1_CH3_FRAME_SIZE_20_MS_FVAL                         0x2

#define HWIO_MOD_CH3_CRC_POLY_ADDR                                        0x900014a0
#define HWIO_MOD_CH3_CRC_POLY_RMSK                                            0xffff
#define HWIO_MOD_CH3_CRC_POLY_SHFT                                                 0
#define HWIO_MOD_CH3_CRC_POLY_OUT(v)                                      \
        out_dword(HWIO_MOD_CH3_CRC_POLY_ADDR,v)
#define HWIO_MOD_CH3_CRC_POLY_OUTM(m,v)                                   \
        out_dword_masked(HWIO_MOD_CH3_CRC_POLY_ADDR,m,v,HWIO_MOD_CH3_CRC_POLY_shadow)
#define HWIO_MOD_CH3_CRC_POLY_DATA_BMSK                                       0xffff
#define HWIO_MOD_CH3_CRC_POLY_DATA_SHFT                                            0
#define HWIO_MOD_CH3_CRC_POLY_DATA_16_BIT_FVAL                                0xc867
#define HWIO_MOD_CH3_CRC_POLY_DATA_12_BIT_FVAL                                0xf130
#define HWIO_MOD_CH3_CRC_POLY_DATA_10_BIT_FVAL                                0xf640
#define HWIO_MOD_CH3_CRC_POLY_DATA_8_BIT_FVAL                                 0x9b00
#define HWIO_MOD_CH3_CRC_POLY_DATA_6_BIT_FVAL                                 0x9c00

#define HWIO_MOD_CH3_PUNCT_PATN_1_ADDR                                    0x900014a4
#define HWIO_MOD_CH3_PUNCT_PATN_1_RMSK                                        0xffff
#define HWIO_MOD_CH3_PUNCT_PATN_1_SHFT                                             0
#define HWIO_MOD_CH3_PUNCT_PATN_1_OUT(v)                                  \
        out_dword(HWIO_MOD_CH3_PUNCT_PATN_1_ADDR,v)
#define HWIO_MOD_CH3_PUNCT_PATN_1_OUTM(m,v)                               \
        out_dword_masked(HWIO_MOD_CH3_PUNCT_PATN_1_ADDR,m,v,HWIO_MOD_CH3_PUNCT_PATN_1_shadow)
#define HWIO_MOD_CH3_PUNCT_PATN_1_UNDEFINED_BITS15_8_BMSK                     0xff00
#define HWIO_MOD_CH3_PUNCT_PATN_1_UNDEFINED_BITS15_8_SHFT                        0x8
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_BMSK                    0xff
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_SHFT                       0
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_NO_PUNCTURE_FVAL    0xffffff
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_1_5_FVAL            0xf00000
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_1_9_FVAL            0xff0000
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_8_24_FVAL           0xebbaea
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_4_12_C_FVAL         0xd9b000
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_4_12_T_FVAL         0xdda000
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_2_18_C_FVAL         0xefff80
#define HWIO_MOD_CH3_PUNCT_PATN_1_SCH_PUNCPATTERN_23_16_2_18_T_FVAL         0xfaffc0

#define HWIO_MOD_CH3_PUNCT_PATN_0_ADDR                                    0x900014a8
#define HWIO_MOD_CH3_PUNCT_PATN_0_RMSK                                        0xffff
#define HWIO_MOD_CH3_PUNCT_PATN_0_SHFT                                             0
#define HWIO_MOD_CH3_PUNCT_PATN_0_OUT(v)                                  \
        out_dword(HWIO_MOD_CH3_PUNCT_PATN_0_ADDR,v)
#define HWIO_MOD_CH3_PUNCT_PATN_0_OUTM(m,v)                               \
        out_dword_masked(HWIO_MOD_CH3_PUNCT_PATN_0_ADDR,m,v,HWIO_MOD_CH3_PUNCT_PATN_0_shadow)
#define HWIO_MOD_CH3_PUNCT_PATN_0_SCH_PUNCPATTERN_15_0_BMSK                   0xffff
#define HWIO_MOD_CH3_PUNCT_PATN_0_SCH_PUNCPATTERN_15_0_SHFT                        0

#define HWIO_MOD_SCH_LTU_CTL_ADDR                                         0x900014ac
#define HWIO_MOD_SCH_LTU_CTL_RMSK                                              0xfff
#define HWIO_MOD_SCH_LTU_CTL_SHFT                                                  0
#define HWIO_MOD_SCH_LTU_CTL_OUT(v)                                       \
        out_dword(HWIO_MOD_SCH_LTU_CTL_ADDR,v)
#define HWIO_MOD_SCH_LTU_CTL_OUTM(m,v)                                    \
        out_dword_masked(HWIO_MOD_SCH_LTU_CTL_ADDR,m,v,HWIO_MOD_SCH_LTU_CTL_shadow)
#define HWIO_MOD_SCH_LTU_CTL_SCH_LTU_SIZE_BMSK                                 0xfff
#define HWIO_MOD_SCH_LTU_CTL_SCH_LTU_SIZE_SHFT                                     0

#define HWIO_MOD_MISC_CTL_ADDR                                            0x900014b0
#define HWIO_MOD_MISC_CTL_RMSK                                                0xffff
#define HWIO_MOD_MISC_CTL_SHFT                                                     0
#define HWIO_MOD_MISC_CTL_OUT(v)                                          \
        out_dword(HWIO_MOD_MISC_CTL_ADDR,v)
#define HWIO_MOD_MISC_CTL_OUTM(m,v)                                       \
        out_dword_masked(HWIO_MOD_MISC_CTL_ADDR,m,v,HWIO_MOD_MISC_CTL_shadow)
#define HWIO_MOD_MISC_CTL_IS95A_MODE_BMSK                                     0x8000
#define HWIO_MOD_MISC_CTL_IS95A_MODE_SHFT                                        0xf
#define HWIO_MOD_MISC_CTL_TRAFFIC_BMSK                                        0x4000
#define HWIO_MOD_MISC_CTL_TRAFFIC_SHFT                                           0xe
#define HWIO_MOD_MISC_CTL_RESERVED_BITS13_BMSK                                0x2000
#define HWIO_MOD_MISC_CTL_RESERVED_BITS13_SHFT                                   0xd
#define HWIO_MOD_MISC_CTL_RETRANS_DIS_BMSK                                    0x1000
#define HWIO_MOD_MISC_CTL_RETRANS_DIS_SHFT                                       0xc
#define HWIO_MOD_MISC_CTL_FCH_EIGHTH_GATE_EN_BMSK                              0x800
#define HWIO_MOD_MISC_CTL_FCH_EIGHTH_GATE_EN_SHFT                                0xb
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_BMSK                                0x600
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_SHFT                                  0x9
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_1_FVAL                                  0
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_1_2_FVAL                              0x1
#define HWIO_MOD_MISC_CTL_PICH_GATING_RATE_1_4_FVAL                              0x2
#define HWIO_MOD_MISC_CTL_CDMA2000_PICH_EN_BMSK                                0x100
#define HWIO_MOD_MISC_CTL_CDMA2000_PICH_EN_SHFT                                  0x8
#define HWIO_MOD_MISC_CTL_UNUSED_BIT7_BMSK                                      0x80
#define HWIO_MOD_MISC_CTL_UNUSED_BIT7_SHFT                                       0x7
#define HWIO_MOD_MISC_CTL_RESERVED_BITS6_BMSK                                   0x40
#define HWIO_MOD_MISC_CTL_RESERVED_BITS6_SHFT                                    0x6
#define HWIO_MOD_MISC_CTL_IS95A_ACCESS_CH_BMSK                                  0x20
#define HWIO_MOD_MISC_CTL_IS95A_ACCESS_CH_SHFT                                   0x5
#define HWIO_MOD_MISC_CTL_UNUSED_BITS4_2_BMSK                                   0x1c
#define HWIO_MOD_MISC_CTL_UNUSED_BITS4_2_SHFT                                    0x2
#define HWIO_MOD_MISC_CTL_PA_CTL_BMSK                                            0x3
#define HWIO_MOD_MISC_CTL_PA_CTL_SHFT                                              0
#define HWIO_MOD_MISC_CTL_PA_CTL_NORMAL_FUNCTION_FVAL                            0x1
#define HWIO_MOD_MISC_CTL_PA_CTL_LOW_FVAL                                          0

#define HWIO_MOD_ROTATOR_MAP_ADDR                                         0x900014b4
#define HWIO_MOD_ROTATOR_MAP_RMSK                                               0xff
#define HWIO_MOD_ROTATOR_MAP_SHFT                                                  0
#define HWIO_MOD_ROTATOR_MAP_OUT(v)                                       \
        out_dword(HWIO_MOD_ROTATOR_MAP_ADDR,v)
#define HWIO_MOD_ROTATOR_MAP_OUTM(m,v)                                    \
        out_dword_masked(HWIO_MOD_ROTATOR_MAP_ADDR,m,v,HWIO_MOD_ROTATOR_MAP_shadow)
#define HWIO_MOD_ROTATOR_MAP_STATE11_MAP_BMSK                                   0xc0
#define HWIO_MOD_ROTATOR_MAP_STATE11_MAP_SHFT                                    0x6
#define HWIO_MOD_ROTATOR_MAP_STATE11_MAP_ANGLE_0_FVAL                              0
#define HWIO_MOD_ROTATOR_MAP_STATE11_MAP_ANGLE_90_FVAL                           0x1
#define HWIO_MOD_ROTATOR_MAP_STATE11_MAP_ANGLE_180_FVAL                          0x2
#define HWIO_MOD_ROTATOR_MAP_STATE11_MAP_ANGLE_270_FVAL                          0x3
#define HWIO_MOD_ROTATOR_MAP_STATE10_MAP_BMSK                                   0x30
#define HWIO_MOD_ROTATOR_MAP_STATE10_MAP_SHFT                                    0x4
#define HWIO_MOD_ROTATOR_MAP_STATE01_MAP_BMSK                                    0xc
#define HWIO_MOD_ROTATOR_MAP_STATE01_MAP_SHFT                                    0x2
#define HWIO_MOD_ROTATOR_MAP_STATE00_MAP_BMSK                                    0x3
#define HWIO_MOD_ROTATOR_MAP_STATE00_MAP_SHFT                                      0

#define HWIO_MOD_WSYM_STATE_ADDR                                          0x900014b8
#define HWIO_MOD_WSYM_STATE_RMSK                                                0xff
#define HWIO_MOD_WSYM_STATE_SHFT                                                   0
#define HWIO_MOD_WSYM_STATE_OUT(v)                                        \
        out_dword(HWIO_MOD_WSYM_STATE_ADDR,v)
#define HWIO_MOD_WSYM_STATE_OUTM(m,v)                                     \
        out_dword_masked(HWIO_MOD_WSYM_STATE_ADDR,m,v,HWIO_MOD_WSYM_STATE_shadow)
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_WCHIP_BMSK                                 0xfc
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_WCHIP_SHFT                                  0x2
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_PN_BMSK                                     0x3
#define HWIO_MOD_WSYM_STATE_WSYM_CLK_PN_SHFT                                       0

#define HWIO_TX_VERY_EARLY_FRAME_CTL_ADDR                                 0x900014bc
#define HWIO_TX_VERY_EARLY_FRAME_CTL_RMSK                                     0x1fff
#define HWIO_TX_VERY_EARLY_FRAME_CTL_SHFT                                          0
#define HWIO_TX_VERY_EARLY_FRAME_CTL_OUT(v)                               \
        out_dword(HWIO_TX_VERY_EARLY_FRAME_CTL_ADDR,v)
#define HWIO_TX_VERY_EARLY_FRAME_CTL_OUTM(m,v)                            \
        out_dword_masked(HWIO_TX_VERY_EARLY_FRAME_CTL_ADDR,m,v,HWIO_TX_VERY_EARLY_FRAME_CTL_shadow)
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_ADV_BMSK                0x1ffc
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_ADV_SHFT                   0x2
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_BMSK                   0x3
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_SHFT                     0
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_DISABLES_FVAL          0x3
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_EVERY_1_25_MS_FVAL        0x3
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_EVERY_5_MS_FVAL        0x2
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_EVERY_10_MS_FVAL        0x1
#define HWIO_TX_VERY_EARLY_FRAME_CTL_VERY_EARLY_FRAME_PER_EVERY_20_MS_FVAL          0

#define HWIO_TX_2_EARLY_PCG_CTL_ADDR                                      0x900014c0
#define HWIO_TX_2_EARLY_PCG_CTL_RMSK                                          0x1fff
#define HWIO_TX_2_EARLY_PCG_CTL_SHFT                                               0
#define HWIO_TX_2_EARLY_PCG_CTL_OUT(v)                                    \
        out_dword(HWIO_TX_2_EARLY_PCG_CTL_ADDR,v)
#define HWIO_TX_2_EARLY_PCG_CTL_OUTM(m,v)                                 \
        out_dword_masked(HWIO_TX_2_EARLY_PCG_CTL_ADDR,m,v,HWIO_TX_2_EARLY_PCG_CTL_shadow)
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_ADV_BMSK                       0x1ffc
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_ADV_SHFT                          0x2
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_PER_BMSK                          0x3
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_PER_SHFT                            0
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_PER_SLOT_FVAL                     0x3
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_PER_5_MS_FVAL                     0x2
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_PER_10_MS_FVAL                    0x1
#define HWIO_TX_2_EARLY_PCG_CTL_EARLY_2_PCG_EN_PER_20_MS_FVAL                      0

#define HWIO_MOD_PICH_PCBIT_DATA_ADDR                                     0x900014c4
#define HWIO_MOD_PICH_PCBIT_DATA_RMSK                                         0xffff
#define HWIO_MOD_PICH_PCBIT_DATA_SHFT                                              0
#define HWIO_MOD_PICH_PCBIT_DATA_OUT(v)                                   \
        out_dword(HWIO_MOD_PICH_PCBIT_DATA_ADDR,v)
#define HWIO_MOD_PICH_PCBIT_DATA_OUTM(m,v)                                \
        out_dword_masked(HWIO_MOD_PICH_PCBIT_DATA_ADDR,m,v,HWIO_MOD_PICH_PCBIT_DATA_shadow)
#define HWIO_MOD_PICH_PCBIT_DATA_DATA_BMSK                                    0xffff
#define HWIO_MOD_PICH_PCBIT_DATA_DATA_SHFT                                         0

#define HWIO_MOD_PICH_PCBIT_MASK_ADDR                                     0x900014c8
#define HWIO_MOD_PICH_PCBIT_MASK_RMSK                                         0xffff
#define HWIO_MOD_PICH_PCBIT_MASK_SHFT                                              0
#define HWIO_MOD_PICH_PCBIT_MASK_OUT(v)                                   \
        out_dword(HWIO_MOD_PICH_PCBIT_MASK_ADDR,v)
#define HWIO_MOD_PICH_PCBIT_MASK_OUTM(m,v)                                \
        out_dword_masked(HWIO_MOD_PICH_PCBIT_MASK_ADDR,m,v,HWIO_MOD_PICH_PCBIT_MASK_shadow)
#define HWIO_MOD_PICH_PCBIT_MASK_DATA_BMSK                                    0xffff
#define HWIO_MOD_PICH_PCBIT_MASK_DATA_SHFT                                         0

#define HWIO_MOD_STATUS_ADDR                                              0x900014cc
#define HWIO_MOD_STATUS_RMSK                                                    0x7f
#define HWIO_MOD_STATUS_SHFT                                                       0
#define HWIO_MOD_STATUS_IN                                                \
        in_dword_masked(HWIO_MOD_STATUS_ADDR, HWIO_MOD_STATUS_RMSK)
#define HWIO_MOD_STATUS_INM(m)                                            \
        in_dword_masked(HWIO_MOD_STATUS_ADDR, m)
#define HWIO_MOD_STATUS_CH1_CH2_ENC_POS_ERR_BMSK                                0x40
#define HWIO_MOD_STATUS_CH1_CH2_ENC_POS_ERR_SHFT                                 0x6
#define HWIO_MOD_STATUS_CH1_ENC_BMSK                                            0x20
#define HWIO_MOD_STATUS_CH1_ENC_SHFT                                             0x5
#define HWIO_MOD_STATUS_CH1_ENC_WR_ERROR_BMSK                                   0x10
#define HWIO_MOD_STATUS_CH1_ENC_WR_ERROR_SHFT                                    0x4
#define HWIO_MOD_STATUS_CH3_ENC_BMSK                                             0x8
#define HWIO_MOD_STATUS_CH3_ENC_SHFT                                             0x3
#define HWIO_MOD_STATUS_CH3_ENC_WR_ERROR_BMSK                                    0x4
#define HWIO_MOD_STATUS_CH3_ENC_WR_ERROR_SHFT                                    0x2
#define HWIO_MOD_STATUS_CH2_ENC_BMSK                                             0x2
#define HWIO_MOD_STATUS_CH2_ENC_SHFT                                             0x1
#define HWIO_MOD_STATUS_CH2_ENC_WR_ERROR_BMSK                                    0x1
#define HWIO_MOD_STATUS_CH2_ENC_WR_ERROR_SHFT                                      0

#define HWIO_MASK_DATA_ADDR                                               0x900014d0
#define HWIO_MASK_DATA_RMSK                                                      0x1
#define HWIO_MASK_DATA_SHFT                                                        0
#define HWIO_MASK_DATA_IN                                                 \
        in_dword_masked(HWIO_MASK_DATA_ADDR, HWIO_MASK_DATA_RMSK)
#define HWIO_MASK_DATA_INM(m)                                             \
        in_dword_masked(HWIO_MASK_DATA_ADDR, m)
#define HWIO_MASK_DATA_DATA_BMSK                                                 0x1
#define HWIO_MASK_DATA_DATA_SHFT                                                   0

#define HWIO_PA_PUNCT_FRAME_DIS_ADDR                                      0x900014d4
#define HWIO_PA_PUNCT_FRAME_DIS_RMSK                                            0xff
#define HWIO_PA_PUNCT_FRAME_DIS_SHFT                                               0
#define HWIO_PA_PUNCT_FRAME_DIS_IN                                        \
        in_dword_masked(HWIO_PA_PUNCT_FRAME_DIS_ADDR, HWIO_PA_PUNCT_FRAME_DIS_RMSK)
#define HWIO_PA_PUNCT_FRAME_DIS_INM(m)                                    \
        in_dword_masked(HWIO_PA_PUNCT_FRAME_DIS_ADDR, m)
#define HWIO_PA_PUNCT_FRAME_DIS_OUT(v)                                    \
        out_dword(HWIO_PA_PUNCT_FRAME_DIS_ADDR,v)
#define HWIO_PA_PUNCT_FRAME_DIS_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PA_PUNCT_FRAME_DIS_ADDR,m,v,HWIO_PA_PUNCT_FRAME_DIS_IN); \
		HWIO_INTFREE()
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_BMSK                       0xe0
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_SHFT                        0x5
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_DISABLE_IMMEDIATELY_FVAL        0x4
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_DISABLE_1_25MS_FB_FVAL        0x3
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_DISABLE_5MS_FB_FVAL         0x2
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_DISABLE_10MS_FB_FVAL        0x1
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_ALIGN_DISABLE_20MS_FB_FVAL          0
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_DIS_BMSK                         0x10
#define HWIO_PA_PUNCT_FRAME_DIS_TX_PUNCT_FRAME_DIS_SHFT                          0x4
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_BMSK                        0xe
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_SHFT                        0x1
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_DISABLE_IMMEDIATELY_FVAL        0x4
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_DISABLE_1_25MS_FB_FVAL        0x3
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_DISABLE_5MS_FB_FVAL         0x2
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_DISABLE_10MS_FB_FVAL        0x1
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_ALIGN_DISABLE_20MS_FB_FVAL          0
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_DIS_BMSK                          0x1
#define HWIO_PA_PUNCT_FRAME_DIS_PA_PUNCT_FRAME_DIS_SHFT                            0

#define HWIO_PA_WARMUP_ADDR                                               0x900014d8
#define HWIO_PA_WARMUP_RMSK                                                     0xff
#define HWIO_PA_WARMUP_SHFT                                                        0
#define HWIO_PA_WARMUP_OUT(v)                                             \
        out_dword(HWIO_PA_WARMUP_ADDR,v)
#define HWIO_PA_WARMUP_OUTM(m,v)                                          \
        out_dword_masked(HWIO_PA_WARMUP_ADDR,m,v,HWIO_PA_WARMUP_shadow)
#define HWIO_PA_WARMUP_DATA_BMSK                                                0xff
#define HWIO_PA_WARMUP_DATA_SHFT                                                   0

#define HWIO_TX_WARMUP_ADDR                                               0x900014dc
#define HWIO_TX_WARMUP_RMSK                                                     0xff
#define HWIO_TX_WARMUP_SHFT                                                        0
#define HWIO_TX_WARMUP_OUT(v)                                             \
        out_dword(HWIO_TX_WARMUP_ADDR,v)
#define HWIO_TX_WARMUP_OUTM(m,v)                                          \
        out_dword_masked(HWIO_TX_WARMUP_ADDR,m,v,HWIO_TX_WARMUP_shadow)
#define HWIO_TX_WARMUP_DATA_BMSK                                                0xff
#define HWIO_TX_WARMUP_DATA_SHFT                                                   0

// Sub-Section 17.1.6.1.2: 1X modulator test related software registers
#define HWIO_MOD_TEST_CTL_ADDR                                            0x900014f0
#define HWIO_MOD_TEST_CTL_RMSK                                                0x33ff
#define HWIO_MOD_TEST_CTL_SHFT                                                     0
#define HWIO_MOD_TEST_CTL_OUT(v)                                          \
        out_dword(HWIO_MOD_TEST_CTL_ADDR,v)
#define HWIO_MOD_TEST_CTL_OUTM(m,v)                                       \
        out_dword_masked(HWIO_MOD_TEST_CTL_ADDR,m,v,HWIO_MOD_TEST_CTL_shadow)
#define HWIO_MOD_TEST_CTL_PCH_GATE_5MS_LAT_BMSK                               0x2000
#define HWIO_MOD_TEST_CTL_PCH_GATE_5MS_LAT_SHFT                                  0xd
#define HWIO_MOD_TEST_CTL_UNUSED_BITS12_10_BMSK                               0x1000
#define HWIO_MOD_TEST_CTL_UNUSED_BITS12_10_SHFT                                  0xc
#define HWIO_MOD_TEST_CTL_PA_STATE_TEST_DATA_BMSK                              0x300
#define HWIO_MOD_TEST_CTL_PA_STATE_TEST_DATA_SHFT                                0x8
#define HWIO_MOD_TEST_CTL_PA_STATE_TEST_EN_BMSK                                 0x80
#define HWIO_MOD_TEST_CTL_PA_STATE_TEST_EN_SHFT                                  0x7
#define HWIO_MOD_TEST_CTL_TX_SPECTRAL_INVERSION_BMSK                            0x40
#define HWIO_MOD_TEST_CTL_TX_SPECTRAL_INVERSION_SHFT                             0x6
#define HWIO_MOD_TEST_CTL_UNUSED_BIT5_BMSK                                      0x20
#define HWIO_MOD_TEST_CTL_UNUSED_BIT5_SHFT                                       0x5
#define HWIO_MOD_TEST_CTL_TX_DATA_CTL_BMSK                                      0x10
#define HWIO_MOD_TEST_CTL_TX_DATA_CTL_SHFT                                       0x4
#define HWIO_MOD_TEST_CTL_MASK_CTL_BMSK                                          0xc
#define HWIO_MOD_TEST_CTL_MASK_CTL_SHFT                                          0x2
#define HWIO_MOD_TEST_CTL_SET_IQ_HIGH_BMSK                                       0x2
#define HWIO_MOD_TEST_CTL_SET_IQ_HIGH_SHFT                                       0x1
#define HWIO_MOD_TEST_CTL_UNUSED_BIT0_BMSK                                       0x1
#define HWIO_MOD_TEST_CTL_UNUSED_BIT0_SHFT                                         0

#define HWIO_TX_I_CLK_ADDR                                                0x900014f4
#define HWIO_TX_I_CLK_RMSK                                                       0x1
#define HWIO_TX_I_CLK_SHFT                                                         0
#define HWIO_TX_I_CLK_OUT(v)                                              \
        out_dword(HWIO_TX_I_CLK_ADDR,v)
#define HWIO_TX_I_CLK_OUTM(m,v)                                           \
        out_dword_masked(HWIO_TX_I_CLK_ADDR,m,v,HWIO_TX_I_CLK_shadow)
#define HWIO_TX_I_CLK_DATA_BMSK                                                  0x1
#define HWIO_TX_I_CLK_DATA_SHFT                                                    0

#define HWIO_MOD_CLK_CTL_ADDR                                             0x900014f8
#define HWIO_MOD_CLK_CTL_RMSK                                                  0x1ff
#define HWIO_MOD_CLK_CTL_SHFT                                                      0
#define HWIO_MOD_CLK_CTL_OUT(v)                                           \
        out_dword(HWIO_MOD_CLK_CTL_ADDR,v)
#define HWIO_MOD_CLK_CTL_OUTM(m,v)                                        \
        out_dword_masked(HWIO_MOD_CLK_CTL_ADDR,m,v,HWIO_MOD_CLK_CTL_shadow)
#define HWIO_MOD_CLK_CTL_TX_CLK_INVERT_BMSK                                    0x100
#define HWIO_MOD_CLK_CTL_TX_CLK_INVERT_SHFT                                      0x8
#define HWIO_MOD_CLK_CTL_TX_CLKS_DISABLE_BMSK                                   0x80
#define HWIO_MOD_CLK_CTL_TX_CLKS_DISABLE_SHFT                                    0x7
#define HWIO_MOD_CLK_CTL_UNDEFINED_BITS6_0_BMSK                                 0x7f
#define HWIO_MOD_CLK_CTL_UNDEFINED_BITS6_0_SHFT                                    0

#define HWIO_TX_DATA_TEST_ADDR                                            0x900014fc
#define HWIO_TX_DATA_TEST_RMSK                                                 0xfff
#define HWIO_TX_DATA_TEST_SHFT                                                     0
#define HWIO_TX_DATA_TEST_OUT(v)                                          \
        out_dword(HWIO_TX_DATA_TEST_ADDR,v)
#define HWIO_TX_DATA_TEST_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TX_DATA_TEST_ADDR,m,v,HWIO_TX_DATA_TEST_shadow)
#define HWIO_TX_DATA_TEST_TST_I_DAC_DATA_BMSK                                  0xf00
#define HWIO_TX_DATA_TEST_TST_I_DAC_DATA_SHFT                                    0x8
#define HWIO_TX_DATA_TEST_TST_IQ_DATA_BMSK                                      0xff
#define HWIO_TX_DATA_TEST_TST_IQ_DATA_SHFT                                         0

#define HWIO_TX_Q_DATA_TEST_ADDR                                          0x90001500
#define HWIO_TX_Q_DATA_TEST_RMSK                                              0xffff
#define HWIO_TX_Q_DATA_TEST_SHFT                                                   0
#define HWIO_TX_Q_DATA_TEST_OUT(v)                                        \
        out_dword(HWIO_TX_Q_DATA_TEST_ADDR,v)
#define HWIO_TX_Q_DATA_TEST_OUTM(m,v)                                     \
        out_dword_masked(HWIO_TX_Q_DATA_TEST_ADDR,m,v,HWIO_TX_Q_DATA_TEST_shadow)
#define HWIO_TX_Q_DATA_TEST_UNDEFINED_BITS15_10_BMSK                          0xf000
#define HWIO_TX_Q_DATA_TEST_UNDEFINED_BITS15_10_SHFT                             0xc
#define HWIO_TX_Q_DATA_TEST_TST_Q_DAC_DATA_BMSK                                0xfff
#define HWIO_TX_Q_DATA_TEST_TST_Q_DAC_DATA_SHFT                                    0

#define HWIO_MOD_TEST_POINT_SEL_ADDR                                      0x90001504
#define HWIO_MOD_TEST_POINT_SEL_RMSK                                             0x1
#define HWIO_MOD_TEST_POINT_SEL_SHFT                                               0
#define HWIO_MOD_TEST_POINT_SEL_OUT(v)                                    \
        out_dword(HWIO_MOD_TEST_POINT_SEL_ADDR,v)
#define HWIO_MOD_TEST_POINT_SEL_OUTM(m,v)                                 \
        out_dword_masked(HWIO_MOD_TEST_POINT_SEL_ADDR,m,v,HWIO_MOD_TEST_POINT_SEL_shadow)
#define HWIO_MOD_TEST_POINT_SEL_DATA_BMSK                                        0x1
#define HWIO_MOD_TEST_POINT_SEL_DATA_SHFT                                          0
#define HWIO_MOD_TEST_POINT_SEL_DATA_DISABLE_FVAL                                  0
#define HWIO_MOD_TEST_POINT_SEL_DATA_ENABLE_FVAL                                 0x1

#define HWIO_MOD_TEST_POINT_DIN_ADDR                                      0x90001508
#define HWIO_MOD_TEST_POINT_DIN_RMSK                                             0x1
#define HWIO_MOD_TEST_POINT_DIN_SHFT                                               0
#define HWIO_MOD_TEST_POINT_DIN_OUT(v)                                    \
        out_dword(HWIO_MOD_TEST_POINT_DIN_ADDR,v)
#define HWIO_MOD_TEST_POINT_DIN_OUTM(m,v)                                 \
        out_dword_masked(HWIO_MOD_TEST_POINT_DIN_ADDR,m,v,HWIO_MOD_TEST_POINT_DIN_shadow)
#define HWIO_MOD_TEST_POINT_DIN_SYNC_80M_BMSK                                    0x1
#define HWIO_MOD_TEST_POINT_DIN_SYNC_80M_SHFT                                      0

// Sub-Section 17.1.6.1.3: Modulator test MISR related software registers
#define HWIO_MOD_TEST_MISR_RESET_ADDR                                     0x9000150c
#define HWIO_MOD_TEST_MISR_RESET_RMSK                                            0x1
#define HWIO_MOD_TEST_MISR_RESET_SHFT                                              0
#define HWIO_MOD_TEST_MISR_RESET_OUT(v)                                   \
        out_dword(HWIO_MOD_TEST_MISR_RESET_ADDR,v)
#define HWIO_MOD_TEST_MISR_RESET_OUTM(m,v)                                \
        out_dword_masked(HWIO_MOD_TEST_MISR_RESET_ADDR,m,v,HWIO_MOD_TEST_MISR_RESET_shadow)
#define HWIO_MOD_TEST_MISR_RESET_MISR_RESET_BMSK                                 0x1
#define HWIO_MOD_TEST_MISR_RESET_MISR_RESET_SHFT                                   0

#define HWIO_MOD_TEST_MODE_ADDR                                           0x90001510
#define HWIO_MOD_TEST_MODE_RMSK                                                 0x1f
#define HWIO_MOD_TEST_MODE_SHFT                                                    0
#define HWIO_MOD_TEST_MODE_IN                                             \
        in_dword_masked(HWIO_MOD_TEST_MODE_ADDR, HWIO_MOD_TEST_MODE_RMSK)
#define HWIO_MOD_TEST_MODE_INM(m)                                         \
        in_dword_masked(HWIO_MOD_TEST_MODE_ADDR, m)
#define HWIO_MOD_TEST_MODE_OUT(v)                                         \
        out_dword(HWIO_MOD_TEST_MODE_ADDR,v)
#define HWIO_MOD_TEST_MODE_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TEST_MODE_ADDR,m,v,HWIO_MOD_TEST_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TEST_MODE_TEST_STB_EN_BMSK                                     0x10
#define HWIO_MOD_TEST_MODE_TEST_STB_EN_SHFT                                      0x4
#define HWIO_MOD_TEST_MODE_TEST_STB_EN_O_S_FVAL                                    0
#define HWIO_MOD_TEST_MODE_TEST_STB_EN_TEST_STROBES_FVAL                         0x1
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_BMSK                                      0xf
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_SHFT                                        0
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_O_S_FVAL                                    0
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_DAC_IQ_FVAL                               0x1
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_DAC_I_FVAL                                0x2
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_DAC_Q_FVAL                                0x3
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_DAC_BBA_FVAL                              0x4
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_FIR_OUT_FVAL                              0x5
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_FRONT_I_FVAL                              0x6
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_FRONT_Q_FVAL                              0x7
#define HWIO_MOD_TEST_MODE_MISR_IN_SEL_FRONT_SYM_FVAL                            0x8

#define HWIO_MOD_TEST_EXPORT_MISR_ADDR                                    0x90001514
#define HWIO_MOD_TEST_EXPORT_MISR_RMSK                                           0x1
#define HWIO_MOD_TEST_EXPORT_MISR_SHFT                                             0
#define HWIO_MOD_TEST_EXPORT_MISR_IN                                      \
        in_dword_masked(HWIO_MOD_TEST_EXPORT_MISR_ADDR, HWIO_MOD_TEST_EXPORT_MISR_RMSK)
#define HWIO_MOD_TEST_EXPORT_MISR_INM(m)                                  \
        in_dword_masked(HWIO_MOD_TEST_EXPORT_MISR_ADDR, m)
#define HWIO_MOD_TEST_EXPORT_MISR_OUT(v)                                  \
        out_dword(HWIO_MOD_TEST_EXPORT_MISR_ADDR,v)
#define HWIO_MOD_TEST_EXPORT_MISR_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TEST_EXPORT_MISR_ADDR,m,v,HWIO_MOD_TEST_EXPORT_MISR_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TEST_EXPORT_MISR_EXPORT_MISR_BMSK                               0x1
#define HWIO_MOD_TEST_EXPORT_MISR_EXPORT_MISR_SHFT                                 0
#define HWIO_MOD_TEST_EXPORT_MISR_EXPORT_MISR_BYPASS_MISR_FVAL                     0
#define HWIO_MOD_TEST_EXPORT_MISR_EXPORT_MISR_MISR_VALUE_FVAL                    0x1

#define HWIO_MOD_TEST_MISR_EN_ADDR                                        0x90001518
#define HWIO_MOD_TEST_MISR_EN_RMSK                                               0x1
#define HWIO_MOD_TEST_MISR_EN_SHFT                                                 0
#define HWIO_MOD_TEST_MISR_EN_OUT(v)                                      \
        out_dword(HWIO_MOD_TEST_MISR_EN_ADDR,v)
#define HWIO_MOD_TEST_MISR_EN_OUTM(m,v)                                   \
        out_dword_masked(HWIO_MOD_TEST_MISR_EN_ADDR,m,v,HWIO_MOD_TEST_MISR_EN_shadow)
#define HWIO_MOD_TEST_MISR_EN_MISR_EN_BMSK                                       0x1
#define HWIO_MOD_TEST_MISR_EN_MISR_EN_SHFT                                         0
#define HWIO_MOD_TEST_MISR_EN_MISR_EN_DIS_FVAL                                     0
#define HWIO_MOD_TEST_MISR_EN_MISR_EN_EN_FVAL                                    0x1

#define HWIO_MOD_TEST_MISR_CTL_ADDR                                       0x9000151c
#define HWIO_MOD_TEST_MISR_CTL_RMSK                                              0x3
#define HWIO_MOD_TEST_MISR_CTL_SHFT                                                0
#define HWIO_MOD_TEST_MISR_CTL_OUT(v)                                     \
        out_dword(HWIO_MOD_TEST_MISR_CTL_ADDR,v)
#define HWIO_MOD_TEST_MISR_CTL_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_TEST_MISR_CTL_ADDR,m,v,HWIO_MOD_TEST_MISR_CTL_shadow)
#define HWIO_MOD_TEST_MISR_CTL_TST_10M_OFF_SEL_BMSK                              0x2
#define HWIO_MOD_TEST_MISR_CTL_TST_10M_OFF_SEL_SHFT                              0x1
#define HWIO_MOD_TEST_MISR_CTL_TST_10M_OFF_SEL_OFFSET_10M_FVAL                     0
#define HWIO_MOD_TEST_MISR_CTL_TST_10M_OFF_SEL_0_OFFSET_10M_FVAL                 0x1
#define HWIO_MOD_TEST_MISR_CTL_TST_INT_SEL_BMSK                                  0x1
#define HWIO_MOD_TEST_MISR_CTL_TST_INT_SEL_SHFT                                    0
#define HWIO_MOD_TEST_MISR_CTL_TST_INT_SEL_MOD_INT_OUT_FVAL                        0
#define HWIO_MOD_TEST_MISR_CTL_TST_INT_SEL_MOD_INTERNAL_FVAL                     0x1

#define HWIO_MOD_TEST_MISR_DLY_ADDR                                       0x90001520
#define HWIO_MOD_TEST_MISR_DLY_RMSK                                             0x3f
#define HWIO_MOD_TEST_MISR_DLY_SHFT                                                0
#define HWIO_MOD_TEST_MISR_DLY_OUT(v)                                     \
        out_dword(HWIO_MOD_TEST_MISR_DLY_ADDR,v)
#define HWIO_MOD_TEST_MISR_DLY_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_TEST_MISR_DLY_ADDR,m,v,HWIO_MOD_TEST_MISR_DLY_shadow)
#define HWIO_MOD_TEST_MISR_DLY_MISR_DLY_BMSK                                    0x3f
#define HWIO_MOD_TEST_MISR_DLY_MISR_DLY_SHFT                                       0

#define HWIO_MOD_TEST_CURR_MISR_VAL_ADDR                                  0x90001524
#define HWIO_MOD_TEST_CURR_MISR_VAL_RMSK                                     0xfffff
#define HWIO_MOD_TEST_CURR_MISR_VAL_SHFT                                           0
#define HWIO_MOD_TEST_CURR_MISR_VAL_IN                                    \
        in_dword_masked(HWIO_MOD_TEST_CURR_MISR_VAL_ADDR, HWIO_MOD_TEST_CURR_MISR_VAL_RMSK)
#define HWIO_MOD_TEST_CURR_MISR_VAL_INM(m)                                \
        in_dword_masked(HWIO_MOD_TEST_CURR_MISR_VAL_ADDR, m)
#define HWIO_MOD_TEST_CURR_MISR_VAL_DATA_BMSK                                0xfffff
#define HWIO_MOD_TEST_CURR_MISR_VAL_DATA_SHFT                                      0

// Sub-Section 17.1.6.2: 1x EVDV specific registers
#define HWIO_MOD_PDCH_TIMING_CTL_ADDR                                     0x90001550
#define HWIO_MOD_PDCH_TIMING_CTL_RMSK                                         0x3fff
#define HWIO_MOD_PDCH_TIMING_CTL_SHFT                                              0
#define HWIO_MOD_PDCH_TIMING_CTL_IN                                       \
        in_dword_masked(HWIO_MOD_PDCH_TIMING_CTL_ADDR, HWIO_MOD_PDCH_TIMING_CTL_RMSK)
#define HWIO_MOD_PDCH_TIMING_CTL_INM(m)                                   \
        in_dword_masked(HWIO_MOD_PDCH_TIMING_CTL_ADDR, m)
#define HWIO_MOD_PDCH_TIMING_CTL_OUT(v)                                   \
        out_dword(HWIO_MOD_PDCH_TIMING_CTL_ADDR,v)
#define HWIO_MOD_PDCH_TIMING_CTL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_PDCH_TIMING_CTL_ADDR,m,v,HWIO_MOD_PDCH_TIMING_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_BMSK                                 0x3800
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_SHFT                                    0xb
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_1ST_PCG_FVAL                              0
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_2ND_PCG_FVAL                            0x1
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_3RD_PCG_FVAL                            0x2
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_4TH_PCG_FVAL                            0x3
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_5TH_PCG_FVAL                            0x4
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_6TH_PCG_FVAL                            0x5
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_7TH_PCG_FVAL                            0x6
#define HWIO_MOD_PDCH_TIMING_CTL_PCG_POS_8TH_PCG_FVAL                            0x7
#define HWIO_MOD_PDCH_TIMING_CTL_CHIP_POS_BMSK                                 0x7ff
#define HWIO_MOD_PDCH_TIMING_CTL_CHIP_POS_SHFT                                     0

#define HWIO_MOD_PDCH_CTL_ADDR                                            0x90001554
#define HWIO_MOD_PDCH_CTL_RMSK                                                  0x7f
#define HWIO_MOD_PDCH_CTL_SHFT                                                     0
#define HWIO_MOD_PDCH_CTL_IN                                              \
        in_dword_masked(HWIO_MOD_PDCH_CTL_ADDR, HWIO_MOD_PDCH_CTL_RMSK)
#define HWIO_MOD_PDCH_CTL_INM(m)                                          \
        in_dword_masked(HWIO_MOD_PDCH_CTL_ADDR, m)
#define HWIO_MOD_PDCH_CTL_OUT(v)                                          \
        out_dword(HWIO_MOD_PDCH_CTL_ADDR,v)
#define HWIO_MOD_PDCH_CTL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_PDCH_CTL_ADDR,m,v,HWIO_MOD_PDCH_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_BMSK                                         0x78
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_SHFT                                          0x3
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_NONE_PACKET_FVAL                                0
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_192_BITS_PACKET_FVAL                          0x1
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_408_BITS_PACKET_FVAL                          0x2
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_792_BITS_PACKET_FVAL                          0x3
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_1560_BITS_PACKET_FVAL                         0x4
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_3096_BITS_PACKET_FVAL                         0x5
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_4632_BITS_PACKET_FVAL                         0x6
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_6168_BITS_PACKET_FVAL                         0x7
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_9240_BITS_PACKET_FVAL                         0x8
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_12312_BITS_PACKET_FVAL                        0x9
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_15384_BITS_PACKET_FVAL                        0xa
#define HWIO_MOD_PDCH_CTL_PKG_SIZE_18456_BITS_PACKET_FVAL                        0xb
#define HWIO_MOD_PDCH_CTL_SUBPKG_ID_BMSK                                         0x6
#define HWIO_MOD_PDCH_CTL_SUBPKG_ID_SHFT                                         0x1
#define HWIO_MOD_PDCH_CTL_SUBPKG_ID_SUB_PACKET0_FVAL                               0
#define HWIO_MOD_PDCH_CTL_SUBPKG_ID_SUB_PACKET1_FVAL                             0x1
#define HWIO_MOD_PDCH_CTL_SUBPKG_ID_SUB_PACKET2_FVAL                             0x2
#define HWIO_MOD_PDCH_CTL_EN_BMSK                                                0x1
#define HWIO_MOD_PDCH_CTL_EN_SHFT                                                  0
#define HWIO_MOD_PDCH_CTL_EN_PDCH_DISABLE_FVAL                                     0
#define HWIO_MOD_PDCH_CTL_EN_PDCH_ENABLE_FVAL                                    0x1

#define HWIO_MOD_PDCCH_CTL_ADDR                                           0x90001570
#define HWIO_MOD_PDCCH_CTL_RMSK                                                 0xff
#define HWIO_MOD_PDCCH_CTL_SHFT                                                    0
#define HWIO_MOD_PDCCH_CTL_IN                                             \
        in_dword_masked(HWIO_MOD_PDCCH_CTL_ADDR, HWIO_MOD_PDCCH_CTL_RMSK)
#define HWIO_MOD_PDCCH_CTL_INM(m)                                         \
        in_dword_masked(HWIO_MOD_PDCCH_CTL_ADDR, m)
#define HWIO_MOD_PDCCH_CTL_OUT(v)                                         \
        out_dword(HWIO_MOD_PDCCH_CTL_ADDR,v)
#define HWIO_MOD_PDCCH_CTL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_PDCCH_CTL_ADDR,m,v,HWIO_MOD_PDCCH_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_PDCCH_CTL_PDCCH_INFO_BMSK                                      0xfe
#define HWIO_MOD_PDCCH_CTL_PDCCH_INFO_SHFT                                       0x1
#define HWIO_MOD_PDCCH_CTL_EN_BMSK                                               0x1
#define HWIO_MOD_PDCCH_CTL_EN_SHFT                                                 0
#define HWIO_MOD_PDCCH_CTL_EN_PDCH_DISABLE_FVAL                                    0
#define HWIO_MOD_PDCCH_CTL_EN_PDCH_ENABLE_FVAL                                   0x1

#define HWIO_MOD_SPICH_CTL_ADDR                                           0x90001574
#define HWIO_MOD_SPICH_CTL_RMSK                                                  0x1
#define HWIO_MOD_SPICH_CTL_SHFT                                                    0
#define HWIO_MOD_SPICH_CTL_IN                                             \
        in_dword_masked(HWIO_MOD_SPICH_CTL_ADDR, HWIO_MOD_SPICH_CTL_RMSK)
#define HWIO_MOD_SPICH_CTL_INM(m)                                         \
        in_dword_masked(HWIO_MOD_SPICH_CTL_ADDR, m)
#define HWIO_MOD_SPICH_CTL_OUT(v)                                         \
        out_dword(HWIO_MOD_SPICH_CTL_ADDR,v)
#define HWIO_MOD_SPICH_CTL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_SPICH_CTL_ADDR,m,v,HWIO_MOD_SPICH_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_SPICH_CTL_EN_BMSK                                               0x1
#define HWIO_MOD_SPICH_CTL_EN_SHFT                                                 0
#define HWIO_MOD_SPICH_CTL_EN_SPICH_DISABLE_FVAL                                   0
#define HWIO_MOD_SPICH_CTL_EN_SPICH_ENABLE_FVAL                                  0x1

#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR                                  0x90001578
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_RMSK                                        0x3f
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_SHFT                                           0
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_IN                                    \
        in_dword_masked(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR, HWIO_MOD_VAR_GAIN_SHIFT_DLY_RMSK)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_INM(m)                                \
        in_dword_masked(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR, m)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_OUT(v)                                \
        out_dword(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR,v)
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_VAR_GAIN_SHIFT_DLY_ADDR,m,v,HWIO_MOD_VAR_GAIN_SHIFT_DLY_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_MOD_VAR_GAIN_SHIFT_DLY_BMSK                 0x3f
#define HWIO_MOD_VAR_GAIN_SHIFT_DLY_MOD_VAR_GAIN_SHIFT_DLY_SHFT                    0

// Sub-Section 17.1.6.3: HDR modulator software registers 
// Sub-Section 17.1.6.3.1: Time control registers
#define HWIO_REVMOD_PN_LONG_STATE_w_ADDR(w)                      (0x90001580+4*(w))
#define HWIO_REVMOD_PN_LONG_STATE_w_RMSK                                       0x3ff
#define HWIO_REVMOD_PN_LONG_STATE_w_SHFT                                           0
#define HWIO_REVMOD_PN_LONG_STATE_w_OUTI(w,v) \
        out_dword(HWIO_REVMOD_PN_LONG_STATE_w_ADDR(w),v)
#define HWIO_REVMOD_PN_LONG_STATE_w_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_REVMOD_PN_LONG_STATE_w_ADDR(w),mask,v,HWIO_REVMOD_PN_LONG_STATE_w_shadow[w])
#define HWIO_REVMOD_PN_LONG_STATE_w_DATA_BMSK                                  0x3ff
#define HWIO_REVMOD_PN_LONG_STATE_w_DATA_SHFT                                      0

#define HWIO_REVMOD_PN_I_LONG_MASK_w_ADDR(w)                      (0x9000158c+4*(w))
#define HWIO_REVMOD_PN_I_LONG_MASK_w_RMSK                                      0x3ff
#define HWIO_REVMOD_PN_I_LONG_MASK_w_SHFT                                          0
#define HWIO_REVMOD_PN_I_LONG_MASK_w_OUTI(w,v) \
        out_dword(HWIO_REVMOD_PN_I_LONG_MASK_w_ADDR(w),v)
#define HWIO_REVMOD_PN_I_LONG_MASK_w_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_REVMOD_PN_I_LONG_MASK_w_ADDR(w),mask,v,HWIO_REVMOD_PN_I_LONG_MASK_w_shadow[w])
#define HWIO_REVMOD_PN_I_LONG_MASK_w_DATA_BMSK                                 0x3ff
#define HWIO_REVMOD_PN_I_LONG_MASK_w_DATA_SHFT                                     0

#define HWIO_REVMOD_PN_Q_LONG_MASK_w_ADDR(w)                      (0x90001598+4*(w))
#define HWIO_REVMOD_PN_Q_LONG_MASK_w_RMSK                                      0x3ff
#define HWIO_REVMOD_PN_Q_LONG_MASK_w_SHFT                                          0
#define HWIO_REVMOD_PN_Q_LONG_MASK_w_OUTI(w,v) \
        out_dword(HWIO_REVMOD_PN_Q_LONG_MASK_w_ADDR(w),v)
#define HWIO_REVMOD_PN_Q_LONG_MASK_w_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_REVMOD_PN_Q_LONG_MASK_w_ADDR(w),mask,v,HWIO_REVMOD_PN_Q_LONG_MASK_w_shadow[w])
#define HWIO_REVMOD_PN_Q_LONG_MASK_w_DATA_BMSK                                 0x3ff
#define HWIO_REVMOD_PN_Q_LONG_MASK_w_DATA_SHFT                                     0

#define HWIO_REVMOD_PN_CTL_ADDR                                           0x900015a4
#define HWIO_REVMOD_PN_CTL_RMSK                                                  0xf
#define HWIO_REVMOD_PN_CTL_SHFT                                                    0
#define HWIO_REVMOD_PN_CTL_IN                                             \
        in_dword_masked(HWIO_REVMOD_PN_CTL_ADDR, HWIO_REVMOD_PN_CTL_RMSK)
#define HWIO_REVMOD_PN_CTL_INM(m)                                         \
        in_dword_masked(HWIO_REVMOD_PN_CTL_ADDR, m)
#define HWIO_REVMOD_PN_CTL_OUT(v)                                         \
        out_dword(HWIO_REVMOD_PN_CTL_ADDR,v)
#define HWIO_REVMOD_PN_CTL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_REVMOD_PN_CTL_ADDR,m,v,HWIO_REVMOD_PN_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_REVMOD_PN_CTL_BOZO_MODE_BMSK                                        0x8
#define HWIO_REVMOD_PN_CTL_BOZO_MODE_SHFT                                        0x3
#define HWIO_REVMOD_PN_CTL_BOZO_MODE_BOZO_MODE_IS_ENABLED_FVAL                     0
#define HWIO_REVMOD_PN_CTL_BOZO_MODE_BOZO_MODE_IS_DISABLED_FVAL                  0x1
#define HWIO_REVMOD_PN_CTL_PN_LONG_CODE_LOAD_BMSK                                0x4
#define HWIO_REVMOD_PN_CTL_PN_LONG_CODE_LOAD_SHFT                                0x2
#define HWIO_REVMOD_PN_CTL_PN_LONG_CODE_LOAD_IN_PROGRESS_FVAL                    0x1
#define HWIO_REVMOD_PN_CTL_PN_LONG_CODE_LOAD_DONE_FVAL                             0
#define HWIO_REVMOD_PN_CTL_PN_I_LONG_CODE_LOAD_BMSK                              0x2
#define HWIO_REVMOD_PN_CTL_PN_I_LONG_CODE_LOAD_SHFT                              0x1
#define HWIO_REVMOD_PN_CTL_PN_Q_LONG_CODE_LOAD_BMSK                              0x1
#define HWIO_REVMOD_PN_CTL_PN_Q_LONG_CODE_LOAD_SHFT                                0

#define HWIO_REVMOD_FRAME_OFFSET_ADDR                                     0x900015a8
#define HWIO_REVMOD_FRAME_OFFSET_RMSK                                            0xf
#define HWIO_REVMOD_FRAME_OFFSET_SHFT                                              0
#define HWIO_REVMOD_FRAME_OFFSET_OUT(v)                                   \
        out_dword(HWIO_REVMOD_FRAME_OFFSET_ADDR,v)
#define HWIO_REVMOD_FRAME_OFFSET_OUTM(m,v)                                \
        out_dword_masked(HWIO_REVMOD_FRAME_OFFSET_ADDR,m,v,HWIO_REVMOD_FRAME_OFFSET_shadow)
#define HWIO_REVMOD_FRAME_OFFSET_DATA_BMSK                                       0xf
#define HWIO_REVMOD_FRAME_OFFSET_DATA_SHFT                                         0

#define HWIO_REVMOD_TIME_STAMP_CTL_ADDR                                   0x900015ac
#define HWIO_REVMOD_TIME_STAMP_CTL_RMSK                                          0x1
#define HWIO_REVMOD_TIME_STAMP_CTL_SHFT                                            0
#define HWIO_REVMOD_TIME_STAMP_CTL_OUT(v)                                 \
        out_dword(HWIO_REVMOD_TIME_STAMP_CTL_ADDR,v)
#define HWIO_REVMOD_TIME_STAMP_CTL_OUTM(m,v)                              \
        out_dword_masked(HWIO_REVMOD_TIME_STAMP_CTL_ADDR,m,v,HWIO_REVMOD_TIME_STAMP_CTL_shadow)
#define HWIO_REVMOD_TIME_STAMP_CTL_DATA_BMSK                                     0x1
#define HWIO_REVMOD_TIME_STAMP_CTL_DATA_SHFT                                       0

#define HWIO_REVMOD_TIME_STAMP_ADDR                                       0x900015b0
#define HWIO_REVMOD_TIME_STAMP_RMSK                                           0x1fff
#define HWIO_REVMOD_TIME_STAMP_SHFT                                                0
#define HWIO_REVMOD_TIME_STAMP_IN                                         \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP_ADDR, HWIO_REVMOD_TIME_STAMP_RMSK)
#define HWIO_REVMOD_TIME_STAMP_INM(m)                                     \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP_ADDR, m)
#define HWIO_REVMOD_TIME_STAMP_FRAME_COUNT_BMSK                               0x1fc0
#define HWIO_REVMOD_TIME_STAMP_FRAME_COUNT_SHFT                                  0x6
#define HWIO_REVMOD_TIME_STAMP_UPPER_6_BIT_TIME_COUN_BMSK                       0x3f
#define HWIO_REVMOD_TIME_STAMP_UPPER_6_BIT_TIME_COUN_SHFT                          0

#define HWIO_REVMOD_TIME_STAMP2_ADDR                                      0x900015b4
#define HWIO_REVMOD_TIME_STAMP2_RMSK                                          0xffff
#define HWIO_REVMOD_TIME_STAMP2_SHFT                                               0
#define HWIO_REVMOD_TIME_STAMP2_IN                                        \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP2_ADDR, HWIO_REVMOD_TIME_STAMP2_RMSK)
#define HWIO_REVMOD_TIME_STAMP2_INM(m)                                    \
        in_dword_masked(HWIO_REVMOD_TIME_STAMP2_ADDR, m)
#define HWIO_REVMOD_TIME_STAMP2_EVEN_SECOND_COUNT_BMSK                        0x8000
#define HWIO_REVMOD_TIME_STAMP2_EVEN_SECOND_COUNT_SHFT                           0xf
#define HWIO_REVMOD_TIME_STAMP2_ZEROS_BMSK                                    0x7e00
#define HWIO_REVMOD_TIME_STAMP2_ZEROS_SHFT                                       0x9
#define HWIO_REVMOD_TIME_STAMP2_LOWER_9_BIT_CHIP_COUNT_BMSK                    0x1ff
#define HWIO_REVMOD_TIME_STAMP2_LOWER_9_BIT_CHIP_COUNT_SHFT                        0

#define HWIO_REVMOD_FRM_CNT_OFFSET_ADDR                                   0x900015b8
#define HWIO_REVMOD_FRM_CNT_OFFSET_RMSK                                         0x7f
#define HWIO_REVMOD_FRM_CNT_OFFSET_SHFT                                            0
#define HWIO_REVMOD_FRM_CNT_OFFSET_OUT(v)                                 \
        out_dword(HWIO_REVMOD_FRM_CNT_OFFSET_ADDR,v)
#define HWIO_REVMOD_FRM_CNT_OFFSET_OUTM(m,v)                              \
        out_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_ADDR,m,v,HWIO_REVMOD_FRM_CNT_OFFSET_shadow)
#define HWIO_REVMOD_FRM_CNT_OFFSET_DATA_BMSK                                    0x7f
#define HWIO_REVMOD_FRM_CNT_OFFSET_DATA_SHFT                                       0

#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR                               0x900015bc
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_RMSK                                      0x1
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_SHFT                                        0
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_IN                                 \
        in_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR, HWIO_REVMOD_FRM_CNT_OFFSET_CTL_RMSK)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_INM(m)                             \
        in_dword_masked(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR, m)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_OUT(v)                             \
        out_dword(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR,v)
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_REVMOD_FRM_CNT_OFFSET_CTL_ADDR,m,v,HWIO_REVMOD_FRM_CNT_OFFSET_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_DATA_BMSK                                 0x1
#define HWIO_REVMOD_FRM_CNT_OFFSET_CTL_DATA_SHFT                                   0

#define HWIO_REVMOD_TX_TIME_LATCH_ADDR                                    0x900015c0
#define HWIO_REVMOD_TX_TIME_LATCH_RMSK                                           0x1
#define HWIO_REVMOD_TX_TIME_LATCH_SHFT                                             0
#define HWIO_REVMOD_TX_TIME_LATCH_OUT(v)                                  \
        out_dword(HWIO_REVMOD_TX_TIME_LATCH_ADDR,v)
#define HWIO_REVMOD_TX_TIME_LATCH_OUTM(m,v)                               \
        out_dword_masked(HWIO_REVMOD_TX_TIME_LATCH_ADDR,m,v,HWIO_REVMOD_TX_TIME_LATCH_shadow)
#define HWIO_REVMOD_TX_TIME_LATCH_LATCH_BMSK                                     0x1
#define HWIO_REVMOD_TX_TIME_LATCH_LATCH_SHFT                                       0

#define HWIO_REVMOD_TX_TIME_RD_ADDR                                       0x900015c4
#define HWIO_REVMOD_TX_TIME_RD_RMSK                                        0x3ffffff
#define HWIO_REVMOD_TX_TIME_RD_SHFT                                                0
#define HWIO_REVMOD_TX_TIME_RD_IN                                         \
        in_dword_masked(HWIO_REVMOD_TX_TIME_RD_ADDR, HWIO_REVMOD_TX_TIME_RD_RMSK)
#define HWIO_REVMOD_TX_TIME_RD_INM(m)                                     \
        in_dword_masked(HWIO_REVMOD_TX_TIME_RD_ADDR, m)
#define HWIO_REVMOD_TX_TIME_RD_DATA_BMSK                                   0x3ffffff
#define HWIO_REVMOD_TX_TIME_RD_DATA_SHFT                                           0

// Sub-Section 17.1.6.3.2: Encoder control related registers
#define HWIO_REVMOD_FRAME_INT_OFFSET_ADDR                                 0x900015c8
#define HWIO_REVMOD_FRAME_INT_OFFSET_RMSK                                    0x3ffff
#define HWIO_REVMOD_FRAME_INT_OFFSET_SHFT                                          0
#define HWIO_REVMOD_FRAME_INT_OFFSET_IN                                   \
        in_dword_masked(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR, HWIO_REVMOD_FRAME_INT_OFFSET_RMSK)
#define HWIO_REVMOD_FRAME_INT_OFFSET_INM(m)                               \
        in_dword_masked(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR, m)
#define HWIO_REVMOD_FRAME_INT_OFFSET_OUT(v)                               \
        out_dword(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR,v)
#define HWIO_REVMOD_FRAME_INT_OFFSET_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_REVMOD_FRAME_INT_OFFSET_ADDR,m,v,HWIO_REVMOD_FRAME_INT_OFFSET_IN); \
		HWIO_INTFREE()
#define HWIO_REVMOD_FRAME_INT_OFFSET_EN_BMSK                                 0x20000
#define HWIO_REVMOD_FRAME_INT_OFFSET_EN_SHFT                                    0x11
#define HWIO_REVMOD_FRAME_INT_OFFSET_EN_FRAME_INT_FVAL                             0
#define HWIO_REVMOD_FRAME_INT_OFFSET_EN_4_SLOT_SUB_FRAME_INT_FVAL                0x1
#define HWIO_REVMOD_FRAME_INT_OFFSET_CHIP_BMSK                               0x1fff0
#define HWIO_REVMOD_FRAME_INT_OFFSET_CHIP_SHFT                                   0x4
#define HWIO_REVMOD_FRAME_INT_OFFSET_SLOT_BMSK                                   0xf
#define HWIO_REVMOD_FRAME_INT_OFFSET_SLOT_SHFT                                     0

#define HWIO_REVMOD_ENC_RATE_ADDR                                         0x900015cc
#define HWIO_REVMOD_ENC_RATE_RMSK                                                0xf
#define HWIO_REVMOD_ENC_RATE_SHFT                                                  0
#define HWIO_REVMOD_ENC_RATE_OUT(v)                                       \
        out_dword(HWIO_REVMOD_ENC_RATE_ADDR,v)
#define HWIO_REVMOD_ENC_RATE_OUTM(m,v)                                    \
        out_dword_masked(HWIO_REVMOD_ENC_RATE_ADDR,m,v,HWIO_REVMOD_ENC_RATE_shadow)
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_BMSK                                       0xf
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_SHFT                                         0
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_DATA_RATE_0_FVAL                             0
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_DATA_RATE_9_6_KBPS_FVAL                    0x1
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_DATA_RATE_19_2_KBPS_FVAL                   0x2
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_DATA_RATE_38_4_KBPS_FVAL                   0x3
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_DATA_RATE_76_8_KBPS_FVAL                   0x4
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_DATA_RATE_153_6_KBPS_FVAL                  0x5
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_0_FVAL                               0
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_128_FVAL                           0x1
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_256_FVAL                           0x2
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_512_FVAL                           0x3
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_768_FVAL                           0x4
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_1024_FVAL                          0x5
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_1536_FVAL                          0x6
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_2048_FVAL                          0x7
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_3072_FVAL                          0x8
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_4096_FVAL                          0x9
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_6144_FVAL                          0xa
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_8192_FVAL                          0xb
#define HWIO_REVMOD_ENC_RATE_RR_INDEX_PAYLOAD_12288_FVAL                         0xc

#define HWIO_REVMOD_EDI_CONTROL_ADDR                                      0x900015d0
#define HWIO_REVMOD_EDI_CONTROL_RMSK                                             0x7
#define HWIO_REVMOD_EDI_CONTROL_SHFT                                               0
#define HWIO_REVMOD_EDI_CONTROL_IN                                        \
        in_dword_masked(HWIO_REVMOD_EDI_CONTROL_ADDR, HWIO_REVMOD_EDI_CONTROL_RMSK)
#define HWIO_REVMOD_EDI_CONTROL_INM(m)                                    \
        in_dword_masked(HWIO_REVMOD_EDI_CONTROL_ADDR, m)
#define HWIO_REVMOD_EDI_CONTROL_OUT(v)                                    \
        out_dword(HWIO_REVMOD_EDI_CONTROL_ADDR,v)
#define HWIO_REVMOD_EDI_CONTROL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_REVMOD_EDI_CONTROL_ADDR,m,v,HWIO_REVMOD_EDI_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_REVMOD_EDI_CONTROL_EDI_ABORT_BMSK                                   0x4
#define HWIO_REVMOD_EDI_CONTROL_EDI_ABORT_SHFT                                   0x2
#define HWIO_REVMOD_EDI_CONTROL_EDI_EOF_BMSK                                     0x2
#define HWIO_REVMOD_EDI_CONTROL_EDI_EOF_SHFT                                     0x1
#define HWIO_REVMOD_EDI_CONTROL_EDI_EOF_END_OF_FRAME_FVAL                        0x1
#define HWIO_REVMOD_EDI_CONTROL_EDI_EOF_NO_END_OF_FRAME_FVAL                       0
#define HWIO_REVMOD_EDI_CONTROL_EDI_READY_BMSK                                   0x1
#define HWIO_REVMOD_EDI_CONTROL_EDI_READY_SHFT                                     0

#define HWIO_REVMOD_TENC_CTL_ADDR                                         0x900015d4
#define HWIO_REVMOD_TENC_CTL_RMSK                                                0x1
#define HWIO_REVMOD_TENC_CTL_SHFT                                                  0
#define HWIO_REVMOD_TENC_CTL_OUT(v)                                       \
        out_dword(HWIO_REVMOD_TENC_CTL_ADDR,v)
#define HWIO_REVMOD_TENC_CTL_OUTM(m,v)                                    \
        out_dword_masked(HWIO_REVMOD_TENC_CTL_ADDR,m,v,HWIO_REVMOD_TENC_CTL_shadow)
#define HWIO_REVMOD_TENC_CTL_DATA_BMSK                                           0x1
#define HWIO_REVMOD_TENC_CTL_DATA_SHFT                                             0

#define HWIO_REVMOD_TENC_STATUS_ADDR                                      0x900015d8
#define HWIO_REVMOD_TENC_STATUS_RMSK                                             0x7
#define HWIO_REVMOD_TENC_STATUS_SHFT                                               0
#define HWIO_REVMOD_TENC_STATUS_IN                                        \
        in_dword_masked(HWIO_REVMOD_TENC_STATUS_ADDR, HWIO_REVMOD_TENC_STATUS_RMSK)
#define HWIO_REVMOD_TENC_STATUS_INM(m)                                    \
        in_dword_masked(HWIO_REVMOD_TENC_STATUS_ADDR, m)
#define HWIO_REVMOD_TENC_STATUS_ENC_WAIT_STATUS_BMSK                             0x4
#define HWIO_REVMOD_TENC_STATUS_ENC_WAIT_STATUS_SHFT                             0x2
#define HWIO_REVMOD_TENC_STATUS_TDM_EDO_ERR_BMSK                                 0x2
#define HWIO_REVMOD_TENC_STATUS_TDM_EDO_ERR_SHFT                                 0x1
#define HWIO_REVMOD_TENC_STATUS_EDI_READY_BMSK                                   0x1
#define HWIO_REVMOD_TENC_STATUS_EDI_READY_SHFT                                     0

#define HWIO_REVMOD_INBUF_STATUS_ADDR                                     0x900015dc
#define HWIO_REVMOD_INBUF_STATUS_RMSK                                           0x1f
#define HWIO_REVMOD_INBUF_STATUS_SHFT                                              0
#define HWIO_REVMOD_INBUF_STATUS_IN                                       \
        in_dword_masked(HWIO_REVMOD_INBUF_STATUS_ADDR, HWIO_REVMOD_INBUF_STATUS_RMSK)
#define HWIO_REVMOD_INBUF_STATUS_INM(m)                                   \
        in_dword_masked(HWIO_REVMOD_INBUF_STATUS_ADDR, m)
#define HWIO_REVMOD_INBUF_STATUS_ENC_PROG_BMSK                                  0x10
#define HWIO_REVMOD_INBUF_STATUS_ENC_PROG_SHFT                                   0x4
#define HWIO_REVMOD_INBUF_STATUS_ENC_PROG_NOT_WORKING_FVAL                         0
#define HWIO_REVMOD_INBUF_STATUS_ENC_PROG_IN_PROGRESS_FVAL                       0x1
#define HWIO_REVMOD_INBUF_STATUS_ENC_MUX_BMSK                                    0xc
#define HWIO_REVMOD_INBUF_STATUS_ENC_MUX_SHFT                                    0x2
#define HWIO_REVMOD_INBUF_STATUS_INBUF_MUX_BMSK                                  0x3
#define HWIO_REVMOD_INBUF_STATUS_INBUF_MUX_SHFT                                    0

#define HWIO_REVMOD_OUTBUF_STATUS_ADDR                                    0x900015e0
#define HWIO_REVMOD_OUTBUF_STATUS_RMSK                                           0x1
#define HWIO_REVMOD_OUTBUF_STATUS_SHFT                                             0
#define HWIO_REVMOD_OUTBUF_STATUS_IN                                      \
        in_dword_masked(HWIO_REVMOD_OUTBUF_STATUS_ADDR, HWIO_REVMOD_OUTBUF_STATUS_RMSK)
#define HWIO_REVMOD_OUTBUF_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_REVMOD_OUTBUF_STATUS_ADDR, m)
#define HWIO_REVMOD_OUTBUF_STATUS_RD_MUX_BMSK                                    0x1
#define HWIO_REVMOD_OUTBUF_STATUS_RD_MUX_SHFT                                      0

#define HWIO_REVMOD_RRI_REQUEST_ADDR                                      0x900015e4
#define HWIO_REVMOD_RRI_REQUEST_RMSK                                             0xf
#define HWIO_REVMOD_RRI_REQUEST_SHFT                                               0
#define HWIO_REVMOD_RRI_REQUEST_IN                                        \
        in_dword_masked(HWIO_REVMOD_RRI_REQUEST_ADDR, HWIO_REVMOD_RRI_REQUEST_RMSK)
#define HWIO_REVMOD_RRI_REQUEST_INM(m)                                    \
        in_dword_masked(HWIO_REVMOD_RRI_REQUEST_ADDR, m)
#define HWIO_REVMOD_RRI_REQUEST_OUT(v)                                    \
        out_dword(HWIO_REVMOD_RRI_REQUEST_ADDR,v)
#define HWIO_REVMOD_RRI_REQUEST_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_REVMOD_RRI_REQUEST_ADDR,m,v,HWIO_REVMOD_RRI_REQUEST_IN); \
		HWIO_INTFREE()
#define HWIO_REVMOD_RRI_REQUEST_ACCESS_PILOT_BMSK                                0x8
#define HWIO_REVMOD_RRI_REQUEST_ACCESS_PILOT_SHFT                                0x3
#define HWIO_REVMOD_RRI_REQUEST_RRI_REQUEST_BMSK                                 0x7
#define HWIO_REVMOD_RRI_REQUEST_RRI_REQUEST_SHFT                                   0

// Sub-Section 17.1.6.3.3: Misc control related registers
#define HWIO_REVMOD_MOD_CTL_ADDR                                          0x900015e8
#define HWIO_REVMOD_MOD_CTL_RMSK                                                 0x1
#define HWIO_REVMOD_MOD_CTL_SHFT                                                   0
#define HWIO_REVMOD_MOD_CTL_OUT(v)                                        \
        out_dword(HWIO_REVMOD_MOD_CTL_ADDR,v)
#define HWIO_REVMOD_MOD_CTL_OUTM(m,v)                                     \
        out_dword_masked(HWIO_REVMOD_MOD_CTL_ADDR,m,v,HWIO_REVMOD_MOD_CTL_shadow)
#define HWIO_REVMOD_MOD_CTL_IQ_MOD_CTL_BMSK                                      0x1
#define HWIO_REVMOD_MOD_CTL_IQ_MOD_CTL_SHFT                                        0

#define HWIO_REVMOD_ENC_MODE_ADDR                                         0x900015ec
#define HWIO_REVMOD_ENC_MODE_RMSK                                               0x1f
#define HWIO_REVMOD_ENC_MODE_SHFT                                                  0
#define HWIO_REVMOD_ENC_MODE_IN                                           \
        in_dword_masked(HWIO_REVMOD_ENC_MODE_ADDR, HWIO_REVMOD_ENC_MODE_RMSK)
#define HWIO_REVMOD_ENC_MODE_INM(m)                                       \
        in_dword_masked(HWIO_REVMOD_ENC_MODE_ADDR, m)
#define HWIO_REVMOD_ENC_MODE_OUT(v)                                       \
        out_dword(HWIO_REVMOD_ENC_MODE_ADDR,v)
#define HWIO_REVMOD_ENC_MODE_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_REVMOD_ENC_MODE_ADDR,m,v,HWIO_REVMOD_ENC_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_REVMOD_ENC_MODE_UNUSED_BITS4_3_BMSK                                0x18
#define HWIO_REVMOD_ENC_MODE_UNUSED_BITS4_3_SHFT                                 0x3
#define HWIO_REVMOD_ENC_MODE_CHN_INT_OFF_BMSK                                    0x4
#define HWIO_REVMOD_ENC_MODE_CHN_INT_OFF_SHFT                                    0x2
#define HWIO_REVMOD_ENC_MODE_CHN_INT_OFF_CHANNEL_INTERLEAVER_IS_ON_FVAL            0
#define HWIO_REVMOD_ENC_MODE_CHN_INT_OFF_CHANNEL_INTERLEAVER_IS_OFF_FVAL         0x1
#define HWIO_REVMOD_ENC_MODE_UNUSED_BITS1_0_BMSK                                 0x3
#define HWIO_REVMOD_ENC_MODE_UNUSED_BITS1_0_SHFT                                   0

// Sub-Section 17.1.6.3.4: PA control-related registers
#define HWIO_REVMOD_PA_CTL_ADDR                                           0x900015f0
#define HWIO_REVMOD_PA_CTL_RMSK                                                0x1ff
#define HWIO_REVMOD_PA_CTL_SHFT                                                    0
#define HWIO_REVMOD_PA_CTL_OUT(v)                                         \
        out_dword(HWIO_REVMOD_PA_CTL_ADDR,v)
#define HWIO_REVMOD_PA_CTL_OUTM(m,v)                                      \
        out_dword_masked(HWIO_REVMOD_PA_CTL_ADDR,m,v,HWIO_REVMOD_PA_CTL_shadow)
#define HWIO_REVMOD_PA_CTL_TX_WARMUP_EN_BMSK                                   0x100
#define HWIO_REVMOD_PA_CTL_TX_WARMUP_EN_SHFT                                     0x8
#define HWIO_REVMOD_PA_CTL_TX_WARMUP_EN_TX_WARMUP_ON_FVAL                        0x1
#define HWIO_REVMOD_PA_CTL_TX_WARMUP_EN_TX_WARMUP_OFF_FVAL                         0
#define HWIO_REVMOD_PA_CTL_PA_WARMUP_EN_BMSK                                    0x80
#define HWIO_REVMOD_PA_CTL_PA_WARMUP_EN_SHFT                                     0x7
#define HWIO_REVMOD_PA_CTL_PA_WARMUP_EN_PA_WARMUP_ON_FVAL                        0x1
#define HWIO_REVMOD_PA_CTL_PA_WARMUP_EN_PA_WARMUP_OFF_FVAL                         0
#define HWIO_REVMOD_PA_CTL_UNUSED_BIT6_BMSK                                     0x40
#define HWIO_REVMOD_PA_CTL_UNUSED_BIT6_SHFT                                      0x6
#define HWIO_REVMOD_PA_CTL_TX_PUNC_CTL_BMSK                                     0x20
#define HWIO_REVMOD_PA_CTL_TX_PUNC_CTL_SHFT                                      0x5
#define HWIO_REVMOD_PA_CTL_TX_PUNC_CTL_TX_PUNCT_LOW_FVAL                           0
#define HWIO_REVMOD_PA_CTL_TX_PUNC_CTL_TX_PUNCT_HIGH_FVAL                        0x1
#define HWIO_REVMOD_PA_CTL_DRC_DISABLE_BMSK                                     0x10
#define HWIO_REVMOD_PA_CTL_DRC_DISABLE_SHFT                                      0x4
#define HWIO_REVMOD_PA_CTL_DRC_DISABLE_DRC_ENABLE_FVAL                             0
#define HWIO_REVMOD_PA_CTL_DRC_DISABLE_DRC_GATED_OFF_FVAL                        0x1
#define HWIO_REVMOD_PA_CTL_PA_PUNC_CTL_BMSK                                      0x8
#define HWIO_REVMOD_PA_CTL_PA_PUNC_CTL_SHFT                                      0x3
#define HWIO_REVMOD_PA_CTL_PA_PUNC_CTL_PA_PUNCT_LOW_FVAL                           0
#define HWIO_REVMOD_PA_CTL_PA_PUNC_CTL_PA_PUNCT_HIGH_FVAL                        0x1
#define HWIO_REVMOD_PA_CTL_MOD_MASK_CTL_BMSK                                     0x4
#define HWIO_REVMOD_PA_CTL_MOD_MASK_CTL_SHFT                                     0x2
#define HWIO_REVMOD_PA_CTL_MOD_MASK_CTL_IQ_MASK_ON_FVAL                          0x1
#define HWIO_REVMOD_PA_CTL_MOD_MASK_CTL_IQ_MASK_OFF_FVAL                           0
#define HWIO_REVMOD_PA_CTL_RRI_DISABLE_BMSK                                      0x2
#define HWIO_REVMOD_PA_CTL_RRI_DISABLE_SHFT                                      0x1
#define HWIO_REVMOD_PA_CTL_RRI_DISABLE_RRI_ON_FVAL                                 0
#define HWIO_REVMOD_PA_CTL_RRI_DISABLE_RRI_GATED_OFF_FVAL                        0x1
#define HWIO_REVMOD_PA_CTL_MDSP_CONTROL_EN_BMSK                                  0x1
#define HWIO_REVMOD_PA_CTL_MDSP_CONTROL_EN_SHFT                                    0

#define HWIO_REVMOD_PA_WARMUP_ADDR                                        0x900015f4
#define HWIO_REVMOD_PA_WARMUP_RMSK                                             0x7ff
#define HWIO_REVMOD_PA_WARMUP_SHFT                                                 0
#define HWIO_REVMOD_PA_WARMUP_OUT(v)                                      \
        out_dword(HWIO_REVMOD_PA_WARMUP_ADDR,v)
#define HWIO_REVMOD_PA_WARMUP_OUTM(m,v)                                   \
        out_dword_masked(HWIO_REVMOD_PA_WARMUP_ADDR,m,v,HWIO_REVMOD_PA_WARMUP_shadow)
#define HWIO_REVMOD_PA_WARMUP_DATA_BMSK                                        0x7ff
#define HWIO_REVMOD_PA_WARMUP_DATA_SHFT                                            0

#define HWIO_REVMOD_TX_WARMUP_ADDR                                        0x900015f8
#define HWIO_REVMOD_TX_WARMUP_RMSK                                             0x7ff
#define HWIO_REVMOD_TX_WARMUP_SHFT                                                 0
#define HWIO_REVMOD_TX_WARMUP_OUT(v)                                      \
        out_dword(HWIO_REVMOD_TX_WARMUP_ADDR,v)
#define HWIO_REVMOD_TX_WARMUP_OUTM(m,v)                                   \
        out_dword_masked(HWIO_REVMOD_TX_WARMUP_ADDR,m,v,HWIO_REVMOD_TX_WARMUP_shadow)
#define HWIO_REVMOD_TX_WARMUP_DATA_BMSK                                        0x7ff
#define HWIO_REVMOD_TX_WARMUP_DATA_SHFT                                            0

// Sub-Section 17.1.6.4: Tx AGC software registers
// Sub-Section 17.1.6.4.1: Tx AGC software write registers
#define HWIO_TX_AGC_CTL_ADDR                                              0x90001620
#define HWIO_TX_AGC_CTL_RMSK                                                  0xffff
#define HWIO_TX_AGC_CTL_SHFT                                                       0
#define HWIO_TX_AGC_CTL_OUT(v)                                            \
        out_dword(HWIO_TX_AGC_CTL_ADDR,v)
#define HWIO_TX_AGC_CTL_OUTM(m,v)                                         \
        out_dword_masked(HWIO_TX_AGC_CTL_ADDR,m,v,HWIO_TX_AGC_CTL_shadow)
#define HWIO_TX_AGC_CTL_TX_GAIN_ADJ_STEP_SIZE_BMSK                            0xc000
#define HWIO_TX_AGC_CTL_TX_GAIN_ADJ_STEP_SIZE_SHFT                               0xe
#define HWIO_TX_AGC_CTL_TX_GAIN_ADJ_STEP_SIZE_1_DB_FVAL                            0
#define HWIO_TX_AGC_CTL_TX_GAIN_ADJ_STEP_SIZE_0_5_DB_FVAL                        0x1
#define HWIO_TX_AGC_CTL_TX_GAIN_ADJ_STEP_SIZE_0_25_DB_FVAL                       0x2
#define HWIO_TX_AGC_CTL_LINEARIZER_RANGE_SEL_BMSK                             0x2000
#define HWIO_TX_AGC_CTL_LINEARIZER_RANGE_SEL_SHFT                                0xd
#define HWIO_TX_AGC_CTL_RATCHET_MODE_BMSK                                     0x1000
#define HWIO_TX_AGC_CTL_RATCHET_MODE_SHFT                                        0xc
#define HWIO_TX_AGC_CTL_RESERVED_BIT11_BMSK                                    0x800
#define HWIO_TX_AGC_CTL_RESERVED_BIT11_SHFT                                      0xb
#define HWIO_TX_AGC_CTL_RESERVED_BIT10_BMSK                                    0x400
#define HWIO_TX_AGC_CTL_RESERVED_BIT10_SHFT                                      0xa
#define HWIO_TX_AGC_CTL_PA_R_POLARITY_BMSK                                     0x200
#define HWIO_TX_AGC_CTL_PA_R_POLARITY_SHFT                                       0x9
#define HWIO_TX_AGC_CTL_RESERVED_BIT8_BMSK                                     0x100
#define HWIO_TX_AGC_CTL_RESERVED_BIT8_SHFT                                       0x8
#define HWIO_TX_AGC_CTL_PA_R_OVERRIDE_N_BMSK                                    0x80
#define HWIO_TX_AGC_CTL_PA_R_OVERRIDE_N_SHFT                                     0x7
#define HWIO_TX_AGC_CTL_PA_R_WR_BMSK                                            0x60
#define HWIO_TX_AGC_CTL_PA_R_WR_SHFT                                             0x5
#define HWIO_TX_AGC_CTL_TX_GAIN_BLIP_DELAY_BMSK                                 0x18
#define HWIO_TX_AGC_CTL_TX_GAIN_BLIP_DELAY_SHFT                                  0x3
#define HWIO_TX_AGC_CTL_MASK_DELAY_BMSK                                          0x7
#define HWIO_TX_AGC_CTL_MASK_DELAY_SHFT                                            0
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_1_SLOT_FVAL                            0
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_2_SLOTS_FVAL                         0x1
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_3_SLOTS_FVAL                         0x2
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_4_SLOTS_FVAL                         0x3
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_5_SLOTS_FVAL                         0x4
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_6_SLOTS_FVAL                         0x5
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_7_SLOTS_FVAL                         0x6
#define HWIO_TX_AGC_CTL_MASK_DELAY_DELAY_OF_8_SLOTS_FVAL                         0x7

#define HWIO_TX_AGC_CTL2_ADDR                                             0x90001624
#define HWIO_TX_AGC_CTL2_RMSK                                                 0xffff
#define HWIO_TX_AGC_CTL2_SHFT                                                      0
#define HWIO_TX_AGC_CTL2_OUT(v)                                           \
        out_dword(HWIO_TX_AGC_CTL2_ADDR,v)
#define HWIO_TX_AGC_CTL2_OUTM(m,v)                                        \
        out_dword_masked(HWIO_TX_AGC_CTL2_ADDR,m,v,HWIO_TX_AGC_CTL2_shadow)
#define HWIO_TX_AGC_CTL2_RESERVED_BITS15_8_BMSK                               0xff00
#define HWIO_TX_AGC_CTL2_RESERVED_BITS15_8_SHFT                                  0x8
#define HWIO_TX_AGC_CTL2_TEMPORAL_HYST_BMSK                                     0x80
#define HWIO_TX_AGC_CTL2_TEMPORAL_HYST_SHFT                                      0x7
#define HWIO_TX_AGC_CTL2_TX_MSM3000_MODE_BMSK                                   0x40
#define HWIO_TX_AGC_CTL2_TX_MSM3000_MODE_SHFT                                    0x6
#define HWIO_TX_AGC_CTL2_TX_MSM3100_MODE_BMSK                                   0x20
#define HWIO_TX_AGC_CTL2_TX_MSM3100_MODE_SHFT                                    0x5
#define HWIO_TX_AGC_CTL2_TX_MSM3100_MODE_DEFAULT_FVAL                              0
#define HWIO_TX_AGC_CTL2_TX_MSM3100_MODE_MSM3100_MODE_FVAL                       0x1
#define HWIO_TX_AGC_CTL2_FREEZE_PA_STATE_BMSK                                   0x10
#define HWIO_TX_AGC_CTL2_FREEZE_PA_STATE_SHFT                                    0x4
#define HWIO_TX_AGC_CTL2_PWR_CTL_EN_BMSK                                         0x8
#define HWIO_TX_AGC_CTL2_PWR_CTL_EN_SHFT                                         0x3
#define HWIO_TX_AGC_CTL2_TX_OPEN_LOOP_OVERRIDE_BMSK                              0x4
#define HWIO_TX_AGC_CTL2_TX_OPEN_LOOP_OVERRIDE_SHFT                              0x2
#define HWIO_TX_AGC_CTL2_REVERSED_BIT1_BMSK                                      0x2
#define HWIO_TX_AGC_CTL2_REVERSED_BIT1_SHFT                                      0x1
#define HWIO_TX_AGC_CTL2_PA_R_MAP_EN_BMSK                                        0x1
#define HWIO_TX_AGC_CTL2_PA_R_MAP_EN_SHFT                                          0

#define HWIO_TX_AGC_RESET_ADDR                                            0x90001628
#define HWIO_TX_AGC_RESET_RMSK                                                   0x1
#define HWIO_TX_AGC_RESET_SHFT                                                     0
#define HWIO_TX_AGC_RESET_OUT(v)                                          \
        out_dword(HWIO_TX_AGC_RESET_ADDR,v)
#define HWIO_TX_AGC_RESET_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TX_AGC_RESET_ADDR,m,v,HWIO_TX_AGC_RESET_shadow)
#define HWIO_TX_AGC_RESET_DATA_BMSK                                              0x1
#define HWIO_TX_AGC_RESET_DATA_SHFT                                                0

#define HWIO_AGC_TEST_CTL_ADDR                                            0x9000162c
#define HWIO_AGC_TEST_CTL_RMSK                                                   0xf
#define HWIO_AGC_TEST_CTL_SHFT                                                     0
#define HWIO_AGC_TEST_CTL_OUT(v)                                          \
        out_dword(HWIO_AGC_TEST_CTL_ADDR,v)
#define HWIO_AGC_TEST_CTL_OUTM(m,v)                                       \
        out_dword_masked(HWIO_AGC_TEST_CTL_ADDR,m,v,HWIO_AGC_TEST_CTL_shadow)
#define HWIO_AGC_TEST_CTL_PA_STATE_WR_BMSK                                       0xc
#define HWIO_AGC_TEST_CTL_PA_STATE_WR_SHFT                                       0x2
#define HWIO_AGC_TEST_CTL_PA_STATE_OVERRIDE_BMSK                                 0x2
#define HWIO_AGC_TEST_CTL_PA_STATE_OVERRIDE_SHFT                                 0x1
#define HWIO_AGC_TEST_CTL_UNUSED_BIT0_BMSK                                       0x1
#define HWIO_AGC_TEST_CTL_UNUSED_BIT0_SHFT                                         0

#define HWIO_AGC_TX_MASK_DATA_SEL_ADDR                                    0x90001630
#define HWIO_AGC_TX_MASK_DATA_SEL_RMSK                                           0x1
#define HWIO_AGC_TX_MASK_DATA_SEL_SHFT                                             0
#define HWIO_AGC_TX_MASK_DATA_SEL_OUT(v)                                  \
        out_dword(HWIO_AGC_TX_MASK_DATA_SEL_ADDR,v)
#define HWIO_AGC_TX_MASK_DATA_SEL_OUTM(m,v)                               \
        out_dword_masked(HWIO_AGC_TX_MASK_DATA_SEL_ADDR,m,v,HWIO_AGC_TX_MASK_DATA_SEL_shadow)
#define HWIO_AGC_TX_MASK_DATA_SEL_DATA_BMSK                                      0x1
#define HWIO_AGC_TX_MASK_DATA_SEL_DATA_SHFT                                        0

#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_ADDR                                0x90001634
#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_RMSK                                      0x7f
#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_SHFT                                         0
#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_OUT(v)                              \
        out_dword(HWIO_AGC_TX_RCCCH_FRAME_DELAY_ADDR,v)
#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_OUTM(m,v)                           \
        out_dword_masked(HWIO_AGC_TX_RCCCH_FRAME_DELAY_ADDR,m,v,HWIO_AGC_TX_RCCCH_FRAME_DELAY_shadow)
#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_DATA_BMSK                                 0x7f
#define HWIO_AGC_TX_RCCCH_FRAME_DELAY_DATA_SHFT                                    0

#define HWIO_PA_R_MAP_ADDR                                                0x90001638
#define HWIO_PA_R_MAP_RMSK                                                      0xff
#define HWIO_PA_R_MAP_SHFT                                                         0
#define HWIO_PA_R_MAP_OUT(v)                                              \
        out_dword(HWIO_PA_R_MAP_ADDR,v)
#define HWIO_PA_R_MAP_OUTM(m,v)                                           \
        out_dword_masked(HWIO_PA_R_MAP_ADDR,m,v,HWIO_PA_R_MAP_shadow)
#define HWIO_PA_R_MAP_DATA_BMSK                                                 0xff
#define HWIO_PA_R_MAP_DATA_SHFT                                                    0

#define HWIO_PA_R_TIMER_ADDR                                              0x9000163c
#define HWIO_PA_R_TIMER_RMSK                                                    0xff
#define HWIO_PA_R_TIMER_SHFT                                                       0
#define HWIO_PA_R_TIMER_OUT(v)                                            \
        out_dword(HWIO_PA_R_TIMER_ADDR,v)
#define HWIO_PA_R_TIMER_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R_TIMER_ADDR,m,v,HWIO_PA_R_TIMER_shadow)
#define HWIO_PA_R_TIMER_DATA_BMSK                                               0xff
#define HWIO_PA_R_TIMER_DATA_SHFT                                                  0

#define HWIO_PA_R1_FALL_ADDR                                              0x90001640
#define HWIO_PA_R1_FALL_RMSK                                                    0xff
#define HWIO_PA_R1_FALL_SHFT                                                       0
#define HWIO_PA_R1_FALL_OUT(v)                                            \
        out_dword(HWIO_PA_R1_FALL_ADDR,v)
#define HWIO_PA_R1_FALL_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R1_FALL_ADDR,m,v,HWIO_PA_R1_FALL_shadow)
#define HWIO_PA_R1_FALL_DATA_BMSK                                               0xff
#define HWIO_PA_R1_FALL_DATA_SHFT                                                  0

#define HWIO_PA_R1_RISE_ADDR                                              0x90001644
#define HWIO_PA_R1_RISE_RMSK                                                    0xff
#define HWIO_PA_R1_RISE_SHFT                                                       0
#define HWIO_PA_R1_RISE_OUT(v)                                            \
        out_dword(HWIO_PA_R1_RISE_ADDR,v)
#define HWIO_PA_R1_RISE_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R1_RISE_ADDR,m,v,HWIO_PA_R1_RISE_shadow)
#define HWIO_PA_R1_RISE_DATA_BMSK                                               0xff
#define HWIO_PA_R1_RISE_DATA_SHFT                                                  0

#define HWIO_PA_R2_FALL_ADDR                                              0x90001648
#define HWIO_PA_R2_FALL_RMSK                                                    0xff
#define HWIO_PA_R2_FALL_SHFT                                                       0
#define HWIO_PA_R2_FALL_OUT(v)                                            \
        out_dword(HWIO_PA_R2_FALL_ADDR,v)
#define HWIO_PA_R2_FALL_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R2_FALL_ADDR,m,v,HWIO_PA_R2_FALL_shadow)
#define HWIO_PA_R2_FALL_DATA_BMSK                                               0xff
#define HWIO_PA_R2_FALL_DATA_SHFT                                                  0

#define HWIO_PA_R2_RISE_ADDR                                              0x9000164c
#define HWIO_PA_R2_RISE_RMSK                                                    0xff
#define HWIO_PA_R2_RISE_SHFT                                                       0
#define HWIO_PA_R2_RISE_OUT(v)                                            \
        out_dword(HWIO_PA_R2_RISE_ADDR,v)
#define HWIO_PA_R2_RISE_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R2_RISE_ADDR,m,v,HWIO_PA_R2_RISE_shadow)
#define HWIO_PA_R2_RISE_DATA_BMSK                                               0xff
#define HWIO_PA_R2_RISE_DATA_SHFT                                                  0

#define HWIO_PA_R3_FALL_ADDR                                              0x90001650
#define HWIO_PA_R3_FALL_RMSK                                                    0xff
#define HWIO_PA_R3_FALL_SHFT                                                       0
#define HWIO_PA_R3_FALL_OUT(v)                                            \
        out_dword(HWIO_PA_R3_FALL_ADDR,v)
#define HWIO_PA_R3_FALL_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R3_FALL_ADDR,m,v,HWIO_PA_R3_FALL_shadow)
#define HWIO_PA_R3_FALL_DATA_BMSK                                               0xff
#define HWIO_PA_R3_FALL_DATA_SHFT                                                  0

#define HWIO_PA_R3_RISE_ADDR                                              0x90001654
#define HWIO_PA_R3_RISE_RMSK                                                    0xff
#define HWIO_PA_R3_RISE_SHFT                                                       0
#define HWIO_PA_R3_RISE_OUT(v)                                            \
        out_dword(HWIO_PA_R3_RISE_ADDR,v)
#define HWIO_PA_R3_RISE_OUTM(m,v)                                         \
        out_dword_masked(HWIO_PA_R3_RISE_ADDR,m,v,HWIO_PA_R3_RISE_shadow)
#define HWIO_PA_R3_RISE_DATA_BMSK                                               0xff
#define HWIO_PA_R3_RISE_DATA_SHFT                                                  0

#define HWIO_PA_Sw_OFFSET_ADDR(w)                      (0x90001658+4*(w))
#define HWIO_PA_Sw_OFFSET_RMSK                                                 0x3ff
#define HWIO_PA_Sw_OFFSET_SHFT                                                     0
#define HWIO_PA_Sw_OFFSET_OUTI(w,v) \
        out_dword(HWIO_PA_Sw_OFFSET_ADDR(w),v)
#define HWIO_PA_Sw_OFFSET_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_PA_Sw_OFFSET_ADDR(w),mask,v,HWIO_PA_Sw_OFFSET_shadow[w])
#define HWIO_PA_Sw_OFFSET_DATA_BMSK                                            0x3ff
#define HWIO_PA_Sw_OFFSET_DATA_SHFT                                                0

#define HWIO_PA_WARMUP_TIMER_ADDR                                         0x90001668
#define HWIO_PA_WARMUP_TIMER_RMSK                                                0xf
#define HWIO_PA_WARMUP_TIMER_SHFT                                                  0
#define HWIO_PA_WARMUP_TIMER_OUT(v)                                       \
        out_dword(HWIO_PA_WARMUP_TIMER_ADDR,v)
#define HWIO_PA_WARMUP_TIMER_OUTM(m,v)                                    \
        out_dword_masked(HWIO_PA_WARMUP_TIMER_ADDR,m,v,HWIO_PA_WARMUP_TIMER_shadow)
#define HWIO_PA_WARMUP_TIMER_PA_BYPASS_EN_BMSK                                   0x8
#define HWIO_PA_WARMUP_TIMER_PA_BYPASS_EN_SHFT                                   0x3
#define HWIO_PA_WARMUP_TIMER_PA_WARMUPTIMER_BMSK                                 0x7
#define HWIO_PA_WARMUP_TIMER_PA_WARMUPTIMER_SHFT                                   0

#define HWIO_RAS_RAM_WR_ADDR_RESET_ADDR                                   0x9000166c
#define HWIO_RAS_RAM_WR_ADDR_RESET_RMSK                                          0x1
#define HWIO_RAS_RAM_WR_ADDR_RESET_SHFT                                            0
#define HWIO_RAS_RAM_WR_ADDR_RESET_OUT(v)                                 \
        out_dword(HWIO_RAS_RAM_WR_ADDR_RESET_ADDR,v)
#define HWIO_RAS_RAM_WR_ADDR_RESET_OUTM(m,v)                              \
        out_dword_masked(HWIO_RAS_RAM_WR_ADDR_RESET_ADDR,m,v,HWIO_RAS_RAM_WR_ADDR_RESET_shadow)
#define HWIO_RAS_RAM_WR_ADDR_RESET_DATA_BMSK                                     0x1
#define HWIO_RAS_RAM_WR_ADDR_RESET_DATA_SHFT                                       0

#define HWIO_RAS_RAM_DATA_ADDR                                            0x90001670
#define HWIO_RAS_RAM_DATA_RMSK                                                0xffff
#define HWIO_RAS_RAM_DATA_SHFT                                                     0
#define HWIO_RAS_RAM_DATA_OUT(v)                                          \
        out_dword(HWIO_RAS_RAM_DATA_ADDR,v)
#define HWIO_RAS_RAM_DATA_OUTM(m,v)                                       \
        out_dword_masked(HWIO_RAS_RAM_DATA_ADDR,m,v,HWIO_RAS_RAM_DATA_shadow)
#define HWIO_RAS_RAM_DATA_DATA_BMSK                                           0xffff
#define HWIO_RAS_RAM_DATA_DATA_SHFT                                                0

#define HWIO_SUBPCG_PA_WARMUP_DELAY_ADDR                                  0x90001674
#define HWIO_SUBPCG_PA_WARMUP_DELAY_RMSK                                       0x7ff
#define HWIO_SUBPCG_PA_WARMUP_DELAY_SHFT                                           0
#define HWIO_SUBPCG_PA_WARMUP_DELAY_OUT(v)                                \
        out_dword(HWIO_SUBPCG_PA_WARMUP_DELAY_ADDR,v)
#define HWIO_SUBPCG_PA_WARMUP_DELAY_OUTM(m,v)                             \
        out_dword_masked(HWIO_SUBPCG_PA_WARMUP_DELAY_ADDR,m,v,HWIO_SUBPCG_PA_WARMUP_DELAY_shadow)
#define HWIO_SUBPCG_PA_WARMUP_DELAY_DATA_BMSK                                  0x7ff
#define HWIO_SUBPCG_PA_WARMUP_DELAY_DATA_SHFT                                      0

#define HWIO_TX_ALIGN_DELAY_ADDR                                          0x90001678
#define HWIO_TX_ALIGN_DELAY_RMSK                                                0xff
#define HWIO_TX_ALIGN_DELAY_SHFT                                                   0
#define HWIO_TX_ALIGN_DELAY_OUT(v)                                        \
        out_dword(HWIO_TX_ALIGN_DELAY_ADDR,v)
#define HWIO_TX_ALIGN_DELAY_OUTM(m,v)                                     \
        out_dword_masked(HWIO_TX_ALIGN_DELAY_ADDR,m,v,HWIO_TX_ALIGN_DELAY_shadow)
#define HWIO_TX_ALIGN_DELAY_DATA_BMSK                                           0xff
#define HWIO_TX_ALIGN_DELAY_DATA_SHFT                                              0

#define HWIO_TX_ATTEN_LIMIT_WR_ADDR                                       0x9000167c
#define HWIO_TX_ATTEN_LIMIT_WR_RMSK                                            0x7ff
#define HWIO_TX_ATTEN_LIMIT_WR_SHFT                                                0
#define HWIO_TX_ATTEN_LIMIT_WR_OUT(v)                                     \
        out_dword(HWIO_TX_ATTEN_LIMIT_WR_ADDR,v)
#define HWIO_TX_ATTEN_LIMIT_WR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_TX_ATTEN_LIMIT_WR_ADDR,m,v,HWIO_TX_ATTEN_LIMIT_WR_shadow)
#define HWIO_TX_ATTEN_LIMIT_WR_ATTEN_RATCHET_MODE_BMSK                         0x400
#define HWIO_TX_ATTEN_LIMIT_WR_ATTEN_RATCHET_MODE_SHFT                           0xa
#define HWIO_TX_ATTEN_LIMIT_WR_TX_ATTEN_LIMIT_BMSK                             0x3ff
#define HWIO_TX_ATTEN_LIMIT_WR_TX_ATTEN_LIMIT_SHFT                                 0

#define HWIO_TX_GAIN_ADJ_WR_ADDR                                          0x90001680
#define HWIO_TX_GAIN_ADJ_WR_RMSK                                               0x1ff
#define HWIO_TX_GAIN_ADJ_WR_SHFT                                                   0
#define HWIO_TX_GAIN_ADJ_WR_OUT(v)                                        \
        out_dword(HWIO_TX_GAIN_ADJ_WR_ADDR,v)
#define HWIO_TX_GAIN_ADJ_WR_OUTM(m,v)                                     \
        out_dword_masked(HWIO_TX_GAIN_ADJ_WR_ADDR,m,v,HWIO_TX_GAIN_ADJ_WR_shadow)
#define HWIO_TX_GAIN_ADJ_WR_DATA_BMSK                                          0x1ff
#define HWIO_TX_GAIN_ADJ_WR_DATA_SHFT                                              0

#define HWIO_TX_GAIN_LIMIT_WR_ADDR                                        0x90001684
#define HWIO_TX_GAIN_LIMIT_WR_RMSK                                             0x3ff
#define HWIO_TX_GAIN_LIMIT_WR_SHFT                                                 0
#define HWIO_TX_GAIN_LIMIT_WR_OUT(v)                                      \
        out_dword(HWIO_TX_GAIN_LIMIT_WR_ADDR,v)
#define HWIO_TX_GAIN_LIMIT_WR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TX_GAIN_LIMIT_WR_ADDR,m,v,HWIO_TX_GAIN_LIMIT_WR_shadow)
#define HWIO_TX_GAIN_LIMIT_WR_DATA_BMSK                                        0x3ff
#define HWIO_TX_GAIN_LIMIT_WR_DATA_SHFT                                            0

#define HWIO_TX_GAIN_CTL_LATCH_ADDR                                       0x90001688
#define HWIO_TX_GAIN_CTL_LATCH_RMSK                                              0x1
#define HWIO_TX_GAIN_CTL_LATCH_SHFT                                                0
#define HWIO_TX_GAIN_CTL_LATCH_OUT(v)                                     \
        out_dword(HWIO_TX_GAIN_CTL_LATCH_ADDR,v)
#define HWIO_TX_GAIN_CTL_LATCH_OUTM(m,v)                                  \
        out_dword_masked(HWIO_TX_GAIN_CTL_LATCH_ADDR,m,v,HWIO_TX_GAIN_CTL_LATCH_shadow)
#define HWIO_TX_GAIN_CTL_LATCH_DATA_BMSK                                         0x1
#define HWIO_TX_GAIN_CTL_LATCH_DATA_SHFT                                           0

#define HWIO_TX_OPEN_LOOP_WR_ADDR                                         0x9000168c
#define HWIO_TX_OPEN_LOOP_WR_RMSK                                              0x3ff
#define HWIO_TX_OPEN_LOOP_WR_SHFT                                                  0
#define HWIO_TX_OPEN_LOOP_WR_OUT(v)                                       \
        out_dword(HWIO_TX_OPEN_LOOP_WR_ADDR,v)
#define HWIO_TX_OPEN_LOOP_WR_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TX_OPEN_LOOP_WR_ADDR,m,v,HWIO_TX_OPEN_LOOP_WR_shadow)
#define HWIO_TX_OPEN_LOOP_WR_DATA_BMSK                                         0x3ff
#define HWIO_TX_OPEN_LOOP_WR_DATA_SHFT                                             0

#define HWIO_TX_PDM_DELAY_VAL_ADDR                                        0x90001690
#define HWIO_TX_PDM_DELAY_VAL_RMSK                                              0xff
#define HWIO_TX_PDM_DELAY_VAL_SHFT                                                 0
#define HWIO_TX_PDM_DELAY_VAL_OUT(v)                                      \
        out_dword(HWIO_TX_PDM_DELAY_VAL_ADDR,v)
#define HWIO_TX_PDM_DELAY_VAL_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TX_PDM_DELAY_VAL_ADDR,m,v,HWIO_TX_PDM_DELAY_VAL_shadow)
#define HWIO_TX_PDM_DELAY_VAL_DATA_BMSK                                         0xff
#define HWIO_TX_PDM_DELAY_VAL_DATA_SHFT                                            0

#define HWIO_VERY_EARLY_FRAME_DELAY_REG_ADDR                              0x90001698
#define HWIO_VERY_EARLY_FRAME_DELAY_REG_RMSK                                   0x3ff
#define HWIO_VERY_EARLY_FRAME_DELAY_REG_SHFT                                       0
#define HWIO_VERY_EARLY_FRAME_DELAY_REG_OUT(v)                            \
        out_dword(HWIO_VERY_EARLY_FRAME_DELAY_REG_ADDR,v)
#define HWIO_VERY_EARLY_FRAME_DELAY_REG_OUTM(m,v)                         \
        out_dword_masked(HWIO_VERY_EARLY_FRAME_DELAY_REG_ADDR,m,v,HWIO_VERY_EARLY_FRAME_DELAY_REG_shadow)
#define HWIO_VERY_EARLY_FRAME_DELAY_REG_DATA_BMSK                              0x3ff
#define HWIO_VERY_EARLY_FRAME_DELAY_REG_DATA_SHFT                                  0

#define HWIO_TX_AGC_TEST_POINT_SEL_ADDR                                   0x9000169c
#define HWIO_TX_AGC_TEST_POINT_SEL_RMSK                                          0x1
#define HWIO_TX_AGC_TEST_POINT_SEL_SHFT                                            0
#define HWIO_TX_AGC_TEST_POINT_SEL_OUT(v)                                 \
        out_dword(HWIO_TX_AGC_TEST_POINT_SEL_ADDR,v)
#define HWIO_TX_AGC_TEST_POINT_SEL_OUTM(m,v)                              \
        out_dword_masked(HWIO_TX_AGC_TEST_POINT_SEL_ADDR,m,v,HWIO_TX_AGC_TEST_POINT_SEL_shadow)
#define HWIO_TX_AGC_TEST_POINT_SEL_DATA_BMSK                                     0x1
#define HWIO_TX_AGC_TEST_POINT_SEL_DATA_SHFT                                       0
#define HWIO_TX_AGC_TEST_POINT_SEL_DATA_DISABLE_FVAL                               0
#define HWIO_TX_AGC_TEST_POINT_SEL_DATA_ENABLE_FVAL                              0x1

#define HWIO_TX_AGC_TEST_POINT_DIN_ADDR                                   0x900016a0
#define HWIO_TX_AGC_TEST_POINT_DIN_RMSK                                         0x7f
#define HWIO_TX_AGC_TEST_POINT_DIN_SHFT                                            0
#define HWIO_TX_AGC_TEST_POINT_DIN_OUT(v)                                 \
        out_dword(HWIO_TX_AGC_TEST_POINT_DIN_ADDR,v)
#define HWIO_TX_AGC_TEST_POINT_DIN_OUTM(m,v)                              \
        out_dword_masked(HWIO_TX_AGC_TEST_POINT_DIN_ADDR,m,v,HWIO_TX_AGC_TEST_POINT_DIN_shadow)
#define HWIO_TX_AGC_TEST_POINT_DIN_DSP_DOWN_UP_N_BMSK                           0x40
#define HWIO_TX_AGC_TEST_POINT_DIN_DSP_DOWN_UP_N_SHFT                            0x6
#define HWIO_TX_AGC_TEST_POINT_DIN_PCG_EN_BMSK                                  0x20
#define HWIO_TX_AGC_TEST_POINT_DIN_PCG_EN_SHFT                                   0x5
#define HWIO_TX_AGC_TEST_POINT_DIN_MASK_DATA_BMSK                               0x10
#define HWIO_TX_AGC_TEST_POINT_DIN_MASK_DATA_SHFT                                0x4
#define HWIO_TX_AGC_TEST_POINT_DIN_EARLY2_WSYM_PULSE_BMSK                        0x8
#define HWIO_TX_AGC_TEST_POINT_DIN_EARLY2_WSYM_PULSE_SHFT                        0x3
#define HWIO_TX_AGC_TEST_POINT_DIN_WSYM_PULSE_BMSK                               0x4
#define HWIO_TX_AGC_TEST_POINT_DIN_WSYM_PULSE_SHFT                               0x2
#define HWIO_TX_AGC_TEST_POINT_DIN_EARLY2_TX_PCG_EN_BMSK                         0x2
#define HWIO_TX_AGC_TEST_POINT_DIN_EARLY2_TX_PCG_EN_SHFT                         0x1
#define HWIO_TX_AGC_TEST_POINT_DIN_TX_PCG_EN_BMSK                                0x1
#define HWIO_TX_AGC_TEST_POINT_DIN_TX_PCG_EN_SHFT                                  0

// Sub-Section 17.1.6.4.2: Tx AGC software read registers
#define HWIO_TX_PA_RD_ADDR                                                0x900016a4
#define HWIO_TX_PA_RD_RMSK                                                       0x7
#define HWIO_TX_PA_RD_SHFT                                                         0
#define HWIO_TX_PA_RD_IN                                                  \
        in_dword_masked(HWIO_TX_PA_RD_ADDR, HWIO_TX_PA_RD_RMSK)
#define HWIO_TX_PA_RD_INM(m)                                              \
        in_dword_masked(HWIO_TX_PA_RD_ADDR, m)
#define HWIO_TX_PA_RD_LOAD_LINEARIZER_BMSK                                       0x4
#define HWIO_TX_PA_RD_LOAD_LINEARIZER_SHFT                                       0x2
#define HWIO_TX_PA_RD_PA_R1_RD_BMSK                                              0x2
#define HWIO_TX_PA_RD_PA_R1_RD_SHFT                                              0x1
#define HWIO_TX_PA_RD_PA_R0_RD_BMSK                                              0x1
#define HWIO_TX_PA_RD_PA_R0_RD_SHFT                                                0

#define HWIO_RATCHET_BIT_DIS_ADDR                                         0x900016a8
#define HWIO_RATCHET_BIT_DIS_RMSK                                                0x3
#define HWIO_RATCHET_BIT_DIS_SHFT                                                  0
#define HWIO_RATCHET_BIT_DIS_IN                                           \
        in_dword_masked(HWIO_RATCHET_BIT_DIS_ADDR, HWIO_RATCHET_BIT_DIS_RMSK)
#define HWIO_RATCHET_BIT_DIS_INM(m)                                       \
        in_dword_masked(HWIO_RATCHET_BIT_DIS_ADDR, m)
#define HWIO_RATCHET_BIT_DIS_RATCHET_BIT_DOWN_BMSK                               0x2
#define HWIO_RATCHET_BIT_DIS_RATCHET_BIT_DOWN_SHFT                               0x1
#define HWIO_RATCHET_BIT_DIS_RATCHET_BIT_UP_BMSK                                 0x1
#define HWIO_RATCHET_BIT_DIS_RATCHET_BIT_UP_SHFT                                   0

#define HWIO_TX_AGC_ADJ_RD_ADDR                                           0x900016ac
#define HWIO_TX_AGC_ADJ_RD_RMSK                                                0x1ff
#define HWIO_TX_AGC_ADJ_RD_SHFT                                                    0
#define HWIO_TX_AGC_ADJ_RD_IN                                             \
        in_dword_masked(HWIO_TX_AGC_ADJ_RD_ADDR, HWIO_TX_AGC_ADJ_RD_RMSK)
#define HWIO_TX_AGC_ADJ_RD_INM(m)                                         \
        in_dword_masked(HWIO_TX_AGC_ADJ_RD_ADDR, m)
#define HWIO_TX_AGC_ADJ_RD_DATA_BMSK                                           0x1ff
#define HWIO_TX_AGC_ADJ_RD_DATA_SHFT                                               0

#define HWIO_TX_GAIN_ADJ_RD_ADDR                                          0x900016b0
#define HWIO_TX_GAIN_ADJ_RD_RMSK                                               0x1ff
#define HWIO_TX_GAIN_ADJ_RD_SHFT                                                   0
#define HWIO_TX_GAIN_ADJ_RD_IN                                            \
        in_dword_masked(HWIO_TX_GAIN_ADJ_RD_ADDR, HWIO_TX_GAIN_ADJ_RD_RMSK)
#define HWIO_TX_GAIN_ADJ_RD_INM(m)                                        \
        in_dword_masked(HWIO_TX_GAIN_ADJ_RD_ADDR, m)
#define HWIO_TX_GAIN_ADJ_RD_DATA_BMSK                                          0x1ff
#define HWIO_TX_GAIN_ADJ_RD_DATA_SHFT                                              0

#define HWIO_TX_GAIN_CTL_RD_ADDR                                          0x900016b4
#define HWIO_TX_GAIN_CTL_RD_RMSK                                               0x3ff
#define HWIO_TX_GAIN_CTL_RD_SHFT                                                   0
#define HWIO_TX_GAIN_CTL_RD_IN                                            \
        in_dword_masked(HWIO_TX_GAIN_CTL_RD_ADDR, HWIO_TX_GAIN_CTL_RD_RMSK)
#define HWIO_TX_GAIN_CTL_RD_INM(m)                                        \
        in_dword_masked(HWIO_TX_GAIN_CTL_RD_ADDR, m)
#define HWIO_TX_GAIN_CTL_RD_DATA_BMSK                                          0x3ff
#define HWIO_TX_GAIN_CTL_RD_DATA_SHFT                                              0

#define HWIO_TX_OPEN_LOOP_RD_ADDR                                         0x900016b8
#define HWIO_TX_OPEN_LOOP_RD_RMSK                                              0x3ff
#define HWIO_TX_OPEN_LOOP_RD_SHFT                                                  0
#define HWIO_TX_OPEN_LOOP_RD_IN                                           \
        in_dword_masked(HWIO_TX_OPEN_LOOP_RD_ADDR, HWIO_TX_OPEN_LOOP_RD_RMSK)
#define HWIO_TX_OPEN_LOOP_RD_INM(m)                                       \
        in_dword_masked(HWIO_TX_OPEN_LOOP_RD_ADDR, m)
#define HWIO_TX_OPEN_LOOP_RD_DATA_BMSK                                         0x3ff
#define HWIO_TX_OPEN_LOOP_RD_DATA_SHFT                                             0

// Sub-Section 17.1.6.5: PA ON related controls
#define HWIO_MOD_PA_ON_CTL_ADDR                                           0x900016c0
#define HWIO_MOD_PA_ON_CTL_RMSK                                                  0x7
#define HWIO_MOD_PA_ON_CTL_SHFT                                                    0
#define HWIO_MOD_PA_ON_CTL_OUT(v)                                         \
        out_dword(HWIO_MOD_PA_ON_CTL_ADDR,v)
#define HWIO_MOD_PA_ON_CTL_OUTM(m,v)                                      \
        out_dword_masked(HWIO_MOD_PA_ON_CTL_ADDR,m,v,HWIO_MOD_PA_ON_CTL_shadow)
#define HWIO_MOD_PA_ON_CTL_PA_RANGE_SEL_BMSK                                     0x4
#define HWIO_MOD_PA_ON_CTL_PA_RANGE_SEL_SHFT                                     0x2
#define HWIO_MOD_PA_ON_CTL_PA_RANGE_SEL_USE_THE_SIGNALS_FROM_HARDWARE_FVAL          0
#define HWIO_MOD_PA_ON_CTL_PA_RANGE_SEL_USE_THE_SIGNALS_FROM_MDSP_OR_SOFTWARE_FVAL        0x1
#define HWIO_MOD_PA_ON_CTL_TX_PUNCT_SEL_BMSK                                     0x2
#define HWIO_MOD_PA_ON_CTL_TX_PUNCT_SEL_SHFT                                     0x1
#define HWIO_MOD_PA_ON_CTL_TX_PUNCT_SEL_USE_THE_SIGNAL_FROM_HARDWARE_FVAL          0
#define HWIO_MOD_PA_ON_CTL_TX_PUNCT_SEL_USE_THE_SIGNAL_FROM_MDSP_OR_SOFTWARE_FVAL        0x1
#define HWIO_MOD_PA_ON_CTL_PA_PUNCT_SEL_BMSK                                     0x1
#define HWIO_MOD_PA_ON_CTL_PA_PUNCT_SEL_SHFT                                       0
#define HWIO_MOD_PA_ON_CTL_PA_PUNCT_SEL_USE_THE_SIGNAL_FROM_HARDWARE_FVAL          0
#define HWIO_MOD_PA_ON_CTL_PA_PUNCT_SEL_USE_THE_SIGNAL_FROM_MDSP_OR_SOFTWARE_FVAL        0x1

// Sub-Section 17.1.6.6: Tx PDM related registers
#define HWIO_MOD_TX_AGC_ADJ_CTL_ADDR                                      0x900016c8
#define HWIO_MOD_TX_AGC_ADJ_CTL_RMSK                                            0x1f
#define HWIO_MOD_TX_AGC_ADJ_CTL_SHFT                                               0
#define HWIO_MOD_TX_AGC_ADJ_CTL_IN                                        \
        in_dword_masked(HWIO_MOD_TX_AGC_ADJ_CTL_ADDR, HWIO_MOD_TX_AGC_ADJ_CTL_RMSK)
#define HWIO_MOD_TX_AGC_ADJ_CTL_INM(m)                                    \
        in_dword_masked(HWIO_MOD_TX_AGC_ADJ_CTL_ADDR, m)
#define HWIO_MOD_TX_AGC_ADJ_CTL_OUT(v)                                    \
        out_dword(HWIO_MOD_TX_AGC_ADJ_CTL_ADDR,v)
#define HWIO_MOD_TX_AGC_ADJ_CTL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TX_AGC_ADJ_CTL_ADDR,m,v,HWIO_MOD_TX_AGC_ADJ_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_EN_OVERRIDE_BMSK                         0x10
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_EN_OVERRIDE_SHFT                          0x4
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_SEL_BMSK                              0xc
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_SEL_SHFT                              0x2
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_SEL_HW_SOURCE_FVAL                      0
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_SEL_SW_SOURCE_FVAL                    0x1
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_SEL_FW_SOURCE_FVAL                    0x2
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_POLARITY_BMSK                         0x2
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_POLARITY_SHFT                         0x1
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_OE_BMSK                               0x1
#define HWIO_MOD_TX_AGC_ADJ_CTL_TX_AGC_ADJ_OE_SHFT                                 0

#define HWIO_MOD_TX_AGC_ADJ_ADDR                                          0x900016cc
#define HWIO_MOD_TX_AGC_ADJ_RMSK                                               0x3ff
#define HWIO_MOD_TX_AGC_ADJ_SHFT                                                   0
#define HWIO_MOD_TX_AGC_ADJ_IN                                            \
        in_dword_masked(HWIO_MOD_TX_AGC_ADJ_ADDR, HWIO_MOD_TX_AGC_ADJ_RMSK)
#define HWIO_MOD_TX_AGC_ADJ_INM(m)                                        \
        in_dword_masked(HWIO_MOD_TX_AGC_ADJ_ADDR, m)
#define HWIO_MOD_TX_AGC_ADJ_OUT(v)                                        \
        out_dword(HWIO_MOD_TX_AGC_ADJ_ADDR,v)
#define HWIO_MOD_TX_AGC_ADJ_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TX_AGC_ADJ_ADDR,m,v,HWIO_MOD_TX_AGC_ADJ_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TX_AGC_ADJ_TX_AGC_ADJ_VAL_BMSK                                0x3ff
#define HWIO_MOD_TX_AGC_ADJ_TX_AGC_ADJ_VAL_SHFT                                    0

#define HWIO_MOD_TX_AGC_ODRIVE_DLY_ADDR                                   0x900016d0
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_RMSK                                       0xffff
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_SHFT                                            0
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_IN                                     \
        in_dword_masked(HWIO_MOD_TX_AGC_ODRIVE_DLY_ADDR, HWIO_MOD_TX_AGC_ODRIVE_DLY_RMSK)
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_INM(m)                                 \
        in_dword_masked(HWIO_MOD_TX_AGC_ODRIVE_DLY_ADDR, m)
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_OUT(v)                                 \
        out_dword(HWIO_MOD_TX_AGC_ODRIVE_DLY_ADDR,v)
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TX_AGC_ODRIVE_DLY_ADDR,m,v,HWIO_MOD_TX_AGC_ODRIVE_DLY_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_TX_AGC_ODRIVE_DLY_BMSK                     0xffff
#define HWIO_MOD_TX_AGC_ODRIVE_DLY_TX_AGC_ODRIVE_DLY_SHFT                          0

// Sub-Section 17.1.6.7: Modulator Clock Gating related registers
#define HWIO_MOD_HW_CLK_CTL_ADDR                                          0x900016d4
#define HWIO_MOD_HW_CLK_CTL_RMSK                                                 0xf
#define HWIO_MOD_HW_CLK_CTL_SHFT                                                   0
#define HWIO_MOD_HW_CLK_CTL_IN                                            \
        in_dword_masked(HWIO_MOD_HW_CLK_CTL_ADDR, HWIO_MOD_HW_CLK_CTL_RMSK)
#define HWIO_MOD_HW_CLK_CTL_INM(m)                                        \
        in_dword_masked(HWIO_MOD_HW_CLK_CTL_ADDR, m)
#define HWIO_MOD_HW_CLK_CTL_OUT(v)                                        \
        out_dword(HWIO_MOD_HW_CLK_CTL_ADDR,v)
#define HWIO_MOD_HW_CLK_CTL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_HW_CLK_CTL_ADDR,m,v,HWIO_MOD_HW_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_HW_CLK_CTL_MOD_CX32_HW_LCG_ENA_BMSK                             0x8
#define HWIO_MOD_HW_CLK_CTL_MOD_CX32_HW_LCG_ENA_SHFT                             0x3
#define HWIO_MOD_HW_CLK_CTL_MOD_PDM_HW_LCG_ENA_BMSK                              0x4
#define HWIO_MOD_HW_CLK_CTL_MOD_PDM_HW_LCG_ENA_SHFT                              0x2
#define HWIO_MOD_HW_CLK_CTL_MOD_CX16_HW_LCG_ENA_BMSK                             0x2
#define HWIO_MOD_HW_CLK_CTL_MOD_CX16_HW_LCG_ENA_SHFT                             0x1
#define HWIO_MOD_HW_CLK_CTL_MOD_CX8_HW_LCG_ENA_BMSK                              0x1
#define HWIO_MOD_HW_CLK_CTL_MOD_CX8_HW_LCG_ENA_SHFT                                0

#define HWIO_MOD_MICRO_CLK_CTL_ADDR                                       0x900016d8
#define HWIO_MOD_MICRO_CLK_CTL_RMSK                                              0xf
#define HWIO_MOD_MICRO_CLK_CTL_SHFT                                                0
#define HWIO_MOD_MICRO_CLK_CTL_IN                                         \
        in_dword_masked(HWIO_MOD_MICRO_CLK_CTL_ADDR, HWIO_MOD_MICRO_CLK_CTL_RMSK)
#define HWIO_MOD_MICRO_CLK_CTL_INM(m)                                     \
        in_dword_masked(HWIO_MOD_MICRO_CLK_CTL_ADDR, m)
#define HWIO_MOD_MICRO_CLK_CTL_OUT(v)                                     \
        out_dword(HWIO_MOD_MICRO_CLK_CTL_ADDR,v)
#define HWIO_MOD_MICRO_CLK_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_MICRO_CLK_CTL_ADDR,m,v,HWIO_MOD_MICRO_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_MICRO_CLK_CTL_MOD_CX32_CLK_OVERRIDE_BMSK                        0x8
#define HWIO_MOD_MICRO_CLK_CTL_MOD_CX32_CLK_OVERRIDE_SHFT                        0x3
#define HWIO_MOD_MICRO_CLK_CTL_MOD_PDM_CLK_OVERRIDE_BMSK                         0x4
#define HWIO_MOD_MICRO_CLK_CTL_MOD_PDM_CLK_OVERRIDE_SHFT                         0x2
#define HWIO_MOD_MICRO_CLK_CTL_MOD_CX16_CLK_OVERRIDE_BMSK                        0x2
#define HWIO_MOD_MICRO_CLK_CTL_MOD_CX16_CLK_OVERRIDE_SHFT                        0x1
#define HWIO_MOD_MICRO_CLK_CTL_MOD_CX8_CLK_OVERRIDE_BMSK                         0x1
#define HWIO_MOD_MICRO_CLK_CTL_MOD_CX8_CLK_OVERRIDE_SHFT                           0

#define HWIO_MOD_CLK_STATUS_ADDR                                          0x900016dc
#define HWIO_MOD_CLK_STATUS_RMSK                                                 0xf
#define HWIO_MOD_CLK_STATUS_SHFT                                                   0
#define HWIO_MOD_CLK_STATUS_IN                                            \
        in_dword_masked(HWIO_MOD_CLK_STATUS_ADDR, HWIO_MOD_CLK_STATUS_RMSK)
#define HWIO_MOD_CLK_STATUS_INM(m)                                        \
        in_dword_masked(HWIO_MOD_CLK_STATUS_ADDR, m)
#define HWIO_MOD_CLK_STATUS_MOD_CX32_CLK_IS_OFF_BMSK                             0x8
#define HWIO_MOD_CLK_STATUS_MOD_CX32_CLK_IS_OFF_SHFT                             0x3
#define HWIO_MOD_CLK_STATUS_MOD_PDM_CLK_IS_OFF_BMSK                              0x4
#define HWIO_MOD_CLK_STATUS_MOD_PDM_CLK_IS_OFF_SHFT                              0x2
#define HWIO_MOD_CLK_STATUS_MOD_CX16_CLK_IS_OFF_BMSK                             0x2
#define HWIO_MOD_CLK_STATUS_MOD_CX16_CLK_IS_OFF_SHFT                             0x1
#define HWIO_MOD_CLK_STATUS_MOD_CX8_CLK_IS_OFF_BMSK                              0x1
#define HWIO_MOD_CLK_STATUS_MOD_CX8_CLK_IS_OFF_SHFT                                0

// Sub-Section 17.1.6.8: Modulator 2nd Level Interrupts
#define HWIO_MOD_TX_SLOT_INT_STATUS_ADDR                                  0x900016e0
#define HWIO_MOD_TX_SLOT_INT_STATUS_RMSK                                         0x3
#define HWIO_MOD_TX_SLOT_INT_STATUS_SHFT                                           0
#define HWIO_MOD_TX_SLOT_INT_STATUS_IN                                    \
        in_dword_masked(HWIO_MOD_TX_SLOT_INT_STATUS_ADDR, HWIO_MOD_TX_SLOT_INT_STATUS_RMSK)
#define HWIO_MOD_TX_SLOT_INT_STATUS_INM(m)                                \
        in_dword_masked(HWIO_MOD_TX_SLOT_INT_STATUS_ADDR, m)
#define HWIO_MOD_TX_SLOT_INT_STATUS_PER_SLOT_INT_BMSK                            0x2
#define HWIO_MOD_TX_SLOT_INT_STATUS_PER_SLOT_INT_SHFT                            0x1
#define HWIO_MOD_TX_SLOT_INT_STATUS_MOD_TX_1_25_MS_INT_BMSK                      0x1
#define HWIO_MOD_TX_SLOT_INT_STATUS_MOD_TX_1_25_MS_INT_SHFT                        0

#define HWIO_MOD_TX_SLOT_INT_CLR_ADDR                                     0x900016e4
#define HWIO_MOD_TX_SLOT_INT_CLR_RMSK                                            0x3
#define HWIO_MOD_TX_SLOT_INT_CLR_SHFT                                              0
#define HWIO_MOD_TX_SLOT_INT_CLR_OUT(v)                                   \
        out_dword(HWIO_MOD_TX_SLOT_INT_CLR_ADDR,v)
#define HWIO_MOD_TX_SLOT_INT_CLR_OUTM(m,v)                                \
        out_dword_masked(HWIO_MOD_TX_SLOT_INT_CLR_ADDR,m,v,HWIO_MOD_TX_SLOT_INT_CLR_shadow)
#define HWIO_MOD_TX_SLOT_INT_CLR_PER_SLOT_INT_CLR_BMSK                           0x2
#define HWIO_MOD_TX_SLOT_INT_CLR_PER_SLOT_INT_CLR_SHFT                           0x1
#define HWIO_MOD_TX_SLOT_INT_CLR_MOD_TX_1_25_MS_INT_CLR_BMSK                     0x1
#define HWIO_MOD_TX_SLOT_INT_CLR_MOD_TX_1_25_MS_INT_CLR_SHFT                       0

#define HWIO_MOD_TX_SLOT_INT_EN_ADDR                                      0x900016e8
#define HWIO_MOD_TX_SLOT_INT_EN_RMSK                                             0x3
#define HWIO_MOD_TX_SLOT_INT_EN_SHFT                                               0
#define HWIO_MOD_TX_SLOT_INT_EN_IN                                        \
        in_dword_masked(HWIO_MOD_TX_SLOT_INT_EN_ADDR, HWIO_MOD_TX_SLOT_INT_EN_RMSK)
#define HWIO_MOD_TX_SLOT_INT_EN_INM(m)                                    \
        in_dword_masked(HWIO_MOD_TX_SLOT_INT_EN_ADDR, m)
#define HWIO_MOD_TX_SLOT_INT_EN_OUT(v)                                    \
        out_dword(HWIO_MOD_TX_SLOT_INT_EN_ADDR,v)
#define HWIO_MOD_TX_SLOT_INT_EN_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TX_SLOT_INT_EN_ADDR,m,v,HWIO_MOD_TX_SLOT_INT_EN_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TX_SLOT_INT_EN_PER_SLOT_INT_CLR_BMSK                            0x2
#define HWIO_MOD_TX_SLOT_INT_EN_PER_SLOT_INT_CLR_SHFT                            0x1
#define HWIO_MOD_TX_SLOT_INT_EN_MOD_TX_1_25_MS_INT_CLR_BMSK                      0x1
#define HWIO_MOD_TX_SLOT_INT_EN_MOD_TX_1_25_MS_INT_CLR_SHFT                        0

#define HWIO_MOD_TX_FR_INT_STATUS_ADDR                                    0x900016ec
#define HWIO_MOD_TX_FR_INT_STATUS_RMSK                                           0x3
#define HWIO_MOD_TX_FR_INT_STATUS_SHFT                                             0
#define HWIO_MOD_TX_FR_INT_STATUS_IN                                      \
        in_dword_masked(HWIO_MOD_TX_FR_INT_STATUS_ADDR, HWIO_MOD_TX_FR_INT_STATUS_RMSK)
#define HWIO_MOD_TX_FR_INT_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_MOD_TX_FR_INT_STATUS_ADDR, m)
#define HWIO_MOD_TX_FR_INT_STATUS_FRAME_INT_BMSK                                 0x2
#define HWIO_MOD_TX_FR_INT_STATUS_FRAME_INT_SHFT                                 0x1
#define HWIO_MOD_TX_FR_INT_STATUS_MOD_TX_FR_INT_BMSK                             0x1
#define HWIO_MOD_TX_FR_INT_STATUS_MOD_TX_FR_INT_SHFT                               0

#define HWIO_MOD_TX_FR_INT_CLR_ADDR                                       0x900016f0
#define HWIO_MOD_TX_FR_INT_CLR_RMSK                                              0x3
#define HWIO_MOD_TX_FR_INT_CLR_SHFT                                                0
#define HWIO_MOD_TX_FR_INT_CLR_OUT(v)                                     \
        out_dword(HWIO_MOD_TX_FR_INT_CLR_ADDR,v)
#define HWIO_MOD_TX_FR_INT_CLR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_TX_FR_INT_CLR_ADDR,m,v,HWIO_MOD_TX_FR_INT_CLR_shadow)
#define HWIO_MOD_TX_FR_INT_CLR_FRAME_INT_CLR_BMSK                                0x2
#define HWIO_MOD_TX_FR_INT_CLR_FRAME_INT_CLR_SHFT                                0x1
#define HWIO_MOD_TX_FR_INT_CLR_MOD_TX_FR_INT_CLR_BMSK                            0x1
#define HWIO_MOD_TX_FR_INT_CLR_MOD_TX_FR_INT_CLR_SHFT                              0

#define HWIO_MOD_TX_FR_INT_EN_ADDR                                        0x900016f4
#define HWIO_MOD_TX_FR_INT_EN_RMSK                                               0x3
#define HWIO_MOD_TX_FR_INT_EN_SHFT                                                 0
#define HWIO_MOD_TX_FR_INT_EN_IN                                          \
        in_dword_masked(HWIO_MOD_TX_FR_INT_EN_ADDR, HWIO_MOD_TX_FR_INT_EN_RMSK)
#define HWIO_MOD_TX_FR_INT_EN_INM(m)                                      \
        in_dword_masked(HWIO_MOD_TX_FR_INT_EN_ADDR, m)
#define HWIO_MOD_TX_FR_INT_EN_OUT(v)                                      \
        out_dword(HWIO_MOD_TX_FR_INT_EN_ADDR,v)
#define HWIO_MOD_TX_FR_INT_EN_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TX_FR_INT_EN_ADDR,m,v,HWIO_MOD_TX_FR_INT_EN_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TX_FR_INT_EN_FRAME_INT_CLR_BMSK                                 0x2
#define HWIO_MOD_TX_FR_INT_EN_FRAME_INT_CLR_SHFT                                 0x1
#define HWIO_MOD_TX_FR_INT_EN_MOD_TX_FR_INT_CLR_BMSK                             0x1
#define HWIO_MOD_TX_FR_INT_EN_MOD_TX_FR_INT_CLR_SHFT                               0

// Sub-Section 17.1.6.9: Modulator Spare registers
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_ADDR                              0x90001700
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_RMSK                                  0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_SHFT                                       0
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_IN                                \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_0_ADDR, HWIO_MOD_TXCX8_SPARE_READ_REG_0_RMSK)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_INM(m)                            \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_0_ADDR, m)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_OUT(v)                            \
        out_dword(HWIO_MOD_TXCX8_SPARE_READ_REG_0_ADDR,v)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TXCX8_SPARE_READ_REG_0_ADDR,m,v,HWIO_MOD_TXCX8_SPARE_READ_REG_0_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_SPARE_BITS_BMSK                       0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_0_SPARE_BITS_SHFT                            0

#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_ADDR                              0x90001704
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_RMSK                                  0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_SHFT                                       0
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_IN                                \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_1_ADDR, HWIO_MOD_TXCX8_SPARE_READ_REG_1_RMSK)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_INM(m)                            \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_1_ADDR, m)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_OUT(v)                            \
        out_dword(HWIO_MOD_TXCX8_SPARE_READ_REG_1_ADDR,v)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TXCX8_SPARE_READ_REG_1_ADDR,m,v,HWIO_MOD_TXCX8_SPARE_READ_REG_1_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_SPARE_BITS_BMSK                       0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_1_SPARE_BITS_SHFT                            0

#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_ADDR                              0x90001708
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_RMSK                                  0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_SHFT                                       0
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_IN                                \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_2_ADDR, HWIO_MOD_TXCX8_SPARE_READ_REG_2_RMSK)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_INM(m)                            \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_2_ADDR, m)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_OUT(v)                            \
        out_dword(HWIO_MOD_TXCX8_SPARE_READ_REG_2_ADDR,v)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TXCX8_SPARE_READ_REG_2_ADDR,m,v,HWIO_MOD_TXCX8_SPARE_READ_REG_2_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_SPARE_BITS_BMSK                       0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_2_SPARE_BITS_SHFT                            0

#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_ADDR                              0x9000170c
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_RMSK                                  0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_SHFT                                       0
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_IN                                \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_3_ADDR, HWIO_MOD_TXCX8_SPARE_READ_REG_3_RMSK)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_INM(m)                            \
        in_dword_masked(HWIO_MOD_TXCX8_SPARE_READ_REG_3_ADDR, m)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_OUT(v)                            \
        out_dword(HWIO_MOD_TXCX8_SPARE_READ_REG_3_ADDR,v)
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TXCX8_SPARE_READ_REG_3_ADDR,m,v,HWIO_MOD_TXCX8_SPARE_READ_REG_3_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_SPARE_BITS_BMSK                       0xffff
#define HWIO_MOD_TXCX8_SPARE_READ_REG_3_SPARE_BITS_SHFT                            0

// Stop Parsing at Section 17.1.7: ARM registers at TX_CX16_CLK
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// FL_SYM_BUFF                           0x1800                0x19FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// FL_SYM_BUFF_FILE                  generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 19.1: ARM registers
#define HWIO_FL_SYM_BUFF_MODE_ADDR                                        0x90001800
#define HWIO_FL_SYM_BUFF_MODE_RMSK                                               0x3
#define HWIO_FL_SYM_BUFF_MODE_SHFT                                                 0
#define HWIO_FL_SYM_BUFF_MODE_IN                                          \
        in_dword_masked(HWIO_FL_SYM_BUFF_MODE_ADDR, HWIO_FL_SYM_BUFF_MODE_RMSK)
#define HWIO_FL_SYM_BUFF_MODE_INM(m)                                      \
        in_dword_masked(HWIO_FL_SYM_BUFF_MODE_ADDR, m)
#define HWIO_FL_SYM_BUFF_MODE_OUT(v)                                      \
        out_dword(HWIO_FL_SYM_BUFF_MODE_ADDR,v)
#define HWIO_FL_SYM_BUFF_MODE_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FL_SYM_BUFF_MODE_ADDR,m,v,HWIO_FL_SYM_BUFF_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_FL_SYM_BUFF_MODE_MODE_SEL_BMSK                                      0x3
#define HWIO_FL_SYM_BUFF_MODE_MODE_SEL_SHFT                                        0
#define HWIO_FL_SYM_BUFF_MODE_MODE_SEL_DEINTERLEAVER_FVAL                          0
#define HWIO_FL_SYM_BUFF_MODE_MODE_SEL_HDR_DEMOD_FVAL                            0x1
#define HWIO_FL_SYM_BUFF_MODE_MODE_SEL_PDCH_ENGINE_FVAL                          0x2
#define HWIO_FL_SYM_BUFF_MODE_MODE_SEL_MICRO_INTERFACE_OVERRIDE_FVAL             0x3

#define HWIO_FL_SYM_BUFF_CLK_CTL_ADDR                                     0x90001804
#define HWIO_FL_SYM_BUFF_CLK_CTL_RMSK                                            0x1
#define HWIO_FL_SYM_BUFF_CLK_CTL_SHFT                                              0
#define HWIO_FL_SYM_BUFF_CLK_CTL_IN                                       \
        in_dword_masked(HWIO_FL_SYM_BUFF_CLK_CTL_ADDR, HWIO_FL_SYM_BUFF_CLK_CTL_RMSK)
#define HWIO_FL_SYM_BUFF_CLK_CTL_INM(m)                                   \
        in_dword_masked(HWIO_FL_SYM_BUFF_CLK_CTL_ADDR, m)
#define HWIO_FL_SYM_BUFF_CLK_CTL_OUT(v)                                   \
        out_dword(HWIO_FL_SYM_BUFF_CLK_CTL_ADDR,v)
#define HWIO_FL_SYM_BUFF_CLK_CTL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FL_SYM_BUFF_CLK_CTL_ADDR,m,v,HWIO_FL_SYM_BUFF_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_FL_SYM_BUFF_CLK_CTL_CLK_LCG_EN_BMSK                                 0x1
#define HWIO_FL_SYM_BUFF_CLK_CTL_CLK_LCG_EN_SHFT                                   0
#define HWIO_FL_SYM_BUFF_CLK_CTL_CLK_LCG_EN_SOFTWARE_CONTROL_FVAL                  0
#define HWIO_FL_SYM_BUFF_CLK_CTL_CLK_LCG_EN_HARDWARE_CONTROL_FVAL                0x1

#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_ADDR                                0x90001808
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_RMSK                                       0x1
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_SHFT                                         0
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_IN                                  \
        in_dword_masked(HWIO_FL_SYM_BUFF_CLK_OVERRIDE_ADDR, HWIO_FL_SYM_BUFF_CLK_OVERRIDE_RMSK)
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_INM(m)                              \
        in_dword_masked(HWIO_FL_SYM_BUFF_CLK_OVERRIDE_ADDR, m)
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_OUT(v)                              \
        out_dword(HWIO_FL_SYM_BUFF_CLK_OVERRIDE_ADDR,v)
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FL_SYM_BUFF_CLK_OVERRIDE_ADDR,m,v,HWIO_FL_SYM_BUFF_CLK_OVERRIDE_IN); \
		HWIO_INTFREE()
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_CLK_ENABLE_BMSK                            0x1
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_CLK_ENABLE_SHFT                              0
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_CLK_ENABLE_LOCAL_CLOCK_IS_OFF_FVAL           0
#define HWIO_FL_SYM_BUFF_CLK_OVERRIDE_CLK_ENABLE_LOCAL_CLOCK_IS_ON_FVAL          0x1

#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_ADDR                               0x9000180c
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_RMSK                                      0x1
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_SHFT                                        0
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_IN                                 \
        in_dword_masked(HWIO_FL_SYM_BUFF_CLK_STATUS_RD_ADDR, HWIO_FL_SYM_BUFF_CLK_STATUS_RD_RMSK)
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_INM(m)                             \
        in_dword_masked(HWIO_FL_SYM_BUFF_CLK_STATUS_RD_ADDR, m)
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_HALTED_BMSK                               0x1
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_HALTED_SHFT                                 0
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_HALTED_CLOCK_IS_NOT_HALTED_FVAL             0
#define HWIO_FL_SYM_BUFF_CLK_STATUS_RD_HALTED_CLOCK_IS_HALTED_FVAL               0x1

#define HWIO_FL_SYM_BUFF_MEM_CMD_ADDR                                     0x90001810
#define HWIO_FL_SYM_BUFF_MEM_CMD_RMSK                                     0xc7ffffff
#define HWIO_FL_SYM_BUFF_MEM_CMD_SHFT                                              0
#define HWIO_FL_SYM_BUFF_MEM_CMD_OUT(v)                                   \
        out_dword(HWIO_FL_SYM_BUFF_MEM_CMD_ADDR,v)
#define HWIO_FL_SYM_BUFF_MEM_CMD_OUTM(m,v)                                \
        out_dword_masked(HWIO_FL_SYM_BUFF_MEM_CMD_ADDR,m,v,HWIO_FL_SYM_BUFF_MEM_CMD_shadow)
#define HWIO_FL_SYM_BUFF_MEM_CMD_WRITE_BMSK                               0x80000000
#define HWIO_FL_SYM_BUFF_MEM_CMD_WRITE_SHFT                                     0x1f
#define HWIO_FL_SYM_BUFF_MEM_CMD_READ_BMSK                                0x40000000
#define HWIO_FL_SYM_BUFF_MEM_CMD_READ_SHFT                                      0x1e
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_BMSK                             0x7c00000
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_SHFT                                  0x16
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM0_FVAL                             0
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM1_FVAL                           0x1
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM2_FVAL                           0x2
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM3_FVAL                           0x3
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM4_FVAL                           0x4
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM5_FVAL                           0x5
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM6_FVAL                           0x6
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM7_FVAL                           0x7
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM8_FVAL                           0x8
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM9_FVAL                           0x9
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM10_FVAL                          0xa
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM11_FVAL                          0xb
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM12_FVAL                          0xc
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM13_FVAL                          0xd
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM14_FVAL                          0xe
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X8_RAM15_FVAL                          0xf
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X10_RAM0_FVAL                         0x10
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X10_RAM1_FVAL                         0x11
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X10_RAM2_FVAL                         0x12
#define HWIO_FL_SYM_BUFF_MEM_CMD_BANK_SEL_X10_RAM3_FVAL                         0x13
#define HWIO_FL_SYM_BUFF_MEM_CMD_ADDRESS_BMSK                               0x3ffc00
#define HWIO_FL_SYM_BUFF_MEM_CMD_ADDRESS_SHFT                                    0xa
#define HWIO_FL_SYM_BUFF_MEM_CMD_WR_DATA_BMSK                                  0x3ff
#define HWIO_FL_SYM_BUFF_MEM_CMD_WR_DATA_SHFT                                      0

#define HWIO_FL_SYM_BUFF_MEM_RD_ADDR                                      0x90001814
#define HWIO_FL_SYM_BUFF_MEM_RD_RMSK                                           0x3ff
#define HWIO_FL_SYM_BUFF_MEM_RD_SHFT                                               0
#define HWIO_FL_SYM_BUFF_MEM_RD_IN                                        \
        in_dword_masked(HWIO_FL_SYM_BUFF_MEM_RD_ADDR, HWIO_FL_SYM_BUFF_MEM_RD_RMSK)
#define HWIO_FL_SYM_BUFF_MEM_RD_INM(m)                                    \
        in_dword_masked(HWIO_FL_SYM_BUFF_MEM_RD_ADDR, m)
#define HWIO_FL_SYM_BUFF_MEM_RD_RD_DATA_BMSK                                   0x3ff
#define HWIO_FL_SYM_BUFF_MEM_RD_RD_DATA_SHFT                                       0

//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// MOD_ERAM                              0x2000                0x29FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// MODLTR_CX16_FILE                  generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 17.1.7: ARM registers at TX_CX16_CLK
// Sub-Section 17.1.7.1: Modulator ERAM access registers
#define HWIO_MOD_ERAM_DATA_ADDR                                           0x90002000
#define HWIO_MOD_ERAM_DATA_RMSK                                           0xffffffff
#define HWIO_MOD_ERAM_DATA_SHFT                                                    0
#define HWIO_MOD_ERAM_DATA_IN                                             \
        in_dword_masked(HWIO_MOD_ERAM_DATA_ADDR, HWIO_MOD_ERAM_DATA_RMSK)
#define HWIO_MOD_ERAM_DATA_INM(m)                                         \
        in_dword_masked(HWIO_MOD_ERAM_DATA_ADDR, m)
#define HWIO_MOD_ERAM_DATA_OUT(v)                                         \
        out_dword(HWIO_MOD_ERAM_DATA_ADDR,v)
#define HWIO_MOD_ERAM_DATA_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_ERAM_DATA_ADDR,m,v,HWIO_MOD_ERAM_DATA_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_ERAM_DATA_DATA_BMSK                                      0xffffffff
#define HWIO_MOD_ERAM_DATA_DATA_SHFT                                               0

#define HWIO_MOD_ERAM_DATA_CTL_ADDR                                       0x90002908
#define HWIO_MOD_ERAM_DATA_CTL_RMSK                                            0xfff
#define HWIO_MOD_ERAM_DATA_CTL_SHFT                                                0
#define HWIO_MOD_ERAM_DATA_CTL_OUT(v)                                     \
        out_dword(HWIO_MOD_ERAM_DATA_CTL_ADDR,v)
#define HWIO_MOD_ERAM_DATA_CTL_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_ERAM_DATA_CTL_ADDR,m,v,HWIO_MOD_ERAM_DATA_CTL_shadow)
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_1ST_BMSK                               0x800
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_1ST_SHFT                                 0xb
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_1ST_NON_1ST_WRITE_FVAL                     0
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_1ST_1ST_WRITE_FVAL                       0x1
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_EN_BMSK                                0x400
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_EN_SHFT                                  0xa
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_EN_DISABLE_FVAL                            0
#define HWIO_MOD_ERAM_DATA_CTL_RESERVED_EN_ENABLE_FVAL                           0x1
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_BMSK                               0x300
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_SHFT                                 0x8
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_DO_A_ERAM0_FVAL                        0
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_DO_A_ERAM1_FVAL                      0x1
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_DO_A_ERAM2_FVAL                      0x2
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_DO_A_ERAM3_FVAL                      0x3
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_OVERRIDE_BMSK                       0x80
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_OVERRIDE_SHFT                        0x7
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_OVERRIDE_MDSP_CONTROL_FVAL             0
#define HWIO_MOD_ERAM_DATA_CTL_DOA_ERAM_SEL_OVERRIDE_ARM_CONTROL_FVAL            0x1
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_BMSK                                    0x60
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_SHFT                                     0x5
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_LSB_FVAL                                   0
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_2ND_LSB_FVAL                             0x1
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_2ND_MSB_FVAL                             0x2
#define HWIO_MOD_ERAM_DATA_CTL_BYTE_POS_MSB_FVAL                                 0x3
#define HWIO_MOD_ERAM_DATA_CTL_HALF_WORD_POS_BMSK                               0x10
#define HWIO_MOD_ERAM_DATA_CTL_HALF_WORD_POS_SHFT                                0x4
#define HWIO_MOD_ERAM_DATA_CTL_HALF_WORD_POS_LSB_FVAL                              0
#define HWIO_MOD_ERAM_DATA_CTL_HALF_WORD_POS_MSB_FVAL                            0x1
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_BMSK                                  0xc
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_SHFT                                  0x2
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_WORD_FVAL                               0
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_HALF_WORD_FVAL                        0x1
#define HWIO_MOD_ERAM_DATA_CTL_DATA_FORMAT_BYTE_FVAL                             0x2
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_BMSK                                     0x3
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_SHFT                                       0
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_CH1_FVAL                                   0
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_CH2_FVAL                                 0x1
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_CH3_FVAL                                 0x2
#define HWIO_MOD_ERAM_DATA_CTL_ERAM_SEL_PDCH_FVAL                                0x3

#define HWIO_MOD_ERAM_WR_DONE_ADDR                                        0x9000290c
#define HWIO_MOD_ERAM_WR_DONE_RMSK                                               0x1
#define HWIO_MOD_ERAM_WR_DONE_SHFT                                                 0
#define HWIO_MOD_ERAM_WR_DONE_OUT(v)                                      \
        out_dword(HWIO_MOD_ERAM_WR_DONE_ADDR,v)
#define HWIO_MOD_ERAM_WR_DONE_OUTM(m,v)                                   \
        out_dword_masked(HWIO_MOD_ERAM_WR_DONE_ADDR,m,v,HWIO_MOD_ERAM_WR_DONE_shadow)
#define HWIO_MOD_ERAM_WR_DONE_DONE_BMSK                                          0x1
#define HWIO_MOD_ERAM_WR_DONE_DONE_SHFT                                            0

#define HWIO_MOD_ERAM_RESERVED_BITS_ADDR                                  0x90002910
#define HWIO_MOD_ERAM_RESERVED_BITS_RMSK                                         0x3
#define HWIO_MOD_ERAM_RESERVED_BITS_SHFT                                           0
#define HWIO_MOD_ERAM_RESERVED_BITS_OUT(v)                                \
        out_dword(HWIO_MOD_ERAM_RESERVED_BITS_ADDR,v)
#define HWIO_MOD_ERAM_RESERVED_BITS_OUTM(m,v)                             \
        out_dword_masked(HWIO_MOD_ERAM_RESERVED_BITS_ADDR,m,v,HWIO_MOD_ERAM_RESERVED_BITS_shadow)
#define HWIO_MOD_ERAM_RESERVED_BITS_DATA_BMSK                                    0x3
#define HWIO_MOD_ERAM_RESERVED_BITS_DATA_SHFT                                      0

#define HWIO_MOD_TEST_MEM_MODE_ADDR                                       0x90002914
#define HWIO_MOD_TEST_MEM_MODE_RMSK                                              0x1
#define HWIO_MOD_TEST_MEM_MODE_SHFT                                                0
#define HWIO_MOD_TEST_MEM_MODE_OUT(v)                                     \
        out_dword(HWIO_MOD_TEST_MEM_MODE_ADDR,v)
#define HWIO_MOD_TEST_MEM_MODE_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_TEST_MEM_MODE_ADDR,m,v,HWIO_MOD_TEST_MEM_MODE_shadow)
#define HWIO_MOD_TEST_MEM_MODE_MODE_BMSK                                         0x1
#define HWIO_MOD_TEST_MEM_MODE_MODE_SHFT                                           0
#define HWIO_MOD_TEST_MEM_MODE_MODE_NORMAL_MODE_FVAL                               0
#define HWIO_MOD_TEST_MEM_MODE_MODE_TEST_MODE_FVAL                               0x1

#define HWIO_MOD_TEST_MEM_SEL_ADDR                                        0x90002918
#define HWIO_MOD_TEST_MEM_SEL_RMSK                                               0xf
#define HWIO_MOD_TEST_MEM_SEL_SHFT                                                 0
#define HWIO_MOD_TEST_MEM_SEL_OUT(v)                                      \
        out_dword(HWIO_MOD_TEST_MEM_SEL_ADDR,v)
#define HWIO_MOD_TEST_MEM_SEL_OUTM(m,v)                                   \
        out_dword_masked(HWIO_MOD_TEST_MEM_SEL_ADDR,m,v,HWIO_MOD_TEST_MEM_SEL_shadow)
#define HWIO_MOD_TEST_MEM_SEL_SEL_BMSK                                           0xf
#define HWIO_MOD_TEST_MEM_SEL_SEL_SHFT                                             0
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH1_CH2_ERAM_FVAL                                0
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH1_IRAM0_FVAL                                 0x1
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH1_IRAM1_FVAL                                 0x2
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH2_IRAM0_FVAL                                 0x3
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH2_IRAM1_FVAL                                 0x4
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH3_ERAM_FVAL                                  0x5
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH3_IRAM0_FVAL                                 0x6
#define HWIO_MOD_TEST_MEM_SEL_SEL_CH3_IRAM1_FVAL                                 0x7
#define HWIO_MOD_TEST_MEM_SEL_SEL_PDCH_ERAM0_FVAL                                0x8
#define HWIO_MOD_TEST_MEM_SEL_SEL_PDCH_ERAM1_FVAL                                0x9
#define HWIO_MOD_TEST_MEM_SEL_SEL_PDCH_IRAM0_FVAL                                0xa
#define HWIO_MOD_TEST_MEM_SEL_SEL_PDCH_IRAM1_FVAL                                0xb

#define HWIO_MOD_TEST_MEM_ADDR_ADDR                                       0x9000291c
#define HWIO_MOD_TEST_MEM_ADDR_RMSK                                            0xfff
#define HWIO_MOD_TEST_MEM_ADDR_SHFT                                                0
#define HWIO_MOD_TEST_MEM_ADDR_OUT(v)                                     \
        out_dword(HWIO_MOD_TEST_MEM_ADDR_ADDR,v)
#define HWIO_MOD_TEST_MEM_ADDR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MOD_TEST_MEM_ADDR_ADDR,m,v,HWIO_MOD_TEST_MEM_ADDR_shadow)
#define HWIO_MOD_TEST_MEM_ADDR_ADDR_BMSK                                       0xfff
#define HWIO_MOD_TEST_MEM_ADDR_ADDR_SHFT                                           0

#define HWIO_MOD_TEST_MEM_DATA_ADDR                                       0x90002920
#define HWIO_MOD_TEST_MEM_DATA_RMSK                                       0xffffffff
#define HWIO_MOD_TEST_MEM_DATA_SHFT                                                0
#define HWIO_MOD_TEST_MEM_DATA_IN                                         \
        in_dword_masked(HWIO_MOD_TEST_MEM_DATA_ADDR, HWIO_MOD_TEST_MEM_DATA_RMSK)
#define HWIO_MOD_TEST_MEM_DATA_INM(m)                                     \
        in_dword_masked(HWIO_MOD_TEST_MEM_DATA_ADDR, m)
#define HWIO_MOD_TEST_MEM_DATA_OUT(v)                                     \
        out_dword(HWIO_MOD_TEST_MEM_DATA_ADDR,v)
#define HWIO_MOD_TEST_MEM_DATA_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TEST_MEM_DATA_ADDR,m,v,HWIO_MOD_TEST_MEM_DATA_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TEST_MEM_DATA_DATA_BMSK                                  0xffffffff
#define HWIO_MOD_TEST_MEM_DATA_DATA_SHFT                                           0

#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_ADDR                             0x90002924
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_RMSK                                 0xffff
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_SHFT                                      0
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_IN                               \
        in_dword_masked(HWIO_MOD_TXCX16_SPARE_READ_REG_0_ADDR, HWIO_MOD_TXCX16_SPARE_READ_REG_0_RMSK)
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_INM(m)                           \
        in_dword_masked(HWIO_MOD_TXCX16_SPARE_READ_REG_0_ADDR, m)
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_OUT(v)                           \
        out_dword(HWIO_MOD_TXCX16_SPARE_READ_REG_0_ADDR,v)
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TXCX16_SPARE_READ_REG_0_ADDR,m,v,HWIO_MOD_TXCX16_SPARE_READ_REG_0_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_SPARE_BITS_BMSK                      0xffff
#define HWIO_MOD_TXCX16_SPARE_READ_REG_0_SPARE_BITS_SHFT                           0

#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_ADDR                             0x90002928
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_RMSK                                 0xffff
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_SHFT                                      0
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_IN                               \
        in_dword_masked(HWIO_MOD_TXCX16_SPARE_READ_REG_1_ADDR, HWIO_MOD_TXCX16_SPARE_READ_REG_1_RMSK)
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_INM(m)                           \
        in_dword_masked(HWIO_MOD_TXCX16_SPARE_READ_REG_1_ADDR, m)
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_OUT(v)                           \
        out_dword(HWIO_MOD_TXCX16_SPARE_READ_REG_1_ADDR,v)
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MOD_TXCX16_SPARE_READ_REG_1_ADDR,m,v,HWIO_MOD_TXCX16_SPARE_READ_REG_1_IN); \
		HWIO_INTFREE()
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_SPARE_BITS_BMSK                      0xffff
#define HWIO_MOD_TXCX16_SPARE_READ_REG_1_SPARE_BITS_SHFT                           0

// Stop Parsing at Section 17.1.8: Modulator Firmware Registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// 1x EMULATION AREA: 0x3000 - 0x3FFC
//---------------------------------------------------------------------------------------------
//---------------------------------------------------------------------------------------------
// EMU_RXFPGA				 0x3000                0x30FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// EMU_RXFPGA_FILE                   generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 15.1.1: RXFPGA registers
#define HWIO_EMU_RX_FPGA_VERSION_RD_ADDR                                  0x90003000
#define HWIO_EMU_RX_FPGA_VERSION_RD_RMSK                                      0xffff
#define HWIO_EMU_RX_FPGA_VERSION_RD_SHFT                                           0
#define HWIO_EMU_RX_FPGA_VERSION_RD_IN                                    \
        in_dword_masked(HWIO_EMU_RX_FPGA_VERSION_RD_ADDR, HWIO_EMU_RX_FPGA_VERSION_RD_RMSK)
#define HWIO_EMU_RX_FPGA_VERSION_RD_INM(m)                                \
        in_dword_masked(HWIO_EMU_RX_FPGA_VERSION_RD_ADDR, m)
#define HWIO_EMU_RX_FPGA_VERSION_RD_DATA_BMSK                                 0xffff
#define HWIO_EMU_RX_FPGA_VERSION_RD_DATA_SHFT                                      0

// Stop Parsing at Section 15.1.2: TXFPGA registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// EMU_TXFPGA				 0x3100                0x31FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// EMU_TXFPGA_FILE                   generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 15.1.2: TXFPGA registers
#define HWIO_EMU_TX_FPGA_VERSION_RD_ADDR                                  0x90003100
#define HWIO_EMU_TX_FPGA_VERSION_RD_RMSK                                      0xffff
#define HWIO_EMU_TX_FPGA_VERSION_RD_SHFT                                           0
#define HWIO_EMU_TX_FPGA_VERSION_RD_IN                                    \
        in_dword_masked(HWIO_EMU_TX_FPGA_VERSION_RD_ADDR, HWIO_EMU_TX_FPGA_VERSION_RD_RMSK)
#define HWIO_EMU_TX_FPGA_VERSION_RD_INM(m)                                \
        in_dword_masked(HWIO_EMU_TX_FPGA_VERSION_RD_ADDR, m)
#define HWIO_EMU_TX_FPGA_VERSION_RD_DATA_BMSK                                 0xffff
#define HWIO_EMU_TX_FPGA_VERSION_RD_DATA_SHFT                                      0

#define HWIO_EMU_TX_SYSTEM_MODE_ADDR                                      0x90003104
#define HWIO_EMU_TX_SYSTEM_MODE_RMSK                                           0x1ff
#define HWIO_EMU_TX_SYSTEM_MODE_SHFT                                               0
#define HWIO_EMU_TX_SYSTEM_MODE_IN                                        \
        in_dword_masked(HWIO_EMU_TX_SYSTEM_MODE_ADDR, HWIO_EMU_TX_SYSTEM_MODE_RMSK)
#define HWIO_EMU_TX_SYSTEM_MODE_INM(m)                                    \
        in_dword_masked(HWIO_EMU_TX_SYSTEM_MODE_ADDR, m)
#define HWIO_EMU_TX_SYSTEM_MODE_OUT(v)                                    \
        out_dword(HWIO_EMU_TX_SYSTEM_MODE_ADDR,v)
#define HWIO_EMU_TX_SYSTEM_MODE_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_TX_SYSTEM_MODE_ADDR,m,v,HWIO_EMU_TX_SYSTEM_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_TX_SYSTEM_MODE_TX_PUNCT_SEL_BMSK                              0x180
#define HWIO_EMU_TX_SYSTEM_MODE_TX_PUNCT_SEL_SHFT                                0x7
#define HWIO_EMU_TX_SYSTEM_MODE_TX_PUNCT_SEL_IS_2000_FVAL                          0
#define HWIO_EMU_TX_SYSTEM_MODE_TX_PUNCT_SEL_HDR_FVAL                            0x1
#define HWIO_EMU_TX_SYSTEM_MODE_PA_POWERUP_MODE_BMSK                            0x60
#define HWIO_EMU_TX_SYSTEM_MODE_PA_POWERUP_MODE_SHFT                             0x5
#define HWIO_EMU_TX_SYSTEM_MODE_PA_POWERUP_MODE_IS_2000_FVAL                       0
#define HWIO_EMU_TX_SYSTEM_MODE_PA_POWERUP_MODE_HDR_FVAL                         0x1
#define HWIO_EMU_TX_SYSTEM_MODE_PA_PUNCT_SEL_BMSK                               0x18
#define HWIO_EMU_TX_SYSTEM_MODE_PA_PUNCT_SEL_SHFT                                0x3
#define HWIO_EMU_TX_SYSTEM_MODE_PA_PUNCT_SEL_IS_2000_FVAL                          0
#define HWIO_EMU_TX_SYSTEM_MODE_PA_PUNCT_SEL_HDR_FVAL                            0x1
#define HWIO_EMU_TX_SYSTEM_MODE_PA_RANGE_SEL_BMSK                                0x4
#define HWIO_EMU_TX_SYSTEM_MODE_PA_RANGE_SEL_SHFT                                0x2
#define HWIO_EMU_TX_SYSTEM_MODE_PA_RANGE_SEL_IS_2000_FVAL                          0
#define HWIO_EMU_TX_SYSTEM_MODE_PA_RANGE_SEL_HDR_FVAL                            0x1
#define HWIO_EMU_TX_SYSTEM_MODE_TX_AGC_ADJ_SEL_BMSK                              0x3
#define HWIO_EMU_TX_SYSTEM_MODE_TX_AGC_ADJ_SEL_SHFT                                0
#define HWIO_EMU_TX_SYSTEM_MODE_TX_AGC_ADJ_SEL_IS_2000_FVAL                        0
#define HWIO_EMU_TX_SYSTEM_MODE_TX_AGC_ADJ_SEL_HDR_FVAL                          0x1

#define HWIO_EMU_TX_GPIO_WR_ADDR                                          0x90003108
#define HWIO_EMU_TX_GPIO_WR_RMSK                                          0xffffffff
#define HWIO_EMU_TX_GPIO_WR_SHFT                                                   0
#define HWIO_EMU_TX_GPIO_WR_OUT(v)                                        \
        out_dword(HWIO_EMU_TX_GPIO_WR_ADDR,v)
#define HWIO_EMU_TX_GPIO_WR_OUTM(m,v)                                     \
        out_dword_masked(HWIO_EMU_TX_GPIO_WR_ADDR,m,v,HWIO_EMU_TX_GPIO_WR_shadow)
#define HWIO_EMU_TX_GPIO_WR_DATA_BMSK                                     0xffffffff
#define HWIO_EMU_TX_GPIO_WR_DATA_SHFT                                              0

#define HWIO_EMU_TX_GPIO_STATUS_RD_ADDR                                   0x9000310c
#define HWIO_EMU_TX_GPIO_STATUS_RD_RMSK                                   0xffffffff
#define HWIO_EMU_TX_GPIO_STATUS_RD_SHFT                                            0
#define HWIO_EMU_TX_GPIO_STATUS_RD_IN                                     \
        in_dword_masked(HWIO_EMU_TX_GPIO_STATUS_RD_ADDR, HWIO_EMU_TX_GPIO_STATUS_RD_RMSK)
#define HWIO_EMU_TX_GPIO_STATUS_RD_INM(m)                                 \
        in_dword_masked(HWIO_EMU_TX_GPIO_STATUS_RD_ADDR, m)
#define HWIO_EMU_TX_GPIO_STATUS_RD_DATA_BMSK                              0xffffffff
#define HWIO_EMU_TX_GPIO_STATUS_RD_DATA_SHFT                                       0

#define HWIO_EMU_TX_GPIO_OE_ADDR                                          0x90003110
#define HWIO_EMU_TX_GPIO_OE_RMSK                                          0xffffffff
#define HWIO_EMU_TX_GPIO_OE_SHFT                                                   0
#define HWIO_EMU_TX_GPIO_OE_IN                                            \
        in_dword_masked(HWIO_EMU_TX_GPIO_OE_ADDR, HWIO_EMU_TX_GPIO_OE_RMSK)
#define HWIO_EMU_TX_GPIO_OE_INM(m)                                        \
        in_dword_masked(HWIO_EMU_TX_GPIO_OE_ADDR, m)
#define HWIO_EMU_TX_GPIO_OE_OUT(v)                                        \
        out_dword(HWIO_EMU_TX_GPIO_OE_ADDR,v)
#define HWIO_EMU_TX_GPIO_OE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_TX_GPIO_OE_ADDR,m,v,HWIO_EMU_TX_GPIO_OE_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_TX_GPIO_OE_GPIO_OE_BMSK                                  0xffffffff
#define HWIO_EMU_TX_GPIO_OE_GPIO_OE_SHFT                                           0

#define HWIO_EMU_PA_ON_CTL_ADDR                                           0x90003114
#define HWIO_EMU_PA_ON_CTL_RMSK                                                 0xff
#define HWIO_EMU_PA_ON_CTL_SHFT                                                    0
#define HWIO_EMU_PA_ON_CTL_IN                                             \
        in_dword_masked(HWIO_EMU_PA_ON_CTL_ADDR, HWIO_EMU_PA_ON_CTL_RMSK)
#define HWIO_EMU_PA_ON_CTL_INM(m)                                         \
        in_dword_masked(HWIO_EMU_PA_ON_CTL_ADDR, m)
#define HWIO_EMU_PA_ON_CTL_OUT(v)                                         \
        out_dword(HWIO_EMU_PA_ON_CTL_ADDR,v)
#define HWIO_EMU_PA_ON_CTL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_PA_ON_CTL_ADDR,m,v,HWIO_EMU_PA_ON_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_PA_ON_CTL_BYPASS_TX_SYNTH_LOCK_BMSK                            0x80
#define HWIO_EMU_PA_ON_CTL_BYPASS_TX_SYNTH_LOCK_SHFT                             0x7
#define HWIO_EMU_PA_ON_CTL_BYPASS_TX_PUNCT_BMSK                                 0x40
#define HWIO_EMU_PA_ON_CTL_BYPASS_TX_PUNCT_SHFT                                  0x6
#define HWIO_EMU_PA_ON_CTL_TX_ON_EN_BMSK                                        0x20
#define HWIO_EMU_PA_ON_CTL_TX_ON_EN_SHFT                                         0x5
#define HWIO_EMU_PA_ON_CTL_BYPASS_PA_SYNTH_LOCK_RAW_BMSK                        0x10
#define HWIO_EMU_PA_ON_CTL_BYPASS_PA_SYNTH_LOCK_RAW_SHFT                         0x4
#define HWIO_EMU_PA_ON_CTL_BYPASS_PA_PUNCT_RAW_BMSK                              0x8
#define HWIO_EMU_PA_ON_CTL_BYPASS_PA_PUNCT_RAW_SHFT                              0x3
#define HWIO_EMU_PA_ON_CTL_UNUSED_BIT2_BMSK                                      0x4
#define HWIO_EMU_PA_ON_CTL_UNUSED_BIT2_SHFT                                      0x2
#define HWIO_EMU_PA_ON_CTL_BAND_SEL_BMSK                                         0x2
#define HWIO_EMU_PA_ON_CTL_BAND_SEL_SHFT                                         0x1
#define HWIO_EMU_PA_ON_CTL_PA_ON_EN_BMSK                                         0x1
#define HWIO_EMU_PA_ON_CTL_PA_ON_EN_SHFT                                           0

#define HWIO_EMU_PA_ON_STATUS_RD_ADDR                                     0x90003118
#define HWIO_EMU_PA_ON_STATUS_RD_RMSK                                          0xfff
#define HWIO_EMU_PA_ON_STATUS_RD_SHFT                                              0
#define HWIO_EMU_PA_ON_STATUS_RD_IN                                       \
        in_dword_masked(HWIO_EMU_PA_ON_STATUS_RD_ADDR, HWIO_EMU_PA_ON_STATUS_RD_RMSK)
#define HWIO_EMU_PA_ON_STATUS_RD_INM(m)                                   \
        in_dword_masked(HWIO_EMU_PA_ON_STATUS_RD_ADDR, m)
#define HWIO_EMU_PA_ON_STATUS_RD_HDR_PA_PUNCT_BMSK                             0x800
#define HWIO_EMU_PA_ON_STATUS_RD_HDR_PA_PUNCT_SHFT                               0xb
#define HWIO_EMU_PA_ON_STATUS_RD_HDR_TX_PUNCT_BMSK                             0x400
#define HWIO_EMU_PA_ON_STATUS_RD_HDR_TX_PUNCT_SHFT                               0xa
#define HWIO_EMU_PA_ON_STATUS_RD_TX_ON_BMSK                                    0x200
#define HWIO_EMU_PA_ON_STATUS_RD_TX_ON_SHFT                                      0x9
#define HWIO_EMU_PA_ON_STATUS_RD_PA_PUNCT_BMSK                                 0x100
#define HWIO_EMU_PA_ON_STATUS_RD_PA_PUNCT_SHFT                                   0x8
#define HWIO_EMU_PA_ON_STATUS_RD_PA_ON2_BMSK                                    0x80
#define HWIO_EMU_PA_ON_STATUS_RD_PA_ON2_SHFT                                     0x7
#define HWIO_EMU_PA_ON_STATUS_RD_DEBUG_STATE_BMSK                               0x40
#define HWIO_EMU_PA_ON_STATUS_RD_DEBUG_STATE_SHFT                                0x6
#define HWIO_EMU_PA_ON_STATUS_RD_PA_ON_BMSK                                     0x20
#define HWIO_EMU_PA_ON_STATUS_RD_PA_ON_SHFT                                      0x5
#define HWIO_EMU_PA_ON_STATUS_RD_UNUSED_BIT4_BMSK                               0x10
#define HWIO_EMU_PA_ON_STATUS_RD_UNUSED_BIT4_SHFT                                0x4
#define HWIO_EMU_PA_ON_STATUS_RD_DFM_PAON_TXCTL_BMSK                             0x8
#define HWIO_EMU_PA_ON_STATUS_RD_DFM_PAON_TXCTL_SHFT                             0x3
#define HWIO_EMU_PA_ON_STATUS_RD_CDMA_FM_N_BMSK                                  0x4
#define HWIO_EMU_PA_ON_STATUS_RD_CDMA_FM_N_SHFT                                  0x2
#define HWIO_EMU_PA_ON_STATUS_RD_TX_PUNCT_BMSK                                   0x2
#define HWIO_EMU_PA_ON_STATUS_RD_TX_PUNCT_SHFT                                   0x1
#define HWIO_EMU_PA_ON_STATUS_RD_SYNTH_LOCK_BMSK                                 0x1
#define HWIO_EMU_PA_ON_STATUS_RD_SYNTH_LOCK_SHFT                                   0

// Stop Parsing at Section 15.1.3: TDECFPGA registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// EMU_TDECFPGA				 0x3200                0x32FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// EMU_TDECFPGA_FILE                 generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 15.1.3: TDECFPGA registers
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_ADDR                                0x90003200
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_RMSK                                    0xffff
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_SHFT                                         0
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_IN                                  \
        in_dword_masked(HWIO_EMU_TDEC_FPGA_VERSION_RD_ADDR, HWIO_EMU_TDEC_FPGA_VERSION_RD_RMSK)
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_INM(m)                              \
        in_dword_masked(HWIO_EMU_TDEC_FPGA_VERSION_RD_ADDR, m)
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_DATA_BMSK                               0xffff
#define HWIO_EMU_TDEC_FPGA_VERSION_RD_DATA_SHFT                                    0

#define HWIO_EMU_TDEC_DBG_BUS_RD_ADDR                                     0x90003204
#define HWIO_EMU_TDEC_DBG_BUS_RD_RMSK                                     0xffffffff
#define HWIO_EMU_TDEC_DBG_BUS_RD_SHFT                                              0
#define HWIO_EMU_TDEC_DBG_BUS_RD_IN                                       \
        in_dword_masked(HWIO_EMU_TDEC_DBG_BUS_RD_ADDR, HWIO_EMU_TDEC_DBG_BUS_RD_RMSK)
#define HWIO_EMU_TDEC_DBG_BUS_RD_INM(m)                                   \
        in_dword_masked(HWIO_EMU_TDEC_DBG_BUS_RD_ADDR, m)
#define HWIO_EMU_TDEC_DBG_BUS_RD_DATA_BMSK                                0xffffffff
#define HWIO_EMU_TDEC_DBG_BUS_RD_DATA_SHFT                                         0

#define HWIO_EMU_TDEC_DSP_PC_RD_ADDR                                      0x90003208
#define HWIO_EMU_TDEC_DSP_PC_RD_RMSK                                          0x7fff
#define HWIO_EMU_TDEC_DSP_PC_RD_SHFT                                               0
#define HWIO_EMU_TDEC_DSP_PC_RD_IN                                        \
        in_dword_masked(HWIO_EMU_TDEC_DSP_PC_RD_ADDR, HWIO_EMU_TDEC_DSP_PC_RD_RMSK)
#define HWIO_EMU_TDEC_DSP_PC_RD_INM(m)                                    \
        in_dword_masked(HWIO_EMU_TDEC_DSP_PC_RD_ADDR, m)
#define HWIO_EMU_TDEC_DSP_PC_RD_PC_BMSK                                       0x7fff
#define HWIO_EMU_TDEC_DSP_PC_RD_PC_SHFT                                            0

#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_ADDR                               0x9000320c
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_RMSK                               0xffffffff
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_SHFT                                        0
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_IN                                 \
        in_dword_masked(HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_ADDR, HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_RMSK)
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_INM(m)                             \
        in_dword_masked(HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_ADDR, m)
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_RD_DATA_BMSK                       0xff000000
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_RD_DATA_SHFT                             0x18
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_WR_DATA_BMSK                         0xff0000
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_WR_DATA_SHFT                             0x10
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_RESERVED_BITS15_14_BMSK                0xc000
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_RESERVED_BITS15_14_SHFT                   0xe
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_ADDR_BMSK                              0x3ffc
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_ADDR_SHFT                                 0x2
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_WR_EN_BMSK                                0x2
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_WR_EN_SHFT                                0x1
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_CS_BMSK                                   0x1
#define HWIO_EMU_TDEC_DSP_XMEMC_SIG_RD_CS_SHFT                                     0

// Stop Parsing at Section 15.1.4: ANT_RAM registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// EMU_ANTRAM				 0x3300                0x33FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// EMU_ANTRAM_FILE                   generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 15.1.4: ANT_RAM registers
#define HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR                                    0x90003300
#define HWIO_EMU_ANT_RAM_ADDR_VAL_RMSK                                       0x3ffff
#define HWIO_EMU_ANT_RAM_ADDR_VAL_SHFT                                             0
#define HWIO_EMU_ANT_RAM_ADDR_VAL_IN                                      \
        in_dword_masked(HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR, HWIO_EMU_ANT_RAM_ADDR_VAL_RMSK)
#define HWIO_EMU_ANT_RAM_ADDR_VAL_INM(m)                                  \
        in_dword_masked(HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR, m)
#define HWIO_EMU_ANT_RAM_ADDR_VAL_OUT(v)                                  \
        out_dword(HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR,v)
#define HWIO_EMU_ANT_RAM_ADDR_VAL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR,m,v,HWIO_EMU_ANT_RAM_ADDR_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR_BMSK                                  0x3ffff
#define HWIO_EMU_ANT_RAM_ADDR_VAL_ADDR_SHFT                                        0

#define HWIO_EMU_ANT_RAM_DATA_ADDR                                        0x90003304
#define HWIO_EMU_ANT_RAM_DATA_RMSK                                        0xffffffff
#define HWIO_EMU_ANT_RAM_DATA_SHFT                                                 0
#define HWIO_EMU_ANT_RAM_DATA_IN                                          \
        in_dword_masked(HWIO_EMU_ANT_RAM_DATA_ADDR, HWIO_EMU_ANT_RAM_DATA_RMSK)
#define HWIO_EMU_ANT_RAM_DATA_INM(m)                                      \
        in_dword_masked(HWIO_EMU_ANT_RAM_DATA_ADDR, m)
#define HWIO_EMU_ANT_RAM_DATA_OUT(v)                                      \
        out_dword(HWIO_EMU_ANT_RAM_DATA_ADDR,v)
#define HWIO_EMU_ANT_RAM_DATA_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_DATA_ADDR,m,v,HWIO_EMU_ANT_RAM_DATA_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_DATA_DATA_BMSK                                   0xffffffff
#define HWIO_EMU_ANT_RAM_DATA_DATA_SHFT                                            0

#define HWIO_EMU_ANT_RAM_RTCMATCH_ADDR                                    0x90003308
#define HWIO_EMU_ANT_RAM_RTCMATCH_RMSK                                    0xffffffff
#define HWIO_EMU_ANT_RAM_RTCMATCH_SHFT                                             0
#define HWIO_EMU_ANT_RAM_RTCMATCH_IN                                      \
        in_dword_masked(HWIO_EMU_ANT_RAM_RTCMATCH_ADDR, HWIO_EMU_ANT_RAM_RTCMATCH_RMSK)
#define HWIO_EMU_ANT_RAM_RTCMATCH_INM(m)                                  \
        in_dword_masked(HWIO_EMU_ANT_RAM_RTCMATCH_ADDR, m)
#define HWIO_EMU_ANT_RAM_RTCMATCH_OUT(v)                                  \
        out_dword(HWIO_EMU_ANT_RAM_RTCMATCH_ADDR,v)
#define HWIO_EMU_ANT_RAM_RTCMATCH_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_RTCMATCH_ADDR,m,v,HWIO_EMU_ANT_RAM_RTCMATCH_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_RTCMATCH_DATA_BMSK                               0xffffffff
#define HWIO_EMU_ANT_RAM_RTCMATCH_DATA_SHFT                                        0

#define HWIO_EMU_ANT_RAM_CTL_ADDR                                         0x9000330c
#define HWIO_EMU_ANT_RAM_CTL_RMSK                                              0x3ff
#define HWIO_EMU_ANT_RAM_CTL_SHFT                                                  0
#define HWIO_EMU_ANT_RAM_CTL_IN                                           \
        in_dword_masked(HWIO_EMU_ANT_RAM_CTL_ADDR, HWIO_EMU_ANT_RAM_CTL_RMSK)
#define HWIO_EMU_ANT_RAM_CTL_INM(m)                                       \
        in_dword_masked(HWIO_EMU_ANT_RAM_CTL_ADDR, m)
#define HWIO_EMU_ANT_RAM_CTL_OUT(v)                                       \
        out_dword(HWIO_EMU_ANT_RAM_CTL_ADDR,v)
#define HWIO_EMU_ANT_RAM_CTL_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_CTL_ADDR,m,v,HWIO_EMU_ANT_RAM_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_CTL_QRC_MODE_BMSK                                     0x200
#define HWIO_EMU_ANT_RAM_CTL_QRC_MODE_SHFT                                       0x9
#define HWIO_EMU_ANT_RAM_CTL_ANT_MODE_BMSK                                     0x100
#define HWIO_EMU_ANT_RAM_CTL_ANT_MODE_SHFT                                       0x8
#define HWIO_EMU_ANT_RAM_CTL_SAMPLE_SOURCE_BMSK                                 0xe0
#define HWIO_EMU_ANT_RAM_CTL_SAMPLE_SOURCE_SHFT                                  0x5
#define HWIO_EMU_ANT_RAM_CTL_RX1_HDR_MODE_BMSK                                  0x10
#define HWIO_EMU_ANT_RAM_CTL_RX1_HDR_MODE_SHFT                                   0x4
#define HWIO_EMU_ANT_RAM_CTL_RX1_GPS_MODE_BMSK                                   0x8
#define HWIO_EMU_ANT_RAM_CTL_RX1_GPS_MODE_SHFT                                   0x3
#define HWIO_EMU_ANT_RAM_CTL_RX0_HDR_MODE_BMSK                                   0x4
#define HWIO_EMU_ANT_RAM_CTL_RX0_HDR_MODE_SHFT                                   0x2
#define HWIO_EMU_ANT_RAM_CTL_RX0_GPS_MODE_BMSK                                   0x2
#define HWIO_EMU_ANT_RAM_CTL_RX0_GPS_MODE_SHFT                                   0x1
#define HWIO_EMU_ANT_RAM_CTL_ENABLE_BMSK                                         0x1
#define HWIO_EMU_ANT_RAM_CTL_ENABLE_SHFT                                           0

#define HWIO_EMU_ANT_RAM_DEBUG_CTL_ADDR                                   0x90003310
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_RMSK                                         0xff
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_SHFT                                            0
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_IN                                     \
        in_dword_masked(HWIO_EMU_ANT_RAM_DEBUG_CTL_ADDR, HWIO_EMU_ANT_RAM_DEBUG_CTL_RMSK)
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_INM(m)                                 \
        in_dword_masked(HWIO_EMU_ANT_RAM_DEBUG_CTL_ADDR, m)
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_OUT(v)                                 \
        out_dword(HWIO_EMU_ANT_RAM_DEBUG_CTL_ADDR,v)
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_DEBUG_CTL_ADDR,m,v,HWIO_EMU_ANT_RAM_DEBUG_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_SEL_BMSK                                     0xff
#define HWIO_EMU_ANT_RAM_DEBUG_CTL_SEL_SHFT                                        0

#define HWIO_EMU_ANT_RAM_GPO_ADDR                                         0x90003314
#define HWIO_EMU_ANT_RAM_GPO_RMSK                                               0xff
#define HWIO_EMU_ANT_RAM_GPO_SHFT                                                  0
#define HWIO_EMU_ANT_RAM_GPO_IN                                           \
        in_dword_masked(HWIO_EMU_ANT_RAM_GPO_ADDR, HWIO_EMU_ANT_RAM_GPO_RMSK)
#define HWIO_EMU_ANT_RAM_GPO_INM(m)                                       \
        in_dword_masked(HWIO_EMU_ANT_RAM_GPO_ADDR, m)
#define HWIO_EMU_ANT_RAM_GPO_OUT(v)                                       \
        out_dword(HWIO_EMU_ANT_RAM_GPO_ADDR,v)
#define HWIO_EMU_ANT_RAM_GPO_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_GPO_ADDR,m,v,HWIO_EMU_ANT_RAM_GPO_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_GPO_SEL_BMSK                                           0xff
#define HWIO_EMU_ANT_RAM_GPO_SEL_SHFT                                              0

#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_ADDR                                  0x90003318
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_RMSK                                        0xff
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_SHFT                                           0
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_IN                                    \
        in_dword_masked(HWIO_EMU_ANT_RAM_DEBUG2_CTL_ADDR, HWIO_EMU_ANT_RAM_DEBUG2_CTL_RMSK)
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_INM(m)                                \
        in_dword_masked(HWIO_EMU_ANT_RAM_DEBUG2_CTL_ADDR, m)
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_OUT(v)                                \
        out_dword(HWIO_EMU_ANT_RAM_DEBUG2_CTL_ADDR,v)
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_ANT_RAM_DEBUG2_CTL_ADDR,m,v,HWIO_EMU_ANT_RAM_DEBUG2_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_SEL_BMSK                                    0xff
#define HWIO_EMU_ANT_RAM_DEBUG2_CTL_SEL_SHFT                                       0

#define HWIO_EMU_RXFPGA_RESET_CMD_ADDR                                    0x9000331c
#define HWIO_EMU_RXFPGA_RESET_CMD_RMSK                                    0xffffffff
#define HWIO_EMU_RXFPGA_RESET_CMD_SHFT                                             0
#define HWIO_EMU_RXFPGA_RESET_CMD_OUT(v)                                  \
        out_dword(HWIO_EMU_RXFPGA_RESET_CMD_ADDR,v)
#define HWIO_EMU_RXFPGA_RESET_CMD_OUTM(m,v)                               \
        out_dword_masked(HWIO_EMU_RXFPGA_RESET_CMD_ADDR,m,v,HWIO_EMU_RXFPGA_RESET_CMD_shadow)
#define HWIO_EMU_RXFPGA_RESET_CMD_SEL_BMSK                                0xffffffff
#define HWIO_EMU_RXFPGA_RESET_CMD_SEL_SHFT                                         0

#define HWIO_EMU_RXFPGA_MODE_SEL_ADDR                                     0x90003320
#define HWIO_EMU_RXFPGA_MODE_SEL_RMSK                                            0x1
#define HWIO_EMU_RXFPGA_MODE_SEL_SHFT                                              0
#define HWIO_EMU_RXFPGA_MODE_SEL_IN                                       \
        in_dword_masked(HWIO_EMU_RXFPGA_MODE_SEL_ADDR, HWIO_EMU_RXFPGA_MODE_SEL_RMSK)
#define HWIO_EMU_RXFPGA_MODE_SEL_INM(m)                                   \
        in_dword_masked(HWIO_EMU_RXFPGA_MODE_SEL_ADDR, m)
#define HWIO_EMU_RXFPGA_MODE_SEL_OUT(v)                                   \
        out_dword(HWIO_EMU_RXFPGA_MODE_SEL_ADDR,v)
#define HWIO_EMU_RXFPGA_MODE_SEL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_RXFPGA_MODE_SEL_ADDR,m,v,HWIO_EMU_RXFPGA_MODE_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_RXFPGA_MODE_SEL_TRK_LO_ADJ_SEL_BMSK                             0x1
#define HWIO_EMU_RXFPGA_MODE_SEL_TRK_LO_ADJ_SEL_SHFT                               0

#define HWIO_EMU_QDSP_CTL_ADDR_ADDR                                       0x90003324
#define HWIO_EMU_QDSP_CTL_ADDR_RMSK                                              0x3
#define HWIO_EMU_QDSP_CTL_ADDR_SHFT                                                0
#define HWIO_EMU_QDSP_CTL_ADDR_IN                                         \
        in_dword_masked(HWIO_EMU_QDSP_CTL_ADDR_ADDR, HWIO_EMU_QDSP_CTL_ADDR_RMSK)
#define HWIO_EMU_QDSP_CTL_ADDR_INM(m)                                     \
        in_dword_masked(HWIO_EMU_QDSP_CTL_ADDR_ADDR, m)
#define HWIO_EMU_QDSP_CTL_ADDR_OUT(v)                                     \
        out_dword(HWIO_EMU_QDSP_CTL_ADDR_ADDR,v)
#define HWIO_EMU_QDSP_CTL_ADDR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_QDSP_CTL_ADDR_ADDR,m,v,HWIO_EMU_QDSP_CTL_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_QDSP_CTL_ADDR_MDSP_DECRYP_EN_BMSK                               0x2
#define HWIO_EMU_QDSP_CTL_ADDR_MDSP_DECRYP_EN_SHFT                               0x1
#define HWIO_EMU_QDSP_CTL_ADDR_MDSP_RESET_BMSK                                   0x1
#define HWIO_EMU_QDSP_CTL_ADDR_MDSP_RESET_SHFT                                     0

#define HWIO_EMU_QDSP_PC_DEBIG_ADDR                                       0x90003328
#define HWIO_EMU_QDSP_PC_DEBIG_RMSK                                           0x7fff
#define HWIO_EMU_QDSP_PC_DEBIG_SHFT                                                0
#define HWIO_EMU_QDSP_PC_DEBIG_IN                                         \
        in_dword_masked(HWIO_EMU_QDSP_PC_DEBIG_ADDR, HWIO_EMU_QDSP_PC_DEBIG_RMSK)
#define HWIO_EMU_QDSP_PC_DEBIG_INM(m)                                     \
        in_dword_masked(HWIO_EMU_QDSP_PC_DEBIG_ADDR, m)
#define HWIO_EMU_QDSP_PC_DEBIG_QDSP_PC_BMSK                                   0x7fff
#define HWIO_EMU_QDSP_PC_DEBIG_QDSP_PC_SHFT                                        0

#define HWIO_EMU_USB_CTL_ADDR                                             0x9000332c
#define HWIO_EMU_USB_CTL_RMSK                                                    0xf
#define HWIO_EMU_USB_CTL_SHFT                                                      0
#define HWIO_EMU_USB_CTL_IN                                               \
        in_dword_masked(HWIO_EMU_USB_CTL_ADDR, HWIO_EMU_USB_CTL_RMSK)
#define HWIO_EMU_USB_CTL_INM(m)                                           \
        in_dword_masked(HWIO_EMU_USB_CTL_ADDR, m)
#define HWIO_EMU_USB_CTL_OUT(v)                                           \
        out_dword(HWIO_EMU_USB_CTL_ADDR,v)
#define HWIO_EMU_USB_CTL_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EMU_USB_CTL_ADDR,m,v,HWIO_EMU_USB_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_CON_BMSK                                    0x8
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_CON_SHFT                                    0x3
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_SPD_BMSK                                    0x4
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_SPD_SHFT                                    0x2
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_SUS_BMSK                                    0x2
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_SUS_SHFT                                    0x1
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_SEL_N_BMSK                                  0x1
#define HWIO_EMU_USB_CTL_EMU_USB_MIC_SEL_N_SHFT                                    0

#define HWIO_EMU_USB_DET_ADDR                                             0x90003330
#define HWIO_EMU_USB_DET_RMSK                                                    0x1
#define HWIO_EMU_USB_DET_SHFT                                                      0
#define HWIO_EMU_USB_DET_IN                                               \
        in_dword_masked(HWIO_EMU_USB_DET_ADDR, HWIO_EMU_USB_DET_RMSK)
#define HWIO_EMU_USB_DET_INM(m)                                           \
        in_dword_masked(HWIO_EMU_USB_DET_ADDR, m)
#define HWIO_EMU_USB_DET_EMU_USB_DET_BMSK                                        0x1
#define HWIO_EMU_USB_DET_EMU_USB_DET_SHFT                                          0

//----------------------------------------------------------------------------
// QLIC_FILE                         generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 10.5: ARM registers
// Sub-Section 10.5.1: QLIC test registers
#define HWIO_QLIC_MTI_CTL_ADDR                                            0x90003500
#define HWIO_QLIC_MTI_CTL_RMSK                                               0x7ffff
#define HWIO_QLIC_MTI_CTL_SHFT                                                     0
#define HWIO_QLIC_MTI_CTL_OUT(v)                                          \
        out_dword(HWIO_QLIC_MTI_CTL_ADDR,v)
#define HWIO_QLIC_MTI_CTL_OUTM(m,v)                                       \
        out_dword_masked(HWIO_QLIC_MTI_CTL_ADDR,m,v,HWIO_QLIC_MTI_CTL_shadow)
#define HWIO_QLIC_MTI_CTL_MTI_ADDR_BMSK                                      0x7fe00
#define HWIO_QLIC_MTI_CTL_MTI_ADDR_SHFT                                          0x9
#define HWIO_QLIC_MTI_CTL_COMBRAM1_EN_BMSK                                     0x100
#define HWIO_QLIC_MTI_CTL_COMBRAM1_EN_SHFT                                       0x8
#define HWIO_QLIC_MTI_CTL_COMBRAM0_EN_BMSK                                      0x80
#define HWIO_QLIC_MTI_CTL_COMBRAM0_EN_SHFT                                       0x7
#define HWIO_QLIC_MTI_CTL_SECRAM_EN_BMSK                                        0x40
#define HWIO_QLIC_MTI_CTL_SECRAM_EN_SHFT                                         0x6
#define HWIO_QLIC_MTI_CTL_O_RAM_EN_BMSK                                         0x20
#define HWIO_QLIC_MTI_CTL_O_RAM_EN_SHFT                                          0x5
#define HWIO_QLIC_MTI_CTL_FERAM1_EN_BMSK                                        0x10
#define HWIO_QLIC_MTI_CTL_FERAM1_EN_SHFT                                         0x4
#define HWIO_QLIC_MTI_CTL_FERAM0_EN_BMSK                                         0x8
#define HWIO_QLIC_MTI_CTL_FERAM0_EN_SHFT                                         0x3
#define HWIO_QLIC_MTI_CTL_MTI_WE_BMSK                                            0x4
#define HWIO_QLIC_MTI_CTL_MTI_WE_SHFT                                            0x2
#define HWIO_QLIC_MTI_CTL_MTI_OE_BMSK                                            0x2
#define HWIO_QLIC_MTI_CTL_MTI_OE_SHFT                                            0x1
#define HWIO_QLIC_MTI_CTL_MTI_TE_BMSK                                            0x1
#define HWIO_QLIC_MTI_CTL_MTI_TE_SHFT                                              0

#define HWIO_QLIC_FERAM0_WORD0_ADDR                                       0x90003504
#define HWIO_QLIC_FERAM0_WORD0_RMSK                                         0xffffff
#define HWIO_QLIC_FERAM0_WORD0_SHFT                                                0
#define HWIO_QLIC_FERAM0_WORD0_IN                                         \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD0_ADDR, HWIO_QLIC_FERAM0_WORD0_RMSK)
#define HWIO_QLIC_FERAM0_WORD0_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD0_ADDR, m)
#define HWIO_QLIC_FERAM0_WORD0_FERAM0_WORD0_BMSK                            0xffffff
#define HWIO_QLIC_FERAM0_WORD0_FERAM0_WORD0_SHFT                                   0

#define HWIO_QLIC_FERAM0_WORD1_ADDR                                       0x90003508
#define HWIO_QLIC_FERAM0_WORD1_RMSK                                         0xffffff
#define HWIO_QLIC_FERAM0_WORD1_SHFT                                                0
#define HWIO_QLIC_FERAM0_WORD1_IN                                         \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD1_ADDR, HWIO_QLIC_FERAM0_WORD1_RMSK)
#define HWIO_QLIC_FERAM0_WORD1_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_FERAM0_WORD1_ADDR, m)
#define HWIO_QLIC_FERAM0_WORD1_FERAM0_WORD1_BMSK                            0xffffff
#define HWIO_QLIC_FERAM0_WORD1_FERAM0_WORD1_SHFT                                   0

#define HWIO_QLIC_FERAM1_WORD0_ADDR                                       0x9000350c
#define HWIO_QLIC_FERAM1_WORD0_RMSK                                         0xffffff
#define HWIO_QLIC_FERAM1_WORD0_SHFT                                                0
#define HWIO_QLIC_FERAM1_WORD0_IN                                         \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD0_ADDR, HWIO_QLIC_FERAM1_WORD0_RMSK)
#define HWIO_QLIC_FERAM1_WORD0_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD0_ADDR, m)
#define HWIO_QLIC_FERAM1_WORD0_FERAM1_WORD0_BMSK                            0xffffff
#define HWIO_QLIC_FERAM1_WORD0_FERAM1_WORD0_SHFT                                   0

#define HWIO_QLIC_FERAM1_WORD1_ADDR                                       0x90003510
#define HWIO_QLIC_FERAM1_WORD1_RMSK                                         0xffffff
#define HWIO_QLIC_FERAM1_WORD1_SHFT                                                0
#define HWIO_QLIC_FERAM1_WORD1_IN                                         \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD1_ADDR, HWIO_QLIC_FERAM1_WORD1_RMSK)
#define HWIO_QLIC_FERAM1_WORD1_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_FERAM1_WORD1_ADDR, m)
#define HWIO_QLIC_FERAM1_WORD1_FERAM1_WORD1_BMSK                            0xffffff
#define HWIO_QLIC_FERAM1_WORD1_FERAM1_WORD1_SHFT                                   0

#define HWIO_QLIC_OMGRAM_WORD0_ADDR                                       0x90003514
#define HWIO_QLIC_OMGRAM_WORD0_RMSK                                       0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD0_SHFT                                                0
#define HWIO_QLIC_OMGRAM_WORD0_IN                                         \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD0_ADDR, HWIO_QLIC_OMGRAM_WORD0_RMSK)
#define HWIO_QLIC_OMGRAM_WORD0_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD0_ADDR, m)
#define HWIO_QLIC_OMGRAM_WORD0_O_RAM_WORD0_BMSK                           0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD0_O_RAM_WORD0_SHFT                                    0

#define HWIO_QLIC_OMGRAM_WORD1_ADDR                                       0x90003518
#define HWIO_QLIC_OMGRAM_WORD1_RMSK                                       0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD1_SHFT                                                0
#define HWIO_QLIC_OMGRAM_WORD1_IN                                         \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD1_ADDR, HWIO_QLIC_OMGRAM_WORD1_RMSK)
#define HWIO_QLIC_OMGRAM_WORD1_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_OMGRAM_WORD1_ADDR, m)
#define HWIO_QLIC_OMGRAM_WORD1_O_RAM_WORD1_BMSK                           0x3fffffff
#define HWIO_QLIC_OMGRAM_WORD1_O_RAM_WORD1_SHFT                                    0

#define HWIO_QLIC_SECRAM_WORD0_ADDR                                       0x9000351c
#define HWIO_QLIC_SECRAM_WORD0_RMSK                                         0xffffff
#define HWIO_QLIC_SECRAM_WORD0_SHFT                                                0
#define HWIO_QLIC_SECRAM_WORD0_IN                                         \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD0_ADDR, HWIO_QLIC_SECRAM_WORD0_RMSK)
#define HWIO_QLIC_SECRAM_WORD0_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD0_ADDR, m)
#define HWIO_QLIC_SECRAM_WORD0_SECRAM_WORD0_BMSK                            0xffffff
#define HWIO_QLIC_SECRAM_WORD0_SECRAM_WORD0_SHFT                                   0

#define HWIO_QLIC_SECRAM_WORD1_ADDR                                       0x90003520
#define HWIO_QLIC_SECRAM_WORD1_RMSK                                         0xffffff
#define HWIO_QLIC_SECRAM_WORD1_SHFT                                                0
#define HWIO_QLIC_SECRAM_WORD1_IN                                         \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD1_ADDR, HWIO_QLIC_SECRAM_WORD1_RMSK)
#define HWIO_QLIC_SECRAM_WORD1_INM(m)                                     \
        in_dword_masked(HWIO_QLIC_SECRAM_WORD1_ADDR, m)
#define HWIO_QLIC_SECRAM_WORD1_SECRAM_WORD1_BMSK                            0xffffff
#define HWIO_QLIC_SECRAM_WORD1_SECRAM_WORD1_SHFT                                   0

#define HWIO_QLIC_COMBRAM0_WORD0_ADDR                                     0x90003524
#define HWIO_QLIC_COMBRAM0_WORD0_RMSK                                     0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD0_SHFT                                              0
#define HWIO_QLIC_COMBRAM0_WORD0_IN                                       \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD0_ADDR, HWIO_QLIC_COMBRAM0_WORD0_RMSK)
#define HWIO_QLIC_COMBRAM0_WORD0_INM(m)                                   \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD0_ADDR, m)
#define HWIO_QLIC_COMBRAM0_WORD0_COMBRAM0_WORD0_BMSK                      0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD0_COMBRAM0_WORD0_SHFT                               0

#define HWIO_QLIC_COMBRAM0_WORD1_ADDR                                     0x90003528
#define HWIO_QLIC_COMBRAM0_WORD1_RMSK                                     0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD1_SHFT                                              0
#define HWIO_QLIC_COMBRAM0_WORD1_IN                                       \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD1_ADDR, HWIO_QLIC_COMBRAM0_WORD1_RMSK)
#define HWIO_QLIC_COMBRAM0_WORD1_INM(m)                                   \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD1_ADDR, m)
#define HWIO_QLIC_COMBRAM0_WORD1_COMBRAM0_WORD1_BMSK                      0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD1_COMBRAM0_WORD1_SHFT                               0

#define HWIO_QLIC_COMBRAM0_WORD2_ADDR                                     0x9000352c
#define HWIO_QLIC_COMBRAM0_WORD2_RMSK                                     0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD2_SHFT                                              0
#define HWIO_QLIC_COMBRAM0_WORD2_IN                                       \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD2_ADDR, HWIO_QLIC_COMBRAM0_WORD2_RMSK)
#define HWIO_QLIC_COMBRAM0_WORD2_INM(m)                                   \
        in_dword_masked(HWIO_QLIC_COMBRAM0_WORD2_ADDR, m)
#define HWIO_QLIC_COMBRAM0_WORD2_COMBRAM0_WORD2_BMSK                      0xffffffff
#define HWIO_QLIC_COMBRAM0_WORD2_COMBRAM0_WORD2_SHFT                               0

#define HWIO_QLIC_COMBRAM1_WORD0_ADDR                                     0x90003530
#define HWIO_QLIC_COMBRAM1_WORD0_RMSK                                     0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD0_SHFT                                              0
#define HWIO_QLIC_COMBRAM1_WORD0_IN                                       \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD0_ADDR, HWIO_QLIC_COMBRAM1_WORD0_RMSK)
#define HWIO_QLIC_COMBRAM1_WORD0_INM(m)                                   \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD0_ADDR, m)
#define HWIO_QLIC_COMBRAM1_WORD0_COMBRAM1_WORD0_BMSK                      0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD0_COMBRAM1_WORD0_SHFT                               0

#define HWIO_QLIC_COMBRAM1_WORD1_ADDR                                     0x90003534
#define HWIO_QLIC_COMBRAM1_WORD1_RMSK                                     0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD1_SHFT                                              0
#define HWIO_QLIC_COMBRAM1_WORD1_IN                                       \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD1_ADDR, HWIO_QLIC_COMBRAM1_WORD1_RMSK)
#define HWIO_QLIC_COMBRAM1_WORD1_INM(m)                                   \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD1_ADDR, m)
#define HWIO_QLIC_COMBRAM1_WORD1_COMBRAM1_WORD1_BMSK                      0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD1_COMBRAM1_WORD1_SHFT                               0

#define HWIO_QLIC_COMBRAM1_WORD2_ADDR                                     0x90003538
#define HWIO_QLIC_COMBRAM1_WORD2_RMSK                                     0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD2_SHFT                                              0
#define HWIO_QLIC_COMBRAM1_WORD2_IN                                       \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD2_ADDR, HWIO_QLIC_COMBRAM1_WORD2_RMSK)
#define HWIO_QLIC_COMBRAM1_WORD2_INM(m)                                   \
        in_dword_masked(HWIO_QLIC_COMBRAM1_WORD2_ADDR, m)
#define HWIO_QLIC_COMBRAM1_WORD2_COMBRAM1_WORD2_BMSK                      0xffffffff
#define HWIO_QLIC_COMBRAM1_WORD2_COMBRAM1_WORD2_SHFT                               0

#define HWIO_QLIC_CGC_TASK_STATE_ARM_ADDR                                 0x9000353c
#define HWIO_QLIC_CGC_TASK_STATE_ARM_RMSK                                       0xff
#define HWIO_QLIC_CGC_TASK_STATE_ARM_SHFT                                          0
#define HWIO_QLIC_CGC_TASK_STATE_ARM_IN                                   \
        in_dword_masked(HWIO_QLIC_CGC_TASK_STATE_ARM_ADDR, HWIO_QLIC_CGC_TASK_STATE_ARM_RMSK)
#define HWIO_QLIC_CGC_TASK_STATE_ARM_INM(m)                               \
        in_dword_masked(HWIO_QLIC_CGC_TASK_STATE_ARM_ADDR, m)
#define HWIO_QLIC_CGC_TASK_STATE_ARM_TASK_CTL_STATE_BMSK                        0xf0
#define HWIO_QLIC_CGC_TASK_STATE_ARM_TASK_CTL_STATE_SHFT                         0x4
#define HWIO_QLIC_CGC_TASK_STATE_ARM_OFFLINE_HALT_BMSK                           0x8
#define HWIO_QLIC_CGC_TASK_STATE_ARM_OFFLINE_HALT_SHFT                           0x3
#define HWIO_QLIC_CGC_TASK_STATE_ARM_BE_CGC_HALT_BMSK                            0x4
#define HWIO_QLIC_CGC_TASK_STATE_ARM_BE_CGC_HALT_SHFT                            0x2
#define HWIO_QLIC_CGC_TASK_STATE_ARM_QE_CGC_HALT_BMSK                            0x2
#define HWIO_QLIC_CGC_TASK_STATE_ARM_QE_CGC_HALT_SHFT                            0x1
#define HWIO_QLIC_CGC_TASK_STATE_ARM_FE_CGC_HALT_BMSK                            0x1
#define HWIO_QLIC_CGC_TASK_STATE_ARM_FE_CGC_HALT_SHFT                              0

#define HWIO_QLIC_TESTBUS_ARM_ADDR                                        0x9000354c
#define HWIO_QLIC_TESTBUS_ARM_RMSK                                        0xffffffff
#define HWIO_QLIC_TESTBUS_ARM_SHFT                                                 0
#define HWIO_QLIC_TESTBUS_ARM_IN                                          \
        in_dword_masked(HWIO_QLIC_TESTBUS_ARM_ADDR, HWIO_QLIC_TESTBUS_ARM_RMSK)
#define HWIO_QLIC_TESTBUS_ARM_INM(m)                                      \
        in_dword_masked(HWIO_QLIC_TESTBUS_ARM_ADDR, m)
#define HWIO_QLIC_TESTBUS_ARM_TESTBUS_BMSK                                0xffffffff
#define HWIO_QLIC_TESTBUS_ARM_TESTBUS_SHFT                                         0

//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// RXF_SRC_RF				 0x3600                0x37BC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// RXF_SRC_RF_FILE                   generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1.1: Rx Front registers
#define HWIO_RXF_SRCc_RESET_ADDR(c)                      (0x90003600+0x80*(c))
#define HWIO_RXF_SRCc_RESET_RMSK                                                 0x1
#define HWIO_RXF_SRCc_RESET_SHFT                                                   0
#define HWIO_RXF_SRCc_RESET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_RESET_ADDR(c),v)
#define HWIO_RXF_SRCc_RESET_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RXF_SRCc_RESET_ADDR(c),mask,v,HWIO_RXF_SRCc_RESET_shadow[c])
#define HWIO_RXF_SRCc_RESET_SW_RESET_BMSK                                        0x1
#define HWIO_RXF_SRCc_RESET_SW_RESET_SHFT                                          0

#define HWIO_RXF_SRCc_CTL_ADDR(c)                      (0x90003604+0x80*(c))
#define HWIO_RXF_SRCc_CTL_RMSK                                            0xf9feffff
#define HWIO_RXF_SRCc_CTL_SHFT                                                     0
#define HWIO_RXF_SRCc_CTL_INI(c) \
        in_dword(HWIO_RXF_SRCc_CTL_ADDR(c))
#define HWIO_RXF_SRCc_CTL_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_CTL_ADDR(c), mask)
#define HWIO_RXF_SRCc_CTL_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_CTL_ADDR(c),v)
#define HWIO_RXF_SRCc_CTL_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_CTL_ADDR(c),mask,v,HWIO_RXF_SRCc_CTL_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_CTL_FS_CLK_EN_BMSK                                  0x80000000
#define HWIO_RXF_SRCc_CTL_FS_CLK_EN_SHFT                                        0x1f
#define HWIO_RXF_SRCc_CTL_CXN_CLK_EN_BMSK                                 0x40000000
#define HWIO_RXF_SRCc_CTL_CXN_CLK_EN_SHFT                                       0x1e
#define HWIO_RXF_SRCc_CTL_SPECTRAL_INVERSION_BMSK                         0x20000000
#define HWIO_RXF_SRCc_CTL_SPECTRAL_INVERSION_SHFT                               0x1d
#define HWIO_RXF_SRCc_CTL_USE_RTC_BMSK                                    0x10000000
#define HWIO_RXF_SRCc_CTL_USE_RTC_SHFT                                          0x1c
#define HWIO_RXF_SRCc_CTL_BYPASS_IMC_BMSK                                  0x8000000
#define HWIO_RXF_SRCc_CTL_BYPASS_IMC_SHFT                                       0x1b
#define HWIO_RXF_SRCc_CTL_BYPASS_MIS_COMP_BMSK                             0x1000000
#define HWIO_RXF_SRCc_CTL_BYPASS_MIS_COMP_SHFT                                  0x18
#define HWIO_RXF_SRCc_CTL_BYPASS_DCC_BMSK                                   0x800000
#define HWIO_RXF_SRCc_CTL_BYPASS_DCC_SHFT                                       0x17
#define HWIO_RXF_SRCc_CTL_EC_Y2_SCALE_BMSK                                  0x400000
#define HWIO_RXF_SRCc_CTL_EC_Y2_SCALE_SHFT                                      0x16
#define HWIO_RXF_SRCc_CTL_GREY_MAP_EN_BMSK                                  0x200000
#define HWIO_RXF_SRCc_CTL_GREY_MAP_EN_SHFT                                      0x15
#define HWIO_RXF_SRCc_CTL_BBF_BYPASS_BMSK                                   0x100000
#define HWIO_RXF_SRCc_CTL_BBF_BYPASS_SHFT                                       0x14
#define HWIO_RXF_SRCc_CTL_ALT_SRC_SEL_BMSK                                   0x80000
#define HWIO_RXF_SRCc_CTL_ALT_SRC_SEL_SHFT                                      0x13
#define HWIO_RXF_SRCc_CTL_BYPASS_SRC_BMSK                                    0x40000
#define HWIO_RXF_SRCc_CTL_BYPASS_SRC_SHFT                                       0x12
#define HWIO_RXF_SRCc_CTL_CHIPX8_INV_BMSK                                    0x20000
#define HWIO_RXF_SRCc_CTL_CHIPX8_INV_SHFT                                       0x11
#define HWIO_RXF_SRCc_CTL_BYPASS_RXF_BMSK                                     0x8000
#define HWIO_RXF_SRCc_CTL_BYPASS_RXF_SHFT                                        0xf
#define HWIO_RXF_SRCc_CTL_TEST_MODE_BMSK                                      0x4000
#define HWIO_RXF_SRCc_CTL_TEST_MODE_SHFT                                         0xe
#define HWIO_RXF_SRCc_CTL_TEST_MODE_SELECT_INPUT_FORM_TEST_BUS_FVAL              0x1
#define HWIO_RXF_SRCc_CTL_TEST_MODE_Y1_AND_Y2_INPUTS_FROM_RAMBO_FVAL               0
#define HWIO_RXF_SRCc_CTL_BYPASS_CORDIC_BMSK                                  0x2000
#define HWIO_RXF_SRCc_CTL_BYPASS_CORDIC_SHFT                                     0xd
#define HWIO_RXF_SRCc_CTL_ROT_PHACC_CLR_BMSK                                  0x1000
#define HWIO_RXF_SRCc_CTL_ROT_PHACC_CLR_SHFT                                     0xc
#define HWIO_RXF_SRCc_CTL_ROT_TEST_MODE_BMSK                                   0xc00
#define HWIO_RXF_SRCc_CTL_ROT_TEST_MODE_SHFT                                     0xa
#define HWIO_RXF_SRCc_CTL_ROT_TEST_MODE_NORMAL_OPERATING_MODE_FVAL                 0
#define HWIO_RXF_SRCc_CTL_ROT_TEST_MODE_SET_ROTATOR_S_INPUT_TO_ZERO_FVAL         0x1
#define HWIO_RXF_SRCc_CTL_ROT_TEST_MODE_SET_ROTATOR_S_INPUT_TO_5555_FVAL         0x2
#define HWIO_RXF_SRCc_CTL_BYPASS_DVGA_BMSK                                     0x200
#define HWIO_RXF_SRCc_CTL_BYPASS_DVGA_SHFT                                       0x9
#define HWIO_RXF_SRCc_CTL_MICRO_GAIN_OVERRIDE_N_BMSK                           0x100
#define HWIO_RXF_SRCc_CTL_MICRO_GAIN_OVERRIDE_N_SHFT                             0x8
#define HWIO_RXF_SRCc_CTL_RXF_TEST_MODE_BMSK                                    0xc0
#define HWIO_RXF_SRCc_CTL_RXF_TEST_MODE_SHFT                                     0x6
#define HWIO_RXF_SRCc_CTL_GRP_DELAY_ADJ_BMSK                                    0x3f
#define HWIO_RXF_SRCc_CTL_GRP_DELAY_ADJ_SHFT                                       0

#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_ADDR(c)                      (0x9000360c+0x80*(c))
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_RMSK                                 0x7ff
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_SHFT                                     0
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_ADDR(c))
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_LNA_S0_PHASE_OFFSET_BMSK             0x7ff
#define HWIO_RXF_SRCc_LNA_S0_PHASE_OFFSET_LNA_S0_PHASE_OFFSET_SHFT                 0

#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_ADDR(c)                      (0x90003610+0x80*(c))
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_RMSK                                 0x7ff
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_SHFT                                     0
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_ADDR(c))
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_LNA_S1_PHASE_OFFSET_BMSK             0x7ff
#define HWIO_RXF_SRCc_LNA_S1_PHASE_OFFSET_LNA_S1_PHASE_OFFSET_SHFT                 0

#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_ADDR(c)                      (0x90003614+0x80*(c))
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_RMSK                                 0x7ff
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_SHFT                                     0
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_ADDR(c))
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_LNA_S2_PHASE_OFFSET_BMSK             0x7ff
#define HWIO_RXF_SRCc_LNA_S2_PHASE_OFFSET_LNA_S2_PHASE_OFFSET_SHFT                 0

#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_ADDR(c)                      (0x90003618+0x80*(c))
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_RMSK                                 0x7ff
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_SHFT                                     0
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_ADDR(c))
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_LNA_S3_PHASE_OFFSET_BMSK             0x7ff
#define HWIO_RXF_SRCc_LNA_S3_PHASE_OFFSET_LNA_S3_PHASE_OFFSET_SHFT                 0

#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_ADDR(c)                      (0x9000361c+0x80*(c))
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_RMSK                                 0x7ff
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_SHFT                                     0
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_ADDR(c))
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_LNA_S4_PHASE_OFFSET_BMSK             0x7ff
#define HWIO_RXF_SRCc_LNA_S4_PHASE_OFFSET_LNA_S4_PHASE_OFFSET_SHFT                 0

#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_ADDR(c)                      (0x90003624+0x80*(c))
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_RMSK                              0xffffffff
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_SHFT                                       0
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_ADDR(c))
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_PWR_HYST_BMSK                     0xe0000000
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_PWR_HYST_SHFT                           0x1d
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_PWR_REF2_BMSK               0x1ff80000
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_PWR_REF2_SHFT                     0x13
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_PWR_REF1_BMSK                  0x7fe00
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_PWR_REF1_SHFT                      0x9
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_NBIT2_BMSK                       0x1c0
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_NBIT2_SHFT                         0x6
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_NBIT1_BMSK                        0x38
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_NBIT1_SHFT                         0x3
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_NBIT0_BMSK                         0x7
#define HWIO_RXF_SRCc_BBF_NOTCH0_PARAMS_NOTCH_NBIT0_SHFT                           0

#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_ADDR(c)                      (0x90003628+0x80*(c))
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_RMSK                              0xffffffff
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_SHFT                                       0
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_ADDR(c))
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_PWR_HYST_BMSK                     0xe0000000
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_PWR_HYST_SHFT                           0x1d
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_PWR_REF2_BMSK               0x1ff80000
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_PWR_REF2_SHFT                     0x13
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_PWR_REF1_BMSK                  0x7fe00
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_PWR_REF1_SHFT                      0x9
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_NBIT2_BMSK                       0x1c0
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_NBIT2_SHFT                         0x6
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_NBIT1_BMSK                        0x38
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_NBIT1_SHFT                         0x3
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_NBIT0_BMSK                         0x7
#define HWIO_RXF_SRCc_BBF_NOTCH1_PARAMS_NOTCH_NBIT0_SHFT                           0

#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_ADDR(c)                      (0x9000362c+0x80*(c))
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_RMSK                              0xffffffff
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_SHFT                                       0
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_ADDR(c))
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_PWR_HYST_BMSK                     0xe0000000
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_PWR_HYST_SHFT                           0x1d
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_PWR_REF2_BMSK               0x1ff80000
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_PWR_REF2_SHFT                     0x13
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_PWR_REF1_BMSK                  0x7fe00
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_PWR_REF1_SHFT                      0x9
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_NBIT2_BMSK                       0x1c0
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_NBIT2_SHFT                         0x6
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_NBIT1_BMSK                        0x38
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_NBIT1_SHFT                         0x3
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_NBIT0_BMSK                         0x7
#define HWIO_RXF_SRCc_BBF_NOTCH2_PARAMS_NOTCH_NBIT0_SHFT                           0

#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_ADDR(c)                      (0x90003630+0x80*(c))
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_RMSK                                  0x1ffff
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_SHFT                                        0
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_INI(c) \
        in_dword(HWIO_RXF_SRCc_MIS_COMP_A_COEFF_ADDR(c))
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_MIS_COMP_A_COEFF_ADDR(c), mask)
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_MIS_COMP_A_COEFF_ADDR(c),v)
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_MIS_COMP_A_COEFF_ADDR(c),mask,v,HWIO_RXF_SRCc_MIS_COMP_A_COEFF_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_DATA_BMSK                             0x1ffff
#define HWIO_RXF_SRCc_MIS_COMP_A_COEFF_DATA_SHFT                                   0

#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_ADDR(c)                      (0x90003634+0x80*(c))
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_RMSK                                  0x1ffff
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_SHFT                                        0
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_INI(c) \
        in_dword(HWIO_RXF_SRCc_MIS_COMP_B_COEFF_ADDR(c))
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_MIS_COMP_B_COEFF_ADDR(c), mask)
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_MIS_COMP_B_COEFF_ADDR(c),v)
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_MIS_COMP_B_COEFF_ADDR(c),mask,v,HWIO_RXF_SRCc_MIS_COMP_B_COEFF_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_DATA_BMSK                             0x1ffff
#define HWIO_RXF_SRCc_MIS_COMP_B_COEFF_DATA_SHFT                                   0

#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_ADDR(c)                      (0x90003638+0x80*(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_RMSK                              0xffffffff
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_SHFT                                       0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_INI(c) \
        in_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_ADDR(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_ADDR(c), mask)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_ADDR(c),v)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_ADDR(c),mask,v,HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE7_BMSK                       0xf0000000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE7_SHFT                             0x1c
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE6_BMSK                        0xf000000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE6_SHFT                             0x18
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE5_BMSK                         0xf00000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE5_SHFT                             0x14
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE4_BMSK                          0xf0000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE4_SHFT                             0x10
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE3_BMSK                           0xf000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE3_SHFT                              0xc
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE2_BMSK                            0xf00
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE2_SHFT                              0x8
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE1_BMSK                             0xf0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE1_SHFT                              0x4
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE0_BMSK                              0xf
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP0_PHASE0_SHFT                                0

#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_ADDR(c)                      (0x9000363c+0x80*(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_RMSK                                   0xfff
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_SHFT                                       0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_INI(c) \
        in_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_ADDR(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_ADDR(c), mask)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_ADDR(c),v)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_ADDR(c),mask,v,HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_PHASE10_BMSK                           0xf00
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_PHASE10_SHFT                             0x8
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_PHASE9_BMSK                             0xf0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_PHASE9_SHFT                              0x4
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_PHASE8_BMSK                              0xf
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP1_PHASE8_SHFT                                0

#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_ADDR(c)                      (0x90003640+0x80*(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_RMSK                              0xffffffff
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_SHFT                                       0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_INI(c) \
        in_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_ADDR(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_ADDR(c), mask)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_ADDR(c),v)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_ADDR(c),mask,v,HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE7_BMSK                       0xf0000000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE7_SHFT                             0x1c
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE6_BMSK                        0xf000000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE6_SHFT                             0x18
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE5_BMSK                         0xf00000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE5_SHFT                             0x14
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE4_BMSK                          0xf0000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE4_SHFT                             0x10
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE3_BMSK                           0xf000
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE3_SHFT                              0xc
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE2_BMSK                            0xf00
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE2_SHFT                              0x8
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE1_BMSK                             0xf0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE1_SHFT                              0x4
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE0_BMSK                              0xf
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP2_PHASE0_SHFT                                0

#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_ADDR(c)                      (0x90003644+0x80*(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_RMSK                                   0xfff
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_SHFT                                       0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_INI(c) \
        in_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_ADDR(c))
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_ADDR(c), mask)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_ADDR(c),v)
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_ADDR(c),mask,v,HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_PHASE10_BMSK                           0xf00
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_PHASE10_SHFT                             0x8
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_PHASE9_BMSK                             0xf0
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_PHASE9_SHFT                              0x4
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_PHASE8_BMSK                              0xf
#define HWIO_RXF_SRCc_RESAMP_PHASE_MAP3_PHASE8_SHFT                                0

#define HWIO_RXF_SRCc_RESAMP_END_CNT_ADDR(c)                      (0x90003648+0x80*(c))
#define HWIO_RXF_SRCc_RESAMP_END_CNT_RMSK                                        0xf
#define HWIO_RXF_SRCc_RESAMP_END_CNT_SHFT                                          0
#define HWIO_RXF_SRCc_RESAMP_END_CNT_INI(c) \
        in_dword(HWIO_RXF_SRCc_RESAMP_END_CNT_ADDR(c))
#define HWIO_RXF_SRCc_RESAMP_END_CNT_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_RESAMP_END_CNT_ADDR(c), mask)
#define HWIO_RXF_SRCc_RESAMP_END_CNT_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_RESAMP_END_CNT_ADDR(c),v)
#define HWIO_RXF_SRCc_RESAMP_END_CNT_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_RESAMP_END_CNT_ADDR(c),mask,v,HWIO_RXF_SRCc_RESAMP_END_CNT_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_RESAMP_END_CNT_END_VAL_BMSK                                0xf
#define HWIO_RXF_SRCc_RESAMP_END_CNT_END_VAL_SHFT                                  0

#define HWIO_RXF_SRCc_DVGA_PARAMS_ADDR(c)                      (0x9000364c+0x80*(c))
#define HWIO_RXF_SRCc_DVGA_PARAMS_RMSK                                      0x7fffff
#define HWIO_RXF_SRCc_DVGA_PARAMS_SHFT                                             0
#define HWIO_RXF_SRCc_DVGA_PARAMS_INI(c) \
        in_dword(HWIO_RXF_SRCc_DVGA_PARAMS_ADDR(c))
#define HWIO_RXF_SRCc_DVGA_PARAMS_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DVGA_PARAMS_ADDR(c), mask)
#define HWIO_RXF_SRCc_DVGA_PARAMS_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DVGA_PARAMS_ADDR(c),v)
#define HWIO_RXF_SRCc_DVGA_PARAMS_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DVGA_PARAMS_ADDR(c),mask,v,HWIO_RXF_SRCc_DVGA_PARAMS_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DVGA_PARAMS_ADD_EN_BMSK                               0x400000
#define HWIO_RXF_SRCc_DVGA_PARAMS_ADD_EN_SHFT                                   0x16
#define HWIO_RXF_SRCc_DVGA_PARAMS_VGA_MODE_BMSK                             0x200000
#define HWIO_RXF_SRCc_DVGA_PARAMS_VGA_MODE_SHFT                                 0x15
#define HWIO_RXF_SRCc_DVGA_PARAMS_VGA_MODE_CDMA1X_GAIN_FVAL                        0
#define HWIO_RXF_SRCc_DVGA_PARAMS_VGA_MODE_HDR_GAIN_FVAL                         0x1
#define HWIO_RXF_SRCc_DVGA_PARAMS_VGA_GAIN_OFFSET_BMSK                      0x1ff800
#define HWIO_RXF_SRCc_DVGA_PARAMS_VGA_GAIN_OFFSET_SHFT                           0xb
#define HWIO_RXF_SRCc_DVGA_PARAMS_MICRO_VGA_GAIN_BMSK                          0x7ff
#define HWIO_RXF_SRCc_DVGA_PARAMS_MICRO_VGA_GAIN_SHFT                              0

#define HWIO_RXF_SRCc_TEST_BUS_SEL_ADDR(c)                      (0x90003650+0x80*(c))
#define HWIO_RXF_SRCc_TEST_BUS_SEL_RMSK                                         0xff
#define HWIO_RXF_SRCc_TEST_BUS_SEL_SHFT                                            0
#define HWIO_RXF_SRCc_TEST_BUS_SEL_INI(c) \
        in_dword(HWIO_RXF_SRCc_TEST_BUS_SEL_ADDR(c))
#define HWIO_RXF_SRCc_TEST_BUS_SEL_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_TEST_BUS_SEL_ADDR(c), mask)
#define HWIO_RXF_SRCc_TEST_BUS_SEL_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_TEST_BUS_SEL_ADDR(c),v)
#define HWIO_RXF_SRCc_TEST_BUS_SEL_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_TEST_BUS_SEL_ADDR(c),mask,v,HWIO_RXF_SRCc_TEST_BUS_SEL_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_TEST_BUS_SEL_RXF_TST_BUS_SEL_BMSK                         0xff
#define HWIO_RXF_SRCc_TEST_BUS_SEL_RXF_TST_BUS_SEL_SHFT                            0

#define HWIO_RXF_SRCc_CXN_CLK_STATUS_ADDR(c)                      (0x90003654+0x80*(c))
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RMSK                                        0x7
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_SHFT                                          0
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_INI(c) \
        in_dword(HWIO_RXF_SRCc_CXN_CLK_STATUS_ADDR(c))
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_CXN_CLK_STATUS_ADDR(c), mask)
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_CXN_CLK_STATUS_ADDR(c),v)
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_SAMP_CLK_HALTED_BMSK                     0x4
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_SAMP_CLK_HALTED_SHFT                     0x2
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_SAMP_CLK_HALTED_RX_SAMP_CLK_IS_NOT_HALTED_FVAL          0
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_SAMP_CLK_HALTED_RX_SAMP_CLK_IS_HALTED_FVAL        0x1
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_CX32_CLK_HALTED_BMSK                        0x2
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_CX32_CLK_HALTED_SHFT                        0x1
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_CX32_CLK_HALTED_CX32_CLK_IS_NOT_HALTED_FVAL          0
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_CX32_CLK_HALTED_CX32_CLK_IS_HALTED_FVAL        0x1
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_FRONT_CLK_HALTED_BMSK                    0x1
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_FRONT_CLK_HALTED_SHFT                      0
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_FRONT_CLK_HALTED_RX_FRONT_CLK_IS_NOT_HALTED_FVAL          0
#define HWIO_RXF_SRCc_CXN_CLK_STATUS_RX_FRONT_CLK_HALTED_RX_FRONT_CLK_IS_HALTED_FVAL        0x1

// Stop Parsing at Section 1.1.2: Rx Sample Registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// HOLE 				 0x37C0                0x37FC
//---------------------------------------------------------------------------------------------
// hole 	MODULE OFFSET=MODEM_BASE+0x37C0 MAX=MODEM_BASE+0x37FC	APRE= SPRE= FPRE=
// #include        "micro/HOLE_FILE"
//---------------------------------------------------------------------------------------------
// DEINT				 0x3800                0x38FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// DEINT_FILE                        generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 6.3: ARM registers
// Sub-Section 6.3.1: Write Registers
#define HWIO_DINT_RESET_ADDR                                              0x90003800
#define HWIO_DINT_RESET_RMSK                                                     0x1
#define HWIO_DINT_RESET_SHFT                                                       0
#define HWIO_DINT_RESET_OUT(v)                                            \
        out_dword(HWIO_DINT_RESET_ADDR,v)
#define HWIO_DINT_RESET_OUTM(m,v)                                         \
        out_dword_masked(HWIO_DINT_RESET_ADDR,m,v,HWIO_DINT_RESET_shadow)
#define HWIO_DINT_RESET_DATA_BMSK                                                0x1
#define HWIO_DINT_RESET_DATA_SHFT                                                  0

#define HWIO_DINT_CFG_ADDR                                                0x90003804
#define HWIO_DINT_CFG_RMSK                                                   0x3ffff
#define HWIO_DINT_CFG_SHFT                                                         0
#define HWIO_DINT_CFG_OUT(v)                                              \
        out_dword(HWIO_DINT_CFG_ADDR,v)
#define HWIO_DINT_CFG_OUTM(m,v)                                           \
        out_dword_masked(HWIO_DINT_CFG_ADDR,m,v,HWIO_DINT_CFG_shadow)
#define HWIO_DINT_CFG_L0_RAM_EXTEND_BMSK                                     0x20000
#define HWIO_DINT_CFG_L0_RAM_EXTEND_SHFT                                        0x11
#define HWIO_DINT_CFG_M0_RAM_EXTEND_BMSK                                     0x10000
#define HWIO_DINT_CFG_M0_RAM_EXTEND_SHFT                                        0x10
#define HWIO_DINT_CFG_L_UPPER_RAM_SEL_BMSK                                    0x8000
#define HWIO_DINT_CFG_L_UPPER_RAM_SEL_SHFT                                       0xf
#define HWIO_DINT_CFG_L_ODD_RAM_PAGE_SEL_BMSK                                 0x4000
#define HWIO_DINT_CFG_L_ODD_RAM_PAGE_SEL_SHFT                                    0xe
#define HWIO_DINT_CFG_M_UPPER_RAM_SEL_BMSK                                    0x2000
#define HWIO_DINT_CFG_M_UPPER_RAM_SEL_SHFT                                       0xd
#define HWIO_DINT_CFG_M_ODD_RAM_PAGE_SEL_BMSK                                 0x1000
#define HWIO_DINT_CFG_M_ODD_RAM_PAGE_SEL_SHFT                                    0xc
#define HWIO_DINT_CFG_N_UPPER_RAM_SEL_BMSK                                     0x800
#define HWIO_DINT_CFG_N_UPPER_RAM_SEL_SHFT                                       0xb
#define HWIO_DINT_CFG_N_ODD_RAM_PAGE_SEL_BMSK                                  0x400
#define HWIO_DINT_CFG_N_ODD_RAM_PAGE_SEL_SHFT                                    0xa
#define HWIO_DINT_CFG_P_UPPER_RAM_SEL_BMSK                                     0x200
#define HWIO_DINT_CFG_P_UPPER_RAM_SEL_SHFT                                       0x9
#define HWIO_DINT_CFG_P_ODD_RAM_PAGE_SEL_BMSK                                  0x100
#define HWIO_DINT_CFG_P_ODD_RAM_PAGE_SEL_SHFT                                    0x8
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_BMSK                                       0xff
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_SHFT                                          0
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_CH0_ALLOCATED_FVAL                            0
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_CH1_ALLOCATED_FVAL                          0x1
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_CH2_ALLOCATED_FVAL                          0x2
#define HWIO_DINT_CFG_CHAN_RAM_ALLOC_CH3_ALLOCATED_FVAL                          0x3

#define HWIO_DINT_CHw_CFG_ADDR(w)                      (0x90003808+4*(w))
#define HWIO_DINT_CHw_CFG_RMSK                                                 0x1ff
#define HWIO_DINT_CHw_CFG_SHFT                                                     0
#define HWIO_DINT_CHw_CFG_OUTI(w,v) \
        out_dword(HWIO_DINT_CHw_CFG_ADDR(w),v)
#define HWIO_DINT_CHw_CFG_OUTMI(w,mask,v) \
        out_dword_masked(HWIO_DINT_CHw_CFG_ADDR(w),mask,v,HWIO_DINT_CHw_CFG_shadow[w])
#define HWIO_DINT_CHw_CFG_BCCH_RESET_BMSK                                      0x100
#define HWIO_DINT_CHw_CFG_BCCH_RESET_SHFT                                        0x8
#define HWIO_DINT_CHw_CFG_SYNC26_EN_BMSK                                        0x80
#define HWIO_DINT_CHw_CFG_SYNC26_EN_SHFT                                         0x7
#define HWIO_DINT_CHw_CFG_SYNC_CHAN_80M_BND_BMSK                                0x40
#define HWIO_DINT_CHw_CFG_SYNC_CHAN_80M_BND_SHFT                                 0x6
#define HWIO_DINT_CHw_CFG_NEXT_20M_BND_BMSK                                     0x20
#define HWIO_DINT_CHw_CFG_NEXT_20M_BND_SHFT                                      0x5
#define HWIO_DINT_CHw_CFG_SEQUENCE_REP_BMSK                                     0x18
#define HWIO_DINT_CHw_CFG_SEQUENCE_REP_SHFT                                      0x3
#define HWIO_DINT_CHw_CFG_SEQUENCE_REP_ONE_SEQUENCE_REPETITION_FVAL                0
#define HWIO_DINT_CHw_CFG_SEQUENCE_REP_TWO_SEQUENCES_REPEATED_FVAL               0x1
#define HWIO_DINT_CHw_CFG_SEQUENCE_REP_FOUR_SEQUENCE_REPETITION_FVAL             0x2
#define HWIO_DINT_CHw_CFG_SEQUENCE_REP_UNDEFINED_BIT_FVAL                        0x3
#define HWIO_DINT_CHw_CFG_NUM_SUB_CHANS_BMSK                                     0x7
#define HWIO_DINT_CHw_CFG_NUM_SUB_CHANS_SHFT                                       0

#define HWIO_TD_BLOCK_SIZE_ADDR                                           0x90003818
#define HWIO_TD_BLOCK_SIZE_RMSK                                               0xffff
#define HWIO_TD_BLOCK_SIZE_SHFT                                                    0
#define HWIO_TD_BLOCK_SIZE_OUT(v)                                         \
        out_dword(HWIO_TD_BLOCK_SIZE_ADDR,v)
#define HWIO_TD_BLOCK_SIZE_OUTM(m,v)                                      \
        out_dword_masked(HWIO_TD_BLOCK_SIZE_ADDR,m,v,HWIO_TD_BLOCK_SIZE_shadow)
#define HWIO_TD_BLOCK_SIZE_DATA_BMSK                                          0xffff
#define HWIO_TD_BLOCK_SIZE_DATA_SHFT                                               0

#define HWIO_TD_INTLV_CFG_LO_ADDR                                         0x9000381c
#define HWIO_TD_INTLV_CFG_LO_RMSK                                             0xffff
#define HWIO_TD_INTLV_CFG_LO_SHFT                                                  0
#define HWIO_TD_INTLV_CFG_LO_OUT(v)                                       \
        out_dword(HWIO_TD_INTLV_CFG_LO_ADDR,v)
#define HWIO_TD_INTLV_CFG_LO_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_INTLV_CFG_LO_ADDR,m,v,HWIO_TD_INTLV_CFG_LO_shadow)
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_BMSK                                   0xe000
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_SHFT                                      0xd
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_3_BIT_WIDE_ROW_INDEX_FVAL                   0
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_4_BIT_WIDE_ROW_INDEX_FVAL                 0x1
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_5_BIT_WIDE_ROW_INDEX_FVAL                 0x2
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_6_BIT_WIDE_ROW_INDEX_FVAL                 0x3
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_7_BIT_WIDE_ROW_INDEX_FVAL                 0x4
#define HWIO_TD_INTLV_CFG_LO_ROW_WIDTH_8_BIT_WIDE_ROW_INDEX_FVAL                 0x5
#define HWIO_TD_INTLV_CFG_LO_UNDEFINED_BITS12_0_BMSK                          0x1fff
#define HWIO_TD_INTLV_CFG_LO_UNDEFINED_BITS12_0_SHFT                               0

#define HWIO_TD_INTLV_CFG_HI_ADDR                                         0x90003820
#define HWIO_TD_INTLV_CFG_HI_RMSK                                             0xffff
#define HWIO_TD_INTLV_CFG_HI_SHFT                                                  0
#define HWIO_TD_INTLV_CFG_HI_OUT(v)                                       \
        out_dword(HWIO_TD_INTLV_CFG_HI_ADDR,v)
#define HWIO_TD_INTLV_CFG_HI_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_INTLV_CFG_HI_ADDR,m,v,HWIO_TD_INTLV_CFG_HI_shadow)
#define HWIO_TD_INTLV_CFG_HI_INTLV_COLS_BMSK                                  0xff00
#define HWIO_TD_INTLV_CFG_HI_INTLV_COLS_SHFT                                     0x8
#define HWIO_TD_INTLV_CFG_HI_INTLV_ROWS_BMSK                                    0xff
#define HWIO_TD_INTLV_CFG_HI_INTLV_ROWS_SHFT                                       0

#define HWIO_TD_INTLV_SIZE_LO_ADDR                                        0x90003824
#define HWIO_TD_INTLV_SIZE_LO_RMSK                                            0xffff
#define HWIO_TD_INTLV_SIZE_LO_SHFT                                                 0
#define HWIO_TD_INTLV_SIZE_LO_OUT(v)                                      \
        out_dword(HWIO_TD_INTLV_SIZE_LO_ADDR,v)
#define HWIO_TD_INTLV_SIZE_LO_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TD_INTLV_SIZE_LO_ADDR,m,v,HWIO_TD_INTLV_SIZE_LO_shadow)
#define HWIO_TD_INTLV_SIZE_LO_EARLY_TERMINATION_EN_BMSK                       0x8000
#define HWIO_TD_INTLV_SIZE_LO_EARLY_TERMINATION_EN_SHFT                          0xf
#define HWIO_TD_INTLV_SIZE_LO_EARLY_TERMINATION_EN_ENABLED_FVAL                  0x1
#define HWIO_TD_INTLV_SIZE_LO_EARLY_TERMINATION_EN_DISABLED_FVAL                   0
#define HWIO_TD_INTLV_SIZE_LO_UNDEFINED_BIT_BMSK                              0x4000
#define HWIO_TD_INTLV_SIZE_LO_UNDEFINED_BIT_SHFT                                 0xe
#define HWIO_TD_INTLV_SIZE_LO_TD_HYP_X1_ON_BMSK                               0x2000
#define HWIO_TD_INTLV_SIZE_LO_TD_HYP_X1_ON_SHFT                                  0xd
#define HWIO_TD_INTLV_SIZE_LO_TD_INTLV_LEN_X1_BMSK                            0x1fff
#define HWIO_TD_INTLV_SIZE_LO_TD_INTLV_LEN_X1_SHFT                                 0

#define HWIO_TD_INTLV_SIZE_HI_ADDR                                        0x90003828
#define HWIO_TD_INTLV_SIZE_HI_RMSK                                            0xffff
#define HWIO_TD_INTLV_SIZE_HI_SHFT                                                 0
#define HWIO_TD_INTLV_SIZE_HI_OUT(v)                                      \
        out_dword(HWIO_TD_INTLV_SIZE_HI_ADDR,v)
#define HWIO_TD_INTLV_SIZE_HI_OUTM(m,v)                                   \
        out_dword_masked(HWIO_TD_INTLV_SIZE_HI_ADDR,m,v,HWIO_TD_INTLV_SIZE_HI_shadow)
#define HWIO_TD_INTLV_SIZE_HI_MAX_ITER_NUM_BMSK                               0xfc00
#define HWIO_TD_INTLV_SIZE_HI_MAX_ITER_NUM_SHFT                                  0xa
#define HWIO_TD_INTLV_SIZE_HI_MIN_ITER_NUM_BMSK                                0x3f0
#define HWIO_TD_INTLV_SIZE_HI_MIN_ITER_NUM_SHFT                                  0x4
#define HWIO_TD_INTLV_SIZE_HI_UNDEFINED_BITS3_0_BMSK                             0xf
#define HWIO_TD_INTLV_SIZE_HI_UNDEFINED_BITS3_0_SHFT                               0

#define HWIO_TD_PUNCT_LO_ADDR                                             0x9000382c
#define HWIO_TD_PUNCT_LO_RMSK                                                 0xffff
#define HWIO_TD_PUNCT_LO_SHFT                                                      0
#define HWIO_TD_PUNCT_LO_OUT(v)                                           \
        out_dword(HWIO_TD_PUNCT_LO_ADDR,v)
#define HWIO_TD_PUNCT_LO_OUTM(m,v)                                        \
        out_dword_masked(HWIO_TD_PUNCT_LO_ADDR,m,v,HWIO_TD_PUNCT_LO_shadow)
#define HWIO_TD_PUNCT_LO_PUNCT_PATTERN_BMSK                                   0xff00
#define HWIO_TD_PUNCT_LO_PUNCT_PATTERN_SHFT                                      0x8
#define HWIO_TD_PUNCT_LO_PUNCT_LENGTH_BMSK                                      0xf8
#define HWIO_TD_PUNCT_LO_PUNCT_LENGTH_SHFT                                       0x3
#define HWIO_TD_PUNCT_LO_TD_DEC_INT_EN_BMSK                                      0x4
#define HWIO_TD_PUNCT_LO_TD_DEC_INT_EN_SHFT                                      0x2
#define HWIO_TD_PUNCT_LO_TD_DEC_INT_EN_ENABLE_FVAL                               0x1
#define HWIO_TD_PUNCT_LO_TD_DEC_INT_EN_DISABLE_FVAL                                0
#define HWIO_TD_PUNCT_LO_CODE_RATE_BMSK                                          0x3
#define HWIO_TD_PUNCT_LO_CODE_RATE_SHFT                                            0
#define HWIO_TD_PUNCT_LO_CODE_RATE_1_2_CODE_RATE_FVAL                              0
#define HWIO_TD_PUNCT_LO_CODE_RATE_1_3_CODE_RATE_FVAL                            0x1
#define HWIO_TD_PUNCT_LO_CODE_RATE_1_4_CODE_RATE_FVAL                            0x2
#define HWIO_TD_PUNCT_LO_CODE_RATE_UNDEFINED_BIT_FVAL                            0x3

#define HWIO_TD_PUNCT_HI_ADDR                                             0x90003830
#define HWIO_TD_PUNCT_HI_RMSK                                                 0xffff
#define HWIO_TD_PUNCT_HI_SHFT                                                      0
#define HWIO_TD_PUNCT_HI_OUT(v)                                           \
        out_dword(HWIO_TD_PUNCT_HI_ADDR,v)
#define HWIO_TD_PUNCT_HI_OUTM(m,v)                                        \
        out_dword_masked(HWIO_TD_PUNCT_HI_ADDR,m,v,HWIO_TD_PUNCT_HI_shadow)
#define HWIO_TD_PUNCT_HI_PUNCT_PATTERN_BMSK                                   0xffff
#define HWIO_TD_PUNCT_HI_PUNCT_PATTERN_SHFT                                        0

#define HWIO_TD_PARAMS_LO_ADDR                                            0x90003834
#define HWIO_TD_PARAMS_LO_RMSK                                               0x3ffff
#define HWIO_TD_PARAMS_LO_SHFT                                                     0
#define HWIO_TD_PARAMS_LO_OUT(v)                                          \
        out_dword(HWIO_TD_PARAMS_LO_ADDR,v)
#define HWIO_TD_PARAMS_LO_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TD_PARAMS_LO_ADDR,m,v,HWIO_TD_PARAMS_LO_shadow)
#define HWIO_TD_PARAMS_LO_FRM_20M_RATE_HYP_BMSK                              0x30000
#define HWIO_TD_PARAMS_LO_FRM_20M_RATE_HYP_SHFT                                 0x10
#define HWIO_TD_PARAMS_LO_FRM_20M_RATE_HYP_NO_RATE_HYPOTHESIS_FVAL                 0
#define HWIO_TD_PARAMS_LO_FRM_20M_RATE_HYP_2_RATE_HYPOTHESES_FVAL                0x1
#define HWIO_TD_PARAMS_LO_FRM_20M_RATE_HYP_3_RATE_HYPOTHESES_FVAL                0x2
#define HWIO_TD_PARAMS_LO_FRM_20M_RATE_HYP_4_RATE_HYPOTHESES_FVAL                0x3
#define HWIO_TD_PARAMS_LO_SLIDE_WIN_LEN_BMSK                                  0xfc00
#define HWIO_TD_PARAMS_LO_SLIDE_WIN_LEN_SHFT                                     0xa
#define HWIO_TD_PARAMS_LO_PARTIAL_WIN_LENGTH_BMSK                              0x3f0
#define HWIO_TD_PARAMS_LO_PARTIAL_WIN_LENGTH_SHFT                                0x4
#define HWIO_TD_PARAMS_LO_BETA_SELECT_BMSK                                       0xf
#define HWIO_TD_PARAMS_LO_BETA_SELECT_SHFT                                         0

#define HWIO_TD_PARAMS_HI_ADDR                                            0x90003838
#define HWIO_TD_PARAMS_HI_RMSK                                                0xffff
#define HWIO_TD_PARAMS_HI_SHFT                                                     0
#define HWIO_TD_PARAMS_HI_OUT(v)                                          \
        out_dword(HWIO_TD_PARAMS_HI_ADDR,v)
#define HWIO_TD_PARAMS_HI_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TD_PARAMS_HI_ADDR,m,v,HWIO_TD_PARAMS_HI_shadow)
#define HWIO_TD_PARAMS_HI_MIN_NUM_CRC_PASS_BMSK                               0xfc00
#define HWIO_TD_PARAMS_HI_MIN_NUM_CRC_PASS_SHFT                                  0xa
#define HWIO_TD_PARAMS_HI_UNDEFINED_BITS9_8_BMSK                               0x300
#define HWIO_TD_PARAMS_HI_UNDEFINED_BITS9_8_SHFT                                 0x8
#define HWIO_TD_PARAMS_HI_NUM_WINDOWS_BMSK                                      0xff
#define HWIO_TD_PARAMS_HI_NUM_WINDOWS_SHFT                                         0

#define HWIO_DINT_PKT_OFFSET_ADDR                                         0x9000383c
#define HWIO_DINT_PKT_OFFSET_RMSK                                               0x7f
#define HWIO_DINT_PKT_OFFSET_SHFT                                                  0
#define HWIO_DINT_PKT_OFFSET_OUT(v)                                       \
        out_dword(HWIO_DINT_PKT_OFFSET_ADDR,v)
#define HWIO_DINT_PKT_OFFSET_OUTM(m,v)                                    \
        out_dword_masked(HWIO_DINT_PKT_OFFSET_ADDR,m,v,HWIO_DINT_PKT_OFFSET_shadow)
#define HWIO_DINT_PKT_OFFSET_PACKET_OFFSET_BMSK                                 0x78
#define HWIO_DINT_PKT_OFFSET_PACKET_OFFSET_SHFT                                  0x3
#define HWIO_DINT_PKT_OFFSET_PACKET_OFFSET_PKT_A_FVAL                              0
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_BMSK                                    0x7
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_SHFT                                      0
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_INTLV_CFG_HI_FVAL                       0x1
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_BLK_SIZE_LO_FVAL                        0x2
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_BLK_SIZE_HI_FVAL                        0x3
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_PUNCT_LO_FVAL                           0x4
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_PUNCT_HI_FVAL                           0x5
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_PL_CRC_LO_FVAL                          0x6
#define HWIO_DINT_PKT_OFFSET_PACKET_TYPE_PL_CRC_HI_FVAL                          0x7

#define HWIO_DINT_PKT_CFG_ADDR                                            0x90003840
#define HWIO_DINT_PKT_CFG_RMSK                                                0xffff
#define HWIO_DINT_PKT_CFG_SHFT                                                     0
#define HWIO_DINT_PKT_CFG_OUT(v)                                          \
        out_dword(HWIO_DINT_PKT_CFG_ADDR,v)
#define HWIO_DINT_PKT_CFG_OUTM(m,v)                                       \
        out_dword_masked(HWIO_DINT_PKT_CFG_ADDR,m,v,HWIO_DINT_PKT_CFG_shadow)
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_BMSK                                0xe000
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_SHFT                                   0xd
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_3_BIT_WIDE_ROW_INDEX_FVAL                0
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_4_BIT_WIDE_ROW_INDEX_FVAL              0x1
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_5_BIT_WIDE_ROW_INDEX_FVAL              0x2
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_6_BIT_WIDE_ROW_INDEX_FVAL              0x3
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_7_BIT_WIDE_ROW_INDEX_FVAL              0x4
#define HWIO_DINT_PKT_CFG_PAGE0_ROW_WIDTH_8_BIT_WIDE_ROW_INDEX_FVAL              0x5
#define HWIO_DINT_PKT_CFG_PAGE0_CHAINBACK_DEPTH_BMSK                          0x1000
#define HWIO_DINT_PKT_CFG_PAGE0_CHAINBACK_DEPTH_SHFT                             0xc
#define HWIO_DINT_PKT_CFG_PAGE0_CHAINBACK_DEPTH_CHAINBACK_DEPTH_OF_64_FVAL          0
#define HWIO_DINT_PKT_CFG_PAGE0_CHAINBACK_DEPTH_CHAINBACK_DEPTH_OF_96_FVAL        0x1
#define HWIO_DINT_PKT_CFG_PAGE0_YM_THRESH_BMSK                                 0xf00
#define HWIO_DINT_PKT_CFG_PAGE0_YM_THRESH_SHFT                                   0x8
#define HWIO_DINT_PKT_CFG_PAGE0_SMT_SCALAR_BMSK                                 0xff
#define HWIO_DINT_PKT_CFG_PAGE0_SMT_SCALAR_SHFT                                    0
#define HWIO_DINT_PKT_CFG_PAGE1_INTLV_COLS_BMSK                               0xff00
#define HWIO_DINT_PKT_CFG_PAGE1_INTLV_COLS_SHFT                                  0x8
#define HWIO_DINT_PKT_CFG_PAGE1_UNDEFINED_BITS7_0_BMSK                          0xff
#define HWIO_DINT_PKT_CFG_PAGE1_UNDEFINED_BITS7_0_SHFT                             0
#define HWIO_DINT_PKT_CFG_PAGE2_FRAME_OR_PAGE_SIZE_BMSK                       0xffff
#define HWIO_DINT_PKT_CFG_PAGE2_FRAME_OR_PAGE_SIZE_SHFT                            0
#define HWIO_DINT_PKT_CFG_PAGE3_LTU_LEN_BMSK                                  0xfe00
#define HWIO_DINT_PKT_CFG_PAGE3_LTU_LEN_SHFT                                     0x9
#define HWIO_DINT_PKT_CFG_PAGE3_PUNCT_LENGTH_BMSK                              0x1f0
#define HWIO_DINT_PKT_CFG_PAGE3_PUNCT_LENGTH_SHFT                                0x4
#define HWIO_DINT_PKT_CFG_PAGE3_SYMBOL_REPEAT_BMSK                               0xc
#define HWIO_DINT_PKT_CFG_PAGE3_SYMBOL_REPEAT_SHFT                               0x2
#define HWIO_DINT_PKT_CFG_PAGE3_SYMBOL_REPEAT_SYMBOL_REPETITION_FACTOR_1_FVAL          0
#define HWIO_DINT_PKT_CFG_PAGE3_SYMBOL_REPEAT_SYMBOL_REPETITION_FACTOR_2_FVAL        0x1
#define HWIO_DINT_PKT_CFG_PAGE3_SYMBOL_REPEAT_SYMBOL_REPETITION_FACTOR_4_FVAL        0x2
#define HWIO_DINT_PKT_CFG_PAGE3_SYMBOL_REPEAT_SYMBOL_REPETITION_FACTOR_8_FVAL        0x3
#define HWIO_DINT_PKT_CFG_PAGE3_CODE_RATE_BMSK                                   0x3
#define HWIO_DINT_PKT_CFG_PAGE3_CODE_RATE_SHFT                                     0
#define HWIO_DINT_PKT_CFG_PAGE3_CODE_RATE_1_2_CODE_RATE_FVAL                       0
#define HWIO_DINT_PKT_CFG_PAGE3_CODE_RATE_1_3_CODE_RATE_FVAL                     0x1
#define HWIO_DINT_PKT_CFG_PAGE3_CODE_RATE_1_4_CODE_RATE_FVAL                     0x2
#define HWIO_DINT_PKT_CFG_PAGE3_CODE_RATE_UNDEFINED_BIT_FVAL                     0x3
#define HWIO_DINT_PKT_CFG_PAGE4_PUNCT_PATTERN_BMSK                            0xff00
#define HWIO_DINT_PKT_CFG_PAGE4_PUNCT_PATTERN_SHFT                               0x8
#define HWIO_DINT_PKT_CFG_PAGE4_LTU_LEN_BITS_BMSK                               0xe0
#define HWIO_DINT_PKT_CFG_PAGE4_LTU_LEN_BITS_SHFT                                0x5
#define HWIO_DINT_PKT_CFG_PAGE4_RDCNT_EN_SEL_BMSK                               0x10
#define HWIO_DINT_PKT_CFG_PAGE4_RDCNT_EN_SEL_SHFT                                0x4
#define HWIO_DINT_PKT_CFG_PAGE4_NUM_LTU_FRM_BMSK                                 0xf
#define HWIO_DINT_PKT_CFG_PAGE4_NUM_LTU_FRM_SHFT                                   0
#define HWIO_DINT_PKT_CFG_PAGE5_PUNCT_PATTERN_BMSK                            0xffff
#define HWIO_DINT_PKT_CFG_PAGE5_PUNCT_PATTERN_SHFT                                 0
#define HWIO_DINT_PKT_CFG_PAGE6_PL_CRC_BMSK                                   0xffff
#define HWIO_DINT_PKT_CFG_PAGE6_PL_CRC_SHFT                                        0
#define HWIO_DINT_PKT_CFG_PAGE7_LTU_CRC_BMSK                                  0xffff
#define HWIO_DINT_PKT_CFG_PAGE7_LTU_CRC_SHFT                                       0

#define HWIO_DINT_TASK_OFFSET_ADDR                                        0x90003844
#define HWIO_DINT_TASK_OFFSET_RMSK                                              0x7f
#define HWIO_DINT_TASK_OFFSET_SHFT                                                 0
#define HWIO_DINT_TASK_OFFSET_OUT(v)                                      \
        out_dword(HWIO_DINT_TASK_OFFSET_ADDR,v)
#define HWIO_DINT_TASK_OFFSET_OUTM(m,v)                                   \
        out_dword_masked(HWIO_DINT_TASK_OFFSET_ADDR,m,v,HWIO_DINT_TASK_OFFSET_shadow)
#define HWIO_DINT_TASK_OFFSET_DATA1_BMSK                                        0x60
#define HWIO_DINT_TASK_OFFSET_DATA1_SHFT                                         0x5
#define HWIO_DINT_TASK_OFFSET_DATA2_BMSK                                        0x1e
#define HWIO_DINT_TASK_OFFSET_DATA2_SHFT                                         0x1
#define HWIO_DINT_TASK_OFFSET_DATA3_BMSK                                         0x1
#define HWIO_DINT_TASK_OFFSET_DATA3_SHFT                                           0

#define HWIO_DINT_TASK_LIST_ADDR                                          0x90003848
#define HWIO_DINT_TASK_LIST_RMSK                                              0xffff
#define HWIO_DINT_TASK_LIST_SHFT                                                   0
#define HWIO_DINT_TASK_LIST_OUT(v)                                        \
        out_dword(HWIO_DINT_TASK_LIST_ADDR,v)
#define HWIO_DINT_TASK_LIST_OUTM(m,v)                                     \
        out_dword_masked(HWIO_DINT_TASK_LIST_ADDR,m,v,HWIO_DINT_TASK_LIST_shadow)
#define HWIO_DINT_TASK_LIST_PAGE0_ACTIVE_TASK_BMSK                            0x8000
#define HWIO_DINT_TASK_LIST_PAGE0_ACTIVE_TASK_SHFT                               0xf
#define HWIO_DINT_TASK_LIST_PAGE0_ACTIVE_TASK_PERFORM_THIS_TASK_FVAL             0x1
#define HWIO_DINT_TASK_LIST_PAGE0_ACTIVE_TASK_DO_NOT_PERFORM_THIS_TASK_FVAL          0
#define HWIO_DINT_TASK_LIST_PAGE0_SUB_CHANS_BMSK                              0x4000
#define HWIO_DINT_TASK_LIST_PAGE0_SUB_CHANS_SHFT                                 0xe
#define HWIO_DINT_TASK_LIST_PAGE0_SYNC_CHAN_BMSK                              0x2000
#define HWIO_DINT_TASK_LIST_PAGE0_SYNC_CHAN_SHFT                                 0xd
#define HWIO_DINT_TASK_LIST_PAGE0_DEC_INTR_EN_BMSK                            0x1000
#define HWIO_DINT_TASK_LIST_PAGE0_DEC_INTR_EN_SHFT                               0xc
#define HWIO_DINT_TASK_LIST_PAGE0_DEC_INTR_EN_YES_FVAL                           0x1
#define HWIO_DINT_TASK_LIST_PAGE0_DEC_INTR_EN_NO_FVAL                              0
#define HWIO_DINT_TASK_LIST_PAGE0_CHAN_ID_BMSK                                 0xc00
#define HWIO_DINT_TASK_LIST_PAGE0_CHAN_ID_SHFT                                   0xa
#define HWIO_DINT_TASK_LIST_PAGE0_CHAN_ID_CH0_FVAL                                 0
#define HWIO_DINT_TASK_LIST_PAGE0_CHAN_ID_CH1_FVAL                               0x1
#define HWIO_DINT_TASK_LIST_PAGE0_CHAN_ID_CH2_FVAL                               0x2
#define HWIO_DINT_TASK_LIST_PAGE0_CHAN_ID_CH3_FVAL                               0x3
#define HWIO_DINT_TASK_LIST_PAGE0_FRM_HYP_BMSK                                 0x300
#define HWIO_DINT_TASK_LIST_PAGE0_FRM_HYP_SHFT                                   0x8
#define HWIO_DINT_TASK_LIST_PAGE0_FRM_HYP_5_MS_FRAME_HYP_FVAL                      0
#define HWIO_DINT_TASK_LIST_PAGE0_FRM_HYP_10_MS_FRAME_HYP_FVAL                   0x1
#define HWIO_DINT_TASK_LIST_PAGE0_FRM_HYP_20_MS_OR_LARGER_FRAME_HYP_FVAL         0x2
#define HWIO_DINT_TASK_LIST_PAGE0_PACKET_OFFSET_BMSK                            0xf0
#define HWIO_DINT_TASK_LIST_PAGE0_PACKET_OFFSET_SHFT                             0x4
#define HWIO_DINT_TASK_LIST_UNDEFINED_BIT3_BMSK                                  0x8
#define HWIO_DINT_TASK_LIST_UNDEFINED_BIT3_SHFT                                  0x3
#define HWIO_DINT_TASK_LIST_PAGE0_BIT_SHIFT_BMSK                                 0x7
#define HWIO_DINT_TASK_LIST_PAGE0_BIT_SHIFT_SHFT                                   0
#define HWIO_DINT_TASK_LIST_PAGE1_RD_VD_LIN_ADDR_BMSK                         0x8000
#define HWIO_DINT_TASK_LIST_PAGE1_RD_VD_LIN_ADDR_SHFT                            0xf
#define HWIO_DINT_TASK_LIST_UNDEFINED_BITS14_12_BMSK                          0x7000
#define HWIO_DINT_TASK_LIST_UNDEFINED_BITS14_12_SHFT                             0xc
#define HWIO_DINT_TASK_LIST_PAGE1_VD_OUTBUF_ADDR_OFFSET_BMSK                   0xfff
#define HWIO_DINT_TASK_LIST_PAGE1_VD_OUTBUF_ADDR_OFFSET_SHFT                       0

#define HWIO_TST_SYNC_DINT_ADDR                                           0x9000384c
#define HWIO_TST_SYNC_DINT_RMSK                                               0xffff
#define HWIO_TST_SYNC_DINT_SHFT                                                    0
#define HWIO_TST_SYNC_DINT_OUT(v)                                         \
        out_dword(HWIO_TST_SYNC_DINT_ADDR,v)
#define HWIO_TST_SYNC_DINT_OUTM(m,v)                                      \
        out_dword_masked(HWIO_TST_SYNC_DINT_ADDR,m,v,HWIO_TST_SYNC_DINT_shadow)
#define HWIO_TST_SYNC_DINT_SYNC10_BMSK                                        0x8000
#define HWIO_TST_SYNC_DINT_SYNC10_SHFT                                           0xf
#define HWIO_TST_SYNC_DINT_TD_SYNC_BMSK                                       0x4000
#define HWIO_TST_SYNC_DINT_TD_SYNC_SHFT                                          0xe
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM1_REQ_BMSK                             0x2000
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM1_REQ_SHFT                                0xd
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM0_REQ_BMSK                             0x1000
#define HWIO_TST_SYNC_DINT_TD_DEINT_SYM0_REQ_SHFT                                0xc
#define HWIO_TST_SYNC_DINT_TD_DEINT_RESET_BMSK                                 0x800
#define HWIO_TST_SYNC_DINT_TD_DEINT_RESET_SHFT                                   0xb
#define HWIO_TST_SYNC_DINT_TD_DEINT_ADDR_SKIP_BMSK                             0x400
#define HWIO_TST_SYNC_DINT_TD_DEINT_ADDR_SKIP_SHFT                               0xa
#define HWIO_TST_SYNC_DINT_TD_DEINT_STROBE_BMSK                                0x200
#define HWIO_TST_SYNC_DINT_TD_DEINT_STROBE_SHFT                                  0x9
#define HWIO_TST_SYNC_DINT_TD_DONE_BMSK                                        0x100
#define HWIO_TST_SYNC_DINT_TD_DONE_SHFT                                          0x8
#define HWIO_TST_SYNC_DINT_VD_SYNC_BMSK                                         0x80
#define HWIO_TST_SYNC_DINT_VD_SYNC_SHFT                                          0x7
#define HWIO_TST_SYNC_DINT_SYMS_ACK_BMSK                                        0x40
#define HWIO_TST_SYNC_DINT_SYMS_ACK_SHFT                                         0x6
#define HWIO_TST_SYNC_DINT_VD_DONE_BMSK                                         0x20
#define HWIO_TST_SYNC_DINT_VD_DONE_SHFT                                          0x5
#define HWIO_TST_SYNC_DINT_SYNC80_BMSK                                          0x10
#define HWIO_TST_SYNC_DINT_SYNC80_SHFT                                           0x4
#define HWIO_TST_SYNC_DINT_SYNC26_BMSK                                           0x8
#define HWIO_TST_SYNC_DINT_SYNC26_SHFT                                           0x3
#define HWIO_TST_SYNC_DINT_SYNC20_BMSK                                           0x4
#define HWIO_TST_SYNC_DINT_SYNC20_SHFT                                           0x2
#define HWIO_TST_SYNC_DINT_SYNC5_BMSK                                            0x2
#define HWIO_TST_SYNC_DINT_SYNC5_SHFT                                            0x1
#define HWIO_TST_SYNC_DINT_SYNC_SLOT_BMSK                                        0x1
#define HWIO_TST_SYNC_DINT_SYNC_SLOT_SHFT                                          0

#define HWIO_TST_CH0_SYMS_ADDR                                            0x90003850
#define HWIO_TST_CH0_SYMS_RMSK                                                 0xfff
#define HWIO_TST_CH0_SYMS_SHFT                                                     0
#define HWIO_TST_CH0_SYMS_OUT(v)                                          \
        out_dword(HWIO_TST_CH0_SYMS_ADDR,v)
#define HWIO_TST_CH0_SYMS_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TST_CH0_SYMS_ADDR,m,v,HWIO_TST_CH0_SYMS_shadow)
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_Q_BMSK                                 0xfc0
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_Q_SHFT                                   0x6
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_I_BMSK                                  0x3f
#define HWIO_TST_CH0_SYMS_TST_CH0_RXSYM_I_SHFT                                     0

#define HWIO_TST_CH1_SYMS_ADDR                                            0x90003854
#define HWIO_TST_CH1_SYMS_RMSK                                                 0xfff
#define HWIO_TST_CH1_SYMS_SHFT                                                     0
#define HWIO_TST_CH1_SYMS_OUT(v)                                          \
        out_dword(HWIO_TST_CH1_SYMS_ADDR,v)
#define HWIO_TST_CH1_SYMS_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TST_CH1_SYMS_ADDR,m,v,HWIO_TST_CH1_SYMS_shadow)
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_Q_BMSK                                 0xfc0
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_Q_SHFT                                   0x6
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_I_BMSK                                  0x3f
#define HWIO_TST_CH1_SYMS_TST_CH1_RXSYM_I_SHFT                                     0

#define HWIO_TST_CH2_SYMS_ADDR                                            0x90003858
#define HWIO_TST_CH2_SYMS_RMSK                                                 0xfff
#define HWIO_TST_CH2_SYMS_SHFT                                                     0
#define HWIO_TST_CH2_SYMS_OUT(v)                                          \
        out_dword(HWIO_TST_CH2_SYMS_ADDR,v)
#define HWIO_TST_CH2_SYMS_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TST_CH2_SYMS_ADDR,m,v,HWIO_TST_CH2_SYMS_shadow)
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_Q_BMSK                                 0xfc0
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_Q_SHFT                                   0x6
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_I_BMSK                                  0x3f
#define HWIO_TST_CH2_SYMS_TST_CH2_RXSYM_I_SHFT                                     0

#define HWIO_TST_SEQ_PROC_PHASE_ADDR                                      0x9000385c
#define HWIO_TST_SEQ_PROC_PHASE_RMSK                                             0x3
#define HWIO_TST_SEQ_PROC_PHASE_SHFT                                               0
#define HWIO_TST_SEQ_PROC_PHASE_OUT(v)                                    \
        out_dword(HWIO_TST_SEQ_PROC_PHASE_ADDR,v)
#define HWIO_TST_SEQ_PROC_PHASE_OUTM(m,v)                                 \
        out_dword_masked(HWIO_TST_SEQ_PROC_PHASE_ADDR,m,v,HWIO_TST_SEQ_PROC_PHASE_shadow)
#define HWIO_TST_SEQ_PROC_PHASE_TST_SEQ_PHASE_BMSK                               0x3
#define HWIO_TST_SEQ_PROC_PHASE_TST_SEQ_PHASE_SHFT                                 0
#define HWIO_TST_SEQ_PROC_PHASE_TST_SEQ_PHASE_CH2_FVAL                             0
#define HWIO_TST_SEQ_PROC_PHASE_TST_SEQ_PHASE_CH3_FVAL                           0x1
#define HWIO_TST_SEQ_PROC_PHASE_TST_SEQ_PHASE_CH4_FVAL                           0x2
#define HWIO_TST_SEQ_PROC_PHASE_TST_SEQ_PHASE_CH5_FVAL                           0x3

#define HWIO_TST_SEL_DINT_ADDR                                            0x90003860
#define HWIO_TST_SEL_DINT_RMSK                                                 0x3ff
#define HWIO_TST_SEL_DINT_SHFT                                                     0
#define HWIO_TST_SEL_DINT_OUT(v)                                          \
        out_dword(HWIO_TST_SEL_DINT_ADDR,v)
#define HWIO_TST_SEL_DINT_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TST_SEL_DINT_ADDR,m,v,HWIO_TST_SEL_DINT_shadow)
#define HWIO_TST_SEL_DINT_GCH1_EN_BMSK                                         0x200
#define HWIO_TST_SEL_DINT_GCH1_EN_SHFT                                           0x9
#define HWIO_TST_SEL_DINT_GCH0_EN_BMSK                                         0x100
#define HWIO_TST_SEL_DINT_GCH0_EN_SHFT                                           0x8
#define HWIO_TST_SEL_DINT_TST_SEL_PDCCH_BMSK                                    0x80
#define HWIO_TST_SEL_DINT_TST_SEL_PDCCH_SHFT                                     0x7
#define HWIO_TST_SEL_DINT_PDCCH1_EN_BMSK                                        0x40
#define HWIO_TST_SEL_DINT_PDCCH1_EN_SHFT                                         0x6
#define HWIO_TST_SEL_DINT_PDCCH0_EN_BMSK                                        0x20
#define HWIO_TST_SEL_DINT_PDCCH0_EN_SHFT                                         0x5
#define HWIO_TST_SEL_DINT_TST_Q_CHAN_EN_BMSK                                    0x10
#define HWIO_TST_SEL_DINT_TST_Q_CHAN_EN_SHFT                                     0x4
#define HWIO_TST_SEL_DINT_TST_SEL_OB_BMSK                                        0x8
#define HWIO_TST_SEL_DINT_TST_SEL_OB_SHFT                                        0x3
#define HWIO_TST_SEL_DINT_TST_SEL_TD_BMSK                                        0x4
#define HWIO_TST_SEL_DINT_TST_SEL_TD_SHFT                                        0x2
#define HWIO_TST_SEL_DINT_TST_SEL_VD_BMSK                                        0x2
#define HWIO_TST_SEL_DINT_TST_SEL_VD_SHFT                                        0x1
#define HWIO_TST_SEL_DINT_TST_SEL_DEM_LOC_BMSK                                   0x1
#define HWIO_TST_SEL_DINT_TST_SEL_DEM_LOC_SHFT                                     0

#define HWIO_DINT_OTD_CFG_ADDR                                            0x90003864
#define HWIO_DINT_OTD_CFG_RMSK                                                   0x3
#define HWIO_DINT_OTD_CFG_SHFT                                                     0
#define HWIO_DINT_OTD_CFG_OUT(v)                                          \
        out_dword(HWIO_DINT_OTD_CFG_ADDR,v)
#define HWIO_DINT_OTD_CFG_OUTM(m,v)                                       \
        out_dword_masked(HWIO_DINT_OTD_CFG_ADDR,m,v,HWIO_DINT_OTD_CFG_shadow)
#define HWIO_DINT_OTD_CFG_OTD_SEL_BMSK                                           0x2
#define HWIO_DINT_OTD_CFG_OTD_SEL_SHFT                                           0x1
#define HWIO_DINT_OTD_CFG_CH2_CODE_TYPE_BMSK                                     0x1
#define HWIO_DINT_OTD_CFG_CH2_CODE_TYPE_SHFT                                       0
#define HWIO_DINT_OTD_CFG_CH2_CODE_TYPE_CONVOLUTIONALLY_ENCODED_FVAL               0
#define HWIO_DINT_OTD_CFG_CH2_CODE_TYPE_TURBO_ENCODED_FVAL                       0x1

#define HWIO_TD_MIN_LLR_THRESH_ADDR                                       0x90003868
#define HWIO_TD_MIN_LLR_THRESH_RMSK                                            0xfff
#define HWIO_TD_MIN_LLR_THRESH_SHFT                                                0
#define HWIO_TD_MIN_LLR_THRESH_OUT(v)                                     \
        out_dword(HWIO_TD_MIN_LLR_THRESH_ADDR,v)
#define HWIO_TD_MIN_LLR_THRESH_OUTM(m,v)                                  \
        out_dword_masked(HWIO_TD_MIN_LLR_THRESH_ADDR,m,v,HWIO_TD_MIN_LLR_THRESH_shadow)
#define HWIO_TD_MIN_LLR_THRESH_MIN_LLR_THRESH_BMSK                             0xfff
#define HWIO_TD_MIN_LLR_THRESH_MIN_LLR_THRESH_SHFT                                 0

#define HWIO_TD_INTLV_LEN_X2_ADDR                                         0x9000386c
#define HWIO_TD_INTLV_LEN_X2_RMSK                                             0x3fff
#define HWIO_TD_INTLV_LEN_X2_SHFT                                                  0
#define HWIO_TD_INTLV_LEN_X2_OUT(v)                                       \
        out_dword(HWIO_TD_INTLV_LEN_X2_ADDR,v)
#define HWIO_TD_INTLV_LEN_X2_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_INTLV_LEN_X2_ADDR,m,v,HWIO_TD_INTLV_LEN_X2_shadow)
#define HWIO_TD_INTLV_LEN_X2_TD_HYP_X2_ON_BMSK                                0x2000
#define HWIO_TD_INTLV_LEN_X2_TD_HYP_X2_ON_SHFT                                   0xd
#define HWIO_TD_INTLV_LEN_X2_TD_INTLV_LEN_X2_BMSK                             0x1fff
#define HWIO_TD_INTLV_LEN_X2_TD_INTLV_LEN_X2_SHFT                                  0

#define HWIO_TD_INTLV_LEN_X4_ADDR                                         0x90003870
#define HWIO_TD_INTLV_LEN_X4_RMSK                                             0x3fff
#define HWIO_TD_INTLV_LEN_X4_SHFT                                                  0
#define HWIO_TD_INTLV_LEN_X4_OUT(v)                                       \
        out_dword(HWIO_TD_INTLV_LEN_X4_ADDR,v)
#define HWIO_TD_INTLV_LEN_X4_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_INTLV_LEN_X4_ADDR,m,v,HWIO_TD_INTLV_LEN_X4_shadow)
#define HWIO_TD_INTLV_LEN_X4_TD_HYP_X4_ON_BMSK                                0x2000
#define HWIO_TD_INTLV_LEN_X4_TD_HYP_X4_ON_SHFT                                   0xd
#define HWIO_TD_INTLV_LEN_X4_TD_INTLV_LEN_X4_BMSK                             0x1fff
#define HWIO_TD_INTLV_LEN_X4_TD_INTLV_LEN_X4_SHFT                                  0

#define HWIO_TD_INTLV_LEN_X8_ADDR                                         0x90003874
#define HWIO_TD_INTLV_LEN_X8_RMSK                                             0x3fff
#define HWIO_TD_INTLV_LEN_X8_SHFT                                                  0
#define HWIO_TD_INTLV_LEN_X8_OUT(v)                                       \
        out_dword(HWIO_TD_INTLV_LEN_X8_ADDR,v)
#define HWIO_TD_INTLV_LEN_X8_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_INTLV_LEN_X8_ADDR,m,v,HWIO_TD_INTLV_LEN_X8_shadow)
#define HWIO_TD_INTLV_LEN_X8_TD_HYP_X8_ON_BMSK                                0x2000
#define HWIO_TD_INTLV_LEN_X8_TD_HYP_X8_ON_SHFT                                   0xd
#define HWIO_TD_INTLV_LEN_X8_TD_INTLV_LEN_X8_BMSK                             0x1fff
#define HWIO_TD_INTLV_LEN_X8_TD_INTLV_LEN_X8_SHFT                                  0

#define HWIO_TD_NUM_SLWIN_X2_ADDR                                         0x90003878
#define HWIO_TD_NUM_SLWIN_X2_RMSK                                               0xff
#define HWIO_TD_NUM_SLWIN_X2_SHFT                                                  0
#define HWIO_TD_NUM_SLWIN_X2_OUT(v)                                       \
        out_dword(HWIO_TD_NUM_SLWIN_X2_ADDR,v)
#define HWIO_TD_NUM_SLWIN_X2_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_NUM_SLWIN_X2_ADDR,m,v,HWIO_TD_NUM_SLWIN_X2_shadow)
#define HWIO_TD_NUM_SLWIN_X2_DATA_BMSK                                          0xff
#define HWIO_TD_NUM_SLWIN_X2_DATA_SHFT                                             0

#define HWIO_TD_NUM_SLWIN_X4_ADDR                                         0x9000387c
#define HWIO_TD_NUM_SLWIN_X4_RMSK                                               0xff
#define HWIO_TD_NUM_SLWIN_X4_SHFT                                                  0
#define HWIO_TD_NUM_SLWIN_X4_OUT(v)                                       \
        out_dword(HWIO_TD_NUM_SLWIN_X4_ADDR,v)
#define HWIO_TD_NUM_SLWIN_X4_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_NUM_SLWIN_X4_ADDR,m,v,HWIO_TD_NUM_SLWIN_X4_shadow)
#define HWIO_TD_NUM_SLWIN_X4_DATA_BMSK                                          0xff
#define HWIO_TD_NUM_SLWIN_X4_DATA_SHFT                                             0

#define HWIO_TD_NUM_SLWIN_X8_ADDR                                         0x90003880
#define HWIO_TD_NUM_SLWIN_X8_RMSK                                               0xff
#define HWIO_TD_NUM_SLWIN_X8_SHFT                                                  0
#define HWIO_TD_NUM_SLWIN_X8_OUT(v)                                       \
        out_dword(HWIO_TD_NUM_SLWIN_X8_ADDR,v)
#define HWIO_TD_NUM_SLWIN_X8_OUTM(m,v)                                    \
        out_dword_masked(HWIO_TD_NUM_SLWIN_X8_ADDR,m,v,HWIO_TD_NUM_SLWIN_X8_shadow)
#define HWIO_TD_NUM_SLWIN_X8_DATA_BMSK                                          0xff
#define HWIO_TD_NUM_SLWIN_X8_DATA_SHFT                                             0

#define HWIO_DINT_GCH_CFG0_ADDR                                           0x90003884
#define HWIO_DINT_GCH_CFG0_RMSK                                           0xffffffff
#define HWIO_DINT_GCH_CFG0_SHFT                                                    0
#define HWIO_DINT_GCH_CFG0_IN                                             \
        in_dword_masked(HWIO_DINT_GCH_CFG0_ADDR, HWIO_DINT_GCH_CFG0_RMSK)
#define HWIO_DINT_GCH_CFG0_INM(m)                                         \
        in_dword_masked(HWIO_DINT_GCH_CFG0_ADDR, m)
#define HWIO_DINT_GCH_CFG0_OUT(v)                                         \
        out_dword(HWIO_DINT_GCH_CFG0_ADDR,v)
#define HWIO_DINT_GCH_CFG0_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_GCH_CFG0_ADDR,m,v,HWIO_DINT_GCH_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_GCH_CFG0_INTLV_COLS_BMSK                                0xff000000
#define HWIO_DINT_GCH_CFG0_INTLV_COLS_SHFT                                      0x18
#define HWIO_DINT_GCH_CFG0_INTLV_COLS_J_3_FVAL                                   0x3
#define HWIO_DINT_GCH_CFG0_GCH1_BIT_SHIFT_BMSK                              0xe00000
#define HWIO_DINT_GCH_CFG0_GCH1_BIT_SHIFT_SHFT                                  0x15
#define HWIO_DINT_GCH_CFG0_GCH1_BIT_SHIFT_NO_SHIFT_FVAL                            0
#define HWIO_DINT_GCH_CFG0_GCH0_BIT_SHIFT_BMSK                              0x1c0000
#define HWIO_DINT_GCH_CFG0_GCH0_BIT_SHIFT_SHFT                                  0x12
#define HWIO_DINT_GCH_CFG0_GCH0_BIT_SHIFT_NO_SHIFT_FVAL                            0
#define HWIO_DINT_GCH_CFG0_GCH_DEC_INT_EN_BMSK                               0x30000
#define HWIO_DINT_GCH_CFG0_GCH_DEC_INT_EN_SHFT                                  0x10
#define HWIO_DINT_GCH_CFG0_ROW_WIDTH_BMSK                                     0xe000
#define HWIO_DINT_GCH_CFG0_ROW_WIDTH_SHFT                                        0xd
#define HWIO_DINT_GCH_CFG0_ROW_WIDTH_5_BIT_WIDE_ROW_INDEX_FVAL                   0x2
#define HWIO_DINT_GCH_CFG0_CHAINBACK_DEPTH_BMSK                               0x1000
#define HWIO_DINT_GCH_CFG0_CHAINBACK_DEPTH_SHFT                                  0xc
#define HWIO_DINT_GCH_CFG0_CHAINBACK_DEPTH_CHAINBACK_DEPTH_OF_96_FVAL            0x1
#define HWIO_DINT_GCH_CFG0_YM_THRESH_BMSK                                      0xf00
#define HWIO_DINT_GCH_CFG0_YM_THRESH_SHFT                                        0x8
#define HWIO_DINT_GCH_CFG0_YM_THRESH_RECOMMENDED_VALUE_FVAL                      0x1
#define HWIO_DINT_GCH_CFG0_SMT_SCALAR_BMSK                                      0xff
#define HWIO_DINT_GCH_CFG0_SMT_SCALAR_SHFT                                         0
#define HWIO_DINT_GCH_CFG0_SMT_SCALAR_SCALAR_1_FVAL                             0xff

#define HWIO_DINT_GCH_CFG1_ADDR                                           0x90003888
#define HWIO_DINT_GCH_CFG1_RMSK                                           0xffffffff
#define HWIO_DINT_GCH_CFG1_SHFT                                                    0
#define HWIO_DINT_GCH_CFG1_IN                                             \
        in_dword_masked(HWIO_DINT_GCH_CFG1_ADDR, HWIO_DINT_GCH_CFG1_RMSK)
#define HWIO_DINT_GCH_CFG1_INM(m)                                         \
        in_dword_masked(HWIO_DINT_GCH_CFG1_ADDR, m)
#define HWIO_DINT_GCH_CFG1_OUT(v)                                         \
        out_dword(HWIO_DINT_GCH_CFG1_ADDR,v)
#define HWIO_DINT_GCH_CFG1_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_GCH_CFG1_ADDR,m,v,HWIO_DINT_GCH_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_GCH_CFG1_LTU_LEN_BMSK                                   0xfe000000
#define HWIO_DINT_GCH_CFG1_LTU_LEN_SHFT                                         0x19
#define HWIO_DINT_GCH_CFG1_PUNCT_LENGTH_BMSK                               0x1f00000
#define HWIO_DINT_GCH_CFG1_PUNCT_LENGTH_SHFT                                    0x14
#define HWIO_DINT_GCH_CFG1_PUNCT_LENGTH_PUNCTURE_LENGTH_IS_16_FVAL               0xf
#define HWIO_DINT_GCH_CFG1_SYMBOL_REPEAT_BMSK                                0xc0000
#define HWIO_DINT_GCH_CFG1_SYMBOL_REPEAT_SHFT                                   0x12
#define HWIO_DINT_GCH_CFG1_SYMBOL_REPEAT_SYMBOL_REPETITION_FACTOR_1_FVAL           0
#define HWIO_DINT_GCH_CFG1_CODE_RATE_BMSK                                    0x30000
#define HWIO_DINT_GCH_CFG1_CODE_RATE_SHFT                                       0x10
#define HWIO_DINT_GCH_CFG1_CODE_RATE_1_2_CODE_RATE_FVAL                            0
#define HWIO_DINT_GCH_CFG1_CODE_RATE_1_3_CODE_RATE_FVAL                          0x1
#define HWIO_DINT_GCH_CFG1_CODE_RATE_1_4_CODE_RATE_FVAL                          0x2
#define HWIO_DINT_GCH_CFG1_CODE_RATE_UNDEFINED_BIT_FVAL                          0x3
#define HWIO_DINT_GCH_CFG1_FRAME_OR_PAGE_SIZE_BMSK                            0xffff
#define HWIO_DINT_GCH_CFG1_FRAME_OR_PAGE_SIZE_SHFT                                 0
#define HWIO_DINT_GCH_CFG1_FRAME_OR_PAGE_SIZE_BLOCK_SIZE_96_FVAL                0x60

#define HWIO_DINT_GCH_CFG2_ADDR                                           0x9000388c
#define HWIO_DINT_GCH_CFG2_RMSK                                           0xffffffff
#define HWIO_DINT_GCH_CFG2_SHFT                                                    0
#define HWIO_DINT_GCH_CFG2_IN                                             \
        in_dword_masked(HWIO_DINT_GCH_CFG2_ADDR, HWIO_DINT_GCH_CFG2_RMSK)
#define HWIO_DINT_GCH_CFG2_INM(m)                                         \
        in_dword_masked(HWIO_DINT_GCH_CFG2_ADDR, m)
#define HWIO_DINT_GCH_CFG2_OUT(v)                                         \
        out_dword(HWIO_DINT_GCH_CFG2_ADDR,v)
#define HWIO_DINT_GCH_CFG2_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_GCH_CFG2_ADDR,m,v,HWIO_DINT_GCH_CFG2_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_GCH_CFG2_PUNCT_PATTERN_BMSK                             0xffffff00
#define HWIO_DINT_GCH_CFG2_PUNCT_PATTERN_SHFT                                    0x8
#define HWIO_DINT_GCH_CFG2_PUNCT_PATTERN_0XBE7DFF_FVAL                      0xbe7dff
#define HWIO_DINT_GCH_CFG2_LTU_LEN_BITS_BMSK                                    0xe0
#define HWIO_DINT_GCH_CFG2_LTU_LEN_BITS_SHFT                                     0x5
#define HWIO_DINT_GCH_CFG2_RDCNT_EN_SEL_BMSK                                    0x10
#define HWIO_DINT_GCH_CFG2_RDCNT_EN_SEL_SHFT                                     0x4
#define HWIO_DINT_GCH_CFG2_RDCNT_EN_SEL_DON_T_CARE_FVAL                            0
#define HWIO_DINT_GCH_CFG2_NUM_LTU_FRM_BMSK                                      0xf
#define HWIO_DINT_GCH_CFG2_NUM_LTU_FRM_SHFT                                        0

#define HWIO_DINT_GCH_CFG3_ADDR                                           0x90003890
#define HWIO_DINT_GCH_CFG3_RMSK                                           0xffffffff
#define HWIO_DINT_GCH_CFG3_SHFT                                                    0
#define HWIO_DINT_GCH_CFG3_IN                                             \
        in_dword_masked(HWIO_DINT_GCH_CFG3_ADDR, HWIO_DINT_GCH_CFG3_RMSK)
#define HWIO_DINT_GCH_CFG3_INM(m)                                         \
        in_dword_masked(HWIO_DINT_GCH_CFG3_ADDR, m)
#define HWIO_DINT_GCH_CFG3_OUT(v)                                         \
        out_dword(HWIO_DINT_GCH_CFG3_ADDR,v)
#define HWIO_DINT_GCH_CFG3_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_GCH_CFG3_ADDR,m,v,HWIO_DINT_GCH_CFG3_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_GCH_CFG3_LTU_CRC_BMSK                                   0xffff0000
#define HWIO_DINT_GCH_CFG3_LTU_CRC_SHFT                                         0x10
#define HWIO_DINT_GCH_CFG3_PL_CRC_BMSK                                        0xffff
#define HWIO_DINT_GCH_CFG3_PL_CRC_SHFT                                             0

#define HWIO_DINT_PDCCH_CFG_ADDR                                          0x90003894
#define HWIO_DINT_PDCCH_CFG_RMSK                                          0x1fffffff
#define HWIO_DINT_PDCCH_CFG_SHFT                                                   0
#define HWIO_DINT_PDCCH_CFG_IN                                            \
        in_dword_masked(HWIO_DINT_PDCCH_CFG_ADDR, HWIO_DINT_PDCCH_CFG_RMSK)
#define HWIO_DINT_PDCCH_CFG_INM(m)                                        \
        in_dword_masked(HWIO_DINT_PDCCH_CFG_ADDR, m)
#define HWIO_DINT_PDCCH_CFG_OUT(v)                                        \
        out_dword(HWIO_DINT_PDCCH_CFG_ADDR,v)
#define HWIO_DINT_PDCCH_CFG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_CFG_ADDR,m,v,HWIO_DINT_PDCCH_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_CFG_OUTER_CRC_BMSK                                0x1fe00000
#define HWIO_DINT_PDCCH_CFG_OUTER_CRC_SHFT                                      0x15
#define HWIO_DINT_PDCCH_CFG_OUTER_CRC_X_8_X_2_X_1_X_0_FVAL                       0x7
#define HWIO_DINT_PDCCH_CFG_PDCCH_BIT_SHIFT_BMSK                            0x1e0000
#define HWIO_DINT_PDCCH_CFG_PDCCH_BIT_SHIFT_SHFT                                0x11
#define HWIO_DINT_PDCCH_CFG_PDCCH_BIT_SHIFT_NO_SHIFT_FVAL                          0
#define HWIO_DINT_PDCCH_CFG_CHAINBACK_DEPTH_BMSK                             0x10000
#define HWIO_DINT_PDCCH_CFG_CHAINBACK_DEPTH_SHFT                                0x10
#define HWIO_DINT_PDCCH_CFG_CHAINBACK_DEPTH_CHAINBACK_DEPTH_OF_64_FVAL             0
#define HWIO_DINT_PDCCH_CFG_PL_CRC_BMSK                                       0xffff
#define HWIO_DINT_PDCCH_CFG_PL_CRC_SHFT                                            0

#define HWIO_DINT_PDCCH_HYP0_CFG0_ADDR                                    0x90003898
#define HWIO_DINT_PDCCH_HYP0_CFG0_RMSK                                      0xffefff
#define HWIO_DINT_PDCCH_HYP0_CFG0_SHFT                                             0
#define HWIO_DINT_PDCCH_HYP0_CFG0_IN                                      \
        in_dword_masked(HWIO_DINT_PDCCH_HYP0_CFG0_ADDR, HWIO_DINT_PDCCH_HYP0_CFG0_RMSK)
#define HWIO_DINT_PDCCH_HYP0_CFG0_INM(m)                                  \
        in_dword_masked(HWIO_DINT_PDCCH_HYP0_CFG0_ADDR, m)
#define HWIO_DINT_PDCCH_HYP0_CFG0_OUT(v)                                  \
        out_dword(HWIO_DINT_PDCCH_HYP0_CFG0_ADDR,v)
#define HWIO_DINT_PDCCH_HYP0_CFG0_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_HYP0_CFG0_ADDR,m,v,HWIO_DINT_PDCCH_HYP0_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_HYP0_CFG0_INTLV_COLS_BMSK                           0xff0000
#define HWIO_DINT_PDCCH_HYP0_CFG0_INTLV_COLS_SHFT                               0x10
#define HWIO_DINT_PDCCH_HYP0_CFG0_INTLV_COLS_J_3_FVAL                            0x3
#define HWIO_DINT_PDCCH_HYP0_CFG0_ROW_WIDTH_BMSK                              0xe000
#define HWIO_DINT_PDCCH_HYP0_CFG0_ROW_WIDTH_SHFT                                 0xd
#define HWIO_DINT_PDCCH_HYP0_CFG0_ROW_WIDTH_4_BIT_WIDE_ROW_INDEX_FVAL            0x1
#define HWIO_DINT_PDCCH_HYP0_CFG0_YM_THRESH_BMSK                               0xf00
#define HWIO_DINT_PDCCH_HYP0_CFG0_YM_THRESH_SHFT                                 0x8
#define HWIO_DINT_PDCCH_HYP0_CFG0_YM_THRESH_RECOMMENDED_VALUE_FVAL               0x1
#define HWIO_DINT_PDCCH_HYP0_CFG0_SMT_SCALAR_BMSK                               0xff
#define HWIO_DINT_PDCCH_HYP0_CFG0_SMT_SCALAR_SHFT                                  0
#define HWIO_DINT_PDCCH_HYP0_CFG0_SMT_SCALAR_SCALAR_1_FVAL                      0xff

#define HWIO_DINT_PDCCH_HYP1_CFG0_ADDR                                    0x9000389c
#define HWIO_DINT_PDCCH_HYP1_CFG0_RMSK                                      0xffefff
#define HWIO_DINT_PDCCH_HYP1_CFG0_SHFT                                             0
#define HWIO_DINT_PDCCH_HYP1_CFG0_IN                                      \
        in_dword_masked(HWIO_DINT_PDCCH_HYP1_CFG0_ADDR, HWIO_DINT_PDCCH_HYP1_CFG0_RMSK)
#define HWIO_DINT_PDCCH_HYP1_CFG0_INM(m)                                  \
        in_dword_masked(HWIO_DINT_PDCCH_HYP1_CFG0_ADDR, m)
#define HWIO_DINT_PDCCH_HYP1_CFG0_OUT(v)                                  \
        out_dword(HWIO_DINT_PDCCH_HYP1_CFG0_ADDR,v)
#define HWIO_DINT_PDCCH_HYP1_CFG0_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_HYP1_CFG0_ADDR,m,v,HWIO_DINT_PDCCH_HYP1_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_HYP1_CFG0_INTLV_COLS_BMSK                           0xff0000
#define HWIO_DINT_PDCCH_HYP1_CFG0_INTLV_COLS_SHFT                               0x10
#define HWIO_DINT_PDCCH_HYP1_CFG0_INTLV_COLS_J_3_FVAL                            0x3
#define HWIO_DINT_PDCCH_HYP1_CFG0_ROW_WIDTH_BMSK                              0xe000
#define HWIO_DINT_PDCCH_HYP1_CFG0_ROW_WIDTH_SHFT                                 0xd
#define HWIO_DINT_PDCCH_HYP1_CFG0_ROW_WIDTH_5_BIT_WIDE_ROW_INDEX_FVAL            0x2
#define HWIO_DINT_PDCCH_HYP1_CFG0_YM_THRESH_BMSK                               0xf00
#define HWIO_DINT_PDCCH_HYP1_CFG0_YM_THRESH_SHFT                                 0x8
#define HWIO_DINT_PDCCH_HYP1_CFG0_YM_THRESH_RECOMMENDED_VALUE_FVAL               0x1
#define HWIO_DINT_PDCCH_HYP1_CFG0_SMT_SCALAR_BMSK                               0xff
#define HWIO_DINT_PDCCH_HYP1_CFG0_SMT_SCALAR_SHFT                                  0
#define HWIO_DINT_PDCCH_HYP1_CFG0_SMT_SCALAR_SCALAR_1_FVAL                      0xff

#define HWIO_DINT_PDCCH_HYP2_CFG0_ADDR                                    0x900038a0
#define HWIO_DINT_PDCCH_HYP2_CFG0_RMSK                                      0xffffff
#define HWIO_DINT_PDCCH_HYP2_CFG0_SHFT                                             0
#define HWIO_DINT_PDCCH_HYP2_CFG0_IN                                      \
        in_dword_masked(HWIO_DINT_PDCCH_HYP2_CFG0_ADDR, HWIO_DINT_PDCCH_HYP2_CFG0_RMSK)
#define HWIO_DINT_PDCCH_HYP2_CFG0_INM(m)                                  \
        in_dword_masked(HWIO_DINT_PDCCH_HYP2_CFG0_ADDR, m)
#define HWIO_DINT_PDCCH_HYP2_CFG0_OUT(v)                                  \
        out_dword(HWIO_DINT_PDCCH_HYP2_CFG0_ADDR,v)
#define HWIO_DINT_PDCCH_HYP2_CFG0_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_HYP2_CFG0_ADDR,m,v,HWIO_DINT_PDCCH_HYP2_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_HYP2_CFG0_INTLV_COLS_BMSK                           0xff0000
#define HWIO_DINT_PDCCH_HYP2_CFG0_INTLV_COLS_SHFT                               0x10
#define HWIO_DINT_PDCCH_HYP2_CFG0_INTLV_COLS_J_3_FVAL                            0x3
#define HWIO_DINT_PDCCH_HYP2_CFG0_ROW_WIDTH_BMSK                              0xe000
#define HWIO_DINT_PDCCH_HYP2_CFG0_ROW_WIDTH_SHFT                                 0xd
#define HWIO_DINT_PDCCH_HYP2_CFG0_ROW_WIDTH_6_BIT_WIDE_ROW_INDEX_FVAL            0x3
#define HWIO_DINT_PDCCH_HYP2_CFG0_RESERVED_BITS12_BMSK                        0x1000
#define HWIO_DINT_PDCCH_HYP2_CFG0_RESERVED_BITS12_SHFT                           0xc
#define HWIO_DINT_PDCCH_HYP2_CFG0_YM_THRESH_BMSK                               0xf00
#define HWIO_DINT_PDCCH_HYP2_CFG0_YM_THRESH_SHFT                                 0x8
#define HWIO_DINT_PDCCH_HYP2_CFG0_YM_THRESH_RECOMMENDED_VALUE_FVAL               0x1
#define HWIO_DINT_PDCCH_HYP2_CFG0_SMT_SCALAR_BMSK                               0xff
#define HWIO_DINT_PDCCH_HYP2_CFG0_SMT_SCALAR_SHFT                                  0
#define HWIO_DINT_PDCCH_HYP2_CFG0_SMT_SCALAR_SCALAR_SQR_FVAL                    0xe0

#define HWIO_DINT_PDCCH_HYP0_CFG1_ADDR                                    0x900038a4
#define HWIO_DINT_PDCCH_HYP0_CFG1_RMSK                                     0xfffffff
#define HWIO_DINT_PDCCH_HYP0_CFG1_SHFT                                             0
#define HWIO_DINT_PDCCH_HYP0_CFG1_IN                                      \
        in_dword_masked(HWIO_DINT_PDCCH_HYP0_CFG1_ADDR, HWIO_DINT_PDCCH_HYP0_CFG1_RMSK)
#define HWIO_DINT_PDCCH_HYP0_CFG1_INM(m)                                  \
        in_dword_masked(HWIO_DINT_PDCCH_HYP0_CFG1_ADDR, m)
#define HWIO_DINT_PDCCH_HYP0_CFG1_OUT(v)                                  \
        out_dword(HWIO_DINT_PDCCH_HYP0_CFG1_ADDR,v)
#define HWIO_DINT_PDCCH_HYP0_CFG1_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_HYP0_CFG1_ADDR,m,v,HWIO_DINT_PDCCH_HYP0_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_HYP0_CFG1_PUNCT_LENGTH_BMSK                        0xff00000
#define HWIO_DINT_PDCCH_HYP0_CFG1_PUNCT_LENGTH_SHFT                             0x14
#define HWIO_DINT_PDCCH_HYP0_CFG1_SYMBOL_REPEAT_BMSK                         0xc0000
#define HWIO_DINT_PDCCH_HYP0_CFG1_SYMBOL_REPEAT_SHFT                            0x12
#define HWIO_DINT_PDCCH_HYP0_CFG1_CODE_RATE_BMSK                             0x30000
#define HWIO_DINT_PDCCH_HYP0_CFG1_CODE_RATE_SHFT                                0x10
#define HWIO_DINT_PDCCH_HYP0_CFG1_BLOCK_SIZE_BMSK                             0xffff
#define HWIO_DINT_PDCCH_HYP0_CFG1_BLOCK_SIZE_SHFT                                  0

#define HWIO_DINT_PDCCH_HYP1_CFG1_ADDR                                    0x900038a8
#define HWIO_DINT_PDCCH_HYP1_CFG1_RMSK                                     0xfffffff
#define HWIO_DINT_PDCCH_HYP1_CFG1_SHFT                                             0
#define HWIO_DINT_PDCCH_HYP1_CFG1_IN                                      \
        in_dword_masked(HWIO_DINT_PDCCH_HYP1_CFG1_ADDR, HWIO_DINT_PDCCH_HYP1_CFG1_RMSK)
#define HWIO_DINT_PDCCH_HYP1_CFG1_INM(m)                                  \
        in_dword_masked(HWIO_DINT_PDCCH_HYP1_CFG1_ADDR, m)
#define HWIO_DINT_PDCCH_HYP1_CFG1_OUT(v)                                  \
        out_dword(HWIO_DINT_PDCCH_HYP1_CFG1_ADDR,v)
#define HWIO_DINT_PDCCH_HYP1_CFG1_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_HYP1_CFG1_ADDR,m,v,HWIO_DINT_PDCCH_HYP1_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_HYP1_CFG1_PUNCT_LENGTH_BMSK                        0xff00000
#define HWIO_DINT_PDCCH_HYP1_CFG1_PUNCT_LENGTH_SHFT                             0x14
#define HWIO_DINT_PDCCH_HYP1_CFG1_SYMBOL_REPEAT_BMSK                         0xc0000
#define HWIO_DINT_PDCCH_HYP1_CFG1_SYMBOL_REPEAT_SHFT                            0x12
#define HWIO_DINT_PDCCH_HYP1_CFG1_CODE_RATE_BMSK                             0x30000
#define HWIO_DINT_PDCCH_HYP1_CFG1_CODE_RATE_SHFT                                0x10
#define HWIO_DINT_PDCCH_HYP1_CFG1_BLOCK_SIZE_BMSK                             0xffff
#define HWIO_DINT_PDCCH_HYP1_CFG1_BLOCK_SIZE_SHFT                                  0

#define HWIO_DINT_PDCCH_HYP2_CFG1_ADDR                                    0x900038ac
#define HWIO_DINT_PDCCH_HYP2_CFG1_RMSK                                     0xfffffff
#define HWIO_DINT_PDCCH_HYP2_CFG1_SHFT                                             0
#define HWIO_DINT_PDCCH_HYP2_CFG1_IN                                      \
        in_dword_masked(HWIO_DINT_PDCCH_HYP2_CFG1_ADDR, HWIO_DINT_PDCCH_HYP2_CFG1_RMSK)
#define HWIO_DINT_PDCCH_HYP2_CFG1_INM(m)                                  \
        in_dword_masked(HWIO_DINT_PDCCH_HYP2_CFG1_ADDR, m)
#define HWIO_DINT_PDCCH_HYP2_CFG1_OUT(v)                                  \
        out_dword(HWIO_DINT_PDCCH_HYP2_CFG1_ADDR,v)
#define HWIO_DINT_PDCCH_HYP2_CFG1_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DINT_PDCCH_HYP2_CFG1_ADDR,m,v,HWIO_DINT_PDCCH_HYP2_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_DINT_PDCCH_HYP2_CFG1_PUNCT_LENGTH_BMSK                        0xff00000
#define HWIO_DINT_PDCCH_HYP2_CFG1_PUNCT_LENGTH_SHFT                             0x14
#define HWIO_DINT_PDCCH_HYP2_CFG1_SYMBOL_REPEAT_BMSK                         0xc0000
#define HWIO_DINT_PDCCH_HYP2_CFG1_SYMBOL_REPEAT_SHFT                            0x12
#define HWIO_DINT_PDCCH_HYP2_CFG1_CODE_RATE_BMSK                             0x30000
#define HWIO_DINT_PDCCH_HYP2_CFG1_CODE_RATE_SHFT                                0x10
#define HWIO_DINT_PDCCH_HYP2_CFG1_BLOCK_SIZE_BMSK                             0xffff
#define HWIO_DINT_PDCCH_HYP2_CFG1_BLOCK_SIZE_SHFT                                  0

#define HWIO_DINT_TEST_MEM_SEL_ADDR                                       0x900038b0
#define HWIO_DINT_TEST_MEM_SEL_RMSK                                            0x1ff
#define HWIO_DINT_TEST_MEM_SEL_SHFT                                                0
#define HWIO_DINT_TEST_MEM_SEL_OUT(v)                                     \
        out_dword(HWIO_DINT_TEST_MEM_SEL_ADDR,v)
#define HWIO_DINT_TEST_MEM_SEL_OUTM(m,v)                                  \
        out_dword_masked(HWIO_DINT_TEST_MEM_SEL_ADDR,m,v,HWIO_DINT_TEST_MEM_SEL_shadow)
#define HWIO_DINT_TEST_MEM_SEL_DN_UP_N_BMSK                                    0x100
#define HWIO_DINT_TEST_MEM_SEL_DN_UP_N_SHFT                                      0x8
#define HWIO_DINT_TEST_MEM_SEL_DN_UP_N_ADDRESS_INCREASE_FVAL                       0
#define HWIO_DINT_TEST_MEM_SEL_DN_UP_N_ADDRESS_DECREASE_FVAL                     0x1
#define HWIO_DINT_TEST_MEM_SEL_TST_EN_N_BMSK                                    0x80
#define HWIO_DINT_TEST_MEM_SEL_TST_EN_N_SHFT                                     0x7
#define HWIO_DINT_TEST_MEM_SEL_TST_SEL_ALL_BMSK                                 0x40
#define HWIO_DINT_TEST_MEM_SEL_TST_SEL_ALL_SHFT                                  0x6
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_BMSK                                     0x3f
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_SHFT                                        0
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_NO_RAM_SELECTED_FVAL                        0
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_L0_RAM_FVAL                         0x4
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_L1_RAM_FVAL                         0x5
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_M0_RAM_FVAL                         0x6
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_M1RAM_FVAL                          0x7
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_N0_RAM_FVAL                         0x8
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_N1_RAM_FVAL                         0x9
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_P0_RAM_FVAL                         0xa
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_P1RAM_FVAL                          0xb
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_CFG_RAM_FVAL                        0xc
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_TASK_RAM_FVAL                       0xd
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEC_OB_QS_RAM_FVAL                        0xe
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEC_OB_QB_RAM_FVAL                        0xf
#define HWIO_DINT_TEST_MEM_SEL_RAM_SEL_DEINT_PDCCH_RAM_FVAL                     0x10

#define HWIO_DINT_TEST_MEM_ADDR_ADDR                                      0x900038b4
#define HWIO_DINT_TEST_MEM_ADDR_RMSK                                          0x1fff
#define HWIO_DINT_TEST_MEM_ADDR_SHFT                                               0
#define HWIO_DINT_TEST_MEM_ADDR_OUT(v)                                    \
        out_dword(HWIO_DINT_TEST_MEM_ADDR_ADDR,v)
#define HWIO_DINT_TEST_MEM_ADDR_OUTM(m,v)                                 \
        out_dword_masked(HWIO_DINT_TEST_MEM_ADDR_ADDR,m,v,HWIO_DINT_TEST_MEM_ADDR_shadow)
#define HWIO_DINT_TEST_MEM_ADDR_TEST_MEM_ADDR_BMSK                            0x1fff
#define HWIO_DINT_TEST_MEM_ADDR_TEST_MEM_ADDR_SHFT                                 0

#define HWIO_DINT_TEST_MEM_WRITE_ADDR                                     0x900038b8
#define HWIO_DINT_TEST_MEM_WRITE_RMSK                                         0xffff
#define HWIO_DINT_TEST_MEM_WRITE_SHFT                                              0
#define HWIO_DINT_TEST_MEM_WRITE_OUT(v)                                   \
        out_dword(HWIO_DINT_TEST_MEM_WRITE_ADDR,v)
#define HWIO_DINT_TEST_MEM_WRITE_OUTM(m,v)                                \
        out_dword_masked(HWIO_DINT_TEST_MEM_WRITE_ADDR,m,v,HWIO_DINT_TEST_MEM_WRITE_shadow)
#define HWIO_DINT_TEST_MEM_WRITE_TEST_MEM_WRITE_BMSK                          0xffff
#define HWIO_DINT_TEST_MEM_WRITE_TEST_MEM_WRITE_SHFT                               0

#define HWIO_DINT_TEST_MEM_READ0_ADDR                                     0x900038bc
#define HWIO_DINT_TEST_MEM_READ0_RMSK                                         0xffff
#define HWIO_DINT_TEST_MEM_READ0_SHFT                                              0
#define HWIO_DINT_TEST_MEM_READ0_IN                                       \
        in_dword_masked(HWIO_DINT_TEST_MEM_READ0_ADDR, HWIO_DINT_TEST_MEM_READ0_RMSK)
#define HWIO_DINT_TEST_MEM_READ0_INM(m)                                   \
        in_dword_masked(HWIO_DINT_TEST_MEM_READ0_ADDR, m)
#define HWIO_DINT_TEST_MEM_READ0_TEST_MEM_READ0_BMSK                          0xffff
#define HWIO_DINT_TEST_MEM_READ0_TEST_MEM_READ0_SHFT                               0

#define HWIO_TST_PDCCH_TASK_ADDR                                          0x900038c0
#define HWIO_TST_PDCCH_TASK_RMSK                                                 0x1
#define HWIO_TST_PDCCH_TASK_SHFT                                                   0
#define HWIO_TST_PDCCH_TASK_OUT(v)                                        \
        out_dword(HWIO_TST_PDCCH_TASK_ADDR,v)
#define HWIO_TST_PDCCH_TASK_OUTM(m,v)                                     \
        out_dword_masked(HWIO_TST_PDCCH_TASK_ADDR,m,v,HWIO_TST_PDCCH_TASK_shadow)
#define HWIO_TST_PDCCH_TASK_TST_PDCCH_INT_EN_BMSK                                0x1
#define HWIO_TST_PDCCH_TASK_TST_PDCCH_INT_EN_SHFT                                  0

#define HWIO_TST_SYS_TIME_ADDR                                            0x900038c4
#define HWIO_TST_SYS_TIME_RMSK                                                0x1fff
#define HWIO_TST_SYS_TIME_SHFT                                                     0
#define HWIO_TST_SYS_TIME_OUT(v)                                          \
        out_dword(HWIO_TST_SYS_TIME_ADDR,v)
#define HWIO_TST_SYS_TIME_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TST_SYS_TIME_ADDR,m,v,HWIO_TST_SYS_TIME_shadow)
#define HWIO_TST_SYS_TIME_TST_SYS_TIME_BMSK                                   0x1fff
#define HWIO_TST_SYS_TIME_TST_SYS_TIME_SHFT                                        0

#define HWIO_DEINT_DBG_BUS_CTL_ADDR                                       0x900038c8
#define HWIO_DEINT_DBG_BUS_CTL_RMSK                                              0x7
#define HWIO_DEINT_DBG_BUS_CTL_SHFT                                                0
#define HWIO_DEINT_DBG_BUS_CTL_IN                                         \
        in_dword_masked(HWIO_DEINT_DBG_BUS_CTL_ADDR, HWIO_DEINT_DBG_BUS_CTL_RMSK)
#define HWIO_DEINT_DBG_BUS_CTL_INM(m)                                     \
        in_dword_masked(HWIO_DEINT_DBG_BUS_CTL_ADDR, m)
#define HWIO_DEINT_DBG_BUS_CTL_OUT(v)                                     \
        out_dword(HWIO_DEINT_DBG_BUS_CTL_ADDR,v)
#define HWIO_DEINT_DBG_BUS_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEINT_DBG_BUS_CTL_ADDR,m,v,HWIO_DEINT_DBG_BUS_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_DEINT_DBG_BUS_CTL_DBG_MODE_BMSK                                     0x6
#define HWIO_DEINT_DBG_BUS_CTL_DBG_MODE_SHFT                                     0x1
#define HWIO_DEINT_DBG_BUS_CTL_DBG_BUS_OUT_EN_BMSK                               0x1
#define HWIO_DEINT_DBG_BUS_CTL_DBG_BUS_OUT_EN_SHFT                                 0

#define HWIO_DEINT_CLK_SPARE_READ_REG0_ADDR                               0x900038cc
#define HWIO_DEINT_CLK_SPARE_READ_REG0_RMSK                                   0xffff
#define HWIO_DEINT_CLK_SPARE_READ_REG0_SHFT                                        0
#define HWIO_DEINT_CLK_SPARE_READ_REG0_IN                                 \
        in_dword_masked(HWIO_DEINT_CLK_SPARE_READ_REG0_ADDR, HWIO_DEINT_CLK_SPARE_READ_REG0_RMSK)
#define HWIO_DEINT_CLK_SPARE_READ_REG0_INM(m)                             \
        in_dword_masked(HWIO_DEINT_CLK_SPARE_READ_REG0_ADDR, m)
#define HWIO_DEINT_CLK_SPARE_READ_REG0_OUT(v)                             \
        out_dword(HWIO_DEINT_CLK_SPARE_READ_REG0_ADDR,v)
#define HWIO_DEINT_CLK_SPARE_READ_REG0_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEINT_CLK_SPARE_READ_REG0_ADDR,m,v,HWIO_DEINT_CLK_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_DEINT_CLK_SPARE_READ_REG0_SPARE_BITS_BMSK                        0xffff
#define HWIO_DEINT_CLK_SPARE_READ_REG0_SPARE_BITS_SHFT                             0

#define HWIO_DEINT_CLK_SPARE_READ_REG1_ADDR                               0x900038d0
#define HWIO_DEINT_CLK_SPARE_READ_REG1_RMSK                                   0xffff
#define HWIO_DEINT_CLK_SPARE_READ_REG1_SHFT                                        0
#define HWIO_DEINT_CLK_SPARE_READ_REG1_IN                                 \
        in_dword_masked(HWIO_DEINT_CLK_SPARE_READ_REG1_ADDR, HWIO_DEINT_CLK_SPARE_READ_REG1_RMSK)
#define HWIO_DEINT_CLK_SPARE_READ_REG1_INM(m)                             \
        in_dword_masked(HWIO_DEINT_CLK_SPARE_READ_REG1_ADDR, m)
#define HWIO_DEINT_CLK_SPARE_READ_REG1_OUT(v)                             \
        out_dword(HWIO_DEINT_CLK_SPARE_READ_REG1_ADDR,v)
#define HWIO_DEINT_CLK_SPARE_READ_REG1_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEINT_CLK_SPARE_READ_REG1_ADDR,m,v,HWIO_DEINT_CLK_SPARE_READ_REG1_IN); \
		HWIO_INTFREE()
#define HWIO_DEINT_CLK_SPARE_READ_REG1_SPARE_BITS_BMSK                        0xffff
#define HWIO_DEINT_CLK_SPARE_READ_REG1_SPARE_BITS_SHFT                             0

#define HWIO_DEINT_HW_CLK_CTL_ADDR                                        0x900038d4
#define HWIO_DEINT_HW_CLK_CTL_RMSK                                               0x7
#define HWIO_DEINT_HW_CLK_CTL_SHFT                                                 0
#define HWIO_DEINT_HW_CLK_CTL_OUT(v)                                      \
        out_dword(HWIO_DEINT_HW_CLK_CTL_ADDR,v)
#define HWIO_DEINT_HW_CLK_CTL_OUTM(m,v)                                   \
        out_dword_masked(HWIO_DEINT_HW_CLK_CTL_ADDR,m,v,HWIO_DEINT_HW_CLK_CTL_shadow)
#define HWIO_DEINT_HW_CLK_CTL_HW_TASK_RD_LCG_EN_BMSK                             0x4
#define HWIO_DEINT_HW_CLK_CTL_HW_TASK_RD_LCG_EN_SHFT                             0x2
#define HWIO_DEINT_HW_CLK_CTL_HW_TD_RD_LCG_EN_BMSK                               0x2
#define HWIO_DEINT_HW_CLK_CTL_HW_TD_RD_LCG_EN_SHFT                               0x1
#define HWIO_DEINT_HW_CLK_CTL_HW_VD_RD_LCG_EN_BMSK                               0x1
#define HWIO_DEINT_HW_CLK_CTL_HW_VD_RD_LCG_EN_SHFT                                 0

#define HWIO_DEINT_MICRO_CLK_CTL_ADDR                                     0x900038d8
#define HWIO_DEINT_MICRO_CLK_CTL_RMSK                                            0xf
#define HWIO_DEINT_MICRO_CLK_CTL_SHFT                                              0
#define HWIO_DEINT_MICRO_CLK_CTL_OUT(v)                                   \
        out_dword(HWIO_DEINT_MICRO_CLK_CTL_ADDR,v)
#define HWIO_DEINT_MICRO_CLK_CTL_OUTM(m,v)                                \
        out_dword_masked(HWIO_DEINT_MICRO_CLK_CTL_ADDR,m,v,HWIO_DEINT_MICRO_CLK_CTL_shadow)
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_CLK_EN_BMSK                               0x8
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_CLK_EN_SHFT                               0x3
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_TASK_RD_CLK_EN_BMSK                       0x4
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_TASK_RD_CLK_EN_SHFT                       0x2
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_TD_RD_CLK_EN_BMSK                         0x2
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_TD_RD_CLK_EN_SHFT                         0x1
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_VD_RD_CLK_EN_BMSK                         0x1
#define HWIO_DEINT_MICRO_CLK_CTL_MICRO_VD_RD_CLK_EN_SHFT                           0

#define HWIO_DEINT_CLK_STATUS_ADDR                                        0x900038dc
#define HWIO_DEINT_CLK_STATUS_RMSK                                               0xf
#define HWIO_DEINT_CLK_STATUS_SHFT                                                 0
#define HWIO_DEINT_CLK_STATUS_IN                                          \
        in_dword_masked(HWIO_DEINT_CLK_STATUS_ADDR, HWIO_DEINT_CLK_STATUS_RMSK)
#define HWIO_DEINT_CLK_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_DEINT_CLK_STATUS_ADDR, m)
#define HWIO_DEINT_CLK_STATUS_DEINT_CLK_IS_OFF_BMSK                              0xf
#define HWIO_DEINT_CLK_STATUS_DEINT_CLK_IS_OFF_SHFT                                0

#define HWIO_DEC_DONE_INT_STATUS_ADDR                                     0x900038e0
#define HWIO_DEC_DONE_INT_STATUS_RMSK                                            0x7
#define HWIO_DEC_DONE_INT_STATUS_SHFT                                              0
#define HWIO_DEC_DONE_INT_STATUS_IN                                       \
        in_dword_masked(HWIO_DEC_DONE_INT_STATUS_ADDR, HWIO_DEC_DONE_INT_STATUS_RMSK)
#define HWIO_DEC_DONE_INT_STATUS_INM(m)                                   \
        in_dword_masked(HWIO_DEC_DONE_INT_STATUS_ADDR, m)
#define HWIO_DEC_DONE_INT_STATUS_OUT(v)                                   \
        out_dword(HWIO_DEC_DONE_INT_STATUS_ADDR,v)
#define HWIO_DEC_DONE_INT_STATUS_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DEC_DONE_INT_STATUS_ADDR,m,v,HWIO_DEC_DONE_INT_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_DEC_DONE_INT_STATUS_PDCCH_TASK_DONE_BMSK                            0x4
#define HWIO_DEC_DONE_INT_STATUS_PDCCH_TASK_DONE_SHFT                            0x2
#define HWIO_DEC_DONE_INT_STATUS_VD_DONE_STATUS_BMSK                             0x2
#define HWIO_DEC_DONE_INT_STATUS_VD_DONE_STATUS_SHFT                             0x1
#define HWIO_DEC_DONE_INT_STATUS_VD_DONE_STATUS_TASK_WAS_DONE_FVAL               0x1
#define HWIO_DEC_DONE_INT_STATUS_VD_DONE_STATUS_TASK_NOT_YET_COMPLETED_FVAL          0
#define HWIO_DEC_DONE_INT_STATUS_TD_DONE_STATUS_BMSK                             0x1
#define HWIO_DEC_DONE_INT_STATUS_TD_DONE_STATUS_SHFT                               0
#define HWIO_DEC_DONE_INT_STATUS_TD_DONE_STATUS_TASK_WAS_DONE_FVAL               0x1
#define HWIO_DEC_DONE_INT_STATUS_TD_DONE_STATUS_TASK_NOT_YET_COMPLETED_FVAL          0

// Sub-Section 6.3.2: Read Registers
#define HWIO_DEINT_TASK_STATUS_ADDR                                       0x90003800
#define HWIO_DEINT_TASK_STATUS_RMSK                                           0xffff
#define HWIO_DEINT_TASK_STATUS_SHFT                                                0
#define HWIO_DEINT_TASK_STATUS_IN                                         \
        in_dword_masked(HWIO_DEINT_TASK_STATUS_ADDR, HWIO_DEINT_TASK_STATUS_RMSK)
#define HWIO_DEINT_TASK_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_DEINT_TASK_STATUS_ADDR, m)
#define HWIO_DEINT_TASK_STATUS_UNDEFINED_BITS15_8_BMSK                        0xf800
#define HWIO_DEINT_TASK_STATUS_UNDEFINED_BITS15_8_SHFT                           0xb
#define HWIO_DEINT_TASK_STATUS_PDCCH1_DEC_DONE_BMSK                            0x400
#define HWIO_DEINT_TASK_STATUS_PDCCH1_DEC_DONE_SHFT                              0xa
#define HWIO_DEINT_TASK_STATUS_PDCCH0_DEC_DONE_BMSK                            0x200
#define HWIO_DEINT_TASK_STATUS_PDCCH0_DEC_DONE_SHFT                              0x9
#define HWIO_DEINT_TASK_STATUS_GCH1_DEC_DONE_BMSK                              0x100
#define HWIO_DEINT_TASK_STATUS_GCH1_DEC_DONE_SHFT                                0x8
#define HWIO_DEINT_TASK_STATUS_GCH0_DEC_DONE_BMSK                               0x80
#define HWIO_DEINT_TASK_STATUS_GCH0_DEC_DONE_SHFT                                0x7
#define HWIO_DEINT_TASK_STATUS_1X_DEC_DONE_BMSK                                 0x40
#define HWIO_DEINT_TASK_STATUS_1X_DEC_DONE_SHFT                                  0x6
#define HWIO_DEINT_TASK_STATUS_TASK_ID_BMSK                                     0x3f
#define HWIO_DEINT_TASK_STATUS_TASK_ID_SHFT                                        0

#define HWIO_DEINT_FRMHYP_STATUS_ADDR                                     0x90003804
#define HWIO_DEINT_FRMHYP_STATUS_RMSK                                         0xffff
#define HWIO_DEINT_FRMHYP_STATUS_SHFT                                              0
#define HWIO_DEINT_FRMHYP_STATUS_IN                                       \
        in_dword_masked(HWIO_DEINT_FRMHYP_STATUS_ADDR, HWIO_DEINT_FRMHYP_STATUS_RMSK)
#define HWIO_DEINT_FRMHYP_STATUS_INM(m)                                   \
        in_dword_masked(HWIO_DEINT_FRMHYP_STATUS_ADDR, m)
#define HWIO_DEINT_FRMHYP_STATUS_UNDEFINED_BITS_BMSK                          0xf000
#define HWIO_DEINT_FRMHYP_STATUS_UNDEFINED_BITS_SHFT                             0xc
#define HWIO_DEINT_FRMHYP_STATUS_DATA1_BMSK                                    0xf00
#define HWIO_DEINT_FRMHYP_STATUS_DATA1_SHFT                                      0x8
#define HWIO_DEINT_FRMHYP_STATUS_DATA2_BMSK                                     0xf0
#define HWIO_DEINT_FRMHYP_STATUS_DATA2_SHFT                                      0x4
#define HWIO_DEINT_FRMHYP_STATUS_DATA3_BMSK                                      0xf
#define HWIO_DEINT_FRMHYP_STATUS_DATA3_SHFT                                        0

#define HWIO_DINT_VD_RD_ADDR_ADDR                                         0x9000382c
#define HWIO_DINT_VD_RD_ADDR_RMSK                                             0xffff
#define HWIO_DINT_VD_RD_ADDR_SHFT                                                  0
#define HWIO_DINT_VD_RD_ADDR_IN                                           \
        in_dword_masked(HWIO_DINT_VD_RD_ADDR_ADDR, HWIO_DINT_VD_RD_ADDR_RMSK)
#define HWIO_DINT_VD_RD_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_DINT_VD_RD_ADDR_ADDR, m)
#define HWIO_DINT_VD_RD_ADDR_DATA_BMSK                                        0xffff
#define HWIO_DINT_VD_RD_ADDR_DATA_SHFT                                             0

#define HWIO_DINT_TD_WR_ADDR_ADDR                                         0x9000384c
#define HWIO_DINT_TD_WR_ADDR_RMSK                                             0xffff
#define HWIO_DINT_TD_WR_ADDR_SHFT                                                  0
#define HWIO_DINT_TD_WR_ADDR_IN                                           \
        in_dword_masked(HWIO_DINT_TD_WR_ADDR_ADDR, HWIO_DINT_TD_WR_ADDR_RMSK)
#define HWIO_DINT_TD_WR_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_DINT_TD_WR_ADDR_ADDR, m)
#define HWIO_DINT_TD_WR_ADDR_DATA_BMSK                                        0xffff
#define HWIO_DINT_TD_WR_ADDR_DATA_SHFT                                             0

//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// QMEMBIST CONTROLLER                   0x3900                0x3FFC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// QMEMBIST_FILE                     generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 25.1: ARM registers
#define HWIO_MODEM_QMEMBIST_CLK_ENA_ADDR                                  0x90003900
#define HWIO_MODEM_QMEMBIST_CLK_ENA_RMSK                                         0x1
#define HWIO_MODEM_QMEMBIST_CLK_ENA_SHFT                                           0
#define HWIO_MODEM_QMEMBIST_CLK_ENA_IN                                    \
        in_dword_masked(HWIO_MODEM_QMEMBIST_CLK_ENA_ADDR, HWIO_MODEM_QMEMBIST_CLK_ENA_RMSK)
#define HWIO_MODEM_QMEMBIST_CLK_ENA_INM(m)                                \
        in_dword_masked(HWIO_MODEM_QMEMBIST_CLK_ENA_ADDR, m)
#define HWIO_MODEM_QMEMBIST_CLK_ENA_OUT(v)                                \
        out_dword(HWIO_MODEM_QMEMBIST_CLK_ENA_ADDR,v)
#define HWIO_MODEM_QMEMBIST_CLK_ENA_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_CLK_ENA_ADDR,m,v,HWIO_MODEM_QMEMBIST_CLK_ENA_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_CLK_ENA_CLK_ENA_BMSK                                 0x1
#define HWIO_MODEM_QMEMBIST_CLK_ENA_CLK_ENA_SHFT                                   0

#define HWIO_MODEM_QMEMBIST_IO_CFG_ADDR                                   0x90003904
#define HWIO_MODEM_QMEMBIST_IO_CFG_RMSK                                         0x1f
#define HWIO_MODEM_QMEMBIST_IO_CFG_SHFT                                            0
#define HWIO_MODEM_QMEMBIST_IO_CFG_IN                                     \
        in_dword_masked(HWIO_MODEM_QMEMBIST_IO_CFG_ADDR, HWIO_MODEM_QMEMBIST_IO_CFG_RMSK)
#define HWIO_MODEM_QMEMBIST_IO_CFG_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_QMEMBIST_IO_CFG_ADDR, m)
#define HWIO_MODEM_QMEMBIST_IO_CFG_OUT(v)                                 \
        out_dword(HWIO_MODEM_QMEMBIST_IO_CFG_ADDR,v)
#define HWIO_MODEM_QMEMBIST_IO_CFG_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_IO_CFG_ADDR,m,v,HWIO_MODEM_QMEMBIST_IO_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_IO_CFG_BIST_FAIL_SET_SEL_BMSK                       0x1c
#define HWIO_MODEM_QMEMBIST_IO_CFG_BIST_FAIL_SET_SEL_SHFT                        0x2
#define HWIO_MODEM_QMEMBIST_IO_CFG_BIST_FA_DATA_EN_BMSK                          0x2
#define HWIO_MODEM_QMEMBIST_IO_CFG_BIST_FA_DATA_EN_SHFT                          0x1
#define HWIO_MODEM_QMEMBIST_IO_CFG_BIST_FAIL_EN_BMSK                             0x1
#define HWIO_MODEM_QMEMBIST_IO_CFG_BIST_FAIL_EN_SHFT                               0

#define HWIO_MODEM_QMEMBIST_RESET_ADDR                                    0x90003908
#define HWIO_MODEM_QMEMBIST_RESET_RMSK                                           0x1
#define HWIO_MODEM_QMEMBIST_RESET_SHFT                                             0
#define HWIO_MODEM_QMEMBIST_RESET_IN                                      \
        in_dword_masked(HWIO_MODEM_QMEMBIST_RESET_ADDR, HWIO_MODEM_QMEMBIST_RESET_RMSK)
#define HWIO_MODEM_QMEMBIST_RESET_INM(m)                                  \
        in_dword_masked(HWIO_MODEM_QMEMBIST_RESET_ADDR, m)
#define HWIO_MODEM_QMEMBIST_RESET_OUT(v)                                  \
        out_dword(HWIO_MODEM_QMEMBIST_RESET_ADDR,v)
#define HWIO_MODEM_QMEMBIST_RESET_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_RESET_ADDR,m,v,HWIO_MODEM_QMEMBIST_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_RESET_SW_RESET_BMSK                                  0x1
#define HWIO_MODEM_QMEMBIST_RESET_SW_RESET_SHFT                                    0

#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_ADDR                         0x9000390c
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_RMSK                               0xff
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_SHFT                                  0
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_IN                           \
        in_dword_masked(HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_ADDR, HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_RMSK)
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_INM(m)                       \
        in_dword_masked(HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_ADDR, m)
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_OUT(v)                       \
        out_dword(HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_ADDR,v)
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_OUTM(m,v)                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_ADDR,m,v,HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_FA_SEQUENCER_SEL_BMSK              0xff
#define HWIO_MODEM_QMEMBIST_FA_SEQUENCER_SEL_FA_SEQUENCER_SEL_SHFT                 0

#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ADDR                         0x90003910
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_RMSK                             0x7fff
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_SHFT                                  0
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_IN                           \
        in_dword_masked(HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ADDR, HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_RMSK)
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INM(m)                       \
        in_dword_masked(HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ADDR, m)
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_OUT(v)                       \
        out_dword(HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ADDR,v)
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_OUTM(m,v)                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ADDR,m,v,HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ALGORITHM_SEL_MAP_BMSK           0x7f00
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_ALGORITHM_SEL_MAP_SHFT              0x8
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_RIPPLE_MODE_BMSK           0x80
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_RIPPLE_MODE_SHFT            0x7
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_RIPPLE_ROW_BMSK                    0x40
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_RIPPLE_ROW_SHFT                     0x6
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_PATTERNS_BMSK              0x20
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_PATTERNS_SHFT               0x5
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_BITS_BMSK                   0x10
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_BITS_SHFT                    0x4
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_ROWS_BMSK                    0x8
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_ROWS_SHFT                    0x3
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_COLUMNS_BMSK                 0x4
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_COLUMNS_SHFT                 0x2
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_BMSK         0x2
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_SHFT         0x1
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_REGULAR_BLANKET_MARCH_FVAL          0
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_OPTIMIZED_BLANKET_MARCH_FVAL        0x1
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_PAUSE_BMSK                          0x1
#define HWIO_MODEM_QMEMBIST_EMBEDDED_ALG_CFG_PAUSE_SHFT                            0

#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_ADDR                      0x90003914
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_RMSK                            0xff
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_SHFT                               0
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_IN                        \
        in_dword_masked(HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_ADDR, HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_RMSK)
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_INM(m)                    \
        in_dword_masked(HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_ADDR, m)
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_OUT(v)                    \
        out_dword(HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_ADDR,v)
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_OUTM(m,v)                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_ADDR,m,v,HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_SEQ_ID_BMSK                     0xff
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_SEQ_ID_SHFT                        0
#define HWIO_MODEM_QMEMBIST_USR_CMD_DESTINATION_SEQ_ID_ALL_SEQUENCERS_FVAL          0

#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_ADDR                              0x90003918
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_RMSK                              0x1fffffff
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_SHFT                                       0
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_IN                                \
        in_dword_masked(HWIO_MODEM_QMEMBIST_USR_CMD_CFG_ADDR, HWIO_MODEM_QMEMBIST_USR_CMD_CFG_RMSK)
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_INM(m)                            \
        in_dword_masked(HWIO_MODEM_QMEMBIST_USR_CMD_CFG_ADDR, m)
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_OUT(v)                            \
        out_dword(HWIO_MODEM_QMEMBIST_USR_CMD_CFG_ADDR,v)
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_USR_CMD_CFG_ADDR,m,v,HWIO_MODEM_QMEMBIST_USR_CMD_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_SEQUENCER_COMMAND_BMSK            0x1fffffff
#define HWIO_MODEM_QMEMBIST_USR_CMD_CFG_SEQUENCER_COMMAND_SHFT                     0

#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_ADDR                             0x9000391c
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_RMSK                                    0x7
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_SHFT                                      0
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_IN                               \
        in_dword_masked(HWIO_MODEM_QMEMBIST_TEST_TRIGGER_ADDR, HWIO_MODEM_QMEMBIST_TEST_TRIGGER_RMSK)
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_INM(m)                           \
        in_dword_masked(HWIO_MODEM_QMEMBIST_TEST_TRIGGER_ADDR, m)
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_OUT(v)                           \
        out_dword(HWIO_MODEM_QMEMBIST_TEST_TRIGGER_ADDR,v)
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_TEST_TRIGGER_ADDR,m,v,HWIO_MODEM_QMEMBIST_TEST_TRIGGER_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_START_USR_CMD_BMSK                      0x4
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_START_USR_CMD_SHFT                      0x2
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_CONT_EMBEDDED_ALG_BMSK                  0x2
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_CONT_EMBEDDED_ALG_SHFT                  0x1
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_START_EMBEDDED_ALG_BMSK                 0x1
#define HWIO_MODEM_QMEMBIST_TEST_TRIGGER_START_EMBEDDED_ALG_SHFT                   0

#define HWIO_MODEM_QMEMBIST_TEST_STATUS_ADDR                              0x90003920
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_RMSK                                     0x3
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_SHFT                                       0
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_IN                                \
        in_dword_masked(HWIO_MODEM_QMEMBIST_TEST_STATUS_ADDR, HWIO_MODEM_QMEMBIST_TEST_STATUS_RMSK)
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_INM(m)                            \
        in_dword_masked(HWIO_MODEM_QMEMBIST_TEST_STATUS_ADDR, m)
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_PAUSED_BMSK                              0x2
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_PAUSED_SHFT                              0x1
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_DONE_BMSK                                0x1
#define HWIO_MODEM_QMEMBIST_TEST_STATUS_DONE_SHFT                                  0

#define HWIO_MODEM_QMEMBIST_TESTEDm_ADDR(m)                      (0x90003924+4*(m))
#define HWIO_MODEM_QMEMBIST_TESTEDm_RMSK                                  0xffffffff
#define HWIO_MODEM_QMEMBIST_TESTEDm_SHFT                                           0
#define HWIO_MODEM_QMEMBIST_TESTEDm_INI(m) \
        in_dword(HWIO_MODEM_QMEMBIST_TESTEDm_ADDR(m))
#define HWIO_MODEM_QMEMBIST_TESTEDm_INMI(m,mask) \
        in_dword_masked(HWIO_MODEM_QMEMBIST_TESTEDm_ADDR(m), mask)
#define HWIO_MODEM_QMEMBIST_TESTEDm_OUTI(m,v) \
        out_dword(HWIO_MODEM_QMEMBIST_TESTEDm_ADDR(m),v)
#define HWIO_MODEM_QMEMBIST_TESTEDm_SEQ_RAM_TESTED_BMSK                   0xffffffff
#define HWIO_MODEM_QMEMBIST_TESTEDm_SEQ_RAM_TESTED_SHFT                            0

#define HWIO_MODEM_QMEMBIST_FAILEDm_ADDR(m)                      (0x90003934+4*(m))
#define HWIO_MODEM_QMEMBIST_FAILEDm_RMSK                                  0xffffffff
#define HWIO_MODEM_QMEMBIST_FAILEDm_SHFT                                           0
#define HWIO_MODEM_QMEMBIST_FAILEDm_INI(m) \
        in_dword(HWIO_MODEM_QMEMBIST_FAILEDm_ADDR(m))
#define HWIO_MODEM_QMEMBIST_FAILEDm_INMI(m,mask) \
        in_dword_masked(HWIO_MODEM_QMEMBIST_FAILEDm_ADDR(m), mask)
#define HWIO_MODEM_QMEMBIST_FAILEDm_OUTI(m,v) \
        out_dword(HWIO_MODEM_QMEMBIST_FAILEDm_ADDR(m),v)
#define HWIO_MODEM_QMEMBIST_FAILEDm_SEQ_RAM_FAILED_BMSK                   0xffffffff
#define HWIO_MODEM_QMEMBIST_FAILEDm_SEQ_RAM_FAILED_SHFT                            0

#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_ADDR                             0x90003944
#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_RMSK                                 0xffff
#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_SHFT                                      0
#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_IN                               \
        in_dword_masked(HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_ADDR, HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_RMSK)
#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_INM(m)                           \
        in_dword_masked(HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_ADDR, m)
#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_RAM_FAILED_BMSK                      0xffff
#define HWIO_MODEM_QMEMBIST_RAM_FAIL_MAP_RAM_FAILED_SHFT                           0

#define HWIO_MODEM_QMEMBIST_CLKOFFm_ADDR(m)                      (0x90003948+4*(m))
#define HWIO_MODEM_QMEMBIST_CLKOFFm_RMSK                                  0xffffffff
#define HWIO_MODEM_QMEMBIST_CLKOFFm_SHFT                                           0
#define HWIO_MODEM_QMEMBIST_CLKOFFm_INI(m) \
        in_dword(HWIO_MODEM_QMEMBIST_CLKOFFm_ADDR(m))
#define HWIO_MODEM_QMEMBIST_CLKOFFm_INMI(m,mask) \
        in_dword_masked(HWIO_MODEM_QMEMBIST_CLKOFFm_ADDR(m), mask)
#define HWIO_MODEM_QMEMBIST_CLKOFFm_OUTI(m,v) \
        out_dword(HWIO_MODEM_QMEMBIST_CLKOFFm_ADDR(m),v)
#define HWIO_MODEM_QMEMBIST_CLKOFFm_OUTMI(m,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_QMEMBIST_CLKOFFm_ADDR(m),mask,v,HWIO_MODEM_QMEMBIST_CLKOFFm_INI(m));\
		HWIO_INTFREE()
#define HWIO_MODEM_QMEMBIST_CLKOFFm_SEQ_CLKOFF_BMSK                       0xffffffff
#define HWIO_MODEM_QMEMBIST_CLKOFFm_SEQ_CLKOFF_SHFT                                0

// Sub-Section 25.1.1: Structure of sequencer-commands
// Sub-Section 25.1.1.1: Reset (opcode = 000)
// Sub-Section 25.1.1.2: Execute algorithm (opcode = 001)
// Sub-Section 25.1.1.3: Execute decoders open (opcode = 010)
// Sub-Section 25.1.1.4: Test mode (opcode = 011)
// Sub-Section 25.1.1.5: Set address (opcode = 100)
// Sub-Section 25.1.1.6: Single word access (opcode = 101)
// Stop Parsing at Section 25.2: JTAG register chains
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// COMMON BLOCKS : 0x4000 - 0x7FFC 
//---------------------------------------------------------------------------------------------
//---------------------------------------------------------------------------------------------
// MODEM_CLK registers			 0x4000                0x41FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// MODEM_CLK_FILE                    generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 16.1: ARM registers
// Sub-Section 16.1.1: Standard clock control registers
#define HWIO_MODEM_CLK_HALT_ADDR                                          0x90004000
#define HWIO_MODEM_CLK_HALT_RMSK                                          0xfffffff3
#define HWIO_MODEM_CLK_HALT_SHFT                                                   0
#define HWIO_MODEM_CLK_HALT_IN                                            \
        in_dword_masked(HWIO_MODEM_CLK_HALT_ADDR, HWIO_MODEM_CLK_HALT_RMSK)
#define HWIO_MODEM_CLK_HALT_INM(m)                                        \
        in_dword_masked(HWIO_MODEM_CLK_HALT_ADDR, m)
#define HWIO_MODEM_CLK_HALT_OUT(v)                                        \
        out_dword(HWIO_MODEM_CLK_HALT_ADDR,v)
#define HWIO_MODEM_CLK_HALT_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_HALT_ADDR,m,v,HWIO_MODEM_CLK_HALT_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_HALT_CDMA_CHIPXN_CLK_HALT_BMSK                     0x80000000
#define HWIO_MODEM_CLK_HALT_CDMA_CHIPXN_CLK_HALT_SHFT                           0x1f
#define HWIO_MODEM_CLK_HALT_CDMA_CHIPXN_DIV2_CLK_HALT_BMSK                0x40000000
#define HWIO_MODEM_CLK_HALT_CDMA_CHIPXN_DIV2_CLK_HALT_SHFT                      0x1e
#define HWIO_MODEM_CLK_HALT_CDMA_CHIPXN_DIV4_CLK_HALT_BMSK                0x20000000
#define HWIO_MODEM_CLK_HALT_CDMA_CHIPXN_DIV4_CLK_HALT_SHFT                      0x1d
#define HWIO_MODEM_CLK_HALT_RXF_SAMP_CLK_HALT_BMSK                        0x10000000
#define HWIO_MODEM_CLK_HALT_RXF_SAMP_CLK_HALT_SHFT                              0x1c
#define HWIO_MODEM_CLK_HALT_RESERVED_BITS27_23_BMSK                        0xf800000
#define HWIO_MODEM_CLK_HALT_RESERVED_BITS27_23_SHFT                             0x17
#define HWIO_MODEM_CLK_HALT_EDGE_CLK_HALT_BMSK                              0x400000
#define HWIO_MODEM_CLK_HALT_EDGE_CLK_HALT_SHFT                                  0x16
#define HWIO_MODEM_CLK_HALT_EDGE_DIV2_CLK_HALT_BMSK                         0x200000
#define HWIO_MODEM_CLK_HALT_EDGE_DIV2_CLK_HALT_SHFT                             0x15
#define HWIO_MODEM_CLK_HALT_GSM_CLK_HALT_BMSK                               0x100000
#define HWIO_MODEM_CLK_HALT_GSM_CLK_HALT_SHFT                                   0x14
#define HWIO_MODEM_CLK_HALT_FB_ANT0_CLK_HALT_BMSK                            0x80000
#define HWIO_MODEM_CLK_HALT_FB_ANT0_CLK_HALT_SHFT                               0x13
#define HWIO_MODEM_CLK_HALT_FB_ANT1_CLK_HALT_BMSK                            0x40000
#define HWIO_MODEM_CLK_HALT_FB_ANT1_CLK_HALT_SHFT                               0x12
#define HWIO_MODEM_CLK_HALT_TX_PDM_CLK_HALT_BMSK                             0x20000
#define HWIO_MODEM_CLK_HALT_TX_PDM_CLK_HALT_SHFT                                0x11
#define HWIO_MODEM_CLK_HALT_TCXO_PDM_CLK_HALT_BMSK                           0x10000
#define HWIO_MODEM_CLK_HALT_TCXO_PDM_CLK_HALT_SHFT                              0x10
#define HWIO_MODEM_CLK_HALT_MDSP_CLK_HALT_BMSK                                0x8000
#define HWIO_MODEM_CLK_HALT_MDSP_CLK_HALT_SHFT                                   0xf
#define HWIO_MODEM_CLK_HALT_CDMA_SLPFAST_CHIPXN_REF1_HALT_BMSK                0x4000
#define HWIO_MODEM_CLK_HALT_CDMA_SLPFAST_CHIPXN_REF1_HALT_SHFT                   0xe
#define HWIO_MODEM_CLK_HALT_CDMA_SLPFAST_CHIPXN_REF2_HALT_BMSK                0x2000
#define HWIO_MODEM_CLK_HALT_CDMA_SLPFAST_CHIPXN_REF2_HALT_SHFT                   0xd
#define HWIO_MODEM_CLK_HALT_SLPFAST_GSM_CLK_HALT_BMSK                         0x1000
#define HWIO_MODEM_CLK_HALT_SLPFAST_GSM_CLK_HALT_SHFT                            0xc
#define HWIO_MODEM_CLK_HALT_SLPFAST_FEE_CLK_HALT_BMSK                          0x800
#define HWIO_MODEM_CLK_HALT_SLPFAST_FEE_CLK_HALT_SHFT                            0xb
#define HWIO_MODEM_CLK_HALT_BT_CLK_HALT_BMSK                                   0x400
#define HWIO_MODEM_CLK_HALT_BT_CLK_HALT_SHFT                                     0xa
#define HWIO_MODEM_CLK_HALT_MODEM_SBI_CLK_HALT_BMSK                            0x200
#define HWIO_MODEM_CLK_HALT_MODEM_SBI_CLK_HALT_SHFT                              0x9
#define HWIO_MODEM_CLK_HALT_MODEM_WEB_CLK_HALT_BMSK                            0x100
#define HWIO_MODEM_CLK_HALT_MODEM_WEB_CLK_HALT_SHFT                              0x8
#define HWIO_MODEM_CLK_HALT_OFFLINE_CLK_HALT_BMSK                               0x80
#define HWIO_MODEM_CLK_HALT_OFFLINE_CLK_HALT_SHFT                                0x7
#define HWIO_MODEM_CLK_HALT_GACC_CLK_HALT_BMSK                                  0x40
#define HWIO_MODEM_CLK_HALT_GACC_CLK_HALT_SHFT                                   0x6
#define HWIO_MODEM_CLK_HALT_GPS_CHIPX8_CLK_HALT_BMSK                            0x20
#define HWIO_MODEM_CLK_HALT_GPS_CHIPX8_CLK_HALT_SHFT                             0x5
#define HWIO_MODEM_CLK_HALT_F9_CLK_HALT_BMSK                                    0x10
#define HWIO_MODEM_CLK_HALT_F9_CLK_HALT_SHFT                                     0x4
#define HWIO_MODEM_CLK_HALT_TX_DAC_CLK_HALT_BMSK                                 0x2
#define HWIO_MODEM_CLK_HALT_TX_DAC_CLK_HALT_SHFT                                 0x1
#define HWIO_MODEM_CLK_HALT_PC_DAC_CLK_HALT_BMSK                                 0x1
#define HWIO_MODEM_CLK_HALT_PC_DAC_CLK_HALT_SHFT                                   0

#define HWIO_MODEM_CLK_HALT_2_ADDR                                        0x90004004
#define HWIO_MODEM_CLK_HALT_2_RMSK                                         0xfffffff
#define HWIO_MODEM_CLK_HALT_2_SHFT                                                 0
#define HWIO_MODEM_CLK_HALT_2_IN                                          \
        in_dword_masked(HWIO_MODEM_CLK_HALT_2_ADDR, HWIO_MODEM_CLK_HALT_2_RMSK)
#define HWIO_MODEM_CLK_HALT_2_INM(m)                                      \
        in_dword_masked(HWIO_MODEM_CLK_HALT_2_ADDR, m)
#define HWIO_MODEM_CLK_HALT_2_OUT(v)                                      \
        out_dword(HWIO_MODEM_CLK_HALT_2_ADDR,v)
#define HWIO_MODEM_CLK_HALT_2_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_HALT_2_ADDR,m,v,HWIO_MODEM_CLK_HALT_2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_HALT_2_GPS_SAMP_CLK_HALT_BMSK                       0x8000000
#define HWIO_MODEM_CLK_HALT_2_GPS_SAMP_CLK_HALT_SHFT                            0x1b
#define HWIO_MODEM_CLK_HALT_2_GSM_RXF_SAMP_CLK_HALT_BMSK                   0x4000000
#define HWIO_MODEM_CLK_HALT_2_GSM_RXF_SAMP_CLK_HALT_SHFT                        0x1a
#define HWIO_MODEM_CLK_HALT_2_EDGE_RESYNC_CLK_HALT_BMSK                    0x2000000
#define HWIO_MODEM_CLK_HALT_2_EDGE_RESYNC_CLK_HALT_SHFT                         0x19
#define HWIO_MODEM_CLK_HALT_2_EDGE_RESAMP_CLK_HALT_BMSK                    0x1000000
#define HWIO_MODEM_CLK_HALT_2_EDGE_RESAMP_CLK_HALT_SHFT                         0x18
#define HWIO_MODEM_CLK_HALT_2_TXC_DIV4_CLK_HALT_BMSK                        0x800000
#define HWIO_MODEM_CLK_HALT_2_TXC_DIV4_CLK_HALT_SHFT                            0x17
#define HWIO_MODEM_CLK_HALT_2_TXC_CLK_HALT_BMSK                             0x400000
#define HWIO_MODEM_CLK_HALT_2_TXC_CLK_HALT_SHFT                                 0x16
#define HWIO_MODEM_CLK_HALT_2_IN_N_OUT_CLK_HALT_BMSK                        0x200000
#define HWIO_MODEM_CLK_HALT_2_IN_N_OUT_CLK_HALT_SHFT                            0x15
#define HWIO_MODEM_CLK_HALT_2_UNUSED_BITS20_18_BMSK                         0x1c0000
#define HWIO_MODEM_CLK_HALT_2_UNUSED_BITS20_18_SHFT                             0x12
#define HWIO_MODEM_CLK_HALT_2_CDXO_Y_CUT_CLK_HALT_BMSK                       0x20000
#define HWIO_MODEM_CLK_HALT_2_CDXO_Y_CUT_CLK_HALT_SHFT                          0x11
#define HWIO_MODEM_CLK_HALT_2_CDXO_AT_CUT_CLK_HALT_BMSK                      0x10000
#define HWIO_MODEM_CLK_HALT_2_CDXO_AT_CUT_CLK_HALT_SHFT                         0x10
#define HWIO_MODEM_CLK_HALT_2_SAMP_FIFO_CLK1_HALT_BMSK                        0x8000
#define HWIO_MODEM_CLK_HALT_2_SAMP_FIFO_CLK1_HALT_SHFT                           0xf
#define HWIO_MODEM_CLK_HALT_2_SAMP_FIFO_CLK0_HALT_BMSK                        0x4000
#define HWIO_MODEM_CLK_HALT_2_SAMP_FIFO_CLK0_HALT_SHFT                           0xe
#define HWIO_MODEM_CLK_HALT_2_RXF_SAMP_REF_CLK_HALT_BMSK                      0x2000
#define HWIO_MODEM_CLK_HALT_2_RXF_SAMP_REF_CLK_HALT_SHFT                         0xd
#define HWIO_MODEM_CLK_HALT_2_GPS_CHIPX32_CLK_HALT_BMSK                       0x1000
#define HWIO_MODEM_CLK_HALT_2_GPS_CHIPX32_CLK_HALT_SHFT                          0xc
#define HWIO_MODEM_CLK_HALT_2_GPS_CHIPX16_CLK_HALT_BMSK                        0x800
#define HWIO_MODEM_CLK_HALT_2_GPS_CHIPX16_CLK_HALT_SHFT                          0xb
#define HWIO_MODEM_CLK_HALT_2_TX_RAM_CLK_HALT_BMSK                             0x400
#define HWIO_MODEM_CLK_HALT_2_TX_RAM_CLK_HALT_SHFT                               0xa
#define HWIO_MODEM_CLK_HALT_2_SSRV_OFFLINE_CLK1_HALT_BMSK                      0x200
#define HWIO_MODEM_CLK_HALT_2_SSRV_OFFLINE_CLK1_HALT_SHFT                        0x9
#define HWIO_MODEM_CLK_HALT_2_SSRV_OFFLINE_CLK0_HALT_BMSK                      0x100
#define HWIO_MODEM_CLK_HALT_2_SSRV_OFFLINE_CLK0_HALT_SHFT                        0x8
#define HWIO_MODEM_CLK_HALT_2_SYM_BUFF_CLK_HALT_BMSK                            0x80
#define HWIO_MODEM_CLK_HALT_2_SYM_BUFF_CLK_HALT_SHFT                             0x7
#define HWIO_MODEM_CLK_HALT_2_CC_RAM_CLK_HALT_BMSK                              0x40
#define HWIO_MODEM_CLK_HALT_2_CC_RAM_CLK_HALT_SHFT                               0x6
#define HWIO_MODEM_CLK_HALT_2_WCDMA_SLPFAST_CHIPXN_REF_HALT_BMSK                0x20
#define HWIO_MODEM_CLK_HALT_2_WCDMA_SLPFAST_CHIPXN_REF_HALT_SHFT                 0x5
#define HWIO_MODEM_CLK_HALT_2_WCDMA_CHIPXN_CLK_HALT_BMSK                        0x10
#define HWIO_MODEM_CLK_HALT_2_WCDMA_CHIPXN_CLK_HALT_SHFT                         0x4
#define HWIO_MODEM_CLK_HALT_2_WCDMA_CHIPXN_DIV2_CLK_HALT_BMSK                    0x8
#define HWIO_MODEM_CLK_HALT_2_WCDMA_CHIPXN_DIV2_CLK_HALT_SHFT                    0x3
#define HWIO_MODEM_CLK_HALT_2_WCDMA_CHIPXN_DIV4_CLK_HALT_BMSK                    0x4
#define HWIO_MODEM_CLK_HALT_2_WCDMA_CHIPXN_DIV4_CLK_HALT_SHFT                    0x2
#define HWIO_MODEM_CLK_HALT_2_BT_SBI_CLK_HALT_BMSK                               0x2
#define HWIO_MODEM_CLK_HALT_2_BT_SBI_CLK_HALT_SHFT                               0x1
#define HWIO_MODEM_CLK_HALT_2_MDM_CLK_HALT_BMSK                                  0x1
#define HWIO_MODEM_CLK_HALT_2_MDM_CLK_HALT_SHFT                                    0

#define HWIO_MODEM_CLK_RESET_ADDR                                         0x90004008
#define HWIO_MODEM_CLK_RESET_RMSK                                         0xfffffff3
#define HWIO_MODEM_CLK_RESET_SHFT                                                  0
#define HWIO_MODEM_CLK_RESET_IN                                           \
        in_dword_masked(HWIO_MODEM_CLK_RESET_ADDR, HWIO_MODEM_CLK_RESET_RMSK)
#define HWIO_MODEM_CLK_RESET_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_CLK_RESET_ADDR, m)
#define HWIO_MODEM_CLK_RESET_OUT(v)                                       \
        out_dword(HWIO_MODEM_CLK_RESET_ADDR,v)
#define HWIO_MODEM_CLK_RESET_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_RESET_ADDR,m,v,HWIO_MODEM_CLK_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_RESET_CDMA_CHIPXN_RESET_BMSK                       0x80000000
#define HWIO_MODEM_CLK_RESET_CDMA_CHIPXN_RESET_SHFT                             0x1f
#define HWIO_MODEM_CLK_RESET_CDMA_CHIPXN_DIV2_RESET_BMSK                  0x40000000
#define HWIO_MODEM_CLK_RESET_CDMA_CHIPXN_DIV2_RESET_SHFT                        0x1e
#define HWIO_MODEM_CLK_RESET_CDMA_CHIPXN_DIV4_RESET_BMSK                  0x20000000
#define HWIO_MODEM_CLK_RESET_CDMA_CHIPXN_DIV4_RESET_SHFT                        0x1d
#define HWIO_MODEM_CLK_RESET_RXF_SAMP_RESET_BMSK                          0x10000000
#define HWIO_MODEM_CLK_RESET_RXF_SAMP_RESET_SHFT                                0x1c
#define HWIO_MODEM_CLK_RESET_RESERVED_BITS27_23_BMSK                       0xf800000
#define HWIO_MODEM_CLK_RESET_RESERVED_BITS27_23_SHFT                            0x17
#define HWIO_MODEM_CLK_RESET_EDGE_RESET_BMSK                                0x400000
#define HWIO_MODEM_CLK_RESET_EDGE_RESET_SHFT                                    0x16
#define HWIO_MODEM_CLK_RESET_EDGE_DIV2_RESET_BMSK                           0x200000
#define HWIO_MODEM_CLK_RESET_EDGE_DIV2_RESET_SHFT                               0x15
#define HWIO_MODEM_CLK_RESET_GSM_RESET_BMSK                                 0x100000
#define HWIO_MODEM_CLK_RESET_GSM_RESET_SHFT                                     0x14
#define HWIO_MODEM_CLK_RESET_FB_ANT0_RESET_BMSK                              0x80000
#define HWIO_MODEM_CLK_RESET_FB_ANT0_RESET_SHFT                                 0x13
#define HWIO_MODEM_CLK_RESET_FB_ANT1_RESET_BMSK                              0x40000
#define HWIO_MODEM_CLK_RESET_FB_ANT1_RESET_SHFT                                 0x12
#define HWIO_MODEM_CLK_RESET_TX_PDM_RESET_BMSK                               0x20000
#define HWIO_MODEM_CLK_RESET_TX_PDM_RESET_SHFT                                  0x11
#define HWIO_MODEM_CLK_RESET_TCXO_PDM_RESET_BMSK                             0x10000
#define HWIO_MODEM_CLK_RESET_TCXO_PDM_RESET_SHFT                                0x10
#define HWIO_MODEM_CLK_RESET_MDSP_RESET_BMSK                                  0x8000
#define HWIO_MODEM_CLK_RESET_MDSP_RESET_SHFT                                     0xf
#define HWIO_MODEM_CLK_RESET_CDMA_SLPFAST_CHIPXN_REF1_RESET_BMSK              0x4000
#define HWIO_MODEM_CLK_RESET_CDMA_SLPFAST_CHIPXN_REF1_RESET_SHFT                 0xe
#define HWIO_MODEM_CLK_RESET_CDMA_SLPFAST_CHIPXN_REF2_RESET_BMSK              0x2000
#define HWIO_MODEM_CLK_RESET_CDMA_SLPFAST_CHIPXN_REF2_RESET_SHFT                 0xd
#define HWIO_MODEM_CLK_RESET_SLPFAST_GSM_RESET_BMSK                           0x1000
#define HWIO_MODEM_CLK_RESET_SLPFAST_GSM_RESET_SHFT                              0xc
#define HWIO_MODEM_CLK_RESET_SLPFAST_FEE_RESET_BMSK                            0x800
#define HWIO_MODEM_CLK_RESET_SLPFAST_FEE_RESET_SHFT                              0xb
#define HWIO_MODEM_CLK_RESET_BT_RESET_BMSK                                     0x400
#define HWIO_MODEM_CLK_RESET_BT_RESET_SHFT                                       0xa
#define HWIO_MODEM_CLK_RESET_MODEM_SBI_RESET_BMSK                              0x200
#define HWIO_MODEM_CLK_RESET_MODEM_SBI_RESET_SHFT                                0x9
#define HWIO_MODEM_CLK_RESET_MODEM_WEB_RESET_BMSK                              0x100
#define HWIO_MODEM_CLK_RESET_MODEM_WEB_RESET_SHFT                                0x8
#define HWIO_MODEM_CLK_RESET_OFFLINE_RESET_BMSK                                 0x80
#define HWIO_MODEM_CLK_RESET_OFFLINE_RESET_SHFT                                  0x7
#define HWIO_MODEM_CLK_RESET_GACC_RESET_BMSK                                    0x40
#define HWIO_MODEM_CLK_RESET_GACC_RESET_SHFT                                     0x6
#define HWIO_MODEM_CLK_RESET_GPS_CHIPX8_RESET_BMSK                              0x20
#define HWIO_MODEM_CLK_RESET_GPS_CHIPX8_RESET_SHFT                               0x5
#define HWIO_MODEM_CLK_RESET_F9_RESET_BMSK                                      0x10
#define HWIO_MODEM_CLK_RESET_F9_RESET_SHFT                                       0x4
#define HWIO_MODEM_CLK_RESET_SLEEP_RESET_BMSK                                    0x2
#define HWIO_MODEM_CLK_RESET_SLEEP_RESET_SHFT                                    0x1
#define HWIO_MODEM_CLK_RESET_BT_SBI_CLK_RESET_BMSK                               0x1
#define HWIO_MODEM_CLK_RESET_BT_SBI_CLK_RESET_SHFT                                 0

#define HWIO_MODEM_CLK_RESET_2_ADDR                                       0x9000400c
#define HWIO_MODEM_CLK_RESET_2_RMSK                                         0x1ffffd
#define HWIO_MODEM_CLK_RESET_2_SHFT                                                0
#define HWIO_MODEM_CLK_RESET_2_IN                                         \
        in_dword_masked(HWIO_MODEM_CLK_RESET_2_ADDR, HWIO_MODEM_CLK_RESET_2_RMSK)
#define HWIO_MODEM_CLK_RESET_2_INM(m)                                     \
        in_dword_masked(HWIO_MODEM_CLK_RESET_2_ADDR, m)
#define HWIO_MODEM_CLK_RESET_2_OUT(v)                                     \
        out_dword(HWIO_MODEM_CLK_RESET_2_ADDR,v)
#define HWIO_MODEM_CLK_RESET_2_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_RESET_2_ADDR,m,v,HWIO_MODEM_CLK_RESET_2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_RESET_2_GPS_SAMP_RESET_BMSK                          0x100000
#define HWIO_MODEM_CLK_RESET_2_GPS_SAMP_RESET_SHFT                              0x14
#define HWIO_MODEM_CLK_RESET_2_GSM_RXF_SAMP_RESET_BMSK                       0x80000
#define HWIO_MODEM_CLK_RESET_2_GSM_RXF_SAMP_RESET_SHFT                          0x13
#define HWIO_MODEM_CLK_RESET_2_EDGE_RESYNC_RESET_BMSK                        0x40000
#define HWIO_MODEM_CLK_RESET_2_EDGE_RESYNC_RESET_SHFT                           0x12
#define HWIO_MODEM_CLK_RESET_2_EDGE_RESAMP_RESET_BMSK                        0x20000
#define HWIO_MODEM_CLK_RESET_2_EDGE_RESAMP_RESET_SHFT                           0x11
#define HWIO_MODEM_CLK_RESET_2_TXC_DIV4_RESET_BMSK                           0x10000
#define HWIO_MODEM_CLK_RESET_2_TXC_DIV4_RESET_SHFT                              0x10
#define HWIO_MODEM_CLK_RESET_2_TXC_RESET_BMSK                                 0x8000
#define HWIO_MODEM_CLK_RESET_2_TXC_RESET_SHFT                                    0xf
#define HWIO_MODEM_CLK_RESET_2_IN_N_OUT_RESET_BMSK                            0x4000
#define HWIO_MODEM_CLK_RESET_2_IN_N_OUT_RESET_SHFT                               0xe
#define HWIO_MODEM_CLK_RESET_2_RXF_SAMP_REF_RESET_BMSK                        0x2000
#define HWIO_MODEM_CLK_RESET_2_RXF_SAMP_REF_RESET_SHFT                           0xd
#define HWIO_MODEM_CLK_RESET_2_GPS_CHIPX32_RESET_BMSK                         0x1000
#define HWIO_MODEM_CLK_RESET_2_GPS_CHIPX32_RESET_SHFT                            0xc
#define HWIO_MODEM_CLK_RESET_2_GPS_CHIPX16_RESET_BMSK                          0x800
#define HWIO_MODEM_CLK_RESET_2_GPS_CHIPX16_RESET_SHFT                            0xb
#define HWIO_MODEM_CLK_RESET_2_UNUSED_BITS10_8_BMSK                            0x700
#define HWIO_MODEM_CLK_RESET_2_UNUSED_BITS10_8_SHFT                              0x8
#define HWIO_MODEM_CLK_RESET_2_SYM_BUFF_CLK_RESET_BMSK                          0x80
#define HWIO_MODEM_CLK_RESET_2_SYM_BUFF_CLK_RESET_SHFT                           0x7
#define HWIO_MODEM_CLK_RESET_2_CC_RAM_CLK_RESET_BMSK                            0x40
#define HWIO_MODEM_CLK_RESET_2_CC_RAM_CLK_RESET_SHFT                             0x6
#define HWIO_MODEM_CLK_RESET_2_WCDMA_SLPFAST_CHIPXN_REF_RESET_BMSK              0x20
#define HWIO_MODEM_CLK_RESET_2_WCDMA_SLPFAST_CHIPXN_REF_RESET_SHFT               0x5
#define HWIO_MODEM_CLK_RESET_2_WCDMA_CHIPXN_RESET_BMSK                          0x10
#define HWIO_MODEM_CLK_RESET_2_WCDMA_CHIPXN_RESET_SHFT                           0x4
#define HWIO_MODEM_CLK_RESET_2_WCDMA_CHIPXN_DIV2_RESET_BMSK                      0x8
#define HWIO_MODEM_CLK_RESET_2_WCDMA_CHIPXN_DIV2_RESET_SHFT                      0x3
#define HWIO_MODEM_CLK_RESET_2_WCDMA_CHIPXN_DIV4_RESET_BMSK                      0x4
#define HWIO_MODEM_CLK_RESET_2_WCDMA_CHIPXN_DIV4_RESET_SHFT                      0x2
#define HWIO_MODEM_CLK_RESET_2_MDM_RESET_BMSK                                    0x1
#define HWIO_MODEM_CLK_RESET_2_MDM_RESET_SHFT                                      0

#define HWIO_MODEM_CLK_INV_ADDR                                           0x90004010
#define HWIO_MODEM_CLK_INV_RMSK                                           0xfffffff3
#define HWIO_MODEM_CLK_INV_SHFT                                                    0
#define HWIO_MODEM_CLK_INV_IN                                             \
        in_dword_masked(HWIO_MODEM_CLK_INV_ADDR, HWIO_MODEM_CLK_INV_RMSK)
#define HWIO_MODEM_CLK_INV_INM(m)                                         \
        in_dword_masked(HWIO_MODEM_CLK_INV_ADDR, m)
#define HWIO_MODEM_CLK_INV_OUT(v)                                         \
        out_dword(HWIO_MODEM_CLK_INV_ADDR,v)
#define HWIO_MODEM_CLK_INV_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_INV_ADDR,m,v,HWIO_MODEM_CLK_INV_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_INV_CDMA_CHIPXN_CLK_INV_BMSK                       0x80000000
#define HWIO_MODEM_CLK_INV_CDMA_CHIPXN_CLK_INV_SHFT                             0x1f
#define HWIO_MODEM_CLK_INV_CDMA_CHIPXN_DIV2_CLK_INV_BMSK                  0x40000000
#define HWIO_MODEM_CLK_INV_CDMA_CHIPXN_DIV2_CLK_INV_SHFT                        0x1e
#define HWIO_MODEM_CLK_INV_CDMA_CHIPXN_DIV4_CLK_INV_BMSK                  0x20000000
#define HWIO_MODEM_CLK_INV_CDMA_CHIPXN_DIV4_CLK_INV_SHFT                        0x1d
#define HWIO_MODEM_CLK_INV_RXF_SAMP_CLK_INV_BMSK                          0x10000000
#define HWIO_MODEM_CLK_INV_RXF_SAMP_CLK_INV_SHFT                                0x1c
#define HWIO_MODEM_CLK_INV_RESERVED_BITS27_23_BMSK                         0xf800000
#define HWIO_MODEM_CLK_INV_RESERVED_BITS27_23_SHFT                              0x17
#define HWIO_MODEM_CLK_INV_EDGE_CLK_INV_BMSK                                0x400000
#define HWIO_MODEM_CLK_INV_EDGE_CLK_INV_SHFT                                    0x16
#define HWIO_MODEM_CLK_INV_EDGE_DIV2_CLK_INV_BMSK                           0x200000
#define HWIO_MODEM_CLK_INV_EDGE_DIV2_CLK_INV_SHFT                               0x15
#define HWIO_MODEM_CLK_INV_GSM_CLK_INV_BMSK                                 0x100000
#define HWIO_MODEM_CLK_INV_GSM_CLK_INV_SHFT                                     0x14
#define HWIO_MODEM_CLK_INV_FB_ANT0_CLK_INV_BMSK                              0x80000
#define HWIO_MODEM_CLK_INV_FB_ANT0_CLK_INV_SHFT                                 0x13
#define HWIO_MODEM_CLK_INV_FB_ANT1_CLK_INV_BMSK                              0x40000
#define HWIO_MODEM_CLK_INV_FB_ANT1_CLK_INV_SHFT                                 0x12
#define HWIO_MODEM_CLK_INV_TX_PDM_CLK_INV_BMSK                               0x20000
#define HWIO_MODEM_CLK_INV_TX_PDM_CLK_INV_SHFT                                  0x11
#define HWIO_MODEM_CLK_INV_TCXO_PDM_CLK_INV_BMSK                             0x10000
#define HWIO_MODEM_CLK_INV_TCXO_PDM_CLK_INV_SHFT                                0x10
#define HWIO_MODEM_CLK_INV_MDSP_CLK_INV_BMSK                                  0x8000
#define HWIO_MODEM_CLK_INV_MDSP_CLK_INV_SHFT                                     0xf
#define HWIO_MODEM_CLK_INV_CDMA_SLPFAST_CHIPXN_REF1_INV_BMSK                  0x4000
#define HWIO_MODEM_CLK_INV_CDMA_SLPFAST_CHIPXN_REF1_INV_SHFT                     0xe
#define HWIO_MODEM_CLK_INV_CDMA_SLPFAST_CHIPXN_REF2_INV_BMSK                  0x2000
#define HWIO_MODEM_CLK_INV_CDMA_SLPFAST_CHIPXN_REF2_INV_SHFT                     0xd
#define HWIO_MODEM_CLK_INV_SLPFAST_GSM_CLK_INV_BMSK                           0x1000
#define HWIO_MODEM_CLK_INV_SLPFAST_GSM_CLK_INV_SHFT                              0xc
#define HWIO_MODEM_CLK_INV_SLPFAST_FEE_CLK_INV_BMSK                            0x800
#define HWIO_MODEM_CLK_INV_SLPFAST_FEE_CLK_INV_SHFT                              0xb
#define HWIO_MODEM_CLK_INV_BT_CLK_INV_BMSK                                     0x400
#define HWIO_MODEM_CLK_INV_BT_CLK_INV_SHFT                                       0xa
#define HWIO_MODEM_CLK_INV_MODEM_SBI_CLK_INV_BMSK                              0x200
#define HWIO_MODEM_CLK_INV_MODEM_SBI_CLK_INV_SHFT                                0x9
#define HWIO_MODEM_CLK_INV_MODEM_WEB_CLK_INV_BMSK                              0x100
#define HWIO_MODEM_CLK_INV_MODEM_WEB_CLK_INV_SHFT                                0x8
#define HWIO_MODEM_CLK_INV_OFFLINE_CLK_INV_BMSK                                 0x80
#define HWIO_MODEM_CLK_INV_OFFLINE_CLK_INV_SHFT                                  0x7
#define HWIO_MODEM_CLK_INV_GACC_CLK_INV_BMSK                                    0x40
#define HWIO_MODEM_CLK_INV_GACC_CLK_INV_SHFT                                     0x6
#define HWIO_MODEM_CLK_INV_GPS_CHIPX8_CLK_INV_BMSK                              0x20
#define HWIO_MODEM_CLK_INV_GPS_CHIPX8_CLK_INV_SHFT                               0x5
#define HWIO_MODEM_CLK_INV_F9_CLK_INV_BMSK                                      0x10
#define HWIO_MODEM_CLK_INV_F9_CLK_INV_SHFT                                       0x4
#define HWIO_MODEM_CLK_INV_TX_DAC_CLK_INV_BMSK                                   0x2
#define HWIO_MODEM_CLK_INV_TX_DAC_CLK_INV_SHFT                                   0x1
#define HWIO_MODEM_CLK_INV_PC_DAC_CLK_INV_BMSK                                   0x1
#define HWIO_MODEM_CLK_INV_PC_DAC_CLK_INV_SHFT                                     0

#define HWIO_MODEM_CLK_INV_2_ADDR                                         0x90004014
#define HWIO_MODEM_CLK_INV_2_RMSK                                          0xffffffd
#define HWIO_MODEM_CLK_INV_2_SHFT                                                  0
#define HWIO_MODEM_CLK_INV_2_IN                                           \
        in_dword_masked(HWIO_MODEM_CLK_INV_2_ADDR, HWIO_MODEM_CLK_INV_2_RMSK)
#define HWIO_MODEM_CLK_INV_2_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_CLK_INV_2_ADDR, m)
#define HWIO_MODEM_CLK_INV_2_OUT(v)                                       \
        out_dword(HWIO_MODEM_CLK_INV_2_ADDR,v)
#define HWIO_MODEM_CLK_INV_2_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_INV_2_ADDR,m,v,HWIO_MODEM_CLK_INV_2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_INV_2_GPS_SAMP_CLK_INV_BMSK                         0x8000000
#define HWIO_MODEM_CLK_INV_2_GPS_SAMP_CLK_INV_SHFT                              0x1b
#define HWIO_MODEM_CLK_INV_2_GSM_RXF_SAMP_CLK_INV_BMSK                     0x4000000
#define HWIO_MODEM_CLK_INV_2_GSM_RXF_SAMP_CLK_INV_SHFT                          0x1a
#define HWIO_MODEM_CLK_INV_2_EDGE_RESYNC_CLK_INV_BMSK                      0x2000000
#define HWIO_MODEM_CLK_INV_2_EDGE_RESYNC_CLK_INV_SHFT                           0x19
#define HWIO_MODEM_CLK_INV_2_EDGE_RESAMP_CLK_INV_BMSK                      0x1000000
#define HWIO_MODEM_CLK_INV_2_EDGE_RESAMP_CLK_INV_SHFT                           0x18
#define HWIO_MODEM_CLK_INV_2_TXC_DIV4_CLK_INV_BMSK                          0x800000
#define HWIO_MODEM_CLK_INV_2_TXC_DIV4_CLK_INV_SHFT                              0x17
#define HWIO_MODEM_CLK_INV_2_TXC_CLK_INV_BMSK                               0x400000
#define HWIO_MODEM_CLK_INV_2_TXC_CLK_INV_SHFT                                   0x16
#define HWIO_MODEM_CLK_INV_2_IN_N_OUT_CLK_INV_BMSK                          0x200000
#define HWIO_MODEM_CLK_INV_2_IN_N_OUT_CLK_INV_SHFT                              0x15
#define HWIO_MODEM_CLK_INV_2_EXT_SSBI_CLK2_INV_BMSK                         0x100000
#define HWIO_MODEM_CLK_INV_2_EXT_SSBI_CLK2_INV_SHFT                             0x14
#define HWIO_MODEM_CLK_INV_2_EXT_SSBI_CLK1_INV_BMSK                          0x80000
#define HWIO_MODEM_CLK_INV_2_EXT_SSBI_CLK1_INV_SHFT                             0x13
#define HWIO_MODEM_CLK_INV_2_EXT_SSBI_CLK0_INV_BMSK                          0x40000
#define HWIO_MODEM_CLK_INV_2_EXT_SSBI_CLK0_INV_SHFT                             0x12
#define HWIO_MODEM_CLK_INV_2_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_MODEM_CLK_INV_2_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_MODEM_CLK_INV_2_SAMP_FIFO_CLK1_INV_BMSK                          0x8000
#define HWIO_MODEM_CLK_INV_2_SAMP_FIFO_CLK1_INV_SHFT                             0xf
#define HWIO_MODEM_CLK_INV_2_SAMP_FIFO_CLK0_INV_BMSK                          0x4000
#define HWIO_MODEM_CLK_INV_2_SAMP_FIFO_CLK0_INV_SHFT                             0xe
#define HWIO_MODEM_CLK_INV_2_RXF_SAMP_REF_CLK_INV_BMSK                        0x2000
#define HWIO_MODEM_CLK_INV_2_RXF_SAMP_REF_CLK_INV_SHFT                           0xd
#define HWIO_MODEM_CLK_INV_2_GPS_CHIPX32_CLK_INV_BMSK                         0x1000
#define HWIO_MODEM_CLK_INV_2_GPS_CHIPX32_CLK_INV_SHFT                            0xc
#define HWIO_MODEM_CLK_INV_2_GPS_CHIPX16_CLK_INV_BMSK                          0x800
#define HWIO_MODEM_CLK_INV_2_GPS_CHIPX16_CLK_INV_SHFT                            0xb
#define HWIO_MODEM_CLK_INV_2_TX_RAM_CLK_INV_BMSK                               0x400
#define HWIO_MODEM_CLK_INV_2_TX_RAM_CLK_INV_SHFT                                 0xa
#define HWIO_MODEM_CLK_INV_2_SSRV_OFFLINE_CLK1_INV_BMSK                        0x200
#define HWIO_MODEM_CLK_INV_2_SSRV_OFFLINE_CLK1_INV_SHFT                          0x9
#define HWIO_MODEM_CLK_INV_2_SSRV_OFFLINE_CLK0_INV_BMSK                        0x100
#define HWIO_MODEM_CLK_INV_2_SSRV_OFFLINE_CLK0_INV_SHFT                          0x8
#define HWIO_MODEM_CLK_INV_2_SYM_BUFF_CLK_INV_BMSK                              0x80
#define HWIO_MODEM_CLK_INV_2_SYM_BUFF_CLK_INV_SHFT                               0x7
#define HWIO_MODEM_CLK_INV_2_CC_RAM_CLK_INV_BMSK                                0x40
#define HWIO_MODEM_CLK_INV_2_CC_RAM_CLK_INV_SHFT                                 0x6
#define HWIO_MODEM_CLK_INV_2_WCDMA_SLPFAST_CHIPXN_REF_INV_BMSK                  0x20
#define HWIO_MODEM_CLK_INV_2_WCDMA_SLPFAST_CHIPXN_REF_INV_SHFT                   0x5
#define HWIO_MODEM_CLK_INV_2_WCDMA_CHIPXN_CLK_INV_BMSK                          0x10
#define HWIO_MODEM_CLK_INV_2_WCDMA_CHIPXN_CLK_INV_SHFT                           0x4
#define HWIO_MODEM_CLK_INV_2_WCDMA_CHIPXN_DIV2_CLK_INV_BMSK                      0x8
#define HWIO_MODEM_CLK_INV_2_WCDMA_CHIPXN_DIV2_CLK_INV_SHFT                      0x3
#define HWIO_MODEM_CLK_INV_2_WCDMA_CHIPXN_DIV4_CLK_INV_BMSK                      0x4
#define HWIO_MODEM_CLK_INV_2_WCDMA_CHIPXN_DIV4_CLK_INV_SHFT                      0x2
#define HWIO_MODEM_CLK_INV_2_BT_SBI_CLK_INV_BMSK                                 0x1
#define HWIO_MODEM_CLK_INV_2_BT_SBI_CLK_INV_SHFT                                   0

#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_ADDR                              0x90004018
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_RMSK                                    0x3f
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_SHFT                                       0
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_IN                                \
        in_dword_masked(HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_ADDR, HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_RMSK)
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_INM(m)                            \
        in_dword_masked(HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_ADDR, m)
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_OUT(v)                            \
        out_dword(HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_ADDR,v)
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_ADDR,m,v,HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_DIV_BMSK                            0x30
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_DIV_SHFT                             0x4
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_DIV_DIV_1_FVAL                         0
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_DIV_DIV_2_FVAL                       0x1
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_DIV_DIV_4_FVAL                       0x3
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_TEST_CLK_SEL_BMSK                        0x8
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_TEST_CLK_SEL_SHFT                        0x3
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL          0
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL        0x1
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_BMSK                         0x7
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_SHFT                           0
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_DCPLL0_FVAL                  0x4
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_DCPLL1_FVAL                  0x5
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_GPLL0_FVAL                   0x6
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_GPLL1_FVAL                   0x7
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                      0
#define HWIO_MODEM_RXF_SAMP_REF_CLK_CTL_CLK_SRC_SEL_TEST_OVERRIDE_FVAL           0x1

#define HWIO_MODEM_IN_N_OUT_CLK_CTL_ADDR                                  0x9000401c
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RMSK                                       0x3ff
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_SHFT                                           0
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_IN                                    \
        in_dword_masked(HWIO_MODEM_IN_N_OUT_CLK_CTL_ADDR, HWIO_MODEM_IN_N_OUT_CLK_CTL_RMSK)
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_INM(m)                                \
        in_dword_masked(HWIO_MODEM_IN_N_OUT_CLK_CTL_ADDR, m)
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_OUT(v)                                \
        out_dword(HWIO_MODEM_IN_N_OUT_CLK_CTL_ADDR,v)
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_IN_N_OUT_CLK_CTL_ADDR,m,v,HWIO_MODEM_IN_N_OUT_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_EN_BMSK                                    0x200
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_EN_SHFT                                      0x9
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RES_BMSK                                   0x100
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RES_SHFT                                     0x8
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_DIV_N_BMSK                                  0xf8
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_DIV_N_SHFT                                   0x3
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RAW_CLK_SRC_SEL_BMSK                         0x7
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RAW_CLK_SRC_SEL_SHFT                           0
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RAW_CLK_SRC_SEL_TCXO_FVAL                      0
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RAW_CLK_SRC_SEL_GPLL0_FVAL                   0x1
#define HWIO_MODEM_IN_N_OUT_CLK_CTL_RAW_CLK_SRC_SEL_GPLL1_FVAL                   0x2

#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_ADDR                                 0x90004020
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_RMSK                                    0x1ffff
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_SHFT                                          0
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_IN                                   \
        in_dword_masked(HWIO_MODEM_MF_CHIPXN_CLK_CTL_ADDR, HWIO_MODEM_MF_CHIPXN_CLK_CTL_RMSK)
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_INM(m)                               \
        in_dword_masked(HWIO_MODEM_MF_CHIPXN_CLK_CTL_ADDR, m)
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_OUT(v)                               \
        out_dword(HWIO_MODEM_MF_CHIPXN_CLK_CTL_ADDR,v)
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_MF_CHIPXN_CLK_CTL_ADDR,m,v,HWIO_MODEM_MF_CHIPXN_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV2_CLK_HALT_BMSK          0x10000
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV2_CLK_HALT_SHFT             0x10
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV4_CLK_HALT_BMSK           0x8000
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV4_CLK_HALT_SHFT              0xf
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV2_CLK_HALT_BMSK           0x4000
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV2_CLK_HALT_SHFT              0xe
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV4_CLK_HALT_BMSK           0x2000
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV4_CLK_HALT_SHFT              0xd
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_CLK_HALT_BMSK                0x1000
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_CLK_HALT_SHFT                   0xc
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV2_CLK_HALT_BMSK            0x800
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV2_CLK_HALT_SHFT              0xb
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV4_CLK_HALT_BMSK            0x400
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV4_CLK_HALT_SHFT              0xa
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV2_CLK_INV_BMSK             0x200
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV2_CLK_INV_SHFT               0x9
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV4_CLK_INV_BMSK             0x100
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP3_CHIPXN_DIV4_CLK_INV_SHFT               0x8
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV2_CLK_INV_BMSK              0x80
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV2_CLK_INV_SHFT               0x7
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV4_CLK_INV_BMSK              0x40
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP2_CHIPXN_DIV4_CLK_INV_SHFT               0x6
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_CLK_INV_BMSK                   0x20
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_CLK_INV_SHFT                    0x5
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV2_CLK_INV_BMSK              0x10
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV2_CLK_INV_SHFT               0x4
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV4_CLK_INV_BMSK               0x8
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_GRP1_CHIPXN_DIV4_CLK_INV_SHFT               0x3
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH3_SEL_BMSK                   0x6
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH3_SEL_SHFT                   0x1
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH3_SEL_THE_MUX_OUTPUT_THAT_IS_CONTROLLED_BY_BIT_20_AND_BITS_17_16_OF_MODEM_CHIPXN_CLK_CTL_FVAL          0
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH3_SEL_PHASE_1_OUTPUT_OF_THE_MND_CLOCK_FVAL        0x1
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH3_SEL_PHASE_3_OUTPUT_OF_THE_MND_CLOCK_FVAL        0x2
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH3_SEL_MODEM_EXT_CLK1_IN_FVAL        0x3
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH1_SEL_BMSK                   0x1
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH1_SEL_SHFT                     0
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH1_SEL_THE_MUX_OUTPUT_THAT_IS_CONTROLLED_BY_BIT_20_AND_BITS_17_16_OF_MODEM_CHIPXN_CLK_CTL_FVAL          0
#define HWIO_MODEM_MF_CHIPXN_CLK_CTL_WCDMA_CHIPXN_PH1_SEL_PHASE_1_OUTPUT_OF_THE_MND_CLOCK_FVAL        0x1

#define HWIO_MODEM_CHIPXN_CLK_CTL_ADDR                                    0x90004024
#define HWIO_MODEM_CHIPXN_CLK_CTL_RMSK                                     0x7ffffff
#define HWIO_MODEM_CHIPXN_CLK_CTL_SHFT                                             0
#define HWIO_MODEM_CHIPXN_CLK_CTL_IN                                      \
        in_dword_masked(HWIO_MODEM_CHIPXN_CLK_CTL_ADDR, HWIO_MODEM_CHIPXN_CLK_CTL_RMSK)
#define HWIO_MODEM_CHIPXN_CLK_CTL_INM(m)                                  \
        in_dword_masked(HWIO_MODEM_CHIPXN_CLK_CTL_ADDR, m)
#define HWIO_MODEM_CHIPXN_CLK_CTL_OUT(v)                                  \
        out_dword(HWIO_MODEM_CHIPXN_CLK_CTL_ADDR,v)
#define HWIO_MODEM_CHIPXN_CLK_CTL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CHIPXN_CLK_CTL_ADDR,m,v,HWIO_MODEM_CHIPXN_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_SEL_MDSP_BMSK                      0x4000000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_SEL_MDSP_SHFT                           0x1a
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_SEL_MDSP_ARM_FVAL                          0
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_SEL_MDSP_MDSP_FVAL                       0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_SEL_MDSP_BMSK                            0x2000000
#define HWIO_MODEM_CHIPXN_CLK_CTL_SEL_MDSP_SHFT                                 0x19
#define HWIO_MODEM_CHIPXN_CLK_CTL_SEL_MDSP_ARM_FVAL                                0
#define HWIO_MODEM_CHIPXN_CLK_CTL_SEL_MDSP_MDSP_FVAL                             0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_DUAL_MODE_BMSK                  0x1000000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_DUAL_MODE_SHFT                       0x18
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_EN_BMSK                          0x800000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_EN_SHFT                              0x17
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_RES_BMSK                         0x400000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_RES_SHFT                             0x16
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_OUT_SEL_BMSK                     0x200000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_OUT_SEL_SHFT                         0x15
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_OUT_SEL_INTEGER_DIVIDER_FVAL            0
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_MN_OUT_SEL_MN_COUNTER_FVAL               0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_TEST_CLK_SEL_BMSK                   0x100000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_TEST_CLK_SEL_SHFT                       0x14
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_DIV_BMSK                     0xc0000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_DIV_SHFT                        0x12
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_DIV_DIV_1_FVAL                     0
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_DIV_DIV_2_FVAL                   0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_DIV_DIV_5_FVAL                   0x2
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_DIV_DIV_10_FVAL                  0x3
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_SEL_BMSK                     0x30000
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_SEL_SHFT                        0x10
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_SEL_TCXO_FVAL                      0
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_SEL_GPLL0_FVAL                   0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_SEL_GPLL1_FVAL                   0x2
#define HWIO_MODEM_CHIPXN_CLK_CTL_WCDMA_CLK_SRC_SEL_TEST_OVERRIDE_FVAL           0x3
#define HWIO_MODEM_CHIPXN_CLK_CTL_RESERVED15_19_BMSK                          0xfe00
#define HWIO_MODEM_CHIPXN_CLK_CTL_RESERVED15_19_SHFT                             0x9
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_DUAL_MODE_BMSK                       0x100
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_DUAL_MODE_SHFT                         0x8
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_EN_BMSK                               0x80
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_EN_SHFT                                0x7
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_RES_BMSK                              0x40
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_RES_SHFT                               0x6
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_OUT_SEL_BMSK                          0x20
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_OUT_SEL_SHFT                           0x5
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_OUT_SEL_INTEGER_DIVIDER_FVAL             0
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_MN_OUT_SEL_MN_COUNTER_FVAL                0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_TEST_CLK_SEL_BMSK                        0x10
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_TEST_CLK_SEL_SHFT                         0x4
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_DIV_BMSK                          0xc
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_DIV_SHFT                          0x2
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_DIV_DIV_1_FVAL                      0
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_DIV_DIV_2_FVAL                    0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_DIV_DIV_5_FVAL                    0x2
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_DIV_DIV_10_FVAL                   0x3
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_SEL_BMSK                          0x3
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_SEL_SHFT                            0
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_SEL_TCXO_FVAL                       0
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_SEL_GPLL0_FVAL                    0x1
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_SEL_GPLL1_FVAL                    0x2
#define HWIO_MODEM_CHIPXN_CLK_CTL_CDMA_CLK_SRC_SEL_TEST_OVERRIDE_FVAL            0x3

#define HWIO_MODEM_OFFLINE_MNCNTR_M_ADDR                                  0x90004028
#define HWIO_MODEM_OFFLINE_MNCNTR_M_RMSK                                      0x7fff
#define HWIO_MODEM_OFFLINE_MNCNTR_M_SHFT                                           0
#define HWIO_MODEM_OFFLINE_MNCNTR_M_OUT(v)                                \
        out_dword(HWIO_MODEM_OFFLINE_MNCNTR_M_ADDR,v)
#define HWIO_MODEM_OFFLINE_MNCNTR_M_OUTM(m,v)                             \
        out_dword_masked(HWIO_MODEM_OFFLINE_MNCNTR_M_ADDR,m,v,HWIO_MODEM_OFFLINE_MNCNTR_M_shadow)
#define HWIO_MODEM_OFFLINE_MNCNTR_M_MN_M_BMSK                                 0x7fff
#define HWIO_MODEM_OFFLINE_MNCNTR_M_MN_M_SHFT                                      0

#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_ADDR                             0x9000402c
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_RMSK                                 0xffff
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_SHFT                                      0
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_OUT(v)                           \
        out_dword(HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_ADDR,v)
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_OUTM(m,v)                        \
        out_dword_masked(HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_ADDR,m,v,HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_shadow)
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_MN_NOT_2D_BMSK                       0xffff
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_2D_MN_NOT_2D_SHFT                            0

#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_ADDR                            0x90004030
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_RMSK                                0xffff
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_SHFT                                     0
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_OUT(v)                          \
        out_dword(HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_ADDR,v)
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_OUTM(m,v)                       \
        out_dword_masked(HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_ADDR,m,v,HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_shadow)
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_BMSK               0xffff
#define HWIO_MODEM_OFFLINE_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_SHFT                    0

#define HWIO_MODEM_OFFLINE_CLK_CTL_ADDR                                   0x90004034
#define HWIO_MODEM_OFFLINE_CLK_CTL_RMSK                                        0x1ff
#define HWIO_MODEM_OFFLINE_CLK_CTL_SHFT                                            0
#define HWIO_MODEM_OFFLINE_CLK_CTL_IN                                     \
        in_dword_masked(HWIO_MODEM_OFFLINE_CLK_CTL_ADDR, HWIO_MODEM_OFFLINE_CLK_CTL_RMSK)
#define HWIO_MODEM_OFFLINE_CLK_CTL_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_OFFLINE_CLK_CTL_ADDR, m)
#define HWIO_MODEM_OFFLINE_CLK_CTL_OUT(v)                                 \
        out_dword(HWIO_MODEM_OFFLINE_CLK_CTL_ADDR,v)
#define HWIO_MODEM_OFFLINE_CLK_CTL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OFFLINE_CLK_CTL_ADDR,m,v,HWIO_MODEM_OFFLINE_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_DUAL_MODE_BMSK                           0x100
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_DUAL_MODE_SHFT                             0x8
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_EN_BMSK                                   0x80
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_EN_SHFT                                    0x7
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_RES_BMSK                                  0x40
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_RES_SHFT                                   0x6
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_OUT_SEL_BMSK                              0x20
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_OUT_SEL_SHFT                               0x5
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_OUT_SEL_INTEGER_DIVIDER_FVAL                 0
#define HWIO_MODEM_OFFLINE_CLK_CTL_MN_OUT_SEL_MN_COUNTER_FVAL                    0x1
#define HWIO_MODEM_OFFLINE_CLK_CTL_TEST_CLK_SEL_BMSK                            0x10
#define HWIO_MODEM_OFFLINE_CLK_CTL_TEST_CLK_SEL_SHFT                             0x4
#define HWIO_MODEM_OFFLINE_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL             0
#define HWIO_MODEM_OFFLINE_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL           0x1
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_DIV_BMSK                              0xc
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_DIV_SHFT                              0x2
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_DIV_DIV_1_FVAL                          0
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_DIV_DIV_2_FVAL                        0x1
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_DIV_DIV_3_FVAL                        0x2
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_DIV_DIV_4_FVAL                        0x3
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_SEL_BMSK                              0x3
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_SEL_SHFT                                0
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                           0
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_SEL_GPLL0_FVAL                        0x1
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_SEL_GPLL1_FVAL                        0x2
#define HWIO_MODEM_OFFLINE_CLK_CTL_CLK_SRC_SEL_TEST_OVERRIDE_FVAL                0x3

#define HWIO_MODEM_GACC_MNCNTR_M_ADDR                                     0x90004038
#define HWIO_MODEM_GACC_MNCNTR_M_RMSK                                         0x7fff
#define HWIO_MODEM_GACC_MNCNTR_M_SHFT                                              0
#define HWIO_MODEM_GACC_MNCNTR_M_IN                                       \
        in_dword_masked(HWIO_MODEM_GACC_MNCNTR_M_ADDR, HWIO_MODEM_GACC_MNCNTR_M_RMSK)
#define HWIO_MODEM_GACC_MNCNTR_M_INM(m)                                   \
        in_dword_masked(HWIO_MODEM_GACC_MNCNTR_M_ADDR, m)
#define HWIO_MODEM_GACC_MNCNTR_M_OUT(v)                                   \
        out_dword(HWIO_MODEM_GACC_MNCNTR_M_ADDR,v)
#define HWIO_MODEM_GACC_MNCNTR_M_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GACC_MNCNTR_M_ADDR,m,v,HWIO_MODEM_GACC_MNCNTR_M_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GACC_MNCNTR_M_MN_M_BMSK                                    0x7fff
#define HWIO_MODEM_GACC_MNCNTR_M_MN_M_SHFT                                         0

#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_ADDR                                0x9000403c
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_RMSK                                    0xffff
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_SHFT                                         0
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_IN                                  \
        in_dword_masked(HWIO_MODEM_GACC_MNCNTR_NOT_2D_ADDR, HWIO_MODEM_GACC_MNCNTR_NOT_2D_RMSK)
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_INM(m)                              \
        in_dword_masked(HWIO_MODEM_GACC_MNCNTR_NOT_2D_ADDR, m)
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_OUT(v)                              \
        out_dword(HWIO_MODEM_GACC_MNCNTR_NOT_2D_ADDR,v)
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GACC_MNCNTR_NOT_2D_ADDR,m,v,HWIO_MODEM_GACC_MNCNTR_NOT_2D_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_MN_NOT_2D_BMSK                          0xffff
#define HWIO_MODEM_GACC_MNCNTR_NOT_2D_MN_NOT_2D_SHFT                               0

#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_ADDR                               0x90004040
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_RMSK                                   0xffff
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_SHFT                                        0
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_IN                                 \
        in_dword_masked(HWIO_MODEM_GACC_MNCNTR_NOT_N_M_ADDR, HWIO_MODEM_GACC_MNCNTR_NOT_N_M_RMSK)
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_INM(m)                             \
        in_dword_masked(HWIO_MODEM_GACC_MNCNTR_NOT_N_M_ADDR, m)
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_OUT(v)                             \
        out_dword(HWIO_MODEM_GACC_MNCNTR_NOT_N_M_ADDR,v)
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GACC_MNCNTR_NOT_N_M_ADDR,m,v,HWIO_MODEM_GACC_MNCNTR_NOT_N_M_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_BMSK                  0xffff
#define HWIO_MODEM_GACC_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_SHFT                       0

#define HWIO_MODEM_GACC_CLK_CTL_ADDR                                      0x90004044
#define HWIO_MODEM_GACC_CLK_CTL_RMSK                                            0xff
#define HWIO_MODEM_GACC_CLK_CTL_SHFT                                               0
#define HWIO_MODEM_GACC_CLK_CTL_IN                                        \
        in_dword_masked(HWIO_MODEM_GACC_CLK_CTL_ADDR, HWIO_MODEM_GACC_CLK_CTL_RMSK)
#define HWIO_MODEM_GACC_CLK_CTL_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_GACC_CLK_CTL_ADDR, m)
#define HWIO_MODEM_GACC_CLK_CTL_OUT(v)                                    \
        out_dword(HWIO_MODEM_GACC_CLK_CTL_ADDR,v)
#define HWIO_MODEM_GACC_CLK_CTL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GACC_CLK_CTL_ADDR,m,v,HWIO_MODEM_GACC_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GACC_CLK_CTL_MN_DUAL_MODE_BMSK                               0x80
#define HWIO_MODEM_GACC_CLK_CTL_MN_DUAL_MODE_SHFT                                0x7
#define HWIO_MODEM_GACC_CLK_CTL_MN_EN_BMSK                                      0x40
#define HWIO_MODEM_GACC_CLK_CTL_MN_EN_SHFT                                       0x6
#define HWIO_MODEM_GACC_CLK_CTL_MN_RES_BMSK                                     0x20
#define HWIO_MODEM_GACC_CLK_CTL_MN_RES_SHFT                                      0x5
#define HWIO_MODEM_GACC_CLK_CTL_MN_OUT_SEL_BMSK                                 0x10
#define HWIO_MODEM_GACC_CLK_CTL_MN_OUT_SEL_SHFT                                  0x4
#define HWIO_MODEM_GACC_CLK_CTL_MN_OUT_SEL_INTEGER_DIVIDER_FVAL                    0
#define HWIO_MODEM_GACC_CLK_CTL_MN_OUT_SEL_MN_COUNTER_FVAL                       0x1
#define HWIO_MODEM_GACC_CLK_CTL_TEST_CLK_SEL_BMSK                                0x8
#define HWIO_MODEM_GACC_CLK_CTL_TEST_CLK_SEL_SHFT                                0x3
#define HWIO_MODEM_GACC_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL                0
#define HWIO_MODEM_GACC_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL              0x1
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_DIV_BMSK                                 0x4
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_DIV_SHFT                                 0x2
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_DIV_DIV_1_FVAL                             0
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_DIV_DIV_3_FVAL                           0x1
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_SEL_BMSK                                 0x3
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_SEL_SHFT                                   0
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                              0
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_SEL_GPLL0_FVAL                           0x1
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_SEL_GPLL1_FVAL                           0x2
#define HWIO_MODEM_GACC_CLK_CTL_CLK_SRC_SEL_TEST_OVERRIDE_FVAL                   0x3

#define HWIO_MODEM_GPS_CLK_CTL_ADDR                                       0x90004048
#define HWIO_MODEM_GPS_CLK_CTL_RMSK                                         0x1fffff
#define HWIO_MODEM_GPS_CLK_CTL_SHFT                                                0
#define HWIO_MODEM_GPS_CLK_CTL_IN                                         \
        in_dword_masked(HWIO_MODEM_GPS_CLK_CTL_ADDR, HWIO_MODEM_GPS_CLK_CTL_RMSK)
#define HWIO_MODEM_GPS_CLK_CTL_INM(m)                                     \
        in_dword_masked(HWIO_MODEM_GPS_CLK_CTL_ADDR, m)
#define HWIO_MODEM_GPS_CLK_CTL_OUT(v)                                     \
        out_dword(HWIO_MODEM_GPS_CLK_CTL_ADDR,v)
#define HWIO_MODEM_GPS_CLK_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GPS_CLK_CTL_ADDR,m,v,HWIO_MODEM_GPS_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GPS_CLK_CTL_MN_UPDATE_SEL_BMSK                           0x180000
#define HWIO_MODEM_GPS_CLK_CTL_MN_UPDATE_SEL_SHFT                               0x13
#define HWIO_MODEM_GPS_CLK_CTL_MN_UPDATE_SEL_USE_THE_UPDATE_STROBE_FROM_ARM_FVAL          0
#define HWIO_MODEM_GPS_CLK_CTL_MN_UPDATE_SEL_USE_THE_UPDATE_STROBE_FROM_MDSP_FVAL        0x1
#define HWIO_MODEM_GPS_CLK_CTL_MN_UPDATE_SEL_USE_GPS_BC_IRQ_FROM_GPS_BASEBAND_PROCESSOR_FVAL        0x2
#define HWIO_MODEM_GPS_CLK_CTL_SEL_MDSP_BMSK                                 0x40000
#define HWIO_MODEM_GPS_CLK_CTL_SEL_MDSP_SHFT                                    0x12
#define HWIO_MODEM_GPS_CLK_CTL_SEL_MDSP_USE_THE_PARAMETERS_FROM_ARM_FVAL           0
#define HWIO_MODEM_GPS_CLK_CTL_SEL_MDSP_USE_THE_PARAMETERS_FROM_MDSP_FVAL        0x1
#define HWIO_MODEM_GPS_CLK_CTL_GPS_EXT_TEST_MODE_BMSK                        0x20000
#define HWIO_MODEM_GPS_CLK_CTL_GPS_EXT_TEST_MODE_SHFT                           0x11
#define HWIO_MODEM_GPS_CLK_CTL_GPS_EXT_TEST_MODE_NORMAL_MODE_FVAL                  0
#define HWIO_MODEM_GPS_CLK_CTL_GPS_EXT_TEST_MODE_EXTERNAL_TEST_MODE_FVAL         0x1
#define HWIO_MODEM_GPS_CLK_CTL_RESERVED_BITS16_11_BMSK                       0x1f800
#define HWIO_MODEM_GPS_CLK_CTL_RESERVED_BITS16_11_SHFT                           0xb
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_BMSK                           0x700
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_SHFT                             0x8
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_GPS_CHIPX32_CLK_FVAL               0
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_GPS_CHIPX16_CLK_FVAL             0x1
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_GPS_CHIPX8_CLK_FVAL              0x2
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_TCXO_CLK_FVAL                    0x3
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_ANT0_SAMPLE_CLK_FB_FVAL          0x4
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_ANT1_SAMPLE_CLK_FB_FVAL          0x5
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL           0x6
#define HWIO_MODEM_GPS_CLK_CTL_GPS_SAMP_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL           0x7
#define HWIO_MODEM_GPS_CLK_CTL_MN_DUAL_MODE_BMSK                                0x80
#define HWIO_MODEM_GPS_CLK_CTL_MN_DUAL_MODE_SHFT                                 0x7
#define HWIO_MODEM_GPS_CLK_CTL_MN_EN_BMSK                                       0x40
#define HWIO_MODEM_GPS_CLK_CTL_MN_EN_SHFT                                        0x6
#define HWIO_MODEM_GPS_CLK_CTL_MN_RES_BMSK                                      0x20
#define HWIO_MODEM_GPS_CLK_CTL_MN_RES_SHFT                                       0x5
#define HWIO_MODEM_GPS_CLK_CTL_MN_OUT_SEL_BMSK                                  0x10
#define HWIO_MODEM_GPS_CLK_CTL_MN_OUT_SEL_SHFT                                   0x4
#define HWIO_MODEM_GPS_CLK_CTL_MN_OUT_SEL_RAW_SOURCE_FVAL                          0
#define HWIO_MODEM_GPS_CLK_CTL_MN_OUT_SEL_MN_COUNTER_FVAL                        0x1
#define HWIO_MODEM_GPS_CLK_CTL_RESERVED_BITS3_BMSK                               0x8
#define HWIO_MODEM_GPS_CLK_CTL_RESERVED_BITS3_SHFT                               0x3
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_BMSK                                  0x7
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_SHFT                                    0
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                               0
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_MODEM_EXT_CLK1_IN_FVAL                0x1
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_MODEM_EXT_CLK2_IN_FVAL                0x2
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_GND_FVAL                              0x3
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_DCPLL0_FVAL                           0x4
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_DCPLL1_FVAL                           0x5
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_GPLL0_FVAL                            0x6
#define HWIO_MODEM_GPS_CLK_CTL_CLK_SRC_SEL_GPLL1_FVAL                            0x7

#define HWIO_MODEM_GPS_MNCNTR_M_ADDR                                      0x9000404c
#define HWIO_MODEM_GPS_MNCNTR_M_RMSK                                      0x1fffffff
#define HWIO_MODEM_GPS_MNCNTR_M_SHFT                                               0
#define HWIO_MODEM_GPS_MNCNTR_M_IN                                        \
        in_dword_masked(HWIO_MODEM_GPS_MNCNTR_M_ADDR, HWIO_MODEM_GPS_MNCNTR_M_RMSK)
#define HWIO_MODEM_GPS_MNCNTR_M_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_GPS_MNCNTR_M_ADDR, m)
#define HWIO_MODEM_GPS_MNCNTR_M_OUT(v)                                    \
        out_dword(HWIO_MODEM_GPS_MNCNTR_M_ADDR,v)
#define HWIO_MODEM_GPS_MNCNTR_M_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GPS_MNCNTR_M_ADDR,m,v,HWIO_MODEM_GPS_MNCNTR_M_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GPS_MNCNTR_M_MN_M_BMSK                                 0x1fffffff
#define HWIO_MODEM_GPS_MNCNTR_M_MN_M_SHFT                                          0

#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_ADDR                                 0x90004050
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_RMSK                                 0x3fffffff
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_SHFT                                          0
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_IN                                   \
        in_dword_masked(HWIO_MODEM_GPS_MNCNTR_NOT_2D_ADDR, HWIO_MODEM_GPS_MNCNTR_NOT_2D_RMSK)
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_INM(m)                               \
        in_dword_masked(HWIO_MODEM_GPS_MNCNTR_NOT_2D_ADDR, m)
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_OUT(v)                               \
        out_dword(HWIO_MODEM_GPS_MNCNTR_NOT_2D_ADDR,v)
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GPS_MNCNTR_NOT_2D_ADDR,m,v,HWIO_MODEM_GPS_MNCNTR_NOT_2D_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_MN_NOT_2D_BMSK                       0x3fffffff
#define HWIO_MODEM_GPS_MNCNTR_NOT_2D_MN_NOT_2D_SHFT                                0

#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_ADDR                                0x90004054
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_RMSK                                0x3fffffff
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_SHFT                                         0
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_IN                                  \
        in_dword_masked(HWIO_MODEM_GPS_MNCNTR_NOT_N_M_ADDR, HWIO_MODEM_GPS_MNCNTR_NOT_N_M_RMSK)
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_INM(m)                              \
        in_dword_masked(HWIO_MODEM_GPS_MNCNTR_NOT_N_M_ADDR, m)
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_OUT(v)                              \
        out_dword(HWIO_MODEM_GPS_MNCNTR_NOT_N_M_ADDR,v)
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GPS_MNCNTR_NOT_N_M_ADDR,m,v,HWIO_MODEM_GPS_MNCNTR_NOT_N_M_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_BMSK               0x3fffffff
#define HWIO_MODEM_GPS_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_SHFT                        0

#define HWIO_MODEM_F9_CLK_CTL_ADDR                                        0x90004058
#define HWIO_MODEM_F9_CLK_CTL_RMSK                                               0xf
#define HWIO_MODEM_F9_CLK_CTL_SHFT                                                 0
#define HWIO_MODEM_F9_CLK_CTL_IN                                          \
        in_dword_masked(HWIO_MODEM_F9_CLK_CTL_ADDR, HWIO_MODEM_F9_CLK_CTL_RMSK)
#define HWIO_MODEM_F9_CLK_CTL_INM(m)                                      \
        in_dword_masked(HWIO_MODEM_F9_CLK_CTL_ADDR, m)
#define HWIO_MODEM_F9_CLK_CTL_OUT(v)                                      \
        out_dword(HWIO_MODEM_F9_CLK_CTL_ADDR,v)
#define HWIO_MODEM_F9_CLK_CTL_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_F9_CLK_CTL_ADDR,m,v,HWIO_MODEM_F9_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_F9_CLK_CTL_F9_CLK_DIV_SEL_BMSK                                0xc
#define HWIO_MODEM_F9_CLK_CTL_F9_CLK_DIV_SEL_SHFT                                0x2
#define HWIO_MODEM_F9_CLK_CTL_F9_CLK_DIV_SEL_TCXO_DIV_1_FVAL                       0
#define HWIO_MODEM_F9_CLK_CTL_F9_CLK_DIV_SEL_TCXO_DIV_2_FVAL                     0x1
#define HWIO_MODEM_F9_CLK_CTL_F9_CLK_DIV_SEL_TCXO_DIV_3_FVAL                     0x2
#define HWIO_MODEM_F9_CLK_CTL_F9_CLK_DIV_SEL_TCXO_DIV_4_FVAL                     0x3
#define HWIO_MODEM_F9_CLK_CTL_TEST_CLK_SEL_BMSK                                  0x2
#define HWIO_MODEM_F9_CLK_CTL_TEST_CLK_SEL_SHFT                                  0x1
#define HWIO_MODEM_F9_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL                  0
#define HWIO_MODEM_F9_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL                0x1
#define HWIO_MODEM_F9_CLK_CTL_CLK_SRC_SEL_BMSK                                   0x1
#define HWIO_MODEM_F9_CLK_CTL_CLK_SRC_SEL_SHFT                                     0
#define HWIO_MODEM_F9_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                                0
#define HWIO_MODEM_F9_CLK_CTL_CLK_SRC_SEL_TEST_OVERRIDE_FVAL                     0x1

#define HWIO_MODEM_EDGE_CLK_CTL_ADDR                                      0x9000405c
#define HWIO_MODEM_EDGE_CLK_CTL_RMSK                                           0x3ff
#define HWIO_MODEM_EDGE_CLK_CTL_SHFT                                               0
#define HWIO_MODEM_EDGE_CLK_CTL_IN                                        \
        in_dword_masked(HWIO_MODEM_EDGE_CLK_CTL_ADDR, HWIO_MODEM_EDGE_CLK_CTL_RMSK)
#define HWIO_MODEM_EDGE_CLK_CTL_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_EDGE_CLK_CTL_ADDR, m)
#define HWIO_MODEM_EDGE_CLK_CTL_OUT(v)                                    \
        out_dword(HWIO_MODEM_EDGE_CLK_CTL_ADDR,v)
#define HWIO_MODEM_EDGE_CLK_CTL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_EDGE_CLK_CTL_ADDR,m,v,HWIO_MODEM_EDGE_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_EDGE_CLK_CTL_SWC_EN_BMSK                                    0x200
#define HWIO_MODEM_EDGE_CLK_CTL_SWC_EN_SHFT                                      0x9
#define HWIO_MODEM_EDGE_CLK_CTL_SWC_RES_BMSK                                   0x100
#define HWIO_MODEM_EDGE_CLK_CTL_SWC_RES_SHFT                                     0x8
#define HWIO_MODEM_EDGE_CLK_CTL_GSM_ONLY_BMSK                                   0x80
#define HWIO_MODEM_EDGE_CLK_CTL_GSM_ONLY_SHFT                                    0x7
#define HWIO_MODEM_EDGE_CLK_CTL_GSM_ONLY_EDGE_AND_GSM_CLOCKS_FVAL                  0
#define HWIO_MODEM_EDGE_CLK_CTL_GSM_ONLY_GSM_ONLY_FVAL                           0x1
#define HWIO_MODEM_EDGE_CLK_CTL_MN_DUAL_MODE_BMSK                               0x40
#define HWIO_MODEM_EDGE_CLK_CTL_MN_DUAL_MODE_SHFT                                0x6
#define HWIO_MODEM_EDGE_CLK_CTL_MN_EN_BMSK                                      0x20
#define HWIO_MODEM_EDGE_CLK_CTL_MN_EN_SHFT                                       0x5
#define HWIO_MODEM_EDGE_CLK_CTL_MN_RES_BMSK                                     0x10
#define HWIO_MODEM_EDGE_CLK_CTL_MN_RES_SHFT                                      0x4
#define HWIO_MODEM_EDGE_CLK_CTL_MN_OUT_SEL_BMSK                                  0x8
#define HWIO_MODEM_EDGE_CLK_CTL_MN_OUT_SEL_SHFT                                  0x3
#define HWIO_MODEM_EDGE_CLK_CTL_MN_OUT_SEL_RAW_SOURCE_FVAL                         0
#define HWIO_MODEM_EDGE_CLK_CTL_MN_OUT_SEL_MN_OR_CYCLE_SWALLOW_COUNTER_FVAL        0x1
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_BMSK                                 0x7
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_SHFT                                   0
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                              0
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_GPLL0_FVAL                           0x1
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_GPLL1_FVAL                           0x2
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_TCXO_X3_FVAL                         0x3
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_MODEM_EXT_CLK1_IN_FVAL               0x4
#define HWIO_MODEM_EDGE_CLK_CTL_CLK_SRC_SEL_MODEM_EXT_CLK2_IN_FVAL               0x5

#define HWIO_MODEM_EDGE_MNCNTR_M_ADDR                                     0x90004060
#define HWIO_MODEM_EDGE_MNCNTR_M_RMSK                                         0x7fff
#define HWIO_MODEM_EDGE_MNCNTR_M_SHFT                                              0
#define HWIO_MODEM_EDGE_MNCNTR_M_IN                                       \
        in_dword_masked(HWIO_MODEM_EDGE_MNCNTR_M_ADDR, HWIO_MODEM_EDGE_MNCNTR_M_RMSK)
#define HWIO_MODEM_EDGE_MNCNTR_M_INM(m)                                   \
        in_dword_masked(HWIO_MODEM_EDGE_MNCNTR_M_ADDR, m)
#define HWIO_MODEM_EDGE_MNCNTR_M_OUT(v)                                   \
        out_dword(HWIO_MODEM_EDGE_MNCNTR_M_ADDR,v)
#define HWIO_MODEM_EDGE_MNCNTR_M_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_EDGE_MNCNTR_M_ADDR,m,v,HWIO_MODEM_EDGE_MNCNTR_M_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_EDGE_MNCNTR_M_MN_M_BMSK                                    0x7fff
#define HWIO_MODEM_EDGE_MNCNTR_M_MN_M_SHFT                                         0

#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_ADDR                                0x90004064
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_RMSK                                    0xffff
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_SHFT                                         0
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_IN                                  \
        in_dword_masked(HWIO_MODEM_EDGE_MNCNTR_NOT_2D_ADDR, HWIO_MODEM_EDGE_MNCNTR_NOT_2D_RMSK)
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_INM(m)                              \
        in_dword_masked(HWIO_MODEM_EDGE_MNCNTR_NOT_2D_ADDR, m)
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_OUT(v)                              \
        out_dword(HWIO_MODEM_EDGE_MNCNTR_NOT_2D_ADDR,v)
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_EDGE_MNCNTR_NOT_2D_ADDR,m,v,HWIO_MODEM_EDGE_MNCNTR_NOT_2D_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_MN_NOT_2D_BMSK                          0xffff
#define HWIO_MODEM_EDGE_MNCNTR_NOT_2D_MN_NOT_2D_SHFT                               0

#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_ADDR                               0x90004068
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_RMSK                                   0xffff
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_SHFT                                        0
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_IN                                 \
        in_dword_masked(HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_ADDR, HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_RMSK)
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_INM(m)                             \
        in_dword_masked(HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_ADDR, m)
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_OUT(v)                             \
        out_dword(HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_ADDR,v)
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_ADDR,m,v,HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_BMSK                  0xffff
#define HWIO_MODEM_EDGE_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_SHFT                       0

#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_ADDR                        0x9000406c
#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_RMSK                                 0
#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_SHFT                                 0
#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_IN                          \
        in_dword_masked(HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_ADDR, HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_RMSK)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_INM(m)                      \
        in_dword_masked(HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_ADDR, m)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_OUT(v)                      \
        out_dword(HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_ADDR,v)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_OUTM(m,v)                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_ADDR,m,v,HWIO_MODEM_WCDMA_CHIPXN_MNCTNR_UPDATE_IN); \
		HWIO_INTFREE()

// WARNING: Register field table not present in document.
#define HWIO_MODEM_WEB_CLK_CTL_ADDR                                       0x9000408c
#define HWIO_MODEM_WEB_CLK_CTL_RMSK                                             0x1f
#define HWIO_MODEM_WEB_CLK_CTL_SHFT                                                0
#define HWIO_MODEM_WEB_CLK_CTL_IN                                         \
        in_dword_masked(HWIO_MODEM_WEB_CLK_CTL_ADDR, HWIO_MODEM_WEB_CLK_CTL_RMSK)
#define HWIO_MODEM_WEB_CLK_CTL_INM(m)                                     \
        in_dword_masked(HWIO_MODEM_WEB_CLK_CTL_ADDR, m)
#define HWIO_MODEM_WEB_CLK_CTL_OUT(v)                                     \
        out_dword(HWIO_MODEM_WEB_CLK_CTL_ADDR,v)
#define HWIO_MODEM_WEB_CLK_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_WEB_CLK_CTL_ADDR,m,v,HWIO_MODEM_WEB_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_WEB_CLK_CTL_WEB_CLK_DIV_SEL_BMSK                             0x18
#define HWIO_MODEM_WEB_CLK_CTL_WEB_CLK_DIV_SEL_SHFT                              0x3
#define HWIO_MODEM_WEB_CLK_CTL_WEB_CLK_DIV_SEL_TCXO_DIV_1_FVAL                     0
#define HWIO_MODEM_WEB_CLK_CTL_WEB_CLK_DIV_SEL_TCXO_DIV_2_FVAL                   0x1
#define HWIO_MODEM_WEB_CLK_CTL_WEB_CLK_DIV_SEL_TCXO_DIV_3_FVAL                   0x2
#define HWIO_MODEM_WEB_CLK_CTL_WEB_CLK_DIV_SEL_TCXO_DIV_4_FVAL                   0x3
#define HWIO_MODEM_WEB_CLK_CTL_TEST_CLK_SEL_BMSK                                 0x4
#define HWIO_MODEM_WEB_CLK_CTL_TEST_CLK_SEL_SHFT                                 0x2
#define HWIO_MODEM_WEB_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL                 0
#define HWIO_MODEM_WEB_CLK_CTL_TEST_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL               0x1
#define HWIO_MODEM_WEB_CLK_CTL_CLK_SRC_SEL_BMSK                                  0x3
#define HWIO_MODEM_WEB_CLK_CTL_CLK_SRC_SEL_SHFT                                    0
#define HWIO_MODEM_WEB_CLK_CTL_CLK_SRC_SEL_TCXO_FVAL                               0
#define HWIO_MODEM_WEB_CLK_CTL_CLK_SRC_SEL_SLEEP_XTAL_FVAL                       0x1
#define HWIO_MODEM_WEB_CLK_CTL_CLK_SRC_SEL_TEST_OVERRIDE_FVAL                    0x2

#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ADDR                               0x90004090
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RMSK                               0x1fffffff
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SHFT                                        0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_IN                                 \
        in_dword_masked(HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ADDR, HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RMSK)
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_INM(m)                             \
        in_dword_masked(HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ADDR, m)
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_OUT(v)                             \
        out_dword(HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ADDR,v)
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ADDR,m,v,HWIO_MODEM_CHIPXN_CLK_MISC_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_RX_SAMPLE_RAW_SEL_BMSK       0x18000000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_RX_SAMPLE_RAW_SEL_SHFT             0x1b
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_RX_SAMPLE_RAW_SEL_TCXO_CLK_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_RX_SAMPLE_RAW_SEL_ANT0_SAMPLE_CLK_FB_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_RX_SAMPLE_RAW_SEL_MODEM_EXT_CLK1_IN_FVAL        0x3
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS26_25_BMSK             0x6000000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS26_25_SHFT                  0x19
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_SRC_SEL_BMSK           0x1000000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_SRC_SEL_SHFT                0x18
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_SRC_SEL_WCDMA_CHIPXN_REV_DIV1_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_SRC_SEL_RX_SAMPLE_CLK_RAW_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_NOT_USED_BMSK                        0x800000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_NOT_USED_SHFT                            0x17
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_GPS_CHIPXN_RESET_BMSK                0x400000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_GPS_CHIPXN_RESET_SHFT                    0x16
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_GPS_CHIPXN_RESET_RESETS_ALL_GPS_CHIPNX_CLOCKS_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_GPS_CHIPXN_RESET_OUT_OF_RESET_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT1_SAMP_CLK_INV_BMSK               0x200000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT1_SAMP_CLK_INV_SHFT                   0x15
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT1_SAMP_CLK_INV_SOURCE_NOT_INVERTED_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT1_SAMP_CLK_INV_SOURCE_INVERTED_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT0_SAMP_CLK_INV_BMSK               0x100000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT0_SAMP_CLK_INV_SHFT                   0x14
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT0_SAMP_CLK_INV_SOURCE_NOT_INVERTED_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_ANT0_SAMP_CLK_INV_SOURCE_INVERTED_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_SRC_SEL_BMSK              0x80000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_SRC_SEL_SHFT                 0x13
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_SRC_SEL_CDMA_CHIPXN_REV_DIV1_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_SRC_SEL_RX_SAMPLE_CLK_RAW_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_RX_SAMPLE_RAW_SEL_BMSK           0x60000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_RX_SAMPLE_RAW_SEL_SHFT              0x11
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_RX_SAMPLE_RAW_SEL_TCXO_CLK_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_RX_SAMPLE_RAW_SEL_ANT0_SAMPLE_CLK_FB_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_BMSK              0x1c000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_SHFT                  0xe
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_TCXO_FVAL               0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_MODEM_EXT_CLK1_IN_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_MODEM_EXT_CLK2_IN_FVAL        0x2
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_USE_CDMA_CHIPX16_CLK_FVAL        0x4
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_USE_CDMA_CHIPX8_CLK_FVAL        0x5
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_USE_UMTS_CHIPX16_CLK_FVAL        0x6
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_SLPFAST_FEE_SRC_SEL_USE_UMTS_CHIPX8_CLK_FVAL        0x7
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS13_12_BMSK                0x3000
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS13_12_SHFT                   0xc
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_RESET_BMSK                  0x800
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_RESET_SHFT                    0xb
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_RESET_RESETS_CDMA_CHIPXN_CLOCKS_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_CDMA_CHIPXN_RESET_OUT_OF_RESET_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_RESET_BMSK                 0x400
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_RESET_SHFT                   0xa
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_RESET_RESETS_CDMA_CHIPXN_CLOCKS_FVAL        0x1
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_WCDMA_CHIPXN_RESET_OUT_OF_RESET_FVAL          0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS9_8_BMSK                   0x300
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS9_8_SHFT                     0x8
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS7_6_BMSK                    0xc0
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS7_6_SHFT                     0x6
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS5_0_BMSK                    0x3f
#define HWIO_MODEM_CHIPXN_CLK_MISC_CTL_RESERVED_BITS5_0_SHFT                       0

#define HWIO_MODEM_CLK_MISC_CTL_ADDR                                      0x90004094
#define HWIO_MODEM_CLK_MISC_CTL_RMSK                                      0x7fffffff
#define HWIO_MODEM_CLK_MISC_CTL_SHFT                                               0
#define HWIO_MODEM_CLK_MISC_CTL_IN                                        \
        in_dword_masked(HWIO_MODEM_CLK_MISC_CTL_ADDR, HWIO_MODEM_CLK_MISC_CTL_RMSK)
#define HWIO_MODEM_CLK_MISC_CTL_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_CLK_MISC_CTL_ADDR, m)
#define HWIO_MODEM_CLK_MISC_CTL_OUT(v)                                    \
        out_dword(HWIO_MODEM_CLK_MISC_CTL_ADDR,v)
#define HWIO_MODEM_CLK_MISC_CTL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_MISC_CTL_ADDR,m,v,HWIO_MODEM_CLK_MISC_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_MISC_CTL_WCDMA_CHIPXN_CLK_DIV_BMSK                 0x40000000
#define HWIO_MODEM_CLK_MISC_CTL_WCDMA_CHIPXN_CLK_DIV_SHFT                       0x1e
#define HWIO_MODEM_CLK_MISC_CTL_ANT1_CLK_DSP_CTL_EN_BMSK                  0x20000000
#define HWIO_MODEM_CLK_MISC_CTL_ANT1_CLK_DSP_CTL_EN_SHFT                        0x1d
#define HWIO_MODEM_CLK_MISC_CTL_ANT0_CLK_DSP_CTL_EN_BMSK                  0x10000000
#define HWIO_MODEM_CLK_MISC_CTL_ANT0_CLK_DSP_CTL_EN_SHFT                        0x1c
#define HWIO_MODEM_CLK_MISC_CTL_CDMA_CHIPXN_CLK_DIV_BMSK                   0x8000000
#define HWIO_MODEM_CLK_MISC_CTL_CDMA_CHIPXN_CLK_DIV_SHFT                        0x1b
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_DIV_BMSK                        0x6000000
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_DIV_SHFT                             0x19
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_DIV_DIV1_FVAL                           0
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_DIV_DIV2_FVAL                         0x1
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_DIV_DIV3_FVAL                         0x2
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_DIV_DIV4_FVAL                         0x3
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_SRC_SEL_BMSK                    0x1800000
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_SRC_SEL_SHFT                         0x17
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_SRC_SEL_TCXO_FVAL                       0
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_SRC_SEL_TCXOZ_FVAL                    0x1
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_SRC_SEL_MODEM_EXT_CLK0_IN_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_BT_SBI_CLK_SRC_SEL_MODEM_EXT_CLK1_IN_FVAL        0x3
#define HWIO_MODEM_CLK_MISC_CTL_BT_CLK_SRC_SEL_BMSK                         0x600000
#define HWIO_MODEM_CLK_MISC_CTL_BT_CLK_SRC_SEL_SHFT                             0x15
#define HWIO_MODEM_CLK_MISC_CTL_BT_CLK_SRC_SEL_BT_CLK_IN_FVAL                      0
#define HWIO_MODEM_CLK_MISC_CTL_BT_CLK_SRC_SEL_MODEM_EXT_CLK0_IN_FVAL            0x2
#define HWIO_MODEM_CLK_MISC_CTL_BT_CLK_SRC_SEL_MODEM_EXT_CLK1_IN_FVAL            0x3
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_HM_CLK_OVR_N_BMSK                      0x100000
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_HM_CLK_OVR_N_SHFT                          0x14
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_CLK_1X_MODE_BMSK                        0x80000
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_CLK_1X_MODE_SHFT                           0x13
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_CLK_1X_MODE_FREQ_2X_MODE_FVAL                 0
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_CLK_1X_MODE_FREQ_1X_MODE_FVAL               0x1
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_DMA_CLK_OVR_N_BMSK                      0x40000
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_DMA_CLK_OVR_N_SHFT                         0x12
#define HWIO_MODEM_CLK_MISC_CTL_ANT_SAMP_CHIPXN_DIV_SEL_BMSK                 0x30000
#define HWIO_MODEM_CLK_MISC_CTL_ANT_SAMP_CHIPXN_DIV_SEL_SHFT                    0x10
#define HWIO_MODEM_CLK_MISC_CTL_ANT_SAMP_CHIPXN_DIV_SEL_CHIPXN_DIV1_FVAL           0
#define HWIO_MODEM_CLK_MISC_CTL_ANT_SAMP_CHIPXN_DIV_SEL_CHIPXN_DIV2_FVAL         0x1
#define HWIO_MODEM_CLK_MISC_CTL_ANT_SAMP_CHIPXN_DIV_SEL_CHIPXN_DIV3_FVAL         0x2
#define HWIO_MODEM_CLK_MISC_CTL_ANT_SAMP_CHIPXN_DIV_SEL_CHIPXN_DIV4_FVAL         0x3
#define HWIO_MODEM_CLK_MISC_CTL_RESERVED_BIT15_BMSK                           0x8000
#define HWIO_MODEM_CLK_MISC_CTL_RESERVED_BIT15_SHFT                              0xf
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_CLK_HALT_TIMER_VAL_BMSK                  0x7000
#define HWIO_MODEM_CLK_MISC_CTL_MDSP_CLK_HALT_TIMER_VAL_SHFT                     0xc
#define HWIO_MODEM_CLK_MISC_CTL_TX_DAC_CHIPXN_SEL_BMSK                         0xc00
#define HWIO_MODEM_CLK_MISC_CTL_TX_DAC_CHIPXN_SEL_SHFT                           0xa
#define HWIO_MODEM_CLK_MISC_CTL_TX_DAC_CHIPXN_SEL_CDMA_CHIPXN_DIV2_FVAL          0x1
#define HWIO_MODEM_CLK_MISC_CTL_TX_DAC_CHIPXN_SEL_WCDMA_CHIPXN_DIV1_FVAL         0x2
#define HWIO_MODEM_CLK_MISC_CTL_TX_DAC_CHIPXN_SEL_WCDMA_CHIPXN_DIV2_FVAL         0x3
#define HWIO_MODEM_CLK_MISC_CTL_SBI_CLK_SRC_SEL_BMSK                           0x300
#define HWIO_MODEM_CLK_MISC_CTL_SBI_CLK_SRC_SEL_SHFT                             0x8
#define HWIO_MODEM_CLK_MISC_CTL_SBI_CLK_SRC_SEL_TCXO_FVAL                          0
#define HWIO_MODEM_CLK_MISC_CTL_SBI_CLK_SRC_SEL_PLL_DIV_N_FVAL                   0x1
#define HWIO_MODEM_CLK_MISC_CTL_SBI_CLK_SRC_SEL_MODEM_EXT_CLK0_IN_FVAL           0x2
#define HWIO_MODEM_CLK_MISC_CTL_SBI_CLK_SRC_SEL_MODEM_EXT_CLK1_IN_FVAL           0x3
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_ANT_SRC_SEL_BMSK                         0x80
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_ANT_SRC_SEL_SHFT                          0x7
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_ANT_SRC_SEL_ANT0_SAMPLE_CLK_FB_FVAL          0
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_ANT_SRC_SEL_ANT1_SAMPLE_CLK_FB_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_CLK_SEL_BMSK                             0x40
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_CLK_SEL_SHFT                              0x6
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_CLK_SEL_USE_INTERNAL_CLK_FVAL               0
#define HWIO_MODEM_CLK_MISC_CTL_GPS_FB_CLK_SEL_USE_FB_CLK_FVAL                   0x1
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_BMSK                         0x38
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_SHFT                          0x3
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_TCXO_FVAL                       0
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_CDMA_CHIPXN_DIV1_FVAL         0x1
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_CDMA_CHIPXN_DIV2_FVAL         0x2
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_CDMA_CHIPXN_DIV4_FVAL         0x3
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_WCDMA_CHIPXN_DIV1_FVAL        0x5
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_WCDMA_CHIPXN_DIV2_FVAL        0x6
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_WCDMA_CHIPXN_DIV4_FVAL        0x7
#define HWIO_MODEM_CLK_MISC_CTL_TX_PDM_CLK_SRC_SEL_MODEM_EXT_CLK0_IN_FVAL        0x7
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_BMSK                        0x7
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_SHFT                          0
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_TCXO_FVAL                     0
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_CDMA_CHIPXN_DIV1_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_CDMA_CHIPXN_DIV2_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_CDMA_CHIPXN_DIV4_FVAL        0x3
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_WCDMA_CHIPXN_DIV1_FVAL        0x5
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_WCDMA_CHIPXN_DIV2_FVAL        0x6
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_WCDMA_CHIPXN_DIV4_FVAL        0x7
#define HWIO_MODEM_CLK_MISC_CTL_TCXO_PDM_CLK_SRC_SEL_MODEM_EXT_CLK0_IN_FVAL        0x7

#define HWIO_MODEM_CLK_MISC_CTL_2_ADDR                                    0x90004098
#define HWIO_MODEM_CLK_MISC_CTL_2_RMSK                                      0x1fffff
#define HWIO_MODEM_CLK_MISC_CTL_2_SHFT                                             0
#define HWIO_MODEM_CLK_MISC_CTL_2_IN                                      \
        in_dword_masked(HWIO_MODEM_CLK_MISC_CTL_2_ADDR, HWIO_MODEM_CLK_MISC_CTL_2_RMSK)
#define HWIO_MODEM_CLK_MISC_CTL_2_INM(m)                                  \
        in_dword_masked(HWIO_MODEM_CLK_MISC_CTL_2_ADDR, m)
#define HWIO_MODEM_CLK_MISC_CTL_2_OUT(v)                                  \
        out_dword(HWIO_MODEM_CLK_MISC_CTL_2_ADDR,v)
#define HWIO_MODEM_CLK_MISC_CTL_2_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_MISC_CTL_2_ADDR,m,v,HWIO_MODEM_CLK_MISC_CTL_2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_BMSK                 0x1c0000
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_SHFT                     0x12
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_TCXO_CLK_FVAL               0
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_ANT0_SAMPLE_CLK_FB_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_ANT1_SAMPLE_CLK_FB_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL        0x3
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL        0x4
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_EDGE_DIV2_CLK_FVAL        0x5
#define HWIO_MODEM_CLK_MISC_CTL_2_GSM_RXF_SAMP_CLK_SEL_GSM_CLK_FVAL              0x6
#define HWIO_MODEM_CLK_MISC_CTL_2_TXC_SEL_EDGE_CLK_BMSK                      0x20000
#define HWIO_MODEM_CLK_MISC_CTL_2_TXC_SEL_EDGE_CLK_SHFT                         0x11
#define HWIO_MODEM_CLK_MISC_CTL_2_TXC_SEL_EDGE_CLK_WCDMA_CHIPXN_FVAL               0
#define HWIO_MODEM_CLK_MISC_CTL_2_TXC_SEL_EDGE_CLK_EDGE_CLK_FVAL                 0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL1_BMSK              0x18000
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL1_SHFT                  0xf
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL1_CDMA_CHIPXN_DIV2_FVAL          0
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL1_WCDMA_CHIPXN_DIV2_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL1_GPS_CHIPX16_CLK_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL1_GPS_CHIPX32_CLK_FVAL        0x3
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL0_BMSK               0x6000
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL0_SHFT                  0xd
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL0_CDMA_CHIPXN_DIV2_FVAL          0
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL0_WCDMA_CHIPXN_DIV2_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL0_GPS_CHIPX16_CLK_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_SAMPLE_FIFO_CLK_SRC_SEL0_GPS_CHIPX32_CLK_FVAL        0x3
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_BMSK                  0x1e00
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_SHFT                     0x9
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_ANT_CDMA_CHIPXN_DIV_CLK_FVAL          0
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_CM_CDMA_CHIPX16_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_CM_CDMA_CHIPX8_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_GSM_CLK_FVAL             0x3
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_GROUND_FVAL              0x4
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_GPS_ANT_CLK_FVAL         0x5
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_EDGE_DIV2_CLK_FVAL        0x6
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_VDD_FVAL                 0x7
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_ANT_WCDMA_CHIPXN_DIV_CLK_FVAL        0x8
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_CM_WCDMA_CHIPX16_FVAL        0x9
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_CM_WCDMA_CHIPX8_FVAL        0xa
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_GPS_CHIPX16_CLK_FVAL        0xb
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT1_SAMP_CLK_SRC_SEL_1111_RESERVED_FVAL        0xc
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_BMSK                   0x1e0
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_SHFT                     0x5
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_ANT_CDMA_CHIPXN_DIV_CLK_FVAL          0
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_CM_CDMA_CHIPX16_FVAL        0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_CM_CDMA_CHIPX8_FVAL        0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_GSM_CLK_FVAL             0x3
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_GROUND_FVAL              0x4
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_GPS_ANT_CLK_FVAL         0x5
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_EDGE_DIV2_CLK_FVAL        0x6
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_VDD_FVAL                 0x7
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_ANT_WCDMA_CHIPXN_DIV_CLK_FVAL        0x8
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_CM_WCDMA_CHIPX16_FVAL        0x9
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_CM_WCDMA_CHIPX8_FVAL        0xa
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_GPS_CHIPX16_CLK_FVAL        0xb
#define HWIO_MODEM_CLK_MISC_CTL_2_ANT0_SAMP_CLK_SRC_SEL_1111_RESERVED_FVAL        0xc
#define HWIO_MODEM_CLK_MISC_CTL_2_TX_RAM_CLK_SRC_SEL_BMSK                       0x10
#define HWIO_MODEM_CLK_MISC_CTL_2_TX_RAM_CLK_SRC_SEL_SHFT                        0x4
#define HWIO_MODEM_CLK_MISC_CTL_2_CC_RAM_CLK_SRC_SEL_BMSK                        0x8
#define HWIO_MODEM_CLK_MISC_CTL_2_CC_RAM_CLK_SRC_SEL_SHFT                        0x3
#define HWIO_MODEM_CLK_MISC_CTL_2_SYM_BUFF_CLK_SRC_SEL_BMSK                      0x4
#define HWIO_MODEM_CLK_MISC_CTL_2_SYM_BUFF_CLK_SRC_SEL_SHFT                      0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_SSRV_OFFLINE_CLK1_SRC_SEL_BMSK                 0x2
#define HWIO_MODEM_CLK_MISC_CTL_2_SSRV_OFFLINE_CLK1_SRC_SEL_SHFT                 0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_SSRV_OFFLINE_CLK0_SRC_SEL_BMSK                 0x1
#define HWIO_MODEM_CLK_MISC_CTL_2_SSRV_OFFLINE_CLK0_SRC_SEL_SHFT                   0

#define HWIO_MODEM_CLK_MDSP_FS_CTL_ADDR                                   0x9000409c
#define HWIO_MODEM_CLK_MDSP_FS_CTL_RMSK                                         0x7f
#define HWIO_MODEM_CLK_MDSP_FS_CTL_SHFT                                            0
#define HWIO_MODEM_CLK_MDSP_FS_CTL_IN                                     \
        in_dword_masked(HWIO_MODEM_CLK_MDSP_FS_CTL_ADDR, HWIO_MODEM_CLK_MDSP_FS_CTL_RMSK)
#define HWIO_MODEM_CLK_MDSP_FS_CTL_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_CLK_MDSP_FS_CTL_ADDR, m)
#define HWIO_MODEM_CLK_MDSP_FS_CTL_OUT(v)                                 \
        out_dword(HWIO_MODEM_CLK_MDSP_FS_CTL_ADDR,v)
#define HWIO_MODEM_CLK_MDSP_FS_CTL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_MDSP_FS_CTL_ADDR,m,v,HWIO_MODEM_CLK_MDSP_FS_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_MDSP_FS_CTL_FS_SLEEP_BMSK                                0x70
#define HWIO_MODEM_CLK_MDSP_FS_CTL_FS_SLEEP_SHFT                                 0x4
#define HWIO_MODEM_CLK_MDSP_FS_CTL_FS_WAKE_BMSK                                  0xe
#define HWIO_MODEM_CLK_MDSP_FS_CTL_FS_WAKE_SHFT                                  0x1
#define HWIO_MODEM_CLK_MDSP_FS_CTL_HM_CLK_UP_FS_ON_BMSK                          0x1
#define HWIO_MODEM_CLK_MDSP_FS_CTL_HM_CLK_UP_FS_ON_SHFT                            0

#define HWIO_MODEM_CLK_STATUS_RD_ADDR                                     0x900040a0
#define HWIO_MODEM_CLK_STATUS_RD_RMSK                                     0xfffffff3
#define HWIO_MODEM_CLK_STATUS_RD_SHFT                                              0
#define HWIO_MODEM_CLK_STATUS_RD_IN                                       \
        in_dword_masked(HWIO_MODEM_CLK_STATUS_RD_ADDR, HWIO_MODEM_CLK_STATUS_RD_RMSK)
#define HWIO_MODEM_CLK_STATUS_RD_INM(m)                                   \
        in_dword_masked(HWIO_MODEM_CLK_STATUS_RD_ADDR, m)
#define HWIO_MODEM_CLK_STATUS_RD_CDMA_CHIPXN_CLK_OFF_BMSK                 0x80000000
#define HWIO_MODEM_CLK_STATUS_RD_CDMA_CHIPXN_CLK_OFF_SHFT                       0x1f
#define HWIO_MODEM_CLK_STATUS_RD_CDMA_CHIPXN_DIV2_CLK_OFF_BMSK            0x40000000
#define HWIO_MODEM_CLK_STATUS_RD_CDMA_CHIPXN_DIV2_CLK_OFF_SHFT                  0x1e
#define HWIO_MODEM_CLK_STATUS_RD_CDMA_CHIPXN_DIV4_CLK_OFF_BMSK            0x20000000
#define HWIO_MODEM_CLK_STATUS_RD_CDMA_CHIPXN_DIV4_CLK_OFF_SHFT                  0x1d
#define HWIO_MODEM_CLK_STATUS_RD_RXF_SAMP_CLK_OFF_BMSK                    0x10000000
#define HWIO_MODEM_CLK_STATUS_RD_RXF_SAMP_CLK_OFF_SHFT                          0x1c
#define HWIO_MODEM_CLK_STATUS_RD_RESERVED_BITS27_23_BMSK                   0xf800000
#define HWIO_MODEM_CLK_STATUS_RD_RESERVED_BITS27_23_SHFT                        0x17
#define HWIO_MODEM_CLK_STATUS_RD_EDGE_CLK_OFF_BMSK                          0x400000
#define HWIO_MODEM_CLK_STATUS_RD_EDGE_CLK_OFF_SHFT                              0x16
#define HWIO_MODEM_CLK_STATUS_RD_EDGE_CLK_DIV2_OFF_BMSK                     0x200000
#define HWIO_MODEM_CLK_STATUS_RD_EDGE_CLK_DIV2_OFF_SHFT                         0x15
#define HWIO_MODEM_CLK_STATUS_RD_GSM_CLK_OFF_BMSK                           0x100000
#define HWIO_MODEM_CLK_STATUS_RD_GSM_CLK_OFF_SHFT                               0x14
#define HWIO_MODEM_CLK_STATUS_RD_FB_ANT0_CLK_OFF_BMSK                        0x80000
#define HWIO_MODEM_CLK_STATUS_RD_FB_ANT0_CLK_OFF_SHFT                           0x13
#define HWIO_MODEM_CLK_STATUS_RD_FB_ANT1_CLK_OFF_BMSK                        0x40000
#define HWIO_MODEM_CLK_STATUS_RD_FB_ANT1_CLK_OFF_SHFT                           0x12
#define HWIO_MODEM_CLK_STATUS_RD_TX_PDM_CLK_OFF_BMSK                         0x20000
#define HWIO_MODEM_CLK_STATUS_RD_TX_PDM_CLK_OFF_SHFT                            0x11
#define HWIO_MODEM_CLK_STATUS_RD_TCXO_PDM_CLK_OFF_BMSK                       0x10000
#define HWIO_MODEM_CLK_STATUS_RD_TCXO_PDM_CLK_OFF_SHFT                          0x10
#define HWIO_MODEM_CLK_STATUS_RD_MDSP_CLK_OFF_BMSK                            0x8000
#define HWIO_MODEM_CLK_STATUS_RD_MDSP_CLK_OFF_SHFT                               0xf
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_CDMA_CHIPXN_REF1_OFF_BMSK            0x4000
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_CDMA_CHIPXN_REF1_OFF_SHFT               0xe
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_CDMA_CHIPXN_REF2_OFF_BMSK            0x2000
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_CDMA_CHIPXN_REF2_OFF_SHFT               0xd
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_GSM_CLK_OFF_BMSK                     0x1000
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_GSM_CLK_OFF_SHFT                        0xc
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_FEE_CLK_OFF_BMSK                      0x800
#define HWIO_MODEM_CLK_STATUS_RD_SLPFAST_FEE_CLK_OFF_SHFT                        0xb
#define HWIO_MODEM_CLK_STATUS_RD_BT_CLK_OFF_BMSK                               0x400
#define HWIO_MODEM_CLK_STATUS_RD_BT_CLK_OFF_SHFT                                 0xa
#define HWIO_MODEM_CLK_STATUS_RD_MODEM_SBI_CLK_OFF_BMSK                        0x200
#define HWIO_MODEM_CLK_STATUS_RD_MODEM_SBI_CLK_OFF_SHFT                          0x9
#define HWIO_MODEM_CLK_STATUS_RD_MODEM_WEB_CLK_OFF_BMSK                        0x100
#define HWIO_MODEM_CLK_STATUS_RD_MODEM_WEB_CLK_OFF_SHFT                          0x8
#define HWIO_MODEM_CLK_STATUS_RD_OFFLINE_CLK_OFF_BMSK                           0x80
#define HWIO_MODEM_CLK_STATUS_RD_OFFLINE_CLK_OFF_SHFT                            0x7
#define HWIO_MODEM_CLK_STATUS_RD_GACC_CLK_OFF_BMSK                              0x40
#define HWIO_MODEM_CLK_STATUS_RD_GACC_CLK_OFF_SHFT                               0x6
#define HWIO_MODEM_CLK_STATUS_RD_GPS_CHIPX8_CLK_OFF_BMSK                        0x20
#define HWIO_MODEM_CLK_STATUS_RD_GPS_CHIPX8_CLK_OFF_SHFT                         0x5
#define HWIO_MODEM_CLK_STATUS_RD_F9_CLK_OFF_BMSK                                0x10
#define HWIO_MODEM_CLK_STATUS_RD_F9_CLK_OFF_SHFT                                 0x4
#define HWIO_MODEM_CLK_STATUS_RD_TX_DAC_CLK_OFF_BMSK                             0x2
#define HWIO_MODEM_CLK_STATUS_RD_TX_DAC_CLK_OFF_SHFT                             0x1
#define HWIO_MODEM_CLK_STATUS_RD_PC_DAC_CLK_OFF_BMSK                             0x1
#define HWIO_MODEM_CLK_STATUS_RD_PC_DAC_CLK_OFF_SHFT                               0

#define HWIO_MODEM_CLK_STATUS_RD_2_ADDR                                   0x900040a4
#define HWIO_MODEM_CLK_STATUS_RD_2_RMSK                                    0xfffffff
#define HWIO_MODEM_CLK_STATUS_RD_2_SHFT                                            0
#define HWIO_MODEM_CLK_STATUS_RD_2_IN                                     \
        in_dword_masked(HWIO_MODEM_CLK_STATUS_RD_2_ADDR, HWIO_MODEM_CLK_STATUS_RD_2_RMSK)
#define HWIO_MODEM_CLK_STATUS_RD_2_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_CLK_STATUS_RD_2_ADDR, m)
#define HWIO_MODEM_CLK_STATUS_RD_2_GPS_SAMP_CLK_OFF_BMSK                   0x8000000
#define HWIO_MODEM_CLK_STATUS_RD_2_GPS_SAMP_CLK_OFF_SHFT                        0x1b
#define HWIO_MODEM_CLK_STATUS_RD_2_GSM_RXF_SAMP_CLK_OFF_BMSK               0x4000000
#define HWIO_MODEM_CLK_STATUS_RD_2_GSM_RXF_SAMP_CLK_OFF_SHFT                    0x1a
#define HWIO_MODEM_CLK_STATUS_RD_2_EDGE_RESYNC_CLK_OFF_BMSK                0x2000000
#define HWIO_MODEM_CLK_STATUS_RD_2_EDGE_RESYNC_CLK_OFF_SHFT                     0x19
#define HWIO_MODEM_CLK_STATUS_RD_2_EDGE_RESAMP_CLK_OFF_BMSK                0x1000000
#define HWIO_MODEM_CLK_STATUS_RD_2_EDGE_RESAMP_CLK_OFF_SHFT                     0x18
#define HWIO_MODEM_CLK_STATUS_RD_2_TXC_DIV4_CLK_OFF_BMSK                    0x800000
#define HWIO_MODEM_CLK_STATUS_RD_2_TXC_DIV4_CLK_OFF_SHFT                        0x17
#define HWIO_MODEM_CLK_STATUS_RD_2_TXC_CLK_OFF_BMSK                         0x400000
#define HWIO_MODEM_CLK_STATUS_RD_2_TXC_CLK_OFF_SHFT                             0x16
#define HWIO_MODEM_CLK_STATUS_RD_2_IN_N_OUT_CLK_OFF_BMSK                    0x200000
#define HWIO_MODEM_CLK_STATUS_RD_2_IN_N_OUT_CLK_OFF_SHFT                        0x15
#define HWIO_MODEM_CLK_STATUS_RD_2_EXT_SSBI_CLK2_OFF_BMSK                   0x100000
#define HWIO_MODEM_CLK_STATUS_RD_2_EXT_SSBI_CLK2_OFF_SHFT                       0x14
#define HWIO_MODEM_CLK_STATUS_RD_2_EXT_SSBI_CLK1_OFF_BMSK                    0x80000
#define HWIO_MODEM_CLK_STATUS_RD_2_EXT_SSBI_CLK1_OFF_SHFT                       0x13
#define HWIO_MODEM_CLK_STATUS_RD_2_EXT_SSBI_CLK0_OFF_BMSK                    0x40000
#define HWIO_MODEM_CLK_STATUS_RD_2_EXT_SSBI_CLK0_OFF_SHFT                       0x12
#define HWIO_MODEM_CLK_STATUS_RD_2_CDXO_Y_CUT_CLK_OFF_BMSK                   0x20000
#define HWIO_MODEM_CLK_STATUS_RD_2_CDXO_Y_CUT_CLK_OFF_SHFT                      0x11
#define HWIO_MODEM_CLK_STATUS_RD_2_CDXO_AT_CUT_CLK_OFF_BMSK                  0x10000
#define HWIO_MODEM_CLK_STATUS_RD_2_CDXO_AT_CUT_CLK_OFF_SHFT                     0x10
#define HWIO_MODEM_CLK_STATUS_RD_2_SAMP_FIFO_CLK1_OFF_BMSK                    0x8000
#define HWIO_MODEM_CLK_STATUS_RD_2_SAMP_FIFO_CLK1_OFF_SHFT                       0xf
#define HWIO_MODEM_CLK_STATUS_RD_2_SAMP_FIFO_CLK0_OFF_BMSK                    0x4000
#define HWIO_MODEM_CLK_STATUS_RD_2_SAMP_FIFO_CLK0_OFF_SHFT                       0xe
#define HWIO_MODEM_CLK_STATUS_RD_2_RXF_SAMP_REF_CLK_OFF_BMSK                  0x2000
#define HWIO_MODEM_CLK_STATUS_RD_2_RXF_SAMP_REF_CLK_OFF_SHFT                     0xd
#define HWIO_MODEM_CLK_STATUS_RD_2_GPS_CHIPX32_CLK_OFF_BMSK                   0x1000
#define HWIO_MODEM_CLK_STATUS_RD_2_GPS_CHIPX32_CLK_OFF_SHFT                      0xc
#define HWIO_MODEM_CLK_STATUS_RD_2_GPS_CHIPX16_CLK_OFF_BMSK                    0x800
#define HWIO_MODEM_CLK_STATUS_RD_2_GPS_CHIPX16_CLK_OFF_SHFT                      0xb
#define HWIO_MODEM_CLK_STATUS_RD_2_TX_RAM_CLK_OFF_BMSK                         0x400
#define HWIO_MODEM_CLK_STATUS_RD_2_TX_RAM_CLK_OFF_SHFT                           0xa
#define HWIO_MODEM_CLK_STATUS_RD_2_SSRV_OFFLINE_CLK1_OFF_BMSK                  0x200
#define HWIO_MODEM_CLK_STATUS_RD_2_SSRV_OFFLINE_CLK1_OFF_SHFT                    0x9
#define HWIO_MODEM_CLK_STATUS_RD_2_SSRV_OFFLINE_CLK0_OFF_BMSK                  0x100
#define HWIO_MODEM_CLK_STATUS_RD_2_SSRV_OFFLINE_CLK0_OFF_SHFT                    0x8
#define HWIO_MODEM_CLK_STATUS_RD_2_SYM_BUFF_CLK_OFF_BMSK                        0x80
#define HWIO_MODEM_CLK_STATUS_RD_2_SYM_BUFF_CLK_OFF_SHFT                         0x7
#define HWIO_MODEM_CLK_STATUS_RD_2_CC_RAM_CLK_OFF_BMSK                          0x40
#define HWIO_MODEM_CLK_STATUS_RD_2_CC_RAM_CLK_OFF_SHFT                           0x6
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_SLPFAST_CHIPXN_REF_CLK_OFF_BMSK        0x20
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_SLPFAST_CHIPXN_REF_CLK_OFF_SHFT         0x5
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_CHIPXN_CLK_OFF_BMSK                    0x10
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_CHIPXN_CLK_OFF_SHFT                     0x4
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_CHIPXN_DIV2_CLK_OFF_BMSK                0x8
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_CHIPXN_DIV2_CLK_OFF_SHFT                0x3
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_CHIPXN_DIV4_CLK_OFF_BMSK                0x4
#define HWIO_MODEM_CLK_STATUS_RD_2_WCDMA_CHIPXN_DIV4_CLK_OFF_SHFT                0x2
#define HWIO_MODEM_CLK_STATUS_RD_2_BT_SBI_CLK_OFF_BMSK                           0x2
#define HWIO_MODEM_CLK_STATUS_RD_2_BT_SBI_CLK_OFF_SHFT                           0x1
#define HWIO_MODEM_CLK_STATUS_RD_2_MDM_CLK_OFF_BMSK                              0x1
#define HWIO_MODEM_CLK_STATUS_RD_2_MDM_CLK_OFF_SHFT                                0

#define HWIO_MODEM_CLK_TEST_ADDR                                          0x900040a8
#define HWIO_MODEM_CLK_TEST_RMSK                                               0xfff
#define HWIO_MODEM_CLK_TEST_SHFT                                                   0
#define HWIO_MODEM_CLK_TEST_IN                                            \
        in_dword_masked(HWIO_MODEM_CLK_TEST_ADDR, HWIO_MODEM_CLK_TEST_RMSK)
#define HWIO_MODEM_CLK_TEST_INM(m)                                        \
        in_dword_masked(HWIO_MODEM_CLK_TEST_ADDR, m)
#define HWIO_MODEM_CLK_TEST_OUT(v)                                        \
        out_dword(HWIO_MODEM_CLK_TEST_ADDR,v)
#define HWIO_MODEM_CLK_TEST_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_TEST_ADDR,m,v,HWIO_MODEM_CLK_TEST_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_BMSK                               0xfc0
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_SHFT                                 0x6
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CHIPXN_CLK_FVAL                     0
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CHIPXN_DIV2_CLK_FVAL              0x1
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CHIPXN_DIV4_CLK_FVAL              0x2
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EDGE_CLK_FVAL                     0x3
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_GSM_CLK_FVAL                      0x4
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_FB_ANT0_CLK_FVAL                  0x5
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_FB_ANT1_CLK_FVAL                  0x6
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_RXF_SAMP_REF_CLK_FVAL             0x7
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EXT_SSBI_CLK0_FVAL                0x8
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CDMA_RXF_SAMP_CLK_FVAL            0x9
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EXT_SSBI_CLK1_FVAL                0xa
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EXT_SSBI_CLK2_FVAL                0xb
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_GSM_RXF_SAMP_CLK_FVAL             0xc
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_MDSP_HM_CLK_FVAL                  0xd
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_MDSP_INTF_CLK_FVAL                0xe
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_GPS_CHIPX8_CLK_FVAL               0xf
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_OFFLINE_CLK_FVAL                 0x10
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_GACC_CLK_FVAL                    0x11
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CDXO_AT_CUT_CLK_FVAL             0x12
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CDXO_Y_CUT_CLK_FVAL              0x13
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_INO_CLK_FVAL                     0x14
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_TX_PDM_CLK_FVAL                  0x15
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_TCXO_PDM_CLK_FVAL                0x16
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_SLEEP_CLK_FVAL                   0x17
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CDMA_SLPFAST_CHIPXN_REF1_CLK_FVAL       0x18
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CDMA_SLPFAST_CHIPXN_REF2_CLK_FVAL       0x19
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_SLPFAST_GSM_CLK_FVAL             0x1a
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_SLPFAST_FEE_CLK_FVAL             0x1b
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_BT_CLK_FVAL                      0x1c
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_MODEM_SBI_CLK_FVAL               0x1d
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_MODEM_WEB_CLK_FVAL               0x1e
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_TX_DAC_CLK_FVAL                  0x1f
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_BT_SBI_CLK_FVAL                  0x20
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EDGE_DIV2_CLK_FVAL               0x21
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_SSRV_OFFLINE_CLK0_FVAL           0x22
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_SSRV_OFFLINE_CLK1_FVAL           0x23
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_CLK_FVAL            0x24
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_DIV2_CLK_FVAL       0x25
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_DIV4_CLK_FVAL       0x26
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_SLPFAST_CHIPXN_REF_CLK_FVAL       0x27
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_SYM_BUFF_CLK_FVAL                0x28
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_CC_RAM_CLK_FVAL                  0x29
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_TX_RAM_CLK_FVAL                     0x2a
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_GPS_CHIPX16_CLK_FVAL             0x2b
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EDGE_RESAMPLE_CLK_FVAL           0x2c
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_EDGE_RESYNC_CLK_FVAL             0x2d
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_TXC_CLK_FVAL                     0x2e
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_TXC_DIV4_CLK_FVAL                0x2f
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP1_CLK_FVAL       0x30
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP1_DIV2_CLK_FVAL       0x31
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP1_DIV4_CLK_FVAL       0x32
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP2_DIV2_CLK_FVAL       0x33
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP2_DIV4_CLK_FVAL       0x34
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP3_DIV2_CLK_FVAL       0x35
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_WCDMA_CHIPXN_GRP3_DIV4_CLK_FVAL       0x36
#define HWIO_MODEM_CLK_TEST_DBG_CLK_OUT_SEL_CM_GPS_SAMP_CLK_FVAL                0x37
#define HWIO_MODEM_CLK_TEST_DBG_CLK_INV_BMSK                                    0x20
#define HWIO_MODEM_CLK_TEST_DBG_CLK_INV_SHFT                                     0x5
#define HWIO_MODEM_CLK_TEST_CLK_TEST_EN_BMSK                                    0x18
#define HWIO_MODEM_CLK_TEST_CLK_TEST_EN_SHFT                                     0x3
#define HWIO_MODEM_CLK_TEST_CLK_TEST_EN_DISABLED_FVAL                              0
#define HWIO_MODEM_CLK_TEST_CLK_TEST_EN_BITS_15_0_ENABLED_FVAL                   0x1
#define HWIO_MODEM_CLK_TEST_CLK_TEST_EN_BITS_31_16_ENABLED_FVAL                  0x2
#define HWIO_MODEM_CLK_TEST_CLK_TEST_EN_BITS_31_0_ENABLED_FVAL                   0x3
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_BMSK                                    0x7
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_SHFT                                      0
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_DBG_BUS0_DBG_BUS1_FVAL                    0
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_DBG_BUS1_DBG_BUS0_FVAL                  0x1
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_DBG_BUS2_DBG_BUS3_FVAL                  0x2
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_DBG_BUS3_DBG_BUS2_FVAL                  0x3
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_DBG_BUS2_DBG_BUS4_FVAL                  0x4
#define HWIO_MODEM_CLK_TEST_CLK_TEST_SEL_DBG_BUS3_DBG_BUS4_FVAL                  0x6

#define HWIO_MODEM_CLK_TEST_2_ADDR                                        0x900040ac
#define HWIO_MODEM_CLK_TEST_2_RMSK                                             0xfff
#define HWIO_MODEM_CLK_TEST_2_SHFT                                                 0
#define HWIO_MODEM_CLK_TEST_2_IN                                          \
        in_dword_masked(HWIO_MODEM_CLK_TEST_2_ADDR, HWIO_MODEM_CLK_TEST_2_RMSK)
#define HWIO_MODEM_CLK_TEST_2_INM(m)                                      \
        in_dword_masked(HWIO_MODEM_CLK_TEST_2_ADDR, m)
#define HWIO_MODEM_CLK_TEST_2_OUT(v)                                      \
        out_dword(HWIO_MODEM_CLK_TEST_2_ADDR,v)
#define HWIO_MODEM_CLK_TEST_2_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_TEST_2_ADDR,m,v,HWIO_MODEM_CLK_TEST_2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_BMSK                            0xfc0
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_SHFT                              0x6
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_CHIPXN_CLK_FVAL                  0
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_CHIPXN_DIV2_CLK_FVAL           0x1
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_CHIPXN_DIV4_CLK_FVAL           0x2
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_EDGE_CLK_FVAL                  0x3
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_GSM_CLK_FVAL                   0x4
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_FB_ANT0_CLK_FVAL               0x5
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_FB_ANT1_CLK_FVAL               0x6
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_RXF0_SAMP_CLK_FVAL             0x7
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_RXF0_FRONT_CLK_FVAL            0x8
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_RXF0_SAMPCTRL_CLK_FVAL         0x9
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_RXF1_SAMP_CLK_FVAL             0xa
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_RXF1_FRONT_CLK_FVAL            0xb
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_RXF1_SAMPCTRL_CLK_FVAL         0xc
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_MDSP_HM_CLK_FVAL               0xd
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_MDSP_CDIV4_CLK_FVAL               0xe
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_GPS_CHIPX32_CLK_FVAL           0xf
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_OFFLINE_CLK_FVAL              0x10
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_GACC_CLK_FVAL                 0x11
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_INO_CLK_FVAL                  0x14
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_TX_PDM_CLK_FVAL               0x15
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_TCXO_PDM_CLK_FVAL             0x16
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_SLEEP_CLK_FVAL                0x17
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_SLPFAST_CHIPXN_REF1_CLK_FVAL       0x18
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_SLPFAST_CHIPXN_REF2_CLK_FVAL       0x19
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_SLPFAST_GSM_CLK_FVAL          0x1a
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_SLPFAST_FEE_CLK_FVAL          0x1b
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_BT_CLK_FVAL                   0x1c
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_MODEM_SBI_CLK_FVAL            0x1d
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_MODEM_WEB_CLK_FVAL            0x1e
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_TX_DAC_CLK_FVAL               0x1f
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_OUT_SEL_CM_BT_SBI_CLK_FVAL               0x20
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_INV_BMSK                                 0x20
#define HWIO_MODEM_CLK_TEST_2_DBG2_CLK_INV_SHFT                                  0x5
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_EN_BMSK                                  0x18
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_EN_SHFT                                   0x3
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_EN_DISABLED_FVAL                            0
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_EN_BITS_15_0_ENABLED_FVAL                 0x1
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_EN_BITS_31_16_ENABLED_FVAL                0x2
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_EN_BITS_31_0_ENABLED_FVAL                 0x3
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_SEL_BMSK                                  0x7
#define HWIO_MODEM_CLK_TEST_2_CLK_TEST_SEL_SHFT                                    0

#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_ADDR                              0x900040b0
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_RMSK                              0x1fffffff
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_SHFT                                       0
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_OUT(v)                            \
        out_dword(HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_ADDR,v)
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_OUTM(m,v)                         \
        out_dword_masked(HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_ADDR,m,v,HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_shadow)
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_MN_M_BMSK                         0x1fffffff
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_M_MN_M_SHFT                                  0

#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_ADDR                         0x900040b4
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_RMSK                         0x3fffffff
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_SHFT                                  0
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_OUT(v)                       \
        out_dword(HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_ADDR,v)
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_OUTM(m,v)                    \
        out_dword_masked(HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_ADDR,m,v,HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_shadow)
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_MN_NOT_2D_BMSK               0x3fffffff
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_2D_MN_NOT_2D_SHFT                        0

#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_ADDR                        0x900040b8
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_RMSK                        0x3fffffff
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_SHFT                                 0
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_OUT(v)                      \
        out_dword(HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_ADDR,v)
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_OUTM(m,v)                   \
        out_dword_masked(HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_ADDR,m,v,HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_shadow)
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_BMSK       0x3fffffff
#define HWIO_MODEM_CDMA_CHIPXN_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_SHFT                0

#define HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_ADDR                         0x900040bc
#define HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_RMSK                                  0
#define HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_SHFT                                  0
#define HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_OUT(v)                       \
        out_dword(HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_ADDR,v)
#define HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_OUTM(m,v)                    \
        out_dword_masked(HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_ADDR,m,v,HWIO_MODEM_CDMA_CHIPXN_MNCTNR_UPDATE_shadow)

// WARNING: Register field table not present in document.
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_ADDR                             0x900040c0
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_RMSK                             0x1fffffff
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_SHFT                                      0
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_OUT(v)                           \
        out_dword(HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_ADDR,v)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_OUTM(m,v)                        \
        out_dword_masked(HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_ADDR,m,v,HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_shadow)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_MN_M_BMSK                        0x1fffffff
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_M_MN_M_SHFT                                 0

#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_ADDR                        0x900040c4
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_RMSK                        0x3fffffff
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_SHFT                                 0
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_OUT(v)                      \
        out_dword(HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_ADDR,v)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_OUTM(m,v)                   \
        out_dword_masked(HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_ADDR,m,v,HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_shadow)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_MN_NOT_2D_BMSK              0x3fffffff
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_2D_MN_NOT_2D_SHFT                       0

#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_ADDR                       0x900040c8
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_RMSK                       0x3fffffff
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_SHFT                                0
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_OUT(v)                     \
        out_dword(HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_ADDR,v)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_OUTM(m,v)                  \
        out_dword_masked(HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_ADDR,m,v,HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_shadow)
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_BMSK      0x3fffffff
#define HWIO_MODEM_WCDMA_CHIPXN_MNCNTR_NOT_N_M_MN_NOT_N_MINUS_M_SHFT               0

#define HWIO_MODEM_GPS_MNCNTR_UPDATE_ADDR                                 0x900040cc
#define HWIO_MODEM_GPS_MNCNTR_UPDATE_RMSK                                          0
#define HWIO_MODEM_GPS_MNCNTR_UPDATE_SHFT                                          0
#define HWIO_MODEM_GPS_MNCNTR_UPDATE_OUT(v)                               \
        out_dword(HWIO_MODEM_GPS_MNCNTR_UPDATE_ADDR,v)
#define HWIO_MODEM_GPS_MNCNTR_UPDATE_OUTM(m,v)                            \
        out_dword_masked(HWIO_MODEM_GPS_MNCNTR_UPDATE_ADDR,m,v,HWIO_MODEM_GPS_MNCNTR_UPDATE_shadow)

// WARNING: Register field table not present in document.
#define HWIO_MDSP_MNCNTR_MD_ADDR                                          0x900040d0
#define HWIO_MDSP_MNCNTR_MD_RMSK                                          0x7fffffff
#define HWIO_MDSP_MNCNTR_MD_SHFT                                                   0
#define HWIO_MDSP_MNCNTR_MD_IN                                            \
        in_dword_masked(HWIO_MDSP_MNCNTR_MD_ADDR, HWIO_MDSP_MNCNTR_MD_RMSK)
#define HWIO_MDSP_MNCNTR_MD_INM(m)                                        \
        in_dword_masked(HWIO_MDSP_MNCNTR_MD_ADDR, m)
#define HWIO_MDSP_MNCNTR_MD_OUT(v)                                        \
        out_dword(HWIO_MDSP_MNCNTR_MD_ADDR,v)
#define HWIO_MDSP_MNCNTR_MD_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_MNCNTR_MD_ADDR,m,v,HWIO_MDSP_MNCNTR_MD_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_MNCNTR_MD_MDSP_MN_M_BMSK                                0x7fff0000
#define HWIO_MDSP_MNCNTR_MD_MDSP_MN_M_SHFT                                      0x10
#define HWIO_MDSP_MNCNTR_MD_MDSP_MN_NOT_2D_BMSK                               0xffff
#define HWIO_MDSP_MNCNTR_MD_MDSP_MN_NOT_2D_SHFT                                    0

#define HWIO_MDSP_MNCNTR_NS_ADDR                                          0x900040d4
#define HWIO_MDSP_MNCNTR_NS_RMSK                                           0x3ffffff
#define HWIO_MDSP_MNCNTR_NS_SHFT                                                   0
#define HWIO_MDSP_MNCNTR_NS_IN                                            \
        in_dword_masked(HWIO_MDSP_MNCNTR_NS_ADDR, HWIO_MDSP_MNCNTR_NS_RMSK)
#define HWIO_MDSP_MNCNTR_NS_INM(m)                                        \
        in_dword_masked(HWIO_MDSP_MNCNTR_NS_ADDR, m)
#define HWIO_MDSP_MNCNTR_NS_OUT(v)                                        \
        out_dword(HWIO_MDSP_MNCNTR_NS_ADDR,v)
#define HWIO_MDSP_MNCNTR_NS_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_MNCNTR_NS_ADDR,m,v,HWIO_MDSP_MNCNTR_NS_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_MNCNTR_NS_MDSP_TRIGGER_SEL_BMSK                          0x2000000
#define HWIO_MDSP_MNCNTR_NS_MDSP_TRIGGER_SEL_SHFT                               0x19
#define HWIO_MDSP_MNCNTR_NS_NOT_USED_BMSK                                  0x1800000
#define HWIO_MDSP_MNCNTR_NS_NOT_USED_SHFT                                       0x17
#define HWIO_MDSP_MNCNTR_NS_MDSP_REF_SRC_SEL_BMSK                           0x700000
#define HWIO_MDSP_MNCNTR_NS_MDSP_REF_SRC_SEL_SHFT                               0x14
#define HWIO_MDSP_MNCNTR_NS_MDSP_REF_SRC_SEL_TCXO_FVAL                             0
#define HWIO_MDSP_MNCNTR_NS_MDSP_REF_SRC_SEL_EXT_CLK0_FVAL                       0x5
#define HWIO_MDSP_MNCNTR_NS_MDSP_REF_SRC_SEL_EXT_CLK1_FVAL                       0x6
#define HWIO_MDSP_MNCNTR_NS_MDSP_REF_SRC_SEL_SLEEP_XTAL_FVAL                     0x7
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_PREDIV_SEL_BMSK                          0xc0000
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_PREDIV_SEL_SHFT                             0x12
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_PREDIV_SEL_DIVIDE_BY_1_FVAL                    0
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_PREDIV_SEL_DIVIDE_BY_2_FVAL                  0x1
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_PREDIV_SEL_DIVIDE_BY_4_FVAL                  0x2
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_PREDIV_SEL_DIVIDE_BY_8_FVAL                  0x3
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_DUAL_MODE_BMSK                           0x20000
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_DUAL_MODE_SHFT                              0x11
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_OUT_SEL_BMSK                             0x10000
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_OUT_SEL_SHFT                                0x10
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_OUT_SEL_RAW_SOURCE_FVAL                        0
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_OUT_SEL_MN_COUNTER_FVAL                      0x1
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_NOT_N_MINUS_M_BMSK                        0xffff
#define HWIO_MDSP_MNCNTR_NS_MDSP_MN_NOT_N_MINUS_M_SHFT                             0

#define HWIO_MDSP_ACTIVE_MD_RD_ADDR                                       0x900040d8
#define HWIO_MDSP_ACTIVE_MD_RD_RMSK                                       0x7fffffff
#define HWIO_MDSP_ACTIVE_MD_RD_SHFT                                                0
#define HWIO_MDSP_ACTIVE_MD_RD_IN                                         \
        in_dword_masked(HWIO_MDSP_ACTIVE_MD_RD_ADDR, HWIO_MDSP_ACTIVE_MD_RD_RMSK)
#define HWIO_MDSP_ACTIVE_MD_RD_INM(m)                                     \
        in_dword_masked(HWIO_MDSP_ACTIVE_MD_RD_ADDR, m)
#define HWIO_MDSP_ACTIVE_MD_RD_MDSP_ACTIVE_M_BMSK                         0x7fff0000
#define HWIO_MDSP_ACTIVE_MD_RD_MDSP_ACTIVE_M_SHFT                               0x10
#define HWIO_MDSP_ACTIVE_MD_RD_MDSP_ACTIVE_NOT_2D_BMSK                        0xffff
#define HWIO_MDSP_ACTIVE_MD_RD_MDSP_ACTIVE_NOT_2D_SHFT                             0

#define HWIO_MDSP_ACTIVE_NS_RD_ADDR                                       0x900040dc
#define HWIO_MDSP_ACTIVE_NS_RD_RMSK                                       0x7fff81ff
#define HWIO_MDSP_ACTIVE_NS_RD_SHFT                                                0
#define HWIO_MDSP_ACTIVE_NS_RD_IN                                         \
        in_dword_masked(HWIO_MDSP_ACTIVE_NS_RD_ADDR, HWIO_MDSP_ACTIVE_NS_RD_RMSK)
#define HWIO_MDSP_ACTIVE_NS_RD_INM(m)                                     \
        in_dword_masked(HWIO_MDSP_ACTIVE_NS_RD_ADDR, m)
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_NOT_N_MINUS_M_BMSK             0x7fff8000
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_NOT_N_MINUS_M_SHFT                    0xf
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_SWITCH_IN_PROGRESS_BMSK                    0x100
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_SWITCH_IN_PROGRESS_SHFT                      0x8
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_LAST_TRIGGER_BMSK                    0x80
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_LAST_TRIGGER_SHFT                     0x7
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_OUT_SEL_BMSK                         0x40
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_OUT_SEL_SHFT                          0x6
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_DUAL_MODE_BMSK                       0x20
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_DUAL_MODE_SHFT                        0x5
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_PREDIV_SEL_BMSK                      0x18
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_PREDIV_SEL_SHFT                       0x3
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_SRC_SEL_BMSK                          0x7
#define HWIO_MDSP_ACTIVE_NS_RD_MDSP_ACTIVE_SRC_SEL_SHFT                            0

#define HWIO_MDSP_CLK_SWITCH_ADDR                                         0x900040e0
#define HWIO_MDSP_CLK_SWITCH_RMSK                                                0x1
#define HWIO_MDSP_CLK_SWITCH_SHFT                                                  0
#define HWIO_MDSP_CLK_SWITCH_IN                                           \
        in_dword_masked(HWIO_MDSP_CLK_SWITCH_ADDR, HWIO_MDSP_CLK_SWITCH_RMSK)
#define HWIO_MDSP_CLK_SWITCH_INM(m)                                       \
        in_dword_masked(HWIO_MDSP_CLK_SWITCH_ADDR, m)
#define HWIO_MDSP_CLK_SWITCH_OUT(v)                                       \
        out_dword(HWIO_MDSP_CLK_SWITCH_ADDR,v)
#define HWIO_MDSP_CLK_SWITCH_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_CLK_SWITCH_ADDR,m,v,HWIO_MDSP_CLK_SWITCH_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_CLK_SWITCH_DATA_BMSK                                           0x1
#define HWIO_MDSP_CLK_SWITCH_DATA_SHFT                                             0

#define HWIO_MODEM_CLK_DYN_SW_BYPASS_ADDR                                 0x900040e4
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_RMSK                                        0x1
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_SHFT                                          0
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_IN                                   \
        in_dword_masked(HWIO_MODEM_CLK_DYN_SW_BYPASS_ADDR, HWIO_MODEM_CLK_DYN_SW_BYPASS_RMSK)
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_INM(m)                               \
        in_dword_masked(HWIO_MODEM_CLK_DYN_SW_BYPASS_ADDR, m)
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_OUT(v)                               \
        out_dword(HWIO_MODEM_CLK_DYN_SW_BYPASS_ADDR,v)
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_DYN_SW_BYPASS_ADDR,m,v,HWIO_MODEM_CLK_DYN_SW_BYPASS_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_BYPASS_BMSK                                 0x1
#define HWIO_MODEM_CLK_DYN_SW_BYPASS_BYPASS_SHFT                                   0

#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_ADDR                        0x900040e8
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_RMSK                               0xf
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_SHFT                                 0
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_IN                          \
        in_dword_masked(HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_ADDR, HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_RMSK)
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_INM(m)                      \
        in_dword_masked(HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_ADDR, m)
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_OUT(v)                      \
        out_dword(HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_ADDR,v)
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_OUTM(m,v)                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_ADDR,m,v,HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_WRITE_VAL_BMSK                     0xf
#define HWIO_MODEM_CLK_DYN_SW_SPARE_READ_REG0_WRITE_VAL_SHFT                       0

#define HWIO_MODEM_CDXO_CTL_ADDR                                          0x900040ec
#define HWIO_MODEM_CDXO_CTL_RMSK                                                0x1f
#define HWIO_MODEM_CDXO_CTL_SHFT                                                   0
#define HWIO_MODEM_CDXO_CTL_IN                                            \
        in_dword_masked(HWIO_MODEM_CDXO_CTL_ADDR, HWIO_MODEM_CDXO_CTL_RMSK)
#define HWIO_MODEM_CDXO_CTL_INM(m)                                        \
        in_dword_masked(HWIO_MODEM_CDXO_CTL_ADDR, m)
#define HWIO_MODEM_CDXO_CTL_OUT(v)                                        \
        out_dword(HWIO_MODEM_CDXO_CTL_ADDR,v)
#define HWIO_MODEM_CDXO_CTL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CDXO_CTL_ADDR,m,v,HWIO_MODEM_CDXO_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CDXO_CTL_Y_CUT_CLK_SEL_BMSK                                  0x18
#define HWIO_MODEM_CDXO_CTL_Y_CUT_CLK_SEL_SHFT                                   0x3
#define HWIO_MODEM_CDXO_CTL_Y_CUT_CLK_SEL_TCXO_FVAL                                0
#define HWIO_MODEM_CDXO_CTL_Y_CUT_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL                 0x1
#define HWIO_MODEM_CDXO_CTL_Y_CUT_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL                 0x2
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_BMSK                                  0x7
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_SHFT                                    0
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_TCXO_FVAL                               0
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_DCPLL0_FVAL                           0x1
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_DCPLL1_FVAL                           0x2
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_MODEM_EXT_CLK1_IN_FVAL                0x3
#define HWIO_MODEM_CDXO_CTL_AT_CUT_CLK_SEL_MODEM_EXT_CLK2_IN_FVAL                0x4

#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_ADDR                               0x900040f0
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_RMSK                                  0x1ffff
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_SHFT                                        0
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_OUT(v)                             \
        out_dword(HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_ADDR,v)
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_OUTM(m,v)                          \
        out_dword_masked(HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_ADDR,m,v,HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_shadow)
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_START_CMD_BMSK                        0x10000
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_START_CMD_SHFT                           0x10
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_RESERVED_BITS15_12_BMSK                0xf000
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_RESERVED_BITS15_12_SHFT                   0xc
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_TERMINAL_COUNT_BMSK                     0xfff
#define HWIO_MODEM_CDXO_Y_CUT_CNTR_CTL_TERMINAL_COUNT_SHFT                         0

#define HWIO_MODEM_CDXO_AT_CUT_CNTR_ADDR                                  0x900040f4
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_RMSK                                  0xffffffff
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_SHFT                                           0
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_IN                                    \
        in_dword_masked(HWIO_MODEM_CDXO_AT_CUT_CNTR_ADDR, HWIO_MODEM_CDXO_AT_CUT_CNTR_RMSK)
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_INM(m)                                \
        in_dword_masked(HWIO_MODEM_CDXO_AT_CUT_CNTR_ADDR, m)
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_MEASURE_IN_PROGRESS_BMSK              0x80000000
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_MEASURE_IN_PROGRESS_SHFT                    0x1f
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_RESERVED_BITS30_28_BMSK               0x70000000
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_RESERVED_BITS30_28_SHFT                     0x1c
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_CNTR_BMSK                              0xfffffff
#define HWIO_MODEM_CDXO_AT_CUT_CNTR_CNTR_SHFT                                      0

#define HWIO_MODEM_CLK_SSBI_CLK_CTL_ADDR                                  0x900040f8
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_RMSK                                        0x7f
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_SHFT                                           0
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_IN                                    \
        in_dword_masked(HWIO_MODEM_CLK_SSBI_CLK_CTL_ADDR, HWIO_MODEM_CLK_SSBI_CLK_CTL_RMSK)
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_INM(m)                                \
        in_dword_masked(HWIO_MODEM_CLK_SSBI_CLK_CTL_ADDR, m)
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_OUT(v)                                \
        out_dword(HWIO_MODEM_CLK_SSBI_CLK_CTL_ADDR,v)
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_CLK_SSBI_CLK_CTL_ADDR,m,v,HWIO_MODEM_CLK_SSBI_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_EN_BMSK                                     0x40
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_EN_SHFT                                      0x6
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_RES_BMSK                                    0x20
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_RES_SHFT                                     0x5
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_DIV_N_BMSK                                  0x1f
#define HWIO_MODEM_CLK_SSBI_CLK_CTL_DIV_N_SHFT                                     0

#define HWIO_MODEM_EDGE_SWC_CNT_ADDR                                      0x900040fc
#define HWIO_MODEM_EDGE_SWC_CNT_RMSK                                      0xffffffff
#define HWIO_MODEM_EDGE_SWC_CNT_SHFT                                               0
#define HWIO_MODEM_EDGE_SWC_CNT_IN                                        \
        in_dword_masked(HWIO_MODEM_EDGE_SWC_CNT_ADDR, HWIO_MODEM_EDGE_SWC_CNT_RMSK)
#define HWIO_MODEM_EDGE_SWC_CNT_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_EDGE_SWC_CNT_ADDR, m)
#define HWIO_MODEM_EDGE_SWC_CNT_OUT(v)                                    \
        out_dword(HWIO_MODEM_EDGE_SWC_CNT_ADDR,v)
#define HWIO_MODEM_EDGE_SWC_CNT_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_EDGE_SWC_CNT_ADDR,m,v,HWIO_MODEM_EDGE_SWC_CNT_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_EDGE_SWC_CNT_CNT_BMSK                                  0xffffffff
#define HWIO_MODEM_EDGE_SWC_CNT_CNT_SHFT                                           0

// Stop Parsing at Section 16.2: MDSP registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// SLEEP_CTL                             0x4200                0x44FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// SLEEP_CTL_FILE                    generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 10.1: ARM Registers
// Sub-Section 10.1.1: Sleep Timer Registers
#define HWIO_SLEEPn_RTC_ARM_ADDR(n)                      (0x90004200+68*(n))
#define HWIO_SLEEPn_RTC_ARM_RMSK                                                 0x1
#define HWIO_SLEEPn_RTC_ARM_SHFT                                                   0
#define HWIO_SLEEPn_RTC_ARM_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_RTC_ARM_ADDR(n),v)
#define HWIO_SLEEPn_RTC_ARM_OUTMI(n,mask,v) \
        out_dword_masked(HWIO_SLEEPn_RTC_ARM_ADDR(n),mask,v,HWIO_SLEEPn_RTC_ARM_shadow[n])
#define HWIO_SLEEPn_RTC_ARM_ARMED_BMSK                                           0x1
#define HWIO_SLEEPn_RTC_ARM_ARMED_SHFT                                             0

#define HWIO_SLEEPn_MICRO_START_ADDR(n)                      (0x90004204+68*(n))
#define HWIO_SLEEPn_MICRO_START_RMSK                                             0x1
#define HWIO_SLEEPn_MICRO_START_SHFT                                               0
#define HWIO_SLEEPn_MICRO_START_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_MICRO_START_ADDR(n),v)
#define HWIO_SLEEPn_MICRO_START_OUTMI(n,mask,v) \
        out_dword_masked(HWIO_SLEEPn_MICRO_START_ADDR(n),mask,v,HWIO_SLEEPn_MICRO_START_shadow[n])
#define HWIO_SLEEPn_MICRO_START_START_BMSK                                       0x1
#define HWIO_SLEEPn_MICRO_START_START_SHFT                                         0

#define HWIO_SLEEPn_FINE_TIME_ADDR(n)                      (0x90004208+68*(n))
#define HWIO_SLEEPn_FINE_TIME_RMSK                                            0xffff
#define HWIO_SLEEPn_FINE_TIME_SHFT                                                 0
#define HWIO_SLEEPn_FINE_TIME_INI(n) \
        in_dword(HWIO_SLEEPn_FINE_TIME_ADDR(n))
#define HWIO_SLEEPn_FINE_TIME_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_FINE_TIME_ADDR(n), mask)
#define HWIO_SLEEPn_FINE_TIME_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_FINE_TIME_ADDR(n),v)
#define HWIO_SLEEPn_FINE_TIME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEPn_FINE_TIME_ADDR(n),mask,v,HWIO_SLEEPn_FINE_TIME_INI(n));\
		HWIO_INTFREE()
#define HWIO_SLEEPn_FINE_TIME_DATA_BMSK                                       0xffff
#define HWIO_SLEEPn_FINE_TIME_DATA_SHFT                                            0

#define HWIO_SLEEPn_COARSE_TIME_ADDR(n)                      (0x9000420c+68*(n))
#define HWIO_SLEEPn_COARSE_TIME_RMSK                                      0xffffffff
#define HWIO_SLEEPn_COARSE_TIME_SHFT                                               0
#define HWIO_SLEEPn_COARSE_TIME_INI(n) \
        in_dword(HWIO_SLEEPn_COARSE_TIME_ADDR(n))
#define HWIO_SLEEPn_COARSE_TIME_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_COARSE_TIME_ADDR(n), mask)
#define HWIO_SLEEPn_COARSE_TIME_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_COARSE_TIME_ADDR(n),v)
#define HWIO_SLEEPn_COARSE_TIME_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEPn_COARSE_TIME_ADDR(n),mask,v,HWIO_SLEEPn_COARSE_TIME_INI(n));\
		HWIO_INTFREE()
#define HWIO_SLEEPn_COARSE_TIME_DATA_BMSK                                 0xffffffff
#define HWIO_SLEEPn_COARSE_TIME_DATA_SHFT                                          0

#define HWIO_SLEEPn_COARSE_TIME_LATCH_ADDR(n)                      (0x90004210+68*(n))
#define HWIO_SLEEPn_COARSE_TIME_LATCH_RMSK                                       0x1
#define HWIO_SLEEPn_COARSE_TIME_LATCH_SHFT                                         0
#define HWIO_SLEEPn_COARSE_TIME_LATCH_INI(n) \
        in_dword(HWIO_SLEEPn_COARSE_TIME_LATCH_ADDR(n))
#define HWIO_SLEEPn_COARSE_TIME_LATCH_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_COARSE_TIME_LATCH_ADDR(n), mask)
#define HWIO_SLEEPn_COARSE_TIME_LATCH_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_COARSE_TIME_LATCH_ADDR(n),v)
#define HWIO_SLEEPn_COARSE_TIME_LATCH_LATCHING_BMSK                              0x1
#define HWIO_SLEEPn_COARSE_TIME_LATCH_LATCHING_SHFT                                0

#define HWIO_SLEEPn_WAKEUP_TIME_ADDR(n)                      (0x90004214+68*(n))
#define HWIO_SLEEPn_WAKEUP_TIME_RMSK                                      0xffffffff
#define HWIO_SLEEPn_WAKEUP_TIME_SHFT                                               0
#define HWIO_SLEEPn_WAKEUP_TIME_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_WAKEUP_TIME_ADDR(n),v)
#define HWIO_SLEEPn_WAKEUP_TIME_OUTMI(n,mask,v) \
        out_dword_masked(HWIO_SLEEPn_WAKEUP_TIME_ADDR(n),mask,v,HWIO_SLEEPn_WAKEUP_TIME_shadow[n])
#define HWIO_SLEEPn_WAKEUP_TIME_DATA_BMSK                                 0xffffffff
#define HWIO_SLEEPn_WAKEUP_TIME_DATA_SHFT                                          0

#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_ADDR(n)                      (0x90004218+68*(n))
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_RMSK                                       0x1
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_SHFT                                         0
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_INI(n) \
        in_dword(HWIO_SLEEPn_WAKEUP_TIME_LATCH_ADDR(n))
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_WAKEUP_TIME_LATCH_ADDR(n), mask)
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_WAKEUP_TIME_LATCH_ADDR(n),v)
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_LATCHING_BMSK                              0x1
#define HWIO_SLEEPn_WAKEUP_TIME_LATCH_LATCHING_SHFT                                0

#define HWIO_SLEEPn_FINE_COUNT_VAL_ADDR(n)                      (0x9000421c+68*(n))
#define HWIO_SLEEPn_FINE_COUNT_VAL_RMSK                                       0xffff
#define HWIO_SLEEPn_FINE_COUNT_VAL_SHFT                                            0
#define HWIO_SLEEPn_FINE_COUNT_VAL_INI(n) \
        in_dword(HWIO_SLEEPn_FINE_COUNT_VAL_ADDR(n))
#define HWIO_SLEEPn_FINE_COUNT_VAL_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_FINE_COUNT_VAL_ADDR(n), mask)
#define HWIO_SLEEPn_FINE_COUNT_VAL_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_FINE_COUNT_VAL_ADDR(n),v)
#define HWIO_SLEEPn_FINE_COUNT_VAL_DATA_BMSK                                  0xffff
#define HWIO_SLEEPn_FINE_COUNT_VAL_DATA_SHFT                                       0

#define HWIO_SLEEPn_COARSE_COUNT_VAL_ADDR(n)                      (0x90004220+68*(n))
#define HWIO_SLEEPn_COARSE_COUNT_VAL_RMSK                                 0xffffffff
#define HWIO_SLEEPn_COARSE_COUNT_VAL_SHFT                                          0
#define HWIO_SLEEPn_COARSE_COUNT_VAL_INI(n) \
        in_dword(HWIO_SLEEPn_COARSE_COUNT_VAL_ADDR(n))
#define HWIO_SLEEPn_COARSE_COUNT_VAL_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_COARSE_COUNT_VAL_ADDR(n), mask)
#define HWIO_SLEEPn_COARSE_COUNT_VAL_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_COARSE_COUNT_VAL_ADDR(n),v)
#define HWIO_SLEEPn_COARSE_COUNT_VAL_DATA_BMSK                            0xffffffff
#define HWIO_SLEEPn_COARSE_COUNT_VAL_DATA_SHFT                                     0

#define HWIO_SLEEPn_STATUS_ADDR(n)                      (0x90004224+68*(n))
#define HWIO_SLEEPn_STATUS_RMSK                                                  0x7
#define HWIO_SLEEPn_STATUS_SHFT                                                    0
#define HWIO_SLEEPn_STATUS_INI(n) \
        in_dword(HWIO_SLEEPn_STATUS_ADDR(n))
#define HWIO_SLEEPn_STATUS_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_STATUS_ADDR(n), mask)
#define HWIO_SLEEPn_STATUS_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_STATUS_ADDR(n),v)
#define HWIO_SLEEPn_STATUS_WARMUP_BMSK                                           0x4
#define HWIO_SLEEPn_STATUS_WARMUP_SHFT                                           0x2
#define HWIO_SLEEPn_STATUS_SLEEP_BMSK                                            0x2
#define HWIO_SLEEPn_STATUS_SLEEP_SHFT                                            0x1
#define HWIO_SLEEPn_STATUS_ONLINE_BMSK                                           0x1
#define HWIO_SLEEPn_STATUS_ONLINE_SHFT                                             0

#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_ADDR(n)                      (0x9000422c+68*(n))
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_RMSK                                     0x1
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_SHFT                                       0
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_INI(n) \
        in_dword(HWIO_SLEEPn_MODEM_STATUS_ENABLE_ADDR(n))
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_MODEM_STATUS_ENABLE_ADDR(n), mask)
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_MODEM_STATUS_ENABLE_ADDR(n),v)
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEPn_MODEM_STATUS_ENABLE_ADDR(n),mask,v,HWIO_SLEEPn_MODEM_STATUS_ENABLE_INI(n));\
		HWIO_INTFREE()
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_ENABLED_BMSK                             0x1
#define HWIO_SLEEPn_MODEM_STATUS_ENABLE_ENABLED_SHFT                               0

// Sub-Section 10.1.2: Sleep Interrupt Registers
#define HWIO_SLEEPn_INT_EN_ADDR(n)                      (0x90004230+68*(n))
#define HWIO_SLEEPn_INT_EN_RMSK                                                  0x1
#define HWIO_SLEEPn_INT_EN_SHFT                                                    0
#define HWIO_SLEEPn_INT_EN_INI(n) \
        in_dword(HWIO_SLEEPn_INT_EN_ADDR(n))
#define HWIO_SLEEPn_INT_EN_INMI(n,mask) \
        in_dword_masked(HWIO_SLEEPn_INT_EN_ADDR(n), mask)
#define HWIO_SLEEPn_INT_EN_OUTI(n,v) \
        out_dword(HWIO_SLEEPn_INT_EN_ADDR(n),v)
#define HWIO_SLEEPn_INT_EN_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEPn_INT_EN_ADDR(n),mask,v,HWIO_SLEEPn_INT_EN_INI(n));\
		HWIO_INTFREE()
#define HWIO_SLEEPn_INT_EN_SLEEP_INT_BMSK                                        0x1
#define HWIO_SLEEPn_INT_EN_SLEEP_INT_SHFT                                          0

// Sub-Section 10.1.3: FEE Registers
#define HWIO_FEE_SLEEP_XTAL_COUNT_ADDR                                    0x900042bc
#define HWIO_FEE_SLEEP_XTAL_COUNT_RMSK                                       0x1ffff
#define HWIO_FEE_SLEEP_XTAL_COUNT_SHFT                                             0
#define HWIO_FEE_SLEEP_XTAL_COUNT_IN                                      \
        in_dword_masked(HWIO_FEE_SLEEP_XTAL_COUNT_ADDR, HWIO_FEE_SLEEP_XTAL_COUNT_RMSK)
#define HWIO_FEE_SLEEP_XTAL_COUNT_INM(m)                                  \
        in_dword_masked(HWIO_FEE_SLEEP_XTAL_COUNT_ADDR, m)
#define HWIO_FEE_SLEEP_XTAL_COUNT_OUT(v)                                  \
        out_dword(HWIO_FEE_SLEEP_XTAL_COUNT_ADDR,v)
#define HWIO_FEE_SLEEP_XTAL_COUNT_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FEE_SLEEP_XTAL_COUNT_ADDR,m,v,HWIO_FEE_SLEEP_XTAL_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_FEE_SLEEP_XTAL_COUNT_LATCHING_BMSK                              0x10000
#define HWIO_FEE_SLEEP_XTAL_COUNT_LATCHING_SHFT                                 0x10
#define HWIO_FEE_SLEEP_XTAL_COUNT_DATA_BMSK                                   0xffff
#define HWIO_FEE_SLEEP_XTAL_COUNT_DATA_SHFT                                        0

#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_ADDR                                 0x900042c0
#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_RMSK                                  0x7ffffff
#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_SHFT                                          0
#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_IN                                   \
        in_dword_masked(HWIO_FEE_SLEEP_XTAL_FREQ_ERR_ADDR, HWIO_FEE_SLEEP_XTAL_FREQ_ERR_RMSK)
#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_INM(m)                               \
        in_dword_masked(HWIO_FEE_SLEEP_XTAL_FREQ_ERR_ADDR, m)
#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_DATA_BMSK                             0x7ffffff
#define HWIO_FEE_SLEEP_XTAL_FREQ_ERR_DATA_SHFT                                     0

//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// MODEM_SBI				 0x4500		       0x47FC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// MODEM_SBI_FILE                    generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 19.2: ARM registers
// Sub-Section 19.2.1: SBI write registers
#define HWIO_MODEM_SBIc_CLK_EN_ADDR(c)                      (0x90004500+0x40*(c))
#define HWIO_MODEM_SBIc_CLK_EN_RMSK                                              0x1
#define HWIO_MODEM_SBIc_CLK_EN_SHFT                                                0
#define HWIO_MODEM_SBIc_CLK_EN_OUTI(c,v) \
        out_dword(HWIO_MODEM_SBIc_CLK_EN_ADDR(c),v)
#define HWIO_MODEM_SBIc_CLK_EN_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_MODEM_SBIc_CLK_EN_ADDR(c),mask,v,HWIO_MODEM_SBIc_CLK_EN_shadow[c])
#define HWIO_MODEM_SBIc_CLK_EN_CLK_EN_BMSK                                       0x1
#define HWIO_MODEM_SBIc_CLK_EN_CLK_EN_SHFT                                         0

#define HWIO_MODEM_SBIc_CGC_HW_EN_ADDR(c)                      (0x90004504+0x40*(c))
#define HWIO_MODEM_SBIc_CGC_HW_EN_RMSK                                           0x1
#define HWIO_MODEM_SBIc_CGC_HW_EN_SHFT                                             0
#define HWIO_MODEM_SBIc_CGC_HW_EN_OUTI(c,v) \
        out_dword(HWIO_MODEM_SBIc_CGC_HW_EN_ADDR(c),v)
#define HWIO_MODEM_SBIc_CGC_HW_EN_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_MODEM_SBIc_CGC_HW_EN_ADDR(c),mask,v,HWIO_MODEM_SBIc_CGC_HW_EN_shadow[c])
#define HWIO_MODEM_SBIc_CGC_HW_EN_CGC_HW_EN_BMSK                                 0x1
#define HWIO_MODEM_SBIc_CGC_HW_EN_CGC_HW_EN_SHFT                                   0

#define HWIO_MODEM_SBIc_WR_ADDR(c)                      (0x90004514+0x40*(c))
#define HWIO_MODEM_SBIc_WR_RMSK                                               0xffff
#define HWIO_MODEM_SBIc_WR_SHFT                                                    0
#define HWIO_MODEM_SBIc_WR_OUTI(c,v) \
        out_dword(HWIO_MODEM_SBIc_WR_ADDR(c),v)
#define HWIO_MODEM_SBIc_WR_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_MODEM_SBIc_WR_ADDR(c),mask,v,HWIO_MODEM_SBIc_WR_shadow[c])
#define HWIO_MODEM_SBIc_WR_RD_WR_N_BMSK                                       0x8000
#define HWIO_MODEM_SBIc_WR_RD_WR_N_SHFT                                          0xf
#define HWIO_MODEM_SBIc_WR_REG_ADDR_BMSK                                      0x7f00
#define HWIO_MODEM_SBIc_WR_REG_ADDR_SHFT                                         0x8
#define HWIO_MODEM_SBIc_WR_REG_DATA_BMSK                                        0xff
#define HWIO_MODEM_SBIc_WR_REG_DATA_SHFT                                           0

// Sub-Section 19.2.2: SBI read registers
// Sub-Section 19.2.3: SSBI write registers
// Sub-Section 19.2.4: SSBI read registers
// Sub-Section 19.2.5: Common registers	
#define HWIO_MODEM_SBI_PIN_CFG_ADDR                                       0x90004600
#define HWIO_MODEM_SBI_PIN_CFG_RMSK                                              0x1
#define HWIO_MODEM_SBI_PIN_CFG_SHFT                                                0
#define HWIO_MODEM_SBI_PIN_CFG_OUT(v)                                     \
        out_dword(HWIO_MODEM_SBI_PIN_CFG_ADDR,v)
#define HWIO_MODEM_SBI_PIN_CFG_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MODEM_SBI_PIN_CFG_ADDR,m,v,HWIO_MODEM_SBI_PIN_CFG_shadow)
#define HWIO_MODEM_SBI_PIN_CFG_BENIGN_BMSK                                       0x1
#define HWIO_MODEM_SBI_PIN_CFG_BENIGN_SHFT                                         0

#define HWIO_MODEM_SBI_INOUT_CONFIG_ADDR                                  0x90004604
#define HWIO_MODEM_SBI_INOUT_CONFIG_RMSK                                         0x7
#define HWIO_MODEM_SBI_INOUT_CONFIG_SHFT                                           0
#define HWIO_MODEM_SBI_INOUT_CONFIG_OUT(v)                                \
        out_dword(HWIO_MODEM_SBI_INOUT_CONFIG_ADDR,v)
#define HWIO_MODEM_SBI_INOUT_CONFIG_OUTM(m,v)                             \
        out_dword_masked(HWIO_MODEM_SBI_INOUT_CONFIG_ADDR,m,v,HWIO_MODEM_SBI_INOUT_CONFIG_shadow)
#define HWIO_MODEM_SBI_INOUT_CONFIG_MSBI_INOUT2_SEL_BMSK                         0x4
#define HWIO_MODEM_SBI_INOUT_CONFIG_MSBI_INOUT2_SEL_SHFT                         0x2
#define HWIO_MODEM_SBI_INOUT_CONFIG_MSBI_INOUT1_SEL_BMSK                         0x2
#define HWIO_MODEM_SBI_INOUT_CONFIG_MSBI_INOUT1_SEL_SHFT                         0x1
#define HWIO_MODEM_SBI_INOUT_CONFIG_MSBI_INOUT0_SEL_BMSK                         0x1
#define HWIO_MODEM_SBI_INOUT_CONFIG_MSBI_INOUT0_SEL_SHFT                           0

#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_ADDR                                0x90004608
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_RMSK                                      0xff
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_SHFT                                         0
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_OUT(v)                              \
        out_dword(HWIO_MODEM_SBI_RXF_AGC_CONFIG_ADDR,v)
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_OUTM(m,v)                           \
        out_dword_masked(HWIO_MODEM_SBI_RXF_AGC_CONFIG_ADDR,m,v,HWIO_MODEM_SBI_RXF_AGC_CONFIG_shadow)
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_AGC1_HOST_SEL_BMSK                        0xc0
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_AGC1_HOST_SEL_SHFT                         0x6
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_AGC0_HOST_SEL_BMSK                        0x30
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_AGC0_HOST_SEL_SHFT                         0x4
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_RXF1_HOST_SEL_BMSK                         0xc
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_RXF1_HOST_SEL_SHFT                         0x2
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_RXF0_HOST_SEL_BMSK                         0x3
#define HWIO_MODEM_SBI_RXF_AGC_CONFIG_RXF0_HOST_SEL_SHFT                           0

#define HWIO_MODEM_SBI_BUGFIX_DISABLE_ADDR                                0x90004618
#define HWIO_MODEM_SBI_BUGFIX_DISABLE_RMSK                                       0x1
#define HWIO_MODEM_SBI_BUGFIX_DISABLE_SHFT                                         0
#define HWIO_MODEM_SBI_BUGFIX_DISABLE_OUT(v)                              \
        out_dword(HWIO_MODEM_SBI_BUGFIX_DISABLE_ADDR,v)
#define HWIO_MODEM_SBI_BUGFIX_DISABLE_OUTM(m,v)                           \
        out_dword_masked(HWIO_MODEM_SBI_BUGFIX_DISABLE_ADDR,m,v,HWIO_MODEM_SBI_BUGFIX_DISABLE_shadow)
#define HWIO_MODEM_SBI_BUGFIX_DISABLE_MULTIBYTE_BMSK                             0x1
#define HWIO_MODEM_SBI_BUGFIX_DISABLE_MULTIBYTE_SHFT                               0

#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_ADDR                         0x9000461c
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_RMSK                                0x7
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SHFT                                  0
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_IN                           \
        in_dword_masked(HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_ADDR, HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_RMSK)
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_INM(m)                       \
        in_dword_masked(HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_ADDR, m)
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_OUT(v)                       \
        out_dword(HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_ADDR,v)
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_OUTM(m,v)                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_ADDR,m,v,HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SSBI2_FORCE_ON_BMSK                 0x4
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SSBI2_FORCE_ON_SHFT                 0x2
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SSBI1_FORCE_ON_BMSK                 0x2
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SSBI1_FORCE_ON_SHFT                 0x1
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SSBI0_FORCE_ON_BMSK                 0x1
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_FORCE_ON_SSBI0_FORCE_ON_SHFT                   0

#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_ADDR                              0x90004620
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_RMSK                                     0xf
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_SHFT                                       0
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_IN                                \
        in_dword_masked(HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_ADDR, HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_RMSK)
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_INM(m)                            \
        in_dword_masked(HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_ADDR, m)
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_OUT(v)                            \
        out_dword(HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_ADDR,v)
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_ADDR,m,v,HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_DLY_NUM_BMSK                             0xf
#define HWIO_MODEM_SBI_EXT_SSBI_CLK_DLY_DLY_NUM_SHFT                               0

// Stop Parsing at Section 19.3: MDSP registers
//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// MODEM_WEB                             0x4800                0x4AFC 
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// MODEM_WEB_FILE                    generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 13.1: ARM registers
#define HWIO_MODEM_HW_REV_RD_ADDR                                         0x90004800
#define HWIO_MODEM_HW_REV_RD_RMSK                                         0xf0000000
#define HWIO_MODEM_HW_REV_RD_SHFT                                                  0
#define HWIO_MODEM_HW_REV_RD_IN                                           \
        in_dword_masked(HWIO_MODEM_HW_REV_RD_ADDR, HWIO_MODEM_HW_REV_RD_RMSK)
#define HWIO_MODEM_HW_REV_RD_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_HW_REV_RD_ADDR, m)
#define HWIO_MODEM_HW_REV_RD_MODEM_HW_REV_RD_BMSK                         0xf0000000
#define HWIO_MODEM_HW_REV_RD_MODEM_HW_REV_RD_SHFT                               0x1c

#define HWIO_BT_SLP_CTL_CMD_ADDR                                          0x90004804
#define HWIO_BT_SLP_CTL_CMD_RMSK                                                 0x1
#define HWIO_BT_SLP_CTL_CMD_SHFT                                                   0
#define HWIO_BT_SLP_CTL_CMD_OUT(v)                                        \
        out_dword(HWIO_BT_SLP_CTL_CMD_ADDR,v)
#define HWIO_BT_SLP_CTL_CMD_OUTM(m,v)                                     \
        out_dword_masked(HWIO_BT_SLP_CTL_CMD_ADDR,m,v,HWIO_BT_SLP_CTL_CMD_shadow)
#define HWIO_BT_SLP_CTL_CMD_STOP_SLEEP_BMSK                                      0x1
#define HWIO_BT_SLP_CTL_CMD_STOP_SLEEP_SHFT                                        0

#define HWIO_MODEM_MISC_CFG0_ADDR                                         0x90004808
#define HWIO_MODEM_MISC_CFG0_RMSK                                         0xffffffff
#define HWIO_MODEM_MISC_CFG0_SHFT                                                  0
#define HWIO_MODEM_MISC_CFG0_IN                                           \
        in_dword_masked(HWIO_MODEM_MISC_CFG0_ADDR, HWIO_MODEM_MISC_CFG0_RMSK)
#define HWIO_MODEM_MISC_CFG0_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_MISC_CFG0_ADDR, m)
#define HWIO_MODEM_MISC_CFG0_OUT(v)                                       \
        out_dword(HWIO_MODEM_MISC_CFG0_ADDR,v)
#define HWIO_MODEM_MISC_CFG0_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_MISC_CFG0_ADDR,m,v,HWIO_MODEM_MISC_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_MISC_CFG0_GPS_ANT_SEL_BMSK                             0x80000000
#define HWIO_MODEM_MISC_CFG0_GPS_ANT_SEL_SHFT                                   0x1f
#define HWIO_MODEM_MISC_CFG0_GPS_TEST_SAMPLES_BMSK                        0x40000000
#define HWIO_MODEM_MISC_CFG0_GPS_TEST_SAMPLES_SHFT                              0x1e
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS29_28_BMSK                      0x30000000
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS29_28_SHFT                            0x1c
#define HWIO_MODEM_MISC_CFG0_ANT1_SAMPLE_RESET_SHIFT_BMSK                  0x8000000
#define HWIO_MODEM_MISC_CFG0_ANT1_SAMPLE_RESET_SHIFT_SHFT                       0x1b
#define HWIO_MODEM_MISC_CFG0_ANT0_SAMPLE_RESET_SHIFT_BMSK                  0x4000000
#define HWIO_MODEM_MISC_CFG0_ANT0_SAMPLE_RESET_SHIFT_SHFT                       0x1a
#define HWIO_MODEM_MISC_CFG0_ANT1_FIFO_BYPASS_N_BMSK                       0x2000000
#define HWIO_MODEM_MISC_CFG0_ANT1_FIFO_BYPASS_N_SHFT                            0x19
#define HWIO_MODEM_MISC_CFG0_ANT0_FIFO_BYPASS_N_BMSK                       0x1000000
#define HWIO_MODEM_MISC_CFG0_ANT0_FIFO_BYPASS_N_SHFT                            0x18
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS23_BMSK                           0x800000
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS23_SHFT                               0x17
#define HWIO_MODEM_MISC_CFG0_VFR_CTL_BMSK                                   0x400000
#define HWIO_MODEM_MISC_CFG0_VFR_CTL_SHFT                                       0x16
#define HWIO_MODEM_MISC_CFG0_VFR_SRC_SEL_BMSK                               0x200000
#define HWIO_MODEM_MISC_CFG0_VFR_SRC_SEL_SHFT                                   0x15
#define HWIO_MODEM_MISC_CFG0_VFR_EN_BMSK                                    0x100000
#define HWIO_MODEM_MISC_CFG0_VFR_EN_SHFT                                        0x14
#define HWIO_MODEM_MISC_CFG0_MDSP_DBG_BUS_SEL_BMSK                           0xfc000
#define HWIO_MODEM_MISC_CFG0_MDSP_DBG_BUS_SEL_SHFT                               0xe
#define HWIO_MODEM_MISC_CFG0_SLEEPB_BBR_ORIDE_VAL_BMSK                        0x2000
#define HWIO_MODEM_MISC_CFG0_SLEEPB_BBR_ORIDE_VAL_SHFT                           0xd
#define HWIO_MODEM_MISC_CFG0_SLEEPB_BBR_GRFC_EN_BMSK                          0x1000
#define HWIO_MODEM_MISC_CFG0_SLEEPB_BBR_GRFC_EN_SHFT                             0xc
#define HWIO_MODEM_MISC_CFG0_MDSP_CM_SW_EN_BMSK                                0x800
#define HWIO_MODEM_MISC_CFG0_MDSP_CM_SW_EN_SHFT                                  0xb
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS10_BMSK                              0x400
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS10_SHFT                                0xa
#define HWIO_MODEM_MISC_CFG0_FORCE_SYNTH_LOCK_BMSK                             0x200
#define HWIO_MODEM_MISC_CFG0_FORCE_SYNTH_LOCK_SHFT                               0x9
#define HWIO_MODEM_MISC_CFG0_MDSP_TXDAC_SW_EN_BMSK                             0x100
#define HWIO_MODEM_MISC_CFG0_MDSP_TXDAC_SW_EN_SHFT                               0x8
#define HWIO_MODEM_MISC_CFG0_GSM_MODE_BMSK                                      0x80
#define HWIO_MODEM_MISC_CFG0_GSM_MODE_SHFT                                       0x7
#define HWIO_MODEM_MISC_CFG0_CDMA_RX1_ANT_SEL_BMSK                              0x40
#define HWIO_MODEM_MISC_CFG0_CDMA_RX1_ANT_SEL_SHFT                               0x6
#define HWIO_MODEM_MISC_CFG0_CDMA_RX0_ANT_SEL_BMSK                              0x20
#define HWIO_MODEM_MISC_CFG0_CDMA_RX0_ANT_SEL_SHFT                               0x5
#define HWIO_MODEM_MISC_CFG0_GSM_ANT_SEL_BMSK                                   0x10
#define HWIO_MODEM_MISC_CFG0_GSM_ANT_SEL_SHFT                                    0x4
#define HWIO_MODEM_MISC_CFG0_GSM_ANT_SEL_ANTENNA_0_SAMPLES_FVAL                    0
#define HWIO_MODEM_MISC_CFG0_GSM_ANT_SEL_ANTENNA_1_SAMPLES_FVAL                  0x1
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS3_2_BMSK                               0xc
#define HWIO_MODEM_MISC_CFG0_RESERVED_BITS3_2_SHFT                               0x2
#define HWIO_MODEM_MISC_CFG0_RX_ANT_SRC_DBG_BMSK                                 0x2
#define HWIO_MODEM_MISC_CFG0_RX_ANT_SRC_DBG_SHFT                                 0x1
#define HWIO_MODEM_MISC_CFG0_VFR_IRQ_SRC_DBG_BMSK                                0x1
#define HWIO_MODEM_MISC_CFG0_VFR_IRQ_SRC_DBG_SHFT                                  0

#define HWIO_MODEM_MISC_CFG1_ADDR                                         0x9000480c
#define HWIO_MODEM_MISC_CFG1_RMSK                                         0x3fffffff
#define HWIO_MODEM_MISC_CFG1_SHFT                                                  0
#define HWIO_MODEM_MISC_CFG1_IN                                           \
        in_dword_masked(HWIO_MODEM_MISC_CFG1_ADDR, HWIO_MODEM_MISC_CFG1_RMSK)
#define HWIO_MODEM_MISC_CFG1_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_MISC_CFG1_ADDR, m)
#define HWIO_MODEM_MISC_CFG1_OUT(v)                                       \
        out_dword(HWIO_MODEM_MISC_CFG1_ADDR,v)
#define HWIO_MODEM_MISC_CFG1_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_MISC_CFG1_ADDR,m,v,HWIO_MODEM_MISC_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_MISC_CFG1_PCDAC_IOUT_VOUT_SEL_GRFC_EN_BMSK             0x20000000
#define HWIO_MODEM_MISC_CFG1_PCDAC_IOUT_VOUT_SEL_GRFC_EN_SHFT                   0x1d
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTOPA_EN_GRFC_EN_BMSK                 0x10000000
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTOPA_EN_GRFC_EN_SHFT                       0x1c
#define HWIO_MODEM_MISC_CFG1_PCDAC_GC_GRFC_EN_BMSK                         0x8000000
#define HWIO_MODEM_MISC_CFG1_PCDAC_GC_GRFC_EN_SHFT                              0x1b
#define HWIO_MODEM_MISC_CFG1_TX_ON_ALT_SEL_BMSK                            0x4000000
#define HWIO_MODEM_MISC_CFG1_TX_ON_ALT_SEL_SHFT                                 0x1a
#define HWIO_MODEM_MISC_CFG1_TX_ON_GRFC_EN_BMSK                            0x2000000
#define HWIO_MODEM_MISC_CFG1_TX_ON_GRFC_EN_SHFT                                 0x19
#define HWIO_MODEM_MISC_CFG1_PCDAC_GRFC20_EN_BMSK                          0x1000000
#define HWIO_MODEM_MISC_CFG1_PCDAC_GRFC20_EN_SHFT                               0x18
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTOPA_CTL_BMSK                          0xe00000
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTOPA_CTL_SHFT                              0x15
#define HWIO_MODEM_MISC_CFG1_PCDAC_DECOPA_CTL_BMSK                          0x1c0000
#define HWIO_MODEM_MISC_CFG1_PCDAC_DECOPA_CTL_SHFT                              0x12
#define HWIO_MODEM_MISC_CFG1_PCDAC_DCOFFSET_EN_BMSK                          0x20000
#define HWIO_MODEM_MISC_CFG1_PCDAC_DCOFFSET_EN_SHFT                             0x11
#define HWIO_MODEM_MISC_CFG1_PCDAC_HGAIN_SEL_BMSK                            0x10000
#define HWIO_MODEM_MISC_CFG1_PCDAC_HGAIN_SEL_SHFT                               0x10
#define HWIO_MODEM_MISC_CFG1_PCDAC_IREFIN_SEL_BMSK                            0x8000
#define HWIO_MODEM_MISC_CFG1_PCDAC_IREFIN_SEL_SHFT                               0xf
#define HWIO_MODEM_MISC_CFG1_PCDAC_DACIN_SEL_BMSK                             0x4000
#define HWIO_MODEM_MISC_CFG1_PCDAC_DACIN_SEL_SHFT                                0xe
#define HWIO_MODEM_MISC_CFG1_PCDAC_REFDECIN_SEL_BMSK                          0x2000
#define HWIO_MODEM_MISC_CFG1_PCDAC_REFDECIN_SEL_SHFT                             0xd
#define HWIO_MODEM_MISC_CFG1_PCDAC_REFIN_SEL_BMSK                             0x1000
#define HWIO_MODEM_MISC_CFG1_PCDAC_REFIN_SEL_SHFT                                0xc
#define HWIO_MODEM_MISC_CFG1_PCDAC_GC_BMSK                                     0xc00
#define HWIO_MODEM_MISC_CFG1_PCDAC_GC_SHFT                                       0xa
#define HWIO_MODEM_MISC_CFG1_PCDAC_DACOUTB_SEL_BMSK                            0x200
#define HWIO_MODEM_MISC_CFG1_PCDAC_DACOUTB_SEL_SHFT                              0x9
#define HWIO_MODEM_MISC_CFG1_PCDAC_DCOPAOUT_SEL_BMSK                           0x100
#define HWIO_MODEM_MISC_CFG1_PCDAC_DCOPAOUT_SEL_SHFT                             0x8
#define HWIO_MODEM_MISC_CFG1_PCDAC_BGOUT_SEL_BMSK                               0x80
#define HWIO_MODEM_MISC_CFG1_PCDAC_BGOUT_SEL_SHFT                                0x7
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTNODE_EN_BMSK                              0x40
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTNODE_EN_SHFT                               0x6
#define HWIO_MODEM_MISC_CFG1_PCDAC_IOUT_VOUT_SEL_BMSK                           0x20
#define HWIO_MODEM_MISC_CFG1_PCDAC_IOUT_VOUT_SEL_SHFT                            0x5
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTOPA_EN_BMSK                               0x10
#define HWIO_MODEM_MISC_CFG1_PCDAC_OUTOPA_EN_SHFT                                0x4
#define HWIO_MODEM_MISC_CFG1_PDDAC_IREFRTR_DECOPA_SEL_BMSK                       0x8
#define HWIO_MODEM_MISC_CFG1_PDDAC_IREFRTR_DECOPA_SEL_SHFT                       0x3
#define HWIO_MODEM_MISC_CFG1_PCDAC_DECOPA_EN_BMSK                                0x4
#define HWIO_MODEM_MISC_CFG1_PCDAC_DECOPA_EN_SHFT                                0x2
#define HWIO_MODEM_MISC_CFG1_PCDAC_BG_EN_BMSK                                    0x2
#define HWIO_MODEM_MISC_CFG1_PCDAC_BG_EN_SHFT                                    0x1
#define HWIO_MODEM_MISC_CFG1_PCDAC_DAC2_EN_BMSK                                  0x1
#define HWIO_MODEM_MISC_CFG1_PCDAC_DAC2_EN_SHFT                                    0

#define HWIO_MODEM_MISC_CFG2_ADDR                                         0x90004810
#define HWIO_MODEM_MISC_CFG2_RMSK                                                0x1
#define HWIO_MODEM_MISC_CFG2_SHFT                                                  0
#define HWIO_MODEM_MISC_CFG2_IN                                           \
        in_dword_masked(HWIO_MODEM_MISC_CFG2_ADDR, HWIO_MODEM_MISC_CFG2_RMSK)
#define HWIO_MODEM_MISC_CFG2_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_MISC_CFG2_ADDR, m)
#define HWIO_MODEM_MISC_CFG2_OUT(v)                                       \
        out_dword(HWIO_MODEM_MISC_CFG2_ADDR,v)
#define HWIO_MODEM_MISC_CFG2_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_MISC_CFG2_ADDR,m,v,HWIO_MODEM_MISC_CFG2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_MISC_CFG2_TX_ACTIVE_SEL_BMSK                                  0x1
#define HWIO_MODEM_MISC_CFG2_TX_ACTIVE_SEL_SHFT                                    0

#define HWIO_MODEM_TX_DAC_SLEEP_ADDR                                      0x90004814
#define HWIO_MODEM_TX_DAC_SLEEP_RMSK                                             0x1
#define HWIO_MODEM_TX_DAC_SLEEP_SHFT                                               0
#define HWIO_MODEM_TX_DAC_SLEEP_IN                                        \
        in_dword_masked(HWIO_MODEM_TX_DAC_SLEEP_ADDR, HWIO_MODEM_TX_DAC_SLEEP_RMSK)
#define HWIO_MODEM_TX_DAC_SLEEP_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_TX_DAC_SLEEP_ADDR, m)
#define HWIO_MODEM_TX_DAC_SLEEP_OUT(v)                                    \
        out_dword(HWIO_MODEM_TX_DAC_SLEEP_ADDR,v)
#define HWIO_MODEM_TX_DAC_SLEEP_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_TX_DAC_SLEEP_ADDR,m,v,HWIO_MODEM_TX_DAC_SLEEP_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_TX_DAC_SLEEP_TX_DAC_SLEEP_BMSK                                0x1
#define HWIO_MODEM_TX_DAC_SLEEP_TX_DAC_SLEEP_SHFT                                  0

#define HWIO_MODEM_DBG_BUS_OUT_GATING_ADDR                                0x90004818
#define HWIO_MODEM_DBG_BUS_OUT_GATING_RMSK                                    0xffff
#define HWIO_MODEM_DBG_BUS_OUT_GATING_SHFT                                         0
#define HWIO_MODEM_DBG_BUS_OUT_GATING_IN                                  \
        in_dword_masked(HWIO_MODEM_DBG_BUS_OUT_GATING_ADDR, HWIO_MODEM_DBG_BUS_OUT_GATING_RMSK)
#define HWIO_MODEM_DBG_BUS_OUT_GATING_INM(m)                              \
        in_dword_masked(HWIO_MODEM_DBG_BUS_OUT_GATING_ADDR, m)
#define HWIO_MODEM_DBG_BUS_OUT_GATING_OUT(v)                              \
        out_dword(HWIO_MODEM_DBG_BUS_OUT_GATING_ADDR,v)
#define HWIO_MODEM_DBG_BUS_OUT_GATING_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_DBG_BUS_OUT_GATING_ADDR,m,v,HWIO_MODEM_DBG_BUS_OUT_GATING_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_DBG_BUS_OUT_GATING_GATE_DBG_BUS_BMSK                       0xffff
#define HWIO_MODEM_DBG_BUS_OUT_GATING_GATE_DBG_BUS_SHFT                            0

#define HWIO_SAMPLING_RESET_ADDR                                          0x9000481c
#define HWIO_SAMPLING_RESET_RMSK                                                 0x1
#define HWIO_SAMPLING_RESET_SHFT                                                   0
#define HWIO_SAMPLING_RESET_OUT(v)                                        \
        out_dword(HWIO_SAMPLING_RESET_ADDR,v)
#define HWIO_SAMPLING_RESET_OUTM(m,v)                                     \
        out_dword_masked(HWIO_SAMPLING_RESET_ADDR,m,v,HWIO_SAMPLING_RESET_shadow)
#define HWIO_SAMPLING_RESET_SAMPLE_RES_BMSK                                      0x1
#define HWIO_SAMPLING_RESET_SAMPLE_RES_SHFT                                        0

#define HWIO_MODEM_WEB_SPARE_READ_REG0_ADDR                               0x90004820
#define HWIO_MODEM_WEB_SPARE_READ_REG0_RMSK                                      0xf
#define HWIO_MODEM_WEB_SPARE_READ_REG0_SHFT                                        0
#define HWIO_MODEM_WEB_SPARE_READ_REG0_OUT(v)                             \
        out_dword(HWIO_MODEM_WEB_SPARE_READ_REG0_ADDR,v)
#define HWIO_MODEM_WEB_SPARE_READ_REG0_OUTM(m,v)                          \
        out_dword_masked(HWIO_MODEM_WEB_SPARE_READ_REG0_ADDR,m,v,HWIO_MODEM_WEB_SPARE_READ_REG0_shadow)
#define HWIO_MODEM_WEB_SPARE_READ_REG0_WRITE_VAL_BMSK                            0xf
#define HWIO_MODEM_WEB_SPARE_READ_REG0_WRITE_VAL_SHFT                              0

#define HWIO_MODEM_GENERIC_CTL_REG_ADDR                                   0x90004824
#define HWIO_MODEM_GENERIC_CTL_REG_RMSK                                        0x1cf
#define HWIO_MODEM_GENERIC_CTL_REG_SHFT                                            0
#define HWIO_MODEM_GENERIC_CTL_REG_IN                                     \
        in_dword_masked(HWIO_MODEM_GENERIC_CTL_REG_ADDR, HWIO_MODEM_GENERIC_CTL_REG_RMSK)
#define HWIO_MODEM_GENERIC_CTL_REG_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_GENERIC_CTL_REG_ADDR, m)
#define HWIO_MODEM_GENERIC_CTL_REG_OUT(v)                                 \
        out_dword(HWIO_MODEM_GENERIC_CTL_REG_ADDR,v)
#define HWIO_MODEM_GENERIC_CTL_REG_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_GENERIC_CTL_REG_ADDR,m,v,HWIO_MODEM_GENERIC_CTL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_GENERIC_CTL_REG_TX_INT_SEL_BMSK                             0x100
#define HWIO_MODEM_GENERIC_CTL_REG_TX_INT_SEL_SHFT                               0x8
#define HWIO_MODEM_GENERIC_CTL_REG_TX_INT_SEL_SELECT_THE_TX_SLOT_INTERRUPT_FVAL          0
#define HWIO_MODEM_GENERIC_CTL_REG_TX_INT_SEL_SELECT_THE_TX_64_CHIP_INTERRUPT_FVAL        0x1
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_TEST_EN_BMSK                        0x80
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_TEST_EN_SHFT                         0x7
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_TEST_EN_DISABLE_FVAL                   0
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_TEST_EN_ENABLE_FVAL                  0x1
#define HWIO_MODEM_GENERIC_CTL_REG_HDEM_TESTBUS_EN_BMSK                         0x40
#define HWIO_MODEM_GENERIC_CTL_REG_HDEM_TESTBUS_EN_SHFT                          0x6
#define HWIO_MODEM_GENERIC_CTL_REG_HDEM_TESTBUS_EN_DISABLE_FVAL                    0
#define HWIO_MODEM_GENERIC_CTL_REG_HDEM_TESTBUS_EN_ENABLE_FVAL                   0x1
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_SEL_BMSK                             0xc
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_SEL_SHFT                             0x2
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_SEL_HDR_FVAL                           0
#define HWIO_MODEM_GENERIC_CTL_REG_MDSP_IRQ_SEL_GSM_FVAL                         0x1
#define HWIO_MODEM_GENERIC_CTL_REG_TRK_LO_ADJ_SEL_BMSK                           0x2
#define HWIO_MODEM_GENERIC_CTL_REG_TRK_LO_ADJ_SEL_SHFT                           0x1
#define HWIO_MODEM_GENERIC_CTL_REG_TRK_LO_ADJ_SEL_CDMA_1X_FVAL                     0
#define HWIO_MODEM_GENERIC_CTL_REG_TRK_LO_ADJ_SEL_HDR_FVAL                       0x1
#define HWIO_MODEM_GENERIC_CTL_REG_TX_AGC_CTL_SEL_BMSK                           0x1
#define HWIO_MODEM_GENERIC_CTL_REG_TX_AGC_CTL_SEL_SHFT                             0
#define HWIO_MODEM_GENERIC_CTL_REG_TX_AGC_CTL_SEL_CHAIN_0_FVAL                     0
#define HWIO_MODEM_GENERIC_CTL_REG_TX_AGC_CTL_SEL_CHAIN_1_FVAL                   0x1

#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_ADDR                                0x90004828
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_RMSK                                 0x7ffffff
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_SHFT                                         0
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_IN                                  \
        in_dword_masked(HWIO_MODEM_BRIDGE_TIMEOUT_CFG_ADDR, HWIO_MODEM_BRIDGE_TIMEOUT_CFG_RMSK)
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_INM(m)                              \
        in_dword_masked(HWIO_MODEM_BRIDGE_TIMEOUT_CFG_ADDR, m)
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_OUT(v)                              \
        out_dword(HWIO_MODEM_BRIDGE_TIMEOUT_CFG_ADDR,v)
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_BRIDGE_TIMEOUT_CFG_ADDR,m,v,HWIO_MODEM_BRIDGE_TIMEOUT_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_EN_MDM_BMSK                  0x4000000
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_EN_MDM_SHFT                       0x1a
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_RESERVED_BIT25_BMSK                  0x2000000
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_RESERVED_BIT25_SHFT                       0x19
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_EN_MODEM_BMSK                0x1000000
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_EN_MODEM_SHFT                     0x18
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_VAL_MDM_BMSK                  0xff0000
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_VAL_MDM_SHFT                      0x10
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_RESERVED_BITS15_8_BMSK                  0xff00
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_RESERVED_BITS15_8_SHFT                     0x8
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_VAL_MODEM_BMSK                    0xff
#define HWIO_MODEM_BRIDGE_TIMEOUT_CFG_TIMEOUT_VAL_MODEM_SHFT                       0

#define HWIO_MODEM_PA_ON_STATUS_ADDR                                      0x9000482c
#define HWIO_MODEM_PA_ON_STATUS_RMSK                                           0x3ff
#define HWIO_MODEM_PA_ON_STATUS_SHFT                                               0
#define HWIO_MODEM_PA_ON_STATUS_IN                                        \
        in_dword_masked(HWIO_MODEM_PA_ON_STATUS_ADDR, HWIO_MODEM_PA_ON_STATUS_RMSK)
#define HWIO_MODEM_PA_ON_STATUS_INM(m)                                    \
        in_dword_masked(HWIO_MODEM_PA_ON_STATUS_ADDR, m)
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_2_BMSK                                   0x200
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_2_SHFT                                     0x9
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_1_BMSK                                   0x100
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_1_SHFT                                     0x8
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_0_BMSK                                    0x80
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_0_SHFT                                     0x7
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_BMSK                                      0x40
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_SHFT                                       0x6
#define HWIO_MODEM_PA_ON_STATUS_TX_ON_BMSK                                      0x20
#define HWIO_MODEM_PA_ON_STATUS_TX_ON_SHFT                                       0x5
#define HWIO_MODEM_PA_ON_STATUS_PA_VALID_BMSK                                   0x10
#define HWIO_MODEM_PA_ON_STATUS_PA_VALID_SHFT                                    0x4
#define HWIO_MODEM_PA_ON_STATUS_TX_VALID_BMSK                                    0x8
#define HWIO_MODEM_PA_ON_STATUS_TX_VALID_SHFT                                    0x3
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_DISABLE_BMSK                               0x4
#define HWIO_MODEM_PA_ON_STATUS_PA_ON_DISABLE_SHFT                               0x2
#define HWIO_MODEM_PA_ON_STATUS_SYNTH_LOCK_GATED_BMSK                            0x2
#define HWIO_MODEM_PA_ON_STATUS_SYNTH_LOCK_GATED_SHFT                            0x1
#define HWIO_MODEM_PA_ON_STATUS_SYNTH_LOCK_BMSK                                  0x1
#define HWIO_MODEM_PA_ON_STATUS_SYNTH_LOCK_SHFT                                    0

#define HWIO_MODEM_PA_ON_CTL_ADDR                                         0x90004830
#define HWIO_MODEM_PA_ON_CTL_RMSK                                              0x1ff
#define HWIO_MODEM_PA_ON_CTL_SHFT                                                  0
#define HWIO_MODEM_PA_ON_CTL_IN                                           \
        in_dword_masked(HWIO_MODEM_PA_ON_CTL_ADDR, HWIO_MODEM_PA_ON_CTL_RMSK)
#define HWIO_MODEM_PA_ON_CTL_INM(m)                                       \
        in_dword_masked(HWIO_MODEM_PA_ON_CTL_ADDR, m)
#define HWIO_MODEM_PA_ON_CTL_OUT(v)                                       \
        out_dword(HWIO_MODEM_PA_ON_CTL_ADDR,v)
#define HWIO_MODEM_PA_ON_CTL_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_PA_ON_CTL_ADDR,m,v,HWIO_MODEM_PA_ON_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_PA_ON_CTL_BYPASS_PA_ON_DISABLE_BMSK                         0x100
#define HWIO_MODEM_PA_ON_CTL_BYPASS_PA_ON_DISABLE_SHFT                           0x8
#define HWIO_MODEM_PA_ON_CTL_BYPASS_TX_SYNTH_LOCK_BMSK                          0x80
#define HWIO_MODEM_PA_ON_CTL_BYPASS_TX_SYNTH_LOCK_SHFT                           0x7
#define HWIO_MODEM_PA_ON_CTL_BYPASS_TX_VALID_BMSK                               0x40
#define HWIO_MODEM_PA_ON_CTL_BYPASS_TX_VALID_SHFT                                0x6
#define HWIO_MODEM_PA_ON_CTL_TX_ON_EN_BMSK                                      0x20
#define HWIO_MODEM_PA_ON_CTL_TX_ON_EN_SHFT                                       0x5
#define HWIO_MODEM_PA_ON_CTL_BYPASS_PA_SYNTH_LOCK_BMSK                          0x10
#define HWIO_MODEM_PA_ON_CTL_BYPASS_PA_SYNTH_LOCK_SHFT                           0x4
#define HWIO_MODEM_PA_ON_CTL_BYPASS_PA_VALID_BMSK                                0x8
#define HWIO_MODEM_PA_ON_CTL_BYPASS_PA_VALID_SHFT                                0x3
#define HWIO_MODEM_PA_ON_CTL_BAND_SEL_BMSK                                       0x6
#define HWIO_MODEM_PA_ON_CTL_BAND_SEL_SHFT                                       0x1
#define HWIO_MODEM_PA_ON_CTL_PA_ON_EN_BMSK                                       0x1
#define HWIO_MODEM_PA_ON_CTL_PA_ON_EN_SHFT                                         0

#define HWIO_MODEM_PA_ON_PROTECTION_ADDR                                  0x90004834
#define HWIO_MODEM_PA_ON_PROTECTION_RMSK                                         0x1
#define HWIO_MODEM_PA_ON_PROTECTION_SHFT                                           0
#define HWIO_MODEM_PA_ON_PROTECTION_IN                                    \
        in_dword_masked(HWIO_MODEM_PA_ON_PROTECTION_ADDR, HWIO_MODEM_PA_ON_PROTECTION_RMSK)
#define HWIO_MODEM_PA_ON_PROTECTION_INM(m)                                \
        in_dword_masked(HWIO_MODEM_PA_ON_PROTECTION_ADDR, m)
#define HWIO_MODEM_PA_ON_PROTECTION_OUT(v)                                \
        out_dword(HWIO_MODEM_PA_ON_PROTECTION_ADDR,v)
#define HWIO_MODEM_PA_ON_PROTECTION_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_PA_ON_PROTECTION_ADDR,m,v,HWIO_MODEM_PA_ON_PROTECTION_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_PA_ON_PROTECTION_PA_ON_GUARD_BMSK                             0x1
#define HWIO_MODEM_PA_ON_PROTECTION_PA_ON_GUARD_SHFT                               0

#define HWIO_MDM_SEC_DOMAIN_CFG_ADDR                                      0x90004838
#define HWIO_MDM_SEC_DOMAIN_CFG_RMSK                                           0x3ff
#define HWIO_MDM_SEC_DOMAIN_CFG_SHFT                                               0
#define HWIO_MDM_SEC_DOMAIN_CFG_IN                                        \
        in_dword_masked(HWIO_MDM_SEC_DOMAIN_CFG_ADDR, HWIO_MDM_SEC_DOMAIN_CFG_RMSK)
#define HWIO_MDM_SEC_DOMAIN_CFG_INM(m)                                    \
        in_dword_masked(HWIO_MDM_SEC_DOMAIN_CFG_ADDR, m)
#define HWIO_MDM_SEC_DOMAIN_CFG_OUT(v)                                    \
        out_dword(HWIO_MDM_SEC_DOMAIN_CFG_ADDR,v)
#define HWIO_MDM_SEC_DOMAIN_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_SEC_DOMAIN_CFG_ADDR,m,v,HWIO_MDM_SEC_DOMAIN_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_SEC_DOMAIN_CFG_MARM_IRQ_MASK_BMSK                             0x3c0
#define HWIO_MDM_SEC_DOMAIN_CFG_MARM_IRQ_MASK_SHFT                               0x6
#define HWIO_MDM_SEC_DOMAIN_CFG_MDSP_IRQ_MASK_BMSK                              0x3c
#define HWIO_MDM_SEC_DOMAIN_CFG_MDSP_IRQ_MASK_SHFT                               0x2
#define HWIO_MDM_SEC_DOMAIN_CFG_MDSP_SEC_DOMAIN_BMSK                             0x3
#define HWIO_MDM_SEC_DOMAIN_CFG_MDSP_SEC_DOMAIN_SHFT                               0

#define HWIO_MODEM_WEB_DBG_BUS_SEL_ADDR                                   0x9000483c
#define HWIO_MODEM_WEB_DBG_BUS_SEL_RMSK                                          0x3
#define HWIO_MODEM_WEB_DBG_BUS_SEL_SHFT                                            0
#define HWIO_MODEM_WEB_DBG_BUS_SEL_IN                                     \
        in_dword_masked(HWIO_MODEM_WEB_DBG_BUS_SEL_ADDR, HWIO_MODEM_WEB_DBG_BUS_SEL_RMSK)
#define HWIO_MODEM_WEB_DBG_BUS_SEL_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_WEB_DBG_BUS_SEL_ADDR, m)
#define HWIO_MODEM_WEB_DBG_BUS_SEL_OUT(v)                                 \
        out_dword(HWIO_MODEM_WEB_DBG_BUS_SEL_ADDR,v)
#define HWIO_MODEM_WEB_DBG_BUS_SEL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_WEB_DBG_BUS_SEL_ADDR,m,v,HWIO_MODEM_WEB_DBG_BUS_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_WEB_DBG_BUS_SEL_DBG_BUS_OUT_SEL_BMSK                          0x3
#define HWIO_MODEM_WEB_DBG_BUS_SEL_DBG_BUS_OUT_SEL_SHFT                            0
#define HWIO_MODEM_WEB_DBG_BUS_SEL_DBG_BUS_OUT_SEL_RF_SIGNALS_DEBUG_BUS_TX_ON_AND_PA_ON_FVAL          0
#define HWIO_MODEM_WEB_DBG_BUS_SEL_DBG_BUS_OUT_SEL_ASYNC_FIFO_SAMPLE_RESYNC_CIRCUIT_DEBUG_BUSES_FOR_ANT0_AND_ANT1_FVAL        0x1
#define HWIO_MODEM_WEB_DBG_BUS_SEL_DBG_BUS_OUT_SEL_GRFC_CONTROLLED_SIGNALS_FVAL        0x2
#define HWIO_MODEM_WEB_DBG_BUS_SEL_DBG_BUS_OUT_SEL_GSM_AND_MMGPS_ANTENNA_SIGNALS_VFR_IRQ_FVAL        0x3

#define HWIO_MODEM_OUTPORT_OVERRIDE0_ADDR                                 0x90004840
#define HWIO_MODEM_OUTPORT_OVERRIDE0_RMSK                                  0xfffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE0_SHFT                                          0
#define HWIO_MODEM_OUTPORT_OVERRIDE0_IN                                   \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE0_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE0_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE0_INM(m)                               \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE0_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE0_OUT(v)                               \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE0_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE0_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE0_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE0_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE0_TEST_VAL_BMSK                         0xfffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE0_TEST_VAL_SHFT                                 0

#define HWIO_MODEM_OUTPORT_OVERRIDE1_ADDR                                 0x90004844
#define HWIO_MODEM_OUTPORT_OVERRIDE1_RMSK                                 0xffffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SHFT                                          0
#define HWIO_MODEM_OUTPORT_OVERRIDE1_IN                                   \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE1_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE1_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE1_INM(m)                               \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE1_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE1_OUT(v)                               \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE1_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE1_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE1_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE1_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE1_MDSP_GPIO_PO_BMSK                    0xc0000000
#define HWIO_MODEM_OUTPORT_OVERRIDE1_MDSP_GPIO_PO_SHFT                          0x1e
#define HWIO_MODEM_OUTPORT_OVERRIDE1_MDSP_GPIO_OE_BMSK                    0x30000000
#define HWIO_MODEM_OUTPORT_OVERRIDE1_MDSP_GPIO_OE_SHFT                          0x1c
#define HWIO_MODEM_OUTPORT_OVERRIDE1_MODEM_TO_ADSP_IRQ_BMSK                0xe000000
#define HWIO_MODEM_OUTPORT_OVERRIDE1_MODEM_TO_ADSP_IRQ_SHFT                     0x19
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_REQ_BMSK                          0x1000000
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_REQ_SHFT                               0x18
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_REQ_ID_BMSK                        0xff0000
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_REQ_ID_SHFT                            0x10
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_ADDR_BMSK                            0xff00
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_ADDR_SHFT                               0x8
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_DATA_BMSK                              0xff
#define HWIO_MODEM_OUTPORT_OVERRIDE1_SBI_DATA_SHFT                                 0

#define HWIO_MODEM_OUTPORT_OVERRIDE2_ADDR                                 0x90004848
#define HWIO_MODEM_OUTPORT_OVERRIDE2_RMSK                                 0x3fffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE2_SHFT                                          0
#define HWIO_MODEM_OUTPORT_OVERRIDE2_IN                                   \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE2_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE2_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE2_INM(m)                               \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE2_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE2_OUT(v)                               \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE2_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE2_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE2_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE2_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE2_TEST_VAL_BMSK                        0x3fffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE2_TEST_VAL_SHFT                                 0

#define HWIO_MODEM_OUTPORT_OVERRIDE3_ADDR                                 0x9000484c
#define HWIO_MODEM_OUTPORT_OVERRIDE3_RMSK                                   0x7fffff
#define HWIO_MODEM_OUTPORT_OVERRIDE3_SHFT                                          0
#define HWIO_MODEM_OUTPORT_OVERRIDE3_IN                                   \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE3_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE3_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE3_INM(m)                               \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE3_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE3_OUT(v)                               \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE3_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE3_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE3_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE3_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE3_GSM_GRFC_PO_BMSK                       0x7fffff
#define HWIO_MODEM_OUTPORT_OVERRIDE3_GSM_GRFC_PO_SHFT                              0

#define HWIO_MODEM_OUTPORT_OVERRIDE4_ADDR                                 0x90004850
#define HWIO_MODEM_OUTPORT_OVERRIDE4_RMSK                                   0x7fffff
#define HWIO_MODEM_OUTPORT_OVERRIDE4_SHFT                                          0
#define HWIO_MODEM_OUTPORT_OVERRIDE4_IN                                   \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE4_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE4_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE4_INM(m)                               \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE4_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE4_OUT(v)                               \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE4_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE4_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE4_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE4_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE4_GSM_GRFC_OE_BMSK                       0x7fffff
#define HWIO_MODEM_OUTPORT_OVERRIDE4_GSM_GRFC_OE_SHFT                              0

#define HWIO_MODEM_OUTPORT_OVERRIDE5_ADDR                                 0x90004854
#define HWIO_MODEM_OUTPORT_OVERRIDE5_RMSK                                  0x7ffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE5_SHFT                                          0
#define HWIO_MODEM_OUTPORT_OVERRIDE5_IN                                   \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE5_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE5_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE5_INM(m)                               \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE5_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE5_OUT(v)                               \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE5_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE5_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE5_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE5_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE5_MODEM_CLK_DBG_OUT_BMSK                0x6000000
#define HWIO_MODEM_OUTPORT_OVERRIDE5_MODEM_CLK_DBG_OUT_SHFT                     0x19
#define HWIO_MODEM_OUTPORT_OVERRIDE5_M_MICRO_IRQ_SRC_BMSK                  0x1ffffff
#define HWIO_MODEM_OUTPORT_OVERRIDE5_M_MICRO_IRQ_SRC_SHFT                          0

#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_ADDR                               0x90004858
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_RMSK                                      0x1
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_SHFT                                        0
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_IN                                 \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE_EN_ADDR, HWIO_MODEM_OUTPORT_OVERRIDE_EN_RMSK)
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_INM(m)                             \
        in_dword_masked(HWIO_MODEM_OUTPORT_OVERRIDE_EN_ADDR, m)
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_OUT(v)                             \
        out_dword(HWIO_MODEM_OUTPORT_OVERRIDE_EN_ADDR,v)
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MODEM_OUTPORT_OVERRIDE_EN_ADDR,m,v,HWIO_MODEM_OUTPORT_OVERRIDE_EN_IN); \
		HWIO_INTFREE()
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_EN_BMSK                                   0x1
#define HWIO_MODEM_OUTPORT_OVERRIDE_EN_EN_SHFT                                     0

#define HWIO_MODEM_INPORT_RD_DATA0_ADDR                                   0x9000485c
#define HWIO_MODEM_INPORT_RD_DATA0_RMSK                                   0x1fffffff
#define HWIO_MODEM_INPORT_RD_DATA0_SHFT                                            0
#define HWIO_MODEM_INPORT_RD_DATA0_IN                                     \
        in_dword_masked(HWIO_MODEM_INPORT_RD_DATA0_ADDR, HWIO_MODEM_INPORT_RD_DATA0_RMSK)
#define HWIO_MODEM_INPORT_RD_DATA0_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_INPORT_RD_DATA0_ADDR, m)
#define HWIO_MODEM_INPORT_RD_DATA0_RD_VAL_BMSK                            0x1fffffff
#define HWIO_MODEM_INPORT_RD_DATA0_RD_VAL_SHFT                                     0

#define HWIO_MODEM_INPORT_RD_DATA1_ADDR                                   0x90004860
#define HWIO_MODEM_INPORT_RD_DATA1_RMSK                                   0x3fffffff
#define HWIO_MODEM_INPORT_RD_DATA1_SHFT                                            0
#define HWIO_MODEM_INPORT_RD_DATA1_IN                                     \
        in_dword_masked(HWIO_MODEM_INPORT_RD_DATA1_ADDR, HWIO_MODEM_INPORT_RD_DATA1_RMSK)
#define HWIO_MODEM_INPORT_RD_DATA1_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_INPORT_RD_DATA1_ADDR, m)
#define HWIO_MODEM_INPORT_RD_DATA1_RD_VAL_BMSK                            0x3fffffff
#define HWIO_MODEM_INPORT_RD_DATA1_RD_VAL_SHFT                                     0

#define HWIO_MODEM_INPORT_RD_DATA2_ADDR                                   0x90004864
#define HWIO_MODEM_INPORT_RD_DATA2_RMSK                                    0x1ffffff
#define HWIO_MODEM_INPORT_RD_DATA2_SHFT                                            0
#define HWIO_MODEM_INPORT_RD_DATA2_IN                                     \
        in_dword_masked(HWIO_MODEM_INPORT_RD_DATA2_ADDR, HWIO_MODEM_INPORT_RD_DATA2_RMSK)
#define HWIO_MODEM_INPORT_RD_DATA2_INM(m)                                 \
        in_dword_masked(HWIO_MODEM_INPORT_RD_DATA2_ADDR, m)
#define HWIO_MODEM_INPORT_RD_DATA2_RD_VAL_BMSK                             0x1ffffff
#define HWIO_MODEM_INPORT_RD_DATA2_RD_VAL_SHFT                                     0

#define HWIO_AGC_CARRIER_FREQ_ERR_ADDR                                    0x90004868
#define HWIO_AGC_CARRIER_FREQ_ERR_RMSK                                        0xffff
#define HWIO_AGC_CARRIER_FREQ_ERR_SHFT                                             0
#define HWIO_AGC_CARRIER_FREQ_ERR_IN                                      \
        in_dword_masked(HWIO_AGC_CARRIER_FREQ_ERR_ADDR, HWIO_AGC_CARRIER_FREQ_ERR_RMSK)
#define HWIO_AGC_CARRIER_FREQ_ERR_INM(m)                                  \
        in_dword_masked(HWIO_AGC_CARRIER_FREQ_ERR_ADDR, m)
#define HWIO_AGC_CARRIER_FREQ_ERR_OUT(v)                                  \
        out_dword(HWIO_AGC_CARRIER_FREQ_ERR_ADDR,v)
#define HWIO_AGC_CARRIER_FREQ_ERR_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AGC_CARRIER_FREQ_ERR_ADDR,m,v,HWIO_AGC_CARRIER_FREQ_ERR_IN); \
		HWIO_INTFREE()
#define HWIO_AGC_CARRIER_FREQ_ERR_FREQ_ERR_BMSK                               0xffff
#define HWIO_AGC_CARRIER_FREQ_ERR_FREQ_ERR_SHFT                                    0

#define HWIO_AGC_FREQ_COMB_CTL_ADDR                                       0x9000486c
#define HWIO_AGC_FREQ_COMB_CTL_RMSK                                              0x7
#define HWIO_AGC_FREQ_COMB_CTL_SHFT                                                0
#define HWIO_AGC_FREQ_COMB_CTL_IN                                         \
        in_dword_masked(HWIO_AGC_FREQ_COMB_CTL_ADDR, HWIO_AGC_FREQ_COMB_CTL_RMSK)
#define HWIO_AGC_FREQ_COMB_CTL_INM(m)                                     \
        in_dword_masked(HWIO_AGC_FREQ_COMB_CTL_ADDR, m)
#define HWIO_AGC_FREQ_COMB_CTL_OUT(v)                                     \
        out_dword(HWIO_AGC_FREQ_COMB_CTL_ADDR,v)
#define HWIO_AGC_FREQ_COMB_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AGC_FREQ_COMB_CTL_ADDR,m,v,HWIO_AGC_FREQ_COMB_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_AGC_FREQ_COMB_CTL_CARRIER_FREQ_TRK_ORIDE_N_BMSK                     0x4
#define HWIO_AGC_FREQ_COMB_CTL_CARRIER_FREQ_TRK_ORIDE_N_SHFT                     0x2
#define HWIO_AGC_FREQ_COMB_CTL_TRK_LO_ADJ_POL_BMSK                               0x2
#define HWIO_AGC_FREQ_COMB_CTL_TRK_LO_ADJ_POL_SHFT                               0x1
#define HWIO_AGC_FREQ_COMB_CTL_TRK_LO_ADJ_OE_BMSK                                0x1
#define HWIO_AGC_FREQ_COMB_CTL_TRK_LO_ADJ_OE_SHFT                                  0

//------------------------------------------------------------------------ END
//---------------------------------------------------------------------------------------------
// RXF_SRC_RS				 0x4B00                0x4BFC
//---------------------------------------------------------------------------------------------
//----------------------------------------------------------------------------
// RXF_SRC_RS_FILE                   generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1.2: Rx Sample Registers
#define HWIO_RXF_SRCc_BBF_COEF0_ADDR(c)                      (0x90004b00+0x100*(c))
#define HWIO_RXF_SRCc_BBF_COEF0_RMSK                                      0x7f7f7f7f
#define HWIO_RXF_SRCc_BBF_COEF0_SHFT                                               0
#define HWIO_RXF_SRCc_BBF_COEF0_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_COEF0_ADDR(c))
#define HWIO_RXF_SRCc_BBF_COEF0_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_COEF0_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_COEF0_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_COEF0_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_COEF0_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_COEF0_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_COEF0_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A5_BMSK                          0x7f000000
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A5_SHFT                                0x18
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A4_BMSK                            0x7f0000
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A4_SHFT                                0x10
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A3_BMSK                              0x7f00
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A3_SHFT                                 0x8
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A2_BMSK                                0x7f
#define HWIO_RXF_SRCc_BBF_COEF0_BBF_COEF_A2_SHFT                                   0

#define HWIO_RXF_SRCc_BBF_COEF1_ADDR(c)                      (0x90004b04+0x100*(c))
#define HWIO_RXF_SRCc_BBF_COEF1_RMSK                                      0x7f7fff7f
#define HWIO_RXF_SRCc_BBF_COEF1_SHFT                                               0
#define HWIO_RXF_SRCc_BBF_COEF1_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_COEF1_ADDR(c))
#define HWIO_RXF_SRCc_BBF_COEF1_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_COEF1_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_COEF1_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_COEF1_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_COEF1_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_COEF1_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_COEF1_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_COEF1_BBF_COEF_A7_BMSK                          0x7f000000
#define HWIO_RXF_SRCc_BBF_COEF1_BBF_COEF_A7_SHFT                                0x18
#define HWIO_RXF_SRCc_BBF_COEF1_BBF_COEF_A6_BMSK                            0x7f0000
#define HWIO_RXF_SRCc_BBF_COEF1_BBF_COEF_A6_SHFT                                0x10
#define HWIO_RXF_SRCc_BBF_COEF1_GREY_MAP_BMSK                                 0xff00
#define HWIO_RXF_SRCc_BBF_COEF1_GREY_MAP_SHFT                                    0x8
#define HWIO_RXF_SRCc_BBF_COEF1_GREY_MAP_SELECT_GREY_MAP_BIT_1_0_AS_OUTPUT_FVAL          0
#define HWIO_RXF_SRCc_BBF_COEF1_GREY_MAP_SELECT_GREY_MAP_BIT_3_2_AS_OUTPUT_FVAL        0x1
#define HWIO_RXF_SRCc_BBF_COEF1_GREY_MAP_SELECT_GREY_MAP_BIT_5_4_AS_OUTPUT_FVAL        0x2
#define HWIO_RXF_SRCc_BBF_COEF1_GREY_MAP_SELECT_GREY_MAP_BIT_7_6_AS_OUTPUT_FVAL        0x3
#define HWIO_RXF_SRCc_BBF_COEF1_BBF_COEF_A1_BMSK                                0x7f
#define HWIO_RXF_SRCc_BBF_COEF1_BBF_COEF_A1_SHFT                                   0

#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_ADDR(c)                      (0x90004b08+0x100*(c))
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_RMSK                                0xffffffff
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_SHFT                                         0
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_COEF_NOTCH0_ADDR(c))
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_COEF_NOTCH0_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_COEF_NOTCH0_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_COEF_NOTCH0_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_COEF_NOTCH0_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_I_H_BMSK               0xff000000
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_I_H_SHFT                     0x18
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_I_L_BMSK                 0xff0000
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_I_L_SHFT                     0x10
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_R_H_BMSK                   0xff00
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_R_H_SHFT                      0x8
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_R_L_BMSK                     0xff
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH0_BBF_COEF_ROT_R_L_SHFT                        0

#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_ADDR(c)                      (0x90004b0c+0x100*(c))
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_RMSK                                0xffffffff
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_SHFT                                         0
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_COEF_NOTCH1_ADDR(c))
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_COEF_NOTCH1_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_COEF_NOTCH1_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_COEF_NOTCH1_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_COEF_NOTCH1_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_I_H_BMSK               0xff000000
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_I_H_SHFT                     0x18
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_I_L_BMSK                 0xff0000
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_I_L_SHFT                     0x10
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_R_H_BMSK                   0xff00
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_R_H_SHFT                      0x8
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_R_L_BMSK                     0xff
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH1_BBF_COEF_ROT_R_L_SHFT                        0

#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_ADDR(c)                      (0x90004b10+0x100*(c))
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_RMSK                                0xffffffff
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_SHFT                                         0
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_INI(c) \
        in_dword(HWIO_RXF_SRCc_BBF_COEF_NOTCH2_ADDR(c))
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_BBF_COEF_NOTCH2_ADDR(c), mask)
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_BBF_COEF_NOTCH2_ADDR(c),v)
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_BBF_COEF_NOTCH2_ADDR(c),mask,v,HWIO_RXF_SRCc_BBF_COEF_NOTCH2_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_I_H_BMSK               0xff000000
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_I_H_SHFT                     0x18
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_I_L_BMSK                 0xff0000
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_I_L_SHFT                     0x10
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_R_H_BMSK                   0xff00
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_R_H_SHFT                      0x8
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_R_L_BMSK                     0xff
#define HWIO_RXF_SRCc_BBF_COEF_NOTCH2_BBF_COEF_ROT_R_L_SHFT                        0

#define HWIO_RXF_SRCc_OFFSET_CTL_ADDR(c)                      (0x90004b14+0x100*(c))
#define HWIO_RXF_SRCc_OFFSET_CTL_RMSK                                          0xfff
#define HWIO_RXF_SRCc_OFFSET_CTL_SHFT                                              0
#define HWIO_RXF_SRCc_OFFSET_CTL_INI(c) \
        in_dword(HWIO_RXF_SRCc_OFFSET_CTL_ADDR(c))
#define HWIO_RXF_SRCc_OFFSET_CTL_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_OFFSET_CTL_ADDR(c), mask)
#define HWIO_RXF_SRCc_OFFSET_CTL_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_OFFSET_CTL_ADDR(c),v)
#define HWIO_RXF_SRCc_OFFSET_CTL_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_OFFSET_CTL_ADDR(c),mask,v,HWIO_RXF_SRCc_OFFSET_CTL_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACCUM_CLR_EN_BMSK                          0x800
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACCUM_CLR_EN_SHFT                            0xb
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_OFFSET_ACCUM_EN_BMSK                       0x400
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_OFFSET_ACCUM_EN_SHFT                         0xa
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACCUM_FREQ_BMSK                            0x300
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACCUM_FREQ_SHFT                              0x8
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACCUM_FREQ_1_8_CLK_01_1_6_CLK_FVAL             0
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACCUM_FREQ_1_4_CLK_11_1_2_CLK_FVAL           0x2
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_BMSK                      0xf0
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_SHFT                       0x4
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_NO_SHIFT_FVAL                0
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_SHIFT_LEFT_1_FVAL          0x1
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_SHIFT_LEFT_7_FVAL          0x7
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_SHIFT_LEFT_8_FVAL          0x8
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_SHIFT_LEFT_14_FVAL         0xe
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_ACQ_OFFSET_SCALER_NOT_USED_FVAL              0xf
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_BMSK                       0xf
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_SHFT                         0
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_NO_SHIFT_FVAL                0
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_SHIFT_LEFT_1_FVAL          0x1
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_SHIFT_LEFT_7_FVAL          0x7
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_SHIFT_LEFT_8_FVAL          0x8
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_SHIFT_LEFT_14_FVAL         0xe
#define HWIO_RXF_SRCc_OFFSET_CTL_FG_TRC_OFFSET_SCALER_NOT_USED_FVAL              0xf

#define HWIO_RXF_SRCc_DACC_CTL_ADDR(c)                      (0x90004b18+0x100*(c))
#define HWIO_RXF_SRCc_DACC_CTL_RMSK                                        0x7ffffff
#define HWIO_RXF_SRCc_DACC_CTL_SHFT                                                0
#define HWIO_RXF_SRCc_DACC_CTL_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_CTL_ADDR(c))
#define HWIO_RXF_SRCc_DACC_CTL_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_CTL_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_CTL_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_CTL_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_CTL_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_CTL_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_CTL_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_DACC_EN_BMSK                          0x4000000
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_DACC_EN_SHFT                               0x1a
#define HWIO_RXF_SRCc_DACC_CTL_DACC_DC_OFFSET_POLARITY_BMSK                0x2000000
#define HWIO_RXF_SRCc_DACC_CTL_DACC_DC_OFFSET_POLARITY_SHFT                     0x19
#define HWIO_RXF_SRCc_DACC_CTL_DACC_MULT_PRESCALER_BMSK                    0x1800000
#define HWIO_RXF_SRCc_DACC_CTL_DACC_MULT_PRESCALER_SHFT                         0x17
#define HWIO_RXF_SRCc_DACC_CTL_DACC_MULT_PRESCALER_0_25_FVAL                       0
#define HWIO_RXF_SRCc_DACC_CTL_DACC_MULT_PRESCALER_0_5_FVAL                      0x1
#define HWIO_RXF_SRCc_DACC_CTL_DACC_MULT_PRESCALER_1_0_FVAL                      0x2
#define HWIO_RXF_SRCc_DACC_CTL_DACC_MULT_PRESCALER_2_0_FVAL                      0x3
#define HWIO_RXF_SRCc_DACC_CTL_NOT_USED_BMSK                                0x400000
#define HWIO_RXF_SRCc_DACC_CTL_NOT_USED_SHFT                                    0x16
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_MIX_RANGE_OVERIDE_BMSK                 0x200000
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_MIX_RANGE_OVERIDE_SHFT                     0x15
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_LNA_RANGE_OVERIDE_BMSK                 0x100000
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_LNA_RANGE_OVERIDE_SHFT                     0x14
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_MIX_RANGE_BMSK                          0x80000
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_MIX_RANGE_SHFT                             0x13
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_LNA_RANGE_BMSK                          0x60000
#define HWIO_RXF_SRCc_DACC_CTL_MICRO_LNA_RANGE_SHFT                             0x11
#define HWIO_RXF_SRCc_DACC_CTL_RXF_SBI_EN_BMSK                               0x10000
#define HWIO_RXF_SRCc_DACC_CTL_RXF_SBI_EN_SHFT                                  0x10
#define HWIO_RXF_SRCc_DACC_CTL_DACC_GCH_UPDATE_EN_BMSK                        0x8000
#define HWIO_RXF_SRCc_DACC_CTL_DACC_GCH_UPDATE_EN_SHFT                           0xf
#define HWIO_RXF_SRCc_DACC_CTL_DACC_PRD_UPDATE_EN_BMSK                        0x4000
#define HWIO_RXF_SRCc_DACC_CTL_DACC_PRD_UPDATE_EN_SHFT                           0xe
#define HWIO_RXF_SRCc_DACC_CTL_DACC_DFT_UPDATE_EN_BMSK                        0x2000
#define HWIO_RXF_SRCc_DACC_CTL_DACC_DFT_UPDATE_EN_SHFT                           0xd
#define HWIO_RXF_SRCc_DACC_CTL_DACC_FG_EST_N_BMSK                             0x1000
#define HWIO_RXF_SRCc_DACC_CTL_DACC_FG_EST_N_SHFT                                0xc
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACCUM_CLR_EN_BMSK                           0x800
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACCUM_CLR_EN_SHFT                             0xb
#define HWIO_RXF_SRCc_DACC_CTL_EST_OFFSET_ACCUM_EN_BMSK                        0x400
#define HWIO_RXF_SRCc_DACC_CTL_EST_OFFSET_ACCUM_EN_SHFT                          0xa
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACCUM_FREQ_BMSK                             0x300
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACCUM_FREQ_SHFT                               0x8
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACCUM_FREQ_1_8_CLK_01_1_6_CLK_FVAL              0
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACCUM_FREQ_1_4_CLK_11_1_2_CLK_FVAL            0x2
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_BMSK                       0xf0
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_SHFT                        0x4
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_NO_SHIFT_FVAL                 0
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_SHIFT_LEFT_1_FVAL           0x1
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_SHIFT_LEFT_7_FVAL           0x7
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_SHIFT_LEFT_8_FVAL           0x8
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_SHIFT_LEFT_14_FVAL          0xe
#define HWIO_RXF_SRCc_DACC_CTL_EST_ACQ_OFFSET_SCALER_NOT_USED_FVAL               0xf
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_BMSK                        0xf
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_SHFT                          0
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_NO_SHIFT_FVAL                 0
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_SHIFT_LEFT_1_FVAL           0x1
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_SHIFT_LEFT_7_FVAL           0x7
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_SHIFT_LEFT_8_FVAL           0x8
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_SHIFT_LEFT_14_FVAL          0xe
#define HWIO_RXF_SRCc_DACC_CTL_EST_TRC_OFFSET_SCALER_NOT_USED_FVAL               0xf

#define HWIO_RXF_SRCc_FG_IOFFSET_ADDR(c)                      (0x90004b1c+0x100*(c))
#define HWIO_RXF_SRCc_FG_IOFFSET_RMSK                                     0xffffffff
#define HWIO_RXF_SRCc_FG_IOFFSET_SHFT                                              0
#define HWIO_RXF_SRCc_FG_IOFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_FG_IOFFSET_ADDR(c))
#define HWIO_RXF_SRCc_FG_IOFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_FG_IOFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_FG_IOFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_FG_IOFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_FG_IOFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_FG_IOFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_FG_IOFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_FG_IOFFSET_FG_I_OFFSET_BMSK                         0xffffffff
#define HWIO_RXF_SRCc_FG_IOFFSET_FG_I_OFFSET_SHFT                                  0

#define HWIO_RXF_SRCc_FG_QOFFSET_ADDR(c)                      (0x90004b20+0x100*(c))
#define HWIO_RXF_SRCc_FG_QOFFSET_RMSK                                     0xffffffff
#define HWIO_RXF_SRCc_FG_QOFFSET_SHFT                                              0
#define HWIO_RXF_SRCc_FG_QOFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_FG_QOFFSET_ADDR(c))
#define HWIO_RXF_SRCc_FG_QOFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_FG_QOFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_FG_QOFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_FG_QOFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_FG_QOFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_FG_QOFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_FG_QOFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_FG_QOFFSET_FG_Q_OFFSET_BMSK                         0xffffffff
#define HWIO_RXF_SRCc_FG_QOFFSET_FG_Q_OFFSET_SHFT                                  0

#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_ADDR(c)                      (0x90004b24+0x100*(c))
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_RMSK                                    0x3ffff
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_SHFT                                          0
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_INI(c) \
        in_dword(HWIO_RXF_SRCc_DC_IOFFSET_ADJ_ADDR(c))
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DC_IOFFSET_ADJ_ADDR(c), mask)
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DC_IOFFSET_ADJ_ADDR(c),v)
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DC_IOFFSET_ADJ_ADDR(c),mask,v,HWIO_RXF_SRCc_DC_IOFFSET_ADJ_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_IOFFSET_ADJ_BMSK                        0x3ffff
#define HWIO_RXF_SRCc_DC_IOFFSET_ADJ_IOFFSET_ADJ_SHFT                              0

#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_ADDR(c)                      (0x90004b28+0x100*(c))
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_RMSK                                    0x3ffff
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_SHFT                                          0
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_INI(c) \
        in_dword(HWIO_RXF_SRCc_DC_QOFFSET_ADJ_ADDR(c))
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DC_QOFFSET_ADJ_ADDR(c), mask)
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DC_QOFFSET_ADJ_ADDR(c),v)
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DC_QOFFSET_ADJ_ADDR(c),mask,v,HWIO_RXF_SRCc_DC_QOFFSET_ADJ_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_QOFFSET_ADJ_BMSK                        0x3ffff
#define HWIO_RXF_SRCc_DC_QOFFSET_ADJ_QOFFSET_ADJ_SHFT                              0

#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_ADDR(c)                      (0x90004b2c+0x100*(c))
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_RMSK                                 0x7fffffff
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_SHFT                                          0
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_ACQ_TIMER_ADDR(c))
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_ACQ_TIMER_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_ACQ_TIMER_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_ACQ_TIMER_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_ACQ_TIMER_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_DACC_ACQ_COUNT_BMSK                  0x70000000
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_DACC_ACQ_COUNT_SHFT                        0x1c
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_DACC_ACQ_TIME_BMSK                    0xfffffff
#define HWIO_RXF_SRCc_DACC_ACQ_TIMER_DACC_ACQ_TIME_SHFT                            0

#define HWIO_RXF_SRCc_DACC_TRC_TIMER_ADDR(c)                      (0x90004b30+0x100*(c))
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_RMSK                                  0xfffffff
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_SHFT                                          0
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_TRC_TIMER_ADDR(c))
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_TRC_TIMER_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_TRC_TIMER_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_TRC_TIMER_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_TRC_TIMER_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_DACC_TRC_TIME_BMSK                    0xfffffff
#define HWIO_RXF_SRCc_DACC_TRC_TIMER_DACC_TRC_TIME_SHFT                            0

#define HWIO_RXF_SRCc_DACC_CLR_TIMER_ADDR(c)                      (0x90004b34+0x100*(c))
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_RMSK                                       0xff
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_SHFT                                          0
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_CLR_TIMER_ADDR(c))
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_CLR_TIMER_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_CLR_TIMER_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_CLR_TIMER_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_CLR_TIMER_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_DACC_CLR_TIME_BMSK                         0xff
#define HWIO_RXF_SRCc_DACC_CLR_TIMER_DACC_CLR_TIME_SHFT                            0

#define HWIO_RXF_SRCc_DACC_EST_THRESH_ADDR(c)                      (0x90004b38+0x100*(c))
#define HWIO_RXF_SRCc_DACC_EST_THRESH_RMSK                                0x7fffffff
#define HWIO_RXF_SRCc_DACC_EST_THRESH_SHFT                                         0
#define HWIO_RXF_SRCc_DACC_EST_THRESH_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_EST_THRESH_ADDR(c))
#define HWIO_RXF_SRCc_DACC_EST_THRESH_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_EST_THRESH_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_EST_THRESH_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_EST_THRESH_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_EST_THRESH_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_EST_THRESH_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_EST_THRESH_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_EST_THRESH_EST_THRESHOLD_BMSK                  0x7fffffff
#define HWIO_RXF_SRCc_DACC_EST_THRESH_EST_THRESHOLD_SHFT                           0

#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_ADDR(c)                      (0x90004b3c+0x100*(c))
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_RMSK                               0xffffffff
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_SHFT                                        0
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_EST_IOFFSET_ADDR(c))
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_EST_IOFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_EST_IOFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_EST_IOFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_EST_IOFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_EST_I_DC_OFFSET_BMSK               0xffffffff
#define HWIO_RXF_SRCc_DACC_EST_IOFFSET_EST_I_DC_OFFSET_SHFT                        0

#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_ADDR(c)                      (0x90004b40+0x100*(c))
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_RMSK                               0xffffffff
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_SHFT                                        0
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_EST_QOFFSET_ADDR(c))
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_EST_QOFFSET_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_EST_QOFFSET_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_EST_QOFFSET_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_EST_QOFFSET_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_EST_Q_DC_OFFSET_BMSK               0xffffffff
#define HWIO_RXF_SRCc_DACC_EST_QOFFSET_EST_Q_DC_OFFSET_SHFT                        0

#define HWIO_RXF_SRCc_DACC_IACCUM0_ADDR(c)                      (0x90004b44+0x100*(c))
#define HWIO_RXF_SRCc_DACC_IACCUM0_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM0_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_IACCUM0_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_IACCUM0_ADDR(c))
#define HWIO_RXF_SRCc_DACC_IACCUM0_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_IACCUM0_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_IACCUM0_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_IACCUM0_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_IACCUM0_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_IACCUM0_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_IACCUM0_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_IACCUM0_DACC_I_ACCUM0_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM0_DACC_I_ACCUM0_SHFT                              0

#define HWIO_RXF_SRCc_DACC_IACCUM1_ADDR(c)                      (0x90004b48+0x100*(c))
#define HWIO_RXF_SRCc_DACC_IACCUM1_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM1_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_IACCUM1_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_IACCUM1_ADDR(c))
#define HWIO_RXF_SRCc_DACC_IACCUM1_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_IACCUM1_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_IACCUM1_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_IACCUM1_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_IACCUM1_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_IACCUM1_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_IACCUM1_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_IACCUM1_DACC_I_ACCUM1_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM1_DACC_I_ACCUM1_SHFT                              0

#define HWIO_RXF_SRCc_DACC_IACCUM2_ADDR(c)                      (0x90004b4c+0x100*(c))
#define HWIO_RXF_SRCc_DACC_IACCUM2_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM2_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_IACCUM2_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_IACCUM2_ADDR(c))
#define HWIO_RXF_SRCc_DACC_IACCUM2_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_IACCUM2_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_IACCUM2_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_IACCUM2_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_IACCUM2_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_IACCUM2_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_IACCUM2_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_IACCUM2_DACC_I_ACCUM2_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM2_DACC_I_ACCUM2_SHFT                              0

#define HWIO_RXF_SRCc_DACC_IACCUM3_ADDR(c)                      (0x90004b50+0x100*(c))
#define HWIO_RXF_SRCc_DACC_IACCUM3_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM3_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_IACCUM3_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_IACCUM3_ADDR(c))
#define HWIO_RXF_SRCc_DACC_IACCUM3_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_IACCUM3_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_IACCUM3_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_IACCUM3_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_IACCUM3_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_IACCUM3_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_IACCUM3_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_IACCUM3_DACC_I_ACCUM3_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM3_DACC_I_ACCUM3_SHFT                              0

#define HWIO_RXF_SRCc_DACC_IACCUM4_ADDR(c)                      (0x90004b54+0x100*(c))
#define HWIO_RXF_SRCc_DACC_IACCUM4_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM4_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_IACCUM4_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_IACCUM4_ADDR(c))
#define HWIO_RXF_SRCc_DACC_IACCUM4_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_IACCUM4_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_IACCUM4_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_IACCUM4_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_IACCUM4_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_IACCUM4_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_IACCUM4_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_IACCUM4_DACC_I_ACCUM4_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_IACCUM4_DACC_I_ACCUM4_SHFT                              0

#define HWIO_RXF_SRCc_DACC_QACCUM0_ADDR(c)                      (0x90004b58+0x100*(c))
#define HWIO_RXF_SRCc_DACC_QACCUM0_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM0_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_QACCUM0_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_QACCUM0_ADDR(c))
#define HWIO_RXF_SRCc_DACC_QACCUM0_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_QACCUM0_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_QACCUM0_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_QACCUM0_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_QACCUM0_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_QACCUM0_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_QACCUM0_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_QACCUM0_DACC_Q_ACCUM0_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM0_DACC_Q_ACCUM0_SHFT                              0

#define HWIO_RXF_SRCc_DACC_QACCUM1_ADDR(c)                      (0x90004b5c+0x100*(c))
#define HWIO_RXF_SRCc_DACC_QACCUM1_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM1_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_QACCUM1_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_QACCUM1_ADDR(c))
#define HWIO_RXF_SRCc_DACC_QACCUM1_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_QACCUM1_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_QACCUM1_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_QACCUM1_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_QACCUM1_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_QACCUM1_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_QACCUM1_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_QACCUM1_DACC_Q_ACCUM1_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM1_DACC_Q_ACCUM1_SHFT                              0

#define HWIO_RXF_SRCc_DACC_QACCUM2_ADDR(c)                      (0x90004b60+0x100*(c))
#define HWIO_RXF_SRCc_DACC_QACCUM2_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM2_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_QACCUM2_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_QACCUM2_ADDR(c))
#define HWIO_RXF_SRCc_DACC_QACCUM2_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_QACCUM2_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_QACCUM2_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_QACCUM2_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_QACCUM2_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_QACCUM2_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_QACCUM2_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_QACCUM2_DACC_Q_ACCUM2_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM2_DACC_Q_ACCUM2_SHFT                              0

#define HWIO_RXF_SRCc_DACC_QACCUM3_ADDR(c)                      (0x90004b64+0x100*(c))
#define HWIO_RXF_SRCc_DACC_QACCUM3_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM3_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_QACCUM3_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_QACCUM3_ADDR(c))
#define HWIO_RXF_SRCc_DACC_QACCUM3_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_QACCUM3_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_QACCUM3_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_QACCUM3_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_QACCUM3_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_QACCUM3_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_QACCUM3_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_QACCUM3_DACC_Q_ACCUM3_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM3_DACC_Q_ACCUM3_SHFT                              0

#define HWIO_RXF_SRCc_DACC_QACCUM4_ADDR(c)                      (0x90004b68+0x100*(c))
#define HWIO_RXF_SRCc_DACC_QACCUM4_RMSK                                        0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM4_SHFT                                            0
#define HWIO_RXF_SRCc_DACC_QACCUM4_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_QACCUM4_ADDR(c))
#define HWIO_RXF_SRCc_DACC_QACCUM4_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_QACCUM4_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_QACCUM4_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_QACCUM4_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_QACCUM4_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_QACCUM4_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_QACCUM4_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_QACCUM4_DACC_Q_ACCUM4_BMSK                          0x1ff
#define HWIO_RXF_SRCc_DACC_QACCUM4_DACC_Q_ACCUM4_SHFT                              0

#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_ADDR(c)                      (0x90004b6c+0x100*(c))
#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_RMSK                                     0x1
#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_SHFT                                       0
#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_MICRO_DACC_UPDATE_ADDR(c),v)
#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RXF_SRCc_MICRO_DACC_UPDATE_ADDR(c),mask,v,HWIO_RXF_SRCc_MICRO_DACC_UPDATE_shadow[c])
#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_MICRO_DACC_UPDATE_BMSK                   0x1
#define HWIO_RXF_SRCc_MICRO_DACC_UPDATE_MICRO_DACC_UPDATE_SHFT                     0

#define HWIO_RXF_SRCc_DACC_GAIN_MULT_ADDR(c)                      (0x90004b74+0x100*(c))
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_RMSK                                     0xffff
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_SHFT                                          0
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_INI(c) \
        in_dword(HWIO_RXF_SRCc_DACC_GAIN_MULT_ADDR(c))
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_DACC_GAIN_MULT_ADDR(c), mask)
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_DACC_GAIN_MULT_ADDR(c),v)
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_DACC_GAIN_MULT_ADDR(c),mask,v,HWIO_RXF_SRCc_DACC_GAIN_MULT_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_DACC_MULT_QVAL_BMSK                      0xff00
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_DACC_MULT_QVAL_SHFT                         0x8
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_DACC_MULT_IVAL_BMSK                        0xff
#define HWIO_RXF_SRCc_DACC_GAIN_MULT_DACC_MULT_IVAL_SHFT                           0

#define HWIO_RXF_SRCc_NOTCH_CFG_ADDR(c)                      (0x90004b78+0x100*(c))
#define HWIO_RXF_SRCc_NOTCH_CFG_RMSK                                             0x7
#define HWIO_RXF_SRCc_NOTCH_CFG_SHFT                                               0
#define HWIO_RXF_SRCc_NOTCH_CFG_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_NOTCH_CFG_ADDR(c),v)
#define HWIO_RXF_SRCc_NOTCH_CFG_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RXF_SRCc_NOTCH_CFG_ADDR(c),mask,v,HWIO_RXF_SRCc_NOTCH_CFG_shadow[c])
#define HWIO_RXF_SRCc_NOTCH_CFG_NOTCH2_EN_BMSK                                   0x4
#define HWIO_RXF_SRCc_NOTCH_CFG_NOTCH2_EN_SHFT                                   0x2
#define HWIO_RXF_SRCc_NOTCH_CFG_NOTCH1_EN_BMSK                                   0x2
#define HWIO_RXF_SRCc_NOTCH_CFG_NOTCH1_EN_SHFT                                   0x1
#define HWIO_RXF_SRCc_NOTCH_CFG_NOTCH0_EN_BMSK                                   0x1
#define HWIO_RXF_SRCc_NOTCH_CFG_NOTCH0_EN_SHFT                                     0

#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_ADDR(c)                      (0x90004b7c+0x100*(c))
#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_RMSK                                        0x1
#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_SHFT                                          0
#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_MICRO_SYNC_CMD_ADDR(c),v)
#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_OUTMI(c,mask,v) \
        out_dword_masked(HWIO_RXF_SRCc_MICRO_SYNC_CMD_ADDR(c),mask,v,HWIO_RXF_SRCc_MICRO_SYNC_CMD_shadow[c])
#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_DATA_BMSK                                   0x1
#define HWIO_RXF_SRCc_MICRO_SYNC_CMD_DATA_SHFT                                     0

#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_ADDR(c)                      (0x90004b80+0x10*(c))
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_RMSK                                        0x3
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_SHFT                                          0
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_INI(c) \
        in_dword(HWIO_RXF_SRCc_ARM_IRQ_STATUS_ADDR(c))
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_INMI(c,mask) \
        in_dword_masked(HWIO_RXF_SRCc_ARM_IRQ_STATUS_ADDR(c), mask)
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_OUTI(c,v) \
        out_dword(HWIO_RXF_SRCc_ARM_IRQ_STATUS_ADDR(c),v)
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_OUTMI(c,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXF_SRCc_ARM_IRQ_STATUS_ADDR(c),mask,v,HWIO_RXF_SRCc_ARM_IRQ_STATUS_INI(c));\
		HWIO_INTFREE()
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_REBOOST0_BMSK                               0x2
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_REBOOST0_SHFT                               0x1
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_DEBOOST0_BMSK                               0x1
#define HWIO_RXF_SRCc_ARM_IRQ_STATUS_DEBOOST0_SHFT                                 0

#define MMGPS_BASE                                                       0x90100000
#define DEC_BURST_BASE                                                   0x90200000
#define ENC_BURST_BASE                                                   0x90300000
#define MDM2_BASE                                                        0x90400000
//----------------------------------------------------------------------------
// MODEM_DM2_FILE                    generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 19.1.2: ARM registers
// Sub-Section 19.1.2.1: Channel programming registers
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR(n,s)                      (0x90400000+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_RMSK                                 0xffffffff
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_SHFT                                          0
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_OUTMI2(n,s,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR(n,s),mask,v,HWIO_MDM_HI0_CHn_CMD_PTR_SDs_INI2(n,s));\
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_RESERVED_BITS31_29_BMSK              0xe0000000
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_RESERVED_BITS31_29_SHFT                    0x1d
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR_BMSK                            0x1fffffff
#define HWIO_MDM_HI0_CHn_CMD_PTR_SDs_ADDR_SHFT                                     0

#define HWIO_MDM_HI0_CHn_RSLT_SDs_ADDR(n,s)                      (0x90400040+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_RSLT_SDs_RMSK                                    0x8000000f
#define HWIO_MDM_HI0_CHn_RSLT_SDs_SHFT                                             0
#define HWIO_MDM_HI0_CHn_RSLT_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_RSLT_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_RSLT_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_RSLT_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_RSLT_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_RSLT_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_RSLT_SDs_V_BMSK                                  0x80000000
#define HWIO_MDM_HI0_CHn_RSLT_SDs_V_SHFT                                        0x1f
#define HWIO_MDM_HI0_CHn_RSLT_SDs_ERR_BMSK                                       0x8
#define HWIO_MDM_HI0_CHn_RSLT_SDs_ERR_SHFT                                       0x3
#define HWIO_MDM_HI0_CHn_RSLT_SDs_F_BMSK                                         0x4
#define HWIO_MDM_HI0_CHn_RSLT_SDs_F_SHFT                                         0x2
#define HWIO_MDM_HI0_CHn_RSLT_SDs_TPD_BMSK                                       0x2
#define HWIO_MDM_HI0_CHn_RSLT_SDs_TPD_SHFT                                       0x1
#define HWIO_MDM_HI0_CHn_RSLT_SDs_RESERVED_BIT0_BMSK                             0x1
#define HWIO_MDM_HI0_CHn_RSLT_SDs_RESERVED_BIT0_SHFT                               0

#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_ADDR(n,s)                      (0x90400080+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_RMSK                            0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_SHFT                                     0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_OUTMI2(n,s,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_ADDR(n,s),mask,v,HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_INI2(n,s));\
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_FLUSH_TYPE_BMSK                 0x80000000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_FLUSH_TYPE_SHFT                       0x1f
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_FLUSH_TYPE_FLUSH_SHOULD_DISCARD_ANY_DATA_ALREADY_READ_INTO_DATA_BUFFER_FVAL          0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_FLUSH_TYPE_FLUSH_SHOULD_WRITE_ALL_INB_DATA_RECEIVED_OR_REQUESTED_PRIOR_TO_TERMINATING_THE_TOP_LEVEL_COMMAND_FVAL        0x1
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_RESERVED_BITS30_21_BMSK         0x7fe00000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_RESERVED_BITS30_21_SHFT               0x15
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CMD_ERR_BMSK                      0x100000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CMD_ERR_SHFT                          0x14
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_LAST_CPLE_MPU_BMSK                 0x80000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_LAST_CPLE_MPU_SHFT                    0x13
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_NO_OTB_INSTR_BMSK                  0x40000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_NO_OTB_INSTR_SHFT                     0x12
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_NO_INB_INSTR_BMSK                  0x20000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_NO_INB_INSTR_SHFT                     0x11
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_NO_DATA_XFER_BMSK                  0x10000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_NO_DATA_XFER_SHFT                     0x10
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_CMD_TYPE_BMSK                   0xc000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_CMD_TYPE_SHFT                      0xe
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_CMD_TYPE_SINGLE_FVAL                 0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_CMD_TYPE_SCATTER_GATHER_FVAL        0x1
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_CMD_TYPE_RESERVED_PROGRAMMING_FVAL        0x2
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_CMD_TYPE_BOX_FVAL                  0x3
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_PTR_NUM_OVRFLW_BMSK                 0x2000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_PTR_NUM_OVRFLW_SHFT                    0xd
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DSCR_INDX_OVRFLW_BMSK               0x1000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DSCR_INDX_OVRFLW_SHFT                  0xc
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_LEN_ERROR_BMSK                       0x800
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_LEN_ERROR_SHFT                         0xb
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_MPU_ERROR_BMSK                       0x400
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_MPU_ERROR_SHFT                         0xa
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_BUS_ERROR_BMSK                   0x200
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_DPH_BUS_ERROR_SHFT                     0x9
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CPH_BUS_ERROR_BMSK                   0x100
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CPH_BUS_ERROR_SHFT                     0x8
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_RESERVED_BITS7_3_BMSK                 0xf8
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_RESERVED_BITS7_3_SHFT                  0x3
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CH_STATE_BMSK                          0x6
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CH_STATE_SHFT                          0x1
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CH_STATE_IDLE_FVAL                       0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CH_STATE_PROCESS_FVAL                  0x1
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_CH_STATE_FLUSH_WAIT_FVAL               0x3
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_V_BMSK                                 0x1
#define HWIO_MDM_HI0_CHn_FLUSH_STATE0_SDs_V_SHFT                                   0

#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_ADDR(n,s)                      (0x904000c0+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_RMSK                            0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_SHFT                                     0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_CMD_ADDR_BMSK                   0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE1_SDs_CMD_ADDR_SHFT                            0

#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_ADDR(n,s)                      (0x90400100+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_RMSK                            0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_SHFT                                     0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_RESERVED_BITS31_0_BMSK          0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE2_SDs_RESERVED_BITS31_0_SHFT                   0

#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_ADDR(n,s)                      (0x90400140+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_RMSK                            0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_SHFT                                     0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_DST_REM_LEN_BMSK                0xffff0000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_DST_REM_LEN_SHFT                      0x10
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_SRC_REM_LEN_BMSK                    0xffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE3_SDs_SRC_REM_LEN_SHFT                         0

#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_ADDR(n,s)                      (0x90400180+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_RMSK                            0xffffffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_SHFT                                     0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_DST_DSCR_NUM_BMSK               0xffff0000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_DST_DSCR_NUM_SHFT                     0x10
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_SRC_DSCR_NUM_BMSK                   0xffff
#define HWIO_MDM_HI0_CHn_FLUSH_STATE4_SDs_SRC_DSCR_NUM_SHFT                        0

#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_ADDR(n,s)                      (0x904001c0+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_RMSK                            0xffffff07
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_SHFT                                     0
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_PTR_NUM_BMSK                    0xff000000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_PTR_NUM_SHFT                          0x18
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_DSCR_INDX_NUM_BMSK                0xff0000
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_DSCR_INDX_NUM_SHFT                    0x10
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_BUFFERED_LEN_BMSK                   0xff00
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_BUFFERED_LEN_SHFT                      0x8
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_RESERVED_BITS2_0_BMSK                  0x7
#define HWIO_MDM_HI0_CHn_FLUSH_STATE5_SDs_RESERVED_BITS2_0_SHFT                    0

// Sub-Section 19.1.2.2: Interrupt status registers
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_ADDR(s)                      (0x90400380+1024*(s))
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_RMSK                           0xffff
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_SHFT                                0
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_INI(s) \
        in_dword(HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_ADDR(s))
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_INMI(s,mask) \
        in_dword_masked(HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_ADDR(s), mask)
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_OUTI(s,v) \
        out_dword(HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_ADDR(s),v)
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_15_IRQ_BMSK                 0x8000
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_15_IRQ_SHFT                    0xf
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_14_IRQ_BMSK                 0x4000
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_14_IRQ_SHFT                    0xe
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_13_IRQ_BMSK                 0x2000
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_13_IRQ_SHFT                    0xd
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_12_IRQ_BMSK                 0x1000
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_12_IRQ_SHFT                    0xc
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_11_IRQ_BMSK                  0x800
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_11_IRQ_SHFT                    0xb
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_10_IRQ_BMSK                  0x400
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_10_IRQ_SHFT                    0xa
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_9_IRQ_BMSK                   0x200
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_9_IRQ_SHFT                     0x9
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_8_IRQ_BMSK                   0x100
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_8_IRQ_SHFT                     0x8
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_7_IRQ_BMSK                    0x80
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_7_IRQ_SHFT                     0x7
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_6_IRQ_BMSK                    0x40
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_6_IRQ_SHFT                     0x6
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_5_IRQ_BMSK                    0x20
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_5_IRQ_SHFT                     0x5
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_4_IRQ_BMSK                    0x10
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_4_IRQ_SHFT                     0x4
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_3_IRQ_BMSK                     0x8
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_3_IRQ_SHFT                     0x3
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_2_IRQ_BMSK                     0x4
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_2_IRQ_SHFT                     0x2
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_1_IRQ_BMSK                     0x2
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_1_IRQ_SHFT                     0x1
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_0_IRQ_BMSK                     0x1
#define HWIO_MDM_HI0_SEC_DOMAIN_IRQ_STATUS_SDs_CH_0_IRQ_SHFT                       0

// Sub-Section 19.1.2.3: Channel status and configuration registers accessible to all security domains
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_ADDR(n,s)                      (0x90400300+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_RMSK                               0xffffffff
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_SHFT                                        0
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_OUTMI2(n,s,mask,v) \
		HWIO_INTLOCK(); \
	  out_dword_masked_ns(HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_ADDR(n,s),mask,v,HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_INI2(n,s));\
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_RESERVED_BITS31_2_BMSK             0xfffffffc
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_RESERVED_BITS31_2_SHFT                    0x2
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_FLUSH_RSLT_EN_BMSK                        0x2
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_FLUSH_RSLT_EN_SHFT                        0x1
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_IRQ_EN_BMSK                               0x1
#define HWIO_MDM_HI0_CHn_RSLT_CONF_SDs_IRQ_EN_SHFT                                 0

#define HWIO_MDM_HI0_CHn_STATUS_SDs_ADDR(n,s)                      (0x90400200+4*(n)+1024*(s))
#define HWIO_MDM_HI0_CHn_STATUS_SDs_RMSK                                  0xfc000003
#define HWIO_MDM_HI0_CHn_STATUS_SDs_SHFT                                           0
#define HWIO_MDM_HI0_CHn_STATUS_SDs_INI2(n,s) \
        in_dword(HWIO_MDM_HI0_CHn_STATUS_SDs_ADDR(n,s))
#define HWIO_MDM_HI0_CHn_STATUS_SDs_INMI2(n,s,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_STATUS_SDs_ADDR(n,s), mask)
#define HWIO_MDM_HI0_CHn_STATUS_SDs_OUTI2(n,s,v) \
        out_dword(HWIO_MDM_HI0_CHn_STATUS_SDs_ADDR(n,s),v)
#define HWIO_MDM_HI0_CHn_STATUS_SDs_RSLT_FIFO_CNTR_BMSK                   0xe0000000
#define HWIO_MDM_HI0_CHn_STATUS_SDs_RSLT_FIFO_CNTR_SHFT                         0x1d
#define HWIO_MDM_HI0_CHn_STATUS_SDs_CMD_PTR_FIFO_CNTR_BMSK                0x18000000
#define HWIO_MDM_HI0_CHn_STATUS_SDs_CMD_PTR_FIFO_CNTR_SHFT                      0x1b
#define HWIO_MDM_HI0_CHn_STATUS_SDs_CMD_IN_PROGRESS_BMSK                   0x4000000
#define HWIO_MDM_HI0_CHn_STATUS_SDs_CMD_IN_PROGRESS_SHFT                        0x1a
#define HWIO_MDM_HI0_CHn_STATUS_SDs_RSLT_VLD_BMSK                                0x2
#define HWIO_MDM_HI0_CHn_STATUS_SDs_RSLT_VLD_SHFT                                0x1
#define HWIO_MDM_HI0_CHn_STATUS_SDs_CMD_PTR_RDY_BMSK                             0x1
#define HWIO_MDM_HI0_CHn_STATUS_SDs_CMD_PTR_RDY_SHFT                               0

// Sub-Section 19.1.2.4: Security domain 0 channel configuration and debug registers
#define HWIO_MDM_HI0_CHn_CONF_ADDR(n)                      (0x90400240+4*(n))
#define HWIO_MDM_HI0_CHn_CONF_RMSK                                        0xffff1fff
#define HWIO_MDM_HI0_CHn_CONF_SHFT                                                 0
#define HWIO_MDM_HI0_CHn_CONF_INI(n) \
        in_dword(HWIO_MDM_HI0_CHn_CONF_ADDR(n))
#define HWIO_MDM_HI0_CHn_CONF_INMI(n,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_CONF_ADDR(n), mask)
#define HWIO_MDM_HI0_CHn_CONF_OUTI(n,v) \
        out_dword(HWIO_MDM_HI0_CHn_CONF_ADDR(n),v)
#define HWIO_MDM_HI0_CHn_CONF_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_CHn_CONF_ADDR(n),mask,v,HWIO_MDM_HI0_CHn_CONF_INI(n));\
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CHn_CONF_OTHER_CH_BLK_MASK_BMSK                      0xffff0000
#define HWIO_MDM_HI0_CHn_CONF_OTHER_CH_BLK_MASK_SHFT                            0x10
#define HWIO_MDM_HI0_CHn_CONF_RSLT_CONF_SHADOW_EN_BMSK                        0x1000
#define HWIO_MDM_HI0_CHn_CONF_RSLT_CONF_SHADOW_EN_SHFT                           0xc
#define HWIO_MDM_HI0_CHn_CONF_MPU_DISABLE_BMSK                                 0x800
#define HWIO_MDM_HI0_CHn_CONF_MPU_DISABLE_SHFT                                   0xb
#define HWIO_MDM_HI0_CHn_CONF_RESERVED_BIT10_BMSK                              0x400
#define HWIO_MDM_HI0_CHn_CONF_RESERVED_BIT10_SHFT                                0xa
#define HWIO_MDM_HI0_CHn_CONF_PERM_MPU_CONF_BMSK                               0x200
#define HWIO_MDM_HI0_CHn_CONF_PERM_MPU_CONF_SHFT                                 0x9
#define HWIO_MDM_HI0_CHn_CONF_RESERVED_BIT8_BMSK                               0x100
#define HWIO_MDM_HI0_CHn_CONF_RESERVED_BIT8_SHFT                                 0x8
#define HWIO_MDM_HI0_CHn_CONF_FLUSH_RSLT_EN_BMSK                                0x80
#define HWIO_MDM_HI0_CHn_CONF_FLUSH_RSLT_EN_SHFT                                 0x7
#define HWIO_MDM_HI0_CHn_CONF_IRQ_EN_BMSK                                       0x40
#define HWIO_MDM_HI0_CHn_CONF_IRQ_EN_SHFT                                        0x6
#define HWIO_MDM_HI0_CHn_CONF_SEC_DOMAIN_BMSK                                   0x30
#define HWIO_MDM_HI0_CHn_CONF_SEC_DOMAIN_SHFT                                    0x4
#define HWIO_MDM_HI0_CHn_CONF_PRIORITY_BMSK                                      0xf
#define HWIO_MDM_HI0_CHn_CONF_PRIORITY_SHFT                                        0

#define HWIO_MDM_HI0_CHn_DBG_0_ADDR(n)                      (0x90400280+4*(n))
#define HWIO_MDM_HI0_CHn_DBG_0_RMSK                                              0xf
#define HWIO_MDM_HI0_CHn_DBG_0_SHFT                                                0
#define HWIO_MDM_HI0_CHn_DBG_0_INI(n) \
        in_dword(HWIO_MDM_HI0_CHn_DBG_0_ADDR(n))
#define HWIO_MDM_HI0_CHn_DBG_0_INMI(n,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_DBG_0_ADDR(n), mask)
#define HWIO_MDM_HI0_CHn_DBG_0_OUTI(n,v) \
        out_dword(HWIO_MDM_HI0_CHn_DBG_0_ADDR(n),v)
#define HWIO_MDM_HI0_CHn_DBG_0_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_CHn_DBG_0_ADDR(n),mask,v,HWIO_MDM_HI0_CHn_DBG_0_INI(n));\
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CHn_DBG_0_REQ_ENG_HALT_BMSK                                 0x8
#define HWIO_MDM_HI0_CHn_DBG_0_REQ_ENG_HALT_SHFT                                 0x3
#define HWIO_MDM_HI0_CHn_DBG_0_CMD_ENG_HALT_BMSK                                 0x4
#define HWIO_MDM_HI0_CHn_DBG_0_CMD_ENG_HALT_SHFT                                 0x2
#define HWIO_MDM_HI0_CHn_DBG_0_CMD_PTR_FIFO_HALT_BMSK                            0x2
#define HWIO_MDM_HI0_CHn_DBG_0_CMD_PTR_FIFO_HALT_SHFT                            0x1
#define HWIO_MDM_HI0_CHn_DBG_0_ERROR_BMSK                                        0x1
#define HWIO_MDM_HI0_CHn_DBG_0_ERROR_SHFT                                          0

#define HWIO_MDM_HI0_CHn_DBG_1_ADDR(n)                      (0x904002c0+4*(n))
#define HWIO_MDM_HI0_CHn_DBG_1_RMSK                                       0xffffffff
#define HWIO_MDM_HI0_CHn_DBG_1_SHFT                                                0
#define HWIO_MDM_HI0_CHn_DBG_1_INI(n) \
        in_dword(HWIO_MDM_HI0_CHn_DBG_1_ADDR(n))
#define HWIO_MDM_HI0_CHn_DBG_1_INMI(n,mask) \
        in_dword_masked(HWIO_MDM_HI0_CHn_DBG_1_ADDR(n), mask)
#define HWIO_MDM_HI0_CHn_DBG_1_OUTI(n,v) \
        out_dword(HWIO_MDM_HI0_CHn_DBG_1_ADDR(n),v)
#define HWIO_MDM_HI0_CHn_DBG_1_DBG_STATE_BMSK                             0xffffffff
#define HWIO_MDM_HI0_CHn_DBG_1_DBG_STATE_SHFT                                      0

// Sub-Section 19.1.2.5: Global configuration, and debug registers
#define HWIO_MDM_HI0_CIn_CONF_ADDR(n)                      (0x90400390+4*(n))
#define HWIO_MDM_HI0_CIn_CONF_RMSK                                        0xffff003f
#define HWIO_MDM_HI0_CIn_CONF_SHFT                                                 0
#define HWIO_MDM_HI0_CIn_CONF_INI(n) \
        in_dword(HWIO_MDM_HI0_CIn_CONF_ADDR(n))
#define HWIO_MDM_HI0_CIn_CONF_INMI(n,mask) \
        in_dword_masked(HWIO_MDM_HI0_CIn_CONF_ADDR(n), mask)
#define HWIO_MDM_HI0_CIn_CONF_OUTI(n,v) \
        out_dword(HWIO_MDM_HI0_CIn_CONF_ADDR(n),v)
#define HWIO_MDM_HI0_CIn_CONF_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_CIn_CONF_ADDR(n),mask,v,HWIO_MDM_HI0_CIn_CONF_INI(n));\
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CIn_CONF_RANGE_END_BMSK                              0xff000000
#define HWIO_MDM_HI0_CIn_CONF_RANGE_END_SHFT                                    0x18
#define HWIO_MDM_HI0_CIn_CONF_RANGE_START_BMSK                              0xff0000
#define HWIO_MDM_HI0_CIn_CONF_RANGE_START_SHFT                                  0x10
#define HWIO_MDM_HI0_CIn_CONF_CI_WEIGHT_BMSK                                    0x30
#define HWIO_MDM_HI0_CIn_CONF_CI_WEIGHT_SHFT                                     0x4
#define HWIO_MDM_HI0_CIn_CONF_MAX_BURST_LEN_BMSK                                 0xf
#define HWIO_MDM_HI0_CIn_CONF_MAX_BURST_LEN_SHFT                                   0

#define HWIO_MDM_HI0_CIn_DBG_ERR_ADDR(n)                      (0x904003b0+4*(n))
#define HWIO_MDM_HI0_CIn_DBG_ERR_RMSK                                     0xffffffff
#define HWIO_MDM_HI0_CIn_DBG_ERR_SHFT                                              0
#define HWIO_MDM_HI0_CIn_DBG_ERR_INI(n) \
        in_dword(HWIO_MDM_HI0_CIn_DBG_ERR_ADDR(n))
#define HWIO_MDM_HI0_CIn_DBG_ERR_INMI(n,mask) \
        in_dword_masked(HWIO_MDM_HI0_CIn_DBG_ERR_ADDR(n), mask)
#define HWIO_MDM_HI0_CIn_DBG_ERR_OUTI(n,v) \
        out_dword(HWIO_MDM_HI0_CIn_DBG_ERR_ADDR(n),v)
#define HWIO_MDM_HI0_CIn_DBG_ERR_DATA_BUS_ERR_BMSK                        0xffff0000
#define HWIO_MDM_HI0_CIn_DBG_ERR_DATA_BUS_ERR_SHFT                              0x10
#define HWIO_MDM_HI0_CIn_DBG_ERR_CMD_BUS_ERR_BMSK                             0xffff
#define HWIO_MDM_HI0_CIn_DBG_ERR_CMD_BUS_ERR_SHFT                                  0

#define HWIO_MDM_HI0_CRCI_DBG_ADDR                                        0x904003d0
#define HWIO_MDM_HI0_CRCI_DBG_RMSK                                            0xffff
#define HWIO_MDM_HI0_CRCI_DBG_SHFT                                                 0
#define HWIO_MDM_HI0_CRCI_DBG_IN                                          \
        in_dword_masked(HWIO_MDM_HI0_CRCI_DBG_ADDR, HWIO_MDM_HI0_CRCI_DBG_RMSK)
#define HWIO_MDM_HI0_CRCI_DBG_INM(m)                                      \
        in_dword_masked(HWIO_MDM_HI0_CRCI_DBG_ADDR, m)
#define HWIO_MDM_HI0_CRCI_DBG_OUT(v)                                      \
        out_dword(HWIO_MDM_HI0_CRCI_DBG_ADDR,v)
#define HWIO_MDM_HI0_CRCI_DBG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_CRCI_DBG_ADDR,m,v,HWIO_MDM_HI0_CRCI_DBG_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_CRCI_DBG_CRCI_RST_BMSK                                   0xffff
#define HWIO_MDM_HI0_CRCI_DBG_CRCI_RST_SHFT                                        0

#define HWIO_MDM_HI0_CRCI_STATUS_ADDR                                     0x904003d4
#define HWIO_MDM_HI0_CRCI_STATUS_RMSK                                         0xffff
#define HWIO_MDM_HI0_CRCI_STATUS_SHFT                                              0
#define HWIO_MDM_HI0_CRCI_STATUS_IN                                       \
        in_dword_masked(HWIO_MDM_HI0_CRCI_STATUS_ADDR, HWIO_MDM_HI0_CRCI_STATUS_RMSK)
#define HWIO_MDM_HI0_CRCI_STATUS_INM(m)                                   \
        in_dword_masked(HWIO_MDM_HI0_CRCI_STATUS_ADDR, m)
#define HWIO_MDM_HI0_CRCI_STATUS_CRCI_RDY_BMSK                                0xffff
#define HWIO_MDM_HI0_CRCI_STATUS_CRCI_RDY_SHFT                                     0

#define HWIO_MDM_HI0_GP_CTL_ADDR                                          0x904003d8
#define HWIO_MDM_HI0_GP_CTL_RMSK                                          0xffffffff
#define HWIO_MDM_HI0_GP_CTL_SHFT                                                   0
#define HWIO_MDM_HI0_GP_CTL_IN                                            \
        in_dword_masked(HWIO_MDM_HI0_GP_CTL_ADDR, HWIO_MDM_HI0_GP_CTL_RMSK)
#define HWIO_MDM_HI0_GP_CTL_INM(m)                                        \
        in_dword_masked(HWIO_MDM_HI0_GP_CTL_ADDR, m)
#define HWIO_MDM_HI0_GP_CTL_OUT(v)                                        \
        out_dword(HWIO_MDM_HI0_GP_CTL_ADDR,v)
#define HWIO_MDM_HI0_GP_CTL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_GP_CTL_ADDR,m,v,HWIO_MDM_HI0_GP_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_GP_CTL_RESERVED_BITS_31_16_BMSK                      0xffff0000
#define HWIO_MDM_HI0_GP_CTL_RESERVED_BITS_31_16_SHFT                            0x10
#define HWIO_MDM_HI0_GP_CTL_CI6_RESET_BMSK                                   0x20000
#define HWIO_MDM_HI0_GP_CTL_CI6_RESET_SHFT                                      0x11
#define HWIO_MDM_HI0_GP_CTL_CI5_RESET_BMSK                                   0x10000
#define HWIO_MDM_HI0_GP_CTL_CI5_RESET_SHFT                                      0x10
#define HWIO_MDM_HI0_GP_CTL_CI4_RESET_BMSK                                    0x8000
#define HWIO_MDM_HI0_GP_CTL_CI4_RESET_SHFT                                       0xf
#define HWIO_MDM_HI0_GP_CTL_CI3_RESET_BMSK                                    0x4000
#define HWIO_MDM_HI0_GP_CTL_CI3_RESET_SHFT                                       0xe
#define HWIO_MDM_HI0_GP_CTL_CI2_RESET_BMSK                                    0x2000
#define HWIO_MDM_HI0_GP_CTL_CI2_RESET_SHFT                                       0xd
#define HWIO_MDM_HI0_GP_CTL_CI1_RESET_BMSK                                    0x1000
#define HWIO_MDM_HI0_GP_CTL_CI1_RESET_SHFT                                       0xc
#define HWIO_MDM_HI0_GP_CTL_CI0_RESET_BMSK                                     0x800
#define HWIO_MDM_HI0_GP_CTL_CI0_RESET_SHFT                                       0xb
#define HWIO_MDM_HI0_GP_CTL_CI_HALT_REQ_BMSK                                   0x400
#define HWIO_MDM_HI0_GP_CTL_CI_HALT_REQ_SHFT                                     0xa
#define HWIO_MDM_HI0_GP_CTL_CI1_ADDR_OFFSET_BMSK                               0x3ff
#define HWIO_MDM_HI0_GP_CTL_CI1_ADDR_OFFSET_SHFT                                   0

#define HWIO_MDM_HI0_GP_STATUS_ADDR                                       0x904003dc
#define HWIO_MDM_HI0_GP_STATUS_RMSK                                       0xffffffff
#define HWIO_MDM_HI0_GP_STATUS_SHFT                                                0
#define HWIO_MDM_HI0_GP_STATUS_IN                                         \
        in_dword_masked(HWIO_MDM_HI0_GP_STATUS_ADDR, HWIO_MDM_HI0_GP_STATUS_RMSK)
#define HWIO_MDM_HI0_GP_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_MDM_HI0_GP_STATUS_ADDR, m)
#define HWIO_MDM_HI0_GP_STATUS_RESERVED_BITS_31_2_BMSK                    0xfffffffc
#define HWIO_MDM_HI0_GP_STATUS_RESERVED_BITS_31_2_SHFT                           0x2
#define HWIO_MDM_HI0_GP_STATUS_CI_HALT_ACK_BMSK                                  0x2
#define HWIO_MDM_HI0_GP_STATUS_CI_HALT_ACK_SHFT                                  0x1
#define HWIO_MDM_HI0_GP_STATUS_CI_IDLE_BMSK                                      0x1
#define HWIO_MDM_HI0_GP_STATUS_CI_IDLE_SHFT                                        0

#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_ADDR                                0x904003e0
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_RMSK                                0xffffffff
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_SHFT                                         0
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_IN                                  \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_ADDR, HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_RMSK)
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_INM(m)                              \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_ADDR, m)
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_OUT(v)                              \
        out_dword(HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_ADDR,v)
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_ADDR,m,v,HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_DBG_STATE_BMSK                      0xffffffff
#define HWIO_MDM_HI0_GLBL_DBG_CMD_ENG_DBG_STATE_SHFT                               0

#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_ADDR                                0x904003e4
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_RMSK                                0xffffffff
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_SHFT                                         0
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_IN                                  \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_ADDR, HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_RMSK)
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_INM(m)                              \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_ADDR, m)
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_OUT(v)                              \
        out_dword(HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_ADDR,v)
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_ADDR,m,v,HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_DBG_STATE_BMSK                      0xffffffff
#define HWIO_MDM_HI0_GLBL_DBG_REQ_ENG_DBG_STATE_SHFT                               0

#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_ADDR                                0x904003e8
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_RMSK                                0xffffffff
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_SHFT                                         0
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_IN                                  \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_ADDR, HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_RMSK)
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_INM(m)                              \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_ADDR, m)
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_OUT(v)                              \
        out_dword(HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_ADDR,v)
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_ADDR,m,v,HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_DBG_STATE_BMSK                      0xffffffff
#define HWIO_MDM_HI0_GLBL_DBG_XFR_ENG_DBG_STATE_SHFT                               0

#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_ADDR                               0x904003ec
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_RMSK                                   0xffff
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_SHFT                                        0
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_IN                                 \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_ADDR, HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_RMSK)
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_INM(m)                             \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_ADDR, m)
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CHAN_BLK_MASK_BMSK                     0xffff
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CHAN_BLK_MASK_SHFT                          0

#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_ADDR                           0x904003f0
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_RMSK                                  0xf
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_SHFT                                    0
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_IN                             \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_ADDR, HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_RMSK)
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_INM(m)                         \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_ADDR, m)
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_OUT(v)                         \
        out_dword(HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_ADDR,v)
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_ADDR,m,v,HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_CHAN_BLK_CLR_CHAN_NNUM_BMSK           0xf
#define HWIO_MDM_HI0_GLBL_DBG_CHAN_BLK_CLR_CHAN_BLK_CLR_CHAN_NNUM_SHFT             0

#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_ADDR                               0x904003f4
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_RMSK                                     0x3f
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_SHFT                                        0
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_IN                                 \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_ADDR, HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_RMSK)
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_INM(m)                             \
        in_dword_masked(HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_ADDR, m)
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_OUT(v)                             \
        out_dword(HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_ADDR,v)
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_ADDR,m,v,HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_TEST_BUS_SEL_BMSK                        0x3f
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_TEST_BUS_SEL_SHFT                           0
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_TEST_BUS_SEL_NONE_FVAL                      0
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_TEST_BUS_SEL_HOST_AND_CLIENT_INTERFACE_FVAL       0x3e
#define HWIO_MDM_HI0_GLBL_DBG_TEST_SEL_TEST_BUS_SEL_CRCI_INTERFACE_FVAL         0x3f

// Stop Parsing at Section 19.1.3: MDSP registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------------------------
//  5. Aries GPS searcher MEMORY SPACE 0x90500000 - 0x905FFFFC  (1024 kBytes)
//----------------------------------------------------------------------------------------------
#define GPS_SRCH_BASE                                                    0x90500000
//----------------------------------------------------------------------------
// GPS_SRCH_FILE                     generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 15.2: GPS Searcher registers
// Sub-Section 15.2.1: Alternate bus
// Sub-Section 15.2.1.1: Alternate bus configuration registers
#define HWIO_GPS_SRCH_DM_BYPASS_ADDR                                      0x90500000
#define HWIO_GPS_SRCH_DM_BYPASS_RMSK                                             0x1
#define HWIO_GPS_SRCH_DM_BYPASS_SHFT                                               0
#define HWIO_GPS_SRCH_DM_BYPASS_IN                                        \
        in_dword_masked(HWIO_GPS_SRCH_DM_BYPASS_ADDR, HWIO_GPS_SRCH_DM_BYPASS_RMSK)
#define HWIO_GPS_SRCH_DM_BYPASS_INM(m)                                    \
        in_dword_masked(HWIO_GPS_SRCH_DM_BYPASS_ADDR, m)
#define HWIO_GPS_SRCH_DM_BYPASS_OUT(v)                                    \
        out_dword(HWIO_GPS_SRCH_DM_BYPASS_ADDR,v)
#define HWIO_GPS_SRCH_DM_BYPASS_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_DM_BYPASS_ADDR,m,v,HWIO_GPS_SRCH_DM_BYPASS_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_DM_BYPASS_SRCH_DM_BYPASS_BMSK                              0x1
#define HWIO_GPS_SRCH_DM_BYPASS_SRCH_DM_BYPASS_SHFT                                0

#define HWIO_GPS_SRCH_RESET_ADDR                                          0x90500004
#define HWIO_GPS_SRCH_RESET_RMSK                                                 0x1
#define HWIO_GPS_SRCH_RESET_SHFT                                                   0
#define HWIO_GPS_SRCH_RESET_OUT(v)                                        \
        out_dword(HWIO_GPS_SRCH_RESET_ADDR,v)
#define HWIO_GPS_SRCH_RESET_OUTM(m,v)                                     \
        out_dword_masked(HWIO_GPS_SRCH_RESET_ADDR,m,v,HWIO_GPS_SRCH_RESET_shadow)
#define HWIO_GPS_SRCH_RESET_SRCH_RESET_BMSK                                      0x1
#define HWIO_GPS_SRCH_RESET_SRCH_RESET_SHFT                                        0

#define HWIO_GPS_SRCH_CTL_ADDR                                            0x90500008
#define HWIO_GPS_SRCH_CTL_RMSK                                                  0x7f
#define HWIO_GPS_SRCH_CTL_SHFT                                                     0
#define HWIO_GPS_SRCH_CTL_IN                                              \
        in_dword_masked(HWIO_GPS_SRCH_CTL_ADDR, HWIO_GPS_SRCH_CTL_RMSK)
#define HWIO_GPS_SRCH_CTL_INM(m)                                          \
        in_dword_masked(HWIO_GPS_SRCH_CTL_ADDR, m)
#define HWIO_GPS_SRCH_CTL_OUT(v)                                          \
        out_dword(HWIO_GPS_SRCH_CTL_ADDR,v)
#define HWIO_GPS_SRCH_CTL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CTL_ADDR,m,v,HWIO_GPS_SRCH_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CTL_SRCH_SW_DP_CLK_EN_BMSK                                0x40
#define HWIO_GPS_SRCH_CTL_SRCH_SW_DP_CLK_EN_SHFT                                 0x6
#define HWIO_GPS_SRCH_CTL_SRCH_TESTBUS_OUT_SEL_BMSK                             0x20
#define HWIO_GPS_SRCH_CTL_SRCH_TESTBUS_OUT_SEL_SHFT                              0x5
#define HWIO_GPS_SRCH_CTL_SRCH_TESTBUS_IN_SEL_BMSK                              0x10
#define HWIO_GPS_SRCH_CTL_SRCH_TESTBUS_IN_SEL_SHFT                               0x4
#define HWIO_GPS_SRCH_CTL_SRCH_SIGNAL_LOG_BMSK                                   0x8
#define HWIO_GPS_SRCH_CTL_SRCH_SIGNAL_LOG_SHFT                                   0x3
#define HWIO_GPS_SRCH_CTL_SRCH_SW_CLK_HALT_BMSK                                  0x4
#define HWIO_GPS_SRCH_CTL_SRCH_SW_CLK_HALT_SHFT                                  0x2
#define HWIO_GPS_SRCH_CTL_SRCH_PN_DISABLE_BMSK                                   0x2
#define HWIO_GPS_SRCH_CTL_SRCH_PN_DISABLE_SHFT                                   0x1
#define HWIO_GPS_SRCH_CTL_SRCH_DP_CLK_EN_SEL_BMSK                                0x1
#define HWIO_GPS_SRCH_CTL_SRCH_DP_CLK_EN_SEL_SHFT                                  0

#define HWIO_GPS_SRCH_TESTBUS_OUT_ADDR                                    0x9050000c
#define HWIO_GPS_SRCH_TESTBUS_OUT_RMSK                                      0x7fffff
#define HWIO_GPS_SRCH_TESTBUS_OUT_SHFT                                             0
#define HWIO_GPS_SRCH_TESTBUS_OUT_IN                                      \
        in_dword_masked(HWIO_GPS_SRCH_TESTBUS_OUT_ADDR, HWIO_GPS_SRCH_TESTBUS_OUT_RMSK)
#define HWIO_GPS_SRCH_TESTBUS_OUT_INM(m)                                  \
        in_dword_masked(HWIO_GPS_SRCH_TESTBUS_OUT_ADDR, m)
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_AHB2AHB_IDLE_BMSK                    0x400000
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_AHB2AHB_IDLE_SHFT                        0x16
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_OUT_FIFO_ERR_BMSK                    0x200000
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_OUT_FIFO_ERR_SHFT                        0x15
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_SIGLOG_ERR_BMSK                      0x100000
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_SIGLOG_ERR_SHFT                          0x14
#define HWIO_GPS_SRCH_TESTBUS_OUT_OUT_FIFO_AVAIL_BMSK                        0xff000
#define HWIO_GPS_SRCH_TESTBUS_OUT_OUT_FIFO_AVAIL_SHFT                            0xc
#define HWIO_GPS_SRCH_TESTBUS_OUT_CMD_FIFO_AVAIL_BMSK                          0xfc0
#define HWIO_GPS_SRCH_TESTBUS_OUT_CMD_FIFO_AVAIL_SHFT                            0x6
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_FSM_BMSK                                 0x3c
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_FSM_SHFT                                  0x2
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_SW_CLK_IS_OFF_BMSK                        0x2
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_SW_CLK_IS_OFF_SHFT                        0x1
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_CLK_IS_OFF_BMSK                           0x1
#define HWIO_GPS_SRCH_TESTBUS_OUT_SRCH_CLK_IS_OFF_SHFT                             0

#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_ADDR                                 0x90500010
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_RMSK                                     0x7fff
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SHFT                                          0
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_IN                                   \
        in_dword_masked(HWIO_GPS_SRCH_SS_TESTBUS_OUT_ADDR, HWIO_GPS_SRCH_SS_TESTBUS_OUT_RMSK)
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_INM(m)                               \
        in_dword_masked(HWIO_GPS_SRCH_SS_TESTBUS_OUT_ADDR, m)
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_STOP_BMSK                        0x4000
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_STOP_SHFT                           0xe
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_ANT_BMSK                         0x2000
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_ANT_SHFT                            0xd
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_REQ_BMSK                         0x1000
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_REQ_SHFT                            0xc
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_ADDR_BMSK                         0xfff
#define HWIO_GPS_SRCH_SS_TESTBUS_OUT_SRCH_SS_ADDR_SHFT                             0

// Sub-Section 15.2.1.2: Alternate memories
#define HWIO_ALT_GPS_SRCH_CMD_ADDR                                        0x90580000
#define HWIO_ALT_GPS_SRCH_CMD_RMSK                                        0xffffffff
#define HWIO_ALT_GPS_SRCH_CMD_SHFT                                                 0
#define HWIO_ALT_GPS_SRCH_CMD_IN                                          \
        in_dword_masked(HWIO_ALT_GPS_SRCH_CMD_ADDR, HWIO_ALT_GPS_SRCH_CMD_RMSK)
#define HWIO_ALT_GPS_SRCH_CMD_INM(m)                                      \
        in_dword_masked(HWIO_ALT_GPS_SRCH_CMD_ADDR, m)
#define HWIO_ALT_GPS_SRCH_CMD_OUT(v)                                      \
        out_dword(HWIO_ALT_GPS_SRCH_CMD_ADDR,v)
#define HWIO_ALT_GPS_SRCH_CMD_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ALT_GPS_SRCH_CMD_ADDR,m,v,HWIO_ALT_GPS_SRCH_CMD_IN); \
		HWIO_INTFREE()
#define HWIO_ALT_GPS_SRCH_CMD_SRCH_CMD_BMSK                               0xffffffff
#define HWIO_ALT_GPS_SRCH_CMD_SRCH_CMD_SHFT                                        0

#define HWIO_ALT_GPS_SRCH_OUT_ADDR                                        0x905c0000
#define HWIO_ALT_GPS_SRCH_OUT_RMSK                                        0xffffffff
#define HWIO_ALT_GPS_SRCH_OUT_SHFT                                                 0
#define HWIO_ALT_GPS_SRCH_OUT_IN                                          \
        in_dword_masked(HWIO_ALT_GPS_SRCH_OUT_ADDR, HWIO_ALT_GPS_SRCH_OUT_RMSK)
#define HWIO_ALT_GPS_SRCH_OUT_INM(m)                                      \
        in_dword_masked(HWIO_ALT_GPS_SRCH_OUT_ADDR, m)
#define HWIO_ALT_GPS_SRCH_OUT_SRCH_OUT_BMSK                               0xffffffff
#define HWIO_ALT_GPS_SRCH_OUT_SRCH_OUT_SHFT                                        0

// Sub-Section 15.2.2: Data Mover Bus
#define HWIO_GPS_SRCH_CMD_START_ADDR_ADDR                                 0x90580000
#define HWIO_GPS_SRCH_CMD_START_ADDR_RMSK                                 0xffffffff
#define HWIO_GPS_SRCH_CMD_START_ADDR_SHFT                                          0
#define HWIO_GPS_SRCH_CMD_START_ADDR_IN                                   \
        in_dword_masked(HWIO_GPS_SRCH_CMD_START_ADDR_ADDR, HWIO_GPS_SRCH_CMD_START_ADDR_RMSK)
#define HWIO_GPS_SRCH_CMD_START_ADDR_INM(m)                               \
        in_dword_masked(HWIO_GPS_SRCH_CMD_START_ADDR_ADDR, m)
#define HWIO_GPS_SRCH_CMD_START_ADDR_OUT(v)                               \
        out_dword(HWIO_GPS_SRCH_CMD_START_ADDR_ADDR,v)
#define HWIO_GPS_SRCH_CMD_START_ADDR_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_START_ADDR_ADDR,m,v,HWIO_GPS_SRCH_CMD_START_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_START_ADDR_SRCH_CMD_BMSK                        0xffffffff
#define HWIO_GPS_SRCH_CMD_START_ADDR_SRCH_CMD_SHFT                                 0

#define HWIO_GPS_SRCH_CMD_END_ADDR_ADDR                                   0x905bfffc
#define HWIO_GPS_SRCH_CMD_END_ADDR_RMSK                                   0xffffffff
#define HWIO_GPS_SRCH_CMD_END_ADDR_SHFT                                            0
#define HWIO_GPS_SRCH_CMD_END_ADDR_IN                                     \
        in_dword_masked(HWIO_GPS_SRCH_CMD_END_ADDR_ADDR, HWIO_GPS_SRCH_CMD_END_ADDR_RMSK)
#define HWIO_GPS_SRCH_CMD_END_ADDR_INM(m)                                 \
        in_dword_masked(HWIO_GPS_SRCH_CMD_END_ADDR_ADDR, m)
#define HWIO_GPS_SRCH_CMD_END_ADDR_OUT(v)                                 \
        out_dword(HWIO_GPS_SRCH_CMD_END_ADDR_ADDR,v)
#define HWIO_GPS_SRCH_CMD_END_ADDR_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_END_ADDR_ADDR,m,v,HWIO_GPS_SRCH_CMD_END_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_END_ADDR_SRCH_CMD_BMSK                          0xffffffff
#define HWIO_GPS_SRCH_CMD_END_ADDR_SRCH_CMD_SHFT                                   0

#define HWIO_GPS_SRCH_OUT_START_ADDR_ADDR                                 0x905c0000
#define HWIO_GPS_SRCH_OUT_START_ADDR_RMSK                                 0xffffffff
#define HWIO_GPS_SRCH_OUT_START_ADDR_SHFT                                          0
#define HWIO_GPS_SRCH_OUT_START_ADDR_IN                                   \
        in_dword_masked(HWIO_GPS_SRCH_OUT_START_ADDR_ADDR, HWIO_GPS_SRCH_OUT_START_ADDR_RMSK)
#define HWIO_GPS_SRCH_OUT_START_ADDR_INM(m)                               \
        in_dword_masked(HWIO_GPS_SRCH_OUT_START_ADDR_ADDR, m)
#define HWIO_GPS_SRCH_OUT_START_ADDR_SRCH_OUT_BMSK                        0xffffffff
#define HWIO_GPS_SRCH_OUT_START_ADDR_SRCH_OUT_SHFT                                 0

#define HWIO_GPS_SRCH_OUT_END_ADDR_ADDR                                   0x905ffffc
#define HWIO_GPS_SRCH_OUT_END_ADDR_RMSK                                   0xffffffff
#define HWIO_GPS_SRCH_OUT_END_ADDR_SHFT                                            0
#define HWIO_GPS_SRCH_OUT_END_ADDR_IN                                     \
        in_dword_masked(HWIO_GPS_SRCH_OUT_END_ADDR_ADDR, HWIO_GPS_SRCH_OUT_END_ADDR_RMSK)
#define HWIO_GPS_SRCH_OUT_END_ADDR_INM(m)                                 \
        in_dword_masked(HWIO_GPS_SRCH_OUT_END_ADDR_ADDR, m)
#define HWIO_GPS_SRCH_OUT_END_ADDR_SRCH_OUT_BMSK                          0xffffffff
#define HWIO_GPS_SRCH_OUT_END_ADDR_SRCH_OUT_SHFT                                   0

// Sub-Section 15.2.3: Command formats
#define HWIO_GPS_SRCH_CMD_ST0_ADDR                                        0x90580004
#define HWIO_GPS_SRCH_CMD_ST0_RMSK                                        0xfcffffff
#define HWIO_GPS_SRCH_CMD_ST0_SHFT                                                 0
#define HWIO_GPS_SRCH_CMD_ST0_IN                                          \
        in_dword_masked(HWIO_GPS_SRCH_CMD_ST0_ADDR, HWIO_GPS_SRCH_CMD_ST0_RMSK)
#define HWIO_GPS_SRCH_CMD_ST0_INM(m)                                      \
        in_dword_masked(HWIO_GPS_SRCH_CMD_ST0_ADDR, m)
#define HWIO_GPS_SRCH_CMD_ST0_OUT(v)                                      \
        out_dword(HWIO_GPS_SRCH_CMD_ST0_ADDR,v)
#define HWIO_GPS_SRCH_CMD_ST0_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_ST0_ADDR,m,v,HWIO_GPS_SRCH_CMD_ST0_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_CMD_ID_BMSK                            0xf0000000
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_CMD_ID_SHFT                                  0x1c
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_RTC_SELECT_BMSK                         0xc000000
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_RTC_SELECT_SHFT                              0x1a
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_RTC_SELECT_GPS_FVAL                             0
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_RTC_SELECT_CDMA_FVAL                          0x1
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_WAIT_RTC_BMSK                            0xffffff
#define HWIO_GPS_SRCH_CMD_ST0_SRCH_WAIT_RTC_SHFT                                   0

#define HWIO_GPS_SRCH_CMD_DIAG0_ADDR                                      0x90580008
#define HWIO_GPS_SRCH_CMD_DIAG0_RMSK                                      0xff800000
#define HWIO_GPS_SRCH_CMD_DIAG0_SHFT                                               0
#define HWIO_GPS_SRCH_CMD_DIAG0_IN                                        \
        in_dword_masked(HWIO_GPS_SRCH_CMD_DIAG0_ADDR, HWIO_GPS_SRCH_CMD_DIAG0_RMSK)
#define HWIO_GPS_SRCH_CMD_DIAG0_INM(m)                                    \
        in_dword_masked(HWIO_GPS_SRCH_CMD_DIAG0_ADDR, m)
#define HWIO_GPS_SRCH_CMD_DIAG0_OUT(v)                                    \
        out_dword(HWIO_GPS_SRCH_CMD_DIAG0_ADDR,v)
#define HWIO_GPS_SRCH_CMD_DIAG0_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_DIAG0_ADDR,m,v,HWIO_GPS_SRCH_CMD_DIAG0_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_CMD_ID_BMSK                          0xf0000000
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_CMD_ID_SHFT                                0x1c
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_RTC_SELECT_BMSK                       0xc000000
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_RTC_SELECT_SHFT                            0x1a
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_RTC_SELECT_GPS_FVAL                           0
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_RTC_SELECT_CDMA_FVAL                        0x1
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_RTC_WR_EN_BMSK                        0x2000000
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_RTC_WR_EN_SHFT                             0x19
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_DONE_WR_EN_BMSK                       0x1000000
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_DONE_WR_EN_SHFT                            0x18
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_STALL_CNT_WR_EN_BMSK                   0x800000
#define HWIO_GPS_SRCH_CMD_DIAG0_SRCH_STALL_CNT_WR_EN_SHFT                       0x17

#define HWIO_GPS_SRCH_CMD_WD0_ADDR                                        0x9058000c
#define HWIO_GPS_SRCH_CMD_WD0_RMSK                                        0xffffffff
#define HWIO_GPS_SRCH_CMD_WD0_SHFT                                                 0
#define HWIO_GPS_SRCH_CMD_WD0_IN                                          \
        in_dword_masked(HWIO_GPS_SRCH_CMD_WD0_ADDR, HWIO_GPS_SRCH_CMD_WD0_RMSK)
#define HWIO_GPS_SRCH_CMD_WD0_INM(m)                                      \
        in_dword_masked(HWIO_GPS_SRCH_CMD_WD0_ADDR, m)
#define HWIO_GPS_SRCH_CMD_WD0_OUT(v)                                      \
        out_dword(HWIO_GPS_SRCH_CMD_WD0_ADDR,v)
#define HWIO_GPS_SRCH_CMD_WD0_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_WD0_ADDR,m,v,HWIO_GPS_SRCH_CMD_WD0_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_CMD_ID_BMSK                            0xf0000000
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_CMD_ID_SHFT                                  0x1c
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_CMD_ID_GPS_FVAL                               0x4
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_CMD_ID_CDMA_FVAL                              0x5
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_CMD_ID_HDR_FVAL                               0x6
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_ANTENNA_BMSK                            0x8000000
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_ANTENNA_SHFT                                 0x1b
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_ANTENNA_ANTENNA0_FVAL                           0
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_ANTENNA_ANTENNA1_FVAL                         0x1
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_NUM_HYP_BMSK                            0x7c00000
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_NUM_HYP_SHFT                                 0x16
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_NUM_HYP_2_FVAL                                  0
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_NUM_HYP_4_FVAL                                0x1
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_NUM_HYP_6_FVAL                                0x2
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_NUM_HYP_64_FVAL                              0x1f
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_OUTPUT_TRUNC_BMSK                        0x380000
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_OUTPUT_TRUNC_SHFT                            0x13
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_ROTATOR_START_PHASE_BMSK                  0x7ffff
#define HWIO_GPS_SRCH_CMD_WD0_SRCH_ROTATOR_START_PHASE_SHFT                        0

#define HWIO_GPS_SRCH_CMD_WD1_ADDR                                        0x90580010
#define HWIO_GPS_SRCH_CMD_WD1_RMSK                                        0xffffffff
#define HWIO_GPS_SRCH_CMD_WD1_SHFT                                                 0
#define HWIO_GPS_SRCH_CMD_WD1_IN                                          \
        in_dword_masked(HWIO_GPS_SRCH_CMD_WD1_ADDR, HWIO_GPS_SRCH_CMD_WD1_RMSK)
#define HWIO_GPS_SRCH_CMD_WD1_INM(m)                                      \
        in_dword_masked(HWIO_GPS_SRCH_CMD_WD1_ADDR, m)
#define HWIO_GPS_SRCH_CMD_WD1_OUT(v)                                      \
        out_dword(HWIO_GPS_SRCH_CMD_WD1_ADDR,v)
#define HWIO_GPS_SRCH_CMD_WD1_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_WD1_ADDR,m,v,HWIO_GPS_SRCH_CMD_WD1_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_X1X2_MODE_BMSK                         0x80000000
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_X1X2_MODE_SHFT                               0x1f
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_X1X2_MODE_X2_FVAL                               0
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_X1X2_MODE_X1_FVAL                             0x1
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_PN_Q_STATE_BMSK                        0x7fff0000
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_PN_Q_STATE_SHFT                              0x10
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_GPS_DATA_BIT_BMSK                          0x8000
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_GPS_DATA_BIT_SHFT                             0xf
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_PN_I_STATE_BMSK                            0x7fff
#define HWIO_GPS_SRCH_CMD_WD1_SRCH_PN_I_STATE_SHFT                                 0

#define HWIO_GPS_SRCH_CMD_WD2_ADDR                                        0x90580014
#define HWIO_GPS_SRCH_CMD_WD2_RMSK                                        0x7fffffff
#define HWIO_GPS_SRCH_CMD_WD2_SHFT                                                 0
#define HWIO_GPS_SRCH_CMD_WD2_IN                                          \
        in_dword_masked(HWIO_GPS_SRCH_CMD_WD2_ADDR, HWIO_GPS_SRCH_CMD_WD2_RMSK)
#define HWIO_GPS_SRCH_CMD_WD2_INM(m)                                      \
        in_dword_masked(HWIO_GPS_SRCH_CMD_WD2_ADDR, m)
#define HWIO_GPS_SRCH_CMD_WD2_OUT(v)                                      \
        out_dword(HWIO_GPS_SRCH_CMD_WD2_ADDR,v)
#define HWIO_GPS_SRCH_CMD_WD2_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_WD2_ADDR,m,v,HWIO_GPS_SRCH_CMD_WD2_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_WD2_SRCH_ROTATOR_FREQ_BMSK                      0x7ffff000
#define HWIO_GPS_SRCH_CMD_WD2_SRCH_ROTATOR_FREQ_SHFT                             0xc
#define HWIO_GPS_SRCH_CMD_WD2_SRCH_SERVER_ADDR_BMSK                            0xfff
#define HWIO_GPS_SRCH_CMD_WD2_SRCH_SERVER_ADDR_SHFT                                0

#define HWIO_GPS_SRCH_CMD_CDMA_WD3_ADDR                                   0x90580018
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_RMSK                                   0xffffffff
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SHFT                                            0
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_IN                                     \
        in_dword_masked(HWIO_GPS_SRCH_CMD_CDMA_WD3_ADDR, HWIO_GPS_SRCH_CMD_CDMA_WD3_RMSK)
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_INM(m)                                 \
        in_dword_masked(HWIO_GPS_SRCH_CMD_CDMA_WD3_ADDR, m)
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_OUT(v)                                 \
        out_dword(HWIO_GPS_SRCH_CMD_CDMA_WD3_ADDR,v)
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_CDMA_WD3_ADDR,m,v,HWIO_GPS_SRCH_CMD_CDMA_WD3_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_INTEG_LENG_BMSK                   0xfff00000
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_INTEG_LENG_SHFT                         0x14
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_INTEG_LENG_1_CHIP_FVAL                     0
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_QOF_SEL_BMSK                         0xc0000
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_QOF_SEL_SHFT                            0x12
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_WALSH_FUNC_BMSK                      0x3fe00
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_WALSH_FUNC_SHFT                          0x9
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_PN_OFFSET_BMSK                         0x1ff
#define HWIO_GPS_SRCH_CMD_CDMA_WD3_SRCH_PN_OFFSET_SHFT                             0

#define HWIO_GPS_SRCH_CMD_GPS_WD3_ADDR                                    0x9058001c
#define HWIO_GPS_SRCH_CMD_GPS_WD3_RMSK                                    0xfff00007
#define HWIO_GPS_SRCH_CMD_GPS_WD3_SHFT                                             0
#define HWIO_GPS_SRCH_CMD_GPS_WD3_IN                                      \
        in_dword_masked(HWIO_GPS_SRCH_CMD_GPS_WD3_ADDR, HWIO_GPS_SRCH_CMD_GPS_WD3_RMSK)
#define HWIO_GPS_SRCH_CMD_GPS_WD3_INM(m)                                  \
        in_dword_masked(HWIO_GPS_SRCH_CMD_GPS_WD3_ADDR, m)
#define HWIO_GPS_SRCH_CMD_GPS_WD3_OUT(v)                                  \
        out_dword(HWIO_GPS_SRCH_CMD_GPS_WD3_ADDR,v)
#define HWIO_GPS_SRCH_CMD_GPS_WD3_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_GPS_WD3_ADDR,m,v,HWIO_GPS_SRCH_CMD_GPS_WD3_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_GPS_WD3_SRCH_INTEG_LENG_BMSK                    0xfff00000
#define HWIO_GPS_SRCH_CMD_GPS_WD3_SRCH_INTEG_LENG_SHFT                          0x14
#define HWIO_GPS_SRCH_CMD_GPS_WD3_SRCH_INTEG_LENG_1_CHIP_FVAL                      0
#define HWIO_GPS_SRCH_CMD_GPS_WD3_SRCH_GPS_INTERP_OFFSET_BMSK                    0x7
#define HWIO_GPS_SRCH_CMD_GPS_WD3_SRCH_GPS_INTERP_OFFSET_SHFT                      0

#define HWIO_GPS_SRCH_CMD_HDR_WD3_ADDR                                    0x90580020
#define HWIO_GPS_SRCH_CMD_HDR_WD3_RMSK                                    0xfff00000
#define HWIO_GPS_SRCH_CMD_HDR_WD3_SHFT                                             0
#define HWIO_GPS_SRCH_CMD_HDR_WD3_IN                                      \
        in_dword_masked(HWIO_GPS_SRCH_CMD_HDR_WD3_ADDR, HWIO_GPS_SRCH_CMD_HDR_WD3_RMSK)
#define HWIO_GPS_SRCH_CMD_HDR_WD3_INM(m)                                  \
        in_dword_masked(HWIO_GPS_SRCH_CMD_HDR_WD3_ADDR, m)
#define HWIO_GPS_SRCH_CMD_HDR_WD3_OUT(v)                                  \
        out_dword(HWIO_GPS_SRCH_CMD_HDR_WD3_ADDR,v)
#define HWIO_GPS_SRCH_CMD_HDR_WD3_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPS_SRCH_CMD_HDR_WD3_ADDR,m,v,HWIO_GPS_SRCH_CMD_HDR_WD3_IN); \
		HWIO_INTFREE()
#define HWIO_GPS_SRCH_CMD_HDR_WD3_SRCH_INTEG_LENG_BMSK                    0xfff00000
#define HWIO_GPS_SRCH_CMD_HDR_WD3_SRCH_INTEG_LENG_SHFT                          0x14
#define HWIO_GPS_SRCH_CMD_HDR_WD3_SRCH_INTEG_LENG_1_CHIP_FVAL                      0

// Stop Parsing at Section 15.3: GPS Accelerator registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------------------------
//  6. Aries GPS GACC	MEMORY SPACE 0x90600000 - 0x906FFFFC  (1024 kBytes) 
//----------------------------------------------------------------------------------------------
#define GPS_GACC_BASE                                                    0x90600000
//----------------------------------------------------------------------------
// GPS_GACC_MICRO_FILE               generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 15.3: GPS Accelerator registers
// Sub-Section 15.3.1: Alternate Bus
// Sub-Section 15.3.1.1: Alternate bus configuration registers
#define HWIO_GACC_DM_BYPASS_ADDR                                          0x90600000
#define HWIO_GACC_DM_BYPASS_RMSK                                                 0x1
#define HWIO_GACC_DM_BYPASS_SHFT                                                   0
#define HWIO_GACC_DM_BYPASS_IN                                            \
        in_dword_masked(HWIO_GACC_DM_BYPASS_ADDR, HWIO_GACC_DM_BYPASS_RMSK)
#define HWIO_GACC_DM_BYPASS_INM(m)                                        \
        in_dword_masked(HWIO_GACC_DM_BYPASS_ADDR, m)
#define HWIO_GACC_DM_BYPASS_OUT(v)                                        \
        out_dword(HWIO_GACC_DM_BYPASS_ADDR,v)
#define HWIO_GACC_DM_BYPASS_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_DM_BYPASS_ADDR,m,v,HWIO_GACC_DM_BYPASS_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_DM_BYPASS_GACC_DM_BYPASS_BMSK                                  0x1
#define HWIO_GACC_DM_BYPASS_GACC_DM_BYPASS_SHFT                                    0

#define HWIO_GACC_CLK_CTL_ADDR                                            0x90600004
#define HWIO_GACC_CLK_CTL_RMSK                                                   0x7
#define HWIO_GACC_CLK_CTL_SHFT                                                     0
#define HWIO_GACC_CLK_CTL_IN                                              \
        in_dword_masked(HWIO_GACC_CLK_CTL_ADDR, HWIO_GACC_CLK_CTL_RMSK)
#define HWIO_GACC_CLK_CTL_INM(m)                                          \
        in_dword_masked(HWIO_GACC_CLK_CTL_ADDR, m)
#define HWIO_GACC_CLK_CTL_OUT(v)                                          \
        out_dword(HWIO_GACC_CLK_CTL_ADDR,v)
#define HWIO_GACC_CLK_CTL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_CLK_CTL_ADDR,m,v,HWIO_GACC_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_CLK_CTL_GACC_HW_LCG_EN_BMSK                                    0x4
#define HWIO_GACC_CLK_CTL_GACC_HW_LCG_EN_SHFT                                    0x2
#define HWIO_GACC_CLK_CTL_GACC_SW_CLK_EN_BMSK                                    0x2
#define HWIO_GACC_CLK_CTL_GACC_SW_CLK_EN_SHFT                                    0x1
#define HWIO_GACC_CLK_CTL_GACC_CLK_EN_BMSK                                       0x1
#define HWIO_GACC_CLK_CTL_GACC_CLK_EN_SHFT                                         0

#define HWIO_GACC_TEST_BUS_OUT_ADDR                                       0x90600008
#define HWIO_GACC_TEST_BUS_OUT_RMSK                                             0xff
#define HWIO_GACC_TEST_BUS_OUT_SHFT                                                0
#define HWIO_GACC_TEST_BUS_OUT_IN                                         \
        in_dword_masked(HWIO_GACC_TEST_BUS_OUT_ADDR, HWIO_GACC_TEST_BUS_OUT_RMSK)
#define HWIO_GACC_TEST_BUS_OUT_INM(m)                                     \
        in_dword_masked(HWIO_GACC_TEST_BUS_OUT_ADDR, m)
#define HWIO_GACC_TEST_BUS_OUT_GACC_AHB2HB_IDLE_BMSK                            0x80
#define HWIO_GACC_TEST_BUS_OUT_GACC_AHB2HB_IDLE_SHFT                             0x7
#define HWIO_GACC_TEST_BUS_OUT_GACC_WAIT_FOR_RTC_BMSK                           0x40
#define HWIO_GACC_TEST_BUS_OUT_GACC_WAIT_FOR_RTC_SHFT                            0x6
#define HWIO_GACC_TEST_BUS_OUT_GACC_INTF_IDLE_STATE_BMSK                        0x20
#define HWIO_GACC_TEST_BUS_OUT_GACC_INTF_IDLE_STATE_SHFT                         0x5
#define HWIO_GACC_TEST_BUS_OUT_GACC_READ_PEAK_WAIT_STATE_BMSK                   0x10
#define HWIO_GACC_TEST_BUS_OUT_GACC_READ_PEAK_WAIT_STATE_SHFT                    0x4
#define HWIO_GACC_TEST_BUS_OUT_GACC_SP_CURRENT_STATE_BMSK                        0xe
#define HWIO_GACC_TEST_BUS_OUT_GACC_SP_CURRENT_STATE_SHFT                        0x1
#define HWIO_GACC_TEST_BUS_OUT_GACC_CLK_IS_ON_BMSK                               0x1
#define HWIO_GACC_TEST_BUS_OUT_GACC_CLK_IS_ON_SHFT                                 0

// Sub-Section 15.3.1.2: Alternate command and status registers
#define HWIO_GACC_RTC_WAIT_ALT_ADDR                                       0x90680000
#define HWIO_GACC_RTC_WAIT_ALT_RMSK                                        0x3ffffff
#define HWIO_GACC_RTC_WAIT_ALT_SHFT                                                0
#define HWIO_GACC_RTC_WAIT_ALT_IN                                         \
        in_dword_masked(HWIO_GACC_RTC_WAIT_ALT_ADDR, HWIO_GACC_RTC_WAIT_ALT_RMSK)
#define HWIO_GACC_RTC_WAIT_ALT_INM(m)                                     \
        in_dword_masked(HWIO_GACC_RTC_WAIT_ALT_ADDR, m)
#define HWIO_GACC_RTC_WAIT_ALT_OUT(v)                                     \
        out_dword(HWIO_GACC_RTC_WAIT_ALT_ADDR,v)
#define HWIO_GACC_RTC_WAIT_ALT_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_RTC_WAIT_ALT_ADDR,m,v,HWIO_GACC_RTC_WAIT_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_RTC_WAIT_ALT_GACC_RTC_SELECT_BMSK                        0x3000000
#define HWIO_GACC_RTC_WAIT_ALT_GACC_RTC_SELECT_SHFT                             0x18
#define HWIO_GACC_RTC_WAIT_ALT_GACC_RTC_SELECT_GPS_FVAL                            0
#define HWIO_GACC_RTC_WAIT_ALT_GACC_RTC_SELECT_CDMA_FVAL                         0x1
#define HWIO_GACC_RTC_WAIT_ALT_GACC_RTC_WAIT_BMSK                           0xffffff
#define HWIO_GACC_RTC_WAIT_ALT_GACC_RTC_WAIT_SHFT                                  0

#define HWIO_GACC_START_ADDR_ALT_ADDR                                     0x90680004
#define HWIO_GACC_START_ADDR_ALT_RMSK                                       0xffffff
#define HWIO_GACC_START_ADDR_ALT_SHFT                                              0
#define HWIO_GACC_START_ADDR_ALT_IN                                       \
        in_dword_masked(HWIO_GACC_START_ADDR_ALT_ADDR, HWIO_GACC_START_ADDR_ALT_RMSK)
#define HWIO_GACC_START_ADDR_ALT_INM(m)                                   \
        in_dword_masked(HWIO_GACC_START_ADDR_ALT_ADDR, m)
#define HWIO_GACC_START_ADDR_ALT_OUT(v)                                   \
        out_dword(HWIO_GACC_START_ADDR_ALT_ADDR,v)
#define HWIO_GACC_START_ADDR_ALT_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_START_ADDR_ALT_ADDR,m,v,HWIO_GACC_START_ADDR_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_START_ADDR_ALT_GACC_ENERGY_ADDR_BMSK                      0xfff000
#define HWIO_GACC_START_ADDR_ALT_GACC_ENERGY_ADDR_SHFT                           0xc
#define HWIO_GACC_START_ADDR_ALT_GACC_SAMPLE_ADDR_BMSK                         0xfff
#define HWIO_GACC_START_ADDR_ALT_GACC_SAMPLE_ADDR_SHFT                             0

#define HWIO_GACC_COUNT_ALT_ADDR                                          0x90680008
#define HWIO_GACC_COUNT_ALT_RMSK                                          0xffffffff
#define HWIO_GACC_COUNT_ALT_SHFT                                                   0
#define HWIO_GACC_COUNT_ALT_IN                                            \
        in_dword_masked(HWIO_GACC_COUNT_ALT_ADDR, HWIO_GACC_COUNT_ALT_RMSK)
#define HWIO_GACC_COUNT_ALT_INM(m)                                        \
        in_dword_masked(HWIO_GACC_COUNT_ALT_ADDR, m)
#define HWIO_GACC_COUNT_ALT_OUT(v)                                        \
        out_dword(HWIO_GACC_COUNT_ALT_ADDR,v)
#define HWIO_GACC_COUNT_ALT_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_COUNT_ALT_ADDR,m,v,HWIO_GACC_COUNT_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_COUNT_ALT_GACC_ENERGY_ITER_BMSK                         0xfe000000
#define HWIO_GACC_COUNT_ALT_GACC_ENERGY_ITER_SHFT                               0x19
#define HWIO_GACC_COUNT_ALT_GACC_HYP_ITER_BMSK                             0x1ff8000
#define HWIO_GACC_COUNT_ALT_GACC_HYP_ITER_SHFT                                   0xf
#define HWIO_GACC_COUNT_ALT_GACC_SAMP_ITER_BMSK                               0x7f00
#define HWIO_GACC_COUNT_ALT_GACC_SAMP_ITER_SHFT                                  0x8
#define HWIO_GACC_COUNT_ALT_GACC_FREQ_ITER_BMSK                                 0xff
#define HWIO_GACC_COUNT_ALT_GACC_FREQ_ITER_SHFT                                    0

#define HWIO_GACC_INCR_ALT_ADDR                                           0x9068000c
#define HWIO_GACC_INCR_ALT_RMSK                                           0xffffffff
#define HWIO_GACC_INCR_ALT_SHFT                                                    0
#define HWIO_GACC_INCR_ALT_IN                                             \
        in_dword_masked(HWIO_GACC_INCR_ALT_ADDR, HWIO_GACC_INCR_ALT_RMSK)
#define HWIO_GACC_INCR_ALT_INM(m)                                         \
        in_dword_masked(HWIO_GACC_INCR_ALT_ADDR, m)
#define HWIO_GACC_INCR_ALT_OUT(v)                                         \
        out_dword(HWIO_GACC_INCR_ALT_ADDR,v)
#define HWIO_GACC_INCR_ALT_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_INCR_ALT_ADDR,m,v,HWIO_GACC_INCR_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_INCR_ALT_GACC_SAMP_INCR_SAMP_BMSK                       0xffc00000
#define HWIO_GACC_INCR_ALT_GACC_SAMP_INCR_SAMP_SHFT                             0x16
#define HWIO_GACC_INCR_ALT_GACC_SAMP_INCR_TIME_BMSK                         0x3ff800
#define HWIO_GACC_INCR_ALT_GACC_SAMP_INCR_TIME_SHFT                              0xb
#define HWIO_GACC_INCR_ALT_GACC_SAMP_INCR_ENERGY_BMSK                          0x7ff
#define HWIO_GACC_INCR_ALT_GACC_SAMP_INCR_ENERGY_SHFT                              0

#define HWIO_GACC_FREQ_ALT_ADDR                                           0x90680010
#define HWIO_GACC_FREQ_ALT_RMSK                                           0xffffffff
#define HWIO_GACC_FREQ_ALT_SHFT                                                    0
#define HWIO_GACC_FREQ_ALT_IN                                             \
        in_dword_masked(HWIO_GACC_FREQ_ALT_ADDR, HWIO_GACC_FREQ_ALT_RMSK)
#define HWIO_GACC_FREQ_ALT_INM(m)                                         \
        in_dword_masked(HWIO_GACC_FREQ_ALT_ADDR, m)
#define HWIO_GACC_FREQ_ALT_OUT(v)                                         \
        out_dword(HWIO_GACC_FREQ_ALT_ADDR,v)
#define HWIO_GACC_FREQ_ALT_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_FREQ_ALT_ADDR,m,v,HWIO_GACC_FREQ_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_FREQ_ALT_GACC_FIRST_FREQ_BMSK                           0xffff0000
#define HWIO_GACC_FREQ_ALT_GACC_FIRST_FREQ_SHFT                                 0x10
#define HWIO_GACC_FREQ_ALT_GACC_FREQ_INCR_BMSK                                0xffff
#define HWIO_GACC_FREQ_ALT_GACC_FREQ_INCR_SHFT                                     0

#define HWIO_GACC_CONFIG_ALT_ADDR                                         0x90680014
#define HWIO_GACC_CONFIG_ALT_RMSK                                           0xffffff
#define HWIO_GACC_CONFIG_ALT_SHFT                                                  0
#define HWIO_GACC_CONFIG_ALT_IN                                           \
        in_dword_masked(HWIO_GACC_CONFIG_ALT_ADDR, HWIO_GACC_CONFIG_ALT_RMSK)
#define HWIO_GACC_CONFIG_ALT_INM(m)                                       \
        in_dword_masked(HWIO_GACC_CONFIG_ALT_ADDR, m)
#define HWIO_GACC_CONFIG_ALT_OUT(v)                                       \
        out_dword(HWIO_GACC_CONFIG_ALT_ADDR,v)
#define HWIO_GACC_CONFIG_ALT_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_CONFIG_ALT_ADDR,m,v,HWIO_GACC_CONFIG_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_CONFIG_ALT_GACC_ENERGY_MEM_BANK_BMSK                      0x800000
#define HWIO_GACC_CONFIG_ALT_GACC_ENERGY_MEM_BANK_SHFT                          0x17
#define HWIO_GACC_CONFIG_ALT_GACC_ENERGY_MEM_BANK_BANK_0_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_1_IS_CONNECTED_TO_DATA_MOVER_FVAL          0
#define HWIO_GACC_CONFIG_ALT_GACC_ENERGY_MEM_BANK_BANK1_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_0_IS_CONNECTED_DATA_MOVER_FVAL        0x1
#define HWIO_GACC_CONFIG_ALT_GACC_SAMPLE_MEM_BANK_BMSK                      0x400000
#define HWIO_GACC_CONFIG_ALT_GACC_SAMPLE_MEM_BANK_SHFT                          0x16
#define HWIO_GACC_CONFIG_ALT_GACC_SAMPLE_MEM_BANK_BANK_0_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_1_IS_CONNECTED_TO_DATA_MOVER_FVAL          0
#define HWIO_GACC_CONFIG_ALT_GACC_SAMPLE_MEM_BANK_BANK1_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_0_IS_CONNECTED_DATA_MOVER_FVAL        0x1
#define HWIO_GACC_CONFIG_ALT_GACC_START_BMSK                                0x200000
#define HWIO_GACC_CONFIG_ALT_GACC_START_SHFT                                    0x15
#define HWIO_GACC_CONFIG_ALT_GACC_COHERENT_OUT_BMSK                         0x100000
#define HWIO_GACC_CONFIG_ALT_GACC_COHERENT_OUT_SHFT                             0x14
#define HWIO_GACC_CONFIG_ALT_GACC_COHERENT_OUT_UPDATE_ENERGY_GRID_FVAL             0
#define HWIO_GACC_CONFIG_ALT_GACC_COHERENT_OUT_OUTPUT_COHERENT_SUMS_FVAL         0x1
#define HWIO_GACC_CONFIG_ALT_GACC_FIRST_ENERGY_BMSK                          0x80000
#define HWIO_GACC_CONFIG_ALT_GACC_FIRST_ENERGY_SHFT                             0x13
#define HWIO_GACC_CONFIG_ALT_GACC_LAST_NFREQ_BMSK                            0x70000
#define HWIO_GACC_CONFIG_ALT_GACC_LAST_NFREQ_SHFT                               0x10
#define HWIO_GACC_CONFIG_ALT_GACC_COHERENT_LEN_BMSK                           0xffe0
#define HWIO_GACC_CONFIG_ALT_GACC_COHERENT_LEN_SHFT                              0x5
#define HWIO_GACC_CONFIG_ALT_GACC_SUM_TRUNC_BMSK                                0x1c
#define HWIO_GACC_CONFIG_ALT_GACC_SUM_TRUNC_SHFT                                 0x2
#define HWIO_GACC_CONFIG_ALT_GACC_ENERGY_TRUNC_BMSK                              0x3
#define HWIO_GACC_CONFIG_ALT_GACC_ENERGY_TRUNC_SHFT                                0

#define HWIO_GACC_PEAK_ALT_ADDR                                           0x90680018
#define HWIO_GACC_PEAK_ALT_RMSK                                            0x7ffffff
#define HWIO_GACC_PEAK_ALT_SHFT                                                    0
#define HWIO_GACC_PEAK_ALT_IN                                             \
        in_dword_masked(HWIO_GACC_PEAK_ALT_ADDR, HWIO_GACC_PEAK_ALT_RMSK)
#define HWIO_GACC_PEAK_ALT_INM(m)                                         \
        in_dword_masked(HWIO_GACC_PEAK_ALT_ADDR, m)
#define HWIO_GACC_PEAK_ALT_GACC_MAX_INDEX_BMSK                             0x7ff0000
#define HWIO_GACC_PEAK_ALT_GACC_MAX_INDEX_SHFT                                  0x10
#define HWIO_GACC_PEAK_ALT_GACC_MAX_ENERGY_BMSK                               0xffff
#define HWIO_GACC_PEAK_ALT_GACC_MAX_ENERGY_SHFT                                    0

#define HWIO_GACC_DONE_ALT_ADDR                                           0x9068001c
#define HWIO_GACC_DONE_ALT_RMSK                                             0xffffff
#define HWIO_GACC_DONE_ALT_SHFT                                                    0
#define HWIO_GACC_DONE_ALT_IN                                             \
        in_dword_masked(HWIO_GACC_DONE_ALT_ADDR, HWIO_GACC_DONE_ALT_RMSK)
#define HWIO_GACC_DONE_ALT_INM(m)                                         \
        in_dword_masked(HWIO_GACC_DONE_ALT_ADDR, m)
#define HWIO_GACC_DONE_ALT_GACC_DONE_RTC_BMSK                               0xffffff
#define HWIO_GACC_DONE_ALT_GACC_DONE_RTC_SHFT                                      0

#define HWIO_GACC_RTC_ALT_ADDR                                            0x90680020
#define HWIO_GACC_RTC_ALT_RMSK                                              0xffffff
#define HWIO_GACC_RTC_ALT_SHFT                                                     0
#define HWIO_GACC_RTC_ALT_IN                                              \
        in_dword_masked(HWIO_GACC_RTC_ALT_ADDR, HWIO_GACC_RTC_ALT_RMSK)
#define HWIO_GACC_RTC_ALT_INM(m)                                          \
        in_dword_masked(HWIO_GACC_RTC_ALT_ADDR, m)
#define HWIO_GACC_RTC_ALT_GACC_CURRENT_RTC_BMSK                             0xffffff
#define HWIO_GACC_RTC_ALT_GACC_CURRENT_RTC_SHFT                                    0

// Sub-Section 15.3.1.3: Alternate memories
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_ADDR                          0x90681000
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_RMSK                          0xffffffff
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_SHFT                                   0
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_IN                            \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_ADDR, HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_RMSK)
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_INM(m)                        \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_ADDR, m)
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_OUT(v)                        \
        out_dword(HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_ADDR,v)
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_OUTM(m,v)                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_ADDR,m,v,HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_GACC_SAMPLE_MEM_BMSK          0xffffffff
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ALT_GACC_SAMPLE_MEM_SHFT                   0

#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_ADDR                            0x906819fc
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_RMSK                            0xffffffff
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_SHFT                                     0
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_IN                              \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_ADDR, HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_RMSK)
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_INM(m)                          \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_ADDR, m)
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_OUT(v)                          \
        out_dword(HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_ADDR,v)
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_ADDR,m,v,HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_GACC_SAMPLE_MEM_BMSK            0xffffffff
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ALT_GACC_SAMPLE_MEM_SHFT                     0

#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_ADDR                          0x90682000
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_RMSK                          0xffffffff
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_SHFT                                   0
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_IN                            \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_ADDR, HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_RMSK)
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_INM(m)                        \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_ADDR, m)
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_OUT(v)                        \
        out_dword(HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_ADDR,v)
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_OUTM(m,v)                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_ADDR,m,v,HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_GACC_ENERGY_MEM_BMSK          0xffffffff
#define HWIO_GACC_ENERGY_MEM_START_ADDR_ALT_GACC_ENERGY_MEM_SHFT                   0

#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_ADDR                            0x906829fc
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_RMSK                            0xffffffff
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_SHFT                                     0
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_IN                              \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_ADDR, HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_RMSK)
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_INM(m)                          \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_ADDR, m)
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_OUT(v)                          \
        out_dword(HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_ADDR,v)
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_ADDR,m,v,HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_GACC_ENERGY_MEM_BMSK            0xffffffff
#define HWIO_GACC_ENERGY_MEM_END_ADDR_ALT_GACC_ENERGY_MEM_SHFT                     0

// Sub-Section 15.3.2: Data Mover Bus
// Sub-Section 15.3.2.1: Data Mover command and status registers
#define HWIO_GACC_RTC_WAIT_ADDR                                           0x90680000
#define HWIO_GACC_RTC_WAIT_RMSK                                            0x3ffffff
#define HWIO_GACC_RTC_WAIT_SHFT                                                    0
#define HWIO_GACC_RTC_WAIT_IN                                             \
        in_dword_masked(HWIO_GACC_RTC_WAIT_ADDR, HWIO_GACC_RTC_WAIT_RMSK)
#define HWIO_GACC_RTC_WAIT_INM(m)                                         \
        in_dword_masked(HWIO_GACC_RTC_WAIT_ADDR, m)
#define HWIO_GACC_RTC_WAIT_OUT(v)                                         \
        out_dword(HWIO_GACC_RTC_WAIT_ADDR,v)
#define HWIO_GACC_RTC_WAIT_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_RTC_WAIT_ADDR,m,v,HWIO_GACC_RTC_WAIT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_RTC_WAIT_GACC_RTC_SELECT_BMSK                            0x3000000
#define HWIO_GACC_RTC_WAIT_GACC_RTC_SELECT_SHFT                                 0x18
#define HWIO_GACC_RTC_WAIT_GACC_RTC_SELECT_GPS_FVAL                                0
#define HWIO_GACC_RTC_WAIT_GACC_RTC_SELECT_CDMA_FVAL                             0x1
#define HWIO_GACC_RTC_WAIT_GACC_RTC_WAIT_BMSK                               0xffffff
#define HWIO_GACC_RTC_WAIT_GACC_RTC_WAIT_SHFT                                      0

#define HWIO_GACC_START_ADDR_ADDR                                         0x90680004
#define HWIO_GACC_START_ADDR_RMSK                                           0xffffff
#define HWIO_GACC_START_ADDR_SHFT                                                  0
#define HWIO_GACC_START_ADDR_IN                                           \
        in_dword_masked(HWIO_GACC_START_ADDR_ADDR, HWIO_GACC_START_ADDR_RMSK)
#define HWIO_GACC_START_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_GACC_START_ADDR_ADDR, m)
#define HWIO_GACC_START_ADDR_OUT(v)                                       \
        out_dword(HWIO_GACC_START_ADDR_ADDR,v)
#define HWIO_GACC_START_ADDR_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_START_ADDR_ADDR,m,v,HWIO_GACC_START_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_START_ADDR_GACC_ENERGY_ADDR_BMSK                          0xfff000
#define HWIO_GACC_START_ADDR_GACC_ENERGY_ADDR_SHFT                               0xc
#define HWIO_GACC_START_ADDR_GACC_SAMPLE_ADDR_BMSK                             0xfff
#define HWIO_GACC_START_ADDR_GACC_SAMPLE_ADDR_SHFT                                 0

#define HWIO_GACC_COUNT_ADDR                                              0x90680008
#define HWIO_GACC_COUNT_RMSK                                              0xffffffff
#define HWIO_GACC_COUNT_SHFT                                                       0
#define HWIO_GACC_COUNT_IN                                                \
        in_dword_masked(HWIO_GACC_COUNT_ADDR, HWIO_GACC_COUNT_RMSK)
#define HWIO_GACC_COUNT_INM(m)                                            \
        in_dword_masked(HWIO_GACC_COUNT_ADDR, m)
#define HWIO_GACC_COUNT_OUT(v)                                            \
        out_dword(HWIO_GACC_COUNT_ADDR,v)
#define HWIO_GACC_COUNT_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_COUNT_ADDR,m,v,HWIO_GACC_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_COUNT_GACC_ENERGY_ITER_BMSK                             0xfe000000
#define HWIO_GACC_COUNT_GACC_ENERGY_ITER_SHFT                                   0x19
#define HWIO_GACC_COUNT_GACC_HYP_ITER_BMSK                                 0x1ff8000
#define HWIO_GACC_COUNT_GACC_HYP_ITER_SHFT                                       0xf
#define HWIO_GACC_COUNT_GACC_SAMP_ITER_BMSK                                   0x7f00
#define HWIO_GACC_COUNT_GACC_SAMP_ITER_SHFT                                      0x8
#define HWIO_GACC_COUNT_GACC_FREQ_ITER_BMSK                                     0xff
#define HWIO_GACC_COUNT_GACC_FREQ_ITER_SHFT                                        0

#define HWIO_GACC_INCR_ADDR                                               0x9068000c
#define HWIO_GACC_INCR_RMSK                                               0xffffffff
#define HWIO_GACC_INCR_SHFT                                                        0
#define HWIO_GACC_INCR_IN                                                 \
        in_dword_masked(HWIO_GACC_INCR_ADDR, HWIO_GACC_INCR_RMSK)
#define HWIO_GACC_INCR_INM(m)                                             \
        in_dword_masked(HWIO_GACC_INCR_ADDR, m)
#define HWIO_GACC_INCR_OUT(v)                                             \
        out_dword(HWIO_GACC_INCR_ADDR,v)
#define HWIO_GACC_INCR_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_INCR_ADDR,m,v,HWIO_GACC_INCR_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_INCR_GACC_SAMP_INCR_SAMP_BMSK                           0xffc00000
#define HWIO_GACC_INCR_GACC_SAMP_INCR_SAMP_SHFT                                 0x16
#define HWIO_GACC_INCR_GACC_SAMP_INCR_TIME_BMSK                             0x3ff800
#define HWIO_GACC_INCR_GACC_SAMP_INCR_TIME_SHFT                                  0xb
#define HWIO_GACC_INCR_GACC_SAMP_INCR_ENERGY_BMSK                              0x7ff
#define HWIO_GACC_INCR_GACC_SAMP_INCR_ENERGY_SHFT                                  0

#define HWIO_GACC_FREQ_ADDR                                               0x90680010
#define HWIO_GACC_FREQ_RMSK                                               0xffffffff
#define HWIO_GACC_FREQ_SHFT                                                        0
#define HWIO_GACC_FREQ_IN                                                 \
        in_dword_masked(HWIO_GACC_FREQ_ADDR, HWIO_GACC_FREQ_RMSK)
#define HWIO_GACC_FREQ_INM(m)                                             \
        in_dword_masked(HWIO_GACC_FREQ_ADDR, m)
#define HWIO_GACC_FREQ_OUT(v)                                             \
        out_dword(HWIO_GACC_FREQ_ADDR,v)
#define HWIO_GACC_FREQ_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_FREQ_ADDR,m,v,HWIO_GACC_FREQ_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_FREQ_GACC_FIRST_FREQ_BMSK                               0xffff0000
#define HWIO_GACC_FREQ_GACC_FIRST_FREQ_SHFT                                     0x10
#define HWIO_GACC_FREQ_GACC_FREQ_INCR_BMSK                                    0xffff
#define HWIO_GACC_FREQ_GACC_FREQ_INCR_SHFT                                         0

#define HWIO_GACC_CONFIG_ADDR                                             0x90680014
#define HWIO_GACC_CONFIG_RMSK                                               0xffffff
#define HWIO_GACC_CONFIG_SHFT                                                      0
#define HWIO_GACC_CONFIG_IN                                               \
        in_dword_masked(HWIO_GACC_CONFIG_ADDR, HWIO_GACC_CONFIG_RMSK)
#define HWIO_GACC_CONFIG_INM(m)                                           \
        in_dword_masked(HWIO_GACC_CONFIG_ADDR, m)
#define HWIO_GACC_CONFIG_OUT(v)                                           \
        out_dword(HWIO_GACC_CONFIG_ADDR,v)
#define HWIO_GACC_CONFIG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_CONFIG_ADDR,m,v,HWIO_GACC_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_CONFIG_GACC_ENERGY_MEM_BANK_BMSK                          0x800000
#define HWIO_GACC_CONFIG_GACC_ENERGY_MEM_BANK_SHFT                              0x17
#define HWIO_GACC_CONFIG_GACC_ENERGY_MEM_BANK_BANK_0_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_1_IS_CONNECTED_TO_DATA_MOVER_FVAL          0
#define HWIO_GACC_CONFIG_GACC_ENERGY_MEM_BANK_BANK1_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_0_IS_CONNECTED_DATA_MOVER_FVAL        0x1
#define HWIO_GACC_CONFIG_GACC_SAMPLE_MEM_BANK_BMSK                          0x400000
#define HWIO_GACC_CONFIG_GACC_SAMPLE_MEM_BANK_SHFT                              0x16
#define HWIO_GACC_CONFIG_GACC_SAMPLE_MEM_BANK_BANK_0_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_1_IS_CONNECTED_TO_DATA_MOVER_FVAL          0
#define HWIO_GACC_CONFIG_GACC_SAMPLE_MEM_BANK_BANK1_IS_CONNECTED_TO_GPS_ACCELERATOR_BANK_0_IS_CONNECTED_DATA_MOVER_FVAL        0x1
#define HWIO_GACC_CONFIG_GACC_START_BMSK                                    0x200000
#define HWIO_GACC_CONFIG_GACC_START_SHFT                                        0x15
#define HWIO_GACC_CONFIG_GACC_COHERENT_OUT_BMSK                             0x100000
#define HWIO_GACC_CONFIG_GACC_COHERENT_OUT_SHFT                                 0x14
#define HWIO_GACC_CONFIG_GACC_COHERENT_OUT_UPDATE_ENERGY_GRID_FVAL                 0
#define HWIO_GACC_CONFIG_GACC_COHERENT_OUT_OUTPUT_COHERENT_SUMS_FVAL             0x1
#define HWIO_GACC_CONFIG_GACC_FIRST_ENERGY_BMSK                              0x80000
#define HWIO_GACC_CONFIG_GACC_FIRST_ENERGY_SHFT                                 0x13
#define HWIO_GACC_CONFIG_GACC_LAST_NFREQ_BMSK                                0x70000
#define HWIO_GACC_CONFIG_GACC_LAST_NFREQ_SHFT                                   0x10
#define HWIO_GACC_CONFIG_GACC_COHERENT_LEN_BMSK                               0xffe0
#define HWIO_GACC_CONFIG_GACC_COHERENT_LEN_SHFT                                  0x5
#define HWIO_GACC_CONFIG_GACC_SUM_TRUNC_BMSK                                    0x1c
#define HWIO_GACC_CONFIG_GACC_SUM_TRUNC_SHFT                                     0x2
#define HWIO_GACC_CONFIG_GACC_ENERGY_TRUNC_BMSK                                  0x3
#define HWIO_GACC_CONFIG_GACC_ENERGY_TRUNC_SHFT                                    0

#define HWIO_GACC_PEAK_ADDR                                               0x90680018
#define HWIO_GACC_PEAK_RMSK                                                0x7ffffff
#define HWIO_GACC_PEAK_SHFT                                                        0
#define HWIO_GACC_PEAK_IN                                                 \
        in_dword_masked(HWIO_GACC_PEAK_ADDR, HWIO_GACC_PEAK_RMSK)
#define HWIO_GACC_PEAK_INM(m)                                             \
        in_dword_masked(HWIO_GACC_PEAK_ADDR, m)
#define HWIO_GACC_PEAK_GACC_MAX_INDEX_BMSK                                 0x7ff0000
#define HWIO_GACC_PEAK_GACC_MAX_INDEX_SHFT                                      0x10
#define HWIO_GACC_PEAK_GACC_MAX_ENERGY_BMSK                                   0xffff
#define HWIO_GACC_PEAK_GACC_MAX_ENERGY_SHFT                                        0

#define HWIO_GACC_DONE_ADDR                                               0x9068001c
#define HWIO_GACC_DONE_RMSK                                                 0xffffff
#define HWIO_GACC_DONE_SHFT                                                        0
#define HWIO_GACC_DONE_IN                                                 \
        in_dword_masked(HWIO_GACC_DONE_ADDR, HWIO_GACC_DONE_RMSK)
#define HWIO_GACC_DONE_INM(m)                                             \
        in_dword_masked(HWIO_GACC_DONE_ADDR, m)
#define HWIO_GACC_DONE_GACC_DONE_RTC_BMSK                                   0xffffff
#define HWIO_GACC_DONE_GACC_DONE_RTC_SHFT                                          0

#define HWIO_GACC_RTC_ADDR                                                0x90680020
#define HWIO_GACC_RTC_RMSK                                                  0xffffff
#define HWIO_GACC_RTC_SHFT                                                         0
#define HWIO_GACC_RTC_IN                                                  \
        in_dword_masked(HWIO_GACC_RTC_ADDR, HWIO_GACC_RTC_RMSK)
#define HWIO_GACC_RTC_INM(m)                                              \
        in_dword_masked(HWIO_GACC_RTC_ADDR, m)
#define HWIO_GACC_RTC_GACC_CURRENT_RTC_BMSK                                 0xffffff
#define HWIO_GACC_RTC_GACC_CURRENT_RTC_SHFT                                        0

// Sub-Section 15.3.2.2: Data Mover memories
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_ADDR                              0x90681000
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_RMSK                              0xffffffff
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_SHFT                                       0
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_IN                                \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_START_ADDR_ADDR, HWIO_GACC_SAMPLE_MEM_START_ADDR_RMSK)
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_START_ADDR_ADDR, m)
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_OUT(v)                            \
        out_dword(HWIO_GACC_SAMPLE_MEM_START_ADDR_ADDR,v)
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_SAMPLE_MEM_START_ADDR_ADDR,m,v,HWIO_GACC_SAMPLE_MEM_START_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_GACC_SAMPLE_MEM_BMSK              0xffffffff
#define HWIO_GACC_SAMPLE_MEM_START_ADDR_GACC_SAMPLE_MEM_SHFT                       0

#define HWIO_GACC_SAMPLE_MEM_END_ADDR_ADDR                                0x906819fc
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_RMSK                                0xffffffff
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_SHFT                                         0
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_IN                                  \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_END_ADDR_ADDR, HWIO_GACC_SAMPLE_MEM_END_ADDR_RMSK)
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_INM(m)                              \
        in_dword_masked(HWIO_GACC_SAMPLE_MEM_END_ADDR_ADDR, m)
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_OUT(v)                              \
        out_dword(HWIO_GACC_SAMPLE_MEM_END_ADDR_ADDR,v)
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_SAMPLE_MEM_END_ADDR_ADDR,m,v,HWIO_GACC_SAMPLE_MEM_END_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_GACC_SAMPLE_MEM_BMSK                0xffffffff
#define HWIO_GACC_SAMPLE_MEM_END_ADDR_GACC_SAMPLE_MEM_SHFT                         0

#define HWIO_GACC_ENERGY_MEM_START_ADDR_ADDR                              0x90682000
#define HWIO_GACC_ENERGY_MEM_START_ADDR_RMSK                              0xffffffff
#define HWIO_GACC_ENERGY_MEM_START_ADDR_SHFT                                       0
#define HWIO_GACC_ENERGY_MEM_START_ADDR_IN                                \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_START_ADDR_ADDR, HWIO_GACC_ENERGY_MEM_START_ADDR_RMSK)
#define HWIO_GACC_ENERGY_MEM_START_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_START_ADDR_ADDR, m)
#define HWIO_GACC_ENERGY_MEM_START_ADDR_OUT(v)                            \
        out_dword(HWIO_GACC_ENERGY_MEM_START_ADDR_ADDR,v)
#define HWIO_GACC_ENERGY_MEM_START_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_ENERGY_MEM_START_ADDR_ADDR,m,v,HWIO_GACC_ENERGY_MEM_START_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_ENERGY_MEM_START_ADDR_GACC_ENERGY_MEM_BMSK              0xffffffff
#define HWIO_GACC_ENERGY_MEM_START_ADDR_GACC_ENERGY_MEM_SHFT                       0

#define HWIO_GACC_ENERGY_MEM_END_ADDR_ADDR                                0x906829fc
#define HWIO_GACC_ENERGY_MEM_END_ADDR_RMSK                                0xffffffff
#define HWIO_GACC_ENERGY_MEM_END_ADDR_SHFT                                         0
#define HWIO_GACC_ENERGY_MEM_END_ADDR_IN                                  \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_END_ADDR_ADDR, HWIO_GACC_ENERGY_MEM_END_ADDR_RMSK)
#define HWIO_GACC_ENERGY_MEM_END_ADDR_INM(m)                              \
        in_dword_masked(HWIO_GACC_ENERGY_MEM_END_ADDR_ADDR, m)
#define HWIO_GACC_ENERGY_MEM_END_ADDR_OUT(v)                              \
        out_dword(HWIO_GACC_ENERGY_MEM_END_ADDR_ADDR,v)
#define HWIO_GACC_ENERGY_MEM_END_ADDR_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GACC_ENERGY_MEM_END_ADDR_ADDR,m,v,HWIO_GACC_ENERGY_MEM_END_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GACC_ENERGY_MEM_END_ADDR_GACC_ENERGY_MEM_BMSK                0xffffffff
#define HWIO_GACC_ENERGY_MEM_END_ADDR_GACC_ENERGY_MEM_SHFT                         0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------------------------
//  7. MDSP        MEMORY SPACE 0x91000000 - 0x91FFFFFC  (16 MBytes)
//----------------------------------------------------------------------------------------------
#define MICRO_MDSP_BASE                                                  0x91000000
//----------------------------------------------------------------------------
// MICRODMA_FILE                     generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 8.2: ARM_MICRO0DMA registers
// Sub-Section 8.2.1: DSP base addresses
#define HWIO_MDSP_RAMA_BASE_ADDR                                          0x91000000
#define HWIO_MDSP_RAMA_BASE_RMSK                                            0xffffff
#define HWIO_MDSP_RAMA_BASE_SHFT                                                   0
#define HWIO_MDSP_RAMA_BASE_IN                                            \
        in_dword_masked(HWIO_MDSP_RAMA_BASE_ADDR, HWIO_MDSP_RAMA_BASE_RMSK)
#define HWIO_MDSP_RAMA_BASE_INM(m)                                        \
        in_dword_masked(HWIO_MDSP_RAMA_BASE_ADDR, m)
#define HWIO_MDSP_RAMA_BASE_OUT(v)                                        \
        out_dword(HWIO_MDSP_RAMA_BASE_ADDR,v)
#define HWIO_MDSP_RAMA_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_RAMA_BASE_ADDR,m,v,HWIO_MDSP_RAMA_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_RAMA_BASE_RAM_DATA_BMSK                                   0xffffff
#define HWIO_MDSP_RAMA_BASE_RAM_DATA_SHFT                                          0

#define HWIO_MDSP_RAMB_BASE_ADDR                                          0x91200000
#define HWIO_MDSP_RAMB_BASE_RMSK                                            0xffffff
#define HWIO_MDSP_RAMB_BASE_SHFT                                                   0
#define HWIO_MDSP_RAMB_BASE_IN                                            \
        in_dword_masked(HWIO_MDSP_RAMB_BASE_ADDR, HWIO_MDSP_RAMB_BASE_RMSK)
#define HWIO_MDSP_RAMB_BASE_INM(m)                                        \
        in_dword_masked(HWIO_MDSP_RAMB_BASE_ADDR, m)
#define HWIO_MDSP_RAMB_BASE_OUT(v)                                        \
        out_dword(HWIO_MDSP_RAMB_BASE_ADDR,v)
#define HWIO_MDSP_RAMB_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_RAMB_BASE_ADDR,m,v,HWIO_MDSP_RAMB_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_RAMB_BASE_RAM_DATA_BMSK                                   0xffffff
#define HWIO_MDSP_RAMB_BASE_RAM_DATA_SHFT                                          0

#define HWIO_MDSP_RAMC_BASE_ADDR                                          0x91400000
#define HWIO_MDSP_RAMC_BASE_RMSK                                            0xffffff
#define HWIO_MDSP_RAMC_BASE_SHFT                                                   0
#define HWIO_MDSP_RAMC_BASE_IN                                            \
        in_dword_masked(HWIO_MDSP_RAMC_BASE_ADDR, HWIO_MDSP_RAMC_BASE_RMSK)
#define HWIO_MDSP_RAMC_BASE_INM(m)                                        \
        in_dword_masked(HWIO_MDSP_RAMC_BASE_ADDR, m)
#define HWIO_MDSP_RAMC_BASE_OUT(v)                                        \
        out_dword(HWIO_MDSP_RAMC_BASE_ADDR,v)
#define HWIO_MDSP_RAMC_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_RAMC_BASE_ADDR,m,v,HWIO_MDSP_RAMC_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_RAMC_BASE_RAM_DATA_BMSK                                   0xffffff
#define HWIO_MDSP_RAMC_BASE_RAM_DATA_SHFT                                          0

#define HWIO_MDSP_RAMI_BASE_ADDR                                          0x91800000
#define HWIO_MDSP_RAMI_BASE_RMSK                                            0xffffff
#define HWIO_MDSP_RAMI_BASE_SHFT                                                   0
#define HWIO_MDSP_RAMI_BASE_IN                                            \
        in_dword_masked(HWIO_MDSP_RAMI_BASE_ADDR, HWIO_MDSP_RAMI_BASE_RMSK)
#define HWIO_MDSP_RAMI_BASE_INM(m)                                        \
        in_dword_masked(HWIO_MDSP_RAMI_BASE_ADDR, m)
#define HWIO_MDSP_RAMI_BASE_OUT(v)                                        \
        out_dword(HWIO_MDSP_RAMI_BASE_ADDR,v)
#define HWIO_MDSP_RAMI_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_RAMI_BASE_ADDR,m,v,HWIO_MDSP_RAMI_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_RAMI_BASE_RAM_DATA_BMSK                                   0xffffff
#define HWIO_MDSP_RAMI_BASE_RAM_DATA_SHFT                                          0

// Sub-Section 8.2.2: Microprocessor registers
#define HWIO_MDSP_CTRL_ADDR                                               0x91c00000
#define HWIO_MDSP_CTRL_RMSK                                                     0xff
#define HWIO_MDSP_CTRL_SHFT                                                        0
#define HWIO_MDSP_CTRL_IN                                                 \
        in_dword_masked(HWIO_MDSP_CTRL_ADDR, HWIO_MDSP_CTRL_RMSK)
#define HWIO_MDSP_CTRL_INM(m)                                             \
        in_dword_masked(HWIO_MDSP_CTRL_ADDR, m)
#define HWIO_MDSP_CTRL_OUT(v)                                             \
        out_dword(HWIO_MDSP_CTRL_ADDR,v)
#define HWIO_MDSP_CTRL_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_CTRL_ADDR,m,v,HWIO_MDSP_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_CTRL_MICRO_DSP_CTRL_BMSK                                      0xf0
#define HWIO_MDSP_CTRL_MICRO_DSP_CTRL_SHFT                                       0x4
#define HWIO_MDSP_CTRL_RESERVED_BITS3_2_BMSK                                     0xc
#define HWIO_MDSP_CTRL_RESERVED_BITS3_2_SHFT                                     0x2
#define HWIO_MDSP_CTRL_QDSP_DECRYPTION_EN_BMSK                                   0x2
#define HWIO_MDSP_CTRL_QDSP_DECRYPTION_EN_SHFT                                   0x1
#define HWIO_MDSP_CTRL_QDSP_DECRYPTION_EN_DISABLE_INSTRUCTION_DECRYPTION_FVAL          0
#define HWIO_MDSP_CTRL_QDSP_DECRYPTION_EN_WHEN_HIGH_IN_CONJUNCTION_WITH_THE_PORT_REGISTER_BIT_DECRYPTION_CTRL_DECRYPTION_EN_THIS_BIT_ENABLES_INSTRUCTION_DECRYPTION_FOR_MORE_DETAILS_PLEASE_SEE_QDSP4000_INTERNAL_FEATURES_FVAL        0x1
#define HWIO_MDSP_CTRL_FIRMWARE_RESET_BMSK                                       0x1
#define HWIO_MDSP_CTRL_FIRMWARE_RESET_SHFT                                         0
#define HWIO_MDSP_CTRL_FIRMWARE_RESET_START_FIRMWARE_EXECUTION_FVAL                0
#define HWIO_MDSP_CTRL_FIRMWARE_RESET_DISABLE_AND_RESET_FIRMWARE_EXECUTION_FVAL        0x1

#define HWIO_MDSP_UP_IRQ_ADDR                                             0x91c00004
#define HWIO_MDSP_UP_IRQ_RMSK                                                    0x1
#define HWIO_MDSP_UP_IRQ_SHFT                                                      0
#define HWIO_MDSP_UP_IRQ_OUT(v)                                           \
        out_dword(HWIO_MDSP_UP_IRQ_ADDR,v)
#define HWIO_MDSP_UP_IRQ_OUTM(m,v)                                        \
        out_dword_masked(HWIO_MDSP_UP_IRQ_ADDR,m,v,HWIO_MDSP_UP_IRQ_shadow)
#define HWIO_MDSP_UP_IRQ_DSP_UP_IRQ_BMSK                                         0x1
#define HWIO_MDSP_UP_IRQ_DSP_UP_IRQ_SHFT                                           0

#define HWIO_MDSP_UP_IRQ_VECTOR_ADDR                                      0x91c00008
#define HWIO_MDSP_UP_IRQ_VECTOR_RMSK                                      0x7fffffff
#define HWIO_MDSP_UP_IRQ_VECTOR_SHFT                                               0
#define HWIO_MDSP_UP_IRQ_VECTOR_OUT(v)                                    \
        out_dword(HWIO_MDSP_UP_IRQ_VECTOR_ADDR,v)
#define HWIO_MDSP_UP_IRQ_VECTOR_OUTM(m,v)                                 \
        out_dword_masked(HWIO_MDSP_UP_IRQ_VECTOR_ADDR,m,v,HWIO_MDSP_UP_IRQ_VECTOR_shadow)
#define HWIO_MDSP_UP_IRQ_VECTOR_DSP_UP_IRQ_VECTOR_BMSK                    0x7fffffff
#define HWIO_MDSP_UP_IRQ_VECTOR_DSP_UP_IRQ_VECTOR_SHFT                             0

#define HWIO_MDSP_CLK_GATE_CTRL_ADDR                                      0x91c00010
#define HWIO_MDSP_CLK_GATE_CTRL_RMSK                                           0x3ff
#define HWIO_MDSP_CLK_GATE_CTRL_SHFT                                               0
#define HWIO_MDSP_CLK_GATE_CTRL_IN                                        \
        in_dword_masked(HWIO_MDSP_CLK_GATE_CTRL_ADDR, HWIO_MDSP_CLK_GATE_CTRL_RMSK)
#define HWIO_MDSP_CLK_GATE_CTRL_INM(m)                                    \
        in_dword_masked(HWIO_MDSP_CLK_GATE_CTRL_ADDR, m)
#define HWIO_MDSP_CLK_GATE_CTRL_OUT(v)                                    \
        out_dword(HWIO_MDSP_CLK_GATE_CTRL_ADDR,v)
#define HWIO_MDSP_CLK_GATE_CTRL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_CLK_GATE_CTRL_ADDR,m,v,HWIO_MDSP_CLK_GATE_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_CLK_GATE_CTRL_AGU_CLK_OVR_N_BMSK                             0x200
#define HWIO_MDSP_CLK_GATE_CTRL_AGU_CLK_OVR_N_SHFT                               0x9
#define HWIO_MDSP_CLK_GATE_CTRL_AGU_CLK_OVR_N_THE_AGU_CLOCK_IS_ON_WHENEVER_SCLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_AGU_CLK_OVR_N_THE_AGU_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_AGUA_OVR_N_BMSK                                0x100
#define HWIO_MDSP_CLK_GATE_CTRL_AGUA_OVR_N_SHFT                                  0x8
#define HWIO_MDSP_CLK_GATE_CTRL_AGUA_OVR_N_THE_AGUA_CLOCK_IS_ON_WHENEVER_SCLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_AGUA_OVR_N_THE_AGUA_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_AGUB_OVR_N_BMSK                                 0x80
#define HWIO_MDSP_CLK_GATE_CTRL_AGUB_OVR_N_SHFT                                  0x7
#define HWIO_MDSP_CLK_GATE_CTRL_AGUB_OVR_N_THE_AGUB_CLOCK_IS_ON_WHENEVER_SCLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_AGUB_OVR_N_THE_AGUB_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_AGUC_OVR_N_BMSK                                 0x40
#define HWIO_MDSP_CLK_GATE_CTRL_AGUC_OVR_N_SHFT                                  0x6
#define HWIO_MDSP_CLK_GATE_CTRL_AGUC_OVR_N_THE_AGUC_CLOCK_IS_ON_WHENEVER_SCLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_AGUC_OVR_N_THE_AGUC_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_PCLK_OVR_N_BMSK                                 0x20
#define HWIO_MDSP_CLK_GATE_CTRL_PCLK_OVR_N_SHFT                                  0x5
#define HWIO_MDSP_CLK_GATE_CTRL_PCLK_OVR_N_PORT_CLOCK_IS_ON_WHENEVER_SCLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_PCLK_OVR_N_PORT_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_REGFILE_CLK_OVR_N_BMSK                          0x10
#define HWIO_MDSP_CLK_GATE_CTRL_REGFILE_CLK_OVR_N_SHFT                           0x4
#define HWIO_MDSP_CLK_GATE_CTRL_REGFILE_CLK_OVR_N_REGFILE_CLOCK_IS_ON_WHENEVER_ACLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_REGFILE_CLK_OVR_N_REGFILE_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_COPRO_CLK_OVR_N_BMSK                             0x8
#define HWIO_MDSP_CLK_GATE_CTRL_COPRO_CLK_OVR_N_SHFT                             0x3
#define HWIO_MDSP_CLK_GATE_CTRL_COPRO_CLK_OVR_N_COPROCESSOR_CLOCK_IS_ON_WHENEVER_ACLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_COPRO_CLK_OVR_N_COPROCESSOR_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_RESERVED_BIT2_BMSK                               0x4
#define HWIO_MDSP_CLK_GATE_CTRL_RESERVED_BIT2_SHFT                               0x2
#define HWIO_MDSP_CLK_GATE_CTRL_XMEMC_CLK_OVR_N_BMSK                             0x2
#define HWIO_MDSP_CLK_GATE_CTRL_XMEMC_CLK_OVR_N_SHFT                             0x1
#define HWIO_MDSP_CLK_GATE_CTRL_XMEMC_CLK_OVR_N_XMEMC_CLOCK_IS_ON_WHENEVER_SCLK_IS_RUNNING_FVAL          0
#define HWIO_MDSP_CLK_GATE_CTRL_XMEMC_CLK_OVR_N_XMEMC_CLOCK_IS_CONTROLLED_BY_DSP_LOGIC_FVAL        0x1
#define HWIO_MDSP_CLK_GATE_CTRL_RESERVED_BIT0_BMSK                               0x1
#define HWIO_MDSP_CLK_GATE_CTRL_RESERVED_BIT0_SHFT                                 0

#define HWIO_MDSP_CLK_STATUS_ADDR                                         0x91c00014
#define HWIO_MDSP_CLK_STATUS_RMSK                                            0x1ffff
#define HWIO_MDSP_CLK_STATUS_SHFT                                                  0
#define HWIO_MDSP_CLK_STATUS_IN                                           \
        in_dword_masked(HWIO_MDSP_CLK_STATUS_ADDR, HWIO_MDSP_CLK_STATUS_RMSK)
#define HWIO_MDSP_CLK_STATUS_INM(m)                                       \
        in_dword_masked(HWIO_MDSP_CLK_STATUS_ADDR, m)
#define HWIO_MDSP_CLK_STATUS_AGU_CLK_OFF_BMSK                                0x10000
#define HWIO_MDSP_CLK_STATUS_AGU_CLK_OFF_SHFT                                   0x10
#define HWIO_MDSP_CLK_STATUS_AGUA_CLK_OFF_BMSK                                0x8000
#define HWIO_MDSP_CLK_STATUS_AGUA_CLK_OFF_SHFT                                   0xf
#define HWIO_MDSP_CLK_STATUS_AGUB_CLK_OFF_BMSK                                0x4000
#define HWIO_MDSP_CLK_STATUS_AGUB_CLK_OFF_SHFT                                   0xe
#define HWIO_MDSP_CLK_STATUS_AGUC_CLK_OFF_BMSK                                0x2000
#define HWIO_MDSP_CLK_STATUS_AGUC_CLK_OFF_SHFT                                   0xd
#define HWIO_MDSP_CLK_STATUS_RESERVED_BITS12_9_BMSK                           0x1e00
#define HWIO_MDSP_CLK_STATUS_RESERVED_BITS12_9_SHFT                              0x9
#define HWIO_MDSP_CLK_STATUS_DMA_CLK_OFF_BMSK                                  0x100
#define HWIO_MDSP_CLK_STATUS_DMA_CLK_OFF_SHFT                                    0x8
#define HWIO_MDSP_CLK_STATUS_XMEMC_CLK_OFF_BMSK                                 0x80
#define HWIO_MDSP_CLK_STATUS_XMEMC_CLK_OFF_SHFT                                  0x7
#define HWIO_MDSP_CLK_STATUS_RAM_CLK_OFF_BMSK                                   0x40
#define HWIO_MDSP_CLK_STATUS_RAM_CLK_OFF_SHFT                                    0x6
#define HWIO_MDSP_CLK_STATUS_DBG_BUS_CLK_OFF_BMSK                               0x20
#define HWIO_MDSP_CLK_STATUS_DBG_BUS_CLK_OFF_SHFT                                0x5
#define HWIO_MDSP_CLK_STATUS_COPRO_CLK_OFF_BMSK                                 0x10
#define HWIO_MDSP_CLK_STATUS_COPRO_CLK_OFF_SHFT                                  0x4
#define HWIO_MDSP_CLK_STATUS_REGFILE_SHDW_CLK_OFF_BMSK                           0x8
#define HWIO_MDSP_CLK_STATUS_REGFILE_SHDW_CLK_OFF_SHFT                           0x3
#define HWIO_MDSP_CLK_STATUS_REGFILE_CLK_OFF_BMSK                                0x4
#define HWIO_MDSP_CLK_STATUS_REGFILE_CLK_OFF_SHFT                                0x2
#define HWIO_MDSP_CLK_STATUS_PCLK_OFF_BMSK                                       0x2
#define HWIO_MDSP_CLK_STATUS_PCLK_OFF_SHFT                                       0x1
#define HWIO_MDSP_CLK_STATUS_ACLK_OFF_BMSK                                       0x1
#define HWIO_MDSP_CLK_STATUS_ACLK_OFF_SHFT                                         0

#define HWIO_MDSP_DBG_CTRL_ADDR                                           0x91c0001c
#define HWIO_MDSP_DBG_CTRL_RMSK                                                  0xf
#define HWIO_MDSP_DBG_CTRL_SHFT                                                    0
#define HWIO_MDSP_DBG_CTRL_IN                                             \
        in_dword_masked(HWIO_MDSP_DBG_CTRL_ADDR, HWIO_MDSP_DBG_CTRL_RMSK)
#define HWIO_MDSP_DBG_CTRL_INM(m)                                         \
        in_dword_masked(HWIO_MDSP_DBG_CTRL_ADDR, m)
#define HWIO_MDSP_DBG_CTRL_OUT(v)                                         \
        out_dword(HWIO_MDSP_DBG_CTRL_ADDR,v)
#define HWIO_MDSP_DBG_CTRL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_DBG_CTRL_ADDR,m,v,HWIO_MDSP_DBG_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_DBG_CTRL_DBG_BUS_RATE_BMSK                                     0xf
#define HWIO_MDSP_DBG_CTRL_DBG_BUS_RATE_SHFT                                       0

#define HWIO_MDSP_PC_DBG_ADDR                                             0x91c00020
#define HWIO_MDSP_PC_DBG_RMSK                                               0x1fffff
#define HWIO_MDSP_PC_DBG_SHFT                                                      0
#define HWIO_MDSP_PC_DBG_IN                                               \
        in_dword_masked(HWIO_MDSP_PC_DBG_ADDR, HWIO_MDSP_PC_DBG_RMSK)
#define HWIO_MDSP_PC_DBG_INM(m)                                           \
        in_dword_masked(HWIO_MDSP_PC_DBG_ADDR, m)
#define HWIO_MDSP_PC_DBG_PC_DBG_BMSK                                        0x1fffff
#define HWIO_MDSP_PC_DBG_PC_DBG_SHFT                                               0

#define HWIO_MDSP_INT_MASK_DBG_ADDR                                       0x91c00024
#define HWIO_MDSP_INT_MASK_DBG_RMSK                                       0xffffffff
#define HWIO_MDSP_INT_MASK_DBG_SHFT                                                0
#define HWIO_MDSP_INT_MASK_DBG_IN                                         \
        in_dword_masked(HWIO_MDSP_INT_MASK_DBG_ADDR, HWIO_MDSP_INT_MASK_DBG_RMSK)
#define HWIO_MDSP_INT_MASK_DBG_INM(m)                                     \
        in_dword_masked(HWIO_MDSP_INT_MASK_DBG_ADDR, m)
#define HWIO_MDSP_INT_MASK_DBG_GLOBAL_DISABLE_BMSK                        0x80000000
#define HWIO_MDSP_INT_MASK_DBG_GLOBAL_DISABLE_SHFT                              0x1f
#define HWIO_MDSP_INT_MASK_DBG_INT_MASK_BMSK                              0x7fffffff
#define HWIO_MDSP_INT_MASK_DBG_INT_MASK_SHFT                                       0

#define HWIO_MDSP_INT_MASK2_DBG_ADDR                                      0x91c00028
#define HWIO_MDSP_INT_MASK2_DBG_RMSK                                      0xffffffff
#define HWIO_MDSP_INT_MASK2_DBG_SHFT                                               0
#define HWIO_MDSP_INT_MASK2_DBG_IN                                        \
        in_dword_masked(HWIO_MDSP_INT_MASK2_DBG_ADDR, HWIO_MDSP_INT_MASK2_DBG_RMSK)
#define HWIO_MDSP_INT_MASK2_DBG_INM(m)                                    \
        in_dword_masked(HWIO_MDSP_INT_MASK2_DBG_ADDR, m)
#define HWIO_MDSP_INT_MASK2_DBG_GLOBAL_DISABLE_BMSK                       0x80000000
#define HWIO_MDSP_INT_MASK2_DBG_GLOBAL_DISABLE_SHFT                             0x1f
#define HWIO_MDSP_INT_MASK2_DBG_INT_MASK2_BMSK                            0x7fffffff
#define HWIO_MDSP_INT_MASK2_DBG_INT_MASK2_SHFT                                     0

#define HWIO_MDSP_MEM_ACC_CTRL_ADDR                                       0x91c0002c
#define HWIO_MDSP_MEM_ACC_CTRL_RMSK                                             0xff
#define HWIO_MDSP_MEM_ACC_CTRL_SHFT                                                0
#define HWIO_MDSP_MEM_ACC_CTRL_IN                                         \
        in_dword_masked(HWIO_MDSP_MEM_ACC_CTRL_ADDR, HWIO_MDSP_MEM_ACC_CTRL_RMSK)
#define HWIO_MDSP_MEM_ACC_CTRL_INM(m)                                     \
        in_dword_masked(HWIO_MDSP_MEM_ACC_CTRL_ADDR, m)
#define HWIO_MDSP_MEM_ACC_CTRL_OUT(v)                                     \
        out_dword(HWIO_MDSP_MEM_ACC_CTRL_ADDR,v)
#define HWIO_MDSP_MEM_ACC_CTRL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDSP_MEM_ACC_CTRL_ADDR,m,v,HWIO_MDSP_MEM_ACC_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_MDSP_MEM_ACC_CTRL_ACC_CTRL_ROM_BMSK                                0xf0
#define HWIO_MDSP_MEM_ACC_CTRL_ACC_CTRL_ROM_SHFT                                 0x4
#define HWIO_MDSP_MEM_ACC_CTRL_ACC_CTRL_RAM_BMSK                                 0xf
#define HWIO_MDSP_MEM_ACC_CTRL_ACC_CTRL_RAM_SHFT                                   0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// ARM_ADDRESS_FILE.FLAT             generated by: addrfile2all.pl
//----------------------------------------------------------------------------
// **** W A R N I N G ****  THIS FILE IS AUTO GENERATED!! PLEASE DO NOT EDIT!!
//----------------------------------------------------------------------------
// QUALCOMM Proprietary
// Copyright (c) 2002, QUALCOMM Incorporated.  All rights reserved.
//
// All data and information contained in or disclosed by this document are
// confidential and proprietary information of QUALCOMM Incorporated, and
// all rights therein are expressly reserved. By accepting this material,
// the recipient agrees that this material and the information contained
// therein are held in confidence and in trust and will not be used,
// copied, reproduced in whole or in part, nor its contents revealed in
// any manner to others without the express written permission of QUALCOMM
// Incorporated.
//
// This technology was exported from the United States in accordance with
// the Export Administration Regulations. Diversion contrary to U.S. law
// prohibited.
//----------------------------------------------------------------------------
// RCS File        : -USE CVS LOG-
// Revision        : -USE CVS LOG-
// Last Check In   : -USE CVS LOG-
//----------------------------------------------------------------------------
// Description     : Top Address File, Flattened
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// PEDRO                                                                    --
//                                                                          --
// ARM_ADDRESS_FILE -- for AHB BUS SYSTEM addresses                         --
//                                                                          --
// Description -- This file has definition of:                              --
//                                                                          --
//   Part I. AHB Bus Slaves                                                 --
//   ---------------------                                                  --
//           Memory mapping for slaves on the SYS AHB, APP AHB buses.       --
//                                                                          --
//	BASE addresses are provided for slaves connecting directly to       --
//      the buses. All buses use the same address map, although some slaves --
//	reside only on one bus.	For those buses without an specific slave,  --
//	the unused slaves memory regions are marked as reserved and cannot  --
//	be assigned to any local slave. Accesses to those reserved regions  --
//	generate an AHB error response.					    --
// 									    --
// 									    --
//   Part II. MSM Registers                                                 --
//   ----------------------                                                 --
//      1. The base address for all MSM registers.                          --
//      2. offsets for each core that connects to the msm_bus.              --
//         For each of these cores, an address file is #included,           --
//         which is where the individual register addresses are defined.    --
//                                                                          --
//                                                                          --
//   QUALCOMM PROPRIETARY    Copyright (c) 2007 Qualcomm Incorporated       --
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// EBI1_CS0 (0x00_000_000 - 0x07_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI1_CS0_BASE                                                    0x00000000
//----------------------------------------------------------------------------
// EBI1_CS1 (0x08_000_000 - 0x0F_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI1_CS1_BASE                                                    0x08000000
//----------------------------------------------------------------------------
// EBI1_CS2 (0x10_000_000 - 0x17_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI1_CS2_BASE                                                    0x10000000
//----------------------------------------------------------------------------
// EBI1_CS3 (0x18_000_000 - 0x1F_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI1_CS3_BASE                                                    0x18000000
//----------------------------------------------------------------------------
// EBI2_CS0 (0x20_000_000 - 0x27_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS0_BASE                                                    0x20000000
//----------------------------------------------------------------------------
// EBI2_CS1 (0x28_000_000 - 0x2F_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS1_BASE                                                    0x28000000
//----------------------------------------------------------------------------
// EBI2_CS2 (0x30_000_000 - 0x37_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS2_BASE                                                    0x30000000
//----------------------------------------------------------------------------
// EBI2_CS3 (0x38_000_000 - 0x3F_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS3_BASE                                                    0x38000000
//----------------------------------------------------------------------------
// EBI2_CS4 (0x40_000_000 - 0x47_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS4_BASE                                                    0x40000000
//----------------------------------------------------------------------------
// EBI2_CS5 (0x48_000_000 - 0x4F_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS5_BASE                                                    0x48000000
//----------------------------------------------------------------------------
// EBI2_CS6 (0x50_000_000 - 0x57_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_CS6_BASE                                                    0x50000000
//----------------------------------------------------------------------------
// IMEM (0x58_000_000 - 0x5F_FFF_FFC)
// 128 MB reserved for IMEM.
//----------------------------------------------------------------------------
#define IMEM_BASE                                                        0x58000000
//----------------------------------------------------------------------------
// IMEM0 (0x58_000_000 - 0x50_0FF_FFC)
// Physical memory - Bank #0 - 64 Kbyte
//----------------------------------------------------------------------------
#define IMEM0_BASE                                                       0x58000000
//----------------------------------------------------------------------------
// IMEM1 (0x58_010_000 - 0x58_01F_FFC)
// Physical memory - Bank #1 - 64 Kbyte
//----------------------------------------------------------------------------
#define IMEM1_BASE                                                       0x58010000
//----------------------------------------------------------------------------
// EBI2_LCD (0x60_000_000 - 0x67_FFF_FFC)
//----------------------------------------------------------------------------
#define EBI2_LCD_BASE                                                    0x60000000
//----------------------------------------------------------------------------
// MOT_EST (0x68_000_000 - 0x6F_FFF_FFC)
//----------------------------------------------------------------------------
#define MOT_EST_BASE                                                     0x68000000
//----------------------------------------------------------------------------
// ADSP (0x70_000_000 - 0x77_FFF_FFC)
//----------------------------------------------------------------------------
#define ADSP_BASE                                                        0x70000000
//----------------------------------------------------------------------------
// ADSPADDR_ADSP_FILE                generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 5.3: ARM_MICRO0DMA registers
// Sub-Section 5.3.1: DSP base addresses
#define HWIO_ADSP_RAMA_BASE_ADDR                                          0x70000000
#define HWIO_ADSP_RAMA_BASE_RMSK                                          0xffffffff
#define HWIO_ADSP_RAMA_BASE_SHFT                                                   0
#define HWIO_ADSP_RAMA_BASE_IN                                            \
        in_dword_masked(HWIO_ADSP_RAMA_BASE_ADDR, HWIO_ADSP_RAMA_BASE_RMSK)
#define HWIO_ADSP_RAMA_BASE_INM(m)                                        \
        in_dword_masked(HWIO_ADSP_RAMA_BASE_ADDR, m)
#define HWIO_ADSP_RAMA_BASE_OUT(v)                                        \
        out_dword(HWIO_ADSP_RAMA_BASE_ADDR,v)
#define HWIO_ADSP_RAMA_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_RAMA_BASE_ADDR,m,v,HWIO_ADSP_RAMA_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_RAMA_BASE_RAM_DATA_BMSK                                 0xffffffff
#define HWIO_ADSP_RAMA_BASE_RAM_DATA_SHFT                                          0

#define HWIO_ADSP_RAMB_BASE_ADDR                                          0x70200000
#define HWIO_ADSP_RAMB_BASE_RMSK                                          0xffffffff
#define HWIO_ADSP_RAMB_BASE_SHFT                                                   0
#define HWIO_ADSP_RAMB_BASE_IN                                            \
        in_dword_masked(HWIO_ADSP_RAMB_BASE_ADDR, HWIO_ADSP_RAMB_BASE_RMSK)
#define HWIO_ADSP_RAMB_BASE_INM(m)                                        \
        in_dword_masked(HWIO_ADSP_RAMB_BASE_ADDR, m)
#define HWIO_ADSP_RAMB_BASE_OUT(v)                                        \
        out_dword(HWIO_ADSP_RAMB_BASE_ADDR,v)
#define HWIO_ADSP_RAMB_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_RAMB_BASE_ADDR,m,v,HWIO_ADSP_RAMB_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_RAMB_BASE_RAM_DATA_BMSK                                 0xffffffff
#define HWIO_ADSP_RAMB_BASE_RAM_DATA_SHFT                                          0

#define HWIO_ADSP_RAMC_BASE_ADDR                                          0x70400000
#define HWIO_ADSP_RAMC_BASE_RMSK                                          0xffffffff
#define HWIO_ADSP_RAMC_BASE_SHFT                                                   0
#define HWIO_ADSP_RAMC_BASE_IN                                            \
        in_dword_masked(HWIO_ADSP_RAMC_BASE_ADDR, HWIO_ADSP_RAMC_BASE_RMSK)
#define HWIO_ADSP_RAMC_BASE_INM(m)                                        \
        in_dword_masked(HWIO_ADSP_RAMC_BASE_ADDR, m)
#define HWIO_ADSP_RAMC_BASE_OUT(v)                                        \
        out_dword(HWIO_ADSP_RAMC_BASE_ADDR,v)
#define HWIO_ADSP_RAMC_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_RAMC_BASE_ADDR,m,v,HWIO_ADSP_RAMC_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_RAMC_BASE_RAM_DATA_BMSK                                 0xffffffff
#define HWIO_ADSP_RAMC_BASE_RAM_DATA_SHFT                                          0

#define HWIO_ADSP_RAMI_BASE_ADDR                                          0x70800000
#define HWIO_ADSP_RAMI_BASE_RMSK                                          0xffffffff
#define HWIO_ADSP_RAMI_BASE_SHFT                                                   0
#define HWIO_ADSP_RAMI_BASE_IN                                            \
        in_dword_masked(HWIO_ADSP_RAMI_BASE_ADDR, HWIO_ADSP_RAMI_BASE_RMSK)
#define HWIO_ADSP_RAMI_BASE_INM(m)                                        \
        in_dword_masked(HWIO_ADSP_RAMI_BASE_ADDR, m)
#define HWIO_ADSP_RAMI_BASE_OUT(v)                                        \
        out_dword(HWIO_ADSP_RAMI_BASE_ADDR,v)
#define HWIO_ADSP_RAMI_BASE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_RAMI_BASE_ADDR,m,v,HWIO_ADSP_RAMI_BASE_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_RAMI_BASE_RAM_DATA_BMSK                                 0xffffffff
#define HWIO_ADSP_RAMI_BASE_RAM_DATA_SHFT                                          0

// Sub-Section 5.3.2: Micro0 DMA registers
#define HWIO_ADSP_CTL_ADDR                                                0x70c00000
#define HWIO_ADSP_CTL_RMSK                                                       0x5
#define HWIO_ADSP_CTL_SHFT                                                         0
#define HWIO_ADSP_CTL_IN                                                  \
        in_dword_masked(HWIO_ADSP_CTL_ADDR, HWIO_ADSP_CTL_RMSK)
#define HWIO_ADSP_CTL_INM(m)                                              \
        in_dword_masked(HWIO_ADSP_CTL_ADDR, m)
#define HWIO_ADSP_CTL_OUT(v)                                              \
        out_dword(HWIO_ADSP_CTL_ADDR,v)
#define HWIO_ADSP_CTL_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_CTL_ADDR,m,v,HWIO_ADSP_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_CTL_QDSP4_ENCRYPTION_ENABLE_BMSK                               0x4
#define HWIO_ADSP_CTL_QDSP4_ENCRYPTION_ENABLE_SHFT                               0x2
#define HWIO_ADSP_CTL_FIRMWARE_RESET_BMSK                                        0x1
#define HWIO_ADSP_CTL_FIRMWARE_RESET_SHFT                                          0
#define HWIO_ADSP_CTL_FIRMWARE_RESET_START_FVAL                                    0
#define HWIO_ADSP_CTL_FIRMWARE_RESET_DISABLE_AND_RESET_FVAL                      0x1

#define HWIO_MICRO_TO_ADSP_IRQ_ADDR                                       0x70c00004
#define HWIO_MICRO_TO_ADSP_IRQ_RMSK                                              0x1
#define HWIO_MICRO_TO_ADSP_IRQ_SHFT                                                0
#define HWIO_MICRO_TO_ADSP_IRQ_OUT(v)                                     \
        out_dword(HWIO_MICRO_TO_ADSP_IRQ_ADDR,v)
#define HWIO_MICRO_TO_ADSP_IRQ_OUTM(m,v)                                  \
        out_dword_masked(HWIO_MICRO_TO_ADSP_IRQ_ADDR,m,v,HWIO_MICRO_TO_ADSP_IRQ_shadow)
#define HWIO_MICRO_TO_ADSP_IRQ_IRQ_BMSK                                          0x1
#define HWIO_MICRO_TO_ADSP_IRQ_IRQ_SHFT                                            0

#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_ADDR                                0x70c00008
#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_RMSK                                0x7fffffff
#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_SHFT                                         0
#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_OUT(v)                              \
        out_dword(HWIO_MICRO_TO_ADSP_IRQ_VECTOR_ADDR,v)
#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_OUTM(m,v)                           \
        out_dword_masked(HWIO_MICRO_TO_ADSP_IRQ_VECTOR_ADDR,m,v,HWIO_MICRO_TO_ADSP_IRQ_VECTOR_shadow)
#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_IRQ_VECTOR_BMSK                     0x7fffffff
#define HWIO_MICRO_TO_ADSP_IRQ_VECTOR_IRQ_VECTOR_SHFT                              0

#define HWIO_ADSP_CLK_GATE_CTL_ADDR                                       0x70c00010
#define HWIO_ADSP_CLK_GATE_CTL_RMSK                                            0x3ff
#define HWIO_ADSP_CLK_GATE_CTL_SHFT                                                0
#define HWIO_ADSP_CLK_GATE_CTL_IN                                         \
        in_dword_masked(HWIO_ADSP_CLK_GATE_CTL_ADDR, HWIO_ADSP_CLK_GATE_CTL_RMSK)
#define HWIO_ADSP_CLK_GATE_CTL_INM(m)                                     \
        in_dword_masked(HWIO_ADSP_CLK_GATE_CTL_ADDR, m)
#define HWIO_ADSP_CLK_GATE_CTL_OUT(v)                                     \
        out_dword(HWIO_ADSP_CLK_GATE_CTL_ADDR,v)
#define HWIO_ADSP_CLK_GATE_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_CLK_GATE_CTL_ADDR,m,v,HWIO_ADSP_CLK_GATE_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_CLK_GATE_CTL_AGU_CLK_OVR_N_BMSK                              0x200
#define HWIO_ADSP_CLK_GATE_CTL_AGU_CLK_OVR_N_SHFT                                0x9
#define HWIO_ADSP_CLK_GATE_CTL_AGU_CLK_OVR_N_CLOCK_ON_FVAL                         0
#define HWIO_ADSP_CLK_GATE_CTL_AGU_CLK_OVR_N_CLOCK_OFF_FVAL                      0x1
#define HWIO_ADSP_CLK_GATE_CTL_AGUA_OVR_N_BMSK                                 0x100
#define HWIO_ADSP_CLK_GATE_CTL_AGUA_OVR_N_SHFT                                   0x8
#define HWIO_ADSP_CLK_GATE_CTL_AGUA_OVR_N_CLOCK_ON_FVAL                            0
#define HWIO_ADSP_CLK_GATE_CTL_AGUA_OVR_N_CLOCK_OFF_FVAL                         0x1
#define HWIO_ADSP_CLK_GATE_CTL_AGUB_OVR_N_BMSK                                  0x80
#define HWIO_ADSP_CLK_GATE_CTL_AGUB_OVR_N_SHFT                                   0x7
#define HWIO_ADSP_CLK_GATE_CTL_AGUB_OVR_N_CLOCK_ON_FVAL                            0
#define HWIO_ADSP_CLK_GATE_CTL_AGUB_OVR_N_CLOCK_OFF_FVAL                         0x1
#define HWIO_ADSP_CLK_GATE_CTL_AGUC_OVR_N_BMSK                                  0x40
#define HWIO_ADSP_CLK_GATE_CTL_AGUC_OVR_N_SHFT                                   0x6
#define HWIO_ADSP_CLK_GATE_CTL_AGUC_OVR_N_CLOCK_ON_FVAL                            0
#define HWIO_ADSP_CLK_GATE_CTL_AGUC_OVR_N_CLOCK_OFF_FVAL                         0x1
#define HWIO_ADSP_CLK_GATE_CTL_PCLK_OVR_N_BMSK                                  0x20
#define HWIO_ADSP_CLK_GATE_CTL_PCLK_OVR_N_SHFT                                   0x5
#define HWIO_ADSP_CLK_GATE_CTL_PCLK_OVR_N_CLOCK_ON_FVAL                            0
#define HWIO_ADSP_CLK_GATE_CTL_PCLK_OVR_N_CLOCK_OFF_FVAL                         0x1
#define HWIO_ADSP_CLK_GATE_CTL_REGFILE_CLK_OVR_N_BMSK                           0x10
#define HWIO_ADSP_CLK_GATE_CTL_REGFILE_CLK_OVR_N_SHFT                            0x4
#define HWIO_ADSP_CLK_GATE_CTL_REGFILE_CLK_OVR_N_CLOCK_ON_FVAL                     0
#define HWIO_ADSP_CLK_GATE_CTL_REGFILE_CLK_OVR_N_CLOCK_OFF_FVAL                  0x1
#define HWIO_ADSP_CLK_GATE_CTL_COPRO_CLK_OVR_N_BMSK                              0x8
#define HWIO_ADSP_CLK_GATE_CTL_COPRO_CLK_OVR_N_SHFT                              0x3
#define HWIO_ADSP_CLK_GATE_CTL_COPRO_CLK_OVR_N_CLOCK_ON_FVAL                       0
#define HWIO_ADSP_CLK_GATE_CTL_COPRO_CLK_OVR_N_CLOCK_OFF_FVAL                    0x1
#define HWIO_ADSP_CLK_GATE_CTL_INTC_CLK_OVR_N_BMSK                               0x4
#define HWIO_ADSP_CLK_GATE_CTL_INTC_CLK_OVR_N_SHFT                               0x2
#define HWIO_ADSP_CLK_GATE_CTL_INTC_CLK_OVR_N_CLOCK_ON_FVAL                        0
#define HWIO_ADSP_CLK_GATE_CTL_INTC_CLK_OVR_N_CLOCK_OFF_FVAL                     0x1
#define HWIO_ADSP_CLK_GATE_CTL_XMEMC_CLK_OVR_N_BMSK                              0x2
#define HWIO_ADSP_CLK_GATE_CTL_XMEMC_CLK_OVR_N_SHFT                              0x1
#define HWIO_ADSP_CLK_GATE_CTL_XMEMC_CLK_OVR_N_CLOCK_ON_FVAL                       0
#define HWIO_ADSP_CLK_GATE_CTL_XMEMC_CLK_OVR_N_CLOCK_OFF_FVAL                    0x1
#define HWIO_ADSP_CLK_GATE_CTL_DME_CLK_OVR_N_BMSK                                0x1
#define HWIO_ADSP_CLK_GATE_CTL_DME_CLK_OVR_N_SHFT                                  0
#define HWIO_ADSP_CLK_GATE_CTL_DME_CLK_OVR_N_CLOCK_ON_FVAL                         0
#define HWIO_ADSP_CLK_GATE_CTL_DME_CLK_OVR_N_CLOCK_OFF_FVAL                      0x1

#define HWIO_ADSP_CLK_STATUS_ADDR                                         0x70c00014
#define HWIO_ADSP_CLK_STATUS_RMSK                                            0x1e1ff
#define HWIO_ADSP_CLK_STATUS_SHFT                                                  0
#define HWIO_ADSP_CLK_STATUS_IN                                           \
        in_dword_masked(HWIO_ADSP_CLK_STATUS_ADDR, HWIO_ADSP_CLK_STATUS_RMSK)
#define HWIO_ADSP_CLK_STATUS_INM(m)                                       \
        in_dword_masked(HWIO_ADSP_CLK_STATUS_ADDR, m)
#define HWIO_ADSP_CLK_STATUS_AGU_CLK_OFF_BMSK                                0x10000
#define HWIO_ADSP_CLK_STATUS_AGU_CLK_OFF_SHFT                                   0x10
#define HWIO_ADSP_CLK_STATUS_AGU_CLK_OFF_ENABLED_FVAL                              0
#define HWIO_ADSP_CLK_STATUS_AGU_CLK_OFF_DISABLED_FVAL                           0x1
#define HWIO_ADSP_CLK_STATUS_AGUA_CLK_OFF_BMSK                                0x8000
#define HWIO_ADSP_CLK_STATUS_AGUA_CLK_OFF_SHFT                                   0xf
#define HWIO_ADSP_CLK_STATUS_AGUA_CLK_OFF_ENABLED_FVAL                             0
#define HWIO_ADSP_CLK_STATUS_AGUA_CLK_OFF_DISABLED_FVAL                          0x1
#define HWIO_ADSP_CLK_STATUS_AGUB_CLK_OFF_BMSK                                0x4000
#define HWIO_ADSP_CLK_STATUS_AGUB_CLK_OFF_SHFT                                   0xe
#define HWIO_ADSP_CLK_STATUS_AGUB_CLK_OFF_ENABLED_FVAL                             0
#define HWIO_ADSP_CLK_STATUS_AGUB_CLK_OFF_DISABLED_FVAL                          0x1
#define HWIO_ADSP_CLK_STATUS_AGUC_CLK_OFF_BMSK                                0x2000
#define HWIO_ADSP_CLK_STATUS_AGUC_CLK_OFF_SHFT                                   0xd
#define HWIO_ADSP_CLK_STATUS_AGUC_CLK_OFF_ENABLED_FVAL                             0
#define HWIO_ADSP_CLK_STATUS_AGUC_CLK_OFF_DISABLED_FVAL                          0x1
#define HWIO_ADSP_CLK_STATUS_DMA_CLK_OFF_BMSK                                  0x100
#define HWIO_ADSP_CLK_STATUS_DMA_CLK_OFF_SHFT                                    0x8
#define HWIO_ADSP_CLK_STATUS_DMA_CLK_OFF_ENABLED_FVAL                              0
#define HWIO_ADSP_CLK_STATUS_DMA_CLK_OFF_DISABLED_FVAL                           0x1
#define HWIO_ADSP_CLK_STATUS_XMEMC_CLK_OFF_BMSK                                 0x80
#define HWIO_ADSP_CLK_STATUS_XMEMC_CLK_OFF_SHFT                                  0x7
#define HWIO_ADSP_CLK_STATUS_XMEMC_CLK_OFF_ENABLED_FVAL                            0
#define HWIO_ADSP_CLK_STATUS_XMEMC_CLK_OFF_DISABLED_FVAL                         0x1
#define HWIO_ADSP_CLK_STATUS_RAM_CLK_OFF_BMSK                                   0x40
#define HWIO_ADSP_CLK_STATUS_RAM_CLK_OFF_SHFT                                    0x6
#define HWIO_ADSP_CLK_STATUS_RAM_CLK_OFF_ENABLED_FVAL                              0
#define HWIO_ADSP_CLK_STATUS_RAM_CLK_OFF_DISABLED_FVAL                           0x1
#define HWIO_ADSP_CLK_STATUS_DBG_BUS_CLK_OFF_BMSK                               0x20
#define HWIO_ADSP_CLK_STATUS_DBG_BUS_CLK_OFF_SHFT                                0x5
#define HWIO_ADSP_CLK_STATUS_DBG_BUS_CLK_OFF_ENABLED_FVAL                          0
#define HWIO_ADSP_CLK_STATUS_DBG_BUS_CLK_OFF_DISABLED_FVAL                       0x1
#define HWIO_ADSP_CLK_STATUS_COPRO_CLK_OFF_BMSK                                 0x10
#define HWIO_ADSP_CLK_STATUS_COPRO_CLK_OFF_SHFT                                  0x4
#define HWIO_ADSP_CLK_STATUS_COPRO_CLK_OFF_ENABLED_FVAL                            0
#define HWIO_ADSP_CLK_STATUS_COPRO_CLK_OFF_DISABLED_FVAL                         0x1
#define HWIO_ADSP_CLK_STATUS_REGFILE_SHDW_CLK_OFF_BMSK                           0x8
#define HWIO_ADSP_CLK_STATUS_REGFILE_SHDW_CLK_OFF_SHFT                           0x3
#define HWIO_ADSP_CLK_STATUS_REGFILE_SHDW_CLK_OFF_ENABLED_FVAL                     0
#define HWIO_ADSP_CLK_STATUS_REGFILE_SHDW_CLK_OFF_DISABLED_FVAL                  0x1
#define HWIO_ADSP_CLK_STATUS_REGFILE_CLK_OFF_BMSK                                0x4
#define HWIO_ADSP_CLK_STATUS_REGFILE_CLK_OFF_SHFT                                0x2
#define HWIO_ADSP_CLK_STATUS_REGFILE_CLK_OFF_ENABLED_FVAL                          0
#define HWIO_ADSP_CLK_STATUS_REGFILE_CLK_OFF_DISABLED_FVAL                       0x1
#define HWIO_ADSP_CLK_STATUS_PCLK_OFF_BMSK                                       0x2
#define HWIO_ADSP_CLK_STATUS_PCLK_OFF_SHFT                                       0x1
#define HWIO_ADSP_CLK_STATUS_PCLK_OFF_ENABLED_FVAL                                 0
#define HWIO_ADSP_CLK_STATUS_PCLK_OFF_DISABLED_FVAL                              0x1
#define HWIO_ADSP_CLK_STATUS_ACLK_OFF_BMSK                                       0x1
#define HWIO_ADSP_CLK_STATUS_ACLK_OFF_SHFT                                         0
#define HWIO_ADSP_CLK_STATUS_ACLK_OFF_ENABLED_FVAL                                 0
#define HWIO_ADSP_CLK_STATUS_ACLK_OFF_DISABLED_FVAL                              0x1

#define HWIO_ADSP_DBG_CTRL_ADDR                                           0x70c0001c
#define HWIO_ADSP_DBG_CTRL_RMSK                                                  0xf
#define HWIO_ADSP_DBG_CTRL_SHFT                                                    0
#define HWIO_ADSP_DBG_CTRL_IN                                             \
        in_dword_masked(HWIO_ADSP_DBG_CTRL_ADDR, HWIO_ADSP_DBG_CTRL_RMSK)
#define HWIO_ADSP_DBG_CTRL_INM(m)                                         \
        in_dword_masked(HWIO_ADSP_DBG_CTRL_ADDR, m)
#define HWIO_ADSP_DBG_CTRL_OUT(v)                                         \
        out_dword(HWIO_ADSP_DBG_CTRL_ADDR,v)
#define HWIO_ADSP_DBG_CTRL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_DBG_CTRL_ADDR,m,v,HWIO_ADSP_DBG_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_DBG_CTRL_DBG_BUS_RATE_BMSK                                     0xf
#define HWIO_ADSP_DBG_CTRL_DBG_BUS_RATE_SHFT                                       0

#define HWIO_ADSP_PC_DBG_ADDR                                             0x70c00020
#define HWIO_ADSP_PC_DBG_RMSK                                               0x1fffff
#define HWIO_ADSP_PC_DBG_SHFT                                                      0
#define HWIO_ADSP_PC_DBG_IN                                               \
        in_dword_masked(HWIO_ADSP_PC_DBG_ADDR, HWIO_ADSP_PC_DBG_RMSK)
#define HWIO_ADSP_PC_DBG_INM(m)                                           \
        in_dword_masked(HWIO_ADSP_PC_DBG_ADDR, m)
#define HWIO_ADSP_PC_DBG_PC_DBG_BMSK                                        0x1fffff
#define HWIO_ADSP_PC_DBG_PC_DBG_SHFT                                               0

#define HWIO_ADSP_INT_MASK_DBG_ADDR                                       0x70c00024
#define HWIO_ADSP_INT_MASK_DBG_RMSK                                       0xffffffff
#define HWIO_ADSP_INT_MASK_DBG_SHFT                                                0
#define HWIO_ADSP_INT_MASK_DBG_IN                                         \
        in_dword_masked(HWIO_ADSP_INT_MASK_DBG_ADDR, HWIO_ADSP_INT_MASK_DBG_RMSK)
#define HWIO_ADSP_INT_MASK_DBG_INM(m)                                     \
        in_dword_masked(HWIO_ADSP_INT_MASK_DBG_ADDR, m)
#define HWIO_ADSP_INT_MASK_DBG_GLOBAL_DISABLE_BMSK                        0x80000000
#define HWIO_ADSP_INT_MASK_DBG_GLOBAL_DISABLE_SHFT                              0x1f
#define HWIO_ADSP_INT_MASK_DBG_INT_MASK_BMSK                              0x7fffffff
#define HWIO_ADSP_INT_MASK_DBG_INT_MASK_SHFT                                       0

#define HWIO_ADSP_INT_MASK2_DBG_ADDR                                      0x70c00028
#define HWIO_ADSP_INT_MASK2_DBG_RMSK                                      0xffffffff
#define HWIO_ADSP_INT_MASK2_DBG_SHFT                                               0
#define HWIO_ADSP_INT_MASK2_DBG_IN                                        \
        in_dword_masked(HWIO_ADSP_INT_MASK2_DBG_ADDR, HWIO_ADSP_INT_MASK2_DBG_RMSK)
#define HWIO_ADSP_INT_MASK2_DBG_INM(m)                                    \
        in_dword_masked(HWIO_ADSP_INT_MASK2_DBG_ADDR, m)
#define HWIO_ADSP_INT_MASK2_DBG_GLOBAL_DISABLE_BMSK                       0x80000000
#define HWIO_ADSP_INT_MASK2_DBG_GLOBAL_DISABLE_SHFT                             0x1f
#define HWIO_ADSP_INT_MASK2_DBG_INT_MASK2_BMSK                            0x7fffffff
#define HWIO_ADSP_INT_MASK2_DBG_INT_MASK2_SHFT                                     0

#define HWIO_ADSP_MEM_ACC_CTRL_ADDR                                       0x70c0002c
#define HWIO_ADSP_MEM_ACC_CTRL_RMSK                                             0xff
#define HWIO_ADSP_MEM_ACC_CTRL_SHFT                                                0
#define HWIO_ADSP_MEM_ACC_CTRL_IN                                         \
        in_dword_masked(HWIO_ADSP_MEM_ACC_CTRL_ADDR, HWIO_ADSP_MEM_ACC_CTRL_RMSK)
#define HWIO_ADSP_MEM_ACC_CTRL_INM(m)                                     \
        in_dword_masked(HWIO_ADSP_MEM_ACC_CTRL_ADDR, m)
#define HWIO_ADSP_MEM_ACC_CTRL_OUT(v)                                     \
        out_dword(HWIO_ADSP_MEM_ACC_CTRL_ADDR,v)
#define HWIO_ADSP_MEM_ACC_CTRL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_MEM_ACC_CTRL_ADDR,m,v,HWIO_ADSP_MEM_ACC_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_MEM_ACC_CTRL_ACC_CTRL_ROM_BMSK                                0xf0
#define HWIO_ADSP_MEM_ACC_CTRL_ACC_CTRL_ROM_SHFT                                 0x4
#define HWIO_ADSP_MEM_ACC_CTRL_ACC_CTRL_RAM_BMSK                                 0xf
#define HWIO_ADSP_MEM_ACC_CTRL_ACC_CTRL_RAM_SHFT                                   0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// RESERVED0 (0x78_000_000 - 0x7F_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED0_BASE                                                   0x78000000
//----------------------------------------------------------------------------
// CHIP (0x80_000_000 - 0x83_FFF_FFC)
//----------------------------------------------------------------------------
#define CHIP_BASE                                                        0x80000000
//----------------------------------------------------------------------------
// NAND     (0x80_000_000 - 0x87_FFF_FFC)
// Unused in PEDRO, required to compile UXMC anyway.
//----------------------------------------------------------------------------
#define NAND_BASE                                                        0x80000000
//----------------------------------------------------------------------------
// QMEMBIST (0x80_000_000 - 0x83_FFF_FFC)
//----------------------------------------------------------------------------
#define QMEMBIST_BASE                                                    0x80000000
//----------------------------------------------------------------------------
// UXMC (0x80_000_000 - 0x83_FFF_FFC)
//----------------------------------------------------------------------------
#define UXMC_BASE                                                        0x80000000
//----------------------------------------------------------------------------
// BPM (0x80_000_000 - 0x83_FFF_FFC)
//----------------------------------------------------------------------------
#define BPM_BASE                                                         0x80000000
//----------------------------------------------------------------------------
// AUDIO (0x80_000_000 - 0x83_FFF_FFC)
//----------------------------------------------------------------------------
#define AUDIO_BASE                                                       0x80000000
//----------------------------------------------------------------------------
// GPIO2 (0x84_000_000 - 0x87_FFF_FFC)
// Note - Check ahd_decoder.vhd. Bit 26 = 1 is required.
//----------------------------------------------------------------------------
#define GPIO2_BASE                                                       0x84000000
//----------------------------------------------------------------------------
// RESERVED1 (0x88_000_000 - 0x8F_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED1_BASE                                                   0x88000000
//----------------------------------------------------------------------------
// MODEM (0x90_000_000 - 0x97_FFF_FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// MODEMADDR_MODEM_FILE              generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 26.1: ARM registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// CHIP2 (0x90_000_000 - 0x97_FFF_FFC)
// Used for ECO - CR-001799
//----------------------------------------------------------------------------
#define CHIP2_BASE                                                       0x90000000
//----------------------------------------------------------------------------
// GSBI0 (0x98_000_000 - 0x9F_FFF_FFC)
// This is just a base.
//----------------------------------------------------------------------------
#define GSBI0_BASE                                                       0x98000000
//----------------------------------------------------------------------------
// GSBI0_CTRL (0x98_000_000 - 0x99_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI0_CTRL_BASE                                                  0x98000000
//----------------------------------------------------------------------------
// GSBI0_CTRLADDR_CTRL_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: ARM registers
#define HWIO_GSBI0_GSBI_CTRL_REG_ADDR                                     0x98000000
#define HWIO_GSBI0_GSBI_CTRL_REG_RMSK                                           0xff
#define HWIO_GSBI0_GSBI_CTRL_REG_SHFT                                              0
#define HWIO_GSBI0_GSBI_CTRL_REG_IN                                       \
        in_dword_masked(HWIO_GSBI0_GSBI_CTRL_REG_ADDR, HWIO_GSBI0_GSBI_CTRL_REG_RMSK)
#define HWIO_GSBI0_GSBI_CTRL_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_GSBI_CTRL_REG_ADDR, m)
#define HWIO_GSBI0_GSBI_CTRL_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI0_GSBI_CTRL_REG_ADDR,v)
#define HWIO_GSBI0_GSBI_CTRL_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_GSBI_CTRL_REG_ADDR,m,v,HWIO_GSBI0_GSBI_CTRL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_GSBI_CTRL_REG_DEBUG_BMSK                                     0x80
#define HWIO_GSBI0_GSBI_CTRL_REG_DEBUG_SHFT                                      0x7
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_BMSK                             0x70
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_SHFT                              0x4
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_IDLE_FVAL                           0
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_AUDIO_FVAL                        0x1
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_I2CC_FVAL                         0x2
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_SPI_FVAL                          0x3
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_UART_FVAL                         0x4
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_R_UIM_FVAL                        0x5
#define HWIO_GSBI0_GSBI_CTRL_REG_PROTOCOL_CODE_UARTZ_FVAL                        0x6
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE3_BMSK                              0x8
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE3_SHFT                              0x3
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE3_DISABLE_SPI_CLOCK_FVAL              0
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE3_ENABLE_SPI_CLOCK_FVAL             0x1
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE2_BMSK                              0x4
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE2_SHFT                              0x2
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE2_DISABLE_I2CC_CLOCK_FVAL             0
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE2_ENABLE_I2CC_CLOCK_FVAL            0x1
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE1_BMSK                              0x2
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE1_SHFT                              0x1
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE1_DISABLE_UART_DM_CLOCK_FVAL          0
#define HWIO_GSBI0_GSBI_CTRL_REG_CLOCK_ENABLE1_ENABLE_UART_DM_CLOCK_FVAL         0x1
#define HWIO_GSBI0_GSBI_CTRL_REG_SPI_CHIP_SELECTS_BMSK                           0x1
#define HWIO_GSBI0_GSBI_CTRL_REG_SPI_CHIP_SELECTS_SHFT                             0
#define HWIO_GSBI0_GSBI_CTRL_REG_SPI_CHIP_SELECTS_DISABLE_EXTRA_SPI_CHIP_SELECTS_FVAL          0
#define HWIO_GSBI0_GSBI_CTRL_REG_SPI_CHIP_SELECTS_ENABLE_EXTRA_SPI_CHIP_SELECTS_FVAL        0x1

#define HWIO_GSBI0_GSBI_DBG0_REG_ADDR                                     0x98000004
#define HWIO_GSBI0_GSBI_DBG0_REG_RMSK                                            0x3
#define HWIO_GSBI0_GSBI_DBG0_REG_SHFT                                              0
#define HWIO_GSBI0_GSBI_DBG0_REG_IN                                       \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG0_REG_ADDR, HWIO_GSBI0_GSBI_DBG0_REG_RMSK)
#define HWIO_GSBI0_GSBI_DBG0_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG0_REG_ADDR, m)
#define HWIO_GSBI0_GSBI_DBG0_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI0_GSBI_DBG0_REG_ADDR,v)
#define HWIO_GSBI0_GSBI_DBG0_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_GSBI_DBG0_REG_ADDR,m,v,HWIO_GSBI0_GSBI_DBG0_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_GSBI_DBG0_REG_GSBI_PLAY0_BMSK                                 0x3
#define HWIO_GSBI0_GSBI_DBG0_REG_GSBI_PLAY0_SHFT                                   0

#define HWIO_GSBI0_GSBI_DBG1_REG_ADDR                                     0x98000008
#define HWIO_GSBI0_GSBI_DBG1_REG_RMSK                                            0x3
#define HWIO_GSBI0_GSBI_DBG1_REG_SHFT                                              0
#define HWIO_GSBI0_GSBI_DBG1_REG_IN                                       \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG1_REG_ADDR, HWIO_GSBI0_GSBI_DBG1_REG_RMSK)
#define HWIO_GSBI0_GSBI_DBG1_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG1_REG_ADDR, m)
#define HWIO_GSBI0_GSBI_DBG1_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI0_GSBI_DBG1_REG_ADDR,v)
#define HWIO_GSBI0_GSBI_DBG1_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_GSBI_DBG1_REG_ADDR,m,v,HWIO_GSBI0_GSBI_DBG1_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_GSBI_DBG1_REG_GSBI_PLAY1_BMSK                                 0x3
#define HWIO_GSBI0_GSBI_DBG1_REG_GSBI_PLAY1_SHFT                                   0

#define HWIO_GSBI0_GSBI_DBG2_REG_ADDR                                     0x9800000c
#define HWIO_GSBI0_GSBI_DBG2_REG_RMSK                                            0x3
#define HWIO_GSBI0_GSBI_DBG2_REG_SHFT                                              0
#define HWIO_GSBI0_GSBI_DBG2_REG_IN                                       \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG2_REG_ADDR, HWIO_GSBI0_GSBI_DBG2_REG_RMSK)
#define HWIO_GSBI0_GSBI_DBG2_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG2_REG_ADDR, m)
#define HWIO_GSBI0_GSBI_DBG2_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI0_GSBI_DBG2_REG_ADDR,v)
#define HWIO_GSBI0_GSBI_DBG2_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_GSBI_DBG2_REG_ADDR,m,v,HWIO_GSBI0_GSBI_DBG2_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_GSBI_DBG2_REG_GSBI_PLAY2_BMSK                                 0x3
#define HWIO_GSBI0_GSBI_DBG2_REG_GSBI_PLAY2_SHFT                                   0

#define HWIO_GSBI0_GSBI_DBG3_REG_ADDR                                     0x98000010
#define HWIO_GSBI0_GSBI_DBG3_REG_RMSK                                            0x3
#define HWIO_GSBI0_GSBI_DBG3_REG_SHFT                                              0
#define HWIO_GSBI0_GSBI_DBG3_REG_IN                                       \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG3_REG_ADDR, HWIO_GSBI0_GSBI_DBG3_REG_RMSK)
#define HWIO_GSBI0_GSBI_DBG3_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_GSBI_DBG3_REG_ADDR, m)
#define HWIO_GSBI0_GSBI_DBG3_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI0_GSBI_DBG3_REG_ADDR,v)
#define HWIO_GSBI0_GSBI_DBG3_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_GSBI_DBG3_REG_ADDR,m,v,HWIO_GSBI0_GSBI_DBG3_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_GSBI_DBG3_REG_GSBI_BMSK                                       0x3
#define HWIO_GSBI0_GSBI_DBG3_REG_GSBI_SHFT                                         0

// Stop Parsing at Section 1.2: Delta from previous chip
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI0_UART (0x9A_000_000 - 0x9B_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI0_UART_BASE                                                  0x9a000000
//----------------------------------------------------------------------------
// GSBI0_UARTADDR_UART_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 15.2.2: UART_DM registers
// Sub-Section 15.2.2.1: Write and read/write registers
#define HWIO_GSBI0_UART_DM_MR1_ADDR                                       0x9a000000
#define HWIO_GSBI0_UART_DM_MR1_RMSK                                       0xffffffff
#define HWIO_GSBI0_UART_DM_MR1_SHFT                                                0
#define HWIO_GSBI0_UART_DM_MR1_IN                                         \
        in_dword_masked(HWIO_GSBI0_UART_DM_MR1_ADDR, HWIO_GSBI0_UART_DM_MR1_RMSK)
#define HWIO_GSBI0_UART_DM_MR1_INM(m)                                     \
        in_dword_masked(HWIO_GSBI0_UART_DM_MR1_ADDR, m)
#define HWIO_GSBI0_UART_DM_MR1_OUT(v)                                     \
        out_dword(HWIO_GSBI0_UART_DM_MR1_ADDR,v)
#define HWIO_GSBI0_UART_DM_MR1_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_MR1_ADDR,m,v,HWIO_GSBI0_UART_DM_MR1_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_MR1_AUTO_RFR_LEVEL1_BMSK                       0xffffff00
#define HWIO_GSBI0_UART_DM_MR1_AUTO_RFR_LEVEL1_SHFT                              0x8
#define HWIO_GSBI0_UART_DM_MR1_RX_RDY_CTL_BMSK                                  0x80
#define HWIO_GSBI0_UART_DM_MR1_RX_RDY_CTL_SHFT                                   0x7
#define HWIO_GSBI0_UART_DM_MR1_CTS_CTL_BMSK                                     0x40
#define HWIO_GSBI0_UART_DM_MR1_CTS_CTL_SHFT                                      0x6
#define HWIO_GSBI0_UART_DM_MR1_AUTO_RFR_LEVEL0_BMSK                             0x3f
#define HWIO_GSBI0_UART_DM_MR1_AUTO_RFR_LEVEL0_SHFT                                0

#define HWIO_GSBI0_UART_DM_MR2_ADDR                                       0x9a000004
#define HWIO_GSBI0_UART_DM_MR2_RMSK                                             0xff
#define HWIO_GSBI0_UART_DM_MR2_SHFT                                                0
#define HWIO_GSBI0_UART_DM_MR2_IN                                         \
        in_dword_masked(HWIO_GSBI0_UART_DM_MR2_ADDR, HWIO_GSBI0_UART_DM_MR2_RMSK)
#define HWIO_GSBI0_UART_DM_MR2_INM(m)                                     \
        in_dword_masked(HWIO_GSBI0_UART_DM_MR2_ADDR, m)
#define HWIO_GSBI0_UART_DM_MR2_OUT(v)                                     \
        out_dword(HWIO_GSBI0_UART_DM_MR2_ADDR,v)
#define HWIO_GSBI0_UART_DM_MR2_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_MR2_ADDR,m,v,HWIO_GSBI0_UART_DM_MR2_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_MR2_LOOPBACK_BMSK                                    0x80
#define HWIO_GSBI0_UART_DM_MR2_LOOPBACK_SHFT                                     0x7
#define HWIO_GSBI0_UART_DM_MR2_ERROR_MODE_BMSK                                  0x40
#define HWIO_GSBI0_UART_DM_MR2_ERROR_MODE_SHFT                                   0x6
#define HWIO_GSBI0_UART_DM_MR2_BITS_PER_CHAR_BMSK                               0x30
#define HWIO_GSBI0_UART_DM_MR2_BITS_PER_CHAR_SHFT                                0x4
#define HWIO_GSBI0_UART_DM_MR2_BITS_PER_CHAR_5_BITS_FVAL                           0
#define HWIO_GSBI0_UART_DM_MR2_BITS_PER_CHAR_6_BITS_FVAL                         0x1
#define HWIO_GSBI0_UART_DM_MR2_BITS_PER_CHAR_7_BITS_FVAL                         0x2
#define HWIO_GSBI0_UART_DM_MR2_BITS_PER_CHAR_8_BITS_FVAL                         0x3
#define HWIO_GSBI0_UART_DM_MR2_STOP_BIT_LEN_BMSK                                 0xc
#define HWIO_GSBI0_UART_DM_MR2_STOP_BIT_LEN_SHFT                                 0x2
#define HWIO_GSBI0_UART_DM_MR2_STOP_BIT_LEN_0_563_FVAL                             0
#define HWIO_GSBI0_UART_DM_MR2_STOP_BIT_LEN_1_000_BIT_TIME_FVAL                  0x1
#define HWIO_GSBI0_UART_DM_MR2_STOP_BIT_LEN_1_563_FVAL                           0x2
#define HWIO_GSBI0_UART_DM_MR2_STOP_BIT_LEN_2_000_BIT_TIMES_FVAL                 0x3
#define HWIO_GSBI0_UART_DM_MR2_PARITY_MODE_BMSK                                  0x3
#define HWIO_GSBI0_UART_DM_MR2_PARITY_MODE_SHFT                                    0
#define HWIO_GSBI0_UART_DM_MR2_PARITY_MODE_NO_PARITY_FVAL                          0
#define HWIO_GSBI0_UART_DM_MR2_PARITY_MODE_ODD_PARITY_FVAL                       0x1
#define HWIO_GSBI0_UART_DM_MR2_PARITY_MODE_EVEN_PARITY_FVAL                      0x2
#define HWIO_GSBI0_UART_DM_MR2_PARITY_MODE_SPACE_PARITY_FVAL                     0x3

#define HWIO_GSBI0_UART_DM_CSR_ADDR                                       0x9a000008
#define HWIO_GSBI0_UART_DM_CSR_RMSK                                             0xff
#define HWIO_GSBI0_UART_DM_CSR_SHFT                                                0
#define HWIO_GSBI0_UART_DM_CSR_OUT(v)                                     \
        out_dword(HWIO_GSBI0_UART_DM_CSR_ADDR,v)
#define HWIO_GSBI0_UART_DM_CSR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_GSBI0_UART_DM_CSR_ADDR,m,v,HWIO_GSBI0_UART_DM_CSR_shadow)
#define HWIO_GSBI0_UART_DM_CSR_UART_RX_CLK_SEL_BMSK                             0xf0
#define HWIO_GSBI0_UART_DM_CSR_UART_RX_CLK_SEL_SHFT                              0x4
#define HWIO_GSBI0_UART_DM_CSR_UART_TX_CLK_SEL_BMSK                              0xf
#define HWIO_GSBI0_UART_DM_CSR_UART_TX_CLK_SEL_SHFT                                0

#define HWIO_GSBI0_UART_DM_TF_ADDR                                        0x9a000070
#define HWIO_GSBI0_UART_DM_TF_RMSK                                        0xffffffff
#define HWIO_GSBI0_UART_DM_TF_SHFT                                                 0
#define HWIO_GSBI0_UART_DM_TF_OUT(v)                                      \
        out_dword(HWIO_GSBI0_UART_DM_TF_ADDR,v)
#define HWIO_GSBI0_UART_DM_TF_OUTM(m,v)                                   \
        out_dword_masked(HWIO_GSBI0_UART_DM_TF_ADDR,m,v,HWIO_GSBI0_UART_DM_TF_shadow)
#define HWIO_GSBI0_UART_DM_TF_UART_TF_BMSK                                0xffffffff
#define HWIO_GSBI0_UART_DM_TF_UART_TF_SHFT                                         0

#define HWIO_GSBI0_UART_DM_TF_2_ADDR                                      0x9a000074
#define HWIO_GSBI0_UART_DM_TF_2_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_TF_2_SHFT                                               0
#define HWIO_GSBI0_UART_DM_TF_2_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_TF_2_ADDR,v)
#define HWIO_GSBI0_UART_DM_TF_2_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI0_UART_DM_TF_2_ADDR,m,v,HWIO_GSBI0_UART_DM_TF_2_shadow)
#define HWIO_GSBI0_UART_DM_TF_2_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TF_2_UART_TF_SHFT                                       0

#define HWIO_GSBI0_UART_DM_TF_3_ADDR                                      0x9a000078
#define HWIO_GSBI0_UART_DM_TF_3_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_TF_3_SHFT                                               0
#define HWIO_GSBI0_UART_DM_TF_3_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_TF_3_ADDR,v)
#define HWIO_GSBI0_UART_DM_TF_3_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI0_UART_DM_TF_3_ADDR,m,v,HWIO_GSBI0_UART_DM_TF_3_shadow)
#define HWIO_GSBI0_UART_DM_TF_3_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TF_3_UART_TF_SHFT                                       0

#define HWIO_GSBI0_UART_DM_TF_4_ADDR                                      0x9a00007c
#define HWIO_GSBI0_UART_DM_TF_4_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_TF_4_SHFT                                               0
#define HWIO_GSBI0_UART_DM_TF_4_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_TF_4_ADDR,v)
#define HWIO_GSBI0_UART_DM_TF_4_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI0_UART_DM_TF_4_ADDR,m,v,HWIO_GSBI0_UART_DM_TF_4_shadow)
#define HWIO_GSBI0_UART_DM_TF_4_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TF_4_UART_TF_SHFT                                       0

#define HWIO_GSBI0_UART_DM_CR_ADDR                                        0x9a000010
#define HWIO_GSBI0_UART_DM_CR_RMSK                                             0xfff
#define HWIO_GSBI0_UART_DM_CR_SHFT                                                 0
#define HWIO_GSBI0_UART_DM_CR_OUT(v)                                      \
        out_dword(HWIO_GSBI0_UART_DM_CR_ADDR,v)
#define HWIO_GSBI0_UART_DM_CR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_GSBI0_UART_DM_CR_ADDR,m,v,HWIO_GSBI0_UART_DM_CR_shadow)
#define HWIO_GSBI0_UART_DM_CR_CHANNEL_COMMAND_MSB_BMSK                         0x800
#define HWIO_GSBI0_UART_DM_CR_CHANNEL_COMMAND_MSB_SHFT                           0xb
#define HWIO_GSBI0_UART_DM_CR_GENERAL_COMMAND_BMSK                             0x700
#define HWIO_GSBI0_UART_DM_CR_GENERAL_COMMAND_SHFT                               0x8
#define HWIO_GSBI0_UART_DM_CR_CHANNEL_COMMAND_LSB_BMSK                          0xf0
#define HWIO_GSBI0_UART_DM_CR_CHANNEL_COMMAND_LSB_SHFT                           0x4
#define HWIO_GSBI0_UART_DM_CR_UART_TX_DISABLE_BMSK                               0x8
#define HWIO_GSBI0_UART_DM_CR_UART_TX_DISABLE_SHFT                               0x3
#define HWIO_GSBI0_UART_DM_CR_UART_TX_EN_BMSK                                    0x4
#define HWIO_GSBI0_UART_DM_CR_UART_TX_EN_SHFT                                    0x2
#define HWIO_GSBI0_UART_DM_CR_UART_RX_DISABLE_BMSK                               0x2
#define HWIO_GSBI0_UART_DM_CR_UART_RX_DISABLE_SHFT                               0x1
#define HWIO_GSBI0_UART_DM_CR_UART_RX_EN_BMSK                                    0x1
#define HWIO_GSBI0_UART_DM_CR_UART_RX_EN_SHFT                                      0

#define HWIO_GSBI0_UART_DM_IMR_ADDR                                       0x9a000014
#define HWIO_GSBI0_UART_DM_IMR_RMSK                                            0x3ff
#define HWIO_GSBI0_UART_DM_IMR_SHFT                                                0
#define HWIO_GSBI0_UART_DM_IMR_OUT(v)                                     \
        out_dword(HWIO_GSBI0_UART_DM_IMR_ADDR,v)
#define HWIO_GSBI0_UART_DM_IMR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_GSBI0_UART_DM_IMR_ADDR,m,v,HWIO_GSBI0_UART_DM_IMR_shadow)
#define HWIO_GSBI0_UART_DM_IMR_TX_DONE_BMSK                                    0x200
#define HWIO_GSBI0_UART_DM_IMR_TX_DONE_SHFT                                      0x9
#define HWIO_GSBI0_UART_DM_IMR_TX_ERROR_BMSK                                   0x100
#define HWIO_GSBI0_UART_DM_IMR_TX_ERROR_SHFT                                     0x8
#define HWIO_GSBI0_UART_DM_IMR_TX_READY_BMSK                                    0x80
#define HWIO_GSBI0_UART_DM_IMR_TX_READY_SHFT                                     0x7
#define HWIO_GSBI0_UART_DM_IMR_CURRENT_CTS_BMSK                                 0x40
#define HWIO_GSBI0_UART_DM_IMR_CURRENT_CTS_SHFT                                  0x6
#define HWIO_GSBI0_UART_DM_IMR_DELTA_CTS_BMSK                                   0x20
#define HWIO_GSBI0_UART_DM_IMR_DELTA_CTS_SHFT                                    0x5
#define HWIO_GSBI0_UART_DM_IMR_RXLEV_BMSK                                       0x10
#define HWIO_GSBI0_UART_DM_IMR_RXLEV_SHFT                                        0x4
#define HWIO_GSBI0_UART_DM_IMR_RXSTALE_BMSK                                      0x8
#define HWIO_GSBI0_UART_DM_IMR_RXSTALE_SHFT                                      0x3
#define HWIO_GSBI0_UART_DM_IMR_RXBREAK_BMSK                                      0x4
#define HWIO_GSBI0_UART_DM_IMR_RXBREAK_SHFT                                      0x2
#define HWIO_GSBI0_UART_DM_IMR_RXHUNT_BMSK                                       0x2
#define HWIO_GSBI0_UART_DM_IMR_RXHUNT_SHFT                                       0x1
#define HWIO_GSBI0_UART_DM_IMR_TXLEV_BMSK                                        0x1
#define HWIO_GSBI0_UART_DM_IMR_TXLEV_SHFT                                          0

#define HWIO_GSBI0_UART_DM_IPR_ADDR                                       0x9a000018
#define HWIO_GSBI0_UART_DM_IPR_RMSK                                       0xffffffdf
#define HWIO_GSBI0_UART_DM_IPR_SHFT                                                0
#define HWIO_GSBI0_UART_DM_IPR_IN                                         \
        in_dword_masked(HWIO_GSBI0_UART_DM_IPR_ADDR, HWIO_GSBI0_UART_DM_IPR_RMSK)
#define HWIO_GSBI0_UART_DM_IPR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI0_UART_DM_IPR_ADDR, m)
#define HWIO_GSBI0_UART_DM_IPR_OUT(v)                                     \
        out_dword(HWIO_GSBI0_UART_DM_IPR_ADDR,v)
#define HWIO_GSBI0_UART_DM_IPR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_IPR_ADDR,m,v,HWIO_GSBI0_UART_DM_IPR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_IPR_STALE_TIMEOUT_MSB_BMSK                     0xffffff80
#define HWIO_GSBI0_UART_DM_IPR_STALE_TIMEOUT_MSB_SHFT                            0x7
#define HWIO_GSBI0_UART_DM_IPR_SAMPLE_DATA_BMSK                                 0x40
#define HWIO_GSBI0_UART_DM_IPR_SAMPLE_DATA_SHFT                                  0x6
#define HWIO_GSBI0_UART_DM_IPR_STALE_TIMEOUT_LSB_BMSK                           0x1f
#define HWIO_GSBI0_UART_DM_IPR_STALE_TIMEOUT_LSB_SHFT                              0

#define HWIO_GSBI0_UART_DM_TFWR_ADDR                                      0x9a00001c
#define HWIO_GSBI0_UART_DM_TFWR_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_TFWR_SHFT                                               0
#define HWIO_GSBI0_UART_DM_TFWR_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_TFWR_ADDR, HWIO_GSBI0_UART_DM_TFWR_RMSK)
#define HWIO_GSBI0_UART_DM_TFWR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_TFWR_ADDR, m)
#define HWIO_GSBI0_UART_DM_TFWR_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_TFWR_ADDR,v)
#define HWIO_GSBI0_UART_DM_TFWR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_TFWR_ADDR,m,v,HWIO_GSBI0_UART_DM_TFWR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_TFWR_TFW_BMSK                                  0xffffffff
#define HWIO_GSBI0_UART_DM_TFWR_TFW_SHFT                                           0

#define HWIO_GSBI0_UART_DM_RFWR_ADDR                                      0x9a000020
#define HWIO_GSBI0_UART_DM_RFWR_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_RFWR_SHFT                                               0
#define HWIO_GSBI0_UART_DM_RFWR_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_RFWR_ADDR, HWIO_GSBI0_UART_DM_RFWR_RMSK)
#define HWIO_GSBI0_UART_DM_RFWR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_RFWR_ADDR, m)
#define HWIO_GSBI0_UART_DM_RFWR_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_RFWR_ADDR,v)
#define HWIO_GSBI0_UART_DM_RFWR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_RFWR_ADDR,m,v,HWIO_GSBI0_UART_DM_RFWR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_RFWR_RFW_BMSK                                  0xffffffff
#define HWIO_GSBI0_UART_DM_RFWR_RFW_SHFT                                           0

#define HWIO_GSBI0_UART_DM_HCR_ADDR                                       0x9a000024
#define HWIO_GSBI0_UART_DM_HCR_RMSK                                             0xff
#define HWIO_GSBI0_UART_DM_HCR_SHFT                                                0
#define HWIO_GSBI0_UART_DM_HCR_IN                                         \
        in_dword_masked(HWIO_GSBI0_UART_DM_HCR_ADDR, HWIO_GSBI0_UART_DM_HCR_RMSK)
#define HWIO_GSBI0_UART_DM_HCR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI0_UART_DM_HCR_ADDR, m)
#define HWIO_GSBI0_UART_DM_HCR_OUT(v)                                     \
        out_dword(HWIO_GSBI0_UART_DM_HCR_ADDR,v)
#define HWIO_GSBI0_UART_DM_HCR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_HCR_ADDR,m,v,HWIO_GSBI0_UART_DM_HCR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_HCR_DATA_BMSK                                        0xff
#define HWIO_GSBI0_UART_DM_HCR_DATA_SHFT                                           0

#define HWIO_GSBI0_UART_DM_DMRX_ADDR                                      0x9a000034
#define HWIO_GSBI0_UART_DM_DMRX_RMSK                                       0x1ffffff
#define HWIO_GSBI0_UART_DM_DMRX_SHFT                                               0
#define HWIO_GSBI0_UART_DM_DMRX_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_DMRX_ADDR, HWIO_GSBI0_UART_DM_DMRX_RMSK)
#define HWIO_GSBI0_UART_DM_DMRX_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_DMRX_ADDR, m)
#define HWIO_GSBI0_UART_DM_DMRX_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_DMRX_ADDR,v)
#define HWIO_GSBI0_UART_DM_DMRX_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_DMRX_ADDR,m,v,HWIO_GSBI0_UART_DM_DMRX_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_DMRX_RX_DM_CRCI_CHARS_BMSK                      0x1ffffff
#define HWIO_GSBI0_UART_DM_DMRX_RX_DM_CRCI_CHARS_SHFT                              0

#define HWIO_GSBI0_UART_DM_IRDA_ADDR                                      0x9a000038
#define HWIO_GSBI0_UART_DM_IRDA_RMSK                                            0x1f
#define HWIO_GSBI0_UART_DM_IRDA_SHFT                                               0
#define HWIO_GSBI0_UART_DM_IRDA_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_IRDA_ADDR,v)
#define HWIO_GSBI0_UART_DM_IRDA_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI0_UART_DM_IRDA_ADDR,m,v,HWIO_GSBI0_UART_DM_IRDA_shadow)
#define HWIO_GSBI0_UART_DM_IRDA_MEDIUM_RATE_EN_BMSK                             0x10
#define HWIO_GSBI0_UART_DM_IRDA_MEDIUM_RATE_EN_SHFT                              0x4
#define HWIO_GSBI0_UART_DM_IRDA_IRDA_LOOPBACK_BMSK                               0x8
#define HWIO_GSBI0_UART_DM_IRDA_IRDA_LOOPBACK_SHFT                               0x3
#define HWIO_GSBI0_UART_DM_IRDA_INVERT_IRDA_TX_BMSK                              0x4
#define HWIO_GSBI0_UART_DM_IRDA_INVERT_IRDA_TX_SHFT                              0x2
#define HWIO_GSBI0_UART_DM_IRDA_INVERT_IRDA_RX_BMSK                              0x2
#define HWIO_GSBI0_UART_DM_IRDA_INVERT_IRDA_RX_SHFT                              0x1
#define HWIO_GSBI0_UART_DM_IRDA_IRDA_EN_BMSK                                     0x1
#define HWIO_GSBI0_UART_DM_IRDA_IRDA_EN_SHFT                                       0

#define HWIO_GSBI0_UART_DM_DMEN_ADDR                                      0x9a00003c
#define HWIO_GSBI0_UART_DM_DMEN_RMSK                                             0x3
#define HWIO_GSBI0_UART_DM_DMEN_SHFT                                               0
#define HWIO_GSBI0_UART_DM_DMEN_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_DMEN_ADDR, HWIO_GSBI0_UART_DM_DMEN_RMSK)
#define HWIO_GSBI0_UART_DM_DMEN_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_DMEN_ADDR, m)
#define HWIO_GSBI0_UART_DM_DMEN_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_DMEN_ADDR,v)
#define HWIO_GSBI0_UART_DM_DMEN_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_DMEN_ADDR,m,v,HWIO_GSBI0_UART_DM_DMEN_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_DMEN_RX_DM_EN_BMSK                                    0x2
#define HWIO_GSBI0_UART_DM_DMEN_RX_DM_EN_SHFT                                    0x1
#define HWIO_GSBI0_UART_DM_DMEN_TX_DM_EN_BMSK                                    0x1
#define HWIO_GSBI0_UART_DM_DMEN_TX_DM_EN_SHFT                                      0

#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_ADDR                           0x9a000040
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_RMSK                             0xffffff
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_SHFT                                    0
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_IN                             \
        in_dword_masked(HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_ADDR, HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_RMSK)
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_INM(m)                         \
        in_dword_masked(HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_ADDR, m)
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_OUT(v)                         \
        out_dword(HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_ADDR,v)
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_ADDR,m,v,HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_BMSK          0xffffff
#define HWIO_GSBI0_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_SHFT                 0

#define HWIO_GSBI0_UART_DM_BADR_ADDR                                      0x9a000044
#define HWIO_GSBI0_UART_DM_BADR_RMSK                                      0xfffffffc
#define HWIO_GSBI0_UART_DM_BADR_SHFT                                               0
#define HWIO_GSBI0_UART_DM_BADR_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_BADR_ADDR, HWIO_GSBI0_UART_DM_BADR_RMSK)
#define HWIO_GSBI0_UART_DM_BADR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_BADR_ADDR, m)
#define HWIO_GSBI0_UART_DM_BADR_OUT(v)                                    \
        out_dword(HWIO_GSBI0_UART_DM_BADR_ADDR,v)
#define HWIO_GSBI0_UART_DM_BADR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_BADR_ADDR,m,v,HWIO_GSBI0_UART_DM_BADR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_BADR_RX_BASE_ADDR_BMSK                         0xfffffffc
#define HWIO_GSBI0_UART_DM_BADR_RX_BASE_ADDR_SHFT                                0x2

#define HWIO_GSBI0_UART_DM_TESTSL_ADDR                                    0x9a000048
#define HWIO_GSBI0_UART_DM_TESTSL_RMSK                                          0x1f
#define HWIO_GSBI0_UART_DM_TESTSL_SHFT                                             0
#define HWIO_GSBI0_UART_DM_TESTSL_IN                                      \
        in_dword_masked(HWIO_GSBI0_UART_DM_TESTSL_ADDR, HWIO_GSBI0_UART_DM_TESTSL_RMSK)
#define HWIO_GSBI0_UART_DM_TESTSL_INM(m)                                  \
        in_dword_masked(HWIO_GSBI0_UART_DM_TESTSL_ADDR, m)
#define HWIO_GSBI0_UART_DM_TESTSL_OUT(v)                                  \
        out_dword(HWIO_GSBI0_UART_DM_TESTSL_ADDR,v)
#define HWIO_GSBI0_UART_DM_TESTSL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_TESTSL_ADDR,m,v,HWIO_GSBI0_UART_DM_TESTSL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_TESTSL_TEST_EN_BMSK                                  0x10
#define HWIO_GSBI0_UART_DM_TESTSL_TEST_EN_SHFT                                   0x4
#define HWIO_GSBI0_UART_DM_TESTSL_TEST_SEL_BMSK                                  0xf
#define HWIO_GSBI0_UART_DM_TESTSL_TEST_SEL_SHFT                                    0

#define HWIO_GSBI0_UART_DM_MISR_MODE_ADDR                                 0x9a000060
#define HWIO_GSBI0_UART_DM_MISR_MODE_RMSK                                        0x3
#define HWIO_GSBI0_UART_DM_MISR_MODE_SHFT                                          0
#define HWIO_GSBI0_UART_DM_MISR_MODE_IN                                   \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_MODE_ADDR, HWIO_GSBI0_UART_DM_MISR_MODE_RMSK)
#define HWIO_GSBI0_UART_DM_MISR_MODE_INM(m)                               \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_MODE_ADDR, m)
#define HWIO_GSBI0_UART_DM_MISR_MODE_OUT(v)                               \
        out_dword(HWIO_GSBI0_UART_DM_MISR_MODE_ADDR,v)
#define HWIO_GSBI0_UART_DM_MISR_MODE_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_MISR_MODE_ADDR,m,v,HWIO_GSBI0_UART_DM_MISR_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_MISR_MODE_MODE_BMSK                                   0x3
#define HWIO_GSBI0_UART_DM_MISR_MODE_MODE_SHFT                                     0
#define HWIO_GSBI0_UART_DM_MISR_MODE_MODE_DISABLED_FVAL                            0
#define HWIO_GSBI0_UART_DM_MISR_MODE_MODE_ENABLED_TX_TEST_FVAL                   0x1
#define HWIO_GSBI0_UART_DM_MISR_MODE_MODE_ENABLED_RX_TEST_FVAL                   0x2

#define HWIO_GSBI0_UART_DM_MISR_RESET_ADDR                                0x9a000064
#define HWIO_GSBI0_UART_DM_MISR_RESET_RMSK                                       0x1
#define HWIO_GSBI0_UART_DM_MISR_RESET_SHFT                                         0
#define HWIO_GSBI0_UART_DM_MISR_RESET_IN                                  \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_RESET_ADDR, HWIO_GSBI0_UART_DM_MISR_RESET_RMSK)
#define HWIO_GSBI0_UART_DM_MISR_RESET_INM(m)                              \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_RESET_ADDR, m)
#define HWIO_GSBI0_UART_DM_MISR_RESET_OUT(v)                              \
        out_dword(HWIO_GSBI0_UART_DM_MISR_RESET_ADDR,v)
#define HWIO_GSBI0_UART_DM_MISR_RESET_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_MISR_RESET_ADDR,m,v,HWIO_GSBI0_UART_DM_MISR_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_MISR_RESET_RESET_BMSK                                 0x1
#define HWIO_GSBI0_UART_DM_MISR_RESET_RESET_SHFT                                   0

#define HWIO_GSBI0_UART_DM_MISR_EXPORT_ADDR                               0x9a000068
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_RMSK                                      0x1
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_SHFT                                        0
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_IN                                 \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_EXPORT_ADDR, HWIO_GSBI0_UART_DM_MISR_EXPORT_RMSK)
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_INM(m)                             \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_EXPORT_ADDR, m)
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_OUT(v)                             \
        out_dword(HWIO_GSBI0_UART_DM_MISR_EXPORT_ADDR,v)
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_MISR_EXPORT_ADDR,m,v,HWIO_GSBI0_UART_DM_MISR_EXPORT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_EXPORT_BMSK                               0x1
#define HWIO_GSBI0_UART_DM_MISR_EXPORT_EXPORT_SHFT                                 0

#define HWIO_GSBI0_UART_DM_MISR_VAL_ADDR                                  0x9a00006c
#define HWIO_GSBI0_UART_DM_MISR_VAL_RMSK                                       0x3ff
#define HWIO_GSBI0_UART_DM_MISR_VAL_SHFT                                           0
#define HWIO_GSBI0_UART_DM_MISR_VAL_IN                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_VAL_ADDR, HWIO_GSBI0_UART_DM_MISR_VAL_RMSK)
#define HWIO_GSBI0_UART_DM_MISR_VAL_INM(m)                                \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_VAL_ADDR, m)
#define HWIO_GSBI0_UART_DM_MISR_VAL_OUT(v)                                \
        out_dword(HWIO_GSBI0_UART_DM_MISR_VAL_ADDR,v)
#define HWIO_GSBI0_UART_DM_MISR_VAL_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_MISR_VAL_ADDR,m,v,HWIO_GSBI0_UART_DM_MISR_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_MISR_VAL_VAL_BMSK                                   0x3ff
#define HWIO_GSBI0_UART_DM_MISR_VAL_VAL_SHFT                                       0

#define HWIO_GSBI0_UART_DM_SIM_CFG_ADDR                                   0x9a000080
#define HWIO_GSBI0_UART_DM_SIM_CFG_RMSK                                      0x3ffff
#define HWIO_GSBI0_UART_DM_SIM_CFG_SHFT                                            0
#define HWIO_GSBI0_UART_DM_SIM_CFG_OUT(v)                                 \
        out_dword(HWIO_GSBI0_UART_DM_SIM_CFG_ADDR,v)
#define HWIO_GSBI0_UART_DM_SIM_CFG_OUTM(m,v)                              \
        out_dword_masked(HWIO_GSBI0_UART_DM_SIM_CFG_ADDR,m,v,HWIO_GSBI0_UART_DM_SIM_CFG_shadow)
#define HWIO_GSBI0_UART_DM_SIM_CFG_UIM_TX_MODE_BMSK                          0x20000
#define HWIO_GSBI0_UART_DM_SIM_CFG_UIM_TX_MODE_SHFT                             0x11
#define HWIO_GSBI0_UART_DM_SIM_CFG_UIM_RX_MODE_BMSK                          0x10000
#define HWIO_GSBI0_UART_DM_SIM_CFG_UIM_RX_MODE_SHFT                             0x10
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_BMSK                      0xff00
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_SHFT                         0x8
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_1_BIT_TIMES_FVAL             0x1
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_2_BIT_TIMES_FVAL             0x2
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_ON_BMSK                              0x80
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_ON_SHFT                               0x7
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_BMSK                         0x40
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_SHFT                          0x6
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD8_FVAL                      0x1
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD4_FVAL                        0
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_BMSK                       0x20
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_SHFT                        0x5
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_HIGH_FVAL                   0x1
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_LOW_FVAL                      0
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_SEL_BMSK                             0x10
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_CLK_SEL_SHFT                              0x4
#define HWIO_GSBI0_UART_DM_SIM_CFG_MASK_RX_BMSK                                  0x8
#define HWIO_GSBI0_UART_DM_SIM_CFG_MASK_RX_SHFT                                  0x3
#define HWIO_GSBI0_UART_DM_SIM_CFG_SWAP_D_BMSK                                   0x4
#define HWIO_GSBI0_UART_DM_SIM_CFG_SWAP_D_SHFT                                   0x2
#define HWIO_GSBI0_UART_DM_SIM_CFG_INV_D_BMSK                                    0x2
#define HWIO_GSBI0_UART_DM_SIM_CFG_INV_D_SHFT                                    0x1
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_SEL_BMSK                                  0x1
#define HWIO_GSBI0_UART_DM_SIM_CFG_SIM_SEL_SHFT                                    0

#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_ADDR                              0x9a000084
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_RMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_SHFT                                       0
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_IN                                \
        in_dword_masked(HWIO_GSBI0_UART_DM_TEST_WR_ADDR_ADDR, HWIO_GSBI0_UART_DM_TEST_WR_ADDR_RMSK)
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GSBI0_UART_DM_TEST_WR_ADDR_ADDR, m)
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_OUT(v)                            \
        out_dword(HWIO_GSBI0_UART_DM_TEST_WR_ADDR_ADDR,v)
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_TEST_WR_ADDR_ADDR,m,v,HWIO_GSBI0_UART_DM_TEST_WR_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_BMSK                 0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_SHFT                          0

#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_ADDR                              0x9a000088
#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_RMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_SHFT                                       0
#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_OUT(v)                            \
        out_dword(HWIO_GSBI0_UART_DM_TEST_WR_DATA_ADDR,v)
#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_OUTM(m,v)                         \
        out_dword_masked(HWIO_GSBI0_UART_DM_TEST_WR_DATA_ADDR,m,v,HWIO_GSBI0_UART_DM_TEST_WR_DATA_shadow)
#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_TEST_WR_DATA_BMSK                 0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_WR_DATA_TEST_WR_DATA_SHFT                          0

#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_ADDR                              0x9a00008c
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_RMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_SHFT                                       0
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_IN                                \
        in_dword_masked(HWIO_GSBI0_UART_DM_TEST_RD_ADDR_ADDR, HWIO_GSBI0_UART_DM_TEST_RD_ADDR_RMSK)
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GSBI0_UART_DM_TEST_RD_ADDR_ADDR, m)
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_OUT(v)                            \
        out_dword(HWIO_GSBI0_UART_DM_TEST_RD_ADDR_ADDR,v)
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_UART_DM_TEST_RD_ADDR_ADDR,m,v,HWIO_GSBI0_UART_DM_TEST_RD_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_BMSK                 0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_SHFT                          0

// Sub-Section 15.2.2.2: Read registers
#define HWIO_GSBI0_UART_DM_SR_ADDR                                        0x9a000008
#define HWIO_GSBI0_UART_DM_SR_RMSK                                              0xff
#define HWIO_GSBI0_UART_DM_SR_SHFT                                                 0
#define HWIO_GSBI0_UART_DM_SR_IN                                          \
        in_dword_masked(HWIO_GSBI0_UART_DM_SR_ADDR, HWIO_GSBI0_UART_DM_SR_RMSK)
#define HWIO_GSBI0_UART_DM_SR_INM(m)                                      \
        in_dword_masked(HWIO_GSBI0_UART_DM_SR_ADDR, m)
#define HWIO_GSBI0_UART_DM_SR_HUNT_CHAR_BMSK                                    0x80
#define HWIO_GSBI0_UART_DM_SR_HUNT_CHAR_SHFT                                     0x7
#define HWIO_GSBI0_UART_DM_SR_RX_BREAK_BMSK                                     0x40
#define HWIO_GSBI0_UART_DM_SR_RX_BREAK_SHFT                                      0x6
#define HWIO_GSBI0_UART_DM_SR_PAR_FRAME_ERR_BMSK                                0x20
#define HWIO_GSBI0_UART_DM_SR_PAR_FRAME_ERR_SHFT                                 0x5
#define HWIO_GSBI0_UART_DM_SR_UART_OVERRUN_BMSK                                 0x10
#define HWIO_GSBI0_UART_DM_SR_UART_OVERRUN_SHFT                                  0x4
#define HWIO_GSBI0_UART_DM_SR_TXEMT_BMSK                                         0x8
#define HWIO_GSBI0_UART_DM_SR_TXEMT_SHFT                                         0x3
#define HWIO_GSBI0_UART_DM_SR_TXRDY_BMSK                                         0x4
#define HWIO_GSBI0_UART_DM_SR_TXRDY_SHFT                                         0x2
#define HWIO_GSBI0_UART_DM_SR_RXFULL_BMSK                                        0x2
#define HWIO_GSBI0_UART_DM_SR_RXFULL_SHFT                                        0x1
#define HWIO_GSBI0_UART_DM_SR_RXRDY_BMSK                                         0x1
#define HWIO_GSBI0_UART_DM_SR_RXRDY_SHFT                                           0

#define HWIO_GSBI0_UART_DM_RF_ADDR                                        0x9a000070
#define HWIO_GSBI0_UART_DM_RF_RMSK                                        0xffffffff
#define HWIO_GSBI0_UART_DM_RF_SHFT                                                 0
#define HWIO_GSBI0_UART_DM_RF_IN                                          \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_ADDR, HWIO_GSBI0_UART_DM_RF_RMSK)
#define HWIO_GSBI0_UART_DM_RF_INM(m)                                      \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_ADDR, m)
#define HWIO_GSBI0_UART_DM_RF_UART_RF_BMSK                                0xffffffff
#define HWIO_GSBI0_UART_DM_RF_UART_RF_SHFT                                         0

#define HWIO_GSBI0_UART_DM_RF_2_ADDR                                      0x9a000074
#define HWIO_GSBI0_UART_DM_RF_2_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_RF_2_SHFT                                               0
#define HWIO_GSBI0_UART_DM_RF_2_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_2_ADDR, HWIO_GSBI0_UART_DM_RF_2_RMSK)
#define HWIO_GSBI0_UART_DM_RF_2_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_2_ADDR, m)
#define HWIO_GSBI0_UART_DM_RF_2_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_RF_2_UART_RF_SHFT                                       0

#define HWIO_GSBI0_UART_DM_RF_3_ADDR                                      0x9a000078
#define HWIO_GSBI0_UART_DM_RF_3_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_RF_3_SHFT                                               0
#define HWIO_GSBI0_UART_DM_RF_3_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_3_ADDR, HWIO_GSBI0_UART_DM_RF_3_RMSK)
#define HWIO_GSBI0_UART_DM_RF_3_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_3_ADDR, m)
#define HWIO_GSBI0_UART_DM_RF_3_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_RF_3_UART_RF_SHFT                                       0

#define HWIO_GSBI0_UART_DM_RF_4_ADDR                                      0x9a00007c
#define HWIO_GSBI0_UART_DM_RF_4_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_RF_4_SHFT                                               0
#define HWIO_GSBI0_UART_DM_RF_4_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_4_ADDR, HWIO_GSBI0_UART_DM_RF_4_RMSK)
#define HWIO_GSBI0_UART_DM_RF_4_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_RF_4_ADDR, m)
#define HWIO_GSBI0_UART_DM_RF_4_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_RF_4_UART_RF_SHFT                                       0

#define HWIO_GSBI0_UART_DM_MISR_ADDR                                      0x9a000010
#define HWIO_GSBI0_UART_DM_MISR_RMSK                                            0xff
#define HWIO_GSBI0_UART_DM_MISR_SHFT                                               0
#define HWIO_GSBI0_UART_DM_MISR_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_ADDR, HWIO_GSBI0_UART_DM_MISR_RMSK)
#define HWIO_GSBI0_UART_DM_MISR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_MISR_ADDR, m)
#define HWIO_GSBI0_UART_DM_MISR_UART_MISR_BMSK                                  0xff
#define HWIO_GSBI0_UART_DM_MISR_UART_MISR_SHFT                                     0

#define HWIO_GSBI0_UART_DM_ISR_ADDR                                       0x9a000014
#define HWIO_GSBI0_UART_DM_ISR_RMSK                                            0x3ff
#define HWIO_GSBI0_UART_DM_ISR_SHFT                                                0
#define HWIO_GSBI0_UART_DM_ISR_IN                                         \
        in_dword_masked(HWIO_GSBI0_UART_DM_ISR_ADDR, HWIO_GSBI0_UART_DM_ISR_RMSK)
#define HWIO_GSBI0_UART_DM_ISR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI0_UART_DM_ISR_ADDR, m)
#define HWIO_GSBI0_UART_DM_ISR_TX_DONE_BMSK                                    0x200
#define HWIO_GSBI0_UART_DM_ISR_TX_DONE_SHFT                                      0x9
#define HWIO_GSBI0_UART_DM_ISR_TX_ERROR_BMSK                                   0x100
#define HWIO_GSBI0_UART_DM_ISR_TX_ERROR_SHFT                                     0x8
#define HWIO_GSBI0_UART_DM_ISR_TX_READY_BMSK                                    0x80
#define HWIO_GSBI0_UART_DM_ISR_TX_READY_SHFT                                     0x7
#define HWIO_GSBI0_UART_DM_ISR_CURRENT_CTS_BMSK                                 0x40
#define HWIO_GSBI0_UART_DM_ISR_CURRENT_CTS_SHFT                                  0x6
#define HWIO_GSBI0_UART_DM_ISR_DELTA_CTS_BMSK                                   0x20
#define HWIO_GSBI0_UART_DM_ISR_DELTA_CTS_SHFT                                    0x5
#define HWIO_GSBI0_UART_DM_ISR_RXLEV_BMSK                                       0x10
#define HWIO_GSBI0_UART_DM_ISR_RXLEV_SHFT                                        0x4
#define HWIO_GSBI0_UART_DM_ISR_RXSTALE_BMSK                                      0x8
#define HWIO_GSBI0_UART_DM_ISR_RXSTALE_SHFT                                      0x3
#define HWIO_GSBI0_UART_DM_ISR_RXBREAK_BMSK                                      0x4
#define HWIO_GSBI0_UART_DM_ISR_RXBREAK_SHFT                                      0x2
#define HWIO_GSBI0_UART_DM_ISR_RXHUNT_BMSK                                       0x2
#define HWIO_GSBI0_UART_DM_ISR_RXHUNT_SHFT                                       0x1
#define HWIO_GSBI0_UART_DM_ISR_TXLEV_BMSK                                        0x1
#define HWIO_GSBI0_UART_DM_ISR_TXLEV_SHFT                                          0

#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_ADDR                             0x9a000038
#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_RMSK                               0xffffff
#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_SHFT                                      0
#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_IN                               \
        in_dword_masked(HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_ADDR, HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_RMSK)
#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_INM(m)                           \
        in_dword_masked(HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_ADDR, m)
#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_BMSK                0xffffff
#define HWIO_GSBI0_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_SHFT                       0

#define HWIO_GSBI0_UART_DM_TXFS_ADDR                                      0x9a00004c
#define HWIO_GSBI0_UART_DM_TXFS_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_TXFS_SHFT                                               0
#define HWIO_GSBI0_UART_DM_TXFS_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_TXFS_ADDR, HWIO_GSBI0_UART_DM_TXFS_RMSK)
#define HWIO_GSBI0_UART_DM_TXFS_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_TXFS_ADDR, m)
#define HWIO_GSBI0_UART_DM_TXFS_TX_FIFO_STATE_MSB_BMSK                    0xfffffc00
#define HWIO_GSBI0_UART_DM_TXFS_TX_FIFO_STATE_MSB_SHFT                           0xa
#define HWIO_GSBI0_UART_DM_TXFS_TX_BUFFER_STATE_BMSK                           0x380
#define HWIO_GSBI0_UART_DM_TXFS_TX_BUFFER_STATE_SHFT                             0x7
#define HWIO_GSBI0_UART_DM_TXFS_TX_FIFO_STATE_LSB_BMSK                          0x7f
#define HWIO_GSBI0_UART_DM_TXFS_TX_FIFO_STATE_LSB_SHFT                             0

#define HWIO_GSBI0_UART_DM_RXFS_ADDR                                      0x9a000050
#define HWIO_GSBI0_UART_DM_RXFS_RMSK                                      0xffffffff
#define HWIO_GSBI0_UART_DM_RXFS_SHFT                                               0
#define HWIO_GSBI0_UART_DM_RXFS_IN                                        \
        in_dword_masked(HWIO_GSBI0_UART_DM_RXFS_ADDR, HWIO_GSBI0_UART_DM_RXFS_RMSK)
#define HWIO_GSBI0_UART_DM_RXFS_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_UART_DM_RXFS_ADDR, m)
#define HWIO_GSBI0_UART_DM_RXFS_RX_FIFO_STATE_MSB_BMSK                    0xfffffc00
#define HWIO_GSBI0_UART_DM_RXFS_RX_FIFO_STATE_MSB_SHFT                           0xa
#define HWIO_GSBI0_UART_DM_RXFS_RX_BUFFER_STATE_BMSK                           0x380
#define HWIO_GSBI0_UART_DM_RXFS_RX_BUFFER_STATE_SHFT                             0x7
#define HWIO_GSBI0_UART_DM_RXFS_RX_FIFO_STATE_LSB_BMSK                          0x7f
#define HWIO_GSBI0_UART_DM_RXFS_RX_FIFO_STATE_LSB_SHFT                             0

#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_ADDR                              0x9a000090
#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_RMSK                              0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_SHFT                                       0
#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_IN                                \
        in_dword_masked(HWIO_GSBI0_UART_DM_TEST_RD_DATA_ADDR, HWIO_GSBI0_UART_DM_TEST_RD_DATA_RMSK)
#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_INM(m)                            \
        in_dword_masked(HWIO_GSBI0_UART_DM_TEST_RD_DATA_ADDR, m)
#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_TEST_RD_DATA_BMSK                 0xffffffff
#define HWIO_GSBI0_UART_DM_TEST_RD_DATA_TEST_RD_DATA_SHFT                          0

// Stop Parsing at Section 15.3: Software Procedures
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI0_I2C (0x9C_000_000 - 0x9D_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI0_I2C_BASE                                                   0x9c000000
//----------------------------------------------------------------------------
// GSBI0_I2CADDR_I2C_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: I2C registers
#define HWIO_GSBI0_I2C_WRITE_DATA_ADDR                                    0x9c000000
#define HWIO_GSBI0_I2C_WRITE_DATA_RMSK                                         0x3ff
#define HWIO_GSBI0_I2C_WRITE_DATA_SHFT                                             0
#define HWIO_GSBI0_I2C_WRITE_DATA_OUT(v)                                  \
        out_dword(HWIO_GSBI0_I2C_WRITE_DATA_ADDR,v)
#define HWIO_GSBI0_I2C_WRITE_DATA_OUTM(m,v)                               \
        out_dword_masked(HWIO_GSBI0_I2C_WRITE_DATA_ADDR,m,v,HWIO_GSBI0_I2C_WRITE_DATA_shadow)
#define HWIO_GSBI0_I2C_WRITE_DATA_LAST_BYTE_BMSK                               0x200
#define HWIO_GSBI0_I2C_WRITE_DATA_LAST_BYTE_SHFT                                 0x9
#define HWIO_GSBI0_I2C_WRITE_DATA_ADDR_BYTE_BMSK                               0x100
#define HWIO_GSBI0_I2C_WRITE_DATA_ADDR_BYTE_SHFT                                 0x8
#define HWIO_GSBI0_I2C_WRITE_DATA_DATA_BYTE_BMSK                                0xff
#define HWIO_GSBI0_I2C_WRITE_DATA_DATA_BYTE_SHFT                                   0

#define HWIO_GSBI0_I2C_CLK_CTL_ADDR                                       0x9c000004
#define HWIO_GSBI0_I2C_CLK_CTL_RMSK                                            0x7ff
#define HWIO_GSBI0_I2C_CLK_CTL_SHFT                                                0
#define HWIO_GSBI0_I2C_CLK_CTL_IN                                         \
        in_dword_masked(HWIO_GSBI0_I2C_CLK_CTL_ADDR, HWIO_GSBI0_I2C_CLK_CTL_RMSK)
#define HWIO_GSBI0_I2C_CLK_CTL_INM(m)                                     \
        in_dword_masked(HWIO_GSBI0_I2C_CLK_CTL_ADDR, m)
#define HWIO_GSBI0_I2C_CLK_CTL_OUT(v)                                     \
        out_dword(HWIO_GSBI0_I2C_CLK_CTL_ADDR,v)
#define HWIO_GSBI0_I2C_CLK_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_I2C_CLK_CTL_ADDR,m,v,HWIO_GSBI0_I2C_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_I2C_CLK_CTL_HS_DIVIDER_VALUE_BMSK                           0x700
#define HWIO_GSBI0_I2C_CLK_CTL_HS_DIVIDER_VALUE_SHFT                             0x8
#define HWIO_GSBI0_I2C_CLK_CTL_FS_DIVIDER_VALUE_BMSK                            0xff
#define HWIO_GSBI0_I2C_CLK_CTL_FS_DIVIDER_VALUE_SHFT                               0

#define HWIO_GSBI0_I2C_STATUS_ADDR                                        0x9c000008
#define HWIO_GSBI0_I2C_STATUS_RMSK                                            0xffff
#define HWIO_GSBI0_I2C_STATUS_SHFT                                                 0
#define HWIO_GSBI0_I2C_STATUS_IN                                          \
        in_dword_masked(HWIO_GSBI0_I2C_STATUS_ADDR, HWIO_GSBI0_I2C_STATUS_RMSK)
#define HWIO_GSBI0_I2C_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_GSBI0_I2C_STATUS_ADDR, m)
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_BMSK                                  0xe000
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_SHFT                                     0xd
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_RESET_BUSIDLE_STATE_FVAL                   0
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_NOT_MASTER_STATE_FVAL                    0x1
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_HIGH_STATE_FVAL                          0x2
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_LOW_STATE_FVAL                           0x3
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_HIGH_WAIT_STATE_FVAL                     0x4
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_FORCED_LOW_STATE_FVAL                    0x5
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_HS_ADDR_LOW_STATE_FVAL                   0x6
#define HWIO_GSBI0_I2C_STATUS_CLK_STATE_DOUBLE_BUFFER_WAIT_STATE_FVAL            0x7
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_BMSK                                 0x1c00
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_SHFT                                    0xa
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_RESET_WAIT_STATE_FVAL                     0
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_TX_ADDR_STATE_FVAL                      0x1
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_TX_DATA_STATE_FVAL                      0x2
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_TX_HS_ADDR_STATE_FVAL                   0x3
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_TX_10_BIT_ADDR_STATE_FVAL               0x4
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_TX_2ND_BYTE_STATE_FVAL                  0x5
#define HWIO_GSBI0_I2C_STATUS_DATA_STATE_RX_DATA_STATE_FVAL                      0x6
#define HWIO_GSBI0_I2C_STATUS_BUS_MASTER_BMSK                                  0x200
#define HWIO_GSBI0_I2C_STATUS_BUS_MASTER_SHFT                                    0x9
#define HWIO_GSBI0_I2C_STATUS_BUS_ACTIVE_BMSK                                  0x100
#define HWIO_GSBI0_I2C_STATUS_BUS_ACTIVE_SHFT                                    0x8
#define HWIO_GSBI0_I2C_STATUS_FAILED_BMSK                                       0xc0
#define HWIO_GSBI0_I2C_STATUS_FAILED_SHFT                                        0x6
#define HWIO_GSBI0_I2C_STATUS_INVALID_WRITE_BMSK                                0x20
#define HWIO_GSBI0_I2C_STATUS_INVALID_WRITE_SHFT                                 0x5
#define HWIO_GSBI0_I2C_STATUS_ARB_LOST_BMSK                                     0x10
#define HWIO_GSBI0_I2C_STATUS_ARB_LOST_SHFT                                      0x4
#define HWIO_GSBI0_I2C_STATUS_PACKET_NACKED_BMSK                                 0x8
#define HWIO_GSBI0_I2C_STATUS_PACKET_NACKED_SHFT                                 0x3
#define HWIO_GSBI0_I2C_STATUS_BUS_ERROR_BMSK                                     0x4
#define HWIO_GSBI0_I2C_STATUS_BUS_ERROR_SHFT                                     0x2
#define HWIO_GSBI0_I2C_STATUS_RD_BUFFER_FULL_BMSK                                0x2
#define HWIO_GSBI0_I2C_STATUS_RD_BUFFER_FULL_SHFT                                0x1
#define HWIO_GSBI0_I2C_STATUS_WR_BUFFER_FULL_BMSK                                0x1
#define HWIO_GSBI0_I2C_STATUS_WR_BUFFER_FULL_SHFT                                  0

#define HWIO_GSBI0_I2C_READ_DATA_ADDR                                     0x9c00000c
#define HWIO_GSBI0_I2C_READ_DATA_RMSK                                           0xff
#define HWIO_GSBI0_I2C_READ_DATA_SHFT                                              0
#define HWIO_GSBI0_I2C_READ_DATA_IN                                       \
        in_dword_masked(HWIO_GSBI0_I2C_READ_DATA_ADDR, HWIO_GSBI0_I2C_READ_DATA_RMSK)
#define HWIO_GSBI0_I2C_READ_DATA_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_I2C_READ_DATA_ADDR, m)
#define HWIO_GSBI0_I2C_READ_DATA_DATA_BYTE_BMSK                                 0xff
#define HWIO_GSBI0_I2C_READ_DATA_DATA_BYTE_SHFT                                    0

#define HWIO_GSBI0_I2C_INTERFACE_SELECT_ADDR                              0x9c000010
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RMSK                              0xffffffff
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_SHFT                                       0
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_IN                                \
        in_dword_masked(HWIO_GSBI0_I2C_INTERFACE_SELECT_ADDR, HWIO_GSBI0_I2C_INTERFACE_SELECT_RMSK)
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_INM(m)                            \
        in_dword_masked(HWIO_GSBI0_I2C_INTERFACE_SELECT_ADDR, m)
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_OUT(v)                            \
        out_dword(HWIO_GSBI0_I2C_INTERFACE_SELECT_ADDR,v)
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_I2C_INTERFACE_SELECT_ADDR,m,v,HWIO_GSBI0_I2C_INTERFACE_SELECT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_BMSK           0xfffffc00
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_SHFT                  0xa
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_SDA_BMSK                               0x200
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_SDA_SHFT                                 0x9
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_SCL_BMSK                               0x100
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_SCL_SHFT                                 0x8
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_BMSK                   0xc0
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_SHFT                    0x6
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_TEST_DATA_BMSK                          0x20
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_TEST_DATA_SHFT                           0x5
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_TEST_CLK_BMSK                           0x10
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_TEST_CLK_SHFT                            0x4
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_BMSK                    0xe
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_SHFT                    0x1
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_INTF_SELECT_BMSK                         0x1
#define HWIO_GSBI0_I2C_INTERFACE_SELECT_INTF_SELECT_SHFT                           0

// Stop Parsing at Section 1.2: WEB TCXO4 registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI0_SPI (0x9E_000_000 - 0x9F_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI0_SPI_BASE                                                   0x9e000000
//----------------------------------------------------------------------------
// GSBI0_SPIADDR_SPI_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.2: SPI Core Registers
#define HWIO_GSBI0_SPI_CONFIG_ADDR                                        0x9e000000
#define HWIO_GSBI0_SPI_CONFIG_RMSK                                             0x3ff
#define HWIO_GSBI0_SPI_CONFIG_SHFT                                                 0
#define HWIO_GSBI0_SPI_CONFIG_IN                                          \
        in_dword_masked(HWIO_GSBI0_SPI_CONFIG_ADDR, HWIO_GSBI0_SPI_CONFIG_RMSK)
#define HWIO_GSBI0_SPI_CONFIG_INM(m)                                      \
        in_dword_masked(HWIO_GSBI0_SPI_CONFIG_ADDR, m)
#define HWIO_GSBI0_SPI_CONFIG_OUT(v)                                      \
        out_dword(HWIO_GSBI0_SPI_CONFIG_ADDR,v)
#define HWIO_GSBI0_SPI_CONFIG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_CONFIG_ADDR,m,v,HWIO_GSBI0_SPI_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_CONFIG_INPUT_FIRST_BMSK                                 0x200
#define HWIO_GSBI0_SPI_CONFIG_INPUT_FIRST_SHFT                                   0x9
#define HWIO_GSBI0_SPI_CONFIG_LOOP_BACK_BMSK                                   0x100
#define HWIO_GSBI0_SPI_CONFIG_LOOP_BACK_SHFT                                     0x8
#define HWIO_GSBI0_SPI_CONFIG_NO_INPUT_BMSK                                     0x80
#define HWIO_GSBI0_SPI_CONFIG_NO_INPUT_SHFT                                      0x7
#define HWIO_GSBI0_SPI_CONFIG_NO_OUTPUT_BMSK                                    0x40
#define HWIO_GSBI0_SPI_CONFIG_NO_OUTPUT_SHFT                                     0x6
#define HWIO_GSBI0_SPI_CONFIG_SLAVE_OPERATION_BMSK                              0x20
#define HWIO_GSBI0_SPI_CONFIG_SLAVE_OPERATION_SHFT                               0x5
#define HWIO_GSBI0_SPI_CONFIG_N_BMSK                                            0x1f
#define HWIO_GSBI0_SPI_CONFIG_N_SHFT                                               0

#define HWIO_GSBI0_SPI_IO_CONTROL_ADDR                                    0x9e000004
#define HWIO_GSBI0_SPI_IO_CONTROL_RMSK                                         0x7ff
#define HWIO_GSBI0_SPI_IO_CONTROL_SHFT                                             0
#define HWIO_GSBI0_SPI_IO_CONTROL_IN                                      \
        in_dword_masked(HWIO_GSBI0_SPI_IO_CONTROL_ADDR, HWIO_GSBI0_SPI_IO_CONTROL_RMSK)
#define HWIO_GSBI0_SPI_IO_CONTROL_INM(m)                                  \
        in_dword_masked(HWIO_GSBI0_SPI_IO_CONTROL_ADDR, m)
#define HWIO_GSBI0_SPI_IO_CONTROL_OUT(v)                                  \
        out_dword(HWIO_GSBI0_SPI_IO_CONTROL_ADDR,v)
#define HWIO_GSBI0_SPI_IO_CONTROL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_IO_CONTROL_ADDR,m,v,HWIO_GSBI0_SPI_IO_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_IO_CONTROL_CLK_IDLE_HIGH_BMSK                           0x400
#define HWIO_GSBI0_SPI_IO_CONTROL_CLK_IDLE_HIGH_SHFT                             0xa
#define HWIO_GSBI0_SPI_IO_CONTROL_CLK_ALWAYS_ON_BMSK                           0x200
#define HWIO_GSBI0_SPI_IO_CONTROL_CLK_ALWAYS_ON_SHFT                             0x9
#define HWIO_GSBI0_SPI_IO_CONTROL_MX_CS_MODE_BMSK                              0x100
#define HWIO_GSBI0_SPI_IO_CONTROL_MX_CS_MODE_SHFT                                0x8
#define HWIO_GSBI0_SPI_IO_CONTROL_CS_N_POLARITY_BMSK                            0xf0
#define HWIO_GSBI0_SPI_IO_CONTROL_CS_N_POLARITY_SHFT                             0x4
#define HWIO_GSBI0_SPI_IO_CONTROL_CS_SELECT_BMSK                                 0xc
#define HWIO_GSBI0_SPI_IO_CONTROL_CS_SELECT_SHFT                                 0x2
#define HWIO_GSBI0_SPI_IO_CONTROL_TRISTATE_CS_BMSK                               0x2
#define HWIO_GSBI0_SPI_IO_CONTROL_TRISTATE_CS_SHFT                               0x1
#define HWIO_GSBI0_SPI_IO_CONTROL_NO_TRI_STATE_BMSK                              0x1
#define HWIO_GSBI0_SPI_IO_CONTROL_NO_TRI_STATE_SHFT                                0

#define HWIO_GSBI0_SPI_IO_MODES_ADDR                                      0x9e000008
#define HWIO_GSBI0_SPI_IO_MODES_RMSK                                          0x7fff
#define HWIO_GSBI0_SPI_IO_MODES_SHFT                                               0
#define HWIO_GSBI0_SPI_IO_MODES_IN                                        \
        in_dword_masked(HWIO_GSBI0_SPI_IO_MODES_ADDR, HWIO_GSBI0_SPI_IO_MODES_RMSK)
#define HWIO_GSBI0_SPI_IO_MODES_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_SPI_IO_MODES_ADDR, m)
#define HWIO_GSBI0_SPI_IO_MODES_OUT(v)                                    \
        out_dword(HWIO_GSBI0_SPI_IO_MODES_ADDR,v)
#define HWIO_GSBI0_SPI_IO_MODES_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_IO_MODES_ADDR,m,v,HWIO_GSBI0_SPI_IO_MODES_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_BIT_SHIFT_EN_BMSK                      0x4000
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_BIT_SHIFT_EN_SHFT                         0xe
#define HWIO_GSBI0_SPI_IO_MODES_PACK_EN_BMSK                                  0x2000
#define HWIO_GSBI0_SPI_IO_MODES_PACK_EN_SHFT                                     0xd
#define HWIO_GSBI0_SPI_IO_MODES_UNPACK_EN_BMSK                                0x1000
#define HWIO_GSBI0_SPI_IO_MODES_UNPACK_EN_SHFT                                   0xc
#define HWIO_GSBI0_SPI_IO_MODES_INPUT_MODE_BMSK                                0xc00
#define HWIO_GSBI0_SPI_IO_MODES_INPUT_MODE_SHFT                                  0xa
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_MODE_BMSK                               0x300
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_MODE_SHFT                                 0x8
#define HWIO_GSBI0_SPI_IO_MODES_INPUT_FIFO_SIZE_BMSK                            0xc0
#define HWIO_GSBI0_SPI_IO_MODES_INPUT_FIFO_SIZE_SHFT                             0x6
#define HWIO_GSBI0_SPI_IO_MODES_INPUT_BLOCK_SIZE_BMSK                           0x30
#define HWIO_GSBI0_SPI_IO_MODES_INPUT_BLOCK_SIZE_SHFT                            0x4
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_FIFO_SIZE_BMSK                            0xc
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_FIFO_SIZE_SHFT                            0x2
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_BLOCK_SIZE_BMSK                           0x3
#define HWIO_GSBI0_SPI_IO_MODES_OUTPUT_BLOCK_SIZE_SHFT                             0

#define HWIO_GSBI0_SPI_SW_RESET_ADDR                                      0x9e00000c
#define HWIO_GSBI0_SPI_SW_RESET_RMSK                                               0
#define HWIO_GSBI0_SPI_SW_RESET_SHFT                                               0
#define HWIO_GSBI0_SPI_SW_RESET_OUT(v)                                    \
        out_dword(HWIO_GSBI0_SPI_SW_RESET_ADDR,v)
#define HWIO_GSBI0_SPI_SW_RESET_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI0_SPI_SW_RESET_ADDR,m,v,HWIO_GSBI0_SPI_SW_RESET_shadow)

#define HWIO_GSBI0_SPI_TIME_OUT_ADDR                                      0x9e000010
#define HWIO_GSBI0_SPI_TIME_OUT_RMSK                                          0xffff
#define HWIO_GSBI0_SPI_TIME_OUT_SHFT                                               0
#define HWIO_GSBI0_SPI_TIME_OUT_IN                                        \
        in_dword_masked(HWIO_GSBI0_SPI_TIME_OUT_ADDR, HWIO_GSBI0_SPI_TIME_OUT_RMSK)
#define HWIO_GSBI0_SPI_TIME_OUT_INM(m)                                    \
        in_dword_masked(HWIO_GSBI0_SPI_TIME_OUT_ADDR, m)
#define HWIO_GSBI0_SPI_TIME_OUT_OUT(v)                                    \
        out_dword(HWIO_GSBI0_SPI_TIME_OUT_ADDR,v)
#define HWIO_GSBI0_SPI_TIME_OUT_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_TIME_OUT_ADDR,m,v,HWIO_GSBI0_SPI_TIME_OUT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_TIME_OUT_TIME_OUT_VALUE_BMSK                           0xffff
#define HWIO_GSBI0_SPI_TIME_OUT_TIME_OUT_VALUE_SHFT                                0

#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_ADDR                              0x9e000014
#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_RMSK                                  0xffff
#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_SHFT                                       0
#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_IN                                \
        in_dword_masked(HWIO_GSBI0_SPI_TIME_OUT_CURRENT_ADDR, HWIO_GSBI0_SPI_TIME_OUT_CURRENT_RMSK)
#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_INM(m)                            \
        in_dword_masked(HWIO_GSBI0_SPI_TIME_OUT_CURRENT_ADDR, m)
#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_TIME_OUT_CURRENT_BMSK                 0xffff
#define HWIO_GSBI0_SPI_TIME_OUT_CURRENT_TIME_OUT_CURRENT_SHFT                      0

#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_ADDR                               0x9e000018
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_RMSK                                    0xfff
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_SHFT                                        0
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_IN                                 \
        in_dword_masked(HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_ADDR, HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_RMSK)
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_INM(m)                             \
        in_dword_masked(HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_ADDR, m)
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_OUT(v)                             \
        out_dword(HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_ADDR,v)
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_ADDR,m,v,HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_MX_OUTPUT_COUNT_BMSK                    0xfff
#define HWIO_GSBI0_SPI_MX_OUTPUT_COUNT_MX_OUTPUT_COUNT_SHFT                        0

#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_ADDR                         0x9e00001c
#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_RMSK                              0xfff
#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_SHFT                                  0
#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_IN                           \
        in_dword_masked(HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_ADDR, HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_RMSK)
#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_INM(m)                       \
        in_dword_masked(HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_MX_OUTPUT_CNT_CURRENT_BMSK        0xfff
#define HWIO_GSBI0_SPI_MX_OUTPUT_CNT_CURRENT_MX_OUTPUT_CNT_CURRENT_SHFT            0

#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_ADDR                                0x9e000020
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_RMSK                                     0xfff
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_SHFT                                         0
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_IN                                  \
        in_dword_masked(HWIO_GSBI0_SPI_MX_INPUT_COUNT_ADDR, HWIO_GSBI0_SPI_MX_INPUT_COUNT_RMSK)
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_INM(m)                              \
        in_dword_masked(HWIO_GSBI0_SPI_MX_INPUT_COUNT_ADDR, m)
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_OUT(v)                              \
        out_dword(HWIO_GSBI0_SPI_MX_INPUT_COUNT_ADDR,v)
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_MX_INPUT_COUNT_ADDR,m,v,HWIO_GSBI0_SPI_MX_INPUT_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_MX_INPUT_COUNT_BMSK                      0xfff
#define HWIO_GSBI0_SPI_MX_INPUT_COUNT_MX_INPUT_COUNT_SHFT                          0

#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_ADDR                          0x9e000024
#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_RMSK                               0xfff
#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_SHFT                                   0
#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_IN                            \
        in_dword_masked(HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_ADDR, HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_RMSK)
#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_INM(m)                        \
        in_dword_masked(HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_MX_INPUT_CNT_CURRENT_BMSK          0xfff
#define HWIO_GSBI0_SPI_MX_INPUT_CNT_CURRENT_MX_INPUT_CNT_CURRENT_SHFT              0

#define HWIO_GSBI0_SPI_MX_READ_COUNT_ADDR                                 0x9e000028
#define HWIO_GSBI0_SPI_MX_READ_COUNT_RMSK                                      0x1ff
#define HWIO_GSBI0_SPI_MX_READ_COUNT_SHFT                                          0
#define HWIO_GSBI0_SPI_MX_READ_COUNT_IN                                   \
        in_dword_masked(HWIO_GSBI0_SPI_MX_READ_COUNT_ADDR, HWIO_GSBI0_SPI_MX_READ_COUNT_RMSK)
#define HWIO_GSBI0_SPI_MX_READ_COUNT_INM(m)                               \
        in_dword_masked(HWIO_GSBI0_SPI_MX_READ_COUNT_ADDR, m)
#define HWIO_GSBI0_SPI_MX_READ_COUNT_OUT(v)                               \
        out_dword(HWIO_GSBI0_SPI_MX_READ_COUNT_ADDR,v)
#define HWIO_GSBI0_SPI_MX_READ_COUNT_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_MX_READ_COUNT_ADDR,m,v,HWIO_GSBI0_SPI_MX_READ_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_MX_READ_COUNT_MX_READ_COUNT_BMSK                        0x1ff
#define HWIO_GSBI0_SPI_MX_READ_COUNT_MX_READ_COUNT_SHFT                            0

#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_ADDR                           0x9e00002c
#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_RMSK                                0x1ff
#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_SHFT                                    0
#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_IN                             \
        in_dword_masked(HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_ADDR, HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_RMSK)
#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_INM(m)                         \
        in_dword_masked(HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_MX_READ_CNT_CURRENT_BMSK            0x1ff
#define HWIO_GSBI0_SPI_MX_READ_CNT_CURRENT_MX_READ_CNT_CURRENT_SHFT                0

#define HWIO_GSBI0_SPI_OPERATIONAL_ADDR                                   0x9e000030
#define HWIO_GSBI0_SPI_OPERATIONAL_RMSK                                        0xff7
#define HWIO_GSBI0_SPI_OPERATIONAL_SHFT                                            0
#define HWIO_GSBI0_SPI_OPERATIONAL_IN                                     \
        in_dword_masked(HWIO_GSBI0_SPI_OPERATIONAL_ADDR, HWIO_GSBI0_SPI_OPERATIONAL_RMSK)
#define HWIO_GSBI0_SPI_OPERATIONAL_INM(m)                                 \
        in_dword_masked(HWIO_GSBI0_SPI_OPERATIONAL_ADDR, m)
#define HWIO_GSBI0_SPI_OPERATIONAL_OUT(v)                                 \
        out_dword(HWIO_GSBI0_SPI_OPERATIONAL_ADDR,v)
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_OPERATIONAL_ADDR,m,v,HWIO_GSBI0_SPI_OPERATIONAL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_OPERATIONAL_MAX_INPUT_DONE_FLAG_BMSK                    0x800
#define HWIO_GSBI0_SPI_OPERATIONAL_MAX_INPUT_DONE_FLAG_SHFT                      0xb
#define HWIO_GSBI0_SPI_OPERATIONAL_MAX_OUTPUT_DONE_FLAG_BMSK                   0x400
#define HWIO_GSBI0_SPI_OPERATIONAL_MAX_OUTPUT_DONE_FLAG_SHFT                     0xa
#define HWIO_GSBI0_SPI_OPERATIONAL_INPUT_SERVICE_FLAG_BMSK                     0x200
#define HWIO_GSBI0_SPI_OPERATIONAL_INPUT_SERVICE_FLAG_SHFT                       0x9
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTPUT_SERVICE_FLAG_BMSK                    0x100
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTPUT_SERVICE_FLAG_SHFT                      0x8
#define HWIO_GSBI0_SPI_OPERATIONAL_INPUT_FIFO_FULL_BMSK                         0x80
#define HWIO_GSBI0_SPI_OPERATIONAL_INPUT_FIFO_FULL_SHFT                          0x7
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTPUT_FIFO_FULL_BMSK                        0x40
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTPUT_FIFO_FULL_SHFT                         0x6
#define HWIO_GSBI0_SPI_OPERATIONAL_INPUT_FIFO_NOT_EMPTY_BMSK                    0x20
#define HWIO_GSBI0_SPI_OPERATIONAL_INPUT_FIFO_NOT_EMPTY_SHFT                     0x5
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTPUT_FIFO_NOT_EMPTY_BMSK                   0x10
#define HWIO_GSBI0_SPI_OPERATIONAL_OUTPUT_FIFO_NOT_EMPTY_SHFT                    0x4
#define HWIO_GSBI0_SPI_OPERATIONAL_STATE_VALID_BMSK                              0x4
#define HWIO_GSBI0_SPI_OPERATIONAL_STATE_VALID_SHFT                              0x2
#define HWIO_GSBI0_SPI_OPERATIONAL_STATE_BMSK                                    0x3
#define HWIO_GSBI0_SPI_OPERATIONAL_STATE_SHFT                                      0

#define HWIO_GSBI0_SPI_ERROR_FLAGS_ADDR                                   0x9e000034
#define HWIO_GSBI0_SPI_ERROR_FLAGS_RMSK                                         0x7f
#define HWIO_GSBI0_SPI_ERROR_FLAGS_SHFT                                            0
#define HWIO_GSBI0_SPI_ERROR_FLAGS_IN                                     \
        in_dword_masked(HWIO_GSBI0_SPI_ERROR_FLAGS_ADDR, HWIO_GSBI0_SPI_ERROR_FLAGS_RMSK)
#define HWIO_GSBI0_SPI_ERROR_FLAGS_INM(m)                                 \
        in_dword_masked(HWIO_GSBI0_SPI_ERROR_FLAGS_ADDR, m)
#define HWIO_GSBI0_SPI_ERROR_FLAGS_OUT(v)                                 \
        out_dword(HWIO_GSBI0_SPI_ERROR_FLAGS_ADDR,v)
#define HWIO_GSBI0_SPI_ERROR_FLAGS_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_ERROR_FLAGS_ADDR,m,v,HWIO_GSBI0_SPI_ERROR_FLAGS_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_ERROR_FLAGS_TIME_OUT_ERR_BMSK                            0x40
#define HWIO_GSBI0_SPI_ERROR_FLAGS_TIME_OUT_ERR_SHFT                             0x6
#define HWIO_GSBI0_SPI_ERROR_FLAGS_OUTPUT_OVER_RUN_ERR_BMSK                     0x20
#define HWIO_GSBI0_SPI_ERROR_FLAGS_OUTPUT_OVER_RUN_ERR_SHFT                      0x5
#define HWIO_GSBI0_SPI_ERROR_FLAGS_INPUT_UNDER_RUN_ERR_BMSK                     0x10
#define HWIO_GSBI0_SPI_ERROR_FLAGS_INPUT_UNDER_RUN_ERR_SHFT                      0x4
#define HWIO_GSBI0_SPI_ERROR_FLAGS_OUTPUT_UNDER_RUN_ERR_BMSK                     0x8
#define HWIO_GSBI0_SPI_ERROR_FLAGS_OUTPUT_UNDER_RUN_ERR_SHFT                     0x3
#define HWIO_GSBI0_SPI_ERROR_FLAGS_INPUT_OVER_RUN_ERR_BMSK                       0x4
#define HWIO_GSBI0_SPI_ERROR_FLAGS_INPUT_OVER_RUN_ERR_SHFT                       0x2
#define HWIO_GSBI0_SPI_ERROR_FLAGS_CLK_OVER_RUN_ERR_BMSK                         0x2
#define HWIO_GSBI0_SPI_ERROR_FLAGS_CLK_OVER_RUN_ERR_SHFT                         0x1
#define HWIO_GSBI0_SPI_ERROR_FLAGS_CLK_UNDER_RUN_ERR_BMSK                        0x1
#define HWIO_GSBI0_SPI_ERROR_FLAGS_CLK_UNDER_RUN_ERR_SHFT                          0

#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_ADDR                                0x9e000038
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_RMSK                                      0x7f
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_SHFT                                         0
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_IN                                  \
        in_dword_masked(HWIO_GSBI0_SPI_ERROR_FLAGS_EN_ADDR, HWIO_GSBI0_SPI_ERROR_FLAGS_EN_RMSK)
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_INM(m)                              \
        in_dword_masked(HWIO_GSBI0_SPI_ERROR_FLAGS_EN_ADDR, m)
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_OUT(v)                              \
        out_dword(HWIO_GSBI0_SPI_ERROR_FLAGS_EN_ADDR,v)
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_ERROR_FLAGS_EN_ADDR,m,v,HWIO_GSBI0_SPI_ERROR_FLAGS_EN_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_TIME_OUT_ERR_EN_BMSK                      0x40
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_TIME_OUT_ERR_EN_SHFT                       0x6
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_OUTPUT_OVER_RUN_ERR_EN_BMSK               0x20
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_OUTPUT_OVER_RUN_ERR_EN_SHFT                0x5
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_INPUT_UNDER_RUN_ERR_EN_BMSK               0x10
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_INPUT_UNDER_RUN_ERR_EN_SHFT                0x4
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_OUTPUT_UNDER_RUN_ERR_EN_BMSK               0x8
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_OUTPUT_UNDER_RUN_ERR_EN_SHFT               0x3
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_INPUT_OVER_RUN_ERR_EN_BMSK                 0x4
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_INPUT_OVER_RUN_ERR_EN_SHFT                 0x2
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_CLK_OVER_RUN_ERR_EN_BMSK                   0x2
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_CLK_OVER_RUN_ERR_EN_SHFT                   0x1
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_CLK_UNDER_RUN_ERR_EN_BMSK                  0x1
#define HWIO_GSBI0_SPI_ERROR_FLAGS_EN_CLK_UNDER_RUN_ERR_EN_SHFT                    0

#define HWIO_GSBI0_SPI_DEASSERT_WAIT_ADDR                                 0x9e00003c
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_RMSK                                       0x3f
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_SHFT                                          0
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_IN                                   \
        in_dword_masked(HWIO_GSBI0_SPI_DEASSERT_WAIT_ADDR, HWIO_GSBI0_SPI_DEASSERT_WAIT_RMSK)
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_INM(m)                               \
        in_dword_masked(HWIO_GSBI0_SPI_DEASSERT_WAIT_ADDR, m)
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_OUT(v)                               \
        out_dword(HWIO_GSBI0_SPI_DEASSERT_WAIT_ADDR,v)
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_DEASSERT_WAIT_ADDR,m,v,HWIO_GSBI0_SPI_DEASSERT_WAIT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_DEASSERT_WAIT_BMSK                         0x3f
#define HWIO_GSBI0_SPI_DEASSERT_WAIT_DEASSERT_WAIT_SHFT                            0

#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_ADDR                                  0x9e000040
#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_RMSK                                  0xffffffff
#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_SHFT                                           0
#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_IN                                    \
        in_dword_masked(HWIO_GSBI0_SPI_OUTPUT_DEBUG_ADDR, HWIO_GSBI0_SPI_OUTPUT_DEBUG_RMSK)
#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_INM(m)                                \
        in_dword_masked(HWIO_GSBI0_SPI_OUTPUT_DEBUG_ADDR, m)
#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_OUTPUT_DEBUG_DATA_BMSK                0xffffffff
#define HWIO_GSBI0_SPI_OUTPUT_DEBUG_OUTPUT_DEBUG_DATA_SHFT                         0

#define HWIO_GSBI0_SPI_INPUT_DEBUG_ADDR                                   0x9e000044
#define HWIO_GSBI0_SPI_INPUT_DEBUG_RMSK                                   0xffffffff
#define HWIO_GSBI0_SPI_INPUT_DEBUG_SHFT                                            0
#define HWIO_GSBI0_SPI_INPUT_DEBUG_IN                                     \
        in_dword_masked(HWIO_GSBI0_SPI_INPUT_DEBUG_ADDR, HWIO_GSBI0_SPI_INPUT_DEBUG_RMSK)
#define HWIO_GSBI0_SPI_INPUT_DEBUG_INM(m)                                 \
        in_dword_masked(HWIO_GSBI0_SPI_INPUT_DEBUG_ADDR, m)
#define HWIO_GSBI0_SPI_INPUT_DEBUG_INPUT_DEBUG_DATA_BMSK                  0xffffffff
#define HWIO_GSBI0_SPI_INPUT_DEBUG_INPUT_DEBUG_DATA_SHFT                           0

#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_ADDR                                 0x9e000048
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_RMSK                                     0x3fff
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_SHFT                                          0
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_IN                                   \
        in_dword_masked(HWIO_GSBI0_SPI_FIFO_WORD_CNT_ADDR, HWIO_GSBI0_SPI_FIFO_WORD_CNT_RMSK)
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_INM(m)                               \
        in_dword_masked(HWIO_GSBI0_SPI_FIFO_WORD_CNT_ADDR, m)
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_INPUT_FIFO_WORD_CNT_BMSK                 0x3f80
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_INPUT_FIFO_WORD_CNT_SHFT                    0x7
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_OUTPUT_FIFO_WORD_CNT_BMSK                  0x7f
#define HWIO_GSBI0_SPI_FIFO_WORD_CNT_OUTPUT_FIFO_WORD_CNT_SHFT                     0

#define HWIO_GSBI0_SPI_TEST_CTRL_ADDR                                     0x9e00004c
#define HWIO_GSBI0_SPI_TEST_CTRL_RMSK                                            0x1
#define HWIO_GSBI0_SPI_TEST_CTRL_SHFT                                              0
#define HWIO_GSBI0_SPI_TEST_CTRL_IN                                       \
        in_dword_masked(HWIO_GSBI0_SPI_TEST_CTRL_ADDR, HWIO_GSBI0_SPI_TEST_CTRL_RMSK)
#define HWIO_GSBI0_SPI_TEST_CTRL_INM(m)                                   \
        in_dword_masked(HWIO_GSBI0_SPI_TEST_CTRL_ADDR, m)
#define HWIO_GSBI0_SPI_TEST_CTRL_OUT(v)                                   \
        out_dword(HWIO_GSBI0_SPI_TEST_CTRL_ADDR,v)
#define HWIO_GSBI0_SPI_TEST_CTRL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_SPI_TEST_CTRL_ADDR,m,v,HWIO_GSBI0_SPI_TEST_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_SPI_TEST_CTRL_SPI_TEST_BUS_EN_BMSK                            0x1
#define HWIO_GSBI0_SPI_TEST_CTRL_SPI_TEST_BUS_EN_SHFT                              0

#define HWIO_GSBI0_SPI_OUTPUT_FIFO_ADDR                                   0x9e000100
#define HWIO_GSBI0_SPI_OUTPUT_FIFO_RMSK                                   0xffffffff
#define HWIO_GSBI0_SPI_OUTPUT_FIFO_SHFT                                            0
#define HWIO_GSBI0_SPI_OUTPUT_FIFO_OUT(v)                                 \
        out_dword(HWIO_GSBI0_SPI_OUTPUT_FIFO_ADDR,v)
#define HWIO_GSBI0_SPI_OUTPUT_FIFO_OUTM(m,v)                              \
        out_dword_masked(HWIO_GSBI0_SPI_OUTPUT_FIFO_ADDR,m,v,HWIO_GSBI0_SPI_OUTPUT_FIFO_shadow)
#define HWIO_GSBI0_SPI_OUTPUT_FIFO_OUTPUT_BMSK                            0xffffffff
#define HWIO_GSBI0_SPI_OUTPUT_FIFO_OUTPUT_SHFT                                     0

#define HWIO_GSBI0_SPI_INPUT_FIFO_ADDR                                    0x9e000200
#define HWIO_GSBI0_SPI_INPUT_FIFO_RMSK                                    0xffffffff
#define HWIO_GSBI0_SPI_INPUT_FIFO_SHFT                                             0
#define HWIO_GSBI0_SPI_INPUT_FIFO_IN                                      \
        in_dword_masked(HWIO_GSBI0_SPI_INPUT_FIFO_ADDR, HWIO_GSBI0_SPI_INPUT_FIFO_RMSK)
#define HWIO_GSBI0_SPI_INPUT_FIFO_INM(m)                                  \
        in_dword_masked(HWIO_GSBI0_SPI_INPUT_FIFO_ADDR, m)
#define HWIO_GSBI0_SPI_INPUT_FIFO_INPUT_BMSK                              0xffffffff
#define HWIO_GSBI0_SPI_INPUT_FIFO_INPUT_SHFT                                       0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI1 (0xA0_000_000 - 0xA7_FFF_FFC)
// This is just a base.
//----------------------------------------------------------------------------
#define GSBI1_BASE                                                       0xa0000000
//----------------------------------------------------------------------------
// GSBI1_CTRL (0xA0_000_000 - 0xA1_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI1_CTRL_BASE                                                  0xa0000000
//----------------------------------------------------------------------------
// GSBI1_CTRLADDR_CTRL_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: ARM registers
#define HWIO_GSBI1_GSBI_CTRL_REG_ADDR                                     0xa0000000
#define HWIO_GSBI1_GSBI_CTRL_REG_RMSK                                           0xff
#define HWIO_GSBI1_GSBI_CTRL_REG_SHFT                                              0
#define HWIO_GSBI1_GSBI_CTRL_REG_IN                                       \
        in_dword_masked(HWIO_GSBI1_GSBI_CTRL_REG_ADDR, HWIO_GSBI1_GSBI_CTRL_REG_RMSK)
#define HWIO_GSBI1_GSBI_CTRL_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_GSBI_CTRL_REG_ADDR, m)
#define HWIO_GSBI1_GSBI_CTRL_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI1_GSBI_CTRL_REG_ADDR,v)
#define HWIO_GSBI1_GSBI_CTRL_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_GSBI_CTRL_REG_ADDR,m,v,HWIO_GSBI1_GSBI_CTRL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_GSBI_CTRL_REG_DEBUG_BMSK                                     0x80
#define HWIO_GSBI1_GSBI_CTRL_REG_DEBUG_SHFT                                      0x7
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_BMSK                             0x70
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_SHFT                              0x4
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_IDLE_FVAL                           0
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_AUDIO_FVAL                        0x1
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_I2CC_FVAL                         0x2
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_SPI_FVAL                          0x3
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_UART_FVAL                         0x4
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_R_UIM_FVAL                        0x5
#define HWIO_GSBI1_GSBI_CTRL_REG_PROTOCOL_CODE_UARTZ_FVAL                        0x6
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE3_BMSK                              0x8
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE3_SHFT                              0x3
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE3_DISABLE_SPI_CLOCK_FVAL              0
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE3_ENABLE_SPI_CLOCK_FVAL             0x1
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE2_BMSK                              0x4
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE2_SHFT                              0x2
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE2_DISABLE_I2CC_CLOCK_FVAL             0
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE2_ENABLE_I2CC_CLOCK_FVAL            0x1
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE1_BMSK                              0x2
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE1_SHFT                              0x1
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE1_DISABLE_UART_DM_CLOCK_FVAL          0
#define HWIO_GSBI1_GSBI_CTRL_REG_CLOCK_ENABLE1_ENABLE_UART_DM_CLOCK_FVAL         0x1
#define HWIO_GSBI1_GSBI_CTRL_REG_SPI_CHIP_SELECTS_BMSK                           0x1
#define HWIO_GSBI1_GSBI_CTRL_REG_SPI_CHIP_SELECTS_SHFT                             0
#define HWIO_GSBI1_GSBI_CTRL_REG_SPI_CHIP_SELECTS_DISABLE_EXTRA_SPI_CHIP_SELECTS_FVAL          0
#define HWIO_GSBI1_GSBI_CTRL_REG_SPI_CHIP_SELECTS_ENABLE_EXTRA_SPI_CHIP_SELECTS_FVAL        0x1

#define HWIO_GSBI1_GSBI_DBG0_REG_ADDR                                     0xa0000004
#define HWIO_GSBI1_GSBI_DBG0_REG_RMSK                                            0x3
#define HWIO_GSBI1_GSBI_DBG0_REG_SHFT                                              0
#define HWIO_GSBI1_GSBI_DBG0_REG_IN                                       \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG0_REG_ADDR, HWIO_GSBI1_GSBI_DBG0_REG_RMSK)
#define HWIO_GSBI1_GSBI_DBG0_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG0_REG_ADDR, m)
#define HWIO_GSBI1_GSBI_DBG0_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI1_GSBI_DBG0_REG_ADDR,v)
#define HWIO_GSBI1_GSBI_DBG0_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_GSBI_DBG0_REG_ADDR,m,v,HWIO_GSBI1_GSBI_DBG0_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_GSBI_DBG0_REG_GSBI_PLAY0_BMSK                                 0x3
#define HWIO_GSBI1_GSBI_DBG0_REG_GSBI_PLAY0_SHFT                                   0

#define HWIO_GSBI1_GSBI_DBG1_REG_ADDR                                     0xa0000008
#define HWIO_GSBI1_GSBI_DBG1_REG_RMSK                                            0x3
#define HWIO_GSBI1_GSBI_DBG1_REG_SHFT                                              0
#define HWIO_GSBI1_GSBI_DBG1_REG_IN                                       \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG1_REG_ADDR, HWIO_GSBI1_GSBI_DBG1_REG_RMSK)
#define HWIO_GSBI1_GSBI_DBG1_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG1_REG_ADDR, m)
#define HWIO_GSBI1_GSBI_DBG1_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI1_GSBI_DBG1_REG_ADDR,v)
#define HWIO_GSBI1_GSBI_DBG1_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_GSBI_DBG1_REG_ADDR,m,v,HWIO_GSBI1_GSBI_DBG1_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_GSBI_DBG1_REG_GSBI_PLAY1_BMSK                                 0x3
#define HWIO_GSBI1_GSBI_DBG1_REG_GSBI_PLAY1_SHFT                                   0

#define HWIO_GSBI1_GSBI_DBG2_REG_ADDR                                     0xa000000c
#define HWIO_GSBI1_GSBI_DBG2_REG_RMSK                                            0x3
#define HWIO_GSBI1_GSBI_DBG2_REG_SHFT                                              0
#define HWIO_GSBI1_GSBI_DBG2_REG_IN                                       \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG2_REG_ADDR, HWIO_GSBI1_GSBI_DBG2_REG_RMSK)
#define HWIO_GSBI1_GSBI_DBG2_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG2_REG_ADDR, m)
#define HWIO_GSBI1_GSBI_DBG2_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI1_GSBI_DBG2_REG_ADDR,v)
#define HWIO_GSBI1_GSBI_DBG2_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_GSBI_DBG2_REG_ADDR,m,v,HWIO_GSBI1_GSBI_DBG2_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_GSBI_DBG2_REG_GSBI_PLAY2_BMSK                                 0x3
#define HWIO_GSBI1_GSBI_DBG2_REG_GSBI_PLAY2_SHFT                                   0

#define HWIO_GSBI1_GSBI_DBG3_REG_ADDR                                     0xa0000010
#define HWIO_GSBI1_GSBI_DBG3_REG_RMSK                                            0x3
#define HWIO_GSBI1_GSBI_DBG3_REG_SHFT                                              0
#define HWIO_GSBI1_GSBI_DBG3_REG_IN                                       \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG3_REG_ADDR, HWIO_GSBI1_GSBI_DBG3_REG_RMSK)
#define HWIO_GSBI1_GSBI_DBG3_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_GSBI_DBG3_REG_ADDR, m)
#define HWIO_GSBI1_GSBI_DBG3_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI1_GSBI_DBG3_REG_ADDR,v)
#define HWIO_GSBI1_GSBI_DBG3_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_GSBI_DBG3_REG_ADDR,m,v,HWIO_GSBI1_GSBI_DBG3_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_GSBI_DBG3_REG_GSBI_BMSK                                       0x3
#define HWIO_GSBI1_GSBI_DBG3_REG_GSBI_SHFT                                         0

// Stop Parsing at Section 1.2: Delta from previous chip
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI1_UART (0xA2_000_000 - 0xA3_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI1_UART_BASE                                                  0xa2000000
//----------------------------------------------------------------------------
// GSBI1_UARTADDR_UART_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 15.2.2: UART_DM registers
// Sub-Section 15.2.2.1: Write and read/write registers
#define HWIO_GSBI1_UART_DM_MR1_ADDR                                       0xa2000000
#define HWIO_GSBI1_UART_DM_MR1_RMSK                                       0xffffffff
#define HWIO_GSBI1_UART_DM_MR1_SHFT                                                0
#define HWIO_GSBI1_UART_DM_MR1_IN                                         \
        in_dword_masked(HWIO_GSBI1_UART_DM_MR1_ADDR, HWIO_GSBI1_UART_DM_MR1_RMSK)
#define HWIO_GSBI1_UART_DM_MR1_INM(m)                                     \
        in_dword_masked(HWIO_GSBI1_UART_DM_MR1_ADDR, m)
#define HWIO_GSBI1_UART_DM_MR1_OUT(v)                                     \
        out_dword(HWIO_GSBI1_UART_DM_MR1_ADDR,v)
#define HWIO_GSBI1_UART_DM_MR1_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_MR1_ADDR,m,v,HWIO_GSBI1_UART_DM_MR1_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_MR1_AUTO_RFR_LEVEL1_BMSK                       0xffffff00
#define HWIO_GSBI1_UART_DM_MR1_AUTO_RFR_LEVEL1_SHFT                              0x8
#define HWIO_GSBI1_UART_DM_MR1_RX_RDY_CTL_BMSK                                  0x80
#define HWIO_GSBI1_UART_DM_MR1_RX_RDY_CTL_SHFT                                   0x7
#define HWIO_GSBI1_UART_DM_MR1_CTS_CTL_BMSK                                     0x40
#define HWIO_GSBI1_UART_DM_MR1_CTS_CTL_SHFT                                      0x6
#define HWIO_GSBI1_UART_DM_MR1_AUTO_RFR_LEVEL0_BMSK                             0x3f
#define HWIO_GSBI1_UART_DM_MR1_AUTO_RFR_LEVEL0_SHFT                                0

#define HWIO_GSBI1_UART_DM_MR2_ADDR                                       0xa2000004
#define HWIO_GSBI1_UART_DM_MR2_RMSK                                             0xff
#define HWIO_GSBI1_UART_DM_MR2_SHFT                                                0
#define HWIO_GSBI1_UART_DM_MR2_IN                                         \
        in_dword_masked(HWIO_GSBI1_UART_DM_MR2_ADDR, HWIO_GSBI1_UART_DM_MR2_RMSK)
#define HWIO_GSBI1_UART_DM_MR2_INM(m)                                     \
        in_dword_masked(HWIO_GSBI1_UART_DM_MR2_ADDR, m)
#define HWIO_GSBI1_UART_DM_MR2_OUT(v)                                     \
        out_dword(HWIO_GSBI1_UART_DM_MR2_ADDR,v)
#define HWIO_GSBI1_UART_DM_MR2_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_MR2_ADDR,m,v,HWIO_GSBI1_UART_DM_MR2_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_MR2_LOOPBACK_BMSK                                    0x80
#define HWIO_GSBI1_UART_DM_MR2_LOOPBACK_SHFT                                     0x7
#define HWIO_GSBI1_UART_DM_MR2_ERROR_MODE_BMSK                                  0x40
#define HWIO_GSBI1_UART_DM_MR2_ERROR_MODE_SHFT                                   0x6
#define HWIO_GSBI1_UART_DM_MR2_BITS_PER_CHAR_BMSK                               0x30
#define HWIO_GSBI1_UART_DM_MR2_BITS_PER_CHAR_SHFT                                0x4
#define HWIO_GSBI1_UART_DM_MR2_BITS_PER_CHAR_5_BITS_FVAL                           0
#define HWIO_GSBI1_UART_DM_MR2_BITS_PER_CHAR_6_BITS_FVAL                         0x1
#define HWIO_GSBI1_UART_DM_MR2_BITS_PER_CHAR_7_BITS_FVAL                         0x2
#define HWIO_GSBI1_UART_DM_MR2_BITS_PER_CHAR_8_BITS_FVAL                         0x3
#define HWIO_GSBI1_UART_DM_MR2_STOP_BIT_LEN_BMSK                                 0xc
#define HWIO_GSBI1_UART_DM_MR2_STOP_BIT_LEN_SHFT                                 0x2
#define HWIO_GSBI1_UART_DM_MR2_STOP_BIT_LEN_0_563_FVAL                             0
#define HWIO_GSBI1_UART_DM_MR2_STOP_BIT_LEN_1_000_BIT_TIME_FVAL                  0x1
#define HWIO_GSBI1_UART_DM_MR2_STOP_BIT_LEN_1_563_FVAL                           0x2
#define HWIO_GSBI1_UART_DM_MR2_STOP_BIT_LEN_2_000_BIT_TIMES_FVAL                 0x3
#define HWIO_GSBI1_UART_DM_MR2_PARITY_MODE_BMSK                                  0x3
#define HWIO_GSBI1_UART_DM_MR2_PARITY_MODE_SHFT                                    0
#define HWIO_GSBI1_UART_DM_MR2_PARITY_MODE_NO_PARITY_FVAL                          0
#define HWIO_GSBI1_UART_DM_MR2_PARITY_MODE_ODD_PARITY_FVAL                       0x1
#define HWIO_GSBI1_UART_DM_MR2_PARITY_MODE_EVEN_PARITY_FVAL                      0x2
#define HWIO_GSBI1_UART_DM_MR2_PARITY_MODE_SPACE_PARITY_FVAL                     0x3

#define HWIO_GSBI1_UART_DM_CSR_ADDR                                       0xa2000008
#define HWIO_GSBI1_UART_DM_CSR_RMSK                                             0xff
#define HWIO_GSBI1_UART_DM_CSR_SHFT                                                0
#define HWIO_GSBI1_UART_DM_CSR_OUT(v)                                     \
        out_dword(HWIO_GSBI1_UART_DM_CSR_ADDR,v)
#define HWIO_GSBI1_UART_DM_CSR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_GSBI1_UART_DM_CSR_ADDR,m,v,HWIO_GSBI1_UART_DM_CSR_shadow)
#define HWIO_GSBI1_UART_DM_CSR_UART_RX_CLK_SEL_BMSK                             0xf0
#define HWIO_GSBI1_UART_DM_CSR_UART_RX_CLK_SEL_SHFT                              0x4
#define HWIO_GSBI1_UART_DM_CSR_UART_TX_CLK_SEL_BMSK                              0xf
#define HWIO_GSBI1_UART_DM_CSR_UART_TX_CLK_SEL_SHFT                                0

#define HWIO_GSBI1_UART_DM_TF_ADDR                                        0xa2000070
#define HWIO_GSBI1_UART_DM_TF_RMSK                                        0xffffffff
#define HWIO_GSBI1_UART_DM_TF_SHFT                                                 0
#define HWIO_GSBI1_UART_DM_TF_OUT(v)                                      \
        out_dword(HWIO_GSBI1_UART_DM_TF_ADDR,v)
#define HWIO_GSBI1_UART_DM_TF_OUTM(m,v)                                   \
        out_dword_masked(HWIO_GSBI1_UART_DM_TF_ADDR,m,v,HWIO_GSBI1_UART_DM_TF_shadow)
#define HWIO_GSBI1_UART_DM_TF_UART_TF_BMSK                                0xffffffff
#define HWIO_GSBI1_UART_DM_TF_UART_TF_SHFT                                         0

#define HWIO_GSBI1_UART_DM_TF_2_ADDR                                      0xa2000074
#define HWIO_GSBI1_UART_DM_TF_2_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_TF_2_SHFT                                               0
#define HWIO_GSBI1_UART_DM_TF_2_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_TF_2_ADDR,v)
#define HWIO_GSBI1_UART_DM_TF_2_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI1_UART_DM_TF_2_ADDR,m,v,HWIO_GSBI1_UART_DM_TF_2_shadow)
#define HWIO_GSBI1_UART_DM_TF_2_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TF_2_UART_TF_SHFT                                       0

#define HWIO_GSBI1_UART_DM_TF_3_ADDR                                      0xa2000078
#define HWIO_GSBI1_UART_DM_TF_3_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_TF_3_SHFT                                               0
#define HWIO_GSBI1_UART_DM_TF_3_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_TF_3_ADDR,v)
#define HWIO_GSBI1_UART_DM_TF_3_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI1_UART_DM_TF_3_ADDR,m,v,HWIO_GSBI1_UART_DM_TF_3_shadow)
#define HWIO_GSBI1_UART_DM_TF_3_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TF_3_UART_TF_SHFT                                       0

#define HWIO_GSBI1_UART_DM_TF_4_ADDR                                      0xa200007c
#define HWIO_GSBI1_UART_DM_TF_4_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_TF_4_SHFT                                               0
#define HWIO_GSBI1_UART_DM_TF_4_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_TF_4_ADDR,v)
#define HWIO_GSBI1_UART_DM_TF_4_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI1_UART_DM_TF_4_ADDR,m,v,HWIO_GSBI1_UART_DM_TF_4_shadow)
#define HWIO_GSBI1_UART_DM_TF_4_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TF_4_UART_TF_SHFT                                       0

#define HWIO_GSBI1_UART_DM_CR_ADDR                                        0xa2000010
#define HWIO_GSBI1_UART_DM_CR_RMSK                                             0xfff
#define HWIO_GSBI1_UART_DM_CR_SHFT                                                 0
#define HWIO_GSBI1_UART_DM_CR_OUT(v)                                      \
        out_dword(HWIO_GSBI1_UART_DM_CR_ADDR,v)
#define HWIO_GSBI1_UART_DM_CR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_GSBI1_UART_DM_CR_ADDR,m,v,HWIO_GSBI1_UART_DM_CR_shadow)
#define HWIO_GSBI1_UART_DM_CR_CHANNEL_COMMAND_MSB_BMSK                         0x800
#define HWIO_GSBI1_UART_DM_CR_CHANNEL_COMMAND_MSB_SHFT                           0xb
#define HWIO_GSBI1_UART_DM_CR_GENERAL_COMMAND_BMSK                             0x700
#define HWIO_GSBI1_UART_DM_CR_GENERAL_COMMAND_SHFT                               0x8
#define HWIO_GSBI1_UART_DM_CR_CHANNEL_COMMAND_LSB_BMSK                          0xf0
#define HWIO_GSBI1_UART_DM_CR_CHANNEL_COMMAND_LSB_SHFT                           0x4
#define HWIO_GSBI1_UART_DM_CR_UART_TX_DISABLE_BMSK                               0x8
#define HWIO_GSBI1_UART_DM_CR_UART_TX_DISABLE_SHFT                               0x3
#define HWIO_GSBI1_UART_DM_CR_UART_TX_EN_BMSK                                    0x4
#define HWIO_GSBI1_UART_DM_CR_UART_TX_EN_SHFT                                    0x2
#define HWIO_GSBI1_UART_DM_CR_UART_RX_DISABLE_BMSK                               0x2
#define HWIO_GSBI1_UART_DM_CR_UART_RX_DISABLE_SHFT                               0x1
#define HWIO_GSBI1_UART_DM_CR_UART_RX_EN_BMSK                                    0x1
#define HWIO_GSBI1_UART_DM_CR_UART_RX_EN_SHFT                                      0

#define HWIO_GSBI1_UART_DM_IMR_ADDR                                       0xa2000014
#define HWIO_GSBI1_UART_DM_IMR_RMSK                                            0x3ff
#define HWIO_GSBI1_UART_DM_IMR_SHFT                                                0
#define HWIO_GSBI1_UART_DM_IMR_OUT(v)                                     \
        out_dword(HWIO_GSBI1_UART_DM_IMR_ADDR,v)
#define HWIO_GSBI1_UART_DM_IMR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_GSBI1_UART_DM_IMR_ADDR,m,v,HWIO_GSBI1_UART_DM_IMR_shadow)
#define HWIO_GSBI1_UART_DM_IMR_TX_DONE_BMSK                                    0x200
#define HWIO_GSBI1_UART_DM_IMR_TX_DONE_SHFT                                      0x9
#define HWIO_GSBI1_UART_DM_IMR_TX_ERROR_BMSK                                   0x100
#define HWIO_GSBI1_UART_DM_IMR_TX_ERROR_SHFT                                     0x8
#define HWIO_GSBI1_UART_DM_IMR_TX_READY_BMSK                                    0x80
#define HWIO_GSBI1_UART_DM_IMR_TX_READY_SHFT                                     0x7
#define HWIO_GSBI1_UART_DM_IMR_CURRENT_CTS_BMSK                                 0x40
#define HWIO_GSBI1_UART_DM_IMR_CURRENT_CTS_SHFT                                  0x6
#define HWIO_GSBI1_UART_DM_IMR_DELTA_CTS_BMSK                                   0x20
#define HWIO_GSBI1_UART_DM_IMR_DELTA_CTS_SHFT                                    0x5
#define HWIO_GSBI1_UART_DM_IMR_RXLEV_BMSK                                       0x10
#define HWIO_GSBI1_UART_DM_IMR_RXLEV_SHFT                                        0x4
#define HWIO_GSBI1_UART_DM_IMR_RXSTALE_BMSK                                      0x8
#define HWIO_GSBI1_UART_DM_IMR_RXSTALE_SHFT                                      0x3
#define HWIO_GSBI1_UART_DM_IMR_RXBREAK_BMSK                                      0x4
#define HWIO_GSBI1_UART_DM_IMR_RXBREAK_SHFT                                      0x2
#define HWIO_GSBI1_UART_DM_IMR_RXHUNT_BMSK                                       0x2
#define HWIO_GSBI1_UART_DM_IMR_RXHUNT_SHFT                                       0x1
#define HWIO_GSBI1_UART_DM_IMR_TXLEV_BMSK                                        0x1
#define HWIO_GSBI1_UART_DM_IMR_TXLEV_SHFT                                          0

#define HWIO_GSBI1_UART_DM_IPR_ADDR                                       0xa2000018
#define HWIO_GSBI1_UART_DM_IPR_RMSK                                       0xffffffdf
#define HWIO_GSBI1_UART_DM_IPR_SHFT                                                0
#define HWIO_GSBI1_UART_DM_IPR_IN                                         \
        in_dword_masked(HWIO_GSBI1_UART_DM_IPR_ADDR, HWIO_GSBI1_UART_DM_IPR_RMSK)
#define HWIO_GSBI1_UART_DM_IPR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI1_UART_DM_IPR_ADDR, m)
#define HWIO_GSBI1_UART_DM_IPR_OUT(v)                                     \
        out_dword(HWIO_GSBI1_UART_DM_IPR_ADDR,v)
#define HWIO_GSBI1_UART_DM_IPR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_IPR_ADDR,m,v,HWIO_GSBI1_UART_DM_IPR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_IPR_STALE_TIMEOUT_MSB_BMSK                     0xffffff80
#define HWIO_GSBI1_UART_DM_IPR_STALE_TIMEOUT_MSB_SHFT                            0x7
#define HWIO_GSBI1_UART_DM_IPR_SAMPLE_DATA_BMSK                                 0x40
#define HWIO_GSBI1_UART_DM_IPR_SAMPLE_DATA_SHFT                                  0x6
#define HWIO_GSBI1_UART_DM_IPR_STALE_TIMEOUT_LSB_BMSK                           0x1f
#define HWIO_GSBI1_UART_DM_IPR_STALE_TIMEOUT_LSB_SHFT                              0

#define HWIO_GSBI1_UART_DM_TFWR_ADDR                                      0xa200001c
#define HWIO_GSBI1_UART_DM_TFWR_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_TFWR_SHFT                                               0
#define HWIO_GSBI1_UART_DM_TFWR_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_TFWR_ADDR, HWIO_GSBI1_UART_DM_TFWR_RMSK)
#define HWIO_GSBI1_UART_DM_TFWR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_TFWR_ADDR, m)
#define HWIO_GSBI1_UART_DM_TFWR_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_TFWR_ADDR,v)
#define HWIO_GSBI1_UART_DM_TFWR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_TFWR_ADDR,m,v,HWIO_GSBI1_UART_DM_TFWR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_TFWR_TFW_BMSK                                  0xffffffff
#define HWIO_GSBI1_UART_DM_TFWR_TFW_SHFT                                           0

#define HWIO_GSBI1_UART_DM_RFWR_ADDR                                      0xa2000020
#define HWIO_GSBI1_UART_DM_RFWR_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_RFWR_SHFT                                               0
#define HWIO_GSBI1_UART_DM_RFWR_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_RFWR_ADDR, HWIO_GSBI1_UART_DM_RFWR_RMSK)
#define HWIO_GSBI1_UART_DM_RFWR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_RFWR_ADDR, m)
#define HWIO_GSBI1_UART_DM_RFWR_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_RFWR_ADDR,v)
#define HWIO_GSBI1_UART_DM_RFWR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_RFWR_ADDR,m,v,HWIO_GSBI1_UART_DM_RFWR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_RFWR_RFW_BMSK                                  0xffffffff
#define HWIO_GSBI1_UART_DM_RFWR_RFW_SHFT                                           0

#define HWIO_GSBI1_UART_DM_HCR_ADDR                                       0xa2000024
#define HWIO_GSBI1_UART_DM_HCR_RMSK                                             0xff
#define HWIO_GSBI1_UART_DM_HCR_SHFT                                                0
#define HWIO_GSBI1_UART_DM_HCR_IN                                         \
        in_dword_masked(HWIO_GSBI1_UART_DM_HCR_ADDR, HWIO_GSBI1_UART_DM_HCR_RMSK)
#define HWIO_GSBI1_UART_DM_HCR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI1_UART_DM_HCR_ADDR, m)
#define HWIO_GSBI1_UART_DM_HCR_OUT(v)                                     \
        out_dword(HWIO_GSBI1_UART_DM_HCR_ADDR,v)
#define HWIO_GSBI1_UART_DM_HCR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_HCR_ADDR,m,v,HWIO_GSBI1_UART_DM_HCR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_HCR_DATA_BMSK                                        0xff
#define HWIO_GSBI1_UART_DM_HCR_DATA_SHFT                                           0

#define HWIO_GSBI1_UART_DM_DMRX_ADDR                                      0xa2000034
#define HWIO_GSBI1_UART_DM_DMRX_RMSK                                       0x1ffffff
#define HWIO_GSBI1_UART_DM_DMRX_SHFT                                               0
#define HWIO_GSBI1_UART_DM_DMRX_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_DMRX_ADDR, HWIO_GSBI1_UART_DM_DMRX_RMSK)
#define HWIO_GSBI1_UART_DM_DMRX_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_DMRX_ADDR, m)
#define HWIO_GSBI1_UART_DM_DMRX_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_DMRX_ADDR,v)
#define HWIO_GSBI1_UART_DM_DMRX_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_DMRX_ADDR,m,v,HWIO_GSBI1_UART_DM_DMRX_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_DMRX_RX_DM_CRCI_CHARS_BMSK                      0x1ffffff
#define HWIO_GSBI1_UART_DM_DMRX_RX_DM_CRCI_CHARS_SHFT                              0

#define HWIO_GSBI1_UART_DM_IRDA_ADDR                                      0xa2000038
#define HWIO_GSBI1_UART_DM_IRDA_RMSK                                            0x1f
#define HWIO_GSBI1_UART_DM_IRDA_SHFT                                               0
#define HWIO_GSBI1_UART_DM_IRDA_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_IRDA_ADDR,v)
#define HWIO_GSBI1_UART_DM_IRDA_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI1_UART_DM_IRDA_ADDR,m,v,HWIO_GSBI1_UART_DM_IRDA_shadow)
#define HWIO_GSBI1_UART_DM_IRDA_MEDIUM_RATE_EN_BMSK                             0x10
#define HWIO_GSBI1_UART_DM_IRDA_MEDIUM_RATE_EN_SHFT                              0x4
#define HWIO_GSBI1_UART_DM_IRDA_IRDA_LOOPBACK_BMSK                               0x8
#define HWIO_GSBI1_UART_DM_IRDA_IRDA_LOOPBACK_SHFT                               0x3
#define HWIO_GSBI1_UART_DM_IRDA_INVERT_IRDA_TX_BMSK                              0x4
#define HWIO_GSBI1_UART_DM_IRDA_INVERT_IRDA_TX_SHFT                              0x2
#define HWIO_GSBI1_UART_DM_IRDA_INVERT_IRDA_RX_BMSK                              0x2
#define HWIO_GSBI1_UART_DM_IRDA_INVERT_IRDA_RX_SHFT                              0x1
#define HWIO_GSBI1_UART_DM_IRDA_IRDA_EN_BMSK                                     0x1
#define HWIO_GSBI1_UART_DM_IRDA_IRDA_EN_SHFT                                       0

#define HWIO_GSBI1_UART_DM_DMEN_ADDR                                      0xa200003c
#define HWIO_GSBI1_UART_DM_DMEN_RMSK                                             0x3
#define HWIO_GSBI1_UART_DM_DMEN_SHFT                                               0
#define HWIO_GSBI1_UART_DM_DMEN_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_DMEN_ADDR, HWIO_GSBI1_UART_DM_DMEN_RMSK)
#define HWIO_GSBI1_UART_DM_DMEN_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_DMEN_ADDR, m)
#define HWIO_GSBI1_UART_DM_DMEN_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_DMEN_ADDR,v)
#define HWIO_GSBI1_UART_DM_DMEN_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_DMEN_ADDR,m,v,HWIO_GSBI1_UART_DM_DMEN_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_DMEN_RX_DM_EN_BMSK                                    0x2
#define HWIO_GSBI1_UART_DM_DMEN_RX_DM_EN_SHFT                                    0x1
#define HWIO_GSBI1_UART_DM_DMEN_TX_DM_EN_BMSK                                    0x1
#define HWIO_GSBI1_UART_DM_DMEN_TX_DM_EN_SHFT                                      0

#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_ADDR                           0xa2000040
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_RMSK                             0xffffff
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_SHFT                                    0
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_IN                             \
        in_dword_masked(HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_ADDR, HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_RMSK)
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_INM(m)                         \
        in_dword_masked(HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_ADDR, m)
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_OUT(v)                         \
        out_dword(HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_ADDR,v)
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_ADDR,m,v,HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_BMSK          0xffffff
#define HWIO_GSBI1_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_SHFT                 0

#define HWIO_GSBI1_UART_DM_BADR_ADDR                                      0xa2000044
#define HWIO_GSBI1_UART_DM_BADR_RMSK                                      0xfffffffc
#define HWIO_GSBI1_UART_DM_BADR_SHFT                                               0
#define HWIO_GSBI1_UART_DM_BADR_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_BADR_ADDR, HWIO_GSBI1_UART_DM_BADR_RMSK)
#define HWIO_GSBI1_UART_DM_BADR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_BADR_ADDR, m)
#define HWIO_GSBI1_UART_DM_BADR_OUT(v)                                    \
        out_dword(HWIO_GSBI1_UART_DM_BADR_ADDR,v)
#define HWIO_GSBI1_UART_DM_BADR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_BADR_ADDR,m,v,HWIO_GSBI1_UART_DM_BADR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_BADR_RX_BASE_ADDR_BMSK                         0xfffffffc
#define HWIO_GSBI1_UART_DM_BADR_RX_BASE_ADDR_SHFT                                0x2

#define HWIO_GSBI1_UART_DM_TESTSL_ADDR                                    0xa2000048
#define HWIO_GSBI1_UART_DM_TESTSL_RMSK                                          0x1f
#define HWIO_GSBI1_UART_DM_TESTSL_SHFT                                             0
#define HWIO_GSBI1_UART_DM_TESTSL_IN                                      \
        in_dword_masked(HWIO_GSBI1_UART_DM_TESTSL_ADDR, HWIO_GSBI1_UART_DM_TESTSL_RMSK)
#define HWIO_GSBI1_UART_DM_TESTSL_INM(m)                                  \
        in_dword_masked(HWIO_GSBI1_UART_DM_TESTSL_ADDR, m)
#define HWIO_GSBI1_UART_DM_TESTSL_OUT(v)                                  \
        out_dword(HWIO_GSBI1_UART_DM_TESTSL_ADDR,v)
#define HWIO_GSBI1_UART_DM_TESTSL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_TESTSL_ADDR,m,v,HWIO_GSBI1_UART_DM_TESTSL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_TESTSL_TEST_EN_BMSK                                  0x10
#define HWIO_GSBI1_UART_DM_TESTSL_TEST_EN_SHFT                                   0x4
#define HWIO_GSBI1_UART_DM_TESTSL_TEST_SEL_BMSK                                  0xf
#define HWIO_GSBI1_UART_DM_TESTSL_TEST_SEL_SHFT                                    0

#define HWIO_GSBI1_UART_DM_MISR_MODE_ADDR                                 0xa2000060
#define HWIO_GSBI1_UART_DM_MISR_MODE_RMSK                                        0x3
#define HWIO_GSBI1_UART_DM_MISR_MODE_SHFT                                          0
#define HWIO_GSBI1_UART_DM_MISR_MODE_IN                                   \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_MODE_ADDR, HWIO_GSBI1_UART_DM_MISR_MODE_RMSK)
#define HWIO_GSBI1_UART_DM_MISR_MODE_INM(m)                               \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_MODE_ADDR, m)
#define HWIO_GSBI1_UART_DM_MISR_MODE_OUT(v)                               \
        out_dword(HWIO_GSBI1_UART_DM_MISR_MODE_ADDR,v)
#define HWIO_GSBI1_UART_DM_MISR_MODE_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_MISR_MODE_ADDR,m,v,HWIO_GSBI1_UART_DM_MISR_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_MISR_MODE_MODE_BMSK                                   0x3
#define HWIO_GSBI1_UART_DM_MISR_MODE_MODE_SHFT                                     0
#define HWIO_GSBI1_UART_DM_MISR_MODE_MODE_DISABLED_FVAL                            0
#define HWIO_GSBI1_UART_DM_MISR_MODE_MODE_ENABLED_TX_TEST_FVAL                   0x1
#define HWIO_GSBI1_UART_DM_MISR_MODE_MODE_ENABLED_RX_TEST_FVAL                   0x2

#define HWIO_GSBI1_UART_DM_MISR_RESET_ADDR                                0xa2000064
#define HWIO_GSBI1_UART_DM_MISR_RESET_RMSK                                       0x1
#define HWIO_GSBI1_UART_DM_MISR_RESET_SHFT                                         0
#define HWIO_GSBI1_UART_DM_MISR_RESET_IN                                  \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_RESET_ADDR, HWIO_GSBI1_UART_DM_MISR_RESET_RMSK)
#define HWIO_GSBI1_UART_DM_MISR_RESET_INM(m)                              \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_RESET_ADDR, m)
#define HWIO_GSBI1_UART_DM_MISR_RESET_OUT(v)                              \
        out_dword(HWIO_GSBI1_UART_DM_MISR_RESET_ADDR,v)
#define HWIO_GSBI1_UART_DM_MISR_RESET_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_MISR_RESET_ADDR,m,v,HWIO_GSBI1_UART_DM_MISR_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_MISR_RESET_RESET_BMSK                                 0x1
#define HWIO_GSBI1_UART_DM_MISR_RESET_RESET_SHFT                                   0

#define HWIO_GSBI1_UART_DM_MISR_EXPORT_ADDR                               0xa2000068
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_RMSK                                      0x1
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_SHFT                                        0
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_IN                                 \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_EXPORT_ADDR, HWIO_GSBI1_UART_DM_MISR_EXPORT_RMSK)
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_INM(m)                             \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_EXPORT_ADDR, m)
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_OUT(v)                             \
        out_dword(HWIO_GSBI1_UART_DM_MISR_EXPORT_ADDR,v)
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_MISR_EXPORT_ADDR,m,v,HWIO_GSBI1_UART_DM_MISR_EXPORT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_EXPORT_BMSK                               0x1
#define HWIO_GSBI1_UART_DM_MISR_EXPORT_EXPORT_SHFT                                 0

#define HWIO_GSBI1_UART_DM_MISR_VAL_ADDR                                  0xa200006c
#define HWIO_GSBI1_UART_DM_MISR_VAL_RMSK                                       0x3ff
#define HWIO_GSBI1_UART_DM_MISR_VAL_SHFT                                           0
#define HWIO_GSBI1_UART_DM_MISR_VAL_IN                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_VAL_ADDR, HWIO_GSBI1_UART_DM_MISR_VAL_RMSK)
#define HWIO_GSBI1_UART_DM_MISR_VAL_INM(m)                                \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_VAL_ADDR, m)
#define HWIO_GSBI1_UART_DM_MISR_VAL_OUT(v)                                \
        out_dword(HWIO_GSBI1_UART_DM_MISR_VAL_ADDR,v)
#define HWIO_GSBI1_UART_DM_MISR_VAL_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_MISR_VAL_ADDR,m,v,HWIO_GSBI1_UART_DM_MISR_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_MISR_VAL_VAL_BMSK                                   0x3ff
#define HWIO_GSBI1_UART_DM_MISR_VAL_VAL_SHFT                                       0

#define HWIO_GSBI1_UART_DM_SIM_CFG_ADDR                                   0xa2000080
#define HWIO_GSBI1_UART_DM_SIM_CFG_RMSK                                      0x3ffff
#define HWIO_GSBI1_UART_DM_SIM_CFG_SHFT                                            0
#define HWIO_GSBI1_UART_DM_SIM_CFG_OUT(v)                                 \
        out_dword(HWIO_GSBI1_UART_DM_SIM_CFG_ADDR,v)
#define HWIO_GSBI1_UART_DM_SIM_CFG_OUTM(m,v)                              \
        out_dword_masked(HWIO_GSBI1_UART_DM_SIM_CFG_ADDR,m,v,HWIO_GSBI1_UART_DM_SIM_CFG_shadow)
#define HWIO_GSBI1_UART_DM_SIM_CFG_UIM_TX_MODE_BMSK                          0x20000
#define HWIO_GSBI1_UART_DM_SIM_CFG_UIM_TX_MODE_SHFT                             0x11
#define HWIO_GSBI1_UART_DM_SIM_CFG_UIM_RX_MODE_BMSK                          0x10000
#define HWIO_GSBI1_UART_DM_SIM_CFG_UIM_RX_MODE_SHFT                             0x10
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_BMSK                      0xff00
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_SHFT                         0x8
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_1_BIT_TIMES_FVAL             0x1
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_2_BIT_TIMES_FVAL             0x2
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_ON_BMSK                              0x80
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_ON_SHFT                               0x7
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_BMSK                         0x40
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_SHFT                          0x6
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD8_FVAL                      0x1
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD4_FVAL                        0
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_BMSK                       0x20
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_SHFT                        0x5
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_HIGH_FVAL                   0x1
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_LOW_FVAL                      0
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_SEL_BMSK                             0x10
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_CLK_SEL_SHFT                              0x4
#define HWIO_GSBI1_UART_DM_SIM_CFG_MASK_RX_BMSK                                  0x8
#define HWIO_GSBI1_UART_DM_SIM_CFG_MASK_RX_SHFT                                  0x3
#define HWIO_GSBI1_UART_DM_SIM_CFG_SWAP_D_BMSK                                   0x4
#define HWIO_GSBI1_UART_DM_SIM_CFG_SWAP_D_SHFT                                   0x2
#define HWIO_GSBI1_UART_DM_SIM_CFG_INV_D_BMSK                                    0x2
#define HWIO_GSBI1_UART_DM_SIM_CFG_INV_D_SHFT                                    0x1
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_SEL_BMSK                                  0x1
#define HWIO_GSBI1_UART_DM_SIM_CFG_SIM_SEL_SHFT                                    0

#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_ADDR                              0xa2000084
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_RMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_SHFT                                       0
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_IN                                \
        in_dword_masked(HWIO_GSBI1_UART_DM_TEST_WR_ADDR_ADDR, HWIO_GSBI1_UART_DM_TEST_WR_ADDR_RMSK)
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GSBI1_UART_DM_TEST_WR_ADDR_ADDR, m)
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_OUT(v)                            \
        out_dword(HWIO_GSBI1_UART_DM_TEST_WR_ADDR_ADDR,v)
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_TEST_WR_ADDR_ADDR,m,v,HWIO_GSBI1_UART_DM_TEST_WR_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_BMSK                 0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_SHFT                          0

#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_ADDR                              0xa2000088
#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_RMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_SHFT                                       0
#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_OUT(v)                            \
        out_dword(HWIO_GSBI1_UART_DM_TEST_WR_DATA_ADDR,v)
#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_OUTM(m,v)                         \
        out_dword_masked(HWIO_GSBI1_UART_DM_TEST_WR_DATA_ADDR,m,v,HWIO_GSBI1_UART_DM_TEST_WR_DATA_shadow)
#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_TEST_WR_DATA_BMSK                 0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_WR_DATA_TEST_WR_DATA_SHFT                          0

#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_ADDR                              0xa200008c
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_RMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_SHFT                                       0
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_IN                                \
        in_dword_masked(HWIO_GSBI1_UART_DM_TEST_RD_ADDR_ADDR, HWIO_GSBI1_UART_DM_TEST_RD_ADDR_RMSK)
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GSBI1_UART_DM_TEST_RD_ADDR_ADDR, m)
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_OUT(v)                            \
        out_dword(HWIO_GSBI1_UART_DM_TEST_RD_ADDR_ADDR,v)
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_UART_DM_TEST_RD_ADDR_ADDR,m,v,HWIO_GSBI1_UART_DM_TEST_RD_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_BMSK                 0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_SHFT                          0

// Sub-Section 15.2.2.2: Read registers
#define HWIO_GSBI1_UART_DM_SR_ADDR                                        0xa2000008
#define HWIO_GSBI1_UART_DM_SR_RMSK                                              0xff
#define HWIO_GSBI1_UART_DM_SR_SHFT                                                 0
#define HWIO_GSBI1_UART_DM_SR_IN                                          \
        in_dword_masked(HWIO_GSBI1_UART_DM_SR_ADDR, HWIO_GSBI1_UART_DM_SR_RMSK)
#define HWIO_GSBI1_UART_DM_SR_INM(m)                                      \
        in_dword_masked(HWIO_GSBI1_UART_DM_SR_ADDR, m)
#define HWIO_GSBI1_UART_DM_SR_HUNT_CHAR_BMSK                                    0x80
#define HWIO_GSBI1_UART_DM_SR_HUNT_CHAR_SHFT                                     0x7
#define HWIO_GSBI1_UART_DM_SR_RX_BREAK_BMSK                                     0x40
#define HWIO_GSBI1_UART_DM_SR_RX_BREAK_SHFT                                      0x6
#define HWIO_GSBI1_UART_DM_SR_PAR_FRAME_ERR_BMSK                                0x20
#define HWIO_GSBI1_UART_DM_SR_PAR_FRAME_ERR_SHFT                                 0x5
#define HWIO_GSBI1_UART_DM_SR_UART_OVERRUN_BMSK                                 0x10
#define HWIO_GSBI1_UART_DM_SR_UART_OVERRUN_SHFT                                  0x4
#define HWIO_GSBI1_UART_DM_SR_TXEMT_BMSK                                         0x8
#define HWIO_GSBI1_UART_DM_SR_TXEMT_SHFT                                         0x3
#define HWIO_GSBI1_UART_DM_SR_TXRDY_BMSK                                         0x4
#define HWIO_GSBI1_UART_DM_SR_TXRDY_SHFT                                         0x2
#define HWIO_GSBI1_UART_DM_SR_RXFULL_BMSK                                        0x2
#define HWIO_GSBI1_UART_DM_SR_RXFULL_SHFT                                        0x1
#define HWIO_GSBI1_UART_DM_SR_RXRDY_BMSK                                         0x1
#define HWIO_GSBI1_UART_DM_SR_RXRDY_SHFT                                           0

#define HWIO_GSBI1_UART_DM_RF_ADDR                                        0xa2000070
#define HWIO_GSBI1_UART_DM_RF_RMSK                                        0xffffffff
#define HWIO_GSBI1_UART_DM_RF_SHFT                                                 0
#define HWIO_GSBI1_UART_DM_RF_IN                                          \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_ADDR, HWIO_GSBI1_UART_DM_RF_RMSK)
#define HWIO_GSBI1_UART_DM_RF_INM(m)                                      \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_ADDR, m)
#define HWIO_GSBI1_UART_DM_RF_UART_RF_BMSK                                0xffffffff
#define HWIO_GSBI1_UART_DM_RF_UART_RF_SHFT                                         0

#define HWIO_GSBI1_UART_DM_RF_2_ADDR                                      0xa2000074
#define HWIO_GSBI1_UART_DM_RF_2_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_RF_2_SHFT                                               0
#define HWIO_GSBI1_UART_DM_RF_2_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_2_ADDR, HWIO_GSBI1_UART_DM_RF_2_RMSK)
#define HWIO_GSBI1_UART_DM_RF_2_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_2_ADDR, m)
#define HWIO_GSBI1_UART_DM_RF_2_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_RF_2_UART_RF_SHFT                                       0

#define HWIO_GSBI1_UART_DM_RF_3_ADDR                                      0xa2000078
#define HWIO_GSBI1_UART_DM_RF_3_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_RF_3_SHFT                                               0
#define HWIO_GSBI1_UART_DM_RF_3_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_3_ADDR, HWIO_GSBI1_UART_DM_RF_3_RMSK)
#define HWIO_GSBI1_UART_DM_RF_3_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_3_ADDR, m)
#define HWIO_GSBI1_UART_DM_RF_3_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_RF_3_UART_RF_SHFT                                       0

#define HWIO_GSBI1_UART_DM_RF_4_ADDR                                      0xa200007c
#define HWIO_GSBI1_UART_DM_RF_4_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_RF_4_SHFT                                               0
#define HWIO_GSBI1_UART_DM_RF_4_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_4_ADDR, HWIO_GSBI1_UART_DM_RF_4_RMSK)
#define HWIO_GSBI1_UART_DM_RF_4_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_RF_4_ADDR, m)
#define HWIO_GSBI1_UART_DM_RF_4_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_RF_4_UART_RF_SHFT                                       0

#define HWIO_GSBI1_UART_DM_MISR_ADDR                                      0xa2000010
#define HWIO_GSBI1_UART_DM_MISR_RMSK                                            0xff
#define HWIO_GSBI1_UART_DM_MISR_SHFT                                               0
#define HWIO_GSBI1_UART_DM_MISR_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_ADDR, HWIO_GSBI1_UART_DM_MISR_RMSK)
#define HWIO_GSBI1_UART_DM_MISR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_MISR_ADDR, m)
#define HWIO_GSBI1_UART_DM_MISR_UART_MISR_BMSK                                  0xff
#define HWIO_GSBI1_UART_DM_MISR_UART_MISR_SHFT                                     0

#define HWIO_GSBI1_UART_DM_ISR_ADDR                                       0xa2000014
#define HWIO_GSBI1_UART_DM_ISR_RMSK                                            0x3ff
#define HWIO_GSBI1_UART_DM_ISR_SHFT                                                0
#define HWIO_GSBI1_UART_DM_ISR_IN                                         \
        in_dword_masked(HWIO_GSBI1_UART_DM_ISR_ADDR, HWIO_GSBI1_UART_DM_ISR_RMSK)
#define HWIO_GSBI1_UART_DM_ISR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI1_UART_DM_ISR_ADDR, m)
#define HWIO_GSBI1_UART_DM_ISR_TX_DONE_BMSK                                    0x200
#define HWIO_GSBI1_UART_DM_ISR_TX_DONE_SHFT                                      0x9
#define HWIO_GSBI1_UART_DM_ISR_TX_ERROR_BMSK                                   0x100
#define HWIO_GSBI1_UART_DM_ISR_TX_ERROR_SHFT                                     0x8
#define HWIO_GSBI1_UART_DM_ISR_TX_READY_BMSK                                    0x80
#define HWIO_GSBI1_UART_DM_ISR_TX_READY_SHFT                                     0x7
#define HWIO_GSBI1_UART_DM_ISR_CURRENT_CTS_BMSK                                 0x40
#define HWIO_GSBI1_UART_DM_ISR_CURRENT_CTS_SHFT                                  0x6
#define HWIO_GSBI1_UART_DM_ISR_DELTA_CTS_BMSK                                   0x20
#define HWIO_GSBI1_UART_DM_ISR_DELTA_CTS_SHFT                                    0x5
#define HWIO_GSBI1_UART_DM_ISR_RXLEV_BMSK                                       0x10
#define HWIO_GSBI1_UART_DM_ISR_RXLEV_SHFT                                        0x4
#define HWIO_GSBI1_UART_DM_ISR_RXSTALE_BMSK                                      0x8
#define HWIO_GSBI1_UART_DM_ISR_RXSTALE_SHFT                                      0x3
#define HWIO_GSBI1_UART_DM_ISR_RXBREAK_BMSK                                      0x4
#define HWIO_GSBI1_UART_DM_ISR_RXBREAK_SHFT                                      0x2
#define HWIO_GSBI1_UART_DM_ISR_RXHUNT_BMSK                                       0x2
#define HWIO_GSBI1_UART_DM_ISR_RXHUNT_SHFT                                       0x1
#define HWIO_GSBI1_UART_DM_ISR_TXLEV_BMSK                                        0x1
#define HWIO_GSBI1_UART_DM_ISR_TXLEV_SHFT                                          0

#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_ADDR                             0xa2000038
#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_RMSK                               0xffffff
#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_SHFT                                      0
#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_IN                               \
        in_dword_masked(HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_ADDR, HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_RMSK)
#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_INM(m)                           \
        in_dword_masked(HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_ADDR, m)
#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_BMSK                0xffffff
#define HWIO_GSBI1_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_SHFT                       0

#define HWIO_GSBI1_UART_DM_TXFS_ADDR                                      0xa200004c
#define HWIO_GSBI1_UART_DM_TXFS_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_TXFS_SHFT                                               0
#define HWIO_GSBI1_UART_DM_TXFS_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_TXFS_ADDR, HWIO_GSBI1_UART_DM_TXFS_RMSK)
#define HWIO_GSBI1_UART_DM_TXFS_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_TXFS_ADDR, m)
#define HWIO_GSBI1_UART_DM_TXFS_TX_FIFO_STATE_MSB_BMSK                    0xfffffc00
#define HWIO_GSBI1_UART_DM_TXFS_TX_FIFO_STATE_MSB_SHFT                           0xa
#define HWIO_GSBI1_UART_DM_TXFS_TX_BUFFER_STATE_BMSK                           0x380
#define HWIO_GSBI1_UART_DM_TXFS_TX_BUFFER_STATE_SHFT                             0x7
#define HWIO_GSBI1_UART_DM_TXFS_TX_FIFO_STATE_LSB_BMSK                          0x7f
#define HWIO_GSBI1_UART_DM_TXFS_TX_FIFO_STATE_LSB_SHFT                             0

#define HWIO_GSBI1_UART_DM_RXFS_ADDR                                      0xa2000050
#define HWIO_GSBI1_UART_DM_RXFS_RMSK                                      0xffffffff
#define HWIO_GSBI1_UART_DM_RXFS_SHFT                                               0
#define HWIO_GSBI1_UART_DM_RXFS_IN                                        \
        in_dword_masked(HWIO_GSBI1_UART_DM_RXFS_ADDR, HWIO_GSBI1_UART_DM_RXFS_RMSK)
#define HWIO_GSBI1_UART_DM_RXFS_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_UART_DM_RXFS_ADDR, m)
#define HWIO_GSBI1_UART_DM_RXFS_RX_FIFO_STATE_MSB_BMSK                    0xfffffc00
#define HWIO_GSBI1_UART_DM_RXFS_RX_FIFO_STATE_MSB_SHFT                           0xa
#define HWIO_GSBI1_UART_DM_RXFS_RX_BUFFER_STATE_BMSK                           0x380
#define HWIO_GSBI1_UART_DM_RXFS_RX_BUFFER_STATE_SHFT                             0x7
#define HWIO_GSBI1_UART_DM_RXFS_RX_FIFO_STATE_LSB_BMSK                          0x7f
#define HWIO_GSBI1_UART_DM_RXFS_RX_FIFO_STATE_LSB_SHFT                             0

#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_ADDR                              0xa2000090
#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_RMSK                              0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_SHFT                                       0
#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_IN                                \
        in_dword_masked(HWIO_GSBI1_UART_DM_TEST_RD_DATA_ADDR, HWIO_GSBI1_UART_DM_TEST_RD_DATA_RMSK)
#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_INM(m)                            \
        in_dword_masked(HWIO_GSBI1_UART_DM_TEST_RD_DATA_ADDR, m)
#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_TEST_RD_DATA_BMSK                 0xffffffff
#define HWIO_GSBI1_UART_DM_TEST_RD_DATA_TEST_RD_DATA_SHFT                          0

// Stop Parsing at Section 15.3: Software Procedures
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI1_I2C (0xA4_000_000 - 0xA5_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI1_I2C_BASE                                                   0xa4000000
//----------------------------------------------------------------------------
// GSBI1_I2CADDR_I2C_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: I2C registers
#define HWIO_GSBI1_I2C_WRITE_DATA_ADDR                                    0xa4000000
#define HWIO_GSBI1_I2C_WRITE_DATA_RMSK                                         0x3ff
#define HWIO_GSBI1_I2C_WRITE_DATA_SHFT                                             0
#define HWIO_GSBI1_I2C_WRITE_DATA_OUT(v)                                  \
        out_dword(HWIO_GSBI1_I2C_WRITE_DATA_ADDR,v)
#define HWIO_GSBI1_I2C_WRITE_DATA_OUTM(m,v)                               \
        out_dword_masked(HWIO_GSBI1_I2C_WRITE_DATA_ADDR,m,v,HWIO_GSBI1_I2C_WRITE_DATA_shadow)
#define HWIO_GSBI1_I2C_WRITE_DATA_LAST_BYTE_BMSK                               0x200
#define HWIO_GSBI1_I2C_WRITE_DATA_LAST_BYTE_SHFT                                 0x9
#define HWIO_GSBI1_I2C_WRITE_DATA_ADDR_BYTE_BMSK                               0x100
#define HWIO_GSBI1_I2C_WRITE_DATA_ADDR_BYTE_SHFT                                 0x8
#define HWIO_GSBI1_I2C_WRITE_DATA_DATA_BYTE_BMSK                                0xff
#define HWIO_GSBI1_I2C_WRITE_DATA_DATA_BYTE_SHFT                                   0

#define HWIO_GSBI1_I2C_CLK_CTL_ADDR                                       0xa4000004
#define HWIO_GSBI1_I2C_CLK_CTL_RMSK                                            0x7ff
#define HWIO_GSBI1_I2C_CLK_CTL_SHFT                                                0
#define HWIO_GSBI1_I2C_CLK_CTL_IN                                         \
        in_dword_masked(HWIO_GSBI1_I2C_CLK_CTL_ADDR, HWIO_GSBI1_I2C_CLK_CTL_RMSK)
#define HWIO_GSBI1_I2C_CLK_CTL_INM(m)                                     \
        in_dword_masked(HWIO_GSBI1_I2C_CLK_CTL_ADDR, m)
#define HWIO_GSBI1_I2C_CLK_CTL_OUT(v)                                     \
        out_dword(HWIO_GSBI1_I2C_CLK_CTL_ADDR,v)
#define HWIO_GSBI1_I2C_CLK_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_I2C_CLK_CTL_ADDR,m,v,HWIO_GSBI1_I2C_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_I2C_CLK_CTL_HS_DIVIDER_VALUE_BMSK                           0x700
#define HWIO_GSBI1_I2C_CLK_CTL_HS_DIVIDER_VALUE_SHFT                             0x8
#define HWIO_GSBI1_I2C_CLK_CTL_FS_DIVIDER_VALUE_BMSK                            0xff
#define HWIO_GSBI1_I2C_CLK_CTL_FS_DIVIDER_VALUE_SHFT                               0

#define HWIO_GSBI1_I2C_STATUS_ADDR                                        0xa4000008
#define HWIO_GSBI1_I2C_STATUS_RMSK                                            0xffff
#define HWIO_GSBI1_I2C_STATUS_SHFT                                                 0
#define HWIO_GSBI1_I2C_STATUS_IN                                          \
        in_dword_masked(HWIO_GSBI1_I2C_STATUS_ADDR, HWIO_GSBI1_I2C_STATUS_RMSK)
#define HWIO_GSBI1_I2C_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_GSBI1_I2C_STATUS_ADDR, m)
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_BMSK                                  0xe000
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_SHFT                                     0xd
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_RESET_BUSIDLE_STATE_FVAL                   0
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_NOT_MASTER_STATE_FVAL                    0x1
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_HIGH_STATE_FVAL                          0x2
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_LOW_STATE_FVAL                           0x3
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_HIGH_WAIT_STATE_FVAL                     0x4
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_FORCED_LOW_STATE_FVAL                    0x5
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_HS_ADDR_LOW_STATE_FVAL                   0x6
#define HWIO_GSBI1_I2C_STATUS_CLK_STATE_DOUBLE_BUFFER_WAIT_STATE_FVAL            0x7
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_BMSK                                 0x1c00
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_SHFT                                    0xa
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_RESET_WAIT_STATE_FVAL                     0
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_TX_ADDR_STATE_FVAL                      0x1
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_TX_DATA_STATE_FVAL                      0x2
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_TX_HS_ADDR_STATE_FVAL                   0x3
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_TX_10_BIT_ADDR_STATE_FVAL               0x4
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_TX_2ND_BYTE_STATE_FVAL                  0x5
#define HWIO_GSBI1_I2C_STATUS_DATA_STATE_RX_DATA_STATE_FVAL                      0x6
#define HWIO_GSBI1_I2C_STATUS_BUS_MASTER_BMSK                                  0x200
#define HWIO_GSBI1_I2C_STATUS_BUS_MASTER_SHFT                                    0x9
#define HWIO_GSBI1_I2C_STATUS_BUS_ACTIVE_BMSK                                  0x100
#define HWIO_GSBI1_I2C_STATUS_BUS_ACTIVE_SHFT                                    0x8
#define HWIO_GSBI1_I2C_STATUS_FAILED_BMSK                                       0xc0
#define HWIO_GSBI1_I2C_STATUS_FAILED_SHFT                                        0x6
#define HWIO_GSBI1_I2C_STATUS_INVALID_WRITE_BMSK                                0x20
#define HWIO_GSBI1_I2C_STATUS_INVALID_WRITE_SHFT                                 0x5
#define HWIO_GSBI1_I2C_STATUS_ARB_LOST_BMSK                                     0x10
#define HWIO_GSBI1_I2C_STATUS_ARB_LOST_SHFT                                      0x4
#define HWIO_GSBI1_I2C_STATUS_PACKET_NACKED_BMSK                                 0x8
#define HWIO_GSBI1_I2C_STATUS_PACKET_NACKED_SHFT                                 0x3
#define HWIO_GSBI1_I2C_STATUS_BUS_ERROR_BMSK                                     0x4
#define HWIO_GSBI1_I2C_STATUS_BUS_ERROR_SHFT                                     0x2
#define HWIO_GSBI1_I2C_STATUS_RD_BUFFER_FULL_BMSK                                0x2
#define HWIO_GSBI1_I2C_STATUS_RD_BUFFER_FULL_SHFT                                0x1
#define HWIO_GSBI1_I2C_STATUS_WR_BUFFER_FULL_BMSK                                0x1
#define HWIO_GSBI1_I2C_STATUS_WR_BUFFER_FULL_SHFT                                  0

#define HWIO_GSBI1_I2C_READ_DATA_ADDR                                     0xa400000c
#define HWIO_GSBI1_I2C_READ_DATA_RMSK                                           0xff
#define HWIO_GSBI1_I2C_READ_DATA_SHFT                                              0
#define HWIO_GSBI1_I2C_READ_DATA_IN                                       \
        in_dword_masked(HWIO_GSBI1_I2C_READ_DATA_ADDR, HWIO_GSBI1_I2C_READ_DATA_RMSK)
#define HWIO_GSBI1_I2C_READ_DATA_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_I2C_READ_DATA_ADDR, m)
#define HWIO_GSBI1_I2C_READ_DATA_DATA_BYTE_BMSK                                 0xff
#define HWIO_GSBI1_I2C_READ_DATA_DATA_BYTE_SHFT                                    0

#define HWIO_GSBI1_I2C_INTERFACE_SELECT_ADDR                              0xa4000010
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RMSK                              0xffffffff
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_SHFT                                       0
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_IN                                \
        in_dword_masked(HWIO_GSBI1_I2C_INTERFACE_SELECT_ADDR, HWIO_GSBI1_I2C_INTERFACE_SELECT_RMSK)
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_INM(m)                            \
        in_dword_masked(HWIO_GSBI1_I2C_INTERFACE_SELECT_ADDR, m)
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_OUT(v)                            \
        out_dword(HWIO_GSBI1_I2C_INTERFACE_SELECT_ADDR,v)
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_I2C_INTERFACE_SELECT_ADDR,m,v,HWIO_GSBI1_I2C_INTERFACE_SELECT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_BMSK           0xfffffc00
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_SHFT                  0xa
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_SDA_BMSK                               0x200
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_SDA_SHFT                                 0x9
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_SCL_BMSK                               0x100
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_SCL_SHFT                                 0x8
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_BMSK                   0xc0
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_SHFT                    0x6
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_TEST_DATA_BMSK                          0x20
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_TEST_DATA_SHFT                           0x5
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_TEST_CLK_BMSK                           0x10
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_TEST_CLK_SHFT                            0x4
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_BMSK                    0xe
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_SHFT                    0x1
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_INTF_SELECT_BMSK                         0x1
#define HWIO_GSBI1_I2C_INTERFACE_SELECT_INTF_SELECT_SHFT                           0

// Stop Parsing at Section 1.2: WEB TCXO4 registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI1_SPI (0xA6_000_000 - 0xA7_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI1_SPI_BASE                                                   0xa6000000
//----------------------------------------------------------------------------
// GSBI1_SPIADDR_SPI_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.2: SPI Core Registers
#define HWIO_GSBI1_SPI_CONFIG_ADDR                                        0xa6000000
#define HWIO_GSBI1_SPI_CONFIG_RMSK                                             0x3ff
#define HWIO_GSBI1_SPI_CONFIG_SHFT                                                 0
#define HWIO_GSBI1_SPI_CONFIG_IN                                          \
        in_dword_masked(HWIO_GSBI1_SPI_CONFIG_ADDR, HWIO_GSBI1_SPI_CONFIG_RMSK)
#define HWIO_GSBI1_SPI_CONFIG_INM(m)                                      \
        in_dword_masked(HWIO_GSBI1_SPI_CONFIG_ADDR, m)
#define HWIO_GSBI1_SPI_CONFIG_OUT(v)                                      \
        out_dword(HWIO_GSBI1_SPI_CONFIG_ADDR,v)
#define HWIO_GSBI1_SPI_CONFIG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_CONFIG_ADDR,m,v,HWIO_GSBI1_SPI_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_CONFIG_INPUT_FIRST_BMSK                                 0x200
#define HWIO_GSBI1_SPI_CONFIG_INPUT_FIRST_SHFT                                   0x9
#define HWIO_GSBI1_SPI_CONFIG_LOOP_BACK_BMSK                                   0x100
#define HWIO_GSBI1_SPI_CONFIG_LOOP_BACK_SHFT                                     0x8
#define HWIO_GSBI1_SPI_CONFIG_NO_INPUT_BMSK                                     0x80
#define HWIO_GSBI1_SPI_CONFIG_NO_INPUT_SHFT                                      0x7
#define HWIO_GSBI1_SPI_CONFIG_NO_OUTPUT_BMSK                                    0x40
#define HWIO_GSBI1_SPI_CONFIG_NO_OUTPUT_SHFT                                     0x6
#define HWIO_GSBI1_SPI_CONFIG_SLAVE_OPERATION_BMSK                              0x20
#define HWIO_GSBI1_SPI_CONFIG_SLAVE_OPERATION_SHFT                               0x5
#define HWIO_GSBI1_SPI_CONFIG_N_BMSK                                            0x1f
#define HWIO_GSBI1_SPI_CONFIG_N_SHFT                                               0

#define HWIO_GSBI1_SPI_IO_CONTROL_ADDR                                    0xa6000004
#define HWIO_GSBI1_SPI_IO_CONTROL_RMSK                                         0x7ff
#define HWIO_GSBI1_SPI_IO_CONTROL_SHFT                                             0
#define HWIO_GSBI1_SPI_IO_CONTROL_IN                                      \
        in_dword_masked(HWIO_GSBI1_SPI_IO_CONTROL_ADDR, HWIO_GSBI1_SPI_IO_CONTROL_RMSK)
#define HWIO_GSBI1_SPI_IO_CONTROL_INM(m)                                  \
        in_dword_masked(HWIO_GSBI1_SPI_IO_CONTROL_ADDR, m)
#define HWIO_GSBI1_SPI_IO_CONTROL_OUT(v)                                  \
        out_dword(HWIO_GSBI1_SPI_IO_CONTROL_ADDR,v)
#define HWIO_GSBI1_SPI_IO_CONTROL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_IO_CONTROL_ADDR,m,v,HWIO_GSBI1_SPI_IO_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_IO_CONTROL_CLK_IDLE_HIGH_BMSK                           0x400
#define HWIO_GSBI1_SPI_IO_CONTROL_CLK_IDLE_HIGH_SHFT                             0xa
#define HWIO_GSBI1_SPI_IO_CONTROL_CLK_ALWAYS_ON_BMSK                           0x200
#define HWIO_GSBI1_SPI_IO_CONTROL_CLK_ALWAYS_ON_SHFT                             0x9
#define HWIO_GSBI1_SPI_IO_CONTROL_MX_CS_MODE_BMSK                              0x100
#define HWIO_GSBI1_SPI_IO_CONTROL_MX_CS_MODE_SHFT                                0x8
#define HWIO_GSBI1_SPI_IO_CONTROL_CS_N_POLARITY_BMSK                            0xf0
#define HWIO_GSBI1_SPI_IO_CONTROL_CS_N_POLARITY_SHFT                             0x4
#define HWIO_GSBI1_SPI_IO_CONTROL_CS_SELECT_BMSK                                 0xc
#define HWIO_GSBI1_SPI_IO_CONTROL_CS_SELECT_SHFT                                 0x2
#define HWIO_GSBI1_SPI_IO_CONTROL_TRISTATE_CS_BMSK                               0x2
#define HWIO_GSBI1_SPI_IO_CONTROL_TRISTATE_CS_SHFT                               0x1
#define HWIO_GSBI1_SPI_IO_CONTROL_NO_TRI_STATE_BMSK                              0x1
#define HWIO_GSBI1_SPI_IO_CONTROL_NO_TRI_STATE_SHFT                                0

#define HWIO_GSBI1_SPI_IO_MODES_ADDR                                      0xa6000008
#define HWIO_GSBI1_SPI_IO_MODES_RMSK                                          0x7fff
#define HWIO_GSBI1_SPI_IO_MODES_SHFT                                               0
#define HWIO_GSBI1_SPI_IO_MODES_IN                                        \
        in_dword_masked(HWIO_GSBI1_SPI_IO_MODES_ADDR, HWIO_GSBI1_SPI_IO_MODES_RMSK)
#define HWIO_GSBI1_SPI_IO_MODES_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_SPI_IO_MODES_ADDR, m)
#define HWIO_GSBI1_SPI_IO_MODES_OUT(v)                                    \
        out_dword(HWIO_GSBI1_SPI_IO_MODES_ADDR,v)
#define HWIO_GSBI1_SPI_IO_MODES_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_IO_MODES_ADDR,m,v,HWIO_GSBI1_SPI_IO_MODES_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_BIT_SHIFT_EN_BMSK                      0x4000
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_BIT_SHIFT_EN_SHFT                         0xe
#define HWIO_GSBI1_SPI_IO_MODES_PACK_EN_BMSK                                  0x2000
#define HWIO_GSBI1_SPI_IO_MODES_PACK_EN_SHFT                                     0xd
#define HWIO_GSBI1_SPI_IO_MODES_UNPACK_EN_BMSK                                0x1000
#define HWIO_GSBI1_SPI_IO_MODES_UNPACK_EN_SHFT                                   0xc
#define HWIO_GSBI1_SPI_IO_MODES_INPUT_MODE_BMSK                                0xc00
#define HWIO_GSBI1_SPI_IO_MODES_INPUT_MODE_SHFT                                  0xa
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_MODE_BMSK                               0x300
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_MODE_SHFT                                 0x8
#define HWIO_GSBI1_SPI_IO_MODES_INPUT_FIFO_SIZE_BMSK                            0xc0
#define HWIO_GSBI1_SPI_IO_MODES_INPUT_FIFO_SIZE_SHFT                             0x6
#define HWIO_GSBI1_SPI_IO_MODES_INPUT_BLOCK_SIZE_BMSK                           0x30
#define HWIO_GSBI1_SPI_IO_MODES_INPUT_BLOCK_SIZE_SHFT                            0x4
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_FIFO_SIZE_BMSK                            0xc
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_FIFO_SIZE_SHFT                            0x2
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_BLOCK_SIZE_BMSK                           0x3
#define HWIO_GSBI1_SPI_IO_MODES_OUTPUT_BLOCK_SIZE_SHFT                             0

#define HWIO_GSBI1_SPI_SW_RESET_ADDR                                      0xa600000c
#define HWIO_GSBI1_SPI_SW_RESET_RMSK                                               0
#define HWIO_GSBI1_SPI_SW_RESET_SHFT                                               0
#define HWIO_GSBI1_SPI_SW_RESET_OUT(v)                                    \
        out_dword(HWIO_GSBI1_SPI_SW_RESET_ADDR,v)
#define HWIO_GSBI1_SPI_SW_RESET_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI1_SPI_SW_RESET_ADDR,m,v,HWIO_GSBI1_SPI_SW_RESET_shadow)

#define HWIO_GSBI1_SPI_TIME_OUT_ADDR                                      0xa6000010
#define HWIO_GSBI1_SPI_TIME_OUT_RMSK                                          0xffff
#define HWIO_GSBI1_SPI_TIME_OUT_SHFT                                               0
#define HWIO_GSBI1_SPI_TIME_OUT_IN                                        \
        in_dword_masked(HWIO_GSBI1_SPI_TIME_OUT_ADDR, HWIO_GSBI1_SPI_TIME_OUT_RMSK)
#define HWIO_GSBI1_SPI_TIME_OUT_INM(m)                                    \
        in_dword_masked(HWIO_GSBI1_SPI_TIME_OUT_ADDR, m)
#define HWIO_GSBI1_SPI_TIME_OUT_OUT(v)                                    \
        out_dword(HWIO_GSBI1_SPI_TIME_OUT_ADDR,v)
#define HWIO_GSBI1_SPI_TIME_OUT_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_TIME_OUT_ADDR,m,v,HWIO_GSBI1_SPI_TIME_OUT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_TIME_OUT_TIME_OUT_VALUE_BMSK                           0xffff
#define HWIO_GSBI1_SPI_TIME_OUT_TIME_OUT_VALUE_SHFT                                0

#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_ADDR                              0xa6000014
#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_RMSK                                  0xffff
#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_SHFT                                       0
#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_IN                                \
        in_dword_masked(HWIO_GSBI1_SPI_TIME_OUT_CURRENT_ADDR, HWIO_GSBI1_SPI_TIME_OUT_CURRENT_RMSK)
#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_INM(m)                            \
        in_dword_masked(HWIO_GSBI1_SPI_TIME_OUT_CURRENT_ADDR, m)
#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_TIME_OUT_CURRENT_BMSK                 0xffff
#define HWIO_GSBI1_SPI_TIME_OUT_CURRENT_TIME_OUT_CURRENT_SHFT                      0

#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_ADDR                               0xa6000018
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_RMSK                                    0xfff
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_SHFT                                        0
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_IN                                 \
        in_dword_masked(HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_ADDR, HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_RMSK)
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_INM(m)                             \
        in_dword_masked(HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_ADDR, m)
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_OUT(v)                             \
        out_dword(HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_ADDR,v)
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_ADDR,m,v,HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_MX_OUTPUT_COUNT_BMSK                    0xfff
#define HWIO_GSBI1_SPI_MX_OUTPUT_COUNT_MX_OUTPUT_COUNT_SHFT                        0

#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_ADDR                         0xa600001c
#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_RMSK                              0xfff
#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_SHFT                                  0
#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_IN                           \
        in_dword_masked(HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_ADDR, HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_RMSK)
#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_INM(m)                       \
        in_dword_masked(HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_MX_OUTPUT_CNT_CURRENT_BMSK        0xfff
#define HWIO_GSBI1_SPI_MX_OUTPUT_CNT_CURRENT_MX_OUTPUT_CNT_CURRENT_SHFT            0

#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_ADDR                                0xa6000020
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_RMSK                                     0xfff
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_SHFT                                         0
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_IN                                  \
        in_dword_masked(HWIO_GSBI1_SPI_MX_INPUT_COUNT_ADDR, HWIO_GSBI1_SPI_MX_INPUT_COUNT_RMSK)
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_INM(m)                              \
        in_dword_masked(HWIO_GSBI1_SPI_MX_INPUT_COUNT_ADDR, m)
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_OUT(v)                              \
        out_dword(HWIO_GSBI1_SPI_MX_INPUT_COUNT_ADDR,v)
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_MX_INPUT_COUNT_ADDR,m,v,HWIO_GSBI1_SPI_MX_INPUT_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_MX_INPUT_COUNT_BMSK                      0xfff
#define HWIO_GSBI1_SPI_MX_INPUT_COUNT_MX_INPUT_COUNT_SHFT                          0

#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_ADDR                          0xa6000024
#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_RMSK                               0xfff
#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_SHFT                                   0
#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_IN                            \
        in_dword_masked(HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_ADDR, HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_RMSK)
#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_INM(m)                        \
        in_dword_masked(HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_MX_INPUT_CNT_CURRENT_BMSK          0xfff
#define HWIO_GSBI1_SPI_MX_INPUT_CNT_CURRENT_MX_INPUT_CNT_CURRENT_SHFT              0

#define HWIO_GSBI1_SPI_MX_READ_COUNT_ADDR                                 0xa6000028
#define HWIO_GSBI1_SPI_MX_READ_COUNT_RMSK                                      0x1ff
#define HWIO_GSBI1_SPI_MX_READ_COUNT_SHFT                                          0
#define HWIO_GSBI1_SPI_MX_READ_COUNT_IN                                   \
        in_dword_masked(HWIO_GSBI1_SPI_MX_READ_COUNT_ADDR, HWIO_GSBI1_SPI_MX_READ_COUNT_RMSK)
#define HWIO_GSBI1_SPI_MX_READ_COUNT_INM(m)                               \
        in_dword_masked(HWIO_GSBI1_SPI_MX_READ_COUNT_ADDR, m)
#define HWIO_GSBI1_SPI_MX_READ_COUNT_OUT(v)                               \
        out_dword(HWIO_GSBI1_SPI_MX_READ_COUNT_ADDR,v)
#define HWIO_GSBI1_SPI_MX_READ_COUNT_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_MX_READ_COUNT_ADDR,m,v,HWIO_GSBI1_SPI_MX_READ_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_MX_READ_COUNT_MX_READ_COUNT_BMSK                        0x1ff
#define HWIO_GSBI1_SPI_MX_READ_COUNT_MX_READ_COUNT_SHFT                            0

#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_ADDR                           0xa600002c
#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_RMSK                                0x1ff
#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_SHFT                                    0
#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_IN                             \
        in_dword_masked(HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_ADDR, HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_RMSK)
#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_INM(m)                         \
        in_dword_masked(HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_MX_READ_CNT_CURRENT_BMSK            0x1ff
#define HWIO_GSBI1_SPI_MX_READ_CNT_CURRENT_MX_READ_CNT_CURRENT_SHFT                0

#define HWIO_GSBI1_SPI_OPERATIONAL_ADDR                                   0xa6000030
#define HWIO_GSBI1_SPI_OPERATIONAL_RMSK                                        0xff7
#define HWIO_GSBI1_SPI_OPERATIONAL_SHFT                                            0
#define HWIO_GSBI1_SPI_OPERATIONAL_IN                                     \
        in_dword_masked(HWIO_GSBI1_SPI_OPERATIONAL_ADDR, HWIO_GSBI1_SPI_OPERATIONAL_RMSK)
#define HWIO_GSBI1_SPI_OPERATIONAL_INM(m)                                 \
        in_dword_masked(HWIO_GSBI1_SPI_OPERATIONAL_ADDR, m)
#define HWIO_GSBI1_SPI_OPERATIONAL_OUT(v)                                 \
        out_dword(HWIO_GSBI1_SPI_OPERATIONAL_ADDR,v)
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_OPERATIONAL_ADDR,m,v,HWIO_GSBI1_SPI_OPERATIONAL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_OPERATIONAL_MAX_INPUT_DONE_FLAG_BMSK                    0x800
#define HWIO_GSBI1_SPI_OPERATIONAL_MAX_INPUT_DONE_FLAG_SHFT                      0xb
#define HWIO_GSBI1_SPI_OPERATIONAL_MAX_OUTPUT_DONE_FLAG_BMSK                   0x400
#define HWIO_GSBI1_SPI_OPERATIONAL_MAX_OUTPUT_DONE_FLAG_SHFT                     0xa
#define HWIO_GSBI1_SPI_OPERATIONAL_INPUT_SERVICE_FLAG_BMSK                     0x200
#define HWIO_GSBI1_SPI_OPERATIONAL_INPUT_SERVICE_FLAG_SHFT                       0x9
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTPUT_SERVICE_FLAG_BMSK                    0x100
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTPUT_SERVICE_FLAG_SHFT                      0x8
#define HWIO_GSBI1_SPI_OPERATIONAL_INPUT_FIFO_FULL_BMSK                         0x80
#define HWIO_GSBI1_SPI_OPERATIONAL_INPUT_FIFO_FULL_SHFT                          0x7
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTPUT_FIFO_FULL_BMSK                        0x40
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTPUT_FIFO_FULL_SHFT                         0x6
#define HWIO_GSBI1_SPI_OPERATIONAL_INPUT_FIFO_NOT_EMPTY_BMSK                    0x20
#define HWIO_GSBI1_SPI_OPERATIONAL_INPUT_FIFO_NOT_EMPTY_SHFT                     0x5
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTPUT_FIFO_NOT_EMPTY_BMSK                   0x10
#define HWIO_GSBI1_SPI_OPERATIONAL_OUTPUT_FIFO_NOT_EMPTY_SHFT                    0x4
#define HWIO_GSBI1_SPI_OPERATIONAL_STATE_VALID_BMSK                              0x4
#define HWIO_GSBI1_SPI_OPERATIONAL_STATE_VALID_SHFT                              0x2
#define HWIO_GSBI1_SPI_OPERATIONAL_STATE_BMSK                                    0x3
#define HWIO_GSBI1_SPI_OPERATIONAL_STATE_SHFT                                      0

#define HWIO_GSBI1_SPI_ERROR_FLAGS_ADDR                                   0xa6000034
#define HWIO_GSBI1_SPI_ERROR_FLAGS_RMSK                                         0x7f
#define HWIO_GSBI1_SPI_ERROR_FLAGS_SHFT                                            0
#define HWIO_GSBI1_SPI_ERROR_FLAGS_IN                                     \
        in_dword_masked(HWIO_GSBI1_SPI_ERROR_FLAGS_ADDR, HWIO_GSBI1_SPI_ERROR_FLAGS_RMSK)
#define HWIO_GSBI1_SPI_ERROR_FLAGS_INM(m)                                 \
        in_dword_masked(HWIO_GSBI1_SPI_ERROR_FLAGS_ADDR, m)
#define HWIO_GSBI1_SPI_ERROR_FLAGS_OUT(v)                                 \
        out_dword(HWIO_GSBI1_SPI_ERROR_FLAGS_ADDR,v)
#define HWIO_GSBI1_SPI_ERROR_FLAGS_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_ERROR_FLAGS_ADDR,m,v,HWIO_GSBI1_SPI_ERROR_FLAGS_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_ERROR_FLAGS_TIME_OUT_ERR_BMSK                            0x40
#define HWIO_GSBI1_SPI_ERROR_FLAGS_TIME_OUT_ERR_SHFT                             0x6
#define HWIO_GSBI1_SPI_ERROR_FLAGS_OUTPUT_OVER_RUN_ERR_BMSK                     0x20
#define HWIO_GSBI1_SPI_ERROR_FLAGS_OUTPUT_OVER_RUN_ERR_SHFT                      0x5
#define HWIO_GSBI1_SPI_ERROR_FLAGS_INPUT_UNDER_RUN_ERR_BMSK                     0x10
#define HWIO_GSBI1_SPI_ERROR_FLAGS_INPUT_UNDER_RUN_ERR_SHFT                      0x4
#define HWIO_GSBI1_SPI_ERROR_FLAGS_OUTPUT_UNDER_RUN_ERR_BMSK                     0x8
#define HWIO_GSBI1_SPI_ERROR_FLAGS_OUTPUT_UNDER_RUN_ERR_SHFT                     0x3
#define HWIO_GSBI1_SPI_ERROR_FLAGS_INPUT_OVER_RUN_ERR_BMSK                       0x4
#define HWIO_GSBI1_SPI_ERROR_FLAGS_INPUT_OVER_RUN_ERR_SHFT                       0x2
#define HWIO_GSBI1_SPI_ERROR_FLAGS_CLK_OVER_RUN_ERR_BMSK                         0x2
#define HWIO_GSBI1_SPI_ERROR_FLAGS_CLK_OVER_RUN_ERR_SHFT                         0x1
#define HWIO_GSBI1_SPI_ERROR_FLAGS_CLK_UNDER_RUN_ERR_BMSK                        0x1
#define HWIO_GSBI1_SPI_ERROR_FLAGS_CLK_UNDER_RUN_ERR_SHFT                          0

#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_ADDR                                0xa6000038
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_RMSK                                      0x7f
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_SHFT                                         0
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_IN                                  \
        in_dword_masked(HWIO_GSBI1_SPI_ERROR_FLAGS_EN_ADDR, HWIO_GSBI1_SPI_ERROR_FLAGS_EN_RMSK)
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_INM(m)                              \
        in_dword_masked(HWIO_GSBI1_SPI_ERROR_FLAGS_EN_ADDR, m)
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_OUT(v)                              \
        out_dword(HWIO_GSBI1_SPI_ERROR_FLAGS_EN_ADDR,v)
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_ERROR_FLAGS_EN_ADDR,m,v,HWIO_GSBI1_SPI_ERROR_FLAGS_EN_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_TIME_OUT_ERR_EN_BMSK                      0x40
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_TIME_OUT_ERR_EN_SHFT                       0x6
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_OUTPUT_OVER_RUN_ERR_EN_BMSK               0x20
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_OUTPUT_OVER_RUN_ERR_EN_SHFT                0x5
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_INPUT_UNDER_RUN_ERR_EN_BMSK               0x10
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_INPUT_UNDER_RUN_ERR_EN_SHFT                0x4
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_OUTPUT_UNDER_RUN_ERR_EN_BMSK               0x8
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_OUTPUT_UNDER_RUN_ERR_EN_SHFT               0x3
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_INPUT_OVER_RUN_ERR_EN_BMSK                 0x4
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_INPUT_OVER_RUN_ERR_EN_SHFT                 0x2
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_CLK_OVER_RUN_ERR_EN_BMSK                   0x2
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_CLK_OVER_RUN_ERR_EN_SHFT                   0x1
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_CLK_UNDER_RUN_ERR_EN_BMSK                  0x1
#define HWIO_GSBI1_SPI_ERROR_FLAGS_EN_CLK_UNDER_RUN_ERR_EN_SHFT                    0

#define HWIO_GSBI1_SPI_DEASSERT_WAIT_ADDR                                 0xa600003c
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_RMSK                                       0x3f
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_SHFT                                          0
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_IN                                   \
        in_dword_masked(HWIO_GSBI1_SPI_DEASSERT_WAIT_ADDR, HWIO_GSBI1_SPI_DEASSERT_WAIT_RMSK)
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_INM(m)                               \
        in_dword_masked(HWIO_GSBI1_SPI_DEASSERT_WAIT_ADDR, m)
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_OUT(v)                               \
        out_dword(HWIO_GSBI1_SPI_DEASSERT_WAIT_ADDR,v)
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_DEASSERT_WAIT_ADDR,m,v,HWIO_GSBI1_SPI_DEASSERT_WAIT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_DEASSERT_WAIT_BMSK                         0x3f
#define HWIO_GSBI1_SPI_DEASSERT_WAIT_DEASSERT_WAIT_SHFT                            0

#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_ADDR                                  0xa6000040
#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_RMSK                                  0xffffffff
#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_SHFT                                           0
#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_IN                                    \
        in_dword_masked(HWIO_GSBI1_SPI_OUTPUT_DEBUG_ADDR, HWIO_GSBI1_SPI_OUTPUT_DEBUG_RMSK)
#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_INM(m)                                \
        in_dword_masked(HWIO_GSBI1_SPI_OUTPUT_DEBUG_ADDR, m)
#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_OUTPUT_DEBUG_DATA_BMSK                0xffffffff
#define HWIO_GSBI1_SPI_OUTPUT_DEBUG_OUTPUT_DEBUG_DATA_SHFT                         0

#define HWIO_GSBI1_SPI_INPUT_DEBUG_ADDR                                   0xa6000044
#define HWIO_GSBI1_SPI_INPUT_DEBUG_RMSK                                   0xffffffff
#define HWIO_GSBI1_SPI_INPUT_DEBUG_SHFT                                            0
#define HWIO_GSBI1_SPI_INPUT_DEBUG_IN                                     \
        in_dword_masked(HWIO_GSBI1_SPI_INPUT_DEBUG_ADDR, HWIO_GSBI1_SPI_INPUT_DEBUG_RMSK)
#define HWIO_GSBI1_SPI_INPUT_DEBUG_INM(m)                                 \
        in_dword_masked(HWIO_GSBI1_SPI_INPUT_DEBUG_ADDR, m)
#define HWIO_GSBI1_SPI_INPUT_DEBUG_INPUT_DEBUG_DATA_BMSK                  0xffffffff
#define HWIO_GSBI1_SPI_INPUT_DEBUG_INPUT_DEBUG_DATA_SHFT                           0

#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_ADDR                                 0xa6000048
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_RMSK                                     0x3fff
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_SHFT                                          0
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_IN                                   \
        in_dword_masked(HWIO_GSBI1_SPI_FIFO_WORD_CNT_ADDR, HWIO_GSBI1_SPI_FIFO_WORD_CNT_RMSK)
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_INM(m)                               \
        in_dword_masked(HWIO_GSBI1_SPI_FIFO_WORD_CNT_ADDR, m)
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_INPUT_FIFO_WORD_CNT_BMSK                 0x3f80
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_INPUT_FIFO_WORD_CNT_SHFT                    0x7
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_OUTPUT_FIFO_WORD_CNT_BMSK                  0x7f
#define HWIO_GSBI1_SPI_FIFO_WORD_CNT_OUTPUT_FIFO_WORD_CNT_SHFT                     0

#define HWIO_GSBI1_SPI_TEST_CTRL_ADDR                                     0xa600004c
#define HWIO_GSBI1_SPI_TEST_CTRL_RMSK                                            0x1
#define HWIO_GSBI1_SPI_TEST_CTRL_SHFT                                              0
#define HWIO_GSBI1_SPI_TEST_CTRL_IN                                       \
        in_dword_masked(HWIO_GSBI1_SPI_TEST_CTRL_ADDR, HWIO_GSBI1_SPI_TEST_CTRL_RMSK)
#define HWIO_GSBI1_SPI_TEST_CTRL_INM(m)                                   \
        in_dword_masked(HWIO_GSBI1_SPI_TEST_CTRL_ADDR, m)
#define HWIO_GSBI1_SPI_TEST_CTRL_OUT(v)                                   \
        out_dword(HWIO_GSBI1_SPI_TEST_CTRL_ADDR,v)
#define HWIO_GSBI1_SPI_TEST_CTRL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_SPI_TEST_CTRL_ADDR,m,v,HWIO_GSBI1_SPI_TEST_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_SPI_TEST_CTRL_SPI_TEST_BUS_EN_BMSK                            0x1
#define HWIO_GSBI1_SPI_TEST_CTRL_SPI_TEST_BUS_EN_SHFT                              0

#define HWIO_GSBI1_SPI_OUTPUT_FIFO_ADDR                                   0xa6000100
#define HWIO_GSBI1_SPI_OUTPUT_FIFO_RMSK                                   0xffffffff
#define HWIO_GSBI1_SPI_OUTPUT_FIFO_SHFT                                            0
#define HWIO_GSBI1_SPI_OUTPUT_FIFO_OUT(v)                                 \
        out_dword(HWIO_GSBI1_SPI_OUTPUT_FIFO_ADDR,v)
#define HWIO_GSBI1_SPI_OUTPUT_FIFO_OUTM(m,v)                              \
        out_dword_masked(HWIO_GSBI1_SPI_OUTPUT_FIFO_ADDR,m,v,HWIO_GSBI1_SPI_OUTPUT_FIFO_shadow)
#define HWIO_GSBI1_SPI_OUTPUT_FIFO_OUTPUT_BMSK                            0xffffffff
#define HWIO_GSBI1_SPI_OUTPUT_FIFO_OUTPUT_SHFT                                     0

#define HWIO_GSBI1_SPI_INPUT_FIFO_ADDR                                    0xa6000200
#define HWIO_GSBI1_SPI_INPUT_FIFO_RMSK                                    0xffffffff
#define HWIO_GSBI1_SPI_INPUT_FIFO_SHFT                                             0
#define HWIO_GSBI1_SPI_INPUT_FIFO_IN                                      \
        in_dword_masked(HWIO_GSBI1_SPI_INPUT_FIFO_ADDR, HWIO_GSBI1_SPI_INPUT_FIFO_RMSK)
#define HWIO_GSBI1_SPI_INPUT_FIFO_INM(m)                                  \
        in_dword_masked(HWIO_GSBI1_SPI_INPUT_FIFO_ADDR, m)
#define HWIO_GSBI1_SPI_INPUT_FIFO_INPUT_BMSK                              0xffffffff
#define HWIO_GSBI1_SPI_INPUT_FIFO_INPUT_SHFT                                       0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI2 (0xA8_000_000 - 0xAF_FFF_FFC)
// This is just a base.
//----------------------------------------------------------------------------
#define GSBI2_BASE                                                       0xa8000000
//----------------------------------------------------------------------------
// GSBI2_CTRL (0xA8_000_000 - 0xA9_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI2_CTRL_BASE                                                  0xa8000000
//----------------------------------------------------------------------------
// GSBI2_CTRLADDR_CTRL_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: ARM registers
#define HWIO_GSBI2_GSBI_CTRL_REG_ADDR                                     0xa8000000
#define HWIO_GSBI2_GSBI_CTRL_REG_RMSK                                           0xff
#define HWIO_GSBI2_GSBI_CTRL_REG_SHFT                                              0
#define HWIO_GSBI2_GSBI_CTRL_REG_IN                                       \
        in_dword_masked(HWIO_GSBI2_GSBI_CTRL_REG_ADDR, HWIO_GSBI2_GSBI_CTRL_REG_RMSK)
#define HWIO_GSBI2_GSBI_CTRL_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_GSBI_CTRL_REG_ADDR, m)
#define HWIO_GSBI2_GSBI_CTRL_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI2_GSBI_CTRL_REG_ADDR,v)
#define HWIO_GSBI2_GSBI_CTRL_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_GSBI_CTRL_REG_ADDR,m,v,HWIO_GSBI2_GSBI_CTRL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_GSBI_CTRL_REG_DEBUG_BMSK                                     0x80
#define HWIO_GSBI2_GSBI_CTRL_REG_DEBUG_SHFT                                      0x7
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_BMSK                             0x70
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_SHFT                              0x4
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_IDLE_FVAL                           0
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_AUDIO_FVAL                        0x1
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_I2CC_FVAL                         0x2
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_SPI_FVAL                          0x3
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_UART_FVAL                         0x4
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_R_UIM_FVAL                        0x5
#define HWIO_GSBI2_GSBI_CTRL_REG_PROTOCOL_CODE_UARTZ_FVAL                        0x6
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE3_BMSK                              0x8
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE3_SHFT                              0x3
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE3_DISABLE_SPI_CLOCK_FVAL              0
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE3_ENABLE_SPI_CLOCK_FVAL             0x1
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE2_BMSK                              0x4
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE2_SHFT                              0x2
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE2_DISABLE_I2CC_CLOCK_FVAL             0
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE2_ENABLE_I2CC_CLOCK_FVAL            0x1
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE1_BMSK                              0x2
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE1_SHFT                              0x1
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE1_DISABLE_UART_DM_CLOCK_FVAL          0
#define HWIO_GSBI2_GSBI_CTRL_REG_CLOCK_ENABLE1_ENABLE_UART_DM_CLOCK_FVAL         0x1
#define HWIO_GSBI2_GSBI_CTRL_REG_SPI_CHIP_SELECTS_BMSK                           0x1
#define HWIO_GSBI2_GSBI_CTRL_REG_SPI_CHIP_SELECTS_SHFT                             0
#define HWIO_GSBI2_GSBI_CTRL_REG_SPI_CHIP_SELECTS_DISABLE_EXTRA_SPI_CHIP_SELECTS_FVAL          0
#define HWIO_GSBI2_GSBI_CTRL_REG_SPI_CHIP_SELECTS_ENABLE_EXTRA_SPI_CHIP_SELECTS_FVAL        0x1

#define HWIO_GSBI2_GSBI_DBG0_REG_ADDR                                     0xa8000004
#define HWIO_GSBI2_GSBI_DBG0_REG_RMSK                                            0x3
#define HWIO_GSBI2_GSBI_DBG0_REG_SHFT                                              0
#define HWIO_GSBI2_GSBI_DBG0_REG_IN                                       \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG0_REG_ADDR, HWIO_GSBI2_GSBI_DBG0_REG_RMSK)
#define HWIO_GSBI2_GSBI_DBG0_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG0_REG_ADDR, m)
#define HWIO_GSBI2_GSBI_DBG0_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI2_GSBI_DBG0_REG_ADDR,v)
#define HWIO_GSBI2_GSBI_DBG0_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_GSBI_DBG0_REG_ADDR,m,v,HWIO_GSBI2_GSBI_DBG0_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_GSBI_DBG0_REG_GSBI_PLAY0_BMSK                                 0x3
#define HWIO_GSBI2_GSBI_DBG0_REG_GSBI_PLAY0_SHFT                                   0

#define HWIO_GSBI2_GSBI_DBG1_REG_ADDR                                     0xa8000008
#define HWIO_GSBI2_GSBI_DBG1_REG_RMSK                                            0x3
#define HWIO_GSBI2_GSBI_DBG1_REG_SHFT                                              0
#define HWIO_GSBI2_GSBI_DBG1_REG_IN                                       \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG1_REG_ADDR, HWIO_GSBI2_GSBI_DBG1_REG_RMSK)
#define HWIO_GSBI2_GSBI_DBG1_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG1_REG_ADDR, m)
#define HWIO_GSBI2_GSBI_DBG1_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI2_GSBI_DBG1_REG_ADDR,v)
#define HWIO_GSBI2_GSBI_DBG1_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_GSBI_DBG1_REG_ADDR,m,v,HWIO_GSBI2_GSBI_DBG1_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_GSBI_DBG1_REG_GSBI_PLAY1_BMSK                                 0x3
#define HWIO_GSBI2_GSBI_DBG1_REG_GSBI_PLAY1_SHFT                                   0

#define HWIO_GSBI2_GSBI_DBG2_REG_ADDR                                     0xa800000c
#define HWIO_GSBI2_GSBI_DBG2_REG_RMSK                                            0x3
#define HWIO_GSBI2_GSBI_DBG2_REG_SHFT                                              0
#define HWIO_GSBI2_GSBI_DBG2_REG_IN                                       \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG2_REG_ADDR, HWIO_GSBI2_GSBI_DBG2_REG_RMSK)
#define HWIO_GSBI2_GSBI_DBG2_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG2_REG_ADDR, m)
#define HWIO_GSBI2_GSBI_DBG2_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI2_GSBI_DBG2_REG_ADDR,v)
#define HWIO_GSBI2_GSBI_DBG2_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_GSBI_DBG2_REG_ADDR,m,v,HWIO_GSBI2_GSBI_DBG2_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_GSBI_DBG2_REG_GSBI_PLAY2_BMSK                                 0x3
#define HWIO_GSBI2_GSBI_DBG2_REG_GSBI_PLAY2_SHFT                                   0

#define HWIO_GSBI2_GSBI_DBG3_REG_ADDR                                     0xa8000010
#define HWIO_GSBI2_GSBI_DBG3_REG_RMSK                                            0x3
#define HWIO_GSBI2_GSBI_DBG3_REG_SHFT                                              0
#define HWIO_GSBI2_GSBI_DBG3_REG_IN                                       \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG3_REG_ADDR, HWIO_GSBI2_GSBI_DBG3_REG_RMSK)
#define HWIO_GSBI2_GSBI_DBG3_REG_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_GSBI_DBG3_REG_ADDR, m)
#define HWIO_GSBI2_GSBI_DBG3_REG_OUT(v)                                   \
        out_dword(HWIO_GSBI2_GSBI_DBG3_REG_ADDR,v)
#define HWIO_GSBI2_GSBI_DBG3_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_GSBI_DBG3_REG_ADDR,m,v,HWIO_GSBI2_GSBI_DBG3_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_GSBI_DBG3_REG_GSBI_BMSK                                       0x3
#define HWIO_GSBI2_GSBI_DBG3_REG_GSBI_SHFT                                         0

// Stop Parsing at Section 1.2: Delta from previous chip
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI2_UART (0xAA_000_000 - 0xAB_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI2_UART_BASE                                                  0xaa000000
//----------------------------------------------------------------------------
// GSBI2_UARTADDR_UART_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 15.2.2: UART_DM registers
// Sub-Section 15.2.2.1: Write and read/write registers
#define HWIO_GSBI2_UART_DM_MR1_ADDR                                       0xaa000000
#define HWIO_GSBI2_UART_DM_MR1_RMSK                                       0xffffffff
#define HWIO_GSBI2_UART_DM_MR1_SHFT                                                0
#define HWIO_GSBI2_UART_DM_MR1_IN                                         \
        in_dword_masked(HWIO_GSBI2_UART_DM_MR1_ADDR, HWIO_GSBI2_UART_DM_MR1_RMSK)
#define HWIO_GSBI2_UART_DM_MR1_INM(m)                                     \
        in_dword_masked(HWIO_GSBI2_UART_DM_MR1_ADDR, m)
#define HWIO_GSBI2_UART_DM_MR1_OUT(v)                                     \
        out_dword(HWIO_GSBI2_UART_DM_MR1_ADDR,v)
#define HWIO_GSBI2_UART_DM_MR1_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_MR1_ADDR,m,v,HWIO_GSBI2_UART_DM_MR1_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_MR1_AUTO_RFR_LEVEL1_BMSK                       0xffffff00
#define HWIO_GSBI2_UART_DM_MR1_AUTO_RFR_LEVEL1_SHFT                              0x8
#define HWIO_GSBI2_UART_DM_MR1_RX_RDY_CTL_BMSK                                  0x80
#define HWIO_GSBI2_UART_DM_MR1_RX_RDY_CTL_SHFT                                   0x7
#define HWIO_GSBI2_UART_DM_MR1_CTS_CTL_BMSK                                     0x40
#define HWIO_GSBI2_UART_DM_MR1_CTS_CTL_SHFT                                      0x6
#define HWIO_GSBI2_UART_DM_MR1_AUTO_RFR_LEVEL0_BMSK                             0x3f
#define HWIO_GSBI2_UART_DM_MR1_AUTO_RFR_LEVEL0_SHFT                                0

#define HWIO_GSBI2_UART_DM_MR2_ADDR                                       0xaa000004
#define HWIO_GSBI2_UART_DM_MR2_RMSK                                             0xff
#define HWIO_GSBI2_UART_DM_MR2_SHFT                                                0
#define HWIO_GSBI2_UART_DM_MR2_IN                                         \
        in_dword_masked(HWIO_GSBI2_UART_DM_MR2_ADDR, HWIO_GSBI2_UART_DM_MR2_RMSK)
#define HWIO_GSBI2_UART_DM_MR2_INM(m)                                     \
        in_dword_masked(HWIO_GSBI2_UART_DM_MR2_ADDR, m)
#define HWIO_GSBI2_UART_DM_MR2_OUT(v)                                     \
        out_dword(HWIO_GSBI2_UART_DM_MR2_ADDR,v)
#define HWIO_GSBI2_UART_DM_MR2_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_MR2_ADDR,m,v,HWIO_GSBI2_UART_DM_MR2_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_MR2_LOOPBACK_BMSK                                    0x80
#define HWIO_GSBI2_UART_DM_MR2_LOOPBACK_SHFT                                     0x7
#define HWIO_GSBI2_UART_DM_MR2_ERROR_MODE_BMSK                                  0x40
#define HWIO_GSBI2_UART_DM_MR2_ERROR_MODE_SHFT                                   0x6
#define HWIO_GSBI2_UART_DM_MR2_BITS_PER_CHAR_BMSK                               0x30
#define HWIO_GSBI2_UART_DM_MR2_BITS_PER_CHAR_SHFT                                0x4
#define HWIO_GSBI2_UART_DM_MR2_BITS_PER_CHAR_5_BITS_FVAL                           0
#define HWIO_GSBI2_UART_DM_MR2_BITS_PER_CHAR_6_BITS_FVAL                         0x1
#define HWIO_GSBI2_UART_DM_MR2_BITS_PER_CHAR_7_BITS_FVAL                         0x2
#define HWIO_GSBI2_UART_DM_MR2_BITS_PER_CHAR_8_BITS_FVAL                         0x3
#define HWIO_GSBI2_UART_DM_MR2_STOP_BIT_LEN_BMSK                                 0xc
#define HWIO_GSBI2_UART_DM_MR2_STOP_BIT_LEN_SHFT                                 0x2
#define HWIO_GSBI2_UART_DM_MR2_STOP_BIT_LEN_0_563_FVAL                             0
#define HWIO_GSBI2_UART_DM_MR2_STOP_BIT_LEN_1_000_BIT_TIME_FVAL                  0x1
#define HWIO_GSBI2_UART_DM_MR2_STOP_BIT_LEN_1_563_FVAL                           0x2
#define HWIO_GSBI2_UART_DM_MR2_STOP_BIT_LEN_2_000_BIT_TIMES_FVAL                 0x3
#define HWIO_GSBI2_UART_DM_MR2_PARITY_MODE_BMSK                                  0x3
#define HWIO_GSBI2_UART_DM_MR2_PARITY_MODE_SHFT                                    0
#define HWIO_GSBI2_UART_DM_MR2_PARITY_MODE_NO_PARITY_FVAL                          0
#define HWIO_GSBI2_UART_DM_MR2_PARITY_MODE_ODD_PARITY_FVAL                       0x1
#define HWIO_GSBI2_UART_DM_MR2_PARITY_MODE_EVEN_PARITY_FVAL                      0x2
#define HWIO_GSBI2_UART_DM_MR2_PARITY_MODE_SPACE_PARITY_FVAL                     0x3

#define HWIO_GSBI2_UART_DM_CSR_ADDR                                       0xaa000008
#define HWIO_GSBI2_UART_DM_CSR_RMSK                                             0xff
#define HWIO_GSBI2_UART_DM_CSR_SHFT                                                0
#define HWIO_GSBI2_UART_DM_CSR_OUT(v)                                     \
        out_dword(HWIO_GSBI2_UART_DM_CSR_ADDR,v)
#define HWIO_GSBI2_UART_DM_CSR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_GSBI2_UART_DM_CSR_ADDR,m,v,HWIO_GSBI2_UART_DM_CSR_shadow)
#define HWIO_GSBI2_UART_DM_CSR_UART_RX_CLK_SEL_BMSK                             0xf0
#define HWIO_GSBI2_UART_DM_CSR_UART_RX_CLK_SEL_SHFT                              0x4
#define HWIO_GSBI2_UART_DM_CSR_UART_TX_CLK_SEL_BMSK                              0xf
#define HWIO_GSBI2_UART_DM_CSR_UART_TX_CLK_SEL_SHFT                                0

#define HWIO_GSBI2_UART_DM_TF_ADDR                                        0xaa000070
#define HWIO_GSBI2_UART_DM_TF_RMSK                                        0xffffffff
#define HWIO_GSBI2_UART_DM_TF_SHFT                                                 0
#define HWIO_GSBI2_UART_DM_TF_OUT(v)                                      \
        out_dword(HWIO_GSBI2_UART_DM_TF_ADDR,v)
#define HWIO_GSBI2_UART_DM_TF_OUTM(m,v)                                   \
        out_dword_masked(HWIO_GSBI2_UART_DM_TF_ADDR,m,v,HWIO_GSBI2_UART_DM_TF_shadow)
#define HWIO_GSBI2_UART_DM_TF_UART_TF_BMSK                                0xffffffff
#define HWIO_GSBI2_UART_DM_TF_UART_TF_SHFT                                         0

#define HWIO_GSBI2_UART_DM_TF_2_ADDR                                      0xaa000074
#define HWIO_GSBI2_UART_DM_TF_2_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_TF_2_SHFT                                               0
#define HWIO_GSBI2_UART_DM_TF_2_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_TF_2_ADDR,v)
#define HWIO_GSBI2_UART_DM_TF_2_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI2_UART_DM_TF_2_ADDR,m,v,HWIO_GSBI2_UART_DM_TF_2_shadow)
#define HWIO_GSBI2_UART_DM_TF_2_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TF_2_UART_TF_SHFT                                       0

#define HWIO_GSBI2_UART_DM_TF_3_ADDR                                      0xaa000078
#define HWIO_GSBI2_UART_DM_TF_3_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_TF_3_SHFT                                               0
#define HWIO_GSBI2_UART_DM_TF_3_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_TF_3_ADDR,v)
#define HWIO_GSBI2_UART_DM_TF_3_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI2_UART_DM_TF_3_ADDR,m,v,HWIO_GSBI2_UART_DM_TF_3_shadow)
#define HWIO_GSBI2_UART_DM_TF_3_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TF_3_UART_TF_SHFT                                       0

#define HWIO_GSBI2_UART_DM_TF_4_ADDR                                      0xaa00007c
#define HWIO_GSBI2_UART_DM_TF_4_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_TF_4_SHFT                                               0
#define HWIO_GSBI2_UART_DM_TF_4_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_TF_4_ADDR,v)
#define HWIO_GSBI2_UART_DM_TF_4_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI2_UART_DM_TF_4_ADDR,m,v,HWIO_GSBI2_UART_DM_TF_4_shadow)
#define HWIO_GSBI2_UART_DM_TF_4_UART_TF_BMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TF_4_UART_TF_SHFT                                       0

#define HWIO_GSBI2_UART_DM_CR_ADDR                                        0xaa000010
#define HWIO_GSBI2_UART_DM_CR_RMSK                                             0xfff
#define HWIO_GSBI2_UART_DM_CR_SHFT                                                 0
#define HWIO_GSBI2_UART_DM_CR_OUT(v)                                      \
        out_dword(HWIO_GSBI2_UART_DM_CR_ADDR,v)
#define HWIO_GSBI2_UART_DM_CR_OUTM(m,v)                                   \
        out_dword_masked(HWIO_GSBI2_UART_DM_CR_ADDR,m,v,HWIO_GSBI2_UART_DM_CR_shadow)
#define HWIO_GSBI2_UART_DM_CR_CHANNEL_COMMAND_MSB_BMSK                         0x800
#define HWIO_GSBI2_UART_DM_CR_CHANNEL_COMMAND_MSB_SHFT                           0xb
#define HWIO_GSBI2_UART_DM_CR_GENERAL_COMMAND_BMSK                             0x700
#define HWIO_GSBI2_UART_DM_CR_GENERAL_COMMAND_SHFT                               0x8
#define HWIO_GSBI2_UART_DM_CR_CHANNEL_COMMAND_LSB_BMSK                          0xf0
#define HWIO_GSBI2_UART_DM_CR_CHANNEL_COMMAND_LSB_SHFT                           0x4
#define HWIO_GSBI2_UART_DM_CR_UART_TX_DISABLE_BMSK                               0x8
#define HWIO_GSBI2_UART_DM_CR_UART_TX_DISABLE_SHFT                               0x3
#define HWIO_GSBI2_UART_DM_CR_UART_TX_EN_BMSK                                    0x4
#define HWIO_GSBI2_UART_DM_CR_UART_TX_EN_SHFT                                    0x2
#define HWIO_GSBI2_UART_DM_CR_UART_RX_DISABLE_BMSK                               0x2
#define HWIO_GSBI2_UART_DM_CR_UART_RX_DISABLE_SHFT                               0x1
#define HWIO_GSBI2_UART_DM_CR_UART_RX_EN_BMSK                                    0x1
#define HWIO_GSBI2_UART_DM_CR_UART_RX_EN_SHFT                                      0

#define HWIO_GSBI2_UART_DM_IMR_ADDR                                       0xaa000014
#define HWIO_GSBI2_UART_DM_IMR_RMSK                                            0x3ff
#define HWIO_GSBI2_UART_DM_IMR_SHFT                                                0
#define HWIO_GSBI2_UART_DM_IMR_OUT(v)                                     \
        out_dword(HWIO_GSBI2_UART_DM_IMR_ADDR,v)
#define HWIO_GSBI2_UART_DM_IMR_OUTM(m,v)                                  \
        out_dword_masked(HWIO_GSBI2_UART_DM_IMR_ADDR,m,v,HWIO_GSBI2_UART_DM_IMR_shadow)
#define HWIO_GSBI2_UART_DM_IMR_TX_DONE_BMSK                                    0x200
#define HWIO_GSBI2_UART_DM_IMR_TX_DONE_SHFT                                      0x9
#define HWIO_GSBI2_UART_DM_IMR_TX_ERROR_BMSK                                   0x100
#define HWIO_GSBI2_UART_DM_IMR_TX_ERROR_SHFT                                     0x8
#define HWIO_GSBI2_UART_DM_IMR_TX_READY_BMSK                                    0x80
#define HWIO_GSBI2_UART_DM_IMR_TX_READY_SHFT                                     0x7
#define HWIO_GSBI2_UART_DM_IMR_CURRENT_CTS_BMSK                                 0x40
#define HWIO_GSBI2_UART_DM_IMR_CURRENT_CTS_SHFT                                  0x6
#define HWIO_GSBI2_UART_DM_IMR_DELTA_CTS_BMSK                                   0x20
#define HWIO_GSBI2_UART_DM_IMR_DELTA_CTS_SHFT                                    0x5
#define HWIO_GSBI2_UART_DM_IMR_RXLEV_BMSK                                       0x10
#define HWIO_GSBI2_UART_DM_IMR_RXLEV_SHFT                                        0x4
#define HWIO_GSBI2_UART_DM_IMR_RXSTALE_BMSK                                      0x8
#define HWIO_GSBI2_UART_DM_IMR_RXSTALE_SHFT                                      0x3
#define HWIO_GSBI2_UART_DM_IMR_RXBREAK_BMSK                                      0x4
#define HWIO_GSBI2_UART_DM_IMR_RXBREAK_SHFT                                      0x2
#define HWIO_GSBI2_UART_DM_IMR_RXHUNT_BMSK                                       0x2
#define HWIO_GSBI2_UART_DM_IMR_RXHUNT_SHFT                                       0x1
#define HWIO_GSBI2_UART_DM_IMR_TXLEV_BMSK                                        0x1
#define HWIO_GSBI2_UART_DM_IMR_TXLEV_SHFT                                          0

#define HWIO_GSBI2_UART_DM_IPR_ADDR                                       0xaa000018
#define HWIO_GSBI2_UART_DM_IPR_RMSK                                       0xffffffdf
#define HWIO_GSBI2_UART_DM_IPR_SHFT                                                0
#define HWIO_GSBI2_UART_DM_IPR_IN                                         \
        in_dword_masked(HWIO_GSBI2_UART_DM_IPR_ADDR, HWIO_GSBI2_UART_DM_IPR_RMSK)
#define HWIO_GSBI2_UART_DM_IPR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI2_UART_DM_IPR_ADDR, m)
#define HWIO_GSBI2_UART_DM_IPR_OUT(v)                                     \
        out_dword(HWIO_GSBI2_UART_DM_IPR_ADDR,v)
#define HWIO_GSBI2_UART_DM_IPR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_IPR_ADDR,m,v,HWIO_GSBI2_UART_DM_IPR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_IPR_STALE_TIMEOUT_MSB_BMSK                     0xffffff80
#define HWIO_GSBI2_UART_DM_IPR_STALE_TIMEOUT_MSB_SHFT                            0x7
#define HWIO_GSBI2_UART_DM_IPR_SAMPLE_DATA_BMSK                                 0x40
#define HWIO_GSBI2_UART_DM_IPR_SAMPLE_DATA_SHFT                                  0x6
#define HWIO_GSBI2_UART_DM_IPR_STALE_TIMEOUT_LSB_BMSK                           0x1f
#define HWIO_GSBI2_UART_DM_IPR_STALE_TIMEOUT_LSB_SHFT                              0

#define HWIO_GSBI2_UART_DM_TFWR_ADDR                                      0xaa00001c
#define HWIO_GSBI2_UART_DM_TFWR_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_TFWR_SHFT                                               0
#define HWIO_GSBI2_UART_DM_TFWR_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_TFWR_ADDR, HWIO_GSBI2_UART_DM_TFWR_RMSK)
#define HWIO_GSBI2_UART_DM_TFWR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_TFWR_ADDR, m)
#define HWIO_GSBI2_UART_DM_TFWR_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_TFWR_ADDR,v)
#define HWIO_GSBI2_UART_DM_TFWR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_TFWR_ADDR,m,v,HWIO_GSBI2_UART_DM_TFWR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_TFWR_TFW_BMSK                                  0xffffffff
#define HWIO_GSBI2_UART_DM_TFWR_TFW_SHFT                                           0

#define HWIO_GSBI2_UART_DM_RFWR_ADDR                                      0xaa000020
#define HWIO_GSBI2_UART_DM_RFWR_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_RFWR_SHFT                                               0
#define HWIO_GSBI2_UART_DM_RFWR_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_RFWR_ADDR, HWIO_GSBI2_UART_DM_RFWR_RMSK)
#define HWIO_GSBI2_UART_DM_RFWR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_RFWR_ADDR, m)
#define HWIO_GSBI2_UART_DM_RFWR_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_RFWR_ADDR,v)
#define HWIO_GSBI2_UART_DM_RFWR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_RFWR_ADDR,m,v,HWIO_GSBI2_UART_DM_RFWR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_RFWR_RFW_BMSK                                  0xffffffff
#define HWIO_GSBI2_UART_DM_RFWR_RFW_SHFT                                           0

#define HWIO_GSBI2_UART_DM_HCR_ADDR                                       0xaa000024
#define HWIO_GSBI2_UART_DM_HCR_RMSK                                             0xff
#define HWIO_GSBI2_UART_DM_HCR_SHFT                                                0
#define HWIO_GSBI2_UART_DM_HCR_IN                                         \
        in_dword_masked(HWIO_GSBI2_UART_DM_HCR_ADDR, HWIO_GSBI2_UART_DM_HCR_RMSK)
#define HWIO_GSBI2_UART_DM_HCR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI2_UART_DM_HCR_ADDR, m)
#define HWIO_GSBI2_UART_DM_HCR_OUT(v)                                     \
        out_dword(HWIO_GSBI2_UART_DM_HCR_ADDR,v)
#define HWIO_GSBI2_UART_DM_HCR_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_HCR_ADDR,m,v,HWIO_GSBI2_UART_DM_HCR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_HCR_DATA_BMSK                                        0xff
#define HWIO_GSBI2_UART_DM_HCR_DATA_SHFT                                           0

#define HWIO_GSBI2_UART_DM_DMRX_ADDR                                      0xaa000034
#define HWIO_GSBI2_UART_DM_DMRX_RMSK                                       0x1ffffff
#define HWIO_GSBI2_UART_DM_DMRX_SHFT                                               0
#define HWIO_GSBI2_UART_DM_DMRX_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_DMRX_ADDR, HWIO_GSBI2_UART_DM_DMRX_RMSK)
#define HWIO_GSBI2_UART_DM_DMRX_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_DMRX_ADDR, m)
#define HWIO_GSBI2_UART_DM_DMRX_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_DMRX_ADDR,v)
#define HWIO_GSBI2_UART_DM_DMRX_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_DMRX_ADDR,m,v,HWIO_GSBI2_UART_DM_DMRX_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_DMRX_RX_DM_CRCI_CHARS_BMSK                      0x1ffffff
#define HWIO_GSBI2_UART_DM_DMRX_RX_DM_CRCI_CHARS_SHFT                              0

#define HWIO_GSBI2_UART_DM_IRDA_ADDR                                      0xaa000038
#define HWIO_GSBI2_UART_DM_IRDA_RMSK                                            0x1f
#define HWIO_GSBI2_UART_DM_IRDA_SHFT                                               0
#define HWIO_GSBI2_UART_DM_IRDA_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_IRDA_ADDR,v)
#define HWIO_GSBI2_UART_DM_IRDA_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI2_UART_DM_IRDA_ADDR,m,v,HWIO_GSBI2_UART_DM_IRDA_shadow)
#define HWIO_GSBI2_UART_DM_IRDA_MEDIUM_RATE_EN_BMSK                             0x10
#define HWIO_GSBI2_UART_DM_IRDA_MEDIUM_RATE_EN_SHFT                              0x4
#define HWIO_GSBI2_UART_DM_IRDA_IRDA_LOOPBACK_BMSK                               0x8
#define HWIO_GSBI2_UART_DM_IRDA_IRDA_LOOPBACK_SHFT                               0x3
#define HWIO_GSBI2_UART_DM_IRDA_INVERT_IRDA_TX_BMSK                              0x4
#define HWIO_GSBI2_UART_DM_IRDA_INVERT_IRDA_TX_SHFT                              0x2
#define HWIO_GSBI2_UART_DM_IRDA_INVERT_IRDA_RX_BMSK                              0x2
#define HWIO_GSBI2_UART_DM_IRDA_INVERT_IRDA_RX_SHFT                              0x1
#define HWIO_GSBI2_UART_DM_IRDA_IRDA_EN_BMSK                                     0x1
#define HWIO_GSBI2_UART_DM_IRDA_IRDA_EN_SHFT                                       0

#define HWIO_GSBI2_UART_DM_DMEN_ADDR                                      0xaa00003c
#define HWIO_GSBI2_UART_DM_DMEN_RMSK                                             0x3
#define HWIO_GSBI2_UART_DM_DMEN_SHFT                                               0
#define HWIO_GSBI2_UART_DM_DMEN_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_DMEN_ADDR, HWIO_GSBI2_UART_DM_DMEN_RMSK)
#define HWIO_GSBI2_UART_DM_DMEN_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_DMEN_ADDR, m)
#define HWIO_GSBI2_UART_DM_DMEN_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_DMEN_ADDR,v)
#define HWIO_GSBI2_UART_DM_DMEN_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_DMEN_ADDR,m,v,HWIO_GSBI2_UART_DM_DMEN_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_DMEN_RX_DM_EN_BMSK                                    0x2
#define HWIO_GSBI2_UART_DM_DMEN_RX_DM_EN_SHFT                                    0x1
#define HWIO_GSBI2_UART_DM_DMEN_TX_DM_EN_BMSK                                    0x1
#define HWIO_GSBI2_UART_DM_DMEN_TX_DM_EN_SHFT                                      0

#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_ADDR                           0xaa000040
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_RMSK                             0xffffff
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_SHFT                                    0
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_IN                             \
        in_dword_masked(HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_ADDR, HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_RMSK)
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_INM(m)                         \
        in_dword_masked(HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_ADDR, m)
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_OUT(v)                         \
        out_dword(HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_ADDR,v)
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_ADDR,m,v,HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_BMSK          0xffffff
#define HWIO_GSBI2_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_SHFT                 0

#define HWIO_GSBI2_UART_DM_BADR_ADDR                                      0xaa000044
#define HWIO_GSBI2_UART_DM_BADR_RMSK                                      0xfffffffc
#define HWIO_GSBI2_UART_DM_BADR_SHFT                                               0
#define HWIO_GSBI2_UART_DM_BADR_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_BADR_ADDR, HWIO_GSBI2_UART_DM_BADR_RMSK)
#define HWIO_GSBI2_UART_DM_BADR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_BADR_ADDR, m)
#define HWIO_GSBI2_UART_DM_BADR_OUT(v)                                    \
        out_dword(HWIO_GSBI2_UART_DM_BADR_ADDR,v)
#define HWIO_GSBI2_UART_DM_BADR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_BADR_ADDR,m,v,HWIO_GSBI2_UART_DM_BADR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_BADR_RX_BASE_ADDR_BMSK                         0xfffffffc
#define HWIO_GSBI2_UART_DM_BADR_RX_BASE_ADDR_SHFT                                0x2

#define HWIO_GSBI2_UART_DM_TESTSL_ADDR                                    0xaa000048
#define HWIO_GSBI2_UART_DM_TESTSL_RMSK                                          0x1f
#define HWIO_GSBI2_UART_DM_TESTSL_SHFT                                             0
#define HWIO_GSBI2_UART_DM_TESTSL_IN                                      \
        in_dword_masked(HWIO_GSBI2_UART_DM_TESTSL_ADDR, HWIO_GSBI2_UART_DM_TESTSL_RMSK)
#define HWIO_GSBI2_UART_DM_TESTSL_INM(m)                                  \
        in_dword_masked(HWIO_GSBI2_UART_DM_TESTSL_ADDR, m)
#define HWIO_GSBI2_UART_DM_TESTSL_OUT(v)                                  \
        out_dword(HWIO_GSBI2_UART_DM_TESTSL_ADDR,v)
#define HWIO_GSBI2_UART_DM_TESTSL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_TESTSL_ADDR,m,v,HWIO_GSBI2_UART_DM_TESTSL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_TESTSL_TEST_EN_BMSK                                  0x10
#define HWIO_GSBI2_UART_DM_TESTSL_TEST_EN_SHFT                                   0x4
#define HWIO_GSBI2_UART_DM_TESTSL_TEST_SEL_BMSK                                  0xf
#define HWIO_GSBI2_UART_DM_TESTSL_TEST_SEL_SHFT                                    0

#define HWIO_GSBI2_UART_DM_MISR_MODE_ADDR                                 0xaa000060
#define HWIO_GSBI2_UART_DM_MISR_MODE_RMSK                                        0x3
#define HWIO_GSBI2_UART_DM_MISR_MODE_SHFT                                          0
#define HWIO_GSBI2_UART_DM_MISR_MODE_IN                                   \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_MODE_ADDR, HWIO_GSBI2_UART_DM_MISR_MODE_RMSK)
#define HWIO_GSBI2_UART_DM_MISR_MODE_INM(m)                               \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_MODE_ADDR, m)
#define HWIO_GSBI2_UART_DM_MISR_MODE_OUT(v)                               \
        out_dword(HWIO_GSBI2_UART_DM_MISR_MODE_ADDR,v)
#define HWIO_GSBI2_UART_DM_MISR_MODE_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_MISR_MODE_ADDR,m,v,HWIO_GSBI2_UART_DM_MISR_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_MISR_MODE_MODE_BMSK                                   0x3
#define HWIO_GSBI2_UART_DM_MISR_MODE_MODE_SHFT                                     0
#define HWIO_GSBI2_UART_DM_MISR_MODE_MODE_DISABLED_FVAL                            0
#define HWIO_GSBI2_UART_DM_MISR_MODE_MODE_ENABLED_TX_TEST_FVAL                   0x1
#define HWIO_GSBI2_UART_DM_MISR_MODE_MODE_ENABLED_RX_TEST_FVAL                   0x2

#define HWIO_GSBI2_UART_DM_MISR_RESET_ADDR                                0xaa000064
#define HWIO_GSBI2_UART_DM_MISR_RESET_RMSK                                       0x1
#define HWIO_GSBI2_UART_DM_MISR_RESET_SHFT                                         0
#define HWIO_GSBI2_UART_DM_MISR_RESET_IN                                  \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_RESET_ADDR, HWIO_GSBI2_UART_DM_MISR_RESET_RMSK)
#define HWIO_GSBI2_UART_DM_MISR_RESET_INM(m)                              \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_RESET_ADDR, m)
#define HWIO_GSBI2_UART_DM_MISR_RESET_OUT(v)                              \
        out_dword(HWIO_GSBI2_UART_DM_MISR_RESET_ADDR,v)
#define HWIO_GSBI2_UART_DM_MISR_RESET_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_MISR_RESET_ADDR,m,v,HWIO_GSBI2_UART_DM_MISR_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_MISR_RESET_RESET_BMSK                                 0x1
#define HWIO_GSBI2_UART_DM_MISR_RESET_RESET_SHFT                                   0

#define HWIO_GSBI2_UART_DM_MISR_EXPORT_ADDR                               0xaa000068
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_RMSK                                      0x1
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_SHFT                                        0
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_IN                                 \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_EXPORT_ADDR, HWIO_GSBI2_UART_DM_MISR_EXPORT_RMSK)
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_INM(m)                             \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_EXPORT_ADDR, m)
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_OUT(v)                             \
        out_dword(HWIO_GSBI2_UART_DM_MISR_EXPORT_ADDR,v)
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_MISR_EXPORT_ADDR,m,v,HWIO_GSBI2_UART_DM_MISR_EXPORT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_EXPORT_BMSK                               0x1
#define HWIO_GSBI2_UART_DM_MISR_EXPORT_EXPORT_SHFT                                 0

#define HWIO_GSBI2_UART_DM_MISR_VAL_ADDR                                  0xaa00006c
#define HWIO_GSBI2_UART_DM_MISR_VAL_RMSK                                       0x3ff
#define HWIO_GSBI2_UART_DM_MISR_VAL_SHFT                                           0
#define HWIO_GSBI2_UART_DM_MISR_VAL_IN                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_VAL_ADDR, HWIO_GSBI2_UART_DM_MISR_VAL_RMSK)
#define HWIO_GSBI2_UART_DM_MISR_VAL_INM(m)                                \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_VAL_ADDR, m)
#define HWIO_GSBI2_UART_DM_MISR_VAL_OUT(v)                                \
        out_dword(HWIO_GSBI2_UART_DM_MISR_VAL_ADDR,v)
#define HWIO_GSBI2_UART_DM_MISR_VAL_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_MISR_VAL_ADDR,m,v,HWIO_GSBI2_UART_DM_MISR_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_MISR_VAL_VAL_BMSK                                   0x3ff
#define HWIO_GSBI2_UART_DM_MISR_VAL_VAL_SHFT                                       0

#define HWIO_GSBI2_UART_DM_SIM_CFG_ADDR                                   0xaa000080
#define HWIO_GSBI2_UART_DM_SIM_CFG_RMSK                                      0x3ffff
#define HWIO_GSBI2_UART_DM_SIM_CFG_SHFT                                            0
#define HWIO_GSBI2_UART_DM_SIM_CFG_OUT(v)                                 \
        out_dword(HWIO_GSBI2_UART_DM_SIM_CFG_ADDR,v)
#define HWIO_GSBI2_UART_DM_SIM_CFG_OUTM(m,v)                              \
        out_dword_masked(HWIO_GSBI2_UART_DM_SIM_CFG_ADDR,m,v,HWIO_GSBI2_UART_DM_SIM_CFG_shadow)
#define HWIO_GSBI2_UART_DM_SIM_CFG_UIM_TX_MODE_BMSK                          0x20000
#define HWIO_GSBI2_UART_DM_SIM_CFG_UIM_TX_MODE_SHFT                             0x11
#define HWIO_GSBI2_UART_DM_SIM_CFG_UIM_RX_MODE_BMSK                          0x10000
#define HWIO_GSBI2_UART_DM_SIM_CFG_UIM_RX_MODE_SHFT                             0x10
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_BMSK                      0xff00
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_SHFT                         0x8
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_1_BIT_TIMES_FVAL             0x1
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_2_BIT_TIMES_FVAL             0x2
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_ON_BMSK                              0x80
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_ON_SHFT                               0x7
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_BMSK                         0x40
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_SHFT                          0x6
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD8_FVAL                      0x1
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD4_FVAL                        0
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_BMSK                       0x20
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_SHFT                        0x5
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_HIGH_FVAL                   0x1
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_LOW_FVAL                      0
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_SEL_BMSK                             0x10
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_CLK_SEL_SHFT                              0x4
#define HWIO_GSBI2_UART_DM_SIM_CFG_MASK_RX_BMSK                                  0x8
#define HWIO_GSBI2_UART_DM_SIM_CFG_MASK_RX_SHFT                                  0x3
#define HWIO_GSBI2_UART_DM_SIM_CFG_SWAP_D_BMSK                                   0x4
#define HWIO_GSBI2_UART_DM_SIM_CFG_SWAP_D_SHFT                                   0x2
#define HWIO_GSBI2_UART_DM_SIM_CFG_INV_D_BMSK                                    0x2
#define HWIO_GSBI2_UART_DM_SIM_CFG_INV_D_SHFT                                    0x1
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_SEL_BMSK                                  0x1
#define HWIO_GSBI2_UART_DM_SIM_CFG_SIM_SEL_SHFT                                    0

#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_ADDR                              0xaa000084
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_RMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_SHFT                                       0
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_IN                                \
        in_dword_masked(HWIO_GSBI2_UART_DM_TEST_WR_ADDR_ADDR, HWIO_GSBI2_UART_DM_TEST_WR_ADDR_RMSK)
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GSBI2_UART_DM_TEST_WR_ADDR_ADDR, m)
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_OUT(v)                            \
        out_dword(HWIO_GSBI2_UART_DM_TEST_WR_ADDR_ADDR,v)
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_TEST_WR_ADDR_ADDR,m,v,HWIO_GSBI2_UART_DM_TEST_WR_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_BMSK                 0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_SHFT                          0

#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_ADDR                              0xaa000088
#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_RMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_SHFT                                       0
#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_OUT(v)                            \
        out_dword(HWIO_GSBI2_UART_DM_TEST_WR_DATA_ADDR,v)
#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_OUTM(m,v)                         \
        out_dword_masked(HWIO_GSBI2_UART_DM_TEST_WR_DATA_ADDR,m,v,HWIO_GSBI2_UART_DM_TEST_WR_DATA_shadow)
#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_TEST_WR_DATA_BMSK                 0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_WR_DATA_TEST_WR_DATA_SHFT                          0

#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_ADDR                              0xaa00008c
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_RMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_SHFT                                       0
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_IN                                \
        in_dword_masked(HWIO_GSBI2_UART_DM_TEST_RD_ADDR_ADDR, HWIO_GSBI2_UART_DM_TEST_RD_ADDR_RMSK)
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_INM(m)                            \
        in_dword_masked(HWIO_GSBI2_UART_DM_TEST_RD_ADDR_ADDR, m)
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_OUT(v)                            \
        out_dword(HWIO_GSBI2_UART_DM_TEST_RD_ADDR_ADDR,v)
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_UART_DM_TEST_RD_ADDR_ADDR,m,v,HWIO_GSBI2_UART_DM_TEST_RD_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_BMSK                 0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_SHFT                          0

// Sub-Section 15.2.2.2: Read registers
#define HWIO_GSBI2_UART_DM_SR_ADDR                                        0xaa000008
#define HWIO_GSBI2_UART_DM_SR_RMSK                                              0xff
#define HWIO_GSBI2_UART_DM_SR_SHFT                                                 0
#define HWIO_GSBI2_UART_DM_SR_IN                                          \
        in_dword_masked(HWIO_GSBI2_UART_DM_SR_ADDR, HWIO_GSBI2_UART_DM_SR_RMSK)
#define HWIO_GSBI2_UART_DM_SR_INM(m)                                      \
        in_dword_masked(HWIO_GSBI2_UART_DM_SR_ADDR, m)
#define HWIO_GSBI2_UART_DM_SR_HUNT_CHAR_BMSK                                    0x80
#define HWIO_GSBI2_UART_DM_SR_HUNT_CHAR_SHFT                                     0x7
#define HWIO_GSBI2_UART_DM_SR_RX_BREAK_BMSK                                     0x40
#define HWIO_GSBI2_UART_DM_SR_RX_BREAK_SHFT                                      0x6
#define HWIO_GSBI2_UART_DM_SR_PAR_FRAME_ERR_BMSK                                0x20
#define HWIO_GSBI2_UART_DM_SR_PAR_FRAME_ERR_SHFT                                 0x5
#define HWIO_GSBI2_UART_DM_SR_UART_OVERRUN_BMSK                                 0x10
#define HWIO_GSBI2_UART_DM_SR_UART_OVERRUN_SHFT                                  0x4
#define HWIO_GSBI2_UART_DM_SR_TXEMT_BMSK                                         0x8
#define HWIO_GSBI2_UART_DM_SR_TXEMT_SHFT                                         0x3
#define HWIO_GSBI2_UART_DM_SR_TXRDY_BMSK                                         0x4
#define HWIO_GSBI2_UART_DM_SR_TXRDY_SHFT                                         0x2
#define HWIO_GSBI2_UART_DM_SR_RXFULL_BMSK                                        0x2
#define HWIO_GSBI2_UART_DM_SR_RXFULL_SHFT                                        0x1
#define HWIO_GSBI2_UART_DM_SR_RXRDY_BMSK                                         0x1
#define HWIO_GSBI2_UART_DM_SR_RXRDY_SHFT                                           0

#define HWIO_GSBI2_UART_DM_RF_ADDR                                        0xaa000070
#define HWIO_GSBI2_UART_DM_RF_RMSK                                        0xffffffff
#define HWIO_GSBI2_UART_DM_RF_SHFT                                                 0
#define HWIO_GSBI2_UART_DM_RF_IN                                          \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_ADDR, HWIO_GSBI2_UART_DM_RF_RMSK)
#define HWIO_GSBI2_UART_DM_RF_INM(m)                                      \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_ADDR, m)
#define HWIO_GSBI2_UART_DM_RF_UART_RF_BMSK                                0xffffffff
#define HWIO_GSBI2_UART_DM_RF_UART_RF_SHFT                                         0

#define HWIO_GSBI2_UART_DM_RF_2_ADDR                                      0xaa000074
#define HWIO_GSBI2_UART_DM_RF_2_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_RF_2_SHFT                                               0
#define HWIO_GSBI2_UART_DM_RF_2_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_2_ADDR, HWIO_GSBI2_UART_DM_RF_2_RMSK)
#define HWIO_GSBI2_UART_DM_RF_2_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_2_ADDR, m)
#define HWIO_GSBI2_UART_DM_RF_2_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_RF_2_UART_RF_SHFT                                       0

#define HWIO_GSBI2_UART_DM_RF_3_ADDR                                      0xaa000078
#define HWIO_GSBI2_UART_DM_RF_3_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_RF_3_SHFT                                               0
#define HWIO_GSBI2_UART_DM_RF_3_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_3_ADDR, HWIO_GSBI2_UART_DM_RF_3_RMSK)
#define HWIO_GSBI2_UART_DM_RF_3_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_3_ADDR, m)
#define HWIO_GSBI2_UART_DM_RF_3_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_RF_3_UART_RF_SHFT                                       0

#define HWIO_GSBI2_UART_DM_RF_4_ADDR                                      0xaa00007c
#define HWIO_GSBI2_UART_DM_RF_4_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_RF_4_SHFT                                               0
#define HWIO_GSBI2_UART_DM_RF_4_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_4_ADDR, HWIO_GSBI2_UART_DM_RF_4_RMSK)
#define HWIO_GSBI2_UART_DM_RF_4_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_RF_4_ADDR, m)
#define HWIO_GSBI2_UART_DM_RF_4_UART_RF_BMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_RF_4_UART_RF_SHFT                                       0

#define HWIO_GSBI2_UART_DM_MISR_ADDR                                      0xaa000010
#define HWIO_GSBI2_UART_DM_MISR_RMSK                                            0xff
#define HWIO_GSBI2_UART_DM_MISR_SHFT                                               0
#define HWIO_GSBI2_UART_DM_MISR_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_ADDR, HWIO_GSBI2_UART_DM_MISR_RMSK)
#define HWIO_GSBI2_UART_DM_MISR_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_MISR_ADDR, m)
#define HWIO_GSBI2_UART_DM_MISR_UART_MISR_BMSK                                  0xff
#define HWIO_GSBI2_UART_DM_MISR_UART_MISR_SHFT                                     0

#define HWIO_GSBI2_UART_DM_ISR_ADDR                                       0xaa000014
#define HWIO_GSBI2_UART_DM_ISR_RMSK                                            0x3ff
#define HWIO_GSBI2_UART_DM_ISR_SHFT                                                0
#define HWIO_GSBI2_UART_DM_ISR_IN                                         \
        in_dword_masked(HWIO_GSBI2_UART_DM_ISR_ADDR, HWIO_GSBI2_UART_DM_ISR_RMSK)
#define HWIO_GSBI2_UART_DM_ISR_INM(m)                                     \
        in_dword_masked(HWIO_GSBI2_UART_DM_ISR_ADDR, m)
#define HWIO_GSBI2_UART_DM_ISR_TX_DONE_BMSK                                    0x200
#define HWIO_GSBI2_UART_DM_ISR_TX_DONE_SHFT                                      0x9
#define HWIO_GSBI2_UART_DM_ISR_TX_ERROR_BMSK                                   0x100
#define HWIO_GSBI2_UART_DM_ISR_TX_ERROR_SHFT                                     0x8
#define HWIO_GSBI2_UART_DM_ISR_TX_READY_BMSK                                    0x80
#define HWIO_GSBI2_UART_DM_ISR_TX_READY_SHFT                                     0x7
#define HWIO_GSBI2_UART_DM_ISR_CURRENT_CTS_BMSK                                 0x40
#define HWIO_GSBI2_UART_DM_ISR_CURRENT_CTS_SHFT                                  0x6
#define HWIO_GSBI2_UART_DM_ISR_DELTA_CTS_BMSK                                   0x20
#define HWIO_GSBI2_UART_DM_ISR_DELTA_CTS_SHFT                                    0x5
#define HWIO_GSBI2_UART_DM_ISR_RXLEV_BMSK                                       0x10
#define HWIO_GSBI2_UART_DM_ISR_RXLEV_SHFT                                        0x4
#define HWIO_GSBI2_UART_DM_ISR_RXSTALE_BMSK                                      0x8
#define HWIO_GSBI2_UART_DM_ISR_RXSTALE_SHFT                                      0x3
#define HWIO_GSBI2_UART_DM_ISR_RXBREAK_BMSK                                      0x4
#define HWIO_GSBI2_UART_DM_ISR_RXBREAK_SHFT                                      0x2
#define HWIO_GSBI2_UART_DM_ISR_RXHUNT_BMSK                                       0x2
#define HWIO_GSBI2_UART_DM_ISR_RXHUNT_SHFT                                       0x1
#define HWIO_GSBI2_UART_DM_ISR_TXLEV_BMSK                                        0x1
#define HWIO_GSBI2_UART_DM_ISR_TXLEV_SHFT                                          0

#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_ADDR                             0xaa000038
#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_RMSK                               0xffffff
#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_SHFT                                      0
#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_IN                               \
        in_dword_masked(HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_ADDR, HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_RMSK)
#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_INM(m)                           \
        in_dword_masked(HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_ADDR, m)
#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_BMSK                0xffffff
#define HWIO_GSBI2_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_SHFT                       0

#define HWIO_GSBI2_UART_DM_TXFS_ADDR                                      0xaa00004c
#define HWIO_GSBI2_UART_DM_TXFS_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_TXFS_SHFT                                               0
#define HWIO_GSBI2_UART_DM_TXFS_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_TXFS_ADDR, HWIO_GSBI2_UART_DM_TXFS_RMSK)
#define HWIO_GSBI2_UART_DM_TXFS_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_TXFS_ADDR, m)
#define HWIO_GSBI2_UART_DM_TXFS_TX_FIFO_STATE_MSB_BMSK                    0xfffffc00
#define HWIO_GSBI2_UART_DM_TXFS_TX_FIFO_STATE_MSB_SHFT                           0xa
#define HWIO_GSBI2_UART_DM_TXFS_TX_BUFFER_STATE_BMSK                           0x380
#define HWIO_GSBI2_UART_DM_TXFS_TX_BUFFER_STATE_SHFT                             0x7
#define HWIO_GSBI2_UART_DM_TXFS_TX_FIFO_STATE_LSB_BMSK                          0x7f
#define HWIO_GSBI2_UART_DM_TXFS_TX_FIFO_STATE_LSB_SHFT                             0

#define HWIO_GSBI2_UART_DM_RXFS_ADDR                                      0xaa000050
#define HWIO_GSBI2_UART_DM_RXFS_RMSK                                      0xffffffff
#define HWIO_GSBI2_UART_DM_RXFS_SHFT                                               0
#define HWIO_GSBI2_UART_DM_RXFS_IN                                        \
        in_dword_masked(HWIO_GSBI2_UART_DM_RXFS_ADDR, HWIO_GSBI2_UART_DM_RXFS_RMSK)
#define HWIO_GSBI2_UART_DM_RXFS_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_UART_DM_RXFS_ADDR, m)
#define HWIO_GSBI2_UART_DM_RXFS_RX_FIFO_STATE_MSB_BMSK                    0xfffffc00
#define HWIO_GSBI2_UART_DM_RXFS_RX_FIFO_STATE_MSB_SHFT                           0xa
#define HWIO_GSBI2_UART_DM_RXFS_RX_BUFFER_STATE_BMSK                           0x380
#define HWIO_GSBI2_UART_DM_RXFS_RX_BUFFER_STATE_SHFT                             0x7
#define HWIO_GSBI2_UART_DM_RXFS_RX_FIFO_STATE_LSB_BMSK                          0x7f
#define HWIO_GSBI2_UART_DM_RXFS_RX_FIFO_STATE_LSB_SHFT                             0

#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_ADDR                              0xaa000090
#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_RMSK                              0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_SHFT                                       0
#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_IN                                \
        in_dword_masked(HWIO_GSBI2_UART_DM_TEST_RD_DATA_ADDR, HWIO_GSBI2_UART_DM_TEST_RD_DATA_RMSK)
#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_INM(m)                            \
        in_dword_masked(HWIO_GSBI2_UART_DM_TEST_RD_DATA_ADDR, m)
#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_TEST_RD_DATA_BMSK                 0xffffffff
#define HWIO_GSBI2_UART_DM_TEST_RD_DATA_TEST_RD_DATA_SHFT                          0

// Stop Parsing at Section 15.3: Software Procedures
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI2_I2C (0xAC_000_000 - 0xAD_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI2_I2C_BASE                                                   0xac000000
//----------------------------------------------------------------------------
// GSBI2_I2CADDR_I2C_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: I2C registers
#define HWIO_GSBI2_I2C_WRITE_DATA_ADDR                                    0xac000000
#define HWIO_GSBI2_I2C_WRITE_DATA_RMSK                                         0x3ff
#define HWIO_GSBI2_I2C_WRITE_DATA_SHFT                                             0
#define HWIO_GSBI2_I2C_WRITE_DATA_OUT(v)                                  \
        out_dword(HWIO_GSBI2_I2C_WRITE_DATA_ADDR,v)
#define HWIO_GSBI2_I2C_WRITE_DATA_OUTM(m,v)                               \
        out_dword_masked(HWIO_GSBI2_I2C_WRITE_DATA_ADDR,m,v,HWIO_GSBI2_I2C_WRITE_DATA_shadow)
#define HWIO_GSBI2_I2C_WRITE_DATA_LAST_BYTE_BMSK                               0x200
#define HWIO_GSBI2_I2C_WRITE_DATA_LAST_BYTE_SHFT                                 0x9
#define HWIO_GSBI2_I2C_WRITE_DATA_ADDR_BYTE_BMSK                               0x100
#define HWIO_GSBI2_I2C_WRITE_DATA_ADDR_BYTE_SHFT                                 0x8
#define HWIO_GSBI2_I2C_WRITE_DATA_DATA_BYTE_BMSK                                0xff
#define HWIO_GSBI2_I2C_WRITE_DATA_DATA_BYTE_SHFT                                   0

#define HWIO_GSBI2_I2C_CLK_CTL_ADDR                                       0xac000004
#define HWIO_GSBI2_I2C_CLK_CTL_RMSK                                            0x7ff
#define HWIO_GSBI2_I2C_CLK_CTL_SHFT                                                0
#define HWIO_GSBI2_I2C_CLK_CTL_IN                                         \
        in_dword_masked(HWIO_GSBI2_I2C_CLK_CTL_ADDR, HWIO_GSBI2_I2C_CLK_CTL_RMSK)
#define HWIO_GSBI2_I2C_CLK_CTL_INM(m)                                     \
        in_dword_masked(HWIO_GSBI2_I2C_CLK_CTL_ADDR, m)
#define HWIO_GSBI2_I2C_CLK_CTL_OUT(v)                                     \
        out_dword(HWIO_GSBI2_I2C_CLK_CTL_ADDR,v)
#define HWIO_GSBI2_I2C_CLK_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_I2C_CLK_CTL_ADDR,m,v,HWIO_GSBI2_I2C_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_I2C_CLK_CTL_HS_DIVIDER_VALUE_BMSK                           0x700
#define HWIO_GSBI2_I2C_CLK_CTL_HS_DIVIDER_VALUE_SHFT                             0x8
#define HWIO_GSBI2_I2C_CLK_CTL_FS_DIVIDER_VALUE_BMSK                            0xff
#define HWIO_GSBI2_I2C_CLK_CTL_FS_DIVIDER_VALUE_SHFT                               0

#define HWIO_GSBI2_I2C_STATUS_ADDR                                        0xac000008
#define HWIO_GSBI2_I2C_STATUS_RMSK                                            0xffff
#define HWIO_GSBI2_I2C_STATUS_SHFT                                                 0
#define HWIO_GSBI2_I2C_STATUS_IN                                          \
        in_dword_masked(HWIO_GSBI2_I2C_STATUS_ADDR, HWIO_GSBI2_I2C_STATUS_RMSK)
#define HWIO_GSBI2_I2C_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_GSBI2_I2C_STATUS_ADDR, m)
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_BMSK                                  0xe000
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_SHFT                                     0xd
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_RESET_BUSIDLE_STATE_FVAL                   0
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_NOT_MASTER_STATE_FVAL                    0x1
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_HIGH_STATE_FVAL                          0x2
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_LOW_STATE_FVAL                           0x3
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_HIGH_WAIT_STATE_FVAL                     0x4
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_FORCED_LOW_STATE_FVAL                    0x5
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_HS_ADDR_LOW_STATE_FVAL                   0x6
#define HWIO_GSBI2_I2C_STATUS_CLK_STATE_DOUBLE_BUFFER_WAIT_STATE_FVAL            0x7
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_BMSK                                 0x1c00
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_SHFT                                    0xa
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_RESET_WAIT_STATE_FVAL                     0
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_TX_ADDR_STATE_FVAL                      0x1
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_TX_DATA_STATE_FVAL                      0x2
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_TX_HS_ADDR_STATE_FVAL                   0x3
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_TX_10_BIT_ADDR_STATE_FVAL               0x4
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_TX_2ND_BYTE_STATE_FVAL                  0x5
#define HWIO_GSBI2_I2C_STATUS_DATA_STATE_RX_DATA_STATE_FVAL                      0x6
#define HWIO_GSBI2_I2C_STATUS_BUS_MASTER_BMSK                                  0x200
#define HWIO_GSBI2_I2C_STATUS_BUS_MASTER_SHFT                                    0x9
#define HWIO_GSBI2_I2C_STATUS_BUS_ACTIVE_BMSK                                  0x100
#define HWIO_GSBI2_I2C_STATUS_BUS_ACTIVE_SHFT                                    0x8
#define HWIO_GSBI2_I2C_STATUS_FAILED_BMSK                                       0xc0
#define HWIO_GSBI2_I2C_STATUS_FAILED_SHFT                                        0x6
#define HWIO_GSBI2_I2C_STATUS_INVALID_WRITE_BMSK                                0x20
#define HWIO_GSBI2_I2C_STATUS_INVALID_WRITE_SHFT                                 0x5
#define HWIO_GSBI2_I2C_STATUS_ARB_LOST_BMSK                                     0x10
#define HWIO_GSBI2_I2C_STATUS_ARB_LOST_SHFT                                      0x4
#define HWIO_GSBI2_I2C_STATUS_PACKET_NACKED_BMSK                                 0x8
#define HWIO_GSBI2_I2C_STATUS_PACKET_NACKED_SHFT                                 0x3
#define HWIO_GSBI2_I2C_STATUS_BUS_ERROR_BMSK                                     0x4
#define HWIO_GSBI2_I2C_STATUS_BUS_ERROR_SHFT                                     0x2
#define HWIO_GSBI2_I2C_STATUS_RD_BUFFER_FULL_BMSK                                0x2
#define HWIO_GSBI2_I2C_STATUS_RD_BUFFER_FULL_SHFT                                0x1
#define HWIO_GSBI2_I2C_STATUS_WR_BUFFER_FULL_BMSK                                0x1
#define HWIO_GSBI2_I2C_STATUS_WR_BUFFER_FULL_SHFT                                  0

#define HWIO_GSBI2_I2C_READ_DATA_ADDR                                     0xac00000c
#define HWIO_GSBI2_I2C_READ_DATA_RMSK                                           0xff
#define HWIO_GSBI2_I2C_READ_DATA_SHFT                                              0
#define HWIO_GSBI2_I2C_READ_DATA_IN                                       \
        in_dword_masked(HWIO_GSBI2_I2C_READ_DATA_ADDR, HWIO_GSBI2_I2C_READ_DATA_RMSK)
#define HWIO_GSBI2_I2C_READ_DATA_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_I2C_READ_DATA_ADDR, m)
#define HWIO_GSBI2_I2C_READ_DATA_DATA_BYTE_BMSK                                 0xff
#define HWIO_GSBI2_I2C_READ_DATA_DATA_BYTE_SHFT                                    0

#define HWIO_GSBI2_I2C_INTERFACE_SELECT_ADDR                              0xac000010
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RMSK                              0xffffffff
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_SHFT                                       0
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_IN                                \
        in_dword_masked(HWIO_GSBI2_I2C_INTERFACE_SELECT_ADDR, HWIO_GSBI2_I2C_INTERFACE_SELECT_RMSK)
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_INM(m)                            \
        in_dword_masked(HWIO_GSBI2_I2C_INTERFACE_SELECT_ADDR, m)
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_OUT(v)                            \
        out_dword(HWIO_GSBI2_I2C_INTERFACE_SELECT_ADDR,v)
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_I2C_INTERFACE_SELECT_ADDR,m,v,HWIO_GSBI2_I2C_INTERFACE_SELECT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_BMSK           0xfffffc00
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_SHFT                  0xa
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_SDA_BMSK                               0x200
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_SDA_SHFT                                 0x9
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_SCL_BMSK                               0x100
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_SCL_SHFT                                 0x8
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_BMSK                   0xc0
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_SHFT                    0x6
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_TEST_DATA_BMSK                          0x20
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_TEST_DATA_SHFT                           0x5
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_TEST_CLK_BMSK                           0x10
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_TEST_CLK_SHFT                            0x4
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_BMSK                    0xe
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_SHFT                    0x1
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_INTF_SELECT_BMSK                         0x1
#define HWIO_GSBI2_I2C_INTERFACE_SELECT_INTF_SELECT_SHFT                           0

// Stop Parsing at Section 1.2: WEB TCXO4 registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// GSBI2_SPI (0xAE_000_000 - 0xAF_FFF_FFC)
//----------------------------------------------------------------------------
#define GSBI2_SPI_BASE                                                   0xae000000
//----------------------------------------------------------------------------
// GSBI2_SPIADDR_SPI_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.2: SPI Core Registers
#define HWIO_GSBI2_SPI_CONFIG_ADDR                                        0xae000000
#define HWIO_GSBI2_SPI_CONFIG_RMSK                                             0x3ff
#define HWIO_GSBI2_SPI_CONFIG_SHFT                                                 0
#define HWIO_GSBI2_SPI_CONFIG_IN                                          \
        in_dword_masked(HWIO_GSBI2_SPI_CONFIG_ADDR, HWIO_GSBI2_SPI_CONFIG_RMSK)
#define HWIO_GSBI2_SPI_CONFIG_INM(m)                                      \
        in_dword_masked(HWIO_GSBI2_SPI_CONFIG_ADDR, m)
#define HWIO_GSBI2_SPI_CONFIG_OUT(v)                                      \
        out_dword(HWIO_GSBI2_SPI_CONFIG_ADDR,v)
#define HWIO_GSBI2_SPI_CONFIG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_CONFIG_ADDR,m,v,HWIO_GSBI2_SPI_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_CONFIG_INPUT_FIRST_BMSK                                 0x200
#define HWIO_GSBI2_SPI_CONFIG_INPUT_FIRST_SHFT                                   0x9
#define HWIO_GSBI2_SPI_CONFIG_LOOP_BACK_BMSK                                   0x100
#define HWIO_GSBI2_SPI_CONFIG_LOOP_BACK_SHFT                                     0x8
#define HWIO_GSBI2_SPI_CONFIG_NO_INPUT_BMSK                                     0x80
#define HWIO_GSBI2_SPI_CONFIG_NO_INPUT_SHFT                                      0x7
#define HWIO_GSBI2_SPI_CONFIG_NO_OUTPUT_BMSK                                    0x40
#define HWIO_GSBI2_SPI_CONFIG_NO_OUTPUT_SHFT                                     0x6
#define HWIO_GSBI2_SPI_CONFIG_SLAVE_OPERATION_BMSK                              0x20
#define HWIO_GSBI2_SPI_CONFIG_SLAVE_OPERATION_SHFT                               0x5
#define HWIO_GSBI2_SPI_CONFIG_N_BMSK                                            0x1f
#define HWIO_GSBI2_SPI_CONFIG_N_SHFT                                               0

#define HWIO_GSBI2_SPI_IO_CONTROL_ADDR                                    0xae000004
#define HWIO_GSBI2_SPI_IO_CONTROL_RMSK                                         0x7ff
#define HWIO_GSBI2_SPI_IO_CONTROL_SHFT                                             0
#define HWIO_GSBI2_SPI_IO_CONTROL_IN                                      \
        in_dword_masked(HWIO_GSBI2_SPI_IO_CONTROL_ADDR, HWIO_GSBI2_SPI_IO_CONTROL_RMSK)
#define HWIO_GSBI2_SPI_IO_CONTROL_INM(m)                                  \
        in_dword_masked(HWIO_GSBI2_SPI_IO_CONTROL_ADDR, m)
#define HWIO_GSBI2_SPI_IO_CONTROL_OUT(v)                                  \
        out_dword(HWIO_GSBI2_SPI_IO_CONTROL_ADDR,v)
#define HWIO_GSBI2_SPI_IO_CONTROL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_IO_CONTROL_ADDR,m,v,HWIO_GSBI2_SPI_IO_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_IO_CONTROL_CLK_IDLE_HIGH_BMSK                           0x400
#define HWIO_GSBI2_SPI_IO_CONTROL_CLK_IDLE_HIGH_SHFT                             0xa
#define HWIO_GSBI2_SPI_IO_CONTROL_CLK_ALWAYS_ON_BMSK                           0x200
#define HWIO_GSBI2_SPI_IO_CONTROL_CLK_ALWAYS_ON_SHFT                             0x9
#define HWIO_GSBI2_SPI_IO_CONTROL_MX_CS_MODE_BMSK                              0x100
#define HWIO_GSBI2_SPI_IO_CONTROL_MX_CS_MODE_SHFT                                0x8
#define HWIO_GSBI2_SPI_IO_CONTROL_CS_N_POLARITY_BMSK                            0xf0
#define HWIO_GSBI2_SPI_IO_CONTROL_CS_N_POLARITY_SHFT                             0x4
#define HWIO_GSBI2_SPI_IO_CONTROL_CS_SELECT_BMSK                                 0xc
#define HWIO_GSBI2_SPI_IO_CONTROL_CS_SELECT_SHFT                                 0x2
#define HWIO_GSBI2_SPI_IO_CONTROL_TRISTATE_CS_BMSK                               0x2
#define HWIO_GSBI2_SPI_IO_CONTROL_TRISTATE_CS_SHFT                               0x1
#define HWIO_GSBI2_SPI_IO_CONTROL_NO_TRI_STATE_BMSK                              0x1
#define HWIO_GSBI2_SPI_IO_CONTROL_NO_TRI_STATE_SHFT                                0

#define HWIO_GSBI2_SPI_IO_MODES_ADDR                                      0xae000008
#define HWIO_GSBI2_SPI_IO_MODES_RMSK                                          0x7fff
#define HWIO_GSBI2_SPI_IO_MODES_SHFT                                               0
#define HWIO_GSBI2_SPI_IO_MODES_IN                                        \
        in_dword_masked(HWIO_GSBI2_SPI_IO_MODES_ADDR, HWIO_GSBI2_SPI_IO_MODES_RMSK)
#define HWIO_GSBI2_SPI_IO_MODES_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_SPI_IO_MODES_ADDR, m)
#define HWIO_GSBI2_SPI_IO_MODES_OUT(v)                                    \
        out_dword(HWIO_GSBI2_SPI_IO_MODES_ADDR,v)
#define HWIO_GSBI2_SPI_IO_MODES_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_IO_MODES_ADDR,m,v,HWIO_GSBI2_SPI_IO_MODES_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_BIT_SHIFT_EN_BMSK                      0x4000
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_BIT_SHIFT_EN_SHFT                         0xe
#define HWIO_GSBI2_SPI_IO_MODES_PACK_EN_BMSK                                  0x2000
#define HWIO_GSBI2_SPI_IO_MODES_PACK_EN_SHFT                                     0xd
#define HWIO_GSBI2_SPI_IO_MODES_UNPACK_EN_BMSK                                0x1000
#define HWIO_GSBI2_SPI_IO_MODES_UNPACK_EN_SHFT                                   0xc
#define HWIO_GSBI2_SPI_IO_MODES_INPUT_MODE_BMSK                                0xc00
#define HWIO_GSBI2_SPI_IO_MODES_INPUT_MODE_SHFT                                  0xa
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_MODE_BMSK                               0x300
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_MODE_SHFT                                 0x8
#define HWIO_GSBI2_SPI_IO_MODES_INPUT_FIFO_SIZE_BMSK                            0xc0
#define HWIO_GSBI2_SPI_IO_MODES_INPUT_FIFO_SIZE_SHFT                             0x6
#define HWIO_GSBI2_SPI_IO_MODES_INPUT_BLOCK_SIZE_BMSK                           0x30
#define HWIO_GSBI2_SPI_IO_MODES_INPUT_BLOCK_SIZE_SHFT                            0x4
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_FIFO_SIZE_BMSK                            0xc
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_FIFO_SIZE_SHFT                            0x2
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_BLOCK_SIZE_BMSK                           0x3
#define HWIO_GSBI2_SPI_IO_MODES_OUTPUT_BLOCK_SIZE_SHFT                             0

#define HWIO_GSBI2_SPI_SW_RESET_ADDR                                      0xae00000c
#define HWIO_GSBI2_SPI_SW_RESET_RMSK                                               0
#define HWIO_GSBI2_SPI_SW_RESET_SHFT                                               0
#define HWIO_GSBI2_SPI_SW_RESET_OUT(v)                                    \
        out_dword(HWIO_GSBI2_SPI_SW_RESET_ADDR,v)
#define HWIO_GSBI2_SPI_SW_RESET_OUTM(m,v)                                 \
        out_dword_masked(HWIO_GSBI2_SPI_SW_RESET_ADDR,m,v,HWIO_GSBI2_SPI_SW_RESET_shadow)

#define HWIO_GSBI2_SPI_TIME_OUT_ADDR                                      0xae000010
#define HWIO_GSBI2_SPI_TIME_OUT_RMSK                                          0xffff
#define HWIO_GSBI2_SPI_TIME_OUT_SHFT                                               0
#define HWIO_GSBI2_SPI_TIME_OUT_IN                                        \
        in_dword_masked(HWIO_GSBI2_SPI_TIME_OUT_ADDR, HWIO_GSBI2_SPI_TIME_OUT_RMSK)
#define HWIO_GSBI2_SPI_TIME_OUT_INM(m)                                    \
        in_dword_masked(HWIO_GSBI2_SPI_TIME_OUT_ADDR, m)
#define HWIO_GSBI2_SPI_TIME_OUT_OUT(v)                                    \
        out_dword(HWIO_GSBI2_SPI_TIME_OUT_ADDR,v)
#define HWIO_GSBI2_SPI_TIME_OUT_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_TIME_OUT_ADDR,m,v,HWIO_GSBI2_SPI_TIME_OUT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_TIME_OUT_TIME_OUT_VALUE_BMSK                           0xffff
#define HWIO_GSBI2_SPI_TIME_OUT_TIME_OUT_VALUE_SHFT                                0

#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_ADDR                              0xae000014
#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_RMSK                                  0xffff
#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_SHFT                                       0
#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_IN                                \
        in_dword_masked(HWIO_GSBI2_SPI_TIME_OUT_CURRENT_ADDR, HWIO_GSBI2_SPI_TIME_OUT_CURRENT_RMSK)
#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_INM(m)                            \
        in_dword_masked(HWIO_GSBI2_SPI_TIME_OUT_CURRENT_ADDR, m)
#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_TIME_OUT_CURRENT_BMSK                 0xffff
#define HWIO_GSBI2_SPI_TIME_OUT_CURRENT_TIME_OUT_CURRENT_SHFT                      0

#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_ADDR                               0xae000018
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_RMSK                                    0xfff
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_SHFT                                        0
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_IN                                 \
        in_dword_masked(HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_ADDR, HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_RMSK)
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_INM(m)                             \
        in_dword_masked(HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_ADDR, m)
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_OUT(v)                             \
        out_dword(HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_ADDR,v)
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_ADDR,m,v,HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_MX_OUTPUT_COUNT_BMSK                    0xfff
#define HWIO_GSBI2_SPI_MX_OUTPUT_COUNT_MX_OUTPUT_COUNT_SHFT                        0

#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_ADDR                         0xae00001c
#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_RMSK                              0xfff
#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_SHFT                                  0
#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_IN                           \
        in_dword_masked(HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_ADDR, HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_RMSK)
#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_INM(m)                       \
        in_dword_masked(HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_MX_OUTPUT_CNT_CURRENT_BMSK        0xfff
#define HWIO_GSBI2_SPI_MX_OUTPUT_CNT_CURRENT_MX_OUTPUT_CNT_CURRENT_SHFT            0

#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_ADDR                                0xae000020
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_RMSK                                     0xfff
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_SHFT                                         0
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_IN                                  \
        in_dword_masked(HWIO_GSBI2_SPI_MX_INPUT_COUNT_ADDR, HWIO_GSBI2_SPI_MX_INPUT_COUNT_RMSK)
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_INM(m)                              \
        in_dword_masked(HWIO_GSBI2_SPI_MX_INPUT_COUNT_ADDR, m)
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_OUT(v)                              \
        out_dword(HWIO_GSBI2_SPI_MX_INPUT_COUNT_ADDR,v)
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_MX_INPUT_COUNT_ADDR,m,v,HWIO_GSBI2_SPI_MX_INPUT_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_MX_INPUT_COUNT_BMSK                      0xfff
#define HWIO_GSBI2_SPI_MX_INPUT_COUNT_MX_INPUT_COUNT_SHFT                          0

#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_ADDR                          0xae000024
#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_RMSK                               0xfff
#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_SHFT                                   0
#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_IN                            \
        in_dword_masked(HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_ADDR, HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_RMSK)
#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_INM(m)                        \
        in_dword_masked(HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_MX_INPUT_CNT_CURRENT_BMSK          0xfff
#define HWIO_GSBI2_SPI_MX_INPUT_CNT_CURRENT_MX_INPUT_CNT_CURRENT_SHFT              0

#define HWIO_GSBI2_SPI_MX_READ_COUNT_ADDR                                 0xae000028
#define HWIO_GSBI2_SPI_MX_READ_COUNT_RMSK                                      0x1ff
#define HWIO_GSBI2_SPI_MX_READ_COUNT_SHFT                                          0
#define HWIO_GSBI2_SPI_MX_READ_COUNT_IN                                   \
        in_dword_masked(HWIO_GSBI2_SPI_MX_READ_COUNT_ADDR, HWIO_GSBI2_SPI_MX_READ_COUNT_RMSK)
#define HWIO_GSBI2_SPI_MX_READ_COUNT_INM(m)                               \
        in_dword_masked(HWIO_GSBI2_SPI_MX_READ_COUNT_ADDR, m)
#define HWIO_GSBI2_SPI_MX_READ_COUNT_OUT(v)                               \
        out_dword(HWIO_GSBI2_SPI_MX_READ_COUNT_ADDR,v)
#define HWIO_GSBI2_SPI_MX_READ_COUNT_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_MX_READ_COUNT_ADDR,m,v,HWIO_GSBI2_SPI_MX_READ_COUNT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_MX_READ_COUNT_MX_READ_COUNT_BMSK                        0x1ff
#define HWIO_GSBI2_SPI_MX_READ_COUNT_MX_READ_COUNT_SHFT                            0

#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_ADDR                           0xae00002c
#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_RMSK                                0x1ff
#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_SHFT                                    0
#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_IN                             \
        in_dword_masked(HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_ADDR, HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_RMSK)
#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_INM(m)                         \
        in_dword_masked(HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_ADDR, m)
#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_MX_READ_CNT_CURRENT_BMSK            0x1ff
#define HWIO_GSBI2_SPI_MX_READ_CNT_CURRENT_MX_READ_CNT_CURRENT_SHFT                0

#define HWIO_GSBI2_SPI_OPERATIONAL_ADDR                                   0xae000030
#define HWIO_GSBI2_SPI_OPERATIONAL_RMSK                                        0xff7
#define HWIO_GSBI2_SPI_OPERATIONAL_SHFT                                            0
#define HWIO_GSBI2_SPI_OPERATIONAL_IN                                     \
        in_dword_masked(HWIO_GSBI2_SPI_OPERATIONAL_ADDR, HWIO_GSBI2_SPI_OPERATIONAL_RMSK)
#define HWIO_GSBI2_SPI_OPERATIONAL_INM(m)                                 \
        in_dword_masked(HWIO_GSBI2_SPI_OPERATIONAL_ADDR, m)
#define HWIO_GSBI2_SPI_OPERATIONAL_OUT(v)                                 \
        out_dword(HWIO_GSBI2_SPI_OPERATIONAL_ADDR,v)
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_OPERATIONAL_ADDR,m,v,HWIO_GSBI2_SPI_OPERATIONAL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_OPERATIONAL_MAX_INPUT_DONE_FLAG_BMSK                    0x800
#define HWIO_GSBI2_SPI_OPERATIONAL_MAX_INPUT_DONE_FLAG_SHFT                      0xb
#define HWIO_GSBI2_SPI_OPERATIONAL_MAX_OUTPUT_DONE_FLAG_BMSK                   0x400
#define HWIO_GSBI2_SPI_OPERATIONAL_MAX_OUTPUT_DONE_FLAG_SHFT                     0xa
#define HWIO_GSBI2_SPI_OPERATIONAL_INPUT_SERVICE_FLAG_BMSK                     0x200
#define HWIO_GSBI2_SPI_OPERATIONAL_INPUT_SERVICE_FLAG_SHFT                       0x9
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTPUT_SERVICE_FLAG_BMSK                    0x100
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTPUT_SERVICE_FLAG_SHFT                      0x8
#define HWIO_GSBI2_SPI_OPERATIONAL_INPUT_FIFO_FULL_BMSK                         0x80
#define HWIO_GSBI2_SPI_OPERATIONAL_INPUT_FIFO_FULL_SHFT                          0x7
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTPUT_FIFO_FULL_BMSK                        0x40
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTPUT_FIFO_FULL_SHFT                         0x6
#define HWIO_GSBI2_SPI_OPERATIONAL_INPUT_FIFO_NOT_EMPTY_BMSK                    0x20
#define HWIO_GSBI2_SPI_OPERATIONAL_INPUT_FIFO_NOT_EMPTY_SHFT                     0x5
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTPUT_FIFO_NOT_EMPTY_BMSK                   0x10
#define HWIO_GSBI2_SPI_OPERATIONAL_OUTPUT_FIFO_NOT_EMPTY_SHFT                    0x4
#define HWIO_GSBI2_SPI_OPERATIONAL_STATE_VALID_BMSK                              0x4
#define HWIO_GSBI2_SPI_OPERATIONAL_STATE_VALID_SHFT                              0x2
#define HWIO_GSBI2_SPI_OPERATIONAL_STATE_BMSK                                    0x3
#define HWIO_GSBI2_SPI_OPERATIONAL_STATE_SHFT                                      0

#define HWIO_GSBI2_SPI_ERROR_FLAGS_ADDR                                   0xae000034
#define HWIO_GSBI2_SPI_ERROR_FLAGS_RMSK                                         0x7f
#define HWIO_GSBI2_SPI_ERROR_FLAGS_SHFT                                            0
#define HWIO_GSBI2_SPI_ERROR_FLAGS_IN                                     \
        in_dword_masked(HWIO_GSBI2_SPI_ERROR_FLAGS_ADDR, HWIO_GSBI2_SPI_ERROR_FLAGS_RMSK)
#define HWIO_GSBI2_SPI_ERROR_FLAGS_INM(m)                                 \
        in_dword_masked(HWIO_GSBI2_SPI_ERROR_FLAGS_ADDR, m)
#define HWIO_GSBI2_SPI_ERROR_FLAGS_OUT(v)                                 \
        out_dword(HWIO_GSBI2_SPI_ERROR_FLAGS_ADDR,v)
#define HWIO_GSBI2_SPI_ERROR_FLAGS_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_ERROR_FLAGS_ADDR,m,v,HWIO_GSBI2_SPI_ERROR_FLAGS_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_ERROR_FLAGS_TIME_OUT_ERR_BMSK                            0x40
#define HWIO_GSBI2_SPI_ERROR_FLAGS_TIME_OUT_ERR_SHFT                             0x6
#define HWIO_GSBI2_SPI_ERROR_FLAGS_OUTPUT_OVER_RUN_ERR_BMSK                     0x20
#define HWIO_GSBI2_SPI_ERROR_FLAGS_OUTPUT_OVER_RUN_ERR_SHFT                      0x5
#define HWIO_GSBI2_SPI_ERROR_FLAGS_INPUT_UNDER_RUN_ERR_BMSK                     0x10
#define HWIO_GSBI2_SPI_ERROR_FLAGS_INPUT_UNDER_RUN_ERR_SHFT                      0x4
#define HWIO_GSBI2_SPI_ERROR_FLAGS_OUTPUT_UNDER_RUN_ERR_BMSK                     0x8
#define HWIO_GSBI2_SPI_ERROR_FLAGS_OUTPUT_UNDER_RUN_ERR_SHFT                     0x3
#define HWIO_GSBI2_SPI_ERROR_FLAGS_INPUT_OVER_RUN_ERR_BMSK                       0x4
#define HWIO_GSBI2_SPI_ERROR_FLAGS_INPUT_OVER_RUN_ERR_SHFT                       0x2
#define HWIO_GSBI2_SPI_ERROR_FLAGS_CLK_OVER_RUN_ERR_BMSK                         0x2
#define HWIO_GSBI2_SPI_ERROR_FLAGS_CLK_OVER_RUN_ERR_SHFT                         0x1
#define HWIO_GSBI2_SPI_ERROR_FLAGS_CLK_UNDER_RUN_ERR_BMSK                        0x1
#define HWIO_GSBI2_SPI_ERROR_FLAGS_CLK_UNDER_RUN_ERR_SHFT                          0

#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_ADDR                                0xae000038
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_RMSK                                      0x7f
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_SHFT                                         0
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_IN                                  \
        in_dword_masked(HWIO_GSBI2_SPI_ERROR_FLAGS_EN_ADDR, HWIO_GSBI2_SPI_ERROR_FLAGS_EN_RMSK)
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_INM(m)                              \
        in_dword_masked(HWIO_GSBI2_SPI_ERROR_FLAGS_EN_ADDR, m)
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_OUT(v)                              \
        out_dword(HWIO_GSBI2_SPI_ERROR_FLAGS_EN_ADDR,v)
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_ERROR_FLAGS_EN_ADDR,m,v,HWIO_GSBI2_SPI_ERROR_FLAGS_EN_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_TIME_OUT_ERR_EN_BMSK                      0x40
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_TIME_OUT_ERR_EN_SHFT                       0x6
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_OUTPUT_OVER_RUN_ERR_EN_BMSK               0x20
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_OUTPUT_OVER_RUN_ERR_EN_SHFT                0x5
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_INPUT_UNDER_RUN_ERR_EN_BMSK               0x10
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_INPUT_UNDER_RUN_ERR_EN_SHFT                0x4
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_OUTPUT_UNDER_RUN_ERR_EN_BMSK               0x8
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_OUTPUT_UNDER_RUN_ERR_EN_SHFT               0x3
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_INPUT_OVER_RUN_ERR_EN_BMSK                 0x4
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_INPUT_OVER_RUN_ERR_EN_SHFT                 0x2
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_CLK_OVER_RUN_ERR_EN_BMSK                   0x2
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_CLK_OVER_RUN_ERR_EN_SHFT                   0x1
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_CLK_UNDER_RUN_ERR_EN_BMSK                  0x1
#define HWIO_GSBI2_SPI_ERROR_FLAGS_EN_CLK_UNDER_RUN_ERR_EN_SHFT                    0

#define HWIO_GSBI2_SPI_DEASSERT_WAIT_ADDR                                 0xae00003c
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_RMSK                                       0x3f
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_SHFT                                          0
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_IN                                   \
        in_dword_masked(HWIO_GSBI2_SPI_DEASSERT_WAIT_ADDR, HWIO_GSBI2_SPI_DEASSERT_WAIT_RMSK)
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_INM(m)                               \
        in_dword_masked(HWIO_GSBI2_SPI_DEASSERT_WAIT_ADDR, m)
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_OUT(v)                               \
        out_dword(HWIO_GSBI2_SPI_DEASSERT_WAIT_ADDR,v)
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_DEASSERT_WAIT_ADDR,m,v,HWIO_GSBI2_SPI_DEASSERT_WAIT_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_DEASSERT_WAIT_BMSK                         0x3f
#define HWIO_GSBI2_SPI_DEASSERT_WAIT_DEASSERT_WAIT_SHFT                            0

#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_ADDR                                  0xae000040
#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_RMSK                                  0xffffffff
#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_SHFT                                           0
#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_IN                                    \
        in_dword_masked(HWIO_GSBI2_SPI_OUTPUT_DEBUG_ADDR, HWIO_GSBI2_SPI_OUTPUT_DEBUG_RMSK)
#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_INM(m)                                \
        in_dword_masked(HWIO_GSBI2_SPI_OUTPUT_DEBUG_ADDR, m)
#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_OUTPUT_DEBUG_DATA_BMSK                0xffffffff
#define HWIO_GSBI2_SPI_OUTPUT_DEBUG_OUTPUT_DEBUG_DATA_SHFT                         0

#define HWIO_GSBI2_SPI_INPUT_DEBUG_ADDR                                   0xae000044
#define HWIO_GSBI2_SPI_INPUT_DEBUG_RMSK                                   0xffffffff
#define HWIO_GSBI2_SPI_INPUT_DEBUG_SHFT                                            0
#define HWIO_GSBI2_SPI_INPUT_DEBUG_IN                                     \
        in_dword_masked(HWIO_GSBI2_SPI_INPUT_DEBUG_ADDR, HWIO_GSBI2_SPI_INPUT_DEBUG_RMSK)
#define HWIO_GSBI2_SPI_INPUT_DEBUG_INM(m)                                 \
        in_dword_masked(HWIO_GSBI2_SPI_INPUT_DEBUG_ADDR, m)
#define HWIO_GSBI2_SPI_INPUT_DEBUG_INPUT_DEBUG_DATA_BMSK                  0xffffffff
#define HWIO_GSBI2_SPI_INPUT_DEBUG_INPUT_DEBUG_DATA_SHFT                           0

#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_ADDR                                 0xae000048
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_RMSK                                     0x3fff
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_SHFT                                          0
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_IN                                   \
        in_dword_masked(HWIO_GSBI2_SPI_FIFO_WORD_CNT_ADDR, HWIO_GSBI2_SPI_FIFO_WORD_CNT_RMSK)
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_INM(m)                               \
        in_dword_masked(HWIO_GSBI2_SPI_FIFO_WORD_CNT_ADDR, m)
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_INPUT_FIFO_WORD_CNT_BMSK                 0x3f80
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_INPUT_FIFO_WORD_CNT_SHFT                    0x7
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_OUTPUT_FIFO_WORD_CNT_BMSK                  0x7f
#define HWIO_GSBI2_SPI_FIFO_WORD_CNT_OUTPUT_FIFO_WORD_CNT_SHFT                     0

#define HWIO_GSBI2_SPI_TEST_CTRL_ADDR                                     0xae00004c
#define HWIO_GSBI2_SPI_TEST_CTRL_RMSK                                            0x1
#define HWIO_GSBI2_SPI_TEST_CTRL_SHFT                                              0
#define HWIO_GSBI2_SPI_TEST_CTRL_IN                                       \
        in_dword_masked(HWIO_GSBI2_SPI_TEST_CTRL_ADDR, HWIO_GSBI2_SPI_TEST_CTRL_RMSK)
#define HWIO_GSBI2_SPI_TEST_CTRL_INM(m)                                   \
        in_dword_masked(HWIO_GSBI2_SPI_TEST_CTRL_ADDR, m)
#define HWIO_GSBI2_SPI_TEST_CTRL_OUT(v)                                   \
        out_dword(HWIO_GSBI2_SPI_TEST_CTRL_ADDR,v)
#define HWIO_GSBI2_SPI_TEST_CTRL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_SPI_TEST_CTRL_ADDR,m,v,HWIO_GSBI2_SPI_TEST_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_SPI_TEST_CTRL_SPI_TEST_BUS_EN_BMSK                            0x1
#define HWIO_GSBI2_SPI_TEST_CTRL_SPI_TEST_BUS_EN_SHFT                              0

#define HWIO_GSBI2_SPI_OUTPUT_FIFO_ADDR                                   0xae000100
#define HWIO_GSBI2_SPI_OUTPUT_FIFO_RMSK                                   0xffffffff
#define HWIO_GSBI2_SPI_OUTPUT_FIFO_SHFT                                            0
#define HWIO_GSBI2_SPI_OUTPUT_FIFO_OUT(v)                                 \
        out_dword(HWIO_GSBI2_SPI_OUTPUT_FIFO_ADDR,v)
#define HWIO_GSBI2_SPI_OUTPUT_FIFO_OUTM(m,v)                              \
        out_dword_masked(HWIO_GSBI2_SPI_OUTPUT_FIFO_ADDR,m,v,HWIO_GSBI2_SPI_OUTPUT_FIFO_shadow)
#define HWIO_GSBI2_SPI_OUTPUT_FIFO_OUTPUT_BMSK                            0xffffffff
#define HWIO_GSBI2_SPI_OUTPUT_FIFO_OUTPUT_SHFT                                     0

#define HWIO_GSBI2_SPI_INPUT_FIFO_ADDR                                    0xae000200
#define HWIO_GSBI2_SPI_INPUT_FIFO_RMSK                                    0xffffffff
#define HWIO_GSBI2_SPI_INPUT_FIFO_SHFT                                             0
#define HWIO_GSBI2_SPI_INPUT_FIFO_IN                                      \
        in_dword_masked(HWIO_GSBI2_SPI_INPUT_FIFO_ADDR, HWIO_GSBI2_SPI_INPUT_FIFO_RMSK)
#define HWIO_GSBI2_SPI_INPUT_FIFO_INM(m)                                  \
        in_dword_masked(HWIO_GSBI2_SPI_INPUT_FIFO_ADDR, m)
#define HWIO_GSBI2_SPI_INPUT_FIFO_INPUT_BMSK                              0xffffffff
#define HWIO_GSBI2_SPI_INPUT_FIFO_INPUT_SHFT                                       0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// RESERVED2 (0xB0_000_000 - 0xB7_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED2_BASE                                                   0xb0000000
//----------------------------------------------------------------------------
// RESERVED3 (0xB8_000_000 - 0xBF_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED3_BASE                                                   0xb8000000
//----------------------------------------------------------------------------
// RESERVED4 (0xC0_000_000 - 0xC7_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED4_BASE                                                   0xc0000000
//----------------------------------------------------------------------------
// RESERVED5 (0xC8_000_000 - 0xCF_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED5_BASE                                                   0xc8000000
//----------------------------------------------------------------------------
// RESERVED6 (0xD0_000_000 - 0xD7_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED6_BASE                                                   0xd0000000
//----------------------------------------------------------------------------
// RESERVED7 (0xD8_000_000 - 0xDF_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED7_BASE                                                   0xd8000000
//----------------------------------------------------------------------------
// RESERVED8 (0xE0_000_000 - 0xE7_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED8_BASE                                                   0xe0000000
//----------------------------------------------------------------------------
// RESERVED9 (0xE8_000_000 - 0xEF_FFF_FFC)
//----------------------------------------------------------------------------
#define RESERVED9_BASE                                                   0xe8000000
//----------------------------------------------------------------------------
// TOP_UART (0xF0_000_000 - 0xF7_FFF_FFC)
//----------------------------------------------------------------------------
#define TOP_UART_BASE                                                    0xf0000000
//----------------------------------------------------------------------------
// TOP_UARTADDR_UART_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 15.2.2: UART_DM registers
// Sub-Section 15.2.2.1: Write and read/write registers
#define HWIO_UART_DM_MR1_ADDR                                             0xf0000000
#define HWIO_UART_DM_MR1_RMSK                                             0xffffffff
#define HWIO_UART_DM_MR1_SHFT                                                      0
#define HWIO_UART_DM_MR1_IN                                               \
        in_dword_masked(HWIO_UART_DM_MR1_ADDR, HWIO_UART_DM_MR1_RMSK)
#define HWIO_UART_DM_MR1_INM(m)                                           \
        in_dword_masked(HWIO_UART_DM_MR1_ADDR, m)
#define HWIO_UART_DM_MR1_OUT(v)                                           \
        out_dword(HWIO_UART_DM_MR1_ADDR,v)
#define HWIO_UART_DM_MR1_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MR1_ADDR,m,v,HWIO_UART_DM_MR1_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MR1_AUTO_RFR_LEVEL1_BMSK                             0xffffff00
#define HWIO_UART_DM_MR1_AUTO_RFR_LEVEL1_SHFT                                    0x8
#define HWIO_UART_DM_MR1_RX_RDY_CTL_BMSK                                        0x80
#define HWIO_UART_DM_MR1_RX_RDY_CTL_SHFT                                         0x7
#define HWIO_UART_DM_MR1_CTS_CTL_BMSK                                           0x40
#define HWIO_UART_DM_MR1_CTS_CTL_SHFT                                            0x6
#define HWIO_UART_DM_MR1_AUTO_RFR_LEVEL0_BMSK                                   0x3f
#define HWIO_UART_DM_MR1_AUTO_RFR_LEVEL0_SHFT                                      0

#define HWIO_UART_DM_MR2_ADDR                                             0xf0000004
#define HWIO_UART_DM_MR2_RMSK                                                   0xff
#define HWIO_UART_DM_MR2_SHFT                                                      0
#define HWIO_UART_DM_MR2_IN                                               \
        in_dword_masked(HWIO_UART_DM_MR2_ADDR, HWIO_UART_DM_MR2_RMSK)
#define HWIO_UART_DM_MR2_INM(m)                                           \
        in_dword_masked(HWIO_UART_DM_MR2_ADDR, m)
#define HWIO_UART_DM_MR2_OUT(v)                                           \
        out_dword(HWIO_UART_DM_MR2_ADDR,v)
#define HWIO_UART_DM_MR2_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MR2_ADDR,m,v,HWIO_UART_DM_MR2_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MR2_LOOPBACK_BMSK                                          0x80
#define HWIO_UART_DM_MR2_LOOPBACK_SHFT                                           0x7
#define HWIO_UART_DM_MR2_ERROR_MODE_BMSK                                        0x40
#define HWIO_UART_DM_MR2_ERROR_MODE_SHFT                                         0x6
#define HWIO_UART_DM_MR2_BITS_PER_CHAR_BMSK                                     0x30
#define HWIO_UART_DM_MR2_BITS_PER_CHAR_SHFT                                      0x4
#define HWIO_UART_DM_MR2_BITS_PER_CHAR_5_BITS_FVAL                                 0
#define HWIO_UART_DM_MR2_BITS_PER_CHAR_6_BITS_FVAL                               0x1
#define HWIO_UART_DM_MR2_BITS_PER_CHAR_7_BITS_FVAL                               0x2
#define HWIO_UART_DM_MR2_BITS_PER_CHAR_8_BITS_FVAL                               0x3
#define HWIO_UART_DM_MR2_STOP_BIT_LEN_BMSK                                       0xc
#define HWIO_UART_DM_MR2_STOP_BIT_LEN_SHFT                                       0x2
#define HWIO_UART_DM_MR2_STOP_BIT_LEN_0_563_FVAL                                   0
#define HWIO_UART_DM_MR2_STOP_BIT_LEN_1_000_BIT_TIME_FVAL                        0x1
#define HWIO_UART_DM_MR2_STOP_BIT_LEN_1_563_FVAL                                 0x2
#define HWIO_UART_DM_MR2_STOP_BIT_LEN_2_000_BIT_TIMES_FVAL                       0x3
#define HWIO_UART_DM_MR2_PARITY_MODE_BMSK                                        0x3
#define HWIO_UART_DM_MR2_PARITY_MODE_SHFT                                          0
#define HWIO_UART_DM_MR2_PARITY_MODE_NO_PARITY_FVAL                                0
#define HWIO_UART_DM_MR2_PARITY_MODE_ODD_PARITY_FVAL                             0x1
#define HWIO_UART_DM_MR2_PARITY_MODE_EVEN_PARITY_FVAL                            0x2
#define HWIO_UART_DM_MR2_PARITY_MODE_SPACE_PARITY_FVAL                           0x3

#define HWIO_UART_DM_CSR_ADDR                                             0xf0000008
#define HWIO_UART_DM_CSR_RMSK                                                   0xff
#define HWIO_UART_DM_CSR_SHFT                                                      0
#define HWIO_UART_DM_CSR_OUT(v)                                           \
        out_dword(HWIO_UART_DM_CSR_ADDR,v)
#define HWIO_UART_DM_CSR_OUTM(m,v)                                        \
        out_dword_masked(HWIO_UART_DM_CSR_ADDR,m,v,HWIO_UART_DM_CSR_shadow)
#define HWIO_UART_DM_CSR_UART_RX_CLK_SEL_BMSK                                   0xf0
#define HWIO_UART_DM_CSR_UART_RX_CLK_SEL_SHFT                                    0x4
#define HWIO_UART_DM_CSR_UART_TX_CLK_SEL_BMSK                                    0xf
#define HWIO_UART_DM_CSR_UART_TX_CLK_SEL_SHFT                                      0

#define HWIO_UART_DM_TF_ADDR                                              0xf0000070
#define HWIO_UART_DM_TF_RMSK                                              0xffffffff
#define HWIO_UART_DM_TF_SHFT                                                       0
#define HWIO_UART_DM_TF_OUT(v)                                            \
        out_dword(HWIO_UART_DM_TF_ADDR,v)
#define HWIO_UART_DM_TF_OUTM(m,v)                                         \
        out_dword_masked(HWIO_UART_DM_TF_ADDR,m,v,HWIO_UART_DM_TF_shadow)
#define HWIO_UART_DM_TF_UART_TF_BMSK                                      0xffffffff
#define HWIO_UART_DM_TF_UART_TF_SHFT                                               0

#define HWIO_UART_DM_TF_2_ADDR                                            0xf0000074
#define HWIO_UART_DM_TF_2_RMSK                                            0xffffffff
#define HWIO_UART_DM_TF_2_SHFT                                                     0
#define HWIO_UART_DM_TF_2_OUT(v)                                          \
        out_dword(HWIO_UART_DM_TF_2_ADDR,v)
#define HWIO_UART_DM_TF_2_OUTM(m,v)                                       \
        out_dword_masked(HWIO_UART_DM_TF_2_ADDR,m,v,HWIO_UART_DM_TF_2_shadow)
#define HWIO_UART_DM_TF_2_UART_TF_BMSK                                    0xffffffff
#define HWIO_UART_DM_TF_2_UART_TF_SHFT                                             0

#define HWIO_UART_DM_TF_3_ADDR                                            0xf0000078
#define HWIO_UART_DM_TF_3_RMSK                                            0xffffffff
#define HWIO_UART_DM_TF_3_SHFT                                                     0
#define HWIO_UART_DM_TF_3_OUT(v)                                          \
        out_dword(HWIO_UART_DM_TF_3_ADDR,v)
#define HWIO_UART_DM_TF_3_OUTM(m,v)                                       \
        out_dword_masked(HWIO_UART_DM_TF_3_ADDR,m,v,HWIO_UART_DM_TF_3_shadow)
#define HWIO_UART_DM_TF_3_UART_TF_BMSK                                    0xffffffff
#define HWIO_UART_DM_TF_3_UART_TF_SHFT                                             0

#define HWIO_UART_DM_TF_4_ADDR                                            0xf000007c
#define HWIO_UART_DM_TF_4_RMSK                                            0xffffffff
#define HWIO_UART_DM_TF_4_SHFT                                                     0
#define HWIO_UART_DM_TF_4_OUT(v)                                          \
        out_dword(HWIO_UART_DM_TF_4_ADDR,v)
#define HWIO_UART_DM_TF_4_OUTM(m,v)                                       \
        out_dword_masked(HWIO_UART_DM_TF_4_ADDR,m,v,HWIO_UART_DM_TF_4_shadow)
#define HWIO_UART_DM_TF_4_UART_TF_BMSK                                    0xffffffff
#define HWIO_UART_DM_TF_4_UART_TF_SHFT                                             0

#define HWIO_UART_DM_CR_ADDR                                              0xf0000010
#define HWIO_UART_DM_CR_RMSK                                                   0xfff
#define HWIO_UART_DM_CR_SHFT                                                       0
#define HWIO_UART_DM_CR_OUT(v)                                            \
        out_dword(HWIO_UART_DM_CR_ADDR,v)
#define HWIO_UART_DM_CR_OUTM(m,v)                                         \
        out_dword_masked(HWIO_UART_DM_CR_ADDR,m,v,HWIO_UART_DM_CR_shadow)
#define HWIO_UART_DM_CR_CHANNEL_COMMAND_MSB_BMSK                               0x800
#define HWIO_UART_DM_CR_CHANNEL_COMMAND_MSB_SHFT                                 0xb
#define HWIO_UART_DM_CR_GENERAL_COMMAND_BMSK                                   0x700
#define HWIO_UART_DM_CR_GENERAL_COMMAND_SHFT                                     0x8
#define HWIO_UART_DM_CR_CHANNEL_COMMAND_LSB_BMSK                                0xf0
#define HWIO_UART_DM_CR_CHANNEL_COMMAND_LSB_SHFT                                 0x4
#define HWIO_UART_DM_CR_UART_TX_DISABLE_BMSK                                     0x8
#define HWIO_UART_DM_CR_UART_TX_DISABLE_SHFT                                     0x3
#define HWIO_UART_DM_CR_UART_TX_EN_BMSK                                          0x4
#define HWIO_UART_DM_CR_UART_TX_EN_SHFT                                          0x2
#define HWIO_UART_DM_CR_UART_RX_DISABLE_BMSK                                     0x2
#define HWIO_UART_DM_CR_UART_RX_DISABLE_SHFT                                     0x1
#define HWIO_UART_DM_CR_UART_RX_EN_BMSK                                          0x1
#define HWIO_UART_DM_CR_UART_RX_EN_SHFT                                            0

#define HWIO_UART_DM_IMR_ADDR                                             0xf0000014
#define HWIO_UART_DM_IMR_RMSK                                                  0x3ff
#define HWIO_UART_DM_IMR_SHFT                                                      0
#define HWIO_UART_DM_IMR_OUT(v)                                           \
        out_dword(HWIO_UART_DM_IMR_ADDR,v)
#define HWIO_UART_DM_IMR_OUTM(m,v)                                        \
        out_dword_masked(HWIO_UART_DM_IMR_ADDR,m,v,HWIO_UART_DM_IMR_shadow)
#define HWIO_UART_DM_IMR_TX_DONE_BMSK                                          0x200
#define HWIO_UART_DM_IMR_TX_DONE_SHFT                                            0x9
#define HWIO_UART_DM_IMR_TX_ERROR_BMSK                                         0x100
#define HWIO_UART_DM_IMR_TX_ERROR_SHFT                                           0x8
#define HWIO_UART_DM_IMR_TX_READY_BMSK                                          0x80
#define HWIO_UART_DM_IMR_TX_READY_SHFT                                           0x7
#define HWIO_UART_DM_IMR_CURRENT_CTS_BMSK                                       0x40
#define HWIO_UART_DM_IMR_CURRENT_CTS_SHFT                                        0x6
#define HWIO_UART_DM_IMR_DELTA_CTS_BMSK                                         0x20
#define HWIO_UART_DM_IMR_DELTA_CTS_SHFT                                          0x5
#define HWIO_UART_DM_IMR_RXLEV_BMSK                                             0x10
#define HWIO_UART_DM_IMR_RXLEV_SHFT                                              0x4
#define HWIO_UART_DM_IMR_RXSTALE_BMSK                                            0x8
#define HWIO_UART_DM_IMR_RXSTALE_SHFT                                            0x3
#define HWIO_UART_DM_IMR_RXBREAK_BMSK                                            0x4
#define HWIO_UART_DM_IMR_RXBREAK_SHFT                                            0x2
#define HWIO_UART_DM_IMR_RXHUNT_BMSK                                             0x2
#define HWIO_UART_DM_IMR_RXHUNT_SHFT                                             0x1
#define HWIO_UART_DM_IMR_TXLEV_BMSK                                              0x1
#define HWIO_UART_DM_IMR_TXLEV_SHFT                                                0

#define HWIO_UART_DM_IPR_ADDR                                             0xf0000018
#define HWIO_UART_DM_IPR_RMSK                                             0xffffffdf
#define HWIO_UART_DM_IPR_SHFT                                                      0
#define HWIO_UART_DM_IPR_IN                                               \
        in_dword_masked(HWIO_UART_DM_IPR_ADDR, HWIO_UART_DM_IPR_RMSK)
#define HWIO_UART_DM_IPR_INM(m)                                           \
        in_dword_masked(HWIO_UART_DM_IPR_ADDR, m)
#define HWIO_UART_DM_IPR_OUT(v)                                           \
        out_dword(HWIO_UART_DM_IPR_ADDR,v)
#define HWIO_UART_DM_IPR_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_IPR_ADDR,m,v,HWIO_UART_DM_IPR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_IPR_STALE_TIMEOUT_MSB_BMSK                           0xffffff80
#define HWIO_UART_DM_IPR_STALE_TIMEOUT_MSB_SHFT                                  0x7
#define HWIO_UART_DM_IPR_SAMPLE_DATA_BMSK                                       0x40
#define HWIO_UART_DM_IPR_SAMPLE_DATA_SHFT                                        0x6
#define HWIO_UART_DM_IPR_STALE_TIMEOUT_LSB_BMSK                                 0x1f
#define HWIO_UART_DM_IPR_STALE_TIMEOUT_LSB_SHFT                                    0

#define HWIO_UART_DM_TFWR_ADDR                                            0xf000001c
#define HWIO_UART_DM_TFWR_RMSK                                            0xffffffff
#define HWIO_UART_DM_TFWR_SHFT                                                     0
#define HWIO_UART_DM_TFWR_IN                                              \
        in_dword_masked(HWIO_UART_DM_TFWR_ADDR, HWIO_UART_DM_TFWR_RMSK)
#define HWIO_UART_DM_TFWR_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_TFWR_ADDR, m)
#define HWIO_UART_DM_TFWR_OUT(v)                                          \
        out_dword(HWIO_UART_DM_TFWR_ADDR,v)
#define HWIO_UART_DM_TFWR_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_TFWR_ADDR,m,v,HWIO_UART_DM_TFWR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_TFWR_TFW_BMSK                                        0xffffffff
#define HWIO_UART_DM_TFWR_TFW_SHFT                                                 0

#define HWIO_UART_DM_RFWR_ADDR                                            0xf0000020
#define HWIO_UART_DM_RFWR_RMSK                                            0xffffffff
#define HWIO_UART_DM_RFWR_SHFT                                                     0
#define HWIO_UART_DM_RFWR_IN                                              \
        in_dword_masked(HWIO_UART_DM_RFWR_ADDR, HWIO_UART_DM_RFWR_RMSK)
#define HWIO_UART_DM_RFWR_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_RFWR_ADDR, m)
#define HWIO_UART_DM_RFWR_OUT(v)                                          \
        out_dword(HWIO_UART_DM_RFWR_ADDR,v)
#define HWIO_UART_DM_RFWR_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_RFWR_ADDR,m,v,HWIO_UART_DM_RFWR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_RFWR_RFW_BMSK                                        0xffffffff
#define HWIO_UART_DM_RFWR_RFW_SHFT                                                 0

#define HWIO_UART_DM_HCR_ADDR                                             0xf0000024
#define HWIO_UART_DM_HCR_RMSK                                                   0xff
#define HWIO_UART_DM_HCR_SHFT                                                      0
#define HWIO_UART_DM_HCR_IN                                               \
        in_dword_masked(HWIO_UART_DM_HCR_ADDR, HWIO_UART_DM_HCR_RMSK)
#define HWIO_UART_DM_HCR_INM(m)                                           \
        in_dword_masked(HWIO_UART_DM_HCR_ADDR, m)
#define HWIO_UART_DM_HCR_OUT(v)                                           \
        out_dword(HWIO_UART_DM_HCR_ADDR,v)
#define HWIO_UART_DM_HCR_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_HCR_ADDR,m,v,HWIO_UART_DM_HCR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_HCR_DATA_BMSK                                              0xff
#define HWIO_UART_DM_HCR_DATA_SHFT                                                 0

#define HWIO_UART_DM_DMRX_ADDR                                            0xf0000034
#define HWIO_UART_DM_DMRX_RMSK                                             0x1ffffff
#define HWIO_UART_DM_DMRX_SHFT                                                     0
#define HWIO_UART_DM_DMRX_IN                                              \
        in_dword_masked(HWIO_UART_DM_DMRX_ADDR, HWIO_UART_DM_DMRX_RMSK)
#define HWIO_UART_DM_DMRX_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_DMRX_ADDR, m)
#define HWIO_UART_DM_DMRX_OUT(v)                                          \
        out_dword(HWIO_UART_DM_DMRX_ADDR,v)
#define HWIO_UART_DM_DMRX_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_DMRX_ADDR,m,v,HWIO_UART_DM_DMRX_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_DMRX_RX_DM_CRCI_CHARS_BMSK                            0x1ffffff
#define HWIO_UART_DM_DMRX_RX_DM_CRCI_CHARS_SHFT                                    0

#define HWIO_UART_DM_IRDA_ADDR                                            0xf0000038
#define HWIO_UART_DM_IRDA_RMSK                                                  0x1f
#define HWIO_UART_DM_IRDA_SHFT                                                     0
#define HWIO_UART_DM_IRDA_OUT(v)                                          \
        out_dword(HWIO_UART_DM_IRDA_ADDR,v)
#define HWIO_UART_DM_IRDA_OUTM(m,v)                                       \
        out_dword_masked(HWIO_UART_DM_IRDA_ADDR,m,v,HWIO_UART_DM_IRDA_shadow)
#define HWIO_UART_DM_IRDA_MEDIUM_RATE_EN_BMSK                                   0x10
#define HWIO_UART_DM_IRDA_MEDIUM_RATE_EN_SHFT                                    0x4
#define HWIO_UART_DM_IRDA_IRDA_LOOPBACK_BMSK                                     0x8
#define HWIO_UART_DM_IRDA_IRDA_LOOPBACK_SHFT                                     0x3
#define HWIO_UART_DM_IRDA_INVERT_IRDA_TX_BMSK                                    0x4
#define HWIO_UART_DM_IRDA_INVERT_IRDA_TX_SHFT                                    0x2
#define HWIO_UART_DM_IRDA_INVERT_IRDA_RX_BMSK                                    0x2
#define HWIO_UART_DM_IRDA_INVERT_IRDA_RX_SHFT                                    0x1
#define HWIO_UART_DM_IRDA_IRDA_EN_BMSK                                           0x1
#define HWIO_UART_DM_IRDA_IRDA_EN_SHFT                                             0

#define HWIO_UART_DM_DMEN_ADDR                                            0xf000003c
#define HWIO_UART_DM_DMEN_RMSK                                                   0x3
#define HWIO_UART_DM_DMEN_SHFT                                                     0
#define HWIO_UART_DM_DMEN_IN                                              \
        in_dword_masked(HWIO_UART_DM_DMEN_ADDR, HWIO_UART_DM_DMEN_RMSK)
#define HWIO_UART_DM_DMEN_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_DMEN_ADDR, m)
#define HWIO_UART_DM_DMEN_OUT(v)                                          \
        out_dword(HWIO_UART_DM_DMEN_ADDR,v)
#define HWIO_UART_DM_DMEN_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_DMEN_ADDR,m,v,HWIO_UART_DM_DMEN_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_DMEN_RX_DM_EN_BMSK                                          0x2
#define HWIO_UART_DM_DMEN_RX_DM_EN_SHFT                                          0x1
#define HWIO_UART_DM_DMEN_TX_DM_EN_BMSK                                          0x1
#define HWIO_UART_DM_DMEN_TX_DM_EN_SHFT                                            0

#define HWIO_UART_DM_NO_CHARS_FOR_TX_ADDR                                 0xf0000040
#define HWIO_UART_DM_NO_CHARS_FOR_TX_RMSK                                   0xffffff
#define HWIO_UART_DM_NO_CHARS_FOR_TX_SHFT                                          0
#define HWIO_UART_DM_NO_CHARS_FOR_TX_IN                                   \
        in_dword_masked(HWIO_UART_DM_NO_CHARS_FOR_TX_ADDR, HWIO_UART_DM_NO_CHARS_FOR_TX_RMSK)
#define HWIO_UART_DM_NO_CHARS_FOR_TX_INM(m)                               \
        in_dword_masked(HWIO_UART_DM_NO_CHARS_FOR_TX_ADDR, m)
#define HWIO_UART_DM_NO_CHARS_FOR_TX_OUT(v)                               \
        out_dword(HWIO_UART_DM_NO_CHARS_FOR_TX_ADDR,v)
#define HWIO_UART_DM_NO_CHARS_FOR_TX_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_NO_CHARS_FOR_TX_ADDR,m,v,HWIO_UART_DM_NO_CHARS_FOR_TX_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_BMSK                0xffffff
#define HWIO_UART_DM_NO_CHARS_FOR_TX_TX_TOTAL_TRANS_LEN_SHFT                       0

#define HWIO_UART_DM_BADR_ADDR                                            0xf0000044
#define HWIO_UART_DM_BADR_RMSK                                            0xfffffffc
#define HWIO_UART_DM_BADR_SHFT                                                     0
#define HWIO_UART_DM_BADR_IN                                              \
        in_dword_masked(HWIO_UART_DM_BADR_ADDR, HWIO_UART_DM_BADR_RMSK)
#define HWIO_UART_DM_BADR_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_BADR_ADDR, m)
#define HWIO_UART_DM_BADR_OUT(v)                                          \
        out_dword(HWIO_UART_DM_BADR_ADDR,v)
#define HWIO_UART_DM_BADR_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_BADR_ADDR,m,v,HWIO_UART_DM_BADR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_BADR_RX_BASE_ADDR_BMSK                               0xfffffffc
#define HWIO_UART_DM_BADR_RX_BASE_ADDR_SHFT                                      0x2

#define HWIO_UART_DM_TESTSL_ADDR                                          0xf0000048
#define HWIO_UART_DM_TESTSL_RMSK                                                0x1f
#define HWIO_UART_DM_TESTSL_SHFT                                                   0
#define HWIO_UART_DM_TESTSL_IN                                            \
        in_dword_masked(HWIO_UART_DM_TESTSL_ADDR, HWIO_UART_DM_TESTSL_RMSK)
#define HWIO_UART_DM_TESTSL_INM(m)                                        \
        in_dword_masked(HWIO_UART_DM_TESTSL_ADDR, m)
#define HWIO_UART_DM_TESTSL_OUT(v)                                        \
        out_dword(HWIO_UART_DM_TESTSL_ADDR,v)
#define HWIO_UART_DM_TESTSL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_TESTSL_ADDR,m,v,HWIO_UART_DM_TESTSL_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_TESTSL_TEST_EN_BMSK                                        0x10
#define HWIO_UART_DM_TESTSL_TEST_EN_SHFT                                         0x4
#define HWIO_UART_DM_TESTSL_TEST_SEL_BMSK                                        0xf
#define HWIO_UART_DM_TESTSL_TEST_SEL_SHFT                                          0

#define HWIO_UART_DM_MISR_MODE_ADDR                                       0xf0000060
#define HWIO_UART_DM_MISR_MODE_RMSK                                              0x3
#define HWIO_UART_DM_MISR_MODE_SHFT                                                0
#define HWIO_UART_DM_MISR_MODE_IN                                         \
        in_dword_masked(HWIO_UART_DM_MISR_MODE_ADDR, HWIO_UART_DM_MISR_MODE_RMSK)
#define HWIO_UART_DM_MISR_MODE_INM(m)                                     \
        in_dword_masked(HWIO_UART_DM_MISR_MODE_ADDR, m)
#define HWIO_UART_DM_MISR_MODE_OUT(v)                                     \
        out_dword(HWIO_UART_DM_MISR_MODE_ADDR,v)
#define HWIO_UART_DM_MISR_MODE_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MISR_MODE_ADDR,m,v,HWIO_UART_DM_MISR_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MISR_MODE_MODE_BMSK                                         0x3
#define HWIO_UART_DM_MISR_MODE_MODE_SHFT                                           0
#define HWIO_UART_DM_MISR_MODE_MODE_DISABLED_FVAL                                  0
#define HWIO_UART_DM_MISR_MODE_MODE_ENABLED_TX_TEST_FVAL                         0x1
#define HWIO_UART_DM_MISR_MODE_MODE_ENABLED_RX_TEST_FVAL                         0x2

#define HWIO_UART_DM_MISR_RESET_ADDR                                      0xf0000064
#define HWIO_UART_DM_MISR_RESET_RMSK                                             0x1
#define HWIO_UART_DM_MISR_RESET_SHFT                                               0
#define HWIO_UART_DM_MISR_RESET_IN                                        \
        in_dword_masked(HWIO_UART_DM_MISR_RESET_ADDR, HWIO_UART_DM_MISR_RESET_RMSK)
#define HWIO_UART_DM_MISR_RESET_INM(m)                                    \
        in_dword_masked(HWIO_UART_DM_MISR_RESET_ADDR, m)
#define HWIO_UART_DM_MISR_RESET_OUT(v)                                    \
        out_dword(HWIO_UART_DM_MISR_RESET_ADDR,v)
#define HWIO_UART_DM_MISR_RESET_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MISR_RESET_ADDR,m,v,HWIO_UART_DM_MISR_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MISR_RESET_RESET_BMSK                                       0x1
#define HWIO_UART_DM_MISR_RESET_RESET_SHFT                                         0

#define HWIO_UART_DM_MISR_EXPORT_ADDR                                     0xf0000068
#define HWIO_UART_DM_MISR_EXPORT_RMSK                                            0x1
#define HWIO_UART_DM_MISR_EXPORT_SHFT                                              0
#define HWIO_UART_DM_MISR_EXPORT_IN                                       \
        in_dword_masked(HWIO_UART_DM_MISR_EXPORT_ADDR, HWIO_UART_DM_MISR_EXPORT_RMSK)
#define HWIO_UART_DM_MISR_EXPORT_INM(m)                                   \
        in_dword_masked(HWIO_UART_DM_MISR_EXPORT_ADDR, m)
#define HWIO_UART_DM_MISR_EXPORT_OUT(v)                                   \
        out_dword(HWIO_UART_DM_MISR_EXPORT_ADDR,v)
#define HWIO_UART_DM_MISR_EXPORT_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MISR_EXPORT_ADDR,m,v,HWIO_UART_DM_MISR_EXPORT_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MISR_EXPORT_EXPORT_BMSK                                     0x1
#define HWIO_UART_DM_MISR_EXPORT_EXPORT_SHFT                                       0

#define HWIO_UART_DM_MISR_VAL_ADDR                                        0xf000006c
#define HWIO_UART_DM_MISR_VAL_RMSK                                             0x3ff
#define HWIO_UART_DM_MISR_VAL_SHFT                                                 0
#define HWIO_UART_DM_MISR_VAL_IN                                          \
        in_dword_masked(HWIO_UART_DM_MISR_VAL_ADDR, HWIO_UART_DM_MISR_VAL_RMSK)
#define HWIO_UART_DM_MISR_VAL_INM(m)                                      \
        in_dword_masked(HWIO_UART_DM_MISR_VAL_ADDR, m)
#define HWIO_UART_DM_MISR_VAL_OUT(v)                                      \
        out_dword(HWIO_UART_DM_MISR_VAL_ADDR,v)
#define HWIO_UART_DM_MISR_VAL_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MISR_VAL_ADDR,m,v,HWIO_UART_DM_MISR_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MISR_VAL_VAL_BMSK                                         0x3ff
#define HWIO_UART_DM_MISR_VAL_VAL_SHFT                                             0

#define HWIO_UART_DM_SIM_CFG_ADDR                                         0xf0000080
#define HWIO_UART_DM_SIM_CFG_RMSK                                            0x3ffff
#define HWIO_UART_DM_SIM_CFG_SHFT                                                  0
#define HWIO_UART_DM_SIM_CFG_OUT(v)                                       \
        out_dword(HWIO_UART_DM_SIM_CFG_ADDR,v)
#define HWIO_UART_DM_SIM_CFG_OUTM(m,v)                                    \
        out_dword_masked(HWIO_UART_DM_SIM_CFG_ADDR,m,v,HWIO_UART_DM_SIM_CFG_shadow)
#define HWIO_UART_DM_SIM_CFG_UIM_TX_MODE_BMSK                                0x20000
#define HWIO_UART_DM_SIM_CFG_UIM_TX_MODE_SHFT                                   0x11
#define HWIO_UART_DM_SIM_CFG_UIM_RX_MODE_BMSK                                0x10000
#define HWIO_UART_DM_SIM_CFG_UIM_RX_MODE_SHFT                                   0x10
#define HWIO_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_BMSK                            0xff00
#define HWIO_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_SHFT                               0x8
#define HWIO_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_1_BIT_TIMES_FVAL                   0x1
#define HWIO_UART_DM_SIM_CFG_SIM_STOP_BIT_LEN_2_BIT_TIMES_FVAL                   0x2
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_ON_BMSK                                    0x80
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_ON_SHFT                                     0x7
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_BMSK                               0x40
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_SHFT                                0x6
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD8_FVAL                            0x1
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_TD8_SEL_TD4_FVAL                              0
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_BMSK                             0x20
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_SHFT                              0x5
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_HIGH_FVAL                         0x1
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_STOP_HIGH_LOW_FVAL                            0
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_SEL_BMSK                                   0x10
#define HWIO_UART_DM_SIM_CFG_SIM_CLK_SEL_SHFT                                    0x4
#define HWIO_UART_DM_SIM_CFG_MASK_RX_BMSK                                        0x8
#define HWIO_UART_DM_SIM_CFG_MASK_RX_SHFT                                        0x3
#define HWIO_UART_DM_SIM_CFG_SWAP_D_BMSK                                         0x4
#define HWIO_UART_DM_SIM_CFG_SWAP_D_SHFT                                         0x2
#define HWIO_UART_DM_SIM_CFG_INV_D_BMSK                                          0x2
#define HWIO_UART_DM_SIM_CFG_INV_D_SHFT                                          0x1
#define HWIO_UART_DM_SIM_CFG_SIM_SEL_BMSK                                        0x1
#define HWIO_UART_DM_SIM_CFG_SIM_SEL_SHFT                                          0

#define HWIO_UART_DM_TEST_WR_ADDR_ADDR                                    0xf0000084
#define HWIO_UART_DM_TEST_WR_ADDR_RMSK                                    0xffffffff
#define HWIO_UART_DM_TEST_WR_ADDR_SHFT                                             0
#define HWIO_UART_DM_TEST_WR_ADDR_IN                                      \
        in_dword_masked(HWIO_UART_DM_TEST_WR_ADDR_ADDR, HWIO_UART_DM_TEST_WR_ADDR_RMSK)
#define HWIO_UART_DM_TEST_WR_ADDR_INM(m)                                  \
        in_dword_masked(HWIO_UART_DM_TEST_WR_ADDR_ADDR, m)
#define HWIO_UART_DM_TEST_WR_ADDR_OUT(v)                                  \
        out_dword(HWIO_UART_DM_TEST_WR_ADDR_ADDR,v)
#define HWIO_UART_DM_TEST_WR_ADDR_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_TEST_WR_ADDR_ADDR,m,v,HWIO_UART_DM_TEST_WR_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_BMSK                       0xffffffff
#define HWIO_UART_DM_TEST_WR_ADDR_TEST_WR_ADDR_SHFT                                0

#define HWIO_UART_DM_TEST_WR_DATA_ADDR                                    0xf0000088
#define HWIO_UART_DM_TEST_WR_DATA_RMSK                                    0xffffffff
#define HWIO_UART_DM_TEST_WR_DATA_SHFT                                             0
#define HWIO_UART_DM_TEST_WR_DATA_OUT(v)                                  \
        out_dword(HWIO_UART_DM_TEST_WR_DATA_ADDR,v)
#define HWIO_UART_DM_TEST_WR_DATA_OUTM(m,v)                               \
        out_dword_masked(HWIO_UART_DM_TEST_WR_DATA_ADDR,m,v,HWIO_UART_DM_TEST_WR_DATA_shadow)
#define HWIO_UART_DM_TEST_WR_DATA_TEST_WR_DATA_BMSK                       0xffffffff
#define HWIO_UART_DM_TEST_WR_DATA_TEST_WR_DATA_SHFT                                0

#define HWIO_UART_DM_TEST_RD_ADDR_ADDR                                    0xf000008c
#define HWIO_UART_DM_TEST_RD_ADDR_RMSK                                    0xffffffff
#define HWIO_UART_DM_TEST_RD_ADDR_SHFT                                             0
#define HWIO_UART_DM_TEST_RD_ADDR_IN                                      \
        in_dword_masked(HWIO_UART_DM_TEST_RD_ADDR_ADDR, HWIO_UART_DM_TEST_RD_ADDR_RMSK)
#define HWIO_UART_DM_TEST_RD_ADDR_INM(m)                                  \
        in_dword_masked(HWIO_UART_DM_TEST_RD_ADDR_ADDR, m)
#define HWIO_UART_DM_TEST_RD_ADDR_OUT(v)                                  \
        out_dword(HWIO_UART_DM_TEST_RD_ADDR_ADDR,v)
#define HWIO_UART_DM_TEST_RD_ADDR_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_TEST_RD_ADDR_ADDR,m,v,HWIO_UART_DM_TEST_RD_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_BMSK                       0xffffffff
#define HWIO_UART_DM_TEST_RD_ADDR_TEST_RD_ADDR_SHFT                                0

// Sub-Section 15.2.2.2: Read registers
#define HWIO_UART_DM_SR_ADDR                                              0xf0000008
#define HWIO_UART_DM_SR_RMSK                                                    0xff
#define HWIO_UART_DM_SR_SHFT                                                       0
#define HWIO_UART_DM_SR_IN                                                \
        in_dword_masked(HWIO_UART_DM_SR_ADDR, HWIO_UART_DM_SR_RMSK)
#define HWIO_UART_DM_SR_INM(m)                                            \
        in_dword_masked(HWIO_UART_DM_SR_ADDR, m)
#define HWIO_UART_DM_SR_HUNT_CHAR_BMSK                                          0x80
#define HWIO_UART_DM_SR_HUNT_CHAR_SHFT                                           0x7
#define HWIO_UART_DM_SR_RX_BREAK_BMSK                                           0x40
#define HWIO_UART_DM_SR_RX_BREAK_SHFT                                            0x6
#define HWIO_UART_DM_SR_PAR_FRAME_ERR_BMSK                                      0x20
#define HWIO_UART_DM_SR_PAR_FRAME_ERR_SHFT                                       0x5
#define HWIO_UART_DM_SR_UART_OVERRUN_BMSK                                       0x10
#define HWIO_UART_DM_SR_UART_OVERRUN_SHFT                                        0x4
#define HWIO_UART_DM_SR_TXEMT_BMSK                                               0x8
#define HWIO_UART_DM_SR_TXEMT_SHFT                                               0x3
#define HWIO_UART_DM_SR_TXRDY_BMSK                                               0x4
#define HWIO_UART_DM_SR_TXRDY_SHFT                                               0x2
#define HWIO_UART_DM_SR_RXFULL_BMSK                                              0x2
#define HWIO_UART_DM_SR_RXFULL_SHFT                                              0x1
#define HWIO_UART_DM_SR_RXRDY_BMSK                                               0x1
#define HWIO_UART_DM_SR_RXRDY_SHFT                                                 0

#define HWIO_UART_DM_RF_ADDR                                              0xf0000070
#define HWIO_UART_DM_RF_RMSK                                              0xffffffff
#define HWIO_UART_DM_RF_SHFT                                                       0
#define HWIO_UART_DM_RF_IN                                                \
        in_dword_masked(HWIO_UART_DM_RF_ADDR, HWIO_UART_DM_RF_RMSK)
#define HWIO_UART_DM_RF_INM(m)                                            \
        in_dword_masked(HWIO_UART_DM_RF_ADDR, m)
#define HWIO_UART_DM_RF_UART_RF_BMSK                                      0xffffffff
#define HWIO_UART_DM_RF_UART_RF_SHFT                                               0

#define HWIO_UART_DM_RF_2_ADDR                                            0xf0000074
#define HWIO_UART_DM_RF_2_RMSK                                            0xffffffff
#define HWIO_UART_DM_RF_2_SHFT                                                     0
#define HWIO_UART_DM_RF_2_IN                                              \
        in_dword_masked(HWIO_UART_DM_RF_2_ADDR, HWIO_UART_DM_RF_2_RMSK)
#define HWIO_UART_DM_RF_2_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_RF_2_ADDR, m)
#define HWIO_UART_DM_RF_2_UART_RF_BMSK                                    0xffffffff
#define HWIO_UART_DM_RF_2_UART_RF_SHFT                                             0

#define HWIO_UART_DM_RF_3_ADDR                                            0xf0000078
#define HWIO_UART_DM_RF_3_RMSK                                            0xffffffff
#define HWIO_UART_DM_RF_3_SHFT                                                     0
#define HWIO_UART_DM_RF_3_IN                                              \
        in_dword_masked(HWIO_UART_DM_RF_3_ADDR, HWIO_UART_DM_RF_3_RMSK)
#define HWIO_UART_DM_RF_3_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_RF_3_ADDR, m)
#define HWIO_UART_DM_RF_3_UART_RF_BMSK                                    0xffffffff
#define HWIO_UART_DM_RF_3_UART_RF_SHFT                                             0

#define HWIO_UART_DM_RF_4_ADDR                                            0xf000007c
#define HWIO_UART_DM_RF_4_RMSK                                            0xffffffff
#define HWIO_UART_DM_RF_4_SHFT                                                     0
#define HWIO_UART_DM_RF_4_IN                                              \
        in_dword_masked(HWIO_UART_DM_RF_4_ADDR, HWIO_UART_DM_RF_4_RMSK)
#define HWIO_UART_DM_RF_4_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_RF_4_ADDR, m)
#define HWIO_UART_DM_RF_4_UART_RF_BMSK                                    0xffffffff
#define HWIO_UART_DM_RF_4_UART_RF_SHFT                                             0

#define HWIO_UART_DM_MISR_ADDR                                            0xf0000010
#define HWIO_UART_DM_MISR_RMSK                                                  0xff
#define HWIO_UART_DM_MISR_SHFT                                                     0
#define HWIO_UART_DM_MISR_IN                                              \
        in_dword_masked(HWIO_UART_DM_MISR_ADDR, HWIO_UART_DM_MISR_RMSK)
#define HWIO_UART_DM_MISR_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_MISR_ADDR, m)
#define HWIO_UART_DM_MISR_UART_MISR_BMSK                                        0xff
#define HWIO_UART_DM_MISR_UART_MISR_SHFT                                           0

#define HWIO_UART_DM_ISR_ADDR                                             0xf0000014
#define HWIO_UART_DM_ISR_RMSK                                                  0x3ff
#define HWIO_UART_DM_ISR_SHFT                                                      0
#define HWIO_UART_DM_ISR_IN                                               \
        in_dword_masked(HWIO_UART_DM_ISR_ADDR, HWIO_UART_DM_ISR_RMSK)
#define HWIO_UART_DM_ISR_INM(m)                                           \
        in_dword_masked(HWIO_UART_DM_ISR_ADDR, m)
#define HWIO_UART_DM_ISR_TX_DONE_BMSK                                          0x200
#define HWIO_UART_DM_ISR_TX_DONE_SHFT                                            0x9
#define HWIO_UART_DM_ISR_TX_ERROR_BMSK                                         0x100
#define HWIO_UART_DM_ISR_TX_ERROR_SHFT                                           0x8
#define HWIO_UART_DM_ISR_TX_READY_BMSK                                          0x80
#define HWIO_UART_DM_ISR_TX_READY_SHFT                                           0x7
#define HWIO_UART_DM_ISR_CURRENT_CTS_BMSK                                       0x40
#define HWIO_UART_DM_ISR_CURRENT_CTS_SHFT                                        0x6
#define HWIO_UART_DM_ISR_DELTA_CTS_BMSK                                         0x20
#define HWIO_UART_DM_ISR_DELTA_CTS_SHFT                                          0x5
#define HWIO_UART_DM_ISR_RXLEV_BMSK                                             0x10
#define HWIO_UART_DM_ISR_RXLEV_SHFT                                              0x4
#define HWIO_UART_DM_ISR_RXSTALE_BMSK                                            0x8
#define HWIO_UART_DM_ISR_RXSTALE_SHFT                                            0x3
#define HWIO_UART_DM_ISR_RXBREAK_BMSK                                            0x4
#define HWIO_UART_DM_ISR_RXBREAK_SHFT                                            0x2
#define HWIO_UART_DM_ISR_RXHUNT_BMSK                                             0x2
#define HWIO_UART_DM_ISR_RXHUNT_SHFT                                             0x1
#define HWIO_UART_DM_ISR_TXLEV_BMSK                                              0x1
#define HWIO_UART_DM_ISR_TXLEV_SHFT                                                0

#define HWIO_UART_DM_RX_TOTAL_SNAP_ADDR                                   0xf0000038
#define HWIO_UART_DM_RX_TOTAL_SNAP_RMSK                                     0xffffff
#define HWIO_UART_DM_RX_TOTAL_SNAP_SHFT                                            0
#define HWIO_UART_DM_RX_TOTAL_SNAP_IN                                     \
        in_dword_masked(HWIO_UART_DM_RX_TOTAL_SNAP_ADDR, HWIO_UART_DM_RX_TOTAL_SNAP_RMSK)
#define HWIO_UART_DM_RX_TOTAL_SNAP_INM(m)                                 \
        in_dword_masked(HWIO_UART_DM_RX_TOTAL_SNAP_ADDR, m)
#define HWIO_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_BMSK                      0xffffff
#define HWIO_UART_DM_RX_TOTAL_SNAP_RX_TOTAL_BYTES_SHFT                             0

#define HWIO_UART_DM_TXFS_ADDR                                            0xf000004c
#define HWIO_UART_DM_TXFS_RMSK                                            0xffffffff
#define HWIO_UART_DM_TXFS_SHFT                                                     0
#define HWIO_UART_DM_TXFS_IN                                              \
        in_dword_masked(HWIO_UART_DM_TXFS_ADDR, HWIO_UART_DM_TXFS_RMSK)
#define HWIO_UART_DM_TXFS_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_TXFS_ADDR, m)
#define HWIO_UART_DM_TXFS_TX_FIFO_STATE_MSB_BMSK                          0xfffffc00
#define HWIO_UART_DM_TXFS_TX_FIFO_STATE_MSB_SHFT                                 0xa
#define HWIO_UART_DM_TXFS_TX_BUFFER_STATE_BMSK                                 0x380
#define HWIO_UART_DM_TXFS_TX_BUFFER_STATE_SHFT                                   0x7
#define HWIO_UART_DM_TXFS_TX_FIFO_STATE_LSB_BMSK                                0x7f
#define HWIO_UART_DM_TXFS_TX_FIFO_STATE_LSB_SHFT                                   0

#define HWIO_UART_DM_RXFS_ADDR                                            0xf0000050
#define HWIO_UART_DM_RXFS_RMSK                                            0xffffffff
#define HWIO_UART_DM_RXFS_SHFT                                                     0
#define HWIO_UART_DM_RXFS_IN                                              \
        in_dword_masked(HWIO_UART_DM_RXFS_ADDR, HWIO_UART_DM_RXFS_RMSK)
#define HWIO_UART_DM_RXFS_INM(m)                                          \
        in_dword_masked(HWIO_UART_DM_RXFS_ADDR, m)
#define HWIO_UART_DM_RXFS_RX_FIFO_STATE_MSB_BMSK                          0xfffffc00
#define HWIO_UART_DM_RXFS_RX_FIFO_STATE_MSB_SHFT                                 0xa
#define HWIO_UART_DM_RXFS_RX_BUFFER_STATE_BMSK                                 0x380
#define HWIO_UART_DM_RXFS_RX_BUFFER_STATE_SHFT                                   0x7
#define HWIO_UART_DM_RXFS_RX_FIFO_STATE_LSB_BMSK                                0x7f
#define HWIO_UART_DM_RXFS_RX_FIFO_STATE_LSB_SHFT                                   0

#define HWIO_UART_DM_TEST_RD_DATA_ADDR                                    0xf0000090
#define HWIO_UART_DM_TEST_RD_DATA_RMSK                                    0xffffffff
#define HWIO_UART_DM_TEST_RD_DATA_SHFT                                             0
#define HWIO_UART_DM_TEST_RD_DATA_IN                                      \
        in_dword_masked(HWIO_UART_DM_TEST_RD_DATA_ADDR, HWIO_UART_DM_TEST_RD_DATA_RMSK)
#define HWIO_UART_DM_TEST_RD_DATA_INM(m)                                  \
        in_dword_masked(HWIO_UART_DM_TEST_RD_DATA_ADDR, m)
#define HWIO_UART_DM_TEST_RD_DATA_TEST_RD_DATA_BMSK                       0xffffffff
#define HWIO_UART_DM_TEST_RD_DATA_TEST_RD_DATA_SHFT                                0

// Stop Parsing at Section 15.3: Software Procedures
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// RESERVED10 (0xF8_000_000 - 0xFF_FEF_FFC)
//----------------------------------------------------------------------------
#define RESERVED10_BASE                                                  0xf8000000
//----------------------------------------------------------------------------
// BOOT_ROM (0xFF_FF0_000 - 0xFF_FFF_FFC)
//----------------------------------------------------------------------------
#define BOOT_ROM_BASE                                                    0xffff0000
//----------------------------------------------------------------------------
// CHIP_BASE (0x80_000_000 - 0x87_FFF_FFC)
//----------------------------------------------------------------------------
#define CHIP_BASE_BASE                                                   0x80000000
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to NAND_BASE      (from ARM)
//
//       Note nandaddr       is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// nand (0x08000 - 0x09FFC)
//
// FERNANDD - NAND is needed by UXMC but is not used by PEDRO.
// FERNANDD - Comment the next 2 lines if you do not want to see the constants
//            going to the $verif/include files.
//            This also requires to manually modify makefile.manual.rules.
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// NANDADDR_NAND_FILE                generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 6.1: ARM registers
#define HWIO_NAND_FLASH_CMD_ADDR                                          0x80008000
#define HWIO_NAND_FLASH_CMD_RMSK                                          0xffffffff
#define HWIO_NAND_FLASH_CMD_SHFT                                                   0
#define HWIO_NAND_FLASH_CMD_IN                                            \
        in_dword_masked(HWIO_NAND_FLASH_CMD_ADDR, HWIO_NAND_FLASH_CMD_RMSK)
#define HWIO_NAND_FLASH_CMD_INM(m)                                        \
        in_dword_masked(HWIO_NAND_FLASH_CMD_ADDR, m)
#define HWIO_NAND_FLASH_CMD_OUT(v)                                        \
        out_dword(HWIO_NAND_FLASH_CMD_ADDR,v)
#define HWIO_NAND_FLASH_CMD_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_CMD_ADDR,m,v,HWIO_NAND_FLASH_CMD_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_CMD_RESERVED_BITS31_19_BMSK                       0xfff80000
#define HWIO_NAND_FLASH_CMD_RESERVED_BITS31_19_SHFT                             0x13
#define HWIO_NAND_FLASH_CMD_ONE_NAND_INTR_STATUS_BMSK                        0x40000
#define HWIO_NAND_FLASH_CMD_ONE_NAND_INTR_STATUS_SHFT                           0x12
#define HWIO_NAND_FLASH_CMD_ONE_NAND_HOST_CFG_BMSK                           0x20000
#define HWIO_NAND_FLASH_CMD_ONE_NAND_HOST_CFG_SHFT                              0x11
#define HWIO_NAND_FLASH_CMD_AUTO_DETECT_DATA_XFR_SIZE_BMSK                   0x1ff80
#define HWIO_NAND_FLASH_CMD_AUTO_DETECT_DATA_XFR_SIZE_SHFT                       0x7
#define HWIO_NAND_FLASH_CMD_AUTO_DETECT_BMSK                                    0x40
#define HWIO_NAND_FLASH_CMD_AUTO_DETECT_SHFT                                     0x6
#define HWIO_NAND_FLASH_CMD_LAST_PAGE_BMSK                                      0x20
#define HWIO_NAND_FLASH_CMD_LAST_PAGE_SHFT                                       0x5
#define HWIO_NAND_FLASH_CMD_PAGE_ACC_BMSK                                       0x10
#define HWIO_NAND_FLASH_CMD_PAGE_ACC_SHFT                                        0x4
#define HWIO_NAND_FLASH_CMD_PAGE_ACC_PAGE_ACCESS_COMMAND_FVAL                    0x1
#define HWIO_NAND_FLASH_CMD_PAGE_ACC_NON_PAGE_ACCESS_COMMAND_FVAL                  0
#define HWIO_NAND_FLASH_CMD_OP_CMD_BMSK                                          0xf
#define HWIO_NAND_FLASH_CMD_OP_CMD_SHFT                                            0
#define HWIO_NAND_FLASH_CMD_OP_CMD_ABORT_TRANSACTION_FVAL                        0x1
#define HWIO_NAND_FLASH_CMD_OP_CMD_PAGE_READ_FVAL                                0x2
#define HWIO_NAND_FLASH_CMD_OP_CMD_PAGE_READ_WITH_ECC_FVAL                       0x3
#define HWIO_NAND_FLASH_CMD_OP_CMD_PAGE_READ_WITH_ECC_SPARE_FVAL                 0x4
#define HWIO_NAND_FLASH_CMD_OP_CMD_SEQUENTIAL_PAGE_READ_FVAL                     0x5
#define HWIO_NAND_FLASH_CMD_OP_CMD_PROGRAM_PAGE_FVAL                             0x6
#define HWIO_NAND_FLASH_CMD_OP_CMD_PAGE_PROGRAM_WITH_ECC_FVAL                    0x7
#define HWIO_NAND_FLASH_CMD_OP_CMD_PROGRAM_PAGE_WITH_SPARE_FVAL                  0x9
#define HWIO_NAND_FLASH_CMD_OP_CMD_BLOCK_ERASE_FVAL                              0xa
#define HWIO_NAND_FLASH_CMD_OP_CMD_FETCH_ID_FVAL                                 0xb
#define HWIO_NAND_FLASH_CMD_OP_CMD_CHECK_STATUS_FVAL                             0xc
#define HWIO_NAND_FLASH_CMD_OP_CMD_RESET_NAND_FLASH_DEVICE_FVAL                  0xd

#define HWIO_NAND_ADDR0_ADDR                                              0x80008004
#define HWIO_NAND_ADDR0_RMSK                                              0xffffffff
#define HWIO_NAND_ADDR0_SHFT                                                       0
#define HWIO_NAND_ADDR0_IN                                                \
        in_dword_masked(HWIO_NAND_ADDR0_ADDR, HWIO_NAND_ADDR0_RMSK)
#define HWIO_NAND_ADDR0_INM(m)                                            \
        in_dword_masked(HWIO_NAND_ADDR0_ADDR, m)
#define HWIO_NAND_ADDR0_OUT(v)                                            \
        out_dword(HWIO_NAND_ADDR0_ADDR,v)
#define HWIO_NAND_ADDR0_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_ADDR0_ADDR,m,v,HWIO_NAND_ADDR0_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_ADDR0_DEV_ADDR0_BMSK                                    0xffffffff
#define HWIO_NAND_ADDR0_DEV_ADDR0_SHFT                                             0

#define HWIO_NAND_ADDR1_ADDR                                              0x80008008
#define HWIO_NAND_ADDR1_RMSK                                              0xffffffff
#define HWIO_NAND_ADDR1_SHFT                                                       0
#define HWIO_NAND_ADDR1_IN                                                \
        in_dword_masked(HWIO_NAND_ADDR1_ADDR, HWIO_NAND_ADDR1_RMSK)
#define HWIO_NAND_ADDR1_INM(m)                                            \
        in_dword_masked(HWIO_NAND_ADDR1_ADDR, m)
#define HWIO_NAND_ADDR1_OUT(v)                                            \
        out_dword(HWIO_NAND_ADDR1_ADDR,v)
#define HWIO_NAND_ADDR1_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_ADDR1_ADDR,m,v,HWIO_NAND_ADDR1_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_ADDR1_DEV_ADDR1_BMSK                                    0xffffffff
#define HWIO_NAND_ADDR1_DEV_ADDR1_SHFT                                             0

#define HWIO_NAND_FLASH_CHIP_SELECT_ADDR                                  0x8000800c
#define HWIO_NAND_FLASH_CHIP_SELECT_RMSK                                  0xffffffff
#define HWIO_NAND_FLASH_CHIP_SELECT_SHFT                                           0
#define HWIO_NAND_FLASH_CHIP_SELECT_IN                                    \
        in_dword_masked(HWIO_NAND_FLASH_CHIP_SELECT_ADDR, HWIO_NAND_FLASH_CHIP_SELECT_RMSK)
#define HWIO_NAND_FLASH_CHIP_SELECT_INM(m)                                \
        in_dword_masked(HWIO_NAND_FLASH_CHIP_SELECT_ADDR, m)
#define HWIO_NAND_FLASH_CHIP_SELECT_OUT(v)                                \
        out_dword(HWIO_NAND_FLASH_CHIP_SELECT_ADDR,v)
#define HWIO_NAND_FLASH_CHIP_SELECT_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_CHIP_SELECT_ADDR,m,v,HWIO_NAND_FLASH_CHIP_SELECT_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_CHIP_SELECT_RESERVED_BITS31_4_BMSK                0xfffffff0
#define HWIO_NAND_FLASH_CHIP_SELECT_RESERVED_BITS31_4_SHFT                       0x4
#define HWIO_NAND_FLASH_CHIP_SELECT_ONE_NAND_EN_BMSK                             0x8
#define HWIO_NAND_FLASH_CHIP_SELECT_ONE_NAND_EN_SHFT                             0x3
#define HWIO_NAND_FLASH_CHIP_SELECT_ONE_NAND_EN_ENABLE_SUPPORT_FOR_ONENAND_FVAL        0x1
#define HWIO_NAND_FLASH_CHIP_SELECT_ONE_NAND_EN_DISABLE_SUPPORT_FOR_ONENAND_FVAL          0
#define HWIO_NAND_FLASH_CHIP_SELECT_DM_EN_BMSK                                   0x4
#define HWIO_NAND_FLASH_CHIP_SELECT_DM_EN_SHFT                                   0x2
#define HWIO_NAND_FLASH_CHIP_SELECT_DM_EN_ENABLE_DATA_MOVER_INTERFACE_FVAL        0x1
#define HWIO_NAND_FLASH_CHIP_SELECT_DM_EN_DISABLE_DATA_MOVER_INTERFACE_FVAL          0
#define HWIO_NAND_FLASH_CHIP_SELECT_BREAK_XFRS_BMSK                              0x2
#define HWIO_NAND_FLASH_CHIP_SELECT_BREAK_XFRS_SHFT                              0x1
#define HWIO_NAND_FLASH_CHIP_SELECT_BREAK_XFRS_ENABLE_FVAL                       0x1
#define HWIO_NAND_FLASH_CHIP_SELECT_BREAK_XFRS_DISABLE_FVAL                        0
#define HWIO_NAND_FLASH_CHIP_SELECT_NAND_DEV_SEL_BMSK                            0x1
#define HWIO_NAND_FLASH_CHIP_SELECT_NAND_DEV_SEL_SHFT                              0
#define HWIO_NAND_FLASH_CHIP_SELECT_NAND_DEV_SEL_CS0_IS_SELECT_FVAL                0
#define HWIO_NAND_FLASH_CHIP_SELECT_NAND_DEV_SEL_CS1_IS_SELECTED_FVAL            0x1

#define HWIO_NANDC_EXEC_CMD_ADDR                                          0x80008010
#define HWIO_NANDC_EXEC_CMD_RMSK                                          0xffffffff
#define HWIO_NANDC_EXEC_CMD_SHFT                                                   0
#define HWIO_NANDC_EXEC_CMD_IN                                            \
        in_dword_masked(HWIO_NANDC_EXEC_CMD_ADDR, HWIO_NANDC_EXEC_CMD_RMSK)
#define HWIO_NANDC_EXEC_CMD_INM(m)                                        \
        in_dword_masked(HWIO_NANDC_EXEC_CMD_ADDR, m)
#define HWIO_NANDC_EXEC_CMD_OUT(v)                                        \
        out_dword(HWIO_NANDC_EXEC_CMD_ADDR,v)
#define HWIO_NANDC_EXEC_CMD_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NANDC_EXEC_CMD_ADDR,m,v,HWIO_NANDC_EXEC_CMD_IN); \
		HWIO_INTFREE()
#define HWIO_NANDC_EXEC_CMD_RESERVED_BITS31_1_BMSK                        0xfffffffe
#define HWIO_NANDC_EXEC_CMD_RESERVED_BITS31_1_SHFT                               0x1
#define HWIO_NANDC_EXEC_CMD_EXEC_CMD_BMSK                                        0x1
#define HWIO_NANDC_EXEC_CMD_EXEC_CMD_SHFT                                          0
#define HWIO_NANDC_EXEC_CMD_EXEC_CMD_EXECUTE_THE_COMMAND_FVAL                    0x1

#define HWIO_NAND_FLASH_STATUS_ADDR                                       0x80008014
#define HWIO_NAND_FLASH_STATUS_RMSK                                       0xffffffff
#define HWIO_NAND_FLASH_STATUS_SHFT                                                0
#define HWIO_NAND_FLASH_STATUS_IN                                         \
        in_dword_masked(HWIO_NAND_FLASH_STATUS_ADDR, HWIO_NAND_FLASH_STATUS_RMSK)
#define HWIO_NAND_FLASH_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_NAND_FLASH_STATUS_ADDR, m)
#define HWIO_NAND_FLASH_STATUS_OUT(v)                                     \
        out_dword(HWIO_NAND_FLASH_STATUS_ADDR,v)
#define HWIO_NAND_FLASH_STATUS_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_STATUS_ADDR,m,v,HWIO_NAND_FLASH_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_STATUS_DEV_STATUS_BMSK                            0xffff0000
#define HWIO_NAND_FLASH_STATUS_DEV_STATUS_SHFT                                  0x10
#define HWIO_NAND_FLASH_STATUS_RESERVED_BIT15_BMSK                            0x8000
#define HWIO_NAND_FLASH_STATUS_RESERVED_BIT15_SHFT                               0xf
#define HWIO_NAND_FLASH_STATUS_CODEWORD_CNTR_BMSK                             0x7000
#define HWIO_NAND_FLASH_STATUS_CODEWORD_CNTR_SHFT                                0xc
#define HWIO_NAND_FLASH_STATUS_2KBYTE_DEVICE_BMSK                              0x800
#define HWIO_NAND_FLASH_STATUS_2KBYTE_DEVICE_SHFT                                0xb
#define HWIO_NAND_FLASH_STATUS_2KBYTE_DEVICE_2K_BYTE_PAGE_DEVICE_FVAL            0x1
#define HWIO_NAND_FLASH_STATUS_2KBYTE_DEVICE_NOT_A_2K_BYTE_PAGE_DEVICE_FVAL          0
#define HWIO_NAND_FLASH_STATUS_512BYTE_DEVICE_BMSK                             0x400
#define HWIO_NAND_FLASH_STATUS_512BYTE_DEVICE_SHFT                               0xa
#define HWIO_NAND_FLASH_STATUS_512BYTE_DEVICE_512_BYTE_PAGE_DEVICE_FVAL          0x1
#define HWIO_NAND_FLASH_STATUS_AUTO_DETECT_DONE_BMSK                           0x200
#define HWIO_NAND_FLASH_STATUS_AUTO_DETECT_DONE_SHFT                             0x9
#define HWIO_NAND_FLASH_STATUS_MPU_ERROR_BMSK                                  0x100
#define HWIO_NAND_FLASH_STATUS_MPU_ERROR_SHFT                                    0x8
#define HWIO_NAND_FLASH_STATUS_MPU_ERROR_MPU_ERROR_FOR_THE_ACCESS_FVAL           0x1
#define HWIO_NAND_FLASH_STATUS_MPU_ERROR_NO_ERROR_FVAL                             0
#define HWIO_NAND_FLASH_STATUS_PROG_ERASE_OP_RESULT_BMSK                        0x80
#define HWIO_NAND_FLASH_STATUS_PROG_ERASE_OP_RESULT_SHFT                         0x7
#define HWIO_NAND_FLASH_STATUS_PROG_ERASE_OP_RESULT_SUCCESSFUL_FVAL              0x1
#define HWIO_NAND_FLASH_STATUS_PROG_ERASE_OP_RESULT_NOT_SUCCESSFUL_FVAL            0
#define HWIO_NAND_FLASH_STATUS_RESERVED_BIT6_BMSK                               0x40
#define HWIO_NAND_FLASH_STATUS_RESERVED_BIT6_SHFT                                0x6
#define HWIO_NAND_FLASH_STATUS_READY_BSY_N_BMSK                                 0x20
#define HWIO_NAND_FLASH_STATUS_READY_BSY_N_SHFT                                  0x5
#define HWIO_NAND_FLASH_STATUS_READY_BSY_N_EXTERNAL_FLASH_IS_BUSY_FVAL             0
#define HWIO_NAND_FLASH_STATUS_READY_BSY_N_EXTERNAL_FLASH_IS_READY_FVAL          0x1
#define HWIO_NAND_FLASH_STATUS_OP_ERR_BMSK                                      0x10
#define HWIO_NAND_FLASH_STATUS_OP_ERR_SHFT                                       0x4
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_BMSK                                  0xf
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_SHFT                                    0
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_IDLE_STATE_FVAL                         0
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_ABORT_TRANSACTION_FVAL                0x1
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_PAGE_READ_FVAL                        0x2
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_PAGE_READ_WITH_SPARE_DATA_FVAL        0x3
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_SEQUENTIAL_PAGE_READ_FVAL             0x4
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_RESERVED_PROGRAMMINGS_FVAL            0x5
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_PROGRAM_PAGE_FVAL                     0x6
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_PROGRAM_PAGE_WITH_ECC_FVAL            0x7
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_RESERVED_PROGRAMMING_FVAL             0x8
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_PROGRAM_PAGE_WITH_SPARE_FVAL          0x9
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_BLOCK_ERASE_FVAL                      0xa
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_FETCH_ID_FVAL                         0xb
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_CHECK_STATUS_FVAL                     0xc
#define HWIO_NAND_FLASH_STATUS_OPER_STATUS_RESET_FLASH_DEVICE_FVAL               0xd

#define HWIO_NANDC_BUFFER_STATUS_ADDR                                     0x80008018
#define HWIO_NANDC_BUFFER_STATUS_RMSK                                     0xffffffff
#define HWIO_NANDC_BUFFER_STATUS_SHFT                                              0
#define HWIO_NANDC_BUFFER_STATUS_IN                                       \
        in_dword_masked(HWIO_NANDC_BUFFER_STATUS_ADDR, HWIO_NANDC_BUFFER_STATUS_RMSK)
#define HWIO_NANDC_BUFFER_STATUS_INM(m)                                   \
        in_dword_masked(HWIO_NANDC_BUFFER_STATUS_ADDR, m)
#define HWIO_NANDC_BUFFER_STATUS_OUT(v)                                   \
        out_dword(HWIO_NANDC_BUFFER_STATUS_ADDR,v)
#define HWIO_NANDC_BUFFER_STATUS_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NANDC_BUFFER_STATUS_ADDR,m,v,HWIO_NANDC_BUFFER_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_NANDC_BUFFER_STATUS_BAD_BLOCK_STATUS_BMSK                    0xffff0000
#define HWIO_NANDC_BUFFER_STATUS_BAD_BLOCK_STATUS_SHFT                          0x10
#define HWIO_NANDC_BUFFER_STATUS_RESERVED15_4_BMSK                            0xfff0
#define HWIO_NANDC_BUFFER_STATUS_RESERVED15_4_SHFT                               0x4
#define HWIO_NANDC_BUFFER_STATUS_UNCORRECTABLE_BMSK                              0x8
#define HWIO_NANDC_BUFFER_STATUS_UNCORRECTABLE_SHFT                              0x3
#define HWIO_NANDC_BUFFER_STATUS_NUM_ERRORS_BMSK                                 0x7
#define HWIO_NANDC_BUFFER_STATUS_NUM_ERRORS_SHFT                                   0

#define HWIO_NAND_DEVn_CFG0_ADDR(n)                      (0x80008020+0x10*(n))
#define HWIO_NAND_DEVn_CFG0_RMSK                                          0xffffffff
#define HWIO_NAND_DEVn_CFG0_SHFT                                                   0
#define HWIO_NAND_DEVn_CFG0_INI(n) \
        in_dword(HWIO_NAND_DEVn_CFG0_ADDR(n))
#define HWIO_NAND_DEVn_CFG0_INMI(n,mask) \
        in_dword_masked(HWIO_NAND_DEVn_CFG0_ADDR(n), mask)
#define HWIO_NAND_DEVn_CFG0_OUTI(n,v) \
        out_dword(HWIO_NAND_DEVn_CFG0_ADDR(n),v)
#define HWIO_NAND_DEVn_CFG0_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_DEVn_CFG0_ADDR(n),mask,v,HWIO_NAND_DEVn_CFG0_INI(n));\
		HWIO_INTFREE()
#define HWIO_NAND_DEVn_CFG0_SET_RD_MODE_AFTER_STATUS_BMSK                 0x80000000
#define HWIO_NAND_DEVn_CFG0_SET_RD_MODE_AFTER_STATUS_SHFT                       0x1f
#define HWIO_NAND_DEVn_CFG0_SET_RD_MODE_AFTER_STATUS_DO_NOT_SEND_FVAL              0
#define HWIO_NAND_DEVn_CFG0_STATUS_BFR_READ_BMSK                          0x40000000
#define HWIO_NAND_DEVn_CFG0_STATUS_BFR_READ_SHFT                                0x1e
#define HWIO_NAND_DEVn_CFG0_STATUS_BFR_READ_DO_NOT_READ_STATUS_FVAL                0
#define HWIO_NAND_DEVn_CFG0_STATUS_BFR_READ_READ_STATUS_BEFORE_DATA_FVAL         0x1
#define HWIO_NAND_DEVn_CFG0_NUM_ADDR_CYCLES_BMSK                          0x38000000
#define HWIO_NAND_DEVn_CFG0_NUM_ADDR_CYCLES_SHFT                                0x1b
#define HWIO_NAND_DEVn_CFG0_NUM_ADDR_CYCLES_NO_ADDRESS_CYCLES_FVAL                 0
#define HWIO_NAND_DEVn_CFG0_SPARE_SIZE_BYTES_BMSK                          0x7800000
#define HWIO_NAND_DEVn_CFG0_SPARE_SIZE_BYTES_SHFT                               0x17
#define HWIO_NAND_DEVn_CFG0_ECC_PARITY_SIZE_BYTES_BMSK                      0x780000
#define HWIO_NAND_DEVn_CFG0_ECC_PARITY_SIZE_BYTES_SHFT                          0x13
#define HWIO_NAND_DEVn_CFG0_UD_SIZE_BYTES_BMSK                               0x7fe00
#define HWIO_NAND_DEVn_CFG0_UD_SIZE_BYTES_SHFT                                   0x9
#define HWIO_NAND_DEVn_CFG0_CW_PER_PAGE_BMSK                                   0x1c0
#define HWIO_NAND_DEVn_CFG0_CW_PER_PAGE_SHFT                                     0x6
#define HWIO_NAND_DEVn_CFG0_CW_PER_PAGE_1_CODEWORD_PER_PAGE_FVAL                   0
#define HWIO_NAND_DEVn_CFG0_CW_PER_PAGE_2_CODEWORDS_PER_PAGE_FVAL                0x1
#define HWIO_NAND_DEVn_CFG0_CW_PER_PAGE_8_CODEWORDS_PER_PAGE_FVAL                0x7
#define HWIO_NAND_DEVn_CFG0_ROW_ADDR_CYCLES_BMSK                                0x38
#define HWIO_NAND_DEVn_CFG0_ROW_ADDR_CYCLES_SHFT                                 0x3
#define HWIO_NAND_DEVn_CFG0_ROW_ADDR_CYCLES_NO_ROW_ADDRESS_CYCLES_FVAL             0
#define HWIO_NAND_DEVn_CFG0_COL_ADDR_CYCLES_BMSK                                 0x7
#define HWIO_NAND_DEVn_CFG0_COL_ADDR_CYCLES_SHFT                                   0
#define HWIO_NAND_DEVn_CFG0_COL_ADDR_CYCLES_NO_COLUMN_ADDRESS_CYCLES_FVAL          0

#define HWIO_NAND_DEVn_CFG1_ADDR(n)                      (0x80008024+0x10*(n))
#define HWIO_NAND_DEVn_CFG1_RMSK                                          0xffffffff
#define HWIO_NAND_DEVn_CFG1_SHFT                                                   0
#define HWIO_NAND_DEVn_CFG1_INI(n) \
        in_dword(HWIO_NAND_DEVn_CFG1_ADDR(n))
#define HWIO_NAND_DEVn_CFG1_INMI(n,mask) \
        in_dword_masked(HWIO_NAND_DEVn_CFG1_ADDR(n), mask)
#define HWIO_NAND_DEVn_CFG1_OUTI(n,v) \
        out_dword(HWIO_NAND_DEVn_CFG1_ADDR(n),v)
#define HWIO_NAND_DEVn_CFG1_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_DEVn_CFG1_ADDR(n),mask,v,HWIO_NAND_DEVn_CFG1_INI(n));\
		HWIO_INTFREE()
#define HWIO_NAND_DEVn_CFG1_RESERVED_BITS31_25_BMSK                       0xfe000000
#define HWIO_NAND_DEVn_CFG1_RESERVED_BITS31_25_SHFT                             0x19
#define HWIO_NAND_DEVn_CFG1_ECC_DECODER_CGC_EN_BMSK                        0x1000000
#define HWIO_NAND_DEVn_CFG1_ECC_DECODER_CGC_EN_SHFT                             0x18
#define HWIO_NAND_DEVn_CFG1_ECC_DECODER_CGC_EN_DECODER_CLOCK_GATING_DISABLE_FREE_RUNNING_CLOCK_FVAL          0
#define HWIO_NAND_DEVn_CFG1_ECC_DECODER_CGC_EN_DECODER_CLOCK_GATING_ENABLE_FVAL        0x1
#define HWIO_NAND_DEVn_CFG1_ECC_ENCODER_CGC_EN_BMSK                         0x800000
#define HWIO_NAND_DEVn_CFG1_ECC_ENCODER_CGC_EN_SHFT                             0x17
#define HWIO_NAND_DEVn_CFG1_ECC_ENCODER_CGC_EN_ENCODER_CLOCK_GATING_DISABLE_FREE_RUNNING_CLOCK_FVAL          0
#define HWIO_NAND_DEVn_CFG1_ECC_ENCODER_CGC_EN_ENCODER_CLOCK_GATING_ENABLE_FVAL        0x1
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_BMSK                              0x7e0000
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_SHFT                                  0x11
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_2_CLOCK_CYCLE_GAP_FVAL                   0
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_4_CLOCK_CYCLES_GAP_FVAL                0x1
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_6_CLOCK_CYCLES_GAP_FVAL                0x2
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_8_CLOCK_CYCLES_GAP_FVAL                0x3
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_10_CLOCK_CYCLES_GAP_FVAL               0x4
#define HWIO_NAND_DEVn_CFG1_WR_RD_BSY_GAP_128_CLOCK_CYCLES_GAP_FVAL             0x3f
#define HWIO_NAND_DEVn_CFG1_BAD_BLOCK_IN_SPARE_AREA_BMSK                     0x10000
#define HWIO_NAND_DEVn_CFG1_BAD_BLOCK_IN_SPARE_AREA_SHFT                        0x10
#define HWIO_NAND_DEVn_CFG1_BAD_BLOCK_IN_SPARE_AREA_IN_USER_DATA_AREA_FVAL          0
#define HWIO_NAND_DEVn_CFG1_BAD_BLOCK_IN_SPARE_AREA_IN_SPARE_AREA_FVAL           0x1
#define HWIO_NAND_DEVn_CFG1_BAD_BLOCK_BYTE_NUM_BMSK                           0xffc0
#define HWIO_NAND_DEVn_CFG1_BAD_BLOCK_BYTE_NUM_SHFT                              0x6
#define HWIO_NAND_DEVn_CFG1_CS_ACTIVE_BSY_BMSK                                  0x20
#define HWIO_NAND_DEVn_CFG1_CS_ACTIVE_BSY_SHFT                                   0x5
#define HWIO_NAND_DEVn_CFG1_CS_ACTIVE_BSY_ASSERT_CS_DURING_BUSY_FVAL             0x1
#define HWIO_NAND_DEVn_CFG1_CS_ACTIVE_BSY_ALLOW_CS_DE_ASSERTION_FVAL               0
#define HWIO_NAND_DEVn_CFG1_NAND_RECOVERY_CYCLES_BMSK                           0x1c
#define HWIO_NAND_DEVn_CFG1_NAND_RECOVERY_CYCLES_SHFT                            0x2
#define HWIO_NAND_DEVn_CFG1_NAND_RECOVERY_CYCLES_1_RECOVERY_CYCLE_FVAL             0
#define HWIO_NAND_DEVn_CFG1_NAND_RECOVERY_CYCLES_2_RECOVERY_CYCLES_FVAL          0x1
#define HWIO_NAND_DEVn_CFG1_NAND_RECOVERY_CYCLES_3_RECOVERY_CYCLES_FVAL          0x2
#define HWIO_NAND_DEVn_CFG1_NAND_RECOVERY_CYCLES_8_RECOVERY_CYCLES_FVAL          0x7
#define HWIO_NAND_DEVn_CFG1_WIDE_FLASH_BMSK                                      0x2
#define HWIO_NAND_DEVn_CFG1_WIDE_FLASH_SHFT                                      0x1
#define HWIO_NAND_DEVn_CFG1_WIDE_FLASH_8_BIT_DATA_BUS_FVAL                         0
#define HWIO_NAND_DEVn_CFG1_WIDE_FLASH_16_BIT_DATA_BUS_FVAL                      0x1
#define HWIO_NAND_DEVn_CFG1_ECC_DISABLE_BMSK                                     0x1
#define HWIO_NAND_DEVn_CFG1_ECC_DISABLE_SHFT                                       0
#define HWIO_NAND_DEVn_CFG1_ECC_DISABLE_ECC_ENABLED_FVAL                           0
#define HWIO_NAND_DEVn_CFG1_ECC_DISABLE_ECC_DISABLED_FVAL                        0x1

#define HWIO_NAND_FLASH_READ_ID_ADDR                                      0x80008040
#define HWIO_NAND_FLASH_READ_ID_RMSK                                      0xffffffff
#define HWIO_NAND_FLASH_READ_ID_SHFT                                               0
#define HWIO_NAND_FLASH_READ_ID_IN                                        \
        in_dword_masked(HWIO_NAND_FLASH_READ_ID_ADDR, HWIO_NAND_FLASH_READ_ID_RMSK)
#define HWIO_NAND_FLASH_READ_ID_INM(m)                                    \
        in_dword_masked(HWIO_NAND_FLASH_READ_ID_ADDR, m)
#define HWIO_NAND_FLASH_READ_ID_OUT(v)                                    \
        out_dword(HWIO_NAND_FLASH_READ_ID_ADDR,v)
#define HWIO_NAND_FLASH_READ_ID_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_READ_ID_ADDR,m,v,HWIO_NAND_FLASH_READ_ID_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_READ_ID_READ_ID_BMSK                              0xffffffff
#define HWIO_NAND_FLASH_READ_ID_READ_ID_SHFT                                       0

#define HWIO_NAND_FLASH_READ_STATUS_ADDR                                  0x80008044
#define HWIO_NAND_FLASH_READ_STATUS_RMSK                                  0xffffffff
#define HWIO_NAND_FLASH_READ_STATUS_SHFT                                           0
#define HWIO_NAND_FLASH_READ_STATUS_IN                                    \
        in_dword_masked(HWIO_NAND_FLASH_READ_STATUS_ADDR, HWIO_NAND_FLASH_READ_STATUS_RMSK)
#define HWIO_NAND_FLASH_READ_STATUS_INM(m)                                \
        in_dword_masked(HWIO_NAND_FLASH_READ_STATUS_ADDR, m)
#define HWIO_NAND_FLASH_READ_STATUS_OUT(v)                                \
        out_dword(HWIO_NAND_FLASH_READ_STATUS_ADDR,v)
#define HWIO_NAND_FLASH_READ_STATUS_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_READ_STATUS_ADDR,m,v,HWIO_NAND_FLASH_READ_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_READ_STATUS_ECC_STATUS_BMSK                       0xffff0000
#define HWIO_NAND_FLASH_READ_STATUS_ECC_STATUS_SHFT                             0x10
#define HWIO_NAND_FLASH_READ_STATUS_DEV_STATUS_BMSK                           0xffff
#define HWIO_NAND_FLASH_READ_STATUS_DEV_STATUS_SHFT                                0

#define HWIO_NAND_CONTROLLER_CFG_ADDR                                     0x80008048
#define HWIO_NAND_CONTROLLER_CFG_RMSK                                     0xffffffff
#define HWIO_NAND_CONTROLLER_CFG_SHFT                                              0
#define HWIO_NAND_CONTROLLER_CFG_IN                                       \
        in_dword_masked(HWIO_NAND_CONTROLLER_CFG_ADDR, HWIO_NAND_CONTROLLER_CFG_RMSK)
#define HWIO_NAND_CONTROLLER_CFG_INM(m)                                   \
        in_dword_masked(HWIO_NAND_CONTROLLER_CFG_ADDR, m)
#define HWIO_NAND_CONTROLLER_CFG_OUT(v)                                   \
        out_dword(HWIO_NAND_CONTROLLER_CFG_ADDR,v)
#define HWIO_NAND_CONTROLLER_CFG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_CONTROLLER_CFG_ADDR,m,v,HWIO_NAND_CONTROLLER_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_CONTROLLER_CFG_RESERVED_BITS31_4_BMSK                   0xfffffff0
#define HWIO_NAND_CONTROLLER_CFG_RESERVED_BITS31_4_SHFT                          0x4
#define HWIO_NAND_CONTROLLER_CFG_EXTERNAL_IF_MODE_BMSK                           0x8
#define HWIO_NAND_CONTROLLER_CFG_EXTERNAL_IF_MODE_SHFT                           0x3
#define HWIO_NAND_CONTROLLER_CFG_EXTERNAL_IF_MODE_THE_INTERNAL_SIGNALS_AND_THE_EXTERNAL_INTERFACE_SIGNALS_ARE_RUNNING_ON_THE_SAME_CLOCK_AND_EDGE_FVAL          0
#define HWIO_NAND_CONTROLLER_CFG_EXTERNAL_IF_MODE_EXTERNAL_INTERFACE_SIGNALS_ARE_RUNNING_ON_EITHER_2X_CLOCK_OR_DIFFERENT_EDGE_OF_SAME_CLOCK_FVAL        0x1
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_AD_MUX_BMSK                            0x4
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_AD_MUX_SHFT                            0x2
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_AD_MUX_ADDRESS_DATA_MUX_MODE_FVAL        0x1
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_AD_MUX_SEPARATE_ADDRESS_DATA_FVAL          0
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_TIE_ALE_CE_BMSK                        0x2
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_TIE_ALE_CE_SHFT                        0x1
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_TIE_ALE_CE_DRIVE_ALE_CE_SIGNALS_SEPARATE_FVAL          0
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_TIE_ALE_CE_ALE_CLE_SIGNALS_WILL_HAVE_SAME_TIMING_FVAL        0x1
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_BURST_MODE_BMSK                        0x1
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_BURST_MODE_SHFT                          0
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_BURST_MODE_DISABLE_BURST_MODE_FVAL          0
#define HWIO_NAND_CONTROLLER_CFG_ONE_NAND_BURST_MODE_ENABLE_BURST_MODE_FVAL        0x1

#define HWIO_NAND_FLASH_CONFIG_DATA_ADDR                                  0x80008050
#define HWIO_NAND_FLASH_CONFIG_DATA_RMSK                                  0xffffffff
#define HWIO_NAND_FLASH_CONFIG_DATA_SHFT                                           0
#define HWIO_NAND_FLASH_CONFIG_DATA_IN                                    \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_DATA_ADDR, HWIO_NAND_FLASH_CONFIG_DATA_RMSK)
#define HWIO_NAND_FLASH_CONFIG_DATA_INM(m)                                \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_DATA_ADDR, m)
#define HWIO_NAND_FLASH_CONFIG_DATA_OUT(v)                                \
        out_dword(HWIO_NAND_FLASH_CONFIG_DATA_ADDR,v)
#define HWIO_NAND_FLASH_CONFIG_DATA_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_CONFIG_DATA_ADDR,m,v,HWIO_NAND_FLASH_CONFIG_DATA_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_CONFIG_DATA_DATA_IN_BMSK                          0xffffffff
#define HWIO_NAND_FLASH_CONFIG_DATA_DATA_IN_SHFT                                   0

#define HWIO_NAND_FLASH_CONFIG_ADDR                                       0x80008054
#define HWIO_NAND_FLASH_CONFIG_RMSK                                       0xffffffff
#define HWIO_NAND_FLASH_CONFIG_SHFT                                                0
#define HWIO_NAND_FLASH_CONFIG_IN                                         \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_ADDR, HWIO_NAND_FLASH_CONFIG_RMSK)
#define HWIO_NAND_FLASH_CONFIG_INM(m)                                     \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_ADDR, m)
#define HWIO_NAND_FLASH_CONFIG_OUT(v)                                     \
        out_dword(HWIO_NAND_FLASH_CONFIG_ADDR,v)
#define HWIO_NAND_FLASH_CONFIG_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_CONFIG_ADDR,m,v,HWIO_NAND_FLASH_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_CONFIG_DATA_OUT_BMSK                              0xffff0000
#define HWIO_NAND_FLASH_CONFIG_DATA_OUT_SHFT                                    0x10
#define HWIO_NAND_FLASH_CONFIG_ADDR_OUT_BMSK                                  0xc000
#define HWIO_NAND_FLASH_CONFIG_ADDR_OUT_SHFT                                     0xe
#define HWIO_NAND_FLASH_CONFIG_DATA_OUT_EN_BMSK                               0x2000
#define HWIO_NAND_FLASH_CONFIG_DATA_OUT_EN_SHFT                                  0xd
#define HWIO_NAND_FLASH_CONFIG_DATA_IN_EN_BMSK                                0x1c00
#define HWIO_NAND_FLASH_CONFIG_DATA_IN_EN_SHFT                                   0xa
#define HWIO_NAND_FLASH_CONFIG_CS5_N_BMSK                                      0x200
#define HWIO_NAND_FLASH_CONFIG_CS5_N_SHFT                                        0x9
#define HWIO_NAND_FLASH_CONFIG_CS4_N_BMSK                                      0x100
#define HWIO_NAND_FLASH_CONFIG_CS4_N_SHFT                                        0x8
#define HWIO_NAND_FLASH_CONFIG_CS3_N_BMSK                                       0x80
#define HWIO_NAND_FLASH_CONFIG_CS3_N_SHFT                                        0x7
#define HWIO_NAND_FLASH_CONFIG_CS2_N_BMSK                                       0x40
#define HWIO_NAND_FLASH_CONFIG_CS2_N_SHFT                                        0x6
#define HWIO_NAND_FLASH_CONFIG_CS1_N_BMSK                                       0x20
#define HWIO_NAND_FLASH_CONFIG_CS1_N_SHFT                                        0x5
#define HWIO_NAND_FLASH_CONFIG_CS0_N_BMSK                                       0x10
#define HWIO_NAND_FLASH_CONFIG_CS0_N_SHFT                                        0x4
#define HWIO_NAND_FLASH_CONFIG_ALE_BMSK                                          0x8
#define HWIO_NAND_FLASH_CONFIG_ALE_SHFT                                          0x3
#define HWIO_NAND_FLASH_CONFIG_CLE_BMSK                                          0x4
#define HWIO_NAND_FLASH_CONFIG_CLE_SHFT                                          0x2
#define HWIO_NAND_FLASH_CONFIG_WE_N_BMSK                                         0x2
#define HWIO_NAND_FLASH_CONFIG_WE_N_SHFT                                         0x1
#define HWIO_NAND_FLASH_CONFIG_RE_N_BMSK                                         0x1
#define HWIO_NAND_FLASH_CONFIG_RE_N_SHFT                                           0

#define HWIO_NAND_FLASH_CONFIG_MODE_ADDR                                  0x80008058
#define HWIO_NAND_FLASH_CONFIG_MODE_RMSK                                  0xffffffff
#define HWIO_NAND_FLASH_CONFIG_MODE_SHFT                                           0
#define HWIO_NAND_FLASH_CONFIG_MODE_IN                                    \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_MODE_ADDR, HWIO_NAND_FLASH_CONFIG_MODE_RMSK)
#define HWIO_NAND_FLASH_CONFIG_MODE_INM(m)                                \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_MODE_ADDR, m)
#define HWIO_NAND_FLASH_CONFIG_MODE_OUT(v)                                \
        out_dword(HWIO_NAND_FLASH_CONFIG_MODE_ADDR,v)
#define HWIO_NAND_FLASH_CONFIG_MODE_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_CONFIG_MODE_ADDR,m,v,HWIO_NAND_FLASH_CONFIG_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_CONFIG_MODE_RESERVED_BITS31_1_BMSK                0xfffffffe
#define HWIO_NAND_FLASH_CONFIG_MODE_RESERVED_BITS31_1_SHFT                       0x1
#define HWIO_NAND_FLASH_CONFIG_MODE_CONFIG_ACC_BMSK                              0x1
#define HWIO_NAND_FLASH_CONFIG_MODE_CONFIG_ACC_SHFT                                0

#define HWIO_NAND_FLASH_CONFIG_STATUS_ADDR                                0x80008060
#define HWIO_NAND_FLASH_CONFIG_STATUS_RMSK                                0xffffffff
#define HWIO_NAND_FLASH_CONFIG_STATUS_SHFT                                         0
#define HWIO_NAND_FLASH_CONFIG_STATUS_IN                                  \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_STATUS_ADDR, HWIO_NAND_FLASH_CONFIG_STATUS_RMSK)
#define HWIO_NAND_FLASH_CONFIG_STATUS_INM(m)                              \
        in_dword_masked(HWIO_NAND_FLASH_CONFIG_STATUS_ADDR, m)
#define HWIO_NAND_FLASH_CONFIG_STATUS_OUT(v)                              \
        out_dword(HWIO_NAND_FLASH_CONFIG_STATUS_ADDR,v)
#define HWIO_NAND_FLASH_CONFIG_STATUS_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_CONFIG_STATUS_ADDR,m,v,HWIO_NAND_FLASH_CONFIG_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_CONFIG_STATUS_RESERVED_BITS31_1_BMSK              0xfffffffe
#define HWIO_NAND_FLASH_CONFIG_STATUS_RESERVED_BITS31_1_SHFT                     0x1
#define HWIO_NAND_FLASH_CONFIG_STATUS_CONFIG_MODE_BMSK                           0x1
#define HWIO_NAND_FLASH_CONFIG_STATUS_CONFIG_MODE_SHFT                             0

#define HWIO_FLASH_MACRO1_REG_ADDR                                        0x80008064
#define HWIO_FLASH_MACRO1_REG_RMSK                                        0xffffffff
#define HWIO_FLASH_MACRO1_REG_SHFT                                                 0
#define HWIO_FLASH_MACRO1_REG_IN                                          \
        in_dword_masked(HWIO_FLASH_MACRO1_REG_ADDR, HWIO_FLASH_MACRO1_REG_RMSK)
#define HWIO_FLASH_MACRO1_REG_INM(m)                                      \
        in_dword_masked(HWIO_FLASH_MACRO1_REG_ADDR, m)
#define HWIO_FLASH_MACRO1_REG_OUT(v)                                      \
        out_dword(HWIO_FLASH_MACRO1_REG_ADDR,v)
#define HWIO_FLASH_MACRO1_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_MACRO1_REG_ADDR,m,v,HWIO_FLASH_MACRO1_REG_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_MACRO1_REG_RESERVED_BITS31_20_BMSK                     0xfff00000
#define HWIO_FLASH_MACRO1_REG_RESERVED_BITS31_20_SHFT                           0x14
#define HWIO_FLASH_MACRO1_REG_ADDR_BUS_HOLD_CYCLE_BMSK                       0x80000
#define HWIO_FLASH_MACRO1_REG_ADDR_BUS_HOLD_CYCLE_SHFT                          0x13
#define HWIO_FLASH_MACRO1_REG_RESERVED_BITS18_16_BMSK                        0x70000
#define HWIO_FLASH_MACRO1_REG_RESERVED_BITS18_16_SHFT                           0x10
#define HWIO_FLASH_MACRO1_REG_DATA_START_ADDR_BMSK                            0xffff
#define HWIO_FLASH_MACRO1_REG_DATA_START_ADDR_SHFT                                 0

#define HWIO_FLASH_XFR_STEP1_ADDR                                         0x80008070
#define HWIO_FLASH_XFR_STEP1_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP1_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP1_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP1_ADDR, HWIO_FLASH_XFR_STEP1_RMSK)
#define HWIO_FLASH_XFR_STEP1_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP1_ADDR, m)
#define HWIO_FLASH_XFR_STEP1_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP1_ADDR,v)
#define HWIO_FLASH_XFR_STEP1_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP1_ADDR,m,v,HWIO_FLASH_XFR_STEP1_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP1_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP1_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP1_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP1_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP1_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP1_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP1_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP1_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP1_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP1_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP1_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP1_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP1_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP1_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP1_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP1_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP1_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP1_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP1_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP1_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP1_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP1_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP1_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP1_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP1_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP1_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP1_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP1_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP1_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP1_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP1_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP1_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP1_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP1_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP1_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP1_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP1_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP1_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP1_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP1_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP1_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP1_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP1_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP1_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP1_DATA_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                 0
#define HWIO_FLASH_XFR_STEP1_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP1_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP1_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP1_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP1_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP1_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP1_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP1_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP1_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP1_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP1_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP1_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP1_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP1_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP1_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP1_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP1_DATA_CE_EN_DE_ASSERT_BOTH_CHIP_SELECTS_FVAL           0
#define HWIO_FLASH_XFR_STEP1_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP1_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP1_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP1_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP1_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP1_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP1_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP1_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP1_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP1_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP1_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP1_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP1_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP1_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP1_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP1_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP1_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP1_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP1_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP1_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP1_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP1_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_FLASH_XFR_STEP2_ADDR                                         0x80008074
#define HWIO_FLASH_XFR_STEP2_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP2_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP2_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP2_ADDR, HWIO_FLASH_XFR_STEP2_RMSK)
#define HWIO_FLASH_XFR_STEP2_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP2_ADDR, m)
#define HWIO_FLASH_XFR_STEP2_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP2_ADDR,v)
#define HWIO_FLASH_XFR_STEP2_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP2_ADDR,m,v,HWIO_FLASH_XFR_STEP2_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP2_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP2_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP2_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP2_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP2_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP2_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP2_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP2_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP2_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP2_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP2_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP2_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP2_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP2_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP2_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP2_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP2_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP2_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP2_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP2_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP2_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP2_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP2_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP2_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP2_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP2_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP2_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP2_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP2_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP2_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP2_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP2_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP2_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP2_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP2_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP2_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP2_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP2_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP2_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP2_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP2_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP2_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP2_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP2_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP2_DATA_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                 0
#define HWIO_FLASH_XFR_STEP2_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP2_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP2_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP2_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP2_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP2_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP2_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP2_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP2_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP2_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP2_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP2_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP2_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP2_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP2_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP2_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP2_DATA_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                0
#define HWIO_FLASH_XFR_STEP2_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP2_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP2_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP2_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP2_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP2_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP2_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP2_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP2_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP2_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP2_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP2_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP2_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP2_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP2_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP2_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP2_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP2_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP2_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP2_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP2_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP2_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_FLASH_XFR_STEP3_ADDR                                         0x80008078
#define HWIO_FLASH_XFR_STEP3_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP3_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP3_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP3_ADDR, HWIO_FLASH_XFR_STEP3_RMSK)
#define HWIO_FLASH_XFR_STEP3_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP3_ADDR, m)
#define HWIO_FLASH_XFR_STEP3_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP3_ADDR,v)
#define HWIO_FLASH_XFR_STEP3_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP3_ADDR,m,v,HWIO_FLASH_XFR_STEP3_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP3_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP3_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP3_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP3_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP3_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP3_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP3_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP3_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP3_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP3_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP3_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP3_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP3_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP3_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP3_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP3_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP3_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP3_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP3_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP3_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP3_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP3_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP3_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP3_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP3_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP3_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP3_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP3_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP3_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP3_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP3_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP3_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP3_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP3_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP3_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP3_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP3_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP3_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP3_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP3_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP3_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP3_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP3_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP3_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP3_DATA_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                 0
#define HWIO_FLASH_XFR_STEP3_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP3_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP3_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP3_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP3_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP3_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP3_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP3_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP3_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP3_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP3_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP3_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP3_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP3_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP3_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP3_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP3_DATA_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                0
#define HWIO_FLASH_XFR_STEP3_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP3_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP3_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP3_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP3_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP3_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP3_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP3_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP3_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP3_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP3_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP3_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP3_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP3_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP3_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP3_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP3_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP3_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP3_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP3_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP3_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP3_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_FLASH_XFR_STEP4_ADDR                                         0x8000807c
#define HWIO_FLASH_XFR_STEP4_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP4_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP4_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP4_ADDR, HWIO_FLASH_XFR_STEP4_RMSK)
#define HWIO_FLASH_XFR_STEP4_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP4_ADDR, m)
#define HWIO_FLASH_XFR_STEP4_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP4_ADDR,v)
#define HWIO_FLASH_XFR_STEP4_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP4_ADDR,m,v,HWIO_FLASH_XFR_STEP4_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP4_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP4_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP4_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP4_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP4_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP4_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP4_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP4_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP4_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP4_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP4_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP4_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP4_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP4_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP4_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP4_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP4_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP4_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP4_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP4_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP4_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP4_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP4_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP4_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP4_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP4_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP4_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP4_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP4_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP4_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP4_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP4_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP4_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP4_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP4_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP4_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP4_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP4_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP4_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP4_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP4_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP4_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP4_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP4_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP4_DATA_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                 0
#define HWIO_FLASH_XFR_STEP4_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP4_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP4_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP4_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP4_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP4_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP4_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP4_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP4_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP4_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP4_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP4_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP4_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP4_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP4_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP4_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP4_DATA_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                0
#define HWIO_FLASH_XFR_STEP4_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP4_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP4_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP4_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP4_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP4_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP4_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP4_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP4_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP4_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP4_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP4_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP4_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP4_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP4_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP4_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP4_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP4_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP4_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP4_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP4_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP4_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_FLASH_XFR_STEP5_ADDR                                         0x80008080
#define HWIO_FLASH_XFR_STEP5_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP5_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP5_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP5_ADDR, HWIO_FLASH_XFR_STEP5_RMSK)
#define HWIO_FLASH_XFR_STEP5_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP5_ADDR, m)
#define HWIO_FLASH_XFR_STEP5_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP5_ADDR,v)
#define HWIO_FLASH_XFR_STEP5_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP5_ADDR,m,v,HWIO_FLASH_XFR_STEP5_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP5_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP5_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP5_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP5_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP5_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP5_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP5_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP5_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP5_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP5_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP5_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP5_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP5_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP5_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP5_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP5_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP5_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP5_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP5_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP5_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP5_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP5_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP5_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP5_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP5_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP5_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP5_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP5_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP5_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP5_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP5_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP5_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP5_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP5_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP5_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP5_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP5_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP5_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP5_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP5_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP5_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP5_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP5_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP5_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP5_DATA_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                 0
#define HWIO_FLASH_XFR_STEP5_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP5_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP5_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP5_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP5_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP5_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP5_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP5_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP5_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP5_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP5_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP5_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP5_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP5_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP5_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP5_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP5_DATA_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                0
#define HWIO_FLASH_XFR_STEP5_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP5_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP5_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP5_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP5_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP5_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP5_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP5_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP5_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP5_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP5_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP5_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP5_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP5_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP5_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP5_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP5_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP5_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP5_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP5_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP5_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP5_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_FLASH_XFR_STEP6_ADDR                                         0x80008084
#define HWIO_FLASH_XFR_STEP6_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP6_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP6_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP6_ADDR, HWIO_FLASH_XFR_STEP6_RMSK)
#define HWIO_FLASH_XFR_STEP6_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP6_ADDR, m)
#define HWIO_FLASH_XFR_STEP6_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP6_ADDR,v)
#define HWIO_FLASH_XFR_STEP6_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP6_ADDR,m,v,HWIO_FLASH_XFR_STEP6_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP6_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP6_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP6_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP6_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP6_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP6_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP6_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP6_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP6_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP6_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP6_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP6_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP6_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP6_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP6_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP6_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP6_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP6_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP6_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP6_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP6_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP6_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP6_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP6_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP6_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP6_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP6_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP6_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP6_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP6_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP6_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP6_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP6_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP6_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP6_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP6_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP6_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP6_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP6_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP6_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP6_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP6_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP6_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP6_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP6_DATA_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                 0
#define HWIO_FLASH_XFR_STEP6_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP6_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP6_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP6_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP6_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP6_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP6_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP6_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP6_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP6_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP6_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP6_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP6_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP6_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP6_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP6_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP6_DATA_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                0
#define HWIO_FLASH_XFR_STEP6_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP6_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP6_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP6_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP6_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP6_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP6_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP6_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP6_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP6_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP6_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP6_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP6_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP6_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP6_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP6_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP6_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP6_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP6_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP6_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP6_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP6_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_FLASH_XFR_STEP7_ADDR                                         0x80008088
#define HWIO_FLASH_XFR_STEP7_RMSK                                         0xffffffff
#define HWIO_FLASH_XFR_STEP7_SHFT                                                  0
#define HWIO_FLASH_XFR_STEP7_IN                                           \
        in_dword_masked(HWIO_FLASH_XFR_STEP7_ADDR, HWIO_FLASH_XFR_STEP7_RMSK)
#define HWIO_FLASH_XFR_STEP7_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_XFR_STEP7_ADDR, m)
#define HWIO_FLASH_XFR_STEP7_OUT(v)                                       \
        out_dword(HWIO_FLASH_XFR_STEP7_ADDR,v)
#define HWIO_FLASH_XFR_STEP7_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_XFR_STEP7_ADDR,m,v,HWIO_FLASH_XFR_STEP7_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_XFR_STEP7_CMD_SEQ_STEP_NUMBER_BMSK                     0xc0000000
#define HWIO_FLASH_XFR_STEP7_CMD_SEQ_STEP_NUMBER_SHFT                           0x1e
#define HWIO_FLASH_XFR_STEP7_CMD_SEQ_STEP_NUMBER_SIMPLE_STEP_FVAL                  0
#define HWIO_FLASH_XFR_STEP7_CMD_SEQ_STEP_NUMBER_LOOP_START_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP7_CMD_SEQ_STEP_NUMBER_LOOP_END_FVAL                   0x2
#define HWIO_FLASH_XFR_STEP7_CMD_SEQ_STEP_NUMBER_LAST_STEP_FVAL                  0x3
#define HWIO_FLASH_XFR_STEP7_CMD_STEP1_WAIT_BMSK                          0x3c000000
#define HWIO_FLASH_XFR_STEP7_CMD_STEP1_WAIT_SHFT                                0x1a
#define HWIO_FLASH_XFR_STEP7_CMD_AOUT_EN_BMSK                              0x2000000
#define HWIO_FLASH_XFR_STEP7_CMD_AOUT_EN_SHFT                                   0x19
#define HWIO_FLASH_XFR_STEP7_CMD_AOUT_EN_DRIVE_ADDRESS_FVAL                      0x1
#define HWIO_FLASH_XFR_STEP7_CMD_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL               0
#define HWIO_FLASH_XFR_STEP7_CMD_DATA_EN_BMSK                              0x1000000
#define HWIO_FLASH_XFR_STEP7_CMD_DATA_EN_SHFT                                   0x18
#define HWIO_FLASH_XFR_STEP7_CMD_DATA_EN_DRIVE_DATA_FVAL                         0x1
#define HWIO_FLASH_XFR_STEP7_CMD_DATA_EN_DISABLE_DATA_BUS_FVAL                     0
#define HWIO_FLASH_XFR_STEP7_CMD_CE_EN_BMSK                                 0x800000
#define HWIO_FLASH_XFR_STEP7_CMD_CE_EN_SHFT                                     0x17
#define HWIO_FLASH_XFR_STEP7_CMD_CE_EN_ASSERT_CHIP_SELECT_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP7_CMD_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP7_CMD_CLE_EN_BMSK                                0x400000
#define HWIO_FLASH_XFR_STEP7_CMD_CLE_EN_SHFT                                    0x16
#define HWIO_FLASH_XFR_STEP7_CMD_CLE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP7_CMD_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP7_CMD_ALE_PIN_BMSK                               0x200000
#define HWIO_FLASH_XFR_STEP7_CMD_ALE_PIN_SHFT                                   0x15
#define HWIO_FLASH_XFR_STEP7_CMD_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP7_CMD_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP7_CMD_WE_EN_BMSK                                 0x100000
#define HWIO_FLASH_XFR_STEP7_CMD_WE_EN_SHFT                                     0x14
#define HWIO_FLASH_XFR_STEP7_CMD_WE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP7_CMD_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP7_CMD_RE_EN_BMSK                                  0x80000
#define HWIO_FLASH_XFR_STEP7_CMD_RE_EN_SHFT                                     0x13
#define HWIO_FLASH_XFR_STEP7_CMD_RE_EN_THE_LOGIC_ASSERTS_FVAL                    0x1
#define HWIO_FLASH_XFR_STEP7_CMD_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                   0
#define HWIO_FLASH_XFR_STEP7_CMD_WIDE_BMSK                                   0x40000
#define HWIO_FLASH_XFR_STEP7_CMD_WIDE_SHFT                                      0x12
#define HWIO_FLASH_XFR_STEP7_CMD_WIDE_SEND_CMD_ON_16_BIT_BUS_FVAL                0x1
#define HWIO_FLASH_XFR_STEP7_CMD_WIDE_SEND_CMD_ON_8_BIT_BUS_FVAL                   0
#define HWIO_FLASH_XFR_STEP7_RESERVED_BITS17_16_BMSK                         0x30000
#define HWIO_FLASH_XFR_STEP7_RESERVED_BITS17_16_SHFT                            0x10
#define HWIO_FLASH_XFR_STEP7_DATA_SEQ_STEP_NUMBER_BMSK                        0xc000
#define HWIO_FLASH_XFR_STEP7_DATA_SEQ_STEP_NUMBER_SHFT                           0xe
#define HWIO_FLASH_XFR_STEP7_DATA_SEQ_STEP_NUMBER_SIMPLE_STEPLAST_STEP_FVAL          0
#define HWIO_FLASH_XFR_STEP7_DATA_SEQ_STEP_NUMBER_LOOP_START_FVAL                0x1
#define HWIO_FLASH_XFR_STEP7_DATA_SEQ_STEP_NUMBER_LOOP_END_FVAL                  0x2
#define HWIO_FLASH_XFR_STEP7_DATA_SEQ_STEP_NUMBER_LAST_STEP_FVAL                 0x3
#define HWIO_FLASH_XFR_STEP7_DATA_STEP1_WAIT_BMSK                             0x3c00
#define HWIO_FLASH_XFR_STEP7_DATA_STEP1_WAIT_SHFT                                0xa
#define HWIO_FLASH_XFR_STEP7_DATA_AOUT_EN_BMSK                                 0x200
#define HWIO_FLASH_XFR_STEP7_DATA_AOUT_EN_SHFT                                   0x9
#define HWIO_FLASH_XFR_STEP7_DATA_AOUT_EN_DRIVE_ADDRESS_FVAL                     0x1
#define HWIO_FLASH_XFR_STEP7_DATA_AOUT_EN_ADDRESS_LOGIC_DISABLED_FVAL              0
#define HWIO_FLASH_XFR_STEP7_DATA_DATA_EN_BMSK                                 0x100
#define HWIO_FLASH_XFR_STEP7_DATA_DATA_EN_SHFT                                   0x8
#define HWIO_FLASH_XFR_STEP7_DATA_DATA_EN_DRIVE_DATA_FVAL                        0x1
#define HWIO_FLASH_XFR_STEP7_DATA_DATA_EN_DISABLE_DATA_BUS_FVAL                    0
#define HWIO_FLASH_XFR_STEP7_DATA_CE_EN_BMSK                                    0x80
#define HWIO_FLASH_XFR_STEP7_DATA_CE_EN_SHFT                                     0x7
#define HWIO_FLASH_XFR_STEP7_DATA_CE_EN_ASSERT_CHIP_SELECT_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP7_DATA_CE_EN_DE_ASSERT_CHIP_SELECTS_FVAL                0
#define HWIO_FLASH_XFR_STEP7_DATA_CLE_EN_BMSK                                   0x40
#define HWIO_FLASH_XFR_STEP7_DATA_CLE_EN_SHFT                                    0x6
#define HWIO_FLASH_XFR_STEP7_DATA_CLE_EN_THE_LOGIC_ASSERTS_FVAL                  0x1
#define HWIO_FLASH_XFR_STEP7_DATA_CLE_EN_THE_LOGIC_DE_ASSERTS_FVAL                 0
#define HWIO_FLASH_XFR_STEP7_DATA_ALE_PIN_BMSK                                  0x20
#define HWIO_FLASH_XFR_STEP7_DATA_ALE_PIN_SHFT                                   0x5
#define HWIO_FLASH_XFR_STEP7_DATA_ALE_PIN_THE_LOGIC_ASSERTS_FVAL                 0x1
#define HWIO_FLASH_XFR_STEP7_DATA_ALE_PIN_THE_LOGIC_DE_ASSERTS_FVAL                0
#define HWIO_FLASH_XFR_STEP7_DATA_WE_EN_BMSK                                    0x10
#define HWIO_FLASH_XFR_STEP7_DATA_WE_EN_SHFT                                     0x4
#define HWIO_FLASH_XFR_STEP7_DATA_WE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP7_DATA_WE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP7_DATA_RE_EN_BMSK                                     0x8
#define HWIO_FLASH_XFR_STEP7_DATA_RE_EN_SHFT                                     0x3
#define HWIO_FLASH_XFR_STEP7_DATA_RE_EN_THE_LOGIC_ASSERTS_FVAL                   0x1
#define HWIO_FLASH_XFR_STEP7_DATA_RE_EN_THE_LOGIC_DE_ASSERTS_FVAL                  0
#define HWIO_FLASH_XFR_STEP7_DATA_WIDE_BMSK                                      0x4
#define HWIO_FLASH_XFR_STEP7_DATA_WIDE_SHFT                                      0x2
#define HWIO_FLASH_XFR_STEP7_DATA_WIDE_USE16_BIT_DATA_BUS_FOR_DATA_FVAL          0x1
#define HWIO_FLASH_XFR_STEP7_DATA_WIDE_USE_8_BIT_DATA_BUS_FOR_DATA_FVAL            0
#define HWIO_FLASH_XFR_STEP7_EXTA_READ_WAIT_BMSK                                 0x3
#define HWIO_FLASH_XFR_STEP7_EXTA_READ_WAIT_SHFT                                   0

#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_ADDR                                 0x8000808c
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_RMSK                                       0xff
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_SHFT                                          0
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_IN                                   \
        in_dword_masked(HWIO_NAND_CTLR_DEBUG_BUS_CFG_ADDR, HWIO_NAND_CTLR_DEBUG_BUS_CFG_RMSK)
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_INM(m)                               \
        in_dword_masked(HWIO_NAND_CTLR_DEBUG_BUS_CFG_ADDR, m)
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_OUT(v)                               \
        out_dword(HWIO_NAND_CTLR_DEBUG_BUS_CFG_ADDR,v)
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_CTLR_DEBUG_BUS_CFG_ADDR,m,v,HWIO_NAND_CTLR_DEBUG_BUS_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NANDC_DEBUG_SEL_BMSK                       0xf0
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NANDC_DEBUG_SEL_SHFT                        0x4
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_RESERVED_BIT3_BMSK                          0x8
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_RESERVED_BIT3_SHFT                          0x3
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_D31_D16_EN_BMSK               0x4
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_D31_D16_EN_SHFT               0x2
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_D15_D0_EN_BMSK                0x2
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_D15_D0_EN_SHFT                0x1
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_SWAP_BMSK                     0x1
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_SWAP_SHFT                       0
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_NAND_CTLR_DEBUG_BUS_CFG_NAND_CTLR_DBG_SWAP_SWAP_ENABLED_FVAL        0x1

#define HWIO_FLASH_DEV_CMD0_ADDR                                          0x800080a0
#define HWIO_FLASH_DEV_CMD0_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD0_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD0_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD0_ADDR, HWIO_FLASH_DEV_CMD0_RMSK)
#define HWIO_FLASH_DEV_CMD0_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD0_ADDR, m)
#define HWIO_FLASH_DEV_CMD0_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD0_ADDR,v)
#define HWIO_FLASH_DEV_CMD0_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD0_ADDR,m,v,HWIO_FLASH_DEV_CMD0_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD0_WRITE_START_BMSK                              0xff000000
#define HWIO_FLASH_DEV_CMD0_WRITE_START_SHFT                                    0x18
#define HWIO_FLASH_DEV_CMD0_WRITE_ADDR_BMSK                                 0xff0000
#define HWIO_FLASH_DEV_CMD0_WRITE_ADDR_SHFT                                     0x10
#define HWIO_FLASH_DEV_CMD0_ERASE_START_BMSK                                  0xff00
#define HWIO_FLASH_DEV_CMD0_ERASE_START_SHFT                                     0x8
#define HWIO_FLASH_DEV_CMD0_ERASE_ADDR_BMSK                                     0xff
#define HWIO_FLASH_DEV_CMD0_ERASE_ADDR_SHFT                                        0

#define HWIO_FLASH_DEV_CMD1_ADDR                                          0x800080a4
#define HWIO_FLASH_DEV_CMD1_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD1_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD1_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD1_ADDR, HWIO_FLASH_DEV_CMD1_RMSK)
#define HWIO_FLASH_DEV_CMD1_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD1_ADDR, m)
#define HWIO_FLASH_DEV_CMD1_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD1_ADDR,v)
#define HWIO_FLASH_DEV_CMD1_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD1_ADDR,m,v,HWIO_FLASH_DEV_CMD1_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD1_SEQ_READ_MODE_START_BMSK                      0xff000000
#define HWIO_FLASH_DEV_CMD1_SEQ_READ_MODE_START_SHFT                            0x18
#define HWIO_FLASH_DEV_CMD1_SEQ_READ_MODE_ADDR_BMSK                         0xff0000
#define HWIO_FLASH_DEV_CMD1_SEQ_READ_MODE_ADDR_SHFT                             0x10
#define HWIO_FLASH_DEV_CMD1_READ_START_BMSK                                   0xff00
#define HWIO_FLASH_DEV_CMD1_READ_START_SHFT                                      0x8
#define HWIO_FLASH_DEV_CMD1_READ_ADDR_BMSK                                      0xff
#define HWIO_FLASH_DEV_CMD1_READ_ADDR_SHFT                                         0

#define HWIO_FLASH_DEV_CMD2_ADDR                                          0x800080a8
#define HWIO_FLASH_DEV_CMD2_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD2_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD2_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD2_ADDR, HWIO_FLASH_DEV_CMD2_RMSK)
#define HWIO_FLASH_DEV_CMD2_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD2_ADDR, m)
#define HWIO_FLASH_DEV_CMD2_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD2_ADDR,v)
#define HWIO_FLASH_DEV_CMD2_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD2_ADDR,m,v,HWIO_FLASH_DEV_CMD2_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD2_READ_STOP_CMD_BMSK                            0xff000000
#define HWIO_FLASH_DEV_CMD2_READ_STOP_CMD_SHFT                                  0x18
#define HWIO_FLASH_DEV_CMD2_RESET_CMD_BMSK                                  0xff0000
#define HWIO_FLASH_DEV_CMD2_RESET_CMD_SHFT                                      0x10
#define HWIO_FLASH_DEV_CMD2_READ_STATUS_BMSK                                  0xff00
#define HWIO_FLASH_DEV_CMD2_READ_STATUS_SHFT                                     0x8
#define HWIO_FLASH_DEV_CMD2_READ_ID_BMSK                                        0xff
#define HWIO_FLASH_DEV_CMD2_READ_ID_SHFT                                           0

#define HWIO_FLASH_DEV_CMD_VLD_ADDR                                       0x800080ac
#define HWIO_FLASH_DEV_CMD_VLD_RMSK                                       0xffffffff
#define HWIO_FLASH_DEV_CMD_VLD_SHFT                                                0
#define HWIO_FLASH_DEV_CMD_VLD_IN                                         \
        in_dword_masked(HWIO_FLASH_DEV_CMD_VLD_ADDR, HWIO_FLASH_DEV_CMD_VLD_RMSK)
#define HWIO_FLASH_DEV_CMD_VLD_INM(m)                                     \
        in_dword_masked(HWIO_FLASH_DEV_CMD_VLD_ADDR, m)
#define HWIO_FLASH_DEV_CMD_VLD_OUT(v)                                     \
        out_dword(HWIO_FLASH_DEV_CMD_VLD_ADDR,v)
#define HWIO_FLASH_DEV_CMD_VLD_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD_VLD_ADDR,m,v,HWIO_FLASH_DEV_CMD_VLD_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD_VLD_RESERVED_BITS31_5_BMSK                     0xffffffe0
#define HWIO_FLASH_DEV_CMD_VLD_RESERVED_BITS31_5_SHFT                            0x5
#define HWIO_FLASH_DEV_CMD_VLD_SEQ_READ_START_VLD_BMSK                          0x10
#define HWIO_FLASH_DEV_CMD_VLD_SEQ_READ_START_VLD_SHFT                           0x4
#define HWIO_FLASH_DEV_CMD_VLD_ERASE_START_VLD_BMSK                              0x8
#define HWIO_FLASH_DEV_CMD_VLD_ERASE_START_VLD_SHFT                              0x3
#define HWIO_FLASH_DEV_CMD_VLD_WRITE_START_VLD_BMSK                              0x4
#define HWIO_FLASH_DEV_CMD_VLD_WRITE_START_VLD_SHFT                              0x2
#define HWIO_FLASH_DEV_CMD_VLD_READ_STOP_VLD_BMSK                                0x2
#define HWIO_FLASH_DEV_CMD_VLD_READ_STOP_VLD_SHFT                                0x1
#define HWIO_FLASH_DEV_CMD_VLD_READ_START_VLD_BMSK                               0x1
#define HWIO_FLASH_DEV_CMD_VLD_READ_START_VLD_SHFT                                 0

#define HWIO_EBI2_MISR_SIG_REG_ADDR                                       0x800080b0
#define HWIO_EBI2_MISR_SIG_REG_RMSK                                       0xffffffff
#define HWIO_EBI2_MISR_SIG_REG_SHFT                                                0
#define HWIO_EBI2_MISR_SIG_REG_IN                                         \
        in_dword_masked(HWIO_EBI2_MISR_SIG_REG_ADDR, HWIO_EBI2_MISR_SIG_REG_RMSK)
#define HWIO_EBI2_MISR_SIG_REG_INM(m)                                     \
        in_dword_masked(HWIO_EBI2_MISR_SIG_REG_ADDR, m)
#define HWIO_EBI2_MISR_SIG_REG_EBI2_MISR_SIG_BMSK                         0xffffffff
#define HWIO_EBI2_MISR_SIG_REG_EBI2_MISR_SIG_SHFT                                  0

#define HWIO_NAND_ADDR2_ADDR                                              0x800080c0
#define HWIO_NAND_ADDR2_RMSK                                              0xffffffff
#define HWIO_NAND_ADDR2_SHFT                                                       0
#define HWIO_NAND_ADDR2_IN                                                \
        in_dword_masked(HWIO_NAND_ADDR2_ADDR, HWIO_NAND_ADDR2_RMSK)
#define HWIO_NAND_ADDR2_INM(m)                                            \
        in_dword_masked(HWIO_NAND_ADDR2_ADDR, m)
#define HWIO_NAND_ADDR2_OUT(v)                                            \
        out_dword(HWIO_NAND_ADDR2_ADDR,v)
#define HWIO_NAND_ADDR2_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_ADDR2_ADDR,m,v,HWIO_NAND_ADDR2_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_ADDR2_DEV_ADDR2_BMSK                                    0xffffffff
#define HWIO_NAND_ADDR2_DEV_ADDR2_SHFT                                             0

#define HWIO_NAND_ADDR3_ADDR                                              0x800080c4
#define HWIO_NAND_ADDR3_RMSK                                              0xffffffff
#define HWIO_NAND_ADDR3_SHFT                                                       0
#define HWIO_NAND_ADDR3_IN                                                \
        in_dword_masked(HWIO_NAND_ADDR3_ADDR, HWIO_NAND_ADDR3_RMSK)
#define HWIO_NAND_ADDR3_INM(m)                                            \
        in_dword_masked(HWIO_NAND_ADDR3_ADDR, m)
#define HWIO_NAND_ADDR3_OUT(v)                                            \
        out_dword(HWIO_NAND_ADDR3_ADDR,v)
#define HWIO_NAND_ADDR3_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_ADDR3_ADDR,m,v,HWIO_NAND_ADDR3_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_ADDR3_DEV_ADDR3_BMSK                                    0xffffffff
#define HWIO_NAND_ADDR3_DEV_ADDR3_SHFT                                             0

#define HWIO_NAND_ADDR4_ADDR                                              0x800080c8
#define HWIO_NAND_ADDR4_RMSK                                              0xffffffff
#define HWIO_NAND_ADDR4_SHFT                                                       0
#define HWIO_NAND_ADDR4_IN                                                \
        in_dword_masked(HWIO_NAND_ADDR4_ADDR, HWIO_NAND_ADDR4_RMSK)
#define HWIO_NAND_ADDR4_INM(m)                                            \
        in_dword_masked(HWIO_NAND_ADDR4_ADDR, m)
#define HWIO_NAND_ADDR4_OUT(v)                                            \
        out_dword(HWIO_NAND_ADDR4_ADDR,v)
#define HWIO_NAND_ADDR4_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_ADDR4_ADDR,m,v,HWIO_NAND_ADDR4_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_ADDR4_DEV_ADDR4_BMSK                                    0xffffffff
#define HWIO_NAND_ADDR4_DEV_ADDR4_SHFT                                             0

#define HWIO_NAND_ADDR5_ADDR                                              0x800080cc
#define HWIO_NAND_ADDR5_RMSK                                              0xffffffff
#define HWIO_NAND_ADDR5_SHFT                                                       0
#define HWIO_NAND_ADDR5_IN                                                \
        in_dword_masked(HWIO_NAND_ADDR5_ADDR, HWIO_NAND_ADDR5_RMSK)
#define HWIO_NAND_ADDR5_INM(m)                                            \
        in_dword_masked(HWIO_NAND_ADDR5_ADDR, m)
#define HWIO_NAND_ADDR5_OUT(v)                                            \
        out_dword(HWIO_NAND_ADDR5_ADDR,v)
#define HWIO_NAND_ADDR5_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_ADDR5_ADDR,m,v,HWIO_NAND_ADDR5_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_ADDR5_DEV_ADDR5_BMSK                                    0xffffffff
#define HWIO_NAND_ADDR5_DEV_ADDR5_SHFT                                             0

#define HWIO_FLASH_DEV_CMD3_ADDR                                          0x800080d0
#define HWIO_FLASH_DEV_CMD3_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD3_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD3_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD3_ADDR, HWIO_FLASH_DEV_CMD3_RMSK)
#define HWIO_FLASH_DEV_CMD3_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD3_ADDR, m)
#define HWIO_FLASH_DEV_CMD3_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD3_ADDR,v)
#define HWIO_FLASH_DEV_CMD3_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD3_ADDR,m,v,HWIO_FLASH_DEV_CMD3_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD3_GP_CMD2_BMSK                                  0xffff0000
#define HWIO_FLASH_DEV_CMD3_GP_CMD2_SHFT                                        0x10
#define HWIO_FLASH_DEV_CMD3_GP_CMD1_BMSK                                      0xffff
#define HWIO_FLASH_DEV_CMD3_GP_CMD1_SHFT                                           0

#define HWIO_FLASH_DEV_CMD4_ADDR                                          0x800080d4
#define HWIO_FLASH_DEV_CMD4_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD4_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD4_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD4_ADDR, HWIO_FLASH_DEV_CMD4_RMSK)
#define HWIO_FLASH_DEV_CMD4_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD4_ADDR, m)
#define HWIO_FLASH_DEV_CMD4_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD4_ADDR,v)
#define HWIO_FLASH_DEV_CMD4_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD4_ADDR,m,v,HWIO_FLASH_DEV_CMD4_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD4_GP_CMD4_BMSK                                  0xffff0000
#define HWIO_FLASH_DEV_CMD4_GP_CMD4_SHFT                                        0x10
#define HWIO_FLASH_DEV_CMD4_GP_CMD3_BMSK                                      0xffff
#define HWIO_FLASH_DEV_CMD4_GP_CMD3_SHFT                                           0

#define HWIO_FLASH_DEV_CMD5_ADDR                                          0x800080d8
#define HWIO_FLASH_DEV_CMD5_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD5_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD5_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD5_ADDR, HWIO_FLASH_DEV_CMD5_RMSK)
#define HWIO_FLASH_DEV_CMD5_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD5_ADDR, m)
#define HWIO_FLASH_DEV_CMD5_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD5_ADDR,v)
#define HWIO_FLASH_DEV_CMD5_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD5_ADDR,m,v,HWIO_FLASH_DEV_CMD5_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD5_GP_CMD6_BMSK                                  0xffff0000
#define HWIO_FLASH_DEV_CMD5_GP_CMD6_SHFT                                        0x10
#define HWIO_FLASH_DEV_CMD5_GP_CMD5_BMSK                                      0xffff
#define HWIO_FLASH_DEV_CMD5_GP_CMD5_SHFT                                           0

#define HWIO_FLASH_DEV_CMD6_ADDR                                          0x800080dc
#define HWIO_FLASH_DEV_CMD6_RMSK                                          0xffffffff
#define HWIO_FLASH_DEV_CMD6_SHFT                                                   0
#define HWIO_FLASH_DEV_CMD6_IN                                            \
        in_dword_masked(HWIO_FLASH_DEV_CMD6_ADDR, HWIO_FLASH_DEV_CMD6_RMSK)
#define HWIO_FLASH_DEV_CMD6_INM(m)                                        \
        in_dword_masked(HWIO_FLASH_DEV_CMD6_ADDR, m)
#define HWIO_FLASH_DEV_CMD6_OUT(v)                                        \
        out_dword(HWIO_FLASH_DEV_CMD6_ADDR,v)
#define HWIO_FLASH_DEV_CMD6_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_DEV_CMD6_ADDR,m,v,HWIO_FLASH_DEV_CMD6_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_DEV_CMD6_GP_CMD8_BMSK                                  0xffff0000
#define HWIO_FLASH_DEV_CMD6_GP_CMD8_SHFT                                        0x10
#define HWIO_FLASH_DEV_CMD6_GP_CMD7_BMSK                                      0xffff
#define HWIO_FLASH_DEV_CMD6_GP_CMD7_SHFT                                           0

#define HWIO_FLASH_BURST_CFG_ADDR                                         0x800080e0
#define HWIO_FLASH_BURST_CFG_RMSK                                         0xffffffff
#define HWIO_FLASH_BURST_CFG_SHFT                                                  0
#define HWIO_FLASH_BURST_CFG_IN                                           \
        in_dword_masked(HWIO_FLASH_BURST_CFG_ADDR, HWIO_FLASH_BURST_CFG_RMSK)
#define HWIO_FLASH_BURST_CFG_INM(m)                                       \
        in_dword_masked(HWIO_FLASH_BURST_CFG_ADDR, m)
#define HWIO_FLASH_BURST_CFG_OUT(v)                                       \
        out_dword(HWIO_FLASH_BURST_CFG_ADDR,v)
#define HWIO_FLASH_BURST_CFG_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_BURST_CFG_ADDR,m,v,HWIO_FLASH_BURST_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_FLASH_BURST_CFG_RESERVED_BITS31_12_BMSK                      0xfffff000
#define HWIO_FLASH_BURST_CFG_RESERVED_BITS31_12_SHFT                             0xc
#define HWIO_FLASH_BURST_CFG_DIV2_MODE_BMSK                                    0x800
#define HWIO_FLASH_BURST_CFG_DIV2_MODE_SHFT                                      0xb
#define HWIO_FLASH_BURST_CFG_BURST_PAGE_SIZE_BMSK                              0x7c0
#define HWIO_FLASH_BURST_CFG_BURST_PAGE_SIZE_SHFT                                0x6
#define HWIO_FLASH_BURST_CFG_ONE_NAND_PAGE_GAP_BMSK                             0x3c
#define HWIO_FLASH_BURST_CFG_ONE_NAND_PAGE_GAP_SHFT                              0x2
#define HWIO_FLASH_BURST_CFG_OE_RDY_SAMPLE_GAP_BMSK                              0x3
#define HWIO_FLASH_BURST_CFG_OE_RDY_SAMPLE_GAP_SHFT                                0

#define HWIO_EBI2_ECC_BUF_CFG_ADDR                                        0x800080f0
#define HWIO_EBI2_ECC_BUF_CFG_RMSK                                        0xffffffff
#define HWIO_EBI2_ECC_BUF_CFG_SHFT                                                 0
#define HWIO_EBI2_ECC_BUF_CFG_IN                                          \
        in_dword_masked(HWIO_EBI2_ECC_BUF_CFG_ADDR, HWIO_EBI2_ECC_BUF_CFG_RMSK)
#define HWIO_EBI2_ECC_BUF_CFG_INM(m)                                      \
        in_dword_masked(HWIO_EBI2_ECC_BUF_CFG_ADDR, m)
#define HWIO_EBI2_ECC_BUF_CFG_OUT(v)                                      \
        out_dword(HWIO_EBI2_ECC_BUF_CFG_ADDR,v)
#define HWIO_EBI2_ECC_BUF_CFG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_ECC_BUF_CFG_ADDR,m,v,HWIO_EBI2_ECC_BUF_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_ECC_BUF_CFG_RESERVED_BITS31_10_BMSK                     0xfffffc00
#define HWIO_EBI2_ECC_BUF_CFG_RESERVED_BITS31_10_SHFT                            0xa
#define HWIO_EBI2_ECC_BUF_CFG_CW_USER_DATA_LENGTH_BMSK                         0x3ff
#define HWIO_EBI2_ECC_BUF_CFG_CW_USER_DATA_LENGTH_SHFT                             0

#define HWIO_NAND_FLASH_BIT_STREAM_ADDR                                   0x800080f4
#define HWIO_NAND_FLASH_BIT_STREAM_RMSK                                   0xffffffff
#define HWIO_NAND_FLASH_BIT_STREAM_SHFT                                            0
#define HWIO_NAND_FLASH_BIT_STREAM_IN                                     \
        in_dword_masked(HWIO_NAND_FLASH_BIT_STREAM_ADDR, HWIO_NAND_FLASH_BIT_STREAM_RMSK)
#define HWIO_NAND_FLASH_BIT_STREAM_INM(m)                                 \
        in_dword_masked(HWIO_NAND_FLASH_BIT_STREAM_ADDR, m)
#define HWIO_NAND_FLASH_BIT_STREAM_OUT(v)                                 \
        out_dword(HWIO_NAND_FLASH_BIT_STREAM_ADDR,v)
#define HWIO_NAND_FLASH_BIT_STREAM_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_NAND_FLASH_BIT_STREAM_ADDR,m,v,HWIO_NAND_FLASH_BIT_STREAM_IN); \
		HWIO_INTFREE()
#define HWIO_NAND_FLASH_BIT_STREAM_RESERVED_BITS31_6_BMSK                 0xffffffc0
#define HWIO_NAND_FLASH_BIT_STREAM_RESERVED_BITS31_6_SHFT                        0x6
#define HWIO_NAND_FLASH_BIT_STREAM_PAGE_ERASED_BMSK                             0x20
#define HWIO_NAND_FLASH_BIT_STREAM_PAGE_ERASED_SHFT                              0x5
#define HWIO_NAND_FLASH_BIT_STREAM_PAGE_CLEARED_BMSK                            0x10
#define HWIO_NAND_FLASH_BIT_STREAM_PAGE_CLEARED_SHFT                             0x4
#define HWIO_NAND_FLASH_BIT_STREAM_RESERVED_BITS3_1_BMSK                         0xc
#define HWIO_NAND_FLASH_BIT_STREAM_RESERVED_BITS3_1_SHFT                         0x2
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_ECC_MASK_BMSK                      0x2
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_ECC_MASK_SHFT                      0x1
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_ECC_MASK_DISABLE_ECC_CORRECTION_WHEN_AN_ERASED_PAGE_IS_DETECTED_FVAL        0x1
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_ECC_MASK_ECC_CORRECTION_IS_NOT_MASKED_FVAL          0
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_CTRL_RES_BMSK                      0x1
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_CTRL_RES_SHFT                        0
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_CTRL_RES_RESET_THE_BIT_STREAM_CONTROLLER_FVAL        0x1
#define HWIO_NAND_FLASH_BIT_STREAM_BIT_STREAM_CTRL_RES_ENABLE_THE_CONTROLLER_TO_CHECK_THE_DATA_AS_IT_ARRIVES_FVAL          0

#define HWIO_FLASH_BUFFn_ACC_ADDR(n)                      (0x80008100+0x4*(n))
#define HWIO_FLASH_BUFFn_ACC_RMSK                                         0xffffffff
#define HWIO_FLASH_BUFFn_ACC_SHFT                                                  0
#define HWIO_FLASH_BUFFn_ACC_INI(n) \
        in_dword(HWIO_FLASH_BUFFn_ACC_ADDR(n))
#define HWIO_FLASH_BUFFn_ACC_INMI(n,mask) \
        in_dword_masked(HWIO_FLASH_BUFFn_ACC_ADDR(n), mask)
#define HWIO_FLASH_BUFFn_ACC_OUTI(n,v) \
        out_dword(HWIO_FLASH_BUFFn_ACC_ADDR(n),v)
#define HWIO_FLASH_BUFFn_ACC_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FLASH_BUFFn_ACC_ADDR(n),mask,v,HWIO_FLASH_BUFFn_ACC_INI(n));\
		HWIO_INTFREE()
#define HWIO_FLASH_BUFFn_ACC_BUFF_DATA_BMSK                               0xffffffff
#define HWIO_FLASH_BUFFn_ACC_BUFF_DATA_SHFT                                        0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to CHIP_BASE      (from ARM)
//
//       Note chipaddr       is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// clk (0x00000 - 0x01FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_CLK_FILE                 generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 7.2: ARM registers
// Sub-Section 7.2.1: Clock register definitions
#define HWIO_ARM_MOD_REG_ADDR                                             0x80000000
#define HWIO_ARM_MOD_REG_RMSK                                                   0xff
#define HWIO_ARM_MOD_REG_SHFT                                                      0
#define HWIO_ARM_MOD_REG_IN                                               \
        in_dword_masked(HWIO_ARM_MOD_REG_ADDR, HWIO_ARM_MOD_REG_RMSK)
#define HWIO_ARM_MOD_REG_INM(m)                                           \
        in_dword_masked(HWIO_ARM_MOD_REG_ADDR, m)
#define HWIO_ARM_MOD_REG_OUT(v)                                           \
        out_dword(HWIO_ARM_MOD_REG_ADDR,v)
#define HWIO_ARM_MOD_REG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ARM_MOD_REG_ADDR,m,v,HWIO_ARM_MOD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_BMSK                                      0xf0
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_SHFT                                       0x4
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_1_FVAL                                   0
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_2_FVAL                                 0x1
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_3_FVAL                                 0x2
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_4_FVAL                                 0x3
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_5_FVAL                                 0x4
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_6_FVAL                                 0x5
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_7_FVAL                                 0x6
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_8_FVAL                                 0x7
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_9_FVAL                                 0x8
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_10_FVAL                                0x9
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_11_FVAL                                0xa
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_12_FVAL                                0xb
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_13_FVAL                                0xc
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_14_FVAL                                0xd
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_15_FVAL                                0xe
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD0_DIV_16_FVAL                                0xf
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_BMSK                                       0xf
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_SHFT                                         0
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_1_FVAL                                   0
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_2_FVAL                                 0x1
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_3_FVAL                                 0x2
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_4_FVAL                                 0x3
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_5_FVAL                                 0x4
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_6_FVAL                                 0x5
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_7_FVAL                                 0x6
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_8_FVAL                                 0x7
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_9_FVAL                                 0x8
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_10_FVAL                                0x9
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_11_FVAL                                0xa
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_12_FVAL                                0xb
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_13_FVAL                                0xc
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_14_FVAL                                0xd
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_15_FVAL                                0xe
#define HWIO_ARM_MOD_REG_ARM_DIV_MOD1_DIV_16_FVAL                                0xf

#define HWIO_ARM_CFG_REG_ADDR                                             0x80000004
#define HWIO_ARM_CFG_REG_RMSK                                                 0x7fff
#define HWIO_ARM_CFG_REG_SHFT                                                      0
#define HWIO_ARM_CFG_REG_IN                                               \
        in_dword_masked(HWIO_ARM_CFG_REG_ADDR, HWIO_ARM_CFG_REG_RMSK)
#define HWIO_ARM_CFG_REG_INM(m)                                           \
        in_dword_masked(HWIO_ARM_CFG_REG_ADDR, m)
#define HWIO_ARM_CFG_REG_OUT(v)                                           \
        out_dword(HWIO_ARM_CFG_REG_ADDR,v)
#define HWIO_ARM_CFG_REG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ARM_CFG_REG_ADDR,m,v,HWIO_ARM_CFG_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ARM_CFG_REG_ARM_SLEEP_WFI_BMSK                                   0x4000
#define HWIO_ARM_CFG_REG_ARM_SLEEP_WFI_SHFT                                      0xe
#define HWIO_ARM_CFG_REG_ARM_SLEEP_WFI_ENABLED_FVAL                              0x1
#define HWIO_ARM_CFG_REG_ARM_SLEEP_WFI_NOT_ENABLED_FVAL                            0
#define HWIO_ARM_CFG_REG_AHB_VOTE_EN_BMSK                                     0x2000
#define HWIO_ARM_CFG_REG_AHB_VOTE_EN_SHFT                                        0xd
#define HWIO_ARM_CFG_REG_AHB_VOTE_EN_ENABLED_FVAL                                0x1
#define HWIO_ARM_CFG_REG_AHB_VOTE_EN_NOT_ENABLED_FVAL                              0
#define HWIO_ARM_CFG_REG_AHB_SLEEP_EN_BMSK                                    0x1000
#define HWIO_ARM_CFG_REG_AHB_SLEEP_EN_SHFT                                       0xc
#define HWIO_ARM_CFG_REG_AHB_SLEEP_EN_ENABLED_FVAL                               0x1
#define HWIO_ARM_CFG_REG_AHB_SLEEP_EN_NOT_ENABLED_FVAL                             0
#define HWIO_ARM_CFG_REG_EBI2_RATE_SEL_BMSK                                    0xc00
#define HWIO_ARM_CFG_REG_EBI2_RATE_SEL_SHFT                                      0xa
#define HWIO_ARM_CFG_REG_EBI2_RATE_SEL_DIV_1_FVAL                                  0
#define HWIO_ARM_CFG_REG_EBI2_RATE_SEL_DIV_2_FVAL                                0x1
#define HWIO_ARM_CFG_REG_EBI2_RATE_SEL_DIV_4_FVAL                                0x2
#define HWIO_ARM_CFG_REG_EBI2_RATE_SEL_DIV_8_FVAL                                0x3
#define HWIO_ARM_CFG_REG_EBI1_RATE_SEL_BMSK                                    0x300
#define HWIO_ARM_CFG_REG_EBI1_RATE_SEL_SHFT                                      0x8
#define HWIO_ARM_CFG_REG_EBI1_RATE_SEL_DIV_1_FVAL                                  0
#define HWIO_ARM_CFG_REG_EBI1_RATE_SEL_DIV_2_FVAL                                0x1
#define HWIO_ARM_CFG_REG_EBI1_RATE_SEL_DIV_4_FVAL                                0x2
#define HWIO_ARM_CFG_REG_EBI1_RATE_SEL_DIV_8_FVAL                                0x3
#define HWIO_ARM_CFG_REG_AHB_RATE_SEL_BMSK                                      0xc0
#define HWIO_ARM_CFG_REG_AHB_RATE_SEL_SHFT                                       0x6
#define HWIO_ARM_CFG_REG_AHB_RATE_SEL_DIV_1_FVAL                                   0
#define HWIO_ARM_CFG_REG_AHB_RATE_SEL_DIV_2_FVAL                                 0x1
#define HWIO_ARM_CFG_REG_AHB_RATE_SEL_DIV_4_FVAL                                 0x2
#define HWIO_ARM_CFG_REG_AHB_RATE_SEL_DIV_8_FVAL                                 0x3
#define HWIO_ARM_CFG_REG_ARM_RATE_SEL_BMSK                                      0x20
#define HWIO_ARM_CFG_REG_ARM_RATE_SEL_SHFT                                       0x5
#define HWIO_ARM_CFG_REG_ARM_RATE_SEL_DIV_1_FVAL                                   0
#define HWIO_ARM_CFG_REG_ARM_RATE_SEL_DIV_2_FVAL                                 0x1
#define HWIO_ARM_CFG_REG_ARM_SRC_SEL_BMSK                                       0x10
#define HWIO_ARM_CFG_REG_ARM_SRC_SEL_SHFT                                        0x4
#define HWIO_ARM_CFG_REG_ARM_SRC_SEL_ARM_SRC0_FVAL                                 0
#define HWIO_ARM_CFG_REG_ARM_SRC_SEL_ARM_SRC1_FVAL                               0x1
#define HWIO_ARM_CFG_REG_SRC_SEL1_BMSK                                           0xc
#define HWIO_ARM_CFG_REG_SRC_SEL1_SHFT                                           0x2
#define HWIO_ARM_CFG_REG_SRC_SEL1_XO_FVAL                                          0
#define HWIO_ARM_CFG_REG_SRC_SEL1_PLL_SRC_FVAL                                   0x1
#define HWIO_ARM_CFG_REG_SRC_SEL1_SLEEP_CLK_FVAL                                 0x2
#define HWIO_ARM_CFG_REG_SRC_SEL1_EXT_CLK_FVAL                                   0x3
#define HWIO_ARM_CFG_REG_SRC_SEL0_BMSK                                           0x3
#define HWIO_ARM_CFG_REG_SRC_SEL0_SHFT                                             0
#define HWIO_ARM_CFG_REG_SRC_SEL0_XO_FVAL                                          0
#define HWIO_ARM_CFG_REG_SRC_SEL0_PLL_SRC_FVAL                                   0x1
#define HWIO_ARM_CFG_REG_SRC_SEL0_SLEEP_CLK_FVAL                                 0x2
#define HWIO_ARM_CFG_REG_SRC_SEL0_EXT_CLK_FVAL                                   0x3

#define HWIO_ARM_CLK_EN_REG_ADDR                                          0x80000008
#define HWIO_ARM_CLK_EN_REG_RMSK                                            0x3fffff
#define HWIO_ARM_CLK_EN_REG_SHFT                                                   0
#define HWIO_ARM_CLK_EN_REG_IN                                            \
        in_dword_masked(HWIO_ARM_CLK_EN_REG_ADDR, HWIO_ARM_CLK_EN_REG_RMSK)
#define HWIO_ARM_CLK_EN_REG_INM(m)                                        \
        in_dword_masked(HWIO_ARM_CLK_EN_REG_ADDR, m)
#define HWIO_ARM_CLK_EN_REG_OUT(v)                                        \
        out_dword(HWIO_ARM_CLK_EN_REG_ADDR,v)
#define HWIO_ARM_CLK_EN_REG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ARM_CLK_EN_REG_ADDR,m,v,HWIO_ARM_CLK_EN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ARM_CLK_EN_REG_EBI2_CLK_SRC_EN_BMSK                            0x200000
#define HWIO_ARM_CLK_EN_REG_EBI2_CLK_SRC_EN_SHFT                                0x15
#define HWIO_ARM_CLK_EN_REG_EBI2_CLK_SRC_EN_ENABLED_FVAL                         0x1
#define HWIO_ARM_CLK_EN_REG_EBI2_CLK_SRC_EN_NOT_ENABLED_FVAL                       0
#define HWIO_ARM_CLK_EN_REG_VIDEO_AHB_CLK_EN_BMSK                           0x100000
#define HWIO_ARM_CLK_EN_REG_VIDEO_AHB_CLK_EN_SHFT                               0x14
#define HWIO_ARM_CLK_EN_REG_VIDEO_AHB_CLK_EN_ENABLED_FVAL                        0x1
#define HWIO_ARM_CLK_EN_REG_VIDEO_AHB_CLK_EN_NOT_ENABLED_FVAL                      0
#define HWIO_ARM_CLK_EN_REG_MDP_AHB_CLK_EN_BMSK                              0x80000
#define HWIO_ARM_CLK_EN_REG_MDP_AHB_CLK_EN_SHFT                                 0x13
#define HWIO_ARM_CLK_EN_REG_MDP_AHB_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ARM_CLK_EN_REG_MDP_AHB_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ARM_CLK_EN_REG_SDCC_AHB_CLK_EN_BMSK                             0x40000
#define HWIO_ARM_CLK_EN_REG_SDCC_AHB_CLK_EN_SHFT                                0x12
#define HWIO_ARM_CLK_EN_REG_SDCC_AHB_CLK_EN_ENABLED_FVAL                         0x1
#define HWIO_ARM_CLK_EN_REG_SDCC_AHB_CLK_EN_NOT_ENABLED_FVAL                       0
#define HWIO_ARM_CLK_EN_REG_PERPH_WEB_AHB_CLK_EN_BMSK                        0x20000
#define HWIO_ARM_CLK_EN_REG_PERPH_WEB_AHB_CLK_EN_SHFT                           0x11
#define HWIO_ARM_CLK_EN_REG_PERPH_WEB_AHB_CLK_EN_ENABLED_FVAL                    0x1
#define HWIO_ARM_CLK_EN_REG_PERPH_WEB_AHB_CLK_EN_NOT_ENABLED_FVAL                  0
#define HWIO_ARM_CLK_EN_REG_TLMM_GPIO_AHB_CLK_EN_BMSK                        0x10000
#define HWIO_ARM_CLK_EN_REG_TLMM_GPIO_AHB_CLK_EN_SHFT                           0x10
#define HWIO_ARM_CLK_EN_REG_TLMM_GPIO_AHB_CLK_EN_ENABLED_FVAL                    0x1
#define HWIO_ARM_CLK_EN_REG_TLMM_GPIO_AHB_CLK_EN_NOT_ENABLED_FVAL                  0
#define HWIO_ARM_CLK_EN_REG_UXMC_AHB_CLK_EN_BMSK                              0x8000
#define HWIO_ARM_CLK_EN_REG_UXMC_AHB_CLK_EN_SHFT                                 0xf
#define HWIO_ARM_CLK_EN_REG_UXMC_AHB_CLK_EN_ENABLED_FVAL                         0x1
#define HWIO_ARM_CLK_EN_REG_UXMC_AHB_CLK_EN_NOT_ENABLED_FVAL                       0
#define HWIO_ARM_CLK_EN_REG_ADSP_AHB_CLK_EN_BMSK                              0x4000
#define HWIO_ARM_CLK_EN_REG_ADSP_AHB_CLK_EN_SHFT                                 0xe
#define HWIO_ARM_CLK_EN_REG_ADSP_AHB_CLK_EN_ENABLED_FVAL                         0x1
#define HWIO_ARM_CLK_EN_REG_ADSP_AHB_CLK_EN_NOT_ENABLED_FVAL                       0
#define HWIO_ARM_CLK_EN_REG_AUDIO_AHB_CLK_EN_BMSK                             0x2000
#define HWIO_ARM_CLK_EN_REG_AUDIO_AHB_CLK_EN_SHFT                                0xd
#define HWIO_ARM_CLK_EN_REG_AUDIO_AHB_CLK_EN_ENABLED_FVAL                        0x1
#define HWIO_ARM_CLK_EN_REG_AUDIO_AHB_CLK_EN_NOT_ENABLED_FVAL                      0
#define HWIO_ARM_CLK_EN_REG_GSBI_AHB_CLK_EN_BMSK                              0x1000
#define HWIO_ARM_CLK_EN_REG_GSBI_AHB_CLK_EN_SHFT                                 0xc
#define HWIO_ARM_CLK_EN_REG_GSBI_AHB_CLK_EN_ENABLED_FVAL                         0x1
#define HWIO_ARM_CLK_EN_REG_GSBI_AHB_CLK_EN_NOT_ENABLED_FVAL                       0
#define HWIO_ARM_CLK_EN_REG_MTI_AHB_CLK_EN_BMSK                                0x800
#define HWIO_ARM_CLK_EN_REG_MTI_AHB_CLK_EN_SHFT                                  0xb
#define HWIO_ARM_CLK_EN_REG_MTI_AHB_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ARM_CLK_EN_REG_MTI_AHB_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ARM_CLK_EN_REG_MODEM_AHB_CLK_EN_BMSK                              0x400
#define HWIO_ARM_CLK_EN_REG_MODEM_AHB_CLK_EN_SHFT                                0xa
#define HWIO_ARM_CLK_EN_REG_MODEM_AHB_CLK_EN_ENABLED_FVAL                        0x1
#define HWIO_ARM_CLK_EN_REG_MODEM_AHB_CLK_EN_NOT_ENABLED_FVAL                      0
#define HWIO_ARM_CLK_EN_REG_PERIPH_AHB_CLK_EN_BMSK                             0x200
#define HWIO_ARM_CLK_EN_REG_PERIPH_AHB_CLK_EN_SHFT                               0x9
#define HWIO_ARM_CLK_EN_REG_PERIPH_AHB_CLK_EN_ENABLED_FVAL                       0x1
#define HWIO_ARM_CLK_EN_REG_PERIPH_AHB_CLK_EN_NOT_ENABLED_FVAL                     0
#define HWIO_ARM_CLK_EN_REG_USB_AHB_CLK_EN_BMSK                                0x100
#define HWIO_ARM_CLK_EN_REG_USB_AHB_CLK_EN_SHFT                                  0x8
#define HWIO_ARM_CLK_EN_REG_USB_AHB_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ARM_CLK_EN_REG_USB_AHB_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ARM_CLK_EN_REG_SEC_AHB_CLK_EN_BMSK                                 0x80
#define HWIO_ARM_CLK_EN_REG_SEC_AHB_CLK_EN_SHFT                                  0x7
#define HWIO_ARM_CLK_EN_REG_SEC_AHB_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ARM_CLK_EN_REG_SEC_AHB_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ARM_CLK_EN_REG_AHB_AHB_CLK_EN_BMSK                                 0x40
#define HWIO_ARM_CLK_EN_REG_AHB_AHB_CLK_EN_SHFT                                  0x6
#define HWIO_ARM_CLK_EN_REG_AHB_AHB_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ARM_CLK_EN_REG_AHB_AHB_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ARM_CLK_EN_REG_UART_DM_AHB_CLK_EN_BMSK                             0x20
#define HWIO_ARM_CLK_EN_REG_UART_DM_AHB_CLK_EN_SHFT                              0x5
#define HWIO_ARM_CLK_EN_REG_UART_DM_AHB_CLK_EN_ENABLED_FVAL                      0x1
#define HWIO_ARM_CLK_EN_REG_UART_DM_AHB_CLK_EN_NOT_ENABLED_FVAL                    0
#define HWIO_ARM_CLK_EN_REG_ETM_CLK_EN_BMSK                                     0x10
#define HWIO_ARM_CLK_EN_REG_ETM_CLK_EN_SHFT                                      0x4
#define HWIO_ARM_CLK_EN_REG_ETM_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_ARM_CLK_EN_REG_ETM_CLK_EN_NOT_ENABLED_FVAL                            0
#define HWIO_ARM_CLK_EN_REG_EBI1_IO_CLK_EN_BMSK                                  0x8
#define HWIO_ARM_CLK_EN_REG_EBI1_IO_CLK_EN_SHFT                                  0x3
#define HWIO_ARM_CLK_EN_REG_EBI1_IO_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ARM_CLK_EN_REG_EBI1_IO_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ARM_CLK_EN_REG_EBI1_CLK_EN_BMSK                                     0x4
#define HWIO_ARM_CLK_EN_REG_EBI1_CLK_EN_SHFT                                     0x2
#define HWIO_ARM_CLK_EN_REG_EBI1_CLK_EN_ENABLED_FVAL                             0x1
#define HWIO_ARM_CLK_EN_REG_EBI1_CLK_EN_NOT_ENABLED_FVAL                           0
#define HWIO_ARM_CLK_EN_REG_IMEM_CLK_SRC_EN_BMSK                                 0x2
#define HWIO_ARM_CLK_EN_REG_IMEM_CLK_SRC_EN_SHFT                                 0x1
#define HWIO_ARM_CLK_EN_REG_IMEM_CLK_SRC_EN_ENABLED_FVAL                         0x1
#define HWIO_ARM_CLK_EN_REG_IMEM_CLK_SRC_EN_NOT_ENABLED_FVAL                       0
#define HWIO_ARM_CLK_EN_REG_ARM_CLK_EN_BMSK                                      0x1
#define HWIO_ARM_CLK_EN_REG_ARM_CLK_EN_SHFT                                        0
#define HWIO_ARM_CLK_EN_REG_ARM_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_ARM_CLK_EN_REG_ARM_CLK_EN_NOT_ENABLED_FVAL                            0

#define HWIO_ARM_CLK_INV_REG_ADDR                                         0x800000f0
#define HWIO_ARM_CLK_INV_REG_RMSK                                           0x3fffff
#define HWIO_ARM_CLK_INV_REG_SHFT                                                  0
#define HWIO_ARM_CLK_INV_REG_IN                                           \
        in_dword_masked(HWIO_ARM_CLK_INV_REG_ADDR, HWIO_ARM_CLK_INV_REG_RMSK)
#define HWIO_ARM_CLK_INV_REG_INM(m)                                       \
        in_dword_masked(HWIO_ARM_CLK_INV_REG_ADDR, m)
#define HWIO_ARM_CLK_INV_REG_OUT(v)                                       \
        out_dword(HWIO_ARM_CLK_INV_REG_ADDR,v)
#define HWIO_ARM_CLK_INV_REG_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ARM_CLK_INV_REG_ADDR,m,v,HWIO_ARM_CLK_INV_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ARM_CLK_INV_REG_EBI2_CLK_SRC_INV_BMSK                          0x200000
#define HWIO_ARM_CLK_INV_REG_EBI2_CLK_SRC_INV_SHFT                              0x15
#define HWIO_ARM_CLK_INV_REG_EBI2_CLK_SRC_INV_INVERTED_FVAL                      0x1
#define HWIO_ARM_CLK_INV_REG_EBI2_CLK_SRC_INV_NOT_INVERTED_FVAL                    0
#define HWIO_ARM_CLK_INV_REG_VIDEO_AHB_CLK_INV_BMSK                         0x100000
#define HWIO_ARM_CLK_INV_REG_VIDEO_AHB_CLK_INV_SHFT                             0x14
#define HWIO_ARM_CLK_INV_REG_VIDEO_AHB_CLK_INV_INVERTED_FVAL                     0x1
#define HWIO_ARM_CLK_INV_REG_VIDEO_AHB_CLK_INV_NOT_INVERTED_FVAL                   0
#define HWIO_ARM_CLK_INV_REG_MDP_AHB_CLK_INV_BMSK                            0x80000
#define HWIO_ARM_CLK_INV_REG_MDP_AHB_CLK_INV_SHFT                               0x13
#define HWIO_ARM_CLK_INV_REG_MDP_AHB_CLK_INV_INVERTED_FVAL                       0x1
#define HWIO_ARM_CLK_INV_REG_MDP_AHB_CLK_INV_NOT_INVERTED_FVAL                     0
#define HWIO_ARM_CLK_INV_REG_SDCC_AHB_CLK_INV_BMSK                           0x40000
#define HWIO_ARM_CLK_INV_REG_SDCC_AHB_CLK_INV_SHFT                              0x12
#define HWIO_ARM_CLK_INV_REG_SDCC_AHB_CLK_INV_INVERTED_FVAL                      0x1
#define HWIO_ARM_CLK_INV_REG_SDCC_AHB_CLK_INV_NOT_INVERTED_FVAL                    0
#define HWIO_ARM_CLK_INV_REG_PERPH_WEB_AHB_CLK_INV_BMSK                      0x20000
#define HWIO_ARM_CLK_INV_REG_PERPH_WEB_AHB_CLK_INV_SHFT                         0x11
#define HWIO_ARM_CLK_INV_REG_PERPH_WEB_AHB_CLK_INV_INVERTED_FVAL                 0x1
#define HWIO_ARM_CLK_INV_REG_PERPH_WEB_AHB_CLK_INV_NOT_INVERTED_FVAL               0
#define HWIO_ARM_CLK_INV_REG_TLMM_GPIO_AHB_CLK_INV_BMSK                      0x10000
#define HWIO_ARM_CLK_INV_REG_TLMM_GPIO_AHB_CLK_INV_SHFT                         0x10
#define HWIO_ARM_CLK_INV_REG_TLMM_GPIO_AHB_CLK_INV_INVERTED_FVAL                 0x1
#define HWIO_ARM_CLK_INV_REG_TLMM_GPIO_AHB_CLK_INV_NOT_INVERTED_FVAL               0
#define HWIO_ARM_CLK_INV_REG_UXMC_AHB_CLK_INV_BMSK                            0x8000
#define HWIO_ARM_CLK_INV_REG_UXMC_AHB_CLK_INV_SHFT                               0xf
#define HWIO_ARM_CLK_INV_REG_UXMC_AHB_CLK_INV_INVERTED_FVAL                      0x1
#define HWIO_ARM_CLK_INV_REG_UXMC_AHB_CLK_INV_NOT_INVERTED_FVAL                    0
#define HWIO_ARM_CLK_INV_REG_ADSP_AHB_CLK_INV_BMSK                            0x4000
#define HWIO_ARM_CLK_INV_REG_ADSP_AHB_CLK_INV_SHFT                               0xe
#define HWIO_ARM_CLK_INV_REG_ADSP_AHB_CLK_INV_INVERTED_FVAL                      0x1
#define HWIO_ARM_CLK_INV_REG_ADSP_AHB_CLK_INV_NOT_INVERTED_FVAL                    0
#define HWIO_ARM_CLK_INV_REG_AUDIO_AHB_CLK_INV_BMSK                           0x2000
#define HWIO_ARM_CLK_INV_REG_AUDIO_AHB_CLK_INV_SHFT                              0xd
#define HWIO_ARM_CLK_INV_REG_AUDIO_AHB_CLK_INV_INVERTED_FVAL                     0x1
#define HWIO_ARM_CLK_INV_REG_AUDIO_AHB_CLK_INV_NOT_INVERTED_FVAL                   0
#define HWIO_ARM_CLK_INV_REG_GSBI_AHB_CLK_INV_BMSK                            0x1000
#define HWIO_ARM_CLK_INV_REG_GSBI_AHB_CLK_INV_SHFT                               0xc
#define HWIO_ARM_CLK_INV_REG_GSBI_AHB_CLK_INV_INVERTED_FVAL                      0x1
#define HWIO_ARM_CLK_INV_REG_GSBI_AHB_CLK_INV_NOT_INVERTED_FVAL                    0
#define HWIO_ARM_CLK_INV_REG_MTI_AHB_CLK_INV_BMSK                              0x800
#define HWIO_ARM_CLK_INV_REG_MTI_AHB_CLK_INV_SHFT                                0xb
#define HWIO_ARM_CLK_INV_REG_MTI_AHB_CLK_INV_INVERTED_FVAL                       0x1
#define HWIO_ARM_CLK_INV_REG_MTI_AHB_CLK_INV_NOT_INVERTED_FVAL                     0
#define HWIO_ARM_CLK_INV_REG_MODEM_AHB_CLK_INV_BMSK                            0x400
#define HWIO_ARM_CLK_INV_REG_MODEM_AHB_CLK_INV_SHFT                              0xa
#define HWIO_ARM_CLK_INV_REG_MODEM_AHB_CLK_INV_INVERTED_FVAL                     0x1
#define HWIO_ARM_CLK_INV_REG_MODEM_AHB_CLK_INV_NOT_INVERTED_FVAL                   0
#define HWIO_ARM_CLK_INV_REG_PERIPH_AHB_CLK_INV_BMSK                           0x200
#define HWIO_ARM_CLK_INV_REG_PERIPH_AHB_CLK_INV_SHFT                             0x9
#define HWIO_ARM_CLK_INV_REG_PERIPH_AHB_CLK_INV_INVERTED_FVAL                    0x1
#define HWIO_ARM_CLK_INV_REG_PERIPH_AHB_CLK_INV_NOT_INVERTED_FVAL                  0
#define HWIO_ARM_CLK_INV_REG_USB_AHB_CLK_INV_BMSK                              0x100
#define HWIO_ARM_CLK_INV_REG_USB_AHB_CLK_INV_SHFT                                0x8
#define HWIO_ARM_CLK_INV_REG_USB_AHB_CLK_INV_INVERTED_FVAL                       0x1
#define HWIO_ARM_CLK_INV_REG_USB_AHB_CLK_INV_NOT_INVERTED_FVAL                     0
#define HWIO_ARM_CLK_INV_REG_SEC_AHB_CLK_INV_BMSK                               0x80
#define HWIO_ARM_CLK_INV_REG_SEC_AHB_CLK_INV_SHFT                                0x7
#define HWIO_ARM_CLK_INV_REG_SEC_AHB_CLK_INV_INVERTED_FVAL                       0x1
#define HWIO_ARM_CLK_INV_REG_SEC_AHB_CLK_INV_NOT_INVERTED_FVAL                     0
#define HWIO_ARM_CLK_INV_REG_AHB_AHB_CLK_INV_BMSK                               0x40
#define HWIO_ARM_CLK_INV_REG_AHB_AHB_CLK_INV_SHFT                                0x6
#define HWIO_ARM_CLK_INV_REG_AHB_AHB_CLK_INV_INVERTED_FVAL                       0x1
#define HWIO_ARM_CLK_INV_REG_AHB_AHB_CLK_INV_NOT_INVERTED_FVAL                     0
#define HWIO_ARM_CLK_INV_REG_UART_DM_AHB_CLK_INV_BMSK                           0x20
#define HWIO_ARM_CLK_INV_REG_UART_DM_AHB_CLK_INV_SHFT                            0x5
#define HWIO_ARM_CLK_INV_REG_UART_DM_AHB_CLK_INV_INVERTED_FVAL                   0x1
#define HWIO_ARM_CLK_INV_REG_UART_DM_AHB_CLK_INV_NOT_INVERTED_FVAL                 0
#define HWIO_ARM_CLK_INV_REG_ETM_CLK_INV_BMSK                                   0x10
#define HWIO_ARM_CLK_INV_REG_ETM_CLK_INV_SHFT                                    0x4
#define HWIO_ARM_CLK_INV_REG_ETM_CLK_INV_INVERTED_FVAL                           0x1
#define HWIO_ARM_CLK_INV_REG_ETM_CLK_INV_NOT_INVERTED_FVAL                         0
#define HWIO_ARM_CLK_INV_REG_EBI1_IO_CLK_INV_BMSK                                0x8
#define HWIO_ARM_CLK_INV_REG_EBI1_IO_CLK_INV_SHFT                                0x3
#define HWIO_ARM_CLK_INV_REG_EBI1_IO_CLK_INV_INVERTED_FVAL                       0x1
#define HWIO_ARM_CLK_INV_REG_EBI1_IO_CLK_INV_NOT_INVERTED_FVAL                     0
#define HWIO_ARM_CLK_INV_REG_EBI1_CLK_INV_BMSK                                   0x4
#define HWIO_ARM_CLK_INV_REG_EBI1_CLK_INV_SHFT                                   0x2
#define HWIO_ARM_CLK_INV_REG_EBI1_CLK_INV_INVERTED_FVAL                          0x1
#define HWIO_ARM_CLK_INV_REG_EBI1_CLK_INV_NOT_INVERTED_FVAL                        0
#define HWIO_ARM_CLK_INV_REG_IMEM_CLK_SRC_INV_BMSK                               0x2
#define HWIO_ARM_CLK_INV_REG_IMEM_CLK_SRC_INV_SHFT                               0x1
#define HWIO_ARM_CLK_INV_REG_IMEM_CLK_SRC_INV_INVERTED_FVAL                      0x1
#define HWIO_ARM_CLK_INV_REG_IMEM_CLK_SRC_INV_NOT_INVERTED_FVAL                    0
#define HWIO_ARM_CLK_INV_REG_ARM_CLK_INV_BMSK                                    0x1
#define HWIO_ARM_CLK_INV_REG_ARM_CLK_INV_SHFT                                      0
#define HWIO_ARM_CLK_INV_REG_ARM_CLK_INV_INVERTED_FVAL                           0x1
#define HWIO_ARM_CLK_INV_REG_ARM_CLK_INV_NOT_INVERTED_FVAL                         0

#define HWIO_ADSP_MND0_REG_ADDR                                           0x80000010
#define HWIO_ADSP_MND0_REG_RMSK                                             0xffffff
#define HWIO_ADSP_MND0_REG_SHFT                                                    0
#define HWIO_ADSP_MND0_REG_IN                                             \
        in_dword_masked(HWIO_ADSP_MND0_REG_ADDR, HWIO_ADSP_MND0_REG_RMSK)
#define HWIO_ADSP_MND0_REG_INM(m)                                         \
        in_dword_masked(HWIO_ADSP_MND0_REG_ADDR, m)
#define HWIO_ADSP_MND0_REG_OUT(v)                                         \
        out_dword(HWIO_ADSP_MND0_REG_ADDR,v)
#define HWIO_ADSP_MND0_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_MND0_REG_ADDR,m,v,HWIO_ADSP_MND0_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_MND0_REG_M_VAL_BMSK                                       0xff0000
#define HWIO_ADSP_MND0_REG_M_VAL_SHFT                                           0x10
#define HWIO_ADSP_MND0_REG_N_VAL_BMSK                                         0xff00
#define HWIO_ADSP_MND0_REG_N_VAL_SHFT                                            0x8
#define HWIO_ADSP_MND0_REG_D_VAL_BMSK                                           0xff
#define HWIO_ADSP_MND0_REG_D_VAL_SHFT                                              0

#define HWIO_ADSP_MND1_REG_ADDR                                           0x80000014
#define HWIO_ADSP_MND1_REG_RMSK                                             0xffffff
#define HWIO_ADSP_MND1_REG_SHFT                                                    0
#define HWIO_ADSP_MND1_REG_IN                                             \
        in_dword_masked(HWIO_ADSP_MND1_REG_ADDR, HWIO_ADSP_MND1_REG_RMSK)
#define HWIO_ADSP_MND1_REG_INM(m)                                         \
        in_dword_masked(HWIO_ADSP_MND1_REG_ADDR, m)
#define HWIO_ADSP_MND1_REG_OUT(v)                                         \
        out_dword(HWIO_ADSP_MND1_REG_ADDR,v)
#define HWIO_ADSP_MND1_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_MND1_REG_ADDR,m,v,HWIO_ADSP_MND1_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_MND1_REG_M_VAL_BMSK                                       0xff0000
#define HWIO_ADSP_MND1_REG_M_VAL_SHFT                                           0x10
#define HWIO_ADSP_MND1_REG_N_VAL_BMSK                                         0xff00
#define HWIO_ADSP_MND1_REG_N_VAL_SHFT                                            0x8
#define HWIO_ADSP_MND1_REG_D_VAL_BMSK                                           0xff
#define HWIO_ADSP_MND1_REG_D_VAL_SHFT                                              0

#define HWIO_ADSP_CFG_REG_ADDR                                            0x80000018
#define HWIO_ADSP_CFG_REG_RMSK                                                 0xfff
#define HWIO_ADSP_CFG_REG_SHFT                                                     0
#define HWIO_ADSP_CFG_REG_IN                                              \
        in_dword_masked(HWIO_ADSP_CFG_REG_ADDR, HWIO_ADSP_CFG_REG_RMSK)
#define HWIO_ADSP_CFG_REG_INM(m)                                          \
        in_dword_masked(HWIO_ADSP_CFG_REG_ADDR, m)
#define HWIO_ADSP_CFG_REG_OUT(v)                                          \
        out_dword(HWIO_ADSP_CFG_REG_ADDR,v)
#define HWIO_ADSP_CFG_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_CFG_REG_ADDR,m,v,HWIO_ADSP_CFG_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_CFG_REG_ADSP_MODE_SWITCH_EN_BMSK                             0x800
#define HWIO_ADSP_CFG_REG_ADSP_MODE_SWITCH_EN_SHFT                               0xb
#define HWIO_ADSP_CFG_REG_ADSP_MODE_SWITCH_EN_ENABLED_FVAL                       0x1
#define HWIO_ADSP_CFG_REG_ADSP_MODE_SWITCH_EN_NOT_ENABLED_FVAL                     0
#define HWIO_ADSP_CFG_REG_TIMEOUT_COUNTER_DLY_BMSK                             0x700
#define HWIO_ADSP_CFG_REG_TIMEOUT_COUNTER_DLY_SHFT                               0x8
#define HWIO_ADSP_CFG_REG_ADSP_CLK_CTL_EN_BMSK                                  0x80
#define HWIO_ADSP_CFG_REG_ADSP_CLK_CTL_EN_SHFT                                   0x7
#define HWIO_ADSP_CFG_REG_ADSP_CLK_CTL_EN_ENABLED_FVAL                           0x1
#define HWIO_ADSP_CFG_REG_ADSP_CLK_CTL_EN_NOT_ENABLED_FVAL                         0
#define HWIO_ADSP_CFG_REG_ADSP_CLK_OVR_N_BMSK                                   0x40
#define HWIO_ADSP_CFG_REG_ADSP_CLK_OVR_N_SHFT                                    0x6
#define HWIO_ADSP_CFG_REG_ADSP_CLK_OVR_N_NOT_OVERRIDDEN_FVAL                     0x1
#define HWIO_ADSP_CFG_REG_ADSP_CLK_OVR_N_OVERRIDDEN_FVAL                           0
#define HWIO_ADSP_CFG_REG_ADSP_DME_CLK_OVR_N_BMSK                               0x20
#define HWIO_ADSP_CFG_REG_ADSP_DME_CLK_OVR_N_SHFT                                0x5
#define HWIO_ADSP_CFG_REG_ADSP_DME_CLK_OVR_N_NOT_OVERRIDDEN_FVAL                 0x1
#define HWIO_ADSP_CFG_REG_ADSP_DME_CLK_OVR_N_OVERRIDDEN_FVAL                       0
#define HWIO_ADSP_CFG_REG_ADSP_DMA_CLK_OVR_N_BMSK                               0x10
#define HWIO_ADSP_CFG_REG_ADSP_DMA_CLK_OVR_N_SHFT                                0x4
#define HWIO_ADSP_CFG_REG_ADSP_DMA_CLK_OVR_N_NOT_OVERRIDDEN_FVAL                 0x1
#define HWIO_ADSP_CFG_REG_ADSP_DMA_CLK_OVR_N_OVERRIDDEN_FVAL                       0
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_INV_BMSK                                 0x8
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_INV_SHFT                                 0x3
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_INV_INVERTED_FVAL                        0x1
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_INV_NOT_INVERTED_FVAL                      0
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_EN_BMSK                                  0x4
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_EN_SHFT                                  0x2
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ADSP_CFG_REG_ADSP_INTF_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ADSP_CFG_REG_ADSP_CLK_INV_BMSK                                      0x2
#define HWIO_ADSP_CFG_REG_ADSP_CLK_INV_SHFT                                      0x1
#define HWIO_ADSP_CFG_REG_ADSP_CLK_INV_INVERTED_FVAL                             0x1
#define HWIO_ADSP_CFG_REG_ADSP_CLK_INV_NOT_INVERTED_FVAL                           0
#define HWIO_ADSP_CFG_REG_ADSP_CLK_EN_BMSK                                       0x1
#define HWIO_ADSP_CFG_REG_ADSP_CLK_EN_SHFT                                         0
#define HWIO_ADSP_CFG_REG_ADSP_CLK_EN_ENABLED_FVAL                               0x1
#define HWIO_ADSP_CFG_REG_ADSP_CLK_EN_NOT_ENABLED_FVAL                             0

#define HWIO_ADSP_CLK_CTL_REG_ADDR                                        0x80000054
#define HWIO_ADSP_CLK_CTL_REG_RMSK                                            0x1fff
#define HWIO_ADSP_CLK_CTL_REG_SHFT                                                 0
#define HWIO_ADSP_CLK_CTL_REG_IN                                          \
        in_dword_masked(HWIO_ADSP_CLK_CTL_REG_ADDR, HWIO_ADSP_CLK_CTL_REG_RMSK)
#define HWIO_ADSP_CLK_CTL_REG_INM(m)                                      \
        in_dword_masked(HWIO_ADSP_CLK_CTL_REG_ADDR, m)
#define HWIO_ADSP_CLK_CTL_REG_OUT(v)                                      \
        out_dword(HWIO_ADSP_CLK_CTL_REG_ADDR,v)
#define HWIO_ADSP_CLK_CTL_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_CLK_CTL_REG_ADDR,m,v,HWIO_ADSP_CLK_CTL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_INV_BMSK                    0x1000
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_INV_SHFT                       0xc
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_INV_INVERTED_FVAL              0x1
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_INV_NOT_INVERTED_FVAL            0
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_EN_BMSK                      0x800
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_EN_SHFT                        0xb
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_EN_ENABLED_FVAL                0x1
#define HWIO_ADSP_CLK_CTL_REG_ADSP_VIDEO_INTF_CLK_EN_NOT_ENABLED_FVAL              0
#define HWIO_ADSP_CLK_CTL_REG_ADSP_SRC_SEL_BMSK                                0x400
#define HWIO_ADSP_CLK_CTL_REG_ADSP_SRC_SEL_SHFT                                  0xa
#define HWIO_ADSP_CLK_CTL_REG_ADSP_SRC_SEL_ADSP_SRC0_FVAL                          0
#define HWIO_ADSP_CLK_CTL_REG_ADSP_SRC_SEL_ADSP_SRC1_FVAL                        0x1
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE1_BMSK                               0x300
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE1_SHFT                                 0x8
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE1_BYPASS_FVAL                            0
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE1_CLOCK_SWALLOW_MODE_FVAL              0x1
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE1_DUAL_EDGE_MODE_FVAL                  0x2
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE1_SINGLE_EDGE_MODE_FVAL                0x3
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN1_BMSK                                  0x80
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN1_SHFT                                   0x7
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN1_ENABLED_FVAL                           0x1
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN1_NOT_ENABLED_FVAL                         0
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE0_BMSK                                0x60
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE0_SHFT                                 0x5
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE0_BYPASS_FVAL                            0
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE0_CLOCK_SWALLOW_MODE_FVAL              0x1
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE0_DUAL_EDGE_MODE_FVAL                  0x2
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_MODE0_SINGLE_EDGE_MODE_FVAL                0x3
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN0_BMSK                                  0x10
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN0_SHFT                                   0x4
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN0_ENABLED_FVAL                           0x1
#define HWIO_ADSP_CLK_CTL_REG_DIV_MND_EN0_NOT_ENABLED_FVAL                         0
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL1_BMSK                                      0xc
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL1_SHFT                                      0x2
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL1_EXT_CLK_FVAL                                0
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL1_XO_FVAL                                   0x1
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL1_PLL_SRC_FVAL                              0x2
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL1_SLEEP_CLK_FVAL                            0x3
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL0_BMSK                                      0x3
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL0_SHFT                                        0
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL0_EXT_CLK_FVAL                                0
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL0_XO_FVAL                                   0x1
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL0_PLL_SRC_FVAL                              0x2
#define HWIO_ADSP_CLK_CTL_REG_SRC_SEL0_SLEEP_CLK_FVAL                            0x3

#define HWIO_ADSP_MODE_REG_ADDR                                           0x800000fc
#define HWIO_ADSP_MODE_REG_RMSK                                                  0x1
#define HWIO_ADSP_MODE_REG_SHFT                                                    0
#define HWIO_ADSP_MODE_REG_IN                                             \
        in_dword_masked(HWIO_ADSP_MODE_REG_ADDR, HWIO_ADSP_MODE_REG_RMSK)
#define HWIO_ADSP_MODE_REG_INM(m)                                         \
        in_dword_masked(HWIO_ADSP_MODE_REG_ADDR, m)
#define HWIO_ADSP_MODE_REG_OUT(v)                                         \
        out_dword(HWIO_ADSP_MODE_REG_ADDR,v)
#define HWIO_ADSP_MODE_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_MODE_REG_ADDR,m,v,HWIO_ADSP_MODE_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_MODE_REG_ADSPCLK_1X_MODE_BMSK                                  0x1
#define HWIO_ADSP_MODE_REG_ADSPCLK_1X_MODE_SHFT                                    0
#define HWIO_ADSP_MODE_REG_ADSPCLK_1X_MODE_1X_MODE_FVAL                          0x1
#define HWIO_ADSP_MODE_REG_ADSPCLK_1X_MODE_2X_MODE_FVAL                            0

#define HWIO_ADSP_FS_CTL_REG_ADDR                                         0x80000100
#define HWIO_ADSP_FS_CTL_REG_RMSK                                              0x1ff
#define HWIO_ADSP_FS_CTL_REG_SHFT                                                  0
#define HWIO_ADSP_FS_CTL_REG_IN                                           \
        in_dword_masked(HWIO_ADSP_FS_CTL_REG_ADDR, HWIO_ADSP_FS_CTL_REG_RMSK)
#define HWIO_ADSP_FS_CTL_REG_INM(m)                                       \
        in_dword_masked(HWIO_ADSP_FS_CTL_REG_ADDR, m)
#define HWIO_ADSP_FS_CTL_REG_OUT(v)                                       \
        out_dword(HWIO_ADSP_FS_CTL_REG_ADDR,v)
#define HWIO_ADSP_FS_CTL_REG_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADSP_FS_CTL_REG_ADDR,m,v,HWIO_ADSP_FS_CTL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ADSP_FS_CTL_REG_FS_FORCE_ON_BMSK                                  0x100
#define HWIO_ADSP_FS_CTL_REG_FS_FORCE_ON_SHFT                                    0x8
#define HWIO_ADSP_FS_CTL_REG_FS_FORCE_ON_FORCE_ON_FVAL                           0x1
#define HWIO_ADSP_FS_CTL_REG_FS_FORCE_ON_NORMAL_MODE_FVAL                          0
#define HWIO_ADSP_FS_CTL_REG_FS_S_BMSK                                          0xf0
#define HWIO_ADSP_FS_CTL_REG_FS_S_SHFT                                           0x4
#define HWIO_ADSP_FS_CTL_REG_FS_S_0_CLOCKS_FVAL                                    0
#define HWIO_ADSP_FS_CTL_REG_FS_S_1_CLOCK_FVAL                                   0x1
#define HWIO_ADSP_FS_CTL_REG_FS_S_2_CLOCKS_FVAL                                  0x2
#define HWIO_ADSP_FS_CTL_REG_FS_S_3_CLOCKS_FVAL                                  0x3
#define HWIO_ADSP_FS_CTL_REG_FS_S_4_CLOCKS_FVAL                                  0x4
#define HWIO_ADSP_FS_CTL_REG_FS_S_5_CLOCKS_FVAL                                  0x5
#define HWIO_ADSP_FS_CTL_REG_FS_S_6_CLOCKS_FVAL                                  0x6
#define HWIO_ADSP_FS_CTL_REG_FS_S_7_CLOCKS_FVAL                                  0x7
#define HWIO_ADSP_FS_CTL_REG_FS_S_8_CLOCKS_FVAL                                  0x8
#define HWIO_ADSP_FS_CTL_REG_FS_S_9_CLOCKS_FVAL                                  0x9
#define HWIO_ADSP_FS_CTL_REG_FS_S_10_CLOCKS_FVAL                                 0xa
#define HWIO_ADSP_FS_CTL_REG_FS_S_11_CLOCKS_FVAL                                 0xb
#define HWIO_ADSP_FS_CTL_REG_FS_S_12_CLOCKS_FVAL                                 0xc
#define HWIO_ADSP_FS_CTL_REG_FS_S_13_CLOCKS_FVAL                                 0xd
#define HWIO_ADSP_FS_CTL_REG_FS_S_14_CLOCKS_FVAL                                 0xe
#define HWIO_ADSP_FS_CTL_REG_FS_S_15_CLOCKS_FVAL                                 0xf
#define HWIO_ADSP_FS_CTL_REG_FS_W_BMSK                                           0xf
#define HWIO_ADSP_FS_CTL_REG_FS_W_SHFT                                             0
#define HWIO_ADSP_FS_CTL_REG_FS_W_0_CLOCKS_FVAL                                    0
#define HWIO_ADSP_FS_CTL_REG_FS_W_1_CLOCK_FVAL                                   0x1
#define HWIO_ADSP_FS_CTL_REG_FS_W_2_CLOCKS_FVAL                                  0x2
#define HWIO_ADSP_FS_CTL_REG_FS_W_3_CLOCKS_FVAL                                  0x3
#define HWIO_ADSP_FS_CTL_REG_FS_W_4_CLOCKS_FVAL                                  0x4
#define HWIO_ADSP_FS_CTL_REG_FS_W_5_CLOCKS_FVAL                                  0x5
#define HWIO_ADSP_FS_CTL_REG_FS_W_6_CLOCKS_FVAL                                  0x6
#define HWIO_ADSP_FS_CTL_REG_FS_W_7_CLOCKS_FVAL                                  0x7
#define HWIO_ADSP_FS_CTL_REG_FS_W_8_CLOCKS_FVAL                                  0x8
#define HWIO_ADSP_FS_CTL_REG_FS_W_9_CLOCKS_FVAL                                  0x9
#define HWIO_ADSP_FS_CTL_REG_FS_W_10_CLOCKS_FVAL                                 0xa
#define HWIO_ADSP_FS_CTL_REG_FS_W_11_CLOCKS_FVAL                                 0xb
#define HWIO_ADSP_FS_CTL_REG_FS_W_12_CLOCKS_FVAL                                 0xc
#define HWIO_ADSP_FS_CTL_REG_FS_W_13_CLOCKS_FVAL                                 0xd
#define HWIO_ADSP_FS_CTL_REG_FS_W_14_CLOCKS_FVAL                                 0xe
#define HWIO_ADSP_FS_CTL_REG_FS_W_15_CLOCKS_FVAL                                 0xf

#define HWIO_ECODEC_MN_REG_ADDR                                           0x8000001c
#define HWIO_ECODEC_MN_REG_RMSK                                           0xffffffff
#define HWIO_ECODEC_MN_REG_SHFT                                                    0
#define HWIO_ECODEC_MN_REG_IN                                             \
        in_dword_masked(HWIO_ECODEC_MN_REG_ADDR, HWIO_ECODEC_MN_REG_RMSK)
#define HWIO_ECODEC_MN_REG_INM(m)                                         \
        in_dword_masked(HWIO_ECODEC_MN_REG_ADDR, m)
#define HWIO_ECODEC_MN_REG_OUT(v)                                         \
        out_dword(HWIO_ECODEC_MN_REG_ADDR,v)
#define HWIO_ECODEC_MN_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ECODEC_MN_REG_ADDR,m,v,HWIO_ECODEC_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ECODEC_MN_REG_M_VAL_BMSK                                     0xffff0000
#define HWIO_ECODEC_MN_REG_M_VAL_SHFT                                           0x10
#define HWIO_ECODEC_MN_REG_N_VAL_BMSK                                         0xffff
#define HWIO_ECODEC_MN_REG_N_VAL_SHFT                                              0

#define HWIO_ECODEC_CD_REG_ADDR                                           0x80000020
#define HWIO_ECODEC_CD_REG_RMSK                                           0x1fffffff
#define HWIO_ECODEC_CD_REG_SHFT                                                    0
#define HWIO_ECODEC_CD_REG_IN                                             \
        in_dword_masked(HWIO_ECODEC_CD_REG_ADDR, HWIO_ECODEC_CD_REG_RMSK)
#define HWIO_ECODEC_CD_REG_INM(m)                                         \
        in_dword_masked(HWIO_ECODEC_CD_REG_ADDR, m)
#define HWIO_ECODEC_CD_REG_OUT(v)                                         \
        out_dword(HWIO_ECODEC_CD_REG_ADDR,v)
#define HWIO_ECODEC_CD_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ECODEC_CD_REG_ADDR,m,v,HWIO_ECODEC_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ECODEC_CD_REG_ECODECIF_DIV_MOD_BMSK                          0x10000000
#define HWIO_ECODEC_CD_REG_ECODECIF_DIV_MOD_SHFT                                0x1c
#define HWIO_ECODEC_CD_REG_ECODECIF_DIV_MOD_DIV_2_FVAL                           0x1
#define HWIO_ECODEC_CD_REG_ECODECIF_DIV_MOD_DIV_1_FVAL                             0
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_INV_BMSK                        0x8000000
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_INV_SHFT                             0x1b
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_INV_INVERTED_FVAL                     0x1
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_INV_NOT_INVERTED_FVAL                   0
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_EN_BMSK                         0x4000000
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_EN_SHFT                              0x1a
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_EN_ENABLED_FVAL                       0x1
#define HWIO_ECODEC_CD_REG_ECODECIF_PO_CLK_EN_NOT_ENABLED_FVAL                     0
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_INV_BMSK                           0x2000000
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_INV_SHFT                                0x19
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_INV_INVERTED_FVAL                        0x1
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_INV_NOT_INVERTED_FVAL                      0
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_EN_BMSK                            0x1000000
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_EN_SHFT                                 0x18
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_ECODEC_CD_REG_ECODECIF_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_INV_BMSK                              0x800000
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_INV_SHFT                                  0x17
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_INV_INVERTED_FVAL                          0x1
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_INV_NOT_INVERTED_FVAL                        0
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_EN_BMSK                               0x400000
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_EN_SHFT                                   0x16
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_EN_ENABLED_FVAL                            0x1
#define HWIO_ECODEC_CD_REG_ECODEC_CLK_EN_NOT_ENABLED_FVAL                          0
#define HWIO_ECODEC_CD_REG_DIV_MND_MODE_BMSK                                0x300000
#define HWIO_ECODEC_CD_REG_DIV_MND_MODE_SHFT                                    0x14
#define HWIO_ECODEC_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                0
#define HWIO_ECODEC_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                  0x1
#define HWIO_ECODEC_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                      0x2
#define HWIO_ECODEC_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                    0x3
#define HWIO_ECODEC_CD_REG_DIV_MND_EN_BMSK                                   0x80000
#define HWIO_ECODEC_CD_REG_DIV_MND_EN_SHFT                                      0x13
#define HWIO_ECODEC_CD_REG_DIV_MND_EN_ENABLED_FVAL                               0x1
#define HWIO_ECODEC_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                             0
#define HWIO_ECODEC_CD_REG_SRC_SEL_BMSK                                      0x70000
#define HWIO_ECODEC_CD_REG_SRC_SEL_SHFT                                         0x10
#define HWIO_ECODEC_CD_REG_SRC_SEL_EXT_CLK_FVAL                                    0
#define HWIO_ECODEC_CD_REG_SRC_SEL_XO_FVAL                                       0x1
#define HWIO_ECODEC_CD_REG_SRC_SEL_PLL_SRC_FVAL                                  0x2
#define HWIO_ECODEC_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                0x3
#define HWIO_ECODEC_CD_REG_SRC_SEL_AUX_PCM_CLK_BI_FVAL                           0x4
#define HWIO_ECODEC_CD_REG_D_VAL_BMSK                                         0xffff
#define HWIO_ECODEC_CD_REG_D_VAL_SHFT                                              0

#define HWIO_GSBI0_MN_REG_ADDR                                            0x8000002c
#define HWIO_GSBI0_MN_REG_RMSK                                            0xffffffff
#define HWIO_GSBI0_MN_REG_SHFT                                                     0
#define HWIO_GSBI0_MN_REG_IN                                              \
        in_dword_masked(HWIO_GSBI0_MN_REG_ADDR, HWIO_GSBI0_MN_REG_RMSK)
#define HWIO_GSBI0_MN_REG_INM(m)                                          \
        in_dword_masked(HWIO_GSBI0_MN_REG_ADDR, m)
#define HWIO_GSBI0_MN_REG_OUT(v)                                          \
        out_dword(HWIO_GSBI0_MN_REG_ADDR,v)
#define HWIO_GSBI0_MN_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_MN_REG_ADDR,m,v,HWIO_GSBI0_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_MN_REG_M_VAL_BMSK                                      0xffff0000
#define HWIO_GSBI0_MN_REG_M_VAL_SHFT                                            0x10
#define HWIO_GSBI0_MN_REG_N_VAL_BMSK                                          0xffff
#define HWIO_GSBI0_MN_REG_N_VAL_SHFT                                               0

#define HWIO_GSBI0_CD_REG_ADDR                                            0x80000030
#define HWIO_GSBI0_CD_REG_RMSK                                            0x3fffffff
#define HWIO_GSBI0_CD_REG_SHFT                                                     0
#define HWIO_GSBI0_CD_REG_IN                                              \
        in_dword_masked(HWIO_GSBI0_CD_REG_ADDR, HWIO_GSBI0_CD_REG_RMSK)
#define HWIO_GSBI0_CD_REG_INM(m)                                          \
        in_dword_masked(HWIO_GSBI0_CD_REG_ADDR, m)
#define HWIO_GSBI0_CD_REG_OUT(v)                                          \
        out_dword(HWIO_GSBI0_CD_REG_ADDR,v)
#define HWIO_GSBI0_CD_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI0_CD_REG_ADDR,m,v,HWIO_GSBI0_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_INV_BMSK                          0x20000000
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_INV_SHFT                                0x1d
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_INV_INVERTED_FVAL                        0x1
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_INV_NOT_INVERTED_FVAL                      0
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_EN_BMSK                           0x10000000
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_EN_SHFT                                 0x1c
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_GSBI0_CD_REG_GSBI0_SIM_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_BMSK                                 0xf000000
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_SHFT                                      0x18
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_1_FVAL                                   0
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_2_FVAL                                 0x1
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_3_FVAL                                 0x2
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_4_FVAL                                 0x3
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_5_FVAL                                 0x4
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_6_FVAL                                 0x5
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_7_FVAL                                 0x6
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_8_FVAL                                 0x7
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_9_FVAL                                 0x8
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_10_FVAL                                0x9
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_11_FVAL                                0xa
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_12_FVAL                                0xb
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_13_FVAL                                0xc
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_14_FVAL                                0xd
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_15_FVAL                                0xe
#define HWIO_GSBI0_CD_REG_SIM_DIV_MOD_DIV_16_FVAL                                0xf
#define HWIO_GSBI0_CD_REG_SIM_SRC_SEL_BMSK                                  0x800000
#define HWIO_GSBI0_CD_REG_SIM_SRC_SEL_SHFT                                      0x17
#define HWIO_GSBI0_CD_REG_SIM_SRC_SEL_GSBI0_MND_FVAL                               0
#define HWIO_GSBI0_CD_REG_SIM_SRC_SEL_XO_FVAL                                    0x1
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_INV_BMSK                                0x400000
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_INV_SHFT                                    0x16
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_INV_INVERTED_FVAL                            0x1
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_INV_NOT_INVERTED_FVAL                          0
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_EN_BMSK                                 0x200000
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_EN_SHFT                                     0x15
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_GSBI0_CD_REG_GSBI0_CLK_EN_NOT_ENABLED_FVAL                            0
#define HWIO_GSBI0_CD_REG_DIV_MND_MODE_BMSK                                 0x180000
#define HWIO_GSBI0_CD_REG_DIV_MND_MODE_SHFT                                     0x13
#define HWIO_GSBI0_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                 0
#define HWIO_GSBI0_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                   0x1
#define HWIO_GSBI0_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                       0x2
#define HWIO_GSBI0_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                     0x3
#define HWIO_GSBI0_CD_REG_DIV_MND_EN_BMSK                                    0x40000
#define HWIO_GSBI0_CD_REG_DIV_MND_EN_SHFT                                       0x12
#define HWIO_GSBI0_CD_REG_DIV_MND_EN_ENABLED_FVAL                                0x1
#define HWIO_GSBI0_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                              0
#define HWIO_GSBI0_CD_REG_SRC_SEL_BMSK                                       0x30000
#define HWIO_GSBI0_CD_REG_SRC_SEL_SHFT                                          0x10
#define HWIO_GSBI0_CD_REG_SRC_SEL_EXT_CLK_FVAL                                     0
#define HWIO_GSBI0_CD_REG_SRC_SEL_XO_FVAL                                        0x1
#define HWIO_GSBI0_CD_REG_SRC_SEL_PLL_SRC_FVAL                                   0x2
#define HWIO_GSBI0_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                 0x3
#define HWIO_GSBI0_CD_REG_D_VAL_BMSK                                          0xffff
#define HWIO_GSBI0_CD_REG_D_VAL_SHFT                                               0

#define HWIO_GSBI1_MN_REG_ADDR                                            0x80000034
#define HWIO_GSBI1_MN_REG_RMSK                                                0xffff
#define HWIO_GSBI1_MN_REG_SHFT                                                     0
#define HWIO_GSBI1_MN_REG_IN                                              \
        in_dword_masked(HWIO_GSBI1_MN_REG_ADDR, HWIO_GSBI1_MN_REG_RMSK)
#define HWIO_GSBI1_MN_REG_INM(m)                                          \
        in_dword_masked(HWIO_GSBI1_MN_REG_ADDR, m)
#define HWIO_GSBI1_MN_REG_OUT(v)                                          \
        out_dword(HWIO_GSBI1_MN_REG_ADDR,v)
#define HWIO_GSBI1_MN_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_MN_REG_ADDR,m,v,HWIO_GSBI1_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_MN_REG_M_VAL_BMSK                                          0xff00
#define HWIO_GSBI1_MN_REG_M_VAL_SHFT                                             0x8
#define HWIO_GSBI1_MN_REG_N_VAL_BMSK                                            0xff
#define HWIO_GSBI1_MN_REG_N_VAL_SHFT                                               0

#define HWIO_GSBI1_CD_REG_ADDR                                            0x80000038
#define HWIO_GSBI1_CD_REG_RMSK                                                0x7fff
#define HWIO_GSBI1_CD_REG_SHFT                                                     0
#define HWIO_GSBI1_CD_REG_IN                                              \
        in_dword_masked(HWIO_GSBI1_CD_REG_ADDR, HWIO_GSBI1_CD_REG_RMSK)
#define HWIO_GSBI1_CD_REG_INM(m)                                          \
        in_dword_masked(HWIO_GSBI1_CD_REG_ADDR, m)
#define HWIO_GSBI1_CD_REG_OUT(v)                                          \
        out_dword(HWIO_GSBI1_CD_REG_ADDR,v)
#define HWIO_GSBI1_CD_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI1_CD_REG_ADDR,m,v,HWIO_GSBI1_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_INV_BMSK                                  0x4000
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_INV_SHFT                                     0xe
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_INV_INVERTED_FVAL                            0x1
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_INV_NOT_INVERTED_FVAL                          0
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_EN_BMSK                                   0x2000
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_EN_SHFT                                      0xd
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_GSBI1_CD_REG_GSBI1_CLK_EN_NOT_ENABLED_FVAL                            0
#define HWIO_GSBI1_CD_REG_DIV_MND_MODE_BMSK                                   0x1800
#define HWIO_GSBI1_CD_REG_DIV_MND_MODE_SHFT                                      0xb
#define HWIO_GSBI1_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                 0
#define HWIO_GSBI1_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                   0x1
#define HWIO_GSBI1_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                       0x2
#define HWIO_GSBI1_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                     0x3
#define HWIO_GSBI1_CD_REG_DIV_MND_EN_BMSK                                      0x400
#define HWIO_GSBI1_CD_REG_DIV_MND_EN_SHFT                                        0xa
#define HWIO_GSBI1_CD_REG_DIV_MND_EN_ENABLED_FVAL                                0x1
#define HWIO_GSBI1_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                              0
#define HWIO_GSBI1_CD_REG_SRC_SEL_BMSK                                         0x300
#define HWIO_GSBI1_CD_REG_SRC_SEL_SHFT                                           0x8
#define HWIO_GSBI1_CD_REG_SRC_SEL_EXT_CLK_FVAL                                     0
#define HWIO_GSBI1_CD_REG_SRC_SEL_XO_FVAL                                        0x1
#define HWIO_GSBI1_CD_REG_SRC_SEL_PLL_SRC_FVAL                                   0x2
#define HWIO_GSBI1_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                 0x3
#define HWIO_GSBI1_CD_REG_D_VAL_BMSK                                            0xff
#define HWIO_GSBI1_CD_REG_D_VAL_SHFT                                               0

#define HWIO_GSBI2_MN_REG_ADDR                                            0x800000d4
#define HWIO_GSBI2_MN_REG_RMSK                                                0xffff
#define HWIO_GSBI2_MN_REG_SHFT                                                     0
#define HWIO_GSBI2_MN_REG_IN                                              \
        in_dword_masked(HWIO_GSBI2_MN_REG_ADDR, HWIO_GSBI2_MN_REG_RMSK)
#define HWIO_GSBI2_MN_REG_INM(m)                                          \
        in_dword_masked(HWIO_GSBI2_MN_REG_ADDR, m)
#define HWIO_GSBI2_MN_REG_OUT(v)                                          \
        out_dword(HWIO_GSBI2_MN_REG_ADDR,v)
#define HWIO_GSBI2_MN_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_MN_REG_ADDR,m,v,HWIO_GSBI2_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_MN_REG_M_VAL_BMSK                                          0xff00
#define HWIO_GSBI2_MN_REG_M_VAL_SHFT                                             0x8
#define HWIO_GSBI2_MN_REG_N_VAL_BMSK                                            0xff
#define HWIO_GSBI2_MN_REG_N_VAL_SHFT                                               0

#define HWIO_GSBI2_CD_REG_ADDR                                            0x800000d8
#define HWIO_GSBI2_CD_REG_RMSK                                                0x7fff
#define HWIO_GSBI2_CD_REG_SHFT                                                     0
#define HWIO_GSBI2_CD_REG_IN                                              \
        in_dword_masked(HWIO_GSBI2_CD_REG_ADDR, HWIO_GSBI2_CD_REG_RMSK)
#define HWIO_GSBI2_CD_REG_INM(m)                                          \
        in_dword_masked(HWIO_GSBI2_CD_REG_ADDR, m)
#define HWIO_GSBI2_CD_REG_OUT(v)                                          \
        out_dword(HWIO_GSBI2_CD_REG_ADDR,v)
#define HWIO_GSBI2_CD_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GSBI2_CD_REG_ADDR,m,v,HWIO_GSBI2_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_INV_BMSK                                  0x4000
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_INV_SHFT                                     0xe
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_INV_INVERTED_FVAL                            0x1
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_INV_NOT_INVERTED_FVAL                          0
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_EN_BMSK                                   0x2000
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_EN_SHFT                                      0xd
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_GSBI2_CD_REG_GSBI2_CLK_EN_NOT_ENABLED_FVAL                            0
#define HWIO_GSBI2_CD_REG_DIV_MND_MODE_BMSK                                   0x1800
#define HWIO_GSBI2_CD_REG_DIV_MND_MODE_SHFT                                      0xb
#define HWIO_GSBI2_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                 0
#define HWIO_GSBI2_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                   0x1
#define HWIO_GSBI2_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                       0x2
#define HWIO_GSBI2_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                     0x3
#define HWIO_GSBI2_CD_REG_DIV_MND_EN_BMSK                                      0x400
#define HWIO_GSBI2_CD_REG_DIV_MND_EN_SHFT                                        0xa
#define HWIO_GSBI2_CD_REG_DIV_MND_EN_ENABLED_FVAL                                0x1
#define HWIO_GSBI2_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                              0
#define HWIO_GSBI2_CD_REG_SRC_SEL_BMSK                                         0x300
#define HWIO_GSBI2_CD_REG_SRC_SEL_SHFT                                           0x8
#define HWIO_GSBI2_CD_REG_SRC_SEL_EXT_CLK_FVAL                                     0
#define HWIO_GSBI2_CD_REG_SRC_SEL_XO_FVAL                                        0x1
#define HWIO_GSBI2_CD_REG_SRC_SEL_PLL_SRC_FVAL                                   0x2
#define HWIO_GSBI2_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                 0x3
#define HWIO_GSBI2_CD_REG_D_VAL_BMSK                                            0xff
#define HWIO_GSBI2_CD_REG_D_VAL_SHFT                                               0

#define HWIO_I2S_MN_REG_ADDR                                              0x8000003c
#define HWIO_I2S_MN_REG_RMSK                                              0xffffffff
#define HWIO_I2S_MN_REG_SHFT                                                       0
#define HWIO_I2S_MN_REG_IN                                                \
        in_dword_masked(HWIO_I2S_MN_REG_ADDR, HWIO_I2S_MN_REG_RMSK)
#define HWIO_I2S_MN_REG_INM(m)                                            \
        in_dword_masked(HWIO_I2S_MN_REG_ADDR, m)
#define HWIO_I2S_MN_REG_OUT(v)                                            \
        out_dword(HWIO_I2S_MN_REG_ADDR,v)
#define HWIO_I2S_MN_REG_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_I2S_MN_REG_ADDR,m,v,HWIO_I2S_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_I2S_MN_REG_M_VAL_BMSK                                        0xffff0000
#define HWIO_I2S_MN_REG_M_VAL_SHFT                                              0x10
#define HWIO_I2S_MN_REG_N_VAL_BMSK                                            0xffff
#define HWIO_I2S_MN_REG_N_VAL_SHFT                                                 0

#define HWIO_I2S_CD_REG_ADDR                                              0x80000040
#define HWIO_I2S_CD_REG_RMSK                                               0x7ffffff
#define HWIO_I2S_CD_REG_SHFT                                                       0
#define HWIO_I2S_CD_REG_IN                                                \
        in_dword_masked(HWIO_I2S_CD_REG_ADDR, HWIO_I2S_CD_REG_RMSK)
#define HWIO_I2S_CD_REG_INM(m)                                            \
        in_dword_masked(HWIO_I2S_CD_REG_ADDR, m)
#define HWIO_I2S_CD_REG_OUT(v)                                            \
        out_dword(HWIO_I2S_CD_REG_ADDR,v)
#define HWIO_I2S_CD_REG_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_I2S_CD_REG_ADDR,m,v,HWIO_I2S_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_DIV_BMSK                               0x4000000
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_DIV_SHFT                                    0x1a
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_DIV_DIV_8_FVAL                                 0
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_DIV_DIV_1_FVAL                               0x1
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_INV_BMSK                               0x2000000
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_INV_SHFT                                    0x19
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_INV_INVERTED_FVAL                            0x1
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_INV_NOT_INVERTED_FVAL                          0
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_EN_BMSK                                0x1000000
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_EN_SHFT                                     0x18
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_I2S_CD_REG_I2S_BIT_CLK_EN_NOT_ENABLED_FVAL                            0
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_INV_BMSK                               0x800000
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_INV_SHFT                                   0x17
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_INV_INVERTED_FVAL                           0x1
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_INV_NOT_INVERTED_FVAL                         0
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_EN_BMSK                                0x400000
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_EN_SHFT                                    0x16
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_EN_ENABLED_FVAL                             0x1
#define HWIO_I2S_CD_REG_I2S_MSTR_CLK_EN_NOT_ENABLED_FVAL                           0
#define HWIO_I2S_CD_REG_DIV_MND_MODE_BMSK                                   0x300000
#define HWIO_I2S_CD_REG_DIV_MND_MODE_SHFT                                       0x14
#define HWIO_I2S_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                   0
#define HWIO_I2S_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                     0x1
#define HWIO_I2S_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                         0x2
#define HWIO_I2S_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                       0x3
#define HWIO_I2S_CD_REG_DIV_MND_EN_BMSK                                      0x80000
#define HWIO_I2S_CD_REG_DIV_MND_EN_SHFT                                         0x13
#define HWIO_I2S_CD_REG_DIV_MND_EN_ENABLED_FVAL                                  0x1
#define HWIO_I2S_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                                0
#define HWIO_I2S_CD_REG_SRC_SEL_BMSK                                         0x70000
#define HWIO_I2S_CD_REG_SRC_SEL_SHFT                                            0x10
#define HWIO_I2S_CD_REG_SRC_SEL_EXT_CLK_FVAL                                       0
#define HWIO_I2S_CD_REG_SRC_SEL_XO_FVAL                                          0x1
#define HWIO_I2S_CD_REG_SRC_SEL_PLL_SRC_FVAL                                     0x2
#define HWIO_I2S_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                   0x3
#define HWIO_I2S_CD_REG_SRC_SEL_AUX_PCM_CLK_BI_FVAL                              0x4
#define HWIO_I2S_CD_REG_SRC_SEL_AUX_PCM_DIN_BI_FVAL                              0x5
#define HWIO_I2S_CD_REG_D_VAL_BMSK                                            0xffff
#define HWIO_I2S_CD_REG_D_VAL_SHFT                                                 0

#define HWIO_ICODEC_RX_MN_REG_ADDR                                        0x80000044
#define HWIO_ICODEC_RX_MN_REG_RMSK                                        0xffffffff
#define HWIO_ICODEC_RX_MN_REG_SHFT                                                 0
#define HWIO_ICODEC_RX_MN_REG_IN                                          \
        in_dword_masked(HWIO_ICODEC_RX_MN_REG_ADDR, HWIO_ICODEC_RX_MN_REG_RMSK)
#define HWIO_ICODEC_RX_MN_REG_INM(m)                                      \
        in_dword_masked(HWIO_ICODEC_RX_MN_REG_ADDR, m)
#define HWIO_ICODEC_RX_MN_REG_OUT(v)                                      \
        out_dword(HWIO_ICODEC_RX_MN_REG_ADDR,v)
#define HWIO_ICODEC_RX_MN_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ICODEC_RX_MN_REG_ADDR,m,v,HWIO_ICODEC_RX_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ICODEC_RX_MN_REG_M_VAL_BMSK                                  0xffff0000
#define HWIO_ICODEC_RX_MN_REG_M_VAL_SHFT                                        0x10
#define HWIO_ICODEC_RX_MN_REG_N_VAL_BMSK                                      0xffff
#define HWIO_ICODEC_RX_MN_REG_N_VAL_SHFT                                           0

#define HWIO_ICODEC_RX_CD_REG_ADDR                                        0x80000048
#define HWIO_ICODEC_RX_CD_REG_RMSK                                        0x1fffffff
#define HWIO_ICODEC_RX_CD_REG_SHFT                                                 0
#define HWIO_ICODEC_RX_CD_REG_IN                                          \
        in_dword_masked(HWIO_ICODEC_RX_CD_REG_ADDR, HWIO_ICODEC_RX_CD_REG_RMSK)
#define HWIO_ICODEC_RX_CD_REG_INM(m)                                      \
        in_dword_masked(HWIO_ICODEC_RX_CD_REG_ADDR, m)
#define HWIO_ICODEC_RX_CD_REG_OUT(v)                                      \
        out_dword(HWIO_ICODEC_RX_CD_REG_ADDR,v)
#define HWIO_ICODEC_RX_CD_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ICODEC_RX_CD_REG_ADDR,m,v,HWIO_ICODEC_RX_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ICODEC_RX_CD_REG_2X_RX_CLK_INV_SEL_BMSK                      0x10000000
#define HWIO_ICODEC_RX_CD_REG_2X_RX_CLK_INV_SEL_SHFT                            0x1c
#define HWIO_ICODEC_RX_CD_REG_2X_RX_CLK_INV_SEL_INVERTED_FVAL                    0x1
#define HWIO_ICODEC_RX_CD_REG_2X_RX_CLK_INV_SEL_NOT_INVERTED_FVAL                  0
#define HWIO_ICODEC_RX_CD_REG_RX_CLK_INV_SEL_BMSK                          0x8000000
#define HWIO_ICODEC_RX_CD_REG_RX_CLK_INV_SEL_SHFT                               0x1b
#define HWIO_ICODEC_RX_CD_REG_RX_CLK_INV_SEL_INVERTED_FVAL                       0x1
#define HWIO_ICODEC_RX_CD_REG_RX_CLK_INV_SEL_NOT_INVERTED_FVAL                     0
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_INV_BMSK                0x4000000
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_INV_SHFT                     0x1a
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_INV_INVERTED_FVAL             0x1
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_INV_NOT_INVERTED_FVAL           0
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_EN_BMSK                 0x2000000
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_EN_SHFT                      0x19
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_EN_ENABLED_FVAL               0x1
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_TO_I2S_CLK_EN_NOT_ENABLED_FVAL             0
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_INV_BMSK                       0x1000000
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_INV_SHFT                            0x18
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_INV_INVERTED_FVAL                    0x1
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_INV_NOT_INVERTED_FVAL                  0
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_EN_BMSK                         0x800000
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_EN_SHFT                             0x17
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_EN_ENABLED_FVAL                      0x1
#define HWIO_ICODEC_RX_CD_REG_ICODEC_RX_CLK_EN_NOT_ENABLED_FVAL                    0
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_INV_BMSK                     0x400000
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_INV_SHFT                         0x16
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_INV_INVERTED_FVAL                 0x1
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_INV_NOT_INVERTED_FVAL               0
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_EN_BMSK                      0x200000
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_EN_SHFT                          0x15
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_EN_ENABLED_FVAL                   0x1
#define HWIO_ICODEC_RX_CD_REG_ICODEC_2X_RX_CLK_EN_NOT_ENABLED_FVAL                 0
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_MODE_BMSK                             0x180000
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_MODE_SHFT                                 0x13
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_MODE_BYPASS_FVAL                             0
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL               0x1
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                   0x2
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                 0x3
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_EN_BMSK                                0x40000
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_EN_SHFT                                   0x12
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_EN_ENABLED_FVAL                            0x1
#define HWIO_ICODEC_RX_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                          0
#define HWIO_ICODEC_RX_CD_REG_SRC_SEL_BMSK                                   0x30000
#define HWIO_ICODEC_RX_CD_REG_SRC_SEL_SHFT                                      0x10
#define HWIO_ICODEC_RX_CD_REG_SRC_SEL_EXT_CLK_FVAL                                 0
#define HWIO_ICODEC_RX_CD_REG_SRC_SEL_XO_FVAL                                    0x1
#define HWIO_ICODEC_RX_CD_REG_SRC_SEL_PLL_SRC_FVAL                               0x2
#define HWIO_ICODEC_RX_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                             0x3
#define HWIO_ICODEC_RX_CD_REG_D_VAL_BMSK                                      0xffff
#define HWIO_ICODEC_RX_CD_REG_D_VAL_SHFT                                           0

#define HWIO_ICODEC_TX_MN_REG_ADDR                                        0x8000004c
#define HWIO_ICODEC_TX_MN_REG_RMSK                                        0xffffffff
#define HWIO_ICODEC_TX_MN_REG_SHFT                                                 0
#define HWIO_ICODEC_TX_MN_REG_IN                                          \
        in_dword_masked(HWIO_ICODEC_TX_MN_REG_ADDR, HWIO_ICODEC_TX_MN_REG_RMSK)
#define HWIO_ICODEC_TX_MN_REG_INM(m)                                      \
        in_dword_masked(HWIO_ICODEC_TX_MN_REG_ADDR, m)
#define HWIO_ICODEC_TX_MN_REG_OUT(v)                                      \
        out_dword(HWIO_ICODEC_TX_MN_REG_ADDR,v)
#define HWIO_ICODEC_TX_MN_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ICODEC_TX_MN_REG_ADDR,m,v,HWIO_ICODEC_TX_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ICODEC_TX_MN_REG_M_VAL_BMSK                                  0xffff0000
#define HWIO_ICODEC_TX_MN_REG_M_VAL_SHFT                                        0x10
#define HWIO_ICODEC_TX_MN_REG_N_VAL_BMSK                                      0xffff
#define HWIO_ICODEC_TX_MN_REG_N_VAL_SHFT                                           0

#define HWIO_ICODEC_TX_CD_REG_ADDR                                        0x80000050
#define HWIO_ICODEC_TX_CD_REG_RMSK                                          0xffffff
#define HWIO_ICODEC_TX_CD_REG_SHFT                                                 0
#define HWIO_ICODEC_TX_CD_REG_IN                                          \
        in_dword_masked(HWIO_ICODEC_TX_CD_REG_ADDR, HWIO_ICODEC_TX_CD_REG_RMSK)
#define HWIO_ICODEC_TX_CD_REG_INM(m)                                      \
        in_dword_masked(HWIO_ICODEC_TX_CD_REG_ADDR, m)
#define HWIO_ICODEC_TX_CD_REG_OUT(v)                                      \
        out_dword(HWIO_ICODEC_TX_CD_REG_ADDR,v)
#define HWIO_ICODEC_TX_CD_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ICODEC_TX_CD_REG_ADDR,m,v,HWIO_ICODEC_TX_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_ICODEC_TX_CD_REG_CLK_SEL_BMSK                                  0x800000
#define HWIO_ICODEC_TX_CD_REG_CLK_SEL_SHFT                                      0x17
#define HWIO_ICODEC_TX_CD_REG_CLK_SEL_ICODEC_TX_FVAL                               0
#define HWIO_ICODEC_TX_CD_REG_CLK_SEL_ICODEC_RX_FVAL                             0x1
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_INV_BMSK                        0x400000
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_INV_SHFT                            0x16
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_INV_INVERTED_FVAL                    0x1
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_INV_NOT_INVERTED_FVAL                  0
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_EN_BMSK                         0x200000
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_EN_SHFT                             0x15
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_EN_ENABLED_FVAL                      0x1
#define HWIO_ICODEC_TX_CD_REG_ICODEC_TX_CLK_EN_NOT_ENABLED_FVAL                    0
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_MODE_BMSK                             0x180000
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_MODE_SHFT                                 0x13
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_MODE_BYPASS_FVAL                             0
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL               0x1
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                   0x2
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                 0x3
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_EN_BMSK                                0x40000
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_EN_SHFT                                   0x12
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_EN_ENABLED_FVAL                            0x1
#define HWIO_ICODEC_TX_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                          0
#define HWIO_ICODEC_TX_CD_REG_SRC_SEL_BMSK                                   0x30000
#define HWIO_ICODEC_TX_CD_REG_SRC_SEL_SHFT                                      0x10
#define HWIO_ICODEC_TX_CD_REG_SRC_SEL_EXT_CLK_FVAL                                 0
#define HWIO_ICODEC_TX_CD_REG_SRC_SEL_XO_FVAL                                    0x1
#define HWIO_ICODEC_TX_CD_REG_SRC_SEL_PLL_SRC_FVAL                               0x2
#define HWIO_ICODEC_TX_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                             0x3
#define HWIO_ICODEC_TX_CD_REG_D_VAL_BMSK                                      0xffff
#define HWIO_ICODEC_TX_CD_REG_D_VAL_SHFT                                           0

#define HWIO_SDCC_MN_REG_ADDR                                             0x800000e0
#define HWIO_SDCC_MN_REG_RMSK                                             0xffffffff
#define HWIO_SDCC_MN_REG_SHFT                                                      0
#define HWIO_SDCC_MN_REG_IN                                               \
        in_dword_masked(HWIO_SDCC_MN_REG_ADDR, HWIO_SDCC_MN_REG_RMSK)
#define HWIO_SDCC_MN_REG_INM(m)                                           \
        in_dword_masked(HWIO_SDCC_MN_REG_ADDR, m)
#define HWIO_SDCC_MN_REG_OUT(v)                                           \
        out_dword(HWIO_SDCC_MN_REG_ADDR,v)
#define HWIO_SDCC_MN_REG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDCC_MN_REG_ADDR,m,v,HWIO_SDCC_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_SDCC_MN_REG_M_VAL_BMSK                                       0xffff0000
#define HWIO_SDCC_MN_REG_M_VAL_SHFT                                             0x10
#define HWIO_SDCC_MN_REG_N_VAL_BMSK                                           0xffff
#define HWIO_SDCC_MN_REG_N_VAL_SHFT                                                0

#define HWIO_SDCC_CD_REG_ADDR                                             0x800000e4
#define HWIO_SDCC_CD_REG_RMSK                                               0x7fffff
#define HWIO_SDCC_CD_REG_SHFT                                                      0
#define HWIO_SDCC_CD_REG_IN                                               \
        in_dword_masked(HWIO_SDCC_CD_REG_ADDR, HWIO_SDCC_CD_REG_RMSK)
#define HWIO_SDCC_CD_REG_INM(m)                                           \
        in_dword_masked(HWIO_SDCC_CD_REG_ADDR, m)
#define HWIO_SDCC_CD_REG_OUT(v)                                           \
        out_dword(HWIO_SDCC_CD_REG_ADDR,v)
#define HWIO_SDCC_CD_REG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDCC_CD_REG_ADDR,m,v,HWIO_SDCC_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_SDCC_CD_REG_SDCC_CLK_INV_BMSK                                  0x400000
#define HWIO_SDCC_CD_REG_SDCC_CLK_INV_SHFT                                      0x16
#define HWIO_SDCC_CD_REG_SDCC_CLK_INV_INVERTED_FVAL                              0x1
#define HWIO_SDCC_CD_REG_SDCC_CLK_INV_NOT_INVERTED_FVAL                            0
#define HWIO_SDCC_CD_REG_SDCC_CLK_EN_BMSK                                   0x200000
#define HWIO_SDCC_CD_REG_SDCC_CLK_EN_SHFT                                       0x15
#define HWIO_SDCC_CD_REG_SDCC_CLK_EN_ENABLED_FVAL                                0x1
#define HWIO_SDCC_CD_REG_SDCC_CLK_EN_NOT_ENABLED_FVAL                              0
#define HWIO_SDCC_CD_REG_DIV_MND_MODE_BMSK                                  0x180000
#define HWIO_SDCC_CD_REG_DIV_MND_MODE_SHFT                                      0x13
#define HWIO_SDCC_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                  0
#define HWIO_SDCC_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                    0x1
#define HWIO_SDCC_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                        0x2
#define HWIO_SDCC_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                      0x3
#define HWIO_SDCC_CD_REG_DIV_MND_EN_BMSK                                     0x40000
#define HWIO_SDCC_CD_REG_DIV_MND_EN_SHFT                                        0x12
#define HWIO_SDCC_CD_REG_DIV_MND_EN_ENABLED_FVAL                                 0x1
#define HWIO_SDCC_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                               0
#define HWIO_SDCC_CD_REG_SRC_SEL_BMSK                                        0x30000
#define HWIO_SDCC_CD_REG_SRC_SEL_SHFT                                           0x10
#define HWIO_SDCC_CD_REG_SRC_SEL_EXT_CLK_FVAL                                      0
#define HWIO_SDCC_CD_REG_SRC_SEL_XO_FVAL                                         0x1
#define HWIO_SDCC_CD_REG_SRC_SEL_PLL_SRC_FVAL                                    0x2
#define HWIO_SDCC_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                  0x3
#define HWIO_SDCC_CD_REG_D_VAL_BMSK                                           0xffff
#define HWIO_SDCC_CD_REG_D_VAL_SHFT                                                0

#define HWIO_MISC_CFG_REG_ADDR                                            0x80000090
#define HWIO_MISC_CFG_REG_RMSK                                              0xffffff
#define HWIO_MISC_CFG_REG_SHFT                                                     0
#define HWIO_MISC_CFG_REG_IN                                              \
        in_dword_masked(HWIO_MISC_CFG_REG_ADDR, HWIO_MISC_CFG_REG_RMSK)
#define HWIO_MISC_CFG_REG_INM(m)                                          \
        in_dword_masked(HWIO_MISC_CFG_REG_ADDR, m)
#define HWIO_MISC_CFG_REG_OUT(v)                                          \
        out_dword(HWIO_MISC_CFG_REG_ADDR,v)
#define HWIO_MISC_CFG_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MISC_CFG_REG_ADDR,m,v,HWIO_MISC_CFG_REG_IN); \
		HWIO_INTFREE()
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_SEL_BMSK                             0x800000
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_SEL_SHFT                                 0x17
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_SEL_EXT_CLK2_FVAL                         0x1
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_SEL_EXT_CLK1_FVAL                           0
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_EN_BMSK                              0x400000
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_EN_SHFT                                  0x16
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_EN_ENABLED_FVAL                           0x1
#define HWIO_MISC_CFG_REG_EXTERNAL_CLK_EN_NOT_ENABLED_FVAL                         0
#define HWIO_MISC_CFG_REG_SSBI_PMIC_SRC_SEL_BMSK                            0x200000
#define HWIO_MISC_CFG_REG_SSBI_PMIC_SRC_SEL_SHFT                                0x15
#define HWIO_MISC_CFG_REG_SSBI_PMIC_SRC_SEL_EXT_CLK_FVAL                           0
#define HWIO_MISC_CFG_REG_SSBI_PMIC_SRC_SEL_XO_FVAL                              0x1
#define HWIO_MISC_CFG_REG_RXADC_SRC_SEL_BMSK                                0x100000
#define HWIO_MISC_CFG_REG_RXADC_SRC_SEL_SHFT                                    0x14
#define HWIO_MISC_CFG_REG_RXADC_SRC_SEL_EXT_CLK_FVAL                               0
#define HWIO_MISC_CFG_REG_RXADC_SRC_SEL_XO_FVAL                                  0x1
#define HWIO_MISC_CFG_REG_RFMS_XO_SRC_SEL_BMSK                               0x80000
#define HWIO_MISC_CFG_REG_RFMS_XO_SRC_SEL_SHFT                                  0x13
#define HWIO_MISC_CFG_REG_RFMS_XO_SRC_SEL_EXT_CLK_FVAL                             0
#define HWIO_MISC_CFG_REG_RFMS_XO_SRC_SEL_XO_FVAL                                0x1
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_INV_BMSK                               0x40000
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_INV_SHFT                                  0x12
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_INV_INVERTED_FVAL                          0x1
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_INV_NOT_INVERTED_FVAL                        0
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_EN_BMSK                                0x20000
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_EN_SHFT                                   0x11
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_EN_ENABLED_FVAL                            0x1
#define HWIO_MISC_CFG_REG_RFMS_XO_CLK_EN_NOT_ENABLED_FVAL                          0
#define HWIO_MISC_CFG_REG_I2C_CLK_INV_BMSK                                   0x10000
#define HWIO_MISC_CFG_REG_I2C_CLK_INV_SHFT                                      0x10
#define HWIO_MISC_CFG_REG_I2C_CLK_INV_INVERTED_FVAL                              0x1
#define HWIO_MISC_CFG_REG_I2C_CLK_INV_NOT_INVERTED_FVAL                            0
#define HWIO_MISC_CFG_REG_I2C_CLK_EN_BMSK                                     0x8000
#define HWIO_MISC_CFG_REG_I2C_CLK_EN_SHFT                                        0xf
#define HWIO_MISC_CFG_REG_I2C_CLK_EN_ENABLED_FVAL                                0x1
#define HWIO_MISC_CFG_REG_I2C_CLK_EN_NOT_ENABLED_FVAL                              0
#define HWIO_MISC_CFG_REG_I2C_SRC_SEL_BMSK                                    0x6000
#define HWIO_MISC_CFG_REG_I2C_SRC_SEL_SHFT                                       0xd
#define HWIO_MISC_CFG_REG_I2C_SRC_SEL_EXT_CLK_FVAL                                 0
#define HWIO_MISC_CFG_REG_I2C_SRC_SEL_XO_FVAL                                    0x1
#define HWIO_MISC_CFG_REG_I2C_SRC_SEL_SLEEP_CLK_FVAL                             0x2
#define HWIO_MISC_CFG_REG_I2C_SRC_SEL_XO4_FVAL                                   0x3
#define HWIO_MISC_CFG_REG_RXADC_CLK_INV_BMSK                                  0x1000
#define HWIO_MISC_CFG_REG_RXADC_CLK_INV_SHFT                                     0xc
#define HWIO_MISC_CFG_REG_RXADC_CLK_INV_INVERTED_FVAL                            0x1
#define HWIO_MISC_CFG_REG_RXADC_CLK_INV_NOT_INVERTED_FVAL                          0
#define HWIO_MISC_CFG_REG_RXADC_CLK_EN_BMSK                                    0x800
#define HWIO_MISC_CFG_REG_RXADC_CLK_EN_SHFT                                      0xb
#define HWIO_MISC_CFG_REG_RXADC_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_MISC_CFG_REG_RXADC_CLK_EN_NOT_ENABLED_FVAL                            0
#define HWIO_MISC_CFG_REG_WDOG_SLP_CLK_INV_BMSK                                0x400
#define HWIO_MISC_CFG_REG_WDOG_SLP_CLK_INV_SHFT                                  0xa
#define HWIO_MISC_CFG_REG_WDOG_SLP_CLK_INV_INVERTED_FVAL                         0x1
#define HWIO_MISC_CFG_REG_WDOG_SLP_CLK_INV_NOT_INVERTED_FVAL                       0
#define HWIO_MISC_CFG_REG_XO4_CLK_INV_BMSK                                     0x200
#define HWIO_MISC_CFG_REG_XO4_CLK_INV_SHFT                                       0x9
#define HWIO_MISC_CFG_REG_XO4_CLK_INV_INVERTED_FVAL                              0x1
#define HWIO_MISC_CFG_REG_XO4_CLK_INV_NOT_INVERTED_FVAL                            0
#define HWIO_MISC_CFG_REG_XO4_CLK_EN_BMSK                                      0x100
#define HWIO_MISC_CFG_REG_XO4_CLK_EN_SHFT                                        0x8
#define HWIO_MISC_CFG_REG_XO4_CLK_EN_ENABLED_FVAL                                0x1
#define HWIO_MISC_CFG_REG_XO4_CLK_EN_NOT_ENABLED_FVAL                              0
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_INV_BMSK                                0x80
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_INV_SHFT                                 0x7
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_INV_INVERTED_FVAL                        0x1
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_INV_NOT_INVERTED_FVAL                      0
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_EN_BMSK                                 0x40
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_EN_SHFT                                  0x6
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_MISC_CFG_REG_SSBI_PMIC_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_INV_BMSK                                 0x20
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_INV_SHFT                                  0x5
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_INV_INVERTED_FVAL                         0x1
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_INV_NOT_INVERTED_FVAL                       0
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_EN_BMSK                                  0x10
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_EN_SHFT                                   0x4
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_EN_ENABLED_FVAL                           0x1
#define HWIO_MISC_CFG_REG_QMEMBIST_CLK_EN_NOT_ENABLED_FVAL                         0
#define HWIO_MISC_CFG_REG_QMEMBIST_SRC_SEL_BMSK                                  0xc
#define HWIO_MISC_CFG_REG_QMEMBIST_SRC_SEL_SHFT                                  0x2
#define HWIO_MISC_CFG_REG_QMEMBIST_SRC_SEL_EXT_CLK_FVAL                            0
#define HWIO_MISC_CFG_REG_QMEMBIST_SRC_SEL_XO_FVAL                               0x1
#define HWIO_MISC_CFG_REG_QMEMBIST_SRC_SEL_TCB_JTAG_CLK_FVAL                     0x2
#define HWIO_MISC_CFG_REG_QMEMBIST_SRC_SEL_GND_TIE_FVAL                          0x3
#define HWIO_MISC_CFG_REG_EFUSE_CLK_INV_BMSK                                     0x2
#define HWIO_MISC_CFG_REG_EFUSE_CLK_INV_SHFT                                     0x1
#define HWIO_MISC_CFG_REG_EFUSE_CLK_INV_INVERTED_FVAL                            0x1
#define HWIO_MISC_CFG_REG_EFUSE_CLK_INV_NOT_INVERTED_FVAL                          0
#define HWIO_MISC_CFG_REG_EFUSE_CLK_EN_BMSK                                      0x1
#define HWIO_MISC_CFG_REG_EFUSE_CLK_EN_SHFT                                        0
#define HWIO_MISC_CFG_REG_EFUSE_CLK_EN_ENABLED_FVAL                              0x1
#define HWIO_MISC_CFG_REG_EFUSE_CLK_EN_NOT_ENABLED_FVAL                            0

#define HWIO_UART_DM_MN_REG_ADDR                                          0x800000f4
#define HWIO_UART_DM_MN_REG_RMSK                                          0xffffffff
#define HWIO_UART_DM_MN_REG_SHFT                                                   0
#define HWIO_UART_DM_MN_REG_IN                                            \
        in_dword_masked(HWIO_UART_DM_MN_REG_ADDR, HWIO_UART_DM_MN_REG_RMSK)
#define HWIO_UART_DM_MN_REG_INM(m)                                        \
        in_dword_masked(HWIO_UART_DM_MN_REG_ADDR, m)
#define HWIO_UART_DM_MN_REG_OUT(v)                                        \
        out_dword(HWIO_UART_DM_MN_REG_ADDR,v)
#define HWIO_UART_DM_MN_REG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_MN_REG_ADDR,m,v,HWIO_UART_DM_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_MN_REG_M_VAL_BMSK                                    0xffff0000
#define HWIO_UART_DM_MN_REG_M_VAL_SHFT                                          0x10
#define HWIO_UART_DM_MN_REG_N_VAL_BMSK                                        0xffff
#define HWIO_UART_DM_MN_REG_N_VAL_SHFT                                             0

#define HWIO_UART_DM_CD_REG_ADDR                                          0x800000f8
#define HWIO_UART_DM_CD_REG_RMSK                                            0x7fffff
#define HWIO_UART_DM_CD_REG_SHFT                                                   0
#define HWIO_UART_DM_CD_REG_IN                                            \
        in_dword_masked(HWIO_UART_DM_CD_REG_ADDR, HWIO_UART_DM_CD_REG_RMSK)
#define HWIO_UART_DM_CD_REG_INM(m)                                        \
        in_dword_masked(HWIO_UART_DM_CD_REG_ADDR, m)
#define HWIO_UART_DM_CD_REG_OUT(v)                                        \
        out_dword(HWIO_UART_DM_CD_REG_ADDR,v)
#define HWIO_UART_DM_CD_REG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UART_DM_CD_REG_ADDR,m,v,HWIO_UART_DM_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_INV_BMSK                            0x400000
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_INV_SHFT                                0x16
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_INV_INVERTED_FVAL                        0x1
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_INV_NOT_INVERTED_FVAL                      0
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_EN_BMSK                             0x200000
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_EN_SHFT                                 0x15
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_EN_ENABLED_FVAL                          0x1
#define HWIO_UART_DM_CD_REG_UART_DM_CLK_EN_NOT_ENABLED_FVAL                        0
#define HWIO_UART_DM_CD_REG_DIV_MND_MODE_BMSK                               0x180000
#define HWIO_UART_DM_CD_REG_DIV_MND_MODE_SHFT                                   0x13
#define HWIO_UART_DM_CD_REG_DIV_MND_MODE_BYPASS_FVAL                               0
#define HWIO_UART_DM_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                 0x1
#define HWIO_UART_DM_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                     0x2
#define HWIO_UART_DM_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                   0x3
#define HWIO_UART_DM_CD_REG_DIV_MND_EN_BMSK                                  0x40000
#define HWIO_UART_DM_CD_REG_DIV_MND_EN_SHFT                                     0x12
#define HWIO_UART_DM_CD_REG_DIV_MND_EN_ENABLED_FVAL                              0x1
#define HWIO_UART_DM_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                            0
#define HWIO_UART_DM_CD_REG_SRC_SEL_BMSK                                     0x30000
#define HWIO_UART_DM_CD_REG_SRC_SEL_SHFT                                        0x10
#define HWIO_UART_DM_CD_REG_SRC_SEL_EXT_CLK_FVAL                                   0
#define HWIO_UART_DM_CD_REG_SRC_SEL_XO_FVAL                                      0x1
#define HWIO_UART_DM_CD_REG_SRC_SEL_PLL_SRC_FVAL                                 0x2
#define HWIO_UART_DM_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                               0x3
#define HWIO_UART_DM_CD_REG_D_VAL_BMSK                                        0xffff
#define HWIO_UART_DM_CD_REG_D_VAL_SHFT                                             0

#define HWIO_USB_MN_REG_ADDR                                              0x80000094
#define HWIO_USB_MN_REG_RMSK                                                  0xffff
#define HWIO_USB_MN_REG_SHFT                                                       0
#define HWIO_USB_MN_REG_IN                                                \
        in_dword_masked(HWIO_USB_MN_REG_ADDR, HWIO_USB_MN_REG_RMSK)
#define HWIO_USB_MN_REG_INM(m)                                            \
        in_dword_masked(HWIO_USB_MN_REG_ADDR, m)
#define HWIO_USB_MN_REG_OUT(v)                                            \
        out_dword(HWIO_USB_MN_REG_ADDR,v)
#define HWIO_USB_MN_REG_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_MN_REG_ADDR,m,v,HWIO_USB_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_USB_MN_REG_M_VAL_BMSK                                            0xff00
#define HWIO_USB_MN_REG_M_VAL_SHFT                                               0x8
#define HWIO_USB_MN_REG_N_VAL_BMSK                                              0xff
#define HWIO_USB_MN_REG_N_VAL_SHFT                                                 0

#define HWIO_USB_CD_REG_ADDR                                              0x800000c0
#define HWIO_USB_CD_REG_RMSK                                                  0x7fff
#define HWIO_USB_CD_REG_SHFT                                                       0
#define HWIO_USB_CD_REG_IN                                                \
        in_dword_masked(HWIO_USB_CD_REG_ADDR, HWIO_USB_CD_REG_RMSK)
#define HWIO_USB_CD_REG_INM(m)                                            \
        in_dword_masked(HWIO_USB_CD_REG_ADDR, m)
#define HWIO_USB_CD_REG_OUT(v)                                            \
        out_dword(HWIO_USB_CD_REG_ADDR,v)
#define HWIO_USB_CD_REG_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_CD_REG_ADDR,m,v,HWIO_USB_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_USB_CD_REG_USB_FS_CLK_INV_BMSK                                   0x4000
#define HWIO_USB_CD_REG_USB_FS_CLK_INV_SHFT                                      0xe
#define HWIO_USB_CD_REG_USB_FS_CLK_INV_INVERTED_FVAL                             0x1
#define HWIO_USB_CD_REG_USB_FS_CLK_INV_NOT_INVERTED_FVAL                           0
#define HWIO_USB_CD_REG_USB_FS_CLK_EN_BMSK                                    0x2000
#define HWIO_USB_CD_REG_USB_FS_CLK_EN_SHFT                                       0xd
#define HWIO_USB_CD_REG_USB_FS_CLK_EN_ENABLED_FVAL                               0x1
#define HWIO_USB_CD_REG_USB_FS_CLK_EN_NOT_ENABLED_FVAL                             0
#define HWIO_USB_CD_REG_DIV_MND_MODE_BMSK                                     0x1800
#define HWIO_USB_CD_REG_DIV_MND_MODE_SHFT                                        0xb
#define HWIO_USB_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                   0
#define HWIO_USB_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                     0x1
#define HWIO_USB_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                         0x2
#define HWIO_USB_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                       0x3
#define HWIO_USB_CD_REG_DIV_MND_EN_BMSK                                        0x400
#define HWIO_USB_CD_REG_DIV_MND_EN_SHFT                                          0xa
#define HWIO_USB_CD_REG_DIV_MND_EN_ENABLED_FVAL                                  0x1
#define HWIO_USB_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                                0
#define HWIO_USB_CD_REG_SRC_SEL_BMSK                                           0x300
#define HWIO_USB_CD_REG_SRC_SEL_SHFT                                             0x8
#define HWIO_USB_CD_REG_SRC_SEL_EXT_CLK_FVAL                                       0
#define HWIO_USB_CD_REG_SRC_SEL_XO_FVAL                                          0x1
#define HWIO_USB_CD_REG_SRC_SEL_PLL_SRC_FVAL                                     0x2
#define HWIO_USB_CD_REG_SRC_SEL_SLEEP_CLK_FVAL                                   0x3
#define HWIO_USB_CD_REG_D_VAL_BMSK                                              0xff
#define HWIO_USB_CD_REG_D_VAL_SHFT                                                 0

#define HWIO_CAMCLK_MN_REG_ADDR                                           0x80000104
#define HWIO_CAMCLK_MN_REG_RMSK                                           0xffffffff
#define HWIO_CAMCLK_MN_REG_SHFT                                                    0
#define HWIO_CAMCLK_MN_REG_IN                                             \
        in_dword_masked(HWIO_CAMCLK_MN_REG_ADDR, HWIO_CAMCLK_MN_REG_RMSK)
#define HWIO_CAMCLK_MN_REG_INM(m)                                         \
        in_dword_masked(HWIO_CAMCLK_MN_REG_ADDR, m)
#define HWIO_CAMCLK_MN_REG_OUT(v)                                         \
        out_dword(HWIO_CAMCLK_MN_REG_ADDR,v)
#define HWIO_CAMCLK_MN_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CAMCLK_MN_REG_ADDR,m,v,HWIO_CAMCLK_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_CAMCLK_MN_REG_M_VAL_BMSK                                     0xffff0000
#define HWIO_CAMCLK_MN_REG_M_VAL_SHFT                                           0x10
#define HWIO_CAMCLK_MN_REG_N_VAL_BMSK                                         0xffff
#define HWIO_CAMCLK_MN_REG_N_VAL_SHFT                                              0

#define HWIO_CAMCLK_CD_REG_ADDR                                           0x80000108
#define HWIO_CAMCLK_CD_REG_RMSK                                            0x3ffffff
#define HWIO_CAMCLK_CD_REG_SHFT                                                    0
#define HWIO_CAMCLK_CD_REG_IN                                             \
        in_dword_masked(HWIO_CAMCLK_CD_REG_ADDR, HWIO_CAMCLK_CD_REG_RMSK)
#define HWIO_CAMCLK_CD_REG_INM(m)                                         \
        in_dword_masked(HWIO_CAMCLK_CD_REG_ADDR, m)
#define HWIO_CAMCLK_CD_REG_OUT(v)                                         \
        out_dword(HWIO_CAMCLK_CD_REG_ADDR,v)
#define HWIO_CAMCLK_CD_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_CAMCLK_CD_REG_ADDR,m,v,HWIO_CAMCLK_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_INVERT_BMSK                            0x2000000
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_INVERT_SHFT                                 0x19
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_INVERT_DO_NOT_INVERT_FVAL                      0
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_INVERT_INVERT_FVAL                           0x1
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_SRC_SEL_BMSK                           0x1800000
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_SRC_SEL_SHFT                                0x17
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_SRC_SEL_TCB_SHADOW_TCK_FVAL                    0
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_SRC_SEL_NO_CLOCK_FVAL                        0x1
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_SRC_SEL_VIDEO_VFE_CLK_FVAL                   0x2
#define HWIO_CAMCLK_CD_REG_CAM_PCLK_SRC_SEL_TLMM_CAM_PCLK_FVAL                   0x3
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_INV_BMSK                               0x400000
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_INV_SHFT                                   0x16
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_INV_INVERTED_FVAL                           0x1
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_INV_NOT_INVERTED_FVAL                         0
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_EN_BMSK                                0x200000
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_EN_SHFT                                    0x15
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_EN_ENABLED_FVAL                             0x1
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_EN_NOT_ENABLED_FVAL                           0
#define HWIO_CAMCLK_CD_REG_DIV_MND_MODE_BMSK                                0x180000
#define HWIO_CAMCLK_CD_REG_DIV_MND_MODE_SHFT                                    0x13
#define HWIO_CAMCLK_CD_REG_DIV_MND_MODE_BYPASS_FVAL                                0
#define HWIO_CAMCLK_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL                  0x1
#define HWIO_CAMCLK_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                      0x2
#define HWIO_CAMCLK_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                    0x3
#define HWIO_CAMCLK_CD_REG_DIV_MND_EN_BMSK                                   0x40000
#define HWIO_CAMCLK_CD_REG_DIV_MND_EN_SHFT                                      0x12
#define HWIO_CAMCLK_CD_REG_DIV_MND_EN_ENABLED_FVAL                               0x1
#define HWIO_CAMCLK_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                             0
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_SRC_SEL_BMSK                            0x30000
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_SRC_SEL_SHFT                               0x10
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_SRC_SEL_EXT_CLK_FVAL                          0
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_SRC_SEL_XO_FVAL                             0x1
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_SRC_SEL_PLL_SRC_FVAL                        0x2
#define HWIO_CAMCLK_CD_REG_CAMCLK_PO_SRC_SEL_SLEEP_CLK_FVAL                      0x3
#define HWIO_CAMCLK_CD_REG_D_VAL_BMSK                                         0xffff
#define HWIO_CAMCLK_CD_REG_D_VAL_SHFT                                              0

#define HWIO_VIDEO_VFE_MN_REG_ADDR                                        0x800000e8
#define HWIO_VIDEO_VFE_MN_REG_RMSK                                        0xffffffff
#define HWIO_VIDEO_VFE_MN_REG_SHFT                                                 0
#define HWIO_VIDEO_VFE_MN_REG_IN                                          \
        in_dword_masked(HWIO_VIDEO_VFE_MN_REG_ADDR, HWIO_VIDEO_VFE_MN_REG_RMSK)
#define HWIO_VIDEO_VFE_MN_REG_INM(m)                                      \
        in_dword_masked(HWIO_VIDEO_VFE_MN_REG_ADDR, m)
#define HWIO_VIDEO_VFE_MN_REG_OUT(v)                                      \
        out_dword(HWIO_VIDEO_VFE_MN_REG_ADDR,v)
#define HWIO_VIDEO_VFE_MN_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_VIDEO_VFE_MN_REG_ADDR,m,v,HWIO_VIDEO_VFE_MN_REG_IN); \
		HWIO_INTFREE()
#define HWIO_VIDEO_VFE_MN_REG_M_VAL_BMSK                                  0xffff0000
#define HWIO_VIDEO_VFE_MN_REG_M_VAL_SHFT                                        0x10
#define HWIO_VIDEO_VFE_MN_REG_N_VAL_BMSK                                      0xffff
#define HWIO_VIDEO_VFE_MN_REG_N_VAL_SHFT                                           0

#define HWIO_VIDEO_VFE_CD_REG_ADDR                                        0x800000ec
#define HWIO_VIDEO_VFE_CD_REG_RMSK                                         0x1ffffff
#define HWIO_VIDEO_VFE_CD_REG_SHFT                                                 0
#define HWIO_VIDEO_VFE_CD_REG_IN                                          \
        in_dword_masked(HWIO_VIDEO_VFE_CD_REG_ADDR, HWIO_VIDEO_VFE_CD_REG_RMSK)
#define HWIO_VIDEO_VFE_CD_REG_INM(m)                                      \
        in_dword_masked(HWIO_VIDEO_VFE_CD_REG_ADDR, m)
#define HWIO_VIDEO_VFE_CD_REG_OUT(v)                                      \
        out_dword(HWIO_VIDEO_VFE_CD_REG_ADDR,v)
#define HWIO_VIDEO_VFE_CD_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_VIDEO_VFE_CD_REG_ADDR,m,v,HWIO_VIDEO_VFE_CD_REG_IN); \
		HWIO_INTFREE()
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_INV_BMSK                       0x1000000
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_INV_SHFT                            0x18
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_INV_INVERTED_FVAL                    0x1
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_INV_NOT_INVERTED_FVAL                  0
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_EN_BMSK                         0x800000
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_EN_SHFT                             0x17
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_EN_ENABLED_FVAL                      0x1
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_EN_NOT_ENABLED_FVAL                    0
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_SRC_SEL_BMSK                    0x600000
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_SRC_SEL_SHFT                        0x15
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_SRC_SEL_VIDEO_VFE_DIV_MND_FVAL          0
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_SRC_SEL_CAMCLK_PO_FVAL               0x1
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_SRC_SEL_CAMIF_PCLK_FVAL              0x2
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_CLK_SRC_SEL_GND_TIE_FVAL                 0x3
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_MODE_BMSK                             0x180000
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_MODE_SHFT                                 0x13
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_MODE_BYPASS_FVAL                             0
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_MODE_CLOCK_SWALLOW_MODE_FVAL               0x1
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_MODE_DUAL_EDGE_MODE_FVAL                   0x2
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_MODE_SINGLE_EDGE_MODE_FVAL                 0x3
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_EN_BMSK                                0x40000
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_EN_SHFT                                   0x12
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_EN_ENABLED_FVAL                            0x1
#define HWIO_VIDEO_VFE_CD_REG_DIV_MND_EN_NOT_ENABLED_FVAL                          0
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_SRC_SEL_BMSK                         0x30000
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_SRC_SEL_SHFT                            0x10
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_SRC_SEL_EXT_CLK_FVAL                       0
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_SRC_SEL_XO_FVAL                          0x1
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_SRC_SEL_PLL_SRC_FVAL                     0x2
#define HWIO_VIDEO_VFE_CD_REG_VIDEO_VFE_SRC_SEL_SLEEP_CLK_FVAL                   0x3
#define HWIO_VIDEO_VFE_CD_REG_D_VAL_BMSK                                      0xffff
#define HWIO_VIDEO_VFE_CD_REG_D_VAL_SHFT                                           0

#define HWIO_CLK_OFF_A_ADDR                                               0x800000c4
#define HWIO_CLK_OFF_A_RMSK                                                 0x3fffff
#define HWIO_CLK_OFF_A_SHFT                                                        0
#define HWIO_CLK_OFF_A_IN                                                 \
        in_dword_masked(HWIO_CLK_OFF_A_ADDR, HWIO_CLK_OFF_A_RMSK)
#define HWIO_CLK_OFF_A_INM(m)                                             \
        in_dword_masked(HWIO_CLK_OFF_A_ADDR, m)
#define HWIO_CLK_OFF_A_EBI2_CLK_SRC_BMSK                                    0x200000
#define HWIO_CLK_OFF_A_EBI2_CLK_SRC_SHFT                                        0x15
#define HWIO_CLK_OFF_A_VIDEO_AHB_CLK_BMSK                                   0x100000
#define HWIO_CLK_OFF_A_VIDEO_AHB_CLK_SHFT                                       0x14
#define HWIO_CLK_OFF_A_MDP_AHB_CLK_BMSK                                      0x80000
#define HWIO_CLK_OFF_A_MDP_AHB_CLK_SHFT                                         0x13
#define HWIO_CLK_OFF_A_SDCC_AHB_CLK_BMSK                                     0x40000
#define HWIO_CLK_OFF_A_SDCC_AHB_CLK_SHFT                                        0x12
#define HWIO_CLK_OFF_A_PERPH_WEB_AHB_CLK_BMSK                                0x20000
#define HWIO_CLK_OFF_A_PERPH_WEB_AHB_CLK_SHFT                                   0x11
#define HWIO_CLK_OFF_A_TLMM_GPIO_AHB_CLK_BMSK                                0x10000
#define HWIO_CLK_OFF_A_TLMM_GPIO_AHB_CLK_SHFT                                   0x10
#define HWIO_CLK_OFF_A_UXMC_AHB_CLK_BMSK                                      0x8000
#define HWIO_CLK_OFF_A_UXMC_AHB_CLK_SHFT                                         0xf
#define HWIO_CLK_OFF_A_USB_AHB_CLK_BMSK                                       0x4000
#define HWIO_CLK_OFF_A_USB_AHB_CLK_SHFT                                          0xe
#define HWIO_CLK_OFF_A_ADSP_AHB_CLK_BMSK                                      0x2000
#define HWIO_CLK_OFF_A_ADSP_AHB_CLK_SHFT                                         0xd
#define HWIO_CLK_OFF_A_AUDIO_AHB_CLK_BMSK                                     0x1000
#define HWIO_CLK_OFF_A_AUDIO_AHB_CLK_SHFT                                        0xc
#define HWIO_CLK_OFF_A_GSBI_AHB_CLK_BMSK                                       0x800
#define HWIO_CLK_OFF_A_GSBI_AHB_CLK_SHFT                                         0xb
#define HWIO_CLK_OFF_A_MODEM_AHB_CLK_BMSK                                      0x400
#define HWIO_CLK_OFF_A_MODEM_AHB_CLK_SHFT                                        0xa
#define HWIO_CLK_OFF_A_MTI_AHB_CLK_BMSK                                        0x200
#define HWIO_CLK_OFF_A_MTI_AHB_CLK_SHFT                                          0x9
#define HWIO_CLK_OFF_A_PERIPH_AHB_CLK_BMSK                                     0x100
#define HWIO_CLK_OFF_A_PERIPH_AHB_CLK_SHFT                                       0x8
#define HWIO_CLK_OFF_A_SEC_AHB_CLK_BMSK                                         0x80
#define HWIO_CLK_OFF_A_SEC_AHB_CLK_SHFT                                          0x7
#define HWIO_CLK_OFF_A_AHB_AHB_CLK_BMSK                                         0x40
#define HWIO_CLK_OFF_A_AHB_AHB_CLK_SHFT                                          0x6
#define HWIO_CLK_OFF_A_UART_DM_AHB_CLK_BMSK                                     0x20
#define HWIO_CLK_OFF_A_UART_DM_AHB_CLK_SHFT                                      0x5
#define HWIO_CLK_OFF_A_IMEM_CLK_SRC_BMSK                                        0x10
#define HWIO_CLK_OFF_A_IMEM_CLK_SRC_SHFT                                         0x4
#define HWIO_CLK_OFF_A_EBI1_IO_CLK_BMSK                                          0x8
#define HWIO_CLK_OFF_A_EBI1_IO_CLK_SHFT                                          0x3
#define HWIO_CLK_OFF_A_EBI1_CLK_BMSK                                             0x4
#define HWIO_CLK_OFF_A_EBI1_CLK_SHFT                                             0x2
#define HWIO_CLK_OFF_A_ETM_CLK_BMSK                                              0x2
#define HWIO_CLK_OFF_A_ETM_CLK_SHFT                                              0x1
#define HWIO_CLK_OFF_A_ARM_CLK_BMSK                                              0x1
#define HWIO_CLK_OFF_A_ARM_CLK_SHFT                                                0

#define HWIO_CLK_OFF_B_ADDR                                               0x800000c8
#define HWIO_CLK_OFF_B_RMSK                                               0x1fffffff
#define HWIO_CLK_OFF_B_SHFT                                                        0
#define HWIO_CLK_OFF_B_IN                                                 \
        in_dword_masked(HWIO_CLK_OFF_B_ADDR, HWIO_CLK_OFF_B_RMSK)
#define HWIO_CLK_OFF_B_INM(m)                                             \
        in_dword_masked(HWIO_CLK_OFF_B_ADDR, m)
#define HWIO_CLK_OFF_B_GSBI0_SIM_CLK_BMSK                                 0x10000000
#define HWIO_CLK_OFF_B_GSBI0_SIM_CLK_SHFT                                       0x1c
#define HWIO_CLK_OFF_B_ICODEC_RX_TO_I2S_CLK_BMSK                           0x8000000
#define HWIO_CLK_OFF_B_ICODEC_RX_TO_I2S_CLK_SHFT                                0x1b
#define HWIO_CLK_OFF_B_UART_DM_CLK_BMSK                                    0x4000000
#define HWIO_CLK_OFF_B_UART_DM_CLK_SHFT                                         0x1a
#define HWIO_CLK_OFF_B_VIDEO_VFE_CLK_BMSK                                  0x2000000
#define HWIO_CLK_OFF_B_VIDEO_VFE_CLK_SHFT                                       0x19
#define HWIO_CLK_OFF_B_CAMCLK_PO_BMSK                                      0x1000000
#define HWIO_CLK_OFF_B_CAMCLK_PO_SHFT                                           0x18
#define HWIO_CLK_OFF_B_RFMS_XO_CLK_BMSK                                     0x800000
#define HWIO_CLK_OFF_B_RFMS_XO_CLK_SHFT                                         0x17
#define HWIO_CLK_OFF_B_SDCC_CLK_BMSK                                        0x400000
#define HWIO_CLK_OFF_B_SDCC_CLK_SHFT                                            0x16
#define HWIO_CLK_OFF_B_I2C_CLK_BMSK                                         0x200000
#define HWIO_CLK_OFF_B_I2C_CLK_SHFT                                             0x15
#define HWIO_CLK_OFF_B_GSBI2_CLK_BMSK                                       0x100000
#define HWIO_CLK_OFF_B_GSBI2_CLK_SHFT                                           0x14
#define HWIO_CLK_OFF_B_RXADC_CLK_BMSK                                        0x80000
#define HWIO_CLK_OFF_B_RXADC_CLK_SHFT                                           0x13
#define HWIO_CLK_OFF_B_XO4_CLK_BMSK                                          0x40000
#define HWIO_CLK_OFF_B_XO4_CLK_SHFT                                             0x12
#define HWIO_CLK_OFF_B_WDOG_SLP_CLK_BMSK                                     0x20000
#define HWIO_CLK_OFF_B_WDOG_SLP_CLK_SHFT                                        0x11
#define HWIO_CLK_OFF_B_USB_FS_CLK_BMSK                                       0x10000
#define HWIO_CLK_OFF_B_USB_FS_CLK_SHFT                                          0x10
#define HWIO_CLK_OFF_B_SSBI_PMIC_CLK_BMSK                                     0x8000
#define HWIO_CLK_OFF_B_SSBI_PMIC_CLK_SHFT                                        0xf
#define HWIO_CLK_OFF_B_QMEMBIST_CLK_BMSK                                      0x4000
#define HWIO_CLK_OFF_B_QMEMBIST_CLK_SHFT                                         0xe
#define HWIO_CLK_OFF_B_ICODEC_TX_CLK_BMSK                                     0x2000
#define HWIO_CLK_OFF_B_ICODEC_TX_CLK_SHFT                                        0xd
#define HWIO_CLK_OFF_B_ICODEC_RX_CLK_BMSK                                     0x1000
#define HWIO_CLK_OFF_B_ICODEC_RX_CLK_SHFT                                        0xc
#define HWIO_CLK_OFF_B_ICODEC_2X_RX_CLK_BMSK                                   0x800
#define HWIO_CLK_OFF_B_ICODEC_2X_RX_CLK_SHFT                                     0xb
#define HWIO_CLK_OFF_B_I2S_BIT_CLK_BMSK                                        0x400
#define HWIO_CLK_OFF_B_I2S_BIT_CLK_SHFT                                          0xa
#define HWIO_CLK_OFF_B_I2S_MSTR_CLK_BMSK                                       0x200
#define HWIO_CLK_OFF_B_I2S_MSTR_CLK_SHFT                                         0x9
#define HWIO_CLK_OFF_B_GSBI1_CLK_BMSK                                          0x100
#define HWIO_CLK_OFF_B_GSBI1_CLK_SHFT                                            0x8
#define HWIO_CLK_OFF_B_GSBI0_CLK_BMSK                                           0x80
#define HWIO_CLK_OFF_B_GSBI0_CLK_SHFT                                            0x7
#define HWIO_CLK_OFF_B_ADSP_VIDEO_INTF_CLK_BMSK                                 0x40
#define HWIO_CLK_OFF_B_ADSP_VIDEO_INTF_CLK_SHFT                                  0x6
#define HWIO_CLK_OFF_B_EFUSE_CLK_BMSK                                           0x20
#define HWIO_CLK_OFF_B_EFUSE_CLK_SHFT                                            0x5
#define HWIO_CLK_OFF_B_ECODECIF_PO_CLK_BMSK                                     0x10
#define HWIO_CLK_OFF_B_ECODECIF_PO_CLK_SHFT                                      0x4
#define HWIO_CLK_OFF_B_ECODECIF_CLK_BMSK                                         0x8
#define HWIO_CLK_OFF_B_ECODECIF_CLK_SHFT                                         0x3
#define HWIO_CLK_OFF_B_ECODEC_CLK_BMSK                                           0x4
#define HWIO_CLK_OFF_B_ECODEC_CLK_SHFT                                           0x2
#define HWIO_CLK_OFF_B_ADSP_INTF_CLK_BMSK                                        0x2
#define HWIO_CLK_OFF_B_ADSP_INTF_CLK_SHFT                                        0x1
#define HWIO_CLK_OFF_B_ADSP_CLK_BMSK                                             0x1
#define HWIO_CLK_OFF_B_ADSP_CLK_SHFT                                               0

#define HWIO_DBG_CFG_REG_ADDR                                             0x800000d0
#define HWIO_DBG_CFG_REG_RMSK                                                  0xfff
#define HWIO_DBG_CFG_REG_SHFT                                                      0
#define HWIO_DBG_CFG_REG_IN                                               \
        in_dword_masked(HWIO_DBG_CFG_REG_ADDR, HWIO_DBG_CFG_REG_RMSK)
#define HWIO_DBG_CFG_REG_INM(m)                                           \
        in_dword_masked(HWIO_DBG_CFG_REG_ADDR, m)
#define HWIO_DBG_CFG_REG_OUT(v)                                           \
        out_dword(HWIO_DBG_CFG_REG_ADDR,v)
#define HWIO_DBG_CFG_REG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_DBG_CFG_REG_ADDR,m,v,HWIO_DBG_CFG_REG_IN); \
		HWIO_INTFREE()
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_BMSK                                    0xe00
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_SHFT                                      0x9
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_LOW_FVAL                                    0
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_AHB_CLK_DIV2_FVAL                         0x1
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_AHB_CLK_DIV3_FVAL                         0x2
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_AHB_CLK_DIV4_FVAL                         0x3
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_AHB_CLK_DIV5_FVAL                         0x4
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_AHB_CLK_DIV6_FVAL                         0x5
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_AHB_CLK_DIV7_FVAL                         0x6
#define HWIO_DBG_CFG_REG_FAIL_BOOT_VAL_HIGH_FVAL                                 0x7
#define HWIO_DBG_CFG_REG_BUS_SEL_BMSK                                          0x180
#define HWIO_DBG_CFG_REG_BUS_SEL_SHFT                                            0x7
#define HWIO_DBG_CFG_REG_BUS_SEL_DISABLED_FVAL                                     0
#define HWIO_DBG_CFG_REG_BUS_SEL_CLK_OFF_A_FVAL                                  0x1
#define HWIO_DBG_CFG_REG_BUS_SEL_CLK_OFF_B_FVAL                                  0x2
#define HWIO_DBG_CFG_REG_BUS_SEL_PLL_STATUS_FVAL                                 0x3
#define HWIO_DBG_CFG_REG_CLK_SEL_BMSK                                           0x7e
#define HWIO_DBG_CFG_REG_CLK_SEL_SHFT                                            0x1
#define HWIO_DBG_CFG_REG_CLK_SEL_ADSP_CLK_FVAL                                     0
#define HWIO_DBG_CFG_REG_CLK_SEL_ADSP_INTF_CLK_FVAL                              0x1
#define HWIO_DBG_CFG_REG_CLK_SEL_ARM_CLK_FVAL                                    0x2
#define HWIO_DBG_CFG_REG_CLK_SEL_ADSP_AHB_CLK_FVAL                               0x3
#define HWIO_DBG_CFG_REG_CLK_SEL_AHB_AHB_CLK_FVAL                                0x4
#define HWIO_DBG_CFG_REG_CLK_SEL_UXMC_AHB_CLK_FVAL                               0x5
#define HWIO_DBG_CFG_REG_CLK_SEL_AUDIO_AHB_CLK_FVAL                              0x6
#define HWIO_DBG_CFG_REG_CLK_SEL_GSBI_AHB_CLK_FVAL                               0x7
#define HWIO_DBG_CFG_REG_CLK_SEL_MODEM_AHB_CLK_FVAL                              0x8
#define HWIO_DBG_CFG_REG_CLK_SEL_MTI_AHB_CLK_FVAL                                0x9
#define HWIO_DBG_CFG_REG_CLK_SEL_PERIPH_AHB_CLK_FVAL                             0xa
#define HWIO_DBG_CFG_REG_CLK_SEL_SEC_AHB_CLK_FVAL                                0xb
#define HWIO_DBG_CFG_REG_CLK_SEL_USB_AHB_CLK_FVAL                                0xc
#define HWIO_DBG_CFG_REG_CLK_SEL_EBI1_CLK_FVAL                                   0xd
#define HWIO_DBG_CFG_REG_CLK_SEL_EBI1_IO_CLK_FVAL                                0xe
#define HWIO_DBG_CFG_REG_CLK_SEL_IMEM_CLK_FVAL                                   0xf
#define HWIO_DBG_CFG_REG_CLK_SEL_IMEM_IO_CLK_FVAL                               0x10
#define HWIO_DBG_CFG_REG_CLK_SEL_ETM_CLK_FVAL                                   0x11
#define HWIO_DBG_CFG_REG_CLK_SEL_ECODEC_CLK_FVAL                                0x12
#define HWIO_DBG_CFG_REG_CLK_SEL_ECODECIF_CLK_FVAL                              0x13
#define HWIO_DBG_CFG_REG_CLK_SEL_ADSP_VIDEO_INTF_CLK_FVAL                       0x14
#define HWIO_DBG_CFG_REG_CLK_SEL_GSBI0_CLK_FVAL                                 0x15
#define HWIO_DBG_CFG_REG_CLK_SEL_GSBI1_CLK_FVAL                                 0x16
#define HWIO_DBG_CFG_REG_CLK_SEL_I2S_MSTR_CLK_FVAL                              0x17
#define HWIO_DBG_CFG_REG_CLK_SEL_I2S_BIT_CLK_FVAL                               0x18
#define HWIO_DBG_CFG_REG_CLK_SEL_ICODEC_2X_RX_CLK_FVAL                          0x19
#define HWIO_DBG_CFG_REG_CLK_SEL_ICODEC_RX_CLK_FVAL                             0x1a
#define HWIO_DBG_CFG_REG_CLK_SEL_ICODEC_TX_CLK_FVAL                             0x1b
#define HWIO_DBG_CFG_REG_CLK_SEL_EFUSE_CLK_FVAL                                 0x1c
#define HWIO_DBG_CFG_REG_CLK_SEL_QMEMBIST_CLK_FVAL                              0x1d
#define HWIO_DBG_CFG_REG_CLK_SEL_SSBI_PMIC_CLK_FVAL                             0x1e
#define HWIO_DBG_CFG_REG_CLK_SEL_WDOG_SLP_CLK_FVAL                              0x1f
#define HWIO_DBG_CFG_REG_CLK_SEL_USB_FS_CLK_FVAL                                0x20
#define HWIO_DBG_CFG_REG_CLK_SEL_ECODECIF_PO_CLK_FVAL                           0x21
#define HWIO_DBG_CFG_REG_CLK_SEL_RXADC_CLK_FVAL                                 0x22
#define HWIO_DBG_CFG_REG_CLK_SEL_XO4_CLK_FVAL                                   0x23
#define HWIO_DBG_CFG_REG_CLK_SEL_TLMM_GPIO_AHB_CLK_FVAL                         0x24
#define HWIO_DBG_CFG_REG_CLK_SEL_GSBI2_CLK_FVAL                                 0x25
#define HWIO_DBG_CFG_REG_CLK_SEL_I2C_CLK_FVAL                                   0x26
#define HWIO_DBG_CFG_REG_CLK_SEL_PERPH_WEB_AHB_CLK_FVAL                         0x27
#define HWIO_DBG_CFG_REG_CLK_SEL_SDCC_AHB_CLK_FVAL                              0x28
#define HWIO_DBG_CFG_REG_CLK_SEL_SDCC_CLK_FVAL                                  0x29
#define HWIO_DBG_CFG_REG_CLK_SEL_GSBI0_SIM_CLK_FVAL                             0x2a
#define HWIO_DBG_CFG_REG_CLK_SEL_RFMS_XO_CLK_FVAL                               0x2b
#define HWIO_DBG_CFG_REG_CLK_SEL_CAMCLK_PO_FVAL                                 0x2c
#define HWIO_DBG_CFG_REG_CLK_SEL_VIDEO_VFE_CLK_FVAL                             0x2d
#define HWIO_DBG_CFG_REG_CLK_SEL_MDP_AHB_CLK_FVAL                               0x2e
#define HWIO_DBG_CFG_REG_CLK_SEL_VIDEO_AHB_CLK_FVAL                             0x2f
#define HWIO_DBG_CFG_REG_CLK_SEL_UART_DM_AHB_CLK_FVAL                           0x30
#define HWIO_DBG_CFG_REG_CLK_SEL_UART_DM_CLK_FVAL                               0x31
#define HWIO_DBG_CFG_REG_CLK_SEL_ICODEC_RX_TO_I2S_CLK_FVAL                      0x32
#define HWIO_DBG_CFG_REG_CLK_SEL_RXADC_DATA_CLK_FVAL                            0x33
#define HWIO_DBG_CFG_REG_CLK_SEL_TEST_HKADC_CLK_FVAL                            0x34
#define HWIO_DBG_CFG_REG_CLK_SEL_EBI2_CLK_FVAL                                  0x35
#define HWIO_DBG_CFG_REG_CLK_SEL_EBI2_IO_CLK_FVAL                               0x36
#define HWIO_DBG_CFG_REG_DBG_CLK_EN_BMSK                                         0x1
#define HWIO_DBG_CFG_REG_DBG_CLK_EN_SHFT                                           0
#define HWIO_DBG_CFG_REG_DBG_CLK_EN_ENABLED_FVAL                                 0x1
#define HWIO_DBG_CFG_REG_DBG_CLK_EN_NOT_ENABLED_FVAL                               0

#define HWIO_SW_RESET_ALL_REG_ADDR                                        0x80000200
#define HWIO_SW_RESET_ALL_REG_RMSK                                               0x1
#define HWIO_SW_RESET_ALL_REG_SHFT                                                 0
#define HWIO_SW_RESET_ALL_REG_IN                                          \
        in_dword_masked(HWIO_SW_RESET_ALL_REG_ADDR, HWIO_SW_RESET_ALL_REG_RMSK)
#define HWIO_SW_RESET_ALL_REG_INM(m)                                      \
        in_dword_masked(HWIO_SW_RESET_ALL_REG_ADDR, m)
#define HWIO_SW_RESET_ALL_REG_OUT(v)                                      \
        out_dword(HWIO_SW_RESET_ALL_REG_ADDR,v)
#define HWIO_SW_RESET_ALL_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SW_RESET_ALL_REG_ADDR,m,v,HWIO_SW_RESET_ALL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_SW_RESET_ALL_REG_SW_RESET_ALL_BMSK                                  0x1
#define HWIO_SW_RESET_ALL_REG_SW_RESET_ALL_SHFT                                    0
#define HWIO_SW_RESET_ALL_REG_SW_RESET_ALL_NOT_ACTIVE_FVAL                         0
#define HWIO_SW_RESET_ALL_REG_SW_RESET_ALL_ACTIVE_FVAL                           0x1

#define HWIO_RESET_STATUS_REG_ADDR                                        0x80000204
#define HWIO_RESET_STATUS_REG_RMSK                                               0x1
#define HWIO_RESET_STATUS_REG_SHFT                                                 0
#define HWIO_RESET_STATUS_REG_IN                                          \
        in_dword_masked(HWIO_RESET_STATUS_REG_ADDR, HWIO_RESET_STATUS_REG_RMSK)
#define HWIO_RESET_STATUS_REG_INM(m)                                      \
        in_dword_masked(HWIO_RESET_STATUS_REG_ADDR, m)
#define HWIO_RESET_STATUS_REG_RESET_STATUS_BMSK                                  0x1
#define HWIO_RESET_STATUS_REG_RESET_STATUS_SHFT                                    0
#define HWIO_RESET_STATUS_REG_RESET_STATUS_RESIN_FVAL                              0
#define HWIO_RESET_STATUS_REG_RESET_STATUS_WDOG_EXPIRED_FVAL                     0x1

#define HWIO_SW_RESET_REG_ADDR                                            0x80000208
#define HWIO_SW_RESET_REG_RMSK                                             0x7ffffff
#define HWIO_SW_RESET_REG_SHFT                                                     0
#define HWIO_SW_RESET_REG_IN                                              \
        in_dword_masked(HWIO_SW_RESET_REG_ADDR, HWIO_SW_RESET_REG_RMSK)
#define HWIO_SW_RESET_REG_INM(m)                                          \
        in_dword_masked(HWIO_SW_RESET_REG_ADDR, m)
#define HWIO_SW_RESET_REG_OUT(v)                                          \
        out_dword(HWIO_SW_RESET_REG_ADDR,v)
#define HWIO_SW_RESET_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SW_RESET_REG_ADDR,m,v,HWIO_SW_RESET_REG_IN); \
		HWIO_INTFREE()
#define HWIO_SW_RESET_REG_EBI2_RESET_BMSK                                  0x4000000
#define HWIO_SW_RESET_REG_EBI2_RESET_SHFT                                       0x1a
#define HWIO_SW_RESET_REG_EBI2_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_EBI2_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_UART_DM_RESET_BMSK                               0x2000000
#define HWIO_SW_RESET_REG_UART_DM_RESET_SHFT                                    0x19
#define HWIO_SW_RESET_REG_UART_DM_RESET_NOT_ACTIVE_FVAL                            0
#define HWIO_SW_RESET_REG_UART_DM_RESET_ACTIVE_FVAL                              0x1
#define HWIO_SW_RESET_REG_VIDEO_RESET_BMSK                                 0x1000000
#define HWIO_SW_RESET_REG_VIDEO_RESET_SHFT                                      0x18
#define HWIO_SW_RESET_REG_VIDEO_RESET_NOT_ACTIVE_FVAL                              0
#define HWIO_SW_RESET_REG_VIDEO_RESET_ACTIVE_FVAL                                0x1
#define HWIO_SW_RESET_REG_MDP_RESET_BMSK                                    0x800000
#define HWIO_SW_RESET_REG_MDP_RESET_SHFT                                        0x17
#define HWIO_SW_RESET_REG_MDP_RESET_NOT_ACTIVE_FVAL                                0
#define HWIO_SW_RESET_REG_MDP_RESET_ACTIVE_FVAL                                  0x1
#define HWIO_SW_RESET_REG_CAMIF_PAD_REG_RESET_BMSK                          0x400000
#define HWIO_SW_RESET_REG_CAMIF_PAD_REG_RESET_SHFT                              0x16
#define HWIO_SW_RESET_REG_CAMIF_PAD_REG_RESET_NOT_ACTIVE_FVAL                      0
#define HWIO_SW_RESET_REG_CAMIF_PAD_REG_RESET_ACTIVE_FVAL                        0x1
#define HWIO_SW_RESET_REG_RFMS_RESET_BMSK                                   0x200000
#define HWIO_SW_RESET_REG_RFMS_RESET_SHFT                                       0x15
#define HWIO_SW_RESET_REG_RFMS_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_RFMS_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_SDCC_RESET_BMSK                                   0x100000
#define HWIO_SW_RESET_REG_SDCC_RESET_SHFT                                       0x14
#define HWIO_SW_RESET_REG_SDCC_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_SDCC_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_I2C_RESET_BMSK                                     0x80000
#define HWIO_SW_RESET_REG_I2C_RESET_SHFT                                        0x13
#define HWIO_SW_RESET_REG_I2C_RESET_NOT_ACTIVE_FVAL                                0
#define HWIO_SW_RESET_REG_I2C_RESET_ACTIVE_FVAL                                  0x1
#define HWIO_SW_RESET_REG_GSBI2_RESET_BMSK                                   0x40000
#define HWIO_SW_RESET_REG_GSBI2_RESET_SHFT                                      0x12
#define HWIO_SW_RESET_REG_GSBI2_RESET_NOT_ACTIVE_FVAL                              0
#define HWIO_SW_RESET_REG_GSBI2_RESET_ACTIVE_FVAL                                0x1
#define HWIO_SW_RESET_REG_RXADC_RESET_BMSK                                   0x20000
#define HWIO_SW_RESET_REG_RXADC_RESET_SHFT                                      0x11
#define HWIO_SW_RESET_REG_RXADC_RESET_NOT_ACTIVE_FVAL                              0
#define HWIO_SW_RESET_REG_RXADC_RESET_ACTIVE_FVAL                                0x1
#define HWIO_SW_RESET_REG_IMEM_RESET_BMSK                                    0x10000
#define HWIO_SW_RESET_REG_IMEM_RESET_SHFT                                       0x10
#define HWIO_SW_RESET_REG_IMEM_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_IMEM_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_SSBI_PMIC_RESET_BMSK                                0x8000
#define HWIO_SW_RESET_REG_SSBI_PMIC_RESET_SHFT                                   0xf
#define HWIO_SW_RESET_REG_SSBI_PMIC_RESET_NOT_ACTIVE_FVAL                          0
#define HWIO_SW_RESET_REG_SSBI_PMIC_RESET_ACTIVE_FVAL                            0x1
#define HWIO_SW_RESET_REG_GSBI1_RESET_BMSK                                    0x4000
#define HWIO_SW_RESET_REG_GSBI1_RESET_SHFT                                       0xe
#define HWIO_SW_RESET_REG_GSBI1_RESET_NOT_ACTIVE_FVAL                              0
#define HWIO_SW_RESET_REG_GSBI1_RESET_ACTIVE_FVAL                                0x1
#define HWIO_SW_RESET_REG_GSBI0_RESET_BMSK                                    0x2000
#define HWIO_SW_RESET_REG_GSBI0_RESET_SHFT                                       0xd
#define HWIO_SW_RESET_REG_GSBI0_RESET_NOT_ACTIVE_FVAL                              0
#define HWIO_SW_RESET_REG_GSBI0_RESET_ACTIVE_FVAL                                0x1
#define HWIO_SW_RESET_REG_MODEM_RESET_BMSK                                    0x1000
#define HWIO_SW_RESET_REG_MODEM_RESET_SHFT                                       0xc
#define HWIO_SW_RESET_REG_MODEM_RESET_NOT_ACTIVE_FVAL                              0
#define HWIO_SW_RESET_REG_MODEM_RESET_ACTIVE_FVAL                                0x1
#define HWIO_SW_RESET_REG_EBI1_RESET_BMSK                                      0x800
#define HWIO_SW_RESET_REG_EBI1_RESET_SHFT                                        0xb
#define HWIO_SW_RESET_REG_EBI1_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_EBI1_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_SEC_RESET_BMSK                                       0x400
#define HWIO_SW_RESET_REG_SEC_RESET_SHFT                                         0xa
#define HWIO_SW_RESET_REG_SEC_RESET_NOT_ACTIVE_FVAL                                0
#define HWIO_SW_RESET_REG_SEC_RESET_ACTIVE_FVAL                                  0x1
#define HWIO_SW_RESET_REG_WDOG_SLP_RESET_BMSK                                  0x200
#define HWIO_SW_RESET_REG_WDOG_SLP_RESET_SHFT                                    0x9
#define HWIO_SW_RESET_REG_WDOG_SLP_RESET_NOT_ACTIVE_FVAL                           0
#define HWIO_SW_RESET_REG_WDOG_SLP_RESET_ACTIVE_FVAL                             0x1
#define HWIO_SW_RESET_REG_QMEMBIST_RESET_BMSK                                  0x100
#define HWIO_SW_RESET_REG_QMEMBIST_RESET_SHFT                                    0x8
#define HWIO_SW_RESET_REG_QMEMBIST_RESET_NOT_ACTIVE_FVAL                           0
#define HWIO_SW_RESET_REG_QMEMBIST_RESET_ACTIVE_FVAL                             0x1
#define HWIO_SW_RESET_REG_XO4_RESET_BMSK                                        0x80
#define HWIO_SW_RESET_REG_XO4_RESET_SHFT                                         0x7
#define HWIO_SW_RESET_REG_XO4_RESET_NOT_ACTIVE_FVAL                                0
#define HWIO_SW_RESET_REG_XO4_RESET_ACTIVE_FVAL                                  0x1
#define HWIO_SW_RESET_REG_ECODECIF_RESET_BMSK                                   0x40
#define HWIO_SW_RESET_REG_ECODECIF_RESET_SHFT                                    0x6
#define HWIO_SW_RESET_REG_ECODECIF_RESET_NOT_ACTIVE_FVAL                           0
#define HWIO_SW_RESET_REG_ECODECIF_RESET_ACTIVE_FVAL                             0x1
#define HWIO_SW_RESET_REG_ADSP_RESET_BMSK                                       0x20
#define HWIO_SW_RESET_REG_ADSP_RESET_SHFT                                        0x5
#define HWIO_SW_RESET_REG_ADSP_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_ADSP_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_ICODEC_TX_RESET_BMSK                                  0x10
#define HWIO_SW_RESET_REG_ICODEC_TX_RESET_SHFT                                   0x4
#define HWIO_SW_RESET_REG_ICODEC_TX_RESET_NOT_ACTIVE_FVAL                          0
#define HWIO_SW_RESET_REG_ICODEC_TX_RESET_ACTIVE_FVAL                            0x1
#define HWIO_SW_RESET_REG_ICODEC_RX_RESET_BMSK                                   0x8
#define HWIO_SW_RESET_REG_ICODEC_RX_RESET_SHFT                                   0x3
#define HWIO_SW_RESET_REG_ICODEC_RX_RESET_NOT_ACTIVE_FVAL                          0
#define HWIO_SW_RESET_REG_ICODEC_RX_RESET_ACTIVE_FVAL                            0x1
#define HWIO_SW_RESET_REG_USB_RESET_BMSK                                         0x4
#define HWIO_SW_RESET_REG_USB_RESET_SHFT                                         0x2
#define HWIO_SW_RESET_REG_USB_RESET_NOT_ACTIVE_FVAL                                0
#define HWIO_SW_RESET_REG_USB_RESET_ACTIVE_FVAL                                  0x1
#define HWIO_SW_RESET_REG_SDAC_RESET_BMSK                                        0x2
#define HWIO_SW_RESET_REG_SDAC_RESET_SHFT                                        0x1
#define HWIO_SW_RESET_REG_SDAC_RESET_NOT_ACTIVE_FVAL                               0
#define HWIO_SW_RESET_REG_SDAC_RESET_ACTIVE_FVAL                                 0x1
#define HWIO_SW_RESET_REG_ETM_RESET_BMSK                                         0x1
#define HWIO_SW_RESET_REG_ETM_RESET_SHFT                                           0
#define HWIO_SW_RESET_REG_ETM_RESET_NOT_ACTIVE_FVAL                                0
#define HWIO_SW_RESET_REG_ETM_RESET_ACTIVE_FVAL                                  0x1

// Sub-Section 7.2.2: PLL
#define HWIO_PLL_TESTPAD_CFG_REG_ADDR                                     0x800000cc
#define HWIO_PLL_TESTPAD_CFG_REG_RMSK                                           0xff
#define HWIO_PLL_TESTPAD_CFG_REG_SHFT                                              0
#define HWIO_PLL_TESTPAD_CFG_REG_IN                                       \
        in_dword_masked(HWIO_PLL_TESTPAD_CFG_REG_ADDR, HWIO_PLL_TESTPAD_CFG_REG_RMSK)
#define HWIO_PLL_TESTPAD_CFG_REG_INM(m)                                   \
        in_dword_masked(HWIO_PLL_TESTPAD_CFG_REG_ADDR, m)
#define HWIO_PLL_TESTPAD_CFG_REG_OUT(v)                                   \
        out_dword(HWIO_PLL_TESTPAD_CFG_REG_ADDR,v)
#define HWIO_PLL_TESTPAD_CFG_REG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_TESTPAD_CFG_REG_ADDR,m,v,HWIO_PLL_TESTPAD_CFG_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_TESTPAD_CFG_REG_SE_PULL_BMSK                                   0xc0
#define HWIO_PLL_TESTPAD_CFG_REG_SE_PULL_SHFT                                    0x6
#define HWIO_PLL_TESTPAD_CFG_REG_SE_PULL_NONE_FVAL                                 0
#define HWIO_PLL_TESTPAD_CFG_REG_SE_PULL_PULLDOWN_FVAL                           0x1
#define HWIO_PLL_TESTPAD_CFG_REG_SE_PULL_KEEP_FVAL                               0x2
#define HWIO_PLL_TESTPAD_CFG_REG_SE_PULL_PULL_UP_FVAL                            0x3
#define HWIO_PLL_TESTPAD_CFG_REG_SE_OE_BMSK                                     0x20
#define HWIO_PLL_TESTPAD_CFG_REG_SE_OE_SHFT                                      0x5
#define HWIO_PLL_TESTPAD_CFG_REG_SE_OE_ENABLED_FVAL                              0x1
#define HWIO_PLL_TESTPAD_CFG_REG_SE_OE_DISABLE_FVAL                                0
#define HWIO_PLL_TESTPAD_CFG_REG_SE_HDRIVE_BMSK                                 0x1c
#define HWIO_PLL_TESTPAD_CFG_REG_SE_HDRIVE_SHFT                                  0x2
#define HWIO_PLL_TESTPAD_CFG_REG_SE_BIAS_BMSK                                    0x3
#define HWIO_PLL_TESTPAD_CFG_REG_SE_BIAS_SHFT                                      0

#define HWIO_PLL_MODE_REG_ADDR                                            0x80000300
#define HWIO_PLL_MODE_REG_RMSK                                                   0xf
#define HWIO_PLL_MODE_REG_SHFT                                                     0
#define HWIO_PLL_MODE_REG_IN                                              \
        in_dword_masked(HWIO_PLL_MODE_REG_ADDR, HWIO_PLL_MODE_REG_RMSK)
#define HWIO_PLL_MODE_REG_INM(m)                                          \
        in_dword_masked(HWIO_PLL_MODE_REG_ADDR, m)
#define HWIO_PLL_MODE_REG_OUT(v)                                          \
        out_dword(HWIO_PLL_MODE_REG_ADDR,v)
#define HWIO_PLL_MODE_REG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_MODE_REG_ADDR,m,v,HWIO_PLL_MODE_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_MODE_REG_PLLTEST_BMSK                                           0x8
#define HWIO_PLL_MODE_REG_PLLTEST_SHFT                                           0x3
#define HWIO_PLL_MODE_REG_RESET_N_BMSK                                           0x4
#define HWIO_PLL_MODE_REG_RESET_N_SHFT                                           0x2
#define HWIO_PLL_MODE_REG_BYPASSNL_BMSK                                          0x2
#define HWIO_PLL_MODE_REG_BYPASSNL_SHFT                                          0x1
#define HWIO_PLL_MODE_REG_OUTCTRL_BMSK                                           0x1
#define HWIO_PLL_MODE_REG_OUTCTRL_SHFT                                             0

#define HWIO_PLL_L_VAL_REG_ADDR                                           0x80000308
#define HWIO_PLL_L_VAL_REG_RMSK                                                 0x3f
#define HWIO_PLL_L_VAL_REG_SHFT                                                    0
#define HWIO_PLL_L_VAL_REG_IN                                             \
        in_dword_masked(HWIO_PLL_L_VAL_REG_ADDR, HWIO_PLL_L_VAL_REG_RMSK)
#define HWIO_PLL_L_VAL_REG_INM(m)                                         \
        in_dword_masked(HWIO_PLL_L_VAL_REG_ADDR, m)
#define HWIO_PLL_L_VAL_REG_OUT(v)                                         \
        out_dword(HWIO_PLL_L_VAL_REG_ADDR,v)
#define HWIO_PLL_L_VAL_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_L_VAL_REG_ADDR,m,v,HWIO_PLL_L_VAL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_L_VAL_REG_PLL_L_BMSK                                           0x3f
#define HWIO_PLL_L_VAL_REG_PLL_L_SHFT                                              0

#define HWIO_PLL_M_VAL_REG_ADDR                                           0x8000030c
#define HWIO_PLL_M_VAL_REG_RMSK                                              0x7ffff
#define HWIO_PLL_M_VAL_REG_SHFT                                                    0
#define HWIO_PLL_M_VAL_REG_IN                                             \
        in_dword_masked(HWIO_PLL_M_VAL_REG_ADDR, HWIO_PLL_M_VAL_REG_RMSK)
#define HWIO_PLL_M_VAL_REG_INM(m)                                         \
        in_dword_masked(HWIO_PLL_M_VAL_REG_ADDR, m)
#define HWIO_PLL_M_VAL_REG_OUT(v)                                         \
        out_dword(HWIO_PLL_M_VAL_REG_ADDR,v)
#define HWIO_PLL_M_VAL_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_M_VAL_REG_ADDR,m,v,HWIO_PLL_M_VAL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_M_VAL_REG_PLL_M_BMSK                                        0x7ffff
#define HWIO_PLL_M_VAL_REG_PLL_M_SHFT                                              0

#define HWIO_PLL_N_VAL_REG_ADDR                                           0x80000310
#define HWIO_PLL_N_VAL_REG_RMSK                                              0x7ffff
#define HWIO_PLL_N_VAL_REG_SHFT                                                    0
#define HWIO_PLL_N_VAL_REG_IN                                             \
        in_dword_masked(HWIO_PLL_N_VAL_REG_ADDR, HWIO_PLL_N_VAL_REG_RMSK)
#define HWIO_PLL_N_VAL_REG_INM(m)                                         \
        in_dword_masked(HWIO_PLL_N_VAL_REG_ADDR, m)
#define HWIO_PLL_N_VAL_REG_OUT(v)                                         \
        out_dword(HWIO_PLL_N_VAL_REG_ADDR,v)
#define HWIO_PLL_N_VAL_REG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_N_VAL_REG_ADDR,m,v,HWIO_PLL_N_VAL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_N_VAL_REG_PLL_N_BMSK                                        0x7ffff
#define HWIO_PLL_N_VAL_REG_PLL_N_SHFT                                              0

#define HWIO_PLL_CONFIG_REG_ADDR                                          0x80000314
#define HWIO_PLL_CONFIG_REG_RMSK                                          0xffffffff
#define HWIO_PLL_CONFIG_REG_SHFT                                                   0
#define HWIO_PLL_CONFIG_REG_IN                                            \
        in_dword_masked(HWIO_PLL_CONFIG_REG_ADDR, HWIO_PLL_CONFIG_REG_RMSK)
#define HWIO_PLL_CONFIG_REG_INM(m)                                        \
        in_dword_masked(HWIO_PLL_CONFIG_REG_ADDR, m)
#define HWIO_PLL_CONFIG_REG_OUT(v)                                        \
        out_dword(HWIO_PLL_CONFIG_REG_ADDR,v)
#define HWIO_PLL_CONFIG_REG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_CONFIG_REG_ADDR,m,v,HWIO_PLL_CONFIG_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_CONFIG_REG_PLL_CONFIG_BMSK                               0xffffffff
#define HWIO_PLL_CONFIG_REG_PLL_CONFIG_SHFT                                        0

#define HWIO_PLL_TEST_CTL_REG_ADDR                                        0x80000318
#define HWIO_PLL_TEST_CTL_REG_RMSK                                        0xffffffff
#define HWIO_PLL_TEST_CTL_REG_SHFT                                                 0
#define HWIO_PLL_TEST_CTL_REG_IN                                          \
        in_dword_masked(HWIO_PLL_TEST_CTL_REG_ADDR, HWIO_PLL_TEST_CTL_REG_RMSK)
#define HWIO_PLL_TEST_CTL_REG_INM(m)                                      \
        in_dword_masked(HWIO_PLL_TEST_CTL_REG_ADDR, m)
#define HWIO_PLL_TEST_CTL_REG_OUT(v)                                      \
        out_dword(HWIO_PLL_TEST_CTL_REG_ADDR,v)
#define HWIO_PLL_TEST_CTL_REG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PLL_TEST_CTL_REG_ADDR,m,v,HWIO_PLL_TEST_CTL_REG_IN); \
		HWIO_INTFREE()
#define HWIO_PLL_TEST_CTL_REG_PLL_TEST_CTL_REG_BMSK                       0xffffffff
#define HWIO_PLL_TEST_CTL_REG_PLL_TEST_CTL_REG_SHFT                                0

#define HWIO_PLL_STATUS_REG_ADDR                                          0x8000031c
#define HWIO_PLL_STATUS_REG_RMSK                                             0x3ffff
#define HWIO_PLL_STATUS_REG_SHFT                                                   0
#define HWIO_PLL_STATUS_REG_IN                                            \
        in_dword_masked(HWIO_PLL_STATUS_REG_ADDR, HWIO_PLL_STATUS_REG_RMSK)
#define HWIO_PLL_STATUS_REG_INM(m)                                        \
        in_dword_masked(HWIO_PLL_STATUS_REG_ADDR, m)
#define HWIO_PLL_STATUS_REG_PLL_CLOCKDET_OUT_BMSK                            0x20000
#define HWIO_PLL_STATUS_REG_PLL_CLOCKDET_OUT_SHFT                               0x11
#define HWIO_PLL_STATUS_REG_PLL_TESTOUT_BMSK                                 0x10000
#define HWIO_PLL_STATUS_REG_PLL_TESTOUT_SHFT                                    0x10
#define HWIO_PLL_STATUS_REG_PLL_STATUS_BMSK                                   0xffff
#define HWIO_PLL_STATUS_REG_PLL_STATUS_SHFT                                        0

// Stop Parsing at Section 7.3: ADSP registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// ahb (0x02000 - 0x03FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_AHB_FILE                 generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 3.1: ARM registers
// Sub-Section 3.1.1: Overview
// Sub-Section 3.1.2: AHB Boot Rom clock enable register
#define HWIO_BOOT_ROM_CLOCK_ENABLE_ADDR                                   0x80002000
#define HWIO_BOOT_ROM_CLOCK_ENABLE_RMSK                                          0x1
#define HWIO_BOOT_ROM_CLOCK_ENABLE_SHFT                                            0
#define HWIO_BOOT_ROM_CLOCK_ENABLE_IN                                     \
        in_dword_masked(HWIO_BOOT_ROM_CLOCK_ENABLE_ADDR, HWIO_BOOT_ROM_CLOCK_ENABLE_RMSK)
#define HWIO_BOOT_ROM_CLOCK_ENABLE_INM(m)                                 \
        in_dword_masked(HWIO_BOOT_ROM_CLOCK_ENABLE_ADDR, m)
#define HWIO_BOOT_ROM_CLOCK_ENABLE_OUT(v)                                 \
        out_dword(HWIO_BOOT_ROM_CLOCK_ENABLE_ADDR,v)
#define HWIO_BOOT_ROM_CLOCK_ENABLE_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BOOT_ROM_CLOCK_ENABLE_ADDR,m,v,HWIO_BOOT_ROM_CLOCK_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_BOOT_ROM_CLOCK_ENABLE_BOOT_ROM_CLOCK_EN_BMSK                        0x1
#define HWIO_BOOT_ROM_CLOCK_ENABLE_BOOT_ROM_CLOCK_EN_SHFT                          0
#define HWIO_BOOT_ROM_CLOCK_ENABLE_BOOT_ROM_CLOCK_EN_DISABLED_FVAL                 0
#define HWIO_BOOT_ROM_CLOCK_ENABLE_BOOT_ROM_CLOCK_EN_ENABLED_FVAL                0x1

// Sub-Section 3.1.3: AHB pause controller registers
#define HWIO_PAUSE_TIMER_ADDR                                             0x80002020
#define HWIO_PAUSE_TIMER_RMSK                                                 0xffff
#define HWIO_PAUSE_TIMER_SHFT                                                      0
#define HWIO_PAUSE_TIMER_OUT(v)                                           \
        out_dword(HWIO_PAUSE_TIMER_ADDR,v)
#define HWIO_PAUSE_TIMER_OUTM(m,v)                                        \
        out_dword_masked(HWIO_PAUSE_TIMER_ADDR,m,v,HWIO_PAUSE_TIMER_shadow)
#define HWIO_PAUSE_TIMER_PAUSE_TIMER_BMSK                                     0xffff
#define HWIO_PAUSE_TIMER_PAUSE_TIMER_SHFT                                          0

#define HWIO_PAUSE_TIMER_CTL_ADDR                                         0x80002028
#define HWIO_PAUSE_TIMER_CTL_RMSK                                                0x3
#define HWIO_PAUSE_TIMER_CTL_SHFT                                                  0
#define HWIO_PAUSE_TIMER_CTL_IN                                           \
        in_dword_masked(HWIO_PAUSE_TIMER_CTL_ADDR, HWIO_PAUSE_TIMER_CTL_RMSK)
#define HWIO_PAUSE_TIMER_CTL_INM(m)                                       \
        in_dword_masked(HWIO_PAUSE_TIMER_CTL_ADDR, m)
#define HWIO_PAUSE_TIMER_CTL_OUT(v)                                       \
        out_dword(HWIO_PAUSE_TIMER_CTL_ADDR,v)
#define HWIO_PAUSE_TIMER_CTL_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PAUSE_TIMER_CTL_ADDR,m,v,HWIO_PAUSE_TIMER_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_PAUSE_TIMER_CTL_GATED_DHREADY_BMSK                                  0x2
#define HWIO_PAUSE_TIMER_CTL_GATED_DHREADY_SHFT                                  0x1
#define HWIO_PAUSE_TIMER_CTL_GATED_DHREADY_GATED_FVAL                              0
#define HWIO_PAUSE_TIMER_CTL_GATED_DHREADY_NOT_GATED_FVAL                        0x1
#define HWIO_PAUSE_TIMER_CTL_ARMCLK_HALT_BMSK                                    0x1
#define HWIO_PAUSE_TIMER_CTL_ARMCLK_HALT_SHFT                                      0
#define HWIO_PAUSE_TIMER_CTL_ARMCLK_HALT_HALTED_FVAL                             0x1
#define HWIO_PAUSE_TIMER_CTL_ARMCLK_HALT_NOT_HALTED_FVAL                           0

// Sub-Section 3.1.4: BPM trigger registers
#define HWIO_BPM_TRIGGER_ADDR                                             0x80002030
#define HWIO_BPM_TRIGGER_RMSK                                                    0xf
#define HWIO_BPM_TRIGGER_SHFT                                                      0
#define HWIO_BPM_TRIGGER_IN                                               \
        in_dword_masked(HWIO_BPM_TRIGGER_ADDR, HWIO_BPM_TRIGGER_RMSK)
#define HWIO_BPM_TRIGGER_INM(m)                                           \
        in_dword_masked(HWIO_BPM_TRIGGER_ADDR, m)
#define HWIO_BPM_TRIGGER_OUT(v)                                           \
        out_dword(HWIO_BPM_TRIGGER_ADDR,v)
#define HWIO_BPM_TRIGGER_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_TRIGGER_ADDR,m,v,HWIO_BPM_TRIGGER_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_EN_BMSK                                  0x8
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_EN_SHFT                                  0x3
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_EN_ENABLED_FVAL                          0x1
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_EN_DISABLED_FVAL                           0
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_SEL_BMSK                                 0x4
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_SEL_SHFT                                 0x2
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_SEL_ENC_AHB_INTR_SELECTED_FVAL           0x1
#define HWIO_BPM_TRIGGER_PM_RUNSTOP_VFE_SEL_VIEW_AHB_INTR_SELECTED_FVAL            0
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_UXMC_EN_BMSK                              0x2
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_UXMC_EN_SHFT                              0x1
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_UXMC_EN_ENABLED_FVAL                      0x1
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_UXMC_EN_DISABLED_FVAL                       0
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_DME_EN_BMSK                               0x1
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_DME_EN_SHFT                                 0
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_DME_EN_ENABLED_FVAL                       0x1
#define HWIO_BPM_TRIGGER_PM_ACCUMULATE_DME_EN_DISABLED_FVAL                        0

#define HWIO_BPM_HSEL_SEL_ADDR                                            0x80002034
#define HWIO_BPM_HSEL_SEL_RMSK                                                   0x7
#define HWIO_BPM_HSEL_SEL_SHFT                                                     0
#define HWIO_BPM_HSEL_SEL_IN                                              \
        in_dword_masked(HWIO_BPM_HSEL_SEL_ADDR, HWIO_BPM_HSEL_SEL_RMSK)
#define HWIO_BPM_HSEL_SEL_INM(m)                                          \
        in_dword_masked(HWIO_BPM_HSEL_SEL_ADDR, m)
#define HWIO_BPM_HSEL_SEL_OUT(v)                                          \
        out_dword(HWIO_BPM_HSEL_SEL_ADDR,v)
#define HWIO_BPM_HSEL_SEL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_HSEL_SEL_ADDR,m,v,HWIO_BPM_HSEL_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_HSEL_SEL_APP_AHB_BMSK                                           0x4
#define HWIO_BPM_HSEL_SEL_APP_AHB_SHFT                                           0x2
#define HWIO_BPM_HSEL_SEL_APP_AHB_FIRST_BUS_FVAL                                   0
#define HWIO_BPM_HSEL_SEL_APP_AHB_SECOND_BUS_FVAL                                0x1
#define HWIO_BPM_HSEL_SEL_SYS_AHB_BMSK                                           0x3
#define HWIO_BPM_HSEL_SEL_SYS_AHB_SHFT                                             0
#define HWIO_BPM_HSEL_SEL_SYS_AHB_FIRST_BUS_FVAL                                   0
#define HWIO_BPM_HSEL_SEL_SYS_AHB_SECOND_BUS_FVAL                                0x1
#define HWIO_BPM_HSEL_SEL_SYS_AHB_THIRD_BUS_FVAL                                 0x2
#define HWIO_BPM_HSEL_SEL_SYS_AHB_FOURTH_BUS_FVAL                                0x3

// Sub-Section 3.1.5: EBI1 chip select SWAP registers
#define HWIO_EBI1_CS0_CS1_SWAP_ADDR                                       0x80002040
#define HWIO_EBI1_CS0_CS1_SWAP_RMSK                                              0x1
#define HWIO_EBI1_CS0_CS1_SWAP_SHFT                                                0
#define HWIO_EBI1_CS0_CS1_SWAP_IN                                         \
        in_dword_masked(HWIO_EBI1_CS0_CS1_SWAP_ADDR, HWIO_EBI1_CS0_CS1_SWAP_RMSK)
#define HWIO_EBI1_CS0_CS1_SWAP_INM(m)                                     \
        in_dword_masked(HWIO_EBI1_CS0_CS1_SWAP_ADDR, m)
#define HWIO_EBI1_CS0_CS1_SWAP_OUT(v)                                     \
        out_dword(HWIO_EBI1_CS0_CS1_SWAP_ADDR,v)
#define HWIO_EBI1_CS0_CS1_SWAP_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_CS0_CS1_SWAP_ADDR,m,v,HWIO_EBI1_CS0_CS1_SWAP_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_CS0_CS1_SWAP_EBI1_CS0_CS1_SWAP_BMSK                            0x1
#define HWIO_EBI1_CS0_CS1_SWAP_EBI1_CS0_CS1_SWAP_SHFT                              0
#define HWIO_EBI1_CS0_CS1_SWAP_EBI1_CS0_CS1_SWAP_ENABLED_FVAL                    0x1
#define HWIO_EBI1_CS0_CS1_SWAP_EBI1_CS0_CS1_SWAP_DISABLED_FVAL                     0

// Sub-Section 3.1.6: Interface configuration registers
#define HWIO_MSM_BRIDGE_CFG_ADDR                                          0x8000204c
#define HWIO_MSM_BRIDGE_CFG_RMSK                                               0x1ff
#define HWIO_MSM_BRIDGE_CFG_SHFT                                                   0
#define HWIO_MSM_BRIDGE_CFG_IN                                            \
        in_dword_masked(HWIO_MSM_BRIDGE_CFG_ADDR, HWIO_MSM_BRIDGE_CFG_RMSK)
#define HWIO_MSM_BRIDGE_CFG_INM(m)                                        \
        in_dword_masked(HWIO_MSM_BRIDGE_CFG_ADDR, m)
#define HWIO_MSM_BRIDGE_CFG_OUT(v)                                        \
        out_dword(HWIO_MSM_BRIDGE_CFG_ADDR,v)
#define HWIO_MSM_BRIDGE_CFG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_BRIDGE_CFG_ADDR,m,v,HWIO_MSM_BRIDGE_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_BRIDGE_CFG_TIMEOUT_EN_BMSK                                    0x100
#define HWIO_MSM_BRIDGE_CFG_TIMEOUT_EN_SHFT                                      0x8
#define HWIO_MSM_BRIDGE_CFG_TIMEOUT_EN_ENABLED_FVAL                              0x1
#define HWIO_MSM_BRIDGE_CFG_TIMEOUT_EN_DISABLED_FVAL                               0
#define HWIO_MSM_BRIDGE_CFG_TIMEOUT_VALUE_BMSK                                  0xff
#define HWIO_MSM_BRIDGE_CFG_TIMEOUT_VALUE_SHFT                                     0

// Sub-Section 3.1.7: ARM and SYS AHB debug registers
#define HWIO_AHB_TEST_BUS_CTL_ADDR                                        0x80002068
#define HWIO_AHB_TEST_BUS_CTL_RMSK                                               0xf
#define HWIO_AHB_TEST_BUS_CTL_SHFT                                                 0
#define HWIO_AHB_TEST_BUS_CTL_IN                                          \
        in_dword_masked(HWIO_AHB_TEST_BUS_CTL_ADDR, HWIO_AHB_TEST_BUS_CTL_RMSK)
#define HWIO_AHB_TEST_BUS_CTL_INM(m)                                      \
        in_dword_masked(HWIO_AHB_TEST_BUS_CTL_ADDR, m)
#define HWIO_AHB_TEST_BUS_CTL_OUT(v)                                      \
        out_dword(HWIO_AHB_TEST_BUS_CTL_ADDR,v)
#define HWIO_AHB_TEST_BUS_CTL_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_TEST_BUS_CTL_ADDR,m,v,HWIO_AHB_TEST_BUS_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_BMSK                         0xe
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_SHFT                         0x1
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_SYS_AHB_FVAL                   0
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_APP_AHB_FVAL                 0x1
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_AHB_TEST_BUS_REG_FVAL        0x2
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_EBI_FVAL                     0x3
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_GROUP_SELECT_BPM_FVAL                     0x4
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_BUS_ENABLE_BMSK                           0x1
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_BUS_ENABLE_SHFT                             0
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_BUS_ENABLE_ENABLE_FVAL                    0x1
#define HWIO_AHB_TEST_BUS_CTL_AHB_TEST_BUS_ENABLE_DISABLE_FVAL                     0

#define HWIO_AHB_TEST_BUS_ADDR                                            0x8000206c
#define HWIO_AHB_TEST_BUS_RMSK                                            0xffffffff
#define HWIO_AHB_TEST_BUS_SHFT                                                     0
#define HWIO_AHB_TEST_BUS_IN                                              \
        in_dword_masked(HWIO_AHB_TEST_BUS_ADDR, HWIO_AHB_TEST_BUS_RMSK)
#define HWIO_AHB_TEST_BUS_INM(m)                                          \
        in_dword_masked(HWIO_AHB_TEST_BUS_ADDR, m)
#define HWIO_AHB_TEST_BUS_OUT(v)                                          \
        out_dword(HWIO_AHB_TEST_BUS_ADDR,v)
#define HWIO_AHB_TEST_BUS_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_TEST_BUS_ADDR,m,v,HWIO_AHB_TEST_BUS_IN); \
		HWIO_INTFREE()
#define HWIO_AHB_TEST_BUS_AHB_TEST_BUS_REG_BMSK                           0xffffffff
#define HWIO_AHB_TEST_BUS_AHB_TEST_BUS_REG_SHFT                                    0

// Sub-Section 3.1.8: Boot Control registers
#define HWIO_BOOT_FROM_ROM_STATUS_ADDR                                    0x80002074
#define HWIO_BOOT_FROM_ROM_STATUS_RMSK                                           0x1
#define HWIO_BOOT_FROM_ROM_STATUS_SHFT                                             0
#define HWIO_BOOT_FROM_ROM_STATUS_IN                                      \
        in_dword_masked(HWIO_BOOT_FROM_ROM_STATUS_ADDR, HWIO_BOOT_FROM_ROM_STATUS_RMSK)
#define HWIO_BOOT_FROM_ROM_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_BOOT_FROM_ROM_STATUS_ADDR, m)
#define HWIO_BOOT_FROM_ROM_STATUS_BOOT_FROM_ROM_BMSK                             0x1
#define HWIO_BOOT_FROM_ROM_STATUS_BOOT_FROM_ROM_SHFT                               0
#define HWIO_BOOT_FROM_ROM_STATUS_BOOT_FROM_ROM_BOOT_FROM_INTERNAL_BOOT_ROM_FVAL        0x1
#define HWIO_BOOT_FROM_ROM_STATUS_BOOT_FROM_ROM_BOOT_FROM_EXTERNAL_MEMORY_FVAL          0

// Sub-Section 3.1.9: AHB MASTER arbitration control
#define HWIO_AHB_APP_BUS_PRIORITY_ADDR                                    0x80002090
#define HWIO_AHB_APP_BUS_PRIORITY_RMSK                                      0xffffff
#define HWIO_AHB_APP_BUS_PRIORITY_SHFT                                             0
#define HWIO_AHB_APP_BUS_PRIORITY_IN                                      \
        in_dword_masked(HWIO_AHB_APP_BUS_PRIORITY_ADDR, HWIO_AHB_APP_BUS_PRIORITY_RMSK)
#define HWIO_AHB_APP_BUS_PRIORITY_INM(m)                                  \
        in_dword_masked(HWIO_AHB_APP_BUS_PRIORITY_ADDR, m)
#define HWIO_AHB_APP_BUS_PRIORITY_OUT(v)                                  \
        out_dword(HWIO_AHB_APP_BUS_PRIORITY_ADDR,v)
#define HWIO_AHB_APP_BUS_PRIORITY_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_APP_BUS_PRIORITY_ADDR,m,v,HWIO_AHB_APP_BUS_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_BMSK                       0xe00000
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_SHFT                           0x15
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_DUMMY_SW_FVAL                     0
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_BPM_FVAL                        0x1
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_USB_FVAL                        0x2
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_ADSP_DME_FVAL                   0x3
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_SDCC_FVAL                       0x4
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_VIDEO_FVAL                      0x5
#define HWIO_AHB_APP_BUS_PRIORITY_DEFAULT_MASTER_MDP_FVAL                        0x6
#define HWIO_AHB_APP_BUS_PRIORITY_MDP_PRIORITY_BMSK                         0x1c0000
#define HWIO_AHB_APP_BUS_PRIORITY_MDP_PRIORITY_SHFT                             0x12
#define HWIO_AHB_APP_BUS_PRIORITY_VIDEO_PRIORITY_BMSK                        0x38000
#define HWIO_AHB_APP_BUS_PRIORITY_VIDEO_PRIORITY_SHFT                            0xf
#define HWIO_AHB_APP_BUS_PRIORITY_SDCC_PRIORITY_BMSK                          0x7000
#define HWIO_AHB_APP_BUS_PRIORITY_SDCC_PRIORITY_SHFT                             0xc
#define HWIO_AHB_APP_BUS_PRIORITY_ADSP_PRIORITY_BMSK                           0xe00
#define HWIO_AHB_APP_BUS_PRIORITY_ADSP_PRIORITY_SHFT                             0x9
#define HWIO_AHB_APP_BUS_PRIORITY_USB_PRIORITY_BMSK                            0x1c0
#define HWIO_AHB_APP_BUS_PRIORITY_USB_PRIORITY_SHFT                              0x6
#define HWIO_AHB_APP_BUS_PRIORITY_BPM_PRIORITY_BMSK                             0x38
#define HWIO_AHB_APP_BUS_PRIORITY_BPM_PRIORITY_SHFT                              0x3
#define HWIO_AHB_APP_BUS_PRIORITY_DUMMY_SW_PRIORITY_BMSK                         0x7
#define HWIO_AHB_APP_BUS_PRIORITY_DUMMY_SW_PRIORITY_SHFT                           0

#define HWIO_AHB_BUS_REQUEST_ADDR                                         0x80002098
#define HWIO_AHB_BUS_REQUEST_RMSK                                                0x1
#define HWIO_AHB_BUS_REQUEST_SHFT                                                  0
#define HWIO_AHB_BUS_REQUEST_IN                                           \
        in_dword_masked(HWIO_AHB_BUS_REQUEST_ADDR, HWIO_AHB_BUS_REQUEST_RMSK)
#define HWIO_AHB_BUS_REQUEST_INM(m)                                       \
        in_dword_masked(HWIO_AHB_BUS_REQUEST_ADDR, m)
#define HWIO_AHB_BUS_REQUEST_OUT(v)                                       \
        out_dword(HWIO_AHB_BUS_REQUEST_ADDR,v)
#define HWIO_AHB_BUS_REQUEST_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_BUS_REQUEST_ADDR,m,v,HWIO_AHB_BUS_REQUEST_IN); \
		HWIO_INTFREE()
#define HWIO_AHB_BUS_REQUEST_APP_HBUSREQ_BMSK                                    0x1
#define HWIO_AHB_BUS_REQUEST_APP_HBUSREQ_SHFT                                      0

#define HWIO_AHB_BUS_MASTERS_ADDR                                         0x8000209c
#define HWIO_AHB_BUS_MASTERS_RMSK                                                0xf
#define HWIO_AHB_BUS_MASTERS_SHFT                                                  0
#define HWIO_AHB_BUS_MASTERS_IN                                           \
        in_dword_masked(HWIO_AHB_BUS_MASTERS_ADDR, HWIO_AHB_BUS_MASTERS_RMSK)
#define HWIO_AHB_BUS_MASTERS_INM(m)                                       \
        in_dword_masked(HWIO_AHB_BUS_MASTERS_ADDR, m)
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_BMSK                                    0xf
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_SHFT                                      0
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_DUMMY_SW_FVAL                             0
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_BPM_FVAL                                0x1
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_USB_FVAL                                0x2
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_ADSP_DME_FVAL                           0x3
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_SDCC_FVAL                               0x4
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_VIDEO_FVAL                              0x5
#define HWIO_AHB_BUS_MASTERS_APP_HMASTER_MDP_FVAL                                0x6

#define HWIO_AHB_SYS_BUS_PRIORITY_ADDR                                    0x800020e4
#define HWIO_AHB_SYS_BUS_PRIORITY_RMSK                                          0xff
#define HWIO_AHB_SYS_BUS_PRIORITY_SHFT                                             0
#define HWIO_AHB_SYS_BUS_PRIORITY_IN                                      \
        in_dword_masked(HWIO_AHB_SYS_BUS_PRIORITY_ADDR, HWIO_AHB_SYS_BUS_PRIORITY_RMSK)
#define HWIO_AHB_SYS_BUS_PRIORITY_INM(m)                                  \
        in_dword_masked(HWIO_AHB_SYS_BUS_PRIORITY_ADDR, m)
#define HWIO_AHB_SYS_BUS_PRIORITY_OUT(v)                                  \
        out_dword(HWIO_AHB_SYS_BUS_PRIORITY_ADDR,v)
#define HWIO_AHB_SYS_BUS_PRIORITY_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_SYS_BUS_PRIORITY_ADDR,m,v,HWIO_AHB_SYS_BUS_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_AHB_SYS_BUS_PRIORITY_DEFAULT_MASTER_BMSK                           0xc0
#define HWIO_AHB_SYS_BUS_PRIORITY_DEFAULT_MASTER_SHFT                            0x6
#define HWIO_AHB_SYS_BUS_PRIORITY_DEFAULT_MASTER_ARMI_FVAL                         0
#define HWIO_AHB_SYS_BUS_PRIORITY_DEFAULT_MASTER_ARMD_FVAL                       0x1
#define HWIO_AHB_SYS_BUS_PRIORITY_DEFAULT_MASTER_TIC_FVAL                        0x2
#define HWIO_AHB_SYS_BUS_PRIORITY_ARMI_PRIORITY_BMSK                            0x30
#define HWIO_AHB_SYS_BUS_PRIORITY_ARMI_PRIORITY_SHFT                             0x4
#define HWIO_AHB_SYS_BUS_PRIORITY_ARMD_PRIORITY_BMSK                             0xc
#define HWIO_AHB_SYS_BUS_PRIORITY_ARMD_PRIORITY_SHFT                             0x2
#define HWIO_AHB_SYS_BUS_PRIORITY_TIC_PRIORITY_BMSK                              0x3
#define HWIO_AHB_SYS_BUS_PRIORITY_TIC_PRIORITY_SHFT                                0

#define HWIO_AHB_SYS_DUMMY0_ADDR                                          0x800020e8
#define HWIO_AHB_SYS_DUMMY0_RMSK                                                   0
#define HWIO_AHB_SYS_DUMMY0_SHFT                                                   0
#define HWIO_AHB_SYS_DUMMY0_IN                                            \
        in_dword_masked(HWIO_AHB_SYS_DUMMY0_ADDR, HWIO_AHB_SYS_DUMMY0_RMSK)
#define HWIO_AHB_SYS_DUMMY0_INM(m)                                        \
        in_dword_masked(HWIO_AHB_SYS_DUMMY0_ADDR, m)
#define HWIO_AHB_SYS_DUMMY0_OUT(v)                                        \
        out_dword(HWIO_AHB_SYS_DUMMY0_ADDR,v)
#define HWIO_AHB_SYS_DUMMY0_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_SYS_DUMMY0_ADDR,m,v,HWIO_AHB_SYS_DUMMY0_IN); \
		HWIO_INTFREE()

#define HWIO_AHB_SYS_DUMMY1_ADDR                                          0x800020ec
#define HWIO_AHB_SYS_DUMMY1_RMSK                                                   0
#define HWIO_AHB_SYS_DUMMY1_SHFT                                                   0
#define HWIO_AHB_SYS_DUMMY1_IN                                            \
        in_dword_masked(HWIO_AHB_SYS_DUMMY1_ADDR, HWIO_AHB_SYS_DUMMY1_RMSK)
#define HWIO_AHB_SYS_DUMMY1_INM(m)                                        \
        in_dword_masked(HWIO_AHB_SYS_DUMMY1_ADDR, m)
#define HWIO_AHB_SYS_DUMMY1_OUT(v)                                        \
        out_dword(HWIO_AHB_SYS_DUMMY1_ADDR,v)
#define HWIO_AHB_SYS_DUMMY1_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_SYS_DUMMY1_ADDR,m,v,HWIO_AHB_SYS_DUMMY1_IN); \
		HWIO_INTFREE()

#define HWIO_AHB_SYS_DUMMY2_ADDR                                          0x800020f0
#define HWIO_AHB_SYS_DUMMY2_RMSK                                                   0
#define HWIO_AHB_SYS_DUMMY2_SHFT                                                   0
#define HWIO_AHB_SYS_DUMMY2_IN                                            \
        in_dword_masked(HWIO_AHB_SYS_DUMMY2_ADDR, HWIO_AHB_SYS_DUMMY2_RMSK)
#define HWIO_AHB_SYS_DUMMY2_INM(m)                                        \
        in_dword_masked(HWIO_AHB_SYS_DUMMY2_ADDR, m)
#define HWIO_AHB_SYS_DUMMY2_OUT(v)                                        \
        out_dword(HWIO_AHB_SYS_DUMMY2_ADDR,v)
#define HWIO_AHB_SYS_DUMMY2_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AHB_SYS_DUMMY2_ADDR,m,v,HWIO_AHB_SYS_DUMMY2_IN); \
		HWIO_INTFREE()

// Sub-Section 3.1.10: Grant Table arbiter registers
#define HWIO_SYS_FINE_TABLEn_ADDR(n)                      (0x800020f4+4*(n))
#define HWIO_SYS_FINE_TABLEn_RMSK                                                0xf
#define HWIO_SYS_FINE_TABLEn_SHFT                                                  0
#define HWIO_SYS_FINE_TABLEn_INI(n) \
        in_dword(HWIO_SYS_FINE_TABLEn_ADDR(n))
#define HWIO_SYS_FINE_TABLEn_INMI(n,mask) \
        in_dword_masked(HWIO_SYS_FINE_TABLEn_ADDR(n), mask)
#define HWIO_SYS_FINE_TABLEn_OUTI(n,v) \
        out_dword(HWIO_SYS_FINE_TABLEn_ADDR(n),v)
#define HWIO_SYS_FINE_TABLEn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_FINE_TABLEn_ADDR(n),mask,v,HWIO_SYS_FINE_TABLEn_INI(n));\
		HWIO_INTFREE()
#define HWIO_SYS_FINE_TABLEn_VALID_BMSK                                          0x8
#define HWIO_SYS_FINE_TABLEn_VALID_SHFT                                          0x3
#define HWIO_SYS_FINE_TABLEn_VALID_EMPTY_FVAL                                      0
#define HWIO_SYS_FINE_TABLEn_VALID_VALID_FVAL                                    0x1
#define HWIO_SYS_FINE_TABLEn_MID_BMSK                                            0x7
#define HWIO_SYS_FINE_TABLEn_MID_SHFT                                              0

#define HWIO_SYS_COARSE_TABLEn_ADDR(n)                      (0x80002114+4*(n))
#define HWIO_SYS_COARSE_TABLEn_RMSK                                              0xf
#define HWIO_SYS_COARSE_TABLEn_SHFT                                                0
#define HWIO_SYS_COARSE_TABLEn_INI(n) \
        in_dword(HWIO_SYS_COARSE_TABLEn_ADDR(n))
#define HWIO_SYS_COARSE_TABLEn_INMI(n,mask) \
        in_dword_masked(HWIO_SYS_COARSE_TABLEn_ADDR(n), mask)
#define HWIO_SYS_COARSE_TABLEn_OUTI(n,v) \
        out_dword(HWIO_SYS_COARSE_TABLEn_ADDR(n),v)
#define HWIO_SYS_COARSE_TABLEn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_COARSE_TABLEn_ADDR(n),mask,v,HWIO_SYS_COARSE_TABLEn_INI(n));\
		HWIO_INTFREE()
#define HWIO_SYS_COARSE_TABLEn_VALID_BMSK                                        0x8
#define HWIO_SYS_COARSE_TABLEn_VALID_SHFT                                        0x3
#define HWIO_SYS_COARSE_TABLEn_VALID_EMPTY_FVAL                                    0
#define HWIO_SYS_COARSE_TABLEn_VALID_VALID_FVAL                                  0x1
#define HWIO_SYS_COARSE_TABLEn_MID_BMSK                                          0x7
#define HWIO_SYS_COARSE_TABLEn_MID_SHFT                                            0

#define HWIO_APP_FINE_TABLEn_ADDR(n)                      (0x80002174+4*(n))
#define HWIO_APP_FINE_TABLEn_RMSK                                                0xf
#define HWIO_APP_FINE_TABLEn_SHFT                                                  0
#define HWIO_APP_FINE_TABLEn_INI(n) \
        in_dword(HWIO_APP_FINE_TABLEn_ADDR(n))
#define HWIO_APP_FINE_TABLEn_INMI(n,mask) \
        in_dword_masked(HWIO_APP_FINE_TABLEn_ADDR(n), mask)
#define HWIO_APP_FINE_TABLEn_OUTI(n,v) \
        out_dword(HWIO_APP_FINE_TABLEn_ADDR(n),v)
#define HWIO_APP_FINE_TABLEn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_FINE_TABLEn_ADDR(n),mask,v,HWIO_APP_FINE_TABLEn_INI(n));\
		HWIO_INTFREE()
#define HWIO_APP_FINE_TABLEn_VALID_BMSK                                          0x8
#define HWIO_APP_FINE_TABLEn_VALID_SHFT                                          0x3
#define HWIO_APP_FINE_TABLEn_VALID_EMPTY_FVAL                                      0
#define HWIO_APP_FINE_TABLEn_VALID_VALID_FVAL                                    0x1
#define HWIO_APP_FINE_TABLEn_MID_BMSK                                            0x7
#define HWIO_APP_FINE_TABLEn_MID_SHFT                                              0

#define HWIO_APP_COARSE_TABLEn_ADDR(n)                      (0x80002194+4*(n))
#define HWIO_APP_COARSE_TABLEn_RMSK                                              0xf
#define HWIO_APP_COARSE_TABLEn_SHFT                                                0
#define HWIO_APP_COARSE_TABLEn_INI(n) \
        in_dword(HWIO_APP_COARSE_TABLEn_ADDR(n))
#define HWIO_APP_COARSE_TABLEn_INMI(n,mask) \
        in_dword_masked(HWIO_APP_COARSE_TABLEn_ADDR(n), mask)
#define HWIO_APP_COARSE_TABLEn_OUTI(n,v) \
        out_dword(HWIO_APP_COARSE_TABLEn_ADDR(n),v)
#define HWIO_APP_COARSE_TABLEn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_COARSE_TABLEn_ADDR(n),mask,v,HWIO_APP_COARSE_TABLEn_INI(n));\
		HWIO_INTFREE()
#define HWIO_APP_COARSE_TABLEn_VALID_BMSK                                        0x8
#define HWIO_APP_COARSE_TABLEn_VALID_SHFT                                        0x3
#define HWIO_APP_COARSE_TABLEn_VALID_EMPTY_FVAL                                    0
#define HWIO_APP_COARSE_TABLEn_VALID_VALID_FVAL                                  0x1
#define HWIO_APP_COARSE_TABLEn_MID_BMSK                                          0x7
#define HWIO_APP_COARSE_TABLEn_MID_SHFT                                            0

#define HWIO_GT_SLOT_SIZE_ADDR                                            0x800021b8
#define HWIO_GT_SLOT_SIZE_RMSK                                                  0xff
#define HWIO_GT_SLOT_SIZE_SHFT                                                     0
#define HWIO_GT_SLOT_SIZE_IN                                              \
        in_dword_masked(HWIO_GT_SLOT_SIZE_ADDR, HWIO_GT_SLOT_SIZE_RMSK)
#define HWIO_GT_SLOT_SIZE_INM(m)                                          \
        in_dword_masked(HWIO_GT_SLOT_SIZE_ADDR, m)
#define HWIO_GT_SLOT_SIZE_OUT(v)                                          \
        out_dword(HWIO_GT_SLOT_SIZE_ADDR,v)
#define HWIO_GT_SLOT_SIZE_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GT_SLOT_SIZE_ADDR,m,v,HWIO_GT_SLOT_SIZE_IN); \
		HWIO_INTFREE()
#define HWIO_GT_SLOT_SIZE_APP_SLOT_SIZE_BMSK                                    0xf0
#define HWIO_GT_SLOT_SIZE_APP_SLOT_SIZE_SHFT                                     0x4
#define HWIO_GT_SLOT_SIZE_SYS_SLOT_SIZE_BMSK                                     0xf
#define HWIO_GT_SLOT_SIZE_SYS_SLOT_SIZE_SHFT                                       0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// rxadc_wrapper (0x12000 - 0x13FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_RXADC_WRAPPER_FILE       generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 16.1: ARM registers
#define HWIO_RXA2D_GPR_A1_ADDR                                            0x80012000
#define HWIO_RXA2D_GPR_A1_RMSK                                                   0x7
#define HWIO_RXA2D_GPR_A1_SHFT                                                     0
#define HWIO_RXA2D_GPR_A1_IN                                              \
        in_dword_masked(HWIO_RXA2D_GPR_A1_ADDR, HWIO_RXA2D_GPR_A1_RMSK)
#define HWIO_RXA2D_GPR_A1_INM(m)                                          \
        in_dword_masked(HWIO_RXA2D_GPR_A1_ADDR, m)
#define HWIO_RXA2D_GPR_A1_OUT(v)                                          \
        out_dword(HWIO_RXA2D_GPR_A1_ADDR,v)
#define HWIO_RXA2D_GPR_A1_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_GPR_A1_ADDR,m,v,HWIO_RXA2D_GPR_A1_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_GPR_A1_Y_OUTPUT_PADS_BMSK                                     0x4
#define HWIO_RXA2D_GPR_A1_Y_OUTPUT_PADS_SHFT                                     0x2
#define HWIO_RXA2D_GPR_A1_Y_OUTPUT_PADS_ENABLE_FVAL                                0
#define HWIO_RXA2D_GPR_A1_Y_OUTPUT_PADS_FORCED_LOW_FVAL                          0x1
#define HWIO_RXA2D_GPR_A1_Y_CONT_TEST_BMSK                                       0x2
#define HWIO_RXA2D_GPR_A1_Y_CONT_TEST_SHFT                                       0x1
#define HWIO_RXA2D_GPR_A1_Y_CONT_TEST_NORMAL_FVAL                                  0
#define HWIO_RXA2D_GPR_A1_Y_CONT_TEST_TEST_ENABLED_FVAL                          0x1
#define HWIO_RXA2D_GPR_A1_DATA_CLK_OUT_BMSK                                      0x1
#define HWIO_RXA2D_GPR_A1_DATA_CLK_OUT_SHFT                                        0

#define HWIO_RXA2D_DDO_ADDR                                               0x80012004
#define HWIO_RXA2D_DDO_RMSK                                                     0xff
#define HWIO_RXA2D_DDO_SHFT                                                        0
#define HWIO_RXA2D_DDO_IN                                                 \
        in_dword_masked(HWIO_RXA2D_DDO_ADDR, HWIO_RXA2D_DDO_RMSK)
#define HWIO_RXA2D_DDO_INM(m)                                             \
        in_dword_masked(HWIO_RXA2D_DDO_ADDR, m)
#define HWIO_RXA2D_DDO_OUT(v)                                             \
        out_dword(HWIO_RXA2D_DDO_ADDR,v)
#define HWIO_RXA2D_DDO_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_DDO_ADDR,m,v,HWIO_RXA2D_DDO_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_DDO_DDO_YI_1_BMSK                                            0x80
#define HWIO_RXA2D_DDO_DDO_YI_1_SHFT                                             0x7
#define HWIO_RXA2D_DDO_DDO_Y1I_0_BMSK                                           0x40
#define HWIO_RXA2D_DDO_DDO_Y1I_0_SHFT                                            0x6
#define HWIO_RXA2D_DDO_DDO_Y2I_1_BMSK                                           0x20
#define HWIO_RXA2D_DDO_DDO_Y2I_1_SHFT                                            0x5
#define HWIO_RXA2D_DDO_DDO_Y2I_0_BMSK                                           0x10
#define HWIO_RXA2D_DDO_DDO_Y2I_0_SHFT                                            0x4
#define HWIO_RXA2D_DDO_DDO_Y1Q_1_BMSK                                            0x8
#define HWIO_RXA2D_DDO_DDO_Y1Q_1_SHFT                                            0x3
#define HWIO_RXA2D_DDO_DDO_Y1Q_0_BMSK                                            0x4
#define HWIO_RXA2D_DDO_DDO_Y1Q_0_SHFT                                            0x2
#define HWIO_RXA2D_DDO_DDO_Y2Q_1_BMSK                                            0x2
#define HWIO_RXA2D_DDO_DDO_Y2Q_1_SHFT                                            0x1
#define HWIO_RXA2D_DDO_DDO_Y2Q_0_BMSK                                            0x1
#define HWIO_RXA2D_DDO_DDO_Y2Q_0_SHFT                                              0

#define HWIO_RXA2D_EN_ADDR                                                0x80012008
#define HWIO_RXA2D_EN_RMSK                                                      0x3f
#define HWIO_RXA2D_EN_SHFT                                                         0
#define HWIO_RXA2D_EN_IN                                                  \
        in_dword_masked(HWIO_RXA2D_EN_ADDR, HWIO_RXA2D_EN_RMSK)
#define HWIO_RXA2D_EN_INM(m)                                              \
        in_dword_masked(HWIO_RXA2D_EN_ADDR, m)
#define HWIO_RXA2D_EN_OUT(v)                                              \
        out_dword(HWIO_RXA2D_EN_ADDR,v)
#define HWIO_RXA2D_EN_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_EN_ADDR,m,v,HWIO_RXA2D_EN_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_EN_SWITCHED_CAP_BIAS_BMSK                                    0x20
#define HWIO_RXA2D_EN_SWITCHED_CAP_BIAS_SHFT                                     0x5
#define HWIO_RXA2D_EN_SWITCHED_CAP_BIAS_DISABLE_FVAL                               0
#define HWIO_RXA2D_EN_SWITCHED_CAP_BIAS_ENABLE_FVAL                              0x1
#define HWIO_RXA2D_EN_DEL_SIG_I_TOP_BMSK                                        0x10
#define HWIO_RXA2D_EN_DEL_SIG_I_TOP_SHFT                                         0x4
#define HWIO_RXA2D_EN_DEL_SIG_I_TOP_DISABLE_FVAL                                   0
#define HWIO_RXA2D_EN_DEL_SIG_I_TOP_ENABLE_FVAL                                  0x1
#define HWIO_RXA2D_EN_DEL_SIG_I_BOT_BMSK                                         0x8
#define HWIO_RXA2D_EN_DEL_SIG_I_BOT_SHFT                                         0x3
#define HWIO_RXA2D_EN_DEL_SIG_I_BOT_DISABLE_FVAL                                   0
#define HWIO_RXA2D_EN_DEL_SIG_I_BOT_ENABLE_FVAL                                  0x1
#define HWIO_RXA2D_EN_DEL_SIG_Q_TOP_BMSK                                         0x4
#define HWIO_RXA2D_EN_DEL_SIG_Q_TOP_SHFT                                         0x2
#define HWIO_RXA2D_EN_DEL_SIG_Q_TOP_DISABLE_FVAL                                   0
#define HWIO_RXA2D_EN_DEL_SIG_Q_TOP_ENABLE_FVAL                                  0x1
#define HWIO_RXA2D_EN_DEL_SIG_Q_BOT_BMSK                                         0x2
#define HWIO_RXA2D_EN_DEL_SIG_Q_BOT_SHFT                                         0x1
#define HWIO_RXA2D_EN_DEL_SIG_Q_BOT_DISABLE_FVAL                                   0
#define HWIO_RXA2D_EN_DEL_SIG_Q_BOT_ENABLE_FVAL                                  0x1
#define HWIO_RXA2D_EN_ENTIRE_A2D_BMSK                                            0x1
#define HWIO_RXA2D_EN_ENTIRE_A2D_SHFT                                              0
#define HWIO_RXA2D_EN_ENTIRE_A2D_DISABLE_FVAL                                      0
#define HWIO_RXA2D_EN_ENTIRE_A2D_ENABLE_FVAL                                     0x1

#define HWIO_RXA2D_CONF_ADDR                                              0x8001200c
#define HWIO_RXA2D_CONF_RMSK                                                    0xcf
#define HWIO_RXA2D_CONF_SHFT                                                       0
#define HWIO_RXA2D_CONF_IN                                                \
        in_dword_masked(HWIO_RXA2D_CONF_ADDR, HWIO_RXA2D_CONF_RMSK)
#define HWIO_RXA2D_CONF_INM(m)                                            \
        in_dword_masked(HWIO_RXA2D_CONF_ADDR, m)
#define HWIO_RXA2D_CONF_OUT(v)                                            \
        out_dword(HWIO_RXA2D_CONF_ADDR,v)
#define HWIO_RXA2D_CONF_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_CONF_ADDR,m,v,HWIO_RXA2D_CONF_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_CONF_DATA_VALID_BMSK                                         0x80
#define HWIO_RXA2D_CONF_DATA_VALID_SHFT                                          0x7
#define HWIO_RXA2D_CONF_DATA_VALID_FALLING_EDGE_FVAL                               0
#define HWIO_RXA2D_CONF_DATA_VALID_RISING_EDGE_FVAL                              0x1
#define HWIO_RXA2D_CONF_CLK_TXS_A2D_BMSK                                        0x40
#define HWIO_RXA2D_CONF_CLK_TXS_A2D_SHFT                                         0x6
#define HWIO_RXA2D_CONF_CLK_TXS_A2D_DISABLE_FVAL                                   0
#define HWIO_RXA2D_CONF_CLK_TXS_A2D_ENABLE_FVAL                                  0x1
#define HWIO_RXA2D_CONF_DAC_REF_SEL_BMSK                                         0xf
#define HWIO_RXA2D_CONF_DAC_REF_SEL_SHFT                                           0
#define HWIO_RXA2D_CONF_DAC_REF_SEL_0V_FVAL                                      0x1
#define HWIO_RXA2D_CONF_DAC_REF_SEL_0_2V_FVAL                                    0x2
#define HWIO_RXA2D_CONF_DAC_REF_SEL_0_4V_FVAL                                    0x3
#define HWIO_RXA2D_CONF_DAC_REF_SEL_0_6V_FVAL                                    0x4
#define HWIO_RXA2D_CONF_DAC_REF_SEL_0_8V_FVAL                                    0x5
#define HWIO_RXA2D_CONF_DAC_REF_SEL_1_0V_FVAL                                    0x6
#define HWIO_RXA2D_CONF_DAC_REF_SEL_1_2V_FVAL                                    0x7
#define HWIO_RXA2D_CONF_DAC_REF_SEL_1_4V_FVAL                                    0x8
#define HWIO_RXA2D_CONF_DAC_REF_SEL_1_6V_FVAL                                    0x9
#define HWIO_RXA2D_CONF_DAC_REF_SEL_1_8V_FVAL                                    0xa

#define HWIO_RXA2D_CLK_ADDR                                               0x80012010
#define HWIO_RXA2D_CLK_RMSK                                                     0xf7
#define HWIO_RXA2D_CLK_SHFT                                                        0
#define HWIO_RXA2D_CLK_IN                                                 \
        in_dword_masked(HWIO_RXA2D_CLK_ADDR, HWIO_RXA2D_CLK_RMSK)
#define HWIO_RXA2D_CLK_INM(m)                                             \
        in_dword_masked(HWIO_RXA2D_CLK_ADDR, m)
#define HWIO_RXA2D_CLK_OUT(v)                                             \
        out_dword(HWIO_RXA2D_CLK_ADDR,v)
#define HWIO_RXA2D_CLK_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_CLK_ADDR,m,v,HWIO_RXA2D_CLK_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_CLK_DEM_ERR_DET_BMSK                                         0x80
#define HWIO_RXA2D_CLK_DEM_ERR_DET_SHFT                                          0x7
#define HWIO_RXA2D_CLK_DEM_ERR_DET_DISABLE_FVAL                                    0
#define HWIO_RXA2D_CLK_DEM_ERR_DET_ENABLE_FVAL                                   0x1
#define HWIO_RXA2D_CLK_TOP_DEM_BMSK                                             0x40
#define HWIO_RXA2D_CLK_TOP_DEM_SHFT                                              0x6
#define HWIO_RXA2D_CLK_TOP_DEM_NORMAL_OPERATION_FVAL                               0
#define HWIO_RXA2D_CLK_TOP_DEM_DISABLE_FVAL                                      0x1
#define HWIO_RXA2D_CLK_BOT_DEM_BMSK                                             0x20
#define HWIO_RXA2D_CLK_BOT_DEM_SHFT                                              0x5
#define HWIO_RXA2D_CLK_BOT_DEM_NORMAL_OPERATION_FVAL                               0
#define HWIO_RXA2D_CLK_BOT_DEM_DISABLE_FVAL                                      0x1
#define HWIO_RXA2D_CLK_LO_CLK_PD_EN_BMSK                                        0x10
#define HWIO_RXA2D_CLK_LO_CLK_PD_EN_SHFT                                         0x4
#define HWIO_RXA2D_CLK_LO_CLK_PD_EN_DISABLE_FVAL                                   0
#define HWIO_RXA2D_CLK_LO_CLK_PD_EN_ENABLE_FVAL                                  0x1
#define HWIO_RXA2D_CLK_CLK_SOURCE_BMSK                                           0x4
#define HWIO_RXA2D_CLK_CLK_SOURCE_SHFT                                           0x2
#define HWIO_RXA2D_CLK_CLK_SOURCE_LO_FVAL                                          0
#define HWIO_RXA2D_CLK_CLK_SOURCE_FROM_MSM_FVAL                                  0x1
#define HWIO_RXA2D_CLK_CLK_DIV_SEL_BMSK                                          0x3
#define HWIO_RXA2D_CLK_CLK_DIV_SEL_SHFT                                            0
#define HWIO_RXA2D_CLK_CLK_DIV_SEL_DIV1_FVAL                                       0
#define HWIO_RXA2D_CLK_CLK_DIV_SEL_DIV2_FVAL                                     0x1
#define HWIO_RXA2D_CLK_CLK_DIV_SEL_DIV4_FVAL                                     0x3

#define HWIO_RXA2D_CLK_HDRV_ADDR                                          0x80012014
#define HWIO_RXA2D_CLK_HDRV_RMSK                                                0x7f
#define HWIO_RXA2D_CLK_HDRV_SHFT                                                   0
#define HWIO_RXA2D_CLK_HDRV_IN                                            \
        in_dword_masked(HWIO_RXA2D_CLK_HDRV_ADDR, HWIO_RXA2D_CLK_HDRV_RMSK)
#define HWIO_RXA2D_CLK_HDRV_INM(m)                                        \
        in_dword_masked(HWIO_RXA2D_CLK_HDRV_ADDR, m)
#define HWIO_RXA2D_CLK_HDRV_OUT(v)                                        \
        out_dword(HWIO_RXA2D_CLK_HDRV_ADDR,v)
#define HWIO_RXA2D_CLK_HDRV_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_CLK_HDRV_ADDR,m,v,HWIO_RXA2D_CLK_HDRV_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_CLK_HDRV_C2_DB_BMSK                                          0x40
#define HWIO_RXA2D_CLK_HDRV_C2_DB_SHFT                                           0x6
#define HWIO_RXA2D_CLK_HDRV_C2_DB_LOW_DRIVE_FVAL                                   0
#define HWIO_RXA2D_CLK_HDRV_C2_DB_HI_DRIVE_FVAL                                  0x1
#define HWIO_RXA2D_CLK_HDRV_C2_D_BMSK                                           0x20
#define HWIO_RXA2D_CLK_HDRV_C2_D_SHFT                                            0x5
#define HWIO_RXA2D_CLK_HDRV_C2_D_LOW_DRIVE_FVAL                                    0
#define HWIO_RXA2D_CLK_HDRV_C2_D_HI_DRIVE_FVAL                                   0x1
#define HWIO_RXA2D_CLK_HDRV_C2_BMSK                                             0x10
#define HWIO_RXA2D_CLK_HDRV_C2_SHFT                                              0x4
#define HWIO_RXA2D_CLK_HDRV_C2_LOW_DRIVE_FVAL                                      0
#define HWIO_RXA2D_CLK_HDRV_C2_HDRIVE_FVAL                                       0x1
#define HWIO_RXA2D_CLK_HDRV_C2_A_BMSK                                            0x8
#define HWIO_RXA2D_CLK_HDRV_C2_A_SHFT                                            0x3
#define HWIO_RXA2D_CLK_HDRV_C2_A_LOW_DRIVE_FVAL                                    0
#define HWIO_RXA2D_CLK_HDRV_C2_A_HDRIVE_FVAL                                     0x1
#define HWIO_RXA2D_CLK_HDRV_C1_DB_BMSK                                           0x4
#define HWIO_RXA2D_CLK_HDRV_C1_DB_SHFT                                           0x2
#define HWIO_RXA2D_CLK_HDRV_C1_DB_LOW_DRIVE_FVAL                                   0
#define HWIO_RXA2D_CLK_HDRV_C1_DB_HDRIVE_FVAL                                    0x1
#define HWIO_RXA2D_CLK_HDRV_C1_D_BMSK                                            0x2
#define HWIO_RXA2D_CLK_HDRV_C1_D_SHFT                                            0x1
#define HWIO_RXA2D_CLK_HDRV_C1_D_LOW_DRIVE_FVAL                                    0
#define HWIO_RXA2D_CLK_HDRV_C1_D_HDRIVE_FVAL                                     0x1
#define HWIO_RXA2D_CLK_HDRV_C1_BMSK                                              0x1
#define HWIO_RXA2D_CLK_HDRV_C1_SHFT                                                0
#define HWIO_RXA2D_CLK_HDRV_C1_LOW_DRIVE_FVAL                                      0
#define HWIO_RXA2D_CLK_HDRV_C1_HDRIVE_FVAL                                       0x1

#define HWIO_RXA2D_CM1_ADDR                                               0x80012018
#define HWIO_RXA2D_CM1_RMSK                                                     0x7f
#define HWIO_RXA2D_CM1_SHFT                                                        0
#define HWIO_RXA2D_CM1_IN                                                 \
        in_dword_masked(HWIO_RXA2D_CM1_ADDR, HWIO_RXA2D_CM1_RMSK)
#define HWIO_RXA2D_CM1_INM(m)                                             \
        in_dword_masked(HWIO_RXA2D_CM1_ADDR, m)
#define HWIO_RXA2D_CM1_OUT(v)                                             \
        out_dword(HWIO_RXA2D_CM1_ADDR,v)
#define HWIO_RXA2D_CM1_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_CM1_ADDR,m,v,HWIO_RXA2D_CM1_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_CM1_DAC_LPF_BW_BMSK                                          0x40
#define HWIO_RXA2D_CM1_DAC_LPF_BW_SHFT                                           0x6
#define HWIO_RXA2D_CM1_DAC_LPF_BW_NOMINAL_FVAL                                     0
#define HWIO_RXA2D_CM1_DAC_LPF_BW_FAST_RESERVED_FVAL                             0x1
#define HWIO_RXA2D_CM1_VOCM_SEL_BMSK                                            0x30
#define HWIO_RXA2D_CM1_VOCM_SEL_SHFT                                             0x4
#define HWIO_RXA2D_CM1_VOCM_SEL_1_2V_FVAL                                          0
#define HWIO_RXA2D_CM1_VOCM_SEL_1_25V_FVAL                                       0x1
#define HWIO_RXA2D_CM1_VOCM_SEL_1_3V_FVAL                                        0x2
#define HWIO_RXA2D_CM1_VOCM_SEL_1_15V_FVAL                                       0x3
#define HWIO_RXA2D_CM1_VICM_SEL_BMSK                                             0xc
#define HWIO_RXA2D_CM1_VICM_SEL_SHFT                                             0x2
#define HWIO_RXA2D_CM1_VICM_SEL_0_95V_FVAL                                         0
#define HWIO_RXA2D_CM1_VICM_SEL_1_0V_FVAL                                        0x1
#define HWIO_RXA2D_CM1_VICM_SEL_1_05V_FVAL                                       0x2
#define HWIO_RXA2D_CM1_VICM_SEL_0_9V_FVAL                                        0x3
#define HWIO_RXA2D_CM1_VOCM_BYP_CAP_BMSK                                         0x2
#define HWIO_RXA2D_CM1_VOCM_BYP_CAP_SHFT                                         0x1
#define HWIO_RXA2D_CM1_VICM_BYP_CAP_BMSK                                         0x1
#define HWIO_RXA2D_CM1_VICM_BYP_CAP_SHFT                                           0
#define HWIO_RXA2D_CM1_VICM_BYP_CAP_ENABLE_FVAL                                    0
#define HWIO_RXA2D_CM1_VICM_BYP_CAP_DISABLE_FVAL                                 0x1

#define HWIO_RXA2D_BOOST_ADDR                                             0x8001201c
#define HWIO_RXA2D_BOOST_RMSK                                                   0x1f
#define HWIO_RXA2D_BOOST_SHFT                                                      0
#define HWIO_RXA2D_BOOST_IN                                               \
        in_dword_masked(HWIO_RXA2D_BOOST_ADDR, HWIO_RXA2D_BOOST_RMSK)
#define HWIO_RXA2D_BOOST_INM(m)                                           \
        in_dword_masked(HWIO_RXA2D_BOOST_ADDR, m)
#define HWIO_RXA2D_BOOST_OUT(v)                                           \
        out_dword(HWIO_RXA2D_BOOST_ADDR,v)
#define HWIO_RXA2D_BOOST_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_BOOST_ADDR,m,v,HWIO_RXA2D_BOOST_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_BOOST_BOOST_PWD_BMSK                                         0x18
#define HWIO_RXA2D_BOOST_BOOST_PWD_SHFT                                          0x3
#define HWIO_RXA2D_BOOST_BOOST_PWD_1NS_FVAL                                        0
#define HWIO_RXA2D_BOOST_BOOST_PWD_0_65NS_FVAL                                   0x1
#define HWIO_RXA2D_BOOST_BOOST_PWD_1_25NS_FVAL                                   0x2
#define HWIO_RXA2D_BOOST_BOOST_PWD_1_5NS_FVAL                                    0x3
#define HWIO_RXA2D_BOOST_BOOST_AMP_BMSK                                          0x6
#define HWIO_RXA2D_BOOST_BOOST_AMP_SHFT                                          0x1
#define HWIO_RXA2D_BOOST_BOOST_AMP_1_6MA_FVAL                                      0
#define HWIO_RXA2D_BOOST_BOOST_AMP_2MA_FVAL                                      0x1
#define HWIO_RXA2D_BOOST_BOOST_AMP_1_33MA_FVAL                                   0x2
#define HWIO_RXA2D_BOOST_BOOST_AMP_1_0MA_FVAL                                    0x3
#define HWIO_RXA2D_BOOST_BOOST_EN_BMSK                                           0x1
#define HWIO_RXA2D_BOOST_BOOST_EN_SHFT                                             0
#define HWIO_RXA2D_BOOST_BOOST_EN_ENABLE_FVAL                                      0
#define HWIO_RXA2D_BOOST_BOOST_EN_DISABLE_FVAL                                   0x1

#define HWIO_RXA2D_I1_ADDR                                                0x80012020
#define HWIO_RXA2D_I1_RMSK                                                      0xff
#define HWIO_RXA2D_I1_SHFT                                                         0
#define HWIO_RXA2D_I1_IN                                                  \
        in_dword_masked(HWIO_RXA2D_I1_ADDR, HWIO_RXA2D_I1_RMSK)
#define HWIO_RXA2D_I1_INM(m)                                              \
        in_dword_masked(HWIO_RXA2D_I1_ADDR, m)
#define HWIO_RXA2D_I1_OUT(v)                                              \
        out_dword(HWIO_RXA2D_I1_ADDR,v)
#define HWIO_RXA2D_I1_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_I1_ADDR,m,v,HWIO_RXA2D_I1_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_I1_DAC_CUR_COMP_BMSK                                         0xc0
#define HWIO_RXA2D_I1_DAC_CUR_COMP_SHFT                                          0x6
#define HWIO_RXA2D_I1_DAC_CUR_COMP_DISABLE_FVAL                                  0x3
#define HWIO_RXA2D_I1_VREF_GEN_CUR_BMSK                                         0x30
#define HWIO_RXA2D_I1_VREF_GEN_CUR_SHFT                                          0x4
#define HWIO_RXA2D_I1_VREF_GEN_CUR_100UA_FVAL                                      0
#define HWIO_RXA2D_I1_VREF_GEN_CUR_200UA_FVAL                                    0x1
#define HWIO_RXA2D_I1_VREF_GEN_CUR_300UA_FVAL                                    0x2
#define HWIO_RXA2D_I1_VREF_GEN_CUR_400UA_FVAL                                    0x3
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_BMSK                                         0xf
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_SHFT                                           0
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_1_8X_FVAL                                    0x1
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_1_4X_FVAL                                    0x2
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_3_8X_FVAL                                    0x3
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_1_2X_FVAL                                    0x4
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_5_8X_FVAL                                    0x5
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_3_4X_FVAL                                    0x6
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_7_8X_FVAL                                    0x7
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_5_4X_FVAL                                    0x9
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_3_2X_FVAL                                    0xa
#define HWIO_RXA2D_I1_MSTR_BIAS_CTL_2X_FVAL                                      0xb

#define HWIO_RXA2D_I2_ADDR                                                0x80012024
#define HWIO_RXA2D_I2_RMSK                                                      0xff
#define HWIO_RXA2D_I2_SHFT                                                         0
#define HWIO_RXA2D_I2_IN                                                  \
        in_dword_masked(HWIO_RXA2D_I2_ADDR, HWIO_RXA2D_I2_RMSK)
#define HWIO_RXA2D_I2_INM(m)                                              \
        in_dword_masked(HWIO_RXA2D_I2_ADDR, m)
#define HWIO_RXA2D_I2_OUT(v)                                              \
        out_dword(HWIO_RXA2D_I2_ADDR,v)
#define HWIO_RXA2D_I2_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_I2_ADDR,m,v,HWIO_RXA2D_I2_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_I2_OTA_CUR_1_BMSK                                            0xc0
#define HWIO_RXA2D_I2_OTA_CUR_1_SHFT                                             0x6
#define HWIO_RXA2D_I2_OTA_CUR_1_NOM_FVAL                                           0
#define HWIO_RXA2D_I2_OTA_CUR_1_5_4X_FVAL                                        0x1
#define HWIO_RXA2D_I2_OTA_CUR_1_1_2X_FVAL                                        0x2
#define HWIO_RXA2D_I2_OTA_CUR_1_3_4X_FVAL                                        0x3
#define HWIO_RXA2D_I2_OTA_CUR_2_BMSK                                            0x30
#define HWIO_RXA2D_I2_OTA_CUR_2_SHFT                                             0x4
#define HWIO_RXA2D_I2_OTA_CUR_2_NOM_FVAL                                           0
#define HWIO_RXA2D_I2_OTA_CUR_2_5_4X_FVAL                                        0x1
#define HWIO_RXA2D_I2_OTA_CUR_2_1_2X_FVAL                                        0x2
#define HWIO_RXA2D_I2_OTA_CUR_2_3_4X_FVAL                                        0x3
#define HWIO_RXA2D_I2_OTA_CUR_3_BMSK                                             0xc
#define HWIO_RXA2D_I2_OTA_CUR_3_SHFT                                             0x2
#define HWIO_RXA2D_I2_OTA_CUR_3_NOM_FVAL                                           0
#define HWIO_RXA2D_I2_OTA_CUR_3_5_4X_FVAL                                        0x1
#define HWIO_RXA2D_I2_OTA_CUR_3_1_2X_FVAL                                        0x2
#define HWIO_RXA2D_I2_OTA_CUR_3_3_4X_FVAL                                        0x3
#define HWIO_RXA2D_I2_OTA_CUR_4_BMSK                                             0x3
#define HWIO_RXA2D_I2_OTA_CUR_4_SHFT                                               0
#define HWIO_RXA2D_I2_OTA_CUR_4_NOM_FVAL                                           0
#define HWIO_RXA2D_I2_OTA_CUR_4_5_4X_FVAL                                        0x1
#define HWIO_RXA2D_I2_OTA_CUR_4_1_2X_FVAL                                        0x2
#define HWIO_RXA2D_I2_OTA_CUR_4_3_4X_FVAL                                        0x3

#define HWIO_RXA2D_I3_ADDR                                                0x80012028
#define HWIO_RXA2D_I3_RMSK                                                      0xfe
#define HWIO_RXA2D_I3_SHFT                                                         0
#define HWIO_RXA2D_I3_IN                                                  \
        in_dword_masked(HWIO_RXA2D_I3_ADDR, HWIO_RXA2D_I3_RMSK)
#define HWIO_RXA2D_I3_INM(m)                                              \
        in_dword_masked(HWIO_RXA2D_I3_ADDR, m)
#define HWIO_RXA2D_I3_OUT(v)                                              \
        out_dword(HWIO_RXA2D_I3_ADDR,v)
#define HWIO_RXA2D_I3_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_I3_ADDR,m,v,HWIO_RXA2D_I3_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_I3_COMP_CUR_BMSK                                             0xc0
#define HWIO_RXA2D_I3_COMP_CUR_SHFT                                              0x6
#define HWIO_RXA2D_I3_COMP_CUR_NOM_FVAL                                            0
#define HWIO_RXA2D_I3_COMP_CUR_2X_FVAL                                           0x1
#define HWIO_RXA2D_I3_COMP_CUR_0_5X_FVAL                                         0x2
#define HWIO_RXA2D_I3_COMP_CUR_1_5X_FVAL                                         0x3
#define HWIO_RXA2D_I3_VICM_BUF_CUR_BMSK                                         0x30
#define HWIO_RXA2D_I3_VICM_BUF_CUR_SHFT                                          0x4
#define HWIO_RXA2D_I3_VICM_BUF_CUR_50UA_FVAL                                       0
#define HWIO_RXA2D_I3_VICM_BUF_CUR_100UA_FVAL                                    0x1
#define HWIO_RXA2D_I3_VICM_BUF_CUR_200UA_FVAL                                    0x2
#define HWIO_RXA2D_I3_VICM_BUF_CUR_400UA_FVAL                                    0x3
#define HWIO_RXA2D_I3_VOCM_BUF_CUR_BMSK                                          0xc
#define HWIO_RXA2D_I3_VOCM_BUF_CUR_SHFT                                          0x2
#define HWIO_RXA2D_I3_VOCM_BUF_CUR_50UA_FVAL                                       0
#define HWIO_RXA2D_I3_VOCM_BUF_CUR_100UA_FVAL                                    0x1
#define HWIO_RXA2D_I3_VOCM_BUF_CUR_200UA_FVAL                                    0x2
#define HWIO_RXA2D_I3_VOCM_BUF_CUR_400UA_FVAL                                    0x3
#define HWIO_RXA2D_I3_DAC_OTA_CUR_BMSK                                           0x2
#define HWIO_RXA2D_I3_DAC_OTA_CUR_SHFT                                           0x1
#define HWIO_RXA2D_I3_DAC_OTA_CUR_NOMINAL_FVAL                                     0
#define HWIO_RXA2D_I3_DAC_OTA_CUR_2X_FVAL                                        0x1

#define HWIO_RXA2D_TMUX_ADDR                                              0x8001202c
#define HWIO_RXA2D_TMUX_RMSK                                                    0xff
#define HWIO_RXA2D_TMUX_SHFT                                                       0
#define HWIO_RXA2D_TMUX_IN                                                \
        in_dword_masked(HWIO_RXA2D_TMUX_ADDR, HWIO_RXA2D_TMUX_RMSK)
#define HWIO_RXA2D_TMUX_INM(m)                                            \
        in_dword_masked(HWIO_RXA2D_TMUX_ADDR, m)
#define HWIO_RXA2D_TMUX_OUT(v)                                            \
        out_dword(HWIO_RXA2D_TMUX_ADDR,v)
#define HWIO_RXA2D_TMUX_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_TMUX_ADDR,m,v,HWIO_RXA2D_TMUX_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_BMSK                                        0xf0
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_SHFT                                         0x4
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_NONE_FVAL                                      0
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_VREFPB_FVAL                                  0x2
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_VSS_FVAL                                     0x4
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_CMP1_VREFP_FVAL                              0x5
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_CMP2_VREFP_FVAL                              0x6
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_DEM_ERR_I_TOP_FVAL                           0x7
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_DEM_ERR_Q_TOP_FVAL                           0x8
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_LBIAS_FVAL                                   0xa
#define HWIO_RXA2D_TMUX_ATEST_1_SEL_VDD_OTHERS_RESERVED_FVAL                     0xb
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_BMSK                                         0xf
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_SHFT                                           0
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_NONE_FVAL                                      0
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VREFNB_FVAL                                  0x2
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VREFN_FVAL                                   0x3
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VBG_FVAL                                     0x4
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_CMP1_VREFN_FVAL                              0x5
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_CMP2_VREFN_FVAL                              0x6
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_DEM_ERR_I_BOT_FVAL                           0x7
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_DEM_ERR_Q_BOT_FVAL                           0x8
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VOCM_FVAL                                    0x9
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VREFCMIN_FVAL                                0xa
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VSS_FVAL                                     0xb
#define HWIO_RXA2D_TMUX_ATEST_2_SEL_VICM_OTHERS_RESERVED_FVAL                    0xf

#define HWIO_RXA2D_CMP_ADDR                                               0x80012030
#define HWIO_RXA2D_CMP_RMSK                                                     0xff
#define HWIO_RXA2D_CMP_SHFT                                                        0
#define HWIO_RXA2D_CMP_IN                                                 \
        in_dword_masked(HWIO_RXA2D_CMP_ADDR, HWIO_RXA2D_CMP_RMSK)
#define HWIO_RXA2D_CMP_INM(m)                                             \
        in_dword_masked(HWIO_RXA2D_CMP_ADDR, m)
#define HWIO_RXA2D_CMP_OUT(v)                                             \
        out_dword(HWIO_RXA2D_CMP_ADDR,v)
#define HWIO_RXA2D_CMP_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_CMP_ADDR,m,v,HWIO_RXA2D_CMP_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_CMP_COMP_REF_UPP_BMSK                                        0xf0
#define HWIO_RXA2D_CMP_COMP_REF_UPP_SHFT                                         0x4
#define HWIO_RXA2D_CMP_COMP_REF_UPP_TRACK_DAC_REF_FVAL                             0
#define HWIO_RXA2D_CMP_COMP_REF_UPP_0V_FVAL                                      0x1
#define HWIO_RXA2D_CMP_COMP_REF_UPP_25MV_FVAL                                    0x2
#define HWIO_RXA2D_CMP_COMP_REF_UPP_50MV_FVAL                                    0x3
#define HWIO_RXA2D_CMP_COMP_REF_UPP_75MV_FVAL                                    0x4
#define HWIO_RXA2D_CMP_COMP_REF_UPP_100MV_FVAL                                   0x5
#define HWIO_RXA2D_CMP_COMP_REF_UPP_125MV_FVAL                                   0x6
#define HWIO_RXA2D_CMP_COMP_REF_UPP_150MV_FVAL                                   0x7
#define HWIO_RXA2D_CMP_COMP_REF_UPP_175MV_FVAL                                   0x8
#define HWIO_RXA2D_CMP_COMP_REF_UPP_200MV_FVAL                                   0x9
#define HWIO_RXA2D_CMP_COMP_REF_UPP_225MV_FVAL                                   0xa
#define HWIO_RXA2D_CMP_COMP_REF_UPP_250_MV_FVAL                                  0xb
#define HWIO_RXA2D_CMP_COMP_REF_UPP_275MV_FVAL                                   0xc
#define HWIO_RXA2D_CMP_COMP_REF_LOW_BMSK                                         0xf
#define HWIO_RXA2D_CMP_COMP_REF_LOW_SHFT                                           0
#define HWIO_RXA2D_CMP_COMP_REF_LOW_TRACK_DAC_REF_FVAL                             0
#define HWIO_RXA2D_CMP_COMP_REF_LOW_0V_FVAL                                      0x1
#define HWIO_RXA2D_CMP_COMP_REF_LOW_25MV_FVAL                                    0x2
#define HWIO_RXA2D_CMP_COMP_REF_LOW_50MV_FVAL                                    0x3
#define HWIO_RXA2D_CMP_COMP_REF_LOW_75MV_FVAL                                    0x4
#define HWIO_RXA2D_CMP_COMP_REF_LOW_100MV_FVAL                                   0x5
#define HWIO_RXA2D_CMP_COMP_REF_LOW_125MV_FVAL                                   0x6
#define HWIO_RXA2D_CMP_COMP_REF_LOW_150MV_FVAL                                   0x7
#define HWIO_RXA2D_CMP_COMP_REF_LOW_175MV_FVAL                                   0x8
#define HWIO_RXA2D_CMP_COMP_REF_LOW_200MV_FVAL                                   0x9
#define HWIO_RXA2D_CMP_COMP_REF_LOW_225MV_FVAL                                   0xa
#define HWIO_RXA2D_CMP_COMP_REF_LOW_250_MV_FVAL                                  0xb
#define HWIO_RXA2D_CMP_COMP_REF_LOW_275MV_FVAL                                   0xc

#define HWIO_RXA2D_AAF_ADDR                                               0x80012034
#define HWIO_RXA2D_AAF_RMSK                                                      0x7
#define HWIO_RXA2D_AAF_SHFT                                                        0
#define HWIO_RXA2D_AAF_IN                                                 \
        in_dword_masked(HWIO_RXA2D_AAF_ADDR, HWIO_RXA2D_AAF_RMSK)
#define HWIO_RXA2D_AAF_INM(m)                                             \
        in_dword_masked(HWIO_RXA2D_AAF_ADDR, m)
#define HWIO_RXA2D_AAF_OUT(v)                                             \
        out_dword(HWIO_RXA2D_AAF_ADDR,v)
#define HWIO_RXA2D_AAF_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_RXA2D_AAF_ADDR,m,v,HWIO_RXA2D_AAF_IN); \
		HWIO_INTFREE()
#define HWIO_RXA2D_AAF_AAF_IP_TO_ATEST_BMSK                                      0x4
#define HWIO_RXA2D_AAF_AAF_IP_TO_ATEST_SHFT                                      0x2
#define HWIO_RXA2D_AAF_AAF_IP_TO_ATEST_DISABLE_FVAL                                0
#define HWIO_RXA2D_AAF_AAF_IP_TO_ATEST_ENABLE_FVAL                               0x1
#define HWIO_RXA2D_AAF_AAF_OP_TO_ATEST_BMSK                                      0x2
#define HWIO_RXA2D_AAF_AAF_OP_TO_ATEST_SHFT                                      0x1
#define HWIO_RXA2D_AAF_AAF_OP_TO_ATEST_DISABLE_FVAL                                0
#define HWIO_RXA2D_AAF_AAF_OP_TO_ATEST_ENABLE_FVAL                               0x1
#define HWIO_RXA2D_AAF_ADC_IP_TO_CM_BMSK                                         0x1
#define HWIO_RXA2D_AAF_ADC_IP_TO_CM_SHFT                                           0
#define HWIO_RXA2D_AAF_ADC_IP_TO_CM_DISABLE_FVAL                                   0
#define HWIO_RXA2D_AAF_ADC_IP_TO_CM_ENABLE_FVAL                                  0x1

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// int_ctl (0x06000 - 0x07FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_INT_CTL_FILE             generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 23.1: ARM registers
// Sub-Section 23.1.1: Interrupt controller write registers 
#define HWIO_IRQ_CLEAR_0_ADDR                                             0x80006000
#define HWIO_IRQ_CLEAR_0_RMSK                                              0xfffffff
#define HWIO_IRQ_CLEAR_0_SHFT                                                      0
#define HWIO_IRQ_CLEAR_0_OUT(v)                                           \
        out_dword(HWIO_IRQ_CLEAR_0_ADDR,v)
#define HWIO_IRQ_CLEAR_0_OUTM(m,v)                                        \
        out_dword_masked(HWIO_IRQ_CLEAR_0_ADDR,m,v,HWIO_IRQ_CLEAR_0_shadow)
#define HWIO_IRQ_CLEAR_0_UART2_RX_DATA_INT_BMSK                            0x8000000
#define HWIO_IRQ_CLEAR_0_UART2_RX_DATA_INT_SHFT                                 0x1b
#define HWIO_IRQ_CLEAR_0_UART1_RX_DATA_INT_BMSK                            0x4000000
#define HWIO_IRQ_CLEAR_0_UART1_RX_DATA_INT_SHFT                                 0x1a
#define HWIO_IRQ_CLEAR_0_UART0_RX_DATA_INT_BMSK                            0x2000000
#define HWIO_IRQ_CLEAR_0_UART0_RX_DATA_INT_SHFT                                 0x19
#define HWIO_IRQ_CLEAR_0_UART_DM_RX_DATA_INT_BMSK                          0x1000000
#define HWIO_IRQ_CLEAR_0_UART_DM_RX_DATA_INT_SHFT                               0x18
#define HWIO_IRQ_CLEAR_0_UART_DM_INT_BMSK                                   0x800000
#define HWIO_IRQ_CLEAR_0_UART_DM_INT_SHFT                                       0x17
#define HWIO_IRQ_CLEAR_0_MDP_INT_BMSK                                       0x400000
#define HWIO_IRQ_CLEAR_0_MDP_INT_SHFT                                           0x16
#define HWIO_IRQ_CLEAR_0_CAMIF_PAD_REG_OVERFLOW_BMSK                        0x200000
#define HWIO_IRQ_CLEAR_0_CAMIF_PAD_REG_OVERFLOW_SHFT                            0x15
#define HWIO_IRQ_CLEAR_0_I2CC_INT_BMSK                                      0x100000
#define HWIO_IRQ_CLEAR_0_I2CC_INT_SHFT                                          0x14
#define HWIO_IRQ_CLEAR_0_I2CC2_INT_BMSK                                      0x80000
#define HWIO_IRQ_CLEAR_0_I2CC2_INT_SHFT                                         0x13
#define HWIO_IRQ_CLEAR_0_UART2_INT_BMSK                                      0x40000
#define HWIO_IRQ_CLEAR_0_UART2_INT_SHFT                                         0x12
#define HWIO_IRQ_CLEAR_0_SPI2_INPUT_SERVICE_IRQ_BMSK                         0x20000
#define HWIO_IRQ_CLEAR_0_SPI2_INPUT_SERVICE_IRQ_SHFT                            0x11
#define HWIO_IRQ_CLEAR_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                        0x10000
#define HWIO_IRQ_CLEAR_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                           0x10
#define HWIO_IRQ_CLEAR_0_SPI2_ERROR_IRQ_BMSK                                  0x8000
#define HWIO_IRQ_CLEAR_0_SPI2_ERROR_IRQ_SHFT                                     0xf
#define HWIO_IRQ_CLEAR_0_MODEM_TO_ARM_INT_BMSK                                0x7fff
#define HWIO_IRQ_CLEAR_0_MODEM_TO_ARM_INT_SHFT                                     0

#define HWIO_IRQ_CLEAR_1_ADDR                                             0x80006004
#define HWIO_IRQ_CLEAR_1_RMSK                                             0xffffffff
#define HWIO_IRQ_CLEAR_1_SHFT                                                      0
#define HWIO_IRQ_CLEAR_1_OUT(v)                                           \
        out_dword(HWIO_IRQ_CLEAR_1_ADDR,v)
#define HWIO_IRQ_CLEAR_1_OUTM(m,v)                                        \
        out_dword_masked(HWIO_IRQ_CLEAR_1_ADDR,m,v,HWIO_IRQ_CLEAR_1_shadow)
#define HWIO_IRQ_CLEAR_1_SSBI_INT_BMSK                                    0x80000000
#define HWIO_IRQ_CLEAR_1_SSBI_INT_SHFT                                          0x1f
#define HWIO_IRQ_CLEAR_1_SPI1_INPUT_SERVICE_IRQ_BMSK                      0x40000000
#define HWIO_IRQ_CLEAR_1_SPI1_INPUT_SERVICE_IRQ_SHFT                            0x1e
#define HWIO_IRQ_CLEAR_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                     0x20000000
#define HWIO_IRQ_CLEAR_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                           0x1d
#define HWIO_IRQ_CLEAR_1_SPI1_ERROR_IRQ_BMSK                              0x10000000
#define HWIO_IRQ_CLEAR_1_SPI1_ERROR_IRQ_SHFT                                    0x1c
#define HWIO_IRQ_CLEAR_1_SPI0_INPUT_SERVICE_IRQ_BMSK                       0x8000000
#define HWIO_IRQ_CLEAR_1_SPI0_INPUT_SERVICE_IRQ_SHFT                            0x1b
#define HWIO_IRQ_CLEAR_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                      0x4000000
#define HWIO_IRQ_CLEAR_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                           0x1a
#define HWIO_IRQ_CLEAR_1_SPI0_ERROR_IRQ_BMSK                               0x2000000
#define HWIO_IRQ_CLEAR_1_SPI0_ERROR_IRQ_SHFT                                    0x19
#define HWIO_IRQ_CLEAR_1_APP_SEC_ERR_BMSK                                  0x1000000
#define HWIO_IRQ_CLEAR_1_APP_SEC_ERR_SHFT                                       0x18
#define HWIO_IRQ_CLEAR_1_SYS_SEC_ERR_BMSK                                   0x800000
#define HWIO_IRQ_CLEAR_1_SYS_SEC_ERR_SHFT                                       0x17
#define HWIO_IRQ_CLEAR_1_SYS_POINTER_WRAP_BMSK                              0x400000
#define HWIO_IRQ_CLEAR_1_SYS_POINTER_WRAP_SHFT                                  0x16
#define HWIO_IRQ_CLEAR_1_APP_POINTER_WRAP_BMSK                              0x200000
#define HWIO_IRQ_CLEAR_1_APP_POINTER_WRAP_SHFT                                  0x15
#define HWIO_IRQ_CLEAR_1_BPM_INT_BMSK                                       0x100000
#define HWIO_IRQ_CLEAR_1_BPM_INT_SHFT                                           0x14
#define HWIO_IRQ_CLEAR_1_JD_INT_BMSK                                         0x80000
#define HWIO_IRQ_CLEAR_1_JD_INT_SHFT                                            0x13
#define HWIO_IRQ_CLEAR_1_GPIO2_GROUP_INT_BMSK                                0x40000
#define HWIO_IRQ_CLEAR_1_GPIO2_GROUP_INT_SHFT                                   0x12
#define HWIO_IRQ_CLEAR_1_GPIO1_GROUP_INT_BMSK                                0x20000
#define HWIO_IRQ_CLEAR_1_GPIO1_GROUP_INT_SHFT                                   0x11
#define HWIO_IRQ_CLEAR_1_USB_HS_IRQ_BMSK                                     0x10000
#define HWIO_IRQ_CLEAR_1_USB_HS_IRQ_SHFT                                        0x10
#define HWIO_IRQ_CLEAR_1_ADSP_INT_2_BMSK                                      0x8000
#define HWIO_IRQ_CLEAR_1_ADSP_INT_2_SHFT                                         0xf
#define HWIO_IRQ_CLEAR_1_ADSP_INT_1_BMSK                                      0x4000
#define HWIO_IRQ_CLEAR_1_ADSP_INT_1_SHFT                                         0xe
#define HWIO_IRQ_CLEAR_1_ADSP_INT_0_BMSK                                      0x2000
#define HWIO_IRQ_CLEAR_1_ADSP_INT_0_SHFT                                         0xd
#define HWIO_IRQ_CLEAR_1_PM_INT_N_BMSK                                        0x1000
#define HWIO_IRQ_CLEAR_1_PM_INT_N_SHFT                                           0xc
#define HWIO_IRQ_CLEAR_1_I2CC1_INT_BMSK                                        0x800
#define HWIO_IRQ_CLEAR_1_I2CC1_INT_SHFT                                          0xb
#define HWIO_IRQ_CLEAR_1_I2CC0_INT_BMSK                                        0x400
#define HWIO_IRQ_CLEAR_1_I2CC0_INT_SHFT                                          0xa
#define HWIO_IRQ_CLEAR_1_KEYSENSE_GROUP_INT_BMSK                               0x200
#define HWIO_IRQ_CLEAR_1_KEYSENSE_GROUP_INT_SHFT                                 0x9
#define HWIO_IRQ_CLEAR_1_UART1_INT_BMSK                                        0x100
#define HWIO_IRQ_CLEAR_1_UART1_INT_SHFT                                          0x8
#define HWIO_IRQ_CLEAR_1_UART0_INT_BMSK                                         0x80
#define HWIO_IRQ_CLEAR_1_UART0_INT_SHFT                                          0x7
#define HWIO_IRQ_CLEAR_1_AUX_CODEC_ONES_INT_BMSK                                0x40
#define HWIO_IRQ_CLEAR_1_AUX_CODEC_ONES_INT_SHFT                                 0x6
#define HWIO_IRQ_CLEAR_1_SDCC_INT_0_BMSK                                        0x20
#define HWIO_IRQ_CLEAR_1_SDCC_INT_0_SHFT                                         0x5
#define HWIO_IRQ_CLEAR_1_SDCC_INT_1_BMSK                                        0x10
#define HWIO_IRQ_CLEAR_1_SDCC_INT_1_SHFT                                         0x4
#define HWIO_IRQ_CLEAR_1_TIME_TICK_INT_BMSK                                      0x8
#define HWIO_IRQ_CLEAR_1_TIME_TICK_INT_SHFT                                      0x3
#define HWIO_IRQ_CLEAR_1_SLEEP_TIME_TICK_INT_BMSK                                0x4
#define HWIO_IRQ_CLEAR_1_SLEEP_TIME_TICK_INT_SHFT                                0x2
#define HWIO_IRQ_CLEAR_1_SLEEP_TIMER_0_INT_BMSK                                  0x2
#define HWIO_IRQ_CLEAR_1_SLEEP_TIMER_0_INT_SHFT                                  0x1
#define HWIO_IRQ_CLEAR_1_SLEEP_TIMER_1_INT_BMSK                                  0x1
#define HWIO_IRQ_CLEAR_1_SLEEP_TIMER_1_INT_SHFT                                    0

#define HWIO_FIQ_CLEAR_0_ADDR                                             0x80006008
#define HWIO_FIQ_CLEAR_0_RMSK                                              0xfffffff
#define HWIO_FIQ_CLEAR_0_SHFT                                                      0
#define HWIO_FIQ_CLEAR_0_OUT(v)                                           \
        out_dword(HWIO_FIQ_CLEAR_0_ADDR,v)
#define HWIO_FIQ_CLEAR_0_OUTM(m,v)                                        \
        out_dword_masked(HWIO_FIQ_CLEAR_0_ADDR,m,v,HWIO_FIQ_CLEAR_0_shadow)
#define HWIO_FIQ_CLEAR_0_UART2_RX_DATA_INT_BMSK                            0x8000000
#define HWIO_FIQ_CLEAR_0_UART2_RX_DATA_INT_SHFT                                 0x1b
#define HWIO_FIQ_CLEAR_0_UART1_RX_DATA_INT_BMSK                            0x4000000
#define HWIO_FIQ_CLEAR_0_UART1_RX_DATA_INT_SHFT                                 0x1a
#define HWIO_FIQ_CLEAR_0_UART0_RX_DATA_INT_BMSK                            0x2000000
#define HWIO_FIQ_CLEAR_0_UART0_RX_DATA_INT_SHFT                                 0x19
#define HWIO_FIQ_CLEAR_0_UART_DM_RX_DATA_INT_BMSK                          0x1000000
#define HWIO_FIQ_CLEAR_0_UART_DM_RX_DATA_INT_SHFT                               0x18
#define HWIO_FIQ_CLEAR_0_UART_DM_INT_BMSK                                   0x800000
#define HWIO_FIQ_CLEAR_0_UART_DM_INT_SHFT                                       0x17
#define HWIO_FIQ_CLEAR_0_MDP_INT_BMSK                                       0x400000
#define HWIO_FIQ_CLEAR_0_MDP_INT_SHFT                                           0x16
#define HWIO_FIQ_CLEAR_0_CAMIF_PAD_REG_OVERFLOW_BMSK                        0x200000
#define HWIO_FIQ_CLEAR_0_CAMIF_PAD_REG_OVERFLOW_SHFT                            0x15
#define HWIO_FIQ_CLEAR_0_I2CC_INT_BMSK                                      0x100000
#define HWIO_FIQ_CLEAR_0_I2CC_INT_SHFT                                          0x14
#define HWIO_FIQ_CLEAR_0_I2CC2_INT_BMSK                                      0x80000
#define HWIO_FIQ_CLEAR_0_I2CC2_INT_SHFT                                         0x13
#define HWIO_FIQ_CLEAR_0_UART2_INT_BMSK                                      0x40000
#define HWIO_FIQ_CLEAR_0_UART2_INT_SHFT                                         0x12
#define HWIO_FIQ_CLEAR_0_SPI2_INPUT_SERVICE_IRQ_BMSK                         0x20000
#define HWIO_FIQ_CLEAR_0_SPI2_INPUT_SERVICE_IRQ_SHFT                            0x11
#define HWIO_FIQ_CLEAR_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                        0x10000
#define HWIO_FIQ_CLEAR_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                           0x10
#define HWIO_FIQ_CLEAR_0_SPI2_ERROR_IRQ_BMSK                                  0x8000
#define HWIO_FIQ_CLEAR_0_SPI2_ERROR_IRQ_SHFT                                     0xf
#define HWIO_FIQ_CLEAR_0_MODEM_TO_ARM_INT_BMSK                                0x7fff
#define HWIO_FIQ_CLEAR_0_MODEM_TO_ARM_INT_SHFT                                     0

#define HWIO_FIQ_CLEAR_1_ADDR                                             0x8000600c
#define HWIO_FIQ_CLEAR_1_RMSK                                             0xffffffff
#define HWIO_FIQ_CLEAR_1_SHFT                                                      0
#define HWIO_FIQ_CLEAR_1_OUT(v)                                           \
        out_dword(HWIO_FIQ_CLEAR_1_ADDR,v)
#define HWIO_FIQ_CLEAR_1_OUTM(m,v)                                        \
        out_dword_masked(HWIO_FIQ_CLEAR_1_ADDR,m,v,HWIO_FIQ_CLEAR_1_shadow)
#define HWIO_FIQ_CLEAR_1_SSBI_INT_BMSK                                    0x80000000
#define HWIO_FIQ_CLEAR_1_SSBI_INT_SHFT                                          0x1f
#define HWIO_FIQ_CLEAR_1_SPI1_INPUT_SERVICE_IRQ_BMSK                      0x40000000
#define HWIO_FIQ_CLEAR_1_SPI1_INPUT_SERVICE_IRQ_SHFT                            0x1e
#define HWIO_FIQ_CLEAR_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                     0x20000000
#define HWIO_FIQ_CLEAR_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                           0x1d
#define HWIO_FIQ_CLEAR_1_SPI1_ERROR_IRQ_BMSK                              0x10000000
#define HWIO_FIQ_CLEAR_1_SPI1_ERROR_IRQ_SHFT                                    0x1c
#define HWIO_FIQ_CLEAR_1_SPI0_INPUT_SERVICE_IRQ_BMSK                       0x8000000
#define HWIO_FIQ_CLEAR_1_SPI0_INPUT_SERVICE_IRQ_SHFT                            0x1b
#define HWIO_FIQ_CLEAR_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                      0x4000000
#define HWIO_FIQ_CLEAR_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                           0x1a
#define HWIO_FIQ_CLEAR_1_SPI0_ERROR_IRQ_BMSK                               0x2000000
#define HWIO_FIQ_CLEAR_1_SPI0_ERROR_IRQ_SHFT                                    0x19
#define HWIO_FIQ_CLEAR_1_APP_SEC_ERR_BMSK                                  0x1000000
#define HWIO_FIQ_CLEAR_1_APP_SEC_ERR_SHFT                                       0x18
#define HWIO_FIQ_CLEAR_1_SYS_SEC_ERR_BMSK                                   0x800000
#define HWIO_FIQ_CLEAR_1_SYS_SEC_ERR_SHFT                                       0x17
#define HWIO_FIQ_CLEAR_1_SYS_POINTER_WRAP_BMSK                              0x400000
#define HWIO_FIQ_CLEAR_1_SYS_POINTER_WRAP_SHFT                                  0x16
#define HWIO_FIQ_CLEAR_1_APP_POINTER_WRAP_BMSK                              0x200000
#define HWIO_FIQ_CLEAR_1_APP_POINTER_WRAP_SHFT                                  0x15
#define HWIO_FIQ_CLEAR_1_BPM_INT_BMSK                                       0x100000
#define HWIO_FIQ_CLEAR_1_BPM_INT_SHFT                                           0x14
#define HWIO_FIQ_CLEAR_1_JD_INT_BMSK                                         0x80000
#define HWIO_FIQ_CLEAR_1_JD_INT_SHFT                                            0x13
#define HWIO_FIQ_CLEAR_1_GPIO2_GROUP_INT_BMSK                                0x40000
#define HWIO_FIQ_CLEAR_1_GPIO2_GROUP_INT_SHFT                                   0x12
#define HWIO_FIQ_CLEAR_1_GPIO1_GROUP_INT_BMSK                                0x20000
#define HWIO_FIQ_CLEAR_1_GPIO1_GROUP_INT_SHFT                                   0x11
#define HWIO_FIQ_CLEAR_1_USB_HS_IRQ_BMSK                                     0x10000
#define HWIO_FIQ_CLEAR_1_USB_HS_IRQ_SHFT                                        0x10
#define HWIO_FIQ_CLEAR_1_ADSP_INT_2_BMSK                                      0x8000
#define HWIO_FIQ_CLEAR_1_ADSP_INT_2_SHFT                                         0xf
#define HWIO_FIQ_CLEAR_1_ADSP_INT_1_BMSK                                      0x4000
#define HWIO_FIQ_CLEAR_1_ADSP_INT_1_SHFT                                         0xe
#define HWIO_FIQ_CLEAR_1_ADSP_INT_0_BMSK                                      0x2000
#define HWIO_FIQ_CLEAR_1_ADSP_INT_0_SHFT                                         0xd
#define HWIO_FIQ_CLEAR_1_PM_INT_N_BMSK                                        0x1000
#define HWIO_FIQ_CLEAR_1_PM_INT_N_SHFT                                           0xc
#define HWIO_FIQ_CLEAR_1_I2CC1_INT_BMSK                                        0x800
#define HWIO_FIQ_CLEAR_1_I2CC1_INT_SHFT                                          0xb
#define HWIO_FIQ_CLEAR_1_I2CC0_INT_BMSK                                        0x400
#define HWIO_FIQ_CLEAR_1_I2CC0_INT_SHFT                                          0xa
#define HWIO_FIQ_CLEAR_1_KEYSENSE_GROUP_INT_BMSK                               0x200
#define HWIO_FIQ_CLEAR_1_KEYSENSE_GROUP_INT_SHFT                                 0x9
#define HWIO_FIQ_CLEAR_1_UART1_INT_BMSK                                        0x100
#define HWIO_FIQ_CLEAR_1_UART1_INT_SHFT                                          0x8
#define HWIO_FIQ_CLEAR_1_UART0_INT_BMSK                                         0x80
#define HWIO_FIQ_CLEAR_1_UART0_INT_SHFT                                          0x7
#define HWIO_FIQ_CLEAR_1_AUX_CODEC_ONES_INT_BMSK                                0x40
#define HWIO_FIQ_CLEAR_1_AUX_CODEC_ONES_INT_SHFT                                 0x6
#define HWIO_FIQ_CLEAR_1_SDCC_INT_0_BMSK                                        0x20
#define HWIO_FIQ_CLEAR_1_SDCC_INT_0_SHFT                                         0x5
#define HWIO_FIQ_CLEAR_1_SDCC_INT_1_BMSK                                        0x10
#define HWIO_FIQ_CLEAR_1_SDCC_INT_1_SHFT                                         0x4
#define HWIO_FIQ_CLEAR_1_TIME_TICK_INT_BMSK                                      0x8
#define HWIO_FIQ_CLEAR_1_TIME_TICK_INT_SHFT                                      0x3
#define HWIO_FIQ_CLEAR_1_SLEEP_TIME_TICK_INT_BMSK                                0x4
#define HWIO_FIQ_CLEAR_1_SLEEP_TIME_TICK_INT_SHFT                                0x2
#define HWIO_FIQ_CLEAR_1_SLEEP_TIMER_0_INT_BMSK                                  0x2
#define HWIO_FIQ_CLEAR_1_SLEEP_TIMER_0_INT_SHFT                                  0x1
#define HWIO_FIQ_CLEAR_1_SLEEP_TIMER_1_INT_BMSK                                  0x1
#define HWIO_FIQ_CLEAR_1_SLEEP_TIMER_1_INT_SHFT                                    0

#define HWIO_INT_SET_0_ADDR                                               0x80006028
#define HWIO_INT_SET_0_RMSK                                                0xfffffff
#define HWIO_INT_SET_0_SHFT                                                        0
#define HWIO_INT_SET_0_OUT(v)                                             \
        out_dword(HWIO_INT_SET_0_ADDR,v)
#define HWIO_INT_SET_0_OUTM(m,v)                                          \
        out_dword_masked(HWIO_INT_SET_0_ADDR,m,v,HWIO_INT_SET_0_shadow)
#define HWIO_INT_SET_0_UART2_RX_DATA_INT_BMSK                              0x8000000
#define HWIO_INT_SET_0_UART2_RX_DATA_INT_SHFT                                   0x1b
#define HWIO_INT_SET_0_UART1_RX_DATA_INT_BMSK                              0x4000000
#define HWIO_INT_SET_0_UART1_RX_DATA_INT_SHFT                                   0x1a
#define HWIO_INT_SET_0_UART0_RX_DATA_INT_BMSK                              0x2000000
#define HWIO_INT_SET_0_UART0_RX_DATA_INT_SHFT                                   0x19
#define HWIO_INT_SET_0_UART_DM_RX_DATA_INT_BMSK                            0x1000000
#define HWIO_INT_SET_0_UART_DM_RX_DATA_INT_SHFT                                 0x18
#define HWIO_INT_SET_0_UART_DM_INT_BMSK                                     0x800000
#define HWIO_INT_SET_0_UART_DM_INT_SHFT                                         0x17
#define HWIO_INT_SET_0_MDP_INT_BMSK                                         0x400000
#define HWIO_INT_SET_0_MDP_INT_SHFT                                             0x16
#define HWIO_INT_SET_0_CAMIF_PAD_REG_OVERFLOW_BMSK                          0x200000
#define HWIO_INT_SET_0_CAMIF_PAD_REG_OVERFLOW_SHFT                              0x15
#define HWIO_INT_SET_0_I2CC_INT_BMSK                                        0x100000
#define HWIO_INT_SET_0_I2CC_INT_SHFT                                            0x14
#define HWIO_INT_SET_0_I2CC2_INT_BMSK                                        0x80000
#define HWIO_INT_SET_0_I2CC2_INT_SHFT                                           0x13
#define HWIO_INT_SET_0_UART2_INT_BMSK                                        0x40000
#define HWIO_INT_SET_0_UART2_INT_SHFT                                           0x12
#define HWIO_INT_SET_0_SPI2_INPUT_SERVICE_IRQ_BMSK                           0x20000
#define HWIO_INT_SET_0_SPI2_INPUT_SERVICE_IRQ_SHFT                              0x11
#define HWIO_INT_SET_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                          0x10000
#define HWIO_INT_SET_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                             0x10
#define HWIO_INT_SET_0_SPI2_ERROR_IRQ_BMSK                                    0x8000
#define HWIO_INT_SET_0_SPI2_ERROR_IRQ_SHFT                                       0xf
#define HWIO_INT_SET_0_MODEM_TO_ARM_INT_BMSK                                  0x7fff
#define HWIO_INT_SET_0_MODEM_TO_ARM_INT_SHFT                                       0

#define HWIO_INT_SET_1_ADDR                                               0x8000602c
#define HWIO_INT_SET_1_RMSK                                               0xffffffff
#define HWIO_INT_SET_1_SHFT                                                        0
#define HWIO_INT_SET_1_OUT(v)                                             \
        out_dword(HWIO_INT_SET_1_ADDR,v)
#define HWIO_INT_SET_1_OUTM(m,v)                                          \
        out_dword_masked(HWIO_INT_SET_1_ADDR,m,v,HWIO_INT_SET_1_shadow)
#define HWIO_INT_SET_1_SSBI_INT_BMSK                                      0x80000000
#define HWIO_INT_SET_1_SSBI_INT_SHFT                                            0x1f
#define HWIO_INT_SET_1_SPI1_INPUT_SERVICE_IRQ_BMSK                        0x40000000
#define HWIO_INT_SET_1_SPI1_INPUT_SERVICE_IRQ_SHFT                              0x1e
#define HWIO_INT_SET_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                       0x20000000
#define HWIO_INT_SET_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                             0x1d
#define HWIO_INT_SET_1_SPI1_ERROR_IRQ_BMSK                                0x10000000
#define HWIO_INT_SET_1_SPI1_ERROR_IRQ_SHFT                                      0x1c
#define HWIO_INT_SET_1_SPI0_INPUT_SERVICE_IRQ_BMSK                         0x8000000
#define HWIO_INT_SET_1_SPI0_INPUT_SERVICE_IRQ_SHFT                              0x1b
#define HWIO_INT_SET_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                        0x4000000
#define HWIO_INT_SET_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                             0x1a
#define HWIO_INT_SET_1_SPI0_ERROR_IRQ_BMSK                                 0x2000000
#define HWIO_INT_SET_1_SPI0_ERROR_IRQ_SHFT                                      0x19
#define HWIO_INT_SET_1_APP_SEC_ERR_BMSK                                    0x1000000
#define HWIO_INT_SET_1_APP_SEC_ERR_SHFT                                         0x18
#define HWIO_INT_SET_1_SYS_SEC_ERR_BMSK                                     0x800000
#define HWIO_INT_SET_1_SYS_SEC_ERR_SHFT                                         0x17
#define HWIO_INT_SET_1_SYS_POINTER_WRAP_BMSK                                0x400000
#define HWIO_INT_SET_1_SYS_POINTER_WRAP_SHFT                                    0x16
#define HWIO_INT_SET_1_APP_POINTER_WRAP_BMSK                                0x200000
#define HWIO_INT_SET_1_APP_POINTER_WRAP_SHFT                                    0x15
#define HWIO_INT_SET_1_BPM_INT_BMSK                                         0x100000
#define HWIO_INT_SET_1_BPM_INT_SHFT                                             0x14
#define HWIO_INT_SET_1_JD_INT_BMSK                                           0x80000
#define HWIO_INT_SET_1_JD_INT_SHFT                                              0x13
#define HWIO_INT_SET_1_GPIO2_GROUP_INT_BMSK                                  0x40000
#define HWIO_INT_SET_1_GPIO2_GROUP_INT_SHFT                                     0x12
#define HWIO_INT_SET_1_GPIO1_GROUP_INT_BMSK                                  0x20000
#define HWIO_INT_SET_1_GPIO1_GROUP_INT_SHFT                                     0x11
#define HWIO_INT_SET_1_USB_HS_IRQ_BMSK                                       0x10000
#define HWIO_INT_SET_1_USB_HS_IRQ_SHFT                                          0x10
#define HWIO_INT_SET_1_ADSP_INT_2_BMSK                                        0x8000
#define HWIO_INT_SET_1_ADSP_INT_2_SHFT                                           0xf
#define HWIO_INT_SET_1_ADSP_INT_1_BMSK                                        0x4000
#define HWIO_INT_SET_1_ADSP_INT_1_SHFT                                           0xe
#define HWIO_INT_SET_1_ADSP_INT_0_BMSK                                        0x2000
#define HWIO_INT_SET_1_ADSP_INT_0_SHFT                                           0xd
#define HWIO_INT_SET_1_PM_INT_N_BMSK                                          0x1000
#define HWIO_INT_SET_1_PM_INT_N_SHFT                                             0xc
#define HWIO_INT_SET_1_I2CC1_INT_BMSK                                          0x800
#define HWIO_INT_SET_1_I2CC1_INT_SHFT                                            0xb
#define HWIO_INT_SET_1_I2CC0_INT_BMSK                                          0x400
#define HWIO_INT_SET_1_I2CC0_INT_SHFT                                            0xa
#define HWIO_INT_SET_1_KEYSENSE_GROUP_INT_BMSK                                 0x200
#define HWIO_INT_SET_1_KEYSENSE_GROUP_INT_SHFT                                   0x9
#define HWIO_INT_SET_1_UART1_INT_BMSK                                          0x100
#define HWIO_INT_SET_1_UART1_INT_SHFT                                            0x8
#define HWIO_INT_SET_1_UART0_INT_BMSK                                           0x80
#define HWIO_INT_SET_1_UART0_INT_SHFT                                            0x7
#define HWIO_INT_SET_1_AUX_CODEC_ONES_INT_BMSK                                  0x40
#define HWIO_INT_SET_1_AUX_CODEC_ONES_INT_SHFT                                   0x6
#define HWIO_INT_SET_1_SDCC_INT_0_BMSK                                          0x20
#define HWIO_INT_SET_1_SDCC_INT_0_SHFT                                           0x5
#define HWIO_INT_SET_1_SDCC_INT_1_BMSK                                          0x10
#define HWIO_INT_SET_1_SDCC_INT_1_SHFT                                           0x4
#define HWIO_INT_SET_1_TIME_TICK_INT_BMSK                                        0x8
#define HWIO_INT_SET_1_TIME_TICK_INT_SHFT                                        0x3
#define HWIO_INT_SET_1_SLEEP_TIME_TICK_INT_BMSK                                  0x4
#define HWIO_INT_SET_1_SLEEP_TIME_TICK_INT_SHFT                                  0x2
#define HWIO_INT_SET_1_SLEEP_TIMER_0_INT_BMSK                                    0x2
#define HWIO_INT_SET_1_SLEEP_TIMER_0_INT_SHFT                                    0x1
#define HWIO_INT_SET_1_SLEEP_TIMER_1_INT_BMSK                                    0x1
#define HWIO_INT_SET_1_SLEEP_TIMER_1_INT_SHFT                                      0

#define HWIO_INT_POL_SET_ADDR                                             0x80006040
#define HWIO_INT_POL_SET_RMSK                                                  0x3ff
#define HWIO_INT_POL_SET_SHFT                                                      0
#define HWIO_INT_POL_SET_IN                                               \
        in_dword_masked(HWIO_INT_POL_SET_ADDR, HWIO_INT_POL_SET_RMSK)
#define HWIO_INT_POL_SET_INM(m)                                           \
        in_dword_masked(HWIO_INT_POL_SET_ADDR, m)
#define HWIO_INT_POL_SET_OUT(v)                                           \
        out_dword(HWIO_INT_POL_SET_ADDR,v)
#define HWIO_INT_POL_SET_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_INT_POL_SET_ADDR,m,v,HWIO_INT_POL_SET_IN); \
		HWIO_INTFREE()
#define HWIO_INT_POL_SET_UART2_RX_DATA_INT_BMSK                                0x200
#define HWIO_INT_POL_SET_UART2_RX_DATA_INT_SHFT                                  0x9
#define HWIO_INT_POL_SET_UART2_RX_DATA_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL        0x1
#define HWIO_INT_POL_SET_UART2_RX_DATA_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART1_RX_DATA_INT_BMSK                                0x100
#define HWIO_INT_POL_SET_UART1_RX_DATA_INT_SHFT                                  0x8
#define HWIO_INT_POL_SET_UART1_RX_DATA_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL        0x1
#define HWIO_INT_POL_SET_UART1_RX_DATA_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART0_RX_DATA_INT_BMSK                                 0x80
#define HWIO_INT_POL_SET_UART0_RX_DATA_INT_SHFT                                  0x7
#define HWIO_INT_POL_SET_UART0_RX_DATA_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL        0x1
#define HWIO_INT_POL_SET_UART0_RX_DATA_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART_DM_RX_DATA_INT_BMSK                               0x40
#define HWIO_INT_POL_SET_UART_DM_RX_DATA_INT_SHFT                                0x6
#define HWIO_INT_POL_SET_UART_DM_RX_DATA_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL        0x1
#define HWIO_INT_POL_SET_UART_DM_RX_DATA_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART_DM_INT_BMSK                                       0x20
#define HWIO_INT_POL_SET_UART_DM_INT_SHFT                                        0x5
#define HWIO_INT_POL_SET_UART_DM_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL           0x1
#define HWIO_INT_POL_SET_UART_DM_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART2_INT_BMSK                                         0x10
#define HWIO_INT_POL_SET_UART2_INT_SHFT                                          0x4
#define HWIO_INT_POL_SET_UART2_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL             0x1
#define HWIO_INT_POL_SET_UART2_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART1_INT_BMSK                                          0x8
#define HWIO_INT_POL_SET_UART1_INT_SHFT                                          0x3
#define HWIO_INT_POL_SET_UART1_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL             0x1
#define HWIO_INT_POL_SET_UART1_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_UART0_INT_BMSK                                          0x4
#define HWIO_INT_POL_SET_UART0_INT_SHFT                                          0x2
#define HWIO_INT_POL_SET_UART0_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL             0x1
#define HWIO_INT_POL_SET_UART0_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0
#define HWIO_INT_POL_SET_JD_INT_BMSK                                             0x2
#define HWIO_INT_POL_SET_JD_INT_SHFT                                             0x1
#define HWIO_INT_POL_SET_JD_INT_INVERTS_THE_INTERRUPT_SIGNAL_FVAL                0x1
#define HWIO_INT_POL_SET_JD_INT_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL            0
#define HWIO_INT_POL_SET_PM_INT_N_BMSK                                           0x1
#define HWIO_INT_POL_SET_PM_INT_N_SHFT                                             0
#define HWIO_INT_POL_SET_PM_INT_N_INVERTS_THE_INTERRUPT_SIGNAL_FVAL              0x1
#define HWIO_INT_POL_SET_PM_INT_N_PASSES_THE_SIGNAL_WIHOUT_INVERSION_FVAL          0

// Sub-Section 23.1.2: Interrupt controller read/write registers 
#define HWIO_IRQ_EN_0_ADDR                                                0x80006030
#define HWIO_IRQ_EN_0_RMSK                                                 0xfffffff
#define HWIO_IRQ_EN_0_SHFT                                                         0
#define HWIO_IRQ_EN_0_IN                                                  \
        in_dword_masked(HWIO_IRQ_EN_0_ADDR, HWIO_IRQ_EN_0_RMSK)
#define HWIO_IRQ_EN_0_INM(m)                                              \
        in_dword_masked(HWIO_IRQ_EN_0_ADDR, m)
#define HWIO_IRQ_EN_0_OUT(v)                                              \
        out_dword(HWIO_IRQ_EN_0_ADDR,v)
#define HWIO_IRQ_EN_0_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IRQ_EN_0_ADDR,m,v,HWIO_IRQ_EN_0_IN); \
		HWIO_INTFREE()
#define HWIO_IRQ_EN_0_UART2_RX_DATA_INT_BMSK                               0x8000000
#define HWIO_IRQ_EN_0_UART2_RX_DATA_INT_SHFT                                    0x1b
#define HWIO_IRQ_EN_0_UART1_RX_DATA_INT_BMSK                               0x4000000
#define HWIO_IRQ_EN_0_UART1_RX_DATA_INT_SHFT                                    0x1a
#define HWIO_IRQ_EN_0_UART0_RX_DATA_INT_BMSK                               0x2000000
#define HWIO_IRQ_EN_0_UART0_RX_DATA_INT_SHFT                                    0x19
#define HWIO_IRQ_EN_0_UART_DM_RX_DATA_INT_BMSK                             0x1000000
#define HWIO_IRQ_EN_0_UART_DM_RX_DATA_INT_SHFT                                  0x18
#define HWIO_IRQ_EN_0_UART_DM_INT_BMSK                                      0x800000
#define HWIO_IRQ_EN_0_UART_DM_INT_SHFT                                          0x17
#define HWIO_IRQ_EN_0_MDP_INT_BMSK                                          0x400000
#define HWIO_IRQ_EN_0_MDP_INT_SHFT                                              0x16
#define HWIO_IRQ_EN_0_CAMIF_PAD_REG_OVERFLOW_BMSK                           0x200000
#define HWIO_IRQ_EN_0_CAMIF_PAD_REG_OVERFLOW_SHFT                               0x15
#define HWIO_IRQ_EN_0_I2CC_INT_BMSK                                         0x100000
#define HWIO_IRQ_EN_0_I2CC_INT_SHFT                                             0x14
#define HWIO_IRQ_EN_0_I2CC2_INT_BMSK                                         0x80000
#define HWIO_IRQ_EN_0_I2CC2_INT_SHFT                                            0x13
#define HWIO_IRQ_EN_0_UART2_INT_BMSK                                         0x40000
#define HWIO_IRQ_EN_0_UART2_INT_SHFT                                            0x12
#define HWIO_IRQ_EN_0_SPI2_INPUT_SERVICE_IRQ_BMSK                            0x20000
#define HWIO_IRQ_EN_0_SPI2_INPUT_SERVICE_IRQ_SHFT                               0x11
#define HWIO_IRQ_EN_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                           0x10000
#define HWIO_IRQ_EN_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                              0x10
#define HWIO_IRQ_EN_0_SPI2_ERROR_IRQ_BMSK                                     0x8000
#define HWIO_IRQ_EN_0_SPI2_ERROR_IRQ_SHFT                                        0xf
#define HWIO_IRQ_EN_0_MODEM_TO_ARM_INT_BMSK                                   0x7fff
#define HWIO_IRQ_EN_0_MODEM_TO_ARM_INT_SHFT                                        0

#define HWIO_IRQ_EN_1_ADDR                                                0x80006034
#define HWIO_IRQ_EN_1_RMSK                                                0xffffffff
#define HWIO_IRQ_EN_1_SHFT                                                         0
#define HWIO_IRQ_EN_1_IN                                                  \
        in_dword_masked(HWIO_IRQ_EN_1_ADDR, HWIO_IRQ_EN_1_RMSK)
#define HWIO_IRQ_EN_1_INM(m)                                              \
        in_dword_masked(HWIO_IRQ_EN_1_ADDR, m)
#define HWIO_IRQ_EN_1_OUT(v)                                              \
        out_dword(HWIO_IRQ_EN_1_ADDR,v)
#define HWIO_IRQ_EN_1_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IRQ_EN_1_ADDR,m,v,HWIO_IRQ_EN_1_IN); \
		HWIO_INTFREE()
#define HWIO_IRQ_EN_1_SSBI_INT_BMSK                                       0x80000000
#define HWIO_IRQ_EN_1_SSBI_INT_SHFT                                             0x1f
#define HWIO_IRQ_EN_1_SPI1_INPUT_SERVICE_IRQ_BMSK                         0x40000000
#define HWIO_IRQ_EN_1_SPI1_INPUT_SERVICE_IRQ_SHFT                               0x1e
#define HWIO_IRQ_EN_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                        0x20000000
#define HWIO_IRQ_EN_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                              0x1d
#define HWIO_IRQ_EN_1_SPI1_ERROR_IRQ_BMSK                                 0x10000000
#define HWIO_IRQ_EN_1_SPI1_ERROR_IRQ_SHFT                                       0x1c
#define HWIO_IRQ_EN_1_SPI0_INPUT_SERVICE_IRQ_BMSK                          0x8000000
#define HWIO_IRQ_EN_1_SPI0_INPUT_SERVICE_IRQ_SHFT                               0x1b
#define HWIO_IRQ_EN_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                         0x4000000
#define HWIO_IRQ_EN_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                              0x1a
#define HWIO_IRQ_EN_1_SPI0_ERROR_IRQ_BMSK                                  0x2000000
#define HWIO_IRQ_EN_1_SPI0_ERROR_IRQ_SHFT                                       0x19
#define HWIO_IRQ_EN_1_APP_SEC_ERR_BMSK                                     0x1000000
#define HWIO_IRQ_EN_1_APP_SEC_ERR_SHFT                                          0x18
#define HWIO_IRQ_EN_1_SYS_SEC_ERR_BMSK                                      0x800000
#define HWIO_IRQ_EN_1_SYS_SEC_ERR_SHFT                                          0x17
#define HWIO_IRQ_EN_1_SYS_POINTER_WRAP_BMSK                                 0x400000
#define HWIO_IRQ_EN_1_SYS_POINTER_WRAP_SHFT                                     0x16
#define HWIO_IRQ_EN_1_APP_POINTER_WRAP_BMSK                                 0x200000
#define HWIO_IRQ_EN_1_APP_POINTER_WRAP_SHFT                                     0x15
#define HWIO_IRQ_EN_1_BPM_INT_BMSK                                          0x100000
#define HWIO_IRQ_EN_1_BPM_INT_SHFT                                              0x14
#define HWIO_IRQ_EN_1_JD_INT_BMSK                                            0x80000
#define HWIO_IRQ_EN_1_JD_INT_SHFT                                               0x13
#define HWIO_IRQ_EN_1_GPIO2_GROUP_INT_BMSK                                   0x40000
#define HWIO_IRQ_EN_1_GPIO2_GROUP_INT_SHFT                                      0x12
#define HWIO_IRQ_EN_1_GPIO1_GROUP_INT_BMSK                                   0x20000
#define HWIO_IRQ_EN_1_GPIO1_GROUP_INT_SHFT                                      0x11
#define HWIO_IRQ_EN_1_USB_HS_IRQ_BMSK                                        0x10000
#define HWIO_IRQ_EN_1_USB_HS_IRQ_SHFT                                           0x10
#define HWIO_IRQ_EN_1_ADSP_INT_2_BMSK                                         0x8000
#define HWIO_IRQ_EN_1_ADSP_INT_2_SHFT                                            0xf
#define HWIO_IRQ_EN_1_ADSP_INT_1_BMSK                                         0x4000
#define HWIO_IRQ_EN_1_ADSP_INT_1_SHFT                                            0xe
#define HWIO_IRQ_EN_1_ADSP_INT_0_BMSK                                         0x2000
#define HWIO_IRQ_EN_1_ADSP_INT_0_SHFT                                            0xd
#define HWIO_IRQ_EN_1_PM_INT_N_BMSK                                           0x1000
#define HWIO_IRQ_EN_1_PM_INT_N_SHFT                                              0xc
#define HWIO_IRQ_EN_1_I2CC1_INT_BMSK                                           0x800
#define HWIO_IRQ_EN_1_I2CC1_INT_SHFT                                             0xb
#define HWIO_IRQ_EN_1_I2CC0_INT_BMSK                                           0x400
#define HWIO_IRQ_EN_1_I2CC0_INT_SHFT                                             0xa
#define HWIO_IRQ_EN_1_KEYSENSE_GROUP_INT_BMSK                                  0x200
#define HWIO_IRQ_EN_1_KEYSENSE_GROUP_INT_SHFT                                    0x9
#define HWIO_IRQ_EN_1_UART1_INT_BMSK                                           0x100
#define HWIO_IRQ_EN_1_UART1_INT_SHFT                                             0x8
#define HWIO_IRQ_EN_1_UART0_INT_BMSK                                            0x80
#define HWIO_IRQ_EN_1_UART0_INT_SHFT                                             0x7
#define HWIO_IRQ_EN_1_AUX_CODEC_ONES_INT_BMSK                                   0x40
#define HWIO_IRQ_EN_1_AUX_CODEC_ONES_INT_SHFT                                    0x6
#define HWIO_IRQ_EN_1_SDCC_INT_0_BMSK                                           0x20
#define HWIO_IRQ_EN_1_SDCC_INT_0_SHFT                                            0x5
#define HWIO_IRQ_EN_1_SDCC_INT_1_BMSK                                           0x10
#define HWIO_IRQ_EN_1_SDCC_INT_1_SHFT                                            0x4
#define HWIO_IRQ_EN_1_TIME_TICK_INT_BMSK                                         0x8
#define HWIO_IRQ_EN_1_TIME_TICK_INT_SHFT                                         0x3
#define HWIO_IRQ_EN_1_SLEEP_TIME_TICK_INT_BMSK                                   0x4
#define HWIO_IRQ_EN_1_SLEEP_TIME_TICK_INT_SHFT                                   0x2
#define HWIO_IRQ_EN_1_SLEEP_TIMER_0_INT_BMSK                                     0x2
#define HWIO_IRQ_EN_1_SLEEP_TIMER_0_INT_SHFT                                     0x1
#define HWIO_IRQ_EN_1_SLEEP_TIMER_1_INT_BMSK                                     0x1
#define HWIO_IRQ_EN_1_SLEEP_TIMER_1_INT_SHFT                                       0

#define HWIO_FIQ_EN_0_ADDR                                                0x80006038
#define HWIO_FIQ_EN_0_RMSK                                                 0xfffffff
#define HWIO_FIQ_EN_0_SHFT                                                         0
#define HWIO_FIQ_EN_0_IN                                                  \
        in_dword_masked(HWIO_FIQ_EN_0_ADDR, HWIO_FIQ_EN_0_RMSK)
#define HWIO_FIQ_EN_0_INM(m)                                              \
        in_dword_masked(HWIO_FIQ_EN_0_ADDR, m)
#define HWIO_FIQ_EN_0_OUT(v)                                              \
        out_dword(HWIO_FIQ_EN_0_ADDR,v)
#define HWIO_FIQ_EN_0_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FIQ_EN_0_ADDR,m,v,HWIO_FIQ_EN_0_IN); \
		HWIO_INTFREE()
#define HWIO_FIQ_EN_0_UART2_RX_DATA_INT_BMSK                               0x8000000
#define HWIO_FIQ_EN_0_UART2_RX_DATA_INT_SHFT                                    0x1b
#define HWIO_FIQ_EN_0_UART1_RX_DATA_INT_BMSK                               0x4000000
#define HWIO_FIQ_EN_0_UART1_RX_DATA_INT_SHFT                                    0x1a
#define HWIO_FIQ_EN_0_UART0_RX_DATA_INT_BMSK                               0x2000000
#define HWIO_FIQ_EN_0_UART0_RX_DATA_INT_SHFT                                    0x19
#define HWIO_FIQ_EN_0_UART_DM_RX_DATA_INT_BMSK                             0x1000000
#define HWIO_FIQ_EN_0_UART_DM_RX_DATA_INT_SHFT                                  0x18
#define HWIO_FIQ_EN_0_UART_DM_INT_BMSK                                      0x800000
#define HWIO_FIQ_EN_0_UART_DM_INT_SHFT                                          0x17
#define HWIO_FIQ_EN_0_MDP_INT_BMSK                                          0x400000
#define HWIO_FIQ_EN_0_MDP_INT_SHFT                                              0x16
#define HWIO_FIQ_EN_0_CAMIF_PAD_REG_OVERFLOW_BMSK                           0x200000
#define HWIO_FIQ_EN_0_CAMIF_PAD_REG_OVERFLOW_SHFT                               0x15
#define HWIO_FIQ_EN_0_I2CC_INT_BMSK                                         0x100000
#define HWIO_FIQ_EN_0_I2CC_INT_SHFT                                             0x14
#define HWIO_FIQ_EN_0_I2CC2_INT_BMSK                                         0x80000
#define HWIO_FIQ_EN_0_I2CC2_INT_SHFT                                            0x13
#define HWIO_FIQ_EN_0_UART2_INT_BMSK                                         0x40000
#define HWIO_FIQ_EN_0_UART2_INT_SHFT                                            0x12
#define HWIO_FIQ_EN_0_SPI2_INPUT_SERVICE_IRQ_BMSK                            0x20000
#define HWIO_FIQ_EN_0_SPI2_INPUT_SERVICE_IRQ_SHFT                               0x11
#define HWIO_FIQ_EN_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                           0x10000
#define HWIO_FIQ_EN_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                              0x10
#define HWIO_FIQ_EN_0_SPI2_ERROR_IRQ_BMSK                                     0x8000
#define HWIO_FIQ_EN_0_SPI2_ERROR_IRQ_SHFT                                        0xf
#define HWIO_FIQ_EN_0_MODEM_TO_ARM_INT_BMSK                                   0x7fff
#define HWIO_FIQ_EN_0_MODEM_TO_ARM_INT_SHFT                                        0

#define HWIO_FIQ_EN_1_ADDR                                                0x8000603c
#define HWIO_FIQ_EN_1_RMSK                                                0xffffffff
#define HWIO_FIQ_EN_1_SHFT                                                         0
#define HWIO_FIQ_EN_1_IN                                                  \
        in_dword_masked(HWIO_FIQ_EN_1_ADDR, HWIO_FIQ_EN_1_RMSK)
#define HWIO_FIQ_EN_1_INM(m)                                              \
        in_dword_masked(HWIO_FIQ_EN_1_ADDR, m)
#define HWIO_FIQ_EN_1_OUT(v)                                              \
        out_dword(HWIO_FIQ_EN_1_ADDR,v)
#define HWIO_FIQ_EN_1_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_FIQ_EN_1_ADDR,m,v,HWIO_FIQ_EN_1_IN); \
		HWIO_INTFREE()
#define HWIO_FIQ_EN_1_SSBI_INT_BMSK                                       0x80000000
#define HWIO_FIQ_EN_1_SSBI_INT_SHFT                                             0x1f
#define HWIO_FIQ_EN_1_SPI1_INPUT_SERVICE_IRQ_BMSK                         0x40000000
#define HWIO_FIQ_EN_1_SPI1_INPUT_SERVICE_IRQ_SHFT                               0x1e
#define HWIO_FIQ_EN_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                        0x20000000
#define HWIO_FIQ_EN_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                              0x1d
#define HWIO_FIQ_EN_1_SPI1_ERROR_IRQ_BMSK                                 0x10000000
#define HWIO_FIQ_EN_1_SPI1_ERROR_IRQ_SHFT                                       0x1c
#define HWIO_FIQ_EN_1_SPI0_INPUT_SERVICE_IRQ_BMSK                          0x8000000
#define HWIO_FIQ_EN_1_SPI0_INPUT_SERVICE_IRQ_SHFT                               0x1b
#define HWIO_FIQ_EN_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                         0x4000000
#define HWIO_FIQ_EN_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                              0x1a
#define HWIO_FIQ_EN_1_SPI0_ERROR_IRQ_BMSK                                  0x2000000
#define HWIO_FIQ_EN_1_SPI0_ERROR_IRQ_SHFT                                       0x19
#define HWIO_FIQ_EN_1_APP_SEC_ERR_BMSK                                     0x1000000
#define HWIO_FIQ_EN_1_APP_SEC_ERR_SHFT                                          0x18
#define HWIO_FIQ_EN_1_SYS_SEC_ERR_BMSK                                      0x800000
#define HWIO_FIQ_EN_1_SYS_SEC_ERR_SHFT                                          0x17
#define HWIO_FIQ_EN_1_SYS_POINTER_WRAP_BMSK                                 0x400000
#define HWIO_FIQ_EN_1_SYS_POINTER_WRAP_SHFT                                     0x16
#define HWIO_FIQ_EN_1_APP_POINTER_WRAP_BMSK                                 0x200000
#define HWIO_FIQ_EN_1_APP_POINTER_WRAP_SHFT                                     0x15
#define HWIO_FIQ_EN_1_BPM_INT_BMSK                                          0x100000
#define HWIO_FIQ_EN_1_BPM_INT_SHFT                                              0x14
#define HWIO_FIQ_EN_1_JD_INT_BMSK                                            0x80000
#define HWIO_FIQ_EN_1_JD_INT_SHFT                                               0x13
#define HWIO_FIQ_EN_1_GPIO2_GROUP_INT_BMSK                                   0x40000
#define HWIO_FIQ_EN_1_GPIO2_GROUP_INT_SHFT                                      0x12
#define HWIO_FIQ_EN_1_GPIO1_GROUP_INT_BMSK                                   0x20000
#define HWIO_FIQ_EN_1_GPIO1_GROUP_INT_SHFT                                      0x11
#define HWIO_FIQ_EN_1_USB_HS_IRQ_BMSK                                        0x10000
#define HWIO_FIQ_EN_1_USB_HS_IRQ_SHFT                                           0x10
#define HWIO_FIQ_EN_1_ADSP_INT_2_BMSK                                         0x8000
#define HWIO_FIQ_EN_1_ADSP_INT_2_SHFT                                            0xf
#define HWIO_FIQ_EN_1_ADSP_INT_1_BMSK                                         0x4000
#define HWIO_FIQ_EN_1_ADSP_INT_1_SHFT                                            0xe
#define HWIO_FIQ_EN_1_ADSP_INT_0_BMSK                                         0x2000
#define HWIO_FIQ_EN_1_ADSP_INT_0_SHFT                                            0xd
#define HWIO_FIQ_EN_1_PM_INT_N_BMSK                                           0x1000
#define HWIO_FIQ_EN_1_PM_INT_N_SHFT                                              0xc
#define HWIO_FIQ_EN_1_I2CC1_INT_BMSK                                           0x800
#define HWIO_FIQ_EN_1_I2CC1_INT_SHFT                                             0xb
#define HWIO_FIQ_EN_1_I2CC0_INT_BMSK                                           0x400
#define HWIO_FIQ_EN_1_I2CC0_INT_SHFT                                             0xa
#define HWIO_FIQ_EN_1_KEYSENSE_GROUP_INT_BMSK                                  0x200
#define HWIO_FIQ_EN_1_KEYSENSE_GROUP_INT_SHFT                                    0x9
#define HWIO_FIQ_EN_1_UART1_INT_BMSK                                           0x100
#define HWIO_FIQ_EN_1_UART1_INT_SHFT                                             0x8
#define HWIO_FIQ_EN_1_UART0_INT_BMSK                                            0x80
#define HWIO_FIQ_EN_1_UART0_INT_SHFT                                             0x7
#define HWIO_FIQ_EN_1_AUX_CODEC_ONES_INT_BMSK                                   0x40
#define HWIO_FIQ_EN_1_AUX_CODEC_ONES_INT_SHFT                                    0x6
#define HWIO_FIQ_EN_1_SDCC_INT_0_BMSK                                           0x20
#define HWIO_FIQ_EN_1_SDCC_INT_0_SHFT                                            0x5
#define HWIO_FIQ_EN_1_SDCC_INT_1_BMSK                                           0x10
#define HWIO_FIQ_EN_1_SDCC_INT_1_SHFT                                            0x4
#define HWIO_FIQ_EN_1_TIME_TICK_INT_BMSK                                         0x8
#define HWIO_FIQ_EN_1_TIME_TICK_INT_SHFT                                         0x3
#define HWIO_FIQ_EN_1_SLEEP_TIME_TICK_INT_BMSK                                   0x4
#define HWIO_FIQ_EN_1_SLEEP_TIME_TICK_INT_SHFT                                   0x2
#define HWIO_FIQ_EN_1_SLEEP_TIMER_0_INT_BMSK                                     0x2
#define HWIO_FIQ_EN_1_SLEEP_TIMER_0_INT_SHFT                                     0x1
#define HWIO_FIQ_EN_1_SLEEP_TIMER_1_INT_BMSK                                     0x1
#define HWIO_FIQ_EN_1_SLEEP_TIMER_1_INT_SHFT                                       0

#define HWIO_INT_DET_REG_0_ADDR                                           0x80006058
#define HWIO_INT_DET_REG_0_RMSK                                            0xfffffff
#define HWIO_INT_DET_REG_0_SHFT                                                    0
#define HWIO_INT_DET_REG_0_IN                                             \
        in_dword_masked(HWIO_INT_DET_REG_0_ADDR, HWIO_INT_DET_REG_0_RMSK)
#define HWIO_INT_DET_REG_0_INM(m)                                         \
        in_dword_masked(HWIO_INT_DET_REG_0_ADDR, m)
#define HWIO_INT_DET_REG_0_OUT(v)                                         \
        out_dword(HWIO_INT_DET_REG_0_ADDR,v)
#define HWIO_INT_DET_REG_0_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_INT_DET_REG_0_ADDR,m,v,HWIO_INT_DET_REG_0_IN); \
		HWIO_INTFREE()
#define HWIO_INT_DET_REG_0_UART2_RX_DATA_INT_BMSK                          0x8000000
#define HWIO_INT_DET_REG_0_UART2_RX_DATA_INT_SHFT                               0x1b
#define HWIO_INT_DET_REG_0_UART1_RX_DATA_INT_BMSK                          0x4000000
#define HWIO_INT_DET_REG_0_UART1_RX_DATA_INT_SHFT                               0x1a
#define HWIO_INT_DET_REG_0_UART0_RX_DATA_INT_BMSK                          0x2000000
#define HWIO_INT_DET_REG_0_UART0_RX_DATA_INT_SHFT                               0x19
#define HWIO_INT_DET_REG_0_UART_DM_RX_DATA_INT_BMSK                        0x1000000
#define HWIO_INT_DET_REG_0_UART_DM_RX_DATA_INT_SHFT                             0x18
#define HWIO_INT_DET_REG_0_UART_DM_INT_BMSK                                 0x800000
#define HWIO_INT_DET_REG_0_UART_DM_INT_SHFT                                     0x17
#define HWIO_INT_DET_REG_0_MDP_INT_BMSK                                     0x400000
#define HWIO_INT_DET_REG_0_MDP_INT_SHFT                                         0x16
#define HWIO_INT_DET_REG_0_CAMIF_PAD_REG_OVERFLOW_BMSK                      0x200000
#define HWIO_INT_DET_REG_0_CAMIF_PAD_REG_OVERFLOW_SHFT                          0x15
#define HWIO_INT_DET_REG_0_I2CC_INT_BMSK                                    0x100000
#define HWIO_INT_DET_REG_0_I2CC_INT_SHFT                                        0x14
#define HWIO_INT_DET_REG_0_I2CC2_INT_BMSK                                    0x80000
#define HWIO_INT_DET_REG_0_I2CC2_INT_SHFT                                       0x13
#define HWIO_INT_DET_REG_0_UART2_INT_BMSK                                    0x40000
#define HWIO_INT_DET_REG_0_UART2_INT_SHFT                                       0x12
#define HWIO_INT_DET_REG_0_SPI2_INPUT_SERVICE_IRQ_BMSK                       0x20000
#define HWIO_INT_DET_REG_0_SPI2_INPUT_SERVICE_IRQ_SHFT                          0x11
#define HWIO_INT_DET_REG_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                      0x10000
#define HWIO_INT_DET_REG_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                         0x10
#define HWIO_INT_DET_REG_0_SPI2_ERROR_IRQ_BMSK                                0x8000
#define HWIO_INT_DET_REG_0_SPI2_ERROR_IRQ_SHFT                                   0xf
#define HWIO_INT_DET_REG_0_MODEM_TO_ARM_INT_BMSK                              0x7fff
#define HWIO_INT_DET_REG_0_MODEM_TO_ARM_INT_SHFT                                   0

#define HWIO_INT_DET_REG_1_ADDR                                           0x8000605c
#define HWIO_INT_DET_REG_1_RMSK                                           0xffffffff
#define HWIO_INT_DET_REG_1_SHFT                                                    0
#define HWIO_INT_DET_REG_1_IN                                             \
        in_dword_masked(HWIO_INT_DET_REG_1_ADDR, HWIO_INT_DET_REG_1_RMSK)
#define HWIO_INT_DET_REG_1_INM(m)                                         \
        in_dword_masked(HWIO_INT_DET_REG_1_ADDR, m)
#define HWIO_INT_DET_REG_1_OUT(v)                                         \
        out_dword(HWIO_INT_DET_REG_1_ADDR,v)
#define HWIO_INT_DET_REG_1_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_INT_DET_REG_1_ADDR,m,v,HWIO_INT_DET_REG_1_IN); \
		HWIO_INTFREE()
#define HWIO_INT_DET_REG_1_SSBI_INT_BMSK                                  0x80000000
#define HWIO_INT_DET_REG_1_SSBI_INT_SHFT                                        0x1f
#define HWIO_INT_DET_REG_1_SPI1_INPUT_SERVICE_IRQ_BMSK                    0x40000000
#define HWIO_INT_DET_REG_1_SPI1_INPUT_SERVICE_IRQ_SHFT                          0x1e
#define HWIO_INT_DET_REG_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                   0x20000000
#define HWIO_INT_DET_REG_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                         0x1d
#define HWIO_INT_DET_REG_1_SPI1_ERROR_IRQ_BMSK                            0x10000000
#define HWIO_INT_DET_REG_1_SPI1_ERROR_IRQ_SHFT                                  0x1c
#define HWIO_INT_DET_REG_1_SPI0_INPUT_SERVICE_IRQ_BMSK                     0x8000000
#define HWIO_INT_DET_REG_1_SPI0_INPUT_SERVICE_IRQ_SHFT                          0x1b
#define HWIO_INT_DET_REG_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                    0x4000000
#define HWIO_INT_DET_REG_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                         0x1a
#define HWIO_INT_DET_REG_1_SPI0_ERROR_IRQ_BMSK                             0x2000000
#define HWIO_INT_DET_REG_1_SPI0_ERROR_IRQ_SHFT                                  0x19
#define HWIO_INT_DET_REG_1_APP_SEC_ERR_BMSK                                0x1000000
#define HWIO_INT_DET_REG_1_APP_SEC_ERR_SHFT                                     0x18
#define HWIO_INT_DET_REG_1_SYS_SEC_ERR_BMSK                                 0x800000
#define HWIO_INT_DET_REG_1_SYS_SEC_ERR_SHFT                                     0x17
#define HWIO_INT_DET_REG_1_SYS_POINTER_WRAP_BMSK                            0x400000
#define HWIO_INT_DET_REG_1_SYS_POINTER_WRAP_SHFT                                0x16
#define HWIO_INT_DET_REG_1_APP_POINTER_WRAP_BMSK                            0x200000
#define HWIO_INT_DET_REG_1_APP_POINTER_WRAP_SHFT                                0x15
#define HWIO_INT_DET_REG_1_BPM_INT_BMSK                                     0x100000
#define HWIO_INT_DET_REG_1_BPM_INT_SHFT                                         0x14
#define HWIO_INT_DET_REG_1_JD_INT_BMSK                                       0x80000
#define HWIO_INT_DET_REG_1_JD_INT_SHFT                                          0x13
#define HWIO_INT_DET_REG_1_GPIO2_GROUP_INT_BMSK                              0x40000
#define HWIO_INT_DET_REG_1_GPIO2_GROUP_INT_SHFT                                 0x12
#define HWIO_INT_DET_REG_1_GPIO1_GROUP_INT_BMSK                              0x20000
#define HWIO_INT_DET_REG_1_GPIO1_GROUP_INT_SHFT                                 0x11
#define HWIO_INT_DET_REG_1_USB_HS_IRQ_BMSK                                   0x10000
#define HWIO_INT_DET_REG_1_USB_HS_IRQ_SHFT                                      0x10
#define HWIO_INT_DET_REG_1_ADSP_INT_2_BMSK                                    0x8000
#define HWIO_INT_DET_REG_1_ADSP_INT_2_SHFT                                       0xf
#define HWIO_INT_DET_REG_1_ADSP_INT_1_BMSK                                    0x4000
#define HWIO_INT_DET_REG_1_ADSP_INT_1_SHFT                                       0xe
#define HWIO_INT_DET_REG_1_ADSP_INT_0_BMSK                                    0x2000
#define HWIO_INT_DET_REG_1_ADSP_INT_0_SHFT                                       0xd
#define HWIO_INT_DET_REG_1_PM_INT_N_BMSK                                      0x1000
#define HWIO_INT_DET_REG_1_PM_INT_N_SHFT                                         0xc
#define HWIO_INT_DET_REG_1_I2CC1_INT_BMSK                                      0x800
#define HWIO_INT_DET_REG_1_I2CC1_INT_SHFT                                        0xb
#define HWIO_INT_DET_REG_1_I2CC0_INT_BMSK                                      0x400
#define HWIO_INT_DET_REG_1_I2CC0_INT_SHFT                                        0xa
#define HWIO_INT_DET_REG_1_KEYSENSE_GROUP_INT_BMSK                             0x200
#define HWIO_INT_DET_REG_1_KEYSENSE_GROUP_INT_SHFT                               0x9
#define HWIO_INT_DET_REG_1_UART1_INT_BMSK                                      0x100
#define HWIO_INT_DET_REG_1_UART1_INT_SHFT                                        0x8
#define HWIO_INT_DET_REG_1_UART0_INT_BMSK                                       0x80
#define HWIO_INT_DET_REG_1_UART0_INT_SHFT                                        0x7
#define HWIO_INT_DET_REG_1_AUX_CODEC_ONES_INT_BMSK                              0x40
#define HWIO_INT_DET_REG_1_AUX_CODEC_ONES_INT_SHFT                               0x6
#define HWIO_INT_DET_REG_1_SDCC_INT_0_BMSK                                      0x20
#define HWIO_INT_DET_REG_1_SDCC_INT_0_SHFT                                       0x5
#define HWIO_INT_DET_REG_1_SDCC_INT_1_BMSK                                      0x10
#define HWIO_INT_DET_REG_1_SDCC_INT_1_SHFT                                       0x4
#define HWIO_INT_DET_REG_1_TIME_TICK_INT_BMSK                                    0x8
#define HWIO_INT_DET_REG_1_TIME_TICK_INT_SHFT                                    0x3
#define HWIO_INT_DET_REG_1_SLEEP_TIME_TICK_INT_BMSK                              0x4
#define HWIO_INT_DET_REG_1_SLEEP_TIME_TICK_INT_SHFT                              0x2
#define HWIO_INT_DET_REG_1_SLEEP_TIMER_0_INT_BMSK                                0x2
#define HWIO_INT_DET_REG_1_SLEEP_TIMER_0_INT_SHFT                                0x1
#define HWIO_INT_DET_REG_1_SLEEP_TIMER_1_INT_BMSK                                0x1
#define HWIO_INT_DET_REG_1_SLEEP_TIMER_1_INT_SHFT                                  0

// Sub-Section 23.1.3: Interrupt controller read registers
#define HWIO_IRQ_STATUS_0_ADDR                                            0x80006074
#define HWIO_IRQ_STATUS_0_RMSK                                             0xfffffff
#define HWIO_IRQ_STATUS_0_SHFT                                                     0
#define HWIO_IRQ_STATUS_0_IN                                              \
        in_dword_masked(HWIO_IRQ_STATUS_0_ADDR, HWIO_IRQ_STATUS_0_RMSK)
#define HWIO_IRQ_STATUS_0_INM(m)                                          \
        in_dword_masked(HWIO_IRQ_STATUS_0_ADDR, m)
#define HWIO_IRQ_STATUS_0_UART2_RX_DATA_INT_BMSK                           0x8000000
#define HWIO_IRQ_STATUS_0_UART2_RX_DATA_INT_SHFT                                0x1b
#define HWIO_IRQ_STATUS_0_UART1_RX_DATA_INT_BMSK                           0x4000000
#define HWIO_IRQ_STATUS_0_UART1_RX_DATA_INT_SHFT                                0x1a
#define HWIO_IRQ_STATUS_0_UART0_RX_DATA_INT_BMSK                           0x2000000
#define HWIO_IRQ_STATUS_0_UART0_RX_DATA_INT_SHFT                                0x19
#define HWIO_IRQ_STATUS_0_UART_DM_RX_DATA_INT_BMSK                         0x1000000
#define HWIO_IRQ_STATUS_0_UART_DM_RX_DATA_INT_SHFT                              0x18
#define HWIO_IRQ_STATUS_0_UART_DM_INT_BMSK                                  0x800000
#define HWIO_IRQ_STATUS_0_UART_DM_INT_SHFT                                      0x17
#define HWIO_IRQ_STATUS_0_MDP_INT_BMSK                                      0x400000
#define HWIO_IRQ_STATUS_0_MDP_INT_SHFT                                          0x16
#define HWIO_IRQ_STATUS_0_CAMIF_PAD_REG_OVERFLOW_BMSK                       0x200000
#define HWIO_IRQ_STATUS_0_CAMIF_PAD_REG_OVERFLOW_SHFT                           0x15
#define HWIO_IRQ_STATUS_0_I2CC_INT_BMSK                                     0x100000
#define HWIO_IRQ_STATUS_0_I2CC_INT_SHFT                                         0x14
#define HWIO_IRQ_STATUS_0_I2CC2_INT_BMSK                                     0x80000
#define HWIO_IRQ_STATUS_0_I2CC2_INT_SHFT                                        0x13
#define HWIO_IRQ_STATUS_0_UART2_INT_BMSK                                     0x40000
#define HWIO_IRQ_STATUS_0_UART2_INT_SHFT                                        0x12
#define HWIO_IRQ_STATUS_0_SPI2_INPUT_SERVICE_IRQ_BMSK                        0x20000
#define HWIO_IRQ_STATUS_0_SPI2_INPUT_SERVICE_IRQ_SHFT                           0x11
#define HWIO_IRQ_STATUS_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                       0x10000
#define HWIO_IRQ_STATUS_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                          0x10
#define HWIO_IRQ_STATUS_0_SPI2_ERROR_IRQ_BMSK                                 0x8000
#define HWIO_IRQ_STATUS_0_SPI2_ERROR_IRQ_SHFT                                    0xf
#define HWIO_IRQ_STATUS_0_MODEM_TO_ARM_INT_BMSK                               0x7fff
#define HWIO_IRQ_STATUS_0_MODEM_TO_ARM_INT_SHFT                                    0

#define HWIO_IRQ_STATUS_1_ADDR                                            0x80006078
#define HWIO_IRQ_STATUS_1_RMSK                                            0xffffffff
#define HWIO_IRQ_STATUS_1_SHFT                                                     0
#define HWIO_IRQ_STATUS_1_IN                                              \
        in_dword_masked(HWIO_IRQ_STATUS_1_ADDR, HWIO_IRQ_STATUS_1_RMSK)
#define HWIO_IRQ_STATUS_1_INM(m)                                          \
        in_dword_masked(HWIO_IRQ_STATUS_1_ADDR, m)
#define HWIO_IRQ_STATUS_1_SSBI_INT_BMSK                                   0x80000000
#define HWIO_IRQ_STATUS_1_SSBI_INT_SHFT                                         0x1f
#define HWIO_IRQ_STATUS_1_SPI1_INPUT_SERVICE_IRQ_BMSK                     0x40000000
#define HWIO_IRQ_STATUS_1_SPI1_INPUT_SERVICE_IRQ_SHFT                           0x1e
#define HWIO_IRQ_STATUS_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                    0x20000000
#define HWIO_IRQ_STATUS_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                          0x1d
#define HWIO_IRQ_STATUS_1_SPI1_ERROR_IRQ_BMSK                             0x10000000
#define HWIO_IRQ_STATUS_1_SPI1_ERROR_IRQ_SHFT                                   0x1c
#define HWIO_IRQ_STATUS_1_SPI0_INPUT_SERVICE_IRQ_BMSK                      0x8000000
#define HWIO_IRQ_STATUS_1_SPI0_INPUT_SERVICE_IRQ_SHFT                           0x1b
#define HWIO_IRQ_STATUS_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                     0x4000000
#define HWIO_IRQ_STATUS_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                          0x1a
#define HWIO_IRQ_STATUS_1_SPI0_ERROR_IRQ_BMSK                              0x2000000
#define HWIO_IRQ_STATUS_1_SPI0_ERROR_IRQ_SHFT                                   0x19
#define HWIO_IRQ_STATUS_1_APP_SEC_ERR_BMSK                                 0x1000000
#define HWIO_IRQ_STATUS_1_APP_SEC_ERR_SHFT                                      0x18
#define HWIO_IRQ_STATUS_1_SYS_SEC_ERR_BMSK                                  0x800000
#define HWIO_IRQ_STATUS_1_SYS_SEC_ERR_SHFT                                      0x17
#define HWIO_IRQ_STATUS_1_SYS_POINTER_WRAP_BMSK                             0x400000
#define HWIO_IRQ_STATUS_1_SYS_POINTER_WRAP_SHFT                                 0x16
#define HWIO_IRQ_STATUS_1_APP_POINTER_WRAP_BMSK                             0x200000
#define HWIO_IRQ_STATUS_1_APP_POINTER_WRAP_SHFT                                 0x15
#define HWIO_IRQ_STATUS_1_BPM_INT_BMSK                                      0x100000
#define HWIO_IRQ_STATUS_1_BPM_INT_SHFT                                          0x14
#define HWIO_IRQ_STATUS_1_JD_INT_BMSK                                        0x80000
#define HWIO_IRQ_STATUS_1_JD_INT_SHFT                                           0x13
#define HWIO_IRQ_STATUS_1_GPIO2_GROUP_INT_BMSK                               0x40000
#define HWIO_IRQ_STATUS_1_GPIO2_GROUP_INT_SHFT                                  0x12
#define HWIO_IRQ_STATUS_1_GPIO1_GROUP_INT_BMSK                               0x20000
#define HWIO_IRQ_STATUS_1_GPIO1_GROUP_INT_SHFT                                  0x11
#define HWIO_IRQ_STATUS_1_USB_HS_IRQ_BMSK                                    0x10000
#define HWIO_IRQ_STATUS_1_USB_HS_IRQ_SHFT                                       0x10
#define HWIO_IRQ_STATUS_1_ADSP_INT_2_BMSK                                     0x8000
#define HWIO_IRQ_STATUS_1_ADSP_INT_2_SHFT                                        0xf
#define HWIO_IRQ_STATUS_1_ADSP_INT_1_BMSK                                     0x4000
#define HWIO_IRQ_STATUS_1_ADSP_INT_1_SHFT                                        0xe
#define HWIO_IRQ_STATUS_1_ADSP_INT_0_BMSK                                     0x2000
#define HWIO_IRQ_STATUS_1_ADSP_INT_0_SHFT                                        0xd
#define HWIO_IRQ_STATUS_1_PM_INT_N_BMSK                                       0x1000
#define HWIO_IRQ_STATUS_1_PM_INT_N_SHFT                                          0xc
#define HWIO_IRQ_STATUS_1_I2CC1_INT_BMSK                                       0x800
#define HWIO_IRQ_STATUS_1_I2CC1_INT_SHFT                                         0xb
#define HWIO_IRQ_STATUS_1_I2CC0_INT_BMSK                                       0x400
#define HWIO_IRQ_STATUS_1_I2CC0_INT_SHFT                                         0xa
#define HWIO_IRQ_STATUS_1_KEYSENSE_GROUP_INT_BMSK                              0x200
#define HWIO_IRQ_STATUS_1_KEYSENSE_GROUP_INT_SHFT                                0x9
#define HWIO_IRQ_STATUS_1_UART1_INT_BMSK                                       0x100
#define HWIO_IRQ_STATUS_1_UART1_INT_SHFT                                         0x8
#define HWIO_IRQ_STATUS_1_UART0_INT_BMSK                                        0x80
#define HWIO_IRQ_STATUS_1_UART0_INT_SHFT                                         0x7
#define HWIO_IRQ_STATUS_1_AUX_CODEC_ONES_INT_BMSK                               0x40
#define HWIO_IRQ_STATUS_1_AUX_CODEC_ONES_INT_SHFT                                0x6
#define HWIO_IRQ_STATUS_1_SDCC_INT_0_BMSK                                       0x20
#define HWIO_IRQ_STATUS_1_SDCC_INT_0_SHFT                                        0x5
#define HWIO_IRQ_STATUS_1_SDCC_INT_1_BMSK                                       0x10
#define HWIO_IRQ_STATUS_1_SDCC_INT_1_SHFT                                        0x4
#define HWIO_IRQ_STATUS_1_TIME_TICK_INT_BMSK                                     0x8
#define HWIO_IRQ_STATUS_1_TIME_TICK_INT_SHFT                                     0x3
#define HWIO_IRQ_STATUS_1_SLEEP_TIME_TICK_INT_BMSK                               0x4
#define HWIO_IRQ_STATUS_1_SLEEP_TIME_TICK_INT_SHFT                               0x2
#define HWIO_IRQ_STATUS_1_SLEEP_TIMER_0_INT_BMSK                                 0x2
#define HWIO_IRQ_STATUS_1_SLEEP_TIMER_0_INT_SHFT                                 0x1
#define HWIO_IRQ_STATUS_1_SLEEP_TIMER_1_INT_BMSK                                 0x1
#define HWIO_IRQ_STATUS_1_SLEEP_TIMER_1_INT_SHFT                                   0

#define HWIO_FIQ_STATUS_0_ADDR                                            0x8000607c
#define HWIO_FIQ_STATUS_0_RMSK                                             0xfffffff
#define HWIO_FIQ_STATUS_0_SHFT                                                     0
#define HWIO_FIQ_STATUS_0_IN                                              \
        in_dword_masked(HWIO_FIQ_STATUS_0_ADDR, HWIO_FIQ_STATUS_0_RMSK)
#define HWIO_FIQ_STATUS_0_INM(m)                                          \
        in_dword_masked(HWIO_FIQ_STATUS_0_ADDR, m)
#define HWIO_FIQ_STATUS_0_UART2_RX_DATA_INT_BMSK                           0x8000000
#define HWIO_FIQ_STATUS_0_UART2_RX_DATA_INT_SHFT                                0x1b
#define HWIO_FIQ_STATUS_0_UART1_RX_DATA_INT_BMSK                           0x4000000
#define HWIO_FIQ_STATUS_0_UART1_RX_DATA_INT_SHFT                                0x1a
#define HWIO_FIQ_STATUS_0_UART0_RX_DATA_INT_BMSK                           0x2000000
#define HWIO_FIQ_STATUS_0_UART0_RX_DATA_INT_SHFT                                0x19
#define HWIO_FIQ_STATUS_0_UART_DM_RX_DATA_INT_BMSK                         0x1000000
#define HWIO_FIQ_STATUS_0_UART_DM_RX_DATA_INT_SHFT                              0x18
#define HWIO_FIQ_STATUS_0_UART_DM_INT_BMSK                                  0x800000
#define HWIO_FIQ_STATUS_0_UART_DM_INT_SHFT                                      0x17
#define HWIO_FIQ_STATUS_0_MDP_INT_BMSK                                      0x400000
#define HWIO_FIQ_STATUS_0_MDP_INT_SHFT                                          0x16
#define HWIO_FIQ_STATUS_0_CAMIF_PAD_REG_OVERFLOW_BMSK                       0x200000
#define HWIO_FIQ_STATUS_0_CAMIF_PAD_REG_OVERFLOW_SHFT                           0x15
#define HWIO_FIQ_STATUS_0_I2CC_INT_BMSK                                     0x100000
#define HWIO_FIQ_STATUS_0_I2CC_INT_SHFT                                         0x14
#define HWIO_FIQ_STATUS_0_I2CC2_INT_BMSK                                     0x80000
#define HWIO_FIQ_STATUS_0_I2CC2_INT_SHFT                                        0x13
#define HWIO_FIQ_STATUS_0_UART2_INT_BMSK                                     0x40000
#define HWIO_FIQ_STATUS_0_UART2_INT_SHFT                                        0x12
#define HWIO_FIQ_STATUS_0_SPI2_INPUT_SERVICE_IRQ_BMSK                        0x20000
#define HWIO_FIQ_STATUS_0_SPI2_INPUT_SERVICE_IRQ_SHFT                           0x11
#define HWIO_FIQ_STATUS_0_SPI2_OUTPUT_SERVICE_IRQ_BMSK                       0x10000
#define HWIO_FIQ_STATUS_0_SPI2_OUTPUT_SERVICE_IRQ_SHFT                          0x10
#define HWIO_FIQ_STATUS_0_SPI2_ERROR_IRQ_BMSK                                 0x8000
#define HWIO_FIQ_STATUS_0_SPI2_ERROR_IRQ_SHFT                                    0xf
#define HWIO_FIQ_STATUS_0_MODEM_TO_ARM_INT_BMSK                               0x7fff
#define HWIO_FIQ_STATUS_0_MODEM_TO_ARM_INT_SHFT                                    0

#define HWIO_FIQ_STATUS_1_ADDR                                            0x80006080
#define HWIO_FIQ_STATUS_1_RMSK                                            0xffffffff
#define HWIO_FIQ_STATUS_1_SHFT                                                     0
#define HWIO_FIQ_STATUS_1_IN                                              \
        in_dword_masked(HWIO_FIQ_STATUS_1_ADDR, HWIO_FIQ_STATUS_1_RMSK)
#define HWIO_FIQ_STATUS_1_INM(m)                                          \
        in_dword_masked(HWIO_FIQ_STATUS_1_ADDR, m)
#define HWIO_FIQ_STATUS_1_SSBI_INT_BMSK                                   0x80000000
#define HWIO_FIQ_STATUS_1_SSBI_INT_SHFT                                         0x1f
#define HWIO_FIQ_STATUS_1_SPI1_INPUT_SERVICE_IRQ_BMSK                     0x40000000
#define HWIO_FIQ_STATUS_1_SPI1_INPUT_SERVICE_IRQ_SHFT                           0x1e
#define HWIO_FIQ_STATUS_1_SPI1_OUTPUT_SERVICE_IRQ_BMSK                    0x20000000
#define HWIO_FIQ_STATUS_1_SPI1_OUTPUT_SERVICE_IRQ_SHFT                          0x1d
#define HWIO_FIQ_STATUS_1_SPI1_ERROR_IRQ_BMSK                             0x10000000
#define HWIO_FIQ_STATUS_1_SPI1_ERROR_IRQ_SHFT                                   0x1c
#define HWIO_FIQ_STATUS_1_SPI0_INPUT_SERVICE_IRQ_BMSK                      0x8000000
#define HWIO_FIQ_STATUS_1_SPI0_INPUT_SERVICE_IRQ_SHFT                           0x1b
#define HWIO_FIQ_STATUS_1_SPI0_OUTPUT_SERVICE_IRQ_BMSK                     0x4000000
#define HWIO_FIQ_STATUS_1_SPI0_OUTPUT_SERVICE_IRQ_SHFT                          0x1a
#define HWIO_FIQ_STATUS_1_SPI0_ERROR_IRQ_BMSK                              0x2000000
#define HWIO_FIQ_STATUS_1_SPI0_ERROR_IRQ_SHFT                                   0x19
#define HWIO_FIQ_STATUS_1_APP_SEC_ERR_BMSK                                 0x1000000
#define HWIO_FIQ_STATUS_1_APP_SEC_ERR_SHFT                                      0x18
#define HWIO_FIQ_STATUS_1_SYS_SEC_ERR_BMSK                                  0x800000
#define HWIO_FIQ_STATUS_1_SYS_SEC_ERR_SHFT                                      0x17
#define HWIO_FIQ_STATUS_1_SYS_POINTER_WRAP_BMSK                             0x400000
#define HWIO_FIQ_STATUS_1_SYS_POINTER_WRAP_SHFT                                 0x16
#define HWIO_FIQ_STATUS_1_APP_POINTER_WRAP_BMSK                             0x200000
#define HWIO_FIQ_STATUS_1_APP_POINTER_WRAP_SHFT                                 0x15
#define HWIO_FIQ_STATUS_1_BPM_INT_BMSK                                      0x100000
#define HWIO_FIQ_STATUS_1_BPM_INT_SHFT                                          0x14
#define HWIO_FIQ_STATUS_1_JD_INT_BMSK                                        0x80000
#define HWIO_FIQ_STATUS_1_JD_INT_SHFT                                           0x13
#define HWIO_FIQ_STATUS_1_GPIO2_GROUP_INT_BMSK                               0x40000
#define HWIO_FIQ_STATUS_1_GPIO2_GROUP_INT_SHFT                                  0x12
#define HWIO_FIQ_STATUS_1_GPIO1_GROUP_INT_BMSK                               0x20000
#define HWIO_FIQ_STATUS_1_GPIO1_GROUP_INT_SHFT                                  0x11
#define HWIO_FIQ_STATUS_1_USB_HS_IRQ_BMSK                                    0x10000
#define HWIO_FIQ_STATUS_1_USB_HS_IRQ_SHFT                                       0x10
#define HWIO_FIQ_STATUS_1_ADSP_INT_2_BMSK                                     0x8000
#define HWIO_FIQ_STATUS_1_ADSP_INT_2_SHFT                                        0xf
#define HWIO_FIQ_STATUS_1_ADSP_INT_1_BMSK                                     0x4000
#define HWIO_FIQ_STATUS_1_ADSP_INT_1_SHFT                                        0xe
#define HWIO_FIQ_STATUS_1_ADSP_INT_0_BMSK                                     0x2000
#define HWIO_FIQ_STATUS_1_ADSP_INT_0_SHFT                                        0xd
#define HWIO_FIQ_STATUS_1_PM_INT_N_BMSK                                       0x1000
#define HWIO_FIQ_STATUS_1_PM_INT_N_SHFT                                          0xc
#define HWIO_FIQ_STATUS_1_I2CC1_INT_BMSK                                       0x800
#define HWIO_FIQ_STATUS_1_I2CC1_INT_SHFT                                         0xb
#define HWIO_FIQ_STATUS_1_I2CC0_INT_BMSK                                       0x400
#define HWIO_FIQ_STATUS_1_I2CC0_INT_SHFT                                         0xa
#define HWIO_FIQ_STATUS_1_KEYSENSE_GROUP_INT_BMSK                              0x200
#define HWIO_FIQ_STATUS_1_KEYSENSE_GROUP_INT_SHFT                                0x9
#define HWIO_FIQ_STATUS_1_UART1_INT_BMSK                                       0x100
#define HWIO_FIQ_STATUS_1_UART1_INT_SHFT                                         0x8
#define HWIO_FIQ_STATUS_1_UART0_INT_BMSK                                        0x80
#define HWIO_FIQ_STATUS_1_UART0_INT_SHFT                                         0x7
#define HWIO_FIQ_STATUS_1_AUX_CODEC_ONES_INT_BMSK                               0x40
#define HWIO_FIQ_STATUS_1_AUX_CODEC_ONES_INT_SHFT                                0x6
#define HWIO_FIQ_STATUS_1_SDCC_INT_0_BMSK                                       0x20
#define HWIO_FIQ_STATUS_1_SDCC_INT_0_SHFT                                        0x5
#define HWIO_FIQ_STATUS_1_SDCC_INT_1_BMSK                                       0x10
#define HWIO_FIQ_STATUS_1_SDCC_INT_1_SHFT                                        0x4
#define HWIO_FIQ_STATUS_1_TIME_TICK_INT_BMSK                                     0x8
#define HWIO_FIQ_STATUS_1_TIME_TICK_INT_SHFT                                     0x3
#define HWIO_FIQ_STATUS_1_SLEEP_TIME_TICK_INT_BMSK                               0x4
#define HWIO_FIQ_STATUS_1_SLEEP_TIME_TICK_INT_SHFT                               0x2
#define HWIO_FIQ_STATUS_1_SLEEP_TIMER_0_INT_BMSK                                 0x2
#define HWIO_FIQ_STATUS_1_SLEEP_TIMER_0_INT_SHFT                                 0x1
#define HWIO_FIQ_STATUS_1_SLEEP_TIMER_1_INT_BMSK                                 0x1
#define HWIO_FIQ_STATUS_1_SLEEP_TIMER_1_INT_SHFT                                   0

// Sub-Section 23.1.4: Priority interrupt controller registers
#define HWIO_IRQ_VEC_INDEX_RD_ADDR                                        0x8000609c
#define HWIO_IRQ_VEC_INDEX_RD_RMSK                                              0x3f
#define HWIO_IRQ_VEC_INDEX_RD_SHFT                                                 0
#define HWIO_IRQ_VEC_INDEX_RD_IN                                          \
        in_dword_masked(HWIO_IRQ_VEC_INDEX_RD_ADDR, HWIO_IRQ_VEC_INDEX_RD_RMSK)
#define HWIO_IRQ_VEC_INDEX_RD_INM(m)                                      \
        in_dword_masked(HWIO_IRQ_VEC_INDEX_RD_ADDR, m)
#define HWIO_IRQ_VEC_INDEX_RD_DATA5_0_BMSK                                      0x3f
#define HWIO_IRQ_VEC_INDEX_RD_DATA5_0_SHFT                                         0

#define HWIO_IRQ_VEC_INDEX_PEND_RD_ADDR                                   0x800060a0
#define HWIO_IRQ_VEC_INDEX_PEND_RD_RMSK                                         0x3f
#define HWIO_IRQ_VEC_INDEX_PEND_RD_SHFT                                            0
#define HWIO_IRQ_VEC_INDEX_PEND_RD_IN                                     \
        in_dword_masked(HWIO_IRQ_VEC_INDEX_PEND_RD_ADDR, HWIO_IRQ_VEC_INDEX_PEND_RD_RMSK)
#define HWIO_IRQ_VEC_INDEX_PEND_RD_INM(m)                                 \
        in_dword_masked(HWIO_IRQ_VEC_INDEX_PEND_RD_ADDR, m)
#define HWIO_IRQ_VEC_INDEX_PEND_RD_DATA5_0_BMSK                                 0x3f
#define HWIO_IRQ_VEC_INDEX_PEND_RD_DATA5_0_SHFT                                    0

#define HWIO_IRQ_IN_SERVICE_RD_ADDR                                       0x800060a4
#define HWIO_IRQ_IN_SERVICE_RD_RMSK                                             0xff
#define HWIO_IRQ_IN_SERVICE_RD_SHFT                                                0
#define HWIO_IRQ_IN_SERVICE_RD_IN                                         \
        in_dword_masked(HWIO_IRQ_IN_SERVICE_RD_ADDR, HWIO_IRQ_IN_SERVICE_RD_RMSK)
#define HWIO_IRQ_IN_SERVICE_RD_INM(m)                                     \
        in_dword_masked(HWIO_IRQ_IN_SERVICE_RD_ADDR, m)
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL7_BMSK                                      0x80
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL7_SHFT                                       0x7
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL7_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL7_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL6_BMSK                                      0x40
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL6_SHFT                                       0x6
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL6_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL6_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL5_BMSK                                      0x20
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL5_SHFT                                       0x5
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL5_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL5_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL4_BMSK                                      0x10
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL4_SHFT                                       0x4
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL4_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL4_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL3_BMSK                                       0x8
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL3_SHFT                                       0x3
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL3_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL3_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL2_BMSK                                       0x4
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL2_SHFT                                       0x2
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL2_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL2_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL1_BMSK                                       0x2
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL1_SHFT                                       0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL1_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL1_NOT_IN_SERVICE_FVAL                          0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL0_BMSK                                       0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL0_SHFT                                         0
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL0_IN_SERVICE_FVAL                            0x1
#define HWIO_IRQ_IN_SERVICE_RD_LEVEL0_NOT_IN_SERVICE_FVAL                          0

#define HWIO_IRQ_IN_STACK_RD_ADDR                                         0x800060a8
#define HWIO_IRQ_IN_STACK_RD_RMSK                                               0xff
#define HWIO_IRQ_IN_STACK_RD_SHFT                                                  0
#define HWIO_IRQ_IN_STACK_RD_IN                                           \
        in_dword_masked(HWIO_IRQ_IN_STACK_RD_ADDR, HWIO_IRQ_IN_STACK_RD_RMSK)
#define HWIO_IRQ_IN_STACK_RD_INM(m)                                       \
        in_dword_masked(HWIO_IRQ_IN_STACK_RD_ADDR, m)
#define HWIO_IRQ_IN_STACK_RD_LEVEL6_BMSK                                        0x80
#define HWIO_IRQ_IN_STACK_RD_LEVEL6_SHFT                                         0x7
#define HWIO_IRQ_IN_STACK_RD_LEVEL6_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL6_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_LEVEL5_BMSK                                        0x40
#define HWIO_IRQ_IN_STACK_RD_LEVEL5_SHFT                                         0x6
#define HWIO_IRQ_IN_STACK_RD_LEVEL5_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL5_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_LEVEL4_BMSK                                        0x20
#define HWIO_IRQ_IN_STACK_RD_LEVEL4_SHFT                                         0x5
#define HWIO_IRQ_IN_STACK_RD_LEVEL4_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL4_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_LEVEL3_BMSK                                        0x10
#define HWIO_IRQ_IN_STACK_RD_LEVEL3_SHFT                                         0x4
#define HWIO_IRQ_IN_STACK_RD_LEVEL3_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL3_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_LEVEL2_BMSK                                         0x8
#define HWIO_IRQ_IN_STACK_RD_LEVEL2_SHFT                                         0x3
#define HWIO_IRQ_IN_STACK_RD_LEVEL2_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL2_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_LEVEL1_BMSK                                         0x4
#define HWIO_IRQ_IN_STACK_RD_LEVEL1_SHFT                                         0x2
#define HWIO_IRQ_IN_STACK_RD_LEVEL1_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL1_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_LEVEL0_BMSK                                         0x2
#define HWIO_IRQ_IN_STACK_RD_LEVEL0_SHFT                                         0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL0_IN_STACK_FVAL                                0x1
#define HWIO_IRQ_IN_STACK_RD_LEVEL0_NOT_IN_STACK_FVAL                              0
#define HWIO_IRQ_IN_STACK_RD_MAIN_BMSK                                           0x1
#define HWIO_IRQ_IN_STACK_RD_MAIN_SHFT                                             0
#define HWIO_IRQ_IN_STACK_RD_MAIN_IN_STACK_FVAL                                  0x1
#define HWIO_IRQ_IN_STACK_RD_MAIN_NOT_IN_STACK_FVAL                                0

#define HWIO_INT_CTL_CFG_ADDR                                             0x800060ac
#define HWIO_INT_CTL_CFG_RMSK                                                    0x7
#define HWIO_INT_CTL_CFG_SHFT                                                      0
#define HWIO_INT_CTL_CFG_OUT(v)                                           \
        out_dword(HWIO_INT_CTL_CFG_ADDR,v)
#define HWIO_INT_CTL_CFG_OUTM(m,v)                                        \
        out_dword_masked(HWIO_INT_CTL_CFG_ADDR,m,v,HWIO_INT_CTL_CFG_shadow)
#define HWIO_INT_CTL_CFG_POWERUP_INT_CLEAR_BMSK                                  0x4
#define HWIO_INT_CTL_CFG_POWERUP_INT_CLEAR_SHFT                                  0x2
#define HWIO_INT_CTL_CFG_INT_SRC_SW_CLEAR_BMSK                                   0x2
#define HWIO_INT_CTL_CFG_INT_SRC_SW_CLEAR_SHFT                                   0x1
#define HWIO_INT_CTL_CFG_NO_NESTING_MODE_BMSK                                    0x1
#define HWIO_INT_CTL_CFG_NO_NESTING_MODE_SHFT                                      0

#define HWIO_INT_n_PRIORITY_ADDR(n)                      (0x800060b0+0x4*(n))
#define HWIO_INT_n_PRIORITY_RMSK                                                 0x7
#define HWIO_INT_n_PRIORITY_SHFT                                                   0
#define HWIO_INT_n_PRIORITY_INI(n) \
        in_dword(HWIO_INT_n_PRIORITY_ADDR(n))
#define HWIO_INT_n_PRIORITY_INMI(n,mask) \
        in_dword_masked(HWIO_INT_n_PRIORITY_ADDR(n), mask)
#define HWIO_INT_n_PRIORITY_OUTI(n,v) \
        out_dword(HWIO_INT_n_PRIORITY_ADDR(n),v)
#define HWIO_INT_n_PRIORITY_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_INT_n_PRIORITY_ADDR(n),mask,v,HWIO_INT_n_PRIORITY_INI(n));\
		HWIO_INTFREE()
#define HWIO_INT_n_PRIORITY_PRIORITY_BMSK                                        0x7
#define HWIO_INT_n_PRIORITY_PRIORITY_SHFT                                          0
#define HWIO_INT_n_PRIORITY_PRIORITY_LOWEST_FVAL                                   0
#define HWIO_INT_n_PRIORITY_PRIORITY_HIGHEST_FVAL                                0x7

// Sub-Section 23.1.5: GPIO Interrupt controller registers
// Sub-Section 23.1.5.1: GPIO interrupts
#define HWIO_MSM_GPIO1_INT_CLEAR_0_ADDR                                   0x800061a4
#define HWIO_MSM_GPIO1_INT_CLEAR_0_RMSK                                   0xffffffff
#define HWIO_MSM_GPIO1_INT_CLEAR_0_SHFT                                            0
#define HWIO_MSM_GPIO1_INT_CLEAR_0_OUT(v)                                 \
        out_dword(HWIO_MSM_GPIO1_INT_CLEAR_0_ADDR,v)
#define HWIO_MSM_GPIO1_INT_CLEAR_0_OUTM(m,v)                              \
        out_dword_masked(HWIO_MSM_GPIO1_INT_CLEAR_0_ADDR,m,v,HWIO_MSM_GPIO1_INT_CLEAR_0_shadow)
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_59_55_BMSK                    0xf8000000
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_59_55_SHFT                          0x1b
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_53_BMSK                        0x4000000
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_53_SHFT                             0x1a
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_41_34_BMSK                     0x3fc0000
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_41_34_SHFT                          0x12
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_30_14_BMSK                       0x3fffe
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_30_14_SHFT                           0x1
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_12_BMSK                              0x1
#define HWIO_MSM_GPIO1_INT_CLEAR_0_GPIO_INT_12_SHFT                                0

#define HWIO_MSM_GPIO1_INT_EN_0_ADDR                                      0x800061a0
#define HWIO_MSM_GPIO1_INT_EN_0_RMSK                                      0xffffffff
#define HWIO_MSM_GPIO1_INT_EN_0_SHFT                                               0
#define HWIO_MSM_GPIO1_INT_EN_0_IN                                        \
        in_dword_masked(HWIO_MSM_GPIO1_INT_EN_0_ADDR, HWIO_MSM_GPIO1_INT_EN_0_RMSK)
#define HWIO_MSM_GPIO1_INT_EN_0_INM(m)                                    \
        in_dword_masked(HWIO_MSM_GPIO1_INT_EN_0_ADDR, m)
#define HWIO_MSM_GPIO1_INT_EN_0_OUT(v)                                    \
        out_dword(HWIO_MSM_GPIO1_INT_EN_0_ADDR,v)
#define HWIO_MSM_GPIO1_INT_EN_0_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO1_INT_EN_0_ADDR,m,v,HWIO_MSM_GPIO1_INT_EN_0_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_59_55_BMSK                       0xf8000000
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_59_55_SHFT                             0x1b
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_53_BMSK                           0x4000000
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_53_SHFT                                0x1a
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_41_34_BMSK                        0x3fc0000
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_41_34_SHFT                             0x12
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_30_14_BMSK                          0x3fffe
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_30_14_SHFT                              0x1
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_12_BMSK                                 0x1
#define HWIO_MSM_GPIO1_INT_EN_0_GPIO_INT_12_SHFT                                   0

#define HWIO_MSM_GPIO1_INT_POLARITY_0_ADDR                                0x800061b4
#define HWIO_MSM_GPIO1_INT_POLARITY_0_RMSK                                0xffffffff
#define HWIO_MSM_GPIO1_INT_POLARITY_0_SHFT                                         0
#define HWIO_MSM_GPIO1_INT_POLARITY_0_IN                                  \
        in_dword_masked(HWIO_MSM_GPIO1_INT_POLARITY_0_ADDR, HWIO_MSM_GPIO1_INT_POLARITY_0_RMSK)
#define HWIO_MSM_GPIO1_INT_POLARITY_0_INM(m)                              \
        in_dword_masked(HWIO_MSM_GPIO1_INT_POLARITY_0_ADDR, m)
#define HWIO_MSM_GPIO1_INT_POLARITY_0_OUT(v)                              \
        out_dword(HWIO_MSM_GPIO1_INT_POLARITY_0_ADDR,v)
#define HWIO_MSM_GPIO1_INT_POLARITY_0_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO1_INT_POLARITY_0_ADDR,m,v,HWIO_MSM_GPIO1_INT_POLARITY_0_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_59_55_BMSK                 0xf8000000
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_59_55_SHFT                       0x1b
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_53_BMSK                     0x4000000
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_53_SHFT                          0x1a
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_41_34_BMSK                  0x3fc0000
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_41_34_SHFT                       0x12
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_30_14_BMSK                    0x3fffe
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_30_14_SHFT                        0x1
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_12_BMSK                           0x1
#define HWIO_MSM_GPIO1_INT_POLARITY_0_GPIO_INT_12_SHFT                             0

#define HWIO_MSM_GPIO1_DETECT_CTL_0_ADDR                                  0x800061c8
#define HWIO_MSM_GPIO1_DETECT_CTL_0_RMSK                                  0xffffffff
#define HWIO_MSM_GPIO1_DETECT_CTL_0_SHFT                                           0
#define HWIO_MSM_GPIO1_DETECT_CTL_0_IN                                    \
        in_dword_masked(HWIO_MSM_GPIO1_DETECT_CTL_0_ADDR, HWIO_MSM_GPIO1_DETECT_CTL_0_RMSK)
#define HWIO_MSM_GPIO1_DETECT_CTL_0_INM(m)                                \
        in_dword_masked(HWIO_MSM_GPIO1_DETECT_CTL_0_ADDR, m)
#define HWIO_MSM_GPIO1_DETECT_CTL_0_OUT(v)                                \
        out_dword(HWIO_MSM_GPIO1_DETECT_CTL_0_ADDR,v)
#define HWIO_MSM_GPIO1_DETECT_CTL_0_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO1_DETECT_CTL_0_ADDR,m,v,HWIO_MSM_GPIO1_DETECT_CTL_0_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_59_55_BMSK                   0xf8000000
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_59_55_SHFT                         0x1b
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_53_BMSK                       0x4000000
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_53_SHFT                            0x1a
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_41_34_BMSK                    0x3fc0000
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_41_34_SHFT                         0x12
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_30_14_BMSK                      0x3fffe
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_30_14_SHFT                          0x1
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_12_BMSK                             0x1
#define HWIO_MSM_GPIO1_DETECT_CTL_0_GPIO_INT_12_SHFT                               0

#define HWIO_MSM_GPIO1_INT_STATUS_0_ADDR                                  0x800061dc
#define HWIO_MSM_GPIO1_INT_STATUS_0_RMSK                                  0xffffffff
#define HWIO_MSM_GPIO1_INT_STATUS_0_SHFT                                           0
#define HWIO_MSM_GPIO1_INT_STATUS_0_IN                                    \
        in_dword_masked(HWIO_MSM_GPIO1_INT_STATUS_0_ADDR, HWIO_MSM_GPIO1_INT_STATUS_0_RMSK)
#define HWIO_MSM_GPIO1_INT_STATUS_0_INM(m)                                \
        in_dword_masked(HWIO_MSM_GPIO1_INT_STATUS_0_ADDR, m)
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_59_55_BMSK                   0xf8000000
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_59_55_SHFT                         0x1b
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_53_BMSK                       0x4000000
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_53_SHFT                            0x1a
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_41_34_BMSK                    0x3fc0000
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_41_34_SHFT                         0x12
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_30_14_BMSK                      0x3fffe
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_30_14_SHFT                          0x1
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_12_BMSK                             0x1
#define HWIO_MSM_GPIO1_INT_STATUS_0_GPIO_INT_12_SHFT                               0

#define HWIO_MSM_GPIO1_INT_CLEAR_1_ADDR                                   0x800061f0
#define HWIO_MSM_GPIO1_INT_CLEAR_1_RMSK                                          0x7
#define HWIO_MSM_GPIO1_INT_CLEAR_1_SHFT                                            0
#define HWIO_MSM_GPIO1_INT_CLEAR_1_OUT(v)                                 \
        out_dword(HWIO_MSM_GPIO1_INT_CLEAR_1_ADDR,v)
#define HWIO_MSM_GPIO1_INT_CLEAR_1_OUTM(m,v)                              \
        out_dword_masked(HWIO_MSM_GPIO1_INT_CLEAR_1_ADDR,m,v,HWIO_MSM_GPIO1_INT_CLEAR_1_shadow)
#define HWIO_MSM_GPIO1_INT_CLEAR_1_GPIO_INT_62_60_BMSK                           0x7
#define HWIO_MSM_GPIO1_INT_CLEAR_1_GPIO_INT_62_60_SHFT                             0

#define HWIO_MSM_GPIO1_INT_EN_1_ADDR                                      0x800061f4
#define HWIO_MSM_GPIO1_INT_EN_1_RMSK                                             0x7
#define HWIO_MSM_GPIO1_INT_EN_1_SHFT                                               0
#define HWIO_MSM_GPIO1_INT_EN_1_IN                                        \
        in_dword_masked(HWIO_MSM_GPIO1_INT_EN_1_ADDR, HWIO_MSM_GPIO1_INT_EN_1_RMSK)
#define HWIO_MSM_GPIO1_INT_EN_1_INM(m)                                    \
        in_dword_masked(HWIO_MSM_GPIO1_INT_EN_1_ADDR, m)
#define HWIO_MSM_GPIO1_INT_EN_1_OUT(v)                                    \
        out_dword(HWIO_MSM_GPIO1_INT_EN_1_ADDR,v)
#define HWIO_MSM_GPIO1_INT_EN_1_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO1_INT_EN_1_ADDR,m,v,HWIO_MSM_GPIO1_INT_EN_1_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO1_INT_EN_1_GPIO_INT_62_60_BMSK                              0x7
#define HWIO_MSM_GPIO1_INT_EN_1_GPIO_INT_62_60_SHFT                                0

#define HWIO_MSM_GPIO1_INT_POLARITY_1_ADDR                                0x800061f8
#define HWIO_MSM_GPIO1_INT_POLARITY_1_RMSK                                       0x7
#define HWIO_MSM_GPIO1_INT_POLARITY_1_SHFT                                         0
#define HWIO_MSM_GPIO1_INT_POLARITY_1_IN                                  \
        in_dword_masked(HWIO_MSM_GPIO1_INT_POLARITY_1_ADDR, HWIO_MSM_GPIO1_INT_POLARITY_1_RMSK)
#define HWIO_MSM_GPIO1_INT_POLARITY_1_INM(m)                              \
        in_dword_masked(HWIO_MSM_GPIO1_INT_POLARITY_1_ADDR, m)
#define HWIO_MSM_GPIO1_INT_POLARITY_1_OUT(v)                              \
        out_dword(HWIO_MSM_GPIO1_INT_POLARITY_1_ADDR,v)
#define HWIO_MSM_GPIO1_INT_POLARITY_1_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO1_INT_POLARITY_1_ADDR,m,v,HWIO_MSM_GPIO1_INT_POLARITY_1_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO1_INT_POLARITY_1_GPIO_INT_62_60_BMSK                        0x7
#define HWIO_MSM_GPIO1_INT_POLARITY_1_GPIO_INT_62_60_SHFT                          0

#define HWIO_MSM_GPIO1_DETECT_CTL_1_ADDR                                  0x800061fc
#define HWIO_MSM_GPIO1_DETECT_CTL_1_RMSK                                         0x7
#define HWIO_MSM_GPIO1_DETECT_CTL_1_SHFT                                           0
#define HWIO_MSM_GPIO1_DETECT_CTL_1_IN                                    \
        in_dword_masked(HWIO_MSM_GPIO1_DETECT_CTL_1_ADDR, HWIO_MSM_GPIO1_DETECT_CTL_1_RMSK)
#define HWIO_MSM_GPIO1_DETECT_CTL_1_INM(m)                                \
        in_dword_masked(HWIO_MSM_GPIO1_DETECT_CTL_1_ADDR, m)
#define HWIO_MSM_GPIO1_DETECT_CTL_1_OUT(v)                                \
        out_dword(HWIO_MSM_GPIO1_DETECT_CTL_1_ADDR,v)
#define HWIO_MSM_GPIO1_DETECT_CTL_1_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO1_DETECT_CTL_1_ADDR,m,v,HWIO_MSM_GPIO1_DETECT_CTL_1_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO1_DETECT_CTL_1_GPIO_INT_62_60_BMSK                          0x7
#define HWIO_MSM_GPIO1_DETECT_CTL_1_GPIO_INT_62_60_SHFT                            0

#define HWIO_MSM_GPIO1_INT_STATUS_1_ADDR                                  0x80006200
#define HWIO_MSM_GPIO1_INT_STATUS_1_RMSK                                         0x7
#define HWIO_MSM_GPIO1_INT_STATUS_1_SHFT                                           0
#define HWIO_MSM_GPIO1_INT_STATUS_1_IN                                    \
        in_dword_masked(HWIO_MSM_GPIO1_INT_STATUS_1_ADDR, HWIO_MSM_GPIO1_INT_STATUS_1_RMSK)
#define HWIO_MSM_GPIO1_INT_STATUS_1_INM(m)                                \
        in_dword_masked(HWIO_MSM_GPIO1_INT_STATUS_1_ADDR, m)
#define HWIO_MSM_GPIO1_INT_STATUS_1_GPIO_INT_62_60_BMSK                          0x7
#define HWIO_MSM_GPIO1_INT_STATUS_1_GPIO_INT_62_60_SHFT                            0

// Stop Parsing at Section 23.2: GPIO2 registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// gpio (0x0A000 - 0x0BFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_GPIO_FILE                generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 2.1: ARM registers
// Sub-Section 2.1.1: GPIO output value registers
#define HWIO_GPIO_OUT_0_ADDR                                              0x8000a000
#define HWIO_GPIO_OUT_0_RMSK                                              0x7fffd000
#define HWIO_GPIO_OUT_0_SHFT                                                       0
#define HWIO_GPIO_OUT_0_IN                                                \
        in_dword_masked(HWIO_GPIO_OUT_0_ADDR, HWIO_GPIO_OUT_0_RMSK)
#define HWIO_GPIO_OUT_0_INM(m)                                            \
        in_dword_masked(HWIO_GPIO_OUT_0_ADDR, m)
#define HWIO_GPIO_OUT_0_OUT(v)                                            \
        out_dword(HWIO_GPIO_OUT_0_ADDR,v)
#define HWIO_GPIO_OUT_0_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_OUT_0_ADDR,m,v,HWIO_GPIO_OUT_0_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_OUT_0_GPIO_OUT_30_14_BMSK                               0x7fffc000
#define HWIO_GPIO_OUT_0_GPIO_OUT_30_14_SHFT                                      0xe
#define HWIO_GPIO_OUT_0_GPIO_OUT_12_BMSK                                      0x1000
#define HWIO_GPIO_OUT_0_GPIO_OUT_12_SHFT                                         0xc

#define HWIO_GPIO_OUT_1_ADDR                                              0x8000a004
#define HWIO_GPIO_OUT_1_RMSK                                              0x7fa003fc
#define HWIO_GPIO_OUT_1_SHFT                                                       0
#define HWIO_GPIO_OUT_1_IN                                                \
        in_dword_masked(HWIO_GPIO_OUT_1_ADDR, HWIO_GPIO_OUT_1_RMSK)
#define HWIO_GPIO_OUT_1_INM(m)                                            \
        in_dword_masked(HWIO_GPIO_OUT_1_ADDR, m)
#define HWIO_GPIO_OUT_1_OUT(v)                                            \
        out_dword(HWIO_GPIO_OUT_1_ADDR,v)
#define HWIO_GPIO_OUT_1_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_OUT_1_ADDR,m,v,HWIO_GPIO_OUT_1_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_OUT_1_GPIO_OUT_62_55_BMSK                               0x7f800000
#define HWIO_GPIO_OUT_1_GPIO_OUT_62_55_SHFT                                     0x17
#define HWIO_GPIO_OUT_1_GPIO_OUT_53_BMSK                                    0x200000
#define HWIO_GPIO_OUT_1_GPIO_OUT_53_SHFT                                        0x15
#define HWIO_GPIO_OUT_1_GPIO_OUT_41_34_BMSK                                    0x3fc
#define HWIO_GPIO_OUT_1_GPIO_OUT_41_34_SHFT                                      0x2

// Sub-Section 2.1.2: GPIO output enabling registers
#define HWIO_GPIO_OE_0_ADDR                                               0x8000a008
#define HWIO_GPIO_OE_0_RMSK                                               0x7fffd000
#define HWIO_GPIO_OE_0_SHFT                                                        0
#define HWIO_GPIO_OE_0_IN                                                 \
        in_dword_masked(HWIO_GPIO_OE_0_ADDR, HWIO_GPIO_OE_0_RMSK)
#define HWIO_GPIO_OE_0_INM(m)                                             \
        in_dword_masked(HWIO_GPIO_OE_0_ADDR, m)
#define HWIO_GPIO_OE_0_OUT(v)                                             \
        out_dword(HWIO_GPIO_OE_0_ADDR,v)
#define HWIO_GPIO_OE_0_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_OE_0_ADDR,m,v,HWIO_GPIO_OE_0_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_OE_0_GPIO_OE_30_14_BMSK                                 0x7fffc000
#define HWIO_GPIO_OE_0_GPIO_OE_30_14_SHFT                                        0xe
#define HWIO_GPIO_OE_0_GPIO_OE_12_BMSK                                        0x1000
#define HWIO_GPIO_OE_0_GPIO_OE_12_SHFT                                           0xc

#define HWIO_GPIO_OE_1_ADDR                                               0x8000a00c
#define HWIO_GPIO_OE_1_RMSK                                               0x7fa003fc
#define HWIO_GPIO_OE_1_SHFT                                                        0
#define HWIO_GPIO_OE_1_IN                                                 \
        in_dword_masked(HWIO_GPIO_OE_1_ADDR, HWIO_GPIO_OE_1_RMSK)
#define HWIO_GPIO_OE_1_INM(m)                                             \
        in_dword_masked(HWIO_GPIO_OE_1_ADDR, m)
#define HWIO_GPIO_OE_1_OUT(v)                                             \
        out_dword(HWIO_GPIO_OE_1_ADDR,v)
#define HWIO_GPIO_OE_1_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_OE_1_ADDR,m,v,HWIO_GPIO_OE_1_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_OE_1_GPIO_OE_62_55_BMSK                                 0x7f800000
#define HWIO_GPIO_OE_1_GPIO_OE_62_55_SHFT                                       0x17
#define HWIO_GPIO_OE_1_GPIO_OE_53_BMSK                                      0x200000
#define HWIO_GPIO_OE_1_GPIO_OE_53_SHFT                                          0x15
#define HWIO_GPIO_OE_1_GPIO_OE_41_34_BMSK                                      0x3fc
#define HWIO_GPIO_OE_1_GPIO_OE_41_34_SHFT                                        0x2

// Sub-Section 2.1.3: GPIO alternate-function registers
#define HWIO_GPIO_PAGE_ADDR                                               0x8000a010
#define HWIO_GPIO_PAGE_RMSK                                                     0x3f
#define HWIO_GPIO_PAGE_SHFT                                                        0
#define HWIO_GPIO_PAGE_OUT(v)                                             \
        out_dword(HWIO_GPIO_PAGE_ADDR,v)
#define HWIO_GPIO_PAGE_OUTM(m,v)                                          \
        out_dword_masked(HWIO_GPIO_PAGE_ADDR,m,v,HWIO_GPIO_PAGE_shadow)
#define HWIO_GPIO_PAGE_DATA_BMSK                                                0x3f
#define HWIO_GPIO_PAGE_DATA_SHFT                                                   0

#define HWIO_GPIO_CFG_ADDR                                                0x8000a014
#define HWIO_GPIO_CFG_RMSK                                                      0x3f
#define HWIO_GPIO_CFG_SHFT                                                         0
#define HWIO_GPIO_CFG_OUT(v)                                              \
        out_dword(HWIO_GPIO_CFG_ADDR,v)
#define HWIO_GPIO_CFG_OUTM(m,v)                                           \
        out_dword_masked(HWIO_GPIO_CFG_ADDR,m,v,HWIO_GPIO_CFG_shadow)
#define HWIO_GPIO_CFG_FUNC_SEL_BMSK                                             0x3c
#define HWIO_GPIO_CFG_FUNC_SEL_SHFT                                              0x2
#define HWIO_GPIO_CFG_GPIO_PULL_BMSK                                             0x3
#define HWIO_GPIO_CFG_GPIO_PULL_SHFT                                               0
#define HWIO_GPIO_CFG_GPIO_PULL_PULL_UP_FVAL                                     0x3
#define HWIO_GPIO_CFG_GPIO_PULL_KEEPER_FVAL                                      0x2
#define HWIO_GPIO_CFG_GPIO_PULL_PULL_DOWN_FVAL                                   0x1
#define HWIO_GPIO_CFG_GPIO_PULL_NO_PULL_FVAL                                       0

// Sub-Section 2.1.4: GPIO input value registers
#define HWIO_GPIO_IN_0_ADDR                                               0x8000a018
#define HWIO_GPIO_IN_0_RMSK                                               0x7fffd000
#define HWIO_GPIO_IN_0_SHFT                                                        0
#define HWIO_GPIO_IN_0_IN                                                 \
        in_dword_masked(HWIO_GPIO_IN_0_ADDR, HWIO_GPIO_IN_0_RMSK)
#define HWIO_GPIO_IN_0_INM(m)                                             \
        in_dword_masked(HWIO_GPIO_IN_0_ADDR, m)
#define HWIO_GPIO_IN_0_GPIO_IN_30_14_BMSK                                 0x7fffc000
#define HWIO_GPIO_IN_0_GPIO_IN_30_14_SHFT                                        0xe
#define HWIO_GPIO_IN_0_GPIO_IN_12_BMSK                                        0x1000
#define HWIO_GPIO_IN_0_GPIO_IN_12_SHFT                                           0xc

#define HWIO_GPIO_IN_1_ADDR                                               0x8000a01c
#define HWIO_GPIO_IN_1_RMSK                                               0x7fa003fc
#define HWIO_GPIO_IN_1_SHFT                                                        0
#define HWIO_GPIO_IN_1_IN                                                 \
        in_dword_masked(HWIO_GPIO_IN_1_ADDR, HWIO_GPIO_IN_1_RMSK)
#define HWIO_GPIO_IN_1_INM(m)                                             \
        in_dword_masked(HWIO_GPIO_IN_1_ADDR, m)
#define HWIO_GPIO_IN_1_GPIO_IN_62_55_BMSK                                 0x7f800000
#define HWIO_GPIO_IN_1_GPIO_IN_62_55_SHFT                                       0x17
#define HWIO_GPIO_IN_1_GPIO_IN_53_BMSK                                      0x200000
#define HWIO_GPIO_IN_1_GPIO_IN_53_SHFT                                          0x15
#define HWIO_GPIO_IN_1_GPIO_IN_41_34_BMSK                                      0x3fc
#define HWIO_GPIO_IN_1_GPIO_IN_41_34_SHFT                                        0x2

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// periph_hclk (0x0C000 - 0x0DFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_PERIPH_HCLK_FILE         generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 21.1.1: MICRO_HCLK registers
// Sub-Section 21.1.1.1: System registers
#define HWIO_CHIP_MODE_ADDR                                               0x8000c000
#define HWIO_CHIP_MODE_RMSK                                                      0x7
#define HWIO_CHIP_MODE_SHFT                                                        0
#define HWIO_CHIP_MODE_IN                                                 \
        in_dword_masked(HWIO_CHIP_MODE_ADDR, HWIO_CHIP_MODE_RMSK)
#define HWIO_CHIP_MODE_INM(m)                                             \
        in_dword_masked(HWIO_CHIP_MODE_ADDR, m)
#define HWIO_CHIP_MODE_MODE2_PIN_BMSK                                            0x4
#define HWIO_CHIP_MODE_MODE2_PIN_SHFT                                            0x2
#define HWIO_CHIP_MODE_MODE1_PIN_BMSK                                            0x2
#define HWIO_CHIP_MODE_MODE1_PIN_SHFT                                            0x1
#define HWIO_CHIP_MODE_MODE0_PIN_BMSK                                            0x1
#define HWIO_CHIP_MODE_MODE0_PIN_SHFT                                              0

// Sub-Section 21.1.1.2: Peripherals miscellaneous registers
#define HWIO_WEB_MISC_WR_ADDR                                             0x8000c004
#define HWIO_WEB_MISC_WR_RMSK                                             0x1fffffff
#define HWIO_WEB_MISC_WR_SHFT                                                      0
#define HWIO_WEB_MISC_WR_IN                                               \
        in_dword_masked(HWIO_WEB_MISC_WR_ADDR, HWIO_WEB_MISC_WR_RMSK)
#define HWIO_WEB_MISC_WR_INM(m)                                           \
        in_dword_masked(HWIO_WEB_MISC_WR_ADDR, m)
#define HWIO_WEB_MISC_WR_OUT(v)                                           \
        out_dword(HWIO_WEB_MISC_WR_ADDR,v)
#define HWIO_WEB_MISC_WR_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_WEB_MISC_WR_ADDR,m,v,HWIO_WEB_MISC_WR_IN); \
		HWIO_INTFREE()
#define HWIO_WEB_MISC_WR_DBG_BUS_IN_NIBBLE_SEL_BMSK                       0x1fffffe0
#define HWIO_WEB_MISC_WR_DBG_BUS_IN_NIBBLE_SEL_SHFT                              0x5
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_15_BMSK                              0x10
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_15_SHFT                               0x4
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_15_DISABLED_FVAL                        0
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_15_ENABLED_FVAL                       0x1
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_14_BMSK                               0x8
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_14_SHFT                               0x3
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_14_DISABLED_FVAL                        0
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_14_ENABLED_FVAL                       0x1
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_12_BMSK                               0x4
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_12_SHFT                               0x2
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_12_DISABLED_FVAL                        0
#define HWIO_WEB_MISC_WR_UIM_COLLAPSE_GPIO_12_ENABLED_FVAL                       0x1
#define HWIO_WEB_MISC_WR_SERIAL_LCD_MODE_BMSK                                    0x2
#define HWIO_WEB_MISC_WR_SERIAL_LCD_MODE_SHFT                                    0x1
#define HWIO_WEB_MISC_WR_SERIAL_LCD_MODE_DISABLED_FVAL                             0
#define HWIO_WEB_MISC_WR_SERIAL_LCD_MODE_ENABLED_FVAL                            0x1
#define HWIO_WEB_MISC_WR_INV_TCXO_EN_BMSK                                        0x1
#define HWIO_WEB_MISC_WR_INV_TCXO_EN_SHFT                                          0

// Sub-Section 21.1.1.3: PAD registers
#define HWIO_EBI1_PAD_PULL_0_ADDR                                         0x8000c120
#define HWIO_EBI1_PAD_PULL_0_RMSK                                              0x3ff
#define HWIO_EBI1_PAD_PULL_0_SHFT                                                  0
#define HWIO_EBI1_PAD_PULL_0_IN                                           \
        in_dword_masked(HWIO_EBI1_PAD_PULL_0_ADDR, HWIO_EBI1_PAD_PULL_0_RMSK)
#define HWIO_EBI1_PAD_PULL_0_INM(m)                                       \
        in_dword_masked(HWIO_EBI1_PAD_PULL_0_ADDR, m)
#define HWIO_EBI1_PAD_PULL_0_OUT(v)                                       \
        out_dword(HWIO_EBI1_PAD_PULL_0_ADDR,v)
#define HWIO_EBI1_PAD_PULL_0_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_PAD_PULL_0_ADDR,m,v,HWIO_EBI1_PAD_PULL_0_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_PAD_PULL_0_EBI1_CS_N1_BMSK                                   0x200
#define HWIO_EBI1_PAD_PULL_0_EBI1_CS_N1_SHFT                                     0x9
#define HWIO_EBI1_PAD_PULL_0_EBI1_CS_N0_BMSK                                   0x100
#define HWIO_EBI1_PAD_PULL_0_EBI1_CS_N0_SHFT                                     0x8
#define HWIO_EBI1_PAD_PULL_0_EBI1_LB_N_BMSK                                     0x80
#define HWIO_EBI1_PAD_PULL_0_EBI1_LB_N_SHFT                                      0x7
#define HWIO_EBI1_PAD_PULL_0_EBI1_OE_N_BMSK                                     0x40
#define HWIO_EBI1_PAD_PULL_0_EBI1_OE_N_SHFT                                      0x6
#define HWIO_EBI1_PAD_PULL_0_EBI1_UB_N_BMSK                                     0x20
#define HWIO_EBI1_PAD_PULL_0_EBI1_UB_N_SHFT                                      0x5
#define HWIO_EBI1_PAD_PULL_0_EBI1_WE_N_BMSK                                     0x10
#define HWIO_EBI1_PAD_PULL_0_EBI1_WE_N_SHFT                                      0x4
#define HWIO_EBI1_PAD_PULL_0_EBI1_WAIT_N_BMSK                                    0x8
#define HWIO_EBI1_PAD_PULL_0_EBI1_WAIT_N_SHFT                                    0x3
#define HWIO_EBI1_PAD_PULL_0_EBI1_ADV_N_BMSK                                     0x4
#define HWIO_EBI1_PAD_PULL_0_EBI1_ADV_N_SHFT                                     0x2
#define HWIO_EBI1_PAD_PULL_0_EBI1_A_D_BYTE1_BMSK                                 0x2
#define HWIO_EBI1_PAD_PULL_0_EBI1_A_D_BYTE1_SHFT                                 0x1
#define HWIO_EBI1_PAD_PULL_0_EBI1_A_D_BYTE0_BMSK                                 0x1
#define HWIO_EBI1_PAD_PULL_0_EBI1_A_D_BYTE0_SHFT                                   0

#define HWIO_EBI1_PAD_PULL_1_ADDR                                         0x8000c124
#define HWIO_EBI1_PAD_PULL_1_RMSK                                              0x3ff
#define HWIO_EBI1_PAD_PULL_1_SHFT                                                  0
#define HWIO_EBI1_PAD_PULL_1_IN                                           \
        in_dword_masked(HWIO_EBI1_PAD_PULL_1_ADDR, HWIO_EBI1_PAD_PULL_1_RMSK)
#define HWIO_EBI1_PAD_PULL_1_INM(m)                                       \
        in_dword_masked(HWIO_EBI1_PAD_PULL_1_ADDR, m)
#define HWIO_EBI1_PAD_PULL_1_OUT(v)                                       \
        out_dword(HWIO_EBI1_PAD_PULL_1_ADDR,v)
#define HWIO_EBI1_PAD_PULL_1_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_PAD_PULL_1_ADDR,m,v,HWIO_EBI1_PAD_PULL_1_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_PAD_PULL_1_EBI1_CS_N1_BMSK                                   0x200
#define HWIO_EBI1_PAD_PULL_1_EBI1_CS_N1_SHFT                                     0x9
#define HWIO_EBI1_PAD_PULL_1_EBI1_CS_N0_BMSK                                   0x100
#define HWIO_EBI1_PAD_PULL_1_EBI1_CS_N0_SHFT                                     0x8
#define HWIO_EBI1_PAD_PULL_1_EBI1_LB_N_BMSK                                     0x80
#define HWIO_EBI1_PAD_PULL_1_EBI1_LB_N_SHFT                                      0x7
#define HWIO_EBI1_PAD_PULL_1_EBI1_OE_N_BMSK                                     0x40
#define HWIO_EBI1_PAD_PULL_1_EBI1_OE_N_SHFT                                      0x6
#define HWIO_EBI1_PAD_PULL_1_EBI1_UB_N_BMSK                                     0x20
#define HWIO_EBI1_PAD_PULL_1_EBI1_UB_N_SHFT                                      0x5
#define HWIO_EBI1_PAD_PULL_1_EBI1_WE_N_BMSK                                     0x10
#define HWIO_EBI1_PAD_PULL_1_EBI1_WE_N_SHFT                                      0x4
#define HWIO_EBI1_PAD_PULL_1_EBI1_WAIT_N_BMSK                                    0x8
#define HWIO_EBI1_PAD_PULL_1_EBI1_WAIT_N_SHFT                                    0x3
#define HWIO_EBI1_PAD_PULL_1_EBI1_ADV_N_BMSK                                     0x4
#define HWIO_EBI1_PAD_PULL_1_EBI1_ADV_N_SHFT                                     0x2
#define HWIO_EBI1_PAD_PULL_1_EBI1_A_D_BYTE1_BMSK                                 0x2
#define HWIO_EBI1_PAD_PULL_1_EBI1_A_D_BYTE1_SHFT                                 0x1
#define HWIO_EBI1_PAD_PULL_1_EBI1_A_D_BYTE0_BMSK                                 0x1
#define HWIO_EBI1_PAD_PULL_1_EBI1_A_D_BYTE0_SHFT                                   0

#define HWIO_EBI2_PAD_PULL_0_ADDR                                         0x8000c128
#define HWIO_EBI2_PAD_PULL_0_RMSK                                               0x7f
#define HWIO_EBI2_PAD_PULL_0_SHFT                                                  0
#define HWIO_EBI2_PAD_PULL_0_IN                                           \
        in_dword_masked(HWIO_EBI2_PAD_PULL_0_ADDR, HWIO_EBI2_PAD_PULL_0_RMSK)
#define HWIO_EBI2_PAD_PULL_0_INM(m)                                       \
        in_dword_masked(HWIO_EBI2_PAD_PULL_0_ADDR, m)
#define HWIO_EBI2_PAD_PULL_0_OUT(v)                                       \
        out_dword(HWIO_EBI2_PAD_PULL_0_ADDR,v)
#define HWIO_EBI2_PAD_PULL_0_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_PAD_PULL_0_ADDR,m,v,HWIO_EBI2_PAD_PULL_0_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCD_CS1_N_BMSK                                0x40
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCD_CS1_N_SHFT                                 0x6
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCD_CS0_N_BMSK                                0x20
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCD_CS0_N_SHFT                                 0x5
#define HWIO_EBI2_PAD_PULL_0_EBI2_OE_N_BMSK                                     0x10
#define HWIO_EBI2_PAD_PULL_0_EBI2_OE_N_SHFT                                      0x4
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCDEN_BMSK                                     0x8
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCDEN_SHFT                                     0x3
#define HWIO_EBI2_PAD_PULL_0_EBI2_WE_N_BMSK                                      0x4
#define HWIO_EBI2_PAD_PULL_0_EBI2_WE_N_SHFT                                      0x2
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCDRS_ADV_N_BMSK                               0x2
#define HWIO_EBI2_PAD_PULL_0_EBI2_LCDRS_ADV_N_SHFT                               0x1
#define HWIO_EBI2_PAD_PULL_0_EBI2_A_D_BUS_BMSK                                   0x1
#define HWIO_EBI2_PAD_PULL_0_EBI2_A_D_BUS_SHFT                                     0

#define HWIO_EBI2_PAD_PULL_1_ADDR                                         0x8000c12c
#define HWIO_EBI2_PAD_PULL_1_RMSK                                               0x7f
#define HWIO_EBI2_PAD_PULL_1_SHFT                                                  0
#define HWIO_EBI2_PAD_PULL_1_IN                                           \
        in_dword_masked(HWIO_EBI2_PAD_PULL_1_ADDR, HWIO_EBI2_PAD_PULL_1_RMSK)
#define HWIO_EBI2_PAD_PULL_1_INM(m)                                       \
        in_dword_masked(HWIO_EBI2_PAD_PULL_1_ADDR, m)
#define HWIO_EBI2_PAD_PULL_1_OUT(v)                                       \
        out_dword(HWIO_EBI2_PAD_PULL_1_ADDR,v)
#define HWIO_EBI2_PAD_PULL_1_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_PAD_PULL_1_ADDR,m,v,HWIO_EBI2_PAD_PULL_1_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCD_CS1_N_BMSK                                0x40
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCD_CS1_N_SHFT                                 0x6
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCD_CS0_N_BMSK                                0x20
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCD_CS0_N_SHFT                                 0x5
#define HWIO_EBI2_PAD_PULL_1_EBI2_OE_N_BMSK                                     0x10
#define HWIO_EBI2_PAD_PULL_1_EBI2_OE_N_SHFT                                      0x4
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCDEN_BMSK                                     0x8
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCDEN_SHFT                                     0x3
#define HWIO_EBI2_PAD_PULL_1_EBI2_WE_N_BMSK                                      0x4
#define HWIO_EBI2_PAD_PULL_1_EBI2_WE_N_SHFT                                      0x2
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCDRS_ADV_N_BMSK                               0x2
#define HWIO_EBI2_PAD_PULL_1_EBI2_LCDRS_ADV_N_SHFT                               0x1
#define HWIO_EBI2_PAD_PULL_1_EBI2_A_D_BUS_BMSK                                   0x1
#define HWIO_EBI2_PAD_PULL_1_EBI2_A_D_BUS_SHFT                                     0

#define HWIO_D2D_PAD_PULL_0_ADDR                                          0x8000c008
#define HWIO_D2D_PAD_PULL_0_RMSK                                                0x3f
#define HWIO_D2D_PAD_PULL_0_SHFT                                                   0
#define HWIO_D2D_PAD_PULL_0_IN                                            \
        in_dword_masked(HWIO_D2D_PAD_PULL_0_ADDR, HWIO_D2D_PAD_PULL_0_RMSK)
#define HWIO_D2D_PAD_PULL_0_INM(m)                                        \
        in_dword_masked(HWIO_D2D_PAD_PULL_0_ADDR, m)
#define HWIO_D2D_PAD_PULL_0_OUT(v)                                        \
        out_dword(HWIO_D2D_PAD_PULL_0_ADDR,v)
#define HWIO_D2D_PAD_PULL_0_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_D2D_PAD_PULL_0_ADDR,m,v,HWIO_D2D_PAD_PULL_0_IN); \
		HWIO_INTFREE()
#define HWIO_D2D_PAD_PULL_0_PM_INT_N_BMSK                                       0x20
#define HWIO_D2D_PAD_PULL_0_PM_INT_N_SHFT                                        0x5
#define HWIO_D2D_PAD_PULL_0_PM_PS_HOLD_BMSK                                     0x10
#define HWIO_D2D_PAD_PULL_0_PM_PS_HOLD_SHFT                                      0x4
#define HWIO_D2D_PAD_PULL_0_AD_JD1_INT_BMSK                                      0x8
#define HWIO_D2D_PAD_PULL_0_AD_JD1_INT_SHFT                                      0x3
#define HWIO_D2D_PAD_PULL_0_AD_SSBI_RX_BMSK                                      0x4
#define HWIO_D2D_PAD_PULL_0_AD_SSBI_RX_SHFT                                      0x2
#define HWIO_D2D_PAD_PULL_0_AD_SSBI_TX_BMSK                                      0x2
#define HWIO_D2D_PAD_PULL_0_AD_SSBI_TX_SHFT                                      0x1
#define HWIO_D2D_PAD_PULL_0_PM_SSBI_BMSK                                         0x1
#define HWIO_D2D_PAD_PULL_0_PM_SSBI_SHFT                                           0

#define HWIO_D2D_PAD_PULL_1_ADDR                                          0x8000c00c
#define HWIO_D2D_PAD_PULL_1_RMSK                                                0x3f
#define HWIO_D2D_PAD_PULL_1_SHFT                                                   0
#define HWIO_D2D_PAD_PULL_1_IN                                            \
        in_dword_masked(HWIO_D2D_PAD_PULL_1_ADDR, HWIO_D2D_PAD_PULL_1_RMSK)
#define HWIO_D2D_PAD_PULL_1_INM(m)                                        \
        in_dword_masked(HWIO_D2D_PAD_PULL_1_ADDR, m)
#define HWIO_D2D_PAD_PULL_1_OUT(v)                                        \
        out_dword(HWIO_D2D_PAD_PULL_1_ADDR,v)
#define HWIO_D2D_PAD_PULL_1_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_D2D_PAD_PULL_1_ADDR,m,v,HWIO_D2D_PAD_PULL_1_IN); \
		HWIO_INTFREE()
#define HWIO_D2D_PAD_PULL_1_PM_INT_N_BMSK                                       0x20
#define HWIO_D2D_PAD_PULL_1_PM_INT_N_SHFT                                        0x5
#define HWIO_D2D_PAD_PULL_1_PM_PS_HOLD_BMSK                                     0x10
#define HWIO_D2D_PAD_PULL_1_PM_PS_HOLD_SHFT                                      0x4
#define HWIO_D2D_PAD_PULL_1_AD_JD1_INT_BMSK                                      0x8
#define HWIO_D2D_PAD_PULL_1_AD_JD1_INT_SHFT                                      0x3
#define HWIO_D2D_PAD_PULL_1_AD_SSBI_RX_BMSK                                      0x4
#define HWIO_D2D_PAD_PULL_1_AD_SSBI_RX_SHFT                                      0x2
#define HWIO_D2D_PAD_PULL_1_AD_SSBI_TX_BMSK                                      0x2
#define HWIO_D2D_PAD_PULL_1_AD_SSBI_TX_SHFT                                      0x1
#define HWIO_D2D_PAD_PULL_1_PM_SSBI_BMSK                                         0x1
#define HWIO_D2D_PAD_PULL_1_PM_SSBI_SHFT                                           0

#define HWIO_D2D_PAD_HDRIVE_MSEL_0_ADDR                                   0x8000c010
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RMSK                                   0xffffffff
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_SHFT                                            0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_IN                                     \
        in_dword_masked(HWIO_D2D_PAD_HDRIVE_MSEL_0_ADDR, HWIO_D2D_PAD_HDRIVE_MSEL_0_RMSK)
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_INM(m)                                 \
        in_dword_masked(HWIO_D2D_PAD_HDRIVE_MSEL_0_ADDR, m)
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_OUT(v)                                 \
        out_dword(HWIO_D2D_PAD_HDRIVE_MSEL_0_ADDR,v)
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_D2D_PAD_HDRIVE_MSEL_0_ADDR,m,v,HWIO_D2D_PAD_HDRIVE_MSEL_0_IN); \
		HWIO_INTFREE()
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT31_BMSK                    0x80000000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT31_SHFT                          0x1f
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_BMSK                      0x70000000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_SHFT                            0x1c
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_1_MA_FVAL                          0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_2_MA_FVAL                        0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_3_MA_FVAL                        0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_4_MA_FVAL                        0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_5_MA_FVAL                        0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_6_MA_FVAL                        0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_7_MA_FVAL                        0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_XO_EN_8_MA_FVAL                        0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT27_BMSK                     0x8000000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT27_SHFT                          0x1b
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_BMSK                       0x7000000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_SHFT                            0x18
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_1_MA_FVAL                          0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_2_MA_FVAL                        0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_3_MA_FVAL                        0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_4_MA_FVAL                        0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_5_MA_FVAL                        0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_6_MA_FVAL                        0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_7_MA_FVAL                        0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_TX_ON_8_MA_FVAL                        0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_BMSK                      0x800000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_SHFT                          0x17
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_BMSK                     0x700000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_SHFT                         0x14
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_1_MA_FVAL                       0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_2_MA_FVAL                     0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_3_MA_FVAL                     0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_4_MA_FVAL                     0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_5_MA_FVAL                     0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_6_MA_FVAL                     0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_7_MA_FVAL                     0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R0_8_MA_FVAL                     0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_BMSK                       0x80000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_SHFT                          0x13
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_BMSK                    0x70000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_SHFT                       0x10
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_1_MA_FVAL                     0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_2_MA_FVAL                   0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_3_MA_FVAL                   0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_4_MA_FVAL                   0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_5_MA_FVAL                   0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_6_MA_FVAL                   0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_7_MA_FVAL                   0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_TX_8_MA_FVAL                   0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_BMSK                        0x8000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_SHFT                           0xf
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_BMSK                     0x7000
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_SHFT                        0xc
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_1_MA_FVAL                     0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_2_MA_FVAL                   0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_3_MA_FVAL                   0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_4_MA_FVAL                   0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_5_MA_FVAL                   0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_6_MA_FVAL                   0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_7_MA_FVAL                   0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_SSBI_RX_8_MA_FVAL                   0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_BMSK                         0x800
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_SHFT                           0xb
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_BMSK                        0x700
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_SHFT                          0x8
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_1_MA_FVAL                       0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_2_MA_FVAL                     0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_3_MA_FVAL                     0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_4_MA_FVAL                     0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_5_MA_FVAL                     0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_6_MA_FVAL                     0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_7_MA_FVAL                     0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_AD_PA_R1_8_MA_FVAL                     0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_BMSK                           0x80
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_SHFT                            0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_BMSK                          0x70
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_SHFT                           0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_1_MA_FVAL                        0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_2_MA_FVAL                      0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_3_MA_FVAL                      0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_4_MA_FVAL                      0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_5_MA_FVAL                      0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_6_MA_FVAL                      0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_7_MA_FVAL                      0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PM_SSBI_8_MA_FVAL                      0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_BMSK                            0x8
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_SHFT                            0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_BMSK                           0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_SHFT                             0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_1_MA_FVAL                        0
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_2_MA_FVAL                      0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_3_MA_FVAL                      0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_4_MA_FVAL                      0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_5_MA_FVAL                      0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_6_MA_FVAL                      0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_7_MA_FVAL                      0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_0_HDRIVE_PS_HOLD_8_MA_FVAL                      0x7

#define HWIO_D2D_PAD_HDRIVE_MSEL_1_ADDR                                   0x8000c014
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RMSK                                        0xfff
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_SHFT                                            0
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_IN                                     \
        in_dword_masked(HWIO_D2D_PAD_HDRIVE_MSEL_1_ADDR, HWIO_D2D_PAD_HDRIVE_MSEL_1_RMSK)
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_INM(m)                                 \
        in_dword_masked(HWIO_D2D_PAD_HDRIVE_MSEL_1_ADDR, m)
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_OUT(v)                                 \
        out_dword(HWIO_D2D_PAD_HDRIVE_MSEL_1_ADDR,v)
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_D2D_PAD_HDRIVE_MSEL_1_ADDR,m,v,HWIO_D2D_PAD_HDRIVE_MSEL_1_IN); \
		HWIO_INTFREE()
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RESERVED_BIT11_BMSK                         0x800
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RESERVED_BIT11_SHFT                           0xb
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_BMSK                      0x700
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_SHFT                        0x8
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_1_MA_FVAL                     0
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_2_MA_FVAL                   0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_3_MA_FVAL                   0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_4_MA_FVAL                   0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_5_MA_FVAL                   0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_6_MA_FVAL                   0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_7_MA_FVAL                   0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_DAT_VP_8_MA_FVAL                   0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RESERVED_BIT7_BMSK                           0x80
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RESERVED_BIT7_SHFT                            0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_BMSK                     0x70
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_SHFT                      0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_1_MA_FVAL                   0
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_2_MA_FVAL                 0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_3_MA_FVAL                 0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_4_MA_FVAL                 0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_5_MA_FVAL                 0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_6_MA_FVAL                 0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_7_MA_FVAL                 0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_OE_INT_N_8_MA_FVAL                 0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RESERVED_BIT3_BMSK                            0x8
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_RESERVED_BIT3_SHFT                            0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_BMSK                        0x7
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_SHFT                          0
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_1_MA_FVAL                     0
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_2_MA_FVAL                   0x1
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_3_MA_FVAL                   0x2
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_4_MA_FVAL                   0x3
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_5_MA_FVAL                   0x4
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_6_MA_FVAL                   0x5
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_7_MA_FVAL                   0x6
#define HWIO_D2D_PAD_HDRIVE_MSEL_1_HDRIVE_USB_SE0_VM_8_MA_FVAL                   0x7

#define HWIO_PAD_HDRIVE_MSEL_ADDR                                         0x8000c018
#define HWIO_PAD_HDRIVE_MSEL_RMSK                                               0xff
#define HWIO_PAD_HDRIVE_MSEL_SHFT                                                  0
#define HWIO_PAD_HDRIVE_MSEL_IN                                           \
        in_dword_masked(HWIO_PAD_HDRIVE_MSEL_ADDR, HWIO_PAD_HDRIVE_MSEL_RMSK)
#define HWIO_PAD_HDRIVE_MSEL_INM(m)                                       \
        in_dword_masked(HWIO_PAD_HDRIVE_MSEL_ADDR, m)
#define HWIO_PAD_HDRIVE_MSEL_OUT(v)                                       \
        out_dword(HWIO_PAD_HDRIVE_MSEL_ADDR,v)
#define HWIO_PAD_HDRIVE_MSEL_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PAD_HDRIVE_MSEL_ADDR,m,v,HWIO_PAD_HDRIVE_MSEL_IN); \
		HWIO_INTFREE()
#define HWIO_PAD_HDRIVE_MSEL_RESERVED_BIT7_BMSK                                 0x80
#define HWIO_PAD_HDRIVE_MSEL_RESERVED_BIT7_SHFT                                  0x7
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_BMSK                               0x70
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_SHFT                                0x4
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_4_MA_FVAL                             0
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_4_4_MA_FVAL                         0x1
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_4_8_MA_FVAL                         0x2
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_5_2_MA_FVAL                         0x3
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_5_6_MA_FVAL                         0x4
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_6_MA_FVAL                           0x5
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_6_4_MA_FVAL                         0x6
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_RESOUT_N_6_8_MA_FVAL                         0x7
#define HWIO_PAD_HDRIVE_MSEL_RESERVED_BIT3_BMSK                                  0x8
#define HWIO_PAD_HDRIVE_MSEL_RESERVED_BIT3_SHFT                                  0x3
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_BMSK                                    0x7
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_SHFT                                      0
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_1_MA_FVAL                                 0
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_2_MA_FVAL                               0x1
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_3_MA_FVAL                               0x2
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_4_MA_FVAL                               0x3
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_5_MA_FVAL                               0x4
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_6_MA_FVAL                               0x5
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_7_MA_FVAL                               0x6
#define HWIO_PAD_HDRIVE_MSEL_HDRIVE_JTAG_8_MA_FVAL                               0x7

#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_ADDR                                  0x8000c01c
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RMSK                                   0xfffffff
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_SHFT                                           0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_IN                                    \
        in_dword_masked(HWIO_EBI1_PAD_HDRIVE_MSEL_0_ADDR, HWIO_EBI1_PAD_HDRIVE_MSEL_0_RMSK)
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_INM(m)                                \
        in_dword_masked(HWIO_EBI1_PAD_HDRIVE_MSEL_0_ADDR, m)
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_OUT(v)                                \
        out_dword(HWIO_EBI1_PAD_HDRIVE_MSEL_0_ADDR,v)
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_PAD_HDRIVE_MSEL_0_ADDR,m,v,HWIO_EBI1_PAD_HDRIVE_MSEL_0_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT31_BMSK                    0x8000000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT31_SHFT                         0x1b
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_BMSK               0x7000000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_SHFT                    0x18
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_4_MA_FVAL                  0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_4_4_MA_FVAL              0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_4_8_MA_FVAL              0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_5_2_MA_FVAL              0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_5_6_MA_FVAL              0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_6_MA_FVAL                0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_6_4_MA_FVAL              0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_MEM_CLK_6_8_MA_FVAL              0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_SHFT                         0x17
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_BMSK                  0x700000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_SHFT                      0x14
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_4_MA_FVAL                    0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_4_4_MA_FVAL                0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_4_8_MA_FVAL                0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_5_2_MA_FVAL                0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_5_6_MA_FVAL                0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_6_MA_FVAL                  0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_6_4_MA_FVAL                0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N1_6_8_MA_FVAL                0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_SHFT                         0x13
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_BMSK                   0x70000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_SHFT                      0x10
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_4_MA_FVAL                    0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_4_4_MA_FVAL                0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_4_8_MA_FVAL                0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_5_2_MA_FVAL                0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_5_6_MA_FVAL                0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_6_MA_FVAL                  0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_6_4_MA_FVAL                0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_CS_N0_6_8_MA_FVAL                0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_SHFT                          0xf
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_BMSK                     0x7000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_SHFT                        0xc
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_4_MA_FVAL                     0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_4_4_MA_FVAL                 0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_4_8_MA_FVAL                 0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_5_2_MA_FVAL                 0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_5_6_MA_FVAL                 0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_6_MA_FVAL                   0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_6_4_MA_FVAL                 0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_LB_N_6_8_MA_FVAL                 0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_BMSK                        0x800
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_SHFT                          0xb
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_BMSK                      0x700
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_SHFT                        0x8
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_4_MA_FVAL                     0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_4_4_MA_FVAL                 0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_4_8_MA_FVAL                 0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_5_2_MA_FVAL                 0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_5_6_MA_FVAL                 0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_6_MA_FVAL                   0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_6_4_MA_FVAL                 0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_OE_N_6_8_MA_FVAL                 0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_BMSK                          0x80
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_SHFT                           0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_BMSK                       0x70
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_SHFT                        0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_4_MA_FVAL                     0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_4_4_MA_FVAL                 0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_4_8_MA_FVAL                 0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_5_2_MA_FVAL                 0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_5_6_MA_FVAL                 0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_6_MA_FVAL                   0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_6_4_MA_FVAL                 0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_UB_N_6_8_MA_FVAL                 0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_BMSK                           0x8
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_SHFT                           0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_BMSK                        0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_SHFT                          0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_4_MA_FVAL                     0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_4_4_MA_FVAL                 0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_4_8_MA_FVAL                 0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_5_2_MA_FVAL                 0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_5_6_MA_FVAL                 0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_6_MA_FVAL                   0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_6_4_MA_FVAL                 0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_0_HDRIVE_EBI1_WE_N_6_8_MA_FVAL                 0x7

#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_ADDR                                  0x8000c020
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RMSK                                      0xffff
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_SHFT                                           0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_IN                                    \
        in_dword_masked(HWIO_EBI1_PAD_HDRIVE_MSEL_1_ADDR, HWIO_EBI1_PAD_HDRIVE_MSEL_1_RMSK)
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_INM(m)                                \
        in_dword_masked(HWIO_EBI1_PAD_HDRIVE_MSEL_1_ADDR, m)
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_OUT(v)                                \
        out_dword(HWIO_EBI1_PAD_HDRIVE_MSEL_1_ADDR,v)
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_PAD_HDRIVE_MSEL_1_ADDR,m,v,HWIO_EBI1_PAD_HDRIVE_MSEL_1_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT15_SHFT                          0xf
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_BMSK                   0x7000
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_SHFT                      0xc
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_4_MA_FVAL                   0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_4_4_MA_FVAL               0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_4_8_MA_FVAL               0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_5_2_MA_FVAL               0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_5_6_MA_FVAL               0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_6_MA_FVAL                 0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_6_4_MA_FVAL               0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_WAIT_N_6_8_MA_FVAL               0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT11_BMSK                        0x800
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT11_SHFT                          0xb
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_BMSK                     0x700
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_SHFT                       0x8
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_4_MA_FVAL                    0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_4_4_MA_FVAL                0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_4_8_MA_FVAL                0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_5_2_MA_FVAL                0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_5_6_MA_FVAL                0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_6_MA_FVAL                  0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_6_4_MA_FVAL                0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_ADV_N_6_8_MA_FVAL                0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT7_BMSK                          0x80
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT7_SHFT                           0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_BMSK                  0x70
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_SHFT                   0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_4_MA_FVAL                0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_4_4_MA_FVAL            0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_4_8_MA_FVAL            0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_5_2_MA_FVAL            0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_5_6_MA_FVAL            0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_6_MA_FVAL              0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_6_4_MA_FVAL            0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE1_6_8_MA_FVAL            0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT3_BMSK                           0x8
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_RESERVED_BIT3_SHFT                           0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_BMSK                   0x7
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_SHFT                     0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_4_MA_FVAL                0
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_4_4_MA_FVAL            0x1
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_4_8_MA_FVAL            0x2
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_5_2_MA_FVAL            0x3
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_5_6_MA_FVAL            0x4
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_6_MA_FVAL              0x5
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_6_4_MA_FVAL            0x6
#define HWIO_EBI1_PAD_HDRIVE_MSEL_1_HDRIVE_EBI1_A_D_BYTE0_6_8_MA_FVAL            0x7

#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_ADDR                                  0x8000c024
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RMSK                                   0xfffffff
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_SHFT                                           0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_IN                                    \
        in_dword_masked(HWIO_EBI2_PAD_HDRIVE_MSEL_0_ADDR, HWIO_EBI2_PAD_HDRIVE_MSEL_0_RMSK)
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_INM(m)                                \
        in_dword_masked(HWIO_EBI2_PAD_HDRIVE_MSEL_0_ADDR, m)
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_OUT(v)                                \
        out_dword(HWIO_EBI2_PAD_HDRIVE_MSEL_0_ADDR,v)
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_PAD_HDRIVE_MSEL_0_ADDR,m,v,HWIO_EBI2_PAD_HDRIVE_MSEL_0_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_BMSK               0x7000000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_SHFT                    0x18
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_4_MA_FVAL                  0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_4_4_MA_FVAL              0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_4_8_MA_FVAL              0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_5_2_MA_FVAL              0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_5_6_MA_FVAL              0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_6_MA_FVAL                0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_6_4_MA_FVAL              0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_A_D_BUS_6_8_MA_FVAL              0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_SHFT                         0x17
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_BMSK            0x700000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_SHFT                0x14
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_4_MA_FVAL              0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_4_4_MA_FVAL          0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_4_8_MA_FVAL          0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_5_2_MA_FVAL          0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_5_6_MA_FVAL          0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_6_MA_FVAL            0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_6_4_MA_FVAL          0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDRS_ADV_N_6_8_MA_FVAL          0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_SHFT                         0x13
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_BMSK               0x70000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_SHFT                  0x10
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_4_MA_FVAL                0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_4_4_MA_FVAL            0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_4_8_MA_FVAL            0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_5_2_MA_FVAL            0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_5_6_MA_FVAL            0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_6_MA_FVAL              0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_6_4_MA_FVAL            0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS1_N_6_8_MA_FVAL            0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_SHFT                          0xf
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_BMSK                0x7000
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_SHFT                   0xc
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_4_MA_FVAL                0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_4_4_MA_FVAL            0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_4_8_MA_FVAL            0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_5_2_MA_FVAL            0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_5_6_MA_FVAL            0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_6_MA_FVAL              0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_6_4_MA_FVAL            0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCD_CS0_N_6_8_MA_FVAL            0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_BMSK                        0x800
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_SHFT                          0xb
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_BMSK                     0x700
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_SHFT                       0x8
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_4_MA_FVAL                    0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_4_4_MA_FVAL                0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_4_8_MA_FVAL                0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_5_2_MA_FVAL                0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_5_6_MA_FVAL                0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_6_MA_FVAL                  0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_6_4_MA_FVAL                0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_LCDEN_6_8_MA_FVAL                0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_BMSK                          0x80
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_SHFT                           0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_BMSK                       0x70
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_SHFT                        0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_4_MA_FVAL                     0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_4_4_MA_FVAL                 0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_4_8_MA_FVAL                 0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_5_2_MA_FVAL                 0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_5_6_MA_FVAL                 0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_6_MA_FVAL                   0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_6_4_MA_FVAL                 0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_OE_N_6_8_MA_FVAL                 0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_BMSK                           0x8
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_SHFT                           0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_BMSK                        0x7
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_SHFT                          0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_4_MA_FVAL                     0
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_4_4_MA_FVAL                 0x1
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_4_8_MA_FVAL                 0x2
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_5_2_MA_FVAL                 0x3
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_5_6_MA_FVAL                 0x4
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_6_MA_FVAL                   0x5
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_6_4_MA_FVAL                 0x6
#define HWIO_EBI2_PAD_HDRIVE_MSEL_0_HDRIVE_EBI2_WE_N_6_8_MA_FVAL                 0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_ADDR                                  0x8000c030
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_0_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_0_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_0_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_0_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_0_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_0_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_BMSK                    0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_SHFT                          0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_7_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_BMSK                     0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_SHFT                          0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_6_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_BMSK                      0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_SHFT                          0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_5_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_BMSK                       0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_SHFT                          0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_4_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_BMSK                        0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_SHFT                           0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_3_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_BMSK                         0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_SHFT                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_2_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_BMSK                          0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_SHFT                           0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_1_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_BMSK                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_SHFT                             0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_0_HDRIVE_GPIO_0_8_MA_FVAL                      0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_ADDR                                  0x8000c034
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_1_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_1_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_1_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_1_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_1_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_1_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_BMSK                   0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_SHFT                         0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_15_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_14_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_13_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_12_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_11_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_10_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_BMSK                          0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_SHFT                           0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_9_8_MA_FVAL                      0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_BMSK                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_SHFT                             0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_1_MA_FVAL                        0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_2_MA_FVAL                      0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_3_MA_FVAL                      0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_4_MA_FVAL                      0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_5_MA_FVAL                      0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_6_MA_FVAL                      0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_7_MA_FVAL                      0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_1_HDRIVE_GPIO_8_8_MA_FVAL                      0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_ADDR                                  0x8000c038
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_2_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_2_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_2_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_2_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_2_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_2_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_BMSK                   0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_SHFT                         0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_23_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_22_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_21_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_20_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_19_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_18_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_BMSK                         0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_SHFT                          0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_17_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_BMSK                          0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_SHFT                            0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_2_HDRIVE_GPIO_16_6_8_MA_FVAL                   0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_ADDR                                  0x8000c03c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_3_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_3_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_3_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_3_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_3_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_3_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_BMSK                   0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_SHFT                         0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_31_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_30_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_29_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_28_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_27_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_26_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_BMSK                         0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_SHFT                          0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_25_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_BMSK                          0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_SHFT                            0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_3_HDRIVE_GPIO_24_16_MA_FVAL                    0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_ADDR                                  0x8000c040
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_4_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_4_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_4_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_4_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_4_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_4_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_BMSK                   0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_SHFT                         0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_39_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_38_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_37_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_36_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_35_16_MA_FVAL                    0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_34_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_BMSK                         0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_SHFT                          0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_33_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_BMSK                          0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_SHFT                            0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_2_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_4_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_6_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_8_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_10_MA_FVAL                    0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_12_MA_FVAL                    0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_14_MA_FVAL                    0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_4_HDRIVE_GPIO_32_16_MA_FVAL                    0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_ADDR                                  0x8000c044
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_5_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_5_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_5_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_5_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_5_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_5_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_BMSK                   0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_SHFT                         0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_47_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_46_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_45_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_44_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_43_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_42_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_BMSK                         0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_SHFT                          0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_41_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_BMSK                          0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_SHFT                            0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_5_HDRIVE_GPIO_40_8_MA_FVAL                     0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_ADDR                                  0x8000c048
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RMSK                                  0xffffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_6_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_6_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_6_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_6_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_6_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_6_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT31_BMSK                   0x80000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT31_SHFT                         0x1f
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_BMSK                   0x70000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_SHFT                         0x1c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_55_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_54_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_53_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_52_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_51_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_50_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_BMSK                         0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_SHFT                          0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_49_8_MA_FVAL                     0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_BMSK                          0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_SHFT                            0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_1_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_2_MA_FVAL                     0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_3_MA_FVAL                     0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_4_MA_FVAL                     0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_5_MA_FVAL                     0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_7_MA_FVAL                     0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_6_HDRIVE_GPIO_48_8_MA_FVAL                     0x7

#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_ADDR                                  0x8000c04c
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RMSK                                   0xfffffff
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_SHFT                                           0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_IN                                    \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_7_ADDR, HWIO_GPIO_PAD_HDRIVE_MSEL_7_RMSK)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_INM(m)                                \
        in_dword_masked(HWIO_GPIO_PAD_HDRIVE_MSEL_7_ADDR, m)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_OUT(v)                                \
        out_dword(HWIO_GPIO_PAD_HDRIVE_MSEL_7_ADDR,v)
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO_PAD_HDRIVE_MSEL_7_ADDR,m,v,HWIO_GPIO_PAD_HDRIVE_MSEL_7_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT27_BMSK                    0x8000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT27_SHFT                         0x1b
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_BMSK                    0x7000000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_SHFT                         0x18
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_62_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT23_BMSK                     0x800000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT23_SHFT                         0x17
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_BMSK                     0x700000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_SHFT                         0x14
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_61_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT19_BMSK                      0x80000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT19_SHFT                         0x13
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_BMSK                      0x70000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_SHFT                         0x10
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_60_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT15_SHFT                          0xf
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_BMSK                       0x7000
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_SHFT                          0xc
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_59_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT11_BMSK                        0x800
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT11_SHFT                          0xb
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_BMSK                        0x700
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_SHFT                          0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_58_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT7_BMSK                          0x80
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT7_SHFT                           0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_BMSK                         0x70
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_SHFT                          0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_57_6_8_MA_FVAL                   0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT3_BMSK                           0x8
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_RESERVED_BIT3_SHFT                           0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_BMSK                          0x7
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_SHFT                            0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_4_MA_FVAL                       0
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_4_4_MA_FVAL                   0x1
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_4_8_MA_FVAL                   0x2
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_5_2_MA_FVAL                   0x3
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_5_6_MA_FVAL                   0x4
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_6_MA_FVAL                     0x5
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_6_4_MA_FVAL                   0x6
#define HWIO_GPIO_PAD_HDRIVE_MSEL_7_HDRIVE_GPIO_56_6_8_MA_FVAL                   0x7

// Sub-Section 21.1.1.4: Analog-die control register
#define HWIO_PMIC_CONTROL_ADDR                                            0x8000c100
#define HWIO_PMIC_CONTROL_RMSK                                                   0x7
#define HWIO_PMIC_CONTROL_SHFT                                                     0
#define HWIO_PMIC_CONTROL_IN                                              \
        in_dword_masked(HWIO_PMIC_CONTROL_ADDR, HWIO_PMIC_CONTROL_RMSK)
#define HWIO_PMIC_CONTROL_INM(m)                                          \
        in_dword_masked(HWIO_PMIC_CONTROL_ADDR, m)
#define HWIO_PMIC_CONTROL_OUT(v)                                          \
        out_dword(HWIO_PMIC_CONTROL_ADDR,v)
#define HWIO_PMIC_CONTROL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PMIC_CONTROL_ADDR,m,v,HWIO_PMIC_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_PMIC_CONTROL_TCXO_EN_BMSK                                           0x4
#define HWIO_PMIC_CONTROL_TCXO_EN_SHFT                                           0x2
#define HWIO_PMIC_CONTROL_PS_HOLD_BMSK                                           0x2
#define HWIO_PMIC_CONTROL_PS_HOLD_SHFT                                           0x1
#define HWIO_PMIC_CONTROL_PS_HOLD_OE_BMSK                                        0x1
#define HWIO_PMIC_CONTROL_PS_HOLD_OE_SHFT                                          0

#define HWIO_ANALOG_TEST_SEL_ADDR                                         0x8000c058
#define HWIO_ANALOG_TEST_SEL_RMSK                                               0x3f
#define HWIO_ANALOG_TEST_SEL_SHFT                                                  0
#define HWIO_ANALOG_TEST_SEL_IN                                           \
        in_dword_masked(HWIO_ANALOG_TEST_SEL_ADDR, HWIO_ANALOG_TEST_SEL_RMSK)
#define HWIO_ANALOG_TEST_SEL_INM(m)                                       \
        in_dword_masked(HWIO_ANALOG_TEST_SEL_ADDR, m)
#define HWIO_ANALOG_TEST_SEL_OUT(v)                                       \
        out_dword(HWIO_ANALOG_TEST_SEL_ADDR,v)
#define HWIO_ANALOG_TEST_SEL_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ANALOG_TEST_SEL_ADDR,m,v,HWIO_ANALOG_TEST_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_ANALOG_TEST_SEL_SEL_SSBI_RX_TEST_BMSK                              0x20
#define HWIO_ANALOG_TEST_SEL_SEL_SSBI_RX_TEST_SHFT                               0x5
#define HWIO_ANALOG_TEST_SEL_SEL_SSBI_TX_TEST_BMSK                              0x10
#define HWIO_ANALOG_TEST_SEL_SEL_SSBI_TX_TEST_SHFT                               0x4
#define HWIO_ANALOG_TEST_SEL_SEL_PM_SSBI_TEST_BMSK                               0x8
#define HWIO_ANALOG_TEST_SEL_SEL_PM_SSBI_TEST_SHFT                               0x3
#define HWIO_ANALOG_TEST_SEL_SEL_SSBI_MS_TEST_BMSK                               0x4
#define HWIO_ANALOG_TEST_SEL_SEL_SSBI_MS_TEST_SHFT                               0x2
#define HWIO_ANALOG_TEST_SEL_SEL_AD_TEST_BMSK                                    0x2
#define HWIO_ANALOG_TEST_SEL_SEL_AD_TEST_SHFT                                    0x1
#define HWIO_ANALOG_TEST_SEL_SEL_TXDAC_TEST_BMSK                                 0x1
#define HWIO_ANALOG_TEST_SEL_SEL_TXDAC_TEST_SHFT                                   0

#define HWIO_ADIE_TEST_CONTROL_ADDR                                       0x8000c05c
#define HWIO_ADIE_TEST_CONTROL_RMSK                                          0x1ffff
#define HWIO_ADIE_TEST_CONTROL_SHFT                                                0
#define HWIO_ADIE_TEST_CONTROL_IN                                         \
        in_dword_masked(HWIO_ADIE_TEST_CONTROL_ADDR, HWIO_ADIE_TEST_CONTROL_RMSK)
#define HWIO_ADIE_TEST_CONTROL_INM(m)                                     \
        in_dword_masked(HWIO_ADIE_TEST_CONTROL_ADDR, m)
#define HWIO_ADIE_TEST_CONTROL_OUT(v)                                     \
        out_dword(HWIO_ADIE_TEST_CONTROL_ADDR,v)
#define HWIO_ADIE_TEST_CONTROL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ADIE_TEST_CONTROL_ADDR,m,v,HWIO_ADIE_TEST_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_MS_BMSK                             0x10000
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_MS_SHFT                                0x10
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_RX_BMSK                              0x8000
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_RX_SHFT                                 0xf
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_RX_OE_BMSK                           0x4000
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_RX_OE_SHFT                              0xe
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_TX_BMSK                              0x2000
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_TX_SHFT                                 0xd
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_TX_OE_BMSK                           0x1000
#define HWIO_ADIE_TEST_CONTROL_TEST_SSBI_TX_OE_SHFT                              0xc
#define HWIO_ADIE_TEST_CONTROL_TEST_PA_R1_BMSK                                 0x800
#define HWIO_ADIE_TEST_CONTROL_TEST_PA_R1_SHFT                                   0xb
#define HWIO_ADIE_TEST_CONTROL_TEST_PA_R0_BMSK                                 0x400
#define HWIO_ADIE_TEST_CONTROL_TEST_PA_R0_SHFT                                   0xa
#define HWIO_ADIE_TEST_CONTROL_TEST_TX_ON_BMSK                                 0x200
#define HWIO_ADIE_TEST_CONTROL_TEST_TX_ON_SHFT                                   0x9
#define HWIO_ADIE_TEST_CONTROL_TEST_CODEC_DI_BMSK                              0x1e0
#define HWIO_ADIE_TEST_CONTROL_TEST_CODEC_DI_SHFT                                0x5
#define HWIO_ADIE_TEST_CONTROL_TEST_BBRX_CKIN_BMSK                              0x10
#define HWIO_ADIE_TEST_CONTROL_TEST_BBRX_CKIN_SHFT                               0x4
#define HWIO_ADIE_TEST_CONTROL_TEST_CODEC_CLK_2X_BMSK                            0x8
#define HWIO_ADIE_TEST_CONTROL_TEST_CODEC_CLK_2X_SHFT                            0x3
#define HWIO_ADIE_TEST_CONTROL_TEST_CODEC_CLK_BMSK                               0x4
#define HWIO_ADIE_TEST_CONTROL_TEST_CODEC_CLK_SHFT                               0x2
#define HWIO_ADIE_TEST_CONTROL_TEST_PM_SSBI_BMSK                                 0x2
#define HWIO_ADIE_TEST_CONTROL_TEST_PM_SSBI_SHFT                                 0x1
#define HWIO_ADIE_TEST_CONTROL_TEST_PM_SSBI_OE_BMSK                              0x1
#define HWIO_ADIE_TEST_CONTROL_TEST_PM_SSBI_OE_SHFT                                0

#define HWIO_TXDAC_TEST_CONTROL_ADDR                                      0x8000c060
#define HWIO_TXDAC_TEST_CONTROL_RMSK                                      0x1fffffff
#define HWIO_TXDAC_TEST_CONTROL_SHFT                                               0
#define HWIO_TXDAC_TEST_CONTROL_IN                                        \
        in_dword_masked(HWIO_TXDAC_TEST_CONTROL_ADDR, HWIO_TXDAC_TEST_CONTROL_RMSK)
#define HWIO_TXDAC_TEST_CONTROL_INM(m)                                    \
        in_dword_masked(HWIO_TXDAC_TEST_CONTROL_ADDR, m)
#define HWIO_TXDAC_TEST_CONTROL_OUT(v)                                    \
        out_dword(HWIO_TXDAC_TEST_CONTROL_ADDR,v)
#define HWIO_TXDAC_TEST_CONTROL_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_TXDAC_TEST_CONTROL_ADDR,m,v,HWIO_TXDAC_TEST_CONTROL_IN); \
		HWIO_INTFREE()
#define HWIO_TXDAC_TEST_CONTROL_TEST_I_DATA_BMSK                          0x1ffe0000
#define HWIO_TXDAC_TEST_CONTROL_TEST_I_DATA_SHFT                                0x11
#define HWIO_TXDAC_TEST_CONTROL_TEST_Q_DATA_BMSK                             0x1ffe0
#define HWIO_TXDAC_TEST_CONTROL_TEST_Q_DATA_SHFT                                 0x5
#define HWIO_TXDAC_TEST_CONTROL_TEST_TXDAC_CLK_BMSK                             0x10
#define HWIO_TXDAC_TEST_CONTROL_TEST_TXDAC_CLK_SHFT                              0x4
#define HWIO_TXDAC_TEST_CONTROL_TEST_TXDAC_SLEEP_BMSK                            0x8
#define HWIO_TXDAC_TEST_CONTROL_TEST_TXDAC_SLEEP_SHFT                            0x3
#define HWIO_TXDAC_TEST_CONTROL_TXDAC_IREFIN_OUTB_BMSK                           0x4
#define HWIO_TXDAC_TEST_CONTROL_TXDAC_IREFIN_OUTB_SHFT                           0x2
#define HWIO_TXDAC_TEST_CONTROL_TXDAC_IQ_SEL_BMSK                                0x2
#define HWIO_TXDAC_TEST_CONTROL_TXDAC_IQ_SEL_SHFT                                0x1
#define HWIO_TXDAC_TEST_CONTROL_TXDAC_EN_BMSK                                    0x1
#define HWIO_TXDAC_TEST_CONTROL_TXDAC_EN_SHFT                                      0

#define HWIO_HW_REVISION_NUMBER_ADDR                                      0x8000c064
#define HWIO_HW_REVISION_NUMBER_RMSK                                      0xffffffff
#define HWIO_HW_REVISION_NUMBER_SHFT                                               0
#define HWIO_HW_REVISION_NUMBER_IN                                        \
        in_dword_masked(HWIO_HW_REVISION_NUMBER_ADDR, HWIO_HW_REVISION_NUMBER_RMSK)
#define HWIO_HW_REVISION_NUMBER_INM(m)                                    \
        in_dword_masked(HWIO_HW_REVISION_NUMBER_ADDR, m)
#define HWIO_HW_REVISION_NUMBER_VERSION_ID_BMSK                           0xf0000000
#define HWIO_HW_REVISION_NUMBER_VERSION_ID_SHFT                                 0x1c
#define HWIO_HW_REVISION_NUMBER_VERSION_ID_CHIP_REVISION_R0_SILICON_FVAL           0
#define HWIO_HW_REVISION_NUMBER_VERSION_ID_CHIP_REVISION_R1_SILICON_FVAL         0x1
#define HWIO_HW_REVISION_NUMBER_FOUNDARY_BMSK                              0xe000000
#define HWIO_HW_REVISION_NUMBER_FOUNDARY_SHFT                                   0x19
#define HWIO_HW_REVISION_NUMBER_FOUNDARY_TSMC_FVAL                                 0
#define HWIO_HW_REVISION_NUMBER_FOUNDARY_CHARTERED_FVAL                          0x1
#define HWIO_HW_REVISION_NUMBER_PARTNUM_BMSK                               0x1ff0000
#define HWIO_HW_REVISION_NUMBER_PARTNUM_SHFT                                    0x10
#define HWIO_HW_REVISION_NUMBER_PARTNUM_PRODUCT_ID_FVAL                         0x2c
#define HWIO_HW_REVISION_NUMBER_CHIP_ID_BMSK                                  0xf000
#define HWIO_HW_REVISION_NUMBER_CHIP_ID_SHFT                                     0xc
#define HWIO_HW_REVISION_NUMBER_QUALCOMM_MFG_ID_BMSK                           0xffe
#define HWIO_HW_REVISION_NUMBER_QUALCOMM_MFG_ID_SHFT                             0x1
#define HWIO_HW_REVISION_NUMBER_QUALCOMM_MFG_ID_CONSTANT_0X70_FVAL              0x70
#define HWIO_HW_REVISION_NUMBER_START_BIT_BMSK                                   0x1
#define HWIO_HW_REVISION_NUMBER_START_BIT_SHFT                                     0

#define HWIO_CHIP_FEATURE_ID_ADDR                                         0x8000c068
#define HWIO_CHIP_FEATURE_ID_RMSK                                                0xf
#define HWIO_CHIP_FEATURE_ID_SHFT                                                  0
#define HWIO_CHIP_FEATURE_ID_IN                                           \
        in_dword_masked(HWIO_CHIP_FEATURE_ID_ADDR, HWIO_CHIP_FEATURE_ID_RMSK)
#define HWIO_CHIP_FEATURE_ID_INM(m)                                       \
        in_dword_masked(HWIO_CHIP_FEATURE_ID_ADDR, m)
#define HWIO_CHIP_FEATURE_ID_FEATURE_ID_BMSK                                     0xf
#define HWIO_CHIP_FEATURE_ID_FEATURE_ID_SHFT                                       0

// Sub-Section 21.1.1.5: Digital test control
#define HWIO_USB_GPIO_TEST_ADDR                                           0x8000c130
#define HWIO_USB_GPIO_TEST_RMSK                                                  0x1
#define HWIO_USB_GPIO_TEST_SHFT                                                    0
#define HWIO_USB_GPIO_TEST_IN                                             \
        in_dword_masked(HWIO_USB_GPIO_TEST_ADDR, HWIO_USB_GPIO_TEST_RMSK)
#define HWIO_USB_GPIO_TEST_INM(m)                                         \
        in_dword_masked(HWIO_USB_GPIO_TEST_ADDR, m)
#define HWIO_USB_GPIO_TEST_OUT(v)                                         \
        out_dword(HWIO_USB_GPIO_TEST_ADDR,v)
#define HWIO_USB_GPIO_TEST_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_GPIO_TEST_ADDR,m,v,HWIO_USB_GPIO_TEST_IN); \
		HWIO_INTFREE()
#define HWIO_USB_GPIO_TEST_USB_GPIO_TEST_BMSK                                    0x1
#define HWIO_USB_GPIO_TEST_USB_GPIO_TEST_SHFT                                      0

#define HWIO_SSBI_GPIO_TEST_ADDR                                          0x8000c134
#define HWIO_SSBI_GPIO_TEST_RMSK                                                 0x1
#define HWIO_SSBI_GPIO_TEST_SHFT                                                   0
#define HWIO_SSBI_GPIO_TEST_IN                                            \
        in_dword_masked(HWIO_SSBI_GPIO_TEST_ADDR, HWIO_SSBI_GPIO_TEST_RMSK)
#define HWIO_SSBI_GPIO_TEST_INM(m)                                        \
        in_dword_masked(HWIO_SSBI_GPIO_TEST_ADDR, m)
#define HWIO_SSBI_GPIO_TEST_OUT(v)                                        \
        out_dword(HWIO_SSBI_GPIO_TEST_ADDR,v)
#define HWIO_SSBI_GPIO_TEST_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SSBI_GPIO_TEST_ADDR,m,v,HWIO_SSBI_GPIO_TEST_IN); \
		HWIO_INTFREE()
#define HWIO_SSBI_GPIO_TEST_PM_SSBI_GPIO_TEST_BMSK                               0x1
#define HWIO_SSBI_GPIO_TEST_PM_SSBI_GPIO_TEST_SHFT                                 0

// Sub-Section 21.1.1.6: USB pin control registers
#define HWIO_USB_PIN_CONFIG_ADDR                                          0x8000c07c
#define HWIO_USB_PIN_CONFIG_RMSK                                                0x3f
#define HWIO_USB_PIN_CONFIG_SHFT                                                   0
#define HWIO_USB_PIN_CONFIG_IN                                            \
        in_dword_masked(HWIO_USB_PIN_CONFIG_ADDR, HWIO_USB_PIN_CONFIG_RMSK)
#define HWIO_USB_PIN_CONFIG_INM(m)                                        \
        in_dword_masked(HWIO_USB_PIN_CONFIG_ADDR, m)
#define HWIO_USB_PIN_CONFIG_OUT(v)                                        \
        out_dword(HWIO_USB_PIN_CONFIG_ADDR,v)
#define HWIO_USB_PIN_CONFIG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_PIN_CONFIG_ADDR,m,v,HWIO_USB_PIN_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_USB_PIN_CONFIG_REG_OE_INT_N_OE_BMSK                                0x20
#define HWIO_USB_PIN_CONFIG_REG_OE_INT_N_OE_SHFT                                 0x5
#define HWIO_USB_PIN_CONFIG_REG_INT_N_OUT_N_BMSK                                0x10
#define HWIO_USB_PIN_CONFIG_REG_INT_N_OUT_N_SHFT                                 0x4
#define HWIO_USB_PIN_CONFIG_REG_DAT_OE_BMSK                                      0x8
#define HWIO_USB_PIN_CONFIG_REG_DAT_OE_SHFT                                      0x3
#define HWIO_USB_PIN_CONFIG_REG_DAT_OUT_BMSK                                     0x4
#define HWIO_USB_PIN_CONFIG_REG_DAT_OUT_SHFT                                     0x2
#define HWIO_USB_PIN_CONFIG_REG_SE0_OE_BMSK                                      0x2
#define HWIO_USB_PIN_CONFIG_REG_SE0_OE_SHFT                                      0x1
#define HWIO_USB_PIN_CONFIG_REG_SE0_OUT_BMSK                                     0x1
#define HWIO_USB_PIN_CONFIG_REG_SE0_OUT_SHFT                                       0

#define HWIO_USB_PIN_SEL_ADDR                                             0x8000c080
#define HWIO_USB_PIN_SEL_RMSK                                                    0x3
#define HWIO_USB_PIN_SEL_SHFT                                                      0
#define HWIO_USB_PIN_SEL_IN                                               \
        in_dword_masked(HWIO_USB_PIN_SEL_ADDR, HWIO_USB_PIN_SEL_RMSK)
#define HWIO_USB_PIN_SEL_INM(m)                                           \
        in_dword_masked(HWIO_USB_PIN_SEL_ADDR, m)
#define HWIO_USB_PIN_SEL_OUT(v)                                           \
        out_dword(HWIO_USB_PIN_SEL_ADDR,v)
#define HWIO_USB_PIN_SEL_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_PIN_SEL_ADDR,m,v,HWIO_USB_PIN_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_USB_PIN_SEL_USB_PIN_SEL_BMSK                                        0x3
#define HWIO_USB_PIN_SEL_USB_PIN_SEL_SHFT                                          0
#define HWIO_USB_PIN_SEL_USB_PIN_SEL_USB_MODE_FVAL                                 0
#define HWIO_USB_PIN_SEL_USB_PIN_SEL_USB_PIN_VALUES_AREFROM_USB_PIN_CFG_REGISTER_FVAL        0x1
#define HWIO_USB_PIN_SEL_USB_PIN_SEL_UART1_FVAL                                  0x2
#define HWIO_USB_PIN_SEL_USB_PIN_SEL_UART2_FVAL                                  0x3

// Sub-Section 21.1.1.7: Miscellaneous control and configuration registers
#define HWIO_TEST_BUS_EN_ADDR                                             0x8000c084
#define HWIO_TEST_BUS_EN_RMSK                                             0x1fffffff
#define HWIO_TEST_BUS_EN_SHFT                                                      0
#define HWIO_TEST_BUS_EN_IN                                               \
        in_dword_masked(HWIO_TEST_BUS_EN_ADDR, HWIO_TEST_BUS_EN_RMSK)
#define HWIO_TEST_BUS_EN_INM(m)                                           \
        in_dword_masked(HWIO_TEST_BUS_EN_ADDR, m)
#define HWIO_TEST_BUS_EN_OUT(v)                                           \
        out_dword(HWIO_TEST_BUS_EN_ADDR,v)
#define HWIO_TEST_BUS_EN_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_TEST_BUS_EN_ADDR,m,v,HWIO_TEST_BUS_EN_IN); \
		HWIO_INTFREE()
#define HWIO_TEST_BUS_EN_TEST_BUS_NIBBLE_SEL_BMSK                         0x1fffc000
#define HWIO_TEST_BUS_EN_TEST_BUS_NIBBLE_SEL_SHFT                                0xe
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_BMSK                                0x3e00
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SHFT                                   0x9
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_MODEM_FVAL                               0
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_CLK_FVAL                               0x1
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_USB_FVAL                               0x2
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_AHB_FVAL                               0x3
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_ADSP_FVAL                              0x4
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SSBI_FVAL                              0x5
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SDCC_FVAL                              0x6
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_UART2_FVAL                             0x7
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_UART1_FVAL                             0x8
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_UART0_FVAL                             0x9
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_UXMC_FVAL                              0xa
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_CODEC_FVAL                             0xb
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SPI2_FVAL                              0xc
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SPI1_FVAL                              0xd
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SPI0_FVAL                              0xe
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_SECURITY_FVAL                          0xf
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_MDP_FVAL                              0x10
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_VIDEO_FVAL                            0x11
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_UART_DM_FVAL                          0x12
#define HWIO_TEST_BUS_EN_TEST_BUS_MUX_SEL_RF_PMIC_FVAL                          0x13
#define HWIO_TEST_BUS_EN_ADSP_TEST_BUS_SEL_BMSK                                0x1fe
#define HWIO_TEST_BUS_EN_ADSP_TEST_BUS_SEL_SHFT                                  0x1
#define HWIO_TEST_BUS_EN_ADSP_TEST_BUS_EN_BMSK                                   0x1
#define HWIO_TEST_BUS_EN_ADSP_TEST_BUS_EN_SHFT                                     0

#define HWIO_PMBLK_CONFIG_ADDR                                            0x8000c088
#define HWIO_PMBLK_CONFIG_RMSK                                                 0xfff
#define HWIO_PMBLK_CONFIG_SHFT                                                     0
#define HWIO_PMBLK_CONFIG_IN                                              \
        in_dword_masked(HWIO_PMBLK_CONFIG_ADDR, HWIO_PMBLK_CONFIG_RMSK)
#define HWIO_PMBLK_CONFIG_INM(m)                                          \
        in_dword_masked(HWIO_PMBLK_CONFIG_ADDR, m)
#define HWIO_PMBLK_CONFIG_OUT(v)                                          \
        out_dword(HWIO_PMBLK_CONFIG_ADDR,v)
#define HWIO_PMBLK_CONFIG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PMBLK_CONFIG_ADDR,m,v,HWIO_PMBLK_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_PMBLK_CONFIG_CLK_EN4_BMSK                                         0x800
#define HWIO_PMBLK_CONFIG_CLK_EN4_SHFT                                           0xb
#define HWIO_PMBLK_CONFIG_CLK_EN3_BMSK                                         0x400
#define HWIO_PMBLK_CONFIG_CLK_EN3_SHFT                                           0xa
#define HWIO_PMBLK_CONFIG_CLK_EN2_BMSK                                         0x200
#define HWIO_PMBLK_CONFIG_CLK_EN2_SHFT                                           0x9
#define HWIO_PMBLK_CONFIG_CLK_EN1_BMSK                                         0x100
#define HWIO_PMBLK_CONFIG_CLK_EN1_SHFT                                           0x8
#define HWIO_PMBLK_CONFIG_DIVIDE_SEL_BMSK                                       0xc0
#define HWIO_PMBLK_CONFIG_DIVIDE_SEL_SHFT                                        0x6
#define HWIO_PMBLK_CONFIG_DIVIDE_SEL_DIVIDE_BY_16_FVAL                             0
#define HWIO_PMBLK_CONFIG_DIVIDE_SEL_DIVIDE_BY_128_FVAL                          0x1
#define HWIO_PMBLK_CONFIG_DIVIDE_SEL_DIVIDE_BY_512_FVAL                          0x2
#define HWIO_PMBLK_CONFIG_DIVIDE_SEL_DIVIDE_BY_1024_FVAL                         0x3
#define HWIO_PMBLK_CONFIG_DEVICE_SEL_BMSK                                       0x30
#define HWIO_PMBLK_CONFIG_DEVICE_SEL_SHFT                                        0x4
#define HWIO_PMBLK_CONFIG_DEVICE_SEL_HVT_FVAL                                      0
#define HWIO_PMBLK_CONFIG_DEVICE_SEL_NVT_FVAL                                    0x1
#define HWIO_PMBLK_CONFIG_DEVICE_SEL_LVT_FVAL                                    0x2
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_BMSK                                       0xe
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_SHFT                                       0x1
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_0_FVAL                               0
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_1_FVAL                             0x1
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_2_FVAL                             0x2
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_3_FVAL                             0x3
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_4_FVAL                             0x4
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_5_FVAL                             0x5
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_6_FVAL                             0x6
#define HWIO_PMBLK_CONFIG_RINGOSC_SEL_RINGOSC_7_FVAL                             0x7
#define HWIO_PMBLK_CONFIG_CLK_EN0_BMSK                                           0x1
#define HWIO_PMBLK_CONFIG_CLK_EN0_SHFT                                             0

#define HWIO_PMBLK_CNT0_ADDR                                              0x8000c08c
#define HWIO_PMBLK_CNT0_RMSK                                                  0xffff
#define HWIO_PMBLK_CNT0_SHFT                                                       0
#define HWIO_PMBLK_CNT0_IN                                                \
        in_dword_masked(HWIO_PMBLK_CNT0_ADDR, HWIO_PMBLK_CNT0_RMSK)
#define HWIO_PMBLK_CNT0_INM(m)                                            \
        in_dword_masked(HWIO_PMBLK_CNT0_ADDR, m)
#define HWIO_PMBLK_CNT0_CNT_BMSK                                              0xffff
#define HWIO_PMBLK_CNT0_CNT_SHFT                                                   0

#define HWIO_PMBLK_CNT1_ADDR                                              0x8000c090
#define HWIO_PMBLK_CNT1_RMSK                                                  0xffff
#define HWIO_PMBLK_CNT1_SHFT                                                       0
#define HWIO_PMBLK_CNT1_IN                                                \
        in_dword_masked(HWIO_PMBLK_CNT1_ADDR, HWIO_PMBLK_CNT1_RMSK)
#define HWIO_PMBLK_CNT1_INM(m)                                            \
        in_dword_masked(HWIO_PMBLK_CNT1_ADDR, m)
#define HWIO_PMBLK_CNT1_CNT_BMSK                                              0xffff
#define HWIO_PMBLK_CNT1_CNT_SHFT                                                   0

#define HWIO_PMBLK_CNT2_ADDR                                              0x8000c094
#define HWIO_PMBLK_CNT2_RMSK                                                  0xffff
#define HWIO_PMBLK_CNT2_SHFT                                                       0
#define HWIO_PMBLK_CNT2_IN                                                \
        in_dword_masked(HWIO_PMBLK_CNT2_ADDR, HWIO_PMBLK_CNT2_RMSK)
#define HWIO_PMBLK_CNT2_INM(m)                                            \
        in_dword_masked(HWIO_PMBLK_CNT2_ADDR, m)
#define HWIO_PMBLK_CNT2_CNT_BMSK                                              0xffff
#define HWIO_PMBLK_CNT2_CNT_SHFT                                                   0

#define HWIO_PMBLK_CNT3_ADDR                                              0x8000c098
#define HWIO_PMBLK_CNT3_RMSK                                                  0xffff
#define HWIO_PMBLK_CNT3_SHFT                                                       0
#define HWIO_PMBLK_CNT3_IN                                                \
        in_dword_masked(HWIO_PMBLK_CNT3_ADDR, HWIO_PMBLK_CNT3_RMSK)
#define HWIO_PMBLK_CNT3_INM(m)                                            \
        in_dword_masked(HWIO_PMBLK_CNT3_ADDR, m)
#define HWIO_PMBLK_CNT3_CNT_BMSK                                              0xffff
#define HWIO_PMBLK_CNT3_CNT_SHFT                                                   0

#define HWIO_PMBLK_CNT4_ADDR                                              0x8000c09c
#define HWIO_PMBLK_CNT4_RMSK                                                  0xffff
#define HWIO_PMBLK_CNT4_SHFT                                                       0
#define HWIO_PMBLK_CNT4_IN                                                \
        in_dword_masked(HWIO_PMBLK_CNT4_ADDR, HWIO_PMBLK_CNT4_RMSK)
#define HWIO_PMBLK_CNT4_INM(m)                                            \
        in_dword_masked(HWIO_PMBLK_CNT4_ADDR, m)
#define HWIO_PMBLK_CNT4_CNT_BMSK                                              0xffff
#define HWIO_PMBLK_CNT4_CNT_SHFT                                                   0

// Stop Parsing at Section 21.1.2: XO4 clock registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// periph_xo4 (0x0E000 - 0x0FFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_PERIPH_XO4_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 13.1.2: XO4 clock registers
// Sub-Section 13.1.2.1: Timetick registers
#define HWIO_TIME_TICK_CTL_ADDR                                           0x8000e0a4
#define HWIO_TIME_TICK_CTL_RMSK                                                  0x7
#define HWIO_TIME_TICK_CTL_SHFT                                                    0
#define HWIO_TIME_TICK_CTL_OUT(v)                                         \
        out_dword(HWIO_TIME_TICK_CTL_ADDR,v)
#define HWIO_TIME_TICK_CTL_OUTM(m,v)                                      \
        out_dword_masked(HWIO_TIME_TICK_CTL_ADDR,m,v,HWIO_TIME_TICK_CTL_shadow)
#define HWIO_TIME_TICK_CTL_SYNC_BMSK                                             0x4
#define HWIO_TIME_TICK_CTL_SYNC_SHFT                                             0x2
#define HWIO_TIME_TICK_CTL_RATE_SEL_BMSK                                         0x3
#define HWIO_TIME_TICK_CTL_RATE_SEL_SHFT                                           0
#define HWIO_TIME_TICK_CTL_RATE_SEL_1_25_MS_FVAL                                   0
#define HWIO_TIME_TICK_CTL_RATE_SEL_2_5_MS_FVAL                                  0x1
#define HWIO_TIME_TICK_CTL_RATE_SEL_5_MS_FVAL                                    0x2
#define HWIO_TIME_TICK_CTL_RATE_SEL_10_MS_FVAL                                   0x3

#define HWIO_TIME_TICK_INT_MSB_ADDR                                       0x8000e0a8
#define HWIO_TIME_TICK_INT_MSB_RMSK                                             0xff
#define HWIO_TIME_TICK_INT_MSB_SHFT                                                0
#define HWIO_TIME_TICK_INT_MSB_IN                                         \
        in_dword_masked(HWIO_TIME_TICK_INT_MSB_ADDR, HWIO_TIME_TICK_INT_MSB_RMSK)
#define HWIO_TIME_TICK_INT_MSB_INM(m)                                     \
        in_dword_masked(HWIO_TIME_TICK_INT_MSB_ADDR, m)
#define HWIO_TIME_TICK_INT_MSB_DATA7_0_BMSK                                     0xff
#define HWIO_TIME_TICK_INT_MSB_DATA7_0_SHFT                                        0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// perph_web_xo4 (0x30000 - 0x31FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_PERPH_WEB_XO4_FILE       generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.2: WEB TCXO4 registers
#define HWIO_TCXO_PDM_CTL_ADDR                                            0x80030040
#define HWIO_TCXO_PDM_CTL_RMSK                                            0xffffffff
#define HWIO_TCXO_PDM_CTL_SHFT                                                     0
#define HWIO_TCXO_PDM_CTL_OUT(v)                                          \
        out_dword(HWIO_TCXO_PDM_CTL_ADDR,v)
#define HWIO_TCXO_PDM_CTL_OUTM(m,v)                                       \
        out_dword_masked(HWIO_TCXO_PDM_CTL_ADDR,m,v,HWIO_TCXO_PDM_CTL_shadow)
#define HWIO_TCXO_PDM_CTL_RESERVED_BITS31_5_BMSK                          0xffffffe0
#define HWIO_TCXO_PDM_CTL_RESERVED_BITS31_5_SHFT                                 0x5
#define HWIO_TCXO_PDM_CTL_PDM1_POLARITY_BMSK                                    0x10
#define HWIO_TCXO_PDM_CTL_PDM1_POLARITY_SHFT                                     0x4
#define HWIO_TCXO_PDM_CTL_PDM0_POLARITY_BMSK                                     0x8
#define HWIO_TCXO_PDM_CTL_PDM0_POLARITY_SHFT                                     0x3
#define HWIO_TCXO_PDM_CTL_RESERVED_BIT2_BMSK                                     0x4
#define HWIO_TCXO_PDM_CTL_RESERVED_BIT2_SHFT                                     0x2
#define HWIO_TCXO_PDM_CTL_PDM1_EN_BMSK                                           0x2
#define HWIO_TCXO_PDM_CTL_PDM1_EN_SHFT                                           0x1
#define HWIO_TCXO_PDM_CTL_PDM0_EN_BMSK                                           0x1
#define HWIO_TCXO_PDM_CTL_PDM0_EN_SHFT                                             0

#define HWIO_PDM0_CTL_ADDR                                                0x80030044
#define HWIO_PDM0_CTL_RMSK                                                    0xffff
#define HWIO_PDM0_CTL_SHFT                                                         0
#define HWIO_PDM0_CTL_OUT(v)                                              \
        out_dword(HWIO_PDM0_CTL_ADDR,v)
#define HWIO_PDM0_CTL_OUTM(m,v)                                           \
        out_dword_masked(HWIO_PDM0_CTL_ADDR,m,v,HWIO_PDM0_CTL_shadow)
#define HWIO_PDM0_CTL_PDM0_DAT_BMSK                                           0xffff
#define HWIO_PDM0_CTL_PDM0_DAT_SHFT                                                0

#define HWIO_PDM1_CTL_ADDR                                                0x80030048
#define HWIO_PDM1_CTL_RMSK                                                      0xff
#define HWIO_PDM1_CTL_SHFT                                                         0
#define HWIO_PDM1_CTL_OUT(v)                                              \
        out_dword(HWIO_PDM1_CTL_ADDR,v)
#define HWIO_PDM1_CTL_OUTM(m,v)                                           \
        out_dword_masked(HWIO_PDM1_CTL_ADDR,m,v,HWIO_PDM1_CTL_shadow)
#define HWIO_PDM1_CTL_PDM1_DAT_BMSK                                             0xff
#define HWIO_PDM1_CTL_PDM1_DAT_SHFT                                                0

#define HWIO_GP_MN_CLK_MDIV_ADDR                                          0x8003004c
#define HWIO_GP_MN_CLK_MDIV_RMSK                                               0x1ff
#define HWIO_GP_MN_CLK_MDIV_SHFT                                                   0
#define HWIO_GP_MN_CLK_MDIV_OUT(v)                                        \
        out_dword(HWIO_GP_MN_CLK_MDIV_ADDR,v)
#define HWIO_GP_MN_CLK_MDIV_OUTM(m,v)                                     \
        out_dword_masked(HWIO_GP_MN_CLK_MDIV_ADDR,m,v,HWIO_GP_MN_CLK_MDIV_shadow)
#define HWIO_GP_MN_CLK_MDIV_GP_M_VALUE_BMSK                                    0x1ff
#define HWIO_GP_MN_CLK_MDIV_GP_M_VALUE_SHFT                                        0

#define HWIO_GP_MN_CLK_NDIV_ADDR                                          0x80030050
#define HWIO_GP_MN_CLK_NDIV_RMSK                                              0x1fff
#define HWIO_GP_MN_CLK_NDIV_SHFT                                                   0
#define HWIO_GP_MN_CLK_NDIV_OUT(v)                                        \
        out_dword(HWIO_GP_MN_CLK_NDIV_ADDR,v)
#define HWIO_GP_MN_CLK_NDIV_OUTM(m,v)                                     \
        out_dword_masked(HWIO_GP_MN_CLK_NDIV_ADDR,m,v,HWIO_GP_MN_CLK_NDIV_shadow)
#define HWIO_GP_MN_CLK_NDIV_GP_N_VALUE_BMSK                                   0x1fff
#define HWIO_GP_MN_CLK_NDIV_GP_N_VALUE_SHFT                                        0

#define HWIO_GP_MN_CLK_DUTY_ADDR                                          0x80030054
#define HWIO_GP_MN_CLK_DUTY_RMSK                                              0x1fff
#define HWIO_GP_MN_CLK_DUTY_SHFT                                                   0
#define HWIO_GP_MN_CLK_DUTY_OUT(v)                                        \
        out_dword(HWIO_GP_MN_CLK_DUTY_ADDR,v)
#define HWIO_GP_MN_CLK_DUTY_OUTM(m,v)                                     \
        out_dword_masked(HWIO_GP_MN_CLK_DUTY_ADDR,m,v,HWIO_GP_MN_CLK_DUTY_shadow)
#define HWIO_GP_MN_CLK_DUTY_GP_D_VALUE_BMSK                                   0x1fff
#define HWIO_GP_MN_CLK_DUTY_GP_D_VALUE_SHFT                                        0

#define HWIO_WEB_TCXO4_TEST_ADDR                                          0x80030058
#define HWIO_WEB_TCXO4_TEST_RMSK                                              0xffff
#define HWIO_WEB_TCXO4_TEST_SHFT                                                   0
#define HWIO_WEB_TCXO4_TEST_IN                                            \
        in_dword_masked(HWIO_WEB_TCXO4_TEST_ADDR, HWIO_WEB_TCXO4_TEST_RMSK)
#define HWIO_WEB_TCXO4_TEST_INM(m)                                        \
        in_dword_masked(HWIO_WEB_TCXO4_TEST_ADDR, m)
#define HWIO_WEB_TCXO4_TEST_RESERVED15_10_BMSK                                0xfc00
#define HWIO_WEB_TCXO4_TEST_RESERVED15_10_SHFT                                   0xa
#define HWIO_WEB_TCXO4_TEST_GP_MN_EDGE_BMSK                                    0x200
#define HWIO_WEB_TCXO4_TEST_GP_MN_EDGE_SHFT                                      0x9
#define HWIO_WEB_TCXO4_TEST_GP_MN_BMSK                                         0x100
#define HWIO_WEB_TCXO4_TEST_GP_MN_SHFT                                           0x8
#define HWIO_WEB_TCXO4_TEST_RESERVED7_6_BMSK                                    0xc0
#define HWIO_WEB_TCXO4_TEST_RESERVED7_6_SHFT                                     0x6
#define HWIO_WEB_TCXO4_TEST_PDM1_EDGE_BMSK                                      0x20
#define HWIO_WEB_TCXO4_TEST_PDM1_EDGE_SHFT                                       0x5
#define HWIO_WEB_TCXO4_TEST_PDM1_BMSK                                           0x10
#define HWIO_WEB_TCXO4_TEST_PDM1_SHFT                                            0x4
#define HWIO_WEB_TCXO4_TEST_RESERVED3_2_BMSK                                     0xc
#define HWIO_WEB_TCXO4_TEST_RESERVED3_2_SHFT                                     0x2
#define HWIO_WEB_TCXO4_TEST_PDM0_EDGE_BMSK                                       0x2
#define HWIO_WEB_TCXO4_TEST_PDM0_EDGE_SHFT                                       0x1
#define HWIO_WEB_TCXO4_TEST_PDM0_BMSK                                            0x1
#define HWIO_WEB_TCXO4_TEST_PDM0_SHFT                                              0

// Stop Parsing at Section 1.3: Register programming guidelines
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// perph_web_i2c (0x30000 - 0x31FFC)
//
// Note: THIS IS THE SAME ADDRESS AS perph_web_xo4.
//       THIS IS REQUIRED.
//       PERPH_WEB_WRAPPER DOES THE DECODING BETWEEN XO4 AND I2C.
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_PERPH_WEB_I2C_FILE       generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: I2C registers
#define HWIO_I2C_WRITE_DATA_ADDR                                          0x80030000
#define HWIO_I2C_WRITE_DATA_RMSK                                               0x3ff
#define HWIO_I2C_WRITE_DATA_SHFT                                                   0
#define HWIO_I2C_WRITE_DATA_OUT(v)                                        \
        out_dword(HWIO_I2C_WRITE_DATA_ADDR,v)
#define HWIO_I2C_WRITE_DATA_OUTM(m,v)                                     \
        out_dword_masked(HWIO_I2C_WRITE_DATA_ADDR,m,v,HWIO_I2C_WRITE_DATA_shadow)
#define HWIO_I2C_WRITE_DATA_LAST_BYTE_BMSK                                     0x200
#define HWIO_I2C_WRITE_DATA_LAST_BYTE_SHFT                                       0x9
#define HWIO_I2C_WRITE_DATA_ADDR_BYTE_BMSK                                     0x100
#define HWIO_I2C_WRITE_DATA_ADDR_BYTE_SHFT                                       0x8
#define HWIO_I2C_WRITE_DATA_DATA_BYTE_BMSK                                      0xff
#define HWIO_I2C_WRITE_DATA_DATA_BYTE_SHFT                                         0

#define HWIO_I2C_CLK_CTL_ADDR                                             0x80030004
#define HWIO_I2C_CLK_CTL_RMSK                                                  0x7ff
#define HWIO_I2C_CLK_CTL_SHFT                                                      0
#define HWIO_I2C_CLK_CTL_IN                                               \
        in_dword_masked(HWIO_I2C_CLK_CTL_ADDR, HWIO_I2C_CLK_CTL_RMSK)
#define HWIO_I2C_CLK_CTL_INM(m)                                           \
        in_dword_masked(HWIO_I2C_CLK_CTL_ADDR, m)
#define HWIO_I2C_CLK_CTL_OUT(v)                                           \
        out_dword(HWIO_I2C_CLK_CTL_ADDR,v)
#define HWIO_I2C_CLK_CTL_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_I2C_CLK_CTL_ADDR,m,v,HWIO_I2C_CLK_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_I2C_CLK_CTL_HS_DIVIDER_VALUE_BMSK                                 0x700
#define HWIO_I2C_CLK_CTL_HS_DIVIDER_VALUE_SHFT                                   0x8
#define HWIO_I2C_CLK_CTL_FS_DIVIDER_VALUE_BMSK                                  0xff
#define HWIO_I2C_CLK_CTL_FS_DIVIDER_VALUE_SHFT                                     0

#define HWIO_I2C_STATUS_ADDR                                              0x80030008
#define HWIO_I2C_STATUS_RMSK                                                  0xffff
#define HWIO_I2C_STATUS_SHFT                                                       0
#define HWIO_I2C_STATUS_IN                                                \
        in_dword_masked(HWIO_I2C_STATUS_ADDR, HWIO_I2C_STATUS_RMSK)
#define HWIO_I2C_STATUS_INM(m)                                            \
        in_dword_masked(HWIO_I2C_STATUS_ADDR, m)
#define HWIO_I2C_STATUS_CLK_STATE_BMSK                                        0xe000
#define HWIO_I2C_STATUS_CLK_STATE_SHFT                                           0xd
#define HWIO_I2C_STATUS_CLK_STATE_RESET_BUSIDLE_STATE_FVAL                         0
#define HWIO_I2C_STATUS_CLK_STATE_NOT_MASTER_STATE_FVAL                          0x1
#define HWIO_I2C_STATUS_CLK_STATE_HIGH_STATE_FVAL                                0x2
#define HWIO_I2C_STATUS_CLK_STATE_LOW_STATE_FVAL                                 0x3
#define HWIO_I2C_STATUS_CLK_STATE_HIGH_WAIT_STATE_FVAL                           0x4
#define HWIO_I2C_STATUS_CLK_STATE_FORCED_LOW_STATE_FVAL                          0x5
#define HWIO_I2C_STATUS_CLK_STATE_HS_ADDR_LOW_STATE_FVAL                         0x6
#define HWIO_I2C_STATUS_CLK_STATE_DOUBLE_BUFFER_WAIT_STATE_FVAL                  0x7
#define HWIO_I2C_STATUS_DATA_STATE_BMSK                                       0x1c00
#define HWIO_I2C_STATUS_DATA_STATE_SHFT                                          0xa
#define HWIO_I2C_STATUS_DATA_STATE_RESET_WAIT_STATE_FVAL                           0
#define HWIO_I2C_STATUS_DATA_STATE_TX_ADDR_STATE_FVAL                            0x1
#define HWIO_I2C_STATUS_DATA_STATE_TX_DATA_STATE_FVAL                            0x2
#define HWIO_I2C_STATUS_DATA_STATE_TX_HS_ADDR_STATE_FVAL                         0x3
#define HWIO_I2C_STATUS_DATA_STATE_TX_10_BIT_ADDR_STATE_FVAL                     0x4
#define HWIO_I2C_STATUS_DATA_STATE_TX_2ND_BYTE_STATE_FVAL                        0x5
#define HWIO_I2C_STATUS_DATA_STATE_RX_DATA_STATE_FVAL                            0x6
#define HWIO_I2C_STATUS_BUS_MASTER_BMSK                                        0x200
#define HWIO_I2C_STATUS_BUS_MASTER_SHFT                                          0x9
#define HWIO_I2C_STATUS_BUS_ACTIVE_BMSK                                        0x100
#define HWIO_I2C_STATUS_BUS_ACTIVE_SHFT                                          0x8
#define HWIO_I2C_STATUS_FAILED_BMSK                                             0xc0
#define HWIO_I2C_STATUS_FAILED_SHFT                                              0x6
#define HWIO_I2C_STATUS_INVALID_WRITE_BMSK                                      0x20
#define HWIO_I2C_STATUS_INVALID_WRITE_SHFT                                       0x5
#define HWIO_I2C_STATUS_ARB_LOST_BMSK                                           0x10
#define HWIO_I2C_STATUS_ARB_LOST_SHFT                                            0x4
#define HWIO_I2C_STATUS_PACKET_NACKED_BMSK                                       0x8
#define HWIO_I2C_STATUS_PACKET_NACKED_SHFT                                       0x3
#define HWIO_I2C_STATUS_BUS_ERROR_BMSK                                           0x4
#define HWIO_I2C_STATUS_BUS_ERROR_SHFT                                           0x2
#define HWIO_I2C_STATUS_RD_BUFFER_FULL_BMSK                                      0x2
#define HWIO_I2C_STATUS_RD_BUFFER_FULL_SHFT                                      0x1
#define HWIO_I2C_STATUS_WR_BUFFER_FULL_BMSK                                      0x1
#define HWIO_I2C_STATUS_WR_BUFFER_FULL_SHFT                                        0

#define HWIO_I2C_READ_DATA_ADDR                                           0x8003000c
#define HWIO_I2C_READ_DATA_RMSK                                                 0xff
#define HWIO_I2C_READ_DATA_SHFT                                                    0
#define HWIO_I2C_READ_DATA_IN                                             \
        in_dword_masked(HWIO_I2C_READ_DATA_ADDR, HWIO_I2C_READ_DATA_RMSK)
#define HWIO_I2C_READ_DATA_INM(m)                                         \
        in_dword_masked(HWIO_I2C_READ_DATA_ADDR, m)
#define HWIO_I2C_READ_DATA_DATA_BYTE_BMSK                                       0xff
#define HWIO_I2C_READ_DATA_DATA_BYTE_SHFT                                          0

#define HWIO_I2C_INTERFACE_SELECT_ADDR                                    0x80030010
#define HWIO_I2C_INTERFACE_SELECT_RMSK                                    0xffffffff
#define HWIO_I2C_INTERFACE_SELECT_SHFT                                             0
#define HWIO_I2C_INTERFACE_SELECT_IN                                      \
        in_dword_masked(HWIO_I2C_INTERFACE_SELECT_ADDR, HWIO_I2C_INTERFACE_SELECT_RMSK)
#define HWIO_I2C_INTERFACE_SELECT_INM(m)                                  \
        in_dword_masked(HWIO_I2C_INTERFACE_SELECT_ADDR, m)
#define HWIO_I2C_INTERFACE_SELECT_OUT(v)                                  \
        out_dword(HWIO_I2C_INTERFACE_SELECT_ADDR,v)
#define HWIO_I2C_INTERFACE_SELECT_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_I2C_INTERFACE_SELECT_ADDR,m,v,HWIO_I2C_INTERFACE_SELECT_IN); \
		HWIO_INTFREE()
#define HWIO_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_BMSK                 0xfffffc00
#define HWIO_I2C_INTERFACE_SELECT_RESERVED_BITS31_10_SHFT                        0xa
#define HWIO_I2C_INTERFACE_SELECT_SDA_BMSK                                     0x200
#define HWIO_I2C_INTERFACE_SELECT_SDA_SHFT                                       0x9
#define HWIO_I2C_INTERFACE_SELECT_SCL_BMSK                                     0x100
#define HWIO_I2C_INTERFACE_SELECT_SCL_SHFT                                       0x8
#define HWIO_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_BMSK                         0xc0
#define HWIO_I2C_INTERFACE_SELECT_RESERVED_BITS7_6_SHFT                          0x6
#define HWIO_I2C_INTERFACE_SELECT_TEST_DATA_BMSK                                0x20
#define HWIO_I2C_INTERFACE_SELECT_TEST_DATA_SHFT                                 0x5
#define HWIO_I2C_INTERFACE_SELECT_TEST_CLK_BMSK                                 0x10
#define HWIO_I2C_INTERFACE_SELECT_TEST_CLK_SHFT                                  0x4
#define HWIO_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_BMSK                          0xe
#define HWIO_I2C_INTERFACE_SELECT_RESERVED_BITS3_1_SHFT                          0x1
#define HWIO_I2C_INTERFACE_SELECT_INTF_SELECT_BMSK                               0x1
#define HWIO_I2C_INTERFACE_SELECT_INTF_SELECT_SHFT                                 0

// Stop Parsing at Section 1.2: WEB TCXO4 registers
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// sdcc (0x10000 - 0x11FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_SDCC_FILE                generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 12.1: ARM registers
#define HWIO_MCI_POWER_ADDR                                               0x80010000
#define HWIO_MCI_POWER_RMSK                                                     0x43
#define HWIO_MCI_POWER_SHFT                                                        0
#define HWIO_MCI_POWER_IN                                                 \
        in_dword_masked(HWIO_MCI_POWER_ADDR, HWIO_MCI_POWER_RMSK)
#define HWIO_MCI_POWER_INM(m)                                             \
        in_dword_masked(HWIO_MCI_POWER_ADDR, m)
#define HWIO_MCI_POWER_OUT(v)                                             \
        out_dword(HWIO_MCI_POWER_ADDR,v)
#define HWIO_MCI_POWER_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_POWER_ADDR,m,v,HWIO_MCI_POWER_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_POWER_OPEN_DRAIN_BMSK                                          0x40
#define HWIO_MCI_POWER_OPEN_DRAIN_SHFT                                           0x6
#define HWIO_MCI_POWER_CONTROL_BMSK                                              0x3
#define HWIO_MCI_POWER_CONTROL_SHFT                                                0
#define HWIO_MCI_POWER_CONTROL_POWER_OFF_FVAL                                      0
#define HWIO_MCI_POWER_CONTROL_RESERVED_ENCODING_FVAL                            0x1
#define HWIO_MCI_POWER_CONTROL_POWERUP_FVAL                                      0x2
#define HWIO_MCI_POWER_CONTROL_POWERON_FVAL                                      0x3

#define HWIO_MCI_CLK_ADDR                                                 0x80010004
#define HWIO_MCI_CLK_RMSK                                                     0x7b00
#define HWIO_MCI_CLK_SHFT                                                          0
#define HWIO_MCI_CLK_IN                                                   \
        in_dword_masked(HWIO_MCI_CLK_ADDR, HWIO_MCI_CLK_RMSK)
#define HWIO_MCI_CLK_INM(m)                                               \
        in_dword_masked(HWIO_MCI_CLK_ADDR, m)
#define HWIO_MCI_CLK_OUT(v)                                               \
        out_dword(HWIO_MCI_CLK_ADDR,v)
#define HWIO_MCI_CLK_OUTM(m,v)                                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_CLK_ADDR,m,v,HWIO_MCI_CLK_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_CLK_INVERT_IN_BMSK                                           0x4000
#define HWIO_MCI_CLK_INVERT_IN_SHFT                                              0xe
#define HWIO_MCI_CLK_INVERT_OUT_BMSK                                          0x2000
#define HWIO_MCI_CLK_INVERT_OUT_SHFT                                             0xd
#define HWIO_MCI_CLK_FLOW_ENA_BMSK                                            0x1000
#define HWIO_MCI_CLK_FLOW_ENA_SHFT                                               0xc
#define HWIO_MCI_CLK_FLOW_ENA_DISABLE_FVAL                                         0
#define HWIO_MCI_CLK_FLOW_ENA_ENABLE_FVAL                                        0x1
#define HWIO_MCI_CLK_WIDEBUS_BMSK                                              0x800
#define HWIO_MCI_CLK_WIDEBUS_SHFT                                                0xb
#define HWIO_MCI_CLK_WIDEBUS_1_BIT_MODE_FVAL                                       0
#define HWIO_MCI_CLK_WIDEBUS_4_BIT_MODE_FVAL                                     0x1
#define HWIO_MCI_CLK_PWRSAVE_BMSK                                              0x200
#define HWIO_MCI_CLK_PWRSAVE_SHFT                                                0x9
#define HWIO_MCI_CLK_PWRSAVE_ALWAYS_ENABLED_FVAL                                   0
#define HWIO_MCI_CLK_PWRSAVE_CLOCK_ENABLED_FVAL                                  0x1
#define HWIO_MCI_CLK_ENABLE_BMSK                                               0x100
#define HWIO_MCI_CLK_ENABLE_SHFT                                                 0x8
#define HWIO_MCI_CLK_ENABLE_CLOCK_DISABLED_FVAL                                    0
#define HWIO_MCI_CLK_ENABLE_CLOCK_ENABLED_FVAL                                   0x1

#define HWIO_MCI_ARGUMENT_ADDR                                            0x80010008
#define HWIO_MCI_ARGUMENT_RMSK                                            0xffffffff
#define HWIO_MCI_ARGUMENT_SHFT                                                     0
#define HWIO_MCI_ARGUMENT_IN                                              \
        in_dword_masked(HWIO_MCI_ARGUMENT_ADDR, HWIO_MCI_ARGUMENT_RMSK)
#define HWIO_MCI_ARGUMENT_INM(m)                                          \
        in_dword_masked(HWIO_MCI_ARGUMENT_ADDR, m)
#define HWIO_MCI_ARGUMENT_OUT(v)                                          \
        out_dword(HWIO_MCI_ARGUMENT_ADDR,v)
#define HWIO_MCI_ARGUMENT_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_ARGUMENT_ADDR,m,v,HWIO_MCI_ARGUMENT_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_ARGUMENT_CMD_ARG_BMSK                                    0xffffffff
#define HWIO_MCI_ARGUMENT_CMD_ARG_SHFT                                             0

#define HWIO_MCI_CMD_ADDR                                                 0x8001000c
#define HWIO_MCI_CMD_RMSK                                                      0xfff
#define HWIO_MCI_CMD_SHFT                                                          0
#define HWIO_MCI_CMD_IN                                                   \
        in_dword_masked(HWIO_MCI_CMD_ADDR, HWIO_MCI_CMD_RMSK)
#define HWIO_MCI_CMD_INM(m)                                               \
        in_dword_masked(HWIO_MCI_CMD_ADDR, m)
#define HWIO_MCI_CMD_OUT(v)                                               \
        out_dword(HWIO_MCI_CMD_ADDR,v)
#define HWIO_MCI_CMD_OUTM(m,v)                                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_CMD_ADDR,m,v,HWIO_MCI_CMD_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_CMD_PROG_ENA_BMSK                                             0x800
#define HWIO_MCI_CMD_PROG_ENA_SHFT                                               0xb
#define HWIO_MCI_CMD_ENABLE_BMSK                                               0x400
#define HWIO_MCI_CMD_ENABLE_SHFT                                                 0xa
#define HWIO_MCI_CMD_PENDING_BMSK                                              0x200
#define HWIO_MCI_CMD_PENDING_SHFT                                                0x9
#define HWIO_MCI_CMD_INTERRUPT_BMSK                                            0x100
#define HWIO_MCI_CMD_INTERRUPT_SHFT                                              0x8
#define HWIO_MCI_CMD_LONGRSP_BMSK                                               0x80
#define HWIO_MCI_CMD_LONGRSP_SHFT                                                0x7
#define HWIO_MCI_CMD_RESPONSE_BMSK                                              0x40
#define HWIO_MCI_CMD_RESPONSE_SHFT                                               0x6
#define HWIO_MCI_CMD_CMD_INDEX_BMSK                                             0x3f
#define HWIO_MCI_CMD_CMD_INDEX_SHFT                                                0

#define HWIO_MCI_RESP_CMD_ADDR                                            0x80010010
#define HWIO_MCI_RESP_CMD_RMSK                                                  0x3f
#define HWIO_MCI_RESP_CMD_SHFT                                                     0
#define HWIO_MCI_RESP_CMD_IN                                              \
        in_dword_masked(HWIO_MCI_RESP_CMD_ADDR, HWIO_MCI_RESP_CMD_RMSK)
#define HWIO_MCI_RESP_CMD_INM(m)                                          \
        in_dword_masked(HWIO_MCI_RESP_CMD_ADDR, m)
#define HWIO_MCI_RESP_CMD_RESPCMD_BMSK                                          0x3f
#define HWIO_MCI_RESP_CMD_RESPCMD_SHFT                                             0

#define HWIO_MCI_RESPn_ADDR(n)                      (0x80010014+4*(n))
#define HWIO_MCI_RESPn_RMSK                                               0xffffffff
#define HWIO_MCI_RESPn_SHFT                                                        0
#define HWIO_MCI_RESPn_INI(n) \
        in_dword(HWIO_MCI_RESPn_ADDR(n))
#define HWIO_MCI_RESPn_INMI(n,mask) \
        in_dword_masked(HWIO_MCI_RESPn_ADDR(n), mask)
#define HWIO_MCI_RESPn_OUTI(n,v) \
        out_dword(HWIO_MCI_RESPn_ADDR(n),v)
#define HWIO_MCI_RESPn_STATUS_BMSK                                        0xffffffff
#define HWIO_MCI_RESPn_STATUS_SHFT                                                 0

#define HWIO_MCI_DATA_TIMER_ADDR                                          0x80010024
#define HWIO_MCI_DATA_TIMER_RMSK                                          0xffffffff
#define HWIO_MCI_DATA_TIMER_SHFT                                                   0
#define HWIO_MCI_DATA_TIMER_IN                                            \
        in_dword_masked(HWIO_MCI_DATA_TIMER_ADDR, HWIO_MCI_DATA_TIMER_RMSK)
#define HWIO_MCI_DATA_TIMER_INM(m)                                        \
        in_dword_masked(HWIO_MCI_DATA_TIMER_ADDR, m)
#define HWIO_MCI_DATA_TIMER_OUT(v)                                        \
        out_dword(HWIO_MCI_DATA_TIMER_ADDR,v)
#define HWIO_MCI_DATA_TIMER_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_DATA_TIMER_ADDR,m,v,HWIO_MCI_DATA_TIMER_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_DATA_TIMER_DATA_TIME_BMSK                                0xffffffff
#define HWIO_MCI_DATA_TIMER_DATA_TIME_SHFT                                         0

#define HWIO_MCI_DATA_LENGTH_ADDR                                         0x80010028
#define HWIO_MCI_DATA_LENGTH_RMSK                                             0xffff
#define HWIO_MCI_DATA_LENGTH_SHFT                                                  0
#define HWIO_MCI_DATA_LENGTH_IN                                           \
        in_dword_masked(HWIO_MCI_DATA_LENGTH_ADDR, HWIO_MCI_DATA_LENGTH_RMSK)
#define HWIO_MCI_DATA_LENGTH_INM(m)                                       \
        in_dword_masked(HWIO_MCI_DATA_LENGTH_ADDR, m)
#define HWIO_MCI_DATA_LENGTH_OUT(v)                                       \
        out_dword(HWIO_MCI_DATA_LENGTH_ADDR,v)
#define HWIO_MCI_DATA_LENGTH_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_DATA_LENGTH_ADDR,m,v,HWIO_MCI_DATA_LENGTH_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_DATA_LENGTH_DATALENGTH_BMSK                                  0xffff
#define HWIO_MCI_DATA_LENGTH_DATALENGTH_SHFT                                       0

#define HWIO_MCI_DATA_CTL_ADDR                                            0x8001002c
#define HWIO_MCI_DATA_CTL_RMSK                                                  0xff
#define HWIO_MCI_DATA_CTL_SHFT                                                     0
#define HWIO_MCI_DATA_CTL_IN                                              \
        in_dword_masked(HWIO_MCI_DATA_CTL_ADDR, HWIO_MCI_DATA_CTL_RMSK)
#define HWIO_MCI_DATA_CTL_INM(m)                                          \
        in_dword_masked(HWIO_MCI_DATA_CTL_ADDR, m)
#define HWIO_MCI_DATA_CTL_OUT(v)                                          \
        out_dword(HWIO_MCI_DATA_CTL_ADDR,v)
#define HWIO_MCI_DATA_CTL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_DATA_CTL_ADDR,m,v,HWIO_MCI_DATA_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_DATA_CTL_BLOCKSIZE_BMSK                                        0xf0
#define HWIO_MCI_DATA_CTL_BLOCKSIZE_SHFT                                         0x4
#define HWIO_MCI_DATA_CTL_DMA_ENABLE_BMSK                                        0x8
#define HWIO_MCI_DATA_CTL_DMA_ENABLE_SHFT                                        0x3
#define HWIO_MCI_DATA_CTL_DMA_ENABLE_DMA_DISABLED_FVAL                             0
#define HWIO_MCI_DATA_CTL_DMA_ENABLE_DMA_ENABLED_FVAL                            0x1
#define HWIO_MCI_DATA_CTL_MODE_BMSK                                              0x4
#define HWIO_MCI_DATA_CTL_MODE_SHFT                                              0x2
#define HWIO_MCI_DATA_CTL_MODE_BLOCK_DATA_TRANSFER_FVAL                            0
#define HWIO_MCI_DATA_CTL_MODE_STREAM_DATA_TRANSFER_FVAL                         0x1
#define HWIO_MCI_DATA_CTL_DIRECTION_BMSK                                         0x2
#define HWIO_MCI_DATA_CTL_DIRECTION_SHFT                                         0x1
#define HWIO_MCI_DATA_CTL_DIRECTION_CONTROLLER_TO_CARD_FVAL                        0
#define HWIO_MCI_DATA_CTL_DIRECTION_CARD_TO_CONTROLLER_FVAL                      0x1
#define HWIO_MCI_DATA_CTL_ENABLE_BMSK                                            0x1
#define HWIO_MCI_DATA_CTL_ENABLE_SHFT                                              0

#define HWIO_MCI_DATA_COUNT_ADDR                                          0x80010030
#define HWIO_MCI_DATA_COUNT_RMSK                                              0xffff
#define HWIO_MCI_DATA_COUNT_SHFT                                                   0
#define HWIO_MCI_DATA_COUNT_IN                                            \
        in_dword_masked(HWIO_MCI_DATA_COUNT_ADDR, HWIO_MCI_DATA_COUNT_RMSK)
#define HWIO_MCI_DATA_COUNT_INM(m)                                        \
        in_dword_masked(HWIO_MCI_DATA_COUNT_ADDR, m)
#define HWIO_MCI_DATA_COUNT_DATACOUNT_BMSK                                    0xffff
#define HWIO_MCI_DATA_COUNT_DATACOUNT_SHFT                                         0

#define HWIO_MCI_STATUS_ADDR                                              0x80010034
#define HWIO_MCI_STATUS_RMSK                                               0x1ffffff
#define HWIO_MCI_STATUS_SHFT                                                       0
#define HWIO_MCI_STATUS_IN                                                \
        in_dword_masked(HWIO_MCI_STATUS_ADDR, HWIO_MCI_STATUS_RMSK)
#define HWIO_MCI_STATUS_INM(m)                                            \
        in_dword_masked(HWIO_MCI_STATUS_ADDR, m)
#define HWIO_MCI_STATUS_DMA_DONE_BMSK                                      0x1000000
#define HWIO_MCI_STATUS_DMA_DONE_SHFT                                           0x18
#define HWIO_MCI_STATUS_PROG_DONE_BMSK                                      0x800000
#define HWIO_MCI_STATUS_PROG_DONE_SHFT                                          0x17
#define HWIO_MCI_STATUS_SDIO_INTR_BMSK                                      0x400000
#define HWIO_MCI_STATUS_SDIO_INTR_SHFT                                          0x16
#define HWIO_MCI_STATUS_RXDATA_AVLBL_BMSK                                   0x200000
#define HWIO_MCI_STATUS_RXDATA_AVLBL_SHFT                                       0x15
#define HWIO_MCI_STATUS_TXDATA_AVLBL_BMSK                                   0x100000
#define HWIO_MCI_STATUS_TXDATA_AVLBL_SHFT                                       0x14
#define HWIO_MCI_STATUS_RXFIFO_EMPTY_BMSK                                    0x80000
#define HWIO_MCI_STATUS_RXFIFO_EMPTY_SHFT                                       0x13
#define HWIO_MCI_STATUS_TXFIFO_EMPTY_BMSK                                    0x40000
#define HWIO_MCI_STATUS_TXFIFO_EMPTY_SHFT                                       0x12
#define HWIO_MCI_STATUS_RXFIFO_FULL_BMSK                                     0x20000
#define HWIO_MCI_STATUS_RXFIFO_FULL_SHFT                                        0x11
#define HWIO_MCI_STATUS_TXFIFO_FULL_BMSK                                     0x10000
#define HWIO_MCI_STATUS_TXFIFO_FULL_SHFT                                        0x10
#define HWIO_MCI_STATUS_RXFIFO_HALF_FULL_BMSK                                 0x8000
#define HWIO_MCI_STATUS_RXFIFO_HALF_FULL_SHFT                                    0xf
#define HWIO_MCI_STATUS_TXFIFO_HALF_FULL_BMSK                                 0x4000
#define HWIO_MCI_STATUS_TXFIFO_HALF_FULL_SHFT                                    0xe
#define HWIO_MCI_STATUS_RXACTIVE_BMSK                                         0x2000
#define HWIO_MCI_STATUS_RXACTIVE_SHFT                                            0xd
#define HWIO_MCI_STATUS_TXACTIVE_BMSK                                         0x1000
#define HWIO_MCI_STATUS_TXACTIVE_SHFT                                            0xc
#define HWIO_MCI_STATUS_CMD_ACTIVE_BMSK                                        0x800
#define HWIO_MCI_STATUS_CMD_ACTIVE_SHFT                                          0xb
#define HWIO_MCI_STATUS_DATA_BLK_END_BMSK                                      0x400
#define HWIO_MCI_STATUS_DATA_BLK_END_SHFT                                        0xa
#define HWIO_MCI_STATUS_START_BIT_ERR_BMSK                                     0x200
#define HWIO_MCI_STATUS_START_BIT_ERR_SHFT                                       0x9
#define HWIO_MCI_STATUS_DATAEND_BMSK                                           0x100
#define HWIO_MCI_STATUS_DATAEND_SHFT                                             0x8
#define HWIO_MCI_STATUS_CMD_SENT_BMSK                                           0x80
#define HWIO_MCI_STATUS_CMD_SENT_SHFT                                            0x7
#define HWIO_MCI_STATUS_CMD_RESPONSE_END_BMSK                                   0x40
#define HWIO_MCI_STATUS_CMD_RESPONSE_END_SHFT                                    0x6
#define HWIO_MCI_STATUS_RX_OVERRUN_BMSK                                         0x20
#define HWIO_MCI_STATUS_RX_OVERRUN_SHFT                                          0x5
#define HWIO_MCI_STATUS_TX_UNDERRUN_BMSK                                        0x10
#define HWIO_MCI_STATUS_TX_UNDERRUN_SHFT                                         0x4
#define HWIO_MCI_STATUS_DATA_TIMEOUT_BMSK                                        0x8
#define HWIO_MCI_STATUS_DATA_TIMEOUT_SHFT                                        0x3
#define HWIO_MCI_STATUS_CMD_TIMEOUT_BMSK                                         0x4
#define HWIO_MCI_STATUS_CMD_TIMEOUT_SHFT                                         0x2
#define HWIO_MCI_STATUS_DATA_CRC_FAIL_BMSK                                       0x2
#define HWIO_MCI_STATUS_DATA_CRC_FAIL_SHFT                                       0x1
#define HWIO_MCI_STATUS_CMD_CRC_FAIL_BMSK                                        0x1
#define HWIO_MCI_STATUS_CMD_CRC_FAIL_SHFT                                          0

#define HWIO_MCI_CLEAR_ADDR                                               0x80010038
#define HWIO_MCI_CLEAR_RMSK                                                0x1c007ff
#define HWIO_MCI_CLEAR_SHFT                                                        0
#define HWIO_MCI_CLEAR_OUT(v)                                             \
        out_dword(HWIO_MCI_CLEAR_ADDR,v)
#define HWIO_MCI_CLEAR_OUTM(m,v)                                          \
        out_dword_masked(HWIO_MCI_CLEAR_ADDR,m,v,HWIO_MCI_CLEAR_shadow)
#define HWIO_MCI_CLEAR_DMA_DONE_CLR_BMSK                                   0x1000000
#define HWIO_MCI_CLEAR_DMA_DONE_CLR_SHFT                                        0x18
#define HWIO_MCI_CLEAR_PROG_DONE_CLR_BMSK                                   0x800000
#define HWIO_MCI_CLEAR_PROG_DONE_CLR_SHFT                                       0x17
#define HWIO_MCI_CLEAR_SDIO_INTR_CLR_BMSK                                   0x400000
#define HWIO_MCI_CLEAR_SDIO_INTR_CLR_SHFT                                       0x16
#define HWIO_MCI_CLEAR_DATA_BLK_END_CLR_BMSK                                   0x400
#define HWIO_MCI_CLEAR_DATA_BLK_END_CLR_SHFT                                     0xa
#define HWIO_MCI_CLEAR_START_BIT_ERR_CLR_BMSK                                  0x200
#define HWIO_MCI_CLEAR_START_BIT_ERR_CLR_SHFT                                    0x9
#define HWIO_MCI_CLEAR_DATA_END_CLR_BMSK                                       0x100
#define HWIO_MCI_CLEAR_DATA_END_CLR_SHFT                                         0x8
#define HWIO_MCI_CLEAR_CMD_SENT_CLR_BMSK                                        0x80
#define HWIO_MCI_CLEAR_CMD_SENT_CLR_SHFT                                         0x7
#define HWIO_MCI_CLEAR_CMD_RESP_END_CLT_BMSK                                    0x40
#define HWIO_MCI_CLEAR_CMD_RESP_END_CLT_SHFT                                     0x6
#define HWIO_MCI_CLEAR_RX_OVERRUN_CLR_BMSK                                      0x20
#define HWIO_MCI_CLEAR_RX_OVERRUN_CLR_SHFT                                       0x5
#define HWIO_MCI_CLEAR_TX_UNDERRUN_CLR_BMSK                                     0x10
#define HWIO_MCI_CLEAR_TX_UNDERRUN_CLR_SHFT                                      0x4
#define HWIO_MCI_CLEAR_DATA_TIMEOUT_CLR_BMSK                                     0x8
#define HWIO_MCI_CLEAR_DATA_TIMEOUT_CLR_SHFT                                     0x3
#define HWIO_MCI_CLEAR_CMD_TIMOUT_CLR_BMSK                                       0x4
#define HWIO_MCI_CLEAR_CMD_TIMOUT_CLR_SHFT                                       0x2
#define HWIO_MCI_CLEAR_DATA_CRC_FAIL_CLR_BMSK                                    0x2
#define HWIO_MCI_CLEAR_DATA_CRC_FAIL_CLR_SHFT                                    0x1
#define HWIO_MCI_CLEAR_CMD_CRC_FAIL_CLR_BMSK                                     0x1
#define HWIO_MCI_CLEAR_CMD_CRC_FAIL_CLR_SHFT                                       0

#define HWIO_MCI_INT_MASKn_ADDR(n)                      (0x8001003c+4*(n))
#define HWIO_MCI_INT_MASKn_RMSK                                            0x1ffffff
#define HWIO_MCI_INT_MASKn_SHFT                                                    0
#define HWIO_MCI_INT_MASKn_INI(n) \
        in_dword(HWIO_MCI_INT_MASKn_ADDR(n))
#define HWIO_MCI_INT_MASKn_INMI(n,mask) \
        in_dword_masked(HWIO_MCI_INT_MASKn_ADDR(n), mask)
#define HWIO_MCI_INT_MASKn_OUTI(n,v) \
        out_dword(HWIO_MCI_INT_MASKn_ADDR(n),v)
#define HWIO_MCI_INT_MASKn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_INT_MASKn_ADDR(n),mask,v,HWIO_MCI_INT_MASKn_INI(n));\
		HWIO_INTFREE()
#define HWIO_MCI_INT_MASKn_MASK24_BMSK                                     0x1000000
#define HWIO_MCI_INT_MASKn_MASK24_SHFT                                          0x18
#define HWIO_MCI_INT_MASKn_MASK23_BMSK                                      0x800000
#define HWIO_MCI_INT_MASKn_MASK23_SHFT                                          0x17
#define HWIO_MCI_INT_MASKn_MASK22_BMSK                                      0x400000
#define HWIO_MCI_INT_MASKn_MASK22_SHFT                                          0x16
#define HWIO_MCI_INT_MASKn_MASK21_BMSK                                      0x200000
#define HWIO_MCI_INT_MASKn_MASK21_SHFT                                          0x15
#define HWIO_MCI_INT_MASKn_MASK20_BMSK                                      0x100000
#define HWIO_MCI_INT_MASKn_MASK20_SHFT                                          0x14
#define HWIO_MCI_INT_MASKn_MASK19_BMSK                                       0x80000
#define HWIO_MCI_INT_MASKn_MASK19_SHFT                                          0x13
#define HWIO_MCI_INT_MASKn_MASK18_BMSK                                       0x40000
#define HWIO_MCI_INT_MASKn_MASK18_SHFT                                          0x12
#define HWIO_MCI_INT_MASKn_MASK17_BMSK                                       0x20000
#define HWIO_MCI_INT_MASKn_MASK17_SHFT                                          0x11
#define HWIO_MCI_INT_MASKn_MASK16_BMSK                                       0x10000
#define HWIO_MCI_INT_MASKn_MASK16_SHFT                                          0x10
#define HWIO_MCI_INT_MASKn_MASK15_BMSK                                        0x8000
#define HWIO_MCI_INT_MASKn_MASK15_SHFT                                           0xf
#define HWIO_MCI_INT_MASKn_MASK14_BMSK                                        0x4000
#define HWIO_MCI_INT_MASKn_MASK14_SHFT                                           0xe
#define HWIO_MCI_INT_MASKn_MASK13_BMSK                                        0x2000
#define HWIO_MCI_INT_MASKn_MASK13_SHFT                                           0xd
#define HWIO_MCI_INT_MASKn_MASK12_BMSK                                        0x1000
#define HWIO_MCI_INT_MASKn_MASK12_SHFT                                           0xc
#define HWIO_MCI_INT_MASKn_MASK11_BMSK                                         0x800
#define HWIO_MCI_INT_MASKn_MASK11_SHFT                                           0xb
#define HWIO_MCI_INT_MASKn_MASK10_BMSK                                         0x400
#define HWIO_MCI_INT_MASKn_MASK10_SHFT                                           0xa
#define HWIO_MCI_INT_MASKn_MASK9_BMSK                                          0x200
#define HWIO_MCI_INT_MASKn_MASK9_SHFT                                            0x9
#define HWIO_MCI_INT_MASKn_MASK8_BMSK                                          0x100
#define HWIO_MCI_INT_MASKn_MASK8_SHFT                                            0x8
#define HWIO_MCI_INT_MASKn_MASK7_BMSK                                           0x80
#define HWIO_MCI_INT_MASKn_MASK7_SHFT                                            0x7
#define HWIO_MCI_INT_MASKn_MASK6_BMSK                                           0x40
#define HWIO_MCI_INT_MASKn_MASK6_SHFT                                            0x6
#define HWIO_MCI_INT_MASKn_MASK5_BMSK                                           0x20
#define HWIO_MCI_INT_MASKn_MASK5_SHFT                                            0x5
#define HWIO_MCI_INT_MASKn_MASK4_BMSK                                           0x10
#define HWIO_MCI_INT_MASKn_MASK4_SHFT                                            0x4
#define HWIO_MCI_INT_MASKn_MASK3_BMSK                                            0x8
#define HWIO_MCI_INT_MASKn_MASK3_SHFT                                            0x3
#define HWIO_MCI_INT_MASKn_MASK2_BMSK                                            0x4
#define HWIO_MCI_INT_MASKn_MASK2_SHFT                                            0x2
#define HWIO_MCI_INT_MASKn_MASK1_BMSK                                            0x2
#define HWIO_MCI_INT_MASKn_MASK1_SHFT                                            0x1
#define HWIO_MCI_INT_MASKn_MASK0_BMSK                                            0x1
#define HWIO_MCI_INT_MASKn_MASK0_SHFT                                              0

#define HWIO_MCI_FIFO_COUNT_ADDR                                          0x80010044
#define HWIO_MCI_FIFO_COUNT_RMSK                                              0x7fff
#define HWIO_MCI_FIFO_COUNT_SHFT                                                   0
#define HWIO_MCI_FIFO_COUNT_IN                                            \
        in_dword_masked(HWIO_MCI_FIFO_COUNT_ADDR, HWIO_MCI_FIFO_COUNT_RMSK)
#define HWIO_MCI_FIFO_COUNT_INM(m)                                        \
        in_dword_masked(HWIO_MCI_FIFO_COUNT_ADDR, m)
#define HWIO_MCI_FIFO_COUNT_DATA_COUNT_BMSK                                   0x7fff
#define HWIO_MCI_FIFO_COUNT_DATA_COUNT_SHFT                                        0

#define HWIO_MCI_FIFO_ADDR                                                0x80010080
#define HWIO_MCI_FIFO_RMSK                                                0xffffffff
#define HWIO_MCI_FIFO_SHFT                                                         0
#define HWIO_MCI_FIFO_IN                                                  \
        in_dword_masked(HWIO_MCI_FIFO_ADDR, HWIO_MCI_FIFO_RMSK)
#define HWIO_MCI_FIFO_INM(m)                                              \
        in_dword_masked(HWIO_MCI_FIFO_ADDR, m)
#define HWIO_MCI_FIFO_OUT(v)                                              \
        out_dword(HWIO_MCI_FIFO_ADDR,v)
#define HWIO_MCI_FIFO_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_FIFO_ADDR,m,v,HWIO_MCI_FIFO_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_FIFO_DATA_BMSK                                           0xffffffff
#define HWIO_MCI_FIFO_DATA_SHFT                                                    0

#define HWIO_MCI_ABORT_ADDR                                               0x800100c0
#define HWIO_MCI_ABORT_RMSK                                                      0x1
#define HWIO_MCI_ABORT_SHFT                                                        0
#define HWIO_MCI_ABORT_OUT(v)                                             \
        out_dword(HWIO_MCI_ABORT_ADDR,v)
#define HWIO_MCI_ABORT_OUTM(m,v)                                          \
        out_dword_masked(HWIO_MCI_ABORT_ADDR,m,v,HWIO_MCI_ABORT_shadow)
#define HWIO_MCI_ABORT_MCIABORT_BMSK                                             0x1
#define HWIO_MCI_ABORT_MCIABORT_SHFT                                               0

#define HWIO_MCI_START_ADDR_ADDR                                          0x800100c4
#define HWIO_MCI_START_ADDR_RMSK                                          0xffffffff
#define HWIO_MCI_START_ADDR_SHFT                                                   0
#define HWIO_MCI_START_ADDR_IN                                            \
        in_dword_masked(HWIO_MCI_START_ADDR_ADDR, HWIO_MCI_START_ADDR_RMSK)
#define HWIO_MCI_START_ADDR_INM(m)                                        \
        in_dword_masked(HWIO_MCI_START_ADDR_ADDR, m)
#define HWIO_MCI_START_ADDR_OUT(v)                                        \
        out_dword(HWIO_MCI_START_ADDR_ADDR,v)
#define HWIO_MCI_START_ADDR_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_START_ADDR_ADDR,m,v,HWIO_MCI_START_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_START_ADDR_START_ADDR_BMSK                               0xffffffff
#define HWIO_MCI_START_ADDR_START_ADDR_SHFT                                        0

#define HWIO_MCI_DMA_CONFIG_ADDR                                          0x800100c8
#define HWIO_MCI_DMA_CONFIG_RMSK                                              0xffff
#define HWIO_MCI_DMA_CONFIG_SHFT                                                   0
#define HWIO_MCI_DMA_CONFIG_IN                                            \
        in_dword_masked(HWIO_MCI_DMA_CONFIG_ADDR, HWIO_MCI_DMA_CONFIG_RMSK)
#define HWIO_MCI_DMA_CONFIG_INM(m)                                        \
        in_dword_masked(HWIO_MCI_DMA_CONFIG_ADDR, m)
#define HWIO_MCI_DMA_CONFIG_OUT(v)                                        \
        out_dword(HWIO_MCI_DMA_CONFIG_ADDR,v)
#define HWIO_MCI_DMA_CONFIG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_DMA_CONFIG_ADDR,m,v,HWIO_MCI_DMA_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_DMA_CONFIG_RX_THRESH_BMSK                                    0xf000
#define HWIO_MCI_DMA_CONFIG_RX_THRESH_SHFT                                       0xc
#define HWIO_MCI_DMA_CONFIG_RX_THRESH_DEFAULT_FVAL                               0x8
#define HWIO_MCI_DMA_CONFIG_TX_THRESH_BMSK                                     0xf00
#define HWIO_MCI_DMA_CONFIG_TX_THRESH_SHFT                                       0x8
#define HWIO_MCI_DMA_CONFIG_TX_THRESH_DEFAULT_FVAL                               0x8
#define HWIO_MCI_DMA_CONFIG_TEST_ENA_BMSK                                       0x80
#define HWIO_MCI_DMA_CONFIG_TEST_ENA_SHFT                                        0x7
#define HWIO_MCI_DMA_CONFIG_TEST_ENA_DEFAULT_FVAL                                  0
#define HWIO_MCI_DMA_CONFIG_ADDR_INC_ENA_BMSK                                   0x40
#define HWIO_MCI_DMA_CONFIG_ADDR_INC_ENA_SHFT                                    0x6
#define HWIO_MCI_DMA_CONFIG_ADDR_INC_ENA_DEFAULT_FVAL                            0x1
#define HWIO_MCI_DMA_CONFIG_HLOCK_ENA_BMSK                                      0x20
#define HWIO_MCI_DMA_CONFIG_HLOCK_ENA_SHFT                                       0x5
#define HWIO_MCI_DMA_CONFIG_HLOCK_ENA_DEFAULT_FVAL                               0x1
#define HWIO_MCI_DMA_CONFIG_ENDIAN_CHANGE_BMSK                                  0x10
#define HWIO_MCI_DMA_CONFIG_ENDIAN_CHANGE_SHFT                                   0x4
#define HWIO_MCI_DMA_CONFIG_ENDIAN_CHANGE_DEFAULT_FVAL                             0
#define HWIO_MCI_DMA_CONFIG_MAX_BEAT_BMSK                                        0xf
#define HWIO_MCI_DMA_CONFIG_MAX_BEAT_SHFT                                          0
#define HWIO_MCI_DMA_CONFIG_MAX_BEAT_DEFAULT_FVAL                                0x3

#define HWIO_MCI_TESTBUS_CONFIG_ADDR                                      0x800100cc
#define HWIO_MCI_TESTBUS_CONFIG_RMSK                                             0x7
#define HWIO_MCI_TESTBUS_CONFIG_SHFT                                               0
#define HWIO_MCI_TESTBUS_CONFIG_IN                                        \
        in_dword_masked(HWIO_MCI_TESTBUS_CONFIG_ADDR, HWIO_MCI_TESTBUS_CONFIG_RMSK)
#define HWIO_MCI_TESTBUS_CONFIG_INM(m)                                    \
        in_dword_masked(HWIO_MCI_TESTBUS_CONFIG_ADDR, m)
#define HWIO_MCI_TESTBUS_CONFIG_OUT(v)                                    \
        out_dword(HWIO_MCI_TESTBUS_CONFIG_ADDR,v)
#define HWIO_MCI_TESTBUS_CONFIG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_TESTBUS_CONFIG_ADDR,m,v,HWIO_MCI_TESTBUS_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_TESTBUS_CONFIG_TESTBUS_ENA_BMSK                                 0x4
#define HWIO_MCI_TESTBUS_CONFIG_TESTBUS_ENA_SHFT                                 0x2
#define HWIO_MCI_TESTBUS_CONFIG_TESTBUS_ENA_ENABLE_FVAL                          0x1
#define HWIO_MCI_TESTBUS_CONFIG_TESTBUS_ENA_DISABLE_FVAL                           0
#define HWIO_MCI_TESTBUS_CONFIG_TESTBUS_SEL_BMSK                                 0x3
#define HWIO_MCI_TESTBUS_CONFIG_TESTBUS_SEL_SHFT                                   0

#define HWIO_MCI_TEST_CTL_ADDR                                            0x800100d0
#define HWIO_MCI_TEST_CTL_RMSK                                                   0xf
#define HWIO_MCI_TEST_CTL_SHFT                                                     0
#define HWIO_MCI_TEST_CTL_IN                                              \
        in_dword_masked(HWIO_MCI_TEST_CTL_ADDR, HWIO_MCI_TEST_CTL_RMSK)
#define HWIO_MCI_TEST_CTL_INM(m)                                          \
        in_dword_masked(HWIO_MCI_TEST_CTL_ADDR, m)
#define HWIO_MCI_TEST_CTL_OUT(v)                                          \
        out_dword(HWIO_MCI_TEST_CTL_ADDR,v)
#define HWIO_MCI_TEST_CTL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MCI_TEST_CTL_ADDR,m,v,HWIO_MCI_TEST_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MCI_TEST_CTL_REGTEST_BMSK                                           0x8
#define HWIO_MCI_TEST_CTL_REGTEST_SHFT                                           0x3
#define HWIO_MCI_TEST_CTL_REGTEST_NORMAL_MODE_FVAL                                 0
#define HWIO_MCI_TEST_CTL_REGTEST_TEST_MODE_FVAL                                 0x1
#define HWIO_MCI_TEST_CTL_FIFOTEST_BMSK                                          0x6
#define HWIO_MCI_TEST_CTL_FIFOTEST_SHFT                                          0x1
#define HWIO_MCI_TEST_CTL_FIFOTEST_DEFAULT_NORMAL_MODE_FVAL                        0
#define HWIO_MCI_TEST_CTL_FIFOTEST_TEST_MODE_01_FVAL                             0x1
#define HWIO_MCI_TEST_CTL_FIFOTEST_RESERVED_ENCODING_FVAL                        0x2
#define HWIO_MCI_TEST_CTL_FIFOTEST_TEST_MODE_11_FVAL                             0x3
#define HWIO_MCI_TEST_CTL_ITEN_BMSK                                              0x1
#define HWIO_MCI_TEST_CTL_ITEN_SHFT                                                0
#define HWIO_MCI_TEST_CTL_ITEN_NORMAL_MODE_FVAL                                    0
#define HWIO_MCI_TEST_CTL_ITEN_INTEGRATION_TEST_MODE_FVAL                        0x1

#define HWIO_MCI_TEST_INPUT_ADDR                                          0x800100d4
#define HWIO_MCI_TEST_INPUT_RMSK                                                0x3e
#define HWIO_MCI_TEST_INPUT_SHFT                                                   0
#define HWIO_MCI_TEST_INPUT_IN                                            \
        in_dword_masked(HWIO_MCI_TEST_INPUT_ADDR, HWIO_MCI_TEST_INPUT_RMSK)
#define HWIO_MCI_TEST_INPUT_INM(m)                                        \
        in_dword_masked(HWIO_MCI_TEST_INPUT_ADDR, m)
#define HWIO_MCI_TEST_INPUT_MCICMDIN_BMSK                                       0x20
#define HWIO_MCI_TEST_INPUT_MCICMDIN_SHFT                                        0x5
#define HWIO_MCI_TEST_INPUT_MCIDATIN_BMSK                                       0x1e
#define HWIO_MCI_TEST_INPUT_MCIDATIN_SHFT                                        0x1

#define HWIO_MCI_TEST_OUT_ADDR                                            0x800100d8
#define HWIO_MCI_TEST_OUT_RMSK                                                 0x7c3
#define HWIO_MCI_TEST_OUT_SHFT                                                     0
#define HWIO_MCI_TEST_OUT_IN                                              \
        in_dword_masked(HWIO_MCI_TEST_OUT_ADDR, HWIO_MCI_TEST_OUT_RMSK)
#define HWIO_MCI_TEST_OUT_INM(m)                                          \
        in_dword_masked(HWIO_MCI_TEST_OUT_ADDR, m)
#define HWIO_MCI_TEST_OUT_MCICMDOUT_BMSK                                       0x400
#define HWIO_MCI_TEST_OUT_MCICMDOUT_SHFT                                         0xa
#define HWIO_MCI_TEST_OUT_MCIDATOUT_BMSK                                       0x3c0
#define HWIO_MCI_TEST_OUT_MCIDATOUT_SHFT                                         0x6
#define HWIO_MCI_TEST_OUT_MCIINTR1_BMSK                                          0x2
#define HWIO_MCI_TEST_OUT_MCIINTR1_SHFT                                          0x1
#define HWIO_MCI_TEST_OUT_MCIINTR0_BMSK                                          0x1
#define HWIO_MCI_TEST_OUT_MCIINTR0_SHFT                                            0

#define HWIO_MCI_PERPH_ID0_ADDR                                           0x800100e0
#define HWIO_MCI_PERPH_ID0_RMSK                                                 0xff
#define HWIO_MCI_PERPH_ID0_SHFT                                                    0
#define HWIO_MCI_PERPH_ID0_IN                                             \
        in_dword_masked(HWIO_MCI_PERPH_ID0_ADDR, HWIO_MCI_PERPH_ID0_RMSK)
#define HWIO_MCI_PERPH_ID0_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PERPH_ID0_ADDR, m)
#define HWIO_MCI_PERPH_ID0_PARTNUMBER0_BMSK                                     0xff
#define HWIO_MCI_PERPH_ID0_PARTNUMBER0_SHFT                                        0

#define HWIO_MCI_PERPH_ID1_ADDR                                           0x800100e4
#define HWIO_MCI_PERPH_ID1_RMSK                                                 0xff
#define HWIO_MCI_PERPH_ID1_SHFT                                                    0
#define HWIO_MCI_PERPH_ID1_IN                                             \
        in_dword_masked(HWIO_MCI_PERPH_ID1_ADDR, HWIO_MCI_PERPH_ID1_RMSK)
#define HWIO_MCI_PERPH_ID1_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PERPH_ID1_ADDR, m)
#define HWIO_MCI_PERPH_ID1_DESIGNER0_BMSK                                       0xf0
#define HWIO_MCI_PERPH_ID1_DESIGNER0_SHFT                                        0x4
#define HWIO_MCI_PERPH_ID1_PARTNUMBER1_BMSK                                      0xf
#define HWIO_MCI_PERPH_ID1_PARTNUMBER1_SHFT                                        0

#define HWIO_MCI_PERPH_ID2_ADDR                                           0x800100e8
#define HWIO_MCI_PERPH_ID2_RMSK                                                 0xff
#define HWIO_MCI_PERPH_ID2_SHFT                                                    0
#define HWIO_MCI_PERPH_ID2_IN                                             \
        in_dword_masked(HWIO_MCI_PERPH_ID2_ADDR, HWIO_MCI_PERPH_ID2_RMSK)
#define HWIO_MCI_PERPH_ID2_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PERPH_ID2_ADDR, m)
#define HWIO_MCI_PERPH_ID2_REVISION_BMSK                                        0xf0
#define HWIO_MCI_PERPH_ID2_REVISION_SHFT                                         0x4
#define HWIO_MCI_PERPH_ID2_DESIGNER1_BMSK                                        0xf
#define HWIO_MCI_PERPH_ID2_DESIGNER1_SHFT                                          0

#define HWIO_MCI_PERPH_ID3_ADDR                                           0x800100ec
#define HWIO_MCI_PERPH_ID3_RMSK                                                 0xff
#define HWIO_MCI_PERPH_ID3_SHFT                                                    0
#define HWIO_MCI_PERPH_ID3_IN                                             \
        in_dword_masked(HWIO_MCI_PERPH_ID3_ADDR, HWIO_MCI_PERPH_ID3_RMSK)
#define HWIO_MCI_PERPH_ID3_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PERPH_ID3_ADDR, m)
#define HWIO_MCI_PERPH_ID3_CONFIG_BMSK                                          0xff
#define HWIO_MCI_PERPH_ID3_CONFIG_SHFT                                             0

#define HWIO_MCI_PCELL_ID0_ADDR                                           0x800100f0
#define HWIO_MCI_PCELL_ID0_RMSK                                                 0xff
#define HWIO_MCI_PCELL_ID0_SHFT                                                    0
#define HWIO_MCI_PCELL_ID0_IN                                             \
        in_dword_masked(HWIO_MCI_PCELL_ID0_ADDR, HWIO_MCI_PCELL_ID0_RMSK)
#define HWIO_MCI_PCELL_ID0_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PCELL_ID0_ADDR, m)
#define HWIO_MCI_PCELL_ID0_MCIPCELL_ID0_BMSK                                    0xff
#define HWIO_MCI_PCELL_ID0_MCIPCELL_ID0_SHFT                                       0

#define HWIO_MCI_PCELL_ID1_ADDR                                           0x800100f4
#define HWIO_MCI_PCELL_ID1_RMSK                                                 0xff
#define HWIO_MCI_PCELL_ID1_SHFT                                                    0
#define HWIO_MCI_PCELL_ID1_IN                                             \
        in_dword_masked(HWIO_MCI_PCELL_ID1_ADDR, HWIO_MCI_PCELL_ID1_RMSK)
#define HWIO_MCI_PCELL_ID1_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PCELL_ID1_ADDR, m)
#define HWIO_MCI_PCELL_ID1_MCIPCELL_ID1_BMSK                                    0xff
#define HWIO_MCI_PCELL_ID1_MCIPCELL_ID1_SHFT                                       0

#define HWIO_MCI_PCELL_ID2_ADDR                                           0x800100f8
#define HWIO_MCI_PCELL_ID2_RMSK                                                 0xff
#define HWIO_MCI_PCELL_ID2_SHFT                                                    0
#define HWIO_MCI_PCELL_ID2_IN                                             \
        in_dword_masked(HWIO_MCI_PCELL_ID2_ADDR, HWIO_MCI_PCELL_ID2_RMSK)
#define HWIO_MCI_PCELL_ID2_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PCELL_ID2_ADDR, m)
#define HWIO_MCI_PCELL_ID2_MCIPCELL_ID2_BMSK                                    0xff
#define HWIO_MCI_PCELL_ID2_MCIPCELL_ID2_SHFT                                       0

#define HWIO_MCI_PCELL_ID3_ADDR                                           0x800100fc
#define HWIO_MCI_PCELL_ID3_RMSK                                                 0xff
#define HWIO_MCI_PCELL_ID3_SHFT                                                    0
#define HWIO_MCI_PCELL_ID3_IN                                             \
        in_dword_masked(HWIO_MCI_PCELL_ID3_ADDR, HWIO_MCI_PCELL_ID3_RMSK)
#define HWIO_MCI_PCELL_ID3_INM(m)                                         \
        in_dword_masked(HWIO_MCI_PCELL_ID3_ADDR, m)
#define HWIO_MCI_PCELL_ID3_MCIPCELL_ID3_BMSK                                    0xff
#define HWIO_MCI_PCELL_ID3_MCIPCELL_ID3_SHFT                                       0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// usb_otg_hs (0x16000 - 0x17FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_USB_OTG_HS_FILE          generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1.1: USB_OTG_HS registers
// Sub-Section 1.1.1: Identification registers
#define HWIO_USB_OTG_HS_ID_ADDR                                           0x80016000
#define HWIO_USB_OTG_HS_ID_RMSK                                           0xffffffff
#define HWIO_USB_OTG_HS_ID_SHFT                                                    0
#define HWIO_USB_OTG_HS_ID_IN                                             \
        in_dword_masked(HWIO_USB_OTG_HS_ID_ADDR, HWIO_USB_OTG_HS_ID_RMSK)
#define HWIO_USB_OTG_HS_ID_INM(m)                                         \
        in_dword_masked(HWIO_USB_OTG_HS_ID_ADDR, m)
#define HWIO_USB_OTG_HS_ID_RESERVED_BITS31_24_BMSK                        0xff000000
#define HWIO_USB_OTG_HS_ID_RESERVED_BITS31_24_SHFT                              0x18
#define HWIO_USB_OTG_HS_ID_REVISON_BMSK                                     0xff0000
#define HWIO_USB_OTG_HS_ID_REVISON_SHFT                                         0x10
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT15_BMSK                                0x8000
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT15_SHFT                                   0xf
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT14_BMSK                                0x4000
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT14_SHFT                                   0xe
#define HWIO_USB_OTG_HS_ID_NID_BMSK                                           0x3f00
#define HWIO_USB_OTG_HS_ID_NID_SHFT                                              0x8
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT7_BMSK                                   0x80
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT7_SHFT                                    0x7
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT6_BMSK                                   0x40
#define HWIO_USB_OTG_HS_ID_RESERVED_BIT6_SHFT                                    0x6
#define HWIO_USB_OTG_HS_ID_ID_BMSK                                              0x3f
#define HWIO_USB_OTG_HS_ID_ID_SHFT                                                 0

#define HWIO_USB_OTG_HS_HWGENERAL_ADDR                                    0x80016004
#define HWIO_USB_OTG_HS_HWGENERAL_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_HWGENERAL_SHFT                                             0
#define HWIO_USB_OTG_HS_HWGENERAL_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_HWGENERAL_ADDR, HWIO_USB_OTG_HS_HWGENERAL_RMSK)
#define HWIO_USB_OTG_HS_HWGENERAL_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_HWGENERAL_ADDR, m)
#define HWIO_USB_OTG_HS_HWGENERAL_RESERVED_BITS31_10_BMSK                 0xfffffc00
#define HWIO_USB_OTG_HS_HWGENERAL_RESERVED_BITS31_10_SHFT                        0xa
#define HWIO_USB_OTG_HS_HWGENERAL_SM_BMSK                                      0x200
#define HWIO_USB_OTG_HS_HWGENERAL_SM_SHFT                                        0x9
#define HWIO_USB_OTG_HS_HWGENERAL_PHYM_BMSK                                    0x1c0
#define HWIO_USB_OTG_HS_HWGENERAL_PHYM_SHFT                                      0x6
#define HWIO_USB_OTG_HS_HWGENERAL_PHYW_BMSK                                     0x30
#define HWIO_USB_OTG_HS_HWGENERAL_PHYW_SHFT                                      0x4
#define HWIO_USB_OTG_HS_HWGENERAL_BWT_BMSK                                       0x8
#define HWIO_USB_OTG_HS_HWGENERAL_BWT_SHFT                                       0x3
#define HWIO_USB_OTG_HS_HWGENERAL_CLCK_BMSK                                      0x6
#define HWIO_USB_OTG_HS_HWGENERAL_CLCK_SHFT                                      0x1
#define HWIO_USB_OTG_HS_HWGENERAL_RT_BMSK                                        0x1
#define HWIO_USB_OTG_HS_HWGENERAL_RT_SHFT                                          0

#define HWIO_USB_OTG_HS_HWHOST_ADDR                                       0x80016008
#define HWIO_USB_OTG_HS_HWHOST_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_HWHOST_SHFT                                                0
#define HWIO_USB_OTG_HS_HWHOST_IN                                         \
        in_dword_masked(HWIO_USB_OTG_HS_HWHOST_ADDR, HWIO_USB_OTG_HS_HWHOST_RMSK)
#define HWIO_USB_OTG_HS_HWHOST_INM(m)                                     \
        in_dword_masked(HWIO_USB_OTG_HS_HWHOST_ADDR, m)
#define HWIO_USB_OTG_HS_HWHOST_TTPER_BMSK                                 0xff000000
#define HWIO_USB_OTG_HS_HWHOST_TTPER_SHFT                                       0x18
#define HWIO_USB_OTG_HS_HWHOST_TTASY_BMSK                                   0xff0000
#define HWIO_USB_OTG_HS_HWHOST_TTASY_SHFT                                       0x10
#define HWIO_USB_OTG_HS_HWHOST_RESERVED_BITS15_4_BMSK                         0xfff0
#define HWIO_USB_OTG_HS_HWHOST_RESERVED_BITS15_4_SHFT                            0x4
#define HWIO_USB_OTG_HS_HWHOST_NPORT_BMSK                                        0xe
#define HWIO_USB_OTG_HS_HWHOST_NPORT_SHFT                                        0x1
#define HWIO_USB_OTG_HS_HWHOST_HC_BMSK                                           0x1
#define HWIO_USB_OTG_HS_HWHOST_HC_SHFT                                             0

#define HWIO_USB_OTG_HS_HWDEVICE_ADDR                                     0x8001600c
#define HWIO_USB_OTG_HS_HWDEVICE_RMSK                                     0xffffffff
#define HWIO_USB_OTG_HS_HWDEVICE_SHFT                                              0
#define HWIO_USB_OTG_HS_HWDEVICE_IN                                       \
        in_dword_masked(HWIO_USB_OTG_HS_HWDEVICE_ADDR, HWIO_USB_OTG_HS_HWDEVICE_RMSK)
#define HWIO_USB_OTG_HS_HWDEVICE_INM(m)                                   \
        in_dword_masked(HWIO_USB_OTG_HS_HWDEVICE_ADDR, m)
#define HWIO_USB_OTG_HS_HWDEVICE_RESERVED_BITS31_6_BMSK                   0xffffffc0
#define HWIO_USB_OTG_HS_HWDEVICE_RESERVED_BITS31_6_SHFT                          0x6
#define HWIO_USB_OTG_HS_HWDEVICE_DEVEP_BMSK                                     0x3e
#define HWIO_USB_OTG_HS_HWDEVICE_DEVEP_SHFT                                      0x1
#define HWIO_USB_OTG_HS_HWDEVICE_DC_BMSK                                         0x1
#define HWIO_USB_OTG_HS_HWDEVICE_DC_SHFT                                           0

#define HWIO_USB_OTG_HS_HWTXBUF_ADDR                                      0x80016010
#define HWIO_USB_OTG_HS_HWTXBUF_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_HWTXBUF_SHFT                                               0
#define HWIO_USB_OTG_HS_HWTXBUF_IN                                        \
        in_dword_masked(HWIO_USB_OTG_HS_HWTXBUF_ADDR, HWIO_USB_OTG_HS_HWTXBUF_RMSK)
#define HWIO_USB_OTG_HS_HWTXBUF_INM(m)                                    \
        in_dword_masked(HWIO_USB_OTG_HS_HWTXBUF_ADDR, m)
#define HWIO_USB_OTG_HS_HWTXBUF_TXLCR_BMSK                                0x80000000
#define HWIO_USB_OTG_HS_HWTXBUF_TXLCR_SHFT                                      0x1f
#define HWIO_USB_OTG_HS_HWTXBUF_RESERVED_BITS30_24_BMSK                   0x7f000000
#define HWIO_USB_OTG_HS_HWTXBUF_RESERVED_BITS30_24_SHFT                         0x18
#define HWIO_USB_OTG_HS_HWTXBUF_TXCHANADD_BMSK                              0xff0000
#define HWIO_USB_OTG_HS_HWTXBUF_TXCHANADD_SHFT                                  0x10
#define HWIO_USB_OTG_HS_HWTXBUF_TXADD_BMSK                                    0xff00
#define HWIO_USB_OTG_HS_HWTXBUF_TXADD_SHFT                                       0x8
#define HWIO_USB_OTG_HS_HWTXBUF_TCBURST_BMSK                                    0xff
#define HWIO_USB_OTG_HS_HWTXBUF_TCBURST_SHFT                                       0

#define HWIO_USB_OTG_HS_HWRXBUF_ADDR                                      0x80016014
#define HWIO_USB_OTG_HS_HWRXBUF_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_HWRXBUF_SHFT                                               0
#define HWIO_USB_OTG_HS_HWRXBUF_IN                                        \
        in_dword_masked(HWIO_USB_OTG_HS_HWRXBUF_ADDR, HWIO_USB_OTG_HS_HWRXBUF_RMSK)
#define HWIO_USB_OTG_HS_HWRXBUF_INM(m)                                    \
        in_dword_masked(HWIO_USB_OTG_HS_HWRXBUF_ADDR, m)
#define HWIO_USB_OTG_HS_HWRXBUF_RESERVED_BITS31_16_BMSK                   0xffff0000
#define HWIO_USB_OTG_HS_HWRXBUF_RESERVED_BITS31_16_SHFT                         0x10
#define HWIO_USB_OTG_HS_HWRXBUF_RX_ADD_BMSK                                   0xff00
#define HWIO_USB_OTG_HS_HWRXBUF_RX_ADD_SHFT                                      0x8
#define HWIO_USB_OTG_HS_HWRXBUF_RX_BURST_BMSK                                   0xff
#define HWIO_USB_OTG_HS_HWRXBUF_RX_BURST_SHFT                                      0

// Sub-Section 1.1.2: Device/host timer registers
#define HWIO_USB_OTG_HS_GPTIMER0LD_ADDR                                   0x80016080
#define HWIO_USB_OTG_HS_GPTIMER0LD_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER0LD_SHFT                                            0
#define HWIO_USB_OTG_HS_GPTIMER0LD_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR, HWIO_USB_OTG_HS_GPTIMER0LD_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER0LD_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER0LD_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER0LD_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER0LD_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER0LD_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_GPTIMER0LD_RESERVED_BITS31_24_BMSK                0xff000000
#define HWIO_USB_OTG_HS_GPTIMER0LD_RESERVED_BITS31_24_SHFT                      0x18
#define HWIO_USB_OTG_HS_GPTIMER0LD_GPTLD_BMSK                               0xffffff
#define HWIO_USB_OTG_HS_GPTIMER0LD_GPTLD_SHFT                                      0

#define HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR                                 0x80016084
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_RMSK                                 0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_SHFT                                          0
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_IN                                   \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR, HWIO_USB_OTG_HS_GPTIMER0CTRL_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_INM(m)                               \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_OUT(v)                               \
        out_dword(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER0CTRL_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER0CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GTPRUN_BMSK                          0x80000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GTPRUN_SHFT                                0x1f
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GTPRUN_TIMER_STOP_FVAL                        0
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GTPRUN_TIMER_RUN_FVAL                       0x1
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTRST_BMSK                          0x40000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTRST_SHFT                                0x1e
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTRST_NO_ACTION_FVAL                         0
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTRST_LOAD_COUNTER_VALUE_FVAL              0x1
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_RESERVED_BITS29_25_BMSK              0x3e000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_RESERVED_BITS29_25_SHFT                    0x19
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTMODE_BMSK                          0x1000000
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTMODE_SHFT                               0x18
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTMODE_ONE_SHOT_FVAL                         0
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTMODE_REPEAT_FVAL                         0x1
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTCNT_BMSK                            0xffffff
#define HWIO_USB_OTG_HS_GPTIMER0CTRL_GPTCNT_SHFT                                   0

#define HWIO_USB_OTG_HS_GPTIMER1LD_ADDR                                   0x80016088
#define HWIO_USB_OTG_HS_GPTIMER1LD_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER1LD_SHFT                                            0
#define HWIO_USB_OTG_HS_GPTIMER1LD_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR, HWIO_USB_OTG_HS_GPTIMER1LD_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER1LD_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER1LD_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER1LD_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER1LD_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER1LD_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_GPTIMER1LD_RESERVED_BITS31_24_BMSK                0xff000000
#define HWIO_USB_OTG_HS_GPTIMER1LD_RESERVED_BITS31_24_SHFT                      0x18
#define HWIO_USB_OTG_HS_GPTIMER1LD_GPTLD_BMSK                               0xffffff
#define HWIO_USB_OTG_HS_GPTIMER1LD_GPTLD_SHFT                                      0

#define HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR                                 0x8001608c
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_RMSK                                 0xffffffff
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_SHFT                                          0
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_IN                                   \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR, HWIO_USB_OTG_HS_GPTIMER1CTRL_RMSK)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_INM(m)                               \
        in_dword_masked(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR, m)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_OUT(v)                               \
        out_dword(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR,v)
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_GPTIMER1CTRL_ADDR,m,v,HWIO_USB_OTG_HS_GPTIMER1CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GTPRUN_BMSK                          0x80000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GTPRUN_SHFT                                0x1f
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GTPRUN_TIMER_STOP_FVAL                        0
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GTPRUN_TIMER_RUN_FVAL                       0x1
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTRST_BMSK                          0x40000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTRST_SHFT                                0x1e
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTRST_NO_ACTION_FVAL                         0
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTRST_LOAD_COUNTER_VALUE_FVAL              0x1
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_RESERVED_BITS29_25_BMSK              0x3e000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_RESERVED_BITS29_25_SHFT                    0x19
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTMODE_BMSK                          0x1000000
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTMODE_SHFT                               0x18
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTMODE_ONE_SHOT_FVAL                         0
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTMODE_REPEAT_FVAL                         0x1
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTCNT_BMSK                            0xffffff
#define HWIO_USB_OTG_HS_GPTIMER1CTRL_GPTCNT_SHFT                                   0

// Sub-Section 1.1.3: Wrapper operational registers
#define HWIO_USB_OTG_HS_AHB_BURST_ADDR                                    0x80016090
#define HWIO_USB_OTG_HS_AHB_BURST_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_AHB_BURST_SHFT                                             0
#define HWIO_USB_OTG_HS_AHB_BURST_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_BURST_ADDR, HWIO_USB_OTG_HS_AHB_BURST_RMSK)
#define HWIO_USB_OTG_HS_AHB_BURST_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_BURST_ADDR, m)
#define HWIO_USB_OTG_HS_AHB_BURST_OUT(v)                                  \
        out_dword(HWIO_USB_OTG_HS_AHB_BURST_ADDR,v)
#define HWIO_USB_OTG_HS_AHB_BURST_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_AHB_BURST_ADDR,m,v,HWIO_USB_OTG_HS_AHB_BURST_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_AHB_BURST_AHB_BURST_BMSK                                 0x7
#define HWIO_USB_OTG_HS_AHB_BURST_AHB_BURST_SHFT                                   0
#define HWIO_USB_OTG_HS_AHB_BURST_RESERVED_BITS31_3_BMSK                  0xfffffff8
#define HWIO_USB_OTG_HS_AHB_BURST_RESERVED_BITS31_3_SHFT                         0x3

#define HWIO_USB_OTG_HS_XTOR_STS_ADDR                                     0x80016094
#define HWIO_USB_OTG_HS_XTOR_STS_RMSK                                     0xffffffff
#define HWIO_USB_OTG_HS_XTOR_STS_SHFT                                              0
#define HWIO_USB_OTG_HS_XTOR_STS_IN                                       \
        in_dword_masked(HWIO_USB_OTG_HS_XTOR_STS_ADDR, HWIO_USB_OTG_HS_XTOR_STS_RMSK)
#define HWIO_USB_OTG_HS_XTOR_STS_INM(m)                                   \
        in_dword_masked(HWIO_USB_OTG_HS_XTOR_STS_ADDR, m)
#define HWIO_USB_OTG_HS_XTOR_STS_RESERVED_BIT0_BMSK                              0x1
#define HWIO_USB_OTG_HS_XTOR_STS_RESERVED_BIT0_SHFT                                0
#define HWIO_USB_OTG_HS_XTOR_STS_GRANT_STOLEN_BMSK                               0x2
#define HWIO_USB_OTG_HS_XTOR_STS_GRANT_STOLEN_SHFT                               0x1
#define HWIO_USB_OTG_HS_XTOR_STS_RESERVED_BITS31_2_BMSK                   0xfffffffc
#define HWIO_USB_OTG_HS_XTOR_STS_RESERVED_BITS31_2_SHFT                          0x2

#define HWIO_USB_OTG_HS_AHB_MODE_ADDR                                     0x80016098
#define HWIO_USB_OTG_HS_AHB_MODE_RMSK                                     0xffffffff
#define HWIO_USB_OTG_HS_AHB_MODE_SHFT                                              0
#define HWIO_USB_OTG_HS_AHB_MODE_IN                                       \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_MODE_ADDR, HWIO_USB_OTG_HS_AHB_MODE_RMSK)
#define HWIO_USB_OTG_HS_AHB_MODE_INM(m)                                   \
        in_dword_masked(HWIO_USB_OTG_HS_AHB_MODE_ADDR, m)
#define HWIO_USB_OTG_HS_AHB_MODE_XTOR_BYPASS_BMSK                                0x1
#define HWIO_USB_OTG_HS_AHB_MODE_XTOR_BYPASS_SHFT                                  0
#define HWIO_USB_OTG_HS_AHB_MODE_GRANT_STOLEN_CLEAR_BMSK                         0x2
#define HWIO_USB_OTG_HS_AHB_MODE_GRANT_STOLEN_CLEAR_SHFT                         0x1
#define HWIO_USB_OTG_HS_AHB_MODE_HPROT_MODE_BMSK                                 0xc
#define HWIO_USB_OTG_HS_AHB_MODE_HPROT_MODE_SHFT                                 0x2
#define HWIO_USB_OTG_HS_AHB_MODE_RESERVED_BITS31_4_BMSK                   0xfffffff0
#define HWIO_USB_OTG_HS_AHB_MODE_RESERVED_BITS31_4_SHFT                          0x4

#define HWIO_USB_OTG_HS_GEN_CONFIG_ADDR                                   0x8001609c
#define HWIO_USB_OTG_HS_GEN_CONFIG_RMSK                                        0x3ff
#define HWIO_USB_OTG_HS_GEN_CONFIG_SHFT                                            0
#define HWIO_USB_OTG_HS_GEN_CONFIG_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR, HWIO_USB_OTG_HS_GEN_CONFIG_RMSK)
#define HWIO_USB_OTG_HS_GEN_CONFIG_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR, m)
#define HWIO_USB_OTG_HS_GEN_CONFIG_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR,v)
#define HWIO_USB_OTG_HS_GEN_CONFIG_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_GEN_CONFIG_ADDR,m,v,HWIO_USB_OTG_HS_GEN_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_BMSK                   0xf
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_SHFT                     0
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_DMA_ENG_0_FVAL         0x1
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_DMA_ENG_1_FVAL         0x2
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_DMA_ENG_2_FVAL         0x3
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_PROT_ENG_0_FVAL        0x4
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_PROT_ENG_1_FVAL        0x5
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_PROT_ENG_2_FVAL        0x6
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_PORT_CTRL_0_FVAL        0x7
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_PORT_CTRL_1_FVAL        0x8
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_TX_BUFFER_FVAL         0x9
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_RX_BUFFER_FVAL         0xa
#define HWIO_USB_OTG_HS_GEN_CONFIG_USB_OTG_HS_TESTMUX_SEL_UTG_FVAL               0xb
#define HWIO_USB_OTG_HS_GEN_CONFIG_DEV_PE_NAK_CTRL_BMSK                         0x10
#define HWIO_USB_OTG_HS_GEN_CONFIG_DEV_PE_NAK_CTRL_SHFT                          0x4
#define HWIO_USB_OTG_HS_GEN_CONFIG_RESERVED_BITS7_5_BMSK                        0xe0
#define HWIO_USB_OTG_HS_GEN_CONFIG_RESERVED_BITS7_5_SHFT                         0x5
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_STD_BMSK                 0x100
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_STD_SHFT                   0x8
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_SUSP_BMSK                0x200
#define HWIO_USB_OTG_HS_GEN_CONFIG_HOST_SIM_TIMERS_EN_SUSP_SHFT                  0x9

// Sub-Section 1.1.4: Device/host capability registers
#define HWIO_USB_OTG_HS_CAPLENGTH_ADDR                                    0x80016100
#define HWIO_USB_OTG_HS_CAPLENGTH_RMSK                                          0xff
#define HWIO_USB_OTG_HS_CAPLENGTH_SHFT                                             0
#define HWIO_USB_OTG_HS_CAPLENGTH_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_CAPLENGTH_ADDR, HWIO_USB_OTG_HS_CAPLENGTH_RMSK)
#define HWIO_USB_OTG_HS_CAPLENGTH_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_CAPLENGTH_ADDR, m)
#define HWIO_USB_OTG_HS_CAPLENGTH_CAPLENGTH_BMSK                                0xff
#define HWIO_USB_OTG_HS_CAPLENGTH_CAPLENGTH_SHFT                                   0

#define HWIO_USB_OTG_HS_HCIVERSION_ADDR                                   0x80016102
#define HWIO_USB_OTG_HS_HCIVERSION_RMSK                                       0xffff
#define HWIO_USB_OTG_HS_HCIVERSION_SHFT                                            0
#define HWIO_USB_OTG_HS_HCIVERSION_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_HCIVERSION_ADDR, HWIO_USB_OTG_HS_HCIVERSION_RMSK)
#define HWIO_USB_OTG_HS_HCIVERSION_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_HCIVERSION_ADDR, m)
#define HWIO_USB_OTG_HS_HCIVERSION_HCIVERSION_BMSK                            0xffff
#define HWIO_USB_OTG_HS_HCIVERSION_HCIVERSION_SHFT                                 0

#define HWIO_USB_OTG_HS_HCSPARAMS_ADDR                                    0x80016104
#define HWIO_USB_OTG_HS_HCSPARAMS_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_HCSPARAMS_SHFT                                             0
#define HWIO_USB_OTG_HS_HCSPARAMS_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_HCSPARAMS_ADDR, HWIO_USB_OTG_HS_HCSPARAMS_RMSK)
#define HWIO_USB_OTG_HS_HCSPARAMS_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_HCSPARAMS_ADDR, m)
#define HWIO_USB_OTG_HS_HCSPARAMS_RESERVED_BITS31_28_BMSK                 0xf0000000
#define HWIO_USB_OTG_HS_HCSPARAMS_RESERVED_BITS31_28_SHFT                       0x1c
#define HWIO_USB_OTG_HS_HCSPARAMS_N_TT_BMSK                                0xf000000
#define HWIO_USB_OTG_HS_HCSPARAMS_N_TT_SHFT                                     0x18
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PTT_BMSK                                0xf00000
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PTT_SHFT                                    0x14
#define HWIO_USB_OTG_HS_HCSPARAMS_RESERVED_BITS19_17_BMSK                    0xe0000
#define HWIO_USB_OTG_HS_HCSPARAMS_RESERVED_BITS19_17_SHFT                       0x11
#define HWIO_USB_OTG_HS_HCSPARAMS_PI_BMSK                                    0x10000
#define HWIO_USB_OTG_HS_HCSPARAMS_PI_SHFT                                       0x10
#define HWIO_USB_OTG_HS_HCSPARAMS_N_CC_BMSK                                   0xf000
#define HWIO_USB_OTG_HS_HCSPARAMS_N_CC_SHFT                                      0xc
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PCC_BMSK                                   0xf00
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PCC_SHFT                                     0x8
#define HWIO_USB_OTG_HS_HCSPARAMS_RESERVED_BITS7_5_BMSK                         0xe0
#define HWIO_USB_OTG_HS_HCSPARAMS_RESERVED_BITS7_5_SHFT                          0x5
#define HWIO_USB_OTG_HS_HCSPARAMS_PPC_BMSK                                      0x10
#define HWIO_USB_OTG_HS_HCSPARAMS_PPC_SHFT                                       0x4
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PORTS_BMSK                                   0xf
#define HWIO_USB_OTG_HS_HCSPARAMS_N_PORTS_SHFT                                     0

#define HWIO_USB_OTG_HS_HCCPARAMS_ADDR                                    0x80016108
#define HWIO_USB_OTG_HS_HCCPARAMS_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_HCCPARAMS_SHFT                                             0
#define HWIO_USB_OTG_HS_HCCPARAMS_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_HCCPARAMS_ADDR, HWIO_USB_OTG_HS_HCCPARAMS_RMSK)
#define HWIO_USB_OTG_HS_HCCPARAMS_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_HCCPARAMS_ADDR, m)
#define HWIO_USB_OTG_HS_HCCPARAMS_RESERVED_BITS31_16_BMSK                 0xffff0000
#define HWIO_USB_OTG_HS_HCCPARAMS_RESERVED_BITS31_16_SHFT                       0x10
#define HWIO_USB_OTG_HS_HCCPARAMS_EECP_BMSK                                   0xff00
#define HWIO_USB_OTG_HS_HCCPARAMS_EECP_SHFT                                      0x8
#define HWIO_USB_OTG_HS_HCCPARAMS_IST_BMSK                                      0xf0
#define HWIO_USB_OTG_HS_HCCPARAMS_IST_SHFT                                       0x4
#define HWIO_USB_OTG_HS_HCCPARAMS_RESERVED_BIT3_BMSK                             0x8
#define HWIO_USB_OTG_HS_HCCPARAMS_RESERVED_BIT3_SHFT                             0x3
#define HWIO_USB_OTG_HS_HCCPARAMS_ASP_BMSK                                       0x4
#define HWIO_USB_OTG_HS_HCCPARAMS_ASP_SHFT                                       0x2
#define HWIO_USB_OTG_HS_HCCPARAMS_PFL_BMSK                                       0x2
#define HWIO_USB_OTG_HS_HCCPARAMS_PFL_SHFT                                       0x1
#define HWIO_USB_OTG_HS_HCCPARAMS_ADC_BMSK                                       0x1
#define HWIO_USB_OTG_HS_HCCPARAMS_ADC_SHFT                                         0

#define HWIO_USB_OTG_HS_DCIVERSION_ADDR                                   0x80016120
#define HWIO_USB_OTG_HS_DCIVERSION_RMSK                                       0xffff
#define HWIO_USB_OTG_HS_DCIVERSION_SHFT                                            0
#define HWIO_USB_OTG_HS_DCIVERSION_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_DCIVERSION_ADDR, HWIO_USB_OTG_HS_DCIVERSION_RMSK)
#define HWIO_USB_OTG_HS_DCIVERSION_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_DCIVERSION_ADDR, m)
#define HWIO_USB_OTG_HS_DCIVERSION_DCIVERSION_BMSK                            0xffff
#define HWIO_USB_OTG_HS_DCIVERSION_DCIVERSION_SHFT                                 0

#define HWIO_USB_OTG_HS_DCCPARAMS_ADDR                                    0x80016124
#define HWIO_USB_OTG_HS_DCCPARAMS_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_DCCPARAMS_SHFT                                             0
#define HWIO_USB_OTG_HS_DCCPARAMS_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_DCCPARAMS_ADDR, HWIO_USB_OTG_HS_DCCPARAMS_RMSK)
#define HWIO_USB_OTG_HS_DCCPARAMS_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_DCCPARAMS_ADDR, m)
#define HWIO_USB_OTG_HS_DCCPARAMS_RESERVED_BITS31_9_BMSK                  0xfffffe00
#define HWIO_USB_OTG_HS_DCCPARAMS_RESERVED_BITS31_9_SHFT                         0x9
#define HWIO_USB_OTG_HS_DCCPARAMS_HC_BMSK                                      0x100
#define HWIO_USB_OTG_HS_DCCPARAMS_HC_SHFT                                        0x8
#define HWIO_USB_OTG_HS_DCCPARAMS_DC_BMSK                                       0x80
#define HWIO_USB_OTG_HS_DCCPARAMS_DC_SHFT                                        0x7
#define HWIO_USB_OTG_HS_DCCPARAMS_RESERVED_BITS6_5_BMSK                         0x60
#define HWIO_USB_OTG_HS_DCCPARAMS_RESERVED_BITS6_5_SHFT                          0x5
#define HWIO_USB_OTG_HS_DCCPARAMS_DEN_BMSK                                      0x1f
#define HWIO_USB_OTG_HS_DCCPARAMS_DEN_SHFT                                         0

// Sub-Section 1.1.5: Device/host operational registers
#define HWIO_USB_OTG_HS_USBCMD_ADDR                                       0x80016140
#define HWIO_USB_OTG_HS_USBCMD_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_USBCMD_SHFT                                                0
#define HWIO_USB_OTG_HS_USBCMD_IN                                         \
        in_dword_masked(HWIO_USB_OTG_HS_USBCMD_ADDR, HWIO_USB_OTG_HS_USBCMD_RMSK)
#define HWIO_USB_OTG_HS_USBCMD_INM(m)                                     \
        in_dword_masked(HWIO_USB_OTG_HS_USBCMD_ADDR, m)
#define HWIO_USB_OTG_HS_USBCMD_OUT(v)                                     \
        out_dword(HWIO_USB_OTG_HS_USBCMD_ADDR,v)
#define HWIO_USB_OTG_HS_USBCMD_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_USBCMD_ADDR,m,v,HWIO_USB_OTG_HS_USBCMD_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_USBCMD_RST_CTRL_BMSK                              0x80000000
#define HWIO_USB_OTG_HS_USBCMD_RST_CTRL_SHFT                                    0x1f
#define HWIO_USB_OTG_HS_USBCMD_ULPI_STP_CTRL_BMSK                         0x40000000
#define HWIO_USB_OTG_HS_USBCMD_ULPI_STP_CTRL_SHFT                               0x1e
#define HWIO_USB_OTG_HS_USBCMD_ASYNC_INTR_CTRL_BMSK                       0x20000000
#define HWIO_USB_OTG_HS_USBCMD_ASYNC_INTR_CTRL_SHFT                             0x1d
#define HWIO_USB_OTG_HS_USBCMD_SE0_GLITCH_FIX_CTRL_BMSK                   0x10000000
#define HWIO_USB_OTG_HS_USBCMD_SE0_GLITCH_FIX_CTRL_SHFT                         0x1c
#define HWIO_USB_OTG_HS_USBCMD_RESERVED_BITS27_24_BMSK                     0xf000000
#define HWIO_USB_OTG_HS_USBCMD_RESERVED_BITS27_24_SHFT                          0x18
#define HWIO_USB_OTG_HS_USBCMD_ITC_BMSK                                     0xff0000
#define HWIO_USB_OTG_HS_USBCMD_ITC_SHFT                                         0x10
#define HWIO_USB_OTG_HS_USBCMD_FS2_BMSK                                       0x8000
#define HWIO_USB_OTG_HS_USBCMD_FS2_SHFT                                          0xf
#define HWIO_USB_OTG_HS_USBCMD_RESERVED_BIT14_BMSK                            0x4000
#define HWIO_USB_OTG_HS_USBCMD_RESERVED_BIT14_SHFT                               0xe
#define HWIO_USB_OTG_HS_USBCMD_SUTW_BMSK                                      0x2000
#define HWIO_USB_OTG_HS_USBCMD_SUTW_SHFT                                         0xd
#define HWIO_USB_OTG_HS_USBCMD_ATDTW_BMSK                                     0x1000
#define HWIO_USB_OTG_HS_USBCMD_ATDTW_SHFT                                        0xc
#define HWIO_USB_OTG_HS_USBCMD_ASPE_BMSK                                       0x800
#define HWIO_USB_OTG_HS_USBCMD_ASPE_SHFT                                         0xb
#define HWIO_USB_OTG_HS_USBCMD_ASPE_PARK_MODE_IS_ENABLED_FVAL                    0x1
#define HWIO_USB_OTG_HS_USBCMD_ASPE_PARK_MODE_IS_DISABLED_FVAL                     0
#define HWIO_USB_OTG_HS_USBCMD_RESERVED_BIT10_BMSK                             0x400
#define HWIO_USB_OTG_HS_USBCMD_RESERVED_BIT10_SHFT                               0xa
#define HWIO_USB_OTG_HS_USBCMD_ASP_BMSK                                        0x300
#define HWIO_USB_OTG_HS_USBCMD_ASP_SHFT                                          0x8
#define HWIO_USB_OTG_HS_USBCMD_LR_BMSK                                          0x80
#define HWIO_USB_OTG_HS_USBCMD_LR_SHFT                                           0x7
#define HWIO_USB_OTG_HS_USBCMD_IAA_BMSK                                         0x40
#define HWIO_USB_OTG_HS_USBCMD_IAA_SHFT                                          0x6
#define HWIO_USB_OTG_HS_USBCMD_ASE_BMSK                                         0x20
#define HWIO_USB_OTG_HS_USBCMD_ASE_SHFT                                          0x5
#define HWIO_USB_OTG_HS_USBCMD_ASE_DO_NOT_PROCESS_THE_ASYNCHRONOUS_SCHEDULE_FVAL          0
#define HWIO_USB_OTG_HS_USBCMD_ASE_USE_THE_ASYNCLISTADDR_REGISTER_TO_ACCESS_THE_ASYNCHRONOUS_SCHEDULE_FVAL        0x1
#define HWIO_USB_OTG_HS_USBCMD_PSE_BMSK                                         0x10
#define HWIO_USB_OTG_HS_USBCMD_PSE_SHFT                                          0x4
#define HWIO_USB_OTG_HS_USBCMD_PSE_DO_NOT_PROCESS_THE_PERIODIC_SCHEDULE_FVAL          0
#define HWIO_USB_OTG_HS_USBCMD_PSE_USE_THE_PERIODICLISTBASE_REGISTER_TO_ACCESS_THE_PERIODIC_SCHEDULE_FVAL        0x1
#define HWIO_USB_OTG_HS_USBCMD_FS1_BMSK                                          0x8
#define HWIO_USB_OTG_HS_USBCMD_FS1_SHFT                                          0x3
#define HWIO_USB_OTG_HS_USBCMD_FS0_BMSK                                          0x4
#define HWIO_USB_OTG_HS_USBCMD_FS0_SHFT                                          0x2
#define HWIO_USB_OTG_HS_USBCMD_RST_BMSK                                          0x2
#define HWIO_USB_OTG_HS_USBCMD_RST_SHFT                                          0x1
#define HWIO_USB_OTG_HS_USBCMD_RS_BMSK                                           0x1
#define HWIO_USB_OTG_HS_USBCMD_RS_SHFT                                             0
#define HWIO_USB_OTG_HS_USBCMD_RS_RUN_FVAL                                       0x1
#define HWIO_USB_OTG_HS_USBCMD_RS_STOP_FVAL                                        0

#define HWIO_USB_OTG_HS_USBSTS_ADDR                                       0x80016144
#define HWIO_USB_OTG_HS_USBSTS_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_USBSTS_SHFT                                                0
#define HWIO_USB_OTG_HS_USBSTS_IN                                         \
        in_dword_masked(HWIO_USB_OTG_HS_USBSTS_ADDR, HWIO_USB_OTG_HS_USBSTS_RMSK)
#define HWIO_USB_OTG_HS_USBSTS_INM(m)                                     \
        in_dword_masked(HWIO_USB_OTG_HS_USBSTS_ADDR, m)
#define HWIO_USB_OTG_HS_USBSTS_OUT(v)                                     \
        out_dword(HWIO_USB_OTG_HS_USBSTS_ADDR,v)
#define HWIO_USB_OTG_HS_USBSTS_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_USBSTS_ADDR,m,v,HWIO_USB_OTG_HS_USBSTS_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_USBSTS_ULPI_INTR_BMSK                             0x80000000
#define HWIO_USB_OTG_HS_USBSTS_ULPI_INTR_SHFT                                   0x1f
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BITS31_26_BMSK                    0x7c000000
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BITS31_26_SHFT                          0x1a
#define HWIO_USB_OTG_HS_USBSTS_TI1_BMSK                                    0x2000000
#define HWIO_USB_OTG_HS_USBSTS_TI1_SHFT                                         0x19
#define HWIO_USB_OTG_HS_USBSTS_TI0_BMSK                                    0x1000000
#define HWIO_USB_OTG_HS_USBSTS_TI0_SHFT                                         0x18
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BITS23_20_BMSK                      0xf00000
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BITS23_20_SHFT                          0x14
#define HWIO_USB_OTG_HS_USBSTS_UPI_BMSK                                      0x80000
#define HWIO_USB_OTG_HS_USBSTS_UPI_SHFT                                         0x13
#define HWIO_USB_OTG_HS_USBSTS_UAI_BMSK                                      0x40000
#define HWIO_USB_OTG_HS_USBSTS_UAI_SHFT                                         0x12
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BIT17_BMSK                           0x20000
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BIT17_SHFT                              0x11
#define HWIO_USB_OTG_HS_USBSTS_NAKI_BMSK                                     0x10000
#define HWIO_USB_OTG_HS_USBSTS_NAKI_SHFT                                        0x10
#define HWIO_USB_OTG_HS_USBSTS_AS_BMSK                                        0x8000
#define HWIO_USB_OTG_HS_USBSTS_AS_SHFT                                           0xf
#define HWIO_USB_OTG_HS_USBSTS_PS_BMSK                                        0x4000
#define HWIO_USB_OTG_HS_USBSTS_PS_SHFT                                           0xe
#define HWIO_USB_OTG_HS_USBSTS_RCL_BMSK                                       0x2000
#define HWIO_USB_OTG_HS_USBSTS_RCL_SHFT                                          0xd
#define HWIO_USB_OTG_HS_USBSTS_HCH_BMSK                                       0x1000
#define HWIO_USB_OTG_HS_USBSTS_HCH_SHFT                                          0xc
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BIT11_BMSK                             0x800
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BIT11_SHFT                               0xb
#define HWIO_USB_OTG_HS_USBSTS_ULPII_BMSK                                      0x400
#define HWIO_USB_OTG_HS_USBSTS_ULPII_SHFT                                        0xa
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BIT9_BMSK                              0x200
#define HWIO_USB_OTG_HS_USBSTS_RESERVED_BIT9_SHFT                                0x9
#define HWIO_USB_OTG_HS_USBSTS_SLI_BMSK                                        0x100
#define HWIO_USB_OTG_HS_USBSTS_SLI_SHFT                                          0x8
#define HWIO_USB_OTG_HS_USBSTS_SRI_BMSK                                         0x80
#define HWIO_USB_OTG_HS_USBSTS_SRI_SHFT                                          0x7
#define HWIO_USB_OTG_HS_USBSTS_URI_BMSK                                         0x40
#define HWIO_USB_OTG_HS_USBSTS_URI_SHFT                                          0x6
#define HWIO_USB_OTG_HS_USBSTS_AAI_BMSK                                         0x20
#define HWIO_USB_OTG_HS_USBSTS_AAI_SHFT                                          0x5
#define HWIO_USB_OTG_HS_USBSTS_SEI_BMSK                                         0x10
#define HWIO_USB_OTG_HS_USBSTS_SEI_SHFT                                          0x4
#define HWIO_USB_OTG_HS_USBSTS_FRI_BMSK                                          0x8
#define HWIO_USB_OTG_HS_USBSTS_FRI_SHFT                                          0x3
#define HWIO_USB_OTG_HS_USBSTS_PCI_BMSK                                          0x4
#define HWIO_USB_OTG_HS_USBSTS_PCI_SHFT                                          0x2
#define HWIO_USB_OTG_HS_USBSTS_UEI_BMSK                                          0x2
#define HWIO_USB_OTG_HS_USBSTS_UEI_SHFT                                          0x1
#define HWIO_USB_OTG_HS_USBSTS_UI_BMSK                                           0x1
#define HWIO_USB_OTG_HS_USBSTS_UI_SHFT                                             0

#define HWIO_USB_OTG_HS_USBINTR_ADDR                                      0x80016148
#define HWIO_USB_OTG_HS_USBINTR_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_USBINTR_SHFT                                               0
#define HWIO_USB_OTG_HS_USBINTR_IN                                        \
        in_dword_masked(HWIO_USB_OTG_HS_USBINTR_ADDR, HWIO_USB_OTG_HS_USBINTR_RMSK)
#define HWIO_USB_OTG_HS_USBINTR_INM(m)                                    \
        in_dword_masked(HWIO_USB_OTG_HS_USBINTR_ADDR, m)
#define HWIO_USB_OTG_HS_USBINTR_OUT(v)                                    \
        out_dword(HWIO_USB_OTG_HS_USBINTR_ADDR,v)
#define HWIO_USB_OTG_HS_USBINTR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_USBINTR_ADDR,m,v,HWIO_USB_OTG_HS_USBINTR_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_USBINTR_ULPI_INTR_EN_BMSK                         0x80000000
#define HWIO_USB_OTG_HS_USBINTR_ULPI_INTR_EN_SHFT                               0x1f
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BITS31_26_BMSK                   0x7c000000
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BITS31_26_SHFT                         0x1a
#define HWIO_USB_OTG_HS_USBINTR_TIE1_BMSK                                  0x2000000
#define HWIO_USB_OTG_HS_USBINTR_TIE1_SHFT                                       0x19
#define HWIO_USB_OTG_HS_USBINTR_TIE0_BMSK                                  0x1000000
#define HWIO_USB_OTG_HS_USBINTR_TIE0_SHFT                                       0x18
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BITS23_20_BMSK                     0xf00000
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BITS23_20_SHFT                         0x14
#define HWIO_USB_OTG_HS_USBINTR_UPIE_BMSK                                    0x80000
#define HWIO_USB_OTG_HS_USBINTR_UPIE_SHFT                                       0x13
#define HWIO_USB_OTG_HS_USBINTR_UAIE_BMSK                                    0x40000
#define HWIO_USB_OTG_HS_USBINTR_UAIE_SHFT                                       0x12
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BIT17_BMSK                          0x20000
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BIT17_SHFT                             0x11
#define HWIO_USB_OTG_HS_USBINTR_NAKE_BMSK                                    0x10000
#define HWIO_USB_OTG_HS_USBINTR_NAKE_SHFT                                       0x10
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BITS15_11_BMSK                       0xf800
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BITS15_11_SHFT                          0xb
#define HWIO_USB_OTG_HS_USBINTR_ULPIE_BMSK                                     0x400
#define HWIO_USB_OTG_HS_USBINTR_ULPIE_SHFT                                       0xa
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BIT9_BMSK                             0x200
#define HWIO_USB_OTG_HS_USBINTR_RESERVED_BIT9_SHFT                               0x9
#define HWIO_USB_OTG_HS_USBINTR_SLE_BMSK                                       0x100
#define HWIO_USB_OTG_HS_USBINTR_SLE_SHFT                                         0x8
#define HWIO_USB_OTG_HS_USBINTR_SRE_BMSK                                        0x80
#define HWIO_USB_OTG_HS_USBINTR_SRE_SHFT                                         0x7
#define HWIO_USB_OTG_HS_USBINTR_URE_BMSK                                        0x40
#define HWIO_USB_OTG_HS_USBINTR_URE_SHFT                                         0x6
#define HWIO_USB_OTG_HS_USBINTR_AAE_BMSK                                        0x20
#define HWIO_USB_OTG_HS_USBINTR_AAE_SHFT                                         0x5
#define HWIO_USB_OTG_HS_USBINTR_SEE_BMSK                                        0x10
#define HWIO_USB_OTG_HS_USBINTR_SEE_SHFT                                         0x4
#define HWIO_USB_OTG_HS_USBINTR_FRE_BMSK                                         0x8
#define HWIO_USB_OTG_HS_USBINTR_FRE_SHFT                                         0x3
#define HWIO_USB_OTG_HS_USBINTR_PCE_BMSK                                         0x4
#define HWIO_USB_OTG_HS_USBINTR_PCE_SHFT                                         0x2
#define HWIO_USB_OTG_HS_USBINTR_UEE_BMSK                                         0x2
#define HWIO_USB_OTG_HS_USBINTR_UEE_SHFT                                         0x1
#define HWIO_USB_OTG_HS_USBINTR_UE_BMSK                                          0x1
#define HWIO_USB_OTG_HS_USBINTR_UE_SHFT                                            0

#define HWIO_USB_OTG_HS_FRINDEX_ADDR                                      0x8001614c
#define HWIO_USB_OTG_HS_FRINDEX_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_FRINDEX_SHFT                                               0
#define HWIO_USB_OTG_HS_FRINDEX_IN                                        \
        in_dword_masked(HWIO_USB_OTG_HS_FRINDEX_ADDR, HWIO_USB_OTG_HS_FRINDEX_RMSK)
#define HWIO_USB_OTG_HS_FRINDEX_INM(m)                                    \
        in_dword_masked(HWIO_USB_OTG_HS_FRINDEX_ADDR, m)
#define HWIO_USB_OTG_HS_FRINDEX_OUT(v)                                    \
        out_dword(HWIO_USB_OTG_HS_FRINDEX_ADDR,v)
#define HWIO_USB_OTG_HS_FRINDEX_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_FRINDEX_ADDR,m,v,HWIO_USB_OTG_HS_FRINDEX_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_FRINDEX_RESERVED_BITS31_14_BMSK                   0xffffc000
#define HWIO_USB_OTG_HS_FRINDEX_RESERVED_BITS31_14_SHFT                          0xe
#define HWIO_USB_OTG_HS_FRINDEX_FRINDEX_BMSK                                  0x3fff
#define HWIO_USB_OTG_HS_FRINDEX_FRINDEX_SHFT                                       0

#define HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR                             0x80016154
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_RMSK                             0xffffffff
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_SHFT                                      0
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_IN                               \
        in_dword_masked(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR, HWIO_USB_OTG_HS_PERIODICLISTBASE_RMSK)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_INM(m)                           \
        in_dword_masked(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR, m)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_OUT(v)                           \
        out_dword(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR,v)
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_PERIODICLISTBASE_ADDR,m,v,HWIO_USB_OTG_HS_PERIODICLISTBASE_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_PERBASE_BMSK                     0xfffff000
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_PERBASE_SHFT                            0xc
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_RESERVED_BITS11_0_BMSK                0xfff
#define HWIO_USB_OTG_HS_PERIODICLISTBASE_RESERVED_BITS11_0_SHFT                    0

#define HWIO_USB_OTG_HS_DEVICEADDR_ADDR                                   0x80016154
#define HWIO_USB_OTG_HS_DEVICEADDR_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_DEVICEADDR_SHFT                                            0
#define HWIO_USB_OTG_HS_DEVICEADDR_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_DEVICEADDR_ADDR, HWIO_USB_OTG_HS_DEVICEADDR_RMSK)
#define HWIO_USB_OTG_HS_DEVICEADDR_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_DEVICEADDR_ADDR, m)
#define HWIO_USB_OTG_HS_DEVICEADDR_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_DEVICEADDR_ADDR,v)
#define HWIO_USB_OTG_HS_DEVICEADDR_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_DEVICEADDR_ADDR,m,v,HWIO_USB_OTG_HS_DEVICEADDR_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADR_BMSK                            0xfe000000
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADR_SHFT                                  0x19
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADRA_BMSK                            0x1000000
#define HWIO_USB_OTG_HS_DEVICEADDR_USBADRA_SHFT                                 0x18
#define HWIO_USB_OTG_HS_DEVICEADDR_RESERVED_BITS23_0_BMSK                   0xffffff
#define HWIO_USB_OTG_HS_DEVICEADDR_RESERVED_BITS23_0_SHFT                          0

#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR                                0x80016158
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_RMSK                                0xffffffff
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_SHFT                                         0
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_IN                                  \
        in_dword_masked(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR, HWIO_USB_OTG_HS_ASYNCLISTADDR_RMSK)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_INM(m)                              \
        in_dword_masked(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR, m)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_OUT(v)                              \
        out_dword(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR,v)
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ASYNCLISTADDR_ADDR,m,v,HWIO_USB_OTG_HS_ASYNCLISTADDR_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ASYBASE_BMSK                        0xffffffe0
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_ASYBASE_SHFT                               0x5
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_RESERVED_BITS4_0_BMSK                     0x1f
#define HWIO_USB_OTG_HS_ASYNCLISTADDR_RESERVED_BITS4_0_SHFT                        0

#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR                             0x80016158
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_RMSK                             0xffffffff
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_SHFT                                      0
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_IN                               \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR, HWIO_USB_OTG_HS_ENDPOINTLISTADDR_RMSK)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_INM(m)                           \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_OUT(v)                           \
        out_dword(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_OUTM(m,v)                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPOINTLISTADDR_ADDR,m,v,HWIO_USB_OTG_HS_ENDPOINTLISTADDR_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_EPBASE_BMSK                      0xfffff800
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_EPBASE_SHFT                             0xb
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_RESERVED_BITS10_0_BMSK                0x7ff
#define HWIO_USB_OTG_HS_ENDPOINTLISTADDR_RESERVED_BITS10_0_SHFT                    0

#define HWIO_USB_OTG_HS_TTCTRL_ADDR                                       0x8001615c
#define HWIO_USB_OTG_HS_TTCTRL_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_TTCTRL_SHFT                                                0
#define HWIO_USB_OTG_HS_TTCTRL_IN                                         \
        in_dword_masked(HWIO_USB_OTG_HS_TTCTRL_ADDR, HWIO_USB_OTG_HS_TTCTRL_RMSK)
#define HWIO_USB_OTG_HS_TTCTRL_INM(m)                                     \
        in_dword_masked(HWIO_USB_OTG_HS_TTCTRL_ADDR, m)
#define HWIO_USB_OTG_HS_TTCTRL_OUT(v)                                     \
        out_dword(HWIO_USB_OTG_HS_TTCTRL_ADDR,v)
#define HWIO_USB_OTG_HS_TTCTRL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_TTCTRL_ADDR,m,v,HWIO_USB_OTG_HS_TTCTRL_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_TTCTRL_RESERVED_BIT31_BMSK                        0x80000000
#define HWIO_USB_OTG_HS_TTCTRL_RESERVED_BIT31_SHFT                              0x1f
#define HWIO_USB_OTG_HS_TTCTRL_TTHA_BMSK                                  0x7f000000
#define HWIO_USB_OTG_HS_TTCTRL_TTHA_SHFT                                        0x18
#define HWIO_USB_OTG_HS_TTCTRL_RESERVED_BITS23_0_BMSK                       0xffffff
#define HWIO_USB_OTG_HS_TTCTRL_RESERVED_BITS23_0_SHFT                              0

#define HWIO_USB_OTG_HS_BURSTSIZE_ADDR                                    0x80016160
#define HWIO_USB_OTG_HS_BURSTSIZE_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_BURSTSIZE_SHFT                                             0
#define HWIO_USB_OTG_HS_BURSTSIZE_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_BURSTSIZE_ADDR, HWIO_USB_OTG_HS_BURSTSIZE_RMSK)
#define HWIO_USB_OTG_HS_BURSTSIZE_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_BURSTSIZE_ADDR, m)
#define HWIO_USB_OTG_HS_BURSTSIZE_OUT(v)                                  \
        out_dword(HWIO_USB_OTG_HS_BURSTSIZE_ADDR,v)
#define HWIO_USB_OTG_HS_BURSTSIZE_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_BURSTSIZE_ADDR,m,v,HWIO_USB_OTG_HS_BURSTSIZE_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_BURSTSIZE_RESERVED_BITS31_16_BMSK                 0xffff0000
#define HWIO_USB_OTG_HS_BURSTSIZE_RESERVED_BITS31_16_SHFT                       0x10
#define HWIO_USB_OTG_HS_BURSTSIZE_TXPBURST_BMSK                               0xff00
#define HWIO_USB_OTG_HS_BURSTSIZE_TXPBURST_SHFT                                  0x8
#define HWIO_USB_OTG_HS_BURSTSIZE_RXPBURST_BMSK                                 0xff
#define HWIO_USB_OTG_HS_BURSTSIZE_RXPBURST_SHFT                                    0

#define HWIO_USB_OTG_HS_TXFILLTUNING_ADDR                                 0x80016164
#define HWIO_USB_OTG_HS_TXFILLTUNING_RMSK                                 0xffffffff
#define HWIO_USB_OTG_HS_TXFILLTUNING_SHFT                                          0
#define HWIO_USB_OTG_HS_TXFILLTUNING_IN                                   \
        in_dword_masked(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR, HWIO_USB_OTG_HS_TXFILLTUNING_RMSK)
#define HWIO_USB_OTG_HS_TXFILLTUNING_INM(m)                               \
        in_dword_masked(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR, m)
#define HWIO_USB_OTG_HS_TXFILLTUNING_OUT(v)                               \
        out_dword(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR,v)
#define HWIO_USB_OTG_HS_TXFILLTUNING_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_TXFILLTUNING_ADDR,m,v,HWIO_USB_OTG_HS_TXFILLTUNING_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_TXFILLTUNING_RESERVED_BITS31_22_BMSK              0xffc00000
#define HWIO_USB_OTG_HS_TXFILLTUNING_RESERVED_BITS31_22_SHFT                    0x16
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXFIFOTHRES_BMSK                       0x3f0000
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXFIFOTHRES_SHFT                           0x10
#define HWIO_USB_OTG_HS_TXFILLTUNING_RESERVED_BITS15_13_BMSK                  0xe000
#define HWIO_USB_OTG_HS_TXFILLTUNING_RESERVED_BITS15_13_SHFT                     0xd
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHHEALTH_BMSK                         0x1f00
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHHEALTH_SHFT                            0x8
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHOH_BMSK                               0xff
#define HWIO_USB_OTG_HS_TXFILLTUNING_TXSCHOH_SHFT                                  0

#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR                                0x80016170
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_RMSK                                0xffffffff
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_SHFT                                         0
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_IN                                  \
        in_dword_masked(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR, HWIO_USB_OTG_HS_ULPI_VIEWPORT_RMSK)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_INM(m)                              \
        in_dword_masked(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR, m)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_OUT(v)                              \
        out_dword(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR,v)
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ULPI_VIEWPORT_ADDR,m,v,HWIO_USB_OTG_HS_ULPI_VIEWPORT_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIWU_BMSK                         0x80000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIWU_SHFT                               0x1f
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRUN_BMSK                        0x40000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRUN_SHFT                              0x1e
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRW_BMSK                         0x20000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRW_SHFT                               0x1d
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRW_READ_FVAL                             0
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIRW_WRITE_FVAL                          0x1
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_RESERVED_BIT28_BMSK                 0x10000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_RESERVED_BIT28_SHFT                       0x1c
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPISS_BMSK                          0x8000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPISS_SHFT                               0x1b
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPISS_NORMAL_SYNC_STATE_FVAL              0x1
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPISS_IN_ANOTHER_STATE_FVAL                 0
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIPORT_BMSK                        0x7000000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIPORT_SHFT                             0x18
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIADDR_BMSK                         0xff0000
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIADDR_SHFT                             0x10
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATRD_BMSK                          0xff00
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATRD_SHFT                             0x8
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATWR_BMSK                            0xff
#define HWIO_USB_OTG_HS_ULPI_VIEWPORT_ULPIDATWR_SHFT                               0

#define HWIO_USB_OTG_HS_ENDPTNAK_ADDR                                     0x80016178
#define HWIO_USB_OTG_HS_ENDPTNAK_RMSK                                     0xffffffff
#define HWIO_USB_OTG_HS_ENDPTNAK_SHFT                                              0
#define HWIO_USB_OTG_HS_ENDPTNAK_IN                                       \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAK_ADDR, HWIO_USB_OTG_HS_ENDPTNAK_RMSK)
#define HWIO_USB_OTG_HS_ENDPTNAK_INM(m)                                   \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAK_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTNAK_OUT(v)                                   \
        out_dword(HWIO_USB_OTG_HS_ENDPTNAK_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTNAK_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTNAK_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTNAK_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTNAK_EPTN_BMSK                                0xffff0000
#define HWIO_USB_OTG_HS_ENDPTNAK_EPTN_SHFT                                      0x10
#define HWIO_USB_OTG_HS_ENDPTNAK_EPRN_BMSK                                    0xffff
#define HWIO_USB_OTG_HS_ENDPTNAK_EPRN_SHFT                                         0

#define HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR                                   0x8001617c
#define HWIO_USB_OTG_HS_ENDPTNAKEN_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_ENDPTNAKEN_SHFT                                            0
#define HWIO_USB_OTG_HS_ENDPTNAKEN_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR, HWIO_USB_OTG_HS_ENDPTNAKEN_RMSK)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTNAKEN_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTNAKEN_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTNAKEN_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPTNE_BMSK                             0xffff0000
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPTNE_SHFT                                   0x10
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPRNE_BMSK                                 0xffff
#define HWIO_USB_OTG_HS_ENDPTNAKEN_EPRNE_SHFT                                      0

#define HWIO_USB_OTG_HS_PORTSC_ADDR                                       0x80016184
#define HWIO_USB_OTG_HS_PORTSC_RMSK                                       0xffffffff
#define HWIO_USB_OTG_HS_PORTSC_SHFT                                                0
#define HWIO_USB_OTG_HS_PORTSC_IN                                         \
        in_dword_masked(HWIO_USB_OTG_HS_PORTSC_ADDR, HWIO_USB_OTG_HS_PORTSC_RMSK)
#define HWIO_USB_OTG_HS_PORTSC_INM(m)                                     \
        in_dword_masked(HWIO_USB_OTG_HS_PORTSC_ADDR, m)
#define HWIO_USB_OTG_HS_PORTSC_OUT(v)                                     \
        out_dword(HWIO_USB_OTG_HS_PORTSC_ADDR,v)
#define HWIO_USB_OTG_HS_PORTSC_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_PORTSC_ADDR,m,v,HWIO_USB_OTG_HS_PORTSC_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_PORTSC_PTS_BMSK                                   0xc0000000
#define HWIO_USB_OTG_HS_PORTSC_PTS_SHFT                                         0x1e
#define HWIO_USB_OTG_HS_PORTSC_STS_BMSK                                   0x20000000
#define HWIO_USB_OTG_HS_PORTSC_STS_SHFT                                         0x1d
#define HWIO_USB_OTG_HS_PORTSC_PTW_BMSK                                   0x10000000
#define HWIO_USB_OTG_HS_PORTSC_PTW_SHFT                                         0x1c
#define HWIO_USB_OTG_HS_PORTSC_PSPD_BMSK                                   0xc000000
#define HWIO_USB_OTG_HS_PORTSC_PSPD_SHFT                                        0x1a
#define HWIO_USB_OTG_HS_PORTSC_PSPD_FULL_SPEED_FVAL                                0
#define HWIO_USB_OTG_HS_PORTSC_PSPD_LOW_SPEED_FVAL                               0x1
#define HWIO_USB_OTG_HS_PORTSC_PSPD_HIGH_SPEED_FVAL                              0x2
#define HWIO_USB_OTG_HS_PORTSC_RESERVED_BIT25_BMSK                         0x2000000
#define HWIO_USB_OTG_HS_PORTSC_RESERVED_BIT25_SHFT                              0x19
#define HWIO_USB_OTG_HS_PORTSC_PFSC_BMSK                                   0x1000000
#define HWIO_USB_OTG_HS_PORTSC_PFSC_SHFT                                        0x18
#define HWIO_USB_OTG_HS_PORTSC_PHCD_BMSK                                    0x800000
#define HWIO_USB_OTG_HS_PORTSC_PHCD_SHFT                                        0x17
#define HWIO_USB_OTG_HS_PORTSC_PHCD_DISABLE_THE_PHY_CLOCK_FVAL                   0x1
#define HWIO_USB_OTG_HS_PORTSC_PHCD_ENABLE_THE_PHY_CLOCK_FVAL                      0
#define HWIO_USB_OTG_HS_PORTSC_WKOC_BMSK                                    0x400000
#define HWIO_USB_OTG_HS_PORTSC_WKOC_SHFT                                        0x16
#define HWIO_USB_OTG_HS_PORTSC_WKDS_BMSK                                    0x200000
#define HWIO_USB_OTG_HS_PORTSC_WKDS_SHFT                                        0x15
#define HWIO_USB_OTG_HS_PORTSC_WKCN_BMSK                                    0x100000
#define HWIO_USB_OTG_HS_PORTSC_WKCN_SHFT                                        0x14
#define HWIO_USB_OTG_HS_PORTSC_PTC_BMSK                                      0xf0000
#define HWIO_USB_OTG_HS_PORTSC_PTC_SHFT                                         0x10
#define HWIO_USB_OTG_HS_PORTSC_PIC_BMSK                                       0xc000
#define HWIO_USB_OTG_HS_PORTSC_PIC_SHFT                                          0xe
#define HWIO_USB_OTG_HS_PORTSC_PIC_PORT_INDICATORS_ARE_OFF_FVAL                    0
#define HWIO_USB_OTG_HS_PORTSC_PIC_AMBER_FVAL                                    0x1
#define HWIO_USB_OTG_HS_PORTSC_PIC_GREEN_FVAL                                    0x2
#define HWIO_USB_OTG_HS_PORTSC_PO_BMSK                                        0x2000
#define HWIO_USB_OTG_HS_PORTSC_PO_SHFT                                           0xd
#define HWIO_USB_OTG_HS_PORTSC_PP_BMSK                                        0x1000
#define HWIO_USB_OTG_HS_PORTSC_PP_SHFT                                           0xc
#define HWIO_USB_OTG_HS_PORTSC_LS_BMSK                                         0xc00
#define HWIO_USB_OTG_HS_PORTSC_LS_SHFT                                           0xa
#define HWIO_USB_OTG_HS_PORTSC_LS_SE0_FVAL                                         0
#define HWIO_USB_OTG_HS_PORTSC_LS_J_STATE_FVAL                                   0x2
#define HWIO_USB_OTG_HS_PORTSC_LS_K_STATE_FVAL                                   0x1
#define HWIO_USB_OTG_HS_PORTSC_HSP_BMSK                                        0x200
#define HWIO_USB_OTG_HS_PORTSC_HSP_SHFT                                          0x9
#define HWIO_USB_OTG_HS_PORTSC_PR_BMSK                                         0x100
#define HWIO_USB_OTG_HS_PORTSC_PR_SHFT                                           0x8
#define HWIO_USB_OTG_HS_PORTSC_SUSP_BMSK                                        0x80
#define HWIO_USB_OTG_HS_PORTSC_SUSP_SHFT                                         0x7
#define HWIO_USB_OTG_HS_PORTSC_SUSP_ENABLE_FVAL                                  0x2
#define HWIO_USB_OTG_HS_PORTSC_SUSP_SUSPEND_FVAL                                 0x3
#define HWIO_USB_OTG_HS_PORTSC_FPR_BMSK                                         0x40
#define HWIO_USB_OTG_HS_PORTSC_FPR_SHFT                                          0x6
#define HWIO_USB_OTG_HS_PORTSC_OCC_BMSK                                         0x20
#define HWIO_USB_OTG_HS_PORTSC_OCC_SHFT                                          0x5
#define HWIO_USB_OTG_HS_PORTSC_OCA_BMSK                                         0x10
#define HWIO_USB_OTG_HS_PORTSC_OCA_SHFT                                          0x4
#define HWIO_USB_OTG_HS_PORTSC_OCA_THIS_PORT_CURRENTLY_HAS_AN_OVER_CURRENT_CONDITION_FVAL        0x1
#define HWIO_USB_OTG_HS_PORTSC_OCA_THIS_PORT_DOES_NOT_HAVE_AN_OVER_CURRENT_CONDITION_FVAL          0
#define HWIO_USB_OTG_HS_PORTSC_PEC_BMSK                                          0x8
#define HWIO_USB_OTG_HS_PORTSC_PEC_SHFT                                          0x3
#define HWIO_USB_OTG_HS_PORTSC_PEC_PORT_ENABLED_DISABLED_STATUS_HAS_CHANGED_FVAL        0x1
#define HWIO_USB_OTG_HS_PORTSC_PEC_NO_CHANGE_FVAL                                  0
#define HWIO_USB_OTG_HS_PORTSC_PE_BMSK                                           0x4
#define HWIO_USB_OTG_HS_PORTSC_PE_SHFT                                           0x2
#define HWIO_USB_OTG_HS_PORTSC_PE_ENABLE_FVAL                                    0x1
#define HWIO_USB_OTG_HS_PORTSC_PE_DISABLE_FVAL                                     0
#define HWIO_USB_OTG_HS_PORTSC_CSC_BMSK                                          0x2
#define HWIO_USB_OTG_HS_PORTSC_CSC_SHFT                                          0x1
#define HWIO_USB_OTG_HS_PORTSC_CSC_CHANGE_IN_CURRENT_CONNECT_STATUS_FVAL         0x1
#define HWIO_USB_OTG_HS_PORTSC_CSC_NO_CHANGE_FVAL                                  0
#define HWIO_USB_OTG_HS_PORTSC_CCS_BMSK                                          0x1
#define HWIO_USB_OTG_HS_PORTSC_CCS_SHFT                                            0
#define HWIO_USB_OTG_HS_PORTSC_CCS_DEVICE_IS_PRESENT_ON_PORT_FVAL                0x1
#define HWIO_USB_OTG_HS_PORTSC_CCS_NO_DEVICE_IS_PRESENT_FVAL                       0
#define HWIO_USB_OTG_HS_PORTSC_CCS_ATTACHED_FVAL                                 0x1
#define HWIO_USB_OTG_HS_PORTSC_CCS_NOT_ATTACHED_FVAL                               0

#define HWIO_USB_OTG_HS_OTGSC_ADDR                                        0x800161a4
#define HWIO_USB_OTG_HS_OTGSC_RMSK                                        0xffffffff
#define HWIO_USB_OTG_HS_OTGSC_SHFT                                                 0
#define HWIO_USB_OTG_HS_OTGSC_IN                                          \
        in_dword_masked(HWIO_USB_OTG_HS_OTGSC_ADDR, HWIO_USB_OTG_HS_OTGSC_RMSK)
#define HWIO_USB_OTG_HS_OTGSC_INM(m)                                      \
        in_dword_masked(HWIO_USB_OTG_HS_OTGSC_ADDR, m)
#define HWIO_USB_OTG_HS_OTGSC_OUT(v)                                      \
        out_dword(HWIO_USB_OTG_HS_OTGSC_ADDR,v)
#define HWIO_USB_OTG_HS_OTGSC_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_OTGSC_ADDR,m,v,HWIO_USB_OTG_HS_OTGSC_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_OTGSC_RESERVED_BIT31_BMSK                         0x80000000
#define HWIO_USB_OTG_HS_OTGSC_RESERVED_BIT31_SHFT                               0x1f
#define HWIO_USB_OTG_HS_OTGSC_DPIE_BMSK                                   0x40000000
#define HWIO_USB_OTG_HS_OTGSC_DPIE_SHFT                                         0x1e
#define HWIO_USB_OTG_HS_OTGSC_1MSE_BMSK                                   0x20000000
#define HWIO_USB_OTG_HS_OTGSC_1MSE_SHFT                                         0x1d
#define HWIO_USB_OTG_HS_OTGSC_BSEIE_BMSK                                  0x10000000
#define HWIO_USB_OTG_HS_OTGSC_BSEIE_SHFT                                        0x1c
#define HWIO_USB_OTG_HS_OTGSC_BSVIE_BMSK                                   0x8000000
#define HWIO_USB_OTG_HS_OTGSC_BSVIE_SHFT                                        0x1b
#define HWIO_USB_OTG_HS_OTGSC_ASVIE_BMSK                                   0x4000000
#define HWIO_USB_OTG_HS_OTGSC_ASVIE_SHFT                                        0x1a
#define HWIO_USB_OTG_HS_OTGSC_AVVIE_BMSK                                   0x2000000
#define HWIO_USB_OTG_HS_OTGSC_AVVIE_SHFT                                        0x19
#define HWIO_USB_OTG_HS_OTGSC_IDIE_BMSK                                    0x1000000
#define HWIO_USB_OTG_HS_OTGSC_IDIE_SHFT                                         0x18
#define HWIO_USB_OTG_HS_OTGSC_RESERVED_BIT23_BMSK                           0x800000
#define HWIO_USB_OTG_HS_OTGSC_RESERVED_BIT23_SHFT                               0x17
#define HWIO_USB_OTG_HS_OTGSC_DPIS_BMSK                                     0x400000
#define HWIO_USB_OTG_HS_OTGSC_DPIS_SHFT                                         0x16
#define HWIO_USB_OTG_HS_OTGSC_1MSS_BMSK                                     0x200000
#define HWIO_USB_OTG_HS_OTGSC_1MSS_SHFT                                         0x15
#define HWIO_USB_OTG_HS_OTGSC_BSEIS_BMSK                                    0x100000
#define HWIO_USB_OTG_HS_OTGSC_BSEIS_SHFT                                        0x14
#define HWIO_USB_OTG_HS_OTGSC_BSVIS_BMSK                                     0x80000
#define HWIO_USB_OTG_HS_OTGSC_BSVIS_SHFT                                        0x13
#define HWIO_USB_OTG_HS_OTGSC_ASVIS_BMSK                                     0x40000
#define HWIO_USB_OTG_HS_OTGSC_ASVIS_SHFT                                        0x12
#define HWIO_USB_OTG_HS_OTGSC_AVVIS_BMSK                                     0x20000
#define HWIO_USB_OTG_HS_OTGSC_AVVIS_SHFT                                        0x11
#define HWIO_USB_OTG_HS_OTGSC_IDIS_BMSK                                      0x10000
#define HWIO_USB_OTG_HS_OTGSC_IDIS_SHFT                                         0x10
#define HWIO_USB_OTG_HS_OTGSC_RESERVED_BIT15_BMSK                             0x8000
#define HWIO_USB_OTG_HS_OTGSC_RESERVED_BIT15_SHFT                                0xf
#define HWIO_USB_OTG_HS_OTGSC_DPS_BMSK                                        0x4000
#define HWIO_USB_OTG_HS_OTGSC_DPS_SHFT                                           0xe
#define HWIO_USB_OTG_HS_OTGSC_1MST_BMSK                                       0x2000
#define HWIO_USB_OTG_HS_OTGSC_1MST_SHFT                                          0xd
#define HWIO_USB_OTG_HS_OTGSC_BSE_BMSK                                        0x1000
#define HWIO_USB_OTG_HS_OTGSC_BSE_SHFT                                           0xc
#define HWIO_USB_OTG_HS_OTGSC_BSV_BMSK                                         0x800
#define HWIO_USB_OTG_HS_OTGSC_BSV_SHFT                                           0xb
#define HWIO_USB_OTG_HS_OTGSC_ASV_BMSK                                         0x400
#define HWIO_USB_OTG_HS_OTGSC_ASV_SHFT                                           0xa
#define HWIO_USB_OTG_HS_OTGSC_AVV_BMSK                                         0x200
#define HWIO_USB_OTG_HS_OTGSC_AVV_SHFT                                           0x9
#define HWIO_USB_OTG_HS_OTGSC_ID_BMSK                                          0x100
#define HWIO_USB_OTG_HS_OTGSC_ID_SHFT                                            0x8
#define HWIO_USB_OTG_HS_OTGSC_ID_A_DEVICE_FVAL                                     0
#define HWIO_USB_OTG_HS_OTGSC_ID_B_DEVICE_FVAL                                   0x1
#define HWIO_USB_OTG_HS_OTGSC_HABA_BMSK                                         0x80
#define HWIO_USB_OTG_HS_OTGSC_HABA_SHFT                                          0x7
#define HWIO_USB_OTG_HS_OTGSC_HABA_DISABLED_FVAL                                   0
#define HWIO_USB_OTG_HS_OTGSC_HABA_ENABLE_AUTOMATIC_B_DISCONNECT_TO_A_CONNECT_SEQUENCE_FVAL        0x1
#define HWIO_USB_OTG_HS_OTGSC_HADP_BMSK                                         0x40
#define HWIO_USB_OTG_HS_OTGSC_HADP_SHFT                                          0x6
#define HWIO_USB_OTG_HS_OTGSC_IDPU_BMSK                                         0x20
#define HWIO_USB_OTG_HS_OTGSC_IDPU_SHFT                                          0x5
#define HWIO_USB_OTG_HS_OTGSC_IDPU_OFF_FVAL                                        0
#define HWIO_USB_OTG_HS_OTGSC_IDPU_ON_FVAL                                       0x1
#define HWIO_USB_OTG_HS_OTGSC_DP_BMSK                                           0x10
#define HWIO_USB_OTG_HS_OTGSC_DP_SHFT                                            0x4
#define HWIO_USB_OTG_HS_OTGSC_OT_BMSK                                            0x8
#define HWIO_USB_OTG_HS_OTGSC_OT_SHFT                                            0x3
#define HWIO_USB_OTG_HS_OTGSC_HAAR_BMSK                                          0x4
#define HWIO_USB_OTG_HS_OTGSC_HAAR_SHFT                                          0x2
#define HWIO_USB_OTG_HS_OTGSC_HAAR_DISABLED_FVAL                                   0
#define HWIO_USB_OTG_HS_OTGSC_HAAR_ENABLE_AUTOMATIC_RESET_AFTER_CONNECT_ON_HOST_PORT_FVAL        0x1
#define HWIO_USB_OTG_HS_OTGSC_VC_BMSK                                            0x2
#define HWIO_USB_OTG_HS_OTGSC_VC_SHFT                                            0x1
#define HWIO_USB_OTG_HS_OTGSC_VD_BMSK                                            0x1
#define HWIO_USB_OTG_HS_OTGSC_VD_SHFT                                              0

#define HWIO_USB_OTG_HS_USBMODE_ADDR                                      0x800161a8
#define HWIO_USB_OTG_HS_USBMODE_RMSK                                      0xffffffff
#define HWIO_USB_OTG_HS_USBMODE_SHFT                                               0
#define HWIO_USB_OTG_HS_USBMODE_IN                                        \
        in_dword_masked(HWIO_USB_OTG_HS_USBMODE_ADDR, HWIO_USB_OTG_HS_USBMODE_RMSK)
#define HWIO_USB_OTG_HS_USBMODE_INM(m)                                    \
        in_dword_masked(HWIO_USB_OTG_HS_USBMODE_ADDR, m)
#define HWIO_USB_OTG_HS_USBMODE_OUT(v)                                    \
        out_dword(HWIO_USB_OTG_HS_USBMODE_ADDR,v)
#define HWIO_USB_OTG_HS_USBMODE_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_USBMODE_ADDR,m,v,HWIO_USB_OTG_HS_USBMODE_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_USBMODE_RESERVED_BITS31_6_BMSK                    0xffffffc0
#define HWIO_USB_OTG_HS_USBMODE_RESERVED_BITS31_6_SHFT                           0x6
#define HWIO_USB_OTG_HS_USBMODE_VBPS_BMSK                                       0x20
#define HWIO_USB_OTG_HS_USBMODE_VBPS_SHFT                                        0x5
#define HWIO_USB_OTG_HS_USBMODE_VBPS_OUTPUT_IS_0_FVAL                              0
#define HWIO_USB_OTG_HS_USBMODE_VBPS_OUTPUT_IS_1_FVAL                            0x1
#define HWIO_USB_OTG_HS_USBMODE_SDIS_BMSK                                       0x10
#define HWIO_USB_OTG_HS_USBMODE_SDIS_SHFT                                        0x4
#define HWIO_USB_OTG_HS_USBMODE_SDIS_INACTIVE_FVAL                                 0
#define HWIO_USB_OTG_HS_USBMODE_SDIS_ACTIVE_FVAL                                 0x1
#define HWIO_USB_OTG_HS_USBMODE_SLOM_BMSK                                        0x8
#define HWIO_USB_OTG_HS_USBMODE_SLOM_SHFT                                        0x3
#define HWIO_USB_OTG_HS_USBMODE_SLOM_SETUP_LOCKOUTS_ON_FVAL                        0
#define HWIO_USB_OTG_HS_USBMODE_SLOM_SETUP_LOCKOUTS_OFF_FVAL                     0x1
#define HWIO_USB_OTG_HS_USBMODE_ES_BMSK                                          0x4
#define HWIO_USB_OTG_HS_USBMODE_ES_SHFT                                          0x2
#define HWIO_USB_OTG_HS_USBMODE_ES_LITTLE_ENDIAN_FVAL                              0
#define HWIO_USB_OTG_HS_USBMODE_ES_BIG_ENDIAN_FIRST_BYTE_REFERENCED_IN_MOST_SIGNIFICANT_BYTE_OF_A_32_BIT_WORD_FVAL        0x1
#define HWIO_USB_OTG_HS_USBMODE_CM_BMSK                                          0x3
#define HWIO_USB_OTG_HS_USBMODE_CM_SHFT                                            0
#define HWIO_USB_OTG_HS_USBMODE_CM_IDLE_DEFAULT_FOR_COMBINATION_HOST_DEVICE_FVAL          0
#define HWIO_USB_OTG_HS_USBMODE_CM_DEVICE_CONTROLLER_DEFAULT_FOR_DEVICE_ONLY_CONTROLLER_FVAL        0x2
#define HWIO_USB_OTG_HS_USBMODE_CM_HOST_CONTROLLER_DEFAULT_FOR_HOST_ONLY_CONTROLLER_FVAL        0x3

#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ADDR                               0x800161ac
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_RMSK                               0xffffffff
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_SHFT                                        0
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_IN                                 \
        in_dword_masked(HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ADDR, HWIO_USB_OTG_HS_ENPDTSETUPSTAT_RMSK)
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_INM(m)                             \
        in_dword_masked(HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ADDR, m)
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_OUT(v)                             \
        out_dword(HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ADDR,v)
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ADDR,m,v,HWIO_USB_OTG_HS_ENPDTSETUPSTAT_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_RESERVED_BITS31_16_BMSK            0xffff0000
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_RESERVED_BITS31_16_SHFT                  0x10
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ENDPTSETUPSTAT_BMSK                    0xffff
#define HWIO_USB_OTG_HS_ENPDTSETUPSTAT_ENDPTSETUPSTAT_SHFT                         0

#define HWIO_USB_OTG_HS_ENDPTPRIME_ADDR                                   0x800161b0
#define HWIO_USB_OTG_HS_ENDPTPRIME_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_ENDPTPRIME_SHFT                                            0
#define HWIO_USB_OTG_HS_ENDPTPRIME_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR, HWIO_USB_OTG_HS_ENDPTPRIME_RMSK)
#define HWIO_USB_OTG_HS_ENDPTPRIME_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTPRIME_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTPRIME_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTPRIME_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTPRIME_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTPRIME_PETB_BMSK                              0xffff0000
#define HWIO_USB_OTG_HS_ENDPTPRIME_PETB_SHFT                                    0x10
#define HWIO_USB_OTG_HS_ENDPTPRIME_PERB_BMSK                                  0xffff
#define HWIO_USB_OTG_HS_ENDPTPRIME_PERB_SHFT                                       0

#define HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR                                   0x800161b4
#define HWIO_USB_OTG_HS_ENDPTFLUSH_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_ENDPTFLUSH_SHFT                                            0
#define HWIO_USB_OTG_HS_ENDPTFLUSH_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR, HWIO_USB_OTG_HS_ENDPTFLUSH_RMSK)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTFLUSH_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTFLUSH_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTFLUSH_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FETB_BMSK                              0xffff0000
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FETB_SHFT                                    0x10
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FERB_BMSK                                  0xffff
#define HWIO_USB_OTG_HS_ENDPTFLUSH_FERB_SHFT                                       0

#define HWIO_USB_OTG_HS_ENDPTSTAT_ADDR                                    0x800161b8
#define HWIO_USB_OTG_HS_ENDPTSTAT_RMSK                                    0xffffffff
#define HWIO_USB_OTG_HS_ENDPTSTAT_SHFT                                             0
#define HWIO_USB_OTG_HS_ENDPTSTAT_IN                                      \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTSTAT_ADDR, HWIO_USB_OTG_HS_ENDPTSTAT_RMSK)
#define HWIO_USB_OTG_HS_ENDPTSTAT_INM(m)                                  \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTSTAT_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTSTAT_ETBR_BMSK                               0xffff0000
#define HWIO_USB_OTG_HS_ENDPTSTAT_ETBR_SHFT                                     0x10
#define HWIO_USB_OTG_HS_ENDPTSTAT_ERBR_BMSK                                   0xffff
#define HWIO_USB_OTG_HS_ENDPTSTAT_ERBR_SHFT                                        0

#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR                                0x800161bc
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_RMSK                                0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_SHFT                                         0
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_IN                                  \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR, HWIO_USB_OTG_HS_ENDPTCOMPLETE_RMSK)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_INM(m)                              \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_OUT(v)                              \
        out_dword(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTCOMPLETE_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTCOMPLETE_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ETCE_BMSK                           0xffff0000
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ETCE_SHFT                                 0x10
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ERCE_BMSK                               0xffff
#define HWIO_USB_OTG_HS_ENDPTCOMPLETE_ERCE_SHFT                                    0

#define HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR                                   0x800161c0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCTRL0_SHFT                                            0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_IN                                     \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR, HWIO_USB_OTG_HS_ENDPTCTRL0_RMSK)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_INM(m)                                 \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR, m)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_OUT(v)                                 \
        out_dword(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR,v)
#define HWIO_USB_OTG_HS_ENDPTCTRL0_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTCTRL0_ADDR,m,v,HWIO_USB_OTG_HS_ENDPTCTRL0_IN); \
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS31_24_BMSK                0xff000000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS31_24_SHFT                      0x18
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXE_BMSK                                 0x800000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXE_SHFT                                     0x17
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXE_ENABLED_FVAL                              0x1
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS22_20_BMSK                  0x700000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS22_20_SHFT                      0x14
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXT_BMSK                                  0xc0000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXT_SHFT                                     0x12
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXT_CONTROL_FVAL                                0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BIT17_BMSK                       0x20000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BIT17_SHFT                          0x11
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXS_BMSK                                  0x10000
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXS_SHFT                                     0x10
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXS_END_POINT_OK_FVAL                           0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_TXS_END_POINT_STALLED_FVAL                    0x1
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS15_8_BMSK                     0xff00
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS15_8_SHFT                        0x8
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXE_BMSK                                     0x80
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXE_SHFT                                      0x7
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXE_ENABLED_FVAL                              0x1
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS6_4_BMSK                        0x70
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BITS6_4_SHFT                         0x4
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXT_BMSK                                      0xc
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXT_SHFT                                      0x2
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXT_CONTROL_FVAL                                0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BIT1_BMSK                            0x2
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RESERVED_BIT1_SHFT                            0x1
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXS_BMSK                                      0x1
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXS_SHFT                                        0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXS_END_POINT_OK_FVAL                           0
#define HWIO_USB_OTG_HS_ENDPTCTRL0_RXS_END_POINT_STALLED_FVAL                    0x1

#define HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n)                      (0x800161c0+4*(n))
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RMSK                                   0xffffffff
#define HWIO_USB_OTG_HS_ENDPTCTRLn_SHFT                                            0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_INI(n) \
        in_dword(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n))
#define HWIO_USB_OTG_HS_ENDPTCTRLn_INMI(n,mask) \
        in_dword_masked(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n), mask)
#define HWIO_USB_OTG_HS_ENDPTCTRLn_OUTI(n,v) \
        out_dword(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n),v)
#define HWIO_USB_OTG_HS_ENDPTCTRLn_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_USB_OTG_HS_ENDPTCTRLn_ADDR(n),mask,v,HWIO_USB_OTG_HS_ENDPTCTRLn_INI(n));\
		HWIO_INTFREE()
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BITS31_24_BMSK                0xff000000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BITS31_24_SHFT                      0x18
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXE_BMSK                                 0x800000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXE_SHFT                                     0x17
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXE_DISABLED_FVAL                               0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXE_ENABLED_FVAL                              0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXR_BMSK                                 0x400000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXR_SHFT                                     0x16
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXR_RESET_PID_SEQUENCE_FVAL                   0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXI_BMSK                                 0x200000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXI_SHFT                                     0x15
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXI_PID_SEQUENCING_ENABLED_FVAL                 0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXI_PID_SEQUENCING_DISABLED_FVAL              0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BIT20_BMSK                      0x100000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BIT20_SHFT                          0x14
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_BMSK                                  0xc0000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_SHFT                                     0x12
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_CONTROL_FVAL                                0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_ISOCHRONOUS_FVAL                          0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_BULK_FVAL                                 0x2
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXT_INTERRUPT_FVAL                            0x3
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXD_BMSK                                  0x20000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXD_SHFT                                     0x11
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXD_DUAL_PORT_MEMORY_BUFFER_DMA_ENGINE_FVAL          0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXS_BMSK                                  0x10000
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXS_SHFT                                     0x10
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXS_END_POINT_OK_FVAL                           0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_TXS_END_POINT_STALLED_FVAL                    0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BITS15_8_BMSK                     0xff00
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BITS15_8_SHFT                        0x8
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXE_BMSK                                     0x80
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXE_SHFT                                      0x7
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXE_DISABLED_FVAL                               0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXE_ENABLED_FVAL                              0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXR_BMSK                                     0x40
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXR_SHFT                                      0x6
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXI_BMSK                                     0x20
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXI_SHFT                                      0x5
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXI_DISABLED_FVAL                               0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXI_ENABLED_FVAL                              0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BIT4_BMSK                           0x10
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RESERVED_BIT4_SHFT                            0x4
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_BMSK                                      0xc
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_SHFT                                      0x2
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_CONTROL_FVAL                                0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_ISOCHRONOUS_FVAL                          0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_BULK_FVAL                                 0x2
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXT_INTERRUPT_FVAL                            0x3
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXD_BMSK                                      0x2
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXD_SHFT                                      0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXD_DUAL_PORT_MEMORY_BUFFER_DMA_ENGINE_FVAL          0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXS_BMSK                                      0x1
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXS_SHFT                                        0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXS_END_POINT_OK_FVAL                           0
#define HWIO_USB_OTG_HS_ENDPTCTRLn_RXS_END_POINT_STALLED_FVAL                    0x1

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// ssbi (0x18000 - 0x19FFC)
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_SSBI_FILE                generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 21.1: ARM registers
#define HWIO_SSBI_WRAPPER_SSBI_CTL_ADDR                                   0x80018000
#define HWIO_SSBI_WRAPPER_SSBI_CTL_RMSK                                     0x1fffff
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SHFT                                            0
#define HWIO_SSBI_WRAPPER_SSBI_CTL_IN                                     \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_CTL_ADDR, HWIO_SSBI_WRAPPER_SSBI_CTL_RMSK)
#define HWIO_SSBI_WRAPPER_SSBI_CTL_INM(m)                                 \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_CTL_ADDR, m)
#define HWIO_SSBI_WRAPPER_SSBI_CTL_OUT(v)                                 \
        out_dword(HWIO_SSBI_WRAPPER_SSBI_CTL_ADDR,v)
#define HWIO_SSBI_WRAPPER_SSBI_CTL_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SSBI_WRAPPER_SSBI_CTL_ADDR,m,v,HWIO_SSBI_WRAPPER_SSBI_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_SSBI_WRAPPER_SSBI_CTL_WAKEUP_FINAL_CNT_BMSK                    0x1e0000
#define HWIO_SSBI_WRAPPER_SSBI_CTL_WAKEUP_FINAL_CNT_SHFT                        0x11
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SSBI_DATA_PDEN_BMSK                       0x10000
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SSBI_DATA_PDEN_SHFT                          0x10
#define HWIO_SSBI_WRAPPER_SSBI_CTL_ACTIVATE_RESERVE_BMSK                      0x8000
#define HWIO_SSBI_WRAPPER_SSBI_CTL_ACTIVATE_RESERVE_SHFT                         0xf
#define HWIO_SSBI_WRAPPER_SSBI_CTL_DISABLE_TERM_SYM_BMSK                      0x4000
#define HWIO_SSBI_WRAPPER_SSBI_CTL_DISABLE_TERM_SYM_SHFT                         0xe
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SLAVE_ID_BMSK                              0x3f00
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SLAVE_ID_SHFT                                 0x8
#define HWIO_SSBI_WRAPPER_SSBI_CTL_FTM_MODE_BMSK                                0x80
#define HWIO_SSBI_WRAPPER_SSBI_CTL_FTM_MODE_SHFT                                 0x7
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SEL_RD_DATA_BMSK                             0x60
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SEL_RD_DATA_SHFT                              0x5
#define HWIO_SSBI_WRAPPER_SSBI_CTL_ENABLE_SSBI_INT_BMSK                         0x10
#define HWIO_SSBI_WRAPPER_SSBI_CTL_ENABLE_SSBI_INT_SHFT                          0x4
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SSBI_DATA_DEL_BMSK                            0xc
#define HWIO_SSBI_WRAPPER_SSBI_CTL_SSBI_DATA_DEL_SHFT                            0x2
#define HWIO_SSBI_WRAPPER_SSBI_CTL_IDLE_SYMS_BMSK                                0x3
#define HWIO_SSBI_WRAPPER_SSBI_CTL_IDLE_SYMS_SHFT                                  0

#define HWIO_SSBI_WRAPPER_SSBI_RESET_ADDR                                 0x80018004
#define HWIO_SSBI_WRAPPER_SSBI_RESET_RMSK                                        0x1
#define HWIO_SSBI_WRAPPER_SSBI_RESET_SHFT                                          0
#define HWIO_SSBI_WRAPPER_SSBI_RESET_OUT(v)                               \
        out_dword(HWIO_SSBI_WRAPPER_SSBI_RESET_ADDR,v)
#define HWIO_SSBI_WRAPPER_SSBI_RESET_OUTM(m,v)                            \
        out_dword_masked(HWIO_SSBI_WRAPPER_SSBI_RESET_ADDR,m,v,HWIO_SSBI_WRAPPER_SSBI_RESET_shadow)
#define HWIO_SSBI_WRAPPER_SSBI_RESET_RESET_BMSK                                  0x1
#define HWIO_SSBI_WRAPPER_SSBI_RESET_RESET_SHFT                                    0

#define HWIO_SSBI_WRAPPER_SSBI_CMD_ADDR                                   0x80018008
#define HWIO_SSBI_WRAPPER_SSBI_CMD_RMSK                                    0xfff00ff
#define HWIO_SSBI_WRAPPER_SSBI_CMD_SHFT                                            0
#define HWIO_SSBI_WRAPPER_SSBI_CMD_OUT(v)                                 \
        out_dword(HWIO_SSBI_WRAPPER_SSBI_CMD_ADDR,v)
#define HWIO_SSBI_WRAPPER_SSBI_CMD_OUTM(m,v)                              \
        out_dword_masked(HWIO_SSBI_WRAPPER_SSBI_CMD_ADDR,m,v,HWIO_SSBI_WRAPPER_SSBI_CMD_shadow)
#define HWIO_SSBI_WRAPPER_SSBI_CMD_SEND_TERM_SYM_BMSK                      0x8000000
#define HWIO_SSBI_WRAPPER_SSBI_CMD_SEND_TERM_SYM_SHFT                           0x1b
#define HWIO_SSBI_WRAPPER_SSBI_CMD_WAKEUP_SLAVE_BMSK                       0x4000000
#define HWIO_SSBI_WRAPPER_SSBI_CMD_WAKEUP_SLAVE_SHFT                            0x1a
#define HWIO_SSBI_WRAPPER_SSBI_CMD_USE_ENABLE_BMSK                         0x2000000
#define HWIO_SSBI_WRAPPER_SSBI_CMD_USE_ENABLE_SHFT                              0x19
#define HWIO_SSBI_WRAPPER_SSBI_CMD_RDWRN_BMSK                              0x1000000
#define HWIO_SSBI_WRAPPER_SSBI_CMD_RDWRN_SHFT                                   0x18
#define HWIO_SSBI_WRAPPER_SSBI_CMD_REG_ADD_BMSK                             0xff0000
#define HWIO_SSBI_WRAPPER_SSBI_CMD_REG_ADD_SHFT                                 0x10
#define HWIO_SSBI_WRAPPER_SSBI_CMD_REG_DATA_BMSK                                0xff
#define HWIO_SSBI_WRAPPER_SSBI_CMD_REG_DATA_SHFT                                   0

#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_ADDR                                0x8001800c
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_RMSK                                       0x3
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_SHFT                                         0
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_IN                                  \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_BYPASS_ADDR, HWIO_SSBI_WRAPPER_SSBI_BYPASS_RMSK)
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_INM(m)                              \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_BYPASS_ADDR, m)
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_OUT(v)                              \
        out_dword(HWIO_SSBI_WRAPPER_SSBI_BYPASS_ADDR,v)
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SSBI_WRAPPER_SSBI_BYPASS_ADDR,m,v,HWIO_SSBI_WRAPPER_SSBI_BYPASS_IN); \
		HWIO_INTFREE()
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_OVR_VALUE_BMSK                             0x2
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_OVR_VALUE_SHFT                             0x1
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_OVR_MODE_BMSK                              0x1
#define HWIO_SSBI_WRAPPER_SSBI_BYPASS_OVR_MODE_SHFT                                0

#define HWIO_SSBI_WRAPPER_SSBI_RD_ADDR                                    0x80018010
#define HWIO_SSBI_WRAPPER_SSBI_RD_RMSK                                     0x3ff00ff
#define HWIO_SSBI_WRAPPER_SSBI_RD_SHFT                                             0
#define HWIO_SSBI_WRAPPER_SSBI_RD_IN                                      \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_RD_ADDR, HWIO_SSBI_WRAPPER_SSBI_RD_RMSK)
#define HWIO_SSBI_WRAPPER_SSBI_RD_INM(m)                                  \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_RD_ADDR, m)
#define HWIO_SSBI_WRAPPER_SSBI_RD_USE_ENABLE_BMSK                          0x2000000
#define HWIO_SSBI_WRAPPER_SSBI_RD_USE_ENABLE_SHFT                               0x19
#define HWIO_SSBI_WRAPPER_SSBI_RD_RDWRN_BMSK                               0x1000000
#define HWIO_SSBI_WRAPPER_SSBI_RD_RDWRN_SHFT                                    0x18
#define HWIO_SSBI_WRAPPER_SSBI_RD_REG_ADD_BMSK                              0xff0000
#define HWIO_SSBI_WRAPPER_SSBI_RD_REG_ADD_SHFT                                  0x10
#define HWIO_SSBI_WRAPPER_SSBI_RD_REG_DATA_BMSK                                 0xff
#define HWIO_SSBI_WRAPPER_SSBI_RD_REG_DATA_SHFT                                    0

#define HWIO_SSBI_WRAPPER_SSBI_STATUS_ADDR                                0x80018014
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_RMSK                                      0x1f
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_SHFT                                         0
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_IN                                  \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_STATUS_ADDR, HWIO_SSBI_WRAPPER_SSBI_STATUS_RMSK)
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_INM(m)                              \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_STATUS_ADDR, m)
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_SSBI_DATA_IN_BMSK                         0x10
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_SSBI_DATA_IN_SHFT                          0x4
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_RD_CLOBBERED_BMSK                          0x8
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_RD_CLOBBERED_SHFT                          0x3
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_RD_READY_BMSK                              0x4
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_RD_READY_SHFT                              0x2
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_READY_BMSK                                 0x2
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_READY_SHFT                                 0x1
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_MCHN_BUSY_BMSK                             0x1
#define HWIO_SSBI_WRAPPER_SSBI_STATUS_MCHN_BUSY_SHFT                               0

#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_ADDR                            0x80018018
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_RMSK                                 0x1ff
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_SHFT                                     0
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_IN                              \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_ADDR, HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_RMSK)
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_INM(m)                          \
        in_dword_masked(HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_ADDR, m)
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_OUT(v)                          \
        out_dword(HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_ADDR,v)
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_ADDR,m,v,HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_IN); \
		HWIO_INTFREE()
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_PRIORITY2_BMSK                       0x1c0
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_PRIORITY2_SHFT                         0x6
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_PRIORITY1_BMSK                        0x38
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_PRIORITY1_SHFT                         0x3
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_PRIORITY0_BMSK                         0x7
#define HWIO_SSBI_WRAPPER_SSBI_PRIORITIES_PRIORITY0_SHFT                           0

// Stop Parsing at Section 21.2: Delta from previous chip (Harrier)
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// mdp (0x1E000 - 0x1FFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_MDP_FILE                 generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 11.1: ARM registers
// Sub-Section 11.1.1: MDP Read/Write Registers
#define HWIO_MDP_TEST_MODE_ADDR                                           0x8001e000
#define HWIO_MDP_TEST_MODE_RMSK                                           0xffffffff
#define HWIO_MDP_TEST_MODE_SHFT                                                    0
#define HWIO_MDP_TEST_MODE_IN                                             \
        in_dword_masked(HWIO_MDP_TEST_MODE_ADDR, HWIO_MDP_TEST_MODE_RMSK)
#define HWIO_MDP_TEST_MODE_INM(m)                                         \
        in_dword_masked(HWIO_MDP_TEST_MODE_ADDR, m)
#define HWIO_MDP_TEST_MODE_OUT(v)                                         \
        out_dword(HWIO_MDP_TEST_MODE_ADDR,v)
#define HWIO_MDP_TEST_MODE_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_TEST_MODE_ADDR,m,v,HWIO_MDP_TEST_MODE_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_TEST_MODE_RESERVED_BITS31_24_BMSK                        0xff000000
#define HWIO_MDP_TEST_MODE_RESERVED_BITS31_24_SHFT                              0x18
#define HWIO_MDP_TEST_MODE_RESERVED_BITS23_16_BMSK                          0xff0000
#define HWIO_MDP_TEST_MODE_RESERVED_BITS23_16_SHFT                              0x10
#define HWIO_MDP_TEST_MODE_RESERVED_BITS15_10_BMSK                            0xfc00
#define HWIO_MDP_TEST_MODE_RESERVED_BITS15_10_SHFT                               0xa
#define HWIO_MDP_TEST_MODE_DBG_BUS_SEL_BMSK                                    0x3ff
#define HWIO_MDP_TEST_MODE_DBG_BUS_SEL_SHFT                                        0
#define HWIO_MDP_TEST_MODE_VALUES_9_0_BMSK                                     0x3ff
#define HWIO_MDP_TEST_MODE_VALUES_9_0_SHFT                                         0
#define HWIO_MDP_TEST_MODE_VALUES_9_0_ZERO_VECTOR_FVAL                             0
#define HWIO_MDP_TEST_MODE_VALUES_9_0_FFR_DBG_BUS_FVAL                          0x40
#define HWIO_MDP_TEST_MODE_VALUES_9_0_CCS_DBG_BUS_FVAL                          0x80
#define HWIO_MDP_TEST_MODE_VALUES_9_0_BBB_DBG_BUS_FVAL                          0xc0
#define HWIO_MDP_TEST_MODE_VALUES_9_0_MBC_DBG_BUS_FVAL                         0x100
#define HWIO_MDP_TEST_MODE_VALUES_9_0_VDB_DBG_BUS_FVAL                         0x140
#define HWIO_MDP_TEST_MODE_VALUES_9_0_RPB_DBG_BUS_FVAL                         0x180
#define HWIO_MDP_TEST_MODE_VALUES_9_0_AIB_DBG_BUS_FVAL                         0x1c0
#define HWIO_MDP_TEST_MODE_VALUES_9_0_CIP_DBG_BUS_FVAL                         0x200
#define HWIO_MDP_TEST_MODE_VALUES_9_0_SST_DBG_BUS_FVAL                         0x240
#define HWIO_MDP_TEST_MODE_VALUES_9_0_CSR_DBG_BUS_FVAL                         0x280
#define HWIO_MDP_TEST_MODE_VALUES_9_0_VERSION_FVAL                             0x2c0
#define HWIO_MDP_TEST_MODE_VALUES_9_0_WQVGA_DBG_BUS_FVAL                       0x340

#define HWIO_MDP_COMMAND_ADDR                                             0x8001e004
#define HWIO_MDP_COMMAND_RMSK                                             0xffffffff
#define HWIO_MDP_COMMAND_SHFT                                                      0
#define HWIO_MDP_COMMAND_IN                                               \
        in_dword_masked(HWIO_MDP_COMMAND_ADDR, HWIO_MDP_COMMAND_RMSK)
#define HWIO_MDP_COMMAND_INM(m)                                           \
        in_dword_masked(HWIO_MDP_COMMAND_ADDR, m)
#define HWIO_MDP_COMMAND_OUT(v)                                           \
        out_dword(HWIO_MDP_COMMAND_ADDR,v)
#define HWIO_MDP_COMMAND_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_COMMAND_ADDR,m,v,HWIO_MDP_COMMAND_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_COMMAND_RESERVED_BITS31_3_BMSK                           0xfffffff8
#define HWIO_MDP_COMMAND_RESERVED_BITS31_3_SHFT                                  0x3
#define HWIO_MDP_COMMAND_MDP_CMD_VAL_BMSK                                        0x7
#define HWIO_MDP_COMMAND_MDP_CMD_VAL_SHFT                                          0

#define HWIO_MDP_SCRIPT_ADDR_ADDR                                         0x8001e008
#define HWIO_MDP_SCRIPT_ADDR_RMSK                                         0xffffffff
#define HWIO_MDP_SCRIPT_ADDR_SHFT                                                  0
#define HWIO_MDP_SCRIPT_ADDR_IN                                           \
        in_dword_masked(HWIO_MDP_SCRIPT_ADDR_ADDR, HWIO_MDP_SCRIPT_ADDR_RMSK)
#define HWIO_MDP_SCRIPT_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_MDP_SCRIPT_ADDR_ADDR, m)
#define HWIO_MDP_SCRIPT_ADDR_OUT(v)                                       \
        out_dword(HWIO_MDP_SCRIPT_ADDR_ADDR,v)
#define HWIO_MDP_SCRIPT_ADDR_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_SCRIPT_ADDR_ADDR,m,v,HWIO_MDP_SCRIPT_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_SCRIPT_ADDR_CIP_START_ADDR_BMSK                          0xffffffff
#define HWIO_MDP_SCRIPT_ADDR_CIP_START_ADDR_SHFT                                   0

#define HWIO_MDP_CGC_CONFIG_ADDR                                          0x8001e00c
#define HWIO_MDP_CGC_CONFIG_RMSK                                          0xffffffff
#define HWIO_MDP_CGC_CONFIG_SHFT                                                   0
#define HWIO_MDP_CGC_CONFIG_IN                                            \
        in_dword_masked(HWIO_MDP_CGC_CONFIG_ADDR, HWIO_MDP_CGC_CONFIG_RMSK)
#define HWIO_MDP_CGC_CONFIG_INM(m)                                        \
        in_dword_masked(HWIO_MDP_CGC_CONFIG_ADDR, m)
#define HWIO_MDP_CGC_CONFIG_OUT(v)                                        \
        out_dword(HWIO_MDP_CGC_CONFIG_ADDR,v)
#define HWIO_MDP_CGC_CONFIG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_CGC_CONFIG_ADDR,m,v,HWIO_MDP_CGC_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_CGC_CONFIG_RESERVED_BITS31_13_BMSK                       0xffffe000
#define HWIO_MDP_CGC_CONFIG_RESERVED_BITS31_13_SHFT                              0xd
#define HWIO_MDP_CGC_CONFIG_AIB_ON_BMSK                                       0x1000
#define HWIO_MDP_CGC_CONFIG_AIB_ON_SHFT                                          0xc
#define HWIO_MDP_CGC_CONFIG_CIP_ON_BMSK                                        0x800
#define HWIO_MDP_CGC_CONFIG_CIP_ON_SHFT                                          0xb
#define HWIO_MDP_CGC_CONFIG_FFR_ON_BMSK                                        0x400
#define HWIO_MDP_CGC_CONFIG_FFR_ON_SHFT                                          0xa
#define HWIO_MDP_CGC_CONFIG_GFX_ADDR_ON_BMSK                                   0x200
#define HWIO_MDP_CGC_CONFIG_GFX_ADDR_ON_SHFT                                     0x9
#define HWIO_MDP_CGC_CONFIG_LUMA_ADDR_ON_BMSK                                  0x100
#define HWIO_MDP_CGC_CONFIG_LUMA_ADDR_ON_SHFT                                    0x8
#define HWIO_MDP_CGC_CONFIG_CHROMA_ADDR_ON_BMSK                                 0x80
#define HWIO_MDP_CGC_CONFIG_CHROMA_ADDR_ON_SHFT                                  0x7
#define HWIO_MDP_CGC_CONFIG_SCALE_ON_BMSK                                       0x40
#define HWIO_MDP_CGC_CONFIG_SCALE_ON_SHFT                                        0x6
#define HWIO_MDP_CGC_CONFIG_CCS_ON_BMSK                                         0x20
#define HWIO_MDP_CGC_CONFIG_CCS_ON_SHFT                                          0x5
#define HWIO_MDP_CGC_CONFIG_BBB_ON_BMSK                                         0x10
#define HWIO_MDP_CGC_CONFIG_BBB_ON_SHFT                                          0x4
#define HWIO_MDP_CGC_CONFIG_MBC_ON_BMSK                                          0x8
#define HWIO_MDP_CGC_CONFIG_MBC_ON_SHFT                                          0x3
#define HWIO_MDP_CGC_CONFIG_VDB_ON_BMSK                                          0x4
#define HWIO_MDP_CGC_CONFIG_VDB_ON_SHFT                                          0x2
#define HWIO_MDP_CGC_CONFIG_RPB_ON_BMSK                                          0x2
#define HWIO_MDP_CGC_CONFIG_RPB_ON_SHFT                                          0x1
#define HWIO_MDP_CGC_CONFIG_SST_ON_BMSK                                          0x1
#define HWIO_MDP_CGC_CONFIG_SST_ON_SHFT                                            0

#define HWIO_MDP_SYNC_CONFIG_ADDR                                         0x8001e010
#define HWIO_MDP_SYNC_CONFIG_RMSK                                         0xffffffff
#define HWIO_MDP_SYNC_CONFIG_SHFT                                                  0
#define HWIO_MDP_SYNC_CONFIG_IN                                           \
        in_dword_masked(HWIO_MDP_SYNC_CONFIG_ADDR, HWIO_MDP_SYNC_CONFIG_RMSK)
#define HWIO_MDP_SYNC_CONFIG_INM(m)                                       \
        in_dword_masked(HWIO_MDP_SYNC_CONFIG_ADDR, m)
#define HWIO_MDP_SYNC_CONFIG_OUT(v)                                       \
        out_dword(HWIO_MDP_SYNC_CONFIG_ADDR,v)
#define HWIO_MDP_SYNC_CONFIG_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_SYNC_CONFIG_ADDR,m,v,HWIO_MDP_SYNC_CONFIG_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_SYNC_CONFIG_RESERVED_BITS31_18_BMSK                      0xfffc0000
#define HWIO_MDP_SYNC_CONFIG_RESERVED_BITS31_18_SHFT                            0x12
#define HWIO_MDP_SYNC_CONFIG_SST_SEL_VSYNC_BMSK                              0x30000
#define HWIO_MDP_SYNC_CONFIG_SST_SEL_VSYNC_SHFT                                 0x10
#define HWIO_MDP_SYNC_CONFIG_SST_TERM_DIV_CNT_BMSK                            0xffff
#define HWIO_MDP_SYNC_CONFIG_SST_TERM_DIV_CNT_SHFT                                 0

#define HWIO_MDP_SYNC_STATUS_ADDR                                         0x8001e014
#define HWIO_MDP_SYNC_STATUS_RMSK                                         0xffffffff
#define HWIO_MDP_SYNC_STATUS_SHFT                                                  0
#define HWIO_MDP_SYNC_STATUS_IN                                           \
        in_dword_masked(HWIO_MDP_SYNC_STATUS_ADDR, HWIO_MDP_SYNC_STATUS_RMSK)
#define HWIO_MDP_SYNC_STATUS_INM(m)                                       \
        in_dword_masked(HWIO_MDP_SYNC_STATUS_ADDR, m)
#define HWIO_MDP_SYNC_STATUS_RESERVED_BITS31_24_BMSK                      0xff000000
#define HWIO_MDP_SYNC_STATUS_RESERVED_BITS31_24_SHFT                            0x18
#define HWIO_MDP_SYNC_STATUS_FRAME_COUNT_BMSK                               0xff0000
#define HWIO_MDP_SYNC_STATUS_FRAME_COUNT_SHFT                                   0x10
#define HWIO_MDP_SYNC_STATUS_RESERVED_BITS15_12_BMSK                          0xf000
#define HWIO_MDP_SYNC_STATUS_RESERVED_BITS15_12_SHFT                             0xc
#define HWIO_MDP_SYNC_STATUS_LINE_COUNT_BMSK                                   0xfff
#define HWIO_MDP_SYNC_STATUS_LINE_COUNT_SHFT                                       0

#define HWIO_MDP_SST_REFRESH_COUNT_ADDR                                   0x8001e018
#define HWIO_MDP_SST_REFRESH_COUNT_RMSK                                   0xffffffff
#define HWIO_MDP_SST_REFRESH_COUNT_SHFT                                            0
#define HWIO_MDP_SST_REFRESH_COUNT_IN                                     \
        in_dword_masked(HWIO_MDP_SST_REFRESH_COUNT_ADDR, HWIO_MDP_SST_REFRESH_COUNT_RMSK)
#define HWIO_MDP_SST_REFRESH_COUNT_INM(m)                                 \
        in_dword_masked(HWIO_MDP_SST_REFRESH_COUNT_ADDR, m)
#define HWIO_MDP_SST_REFRESH_COUNT_RESERVED_BITS31_24_BMSK                0xff000000
#define HWIO_MDP_SST_REFRESH_COUNT_RESERVED_BITS31_24_SHFT                      0x18
#define HWIO_MDP_SST_REFRESH_COUNT_REFRESH_COUNT_BMSK                       0xffffff
#define HWIO_MDP_SST_REFRESH_COUNT_REFRESH_COUNT_SHFT                              0

#define HWIO_MDP_SCRIPT_STATUS_ADDR                                       0x8001e01c
#define HWIO_MDP_SCRIPT_STATUS_RMSK                                       0xffffffff
#define HWIO_MDP_SCRIPT_STATUS_SHFT                                                0
#define HWIO_MDP_SCRIPT_STATUS_IN                                         \
        in_dword_masked(HWIO_MDP_SCRIPT_STATUS_ADDR, HWIO_MDP_SCRIPT_STATUS_RMSK)
#define HWIO_MDP_SCRIPT_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_MDP_SCRIPT_STATUS_ADDR, m)
#define HWIO_MDP_SCRIPT_STATUS_RESERVED_BITS31_1_BMSK                     0xfffffffe
#define HWIO_MDP_SCRIPT_STATUS_RESERVED_BITS31_1_SHFT                            0x1
#define HWIO_MDP_SCRIPT_STATUS_SCRIPT_STATUS_BMSK                                0x1
#define HWIO_MDP_SCRIPT_STATUS_SCRIPT_STATUS_SHFT                                  0

#define HWIO_MDP_INTR_ENABLE_ADDR                                         0x8001e020
#define HWIO_MDP_INTR_ENABLE_RMSK                                         0xffffffff
#define HWIO_MDP_INTR_ENABLE_SHFT                                                  0
#define HWIO_MDP_INTR_ENABLE_IN                                           \
        in_dword_masked(HWIO_MDP_INTR_ENABLE_ADDR, HWIO_MDP_INTR_ENABLE_RMSK)
#define HWIO_MDP_INTR_ENABLE_INM(m)                                       \
        in_dword_masked(HWIO_MDP_INTR_ENABLE_ADDR, m)
#define HWIO_MDP_INTR_ENABLE_OUT(v)                                       \
        out_dword(HWIO_MDP_INTR_ENABLE_ADDR,v)
#define HWIO_MDP_INTR_ENABLE_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_INTR_ENABLE_ADDR,m,v,HWIO_MDP_INTR_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_INTR_ENABLE_RESERVED_BITS31_7_BMSK                       0xffffff80
#define HWIO_MDP_INTR_ENABLE_RESERVED_BITS31_7_SHFT                              0x7
#define HWIO_MDP_INTR_ENABLE_INT_ENABLE_BMSK                                    0x7f
#define HWIO_MDP_INTR_ENABLE_INT_ENABLE_SHFT                                       0

#define HWIO_MDP_INTR_STATUS_ADDR                                         0x8001e024
#define HWIO_MDP_INTR_STATUS_RMSK                                         0xffffffff
#define HWIO_MDP_INTR_STATUS_SHFT                                                  0
#define HWIO_MDP_INTR_STATUS_IN                                           \
        in_dword_masked(HWIO_MDP_INTR_STATUS_ADDR, HWIO_MDP_INTR_STATUS_RMSK)
#define HWIO_MDP_INTR_STATUS_INM(m)                                       \
        in_dword_masked(HWIO_MDP_INTR_STATUS_ADDR, m)
#define HWIO_MDP_INTR_STATUS_RESERVED_BITS31_7_BMSK                       0xffffff80
#define HWIO_MDP_INTR_STATUS_RESERVED_BITS31_7_SHFT                              0x7
#define HWIO_MDP_INTR_STATUS_STATUS_BMSK                                        0x7f
#define HWIO_MDP_INTR_STATUS_STATUS_SHFT                                           0

#define HWIO_MDP_INTR_CLEAR_ADDR                                          0x8001e028
#define HWIO_MDP_INTR_CLEAR_RMSK                                          0xffffffff
#define HWIO_MDP_INTR_CLEAR_SHFT                                                   0
#define HWIO_MDP_INTR_CLEAR_OUT(v)                                        \
        out_dword(HWIO_MDP_INTR_CLEAR_ADDR,v)
#define HWIO_MDP_INTR_CLEAR_OUTM(m,v)                                     \
        out_dword_masked(HWIO_MDP_INTR_CLEAR_ADDR,m,v,HWIO_MDP_INTR_CLEAR_shadow)
#define HWIO_MDP_INTR_CLEAR_RESERVED_BITS31_7_BMSK                        0xffffff80
#define HWIO_MDP_INTR_CLEAR_RESERVED_BITS31_7_SHFT                               0x7
#define HWIO_MDP_INTR_CLEAR_CLEAR_BMSK                                          0x7f
#define HWIO_MDP_INTR_CLEAR_CLEAR_SHFT                                             0

#define HWIO_MDP_TEST_MISR_RESET_ADDR                                     0x8001e02c
#define HWIO_MDP_TEST_MISR_RESET_RMSK                                     0xffffffff
#define HWIO_MDP_TEST_MISR_RESET_SHFT                                              0
#define HWIO_MDP_TEST_MISR_RESET_OUT(v)                                   \
        out_dword(HWIO_MDP_TEST_MISR_RESET_ADDR,v)
#define HWIO_MDP_TEST_MISR_RESET_OUTM(m,v)                                \
        out_dword_masked(HWIO_MDP_TEST_MISR_RESET_ADDR,m,v,HWIO_MDP_TEST_MISR_RESET_shadow)
#define HWIO_MDP_TEST_MISR_RESET_RESERVED_BITS_31_1_BMSK                  0xfffffffe
#define HWIO_MDP_TEST_MISR_RESET_RESERVED_BITS_31_1_SHFT                         0x1
#define HWIO_MDP_TEST_MISR_RESET_RESET_BMSK                                      0x1
#define HWIO_MDP_TEST_MISR_RESET_RESET_SHFT                                        0

#define HWIO_MDP_TEST_EXPORT_MISR_ADDR                                    0x8001e030
#define HWIO_MDP_TEST_EXPORT_MISR_RMSK                                    0xffffffff
#define HWIO_MDP_TEST_EXPORT_MISR_SHFT                                             0
#define HWIO_MDP_TEST_EXPORT_MISR_OUT(v)                                  \
        out_dword(HWIO_MDP_TEST_EXPORT_MISR_ADDR,v)
#define HWIO_MDP_TEST_EXPORT_MISR_OUTM(m,v)                               \
        out_dword_masked(HWIO_MDP_TEST_EXPORT_MISR_ADDR,m,v,HWIO_MDP_TEST_EXPORT_MISR_shadow)
#define HWIO_MDP_TEST_EXPORT_MISR_RESERVED_BITS_31_1_BMSK                 0xfffffffe
#define HWIO_MDP_TEST_EXPORT_MISR_RESERVED_BITS_31_1_SHFT                        0x1
#define HWIO_MDP_TEST_EXPORT_MISR_EXPORT_MISR_BMSK                               0x1
#define HWIO_MDP_TEST_EXPORT_MISR_EXPORT_MISR_SHFT                                 0
#define HWIO_MDP_TEST_EXPORT_MISR_EXPORT_MISR_BYPASS_MISR_FVAL                     0
#define HWIO_MDP_TEST_EXPORT_MISR_EXPORT_MISR_MISR_VALUE_FVAL                    0x1

#define HWIO_MDP_TEST_MISR_CURR_VAL_ADDR                                  0x8001e034
#define HWIO_MDP_TEST_MISR_CURR_VAL_RMSK                                  0xffffffff
#define HWIO_MDP_TEST_MISR_CURR_VAL_SHFT                                           0
#define HWIO_MDP_TEST_MISR_CURR_VAL_IN                                    \
        in_dword_masked(HWIO_MDP_TEST_MISR_CURR_VAL_ADDR, HWIO_MDP_TEST_MISR_CURR_VAL_RMSK)
#define HWIO_MDP_TEST_MISR_CURR_VAL_INM(m)                                \
        in_dword_masked(HWIO_MDP_TEST_MISR_CURR_VAL_ADDR, m)
#define HWIO_MDP_TEST_MISR_CURR_VAL_VAL_BMSK                              0xffffffff
#define HWIO_MDP_TEST_MISR_CURR_VAL_VAL_SHFT                                       0

#define HWIO_MDP_INIT_SST_RD_PTR_ADDR                                     0x8001e038
#define HWIO_MDP_INIT_SST_RD_PTR_RMSK                                     0xffffffff
#define HWIO_MDP_INIT_SST_RD_PTR_SHFT                                              0
#define HWIO_MDP_INIT_SST_RD_PTR_IN                                       \
        in_dword_masked(HWIO_MDP_INIT_SST_RD_PTR_ADDR, HWIO_MDP_INIT_SST_RD_PTR_RMSK)
#define HWIO_MDP_INIT_SST_RD_PTR_INM(m)                                   \
        in_dword_masked(HWIO_MDP_INIT_SST_RD_PTR_ADDR, m)
#define HWIO_MDP_INIT_SST_RD_PTR_OUT(v)                                   \
        out_dword(HWIO_MDP_INIT_SST_RD_PTR_ADDR,v)
#define HWIO_MDP_INIT_SST_RD_PTR_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_INIT_SST_RD_PTR_ADDR,m,v,HWIO_MDP_INIT_SST_RD_PTR_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_INIT_SST_RD_PTR_RESERVED_BITS_31_12_BMSK                 0xfffff000
#define HWIO_MDP_INIT_SST_RD_PTR_RESERVED_BITS_31_12_SHFT                        0xc
#define HWIO_MDP_INIT_SST_RD_PTR_INIT_SST_READ_PTR_BMSK                        0xfff
#define HWIO_MDP_INIT_SST_RD_PTR_INIT_SST_READ_PTR_SHFT                            0

#define HWIO_MDP_ADDRESS_14_ADDR                                          0x8001e038
#define HWIO_MDP_ADDRESS_14_RMSK                                          0xffffffff
#define HWIO_MDP_ADDRESS_14_SHFT                                                   0
#define HWIO_MDP_ADDRESS_14_IN                                            \
        in_dword_masked(HWIO_MDP_ADDRESS_14_ADDR, HWIO_MDP_ADDRESS_14_RMSK)
#define HWIO_MDP_ADDRESS_14_INM(m)                                        \
        in_dword_masked(HWIO_MDP_ADDRESS_14_ADDR, m)
#define HWIO_MDP_ADDRESS_14_OUT(v)                                        \
        out_dword(HWIO_MDP_ADDRESS_14_ADDR,v)
#define HWIO_MDP_ADDRESS_14_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_ADDRESS_14_ADDR,m,v,HWIO_MDP_ADDRESS_14_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_ADDRESS_14_RESERVED_BITS_31_12_BMSK                      0xfffff000
#define HWIO_MDP_ADDRESS_14_RESERVED_BITS_31_12_SHFT                             0xc
#define HWIO_MDP_ADDRESS_14_INIT_SST_READ_PTR_BMSK                             0xfff
#define HWIO_MDP_ADDRESS_14_INIT_SST_READ_PTR_SHFT                                 0

#define HWIO_MDP_MAX_SST_RD_PTR_ADDR                                      0x8001e03c
#define HWIO_MDP_MAX_SST_RD_PTR_RMSK                                      0xffffffff
#define HWIO_MDP_MAX_SST_RD_PTR_SHFT                                               0
#define HWIO_MDP_MAX_SST_RD_PTR_IN                                        \
        in_dword_masked(HWIO_MDP_MAX_SST_RD_PTR_ADDR, HWIO_MDP_MAX_SST_RD_PTR_RMSK)
#define HWIO_MDP_MAX_SST_RD_PTR_INM(m)                                    \
        in_dword_masked(HWIO_MDP_MAX_SST_RD_PTR_ADDR, m)
#define HWIO_MDP_MAX_SST_RD_PTR_OUT(v)                                    \
        out_dword(HWIO_MDP_MAX_SST_RD_PTR_ADDR,v)
#define HWIO_MDP_MAX_SST_RD_PTR_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_MAX_SST_RD_PTR_ADDR,m,v,HWIO_MDP_MAX_SST_RD_PTR_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_MAX_SST_RD_PTR_RESERVED_BITS31_12_BMSK                   0xfffff000
#define HWIO_MDP_MAX_SST_RD_PTR_RESERVED_BITS31_12_SHFT                          0xc
#define HWIO_MDP_MAX_SST_RD_PTR_MAX_SST_READ_PTR_BMSK                          0xfff
#define HWIO_MDP_MAX_SST_RD_PTR_MAX_SST_READ_PTR_SHFT                              0

#define HWIO_MDP_ADDRESS_15_ADDR                                          0x8001e03c
#define HWIO_MDP_ADDRESS_15_RMSK                                          0xffffffff
#define HWIO_MDP_ADDRESS_15_SHFT                                                   0
#define HWIO_MDP_ADDRESS_15_IN                                            \
        in_dword_masked(HWIO_MDP_ADDRESS_15_ADDR, HWIO_MDP_ADDRESS_15_RMSK)
#define HWIO_MDP_ADDRESS_15_INM(m)                                        \
        in_dword_masked(HWIO_MDP_ADDRESS_15_ADDR, m)
#define HWIO_MDP_ADDRESS_15_OUT(v)                                        \
        out_dword(HWIO_MDP_ADDRESS_15_ADDR,v)
#define HWIO_MDP_ADDRESS_15_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MDP_ADDRESS_15_ADDR,m,v,HWIO_MDP_ADDRESS_15_IN); \
		HWIO_INTFREE()
#define HWIO_MDP_ADDRESS_15_RESERVED_BITS31_12_BMSK                       0xfffff000
#define HWIO_MDP_ADDRESS_15_RESERVED_BITS31_12_SHFT                              0xc
#define HWIO_MDP_ADDRESS_15_MAX_SST_READ_PTR_BMSK                              0xfff
#define HWIO_MDP_ADDRESS_15_MAX_SST_READ_PTR_SHFT                                  0

#define HWIO_MDP_DEBUG_BUS_VALUE_ADDR                                     0x8001e040
#define HWIO_MDP_DEBUG_BUS_VALUE_RMSK                                     0xffffffff
#define HWIO_MDP_DEBUG_BUS_VALUE_SHFT                                              0
#define HWIO_MDP_DEBUG_BUS_VALUE_IN                                       \
        in_dword_masked(HWIO_MDP_DEBUG_BUS_VALUE_ADDR, HWIO_MDP_DEBUG_BUS_VALUE_RMSK)
#define HWIO_MDP_DEBUG_BUS_VALUE_INM(m)                                   \
        in_dword_masked(HWIO_MDP_DEBUG_BUS_VALUE_ADDR, m)
#define HWIO_MDP_DEBUG_BUS_VALUE_DEBUG_BUS_VAL_BMSK                       0xffffffff
#define HWIO_MDP_DEBUG_BUS_VALUE_DEBUG_BUS_VAL_SHFT                                0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// qmembist (0x20000 - 0x21FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_QMEMBIST_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 25.1: ARM registers
#define HWIO_QMEMBIST_CLK_ENA_ADDR                                        0x80020000
#define HWIO_QMEMBIST_CLK_ENA_RMSK                                               0x1
#define HWIO_QMEMBIST_CLK_ENA_SHFT                                                 0
#define HWIO_QMEMBIST_CLK_ENA_IN                                          \
        in_dword_masked(HWIO_QMEMBIST_CLK_ENA_ADDR, HWIO_QMEMBIST_CLK_ENA_RMSK)
#define HWIO_QMEMBIST_CLK_ENA_INM(m)                                      \
        in_dword_masked(HWIO_QMEMBIST_CLK_ENA_ADDR, m)
#define HWIO_QMEMBIST_CLK_ENA_OUT(v)                                      \
        out_dword(HWIO_QMEMBIST_CLK_ENA_ADDR,v)
#define HWIO_QMEMBIST_CLK_ENA_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_CLK_ENA_ADDR,m,v,HWIO_QMEMBIST_CLK_ENA_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_CLK_ENA_CLK_ENA_BMSK                                       0x1
#define HWIO_QMEMBIST_CLK_ENA_CLK_ENA_SHFT                                         0

#define HWIO_QMEMBIST_IO_CFG_ADDR                                         0x80020004
#define HWIO_QMEMBIST_IO_CFG_RMSK                                               0x1f
#define HWIO_QMEMBIST_IO_CFG_SHFT                                                  0
#define HWIO_QMEMBIST_IO_CFG_IN                                           \
        in_dword_masked(HWIO_QMEMBIST_IO_CFG_ADDR, HWIO_QMEMBIST_IO_CFG_RMSK)
#define HWIO_QMEMBIST_IO_CFG_INM(m)                                       \
        in_dword_masked(HWIO_QMEMBIST_IO_CFG_ADDR, m)
#define HWIO_QMEMBIST_IO_CFG_OUT(v)                                       \
        out_dword(HWIO_QMEMBIST_IO_CFG_ADDR,v)
#define HWIO_QMEMBIST_IO_CFG_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_IO_CFG_ADDR,m,v,HWIO_QMEMBIST_IO_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_IO_CFG_BIST_FAIL_SET_SEL_BMSK                             0x1c
#define HWIO_QMEMBIST_IO_CFG_BIST_FAIL_SET_SEL_SHFT                              0x2
#define HWIO_QMEMBIST_IO_CFG_BIST_FA_DATA_EN_BMSK                                0x2
#define HWIO_QMEMBIST_IO_CFG_BIST_FA_DATA_EN_SHFT                                0x1
#define HWIO_QMEMBIST_IO_CFG_BIST_FAIL_EN_BMSK                                   0x1
#define HWIO_QMEMBIST_IO_CFG_BIST_FAIL_EN_SHFT                                     0

#define HWIO_QMEMBIST_RESET_ADDR                                          0x80020008
#define HWIO_QMEMBIST_RESET_RMSK                                                 0x1
#define HWIO_QMEMBIST_RESET_SHFT                                                   0
#define HWIO_QMEMBIST_RESET_IN                                            \
        in_dword_masked(HWIO_QMEMBIST_RESET_ADDR, HWIO_QMEMBIST_RESET_RMSK)
#define HWIO_QMEMBIST_RESET_INM(m)                                        \
        in_dword_masked(HWIO_QMEMBIST_RESET_ADDR, m)
#define HWIO_QMEMBIST_RESET_OUT(v)                                        \
        out_dword(HWIO_QMEMBIST_RESET_ADDR,v)
#define HWIO_QMEMBIST_RESET_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_RESET_ADDR,m,v,HWIO_QMEMBIST_RESET_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_RESET_SW_RESET_BMSK                                        0x1
#define HWIO_QMEMBIST_RESET_SW_RESET_SHFT                                          0

#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_ADDR                               0x8002000c
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_RMSK                                     0xff
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_SHFT                                        0
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_IN                                 \
        in_dword_masked(HWIO_QMEMBIST_FA_SEQUENCER_SEL_ADDR, HWIO_QMEMBIST_FA_SEQUENCER_SEL_RMSK)
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_INM(m)                             \
        in_dword_masked(HWIO_QMEMBIST_FA_SEQUENCER_SEL_ADDR, m)
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_OUT(v)                             \
        out_dword(HWIO_QMEMBIST_FA_SEQUENCER_SEL_ADDR,v)
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_FA_SEQUENCER_SEL_ADDR,m,v,HWIO_QMEMBIST_FA_SEQUENCER_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_FA_SEQUENCER_SEL_BMSK                    0xff
#define HWIO_QMEMBIST_FA_SEQUENCER_SEL_FA_SEQUENCER_SEL_SHFT                       0

#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ADDR                               0x80020010
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_RMSK                                   0x7fff
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_SHFT                                        0
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_IN                                 \
        in_dword_masked(HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ADDR, HWIO_QMEMBIST_EMBEDDED_ALG_CFG_RMSK)
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INM(m)                             \
        in_dword_masked(HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ADDR, m)
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_OUT(v)                             \
        out_dword(HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ADDR,v)
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ADDR,m,v,HWIO_QMEMBIST_EMBEDDED_ALG_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ALGORITHM_SEL_MAP_BMSK                 0x7f00
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_ALGORITHM_SEL_MAP_SHFT                    0x8
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_RIPPLE_MODE_BMSK                 0x80
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_RIPPLE_MODE_SHFT                  0x7
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_RIPPLE_ROW_BMSK                          0x40
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_RIPPLE_ROW_SHFT                           0x6
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_PATTERNS_BMSK                    0x20
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_REPLACE_PATTERNS_SHFT                     0x5
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_BITS_BMSK                         0x10
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_BITS_SHFT                          0x4
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_ROWS_BMSK                          0x8
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_ROWS_SHFT                          0x3
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_COLUMNS_BMSK                       0x4
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_INVERT_COLUMNS_SHFT                       0x2
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_BMSK               0x2
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_SHFT               0x1
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_REGULAR_BLANKET_MARCH_FVAL          0
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_OPTIMIZE_BLANKET_MARCH_OPTIMIZED_BLANKET_MARCH_FVAL        0x1
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_PAUSE_BMSK                                0x1
#define HWIO_QMEMBIST_EMBEDDED_ALG_CFG_PAUSE_SHFT                                  0

#define HWIO_QMEMBIST_USR_CMD_DESTINATION_ADDR                            0x80020014
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_RMSK                                  0xff
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_SHFT                                     0
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_IN                              \
        in_dword_masked(HWIO_QMEMBIST_USR_CMD_DESTINATION_ADDR, HWIO_QMEMBIST_USR_CMD_DESTINATION_RMSK)
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_INM(m)                          \
        in_dword_masked(HWIO_QMEMBIST_USR_CMD_DESTINATION_ADDR, m)
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_OUT(v)                          \
        out_dword(HWIO_QMEMBIST_USR_CMD_DESTINATION_ADDR,v)
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_USR_CMD_DESTINATION_ADDR,m,v,HWIO_QMEMBIST_USR_CMD_DESTINATION_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_SEQ_ID_BMSK                           0xff
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_SEQ_ID_SHFT                              0
#define HWIO_QMEMBIST_USR_CMD_DESTINATION_SEQ_ID_ALL_SEQUENCERS_FVAL               0

#define HWIO_QMEMBIST_USR_CMD_CFG_ADDR                                    0x80020018
#define HWIO_QMEMBIST_USR_CMD_CFG_RMSK                                    0x1fffffff
#define HWIO_QMEMBIST_USR_CMD_CFG_SHFT                                             0
#define HWIO_QMEMBIST_USR_CMD_CFG_IN                                      \
        in_dword_masked(HWIO_QMEMBIST_USR_CMD_CFG_ADDR, HWIO_QMEMBIST_USR_CMD_CFG_RMSK)
#define HWIO_QMEMBIST_USR_CMD_CFG_INM(m)                                  \
        in_dword_masked(HWIO_QMEMBIST_USR_CMD_CFG_ADDR, m)
#define HWIO_QMEMBIST_USR_CMD_CFG_OUT(v)                                  \
        out_dword(HWIO_QMEMBIST_USR_CMD_CFG_ADDR,v)
#define HWIO_QMEMBIST_USR_CMD_CFG_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_USR_CMD_CFG_ADDR,m,v,HWIO_QMEMBIST_USR_CMD_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_USR_CMD_CFG_SEQUENCER_COMMAND_BMSK                  0x1fffffff
#define HWIO_QMEMBIST_USR_CMD_CFG_SEQUENCER_COMMAND_SHFT                           0

#define HWIO_QMEMBIST_TEST_TRIGGER_ADDR                                   0x8002001c
#define HWIO_QMEMBIST_TEST_TRIGGER_RMSK                                          0x7
#define HWIO_QMEMBIST_TEST_TRIGGER_SHFT                                            0
#define HWIO_QMEMBIST_TEST_TRIGGER_IN                                     \
        in_dword_masked(HWIO_QMEMBIST_TEST_TRIGGER_ADDR, HWIO_QMEMBIST_TEST_TRIGGER_RMSK)
#define HWIO_QMEMBIST_TEST_TRIGGER_INM(m)                                 \
        in_dword_masked(HWIO_QMEMBIST_TEST_TRIGGER_ADDR, m)
#define HWIO_QMEMBIST_TEST_TRIGGER_OUT(v)                                 \
        out_dword(HWIO_QMEMBIST_TEST_TRIGGER_ADDR,v)
#define HWIO_QMEMBIST_TEST_TRIGGER_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_TEST_TRIGGER_ADDR,m,v,HWIO_QMEMBIST_TEST_TRIGGER_IN); \
		HWIO_INTFREE()
#define HWIO_QMEMBIST_TEST_TRIGGER_START_USR_CMD_BMSK                            0x4
#define HWIO_QMEMBIST_TEST_TRIGGER_START_USR_CMD_SHFT                            0x2
#define HWIO_QMEMBIST_TEST_TRIGGER_CONT_EMBEDDED_ALG_BMSK                        0x2
#define HWIO_QMEMBIST_TEST_TRIGGER_CONT_EMBEDDED_ALG_SHFT                        0x1
#define HWIO_QMEMBIST_TEST_TRIGGER_START_EMBEDDED_ALG_BMSK                       0x1
#define HWIO_QMEMBIST_TEST_TRIGGER_START_EMBEDDED_ALG_SHFT                         0

#define HWIO_QMEMBIST_TEST_STATUS_ADDR                                    0x80020020
#define HWIO_QMEMBIST_TEST_STATUS_RMSK                                           0x3
#define HWIO_QMEMBIST_TEST_STATUS_SHFT                                             0
#define HWIO_QMEMBIST_TEST_STATUS_IN                                      \
        in_dword_masked(HWIO_QMEMBIST_TEST_STATUS_ADDR, HWIO_QMEMBIST_TEST_STATUS_RMSK)
#define HWIO_QMEMBIST_TEST_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_QMEMBIST_TEST_STATUS_ADDR, m)
#define HWIO_QMEMBIST_TEST_STATUS_PAUSED_BMSK                                    0x2
#define HWIO_QMEMBIST_TEST_STATUS_PAUSED_SHFT                                    0x1
#define HWIO_QMEMBIST_TEST_STATUS_DONE_BMSK                                      0x1
#define HWIO_QMEMBIST_TEST_STATUS_DONE_SHFT                                        0

#define HWIO_QMEMBIST_TESTEDm_ADDR(m)                      (0x80020024+4*(m))
#define HWIO_QMEMBIST_TESTEDm_RMSK                                        0xffffffff
#define HWIO_QMEMBIST_TESTEDm_SHFT                                                 0
#define HWIO_QMEMBIST_TESTEDm_INI(m) \
        in_dword(HWIO_QMEMBIST_TESTEDm_ADDR(m))
#define HWIO_QMEMBIST_TESTEDm_INMI(m,mask) \
        in_dword_masked(HWIO_QMEMBIST_TESTEDm_ADDR(m), mask)
#define HWIO_QMEMBIST_TESTEDm_OUTI(m,v) \
        out_dword(HWIO_QMEMBIST_TESTEDm_ADDR(m),v)
#define HWIO_QMEMBIST_TESTEDm_SEQ_RAM_TESTED_BMSK                         0xffffffff
#define HWIO_QMEMBIST_TESTEDm_SEQ_RAM_TESTED_SHFT                                  0

#define HWIO_QMEMBIST_FAILEDm_ADDR(m)                      (0x80020034+4*(m))
#define HWIO_QMEMBIST_FAILEDm_RMSK                                        0xffffffff
#define HWIO_QMEMBIST_FAILEDm_SHFT                                                 0
#define HWIO_QMEMBIST_FAILEDm_INI(m) \
        in_dword(HWIO_QMEMBIST_FAILEDm_ADDR(m))
#define HWIO_QMEMBIST_FAILEDm_INMI(m,mask) \
        in_dword_masked(HWIO_QMEMBIST_FAILEDm_ADDR(m), mask)
#define HWIO_QMEMBIST_FAILEDm_OUTI(m,v) \
        out_dword(HWIO_QMEMBIST_FAILEDm_ADDR(m),v)
#define HWIO_QMEMBIST_FAILEDm_SEQ_RAM_FAILED_BMSK                         0xffffffff
#define HWIO_QMEMBIST_FAILEDm_SEQ_RAM_FAILED_SHFT                                  0

#define HWIO_QMEMBIST_RAM_FAIL_MAP_ADDR                                   0x80020044
#define HWIO_QMEMBIST_RAM_FAIL_MAP_RMSK                                       0xffff
#define HWIO_QMEMBIST_RAM_FAIL_MAP_SHFT                                            0
#define HWIO_QMEMBIST_RAM_FAIL_MAP_IN                                     \
        in_dword_masked(HWIO_QMEMBIST_RAM_FAIL_MAP_ADDR, HWIO_QMEMBIST_RAM_FAIL_MAP_RMSK)
#define HWIO_QMEMBIST_RAM_FAIL_MAP_INM(m)                                 \
        in_dword_masked(HWIO_QMEMBIST_RAM_FAIL_MAP_ADDR, m)
#define HWIO_QMEMBIST_RAM_FAIL_MAP_RAM_FAILED_BMSK                            0xffff
#define HWIO_QMEMBIST_RAM_FAIL_MAP_RAM_FAILED_SHFT                                 0

#define HWIO_QMEMBIST_CLKOFFm_ADDR(m)                      (0x80020048+4*(m))
#define HWIO_QMEMBIST_CLKOFFm_RMSK                                        0xffffffff
#define HWIO_QMEMBIST_CLKOFFm_SHFT                                                 0
#define HWIO_QMEMBIST_CLKOFFm_INI(m) \
        in_dword(HWIO_QMEMBIST_CLKOFFm_ADDR(m))
#define HWIO_QMEMBIST_CLKOFFm_INMI(m,mask) \
        in_dword_masked(HWIO_QMEMBIST_CLKOFFm_ADDR(m), mask)
#define HWIO_QMEMBIST_CLKOFFm_OUTI(m,v) \
        out_dword(HWIO_QMEMBIST_CLKOFFm_ADDR(m),v)
#define HWIO_QMEMBIST_CLKOFFm_OUTMI(m,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_QMEMBIST_CLKOFFm_ADDR(m),mask,v,HWIO_QMEMBIST_CLKOFFm_INI(m));\
		HWIO_INTFREE()
#define HWIO_QMEMBIST_CLKOFFm_SEQ_CLKOFF_BMSK                             0xffffffff
#define HWIO_QMEMBIST_CLKOFFm_SEQ_CLKOFF_SHFT                                      0

// Sub-Section 25.1.1: Structure of sequencer-commands
// Sub-Section 25.1.1.1: Reset (opcode = 000)
// Sub-Section 25.1.1.2: Execute algorithm (opcode = 001)
// Sub-Section 25.1.1.3: Execute decoders open (opcode = 010)
// Sub-Section 25.1.1.4: Test mode (opcode = 011)
// Sub-Section 25.1.1.5: Set address (opcode = 100)
// Sub-Section 25.1.1.6: Single word access (opcode = 101)
// Stop Parsing at Section 25.2: JTAG register chains
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// arm9_mti (0x24000 - 0x25FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_ARM9_MTI_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 2.3: ARM9 MTI registers
// Sub-Section 2.3.1: Miscellaneous registers
// Sub-Section 2.3.2: ARM9 MTI registers
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_ADDR                                 0x80024000
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_RMSK                                      0x7ff
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_SHFT                                          0
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_OUT(v)                               \
        out_dword(HWIO_CHIP_ARM9_TEST_MEM_ADDR_ADDR,v)
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_OUTM(m,v)                            \
        out_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_ADDR_ADDR,m,v,HWIO_CHIP_ARM9_TEST_MEM_ADDR_shadow)
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_DATA_BMSK                                 0x7ff
#define HWIO_CHIP_ARM9_TEST_MEM_ADDR_DATA_SHFT                                     0

#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_ADDR                                0x80024004
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_RMSK                                       0x1
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_SHFT                                         0
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_OUT(v)                              \
        out_dword(HWIO_CHIP_ARM9_TEST_MEM_WRITE_ADDR,v)
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_OUTM(m,v)                           \
        out_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_WRITE_ADDR,m,v,HWIO_CHIP_ARM9_TEST_MEM_WRITE_shadow)
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_DATA_BMSK                                  0x1
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_DATA_SHFT                                    0

#define HWIO_CHIP_ARM9_TEST_MEM_SEL_ADDR                                  0x80024008
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RMSK                                       0x3ff
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_SHFT                                           0
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_OUT(v)                                \
        out_dword(HWIO_CHIP_ARM9_TEST_MEM_SEL_ADDR,v)
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_OUTM(m,v)                             \
        out_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_SEL_ADDR,m,v,HWIO_CHIP_ARM9_TEST_MEM_SEL_shadow)
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_MTI_MUX_SEL_BMSK                           0x200
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_MTI_MUX_SEL_SHFT                             0x9
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_TST_EN_N_BMSK                              0x100
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_TST_EN_N_SHFT                                0x8
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_DN_UP_N_BMSK                                0x80
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_DN_UP_N_SHFT                                 0x7
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_TST_SEL_ALL_BMSK                            0x40
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_TST_SEL_ALL_SHFT                             0x6
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_BMSK                                0x3f
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_SHFT                                   0
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_CACHE_FVAL                  0x1
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_DTAG_FVAL                   0x2
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_ITAG_FVAL                   0x3
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_VALID_FVAL                  0x4
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_DDIRTY_FVAL                 0x5
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_MMU_DATA_FVAL               0x6
#define HWIO_CHIP_ARM9_TEST_MEM_SEL_RAM_SEL_TEST_MEM_MMU_TAG_FVAL                0x7

#define HWIO_CHIP_ARM9_TEST_MEM_READ0_ADDR                                0x8002400c
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_RMSK                                0xffffffff
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_SHFT                                         0
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_IN                                  \
        in_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_READ0_ADDR, HWIO_CHIP_ARM9_TEST_MEM_READ0_RMSK)
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_INM(m)                              \
        in_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_READ0_ADDR, m)
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_DATA_BMSK                           0xffffffff
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_DATA_SHFT                                    0

#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_ADDR                       0x80024010
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_RMSK                       0xffffffff
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_SHFT                                0
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_OUT(v)                     \
        out_dword(HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_ADDR,v)
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_OUTM(m,v)                  \
        out_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_ADDR,m,v,HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_shadow)
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_DATA_BMSK                  0xffffffff
#define HWIO_CHIP_ARM9_TEST_MEM_WRITE_NON_INCR_DATA_SHFT                           0

#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_ADDR                       0x80024014
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_RMSK                       0xffffffff
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_SHFT                                0
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_IN                         \
        in_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_ADDR, HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_RMSK)
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_INM(m)                     \
        in_dword_masked(HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_ADDR, m)
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_DATA_BMSK                  0xffffffff
#define HWIO_CHIP_ARM9_TEST_MEM_READ0_NON_INCR_DATA_SHFT                           0

#define HWIO_ARM9_11_MEM_ACC_CTRL_ADDR                                    0x80024018
#define HWIO_ARM9_11_MEM_ACC_CTRL_RMSK                                         0x3ff
#define HWIO_ARM9_11_MEM_ACC_CTRL_SHFT                                             0
#define HWIO_ARM9_11_MEM_ACC_CTRL_IN                                      \
        in_dword_masked(HWIO_ARM9_11_MEM_ACC_CTRL_ADDR, HWIO_ARM9_11_MEM_ACC_CTRL_RMSK)
#define HWIO_ARM9_11_MEM_ACC_CTRL_INM(m)                                  \
        in_dword_masked(HWIO_ARM9_11_MEM_ACC_CTRL_ADDR, m)
#define HWIO_ARM9_11_MEM_ACC_CTRL_OUT(v)                                  \
        out_dword(HWIO_ARM9_11_MEM_ACC_CTRL_ADDR,v)
#define HWIO_ARM9_11_MEM_ACC_CTRL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ARM9_11_MEM_ACC_CTRL_ADDR,m,v,HWIO_ARM9_11_MEM_ACC_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_ARM9_11_MEM_ACC_CTRL_SPARE_BMSK                                   0x200
#define HWIO_ARM9_11_MEM_ACC_CTRL_SPARE_SHFT                                     0x9
#define HWIO_ARM9_11_MEM_ACC_CTRL_ARM11_ACC_CNTLR_BMSK                         0x1e0
#define HWIO_ARM9_11_MEM_ACC_CTRL_ARM11_ACC_CNTLR_SHFT                           0x5
#define HWIO_ARM9_11_MEM_ACC_CTRL_ARM9_SW_CNTLR_EN_BMSK                         0x10
#define HWIO_ARM9_11_MEM_ACC_CTRL_ARM9_SW_CNTLR_EN_SHFT                          0x4
#define HWIO_ARM9_11_MEM_ACC_CTRL_ARM9_ACC_CNTLR_BMSK                            0xf
#define HWIO_ARM9_11_MEM_ACC_CTRL_ARM9_ACC_CNTLR_SHFT                              0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// sys_mpu (0x2C000 - 0x2DFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_SYS_MPU_FILE             generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 24.1.1: sys_mpu registers
#define HWIO_SYS_MPU_ENABLE_ADDR                                          0x8002c000
#define HWIO_SYS_MPU_ENABLE_RMSK                                                 0x1
#define HWIO_SYS_MPU_ENABLE_SHFT                                                   0
#define HWIO_SYS_MPU_ENABLE_IN                                            \
        in_dword_masked(HWIO_SYS_MPU_ENABLE_ADDR, HWIO_SYS_MPU_ENABLE_RMSK)
#define HWIO_SYS_MPU_ENABLE_INM(m)                                        \
        in_dword_masked(HWIO_SYS_MPU_ENABLE_ADDR, m)
#define HWIO_SYS_MPU_ENABLE_OUT(v)                                        \
        out_dword(HWIO_SYS_MPU_ENABLE_ADDR,v)
#define HWIO_SYS_MPU_ENABLE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_MPU_ENABLE_ADDR,m,v,HWIO_SYS_MPU_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_SYS_MPU_ENABLE_EN_BMSK                                              0x1
#define HWIO_SYS_MPU_ENABLE_EN_SHFT                                                0

#define HWIO_SYS_MPU_ERR_STATS_ADDR                                       0x8002c004
#define HWIO_SYS_MPU_ERR_STATS_RMSK                                       0xffc000ff
#define HWIO_SYS_MPU_ERR_STATS_SHFT                                                0
#define HWIO_SYS_MPU_ERR_STATS_IN                                         \
        in_dword_masked(HWIO_SYS_MPU_ERR_STATS_ADDR, HWIO_SYS_MPU_ERR_STATS_RMSK)
#define HWIO_SYS_MPU_ERR_STATS_INM(m)                                     \
        in_dword_masked(HWIO_SYS_MPU_ERR_STATS_ADDR, m)
#define HWIO_SYS_MPU_ERR_STATS_OUT(v)                                     \
        out_dword(HWIO_SYS_MPU_ERR_STATS_ADDR,v)
#define HWIO_SYS_MPU_ERR_STATS_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_MPU_ERR_STATS_ADDR,m,v,HWIO_SYS_MPU_ERR_STATS_IN); \
		HWIO_INTFREE()
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_ADDR_BMSK                          0xffc00000
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_ADDR_SHFT                                0x16
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_MID_BMSK                                 0xe0
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_MID_SHFT                                  0x5
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_SID_BMSK                                 0x1e
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_SID_SHFT                                  0x1
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_TYPE_BMSK                                 0x1
#define HWIO_SYS_MPU_ERR_STATS_BUS_REQ_TYPE_SHFT                                   0

#define HWIO_SYS_MPU_DEF_PART_PERM0_ADDR                                  0x8002c008
#define HWIO_SYS_MPU_DEF_PART_PERM0_RMSK                                        0x3f
#define HWIO_SYS_MPU_DEF_PART_PERM0_SHFT                                           0
#define HWIO_SYS_MPU_DEF_PART_PERM0_IN                                    \
        in_dword_masked(HWIO_SYS_MPU_DEF_PART_PERM0_ADDR, HWIO_SYS_MPU_DEF_PART_PERM0_RMSK)
#define HWIO_SYS_MPU_DEF_PART_PERM0_INM(m)                                \
        in_dword_masked(HWIO_SYS_MPU_DEF_PART_PERM0_ADDR, m)
#define HWIO_SYS_MPU_DEF_PART_PERM0_OUT(v)                                \
        out_dword(HWIO_SYS_MPU_DEF_PART_PERM0_ADDR,v)
#define HWIO_SYS_MPU_DEF_PART_PERM0_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_MPU_DEF_PART_PERM0_ADDR,m,v,HWIO_SYS_MPU_DEF_PART_PERM0_IN); \
		HWIO_INTFREE()
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_2_BMSK                                   0x30
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_2_SHFT                                    0x4
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_2_NO_ACCESS_FVAL                            0
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_2_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_2_WRITE_ONLY_FVAL                         0x2
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_2_READ_AND_WRITE_FVAL                     0x3
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_1_BMSK                                    0xc
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_1_SHFT                                    0x2
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_1_NO_ACCESS_FVAL                            0
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_1_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_1_WRITE_ONLY_FVAL                         0x2
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_1_READ_AND_WRITE_FVAL                     0x3
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_0_BMSK                                    0x3
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_0_SHFT                                      0
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_0_NO_ACCESS_FVAL                            0
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_0_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_0_WRITE_ONLY_FVAL                         0x2
#define HWIO_SYS_MPU_DEF_PART_PERM0_ID_0_READ_AND_WRITE_FVAL                     0x3

#define HWIO_SYS_MPU_PART_START_ADDRa_ADDR(a)                      (0x8002c020+0x20*(a))
#define HWIO_SYS_MPU_PART_START_ADDRa_RMSK                                0xffffffff
#define HWIO_SYS_MPU_PART_START_ADDRa_SHFT                                         0
#define HWIO_SYS_MPU_PART_START_ADDRa_INI(a) \
        in_dword(HWIO_SYS_MPU_PART_START_ADDRa_ADDR(a))
#define HWIO_SYS_MPU_PART_START_ADDRa_INMI(a,mask) \
        in_dword_masked(HWIO_SYS_MPU_PART_START_ADDRa_ADDR(a), mask)
#define HWIO_SYS_MPU_PART_START_ADDRa_OUTI(a,v) \
        out_dword(HWIO_SYS_MPU_PART_START_ADDRa_ADDR(a),v)
#define HWIO_SYS_MPU_PART_START_ADDRa_OUTMI(a,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_MPU_PART_START_ADDRa_ADDR(a),mask,v,HWIO_SYS_MPU_PART_START_ADDRa_INI(a));\
		HWIO_INTFREE()
#define HWIO_SYS_MPU_PART_START_ADDRa_PART_ADDR_START_BMSK                0xffc00000
#define HWIO_SYS_MPU_PART_START_ADDRa_PART_ADDR_START_SHFT                      0x16
#define HWIO_SYS_MPU_PART_START_ADDRa_RESERVED_BITS21_0_BMSK                0x3fffff
#define HWIO_SYS_MPU_PART_START_ADDRa_RESERVED_BITS21_0_SHFT                       0

#define HWIO_SYS_MPU_PART_END_ADDRa_ADDR(a)                      (0x8002c024+0x20*(a))
#define HWIO_SYS_MPU_PART_END_ADDRa_RMSK                                  0xffffffff
#define HWIO_SYS_MPU_PART_END_ADDRa_SHFT                                           0
#define HWIO_SYS_MPU_PART_END_ADDRa_INI(a) \
        in_dword(HWIO_SYS_MPU_PART_END_ADDRa_ADDR(a))
#define HWIO_SYS_MPU_PART_END_ADDRa_INMI(a,mask) \
        in_dword_masked(HWIO_SYS_MPU_PART_END_ADDRa_ADDR(a), mask)
#define HWIO_SYS_MPU_PART_END_ADDRa_OUTI(a,v) \
        out_dword(HWIO_SYS_MPU_PART_END_ADDRa_ADDR(a),v)
#define HWIO_SYS_MPU_PART_END_ADDRa_OUTMI(a,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_MPU_PART_END_ADDRa_ADDR(a),mask,v,HWIO_SYS_MPU_PART_END_ADDRa_INI(a));\
		HWIO_INTFREE()
#define HWIO_SYS_MPU_PART_END_ADDRa_PART_ADDR_START_BMSK                  0xffc00000
#define HWIO_SYS_MPU_PART_END_ADDRa_PART_ADDR_START_SHFT                        0x16
#define HWIO_SYS_MPU_PART_END_ADDRa_RESERVED_BITS21_0_BMSK                  0x3fffff
#define HWIO_SYS_MPU_PART_END_ADDRa_RESERVED_BITS21_0_SHFT                         0

#define HWIO_SYS_MPU_PART_PERM0a_ADDR(a)                      (0x8002c028+0x20*(a))
#define HWIO_SYS_MPU_PART_PERM0a_RMSK                                           0x3f
#define HWIO_SYS_MPU_PART_PERM0a_SHFT                                              0
#define HWIO_SYS_MPU_PART_PERM0a_INI(a) \
        in_dword(HWIO_SYS_MPU_PART_PERM0a_ADDR(a))
#define HWIO_SYS_MPU_PART_PERM0a_INMI(a,mask) \
        in_dword_masked(HWIO_SYS_MPU_PART_PERM0a_ADDR(a), mask)
#define HWIO_SYS_MPU_PART_PERM0a_OUTI(a,v) \
        out_dword(HWIO_SYS_MPU_PART_PERM0a_ADDR(a),v)
#define HWIO_SYS_MPU_PART_PERM0a_OUTMI(a,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SYS_MPU_PART_PERM0a_ADDR(a),mask,v,HWIO_SYS_MPU_PART_PERM0a_INI(a));\
		HWIO_INTFREE()
#define HWIO_SYS_MPU_PART_PERM0a_ID_2_BMSK                                      0x30
#define HWIO_SYS_MPU_PART_PERM0a_ID_2_SHFT                                       0x4
#define HWIO_SYS_MPU_PART_PERM0a_ID_2_NO_ACCESS_FVAL                               0
#define HWIO_SYS_MPU_PART_PERM0a_ID_2_READ_ONLY_FVAL                             0x1
#define HWIO_SYS_MPU_PART_PERM0a_ID_2_WRITE_ONLY_FVAL                            0x2
#define HWIO_SYS_MPU_PART_PERM0a_ID_2_READ_AND_WRITE_FVAL                        0x3
#define HWIO_SYS_MPU_PART_PERM0a_ID_1_BMSK                                       0xc
#define HWIO_SYS_MPU_PART_PERM0a_ID_1_SHFT                                       0x2
#define HWIO_SYS_MPU_PART_PERM0a_ID_1_NO_ACCESS_FVAL                               0
#define HWIO_SYS_MPU_PART_PERM0a_ID_1_READ_ONLY_FVAL                             0x1
#define HWIO_SYS_MPU_PART_PERM0a_ID_1_WRITE_ONLY_FVAL                            0x2
#define HWIO_SYS_MPU_PART_PERM0a_ID_1_READ_AND_WRITE_FVAL                        0x3
#define HWIO_SYS_MPU_PART_PERM0a_ID_0_BMSK                                       0x3
#define HWIO_SYS_MPU_PART_PERM0a_ID_0_SHFT                                         0
#define HWIO_SYS_MPU_PART_PERM0a_ID_0_NO_ACCESS_FVAL                               0
#define HWIO_SYS_MPU_PART_PERM0a_ID_0_READ_ONLY_FVAL                             0x1
#define HWIO_SYS_MPU_PART_PERM0a_ID_0_WRITE_ONLY_FVAL                            0x2
#define HWIO_SYS_MPU_PART_PERM0a_ID_0_READ_AND_WRITE_FVAL                        0x3

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// app_mpu (0x2E000 - 0x2FFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_APP_MPU_FILE             generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 25.1.1: app_mpu registers
#define HWIO_APP_MPU_ENABLE_ADDR                                          0x8002e000
#define HWIO_APP_MPU_ENABLE_RMSK                                                 0x1
#define HWIO_APP_MPU_ENABLE_SHFT                                                   0
#define HWIO_APP_MPU_ENABLE_IN                                            \
        in_dword_masked(HWIO_APP_MPU_ENABLE_ADDR, HWIO_APP_MPU_ENABLE_RMSK)
#define HWIO_APP_MPU_ENABLE_INM(m)                                        \
        in_dword_masked(HWIO_APP_MPU_ENABLE_ADDR, m)
#define HWIO_APP_MPU_ENABLE_OUT(v)                                        \
        out_dword(HWIO_APP_MPU_ENABLE_ADDR,v)
#define HWIO_APP_MPU_ENABLE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_MPU_ENABLE_ADDR,m,v,HWIO_APP_MPU_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_APP_MPU_ENABLE_EN_BMSK                                              0x1
#define HWIO_APP_MPU_ENABLE_EN_SHFT                                                0
#define HWIO_APP_MPU_ENABLE_EN_ENABLED_FVAL                                      0x1
#define HWIO_APP_MPU_ENABLE_EN_NOT_ENABLED_FVAL                                    0

#define HWIO_APP_MPU_ERR_STATS_ADDR                                       0x8002e004
#define HWIO_APP_MPU_ERR_STATS_RMSK                                       0xffc000ff
#define HWIO_APP_MPU_ERR_STATS_SHFT                                                0
#define HWIO_APP_MPU_ERR_STATS_IN                                         \
        in_dword_masked(HWIO_APP_MPU_ERR_STATS_ADDR, HWIO_APP_MPU_ERR_STATS_RMSK)
#define HWIO_APP_MPU_ERR_STATS_INM(m)                                     \
        in_dword_masked(HWIO_APP_MPU_ERR_STATS_ADDR, m)
#define HWIO_APP_MPU_ERR_STATS_OUT(v)                                     \
        out_dword(HWIO_APP_MPU_ERR_STATS_ADDR,v)
#define HWIO_APP_MPU_ERR_STATS_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_MPU_ERR_STATS_ADDR,m,v,HWIO_APP_MPU_ERR_STATS_IN); \
		HWIO_INTFREE()
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_ADDR_BMSK                          0xffc00000
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_ADDR_SHFT                                0x16
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_MID_BMSK                                 0xe0
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_MID_SHFT                                  0x5
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_SID_BMSK                                 0x1e
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_SID_SHFT                                  0x1
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_TYPE_BMSK                                 0x1
#define HWIO_APP_MPU_ERR_STATS_BUS_REQ_TYPE_SHFT                                   0

#define HWIO_APP_MPU_DEF_PART_PERM0_ADDR                                  0x8002e008
#define HWIO_APP_MPU_DEF_PART_PERM0_RMSK                                      0x3fff
#define HWIO_APP_MPU_DEF_PART_PERM0_SHFT                                           0
#define HWIO_APP_MPU_DEF_PART_PERM0_IN                                    \
        in_dword_masked(HWIO_APP_MPU_DEF_PART_PERM0_ADDR, HWIO_APP_MPU_DEF_PART_PERM0_RMSK)
#define HWIO_APP_MPU_DEF_PART_PERM0_INM(m)                                \
        in_dword_masked(HWIO_APP_MPU_DEF_PART_PERM0_ADDR, m)
#define HWIO_APP_MPU_DEF_PART_PERM0_OUT(v)                                \
        out_dword(HWIO_APP_MPU_DEF_PART_PERM0_ADDR,v)
#define HWIO_APP_MPU_DEF_PART_PERM0_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_MPU_DEF_PART_PERM0_ADDR,m,v,HWIO_APP_MPU_DEF_PART_PERM0_IN); \
		HWIO_INTFREE()
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_6_BMSK                                 0x3000
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_6_SHFT                                    0xc
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_6_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_6_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_6_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_6_READ_AND_WRITE_FVAL                     0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_5_BMSK                                  0xc00
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_5_SHFT                                    0xa
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_5_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_5_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_5_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_5_READ_AND_WRITE_FVAL                     0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_4_BMSK                                  0x300
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_4_SHFT                                    0x8
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_4_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_4_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_4_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_4_READ_AND_WRITE_FVAL                     0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_3_BMSK                                   0xc0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_3_SHFT                                    0x6
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_3_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_3_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_3_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_3_READ_AND_WRITE_FVAL                     0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_2_BMSK                                   0x30
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_2_SHFT                                    0x4
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_2_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_2_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_2_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_2_READ_AND_WRITE_FVAL                     0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_1_BMSK                                    0xc
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_1_SHFT                                    0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_1_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_1_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_1_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_1_READ_AND_WRITE_FVAL                     0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_0_BMSK                                    0x3
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_0_SHFT                                      0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_0_NO_ACCESS_FVAL                            0
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_0_RESERVED_PROGRAMMING_FVAL               0x1
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_0_WRITE_ONLY_FVAL                         0x2
#define HWIO_APP_MPU_DEF_PART_PERM0_ID_0_READ_AND_WRITE_FVAL                     0x3

#define HWIO_APP_MPU_PART_START_ADDRa_ADDR(a)                      (0x8002e020+0x20*(a))
#define HWIO_APP_MPU_PART_START_ADDRa_RMSK                                0xffffffff
#define HWIO_APP_MPU_PART_START_ADDRa_SHFT                                         0
#define HWIO_APP_MPU_PART_START_ADDRa_INI(a) \
        in_dword(HWIO_APP_MPU_PART_START_ADDRa_ADDR(a))
#define HWIO_APP_MPU_PART_START_ADDRa_INMI(a,mask) \
        in_dword_masked(HWIO_APP_MPU_PART_START_ADDRa_ADDR(a), mask)
#define HWIO_APP_MPU_PART_START_ADDRa_OUTI(a,v) \
        out_dword(HWIO_APP_MPU_PART_START_ADDRa_ADDR(a),v)
#define HWIO_APP_MPU_PART_START_ADDRa_OUTMI(a,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_MPU_PART_START_ADDRa_ADDR(a),mask,v,HWIO_APP_MPU_PART_START_ADDRa_INI(a));\
		HWIO_INTFREE()
#define HWIO_APP_MPU_PART_START_ADDRa_PART_ADDR_START_BMSK                0xffc00000
#define HWIO_APP_MPU_PART_START_ADDRa_PART_ADDR_START_SHFT                      0x16
#define HWIO_APP_MPU_PART_START_ADDRa_RESERVED_BITS21_0_BMSK                0x3fffff
#define HWIO_APP_MPU_PART_START_ADDRa_RESERVED_BITS21_0_SHFT                       0

#define HWIO_APP_MPU_PART_END_ADDRa_ADDR(a)                      (0x8002e024+0x20*(a))
#define HWIO_APP_MPU_PART_END_ADDRa_RMSK                                  0xffffffff
#define HWIO_APP_MPU_PART_END_ADDRa_SHFT                                           0
#define HWIO_APP_MPU_PART_END_ADDRa_INI(a) \
        in_dword(HWIO_APP_MPU_PART_END_ADDRa_ADDR(a))
#define HWIO_APP_MPU_PART_END_ADDRa_INMI(a,mask) \
        in_dword_masked(HWIO_APP_MPU_PART_END_ADDRa_ADDR(a), mask)
#define HWIO_APP_MPU_PART_END_ADDRa_OUTI(a,v) \
        out_dword(HWIO_APP_MPU_PART_END_ADDRa_ADDR(a),v)
#define HWIO_APP_MPU_PART_END_ADDRa_OUTMI(a,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_MPU_PART_END_ADDRa_ADDR(a),mask,v,HWIO_APP_MPU_PART_END_ADDRa_INI(a));\
		HWIO_INTFREE()
#define HWIO_APP_MPU_PART_END_ADDRa_PART_ADDR_START_BMSK                  0xffc00000
#define HWIO_APP_MPU_PART_END_ADDRa_PART_ADDR_START_SHFT                        0x16
#define HWIO_APP_MPU_PART_END_ADDRa_RESERVED_BITS21_0_BMSK                  0x3fffff
#define HWIO_APP_MPU_PART_END_ADDRa_RESERVED_BITS21_0_SHFT                         0

#define HWIO_APP_MPU_PART_PERM0a_ADDR(a)                      (0x8002e028+0x20*(a))
#define HWIO_APP_MPU_PART_PERM0a_RMSK                                         0x3fff
#define HWIO_APP_MPU_PART_PERM0a_SHFT                                              0
#define HWIO_APP_MPU_PART_PERM0a_INI(a) \
        in_dword(HWIO_APP_MPU_PART_PERM0a_ADDR(a))
#define HWIO_APP_MPU_PART_PERM0a_INMI(a,mask) \
        in_dword_masked(HWIO_APP_MPU_PART_PERM0a_ADDR(a), mask)
#define HWIO_APP_MPU_PART_PERM0a_OUTI(a,v) \
        out_dword(HWIO_APP_MPU_PART_PERM0a_ADDR(a),v)
#define HWIO_APP_MPU_PART_PERM0a_OUTMI(a,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_APP_MPU_PART_PERM0a_ADDR(a),mask,v,HWIO_APP_MPU_PART_PERM0a_INI(a));\
		HWIO_INTFREE()
#define HWIO_APP_MPU_PART_PERM0a_ID_6_BMSK                                    0x3000
#define HWIO_APP_MPU_PART_PERM0a_ID_6_SHFT                                       0xc
#define HWIO_APP_MPU_PART_PERM0a_ID_6_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_6_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_6_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_6_READ_AND_WRITE_FVAL                        0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_5_BMSK                                     0xc00
#define HWIO_APP_MPU_PART_PERM0a_ID_5_SHFT                                       0xa
#define HWIO_APP_MPU_PART_PERM0a_ID_5_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_5_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_5_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_5_READ_AND_WRITE_FVAL                        0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_4_BMSK                                     0x300
#define HWIO_APP_MPU_PART_PERM0a_ID_4_SHFT                                       0x8
#define HWIO_APP_MPU_PART_PERM0a_ID_4_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_4_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_4_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_4_READ_AND_WRITE_FVAL                        0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_3_BMSK                                      0xc0
#define HWIO_APP_MPU_PART_PERM0a_ID_3_SHFT                                       0x6
#define HWIO_APP_MPU_PART_PERM0a_ID_3_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_3_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_3_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_3_READ_AND_WRITE_FVAL                        0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_2_BMSK                                      0x30
#define HWIO_APP_MPU_PART_PERM0a_ID_2_SHFT                                       0x4
#define HWIO_APP_MPU_PART_PERM0a_ID_2_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_2_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_2_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_2_READ_AND_WRITE_FVAL                        0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_1_BMSK                                       0xc
#define HWIO_APP_MPU_PART_PERM0a_ID_1_SHFT                                       0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_1_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_1_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_1_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_1_READ_AND_WRITE_FVAL                        0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_0_BMSK                                       0x3
#define HWIO_APP_MPU_PART_PERM0a_ID_0_SHFT                                         0
#define HWIO_APP_MPU_PART_PERM0a_ID_0_NO_ACCESS_FVAL                               0
#define HWIO_APP_MPU_PART_PERM0a_ID_0_READ_ONLY_FVAL                             0x1
#define HWIO_APP_MPU_PART_PERM0a_ID_0_WRITE_ONLY_FVAL                            0x2
#define HWIO_APP_MPU_PART_PERM0a_ID_0_READ_AND_WRITE_FVAL                        0x3

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// wdog_slp (0x34000 - 0x35FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_WDOG_SLP_FILE            generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 15.2: ARM registers
// Sub-Section 15.2.1: MICRO_CLK Registers
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_ADDR                                0x80034000
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_RMSK                                    0xffff
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_SHFT                                         0
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_IN                                  \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_0_COUNT_ADDR, HWIO_SLEEP_XTAL_TIMER_0_COUNT_RMSK)
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_INM(m)                              \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_0_COUNT_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_DATA_BMSK                               0xffff
#define HWIO_SLEEP_XTAL_TIMER_0_COUNT_DATA_SHFT                                    0

#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_ADDR                                0x80034004
#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_RMSK                                    0xffff
#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_SHFT                                         0
#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_IN                                  \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_1_COUNT_ADDR, HWIO_SLEEP_XTAL_TIMER_1_COUNT_RMSK)
#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_INM(m)                              \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_1_COUNT_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_DATA_BMSK                               0xffff
#define HWIO_SLEEP_XTAL_TIMER_1_COUNT_DATA_SHFT                                    0

#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_ADDR                               0x80034008
#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_RMSK                               0xffffffff
#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_SHFT                                        0
#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_IN                                 \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMETICK_COUNT_ADDR, HWIO_SLEEP_XTAL_TIMETICK_COUNT_RMSK)
#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_INM(m)                             \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMETICK_COUNT_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_DATA_BMSK                          0xffffffff
#define HWIO_SLEEP_XTAL_TIMETICK_COUNT_DATA_SHFT                                   0

#define HWIO_WDOG_RESET_ADDR                                              0x8003400c
#define HWIO_WDOG_RESET_RMSK                                                     0x1
#define HWIO_WDOG_RESET_SHFT                                                       0
#define HWIO_WDOG_RESET_OUT(v)                                            \
        out_dword(HWIO_WDOG_RESET_ADDR,v)
#define HWIO_WDOG_RESET_OUTM(m,v)                                         \
        out_dword_masked(HWIO_WDOG_RESET_ADDR,m,v,HWIO_WDOG_RESET_shadow)
#define HWIO_WDOG_RESET_WATCH_DOG_BMSK                                           0x1
#define HWIO_WDOG_RESET_WATCH_DOG_SHFT                                             0

#define HWIO_AUTOKICK_START_ADDR                                          0x80034010
#define HWIO_AUTOKICK_START_RMSK                                                 0x1
#define HWIO_AUTOKICK_START_SHFT                                                   0
#define HWIO_AUTOKICK_START_OUT(v)                                        \
        out_dword(HWIO_AUTOKICK_START_ADDR,v)
#define HWIO_AUTOKICK_START_OUTM(m,v)                                     \
        out_dword_masked(HWIO_AUTOKICK_START_ADDR,m,v,HWIO_AUTOKICK_START_shadow)
#define HWIO_AUTOKICK_START_AUTO_KICK_START_BMSK                                 0x1
#define HWIO_AUTOKICK_START_AUTO_KICK_START_SHFT                                   0

#define HWIO_WDOG_UNMASKED_INT_EN_ADDR                                    0x80034014
#define HWIO_WDOG_UNMASKED_INT_EN_RMSK                                           0x1
#define HWIO_WDOG_UNMASKED_INT_EN_SHFT                                             0
#define HWIO_WDOG_UNMASKED_INT_EN_OUT(v)                                  \
        out_dword(HWIO_WDOG_UNMASKED_INT_EN_ADDR,v)
#define HWIO_WDOG_UNMASKED_INT_EN_OUTM(m,v)                               \
        out_dword_masked(HWIO_WDOG_UNMASKED_INT_EN_ADDR,m,v,HWIO_WDOG_UNMASKED_INT_EN_shadow)
#define HWIO_WDOG_UNMASKED_INT_EN_UNMASKED_INT_ENABLE_BMSK                       0x1
#define HWIO_WDOG_UNMASKED_INT_EN_UNMASKED_INT_ENABLE_SHFT                         0
#define HWIO_WDOG_UNMASKED_INT_EN_UNMASKED_INT_ENABLE_CAUSE_AN_UNMASKED_INTERRUPT_EVENT_TO_WAKEUP_THE_WATCHDOG_TIMER_FVAL        0x1
#define HWIO_WDOG_UNMASKED_INT_EN_UNMASKED_INT_ENABLE_UNMASKED_INTERRUPT_EVENT_IS_IGNORED_AND_CANNOT_WAKEUP_THE_WATCHDOG_TIMER_FVAL          0

#define HWIO_WDOG_STATUS_ADDR                                             0x80034018
#define HWIO_WDOG_STATUS_RMSK                                                0x1ffff
#define HWIO_WDOG_STATUS_SHFT                                                      0
#define HWIO_WDOG_STATUS_IN                                               \
        in_dword_masked(HWIO_WDOG_STATUS_ADDR, HWIO_WDOG_STATUS_RMSK)
#define HWIO_WDOG_STATUS_INM(m)                                           \
        in_dword_masked(HWIO_WDOG_STATUS_ADDR, m)
#define HWIO_WDOG_STATUS_WDOG_COUNT_BMSK                                     0x1fff8
#define HWIO_WDOG_STATUS_WDOG_COUNT_SHFT                                         0x3
#define HWIO_WDOG_STATUS_WDOG_CNT_RESET_STATUS_BMSK                              0x4
#define HWIO_WDOG_STATUS_WDOG_CNT_RESET_STATUS_SHFT                              0x2
#define HWIO_WDOG_STATUS_AUTOKICK_EN_BMSK                                        0x2
#define HWIO_WDOG_STATUS_AUTOKICK_EN_SHFT                                        0x1
#define HWIO_WDOG_STATUS_AUTOKICK_EN_ON_FVAL                                     0x1
#define HWIO_WDOG_STATUS_AUTOKICK_EN_OFF_FVAL                                      0
#define HWIO_WDOG_STATUS_RESET_STATUS_BMSK                                       0x1
#define HWIO_WDOG_STATUS_RESET_STATUS_SHFT                                         0
#define HWIO_WDOG_STATUS_RESET_STATUS_WATCHDOG_RESET_FVAL                        0x1
#define HWIO_WDOG_STATUS_RESET_STATUS_RESIN_N_RESET_FVAL                           0

// Sub-Section 15.2.2: WDOG_SLP_CLK registers
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ADDR                               0x800340b0
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_RMSK                                      0x3
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_SHFT                                        0
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_IN                                 \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ADDR, HWIO_SLEEP_XTAL_TIMER_0_ENABLE_RMSK)
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_INM(m)                             \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_OUT(v)                             \
        out_dword(HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ADDR,v)
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ADDR,m,v,HWIO_SLEEP_XTAL_TIMER_0_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_SYNC_STATUS_BMSK                          0x2
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_SYNC_STATUS_SHFT                          0x1
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ENABLE_BMSK                               0x1
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ENABLE_SHFT                                 0
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ENABLE_RESET_FVAL                           0
#define HWIO_SLEEP_XTAL_TIMER_0_ENABLE_ENABLE_ENABLE_FVAL                        0x1

#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ADDR                               0x800340b4
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_RMSK                                      0x3
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_SHFT                                        0
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_IN                                 \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ADDR, HWIO_SLEEP_XTAL_TIMER_1_ENABLE_RMSK)
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_INM(m)                             \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_OUT(v)                             \
        out_dword(HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ADDR,v)
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_OUTM(m,v)                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ADDR,m,v,HWIO_SLEEP_XTAL_TIMER_1_ENABLE_IN); \
		HWIO_INTFREE()
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_SYNC_STATUS_BMSK                          0x2
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_SYNC_STATUS_SHFT                          0x1
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ENABLE_BMSK                               0x1
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ENABLE_SHFT                                 0
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ENABLE_RESET_FVAL                           0
#define HWIO_SLEEP_XTAL_TIMER_1_ENABLE_ENABLE_ENABLE_FVAL                        0x1

#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_ADDR                            0x800340b8
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_RMSK                               0x1ffff
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_SHFT                                     0
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_IN                              \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_ADDR, HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_RMSK)
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_INM(m)                          \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_OUT(v)                          \
        out_dword(HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_ADDR,v)
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_ADDR,m,v,HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_SYNC_STATUS_BMSK                   0x10000
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_SYNC_STATUS_SHFT                      0x10
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_DATA_BMSK                           0xffff
#define HWIO_SLEEP_XTAL_TIMER_0_MATCH_VAL_DATA_SHFT                                0

#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_ADDR                            0x800340bc
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_RMSK                               0x1ffff
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_SHFT                                     0
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_IN                              \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_ADDR, HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_RMSK)
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_INM(m)                          \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_OUT(v)                          \
        out_dword(HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_ADDR,v)
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_OUTM(m,v)                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_ADDR,m,v,HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_SYNC_STATUS_BMSK                   0x10000
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_SYNC_STATUS_SHFT                      0x10
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_DATA_BMSK                           0xffff
#define HWIO_SLEEP_XTAL_TIMER_1_MATCH_VAL_DATA_SHFT                                0

#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_ADDR                    0x800340c0
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_RMSK                           0x1
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_SHFT                             0
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_IN                      \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_ADDR, HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_RMSK)
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_INM(m)                  \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_SYNC_STATUS_BMSK               0x1
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_STATUS_SYNC_STATUS_SHFT                 0

#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_ADDR                           0x800340c4
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_RMSK                           0xffffffff
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_SHFT                                    0
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_IN                             \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_ADDR, HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_RMSK)
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_INM(m)                         \
        in_dword_masked(HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_ADDR, m)
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_OUT(v)                         \
        out_dword(HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_ADDR,v)
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_OUTM(m,v)                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_ADDR,m,v,HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_IN); \
		HWIO_INTFREE()
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_DATA_BMSK                      0xffffffff
#define HWIO_SLEEP_XTAL_TIMETICK_MATCH_VAL_DATA_SHFT                               0

#define HWIO_WDOG_EXPIRED_WIDTH_ADDR                                      0x800340c8
#define HWIO_WDOG_EXPIRED_WIDTH_RMSK                                          0x7fff
#define HWIO_WDOG_EXPIRED_WIDTH_SHFT                                               0
#define HWIO_WDOG_EXPIRED_WIDTH_IN                                        \
        in_dword_masked(HWIO_WDOG_EXPIRED_WIDTH_ADDR, HWIO_WDOG_EXPIRED_WIDTH_RMSK)
#define HWIO_WDOG_EXPIRED_WIDTH_INM(m)                                    \
        in_dword_masked(HWIO_WDOG_EXPIRED_WIDTH_ADDR, m)
#define HWIO_WDOG_EXPIRED_WIDTH_OUT(v)                                    \
        out_dword(HWIO_WDOG_EXPIRED_WIDTH_ADDR,v)
#define HWIO_WDOG_EXPIRED_WIDTH_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_WDOG_EXPIRED_WIDTH_ADDR,m,v,HWIO_WDOG_EXPIRED_WIDTH_IN); \
		HWIO_INTFREE()
#define HWIO_WDOG_EXPIRED_WIDTH_SYNC_STATUS_BMSK                              0x4000
#define HWIO_WDOG_EXPIRED_WIDTH_SYNC_STATUS_SHFT                                 0xe
#define HWIO_WDOG_EXPIRED_WIDTH_DATA_BMSK                                     0x3fff
#define HWIO_WDOG_EXPIRED_WIDTH_DATA_SHFT                                          0

#define HWIO_WDOG_TEST_LOAD_STATUS_ADDR                                   0x800340cc
#define HWIO_WDOG_TEST_LOAD_STATUS_RMSK                                          0x1
#define HWIO_WDOG_TEST_LOAD_STATUS_SHFT                                            0
#define HWIO_WDOG_TEST_LOAD_STATUS_IN                                     \
        in_dword_masked(HWIO_WDOG_TEST_LOAD_STATUS_ADDR, HWIO_WDOG_TEST_LOAD_STATUS_RMSK)
#define HWIO_WDOG_TEST_LOAD_STATUS_INM(m)                                 \
        in_dword_masked(HWIO_WDOG_TEST_LOAD_STATUS_ADDR, m)
#define HWIO_WDOG_TEST_LOAD_STATUS_SYNC_STATUS_BMSK                              0x1
#define HWIO_WDOG_TEST_LOAD_STATUS_SYNC_STATUS_SHFT                                0

#define HWIO_WDOG_TEST_LOAD_ADDR                                          0x800340d0
#define HWIO_WDOG_TEST_LOAD_RMSK                                                 0x1
#define HWIO_WDOG_TEST_LOAD_SHFT                                                   0
#define HWIO_WDOG_TEST_LOAD_OUT(v)                                        \
        out_dword(HWIO_WDOG_TEST_LOAD_ADDR,v)
#define HWIO_WDOG_TEST_LOAD_OUTM(m,v)                                     \
        out_dword_masked(HWIO_WDOG_TEST_LOAD_ADDR,m,v,HWIO_WDOG_TEST_LOAD_shadow)
#define HWIO_WDOG_TEST_LOAD_LOAD_BMSK                                            0x1
#define HWIO_WDOG_TEST_LOAD_LOAD_SHFT                                              0

#define HWIO_WDOG_TEST_ADDR                                               0x800340d4
#define HWIO_WDOG_TEST_RMSK                                                   0x7fff
#define HWIO_WDOG_TEST_SHFT                                                        0
#define HWIO_WDOG_TEST_IN                                                 \
        in_dword_masked(HWIO_WDOG_TEST_ADDR, HWIO_WDOG_TEST_RMSK)
#define HWIO_WDOG_TEST_INM(m)                                             \
        in_dword_masked(HWIO_WDOG_TEST_ADDR, m)
#define HWIO_WDOG_TEST_OUT(v)                                             \
        out_dword(HWIO_WDOG_TEST_ADDR,v)
#define HWIO_WDOG_TEST_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_WDOG_TEST_ADDR,m,v,HWIO_WDOG_TEST_IN); \
		HWIO_INTFREE()
#define HWIO_WDOG_TEST_SYNC_STATUS_BMSK                                       0x4000
#define HWIO_WDOG_TEST_SYNC_STATUS_SHFT                                          0xe
#define HWIO_WDOG_TEST_WDOG_TEST_CNT_BMSK                                     0x3fff
#define HWIO_WDOG_TEST_WDOG_TEST_CNT_SHFT                                          0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// efuse (0x36000 - 0x37FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIPADDR_EFUSE_FILE               generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 11.1.1: Efuse registers
#define HWIO_EF_CHAIN_SEL_ADDR                                            0x80036000
#define HWIO_EF_CHAIN_SEL_RMSK                                                   0xf
#define HWIO_EF_CHAIN_SEL_SHFT                                                     0
#define HWIO_EF_CHAIN_SEL_IN                                              \
        in_dword_masked(HWIO_EF_CHAIN_SEL_ADDR, HWIO_EF_CHAIN_SEL_RMSK)
#define HWIO_EF_CHAIN_SEL_INM(m)                                          \
        in_dword_masked(HWIO_EF_CHAIN_SEL_ADDR, m)
#define HWIO_EF_CHAIN_SEL_OUT(v)                                          \
        out_dword(HWIO_EF_CHAIN_SEL_ADDR,v)
#define HWIO_EF_CHAIN_SEL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EF_CHAIN_SEL_ADDR,m,v,HWIO_EF_CHAIN_SEL_IN); \
		HWIO_INTFREE()
#define HWIO_EF_CHAIN_SEL_CHIP_ID_CHAIN_SEL_BMSK                                 0x8
#define HWIO_EF_CHAIN_SEL_CHIP_ID_CHAIN_SEL_SHFT                                 0x3
#define HWIO_EF_CHAIN_SEL_CHIP_ID_CHAIN_SEL_DO_NOT_SELECT_THIS_CHAIN_FVAL          0
#define HWIO_EF_CHAIN_SEL_CHIP_ID_CHAIN_SEL_SELECT_THIS_CHAIN_FVAL               0x1
#define HWIO_EF_CHAIN_SEL_CONFIG_CHAIN_SEL_BMSK                                  0x4
#define HWIO_EF_CHAIN_SEL_CONFIG_CHAIN_SEL_SHFT                                  0x2
#define HWIO_EF_CHAIN_SEL_CONFIG_CHAIN_SEL_DO_NOT_SELECT_THIS_CHAIN_FVAL           0
#define HWIO_EF_CHAIN_SEL_CONFIG_CHAIN_SEL_SELECT_THIS_CHAIN_FVAL                0x1
#define HWIO_EF_CHAIN_SEL_HW_KEY_CHAIN_SEL_BMSK                                  0x3
#define HWIO_EF_CHAIN_SEL_HW_KEY_CHAIN_SEL_SHFT                                    0
#define HWIO_EF_CHAIN_SEL_HW_KEY_CHAIN_SEL_DO_NOT_SELECT_THIS_CHAIN_FVAL           0
#define HWIO_EF_CHAIN_SEL_HW_KEY_CHAIN_SEL_SELECT_CHAIN_MSB_FVAL                 0x1
#define HWIO_EF_CHAIN_SEL_HW_KEY_CHAIN_SEL_SELECT_CHAIN_LSB_FVAL                 0x2
#define HWIO_EF_CHAIN_SEL_HW_KEY_CHAIN_SEL_ILLEGAL_VALUE_FVAL                    0x3

#define HWIO_EF_BLOW_TIMER_ADDR                                           0x80036004
#define HWIO_EF_BLOW_TIMER_RMSK                                               0x3fff
#define HWIO_EF_BLOW_TIMER_SHFT                                                    0
#define HWIO_EF_BLOW_TIMER_IN                                             \
        in_dword_masked(HWIO_EF_BLOW_TIMER_ADDR, HWIO_EF_BLOW_TIMER_RMSK)
#define HWIO_EF_BLOW_TIMER_INM(m)                                         \
        in_dword_masked(HWIO_EF_BLOW_TIMER_ADDR, m)
#define HWIO_EF_BLOW_TIMER_OUT(v)                                         \
        out_dword(HWIO_EF_BLOW_TIMER_ADDR,v)
#define HWIO_EF_BLOW_TIMER_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EF_BLOW_TIMER_ADDR,m,v,HWIO_EF_BLOW_TIMER_IN); \
		HWIO_INTFREE()
#define HWIO_EF_BLOW_TIMER_BLOW_TIMER_BMSK                                    0x3fff
#define HWIO_EF_BLOW_TIMER_BLOW_TIMER_SHFT                                         0

#define HWIO_EF_BLOW_VALUE_ADDR                                           0x80036008
#define HWIO_EF_BLOW_VALUE_RMSK                                                 0xff
#define HWIO_EF_BLOW_VALUE_SHFT                                                    0
#define HWIO_EF_BLOW_VALUE_IN                                             \
        in_dword_masked(HWIO_EF_BLOW_VALUE_ADDR, HWIO_EF_BLOW_VALUE_RMSK)
#define HWIO_EF_BLOW_VALUE_INM(m)                                         \
        in_dword_masked(HWIO_EF_BLOW_VALUE_ADDR, m)
#define HWIO_EF_BLOW_VALUE_OUT(v)                                         \
        out_dword(HWIO_EF_BLOW_VALUE_ADDR,v)
#define HWIO_EF_BLOW_VALUE_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EF_BLOW_VALUE_ADDR,m,v,HWIO_EF_BLOW_VALUE_IN); \
		HWIO_INTFREE()
#define HWIO_EF_BLOW_VALUE_BLOW_VALUE_BMSK                                      0xff
#define HWIO_EF_BLOW_VALUE_BLOW_VALUE_SHFT                                         0

#define HWIO_EF_SHIFT_VALUE_ADDR                                          0x8003600c
#define HWIO_EF_SHIFT_VALUE_RMSK                                               0xfff
#define HWIO_EF_SHIFT_VALUE_SHFT                                                   0
#define HWIO_EF_SHIFT_VALUE_IN                                            \
        in_dword_masked(HWIO_EF_SHIFT_VALUE_ADDR, HWIO_EF_SHIFT_VALUE_RMSK)
#define HWIO_EF_SHIFT_VALUE_INM(m)                                        \
        in_dword_masked(HWIO_EF_SHIFT_VALUE_ADDR, m)
#define HWIO_EF_SHIFT_VALUE_OUT(v)                                        \
        out_dword(HWIO_EF_SHIFT_VALUE_ADDR,v)
#define HWIO_EF_SHIFT_VALUE_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EF_SHIFT_VALUE_ADDR,m,v,HWIO_EF_SHIFT_VALUE_IN); \
		HWIO_INTFREE()
#define HWIO_EF_SHIFT_VALUE_SHIFT_VAL_BMSK                                     0xfff
#define HWIO_EF_SHIFT_VALUE_SHIFT_VAL_SHFT                                         0

#define HWIO_EF_STATUS_ADDR                                               0x80036010
#define HWIO_EF_STATUS_RMSK                                                      0xf
#define HWIO_EF_STATUS_SHFT                                                        0
#define HWIO_EF_STATUS_IN                                                 \
        in_dword_masked(HWIO_EF_STATUS_ADDR, HWIO_EF_STATUS_RMSK)
#define HWIO_EF_STATUS_INM(m)                                             \
        in_dword_masked(HWIO_EF_STATUS_ADDR, m)
#define HWIO_EF_STATUS_OUT(v)                                             \
        out_dword(HWIO_EF_STATUS_ADDR,v)
#define HWIO_EF_STATUS_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EF_STATUS_ADDR,m,v,HWIO_EF_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_EF_STATUS_FUSE_SENSE_TIMEOUT_BMSK                                   0x8
#define HWIO_EF_STATUS_FUSE_SENSE_TIMEOUT_SHFT                                   0x3
#define HWIO_EF_STATUS_FUSE_SENSE_DONE_BMSK                                      0x4
#define HWIO_EF_STATUS_FUSE_SENSE_DONE_SHFT                                      0x2
#define HWIO_EF_STATUS_STATUS_DONE_BMSK                                          0x2
#define HWIO_EF_STATUS_STATUS_DONE_SHFT                                          0x1
#define HWIO_EF_STATUS_STATUS_START_BMSK                                         0x1
#define HWIO_EF_STATUS_STATUS_START_SHFT                                           0

#define HWIO_EF_PWR_CTL_ADDR                                              0x80036014
#define HWIO_EF_PWR_CTL_RMSK                                                     0x3
#define HWIO_EF_PWR_CTL_SHFT                                                       0
#define HWIO_EF_PWR_CTL_IN                                                \
        in_dword_masked(HWIO_EF_PWR_CTL_ADDR, HWIO_EF_PWR_CTL_RMSK)
#define HWIO_EF_PWR_CTL_INM(m)                                            \
        in_dword_masked(HWIO_EF_PWR_CTL_ADDR, m)
#define HWIO_EF_PWR_CTL_OUT(v)                                            \
        out_dword(HWIO_EF_PWR_CTL_ADDR,v)
#define HWIO_EF_PWR_CTL_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EF_PWR_CTL_ADDR,m,v,HWIO_EF_PWR_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_EF_PWR_CTL_SEL_EFUSE_DBG_BUS_BMSK                                   0x2
#define HWIO_EF_PWR_CTL_SEL_EFUSE_DBG_BUS_SHFT                                   0x1
#define HWIO_EF_PWR_CTL_SEL_EFUSE_DBG_BUS_ENABLES_THE_EFUSE_DBG_BUS_FVAL         0x1
#define HWIO_EF_PWR_CTL_SEL_EFUSE_DBG_BUS_DISABLES_THE_EFUSE_DBG_BUS_FVAL          0
#define HWIO_EF_PWR_CTL_SW_VDD_4_BLOW_EN_BMSK                                    0x1
#define HWIO_EF_PWR_CTL_SW_VDD_4_BLOW_EN_SHFT                                      0
#define HWIO_EF_PWR_CTL_SW_VDD_4_BLOW_EN_TURN_ON_THE_VDD_4_BLOW_FVAL               0
#define HWIO_EF_PWR_CTL_SW_VDD_4_BLOW_EN_TURN_OFF_THE_VDD_4_BLOW_FVAL            0x1

#define HWIO_EF_CONFIG_LSB_ADDR                                           0x80036018
#define HWIO_EF_CONFIG_LSB_RMSK                                           0xffffffff
#define HWIO_EF_CONFIG_LSB_SHFT                                                    0
#define HWIO_EF_CONFIG_LSB_IN                                             \
        in_dword_masked(HWIO_EF_CONFIG_LSB_ADDR, HWIO_EF_CONFIG_LSB_RMSK)
#define HWIO_EF_CONFIG_LSB_INM(m)                                         \
        in_dword_masked(HWIO_EF_CONFIG_LSB_ADDR, m)
#define HWIO_EF_CONFIG_LSB_OEM_HW_ID_BMSK                                 0xfffffff0
#define HWIO_EF_CONFIG_LSB_OEM_HW_ID_SHFT                                        0x4
#define HWIO_EF_CONFIG_LSB_SW_FUSE_PGM_DSBL_BMSK                                 0x8
#define HWIO_EF_CONFIG_LSB_SW_FUSE_PGM_DSBL_SHFT                                 0x3
#define HWIO_EF_CONFIG_LSB_SW_FUSE_PGM_DSBL_ENABLE_FVAL                            0
#define HWIO_EF_CONFIG_LSB_SW_FUSE_PGM_DSBL_DISABLE_FVAL                         0x1
#define HWIO_EF_CONFIG_LSB_HW_KEY_PGM_DSBL_BMSK                                  0x4
#define HWIO_EF_CONFIG_LSB_HW_KEY_PGM_DSBL_SHFT                                  0x2
#define HWIO_EF_CONFIG_LSB_HW_KEY_PGM_DSBL_ENABLE_FVAL                             0
#define HWIO_EF_CONFIG_LSB_HW_KEY_PGM_DSBL_DISABLE_FVAL                          0x1
#define HWIO_EF_CONFIG_LSB_CHIP_ID_DSBL_BMSK                                     0x2
#define HWIO_EF_CONFIG_LSB_CHIP_ID_DSBL_SHFT                                     0x1
#define HWIO_EF_CONFIG_LSB_CHIP_ID_DSBL_ENABLE_FVAL                                0
#define HWIO_EF_CONFIG_LSB_CHIP_ID_DSBL_DISABLE_FVAL                             0x1
#define HWIO_EF_CONFIG_LSB_CONFIG_PGM_DSBL_BMSK                                  0x1
#define HWIO_EF_CONFIG_LSB_CONFIG_PGM_DSBL_SHFT                                    0
#define HWIO_EF_CONFIG_LSB_CONFIG_PGM_DSBL_ENABLE_FVAL                             0
#define HWIO_EF_CONFIG_LSB_CONFIG_PGM_DSBL_DISABLE_FVAL                          0x1

#define HWIO_EF_CONFIG_MSB_ADDR                                           0x8003601c
#define HWIO_EF_CONFIG_MSB_RMSK                                           0xffffffff
#define HWIO_EF_CONFIG_MSB_SHFT                                                    0
#define HWIO_EF_CONFIG_MSB_IN                                             \
        in_dword_masked(HWIO_EF_CONFIG_MSB_ADDR, HWIO_EF_CONFIG_MSB_RMSK)
#define HWIO_EF_CONFIG_MSB_INM(m)                                         \
        in_dword_masked(HWIO_EF_CONFIG_MSB_ADDR, m)
#define HWIO_EF_CONFIG_MSB_SPARE_FUSE_BIT_BMSK                            0x80000000
#define HWIO_EF_CONFIG_MSB_SPARE_FUSE_BIT_SHFT                                  0x1f
#define HWIO_EF_CONFIG_MSB_TIC_DISABLE_BMSK                               0x40000000
#define HWIO_EF_CONFIG_MSB_TIC_DISABLE_SHFT                                     0x1e
#define HWIO_EF_CONFIG_MSB_PBL_JTAG_DISABLE_BMSK                          0x20000000
#define HWIO_EF_CONFIG_MSB_PBL_JTAG_DISABLE_SHFT                                0x1d
#define HWIO_EF_CONFIG_MSB_CLK_INCREASE_DISABLE_BMSK                      0x10000000
#define HWIO_EF_CONFIG_MSB_CLK_INCREASE_DISABLE_SHFT                            0x1c
#define HWIO_EF_CONFIG_MSB_SPARE_27_BMSK                                   0x8000000
#define HWIO_EF_CONFIG_MSB_SPARE_27_SHFT                                        0x1b
#define HWIO_EF_CONFIG_MSB_DISABLE_MODEM_BMSK                              0x4000000
#define HWIO_EF_CONFIG_MSB_DISABLE_MODEM_SHFT                                   0x1a
#define HWIO_EF_CONFIG_MSB_V_SCALE_BMSK                                    0x3c00000
#define HWIO_EF_CONFIG_MSB_V_SCALE_SHFT                                         0x16
#define HWIO_EF_CONFIG_MSB_RF_PROCESS_MONITOR_BMSK                          0x380000
#define HWIO_EF_CONFIG_MSB_RF_PROCESS_MONITOR_SHFT                              0x13
#define HWIO_EF_CONFIG_MSB_SPI_SLAVE_DISABLE_BMSK                            0x40000
#define HWIO_EF_CONFIG_MSB_SPI_SLAVE_DISABLE_SHFT                               0x12
#define HWIO_EF_CONFIG_MSB_SPI_SLAVE_DISABLE_SPI_SLAVE_FUNC_ENABLED_FVAL           0
#define HWIO_EF_CONFIG_MSB_SPI_SLAVE_DISABLE_SPI_SLAVE_FUNC_DISABLED_FVAL        0x1
#define HWIO_EF_CONFIG_MSB_ARM9_RAM_ACC_CTRL_BMSK                            0x3c000
#define HWIO_EF_CONFIG_MSB_ARM9_RAM_ACC_CTRL_SHFT                                0xe
#define HWIO_EF_CONFIG_MSB_SPARE_13_BMSK                                      0x2000
#define HWIO_EF_CONFIG_MSB_SPARE_13_SHFT                                         0xd
#define HWIO_EF_CONFIG_MSB_SOFTWARE_CRASH_DEBUG_BMSK                          0x1000
#define HWIO_EF_CONFIG_MSB_SOFTWARE_CRASH_DEBUG_SHFT                             0xc
#define HWIO_EF_CONFIG_MSB_ARM9_JTAG_EN_N_BMSK                                 0x800
#define HWIO_EF_CONFIG_MSB_ARM9_JTAG_EN_N_SHFT                                   0xb
#define HWIO_EF_CONFIG_MSB_ARM9_JTAG_EN_N_ALWAYS_ENABLE_ARM9_JTAG_FVAL             0
#define HWIO_EF_CONFIG_MSB_ARM9_JTAG_EN_N_NORMAL_FUNCTIONAL_MODE_FVAL            0x1
#define HWIO_EF_CONFIG_MSB_SECURE_BOOT_BMSK                                    0x400
#define HWIO_EF_CONFIG_MSB_SECURE_BOOT_SHFT                                      0xa
#define HWIO_EF_CONFIG_MSB_SECURE_BOOT_DO_NOT_FORCE_SBL_AUTHENTICATION_FVAL          0
#define HWIO_EF_CONFIG_MSB_SECURE_BOOT_FORCE_CODE_AUTHENTICATION_FVAL            0x1
#define HWIO_EF_CONFIG_MSB_BOOT_FROM_ROM_BMSK                                  0x200
#define HWIO_EF_CONFIG_MSB_BOOT_FROM_ROM_SHFT                                    0x9
#define HWIO_EF_CONFIG_MSB_BOOT_FROM_ROM_BOOT_FROM_EXTERNAL_MEMORY_FVAL            0
#define HWIO_EF_CONFIG_MSB_BOOT_FROM_ROM_USE_BOOT_ROM_BOOT_LOADER_FVAL           0x1
#define HWIO_EF_CONFIG_MSB_DISABLE_153_KBPS_BMSK                               0x100
#define HWIO_EF_CONFIG_MSB_DISABLE_153_KBPS_SHFT                                 0x8
#define HWIO_EF_CONFIG_MSB_DISABLE_MULTIMEDIA_BMSK                              0x80
#define HWIO_EF_CONFIG_MSB_DISABLE_MULTIMEDIA_SHFT                               0x7
#define HWIO_EF_CONFIG_MSB_ROOT_KEY_SELECT_BMSK                                 0x70
#define HWIO_EF_CONFIG_MSB_ROOT_KEY_SELECT_SHFT                                  0x4
#define HWIO_EF_CONFIG_MSB_OEM_HW_ID_BMSK                                        0xf
#define HWIO_EF_CONFIG_MSB_OEM_HW_ID_SHFT                                          0

#define HWIO_ENABLE_ARM9_JTAG_ADDR                                        0x80036020
#define HWIO_ENABLE_ARM9_JTAG_RMSK                                               0x1
#define HWIO_ENABLE_ARM9_JTAG_SHFT                                                 0
#define HWIO_ENABLE_ARM9_JTAG_IN                                          \
        in_dword_masked(HWIO_ENABLE_ARM9_JTAG_ADDR, HWIO_ENABLE_ARM9_JTAG_RMSK)
#define HWIO_ENABLE_ARM9_JTAG_INM(m)                                      \
        in_dword_masked(HWIO_ENABLE_ARM9_JTAG_ADDR, m)
#define HWIO_ENABLE_ARM9_JTAG_OUT(v)                                      \
        out_dword(HWIO_ENABLE_ARM9_JTAG_ADDR,v)
#define HWIO_ENABLE_ARM9_JTAG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ENABLE_ARM9_JTAG_ADDR,m,v,HWIO_ENABLE_ARM9_JTAG_IN); \
		HWIO_INTFREE()
#define HWIO_ENABLE_ARM9_JTAG_ENABLE_ARM9_JTAG_BMSK                              0x1
#define HWIO_ENABLE_ARM9_JTAG_ENABLE_ARM9_JTAG_SHFT                                0
#define HWIO_ENABLE_ARM9_JTAG_ENABLE_ARM9_JTAG_ENABLED_FVAL                      0x1
#define HWIO_ENABLE_ARM9_JTAG_ENABLE_ARM9_JTAG_DISABLED_FVAL                       0

// Stop Parsing at Section 11.1.2: Notes on fuse redundancy and blowing fuses
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// efuse2 (0x1000000 - 0x1FFFFFC)
// ECO - CR-001799 in the modem DSP
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// CHIP2ADDR_EFUSE2_FILE             generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 11.2: RF Calibration registers
// Sub-Section 11.2.1: Introduction
// Sub-Section 11.2.2: RF Calibration registers
#define HWIO_RF_CAL_PART1_ADDR                                            0x91c00024
#define HWIO_RF_CAL_PART1_RMSK                                            0xfffffffe
#define HWIO_RF_CAL_PART1_SHFT                                                     0
#define HWIO_RF_CAL_PART1_IN                                              \
        in_dword_masked(HWIO_RF_CAL_PART1_ADDR, HWIO_RF_CAL_PART1_RMSK)
#define HWIO_RF_CAL_PART1_INM(m)                                          \
        in_dword_masked(HWIO_RF_CAL_PART1_ADDR, m)
#define HWIO_RF_CAL_PART1_RF_CAL_PART1_BMSK                               0xfffffffe
#define HWIO_RF_CAL_PART1_RF_CAL_PART1_SHFT                                      0x1

#define HWIO_RF_CAL_PART2_ADDR                                            0x91c00028
#define HWIO_RF_CAL_PART2_RMSK                                            0xfffffffe
#define HWIO_RF_CAL_PART2_SHFT                                                     0
#define HWIO_RF_CAL_PART2_IN                                              \
        in_dword_masked(HWIO_RF_CAL_PART2_ADDR, HWIO_RF_CAL_PART2_RMSK)
#define HWIO_RF_CAL_PART2_INM(m)                                          \
        in_dword_masked(HWIO_RF_CAL_PART2_ADDR, m)
#define HWIO_RF_CAL_PART2_RF_CAL_PART2_BMSK                               0xfffffffe
#define HWIO_RF_CAL_PART2_RF_CAL_PART2_SHFT                                      0x1

#define HWIO_RF_CAL_PART3_ADDR                                            0x91c00020
#define HWIO_RF_CAL_PART3_RMSK                                              0x180000
#define HWIO_RF_CAL_PART3_SHFT                                                     0
#define HWIO_RF_CAL_PART3_IN                                              \
        in_dword_masked(HWIO_RF_CAL_PART3_ADDR, HWIO_RF_CAL_PART3_RMSK)
#define HWIO_RF_CAL_PART3_INM(m)                                          \
        in_dword_masked(HWIO_RF_CAL_PART3_ADDR, m)
#define HWIO_RF_CAL_PART3_RF_CAL_PART3_BMSK                                 0x180000
#define HWIO_RF_CAL_PART3_RF_CAL_PART3_SHFT                                     0x13

// Sub-Section 11.2.3: How to read the RF Cal fuses
// Sub-Section 11.2.3.1: Enabling the modem DSP clock
// Sub-Section 11.2.3.2: Reading the RF Calibration fuses
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to GPIO2_BASE     (from ARM)
//
//       Note gpio2addr      is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// gpio2 (0x22000 - 0x23FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// GPIO2ADDR_GPIO2_FILE              generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 17.1: ARM registers
// Sub-Section 17.1.1: GPIO2 output enabling registers
#define HWIO_GPIO2_OE_0_ADDR                                              0x84022000
#define HWIO_GPIO2_OE_0_RMSK                                              0x80002fff
#define HWIO_GPIO2_OE_0_SHFT                                                       0
#define HWIO_GPIO2_OE_0_IN                                                \
        in_dword_masked(HWIO_GPIO2_OE_0_ADDR, HWIO_GPIO2_OE_0_RMSK)
#define HWIO_GPIO2_OE_0_INM(m)                                            \
        in_dword_masked(HWIO_GPIO2_OE_0_ADDR, m)
#define HWIO_GPIO2_OE_0_OUT(v)                                            \
        out_dword(HWIO_GPIO2_OE_0_ADDR,v)
#define HWIO_GPIO2_OE_0_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO2_OE_0_ADDR,m,v,HWIO_GPIO2_OE_0_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO2_OE_0_GPIO_OE_31_BMSK                                   0x80000000
#define HWIO_GPIO2_OE_0_GPIO_OE_31_SHFT                                         0x1f
#define HWIO_GPIO2_OE_0_GPIO_OE_13_BMSK                                       0x2000
#define HWIO_GPIO2_OE_0_GPIO_OE_13_SHFT                                          0xd
#define HWIO_GPIO2_OE_0_GPIO_OE_11_0_BMSK                                      0xfff
#define HWIO_GPIO2_OE_0_GPIO_OE_11_0_SHFT                                          0

#define HWIO_GPIO2_OE_1_ADDR                                              0x84022004
#define HWIO_GPIO2_OE_1_RMSK                                                0x5ffc03
#define HWIO_GPIO2_OE_1_SHFT                                                       0
#define HWIO_GPIO2_OE_1_IN                                                \
        in_dword_masked(HWIO_GPIO2_OE_1_ADDR, HWIO_GPIO2_OE_1_RMSK)
#define HWIO_GPIO2_OE_1_INM(m)                                            \
        in_dword_masked(HWIO_GPIO2_OE_1_ADDR, m)
#define HWIO_GPIO2_OE_1_OUT(v)                                            \
        out_dword(HWIO_GPIO2_OE_1_ADDR,v)
#define HWIO_GPIO2_OE_1_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO2_OE_1_ADDR,m,v,HWIO_GPIO2_OE_1_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO2_OE_1_GPIO_OE_54_BMSK                                     0x400000
#define HWIO_GPIO2_OE_1_GPIO_OE_54_SHFT                                         0x16
#define HWIO_GPIO2_OE_1_GPIO_OE_52_42_BMSK                                  0x1ffc00
#define HWIO_GPIO2_OE_1_GPIO_OE_52_42_SHFT                                       0xa
#define HWIO_GPIO2_OE_1_GPIO_OE_33_32_BMSK                                       0x3
#define HWIO_GPIO2_OE_1_GPIO_OE_33_32_SHFT                                         0

// Sub-Section 17.1.2: GPIO2 output value registers
#define HWIO_GPIO2_OUT_0_ADDR                                             0x84022008
#define HWIO_GPIO2_OUT_0_RMSK                                             0x80002fff
#define HWIO_GPIO2_OUT_0_SHFT                                                      0
#define HWIO_GPIO2_OUT_0_IN                                               \
        in_dword_masked(HWIO_GPIO2_OUT_0_ADDR, HWIO_GPIO2_OUT_0_RMSK)
#define HWIO_GPIO2_OUT_0_INM(m)                                           \
        in_dword_masked(HWIO_GPIO2_OUT_0_ADDR, m)
#define HWIO_GPIO2_OUT_0_OUT(v)                                           \
        out_dword(HWIO_GPIO2_OUT_0_ADDR,v)
#define HWIO_GPIO2_OUT_0_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO2_OUT_0_ADDR,m,v,HWIO_GPIO2_OUT_0_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO2_OUT_0_GPIO_OUT_31_BMSK                                 0x80000000
#define HWIO_GPIO2_OUT_0_GPIO_OUT_31_SHFT                                       0x1f
#define HWIO_GPIO2_OUT_0_GPIO_OUT_13_BMSK                                     0x2000
#define HWIO_GPIO2_OUT_0_GPIO_OUT_13_SHFT                                        0xd
#define HWIO_GPIO2_OUT_0_GPIO_OUT_11_0_BMSK                                    0xfff
#define HWIO_GPIO2_OUT_0_GPIO_OUT_11_0_SHFT                                        0

#define HWIO_GPIO2_OUT_1_ADDR                                             0x8402200c
#define HWIO_GPIO2_OUT_1_RMSK                                               0x5ffc03
#define HWIO_GPIO2_OUT_1_SHFT                                                      0
#define HWIO_GPIO2_OUT_1_IN                                               \
        in_dword_masked(HWIO_GPIO2_OUT_1_ADDR, HWIO_GPIO2_OUT_1_RMSK)
#define HWIO_GPIO2_OUT_1_INM(m)                                           \
        in_dword_masked(HWIO_GPIO2_OUT_1_ADDR, m)
#define HWIO_GPIO2_OUT_1_OUT(v)                                           \
        out_dword(HWIO_GPIO2_OUT_1_ADDR,v)
#define HWIO_GPIO2_OUT_1_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_GPIO2_OUT_1_ADDR,m,v,HWIO_GPIO2_OUT_1_IN); \
		HWIO_INTFREE()
#define HWIO_GPIO2_OUT_1_GPIO_OUT_54_BMSK                                   0x400000
#define HWIO_GPIO2_OUT_1_GPIO_OUT_54_SHFT                                       0x16
#define HWIO_GPIO2_OUT_1_GPIO_OUT_52_42_BMSK                                0x1ffc00
#define HWIO_GPIO2_OUT_1_GPIO_OUT_52_42_SHFT                                     0xa
#define HWIO_GPIO2_OUT_1_GPIO_OUT_33_32_BMSK                                     0x3
#define HWIO_GPIO2_OUT_1_GPIO_OUT_33_32_SHFT                                       0

// Sub-Section 17.1.3: GPIO2 alternate-function registers
#define HWIO_GPIO2_PAGE_ADDR                                              0x84022010
#define HWIO_GPIO2_PAGE_RMSK                                                    0x3f
#define HWIO_GPIO2_PAGE_SHFT                                                       0
#define HWIO_GPIO2_PAGE_OUT(v)                                            \
        out_dword(HWIO_GPIO2_PAGE_ADDR,v)
#define HWIO_GPIO2_PAGE_OUTM(m,v)                                         \
        out_dword_masked(HWIO_GPIO2_PAGE_ADDR,m,v,HWIO_GPIO2_PAGE_shadow)
#define HWIO_GPIO2_PAGE_DATA_BMSK                                               0x3f
#define HWIO_GPIO2_PAGE_DATA_SHFT                                                  0

#define HWIO_GPIO2_CFG_ADDR                                               0x84022014
#define HWIO_GPIO2_CFG_RMSK                                                     0x3f
#define HWIO_GPIO2_CFG_SHFT                                                        0
#define HWIO_GPIO2_CFG_OUT(v)                                             \
        out_dword(HWIO_GPIO2_CFG_ADDR,v)
#define HWIO_GPIO2_CFG_OUTM(m,v)                                          \
        out_dword_masked(HWIO_GPIO2_CFG_ADDR,m,v,HWIO_GPIO2_CFG_shadow)
#define HWIO_GPIO2_CFG_FUNC_SEL_BMSK                                            0x3c
#define HWIO_GPIO2_CFG_FUNC_SEL_SHFT                                             0x2
#define HWIO_GPIO2_CFG_GPIO_PULL_BMSK                                            0x3
#define HWIO_GPIO2_CFG_GPIO_PULL_SHFT                                              0
#define HWIO_GPIO2_CFG_GPIO_PULL_PULL_UP_FVAL                                    0x3
#define HWIO_GPIO2_CFG_GPIO_PULL_KEEPER_FVAL                                     0x2
#define HWIO_GPIO2_CFG_GPIO_PULL_PULL_DOWN_FVAL                                  0x1
#define HWIO_GPIO2_CFG_GPIO_PULL_NO_PULL_FVAL                                      0

// Sub-Section 17.1.4: GPIO_IN_GPIO2 input value registers
#define HWIO_GPIO2_IN_0_ADDR                                              0x84022018
#define HWIO_GPIO2_IN_0_RMSK                                              0x80002fff
#define HWIO_GPIO2_IN_0_SHFT                                                       0
#define HWIO_GPIO2_IN_0_IN                                                \
        in_dword_masked(HWIO_GPIO2_IN_0_ADDR, HWIO_GPIO2_IN_0_RMSK)
#define HWIO_GPIO2_IN_0_INM(m)                                            \
        in_dword_masked(HWIO_GPIO2_IN_0_ADDR, m)
#define HWIO_GPIO2_IN_0_GPIO_IN_31_BMSK                                   0x80000000
#define HWIO_GPIO2_IN_0_GPIO_IN_31_SHFT                                         0x1f
#define HWIO_GPIO2_IN_0_GPIO_IN_13_BMSK                                       0x2000
#define HWIO_GPIO2_IN_0_GPIO_IN_13_SHFT                                          0xd
#define HWIO_GPIO2_IN_0_GPIO_IN_11_0_BMSK                                      0xfff
#define HWIO_GPIO2_IN_0_GPIO_IN_11_0_SHFT                                          0

#define HWIO_GPIO2_IN_1_ADDR                                              0x8402201c
#define HWIO_GPIO2_IN_1_RMSK                                                0x5ffc03
#define HWIO_GPIO2_IN_1_SHFT                                                       0
#define HWIO_GPIO2_IN_1_IN                                                \
        in_dword_masked(HWIO_GPIO2_IN_1_ADDR, HWIO_GPIO2_IN_1_RMSK)
#define HWIO_GPIO2_IN_1_INM(m)                                            \
        in_dword_masked(HWIO_GPIO2_IN_1_ADDR, m)
#define HWIO_GPIO2_IN_1_GPIO_IN_54_BMSK                                     0x400000
#define HWIO_GPIO2_IN_1_GPIO_IN_54_SHFT                                         0x16
#define HWIO_GPIO2_IN_1_GPIO_IN_52_42_BMSK                                  0x1ffc00
#define HWIO_GPIO2_IN_1_GPIO_IN_52_42_SHFT                                       0xa
#define HWIO_GPIO2_IN_1_GPIO_IN_33_32_BMSK                                       0x3
#define HWIO_GPIO2_IN_1_GPIO_IN_33_32_SHFT                                         0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// int_ctl_gpio2 (0x06000 - 0x07FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// GPIO2ADDR_INT_CTL_GPIO2_FILE      generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 14.2: GPIO2 registers
#define HWIO_MSM_INT_CLEAR_ADDR                                           0x84006174
#define HWIO_MSM_INT_CLEAR_RMSK                                                  0x2
#define HWIO_MSM_INT_CLEAR_SHFT                                                    0
#define HWIO_MSM_INT_CLEAR_OUT(v)                                         \
        out_dword(HWIO_MSM_INT_CLEAR_ADDR,v)
#define HWIO_MSM_INT_CLEAR_OUTM(m,v)                                      \
        out_dword_masked(HWIO_MSM_INT_CLEAR_ADDR,m,v,HWIO_MSM_INT_CLEAR_shadow)
#define HWIO_MSM_INT_CLEAR_KEYSENSE_INT_BMSK                                     0x2
#define HWIO_MSM_INT_CLEAR_KEYSENSE_INT_SHFT                                     0x1

#define HWIO_MSM_INT_EN_ADDR                                              0x84006178
#define HWIO_MSM_INT_EN_RMSK                                                     0x2
#define HWIO_MSM_INT_EN_SHFT                                                       0
#define HWIO_MSM_INT_EN_IN                                                \
        in_dword_masked(HWIO_MSM_INT_EN_ADDR, HWIO_MSM_INT_EN_RMSK)
#define HWIO_MSM_INT_EN_INM(m)                                            \
        in_dword_masked(HWIO_MSM_INT_EN_ADDR, m)
#define HWIO_MSM_INT_EN_OUT(v)                                            \
        out_dword(HWIO_MSM_INT_EN_ADDR,v)
#define HWIO_MSM_INT_EN_OUTM(m,v)                                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_INT_EN_ADDR,m,v,HWIO_MSM_INT_EN_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_INT_EN_KEYSENSE_INT_BMSK                                        0x2
#define HWIO_MSM_INT_EN_KEYSENSE_INT_SHFT                                        0x1

#define HWIO_MSM_INT_POLARITY_ADDR                                        0x8400617c
#define HWIO_MSM_INT_POLARITY_RMSK                                               0x2
#define HWIO_MSM_INT_POLARITY_SHFT                                                 0
#define HWIO_MSM_INT_POLARITY_IN                                          \
        in_dword_masked(HWIO_MSM_INT_POLARITY_ADDR, HWIO_MSM_INT_POLARITY_RMSK)
#define HWIO_MSM_INT_POLARITY_INM(m)                                      \
        in_dword_masked(HWIO_MSM_INT_POLARITY_ADDR, m)
#define HWIO_MSM_INT_POLARITY_OUT(v)                                      \
        out_dword(HWIO_MSM_INT_POLARITY_ADDR,v)
#define HWIO_MSM_INT_POLARITY_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_INT_POLARITY_ADDR,m,v,HWIO_MSM_INT_POLARITY_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_INT_POLARITY_KEYSENSE_INT_BMSK                                  0x2
#define HWIO_MSM_INT_POLARITY_KEYSENSE_INT_SHFT                                  0x1

#define HWIO_MSM_DETECT_CTL_ADDR                                          0x84006180
#define HWIO_MSM_DETECT_CTL_RMSK                                                 0x2
#define HWIO_MSM_DETECT_CTL_SHFT                                                   0
#define HWIO_MSM_DETECT_CTL_IN                                            \
        in_dword_masked(HWIO_MSM_DETECT_CTL_ADDR, HWIO_MSM_DETECT_CTL_RMSK)
#define HWIO_MSM_DETECT_CTL_INM(m)                                        \
        in_dword_masked(HWIO_MSM_DETECT_CTL_ADDR, m)
#define HWIO_MSM_DETECT_CTL_OUT(v)                                        \
        out_dword(HWIO_MSM_DETECT_CTL_ADDR,v)
#define HWIO_MSM_DETECT_CTL_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_DETECT_CTL_ADDR,m,v,HWIO_MSM_DETECT_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_DETECT_CTL_KEYSENSE_INT_BMSK                                    0x2
#define HWIO_MSM_DETECT_CTL_KEYSENSE_INT_SHFT                                    0x1

#define HWIO_MSM_INT_STATUS_ADDR                                          0x84006184
#define HWIO_MSM_INT_STATUS_RMSK                                                 0x2
#define HWIO_MSM_INT_STATUS_SHFT                                                   0
#define HWIO_MSM_INT_STATUS_IN                                            \
        in_dword_masked(HWIO_MSM_INT_STATUS_ADDR, HWIO_MSM_INT_STATUS_RMSK)
#define HWIO_MSM_INT_STATUS_INM(m)                                        \
        in_dword_masked(HWIO_MSM_INT_STATUS_ADDR, m)
#define HWIO_MSM_INT_STATUS_KEYSENSE_INT_BMSK                                    0x2
#define HWIO_MSM_INT_STATUS_KEYSENSE_INT_SHFT                                    0x1

#define HWIO_MSM_KEYSENSE_GROUP_STATUS_ADDR                               0x84006188
#define HWIO_MSM_KEYSENSE_GROUP_STATUS_RMSK                                     0x1f
#define HWIO_MSM_KEYSENSE_GROUP_STATUS_SHFT                                        0
#define HWIO_MSM_KEYSENSE_GROUP_STATUS_IN                                 \
        in_dword_masked(HWIO_MSM_KEYSENSE_GROUP_STATUS_ADDR, HWIO_MSM_KEYSENSE_GROUP_STATUS_RMSK)
#define HWIO_MSM_KEYSENSE_GROUP_STATUS_INM(m)                             \
        in_dword_masked(HWIO_MSM_KEYSENSE_GROUP_STATUS_ADDR, m)
#define HWIO_MSM_KEYSENSE_GROUP_STATUS_KEYSENSE_GROUP_BMSK                      0x1f
#define HWIO_MSM_KEYSENSE_GROUP_STATUS_KEYSENSE_GROUP_SHFT                         0

#define HWIO_MSM_GPIO2_INT_CLEAR_ADDR                                     0x84006194
#define HWIO_MSM_GPIO2_INT_CLEAR_RMSK                                      0xfffffff
#define HWIO_MSM_GPIO2_INT_CLEAR_SHFT                                              0
#define HWIO_MSM_GPIO2_INT_CLEAR_OUT(v)                                   \
        out_dword(HWIO_MSM_GPIO2_INT_CLEAR_ADDR,v)
#define HWIO_MSM_GPIO2_INT_CLEAR_OUTM(m,v)                                \
        out_dword_masked(HWIO_MSM_GPIO2_INT_CLEAR_ADDR,m,v,HWIO_MSM_GPIO2_INT_CLEAR_shadow)
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_54_BMSK                          0x8000000
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_54_SHFT                               0x1b
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_52_42_BMSK                       0x7ff0000
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_52_42_SHFT                            0x10
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_33_31_BMSK                          0xe000
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_33_31_SHFT                             0xd
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_13_BMSK                             0x1000
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_13_SHFT                                0xc
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_11_0_BMSK                            0xfff
#define HWIO_MSM_GPIO2_INT_CLEAR_GPIO_INT_11_0_SHFT                                0

#define HWIO_MSM_GPIO2_INT_EN_ADDR                                        0x840061a8
#define HWIO_MSM_GPIO2_INT_EN_RMSK                                         0xfffffff
#define HWIO_MSM_GPIO2_INT_EN_SHFT                                                 0
#define HWIO_MSM_GPIO2_INT_EN_IN                                          \
        in_dword_masked(HWIO_MSM_GPIO2_INT_EN_ADDR, HWIO_MSM_GPIO2_INT_EN_RMSK)
#define HWIO_MSM_GPIO2_INT_EN_INM(m)                                      \
        in_dword_masked(HWIO_MSM_GPIO2_INT_EN_ADDR, m)
#define HWIO_MSM_GPIO2_INT_EN_OUT(v)                                      \
        out_dword(HWIO_MSM_GPIO2_INT_EN_ADDR,v)
#define HWIO_MSM_GPIO2_INT_EN_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO2_INT_EN_ADDR,m,v,HWIO_MSM_GPIO2_INT_EN_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_54_BMSK                             0x8000000
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_54_SHFT                                  0x1b
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_52_42_BMSK                          0x7ff0000
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_52_42_SHFT                               0x10
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_33_31_BMSK                             0xe000
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_33_31_SHFT                                0xd
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_13_BMSK                                0x1000
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_13_SHFT                                   0xc
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_11_0_BMSK                               0xfff
#define HWIO_MSM_GPIO2_INT_EN_GPIO_INT_11_0_SHFT                                   0

#define HWIO_MSM_GPIO2_INT_POLARITY_ADDR                                  0x840061bc
#define HWIO_MSM_GPIO2_INT_POLARITY_RMSK                                   0xfffffff
#define HWIO_MSM_GPIO2_INT_POLARITY_SHFT                                           0
#define HWIO_MSM_GPIO2_INT_POLARITY_IN                                    \
        in_dword_masked(HWIO_MSM_GPIO2_INT_POLARITY_ADDR, HWIO_MSM_GPIO2_INT_POLARITY_RMSK)
#define HWIO_MSM_GPIO2_INT_POLARITY_INM(m)                                \
        in_dword_masked(HWIO_MSM_GPIO2_INT_POLARITY_ADDR, m)
#define HWIO_MSM_GPIO2_INT_POLARITY_OUT(v)                                \
        out_dword(HWIO_MSM_GPIO2_INT_POLARITY_ADDR,v)
#define HWIO_MSM_GPIO2_INT_POLARITY_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO2_INT_POLARITY_ADDR,m,v,HWIO_MSM_GPIO2_INT_POLARITY_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_54_BMSK                       0x8000000
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_54_SHFT                            0x1b
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_52_42_BMSK                    0x7ff0000
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_52_42_SHFT                         0x10
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_33_31_BMSK                       0xe000
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_33_31_SHFT                          0xd
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_13_BMSK                          0x1000
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_13_SHFT                             0xc
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_11_0_BMSK                         0xfff
#define HWIO_MSM_GPIO2_INT_POLARITY_GPIO_INT_11_0_SHFT                             0

#define HWIO_MSM_GPIO2_DETECT_CTL_ADDR                                    0x840061d0
#define HWIO_MSM_GPIO2_DETECT_CTL_RMSK                                     0xfffffff
#define HWIO_MSM_GPIO2_DETECT_CTL_SHFT                                             0
#define HWIO_MSM_GPIO2_DETECT_CTL_IN                                      \
        in_dword_masked(HWIO_MSM_GPIO2_DETECT_CTL_ADDR, HWIO_MSM_GPIO2_DETECT_CTL_RMSK)
#define HWIO_MSM_GPIO2_DETECT_CTL_INM(m)                                  \
        in_dword_masked(HWIO_MSM_GPIO2_DETECT_CTL_ADDR, m)
#define HWIO_MSM_GPIO2_DETECT_CTL_OUT(v)                                  \
        out_dword(HWIO_MSM_GPIO2_DETECT_CTL_ADDR,v)
#define HWIO_MSM_GPIO2_DETECT_CTL_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_MSM_GPIO2_DETECT_CTL_ADDR,m,v,HWIO_MSM_GPIO2_DETECT_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_54_BMSK                         0x8000000
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_54_SHFT                              0x1b
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_52_42_BMSK                      0x7ff0000
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_52_42_SHFT                           0x10
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_33_31_BMSK                         0xe000
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_33_31_SHFT                            0xd
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_13_BMSK                            0x1000
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_13_SHFT                               0xc
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_11_0_BMSK                           0xfff
#define HWIO_MSM_GPIO2_DETECT_CTL_GPIO_INT_11_0_SHFT                               0

#define HWIO_MSM_GPIO2_INT_STATUS_ADDR                                    0x840061e4
#define HWIO_MSM_GPIO2_INT_STATUS_RMSK                                     0xfffffff
#define HWIO_MSM_GPIO2_INT_STATUS_SHFT                                             0
#define HWIO_MSM_GPIO2_INT_STATUS_IN                                      \
        in_dword_masked(HWIO_MSM_GPIO2_INT_STATUS_ADDR, HWIO_MSM_GPIO2_INT_STATUS_RMSK)
#define HWIO_MSM_GPIO2_INT_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_MSM_GPIO2_INT_STATUS_ADDR, m)
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_54_BMSK                         0x8000000
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_54_SHFT                              0x1b
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_52_42_BMSK                      0x7ff0000
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_52_42_SHFT                           0x10
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_33_31_BMSK                         0xe000
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_33_31_SHFT                            0xd
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_13_BMSK                            0x1000
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_13_SHFT                               0xc
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_11_0_BMSK                           0xfff
#define HWIO_MSM_GPIO2_INT_STATUS_GPIO_INT_11_0_SHFT                               0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to UXMC_BASE      (from ARM)
//
//       Note uxmcaddr       is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// misc (0x04000 - 0x05FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// UXMCADDR_MISC_FILE                generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 5.1: ARM registers
#define HWIO_UXMC_PSRAM_CRE_CFG_ADDR                                      0x80004000
#define HWIO_UXMC_PSRAM_CRE_CFG_RMSK                                             0x3
#define HWIO_UXMC_PSRAM_CRE_CFG_SHFT                                               0
#define HWIO_UXMC_PSRAM_CRE_CFG_IN                                        \
        in_dword_masked(HWIO_UXMC_PSRAM_CRE_CFG_ADDR, HWIO_UXMC_PSRAM_CRE_CFG_RMSK)
#define HWIO_UXMC_PSRAM_CRE_CFG_INM(m)                                    \
        in_dword_masked(HWIO_UXMC_PSRAM_CRE_CFG_ADDR, m)
#define HWIO_UXMC_PSRAM_CRE_CFG_OUT(v)                                    \
        out_dword(HWIO_UXMC_PSRAM_CRE_CFG_ADDR,v)
#define HWIO_UXMC_PSRAM_CRE_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UXMC_PSRAM_CRE_CFG_ADDR,m,v,HWIO_UXMC_PSRAM_CRE_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_UXMC_PSRAM_CRE_CFG_BCR_ADDR_CTL_BMSK                                0x2
#define HWIO_UXMC_PSRAM_CRE_CFG_BCR_ADDR_CTL_SHFT                                0x1
#define HWIO_UXMC_PSRAM_CRE_CFG_PSRAM_CRE_ENA_BMSK                               0x1
#define HWIO_UXMC_PSRAM_CRE_CFG_PSRAM_CRE_ENA_SHFT                                 0

#define HWIO_UXMC_CALIB_CFG_ADDR                                          0x80004004
#define HWIO_UXMC_CALIB_CFG_RMSK                                                0xff
#define HWIO_UXMC_CALIB_CFG_SHFT                                                   0
#define HWIO_UXMC_CALIB_CFG_IN                                            \
        in_dword_masked(HWIO_UXMC_CALIB_CFG_ADDR, HWIO_UXMC_CALIB_CFG_RMSK)
#define HWIO_UXMC_CALIB_CFG_INM(m)                                        \
        in_dword_masked(HWIO_UXMC_CALIB_CFG_ADDR, m)
#define HWIO_UXMC_CALIB_CFG_OUT(v)                                        \
        out_dword(HWIO_UXMC_CALIB_CFG_ADDR,v)
#define HWIO_UXMC_CALIB_CFG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UXMC_CALIB_CFG_ADDR,m,v,HWIO_UXMC_CALIB_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_UXMC_CALIB_CFG_TEST_EBI2_IO_CLK_BMSK                               0x80
#define HWIO_UXMC_CALIB_CFG_TEST_EBI2_IO_CLK_SHFT                                0x7
#define HWIO_UXMC_CALIB_CFG_TEST_EBI1_IO_CLK_BMSK                               0x40
#define HWIO_UXMC_CALIB_CFG_TEST_EBI1_IO_CLK_SHFT                                0x6
#define HWIO_UXMC_CALIB_CFG_CALIB_PGM_DLY_CTL_BMSK                              0x3f
#define HWIO_UXMC_CALIB_CFG_CALIB_PGM_DLY_CTL_SHFT                                 0

#define HWIO_UXMC_CALIB_STATUS_ADDR                                       0x80004008
#define HWIO_UXMC_CALIB_STATUS_RMSK                                              0x3
#define HWIO_UXMC_CALIB_STATUS_SHFT                                                0
#define HWIO_UXMC_CALIB_STATUS_IN                                         \
        in_dword_masked(HWIO_UXMC_CALIB_STATUS_ADDR, HWIO_UXMC_CALIB_STATUS_RMSK)
#define HWIO_UXMC_CALIB_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_UXMC_CALIB_STATUS_ADDR, m)
#define HWIO_UXMC_CALIB_STATUS_CALIB_RDATA_BMSK                                  0x3
#define HWIO_UXMC_CALIB_STATUS_CALIB_RDATA_SHFT                                    0

#define HWIO_UXMC_CORE_ID_ADDR                                            0x8000400c
#define HWIO_UXMC_CORE_ID_RMSK                                            0xffffffff
#define HWIO_UXMC_CORE_ID_SHFT                                                     0
#define HWIO_UXMC_CORE_ID_IN                                              \
        in_dword_masked(HWIO_UXMC_CORE_ID_ADDR, HWIO_UXMC_CORE_ID_RMSK)
#define HWIO_UXMC_CORE_ID_INM(m)                                          \
        in_dword_masked(HWIO_UXMC_CORE_ID_ADDR, m)
#define HWIO_UXMC_CORE_ID_RESERVED_31_16_BMSK                             0xffff0000
#define HWIO_UXMC_CORE_ID_RESERVED_31_16_SHFT                                   0x10
#define HWIO_UXMC_CORE_ID_CORE_ID_BMSK                                        0xf000
#define HWIO_UXMC_CORE_ID_CORE_ID_SHFT                                           0xc
#define HWIO_UXMC_CORE_ID_CORE_ID_FOZ_FVAL                                         0
#define HWIO_UXMC_CORE_ID_CORE_ID_FOZ2_FVAL                                      0x1
#define HWIO_UXMC_CORE_ID_CORE_ID_GONZO_FVAL                                     0x2
#define HWIO_UXMC_CORE_ID_CORE_ID_GONZO2_FVAL                                    0x3
#define HWIO_UXMC_CORE_ID_CORE_ID_RIZZO_FVAL                                     0x4
#define HWIO_UXMC_CORE_ID_MAJOR_REV_BMSK                                       0xf00
#define HWIO_UXMC_CORE_ID_MAJOR_REV_SHFT                                         0x8
#define HWIO_UXMC_CORE_ID_MINOR_REV_BMSK                                        0xff
#define HWIO_UXMC_CORE_ID_MINOR_REV_SHFT                                           0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// ebi1 (0x26000 - 0x27FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// UXMCADDR_EBI1_FILE                generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 2.1: ARM registers
#define HWIO_EBI1_CFG_ADDR                                                0x80026000
#define HWIO_EBI1_CFG_RMSK                                                   0x7ffff
#define HWIO_EBI1_CFG_SHFT                                                         0
#define HWIO_EBI1_CFG_IN                                                  \
        in_dword_masked(HWIO_EBI1_CFG_ADDR, HWIO_EBI1_CFG_RMSK)
#define HWIO_EBI1_CFG_INM(m)                                              \
        in_dword_masked(HWIO_EBI1_CFG_ADDR, m)
#define HWIO_EBI1_CFG_OUT(v)                                              \
        out_dword(HWIO_EBI1_CFG_ADDR,v)
#define HWIO_EBI1_CFG_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_CFG_ADDR,m,v,HWIO_EBI1_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_CFG_ADV_UB_LB_HIGH_BMSK                                    0x40000
#define HWIO_EBI1_CFG_ADV_UB_LB_HIGH_SHFT                                       0x12
#define HWIO_EBI1_CFG_BURST_INCR_CFG_BMSK                                    0x30000
#define HWIO_EBI1_CFG_BURST_INCR_CFG_SHFT                                       0x10
#define HWIO_EBI1_CFG_BURST_INCR_CFG_SINGLE_ACCESS_FVAL                          0x3
#define HWIO_EBI1_CFG_BURST_INCR_CFG_16_WORD_BURSTS_FVAL                         0x2
#define HWIO_EBI1_CFG_BURST_INCR_CFG_8_WORD_BURSTS_FVAL                          0x1
#define HWIO_EBI1_CFG_BURST_INCR_CFG_4_WORD_BURSTS_FVAL                            0
#define HWIO_EBI1_CFG_SDRAM_CTLR_MODE_BMSK                                    0x8000
#define HWIO_EBI1_CFG_SDRAM_CTLR_MODE_SHFT                                       0xf
#define HWIO_EBI1_CFG_FBCLK_PAD_FB_ENA_BMSK                                   0x4000
#define HWIO_EBI1_CFG_FBCLK_PAD_FB_ENA_SHFT                                      0xe
#define HWIO_EBI1_CFG_FBCLK_PGM_DLY_CTL_BMSK                                  0x3f00
#define HWIO_EBI1_CFG_FBCLK_PGM_DLY_CTL_SHFT                                     0x8
#define HWIO_EBI1_CFG_PWRSAVE_MODE_BMSK                                         0x80
#define HWIO_EBI1_CFG_PWRSAVE_MODE_SHFT                                          0x7
#define HWIO_EBI1_CFG_RESERVED_BITS6_2_BMSK                                     0x7c
#define HWIO_EBI1_CFG_RESERVED_BITS6_2_SHFT                                      0x2
#define HWIO_EBI1_CFG_WAIT_N_PGM_DLY_CTL_BMSK                                    0x3
#define HWIO_EBI1_CFG_WAIT_N_PGM_DLY_CTL_SHFT                                      0

#define HWIO_EBI1_CSn_CFG0_ADDR(n)                      (0x8002600c+0x8*(n))
#define HWIO_EBI1_CSn_CFG0_RMSK                                             0xffffff
#define HWIO_EBI1_CSn_CFG0_SHFT                                                    0
#define HWIO_EBI1_CSn_CFG0_INI(n) \
        in_dword(HWIO_EBI1_CSn_CFG0_ADDR(n))
#define HWIO_EBI1_CSn_CFG0_INMI(n,mask) \
        in_dword_masked(HWIO_EBI1_CSn_CFG0_ADDR(n), mask)
#define HWIO_EBI1_CSn_CFG0_OUTI(n,v) \
        out_dword(HWIO_EBI1_CSn_CFG0_ADDR(n),v)
#define HWIO_EBI1_CSn_CFG0_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_CSn_CFG0_ADDR(n),mask,v,HWIO_EBI1_CSn_CFG0_INI(n));\
		HWIO_INTFREE()
#define HWIO_EBI1_CSn_CFG0_RECOVERY_BMSK                                    0xf00000
#define HWIO_EBI1_CSn_CFG0_RECOVERY_SHFT                                        0x14
#define HWIO_EBI1_CSn_CFG0_HOLD_WR_BMSK                                      0xf0000
#define HWIO_EBI1_CSn_CFG0_HOLD_WR_SHFT                                         0x10
#define HWIO_EBI1_CSn_CFG0_INIT_LATENCY_WR_BMSK                               0xf000
#define HWIO_EBI1_CSn_CFG0_INIT_LATENCY_WR_SHFT                                  0xc
#define HWIO_EBI1_CSn_CFG0_INIT_LATENCY_RD_BMSK                                0xf00
#define HWIO_EBI1_CSn_CFG0_INIT_LATENCY_RD_SHFT                                  0x8
#define HWIO_EBI1_CSn_CFG0_WAIT_WR_BMSK                                         0xf0
#define HWIO_EBI1_CSn_CFG0_WAIT_WR_SHFT                                          0x4
#define HWIO_EBI1_CSn_CFG0_WAIT_RD_BMSK                                          0xf
#define HWIO_EBI1_CSn_CFG0_WAIT_RD_SHFT                                            0

#define HWIO_EBI1_CSn_CFG1_ADDR(n)                      (0x80026010+0x8*(n))
#define HWIO_EBI1_CSn_CFG1_RMSK                                           0x7fffffff
#define HWIO_EBI1_CSn_CFG1_SHFT                                                    0
#define HWIO_EBI1_CSn_CFG1_INI(n) \
        in_dword(HWIO_EBI1_CSn_CFG1_ADDR(n))
#define HWIO_EBI1_CSn_CFG1_INMI(n,mask) \
        in_dword_masked(HWIO_EBI1_CSn_CFG1_ADDR(n), mask)
#define HWIO_EBI1_CSn_CFG1_OUTI(n,v) \
        out_dword(HWIO_EBI1_CSn_CFG1_ADDR(n),v)
#define HWIO_EBI1_CSn_CFG1_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_CSn_CFG1_ADDR(n),mask,v,HWIO_EBI1_CSn_CFG1_INI(n));\
		HWIO_INTFREE()
#define HWIO_EBI1_CSn_CFG1_XTRA_CS_ADV_SETUP_BMSK                         0x40000000
#define HWIO_EBI1_CSn_CFG1_XTRA_CS_ADV_SETUP_SHFT                               0x1e
#define HWIO_EBI1_CSn_CFG1_DYN_BL_MODE_BMSK                               0x20000000
#define HWIO_EBI1_CSn_CFG1_DYN_BL_MODE_SHFT                                     0x1d
#define HWIO_EBI1_CSn_CFG1_CS_REFRESH_MODE_BMSK                           0x10000000
#define HWIO_EBI1_CSn_CFG1_CS_REFRESH_MODE_SHFT                                 0x1c
#define HWIO_EBI1_CSn_CFG1_HOLD_RD_BMSK                                    0xf000000
#define HWIO_EBI1_CSn_CFG1_HOLD_RD_SHFT                                         0x18
#define HWIO_EBI1_CSn_CFG1_XTRA_ADDR_SETUP_BMSK                             0x800000
#define HWIO_EBI1_CSn_CFG1_XTRA_ADDR_SETUP_SHFT                                 0x17
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_BMSK                                   0x700000
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_SHFT                                       0x14
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_4_WORD_PAGE_16B_FVAL                        0x1
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_8_WORD_PAGE_16B_FVAL                        0x2
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_16_WORD_PAGE_16B_FVAL                       0x3
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_64_WORD_PAGE_16B_FVAL                       0x5
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_128_WORD_PAGE_16B_FVAL                      0x6
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_256_WORD_PAGE_16B_FVAL                      0x7
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_4_WORD_PAGE_32B_FVAL                        0x1
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_8_WORD_PAGE_32B_FVAL                        0x2
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_16_WORD_PAGE_32B_FVAL                       0x3
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_64_WORD_PAGE_32B_FVAL                       0x5
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_128_WORD_PAGE_32B_FVAL                      0x6
#define HWIO_EBI1_CSn_CFG1_PAGE_SIZE_256_WORD_PAGE_32B_FVAL                      0x7
#define HWIO_EBI1_CSn_CFG1_IGN_WAIT_FOR_WR_BMSK                              0x80000
#define HWIO_EBI1_CSn_CFG1_IGN_WAIT_FOR_WR_SHFT                                 0x13
#define HWIO_EBI1_CSn_CFG1_IGN_WAIT_FOR_RD_BMSK                              0x40000
#define HWIO_EBI1_CSn_CFG1_IGN_WAIT_FOR_RD_SHFT                                 0x12
#define HWIO_EBI1_CSn_CFG1_ADV_OE_RECOVERY_BMSK                              0x30000
#define HWIO_EBI1_CSn_CFG1_ADV_OE_RECOVERY_SHFT                                 0x10
#define HWIO_EBI1_CSn_CFG1_PRECHARGE_CYC_BMSK                                 0xf000
#define HWIO_EBI1_CSn_CFG1_PRECHARGE_CYC_SHFT                                    0xc
#define HWIO_EBI1_CSn_CFG1_WR_PRECHARGE_BMSK                                   0xf00
#define HWIO_EBI1_CSn_CFG1_WR_PRECHARGE_SHFT                                     0x8
#define HWIO_EBI1_CSn_CFG1_X32_DEVICE_ENA_BMSK                                  0x80
#define HWIO_EBI1_CSn_CFG1_X32_DEVICE_ENA_SHFT                                   0x7
#define HWIO_EBI1_CSn_CFG1_WE_TIMING_BMSK                                       0x40
#define HWIO_EBI1_CSn_CFG1_WE_TIMING_SHFT                                        0x6
#define HWIO_EBI1_CSn_CFG1_ADDR_HOLD_ENA_BMSK                                   0x20
#define HWIO_EBI1_CSn_CFG1_ADDR_HOLD_ENA_SHFT                                    0x5
#define HWIO_EBI1_CSn_CFG1_WRAP8_RD_MODE_BMSK                                   0x10
#define HWIO_EBI1_CSn_CFG1_WRAP8_RD_MODE_SHFT                                    0x4
#define HWIO_EBI1_CSn_CFG1_BURST_WR_ENA_BMSK                                     0x8
#define HWIO_EBI1_CSn_CFG1_BURST_WR_ENA_SHFT                                     0x3
#define HWIO_EBI1_CSn_CFG1_BURST_RD_ENA_BMSK                                     0x4
#define HWIO_EBI1_CSn_CFG1_BURST_RD_ENA_SHFT                                     0x2
#define HWIO_EBI1_CSn_CFG1_PAGE_WR_ENA_BMSK                                      0x2
#define HWIO_EBI1_CSn_CFG1_PAGE_WR_ENA_SHFT                                      0x1
#define HWIO_EBI1_CSn_CFG1_PAGE_RD_ENA_BMSK                                      0x1
#define HWIO_EBI1_CSn_CFG1_PAGE_RD_ENA_SHFT                                        0

#define HWIO_EBI1_AHB_RD_PRIORITY_ADDR                                    0x80026030
#define HWIO_EBI1_AHB_RD_PRIORITY_RMSK                                         0x7ff
#define HWIO_EBI1_AHB_RD_PRIORITY_SHFT                                             0
#define HWIO_EBI1_AHB_RD_PRIORITY_IN                                      \
        in_dword_masked(HWIO_EBI1_AHB_RD_PRIORITY_ADDR, HWIO_EBI1_AHB_RD_PRIORITY_RMSK)
#define HWIO_EBI1_AHB_RD_PRIORITY_INM(m)                                  \
        in_dword_masked(HWIO_EBI1_AHB_RD_PRIORITY_ADDR, m)
#define HWIO_EBI1_AHB_RD_PRIORITY_OUT(v)                                  \
        out_dword(HWIO_EBI1_AHB_RD_PRIORITY_ADDR,v)
#define HWIO_EBI1_AHB_RD_PRIORITY_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_AHB_RD_PRIORITY_ADDR,m,v,HWIO_EBI1_AHB_RD_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_AHB_RD_PRIORITY_PP_RR_SEL_BMSK                               0x400
#define HWIO_EBI1_AHB_RD_PRIORITY_PP_RR_SEL_SHFT                                 0xa
#define HWIO_EBI1_AHB_RD_PRIORITY_PP_RR_SEL_ROUND_ROBIN_FVAL                     0x1
#define HWIO_EBI1_AHB_RD_PRIORITY_PP_RR_SEL_PROGRAMMABLE_PRIORITY_FVAL             0
#define HWIO_EBI1_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_BMSK                         0x300
#define HWIO_EBI1_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_SHFT                           0x8
#define HWIO_EBI1_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT0_FVAL                   0
#define HWIO_EBI1_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT1_FVAL                 0x1
#define HWIO_EBI1_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT2_FVAL                 0x2
#define HWIO_EBI1_AHB_RD_PRIORITY_RESERVED_BITS7_6_BMSK                         0xc0
#define HWIO_EBI1_AHB_RD_PRIORITY_RESERVED_BITS7_6_SHFT                          0x6
#define HWIO_EBI1_AHB_RD_PRIORITY_AHB2_PP_PRIORITY_BMSK                         0x30
#define HWIO_EBI1_AHB_RD_PRIORITY_AHB2_PP_PRIORITY_SHFT                          0x4
#define HWIO_EBI1_AHB_RD_PRIORITY_AHB1_PP_PRIORITY_BMSK                          0xc
#define HWIO_EBI1_AHB_RD_PRIORITY_AHB1_PP_PRIORITY_SHFT                          0x2
#define HWIO_EBI1_AHB_RD_PRIORITY_AHB0_PP_PRIORITY_BMSK                          0x3
#define HWIO_EBI1_AHB_RD_PRIORITY_AHB0_PP_PRIORITY_SHFT                            0

#define HWIO_EBI1_AHB_WR_PRIORITY_ADDR                                    0x80026034
#define HWIO_EBI1_AHB_WR_PRIORITY_RMSK                                        0xffff
#define HWIO_EBI1_AHB_WR_PRIORITY_SHFT                                             0
#define HWIO_EBI1_AHB_WR_PRIORITY_IN                                      \
        in_dword_masked(HWIO_EBI1_AHB_WR_PRIORITY_ADDR, HWIO_EBI1_AHB_WR_PRIORITY_RMSK)
#define HWIO_EBI1_AHB_WR_PRIORITY_INM(m)                                  \
        in_dword_masked(HWIO_EBI1_AHB_WR_PRIORITY_ADDR, m)
#define HWIO_EBI1_AHB_WR_PRIORITY_OUT(v)                                  \
        out_dword(HWIO_EBI1_AHB_WR_PRIORITY_ADDR,v)
#define HWIO_EBI1_AHB_WR_PRIORITY_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_AHB_WR_PRIORITY_ADDR,m,v,HWIO_EBI1_AHB_WR_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_AHB_WR_PRIORITY_HI_TH_MRK_FL_PRIORITY_BMSK                  0xc000
#define HWIO_EBI1_AHB_WR_PRIORITY_HI_TH_MRK_FL_PRIORITY_SHFT                     0xe
#define HWIO_EBI1_AHB_WR_PRIORITY_PORT2_WRLOCK_ENA_BMSK                       0x2000
#define HWIO_EBI1_AHB_WR_PRIORITY_PORT2_WRLOCK_ENA_SHFT                          0xd
#define HWIO_EBI1_AHB_WR_PRIORITY_PORT1_WRLOCK_ENA_BMSK                       0x1000
#define HWIO_EBI1_AHB_WR_PRIORITY_PORT1_WRLOCK_ENA_SHFT                          0xc
#define HWIO_EBI1_AHB_WR_PRIORITY_PORT0_WRLOCK_ENA_BMSK                        0x800
#define HWIO_EBI1_AHB_WR_PRIORITY_PORT0_WRLOCK_ENA_SHFT                          0xb
#define HWIO_EBI1_AHB_WR_PRIORITY_RESERVED_BITS10_BMSK                         0x400
#define HWIO_EBI1_AHB_WR_PRIORITY_RESERVED_BITS10_SHFT                           0xa
#define HWIO_EBI1_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_BMSK                         0x300
#define HWIO_EBI1_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_SHFT                           0x8
#define HWIO_EBI1_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT0_FVAL                   0
#define HWIO_EBI1_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT1_FVAL                 0x1
#define HWIO_EBI1_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT2_FVAL                 0x2
#define HWIO_EBI1_AHB_WR_PRIORITY_RESERVED_BITS7_6_BMSK                         0xc0
#define HWIO_EBI1_AHB_WR_PRIORITY_RESERVED_BITS7_6_SHFT                          0x6
#define HWIO_EBI1_AHB_WR_PRIORITY_AHB2_PP_PRIORITY_BMSK                         0x30
#define HWIO_EBI1_AHB_WR_PRIORITY_AHB2_PP_PRIORITY_SHFT                          0x4
#define HWIO_EBI1_AHB_WR_PRIORITY_AHB1_PP_PRIORITY_BMSK                          0xc
#define HWIO_EBI1_AHB_WR_PRIORITY_AHB1_PP_PRIORITY_SHFT                          0x2
#define HWIO_EBI1_AHB_WR_PRIORITY_AHB0_PP_PRIORITY_BMSK                          0x3
#define HWIO_EBI1_AHB_WR_PRIORITY_AHB0_PP_PRIORITY_SHFT                            0

#define HWIO_EBI1_BUFC_CFG_ADDR                                           0x8002603c
#define HWIO_EBI1_BUFC_CFG_RMSK                                           0xffffffff
#define HWIO_EBI1_BUFC_CFG_SHFT                                                    0
#define HWIO_EBI1_BUFC_CFG_IN                                             \
        in_dword_masked(HWIO_EBI1_BUFC_CFG_ADDR, HWIO_EBI1_BUFC_CFG_RMSK)
#define HWIO_EBI1_BUFC_CFG_INM(m)                                         \
        in_dword_masked(HWIO_EBI1_BUFC_CFG_ADDR, m)
#define HWIO_EBI1_BUFC_CFG_OUT(v)                                         \
        out_dword(HWIO_EBI1_BUFC_CFG_ADDR,v)
#define HWIO_EBI1_BUFC_CFG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_BUFC_CFG_ADDR,m,v,HWIO_EBI1_BUFC_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_BUFC_CFG_FLUSH_IDLE_CNT_BMSK                            0xff000000
#define HWIO_EBI1_BUFC_CFG_FLUSH_IDLE_CNT_SHFT                                  0x18
#define HWIO_EBI1_BUFC_CFG_FLUSH_ALL_BUF_BMSK                               0x800000
#define HWIO_EBI1_BUFC_CFG_FLUSH_ALL_BUF_SHFT                                   0x17
#define HWIO_EBI1_BUFC_CFG_RESERVED_BIT22_BMSK                              0x400000
#define HWIO_EBI1_BUFC_CFG_RESERVED_BIT22_SHFT                                  0x16
#define HWIO_EBI1_BUFC_CFG_BUF_MODE_BMSK                                    0x300000
#define HWIO_EBI1_BUFC_CFG_BUF_MODE_SHFT                                        0x14
#define HWIO_EBI1_BUFC_CFG_BUF_MODE_SINGLE_BUFFER_MODE_FVAL                        0
#define HWIO_EBI1_BUFC_CFG_BUF_MODE_DUAL_BUFFER_MODE_FVAL                        0x1
#define HWIO_EBI1_BUFC_CFG_BUF_MODE_MULTI_BUFFER_MODE_ALL_8_BUFFERS_AVAILABLE_FVAL        0x2
#define HWIO_EBI1_BUFC_CFG_HIGH_TH_MARK_BMSK                                 0xf0000
#define HWIO_EBI1_BUFC_CFG_HIGH_TH_MARK_SHFT                                    0x10
#define HWIO_EBI1_BUFC_CFG_LOW_TH_MARK_BMSK                                   0xf000
#define HWIO_EBI1_BUFC_CFG_LOW_TH_MARK_SHFT                                      0xc
#define HWIO_EBI1_BUFC_CFG_RESERVED_BITS11_4_BMSK                              0xff0
#define HWIO_EBI1_BUFC_CFG_RESERVED_BITS11_4_SHFT                                0x4
#define HWIO_EBI1_BUFC_CFG_IMM_FL_CS_BMSK                                        0xf
#define HWIO_EBI1_BUFC_CFG_IMM_FL_CS_SHFT                                          0

#define HWIO_EBI1_BUFC_STATUS_ADDR                                        0x80026040
#define HWIO_EBI1_BUFC_STATUS_RMSK                                            0x1fff
#define HWIO_EBI1_BUFC_STATUS_SHFT                                                 0
#define HWIO_EBI1_BUFC_STATUS_IN                                          \
        in_dword_masked(HWIO_EBI1_BUFC_STATUS_ADDR, HWIO_EBI1_BUFC_STATUS_RMSK)
#define HWIO_EBI1_BUFC_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_EBI1_BUFC_STATUS_ADDR, m)
#define HWIO_EBI1_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_1_BMSK                    0x1000
#define HWIO_EBI1_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_1_SHFT                       0xc
#define HWIO_EBI1_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_0_BMSK                     0x800
#define HWIO_EBI1_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_0_SHFT                       0xb
#define HWIO_EBI1_BUFC_STATUS_BUFF_EMPTY_BMSK                                  0x400
#define HWIO_EBI1_BUFC_STATUS_BUFF_EMPTY_SHFT                                    0xa
#define HWIO_EBI1_BUFC_STATUS_CSX_CONTENTS_IN_BUFFER_BMSK                      0x3ff
#define HWIO_EBI1_BUFC_STATUS_CSX_CONTENTS_IN_BUFFER_SHFT                          0

#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_ADDR                                0x80026044
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_RMSK                                    0xffff
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_SHFT                                         0
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_IN                                  \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT_CFG_ADDR, HWIO_EBI1_BUFC_PROF_COUNT_CFG_RMSK)
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_INM(m)                              \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT_CFG_ADDR, m)
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_OUT(v)                              \
        out_dword(HWIO_EBI1_BUFC_PROF_COUNT_CFG_ADDR,v)
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_BUFC_PROF_COUNT_CFG_ADDR,m,v,HWIO_EBI1_BUFC_PROF_COUNT_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT2_SAT_LOCK_EN_BMSK     0x8000
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT2_SAT_LOCK_EN_SHFT        0xf
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT1_SAT_LOCK_EN_BMSK     0x4000
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT1_SAT_LOCK_EN_SHFT        0xe
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT0_SAT_LOCK_EN_BMSK     0x2000
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT0_SAT_LOCK_EN_SHFT        0xd
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT_SW_TRIG_BMSK       0x1000
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT_SW_TRIG_SHFT          0xc
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT2_CFG_BMSK           0xf00
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT2_CFG_SHFT             0x8
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT1_CFG_BMSK            0xf0
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT1_CFG_SHFT             0x4
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT0_CFG_BMSK             0xf
#define HWIO_EBI1_BUFC_PROF_COUNT_CFG_EBI1_BUFC_PROF_COUNT0_CFG_SHFT               0

#define HWIO_EBI1_PSRAM_REFRESH_CFG_ADDR                                  0x8002604c
#define HWIO_EBI1_PSRAM_REFRESH_CFG_RMSK                                    0xffffff
#define HWIO_EBI1_PSRAM_REFRESH_CFG_SHFT                                           0
#define HWIO_EBI1_PSRAM_REFRESH_CFG_IN                                    \
        in_dword_masked(HWIO_EBI1_PSRAM_REFRESH_CFG_ADDR, HWIO_EBI1_PSRAM_REFRESH_CFG_RMSK)
#define HWIO_EBI1_PSRAM_REFRESH_CFG_INM(m)                                \
        in_dword_masked(HWIO_EBI1_PSRAM_REFRESH_CFG_ADDR, m)
#define HWIO_EBI1_PSRAM_REFRESH_CFG_OUT(v)                                \
        out_dword(HWIO_EBI1_PSRAM_REFRESH_CFG_ADDR,v)
#define HWIO_EBI1_PSRAM_REFRESH_CFG_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_PSRAM_REFRESH_CFG_ADDR,m,v,HWIO_EBI1_PSRAM_REFRESH_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_PSRAM_REFRESH_CFG_REFRESH_INTERVAL_BMSK                   0xfff000
#define HWIO_EBI1_PSRAM_REFRESH_CFG_REFRESH_INTERVAL_SHFT                        0xc
#define HWIO_EBI1_PSRAM_REFRESH_CFG_SELF_REFRESH_RECOVERY_BMSK                 0xf00
#define HWIO_EBI1_PSRAM_REFRESH_CFG_SELF_REFRESH_RECOVERY_SHFT                   0x8
#define HWIO_EBI1_PSRAM_REFRESH_CFG_EXT_REFRESH_RECOVERY_BMSK                   0xf0
#define HWIO_EBI1_PSRAM_REFRESH_CFG_EXT_REFRESH_RECOVERY_SHFT                    0x4
#define HWIO_EBI1_PSRAM_REFRESH_CFG_RESERVED_BITS3_1_BMSK                        0xe
#define HWIO_EBI1_PSRAM_REFRESH_CFG_RESERVED_BITS3_1_SHFT                        0x1
#define HWIO_EBI1_PSRAM_REFRESH_CFG_EXT_REFRESH_ENA_BMSK                         0x1
#define HWIO_EBI1_PSRAM_REFRESH_CFG_EXT_REFRESH_ENA_SHFT                           0

#define HWIO_EBI1_BUFC_PROF_COUNT0_ADDR                                   0x80026054
#define HWIO_EBI1_BUFC_PROF_COUNT0_RMSK                                   0xffffffff
#define HWIO_EBI1_BUFC_PROF_COUNT0_SHFT                                            0
#define HWIO_EBI1_BUFC_PROF_COUNT0_IN                                     \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT0_ADDR, HWIO_EBI1_BUFC_PROF_COUNT0_RMSK)
#define HWIO_EBI1_BUFC_PROF_COUNT0_INM(m)                                 \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT0_ADDR, m)
#define HWIO_EBI1_BUFC_PROF_COUNT0_EBI1_BUFC_PROF_COUNT_0_BMSK            0xffffffff
#define HWIO_EBI1_BUFC_PROF_COUNT0_EBI1_BUFC_PROF_COUNT_0_SHFT                     0

#define HWIO_EBI1_BUFC_PROF_COUNT1_ADDR                                   0x80026058
#define HWIO_EBI1_BUFC_PROF_COUNT1_RMSK                                   0xffffffff
#define HWIO_EBI1_BUFC_PROF_COUNT1_SHFT                                            0
#define HWIO_EBI1_BUFC_PROF_COUNT1_IN                                     \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT1_ADDR, HWIO_EBI1_BUFC_PROF_COUNT1_RMSK)
#define HWIO_EBI1_BUFC_PROF_COUNT1_INM(m)                                 \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT1_ADDR, m)
#define HWIO_EBI1_BUFC_PROF_COUNT1_EBI1_BUFC_PROF_COUNT_1_BMSK            0xffffffff
#define HWIO_EBI1_BUFC_PROF_COUNT1_EBI1_BUFC_PROF_COUNT_1_SHFT                     0

#define HWIO_EBI1_BUFC_PROF_COUNT2_ADDR                                   0x8002605c
#define HWIO_EBI1_BUFC_PROF_COUNT2_RMSK                                   0x3fffffff
#define HWIO_EBI1_BUFC_PROF_COUNT2_SHFT                                            0
#define HWIO_EBI1_BUFC_PROF_COUNT2_IN                                     \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT2_ADDR, HWIO_EBI1_BUFC_PROF_COUNT2_RMSK)
#define HWIO_EBI1_BUFC_PROF_COUNT2_INM(m)                                 \
        in_dword_masked(HWIO_EBI1_BUFC_PROF_COUNT2_ADDR, m)
#define HWIO_EBI1_BUFC_PROF_COUNT2_EBI1_BUFC_PROF_COUNT_2_BMSK            0x3fffffff
#define HWIO_EBI1_BUFC_PROF_COUNT2_EBI1_BUFC_PROF_COUNT_2_SHFT                     0

#define HWIO_EBI1_DEBUG_BUS_CFG0_ADDR                                     0x80026060
#define HWIO_EBI1_DEBUG_BUS_CFG0_RMSK                                     0xffffffff
#define HWIO_EBI1_DEBUG_BUS_CFG0_SHFT                                              0
#define HWIO_EBI1_DEBUG_BUS_CFG0_IN                                       \
        in_dword_masked(HWIO_EBI1_DEBUG_BUS_CFG0_ADDR, HWIO_EBI1_DEBUG_BUS_CFG0_RMSK)
#define HWIO_EBI1_DEBUG_BUS_CFG0_INM(m)                                   \
        in_dword_masked(HWIO_EBI1_DEBUG_BUS_CFG0_ADDR, m)
#define HWIO_EBI1_DEBUG_BUS_CFG0_OUT(v)                                   \
        out_dword(HWIO_EBI1_DEBUG_BUS_CFG0_ADDR,v)
#define HWIO_EBI1_DEBUG_BUS_CFG0_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_DEBUG_BUS_CFG0_ADDR,m,v,HWIO_EBI1_DEBUG_BUS_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT31_30_BMSK                   0xc0000000
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT31_30_SHFT                         0x1e
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_BLK_SEL_BMSK        0x30000000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_BLK_SEL_SHFT              0x1c
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_BLK_SEL_EBI1_PORT0_AHB_IF_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_BLK_SEL_EBI1_PORT1_AHB_IF_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_BLK_SEL_EBI1_PORT2_AHB_IF_FVAL        0x2
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_BLK_SEL_EBI1_PORT3_AHB_IF_FVAL        0x3
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT27_BMSK                       0x8000000
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT27_SHFT                            0x1b
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_D31_D16_EN_BMSK      0x4000000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_D31_D16_EN_SHFT           0x1a
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_D15_D0_EN_BMSK       0x2000000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_D15_D0_EN_SHFT            0x19
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_SWAP_BMSK            0x1000000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_SWAP_SHFT                 0x18
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_MEMC_AHB_IF_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT23_BMSK                        0x800000
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT23_SHFT                            0x17
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_D31_D16_EN_BMSK        0x400000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_D31_D16_EN_SHFT            0x16
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_D15_D0_EN_BMSK         0x200000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_D15_D0_EN_SHFT             0x15
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_SWAP_BMSK              0x100000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_SWAP_SHFT                  0x14
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_RW_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT19_BMSK                         0x80000
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT19_SHFT                            0x13
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_D31_D16_EN_BMSK      0x40000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_D31_D16_EN_SHFT         0x12
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_D15_D0_EN_BMSK       0x20000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_D15_D0_EN_SHFT          0x11
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_SWAP_BMSK            0x10000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_SWAP_SHFT               0x10
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_WRITE_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT15_BMSK                          0x8000
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT15_SHFT                             0xf
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_D31_D16_EN_BMSK        0x4000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_D31_D16_EN_SHFT           0xe
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_D15_D0_EN_BMSK         0x2000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_D15_D0_EN_SHFT            0xd
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_SWAP_BMSK              0x1000
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_SWAP_SHFT                 0xc
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG0_EBI1_READ_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT11_BMSK                           0x800
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT11_SHFT                             0xb
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_BMSK                    0x700
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_SHFT                      0x8
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_COAL_BUFFC_FVAL             0
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_COALESCING_BUFFER_CONTROLLER_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_READ_INTERFACE_FVAL        0x2
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_BUFFER_FLUSH_CONTROLLER_FVAL        0x3
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT7_6_BMSK                           0xc0
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT7_6_SHFT                            0x6
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_MODE_BMSK                        0x30
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_MODE_SHFT                         0x4
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT3_BMSK                              0x8
#define HWIO_EBI1_DEBUG_BUS_CFG0_RESERVED_BIT3_SHFT                              0x3
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D31_D16_EN_BMSK                   0x4
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D31_D16_EN_SHFT                   0x2
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D15_D0_EN_BMSK                    0x2
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D15_D0_EN_SHFT                    0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_BMSK                         0x1
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_SHFT                           0
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_SWAP_DISABLED_FVAL             0
#define HWIO_EBI1_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_SWAP_ENABLED_FVAL            0x1

#define HWIO_EBI1_DEBUG_BUS_CFG1_ADDR                                     0x80026064
#define HWIO_EBI1_DEBUG_BUS_CFG1_RMSK                                         0x3fff
#define HWIO_EBI1_DEBUG_BUS_CFG1_SHFT                                              0
#define HWIO_EBI1_DEBUG_BUS_CFG1_IN                                       \
        in_dword_masked(HWIO_EBI1_DEBUG_BUS_CFG1_ADDR, HWIO_EBI1_DEBUG_BUS_CFG1_RMSK)
#define HWIO_EBI1_DEBUG_BUS_CFG1_INM(m)                                   \
        in_dword_masked(HWIO_EBI1_DEBUG_BUS_CFG1_ADDR, m)
#define HWIO_EBI1_DEBUG_BUS_CFG1_OUT(v)                                   \
        out_dword(HWIO_EBI1_DEBUG_BUS_CFG1_ADDR,v)
#define HWIO_EBI1_DEBUG_BUS_CFG1_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_DEBUG_BUS_CFG1_ADDR,m,v,HWIO_EBI1_DEBUG_BUS_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SEL_BMSK                    0x3000
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SEL_SHFT                       0xc
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SEL_INPUT_DEBUG_SIGNALS_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SEL_OUTPUT_DEBUG_SIGNALS_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SEL_INTERNAL_CONTROL_DEBUG_SIGNALS_FVAL        0x2
#define HWIO_EBI1_DEBUG_BUS_CFG1_RESERVED_BIT11_BMSK                           0x800
#define HWIO_EBI1_DEBUG_BUS_CFG1_RESERVED_BIT11_SHFT                             0xb
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_D31_D16_EN_BMSK              0x400
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_D31_D16_EN_SHFT                0xa
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_D15_D0_EN_BMSK               0x200
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_D15_D0_EN_SHFT                 0x9
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SWAP_BMSK                    0x100
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SWAP_SHFT                      0x8
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_2X_XLTR_DBG_SWAP_SWAP_ENABLED_FVAL         0x1
#define HWIO_EBI1_DEBUG_BUS_CFG1_RESERVED_BIT7_6_BMSK                           0xc0
#define HWIO_EBI1_DEBUG_BUS_CFG1_RESERVED_BIT7_6_SHFT                            0x6
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SEL_BMSK                        0x30
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SEL_SHFT                         0x4
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SEL_ASYNC_INTERFACE_DEBUG_SIGNALS_FVAL          0
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SEL_PAGE_INTERFACE_DEBUG_SIGNALS_FVAL        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SEL_BURST_INTERFACE_DEBUG_SIGNALS_FVAL        0x2
#define HWIO_EBI1_DEBUG_BUS_CFG1_RESERVED_BIT3_BMSK                              0x8
#define HWIO_EBI1_DEBUG_BUS_CFG1_RESERVED_BIT3_SHFT                              0x3
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_D31_D16_EN_BMSK                  0x4
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_D31_D16_EN_SHFT                  0x2
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_D15_D0_EN_BMSK                   0x2
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_D15_D0_EN_SHFT                   0x1
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SWAP_BMSK                        0x1
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SWAP_SHFT                          0
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SWAP_SWAP_DISABLED_FVAL            0
#define HWIO_EBI1_DEBUG_BUS_CFG1_EBI1_XMEMC_DBG_SWAP_SWAP_ENABLED_FVAL           0x1

#define HWIO_EBI1_DEBUG_WORDn_BUFC_ADDR(n)                      (0x80026070+0x4*(n))
#define HWIO_EBI1_DEBUG_WORDn_BUFC_RMSK                                   0xffffffff
#define HWIO_EBI1_DEBUG_WORDn_BUFC_SHFT                                            0
#define HWIO_EBI1_DEBUG_WORDn_BUFC_INI(n) \
        in_dword(HWIO_EBI1_DEBUG_WORDn_BUFC_ADDR(n))
#define HWIO_EBI1_DEBUG_WORDn_BUFC_INMI(n,mask) \
        in_dword_masked(HWIO_EBI1_DEBUG_WORDn_BUFC_ADDR(n), mask)
#define HWIO_EBI1_DEBUG_WORDn_BUFC_OUTI(n,v) \
        out_dword(HWIO_EBI1_DEBUG_WORDn_BUFC_ADDR(n),v)
#define HWIO_EBI1_DEBUG_WORDn_BUFC_BUFF_DATA_BMSK                         0xffffffff
#define HWIO_EBI1_DEBUG_WORDn_BUFC_BUFF_DATA_SHFT                                  0

#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_ADDR(n)                      (0x80026090+0x4*(n))
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RMSK                                0xffffffff
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_SHFT                                         0
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_INI(n) \
        in_dword(HWIO_EBI1_DEBUG_WORD_ENn_BUFC_ADDR(n))
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_INMI(n,mask) \
        in_dword_masked(HWIO_EBI1_DEBUG_WORD_ENn_BUFC_ADDR(n), mask)
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_OUTI(n,v) \
        out_dword(HWIO_EBI1_DEBUG_WORD_ENn_BUFC_ADDR(n),v)
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_31_29_BMSK                 0xe0000000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_31_29_SHFT                       0x1d
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_3_COPY_BMSK                 0x10000000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_3_COPY_SHFT                       0x1c
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_27_25_BMSK                  0xe000000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_27_25_SHFT                       0x19
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_3_BMSK                       0x1000000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_3_SHFT                            0x18
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_23_21_BMSK                   0xe00000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_23_21_SHFT                       0x15
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_2_COPY_BMSK                   0x100000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_2_COPY_SHFT                       0x14
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_19_17_BMSK                    0xe0000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_19_17_SHFT                       0x11
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_2_BMSK                         0x10000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_2_SHFT                            0x10
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_15_13_BMSK                     0xe000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_15_13_SHFT                        0xd
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_1_COPY_BMSK                     0x1000
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_1_COPY_SHFT                        0xc
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_11_9_BMSK                       0xe00
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_11_9_SHFT                         0x9
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_1_BMSK                           0x100
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_1_SHFT                             0x8
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_7_5_BMSK                         0xe0
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_7_5_SHFT                          0x5
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_0_COPY_BMSK                       0x10
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_0_COPY_SHFT                        0x4
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_3_1_BMSK                          0xe
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_RESERVED_3_1_SHFT                          0x1
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_0_BMSK                             0x1
#define HWIO_EBI1_DEBUG_WORD_ENn_BUFC_BYTE_EN_0_SHFT                               0

#define HWIO_EBI1_DEBUG_BUFC_CFG_ADDR                                     0x800260b0
#define HWIO_EBI1_DEBUG_BUFC_CFG_RMSK                                           0x1f
#define HWIO_EBI1_DEBUG_BUFC_CFG_SHFT                                              0
#define HWIO_EBI1_DEBUG_BUFC_CFG_IN                                       \
        in_dword_masked(HWIO_EBI1_DEBUG_BUFC_CFG_ADDR, HWIO_EBI1_DEBUG_BUFC_CFG_RMSK)
#define HWIO_EBI1_DEBUG_BUFC_CFG_INM(m)                                   \
        in_dword_masked(HWIO_EBI1_DEBUG_BUFC_CFG_ADDR, m)
#define HWIO_EBI1_DEBUG_BUFC_CFG_OUT(v)                                   \
        out_dword(HWIO_EBI1_DEBUG_BUFC_CFG_ADDR,v)
#define HWIO_EBI1_DEBUG_BUFC_CFG_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_DEBUG_BUFC_CFG_ADDR,m,v,HWIO_EBI1_DEBUG_BUFC_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_DEBUG_BUFC_CFG_DISABLE_FLUSH_REQ_BMSK                         0x10
#define HWIO_EBI1_DEBUG_BUFC_CFG_DISABLE_FLUSH_REQ_SHFT                          0x4
#define HWIO_EBI1_DEBUG_BUFC_CFG_BUFF_SEL_BMSK                                   0xf
#define HWIO_EBI1_DEBUG_BUFC_CFG_BUFF_SEL_SHFT                                     0

#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_ADDR                                 0x800260bc
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_RMSK                                   0x7fffff
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_SHFT                                          0
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_IN                                   \
        in_dword_masked(HWIO_EBI1_DEBUG_BUFC_TAG_RD0_ADDR, HWIO_EBI1_DEBUG_BUFC_TAG_RD0_RMSK)
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_INM(m)                               \
        in_dword_masked(HWIO_EBI1_DEBUG_BUFC_TAG_RD0_ADDR, m)
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_TAG_HADDR_BMSK                         0x7fffff
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD0_TAG_HADDR_SHFT                                0

#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_ADDR                                 0x800260c0
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_RMSK                                        0xf
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_SHFT                                          0
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_IN                                   \
        in_dword_masked(HWIO_EBI1_DEBUG_BUFC_TAG_RD1_ADDR, HWIO_EBI1_DEBUG_BUFC_TAG_RD1_RMSK)
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_INM(m)                               \
        in_dword_masked(HWIO_EBI1_DEBUG_BUFC_TAG_RD1_ADDR, m)
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_TAG_HSEL_BMSK                               0xf
#define HWIO_EBI1_DEBUG_BUFC_TAG_RD1_TAG_HSEL_SHFT                                 0

#define HWIO_EBI1_BUFC_PROFILING_CFG_ADDR                                 0x800260c4
#define HWIO_EBI1_BUFC_PROFILING_CFG_RMSK                                     0xffff
#define HWIO_EBI1_BUFC_PROFILING_CFG_SHFT                                          0
#define HWIO_EBI1_BUFC_PROFILING_CFG_IN                                   \
        in_dword_masked(HWIO_EBI1_BUFC_PROFILING_CFG_ADDR, HWIO_EBI1_BUFC_PROFILING_CFG_RMSK)
#define HWIO_EBI1_BUFC_PROFILING_CFG_INM(m)                               \
        in_dword_masked(HWIO_EBI1_BUFC_PROFILING_CFG_ADDR, m)
#define HWIO_EBI1_BUFC_PROFILING_CFG_OUT(v)                               \
        out_dword(HWIO_EBI1_BUFC_PROFILING_CFG_ADDR,v)
#define HWIO_EBI1_BUFC_PROFILING_CFG_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_BUFC_PROFILING_CFG_ADDR,m,v,HWIO_EBI1_BUFC_PROFILING_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR3_MODE_BMSK                       0xf000
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR3_MODE_SHFT                          0xc
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR2_MODE_BMSK                        0xf00
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR2_MODE_SHFT                          0x8
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR1_MODE_BMSK                         0xf0
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR1_MODE_SHFT                          0x4
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR0_MODE_BMSK                          0xf
#define HWIO_EBI1_BUFC_PROFILING_CFG_HW_CNTR0_MODE_SHFT                            0

#define HWIO_EBI1_CSn_CFG2_ADDR(n)                      (0x800260d0+0x4*(n))
#define HWIO_EBI1_CSn_CFG2_RMSK                                               0x3fff
#define HWIO_EBI1_CSn_CFG2_SHFT                                                    0
#define HWIO_EBI1_CSn_CFG2_INI(n) \
        in_dword(HWIO_EBI1_CSn_CFG2_ADDR(n))
#define HWIO_EBI1_CSn_CFG2_INMI(n,mask) \
        in_dword_masked(HWIO_EBI1_CSn_CFG2_ADDR(n), mask)
#define HWIO_EBI1_CSn_CFG2_OUTI(n,v) \
        out_dword(HWIO_EBI1_CSn_CFG2_ADDR(n),v)
#define HWIO_EBI1_CSn_CFG2_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_CSn_CFG2_ADDR(n),mask,v,HWIO_EBI1_CSn_CFG2_INI(n));\
		HWIO_INTFREE()
#define HWIO_EBI1_CSn_CFG2_OPT_ADDR_ENA_BMSK                                  0x2000
#define HWIO_EBI1_CSn_CFG2_OPT_ADDR_ENA_SHFT                                     0xd
#define HWIO_EBI1_CSn_CFG2_TWO_CYC_ADDR_ENA_BMSK                              0x1000
#define HWIO_EBI1_CSn_CFG2_TWO_CYC_ADDR_ENA_SHFT                                 0xc
#define HWIO_EBI1_CSn_CFG2_RESERVED_BIT11_9_BMSK                               0xe00
#define HWIO_EBI1_CSn_CFG2_RESERVED_BIT11_9_SHFT                                 0x9
#define HWIO_EBI1_CSn_CFG2_TWOCYC_UPPER_ADDR_BMSK                              0x1f0
#define HWIO_EBI1_CSn_CFG2_TWOCYC_UPPER_ADDR_SHFT                                0x4
#define HWIO_EBI1_CSn_CFG2_LCD_RS_ENA_BMSK                                       0x8
#define HWIO_EBI1_CSn_CFG2_LCD_RS_ENA_SHFT                                       0x3
#define HWIO_EBI1_CSn_CFG2_TWOCYC_MSB_CS_DIS_BMSK                                0x4
#define HWIO_EBI1_CSn_CFG2_TWOCYC_MSB_CS_DIS_SHFT                                0x2
#define HWIO_EBI1_CSn_CFG2_TWOCYC_OE_HOLD_ENA_BMSK                               0x2
#define HWIO_EBI1_CSn_CFG2_TWOCYC_OE_HOLD_ENA_SHFT                               0x1
#define HWIO_EBI1_CSn_CFG2_TWOCYC_OE_ACTIVE_BMSK                                 0x1
#define HWIO_EBI1_CSn_CFG2_TWOCYC_OE_ACTIVE_SHFT                                   0

#define HWIO_EBI1_LCD_CFG_ADDR                                            0x800260e0
#define HWIO_EBI1_LCD_CFG_RMSK                                                   0x7
#define HWIO_EBI1_LCD_CFG_SHFT                                                     0
#define HWIO_EBI1_LCD_CFG_IN                                              \
        in_dword_masked(HWIO_EBI1_LCD_CFG_ADDR, HWIO_EBI1_LCD_CFG_RMSK)
#define HWIO_EBI1_LCD_CFG_INM(m)                                          \
        in_dword_masked(HWIO_EBI1_LCD_CFG_ADDR, m)
#define HWIO_EBI1_LCD_CFG_OUT(v)                                          \
        out_dword(HWIO_EBI1_LCD_CFG_ADDR,v)
#define HWIO_EBI1_LCD_CFG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_LCD_CFG_ADDR,m,v,HWIO_EBI1_LCD_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_LCD_CFG_LCD_RS_VAL_BMSK                                        0x4
#define HWIO_EBI1_LCD_CFG_LCD_RS_VAL_SHFT                                        0x2
#define HWIO_EBI1_LCD_CFG_LCD_RS_MODE_BMSK                                       0x3
#define HWIO_EBI1_LCD_CFG_LCD_RS_MODE_SHFT                                         0
#define HWIO_EBI1_LCD_CFG_LCD_RS_MODE_LCD_RS_VAL_DRIVES_THE_EBI1_PIN_MUXED_WITH_LCD_RS_FVAL          0
#define HWIO_EBI1_LCD_CFG_LCD_RS_MODE_BIT_20_OF_AHB_ADDRESS_DURING_THE_ACCESS_FVAL        0x1
#define HWIO_EBI1_LCD_CFG_LCD_RS_MODE_BIT_19_OF_AHB_ADDRESS_DURING_THE_ACCESS_FVAL        0x2
#define HWIO_EBI1_LCD_CFG_LCD_RS_MODE_BIT_18_OF_AHB_ADDRESS_DURING_THE_ACCESS_FVAL        0x3

#define HWIO_EBI1_2X_XLTR_CFG_ADDR                                        0x800260f0
#define HWIO_EBI1_2X_XLTR_CFG_RMSK                                               0x1
#define HWIO_EBI1_2X_XLTR_CFG_SHFT                                                 0
#define HWIO_EBI1_2X_XLTR_CFG_IN                                          \
        in_dword_masked(HWIO_EBI1_2X_XLTR_CFG_ADDR, HWIO_EBI1_2X_XLTR_CFG_RMSK)
#define HWIO_EBI1_2X_XLTR_CFG_INM(m)                                      \
        in_dword_masked(HWIO_EBI1_2X_XLTR_CFG_ADDR, m)
#define HWIO_EBI1_2X_XLTR_CFG_OUT(v)                                      \
        out_dword(HWIO_EBI1_2X_XLTR_CFG_ADDR,v)
#define HWIO_EBI1_2X_XLTR_CFG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI1_2X_XLTR_CFG_ADDR,m,v,HWIO_EBI1_2X_XLTR_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI1_2X_XLTR_CFG_REGISTER_NSEQ_WR_MODE_BMSK                         0x1
#define HWIO_EBI1_2X_XLTR_CFG_REGISTER_NSEQ_WR_MODE_SHFT                           0

// Stop Parsing at Section 2.2: Software sequences
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// ebi2 (0x28000 - 0x29FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// UXMCADDR_EBI2_FILE                generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 4.1: ARM registers
#define HWIO_EBI2_CFG_ADDR                                                0x80028000
#define HWIO_EBI2_CFG_RMSK                                                0xffffffff
#define HWIO_EBI2_CFG_SHFT                                                         0
#define HWIO_EBI2_CFG_IN                                                  \
        in_dword_masked(HWIO_EBI2_CFG_ADDR, HWIO_EBI2_CFG_RMSK)
#define HWIO_EBI2_CFG_INM(m)                                              \
        in_dword_masked(HWIO_EBI2_CFG_ADDR, m)
#define HWIO_EBI2_CFG_OUT(v)                                              \
        out_dword(HWIO_EBI2_CFG_ADDR,v)
#define HWIO_EBI2_CFG_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CFG_ADDR,m,v,HWIO_EBI2_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CFG_DM_CMD_REQ_ENA_BMSK                                 0x80000000
#define HWIO_EBI2_CFG_DM_CMD_REQ_ENA_SHFT                                       0x1f
#define HWIO_EBI2_CFG_PNAND_DM_REQ_ENA_BMSK                               0x40000000
#define HWIO_EBI2_CFG_PNAND_DM_REQ_ENA_SHFT                                     0x1e
#define HWIO_EBI2_CFG_PULSED_IRQ_ENA_BMSK                                 0x20000000
#define HWIO_EBI2_CFG_PULSED_IRQ_ENA_SHFT                                       0x1d
#define HWIO_EBI2_CFG_PNAND_IRQ_ENA_BMSK                                  0x10000000
#define HWIO_EBI2_CFG_PNAND_IRQ_ENA_SHFT                                        0x1c
#define HWIO_EBI2_CFG_BURST_INCR_CFG_BMSK                                  0xc000000
#define HWIO_EBI2_CFG_BURST_INCR_CFG_SHFT                                       0x1a
#define HWIO_EBI2_CFG_BURST_INCR_CFG_16_WORD_BURSTS_FVAL                         0x2
#define HWIO_EBI2_CFG_BURST_INCR_CFG_8_WORD_BURSTS_FVAL                          0x1
#define HWIO_EBI2_CFG_BURST_INCR_CFG_4_WORD_BURSTS_FVAL                            0
#define HWIO_EBI2_CFG_RESERVED_BIT25_BMSK                                  0x2000000
#define HWIO_EBI2_CFG_RESERVED_BIT25_SHFT                                       0x19
#define HWIO_EBI2_CFG_ADV_UB_LB_HIGH_BMSK                                  0x1000000
#define HWIO_EBI2_CFG_ADV_UB_LB_HIGH_SHFT                                       0x18
#define HWIO_EBI2_CFG_WAIT_N_PGM_DLY_CTL_BMSK                               0xfc0000
#define HWIO_EBI2_CFG_WAIT_N_PGM_DLY_CTL_SHFT                                   0x12
#define HWIO_EBI2_CFG_NAND2_BUS_ENA_BMSK                                     0x20000
#define HWIO_EBI2_CFG_NAND2_BUS_ENA_SHFT                                        0x11
#define HWIO_EBI2_CFG_NAND2_BUS_ENA_NAND_CS2_ON_FVAL                             0x1
#define HWIO_EBI2_CFG_NAND2_BUS_ENA_EBI2_CS3_ON_FVAL                               0
#define HWIO_EBI2_CFG_NAND_BUS_ENA_BMSK                                      0x10000
#define HWIO_EBI2_CFG_NAND_BUS_ENA_SHFT                                         0x10
#define HWIO_EBI2_CFG_NAND_BUS_ENA_NAND_CS_ON_FVAL                               0x1
#define HWIO_EBI2_CFG_NAND_BUS_ENA_EBI2_CS1_ON_FVAL                                0
#define HWIO_EBI2_CFG_EBI2_PRIORITY_BMSK                                      0x8000
#define HWIO_EBI2_CFG_EBI2_PRIORITY_SHFT                                         0xf
#define HWIO_EBI2_CFG_EBI2_PRIORITY_XMEM_CONTROLLER_FVAL                           0
#define HWIO_EBI2_CFG_EBI2_PRIORITY_NAND_CONTROLLER_FVAL                         0x1
#define HWIO_EBI2_CFG_FBCLK_PAD_FB_ENA_BMSK                                   0x4000
#define HWIO_EBI2_CFG_FBCLK_PAD_FB_ENA_SHFT                                      0xe
#define HWIO_EBI2_CFG_FBCLK_PGM_DLY_CTL_BMSK                                  0x3f00
#define HWIO_EBI2_CFG_FBCLK_PGM_DLY_CTL_SHFT                                     0x8
#define HWIO_EBI2_CFG_PWRSAVE_MODE_BMSK                                         0x80
#define HWIO_EBI2_CFG_PWRSAVE_MODE_SHFT                                          0x7
#define HWIO_EBI2_CFG_FBCLK_PAD_FNDLY_ENA_BMSK                                  0x40
#define HWIO_EBI2_CFG_FBCLK_PAD_FNDLY_ENA_SHFT                                   0x6
#define HWIO_EBI2_CFG_PGM_DLY_CTL_BMSK                                          0x3f
#define HWIO_EBI2_CFG_PGM_DLY_CTL_SHFT                                             0

#define HWIO_LCD_CFG0_ADDR                                                0x80028004
#define HWIO_LCD_CFG0_RMSK                                                0xffffffff
#define HWIO_LCD_CFG0_SHFT                                                         0
#define HWIO_LCD_CFG0_IN                                                  \
        in_dword_masked(HWIO_LCD_CFG0_ADDR, HWIO_LCD_CFG0_RMSK)
#define HWIO_LCD_CFG0_INM(m)                                              \
        in_dword_masked(HWIO_LCD_CFG0_ADDR, m)
#define HWIO_LCD_CFG0_OUT(v)                                              \
        out_dword(HWIO_LCD_CFG0_ADDR,v)
#define HWIO_LCD_CFG0_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_LCD_CFG0_ADDR,m,v,HWIO_LCD_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_LCD_CFG0_LCD_CS_SETUP_BMSK                                   0xf0000000
#define HWIO_LCD_CFG0_LCD_CS_SETUP_SHFT                                         0x1c
#define HWIO_LCD_CFG0_LCD_RECOVERY_BMSK                                    0xf000000
#define HWIO_LCD_CFG0_LCD_RECOVERY_SHFT                                         0x18
#define HWIO_LCD_CFG0_LCD_HOLD_WR_BMSK                                      0xf00000
#define HWIO_LCD_CFG0_LCD_HOLD_WR_SHFT                                          0x14
#define HWIO_LCD_CFG0_LCD_HOLD_RD_BMSK                                       0xf0000
#define HWIO_LCD_CFG0_LCD_HOLD_RD_SHFT                                          0x10
#define HWIO_LCD_CFG0_LCD_WAIT_WR_BMSK                                        0xff00
#define HWIO_LCD_CFG0_LCD_WAIT_WR_SHFT                                           0x8
#define HWIO_LCD_CFG0_LCD_WAIT_RD_BMSK                                          0xff
#define HWIO_LCD_CFG0_LCD_WAIT_RD_SHFT                                             0

#define HWIO_LCD_CFG1_ADDR                                                0x80028008
#define HWIO_LCD_CFG1_RMSK                                                0xffffffff
#define HWIO_LCD_CFG1_SHFT                                                         0
#define HWIO_LCD_CFG1_IN                                                  \
        in_dword_masked(HWIO_LCD_CFG1_ADDR, HWIO_LCD_CFG1_RMSK)
#define HWIO_LCD_CFG1_INM(m)                                              \
        in_dword_masked(HWIO_LCD_CFG1_ADDR, m)
#define HWIO_LCD_CFG1_OUT(v)                                              \
        out_dword(HWIO_LCD_CFG1_ADDR,v)
#define HWIO_LCD_CFG1_OUTM(m,v)                                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_LCD_CFG1_ADDR,m,v,HWIO_LCD_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_LCD_CFG1_LCD_MUX_ADDR_DATA_ENA_BMSK                          0x80000000
#define HWIO_LCD_CFG1_LCD_MUX_ADDR_DATA_ENA_SHFT                                0x1f
#define HWIO_LCD_CFG1_LCD_MODE_BMSK                                       0x40000000
#define HWIO_LCD_CFG1_LCD_MODE_SHFT                                             0x1e
#define HWIO_LCD_CFG1_LCD_D_ON_UB_LB_BMSK                                 0x20000000
#define HWIO_LCD_CFG1_LCD_D_ON_UB_LB_SHFT                                       0x1d
#define HWIO_LCD_CFG1_LCD_18_OR_24_BIT_ENA_BMSK                           0x10000000
#define HWIO_LCD_CFG1_LCD_18_OR_24_BIT_ENA_SHFT                                 0x1c
#define HWIO_LCD_CFG1_LCD_RS_ENA_BMSK                                      0x8000000
#define HWIO_LCD_CFG1_LCD_RS_ENA_SHFT                                           0x1b
#define HWIO_LCD_CFG1_LCD_RS_VAL_BMSK                                      0x4000000
#define HWIO_LCD_CFG1_LCD_RS_VAL_SHFT                                           0x1a
#define HWIO_LCD_CFG1_LCD_RS_MODE_BMSK                                     0x3000000
#define HWIO_LCD_CFG1_LCD_RS_MODE_SHFT                                          0x18
#define HWIO_LCD_CFG1_LCD_RS_MODE_LCD_RS_VAL_DRIVES_LCD_RS_PIN_FVAL                0
#define HWIO_LCD_CFG1_LCD_RS_MODE_BIT_20_OF_AHB_ADDRESS_DURING_THE_ACCESS_FVAL        0x1
#define HWIO_LCD_CFG1_LCD_RS_MODE_BIT_19_OF_AHB_ADDRESS_DURING_THE_ACCESS_FVAL        0x2
#define HWIO_LCD_CFG1_LCD_RS_MODE_BIT_18_OF_AHB_ADDRESS_DURING_THE_ACCESS_FVAL        0x3
#define HWIO_LCD_CFG1_LCD_E_SETUP_WRITE_BMSK                                0xf00000
#define HWIO_LCD_CFG1_LCD_E_SETUP_WRITE_SHFT                                    0x14
#define HWIO_LCD_CFG1_LCD_E_SETUP_READ_BMSK                                  0xf0000
#define HWIO_LCD_CFG1_LCD_E_SETUP_READ_SHFT                                     0x10
#define HWIO_LCD_CFG1_LCD_INTERFACE_TYPE_BMSK                                 0x8000
#define HWIO_LCD_CFG1_LCD_INTERFACE_TYPE_SHFT                                    0xf
#define HWIO_LCD_CFG1_LCD_E_HIGH_WRITE_BMSK                                   0x7f00
#define HWIO_LCD_CFG1_LCD_E_HIGH_WRITE_SHFT                                      0x8
#define HWIO_LCD_CFG1_LCD_BYTE_DEVICE_ENA_BMSK                                  0x80
#define HWIO_LCD_CFG1_LCD_BYTE_DEVICE_ENA_SHFT                                   0x7
#define HWIO_LCD_CFG1_LCD_E_HIGH_READ_BMSK                                      0x7f
#define HWIO_LCD_CFG1_LCD_E_HIGH_READ_SHFT                                         0

#define HWIO_EBI2_CSn_CFG0_ADDR(n)                      (0x8002800c+0xC*(n))
#define HWIO_EBI2_CSn_CFG0_RMSK                                           0xffffffff
#define HWIO_EBI2_CSn_CFG0_SHFT                                                    0
#define HWIO_EBI2_CSn_CFG0_INI(n) \
        in_dword(HWIO_EBI2_CSn_CFG0_ADDR(n))
#define HWIO_EBI2_CSn_CFG0_INMI(n,mask) \
        in_dword_masked(HWIO_EBI2_CSn_CFG0_ADDR(n), mask)
#define HWIO_EBI2_CSn_CFG0_OUTI(n,v) \
        out_dword(HWIO_EBI2_CSn_CFG0_ADDR(n),v)
#define HWIO_EBI2_CSn_CFG0_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CSn_CFG0_ADDR(n),mask,v,HWIO_EBI2_CSn_CFG0_INI(n));\
		HWIO_INTFREE()
#define HWIO_EBI2_CSn_CFG0_RECOVERY_BMSK                                  0xf0000000
#define HWIO_EBI2_CSn_CFG0_RECOVERY_SHFT                                        0x1c
#define HWIO_EBI2_CSn_CFG0_HOLD_WR_BMSK                                    0xf000000
#define HWIO_EBI2_CSn_CFG0_HOLD_WR_SHFT                                         0x18
#define HWIO_EBI2_CSn_CFG0_INIT_LATENCY_WR_BMSK                             0xff0000
#define HWIO_EBI2_CSn_CFG0_INIT_LATENCY_WR_SHFT                                 0x10
#define HWIO_EBI2_CSn_CFG0_INIT_LATENCY_RD_BMSK                               0xff00
#define HWIO_EBI2_CSn_CFG0_INIT_LATENCY_RD_SHFT                                  0x8
#define HWIO_EBI2_CSn_CFG0_WAIT_WR_BMSK                                         0xf0
#define HWIO_EBI2_CSn_CFG0_WAIT_WR_SHFT                                          0x4
#define HWIO_EBI2_CSn_CFG0_WAIT_RD_BMSK                                          0xf
#define HWIO_EBI2_CSn_CFG0_WAIT_RD_SHFT                                            0

#define HWIO_EBI2_CSn_CFG1_ADDR(n)                      (0x80028010+0xC*(n))
#define HWIO_EBI2_CSn_CFG1_RMSK                                           0xffffffff
#define HWIO_EBI2_CSn_CFG1_SHFT                                                    0
#define HWIO_EBI2_CSn_CFG1_INI(n) \
        in_dword(HWIO_EBI2_CSn_CFG1_ADDR(n))
#define HWIO_EBI2_CSn_CFG1_INMI(n,mask) \
        in_dword_masked(HWIO_EBI2_CSn_CFG1_ADDR(n), mask)
#define HWIO_EBI2_CSn_CFG1_OUTI(n,v) \
        out_dword(HWIO_EBI2_CSn_CFG1_ADDR(n),v)
#define HWIO_EBI2_CSn_CFG1_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CSn_CFG1_ADDR(n),mask,v,HWIO_EBI2_CSn_CFG1_INI(n));\
		HWIO_INTFREE()
#define HWIO_EBI2_CSn_CFG1_MUX_ADDR_DATA_ENA_BMSK                         0x80000000
#define HWIO_EBI2_CSn_CFG1_MUX_ADDR_DATA_ENA_SHFT                               0x1f
#define HWIO_EBI2_CSn_CFG1_OPT_ADDR_ENA_BMSK                              0x40000000
#define HWIO_EBI2_CSn_CFG1_OPT_ADDR_ENA_SHFT                                    0x1e
#define HWIO_EBI2_CSn_CFG1_TWO_CYC_ADDR_ENA_BMSK                          0x20000000
#define HWIO_EBI2_CSn_CFG1_TWO_CYC_ADDR_ENA_SHFT                                0x1d
#define HWIO_EBI2_CSn_CFG1_LCD_RS_ENA_BMSK                                0x10000000
#define HWIO_EBI2_CSn_CFG1_LCD_RS_ENA_SHFT                                      0x1c
#define HWIO_EBI2_CSn_CFG1_HOLD_RD_BMSK                                    0xf000000
#define HWIO_EBI2_CSn_CFG1_HOLD_RD_SHFT                                         0x18
#define HWIO_EBI2_CSn_CFG1_XTRA_ADDR_SETUP_BMSK                             0x800000
#define HWIO_EBI2_CSn_CFG1_XTRA_ADDR_SETUP_SHFT                                 0x17
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_BMSK                                   0x700000
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_SHFT                                       0x14
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_4_WORD_PAGE_16B_FVAL                        0x1
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_8_WORD_PAGE_16B_FVAL                        0x2
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_16_WORD_PAGE_16B_FVAL                       0x3
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_64_WORD_PAGE_16B_FVAL                       0x5
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_128_WORD_PAGE_16B_FVAL                      0x6
#define HWIO_EBI2_CSn_CFG1_PAGE_SIZE_256_WORD_PAGE_16B_FVAL                      0x7
#define HWIO_EBI2_CSn_CFG1_IGN_WAIT_FOR_WR_BMSK                              0x80000
#define HWIO_EBI2_CSn_CFG1_IGN_WAIT_FOR_WR_SHFT                                 0x13
#define HWIO_EBI2_CSn_CFG1_IGN_WAIT_FOR_RD_BMSK                              0x40000
#define HWIO_EBI2_CSn_CFG1_IGN_WAIT_FOR_RD_SHFT                                 0x12
#define HWIO_EBI2_CSn_CFG1_ADV_OE_RECOVERY_BMSK                              0x30000
#define HWIO_EBI2_CSn_CFG1_ADV_OE_RECOVERY_SHFT                                 0x10
#define HWIO_EBI2_CSn_CFG1_PRECHARGE_CYC_BMSK                                 0xf000
#define HWIO_EBI2_CSn_CFG1_PRECHARGE_CYC_SHFT                                    0xc
#define HWIO_EBI2_CSn_CFG1_WR_PRECHARGE_BMSK                                   0xf00
#define HWIO_EBI2_CSn_CFG1_WR_PRECHARGE_SHFT                                     0x8
#define HWIO_EBI2_CSn_CFG1_BYTE_DEVICE_ENA_BMSK                                 0x80
#define HWIO_EBI2_CSn_CFG1_BYTE_DEVICE_ENA_SHFT                                  0x7
#define HWIO_EBI2_CSn_CFG1_WE_TIMING_BMSK                                       0x40
#define HWIO_EBI2_CSn_CFG1_WE_TIMING_SHFT                                        0x6
#define HWIO_EBI2_CSn_CFG1_ADDR_HOLD_ENA_BMSK                                   0x20
#define HWIO_EBI2_CSn_CFG1_ADDR_HOLD_ENA_SHFT                                    0x5
#define HWIO_EBI2_CSn_CFG1_WRAP8_RD_MODE_BMSK                                   0x10
#define HWIO_EBI2_CSn_CFG1_WRAP8_RD_MODE_SHFT                                    0x4
#define HWIO_EBI2_CSn_CFG1_BURST_WR_ENA_BMSK                                     0x8
#define HWIO_EBI2_CSn_CFG1_BURST_WR_ENA_SHFT                                     0x3
#define HWIO_EBI2_CSn_CFG1_BURST_RD_ENA_BMSK                                     0x4
#define HWIO_EBI2_CSn_CFG1_BURST_RD_ENA_SHFT                                     0x2
#define HWIO_EBI2_CSn_CFG1_PAGE_WR_ENA_BMSK                                      0x2
#define HWIO_EBI2_CSn_CFG1_PAGE_WR_ENA_SHFT                                      0x1
#define HWIO_EBI2_CSn_CFG1_PAGE_RD_ENA_BMSK                                      0x1
#define HWIO_EBI2_CSn_CFG1_PAGE_RD_ENA_SHFT                                        0

#define HWIO_EBI2_CSn_CFG2_ADDR(n)                      (0x80028014+0xC*(n))
#define HWIO_EBI2_CSn_CFG2_RMSK                                               0x1fff
#define HWIO_EBI2_CSn_CFG2_SHFT                                                    0
#define HWIO_EBI2_CSn_CFG2_INI(n) \
        in_dword(HWIO_EBI2_CSn_CFG2_ADDR(n))
#define HWIO_EBI2_CSn_CFG2_INMI(n,mask) \
        in_dword_masked(HWIO_EBI2_CSn_CFG2_ADDR(n), mask)
#define HWIO_EBI2_CSn_CFG2_OUTI(n,v) \
        out_dword(HWIO_EBI2_CSn_CFG2_ADDR(n),v)
#define HWIO_EBI2_CSn_CFG2_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CSn_CFG2_ADDR(n),mask,v,HWIO_EBI2_CSn_CFG2_INI(n));\
		HWIO_INTFREE()
#define HWIO_EBI2_CSn_CFG2_DYN_BL_MODE_BMSK                                   0x1000
#define HWIO_EBI2_CSn_CFG2_DYN_BL_MODE_SHFT                                      0xc
#define HWIO_EBI2_CSn_CFG2_RESERVED_BIT11_10_BMSK                              0xc00
#define HWIO_EBI2_CSn_CFG2_RESERVED_BIT11_10_SHFT                                0xa
#define HWIO_EBI2_CSn_CFG2_TWOCYC_UPPER_ADDR_BMSK                              0x3f0
#define HWIO_EBI2_CSn_CFG2_TWOCYC_UPPER_ADDR_SHFT                                0x4
#define HWIO_EBI2_CSn_CFG2_XTRA_CS_ADV_SETUP_BMSK                                0x8
#define HWIO_EBI2_CSn_CFG2_XTRA_CS_ADV_SETUP_SHFT                                0x3
#define HWIO_EBI2_CSn_CFG2_TWOCYC_MSB_CS_DIS_BMSK                                0x4
#define HWIO_EBI2_CSn_CFG2_TWOCYC_MSB_CS_DIS_SHFT                                0x2
#define HWIO_EBI2_CSn_CFG2_TWOCYC_OE_HOLD_ENA_BMSK                               0x2
#define HWIO_EBI2_CSn_CFG2_TWOCYC_OE_HOLD_ENA_SHFT                               0x1
#define HWIO_EBI2_CSn_CFG2_TWOCYC_OE_ACTIVE_BMSK                                 0x1
#define HWIO_EBI2_CSn_CFG2_TWOCYC_OE_ACTIVE_SHFT                                   0

#define HWIO_ETM_GPIO2_CFG0_ADDR                                          0x8002804c
#define HWIO_ETM_GPIO2_CFG0_RMSK                                          0xffffffff
#define HWIO_ETM_GPIO2_CFG0_SHFT                                                   0
#define HWIO_ETM_GPIO2_CFG0_IN                                            \
        in_dword_masked(HWIO_ETM_GPIO2_CFG0_ADDR, HWIO_ETM_GPIO2_CFG0_RMSK)
#define HWIO_ETM_GPIO2_CFG0_INM(m)                                        \
        in_dword_masked(HWIO_ETM_GPIO2_CFG0_ADDR, m)
#define HWIO_ETM_GPIO2_CFG0_OUT(v)                                        \
        out_dword(HWIO_ETM_GPIO2_CFG0_ADDR,v)
#define HWIO_ETM_GPIO2_CFG0_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ETM_GPIO2_CFG0_ADDR,m,v,HWIO_ETM_GPIO2_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_ETM_GPIO2_CFG0_RECOVERY_BMSK                                 0xf0000000
#define HWIO_ETM_GPIO2_CFG0_RECOVERY_SHFT                                       0x1c
#define HWIO_ETM_GPIO2_CFG0_HOLD_WR_BMSK                                   0xf000000
#define HWIO_ETM_GPIO2_CFG0_HOLD_WR_SHFT                                        0x18
#define HWIO_ETM_GPIO2_CFG0_INIT_LATENCY_WR_BMSK                            0xff0000
#define HWIO_ETM_GPIO2_CFG0_INIT_LATENCY_WR_SHFT                                0x10
#define HWIO_ETM_GPIO2_CFG0_INIT_LATENCY_RD_BMSK                              0xff00
#define HWIO_ETM_GPIO2_CFG0_INIT_LATENCY_RD_SHFT                                 0x8
#define HWIO_ETM_GPIO2_CFG0_WAIT_WR_BMSK                                        0xf0
#define HWIO_ETM_GPIO2_CFG0_WAIT_WR_SHFT                                         0x4
#define HWIO_ETM_GPIO2_CFG0_WAIT_RD_BMSK                                         0xf
#define HWIO_ETM_GPIO2_CFG0_WAIT_RD_SHFT                                           0

#define HWIO_ETM_GPIO2_CFG1_ADDR                                          0x80028050
#define HWIO_ETM_GPIO2_CFG1_RMSK                                          0xffffffff
#define HWIO_ETM_GPIO2_CFG1_SHFT                                                   0
#define HWIO_ETM_GPIO2_CFG1_IN                                            \
        in_dword_masked(HWIO_ETM_GPIO2_CFG1_ADDR, HWIO_ETM_GPIO2_CFG1_RMSK)
#define HWIO_ETM_GPIO2_CFG1_INM(m)                                        \
        in_dword_masked(HWIO_ETM_GPIO2_CFG1_ADDR, m)
#define HWIO_ETM_GPIO2_CFG1_OUT(v)                                        \
        out_dword(HWIO_ETM_GPIO2_CFG1_ADDR,v)
#define HWIO_ETM_GPIO2_CFG1_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_ETM_GPIO2_CFG1_ADDR,m,v,HWIO_ETM_GPIO2_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_ETM_GPIO2_CFG1_MUX_ADDR_DATA_ENA_BMSK                        0x80000000
#define HWIO_ETM_GPIO2_CFG1_MUX_ADDR_DATA_ENA_SHFT                              0x1f
#define HWIO_ETM_GPIO2_CFG1_OPT_ADDR_ENA_BMSK                             0x40000000
#define HWIO_ETM_GPIO2_CFG1_OPT_ADDR_ENA_SHFT                                   0x1e
#define HWIO_ETM_GPIO2_CFG1_TWO_CYC_ADDR_ENA_BMSK                         0x20000000
#define HWIO_ETM_GPIO2_CFG1_TWO_CYC_ADDR_ENA_SHFT                               0x1d
#define HWIO_ETM_GPIO2_CFG1_LCD_RS_ENA_BMSK                               0x10000000
#define HWIO_ETM_GPIO2_CFG1_LCD_RS_ENA_SHFT                                     0x1c
#define HWIO_ETM_GPIO2_CFG1_HOLD_RD_BMSK                                   0xf000000
#define HWIO_ETM_GPIO2_CFG1_HOLD_RD_SHFT                                        0x18
#define HWIO_ETM_GPIO2_CFG1_RESERVED_BIT23_BMSK                             0x800000
#define HWIO_ETM_GPIO2_CFG1_RESERVED_BIT23_SHFT                                 0x17
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_BMSK                                  0x700000
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_SHFT                                      0x14
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_4_WORD_PAGE_16B_FVAL                       0x1
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_8_WORD_PAGE_16B_FVAL                       0x2
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_16_WORD_PAGE_16B_FVAL                      0x3
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_64_WORD_PAGE_16B_FVAL                      0x5
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_128_WORD_PAGE_16B_FVAL                     0x6
#define HWIO_ETM_GPIO2_CFG1_PAGE_SIZE_256_WORD_PAGE_16B_FVAL                     0x7
#define HWIO_ETM_GPIO2_CFG1_IGN_WAIT_FOR_WR_BMSK                             0x80000
#define HWIO_ETM_GPIO2_CFG1_IGN_WAIT_FOR_WR_SHFT                                0x13
#define HWIO_ETM_GPIO2_CFG1_IGN_WAIT_FOR_RD_BMSK                             0x40000
#define HWIO_ETM_GPIO2_CFG1_IGN_WAIT_FOR_RD_SHFT                                0x12
#define HWIO_ETM_GPIO2_CFG1_ADV_OE_RECOVERY_BMSK                             0x30000
#define HWIO_ETM_GPIO2_CFG1_ADV_OE_RECOVERY_SHFT                                0x10
#define HWIO_ETM_GPIO2_CFG1_PRECHARGE_CYC_BMSK                                0xf000
#define HWIO_ETM_GPIO2_CFG1_PRECHARGE_CYC_SHFT                                   0xc
#define HWIO_ETM_GPIO2_CFG1_WR_PRECHARGE_BMSK                                  0xf00
#define HWIO_ETM_GPIO2_CFG1_WR_PRECHARGE_SHFT                                    0x8
#define HWIO_ETM_GPIO2_CFG1_BYTE_DEVICE_ENA_BMSK                                0x80
#define HWIO_ETM_GPIO2_CFG1_BYTE_DEVICE_ENA_SHFT                                 0x7
#define HWIO_ETM_GPIO2_CFG1_WE_TIMING_BMSK                                      0x40
#define HWIO_ETM_GPIO2_CFG1_WE_TIMING_SHFT                                       0x6
#define HWIO_ETM_GPIO2_CFG1_ADDR_HOLD_ENA_BMSK                                  0x20
#define HWIO_ETM_GPIO2_CFG1_ADDR_HOLD_ENA_SHFT                                   0x5
#define HWIO_ETM_GPIO2_CFG1_WRAP8_RD_MODE_BMSK                                  0x10
#define HWIO_ETM_GPIO2_CFG1_WRAP8_RD_MODE_SHFT                                   0x4
#define HWIO_ETM_GPIO2_CFG1_BURST_WR_ENA_BMSK                                    0x8
#define HWIO_ETM_GPIO2_CFG1_BURST_WR_ENA_SHFT                                    0x3
#define HWIO_ETM_GPIO2_CFG1_BURST_RD_ENA_BMSK                                    0x4
#define HWIO_ETM_GPIO2_CFG1_BURST_RD_ENA_SHFT                                    0x2
#define HWIO_ETM_GPIO2_CFG1_PAGE_WR_ENA_BMSK                                     0x2
#define HWIO_ETM_GPIO2_CFG1_PAGE_WR_ENA_SHFT                                     0x1
#define HWIO_ETM_GPIO2_CFG1_PAGE_RD_ENA_BMSK                                     0x1
#define HWIO_ETM_GPIO2_CFG1_PAGE_RD_ENA_SHFT                                       0

#define HWIO_EBI2_DEBUG_BUS_CFG_ADDR                                      0x80028054
#define HWIO_EBI2_DEBUG_BUS_CFG_RMSK                                       0xfffffff
#define HWIO_EBI2_DEBUG_BUS_CFG_SHFT                                               0
#define HWIO_EBI2_DEBUG_BUS_CFG_IN                                        \
        in_dword_masked(HWIO_EBI2_DEBUG_BUS_CFG_ADDR, HWIO_EBI2_DEBUG_BUS_CFG_RMSK)
#define HWIO_EBI2_DEBUG_BUS_CFG_INM(m)                                    \
        in_dword_masked(HWIO_EBI2_DEBUG_BUS_CFG_ADDR, m)
#define HWIO_EBI2_DEBUG_BUS_CFG_OUT(v)                                    \
        out_dword(HWIO_EBI2_DEBUG_BUS_CFG_ADDR,v)
#define HWIO_EBI2_DEBUG_BUS_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_DEBUG_BUS_CFG_ADDR,m,v,HWIO_EBI2_DEBUG_BUS_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT27_BMSK                        0x8000000
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT27_SHFT                             0x1b
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_D31_D16_EN_BMSK               0x4000000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_D31_D16_EN_SHFT                    0x1a
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_D15_D0_EN_BMSK                0x2000000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_D15_D0_EN_SHFT                     0x19
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_SWAP_BMSK                     0x1000000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_SWAP_SHFT                          0x18
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_SWAP_SWAP_DISABLED_FVAL               0
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_ARB_DBG_SWAP_SWAP_ENABLED_FVAL              0x1
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT22_23_BMSK                      0xc00000
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT22_23_SHFT                          0x16
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SEL_BMSK                     0x300000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SEL_SHFT                         0x14
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SEL_ASYNC_INTERFACE_DEBUG_SIGNALS_FVAL          0
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SEL_PAGE_INTERFACE_DEBUG_SIGNALS_FVAL        0x1
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SEL_BURST_INTERFACE_DEBUG_SIGNALS_FVAL        0x2
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SEL_MISCELLANEOUS_SIGNALS_FVAL        0x3
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT19_BMSK                          0x80000
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT19_SHFT                             0x13
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_D31_D16_EN_BMSK               0x40000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_D31_D16_EN_SHFT                  0x12
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_D15_D0_EN_BMSK                0x20000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_D15_D0_EN_SHFT                   0x11
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SWAP_BMSK                     0x10000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SWAP_SHFT                        0x10
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SWAP_SWAP_DISABLED_FVAL             0
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_XMEMC_DBG_SWAP_SWAP_ENABLED_FVAL            0x1
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT15_14_BMSK                        0xc000
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT15_14_SHFT                           0xe
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_BLK_SEL_BMSK             0x3000
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_BLK_SEL_SHFT                0xc
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_BLK_SEL_EBI2_PORT0_AHB_IF_FVAL          0
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_BLK_SEL_EBI2_PORT1_AHB_IF_FVAL        0x1
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_BLK_SEL_EBI2_PORT2_AHB_IF_FVAL        0x2
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_BLK_SEL_EBI2_PORT3_AHB_IF_FVAL        0x3
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT11_BMSK                            0x800
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT11_SHFT                              0xb
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_D31_D16_EN_BMSK           0x400
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_D31_D16_EN_SHFT             0xa
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_D15_D0_EN_BMSK            0x200
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_D15_D0_EN_SHFT              0x9
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_SWAP_BMSK                 0x100
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_SWAP_SHFT                   0x8
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI2_DEBUG_BUS_CFG_EBI2_MEMC_AHB_IF_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT7_0_BMSK                            0xff
#define HWIO_EBI2_DEBUG_BUS_CFG_RESERVED_BIT7_0_SHFT                               0

#define HWIO_EBI2_PROFILING_CFG_ADDR                                      0x80028058
#define HWIO_EBI2_PROFILING_CFG_RMSK                                            0x3f
#define HWIO_EBI2_PROFILING_CFG_SHFT                                               0
#define HWIO_EBI2_PROFILING_CFG_IN                                        \
        in_dword_masked(HWIO_EBI2_PROFILING_CFG_ADDR, HWIO_EBI2_PROFILING_CFG_RMSK)
#define HWIO_EBI2_PROFILING_CFG_INM(m)                                    \
        in_dword_masked(HWIO_EBI2_PROFILING_CFG_ADDR, m)
#define HWIO_EBI2_PROFILING_CFG_OUT(v)                                    \
        out_dword(HWIO_EBI2_PROFILING_CFG_ADDR,v)
#define HWIO_EBI2_PROFILING_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_PROFILING_CFG_ADDR,m,v,HWIO_EBI2_PROFILING_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN2_CFG_BMSK                       0x30
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN2_CFG_SHFT                        0x4
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN2_CFG_FEATURE_DISABLED_FVAL          0
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN2_CFG_HIGH_WHEN_EBI2_XMEM_CTLR_IS_IN_IDLE_STATE_OR_NAND_CONTROLLER_IS_IDLE_FVAL        0x1
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN1_CFG_BMSK                        0xc
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN1_CFG_SHFT                        0x2
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN1_CFG_FEATURE_DISABLED_FVAL          0
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN1_CFG_HIGH_WHEN_NAND_CONTROLLER_IS_IDLE_FVAL        0x1
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN0_CFG_BMSK                        0x3
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN0_CFG_SHFT                          0
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN0_CFG_FEATURE_DISABLED_FVAL          0
#define HWIO_EBI2_PROFILING_CFG_EBI2_HW_CNTR_EN0_CFG_HIGH_WHEN_EBI2_XMEM_CTLR_IS_IN_IDLE_STATE_FVAL        0x1

#define HWIO_EBI2_SWBM_AHB_PRIORITY_ADDR                                  0x80028080
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RMSK                                      0x7fff
#define HWIO_EBI2_SWBM_AHB_PRIORITY_SHFT                                           0
#define HWIO_EBI2_SWBM_AHB_PRIORITY_IN                                    \
        in_dword_masked(HWIO_EBI2_SWBM_AHB_PRIORITY_ADDR, HWIO_EBI2_SWBM_AHB_PRIORITY_RMSK)
#define HWIO_EBI2_SWBM_AHB_PRIORITY_INM(m)                                \
        in_dword_masked(HWIO_EBI2_SWBM_AHB_PRIORITY_ADDR, m)
#define HWIO_EBI2_SWBM_AHB_PRIORITY_OUT(v)                                \
        out_dword(HWIO_EBI2_SWBM_AHB_PRIORITY_ADDR,v)
#define HWIO_EBI2_SWBM_AHB_PRIORITY_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_SWBM_AHB_PRIORITY_ADDR,m,v,HWIO_EBI2_SWBM_AHB_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RESERVED_BITS14_BMSK                      0x4000
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RESERVED_BITS14_SHFT                         0xe
#define HWIO_EBI2_SWBM_AHB_PRIORITY_PORT2_WRLOCK_ENA_BMSK                     0x2000
#define HWIO_EBI2_SWBM_AHB_PRIORITY_PORT2_WRLOCK_ENA_SHFT                        0xd
#define HWIO_EBI2_SWBM_AHB_PRIORITY_PORT1_WRLOCK_ENA_BMSK                     0x1000
#define HWIO_EBI2_SWBM_AHB_PRIORITY_PORT1_WRLOCK_ENA_SHFT                        0xc
#define HWIO_EBI2_SWBM_AHB_PRIORITY_PORT0_WRLOCK_ENA_BMSK                      0x800
#define HWIO_EBI2_SWBM_AHB_PRIORITY_PORT0_WRLOCK_ENA_SHFT                        0xb
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RESERVED_BITS10_BMSK                       0x400
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RESERVED_BITS10_SHFT                         0xa
#define HWIO_EBI2_SWBM_AHB_PRIORITY_DEFAULT_AHB_BUS_BMSK                       0x300
#define HWIO_EBI2_SWBM_AHB_PRIORITY_DEFAULT_AHB_BUS_SHFT                         0x8
#define HWIO_EBI2_SWBM_AHB_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT0_FVAL                 0
#define HWIO_EBI2_SWBM_AHB_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT1_FVAL               0x1
#define HWIO_EBI2_SWBM_AHB_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT2_FVAL               0x2
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RESERVED_BITS7_6_BMSK                       0xc0
#define HWIO_EBI2_SWBM_AHB_PRIORITY_RESERVED_BITS7_6_SHFT                        0x6
#define HWIO_EBI2_SWBM_AHB_PRIORITY_AHB2_PP_PRIORITY_BMSK                       0x30
#define HWIO_EBI2_SWBM_AHB_PRIORITY_AHB2_PP_PRIORITY_SHFT                        0x4
#define HWIO_EBI2_SWBM_AHB_PRIORITY_AHB1_PP_PRIORITY_BMSK                        0xc
#define HWIO_EBI2_SWBM_AHB_PRIORITY_AHB1_PP_PRIORITY_SHFT                        0x2
#define HWIO_EBI2_SWBM_AHB_PRIORITY_AHB0_PP_PRIORITY_BMSK                        0x3
#define HWIO_EBI2_SWBM_AHB_PRIORITY_AHB0_PP_PRIORITY_SHFT                          0

#define HWIO_EBI2_SWBM_STATUS_ADDR                                        0x80028088
#define HWIO_EBI2_SWBM_STATUS_RMSK                                               0x1
#define HWIO_EBI2_SWBM_STATUS_SHFT                                                 0
#define HWIO_EBI2_SWBM_STATUS_IN                                          \
        in_dword_masked(HWIO_EBI2_SWBM_STATUS_ADDR, HWIO_EBI2_SWBM_STATUS_RMSK)
#define HWIO_EBI2_SWBM_STATUS_INM(m)                                      \
        in_dword_masked(HWIO_EBI2_SWBM_STATUS_ADDR, m)
#define HWIO_EBI2_SWBM_STATUS_SWBM_IDLE_BMSK                                     0x1
#define HWIO_EBI2_SWBM_STATUS_SWBM_IDLE_SHFT                                       0

#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_ADDR                                 0x8002808c
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_RMSK                                       0xff
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SHFT                                          0
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_IN                                   \
        in_dword_masked(HWIO_EBI2_SWBM_DEBUG_BUS_CFG_ADDR, HWIO_EBI2_SWBM_DEBUG_BUS_CFG_RMSK)
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_INM(m)                               \
        in_dword_masked(HWIO_EBI2_SWBM_DEBUG_BUS_CFG_ADDR, m)
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_OUT(v)                               \
        out_dword(HWIO_EBI2_SWBM_DEBUG_BUS_CFG_ADDR,v)
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_SWBM_DEBUG_BUS_CFG_ADDR,m,v,HWIO_EBI2_SWBM_DEBUG_BUS_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_RESERVED_BIT7_BMSK                         0x80
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_RESERVED_BIT7_SHFT                          0x7
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_D31_D16_EN_BMSK            0x40
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_D31_D16_EN_SHFT             0x6
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_D15_D0_EN_BMSK             0x20
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_D15_D0_EN_SHFT              0x5
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_SWAP_BMSK                  0x10
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_SWAP_SHFT                   0x4
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_AHB_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_RESERVED_BIT3_BMSK                          0x8
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_RESERVED_BIT3_SHFT                          0x3
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_D31_D16_EN_BMSK                    0x4
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_D31_D16_EN_SHFT                    0x2
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_D15_D0_EN_BMSK                     0x2
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_D15_D0_EN_SHFT                     0x1
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_SWAP_BMSK                          0x1
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_SWAP_SHFT                            0
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_SWAP_SWAP_DISABLED_FVAL              0
#define HWIO_EBI2_SWBM_DEBUG_BUS_CFG_SWBM_DBG_SWAP_SWAP_ENABLED_FVAL             0x1

#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_ADDR                                0x800280b0
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_RMSK                                     0x7ff
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_SHFT                                         0
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_IN                                  \
        in_dword_masked(HWIO_EBI2_CBC_AHB_RD_PRIORITY_ADDR, HWIO_EBI2_CBC_AHB_RD_PRIORITY_RMSK)
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_INM(m)                              \
        in_dword_masked(HWIO_EBI2_CBC_AHB_RD_PRIORITY_ADDR, m)
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_OUT(v)                              \
        out_dword(HWIO_EBI2_CBC_AHB_RD_PRIORITY_ADDR,v)
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_AHB_RD_PRIORITY_ADDR,m,v,HWIO_EBI2_CBC_AHB_RD_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_PP_RR_SEL_BMSK                           0x400
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_PP_RR_SEL_SHFT                             0xa
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_PP_RR_SEL_ROUND_ROBIN_FVAL                 0x1
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_PP_RR_SEL_PROGRAMMABLE_PRIORITY_FVAL          0
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_BMSK                     0x300
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_SHFT                       0x8
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT0_FVAL               0
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT1_FVAL             0x1
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT2_FVAL             0x2
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_RESERVED_BITS7_6_BMSK                     0xc0
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_RESERVED_BITS7_6_SHFT                      0x6
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_AHB2_PP_PRIORITY_BMSK                     0x30
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_AHB2_PP_PRIORITY_SHFT                      0x4
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_AHB1_PP_PRIORITY_BMSK                      0xc
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_AHB1_PP_PRIORITY_SHFT                      0x2
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_AHB0_PP_PRIORITY_BMSK                      0x3
#define HWIO_EBI2_CBC_AHB_RD_PRIORITY_AHB0_PP_PRIORITY_SHFT                        0

#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_ADDR                                0x800280b4
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_RMSK                                    0xffff
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_SHFT                                         0
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_IN                                  \
        in_dword_masked(HWIO_EBI2_CBC_AHB_WR_PRIORITY_ADDR, HWIO_EBI2_CBC_AHB_WR_PRIORITY_RMSK)
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_INM(m)                              \
        in_dword_masked(HWIO_EBI2_CBC_AHB_WR_PRIORITY_ADDR, m)
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_OUT(v)                              \
        out_dword(HWIO_EBI2_CBC_AHB_WR_PRIORITY_ADDR,v)
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_OUTM(m,v)                           \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_AHB_WR_PRIORITY_ADDR,m,v,HWIO_EBI2_CBC_AHB_WR_PRIORITY_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_HI_TH_MRK_FL_PRIORITY_BMSK              0xc000
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_HI_TH_MRK_FL_PRIORITY_SHFT                 0xe
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_PORT2_WRLOCK_ENA_BMSK                   0x2000
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_PORT2_WRLOCK_ENA_SHFT                      0xd
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_PORT1_WRLOCK_ENA_BMSK                   0x1000
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_PORT1_WRLOCK_ENA_SHFT                      0xc
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_PORT0_WRLOCK_ENA_BMSK                    0x800
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_PORT0_WRLOCK_ENA_SHFT                      0xb
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_RESERVED_BITS10_BMSK                     0x400
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_RESERVED_BITS10_SHFT                       0xa
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_BMSK                     0x300
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_SHFT                       0x8
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT0_FVAL               0
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT1_FVAL             0x1
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT2_FVAL             0x2
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_RESERVED_BITS7_6_BMSK                     0xc0
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_RESERVED_BITS7_6_SHFT                      0x6
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_AHB2_PP_PRIORITY_BMSK                     0x30
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_AHB2_PP_PRIORITY_SHFT                      0x4
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_AHB1_PP_PRIORITY_BMSK                      0xc
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_AHB1_PP_PRIORITY_SHFT                      0x2
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_AHB0_PP_PRIORITY_BMSK                      0x3
#define HWIO_EBI2_CBC_AHB_WR_PRIORITY_AHB0_PP_PRIORITY_SHFT                        0

#define HWIO_EBI2_CBC_BUFC_CFG_ADDR                                       0x800280b8
#define HWIO_EBI2_CBC_BUFC_CFG_RMSK                                       0xffffffff
#define HWIO_EBI2_CBC_BUFC_CFG_SHFT                                                0
#define HWIO_EBI2_CBC_BUFC_CFG_IN                                         \
        in_dword_masked(HWIO_EBI2_CBC_BUFC_CFG_ADDR, HWIO_EBI2_CBC_BUFC_CFG_RMSK)
#define HWIO_EBI2_CBC_BUFC_CFG_INM(m)                                     \
        in_dword_masked(HWIO_EBI2_CBC_BUFC_CFG_ADDR, m)
#define HWIO_EBI2_CBC_BUFC_CFG_OUT(v)                                     \
        out_dword(HWIO_EBI2_CBC_BUFC_CFG_ADDR,v)
#define HWIO_EBI2_CBC_BUFC_CFG_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_BUFC_CFG_ADDR,m,v,HWIO_EBI2_CBC_BUFC_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_BUFC_CFG_FLUSH_IDLE_CNT_BMSK                        0xff000000
#define HWIO_EBI2_CBC_BUFC_CFG_FLUSH_IDLE_CNT_SHFT                              0x18
#define HWIO_EBI2_CBC_BUFC_CFG_FLUSH_ALL_BUF_BMSK                           0x800000
#define HWIO_EBI2_CBC_BUFC_CFG_FLUSH_ALL_BUF_SHFT                               0x17
#define HWIO_EBI2_CBC_BUFC_CFG_RESERVED_BIT22_BMSK                          0x400000
#define HWIO_EBI2_CBC_BUFC_CFG_RESERVED_BIT22_SHFT                              0x16
#define HWIO_EBI2_CBC_BUFC_CFG_BUF_MODE_BMSK                                0x300000
#define HWIO_EBI2_CBC_BUFC_CFG_BUF_MODE_SHFT                                    0x14
#define HWIO_EBI2_CBC_BUFC_CFG_BUF_MODE_SINGLE_BUFFER_MODE_FVAL                    0
#define HWIO_EBI2_CBC_BUFC_CFG_BUF_MODE_DUAL_BUFFER_MODE_FVAL                    0x1
#define HWIO_EBI2_CBC_BUFC_CFG_BUF_MODE_MULTI_BUFFER_MODE_ALL_BUFFERS_AVAILABLE_FVAL        0x2
#define HWIO_EBI2_CBC_BUFC_CFG_HIGH_TH_MARK_BMSK                             0xf0000
#define HWIO_EBI2_CBC_BUFC_CFG_HIGH_TH_MARK_SHFT                                0x10
#define HWIO_EBI2_CBC_BUFC_CFG_LOW_TH_MARK_BMSK                               0xf000
#define HWIO_EBI2_CBC_BUFC_CFG_LOW_TH_MARK_SHFT                                  0xc
#define HWIO_EBI2_CBC_BUFC_CFG_RESERVED_BITS11_10_BMSK                         0xc00
#define HWIO_EBI2_CBC_BUFC_CFG_RESERVED_BITS11_10_SHFT                           0xa
#define HWIO_EBI2_CBC_BUFC_CFG_IMM_FL_CS_BMSK                                  0x3ff
#define HWIO_EBI2_CBC_BUFC_CFG_IMM_FL_CS_SHFT                                      0

#define HWIO_EBI2_CBC_BUFC_STATUS_ADDR                                    0x800280bc
#define HWIO_EBI2_CBC_BUFC_STATUS_RMSK                                        0x1fff
#define HWIO_EBI2_CBC_BUFC_STATUS_SHFT                                             0
#define HWIO_EBI2_CBC_BUFC_STATUS_IN                                      \
        in_dword_masked(HWIO_EBI2_CBC_BUFC_STATUS_ADDR, HWIO_EBI2_CBC_BUFC_STATUS_RMSK)
#define HWIO_EBI2_CBC_BUFC_STATUS_INM(m)                                  \
        in_dword_masked(HWIO_EBI2_CBC_BUFC_STATUS_ADDR, m)
#define HWIO_EBI2_CBC_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_1_BMSK                0x1000
#define HWIO_EBI2_CBC_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_1_SHFT                   0xc
#define HWIO_EBI2_CBC_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_0_BMSK                 0x800
#define HWIO_EBI2_CBC_BUFC_STATUS_BUF_MODE_SWITCH_ERROR_0_SHFT                   0xb
#define HWIO_EBI2_CBC_BUFC_STATUS_BUFF_EMPTY_BMSK                              0x400
#define HWIO_EBI2_CBC_BUFC_STATUS_BUFF_EMPTY_SHFT                                0xa
#define HWIO_EBI2_CBC_BUFC_STATUS_CSX_CONTENTS_IN_BUFFER_BMSK                  0x3ff
#define HWIO_EBI2_CBC_BUFC_STATUS_CSX_CONTENTS_IN_BUFFER_SHFT                      0

#define HWIO_EBI2_CBC_PRF_CNT_CFG_ADDR                                    0x800280c0
#define HWIO_EBI2_CBC_PRF_CNT_CFG_RMSK                                        0xffff
#define HWIO_EBI2_CBC_PRF_CNT_CFG_SHFT                                             0
#define HWIO_EBI2_CBC_PRF_CNT_CFG_IN                                      \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT_CFG_ADDR, HWIO_EBI2_CBC_PRF_CNT_CFG_RMSK)
#define HWIO_EBI2_CBC_PRF_CNT_CFG_INM(m)                                  \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT_CFG_ADDR, m)
#define HWIO_EBI2_CBC_PRF_CNT_CFG_OUT(v)                                  \
        out_dword(HWIO_EBI2_CBC_PRF_CNT_CFG_ADDR,v)
#define HWIO_EBI2_CBC_PRF_CNT_CFG_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_PRF_CNT_CFG_ADDR,m,v,HWIO_EBI2_CBC_PRF_CNT_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT2_SAT_LOCK_EN_BMSK                       0x8000
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT2_SAT_LOCK_EN_SHFT                          0xf
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT1_SAT_LOCK_EN_BMSK                       0x4000
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT1_SAT_LOCK_EN_SHFT                          0xe
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT0_SAT_LOCK_EN_BMSK                       0x2000
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT0_SAT_LOCK_EN_SHFT                          0xd
#define HWIO_EBI2_CBC_PRF_CNT_CFG_SW_TRIG_BMSK                                0x1000
#define HWIO_EBI2_CBC_PRF_CNT_CFG_SW_TRIG_SHFT                                   0xc
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT2_CFG_BMSK                                0xf00
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT2_CFG_SHFT                                  0x8
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT1_CFG_BMSK                                 0xf0
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT1_CFG_SHFT                                  0x4
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT0_CFG_BMSK                                  0xf
#define HWIO_EBI2_CBC_PRF_CNT_CFG_CNT0_CFG_SHFT                                    0

#define HWIO_EBI2_CBC_PRF_CNT0_ADDR                                       0x800280c4
#define HWIO_EBI2_CBC_PRF_CNT0_RMSK                                       0xffffffff
#define HWIO_EBI2_CBC_PRF_CNT0_SHFT                                                0
#define HWIO_EBI2_CBC_PRF_CNT0_IN                                         \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT0_ADDR, HWIO_EBI2_CBC_PRF_CNT0_RMSK)
#define HWIO_EBI2_CBC_PRF_CNT0_INM(m)                                     \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT0_ADDR, m)
#define HWIO_EBI2_CBC_PRF_CNT0_CNT0_BMSK                                  0xffffffff
#define HWIO_EBI2_CBC_PRF_CNT0_CNT0_SHFT                                           0

#define HWIO_EBI2_CBC_PRF_CNT1_ADDR                                       0x800280c8
#define HWIO_EBI2_CBC_PRF_CNT1_RMSK                                       0xffffffff
#define HWIO_EBI2_CBC_PRF_CNT1_SHFT                                                0
#define HWIO_EBI2_CBC_PRF_CNT1_IN                                         \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT1_ADDR, HWIO_EBI2_CBC_PRF_CNT1_RMSK)
#define HWIO_EBI2_CBC_PRF_CNT1_INM(m)                                     \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT1_ADDR, m)
#define HWIO_EBI2_CBC_PRF_CNT1_CNT1_BMSK                                  0xffffffff
#define HWIO_EBI2_CBC_PRF_CNT1_CNT1_SHFT                                           0

#define HWIO_EBI2_CBC_PRF_CNT2_ADDR                                       0x800280cc
#define HWIO_EBI2_CBC_PRF_CNT2_RMSK                                       0x3fffffff
#define HWIO_EBI2_CBC_PRF_CNT2_SHFT                                                0
#define HWIO_EBI2_CBC_PRF_CNT2_IN                                         \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT2_ADDR, HWIO_EBI2_CBC_PRF_CNT2_RMSK)
#define HWIO_EBI2_CBC_PRF_CNT2_INM(m)                                     \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CNT2_ADDR, m)
#define HWIO_EBI2_CBC_PRF_CNT2_CNT2_BMSK                                  0x3fffffff
#define HWIO_EBI2_CBC_PRF_CNT2_CNT2_SHFT                                           0

#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_ADDR                                 0x800280d0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RMSK                                   0x7fffff
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_SHFT                                          0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_IN                                   \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_BUS_CFG0_ADDR, HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RMSK)
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_INM(m)                               \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_BUS_CFG0_ADDR, m)
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_OUT(v)                               \
        out_dword(HWIO_EBI2_CBC_DEBUG_BUS_CFG0_ADDR,v)
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_OUTM(m,v)                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_DEBUG_BUS_CFG0_ADDR,m,v,HWIO_EBI2_CBC_DEBUG_BUS_CFG0_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_D31_D16_EN_BMSK         0x400000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_D31_D16_EN_SHFT             0x16
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_D15_D0_EN_BMSK          0x200000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_D15_D0_EN_SHFT              0x15
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_SWAP_BMSK               0x100000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_SWAP_SHFT                   0x14
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RW_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT19_BMSK                     0x80000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT19_SHFT                        0x13
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_D31_D16_EN_BMSK          0x40000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_D31_D16_EN_SHFT             0x12
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_D15_D0_EN_BMSK           0x20000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_D15_D0_EN_SHFT              0x11
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_SWAP_BMSK                0x10000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_SWAP_SHFT                   0x10
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_WR_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT15_BMSK                      0x8000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT15_SHFT                         0xf
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_D31_D16_EN_BMSK           0x4000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_D31_D16_EN_SHFT              0xe
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_D15_D0_EN_BMSK            0x2000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_D15_D0_EN_SHFT               0xd
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_SWAP_BMSK                 0x1000
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_SWAP_SHFT                    0xc
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RD_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL        0x1
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT11_BMSK                       0x800
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT11_SHFT                         0xb
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_BMSK                0x700
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_SHFT                  0x8
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_COAL_BUFFC_FVAL          0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_COALESCING_BUFFER_CONTROLLER_FVAL        0x1
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_READ_INTERFACE_FVAL        0x2
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_BLK_SEL_BUFFER_FLUSH_CONTROLLER_FVAL        0x3
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT7_6_BMSK                       0xc0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT7_6_SHFT                        0x6
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_MODE_BMSK                    0x30
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_MODE_SHFT                     0x4
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT3_BMSK                          0x8
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_RESERVED_BIT3_SHFT                          0x3
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D31_D16_EN_BMSK               0x4
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D31_D16_EN_SHFT               0x2
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D15_D0_EN_BMSK                0x2
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_D15_D0_EN_SHFT                0x1
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_BMSK                     0x1
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_SHFT                       0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_EBI2_CBC_DEBUG_BUS_CFG0_COAL_BUFC_DBG_SWAP_SWAP_ENABLED_FVAL        0x1

#define HWIO_EBI2_CBC_DEBUG_WORDn_ADDR(n)                      (0x800280e0+0x4*(n))
#define HWIO_EBI2_CBC_DEBUG_WORDn_RMSK                                    0xffffffff
#define HWIO_EBI2_CBC_DEBUG_WORDn_SHFT                                             0
#define HWIO_EBI2_CBC_DEBUG_WORDn_INI(n) \
        in_dword(HWIO_EBI2_CBC_DEBUG_WORDn_ADDR(n))
#define HWIO_EBI2_CBC_DEBUG_WORDn_INMI(n,mask) \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_WORDn_ADDR(n), mask)
#define HWIO_EBI2_CBC_DEBUG_WORDn_OUTI(n,v) \
        out_dword(HWIO_EBI2_CBC_DEBUG_WORDn_ADDR(n),v)
#define HWIO_EBI2_CBC_DEBUG_WORDn_BUFF_DATA_BMSK                          0xffffffff
#define HWIO_EBI2_CBC_DEBUG_WORDn_BUFF_DATA_SHFT                                   0

#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_ADDR(n)                      (0x80028100+0x4*(n))
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RMSK                                 0xffffffff
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_SHFT                                          0
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_INI(n) \
        in_dword(HWIO_EBI2_CBC_DEBUG_WORD_ENn_ADDR(n))
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_INMI(n,mask) \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_WORD_ENn_ADDR(n), mask)
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_OUTI(n,v) \
        out_dword(HWIO_EBI2_CBC_DEBUG_WORD_ENn_ADDR(n),v)
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_31_29_BMSK                  0xe0000000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_31_29_SHFT                        0x1d
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_3_COPY_BMSK                  0x10000000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_3_COPY_SHFT                        0x1c
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_27_25_BMSK                   0xe000000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_27_25_SHFT                        0x19
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_3_BMSK                        0x1000000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_3_SHFT                             0x18
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_23_21_BMSK                    0xe00000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_23_21_SHFT                        0x15
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_2_COPY_BMSK                    0x100000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_2_COPY_SHFT                        0x14
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_19_17_BMSK                     0xe0000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_19_17_SHFT                        0x11
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_2_BMSK                          0x10000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_2_SHFT                             0x10
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_15_13_BMSK                      0xe000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_15_13_SHFT                         0xd
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_1_COPY_BMSK                      0x1000
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_1_COPY_SHFT                         0xc
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_11_9_BMSK                        0xe00
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_11_9_SHFT                          0x9
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_1_BMSK                            0x100
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_1_SHFT                              0x8
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_7_5_BMSK                          0xe0
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_7_5_SHFT                           0x5
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_0_COPY_BMSK                        0x10
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_0_COPY_SHFT                         0x4
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_3_1_BMSK                           0xe
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_RESERVED_3_1_SHFT                           0x1
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_0_BMSK                              0x1
#define HWIO_EBI2_CBC_DEBUG_WORD_ENn_BYTE_EN_0_SHFT                                0

#define HWIO_EBI2_CBC_DEBUG_CFG_ADDR                                      0x80028120
#define HWIO_EBI2_CBC_DEBUG_CFG_RMSK                                            0x1f
#define HWIO_EBI2_CBC_DEBUG_CFG_SHFT                                               0
#define HWIO_EBI2_CBC_DEBUG_CFG_IN                                        \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_CFG_ADDR, HWIO_EBI2_CBC_DEBUG_CFG_RMSK)
#define HWIO_EBI2_CBC_DEBUG_CFG_INM(m)                                    \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_CFG_ADDR, m)
#define HWIO_EBI2_CBC_DEBUG_CFG_OUT(v)                                    \
        out_dword(HWIO_EBI2_CBC_DEBUG_CFG_ADDR,v)
#define HWIO_EBI2_CBC_DEBUG_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_DEBUG_CFG_ADDR,m,v,HWIO_EBI2_CBC_DEBUG_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_DEBUG_CFG_DISABLE_FLUSH_REQ_BMSK                          0x10
#define HWIO_EBI2_CBC_DEBUG_CFG_DISABLE_FLUSH_REQ_SHFT                           0x4
#define HWIO_EBI2_CBC_DEBUG_CFG_BUFF_SEL_BMSK                                    0xf
#define HWIO_EBI2_CBC_DEBUG_CFG_BUFF_SEL_SHFT                                      0

#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_ADDR                                  0x80028124
#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_RMSK                                    0x7fffff
#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_SHFT                                           0
#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_IN                                    \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_TAG_RD0_ADDR, HWIO_EBI2_CBC_DEBUG_TAG_RD0_RMSK)
#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_INM(m)                                \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_TAG_RD0_ADDR, m)
#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_TAG_HADDR_BMSK                          0x7fffff
#define HWIO_EBI2_CBC_DEBUG_TAG_RD0_TAG_HADDR_SHFT                                 0

#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_ADDR                                  0x80028128
#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_RMSK                                       0x3ff
#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_SHFT                                           0
#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_IN                                    \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_TAG_RD1_ADDR, HWIO_EBI2_CBC_DEBUG_TAG_RD1_RMSK)
#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_INM(m)                                \
        in_dword_masked(HWIO_EBI2_CBC_DEBUG_TAG_RD1_ADDR, m)
#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_TAG_HSEL_BMSK                              0x3ff
#define HWIO_EBI2_CBC_DEBUG_TAG_RD1_TAG_HSEL_SHFT                                  0

#define HWIO_EBI2_CBC_PRF_CFG_ADDR                                        0x8002812c
#define HWIO_EBI2_CBC_PRF_CFG_RMSK                                            0xffff
#define HWIO_EBI2_CBC_PRF_CFG_SHFT                                                 0
#define HWIO_EBI2_CBC_PRF_CFG_IN                                          \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CFG_ADDR, HWIO_EBI2_CBC_PRF_CFG_RMSK)
#define HWIO_EBI2_CBC_PRF_CFG_INM(m)                                      \
        in_dword_masked(HWIO_EBI2_CBC_PRF_CFG_ADDR, m)
#define HWIO_EBI2_CBC_PRF_CFG_OUT(v)                                      \
        out_dword(HWIO_EBI2_CBC_PRF_CFG_ADDR,v)
#define HWIO_EBI2_CBC_PRF_CFG_OUTM(m,v)                                   \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_EBI2_CBC_PRF_CFG_ADDR,m,v,HWIO_EBI2_CBC_PRF_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR3_MODE_BMSK                              0xf000
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR3_MODE_SHFT                                 0xc
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR2_MODE_BMSK                               0xf00
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR2_MODE_SHFT                                 0x8
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR1_MODE_BMSK                                0xf0
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR1_MODE_SHFT                                 0x4
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR0_MODE_BMSK                                 0xf
#define HWIO_EBI2_CBC_PRF_CFG_HW_CNTR0_MODE_SHFT                                   0

// Stop Parsing at Section 4.2: Software sequences
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// debug (0x2A000 - 0x2BFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// UXMCADDR_DEBUG_FILE               generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 7.1: ARM registers
#define HWIO_UXMC_DEBUG_BUS_CTRL_ADDR                                     0x8002a000
#define HWIO_UXMC_DEBUG_BUS_CTRL_RMSK                                     0xffffffff
#define HWIO_UXMC_DEBUG_BUS_CTRL_SHFT                                              0
#define HWIO_UXMC_DEBUG_BUS_CTRL_IN                                       \
        in_dword_masked(HWIO_UXMC_DEBUG_BUS_CTRL_ADDR, HWIO_UXMC_DEBUG_BUS_CTRL_RMSK)
#define HWIO_UXMC_DEBUG_BUS_CTRL_INM(m)                                   \
        in_dword_masked(HWIO_UXMC_DEBUG_BUS_CTRL_ADDR, m)
#define HWIO_UXMC_DEBUG_BUS_CTRL_OUT(v)                                   \
        out_dword(HWIO_UXMC_DEBUG_BUS_CTRL_ADDR,v)
#define HWIO_UXMC_DEBUG_BUS_CTRL_OUTM(m,v)                                \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_UXMC_DEBUG_BUS_CTRL_ADDR,m,v,HWIO_UXMC_DEBUG_BUS_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_UXMC_DEBUG_BUS_CTRL_RESERVED_BIT31_10_BMSK                   0xfffff800
#define HWIO_UXMC_DEBUG_BUS_CTRL_RESERVED_BIT31_10_SHFT                          0xb
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_BMSK                      0x700
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_SHFT                        0x8
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_IO_TIME_DBG_BUS0_FVAL          0
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_IO_TIME_DBG_BUS1_FVAL        0x1
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_IO_TIME_DBG_BUS2_FVAL        0x2
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_RD_FIFO_DIAG0_FVAL          0x4
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_BUS_SEL_RD_FIFO_DIAG1_FVAL          0x5
#define HWIO_UXMC_DEBUG_BUS_CTRL_RESERVED_BIT7_BMSK                             0x80
#define HWIO_UXMC_DEBUG_BUS_CTRL_RESERVED_BIT7_SHFT                              0x7
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_D31_D16_EN_BMSK                    0x40
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_D31_D16_EN_SHFT                     0x6
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_D15_D0_EN_BMSK                     0x20
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_D15_D0_EN_SHFT                      0x5
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_SWAP_BMSK                          0x10
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_SWAP_SHFT                           0x4
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_SWAP_SWAP_DISABLED_FVAL               0
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_TIME_DBG_SWAP_SWAP_ENABLED_FVAL              0x1
#define HWIO_UXMC_DEBUG_BUS_CTRL_RESERVED_BIT3_BMSK                              0x8
#define HWIO_UXMC_DEBUG_BUS_CTRL_RESERVED_BIT3_SHFT                              0x3
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_D31_D16_EN_BMSK                      0x4
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_D31_D16_EN_SHFT                      0x2
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_D15_D0_EN_BMSK                       0x2
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_D15_D0_EN_SHFT                       0x1
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_SWAP_BMSK                            0x1
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_SWAP_SHFT                              0
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_SWAP_SWAP_DISABLED_FVAL                0
#define HWIO_UXMC_DEBUG_BUS_CTRL_IO_MUX_DBG_SWAP_SWAP_ENABLED_FVAL               0x1

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// sdram (0x14000 - 0x15FFC)
//
// FERNANDD - SDRAM is needed by UXMC but is not used by PEDRO.
// FERNANDD - Comment the next 2 lines if you do not want to see the constants
//            going to the $verif/include files.
//            This also requires to manually modify makefile.manual.rules.
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// UXMCADDR_SDRAM_FILE               generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 3.1: ARM registers
#define HWIO_SDRAM_OPT_CFG_ADDR                                           0x80014000
#define HWIO_SDRAM_OPT_CFG_RMSK                                           0xffffffff
#define HWIO_SDRAM_OPT_CFG_SHFT                                                    0
#define HWIO_SDRAM_OPT_CFG_IN                                             \
        in_dword_masked(HWIO_SDRAM_OPT_CFG_ADDR, HWIO_SDRAM_OPT_CFG_RMSK)
#define HWIO_SDRAM_OPT_CFG_INM(m)                                         \
        in_dword_masked(HWIO_SDRAM_OPT_CFG_ADDR, m)
#define HWIO_SDRAM_OPT_CFG_OUT(v)                                         \
        out_dword(HWIO_SDRAM_OPT_CFG_ADDR,v)
#define HWIO_SDRAM_OPT_CFG_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_OPT_CFG_ADDR,m,v,HWIO_SDRAM_OPT_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_OPT_CFG_RESERVED_BITS31_25_BMSK                        0xfe000000
#define HWIO_SDRAM_OPT_CFG_RESERVED_BITS31_25_SHFT                              0x19
#define HWIO_SDRAM_OPT_CFG_OPTIMIZER_EN_BMSK                               0x1000000
#define HWIO_SDRAM_OPT_CFG_OPTIMIZER_EN_SHFT                                    0x18
#define HWIO_SDRAM_OPT_CFG_P3_PRIORITY_BMSK                                 0xc00000
#define HWIO_SDRAM_OPT_CFG_P3_PRIORITY_SHFT                                     0x16
#define HWIO_SDRAM_OPT_CFG_P2_PRIORITY_BMSK                                 0x300000
#define HWIO_SDRAM_OPT_CFG_P2_PRIORITY_SHFT                                     0x14
#define HWIO_SDRAM_OPT_CFG_P1_PRIORITY_BMSK                                  0xc0000
#define HWIO_SDRAM_OPT_CFG_P1_PRIORITY_SHFT                                     0x12
#define HWIO_SDRAM_OPT_CFG_P0_PRIORITY_BMSK                                  0x30000
#define HWIO_SDRAM_OPT_CFG_P0_PRIORITY_SHFT                                     0x10
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P3_BMSK                                   0xf000
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P3_SHFT                                      0xc
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P3_NO_SKIP_FVAL                                0
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P3_SKIP_1_TIME_FVAL                          0x1
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P3_SKIP_15_TIMES_FVAL                        0xf
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P2_BMSK                                    0xf00
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P2_SHFT                                      0x8
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P2_NO_SKIP_FVAL                                0
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P2_SKIP_1_TIME_FVAL                          0x1
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P2_SKIP_15_TIMES_FVAL                        0xf
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P1_BMSK                                     0xf0
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P1_SHFT                                      0x4
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P1_NO_SKIP_FVAL                                0
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P1_SKIP_1_TIME_FVAL                          0x1
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P1_SKIP_15_TIMES_FVAL                        0xf
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P0_BMSK                                      0xf
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P0_SHFT                                        0
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P0_NO_SKIP_FVAL                                0
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P0_SKIP_1_TIME_FVAL                          0x1
#define HWIO_SDRAM_OPT_CFG_TIME_OUT_P0_SKIP_15_TIMES_FVAL                        0xf

#define HWIO_SDRAM_RFRSH_CFG_ADDR                                         0x80014010
#define HWIO_SDRAM_RFRSH_CFG_RMSK                                         0xffffffff
#define HWIO_SDRAM_RFRSH_CFG_SHFT                                                  0
#define HWIO_SDRAM_RFRSH_CFG_IN                                           \
        in_dword_masked(HWIO_SDRAM_RFRSH_CFG_ADDR, HWIO_SDRAM_RFRSH_CFG_RMSK)
#define HWIO_SDRAM_RFRSH_CFG_INM(m)                                       \
        in_dword_masked(HWIO_SDRAM_RFRSH_CFG_ADDR, m)
#define HWIO_SDRAM_RFRSH_CFG_OUT(v)                                       \
        out_dword(HWIO_SDRAM_RFRSH_CFG_ADDR,v)
#define HWIO_SDRAM_RFRSH_CFG_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_RFRSH_CFG_ADDR,m,v,HWIO_SDRAM_RFRSH_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS31_30_BMSK                      0xc0000000
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS31_30_SHFT                            0x1e
#define HWIO_SDRAM_RFRSH_CFG_AUTO_SRR_EN_BMSK                             0x20000000
#define HWIO_SDRAM_RFRSH_CFG_AUTO_SRR_EN_SHFT                                   0x1d
#define HWIO_SDRAM_RFRSH_CFG_AUTO_SRR_EN_AUTO_SRR_DISABLED_FVAL                    0
#define HWIO_SDRAM_RFRSH_CFG_AUTO_SRR_EN_AUTO_SRR_ENABLED_FVAL                   0x1
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_EN_BMSK                           0x10000000
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_EN_SHFT                                 0x1c
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_EN_DISABLE_REFRESH_RATE_CONTROL_FVAL          0
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS27_BMSK                          0x8000000
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS27_SHFT                               0x1b
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_BMSK                     0x7000000
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_SHFT                          0x18
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_0REFRESHES_FVAL                  0
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_1_REFRESHES_FVAL               0x1
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_2_REFRESHES_FVAL               0x2
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_3_REFRESHES_FVAL               0x3
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_4_REFRESHES_FVAL               0x4
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_5_REFRESHES_FVAL               0x5
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_6_REFRESHES_FVAL               0x6
#define HWIO_SDRAM_RFRSH_CFG_MAX_RFRSH_CREDIT_CNT_7_REFRESHES_FVAL               0x7
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS23_BMSK                           0x800000
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS23_SHFT                               0x17
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_BMSK                        0x700000
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_SHFT                            0x14
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_6_REFRESHES_FVAL                   0
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_4_REFRESHES_FVAL                 0x1
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_3_REFRESHES_FVAL                 0x2
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_2_REFRESHES_FVAL                 0x3
#define HWIO_SDRAM_RFRSH_CFG_MAX_PEND_RFRSH_CNT_0X7_RESERVED_FVAL                0x4
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS19_BMSK                            0x80000
#define HWIO_SDRAM_RFRSH_CFG_RESERVED_BITS19_SHFT                               0x13
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_BMSK                                 0x70000
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_SHFT                                    0x10
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_1X_FVAL                                    0
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_4X_FVAL                                  0x1
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_3X_FVAL                                  0x2
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_2X_FVAL                                  0x3
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_1XZ_FVAL                                 0x4
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_1_2X_FVAL                                0x5
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_1_3X_FVAL                                0x6
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_RATE_1_4X_FVAL                                0x7
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_TMR_BMSK                                   0xfff0
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_TMR_SHFT                                      0x4
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_EN_BMSK                                       0x8
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_EN_SHFT                                       0x3
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_EN_ENABLE_AUTO_REFRESH_FVAL                   0x1
#define HWIO_SDRAM_RFRSH_CFG_RFRSH_EN_DISABLE_AUTO_REFRESH_FVAL                    0
#define HWIO_SDRAM_RFRSH_CFG_DEEP_PWR_DOWN_EN_BMSK                               0x4
#define HWIO_SDRAM_RFRSH_CFG_DEEP_PWR_DOWN_EN_SHFT                               0x2
#define HWIO_SDRAM_RFRSH_CFG_DEEP_PWR_DOWN_EN_DISABLE_DPD_FVAL                     0
#define HWIO_SDRAM_RFRSH_CFG_DEEP_PWR_DOWN_EN_ENABLE_DPD_FVAL                    0x1
#define HWIO_SDRAM_RFRSH_CFG_CS1_SELF_RFRSH_BMSK                                 0x2
#define HWIO_SDRAM_RFRSH_CFG_CS1_SELF_RFRSH_SHFT                                 0x1
#define HWIO_SDRAM_RFRSH_CFG_CS1_SELF_RFRSH_ACTIVE_FVAL                            0
#define HWIO_SDRAM_RFRSH_CFG_CS1_SELF_RFRSH_SELF_REFRESH_FVAL                    0x1
#define HWIO_SDRAM_RFRSH_CFG_CS0_SELF_RFRSH_BMSK                                 0x1
#define HWIO_SDRAM_RFRSH_CFG_CS0_SELF_RFRSH_SHFT                                   0
#define HWIO_SDRAM_RFRSH_CFG_CS0_SELF_RFRSH_ACTIVE_FVAL                            0
#define HWIO_SDRAM_RFRSH_CFG_CS0_SELF_RFRSH_SELF_REFRESH_FVAL                    0x1

#define HWIO_SDRAM_DEV_PARAM_CFG1_ADDR                                    0x80014014
#define HWIO_SDRAM_DEV_PARAM_CFG1_RMSK                                    0xffffffff
#define HWIO_SDRAM_DEV_PARAM_CFG1_SHFT                                             0
#define HWIO_SDRAM_DEV_PARAM_CFG1_IN                                      \
        in_dword_masked(HWIO_SDRAM_DEV_PARAM_CFG1_ADDR, HWIO_SDRAM_DEV_PARAM_CFG1_RMSK)
#define HWIO_SDRAM_DEV_PARAM_CFG1_INM(m)                                  \
        in_dword_masked(HWIO_SDRAM_DEV_PARAM_CFG1_ADDR, m)
#define HWIO_SDRAM_DEV_PARAM_CFG1_OUT(v)                                  \
        out_dword(HWIO_SDRAM_DEV_PARAM_CFG1_ADDR,v)
#define HWIO_SDRAM_DEV_PARAM_CFG1_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_DEV_PARAM_CFG1_ADDR,m,v,HWIO_SDRAM_DEV_PARAM_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS31_30_BMSK                 0xc0000000
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS31_30_SHFT                       0x1e
#define HWIO_SDRAM_DEV_PARAM_CFG1_CAS_LAT_BMSK                            0x30000000
#define HWIO_SDRAM_DEV_PARAM_CFG1_CAS_LAT_SHFT                                  0x1c
#define HWIO_SDRAM_DEV_PARAM_CFG1_CAS_LAT_2_CLOCKS_FVAL                            0
#define HWIO_SDRAM_DEV_PARAM_CFG1_CAS_LAT_3_CLOCKS_FVAL                          0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS27_BMSK                     0x8000000
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS27_SHFT                          0x1b
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_BMSK                            0x7000000
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_SHFT                                 0x18
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_12_BITS_FVAL                            0
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_13_BITS_FVAL                          0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_14_BITS_FVAL                          0x2
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_15_BITS_FVAL                          0x3
#define HWIO_SDRAM_DEV_PARAM_CFG1_ROW_SIZE_0X7_RESERVED_FVAL                     0x4
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS23_BMSK                      0x800000
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS23_SHFT                          0x17
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_BMSK                             0x700000
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_SHFT                                 0x14
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_7_BITS_FVAL                             0
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_8_BITS_FVAL                           0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_9_BITS_FVAL                           0x2
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_10_BITS_FVAL                          0x3
#define HWIO_SDRAM_DEV_PARAM_CFG1_COL_SIZE_0X7_RESERVED_FVAL                     0x4
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRFC_BMSK                                  0xf0000
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRFC_SHFT                                     0x10
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS15_BMSK                        0x8000
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS15_SHFT                           0xf
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRP_BMSK                                    0x7000
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRP_SHFT                                       0xc
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS11_BMSK                         0x800
#define HWIO_SDRAM_DEV_PARAM_CFG1_RESERVED_BITS11_SHFT                           0xb
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRAS_BMSK                                    0x700
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRAS_SHFT                                      0x8
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRC_BMSK                                      0xf0
#define HWIO_SDRAM_DEV_PARAM_CFG1_TRC_SHFT                                       0x4
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_SIZE_BMSK                                 0x8
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_SIZE_SHFT                                 0x3
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_SIZE_2_BITS_FVAL                            0
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_SIZE_RESERVED_PROGRAMMING_FVAL            0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_PWR_DOWN_PER_CS_EN_BMSK                        0x4
#define HWIO_SDRAM_DEV_PARAM_CFG1_PWR_DOWN_PER_CS_EN_SHFT                        0x2
#define HWIO_SDRAM_DEV_PARAM_CFG1_PWR_DOWN_PER_CS_EN_DISABLE_FVAL                  0
#define HWIO_SDRAM_DEV_PARAM_CFG1_PWR_DOWN_PER_CS_EN_ENABLE_FVAL                 0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_IL_BMSK                                   0x2
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_IL_SHFT                                   0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_IL_LINEAR_MEMORY_MAP_FVAL                   0
#define HWIO_SDRAM_DEV_PARAM_CFG1_BANK_IL_INTERLEAVING_FVAL                      0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_CLK_PWR_DOWN_EN_BMSK                           0x1
#define HWIO_SDRAM_DEV_PARAM_CFG1_CLK_PWR_DOWN_EN_SHFT                             0
#define HWIO_SDRAM_DEV_PARAM_CFG1_CLK_PWR_DOWN_EN_DISABLE_CLOCK_SHUTDOWN_FVAL          0
#define HWIO_SDRAM_DEV_PARAM_CFG1_CLK_PWR_DOWN_EN_ENABLE_CLOCK_SHUTDOWN_FVAL        0x1

#define HWIO_SDRAM_DEV_PARAM_CFG2_ADDR                                    0x80014018
#define HWIO_SDRAM_DEV_PARAM_CFG2_RMSK                                    0xffffffff
#define HWIO_SDRAM_DEV_PARAM_CFG2_SHFT                                             0
#define HWIO_SDRAM_DEV_PARAM_CFG2_IN                                      \
        in_dword_masked(HWIO_SDRAM_DEV_PARAM_CFG2_ADDR, HWIO_SDRAM_DEV_PARAM_CFG2_RMSK)
#define HWIO_SDRAM_DEV_PARAM_CFG2_INM(m)                                  \
        in_dword_masked(HWIO_SDRAM_DEV_PARAM_CFG2_ADDR, m)
#define HWIO_SDRAM_DEV_PARAM_CFG2_OUT(v)                                  \
        out_dword(HWIO_SDRAM_DEV_PARAM_CFG2_ADDR,v)
#define HWIO_SDRAM_DEV_PARAM_CFG2_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_DEV_PARAM_CFG2_ADDR,m,v,HWIO_SDRAM_DEV_PARAM_CFG2_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS31_BMSK                    0x80000000
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS31_SHFT                          0x1f
#define HWIO_SDRAM_DEV_PARAM_CFG2_TMRD_BMSK                               0x70000000
#define HWIO_SDRAM_DEV_PARAM_CFG2_TMRD_SHFT                                     0x1c
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS27_BMSK                     0x8000000
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS27_SHFT                          0x1b
#define HWIO_SDRAM_DEV_PARAM_CFG2_TXP_BMSK                                 0x7000000
#define HWIO_SDRAM_DEV_PARAM_CFG2_TXP_SHFT                                      0x18
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS23_22_BMSK                   0xc00000
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS23_22_SHFT                       0x16
#define HWIO_SDRAM_DEV_PARAM_CFG2_TXSR_BMSK                                 0x3f0000
#define HWIO_SDRAM_DEV_PARAM_CFG2_TXSR_SHFT                                     0x10
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS15_BMSK                        0x8000
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS15_SHFT                           0xf
#define HWIO_SDRAM_DEV_PARAM_CFG2_TWR_BMSK                                    0x7000
#define HWIO_SDRAM_DEV_PARAM_CFG2_TWR_SHFT                                       0xc
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS11_BMSK                         0x800
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS11_SHFT                           0xb
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRCD_BMSK                                    0x700
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRCD_SHFT                                      0x8
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRCD_0X1_RESERVED_FVAL                           0
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRCD_3_CLOCKS_FVAL                             0x2
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRCD_4_CLOCKS_FVAL                             0x3
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRCD_0X7_RESERVED_FVAL                         0x4
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS7_BMSK                           0x80
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS7_SHFT                            0x7
#define HWIO_SDRAM_DEV_PARAM_CFG2_TDAL_BMSK                                     0x70
#define HWIO_SDRAM_DEV_PARAM_CFG2_TDAL_SHFT                                      0x4
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS3_BMSK                            0x8
#define HWIO_SDRAM_DEV_PARAM_CFG2_RESERVED_BITS3_SHFT                            0x3
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRRD_BMSK                                      0x7
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRRD_SHFT                                        0
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRRD_2_CLOCKS_FVAL                             0x1
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRRD_3_CLOCKS_FVAL                             0x2
#define HWIO_SDRAM_DEV_PARAM_CFG2_TRRD_0X7_RESERVED_FVAL                         0x3

#define HWIO_SDRAM_DEV_PARAM_CFG3_ADDR                                    0x8001401c
#define HWIO_SDRAM_DEV_PARAM_CFG3_RMSK                                    0xffffffff
#define HWIO_SDRAM_DEV_PARAM_CFG3_SHFT                                             0
#define HWIO_SDRAM_DEV_PARAM_CFG3_IN                                      \
        in_dword_masked(HWIO_SDRAM_DEV_PARAM_CFG3_ADDR, HWIO_SDRAM_DEV_PARAM_CFG3_RMSK)
#define HWIO_SDRAM_DEV_PARAM_CFG3_INM(m)                                  \
        in_dword_masked(HWIO_SDRAM_DEV_PARAM_CFG3_ADDR, m)
#define HWIO_SDRAM_DEV_PARAM_CFG3_OUT(v)                                  \
        out_dword(HWIO_SDRAM_DEV_PARAM_CFG3_ADDR,v)
#define HWIO_SDRAM_DEV_PARAM_CFG3_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_DEV_PARAM_CFG3_ADDR,m,v,HWIO_SDRAM_DEV_PARAM_CFG3_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS31_16_BMSK                 0xffff0000
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS31_16_SHFT                       0x10
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS15_BMSK                        0x8000
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS15_SHFT                           0xf
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_BMSK                                   0x7000
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_SHFT                                      0xc
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_NO_GAP_REQUIRED_FVAL                        0
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_1_CYCLE_GAP_FVAL                          0x1
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_2_CYCLE_GAP_FVAL                          0x2
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_3_CYCLE_GAP_FVAL                          0x3
#define HWIO_SDRAM_DEV_PARAM_CFG3_TCKE_7_CYCLE_GAP_FVAL                          0x7
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS11_BMSK                         0x800
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS11_SHFT                           0xb
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_BMSK                                  0x700
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_SHFT                                    0x8
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_NO_GAP_REQUIRED_FVAL                      0
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_1_CYCLE_GAP_FVAL                        0x1
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_2_CYCLE_GAP_FVAL                        0x2
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_3_CYCLE_GAP_FVAL                        0x3
#define HWIO_SDRAM_DEV_PARAM_CFG3_TWR2RD_7_CYCLE_GAP_FVAL                        0x7
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS7_BMSK                           0x80
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS7_SHFT                            0x7
#define HWIO_SDRAM_DEV_PARAM_CFG3_TIOTRUN_VAL_BMSK                              0x70
#define HWIO_SDRAM_DEV_PARAM_CFG3_TIOTRUN_VAL_SHFT                               0x4
#define HWIO_SDRAM_DEV_PARAM_CFG3_TIOTRUN_VAL_1_CYCLE_GAP_FVAL                   0x1
#define HWIO_SDRAM_DEV_PARAM_CFG3_TIOTRUN_VAL_2_CYCLE_GAP_FVAL                   0x2
#define HWIO_SDRAM_DEV_PARAM_CFG3_TIOTRUN_VAL_3_CYCLE_GAP_FVAL                   0x3
#define HWIO_SDRAM_DEV_PARAM_CFG3_TIOTRUN_VAL_7_CYCLE_GAP_FVAL                   0x7
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS3_2_BMSK                          0xc
#define HWIO_SDRAM_DEV_PARAM_CFG3_RESERVED_BITS3_2_SHFT                          0x2
#define HWIO_SDRAM_DEV_PARAM_CFG3_BURST_LEN_BMSK                                 0x3
#define HWIO_SDRAM_DEV_PARAM_CFG3_BURST_LEN_SHFT                                   0
#define HWIO_SDRAM_DEV_PARAM_CFG3_BURST_LEN_4_WORD_BURST_PER_ACCESS_FVAL           0
#define HWIO_SDRAM_DEV_PARAM_CFG3_BURST_LEN_8_WORD_BURST_PER_ACCESS_FVAL         0x1
#define HWIO_SDRAM_DEV_PARAM_CFG3_BURST_LEN_0X3_RESERVED_FVAL                    0x2

#define HWIO_SDRAM_CTRL_CFG_ADDR                                          0x80014020
#define HWIO_SDRAM_CTRL_CFG_RMSK                                          0xffffffff
#define HWIO_SDRAM_CTRL_CFG_SHFT                                                   0
#define HWIO_SDRAM_CTRL_CFG_IN                                            \
        in_dword_masked(HWIO_SDRAM_CTRL_CFG_ADDR, HWIO_SDRAM_CTRL_CFG_RMSK)
#define HWIO_SDRAM_CTRL_CFG_INM(m)                                        \
        in_dword_masked(HWIO_SDRAM_CTRL_CFG_ADDR, m)
#define HWIO_SDRAM_CTRL_CFG_OUT(v)                                        \
        out_dword(HWIO_SDRAM_CTRL_CFG_ADDR,v)
#define HWIO_SDRAM_CTRL_CFG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CTRL_CFG_ADDR,m,v,HWIO_SDRAM_CTRL_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_CTRL_CFG_BANKN_PAGE_OPEN_EN_BMSK                       0xff000000
#define HWIO_SDRAM_CTRL_CFG_BANKN_PAGE_OPEN_EN_SHFT                             0x18
#define HWIO_SDRAM_CTRL_CFG_BYPASS_CMDSM_RDY_BMSK                           0x800000
#define HWIO_SDRAM_CTRL_CFG_BYPASS_CMDSM_RDY_SHFT                               0x17
#define HWIO_SDRAM_CTRL_CFG_BYPASS_CMDSM_RDY_DISABLE_FVAL                          0
#define HWIO_SDRAM_CTRL_CFG_BYPASS_CMDSM_RDY_ENABLE_FVAL                         0x1
#define HWIO_SDRAM_CTRL_CFG_CLOSE_PAGE_DIS_BMSK                             0x400000
#define HWIO_SDRAM_CTRL_CFG_CLOSE_PAGE_DIS_SHFT                                 0x16
#define HWIO_SDRAM_CTRL_CFG_CLOSE_PAGE_DIS_ENABLE_FVAL                             0
#define HWIO_SDRAM_CTRL_CFG_CLOSE_PAGE_DIS_DISABLE_FVAL                          0x1
#define HWIO_SDRAM_CTRL_CFG_EARLY_PWR_DOWN_EXIT_EN_BMSK                     0x200000
#define HWIO_SDRAM_CTRL_CFG_EARLY_PWR_DOWN_EXIT_EN_SHFT                         0x15
#define HWIO_SDRAM_CTRL_CFG_EARLY_PWR_DOWN_EXIT_EN_DISABLE_FVAL                    0
#define HWIO_SDRAM_CTRL_CFG_EARLY_PWR_DOWN_EXIT_EN_ENABLE_FVAL                   0x1
#define HWIO_SDRAM_CTRL_CFG_USE_KEEP_PAGE_OPEN_BMSK                         0x100000
#define HWIO_SDRAM_CTRL_CFG_USE_KEEP_PAGE_OPEN_SHFT                             0x14
#define HWIO_SDRAM_CTRL_CFG_USE_KEEP_PAGE_OPEN_DISABLE_FVAL                        0
#define HWIO_SDRAM_CTRL_CFG_USE_KEEP_PAGE_OPEN_ENABLE_FVAL                       0x1
#define HWIO_SDRAM_CTRL_CFG_DTCT_CONCURRENT_PRECHRG_EN_BMSK                  0x80000
#define HWIO_SDRAM_CTRL_CFG_DTCT_CONCURRENT_PRECHRG_EN_SHFT                     0x13
#define HWIO_SDRAM_CTRL_CFG_DTCT_CONCURRENT_PRECHRG_EN_DISABLE_FVAL                0
#define HWIO_SDRAM_CTRL_CFG_DTCT_CONCURRENT_PRECHRG_EN_ENABLE_FVAL               0x1
#define HWIO_SDRAM_CTRL_CFG_PG_MISS_APRCHRG_EN_BMSK                          0x40000
#define HWIO_SDRAM_CTRL_CFG_PG_MISS_APRCHRG_EN_SHFT                             0x12
#define HWIO_SDRAM_CTRL_CFG_PG_MISS_APRCHRG_EN_DISABLE_FVAL                        0
#define HWIO_SDRAM_CTRL_CFG_PG_MISS_APRCHRG_EN_ENABLE_FVAL                       0x1
#define HWIO_SDRAM_CTRL_CFG_RD_FIFO_OP_DISABLE_BMSK                          0x20000
#define HWIO_SDRAM_CTRL_CFG_RD_FIFO_OP_DISABLE_SHFT                             0x11
#define HWIO_SDRAM_CTRL_CFG_RD_FIFO_OP_DISABLE_ENABLE_FIFO_OPERATION_FVAL          0
#define HWIO_SDRAM_CTRL_CFG_RD_FIFO_OP_DISABLE_DISABLE_FIFO_OPERATION_FVAL        0x1
#define HWIO_SDRAM_CTRL_CFG_USE_FB_CLK_FOR_PAD_IE_BMSK                       0x10000
#define HWIO_SDRAM_CTRL_CFG_USE_FB_CLK_FOR_PAD_IE_SHFT                          0x10
#define HWIO_SDRAM_CTRL_CFG_FIFO_CLK_SYNC_BMSK                                0x8000
#define HWIO_SDRAM_CTRL_CFG_FIFO_CLK_SYNC_SHFT                                   0xf
#define HWIO_SDRAM_CTRL_CFG_FIFO_CLK_SYNC_ASYNCHRONOUS_FVAL                        0
#define HWIO_SDRAM_CTRL_CFG_FIFO_CLK_SYNC_SYNCHRONOUS_FVAL                       0x1
#define HWIO_SDRAM_CTRL_CFG_CLK_PHASE_ALIGN_BMSK                              0x4000
#define HWIO_SDRAM_CTRL_CFG_CLK_PHASE_ALIGN_SHFT                                 0xe
#define HWIO_SDRAM_CTRL_CFG_CLK_PHASE_ALIGN_EXTERNAL_CLOCK_IS_OFF_OF_CC_EBI1_2X_CLK_NO_PHASE_RELATION_WITH_MEM_CLK_FVAL          0
#define HWIO_SDRAM_CTRL_CFG_CLK_PHASE_ALIGN_EXTERNAL_CLOCK_HAS_SAME_PHASE_AS_MEM_CLK_FVAL        0x1
#define HWIO_SDRAM_CTRL_CFG_DQ_DQS_PAD_OE_BMSK                                0x2000
#define HWIO_SDRAM_CTRL_CFG_DQ_DQS_PAD_OE_SHFT                                   0xd
#define HWIO_SDRAM_CTRL_CFG_FORCE_DDR_CLK_OFF_BMSK                            0x1000
#define HWIO_SDRAM_CTRL_CFG_FORCE_DDR_CLK_OFF_SHFT                               0xc
#define HWIO_SDRAM_CTRL_CFG_FORCE_DDR_CLK_OFF_NO_FORCED_CLOCK_SHUTDOWN_FVAL          0
#define HWIO_SDRAM_CTRL_CFG_FORCE_DDR_CLK_OFF_FORCE_CLOCK_SHUTDOWN_FVAL          0x1
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_BMSK                               0xe00
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_SHFT                                 0x9
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_32_CLOCK_CYCLES_FVAL          0
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_4_CLOCK_CYCLES_FVAL        0x1
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_8_CLOCK_CYCLES_FVAL        0x2
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_12_CLOCK_CYCLES_FVAL        0x3
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_16_CLOCK_CYCLES_FVAL        0x4
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_24_CLOCK_CYCLES_FVAL        0x5
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_48_CLOCK_CYCLES_FVAL        0x6
#define HWIO_SDRAM_CTRL_CFG_CLK_OFF_TMR_VAL_CTRL_IS_IDLE_FOR_63_CLOCK_CYCLES_FVAL        0x7
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_OUT_REG_BMSK                             0x100
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_OUT_REG_SHFT                               0x8
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_OUT_REG_DO_NOT_REGISTER_FVAL                 0
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_OUT_REG_REGISTER_FVAL                      0x1
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_START_EARLY_BMSK                          0x80
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_START_EARLY_SHFT                           0x7
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_START_EARLY_DO_NOT_START_EARLY_FVAL          0
#define HWIO_SDRAM_CTRL_CFG_READ_FIFO_START_EARLY_START_1_CLOCK_EARLY_FVAL        0x1
#define HWIO_SDRAM_CTRL_CFG_RESERVED_BITS6_5_BMSK                               0x60
#define HWIO_SDRAM_CTRL_CFG_RESERVED_BITS6_5_SHFT                                0x5
#define HWIO_SDRAM_CTRL_CFG_BUS_MEM_CLK_SYNC_BMSK                               0x10
#define HWIO_SDRAM_CTRL_CFG_BUS_MEM_CLK_SYNC_SHFT                                0x4
#define HWIO_SDRAM_CTRL_CFG_BUS_MEM_CLK_SYNC_SYNCHRONOUS_FVAL                    0x1
#define HWIO_SDRAM_CTRL_CFG_BUS_MEM_CLK_SYNC_ASYNCHRONOUS_FVAL                     0
#define HWIO_SDRAM_CTRL_CFG_CMD_BPRSR_EN_BMSK                                    0x8
#define HWIO_SDRAM_CTRL_CFG_CMD_BPRSR_EN_SHFT                                    0x3
#define HWIO_SDRAM_CTRL_CFG_CMD_BPRSR_EN_BPRSR_ENABLED_FVAL                      0x1
#define HWIO_SDRAM_CTRL_CFG_CMD_BPRSR_EN_BPRSR_DISABLED_FVAL                       0
#define HWIO_SDRAM_CTRL_CFG_B2BCMD_ACK_EN_BMSK                                   0x4
#define HWIO_SDRAM_CTRL_CFG_B2BCMD_ACK_EN_SHFT                                   0x2
#define HWIO_SDRAM_CTRL_CFG_B2BCMD_ACK_EN_BACK2BACK_COMMAND_PIPELINE_ENABLED_FVAL        0x1
#define HWIO_SDRAM_CTRL_CFG_B2BCMD_ACK_EN_BACK2BACK_COMMAND_PIPELINE_DISABLED_FVAL          0
#define HWIO_SDRAM_CTRL_CFG_CMD_OPT_EN_BMSK                                      0x2
#define HWIO_SDRAM_CTRL_CFG_CMD_OPT_EN_SHFT                                      0x1
#define HWIO_SDRAM_CTRL_CFG_CMD_OPT_EN_PIPELINE_ENABLED_FVAL                     0x1
#define HWIO_SDRAM_CTRL_CFG_CMD_OPT_EN_PIPELINE_DISABLED_FVAL                      0
#define HWIO_SDRAM_CTRL_CFG_DATA_BUS_WIDTH_BMSK                                  0x1
#define HWIO_SDRAM_CTRL_CFG_DATA_BUS_WIDTH_SHFT                                    0
#define HWIO_SDRAM_CTRL_CFG_DATA_BUS_WIDTH_16_BIT_FVAL                             0
#define HWIO_SDRAM_CTRL_CFG_DATA_BUS_WIDTH_32_BIT_FVAL                           0x1

#define HWIO_SDRAM_DEV_INIT_CFG_ADDR                                      0x80014024
#define HWIO_SDRAM_DEV_INIT_CFG_RMSK                                      0xffffffff
#define HWIO_SDRAM_DEV_INIT_CFG_SHFT                                               0
#define HWIO_SDRAM_DEV_INIT_CFG_IN                                        \
        in_dword_masked(HWIO_SDRAM_DEV_INIT_CFG_ADDR, HWIO_SDRAM_DEV_INIT_CFG_RMSK)
#define HWIO_SDRAM_DEV_INIT_CFG_INM(m)                                    \
        in_dword_masked(HWIO_SDRAM_DEV_INIT_CFG_ADDR, m)
#define HWIO_SDRAM_DEV_INIT_CFG_OUT(v)                                    \
        out_dword(HWIO_SDRAM_DEV_INIT_CFG_ADDR,v)
#define HWIO_SDRAM_DEV_INIT_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_DEV_INIT_CFG_ADDR,m,v,HWIO_SDRAM_DEV_INIT_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_DEV_INIT_CFG_DEEP_PWR_DOWN_DONE_BMSK                   0x80000000
#define HWIO_SDRAM_DEV_INIT_CFG_DEEP_PWR_DOWN_DONE_SHFT                         0x1f
#define HWIO_SDRAM_DEV_INIT_CFG_ADDR_BUS_BMSK                             0x7fff0000
#define HWIO_SDRAM_DEV_INIT_CFG_ADDR_BUS_SHFT                                   0x10
#define HWIO_SDRAM_DEV_INIT_CFG_BANK_ADDR_BMSK                                0xc000
#define HWIO_SDRAM_DEV_INIT_CFG_BANK_ADDR_SHFT                                   0xe
#define HWIO_SDRAM_DEV_INIT_CFG_STATUS_REG_READ_DONE_BMSK                     0x2000
#define HWIO_SDRAM_DEV_INIT_CFG_STATUS_REG_READ_DONE_SHFT                        0xd
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_EXIT_DONE_BMSK                   0x1000
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_EXIT_DONE_SHFT                      0xc
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_START_DONE_BMSK                   0x800
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_START_DONE_SHFT                     0xb
#define HWIO_SDRAM_DEV_INIT_CFG_REFRESH_DONE_BMSK                              0x400
#define HWIO_SDRAM_DEV_INIT_CFG_REFRESH_DONE_SHFT                                0xa
#define HWIO_SDRAM_DEV_INIT_CFG_PRECHARGE_DONE_BMSK                            0x200
#define HWIO_SDRAM_DEV_INIT_CFG_PRECHARGE_DONE_SHFT                              0x9
#define HWIO_SDRAM_DEV_INIT_CFG_CONFIG_DONE_BMSK                               0x100
#define HWIO_SDRAM_DEV_INIT_CFG_CONFIG_DONE_SHFT                                 0x8
#define HWIO_SDRAM_DEV_INIT_CFG_ACTIVE_CHIP_SELECTS_BMSK                        0xc0
#define HWIO_SDRAM_DEV_INIT_CFG_ACTIVE_CHIP_SELECTS_SHFT                         0x6
#define HWIO_SDRAM_DEV_INIT_CFG_ACTIVE_CHIP_SELECTS_CHIP_SELECT0_FVAL            0x1
#define HWIO_SDRAM_DEV_INIT_CFG_ACTIVE_CHIP_SELECTS_CHIP_SELECT1_FVAL            0x2
#define HWIO_SDRAM_DEV_INIT_CFG_ACTIVE_CHIP_SELECTS_BOTH_CHIP_SELECTS_FVAL        0x3
#define HWIO_SDRAM_DEV_INIT_CFG_STATUS_REG_READ_BMSK                            0x20
#define HWIO_SDRAM_DEV_INIT_CFG_STATUS_REG_READ_SHFT                             0x5
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_EXIT_BMSK                          0x10
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_EXIT_SHFT                           0x4
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_START_BMSK                          0x8
#define HWIO_SDRAM_DEV_INIT_CFG_SELF_REFRESH_START_SHFT                          0x3
#define HWIO_SDRAM_DEV_INIT_CFG_REFRESH_START_BMSK                               0x4
#define HWIO_SDRAM_DEV_INIT_CFG_REFRESH_START_SHFT                               0x2
#define HWIO_SDRAM_DEV_INIT_CFG_PRECHARGE_START_BMSK                             0x2
#define HWIO_SDRAM_DEV_INIT_CFG_PRECHARGE_START_SHFT                             0x1
#define HWIO_SDRAM_DEV_INIT_CFG_CONFIG_START_BMSK                                0x1
#define HWIO_SDRAM_DEV_INIT_CFG_CONFIG_START_SHFT                                  0

#define HWIO_SDRAM_COL_ROW_SIZE_CFG_ADDR                                  0x80014028
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RMSK                                  0xffffffff
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_SHFT                                           0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_IN                                    \
        in_dword_masked(HWIO_SDRAM_COL_ROW_SIZE_CFG_ADDR, HWIO_SDRAM_COL_ROW_SIZE_CFG_RMSK)
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_INM(m)                                \
        in_dword_masked(HWIO_SDRAM_COL_ROW_SIZE_CFG_ADDR, m)
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_OUT(v)                                \
        out_dword(HWIO_SDRAM_COL_ROW_SIZE_CFG_ADDR,v)
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_COL_ROW_SIZE_CFG_ADDR,m,v,HWIO_SDRAM_COL_ROW_SIZE_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_31_21_BMSK                   0xffe00000
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_31_21_SHFT                         0x15
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_INDEPENDENT_SIZE_CS_ENA_BMSK            0x100000
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_INDEPENDENT_SIZE_CS_ENA_SHFT                0x14
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_REFRESH_RATIO_BMSK                   0xc0000
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_REFRESH_RATIO_SHFT                      0x12
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_REFRESH_RATIO_RATION_1_1_TO_THE_SYSTEM_REFRESH_RATE_FVAL          0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_REFRESH_RATIO_RATION_1_2_TO_THE_SYSTEM_REFRESH_RATE_FVAL        0x1
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_REFRESH_RATIO_RATION_1_4_TO_THE_SYSTEM_REFRESH_RATE_FVAL        0x2
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_REFRESH_RATIO_RATION_1_8_TO_THE_SYSTEM_REFRESH_RATE_FVAL        0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_REFRESH_RATIO_BMSK                   0x30000
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_REFRESH_RATIO_SHFT                      0x10
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_REFRESH_RATIO_RATION_1_1_TO_THE_SYSTEM_REFRESH_RATE_FVAL          0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_REFRESH_RATIO_RATION_1_2_TO_THE_SYSTEM_REFRESH_RATE_FVAL        0x1
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_REFRESH_RATIO_RATION_1_4_TO_THE_SYSTEM_REFRESH_RATE_FVAL        0x2
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_REFRESH_RATIO_RATION_1_8_TO_THE_SYSTEM_REFRESH_RATE_FVAL        0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT15_BMSK                       0x8000
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT15_SHFT                          0xf
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_BMSK                         0x7000
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_SHFT                            0xc
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_12_BITS_FVAL                      0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_13_BITS_FVAL                    0x1
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_14_BITS_FVAL                    0x2
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_15_BITS_FVAL                    0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_ROW_SIZE_0X7_RESERVED_FVAL               0x4
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT11_BMSK                        0x800
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT11_SHFT                          0xb
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_BMSK                          0x700
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_SHFT                            0x8
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_7_BITS_FVAL                       0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_8_BITS_FVAL                     0x1
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_9_BITS_FVAL                     0x2
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_10_BITS_FVAL                    0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS1_COL_SIZE_0X7_RESERVED_FVAL               0x4
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT7_BMSK                          0x80
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT7_SHFT                           0x7
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_BMSK                           0x70
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_SHFT                            0x4
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_12_BITS_FVAL                      0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_13_BITS_FVAL                    0x1
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_14_BITS_FVAL                    0x2
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_15_BITS_FVAL                    0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_ROW_SIZE_0X7_RESERVED_FVAL               0x4
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT3_BMSK                           0x8
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_RESERVED_BIT3_SHFT                           0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_BMSK                            0x7
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_SHFT                              0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_7_BITS_FVAL                       0
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_8_BITS_FVAL                     0x1
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_9_BITS_FVAL                     0x2
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_10_BITS_FVAL                    0x3
#define HWIO_SDRAM_COL_ROW_SIZE_CFG_CS0_COL_SIZE_0X7_RESERVED_FVAL               0x4

#define HWIO_SDRAM_HW_DEV_INIT_CFG_ADDR                                   0x8001402c
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RMSK                                   0xffffffff
#define HWIO_SDRAM_HW_DEV_INIT_CFG_SHFT                                            0
#define HWIO_SDRAM_HW_DEV_INIT_CFG_IN                                     \
        in_dword_masked(HWIO_SDRAM_HW_DEV_INIT_CFG_ADDR, HWIO_SDRAM_HW_DEV_INIT_CFG_RMSK)
#define HWIO_SDRAM_HW_DEV_INIT_CFG_INM(m)                                 \
        in_dword_masked(HWIO_SDRAM_HW_DEV_INIT_CFG_ADDR, m)
#define HWIO_SDRAM_HW_DEV_INIT_CFG_OUT(v)                                 \
        out_dword(HWIO_SDRAM_HW_DEV_INIT_CFG_ADDR,v)
#define HWIO_SDRAM_HW_DEV_INIT_CFG_OUTM(m,v)                              \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_HW_DEV_INIT_CFG_ADDR,m,v,HWIO_SDRAM_HW_DEV_INIT_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RESERVED_31_23_BMSK                    0xff800000
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RESERVED_31_23_SHFT                          0x17
#define HWIO_SDRAM_HW_DEV_INIT_CFG_EMRS_VAL_BMSK                            0x7fff00
#define HWIO_SDRAM_HW_DEV_INIT_CFG_EMRS_VAL_SHFT                                 0x8
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RESERVED_7_5_BMSK                            0xe0
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RESERVED_7_5_SHFT                             0x5
#define HWIO_SDRAM_HW_DEV_INIT_CFG_START_INIT_SEQ_DONE_BMSK                     0x10
#define HWIO_SDRAM_HW_DEV_INIT_CFG_START_INIT_SEQ_DONE_SHFT                      0x4
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RESERVED_3_1_BMSK                             0xe
#define HWIO_SDRAM_HW_DEV_INIT_CFG_RESERVED_3_1_SHFT                             0x1
#define HWIO_SDRAM_HW_DEV_INIT_CFG_START_INIT_SEQ_BMSK                           0x1
#define HWIO_SDRAM_HW_DEV_INIT_CFG_START_INIT_SEQ_SHFT                             0

#define HWIO_SDRAM_CDCM_CFG_ADDR                                          0x80014030
#define HWIO_SDRAM_CDCM_CFG_RMSK                                          0xffffffff
#define HWIO_SDRAM_CDCM_CFG_SHFT                                                   0
#define HWIO_SDRAM_CDCM_CFG_IN                                            \
        in_dword_masked(HWIO_SDRAM_CDCM_CFG_ADDR, HWIO_SDRAM_CDCM_CFG_RMSK)
#define HWIO_SDRAM_CDCM_CFG_INM(m)                                        \
        in_dword_masked(HWIO_SDRAM_CDCM_CFG_ADDR, m)
#define HWIO_SDRAM_CDCM_CFG_OUT(v)                                        \
        out_dword(HWIO_SDRAM_CDCM_CFG_ADDR,v)
#define HWIO_SDRAM_CDCM_CFG_OUTM(m,v)                                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CDCM_CFG_ADDR,m,v,HWIO_SDRAM_CDCM_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_CDCM_CFG_RESERVED_31_12_BMSK                           0xfffff000
#define HWIO_SDRAM_CDCM_CFG_RESERVED_31_12_SHFT                                  0xc
#define HWIO_SDRAM_CDCM_CFG_CDC_DEBUG_MUX_SEL_BMSK                             0x800
#define HWIO_SDRAM_CDCM_CFG_CDC_DEBUG_MUX_SEL_SHFT                               0xb
#define HWIO_SDRAM_CDCM_CFG_CDC_CHAR_DQS_IE_EN_BMSK                            0x400
#define HWIO_SDRAM_CDCM_CFG_CDC_CHAR_DQS_IE_EN_SHFT                              0xa
#define HWIO_SDRAM_CDCM_CFG_CDC_CHAR_DQS_IE_EN_DQ_DQS_IE_DISABLED_FVAL             0
#define HWIO_SDRAM_CDCM_CFG_CDC_CHAR_DQS_IE_EN_DQ_DQS_IE_ENABLED_FVAL            0x1
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_BMSK                                 0x380
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_SHFT                                   0x7
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_DISABLED_FVAL                            0
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_512_FVAL                 0x1
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_16K_FVAL                 0x2
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_64K_FVAL                 0x3
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_256K_FVAL                0x4
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_512_K_FVAL               0x5
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_1024_K_FVAL              0x6
#define HWIO_SDRAM_CDCM_CFG_AUTOCALIB_CDC_ENABLED_EVERY_32_FVAL                  0x7
#define HWIO_SDRAM_CDCM_CFG_CDC_TEST_MUX_SEL_BMSK                               0x40
#define HWIO_SDRAM_CDCM_CFG_CDC_TEST_MUX_SEL_SHFT                                0x6
#define HWIO_SDRAM_CDCM_CFG_CDC_MASTER_TEST_SEL_BMSK                            0x20
#define HWIO_SDRAM_CDCM_CFG_CDC_MASTER_TEST_SEL_SHFT                             0x5
#define HWIO_SDRAM_CDCM_CFG_CDC_MASTER_TEST_SEL_SELECTS_SLAVE_TEST_SIGNALS_FVAL          0
#define HWIO_SDRAM_CDCM_CFG_CDC_MASTER_TEST_SEL_SELECTS_MASTER_TEST_SIGNALS_FVAL        0x1
#define HWIO_SDRAM_CDCM_CFG_CDCM_START_CAL_BMSK                                 0x10
#define HWIO_SDRAM_CDCM_CFG_CDCM_START_CAL_SHFT                                  0x4
#define HWIO_SDRAM_CDCM_CFG_CDCM_START_CAL_START_CALIBRATION_FVAL                0x1
#define HWIO_SDRAM_CDCM_CFG_CDCM_START_CAL_STOP_CALIBRATION_FVAL                   0
#define HWIO_SDRAM_CDCM_CFG_CDCM_LOAD_MASTER_BMSK                                0x8
#define HWIO_SDRAM_CDCM_CFG_CDCM_LOAD_MASTER_SHFT                                0x3
#define HWIO_SDRAM_CDCM_CFG_CDCM_PWR_DOWN_BMSK                                   0x4
#define HWIO_SDRAM_CDCM_CFG_CDCM_PWR_DOWN_SHFT                                   0x2
#define HWIO_SDRAM_CDCM_CFG_CDCM_BYPASS_N_BMSK                                   0x2
#define HWIO_SDRAM_CDCM_CFG_CDCM_BYPASS_N_SHFT                                   0x1
#define HWIO_SDRAM_CDCM_CFG_CDCM_BYPASS_N_CDCM_DISABLE_FVAL                        0
#define HWIO_SDRAM_CDCM_CFG_CDCM_BYPASS_N_CDCM_ENABLE_FVAL                       0x1
#define HWIO_SDRAM_CDCM_CFG_CDCM_CLMP_BMSK                                       0x1
#define HWIO_SDRAM_CDCM_CFG_CDCM_CLMP_SHFT                                         0
#define HWIO_SDRAM_CDCM_CFG_CDCM_CLMP_CLAMP_CDC_SIGNALS_FVAL                     0x1
#define HWIO_SDRAM_CDCM_CFG_CDCM_CLMP_ACTIVE_MODE_FVAL                             0

#define HWIO_SDRAM_CDCM_INTERNAL1_ADDR                                    0x80014034
#define HWIO_SDRAM_CDCM_INTERNAL1_RMSK                                    0xffffffff
#define HWIO_SDRAM_CDCM_INTERNAL1_SHFT                                             0
#define HWIO_SDRAM_CDCM_INTERNAL1_IN                                      \
        in_dword_masked(HWIO_SDRAM_CDCM_INTERNAL1_ADDR, HWIO_SDRAM_CDCM_INTERNAL1_RMSK)
#define HWIO_SDRAM_CDCM_INTERNAL1_INM(m)                                  \
        in_dword_masked(HWIO_SDRAM_CDCM_INTERNAL1_ADDR, m)
#define HWIO_SDRAM_CDCM_INTERNAL1_OUT(v)                                  \
        out_dword(HWIO_SDRAM_CDCM_INTERNAL1_ADDR,v)
#define HWIO_SDRAM_CDCM_INTERNAL1_OUTM(m,v)                               \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CDCM_INTERNAL1_ADDR,m,v,HWIO_SDRAM_CDCM_INTERNAL1_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_CDCM_INTERNAL1_RESERVED_31_24_BMSK                     0xff000000
#define HWIO_SDRAM_CDCM_INTERNAL1_RESERVED_31_24_SHFT                           0x18
#define HWIO_SDRAM_CDCM_INTERNAL1_HALF_STEP_MODE_BMSK                       0x800000
#define HWIO_SDRAM_CDCM_INTERNAL1_HALF_STEP_MODE_SHFT                           0x17
#define HWIO_SDRAM_CDCM_INTERNAL1_HALF_STEP_MODE_HALF_STEP_MODE_DISABLED_FVAL          0
#define HWIO_SDRAM_CDCM_INTERNAL1_HALF_STEP_MODE_HALF_STEP_MODE_ENABLED_FVAL        0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_JITTER_LOCK_BMSK                          0x400000
#define HWIO_SDRAM_CDCM_INTERNAL1_JITTER_LOCK_SHFT                              0x16
#define HWIO_SDRAM_CDCM_INTERNAL1_JITTER_LOCK_LOCK_DETECTOR_SET_IN_JUST_MODE_FVAL          0
#define HWIO_SDRAM_CDCM_INTERNAL1_JITTER_LOCK_LOCK_DETECTOR_SET_IN_JITTER_MODE_FVAL        0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_START_VAL_BMSK                            0x3f8000
#define HWIO_SDRAM_CDCM_INTERNAL1_START_VAL_SHFT                                 0xf
#define HWIO_SDRAM_CDCM_INTERNAL1_JUST_PULSES_LOCK_DETECT_BMSK                0x6000
#define HWIO_SDRAM_CDCM_INTERNAL1_JUST_PULSES_LOCK_DETECT_SHFT                   0xd
#define HWIO_SDRAM_CDCM_INTERNAL1_JUST_PULSES_LOCK_DETECT_3_JUST_PULSE_FVAL          0
#define HWIO_SDRAM_CDCM_INTERNAL1_JUST_PULSES_LOCK_DETECT_4_JUST_PULSES_FVAL        0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_JUST_PULSES_LOCK_DETECT_5_JUST_PULSES_FVAL        0x2
#define HWIO_SDRAM_CDCM_INTERNAL1_JUST_PULSES_LOCK_DETECT_8_JUST_PULSES_FVAL        0x3
#define HWIO_SDRAM_CDCM_INTERNAL1_SDR_MODE_BMSK                               0x1000
#define HWIO_SDRAM_CDCM_INTERNAL1_SDR_MODE_SHFT                                  0xc
#define HWIO_SDRAM_CDCM_INTERNAL1_SDR_MODE_SDR_MODE_DISABLED_FVAL                  0
#define HWIO_SDRAM_CDCM_INTERNAL1_SDR_MODE_SDR_MODE_ENABLED_FVAL                 0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_OUTPUT_SEL_BMSK                        0xc00
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_OUTPUT_SEL_SHFT                          0xa
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_OUTPUT_SEL_OUTPUT_OF_1ST_DELAY_UNIT_FVAL          0
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_OUTPUT_SEL_OUTPUT_FROM_2ND_DELAY_UNIT_FVAL        0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_OUTPUT_SEL_OUTPUT_FROM_3RD_DELAY_UNIT_FVAL        0x2
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_OUTPUT_SEL_OUTPUT_FROM_4TH_DELAY_UNIT_FVAL        0x3
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_WINDOW_BMSK                            0x300
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_WINDOW_SHFT                              0x8
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_WINDOW_5_DELAY_UNITS_FVAL                  0
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_WINDOW_6_DELAY_UNITS_FVAL                0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_WINDOW_7_DELAY_UNITS_FVAL                0x2
#define HWIO_SDRAM_CDCM_INTERNAL1_PHASE_WINDOW_8_DELAY_UNITS_FVAL                0x3
#define HWIO_SDRAM_CDCM_INTERNAL1_PROBE_PAD_EN_BMSK                             0x80
#define HWIO_SDRAM_CDCM_INTERNAL1_PROBE_PAD_EN_SHFT                              0x7
#define HWIO_SDRAM_CDCM_INTERNAL1_PROBE_PAD_EN_DISABLE_FVAL                        0
#define HWIO_SDRAM_CDCM_INTERNAL1_PROBE_PAD_EN_ENABLE_FVAL                       0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_CLOCK_DIV_CTRL_BMSK                           0x40
#define HWIO_SDRAM_CDCM_INTERNAL1_CLOCK_DIV_CTRL_SHFT                            0x6
#define HWIO_SDRAM_CDCM_INTERNAL1_CLOCK_DIV_CTRL_DIVIDE_BY_4_FVAL                  0
#define HWIO_SDRAM_CDCM_INTERNAL1_CLOCK_DIV_CTRL_DIVIDE_BY_8_FVAL                0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_WRAP_EN_BMSK                                  0x20
#define HWIO_SDRAM_CDCM_INTERNAL1_WRAP_EN_SHFT                                   0x5
#define HWIO_SDRAM_CDCM_INTERNAL1_WRAP_EN_NO_WRAP_ALLOWED_FVAL                     0
#define HWIO_SDRAM_CDCM_INTERNAL1_WRAP_EN_WRAP_MODE_IS_ENABLED_FVAL              0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_OUTPUT_TEST_EN_BMSK                           0x10
#define HWIO_SDRAM_CDCM_INTERNAL1_OUTPUT_TEST_EN_SHFT                            0x4
#define HWIO_SDRAM_CDCM_INTERNAL1_OUTPUT_TEST_EN_DISABLE_FVAL                      0
#define HWIO_SDRAM_CDCM_INTERNAL1_OUTPUT_TEST_EN_ENABLE_FVAL                     0x1
#define HWIO_SDRAM_CDCM_INTERNAL1_RESERVED_3_0_BMSK                              0xf
#define HWIO_SDRAM_CDCM_INTERNAL1_RESERVED_3_0_SHFT                                0

#define HWIO_SDRAM_CDCn_CFG_ADDR(n)                      (0x80014038+0x4*(n))
#define HWIO_SDRAM_CDCn_CFG_RMSK                                          0xffffffff
#define HWIO_SDRAM_CDCn_CFG_SHFT                                                   0
#define HWIO_SDRAM_CDCn_CFG_INI(n) \
        in_dword(HWIO_SDRAM_CDCn_CFG_ADDR(n))
#define HWIO_SDRAM_CDCn_CFG_INMI(n,mask) \
        in_dword_masked(HWIO_SDRAM_CDCn_CFG_ADDR(n), mask)
#define HWIO_SDRAM_CDCn_CFG_OUTI(n,v) \
        out_dword(HWIO_SDRAM_CDCn_CFG_ADDR(n),v)
#define HWIO_SDRAM_CDCn_CFG_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CDCn_CFG_ADDR(n),mask,v,HWIO_SDRAM_CDCn_CFG_INI(n));\
		HWIO_INTFREE()
#define HWIO_SDRAM_CDCn_CFG_RESERVED_BITS_31_16_BMSK                      0xffff0000
#define HWIO_SDRAM_CDCn_CFG_RESERVED_BITS_31_16_SHFT                            0x10
#define HWIO_SDRAM_CDCn_CFG_AUTOLOAD_SLAVE_CDCN_BMSK                          0x8000
#define HWIO_SDRAM_CDCn_CFG_AUTOLOAD_SLAVE_CDCN_SHFT                             0xf
#define HWIO_SDRAM_CDCn_CFG_AUTOLOAD_SLAVE_CDCN_DISABLED_FVAL                      0
#define HWIO_SDRAM_CDCn_CFG_AUTOLOAD_SLAVE_CDCN_ENABLED_FVAL                     0x1
#define HWIO_SDRAM_CDCn_CFG_CDCN_BYPASS_N_BMSK                                0x4000
#define HWIO_SDRAM_CDCn_CFG_CDCN_BYPASS_N_SHFT                                   0xe
#define HWIO_SDRAM_CDCn_CFG_CDCN_BYPASS_N_CDC_SLAVE_DISABLE_FVAL                   0
#define HWIO_SDRAM_CDCn_CFG_CDCN_BYPASS_N_CDC_SLAVE_ENABLE_FVAL                  0x1
#define HWIO_SDRAM_CDCn_CFG_CDCN_CLMP_BMSK                                    0x2000
#define HWIO_SDRAM_CDCn_CFG_CDCN_CLMP_SHFT                                       0xd
#define HWIO_SDRAM_CDCn_CFG_CDCN_CLMP_ACTIVE_MODE_FVAL                             0
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_BMSK                            0x1e00
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_SHFT                               0x9
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_ALL_TEST_PATHS_DISABLED_FVAL          0
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_TSD_SALVE_DELAY_TEST_PATH_FVAL        0x1
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_DATA_TIMING_TEST_PATH_RISING_EDGE_LATCHED_FVAL        0x2
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_DATA_TIMING_TEST_PATH_FALLING_EDGE_LATCHED_FVAL        0x4
#define HWIO_SDRAM_CDCn_CFG_CDCN_INT2_BITS3_0_DQSO_PE_DQSO_NE_ALIGNMENT_TEST_PATH_FVAL        0x8
#define HWIO_SDRAM_CDCn_CFG_CDCN_LOAD_SLAVE_BMSK                               0x100
#define HWIO_SDRAM_CDCn_CFG_CDCN_LOAD_SLAVE_SHFT                                 0x8
#define HWIO_SDRAM_CDCn_CFG_CDCN_LOAD_OFFSET_BMSK                               0x80
#define HWIO_SDRAM_CDCn_CFG_CDCN_LOAD_OFFSET_SHFT                                0x7
#define HWIO_SDRAM_CDCn_CFG_CDCN_LOAD_OFFSET_ADD_OFFSET_VALUE_FVAL                 0
#define HWIO_SDRAM_CDCn_CFG_CDCN_LOAD_OFFSET_LOAD_OFFSET_VALUE_FVAL              0x1
#define HWIO_SDRAM_CDCn_CFG_CDCN_OFFSET_VAL_BMSK                                0x7f
#define HWIO_SDRAM_CDCn_CFG_CDCN_OFFSET_VAL_SHFT                                   0

#define HWIO_SDRAM_CDCM_STATUS_ADDR                                       0x80014044
#define HWIO_SDRAM_CDCM_STATUS_RMSK                                       0xffffffff
#define HWIO_SDRAM_CDCM_STATUS_SHFT                                                0
#define HWIO_SDRAM_CDCM_STATUS_IN                                         \
        in_dword_masked(HWIO_SDRAM_CDCM_STATUS_ADDR, HWIO_SDRAM_CDCM_STATUS_RMSK)
#define HWIO_SDRAM_CDCM_STATUS_INM(m)                                     \
        in_dword_masked(HWIO_SDRAM_CDCM_STATUS_ADDR, m)
#define HWIO_SDRAM_CDCM_STATUS_OUT(v)                                     \
        out_dword(HWIO_SDRAM_CDCM_STATUS_ADDR,v)
#define HWIO_SDRAM_CDCM_STATUS_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CDCM_STATUS_ADDR,m,v,HWIO_SDRAM_CDCM_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_CDCM_STATUS_DEV_SRR_VALUE_BMSK                         0xffff0000
#define HWIO_SDRAM_CDCM_STATUS_DEV_SRR_VALUE_SHFT                               0x10
#define HWIO_SDRAM_CDCM_STATUS_RESERVED_BITS_15_9_BMSK                        0xfe00
#define HWIO_SDRAM_CDCM_STATUS_RESERVED_BITS_15_9_SHFT                           0x9
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CALIB_ERR_BMSK                             0x100
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CALIB_ERR_SHFT                               0x8
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CALIB_ERR_NO_ERROR_FVAL                        0
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CALIB_ERR_CDCN_UNABLE_TO_LOCK_FVAL           0x1
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CALIB_DONE_BMSK                             0x80
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CALIB_DONE_SHFT                              0x7
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CAL_VAL_BMSK                                0x7f
#define HWIO_SDRAM_CDCM_STATUS_CDCM_CAL_VAL_SHFT                                   0

#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_ADDR                          0x80014048
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RMSK                          0xffffffff
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_SHFT                                   0
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_IN                            \
        in_dword_masked(HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_ADDR, HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RMSK)
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_INM(m)                        \
        in_dword_masked(HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_ADDR, m)
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_OUT(v)                        \
        out_dword(HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_ADDR,v)
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_OUTM(m,v)                     \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_ADDR,m,v,HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS31_30_BMSK       0xc0000000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS31_30_SHFT             0x1e
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_STATUS_BMSK   0x30000000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_STATUS_SHFT         0x1c
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_STATUS_CDCM_LOAD_CALB_DONE_FVAL        0x1
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_STATUS_CDC_CALB_DONE_FVAL        0x2
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_STATUS_CDC_SLAVE_LOAD_DONE_FVAL        0x3
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS27_25_BMSK        0xe000000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS27_25_SHFT             0x19
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_STATUS_BMSK         0x1000000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_STATUS_SHFT              0x18
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_STATUS_CTRL_NOT_IN_STALL_MODE_FVAL          0
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_STATUS_CTRL_IN_STALL_MODE_FVAL        0x1
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS23_BMSK            0x800000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS23_SHFT                0x17
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CDCM_START_VAL_BMSK             0x7f0000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CDCM_START_VAL_SHFT                 0x10
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS15_BMSK              0x8000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS15_SHFT                 0xf
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_UPDATE_SLAVE_DEL_VAL_BMSK         0x4000
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_UPDATE_SLAVE_DEL_VAL_SHFT            0xe
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CDC_DEL_OFFSET_VAL_BMSK           0x3f80
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CDC_DEL_OFFSET_VAL_SHFT              0x7
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS6_BMSK                 0x40
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS6_SHFT                  0x6
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_EN_BMSK             0x30
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_EN_SHFT              0x4
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_EN_NO_SWITCH_FVAL          0
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_EN_LD_CDCM_CALB_FVAL        0x1
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_EN_CALB_REQD_FVAL        0x2
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_CLK_VOLT_SWITCH_EN_LD_CDC_SLAVE_FVAL        0x3
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS3_1_BMSK                0xe
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_RESERVED_BITS3_1_SHFT                0x1
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_BMSK                      0x1
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_SHFT                        0
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_CTRL_IS_IN_FUNCTIONAL_MODE_FVAL          0
#define HWIO_SDRAM_CLOCK_VOLTAGE_SWITCH_CFG_STALL_CTRL_CTRL_IS_IN_STALL_MODE_FVAL        0x1

#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_ADDR                                  0x8001404c
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_RMSK                                      0xffff
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_SHFT                                           0
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_IN                                    \
        in_dword_masked(HWIO_SDRAM_CLK_PWR_DOWN_CFG_ADDR, HWIO_SDRAM_CLK_PWR_DOWN_CFG_RMSK)
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_INM(m)                                \
        in_dword_masked(HWIO_SDRAM_CLK_PWR_DOWN_CFG_ADDR, m)
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_OUT(v)                                \
        out_dword(HWIO_SDRAM_CLK_PWR_DOWN_CFG_ADDR,v)
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_CLK_PWR_DOWN_CFG_ADDR,m,v,HWIO_SDRAM_CLK_PWR_DOWN_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_RESERVED_BITS15_6_BMSK                    0xffc0
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_RESERVED_BITS15_6_SHFT                       0x6
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_FORCE_AR_CS_OFF_BMSK                        0x30
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_FORCE_AR_CS_OFF_SHFT                         0x4
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_RESERVED_BITS3_BMSK                          0x8
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_RESERVED_BITS3_SHFT                          0x3
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_CLK_OFF_ENA_BMSK                             0x4
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_CLK_OFF_ENA_SHFT                             0x2
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_CKE_OFF_ENA_BMSK                             0x3
#define HWIO_SDRAM_CLK_PWR_DOWN_CFG_CKE_OFF_ENA_SHFT                               0

#define HWIO_SDRAM_PERF_MON_CFG_ADDR                                      0x80014050
#define HWIO_SDRAM_PERF_MON_CFG_RMSK                                          0xffff
#define HWIO_SDRAM_PERF_MON_CFG_SHFT                                               0
#define HWIO_SDRAM_PERF_MON_CFG_IN                                        \
        in_dword_masked(HWIO_SDRAM_PERF_MON_CFG_ADDR, HWIO_SDRAM_PERF_MON_CFG_RMSK)
#define HWIO_SDRAM_PERF_MON_CFG_INM(m)                                    \
        in_dword_masked(HWIO_SDRAM_PERF_MON_CFG_ADDR, m)
#define HWIO_SDRAM_PERF_MON_CFG_OUT(v)                                    \
        out_dword(HWIO_SDRAM_PERF_MON_CFG_ADDR,v)
#define HWIO_SDRAM_PERF_MON_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_PERF_MON_CFG_ADDR,m,v,HWIO_SDRAM_PERF_MON_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_PERF_MON_CFG_RESERVED_BITS15_8_BMSK                        0xff00
#define HWIO_SDRAM_PERF_MON_CFG_RESERVED_BITS15_8_SHFT                           0x8
#define HWIO_SDRAM_PERF_MON_CFG_RESERVED_BIT7_BMSK                              0x80
#define HWIO_SDRAM_PERF_MON_CFG_RESERVED_BIT7_SHFT                               0x7
#define HWIO_SDRAM_PERF_MON_CFG_BPM_HW_CNTR2_EN_BMSK                            0x40
#define HWIO_SDRAM_PERF_MON_CFG_BPM_HW_CNTR2_EN_SHFT                             0x6
#define HWIO_SDRAM_PERF_MON_CFG_BPM_HW_CNTR1_EN_BMSK                            0x20
#define HWIO_SDRAM_PERF_MON_CFG_BPM_HW_CNTR1_EN_SHFT                             0x5
#define HWIO_SDRAM_PERF_MON_CFG_BPM_HW_CNTR0_EN_BMSK                            0x10
#define HWIO_SDRAM_PERF_MON_CFG_BPM_HW_CNTR0_EN_SHFT                             0x4
#define HWIO_SDRAM_PERF_MON_CFG_RESERVED_BIT3_BMSK                               0x8
#define HWIO_SDRAM_PERF_MON_CFG_RESERVED_BIT3_SHFT                               0x3
#define HWIO_SDRAM_PERF_MON_CFG_PERF_MON_STOP_BMSK                               0x4
#define HWIO_SDRAM_PERF_MON_CFG_PERF_MON_STOP_SHFT                               0x2
#define HWIO_SDRAM_PERF_MON_CFG_PERF_MON_START_BMSK                              0x2
#define HWIO_SDRAM_PERF_MON_CFG_PERF_MON_START_SHFT                              0x1
#define HWIO_SDRAM_PERF_MON_CFG_PERF_HW_TRIG_ENA_BMSK                            0x1
#define HWIO_SDRAM_PERF_MON_CFG_PERF_HW_TRIG_ENA_SHFT                              0
#define HWIO_SDRAM_PERF_MON_CFG_PERF_HW_TRIG_ENA_HW_ENABLED_PERF_CNTRS_FVAL        0x1
#define HWIO_SDRAM_PERF_MON_CFG_PERF_HW_TRIG_ENA_SW_ENABLED_PERF_CNTRS_FVAL          0

#define HWIO_SDRAM_PERF_CNTRn_CFG_ADDR(n)                      (0x80014054+0x4*(n))
#define HWIO_SDRAM_PERF_CNTRn_CFG_RMSK                                        0xffff
#define HWIO_SDRAM_PERF_CNTRn_CFG_SHFT                                             0
#define HWIO_SDRAM_PERF_CNTRn_CFG_INI(n) \
        in_dword(HWIO_SDRAM_PERF_CNTRn_CFG_ADDR(n))
#define HWIO_SDRAM_PERF_CNTRn_CFG_INMI(n,mask) \
        in_dword_masked(HWIO_SDRAM_PERF_CNTRn_CFG_ADDR(n), mask)
#define HWIO_SDRAM_PERF_CNTRn_CFG_OUTI(n,v) \
        out_dword(HWIO_SDRAM_PERF_CNTRn_CFG_ADDR(n),v)
#define HWIO_SDRAM_PERF_CNTRn_CFG_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_PERF_CNTRn_CFG_ADDR(n),mask,v,HWIO_SDRAM_PERF_CNTRn_CFG_INI(n));\
		HWIO_INTFREE()
#define HWIO_SDRAM_PERF_CNTRn_CFG_RESERVED_BITS15_BMSK                        0x8000
#define HWIO_SDRAM_PERF_CNTRn_CFG_RESERVED_BITS15_SHFT                           0xf
#define HWIO_SDRAM_PERF_CNTRn_CFG_RW_SELECT_BMSK                              0x6000
#define HWIO_SDRAM_PERF_CNTRn_CFG_RW_SELECT_SHFT                                 0xd
#define HWIO_SDRAM_PERF_CNTRn_CFG_RW_SELECT_READS_ONLY_FVAL                      0x1
#define HWIO_SDRAM_PERF_CNTRn_CFG_RW_SELECT_WRITES_ONLY_FVAL                     0x2
#define HWIO_SDRAM_PERF_CNTRn_CFG_RW_SELECT_BOTH_READS_AND_WRITES_FVAL           0x3
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_CNTR_START_OFFSET_BMSK                 0x1800
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_CNTR_START_OFFSET_SHFT                    0xb
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_CNTR_START_OFFSET_0X1_HALF_OF_THE_MAXIMUM_COUNT_FVAL          0
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_CNTR_START_OFFSET_ONE_FOURTH_OF_THE_MAXIMUM_COUNT_FVAL        0x2
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_CNTR_START_OFFSET_THREE_FOURTH_OF_THE_MAXIMUM_COUNT_FVAL        0x3
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_MINUS_EN_BMSK                           0x400
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_MINUS_EN_SHFT                             0xa
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_PARAM_SELECT_BMSK                       0x300
#define HWIO_SDRAM_PERF_CNTRn_CFG_PERF_PARAM_SELECT_SHFT                         0x8
#define HWIO_SDRAM_PERF_CNTRn_CFG_BANK_SELECT_BMSK                              0xe0
#define HWIO_SDRAM_PERF_CNTRn_CFG_BANK_SELECT_SHFT                               0x5
#define HWIO_SDRAM_PERF_CNTRn_CFG_BANK_SELECT_BANK0_FVAL                           0
#define HWIO_SDRAM_PERF_CNTRn_CFG_BANK_SELECT_BANK1_FVAL                         0x1
#define HWIO_SDRAM_PERF_CNTRn_CFG_BANK_SELECT_BANK7_FVAL                         0x7
#define HWIO_SDRAM_PERF_CNTRn_CFG_ALL_BANK_SELECT_BMSK                          0x10
#define HWIO_SDRAM_PERF_CNTRn_CFG_ALL_BANK_SELECT_SHFT                           0x4
#define HWIO_SDRAM_PERF_CNTRn_CFG_ALL_BANK_SELECT_SINGLE_BANK_FVAL                 0
#define HWIO_SDRAM_PERF_CNTRn_CFG_ALL_BANK_SELECT_ALL_BANKS_FVAL                 0x1
#define HWIO_SDRAM_PERF_CNTRn_CFG_CS_SELECT_BMSK                                 0xc
#define HWIO_SDRAM_PERF_CNTRn_CFG_CS_SELECT_SHFT                                 0x2
#define HWIO_SDRAM_PERF_CNTRn_CFG_CS_SELECT_CHIP_SELECT0_FVAL                    0x1
#define HWIO_SDRAM_PERF_CNTRn_CFG_CS_SELECT_CHIP_SELECT1_FVAL                    0x2
#define HWIO_SDRAM_PERF_CNTRn_CFG_CS_SELECT_BOTH_CHIP_SELECTS_FVAL               0x3
#define HWIO_SDRAM_PERF_CNTRn_CFG_SAT_LOCK_EN_BMSK                               0x2
#define HWIO_SDRAM_PERF_CNTRn_CFG_SAT_LOCK_EN_SHFT                               0x1
#define HWIO_SDRAM_PERF_CNTRn_CFG_RESET_BMSK                                     0x1
#define HWIO_SDRAM_PERF_CNTRn_CFG_RESET_SHFT                                       0

#define HWIO_SDRAM_PERF_CNTRn_OUT_ADDR(n)                      (0x80014060+0x4*(n))
#define HWIO_SDRAM_PERF_CNTRn_OUT_RMSK                                      0xffffff
#define HWIO_SDRAM_PERF_CNTRn_OUT_SHFT                                             0
#define HWIO_SDRAM_PERF_CNTRn_OUT_INI(n) \
        in_dword(HWIO_SDRAM_PERF_CNTRn_OUT_ADDR(n))
#define HWIO_SDRAM_PERF_CNTRn_OUT_INMI(n,mask) \
        in_dword_masked(HWIO_SDRAM_PERF_CNTRn_OUT_ADDR(n), mask)
#define HWIO_SDRAM_PERF_CNTRn_OUT_OUTI(n,v) \
        out_dword(HWIO_SDRAM_PERF_CNTRn_OUT_ADDR(n),v)
#define HWIO_SDRAM_PERF_CNTRn_OUT_CNTR_VAL_BMSK                             0xffffff
#define HWIO_SDRAM_PERF_CNTRn_OUT_CNTR_VAL_SHFT                                    0

#define HWIO_SDRAM_PERF_CNTR_STATUS_ADDR                                  0x8001406c
#define HWIO_SDRAM_PERF_CNTR_STATUS_RMSK                                      0xffff
#define HWIO_SDRAM_PERF_CNTR_STATUS_SHFT                                           0
#define HWIO_SDRAM_PERF_CNTR_STATUS_IN                                    \
        in_dword_masked(HWIO_SDRAM_PERF_CNTR_STATUS_ADDR, HWIO_SDRAM_PERF_CNTR_STATUS_RMSK)
#define HWIO_SDRAM_PERF_CNTR_STATUS_INM(m)                                \
        in_dword_masked(HWIO_SDRAM_PERF_CNTR_STATUS_ADDR, m)
#define HWIO_SDRAM_PERF_CNTR_STATUS_OUT(v)                                \
        out_dword(HWIO_SDRAM_PERF_CNTR_STATUS_ADDR,v)
#define HWIO_SDRAM_PERF_CNTR_STATUS_OUTM(m,v)                             \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_PERF_CNTR_STATUS_ADDR,m,v,HWIO_SDRAM_PERF_CNTR_STATUS_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_PERF_CNTR_STATUS_RESERVED_BITS_15_3_BMSK                   0xfff8
#define HWIO_SDRAM_PERF_CNTR_STATUS_RESERVED_BITS_15_3_SHFT                      0x3
#define HWIO_SDRAM_PERF_CNTR_STATUS_CNTR2_SATURATED_BMSK                         0x4
#define HWIO_SDRAM_PERF_CNTR_STATUS_CNTR2_SATURATED_SHFT                         0x2
#define HWIO_SDRAM_PERF_CNTR_STATUS_CNTR1_SATURATED_BMSK                         0x2
#define HWIO_SDRAM_PERF_CNTR_STATUS_CNTR1_SATURATED_SHFT                         0x1
#define HWIO_SDRAM_PERF_CNTR_STATUS_CNTR0_SATURATED_BMSK                         0x1
#define HWIO_SDRAM_PERF_CNTR_STATUS_CNTR0_SATURATED_SHFT                           0

#define HWIO_SDRAM_TEST_BUS_CFG_ADDR                                      0x80014070
#define HWIO_SDRAM_TEST_BUS_CFG_RMSK                                      0xffffffff
#define HWIO_SDRAM_TEST_BUS_CFG_SHFT                                               0
#define HWIO_SDRAM_TEST_BUS_CFG_IN                                        \
        in_dword_masked(HWIO_SDRAM_TEST_BUS_CFG_ADDR, HWIO_SDRAM_TEST_BUS_CFG_RMSK)
#define HWIO_SDRAM_TEST_BUS_CFG_INM(m)                                    \
        in_dword_masked(HWIO_SDRAM_TEST_BUS_CFG_ADDR, m)
#define HWIO_SDRAM_TEST_BUS_CFG_OUT(v)                                    \
        out_dword(HWIO_SDRAM_TEST_BUS_CFG_ADDR,v)
#define HWIO_SDRAM_TEST_BUS_CFG_OUTM(m,v)                                 \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_TEST_BUS_CFG_ADDR,m,v,HWIO_SDRAM_TEST_BUS_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS_31_BMSK                     0x80000000
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS_31_SHFT                           0x1f
#define HWIO_SDRAM_TEST_BUS_CFG_LOOP_BACK_MODE_BMSK                       0x60000000
#define HWIO_SDRAM_TEST_BUS_CFG_LOOP_BACK_MODE_SHFT                             0x1d
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS_28_BMSK                     0x10000000
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS_28_SHFT                           0x1c
#define HWIO_SDRAM_TEST_BUS_CFG_EBI1_TEST_BUS_MISR_SEL_BMSK                0xc000000
#define HWIO_SDRAM_TEST_BUS_CFG_EBI1_TEST_BUS_MISR_SEL_SHFT                     0x1a
#define HWIO_SDRAM_TEST_BUS_CFG_EBI1_TEST_BUS_MISR_SEL_MISR_LSBS_SELECTED_FVAL        0x2
#define HWIO_SDRAM_TEST_BUS_CFG_EBI1_TEST_BUS_MISR_SEL_MISR_MSBS_SELECTED_FVAL        0x3
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS25_BMSK                       0x2000000
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS25_SHFT                            0x19
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG_BUS_SEL_BMSK                      0x1f00000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG_BUS_SEL_SHFT                           0x14
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS19_BMSK                         0x80000
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS19_SHFT                            0x13
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_SWAP_BMSK                          0x40000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_SWAP_SHFT                             0x12
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_SWAP_NO_SWAP_FVAL                        0
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_SWAP_SWAP_FVAL                         0x1
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_D31_D16_EN_BMSK                    0x20000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_D31_D16_EN_SHFT                       0x11
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_D15_D0_EN_BMSK                     0x10000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG1_D15_D0_EN_SHFT                        0x10
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS15_BMSK                          0x8000
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS15_SHFT                             0xf
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_SWAP_BMSK                           0x4000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_SWAP_SHFT                              0xe
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_SWAP_NO_SWAP_FVAL                        0
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_SWAP_SWAP_FVAL                         0x1
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_D31_D16_EN_BMSK                     0x2000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_D31_D16_EN_SHFT                        0xd
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_D15_D0_EN_BMSK                      0x1000
#define HWIO_SDRAM_TEST_BUS_CFG_SDRC_DBG0_D15_D0_EN_SHFT                         0xc
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG_BUS_SEL_BMSK                          0xf00
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG_BUS_SEL_SHFT                            0x8
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS7_BMSK                             0x80
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS7_SHFT                              0x7
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_SWAP_BMSK                             0x40
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_SWAP_SHFT                              0x6
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_SWAP_NO_SWAP_FVAL                        0
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_SWAP_SWAP_FVAL                         0x1
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_D31_D16_EN_BMSK                       0x20
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_D31_D16_EN_SHFT                        0x5
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_D15_D0_EN_BMSK                        0x10
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG1_D15_D0_EN_SHFT                         0x4
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS3_BMSK                              0x8
#define HWIO_SDRAM_TEST_BUS_CFG_RESERVED_BITS3_SHFT                              0x3
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_SWAP_BMSK                              0x4
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_SWAP_SHFT                              0x2
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_SWAP_NO_SWAP_FVAL                        0
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_SWAP_SWAP_FVAL                         0x1
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_D31_D16_EN_BMSK                        0x2
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_D31_D16_EN_SHFT                        0x1
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_D15_D0_EN_BMSK                         0x1
#define HWIO_SDRAM_TEST_BUS_CFG_SOPT_DBG0_D15_D0_EN_SHFT                           0

#define HWIO_SDRAM_MISR_CTRL_ADDR                                         0x80014074
#define HWIO_SDRAM_MISR_CTRL_RMSK                                             0xffff
#define HWIO_SDRAM_MISR_CTRL_SHFT                                                  0
#define HWIO_SDRAM_MISR_CTRL_IN                                           \
        in_dword_masked(HWIO_SDRAM_MISR_CTRL_ADDR, HWIO_SDRAM_MISR_CTRL_RMSK)
#define HWIO_SDRAM_MISR_CTRL_INM(m)                                       \
        in_dword_masked(HWIO_SDRAM_MISR_CTRL_ADDR, m)
#define HWIO_SDRAM_MISR_CTRL_OUT(v)                                       \
        out_dword(HWIO_SDRAM_MISR_CTRL_ADDR,v)
#define HWIO_SDRAM_MISR_CTRL_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_MISR_CTRL_ADDR,m,v,HWIO_SDRAM_MISR_CTRL_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_MISR_CTRL_RESERVED_BITS15_4_BMSK                           0xfff0
#define HWIO_SDRAM_MISR_CTRL_RESERVED_BITS15_4_SHFT                              0x4
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_CTRL_BMSK                                 0xc
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_CTRL_SHFT                                 0x2
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_CTRL_ADDRESS_FVAL                           0
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_CTRL_READ_DATA_FVAL                       0x1
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_CTRL_WRITE_DATA_FVAL                      0x2
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_EN_BMSK                                   0x2
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_EN_SHFT                                   0x1
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_EN_DISABLE_FVAL                             0
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_EN_ENABLE_FVAL                            0x1
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_RESET_BMSK                                0x1
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_RESET_SHFT                                  0
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_RESET_RESET_FVAL                          0x1
#define HWIO_SDRAM_MISR_CTRL_EBI1_MISR_RESET_OUT_OF_RESET_FVAL                     0

#define HWIO_SDRAM_MISR_OUT0_ADDR                                         0x80014078
#define HWIO_SDRAM_MISR_OUT0_RMSK                                             0xffff
#define HWIO_SDRAM_MISR_OUT0_SHFT                                                  0
#define HWIO_SDRAM_MISR_OUT0_IN                                           \
        in_dword_masked(HWIO_SDRAM_MISR_OUT0_ADDR, HWIO_SDRAM_MISR_OUT0_RMSK)
#define HWIO_SDRAM_MISR_OUT0_INM(m)                                       \
        in_dword_masked(HWIO_SDRAM_MISR_OUT0_ADDR, m)
#define HWIO_SDRAM_MISR_OUT0_EBI1_MISR_OUT0_BMSK                              0xffff
#define HWIO_SDRAM_MISR_OUT0_EBI1_MISR_OUT0_SHFT                                   0

#define HWIO_SDRAM_MISR_OUT1_ADDR                                         0x8001407c
#define HWIO_SDRAM_MISR_OUT1_RMSK                                             0xffff
#define HWIO_SDRAM_MISR_OUT1_SHFT                                                  0
#define HWIO_SDRAM_MISR_OUT1_IN                                           \
        in_dword_masked(HWIO_SDRAM_MISR_OUT1_ADDR, HWIO_SDRAM_MISR_OUT1_RMSK)
#define HWIO_SDRAM_MISR_OUT1_INM(m)                                       \
        in_dword_masked(HWIO_SDRAM_MISR_OUT1_ADDR, m)
#define HWIO_SDRAM_MISR_OUT1_EBI1_MISR_OUT1_BMSK                              0xffff
#define HWIO_SDRAM_MISR_OUT1_EBI1_MISR_OUT1_SHFT                                   0

#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_ADDR                              0x80014080
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_RMSK                                  0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_SHFT                                       0
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_IN                                \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG1_ADDR, HWIO_SDRAM_FPGA_CONTROLLER_CFG1_RMSK)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_INM(m)                            \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG1_ADDR, m)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_OUT(v)                            \
        out_dword(HWIO_SDRAM_FPGA_CONTROLLER_CFG1_ADDR,v)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_FPGA_CONTROLLER_CFG1_ADDR,m,v,HWIO_SDRAM_FPGA_CONTROLLER_CFG1_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_DQS_SHIFT_VAL0_BMSK                   0xff80
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_DQS_SHIFT_VAL0_SHFT                      0x7
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_RESERVED_BITS6_0_BMSK                   0x7f
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG1_RESERVED_BITS6_0_SHFT                      0

#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_ADDR                              0x80014084
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_RMSK                                  0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_SHFT                                       0
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_IN                                \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG2_ADDR, HWIO_SDRAM_FPGA_CONTROLLER_CFG2_RMSK)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_INM(m)                            \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG2_ADDR, m)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_OUT(v)                            \
        out_dword(HWIO_SDRAM_FPGA_CONTROLLER_CFG2_ADDR,v)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_FPGA_CONTROLLER_CFG2_ADDR,m,v,HWIO_SDRAM_FPGA_CONTROLLER_CFG2_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_RESERVED_BIT15_14_BMSK                0xc000
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_RESERVED_BIT15_14_SHFT                   0xe
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_DQS_SEL_VAL_BMSK                      0x3f00
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_DQS_SEL_VAL_SHFT                         0x8
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_RESERVED_BIT7_6_BMSK                    0xc0
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_RESERVED_BIT7_6_SHFT                     0x6
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_DQS_CLK_SEL_VAL_BMSK                    0x3f
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG2_DQS_CLK_SEL_VAL_SHFT                       0

#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_ADDR                              0x80014088
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_RMSK                                  0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_SHFT                                       0
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_IN                                \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG3_ADDR, HWIO_SDRAM_FPGA_CONTROLLER_CFG3_RMSK)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_INM(m)                            \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG3_ADDR, m)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_OUT(v)                            \
        out_dword(HWIO_SDRAM_FPGA_CONTROLLER_CFG3_ADDR,v)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_FPGA_CONTROLLER_CFG3_ADDR,m,v,HWIO_SDRAM_FPGA_CONTROLLER_CFG3_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_DQS_SHIFT_VAL1_BMSK                   0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG3_DQS_SHIFT_VAL1_SHFT                        0

#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_ADDR                              0x8001408c
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_RMSK                                  0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_SHFT                                       0
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_IN                                \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG4_ADDR, HWIO_SDRAM_FPGA_CONTROLLER_CFG4_RMSK)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_INM(m)                            \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG4_ADDR, m)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_OUT(v)                            \
        out_dword(HWIO_SDRAM_FPGA_CONTROLLER_CFG4_ADDR,v)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_FPGA_CONTROLLER_CFG4_ADDR,m,v,HWIO_SDRAM_FPGA_CONTROLLER_CFG4_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_DQS_CLK_SHIFT_VAL0_BMSK               0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG4_DQS_CLK_SHIFT_VAL0_SHFT                    0

#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_ADDR                              0x80014090
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_RMSK                                  0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_SHFT                                       0
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_IN                                \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG5_ADDR, HWIO_SDRAM_FPGA_CONTROLLER_CFG5_RMSK)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_INM(m)                            \
        in_dword_masked(HWIO_SDRAM_FPGA_CONTROLLER_CFG5_ADDR, m)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_OUT(v)                            \
        out_dword(HWIO_SDRAM_FPGA_CONTROLLER_CFG5_ADDR,v)
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_OUTM(m,v)                         \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_SDRAM_FPGA_CONTROLLER_CFG5_ADDR,m,v,HWIO_SDRAM_FPGA_CONTROLLER_CFG5_IN); \
		HWIO_INTFREE()
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_DQS_CLK_SHIFT_VAL1_BMSK               0xffff
#define HWIO_SDRAM_FPGA_CONTROLLER_CFG5_DQS_CLK_SHIFT_VAL1_SHFT                    0

// Stop Parsing at Section 3.2: Software sequences
//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to AUDIO_BASE     (from ARM)
//
//       Note audioaddr      is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// audio (0x1A000 - 0x1BFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// AUDIOADDR_AUDIO_FILE              generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 1: AUDIO Registers
// Sub-Section 1.1: Aux Codec and WB Codec registers
#define HWIO_AUX_CODEC_CTL_ADDR                                           0x8001a000
#define HWIO_AUX_CODEC_CTL_RMSK                                               0x1fff
#define HWIO_AUX_CODEC_CTL_SHFT                                                    0
#define HWIO_AUX_CODEC_CTL_IN                                             \
        in_dword_masked(HWIO_AUX_CODEC_CTL_ADDR, HWIO_AUX_CODEC_CTL_RMSK)
#define HWIO_AUX_CODEC_CTL_INM(m)                                         \
        in_dword_masked(HWIO_AUX_CODEC_CTL_ADDR, m)
#define HWIO_AUX_CODEC_CTL_OUT(v)                                         \
        out_dword(HWIO_AUX_CODEC_CTL_ADDR,v)
#define HWIO_AUX_CODEC_CTL_OUTM(m,v)                                      \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_AUX_CODEC_CTL_ADDR,m,v,HWIO_AUX_CODEC_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_AUX_CODEC_CTL_AUX_ONES_DETECT_BMSK                               0x1000
#define HWIO_AUX_CODEC_CTL_AUX_ONES_DETECT_SHFT                                  0xc
#define HWIO_AUX_CODEC_CTL_ADSP_CODEC_CTL_EN_BMSK                              0x800
#define HWIO_AUX_CODEC_CTL_ADSP_CODEC_CTL_EN_SHFT                                0xb
#define HWIO_AUX_CODEC_CTL_PCM_SYNC_LONG_OFFSET_BMSK                           0x400
#define HWIO_AUX_CODEC_CTL_PCM_SYNC_LONG_OFFSET_SHFT                             0xa
#define HWIO_AUX_CODEC_CTL_PCM_SYNC_SHORT_OFFSET_BMSK                          0x200
#define HWIO_AUX_CODEC_CTL_PCM_SYNC_SHORT_OFFSET_SHFT                            0x9
#define HWIO_AUX_CODEC_CTL_PCM_SYNC_INVERT_BMSK                                0x100
#define HWIO_AUX_CODEC_CTL_PCM_SYNC_INVERT_SHFT                                  0x8
#define HWIO_AUX_CODEC_CTL_I2S_SAMPLE_CLK_SRC_BMSK                              0x80
#define HWIO_AUX_CODEC_CTL_I2S_SAMPLE_CLK_SRC_SHFT                               0x7
#define HWIO_AUX_CODEC_CTL_I2S_SAMPLE_CLK_MODE_BMSK                             0x40
#define HWIO_AUX_CODEC_CTL_I2S_SAMPLE_CLK_MODE_SHFT                              0x6
#define HWIO_AUX_CODEC_CTL_I2S_RX_MODE_BMSK                                     0x20
#define HWIO_AUX_CODEC_CTL_I2S_RX_MODE_SHFT                                      0x5
#define HWIO_AUX_CODEC_CTL_I2S_CLK_MODE_BMSK                                    0x10
#define HWIO_AUX_CODEC_CTL_I2S_CLK_MODE_SHFT                                     0x4
#define HWIO_AUX_CODEC_CTL_AUX_PCM_MODE_BMSK                                     0xc
#define HWIO_AUX_CODEC_CTL_AUX_PCM_MODE_SHFT                                     0x2
#define HWIO_AUX_CODEC_CTL_AUX_CODEC_MODE_BMSK                                   0x2
#define HWIO_AUX_CODEC_CTL_AUX_CODEC_MODE_SHFT                                   0x1
#define HWIO_AUX_CODEC_CTL_ONES_POLARITY_BMSK                                    0x1
#define HWIO_AUX_CODEC_CTL_ONES_POLARITY_SHFT                                      0

#define HWIO_PCM_PATH_CTL_ADDR                                            0x8001a004
#define HWIO_PCM_PATH_CTL_RMSK                                               0x7000f
#define HWIO_PCM_PATH_CTL_SHFT                                                     0
#define HWIO_PCM_PATH_CTL_IN                                              \
        in_dword_masked(HWIO_PCM_PATH_CTL_ADDR, HWIO_PCM_PATH_CTL_RMSK)
#define HWIO_PCM_PATH_CTL_INM(m)                                          \
        in_dword_masked(HWIO_PCM_PATH_CTL_ADDR, m)
#define HWIO_PCM_PATH_CTL_OUT(v)                                          \
        out_dword(HWIO_PCM_PATH_CTL_ADDR,v)
#define HWIO_PCM_PATH_CTL_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_PCM_PATH_CTL_ADDR,m,v,HWIO_PCM_PATH_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_PCM_PATH_CTL_ADSP_PATH_CTL_BMSK                                 0x70000
#define HWIO_PCM_PATH_CTL_ADSP_PATH_CTL_SHFT                                    0x10
#define HWIO_PCM_PATH_CTL_ADSP_CTL_EN_BMSK                                       0x8
#define HWIO_PCM_PATH_CTL_ADSP_CTL_EN_SHFT                                       0x3
#define HWIO_PCM_PATH_CTL_ADSP_RPCM_SEL_BMSK                                     0x4
#define HWIO_PCM_PATH_CTL_ADSP_RPCM_SEL_SHFT                                     0x2
#define HWIO_PCM_PATH_CTL_MDSP_RPCM_SEL_BMSK                                     0x2
#define HWIO_PCM_PATH_CTL_MDSP_RPCM_SEL_SHFT                                     0x1
#define HWIO_PCM_PATH_CTL_EXT_RPCM_SEL_BMSK                                      0x1
#define HWIO_PCM_PATH_CTL_EXT_RPCM_SEL_SHFT                                        0

#define HWIO_AUX_CODEC_CTL_OUT_ADDR                                       0x8001a008
#define HWIO_AUX_CODEC_CTL_OUT_RMSK                                            0x7ff
#define HWIO_AUX_CODEC_CTL_OUT_SHFT                                                0
#define HWIO_AUX_CODEC_CTL_OUT_IN                                         \
        in_dword_masked(HWIO_AUX_CODEC_CTL_OUT_ADDR, HWIO_AUX_CODEC_CTL_OUT_RMSK)
#define HWIO_AUX_CODEC_CTL_OUT_INM(m)                                     \
        in_dword_masked(HWIO_AUX_CODEC_CTL_OUT_ADDR, m)
#define HWIO_AUX_CODEC_CTL_OUT_CODEC_INTF_CTL_BMSK                             0x7ff
#define HWIO_AUX_CODEC_CTL_OUT_CODEC_INTF_CTL_SHFT                                 0

#define HWIO_WB_CODEC_TEST_CTL_ADDR                                       0x8001a00c
#define HWIO_WB_CODEC_TEST_CTL_RMSK                                             0xff
#define HWIO_WB_CODEC_TEST_CTL_SHFT                                                0
#define HWIO_WB_CODEC_TEST_CTL_IN                                         \
        in_dword_masked(HWIO_WB_CODEC_TEST_CTL_ADDR, HWIO_WB_CODEC_TEST_CTL_RMSK)
#define HWIO_WB_CODEC_TEST_CTL_INM(m)                                     \
        in_dword_masked(HWIO_WB_CODEC_TEST_CTL_ADDR, m)
#define HWIO_WB_CODEC_TEST_CTL_OUT(v)                                     \
        out_dword(HWIO_WB_CODEC_TEST_CTL_ADDR,v)
#define HWIO_WB_CODEC_TEST_CTL_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_WB_CODEC_TEST_CTL_ADDR,m,v,HWIO_WB_CODEC_TEST_CTL_IN); \
		HWIO_INTFREE()
#define HWIO_WB_CODEC_TEST_CTL_ADSP_WB_CTL_EN_BMSK                              0x80
#define HWIO_WB_CODEC_TEST_CTL_ADSP_WB_CTL_EN_SHFT                               0x7
#define HWIO_WB_CODEC_TEST_CTL_WB_TEST_MODE_BMSK                                0x40
#define HWIO_WB_CODEC_TEST_CTL_WB_TEST_MODE_SHFT                                 0x6
#define HWIO_WB_CODEC_TEST_CTL_CODEC_DEBUG_SEL_BMSK                             0x38
#define HWIO_WB_CODEC_TEST_CTL_CODEC_DEBUG_SEL_SHFT                              0x3
#define HWIO_WB_CODEC_TEST_CTL_LOOP_SEL_BMSK                                     0x7
#define HWIO_WB_CODEC_TEST_CTL_LOOP_SEL_SHFT                                       0

#define HWIO_WB_CODEC_FIFO_WR_REG_ADDR                                    0x8001a010
#define HWIO_WB_CODEC_FIFO_WR_REG_RMSK                                    0xffffffff
#define HWIO_WB_CODEC_FIFO_WR_REG_SHFT                                             0
#define HWIO_WB_CODEC_FIFO_WR_REG_IN                                      \
        in_dword_masked(HWIO_WB_CODEC_FIFO_WR_REG_ADDR, HWIO_WB_CODEC_FIFO_WR_REG_RMSK)
#define HWIO_WB_CODEC_FIFO_WR_REG_INM(m)                                  \
        in_dword_masked(HWIO_WB_CODEC_FIFO_WR_REG_ADDR, m)
#define HWIO_WB_CODEC_FIFO_WR_REG_CODEC_WR_DATA_BMSK                      0xffffffff
#define HWIO_WB_CODEC_FIFO_WR_REG_CODEC_WR_DATA_SHFT                               0

#define HWIO_WB_CODEC_FIFO_RD_REG_ADDR                                    0x8001a014
#define HWIO_WB_CODEC_FIFO_RD_REG_RMSK                                    0xffffffff
#define HWIO_WB_CODEC_FIFO_RD_REG_SHFT                                             0
#define HWIO_WB_CODEC_FIFO_RD_REG_IN                                      \
        in_dword_masked(HWIO_WB_CODEC_FIFO_RD_REG_ADDR, HWIO_WB_CODEC_FIFO_RD_REG_RMSK)
#define HWIO_WB_CODEC_FIFO_RD_REG_INM(m)                                  \
        in_dword_masked(HWIO_WB_CODEC_FIFO_RD_REG_ADDR, m)
#define HWIO_WB_CODEC_FIFO_RD_REG_CODEC_RD_DATA_BMSK                      0xffffffff
#define HWIO_WB_CODEC_FIFO_RD_REG_CODEC_RD_DATA_SHFT                               0

#define HWIO_WB_MISSED_ACKS_CNT_ADDR                                      0x8001a018
#define HWIO_WB_MISSED_ACKS_CNT_RMSK                                        0xffffff
#define HWIO_WB_MISSED_ACKS_CNT_SHFT                                               0
#define HWIO_WB_MISSED_ACKS_CNT_IN                                        \
        in_dword_masked(HWIO_WB_MISSED_ACKS_CNT_ADDR, HWIO_WB_MISSED_ACKS_CNT_RMSK)
#define HWIO_WB_MISSED_ACKS_CNT_INM(m)                                    \
        in_dword_masked(HWIO_WB_MISSED_ACKS_CNT_ADDR, m)
#define HWIO_WB_MISSED_ACKS_CNT_RXF_RD_ACK_MISS_CNT_BMSK                    0xff0000
#define HWIO_WB_MISSED_ACKS_CNT_RXF_RD_ACK_MISS_CNT_SHFT                        0x10
#define HWIO_WB_MISSED_ACKS_CNT_CODEC_RD_ACK_MISS_CNT_BMSK                    0xff00
#define HWIO_WB_MISSED_ACKS_CNT_CODEC_RD_ACK_MISS_CNT_SHFT                       0x8
#define HWIO_WB_MISSED_ACKS_CNT_CODEC_WR_ACK_MISS_CNT_BMSK                      0xff
#define HWIO_WB_MISSED_ACKS_CNT_CODEC_WR_ACK_MISS_CNT_SHFT                         0

#define HWIO_WB_CODEC_CMD_REG_ADDR                                        0x8001a01c
#define HWIO_WB_CODEC_CMD_REG_RMSK                                               0x7
#define HWIO_WB_CODEC_CMD_REG_SHFT                                                 0
#define HWIO_WB_CODEC_CMD_REG_OUT(v)                                      \
        out_dword(HWIO_WB_CODEC_CMD_REG_ADDR,v)
#define HWIO_WB_CODEC_CMD_REG_OUTM(m,v)                                   \
        out_dword_masked(HWIO_WB_CODEC_CMD_REG_ADDR,m,v,HWIO_WB_CODEC_CMD_REG_shadow)
#define HWIO_WB_CODEC_CMD_REG_CLEAR_RXF_RD_ACK_CNT_BMSK                          0x4
#define HWIO_WB_CODEC_CMD_REG_CLEAR_RXF_RD_ACK_CNT_SHFT                          0x2
#define HWIO_WB_CODEC_CMD_REG_CLEAR_RD_ACK_CNT_BMSK                              0x2
#define HWIO_WB_CODEC_CMD_REG_CLEAR_RD_ACK_CNT_SHFT                              0x1
#define HWIO_WB_CODEC_CMD_REG_CLEAR_WR_ACK_CNT_BMSK                              0x1
#define HWIO_WB_CODEC_CMD_REG_CLEAR_WR_ACK_CNT_SHFT                                0

#define HWIO_WB_CODEC_SEL_ADSP_ADDR                                       0x8001a020
#define HWIO_WB_CODEC_SEL_ADSP_RMSK                                        0xfffffff
#define HWIO_WB_CODEC_SEL_ADSP_SHFT                                                0
#define HWIO_WB_CODEC_SEL_ADSP_IN                                         \
        in_dword_masked(HWIO_WB_CODEC_SEL_ADSP_ADDR, HWIO_WB_CODEC_SEL_ADSP_RMSK)
#define HWIO_WB_CODEC_SEL_ADSP_INM(m)                                     \
        in_dword_masked(HWIO_WB_CODEC_SEL_ADSP_ADDR, m)
#define HWIO_WB_CODEC_SEL_ADSP_WB_TEST_MODE_BMSK                           0x8000000
#define HWIO_WB_CODEC_SEL_ADSP_WB_TEST_MODE_SHFT                                0x1b
#define HWIO_WB_CODEC_SEL_ADSP_CODEC_DEBUG_SEL_BMSK                        0x7000000
#define HWIO_WB_CODEC_SEL_ADSP_CODEC_DEBUG_SEL_SHFT                             0x18
#define HWIO_WB_CODEC_SEL_ADSP_LOOP_SEL_BMSK                                0xe00000
#define HWIO_WB_CODEC_SEL_ADSP_LOOP_SEL_SHFT                                    0x15
#define HWIO_WB_CODEC_SEL_ADSP_TX_DMA32_RIGHT_MSW_SEL_BMSK                  0x100000
#define HWIO_WB_CODEC_SEL_ADSP_TX_DMA32_RIGHT_MSW_SEL_SHFT                      0x14
#define HWIO_WB_CODEC_SEL_ADSP_TX_DMA32_EN_BMSK                              0x80000
#define HWIO_WB_CODEC_SEL_ADSP_TX_DMA32_EN_SHFT                                 0x13
#define HWIO_WB_CODEC_SEL_ADSP_RX_DMA32_RIGHT_MSW_SEL_BMSK                   0x40000
#define HWIO_WB_CODEC_SEL_ADSP_RX_DMA32_RIGHT_MSW_SEL_SHFT                      0x12
#define HWIO_WB_CODEC_SEL_ADSP_RX_DMA32_EN_BMSK                              0x20000
#define HWIO_WB_CODEC_SEL_ADSP_RX_DMA32_EN_SHFT                                 0x11
#define HWIO_WB_CODEC_SEL_ADSP_RX_UP_BY_8_EN_BMSK                            0x10000
#define HWIO_WB_CODEC_SEL_ADSP_RX_UP_BY_8_EN_SHFT                               0x10
#define HWIO_WB_CODEC_SEL_ADSP_INVERTOUTPUT_RXDATA_BMSK                       0x8000
#define HWIO_WB_CODEC_SEL_ADSP_INVERTOUTPUT_RXDATA_SHFT                          0xf
#define HWIO_WB_CODEC_SEL_ADSP_ADD_INPUT_DCOFFSET_BMSK                        0x4000
#define HWIO_WB_CODEC_SEL_ADSP_ADD_INPUT_DCOFFSET_SHFT                           0xe
#define HWIO_WB_CODEC_SEL_ADSP_FLIP_GET2XD_BMSK                               0x2000
#define HWIO_WB_CODEC_SEL_ADSP_FLIP_GET2XD_SHFT                                  0xd
#define HWIO_WB_CODEC_SEL_ADSP_SEL_RAMSIS_BMSK                                0x1000
#define HWIO_WB_CODEC_SEL_ADSP_SEL_RAMSIS_SHFT                                   0xc
#define HWIO_WB_CODEC_SEL_ADSP_TX_SYNC_VALUE_BMSK                              0x800
#define HWIO_WB_CODEC_SEL_ADSP_TX_SYNC_VALUE_SHFT                                0xb
#define HWIO_WB_CODEC_SEL_ADSP_TX_SYNC_VALUE_SYNC_TO_RIGHT_FVAL                    0
#define HWIO_WB_CODEC_SEL_ADSP_TX_SYNC_VALUE_SYNC_TO_LEFT_FVAL                   0x1
#define HWIO_WB_CODEC_SEL_ADSP_SEL_SATURN_1B_BMSK                              0x400
#define HWIO_WB_CODEC_SEL_ADSP_SEL_SATURN_1B_SHFT                                0xa
#define HWIO_WB_CODEC_SEL_ADSP_DITHER_BYPASS_BMSK                              0x200
#define HWIO_WB_CODEC_SEL_ADSP_DITHER_BYPASS_SHFT                                0x9
#define HWIO_WB_CODEC_SEL_ADSP_DITHER_SHAPE_SEL_BMSK                           0x100
#define HWIO_WB_CODEC_SEL_ADSP_DITHER_SHAPE_SEL_SHFT                             0x8
#define HWIO_WB_CODEC_SEL_ADSP_SEL_SATURN_BMSK                                  0x80
#define HWIO_WB_CODEC_SEL_ADSP_SEL_SATURN_SHFT                                   0x7
#define HWIO_WB_CODEC_SEL_ADSP_DITHER_DLY_SEL_BMSK                              0x40
#define HWIO_WB_CODEC_SEL_ADSP_DITHER_DLY_SEL_SHFT                               0x6
#define HWIO_WB_CODEC_SEL_ADSP_FLIP_SEND2XD_BMSK                                0x20
#define HWIO_WB_CODEC_SEL_ADSP_FLIP_SEND2XD_SHFT                                 0x5
#define HWIO_WB_CODEC_SEL_ADSP_TX_MODE_SEL_BMSK                                 0x18
#define HWIO_WB_CODEC_SEL_ADSP_TX_MODE_SEL_SHFT                                  0x3
#define HWIO_WB_CODEC_SEL_ADSP_RX_MODE_SEL_BMSK                                  0x6
#define HWIO_WB_CODEC_SEL_ADSP_RX_MODE_SEL_SHFT                                  0x1
#define HWIO_WB_CODEC_SEL_ADSP_RX_SYNC_VALUE_BMSK                                0x1
#define HWIO_WB_CODEC_SEL_ADSP_RX_SYNC_VALUE_SHFT                                  0
#define HWIO_WB_CODEC_SEL_ADSP_RX_SYNC_VALUE_SYNC_TO_RIGHT_FVAL                    0
#define HWIO_WB_CODEC_SEL_ADSP_RX_SYNC_VALUE_SYNC_TO_LEFT_FVAL                   0x1

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to BPM_BASE       (from ARM)
//
//       Note bpmaddr        is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// bpm (0x1C000 - 0x1DFFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// BPMADDR_BPM_FILE                  generated by: swman2addrfile.pl
// $Id: //depot/asic/qsc1100/drivers/hw/msmhwioreg.h#12 $
//----------------------------------------------------------------------------
// Start Parsing at Section 6.1: ARM registers
#define HWIO_BPM_CFG_ADDR                                                 0x8001c000
#define HWIO_BPM_CFG_RMSK                                                 0x3b31731f
#define HWIO_BPM_CFG_SHFT                                                          0
#define HWIO_BPM_CFG_IN                                                   \
        in_dword_masked(HWIO_BPM_CFG_ADDR, HWIO_BPM_CFG_RMSK)
#define HWIO_BPM_CFG_INM(m)                                               \
        in_dword_masked(HWIO_BPM_CFG_ADDR, m)
#define HWIO_BPM_CFG_OUT(v)                                               \
        out_dword(HWIO_BPM_CFG_ADDR,v)
#define HWIO_BPM_CFG_OUTM(m,v)                                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_CFG_ADDR,m,v,HWIO_BPM_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_CFG_CGC_CLK_ENA_BMSK                                     0x30000000
#define HWIO_BPM_CFG_CGC_CLK_ENA_SHFT                                           0x1c
#define HWIO_BPM_CFG_CGC_CLK_ENA_NO_CLOCKS_RUNNING_FVAL                            0
#define HWIO_BPM_CFG_CGC_CLK_ENA_CYCLE_COUNTER_FVAL                              0x1
#define HWIO_BPM_CFG_CGC_CLK_ENA_ALL_COUNTERS_FVAL                               0x3
#define HWIO_BPM_CFG_RESERVED_BIT27_BMSK                                   0x8000000
#define HWIO_BPM_CFG_RESERVED_BIT27_SHFT                                        0x1b
#define HWIO_BPM_CFG_TIMED_RUN_ENA_BMSK                                    0x2000000
#define HWIO_BPM_CFG_TIMED_RUN_ENA_SHFT                                         0x19
#define HWIO_BPM_CFG_IRQ_ENA_BMSK                                          0x1000000
#define HWIO_BPM_CFG_IRQ_ENA_SHFT                                               0x18
#define HWIO_BPM_CFG_MSTR_INCR_ENA_BMSK                                     0x200000
#define HWIO_BPM_CFG_MSTR_INCR_ENA_SHFT                                         0x15
#define HWIO_BPM_CFG_AHB_MASTER_ENA_BMSK                                    0x100000
#define HWIO_BPM_CFG_AHB_MASTER_ENA_SHFT                                        0x14
#define HWIO_BPM_CFG_HREADY_REG_ENA_BMSK                                     0x10000
#define HWIO_BPM_CFG_HREADY_REG_ENA_SHFT                                        0x10
#define HWIO_BPM_CFG_SW_ACCUMULATE_ENA_BMSK                                   0x4000
#define HWIO_BPM_CFG_SW_ACCUMULATE_ENA_SHFT                                      0xe
#define HWIO_BPM_CFG_HW_ACCUMULATE_ENA_BMSK                                   0x2000
#define HWIO_BPM_CFG_HW_ACCUMULATE_ENA_SHFT                                      0xd
#define HWIO_BPM_CFG_HW_RUNSTOP_ENA_BMSK                                      0x1000
#define HWIO_BPM_CFG_HW_RUNSTOP_ENA_SHFT                                         0xc
#define HWIO_BPM_CFG_AUTO_RUN_ENA_BMSK                                         0x200
#define HWIO_BPM_CFG_AUTO_RUN_ENA_SHFT                                           0x9
#define HWIO_BPM_CFG_RESTART_LOCK_DIS_BMSK                                     0x100
#define HWIO_BPM_CFG_RESTART_LOCK_DIS_SHFT                                       0x8
#define HWIO_BPM_CFG_CYC_CNTR_RESET_BMSK                                        0x10
#define HWIO_BPM_CFG_CYC_CNTR_RESET_SHFT                                         0x4
#define HWIO_BPM_CFG_PORT3_CNTRS_RESET_BMSK                                      0x8
#define HWIO_BPM_CFG_PORT3_CNTRS_RESET_SHFT                                      0x3
#define HWIO_BPM_CFG_PORT2_CNTRS_RESET_BMSK                                      0x4
#define HWIO_BPM_CFG_PORT2_CNTRS_RESET_SHFT                                      0x2
#define HWIO_BPM_CFG_PORT1_CNTRS_RESET_BMSK                                      0x2
#define HWIO_BPM_CFG_PORT1_CNTRS_RESET_SHFT                                      0x1
#define HWIO_BPM_CFG_PORT0_CNTRS_RESET_BMSK                                      0x1
#define HWIO_BPM_CFG_PORT0_CNTRS_RESET_SHFT                                        0

#define HWIO_BPM_CMD_ADDR                                                 0x8001c004
#define HWIO_BPM_CMD_RMSK                                                      0x111
#define HWIO_BPM_CMD_SHFT                                                          0
#define HWIO_BPM_CMD_IN                                                   \
        in_dword_masked(HWIO_BPM_CMD_ADDR, HWIO_BPM_CMD_RMSK)
#define HWIO_BPM_CMD_INM(m)                                               \
        in_dword_masked(HWIO_BPM_CMD_ADDR, m)
#define HWIO_BPM_CMD_OUT(v)                                               \
        out_dword(HWIO_BPM_CMD_ADDR,v)
#define HWIO_BPM_CMD_OUTM(m,v)                                            \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_CMD_ADDR,m,v,HWIO_BPM_CMD_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_CMD_RUN_STATUS_BMSK                                           0x100
#define HWIO_BPM_CMD_RUN_STATUS_SHFT                                             0x8
#define HWIO_BPM_CMD_SW_RESET_BMSK                                              0x10
#define HWIO_BPM_CMD_SW_RESET_SHFT                                               0x4
#define HWIO_BPM_CMD_ACCUMULATE_BMSK                                             0x1
#define HWIO_BPM_CMD_ACCUMULATE_SHFT                                               0

#define HWIO_BPM_MSTR_CFG_ADDR                                            0x8001c008
#define HWIO_BPM_MSTR_CFG_RMSK                                            0xffffffff
#define HWIO_BPM_MSTR_CFG_SHFT                                                     0
#define HWIO_BPM_MSTR_CFG_IN                                              \
        in_dword_masked(HWIO_BPM_MSTR_CFG_ADDR, HWIO_BPM_MSTR_CFG_RMSK)
#define HWIO_BPM_MSTR_CFG_INM(m)                                          \
        in_dword_masked(HWIO_BPM_MSTR_CFG_ADDR, m)
#define HWIO_BPM_MSTR_CFG_OUT(v)                                          \
        out_dword(HWIO_BPM_MSTR_CFG_ADDR,v)
#define HWIO_BPM_MSTR_CFG_OUTM(m,v)                                       \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_MSTR_CFG_ADDR,m,v,HWIO_BPM_MSTR_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_MSTR_CFG_AHB_ADDR_BMSK                                   0xffffffff
#define HWIO_BPM_MSTR_CFG_AHB_ADDR_SHFT                                            0

#define HWIO_BPM_TIMER_ADDR                                               0x8001c00c
#define HWIO_BPM_TIMER_RMSK                                               0xffffffff
#define HWIO_BPM_TIMER_SHFT                                                        0
#define HWIO_BPM_TIMER_IN                                                 \
        in_dword_masked(HWIO_BPM_TIMER_ADDR, HWIO_BPM_TIMER_RMSK)
#define HWIO_BPM_TIMER_INM(m)                                             \
        in_dword_masked(HWIO_BPM_TIMER_ADDR, m)
#define HWIO_BPM_TIMER_OUT(v)                                             \
        out_dword(HWIO_BPM_TIMER_ADDR,v)
#define HWIO_BPM_TIMER_OUTM(m,v)                                          \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_TIMER_ADDR,m,v,HWIO_BPM_TIMER_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_TIMER_MATCH_VAL_BMSK                                     0xffffffff
#define HWIO_BPM_TIMER_MATCH_VAL_SHFT                                              0

#define HWIO_BPM_CYC_CFG_ADDR                                             0x8001c010
#define HWIO_BPM_CYC_CFG_RMSK                                               0x111111
#define HWIO_BPM_CYC_CFG_SHFT                                                      0
#define HWIO_BPM_CYC_CFG_IN                                               \
        in_dword_masked(HWIO_BPM_CYC_CFG_ADDR, HWIO_BPM_CYC_CFG_RMSK)
#define HWIO_BPM_CYC_CFG_INM(m)                                           \
        in_dword_masked(HWIO_BPM_CYC_CFG_ADDR, m)
#define HWIO_BPM_CYC_CFG_OUT(v)                                           \
        out_dword(HWIO_BPM_CYC_CFG_ADDR,v)
#define HWIO_BPM_CYC_CFG_OUTM(m,v)                                        \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_CYC_CFG_ADDR,m,v,HWIO_BPM_CYC_CFG_IN); \
		HWIO_INTFREE()
#define HWIO_BPM_CYC_CFG_RESERVED_BIT20_BMSK                                0x100000
#define HWIO_BPM_CYC_CFG_RESERVED_BIT20_SHFT                                    0x14
#define HWIO_BPM_CYC_CFG_CYC_SAT_ENA_BMSK                                    0x10000
#define HWIO_BPM_CYC_CFG_CYC_SAT_ENA_SHFT                                       0x10
#define HWIO_BPM_CYC_CFG_PORT3_SAT_ENA_BMSK                                   0x1000
#define HWIO_BPM_CYC_CFG_PORT3_SAT_ENA_SHFT                                      0xc
#define HWIO_BPM_CYC_CFG_PORT2_SAT_ENA_BMSK                                    0x100
#define HWIO_BPM_CYC_CFG_PORT2_SAT_ENA_SHFT                                      0x8
#define HWIO_BPM_CYC_CFG_PORT1_SAT_ENA_BMSK                                     0x10
#define HWIO_BPM_CYC_CFG_PORT1_SAT_ENA_SHFT                                      0x4
#define HWIO_BPM_CYC_CFG_PORT0_SAT_ENA_BMSK                                      0x1
#define HWIO_BPM_CYC_CFG_PORT0_SAT_ENA_SHFT                                        0

#define HWIO_BPM_CYC_OUT_ADDR                                             0x8001c014
#define HWIO_BPM_CYC_OUT_RMSK                                             0xffffffff
#define HWIO_BPM_CYC_OUT_SHFT                                                      0
#define HWIO_BPM_CYC_OUT_IN                                               \
        in_dword_masked(HWIO_BPM_CYC_OUT_ADDR, HWIO_BPM_CYC_OUT_RMSK)
#define HWIO_BPM_CYC_OUT_INM(m)                                           \
        in_dword_masked(HWIO_BPM_CYC_OUT_ADDR, m)
#define HWIO_BPM_CYC_OUT_RESULT_BMSK                                      0xffffffff
#define HWIO_BPM_CYC_OUT_RESULT_SHFT                                               0

#define HWIO_BPM_Cn_CFG0_ADDR(n)                      (0x8001c020+0x20*(n))
#define HWIO_BPM_Cn_CFG0_RMSK                                             0xb0111111
#define HWIO_BPM_Cn_CFG0_SHFT                                                      0
#define HWIO_BPM_Cn_CFG0_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG0_ADDR(n))
#define HWIO_BPM_Cn_CFG0_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG0_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG0_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG0_ADDR(n),v)
#define HWIO_BPM_Cn_CFG0_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG0_ADDR(n),mask,v,HWIO_BPM_Cn_CFG0_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG0_RESERVED_BIT31_BMSK                              0x80000000
#define HWIO_BPM_Cn_CFG0_RESERVED_BIT31_SHFT                                    0x1f
#define HWIO_BPM_Cn_CFG0_PORT_SEL_BMSK                                    0x30000000
#define HWIO_BPM_Cn_CFG0_PORT_SEL_SHFT                                          0x1c
#define HWIO_BPM_Cn_CFG0_HOLD_MAX_ENA_BMSK                                  0x100000
#define HWIO_BPM_Cn_CFG0_HOLD_MAX_ENA_SHFT                                      0x14
#define HWIO_BPM_Cn_CFG0_CYC_SAT_ENA_BMSK                                    0x10000
#define HWIO_BPM_Cn_CFG0_CYC_SAT_ENA_SHFT                                       0x10
#define HWIO_BPM_Cn_CFG0_PORT3_SAT_ENA_BMSK                                   0x1000
#define HWIO_BPM_Cn_CFG0_PORT3_SAT_ENA_SHFT                                      0xc
#define HWIO_BPM_Cn_CFG0_PORT2_SAT_ENA_BMSK                                    0x100
#define HWIO_BPM_Cn_CFG0_PORT2_SAT_ENA_SHFT                                      0x8
#define HWIO_BPM_Cn_CFG0_PORT1_SAT_ENA_BMSK                                     0x10
#define HWIO_BPM_Cn_CFG0_PORT1_SAT_ENA_SHFT                                      0x4
#define HWIO_BPM_Cn_CFG0_PORT0_SAT_ENA_BMSK                                      0x1
#define HWIO_BPM_Cn_CFG0_PORT0_SAT_ENA_SHFT                                        0

#define HWIO_BPM_Cn_CFG1_ADDR(n)                      (0x8001c024+0x20*(n))
#define HWIO_BPM_Cn_CFG1_RMSK                                               0xf7f313
#define HWIO_BPM_Cn_CFG1_SHFT                                                      0
#define HWIO_BPM_Cn_CFG1_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG1_ADDR(n))
#define HWIO_BPM_Cn_CFG1_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG1_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG1_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG1_ADDR(n),v)
#define HWIO_BPM_Cn_CFG1_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG1_ADDR(n),mask,v,HWIO_BPM_Cn_CFG1_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG1_HWC_EN_3_ENA_BMSK                                  0x800000
#define HWIO_BPM_Cn_CFG1_HWC_EN_3_ENA_SHFT                                      0x17
#define HWIO_BPM_Cn_CFG1_HWC_EN_2_ENA_BMSK                                  0x400000
#define HWIO_BPM_Cn_CFG1_HWC_EN_2_ENA_SHFT                                      0x16
#define HWIO_BPM_Cn_CFG1_HWC_EN_1_ENA_BMSK                                  0x200000
#define HWIO_BPM_Cn_CFG1_HWC_EN_1_ENA_SHFT                                      0x15
#define HWIO_BPM_Cn_CFG1_HWC_EN_0_ENA_BMSK                                  0x100000
#define HWIO_BPM_Cn_CFG1_HWC_EN_0_ENA_SHFT                                      0x14
#define HWIO_BPM_Cn_CFG1_HMASTLOCK_ENA_BMSK                                  0x40000
#define HWIO_BPM_Cn_CFG1_HMASTLOCK_ENA_SHFT                                     0x12
#define HWIO_BPM_Cn_CFG1_HWRITE_ENA_BMSK                                     0x20000
#define HWIO_BPM_Cn_CFG1_HWRITE_ENA_SHFT                                        0x11
#define HWIO_BPM_Cn_CFG1_HREADY_ENA_BMSK                                     0x10000
#define HWIO_BPM_Cn_CFG1_HREADY_ENA_SHFT                                        0x10
#define HWIO_BPM_Cn_CFG1_HBURST_ENA_BMSK                                      0x8000
#define HWIO_BPM_Cn_CFG1_HBURST_ENA_SHFT                                         0xf
#define HWIO_BPM_Cn_CFG1_HTRANS_ENA_BMSK                                      0x4000
#define HWIO_BPM_Cn_CFG1_HTRANS_ENA_SHFT                                         0xe
#define HWIO_BPM_Cn_CFG1_HSIZE_ENA_BMSK                                       0x2000
#define HWIO_BPM_Cn_CFG1_HSIZE_ENA_SHFT                                          0xd
#define HWIO_BPM_Cn_CFG1_HRESP_ENA_BMSK                                       0x1000
#define HWIO_BPM_Cn_CFG1_HRESP_ENA_SHFT                                          0xc
#define HWIO_BPM_Cn_CFG1_HPROT_ENA_BMSK                                        0x200
#define HWIO_BPM_Cn_CFG1_HPROT_ENA_SHFT                                          0x9
#define HWIO_BPM_Cn_CFG1_HSEL_ENA_BMSK                                         0x100
#define HWIO_BPM_Cn_CFG1_HSEL_ENA_SHFT                                           0x8
#define HWIO_BPM_Cn_CFG1_HADDR_ENA_BMSK                                         0x10
#define HWIO_BPM_Cn_CFG1_HADDR_ENA_SHFT                                          0x4
#define HWIO_BPM_Cn_CFG1_MSTR_GNT_ENA_BMSK                                       0x2
#define HWIO_BPM_Cn_CFG1_MSTR_GNT_ENA_SHFT                                       0x1
#define HWIO_BPM_Cn_CFG1_ARB_LAT_ENA_BMSK                                        0x1
#define HWIO_BPM_Cn_CFG1_ARB_LAT_ENA_SHFT                                          0

#define HWIO_BPM_Cn_CFG2_ADDR(n)                      (0x8001c028+0x20*(n))
#define HWIO_BPM_Cn_CFG2_RMSK                                                 0x1111
#define HWIO_BPM_Cn_CFG2_SHFT                                                      0
#define HWIO_BPM_Cn_CFG2_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG2_ADDR(n))
#define HWIO_BPM_Cn_CFG2_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG2_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG2_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG2_ADDR(n),v)
#define HWIO_BPM_Cn_CFG2_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG2_ADDR(n),mask,v,HWIO_BPM_Cn_CFG2_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG2_HWC_EN_VAL_BMSK                                      0x1000
#define HWIO_BPM_Cn_CFG2_HWC_EN_VAL_SHFT                                         0xc
#define HWIO_BPM_Cn_CFG2_HMASTLOCK_VAL_BMSK                                    0x100
#define HWIO_BPM_Cn_CFG2_HMASTLOCK_VAL_SHFT                                      0x8
#define HWIO_BPM_Cn_CFG2_HWRITE_VAL_BMSK                                        0x10
#define HWIO_BPM_Cn_CFG2_HWRITE_VAL_SHFT                                         0x4
#define HWIO_BPM_Cn_CFG2_HREADY_VAL_BMSK                                         0x1
#define HWIO_BPM_Cn_CFG2_HREADY_VAL_SHFT                                           0

#define HWIO_BPM_Cn_CFG3_ADDR(n)                      (0x8001c02c+0x20*(n))
#define HWIO_BPM_Cn_CFG3_RMSK                                             0x7f7f7f7f
#define HWIO_BPM_Cn_CFG3_SHFT                                                      0
#define HWIO_BPM_Cn_CFG3_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG3_ADDR(n))
#define HWIO_BPM_Cn_CFG3_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG3_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG3_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG3_ADDR(n),v)
#define HWIO_BPM_Cn_CFG3_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG3_ADDR(n),mask,v,HWIO_BPM_Cn_CFG3_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG3_HBURST_MASK_BMSK                                 0x70000000
#define HWIO_BPM_Cn_CFG3_HBURST_MASK_SHFT                                       0x1c
#define HWIO_BPM_Cn_CFG3_HBURST_INV_BMSK                                   0x8000000
#define HWIO_BPM_Cn_CFG3_HBURST_INV_SHFT                                        0x1b
#define HWIO_BPM_Cn_CFG3_HBURST_VAL_BMSK                                   0x7000000
#define HWIO_BPM_Cn_CFG3_HBURST_VAL_SHFT                                        0x18
#define HWIO_BPM_Cn_CFG3_HTRANS_MASK_BMSK                                   0x700000
#define HWIO_BPM_Cn_CFG3_HTRANS_MASK_SHFT                                       0x14
#define HWIO_BPM_Cn_CFG3_HTRANS_INV_BMSK                                     0x80000
#define HWIO_BPM_Cn_CFG3_HTRANS_INV_SHFT                                        0x13
#define HWIO_BPM_Cn_CFG3_HTRANS_VAL_BMSK                                     0x70000
#define HWIO_BPM_Cn_CFG3_HTRANS_VAL_SHFT                                        0x10
#define HWIO_BPM_Cn_CFG3_HSIZE_MASK_BMSK                                      0x7000
#define HWIO_BPM_Cn_CFG3_HSIZE_MASK_SHFT                                         0xc
#define HWIO_BPM_Cn_CFG3_HSIZE_INV_BMSK                                        0x800
#define HWIO_BPM_Cn_CFG3_HSIZE_INV_SHFT                                          0xb
#define HWIO_BPM_Cn_CFG3_HSIZE_VAL_BMSK                                        0x700
#define HWIO_BPM_Cn_CFG3_HSIZE_VAL_SHFT                                          0x8
#define HWIO_BPM_Cn_CFG3_HRESP_MASK_BMSK                                        0x70
#define HWIO_BPM_Cn_CFG3_HRESP_MASK_SHFT                                         0x4
#define HWIO_BPM_Cn_CFG3_HRESP_INV_BMSK                                          0x8
#define HWIO_BPM_Cn_CFG3_HRESP_INV_SHFT                                          0x3
#define HWIO_BPM_Cn_CFG3_HRESP_VAL_BMSK                                          0x7
#define HWIO_BPM_Cn_CFG3_HRESP_VAL_SHFT                                            0

#define HWIO_BPM_Cn_CFG4_ADDR(n)                      (0x8001c030+0x20*(n))
#define HWIO_BPM_Cn_CFG4_RMSK                                              0xf1f0ff1
#define HWIO_BPM_Cn_CFG4_SHFT                                                      0
#define HWIO_BPM_Cn_CFG4_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG4_ADDR(n))
#define HWIO_BPM_Cn_CFG4_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG4_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG4_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG4_ADDR(n),v)
#define HWIO_BPM_Cn_CFG4_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG4_ADDR(n),mask,v,HWIO_BPM_Cn_CFG4_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG4_HPROT_MASK_BMSK                                   0xf000000
#define HWIO_BPM_Cn_CFG4_HPROT_MASK_SHFT                                        0x18
#define HWIO_BPM_Cn_CFG4_HPROT_INV_BMSK                                     0x100000
#define HWIO_BPM_Cn_CFG4_HPROT_INV_SHFT                                         0x14
#define HWIO_BPM_Cn_CFG4_HPROT_VAL_BMSK                                      0xf0000
#define HWIO_BPM_Cn_CFG4_HPROT_VAL_SHFT                                         0x10
#define HWIO_BPM_Cn_CFG4_HSEL_MASK_BMSK                                        0xff0
#define HWIO_BPM_Cn_CFG4_HSEL_MASK_SHFT                                          0x4
#define HWIO_BPM_Cn_CFG4_HSEL_VAL_BMSK                                           0x1
#define HWIO_BPM_Cn_CFG4_HSEL_VAL_SHFT                                             0

#define HWIO_BPM_Cn_CFG5_ADDR(n)                      (0x8001c034+0x20*(n))
#define HWIO_BPM_Cn_CFG5_RMSK                                             0x1fffffff
#define HWIO_BPM_Cn_CFG5_SHFT                                                      0
#define HWIO_BPM_Cn_CFG5_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG5_ADDR(n))
#define HWIO_BPM_Cn_CFG5_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG5_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG5_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG5_ADDR(n),v)
#define HWIO_BPM_Cn_CFG5_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG5_ADDR(n),mask,v,HWIO_BPM_Cn_CFG5_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG5_HADDR_INV_BMSK                                   0x10000000
#define HWIO_BPM_Cn_CFG5_HADDR_INV_SHFT                                         0x1c
#define HWIO_BPM_Cn_CFG5_HADDR_VAL_BMSK                                    0xfffff00
#define HWIO_BPM_Cn_CFG5_HADDR_VAL_SHFT                                          0x8
#define HWIO_BPM_Cn_CFG5_HADDR_MASK_BMSK                                        0xff
#define HWIO_BPM_Cn_CFG5_HADDR_MASK_SHFT                                           0

#define HWIO_BPM_Cn_CFG6_ADDR(n)                      (0x8001c038+0x20*(n))
#define HWIO_BPM_Cn_CFG6_RMSK                                              0xff10ff1
#define HWIO_BPM_Cn_CFG6_SHFT                                                      0
#define HWIO_BPM_Cn_CFG6_INI(n) \
        in_dword(HWIO_BPM_Cn_CFG6_ADDR(n))
#define HWIO_BPM_Cn_CFG6_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_CFG6_ADDR(n), mask)
#define HWIO_BPM_Cn_CFG6_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_CFG6_ADDR(n),v)
#define HWIO_BPM_Cn_CFG6_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_BPM_Cn_CFG6_ADDR(n),mask,v,HWIO_BPM_Cn_CFG6_INI(n));\
		HWIO_INTFREE()
#define HWIO_BPM_Cn_CFG6_ARB_LAT_MASK_BMSK                                 0xff00000
#define HWIO_BPM_Cn_CFG6_ARB_LAT_MASK_SHFT                                      0x14
#define HWIO_BPM_Cn_CFG6_ARB_LAT_VAL_BMSK                                    0x10000
#define HWIO_BPM_Cn_CFG6_ARB_LAT_VAL_SHFT                                       0x10
#define HWIO_BPM_Cn_CFG6_MSTR_GNT_MASK_BMSK                                    0xff0
#define HWIO_BPM_Cn_CFG6_MSTR_GNT_MASK_SHFT                                      0x4
#define HWIO_BPM_Cn_CFG6_MSTR_GNT_VAL_BMSK                                       0x1
#define HWIO_BPM_Cn_CFG6_MSTR_GNT_VAL_SHFT                                         0

#define HWIO_BPM_Cn_OUT_ADDR(n)                      (0x8001c03c+0x20*(n))
#define HWIO_BPM_Cn_OUT_RMSK                                                0xffffff
#define HWIO_BPM_Cn_OUT_SHFT                                                       0
#define HWIO_BPM_Cn_OUT_INI(n) \
        in_dword(HWIO_BPM_Cn_OUT_ADDR(n))
#define HWIO_BPM_Cn_OUT_INMI(n,mask) \
        in_dword_masked(HWIO_BPM_Cn_OUT_ADDR(n), mask)
#define HWIO_BPM_Cn_OUT_OUTI(n,v) \
        out_dword(HWIO_BPM_Cn_OUT_ADDR(n),v)
#define HWIO_BPM_Cn_OUT_RESULT_BMSK                                         0xffffff
#define HWIO_BPM_Cn_OUT_RESULT_SHFT                                                0

#define HWIO_BPM_DBG_CFG_ADDR                                             0x8001c220
#define HWIO_BPM_DBG_CFG_RMSK                                                   0xff
#define HWIO_BPM_DBG_CFG_SHFT                                                      0
#define HWIO_BPM_DBG_CFG_IN                                               \
        in_dword_masked(HWIO_BPM_DBG_CFG_ADDR, HWIO_BPM_DBG_CFG_RMSK)
#define HWIO_BPM_DBG_CFG_INM(m)                                           \
        in_dword_masked(HWIO_BPM_DBG_CFG_ADDR, m)
#define HWIO_BPM_DBG_CFG_SEL_1_BMSK                                             0xf0
#define HWIO_BPM_DBG_CFG_SEL_1_SHFT                                              0x4
#define HWIO_BPM_DBG_CFG_SEL_0_BMSK                                              0xf
#define HWIO_BPM_DBG_CFG_SEL_0_SHFT                                                0

//------------------------------------------------------------------------ END
//----------------------------------------------------------------------------
// Part II. MSM_REGISTERS
//    1. MSM registers are defined relative to UXMC_BASE       (from ARM)
//
//       Note uxmcaddr       is sized to address all defined registers
//
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// ibi (0x38000 - 0x39FFC)
//----------------------------------------------------------------------------
//----------------------------------------------------------------------------
// UXMCADDR_IBI_FILE                 generated by: swman2addrfile.pl
//----------------------------------------------------------------------------
// Start Parsing at Section 2.1: ARM registers
#define HWIO_IBIn_CFG_ADDR(n)                      (0x80038000+0x4*(n))
#define HWIO_IBIn_CFG_RMSK                                                      0x3f
#define HWIO_IBIn_CFG_SHFT                                                         0
#define HWIO_IBIn_CFG_INI(n) \
        in_dword(HWIO_IBIn_CFG_ADDR(n))
#define HWIO_IBIn_CFG_INMI(n,mask) \
        in_dword_masked(HWIO_IBIn_CFG_ADDR(n), mask)
#define HWIO_IBIn_CFG_OUTI(n,v) \
        out_dword(HWIO_IBIn_CFG_ADDR(n),v)
#define HWIO_IBIn_CFG_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IBIn_CFG_ADDR(n),mask,v,HWIO_IBIn_CFG_INI(n));\
		HWIO_INTFREE()
#define HWIO_IBIn_CFG_RESERVED_BIT5_BMSK                                        0x20
#define HWIO_IBIn_CFG_RESERVED_BIT5_SHFT                                         0x5
#define HWIO_IBIn_CFG_PORT0_POSTED_WR_OPT_EN_BMSK                               0x10
#define HWIO_IBIn_CFG_PORT0_POSTED_WR_OPT_EN_SHFT                                0x4
#define HWIO_IBIn_CFG_BURST_INCR_CFG_BMSK                                        0xc
#define HWIO_IBIn_CFG_BURST_INCR_CFG_SHFT                                        0x2
#define HWIO_IBIn_CFG_BURST_INCR_CFG_16_WORD_BURSTS_FVAL                         0x2
#define HWIO_IBIn_CFG_BURST_INCR_CFG_8_WORD_BURSTS_FVAL                          0x1
#define HWIO_IBIn_CFG_BURST_INCR_CFG_4_WORD_BURSTS_FVAL                            0
#define HWIO_IBIn_CFG_RESERVED_BIT1_BMSK                                         0x2
#define HWIO_IBIn_CFG_RESERVED_BIT1_SHFT                                         0x1
#define HWIO_IBIn_CFG_PWRSAVE_MODE_BMSK                                          0x1
#define HWIO_IBIn_CFG_PWRSAVE_MODE_SHFT                                            0

#define HWIO_IBIn_AHB_PRIORITY_ADDR(n)                      (0x80038010+0x4*(n))
#define HWIO_IBIn_AHB_PRIORITY_RMSK                                           0x3fff
#define HWIO_IBIn_AHB_PRIORITY_SHFT                                                0
#define HWIO_IBIn_AHB_PRIORITY_INI(n) \
        in_dword(HWIO_IBIn_AHB_PRIORITY_ADDR(n))
#define HWIO_IBIn_AHB_PRIORITY_INMI(n,mask) \
        in_dword_masked(HWIO_IBIn_AHB_PRIORITY_ADDR(n), mask)
#define HWIO_IBIn_AHB_PRIORITY_OUTI(n,v) \
        out_dword(HWIO_IBIn_AHB_PRIORITY_ADDR(n),v)
#define HWIO_IBIn_AHB_PRIORITY_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IBIn_AHB_PRIORITY_ADDR(n),mask,v,HWIO_IBIn_AHB_PRIORITY_INI(n));\
		HWIO_INTFREE()
#define HWIO_IBIn_AHB_PRIORITY_PORT1_WRLOCK_ENA_BMSK                          0x2000
#define HWIO_IBIn_AHB_PRIORITY_PORT1_WRLOCK_ENA_SHFT                             0xd
#define HWIO_IBIn_AHB_PRIORITY_PORT0_WRLOCK_ENA_BMSK                          0x1000
#define HWIO_IBIn_AHB_PRIORITY_PORT0_WRLOCK_ENA_SHFT                             0xc
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BIT11_BMSK                             0x800
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BIT11_SHFT                               0xb
#define HWIO_IBIn_AHB_PRIORITY_PP_RR_SEL_BMSK                                  0x400
#define HWIO_IBIn_AHB_PRIORITY_PP_RR_SEL_SHFT                                    0xa
#define HWIO_IBIn_AHB_PRIORITY_PP_RR_SEL_ROUND_ROBIN_FVAL                        0x1
#define HWIO_IBIn_AHB_PRIORITY_PP_RR_SEL_PROGRAMMABLE_PRIORITY_FVAL                0
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BIT9_BMSK                              0x200
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BIT9_SHFT                                0x9
#define HWIO_IBIn_AHB_PRIORITY_DEFAULT_AHB_BUS_BMSK                            0x100
#define HWIO_IBIn_AHB_PRIORITY_DEFAULT_AHB_BUS_SHFT                              0x8
#define HWIO_IBIn_AHB_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT0_FVAL                      0
#define HWIO_IBIn_AHB_PRIORITY_DEFAULT_AHB_BUS_AHB_PORT1_FVAL                    0x1
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BITS7_3_BMSK                            0xf8
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BITS7_3_SHFT                             0x3
#define HWIO_IBIn_AHB_PRIORITY_AHB1_PP_PRIORITY_BMSK                             0x4
#define HWIO_IBIn_AHB_PRIORITY_AHB1_PP_PRIORITY_SHFT                             0x2
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BIT1_BMSK                                0x2
#define HWIO_IBIn_AHB_PRIORITY_RESERVED_BIT1_SHFT                                0x1
#define HWIO_IBIn_AHB_PRIORITY_AHB0_PP_PRIORITY_BMSK                             0x1
#define HWIO_IBIn_AHB_PRIORITY_AHB0_PP_PRIORITY_SHFT                               0

#define HWIO_IMEMn_CFG_ADDR(n)                      (0x80038020+0x4*(n))
#define HWIO_IMEMn_CFG_RMSK                                                     0xff
#define HWIO_IMEMn_CFG_SHFT                                                        0
#define HWIO_IMEMn_CFG_INI(n) \
        in_dword(HWIO_IMEMn_CFG_ADDR(n))
#define HWIO_IMEMn_CFG_INMI(n,mask) \
        in_dword_masked(HWIO_IMEMn_CFG_ADDR(n), mask)
#define HWIO_IMEMn_CFG_OUTI(n,v) \
        out_dword(HWIO_IMEMn_CFG_ADDR(n),v)
#define HWIO_IMEMn_CFG_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IMEMn_CFG_ADDR(n),mask,v,HWIO_IMEMn_CFG_INI(n));\
		HWIO_INTFREE()
#define HWIO_IMEMn_CFG_ACC_BMSK                                                 0xff
#define HWIO_IMEMn_CFG_ACC_SHFT                                                    0

#define HWIO_IMEM0_BASE_ADDR_ADDR                                         0x80038030
#define HWIO_IMEM0_BASE_ADDR_RMSK                                         0xffffffff
#define HWIO_IMEM0_BASE_ADDR_SHFT                                                  0
#define HWIO_IMEM0_BASE_ADDR_IN                                           \
        in_dword_masked(HWIO_IMEM0_BASE_ADDR_ADDR, HWIO_IMEM0_BASE_ADDR_RMSK)
#define HWIO_IMEM0_BASE_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_IMEM0_BASE_ADDR_ADDR, m)
#define HWIO_IMEM0_BASE_ADDR_OUT(v)                                       \
        out_dword(HWIO_IMEM0_BASE_ADDR_ADDR,v)
#define HWIO_IMEM0_BASE_ADDR_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IMEM0_BASE_ADDR_ADDR,m,v,HWIO_IMEM0_BASE_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_IMEM0_BASE_ADDR_BASE_ADDR_BMSK                               0xffff0000
#define HWIO_IMEM0_BASE_ADDR_BASE_ADDR_SHFT                                     0x10
#define HWIO_IMEM0_BASE_ADDR_RESERVED_BITS15_0_BMSK                           0xffff
#define HWIO_IMEM0_BASE_ADDR_RESERVED_BITS15_0_SHFT                                0

#define HWIO_IMEM1_BASE_ADDR_ADDR                                         0x80038034
#define HWIO_IMEM1_BASE_ADDR_RMSK                                         0xffffffff
#define HWIO_IMEM1_BASE_ADDR_SHFT                                                  0
#define HWIO_IMEM1_BASE_ADDR_IN                                           \
        in_dword_masked(HWIO_IMEM1_BASE_ADDR_ADDR, HWIO_IMEM1_BASE_ADDR_RMSK)
#define HWIO_IMEM1_BASE_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_IMEM1_BASE_ADDR_ADDR, m)
#define HWIO_IMEM1_BASE_ADDR_OUT(v)                                       \
        out_dword(HWIO_IMEM1_BASE_ADDR_ADDR,v)
#define HWIO_IMEM1_BASE_ADDR_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IMEM1_BASE_ADDR_ADDR,m,v,HWIO_IMEM1_BASE_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_IMEM1_BASE_ADDR_BASE_ADDR_BMSK                               0xffff0000
#define HWIO_IMEM1_BASE_ADDR_BASE_ADDR_SHFT                                     0x10
#define HWIO_IMEM1_BASE_ADDR_RESERVED_BITS15_0_BMSK                           0xffff
#define HWIO_IMEM1_BASE_ADDR_RESERVED_BITS15_0_SHFT                                0

#define HWIO_IMEM2_BASE_ADDR_ADDR                                         0x80038038
#define HWIO_IMEM2_BASE_ADDR_RMSK                                         0xffffffff
#define HWIO_IMEM2_BASE_ADDR_SHFT                                                  0
#define HWIO_IMEM2_BASE_ADDR_IN                                           \
        in_dword_masked(HWIO_IMEM2_BASE_ADDR_ADDR, HWIO_IMEM2_BASE_ADDR_RMSK)
#define HWIO_IMEM2_BASE_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_IMEM2_BASE_ADDR_ADDR, m)
#define HWIO_IMEM2_BASE_ADDR_OUT(v)                                       \
        out_dword(HWIO_IMEM2_BASE_ADDR_ADDR,v)
#define HWIO_IMEM2_BASE_ADDR_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IMEM2_BASE_ADDR_ADDR,m,v,HWIO_IMEM2_BASE_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_IMEM2_BASE_ADDR_BASE_ADDR_BMSK                               0xffff0000
#define HWIO_IMEM2_BASE_ADDR_BASE_ADDR_SHFT                                     0x10
#define HWIO_IMEM2_BASE_ADDR_RESERVED_BITS15_0_BMSK                           0xffff
#define HWIO_IMEM2_BASE_ADDR_RESERVED_BITS15_0_SHFT                                0

#define HWIO_IMEM3_BASE_ADDR_ADDR                                         0x8003803c
#define HWIO_IMEM3_BASE_ADDR_RMSK                                         0xffffffff
#define HWIO_IMEM3_BASE_ADDR_SHFT                                                  0
#define HWIO_IMEM3_BASE_ADDR_IN                                           \
        in_dword_masked(HWIO_IMEM3_BASE_ADDR_ADDR, HWIO_IMEM3_BASE_ADDR_RMSK)
#define HWIO_IMEM3_BASE_ADDR_INM(m)                                       \
        in_dword_masked(HWIO_IMEM3_BASE_ADDR_ADDR, m)
#define HWIO_IMEM3_BASE_ADDR_OUT(v)                                       \
        out_dword(HWIO_IMEM3_BASE_ADDR_ADDR,v)
#define HWIO_IMEM3_BASE_ADDR_OUTM(m,v)                                    \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IMEM3_BASE_ADDR_ADDR,m,v,HWIO_IMEM3_BASE_ADDR_IN); \
		HWIO_INTFREE()
#define HWIO_IMEM3_BASE_ADDR_BASE_ADDR_BMSK                               0xffff0000
#define HWIO_IMEM3_BASE_ADDR_BASE_ADDR_SHFT                                     0x10
#define HWIO_IMEM3_BASE_ADDR_RESERVED_BITS15_0_BMSK                           0xffff
#define HWIO_IMEM3_BASE_ADDR_RESERVED_BITS15_0_SHFT                                0

#define HWIO_IMEM_BASE_ADDR_EN_ADDR                                       0x80038040
#define HWIO_IMEM_BASE_ADDR_EN_RMSK                                              0x1
#define HWIO_IMEM_BASE_ADDR_EN_SHFT                                                0
#define HWIO_IMEM_BASE_ADDR_EN_IN                                         \
        in_dword_masked(HWIO_IMEM_BASE_ADDR_EN_ADDR, HWIO_IMEM_BASE_ADDR_EN_RMSK)
#define HWIO_IMEM_BASE_ADDR_EN_INM(m)                                     \
        in_dword_masked(HWIO_IMEM_BASE_ADDR_EN_ADDR, m)
#define HWIO_IMEM_BASE_ADDR_EN_OUT(v)                                     \
        out_dword(HWIO_IMEM_BASE_ADDR_EN_ADDR,v)
#define HWIO_IMEM_BASE_ADDR_EN_OUTM(m,v)                                  \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IMEM_BASE_ADDR_EN_ADDR,m,v,HWIO_IMEM_BASE_ADDR_EN_IN); \
		HWIO_INTFREE()
#define HWIO_IMEM_BASE_ADDR_EN_BASE_ADDR_EN_BMSK                                 0x1
#define HWIO_IMEM_BASE_ADDR_EN_BASE_ADDR_EN_SHFT                                   0

#define HWIO_IBIn_DEBUG_BUS_CFG_ADDR(n)                      (0x80038050+0x4*(n))
#define HWIO_IBIn_DEBUG_BUS_CFG_RMSK                                         0x7ffff
#define HWIO_IBIn_DEBUG_BUS_CFG_SHFT                                               0
#define HWIO_IBIn_DEBUG_BUS_CFG_INI(n) \
        in_dword(HWIO_IBIn_DEBUG_BUS_CFG_ADDR(n))
#define HWIO_IBIn_DEBUG_BUS_CFG_INMI(n,mask) \
        in_dword_masked(HWIO_IBIn_DEBUG_BUS_CFG_ADDR(n), mask)
#define HWIO_IBIn_DEBUG_BUS_CFG_OUTI(n,v) \
        out_dword(HWIO_IBIn_DEBUG_BUS_CFG_ADDR(n),v)
#define HWIO_IBIn_DEBUG_BUS_CFG_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IBIn_DEBUG_BUS_CFG_ADDR(n),mask,v,HWIO_IBIn_DEBUG_BUS_CFG_INI(n));\
		HWIO_INTFREE()
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_SEL_BMSK                       0x70000
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_SEL_SHFT                          0x10
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT15_BMSK                           0x8000
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT15_SHFT                              0xf
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_D31_D16_EN_BMSK                 0x4000
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_D31_D16_EN_SHFT                    0xe
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_D15_D0_EN_BMSK                  0x2000
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_D15_D0_EN_SHFT                     0xd
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_SWAP_BMSK                       0x1000
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_SWAP_SHFT                          0xc
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_SWAP_SWAP_DISABLED_FVAL              0
#define HWIO_IBIn_DEBUG_BUS_CFG_IMEM_CTLR_DBG_SWAP_SWAP_ENABLED_FVAL             0x1
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT11_BMSK                            0x800
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT11_SHFT                              0xb
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_D31_D16_EN_BMSK                0x400
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_D31_D16_EN_SHFT                  0xa
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_D15_D0_EN_BMSK                 0x200
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_D15_D0_EN_SHFT                   0x9
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_SWAP_BMSK                      0x100
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_SWAP_SHFT                        0x8
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_SWAP_SWAP_DISABLED_FVAL            0
#define HWIO_IBIn_DEBUG_BUS_CFG_IBI_ARB_MUX_DBG_SWAP_SWAP_ENABLED_FVAL           0x1
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT7_6_BMSK                            0xc0
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT7_6_SHFT                             0x6
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SEL_BMSK                    0x30
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SEL_SHFT                     0x4
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SEL_PORT0_AHB_INTERFACE_DEBUG_SIGNALS_FVAL          0
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SEL_PORT1_AHB_INTERFACE_DEBUG_SIGNALS_FVAL        0x1
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT3_BMSK                               0x8
#define HWIO_IBIn_DEBUG_BUS_CFG_RESERVED_BIT3_SHFT                               0x3
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_D31_D16_EN_BMSK              0x4
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_D31_D16_EN_SHFT              0x2
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_D15_D0_EN_BMSK               0x2
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_D15_D0_EN_SHFT               0x1
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SWAP_BMSK                    0x1
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SWAP_SHFT                      0
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SWAP_SWAP_DISABLED_FVAL          0
#define HWIO_IBIn_DEBUG_BUS_CFG_TWO_PORT_AHB_IF_DBG_SWAP_SWAP_ENABLED_FVAL        0x1

#define HWIO_IBIn_PROFILING_CFG_ADDR(n)                      (0x80038060+0x4*(n))
#define HWIO_IBIn_PROFILING_CFG_RMSK                                          0xffff
#define HWIO_IBIn_PROFILING_CFG_SHFT                                               0
#define HWIO_IBIn_PROFILING_CFG_INI(n) \
        in_dword(HWIO_IBIn_PROFILING_CFG_ADDR(n))
#define HWIO_IBIn_PROFILING_CFG_INMI(n,mask) \
        in_dword_masked(HWIO_IBIn_PROFILING_CFG_ADDR(n), mask)
#define HWIO_IBIn_PROFILING_CFG_OUTI(n,v) \
        out_dword(HWIO_IBIn_PROFILING_CFG_ADDR(n),v)
#define HWIO_IBIn_PROFILING_CFG_OUTMI(n,mask,v) \
		HWIO_INTLOCK(); \
	out_dword_masked_ns(HWIO_IBIn_PROFILING_CFG_ADDR(n),mask,v,HWIO_IBIn_PROFILING_CFG_INI(n));\
		HWIO_INTFREE()
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR3_MODE_BMSK                            0xf000
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR3_MODE_SHFT                               0xc
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR2_MODE_BMSK                             0xf00
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR2_MODE_SHFT                               0x8
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR1_MODE_BMSK                              0xf0
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR1_MODE_SHFT                               0x4
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR0_MODE_BMSK                               0xf
#define HWIO_IBIn_PROFILING_CFG_HW_CNTR0_MODE_SHFT                                 0

#include "msmhwioreg_port.h"


#endif /* _MSMHWIOREG_H_ */
