TimeQuest Timing Analyzer report for UART
Thu May 16 16:12:29 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'pll|altpll_component|pll|clk[0]'
 12. Slow Model Hold: 'pll|altpll_component|pll|clk[0]'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'pll|altpll_component|pll|clk[0]'
 27. Fast Model Hold: 'pll|altpll_component|pll|clk[0]'
 28. Fast Model Minimum Pulse Width: 'CLOCK_50'
 29. Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Progagation Delay
 42. Minimum Progagation Delay
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; UART                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+---------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; Clock Name                      ; Type      ; Period  ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                            ; Targets                             ;
+---------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+
; CLOCK_50                        ; Base      ; 20.000  ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                   ; { CLOCK_50 }                        ;
; pll|altpll_component|pll|clk[0] ; Generated ; 100.000 ; 10.0 MHz  ; 0.000 ; 50.000 ; 50.00      ; 5         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_50 ; pll|altpll_component|pll|inclk[0] ; { pll|altpll_component|pll|clk[0] } ;
+---------------------------------+-----------+---------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Slow Model Fmax Summary                                               ;
+------------+-----------------+---------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note ;
+------------+-----------------+---------------------------------+------+
; 257.67 MHz ; 257.67 MHz      ; pll|altpll_component|pll|clk[0] ;      ;
+------------+-----------------+---------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 96.119 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 10.000 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.917      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.195 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.841      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.292 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.744      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.304 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.732      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.391 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.645      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.437 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.599      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.607 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.429      ;
; 96.723 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.314      ;
; 96.752 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.284      ;
; 96.764 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.273      ;
; 96.810 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.227      ;
; 96.811 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.226      ;
; 96.828 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.208      ;
; 96.836 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.201      ;
; 96.883 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.154      ;
; 96.925 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 3.111      ;
; 96.938 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.099      ;
; 96.976 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.061      ;
; 97.002 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.035      ;
; 97.010 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.027      ;
; 97.019 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.018      ;
; 97.023 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.014      ;
; 97.026 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 3.011      ;
; 97.039 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.998      ;
; 97.070 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.966      ;
; 97.086 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.951      ;
; 97.111 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.926      ;
; 97.125 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.912      ;
; 97.126 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.911      ;
; 97.146 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.891      ;
; 97.150 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.887      ;
; 97.162 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.875      ;
; 97.172 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.865      ;
; 97.173 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.864      ;
; 97.173 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.864      ;
; 97.251 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.786      ;
; 97.259 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.778      ;
; 97.299 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.738      ;
; 97.300 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.737      ;
; 97.329 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.707      ;
; 97.355 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.681      ;
; 97.398 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.639      ;
; 97.398 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.639      ;
; 97.400 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.637      ;
; 97.400 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.637      ;
; 97.400 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.637      ;
; 97.401 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.636      ;
; 97.404 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.633      ;
; 97.405 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.632      ;
; 97.409 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.628      ;
; 97.410 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.627      ;
; 97.413 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.624      ;
; 97.422 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.614      ;
; 97.422 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 2.615      ;
; 97.434 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.602      ;
; 97.434 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.602      ;
; 97.434 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.602      ;
; 97.434 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 2.602      ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.START  ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[0]    ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[1]    ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[2]    ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[3]    ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[4]    ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[5]    ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[6]    ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; uart_rx:rx|buffer[7]    ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.584 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.850      ;
; 0.599 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.865      ;
; 0.599 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.865      ;
; 0.710 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.975      ;
; 0.778 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.044      ;
; 0.803 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.820 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.086      ;
; 0.824 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.850 ; uart_rx:rx|Rx_Data_R    ; uart_rx:rx|Rx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.116      ;
; 0.869 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.135      ;
; 0.873 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.139      ;
; 0.885 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.151      ;
; 0.987 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.253      ;
; 1.005 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.271      ;
; 1.115 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.381      ;
; 1.119 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.385      ;
; 1.125 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.391      ;
; 1.165 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.431      ;
; 1.173 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.439      ;
; 1.173 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.439      ;
; 1.175 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.441      ;
; 1.178 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.180 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.446      ;
; 1.186 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.452      ;
; 1.189 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.457      ;
; 1.203 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.207 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.218 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.485      ;
; 1.220 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.486      ;
; 1.225 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.243 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.509      ;
; 1.254 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.521      ;
; 1.257 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.523      ;
; 1.258 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.525      ;
; 1.259 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.525      ;
; 1.260 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.271 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.537      ;
; 1.274 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.278 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
; 1.300 ; uart_rx:rx|state.CLEAN  ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.566      ;
; 1.308 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.574      ;
; 1.312 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.579      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.583      ;
; 1.318 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.585      ;
; 1.318 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.585      ;
; 1.320 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.587      ;
; 1.320 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.587      ;
; 1.320 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.321 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.588      ;
; 1.321 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.588      ;
; 1.321 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.588      ;
; 1.328 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.594      ;
; 1.330 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.597      ;
; 1.345 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.611      ;
; 1.347 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.613      ;
; 1.356 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.622      ;
; 1.386 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.652      ;
; 1.399 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.665      ;
; 1.401 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.667      ;
; 1.402 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.668      ;
; 1.407 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.673      ;
; 1.416 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.424 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.691      ;
; 1.427 ; uart_rx:rx|state.START  ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.447 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.713      ;
; 1.448 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.714      ;
; 1.464 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.731      ;
; 1.470 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.736      ;
; 1.473 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.739      ;
; 1.491 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.757      ;
; 1.492 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.759      ;
; 1.493 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.760      ;
; 1.494 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.760      ;
; 1.538 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.804      ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[2]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[2]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[3]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[3]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[4]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[4]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[5]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[5]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[6]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[6]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[7]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[7]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[3]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[3]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[4]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[4]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[5]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[5]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[6]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[6]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.CLEAN|clk                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.CLEAN|clk                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.IDLE|clk                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.IDLE|clk                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.R_DATA|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.R_DATA|clk                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Rx        ; CLOCK_50   ; 7.097 ; 7.097 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Rx        ; CLOCK_50   ; -6.867 ; -6.867 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 4.209 ; 4.209 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 4.209 ; 4.209 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; Rx         ; LEDR[17]    ; 10.040 ;    ;    ; 10.040 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; Rx         ; LEDR[17]    ; 10.040 ;    ;    ; 10.040 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; pll|altpll_component|pll|clk[0] ; 98.154 ; 0.000         ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; pll|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+---------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; CLOCK_50                        ; 10.000 ; 0.000         ;
; pll|altpll_component|pll|clk[0] ; 49.000 ; 0.000         ;
+---------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.154 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.878      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.184 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.848      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.256 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.776      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.293 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.739      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.313 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.719      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.338 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.694      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.429 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.603      ;
; 98.521 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.511      ;
; 98.531 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.502      ;
; 98.545 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.488      ;
; 98.551 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.481      ;
; 98.564 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.469      ;
; 98.576 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.457      ;
; 98.588 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.445      ;
; 98.597 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.436      ;
; 98.607 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.426      ;
; 98.623 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.409      ;
; 98.640 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.393      ;
; 98.651 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.382      ;
; 98.664 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.369      ;
; 98.665 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.368      ;
; 98.667 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.366      ;
; 98.670 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.363      ;
; 98.672 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.361      ;
; 98.676 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.357      ;
; 98.680 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.352      ;
; 98.680 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.353      ;
; 98.686 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.347      ;
; 98.702 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.331      ;
; 98.703 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.330      ;
; 98.705 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.328      ;
; 98.707 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.326      ;
; 98.708 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.325      ;
; 98.727 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.306      ;
; 98.728 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.305      ;
; 98.738 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.295      ;
; 98.770 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.263      ;
; 98.771 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.262      ;
; 98.774 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.259      ;
; 98.781 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.252      ;
; 98.783 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.250      ;
; 98.783 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.250      ;
; 98.783 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.250      ;
; 98.785 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.248      ;
; 98.794 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.239      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.798 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.234      ;
; 98.801 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.231      ;
; 98.804 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.000      ; 1.228      ;
; 98.805 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.228      ;
; 98.806 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.227      ;
; 98.821 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.212      ;
; 98.824 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 100.000      ; 0.001      ; 1.209      ;
+--------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'pll|altpll_component|pll|clk[0]'                                                                                                                     ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.START  ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[0]    ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[1]    ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[2]    ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[3]    ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[4]    ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[5]    ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[6]    ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart_rx:rx|buffer[7]    ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.273 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.425      ;
; 0.282 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.434      ;
; 0.282 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.434      ;
; 0.325 ; uart_rx:rx|state.STOP   ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.476      ;
; 0.360 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.366 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.379 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.393 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.399 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.551      ;
; 0.411 ; uart_rx:rx|Rx_Data_R    ; uart_rx:rx|Rx_Data      ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.563      ;
; 0.416 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.446 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.457 ; uart_rx:rx|bit_index[1] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.609      ;
; 0.494 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.498 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.508 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.510 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.523 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.675      ;
; 0.527 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.529 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.533 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.539 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.543 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.551 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.704      ;
; 0.555 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.708      ;
; 0.558 ; uart_rx:rx|state.IDLE   ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.711      ;
; 0.568 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.568 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.720      ;
; 0.570 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.571 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.723      ;
; 0.576 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.576 ; uart_rx:rx|state.CLEAN  ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.578 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.730      ;
; 0.587 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|bit_index[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[3]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.742      ;
; 0.592 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.594 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[5]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.747      ;
; 0.594 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[6]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.747      ;
; 0.595 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|bit_index[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.747      ;
; 0.596 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[0]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.749      ;
; 0.596 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[7]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.749      ;
; 0.597 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[1]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.750      ;
; 0.597 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.750      ;
; 0.597 ; uart_rx:rx|Rx_Data      ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.750      ;
; 0.602 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.CLEAN  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; uart_rx:rx|clk_count[3] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.603 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.605 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.757      ;
; 0.613 ; uart_rx:rx|clk_count[2] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.765      ;
; 0.616 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.628 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.780      ;
; 0.632 ; uart_rx:rx|state.START  ; uart_rx:rx|state.IDLE   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.638 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.640 ; uart_rx:rx|clk_count[1] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.649 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[4]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; uart_rx:rx|bit_index[0] ; uart_rx:rx|buffer[2]    ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.802      ;
; 0.653 ; uart_rx:rx|clk_count[4] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.806      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[1] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[2] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[3] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[5] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.656 ; uart_rx:rx|state.R_DATA ; uart_rx:rx|clk_count[4] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.807      ;
; 0.668 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|state.STOP   ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.821      ;
; 0.669 ; uart_rx:rx|clk_count[6] ; uart_rx:rx|bit_index[0] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.822      ;
; 0.672 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.START  ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; uart_rx:rx|clk_count[0] ; uart_rx:rx|clk_count[6] ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.677 ; uart_rx:rx|bit_index[2] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.829      ;
; 0.680 ; uart_rx:rx|clk_count[5] ; uart_rx:rx|state.R_DATA ; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.833      ;
+-------+-------------------------+-------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; pll|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'pll|altpll_component|pll|clk[0]'                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data                          ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|Rx_Data_R                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|bit_index[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[0]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[1]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[2]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[3]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[4]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[5]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[6]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|buffer[7]                        ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[0]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[1]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[2]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[3]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[4]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[5]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|clk_count[6]                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.CLEAN                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.IDLE                       ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.R_DATA                     ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.START                      ;
; 49.000 ; 50.000       ; 1.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 49.000 ; 50.000       ; 1.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; uart_rx:rx|state.STOP                       ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|inclk[0] ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; pll|altpll_component|_clk0~clkctrl|outclk   ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data_R|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|Rx_Data|clk                              ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|bit_index[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[0]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[1]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[2]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[2]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[3]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[3]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[4]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[4]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[5]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[5]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[6]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[6]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[7]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|buffer[7]|clk                            ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[0]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[1]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[2]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[3]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[3]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[4]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[4]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[5]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[5]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[6]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|clk_count[6]|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.CLEAN|clk                          ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.CLEAN|clk                          ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.IDLE|clk                           ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.IDLE|clk                           ;
; 50.000 ; 50.000       ; 0.000          ; High Pulse Width ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.R_DATA|clk                         ;
; 50.000 ; 50.000       ; 0.000          ; Low Pulse Width  ; pll|altpll_component|pll|clk[0] ; Rise       ; rx|state.R_DATA|clk                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Rx        ; CLOCK_50   ; 4.173 ; 4.173 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Rx        ; CLOCK_50   ; -4.053 ; -4.053 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 2.164 ; 2.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.164 ; 2.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.163 ; 2.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.049 ; 2.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.055 ; 2.055 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.066 ; 2.066 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.066 ; 2.066 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.057 ; 2.057 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 2.058 ; 2.058 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 2.049 ; 2.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.164 ; 2.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.163 ; 2.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.049 ; 2.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.055 ; 2.055 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.066 ; 2.066 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.066 ; 2.066 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.057 ; 2.057 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 2.058 ; 2.058 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Rx         ; LEDR[17]    ; 5.759 ;    ;    ; 5.759 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Rx         ; LEDR[17]    ; 5.759 ;    ;    ; 5.759 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+----------------------------------+--------+-------+----------+---------+---------------------+
; Clock                            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                 ; 96.119 ; 0.215 ; N/A      ; N/A     ; 10.000              ;
;  CLOCK_50                        ; N/A    ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  pll|altpll_component|pll|clk[0] ; 96.119 ; 0.215 ; N/A      ; N/A     ; 49.000              ;
; Design-wide TNS                  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                        ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|pll|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+--------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------+
; Setup Times                                                                           ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Rx        ; CLOCK_50   ; 7.097 ; 7.097 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------+
; Hold Times                                                                              ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+------------+--------+--------+------------+---------------------------------+
; Rx        ; CLOCK_50   ; -4.053 ; -4.053 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Clock to Output Times                                                                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 4.211 ; 4.211 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 4.209 ; 4.209 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 3.984 ; 3.984 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 3.992 ; 3.992 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 3.998 ; 3.998 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 4.000 ; 4.000 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 3.991 ; 3.991 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+---------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                         ;
+-----------+------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+------------+-------+-------+------------+---------------------------------+
; LEDR[*]   ; CLOCK_50   ; 2.049 ; 2.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[0]  ; CLOCK_50   ; 2.164 ; 2.164 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[1]  ; CLOCK_50   ; 2.163 ; 2.163 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[2]  ; CLOCK_50   ; 2.049 ; 2.049 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[3]  ; CLOCK_50   ; 2.055 ; 2.055 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[4]  ; CLOCK_50   ; 2.066 ; 2.066 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[5]  ; CLOCK_50   ; 2.066 ; 2.066 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[6]  ; CLOCK_50   ; 2.057 ; 2.057 ; Rise       ; pll|altpll_component|pll|clk[0] ;
;  LEDR[7]  ; CLOCK_50   ; 2.058 ; 2.058 ; Rise       ; pll|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; Rx         ; LEDR[17]    ; 10.040 ;    ;    ; 10.040 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; Rx         ; LEDR[17]    ; 5.759 ;    ;    ; 5.759 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 444      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; pll|altpll_component|pll|clk[0] ; pll|altpll_component|pll|clk[0] ; 444      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 2     ; 2    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 16 16:12:28 2024
Info: Command: quartus_sta UART -c UART
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_50 CLOCK_50
    Info (332110): create_generated_clock -source {pll|altpll_component|pll|inclk[0]} -divide_by 5 -duty_cycle 50.00 -name {pll|altpll_component|pll|clk[0]} {pll|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 96.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    96.119         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 pll|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    49.000         0.000 pll|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 98.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    98.154         0.000 pll|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 pll|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 10.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    10.000         0.000 CLOCK_50 
    Info (332119):    49.000         0.000 pll|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 4628 megabytes
    Info: Processing ended: Thu May 16 16:12:29 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


