\chapter{Revisão Teórica}\label{cap_revisao}

\section{Arquitetura de Computadores}
{}

    \subsection{\textit{MIPS}}
    {}

    \subsection{\textit{RISC-V}}
    {}

\section{Microarquiteturas}
{}

    \subsection{Uniciclo}
    {}

    \subsection{Multiciclo}
    {}

    \subsection{\textit{Pipeline}}
    {}

\section{Representação de \textit{Hardware}}
{}

    \subsection{\textit{Verilog HDL}}
    {}

\section{Síntese Lógica}
{}

    \subsection{Análise e Síntese}
    {}

    \subsection{\textit{Fitting}}
    {}

    \subsection{\textit{Timing Analyzer}}
    {}

\section{Simulação}
{}

\section{Utilizando \textit{Hardware} Real}
{}

    \subsection{\textit{Field Programmable Gate Arrays}}
    {}


