{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port chip_select_out -pg 1 -lvl 4 -x 1480 -y 340 -defaultsOSRD
preplace port clock_in -pg 1 -lvl 0 -x -110 -y 290 -defaultsOSRD
preplace port reset_in -pg 1 -lvl 0 -x -110 -y 530 -defaultsOSRD
preplace port spi_clk_out -pg 1 -lvl 4 -x 1480 -y 370 -defaultsOSRD
preplace port spi_data_in -pg 1 -lvl 0 -x -110 -y 560 -defaultsOSRD
preplace port start_in -pg 1 -lvl 0 -x -110 -y 410 -defaultsOSRD
preplace port ready_out -pg 1 -lvl 4 -x 1480 -y 200 -defaultsOSRD
preplace port ready_out_1 -pg 1 -lvl 4 -x 1480 -y 550 -defaultsOSRD
preplace inst CLK_DIVIDER_0 -pg 1 -lvl 1 -x 50 -y 290 -defaultsOSRD
preplace inst Edge_Detector_0 -pg 1 -lvl 1 -x 50 -y 400 -defaultsOSRD
preplace inst Edge_Detector_1 -pg 1 -lvl 1 -x 50 -y 520 -defaultsOSRD
preplace inst Lab_Window -pg 1 -lvl 2 -x 890 -y 540 -defaultsOSRD
preplace inst Lab_ADC -pg 1 -lvl 3 -x 1320 -y 220 -defaultsOSRD
preplace inst ila_0 -pg 1 -lvl 3 -x 1320 -y 480 -defaultsOSRD
preplace inst blk_mem_gen_0 -pg 1 -lvl 2 -x 890 -y 850 -defaultsOSRD
preplace netloc CLK_DIVIDER_0_clock_out 1 1 2 170 150 N
preplace netloc Edge_Detector_0_PULSE 1 1 2 210 190 N
preplace netloc Edge_Detector_1_PULSE 1 1 2 180 170 N
preplace netloc clock_in_1 1 0 3 -70 610 220 630 1050
preplace netloc reset_in_1 1 0 1 NJ 530
preplace netloc start_in_1 1 0 3 -80J 600 190 270 N
preplace netloc Lab_Window_Controller_0_ready_out 1 2 2 1080 550 NJ
preplace netloc mult_gen_0_P 1 2 1 1070 490n
preplace netloc Lab_Window_adc_addr_in_out 1 2 1 1060 230n
preplace netloc adc_data_in_1 1 1 3 240 90 NJ 90 1450
preplace netloc ADC_FSM_0_ready_out1 1 1 3 230 80 NJ 80 1460
preplace netloc Lab_ADC_spi_clk_out 1 3 1 1450 210n
preplace netloc spi_data_in_1 1 0 3 -90J 590 200J 290 N
preplace netloc Lab_ADC_chip_select_out 1 3 1 1440 250n
levelinfo -pg 1 -110 50 890 1320 1480
pagesize -pg 1 -db -bbox -sgen -240 -110 1630 1390
"
}

