
Drive_Module.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000384  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00802000  00802000  000003f8  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .bss          0000000e  00802000  00802000  000003f8  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  000003f8  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000428  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000078  00000000  00000000  00000468  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   0000126f  00000000  00000000  000004e0  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000031b  00000000  00000000  0000174f  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000002bf  00000000  00000000  00001a6a  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  00000100  00000000  00000000  00001d2c  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000839  00000000  00000000  00001e2c  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000277  00000000  00000000  00002665  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000080  00000000  00000000  000028dc  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 57 00 	jmp	0xae	; 0xae <__ctors_end>
   4:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
   8:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
   c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  10:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  14:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  18:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  1c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  20:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  24:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  28:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  2c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  30:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  34:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  38:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  3c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  40:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  44:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  48:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  4c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  50:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  54:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  58:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  5c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  60:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  64:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  68:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  6c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  70:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  74:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  78:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  7c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  80:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  84:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  88:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  8c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  90:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  94:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  98:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  9c:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  a0:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  a4:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>
  a8:	0c 94 74 00 	jmp	0xe8	; 0xe8 <__bad_interrupt>

000000ac <__ctors_start>:
  ac:	a3 01       	movw	r20, r6

000000ae <__ctors_end>:
  ae:	11 24       	eor	r1, r1
  b0:	1f be       	out	0x3f, r1	; 63
  b2:	cf ef       	ldi	r28, 0xFF	; 255
  b4:	cd bf       	out	0x3d, r28	; 61
  b6:	d7 e2       	ldi	r29, 0x27	; 39
  b8:	de bf       	out	0x3e, r29	; 62

000000ba <__do_clear_bss>:
  ba:	20 e2       	ldi	r18, 0x20	; 32
  bc:	a0 e0       	ldi	r26, 0x00	; 0
  be:	b0 e2       	ldi	r27, 0x20	; 32
  c0:	01 c0       	rjmp	.+2      	; 0xc4 <.do_clear_bss_start>

000000c2 <.do_clear_bss_loop>:
  c2:	1d 92       	st	X+, r1

000000c4 <.do_clear_bss_start>:
  c4:	ae 30       	cpi	r26, 0x0E	; 14
  c6:	b2 07       	cpc	r27, r18
  c8:	e1 f7       	brne	.-8      	; 0xc2 <.do_clear_bss_loop>

000000ca <__do_global_ctors>:
  ca:	10 e0       	ldi	r17, 0x00	; 0
  cc:	c7 e5       	ldi	r28, 0x57	; 87
  ce:	d0 e0       	ldi	r29, 0x00	; 0
  d0:	04 c0       	rjmp	.+8      	; 0xda <__do_global_ctors+0x10>
  d2:	21 97       	sbiw	r28, 0x01	; 1
  d4:	fe 01       	movw	r30, r28
  d6:	0e 94 ba 01 	call	0x374	; 0x374 <__tablejump2__>
  da:	c6 35       	cpi	r28, 0x56	; 86
  dc:	d1 07       	cpc	r29, r17
  de:	c9 f7       	brne	.-14     	; 0xd2 <__do_global_ctors+0x8>
  e0:	0e 94 84 01 	call	0x308	; 0x308 <main>
  e4:	0c 94 c0 01 	jmp	0x380	; 0x380 <_exit>

000000e8 <__bad_interrupt>:
  e8:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000ec <_Z4initv>:
		_delay_ms(50);
	}
}

void init(void) {
	OSC.CTRL = 0b00000010; // Enable internal 32MHz oscillator
  ec:	82 e0       	ldi	r24, 0x02	; 2
  ee:	80 93 50 00 	sts	0x0050, r24
	while((OSC.STATUS & 0b00000010) == 0); // Wait for the internal oscillator to stabilize
  f2:	e0 e5       	ldi	r30, 0x50	; 80
  f4:	f0 e0       	ldi	r31, 0x00	; 0
  f6:	81 81       	ldd	r24, Z+1	; 0x01
  f8:	81 ff       	sbrs	r24, 1
  fa:	fd cf       	rjmp	.-6      	; 0xf6 <_Z4initv+0xa>
	
	CCP = 0xD8; // Remove code write lock
  fc:	88 ed       	ldi	r24, 0xD8	; 216
  fe:	84 bf       	out	0x34, r24	; 52
	CLK.PSCTRL = 0b00000000; // No external clock prescaler
 100:	e0 e4       	ldi	r30, 0x40	; 64
 102:	f0 e0       	ldi	r31, 0x00	; 0
 104:	11 82       	std	Z+1, r1	; 0x01
	CCP = 0xD8; // Remove code write lock
 106:	84 bf       	out	0x34, r24	; 52
	CLK.CTRL = 0b00000001; // Internal 32MHz Oscillator
 108:	81 e0       	ldi	r24, 0x01	; 1
 10a:	80 83       	st	Z, r24
	
	PORTA.DIR = 0b00001100; // DAC1 and DAC0 outputs (PA2 and PA3)
 10c:	8c e0       	ldi	r24, 0x0C	; 12
 10e:	80 93 00 06 	sts	0x0600, r24
	
	ADCA.CTRLA = 0x00; // Enable the ADC on PORT A
 112:	e0 e0       	ldi	r30, 0x00	; 0
 114:	f2 e0       	ldi	r31, 0x02	; 2
 116:	10 82       	st	Z, r1
	ADCA.CTRLB = 0x00; // Disable ADC stuff
 118:	11 82       	std	Z+1, r1	; 0x01
	ADCA.REFCTRL = 0x00; // Disable the AREF pins
 11a:	12 82       	std	Z+2, r1	; 0x02
	
	DACA.CTRLA = 0x00; // Enable the ADC on PORT A
 11c:	e0 e0       	ldi	r30, 0x00	; 0
 11e:	f3 e0       	ldi	r31, 0x03	; 3
 120:	10 82       	st	Z, r1
	DACA.CTRLB = 0x00; // Disable ADC stuff
 122:	11 82       	std	Z+1, r1	; 0x01
	DACA.CTRLC = 0x00; // Disable the AREF pins
 124:	12 82       	std	Z+2, r1	; 0x02
	
	PORTC.DIR = 0b00000011; // i2C lines SCL and SDA (PC1 and PC0)
 126:	e0 e4       	ldi	r30, 0x40	; 64
 128:	f6 e0       	ldi	r31, 0x06	; 6
 12a:	83 e0       	ldi	r24, 0x03	; 3
 12c:	80 83       	st	Z, r24

	PORTC.PIN0CTRL = 0b00101000; // Wired AND configuration with internal pull-up
 12e:	88 e2       	ldi	r24, 0x28	; 40
 130:	80 8b       	std	Z+16, r24	; 0x10
	PORTC.PIN1CTRL = 0b00101000; // Wired AND configuration with internal pull-up
 132:	81 8b       	std	Z+17, r24	; 0x11
	
	PORTD.DIR = 0b00001000; // All inputs except PD3 (SPI TX)
 134:	88 e0       	ldi	r24, 0x08	; 8
 136:	80 93 60 06 	sts	0x0660, r24
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 13a:	2f ef       	ldi	r18, 0xFF	; 255
 13c:	87 ea       	ldi	r24, 0xA7	; 167
 13e:	91 e6       	ldi	r25, 0x61	; 97
 140:	21 50       	subi	r18, 0x01	; 1
 142:	80 40       	sbci	r24, 0x00	; 0
 144:	90 40       	sbci	r25, 0x00	; 0
 146:	e1 f7       	brne	.-8      	; 0x140 <_Z4initv+0x54>
 148:	00 c0       	rjmp	.+0      	; 0x14a <_Z4initv+0x5e>
 14a:	00 00       	nop
 14c:	08 95       	ret

0000014e <_Z9initUSARTv>:
	_delay_ms(1000); // Wait for stuff to power up etc
}

void initUSART(void) {
	// Configure SPI interface and speeds etc for USARTD0 @ 57600bps
	USARTD0.BAUDCTRLA = 0x22; // BSEL = 34
 14e:	e0 ec       	ldi	r30, 0xC0	; 192
 150:	f9 e0       	ldi	r31, 0x09	; 9
 152:	82 e2       	ldi	r24, 0x22	; 34
 154:	86 83       	std	Z+6, r24	; 0x06
	USARTD0.BAUDCTRLB = 0x00; // BSCALE = 0
 156:	17 82       	std	Z+7, r1	; 0x07
	USARTD0.CTRLA = 0x00; // Interrupts off
 158:	12 82       	std	Z+2, r1	; 0x02
	USARTD0.CTRLB = 0b00011000; // CLK2X = 0, Enable transmitter and receiver
 15a:	88 e1       	ldi	r24, 0x18	; 24
 15c:	83 83       	std	Z+3, r24	; 0x03
	USARTD0.CTRLC = 0b00000011; // Asynchronous, No parity, 1 stop bit, 8 data bits
 15e:	83 e0       	ldi	r24, 0x03	; 3
 160:	84 83       	std	Z+4, r24	; 0x04
	USARTD0.CTRLD = 0b00000000; // Asynchronous, No parity, 1 stop bit, 8 data bits
 162:	15 82       	std	Z+5, r1	; 0x05
 164:	08 95       	ret

00000166 <_Z7initI2Cv>:
}

void initI2C(void) {
	TWIC.CTRL = 0x00; // Normal setup, no driver, no timeout
 166:	e0 e8       	ldi	r30, 0x80	; 128
 168:	f4 e0       	ldi	r31, 0x04	; 4
 16a:	10 82       	st	Z, r1
	TWIC.MASTER.BAUD = 0x96; // Gives fi2c = 100kHz
 16c:	86 e9       	ldi	r24, 0x96	; 150
 16e:	85 83       	std	Z+5, r24	; 0x05
	TWIC.MASTER.CTRLA = 0x08; // Int off, WIEN off, enable TWI master
 170:	88 e0       	ldi	r24, 0x08	; 8
 172:	81 83       	std	Z+1, r24	; 0x01
	TWIC.MASTER.CTRLB = 0x00; // No timeouts or interrupts
 174:	12 82       	std	Z+2, r1	; 0x02
	TWIC.MASTER.CTRLC = 0x00; // Only write...
 176:	13 82       	std	Z+3, r1	; 0x03
	TWIC.MASTER.STATUS |= 0x01; // Idle....
 178:	84 81       	ldd	r24, Z+4	; 0x04
 17a:	81 60       	ori	r24, 0x01	; 1
 17c:	84 83       	std	Z+4, r24	; 0x04
 17e:	08 95       	ret

00000180 <_Z7sendI2Chhh>:
	}
}

void sendI2C(unsigned char addr, unsigned char data1, unsigned char data2) {
	int loopCnt = 0;
	TWIC.MASTER.ADDR = addr; // Start bit + address
 180:	80 93 86 04 	sts	0x0486, r24
	while(!(TWIC.MASTER.STATUS & 32));	// Wait for CLKHOLD to go high
 184:	e0 e8       	ldi	r30, 0x80	; 128
 186:	f4 e0       	ldi	r31, 0x04	; 4
 188:	94 81       	ldd	r25, Z+4	; 0x04
 18a:	95 ff       	sbrs	r25, 5
 18c:	fd cf       	rjmp	.-6      	; 0x188 <_Z7sendI2Chhh+0x8>
 18e:	23 e3       	ldi	r18, 0x33	; 51
 190:	30 e0       	ldi	r19, 0x00	; 0
	while(TWIC.MASTER.STATUS & 16) { // Resend if no NACK received
 192:	e0 e8       	ldi	r30, 0x80	; 128
 194:	f4 e0       	ldi	r31, 0x04	; 4
 196:	07 c0       	rjmp	.+14     	; 0x1a6 <_Z7sendI2Chhh+0x26>
		TWIC.MASTER.ADDR = addr;
 198:	86 83       	std	Z+6, r24	; 0x06
		while(!(TWIC.MASTER.STATUS & 32));
 19a:	94 81       	ldd	r25, Z+4	; 0x04
 19c:	95 ff       	sbrs	r25, 5
 19e:	fd cf       	rjmp	.-6      	; 0x19a <_Z7sendI2Chhh+0x1a>
 1a0:	21 50       	subi	r18, 0x01	; 1
 1a2:	31 09       	sbc	r19, r1
		loopCnt++;
		if(loopCnt > 50)
 1a4:	d1 f0       	breq	.+52     	; 0x1da <_Z7sendI2Chhh+0x5a>

void sendI2C(unsigned char addr, unsigned char data1, unsigned char data2) {
	int loopCnt = 0;
	TWIC.MASTER.ADDR = addr; // Start bit + address
	while(!(TWIC.MASTER.STATUS & 32));	// Wait for CLKHOLD to go high
	while(TWIC.MASTER.STATUS & 16) { // Resend if no NACK received
 1a6:	94 81       	ldd	r25, Z+4	; 0x04
 1a8:	94 fd       	sbrc	r25, 4
 1aa:	f6 cf       	rjmp	.-20     	; 0x198 <_Z7sendI2Chhh+0x18>
		while(!(TWIC.MASTER.STATUS & 32));
		loopCnt++;
		if(loopCnt > 50)
			return;
	}
	TWIC.MASTER.DATA = data1; // Send data1
 1ac:	60 93 87 04 	sts	0x0487, r22
	while(!(TWIC.MASTER.STATUS & 32));
 1b0:	e0 e8       	ldi	r30, 0x80	; 128
 1b2:	f4 e0       	ldi	r31, 0x04	; 4
 1b4:	84 81       	ldd	r24, Z+4	; 0x04
 1b6:	85 ff       	sbrs	r24, 5
 1b8:	fd cf       	rjmp	.-6      	; 0x1b4 <_Z7sendI2Chhh+0x34>
	TWIC.MASTER.DATA = data2; // Send data2
 1ba:	40 93 87 04 	sts	0x0487, r20
	while(!(TWIC.MASTER.STATUS & 32));
 1be:	e0 e8       	ldi	r30, 0x80	; 128
 1c0:	f4 e0       	ldi	r31, 0x04	; 4
 1c2:	84 81       	ldd	r24, Z+4	; 0x04
 1c4:	85 ff       	sbrs	r24, 5
 1c6:	fd cf       	rjmp	.-6      	; 0x1c2 <_Z7sendI2Chhh+0x42>
	TWIC.MASTER.CTRLC = 0X03; // Send STOP	
 1c8:	83 e0       	ldi	r24, 0x03	; 3
 1ca:	80 93 83 04 	sts	0x0483, r24
 1ce:	8f e3       	ldi	r24, 0x3F	; 63
 1d0:	9f e1       	ldi	r25, 0x1F	; 31
 1d2:	01 97       	sbiw	r24, 0x01	; 1
 1d4:	f1 f7       	brne	.-4      	; 0x1d2 <_Z7sendI2Chhh+0x52>
 1d6:	00 c0       	rjmp	.+0      	; 0x1d8 <_Z7sendI2Chhh+0x58>
 1d8:	00 00       	nop
 1da:	08 95       	ret

000001dc <_Z10updatePotsv>:
	TWIC.MASTER.CTRLB = 0x00; // No timeouts or interrupts
	TWIC.MASTER.CTRLC = 0x00; // Only write...
	TWIC.MASTER.STATUS |= 0x01; // Idle....
}

void updatePots(void) {
 1dc:	cf 93       	push	r28
 1de:	df 93       	push	r29
	sendI2C(0b01011000, 0x00, ChanA.instVol); // Set IC1 Pot 1 to instrument pre-gain	
 1e0:	c7 e0       	ldi	r28, 0x07	; 7
 1e2:	d0 e2       	ldi	r29, 0x20	; 32
 1e4:	48 81       	ld	r20, Y
 1e6:	60 e0       	ldi	r22, 0x00	; 0
 1e8:	88 e5       	ldi	r24, 0x58	; 88
 1ea:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	sendI2C(0b01011000, 0x20, ChanA.treble); // Set IC1 Pot 2 to current treble	
 1ee:	4c 81       	ldd	r20, Y+4	; 0x04
 1f0:	60 e2       	ldi	r22, 0x20	; 32
 1f2:	88 e5       	ldi	r24, 0x58	; 88
 1f4:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	sendI2C(0b01011000, 0x40, ChanA.mids); // Set IC1 Pot 3 to current mids	
 1f8:	4b 81       	ldd	r20, Y+3	; 0x03
 1fa:	60 e4       	ldi	r22, 0x40	; 64
 1fc:	88 e5       	ldi	r24, 0x58	; 88
 1fe:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	sendI2C(0b01011000, 0x60, ChanA.bass); // Set IC1 Pot 4 to current bass	
 202:	4a 81       	ldd	r20, Y+2	; 0x02
 204:	60 e6       	ldi	r22, 0x60	; 96
 206:	88 e5       	ldi	r24, 0x58	; 88
 208:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	if(ChanA.cleanOn) {
 20c:	8d 81       	ldd	r24, Y+5	; 0x05
 20e:	88 23       	and	r24, r24
 210:	a9 f0       	breq	.+42     	; 0x23c <_Z10updatePotsv+0x60>
		sendI2C(0b01011010, 0x00, 0x00); // Set IC2 Pot 1 to distortion gain
 212:	40 e0       	ldi	r20, 0x00	; 0
 214:	60 e0       	ldi	r22, 0x00	; 0
 216:	8a e5       	ldi	r24, 0x5A	; 90
 218:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011010, 0x20, ChanA.gain); // Set IC2 Pot 2 to overdrive gain
 21c:	49 81       	ldd	r20, Y+1	; 0x01
 21e:	60 e2       	ldi	r22, 0x20	; 32
 220:	8a e5       	ldi	r24, 0x5A	; 90
 222:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011010, 0x40, 0x00); // Set IC2 Pot 3 to distortion volume
 226:	40 e0       	ldi	r20, 0x00	; 0
 228:	60 e4       	ldi	r22, 0x40	; 64
 22a:	8a e5       	ldi	r24, 0x5A	; 90
 22c:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011010, 0x60, ChanA.volume); // Set IC2 Pot 4 to overdrive volume
 230:	4e 81       	ldd	r20, Y+6	; 0x06
 232:	60 e6       	ldi	r22, 0x60	; 96
 234:	8a e5       	ldi	r24, 0x5A	; 90
 236:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
 23a:	16 c0       	rjmp	.+44     	; 0x268 <_Z10updatePotsv+0x8c>
	}
	else {
		sendI2C(0b01011010, 0x00, ChanA.gain); // Set IC2 Pot 1 to distortion gain
 23c:	c7 e0       	ldi	r28, 0x07	; 7
 23e:	d0 e2       	ldi	r29, 0x20	; 32
 240:	49 81       	ldd	r20, Y+1	; 0x01
 242:	60 e0       	ldi	r22, 0x00	; 0
 244:	8a e5       	ldi	r24, 0x5A	; 90
 246:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011010, 0x20, 0x00); // Set IC2 Pot 2 to overdrive gain
 24a:	40 e0       	ldi	r20, 0x00	; 0
 24c:	60 e2       	ldi	r22, 0x20	; 32
 24e:	8a e5       	ldi	r24, 0x5A	; 90
 250:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011010, 0x40, ChanA.volume); // Set IC2 Pot 3 to distortion volume
 254:	4e 81       	ldd	r20, Y+6	; 0x06
 256:	60 e4       	ldi	r22, 0x40	; 64
 258:	8a e5       	ldi	r24, 0x5A	; 90
 25a:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011010, 0x60, 0x00); // Set IC2 Pot 4 to overdrive volume	
 25e:	40 e0       	ldi	r20, 0x00	; 0
 260:	60 e6       	ldi	r22, 0x60	; 96
 262:	8a e5       	ldi	r24, 0x5A	; 90
 264:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	}
	sendI2C(0b01011100, 0x00, ChanB.instVol); // Set IC3 Pot 1 to instrument pre-gain
 268:	c0 e0       	ldi	r28, 0x00	; 0
 26a:	d0 e2       	ldi	r29, 0x20	; 32
 26c:	48 81       	ld	r20, Y
 26e:	60 e0       	ldi	r22, 0x00	; 0
 270:	8c e5       	ldi	r24, 0x5C	; 92
 272:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	sendI2C(0b01011100, 0x20, ChanB.treble); // Set IC3 Pot 2 to current treble
 276:	4c 81       	ldd	r20, Y+4	; 0x04
 278:	60 e2       	ldi	r22, 0x20	; 32
 27a:	8c e5       	ldi	r24, 0x5C	; 92
 27c:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	sendI2C(0b01011100, 0x40, ChanB.mids); // Set IC3 Pot 3 to current mids
 280:	4b 81       	ldd	r20, Y+3	; 0x03
 282:	60 e4       	ldi	r22, 0x40	; 64
 284:	8c e5       	ldi	r24, 0x5C	; 92
 286:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	sendI2C(0b01011100, 0x60, ChanB.bass); // Set IC3 Pot 4 to current bass
 28a:	4a 81       	ldd	r20, Y+2	; 0x02
 28c:	60 e6       	ldi	r22, 0x60	; 96
 28e:	8c e5       	ldi	r24, 0x5C	; 92
 290:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	if(ChanA.cleanOn) {
 294:	80 91 0c 20 	lds	r24, 0x200C
 298:	88 23       	and	r24, r24
 29a:	a9 f0       	breq	.+42     	; 0x2c6 <_Z10updatePotsv+0xea>
		sendI2C(0b01011110, 0x00, 0x00); // Set IC4 Pot 1 to distortion gain
 29c:	40 e0       	ldi	r20, 0x00	; 0
 29e:	60 e0       	ldi	r22, 0x00	; 0
 2a0:	8e e5       	ldi	r24, 0x5E	; 94
 2a2:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011110, 0x20, ChanB.gain); // Set IC4 Pot 2 to overdrive gain
 2a6:	49 81       	ldd	r20, Y+1	; 0x01
 2a8:	60 e2       	ldi	r22, 0x20	; 32
 2aa:	8e e5       	ldi	r24, 0x5E	; 94
 2ac:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011110, 0x40, 0x00); // Set IC4 Pot 3 to distortion volume
 2b0:	40 e0       	ldi	r20, 0x00	; 0
 2b2:	60 e4       	ldi	r22, 0x40	; 64
 2b4:	8e e5       	ldi	r24, 0x5E	; 94
 2b6:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011110, 0x60, ChanB.volume); // Set IC4 Pot 4 to overdrive volume
 2ba:	4e 81       	ldd	r20, Y+6	; 0x06
 2bc:	60 e6       	ldi	r22, 0x60	; 96
 2be:	8e e5       	ldi	r24, 0x5E	; 94
 2c0:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
 2c4:	16 c0       	rjmp	.+44     	; 0x2f2 <_Z10updatePotsv+0x116>
		
	}
	else {
		sendI2C(0b01011110, 0x00, ChanB.gain); // Set IC4 Pot 1 to distortion gain
 2c6:	c0 e0       	ldi	r28, 0x00	; 0
 2c8:	d0 e2       	ldi	r29, 0x20	; 32
 2ca:	49 81       	ldd	r20, Y+1	; 0x01
 2cc:	60 e0       	ldi	r22, 0x00	; 0
 2ce:	8e e5       	ldi	r24, 0x5E	; 94
 2d0:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011110, 0x20, 0x00); // Set IC4 Pot 2 to overdrive gain
 2d4:	40 e0       	ldi	r20, 0x00	; 0
 2d6:	60 e2       	ldi	r22, 0x20	; 32
 2d8:	8e e5       	ldi	r24, 0x5E	; 94
 2da:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011110, 0x40, ChanB.volume); // Set IC4 Pot 3 to distortion volume
 2de:	4e 81       	ldd	r20, Y+6	; 0x06
 2e0:	60 e4       	ldi	r22, 0x40	; 64
 2e2:	8e e5       	ldi	r24, 0x5E	; 94
 2e4:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
		sendI2C(0b01011110, 0x60, 0x00); // Set IC4 Pot 4 to overdrive volume
 2e8:	40 e0       	ldi	r20, 0x00	; 0
 2ea:	60 e6       	ldi	r22, 0x60	; 96
 2ec:	8e e5       	ldi	r24, 0x5E	; 94
 2ee:	0e 94 c0 00 	call	0x180	; 0x180 <_Z7sendI2Chhh>
	}
}
 2f2:	df 91       	pop	r29
 2f4:	cf 91       	pop	r28
 2f6:	08 95       	ret

000002f8 <_Z7getBytev>:
	while(*sToSend)
	sendChar(*sToSend++);
}

unsigned char getByte(void) {
	while(!(USARTD0_STATUS & USART_RXCIF_bm));
 2f8:	e1 ec       	ldi	r30, 0xC1	; 193
 2fa:	f9 e0       	ldi	r31, 0x09	; 9
 2fc:	80 81       	ld	r24, Z
 2fe:	88 23       	and	r24, r24
 300:	ec f7       	brge	.-6      	; 0x2fc <_Z7getBytev+0x4>
	return USARTD0_DATA;
 302:	80 91 c0 09 	lds	r24, 0x09C0
}
 306:	08 95       	ret

00000308 <main>:
};

driveConfig ChanA, ChanB;

int main(void) {
	init();
 308:	0e 94 76 00 	call	0xec	; 0xec <_Z4initv>
	initUSART();
 30c:	0e 94 a7 00 	call	0x14e	; 0x14e <_Z9initUSARTv>
	initI2C();
 310:	0e 94 b3 00 	call	0x166	; 0x166 <_Z7initI2Cv>
	updatePots();
 314:	0e 94 ee 00 	call	0x1dc	; 0x1dc <_Z10updatePotsv>
	
	while (1) {
		
		//updatePots();
		if(USARTD0_STATUS & USART_RXCIF_bm) { // If there is unread data from Main CPU...
 318:	c1 ec       	ldi	r28, 0xC1	; 193
 31a:	d9 e0       	ldi	r29, 0x09	; 9
		//	getString(x);
			unsigned char a = getByte();
			//if(a != 0x10)
			ChanA.instVol=a;
 31c:	07 e0       	ldi	r16, 0x07	; 7
 31e:	10 e2       	ldi	r17, 0x20	; 32
	updatePots();
	
	while (1) {
		
		//updatePots();
		if(USARTD0_STATUS & USART_RXCIF_bm) { // If there is unread data from Main CPU...
 320:	88 81       	ld	r24, Y
 322:	88 23       	and	r24, r24
 324:	34 f4       	brge	.+12     	; 0x332 <main+0x2a>
		//	getString(x);
			unsigned char a = getByte();
 326:	0e 94 7c 01 	call	0x2f8	; 0x2f8 <_Z7getBytev>
			//if(a != 0x10)
			ChanA.instVol=a;
 32a:	f8 01       	movw	r30, r16
 32c:	80 83       	st	Z, r24
			//decodeString(x);
			updatePots();
 32e:	0e 94 ee 00 	call	0x1dc	; 0x1dc <_Z10updatePotsv>
 332:	ff ef       	ldi	r31, 0xFF	; 255
 334:	21 ee       	ldi	r18, 0xE1	; 225
 336:	84 e0       	ldi	r24, 0x04	; 4
 338:	f1 50       	subi	r31, 0x01	; 1
 33a:	20 40       	sbci	r18, 0x00	; 0
 33c:	80 40       	sbci	r24, 0x00	; 0
 33e:	e1 f7       	brne	.-8      	; 0x338 <main+0x30>
 340:	00 c0       	rjmp	.+0      	; 0x342 <main+0x3a>
 342:	00 00       	nop
 344:	ed cf       	rjmp	.-38     	; 0x320 <main+0x18>

00000346 <_GLOBAL__sub_I_x>:
void initUSART(void);
void initI2C(void);

char *x;

struct driveConfig {
 346:	e7 e0       	ldi	r30, 0x07	; 7
 348:	f0 e2       	ldi	r31, 0x20	; 32
 34a:	82 e3       	ldi	r24, 0x32	; 50
 34c:	80 83       	st	Z, r24
 34e:	11 82       	std	Z+1, r1	; 0x01
 350:	3b e4       	ldi	r19, 0x4B	; 75
 352:	32 83       	std	Z+2, r19	; 0x02
 354:	94 e6       	ldi	r25, 0x64	; 100
 356:	93 83       	std	Z+3, r25	; 0x03
 358:	94 83       	std	Z+4, r25	; 0x04
 35a:	21 e0       	ldi	r18, 0x01	; 1
 35c:	25 83       	std	Z+5, r18	; 0x05
 35e:	86 83       	std	Z+6, r24	; 0x06
 360:	e0 e0       	ldi	r30, 0x00	; 0
 362:	f0 e2       	ldi	r31, 0x20	; 32
 364:	80 83       	st	Z, r24
 366:	11 82       	std	Z+1, r1	; 0x01
 368:	32 83       	std	Z+2, r19	; 0x02
 36a:	93 83       	std	Z+3, r25	; 0x03
 36c:	94 83       	std	Z+4, r25	; 0x04
 36e:	25 83       	std	Z+5, r18	; 0x05
 370:	86 83       	std	Z+6, r24	; 0x06
 372:	08 95       	ret

00000374 <__tablejump2__>:
 374:	ee 0f       	add	r30, r30
 376:	ff 1f       	adc	r31, r31
 378:	05 90       	lpm	r0, Z+
 37a:	f4 91       	lpm	r31, Z
 37c:	e0 2d       	mov	r30, r0
 37e:	09 94       	ijmp

00000380 <_exit>:
 380:	f8 94       	cli

00000382 <__stop_program>:
 382:	ff cf       	rjmp	.-2      	; 0x382 <__stop_program>
