TimeQuest Timing Analyzer report for PRJ_DSD
Sat Jul 01 21:38:21 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 30. Fast Model Hold: 'clk'
 31. Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PRJ_DSD                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DIV_clk:DIV_CLK_PORTMAP|temp } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 121.76 MHz ; 121.76 MHz      ; clk                          ;      ;
; 200.44 MHz ; 200.44 MHz      ; DIV_clk:DIV_CLK_PORTMAP|temp ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -7.213 ; -431.545      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.989 ; -81.651       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.719 ; -2.719        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.391  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -85.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.213 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.236      ;
; -7.213 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.236      ;
; -7.187 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.015     ; 8.208      ;
; -7.175 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.195      ;
; -7.171 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.191      ;
; -7.158 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; -0.002     ; 8.192      ;
; -7.149 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.181      ;
; -7.147 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.179      ;
; -7.146 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.178      ;
; -7.141 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.191      ;
; -7.141 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.191      ;
; -7.139 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.189      ;
; -7.139 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.189      ;
; -7.120 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.152      ;
; -7.120 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.152      ;
; -7.119 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.151      ;
; -7.117 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.149      ;
; -7.113 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.145      ;
; -7.111 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.143      ;
; -7.111 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.143      ;
; -7.110 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.142      ;
; -7.108 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.131      ;
; -7.108 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.131      ;
; -7.082 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.015     ; 8.103      ;
; -7.075 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.098      ;
; -7.075 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.098      ;
; -7.070 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.090      ;
; -7.066 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.086      ;
; -7.053 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; -0.002     ; 8.087      ;
; -7.049 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.015     ; 8.070      ;
; -7.048 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 8.069      ;
; -7.047 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.070      ;
; -7.047 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.013     ; 8.070      ;
; -7.044 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.076      ;
; -7.042 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.074      ;
; -7.041 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.073      ;
; -7.037 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.057      ;
; -7.036 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.086      ;
; -7.036 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.086      ;
; -7.035 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE ; clk          ; clk         ; 1.000        ; 0.007      ; 8.078      ;
; -7.034 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.084      ;
; -7.034 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.084      ;
; -7.033 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.053      ;
; -7.021 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.015     ; 8.042      ;
; -7.020 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; -0.002     ; 8.054      ;
; -7.015 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.047      ;
; -7.015 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.047      ;
; -7.014 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.046      ;
; -7.012 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.044      ;
; -7.011 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.043      ;
; -7.009 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.029      ;
; -7.009 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.041      ;
; -7.008 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.040      ;
; -7.008 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.040      ;
; -7.006 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.038      ;
; -7.006 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.038      ;
; -7.005 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.016     ; 8.025      ;
; -7.005 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.037      ;
; -7.003 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.053      ;
; -7.003 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.053      ;
; -7.001 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.051      ;
; -7.001 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.051      ;
; -6.999 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]   ; clk          ; clk         ; 1.000        ; -0.003     ; 8.032      ;
; -6.992 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; -0.002     ; 8.026      ;
; -6.983 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.015      ;
; -6.982 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.014      ;
; -6.982 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.014      ;
; -6.981 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.013      ;
; -6.981 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.013      ;
; -6.980 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.012      ;
; -6.979 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.011      ;
; -6.975 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.025      ;
; -6.975 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.025      ;
; -6.975 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.007      ;
; -6.973 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.023      ;
; -6.973 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.014      ; 8.023      ;
; -6.973 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.005      ;
; -6.973 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.004     ; 8.005      ;
; -6.972 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.004     ; 8.004      ;
; -6.954 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.004     ; 7.986      ;
; -6.954 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.004     ; 7.986      ;
; -6.953 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.004     ; 7.985      ;
; -6.951 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.004     ; 7.983      ;
; -6.947 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.004     ; 7.979      ;
; -6.945 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.004     ; 7.977      ;
; -6.945 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.004     ; 7.977      ;
; -6.944 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.004     ; 7.976      ;
; -6.943 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 7.964      ;
; -6.933 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.013     ; 7.956      ;
; -6.933 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.013     ; 7.956      ;
; -6.930 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE ; clk          ; clk         ; 1.000        ; 0.007      ; 7.973      ;
; -6.919 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]   ; clk          ; clk         ; 1.000        ; -0.003     ; 7.952      ;
; -6.910 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.015     ; 7.931      ;
; -6.907 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.015     ; 7.928      ;
; -6.897 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE ; clk          ; clk         ; 1.000        ; 0.007      ; 7.940      ;
; -6.895 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.016     ; 7.915      ;
; -6.894 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]   ; clk          ; clk         ; 1.000        ; -0.003     ; 7.927      ;
; -6.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25]   ; clk          ; clk         ; 1.000        ; 0.001      ; 7.928      ;
; -6.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[28]   ; clk          ; clk         ; 1.000        ; 0.001      ; 7.928      ;
; -6.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.016     ; 7.911      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.989 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 5.022      ;
; -3.989 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 5.022      ;
; -3.953 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.989      ;
; -3.953 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.989      ;
; -3.833 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.872      ;
; -3.832 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.871      ;
; -3.831 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.870      ;
; -3.831 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.870      ;
; -3.831 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.870      ;
; -3.830 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.869      ;
; -3.829 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.868      ;
; -3.820 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.853      ;
; -3.820 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.853      ;
; -3.811 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.847      ;
; -3.810 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.846      ;
; -3.809 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.845      ;
; -3.809 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.845      ;
; -3.809 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.845      ;
; -3.808 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.844      ;
; -3.807 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.843      ;
; -3.793 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.826      ;
; -3.793 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.826      ;
; -3.767 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 4.806      ;
; -3.745 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.781      ;
; -3.743 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.779      ;
; -3.740 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.776      ;
; -3.740 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.776      ;
; -3.739 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.775      ;
; -3.721 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.754      ;
; -3.718 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.751      ;
; -3.718 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.751      ;
; -3.717 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.750      ;
; -3.663 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.696      ;
; -3.663 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.696      ;
; -3.642 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.678      ;
; -3.641 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.677      ;
; -3.640 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.676      ;
; -3.640 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.676      ;
; -3.640 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.676      ;
; -3.639 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.675      ;
; -3.638 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.674      ;
; -3.615 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.651      ;
; -3.614 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.650      ;
; -3.613 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.649      ;
; -3.613 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.649      ;
; -3.613 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.649      ;
; -3.612 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.648      ;
; -3.611 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.647      ;
; -3.589 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.622      ;
; -3.576 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.612      ;
; -3.553 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.589      ;
; -3.552 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.585      ;
; -3.549 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.585      ;
; -3.549 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.582      ;
; -3.549 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.582      ;
; -3.548 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.581      ;
; -3.543 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.579      ;
; -3.542 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.578      ;
; -3.541 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.577      ;
; -3.541 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.577      ;
; -3.541 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.577      ;
; -3.540 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.576      ;
; -3.539 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.575      ;
; -3.531 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.567      ;
; -3.531 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.567      ;
; -3.530 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.566      ;
; -3.530 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.566      ;
; -3.530 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.566      ;
; -3.525 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.558      ;
; -3.522 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.555      ;
; -3.522 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.555      ;
; -3.521 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.554      ;
; -3.521 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.554      ;
; -3.521 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.554      ;
; -3.509 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.542      ;
; -3.509 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.542      ;
; -3.508 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.541      ;
; -3.508 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.541      ;
; -3.508 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.541      ;
; -3.477 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.513      ;
; -3.466 ; ADC_0808:ADC_PORTMAP|cnt[8] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.499      ;
; -3.466 ; ADC_0808:ADC_PORTMAP|cnt[8] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.499      ;
; -3.453 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.486      ;
; -3.450 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.483      ;
; -3.450 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.483      ;
; -3.449 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.482      ;
; -3.445 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.481      ;
; -3.441 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.477      ;
; -3.423 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.456      ;
; -3.420 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.453      ;
; -3.419 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.452      ;
; -3.414 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.447      ;
; -3.414 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 4.447      ;
; -3.401 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.437      ;
; -3.400 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.436      ;
; -3.399 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.435      ;
; -3.399 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.435      ;
; -3.399 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.435      ;
; -3.398 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.434      ;
; -3.397 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.433      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.719 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 2.860      ; 0.657      ;
; -2.219 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 2.860      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.556  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.563  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.565  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.567  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.833      ;
; 0.755  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.021      ;
; 0.802  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.069      ;
; 0.805  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.071      ;
; 0.818  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.084      ;
; 0.819  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.825  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.091      ;
; 0.829  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.095      ;
; 0.831  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.097      ;
; 0.839  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.861  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.127      ;
; 0.869  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.134      ;
; 0.871  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.137      ;
; 0.876  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.142      ;
; 0.917  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.181      ;
; 0.922  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.186      ;
; 1.012  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.277      ;
; 1.013  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.278      ;
; 1.013  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.278      ;
; 1.013  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.278      ;
; 1.017  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.282      ;
; 1.018  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.283      ;
; 1.036  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.300      ;
; 1.058  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.322      ;
; 1.063  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.327      ;
; 1.064  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.329      ;
; 1.110  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.376      ;
; 1.195  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.461      ;
; 1.208  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.212  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.478      ;
; 1.219  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.485      ;
; 1.223  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.489      ;
; 1.224  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.490      ;
; 1.229  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.498      ;
; 1.231  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.497      ;
; 1.241  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.505      ;
; 1.252  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.521      ;
; 1.254  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.523      ;
; 1.265  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.267  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.272  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; -0.009     ; 1.529      ;
; 1.285  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.551      ;
; 1.291  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; -0.002     ; 1.555      ;
; 1.333  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.599      ;
; 1.343  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.609      ;
; 1.347  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.613      ;
; 1.348  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.614      ;
; 1.352  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.618      ;
; 1.356  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.622      ;
; 1.394  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.662      ;
; 1.395  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.002      ; 1.663      ;
; 1.399  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.665      ;
; 1.400  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.666      ;
; 1.401  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.416  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.682      ;
; 1.459  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.725      ;
; 1.482  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.482  ; UART_tx:UART_PORTMAP|cnt[3]               ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.748      ;
; 1.489  ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.755      ;
; 1.497  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.763      ;
; 1.498  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.764      ;
; 1.501  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; -0.003     ; 1.764      ;
; 1.501  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.767      ;
; 1.508  ; UART_tx:UART_PORTMAP|cnt[6]               ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.508  ; UART_tx:UART_PORTMAP|cnt[7]               ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.774      ;
; 1.513  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.779      ;
; 1.529  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.529  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.529  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.795      ;
; 1.532  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.798      ;
; 1.562  ; UART_tx:UART_PORTMAP|cnt[5]               ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.828      ;
; 1.568  ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.834      ;
; 1.569  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; -0.010     ; 1.825      ;
; 1.574  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; -0.022     ; 1.818      ;
; 1.579  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]       ; clk                          ; clk         ; 0.000        ; -0.020     ; 1.825      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.657      ;
; 1.039 ; ADC_0808:ADC_PORTMAP|oe      ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.305      ;
; 1.203 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.469      ;
; 1.295 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.561      ;
; 1.303 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.569      ;
; 1.354 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.620      ;
; 1.368 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.634      ;
; 1.369 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.635      ;
; 1.371 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.637      ;
; 1.399 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.665      ;
; 1.399 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.665      ;
; 1.471 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.737      ;
; 1.476 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.742      ;
; 1.478 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.744      ;
; 1.480 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.746      ;
; 1.510 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.776      ;
; 1.511 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.777      ;
; 1.513 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.779      ;
; 1.535 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.801      ;
; 1.540 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.806      ;
; 1.548 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.814      ;
; 1.548 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.814      ;
; 1.554 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.820      ;
; 1.565 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.831      ;
; 1.569 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.835      ;
; 1.570 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.836      ;
; 1.571 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.837      ;
; 1.662 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.928      ;
; 1.681 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.947      ;
; 1.682 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 1.951      ;
; 1.730 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.996      ;
; 1.748 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.017      ;
; 1.749 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.018      ;
; 1.749 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.018      ;
; 1.750 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.019      ;
; 1.750 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.019      ;
; 1.751 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.020      ;
; 1.752 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.003      ; 2.021      ;
; 1.760 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.026      ;
; 1.791 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.057      ;
; 1.839 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.105      ;
; 1.855 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.121      ;
; 1.862 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.128      ;
; 1.869 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.132      ;
; 1.876 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.142      ;
; 1.881 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.147      ;
; 1.897 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.163      ;
; 1.898 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.164      ;
; 1.917 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.183      ;
; 1.935 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.201      ;
; 1.938 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.204      ;
; 1.941 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.207      ;
; 1.962 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.228      ;
; 1.969 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.235      ;
; 1.989 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.255      ;
; 1.991 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.257      ;
; 1.995 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.261      ;
; 2.003 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.266      ;
; 2.005 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.271      ;
; 2.006 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.272      ;
; 2.011 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.274      ;
; 2.011 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.277      ;
; 2.022 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.285      ;
; 2.024 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.290      ;
; 2.036 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.302      ;
; 2.039 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.305      ;
; 2.042 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.308      ;
; 2.054 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.320      ;
; 2.060 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.326      ;
; 2.061 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.327      ;
; 2.063 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.329      ;
; 2.077 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.340      ;
; 2.077 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.343      ;
; 2.079 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.345      ;
; 2.081 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.347      ;
; 2.083 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.349      ;
; 2.085 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.348      ;
; 2.091 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.357      ;
; 2.091 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.357      ;
; 2.101 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.364      ;
; 2.104 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.370      ;
; 2.110 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.376      ;
; 2.111 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.377      ;
; 2.111 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.377      ;
; 2.113 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.379      ;
; 2.114 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.380      ;
; 2.121 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.387      ;
; 2.121 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.387      ;
; 2.123 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.386      ;
; 2.129 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.392      ;
; 2.129 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.395      ;
; 2.131 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.397      ;
; 2.137 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 2.400      ;
; 2.138 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.404      ;
; 2.148 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.414      ;
; 2.153 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.419      ;
; 2.153 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.419      ;
; 2.160 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.426      ;
; 2.161 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.427      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.500  ; 7.500  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.210  ; 7.210  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.500  ; 7.500  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.532  ; 6.532  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.616  ; 6.616  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.738  ; 6.738  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.820  ; 6.820  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.741  ; 5.741  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.838  ; 5.838  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.115  ; 4.115  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 49.929 ; 49.929 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 49.653 ; 49.653 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 49.929 ; 49.929 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 49.343 ; 49.343 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 49.259 ; 49.259 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 49.336 ; 49.336 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 49.068 ; 49.068 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 48.901 ; 48.901 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 48.419 ; 48.419 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 4.631  ; 4.631  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 4.828  ; 4.828  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise    ; Fall    ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.511  ; -5.511  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.980  ; -6.980  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -7.270  ; -7.270  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.302  ; -6.302  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.386  ; -6.386  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.508  ; -6.508  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.590  ; -6.590  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.511  ; -5.511  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.608  ; -5.608  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.462  ; -3.462  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -9.877  ; -9.877  ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -9.877  ; -9.877  ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -10.474 ; -10.474 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -10.289 ; -10.289 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -10.184 ; -10.184 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -10.226 ; -10.226 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -10.135 ; -10.135 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -9.930  ; -9.930  ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -10.845 ; -10.845 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -4.251  ; -4.251  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -4.204  ; -4.204  ; Rise       ; clk                          ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.821  ; 6.821  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.884  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.779 ; 10.779 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.611  ; 9.611  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.597 ; 10.597 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.624 ; 10.624 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.635 ; 10.635 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.624 ; 10.624 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.614 ; 10.614 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.072 ; 10.072 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.086 ; 10.086 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.076 ; 10.076 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.515 ; 10.515 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.083 ; 10.083 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.541 ; 10.541 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.566 ; 10.566 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.585 ; 10.585 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.779 ; 10.779 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.859  ; 6.859  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.545  ; 6.545  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 5.884  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 8.079  ; 8.079  ; Rise       ; clk                          ;
; e                ; clk                          ; 9.992  ; 9.992  ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 10.259 ; 10.259 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 9.979  ; 9.979  ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 10.259 ; 10.259 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 9.416  ; 9.416  ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 10.175 ; 10.175 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 8.629  ; 8.629  ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 8.623  ; 8.623  ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 10.010 ; 10.010 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 8.766  ; 8.766  ; Rise       ; clk                          ;
; rs               ; clk                          ; 9.303  ; 9.303  ; Rise       ; clk                          ;
+------------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.821  ; 6.821  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.884  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.611  ; 9.611  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.611  ; 9.611  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.597 ; 10.597 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.624 ; 10.624 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.635 ; 10.635 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.624 ; 10.624 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.614 ; 10.614 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.072 ; 10.072 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.086 ; 10.086 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.076 ; 10.076 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.515 ; 10.515 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.083 ; 10.083 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.541 ; 10.541 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.566 ; 10.566 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.585 ; 10.585 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.779 ; 10.779 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.859  ; 6.859  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.545  ; 6.545  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 5.884  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 8.079  ; 8.079  ; Rise       ; clk                          ;
; e                ; clk                          ; 9.992  ; 9.992  ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 8.623  ; 8.623  ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 9.979  ; 9.979  ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 10.259 ; 10.259 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 9.416  ; 9.416  ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 10.175 ; 10.175 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 8.629  ; 8.629  ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 8.623  ; 8.623  ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 10.010 ; 10.010 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 8.766  ; 8.766  ; Rise       ; clk                          ;
; rs               ; clk                          ; 9.303  ; 9.303  ; Rise       ; clk                          ;
+------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+----------------+-------------+--------+----+----+--------+
; Input Port     ; Output Port ; RR     ; RF ; FR ; FF     ;
+----------------+-------------+--------+----+----+--------+
; data_adc_in[0] ; led_bin[0]  ; 10.204 ;    ;    ; 10.204 ;
; data_adc_in[1] ; led_bin[1]  ; 9.528  ;    ;    ; 9.528  ;
; data_adc_in[2] ; led_bin[2]  ; 10.840 ;    ;    ; 10.840 ;
; data_adc_in[3] ; led_bin[3]  ; 9.513  ;    ;    ; 9.513  ;
; data_adc_in[4] ; led_bin[4]  ; 9.938  ;    ;    ; 9.938  ;
; data_adc_in[5] ; led_bin[5]  ; 11.050 ;    ;    ; 11.050 ;
; data_adc_in[6] ; led_bin[6]  ; 10.474 ;    ;    ; 10.474 ;
; data_adc_in[7] ; led_bin[7]  ; 10.801 ;    ;    ; 10.801 ;
+----------------+-------------+--------+----+----+--------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+----------------+-------------+--------+----+----+--------+
; Input Port     ; Output Port ; RR     ; RF ; FR ; FF     ;
+----------------+-------------+--------+----+----+--------+
; data_adc_in[0] ; led_bin[0]  ; 10.204 ;    ;    ; 10.204 ;
; data_adc_in[1] ; led_bin[1]  ; 9.528  ;    ;    ; 9.528  ;
; data_adc_in[2] ; led_bin[2]  ; 10.840 ;    ;    ; 10.840 ;
; data_adc_in[3] ; led_bin[3]  ; 9.513  ;    ;    ; 9.513  ;
; data_adc_in[4] ; led_bin[4]  ; 9.938  ;    ;    ; 9.938  ;
; data_adc_in[5] ; led_bin[5]  ; 11.050 ;    ;    ; 11.050 ;
; data_adc_in[6] ; led_bin[6]  ; 10.474 ;    ;    ; 10.474 ;
; data_adc_in[7] ; led_bin[7]  ; 10.801 ;    ;    ; 10.801 ;
+----------------+-------------+--------+----+----+--------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.856 ; -150.065      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.228 ; -24.973       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.710 ; -1.710        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -85.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                   ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.856 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.878      ;
; -2.856 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.878      ;
; -2.811 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.833      ;
; -2.811 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.833      ;
; -2.787 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.807      ;
; -2.786 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.808      ;
; -2.786 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.808      ;
; -2.768 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.790      ;
; -2.768 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.790      ;
; -2.742 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.762      ;
; -2.727 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.747      ;
; -2.719 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.737      ;
; -2.717 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.745      ;
; -2.717 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.737      ;
; -2.716 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.738      ;
; -2.716 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.738      ;
; -2.715 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.743      ;
; -2.715 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.733      ;
; -2.714 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.742      ;
; -2.699 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.719      ;
; -2.689 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.719      ;
; -2.688 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.718      ;
; -2.688 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.718      ;
; -2.687 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.734      ;
; -2.686 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.716      ;
; -2.686 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.733      ;
; -2.685 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.732      ;
; -2.685 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.732      ;
; -2.685 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.707      ;
; -2.685 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.010     ; 3.707      ;
; -2.684 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.714      ;
; -2.682 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.702      ;
; -2.681 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.711      ;
; -2.681 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.711      ;
; -2.680 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.710      ;
; -2.679 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.711      ;
; -2.674 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.692      ;
; -2.672 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.700      ;
; -2.670 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.698      ;
; -2.670 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.688      ;
; -2.669 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.697      ;
; -2.668 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE ; clk          ; clk         ; 1.000        ; 0.007      ; 3.707      ;
; -2.657 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.677      ;
; -2.654 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.684      ;
; -2.653 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.677      ;
; -2.653 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.677      ;
; -2.649 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.667      ;
; -2.647 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.667      ;
; -2.647 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.675      ;
; -2.645 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.673      ;
; -2.645 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.663      ;
; -2.644 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.672      ;
; -2.644 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.674      ;
; -2.643 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.673      ;
; -2.643 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.673      ;
; -2.642 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.689      ;
; -2.641 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.671      ;
; -2.641 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.688      ;
; -2.640 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.687      ;
; -2.640 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.687      ;
; -2.639 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.659      ;
; -2.639 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.669      ;
; -2.636 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.666      ;
; -2.636 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.666      ;
; -2.635 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.665      ;
; -2.634 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.666      ;
; -2.631 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.649      ;
; -2.629 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.657      ;
; -2.627 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.655      ;
; -2.627 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[17]   ; clk          ; clk         ; 1.000        ; -0.014     ; 3.645      ;
; -2.626 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20]   ; clk          ; clk         ; 1.000        ; -0.004     ; 3.654      ;
; -2.623 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE ; clk          ; clk         ; 1.000        ; 0.007      ; 3.662      ;
; -2.619 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.649      ;
; -2.618 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.648      ;
; -2.618 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.648      ;
; -2.617 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.664      ;
; -2.616 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3]   ; clk          ; clk         ; 1.000        ; -0.012     ; 3.636      ;
; -2.616 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.646      ;
; -2.616 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.663      ;
; -2.615 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.662      ;
; -2.615 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.662      ;
; -2.614 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.644      ;
; -2.611 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.641      ;
; -2.611 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.641      ;
; -2.610 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.640      ;
; -2.609 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|e               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.641      ;
; -2.609 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.639      ;
; -2.608 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.632      ;
; -2.608 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2]   ; clk          ; clk         ; 1.000        ; -0.008     ; 3.632      ;
; -2.603 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.633      ;
; -2.601 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[15]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.631      ;
; -2.600 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.630      ;
; -2.600 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.630      ;
; -2.599 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.646      ;
; -2.598 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]    ; clk          ; clk         ; 1.000        ; -0.002     ; 3.628      ;
; -2.598 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.645      ;
; -2.598 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE ; clk          ; clk         ; 1.000        ; 0.007      ; 3.637      ;
; -2.597 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.644      ;
; -2.597 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27]   ; clk          ; clk         ; 1.000        ; 0.015      ; 3.644      ;
; -2.596 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10]   ; clk          ; clk         ; 1.000        ; -0.002     ; 3.626      ;
+--------+------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.228 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.257      ;
; -1.228 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.257      ;
; -1.205 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.237      ;
; -1.205 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.237      ;
; -1.197 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.229      ;
; -1.197 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.229      ;
; -1.196 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.228      ;
; -1.196 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.228      ;
; -1.196 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.228      ;
; -1.195 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.227      ;
; -1.194 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.226      ;
; -1.174 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.209      ;
; -1.174 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.209      ;
; -1.173 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.208      ;
; -1.173 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.208      ;
; -1.173 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.208      ;
; -1.172 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.207      ;
; -1.171 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.003      ; 2.206      ;
; -1.155 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.001      ; 2.188      ;
; -1.153 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.181      ;
; -1.151 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.179      ;
; -1.149 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.177      ;
; -1.149 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.177      ;
; -1.135 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.164      ;
; -1.135 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.164      ;
; -1.132 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.004      ; 2.168      ;
; -1.130 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.161      ;
; -1.128 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.159      ;
; -1.126 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.157      ;
; -1.126 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.157      ;
; -1.119 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.148      ;
; -1.119 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.148      ;
; -1.104 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.136      ;
; -1.104 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.136      ;
; -1.103 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.135      ;
; -1.103 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.135      ;
; -1.103 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.135      ;
; -1.102 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.134      ;
; -1.101 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.133      ;
; -1.088 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.120      ;
; -1.088 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.120      ;
; -1.087 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.119      ;
; -1.087 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.119      ;
; -1.087 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.119      ;
; -1.086 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.118      ;
; -1.085 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.117      ;
; -1.082 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.111      ;
; -1.082 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.111      ;
; -1.063 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.091      ;
; -1.063 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.091      ;
; -1.062 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.090      ;
; -1.062 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.001      ; 2.095      ;
; -1.061 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.089      ;
; -1.061 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.089      ;
; -1.060 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.089      ;
; -1.060 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.088      ;
; -1.058 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.086      ;
; -1.056 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.084      ;
; -1.056 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.084      ;
; -1.051 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.083      ;
; -1.051 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.083      ;
; -1.050 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.082      ;
; -1.050 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.082      ;
; -1.050 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.082      ;
; -1.049 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.081      ;
; -1.048 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.080      ;
; -1.046 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.001      ; 2.079      ;
; -1.044 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.072      ;
; -1.042 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.070      ;
; -1.040 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.068      ;
; -1.040 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.068      ;
; -1.040 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.071      ;
; -1.040 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.071      ;
; -1.039 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.070      ;
; -1.038 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.069      ;
; -1.038 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.001     ; 2.069      ;
; -1.037 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.069      ;
; -1.012 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.041      ;
; -1.012 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.041      ;
; -1.012 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.041      ;
; -1.009 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.001      ; 2.042      ;
; -1.007 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.003     ; 2.036      ;
; -1.007 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.035      ;
; -1.005 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.033      ;
; -1.003 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.031      ;
; -1.003 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 2.031      ;
; -0.989 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.021      ;
; -0.984 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.016      ;
; -0.981 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.013      ;
; -0.981 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.013      ;
; -0.980 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.012      ;
; -0.980 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.012      ;
; -0.980 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.012      ;
; -0.979 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.011      ;
; -0.978 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.010      ;
; -0.970 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 1.998      ;
; -0.970 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 1.998      ;
; -0.969 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 1.997      ;
; -0.968 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 1.996      ;
; -0.968 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.004     ; 1.996      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.710 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 1.784      ; 0.367      ;
; -1.210 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 1.784      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.257  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.409      ;
; 0.262  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.265  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.267  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.419      ;
; 0.348  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.370  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.376  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.383  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.536      ;
; 0.389  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.395  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.545      ;
; 0.400  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.552      ;
; 0.401  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.553      ;
; 0.402  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.554      ;
; 0.411  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.562      ;
; 0.419  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.570      ;
; 0.478  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.628      ;
; 0.479  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.629      ;
; 0.479  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.629      ;
; 0.479  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.629      ;
; 0.479  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.629      ;
; 0.481  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.632      ;
; 0.481  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.631      ;
; 0.482  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.632      ;
; 0.486  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.637      ;
; 0.488  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.639      ;
; 0.497  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.530  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.534  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.686      ;
; 0.536  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.688      ;
; 0.537  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.689      ;
; 0.542  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.543  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.695      ;
; 0.551  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.555  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.559  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; -0.002     ; 0.709      ;
; 0.559  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.004      ; 0.715      ;
; 0.560  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.004      ; 0.716      ;
; 0.566  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.719      ;
; 0.569  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.004      ; 0.725      ;
; 0.570  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; -0.007     ; 0.715      ;
; 0.580  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.731      ;
; 0.580  ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.732      ;
; 0.585  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.737      ;
; 0.604  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.756      ;
; 0.609  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.762      ;
; 0.619  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.621  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.773      ;
; 0.639  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.640  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.793      ;
; 0.641  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.794      ;
; 0.650  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.651  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.660  ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.663  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663  ; UART_tx:UART_PORTMAP|cnt[1]               ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.663  ; UART_tx:UART_PORTMAP|cnt[3]               ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.666  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.667  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.819      ;
; 0.669  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.669  ; UART_tx:UART_PORTMAP|cnt[6]               ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.821      ;
; 0.671  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.678  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.682  ; UART_tx:UART_PORTMAP|cnt[7]               ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.834      ;
; 0.686  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.686  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.692  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.694  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; -0.004     ; 0.842      ;
; 0.697  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; -0.009     ; 0.840      ;
; 0.697  ; UART_tx:UART_PORTMAP|cnt[5]               ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.698  ; UART_tx:UART_PORTMAP|TX                   ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.850      ;
; 0.702  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.855      ;
; 0.703  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.856      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.468 ; ADC_0808:ADC_PORTMAP|oe      ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.620      ;
; 0.531 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.683      ;
; 0.581 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 0.734      ;
; 0.588 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 0.741      ;
; 0.610 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.763      ;
; 0.614 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.766      ;
; 0.614 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.766      ;
; 0.618 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.771      ;
; 0.646 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.798      ;
; 0.649 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.802      ;
; 0.663 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.815      ;
; 0.664 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.816      ;
; 0.677 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.829      ;
; 0.677 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.829      ;
; 0.683 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.835      ;
; 0.696 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.848      ;
; 0.700 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.852      ;
; 0.702 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.854      ;
; 0.703 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 0.856      ;
; 0.706 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.858      ;
; 0.742 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.899      ;
; 0.753 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.905      ;
; 0.758 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.910      ;
; 0.759 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.911      ;
; 0.773 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.925      ;
; 0.777 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.929      ;
; 0.784 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.940      ;
; 0.784 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.940      ;
; 0.785 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.941      ;
; 0.785 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.941      ;
; 0.785 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.941      ;
; 0.786 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.942      ;
; 0.786 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 0.942      ;
; 0.789 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.941      ;
; 0.801 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.953      ;
; 0.801 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.953      ;
; 0.804 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.956      ;
; 0.816 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.968      ;
; 0.819 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.971      ;
; 0.820 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 0.969      ;
; 0.820 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.972      ;
; 0.824 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.976      ;
; 0.835 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.987      ;
; 0.837 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.989      ;
; 0.838 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.990      ;
; 0.849 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.001      ;
; 0.850 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.002      ;
; 0.852 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.004      ;
; 0.854 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.006      ;
; 0.857 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.009      ;
; 0.860 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.012      ;
; 0.866 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.018      ;
; 0.871 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.023      ;
; 0.872 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.001     ; 1.023      ;
; 0.873 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.001     ; 1.024      ;
; 0.875 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.004     ; 1.023      ;
; 0.876 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.001     ; 1.027      ;
; 0.876 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.028      ;
; 0.878 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.030      ;
; 0.880 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.001     ; 1.031      ;
; 0.881 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.001     ; 1.032      ;
; 0.882 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 1.035      ;
; 0.882 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.034      ;
; 0.889 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 1.038      ;
; 0.889 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.041      ;
; 0.893 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.045      ;
; 0.894 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.046      ;
; 0.903 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.004     ; 1.051      ;
; 0.905 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.057      ;
; 0.907 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.059      ;
; 0.907 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.059      ;
; 0.908 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.060      ;
; 0.908 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.060      ;
; 0.912 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.004     ; 1.060      ;
; 0.914 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.003     ; 1.063      ;
; 0.915 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.062      ;
; 0.919 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 1.072      ;
; 0.923 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.075      ;
; 0.924 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.076      ;
; 0.926 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.078      ;
; 0.927 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.004     ; 1.075      ;
; 0.928 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.080      ;
; 0.930 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 1.083      ;
; 0.933 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 1.086      ;
; 0.936 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.088      ;
; 0.937 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.089      ;
; 0.937 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 1.090      ;
; 0.940 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.004     ; 1.088      ;
; 0.940 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.001      ; 1.093      ;
; 0.942 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.094      ;
; 0.943 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.090      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.781  ; 3.781  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.674  ; 3.674  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.781  ; 3.781  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.346  ; 3.346  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.384  ; 3.384  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.404  ; 3.404  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.465  ; 3.465  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.972  ; 2.972  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.020  ; 3.020  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.146  ; 2.146  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 21.917 ; 21.917 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 21.818 ; 21.818 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 21.917 ; 21.917 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 21.646 ; 21.646 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 21.604 ; 21.604 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 21.614 ; 21.614 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 21.505 ; 21.505 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 21.396 ; 21.396 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 21.201 ; 21.201 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 2.509  ; 2.509  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 2.570  ; 2.570  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.852 ; -2.852 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.554 ; -3.554 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.661 ; -3.661 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.226 ; -3.226 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.264 ; -3.264 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.284 ; -3.284 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.345 ; -3.345 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.852 ; -2.852 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.900 ; -2.900 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.862 ; -1.862 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -4.726 ; -4.726 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -4.780 ; -4.780 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -5.019 ; -5.019 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -4.904 ; -4.904 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -4.840 ; -4.840 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -4.863 ; -4.863 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -4.813 ; -4.813 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -4.726 ; -4.726 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -5.132 ; -5.132 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -2.340 ; -2.340 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -2.285 ; -2.285 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                       ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.804 ; 3.804 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.005 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.772 ; 5.772 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.168 ; 5.168 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.710 ; 5.710 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.732 ; 5.732 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.733 ; 5.733 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.732 ; 5.732 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.722 ; 5.722 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.392 ; 5.392 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.412 ; 5.412 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.402 ; 5.402 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.626 ; 5.626 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.413 ; 5.413 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.652 ; 5.652 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.668 ; 5.668 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.683 ; 5.683 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.772 ; 5.772 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.821 ; 3.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.689 ; 3.689 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 3.005 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 4.512 ; 4.512 ; Rise       ; clk                          ;
; e                ; clk                          ; 5.271 ; 5.271 ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 5.477 ; 5.477 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 5.263 ; 5.263 ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 5.459 ; 5.459 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 5.133 ; 5.133 ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 5.477 ; 5.477 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 4.760 ; 4.760 ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 4.797 ; 4.797 ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 5.422 ; 5.422 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 4.822 ; 4.822 ; Rise       ; clk                          ;
; rs               ; clk                          ; 4.997 ; 4.997 ; Rise       ; clk                          ;
+------------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.804 ; 3.804 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.005 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.168 ; 5.168 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.168 ; 5.168 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.710 ; 5.710 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.732 ; 5.732 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.733 ; 5.733 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.732 ; 5.732 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.722 ; 5.722 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.392 ; 5.392 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.412 ; 5.412 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.402 ; 5.402 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.626 ; 5.626 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.413 ; 5.413 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.652 ; 5.652 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.668 ; 5.668 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.683 ; 5.683 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.772 ; 5.772 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.821 ; 3.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.689 ; 3.689 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 3.005 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 4.512 ; 4.512 ; Rise       ; clk                          ;
; e                ; clk                          ; 5.271 ; 5.271 ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 4.760 ; 4.760 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 5.263 ; 5.263 ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 5.459 ; 5.459 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 5.133 ; 5.133 ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 5.477 ; 5.477 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 4.760 ; 4.760 ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 4.797 ; 4.797 ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 5.422 ; 5.422 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 4.822 ; 4.822 ; Rise       ; clk                          ;
; rs               ; clk                          ; 4.997 ; 4.997 ; Rise       ; clk                          ;
+------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------+
; Propagation Delay                                      ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; data_adc_in[0] ; led_bin[0]  ; 5.689 ;    ;    ; 5.689 ;
; data_adc_in[1] ; led_bin[1]  ; 5.450 ;    ;    ; 5.450 ;
; data_adc_in[2] ; led_bin[2]  ; 5.970 ;    ;    ; 5.970 ;
; data_adc_in[3] ; led_bin[3]  ; 5.438 ;    ;    ; 5.438 ;
; data_adc_in[4] ; led_bin[4]  ; 5.645 ;    ;    ; 5.645 ;
; data_adc_in[5] ; led_bin[5]  ; 6.047 ;    ;    ; 6.047 ;
; data_adc_in[6] ; led_bin[6]  ; 5.812 ;    ;    ; 5.812 ;
; data_adc_in[7] ; led_bin[7]  ; 5.953 ;    ;    ; 5.953 ;
+----------------+-------------+-------+----+----+-------+


+--------------------------------------------------------+
; Minimum Propagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; data_adc_in[0] ; led_bin[0]  ; 5.689 ;    ;    ; 5.689 ;
; data_adc_in[1] ; led_bin[1]  ; 5.450 ;    ;    ; 5.450 ;
; data_adc_in[2] ; led_bin[2]  ; 5.970 ;    ;    ; 5.970 ;
; data_adc_in[3] ; led_bin[3]  ; 5.438 ;    ;    ; 5.438 ;
; data_adc_in[4] ; led_bin[4]  ; 5.645 ;    ;    ; 5.645 ;
; data_adc_in[5] ; led_bin[5]  ; 6.047 ;    ;    ; 6.047 ;
; data_adc_in[6] ; led_bin[6]  ; 5.812 ;    ;    ; 5.812 ;
; data_adc_in[7] ; led_bin[7]  ; 5.953 ;    ;    ; 5.953 ;
+----------------+-------------+-------+----+----+-------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -7.213   ; -2.719 ; N/A      ; N/A     ; -1.380              ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -3.989   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk                          ; -7.213   ; -2.719 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS               ; -513.196 ; -2.719 ; 0.0      ; 0.0     ; -108.38             ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -81.651  ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  clk                          ; -431.545 ; -2.719 ; N/A      ; N/A     ; -85.380             ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.500  ; 7.500  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.210  ; 7.210  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.500  ; 7.500  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.532  ; 6.532  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.616  ; 6.616  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.738  ; 6.738  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.820  ; 6.820  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.741  ; 5.741  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.838  ; 5.838  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.115  ; 4.115  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 49.929 ; 49.929 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 49.653 ; 49.653 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 49.929 ; 49.929 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 49.343 ; 49.343 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 49.259 ; 49.259 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 49.336 ; 49.336 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 49.068 ; 49.068 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 48.901 ; 48.901 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 48.419 ; 48.419 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 4.631  ; 4.631  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 4.828  ; 4.828  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.852 ; -2.852 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.554 ; -3.554 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.661 ; -3.661 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.226 ; -3.226 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.264 ; -3.264 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.284 ; -3.284 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.345 ; -3.345 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.852 ; -2.852 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.900 ; -2.900 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.862 ; -1.862 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -4.726 ; -4.726 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -4.780 ; -4.780 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -5.019 ; -5.019 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -4.904 ; -4.904 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -4.840 ; -4.840 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -4.863 ; -4.863 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -4.813 ; -4.813 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -4.726 ; -4.726 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -5.132 ; -5.132 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -2.340 ; -2.340 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -2.285 ; -2.285 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+--------+--------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.821  ; 6.821  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.884  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.779 ; 10.779 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.611  ; 9.611  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.597 ; 10.597 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.624 ; 10.624 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.611 ; 10.611 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.635 ; 10.635 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.624 ; 10.624 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.614 ; 10.614 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.072 ; 10.072 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.086 ; 10.086 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.076 ; 10.076 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.515 ; 10.515 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.083 ; 10.083 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.541 ; 10.541 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.566 ; 10.566 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.585 ; 10.585 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 10.779 ; 10.779 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.859  ; 6.859  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.545  ; 6.545  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 5.884  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 8.079  ; 8.079  ; Rise       ; clk                          ;
; e                ; clk                          ; 9.992  ; 9.992  ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 10.259 ; 10.259 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 9.979  ; 9.979  ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 10.259 ; 10.259 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 9.416  ; 9.416  ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 10.175 ; 10.175 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 8.629  ; 8.629  ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 8.623  ; 8.623  ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 10.010 ; 10.010 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 8.766  ; 8.766  ; Rise       ; clk                          ;
; rs               ; clk                          ; 9.303  ; 9.303  ; Rise       ; clk                          ;
+------------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                               ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port        ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+------------------+------------------------------+-------+-------+------------+------------------------------+
; ale              ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.804 ; 3.804 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.005 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; led_warring[*]   ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.168 ; 5.168 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.168 ; 5.168 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.710 ; 5.710 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.732 ; 5.732 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.719 ; 5.719 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.733 ; 5.733 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.732 ; 5.732 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.722 ; 5.722 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.392 ; 5.392 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.412 ; 5.412 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.402 ; 5.402 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.626 ; 5.626 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.413 ; 5.413 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.652 ; 5.652 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.668 ; 5.668 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.683 ; 5.683 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  led_warring[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.772 ; 5.772 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.821 ; 3.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC        ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.689 ; 3.689 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc          ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 3.005 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX               ; clk                          ; 4.512 ; 4.512 ; Rise       ; clk                          ;
; e                ; clk                          ; 5.271 ; 5.271 ; Rise       ; clk                          ;
; lcd_data_x[*]    ; clk                          ; 4.760 ; 4.760 ; Rise       ; clk                          ;
;  lcd_data_x[0]   ; clk                          ; 5.263 ; 5.263 ; Rise       ; clk                          ;
;  lcd_data_x[1]   ; clk                          ; 5.459 ; 5.459 ; Rise       ; clk                          ;
;  lcd_data_x[2]   ; clk                          ; 5.133 ; 5.133 ; Rise       ; clk                          ;
;  lcd_data_x[3]   ; clk                          ; 5.477 ; 5.477 ; Rise       ; clk                          ;
;  lcd_data_x[4]   ; clk                          ; 4.760 ; 4.760 ; Rise       ; clk                          ;
;  lcd_data_x[5]   ; clk                          ; 4.797 ; 4.797 ; Rise       ; clk                          ;
;  lcd_data_x[6]   ; clk                          ; 5.422 ; 5.422 ; Rise       ; clk                          ;
;  lcd_data_x[7]   ; clk                          ; 4.822 ; 4.822 ; Rise       ; clk                          ;
; rs               ; clk                          ; 4.997 ; 4.997 ; Rise       ; clk                          ;
+------------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+----------------+-------------+--------+----+----+--------+
; Input Port     ; Output Port ; RR     ; RF ; FR ; FF     ;
+----------------+-------------+--------+----+----+--------+
; data_adc_in[0] ; led_bin[0]  ; 10.204 ;    ;    ; 10.204 ;
; data_adc_in[1] ; led_bin[1]  ; 9.528  ;    ;    ; 9.528  ;
; data_adc_in[2] ; led_bin[2]  ; 10.840 ;    ;    ; 10.840 ;
; data_adc_in[3] ; led_bin[3]  ; 9.513  ;    ;    ; 9.513  ;
; data_adc_in[4] ; led_bin[4]  ; 9.938  ;    ;    ; 9.938  ;
; data_adc_in[5] ; led_bin[5]  ; 11.050 ;    ;    ; 11.050 ;
; data_adc_in[6] ; led_bin[6]  ; 10.474 ;    ;    ; 10.474 ;
; data_adc_in[7] ; led_bin[7]  ; 10.801 ;    ;    ; 10.801 ;
+----------------+-------------+--------+----+----+--------+


+--------------------------------------------------------+
; Minimum Progagation Delay                              ;
+----------------+-------------+-------+----+----+-------+
; Input Port     ; Output Port ; RR    ; RF ; FR ; FF    ;
+----------------+-------------+-------+----+----+-------+
; data_adc_in[0] ; led_bin[0]  ; 5.689 ;    ;    ; 5.689 ;
; data_adc_in[1] ; led_bin[1]  ; 5.450 ;    ;    ; 5.450 ;
; data_adc_in[2] ; led_bin[2]  ; 5.970 ;    ;    ; 5.970 ;
; data_adc_in[3] ; led_bin[3]  ; 5.438 ;    ;    ; 5.438 ;
; data_adc_in[4] ; led_bin[4]  ; 5.645 ;    ;    ; 5.645 ;
; data_adc_in[5] ; led_bin[5]  ; 6.047 ;    ;    ; 6.047 ;
; data_adc_in[6] ; led_bin[6]  ; 5.812 ;    ;    ; 5.812 ;
; data_adc_in[7] ; led_bin[7]  ; 5.953 ;    ;    ; 5.953 ;
+----------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 73738    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 4        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4170     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 73738    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 4        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4170     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 41    ; 41   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Jul 01 21:38:19 2023
Info: Command: quartus_sta PRJ_DSD -c PRJ_DSD
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PRJ_DSD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name DIV_clk:DIV_CLK_PORTMAP|temp DIV_clk:DIV_CLK_PORTMAP|temp
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.213      -431.545 clk 
    Info (332119):    -3.989       -81.651 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -2.719
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.719        -2.719 clk 
    Info (332119):     0.391         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -85.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.856
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.856      -150.065 clk 
    Info (332119):    -1.228       -24.973 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -1.710
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.710        -1.710 clk 
    Info (332119):     0.215         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -85.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sat Jul 01 21:38:21 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


