<?xml version="1.0" encoding="UTF-8"?><oai_dc:dc xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
  <dc:creator>Benitez Lorente, Jes√∫s</dc:creator>
  <dc:creator>Wohlschlager, Markus</dc:creator>
  <dc:title>Fast Data Transfer based on a USB3.0 Super Speed Device</dc:title>
  <dc:identifier>http://zaguan.unizar.es/record/37145</dc:identifier>
  <dc:publisher>Universidad de Zaragoza</dc:publisher>
  <dc:date>2015</dc:date>
  <dc:description>El objetivo de este proyecto es comprobar si el chip FX3 del microcontrolador FX3 Super Speed Device puede realizar una transmision de datos sin errores, para poder realizar el depurado de las se~nales del monitor AVALON1. Estos datos seran generados a una tasa constante de 16 Mbps. Para comprobarlo se llevaran a cabo varios experimentos en los que se utilizara una FPGA como generador de se~nales, el microcontrolador FX3 Super Speed Device como interfaz entre la FPGA y el ordenador y un disco duro externo donde se guardaran los datos enviados desde la FPGA. En el primero de ellos se implementara un contador de 16 bits en la FPGA y se enviaran los datos al ordenador a traves de un USB 3.0 sin ningun tipo de control sobre el buer del DMA lo que producira una gran perdida de datos debido a que el buer sera sobreescrito antes de que de tiempo a mandar los datos al bloque USB. Aunque con este primer experimento no se consigan los objetivos propuestos servira de base al experimento numero dos ya que se aprendera a programar los diferentes modulos del FX3 Super Speed Device, se comprobara que todos los bloques funcionan correctamente y se desarrollaran los scripts de Matlab que serviran de punto de partida para el segundo experimento. En el segundo experimento se enviara desde una FPGA al ordenador a traves del FX3 Super Speed Device una se~nal en diente de sierra. Esta vez se inspeccionara el buer del DMA antes de escribir en el, esto se hara utilizando el  ag DMA0 Ready que indicara si el buer esta preparado para recibir informacion y el  ag DMA0 Watermark que avisara con la antelacion que quiera el usuario de que el buer se va a llenar, esto permitira enviar datos al ordenador sabiendo con certeza de que no se perderan datos en el camino debido al desbordamiento del buer DMA. Por ultimo analizando los datos se llegara a la conclusion de que el chip permite llevar a cabo la transmision con los requerimientos exigidos y se analizara la in uencia de la tasa de transmision sobre la tasa de error recogiendo muestras durante media hora a diferentes frecuencias de reloj.</dc:description>
  <dc:format>pdf</dc:format>
  <dc:language>spa</dc:language>
  <dc:type>info:eu-repo/semantics/masterThesis</dc:type>
  <dc:rights>by-nc-sa</dc:rights>
  <dc:rights>http://creativecommons.org/licenses/by-nc-sa/3.0/</dc:rights>
</oai_dc:dc>