// ==============================================================
// RTL generated by Vivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC
// Version: 2019.1
// Copyright (C) 1986-2019 Xilinx, Inc. All Rights Reserved.
// 
// ===========================================================

#ifndef _cnn_HH_
#define _cnn_HH_

#include "systemc.h"
#include "AESL_pkg.h"

#include "conv_2.h"
#include "conv_1.h"
#include "soft_max.h"
#include "max_pool_1.h"
#include "max_pool_2.h"
#include "flat.h"
#include "cnn_fpext_32ns_64cgu.h"
#include "cnn_mac_muladd_9schv.h"
#include "cnn_mac_muladd_9sciv.h"
#include "cnn_mac_muladd_13cjv.h"
#include "cnn_dense_1_weighbjl.h"
#include "cnn_dense_1_bias_V.h"
#include "cnn_dense_2_weighbkl.h"
#include "cnn_dense_2_bias_V.h"
#include "cnn_dense_out_weibll.h"
#include "cnn_dense_out_biabml.h"
#include "cnn_dense_array_V.h"
#include "cnn_conv_1_input_V.h"
#include "cnn_conv_1_out_V.h"
#include "cnn_max_pool_1_oubnm.h"
#include "cnn_max_pool_1_oubtn.h"
#include "cnn_max_pool_1_oubLp.h"
#include "cnn_conv_2_out_V.h"
#include "cnn_max_pool_2_oucfu.h"
#include "cnn_dense_1_out_V.h"
#include "cnn_dense_2_out_V.h"

namespace ap_rtl {

struct cnn : public sc_module {
    // Port declarations 13
    sc_in_clk ap_clk;
    sc_in< sc_logic > ap_rst;
    sc_in< sc_logic > ap_start;
    sc_out< sc_logic > ap_done;
    sc_out< sc_logic > ap_idle;
    sc_out< sc_logic > ap_ready;
    sc_out< sc_lv<10> > cnn_input_address0;
    sc_out< sc_logic > cnn_input_ce0;
    sc_in< sc_lv<32> > cnn_input_q0;
    sc_out< sc_lv<4> > prediction_output_address0;
    sc_out< sc_logic > prediction_output_ce0;
    sc_out< sc_logic > prediction_output_we0;
    sc_out< sc_lv<32> > prediction_output_d0;
    sc_signal< sc_logic > ap_var_for_const0;


    // Module declarations
    cnn(sc_module_name name);
    SC_HAS_PROCESS(cnn);

    ~cnn();

    sc_trace_file* mVcdFile;

    ofstream mHdltvinHandle;
    ofstream mHdltvoutHandle;
    cnn_dense_1_weighbjl* dense_1_weights_V_U;
    cnn_dense_1_bias_V* dense_1_bias_V_U;
    cnn_dense_2_weighbkl* dense_2_weights_V_U;
    cnn_dense_2_bias_V* dense_2_bias_V_U;
    cnn_dense_out_weibll* dense_out_weights_V_U;
    cnn_dense_out_biabml* dense_out_bias_V_U;
    cnn_dense_array_V* dense_array_V_U;
    cnn_conv_1_input_V* conv_1_input_V_U;
    cnn_conv_1_out_V* conv_1_out_V_U;
    cnn_max_pool_1_oubnm* max_pool_1_out_0_0_U;
    cnn_max_pool_1_oubnm* max_pool_1_out_0_0_2_U;
    cnn_max_pool_1_oubnm* max_pool_1_out_0_0_3_U;
    cnn_max_pool_1_oubnm* max_pool_1_out_0_0_4_U;
    cnn_max_pool_1_oubnm* max_pool_1_out_0_0_5_U;
    cnn_max_pool_1_oubnm* max_pool_1_out_0_0_6_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_1_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_1_1_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_1_2_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_1_3_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_1_4_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_1_5_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_2_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_2_1_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_2_2_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_2_3_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_2_4_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_0_2_5_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_1_0_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_1_0_1_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_1_0_2_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_1_0_3_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_1_0_4_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_1_0_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_1_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_1_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_1_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_1_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_1_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_2_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_2_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_2_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_2_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_1_2_5_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_2_0_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_2_0_1_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_2_0_2_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_2_0_3_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_2_0_4_U;
    cnn_max_pool_1_oubtn* max_pool_1_out_2_0_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_1_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_1_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_1_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_1_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_1_5_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_2_1_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_2_2_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_2_3_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_2_4_U;
    cnn_max_pool_1_oubLp* max_pool_1_out_2_2_5_U;
    cnn_conv_2_out_V* conv_2_out_V_U;
    cnn_max_pool_2_oucfu* max_pool_2_out_V_U;
    cnn_max_pool_2_oucfu* flat_array_V_U;
    cnn_dense_1_out_V* dense_1_out_V_U;
    cnn_dense_2_out_V* dense_2_out_V_U;
    cnn_dense_array_V* prediction_V_U;
    conv_2* grp_conv_2_fu_1042;
    conv_1* grp_conv_1_fu_1211;
    soft_max* grp_soft_max_fu_1221;
    max_pool_1* grp_max_pool_1_fu_1233;
    max_pool_2* grp_max_pool_2_fu_1292;
    flat* grp_flat_fu_1298;
    cnn_fpext_32ns_64cgu<1,2,32,64>* cnn_fpext_32ns_64cgu_U252;
    cnn_mac_muladd_9schv<1,1,9,14,22,22>* cnn_mac_muladd_9schv_U253;
    cnn_mac_muladd_9sciv<1,1,9,13,22,22>* cnn_mac_muladd_9sciv_U254;
    cnn_mac_muladd_13cjv<1,1,13,9,22,22>* cnn_mac_muladd_13cjv_U255;
    sc_signal< sc_lv<32> > ap_CS_fsm;
    sc_signal< sc_logic > ap_CS_fsm_state1;
    sc_signal< sc_lv<15> > dense_1_weights_V_address0;
    sc_signal< sc_logic > dense_1_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_1_weights_V_q0;
    sc_signal< sc_lv<6> > dense_1_bias_V_address0;
    sc_signal< sc_logic > dense_1_bias_V_ce0;
    sc_signal< sc_lv<6> > dense_1_bias_V_q0;
    sc_signal< sc_lv<11> > dense_2_weights_V_address0;
    sc_signal< sc_logic > dense_2_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_2_weights_V_q0;
    sc_signal< sc_lv<5> > dense_2_bias_V_address0;
    sc_signal< sc_logic > dense_2_bias_V_ce0;
    sc_signal< sc_lv<9> > dense_2_bias_V_q0;
    sc_signal< sc_lv<9> > dense_out_weights_V_address0;
    sc_signal< sc_logic > dense_out_weights_V_ce0;
    sc_signal< sc_lv<9> > dense_out_weights_V_q0;
    sc_signal< sc_lv<4> > dense_out_bias_V_address0;
    sc_signal< sc_logic > dense_out_bias_V_ce0;
    sc_signal< sc_lv<8> > dense_out_bias_V_q0;
    sc_signal< sc_lv<5> > i_fu_1314_p2;
    sc_signal< sc_lv<5> > i_reg_2408;
    sc_signal< sc_logic > ap_CS_fsm_state2;
    sc_signal< sc_lv<10> > ix_in_fu_1320_p2;
    sc_signal< sc_lv<10> > ix_in_reg_2413;
    sc_signal< sc_lv<1> > icmp_ln23_fu_1308_p2;
    sc_signal< sc_lv<11> > sub_ln203_fu_1350_p2;
    sc_signal< sc_lv<11> > sub_ln203_reg_2418;
    sc_signal< sc_lv<5> > j_fu_1362_p2;
    sc_signal< sc_lv<5> > j_reg_2426;
    sc_signal< sc_logic > ap_CS_fsm_state3;
    sc_signal< sc_lv<11> > add_ln203_9_fu_1372_p2;
    sc_signal< sc_lv<11> > add_ln203_9_reg_2431;
    sc_signal< sc_lv<1> > icmp_ln25_fu_1356_p2;
    sc_signal< sc_lv<10> > add_ln28_fu_1382_p2;
    sc_signal< sc_lv<10> > add_ln28_reg_2441;
    sc_signal< sc_lv<32> > cnn_input_load_reg_2446;
    sc_signal< sc_logic > ap_CS_fsm_state4;
    sc_signal< sc_lv<14> > select_ln603_3_fu_1663_p3;
    sc_signal< sc_lv<14> > select_ln603_3_reg_2452;
    sc_signal< sc_logic > ap_CS_fsm_state5;
    sc_signal< sc_lv<6> > i_1_fu_1681_p2;
    sc_signal< sc_lv<6> > i_1_reg_2460;
    sc_signal< sc_logic > ap_CS_fsm_state17;
    sc_signal< sc_lv<64> > zext_ln14_fu_1687_p1;
    sc_signal< sc_lv<64> > zext_ln14_reg_2465;
    sc_signal< sc_lv<1> > icmp_ln9_fu_1675_p2;
    sc_signal< sc_lv<15> > zext_ln13_fu_1691_p1;
    sc_signal< sc_lv<15> > zext_ln13_reg_2471;
    sc_signal< sc_lv<9> > j_1_fu_1701_p2;
    sc_signal< sc_lv<9> > j_1_reg_2479;
    sc_signal< sc_logic > ap_CS_fsm_state18;
    sc_signal< sc_lv<15> > add_ln1117_22_fu_1712_p2;
    sc_signal< sc_lv<15> > add_ln1117_22_reg_2484;
    sc_signal< sc_lv<1> > icmp_ln13_fu_1695_p2;
    sc_signal< sc_logic > ap_CS_fsm_state19;
    sc_signal< sc_lv<5> > i_2_fu_1800_p2;
    sc_signal< sc_lv<5> > i_2_reg_2512;
    sc_signal< sc_logic > ap_CS_fsm_state21;
    sc_signal< sc_lv<64> > zext_ln14_1_fu_1806_p1;
    sc_signal< sc_lv<64> > zext_ln14_1_reg_2517;
    sc_signal< sc_lv<1> > icmp_ln9_1_fu_1794_p2;
    sc_signal< sc_lv<12> > zext_ln13_2_fu_1810_p1;
    sc_signal< sc_lv<12> > zext_ln13_2_reg_2523;
    sc_signal< sc_lv<6> > j_2_fu_1820_p2;
    sc_signal< sc_lv<6> > j_2_reg_2531;
    sc_signal< sc_logic > ap_CS_fsm_state22;
    sc_signal< sc_lv<1> > icmp_ln13_1_fu_1814_p2;
    sc_signal< sc_logic > ap_CS_fsm_state23;
    sc_signal< sc_lv<4> > d_fu_1943_p2;
    sc_signal< sc_lv<4> > d_reg_2559;
    sc_signal< sc_logic > ap_CS_fsm_state25;
    sc_signal< sc_lv<64> > zext_ln48_fu_1949_p1;
    sc_signal< sc_lv<64> > zext_ln48_reg_2564;
    sc_signal< sc_lv<1> > icmp_ln41_fu_1937_p2;
    sc_signal< sc_lv<9> > zext_ln46_fu_1953_p1;
    sc_signal< sc_lv<9> > zext_ln46_reg_2570;
    sc_signal< sc_lv<5> > f_fu_1963_p2;
    sc_signal< sc_lv<5> > f_reg_2578;
    sc_signal< sc_logic > ap_CS_fsm_state26;
    sc_signal< sc_lv<1> > icmp_ln46_fu_1957_p2;
    sc_signal< sc_logic > ap_CS_fsm_state27;
    sc_signal< sc_lv<4> > i_3_fu_2056_p2;
    sc_signal< sc_lv<4> > i_3_reg_2606;
    sc_signal< sc_logic > ap_CS_fsm_state30;
    sc_signal< sc_lv<64> > zext_ln70_fu_2062_p1;
    sc_signal< sc_lv<64> > zext_ln70_reg_2611;
    sc_signal< sc_lv<1> > icmp_ln69_fu_2050_p2;
    sc_signal< sc_lv<1> > icmp_ln935_fu_2067_p2;
    sc_signal< sc_lv<1> > icmp_ln935_reg_2621;
    sc_signal< sc_logic > ap_CS_fsm_state31;
    sc_signal< sc_lv<1> > p_Result_41_fu_2073_p3;
    sc_signal< sc_lv<1> > p_Result_41_reg_2626;
    sc_signal< sc_lv<14> > tmp_V_13_fu_2087_p3;
    sc_signal< sc_lv<14> > tmp_V_13_reg_2631;
    sc_signal< sc_lv<32> > sub_ln944_fu_2121_p2;
    sc_signal< sc_lv<32> > sub_ln944_reg_2636;
    sc_signal< sc_lv<32> > or_ln_fu_2231_p3;
    sc_signal< sc_lv<32> > or_ln_reg_2642;
    sc_signal< sc_lv<1> > icmp_ln958_fu_2239_p2;
    sc_signal< sc_lv<1> > icmp_ln958_reg_2647;
    sc_signal< sc_lv<8> > trunc_ln943_fu_2245_p1;
    sc_signal< sc_lv<8> > trunc_ln943_reg_2652;
    sc_signal< sc_lv<4> > dense_array_V_address0;
    sc_signal< sc_logic > dense_array_V_ce0;
    sc_signal< sc_logic > dense_array_V_we0;
    sc_signal< sc_lv<14> > dense_array_V_d0;
    sc_signal< sc_lv<14> > dense_array_V_q0;
    sc_signal< sc_lv<10> > conv_1_input_V_address0;
    sc_signal< sc_logic > conv_1_input_V_ce0;
    sc_signal< sc_logic > conv_1_input_V_we0;
    sc_signal< sc_lv<14> > conv_1_input_V_q0;
    sc_signal< sc_lv<12> > conv_1_out_V_address0;
    sc_signal< sc_logic > conv_1_out_V_ce0;
    sc_signal< sc_logic > conv_1_out_V_we0;
    sc_signal< sc_lv<14> > conv_1_out_V_d0;
    sc_signal< sc_lv<14> > conv_1_out_V_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_d0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_3_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_4_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_5_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_0_6_address0;
    sc_signal< sc_logic > max_pool_1_out_0_0_6_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_0_6_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_0_6_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_3_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_4_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_1_5_address0;
    sc_signal< sc_logic > max_pool_1_out_0_1_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_1_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_1_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_3_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_4_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_0_2_5_address0;
    sc_signal< sc_logic > max_pool_1_out_0_2_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_0_2_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_0_2_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_3_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_4_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_1_0_5_address0;
    sc_signal< sc_logic > max_pool_1_out_1_0_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_0_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_0_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_3_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_4_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_1_5_address0;
    sc_signal< sc_logic > max_pool_1_out_1_1_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_1_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_1_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_3_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_4_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_1_2_5_address0;
    sc_signal< sc_logic > max_pool_1_out_1_2_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_1_2_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_1_2_5_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_1_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_2_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_3_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_3_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_4_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_4_q0;
    sc_signal< sc_lv<5> > max_pool_1_out_2_0_5_address0;
    sc_signal< sc_logic > max_pool_1_out_2_0_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_0_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_0_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_3_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_4_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_1_5_address0;
    sc_signal< sc_logic > max_pool_1_out_2_1_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_1_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_1_5_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_1_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_1_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_1_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_1_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_2_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_2_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_2_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_2_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_3_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_3_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_3_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_3_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_4_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_4_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_4_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_4_q0;
    sc_signal< sc_lv<4> > max_pool_1_out_2_2_5_address0;
    sc_signal< sc_logic > max_pool_1_out_2_2_5_ce0;
    sc_signal< sc_logic > max_pool_1_out_2_2_5_we0;
    sc_signal< sc_lv<14> > max_pool_1_out_2_2_5_q0;
    sc_signal< sc_lv<11> > conv_2_out_V_address0;
    sc_signal< sc_logic > conv_2_out_V_ce0;
    sc_signal< sc_logic > conv_2_out_V_we0;
    sc_signal< sc_lv<14> > conv_2_out_V_d0;
    sc_signal< sc_lv<14> > conv_2_out_V_q0;
    sc_signal< sc_lv<9> > max_pool_2_out_V_address0;
    sc_signal< sc_logic > max_pool_2_out_V_ce0;
    sc_signal< sc_logic > max_pool_2_out_V_we0;
    sc_signal< sc_lv<14> > max_pool_2_out_V_d0;
    sc_signal< sc_lv<14> > max_pool_2_out_V_q0;
    sc_signal< sc_lv<9> > flat_array_V_address0;
    sc_signal< sc_logic > flat_array_V_ce0;
    sc_signal< sc_logic > flat_array_V_we0;
    sc_signal< sc_lv<14> > flat_array_V_d0;
    sc_signal< sc_lv<14> > flat_array_V_q0;
    sc_signal< sc_lv<6> > dense_1_out_V_address0;
    sc_signal< sc_logic > dense_1_out_V_ce0;
    sc_signal< sc_logic > dense_1_out_V_we0;
    sc_signal< sc_lv<13> > dense_1_out_V_d0;
    sc_signal< sc_lv<13> > dense_1_out_V_q0;
    sc_signal< sc_lv<5> > dense_2_out_V_address0;
    sc_signal< sc_logic > dense_2_out_V_ce0;
    sc_signal< sc_logic > dense_2_out_V_we0;
    sc_signal< sc_lv<13> > dense_2_out_V_d0;
    sc_signal< sc_lv<13> > dense_2_out_V_q0;
    sc_signal< sc_lv<4> > prediction_V_address0;
    sc_signal< sc_logic > prediction_V_ce0;
    sc_signal< sc_logic > prediction_V_we0;
    sc_signal< sc_lv<14> > prediction_V_d0;
    sc_signal< sc_lv<14> > prediction_V_q0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_ap_start;
    sc_signal< sc_logic > grp_conv_2_fu_1042_ap_done;
    sc_signal< sc_logic > grp_conv_2_fu_1042_ap_idle;
    sc_signal< sc_logic > grp_conv_2_fu_1042_ap_ready;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_0_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_0_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_0_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_0_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_0_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_0_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_0_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_0_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_0_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_1_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_1_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_1_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_1_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_1_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_1_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_1_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_1_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_1_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_2_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_2_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_2_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_2_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_2_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_2_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_2_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_0_2_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_0_2_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_1_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_0_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_1_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_0_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_1_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_0_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_1_0_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_0_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_1_0_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_0_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_1_0_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_0_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_1_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_1_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_1_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_1_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_1_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_1_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_1_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_1_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_1_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_2_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_2_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_2_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_2_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_2_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_2_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_2_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_1_2_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_1_2_5_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_2_0_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_0_0_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_2_0_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_0_1_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_2_0_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_0_2_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_2_0_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_0_3_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_2_0_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_0_4_V_ce0;
    sc_signal< sc_lv<5> > grp_conv_2_fu_1042_input_2_0_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_0_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_1_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_1_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_1_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_1_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_1_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_1_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_1_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_1_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_1_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_1_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_1_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_1_5_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_2_0_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_2_0_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_2_1_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_2_1_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_2_2_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_2_2_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_2_3_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_2_3_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_2_4_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_2_4_V_ce0;
    sc_signal< sc_lv<4> > grp_conv_2_fu_1042_input_2_2_5_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_input_2_2_5_V_ce0;
    sc_signal< sc_lv<11> > grp_conv_2_fu_1042_conv_out_V_address0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_conv_out_V_ce0;
    sc_signal< sc_logic > grp_conv_2_fu_1042_conv_out_V_we0;
    sc_signal< sc_lv<14> > grp_conv_2_fu_1042_conv_out_V_d0;
    sc_signal< sc_logic > grp_conv_1_fu_1211_ap_start;
    sc_signal< sc_logic > grp_conv_1_fu_1211_ap_done;
    sc_signal< sc_logic > grp_conv_1_fu_1211_ap_idle;
    sc_signal< sc_logic > grp_conv_1_fu_1211_ap_ready;
    sc_signal< sc_lv<10> > grp_conv_1_fu_1211_input_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1211_input_V_ce0;
    sc_signal< sc_lv<12> > grp_conv_1_fu_1211_conv_out_V_address0;
    sc_signal< sc_logic > grp_conv_1_fu_1211_conv_out_V_ce0;
    sc_signal< sc_logic > grp_conv_1_fu_1211_conv_out_V_we0;
    sc_signal< sc_lv<14> > grp_conv_1_fu_1211_conv_out_V_d0;
    sc_signal< sc_logic > grp_soft_max_fu_1221_ap_start;
    sc_signal< sc_logic > grp_soft_max_fu_1221_ap_done;
    sc_signal< sc_logic > grp_soft_max_fu_1221_ap_idle;
    sc_signal< sc_logic > grp_soft_max_fu_1221_ap_ready;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1221_dense_array_V_address0;
    sc_signal< sc_logic > grp_soft_max_fu_1221_dense_array_V_ce0;
    sc_signal< sc_logic > grp_soft_max_fu_1221_dense_array_V_we0;
    sc_signal< sc_lv<14> > grp_soft_max_fu_1221_dense_array_V_d0;
    sc_signal< sc_lv<4> > grp_soft_max_fu_1221_prediction_V_address0;
    sc_signal< sc_logic > grp_soft_max_fu_1221_prediction_V_ce0;
    sc_signal< sc_logic > grp_soft_max_fu_1221_prediction_V_we0;
    sc_signal< sc_lv<14> > grp_soft_max_fu_1221_prediction_V_d0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_ap_start;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_ap_done;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_ap_idle;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_ap_ready;
    sc_signal< sc_lv<12> > grp_max_pool_1_fu_1233_conv_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_conv_out_V_ce0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_0_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_0_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_0_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_0_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_0_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_0_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_0_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_0_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_0_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_0_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_0_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_0_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_0_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_1_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_1_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_1_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_1_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_1_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_1_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_1_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_1_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_1_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_1_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_1_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_1_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_1_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_2_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_2_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_2_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_2_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_2_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_2_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_2_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_2_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_2_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_2_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_0_2_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_0_2_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_0_2_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_1_0_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_0_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_1_0_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_0_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_1_0_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_0_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_1_0_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_0_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_1_0_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_0_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_1_0_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_0_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_0_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_1_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_1_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_1_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_1_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_1_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_1_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_1_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_1_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_1_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_1_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_1_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_1_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_1_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_2_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_2_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_2_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_2_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_2_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_2_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_2_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_2_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_2_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_2_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_1_2_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_1_2_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_1_2_5_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_2_0_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_0_0_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_2_0_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_0_1_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_2_0_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_0_2_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_2_0_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_0_3_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_2_0_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_0_4_V_d0;
    sc_signal< sc_lv<5> > grp_max_pool_1_fu_1233_max_pool_out_2_0_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_0_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_0_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_1_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_1_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_1_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_1_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_1_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_1_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_1_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_1_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_1_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_1_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_1_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_1_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_1_5_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_2_0_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_0_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_0_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_2_0_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_2_1_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_1_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_1_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_2_1_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_2_2_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_2_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_2_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_2_2_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_2_3_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_3_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_3_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_2_3_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_2_4_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_4_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_4_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_2_4_V_d0;
    sc_signal< sc_lv<4> > grp_max_pool_1_fu_1233_max_pool_out_2_2_5_V_address0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_5_V_ce0;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_max_pool_out_2_2_5_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_1_fu_1233_max_pool_out_2_2_5_V_d0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_ap_start;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_ap_done;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_ap_idle;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_ap_ready;
    sc_signal< sc_lv<11> > grp_max_pool_2_fu_1292_conv_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_conv_out_V_ce0;
    sc_signal< sc_lv<9> > grp_max_pool_2_fu_1292_max_pool_out_V_address0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_max_pool_out_V_ce0;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_max_pool_out_V_we0;
    sc_signal< sc_lv<14> > grp_max_pool_2_fu_1292_max_pool_out_V_d0;
    sc_signal< sc_logic > grp_flat_fu_1298_ap_start;
    sc_signal< sc_logic > grp_flat_fu_1298_ap_done;
    sc_signal< sc_logic > grp_flat_fu_1298_ap_idle;
    sc_signal< sc_logic > grp_flat_fu_1298_ap_ready;
    sc_signal< sc_lv<9> > grp_flat_fu_1298_max_pool_out_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1298_max_pool_out_V_ce0;
    sc_signal< sc_lv<9> > grp_flat_fu_1298_flat_array_V_address0;
    sc_signal< sc_logic > grp_flat_fu_1298_flat_array_V_ce0;
    sc_signal< sc_logic > grp_flat_fu_1298_flat_array_V_we0;
    sc_signal< sc_lv<14> > grp_flat_fu_1298_flat_array_V_d0;
    sc_signal< sc_lv<10> > ix_in_0_reg_874;
    sc_signal< sc_lv<5> > i_0_reg_886;
    sc_signal< sc_lv<10> > ix_in_1_reg_897;
    sc_signal< sc_logic > ap_CS_fsm_state6;
    sc_signal< sc_lv<5> > j_0_reg_907;
    sc_signal< sc_lv<6> > i_0_i_reg_918;
    sc_signal< sc_logic > ap_CS_fsm_state16;
    sc_signal< sc_logic > ap_CS_fsm_state20;
    sc_signal< sc_lv<14> > p_Val2_25_reg_929;
    sc_signal< sc_lv<9> > j_0_i_reg_941;
    sc_signal< sc_lv<15> > phi_mul_reg_952;
    sc_signal< sc_lv<5> > i_0_i44_reg_963;
    sc_signal< sc_logic > ap_CS_fsm_state24;
    sc_signal< sc_lv<14> > p_Val2_28_reg_974;
    sc_signal< sc_lv<6> > j_0_i49_reg_986;
    sc_signal< sc_lv<4> > d_0_i_reg_997;
    sc_signal< sc_logic > ap_CS_fsm_state28;
    sc_signal< sc_lv<14> > p_Val2_34_reg_1008;
    sc_signal< sc_lv<5> > f_0_i_reg_1020;
    sc_signal< sc_lv<4> > i24_0_reg_1031;
    sc_signal< sc_logic > ap_CS_fsm_state29;
    sc_signal< sc_logic > ap_CS_fsm_state32;
    sc_signal< sc_logic > grp_conv_2_fu_1042_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state11;
    sc_signal< sc_logic > ap_CS_fsm_state12;
    sc_signal< sc_logic > grp_conv_1_fu_1211_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state7;
    sc_signal< sc_logic > ap_CS_fsm_state8;
    sc_signal< sc_logic > grp_soft_max_fu_1221_ap_start_reg;
    sc_signal< sc_logic > grp_max_pool_1_fu_1233_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state9;
    sc_signal< sc_logic > ap_CS_fsm_state10;
    sc_signal< sc_logic > grp_max_pool_2_fu_1292_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state13;
    sc_signal< sc_logic > ap_CS_fsm_state14;
    sc_signal< sc_logic > grp_flat_fu_1298_ap_start_reg;
    sc_signal< sc_logic > ap_CS_fsm_state15;
    sc_signal< sc_lv<64> > zext_ln27_fu_1377_p1;
    sc_signal< sc_lv<64> > sext_ln203_fu_1671_p1;
    sc_signal< sc_lv<64> > zext_ln1117_fu_1723_p1;
    sc_signal< sc_lv<64> > zext_ln14_2_fu_1707_p1;
    sc_signal< sc_lv<64> > sext_ln1117_fu_1866_p1;
    sc_signal< sc_lv<64> > zext_ln14_3_fu_1826_p1;
    sc_signal< sc_lv<64> > zext_ln1116_4_fu_2009_p1;
    sc_signal< sc_lv<64> > zext_ln48_1_fu_1969_p1;
    sc_signal< sc_lv<13> > select_ln19_fu_1785_p3;
    sc_signal< sc_lv<13> > select_ln19_1_fu_1928_p3;
    sc_signal< sc_lv<14> > add_ln703_2_fu_2043_p2;
    sc_signal< sc_lv<10> > tmp_s_fu_1326_p3;
    sc_signal< sc_lv<7> > tmp_61_fu_1338_p3;
    sc_signal< sc_lv<11> > zext_ln203_fu_1334_p1;
    sc_signal< sc_lv<11> > zext_ln203_18_fu_1346_p1;
    sc_signal< sc_lv<11> > zext_ln203_19_fu_1368_p1;
    sc_signal< sc_lv<64> > grp_fu_1304_p1;
    sc_signal< sc_lv<64> > ireg_V_fu_1388_p1;
    sc_signal< sc_lv<11> > exp_tmp_V_fu_1404_p4;
    sc_signal< sc_lv<52> > trunc_ln565_fu_1418_p1;
    sc_signal< sc_lv<53> > tmp_fu_1422_p3;
    sc_signal< sc_lv<54> > p_Result_40_fu_1430_p1;
    sc_signal< sc_lv<1> > p_Result_39_fu_1396_p3;
    sc_signal< sc_lv<54> > man_V_1_fu_1434_p2;
    sc_signal< sc_lv<63> > trunc_ln556_fu_1392_p1;
    sc_signal< sc_lv<12> > zext_ln461_fu_1414_p1;
    sc_signal< sc_lv<12> > F2_fu_1454_p2;
    sc_signal< sc_lv<1> > icmp_ln581_fu_1460_p2;
    sc_signal< sc_lv<12> > add_ln581_fu_1466_p2;
    sc_signal< sc_lv<12> > sub_ln581_fu_1472_p2;
    sc_signal< sc_lv<12> > sh_amt_fu_1478_p3;
    sc_signal< sc_lv<54> > man_V_2_fu_1440_p3;
    sc_signal< sc_lv<32> > sext_ln581_fu_1486_p1;
    sc_signal< sc_lv<54> > zext_ln586_fu_1512_p1;
    sc_signal< sc_lv<54> > ashr_ln586_fu_1516_p2;
    sc_signal< sc_lv<32> > bitcast_ln696_fu_1526_p1;
    sc_signal< sc_lv<1> > tmp_66_fu_1529_p3;
    sc_signal< sc_lv<14> > trunc_ln583_fu_1496_p1;
    sc_signal< sc_lv<14> > sext_ln581cast_fu_1545_p1;
    sc_signal< sc_lv<1> > icmp_ln571_fu_1448_p2;
    sc_signal< sc_lv<1> > icmp_ln582_fu_1490_p2;
    sc_signal< sc_lv<1> > xor_ln571_fu_1555_p2;
    sc_signal< sc_lv<1> > or_ln582_fu_1567_p2;
    sc_signal< sc_lv<1> > xor_ln582_fu_1573_p2;
    sc_signal< sc_lv<1> > icmp_ln585_fu_1500_p2;
    sc_signal< sc_lv<1> > and_ln581_fu_1579_p2;
    sc_signal< sc_lv<1> > xor_ln585_fu_1585_p2;
    sc_signal< sc_lv<1> > or_ln581_fu_1603_p2;
    sc_signal< sc_lv<1> > icmp_ln603_fu_1506_p2;
    sc_signal< sc_lv<1> > xor_ln581_fu_1609_p2;
    sc_signal< sc_lv<1> > and_ln603_fu_1615_p2;
    sc_signal< sc_lv<14> > shl_ln604_fu_1549_p2;
    sc_signal< sc_lv<14> > trunc_ln586_fu_1522_p1;
    sc_signal< sc_lv<1> > and_ln585_1_fu_1597_p2;
    sc_signal< sc_lv<1> > and_ln585_fu_1591_p2;
    sc_signal< sc_lv<14> > select_ln588_fu_1537_p3;
    sc_signal< sc_lv<1> > and_ln582_fu_1561_p2;
    sc_signal< sc_lv<1> > or_ln603_fu_1629_p2;
    sc_signal< sc_lv<14> > select_ln603_fu_1621_p3;
    sc_signal< sc_lv<14> > select_ln603_1_fu_1635_p3;
    sc_signal< sc_lv<1> > or_ln603_1_fu_1643_p2;
    sc_signal< sc_lv<1> > or_ln603_2_fu_1657_p2;
    sc_signal< sc_lv<14> > select_ln603_2_fu_1649_p3;
    sc_signal< sc_lv<15> > add_ln1117_fu_1718_p2;
    sc_signal< sc_lv<22> > grp_fu_2358_p3;
    sc_signal< sc_lv<6> > sext_ln1265_fu_1753_p0;
    sc_signal< sc_lv<6> > sext_ln703_fu_1761_p0;
    sc_signal< sc_lv<14> > sext_ln1265_fu_1753_p1;
    sc_signal< sc_lv<13> > sext_ln703_fu_1761_p1;
    sc_signal< sc_lv<13> > trunc_ln703_fu_1757_p1;
    sc_signal< sc_lv<14> > add_ln703_fu_1765_p2;
    sc_signal< sc_lv<1> > tmp_67_fu_1777_p3;
    sc_signal< sc_lv<13> > add_ln203_fu_1771_p2;
    sc_signal< sc_lv<11> > tmp_62_fu_1831_p3;
    sc_signal< sc_lv<7> > tmp_63_fu_1843_p3;
    sc_signal< sc_lv<12> > zext_ln1117_30_fu_1839_p1;
    sc_signal< sc_lv<12> > zext_ln1117_31_fu_1851_p1;
    sc_signal< sc_lv<12> > sub_ln1117_fu_1855_p2;
    sc_signal< sc_lv<12> > add_ln1117_21_fu_1861_p2;
    sc_signal< sc_lv<22> > grp_fu_2367_p3;
    sc_signal< sc_lv<9> > sext_ln1265_1_fu_1896_p0;
    sc_signal< sc_lv<9> > sext_ln703_2_fu_1904_p0;
    sc_signal< sc_lv<14> > sext_ln1265_1_fu_1896_p1;
    sc_signal< sc_lv<13> > sext_ln703_2_fu_1904_p1;
    sc_signal< sc_lv<13> > trunc_ln703_1_fu_1900_p1;
    sc_signal< sc_lv<14> > add_ln703_1_fu_1908_p2;
    sc_signal< sc_lv<1> > tmp_68_fu_1920_p3;
    sc_signal< sc_lv<13> > add_ln203_1_fu_1914_p2;
    sc_signal< sc_lv<8> > tmp_64_fu_1974_p3;
    sc_signal< sc_lv<6> > tmp_65_fu_1986_p3;
    sc_signal< sc_lv<9> > zext_ln1116_3_fu_1994_p1;
    sc_signal< sc_lv<9> > zext_ln1116_fu_1982_p1;
    sc_signal< sc_lv<9> > add_ln1116_fu_1998_p2;
    sc_signal< sc_lv<9> > add_ln1116_2_fu_2004_p2;
    sc_signal< sc_lv<22> > grp_fu_2376_p3;
    sc_signal< sc_lv<14> > sext_ln1265_2_fu_2039_p1;
    sc_signal< sc_lv<14> > tmp_V_fu_2081_p2;
    sc_signal< sc_lv<14> > p_Result_s_fu_2095_p4;
    sc_signal< sc_lv<32> > p_Result_42_fu_2105_p3;
    sc_signal< sc_lv<32> > l_fu_2113_p3;
    sc_signal< sc_lv<32> > lsb_index_fu_2131_p2;
    sc_signal< sc_lv<31> > tmp_70_fu_2137_p4;
    sc_signal< sc_lv<4> > trunc_ln947_fu_2153_p1;
    sc_signal< sc_lv<4> > sub_ln947_fu_2157_p2;
    sc_signal< sc_lv<14> > zext_ln947_fu_2163_p1;
    sc_signal< sc_lv<14> > lshr_ln947_fu_2167_p2;
    sc_signal< sc_lv<14> > p_Result_36_fu_2173_p2;
    sc_signal< sc_lv<1> > icmp_ln947_fu_2147_p2;
    sc_signal< sc_lv<1> > icmp_ln947_1_fu_2179_p2;
    sc_signal< sc_lv<1> > tmp_71_fu_2191_p3;
    sc_signal< sc_lv<14> > trunc_ln944_fu_2127_p1;
    sc_signal< sc_lv<14> > add_ln949_fu_2205_p2;
    sc_signal< sc_lv<1> > p_Result_37_fu_2211_p3;
    sc_signal< sc_lv<1> > xor_ln949_fu_2199_p2;
    sc_signal< sc_lv<1> > and_ln949_fu_2219_p2;
    sc_signal< sc_lv<1> > a_fu_2185_p2;
    sc_signal< sc_lv<1> > or_ln949_fu_2225_p2;
    sc_signal< sc_lv<32> > m_fu_2249_p1;
    sc_signal< sc_lv<32> > add_ln958_fu_2252_p2;
    sc_signal< sc_lv<32> > sub_ln958_fu_2263_p2;
    sc_signal< sc_lv<32> > lshr_ln958_fu_2257_p2;
    sc_signal< sc_lv<32> > shl_ln958_fu_2268_p2;
    sc_signal< sc_lv<32> > m_12_fu_2274_p3;
    sc_signal< sc_lv<32> > m_13_fu_2281_p2;
    sc_signal< sc_lv<31> > m_s_fu_2286_p4;
    sc_signal< sc_lv<1> > tmp_72_fu_2300_p3;
    sc_signal< sc_lv<8> > select_ln964_fu_2308_p3;
    sc_signal< sc_lv<8> > sub_ln964_fu_2316_p2;
    sc_signal< sc_lv<8> > add_ln964_fu_2321_p2;
    sc_signal< sc_lv<32> > m_16_fu_2296_p1;
    sc_signal< sc_lv<9> > tmp_7_fu_2327_p3;
    sc_signal< sc_lv<32> > p_Result_43_fu_2334_p5;
    sc_signal< sc_lv<32> > bitcast_ln739_fu_2346_p1;
    sc_signal< sc_lv<22> > grp_fu_2358_p2;
    sc_signal< sc_lv<13> > grp_fu_2367_p1;
    sc_signal< sc_lv<22> > grp_fu_2367_p2;
    sc_signal< sc_lv<13> > grp_fu_2376_p0;
    sc_signal< sc_lv<22> > grp_fu_2376_p2;
    sc_signal< sc_lv<32> > ap_NS_fsm;
    sc_signal< sc_lv<22> > grp_fu_2367_p10;
    sc_signal< sc_lv<22> > grp_fu_2376_p00;
    static const sc_logic ap_const_logic_1;
    static const sc_logic ap_const_logic_0;
    static const sc_lv<32> ap_ST_fsm_state1;
    static const sc_lv<32> ap_ST_fsm_state2;
    static const sc_lv<32> ap_ST_fsm_state3;
    static const sc_lv<32> ap_ST_fsm_state4;
    static const sc_lv<32> ap_ST_fsm_state5;
    static const sc_lv<32> ap_ST_fsm_state6;
    static const sc_lv<32> ap_ST_fsm_state7;
    static const sc_lv<32> ap_ST_fsm_state8;
    static const sc_lv<32> ap_ST_fsm_state9;
    static const sc_lv<32> ap_ST_fsm_state10;
    static const sc_lv<32> ap_ST_fsm_state11;
    static const sc_lv<32> ap_ST_fsm_state12;
    static const sc_lv<32> ap_ST_fsm_state13;
    static const sc_lv<32> ap_ST_fsm_state14;
    static const sc_lv<32> ap_ST_fsm_state15;
    static const sc_lv<32> ap_ST_fsm_state16;
    static const sc_lv<32> ap_ST_fsm_state17;
    static const sc_lv<32> ap_ST_fsm_state18;
    static const sc_lv<32> ap_ST_fsm_state19;
    static const sc_lv<32> ap_ST_fsm_state20;
    static const sc_lv<32> ap_ST_fsm_state21;
    static const sc_lv<32> ap_ST_fsm_state22;
    static const sc_lv<32> ap_ST_fsm_state23;
    static const sc_lv<32> ap_ST_fsm_state24;
    static const sc_lv<32> ap_ST_fsm_state25;
    static const sc_lv<32> ap_ST_fsm_state26;
    static const sc_lv<32> ap_ST_fsm_state27;
    static const sc_lv<32> ap_ST_fsm_state28;
    static const sc_lv<32> ap_ST_fsm_state29;
    static const sc_lv<32> ap_ST_fsm_state30;
    static const sc_lv<32> ap_ST_fsm_state31;
    static const sc_lv<32> ap_ST_fsm_state32;
    static const sc_lv<32> ap_const_lv32_0;
    static const sc_lv<32> ap_const_lv32_1;
    static const sc_lv<1> ap_const_lv1_0;
    static const sc_lv<32> ap_const_lv32_2;
    static const sc_lv<32> ap_const_lv32_3;
    static const sc_lv<32> ap_const_lv32_4;
    static const sc_lv<32> ap_const_lv32_10;
    static const sc_lv<32> ap_const_lv32_11;
    static const sc_lv<1> ap_const_lv1_1;
    static const sc_lv<32> ap_const_lv32_12;
    static const sc_lv<32> ap_const_lv32_14;
    static const sc_lv<32> ap_const_lv32_15;
    static const sc_lv<32> ap_const_lv32_16;
    static const sc_lv<32> ap_const_lv32_18;
    static const sc_lv<32> ap_const_lv32_19;
    static const sc_lv<32> ap_const_lv32_1A;
    static const sc_lv<32> ap_const_lv32_1D;
    static const sc_lv<32> ap_const_lv32_1E;
    static const sc_lv<10> ap_const_lv10_0;
    static const sc_lv<5> ap_const_lv5_0;
    static const sc_lv<32> ap_const_lv32_5;
    static const sc_lv<6> ap_const_lv6_0;
    static const sc_lv<32> ap_const_lv32_F;
    static const sc_lv<32> ap_const_lv32_13;
    static const sc_lv<14> ap_const_lv14_0;
    static const sc_lv<9> ap_const_lv9_0;
    static const sc_lv<15> ap_const_lv15_0;
    static const sc_lv<32> ap_const_lv32_17;
    static const sc_lv<32> ap_const_lv32_1B;
    static const sc_lv<4> ap_const_lv4_0;
    static const sc_lv<32> ap_const_lv32_1C;
    static const sc_lv<32> ap_const_lv32_1F;
    static const sc_lv<32> ap_const_lv32_A;
    static const sc_lv<32> ap_const_lv32_B;
    static const sc_lv<32> ap_const_lv32_6;
    static const sc_lv<32> ap_const_lv32_7;
    static const sc_lv<32> ap_const_lv32_8;
    static const sc_lv<32> ap_const_lv32_9;
    static const sc_lv<32> ap_const_lv32_C;
    static const sc_lv<32> ap_const_lv32_D;
    static const sc_lv<32> ap_const_lv32_E;
    static const sc_lv<64> ap_const_lv64_0;
    static const sc_lv<13> ap_const_lv13_0;
    static const sc_lv<5> ap_const_lv5_1C;
    static const sc_lv<5> ap_const_lv5_1;
    static const sc_lv<10> ap_const_lv10_1C;
    static const sc_lv<2> ap_const_lv2_0;
    static const sc_lv<10> ap_const_lv10_1;
    static const sc_lv<32> ap_const_lv32_3F;
    static const sc_lv<32> ap_const_lv32_34;
    static const sc_lv<32> ap_const_lv32_3E;
    static const sc_lv<54> ap_const_lv54_0;
    static const sc_lv<63> ap_const_lv63_0;
    static const sc_lv<12> ap_const_lv12_433;
    static const sc_lv<12> ap_const_lv12_8;
    static const sc_lv<12> ap_const_lv12_FF8;
    static const sc_lv<12> ap_const_lv12_36;
    static const sc_lv<12> ap_const_lv12_E;
    static const sc_lv<14> ap_const_lv14_3FFF;
    static const sc_lv<6> ap_const_lv6_32;
    static const sc_lv<6> ap_const_lv6_1;
    static const sc_lv<9> ap_const_lv9_190;
    static const sc_lv<9> ap_const_lv9_1;
    static const sc_lv<15> ap_const_lv15_32;
    static const sc_lv<8> ap_const_lv8_0;
    static const sc_lv<5> ap_const_lv5_1E;
    static const sc_lv<4> ap_const_lv4_A;
    static const sc_lv<4> ap_const_lv4_1;
    static const sc_lv<3> ap_const_lv3_0;
    static const sc_lv<18> ap_const_lv18_3FFFF;
    static const sc_lv<32> ap_const_lv32_FFFFFFE8;
    static const sc_lv<31> ap_const_lv31_0;
    static const sc_lv<4> ap_const_lv4_7;
    static const sc_lv<14> ap_const_lv14_3FE8;
    static const sc_lv<32> ap_const_lv32_FFFFFFE7;
    static const sc_lv<8> ap_const_lv8_7F;
    static const sc_lv<8> ap_const_lv8_7E;
    static const sc_lv<8> ap_const_lv8_6;
    static const bool ap_const_boolean_1;
    // Thread declarations
    void thread_ap_var_for_const0();
    void thread_ap_clk_no_reset_();
    void thread_F2_fu_1454_p2();
    void thread_a_fu_2185_p2();
    void thread_add_ln1116_2_fu_2004_p2();
    void thread_add_ln1116_fu_1998_p2();
    void thread_add_ln1117_21_fu_1861_p2();
    void thread_add_ln1117_22_fu_1712_p2();
    void thread_add_ln1117_fu_1718_p2();
    void thread_add_ln203_1_fu_1914_p2();
    void thread_add_ln203_9_fu_1372_p2();
    void thread_add_ln203_fu_1771_p2();
    void thread_add_ln28_fu_1382_p2();
    void thread_add_ln581_fu_1466_p2();
    void thread_add_ln703_1_fu_1908_p2();
    void thread_add_ln703_2_fu_2043_p2();
    void thread_add_ln703_fu_1765_p2();
    void thread_add_ln949_fu_2205_p2();
    void thread_add_ln958_fu_2252_p2();
    void thread_add_ln964_fu_2321_p2();
    void thread_and_ln581_fu_1579_p2();
    void thread_and_ln582_fu_1561_p2();
    void thread_and_ln585_1_fu_1597_p2();
    void thread_and_ln585_fu_1591_p2();
    void thread_and_ln603_fu_1615_p2();
    void thread_and_ln949_fu_2219_p2();
    void thread_ap_CS_fsm_state1();
    void thread_ap_CS_fsm_state10();
    void thread_ap_CS_fsm_state11();
    void thread_ap_CS_fsm_state12();
    void thread_ap_CS_fsm_state13();
    void thread_ap_CS_fsm_state14();
    void thread_ap_CS_fsm_state15();
    void thread_ap_CS_fsm_state16();
    void thread_ap_CS_fsm_state17();
    void thread_ap_CS_fsm_state18();
    void thread_ap_CS_fsm_state19();
    void thread_ap_CS_fsm_state2();
    void thread_ap_CS_fsm_state20();
    void thread_ap_CS_fsm_state21();
    void thread_ap_CS_fsm_state22();
    void thread_ap_CS_fsm_state23();
    void thread_ap_CS_fsm_state24();
    void thread_ap_CS_fsm_state25();
    void thread_ap_CS_fsm_state26();
    void thread_ap_CS_fsm_state27();
    void thread_ap_CS_fsm_state28();
    void thread_ap_CS_fsm_state29();
    void thread_ap_CS_fsm_state3();
    void thread_ap_CS_fsm_state30();
    void thread_ap_CS_fsm_state31();
    void thread_ap_CS_fsm_state32();
    void thread_ap_CS_fsm_state4();
    void thread_ap_CS_fsm_state5();
    void thread_ap_CS_fsm_state6();
    void thread_ap_CS_fsm_state7();
    void thread_ap_CS_fsm_state8();
    void thread_ap_CS_fsm_state9();
    void thread_ap_done();
    void thread_ap_idle();
    void thread_ap_ready();
    void thread_ashr_ln586_fu_1516_p2();
    void thread_bitcast_ln696_fu_1526_p1();
    void thread_bitcast_ln739_fu_2346_p1();
    void thread_cnn_input_address0();
    void thread_cnn_input_ce0();
    void thread_conv_1_input_V_address0();
    void thread_conv_1_input_V_ce0();
    void thread_conv_1_input_V_we0();
    void thread_conv_1_out_V_address0();
    void thread_conv_1_out_V_ce0();
    void thread_conv_1_out_V_d0();
    void thread_conv_1_out_V_we0();
    void thread_conv_2_out_V_address0();
    void thread_conv_2_out_V_ce0();
    void thread_conv_2_out_V_d0();
    void thread_conv_2_out_V_we0();
    void thread_d_fu_1943_p2();
    void thread_dense_1_bias_V_address0();
    void thread_dense_1_bias_V_ce0();
    void thread_dense_1_out_V_address0();
    void thread_dense_1_out_V_ce0();
    void thread_dense_1_out_V_d0();
    void thread_dense_1_out_V_we0();
    void thread_dense_1_weights_V_address0();
    void thread_dense_1_weights_V_ce0();
    void thread_dense_2_bias_V_address0();
    void thread_dense_2_bias_V_ce0();
    void thread_dense_2_out_V_address0();
    void thread_dense_2_out_V_ce0();
    void thread_dense_2_out_V_d0();
    void thread_dense_2_out_V_we0();
    void thread_dense_2_weights_V_address0();
    void thread_dense_2_weights_V_ce0();
    void thread_dense_array_V_address0();
    void thread_dense_array_V_ce0();
    void thread_dense_array_V_d0();
    void thread_dense_array_V_we0();
    void thread_dense_out_bias_V_address0();
    void thread_dense_out_bias_V_ce0();
    void thread_dense_out_weights_V_address0();
    void thread_dense_out_weights_V_ce0();
    void thread_exp_tmp_V_fu_1404_p4();
    void thread_f_fu_1963_p2();
    void thread_flat_array_V_address0();
    void thread_flat_array_V_ce0();
    void thread_flat_array_V_d0();
    void thread_flat_array_V_we0();
    void thread_grp_conv_1_fu_1211_ap_start();
    void thread_grp_conv_2_fu_1042_ap_start();
    void thread_grp_flat_fu_1298_ap_start();
    void thread_grp_fu_2358_p2();
    void thread_grp_fu_2367_p1();
    void thread_grp_fu_2367_p10();
    void thread_grp_fu_2367_p2();
    void thread_grp_fu_2376_p0();
    void thread_grp_fu_2376_p00();
    void thread_grp_fu_2376_p2();
    void thread_grp_max_pool_1_fu_1233_ap_start();
    void thread_grp_max_pool_2_fu_1292_ap_start();
    void thread_grp_soft_max_fu_1221_ap_start();
    void thread_i_1_fu_1681_p2();
    void thread_i_2_fu_1800_p2();
    void thread_i_3_fu_2056_p2();
    void thread_i_fu_1314_p2();
    void thread_icmp_ln13_1_fu_1814_p2();
    void thread_icmp_ln13_fu_1695_p2();
    void thread_icmp_ln23_fu_1308_p2();
    void thread_icmp_ln25_fu_1356_p2();
    void thread_icmp_ln41_fu_1937_p2();
    void thread_icmp_ln46_fu_1957_p2();
    void thread_icmp_ln571_fu_1448_p2();
    void thread_icmp_ln581_fu_1460_p2();
    void thread_icmp_ln582_fu_1490_p2();
    void thread_icmp_ln585_fu_1500_p2();
    void thread_icmp_ln603_fu_1506_p2();
    void thread_icmp_ln69_fu_2050_p2();
    void thread_icmp_ln935_fu_2067_p2();
    void thread_icmp_ln947_1_fu_2179_p2();
    void thread_icmp_ln947_fu_2147_p2();
    void thread_icmp_ln958_fu_2239_p2();
    void thread_icmp_ln9_1_fu_1794_p2();
    void thread_icmp_ln9_fu_1675_p2();
    void thread_ireg_V_fu_1388_p1();
    void thread_ix_in_fu_1320_p2();
    void thread_j_1_fu_1701_p2();
    void thread_j_2_fu_1820_p2();
    void thread_j_fu_1362_p2();
    void thread_l_fu_2113_p3();
    void thread_lsb_index_fu_2131_p2();
    void thread_lshr_ln947_fu_2167_p2();
    void thread_lshr_ln958_fu_2257_p2();
    void thread_m_12_fu_2274_p3();
    void thread_m_13_fu_2281_p2();
    void thread_m_16_fu_2296_p1();
    void thread_m_fu_2249_p1();
    void thread_m_s_fu_2286_p4();
    void thread_man_V_1_fu_1434_p2();
    void thread_man_V_2_fu_1440_p3();
    void thread_max_pool_1_out_0_0_2_address0();
    void thread_max_pool_1_out_0_0_2_ce0();
    void thread_max_pool_1_out_0_0_2_we0();
    void thread_max_pool_1_out_0_0_3_address0();
    void thread_max_pool_1_out_0_0_3_ce0();
    void thread_max_pool_1_out_0_0_3_we0();
    void thread_max_pool_1_out_0_0_4_address0();
    void thread_max_pool_1_out_0_0_4_ce0();
    void thread_max_pool_1_out_0_0_4_we0();
    void thread_max_pool_1_out_0_0_5_address0();
    void thread_max_pool_1_out_0_0_5_ce0();
    void thread_max_pool_1_out_0_0_5_we0();
    void thread_max_pool_1_out_0_0_6_address0();
    void thread_max_pool_1_out_0_0_6_ce0();
    void thread_max_pool_1_out_0_0_6_we0();
    void thread_max_pool_1_out_0_0_address0();
    void thread_max_pool_1_out_0_0_ce0();
    void thread_max_pool_1_out_0_0_d0();
    void thread_max_pool_1_out_0_0_we0();
    void thread_max_pool_1_out_0_1_1_address0();
    void thread_max_pool_1_out_0_1_1_ce0();
    void thread_max_pool_1_out_0_1_1_we0();
    void thread_max_pool_1_out_0_1_2_address0();
    void thread_max_pool_1_out_0_1_2_ce0();
    void thread_max_pool_1_out_0_1_2_we0();
    void thread_max_pool_1_out_0_1_3_address0();
    void thread_max_pool_1_out_0_1_3_ce0();
    void thread_max_pool_1_out_0_1_3_we0();
    void thread_max_pool_1_out_0_1_4_address0();
    void thread_max_pool_1_out_0_1_4_ce0();
    void thread_max_pool_1_out_0_1_4_we0();
    void thread_max_pool_1_out_0_1_5_address0();
    void thread_max_pool_1_out_0_1_5_ce0();
    void thread_max_pool_1_out_0_1_5_we0();
    void thread_max_pool_1_out_0_1_address0();
    void thread_max_pool_1_out_0_1_ce0();
    void thread_max_pool_1_out_0_1_we0();
    void thread_max_pool_1_out_0_2_1_address0();
    void thread_max_pool_1_out_0_2_1_ce0();
    void thread_max_pool_1_out_0_2_1_we0();
    void thread_max_pool_1_out_0_2_2_address0();
    void thread_max_pool_1_out_0_2_2_ce0();
    void thread_max_pool_1_out_0_2_2_we0();
    void thread_max_pool_1_out_0_2_3_address0();
    void thread_max_pool_1_out_0_2_3_ce0();
    void thread_max_pool_1_out_0_2_3_we0();
    void thread_max_pool_1_out_0_2_4_address0();
    void thread_max_pool_1_out_0_2_4_ce0();
    void thread_max_pool_1_out_0_2_4_we0();
    void thread_max_pool_1_out_0_2_5_address0();
    void thread_max_pool_1_out_0_2_5_ce0();
    void thread_max_pool_1_out_0_2_5_we0();
    void thread_max_pool_1_out_0_2_address0();
    void thread_max_pool_1_out_0_2_ce0();
    void thread_max_pool_1_out_0_2_we0();
    void thread_max_pool_1_out_1_0_1_address0();
    void thread_max_pool_1_out_1_0_1_ce0();
    void thread_max_pool_1_out_1_0_1_we0();
    void thread_max_pool_1_out_1_0_2_address0();
    void thread_max_pool_1_out_1_0_2_ce0();
    void thread_max_pool_1_out_1_0_2_we0();
    void thread_max_pool_1_out_1_0_3_address0();
    void thread_max_pool_1_out_1_0_3_ce0();
    void thread_max_pool_1_out_1_0_3_we0();
    void thread_max_pool_1_out_1_0_4_address0();
    void thread_max_pool_1_out_1_0_4_ce0();
    void thread_max_pool_1_out_1_0_4_we0();
    void thread_max_pool_1_out_1_0_5_address0();
    void thread_max_pool_1_out_1_0_5_ce0();
    void thread_max_pool_1_out_1_0_5_we0();
    void thread_max_pool_1_out_1_0_address0();
    void thread_max_pool_1_out_1_0_ce0();
    void thread_max_pool_1_out_1_0_we0();
    void thread_max_pool_1_out_1_1_1_address0();
    void thread_max_pool_1_out_1_1_1_ce0();
    void thread_max_pool_1_out_1_1_1_we0();
    void thread_max_pool_1_out_1_1_2_address0();
    void thread_max_pool_1_out_1_1_2_ce0();
    void thread_max_pool_1_out_1_1_2_we0();
    void thread_max_pool_1_out_1_1_3_address0();
    void thread_max_pool_1_out_1_1_3_ce0();
    void thread_max_pool_1_out_1_1_3_we0();
    void thread_max_pool_1_out_1_1_4_address0();
    void thread_max_pool_1_out_1_1_4_ce0();
    void thread_max_pool_1_out_1_1_4_we0();
    void thread_max_pool_1_out_1_1_5_address0();
    void thread_max_pool_1_out_1_1_5_ce0();
    void thread_max_pool_1_out_1_1_5_we0();
    void thread_max_pool_1_out_1_1_address0();
    void thread_max_pool_1_out_1_1_ce0();
    void thread_max_pool_1_out_1_1_we0();
    void thread_max_pool_1_out_1_2_1_address0();
    void thread_max_pool_1_out_1_2_1_ce0();
    void thread_max_pool_1_out_1_2_1_we0();
    void thread_max_pool_1_out_1_2_2_address0();
    void thread_max_pool_1_out_1_2_2_ce0();
    void thread_max_pool_1_out_1_2_2_we0();
    void thread_max_pool_1_out_1_2_3_address0();
    void thread_max_pool_1_out_1_2_3_ce0();
    void thread_max_pool_1_out_1_2_3_we0();
    void thread_max_pool_1_out_1_2_4_address0();
    void thread_max_pool_1_out_1_2_4_ce0();
    void thread_max_pool_1_out_1_2_4_we0();
    void thread_max_pool_1_out_1_2_5_address0();
    void thread_max_pool_1_out_1_2_5_ce0();
    void thread_max_pool_1_out_1_2_5_we0();
    void thread_max_pool_1_out_1_2_address0();
    void thread_max_pool_1_out_1_2_ce0();
    void thread_max_pool_1_out_1_2_we0();
    void thread_max_pool_1_out_2_0_1_address0();
    void thread_max_pool_1_out_2_0_1_ce0();
    void thread_max_pool_1_out_2_0_1_we0();
    void thread_max_pool_1_out_2_0_2_address0();
    void thread_max_pool_1_out_2_0_2_ce0();
    void thread_max_pool_1_out_2_0_2_we0();
    void thread_max_pool_1_out_2_0_3_address0();
    void thread_max_pool_1_out_2_0_3_ce0();
    void thread_max_pool_1_out_2_0_3_we0();
    void thread_max_pool_1_out_2_0_4_address0();
    void thread_max_pool_1_out_2_0_4_ce0();
    void thread_max_pool_1_out_2_0_4_we0();
    void thread_max_pool_1_out_2_0_5_address0();
    void thread_max_pool_1_out_2_0_5_ce0();
    void thread_max_pool_1_out_2_0_5_we0();
    void thread_max_pool_1_out_2_0_address0();
    void thread_max_pool_1_out_2_0_ce0();
    void thread_max_pool_1_out_2_0_we0();
    void thread_max_pool_1_out_2_1_1_address0();
    void thread_max_pool_1_out_2_1_1_ce0();
    void thread_max_pool_1_out_2_1_1_we0();
    void thread_max_pool_1_out_2_1_2_address0();
    void thread_max_pool_1_out_2_1_2_ce0();
    void thread_max_pool_1_out_2_1_2_we0();
    void thread_max_pool_1_out_2_1_3_address0();
    void thread_max_pool_1_out_2_1_3_ce0();
    void thread_max_pool_1_out_2_1_3_we0();
    void thread_max_pool_1_out_2_1_4_address0();
    void thread_max_pool_1_out_2_1_4_ce0();
    void thread_max_pool_1_out_2_1_4_we0();
    void thread_max_pool_1_out_2_1_5_address0();
    void thread_max_pool_1_out_2_1_5_ce0();
    void thread_max_pool_1_out_2_1_5_we0();
    void thread_max_pool_1_out_2_1_address0();
    void thread_max_pool_1_out_2_1_ce0();
    void thread_max_pool_1_out_2_1_we0();
    void thread_max_pool_1_out_2_2_1_address0();
    void thread_max_pool_1_out_2_2_1_ce0();
    void thread_max_pool_1_out_2_2_1_we0();
    void thread_max_pool_1_out_2_2_2_address0();
    void thread_max_pool_1_out_2_2_2_ce0();
    void thread_max_pool_1_out_2_2_2_we0();
    void thread_max_pool_1_out_2_2_3_address0();
    void thread_max_pool_1_out_2_2_3_ce0();
    void thread_max_pool_1_out_2_2_3_we0();
    void thread_max_pool_1_out_2_2_4_address0();
    void thread_max_pool_1_out_2_2_4_ce0();
    void thread_max_pool_1_out_2_2_4_we0();
    void thread_max_pool_1_out_2_2_5_address0();
    void thread_max_pool_1_out_2_2_5_ce0();
    void thread_max_pool_1_out_2_2_5_we0();
    void thread_max_pool_1_out_2_2_address0();
    void thread_max_pool_1_out_2_2_ce0();
    void thread_max_pool_1_out_2_2_we0();
    void thread_max_pool_2_out_V_address0();
    void thread_max_pool_2_out_V_ce0();
    void thread_max_pool_2_out_V_d0();
    void thread_max_pool_2_out_V_we0();
    void thread_or_ln581_fu_1603_p2();
    void thread_or_ln582_fu_1567_p2();
    void thread_or_ln603_1_fu_1643_p2();
    void thread_or_ln603_2_fu_1657_p2();
    void thread_or_ln603_fu_1629_p2();
    void thread_or_ln949_fu_2225_p2();
    void thread_or_ln_fu_2231_p3();
    void thread_p_Result_36_fu_2173_p2();
    void thread_p_Result_37_fu_2211_p3();
    void thread_p_Result_39_fu_1396_p3();
    void thread_p_Result_40_fu_1430_p1();
    void thread_p_Result_41_fu_2073_p3();
    void thread_p_Result_42_fu_2105_p3();
    void thread_p_Result_43_fu_2334_p5();
    void thread_p_Result_s_fu_2095_p4();
    void thread_prediction_V_address0();
    void thread_prediction_V_ce0();
    void thread_prediction_V_d0();
    void thread_prediction_V_we0();
    void thread_prediction_output_address0();
    void thread_prediction_output_ce0();
    void thread_prediction_output_d0();
    void thread_prediction_output_we0();
    void thread_select_ln19_1_fu_1928_p3();
    void thread_select_ln19_fu_1785_p3();
    void thread_select_ln588_fu_1537_p3();
    void thread_select_ln603_1_fu_1635_p3();
    void thread_select_ln603_2_fu_1649_p3();
    void thread_select_ln603_3_fu_1663_p3();
    void thread_select_ln603_fu_1621_p3();
    void thread_select_ln964_fu_2308_p3();
    void thread_sext_ln1117_fu_1866_p1();
    void thread_sext_ln1265_1_fu_1896_p0();
    void thread_sext_ln1265_1_fu_1896_p1();
    void thread_sext_ln1265_2_fu_2039_p1();
    void thread_sext_ln1265_fu_1753_p0();
    void thread_sext_ln1265_fu_1753_p1();
    void thread_sext_ln203_fu_1671_p1();
    void thread_sext_ln581_fu_1486_p1();
    void thread_sext_ln581cast_fu_1545_p1();
    void thread_sext_ln703_2_fu_1904_p0();
    void thread_sext_ln703_2_fu_1904_p1();
    void thread_sext_ln703_fu_1761_p0();
    void thread_sext_ln703_fu_1761_p1();
    void thread_sh_amt_fu_1478_p3();
    void thread_shl_ln604_fu_1549_p2();
    void thread_shl_ln958_fu_2268_p2();
    void thread_sub_ln1117_fu_1855_p2();
    void thread_sub_ln203_fu_1350_p2();
    void thread_sub_ln581_fu_1472_p2();
    void thread_sub_ln944_fu_2121_p2();
    void thread_sub_ln947_fu_2157_p2();
    void thread_sub_ln958_fu_2263_p2();
    void thread_sub_ln964_fu_2316_p2();
    void thread_tmp_61_fu_1338_p3();
    void thread_tmp_62_fu_1831_p3();
    void thread_tmp_63_fu_1843_p3();
    void thread_tmp_64_fu_1974_p3();
    void thread_tmp_65_fu_1986_p3();
    void thread_tmp_66_fu_1529_p3();
    void thread_tmp_67_fu_1777_p3();
    void thread_tmp_68_fu_1920_p3();
    void thread_tmp_70_fu_2137_p4();
    void thread_tmp_71_fu_2191_p3();
    void thread_tmp_72_fu_2300_p3();
    void thread_tmp_7_fu_2327_p3();
    void thread_tmp_V_13_fu_2087_p3();
    void thread_tmp_V_fu_2081_p2();
    void thread_tmp_fu_1422_p3();
    void thread_tmp_s_fu_1326_p3();
    void thread_trunc_ln556_fu_1392_p1();
    void thread_trunc_ln565_fu_1418_p1();
    void thread_trunc_ln583_fu_1496_p1();
    void thread_trunc_ln586_fu_1522_p1();
    void thread_trunc_ln703_1_fu_1900_p1();
    void thread_trunc_ln703_fu_1757_p1();
    void thread_trunc_ln943_fu_2245_p1();
    void thread_trunc_ln944_fu_2127_p1();
    void thread_trunc_ln947_fu_2153_p1();
    void thread_xor_ln571_fu_1555_p2();
    void thread_xor_ln581_fu_1609_p2();
    void thread_xor_ln582_fu_1573_p2();
    void thread_xor_ln585_fu_1585_p2();
    void thread_xor_ln949_fu_2199_p2();
    void thread_zext_ln1116_3_fu_1994_p1();
    void thread_zext_ln1116_4_fu_2009_p1();
    void thread_zext_ln1116_fu_1982_p1();
    void thread_zext_ln1117_30_fu_1839_p1();
    void thread_zext_ln1117_31_fu_1851_p1();
    void thread_zext_ln1117_fu_1723_p1();
    void thread_zext_ln13_2_fu_1810_p1();
    void thread_zext_ln13_fu_1691_p1();
    void thread_zext_ln14_1_fu_1806_p1();
    void thread_zext_ln14_2_fu_1707_p1();
    void thread_zext_ln14_3_fu_1826_p1();
    void thread_zext_ln14_fu_1687_p1();
    void thread_zext_ln203_18_fu_1346_p1();
    void thread_zext_ln203_19_fu_1368_p1();
    void thread_zext_ln203_fu_1334_p1();
    void thread_zext_ln27_fu_1377_p1();
    void thread_zext_ln461_fu_1414_p1();
    void thread_zext_ln46_fu_1953_p1();
    void thread_zext_ln48_1_fu_1969_p1();
    void thread_zext_ln48_fu_1949_p1();
    void thread_zext_ln586_fu_1512_p1();
    void thread_zext_ln70_fu_2062_p1();
    void thread_zext_ln947_fu_2163_p1();
    void thread_ap_NS_fsm();
    void thread_hdltv_gen();
};

}

using namespace ap_rtl;

#endif
