TimeQuest Timing Analyzer report for lab2
Sun Oct 31 16:20:22 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'CLK'
 27. Slow 1200mV 0C Model Hold: 'CLK'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'CLK'
 40. Fast 1200mV 0C Model Hold: 'CLK'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab2                                                              ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 24     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 295.51 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.384 ; -46.247            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.393 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -71.105                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.384 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.301      ;
; -2.376 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.292      ;
; -2.372 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.288      ;
; -2.215 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 3.131      ;
; -2.212 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 3.129      ;
; -2.063 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.979      ;
; -2.023 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.940      ;
; -2.015 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.931      ;
; -2.011 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.927      ;
; -1.914 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.832      ;
; -1.854 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.770      ;
; -1.851 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.768      ;
; -1.846 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.763      ;
; -1.837 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.755      ;
; -1.833 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.751      ;
; -1.816 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.733      ;
; -1.796 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 3.128      ;
; -1.788 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 3.119      ;
; -1.784 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 3.115      ;
; -1.780 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 3.111      ;
; -1.772 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.332      ; 3.102      ;
; -1.768 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.332      ; 3.098      ;
; -1.764 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.682      ;
; -1.716 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.634      ;
; -1.703 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.619      ;
; -1.683 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.600      ;
; -1.679 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.596      ;
; -1.676 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.594      ;
; -1.674 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.591      ;
; -1.669 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.586      ;
; -1.666 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.582      ;
; -1.662 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.578      ;
; -1.661 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.577      ;
; -1.657 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.573      ;
; -1.630 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.962      ;
; -1.627 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.958      ;
; -1.626 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.958      ;
; -1.624 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.956      ;
; -1.611 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.332      ; 2.941      ;
; -1.608 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.939      ;
; -1.523 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.441      ;
; -1.522 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.439      ;
; -1.505 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.421      ;
; -1.504 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.421      ;
; -1.502 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.419      ;
; -1.500 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.416      ;
; -1.498 ; mux2_1_8b:a1_mux|o[4] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.415      ;
; -1.497 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.414      ;
; -1.496 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.412      ;
; -1.492 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.408      ;
; -1.485 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.402      ;
; -1.474 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.805      ;
; -1.469 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.801      ;
; -1.462 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.332      ; 2.792      ;
; -1.458 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.080     ; 2.376      ;
; -1.455 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.372      ;
; -1.451 ; mux2_1_8b:o1_mux|o[4] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.368      ;
; -1.450 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.782      ;
; -1.442 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.773      ;
; -1.438 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.769      ;
; -1.436 ; I[0]                  ; y.S2                      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.355      ;
; -1.432 ; I[0]                  ; y.S3                      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.351      ;
; -1.369 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.286      ;
; -1.359 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.276      ;
; -1.352 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.268      ;
; -1.347 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.263      ;
; -1.335 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.251      ;
; -1.326 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.243      ;
; -1.322 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.239      ;
; -1.316 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.648      ;
; -1.312 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.229      ;
; -1.281 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.612      ;
; -1.258 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.590      ;
; -1.258 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.590      ;
; -1.242 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.573      ;
; -1.228 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.560      ;
; -1.212 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.543      ;
; -1.209 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.126      ;
; -1.182 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.082     ; 2.098      ;
; -1.179 ; sel                   ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.078     ; 2.099      ;
; -1.165 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.082      ;
; -1.161 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.078      ;
; -1.137 ; mux2_1_8b:a1_mux|o[4] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.054      ;
; -1.136 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.053      ;
; -1.131 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.048      ;
; -1.128 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.333      ; 2.459      ;
; -1.123 ; I[1]                  ; y.S3                      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.042      ;
; -1.110 ; I[1]                  ; y.S2                      ; CLK          ; CLK         ; 1.000        ; -0.079     ; 2.029      ;
; -1.106 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.023      ;
; -1.101 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.018      ;
; -1.090 ; mux2_1_8b:o1_mux|o[4] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.081     ; 2.007      ;
; -1.087 ; seting                ; mux2_1_8b:a1_mux|o[3]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 1.572      ;
; -1.050 ; seting                ; mux2_1_8b:o1_mux|o[7]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 1.535      ;
; -1.048 ; seting                ; mux2_1_8b:o1_mux|o[6]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 1.533      ;
; -1.047 ; seting                ; mux2_1_8b:a1_mux|o[5]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 1.532      ;
; -1.047 ; seting                ; mux2_1_8b:a1_mux|o[7]     ; CLK          ; CLK         ; 1.000        ; -0.513     ; 1.532      ;
; -1.040 ; mux2_1_8b:o1_mux|o[5] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.372      ;
; -1.029 ; sel                   ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.334      ; 2.361      ;
; -1.021 ; sel                   ; mux2_1_8b:a_Mux|o[0]      ; CLK          ; CLK         ; 1.000        ; -0.078     ; 1.941      ;
; -1.016 ; sel                   ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.078     ; 1.936      ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                  ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.393 ; mux2_1_8b:a1_mux|o[1]              ; left8:left_shift|dFF_2:o5|int_q ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.091      ;
; 0.404 ; I[0]                               ; I[0]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; I[1]                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; I[2]                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; y.S5                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.669      ;
; 0.409 ; y.S3                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.674      ;
; 0.409 ; y.S2                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.674      ;
; 0.429 ; mux2_1_8b:mux_shift2|o[7]          ; mux2_1_8b:o1_mux|o[7]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; y.S5                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.695      ;
; 0.437 ; y.S3                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.702      ;
; 0.449 ; mux2_1_8b:a1_mux|o[0]              ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.716      ;
; 0.451 ; left8:left_shift|dFF_2:o2|int_q    ; mux2_1_8b:a1_mux|o[5]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.717      ;
; 0.451 ; left8:left_shift|dFF_2:o0|int_q    ; mux2_1_8b:a1_mux|o[7]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.717      ;
; 0.460 ; mux2_1_8b:a1_mux|o[6]              ; left8:left_shift|dFF_2:o0|int_q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.726      ;
; 0.461 ; I[2]                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.726      ;
; 0.466 ; I[2]                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.731      ;
; 0.544 ; mux2_1_8b:o1_mux|o[7]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.810      ;
; 0.553 ; mux2_1_8b:a1_mux|o[5]              ; left8:left_shift|dFF_2:o1|int_q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.819      ;
; 0.554 ; mux2_1_8b:mux_shift2|o[0]          ; mux2_1_8b:o1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.821      ;
; 0.577 ; left8:left_shift|dFF_2:o6|int_q    ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.844      ;
; 0.584 ; mux2_1_8b:a1_mux|o[2]              ; left8:left_shift|dFF_2:o4|int_q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.851      ;
; 0.592 ; y.S2                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.857      ;
; 0.613 ; mux2_1_8b:mux_shift2|o[3]          ; mux2_1_8b:o1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.879      ;
; 0.619 ; left8:left_shift|dFF_2:o3|int_q    ; mux2_1_8b:a1_mux|o[4]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.885      ;
; 0.638 ; mux2_1_8b:a1_mux|o[7]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.904      ;
; 0.639 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.907      ;
; 0.647 ; mux2_1_8b:o1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.346      ;
; 0.649 ; mux2_1_8b:o1_mux|o[0]              ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.916      ;
; 0.651 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.917      ;
; 0.660 ; y.S4                               ; I[0]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.925      ;
; 0.664 ; y.S4                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.929      ;
; 0.674 ; y.S3                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.939      ;
; 0.680 ; left8:left_shift|dFF_2:o4|int_q    ; mux2_1_8b:a1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.947      ;
; 0.680 ; I[0]                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.945      ;
; 0.685 ; sel                                ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.951      ;
; 0.686 ; y.S4                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.951      ;
; 0.693 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.959      ;
; 0.697 ; y.S2                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.962      ;
; 0.702 ; y.S1                               ; seting                          ; CLK          ; CLK         ; 0.000        ; 0.097      ; 0.985      ;
; 0.704 ; left8:left_shift|dFF_2:o1|int_q    ; mux2_1_8b:a1_mux|o[6]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 0.970      ;
; 0.715 ; y.S3                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.980      ;
; 0.718 ; mux2_1_8b:mux_shift2|o[1]          ; mux2_1_8b:o1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.985      ;
; 0.732 ; mux2_1_8b:o1_mux|o[4]              ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.999      ;
; 0.736 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.434      ;
; 0.741 ; mux2_1_8b:o1_mux|o[3]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.440      ;
; 0.742 ; mux2_1_8b:a1_mux|o[4]              ; left8:left_shift|dFF_2:o2|int_q ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.008      ;
; 0.743 ; y.S5                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.008      ;
; 0.748 ; mux2_1_8b:a1_mux|o[0]              ; left8:left_shift|dFF_2:o6|int_q ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.015      ;
; 0.771 ; mux2_1_8b:o1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.039      ;
; 0.778 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.476      ;
; 0.779 ; y.S2                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.044      ;
; 0.802 ; reset_mul8:reseting|dFF_2:i0|int_q ; mux2_1_8b:a1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.068      ;
; 0.802 ; mux2_1_8b:mux_shift2|o[2]          ; mux2_1_8b:o1_mux|o[2]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.068      ;
; 0.815 ; sel                                ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.082      ;
; 0.824 ; mux2_1_8b:o1_mux|o[3]              ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.092      ;
; 0.832 ; mux2_1_8b:o1_mux|o[1]              ; mux2_1_8b:mux_shift2|o[1]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.099      ;
; 0.832 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.099      ;
; 0.839 ; reset_mul8:reseting|dFF_2:i1|int_q ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.105      ;
; 0.842 ; mux2_1_8b:mux_shift2|o[5]          ; mux2_1_8b:o1_mux|o[5]           ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.108      ;
; 0.844 ; mux2_1_8b:mux_shift2|o[4]          ; mux2_1_8b:o1_mux|o[4]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.696      ;
; 0.845 ; mux2_1_8b:mux_shift2|o[6]          ; mux2_1_8b:o1_mux|o[6]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.697      ;
; 0.868 ; left8:left_shift|dFF_2:o5|int_q    ; mux2_1_8b:a1_mux|o[2]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.720      ;
; 0.870 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.137      ;
; 0.885 ; mux2_1_8b:o1_mux|o[7]              ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.151      ;
; 0.886 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.585      ;
; 0.912 ; sel                                ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.611      ;
; 0.920 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.619      ;
; 0.931 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.630      ;
; 0.932 ; sel                                ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.631      ;
; 0.946 ; sel                                ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.645      ;
; 0.958 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.657      ;
; 0.960 ; mux2_1_8b:a1_mux|o[0]              ; mux2_1_8b:a_Mux|o[0]            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.228      ;
; 0.976 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.244      ;
; 0.983 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.249      ;
; 0.985 ; mux2_1_8b:a1_mux|o[7]              ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.251      ;
; 0.991 ; mux2_1_8b:a1_mux|o[3]              ; left8:left_shift|dFF_2:o3|int_q ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.259      ;
; 0.998 ; reset_mul8:reseting|dFF_2:i3|int_q ; mux2_1_8b:a1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; -0.335     ; 0.849      ;
; 1.011 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.277      ;
; 1.016 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.283      ;
; 1.019 ; sel                                ; mux2_1_8b:mux_shift2|o[1]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.287      ;
; 1.022 ; sel                                ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.290      ;
; 1.022 ; sel                                ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.290      ;
; 1.023 ; I[0]                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.288      ;
; 1.028 ; seting                             ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.880      ;
; 1.029 ; seting                             ; mux2_1_8b:o1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.881      ;
; 1.031 ; seting                             ; mux2_1_8b:o1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.883      ;
; 1.031 ; sel                                ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.298      ;
; 1.032 ; sel                                ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.298      ;
; 1.039 ; seting                             ; mux2_1_8b:a1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; -0.334     ; 0.891      ;
; 1.057 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.323      ;
; 1.087 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.080      ; 1.353      ;
; 1.089 ; y.S2                               ; sel                             ; CLK          ; CLK         ; 0.000        ; 0.095      ; 1.370      ;
; 1.105 ; I[1]                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.370      ;
; 1.114 ; I[1]                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.379      ;
; 1.130 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:a_Mux|o[2]            ; CLK          ; CLK         ; 0.000        ; 0.083      ; 1.399      ;
; 1.138 ; sel                                ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.406      ;
; 1.139 ; mux2_1_8b:o1_mux|o[2]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.838      ;
; 1.142 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.512      ; 1.840      ;
; 1.151 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.418      ;
; 1.181 ; mux2_1_8b:a1_mux|o[3]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.513      ; 1.880      ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; I[0]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; I[1]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; I[2]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o0|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o1|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o2|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o3|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o4|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o5|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o6|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; sel                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; seting                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S1                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S2                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S3                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S4                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S5                               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o0|int_q    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o1|int_q    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o2|int_q    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o3|int_q    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o4|int_q    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o6|int_q    ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[0]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[1]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[2]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[3]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[4]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[5]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[6]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[7]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[4]               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[6]               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[7]               ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[0]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[1]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[2]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[3]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[5]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[7]          ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[0]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[1]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[2]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[3]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[4]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[5]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[6]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[7]              ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; sel                                ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; I[0]                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; I[1]                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; I[2]                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[0]               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[1]               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[2]               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i0|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i1|int_q ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; y.S2                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; y.S3                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; y.S4                               ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; y.S5                               ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o5|int_q    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[3]               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; input1[*]  ; CLK        ; 1.047 ; 1.387 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; 1.005 ; 1.344 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; 1.047 ; 1.387 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; 1.005 ; 1.319 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; 0.794 ; 1.109 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; 2.560 ; 2.875 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; 2.355 ; 2.659 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; 2.560 ; 2.875 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; 1.966 ; 2.322 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; 1.698 ; 2.040 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; input1[*]  ; CLK        ; -0.336 ; -0.630 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; -0.571 ; -0.888 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; -0.613 ; -0.931 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; -0.554 ; -0.856 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; -0.336 ; -0.630 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; -1.201 ; -1.507 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; -1.811 ; -2.134 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; -1.998 ; -2.323 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; -1.471 ; -1.784 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; -1.201 ; -1.507 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 6.976 ; 6.986 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 6.976 ; 6.986 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 6.633 ; 6.643 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 6.944 ; 6.949 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 7.976 ; 7.941 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 6.775 ; 6.762 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 6.875 ; 6.886 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 6.615 ; 6.627 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 7.976 ; 7.941 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 7.156 ; 7.126 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 7.608 ; 7.601 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 7.167 ; 7.159 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 7.127 ; 7.115 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 8.400 ; 8.478 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 8.400 ; 8.478 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 7.568 ; 7.559 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 7.161 ; 7.147 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 6.858 ; 6.842 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 7.206 ; 7.199 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 7.248 ; 7.237 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 7.149 ; 7.144 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 6.414 ; 6.422 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 6.743 ; 6.752 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 6.414 ; 6.422 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 6.713 ; 6.717 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 6.395 ; 6.406 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 6.548 ; 6.535 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 6.640 ; 6.649 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 6.395 ; 6.406 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 7.703 ; 7.669 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 6.915 ; 6.885 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 7.350 ; 7.342 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 6.925 ; 6.917 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 6.886 ; 6.874 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 6.628 ; 6.612 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 8.159 ; 8.236 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 7.310 ; 7.301 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 6.919 ; 6.905 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 6.628 ; 6.612 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 6.963 ; 6.956 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 7.004 ; 6.993 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 6.908 ; 6.903 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 324.46 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -2.082 ; -37.640           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.341 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -71.105                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.082 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 3.007      ;
; -2.065 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.990      ;
; -2.053 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.980      ;
; -1.959 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.884      ;
; -1.894 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.821      ;
; -1.846 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.771      ;
; -1.748 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.673      ;
; -1.731 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.656      ;
; -1.719 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.646      ;
; -1.691 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.619      ;
; -1.625 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.550      ;
; -1.568 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.495      ;
; -1.564 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.492      ;
; -1.564 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.492      ;
; -1.560 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.487      ;
; -1.558 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.486      ;
; -1.540 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.467      ;
; -1.523 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.451      ;
; -1.521 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.829      ;
; -1.517 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.823      ;
; -1.512 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.437      ;
; -1.511 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.817      ;
; -1.505 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.811      ;
; -1.500 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.806      ;
; -1.498 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.806      ;
; -1.422 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.350      ;
; -1.415 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.340      ;
; -1.406 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.333      ;
; -1.405 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.333      ;
; -1.401 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.328      ;
; -1.400 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.327      ;
; -1.398 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.323      ;
; -1.395 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.321      ;
; -1.394 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.700      ;
; -1.389 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.315      ;
; -1.369 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.675      ;
; -1.362 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.670      ;
; -1.360 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.668      ;
; -1.354 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.662      ;
; -1.339 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.647      ;
; -1.296 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.224      ;
; -1.292 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.217      ;
; -1.290 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.218      ;
; -1.281 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.587      ;
; -1.274 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.201      ;
; -1.265 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.193      ;
; -1.255 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.181      ;
; -1.254 ; mux2_1_8b:a1_mux|o[4] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.181      ;
; -1.253 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.179      ;
; -1.249 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.175      ;
; -1.246 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.174      ;
; -1.242 ; mux2_1_8b:o1_mux|o[4] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.169      ;
; -1.242 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.169      ;
; -1.234 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.161      ;
; -1.229 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.535      ;
; -1.228 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.536      ;
; -1.219 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.527      ;
; -1.209 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.515      ;
; -1.208 ; I[0]                  ; y.S2                      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.136      ;
; -1.206 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.133      ;
; -1.203 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.509      ;
; -1.187 ; I[0]                  ; y.S3                      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.115      ;
; -1.179 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.074     ; 2.104      ;
; -1.166 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.093      ;
; -1.161 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.088      ;
; -1.120 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.046      ;
; -1.115 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.423      ;
; -1.113 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 2.039      ;
; -1.087 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 2.015      ;
; -1.078 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.005      ;
; -1.072 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.999      ;
; -1.067 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.373      ;
; -1.041 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.349      ;
; -1.039 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.966      ;
; -1.036 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.344      ;
; -1.013 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.321      ;
; -1.008 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.316      ;
; -0.998 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.925      ;
; -0.985 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.293      ;
; -0.984 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.073     ; 1.910      ;
; -0.981 ; sel                   ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.911      ;
; -0.946 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.873      ;
; -0.938 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.307      ; 2.244      ;
; -0.922 ; I[1]                  ; y.S2                      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.850      ;
; -0.920 ; mux2_1_8b:a1_mux|o[4] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.847      ;
; -0.920 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.848      ;
; -0.916 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.843      ;
; -0.912 ; I[1]                  ; y.S3                      ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.840      ;
; -0.908 ; mux2_1_8b:o1_mux|o[4] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.835      ;
; -0.894 ; seting                ; mux2_1_8b:a1_mux|o[3]     ; CLK          ; CLK         ; 1.000        ; -0.469     ; 1.424      ;
; -0.892 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.071     ; 1.820      ;
; -0.888 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.072     ; 1.815      ;
; -0.868 ; sel                   ; mux2_1_8b:a_Mux|o[0]      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.798      ;
; -0.865 ; sel                   ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.069     ; 1.795      ;
; -0.858 ; seting                ; mux2_1_8b:o1_mux|o[7]     ; CLK          ; CLK         ; 1.000        ; -0.470     ; 1.387      ;
; -0.857 ; seting                ; mux2_1_8b:o1_mux|o[6]     ; CLK          ; CLK         ; 1.000        ; -0.470     ; 1.386      ;
; -0.857 ; mux2_1_8b:o1_mux|o[5] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.165      ;
; -0.856 ; seting                ; mux2_1_8b:a1_mux|o[5]     ; CLK          ; CLK         ; 1.000        ; -0.470     ; 1.385      ;
; -0.856 ; seting                ; mux2_1_8b:a1_mux|o[7]     ; CLK          ; CLK         ; 1.000        ; -0.470     ; 1.385      ;
; -0.846 ; sel                   ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.309      ; 2.154      ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                   ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; mux2_1_8b:a1_mux|o[1]              ; left8:left_shift|dFF_2:o5|int_q ; CLK          ; CLK         ; 0.000        ; 0.467      ; 0.979      ;
; 0.355 ; I[0]                               ; I[0]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I[1]                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; I[2]                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; y.S5                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.597      ;
; 0.366 ; y.S3                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.608      ;
; 0.366 ; y.S2                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.608      ;
; 0.390 ; y.S5                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.632      ;
; 0.395 ; mux2_1_8b:mux_shift2|o[7]          ; mux2_1_8b:o1_mux|o[7]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.638      ;
; 0.395 ; y.S3                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.637      ;
; 0.407 ; mux2_1_8b:a1_mux|o[0]              ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.650      ;
; 0.415 ; left8:left_shift|dFF_2:o2|int_q    ; mux2_1_8b:a1_mux|o[5]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.658      ;
; 0.416 ; I[2]                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.658      ;
; 0.416 ; left8:left_shift|dFF_2:o0|int_q    ; mux2_1_8b:a1_mux|o[7]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.659      ;
; 0.424 ; mux2_1_8b:a1_mux|o[6]              ; left8:left_shift|dFF_2:o0|int_q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.667      ;
; 0.429 ; I[2]                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.671      ;
; 0.493 ; mux2_1_8b:o1_mux|o[7]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.736      ;
; 0.507 ; mux2_1_8b:a1_mux|o[5]              ; left8:left_shift|dFF_2:o1|int_q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.750      ;
; 0.509 ; mux2_1_8b:mux_shift2|o[0]          ; mux2_1_8b:o1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.752      ;
; 0.530 ; left8:left_shift|dFF_2:o6|int_q    ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.773      ;
; 0.538 ; mux2_1_8b:a1_mux|o[2]              ; left8:left_shift|dFF_2:o4|int_q ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.780      ;
; 0.544 ; y.S2                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.786      ;
; 0.563 ; mux2_1_8b:mux_shift2|o[3]          ; mux2_1_8b:o1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.804      ;
; 0.571 ; left8:left_shift|dFF_2:o3|int_q    ; mux2_1_8b:a1_mux|o[4]           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.812      ;
; 0.582 ; mux2_1_8b:a1_mux|o[7]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.825      ;
; 0.593 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.837      ;
; 0.594 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.837      ;
; 0.595 ; mux2_1_8b:o1_mux|o[0]              ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.838      ;
; 0.603 ; y.S4                               ; I[0]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.845      ;
; 0.607 ; y.S4                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.849      ;
; 0.608 ; mux2_1_8b:o1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.247      ;
; 0.617 ; y.S3                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.859      ;
; 0.621 ; I[0]                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.863      ;
; 0.626 ; left8:left_shift|dFF_2:o4|int_q    ; mux2_1_8b:a1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.868      ;
; 0.628 ; y.S4                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.870      ;
; 0.628 ; sel                                ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.871      ;
; 0.637 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.880      ;
; 0.640 ; y.S2                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.882      ;
; 0.643 ; left8:left_shift|dFF_2:o1|int_q    ; mux2_1_8b:a1_mux|o[6]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.886      ;
; 0.648 ; y.S1                               ; seting                          ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.906      ;
; 0.651 ; y.S3                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.893      ;
; 0.670 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.309      ;
; 0.672 ; mux2_1_8b:mux_shift2|o[1]          ; mux2_1_8b:o1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.915      ;
; 0.679 ; y.S5                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.921      ;
; 0.684 ; mux2_1_8b:o1_mux|o[4]              ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.926      ;
; 0.691 ; mux2_1_8b:o1_mux|o[3]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.331      ;
; 0.692 ; mux2_1_8b:a1_mux|o[4]              ; left8:left_shift|dFF_2:o2|int_q ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.934      ;
; 0.697 ; mux2_1_8b:a1_mux|o[0]              ; left8:left_shift|dFF_2:o6|int_q ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.940      ;
; 0.706 ; y.S2                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.948      ;
; 0.713 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.352      ;
; 0.715 ; mux2_1_8b:o1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.959      ;
; 0.728 ; sel                                ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 0.971      ;
; 0.745 ; reset_mul8:reseting|dFF_2:i0|int_q ; mux2_1_8b:a1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 0.987      ;
; 0.747 ; mux2_1_8b:mux_shift2|o[2]          ; mux2_1_8b:o1_mux|o[2]           ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.988      ;
; 0.766 ; mux2_1_8b:o1_mux|o[3]              ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.010      ;
; 0.771 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.014      ;
; 0.773 ; mux2_1_8b:o1_mux|o[1]              ; mux2_1_8b:mux_shift2|o[1]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.016      ;
; 0.774 ; reset_mul8:reseting|dFF_2:i1|int_q ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.016      ;
; 0.778 ; mux2_1_8b:mux_shift2|o[4]          ; mux2_1_8b:o1_mux|o[4]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.640      ;
; 0.778 ; mux2_1_8b:mux_shift2|o[6]          ; mux2_1_8b:o1_mux|o[6]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.640      ;
; 0.779 ; mux2_1_8b:mux_shift2|o[5]          ; mux2_1_8b:o1_mux|o[5]           ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.021      ;
; 0.799 ; left8:left_shift|dFF_2:o5|int_q    ; mux2_1_8b:a1_mux|o[2]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.661      ;
; 0.799 ; mux2_1_8b:o1_mux|o[7]              ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.042      ;
; 0.804 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.444      ;
; 0.804 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.047      ;
; 0.828 ; sel                                ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.468      ;
; 0.848 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.487      ;
; 0.850 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.490      ;
; 0.853 ; sel                                ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.493      ;
; 0.857 ; sel                                ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.470      ; 1.498      ;
; 0.859 ; mux2_1_8b:a1_mux|o[0]              ; mux2_1_8b:a_Mux|o[0]            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.103      ;
; 0.889 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.529      ;
; 0.894 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.137      ;
; 0.894 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.138      ;
; 0.904 ; mux2_1_8b:a1_mux|o[7]              ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.147      ;
; 0.915 ; mux2_1_8b:a1_mux|o[3]              ; left8:left_shift|dFF_2:o3|int_q ; CLK          ; CLK         ; 0.000        ; 0.073      ; 1.159      ;
; 0.918 ; reset_mul8:reseting|dFF_2:i3|int_q ; mux2_1_8b:a1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; -0.311     ; 0.778      ;
; 0.920 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.163      ;
; 0.931 ; sel                                ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.176      ;
; 0.931 ; sel                                ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.176      ;
; 0.931 ; sel                                ; mux2_1_8b:mux_shift2|o[1]       ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.176      ;
; 0.933 ; I[0]                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.175      ;
; 0.933 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.175      ;
; 0.940 ; sel                                ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.183      ;
; 0.944 ; sel                                ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.187      ;
; 0.946 ; seting                             ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.808      ;
; 0.947 ; seting                             ; mux2_1_8b:o1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.809      ;
; 0.949 ; seting                             ; mux2_1_8b:o1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.811      ;
; 0.957 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.200      ;
; 0.959 ; seting                             ; mux2_1_8b:a1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; -0.309     ; 0.821      ;
; 0.973 ; y.S2                               ; sel                             ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.231      ;
; 1.001 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.072      ; 1.244      ;
; 1.005 ; I[1]                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.247      ;
; 1.009 ; I[1]                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.251      ;
; 1.014 ; sel                                ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.259      ;
; 1.029 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:a_Mux|o[2]            ; CLK          ; CLK         ; 0.000        ; 0.074      ; 1.274      ;
; 1.029 ; mux2_1_8b:o1_mux|o[2]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.669      ;
; 1.033 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.468      ; 1.672      ;
; 1.050 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.071      ; 1.292      ;
; 1.065 ; mux2_1_8b:a1_mux|o[3]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.469      ; 1.705      ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; I[0]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; I[1]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; I[2]                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o0|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o1|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o2|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o3|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o4|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o5|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o6|int_q    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[0]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[1]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[2]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[3]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[4]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[5]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[6]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[7]          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i0|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i1|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i2|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i3|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; sel                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; seting                             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S1                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S2                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S3                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S4                               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period      ; CLK   ; Rise       ; y.S5                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; I[0]                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; I[1]                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; I[2]                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o0|int_q    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o1|int_q    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o2|int_q    ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[5]              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[6]              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[7]              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[6]               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[7]               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[7]          ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[5]              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[6]              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[7]              ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; sel                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; y.S2                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; y.S3                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; y.S4                               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; y.S5                               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o3|int_q    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o4|int_q    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o6|int_q    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[0]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[1]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[2]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[3]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[4]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[0]               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[1]               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[2]               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[4]               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[0]          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[1]          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[2]          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[3]          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[5]          ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[0]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[1]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[2]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[3]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[4]              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i0|int_q ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i1|int_q ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o5|int_q    ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[5]               ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; input1[*]  ; CLK        ; 0.871 ; 1.106 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; 0.829 ; 1.064 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; 0.871 ; 1.106 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; 0.835 ; 1.052 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; 0.641 ; 0.843 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; 2.229 ; 2.465 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; 2.043 ; 2.282 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; 2.229 ; 2.465 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; 1.692 ; 1.958 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; 1.446 ; 1.705 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; input1[*]  ; CLK        ; -0.233 ; -0.417 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; -0.444 ; -0.660 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; -0.486 ; -0.702 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; -0.433 ; -0.640 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; -0.233 ; -0.417 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; -1.010 ; -1.235 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; -1.577 ; -1.808 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; -1.750 ; -1.970 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; -1.258 ; -1.483 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; -1.010 ; -1.235 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 6.300 ; 6.271 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 6.300 ; 6.271 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 5.982 ; 5.962 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 6.270 ; 6.239 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 7.248 ; 7.143 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 6.128 ; 6.068 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 6.188 ; 6.185 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 5.967 ; 5.948 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 7.248 ; 7.143 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 6.481 ; 6.398 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 6.895 ; 6.832 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 6.488 ; 6.423 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 6.455 ; 6.381 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 7.540 ; 7.548 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 7.540 ; 7.548 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 6.857 ; 6.794 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 6.485 ; 6.418 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 6.208 ; 6.141 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 6.525 ; 6.464 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 6.567 ; 6.501 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 6.474 ; 6.411 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 5.771 ; 5.750 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 6.076 ; 6.047 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 5.771 ; 5.750 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 6.048 ; 6.017 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 5.756 ; 5.736 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 5.910 ; 5.851 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 5.963 ; 5.960 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 5.756 ; 5.736 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 6.987 ; 6.885 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 6.251 ; 6.169 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 6.648 ; 6.586 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 6.256 ; 6.192 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 6.223 ; 6.151 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 5.988 ; 5.922 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 7.310 ; 7.319 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 6.611 ; 6.548 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 6.254 ; 6.189 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 5.988 ; 5.922 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 6.293 ; 6.232 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 6.333 ; 6.268 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 6.243 ; 6.181 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.658 ; -5.134            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.161 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -59.495                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.658 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.603      ;
; -0.657 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.602      ;
; -0.648 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.593      ;
; -0.574 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.519      ;
; -0.571 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.516      ;
; -0.506 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.451      ;
; -0.485 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.430      ;
; -0.484 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.429      ;
; -0.475 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.420      ;
; -0.424 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.370      ;
; -0.412 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.358      ;
; -0.411 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.357      ;
; -0.401 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.346      ;
; -0.398 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.343      ;
; -0.393 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.338      ;
; -0.379 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.324      ;
; -0.356 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.496      ;
; -0.355 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.495      ;
; -0.351 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.491      ;
; -0.350 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.490      ;
; -0.346 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.486      ;
; -0.341 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.481      ;
; -0.333 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.278      ;
; -0.329 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.275      ;
; -0.328 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.274      ;
; -0.324 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.270      ;
; -0.320 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.266      ;
; -0.319 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.265      ;
; -0.314 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.259      ;
; -0.313 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.258      ;
; -0.305 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.251      ;
; -0.304 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.249      ;
; -0.304 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.250      ;
; -0.298 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.439      ;
; -0.297 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.438      ;
; -0.295 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.241      ;
; -0.272 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.412      ;
; -0.269 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.409      ;
; -0.267 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.407      ;
; -0.264 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.404      ;
; -0.260 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.206      ;
; -0.236 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.182      ;
; -0.230 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.175      ;
; -0.227 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.172      ;
; -0.222 ; mux2_1_8b:a1_mux|o[4] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.167      ;
; -0.221 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.167      ;
; -0.220 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.166      ;
; -0.220 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.165      ;
; -0.219 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.165      ;
; -0.218 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.164      ;
; -0.214 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.355      ;
; -0.210 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.156      ;
; -0.206 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.151      ;
; -0.204 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.344      ;
; -0.203 ; mux2_1_8b:o1_mux|o[4] ; mux2_1_8b:mux_shift2|o[7] ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.148      ;
; -0.199 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.339      ;
; -0.199 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.339      ;
; -0.198 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.338      ;
; -0.189 ; mux2_1_8b:a1_mux|o[3] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.329      ;
; -0.179 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.125      ;
; -0.177 ; I[0]                  ; y.S3                      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.123      ;
; -0.168 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[3] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.114      ;
; -0.166 ; I[0]                  ; y.S2                      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.112      ;
; -0.162 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 1.107      ;
; -0.158 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.104      ;
; -0.154 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.100      ;
; -0.153 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.099      ;
; -0.153 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.099      ;
; -0.146 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[3]      ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.287      ;
; -0.136 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.082      ;
; -0.122 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.068      ;
; -0.115 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.255      ;
; -0.101 ; mux2_1_8b:o1_mux|o[3] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.241      ;
; -0.096 ; sel                   ; mux2_1_8b:a_Mux|o[2]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.042      ;
; -0.091 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.231      ;
; -0.086 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.226      ;
; -0.077 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.217      ;
; -0.072 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[5]      ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.212      ;
; -0.070 ; mux2_1_8b:a1_mux|o[1] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.016      ;
; -0.068 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:a_Mux|o[4]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.014      ;
; -0.063 ; mux2_1_8b:a1_mux|o[0] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.009      ;
; -0.058 ; mux2_1_8b:o1_mux|o[0] ; mux2_1_8b:mux_shift2|o[1] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 1.004      ;
; -0.049 ; mux2_1_8b:a1_mux|o[4] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.994      ;
; -0.049 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.994      ;
; -0.047 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[4] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.187      ;
; -0.040 ; mux2_1_8b:a1_mux|o[2] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.986      ;
; -0.036 ; seting                ; mux2_1_8b:a1_mux|o[3]     ; CLK          ; CLK         ; 1.000        ; -0.244     ; 0.779      ;
; -0.035 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:a_Mux|o[6]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.980      ;
; -0.032 ; I[1]                  ; y.S3                      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.978      ;
; -0.030 ; mux2_1_8b:o1_mux|o[4] ; mux2_1_8b:a_Mux|o[7]      ; CLK          ; CLK         ; 1.000        ; -0.042     ; 0.975      ;
; -0.026 ; mux2_1_8b:o1_mux|o[2] ; mux2_1_8b:mux_shift2|o[5] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.972      ;
; -0.023 ; seting                ; mux2_1_8b:o1_mux|o[7]     ; CLK          ; CLK         ; 1.000        ; -0.245     ; 0.765      ;
; -0.021 ; seting                ; mux2_1_8b:o1_mux|o[6]     ; CLK          ; CLK         ; 1.000        ; -0.245     ; 0.763      ;
; -0.021 ; seting                ; mux2_1_8b:a1_mux|o[7]     ; CLK          ; CLK         ; 1.000        ; -0.245     ; 0.763      ;
; -0.021 ; I[1]                  ; y.S2                      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.967      ;
; -0.020 ; seting                ; mux2_1_8b:a1_mux|o[5]     ; CLK          ; CLK         ; 1.000        ; -0.245     ; 0.762      ;
; -0.016 ; sel                   ; mux2_1_8b:a_Mux|o[0]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.962      ;
; -0.012 ; sel                   ; mux2_1_8b:a_Mux|o[1]      ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.958      ;
; -0.002 ; mux2_1_8b:o1_mux|o[1] ; mux2_1_8b:mux_shift2|o[2] ; CLK          ; CLK         ; 1.000        ; -0.041     ; 0.948      ;
; 0.040  ; mux2_1_8b:o1_mux|o[5] ; mux2_1_8b:mux_shift2|o[6] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 1.100      ;
+--------+-----------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                   ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.161 ; mux2_1_8b:a1_mux|o[1]              ; left8:left_shift|dFF_2:o5|int_q ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.489      ;
; 0.182 ; I[0]                               ; I[0]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I[1]                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; I[2]                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; y.S5                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; mux2_1_8b:mux_shift2|o[7]          ; mux2_1_8b:o1_mux|o[7]           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.314      ;
; 0.189 ; y.S3                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.189 ; y.S2                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.314      ;
; 0.198 ; left8:left_shift|dFF_2:o2|int_q    ; mux2_1_8b:a1_mux|o[5]           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.324      ;
; 0.198 ; y.S5                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.323      ;
; 0.199 ; left8:left_shift|dFF_2:o0|int_q    ; mux2_1_8b:a1_mux|o[7]           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.325      ;
; 0.202 ; y.S3                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.327      ;
; 0.205 ; mux2_1_8b:a1_mux|o[0]              ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.330      ;
; 0.205 ; mux2_1_8b:a1_mux|o[6]              ; left8:left_shift|dFF_2:o0|int_q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.331      ;
; 0.208 ; I[2]                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.333      ;
; 0.215 ; I[2]                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.340      ;
; 0.247 ; mux2_1_8b:a1_mux|o[5]              ; left8:left_shift|dFF_2:o1|int_q ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.373      ;
; 0.247 ; mux2_1_8b:o1_mux|o[7]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.373      ;
; 0.248 ; mux2_1_8b:mux_shift2|o[0]          ; mux2_1_8b:o1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.373      ;
; 0.260 ; left8:left_shift|dFF_2:o6|int_q    ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.385      ;
; 0.263 ; mux2_1_8b:mux_shift2|o[3]          ; mux2_1_8b:o1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.388      ;
; 0.267 ; mux2_1_8b:a1_mux|o[2]              ; left8:left_shift|dFF_2:o4|int_q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; left8:left_shift|dFF_2:o3|int_q    ; mux2_1_8b:a1_mux|o[4]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.392      ;
; 0.268 ; y.S2                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.393      ;
; 0.274 ; mux2_1_8b:o1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.602      ;
; 0.284 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.409      ;
; 0.289 ; mux2_1_8b:a1_mux|o[7]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.415      ;
; 0.297 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.423      ;
; 0.299 ; mux2_1_8b:o1_mux|o[0]              ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.424      ;
; 0.303 ; y.S4                               ; I[0]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.428      ;
; 0.305 ; y.S3                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.430      ;
; 0.307 ; y.S4                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.432      ;
; 0.310 ; left8:left_shift|dFF_2:o4|int_q    ; mux2_1_8b:a1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.435      ;
; 0.311 ; sel                                ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.437      ;
; 0.312 ; y.S1                               ; seting                          ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.445      ;
; 0.313 ; I[0]                               ; I[1]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.438      ;
; 0.315 ; mux2_1_8b:mux_shift2|o[1]          ; mux2_1_8b:o1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.440      ;
; 0.317 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.443      ;
; 0.318 ; y.S4                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.443      ;
; 0.319 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.648      ;
; 0.320 ; y.S2                               ; y.S5                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.445      ;
; 0.322 ; mux2_1_8b:o1_mux|o[3]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.650      ;
; 0.323 ; left8:left_shift|dFF_2:o1|int_q    ; mux2_1_8b:a1_mux|o[6]           ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.449      ;
; 0.324 ; mux2_1_8b:o1_mux|o[4]              ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.449      ;
; 0.328 ; mux2_1_8b:a1_mux|o[4]              ; left8:left_shift|dFF_2:o2|int_q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.453      ;
; 0.328 ; y.S3                               ; y.S4                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.453      ;
; 0.332 ; mux2_1_8b:a1_mux|o[0]              ; left8:left_shift|dFF_2:o6|int_q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.457      ;
; 0.338 ; y.S5                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.463      ;
; 0.339 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.668      ;
; 0.345 ; mux2_1_8b:o1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.470      ;
; 0.356 ; mux2_1_8b:mux_shift2|o[2]          ; mux2_1_8b:o1_mux|o[2]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.481      ;
; 0.357 ; reset_mul8:reseting|dFF_2:i0|int_q ; mux2_1_8b:a1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.482      ;
; 0.361 ; sel                                ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.487      ;
; 0.363 ; y.S2                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.488      ;
; 0.371 ; mux2_1_8b:o1_mux|o[3]              ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.496      ;
; 0.372 ; reset_mul8:reseting|dFF_2:i1|int_q ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.497      ;
; 0.373 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.499      ;
; 0.374 ; mux2_1_8b:o1_mux|o[1]              ; mux2_1_8b:mux_shift2|o[1]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.499      ;
; 0.378 ; mux2_1_8b:mux_shift2|o[5]          ; mux2_1_8b:o1_mux|o[5]           ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.503      ;
; 0.383 ; mux2_1_8b:mux_shift2|o[4]          ; mux2_1_8b:o1_mux|o[4]           ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.314      ;
; 0.384 ; mux2_1_8b:mux_shift2|o[6]          ; mux2_1_8b:o1_mux|o[6]           ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.315      ;
; 0.385 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.713      ;
; 0.385 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.511      ;
; 0.386 ; sel                                ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.715      ;
; 0.397 ; left8:left_shift|dFF_2:o5|int_q    ; mux2_1_8b:a1_mux|o[2]           ; CLK          ; CLK         ; 0.000        ; -0.153     ; 0.328      ;
; 0.398 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.727      ;
; 0.402 ; mux2_1_8b:o1_mux|o[7]              ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.528      ;
; 0.406 ; sel                                ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.735      ;
; 0.409 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.737      ;
; 0.410 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[5]            ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.739      ;
; 0.411 ; sel                                ; mux2_1_8b:mux_shift2|o[4]       ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.740      ;
; 0.434 ; mux2_1_8b:a1_mux|o[3]              ; left8:left_shift|dFF_2:o3|int_q ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.559      ;
; 0.434 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.559      ;
; 0.437 ; mux2_1_8b:a1_mux|o[0]              ; mux2_1_8b:a_Mux|o[0]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.563      ;
; 0.443 ; mux2_1_8b:a1_mux|o[7]              ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.569      ;
; 0.446 ; mux2_1_8b:o1_mux|o[6]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.572      ;
; 0.446 ; reset_mul8:reseting|dFF_2:i3|int_q ; mux2_1_8b:a1_mux|o[3]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.376      ;
; 0.454 ; sel                                ; mux2_1_8b:mux_shift2|o[1]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.580      ;
; 0.455 ; sel                                ; mux2_1_8b:mux_shift2|o[0]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.581      ;
; 0.455 ; sel                                ; mux2_1_8b:mux_shift2|o[3]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.581      ;
; 0.459 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.584      ;
; 0.461 ; sel                                ; mux2_1_8b:a_Mux|o[4]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.587      ;
; 0.462 ; mux2_1_8b:o1_mux|o[5]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.588      ;
; 0.465 ; I[0]                               ; I[2]                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.590      ;
; 0.465 ; sel                                ; mux2_1_8b:mux_shift2|o[7]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.591      ;
; 0.467 ; seting                             ; mux2_1_8b:a1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.397      ;
; 0.468 ; seting                             ; mux2_1_8b:a1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.398      ;
; 0.471 ; seting                             ; mux2_1_8b:o1_mux|o[1]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.401      ;
; 0.473 ; seting                             ; mux2_1_8b:o1_mux|o[0]           ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.403      ;
; 0.482 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[6]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.608      ;
; 0.484 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:a_Mux|o[7]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.610      ;
; 0.492 ; y.S2                               ; sel                             ; CLK          ; CLK         ; 0.000        ; 0.058      ; 0.634      ;
; 0.502 ; mux2_1_8b:o1_mux|o[2]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.830      ;
; 0.505 ; I[1]                               ; y.S3                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.630      ;
; 0.505 ; mux2_1_8b:a1_mux|o[6]              ; mux2_1_8b:mux_shift2|o[6]       ; CLK          ; CLK         ; 0.000        ; 0.245      ; 0.834      ;
; 0.506 ; mux2_1_8b:a1_mux|o[2]              ; mux2_1_8b:a_Mux|o[2]            ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.632      ;
; 0.506 ; sel                                ; mux2_1_8b:mux_shift2|o[2]       ; CLK          ; CLK         ; 0.000        ; 0.042      ; 0.632      ;
; 0.510 ; I[1]                               ; y.S2                            ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.635      ;
; 0.523 ; mux2_1_8b:a1_mux|o[3]              ; mux2_1_8b:a_Mux|o[3]            ; CLK          ; CLK         ; 0.000        ; 0.244      ; 0.851      ;
; 0.529 ; mux2_1_8b:a1_mux|o[4]              ; mux2_1_8b:mux_shift2|o[5]       ; CLK          ; CLK         ; 0.000        ; 0.041      ; 0.654      ;
+-------+------------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; I[0]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; I[1]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; I[2]                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o0|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o1|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o2|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o3|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o4|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o5|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; left8:left_shift|dFF_2:o6|int_q    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[0]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[1]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[2]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[3]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[4]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[5]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[6]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[7]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i0|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i1|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i2|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i3|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; sel                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; seting                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; y.S1                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; y.S2                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; y.S3                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; y.S4                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; y.S5                               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o5|int_q    ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[3]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[5]               ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[4]          ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i2|int_q ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i3|int_q ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; seting                             ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; y.S1                               ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[6]          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o3|int_q    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o6|int_q    ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[0]              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[1]              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[0]          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[1]          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[2]          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[3]          ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[0]              ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[1]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o0|int_q    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o1|int_q    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o2|int_q    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; left8:left_shift|dFF_2:o4|int_q    ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a1_mux|o[7]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[0]               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[1]               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[2]               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[4]               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[6]               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:a_Mux|o[7]               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[5]          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:mux_shift2|o[7]          ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[2]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[3]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[4]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[5]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[6]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; mux2_1_8b:o1_mux|o[7]              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i0|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; reset_mul8:reseting|dFF_2:i1|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; sel                                ;
+--------+--------------+----------------+-----------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; input1[*]  ; CLK        ; 0.457 ; 1.035 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; 0.418 ; 0.995 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; 0.457 ; 1.035 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; 0.422 ; 0.989 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; 0.310 ; 0.890 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; 1.184 ; 1.735 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; 1.089 ; 1.619 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; 1.184 ; 1.735 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; 0.909 ; 1.467 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; 0.780 ; 1.312 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; input1[*]  ; CLK        ; -0.081 ; -0.649 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; -0.200 ; -0.764 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; -0.239 ; -0.804 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; -0.194 ; -0.755 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; -0.081 ; -0.649 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; -0.529 ; -1.046 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; -0.796 ; -1.340 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; -0.883 ; -1.443 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; -0.656 ; -1.199 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; -0.529 ; -1.046 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 3.707 ; 3.800 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 3.707 ; 3.800 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 3.544 ; 3.607 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 3.699 ; 3.782 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 4.211 ; 4.319 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 3.601 ; 3.670 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 3.652 ; 3.728 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 3.539 ; 3.603 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 4.211 ; 4.319 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 3.805 ; 3.891 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 4.023 ; 4.123 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 3.796 ; 3.898 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 3.767 ; 3.862 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 4.643 ; 4.773 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 4.643 ; 4.773 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 3.990 ; 4.081 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 3.807 ; 3.897 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 3.648 ; 3.723 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 3.833 ; 3.934 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 3.860 ; 3.960 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 3.800 ; 3.892 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 3.433 ; 3.495 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 3.589 ; 3.679 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 3.433 ; 3.495 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 3.582 ; 3.663 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 3.427 ; 3.490 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 3.486 ; 3.554 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 3.533 ; 3.606 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 3.427 ; 3.490 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 4.074 ; 4.179 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 3.684 ; 3.767 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 3.893 ; 3.990 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 3.674 ; 3.772 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 3.646 ; 3.738 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 3.533 ; 3.607 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 4.523 ; 4.651 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 3.861 ; 3.949 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 3.686 ; 3.774 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 3.533 ; 3.607 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 3.711 ; 3.809 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 3.737 ; 3.834 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 3.678 ; 3.768 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.384  ; 0.161 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.384  ; 0.161 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -46.247 ; 0.0   ; 0.0      ; 0.0     ; -71.105             ;
;  CLK             ; -46.247 ; 0.000 ; N/A      ; N/A     ; -71.105             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; input1[*]  ; CLK        ; 1.047 ; 1.387 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; 1.005 ; 1.344 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; 1.047 ; 1.387 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; 1.005 ; 1.319 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; 0.794 ; 1.109 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; 2.560 ; 2.875 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; 2.355 ; 2.659 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; 2.560 ; 2.875 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; 1.966 ; 2.322 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; 1.698 ; 2.040 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; input1[*]  ; CLK        ; -0.081 ; -0.417 ; Rise       ; CLK             ;
;  input1[0] ; CLK        ; -0.200 ; -0.660 ; Rise       ; CLK             ;
;  input1[1] ; CLK        ; -0.239 ; -0.702 ; Rise       ; CLK             ;
;  input1[2] ; CLK        ; -0.194 ; -0.640 ; Rise       ; CLK             ;
;  input1[3] ; CLK        ; -0.081 ; -0.417 ; Rise       ; CLK             ;
; input2[*]  ; CLK        ; -0.529 ; -1.046 ; Rise       ; CLK             ;
;  input2[0] ; CLK        ; -0.796 ; -1.340 ; Rise       ; CLK             ;
;  input2[1] ; CLK        ; -0.883 ; -1.443 ; Rise       ; CLK             ;
;  input2[2] ; CLK        ; -0.656 ; -1.199 ; Rise       ; CLK             ;
;  input2[3] ; CLK        ; -0.529 ; -1.046 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 6.976 ; 6.986 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 6.976 ; 6.986 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 6.633 ; 6.643 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 6.944 ; 6.949 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 7.976 ; 7.941 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 6.775 ; 6.762 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 6.875 ; 6.886 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 6.615 ; 6.627 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 7.976 ; 7.941 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 7.156 ; 7.126 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 7.608 ; 7.601 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 7.167 ; 7.159 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 7.127 ; 7.115 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 8.400 ; 8.478 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 8.400 ; 8.478 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 7.568 ; 7.559 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 7.161 ; 7.147 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 6.858 ; 6.842 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 7.206 ; 7.199 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 7.248 ; 7.237 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 7.149 ; 7.144 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; cout[*]   ; CLK        ; 3.433 ; 3.495 ; Rise       ; CLK             ;
;  cout[0]  ; CLK        ; 3.589 ; 3.679 ; Rise       ; CLK             ;
;  cout[1]  ; CLK        ; 3.433 ; 3.495 ; Rise       ; CLK             ;
;  cout[2]  ; CLK        ; 3.582 ; 3.663 ; Rise       ; CLK             ;
; outp[*]   ; CLK        ; 3.427 ; 3.490 ; Rise       ; CLK             ;
;  outp[0]  ; CLK        ; 3.486 ; 3.554 ; Rise       ; CLK             ;
;  outp[1]  ; CLK        ; 3.533 ; 3.606 ; Rise       ; CLK             ;
;  outp[2]  ; CLK        ; 3.427 ; 3.490 ; Rise       ; CLK             ;
;  outp[3]  ; CLK        ; 4.074 ; 4.179 ; Rise       ; CLK             ;
;  outp[4]  ; CLK        ; 3.684 ; 3.767 ; Rise       ; CLK             ;
;  outp[5]  ; CLK        ; 3.893 ; 3.990 ; Rise       ; CLK             ;
;  outp[6]  ; CLK        ; 3.674 ; 3.772 ; Rise       ; CLK             ;
;  outp[7]  ; CLK        ; 3.646 ; 3.738 ; Rise       ; CLK             ;
; overf[*]  ; CLK        ; 3.533 ; 3.607 ; Rise       ; CLK             ;
;  overf[1] ; CLK        ; 4.523 ; 4.651 ; Rise       ; CLK             ;
;  overf[2] ; CLK        ; 3.861 ; 3.949 ; Rise       ; CLK             ;
;  overf[3] ; CLK        ; 3.686 ; 3.774 ; Rise       ; CLK             ;
;  overf[4] ; CLK        ; 3.533 ; 3.607 ; Rise       ; CLK             ;
;  overf[5] ; CLK        ; 3.711 ; 3.809 ; Rise       ; CLK             ;
;  overf[6] ; CLK        ; 3.737 ; 3.834 ; Rise       ; CLK             ;
;  overf[7] ; CLK        ; 3.678 ; 3.768 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; outp[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; outp[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cout[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cout[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; cout[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zero          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; overf[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input2[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input2[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input2[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input2[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input1[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input1[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input1[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input1[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; outp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; outp[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; cout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overf[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; overf[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; overf[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overf[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overf[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overf[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overf[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; overf[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; outp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; outp[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; cout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overf[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; overf[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; overf[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overf[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overf[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overf[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overf[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; overf[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; outp[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outp[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; outp[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outp[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outp[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outp[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outp[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; outp[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cout[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cout[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; cout[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; zero          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overf[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; overf[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; overf[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overf[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overf[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overf[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overf[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; overf[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 255      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 255      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 17    ; 17   ;
; Unconstrained Output Ports      ; 18    ; 18   ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Oct 31 16:20:16 2021
Info: Command: quartus_sta lab2 -c lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.384       -46.247 CLK 
Info (332146): Worst-case hold slack is 0.393
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.393         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -71.105 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.082
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.082       -37.640 CLK 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.341         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -71.105 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.658
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.658        -5.134 CLK 
Info (332146): Worst-case hold slack is 0.161
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.161         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -59.495 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 515 megabytes
    Info: Processing ended: Sun Oct 31 16:20:22 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


