// 

csl_register r4{
r4(){
 set_width(6);
 set_type(counter);
 add_logic(count_direction,up);
}
};

csl_unit u{
  csl_port clk(input);
  csl_port p1(input);
  csl_port p2(input);
  csl_port p3(output,6);
  r4 r4(.reset_(p1),.enable(p2),.clock(clk),.reg_out(p3));
  u(){
    clk.set_attr(clock);
  }
};
