Timing Analyzer report for sequence_detector
Thu Sep 07 13:59:48 2023
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_div_reg[10]'
 14. Slow 1200mV 85C Model Hold: 'clk_div_reg[10]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clk_div_reg[10]'
 25. Slow 1200mV 0C Model Hold: 'clk_div_reg[10]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clk_div_reg[10]'
 35. Fast 1200mV 0C Model Hold: 'clk_div_reg[10]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; sequence_detector                                   ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                           ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; Clock Name      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets             ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+
; clk             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }             ;
; clk_div_reg[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_div_reg[10] } ;
+-----------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                                          ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; 319.18 MHz ; 250.0 MHz       ; clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 807.75 MHz ; 437.64 MHz      ; clk_div_reg[10] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------+
; Slow 1200mV 85C Model Setup Summary      ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -2.574 ; -38.986       ;
; clk_div_reg[10] ; -0.238 ; -0.292        ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 85C Model Hold Summary      ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk_div_reg[10] ; 0.403 ; 0.000         ;
; clk             ; 0.407 ; 0.000         ;
+-----------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------------+--------+------------------------+
; Clock           ; Slack  ; End Point TNS          ;
+-----------------+--------+------------------------+
; clk             ; -3.000 ; -35.125                ;
; clk_div_reg[10] ; -1.285 ; -7.710                 ;
+-----------------+--------+------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                  ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; -2.574 ; clk_div_reg[10] ; clk_div_reg[23] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 6.242      ;
; -2.442 ; clk_div_reg[10] ; clk_div_reg[21] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 6.110      ;
; -2.423 ; clk_div_reg[10] ; clk_div_reg[22] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 6.091      ;
; -2.310 ; clk_div_reg[10] ; clk_div_reg[19] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.978      ;
; -2.291 ; clk_div_reg[10] ; clk_div_reg[20] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.959      ;
; -2.178 ; clk_div_reg[10] ; clk_div_reg[17] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.846      ;
; -2.159 ; clk_div_reg[10] ; clk_div_reg[18] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.827      ;
; -2.142 ; clk_div_reg[10] ; clk_div_reg[24] ; clk_div_reg[10] ; clk         ; 0.500        ; 3.361      ; 6.223      ;
; -2.133 ; clk_div_reg[2]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 3.048      ;
; -2.051 ; clk_div_reg[0]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.966      ;
; -2.046 ; clk_div_reg[1]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.961      ;
; -2.046 ; clk_div_reg[10] ; clk_div_reg[15] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.714      ;
; -2.027 ; clk_div_reg[10] ; clk_div_reg[16] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.695      ;
; -2.016 ; clk_div_reg[1]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.931      ;
; -2.012 ; clk_div_reg[0]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.927      ;
; -2.005 ; clk_div_reg[4]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.920      ;
; -2.001 ; clk_div_reg[2]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.916      ;
; -1.982 ; clk_div_reg[2]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.897      ;
; -1.945 ; clk_div_reg[10] ; clk_div_reg[22] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 6.113      ;
; -1.926 ; clk_div_reg[10] ; clk_div_reg[23] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 6.094      ;
; -1.919 ; clk_div_reg[3]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.834      ;
; -1.919 ; clk_div_reg[0]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.834      ;
; -1.914 ; clk_div_reg[1]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.829      ;
; -1.914 ; clk_div_reg[10] ; clk_div_reg[13] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.582      ;
; -1.895 ; clk_div_reg[10] ; clk_div_reg[14] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.948      ; 5.563      ;
; -1.884 ; clk_div_reg[1]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.799      ;
; -1.880 ; clk_div_reg[3]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.795      ;
; -1.880 ; clk_div_reg[0]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.795      ;
; -1.873 ; clk_div_reg[6]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.788      ;
; -1.873 ; clk_div_reg[4]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.788      ;
; -1.869 ; clk_div_reg[2]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.784      ;
; -1.854 ; clk_div_reg[4]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.769      ;
; -1.850 ; clk_div_reg[2]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.765      ;
; -1.813 ; clk_div_reg[10] ; clk_div_reg[20] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 5.981      ;
; -1.794 ; clk_div_reg[10] ; clk_div_reg[21] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 5.962      ;
; -1.787 ; clk_div_reg[3]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.702      ;
; -1.787 ; clk_div_reg[0]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.702      ;
; -1.783 ; clk_div_reg[5]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.698      ;
; -1.782 ; clk_div_reg[1]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.697      ;
; -1.780 ; clk_div_reg[10] ; clk_div_reg[11] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.950      ; 5.450      ;
; -1.761 ; clk_div_reg[10] ; clk_div_reg[12] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.950      ; 5.431      ;
; -1.753 ; clk_div_reg[5]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.668      ;
; -1.752 ; clk_div_reg[1]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.667      ;
; -1.748 ; clk_div_reg[3]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.663      ;
; -1.748 ; clk_div_reg[0]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.663      ;
; -1.741 ; clk_div_reg[6]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.656      ;
; -1.741 ; clk_div_reg[4]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.656      ;
; -1.738 ; clk_div_reg[8]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.653      ;
; -1.737 ; clk_div_reg[2]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.652      ;
; -1.735 ; clk_div_reg[1]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.330      ; 3.063      ;
; -1.731 ; clk_div_reg[0]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.330      ; 3.059      ;
; -1.722 ; clk_div_reg[6]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.637      ;
; -1.722 ; clk_div_reg[4]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.637      ;
; -1.718 ; clk_div_reg[2]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.633      ;
; -1.701 ; clk_div_reg[2]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.330      ; 3.029      ;
; -1.681 ; clk_div_reg[10] ; clk_div_reg[18] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 5.849      ;
; -1.664 ; clk_div_reg[10] ; clk_div_reg[24] ; clk_div_reg[10] ; clk         ; 1.000        ; 3.361      ; 6.245      ;
; -1.662 ; clk_div_reg[10] ; clk_div_reg[19] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 5.830      ;
; -1.655 ; clk_div_reg[3]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.570      ;
; -1.655 ; clk_div_reg[0]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.570      ;
; -1.651 ; clk_div_reg[7]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.566      ;
; -1.651 ; clk_div_reg[5]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.566      ;
; -1.650 ; clk_div_reg[1]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.565      ;
; -1.621 ; clk_div_reg[7]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.536      ;
; -1.621 ; clk_div_reg[5]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.536      ;
; -1.620 ; clk_div_reg[1]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.535      ;
; -1.616 ; clk_div_reg[3]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.531      ;
; -1.616 ; clk_div_reg[0]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.531      ;
; -1.609 ; clk_div_reg[6]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.524      ;
; -1.609 ; clk_div_reg[4]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.524      ;
; -1.606 ; clk_div_reg[8]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.521      ;
; -1.605 ; clk_div_reg[2]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.520      ;
; -1.599 ; clk_div_reg[3]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.330      ; 2.927      ;
; -1.590 ; clk_div_reg[6]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.505      ;
; -1.590 ; clk_div_reg[4]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.505      ;
; -1.587 ; clk_div_reg[8]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.502      ;
; -1.586 ; clk_div_reg[2]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.501      ;
; -1.573 ; clk_div_reg[4]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.330      ; 2.901      ;
; -1.549 ; clk_div_reg[10] ; clk_div_reg[16] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 5.717      ;
; -1.530 ; clk_div_reg[10] ; clk_div_reg[17] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.948      ; 5.698      ;
; -1.523 ; clk_div_reg[3]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.438      ;
; -1.523 ; clk_div_reg[0]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.438      ;
; -1.519 ; clk_div_reg[7]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.434      ;
; -1.519 ; clk_div_reg[5]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.434      ;
; -1.518 ; clk_div_reg[9]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.433      ;
; -1.518 ; clk_div_reg[1]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.433      ;
; -1.489 ; clk_div_reg[9]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.404      ;
; -1.489 ; clk_div_reg[7]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.404      ;
; -1.489 ; clk_div_reg[5]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.404      ;
; -1.488 ; clk_div_reg[1]  ; clk_div_reg[14] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.403      ;
; -1.484 ; clk_div_reg[3]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.399      ;
; -1.484 ; clk_div_reg[0]  ; clk_div_reg[14] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.399      ;
; -1.477 ; clk_div_reg[6]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.392      ;
; -1.477 ; clk_div_reg[4]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.392      ;
; -1.474 ; clk_div_reg[8]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.389      ;
; -1.473 ; clk_div_reg[2]  ; clk_div_reg[13] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.388      ;
; -1.472 ; clk_div_reg[12] ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.387      ;
; -1.472 ; clk_div_reg[5]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.330      ; 2.800      ;
; -1.458 ; clk_div_reg[6]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.373      ;
; -1.458 ; clk_div_reg[4]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.083     ; 2.373      ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_div_reg[10]'                                                                                                            ;
+--------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.238 ; sequence_detector:sd|jk_ff:ff2|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 1.156      ;
; -0.044 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.962      ;
; -0.010 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[3] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.928      ;
; 0.074  ; sequence_generator:sg|seq_reg[3] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.844      ;
; 0.076  ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.842      ;
; 0.084  ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff2|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.834      ;
; 0.130  ; sequence_generator:sg|seq_reg[1] ; sequence_generator:sg|seq_reg[2] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.788      ;
; 0.130  ; sequence_generator:sg|seq_reg[0] ; sequence_generator:sg|seq_reg[1] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.788      ;
; 0.184  ; sequence_detector:sd|jk_ff:ff1|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.080     ; 0.734      ;
+--------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_div_reg[10]'                                                                                                            ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.403 ; sequence_detector:sd|jk_ff:ff1|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.669      ;
; 0.429 ; sequence_generator:sg|seq_reg[0] ; sequence_generator:sg|seq_reg[1] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; sequence_generator:sg|seq_reg[1] ; sequence_generator:sg|seq_reg[2] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.696      ;
; 0.458 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.724      ;
; 0.460 ; sequence_generator:sg|seq_reg[3] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.726      ;
; 0.466 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff2|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.732      ;
; 0.549 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.815      ;
; 0.552 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[3] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.818      ;
; 0.687 ; sequence_detector:sd|jk_ff:ff2|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.080      ; 0.953      ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                               ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; clk_div_reg[0]  ; clk_div_reg[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.536 ; clk_div_reg[23] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.234      ;
; 0.632 ; clk_div_reg[12] ; clk_div_reg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.899      ;
; 0.633 ; clk_div_reg[16] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.633 ; clk_div_reg[8]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.633 ; clk_div_reg[2]  ; clk_div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.900      ;
; 0.634 ; clk_div_reg[18] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.901      ;
; 0.635 ; clk_div_reg[14] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; clk_div_reg[6]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.635 ; clk_div_reg[3]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; clk_div_reg[19] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.636 ; clk_div_reg[4]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.903      ;
; 0.637 ; clk_div_reg[22] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.904      ;
; 0.637 ; clk_div_reg[20] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.904      ;
; 0.637 ; clk_div_reg[13] ; clk_div_reg[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.904      ;
; 0.638 ; clk_div_reg[15] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; clk_div_reg[11] ; clk_div_reg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; clk_div_reg[9]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.638 ; clk_div_reg[7]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.905      ;
; 0.639 ; clk_div_reg[17] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.639 ; clk_div_reg[5]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.906      ;
; 0.640 ; clk_div_reg[23] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; clk_div_reg[21] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.907      ;
; 0.640 ; clk_div_reg[24] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.099      ; 0.925      ;
; 0.644 ; clk_div_reg[22] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.342      ;
; 0.651 ; clk_div_reg[0]  ; clk_div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.652 ; clk_div_reg[1]  ; clk_div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.662 ; clk_div_reg[21] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.360      ;
; 0.770 ; clk_div_reg[20] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.468      ;
; 0.784 ; clk_div_reg[19] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.482      ;
; 0.894 ; clk_div_reg[18] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.592      ;
; 0.913 ; clk_div_reg[17] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.611      ;
; 0.951 ; clk_div_reg[2]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.218      ;
; 0.951 ; clk_div_reg[8]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.218      ;
; 0.951 ; clk_div_reg[16] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.218      ;
; 0.952 ; clk_div_reg[18] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.952 ; clk_div_reg[12] ; clk_div_reg[13] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.217      ;
; 0.952 ; clk_div_reg[14] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.952 ; clk_div_reg[6]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.219      ;
; 0.953 ; clk_div_reg[4]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.220      ;
; 0.954 ; clk_div_reg[22] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.221      ;
; 0.954 ; clk_div_reg[20] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.221      ;
; 0.961 ; clk_div_reg[0]  ; clk_div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.228      ;
; 0.962 ; clk_div_reg[3]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.229      ;
; 0.963 ; clk_div_reg[19] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.964 ; clk_div_reg[13] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.231      ;
; 0.965 ; clk_div_reg[9]  ; clk_div_reg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.965 ; clk_div_reg[11] ; clk_div_reg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.965 ; clk_div_reg[15] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.965 ; clk_div_reg[7]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.965 ; clk_div_reg[1]  ; clk_div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.966 ; clk_div_reg[17] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.966 ; clk_div_reg[5]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.966 ; clk_div_reg[0]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.233      ;
; 0.967 ; clk_div_reg[21] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.967 ; clk_div_reg[3]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.968 ; clk_div_reg[19] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.235      ;
; 0.969 ; clk_div_reg[13] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.236      ;
; 0.970 ; clk_div_reg[9]  ; clk_div_reg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; clk_div_reg[7]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; clk_div_reg[15] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.970 ; clk_div_reg[1]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 0.971 ; clk_div_reg[17] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.971 ; clk_div_reg[5]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.238      ;
; 0.972 ; clk_div_reg[11] ; clk_div_reg[13] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.237      ;
; 0.972 ; clk_div_reg[21] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.239      ;
; 1.019 ; clk_div_reg[16] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.717      ;
; 1.038 ; clk_div_reg[15] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.512      ; 1.736      ;
; 1.072 ; clk_div_reg[2]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.072 ; clk_div_reg[8]  ; clk_div_reg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.072 ; clk_div_reg[16] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.073 ; clk_div_reg[18] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.073 ; clk_div_reg[12] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.338      ;
; 1.073 ; clk_div_reg[14] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.073 ; clk_div_reg[6]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.340      ;
; 1.074 ; clk_div_reg[4]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.341      ;
; 1.075 ; clk_div_reg[20] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.342      ;
; 1.077 ; clk_div_reg[2]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.077 ; clk_div_reg[8]  ; clk_div_reg[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.077 ; clk_div_reg[16] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.078 ; clk_div_reg[18] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.078 ; clk_div_reg[12] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.343      ;
; 1.078 ; clk_div_reg[6]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.078 ; clk_div_reg[14] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.345      ;
; 1.079 ; clk_div_reg[4]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.346      ;
; 1.080 ; clk_div_reg[20] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.347      ;
; 1.087 ; clk_div_reg[0]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.354      ;
; 1.088 ; clk_div_reg[3]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.355      ;
; 1.089 ; clk_div_reg[19] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.090 ; clk_div_reg[13] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.357      ;
; 1.091 ; clk_div_reg[9]  ; clk_div_reg[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.091 ; clk_div_reg[7]  ; clk_div_reg[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.091 ; clk_div_reg[15] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.091 ; clk_div_reg[1]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.092 ; clk_div_reg[17] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.359      ;
; 1.092 ; clk_div_reg[5]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.359      ;
; 1.092 ; clk_div_reg[0]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.359      ;
; 1.093 ; clk_div_reg[11] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.079      ; 1.358      ;
; 1.093 ; clk_div_reg[3]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.094 ; clk_div_reg[19] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.361      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                              ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name      ; Note                                                          ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
; 359.32 MHz ; 250.0 MHz       ; clk             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 900.09 MHz ; 437.64 MHz      ; clk_div_reg[10] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+-----------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------+
; Slow 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -2.225 ; -32.786       ;
; clk_div_reg[10] ; -0.111 ; -0.111        ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Slow 1200mV 0C Model Hold Summary       ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk_div_reg[10] ; 0.354 ; 0.000         ;
; clk             ; 0.364 ; 0.000         ;
+-----------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk             ; -3.000 ; -35.125               ;
; clk_div_reg[10] ; -1.285 ; -7.710                ;
+-----------------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                   ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; -2.225 ; clk_div_reg[10] ; clk_div_reg[23] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.604      ;
; -2.109 ; clk_div_reg[10] ; clk_div_reg[21] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.488      ;
; -2.080 ; clk_div_reg[10] ; clk_div_reg[22] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.459      ;
; -1.993 ; clk_div_reg[10] ; clk_div_reg[19] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.372      ;
; -1.964 ; clk_div_reg[10] ; clk_div_reg[20] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.343      ;
; -1.877 ; clk_div_reg[10] ; clk_div_reg[17] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.256      ;
; -1.848 ; clk_div_reg[10] ; clk_div_reg[18] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.227      ;
; -1.817 ; clk_div_reg[10] ; clk_div_reg[24] ; clk_div_reg[10] ; clk         ; 0.500        ; 3.056      ; 5.575      ;
; -1.783 ; clk_div_reg[2]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.709      ;
; -1.769 ; clk_div_reg[10] ; clk_div_reg[22] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.648      ;
; -1.761 ; clk_div_reg[10] ; clk_div_reg[15] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.140      ;
; -1.740 ; clk_div_reg[10] ; clk_div_reg[23] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.619      ;
; -1.732 ; clk_div_reg[10] ; clk_div_reg[16] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.111      ;
; -1.713 ; clk_div_reg[0]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.639      ;
; -1.708 ; clk_div_reg[1]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.634      ;
; -1.690 ; clk_div_reg[1]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.616      ;
; -1.686 ; clk_div_reg[0]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.612      ;
; -1.672 ; clk_div_reg[4]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.598      ;
; -1.667 ; clk_div_reg[2]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.593      ;
; -1.653 ; clk_div_reg[10] ; clk_div_reg[20] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.532      ;
; -1.645 ; clk_div_reg[10] ; clk_div_reg[13] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 5.024      ;
; -1.638 ; clk_div_reg[2]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.564      ;
; -1.624 ; clk_div_reg[10] ; clk_div_reg[21] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.503      ;
; -1.616 ; clk_div_reg[10] ; clk_div_reg[14] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 4.995      ;
; -1.597 ; clk_div_reg[3]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.597 ; clk_div_reg[0]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.523      ;
; -1.592 ; clk_div_reg[1]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.518      ;
; -1.574 ; clk_div_reg[1]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.500      ;
; -1.571 ; clk_div_reg[3]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.497      ;
; -1.570 ; clk_div_reg[0]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.496      ;
; -1.556 ; clk_div_reg[6]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.482      ;
; -1.556 ; clk_div_reg[4]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.482      ;
; -1.551 ; clk_div_reg[2]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.477      ;
; -1.537 ; clk_div_reg[10] ; clk_div_reg[18] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.416      ;
; -1.529 ; clk_div_reg[10] ; clk_div_reg[11] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 4.908      ;
; -1.527 ; clk_div_reg[4]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.453      ;
; -1.522 ; clk_div_reg[2]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.448      ;
; -1.508 ; clk_div_reg[10] ; clk_div_reg[19] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.387      ;
; -1.506 ; clk_div_reg[10] ; clk_div_reg[24] ; clk_div_reg[10] ; clk         ; 1.000        ; 3.056      ; 5.764      ;
; -1.500 ; clk_div_reg[10] ; clk_div_reg[12] ; clk_div_reg[10] ; clk         ; 0.500        ; 2.677      ; 4.879      ;
; -1.481 ; clk_div_reg[3]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.407      ;
; -1.481 ; clk_div_reg[0]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.407      ;
; -1.477 ; clk_div_reg[5]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.403      ;
; -1.476 ; clk_div_reg[1]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.402      ;
; -1.459 ; clk_div_reg[5]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.385      ;
; -1.458 ; clk_div_reg[1]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.384      ;
; -1.455 ; clk_div_reg[3]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.381      ;
; -1.454 ; clk_div_reg[0]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.380      ;
; -1.440 ; clk_div_reg[6]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.366      ;
; -1.440 ; clk_div_reg[4]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.366      ;
; -1.436 ; clk_div_reg[8]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.362      ;
; -1.435 ; clk_div_reg[2]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.361      ;
; -1.427 ; clk_div_reg[1]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.306      ; 2.732      ;
; -1.423 ; clk_div_reg[0]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.306      ; 2.728      ;
; -1.421 ; clk_div_reg[10] ; clk_div_reg[16] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.300      ;
; -1.411 ; clk_div_reg[6]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.337      ;
; -1.411 ; clk_div_reg[4]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.337      ;
; -1.406 ; clk_div_reg[2]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.332      ;
; -1.392 ; clk_div_reg[10] ; clk_div_reg[17] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.271      ;
; -1.375 ; clk_div_reg[2]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.306      ; 2.680      ;
; -1.365 ; clk_div_reg[3]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.291      ;
; -1.365 ; clk_div_reg[0]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.291      ;
; -1.361 ; clk_div_reg[5]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.287      ;
; -1.360 ; clk_div_reg[7]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.286      ;
; -1.360 ; clk_div_reg[1]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.286      ;
; -1.343 ; clk_div_reg[7]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.343 ; clk_div_reg[5]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.269      ;
; -1.342 ; clk_div_reg[1]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.268      ;
; -1.339 ; clk_div_reg[3]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.265      ;
; -1.338 ; clk_div_reg[0]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.264      ;
; -1.324 ; clk_div_reg[6]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.250      ;
; -1.324 ; clk_div_reg[4]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.250      ;
; -1.320 ; clk_div_reg[8]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.246      ;
; -1.319 ; clk_div_reg[2]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.245      ;
; -1.308 ; clk_div_reg[3]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.306      ; 2.613      ;
; -1.305 ; clk_div_reg[10] ; clk_div_reg[14] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.184      ;
; -1.295 ; clk_div_reg[6]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.221      ;
; -1.295 ; clk_div_reg[4]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.221      ;
; -1.291 ; clk_div_reg[8]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.217      ;
; -1.290 ; clk_div_reg[2]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.216      ;
; -1.276 ; clk_div_reg[10] ; clk_div_reg[15] ; clk_div_reg[10] ; clk         ; 1.000        ; 2.677      ; 5.155      ;
; -1.264 ; clk_div_reg[4]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.306      ; 2.569      ;
; -1.249 ; clk_div_reg[3]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.175      ;
; -1.249 ; clk_div_reg[0]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.175      ;
; -1.245 ; clk_div_reg[5]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.171      ;
; -1.244 ; clk_div_reg[9]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.170      ;
; -1.244 ; clk_div_reg[7]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.170      ;
; -1.244 ; clk_div_reg[1]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.170      ;
; -1.227 ; clk_div_reg[9]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.153      ;
; -1.227 ; clk_div_reg[7]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.153      ;
; -1.227 ; clk_div_reg[5]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.153      ;
; -1.226 ; clk_div_reg[1]  ; clk_div_reg[14] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.152      ;
; -1.223 ; clk_div_reg[3]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.149      ;
; -1.222 ; clk_div_reg[0]  ; clk_div_reg[14] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.148      ;
; -1.208 ; clk_div_reg[6]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.134      ;
; -1.208 ; clk_div_reg[4]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.134      ;
; -1.204 ; clk_div_reg[8]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.130      ;
; -1.203 ; clk_div_reg[2]  ; clk_div_reg[13] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.129      ;
; -1.202 ; clk_div_reg[12] ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.073     ; 2.128      ;
; -1.196 ; clk_div_reg[5]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.306      ; 2.501      ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_div_reg[10]'                                                                                                             ;
+--------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; -0.111 ; sequence_detector:sd|jk_ff:ff2|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 1.038      ;
; 0.060  ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.867      ;
; 0.081  ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[3] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.846      ;
; 0.161  ; sequence_generator:sg|seq_reg[3] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.766      ;
; 0.163  ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.764      ;
; 0.178  ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff2|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.749      ;
; 0.217  ; sequence_generator:sg|seq_reg[1] ; sequence_generator:sg|seq_reg[2] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.710      ;
; 0.218  ; sequence_generator:sg|seq_reg[0] ; sequence_generator:sg|seq_reg[1] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.709      ;
; 0.268  ; sequence_detector:sd|jk_ff:ff1|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.072     ; 0.659      ;
+--------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_div_reg[10]'                                                                                                             ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.354 ; sequence_detector:sd|jk_ff:ff1|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.597      ;
; 0.396 ; sequence_generator:sg|seq_reg[1] ; sequence_generator:sg|seq_reg[2] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.639      ;
; 0.396 ; sequence_generator:sg|seq_reg[0] ; sequence_generator:sg|seq_reg[1] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.639      ;
; 0.413 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.656      ;
; 0.415 ; sequence_generator:sg|seq_reg[3] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.658      ;
; 0.429 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff2|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.672      ;
; 0.497 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.740      ;
; 0.500 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[3] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.743      ;
; 0.628 ; sequence_detector:sd|jk_ff:ff2|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.072      ; 0.871      ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.364 ; clk_div_reg[0]  ; clk_div_reg[0]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.478 ; clk_div_reg[23] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.117      ;
; 0.574 ; clk_div_reg[22] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.213      ;
; 0.577 ; clk_div_reg[12] ; clk_div_reg[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.821      ;
; 0.578 ; clk_div_reg[8]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.822      ;
; 0.578 ; clk_div_reg[2]  ; clk_div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.822      ;
; 0.579 ; clk_div_reg[16] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.579 ; clk_div_reg[3]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.823      ;
; 0.580 ; clk_div_reg[18] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.581 ; clk_div_reg[19] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.582 ; clk_div_reg[14] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.825      ;
; 0.582 ; clk_div_reg[6]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; clk_div_reg[4]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.826      ;
; 0.583 ; clk_div_reg[13] ; clk_div_reg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.826      ;
; 0.583 ; clk_div_reg[11] ; clk_div_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.583 ; clk_div_reg[9]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.827      ;
; 0.584 ; clk_div_reg[22] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; clk_div_reg[20] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; clk_div_reg[15] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.827      ;
; 0.584 ; clk_div_reg[7]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.584 ; clk_div_reg[5]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.828      ;
; 0.585 ; clk_div_reg[17] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.585 ; clk_div_reg[24] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.089      ; 0.845      ;
; 0.586 ; clk_div_reg[23] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.586 ; clk_div_reg[21] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.829      ;
; 0.588 ; clk_div_reg[21] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.227      ;
; 0.598 ; clk_div_reg[0]  ; clk_div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.598 ; clk_div_reg[1]  ; clk_div_reg[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 0.842      ;
; 0.684 ; clk_div_reg[20] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.323      ;
; 0.693 ; clk_div_reg[19] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.332      ;
; 0.789 ; clk_div_reg[18] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.428      ;
; 0.807 ; clk_div_reg[17] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.446      ;
; 0.864 ; clk_div_reg[2]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.108      ;
; 0.864 ; clk_div_reg[12] ; clk_div_reg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.107      ;
; 0.864 ; clk_div_reg[8]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.108      ;
; 0.865 ; clk_div_reg[16] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.108      ;
; 0.866 ; clk_div_reg[18] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.109      ;
; 0.866 ; clk_div_reg[0]  ; clk_div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.110      ;
; 0.867 ; clk_div_reg[3]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.111      ;
; 0.869 ; clk_div_reg[14] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.869 ; clk_div_reg[6]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.869 ; clk_div_reg[4]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.113      ;
; 0.869 ; clk_div_reg[19] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.112      ;
; 0.871 ; clk_div_reg[9]  ; clk_div_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.871 ; clk_div_reg[22] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.114      ;
; 0.871 ; clk_div_reg[20] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.114      ;
; 0.871 ; clk_div_reg[11] ; clk_div_reg[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.871 ; clk_div_reg[13] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.114      ;
; 0.871 ; clk_div_reg[1]  ; clk_div_reg[2]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.115      ;
; 0.872 ; clk_div_reg[7]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.116      ;
; 0.872 ; clk_div_reg[15] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.115      ;
; 0.872 ; clk_div_reg[5]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.116      ;
; 0.873 ; clk_div_reg[17] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.116      ;
; 0.874 ; clk_div_reg[21] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.117      ;
; 0.877 ; clk_div_reg[0]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.121      ;
; 0.878 ; clk_div_reg[3]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.122      ;
; 0.880 ; clk_div_reg[19] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.123      ;
; 0.882 ; clk_div_reg[9]  ; clk_div_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.126      ;
; 0.882 ; clk_div_reg[13] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.125      ;
; 0.882 ; clk_div_reg[1]  ; clk_div_reg[3]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.126      ;
; 0.883 ; clk_div_reg[11] ; clk_div_reg[13] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.883 ; clk_div_reg[7]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; clk_div_reg[15] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.126      ;
; 0.883 ; clk_div_reg[5]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.884 ; clk_div_reg[17] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.127      ;
; 0.885 ; clk_div_reg[21] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.128      ;
; 0.898 ; clk_div_reg[16] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.537      ;
; 0.916 ; clk_div_reg[15] ; clk_div_reg[24] ; clk          ; clk         ; 0.000        ; 0.468      ; 1.555      ;
; 0.963 ; clk_div_reg[2]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.207      ;
; 0.963 ; clk_div_reg[8]  ; clk_div_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.207      ;
; 0.963 ; clk_div_reg[12] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.206      ;
; 0.964 ; clk_div_reg[16] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.207      ;
; 0.965 ; clk_div_reg[18] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.208      ;
; 0.968 ; clk_div_reg[6]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.968 ; clk_div_reg[14] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.211      ;
; 0.968 ; clk_div_reg[4]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.212      ;
; 0.970 ; clk_div_reg[20] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.213      ;
; 0.974 ; clk_div_reg[2]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; clk_div_reg[8]  ; clk_div_reg[11] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.218      ;
; 0.974 ; clk_div_reg[12] ; clk_div_reg[15] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.217      ;
; 0.975 ; clk_div_reg[16] ; clk_div_reg[19] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.218      ;
; 0.976 ; clk_div_reg[18] ; clk_div_reg[21] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.219      ;
; 0.976 ; clk_div_reg[0]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.220      ;
; 0.977 ; clk_div_reg[3]  ; clk_div_reg[6]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.221      ;
; 0.979 ; clk_div_reg[6]  ; clk_div_reg[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.979 ; clk_div_reg[14] ; clk_div_reg[17] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.979 ; clk_div_reg[4]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.223      ;
; 0.979 ; clk_div_reg[19] ; clk_div_reg[22] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.222      ;
; 0.981 ; clk_div_reg[9]  ; clk_div_reg[12] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.225      ;
; 0.981 ; clk_div_reg[20] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.224      ;
; 0.981 ; clk_div_reg[13] ; clk_div_reg[16] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.224      ;
; 0.981 ; clk_div_reg[1]  ; clk_div_reg[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.225      ;
; 0.982 ; clk_div_reg[7]  ; clk_div_reg[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.982 ; clk_div_reg[11] ; clk_div_reg[14] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.982 ; clk_div_reg[15] ; clk_div_reg[18] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.225      ;
; 0.982 ; clk_div_reg[5]  ; clk_div_reg[8]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.983 ; clk_div_reg[17] ; clk_div_reg[20] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.226      ;
; 0.987 ; clk_div_reg[0]  ; clk_div_reg[5]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.231      ;
; 0.988 ; clk_div_reg[3]  ; clk_div_reg[7]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.232      ;
; 0.990 ; clk_div_reg[19] ; clk_div_reg[23] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.233      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------+
; Fast 1200mV 0C Model Setup Summary       ;
+-----------------+--------+---------------+
; Clock           ; Slack  ; End Point TNS ;
+-----------------+--------+---------------+
; clk             ; -1.257 ; -15.237       ;
; clk_div_reg[10] ; 0.392  ; 0.000         ;
+-----------------+--------+---------------+


+-----------------------------------------+
; Fast 1200mV 0C Model Hold Summary       ;
+-----------------+-------+---------------+
; Clock           ; Slack ; End Point TNS ;
+-----------------+-------+---------------+
; clk_div_reg[10] ; 0.181 ; 0.000         ;
; clk             ; 0.187 ; 0.000         ;
+-----------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------------+--------+-----------------------+
; Clock           ; Slack  ; End Point TNS         ;
+-----------------+--------+-----------------------+
; clk             ; -3.000 ; -35.300               ;
; clk_div_reg[10] ; -1.000 ; -6.000                ;
+-----------------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                   ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; -1.257 ; clk_div_reg[10] ; clk_div_reg[23] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.347      ;
; -1.193 ; clk_div_reg[10] ; clk_div_reg[22] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.283      ;
; -1.189 ; clk_div_reg[10] ; clk_div_reg[21] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.279      ;
; -1.125 ; clk_div_reg[10] ; clk_div_reg[20] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.215      ;
; -1.121 ; clk_div_reg[10] ; clk_div_reg[19] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.211      ;
; -1.067 ; clk_div_reg[10] ; clk_div_reg[24] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.702      ; 3.351      ;
; -1.057 ; clk_div_reg[10] ; clk_div_reg[18] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.147      ;
; -1.053 ; clk_div_reg[10] ; clk_div_reg[17] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.143      ;
; -0.989 ; clk_div_reg[10] ; clk_div_reg[16] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.079      ;
; -0.985 ; clk_div_reg[10] ; clk_div_reg[15] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.075      ;
; -0.921 ; clk_div_reg[10] ; clk_div_reg[14] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.011      ;
; -0.917 ; clk_div_reg[10] ; clk_div_reg[13] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 3.007      ;
; -0.853 ; clk_div_reg[10] ; clk_div_reg[12] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 2.943      ;
; -0.849 ; clk_div_reg[10] ; clk_div_reg[11] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 2.939      ;
; -0.556 ; clk_div_reg[10] ; clk_div_reg[10] ; clk_div_reg[10] ; clk         ; 0.500        ; 1.508      ; 2.646      ;
; -0.555 ; clk_div_reg[2]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.499      ;
; -0.511 ; clk_div_reg[0]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.455      ;
; -0.511 ; clk_div_reg[1]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.455      ;
; -0.492 ; clk_div_reg[4]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.436      ;
; -0.491 ; clk_div_reg[2]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.435      ;
; -0.487 ; clk_div_reg[2]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.431      ;
; -0.482 ; clk_div_reg[1]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.426      ;
; -0.481 ; clk_div_reg[0]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.425      ;
; -0.443 ; clk_div_reg[0]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.387      ;
; -0.443 ; clk_div_reg[1]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.387      ;
; -0.442 ; clk_div_reg[3]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.386      ;
; -0.428 ; clk_div_reg[4]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.372      ;
; -0.424 ; clk_div_reg[4]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.368      ;
; -0.423 ; clk_div_reg[2]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.367      ;
; -0.423 ; clk_div_reg[6]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.367      ;
; -0.419 ; clk_div_reg[2]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.363      ;
; -0.414 ; clk_div_reg[1]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.358      ;
; -0.413 ; clk_div_reg[3]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.357      ;
; -0.413 ; clk_div_reg[0]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.357      ;
; -0.375 ; clk_div_reg[5]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.319      ;
; -0.375 ; clk_div_reg[0]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.319      ;
; -0.375 ; clk_div_reg[1]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.319      ;
; -0.374 ; clk_div_reg[3]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.318      ;
; -0.365 ; clk_div_reg[2]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.503      ;
; -0.360 ; clk_div_reg[4]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.304      ;
; -0.359 ; clk_div_reg[6]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.303      ;
; -0.356 ; clk_div_reg[4]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.300      ;
; -0.356 ; clk_div_reg[1]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.494      ;
; -0.355 ; clk_div_reg[2]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.299      ;
; -0.355 ; clk_div_reg[6]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.299      ;
; -0.355 ; clk_div_reg[0]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.493      ;
; -0.351 ; clk_div_reg[2]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.295      ;
; -0.351 ; clk_div_reg[8]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.295      ;
; -0.351 ; clk_div_reg[10] ; clk_div_reg[23] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.508      ; 2.941      ;
; -0.347 ; clk_div_reg[10] ; clk_div_reg[22] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.508      ; 2.937      ;
; -0.346 ; clk_div_reg[1]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.290      ;
; -0.345 ; clk_div_reg[5]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.289      ;
; -0.345 ; clk_div_reg[3]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.289      ;
; -0.345 ; clk_div_reg[0]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.289      ;
; -0.307 ; clk_div_reg[7]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.251      ;
; -0.307 ; clk_div_reg[5]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.251      ;
; -0.307 ; clk_div_reg[0]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.251      ;
; -0.307 ; clk_div_reg[1]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.251      ;
; -0.306 ; clk_div_reg[3]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.250      ;
; -0.302 ; clk_div_reg[4]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.440      ;
; -0.292 ; clk_div_reg[4]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.236      ;
; -0.291 ; clk_div_reg[6]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.235      ;
; -0.288 ; clk_div_reg[4]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.232      ;
; -0.287 ; clk_div_reg[2]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.231      ;
; -0.287 ; clk_div_reg[8]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.231      ;
; -0.287 ; clk_div_reg[6]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.231      ;
; -0.287 ; clk_div_reg[3]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.425      ;
; -0.283 ; clk_div_reg[2]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.227      ;
; -0.283 ; clk_div_reg[8]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.227      ;
; -0.283 ; clk_div_reg[10] ; clk_div_reg[21] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.508      ; 2.873      ;
; -0.279 ; clk_div_reg[10] ; clk_div_reg[20] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.508      ; 2.869      ;
; -0.278 ; clk_div_reg[7]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.222      ;
; -0.278 ; clk_div_reg[1]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.222      ;
; -0.277 ; clk_div_reg[5]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.221      ;
; -0.277 ; clk_div_reg[3]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.221      ;
; -0.277 ; clk_div_reg[0]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.221      ;
; -0.239 ; clk_div_reg[9]  ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.183      ;
; -0.239 ; clk_div_reg[7]  ; clk_div_reg[21] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.183      ;
; -0.239 ; clk_div_reg[5]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.183      ;
; -0.239 ; clk_div_reg[0]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.183      ;
; -0.239 ; clk_div_reg[1]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.183      ;
; -0.238 ; clk_div_reg[3]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.182      ;
; -0.233 ; clk_div_reg[6]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.371      ;
; -0.224 ; clk_div_reg[4]  ; clk_div_reg[16] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.168      ;
; -0.223 ; clk_div_reg[6]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.167      ;
; -0.221 ; clk_div_reg[10] ; clk_div_reg[24] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.702      ; 3.005      ;
; -0.220 ; clk_div_reg[4]  ; clk_div_reg[15] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.164      ;
; -0.219 ; clk_div_reg[2]  ; clk_div_reg[14] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.163      ;
; -0.219 ; clk_div_reg[8]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.163      ;
; -0.219 ; clk_div_reg[5]  ; clk_div_reg[24] ; clk             ; clk         ; 1.000        ; 0.151      ; 1.357      ;
; -0.219 ; clk_div_reg[6]  ; clk_div_reg[17] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.163      ;
; -0.215 ; clk_div_reg[2]  ; clk_div_reg[13] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.159      ;
; -0.215 ; clk_div_reg[12] ; clk_div_reg[23] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.159      ;
; -0.215 ; clk_div_reg[8]  ; clk_div_reg[19] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.159      ;
; -0.215 ; clk_div_reg[10] ; clk_div_reg[19] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.508      ; 2.805      ;
; -0.211 ; clk_div_reg[10] ; clk_div_reg[18] ; clk_div_reg[10] ; clk         ; 1.000        ; 1.508      ; 2.801      ;
; -0.210 ; clk_div_reg[9]  ; clk_div_reg[22] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; clk_div_reg[7]  ; clk_div_reg[20] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.154      ;
; -0.210 ; clk_div_reg[1]  ; clk_div_reg[14] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.154      ;
; -0.209 ; clk_div_reg[5]  ; clk_div_reg[18] ; clk             ; clk         ; 1.000        ; -0.043     ; 1.153      ;
+--------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_div_reg[10]'                                                                                                            ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.392 ; sequence_detector:sd|jk_ff:ff2|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.553      ;
; 0.494 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.451      ;
; 0.516 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[3] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.429      ;
; 0.546 ; sequence_generator:sg|seq_reg[3] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.399      ;
; 0.550 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff2|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.395      ;
; 0.550 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.395      ;
; 0.572 ; sequence_generator:sg|seq_reg[0] ; sequence_generator:sg|seq_reg[1] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.373      ;
; 0.573 ; sequence_generator:sg|seq_reg[1] ; sequence_generator:sg|seq_reg[2] ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.372      ;
; 0.595 ; sequence_detector:sd|jk_ff:ff1|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 1.000        ; -0.042     ; 0.350      ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_div_reg[10]'                                                                                                             ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock    ; Latch Clock     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+
; 0.181 ; sequence_detector:sd|jk_ff:ff1|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; sequence_generator:sg|seq_reg[1] ; sequence_generator:sg|seq_reg[2] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; sequence_generator:sg|seq_reg[0] ; sequence_generator:sg|seq_reg[1] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.314      ;
; 0.206 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff2|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.332      ;
; 0.207 ; sequence_generator:sg|seq_reg[3] ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.333      ;
; 0.209 ; sequence_generator:sg|seq_reg[3] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.335      ;
; 0.249 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[0] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.375      ;
; 0.252 ; sequence_generator:sg|seq_reg[2] ; sequence_generator:sg|seq_reg[3] ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.378      ;
; 0.313 ; sequence_detector:sd|jk_ff:ff2|q ; sequence_detector:sd|jk_ff:ff1|q ; clk_div_reg[10] ; clk_div_reg[10] ; 0.000        ; 0.042      ; 0.439      ;
+-------+----------------------------------+----------------------------------+-----------------+-----------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                   ;
+-------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+
; 0.187 ; clk_div_reg[0]  ; clk_div_reg[0]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.314      ;
; 0.246 ; clk_div_reg[23] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.574      ;
; 0.285 ; clk_div_reg[12] ; clk_div_reg[12] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.412      ;
; 0.286 ; clk_div_reg[8]  ; clk_div_reg[8]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.413      ;
; 0.286 ; clk_div_reg[2]  ; clk_div_reg[2]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.413      ;
; 0.287 ; clk_div_reg[4]  ; clk_div_reg[4]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.287 ; clk_div_reg[3]  ; clk_div_reg[3]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.414      ;
; 0.288 ; clk_div_reg[18] ; clk_div_reg[18] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_div_reg[16] ; clk_div_reg[16] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_div_reg[14] ; clk_div_reg[14] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.414      ;
; 0.288 ; clk_div_reg[11] ; clk_div_reg[11] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; clk_div_reg[6]  ; clk_div_reg[6]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.288 ; clk_div_reg[5]  ; clk_div_reg[5]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.415      ;
; 0.289 ; clk_div_reg[22] ; clk_div_reg[22] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_div_reg[20] ; clk_div_reg[20] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_div_reg[19] ; clk_div_reg[19] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_div_reg[13] ; clk_div_reg[13] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.415      ;
; 0.289 ; clk_div_reg[9]  ; clk_div_reg[9]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.289 ; clk_div_reg[7]  ; clk_div_reg[7]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.416      ;
; 0.290 ; clk_div_reg[23] ; clk_div_reg[23] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; clk_div_reg[21] ; clk_div_reg[21] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; clk_div_reg[17] ; clk_div_reg[17] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.290 ; clk_div_reg[15] ; clk_div_reg[15] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; clk_div_reg[24] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.050      ; 0.425      ;
; 0.293 ; clk_div_reg[0]  ; clk_div_reg[1]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.293 ; clk_div_reg[1]  ; clk_div_reg[1]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.420      ;
; 0.299 ; clk_div_reg[22] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.627      ;
; 0.312 ; clk_div_reg[21] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.640      ;
; 0.365 ; clk_div_reg[20] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.693      ;
; 0.377 ; clk_div_reg[19] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.705      ;
; 0.418 ; clk_div_reg[10] ; clk_div_reg[10] ; clk_div_reg[10] ; clk         ; 0.000        ; 1.571      ; 2.208      ;
; 0.430 ; clk_div_reg[18] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.758      ;
; 0.435 ; clk_div_reg[2]  ; clk_div_reg[3]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.435 ; clk_div_reg[12] ; clk_div_reg[13] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.561      ;
; 0.435 ; clk_div_reg[8]  ; clk_div_reg[9]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.562      ;
; 0.436 ; clk_div_reg[4]  ; clk_div_reg[5]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.563      ;
; 0.437 ; clk_div_reg[18] ; clk_div_reg[19] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.563      ;
; 0.437 ; clk_div_reg[6]  ; clk_div_reg[7]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.564      ;
; 0.437 ; clk_div_reg[16] ; clk_div_reg[17] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.563      ;
; 0.437 ; clk_div_reg[14] ; clk_div_reg[15] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.563      ;
; 0.438 ; clk_div_reg[22] ; clk_div_reg[23] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.564      ;
; 0.438 ; clk_div_reg[20] ; clk_div_reg[21] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.564      ;
; 0.444 ; clk_div_reg[17] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.772      ;
; 0.445 ; clk_div_reg[0]  ; clk_div_reg[2]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.572      ;
; 0.445 ; clk_div_reg[3]  ; clk_div_reg[4]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.572      ;
; 0.446 ; clk_div_reg[11] ; clk_div_reg[12] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446 ; clk_div_reg[5]  ; clk_div_reg[6]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.446 ; clk_div_reg[1]  ; clk_div_reg[2]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.573      ;
; 0.447 ; clk_div_reg[9]  ; clk_div_reg[10] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; clk_div_reg[7]  ; clk_div_reg[8]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.574      ;
; 0.447 ; clk_div_reg[13] ; clk_div_reg[14] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.447 ; clk_div_reg[19] ; clk_div_reg[20] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; clk_div_reg[17] ; clk_div_reg[18] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; clk_div_reg[15] ; clk_div_reg[16] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; clk_div_reg[21] ; clk_div_reg[22] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.448 ; clk_div_reg[0]  ; clk_div_reg[3]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; clk_div_reg[3]  ; clk_div_reg[5]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.449 ; clk_div_reg[5]  ; clk_div_reg[7]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.449 ; clk_div_reg[1]  ; clk_div_reg[3]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.576      ;
; 0.450 ; clk_div_reg[9]  ; clk_div_reg[11] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.450 ; clk_div_reg[11] ; clk_div_reg[13] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clk_div_reg[7]  ; clk_div_reg[9]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.577      ;
; 0.450 ; clk_div_reg[13] ; clk_div_reg[15] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.450 ; clk_div_reg[19] ; clk_div_reg[21] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.576      ;
; 0.451 ; clk_div_reg[17] ; clk_div_reg[19] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; clk_div_reg[15] ; clk_div_reg[17] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.451 ; clk_div_reg[21] ; clk_div_reg[23] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.577      ;
; 0.496 ; clk_div_reg[16] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.824      ;
; 0.498 ; clk_div_reg[2]  ; clk_div_reg[4]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.625      ;
; 0.498 ; clk_div_reg[8]  ; clk_div_reg[10] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.625      ;
; 0.498 ; clk_div_reg[12] ; clk_div_reg[14] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.624      ;
; 0.499 ; clk_div_reg[4]  ; clk_div_reg[6]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.626      ;
; 0.500 ; clk_div_reg[6]  ; clk_div_reg[8]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.627      ;
; 0.500 ; clk_div_reg[18] ; clk_div_reg[20] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; clk_div_reg[16] ; clk_div_reg[18] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.500 ; clk_div_reg[14] ; clk_div_reg[16] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.626      ;
; 0.501 ; clk_div_reg[20] ; clk_div_reg[22] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.627      ;
; 0.501 ; clk_div_reg[2]  ; clk_div_reg[5]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.628      ;
; 0.501 ; clk_div_reg[8]  ; clk_div_reg[11] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.628      ;
; 0.501 ; clk_div_reg[12] ; clk_div_reg[15] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.627      ;
; 0.502 ; clk_div_reg[4]  ; clk_div_reg[7]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.629      ;
; 0.503 ; clk_div_reg[6]  ; clk_div_reg[9]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.630      ;
; 0.503 ; clk_div_reg[18] ; clk_div_reg[21] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.503 ; clk_div_reg[16] ; clk_div_reg[19] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.503 ; clk_div_reg[14] ; clk_div_reg[17] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.629      ;
; 0.504 ; clk_div_reg[20] ; clk_div_reg[23] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.630      ;
; 0.510 ; clk_div_reg[15] ; clk_div_reg[24] ; clk             ; clk         ; 0.000        ; 0.244      ; 0.838      ;
; 0.511 ; clk_div_reg[0]  ; clk_div_reg[4]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.511 ; clk_div_reg[3]  ; clk_div_reg[6]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.638      ;
; 0.512 ; clk_div_reg[5]  ; clk_div_reg[8]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.639      ;
; 0.512 ; clk_div_reg[1]  ; clk_div_reg[4]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.639      ;
; 0.513 ; clk_div_reg[9]  ; clk_div_reg[12] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; clk_div_reg[7]  ; clk_div_reg[10] ; clk             ; clk         ; 0.000        ; 0.043      ; 0.640      ;
; 0.513 ; clk_div_reg[11] ; clk_div_reg[14] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; clk_div_reg[13] ; clk_div_reg[16] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.513 ; clk_div_reg[19] ; clk_div_reg[22] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.514 ; clk_div_reg[17] ; clk_div_reg[20] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; clk_div_reg[15] ; clk_div_reg[18] ; clk             ; clk         ; 0.000        ; 0.042      ; 0.640      ;
; 0.514 ; clk_div_reg[0]  ; clk_div_reg[5]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.641      ;
; 0.514 ; clk_div_reg[3]  ; clk_div_reg[7]  ; clk             ; clk         ; 0.000        ; 0.043      ; 0.641      ;
+-------+-----------------+-----------------+-----------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.574  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.574  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk_div_reg[10] ; -0.238  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS  ; -39.278 ; 0.0   ; 0.0      ; 0.0     ; -42.835             ;
;  clk             ; -38.986 ; 0.000 ; N/A      ; N/A     ; -35.300             ;
;  clk_div_reg[10] ; -0.292  ; 0.000 ; N/A      ; N/A     ; -7.710              ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; x             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; y             ; 3.3-V LVCMOS ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blink         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset_inv               ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVCMOS ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; x             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.76e-08 V                   ; 3.11 V              ; -0.0327 V           ; 0.192 V                              ; 0.17 V                               ; 1.06e-09 s                  ; 1.04e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.76e-08 V                  ; 3.11 V             ; -0.0327 V          ; 0.192 V                             ; 0.17 V                              ; 1.06e-09 s                 ; 1.04e-09 s                 ; Yes                       ; No                        ;
; y             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.76e-08 V                   ; 3.11 V              ; -0.0327 V           ; 0.192 V                              ; 0.17 V                               ; 1.06e-09 s                  ; 1.04e-09 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.76e-08 V                  ; 3.11 V             ; -0.0327 V          ; 0.192 V                             ; 0.17 V                              ; 1.06e-09 s                 ; 1.04e-09 s                 ; Yes                       ; No                        ;
; blink         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; x             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.03e-06 V                   ; 3.09 V              ; -0.0148 V           ; 0.119 V                              ; 0.208 V                              ; 1.27e-09 s                  ; 1.27e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.03e-06 V                  ; 3.09 V             ; -0.0148 V          ; 0.119 V                             ; 0.208 V                             ; 1.27e-09 s                 ; 1.27e-09 s                 ; Yes                       ; Yes                       ;
; y             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.03e-06 V                   ; 3.09 V              ; -0.0148 V           ; 0.119 V                              ; 0.208 V                              ; 1.27e-09 s                  ; 1.27e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.03e-06 V                  ; 3.09 V             ; -0.0148 V          ; 0.119 V                             ; 0.208 V                             ; 1.27e-09 s                 ; 1.27e-09 s                 ; Yes                       ; Yes                       ;
; blink         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; x             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; y             ; 3.3-V LVCMOS ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.99e-07 V                   ; 3.52 V              ; -0.0531 V           ; 0.244 V                              ; 0.257 V                              ; 8.74e-10 s                  ; 8.74e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.99e-07 V                  ; 3.52 V             ; -0.0531 V          ; 0.244 V                             ; 0.257 V                             ; 8.74e-10 s                 ; 8.74e-10 s                 ; No                        ; No                        ;
; blink         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------+
; Setup Transfers                                                               ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk             ; clk             ; 310      ; 0        ; 0        ; 0        ;
; clk_div_reg[10] ; clk             ; 15       ; 15       ; 0        ; 0        ;
; clk_div_reg[10] ; clk_div_reg[10] ; 9        ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------+
; Hold Transfers                                                                ;
+-----------------+-----------------+----------+----------+----------+----------+
; From Clock      ; To Clock        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------+-----------------+----------+----------+----------+----------+
; clk             ; clk             ; 310      ; 0        ; 0        ; 0        ;
; clk_div_reg[10] ; clk             ; 15       ; 15       ; 0        ; 0        ;
; clk_div_reg[10] ; clk_div_reg[10] ; 9        ; 0        ; 0        ; 0        ;
+-----------------+-----------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 31    ; 31   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+--------------------------------------------------------+
; Clock Status Summary                                   ;
+-----------------+-----------------+------+-------------+
; Target          ; Clock           ; Type ; Status      ;
+-----------------+-----------------+------+-------------+
; clk             ; clk             ; Base ; Constrained ;
; clk_div_reg[10] ; clk_div_reg[10] ; Base ; Constrained ;
+-----------------+-----------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_inv  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blink       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_inv  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; blink       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; x           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; y           ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Sep 07 13:59:47 2023
Info: Command: quartus_sta sequence_detector -c sequence_detector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sequence_detector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clk_div_reg[10] clk_div_reg[10]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.574
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.574             -38.986 clk 
    Info (332119):    -0.238              -0.292 clk_div_reg[10] 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 clk_div_reg[10] 
    Info (332119):     0.407               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.125 clk 
    Info (332119):    -1.285              -7.710 clk_div_reg[10] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.225
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.225             -32.786 clk 
    Info (332119):    -0.111              -0.111 clk_div_reg[10] 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk_div_reg[10] 
    Info (332119):     0.364               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.125 clk 
    Info (332119):    -1.285              -7.710 clk_div_reg[10] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.257             -15.237 clk 
    Info (332119):     0.392               0.000 clk_div_reg[10] 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk_div_reg[10] 
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.300 clk 
    Info (332119):    -1.000              -6.000 clk_div_reg[10] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4850 megabytes
    Info: Processing ended: Thu Sep 07 13:59:48 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


