Fitter report for MAX1000
Tue Nov 27 10:23:04 2018
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. I/O Assignment Warnings
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 27 10:23:04 2018           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; MAX1000                                         ;
; Top-level Entity Name              ; MAX1000                                         ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M16SAU169C8G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 5,416 / 15,840 ( 34 % )                         ;
;     Total combinational functions  ; 5,161 / 15,840 ( 33 % )                         ;
;     Dedicated logic registers      ; 1,602 / 15,840 ( 10 % )                         ;
; Total registers                    ; 1602                                            ;
; Total pins                         ; 47 / 130 ( 36 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 562,176 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 1 ( 100 % )                                 ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0 / 1 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 10M16SAU169C8G                        ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  16.2%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6877 ) ; 0.00 % ( 0 / 6877 )        ; 0.00 % ( 0 / 6877 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6877 ) ; 0.00 % ( 0 / 6877 )        ; 0.00 % ( 0 / 6877 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6859 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 18 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/mschwarz/fhnw/pro5/fpga/output_files/MAX1000.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 5,416 / 15,840 ( 34 % ) ;
;     -- Combinational with no register       ; 3814                    ;
;     -- Register only                        ; 255                     ;
;     -- Combinational with a register        ; 1347                    ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1672                    ;
;     -- 3 input functions                    ; 1330                    ;
;     -- <=2 input functions                  ; 2159                    ;
;     -- Register only                        ; 255                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 3681                    ;
;     -- arithmetic mode                      ; 1480                    ;
;                                             ;                         ;
; Total registers*                            ; 1,602 / 16,445 ( 10 % ) ;
;     -- Dedicated logic registers            ; 1,602 / 15,840 ( 10 % ) ;
;     -- I/O registers                        ; 0 / 605 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 411 / 990 ( 42 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 47 / 130 ( 36 % )       ;
;     -- Clock pins                           ; 3 / 7 ( 43 % )          ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )         ;
;                                             ;                         ;
; M9Ks                                        ; 0 / 61 ( 0 % )          ;
; UFM blocks                                  ; 0 / 1 ( 0 % )           ;
; ADC blocks                                  ; 0 / 1 ( 0 % )           ;
; Total block memory bits                     ; 0 / 562,176 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 562,176 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )          ;
; PLLs                                        ; 1 / 1 ( 100 % )         ;
; Global signals                              ; 1                       ;
;     -- Global clocks                        ; 1 / 20 ( 5 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Remote update blocks                        ; 0 / 1 ( 0 % )           ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4.5% / 4.0% / 5.1%      ;
; Peak interconnect usage (total/H/V)         ; 16.4% / 13.4% / 20.7%   ;
; Maximum fan-out                             ; 1602                    ;
; Highest non-global fan-out                  ; 138                     ;
; Total fan-out                               ; 19448                   ;
; Average fan-out                             ; 2.74                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 5416 / 15840 ( 34 % ) ; 0 / 15840 ( 0 % )              ;
;     -- Combinational with no register       ; 3814                  ; 0                              ;
;     -- Register only                        ; 255                   ; 0                              ;
;     -- Combinational with a register        ; 1347                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1672                  ; 0                              ;
;     -- 3 input functions                    ; 1330                  ; 0                              ;
;     -- <=2 input functions                  ; 2159                  ; 0                              ;
;     -- Register only                        ; 255                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 3681                  ; 0                              ;
;     -- arithmetic mode                      ; 1480                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 1602                  ; 0                              ;
;     -- Dedicated logic registers            ; 1602 / 15840 ( 10 % ) ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 411 / 990 ( 42 % )    ; 0 / 990 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 47                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; Clock control block                         ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 1602                  ; 1                              ;
;     -- Registered Input Connections         ; 1602                  ; 0                              ;
;     -- Output Connections                   ; 1                     ; 1602                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 19446                 ; 1613                           ;
;     -- Registered Connections               ; 6863                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 1603                           ;
;     -- hard_block:auto_generated_inst       ; 1603                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 17                    ; 1                              ;
;     -- Output Ports                         ; 30                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard          ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+
; ADC_U4_SDO    ; E1    ; 1A       ; 25           ; 22           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; ADC_U8_SDO    ; C2    ; 1A       ; 25           ; 25           ; 21           ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; ADC_U9_SDO    ; C1    ; 1A       ; 25           ; 23           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; BDBUS0        ; A4    ; 8        ; 12           ; 17           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; BDBUS1        ; B4    ; 8        ; 10           ; 17           ; 14           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; BDBUS3        ; A6    ; 8        ; 14           ; 17           ; 28           ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; BDBUS4        ; B6    ; 8        ; 12           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; BDBUS5        ; A7    ; 8        ; 14           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; J4_P2         ; E3    ; 1A       ; 25           ; 24           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; J4_P3         ; F1    ; 1A       ; 25           ; 22           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; J4_P4         ; E4    ; 1A       ; 25           ; 24           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; J4_P5         ; B1    ; 1A       ; 25           ; 23           ; 21           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; SPI_CLK       ; M2    ; 2        ; 0            ; 8            ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; SPI_CS        ; J13   ; 5        ; 50           ; 10           ; 7            ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; SPI_MOSI      ; M1    ; 2        ; 0            ; 8            ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; SYS_CLK_12MHz ; H6    ; 2        ; 0            ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
; USER_BTN      ; E6    ; 8        ; 12           ; 17           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3 V Schmitt Trigger ; --                        ; User                 ; 0         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+-----------------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; ADC_CLK   ; L3    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ADC_CS    ; M3    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; BDBUS2    ; B5    ; 8        ; 12           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; D6        ; L12   ; 5        ; 50           ; 2            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CLK   ; K1    ; 2        ; 0            ; 3            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_CS    ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LDAC  ; D1    ; 1A       ; 25           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDO   ; K2    ; 2        ; 0            ; 3            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J4_P1     ; J12   ; 5        ; 50           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J6_P3     ; J10   ; 5        ; 50           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J6_P4     ; H10   ; 5        ; 50           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J6_P5     ; K11   ; 5        ; 50           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J6_P6     ; K12   ; 5        ; 50           ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J6_P7     ; H13   ; 5        ; 50           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; J6_P8     ; G12   ; 5        ; 50           ; 11           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L6234_EN1 ; K10   ; 5        ; 50           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L6234_EN2 ; H4    ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L6234_EN3 ; J2    ; 2        ; 0            ; 9            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L6234_IN1 ; H8    ; 5        ; 50           ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L6234_IN2 ; H5    ; 2        ; 0            ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; L6234_IN3 ; J1    ; 2        ; 0            ; 9            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED1      ; A8    ; 8        ; 19           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED2      ; A9    ; 8        ; 19           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED3      ; A11   ; 8        ; 16           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED4      ; A10   ; 8        ; 16           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED5      ; B10   ; 8        ; 19           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED6      ; C9    ; 8        ; 19           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED7      ; C10   ; 8        ; 21           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED8      ; D8    ; 8        ; 16           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SPI_MISO  ; N3    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; LED8                ; Dual Purpose Pin ;
; D7       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E7       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )  ; 3.3V          ; --           ;
; 1B       ; 4 / 10 ( 40 % )  ; 2.5V          ; --           ;
; 2        ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 30 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ;
; 6        ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 19 / 28 ( 68 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A3       ; 307        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A4       ; 305        ; 8        ; BDBUS0                                         ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 313        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; A6       ; 303        ; 8        ; BDBUS3                                         ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; BDBUS5                                         ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 289        ; 8        ; LED1                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; LED2                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; LED4                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; LED3                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; A13      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; J4_P5                                          ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 318        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B3       ; 309        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B4       ; 311        ; 8        ; BDBUS1                                         ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; BDBUS2                                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; BDBUS4                                         ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; B8       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; B10      ; 292        ; 8        ; LED5                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B12      ; 221        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; B13      ; 225        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 8          ; 1A       ; ADC_U9_SDO                                     ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; ADC_U8_SDO                                     ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 314        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; LED6                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 288        ; 8        ; LED7                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 226        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C12      ; 224        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; C13      ; 219        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 0          ; 1A       ; DAC_LDAC                                       ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ;            ;          ; ANAIN1                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF                                       ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; D7       ; 300        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 296        ; 8        ; LED8                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D10      ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D12      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; D13      ; 217        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; E1       ; 14         ; 1A       ; ADC_U4_SDO                                     ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; REFGND                                         ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; J4_P2                                          ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 6          ; 1A       ; J4_P4                                          ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 18         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 308        ; 8        ; USER_BTN                                       ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 302        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 298        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; E9       ; 222        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E10      ; 228        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E11      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; E13      ; 198        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 12         ; 1A       ; J4_P3                                          ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; F6       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F9       ; 216        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F10      ; 218        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F11      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; F13      ; 196        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; G2       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G10      ; 194        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; G11      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; J6_P8                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 21         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; H2       ; 32         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 34         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 46         ; 2        ; L6234_EN2                                      ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 44         ; 2        ; L6234_IN2                                      ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 42         ; 2        ; SYS_CLK_12MHz                                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; L6234_IN1                                      ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H9       ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; H10      ; 182        ; 5        ; J6_P4                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; J6_P7                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; L6234_IN3                                      ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; L6234_EN3                                      ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J7       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J8       ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; J9       ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 158        ; 5        ; J6_P3                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; J4_P1                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; SPI_CS                                         ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; DAC_CLK                                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 67         ; 2        ; DAC_SDO                                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K6       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K7       ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K8       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; K9       ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; L6234_EN1                                      ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; J6_P5                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; J6_P6                                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 66         ; 2        ; ADC_CLK                                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L5       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L6       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L11      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; L12      ; 159        ; 5        ; D6                                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 177        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; SPI_MOSI                                       ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; SPI_CLK                                        ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; ADC_CS                                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M6       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M8       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M9       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M10      ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M11      ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M12      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; M13      ; 100        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N1       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; DAC_CS                                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; SPI_MISO                                       ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N5       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N6       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N9       ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N10      ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; --       ; --           ;
; N12      ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;           ; Column I/O ;                 ; no       ; On           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                    ;
+-------------------------------+----------------------------------------------------------------+
; Name                          ; PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1 ;
+-------------------------------+----------------------------------------------------------------+
; SDC pin name                  ; pll|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                         ;
; Compensate clock              ; clock0                                                         ;
; Compensated input/output pins ; --                                                             ;
; Switchover type               ; --                                                             ;
; Input frequency 0             ; 12.0 MHz                                                       ;
; Input frequency 1             ; --                                                             ;
; Nominal PFD frequency         ; 12.0 MHz                                                       ;
; Nominal VCO frequency         ; 300.0 MHz                                                      ;
; VCO post scale K counter      ; 2                                                              ;
; VCO frequency control         ; Auto                                                           ;
; VCO phase shift step          ; 416 ps                                                         ;
; VCO multiply                  ; --                                                             ;
; VCO divide                    ; --                                                             ;
; Freq min lock                 ; 12.0 MHz                                                       ;
; Freq max lock                 ; 26.01 MHz                                                      ;
; M VCO Tap                     ; 0                                                              ;
; M Initial                     ; 1                                                              ;
; M value                       ; 25                                                             ;
; N value                       ; 1                                                              ;
; Charge pump current           ; setting 1                                                      ;
; Loop filter resistance        ; setting 24                                                     ;
; Loop filter capacitance       ; setting 0                                                      ;
; Bandwidth                     ; 450 kHz to 980 kHz                                             ;
; Bandwidth type                ; Medium                                                         ;
; Real time reconfigurable      ; Off                                                            ;
; Scan chain MIF file           ; --                                                             ;
; Preserve PLL counter order    ; Off                                                            ;
; PLL location                  ; PLL_1                                                          ;
; Inclk0 signal                 ; SYS_CLK_12MHz                                                  ;
; Inclk1 signal                 ; --                                                             ;
; Inclk0 signal type            ; Dedicated Pin                                                  ;
; Inclk1 signal type            ; --                                                             ;
+-------------------------------+----------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; Name                                                                       ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                    ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+
; PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 25   ; 6   ; 50.0 MHz         ; 0 (0 ps)    ; 7.50 (416 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+----------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-------------------------------------------------+


+------------------------------------+
; I/O Assignment Warnings            ;
+-----------+------------------------+
; Pin Name  ; Reason                 ;
+-----------+------------------------+
; D6        ; Missing drive strength ;
; DAC_CS    ; Missing drive strength ;
; DAC_SDO   ; Missing drive strength ;
; DAC_CLK   ; Missing drive strength ;
; DAC_LDAC  ; Missing drive strength ;
; LED3      ; Missing drive strength ;
; LED4      ; Missing drive strength ;
; LED5      ; Missing drive strength ;
; LED6      ; Missing drive strength ;
; LED7      ; Missing drive strength ;
; LED1      ; Missing drive strength ;
; LED2      ; Missing drive strength ;
; J4_P1     ; Missing drive strength ;
; L6234_IN3 ; Missing drive strength ;
; L6234_EN3 ; Missing drive strength ;
; L6234_IN2 ; Missing drive strength ;
; L6234_IN1 ; Missing drive strength ;
; L6234_EN1 ; Missing drive strength ;
; L6234_EN2 ; Missing drive strength ;
; ADC_CLK   ; Missing drive strength ;
; ADC_CS    ; Missing drive strength ;
; SPI_MISO  ; Missing drive strength ;
; LED8      ; Missing drive strength ;
; BDBUS2    ; Missing drive strength ;
; J6_P6     ; Missing drive strength ;
; J6_P7     ; Missing drive strength ;
; J6_P5     ; Missing drive strength ;
; J6_P3     ; Missing drive strength ;
; J6_P4     ; Missing drive strength ;
; J6_P8     ; Missing drive strength ;
+-----------+------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; Compilation Hierarchy Node                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                              ; Entity Name              ; Library Name ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
; |MAX1000                                               ; 5416 (1)    ; 1602 (0)                  ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 47   ; 0            ; 3814 (1)     ; 255 (0)           ; 1347 (0)         ; 0          ; |MAX1000                                                                                                                                         ; MAX1000                  ; work         ;
;    |AC_MOTOR:inst2|                                    ; 156 (156)   ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 64 (64)          ; 0          ; |MAX1000|AC_MOTOR:inst2                                                                                                                          ; AC_MOTOR                 ; work         ;
;    |ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|        ; 314 (201)   ; 191 (130)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (71)     ; 37 (23)           ; 154 (107)        ; 0          ; |MAX1000|ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg                                                                                              ; ADC_MCP3201_MOV_AVG      ; work         ;
;       |ADC_MCP3201:adc_mcp3201|                        ; 113 (113)   ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 52 (52)      ; 14 (14)           ; 47 (47)          ; 0          ; |MAX1000|ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201                                                                      ; ADC_MCP3201              ; work         ;
;    |ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|        ; 193 (155)   ; 117 (93)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (61)      ; 36 (24)           ; 83 (70)          ; 0          ; |MAX1000|ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg                                                                                              ; ADC_MCP3201_MOV_AVG      ; work         ;
;       |ADC_MCP3201:adc_mcp3201|                        ; 38 (38)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 12 (12)           ; 13 (13)          ; 0          ; |MAX1000|ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201                                                                      ; ADC_MCP3201              ; work         ;
;    |APP_TIMER:app_timer|                               ; 3462 (0)    ; 349 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3111 (0)     ; 57 (0)            ; 294 (0)          ; 0          ; |MAX1000|APP_TIMER:app_timer                                                                                                                     ; APP_TIMER                ; work         ;
;       |SPI_HOST:spi_host_ft2232|                       ; 290 (218)   ; 182 (149)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (69)     ; 30 (30)           ; 152 (119)        ; 0          ; |MAX1000|APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232                                                                                            ; SPI_HOST                 ; work         ;
;          |SPI_INP_FILTER_HOST:spi_inp_filter_clk|      ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk                                                     ; SPI_INP_FILTER_HOST      ; work         ;
;          |SPI_INP_FILTER_HOST:spi_inp_filter_cs|       ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs                                                      ; SPI_INP_FILTER_HOST      ; work         ;
;          |SPI_INP_FILTER_HOST:spi_inp_filter_mosi|     ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi                                                    ; SPI_INP_FILTER_HOST      ; work         ;
;       |TIMER_APP:timer_app|                            ; 3175 (168)  ; 167 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3003 (58)    ; 27 (27)           ; 145 (76)         ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app                                                                                                 ; TIMER_APP                ; work         ;
;          |HEX_SEG_7:hex_seg_7_min_einer|               ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_min_einer                                                                   ; HEX_SEG_7                ; work         ;
;          |HEX_SEG_7:hex_seg_7_min_zehner|              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_min_zehner                                                                  ; HEX_SEG_7                ; work         ;
;          |HEX_SEG_7:hex_seg_7_sek_einer|               ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_einer                                                                   ; HEX_SEG_7                ; work         ;
;          |HEX_SEG_7:hex_seg_7_sek_hundertstel|         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_hundertstel                                                             ; HEX_SEG_7                ; work         ;
;          |HEX_SEG_7:hex_seg_7_sek_tausendstel|         ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_tausendstel                                                             ; HEX_SEG_7                ; work         ;
;          |HEX_SEG_7:hex_seg_7_sek_zehner|              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_zehner                                                                  ; HEX_SEG_7                ; work         ;
;          |HEX_SEG_7:hex_seg_7_sek_zehntel|             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_zehntel                                                                 ; HEX_SEG_7                ; work         ;
;          |lpm_divide:Div0|                             ; 618 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div0                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_3vl:auto_generated|            ; 618 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div0|lpm_divide_3vl:auto_generated                                                   ; lpm_divide_3vl           ; work         ;
;                |sign_div_unsign_5nh:divider|           ; 618 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div0|lpm_divide_3vl:auto_generated|sign_div_unsign_5nh:divider                       ; sign_div_unsign_5nh      ; work         ;
;                   |alt_u_div_kke:divider|              ; 618 (618)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 618 (618)    ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div0|lpm_divide_3vl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider ; alt_u_div_kke            ; work         ;
;          |lpm_divide:Div1|                             ; 326 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div1                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_otl:auto_generated|            ; 326 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div1|lpm_divide_otl:auto_generated                                                   ; lpm_divide_otl           ; work         ;
;                |sign_div_unsign_qlh:divider|           ; 326 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div1|lpm_divide_otl:auto_generated|sign_div_unsign_qlh:divider                       ; sign_div_unsign_qlh      ; work         ;
;                   |alt_u_div_uhe:divider|              ; 326 (326)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 326 (326)    ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div1|lpm_divide_otl:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_uhe:divider ; alt_u_div_uhe            ; work         ;
;          |lpm_divide:Div2|                             ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div2                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_mtl:auto_generated|            ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div2|lpm_divide_mtl:auto_generated                                                   ; lpm_divide_mtl           ; work         ;
;                |sign_div_unsign_olh:divider|           ; 83 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div2|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh      ; work         ;
;                   |alt_u_div_qhe:divider|              ; 83 (83)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 83 (83)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div2|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe            ; work         ;
;          |lpm_divide:Div3|                             ; 187 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div3                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_mtl:auto_generated|            ; 187 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div3|lpm_divide_mtl:auto_generated                                                   ; lpm_divide_mtl           ; work         ;
;                |sign_div_unsign_olh:divider|           ; 187 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div3|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh      ; work         ;
;                   |alt_u_div_qhe:divider|              ; 187 (187)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div3|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe            ; work         ;
;          |lpm_divide:Div4|                             ; 258 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div4                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_mtl:auto_generated|            ; 258 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div4|lpm_divide_mtl:auto_generated                                                   ; lpm_divide_mtl           ; work         ;
;                |sign_div_unsign_olh:divider|           ; 258 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div4|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh      ; work         ;
;                   |alt_u_div_qhe:divider|              ; 258 (258)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 258 (258)    ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Div4|lpm_divide_mtl:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe            ; work         ;
;          |lpm_divide:Mod0|                             ; 627 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 616 (0)      ; 0 (0)             ; 11 (0)           ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod0                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_6nl:auto_generated|            ; 627 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 616 (0)      ; 0 (0)             ; 11 (0)           ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod0|lpm_divide_6nl:auto_generated                                                   ; lpm_divide_6nl           ; work         ;
;                |sign_div_unsign_5nh:divider|           ; 627 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 616 (0)      ; 0 (0)             ; 11 (0)           ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod0|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider                       ; sign_div_unsign_5nh      ; work         ;
;                   |alt_u_div_kke:divider|              ; 627 (627)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 616 (616)    ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod0|lpm_divide_6nl:auto_generated|sign_div_unsign_5nh:divider|alt_u_div_kke:divider ; alt_u_div_kke            ; work         ;
;          |lpm_divide:Mod1|                             ; 334 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod1                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_rll:auto_generated|            ; 334 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod1|lpm_divide_rll:auto_generated                                                   ; lpm_divide_rll           ; work         ;
;                |sign_div_unsign_qlh:divider|           ; 334 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (0)      ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod1|lpm_divide_rll:auto_generated|sign_div_unsign_qlh:divider                       ; sign_div_unsign_qlh      ; work         ;
;                   |alt_u_div_uhe:divider|              ; 334 (334)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 334 (334)    ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod1|lpm_divide_rll:auto_generated|sign_div_unsign_qlh:divider|alt_u_div_uhe:divider ; alt_u_div_uhe            ; work         ;
;          |lpm_divide:Mod2|                             ; 190 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod2                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_pll:auto_generated|            ; 190 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod2|lpm_divide_pll:auto_generated                                                   ; lpm_divide_pll           ; work         ;
;                |sign_div_unsign_olh:divider|           ; 190 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod2|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh      ; work         ;
;                   |alt_u_div_qhe:divider|              ; 190 (190)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 187 (187)    ; 0 (0)             ; 3 (3)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod2|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe            ; work         ;
;          |lpm_divide:Mod3|                             ; 255 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod3                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_pll:auto_generated|            ; 255 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod3|lpm_divide_pll:auto_generated                                                   ; lpm_divide_pll           ; work         ;
;                |sign_div_unsign_olh:divider|           ; 255 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (0)      ; 0 (0)             ; 3 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod3|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh      ; work         ;
;                   |alt_u_div_qhe:divider|              ; 255 (255)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 252 (252)    ; 0 (0)             ; 3 (3)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod3|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe            ; work         ;
;          |lpm_divide:Mod4|                             ; 86 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod4                                                                                 ; lpm_divide               ; work         ;
;             |lpm_divide_pll:auto_generated|            ; 86 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod4|lpm_divide_pll:auto_generated                                                   ; lpm_divide_pll           ; work         ;
;                |sign_div_unsign_olh:divider|           ; 86 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (0)       ; 0 (0)             ; 2 (0)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod4|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider                       ; sign_div_unsign_olh      ; work         ;
;                   |alt_u_div_qhe:divider|              ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 84 (84)      ; 0 (0)             ; 2 (2)            ; 0          ; |MAX1000|APP_TIMER:app_timer|TIMER_APP:timer_app|lpm_divide:Mod4|lpm_divide_pll:auto_generated|sign_div_unsign_olh:divider|alt_u_div_qhe:divider ; alt_u_div_qhe            ; work         ;
;    |CLOCK_GENERATOR:clock_generator|                   ; 49 (49)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 32 (32)          ; 0          ; |MAX1000|CLOCK_GENERATOR:clock_generator                                                                                                         ; CLOCK_GENERATOR          ; work         ;
;    |DAC_MCP4921:dac_mcp4921_u5|                        ; 109 (109)   ; 53 (53)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 4 (4)             ; 49 (49)          ; 0          ; |MAX1000|DAC_MCP4921:dac_mcp4921_u5                                                                                                              ; DAC_MCP4921              ; work         ;
;    |DIG_INP_FILTER:dig_inp_filter_qe_a|                ; 26 (26)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|DIG_INP_FILTER:dig_inp_filter_qe_a                                                                                                      ; DIG_INP_FILTER           ; work         ;
;    |DIG_INP_FILTER:dig_inp_filter_qe_b|                ; 26 (26)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|DIG_INP_FILTER:dig_inp_filter_qe_b                                                                                                      ; DIG_INP_FILTER           ; work         ;
;    |GLUE_LOGIC:verilog_glue_logic|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |MAX1000|GLUE_LOGIC:verilog_glue_logic                                                                                                           ; GLUE_LOGIC               ; work         ;
;    |PLL:pll|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|PLL:pll                                                                                                                                 ; PLL                      ; work         ;
;       |altpll:altpll_component|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|PLL:pll|altpll:altpll_component                                                                                                         ; altpll                   ; work         ;
;          |PLL_altpll:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |MAX1000|PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated                                                                               ; PLL_altpll               ; work         ;
;    |QUADRATUR_ENCODER:quadratur_encoder|               ; 201 (201)   ; 134 (134)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 67 (67)      ; 4 (4)             ; 130 (130)        ; 0          ; |MAX1000|QUADRATUR_ENCODER:quadratur_encoder                                                                                                     ; QUADRATUR_ENCODER        ; work         ;
;    |QUADRATUR_ENCODER_SIMPLE:quadratur_encoder_simple| ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; 0          ; |MAX1000|QUADRATUR_ENCODER_SIMPLE:quadratur_encoder_simple                                                                                       ; QUADRATUR_ENCODER_SIMPLE ; work         ;
;    |RGB_PL9823:rgb_pl_9823|                            ; 139 (139)   ; 94 (94)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 36 (36)           ; 58 (58)          ; 0          ; |MAX1000|RGB_PL9823:rgb_pl_9823                                                                                                                  ; RGB_PL9823               ; work         ;
;    |SEL_12_BIT:inst|                                   ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 12 (12)          ; 0          ; |MAX1000|SEL_12_BIT:inst                                                                                                                         ; SEL_12_BIT               ; work         ;
;    |SPI_HOST:spi_host_rpi|                             ; 644 (572)   ; 461 (428)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 183 (144)    ; 70 (70)           ; 391 (358)        ; 0          ; |MAX1000|SPI_HOST:spi_host_rpi                                                                                                                   ; SPI_HOST                 ; work         ;
;       |SPI_INP_FILTER_HOST:spi_inp_filter_clk|         ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk                                                                            ; SPI_INP_FILTER_HOST      ; work         ;
;       |SPI_INP_FILTER_HOST:spi_inp_filter_cs|          ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs                                                                             ; SPI_INP_FILTER_HOST      ; work         ;
;       |SPI_INP_FILTER_HOST:spi_inp_filter_mosi|        ; 24 (24)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 11 (11)          ; 0          ; |MAX1000|SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi                                                                           ; SPI_INP_FILTER_HOST      ; work         ;
;    |TEST:verilog_test|                                 ; 20 (20)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 10 (10)          ; 0          ; |MAX1000|TEST:verilog_test                                                                                                                       ; TEST                     ; work         ;
;    |WDT:wdt|                                           ; 33 (33)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 1 (1)             ; 20 (20)          ; 0          ; |MAX1000|WDT:wdt                                                                                                                                 ; WDT                      ; work         ;
+--------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; D6            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_SDO       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DAC_LDAC      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED3          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED4          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED5          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED6          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED7          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J4_P1         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L6234_IN3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L6234_EN3     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L6234_IN2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L6234_IN1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L6234_EN1     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; L6234_EN2     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ADC_CS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SPI_MISO      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LED8          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; BDBUS2        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J6_P6         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J6_P7         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J6_P5         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J6_P3         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J6_P4         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J6_P8         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; J4_P3         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; J4_P2         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BDBUS4        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; BDBUS5        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; ADC_U9_SDO    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SYS_CLK_12MHz ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SPI_CS        ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; USER_BTN      ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; SPI_MOSI      ; Input    ; (6) 873 ps    ; --            ; --                    ; --  ; --   ;
; BDBUS3        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; BDBUS0        ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; SPI_CLK       ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; J4_P5         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; J4_P4         ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; BDBUS1        ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; ADC_U8_SDO    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
; ADC_U4_SDO    ; Input    ; --            ; (6) 873 ps    ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                      ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+
; J4_P3                                                                                                 ;                   ;         ;
; J4_P2                                                                                                 ;                   ;         ;
; BDBUS4                                                                                                ;                   ;         ;
; BDBUS5                                                                                                ;                   ;         ;
; ADC_U9_SDO                                                                                            ;                   ;         ;
; SYS_CLK_12MHz                                                                                         ;                   ;         ;
; SPI_CS                                                                                                ;                   ;         ;
;      - WDT:wdt|hri3                                                                                   ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[4]~0                          ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[4]~2                          ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[4]~3                          ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr1[4]~9                          ; 0                 ; 6       ;
; USER_BTN                                                                                              ;                   ;         ;
;      - APP_TIMER:app_timer|TIMER_APP:timer_app|LED0~0                                                 ; 0                 ; 6       ;
; SPI_MOSI                                                                                              ;                   ;         ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[0]~0                        ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[4]~2                        ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[0]~3                        ; 0                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr1[0]~9                        ; 0                 ; 6       ;
; BDBUS3                                                                                                ;                   ;         ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[0]~0   ; 1                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[4]~2   ; 1                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[0]~3   ; 1                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr1[4]~9   ; 1                 ; 6       ;
; BDBUS0                                                                                                ;                   ;         ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~0  ; 1                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~2  ; 1                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~3  ; 1                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr1[4]~9  ; 1                 ; 6       ;
; SPI_CLK                                                                                               ;                   ;         ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~0                         ; 1                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~2                         ; 1                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~3                         ; 1                 ; 6       ;
;      - SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr1[1]~9                         ; 1                 ; 6       ;
; J4_P5                                                                                                 ;                   ;         ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_b|ctr0[3]~0                                                   ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_b|ctr0[3]~1                                                   ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_b|ctr1[0]~13                                                  ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_b|ctr0[3]~3                                                   ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_b|ctr0[4]~4                                                   ; 1                 ; 6       ;
; J4_P4                                                                                                 ;                   ;         ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_a|ctr0[0]~0                                                   ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_a|ctr0[0]~1                                                   ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_a|ctr1[0]~13                                                  ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_a|ctr0[0]~3                                                   ; 1                 ; 6       ;
;      - DIG_INP_FILTER:dig_inp_filter_qe_a|ctr0[4]~4                                                   ; 1                 ; 6       ;
; BDBUS1                                                                                                ;                   ;         ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[0]~0 ; 0                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[4]~2 ; 0                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[0]~3 ; 0                 ; 6       ;
;      - APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr1[4]~9 ; 0                 ; 6       ;
; ADC_U8_SDO                                                                                            ;                   ;         ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~0                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~1                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~2                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~3                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~4                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~5                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~6                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~7                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~8                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~9                ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~10               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~11               ; 1                 ; 6       ;
; ADC_U4_SDO                                                                                            ;                   ;         ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~12               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~13               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~14               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~15               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~16               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~17               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~18               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~19               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~20               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~21               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~22               ; 1                 ; 6       ;
;      - ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~23               ; 1                 ; 6       ;
+-------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; AC_MOTOR:inst2|Equal1~3                                                                        ; LCCOMB_X22_Y6_N24  ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; AC_MOTOR:inst2|LessThan0~22                                                                    ; LCCOMB_X19_Y4_N22  ; 36      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; AC_MOTOR:inst2|LessThan1~3                                                                     ; LCCOMB_X25_Y5_N2   ; 22      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; AC_MOTOR:inst2|OUT2~1                                                                          ; LCCOMB_X17_Y6_N28  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|index[3]~1                  ; LCCOMB_X39_Y20_N26 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|state.00010                 ; FF_X39_Y18_N31     ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~0                ; LCCOMB_X32_Y22_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~1                ; LCCOMB_X33_Y22_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~10               ; LCCOMB_X31_Y22_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~11               ; LCCOMB_X34_Y21_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~2                ; LCCOMB_X34_Y22_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~3                ; LCCOMB_X34_Y23_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~4                ; LCCOMB_X34_Y22_N10 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~5                ; LCCOMB_X36_Y22_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~6                ; LCCOMB_X36_Y22_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~7                ; LCCOMB_X34_Y21_N12 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~8                ; LCCOMB_X31_Y21_N18 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|value_temp~9                ; LCCOMB_X31_Y22_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|Equal0~3                                            ; LCCOMB_X42_Y22_N8  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|Equal13~1                                           ; LCCOMB_X33_Y21_N22 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|Equal14~0                                           ; LCCOMB_X33_Y21_N28 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|summe_mov_avg[3]~5                                  ; LCCOMB_X37_Y20_N18 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|Equal13~0                                           ; LCCOMB_X27_Y20_N14 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|Equal14~0                                           ; LCCOMB_X29_Y20_N28 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|latch_cs_re                                         ; LCCOMB_X39_Y18_N4  ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|summe_mov_avg[4]~32                                 ; LCCOMB_X29_Y20_N10 ; 14      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|value_adc_1[11]~1                                   ; LCCOMB_X33_Y21_N30 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|value_adc_2[11]~0                                   ; LCCOMB_X33_Y21_N26 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|value_adc_3[11]~0                                   ; LCCOMB_X33_Y21_N24 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u8_mov_avg|value_adc_4[11]~0                                   ; LCCOMB_X33_Y21_N14 ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~3  ; LCCOMB_X36_Y12_N6  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr1[4]~9  ; LCCOMB_X36_Y12_N30 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[0]~3   ; LCCOMB_X17_Y16_N30 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr1[4]~9   ; LCCOMB_X17_Y16_N4  ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[0]~3 ; LCCOMB_X15_Y16_N4  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr1[4]~9 ; LCCOMB_X15_Y16_N18 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|always0~1                                         ; LCCOMB_X46_Y13_N14 ; 13      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|cmd[5]~8                                          ; LCCOMB_X46_Y10_N2  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|data_in_temp[95]~0                                ; LCCOMB_X46_Y12_N4  ; 83      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|i_cmd[4]~17                                       ; LCCOMB_X46_Y13_N4  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|i_cmd~16                                          ; LCCOMB_X46_Y13_N6  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|i_data_miso[0]~41                                 ; LCCOMB_X46_Y13_N18 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|i_data_miso~16                                    ; LCCOMB_X46_Y13_N22 ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|i_data_mosi[3]~38                                 ; LCCOMB_X46_Y13_N8  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|spi_clk_ctr[0]~4                                  ; LCCOMB_X46_Y12_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|spi_cmd_read~4                                    ; LCCOMB_X46_Y10_N8  ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|COUNTER[0]~0                                           ; LCCOMB_X37_Y12_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|Equal2~0                                               ; LCCOMB_X30_Y9_N8   ; 35      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|Equal2~1                                               ; LCCOMB_X28_Y12_N12 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|Equal2~2                                               ; LCCOMB_X35_Y19_N14 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|state[1]                                               ; FF_X22_Y13_N1      ; 50      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|tausendstel~8                                          ; LCCOMB_X22_Y13_N10 ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|tausendstel~9                                          ; LCCOMB_X33_Y18_N4  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DAC_MCP4921:dac_mcp4921_u5|state.00000                                                         ; FF_X4_Y13_N23      ; 29      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DIG_INP_FILTER:dig_inp_filter_qe_a|ctr0[0]~3                                                   ; LCCOMB_X26_Y24_N18 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DIG_INP_FILTER:dig_inp_filter_qe_a|ctr1[0]~13                                                  ; LCCOMB_X26_Y24_N28 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; DIG_INP_FILTER:dig_inp_filter_qe_b|ctr0[3]~3                                                   ; LCCOMB_X26_Y23_N26 ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; DIG_INP_FILTER:dig_inp_filter_qe_b|ctr1[0]~13                                                  ; LCCOMB_X26_Y23_N20 ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0]                     ; PLL_1              ; 1602    ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; QUADRATUR_ENCODER:quadratur_encoder|SPEED[17]~2                                                ; LCCOMB_X12_Y8_N16  ; 65      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; QUADRATUR_ENCODER:quadratur_encoder|counter_temp[1]~86                                         ; LCCOMB_X14_Y11_N12 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[23]~2                                           ; LCCOMB_X12_Y8_N30  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; QUADRATUR_ENCODER_SIMPLE:quadratur_encoder_simple|COUNTER[29]~57                               ; LCCOMB_X14_Y11_N8  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; QUADRATUR_ENCODER_SIMPLE:quadratur_encoder_simple|COUNTER~56                                   ; LCCOMB_X14_Y11_N18 ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RGB_PL9823:rgb_pl_9823|i[5]~16                                                                 ; LCCOMB_X9_Y3_N24   ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; RGB_PL9823:rgb_pl_9823|i[5]~18                                                                 ; LCCOMB_X10_Y3_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; RGB_PL9823:rgb_pl_9823|state                                                                   ; FF_X10_Y3_N15      ; 89      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|DATA_OUT[181]                                                            ; FF_X13_Y8_N9       ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|DATA_OUT[28]~2                                                           ; LCCOMB_X17_Y8_N24  ; 113     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|DATA_OUT[38]                                                             ; FF_X14_Y4_N17      ; 33      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|DATA_OUT[39]                                                             ; FF_X13_Y4_N17      ; 98      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr0[4]~3                         ; LCCOMB_X3_Y9_N18   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr1[1]~9                         ; LCCOMB_X3_Y9_N4    ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr0[4]~3                          ; LCCOMB_X11_Y12_N0  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr1[4]~9                          ; LCCOMB_X11_Y12_N6  ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr0[0]~3                        ; LCCOMB_X9_Y9_N18   ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_mosi|ctr1[0]~9                        ; LCCOMB_X9_Y9_N4    ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|SPI_MISO_TRI~0                                                           ; LCCOMB_X7_Y8_N30   ; 1       ; Output enable             ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|always0~2                                                                ; LCCOMB_X8_Y8_N16   ; 14      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|cmd[6]~6                                                                 ; LCCOMB_X7_Y8_N28   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|data_in_temp[207]~0                                                      ; LCCOMB_X7_Y8_N0    ; 138     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|i_cmd[10]~15                                                             ; LCCOMB_X7_Y7_N10   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|i_cmd~14                                                                 ; LCCOMB_X7_Y7_N16   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|i_data_miso[10]~41                                                       ; LCCOMB_X8_Y8_N26   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|i_data_miso~16                                                           ; LCCOMB_X7_Y7_N26   ; 15      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|i_data_mosi[4]~38                                                        ; LCCOMB_X8_Y8_N12   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|spi_clk_ctr[1]~4                                                         ; LCCOMB_X8_Y6_N10   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SPI_HOST:spi_host_rpi|spi_cmd_enable~3                                                         ; LCCOMB_X7_Y8_N22   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; SYS_CLK_12MHz                                                                                  ; PIN_H6             ; 1       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; TEST:verilog_test|counter[5]~12                                                                ; LCCOMB_X13_Y8_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; WDT:wdt|counter[3]~41                                                                          ; LCCOMB_X37_Y12_N12 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; WDT:wdt|impIn                                                                                  ; LCCOMB_X37_Y12_N18 ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                  ;
+----------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                       ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1    ; 1602    ; 18                                   ; Global Clock         ; GCLK18           ; --                        ;
+----------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 5,381 / 49,625 ( 11 % ) ;
; C16 interconnects     ; 13 / 2,250 ( < 1 % )    ;
; C4 interconnects      ; 2,091 / 39,600 ( 5 % )  ;
; Direct links          ; 1,700 / 49,625 ( 3 % )  ;
; Global clocks         ; 1 / 20 ( 5 % )          ;
; Local interconnects   ; 2,900 / 15,840 ( 18 % ) ;
; NSLEEPs               ; 0 / 320 ( 0 % )         ;
; R24 interconnects     ; 29 / 2,146 ( 1 % )      ;
; R4 interconnects      ; 2,219 / 53,244 ( 4 % )  ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.18) ; Number of LABs  (Total = 411) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 18                            ;
; 2                                           ; 3                             ;
; 3                                           ; 10                            ;
; 4                                           ; 8                             ;
; 5                                           ; 7                             ;
; 6                                           ; 8                             ;
; 7                                           ; 5                             ;
; 8                                           ; 7                             ;
; 9                                           ; 5                             ;
; 10                                          ; 6                             ;
; 11                                          ; 13                            ;
; 12                                          ; 18                            ;
; 13                                          ; 24                            ;
; 14                                          ; 17                            ;
; 15                                          ; 48                            ;
; 16                                          ; 214                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.83) ; Number of LABs  (Total = 411) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 198                           ;
; 1 Clock enable                     ; 112                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 3                             ;
; 2 Clock enables                    ; 16                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.46) ; Number of LABs  (Total = 411) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 15                            ;
; 3                                            ; 8                             ;
; 4                                            ; 6                             ;
; 5                                            ; 2                             ;
; 6                                            ; 9                             ;
; 7                                            ; 3                             ;
; 8                                            ; 5                             ;
; 9                                            ; 11                            ;
; 10                                           ; 5                             ;
; 11                                           ; 9                             ;
; 12                                           ; 11                            ;
; 13                                           ; 9                             ;
; 14                                           ; 34                            ;
; 15                                           ; 97                            ;
; 16                                           ; 37                            ;
; 17                                           ; 11                            ;
; 18                                           ; 12                            ;
; 19                                           ; 15                            ;
; 20                                           ; 7                             ;
; 21                                           ; 8                             ;
; 22                                           ; 3                             ;
; 23                                           ; 5                             ;
; 24                                           ; 6                             ;
; 25                                           ; 4                             ;
; 26                                           ; 5                             ;
; 27                                           ; 12                            ;
; 28                                           ; 20                            ;
; 29                                           ; 8                             ;
; 30                                           ; 10                            ;
; 31                                           ; 5                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.83) ; Number of LABs  (Total = 411) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 37                            ;
; 2                                               ; 20                            ;
; 3                                               ; 27                            ;
; 4                                               ; 23                            ;
; 5                                               ; 17                            ;
; 6                                               ; 30                            ;
; 7                                               ; 43                            ;
; 8                                               ; 36                            ;
; 9                                               ; 39                            ;
; 10                                              ; 23                            ;
; 11                                              ; 26                            ;
; 12                                              ; 20                            ;
; 13                                              ; 27                            ;
; 14                                              ; 11                            ;
; 15                                              ; 15                            ;
; 16                                              ; 16                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.46) ; Number of LABs  (Total = 411) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 15                            ;
; 3                                            ; 23                            ;
; 4                                            ; 21                            ;
; 5                                            ; 18                            ;
; 6                                            ; 14                            ;
; 7                                            ; 5                             ;
; 8                                            ; 31                            ;
; 9                                            ; 18                            ;
; 10                                           ; 26                            ;
; 11                                           ; 17                            ;
; 12                                           ; 36                            ;
; 13                                           ; 26                            ;
; 14                                           ; 12                            ;
; 15                                           ; 25                            ;
; 16                                           ; 15                            ;
; 17                                           ; 11                            ;
; 18                                           ; 8                             ;
; 19                                           ; 11                            ;
; 20                                           ; 20                            ;
; 21                                           ; 19                            ;
; 22                                           ; 18                            ;
; 23                                           ; 3                             ;
; 24                                           ; 2                             ;
; 25                                           ; 2                             ;
; 26                                           ; 2                             ;
; 27                                           ; 1                             ;
; 28                                           ; 0                             ;
; 29                                           ; 3                             ;
; 30                                           ; 2                             ;
; 31                                           ; 4                             ;
; 32                                           ; 0                             ;
; 33                                           ; 1                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004 ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 47        ; 47        ; 47        ; 0            ; 47        ; 47        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 18           ; 0            ; 0            ; 18           ; 0            ; 0            ; 0            ; 0            ; 47        ; 47        ; 47        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 47           ; 0         ; 0         ; 0         ; 47           ; 0         ; 0         ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 47           ; 29           ; 47           ; 47           ; 29           ; 47           ; 47           ; 47           ; 47           ; 0         ; 0         ; 0         ; 47           ; 47           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; D6                 ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CS             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDO            ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_CLK            ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LDAC           ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED3               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED4               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED5               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED6               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED7               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED1               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED2               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J4_P1              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; L6234_IN3          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; L6234_EN3          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; L6234_IN2          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; L6234_IN1          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; L6234_EN1          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; L6234_EN2          ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CLK            ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_CS             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_MISO           ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; LED8               ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BDBUS2             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J6_P6              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J6_P7              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J6_P5              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J6_P3              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J6_P4              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J6_P8              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J4_P3              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J4_P2              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BDBUS4             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BDBUS5             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_U9_SDO         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SYS_CLK_12MHz      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CS             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; USER_BTN           ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_MOSI           ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BDBUS3             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BDBUS0             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; SPI_CLK            ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J4_P5              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; J4_P4              ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BDBUS1             ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_U8_SDO         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_U4_SDO         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                         ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
; Source Clock(s)                                 ; Destination Clock(s)                            ; Delay Added in ns ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 19.3              ;
+-------------------------------------------------+-------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                             ;
+---------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                             ; Destination Register                                                                    ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; SPI_HOST:spi_host_rpi|cmd[5]                                                                ; SPI_HOST:spi_host_rpi|spi_cmd_read                                                      ; 0.198             ;
; SPI_HOST:spi_host_rpi|cmd[7]                                                                ; SPI_HOST:spi_host_rpi|spi_cmd_enable                                                    ; 0.198             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_min_einer[1]                                    ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_min_einer|SEG7[3]           ; 0.192             ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|cmd[6]                                         ; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|spi_cmd_write                              ; 0.191             ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|cmd[7]                                         ; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|spi_cmd_enable                             ; 0.191             ;
; SPI_HOST:spi_host_rpi|cmd[6]                                                                ; SPI_HOST:spi_host_rpi|spi_cmd_write                                                     ; 0.191             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_sek_zehntel[1]                                  ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_zehntel|SEG7[3]         ; 0.189             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_sek_einer[0]                                    ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_einer|SEG7[4]           ; 0.183             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_min_einer[0]                                    ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_min_einer|SEG7[4]           ; 0.183             ;
; SPI_HOST:spi_host_rpi|data_out_temp[16]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[16]                                                      ; 0.183             ;
; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr1[1]                         ; SPI_HOST:spi_host_rpi|SPI_INP_FILTER_HOST:spi_inp_filter_cs|OUT                         ; 0.183             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_sek_zehntel[0]                                  ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_zehntel|SEG7[4]         ; 0.180             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_min_zehner[0]                                   ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_min_zehner|SEG7[4]          ; 0.180             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_sek_zehner[0]                                   ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_zehner|SEG7[4]          ; 0.180             ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|ctr1[1]  ; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_cs|OUT  ; 0.176             ;
; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|ctr1[1] ; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|SPI_INP_FILTER_HOST:spi_inp_filter_clk|OUT ; 0.173             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|COUNTER[4]                                          ; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|data_in_temp[91]                           ; 0.160             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|COUNTER[3]                                          ; APP_TIMER:app_timer|SPI_HOST:spi_host_ft2232|data_in_temp[92]                           ; 0.160             ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|hri3                     ; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|index[3]             ; 0.158             ;
; SPI_HOST:spi_host_rpi|DATA_OUT[15]                                                          ; SEL_12_BIT:inst|OUT[0]                                                                  ; 0.146             ;
; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|hri4                     ; ADC_MCP3201_MOV_AVG:adc_mcp3201_u4_mov_avg|ADC_MCP3201:adc_mcp3201|index[10]            ; 0.140             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[1]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[1]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[2]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[2]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[7]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[7]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[8]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[8]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[9]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[9]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[10]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[10]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[19]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[19]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[20]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[20]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[21]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[21]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[22]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[22]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[3]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[3]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[27]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[27]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[14]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[14]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[12]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[12]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[13]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[13]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[15]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[15]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[24]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[24]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[18]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[18]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[16]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[16]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[25]                                          ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[25]                                           ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[4]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[4]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[5]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[5]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[6]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[6]                                            ; 0.137             ;
; QUADRATUR_ENCODER:quadratur_encoder|speed_temp[0]                                           ; QUADRATUR_ENCODER:quadratur_encoder|SPEED[0]                                            ; 0.137             ;
; AC_MOTOR:inst2|ccw_temp                                                                     ; AC_MOTOR:inst2|OUT1                                                                     ; 0.083             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_min_einer[2]                                    ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_min_einer|SEG7[1]           ; 0.081             ;
; APP_TIMER:app_timer|TIMER_APP:timer_app|dec_sek_zehntel[2]                                  ; APP_TIMER:app_timer|TIMER_APP:timer_app|HEX_SEG_7:hex_seg_7_sek_zehntel|SEG7[1]         ; 0.079             ;
; SPI_HOST:spi_host_rpi|data_out_temp[18]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[18]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[17]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[17]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[6]                                                      ; SPI_HOST:spi_host_rpi|DATA_OUT[6]                                                       ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[14]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[14]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[0]                                                      ; SPI_HOST:spi_host_rpi|DATA_OUT[0]                                                       ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[190]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[190]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[189]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[189]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[191]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[191]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[39]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[39]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[182]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[182]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[181]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[181]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[183]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[183]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[20]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[20]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[24]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[24]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[26]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[26]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[30]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[30]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[125]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[125]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[120]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[120]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[123]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[123]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[98]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[98]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[96]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[96]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[91]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[91]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[93]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[93]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[94]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[94]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[82]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[82]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[77]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[77]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[85]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[85]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[80]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[80]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[78]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[78]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[66]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[66]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[64]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[64]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[63]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[63]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[69]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[69]                                                      ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[107]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[107]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[106]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[106]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[104]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[104]                                                     ; 0.026             ;
; SPI_HOST:spi_host_rpi|data_out_temp[119]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[119]                                                     ; 0.026             ;
; AC_MOTOR:inst2|cw_temp                                                                      ; AC_MOTOR:inst2|OUT1                                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[188]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[188]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[22]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[22]                                                      ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[126]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[126]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[127]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[127]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[101]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[101]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[75]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[75]                                                      ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[61]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[61]                                                      ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[109]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[109]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[117]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[117]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[111]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[111]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[110]                                                    ; SPI_HOST:spi_host_rpi|DATA_OUT[110]                                                     ; 0.025             ;
; SPI_HOST:spi_host_rpi|data_out_temp[4]                                                      ; SPI_HOST:spi_host_rpi|DATA_OUT[4]                                                       ; 0.023             ;
; SPI_HOST:spi_host_rpi|data_out_temp[9]                                                      ; SPI_HOST:spi_host_rpi|DATA_OUT[9]                                                       ; 0.023             ;
; SPI_HOST:spi_host_rpi|data_out_temp[11]                                                     ; SPI_HOST:spi_host_rpi|DATA_OUT[11]                                                      ; 0.023             ;
+---------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "MAX1000"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (15537): Implemented PLL "PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1" as MAX 10 PLL type, but with critical warnings File: /home/mschwarz/fhnw/pro5/fpga/db/PLL_altpll.v Line: 43
    Critical Warning (15556): Input frequency of PLL "PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|pll1" must be in the frequency range of 12.0 MHz to 26.01 MHz for locking File: /home/mschwarz/fhnw/pro5/fpga/db/PLL_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 25, clock division of 6, and phase shift of 0 degrees (0 ps) for PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] port File: /home/mschwarz/fhnw/pro5/fpga/db/PLL_altpll.v Line: 43
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location G1
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location F5
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location F6
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D7
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E7
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location C4
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location C5
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176353): Automatically promoted node PLL:pll|altpll:altpll_component|PLL_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: /home/mschwarz/fhnw/pro5/fpga/db/PLL_altpll.v Line: 77
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MAX1000.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 14% of the available device resources in the region that extends from location X25_Y10 to location X37_Y19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (11888): Total time spent on timing analysis during the Fitter is 2.65 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (169177): 18 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SPI_MISO uses I/O standard 3.3-V LVTTL at N3
    Info (169178): Pin J4_P3 uses I/O standard 3.3 V Schmitt Trigger at F1
    Info (169178): Pin J4_P2 uses I/O standard 3.3 V Schmitt Trigger at E3
    Info (169178): Pin BDBUS4 uses I/O standard 3.3 V Schmitt Trigger at B6
    Info (169178): Pin BDBUS5 uses I/O standard 3.3 V Schmitt Trigger at A7
    Info (169178): Pin ADC_U9_SDO uses I/O standard 3.3 V Schmitt Trigger at C1
    Info (169178): Pin SYS_CLK_12MHz uses I/O standard 3.3 V Schmitt Trigger at H6
    Info (169178): Pin SPI_CS uses I/O standard 3.3 V Schmitt Trigger at J13
    Info (169178): Pin USER_BTN uses I/O standard 3.3 V Schmitt Trigger at E6
    Info (169178): Pin SPI_MOSI uses I/O standard 3.3 V Schmitt Trigger at M1
    Info (169178): Pin BDBUS3 uses I/O standard 3.3 V Schmitt Trigger at A6
    Info (169178): Pin BDBUS0 uses I/O standard 3.3 V Schmitt Trigger at A4
    Info (169178): Pin SPI_CLK uses I/O standard 3.3 V Schmitt Trigger at M2
    Info (169178): Pin J4_P5 uses I/O standard 3.3 V Schmitt Trigger at B1
    Info (169178): Pin J4_P4 uses I/O standard 3.3 V Schmitt Trigger at E4
    Info (169178): Pin BDBUS1 uses I/O standard 3.3 V Schmitt Trigger at B4
    Info (169178): Pin ADC_U8_SDO uses I/O standard 3.3 V Schmitt Trigger at C2
    Info (169178): Pin ADC_U4_SDO uses I/O standard 3.3 V Schmitt Trigger at E1
Warning (169202): Inconsistent VCCIO across multiple banks of configuration pins. The configuration pins are contained in 2 banks in 'Internal Configuration' configuration scheme and there are 2 different VCCIOs.
Info (144001): Generated suppressed messages file /home/mschwarz/fhnw/pro5/fpga/output_files/MAX1000.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 1583 megabytes
    Info: Processing ended: Tue Nov 27 10:23:05 2018
    Info: Elapsed time: 00:00:36
    Info: Total CPU time (on all processors): 00:00:45


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/mschwarz/fhnw/pro5/fpga/output_files/MAX1000.fit.smsg.


