[INF:CM0023] Creating log file ../../build/tests/BeginKeywords/slpp_all/surelog.log.

LIB:  work
FILE: top.v
n<> u<0> t<Null_rule> p<17> s<16> l<8:0> el<7:3>
n<> u<1> t<Module_keyword> p<5> s<2> l<8:0> el<8:6>
n<b_kw2> u<2> t<StringConst> p<5> s<4> l<8:7> el<8:12>
n<> u<3> t<Port> p<4> l<8:13> el<8:13>
n<> u<4> t<List_of_ports> p<5> c<3> l<8:12> el<8:14>
n<> u<5> t<Module_nonansi_header> p<14> c<1> s<13> l<8:0> el<8:15>
n<logic> u<6> t<StringConst> p<7> l<9:0> el<9:5>
n<> u<7> t<Interface_identifier> p<11> c<6> s<10> l<9:0> el<9:5>
n<clk> u<8> t<StringConst> p<9> l<9:6> el<9:9>
n<> u<9> t<Interface_identifier> p<10> c<8> l<9:6> el<9:9>
n<> u<10> t<List_of_interface_identifiers> p<11> c<9> l<9:6> el<9:9>
n<> u<11> t<Interface_port_declaration> p<12> c<7> l<9:0> el<9:9>
n<> u<12> t<Port_declaration> p<13> c<11> l<9:0> el<9:9>
n<> u<13> t<Module_item> p<14> c<12> l<9:0> el<9:10>
n<> u<14> t<Module_declaration> p<15> c<5> l<8:0> el<10:9>
n<> u<15> t<Description> p<16> c<14> l<8:0> el<10:9>
n<> u<16> t<Source_text> p<17> c<15> l<8:0> el<10:9>
n<> u<17> t<Top_level_rule> l<8:0> el<15:2>
[WRN:PA0205] top.v:8: No timescale set for "b_kw2".

[INF:CP0300] Compilation...

[INF:CP0303] top.v:8: Compile module "work@b_kw2".

[INF:EL0526] Design Elaboration...

Instance tree:
[TOP] work@b_kw2 work@b_kw2

[NTE:EL0503] top.v:8: Top level module "work@b_kw2".

[NTE:EL0508] Nb Top level modules: 1.

[NTE:EL0509] Max instance depth: 1.

[NTE:EL0510] Nb instances: 1.

[NTE:EL0511] Nb leaf instances: 1.

[NTE:EL0523] top.v:8: Instance "work@b_kw2".

[INF:UH0706] Creating UHDM Model...

[INF:UH0708] Writing UHDM DB: ../../build/tests/BeginKeywords/slpp_all//surelog.uhdm...

[  FATAL] : 0
[ SYNTAX] : 0
[  ERROR] : 0
[WARNING] : 1
[   NOTE] : 6

