一、中文摘要 
隨者元件微縮以及電路系統性能需求增大，
與在電路板上採用多個晶片的系統設計 SOC 
(System-on-Chip)相比，使用三維積體電路技
術與 SIP (System-in-Package) 更能符合小型
化、高效能、低成本等需求。而 3D 堆疊 (3D 
stacking) 技術更是 SIP 技術的主流，因此，
超薄矽基板於可撓式基板之轉換將是 3D 堆
疊技術的其中一項關鍵。近年來，由於各類
消費性電子產品成為生活上不可或缺的重要
工具，伴隨而來的便是對於更輕薄短小的要
求與新型態的應用，因此軟性電子技術研究
與開發便受到矚目。本計劃中，我們利用
DBG (dicing before grinding)製程將單晶矽金
氧半電晶體之基底磨薄至 30 微米厚，並應用
超薄型矽基底轉換到軟性基板上，因此具有
高度可撓性，並施予伸拉應力使元件產生應
變，將製程技術上的應變矽（strained-silicon）
轉而外部機械應力代替，觀察元件受彎曲後
的各種變化，如：電流、轉導增益、電子遷
移率與臨界電壓等重要電性的效能變化，並
以有限元素分析軟體 ANSYS 利用數值模擬
的方式來模擬受到機械負載下，晶片表面應
力分佈之模型建置，探討不同彎曲曲率下對
於晶片應力值變化，並進行不同閘極長度與
寬度對於應力的作用，並對受機械應力之元
件進行一系列的可靠度測試，如熱載子、動
態與靜態彎曲測試，了解彎曲對元件之力學
行為與電性影響。 
Abstract 
With continued technology scaling, emerging 
three-dimensional (3D) integration 
technologies and System-in-Package (SiP) are 
the better solutions for miniaturization of 
systemized semiconductor devices than 
System-on-Chip(SoC). The 3D stacking is the 
predominant for SiPs. Thus, the substrate 
transfer to develop the ultra-thin chip 
technology for semiconductor chip on flexible 
substrate is the key topics. Microelectronics on 
flexible substrates is great interest for 
applications that require low weight, robust 
integrated circuits, and mechanically flexible 
substrates. Thus, flexible electronics are 
pervading our life due to the low cost, lightness, 
thinness, shortness and minimization 
properties. 
This project reports the successful substrate 
transfer based on standard IC processing to an 
alternative substrate e.g. plastic. The device on 
thin-down substrate by using DBG (dicing 
before grinding) and thermo-compression 
bonding process is proposed. Acceptable 
electrical performances are achieved means that 
the process can be controlled well. After that, 
due to the high flexibility of the thin body 
thickness and plastic substrate, a large external 
mechanical stress would be applied for more 
device performance improvement. The 
experimental procedure will be briefly 
presented like apparatus installation and 
ANSYS 10.0, with background concept and 
operation instructions, respectively. Under the 
mechanical strain, the longitudinal strain 
provides greater enhancement than transverse 
strain for nMOSFETs. The increment rate of 
Id,sat is decrease and saturation while the gate 
length in sub-micro region but the width effect 
is not clear. Good reliability is obtained after 
dynamic, static bending strain and HCS under 
7.5 mm radius of curvature bending vehicle. 
We will summarize all our viewpoints and 
conclusion, based on measured and simulated 
data in the final part. 
二、前言 
由於系統級封裝(System-in-Package,SiP)是以
封裝技術為主軸來進行半導體元件整合，與
電路設計為出發點的系統單晶片(System on 
Chip,SoC)有所不同，超薄矽元件以 3D 結構
方式結合在一起，在 SiP 構裝體內部元件的
機械強度有所不同，而不均勻之應力可能會
造成元件的傷害，時日一久超過元件限度，
故產品可靠度實為不可忽視之問題。也因此
超薄矽基板於可撓式基板之轉換將是 3D 堆
疊技術的其中一項關鍵。近年來軟性電子
（Flexible Electronics）技術蓬勃發展，由於
各類消費性電子產品日趨多元化且成為生活
上不可或缺的重要工具，伴隨而來的便是對
於更輕薄短小的要求與新型態的應用，因此
軟性電子技術研究與開發便受到高度矚目。
的厚度低於 100 μm 時，切割時晶片背面崩裂
現象就會有增加的趨勢， 且 Wafer Chipping
的大小約略為 100 μm2，這對我們加工研磨晶
片的品質與可靠度有嚴重的影響，隨著超薄
IC 晶片更嚴苛的平坦度(Flatness)需求，以往
的加工技術已無法獲得 System-in-Package 
(SiP)所期待的加工精度，因此 DBG 製程技術
的發展更為重要。圖四為 DBG 製程之流程，
將原來『背面研磨 →切割晶片』的製程順序
進行反相操作，我們用 8 吋厚度 680 μm 的
VLSI standard Si 晶圓以先切割後研磨的方
式，在晶片正面先黏貼 UV 膠帶後進行半切
割加工，背面先使用 coarse 研磨製程將矽基
板研磨至約略 75 μm，接著使用精細研磨製
程使基板厚度降至 33 μm，主要是因為要除
去晶背大部分受到研磨輪之顆粒破壞所造成
基板粗糙面及變質層，之後剝離晶片表面 UV
膠使晶片分割成所需的晶粒。利用 DBG 先切
割後研磨的方式，Chipping 的大小能控制在
25 μm2 以下，能抑制分割晶片時產生的崩裂
及破損，所以能夠在維持高抗折強度的同
時，對晶片進行超薄加工，大幅提升晶粒的
品質。由於精細研磨只能去除大部分的變質
層而已，少部份不良之應力殘留層會使晶片
強度減低或是邊緣崩裂及晶片彎曲變形而使
層疊式封裝元件的接線頭接合變得困難，進
一步影響到整個電子構裝的可靠度。為了確
實消除基板因研磨導致的粗糙面，在精細研
磨後，我們使用利用等離子蝕刻(plasma 
etching)來消除殘留變質層，此法也可以免去
溼蝕刻腐蝕藥液殘留於試片造成傷害的缺
點，也可以比傳統研磨的方式來提高晶片整
體約 50%的彎曲強度。總體言之，切割以及
薄化的方式不勝枚舉，擇其適當的方法給予
加工，使晶片強度有顯著的改善，連帶使得
採用 SiP 技術的構裝可靠度也大幅提升。 
wafer sawwafer saw
DBG製程
Wafer stick by tapeWafer stick by tape
back-side grindingback-side grinding
Polishing plate
wafer
UV tape
Polishing plate
晶片
UV tape
die
De-tape by UVDe-tape by UV
DBG FinishDBG Finish
晶片
UV tape
die
plasma etching
圖三 DBG 加工流程圖 
本實驗中我們設計 25 mm、15 mm 以及 7.5 
mm 三種不同的曲率半經大小的載具，如圖
四(a)。塑膠基板厚度為 140 μm；元件的閘極
氧化層與多晶矽的厚度分別為 4.4 nm 和 100 
nm、基板厚度 30 μm、以不同彎曲方向及彎
曲半徑與不同元件 width/length 作為研磨前
後於基板轉換前後之對照組，其中彎曲方向
如圖四(b)，縱向(longitudinal)的變化為平行於
電流之方向、橫向(transverse)的變化乃相對
於垂直電流之方向。 
 
(a)  
 
(b) 
圖四 (a)30 μm 晶圓於彎曲載具實照與(b)元
件彎曲方向示意圖 
 
率半徑與縱向和橫向彎曲變因來觀察元件的
飽和電流與驅動電壓變異量，可以明顯發現
縱向 15 mm 彎曲下飽和電流可以增加 2.56 
%，而在 7.5 mm 彎曲之下，飽和電流可得到
3.62 %效能增進，而橫向彎曲因為元件通道
並非與朝載具彎曲面方向彎曲，所以增幅並
不明顯；驅動電壓只有 0.003 V 下降，這顯
示氧化層電荷只受到極微小的改變，正符合
我們所期待的此方法確實能達成軟性電子構
裝於可撓的塑膠基板上面，擁有降低成本的
優勢，此結果與多數施加應力於單晶矽電晶
體元件上的相關研究，其值非常接近。25 mm
彎曲電流增幅並不明顯，乃因施給與元件的
應力過於太小的所致。 
0.0 0.3 0.6 0.9 1.2 1.5 1.8 2.1
0
1
2
3
4
5
6
7
0.0 0.3 0.6 0.9 1.2 1.5 1.8 2.1
0.0
0.2
0.4
0.6
0.8
1.0
1.2
1.4
1.6
I D
 (m
A
)
VG(V)
   VLSI-STD Si
   30 μm Si
   30 μm Si Bend'n_L_15mm
   30 μm Si Bend'n_L_7.5mm
 VD (V)
measure @ VG=2.1
measure @ VD=0.1
 
圖七 0.16 μm 元件之 Id-Vd 特性於磨薄前後
與彎曲前後 
5 10 15 20 25 30 35 9010011020
5.8
6.0
6.2
6.4
6.6
6.8
7.0
0.45
0.50
0.55
0.60
0.65
0.70
0.75
3.62%
 
radius of curvature (mm)
   Bend'n_L
   Bend'n_T
 
0.93%
Lg=0.16 μm W=10.14 μm
V T
 (V
)
2.56%
 
圖八 0.16 μm 元件之 Id-Vd 特性於磨薄前後
與彎曲前後 
 
在汲極電壓 Vd=0.1V 的情況下，考慮 0.16 μm
電子之有效載子移動率(μeff)，所用公式如下： 
)(
,
TGSoxDS
LIND
eff VVLWCV
I
−=μ  
有效載子移動率相對有效電場推算如圖九所
示，在 30 μm Si 完成基板轉換後，已擁有不
錯的最大值載子移動率 229 cm2/V⋅sec，彎曲
於 15 mm 載具上載子移動率改善 2.73 %；彎
曲於 7.5 mm 載具上量測載子移動率約為 239 
cm2/V⋅sec ，改善幅度可達 4.32 %，可見元件
在適當的應力值與應力方向下確實能減少聲
子散射，降低載子等效質量提升載子移動
率。超薄單晶矽載子移動率與有機薄膜電晶
體比較能達到較高的載子移動率和驅動電
流，此外還能利用拉伸應變使元件效能改
善，實現同時提升驅動電流而臨界電壓卻能
保持固定的好處。 
0.1 0.2 0.3 0.4 0.5 0.6
50
100
150
200
250
300
  VLSI-STD Si
  30 μm Si
  30 μm Si Bend'n_L_15mm
  30 μm Si Bend'n_L_7.5mm
 
)( TGSoxDS
D
eff VVLWCV
I
−=μ
measure @ VD=0.1
 
 
Ef
fe
ct
iv
e 
M
ob
ili
ty
 (c
m
2 /V
-s
ec
)
Effective Field (MV/cm)
圖九 不同曲率半徑下 0.16 μm元件之載子移
動率關係圖 
 
C. 機械應力對元件尺寸影響討論 
圖十(a)為固定寬度長度 W=10.14 μm 與(b)固
定閘極長度 L=0.16 μm 下，相異閘極長寬度
於 15 mm 與 7.5 mm 曲率半徑下之飽和電流
與臨界電壓變化百分比，圖十(a)可以觀察到
飽和汲極電流增幅 0 ,, SATDSATD IIΔ 與閘極長度
相依。相同彎曲曲率下，隨著閘極長度增加，
直流參數的衰退量，圖十二可以明顯的觀察
到，經過 5000 秒的測試後，確實彎曲後的變
化量優於彎曲前的元件，可見在提升元件效
能之餘，應力並沒有造成元件受損導致可靠
度變差的情形。 
101 102 103 104
10-1
100
101
102
103
101 102 103 104
10-1
100
101
102
Solid: VLSI-STD Si
Open: Bendn'L_7.5mm
Vth
Id,lin
 
 
ΔI d
/I d
 (%
)
Stress Time (sec)
Id,sat
gd,lin
 Δ 
g m
/g
m
 (%
) &
 ΔV
th
/V
th
 (%
)
 
圖十二 0.16 μ m 元件直流參數退化量對時
間做圖 
實際了解元件受應力影響與熱載子的關係
後，接下來我們必須萃取出 0.16 μm 元件彎
曲前後載子的生命週期與最佳操作偏壓點。
如圖十三所示，在不同 stress 偏壓條件:固定
Vg=1.5 V，Vd=3.5 V、3.2 V、3.0 V 下，取飽
和電流衰退 10 %時所需的時間，外插 10 年
载子生命週期，得知 VLSI-STD Si 的最佳操
作偏壓點為 1.86 V，而彎曲於 7.5 mm 載具上
之元件最佳操作偏壓點為 1.88 V。 
0.2 0.3 0.4 0.5 0.6
101
102
103
104
105
106
107
108
109
1010
1011
 
 
Li
fe
 T
im
e 
@
 1
0%
  Δ
I d 
(%
)
1/VD (V
-1)
10 years
Solid: VLSI-STD Si 
Dash: 30μm Si bending on 7.5mm vehicle
1.88V 1.86V
W/L=10.14/0.16μm
圖十三 元件受應力前後之載子生命週期 
除了利用彎曲來改善元件的直流特性之外，
彎曲的元件最大耐壓值也優於 VLSI-STD Si
元件，這是我們所樂見的情形，在整合電子
元件於塑膠基板上達成軟性電子的潛力。 
 
E. 機械應力對動態 (dynamic)與靜態 (static 
state)彎曲測試影響討論 
 
由於系統級封裝(System-in-Package,SiP)是以
封裝技術為主軸來進行半導體元件整合，與
電路設計為出發點的系統單晶片(System on 
Chip,SoC)有所不同，超薄矽元件以 3D 結構
方式結合在一起，在 SiP 構裝體內部元件的
機械強度有所不同，而不均勻之應力可能會
造成元件的傷害，時日一久超過元件限度，
因此產品可靠度實為不可忽視之問題。 
 
利用動態與靜態彎曲測試，觀察是否殘留應
力導致元件的效能改變。圖十四(a)對 30 μm 
Si 進行動態彎曲測試，彎曲曲率為 7.5 mm，
彎曲次數達 1000 次，並量測元件直流特性，
樣品經多次受應力回復後特性仍然相當一
致。圖十四(b)為試片黏合於載具上面，每間
隔一段時間量測其直流特性之靜態測試，元
件並不會隨著時間增長而產生應力釋放造成
電性改變。軟性電子元件由於受到應力影響
甚劇且需要多次回復後重新應變，如果造成
不可逆之形變，將使電性會產生變化。經過
動態靜態測試後，直流特性並無明顯變動。
某些低溫非晶矽、多晶矽或有機元件製作於
軟性基板上彎曲復原後有應力殘留之問題，
導致直流特性明顯漂移。 
 
[8] D. Y. Khang, H. Jiang, Y. Huang, and J. A. Rogers, A 
stretchable form of single-crystal silicon for 
high-performance electronics on rubber substrates, 
Science 311 5758 (2006) 208-212. 
[9] S.-T. Lu, W.-C. Lo, T.-H. Chen, Y.-H. Chen, S.-M. 
Chang, Y.-W. Huang, Y.-C. Lee, T.-Y. Kuo, and Y.-C. 
Shih, Development and Characterization of 
Rigid-Flex Interface, in Electronic Components and 
Technology Conference (2006) 2006-2027. 
[10] W. Zhao, J. He, R. E. Belford, L.-E. Wernersson, and 
A. Seabaugh, Partially depleted SOI MOSFETs under 
uniaxial tensile strain, IEEE Trans. Electron Devices 
54 (2004) 317-323. 
[11] S. Takaqi, J. Koqa and A. Toriumi, Subband 
structure engineering for performance enhancement 
of Si MOSFETs, Int. Electron Devices Meeting Tech. 
Dig. (1997) 219-222. 
[12] T. Ghani, M. Armstron, C. Auth, M. Bost, P. Charvat, 
G. Glass, T. Hoffmann, K. Johnson, C. Kenyon, J. 
Klaus, B. Mclntyre, K. Mistry, A. Murthy, J. 
Sandford, M. Silberstein, S. Sivakumar, P. Smith, K. 
Zawadzki, S. Thompson, and M. Bohr, A 90nm high 
volume manufacturing logic technology featuring 
novel 45nm gate length strained silicon CMOS 
transistors, Int. Electron Devices Meeting Tech. Dig. 
(2003) 11.6.1-11.6.3. 
[13] H. L. Kao, Albert Chin, C. C. Liao, Y. Y. Tseng, S. 
P. McAlister and C. C. Chi, DC-RF Performance 
Improvement for Strained 0.13 m MOSFETs 　
mounted on a Flexible Plastic Substrate, IEEE 
Microwave Symposium Digest (2006) 2043-2046. 
八、附錄 
所發表之相關論文: (如附件) 
[1] H. L. Kao, J. Y. Ke, M. T. Chen, Y. C. Lee, C. S. Yeh, 
and S. P. Shih, "Mechanical Strain for 0.16 um 
nMOSFET on 30um Si-Substrate," in International 
Conference on Applied Mechanics and 
Manufacturing Technology, 2011. 
[2] Hsuan-ling Kao, C. S. Yeh, C. Y. Ke, M. T. Chen, S. T. 
Lu, Y. M. Lin, L. C. Chang, Kun-Lin Lin, 
"Characterization and Reliability of nMOSFETs after 
Substrate Transfer," in IEEE International 
NanoElectronics. Conference, 2011. 
[3] M. T. Chen, Hsuan-ling Kao, C. S. Yeh, Su-Tsai Lu, 
Yu-Min Lin, Li-Chun Chang, Kun-Lin Lin, "Bending 
Effect on 30 mm Si-Substrate in 0.16-um CMOS 
Technology," 2011 奈米元件技術研討會. 
[4] 高瑄苓, 陳孟廷, 黃明輝, 林育民, 陸蘇財, 張麗
君, "Bending Effect of Sub-micro nMOSFETs on 50 
um Si Substrate for UTCOF Application," 2010年中
國材料科學學會年會. 
[5] Yu-Min Lin, Su-Tsai Lu, Hsuan-ling Kao and M. T. 
Chen, "The Contact Characteristics and NMOS 
Performance of ACF-Bonded Ultra-Thin 
Chip-on-Flex (UTCOF) Interconnects for Bendable 
Electronics," International Microsystems, Packaging, 
Assembly and Circuits Technology conference 
(iMPACT), October 20-22, 2010. 
[6] H. L. Kao, C. S. Yeh, and M. T. Chen, 
“Characterization and Reliability of nMOSFETs on 
Flexible Substrates under Mechanical Strain,” submit 
to Microelectronics Reliability, 2011. 
[7] H. L. Kao, C. S. Yeh, and M. T. Chen, “Bending 
Effect of Sub-micro nMOSFETs on 30 μm 
Si-Substrate,” submit to Solid-State Electronics, 
special issue, 2011. 
 
九、計畫成果自評 
根據計畫流程部分，利用 DBG 製程方式可以有效達
到矽基板的薄化，並且對於元件的傷害幾乎可忽略，
也不會造成矽基板的破裂，可將彎曲應力施加於基板
上，對於 0.076%之應力施加於元件上，其元件的電流
特性會增加，其他特性影響不大，除此之外元件尺寸
之影響在 0.6 μm 下將可獲得穩定增加量，可有效利用
此特性於軟性電子領域上，動靜態分析應力對元件的
影響甚小，具有良好的彈性效能，應力失逾元件上會
增加元件電流但對熱載子之可靠度的影響卻反而變
好，有此可知彎曲應力對 nMOSFET 元件擁有良好特
性，此研究對於軟性電子領域之研究將有極大影響，
有效可改善軟性電子元件特性，對於產品之 SiP 與 3D
封裝，有整合之功效，未來也希望能結合電路上的應
用來進行研究，這樣勢必對軟性電子領域之技術有ㄧ
大幫助。 
 
篇，共有 12 個 Session，因此可與他人交換心得，並可拓展視野，而我們所口頭發表的論文主要在
第二天 session 4，如下所示。 
 
 
0.18-μm CMOS Technology。此篇文章發表於大會議程的 Session 4: Information and communication 
technologies，主要是利用三推式的 nMOS 與 pMOS 耦合對的電路架構在 0.18 μm 製程來實現電壓控
制震盪器，此電路利用三推式可以將電路頻段增加三倍，由原本 13GHz 增加至 39GHz，並且利用
耦合對來降低相位雜訊，由於電路特性良好，因此評價不錯，下為報告之狀況以及會場中與相關學
者討論所發表論文之相片。 
   
此次會議除了發表論文以外，讓我收穫最多的為 keynote speakers 的演講，由於自己本身所研究
為通訊方面並未涉足光纖通訊部分，藉由新加坡的沈平教授與中國的唐明教授之演講，讓我對於光
通訊方面有些了解，由於自己參於國科會的私校計畫為光纖通訊部分，雖然光纖部分的傳輸並非為
本人所負責，但卻可藉由 keynote speakers 的演講讓我更暸解光纖傳輸的部分。除此之外，由於此
次會議在同一時間均只有一個 session，因此對於每個不同的 session 都有足夠的時間來聆聽各專家
所發表之論文，除了通訊，光通訊以外也對網路部份能有所了解，讓我收穫不少，與之前所參加的
會議大不相同。 
最後，讓我收穫最大的就是感覺到國外學者積極作研究的態度和彼此互相討論的風氣，在中午
吃飯或是中間休息時間都有學者會互相討論，同時也讓我結識了一些國外的研究學者，並獲取一些
有用的資訊及指教，有助於國際交流，對未來研究工作相當有幫助。這次的會議讓我覺得小型的會
議更能讓人與人之間拉近彼此的距離，並且時間上沒有那麼緊湊，有不同的收穫。 
 
 
三、考察參觀活動(無是項活動者省略) 
無。 
 
四、建議 
首先感謝國科會補助敝人到國外發表論文的用心，包括機票、生活費與註冊費，使此次參與會
議受益良多並且拓展視野。敝人也建議若有機會國內也可以辦理類似此會議形式之會議，邀請業界
或專家進行演講與討論，將有助於國內相關人士對無線通信，光通信，網絡等技術能更有成長。 
 
五、攜回資料名稱及內容 
 A Ka-band Triple Push Coupled Pair VCO using 
0.18-μm CMOS Technology 
H. L. Kao*1, S. P. Shih1, C. S. Yeh1, C. M. Yang1, C. Y. Ke1, Y. C. Lee1, Jeffrey S. Fu1 and L. C. Chang2,3 
1Dept. of Electronic Engineering, Chang Gung Univ., Tao-Yuan, Taiwan *e-mail:snoopy@mail.cgu.edu.tw 
2Dept. of Materials Engineering, Mingchi University of Technology, Taipei, Taiwan 
3 Center for Thin Film Technologies and Applications, Mingchi University of Technology, Taipei, Taiwan 
 
 
Abstract  -  A low phase noise, small power dissipation and 
small sized Ka-band Triple Push Coupled Pair using 0.18 μm 
CMOS technology is described. The VCO operated can be 
tuned between 37.3 GHz and 40.1 GHz and has low phase noise 
of -107 dBc/Hz at a 1 MHz offset. The Figure of merit (FOM) is 
-184.8 dBc/Hz and the power-frequency tuning-normalized 
figure-of-merit (PFTN) is -11.8 dB. The power consumption of 
the VCO was 24.9 mW with only 0.52 mm2 chip area.  
 
Index Terms—phase noise, tuning range, FOM, PFTN, Ka-
band, CMOS, voltage control oscillators (VCOs). 
I. INTRODUCTION 
The fully-integrated CMOS technology operating into 
millimeter-wave frequencies have been attention to its low cost 
and high integration, even when the Si substrate has higher 
loss than III-V circuits. The high data rate, low power and low 
cost is required for the wireless and communication systems to 
push the systems toward higher operating frequencies. 
Intensive effort has been made to develop RF integrated circuit 
at the range of few tens of gigahertz using CMOS process [1]-
[8]. The voltage-controlled oscillator (VCO) is an important 
element of a wireless transceiver. The CMOS technology is 
attractive due to the rapid down-scaling of the device size, 
continuously increasing cut-off frequencies, improving 
inductor Q-factors, low cost, high-level integration [9]-[13], as 
well as the potential for System-on-Chip (SoC) solutions. 
However, it is difficult to design a 0.18 μm CMOS VCO with 
good performance above Ka-band due to the lack of high-Q 
inductor and the maximum frequency of oscillation (fmax) 
limited. The push-push oscillation is proposed to rise up the 
operation frequency. In this paper, we proposed a Ka-band 
triple push coupled pair VCO fabricated in a 0.18 μm CMOS 
technology. Our proposed Ka-band VCO circuit operates in 
the 37.3~40.1 GHz bands achieve phase noise of -107 dBc/Hz 
and 7.2% tuning range of 2.8 GHz. The low power 
consumption of 20 GHz VCO circuit is 10.8 mW with only 
0.52 mm2 chip size. The performance of our K-band VCO 
design compares well with the best reported data in the 
literature [14]-[16].  
II. CIRCUIT DESIGN 
A 0.18 μm 1P6M Si CMOS process with a 2-μm-thick top 
metal interconnect is used to implement the 38.7 GHz voltage 
controlled oscillator. Fig. 1 shows the architecture of Ka-band 
VCO. The coupled pair VCO circuit is composed of M1~M6. 
The M1, M3 and M5 are pMOS and stack on nMOS of M2, M4 
and M6, respectively. The pMOS device in the VCO circuit is a 
current source and also has lower flicker noise than nMOS to 
reduce the phase noise of the VCO circuit. The Cv1~Cv3 are 
varactor to tune the operation frequency. L1~L6 are inductor 
that trade off the operation frequency and phase noise.  
 
 
 
Fig. 1. Schematic of the ADS-designed Ka-band Triple Push 
Coupled Pair which uses TSMC’s 0.18μm CMOS technology.  
 
L1~L3 are the spiral inductor with a width=15 μm, number of 
turn (nr)=0.5 and a radius=30 μm and L4~L6 are also the spiral 
978-1-4577-0261-7/11/$26.00 ©2011 IEEE
 0 10 20 30 40 50 60
-100
-80
-60
-40
-20
0
20
40
60
80
100
 
 
V o
u
t 
(m
V)
Time (psec)
 
Fig. 5. Simulated output waveform at the output port after 
combining the three identical oscillators, which presents 39 GHz 
signal. 
III. SIMULATION RESULTS 
A 0.18 μm 1P6M Si CMOS process with a 2-μm-thick top 
metal interconnected is used to implement the 20 GHz voltage 
control oscillator. The ka-band CMOS VCO was simulated 
using Advance Design System (ADS) software. The ground 
shielding is required for the layout due to the lossy Si substrate. 
The layout plays an important role for RF circuit performance 
due to the lossy Si substrate. Therefore, the EM simulation to 
optimize the Ka-band VCO performance is needed for circuit 
design. The parameters of EM simulation is using TSMC 
CMOS 0.18 μm technology with 1.8 supply voltage. Fig. 6 
shows the layout of the fabricated VCO whose size is 0.82 × 
0.63 mm2 including the probe pads. The total power 
consumption of Ka-band VCO circuit is 24.9 mW. 
 
 
 
Fig. 6. Chip layout of Ka-band VCO circuit. 
 
The proposed Ka-band VCO was tuned from 37.3 GHz to 
40.1 GHz as shown in Fig. 7, indicating a tuning rage of 2.8 
GHz (near 7.2% tuning rage) with tuning voltage varying from 
-1 to 3 V.  Fig. 8 shows the phase noise at 1 MHz offset 
operating at a controlled voltage of 0 V. The lowest phase 
noise is about -107 dBc/Hz at 1 MHz offset from the 37.8 GHz 
carrier frequency. 
 
-1.0 -0.5 0.0 0.5 1.0 1.5 2.0 2.5 3.0
37.0
37.5
38.0
38.5
39.0
39.5
40.0
40.5
41.0
 
 
Fr
eq
ue
n
c
y 
(G
H
z)
V
control (V)
 
Fig. 7. Simulated tuning range of Ka-band VCO circuit. 
103 104 105 106 107
-140
-120
-100
-80
-60
-40
-20
 
 
Ph
as
e 
n
o
is
e 
(d
B
c/
H
z)
Offset Freqeuncy (Hz)
 
Fig. 8. Simulated phase noise of Ka-band VCO circuit at 
Vcontrol=0V. 
 
Two important parameters to compare the performance of 
VCOs at different frequencies are the figure of merit (FOM) 
and power-frequency tuning-normalized figure-of-merit 
(PFTN) are defined as [3] 
)
 1
log(10)log(20}{FOM
mW
P
f
f
fL DC
offset
o
offset +−=
 
and 
}{)log(20)log(PFTN offset
offset
tune
DC
fL
f
f
P
kT
−+=  
Letter of acceptance - WOCN2011 paperID number 85 
acceptance notice 
snoopy Kao <snoopykao@gmail.com> 
Guy Omidyar <omidyar@erols.com> 2011年4月11日下午7:32 
收件者: snoopy Kao <snoopykao@gmail.com> 
On behalf of the WOCN2011 conference committee, I am pleased to inform you that your paper 
ID number 85 Entitled: A Ka-band Triple Push Coupled Pair VCO using 0.18-mm CMOS 
Technology and Authors: H. L. Kao, S. P. Shih, C. S. Yeh, C. M. Yang, C. Y. Ke, Y. C. Lee, 
Jeffrey S. Fu and L. C. Chang has been accepted for publication and presentation at The Eighth 
IEEE and IFIP International Conference on wireless and Optical communications Networks Paris 
France. 
Regards, 
Prof Dr. Guy Omidyar 
WOCN2011 conference general chair 
  
  
第 1 頁，共 1 頁Gmail - Letter of acceptance - WOCN2011 paperID number 85 acceptance notice
2011/8/24https://mail.google.com/mail/u/0/?ui=2&ik=df0154fdfe&view=pt&q=label%3Apaper...
99 年度專題研究計畫研究成果彙整表 
計畫主持人：高瑄苓 計畫編號：99-2221-E-182-037- 
計畫名稱：可彎曲的單晶矽元件在軟性基板之可靠度與封裝效能之研究 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 2 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 2 100%  
研究報告/技術報告 0 0 100%  
研討會論文 3 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
