FPGA
    发展背景
        数字电路发展
        ASIC
        可编程逻辑器件
            PLD
                组成
            FPGA
                发展
                组成
                CPLD  FPGA对比
                FPGA 单片机对比
        公司
    设计流程
    开发平台
        软件
            驱动
            仿真
            开发
            调试
        开发板
            芯片
        安装
        使用
            流程
            新建
            配置工程
            编译
            配置引脚
            下载
            生成jic
    Основная тема
    结构
        可编程输入输出单元I/O
            电气标准
        基本可编程逻辑单元
            组成
        嵌入式块RAM
        丰富的布线资源
        底层嵌入功能单元
        内嵌专用硬核
    verilog HDL语言特性
        背景和区分
            Verilog与VHDL
            Verilog与 C
    Verilog HDL语法
        高级知识
            状态机
                输出关系分类
                实际写法分类
                状态跳转图
            四值逻辑
        编程
            编程规范
                工程组织形式
                空格 和注释
                信号命名
                    文件名要体现其意义
                模块化
                模块例化
                标识符
            编程流程
                先写    _top模块         再写底层调用模块 
                先写  模块结构          再定义模块参数
                先写  模块功能分配  再细化模块功能  
            方法
                延时
                模块的时钟计算
            代码算法
                控制器+case
        程序的抽象结构
        代码内容
            模块端口定义
            input output 输入输出定义
            信号类型说明
                prameter  参数类型定义
                wire         网线类型定义
                reg          寄存器类型定义
            功能描述
                always块 条件执行模块描述方式
                assign块描述方式
                assign always区别
                元件例化
        语句
            编译预处理语句
                define
                include
                timescale
            赋值语句
                连线赋值语句
                过程赋值语句
                    阻塞赋值=
                        阻塞不适用情况
                        阻塞使用情况
                    非阻塞赋值
                        非阻塞使用情况
            条件语句
                if-else
                case
                latch锁存器注意事项
            循环语句
                for
                repeat
                while
                forever
            结构说明语句
                always
                    值改变触发
                    时钟边沿触发
                initial
                task/function
                    区别
                    function
                    task
        程序数据结构
            关键字
                常用
            数据类型
                reg
                wire
                parameter
                interger
            常量
                数字进制格式
                逻辑值
            变量
                网络型wire
                寄存器型reg
                    reg
                    interger
                    real
                    time
                网络型 和寄存器型区别
                数组
            运算符
                优先级
                单目运算符
                双目运算符
                三目运算符
    Основная тема