kviz:
- 1. levo TTL, desno CMOS (desni ima kondenzatorje in je manjši, levi ima samo tranzistorje)
- 4. na stikalu bi moralo biti 9V
- 5. so NAND vrata
- pri velikih hitrostih nam sinhronizacija dela probleme, ampak ne tako velikih kot več toplote

---

- danes večino vezij dela sinhronsko - glede na urin signal se ob fronti začne nekaj dogajati in če počakamo dovolj časa, so vsi izhodi pomnilnih celic v pravilnem stanju
- namesto da daljšamo periodo, uravnotežimo sistem tako, da v eni urini periodi vsi delil naredijo približno enako, ampak ne vsega, kar rabijo
- od česa je odvisna urina perioda:
	- hitrost vezij (preklopov) - če imajo vsa vrata kratke čase, potem bo tudiura krajša
	- št. vezij
	- zakasnitve v povezavah (signal rabi nekaj časa, da gre po žici, je večji problem kot zakasnitev preklopa tranzistorja)
- želimo odzivnost na fronte, ker če bi bilo odzivno na nivo, bi morali dalj časa čakati
- dve vezji ne bosta nikoli čisto identitično reagirali na fronto

Sprememba stanja:
- vzpostavitveni ($t_S$ oz. time setup) in držalni ($t_H$ oz. time hold) čas - v tem intervalu mora biti stanje vhodov konstantno - koliko časa pred in po fronti morajo biti vhodi še stabilni, ker vezja ne moremo narediti tako, da bi točno v istem trenutku vsa vezja prenesla signal iz izhoda na vhod
- ![300](../../Images2/Pasted%20image%2020241105112835.png)
- ![500](../../Images2/Pasted%20image%2020241105113216.png)
- $t_{CPE}$ vedno naredimo z malo rezerve
- $t_{VZP}$ je čas, ki ga rabimo, da se vzpostavi stanje na drugem flip flopu
- $t_H$ je lahko tudi 0

- kaj narediti, če imamo neko vejo, ki zasede veliko časa:
	- dolgo vejo razdelimo na več mej in vmes pomnilne celice
	- operacijo razdelimo na več zaporednih korakov, kjer se vsak korak lahko naredi v eni urini periodi
	- če imamo npr. dva dela, lahko medtem, ko računamo drugo polovico neke naloge, že dobimo prvi del naslednje naloge - neka vrsta paralelizacije (kot cevovod)

- FPGA - programirljiva digitalna vezja
MiMo model CPE:
- 16-bitna pomnilniška beseda
- 16-bitni pomnilniški naslov (2^16 pomnilnika)
- dolžina ukazov 16 ali 32 bitov (2 formata):
	- v ukaz damo lahko tudi naslov in imamo potem daljši ukaz
	- Dreg = destination
	- v ukazu so operandi napisani v obratnem vrstnem redu, kot v strojni kodi
	- pri 2. formatu imamo še 16-bitni takojšnji operand, da damo lahko naslov v ukaz
	- ![300](../../Images2/Pasted%20image%2020241105115947.png)
- osem 16-bitni registrov
- pomnilniško preslikan vhod/izhod - če pišemo na del pomnilnika, se potem to prepiše v V/I naprave
- operandi so samo 16-bitni
- nimamo prekinitev, da je oblj enostavno

Ukaz:
- elementarni koraki:
	- fetch in execute
	- ali je oboje ena urina perioda - ponavadi izvedbo ukaza delimo na več urinih period
- fetch: ukazno prevzemni cikel
- execute - izvršilni cikel
- elementarni koraki:
	1. branje ukaza
	2. dekodiranje (analiza) ukaza
	3. branje operandov
	4. izvedba operacije
	5. shranjevanje rezultata (writeback)
	- PC = PC + 1 (obnovitev PC, da kaže na naslov naslednjega ukaza) se lahko vzporedno izvedbe s katerimkoli korakom, lahko pa takoj po branju
- vsak korak bomo opisali z mikroukazom - izvedba ukazov bo zapisana kot zaporedje mikroukazov
- imamo še en programski nivo - mikrozbirnik - ki pove kako se nek elementaren korak dejansko izvede (opiše stanje vseh kontrolnih signalov v sistemu)
- mirkoukaz pove stanje vseh kontrolni signalov v CPE
- kontrolna enota in podatkovna enota (ALU + registri, je pasivna enota, ki čaka na kontrolno enoto, da jo uravnava)
- tiste enote, ki v nekem elementarnem koraku ne rabijo nič narediti so v pasivnem stanju, ostale so aktivne
- kontrolna enota v vsakem elementarnem koraku določi kontrolne signale, ki prižgejo ustrezne enote v podatkovni enoti
- MUX = multiplekser (izbirno vezje), pripeljemo noter več vhodov in izhod je eden izmed vhodov (izberemo kateri glede na izbirni signal, ki poveže en vhod na izhod)
- DMX = demultiplekser - glede na vhod in krmilni signal vhod poveže na ustrezni izhod, ampak
- DMX ima en vhod in veliko izhodov, MUX p ravno obratno
- tuneli = povezave, ki so v Logisim samo označene, ne pa dejansko potegnjene
- ![300](../../Images2/Pasted%20image%2020241105123137.png)
- debele črte - več bitov
- tanke črte - en bit in ko je HIGH se pobarva svetlo zeleno, LOW je temno zelena
- splitter/delilnik = operacijsko kodo (16b) razdeli na posamezne dele (Dreg, Sred, Treg); lahko tudi posamezne dele združimo v eno več bitno povezavo
- z mikroprogramom lahko dodamo strojne ukaze, da jih CPE zna izvajati (napišeš elementarne korake za vsak ukaz)
- mikroukaz = skupek kontrolnih signalov
- pri MiMo imamo še prevajalnik, da lahko pišemo npr, `addrsel=pc`, da je bolj pregledno
- ukazni register (IR) = vanj se shrani ukaz, ker imamo več elementarnih korakov in bomo v vsakem rabili del ukaza
- primer branje ukaza iz pomnilnika:
	- ![500](../../Images2/Pasted%20image%2020241105124119.png)
- povečevanje programskega števca:
	- ![500](../../Images2/Pasted%20image%2020241105124427.png)
- opcode določi skok glede na operacijsko kodo, za vsak ukaz različen skok; skoči na tisti naslov, kjer je operacijska koda za trenutni ukaz (npr. če je opcode 40, bo skočilo na naslov 40, kjer je mikroprogram za ta ukaz)
- fetch in povečevanje PC  je enako za vsak ukaz