# Sumador-Restador de 4 bits
A continuaci√≥n se vera el procedimiento para crear un sumador-restador de cuatro bits utlizando Verilog
![Sumador-Restador](https://github.com/Daniel-Porras/Digital-1-2023-2/assets/73449036/a99eeb3c-f7d8-483d-bbb0-72c154af0948)
