<?xml version="1.0" encoding="UTF-8" ?>
<!-- *************************************************************************************
FILE DESCRIPTION
Max Top 5 critical clocks will be reported. For rest user needs to refer to Detailed report
*******************************************************************************************-->
<report_table display_priority="2" name="Timing Summary">
<report_link name="Detailed report">
<data>C:\project\PCIe_ECP5_MF\work\diamond\versa_ecp5\mf8c\synlog\versa_ecp5_mf8c_fpga_mapper.srr</data>
<title>START OF TIMING REPORT</title>
</report_link>
<row>
<data tcl_name="clock_name">Clock Name</data>
<data tcl_name="req_freq">Req Freq</data>
<data tcl_name="est_freq">Est Freq</data>
<data tcl_name="slack">Slack</data>
</row>
<row>
<data>clock_gen_ECP5UM|s_rtl_xclk_derived_clock</data>
<data>280.0 MHz</data>
<data>316.3 MHz</data>
<data>0.819</data>
</row>
<row>
<data>pcie_refclk|refclko_inferred_clock</data>
<data>280.0 MHz</data>
<data>206.3 MHz</data>
<data>-1.277</data>
</row>
<row>
<data>pcie_x1_top_pcs|rx_pclk_inferred_clock</data>
<data>280.0 MHz</data>
<data>417.0 MHz</data>
<data>1.173</data>
</row>
<row>
<data>pcie_x1_top_pcs|tx_pclk_inferred_clock</data>
<data>280.0 MHz</data>
<data>258.3 MHz</data>
<data>-0.301</data>
</row>
<row>
<data>pcie_x1_top_phy|PCLK_by_2_inferred_clock</data>
<data>280.0 MHz</data>
<data>174.4 MHz</data>
<data>-2.161</data>
</row>
<row>
<data>pcie_x1_top_phy|PCLK_inferred_clock</data>
<data>280.0 MHz</data>
<data>260.0 MHz</data>
<data>-0.275</data>
</row>
<row>
<data>pll_xclk_base|CLKOS2_inferred_clock</data>
<data>280.0 MHz</data>
<data>317.2 MHz</data>
<data>0.418</data>
</row>
<row>
<data>pll_xclk_base|CLKOS_inferred_clock</data>
<data>280.0 MHz</data>
<data>440.4 MHz</data>
<data>1.301</data>
</row>
<row>
<data>System</data>
<data>280.0 MHz</data>
<data>305.1 MHz</data>
<data>0.293</data>
</row>
</report_table>
