<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:20:39.2039</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.06.29</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7001271</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>트랜지스터 및 트랜지스터의 제작 방법</inventionTitle><inventionTitleEng>TRANSISTOR AND TRANSISTOR FABRICATION METHOD</inventionTitleEng><openDate>2025.03.11</openDate><openNumber>10-2025-0034954</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.14</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 미세한 크기의 트랜지스터를 제공한다. 제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층과, 반도체층을 가진다. 제 1 절연층은 제 1 도전층 위에 제공되고, 제 1 도전층에 도달하는 개구와 평면에서 보았을 때 개구를 둘러싸는 오목부를 가진다. 제 2 도전층은 오목부의 내벽을 덮어 제공되고, 제 1 절연층을 개재(介在)하여 반도체층과 대향하는 영역을 가진다. 반도체층은 개구와 중첩되는 영역을 가지도록 제공되고, 제 1 도전층의 상면, 제 1 절연층의 측면, 제 2 도전층의 측면, 및 제 2 도전층의 상면에 접한다. 제 2 절연층은 반도체층의 상면에 접하여 제공된다. 제 3 도전층은 개구의 내벽을 덮어 제 2 절연층 위에 제공되고, 제 2 절연층을 개재하여 반도체층과 대향하는 영역을 가진다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.01.18</internationOpenDate><internationOpenNumber>WO2024013602</internationOpenNumber><internationalApplicationDate>2023.06.29</internationalApplicationDate><internationalApplicationNumber>PCT/IB2023/056731</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 트랜지스터로서,제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층과, 반도체층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고, 상기 제 1 도전층에 도달하는 개구와 평면에서 보았을 때 상기 개구를 둘러싸는 오목부를 가지고,상기 제 2 도전층은 상기 오목부의 내벽을 덮어 제공되고, 상기 제 1 절연층을 개재(介在)하여 상기 반도체층과 대향하는 영역을 가지고,상기 반도체층은 상기 개구의 내벽 및 저면에 접하여 제공되고,상기 제 2 절연층은 상기 반도체층의 상면에 접하여 제공되고,상기 제 3 도전층은 상기 개구의 내벽을 덮어 상기 제 2 절연층 위에 제공되고, 상기 제 2 절연층을 개재하여 상기 반도체층과 대향하는 영역을 가지는, 트랜지스터.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 반도체층은 산화물 반도체를 가지는, 트랜지스터.</claim></claimInfo><claimInfo><claim>3. 제 1 항 또는 제 2 항에 있어서,상기 제 1 절연층은 제 3 절연층과, 상기 제 3 절연층 위의 제 4 절연층과, 상기 제 4 절연층 위의 제 5 절연층의 적층 구조를 가지고,상기 제 3 절연층 및 상기 제 5 절연층은 상기 제 4 절연층보다 막 밀도가 높은 영역을 가지는, 트랜지스터.</claim></claimInfo><claimInfo><claim>4. 제 1 항 또는 제 2 항에 있어서,상기 개구는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 넓고,상기 오목부는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 넓은, 트랜지스터.</claim></claimInfo><claimInfo><claim>5. 제 1 항 또는 제 2 항에 있어서,상기 개구는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 넓고,상기 오목부는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 좁은, 트랜지스터.</claim></claimInfo><claimInfo><claim>6. 제 1 항 또는 제 2 항에 있어서,상기 반도체층이 접하는 상기 제 1 절연층의 측면의 단면에서 보았을 때의 길이를 L1로 하고, 상기 제 2 도전층에서 상기 제 1 절연층을 개재하여 상기 반도체층과 대향하는 영역의 단면에서 보았을 때의 길이를 L2로 하였을 때, L2는 L1의 0.5배 이상 1.0배 이하인, 트랜지스터.</claim></claimInfo><claimInfo><claim>7. 트랜지스터로서,제 1 도전층과, 제 2 도전층과, 제 3 도전층과, 제 1 절연층과, 제 2 절연층과, 반도체층을 가지고,상기 제 1 절연층은 상기 제 1 도전층 위에 제공되고, 상기 제 1 도전층에 도달하는 제 1 개구와 평면에서 보았을 때 상기 개구를 둘러싸는 오목부를 가지고,상기 반도체층은 상기 개구의 내벽 및 저면, 그리고 상기 제 1 절연층의 상면에 접하고,상기 제 2 도전층은 상기 오목부의 내벽을 덮어 제공되고, 상기 반도체층 위에 접하는 영역과, 상기 제 1 절연층을 개재하여 상기 반도체층과 대향하는 영역을 가지고,상기 제 2 절연층은 상기 반도체층의 상면에 접하여 제공되고,상기 제 3 도전층은 상기 개구의 내벽을 덮어 상기 제 2 절연층 위에 제공되고, 상기 제 2 절연층을 개재하여 상기 반도체층과 대향하는 영역을 가지는, 트랜지스터.</claim></claimInfo><claimInfo><claim>8. 제 7 항에 있어서,상기 반도체층은 산화물 반도체를 가지는, 트랜지스터.</claim></claimInfo><claimInfo><claim>9. 제 7 항 또는 제 8 항에 있어서,상기 제 1 절연층은 제 3 절연층과, 상기 제 3 절연층 위의 제 4 절연층과, 상기 제 4 절연층 위의 제 5 절연층의 적층 구조를 가지고,상기 제 3 절연층 및 상기 제 5 절연층은 상기 제 4 절연층보다 막 밀도가 높은 영역을 가지는, 트랜지스터.</claim></claimInfo><claimInfo><claim>10. 제 7 항 또는 제 8 항에 있어서,상기 개구는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 넓고,상기 오목부는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 넓은, 트랜지스터.</claim></claimInfo><claimInfo><claim>11. 제 7 항 또는 제 8 항에 있어서,상기 개구는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 넓고,상기 오목부는 단면에서 보았을 때 상기 제 2 도전층 측의 폭이 상기 제 1 도전층 측의 폭보다 좁은, 트랜지스터.</claim></claimInfo><claimInfo><claim>12. 제 7 항 또는 제 8 항에 있어서,상기 반도체층이 접하는 상기 제 1 절연층의 측면의 단면에서 보았을 때의 길이를 L1로 하고, 상기 제 2 도전층에서 상기 제 1 절연층을 개재하여 상기 반도체층과 대향하는 영역의 단면에서 보았을 때의 길이를 L2로 하였을 때, L2는 L1의 0.5배 이상 1.0배 이하인, 트랜지스터.</claim></claimInfo><claimInfo><claim>13. 트랜지스터의 제작 방법으로서,제 1 도전층을 형성하고,상기 제 1 도전층 위에 제 1 절연층을 형성하고,상기 제 1 절연층을 가공하여 상기 제 1 절연층에 오목부를 형성하고,상기 제 1 절연층의 상면을 덮도록 제 2 절연층을 형성하고,상기 제 2 절연층 위에 제 1 도전막을 형성하고,상기 제 1 도전막을 가공하여 제 2 도전층을 형성하고, 이어서 평면에서 보았을 때 상기 오목부로 둘러싸인 영역 내에 상기 제 1 도전층에 도달하는 개구를 형성하고,상기 제 2 도전층의 상면, 상기 개구의 내벽, 및 상기 개구의 저면을 덮도록 금속 산화물막을 형성하고,상기 금속 산화물막을 가공하여 상기 개구의 내벽과 중첩되는 영역을 가지도록 반도체층을 형성하고,상기 반도체층 및 상기 제 2 도전층의 상면을 덮도록 제 3 절연층을 형성하고,상기 제 3 절연층 위에 제 2 도전막을 형성하고,상기 제 2 도전막을 가공하여 상기 개구와 중첩되는 영역을 가지도록 제 3 도전층을 형성하는, 트랜지스터의 제작 방법.</claim></claimInfo><claimInfo><claim>14. 제 13 항에 있어서,상기 제 1 절연층 형성 후에 상기 제 1 절연층에 산소를 공급하는 처리를 수행하는, 트랜지스터의 제작 방법.</claim></claimInfo><claimInfo><claim>15. 제 13 항 또는 제 14 항에 있어서,상기 금속 산화물막의 형성은 스퍼터링법을 사용하여 수행하는, 트랜지스터의 제작 방법.</claim></claimInfo><claimInfo><claim>16. 제 13 항 또는 제 14 항에 있어서,상기 금속 산화물막의 형성은 ALD법을 사용하여 수행하는, 트랜지스터의 제작 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>KOEZUKA Junichi</engName><name>코에즈카 준이치</name></inventorInfo><inventorInfo><address>일본 ***-**** 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>JINTYOU Masami</engName><name>진쵸 마사미</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 세종대로 ***, **층 (세종로, 광화문빌딩)(법무법인센트럴)</address><code>919990006014</code><country>대한민국</country><engName>HOON CHANG</engName><name>장훈</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2022.07.13</priorityApplicationDate><priorityApplicationNumber>JP-P-2022-112253</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.01.14</receiptDate><receiptNumber>1-1-2025-0049350-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.02.14</receiptDate><receiptNumber>1-5-2025-0027169-22</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257001271.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93992fcf23a4827786a40d6931bbc041f6e24d6eb028faecd7d2768af1c98a5122c9d27cd8741ca8b391d8a9041720971f7da33d4cd61121a3</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe0b42425a525fefbcc2a517ebf8ce9a180a10c68079509291ec636533d12cb04a86bde0e3bbcb12f07aaaf320ca6500da79ba0b792d30b3a</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>