# p1_log

## splitter

- 20221005- 20:46 begin
- 20221005- 20:58 finish

## ALU

- 20221005- 21:07 begin
- 20221005- 21:25 finish

## EXT

- 20221006- 10:30 begin
- 20221006- 10:50 finish the module and begin simulation
- 20221006- 11:00 finish

## gray

- 20221006- 14:25 begin
- 20221006- 15:00 first vision
- 20221006- 15:10 debug the synchronous
- 20221006- 15:41 finish

## 有限状态机

- case语句的写法
  - 应加上default语句避免锁存器（const static）的发生。
- FPGA一般寄存器资源丰富但是门电路需要节省，所以编码采用独热码为宜。
- 教程里的moore机建的有点意思

## expr

- 20221006- 17:00 begin
- 20221006- 17:20 finish

## 1007听课

- 高内聚低耦合式的设计思路，减少连线，模块分明
- 什么是i，什么是o
- 时钟方法

## BlockChecker

- 20221010- 11:00 read the question
- 20221010- 16:10 begin
- 20221010- 16:50 verilog是硬件描述的语言，而不是面向过程的语言，C中你要想实现的过程，而在verilog中你要想线路怎么连。
- 20221010- 17:19 学习isim技巧：查看中间变量，断点调试，查看memory，添加块
- 20221010- 20:30 finish

## 1011听课

- 我们不需要关心上升沿中间的值，需要关心沿来之后存入了什么。
- 流水线问题：
  - 同时面对需求，并发（逻辑上一个部件同时处理多个任务，时间片流转）/并行（物理上多个部件）
  - 信息同步问题：beq所需的信息紊乱（beq的所有信息同步传递）
  - 性能：关键路径(单周期) -> 各段的最大延迟(流水线) ， （延迟取倒数就是时钟频率上限，所以单条指令变慢，但可以多指令吞吐，Instruction level）
  - 对于流水线的规划：不太多不太少，各级之间的延迟应比较平均（计算机能力比赛）
  - MIPS的指令集面向流水线设计，种类少（RIJ）且规整。读取操作数和译码可以同时进行。