A-B = A+(-B)

Per controllare se due codifiche sono uguali basta guardare se facendo l-and bit a bit tutto funziona

Nuova uscita dalla nostra ALU
Less Than 
Confronto Generico

A-B > 0 se A>B
    < 0 se A<B


Input
A
B

Input Aggiuntivi
Carry In
AluOP 2bit
Output Aggiuntivi
Carry Out
Less DOMANDA RICERCARE FORSE E INPUT

Per fare la sottrazione 
Serve una negazione di B, quindi necessario un altro multiplexer per scegliere se mandare B o NOTB dentro adder
Quindi serve un ulteriore bit di controllo Binvert ROOM FOR IMPROVEMENTS

Operatori
AND
OR
Somma
Sottrazione
Less

SET = uscita del sommatore non passando dal multiplexer 
Overflow Detection solo per l'ALU più significativa (??????) (Nuovo Output)

Implemento il confronto attraverso la somma algebricaù

Stiamo trattando una serie di ALU, messe in catena

Ad esempio ALU a 32bit sono 32 alu a 1 bit messe in catena con delle magie in mezzo

A_0
B_0


A_1
B_1

fino a 31

ALUOp va a tutte le ALU, tale e quale

Uscite 
R0
R1
...
R31

Catena di carry out che diventano il carry in della unita che viene dopo

l'ingresso LESS è zero per tutte le ale tranne per le alu in posizione 1
L'uscita Set della 31 entra nella LESS della prima (hack per il confronto per avere less come più significativo)
Quindi tutti i bit a zero tranne il più significativo necessario 

E il carryin della posizione 0 viene messo a scelta (cosi' possiamo usarlo come somma e sottrazione, mettendo 1 perchè A-B=A+(-B)=A+(!B+1) ) 


Alu a 32bit quindi ha 
Ingressi 
A B
Uscite
R
Overflow Detection
Zero Zero output indicates if all Result lines have value 0 

Ingressi Helper
Alu Op

# Macchine sequenziali

Segnale che per un certo tempo è a livello basso, poi è a livello alto e c'è un fronte di salita e discesa (rising and falling edge)

Ci interessa anche il periodo (Ogni quanto tempo si ripete)

Parlando di clock si parla spesso della frequenza, l'inverso del periodo 1/T misurato in Hz

Le reti sequenziali hanno uno stato.

Noi useremo sistemi sincroni (perchè c'è il clock)

Quello che tratteremo noi

Stato (variabili, condizioni del sistema)
Input

Cervello = RC = rete di controllo
che produce output e il prossimo stato

Latch SR
Memoria semplice implementabile con 2 OR
Output Q e !Q
Set e Reset
Se Q vale 1 e R lo metto a 0 allora Q va a 0

http://sub.allaboutcircuits.com/images/04173.png

Latch DT
E' un circuito basato sull'SR
NEED FOTO

Ingresso D e Ingresso T
Finchè T è alto memorizza
http://sub.allaboutcircuits.com/images/04181.png ???

Edge Triggered
Prende l'informazione solo nella transizione dell'edge
Noi usiamo quelli triggerati dal fronte di discesa
https://upload.wikimedia.org/wikipedia/en/thumb/5/52/Negative-edge_triggered_master_slave_D_flip-flop.svg/512px-Negative-edge_triggered_master_slave_D_flip-flop.svg.png
http://sub.allaboutcircuits.com/images/04187.png


Registro
Struttura di memorizzazione più complessa
Sono 4 Edge Triggered messi in serie, con il clock in comune, quindi prendono le informazioni allo stesso momento
Dentro la CPU ci sono tanti registri
Alcuni registri esistono ma non si possono cambiare direttamente
Altri registri sono a disposizione del programmatore

MIPS32
La cpu che usiamo di riferimento
I registri che usiamo stanno dentro un circuito, 32 registri a 32bit

A cosa servono?
Alla lettura degli operandi da parte delle operazioni (attraverso due gruppi di fili readdata1 e readdata2 da 32bit/fili)
Alla scrittura degli operandi (writedata 32bit) 

Serve ovviamente dire dove vanno scritte/lette le cose, un minimo di multiplexer in mezzo (readRegister1 readRegister2 writeRegister)

Di solito leggo 2 cose per la alu e scrivo 1 cosa dalla alu.

Di default la macchina è costruita secondo una logica di lettura, legge sempre, solo se richiesta scrive.
