Timing Analyzer report for SAP1
Sat Mar 19 18:55:36 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'REG:ir|DATA_OUT[4]'
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'REG:ir|DATA_OUT[4]'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'REG:ir|DATA_OUT[4]'
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'REG:ir|DATA_OUT[4]'
 26. Slow 1200mV 0C Model Hold: 'clk'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'REG:ir|DATA_OUT[4]'
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'REG:ir|DATA_OUT[4]'
 36. Fast 1200mV 0C Model Hold: 'clk'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SAP1                                                ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE30F23C7                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 3           ;
; Maximum allowed            ; 3           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 3           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
;     Processor 3            ;   0.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; REG:ir|DATA_OUT[4] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { REG:ir|DATA_OUT[4] } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                       ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 107.41 MHz ; 107.41 MHz      ; clk                ;      ;
; 113.35 MHz ; 113.35 MHz      ; REG:ir|DATA_OUT[4] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------+
; Slow 1200mV 85C Model Setup Summary         ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; REG:ir|DATA_OUT[4] ; -6.938 ; -49.826       ;
; clk                ; -4.155 ; -126.201      ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 85C Model Hold Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; REG:ir|DATA_OUT[4] ; -0.396 ; -0.396        ;
; clk                ; 0.411  ; 0.000         ;
+--------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------------+--------+---------------------+
; Clock              ; Slack  ; End Point TNS       ;
+--------------------+--------+---------------------+
; clk                ; -3.000 ; -58.255             ;
; REG:ir|DATA_OUT[4] ; 0.102  ; 0.000               ;
+--------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'REG:ir|DATA_OUT[4]'                                                                                    ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; -6.938 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.402      ; 7.926      ;
; -6.838 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.402      ; 7.826      ;
; -6.755 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.402      ; 7.743      ;
; -6.656 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.373      ; 8.115      ;
; -6.526 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.390      ; 8.484      ;
; -6.429 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.390      ; 8.387      ;
; -6.397 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.638      ; 8.149      ;
; -6.381 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.390      ; 8.339      ;
; -6.353 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.373      ; 7.812      ;
; -6.340 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.638      ; 8.092      ;
; -6.266 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.390      ; 8.220      ;
; -6.260 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.373      ; 7.719      ;
; -6.251 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.390      ; 8.205      ;
; -6.202 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.638      ; 7.954      ;
; -6.142 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.400      ; 7.777      ;
; -6.113 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.390      ; 8.067      ;
; -6.045 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.400      ; 7.680      ;
; -5.959 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.400      ; 7.594      ;
; -5.902 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.371      ; 8.008      ;
; -5.872 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.379      ; 7.849      ;
; -5.855 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.402      ; 7.466      ;
; -5.836 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.379      ; 7.813      ;
; -5.830 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.536      ; 8.135      ;
; -5.819 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.402      ; 7.430      ;
; -5.807 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.402      ; 7.418      ;
; -5.807 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.609      ; 8.030      ;
; -5.757 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.609      ; 7.980      ;
; -5.751 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.361      ; 8.180      ;
; -5.749 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.361      ; 8.174      ;
; -5.727 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.536      ; 8.032      ;
; -5.700 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.373      ; 7.782      ;
; -5.692 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.536      ; 7.997      ;
; -5.678 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.361      ; 8.107      ;
; -5.603 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.350      ; 8.051      ;
; -5.603 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.371      ; 7.709      ;
; -5.581 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.379      ; 7.558      ;
; -5.504 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.361      ; 7.929      ;
; -5.464 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.371      ; 7.570      ;
; -5.459 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.609      ; 7.682      ;
; -5.416 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.373      ; 7.498      ;
; -5.306 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.361      ; 7.735      ;
; -5.300 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.350      ; 7.748      ;
; -5.250 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.373      ; 7.332      ;
; -5.224 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.361      ; 7.649      ;
; -5.155 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.350      ; 7.603      ;
; -5.130 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.507      ; 7.906      ;
; -5.083 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.507      ; 7.859      ;
; -4.910 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.395      ; 5.891      ;
; -4.902 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 5.429      ;
; -4.834 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 5.361      ;
; -4.826 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 5.353      ;
; -4.807 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 5.334      ;
; -4.748 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.004      ; 5.338      ;
; -4.682 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.507      ; 7.458      ;
; -4.491 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 5.049      ;
; -4.458 ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 6.409      ;
; -4.408 ; PC:pc|out_count[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.295      ; 6.771      ;
; -4.360 ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.918      ;
; -4.295 ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.853      ;
; -4.257 ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 6.208      ;
; -4.228 ; REG:br|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 4.755      ;
; -4.166 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.939      ; 5.340      ;
; -4.140 ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.698      ;
; -4.103 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.939      ; 5.277      ;
; -4.087 ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 6.038      ;
; -4.023 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.177      ; 5.314      ;
; -4.012 ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 5.959      ;
; -3.970 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.002      ; 5.207      ;
; -3.959 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 5.109      ;
; -3.954 ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 5.901      ;
; -3.951 ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.509      ;
; -3.936 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.393      ; 5.564      ;
; -3.911 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.500        ; 5.112      ; 7.851      ;
; -3.901 ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.960      ; 5.429      ;
; -3.896 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 5.046      ;
; -3.880 ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.438      ;
; -3.859 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.939      ; 5.033      ;
; -3.857 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.372      ; 5.827      ;
; -3.849 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.918      ; 5.365      ;
; -3.802 ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.360      ;
; -3.779 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.918      ; 5.295      ;
; -3.773 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.918      ; 5.289      ;
; -3.770 ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 5.717      ;
; -3.766 ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.947      ;
; -3.763 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.004      ; 4.976      ;
; -3.738 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.929      ; 5.235      ;
; -3.713 ; REG:ar|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.972      ; 4.894      ;
; -3.710 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.395      ; 5.314      ;
; -3.698 ; REG:br|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 4.848      ;
; -3.675 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.929      ; 5.172      ;
; -3.663 ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.383      ; 5.610      ;
; -3.652 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 4.802      ;
; -3.629 ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.970      ; 4.834      ;
; -3.609 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.941      ; 4.759      ;
; -3.543 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.970      ; 4.748      ;
; -3.507 ; PC:pc|out_count[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.543      ; 5.664      ;
; -3.500 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 1.000        ; 5.112      ; 7.940      ;
; -3.438 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.949      ; 4.985      ;
; -3.431 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.929      ; 4.928      ;
; -3.427 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.939      ; 4.601      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                             ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; -4.155 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.122     ; 4.531      ;
; -4.155 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.122     ; 4.531      ;
; -4.155 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.122     ; 4.531      ;
; -4.155 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.122     ; 4.531      ;
; -3.782 ; MUX:mux|OUT_BUS[1] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -3.234     ; 1.036      ;
; -3.723 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.628      ;
; -3.723 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.628      ;
; -3.723 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.628      ;
; -3.723 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.628      ;
; -3.626 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.531      ;
; -3.626 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.531      ;
; -3.626 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.531      ;
; -3.626 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.093     ; 4.531      ;
; -3.603 ; MUX:mux|OUT_BUS[1] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -3.233     ; 0.858      ;
; -3.565 ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.919     ; 1.134      ;
; -3.492 ; MUX:mux|OUT_BUS[5] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.941     ; 1.039      ;
; -3.488 ; MUX:mux|OUT_BUS[6] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.943     ; 1.033      ;
; -3.387 ; MUX:mux|OUT_BUS[1] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.827     ; 1.048      ;
; -3.384 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 0.500        ; -0.122     ; 3.760      ;
; -3.382 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 0.500        ; -0.121     ; 3.759      ;
; -3.382 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 0.500        ; -0.121     ; 3.759      ;
; -3.382 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 0.500        ; -0.121     ; 3.759      ;
; -3.361 ; MUX:mux|OUT_BUS[1] ; REG:br|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.798     ; 1.051      ;
; -3.353 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.093     ; 4.258      ;
; -3.351 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.257      ;
; -3.351 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.257      ;
; -3.351 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.257      ;
; -3.343 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 0.500        ; -0.120     ; 3.721      ;
; -3.341 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 0.500        ; -0.121     ; 3.718      ;
; -3.341 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 0.500        ; -0.121     ; 3.718      ;
; -3.341 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 0.500        ; -0.121     ; 3.718      ;
; -3.329 ; MUX:mux|OUT_BUS[0] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.931     ; 0.886      ;
; -3.312 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.091     ; 4.219      ;
; -3.310 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.216      ;
; -3.310 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.216      ;
; -3.310 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.216      ;
; -3.302 ; MUX:mux|OUT_BUS[3] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.932     ; 0.858      ;
; -3.302 ; MUX:mux|OUT_BUS[3] ; REG:br|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.932     ; 0.858      ;
; -3.295 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.093     ; 4.200      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.294 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.606      ;
; -3.293 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.199      ;
; -3.293 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.199      ;
; -3.293 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.199      ;
; -3.292 ; MUX:mux|OUT_BUS[3] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.931     ; 0.849      ;
; -3.292 ; MUX:mux|OUT_BUS[7] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.943     ; 0.837      ;
; -3.278 ; MUX:mux|OUT_BUS[2] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.676     ; 1.090      ;
; -3.254 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.091     ; 4.161      ;
; -3.252 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.158      ;
; -3.252 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.158      ;
; -3.252 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.158      ;
; -3.251 ; MUX:mux|OUT_BUS[2] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -3.083     ; 0.656      ;
; -3.248 ; MUX:mux|OUT_BUS[2] ; REG:br|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.647     ; 1.089      ;
; -3.145 ; REG:ir|DATA_OUT[7] ; REG:br|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; -0.093     ; 4.050      ;
; -3.138 ; MUX:mux|OUT_BUS[3] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.525     ; 1.101      ;
; -3.122 ; MUX:mux|OUT_BUS[0] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.932     ; 0.678      ;
; -3.115 ; MUX:mux|OUT_BUS[7] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.537     ; 1.066      ;
; -3.110 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.093     ; 4.015      ;
; -3.109 ; MUX:mux|OUT_BUS[0] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.525     ; 1.072      ;
; -3.108 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.014      ;
; -3.108 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.014      ;
; -3.108 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.092     ; 4.014      ;
; -3.089 ; MUX:mux|OUT_BUS[7] ; REG:br|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.508     ; 1.069      ;
; -3.083 ; MUX:mux|OUT_BUS[2] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -3.083     ; 0.488      ;
; -3.083 ; MUX:mux|OUT_BUS[0] ; REG:br|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.496     ; 1.075      ;
; -3.069 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.091     ; 3.976      ;
; -3.067 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.092     ; 3.973      ;
; -3.067 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.092     ; 3.973      ;
; -3.067 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.092     ; 3.973      ;
; -3.066 ; MUX:mux|OUT_BUS[5] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.535     ; 1.019      ;
; -3.063 ; MUX:mux|OUT_BUS[6] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.537     ; 1.014      ;
; -3.055 ; REG:ir|DATA_OUT[5] ; REG:br|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; -0.093     ; 3.960      ;
; -3.039 ; MUX:mux|OUT_BUS[5] ; REG:br|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.506     ; 1.021      ;
; -3.034 ; MUX:mux|OUT_BUS[6] ; REG:br|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.508     ; 1.014      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.969 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 1.000        ; 0.314      ; 4.281      ;
; -2.959 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.122     ; 3.335      ;
; -2.959 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.122     ; 3.335      ;
; -2.959 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.122     ; 3.335      ;
; -2.959 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.122     ; 3.335      ;
; -2.953 ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.556     ; 0.885      ;
; -2.943 ; MUX:mux|OUT_BUS[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.918     ; 0.513      ;
; -2.936 ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.556     ; 0.868      ;
; -2.905 ; REG:ir|DATA_OUT[7] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.093     ; 3.810      ;
; -2.905 ; REG:ir|DATA_OUT[7] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.093     ; 3.810      ;
; -2.905 ; REG:ir|DATA_OUT[7] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.093     ; 3.810      ;
; -2.905 ; REG:ir|DATA_OUT[7] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.093     ; 3.810      ;
; -2.891 ; MUX:mux|OUT_BUS[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.513     ; 0.866      ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'REG:ir|DATA_OUT[4]'                                                                                     ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; -0.396 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.549      ; 5.385      ;
; 0.123  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.549      ; 5.424      ;
; 0.137  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.942      ; 2.609      ;
; 0.169  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.942      ; 2.641      ;
; 0.267  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.942      ; 2.739      ;
; 0.271  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.942      ; 2.743      ;
; 0.329  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.537      ; 6.098      ;
; 0.421  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[2] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.700      ; 6.353      ;
; 0.433  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[1] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.851      ; 6.516      ;
; 0.434  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.208      ; 3.672      ;
; 0.456  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.535      ; 2.521      ;
; 0.473  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.240      ; 3.243      ;
; 0.490  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.944      ; 2.964      ;
; 0.534  ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 2.601      ;
; 0.543  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.944      ; 3.017      ;
; 0.552  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.561      ; 6.345      ;
; 0.571  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.208      ; 3.809      ;
; 0.571  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.559      ; 6.362      ;
; 0.601  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.561      ; 6.394      ;
; 0.614  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.549      ; 6.395      ;
; 0.620  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.944      ; 3.094      ;
; 0.622  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.944      ; 3.096      ;
; 0.679  ; REG:ar|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 2.746      ;
; 0.695  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.948      ; 3.173      ;
; 0.700  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.208      ; 3.938      ;
; 0.704  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.920      ; 3.154      ;
; 0.726  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.950      ; 3.206      ;
; 0.781  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.537      ; 6.070      ;
; 0.815  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.240      ; 3.585      ;
; 0.842  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.920      ; 3.292      ;
; 0.848  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.920      ; 3.298      ;
; 0.872  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.057      ; 3.959      ;
; 0.886  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.089      ; 3.505      ;
; 0.908  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[2] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.700      ; 6.360      ;
; 0.920  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.234      ; 3.684      ;
; 0.920  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[1] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.851      ; 6.523      ;
; 0.959  ; REG:ir|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.556      ; 3.045      ;
; 0.978  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.234      ; 3.742      ;
; 0.984  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.057      ; 4.071      ;
; 0.994  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.676      ; 3.200      ;
; 0.995  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.827      ; 3.352      ;
; 1.011  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.513      ; 3.054      ;
; 1.074  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.549      ; 6.375      ;
; 1.113  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.057      ; 4.200      ;
; 1.118  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.938      ; 3.586      ;
; 1.127  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.906      ; 4.063      ;
; 1.142  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.561      ; 6.455      ;
; 1.165  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.938      ; 3.633      ;
; 1.170  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.559      ; 6.481      ;
; 1.174  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.906      ; 4.110      ;
; 1.178  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.950      ; 3.658      ;
; 1.187  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.918      ; 4.135      ;
; 1.216  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.906      ; 4.152      ;
; 1.228  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.089      ; 3.847      ;
; 1.237  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.304      ;
; 1.262  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.561      ; 6.575      ;
; 1.263  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.906      ; 4.199      ;
; 1.275  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.525      ; 3.330      ;
; 1.276  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.918      ; 4.224      ;
; 1.280  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.234      ; 4.044      ;
; 1.300  ; PC:pc|out_count[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.994      ; 4.324      ;
; 1.319  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.234      ; 4.083      ;
; 1.345  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.906      ; 4.281      ;
; 1.367  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.434      ;
; 1.381  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.448      ;
; 1.392  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.906      ; 4.328      ;
; 1.405  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.918      ; 4.353      ;
; 1.460  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.938      ; 3.928      ;
; 1.467  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.676      ; 3.673      ;
; 1.507  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.938      ; 3.975      ;
; 1.513  ; REG:ir|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.556      ; 3.599      ;
; 1.520  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.950      ; 4.000      ;
; 1.529  ; REG:ir|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.858      ; 3.917      ;
; 1.556  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.525      ; 3.611      ;
; 1.568  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.240      ; 4.338      ;
; 1.613  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.827      ; 3.970      ;
; 1.616  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.683      ;
; 1.651  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.535      ; 3.716      ;
; 1.665  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.535      ; 3.730      ;
; 1.691  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.758      ;
; 1.713  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.513      ; 3.756      ;
; 1.717  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.525      ; 3.772      ;
; 1.719  ; REG:ir|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.708      ; 3.957      ;
; 1.749  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.676      ; 3.955      ;
; 1.769  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.083      ; 4.382      ;
; 1.793  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.926      ; 4.249      ;
; 1.805  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.948      ; 4.283      ;
; 1.821  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.888      ;
; 1.835  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.902      ;
; 1.866  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.916      ; 4.812      ;
; 1.884  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.951      ;
; 1.898  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.537      ; 3.965      ;
; 1.900  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.535      ; 3.965      ;
; 1.915  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.950      ; 4.395      ;
; 1.917  ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.647      ; 4.094      ;
; 1.930  ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.798      ; 4.258      ;
; 1.941  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.918      ; 4.889      ;
; 1.948  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.513      ; 3.991      ;
; 1.949  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.894      ; 4.873      ;
; 1.972  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.083      ; 4.585      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                             ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node              ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; 0.411 ; PC:pc|out_count[3] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; PC:pc|out_count[2] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.411 ; PC:pc|out_count[1] ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; PC:pc|out_count[0] ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.674      ;
; 0.440 ; UC:uc|count[2]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.043      ; 0.669      ;
; 0.445 ; UC:uc|count[0]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.043      ; 0.674      ;
; 0.533 ; UC:uc|count[1]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.046      ; 0.765      ;
; 0.533 ; UC:uc|count[1]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.046      ; 0.765      ;
; 0.618 ; PC:pc|out_count[1] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.876      ;
; 0.687 ; PC:pc|out_count[0] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.945      ;
; 0.687 ; PC:pc|out_count[0] ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.072      ; 0.945      ;
; 0.759 ; UC:uc|count[0]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.046      ; 0.991      ;
; 1.006 ; PC:pc|out_count[1] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.072      ; 1.264      ;
; 1.028 ; PC:pc|out_count[0] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.072      ; 1.286      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.088 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 3.140      ; 4.676      ;
; 1.232 ; UC:uc|count[2]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.046      ; 1.464      ;
; 1.301 ; PC:pc|out_count[2] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.072      ; 1.559      ;
; 1.317 ; UC:uc|count[1]     ; UC:uc|count[1]       ; clk                ; clk         ; 0.000        ; 0.043      ; 1.546      ;
; 1.333 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.498      ;
; 1.333 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.498      ;
; 1.333 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.498      ;
; 1.333 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.498      ;
; 1.362 ; UC:uc|count[2]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.162      ; 1.710      ;
; 1.405 ; UC:uc|count[0]     ; UC:uc|count[1]       ; clk                ; clk         ; 0.000        ; 0.046      ; 1.637      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.449 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 3.140      ; 4.537      ;
; 1.469 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.634      ;
; 1.469 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.634      ;
; 1.469 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.717      ; 4.634      ;
; 1.469 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.718      ; 4.635      ;
; 1.504 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.718      ; 4.670      ;
; 1.504 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.718      ; 4.670      ;
; 1.504 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.718      ; 4.670      ;
; 1.516 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.716      ; 4.680      ;
; 1.553 ; UC:uc|count[0]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.162      ; 1.901      ;
; 1.627 ; UC:uc|count[2]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.162      ; 1.975      ;
; 1.630 ; UC:uc|count[1]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.162      ; 1.978      ;
; 1.674 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[1]   ; clk                ; clk         ; 0.000        ; 0.497      ; 2.357      ;
; 1.674 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[3]   ; clk                ; clk         ; 0.000        ; 0.497      ; 2.357      ;
; 1.674 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[0]   ; clk                ; clk         ; 0.000        ; 0.497      ; 2.357      ;
; 1.703 ; UC:uc|count[2]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.051      ;
; 1.734 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[6]   ; clk                ; clk         ; 0.000        ; 0.050      ; 1.970      ;
; 1.734 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[5]   ; clk                ; clk         ; 0.000        ; 0.050      ; 1.970      ;
; 1.741 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[7]   ; clk                ; clk         ; 0.000        ; 0.043      ; 1.970      ;
; 1.765 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[2]   ; clk                ; clk         ; 0.000        ; 0.496      ; 2.447      ;
; 1.769 ; UC:uc|count[0]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.117      ;
; 1.873 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.538      ;
; 1.873 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.538      ;
; 1.873 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.538      ;
; 1.873 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.538      ;
; 1.895 ; UC:uc|count[1]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.243      ;
; 1.899 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[1]   ; clk                ; clk         ; -0.500       ; 0.194      ; 1.799      ;
; 1.901 ; UC:uc|count[0]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.249      ;
; 1.937 ; UC:uc|count[2]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.285      ;
; 1.958 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.623      ;
; 1.958 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.623      ;
; 1.958 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.717      ; 4.623      ;
; 1.958 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.718      ; 4.624      ;
; 1.971 ; UC:uc|count[1]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.319      ;
; 1.979 ; UC:uc|count[2]     ; REG:br|DATA_OUT[0]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.213      ;
; 1.979 ; UC:uc|count[2]     ; REG:br|DATA_OUT[1]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.213      ;
; 1.979 ; UC:uc|count[2]     ; REG:br|DATA_OUT[2]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.213      ;
; 1.979 ; UC:uc|count[2]     ; REG:br|DATA_OUT[5]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.213      ;
; 1.979 ; UC:uc|count[2]     ; REG:br|DATA_OUT[6]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.213      ;
; 1.979 ; UC:uc|count[2]     ; REG:br|DATA_OUT[7]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.213      ;
; 1.993 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.718      ; 4.659      ;
; 1.993 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.718      ; 4.659      ;
; 1.993 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.718      ; 4.659      ;
; 2.005 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.716      ; 4.669      ;
; 2.097 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[1]   ; clk                ; clk         ; -0.500       ; 0.465      ; 2.268      ;
; 2.097 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[3]   ; clk                ; clk         ; -0.500       ; 0.465      ; 2.268      ;
; 2.097 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[0]   ; clk                ; clk         ; -0.500       ; 0.465      ; 2.268      ;
; 2.104 ; UC:uc|count[2]     ; REG:br|DATA_OUT[4]   ; clk                ; clk         ; -0.500       ; 0.465      ; 2.275      ;
; 2.119 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[7]   ; clk                ; clk         ; -0.500       ; 0.056      ; 1.881      ;
; 2.119 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[6]   ; clk                ; clk         ; -0.500       ; 0.056      ; 1.881      ;
; 2.119 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[5]   ; clk                ; clk         ; -0.500       ; 0.056      ; 1.881      ;
; 2.154 ; UC:uc|count[0]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.502      ;
; 2.164 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[2]   ; clk                ; clk         ; -0.500       ; 0.194      ; 2.064      ;
; 2.188 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[2]   ; clk                ; clk         ; -0.500       ; 0.464      ; 2.358      ;
; 2.205 ; UC:uc|count[1]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.162      ; 2.553      ;
; 2.240 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[3]   ; clk                ; clk         ; -0.500       ; 0.194      ; 2.140      ;
; 2.272 ; UC:uc|count[1]     ; REG:br|DATA_OUT[0]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.506      ;
; 2.272 ; UC:uc|count[1]     ; REG:br|DATA_OUT[1]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.506      ;
; 2.272 ; UC:uc|count[1]     ; REG:br|DATA_OUT[2]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.506      ;
; 2.272 ; UC:uc|count[1]     ; REG:br|DATA_OUT[5]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.506      ;
; 2.272 ; UC:uc|count[1]     ; REG:br|DATA_OUT[6]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.506      ;
; 2.272 ; UC:uc|count[1]     ; REG:br|DATA_OUT[7]   ; clk                ; clk         ; -0.500       ; 0.528      ; 2.506      ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                        ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 116.8 MHz  ; 116.8 MHz       ; REG:ir|DATA_OUT[4] ;      ;
; 116.23 MHz ; 116.23 MHz      ; clk                ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------+
; Slow 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; REG:ir|DATA_OUT[4] ; -6.551 ; -47.177       ;
; clk                ; -3.802 ; -112.706      ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; REG:ir|DATA_OUT[4] ; -0.372 ; -0.372        ;
; clk                ; 0.362  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; clk                ; -3.000 ; -58.255            ;
; REG:ir|DATA_OUT[4] ; 0.093  ; 0.000              ;
+--------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'REG:ir|DATA_OUT[4]'                                                                                     ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; -6.551 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.082      ; 7.357      ;
; -6.475 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.082      ; 7.281      ;
; -6.410 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.082      ; 7.216      ;
; -6.267 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.014      ; 7.505      ;
; -6.110 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.070      ; 7.834      ;
; -6.024 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.070      ; 7.748      ;
; -5.995 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.014      ; 7.233      ;
; -5.993 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.291      ; 7.515      ;
; -5.947 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.291      ; 7.469      ;
; -5.942 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.070      ; 7.666      ;
; -5.915 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.070      ; 7.636      ;
; -5.875 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.014      ; 7.113      ;
; -5.874 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.291      ; 7.396      ;
; -5.858 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.070      ; 7.579      ;
; -5.834 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.079      ; 7.236      ;
; -5.796 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.070      ; 7.517      ;
; -5.758 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.079      ; 7.160      ;
; -5.690 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.079      ; 7.092      ;
; -5.621 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.062      ; 7.345      ;
; -5.615 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.081      ; 6.991      ;
; -5.545 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.062      ; 7.269      ;
; -5.539 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.081      ; 6.915      ;
; -5.538 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.205      ; 7.568      ;
; -5.529 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.011      ; 7.363      ;
; -5.513 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.081      ; 6.889      ;
; -5.466 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.205      ; 7.496      ;
; -5.457 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.223      ; 7.411      ;
; -5.419 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.205      ; 7.449      ;
; -5.409 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.002      ; 7.565      ;
; -5.401 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.223      ; 7.355      ;
; -5.378 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.002      ; 7.531      ;
; -5.363 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.013      ; 7.171      ;
; -5.359 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.002      ; 7.515      ;
; -5.335 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.062      ; 7.059      ;
; -5.332 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.994      ; 7.488      ;
; -5.257 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.011      ; 7.091      ;
; -5.237 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.002      ; 7.390      ;
; -5.158 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.011      ; 6.992      ;
; -5.129 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.223      ; 7.083      ;
; -5.091 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.013      ; 6.899      ;
; -5.060 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.994      ; 7.216      ;
; -5.035 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.002      ; 7.191      ;
; -4.945 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.994      ; 7.101      ;
; -4.939 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.013      ; 6.747      ;
; -4.938 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.002      ; 7.091      ;
; -4.860 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.137      ; 7.322      ;
; -4.830 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.137      ; 7.292      ;
; -4.634 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.097      ; 5.455      ;
; -4.627 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.676      ; 5.027      ;
; -4.545 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.676      ; 4.945      ;
; -4.540 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.676      ; 4.940      ;
; -4.528 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.676      ; 4.928      ;
; -4.481 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.741      ; 4.946      ;
; -4.447 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.137      ; 6.909      ;
; -4.234 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.664      ;
; -4.214 ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.953      ;
; -4.189 ; PC:pc|out_count[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.018      ; 6.361      ;
; -4.096 ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.526      ;
; -4.033 ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.772      ;
; -4.026 ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.456      ;
; -3.976 ; REG:br|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.676      ; 4.376      ;
; -3.889 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.673      ; 4.885      ;
; -3.881 ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.311      ;
; -3.879 ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.618      ;
; -3.835 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.673      ; 4.831      ;
; -3.818 ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.554      ;
; -3.781 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.500        ; 4.570      ; 7.298      ;
; -3.762 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.885      ; 4.878      ;
; -3.762 ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.498      ;
; -3.739 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.094      ; 5.156      ;
; -3.731 ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.694      ; 5.079      ;
; -3.729 ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.159      ;
; -3.714 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.738      ; 4.775      ;
; -3.699 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.077      ; 5.438      ;
; -3.692 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.656      ; 5.010      ;
; -3.692 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.675      ; 4.662      ;
; -3.653 ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.083      ;
; -3.645 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.673      ; 4.641      ;
; -3.638 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.675      ; 4.608      ;
; -3.607 ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.343      ;
; -3.605 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.656      ; 4.923      ;
; -3.597 ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.706      ; 4.027      ;
; -3.593 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.656      ; 4.911      ;
; -3.588 ; REG:ar|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.705      ; 4.588      ;
; -3.542 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.096      ; 4.933      ;
; -3.530 ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.705      ; 4.530      ;
; -3.517 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.740      ; 4.552      ;
; -3.505 ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.085      ; 5.241      ;
; -3.484 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.664      ; 4.802      ;
; -3.463 ; REG:br|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.675      ; 4.433      ;
; -3.453 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.675      ; 4.423      ;
; -3.448 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.675      ; 4.418      ;
; -3.430 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.664      ; 4.748      ;
; -3.414 ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.703      ; 4.440      ;
; -3.342 ; PC:pc|out_count[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 2.239      ; 5.312      ;
; -3.339 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.703      ; 4.365      ;
; -3.311 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.673      ; 4.307      ;
; -3.299 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.686      ; 4.647      ;
; -3.241 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 1.000        ; 4.570      ; 7.258      ;
; -3.240 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.664      ; 4.558      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; -3.802 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.172     ; 4.129      ;
; -3.802 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.172     ; 4.129      ;
; -3.802 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.172     ; 4.129      ;
; -3.802 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.172     ; 4.129      ;
; -3.339 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.234      ;
; -3.339 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.234      ;
; -3.339 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.234      ;
; -3.339 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.234      ;
; -3.324 ; MUX:mux|OUT_BUS[1] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.849     ; 0.964      ;
; -3.243 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.138      ;
; -3.243 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.138      ;
; -3.243 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.138      ;
; -3.243 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.104     ; 4.138      ;
; -3.160 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 0.500        ; -0.172     ; 3.487      ;
; -3.160 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 0.500        ; -0.171     ; 3.488      ;
; -3.160 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 0.500        ; -0.171     ; 3.488      ;
; -3.160 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 0.500        ; -0.171     ; 3.488      ;
; -3.147 ; MUX:mux|OUT_BUS[1] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.848     ; 0.788      ;
; -3.135 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 0.500        ; -0.170     ; 3.464      ;
; -3.133 ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.568     ; 1.054      ;
; -3.121 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 0.500        ; -0.171     ; 3.449      ;
; -3.121 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 0.500        ; -0.171     ; 3.449      ;
; -3.121 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 0.500        ; -0.171     ; 3.449      ;
; -3.065 ; MUX:mux|OUT_BUS[6] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.589     ; 0.965      ;
; -3.062 ; MUX:mux|OUT_BUS[5] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.586     ; 0.965      ;
; -3.026 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.104     ; 3.921      ;
; -3.026 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.922      ;
; -3.026 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.922      ;
; -3.026 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.922      ;
; -3.001 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.102     ; 3.898      ;
; -2.987 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.883      ;
; -2.987 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.883      ;
; -2.987 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.883      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.984 ; REG:ir|DATA_OUT[6] ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 1.000        ; 0.272      ; 4.255      ;
; -2.969 ; MUX:mux|OUT_BUS[1] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.473     ; 0.985      ;
; -2.943 ; MUX:mux|OUT_BUS[1] ; REG:br|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.444     ; 0.988      ;
; -2.936 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.104     ; 3.831      ;
; -2.936 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.832      ;
; -2.936 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.832      ;
; -2.936 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.832      ;
; -2.911 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.102     ; 3.808      ;
; -2.901 ; MUX:mux|OUT_BUS[0] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.577     ; 0.813      ;
; -2.897 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.793      ;
; -2.897 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.793      ;
; -2.897 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.793      ;
; -2.877 ; MUX:mux|OUT_BUS[3] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.578     ; 0.788      ;
; -2.877 ; MUX:mux|OUT_BUS[3] ; REG:br|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.578     ; 0.788      ;
; -2.872 ; MUX:mux|OUT_BUS[2] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.341     ; 1.020      ;
; -2.867 ; MUX:mux|OUT_BUS[7] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.588     ; 0.768      ;
; -2.847 ; MUX:mux|OUT_BUS[3] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.577     ; 0.759      ;
; -2.841 ; MUX:mux|OUT_BUS[2] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.717     ; 0.613      ;
; -2.841 ; MUX:mux|OUT_BUS[2] ; REG:br|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.312     ; 1.018      ;
; -2.836 ; REG:ir|DATA_OUT[7] ; REG:br|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; -0.104     ; 3.731      ;
; -2.813 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.104     ; 3.708      ;
; -2.813 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.709      ;
; -2.813 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.709      ;
; -2.813 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.709      ;
; -2.801 ; REG:ir|DATA_OUT[5] ; REG:br|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; -0.104     ; 3.696      ;
; -2.788 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.102     ; 3.685      ;
; -2.774 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.670      ;
; -2.774 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.670      ;
; -2.774 ; REG:ir|DATA_OUT[6] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.103     ; 3.670      ;
; -2.745 ; MUX:mux|OUT_BUS[3] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.202     ; 1.032      ;
; -2.732 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.172     ; 3.059      ;
; -2.732 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.172     ; 3.059      ;
; -2.732 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.172     ; 3.059      ;
; -2.732 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.172     ; 3.059      ;
; -2.721 ; MUX:mux|OUT_BUS[7] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.213     ; 0.997      ;
; -2.714 ; MUX:mux|OUT_BUS[0] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.202     ; 1.001      ;
; -2.697 ; MUX:mux|OUT_BUS[0] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.578     ; 0.608      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.695 ; REG:ir|DATA_OUT[7] ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 1.000        ; 0.272      ; 3.966      ;
; -2.694 ; MUX:mux|OUT_BUS[7] ; REG:br|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.184     ; 0.999      ;
; -2.688 ; MUX:mux|OUT_BUS[0] ; REG:br|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.173     ; 1.004      ;
; -2.676 ; MUX:mux|OUT_BUS[5] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.211     ; 0.954      ;
; -2.675 ; MUX:mux|OUT_BUS[6] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.214     ; 0.950      ;
; -2.667 ; MUX:mux|OUT_BUS[2] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.717     ; 0.439      ;
; -2.649 ; MUX:mux|OUT_BUS[5] ; REG:br|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.182     ; 0.956      ;
; -2.646 ; MUX:mux|OUT_BUS[6] ; REG:br|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -2.185     ; 0.950      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
; -2.638 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 0.500        ; 0.204      ; 3.341      ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'REG:ir|DATA_OUT[4]'                                                                                      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; -0.372 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 4.962      ; 4.803      ;
; 0.223  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.587      ; 2.340      ;
; 0.255  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 4.962      ; 4.950      ;
; 0.262  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.587      ; 2.379      ;
; 0.314  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 4.953      ; 5.480      ;
; 0.338  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[2] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.101      ; 5.652      ;
; 0.347  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.587      ; 2.464      ;
; 0.349  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.587      ; 2.466      ;
; 0.368  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[1] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 5.233      ; 5.814      ;
; 0.480  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 4.974      ; 5.667      ;
; 0.506  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.211      ; 2.247      ;
; 0.510  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 4.962      ; 5.685      ;
; 0.526  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 4.971      ; 5.710      ;
; 0.529  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.767      ; 3.326      ;
; 0.538  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.590      ; 2.658      ;
; 0.542  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 4.973      ; 5.728      ;
; 0.563  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.834      ; 2.927      ;
; 0.572  ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.214      ; 2.316      ;
; 0.573  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.590      ; 2.693      ;
; 0.616  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.767      ; 3.413      ;
; 0.657  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.590      ; 2.777      ;
; 0.666  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.590      ; 2.786      ;
; 0.716  ; REG:ar|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 2.459      ;
; 0.731  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.767      ; 3.528      ;
; 0.736  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.569      ; 2.835      ;
; 0.741  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.572      ; 2.843      ;
; 0.769  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.575      ; 2.874      ;
; 0.862  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.569      ; 2.961      ;
; 0.863  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.569      ; 2.962      ;
; 0.885  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.834      ; 3.249      ;
; 0.897  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.635      ; 3.562      ;
; 0.905  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.849      ; 3.284      ;
; 0.931  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.702      ; 3.163      ;
; 0.949  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[2] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.101      ; 5.783      ;
; 0.951  ; REG:ir|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.236      ; 2.717      ;
; 0.971  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.849      ; 3.350      ;
; 0.975  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.341      ; 2.846      ;
; 0.978  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[1] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 5.233      ; 5.944      ;
; 0.984  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.635      ; 3.649      ;
; 0.987  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 4.953      ; 5.673      ;
; 0.989  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.473      ; 2.992      ;
; 0.998  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.193      ; 2.721      ;
; 1.093  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 4.962      ; 5.788      ;
; 1.099  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.635      ; 3.764      ;
; 1.102  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.496      ; 3.628      ;
; 1.136  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.563      ; 3.229      ;
; 1.144  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.496      ; 3.670      ;
; 1.155  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.507      ; 3.692      ;
; 1.167  ; PC:pc|out_count[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.649      ; 3.846      ;
; 1.178  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.563      ; 3.271      ;
; 1.184  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 4.971      ; 5.888      ;
; 1.188  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 4.973      ; 5.894      ;
; 1.189  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.574      ; 3.293      ;
; 1.189  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.496      ; 3.715      ;
; 1.218  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 2.961      ;
; 1.231  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.849      ; 3.610      ;
; 1.231  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.496      ; 3.757      ;
; 1.242  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.507      ; 3.779      ;
; 1.248  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.202      ; 2.980      ;
; 1.253  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.702      ; 3.485      ;
; 1.266  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.849      ; 3.645      ;
; 1.304  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.496      ; 3.830      ;
; 1.333  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 3.076      ;
; 1.342  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 3.085      ;
; 1.346  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.496      ; 3.872      ;
; 1.357  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.507      ; 3.894      ;
; 1.368  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 4.974      ; 6.075      ;
; 1.421  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.341      ; 3.292      ;
; 1.442  ; REG:ir|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.236      ; 3.208      ;
; 1.458  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.563      ; 3.551      ;
; 1.460  ; REG:ir|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.507      ; 3.497      ;
; 1.472  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.574      ; 3.576      ;
; 1.500  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.563      ; 3.593      ;
; 1.506  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.834      ; 3.870      ;
; 1.514  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.202      ; 3.246      ;
; 1.548  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 3.291      ;
; 1.565  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.473      ; 3.568      ;
; 1.589  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.211      ; 3.330      ;
; 1.598  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.211      ; 3.339      ;
; 1.620  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.214      ; 3.364      ;
; 1.622  ; REG:ir|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.376      ; 3.528      ;
; 1.634  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.193      ; 3.357      ;
; 1.635  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.202      ; 3.367      ;
; 1.671  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.341      ; 3.542      ;
; 1.699  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.717      ; 3.946      ;
; 1.726  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.554      ; 3.810      ;
; 1.728  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.572      ; 3.830      ;
; 1.735  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.214      ; 3.479      ;
; 1.744  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.214      ; 3.488      ;
; 1.783  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.505      ; 4.318      ;
; 1.804  ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.312      ; 3.646      ;
; 1.804  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.211      ; 3.545      ;
; 1.816  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 3.559      ;
; 1.826  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.213      ; 3.569      ;
; 1.835  ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.444      ; 3.809      ;
; 1.836  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.575      ; 3.941      ;
; 1.840  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.193      ; 3.563      ;
; 1.845  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.508      ; 4.383      ;
; 1.851  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.487      ; 4.368      ;
; 1.859  ; PC:pc|out_count[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.781      ; 4.670      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                              ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node              ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; 0.362 ; PC:pc|out_count[3] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; PC:pc|out_count[2] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.362 ; PC:pc|out_count[1] ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.597      ;
; 0.373 ; PC:pc|out_count[0] ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.608      ;
; 0.387 ; UC:uc|count[2]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.039      ; 0.597      ;
; 0.398 ; UC:uc|count[0]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.039      ; 0.608      ;
; 0.477 ; UC:uc|count[1]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.045      ; 0.693      ;
; 0.484 ; UC:uc|count[1]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.045      ; 0.700      ;
; 0.573 ; PC:pc|out_count[1] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.808      ;
; 0.628 ; PC:pc|out_count[0] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.863      ;
; 0.628 ; PC:pc|out_count[0] ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.064      ; 0.863      ;
; 0.687 ; UC:uc|count[0]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.045      ; 0.903      ;
; 0.915 ; PC:pc|out_count[1] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.064      ; 1.150      ;
; 0.935 ; PC:pc|out_count[0] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.064      ; 1.170      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.080 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.864      ; 4.358      ;
; 1.093 ; UC:uc|count[2]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.045      ; 1.309      ;
; 1.192 ; PC:pc|out_count[2] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.064      ; 1.427      ;
; 1.201 ; UC:uc|count[1]     ; UC:uc|count[1]       ; clk                ; clk         ; 0.000        ; 0.039      ; 1.411      ;
; 1.226 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.113      ;
; 1.226 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.113      ;
; 1.226 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.113      ;
; 1.226 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.113      ;
; 1.285 ; UC:uc|count[0]     ; UC:uc|count[1]       ; clk                ; clk         ; 0.000        ; 0.045      ; 1.501      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.290 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.864      ; 4.068      ;
; 1.305 ; UC:uc|count[2]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.074      ; 1.550      ;
; 1.342 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.229      ;
; 1.342 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.229      ;
; 1.342 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.229      ;
; 1.343 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.474      ; 4.231      ;
; 1.377 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.264      ;
; 1.377 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.264      ;
; 1.377 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.473      ; 4.264      ;
; 1.385 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 2.472      ; 4.271      ;
; 1.485 ; UC:uc|count[0]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.074      ; 1.730      ;
; 1.539 ; UC:uc|count[2]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.074      ; 1.784      ;
; 1.552 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[1]   ; clk                ; clk         ; 0.000        ; 0.430      ; 2.153      ;
; 1.552 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[3]   ; clk                ; clk         ; 0.000        ; 0.430      ; 2.153      ;
; 1.552 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[0]   ; clk                ; clk         ; 0.000        ; 0.430      ; 2.153      ;
; 1.556 ; UC:uc|count[1]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.074      ; 1.801      ;
; 1.597 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[6]   ; clk                ; clk         ; 0.000        ; 0.045      ; 1.813      ;
; 1.597 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[5]   ; clk                ; clk         ; 0.000        ; 0.045      ; 1.813      ;
; 1.603 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[7]   ; clk                ; clk         ; 0.000        ; 0.039      ; 1.813      ;
; 1.612 ; UC:uc|count[2]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.074      ; 1.857      ;
; 1.633 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[2]   ; clk                ; clk         ; 0.000        ; 0.429      ; 2.233      ;
; 1.713 ; UC:uc|count[0]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.074      ; 1.958      ;
; 1.766 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.153      ;
; 1.766 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.153      ;
; 1.766 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.153      ;
; 1.766 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.153      ;
; 1.768 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.155      ;
; 1.768 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.155      ;
; 1.768 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.155      ;
; 1.769 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.474      ; 4.157      ;
; 1.790 ; UC:uc|count[1]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.074      ; 2.035      ;
; 1.792 ; UC:uc|count[0]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.074      ; 2.037      ;
; 1.798 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[1]   ; clk                ; clk         ; -0.500       ; 0.141      ; 1.630      ;
; 1.803 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.190      ;
; 1.803 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.190      ;
; 1.803 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.473      ; 4.190      ;
; 1.811 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 2.472      ; 4.197      ;
; 1.846 ; UC:uc|count[2]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.074      ; 2.091      ;
; 1.863 ; UC:uc|count[1]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.074      ; 2.108      ;
; 1.904 ; UC:uc|count[2]     ; REG:br|DATA_OUT[0]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.023      ;
; 1.904 ; UC:uc|count[2]     ; REG:br|DATA_OUT[1]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.023      ;
; 1.904 ; UC:uc|count[2]     ; REG:br|DATA_OUT[2]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.023      ;
; 1.904 ; UC:uc|count[2]     ; REG:br|DATA_OUT[5]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.023      ;
; 1.904 ; UC:uc|count[2]     ; REG:br|DATA_OUT[6]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.023      ;
; 1.904 ; UC:uc|count[2]     ; REG:br|DATA_OUT[7]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.023      ;
; 2.019 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[1]   ; clk                ; clk         ; -0.500       ; 0.363      ; 2.073      ;
; 2.019 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[3]   ; clk                ; clk         ; -0.500       ; 0.363      ; 2.073      ;
; 2.019 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[0]   ; clk                ; clk         ; -0.500       ; 0.363      ; 2.073      ;
; 2.023 ; UC:uc|count[2]     ; REG:br|DATA_OUT[4]   ; clk                ; clk         ; -0.500       ; 0.363      ; 2.077      ;
; 2.026 ; UC:uc|count[0]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.074      ; 2.271      ;
; 2.031 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[7]   ; clk                ; clk         ; -0.500       ; 0.011      ; 1.733      ;
; 2.031 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[6]   ; clk                ; clk         ; -0.500       ; 0.011      ; 1.733      ;
; 2.031 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[5]   ; clk                ; clk         ; -0.500       ; 0.011      ; 1.733      ;
; 2.032 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[2]   ; clk                ; clk         ; -0.500       ; 0.141      ; 1.864      ;
; 2.097 ; UC:uc|count[1]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.074      ; 2.342      ;
; 2.100 ; UC:uc|count[2]     ; REG:ir|DATA_OUT[2]   ; clk                ; clk         ; -0.500       ; 0.362      ; 2.153      ;
; 2.105 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[3]   ; clk                ; clk         ; -0.500       ; 0.141      ; 1.937      ;
; 2.130 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[4]   ; clk                ; clk         ; 0.000        ; 0.075      ; 2.376      ;
; 2.163 ; UC:uc|count[1]     ; REG:br|DATA_OUT[0]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.282      ;
; 2.163 ; UC:uc|count[1]     ; REG:br|DATA_OUT[1]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.282      ;
; 2.163 ; UC:uc|count[1]     ; REG:br|DATA_OUT[2]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.282      ;
; 2.163 ; UC:uc|count[1]     ; REG:br|DATA_OUT[5]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.282      ;
; 2.163 ; UC:uc|count[1]     ; REG:br|DATA_OUT[6]   ; clk                ; clk         ; -0.500       ; 0.428      ; 2.282      ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------+
; Fast 1200mV 0C Model Setup Summary          ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; REG:ir|DATA_OUT[4] ; -3.283 ; -23.062       ;
; clk                ; -2.044 ; -53.638       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast 1200mV 0C Model Hold Summary           ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; REG:ir|DATA_OUT[4] ; -0.362 ; -0.362        ;
; clk                ; 0.184  ; 0.000         ;
+--------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------------+--------+--------------------+
; Clock              ; Slack  ; End Point TNS      ;
+--------------------+--------+--------------------+
; clk                ; -3.000 ; -48.628            ;
; REG:ir|DATA_OUT[4] ; 0.161  ; 0.000              ;
+--------------------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'REG:ir|DATA_OUT[4]'                                                                                     ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; -3.283 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.209      ; 3.982      ;
; -3.170 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.209      ; 3.869      ;
; -3.100 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.963      ; 4.053      ;
; -3.080 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.209      ; 3.779      ;
; -2.973 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.201      ; 4.210      ;
; -2.970 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.201      ; 4.207      ;
; -2.943 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.963      ; 3.896      ;
; -2.933 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.201      ; 4.170      ;
; -2.913 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.963      ; 3.866      ;
; -2.893 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.321      ; 4.019      ;
; -2.888 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.201      ; 4.119      ;
; -2.886 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.207      ; 3.949      ;
; -2.800 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.321      ; 3.926      ;
; -2.796 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.201      ; 4.027      ;
; -2.779 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.208      ; 3.829      ;
; -2.773 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.207      ; 3.836      ;
; -2.760 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.196      ; 4.007      ;
; -2.740 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.321      ; 3.866      ;
; -2.736 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.201      ; 3.967      ;
; -2.687 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.208      ; 3.737      ;
; -2.683 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.207      ; 3.746      ;
; -2.666 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.208      ; 3.716      ;
; -2.665 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.961      ; 3.982      ;
; -2.647 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.196      ; 3.894      ;
; -2.647 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.955      ; 4.138      ;
; -2.623 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.075      ; 4.003      ;
; -2.600 ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.265      ; 4.010      ;
; -2.583 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.955      ; 4.074      ;
; -2.574 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.962      ; 3.878      ;
; -2.557 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.196      ; 3.804      ;
; -2.547 ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.265      ; 3.957      ;
; -2.547 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.075      ; 3.927      ;
; -2.534 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.955      ; 4.019      ;
; -2.516 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.961      ; 3.833      ;
; -2.508 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.961      ; 3.825      ;
; -2.495 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.950      ; 3.996      ;
; -2.487 ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.265      ; 3.897      ;
; -2.470 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.955      ; 3.961      ;
; -2.466 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.075      ; 3.846      ;
; -2.432 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.955      ; 3.917      ;
; -2.417 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.962      ; 3.721      ;
; -2.409 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.962      ; 3.713      ;
; -2.390 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.950      ; 3.891      ;
; -2.384 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.955      ; 3.869      ;
; -2.338 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.950      ; 3.839      ;
; -2.247 ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.019      ; 3.911      ;
; -2.210 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.998      ; 2.698      ;
; -2.183 ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.019      ; 3.847      ;
; -2.178 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.998      ; 2.666      ;
; -2.135 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.213      ; 2.838      ;
; -2.115 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.029      ; 2.634      ;
; -2.100 ; PC:pc|out_count[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.817      ; 3.453      ;
; -2.080 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.998      ; 2.568      ;
; -2.055 ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 1.019      ; 3.719      ;
; -2.052 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.998      ; 2.540      ;
; -1.947 ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.448      ;
; -1.941 ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 3.182      ;
; -1.917 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.418      ;
; -1.907 ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.408      ;
; -1.825 ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.326      ;
; -1.825 ; REG:br|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.998      ; 2.313      ;
; -1.825 ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 3.066      ;
; -1.787 ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.003      ; 2.826      ;
; -1.775 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.996      ; 2.627      ;
; -1.765 ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 3.006      ;
; -1.743 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.996      ; 2.595      ;
; -1.735 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.110      ; 2.650      ;
; -1.723 ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 2.958      ;
; -1.713 ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 2.948      ;
; -1.693 ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.194      ;
; -1.680 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.027      ; 2.563      ;
; -1.679 ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.180      ;
; -1.662 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.211      ; 2.729      ;
; -1.658 ; REG:ar|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.010      ; 2.510      ;
; -1.658 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.997      ; 2.497      ;
; -1.626 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.997      ; 2.465      ;
; -1.620 ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 2.855      ;
; -1.616 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.996      ; 2.468      ;
; -1.607 ; PC:pc|out_count[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.937      ; 2.849      ;
; -1.605 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.985      ; 2.641      ;
; -1.602 ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.010      ; 2.454      ;
; -1.601 ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.011      ; 2.102      ;
; -1.573 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.985      ; 2.609      ;
; -1.566 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.500        ; 2.623      ; 3.794      ;
; -1.563 ; REG:br|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.028      ; 2.433      ;
; -1.554 ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.205      ; 2.789      ;
; -1.545 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.212      ; 2.599      ;
; -1.530 ; REG:br|DATA_OUT[3]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.200      ; 2.781      ;
; -1.526 ; REG:br|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.997      ; 2.365      ;
; -1.519 ; REG:br|DATA_OUT[2]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.990      ; 2.545      ;
; -1.512 ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.009      ; 2.377      ;
; -1.499 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.997      ; 2.338      ;
; -1.487 ; REG:br|DATA_OUT[0]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.990      ; 2.513      ;
; -1.475 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.985      ; 2.511      ;
; -1.474 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.997      ; 2.313      ;
; -1.466 ; PC:pc|out_count[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 1.000        ; 0.817      ; 2.813      ;
; -1.463 ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.009      ; 2.328      ;
; -1.451 ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.003      ; 2.484      ;
; -1.426 ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 1.110      ; 2.341      ;
; -1.413 ; REG:br|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.500        ; 0.996      ; 2.265      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                              ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; -2.044 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.304     ; 2.227      ;
; -2.044 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.304     ; 2.227      ;
; -2.044 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.304     ; 2.227      ;
; -2.044 ; UC:uc|count[1]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.304     ; 2.227      ;
; -1.665 ; MUX:mux|OUT_BUS[1] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.650     ; 0.492      ;
; -1.652 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 0.500        ; -0.304     ; 1.835      ;
; -1.651 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.835      ;
; -1.651 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.835      ;
; -1.651 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.835      ;
; -1.631 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 0.500        ; -0.302     ; 1.816      ;
; -1.628 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.812      ;
; -1.628 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.812      ;
; -1.628 ; UC:uc|count[0]     ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.812      ;
; -1.577 ; MUX:mux|OUT_BUS[1] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.649     ; 0.405      ;
; -1.563 ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.497     ; 0.543      ;
; -1.527 ; MUX:mux|OUT_BUS[6] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.511     ; 0.493      ;
; -1.517 ; MUX:mux|OUT_BUS[5] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.509     ; 0.485      ;
; -1.482 ; MUX:mux|OUT_BUS[1] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.456     ; 0.503      ;
; -1.472 ; MUX:mux|OUT_BUS[1] ; REG:br|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.443     ; 0.506      ;
; -1.446 ; MUX:mux|OUT_BUS[0] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.503     ; 0.420      ;
; -1.444 ; MUX:mux|OUT_BUS[3] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.503     ; 0.418      ;
; -1.433 ; MUX:mux|OUT_BUS[2] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.377     ; 0.533      ;
; -1.433 ; MUX:mux|OUT_BUS[3] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.504     ; 0.406      ;
; -1.433 ; MUX:mux|OUT_BUS[3] ; REG:br|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.504     ; 0.406      ;
; -1.430 ; MUX:mux|OUT_BUS[7] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.511     ; 0.396      ;
; -1.421 ; MUX:mux|OUT_BUS[2] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.571     ; 0.327      ;
; -1.418 ; MUX:mux|OUT_BUS[2] ; REG:br|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.364     ; 0.531      ;
; -1.395 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.578      ;
; -1.395 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.578      ;
; -1.395 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.578      ;
; -1.395 ; UC:uc|count[2]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.578      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.383 ; UC:uc|count[0]     ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.760      ;
; -1.367 ; MUX:mux|OUT_BUS[3] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.310     ; 0.534      ;
; -1.353 ; MUX:mux|OUT_BUS[7] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.318     ; 0.512      ;
; -1.353 ; MUX:mux|OUT_BUS[0] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.504     ; 0.326      ;
; -1.348 ; MUX:mux|OUT_BUS[0] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.310     ; 0.515      ;
; -1.343 ; MUX:mux|OUT_BUS[7] ; REG:br|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.305     ; 0.515      ;
; -1.338 ; MUX:mux|OUT_BUS[0] ; REG:br|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.297     ; 0.518      ;
; -1.331 ; MUX:mux|OUT_BUS[2] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.571     ; 0.237      ;
; -1.327 ; MUX:mux|OUT_BUS[6] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.318     ; 0.486      ;
; -1.324 ; MUX:mux|OUT_BUS[5] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.316     ; 0.485      ;
; -1.318 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.247      ;
; -1.318 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.247      ;
; -1.318 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.247      ;
; -1.318 ; REG:ir|DATA_OUT[5] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.247      ;
; -1.314 ; MUX:mux|OUT_BUS[5] ; REG:br|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.303     ; 0.488      ;
; -1.314 ; MUX:mux|OUT_BUS[6] ; REG:br|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.305     ; 0.486      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.306 ; UC:uc|count[1]     ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 0.500        ; -0.110     ; 1.683      ;
; -1.287 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.216      ;
; -1.287 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.216      ;
; -1.287 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.216      ;
; -1.287 ; REG:ir|DATA_OUT[6] ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 1.000        ; -0.058     ; 2.216      ;
; -1.286 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 0.500        ; -0.304     ; 1.469      ;
; -1.285 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.469      ;
; -1.285 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.469      ;
; -1.285 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.469      ;
; -1.269 ; MUX:mux|OUT_BUS[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.496     ; 0.250      ;
; -1.269 ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.326     ; 0.420      ;
; -1.265 ; UC:uc|count[0]     ; REG:mar|DATA_OUT[1]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.448      ;
; -1.265 ; UC:uc|count[0]     ; REG:mar|DATA_OUT[0]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.448      ;
; -1.265 ; UC:uc|count[0]     ; REG:mar|DATA_OUT[2]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.448      ;
; -1.265 ; UC:uc|count[0]     ; REG:mar|DATA_OUT[3]  ; clk                ; clk         ; 0.500        ; -0.304     ; 1.448      ;
; -1.265 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 0.500        ; -0.302     ; 1.450      ;
; -1.262 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.446      ;
; -1.262 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.446      ;
; -1.262 ; UC:uc|count[1]     ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 0.500        ; -0.303     ; 1.446      ;
; -1.261 ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.326     ; 0.412      ;
; -1.236 ; MUX:mux|OUT_BUS[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.500        ; -1.304     ; 0.409      ;
; -1.163 ; UC:uc|count[0]     ; REG:ir|DATA_OUT[4]   ; clk                ; clk         ; 0.500        ; -0.303     ; 1.347      ;
; -1.162 ; UC:uc|count[1]     ; REG:ir|DATA_OUT[4]   ; clk                ; clk         ; 0.500        ; -0.303     ; 1.346      ;
; -1.147 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.058     ; 2.076      ;
; -1.146 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.076      ;
; -1.146 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.076      ;
; -1.146 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.076      ;
; -1.133 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[5] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.133 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[6] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.133 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[7] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.063      ;
; -1.130 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[2] ; clk                ; clk         ; 1.000        ; -0.058     ; 2.059      ;
; -1.126 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.056     ; 2.057      ;
; -1.123 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.053      ;
; -1.123 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.053      ;
; -1.123 ; REG:ir|DATA_OUT[5] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.053      ;
; -1.109 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[4] ; clk                ; clk         ; 1.000        ; -0.056     ; 2.040      ;
; -1.107 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[0] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.037      ;
; -1.107 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[1] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.037      ;
; -1.107 ; REG:ir|DATA_OUT[7] ; REG:outr|DATA_OUT[3] ; clk                ; clk         ; 1.000        ; -0.057     ; 2.037      ;
+--------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'REG:ir|DATA_OUT[4]'                                                                                      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node            ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+
; -0.362 ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.860      ; 2.603      ;
; 0.021  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[0] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.860      ; 2.506      ;
; 0.039  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[1] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 3.006      ; 3.150      ;
; 0.046  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[2] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.927      ; 3.078      ;
; 0.092  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.860      ; 3.057      ;
; 0.107  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.868      ; 3.080      ;
; 0.120  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.866      ; 3.091      ;
; 0.151  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.854      ; 3.110      ;
; 0.157  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.510      ; 1.197      ;
; 0.194  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.510      ; 1.234      ;
; 0.237  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.510      ; 1.277      ;
; 0.257  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0.000        ; 2.868      ; 3.230      ;
; 0.265  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.395      ; 1.690      ;
; 0.272  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.510      ; 1.312      ;
; 0.331  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.316      ; 1.177      ;
; 0.345  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.512      ; 1.387      ;
; 0.349  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.646      ; 1.525      ;
; 0.357  ; REG:ar|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.205      ;
; 0.379  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.512      ; 1.421      ;
; 0.382  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[1] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 3.006      ; 3.013      ;
; 0.388  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.395      ; 1.813      ;
; 0.389  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[2] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.927      ; 2.941      ;
; 0.427  ; REG:ar|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.275      ;
; 0.433  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.506      ; 1.469      ;
; 0.434  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.854      ; 2.913      ;
; 0.451  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.868      ; 2.944      ;
; 0.460  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.512      ; 1.502      ;
; 0.464  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[3] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.860      ; 2.949      ;
; 0.464  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.866      ; 2.955      ;
; 0.465  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.508      ; 1.503      ;
; 0.467  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.395      ; 1.892      ;
; 0.472  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.512      ; 1.514      ;
; 0.476  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.316      ; 1.822      ;
; 0.492  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.498      ; 1.520      ;
; 0.507  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.646      ; 1.683      ;
; 0.524  ; REG:ir|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; -0.500       ; 2.868      ; 3.017      ;
; 0.541  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.304      ; 1.375      ;
; 0.542  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.650      ; 1.722      ;
; 0.553  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.377      ; 1.460      ;
; 0.565  ; REG:ir|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.326      ; 1.421      ;
; 0.577  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.456      ; 1.563      ;
; 0.579  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.498      ; 1.607      ;
; 0.590  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.498      ; 1.618      ;
; 0.595  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.567      ; 1.692      ;
; 0.595  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.249      ; 1.874      ;
; 0.599  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.316      ; 1.945      ;
; 0.626  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.650      ; 1.806      ;
; 0.626  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.249      ; 1.905      ;
; 0.632  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.257      ; 1.919      ;
; 0.677  ; REG:mar|DATA_OUT[1] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.650      ; 1.857      ;
; 0.680  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.528      ;
; 0.689  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.316      ; 2.035      ;
; 0.699  ; REG:mar|DATA_OUT[0] ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.650      ; 1.879      ;
; 0.703  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.310      ; 1.543      ;
; 0.714  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.500      ; 1.744      ;
; 0.718  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.249      ; 1.997      ;
; 0.742  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.590      ;
; 0.745  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.500      ; 1.775      ;
; 0.747  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.567      ; 1.844      ;
; 0.749  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.249      ; 2.028      ;
; 0.751  ; REG:ir|DATA_OUT[6]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.508      ; 1.789      ;
; 0.753  ; PC:pc|out_count[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.184      ; 1.967      ;
; 0.754  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.602      ;
; 0.755  ; UC:uc|count[0]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.257      ; 2.042      ;
; 0.808  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.646      ; 1.984      ;
; 0.808  ; REG:ir|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.472      ; 1.810      ;
; 0.808  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.249      ; 2.087      ;
; 0.839  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.377      ; 1.746      ;
; 0.839  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.249      ; 2.118      ;
; 0.841  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.508      ; 1.879      ;
; 0.845  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.310      ; 1.685      ;
; 0.845  ; UC:uc|count[1]      ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.257      ; 2.132      ;
; 0.851  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.316      ; 1.697      ;
; 0.852  ; REG:ir|DATA_OUT[3]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.326      ; 1.708      ;
; 0.863  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.316      ; 1.709      ;
; 0.871  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.456      ; 1.857      ;
; 0.873  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.721      ;
; 0.876  ; REG:ar|DATA_OUT[5]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.724      ;
; 0.881  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[0] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.500      ; 1.911      ;
; 0.886  ; REG:mar|DATA_OUT[2] ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.571      ; 1.987      ;
; 0.886  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.500      ; 1.916      ;
; 0.899  ; REG:ir|DATA_OUT[2]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.394      ; 1.823      ;
; 0.918  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.310      ; 1.758      ;
; 0.919  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.304      ; 1.753      ;
; 0.938  ; REG:ar|DATA_OUT[4]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.786      ;
; 0.946  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.494      ; 1.970      ;
; 0.950  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.377      ; 1.857      ;
; 0.950  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.506      ; 1.986      ;
; 0.950  ; REG:ar|DATA_OUT[3]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.798      ;
; 0.972  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.820      ;
; 0.977  ; REG:ir|DATA_OUT[7]  ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.508      ; 2.015      ;
; 0.982  ; REG:ar|DATA_OUT[0]  ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.316      ; 1.828      ;
; 0.983  ; REG:mar|DATA_OUT[3] ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.571      ; 2.084      ;
; 0.984  ; REG:ar|DATA_OUT[1]  ; MUX:mux|OUT_BUS[7] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.318      ; 1.832      ;
; 0.993  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[5] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.255      ; 2.278      ;
; 1.001  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[4] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.243      ; 2.274      ;
; 1.016  ; UC:uc|count[2]      ; MUX:mux|OUT_BUS[6] ; clk                ; REG:ir|DATA_OUT[4] ; 0.000        ; 1.257      ; 2.303      ;
; 1.017  ; REG:ar|DATA_OUT[2]  ; MUX:mux|OUT_BUS[3] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.310      ; 1.857      ;
; 1.019  ; REG:ir|DATA_OUT[5]  ; MUX:mux|OUT_BUS[2] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.567      ; 2.116      ;
; 1.026  ; REG:br|DATA_OUT[1]  ; MUX:mux|OUT_BUS[1] ; clk                ; REG:ir|DATA_OUT[4] ; -0.500       ; 1.443      ; 1.999      ;
+--------+---------------------+--------------------+--------------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                              ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node              ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+
; 0.184 ; PC:pc|out_count[3] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; PC:pc|out_count[2] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; PC:pc|out_count[1] ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.307      ;
; 0.191 ; PC:pc|out_count[0] ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.314      ;
; 0.199 ; UC:uc|count[2]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.024      ; 0.307      ;
; 0.206 ; UC:uc|count[0]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.024      ; 0.314      ;
; 0.240 ; UC:uc|count[1]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.026      ; 0.350      ;
; 0.249 ; UC:uc|count[1]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.026      ; 0.359      ;
; 0.271 ; PC:pc|out_count[1] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.394      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.286 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.612      ; 2.117      ;
; 0.314 ; PC:pc|out_count[0] ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.437      ;
; 0.314 ; PC:pc|out_count[0] ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.437      ;
; 0.356 ; UC:uc|count[0]     ; UC:uc|count[2]       ; clk                ; clk         ; 0.000        ; 0.026      ; 0.466      ;
; 0.457 ; PC:pc|out_count[1] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.580      ;
; 0.470 ; PC:pc|out_count[0] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.593      ;
; 0.524 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.153      ;
; 0.524 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.153      ;
; 0.524 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.153      ;
; 0.526 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.411      ; 2.156      ;
; 0.546 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.409      ; 2.174      ;
; 0.549 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.178      ;
; 0.549 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.178      ;
; 0.549 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.178      ;
; 0.550 ; UC:uc|count[2]     ; UC:uc|count[0]       ; clk                ; clk         ; 0.000        ; 0.026      ; 0.660      ;
; 0.553 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.182      ;
; 0.553 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.182      ;
; 0.553 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.182      ;
; 0.553 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; 0.000        ; 1.410      ; 2.182      ;
; 0.565 ; UC:uc|count[2]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.187      ; 0.836      ;
; 0.577 ; PC:pc|out_count[2] ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.039      ; 0.700      ;
; 0.595 ; UC:uc|count[0]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.187      ; 0.866      ;
; 0.601 ; UC:uc|count[1]     ; UC:uc|count[1]       ; clk                ; clk         ; 0.000        ; 0.024      ; 0.709      ;
; 0.618 ; UC:uc|count[0]     ; UC:uc|count[1]       ; clk                ; clk         ; 0.000        ; 0.026      ; 0.728      ;
; 0.682 ; UC:uc|count[2]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.187      ; 0.953      ;
; 0.683 ; UC:uc|count[1]     ; PC:pc|out_count[1]   ; clk                ; clk         ; 0.000        ; 0.187      ; 0.954      ;
; 0.695 ; UC:uc|count[0]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.187      ; 0.966      ;
; 0.733 ; UC:uc|count[2]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.004      ;
; 0.749 ; UC:uc|count[0]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.020      ;
; 0.803 ; UC:uc|count[1]     ; PC:pc|out_count[2]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.074      ;
; 0.816 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[6]   ; clk                ; clk         ; 0.000        ; 0.027      ; 0.927      ;
; 0.816 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[5]   ; clk                ; clk         ; 0.000        ; 0.027      ; 0.927      ;
; 0.816 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[1]   ; clk                ; clk         ; 0.000        ; 0.235      ; 1.135      ;
; 0.816 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[3]   ; clk                ; clk         ; 0.000        ; 0.235      ; 1.135      ;
; 0.816 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[0]   ; clk                ; clk         ; 0.000        ; 0.235      ; 1.135      ;
; 0.821 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[7]   ; clk                ; clk         ; 0.000        ; 0.022      ; 0.927      ;
; 0.831 ; UC:uc|count[2]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.102      ;
; 0.841 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[1]   ; clk                ; clk         ; -0.500       ; 0.438      ; 0.883      ;
; 0.851 ; UC:uc|count[1]     ; PC:pc|out_count[3]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.122      ;
; 0.868 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[2]   ; clk                ; clk         ; 0.000        ; 0.234      ; 1.186      ;
; 0.880 ; UC:uc|count[0]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.151      ;
; 0.949 ; UC:uc|count[1]     ; PC:pc|out_count[0]   ; clk                ; clk         ; 0.000        ; 0.187      ; 1.220      ;
; 0.962 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[2]   ; clk                ; clk         ; -0.500       ; 0.438      ; 1.004      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[5]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[0]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[1]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[2]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[3]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[4]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[6]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 0.965 ; REG:ir|DATA_OUT[4] ; REG:ar|DATA_OUT[7]   ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.612      ; 2.296      ;
; 1.009 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[3]   ; clk                ; clk         ; -0.500       ; 0.438      ; 1.051      ;
; 1.068 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[1]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.197      ;
; 1.068 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[0]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.197      ;
; 1.068 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[2]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.197      ;
; 1.068 ; REG:ir|DATA_OUT[4] ; REG:mar|DATA_OUT[3]  ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.197      ;
; 1.107 ; REG:ir|DATA_OUT[7] ; PC:pc|out_count[0]   ; clk                ; clk         ; -0.500       ; 0.438      ; 1.149      ;
; 1.134 ; REG:ir|DATA_OUT[7] ; REG:ir|DATA_OUT[4]   ; clk                ; clk         ; 0.000        ; 0.051      ; 1.269      ;
; 1.164 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[0] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.293      ;
; 1.164 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[1] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.293      ;
; 1.164 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[3] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.293      ;
; 1.166 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.411      ; 2.296      ;
; 1.186 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[2] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.409      ; 2.314      ;
; 1.189 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[5] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.318      ;
; 1.189 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[6] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.318      ;
; 1.189 ; REG:ir|DATA_OUT[4] ; REG:outr|DATA_OUT[7] ; REG:ir|DATA_OUT[4] ; clk         ; -0.500       ; 1.410      ; 2.318      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[5]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[0]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[1]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[2]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[3]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[4]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[6]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.281 ; REG:ir|DATA_OUT[5] ; REG:ar|DATA_OUT[7]   ; clk                ; clk         ; 0.000        ; 0.252      ; 1.617      ;
; 1.352 ; REG:ir|DATA_OUT[6] ; REG:br|DATA_OUT[0]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.701      ;
; 1.352 ; REG:ir|DATA_OUT[6] ; REG:br|DATA_OUT[1]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.701      ;
; 1.352 ; REG:ir|DATA_OUT[6] ; REG:br|DATA_OUT[2]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.701      ;
; 1.352 ; REG:ir|DATA_OUT[6] ; REG:br|DATA_OUT[5]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.701      ;
; 1.352 ; REG:ir|DATA_OUT[6] ; REG:br|DATA_OUT[6]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.701      ;
; 1.352 ; REG:ir|DATA_OUT[6] ; REG:br|DATA_OUT[7]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.701      ;
; 1.411 ; REG:ir|DATA_OUT[5] ; REG:br|DATA_OUT[0]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.760      ;
; 1.411 ; REG:ir|DATA_OUT[5] ; REG:br|DATA_OUT[1]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.760      ;
; 1.411 ; REG:ir|DATA_OUT[5] ; REG:br|DATA_OUT[2]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.760      ;
; 1.411 ; REG:ir|DATA_OUT[5] ; REG:br|DATA_OUT[5]   ; clk                ; clk         ; 0.000        ; 0.265      ; 1.760      ;
+-------+--------------------+----------------------+--------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+---------------------+----------+--------+----------+---------+---------------------+
; Clock               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack    ; -6.938   ; -0.396 ; N/A      ; N/A     ; -3.000              ;
;  REG:ir|DATA_OUT[4] ; -6.938   ; -0.396 ; N/A      ; N/A     ; 0.093               ;
;  clk                ; -4.155   ; 0.184  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS     ; -176.027 ; -0.396 ; 0.0      ; 0.0     ; -58.255             ;
;  REG:ir|DATA_OUT[4] ; -49.826  ; -0.396 ; N/A      ; N/A     ; 0.000               ;
;  clk                ; -126.201 ; 0.000  ; N/A      ; N/A     ; -58.255             ;
+---------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; display[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; display[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_bus[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[8]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[9]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[10]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; debug_cw[11]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mr                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.33 V              ; -0.00502 V          ; 0.178 V                              ; 0.07 V                               ; 2.92e-09 s                  ; 2.79e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.33 V             ; -0.00502 V         ; 0.178 V                             ; 0.07 V                              ; 2.92e-09 s                 ; 2.79e-09 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; display[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.33 V              ; -0.00468 V          ; 0.21 V                               ; 0.091 V                              ; 3.11e-09 s                  ; 2.96e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.33 V             ; -0.00468 V         ; 0.21 V                              ; 0.091 V                             ; 3.11e-09 s                 ; 2.96e-09 s                 ; Yes                       ; Yes                       ;
; debug_bus[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; debug_cw[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; debug_cw[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; debug_cw[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.33 V              ; -0.00468 V          ; 0.21 V                               ; 0.091 V                              ; 3.11e-09 s                  ; 2.96e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.33 V             ; -0.00468 V         ; 0.21 V                              ; 0.091 V                             ; 3.11e-09 s                 ; 2.96e-09 s                 ; Yes                       ; Yes                       ;
; debug_cw[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; debug_cw[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-09 V                   ; 2.38 V              ; -0.0235 V           ; 0.106 V                              ; 0.042 V                              ; 4.25e-10 s                  ; 3.7e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 4.72e-09 V                  ; 2.38 V             ; -0.0235 V          ; 0.106 V                             ; 0.042 V                             ; 4.25e-10 s                 ; 3.7e-10 s                  ; No                        ; Yes                       ;
; debug_cw[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.16e-09 V                   ; 2.36 V              ; -0.0176 V           ; 0.164 V                              ; 0.043 V                              ; 6.98e-10 s                  ; 6.79e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.16e-09 V                  ; 2.36 V             ; -0.0176 V          ; 0.164 V                             ; 0.043 V                             ; 6.98e-10 s                 ; 6.79e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.79e-09 V                   ; 2.37 V              ; -0.0226 V           ; 0.146 V                              ; 0.053 V                              ; 4.8e-10 s                   ; 4.31e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.79e-09 V                  ; 2.37 V             ; -0.0226 V          ; 0.146 V                             ; 0.053 V                             ; 4.8e-10 s                  ; 4.31e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.29e-09 V                   ; 2.36 V              ; -0.00431 V          ; 0.132 V                              ; 0.013 V                              ; 6.77e-10 s                  ; 8.36e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.29e-09 V                  ; 2.36 V             ; -0.00431 V         ; 0.132 V                             ; 0.013 V                             ; 6.77e-10 s                 ; 8.36e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.33 V              ; -0.00266 V          ; 0.11 V                               ; 0.064 V                              ; 3.55e-09 s                  ; 3.42e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.33 V             ; -0.00266 V         ; 0.11 V                              ; 0.064 V                             ; 3.55e-09 s                 ; 3.42e-09 s                 ; Yes                       ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; display[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.33 V              ; -0.00237 V          ; 0.107 V                              ; 0.064 V                              ; 3.75e-09 s                  ; 3.57e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.33 V             ; -0.00237 V         ; 0.107 V                             ; 0.064 V                             ; 3.75e-09 s                 ; 3.57e-09 s                 ; Yes                       ; Yes                       ;
; debug_bus[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_bus[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.33 V              ; -0.00237 V          ; 0.107 V                              ; 0.064 V                              ; 3.75e-09 s                  ; 3.57e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.33 V             ; -0.00237 V         ; 0.107 V                             ; 0.064 V                             ; 3.75e-09 s                 ; 3.57e-09 s                 ; Yes                       ; Yes                       ;
; debug_cw[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.01e-07 V                   ; 2.35 V              ; -0.00481 V          ; 0.132 V                              ; 0.018 V                              ; 4.65e-10 s                  ; 4.68e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.01e-07 V                  ; 2.35 V             ; -0.00481 V         ; 0.132 V                             ; 0.018 V                             ; 4.65e-10 s                 ; 4.68e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.72e-07 V                   ; 2.34 V              ; -0.00805 V          ; 0.127 V                              ; 0.042 V                              ; 8.78e-10 s                  ; 8.46e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.72e-07 V                  ; 2.34 V             ; -0.00805 V         ; 0.127 V                             ; 0.042 V                             ; 8.78e-10 s                 ; 8.46e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.7e-07 V                    ; 2.35 V              ; -0.00826 V          ; 0.089 V                              ; 0.034 V                              ; 6.08e-10 s                  ; 5.11e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.7e-07 V                   ; 2.35 V             ; -0.00826 V         ; 0.089 V                             ; 0.034 V                             ; 6.08e-10 s                 ; 5.11e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.08e-07 V                   ; 2.34 V              ; -0.00367 V          ; 0.099 V                              ; 0.024 V                              ; 7.72e-10 s                  ; 1.04e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.08e-07 V                  ; 2.34 V             ; -0.00367 V         ; 0.099 V                             ; 0.024 V                             ; 7.72e-10 s                 ; 1.04e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; display[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.0111 V           ; 0.21 V                               ; 0.135 V                              ; 2.38e-09 s                  ; 2.28e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.0111 V          ; 0.21 V                              ; 0.135 V                             ; 2.38e-09 s                 ; 2.28e-09 s                 ; No                        ; Yes                       ;
; display[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; display[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; display[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; display[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; debug_bus[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_bus[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_cw[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_cw[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_cw[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_cw[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_cw[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; debug_cw[8]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0107 V           ; 0.241 V                              ; 0.161 V                              ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0107 V          ; 0.241 V                             ; 0.161 V                             ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; debug_cw[9]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[10]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; debug_cw[11]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0338 V           ; 0.25 V                               ; 0.066 V                              ; 4.98e-10 s                  ; 5.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0338 V          ; 0.25 V                              ; 0.066 V                             ; 4.98e-10 s                 ; 5.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 100      ; 132      ; 4        ; 30       ;
; REG:ir|DATA_OUT[4] ; clk                ; 20       ; 56       ; 0        ; 0        ;
; clk                ; REG:ir|DATA_OUT[4] ; 0        ; 0        ; 420      ; 313      ;
; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0        ; 0        ; 88       ; 88       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 100      ; 132      ; 4        ; 30       ;
; REG:ir|DATA_OUT[4] ; clk                ; 20       ; 56       ; 0        ; 0        ;
; clk                ; REG:ir|DATA_OUT[4] ; 0        ; 0        ; 420      ; 313      ;
; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; 0        ; 0        ; 88       ; 88       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 89    ; 89   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------+
; Clock Status Summary                                         ;
+--------------------+--------------------+------+-------------+
; Target             ; Clock              ; Type ; Status      ;
+--------------------+--------------------+------+-------------+
; REG:ir|DATA_OUT[4] ; REG:ir|DATA_OUT[4] ; Base ; Constrained ;
; clk                ; clk                ; Base ; Constrained ;
+--------------------+--------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; mr         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; debug_bus[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; mr         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; debug_bus[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[4] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[5] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[6] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_bus[7] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; debug_cw[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; display[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Sat Mar 19 18:55:33 2022
Info: Command: quartus_sta SAP1 -c SAP1
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 3 of the 3 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 8 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SAP1.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name REG:ir|DATA_OUT[4] REG:ir|DATA_OUT[4]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.938
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.938             -49.826 REG:ir|DATA_OUT[4] 
    Info (332119):    -4.155            -126.201 clk 
Info (332146): Worst-case hold slack is -0.396
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.396              -0.396 REG:ir|DATA_OUT[4] 
    Info (332119):     0.411               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.255 clk 
    Info (332119):     0.102               0.000 REG:ir|DATA_OUT[4] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.551             -47.177 REG:ir|DATA_OUT[4] 
    Info (332119):    -3.802            -112.706 clk 
Info (332146): Worst-case hold slack is -0.372
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.372              -0.372 REG:ir|DATA_OUT[4] 
    Info (332119):     0.362               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -58.255 clk 
    Info (332119):     0.093               0.000 REG:ir|DATA_OUT[4] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.283
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.283             -23.062 REG:ir|DATA_OUT[4] 
    Info (332119):    -2.044             -53.638 clk 
Info (332146): Worst-case hold slack is -0.362
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.362              -0.362 REG:ir|DATA_OUT[4] 
    Info (332119):     0.184               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -48.628 clk 
    Info (332119):     0.161               0.000 REG:ir|DATA_OUT[4] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4770 megabytes
    Info: Processing ended: Sat Mar 19 18:55:36 2022
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


