`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: Ram Tripathi
// 
// Create Date: 08/05/20  File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module and_gate(
    input a,b,
    output y
    );
    
 assign y = a & b;
 

endmodule
