

================================================================
== Vitis HLS Report for 'krnl_bp'
================================================================
* Date:           Mon Aug 18 15:42:15 2025

* Version:        2023.2 (Build 4023990 on Oct 11 2023)
* Project:        krnl_bp
* Solution:       solution (Vitis Kernel Flow Target)
* Product family: virtexuplusHBM
* Target device:  xcu280-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  3.33 ns|  2.433 ns|     0.90 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute) |  Interval | Pipeline|
    |   min   |   max   |    min   |    max   | min | max |   Type  |
    +---------+---------+----------+----------+-----+-----+---------+
    |        ?|        ?|         ?|         ?|    ?|    ?|       no|
    +---------+---------+----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        +------------------------------------------------+------------------------------------+---------+---------+-----------+----------+-----+-----+---------+
        |                                                |                                    |  Latency (cycles) |  Latency (absolute)  |  Interval | Pipeline|
        |                    Instance                    |               Module               |   min   |   max   |    min    |    max   | min | max |   Type  |
        +------------------------------------------------+------------------------------------+---------+---------+-----------+----------+-----+-----+---------+
        |grp_krnl_bp_Pipeline_VITIS_LOOP_606_2_fu_1235   |krnl_bp_Pipeline_VITIS_LOOP_606_2   |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_618_4_fu_1304   |krnl_bp_Pipeline_VITIS_LOOP_618_4   |       11|        ?|  36.663 ns|         ?|   11|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_636_7_fu_1357   |krnl_bp_Pipeline_VITIS_LOOP_636_7   |       11|        ?|  36.663 ns|         ?|   11|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_642_8_fu_1397   |krnl_bp_Pipeline_VITIS_LOOP_642_8   |        3|        ?|   9.999 ns|         ?|    3|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_648_9_fu_1434   |krnl_bp_Pipeline_VITIS_LOOP_648_9   |       15|        ?|  49.995 ns|         ?|   15|    ?|       no|
        |grp_krnl_bp_Pipeline_shrinkage_loop_fu_1489     |krnl_bp_Pipeline_shrinkage_loop     |       28|        ?|  93.324 ns|         ?|   28|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_665_10_fu_1543  |krnl_bp_Pipeline_VITIS_LOOP_665_10  |       11|        ?|  36.663 ns|         ?|   11|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_671_11_fu_1596  |krnl_bp_Pipeline_VITIS_LOOP_671_11  |       11|        ?|  36.663 ns|         ?|   11|    ?|       no|
        |grp_krnl_bp_Pipeline_VITIS_LOOP_679_12_fu_1633  |krnl_bp_Pipeline_VITIS_LOOP_679_12  |        ?|        ?|          ?|         ?|    ?|    ?|       no|
        +------------------------------------------------+------------------------------------+---------+---------+-----------+----------+-----+-----+---------+

        * Loop: 
        +-------------------------+---------+---------+------------+-----------+-----------+----------+----------+
        |                         |  Latency (cycles) |  Iteration |  Initiation Interval  |   Trip   |          |
        |        Loop Name        |   min   |   max   |   Latency  |  achieved |   target  |   Count  | Pipelined|
        +-------------------------+---------+---------+------------+-----------+-----------+----------+----------+
        |- VITIS_LOOP_602_1       |        ?|        ?|           ?|          -|          -|         ?|        no|
        | + VITIS_LOOP_616_3      |       64|        ?|       2 ~ ?|          -|          -|        32|        no|
        |  ++ VITIS_LOOP_624_5    |       16|        ?|  16 ~ 53251|          -|          -|     1 ~ ?|        no|
        |   +++ VITIS_LOOP_627_6  |       13|    53248|          13|          -|          -|  1 ~ 4096|        no|
        +-------------------------+---------+---------+------------+-----------+-----------+----------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|      894|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        6|    21|    12719|     9358|    0|
|Memory               |        0|     -|     4096|     4224|    0|
|Multiplexer          |        -|     -|        -|     9470|    -|
|Register             |        -|     -|     1715|        -|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |        6|    21|    18530|    23946|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |       ~0|    ~0|        2|        5|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |       ~0|    ~0|       ~0|        1|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +------------------------------------------------+------------------------------------+---------+----+------+------+-----+
    |                    Instance                    |               Module               | BRAM_18K| DSP|  FF  |  LUT | URAM|
    +------------------------------------------------+------------------------------------+---------+----+------+------+-----+
    |control_s_axi_U                                 |control_s_axi                       |        0|   0|   398|   680|    0|
    |faddfsub_32ns_32ns_32_7_full_dsp_1_U415         |faddfsub_32ns_32ns_32_7_full_dsp_1  |        0|   2|   318|   198|    0|
    |fmul_32ns_32ns_32_4_max_dsp_1_U416              |fmul_32ns_32ns_32_4_max_dsp_1       |        0|   3|   143|    78|    0|
    |gmem0_m_axi_U                                   |gmem0_m_axi                         |        2|   0|   702|   736|    0|
    |gmem1_m_axi_U                                   |gmem1_m_axi                         |        2|   0|   699|   728|    0|
    |gmem2_m_axi_U                                   |gmem2_m_axi                         |        2|   0|   699|   728|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_606_2_fu_1235   |krnl_bp_Pipeline_VITIS_LOOP_606_2   |        0|   0|    33|   104|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_618_4_fu_1304   |krnl_bp_Pipeline_VITIS_LOOP_618_4   |        0|   0|  1286|   788|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_636_7_fu_1357   |krnl_bp_Pipeline_VITIS_LOOP_636_7   |        0|   0|  1286|   734|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_642_8_fu_1397   |krnl_bp_Pipeline_VITIS_LOOP_642_8   |        0|   0|    86|   179|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_648_9_fu_1434   |krnl_bp_Pipeline_VITIS_LOOP_648_9   |        0|   3|  1501|   866|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_665_10_fu_1543  |krnl_bp_Pipeline_VITIS_LOOP_665_10  |        0|   0|  1286|   788|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_671_11_fu_1596  |krnl_bp_Pipeline_VITIS_LOOP_671_11  |        0|   0|  1286|   788|    0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_679_12_fu_1633  |krnl_bp_Pipeline_VITIS_LOOP_679_12  |        0|   0|    72|   191|    0|
    |grp_krnl_bp_Pipeline_shrinkage_loop_fu_1489     |krnl_bp_Pipeline_shrinkage_loop     |        0|   6|  2594|  1609|    0|
    |mul_32ns_32s_62_2_1_U417                        |mul_32ns_32s_62_2_1                 |        0|   4|   165|    49|    0|
    |mul_32s_32s_32_2_1_U418                         |mul_32s_32s_32_2_1                  |        0|   3|   165|    49|    0|
    |sparsemux_33_4_32_1_1_U419                      |sparsemux_33_4_32_1_1               |        0|   0|     0|    65|    0|
    +------------------------------------------------+------------------------------------+---------+----+------+------+-----+
    |Total                                           |                                    |        6|  21| 12719|  9358|    0|
    +------------------------------------------------+------------------------------------+---------+----+------+------+-----+

    * DSP: 
    N/A

    * Memory: 
    +--------------+-----------------+---------+----+----+-----+------+-----+------+-------------+
    |    Memory    |      Module     | BRAM_18K| FF | LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +--------------+-----------------+---------+----+----+-----+------+-----+------+-------------+
    |u_U           |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_1_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_2_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_3_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_4_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_5_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_6_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_7_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_8_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_9_U         |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_10_U        |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_11_U        |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_12_U        |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_13_U        |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_14_U        |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |u_15_U        |u_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_U           |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_1_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_2_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_3_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_4_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_5_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_6_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_7_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_8_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_9_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_10_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_11_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_12_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_13_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_14_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_15_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_U           |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_1_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_2_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_3_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_4_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_5_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_6_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_7_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_8_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_9_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_10_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_11_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_12_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_13_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_14_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_15_U        |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_1_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_2_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_3_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_4_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_5_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_6_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_7_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_8_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_9_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_10_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_11_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_12_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_13_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_14_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_old_15_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_U         |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_1_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_2_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_3_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_4_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_5_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_6_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_7_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_8_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_9_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_10_U      |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_11_U      |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_12_U      |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_13_U      |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_14_U      |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |z_u_15_U      |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_1_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_2_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_3_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_4_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_5_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_6_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_7_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_8_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_9_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_10_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_11_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_12_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_13_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_14_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |mac_res_15_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_U       |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_1_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_2_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_3_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_4_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_5_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_6_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_7_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_8_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_9_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_10_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_11_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_12_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_13_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_14_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_15_U    |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_U     |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_1_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_2_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_3_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_4_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_5_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_6_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_7_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_8_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_9_U   |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_10_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_11_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_12_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_13_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_14_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    |x_hat_z_15_U  |x_RAM_AUTO_1R1W  |        0|  32|  33|    0|     8|   32|     1|          256|
    +--------------+-----------------+---------+----+----+-----+------+-----+------+-------------+
    |Total         |                 |        0|4096|4224|    0|  1024| 4096|   128|        32768|
    +--------------+-----------------+---------+----+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln602_1_fu_1731_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln602_2_fu_1744_p2             |         +|   0|  0|  71|          64|          64|
    |add_ln602_3_fu_1710_p2             |         +|   0|  0|  69|          62|          62|
    |add_ln602_fu_1726_p2               |         +|   0|  0|  71|          64|          64|
    |add_ln603_fu_1749_p2               |         +|   0|  0|  71|          64|          64|
    |add_ln624_fu_1871_p2               |         +|   0|  0|  38|          31|           1|
    |add_ln627_fu_1904_p2               |         +|   0|  0|  38|          31|           1|
    |iter_1_fu_1833_p2                  |         +|   0|  0|  13|           6|           1|
    |sub_ln603_fu_1793_p2               |         -|   0|  0|  39|          32|          32|
    |ap_block_state181_on_subcall_done  |       and|   0|  0|   2|           1|           1|
    |cmp375_fu_1693_p2                  |      icmp|   0|  0|  39|          32|           1|
    |icmp_ln602_fu_1715_p2              |      icmp|   0|  0|  71|          64|          64|
    |icmp_ln603_fu_1754_p2              |      icmp|   0|  0|  71|          64|          64|
    |icmp_ln606_fu_1807_p2              |      icmp|   0|  0|  39|          32|           1|
    |icmp_ln616_fu_1827_p2              |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln624_fu_1866_p2              |      icmp|   0|  0|  39|          32|          32|
    |icmp_ln627_fu_1899_p2              |      icmp|   0|  0|  39|          32|          32|
    |ap_block_state1                    |        or|   0|  0|   2|           1|           1|
    |ap_block_state173_on_subcall_done  |        or|   0|  0|   2|           1|           1|
    |chunk_fu_1797_p3                   |    select|   0|  0|  32|           1|          32|
    |empty_42_fu_1848_p3                |    select|   0|  0|  31|           1|          31|
    |select_ln624_fu_1812_p3            |    select|   0|  0|  32|           1|          32|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0| 894|         686|         652|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +---------------------+------+-----------+-----+-----------+
    |         Name        |  LUT | Input Size| Bits| Total Bits|
    +---------------------+------+-----------+-----+-----------+
    |acc_reg_1207         |     9|          2|   32|         64|
    |ap_NS_fsm            |  1345|        253|    1|        253|
    |ap_done              |     9|          2|    1|          2|
    |gmem0_blk_n_AR       |     9|          2|    1|          2|
    |gmem0_blk_n_R        |     9|          2|    1|          2|
    |gmem1_ARADDR         |    14|          3|   64|        192|
    |gmem1_ARLEN          |    14|          3|   32|         96|
    |gmem1_ARVALID        |    14|          3|    1|          3|
    |gmem1_RREADY         |     9|          2|    1|          2|
    |gmem1_blk_n_AR       |     9|          2|    1|          2|
    |gmem2_AWADDR         |    14|          3|   64|        192|
    |gmem2_AWLEN          |    14|          3|   32|         96|
    |gmem2_AWVALID        |    14|          3|    1|          3|
    |gmem2_BREADY         |    14|          3|    1|          3|
    |gmem2_WVALID         |     9|          2|    1|          2|
    |gmem2_blk_n_AW       |     9|          2|    1|          2|
    |gmem2_blk_n_B        |     9|          2|    1|          2|
    |grp_fu_1657_ce       |    37|          7|    1|          7|
    |grp_fu_1657_opcode   |    49|          9|    2|         18|
    |grp_fu_1657_p0       |    49|          9|   32|        288|
    |grp_fu_1657_p1       |    49|          9|   32|        288|
    |grp_fu_1663_ce       |     9|          2|    1|          2|
    |grp_fu_1663_p0       |    14|          3|   32|         96|
    |grp_fu_1663_p1       |    14|          3|   32|         96|
    |i_3_reg_1185         |     9|          2|   31|         62|
    |iter_reg_1174        |     9|          2|    6|         12|
    |j_reg_1196           |     9|          2|   31|         62|
    |mac_res_10_address0  |    14|          3|    3|          9|
    |mac_res_10_ce0       |    14|          3|    1|          3|
    |mac_res_11_address0  |    14|          3|    3|          9|
    |mac_res_11_ce0       |    14|          3|    1|          3|
    |mac_res_12_address0  |    14|          3|    3|          9|
    |mac_res_12_ce0       |    14|          3|    1|          3|
    |mac_res_13_address0  |    14|          3|    3|          9|
    |mac_res_13_ce0       |    14|          3|    1|          3|
    |mac_res_14_address0  |    14|          3|    3|          9|
    |mac_res_14_ce0       |    14|          3|    1|          3|
    |mac_res_15_address0  |    14|          3|    3|          9|
    |mac_res_15_ce0       |    14|          3|    1|          3|
    |mac_res_1_address0   |    14|          3|    3|          9|
    |mac_res_1_ce0        |    14|          3|    1|          3|
    |mac_res_2_address0   |    14|          3|    3|          9|
    |mac_res_2_ce0        |    14|          3|    1|          3|
    |mac_res_3_address0   |    14|          3|    3|          9|
    |mac_res_3_ce0        |    14|          3|    1|          3|
    |mac_res_4_address0   |    14|          3|    3|          9|
    |mac_res_4_ce0        |    14|          3|    1|          3|
    |mac_res_5_address0   |    14|          3|    3|          9|
    |mac_res_5_ce0        |    14|          3|    1|          3|
    |mac_res_6_address0   |    14|          3|    3|          9|
    |mac_res_6_ce0        |    14|          3|    1|          3|
    |mac_res_7_address0   |    14|          3|    3|          9|
    |mac_res_7_ce0        |    14|          3|    1|          3|
    |mac_res_8_address0   |    14|          3|    3|          9|
    |mac_res_8_ce0        |    14|          3|    1|          3|
    |mac_res_9_address0   |    14|          3|    3|          9|
    |mac_res_9_ce0        |    14|          3|    1|          3|
    |mac_res_address0     |    14|          3|    3|          9|
    |mac_res_ce0          |    14|          3|    1|          3|
    |offset_fu_208        |     9|          2|   64|        128|
    |phi_mul_fu_204       |     9|          2|   62|        124|
    |u_10_address0        |    26|          5|    3|         15|
    |u_10_ce0             |    26|          5|    1|          5|
    |u_10_ce1             |     9|          2|    1|          2|
    |u_10_d0              |    14|          3|   32|         96|
    |u_10_we0             |    14|          3|    1|          3|
    |u_11_address0        |    26|          5|    3|         15|
    |u_11_ce0             |    26|          5|    1|          5|
    |u_11_ce1             |     9|          2|    1|          2|
    |u_11_d0              |    14|          3|   32|         96|
    |u_11_we0             |    14|          3|    1|          3|
    |u_12_address0        |    26|          5|    3|         15|
    |u_12_ce0             |    26|          5|    1|          5|
    |u_12_ce1             |     9|          2|    1|          2|
    |u_12_d0              |    14|          3|   32|         96|
    |u_12_we0             |    14|          3|    1|          3|
    |u_13_address0        |    26|          5|    3|         15|
    |u_13_ce0             |    26|          5|    1|          5|
    |u_13_ce1             |     9|          2|    1|          2|
    |u_13_d0              |    14|          3|   32|         96|
    |u_13_we0             |    14|          3|    1|          3|
    |u_14_address0        |    26|          5|    3|         15|
    |u_14_ce0             |    26|          5|    1|          5|
    |u_14_ce1             |     9|          2|    1|          2|
    |u_14_d0              |    14|          3|   32|         96|
    |u_14_we0             |    14|          3|    1|          3|
    |u_15_address0        |    26|          5|    3|         15|
    |u_15_ce0             |    26|          5|    1|          5|
    |u_15_ce1             |     9|          2|    1|          2|
    |u_15_d0              |    14|          3|   32|         96|
    |u_15_we0             |    14|          3|    1|          3|
    |u_1_address0         |    26|          5|    3|         15|
    |u_1_ce0              |    26|          5|    1|          5|
    |u_1_ce1              |     9|          2|    1|          2|
    |u_1_d0               |    14|          3|   32|         96|
    |u_1_we0              |    14|          3|    1|          3|
    |u_2_address0         |    26|          5|    3|         15|
    |u_2_ce0              |    26|          5|    1|          5|
    |u_2_ce1              |     9|          2|    1|          2|
    |u_2_d0               |    14|          3|   32|         96|
    |u_2_we0              |    14|          3|    1|          3|
    |u_3_address0         |    26|          5|    3|         15|
    |u_3_ce0              |    26|          5|    1|          5|
    |u_3_ce1              |     9|          2|    1|          2|
    |u_3_d0               |    14|          3|   32|         96|
    |u_3_we0              |    14|          3|    1|          3|
    |u_4_address0         |    26|          5|    3|         15|
    |u_4_ce0              |    26|          5|    1|          5|
    |u_4_ce1              |     9|          2|    1|          2|
    |u_4_d0               |    14|          3|   32|         96|
    |u_4_we0              |    14|          3|    1|          3|
    |u_5_address0         |    26|          5|    3|         15|
    |u_5_ce0              |    26|          5|    1|          5|
    |u_5_ce1              |     9|          2|    1|          2|
    |u_5_d0               |    14|          3|   32|         96|
    |u_5_we0              |    14|          3|    1|          3|
    |u_6_address0         |    26|          5|    3|         15|
    |u_6_ce0              |    26|          5|    1|          5|
    |u_6_ce1              |     9|          2|    1|          2|
    |u_6_d0               |    14|          3|   32|         96|
    |u_6_we0              |    14|          3|    1|          3|
    |u_7_address0         |    26|          5|    3|         15|
    |u_7_ce0              |    26|          5|    1|          5|
    |u_7_ce1              |     9|          2|    1|          2|
    |u_7_d0               |    14|          3|   32|         96|
    |u_7_we0              |    14|          3|    1|          3|
    |u_8_address0         |    26|          5|    3|         15|
    |u_8_ce0              |    26|          5|    1|          5|
    |u_8_ce1              |     9|          2|    1|          2|
    |u_8_d0               |    14|          3|   32|         96|
    |u_8_we0              |    14|          3|    1|          3|
    |u_9_address0         |    26|          5|    3|         15|
    |u_9_ce0              |    26|          5|    1|          5|
    |u_9_ce1              |     9|          2|    1|          2|
    |u_9_d0               |    14|          3|   32|         96|
    |u_9_we0              |    14|          3|    1|          3|
    |u_address0           |    26|          5|    3|         15|
    |u_ce0                |    26|          5|    1|          5|
    |u_ce1                |     9|          2|    1|          2|
    |u_d0                 |    14|          3|   32|         96|
    |u_we0                |    14|          3|    1|          3|
    |x_10_address0        |    26|          5|    3|         15|
    |x_10_ce0             |    26|          5|    1|          5|
    |x_10_d0              |    14|          3|   32|         96|
    |x_10_we0             |    14|          3|    1|          3|
    |x_11_address0        |    26|          5|    3|         15|
    |x_11_ce0             |    26|          5|    1|          5|
    |x_11_d0              |    14|          3|   32|         96|
    |x_11_we0             |    14|          3|    1|          3|
    |x_12_address0        |    26|          5|    3|         15|
    |x_12_ce0             |    26|          5|    1|          5|
    |x_12_d0              |    14|          3|   32|         96|
    |x_12_we0             |    14|          3|    1|          3|
    |x_13_address0        |    26|          5|    3|         15|
    |x_13_ce0             |    26|          5|    1|          5|
    |x_13_d0              |    14|          3|   32|         96|
    |x_13_we0             |    14|          3|    1|          3|
    |x_14_address0        |    26|          5|    3|         15|
    |x_14_ce0             |    26|          5|    1|          5|
    |x_14_d0              |    14|          3|   32|         96|
    |x_14_we0             |    14|          3|    1|          3|
    |x_15_address0        |    26|          5|    3|         15|
    |x_15_ce0             |    26|          5|    1|          5|
    |x_15_d0              |    14|          3|   32|         96|
    |x_15_we0             |    14|          3|    1|          3|
    |x_1_address0         |    26|          5|    3|         15|
    |x_1_ce0              |    26|          5|    1|          5|
    |x_1_d0               |    14|          3|   32|         96|
    |x_1_we0              |    14|          3|    1|          3|
    |x_2_address0         |    26|          5|    3|         15|
    |x_2_ce0              |    26|          5|    1|          5|
    |x_2_d0               |    14|          3|   32|         96|
    |x_2_we0              |    14|          3|    1|          3|
    |x_3_address0         |    26|          5|    3|         15|
    |x_3_ce0              |    26|          5|    1|          5|
    |x_3_d0               |    14|          3|   32|         96|
    |x_3_we0              |    14|          3|    1|          3|
    |x_4_address0         |    26|          5|    3|         15|
    |x_4_ce0              |    26|          5|    1|          5|
    |x_4_d0               |    14|          3|   32|         96|
    |x_4_we0              |    14|          3|    1|          3|
    |x_5_address0         |    26|          5|    3|         15|
    |x_5_ce0              |    26|          5|    1|          5|
    |x_5_d0               |    14|          3|   32|         96|
    |x_5_we0              |    14|          3|    1|          3|
    |x_6_address0         |    26|          5|    3|         15|
    |x_6_ce0              |    26|          5|    1|          5|
    |x_6_d0               |    14|          3|   32|         96|
    |x_6_we0              |    14|          3|    1|          3|
    |x_7_address0         |    26|          5|    3|         15|
    |x_7_ce0              |    26|          5|    1|          5|
    |x_7_d0               |    14|          3|   32|         96|
    |x_7_we0              |    14|          3|    1|          3|
    |x_8_address0         |    26|          5|    3|         15|
    |x_8_ce0              |    26|          5|    1|          5|
    |x_8_d0               |    14|          3|   32|         96|
    |x_8_we0              |    14|          3|    1|          3|
    |x_9_address0         |    26|          5|    3|         15|
    |x_9_ce0              |    26|          5|    1|          5|
    |x_9_d0               |    14|          3|   32|         96|
    |x_9_we0              |    14|          3|    1|          3|
    |x_address0           |    26|          5|    3|         15|
    |x_ce0                |    26|          5|    1|          5|
    |x_d0                 |    14|          3|   32|         96|
    |x_hat_10_address0    |    20|          4|    3|         12|
    |x_hat_10_ce0         |    20|          4|    1|          4|
    |x_hat_10_we0         |     9|          2|    1|          2|
    |x_hat_11_address0    |    20|          4|    3|         12|
    |x_hat_11_ce0         |    20|          4|    1|          4|
    |x_hat_11_we0         |     9|          2|    1|          2|
    |x_hat_12_address0    |    20|          4|    3|         12|
    |x_hat_12_ce0         |    20|          4|    1|          4|
    |x_hat_12_we0         |     9|          2|    1|          2|
    |x_hat_13_address0    |    20|          4|    3|         12|
    |x_hat_13_ce0         |    20|          4|    1|          4|
    |x_hat_13_we0         |     9|          2|    1|          2|
    |x_hat_14_address0    |    20|          4|    3|         12|
    |x_hat_14_ce0         |    20|          4|    1|          4|
    |x_hat_14_we0         |     9|          2|    1|          2|
    |x_hat_15_address0    |    20|          4|    3|         12|
    |x_hat_15_ce0         |    20|          4|    1|          4|
    |x_hat_15_we0         |     9|          2|    1|          2|
    |x_hat_1_address0     |    20|          4|    3|         12|
    |x_hat_1_ce0          |    20|          4|    1|          4|
    |x_hat_1_we0          |     9|          2|    1|          2|
    |x_hat_2_address0     |    20|          4|    3|         12|
    |x_hat_2_ce0          |    20|          4|    1|          4|
    |x_hat_2_we0          |     9|          2|    1|          2|
    |x_hat_3_address0     |    20|          4|    3|         12|
    |x_hat_3_ce0          |    20|          4|    1|          4|
    |x_hat_3_we0          |     9|          2|    1|          2|
    |x_hat_4_address0     |    20|          4|    3|         12|
    |x_hat_4_ce0          |    20|          4|    1|          4|
    |x_hat_4_we0          |     9|          2|    1|          2|
    |x_hat_5_address0     |    20|          4|    3|         12|
    |x_hat_5_ce0          |    20|          4|    1|          4|
    |x_hat_5_we0          |     9|          2|    1|          2|
    |x_hat_6_address0     |    20|          4|    3|         12|
    |x_hat_6_ce0          |    20|          4|    1|          4|
    |x_hat_6_we0          |     9|          2|    1|          2|
    |x_hat_7_address0     |    20|          4|    3|         12|
    |x_hat_7_ce0          |    20|          4|    1|          4|
    |x_hat_7_we0          |     9|          2|    1|          2|
    |x_hat_8_address0     |    20|          4|    3|         12|
    |x_hat_8_ce0          |    20|          4|    1|          4|
    |x_hat_8_we0          |     9|          2|    1|          2|
    |x_hat_9_address0     |    20|          4|    3|         12|
    |x_hat_9_ce0          |    20|          4|    1|          4|
    |x_hat_9_we0          |     9|          2|    1|          2|
    |x_hat_address0       |    20|          4|    3|         12|
    |x_hat_ce0            |    20|          4|    1|          4|
    |x_hat_we0            |     9|          2|    1|          2|
    |x_hat_z_10_address0  |    14|          3|    3|          9|
    |x_hat_z_10_ce0       |    14|          3|    1|          3|
    |x_hat_z_10_we0       |     9|          2|    1|          2|
    |x_hat_z_11_address0  |    14|          3|    3|          9|
    |x_hat_z_11_ce0       |    14|          3|    1|          3|
    |x_hat_z_11_we0       |     9|          2|    1|          2|
    |x_hat_z_12_address0  |    14|          3|    3|          9|
    |x_hat_z_12_ce0       |    14|          3|    1|          3|
    |x_hat_z_12_we0       |     9|          2|    1|          2|
    |x_hat_z_13_address0  |    14|          3|    3|          9|
    |x_hat_z_13_ce0       |    14|          3|    1|          3|
    |x_hat_z_13_we0       |     9|          2|    1|          2|
    |x_hat_z_14_address0  |    14|          3|    3|          9|
    |x_hat_z_14_ce0       |    14|          3|    1|          3|
    |x_hat_z_14_we0       |     9|          2|    1|          2|
    |x_hat_z_15_address0  |    14|          3|    3|          9|
    |x_hat_z_15_ce0       |    14|          3|    1|          3|
    |x_hat_z_15_we0       |     9|          2|    1|          2|
    |x_hat_z_1_address0   |    14|          3|    3|          9|
    |x_hat_z_1_ce0        |    14|          3|    1|          3|
    |x_hat_z_1_we0        |     9|          2|    1|          2|
    |x_hat_z_2_address0   |    14|          3|    3|          9|
    |x_hat_z_2_ce0        |    14|          3|    1|          3|
    |x_hat_z_2_we0        |     9|          2|    1|          2|
    |x_hat_z_3_address0   |    14|          3|    3|          9|
    |x_hat_z_3_ce0        |    14|          3|    1|          3|
    |x_hat_z_3_we0        |     9|          2|    1|          2|
    |x_hat_z_4_address0   |    14|          3|    3|          9|
    |x_hat_z_4_ce0        |    14|          3|    1|          3|
    |x_hat_z_4_we0        |     9|          2|    1|          2|
    |x_hat_z_5_address0   |    14|          3|    3|          9|
    |x_hat_z_5_ce0        |    14|          3|    1|          3|
    |x_hat_z_5_we0        |     9|          2|    1|          2|
    |x_hat_z_6_address0   |    14|          3|    3|          9|
    |x_hat_z_6_ce0        |    14|          3|    1|          3|
    |x_hat_z_6_we0        |     9|          2|    1|          2|
    |x_hat_z_7_address0   |    14|          3|    3|          9|
    |x_hat_z_7_ce0        |    14|          3|    1|          3|
    |x_hat_z_7_we0        |     9|          2|    1|          2|
    |x_hat_z_8_address0   |    14|          3|    3|          9|
    |x_hat_z_8_ce0        |    14|          3|    1|          3|
    |x_hat_z_8_we0        |     9|          2|    1|          2|
    |x_hat_z_9_address0   |    14|          3|    3|          9|
    |x_hat_z_9_ce0        |    14|          3|    1|          3|
    |x_hat_z_9_we0        |     9|          2|    1|          2|
    |x_hat_z_address0     |    14|          3|    3|          9|
    |x_hat_z_ce0          |    14|          3|    1|          3|
    |x_hat_z_we0          |     9|          2|    1|          2|
    |x_we0                |    14|          3|    1|          3|
    |z_10_address0        |    26|          5|    3|         15|
    |z_10_ce0             |    26|          5|    1|          5|
    |z_10_d0              |    14|          3|   32|         96|
    |z_10_we0             |    14|          3|    1|          3|
    |z_11_address0        |    26|          5|    3|         15|
    |z_11_ce0             |    26|          5|    1|          5|
    |z_11_d0              |    14|          3|   32|         96|
    |z_11_we0             |    14|          3|    1|          3|
    |z_12_address0        |    26|          5|    3|         15|
    |z_12_ce0             |    26|          5|    1|          5|
    |z_12_d0              |    14|          3|   32|         96|
    |z_12_we0             |    14|          3|    1|          3|
    |z_13_address0        |    26|          5|    3|         15|
    |z_13_ce0             |    26|          5|    1|          5|
    |z_13_d0              |    14|          3|   32|         96|
    |z_13_we0             |    14|          3|    1|          3|
    |z_14_address0        |    26|          5|    3|         15|
    |z_14_ce0             |    26|          5|    1|          5|
    |z_14_d0              |    14|          3|   32|         96|
    |z_14_we0             |    14|          3|    1|          3|
    |z_15_address0        |    26|          5|    3|         15|
    |z_15_ce0             |    26|          5|    1|          5|
    |z_15_d0              |    14|          3|   32|         96|
    |z_15_we0             |    14|          3|    1|          3|
    |z_1_address0         |    26|          5|    3|         15|
    |z_1_ce0              |    26|          5|    1|          5|
    |z_1_d0               |    14|          3|   32|         96|
    |z_1_we0              |    14|          3|    1|          3|
    |z_2_address0         |    26|          5|    3|         15|
    |z_2_ce0              |    26|          5|    1|          5|
    |z_2_d0               |    14|          3|   32|         96|
    |z_2_we0              |    14|          3|    1|          3|
    |z_3_address0         |    26|          5|    3|         15|
    |z_3_ce0              |    26|          5|    1|          5|
    |z_3_d0               |    14|          3|   32|         96|
    |z_3_we0              |    14|          3|    1|          3|
    |z_4_address0         |    26|          5|    3|         15|
    |z_4_ce0              |    26|          5|    1|          5|
    |z_4_d0               |    14|          3|   32|         96|
    |z_4_we0              |    14|          3|    1|          3|
    |z_5_address0         |    26|          5|    3|         15|
    |z_5_ce0              |    26|          5|    1|          5|
    |z_5_d0               |    14|          3|   32|         96|
    |z_5_we0              |    14|          3|    1|          3|
    |z_6_address0         |    26|          5|    3|         15|
    |z_6_ce0              |    26|          5|    1|          5|
    |z_6_d0               |    14|          3|   32|         96|
    |z_6_we0              |    14|          3|    1|          3|
    |z_7_address0         |    26|          5|    3|         15|
    |z_7_ce0              |    26|          5|    1|          5|
    |z_7_d0               |    14|          3|   32|         96|
    |z_7_we0              |    14|          3|    1|          3|
    |z_8_address0         |    26|          5|    3|         15|
    |z_8_ce0              |    26|          5|    1|          5|
    |z_8_d0               |    14|          3|   32|         96|
    |z_8_we0              |    14|          3|    1|          3|
    |z_9_address0         |    26|          5|    3|         15|
    |z_9_ce0              |    26|          5|    1|          5|
    |z_9_d0               |    14|          3|   32|         96|
    |z_9_we0              |    14|          3|    1|          3|
    |z_address0           |    26|          5|    3|         15|
    |z_ce0                |    26|          5|    1|          5|
    |z_d0                 |    14|          3|   32|         96|
    |z_old_10_address0    |    26|          5|    3|         15|
    |z_old_10_ce0         |    26|          5|    1|          5|
    |z_old_10_d0          |    14|          3|   32|         96|
    |z_old_10_we0         |    14|          3|    1|          3|
    |z_old_11_address0    |    26|          5|    3|         15|
    |z_old_11_ce0         |    26|          5|    1|          5|
    |z_old_11_d0          |    14|          3|   32|         96|
    |z_old_11_we0         |    14|          3|    1|          3|
    |z_old_12_address0    |    26|          5|    3|         15|
    |z_old_12_ce0         |    26|          5|    1|          5|
    |z_old_12_d0          |    14|          3|   32|         96|
    |z_old_12_we0         |    14|          3|    1|          3|
    |z_old_13_address0    |    26|          5|    3|         15|
    |z_old_13_ce0         |    26|          5|    1|          5|
    |z_old_13_d0          |    14|          3|   32|         96|
    |z_old_13_we0         |    14|          3|    1|          3|
    |z_old_14_address0    |    26|          5|    3|         15|
    |z_old_14_ce0         |    26|          5|    1|          5|
    |z_old_14_d0          |    14|          3|   32|         96|
    |z_old_14_we0         |    14|          3|    1|          3|
    |z_old_15_address0    |    26|          5|    3|         15|
    |z_old_15_ce0         |    26|          5|    1|          5|
    |z_old_15_d0          |    14|          3|   32|         96|
    |z_old_15_we0         |    14|          3|    1|          3|
    |z_old_1_address0     |    26|          5|    3|         15|
    |z_old_1_ce0          |    26|          5|    1|          5|
    |z_old_1_d0           |    14|          3|   32|         96|
    |z_old_1_we0          |    14|          3|    1|          3|
    |z_old_2_address0     |    26|          5|    3|         15|
    |z_old_2_ce0          |    26|          5|    1|          5|
    |z_old_2_d0           |    14|          3|   32|         96|
    |z_old_2_we0          |    14|          3|    1|          3|
    |z_old_3_address0     |    26|          5|    3|         15|
    |z_old_3_ce0          |    26|          5|    1|          5|
    |z_old_3_d0           |    14|          3|   32|         96|
    |z_old_3_we0          |    14|          3|    1|          3|
    |z_old_4_address0     |    26|          5|    3|         15|
    |z_old_4_ce0          |    26|          5|    1|          5|
    |z_old_4_d0           |    14|          3|   32|         96|
    |z_old_4_we0          |    14|          3|    1|          3|
    |z_old_5_address0     |    26|          5|    3|         15|
    |z_old_5_ce0          |    26|          5|    1|          5|
    |z_old_5_d0           |    14|          3|   32|         96|
    |z_old_5_we0          |    14|          3|    1|          3|
    |z_old_6_address0     |    26|          5|    3|         15|
    |z_old_6_ce0          |    26|          5|    1|          5|
    |z_old_6_d0           |    14|          3|   32|         96|
    |z_old_6_we0          |    14|          3|    1|          3|
    |z_old_7_address0     |    26|          5|    3|         15|
    |z_old_7_ce0          |    26|          5|    1|          5|
    |z_old_7_d0           |    14|          3|   32|         96|
    |z_old_7_we0          |    14|          3|    1|          3|
    |z_old_8_address0     |    26|          5|    3|         15|
    |z_old_8_ce0          |    26|          5|    1|          5|
    |z_old_8_d0           |    14|          3|   32|         96|
    |z_old_8_we0          |    14|          3|    1|          3|
    |z_old_9_address0     |    26|          5|    3|         15|
    |z_old_9_ce0          |    26|          5|    1|          5|
    |z_old_9_d0           |    14|          3|   32|         96|
    |z_old_9_we0          |    14|          3|    1|          3|
    |z_old_address0       |    26|          5|    3|         15|
    |z_old_ce0            |    26|          5|    1|          5|
    |z_old_d0             |    14|          3|   32|         96|
    |z_old_we0            |    14|          3|    1|          3|
    |z_u_10_address0      |    14|          3|    3|          9|
    |z_u_10_ce0           |    14|          3|    1|          3|
    |z_u_10_we0           |     9|          2|    1|          2|
    |z_u_11_address0      |    14|          3|    3|          9|
    |z_u_11_ce0           |    14|          3|    1|          3|
    |z_u_11_we0           |     9|          2|    1|          2|
    |z_u_12_address0      |    14|          3|    3|          9|
    |z_u_12_ce0           |    14|          3|    1|          3|
    |z_u_12_we0           |     9|          2|    1|          2|
    |z_u_13_address0      |    14|          3|    3|          9|
    |z_u_13_ce0           |    14|          3|    1|          3|
    |z_u_13_we0           |     9|          2|    1|          2|
    |z_u_14_address0      |    14|          3|    3|          9|
    |z_u_14_ce0           |    14|          3|    1|          3|
    |z_u_14_we0           |     9|          2|    1|          2|
    |z_u_15_address0      |    14|          3|    3|          9|
    |z_u_15_ce0           |    14|          3|    1|          3|
    |z_u_15_we0           |     9|          2|    1|          2|
    |z_u_1_address0       |    14|          3|    3|          9|
    |z_u_1_ce0            |    14|          3|    1|          3|
    |z_u_1_we0            |     9|          2|    1|          2|
    |z_u_2_address0       |    14|          3|    3|          9|
    |z_u_2_ce0            |    14|          3|    1|          3|
    |z_u_2_we0            |     9|          2|    1|          2|
    |z_u_3_address0       |    14|          3|    3|          9|
    |z_u_3_ce0            |    14|          3|    1|          3|
    |z_u_3_we0            |     9|          2|    1|          2|
    |z_u_4_address0       |    14|          3|    3|          9|
    |z_u_4_ce0            |    14|          3|    1|          3|
    |z_u_4_we0            |     9|          2|    1|          2|
    |z_u_5_address0       |    14|          3|    3|          9|
    |z_u_5_ce0            |    14|          3|    1|          3|
    |z_u_5_we0            |     9|          2|    1|          2|
    |z_u_6_address0       |    14|          3|    3|          9|
    |z_u_6_ce0            |    14|          3|    1|          3|
    |z_u_6_we0            |     9|          2|    1|          2|
    |z_u_7_address0       |    14|          3|    3|          9|
    |z_u_7_ce0            |    14|          3|    1|          3|
    |z_u_7_we0            |     9|          2|    1|          2|
    |z_u_8_address0       |    14|          3|    3|          9|
    |z_u_8_ce0            |    14|          3|    1|          3|
    |z_u_8_we0            |     9|          2|    1|          2|
    |z_u_9_address0       |    14|          3|    3|          9|
    |z_u_9_ce0            |    14|          3|    1|          3|
    |z_u_9_we0            |     9|          2|    1|          2|
    |z_u_address0         |    14|          3|    3|          9|
    |z_u_ce0              |    14|          3|    1|          3|
    |z_u_we0              |     9|          2|    1|          2|
    |z_we0                |    14|          3|    1|          3|
    +---------------------+------+-----------+-----+-----------+
    |Total                |  9470|       1912| 3250|      10677|
    +---------------------+------+-----------+-----+-----------+

    * Register: 
    +-------------------------------------------------------------+-----+----+-----+-----------+
    |                             Name                            |  FF | LUT| Bits| Const Bits|
    +-------------------------------------------------------------+-----+----+-----+-----------+
    |acc_reg_1207                                                 |   32|   0|   32|          0|
    |add_ln602_3_reg_2126                                         |   62|   0|   62|          0|
    |add_ln602_reg_2134                                           |   64|   0|   64|          0|
    |add_ln603_reg_2139                                           |   64|   0|   64|          0|
    |add_ln624_reg_2230                                           |   31|   0|   31|          0|
    |add_ln627_reg_2262                                           |   31|   0|   31|          0|
    |ap_CS_fsm                                                    |  252|   0|  252|          0|
    |ap_done_reg                                                  |    1|   0|    1|          0|
    |ap_rst_n_inv                                                 |    1|   0|    1|          0|
    |ap_rst_reg_1                                                 |    1|   0|    1|          0|
    |ap_rst_reg_2                                                 |    1|   0|    1|          0|
    |chunk_reg_2166                                               |   32|   0|   32|          0|
    |cmp375_reg_2105                                              |    1|   0|    1|          0|
    |empty_42_reg_2222                                            |   31|   0|   31|          0|
    |gmem0_addr_read_reg_2352                                     |   32|   0|   32|          0|
    |gmem0_addr_reg_2154                                          |   64|   0|   64|          0|
    |gmem1_addr_reg_2203                                          |   64|   0|   64|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_606_2_fu_1235_ap_start_reg   |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_618_4_fu_1304_ap_start_reg   |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_636_7_fu_1357_ap_start_reg   |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_642_8_fu_1397_ap_start_reg   |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_648_9_fu_1434_ap_start_reg   |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_665_10_fu_1543_ap_start_reg  |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_671_11_fu_1596_ap_start_reg  |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_VITIS_LOOP_679_12_fu_1633_ap_start_reg  |    1|   0|    1|          0|
    |grp_krnl_bp_Pipeline_shrinkage_loop_fu_1489_ap_start_reg     |    1|   0|    1|          0|
    |i_3_reg_1185                                                 |   31|   0|   31|          0|
    |icmp_ln603_reg_2144                                          |    1|   0|    1|          0|
    |icmp_ln606_reg_2193                                          |    1|   0|    1|          0|
    |iter_1_reg_2211                                              |    6|   0|    6|          0|
    |iter_reg_1174                                                |    6|   0|    6|          0|
    |j_reg_1196                                                   |   31|   0|   31|          0|
    |mat_p_read_reg_2095                                          |   64|   0|   64|          0|
    |mul_ln602_reg_2121                                           |   62|   0|   62|          0|
    |mul_ln624_reg_2188                                           |   32|   0|   32|          0|
    |mul_reg_2367                                                 |   32|   0|   32|          0|
    |offset_fu_208                                                |   64|   0|   64|          0|
    |out_r_read_reg_2085                                          |   64|   0|   64|          0|
    |phi_mul_fu_204                                               |   62|   0|   62|          0|
    |select_ln624_reg_2198                                        |   32|   0|   32|          0|
    |sext_ln602_1_reg_2116                                        |   64|   0|   64|          0|
    |sext_ln602_reg_2110                                          |   64|   0|   64|          0|
    |sub_reg_2100                                                 |   32|   0|   32|          0|
    |tmp_4_reg_2357                                               |   32|   0|   32|          0|
    |trunc_ln4_reg_2160                                           |   62|   0|   62|          0|
    |trunc_ln5_reg_2216                                           |   62|   0|   62|          0|
    |trunc_ln603_1_reg_2176                                       |   31|   0|   31|          0|
    |trunc_ln603_reg_2149                                         |   32|   0|   32|          0|
    |trunc_ln624_reg_2235                                         |    4|   0|    4|          0|
    |trunc_ln627_reg_2267                                         |    4|   0|    4|          0|
    |vec_q_read_reg_2090                                          |   64|   0|   64|          0|
    |zext_ln624_1_reg_2239                                        |    3|   0|   64|         61|
    +-------------------------------------------------------------+-----+----+-----+-----------+
    |Total                                                        | 1715|   0| 1776|         61|
    +-------------------------------------------------------------+-----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+---------------+--------------+--------------+
|       RTL Ports       | Dir | Bits|    Protocol   | Source Object|    C Type    |
+-----------------------+-----+-----+---------------+--------------+--------------+
|s_axi_control_AWVALID  |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_AWREADY  |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_AWADDR   |   in|    7|          s_axi|       control|        scalar|
|s_axi_control_WVALID   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_WREADY   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_WDATA    |   in|   32|          s_axi|       control|        scalar|
|s_axi_control_WSTRB    |   in|    4|          s_axi|       control|        scalar|
|s_axi_control_ARVALID  |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_ARREADY  |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_ARADDR   |   in|    7|          s_axi|       control|        scalar|
|s_axi_control_RVALID   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_RREADY   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_RDATA    |  out|   32|          s_axi|       control|        scalar|
|s_axi_control_RRESP    |  out|    2|          s_axi|       control|        scalar|
|s_axi_control_BVALID   |  out|    1|          s_axi|       control|        scalar|
|s_axi_control_BREADY   |   in|    1|          s_axi|       control|        scalar|
|s_axi_control_BRESP    |  out|    2|          s_axi|       control|        scalar|
|ap_clk                 |   in|    1|  ap_ctrl_chain|       krnl_bp|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_chain|       krnl_bp|  return value|
|interrupt              |  out|    1|  ap_ctrl_chain|       krnl_bp|  return value|
|m_axi_gmem0_AWVALID    |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWREADY    |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWADDR     |  out|   64|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWID       |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWLEN      |  out|    8|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWSIZE     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWBURST    |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWLOCK     |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWCACHE    |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWPROT     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWQOS      |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWREGION   |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_AWUSER     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WVALID     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WREADY     |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WDATA      |  out|   32|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WSTRB      |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WLAST      |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WID        |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_WUSER      |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARVALID    |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARREADY    |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARADDR     |  out|   64|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARID       |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARLEN      |  out|    8|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARSIZE     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARBURST    |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARLOCK     |  out|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARCACHE    |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARPROT     |  out|    3|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARQOS      |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARREGION   |  out|    4|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_ARUSER     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RVALID     |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RREADY     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RDATA      |   in|   32|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RLAST      |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RID        |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RUSER      |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_RRESP      |   in|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BVALID     |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BREADY     |  out|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BRESP      |   in|    2|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BID        |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem0_BUSER      |   in|    1|          m_axi|         gmem0|       pointer|
|m_axi_gmem1_AWVALID    |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWREADY    |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWADDR     |  out|   64|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWID       |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWLEN      |  out|    8|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWSIZE     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWBURST    |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWLOCK     |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWCACHE    |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWPROT     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWQOS      |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWREGION   |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_AWUSER     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WVALID     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WREADY     |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WDATA      |  out|   32|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WSTRB      |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WLAST      |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WID        |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_WUSER      |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARVALID    |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARREADY    |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARADDR     |  out|   64|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARID       |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARLEN      |  out|    8|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARSIZE     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARBURST    |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARLOCK     |  out|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARCACHE    |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARPROT     |  out|    3|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARQOS      |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARREGION   |  out|    4|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_ARUSER     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RVALID     |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RREADY     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RDATA      |   in|   32|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RLAST      |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RID        |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RUSER      |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_RRESP      |   in|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BVALID     |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BREADY     |  out|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BRESP      |   in|    2|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BID        |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem1_BUSER      |   in|    1|          m_axi|         gmem1|       pointer|
|m_axi_gmem2_AWVALID    |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWREADY    |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWADDR     |  out|   64|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWID       |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWLEN      |  out|    8|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWSIZE     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWBURST    |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWLOCK     |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWCACHE    |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWPROT     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWQOS      |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWREGION   |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_AWUSER     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WVALID     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WREADY     |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WDATA      |  out|   32|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WSTRB      |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WLAST      |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WID        |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_WUSER      |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARVALID    |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARREADY    |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARADDR     |  out|   64|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARID       |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARLEN      |  out|    8|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARSIZE     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARBURST    |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARLOCK     |  out|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARCACHE    |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARPROT     |  out|    3|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARQOS      |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARREGION   |  out|    4|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_ARUSER     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RVALID     |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RREADY     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RDATA      |   in|   32|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RLAST      |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RID        |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RUSER      |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_RRESP      |   in|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BVALID     |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BREADY     |  out|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BRESP      |   in|    2|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BID        |   in|    1|          m_axi|         gmem2|       pointer|
|m_axi_gmem2_BUSER      |   in|    1|          m_axi|         gmem2|       pointer|
+-----------------------+-----+-----+---------------+--------------+--------------+

