# SVA在有限状态机中的应用小结  
1. FSM是任何设计所必需的一部分，需要对它们进行彻底的验证
2. 每个被禁止的转换应该用SVA验证,如果发生了一个被禁止的转换，应该被视为致命错误
3. 测试平台必须覆盖所有可能的合法转换。可利用功能覆盖率的信息建立一个反应的模拟环境
# 数据集约型的小结
1. SVA能够进行算数操作，并支持大多数systemverilog的数值类型
2. 通过使用verilog task和function，数据验证可以自动完成，而且可以得到该设计的功能覆盖率
3. 动态的数据通路SVA检验器智能地使用时钟周期，无须等到模拟结束就可以发现设计的问题。同时检验器恶意指出错误的确切所在处，从而使查错更加容易
# 存储器SVA小结
1. 可以使用断言来方便地验证存储器的时序要求
2. 可以提供情景覆盖率信息
3. 所有相关存储设备的时序信息应该是可变参数（有利于复用）
# 用于标准协议的SVA小结
1. 标准协议相当复杂，所以需要相当数目的检验器来验证其兼容性
2. 时序规则严格，所以支持这些协议的设备必须符合要求
3. 协议的复杂性导致大多数属性需要许多先决条件
4. SVA也提供了使用局部变量捕捉总线状态的能力。我们能够有效地使用局部变量和先决条件来编写复杂的时序检验
5. SVA能有效地为复杂协议创建完善的功能覆盖报表
# 检验器检验小结
1. 双信号关系的可能数目能够在SVA域中呈指数形式增加
2. 我们需要一种自动化的方法来验证这些断言（通过简单的verilog语言，我们能够创建一些十分有效的激励生成方法来对这些断言进行测试
3. 当断言越来越复杂，可以利用约束性随机testbench的高级特性来有效地检验这些检验器，而自我检验机制能够用来分析断言验证的结果
4. 虽然没有检验验证器的方法，但是用户可以把它当做任何一种设计模式用testbench来验证
5. 如果没有“检验器检验”，用户无法知道设计是否工作还是失败，也不知道检验器是否正确
6. 该过程需要在验证前期投入时间，但能够为验证后期节省时间
