{ \large \bfseries 1.Σκοπός της Άσκησης}\\ % title 1

\begin{justify}
    Σκοπός της 3\textsuperscript{ης} εργαστηριακής άσκησης
    είναι η σχεδίαση ενός επεξεργαστή \textlatin{pipeline}.
    Σαν βάση για την σχεδίαση χρησιμοποιήθηκε ο \textlatin{multi-cycle}
    επεξεργαστής που σχεδιάστηκε στην προηγούμενη εργασία
    και προστέθηκαν σε αυτόν καταχωρητές για τα ενδοιάμεσα
    στάδια καθώς και τα σήματα ελέγχου (\textlatin{control}).
    Επιπλέον σχεδιάστηκαν τα κατάλληλα \textlatin{units}
    για την αντιμετώπιση των \textlatin{datahazards} με
    \textlatin{forwarding} και με \textlatin{stalls}.
\end{justify}


\vspace{0.5cm}