<!DOCTYPE Robei>
<Module Height="600" Type="testbench" Include="" Y="0" File="Current/single_ROM_tb2.test" X="0" Width="900" Class="module" Parent="0" Name="single_ROM_tb" Time_Scale="" Code="parameter DATA_WIDTH = 8;&#xa;parameter ADDR_WIDTH = 19;&#xa;&#xa;initial&#xa;begin&#xa;clk=0;&#xa;addr&lt;=0;&#xa;&#xa;&#xa;&#xa;#100;&#xa;$finish;&#xa;end&#xa;&#xa;always @(posedge clk) begin&#xa;&#xa;&#x9;&#x9;addr &lt;= addr + 1'b1;&#xa;&#xa;end&#xa;&#xa;&#xa;always #1 clk=~clk;    //时钟周期为2ns&#xa;&#xa;//ROM ROM_test(.addr(addr),.clk(clk),.q(q) );&#xa;&#xa;//ROM ROM_test(.rst(rst),.clk(clk),.o_sine(o_sine),.o_squ(o_squ),.o_tri(o_tri) );&#xa;&#xa;&#xa;&#xa;&#xa;&#xa;" Color="#d3d3d3" Comment="">
 <Module Height="160" Type="model" Include="" Y="163.103" File="Current/single_ROM2.model" X="367.931" Parameters="" Width="160" Class="single_ROM2" Parent="single_ROM_tb" Name="single_ROM21" Code="parameter DATA_WIDTH = 8;&#xa;parameter ADDR_DEPTH = 500000;&#xa;&#xa;    parameter   DELAY   = 1     ;//read data output delay&#xa;&#xa;reg [DATA_WIDTH-1:0] rom[ADDR_DEPTH-1:0];&#x9;&#x9;&#x9;//&#x9;&#x9;&#x9;2**ADDR_WIDTH=2^(ADDR_WIDTH)&#xa;&#xa;initial &#xa;begin&#xa;    $readmemh(&quot;D:/rom/output2.txt&quot;, rom);   //读取16进制数据&#xa;  &#x9;//$readmemh(&quot;E:/CodeFile/ruobei/jichuangsai/ram_rom_fifo_ip/ROM/sin.txt&quot;, rom);&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;&#x9;//读取2进制数据&#xa;end&#xa;&#xa;reg [DATA_WIDTH-1:0] buffer [0:DELAY];&#xa;&#xa;always @(posedge clk)&#xa;    begin&#xa;&#xa; //读操作条件，当RDEnable为1且CS为1时，将Addr指定的内存单元中的数据读出并暂存在Data_read中&#xa;   q &lt;= rom[addr];&#xa; //其他条件，当CS为0或RDEnable为不确定值时，将Data_read置为高阻抗状态&#xa;    end&#xa;&#xa;&#xa;always@(posedge clk) begin&#xa;&#xa;        buffer[1] &lt;= buffer[0];&#xa;&#xa;end&#xa;&#xa;//assign q = buffer[0];&#xa;&#xa;&#xa;&#xa;&#xa;" Color="#d3d3d3" Comment="">
  <Port Height="20" Datatype="wire" Y="0.1875" Side="left" Function="" Connect="" X="-0.125" Width="20" Inout="input" Parent="single_ROM21" Name="clk" Datasize="1" Color="#faebd7"/>
  <Port Height="20" Datatype="wire" Y="0.4375" Side="left" Function="" Connect="" X="-0.125" Width="20" Inout="input" Parent="single_ROM21" Name="addr" Datasize="19" Color="#00ffff"/>
  <Port Height="20" Datatype="reg" Y="0.26875" Side="right" Function="" Connect="" X="0.875" Width="20" Inout="output" Parent="single_ROM21" Name="q" Datasize="8" Color="#7fffd4"/>
 </Module>
 <Port Height="20" Datatype="reg" Y="0.233333" Side="left" Function="" X="-0.0222222" Width="20" Inout="input" Parent="single_ROM_tb" Name="clk" Datasize="1" Color="#faebd7"/>
 <Port Height="20" Datatype="reg" Y="0.483333" Side="left" Function="" X="-0.0222222" Width="20" Inout="input" Parent="single_ROM_tb" Name="addr" Datasize="ADDR_WIDTH " Color="#00ffff"/>
 <Port Height="20" Datatype="wire" Y="0.316667" Side="right" Function="" X="0.977778" Width="20" Inout="output" Parent="single_ROM_tb" Name="q" Datasize="DATA_WIDTH " Color="#7fffd4"/>
 <Wire From="single_ROM_tb>clk" Datatype="wire" To="single_ROM_tb#single_ROM21>clk" Parent="single_ROM_tb" Name="single_ROM_tb_clk" Datasize="1"/>
 <Wire From="single_ROM_tb#single_ROM21>addr" Datatype="wire" To="single_ROM_tb>addr" Parent="single_ROM_tb" Name="single_ROM21_addr" Datasize="19"/>
 <Wire From="single_ROM_tb#single_ROM21>q" Datatype="wire" To="single_ROM_tb>q" Parent="single_ROM_tb" Name="single_ROM21_q" Datasize="8"/>
</Module>
