# Progetti-VHDL

[README inglese](README.md)

Questo lavoro è stato realizzato per l'esame di "Architettura dei sistemi di elaborazione" (Università degli Studi di Napoli Federico II).

Esso contiene i seguenti progetti:

- Multiplexer 2:1, 4:1, 8:1
- Display a sette segmenti
- Flip Flop D Edge Triggered (su fronte di salita e discesa) e Master Slave
- Ripple Carry Adder, Full Adder, Half Adder
- Registro a scorrimento circolare
- Contatori in serie e parallelo con Flip Flop T
- Arbitro 2/3
- Orologio digitale HH/MM/SS
- Carry Save Adder
- Moltiplicatore di Robertson
- UART
- MIC1
- Omega Network

Alcuni di essi sono stati sintetizzati sull'FPGA Nexys2 Spartan 3E.


Post Scriptum:

Per l'implementazione del convertitore Bin2Bcd fare riferimento a:
https://stackoverflow.com/questions/39548841/16bit-to-bcd-conversion


