<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:33:53.3353</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.06.14</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-0077599</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>열 완화가 강화된 반도체 디바이스</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE WITH ENHANCED THERMAL MITIGATION</inventionTitleEng><openDate>2024.12.24</openDate><openNumber>10-2024-0176460</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.06.18</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스가 제공된다. 상기 반도체 디바이스는 로직 다이, 로직 다이의 후면 표면 위의 제1 위치에서 로직 다이와 전기적으로 결합된 제1 복수의 적층 메모리 다이, 로직 다이의 후면 표면 위의 제2 위치에서 로직 다이와 전기적으로 결합된 제2 복수의 적층 메모리 다이, 상기 로직 다이의 후면 표면 위 및 제1 복수의 적층 메모리 다이와 제2 복수의 적층 메모리 다이 사이에 배치된 제1 유전체 재료, 및 상기 제1 유전체 재료 위에 배치되고 상기 제1 복수의 적층 메모리 다이 및 상기 제2 복수의 적층 메모리 다이에 결합되는 더미 다이를 포함하며, 여기서 상기 더미 다이는 유전체-유전체 융합 본딩을 갖는 제2 유전체 층을 통해 상기 제1 복수의 적층 메모리 다이 및 상기 제2 복수의 적층 메모리 다이의 후면 표면에 결합된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 디바이스로서, 상기 반도체 디바이스는: 로직 다이; 로직 다이의 후면 표면 위의 제1 위치에서 로직 다이와 전기적으로 결합된 제1 복수의 적층 메모리 다이; 로직 다이의 후면 표면 위의 제2 위치에서 로직 다이와 전기적으로 결합된 제2 복수의 적층 메모리 다이; 상기 로직 다이의 후면 표면 위 및 제1 복수의 적층 메모리 다이와 제2 복수의 적층 메모리 다이 사이에 배치된 제1 유전체 재료 - 상기 제1 유전체 재료는 제1 복수의 적층 메모리 다이 또는 제2 복수의 적층 메모리 다이의 높이와 유사한 두께를 가짐 -; 및 상기 제1 유전체 재료 위에 배치되고 상기 제1 복수의 적층 메모리 다이 및 상기 제2 복수의 적층 메모리 다이에 결합되는 더미 다이 - 상기 더미 다이는 유전체-유전체 융합 본딩을 갖는 제2 유전체 층을 통해 상기 제1 복수의 적층 메모리 다이 및 상기 제2 복수의 적층 메모리 다이의 후면 표면에 결합됨 -;를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 유전체 재료는 실리콘 산화물이고, 상기 제2 유전체 층은 실리콘 산화물로 이루어진, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제2 유전체 층은 상기 제1 유전체 재료와 다른 재료로 이루어진, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 유전체 재료는 실리콘 산화물이고, 상기 제2 유전체 층은 실리콘 질화물 및/또는 실리콘 탄소 질화물을 포함하는 재료로 이루어진, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 제1 복수 및 상기 제2 복수의 적층 메모리 다이의 측벽 및 후면 표면에 배치된 제3 유전체 층을 더 포함하고, 상기 제3 유전체 층은 실리콘 질화물로 이루어진, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 제2 위치는 상기 제1 위치로부터 일정 거리 떨어져 있고, 상기 거리는 10um 내지 10㎜ 범위인, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 제1 복수 및 상기 제2 복수의 적층 메모리 다이 각각은 상부 메모리 다이 및 복수의 코어 메모리 다이를 포함하고, 상기 상부 메모리 다이는 복수의 코어 메모리 다이 위에 배치되고, 상기 상부 메모리 다이는 복수의 코어 메모리 다이 각각의 것보다 두꺼운, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 제1 복수 및 상기 제2 복수의 적층 메모리 다이 각각은 상부 메모리 다이와 복수의 코어 메모리 다이를 결합하는 상호 연결부를 구비하고, 상기 상호 연결부는 복수의 코어 메모리 다이와 상부 메모리 다이의 인접 메모리 다이의 접촉 패드 사이에 전기적으로 결합되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 제1 유전체 재료는 반도체 디바이스의 에지 영역에 추가로 배치되고, 상기 제1 유전체 재료는 반도체 디바이스의 에지 영역을 향하는 제1 복수의 적층 메모리 다이와 제2 복수의 적층 메모리 다이의 외부 측벽을 둘러싸는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 더미 다이의 후면 표면 및 측벽 위에 배치된 캡슐화 재료를 더 포함하고, 상기 캡슐화 재료는 제1 복수의 적층 메모리 다이 및 제2 복수의 적층 메모리 다이의 측벽 및 로직 다이의 측벽을 둘러싸도록 수평적으로 연장되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>11. 반도체 디바이스로서, 상기 반도체 디바이스는: 로직 다이; 로직 다이와 전기적으로 결합된 복수의 적층 메모리 다이; 복수의 적층 메모리 다이 주위에 배치되고, 복수의 적층 메모리 다이의 높이와 유사한 두께를 갖는 제1 유전체 재료; 및 복수의 적층 메모리 다이 위에 배치되고, 유전체-유전체 본딩을 갖는 제2 유전체 층을 통해 복수의 적층 메모리 다이의 후면 표면과 결합되는 더미 다이;를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 제1 유전체 재료 및 상기 제2 유전체 층은 실리콘 산화물을 포함하는 동일한 유전체 재료로 이루어지는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제11항에 있어서, 상기 제1 유전체 재료는 실리콘 산화물이고, 상기 제2 유전체 층은 실리콘 질화물 및/또는 실리콘 탄소 질화물을 포함하는 재료로 이루어진, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11항에 있어서, 상기 복수의 적층 메모리 다이의 측벽 및 후면 표면에 배치된 제3 유전체 층을 더 포함하고, 상기 제3 유전체 층은 질화규소를 포함하는 재료로 이루어진, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11항에 있어서, 더미 다이의 후면 표면 및 측벽 위에 배치된 캡슐화 재료를 더 포함하고, 상기 캡슐화 재료는 복수의 적층 메모리 다이의 측벽 및 로직 다이의 측벽을 둘러싸도록 수평적으로 연장되는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>16. 반도체 디바이스를 제조하는 방법으로, 상기 방법은: 로직 다이의 웨이퍼를 제공하고; 제1 복수의 적층 메모리 다이와 제2 복수의 적층 메모리 다이를 갖는 메모리 웨이퍼를 제공하고; 제1 복수의 적층 메모리 다이 및 제2 복수의 적층 메모리 다이를 로직 다이의 웨이퍼에 결합하고; 제1 유전체 재료를 로직 다이의 웨이퍼에 증착하고 - 상기 제1 유전체 재료는 제1 복수의 적층 메모리 다이와 제2 복수의 적층 메모리 다이 사이에 배치되고, 상기 제1 유전체 재료는 제1 복수의 적층 메모리 다이 또는 제2 복수의 적층 메모리 다이의 높이와 유사한 두께를 가짐 -; 제1 복수의 적층 메모리 다이 및 제2 복수의 적층 메모리 다이의 후면 표면 위에 배치된 제1 유전체 재료를 폴리싱하고; 더미 웨이퍼를 제1 복수의 적층 메모리 다이 및 제2 복수의 적층 메모리 다이에 결합하고; 더미 웨이퍼, 제1 유전체 재료 및 로직 다이의 웨이퍼를 다이싱하고; 그리고 몰드 화합물 재료를 사용하여 반도체 디바이스를 캡슐화하는; 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 더미 웨이퍼를 결합하기 전에, 더미 웨이퍼의 후면 표면에 제2 유전체 층을 증착하는 것을 더 포함하고, 더미 웨이퍼를 제1 복수의 적층 메모리 다이 및 제2 복수의 적층 메모리 다이에 결합하는 것은 제1 유전체 재료와 제2 유전체 층 사이에 유전체-유전체 융합 본딩을 형성하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 제1 유전체 재료 및 상기 제2 유전체 층은 실리콘 산화물을 포함하는 동일한 유전체 재료로 이루어지는, 방법.</claim></claimInfo><claimInfo><claim>19. 제17항에 있어서, 상기 제1 유전체 재료를 폴리싱한 후, 상기 제1 유전체 재료 및 상기 제1 복수의 적층 메모리 다이 및 상기 제2 복수의 적층 메모리 다이 위에 제3 유전체 층을 증착하는 것을 더 포함하고, 상기 제3 유전체 층 및 상기 제2 유전체 층은 제1 유전체 재료와는 다른 동일한 제2 유전체 재료로 이루어지고, 상기 제1 유전체 재료는 실리콘 산화물을 포함하고, 상기 제2 유전체 층은 실리콘 질화물 및/또는 실리콘 탄소 질화물을 포함하는 재료로 이루어지고, 그리고 더미 웨이퍼를 제1 복수의 적층 메모리 다이 및 제2 복수의 적층 메모리 다이에 결합하는 것은 제3 유전체 층과 제2 유전체 층 사이에 유전체-유전체 융합 본딩을 형성하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 유전체 재료를 증착하기 전에, 상기 제1 복수의 적층 메모리 다이 및 상기 제2 복수의 적층 메모리 다이의 측벽 및 후면 표면에 제4 유전체 층을 증착하는 것을 더 포함하며, 상기 제4 유전체 층은 질화 규소를 포함하는 재료로 이루어지고, 상기 제1 유전체 재료는 제4 유전체 층 위에 배치되는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****-****, 보이세, 피....</address><code> </code><country> </country><engName>BHUSHAN, Bharat</engName><name>부샨, 바랏</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-****, 보이세, 피....</address><code> </code><country> </country><engName>GRIFFIN, Amy R.</engName><name>그리핀, 에이미 알.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-****, 보이세, 피....</address><code> </code><country> </country><engName>PAREKH, Kunal R.</engName><name>퍼레크, 쿠날 알.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****-****, 보이세, 피....</address><code> </code><country> </country><engName>SINGH, Akshay N.</engName><name>싱, 악쉐이 엔.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.06.15</priorityApplicationDate><priorityApplicationNumber>63/521,310</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2024.06.14</receiptDate><receiptNumber>1-1-2024-0644463-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName> </documentEngName><documentName>[특허법 제42조의3제2항,제42조의3제3항에 따른 국어번역문]서류제출서</documentName><receiptDate>2024.06.18</receiptDate><receiptNumber>1-1-2024-0654841-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.06.18</receiptDate><receiptNumber>1-1-2024-0654853-56</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.06.18</receiptDate><receiptNumber>1-1-2024-0654854-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2024.06.19</receiptDate><receiptNumber>9-1-2024-9006452-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName> </documentEngName><documentName>외국어특허출원의 국어번역문 제출 안내서</documentName><receiptDate>2024.06.19</receiptDate><receiptNumber>1-5-2024-0100489-39</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.04.15</receiptDate><receiptNumber>9-5-2025-0366353-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0567835-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.05.21</receiptDate><receiptNumber>1-1-2025-0567834-15</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240077599.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9330c74598a2c8757eea31a14a553c7b5b9ff829a28d16a95ece2fb0e3acb23dc366a9206d03de2b5eca9ab9d746bcee666d9d89b4daadfc7d</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf052faa187564542ddbb8a34956ea0e1c5d65b05039e1aa76851215981ec607e6545eb04cd60b2b5d67d299239e65ab500af0f8fa9996c571</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>