// Generated by CIRCT firtool-1.62.1
// Standard header to adapt well known macros for register randomization.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

// Include register initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_REG_
    `define ENABLE_INITIAL_REG_
  `endif // not def ENABLE_INITIAL_REG_
`endif // not def SYNTHESIS

// Include rmemory initializers in init blocks unless synthesis is set
`ifndef SYNTHESIS
  `ifndef ENABLE_INITIAL_MEM_
    `define ENABLE_INITIAL_MEM_
  `endif // not def ENABLE_INITIAL_MEM_
`endif // not def SYNTHESIS

module SRAMTemplate_154(
  input         clock,
  input         io_r_req_valid,
  input  [9:0]  io_r_req_bits_setIdx,
  output [41:0] io_r_resp_data_0_rawData_0,
  output [41:0] io_r_resp_data_0_rawData_1,
  output [41:0] io_r_resp_data_0_rawData_2,
  output [5:0]  io_r_resp_data_0_hartid,
  output [41:0] io_r_resp_data_1_rawData_0,
  output [41:0] io_r_resp_data_1_rawData_1,
  output [41:0] io_r_resp_data_1_rawData_2,
  output [5:0]  io_r_resp_data_1_hartid,
  output [41:0] io_r_resp_data_2_rawData_0,
  output [41:0] io_r_resp_data_2_rawData_1,
  output [41:0] io_r_resp_data_2_rawData_2,
  output [5:0]  io_r_resp_data_2_hartid,
  output [41:0] io_r_resp_data_3_rawData_0,
  output [41:0] io_r_resp_data_3_rawData_1,
  output [41:0] io_r_resp_data_3_rawData_2,
  output [5:0]  io_r_resp_data_3_hartid,
  output [41:0] io_r_resp_data_4_rawData_0,
  output [41:0] io_r_resp_data_4_rawData_1,
  output [41:0] io_r_resp_data_4_rawData_2,
  output [5:0]  io_r_resp_data_4_hartid,
  output [41:0] io_r_resp_data_5_rawData_0,
  output [41:0] io_r_resp_data_5_rawData_1,
  output [41:0] io_r_resp_data_5_rawData_2,
  output [5:0]  io_r_resp_data_5_hartid,
  output [41:0] io_r_resp_data_6_rawData_0,
  output [41:0] io_r_resp_data_6_rawData_1,
  output [41:0] io_r_resp_data_6_rawData_2,
  output [5:0]  io_r_resp_data_6_hartid,
  output [41:0] io_r_resp_data_7_rawData_0,
  output [41:0] io_r_resp_data_7_rawData_1,
  output [41:0] io_r_resp_data_7_rawData_2,
  output [5:0]  io_r_resp_data_7_hartid,
  output [41:0] io_r_resp_data_8_rawData_0,
  output [41:0] io_r_resp_data_8_rawData_1,
  output [41:0] io_r_resp_data_8_rawData_2,
  output [5:0]  io_r_resp_data_8_hartid,
  output [41:0] io_r_resp_data_9_rawData_0,
  output [41:0] io_r_resp_data_9_rawData_1,
  output [41:0] io_r_resp_data_9_rawData_2,
  output [5:0]  io_r_resp_data_9_hartid,
  output [41:0] io_r_resp_data_10_rawData_0,
  output [41:0] io_r_resp_data_10_rawData_1,
  output [41:0] io_r_resp_data_10_rawData_2,
  output [5:0]  io_r_resp_data_10_hartid,
  output [41:0] io_r_resp_data_11_rawData_0,
  output [41:0] io_r_resp_data_11_rawData_1,
  output [41:0] io_r_resp_data_11_rawData_2,
  output [5:0]  io_r_resp_data_11_hartid,
  output [41:0] io_r_resp_data_12_rawData_0,
  output [41:0] io_r_resp_data_12_rawData_1,
  output [41:0] io_r_resp_data_12_rawData_2,
  output [5:0]  io_r_resp_data_12_hartid,
  output [41:0] io_r_resp_data_13_rawData_0,
  output [41:0] io_r_resp_data_13_rawData_1,
  output [41:0] io_r_resp_data_13_rawData_2,
  output [5:0]  io_r_resp_data_13_hartid,
  output [41:0] io_r_resp_data_14_rawData_0,
  output [41:0] io_r_resp_data_14_rawData_1,
  output [41:0] io_r_resp_data_14_rawData_2,
  output [5:0]  io_r_resp_data_14_hartid,
  output [41:0] io_r_resp_data_15_rawData_0,
  output [41:0] io_r_resp_data_15_rawData_1,
  output [41:0] io_r_resp_data_15_rawData_2,
  output [5:0]  io_r_resp_data_15_hartid,
  input         io_w_req_valid,
  input  [9:0]  io_w_req_bits_setIdx,
  input  [41:0] io_w_req_bits_data_0_rawData_0,
  input  [41:0] io_w_req_bits_data_0_rawData_1,
  input  [41:0] io_w_req_bits_data_0_rawData_2,
  input  [5:0]  io_w_req_bits_data_0_hartid,
  input  [41:0] io_w_req_bits_data_1_rawData_0,
  input  [41:0] io_w_req_bits_data_1_rawData_1,
  input  [41:0] io_w_req_bits_data_1_rawData_2,
  input  [5:0]  io_w_req_bits_data_1_hartid,
  input  [41:0] io_w_req_bits_data_2_rawData_0,
  input  [41:0] io_w_req_bits_data_2_rawData_1,
  input  [41:0] io_w_req_bits_data_2_rawData_2,
  input  [5:0]  io_w_req_bits_data_2_hartid,
  input  [41:0] io_w_req_bits_data_3_rawData_0,
  input  [41:0] io_w_req_bits_data_3_rawData_1,
  input  [41:0] io_w_req_bits_data_3_rawData_2,
  input  [5:0]  io_w_req_bits_data_3_hartid,
  input  [41:0] io_w_req_bits_data_4_rawData_0,
  input  [41:0] io_w_req_bits_data_4_rawData_1,
  input  [41:0] io_w_req_bits_data_4_rawData_2,
  input  [5:0]  io_w_req_bits_data_4_hartid,
  input  [41:0] io_w_req_bits_data_5_rawData_0,
  input  [41:0] io_w_req_bits_data_5_rawData_1,
  input  [41:0] io_w_req_bits_data_5_rawData_2,
  input  [5:0]  io_w_req_bits_data_5_hartid,
  input  [41:0] io_w_req_bits_data_6_rawData_0,
  input  [41:0] io_w_req_bits_data_6_rawData_1,
  input  [41:0] io_w_req_bits_data_6_rawData_2,
  input  [5:0]  io_w_req_bits_data_6_hartid,
  input  [41:0] io_w_req_bits_data_7_rawData_0,
  input  [41:0] io_w_req_bits_data_7_rawData_1,
  input  [41:0] io_w_req_bits_data_7_rawData_2,
  input  [5:0]  io_w_req_bits_data_7_hartid,
  input  [41:0] io_w_req_bits_data_8_rawData_0,
  input  [41:0] io_w_req_bits_data_8_rawData_1,
  input  [41:0] io_w_req_bits_data_8_rawData_2,
  input  [5:0]  io_w_req_bits_data_8_hartid,
  input  [41:0] io_w_req_bits_data_9_rawData_0,
  input  [41:0] io_w_req_bits_data_9_rawData_1,
  input  [41:0] io_w_req_bits_data_9_rawData_2,
  input  [5:0]  io_w_req_bits_data_9_hartid,
  input  [41:0] io_w_req_bits_data_10_rawData_0,
  input  [41:0] io_w_req_bits_data_10_rawData_1,
  input  [41:0] io_w_req_bits_data_10_rawData_2,
  input  [5:0]  io_w_req_bits_data_10_hartid,
  input  [41:0] io_w_req_bits_data_11_rawData_0,
  input  [41:0] io_w_req_bits_data_11_rawData_1,
  input  [41:0] io_w_req_bits_data_11_rawData_2,
  input  [5:0]  io_w_req_bits_data_11_hartid,
  input  [41:0] io_w_req_bits_data_12_rawData_0,
  input  [41:0] io_w_req_bits_data_12_rawData_1,
  input  [41:0] io_w_req_bits_data_12_rawData_2,
  input  [5:0]  io_w_req_bits_data_12_hartid,
  input  [41:0] io_w_req_bits_data_13_rawData_0,
  input  [41:0] io_w_req_bits_data_13_rawData_1,
  input  [41:0] io_w_req_bits_data_13_rawData_2,
  input  [5:0]  io_w_req_bits_data_13_hartid,
  input  [41:0] io_w_req_bits_data_14_rawData_0,
  input  [41:0] io_w_req_bits_data_14_rawData_1,
  input  [41:0] io_w_req_bits_data_14_rawData_2,
  input  [5:0]  io_w_req_bits_data_14_hartid,
  input  [41:0] io_w_req_bits_data_15_rawData_0,
  input  [41:0] io_w_req_bits_data_15_rawData_1,
  input  [41:0] io_w_req_bits_data_15_rawData_2,
  input  [5:0]  io_w_req_bits_data_15_hartid,
  input  [15:0] io_w_req_bits_waymask
);

  wire          realRen;
  wire [2111:0] _array_RW0_rdata;
  assign realRen = io_r_req_valid & ~io_w_req_valid;
  array_16 array (
    .RW0_addr  (io_w_req_valid ? io_w_req_bits_setIdx : io_r_req_bits_setIdx),
    .RW0_en    (realRen | io_w_req_valid),
    .RW0_clk   (clock),
    .RW0_wmode (io_w_req_valid),
    .RW0_wdata
      ({io_w_req_bits_data_15_rawData_2,
        io_w_req_bits_data_15_rawData_1,
        io_w_req_bits_data_15_rawData_0,
        io_w_req_bits_data_15_hartid,
        io_w_req_bits_data_14_rawData_2,
        io_w_req_bits_data_14_rawData_1,
        io_w_req_bits_data_14_rawData_0,
        io_w_req_bits_data_14_hartid,
        io_w_req_bits_data_13_rawData_2,
        io_w_req_bits_data_13_rawData_1,
        io_w_req_bits_data_13_rawData_0,
        io_w_req_bits_data_13_hartid,
        io_w_req_bits_data_12_rawData_2,
        io_w_req_bits_data_12_rawData_1,
        io_w_req_bits_data_12_rawData_0,
        io_w_req_bits_data_12_hartid,
        io_w_req_bits_data_11_rawData_2,
        io_w_req_bits_data_11_rawData_1,
        io_w_req_bits_data_11_rawData_0,
        io_w_req_bits_data_11_hartid,
        io_w_req_bits_data_10_rawData_2,
        io_w_req_bits_data_10_rawData_1,
        io_w_req_bits_data_10_rawData_0,
        io_w_req_bits_data_10_hartid,
        io_w_req_bits_data_9_rawData_2,
        io_w_req_bits_data_9_rawData_1,
        io_w_req_bits_data_9_rawData_0,
        io_w_req_bits_data_9_hartid,
        io_w_req_bits_data_8_rawData_2,
        io_w_req_bits_data_8_rawData_1,
        io_w_req_bits_data_8_rawData_0,
        io_w_req_bits_data_8_hartid,
        io_w_req_bits_data_7_rawData_2,
        io_w_req_bits_data_7_rawData_1,
        io_w_req_bits_data_7_rawData_0,
        io_w_req_bits_data_7_hartid,
        io_w_req_bits_data_6_rawData_2,
        io_w_req_bits_data_6_rawData_1,
        io_w_req_bits_data_6_rawData_0,
        io_w_req_bits_data_6_hartid,
        io_w_req_bits_data_5_rawData_2,
        io_w_req_bits_data_5_rawData_1,
        io_w_req_bits_data_5_rawData_0,
        io_w_req_bits_data_5_hartid,
        io_w_req_bits_data_4_rawData_2,
        io_w_req_bits_data_4_rawData_1,
        io_w_req_bits_data_4_rawData_0,
        io_w_req_bits_data_4_hartid,
        io_w_req_bits_data_3_rawData_2,
        io_w_req_bits_data_3_rawData_1,
        io_w_req_bits_data_3_rawData_0,
        io_w_req_bits_data_3_hartid,
        io_w_req_bits_data_2_rawData_2,
        io_w_req_bits_data_2_rawData_1,
        io_w_req_bits_data_2_rawData_0,
        io_w_req_bits_data_2_hartid,
        io_w_req_bits_data_1_rawData_2,
        io_w_req_bits_data_1_rawData_1,
        io_w_req_bits_data_1_rawData_0,
        io_w_req_bits_data_1_hartid,
        io_w_req_bits_data_0_rawData_2,
        io_w_req_bits_data_0_rawData_1,
        io_w_req_bits_data_0_rawData_0,
        io_w_req_bits_data_0_hartid}),
    .RW0_rdata (_array_RW0_rdata),
    .RW0_wmask (io_w_req_bits_waymask)
  );
  ClockGate ClockGate (
    .TE (1'h0),
    .E  (io_r_req_valid | io_w_req_valid),
    .CK (clock),
    .Q  (/* unused */)
  );
  assign io_r_resp_data_0_rawData_0 = _array_RW0_rdata[47:6];
  assign io_r_resp_data_0_rawData_1 = _array_RW0_rdata[89:48];
  assign io_r_resp_data_0_rawData_2 = _array_RW0_rdata[131:90];
  assign io_r_resp_data_0_hartid = _array_RW0_rdata[5:0];
  assign io_r_resp_data_1_rawData_0 = _array_RW0_rdata[179:138];
  assign io_r_resp_data_1_rawData_1 = _array_RW0_rdata[221:180];
  assign io_r_resp_data_1_rawData_2 = _array_RW0_rdata[263:222];
  assign io_r_resp_data_1_hartid = _array_RW0_rdata[137:132];
  assign io_r_resp_data_2_rawData_0 = _array_RW0_rdata[311:270];
  assign io_r_resp_data_2_rawData_1 = _array_RW0_rdata[353:312];
  assign io_r_resp_data_2_rawData_2 = _array_RW0_rdata[395:354];
  assign io_r_resp_data_2_hartid = _array_RW0_rdata[269:264];
  assign io_r_resp_data_3_rawData_0 = _array_RW0_rdata[443:402];
  assign io_r_resp_data_3_rawData_1 = _array_RW0_rdata[485:444];
  assign io_r_resp_data_3_rawData_2 = _array_RW0_rdata[527:486];
  assign io_r_resp_data_3_hartid = _array_RW0_rdata[401:396];
  assign io_r_resp_data_4_rawData_0 = _array_RW0_rdata[575:534];
  assign io_r_resp_data_4_rawData_1 = _array_RW0_rdata[617:576];
  assign io_r_resp_data_4_rawData_2 = _array_RW0_rdata[659:618];
  assign io_r_resp_data_4_hartid = _array_RW0_rdata[533:528];
  assign io_r_resp_data_5_rawData_0 = _array_RW0_rdata[707:666];
  assign io_r_resp_data_5_rawData_1 = _array_RW0_rdata[749:708];
  assign io_r_resp_data_5_rawData_2 = _array_RW0_rdata[791:750];
  assign io_r_resp_data_5_hartid = _array_RW0_rdata[665:660];
  assign io_r_resp_data_6_rawData_0 = _array_RW0_rdata[839:798];
  assign io_r_resp_data_6_rawData_1 = _array_RW0_rdata[881:840];
  assign io_r_resp_data_6_rawData_2 = _array_RW0_rdata[923:882];
  assign io_r_resp_data_6_hartid = _array_RW0_rdata[797:792];
  assign io_r_resp_data_7_rawData_0 = _array_RW0_rdata[971:930];
  assign io_r_resp_data_7_rawData_1 = _array_RW0_rdata[1013:972];
  assign io_r_resp_data_7_rawData_2 = _array_RW0_rdata[1055:1014];
  assign io_r_resp_data_7_hartid = _array_RW0_rdata[929:924];
  assign io_r_resp_data_8_rawData_0 = _array_RW0_rdata[1103:1062];
  assign io_r_resp_data_8_rawData_1 = _array_RW0_rdata[1145:1104];
  assign io_r_resp_data_8_rawData_2 = _array_RW0_rdata[1187:1146];
  assign io_r_resp_data_8_hartid = _array_RW0_rdata[1061:1056];
  assign io_r_resp_data_9_rawData_0 = _array_RW0_rdata[1235:1194];
  assign io_r_resp_data_9_rawData_1 = _array_RW0_rdata[1277:1236];
  assign io_r_resp_data_9_rawData_2 = _array_RW0_rdata[1319:1278];
  assign io_r_resp_data_9_hartid = _array_RW0_rdata[1193:1188];
  assign io_r_resp_data_10_rawData_0 = _array_RW0_rdata[1367:1326];
  assign io_r_resp_data_10_rawData_1 = _array_RW0_rdata[1409:1368];
  assign io_r_resp_data_10_rawData_2 = _array_RW0_rdata[1451:1410];
  assign io_r_resp_data_10_hartid = _array_RW0_rdata[1325:1320];
  assign io_r_resp_data_11_rawData_0 = _array_RW0_rdata[1499:1458];
  assign io_r_resp_data_11_rawData_1 = _array_RW0_rdata[1541:1500];
  assign io_r_resp_data_11_rawData_2 = _array_RW0_rdata[1583:1542];
  assign io_r_resp_data_11_hartid = _array_RW0_rdata[1457:1452];
  assign io_r_resp_data_12_rawData_0 = _array_RW0_rdata[1631:1590];
  assign io_r_resp_data_12_rawData_1 = _array_RW0_rdata[1673:1632];
  assign io_r_resp_data_12_rawData_2 = _array_RW0_rdata[1715:1674];
  assign io_r_resp_data_12_hartid = _array_RW0_rdata[1589:1584];
  assign io_r_resp_data_13_rawData_0 = _array_RW0_rdata[1763:1722];
  assign io_r_resp_data_13_rawData_1 = _array_RW0_rdata[1805:1764];
  assign io_r_resp_data_13_rawData_2 = _array_RW0_rdata[1847:1806];
  assign io_r_resp_data_13_hartid = _array_RW0_rdata[1721:1716];
  assign io_r_resp_data_14_rawData_0 = _array_RW0_rdata[1895:1854];
  assign io_r_resp_data_14_rawData_1 = _array_RW0_rdata[1937:1896];
  assign io_r_resp_data_14_rawData_2 = _array_RW0_rdata[1979:1938];
  assign io_r_resp_data_14_hartid = _array_RW0_rdata[1853:1848];
  assign io_r_resp_data_15_rawData_0 = _array_RW0_rdata[2027:1986];
  assign io_r_resp_data_15_rawData_1 = _array_RW0_rdata[2069:2028];
  assign io_r_resp_data_15_rawData_2 = _array_RW0_rdata[2111:2070];
  assign io_r_resp_data_15_hartid = _array_RW0_rdata[1985:1980];
endmodule

