TimeQuest Timing Analyzer report for Multiplier
Tue Mar 12 20:53:34 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_start'
 13. Slow 1200mV 85C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 14. Slow 1200mV 85C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 16. Slow 1200mV 85C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Hold: 'i_start'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'i_start'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'i_start'
 34. Slow 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 35. Slow 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 38. Slow 1200mV 0C Model Hold: 'i_start'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'i_start'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'i_start'
 54. Fast 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'
 55. Fast 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'
 57. Fast 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Hold: 'i_start'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'i_start'
 60. Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Multiplier                                                        ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period     ; Frequency  ; Rise  ; Fall      ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clkDivider:CLOCK_DIVIDER|o_clk }                     ;
; i_clk                                              ; Base      ; 20.000     ; 50.0 MHz   ; 0.000 ; 10.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { i_clk }                                              ;
; i_start                                            ; Base      ; 1.000      ; 1000.0 MHz ; 0.000 ; 0.500     ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { i_start }                                            ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 100000.000 ; 0.01 MHz   ; 0.000 ; 50000.000 ; 50.00      ; 5000      ; 1           ;       ;        ;           ;            ; false    ; i_clk  ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0] ; { PLL_HZ|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+------------+------------+-------+-----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                       ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 214.5 MHz  ; 214.5 MHz       ; clkDivider:CLOCK_DIVIDER|o_clk                     ;      ;
; 261.57 MHz ; 261.57 MHz      ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; i_start                                            ; -4.245 ; -62.898       ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -3.662 ; -141.373      ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181 ; -0.181        ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -0.289 ; -0.289        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.201 ; -0.201        ;
; i_start                                            ; 1.695  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                              ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; i_start                                            ; -3.000    ; -3.000        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.285    ; -109.225      ;
; i_clk                                              ; 9.891     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.709 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_start'                                                                                                                                          ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -4.245 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.951     ; 2.735      ;
; -4.105 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.780      ;
; -4.026 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.701      ;
; -3.982 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.657      ;
; -3.976 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.651      ;
; -3.925 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.600      ;
; -3.895 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.570      ;
; -3.854 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 2.529      ;
; -3.819 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 2.494      ;
; -3.815 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.728     ; 2.559      ;
; -3.783 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 2.458      ;
; -3.771 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.859      ;
; -3.764 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.728     ; 2.508      ;
; -3.752 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.968      ;
; -3.739 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.987     ; 2.429      ;
; -3.733 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.951     ; 2.223      ;
; -3.722 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 2.397      ;
; -3.701 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.917      ;
; -3.700 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.788      ;
; -3.696 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 2.371      ;
; -3.682 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.728     ; 2.426      ;
; -3.682 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.770      ;
; -3.668 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.988     ; 2.501      ;
; -3.667 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.883      ;
; -3.660 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.764      ;
; -3.639 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.727      ;
; -3.619 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.835      ;
; -3.600 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.688      ;
; -3.600 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 2.696      ;
; -3.600 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.951     ; 2.090      ;
; -3.598 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.702      ;
; -3.589 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.988     ; 2.422      ;
; -3.559 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.647      ;
; -3.558 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.774      ;
; -3.553 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.641      ;
; -3.551 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.655      ;
; -3.549 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 2.645      ;
; -3.545 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.988     ; 2.378      ;
; -3.544 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 2.640      ;
; -3.535 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.930     ; 2.631      ;
; -3.521 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.609      ;
; -3.521 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.609      ;
; -3.513 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.617      ;
; -3.511 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.727      ;
; -3.473 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.930     ; 2.569      ;
; -3.467 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 2.563      ;
; -3.465 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.569      ;
; -3.463 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.944     ; 2.546      ;
; -3.458 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.988     ; 2.291      ;
; -3.435 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 2.531      ;
; -3.428 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.944     ; 2.511      ;
; -3.426 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.893     ; 2.670      ;
; -3.426 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.642      ;
; -3.426 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.930     ; 2.522      ;
; -3.419 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.523      ;
; -3.364 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.893     ; 2.608      ;
; -3.358 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 2.033      ;
; -3.340 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.930     ; 2.436      ;
; -3.331 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.944     ; 2.414      ;
; -3.213 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 1.888      ;
; -3.208 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.987     ; 1.898      ;
; -3.166 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.944     ; 2.249      ;
; -3.159 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.728     ; 1.903      ;
; -3.092 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.988     ; 1.925      ;
; -3.032 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.987     ; 1.722      ;
; -3.007 ; switch:SW|r_data.multiplier[7]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.095      ;
; -2.987 ; switch:SW|r_data.multiplicand[7] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.203      ;
; -2.987 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.930     ; 2.083      ;
; -2.982 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.728     ; 1.726      ;
; -2.966 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 2.054      ;
; -2.928 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 2.032      ;
; -2.910 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.016     ; 1.585      ;
; -2.909 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.014     ; 1.584      ;
; -2.902 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.947     ; 2.118      ;
; -2.879 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.940     ; 2.075      ;
; -2.847 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 1.943      ;
; -2.837 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.895     ; 2.078      ;
; -2.818 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.sign   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.226     ; 1.759      ;
; -2.794 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.893     ; 2.038      ;
; -2.744 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.988     ; 1.577      ;
; -2.717 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.940     ; 1.913      ;
; -2.501 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 1.589      ;
; -2.474 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.726     ; 1.578      ;
; -2.359 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.895     ; 1.600      ;
; -2.346 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.930     ; 1.442      ;
; -2.345 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.932     ; 1.441      ;
; -2.340 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.893     ; 1.584      ;
; -2.327 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.944     ; 1.410      ;
; -2.321 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.939     ; 1.409      ;
; -2.131 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.sign     ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.176     ; 1.236      ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                        ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.662 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.578      ;
; -3.654 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.570      ;
; -3.624 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.539      ;
; -3.607 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.522      ;
; -3.530 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.446      ;
; -3.522 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.438      ;
; -3.511 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.427      ;
; -3.503 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.419      ;
; -3.494 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.410      ;
; -3.492 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.407      ;
; -3.475 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.390      ;
; -3.473 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.388      ;
; -3.456 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.371      ;
; -3.455 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.370      ;
; -3.398 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.314      ;
; -3.390 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.306      ;
; -3.379 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.295      ;
; -3.371 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.287      ;
; -3.362 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.278      ;
; -3.360 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.275      ;
; -3.343 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.259      ;
; -3.343 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.258      ;
; -3.341 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.256      ;
; -3.333 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.249      ;
; -3.324 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.239      ;
; -3.323 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.238      ;
; -3.304 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.219      ;
; -3.295 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.210      ;
; -3.266 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.182      ;
; -3.258 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.174      ;
; -3.247 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.163      ;
; -3.239 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.155      ;
; -3.230 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.146      ;
; -3.228 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.143      ;
; -3.211 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.127      ;
; -3.211 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.126      ;
; -3.209 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.124      ;
; -3.201 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.117      ;
; -3.192 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.107      ;
; -3.191 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.106      ;
; -3.182 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.098      ;
; -3.172 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.087      ;
; -3.163 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.078      ;
; -3.144 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.059      ;
; -3.134 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.050      ;
; -3.126 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.042      ;
; -3.121 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 4.044      ;
; -3.115 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.031      ;
; -3.107 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.023      ;
; -3.098 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 4.014      ;
; -3.096 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 4.011      ;
; -3.079 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.995      ;
; -3.079 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.994      ;
; -3.077 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.992      ;
; -3.069 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.985      ;
; -3.060 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.975      ;
; -3.059 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.974      ;
; -3.050 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.966      ;
; -3.040 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.955      ;
; -3.031 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.946      ;
; -3.012 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.927      ;
; -3.003 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.926      ;
; -3.002 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.918      ;
; -2.994 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.910      ;
; -2.989 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.912      ;
; -2.983 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.899      ;
; -2.975 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.891      ;
; -2.970 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.893      ;
; -2.966 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.882      ;
; -2.964 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.879      ;
; -2.947 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.863      ;
; -2.947 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.862      ;
; -2.945 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.860      ;
; -2.937 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.853      ;
; -2.928 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.843      ;
; -2.927 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.842      ;
; -2.918 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.834      ;
; -2.908 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.823      ;
; -2.899 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.814      ;
; -2.880 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.795      ;
; -2.871 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.794      ;
; -2.870 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.786      ;
; -2.862 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.778      ;
; -2.858 ; adder:ADDER|r_product[4]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.781      ;
; -2.857 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.780      ;
; -2.852 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.775      ;
; -2.851 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.767      ;
; -2.843 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.759      ;
; -2.838 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.761      ;
; -2.834 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.750      ;
; -2.832 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.747      ;
; -2.815 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.731      ;
; -2.815 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.730      ;
; -2.813 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.728      ;
; -2.805 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.721      ;
; -2.799 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.722      ;
; -2.796 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.711      ;
; -2.795 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.083     ; 3.710      ;
; -2.786 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.082     ; 3.702      ;
; -2.780 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.075     ; 3.703      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                              ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.181    ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.127     ; 0.734      ;
; 0.288     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.127     ; 0.765      ;
; 99996.177 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.704      ;
; 99996.209 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.672      ;
; 99996.267 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.648      ;
; 99996.286 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.629      ;
; 99996.303 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.613      ;
; 99996.315 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.601      ;
; 99996.334 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.582      ;
; 99996.365 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.516      ;
; 99996.372 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.509      ;
; 99996.399 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.516      ;
; 99996.406 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.510      ;
; 99996.418 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.497      ;
; 99996.432 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.449      ;
; 99996.435 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.481      ;
; 99996.435 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.481      ;
; 99996.438 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.442      ;
; 99996.447 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.469      ;
; 99996.466 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.450      ;
; 99996.486 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.394      ;
; 99996.517 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.364      ;
; 99996.527 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.354      ;
; 99996.531 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.384      ;
; 99996.533 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.348      ;
; 99996.537 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.379      ;
; 99996.538 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.378      ;
; 99996.550 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.365      ;
; 99996.561 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.354      ;
; 99996.566 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.350      ;
; 99996.567 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.349      ;
; 99996.567 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.349      ;
; 99996.579 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.337      ;
; 99996.580 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.335      ;
; 99996.581 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.335      ;
; 99996.596 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.081     ; 3.321      ;
; 99996.598 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.318      ;
; 99996.600 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.316      ;
; 99996.605 ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.276      ;
; 99996.607 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.118     ; 3.273      ;
; 99996.616 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.303      ;
; 99996.616 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.303      ;
; 99996.617 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.302      ;
; 99996.617 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.302      ;
; 99996.618 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.301      ;
; 99996.644 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.274      ;
; 99996.648 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.271      ;
; 99996.648 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.271      ;
; 99996.649 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.270      ;
; 99996.649 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.270      ;
; 99996.650 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.269      ;
; 99996.663 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.252      ;
; 99996.668 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.248      ;
; 99996.669 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.247      ;
; 99996.670 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.246      ;
; 99996.673 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.242      ;
; 99996.679 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.236      ;
; 99996.682 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.233      ;
; 99996.686 ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.195      ;
; 99996.692 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.223      ;
; 99996.693 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.222      ;
; 99996.698 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.218      ;
; 99996.699 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.217      ;
; 99996.699 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.217      ;
; 99996.702 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.214      ;
; 99996.708 ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.173      ;
; 99996.711 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.205      ;
; 99996.712 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.203      ;
; 99996.712 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.119     ; 3.167      ;
; 99996.713 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.203      ;
; 99996.718 ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.163      ;
; 99996.719 ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.162      ;
; 99996.730 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.186      ;
; 99996.732 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.184      ;
; 99996.735 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.080     ; 3.183      ;
; 99996.786 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.129      ;
; 99996.795 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.120      ;
; 99996.795 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.121      ;
; 99996.800 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.116      ;
; 99996.801 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.115      ;
; 99996.802 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.114      ;
; 99996.804 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.115      ;
; 99996.804 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.115      ;
; 99996.805 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.110      ;
; 99996.805 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.114      ;
; 99996.805 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.114      ;
; 99996.806 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.113      ;
; 99996.811 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.104      ;
; 99996.811 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.108      ;
; 99996.811 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.108      ;
; 99996.812 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.107      ;
; 99996.812 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.107      ;
; 99996.812 ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.117     ; 3.069      ;
; 99996.813 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.079     ; 3.106      ;
; 99996.814 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.101      ;
; 99996.824 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.091      ;
; 99996.825 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.083     ; 3.090      ;
; 99996.830 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.086      ;
; 99996.831 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.085      ;
; 99996.831 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.082     ; 3.085      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                    ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.289 ; i_start                                      ; control:SM|r_control.state[0]                ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 2.868      ; 2.795      ;
; 0.260  ; i_start                                      ; control:SM|r_control.state[0]                ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.500       ; 2.868      ; 2.844      ;
; 0.344  ; complement2:COMP2_MULTIPLICAND|comp2.val[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.513      ;
; 0.359  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[0]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.749      ;
; 0.360  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[4]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.750      ;
; 0.366  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[1]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.756      ;
; 0.366  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[0]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.816      ;
; 0.367  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[3]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.757      ;
; 0.367  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[4]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.817      ;
; 0.373  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[1]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.823      ;
; 0.374  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[3]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.824      ;
; 0.398  ; complement2:COMP2_MULTIPLICAND|comp2.val[4]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.932      ; 1.546      ;
; 0.402  ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; control:SM|r_control.count[3]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; control:SM|o_show                            ; control:SM|o_show                            ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.402  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.669      ;
; 0.403  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.669      ;
; 0.407  ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.674      ;
; 0.489  ; complement2:COMP2_MULTIPLIER|comp2.val[6]    ; multiplier:MULTIPLIER|r_multiplier[6]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.015      ; 1.720      ;
; 0.493  ; complement2:COMP2_MULTIPLICAND|comp2.val[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.949      ; 1.658      ;
; 0.494  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[10]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.884      ;
; 0.495  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[6]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.885      ;
; 0.495  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[8]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.885      ;
; 0.496  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[2]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.886      ;
; 0.501  ; complement2:COMP2_MULTIPLICAND|comp2.val[5]  ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.935      ; 1.652      ;
; 0.501  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[9]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.891      ;
; 0.501  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[11]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.891      ;
; 0.501  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[10]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.951      ;
; 0.502  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[5]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.892      ;
; 0.502  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[7]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 1.892      ;
; 0.502  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[6]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.952      ;
; 0.502  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[8]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.952      ;
; 0.503  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[2]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.953      ;
; 0.508  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[9]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.958      ;
; 0.508  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[11]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.958      ;
; 0.509  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[5]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.959      ;
; 0.509  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[7]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 1.959      ;
; 0.541  ; complement2:COMP2_MULTIPLIER|comp2.val[5]    ; multiplier:MULTIPLIER|r_multiplier[5]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.013      ; 1.770      ;
; 0.560  ; complement2:COMP2_MULTIPLICAND|comp2.val[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.895      ; 1.671      ;
; 0.575  ; complement2:COMP2_MULTIPLIER|comp2.val[1]    ; multiplier:MULTIPLIER|r_multiplier[1]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.987      ; 1.778      ;
; 0.576  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.842      ;
; 0.576  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.842      ;
; 0.576  ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.842      ;
; 0.584  ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.850      ;
; 0.599  ; complement2:COMP2_MULTIPLIER|comp2.val[4]    ; multiplier:MULTIPLIER|r_multiplier[4]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.988      ; 1.803      ;
; 0.627  ; complement2:COMP2_MULTIPLICAND|comp2.val[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.897      ; 1.740      ;
; 0.639  ; complement2:COMP2_MULTIPLICAND|comp2.val[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.728      ; 1.583      ;
; 0.652  ; complement2:COMP2_MULTIPLIER|comp2.val[2]    ; multiplier:MULTIPLIER|r_multiplier[2]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.939      ; 1.807      ;
; 0.655  ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; control:SM|r_control.count[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.922      ;
; 0.657  ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.926      ;
; 0.659  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.925      ;
; 0.659  ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.926      ;
; 0.660  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.926      ;
; 0.661  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.927      ;
; 0.661  ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.927      ;
; 0.662  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.928      ;
; 0.663  ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.929      ;
; 0.664  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.930      ;
; 0.666  ; complement2:COMP2_MULTIPLIER|comp2.val[0]    ; multiplier:MULTIPLIER|r_multiplier[0]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.939      ; 1.821      ;
; 0.673  ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.940      ;
; 0.673  ; complement2:COMP2_MULTIPLICAND|comp2.val[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.730      ; 1.619      ;
; 0.687  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.954      ;
; 0.694  ; multiplier:MULTIPLIER|r_multiplier[4]        ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 0.961      ;
; 0.694  ; complement2:COMP2_MULTIPLIER|comp2.val[3]    ; multiplier:MULTIPLIER|r_multiplier[3]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.944      ; 1.854      ;
; 0.701  ; complement2:COMP2_MULTIPLIER|comp2.val[7]    ; multiplier:MULTIPLIER|r_multiplier[7]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.938      ; 1.855      ;
; 0.727  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.993      ;
; 0.729  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.995      ;
; 0.729  ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 0.995      ;
; 0.735  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.001      ;
; 0.735  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.001      ;
; 0.736  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.002      ;
; 0.736  ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.003      ;
; 0.736  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.002      ;
; 0.737  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.003      ;
; 0.738  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.004      ;
; 0.739  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.005      ;
; 0.741  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.007      ;
; 0.742  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.008      ;
; 0.742  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_sign            ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.173      ; 2.131      ;
; 0.743  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.080      ; 1.009      ;
; 0.749  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_sign            ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.233      ; 2.198      ;
; 0.765  ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.032      ;
; 0.766  ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.081      ; 1.033      ;
; 0.768  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[14]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 2.158      ;
; 0.769  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[12]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 2.159      ;
; 0.769  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[15]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 2.159      ;
; 0.775  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[13]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.174      ; 2.165      ;
; 0.775  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[14]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.234      ; 2.225      ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.201 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.359      ; 0.676      ;
; 0.292  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.359      ; 0.669      ;
; 0.654  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.921      ;
; 0.654  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.921      ;
; 0.654  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.921      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.655  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.922      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.656  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.923      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.657  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.924      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.658  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.925      ;
; 0.659  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.659  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.926      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.660  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.927      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.661  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.928      ;
; 0.681  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.948      ;
; 0.972  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.239      ;
; 0.972  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.239      ;
; 0.972  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.239      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.973  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.240      ;
; 0.974  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.241      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.975  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.242      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.251      ;
; 0.985  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.252      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.253      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.253      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.987  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.254      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.255      ;
; 0.989  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.256      ;
; 0.990  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.257      ;
; 0.991  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.258      ;
; 0.991  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.258      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.258      ;
; 0.992  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.259      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 0.993  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.260      ;
; 1.093  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.360      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.360      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.094  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.361      ;
; 1.095  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.362      ;
; 1.096  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.096  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.363      ;
; 1.098  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.365      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.365      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.365      ;
; 1.099  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.366      ;
; 1.100  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.367      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.101  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.368      ;
; 1.110  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.377      ;
; 1.112  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.379      ;
; 1.112  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.379      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.379      ;
; 1.113  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.380      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.114  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.381      ;
; 1.115  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.115  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.382      ;
; 1.116  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.383      ;
; 1.117  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.117  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.384      ;
; 1.118  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
; 1.118  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.385      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_start'                                                                                                                                          ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 1.695 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.795     ; 0.930      ;
; 1.722 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 0.935      ;
; 1.723 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 0.934      ;
; 1.849 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 1.362      ;
; 1.904 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.518     ; 1.416      ;
; 1.937 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.728     ; 1.239      ;
; 1.939 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.731     ; 1.238      ;
; 1.984 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 1.277      ;
; 1.993 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.741     ; 1.282      ;
; 1.995 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.727     ; 1.298      ;
; 2.004 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.730     ; 1.304      ;
; 2.007 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.sign     ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.994     ; 1.043      ;
; 2.030 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.670     ; 1.390      ;
; 2.047 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.668     ; 1.409      ;
; 2.049 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.520     ; 1.559      ;
; 2.056 ; switch:SW|r_data.multiplier[7]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 1.349      ;
; 2.078 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.759     ; 1.349      ;
; 2.106 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.736     ; 1.400      ;
; 2.128 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.794     ; 1.364      ;
; 2.131 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.667     ; 1.494      ;
; 2.154 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 1.665      ;
; 2.162 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.795     ; 1.397      ;
; 2.189 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 1.402      ;
; 2.193 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 1.404      ;
; 2.235 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.669     ; 1.596      ;
; 2.325 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.794     ; 1.561      ;
; 2.336 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.716     ; 1.650      ;
; 2.387 ; switch:SW|r_data.multiplicand[7] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 1.662      ;
; 2.398 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.741     ; 1.687      ;
; 2.410 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.716     ; 1.724      ;
; 2.481 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 1.994      ;
; 2.489 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 2.000      ;
; 2.545 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.760     ; 1.815      ;
; 2.549 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.736     ; 1.843      ;
; 2.574 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 2.085      ;
; 2.603 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.795     ; 1.838      ;
; 2.608 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 2.121      ;
; 2.616 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 2.127      ;
; 2.622 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.795     ; 1.857      ;
; 2.627 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 2.140      ;
; 2.628 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.sign   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -1.047     ; 1.611      ;
; 2.654 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.756     ; 1.928      ;
; 2.691 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.727     ; 1.994      ;
; 2.707 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 2.220      ;
; 2.710 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.727     ; 2.013      ;
; 2.712 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 2.225      ;
; 2.716 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.795     ; 1.951      ;
; 2.733 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.741     ; 2.022      ;
; 2.748 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.795     ; 1.983      ;
; 2.754 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 2.267      ;
; 2.756 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 1.969      ;
; 2.767 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.794     ; 2.003      ;
; 2.771 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.667     ; 2.134      ;
; 2.775 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 1.988      ;
; 2.795 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.727     ; 2.098      ;
; 2.813 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.667     ; 2.176      ;
; 2.827 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.741     ; 2.116      ;
; 2.835 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 2.048      ;
; 2.837 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.727     ; 2.140      ;
; 2.846 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.730     ; 2.146      ;
; 2.852 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.736     ; 2.146      ;
; 2.859 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.741     ; 2.148      ;
; 2.865 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.730     ; 2.165      ;
; 2.869 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 2.082      ;
; 2.874 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.167      ;
; 2.884 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.736     ; 2.178      ;
; 2.901 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.817     ; 2.114      ;
; 2.912 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 2.123      ;
; 2.931 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 2.142      ;
; 2.935 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 2.146      ;
; 2.945 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.730     ; 2.245      ;
; 2.950 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.730     ; 2.250      ;
; 2.967 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.260      ;
; 2.983 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.258      ;
; 2.986 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.279      ;
; 2.990 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.283      ;
; 2.991 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 2.202      ;
; 2.992 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.730     ; 2.292      ;
; 3.004 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.759     ; 2.275      ;
; 3.025 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 2.236      ;
; 3.026 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.301      ;
; 3.046 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.339      ;
; 3.057 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.819     ; 2.268      ;
; 3.080 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.373      ;
; 3.110 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.385      ;
; 3.112 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.737     ; 2.405      ;
; 3.129 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.404      ;
; 3.209 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.484      ;
; 3.214 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.489      ;
; 3.256 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.755     ; 2.531      ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_start'                                                                           ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_start ; Rise       ; i_start                                     ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ;
; 0.385  ; 0.385        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[0]|dataa       ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[2]|dataa       ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[4]|dataa       ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[5]|dataa       ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; i_start~input|o                             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[3]|dataa       ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[6]|dataa       ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[1]|datab         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[4]|datab         ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ;
; 0.427  ; 0.427        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[2]|dataa         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[3]|dataa         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[5]|dataa         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[7]|dataa         ;
; 0.428  ; 0.428        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.sign   ;
; 0.429  ; 0.429        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[6]|dataa         ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.sign|datac           ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ;
; 0.433  ; 0.433        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ;
; 0.438  ; 0.438        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.sign     ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.sign|datad         ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[0]|dataa         ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[1]|datad       ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[7]|datad       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; i_start~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; i_start~input|i                             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ;
; 0.553  ; 0.553        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[1]|datad       ;
; 0.554  ; 0.554        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[7]|datad       ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.sign|datad         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[0]|dataa         ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.sign     ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ;
; 0.560  ; 0.560        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ;
; 0.562  ; 0.562        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ;
; 0.564  ; 0.564        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ;
; 0.565  ; 0.565        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.sign|datac           ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ;
; 0.566  ; 0.566        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[3]|dataa         ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[5]|dataa         ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[6]|dataa         ;
; 0.570  ; 0.570        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.sign   ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[2]|dataa         ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[7]|dataa         ;
; 0.573  ; 0.573        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[1]|datab         ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[4]|datab         ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[3]|dataa       ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[6]|dataa       ;
; 0.593  ; 0.593        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ;
; 0.594  ; 0.594        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ;
; 0.597  ; 0.597        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; i_start~input|o                             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[5]|dataa       ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[2]|dataa       ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[4]|dataa       ;
; 0.610  ; 0.610        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[0]|dataa       ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_sign            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|o_show                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; 0.288  ; 0.508        ; 0.220          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_clk'                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.891  ; 9.891        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.894  ; 9.894        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.912  ; 9.912        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.087 ; 10.087       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.106 ; 10.106       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.107 ; 10.107       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.709 ; 49999.929    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.710 ; 49999.930    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.713 ; 49999.933    ; 0.220          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.879 ; 50000.067    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.882 ; 50000.070    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.883 ; 50000.071    ; 0.188          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.964 ; 49999.964    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.965 ; 49999.965    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.968 ; 49999.968    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.475 ; 2.759 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.137 ; 0.183 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.652 ; 2.995 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.746 ; 3.122 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.901 ; 3.280 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.692 ; 3.065 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.698 ; 3.048 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.451 ; 2.859 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.383 ; 2.781 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.396 ; 2.794 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.507 ; 2.923 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.362 ; 2.744 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.040 ; 4.432 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.492 ; 2.899 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.463 ; 2.869 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.332 ; 2.722 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.682 ; 3.066 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.967 ; 3.343 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.353 ; 2.733 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.371 ; 2.773 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.941 ; -2.224 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.259  ; 0.210  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.157 ; -2.487 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.247 ; -2.609 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.396 ; -2.761 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.195 ; -2.555 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.201 ; -2.537 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.964 ; -2.356 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.899 ; -2.281 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.911 ; -2.294 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.017 ; -2.416 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.878 ; -2.245 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -3.489 ; -3.866 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.002 ; -2.393 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.975 ; -2.364 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.849 ; -2.225 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.184 ; -2.553 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.458 ; -2.819 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.868 ; -2.234 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.887 ; -2.273 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.420  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.556 ; 11.369 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.562 ; 10.535 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.047 ; 9.885  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.190 ; 12.046 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.474 ; 10.379 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.966 ; 12.841 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.615 ; 10.571 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.872 ; 13.753 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.446 ; 12.460 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.886 ; 12.705 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.124 ; 14.000 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.456 ; 10.366 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.556 ; 12.474 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.190 ; 11.094 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.070 ; 12.093 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.283 ; 13.169 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.781 ; 13.665 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.923 ; 11.001 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 5.534  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.230  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.877  ; 9.823  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.332  ; 9.394  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.284  ; 8.274  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.456 ; 10.389 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.845  ; 8.877  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.336 ; 11.267 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.986  ; 9.067  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.104 ; 12.112 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.815 ; 10.958 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.000 ; 10.973 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.346 ; 12.383 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.902  ; 8.933  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.825 ; 10.820 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.380  ; 9.433  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.256 ; 10.430 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.614 ; 11.619 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.596 ; 11.579 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.828  ; 9.943  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 5.338  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                        ;
+------------+-----------------+----------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note ;
+------------+-----------------+----------------------------------------------------+------+
; 237.59 MHz ; 237.59 MHz      ; clkDivider:CLOCK_DIVIDER|o_clk                     ;      ;
; 288.27 MHz ; 288.27 MHz      ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+----------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; i_start                                            ; -3.688 ; -53.342       ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -3.209 ; -123.062      ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.295 ; -0.295        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -0.163 ; -0.163        ;
; i_start                                            ; 1.415  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                               ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; i_start                                            ; -3.000    ; -3.000        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.285    ; -109.225      ;
; i_clk                                              ; 9.887     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.711 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_start'                                                                                                                                           ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -3.688 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.746     ; 2.486      ;
; -3.484 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 2.507      ;
; -3.416 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 2.439      ;
; -3.375 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 2.398      ;
; -3.368 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 2.391      ;
; -3.324 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 2.347      ;
; -3.300 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 2.323      ;
; -3.267 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.539     ; 2.326      ;
; -3.258 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 2.282      ;
; -3.242 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.604      ;
; -3.216 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 2.240      ;
; -3.214 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 2.238      ;
; -3.213 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.702      ;
; -3.207 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.539     ; 2.266      ;
; -3.200 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.562      ;
; -3.199 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.746     ; 1.997      ;
; -3.188 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.677      ;
; -3.176 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.781     ; 2.214      ;
; -3.152 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.514      ;
; -3.150 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.539     ; 2.209      ;
; -3.143 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 2.167      ;
; -3.127 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.489      ;
; -3.107 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.596      ;
; -3.105 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 2.129      ;
; -3.096 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.585      ;
; -3.085 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.782     ; 2.247      ;
; -3.078 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 2.491      ;
; -3.076 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.736     ; 2.444      ;
; -3.073 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.740     ; 2.437      ;
; -3.070 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.747     ; 1.867      ;
; -3.051 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.736     ; 2.419      ;
; -3.043 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.405      ;
; -3.039 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.401      ;
; -3.036 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 2.398      ;
; -3.025 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 2.438      ;
; -3.017 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.782     ; 2.179      ;
; -3.016 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.505      ;
; -3.012 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.501      ;
; -3.005 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.740     ; 2.369      ;
; -3.003 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 2.373      ;
; -2.996 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.736     ; 2.364      ;
; -2.983 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 2.396      ;
; -2.976 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.782     ; 2.138      ;
; -2.959 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.736     ; 2.327      ;
; -2.955 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.745     ; 2.314      ;
; -2.951 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 2.364      ;
; -2.950 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 2.320      ;
; -2.908 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 2.321      ;
; -2.908 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 2.278      ;
; -2.902 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.696     ; 2.415      ;
; -2.901 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.782     ; 2.063      ;
; -2.901 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.736     ; 2.269      ;
; -2.896 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.385      ;
; -2.889 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.745     ; 2.248      ;
; -2.867 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 2.280      ;
; -2.849 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.696     ; 2.362      ;
; -2.840 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.745     ; 2.199      ;
; -2.833 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 2.203      ;
; -2.806 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 1.829      ;
; -2.746 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.745     ; 2.105      ;
; -2.723 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.539     ; 1.782      ;
; -2.702 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 1.726      ;
; -2.685 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.781     ; 1.723      ;
; -2.575 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.782     ; 1.737      ;
; -2.553 ; switch:SW|r_data.multiplier[7]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 1.915      ;
; -2.528 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.781     ; 1.566      ;
; -2.521 ; switch:SW|r_data.multiplicand[7] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.742     ; 2.010      ;
; -2.511 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.540     ; 1.569      ;
; -2.508 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 1.878      ;
; -2.499 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.740     ; 1.863      ;
; -2.430 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.743     ; 1.918      ;
; -2.413 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 1.826      ;
; -2.400 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 1.875      ;
; -2.399 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.736     ; 1.767      ;
; -2.396 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.803     ; 1.419      ;
; -2.393 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.801     ; 1.417      ;
; -2.367 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.698     ; 1.877      ;
; -2.352 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.sign   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -1.002     ; 1.586      ;
; -2.342 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.696     ; 1.855      ;
; -2.249 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.782     ; 1.411      ;
; -2.240 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.733     ; 1.715      ;
; -2.057 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.740     ; 1.421      ;
; -2.003 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.538     ; 1.415      ;
; -1.932 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.699     ; 1.441      ;
; -1.929 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.737     ; 1.296      ;
; -1.928 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.734     ; 1.297      ;
; -1.917 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.697     ; 1.429      ;
; -1.906 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.745     ; 1.265      ;
; -1.903 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.741     ; 1.265      ;
; -1.723 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.sign     ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.955     ; 1.104      ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                         ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.209 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 4.135      ;
; -3.204 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 4.130      ;
; -3.173 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 4.098      ;
; -3.159 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 4.084      ;
; -3.093 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 4.019      ;
; -3.088 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 4.014      ;
; -3.064 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.990      ;
; -3.063 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.989      ;
; -3.059 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.985      ;
; -3.057 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.982      ;
; -3.043 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.968      ;
; -3.028 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.953      ;
; -3.025 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.950      ;
; -3.014 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.939      ;
; -2.977 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.903      ;
; -2.972 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.898      ;
; -2.948 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.874      ;
; -2.947 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.873      ;
; -2.943 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.869      ;
; -2.941 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.866      ;
; -2.927 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.852      ;
; -2.918 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.844      ;
; -2.916 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.842      ;
; -2.912 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.837      ;
; -2.909 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.834      ;
; -2.898 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.823      ;
; -2.880 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.805      ;
; -2.880 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.805      ;
; -2.861 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.787      ;
; -2.856 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.782      ;
; -2.832 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.758      ;
; -2.831 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.757      ;
; -2.827 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.753      ;
; -2.825 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.750      ;
; -2.811 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.736      ;
; -2.802 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.728      ;
; -2.800 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.726      ;
; -2.796 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.721      ;
; -2.793 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.718      ;
; -2.782 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.707      ;
; -2.771 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.703      ;
; -2.771 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.697      ;
; -2.764 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.689      ;
; -2.764 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.689      ;
; -2.745 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.671      ;
; -2.740 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.666      ;
; -2.735 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.660      ;
; -2.716 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.642      ;
; -2.715 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.641      ;
; -2.711 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.637      ;
; -2.709 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.634      ;
; -2.695 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.620      ;
; -2.686 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.612      ;
; -2.684 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.610      ;
; -2.680 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.605      ;
; -2.677 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.602      ;
; -2.666 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.591      ;
; -2.655 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.587      ;
; -2.655 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.581      ;
; -2.648 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.573      ;
; -2.648 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.573      ;
; -2.629 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.555      ;
; -2.626 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.558      ;
; -2.624 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.550      ;
; -2.619 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.544      ;
; -2.600 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.526      ;
; -2.599 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.525      ;
; -2.595 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.521      ;
; -2.593 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.518      ;
; -2.579 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.504      ;
; -2.570 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.496      ;
; -2.568 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.494      ;
; -2.567 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.499      ;
; -2.564 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.489      ;
; -2.561 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.486      ;
; -2.550 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.475      ;
; -2.539 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.471      ;
; -2.539 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.465      ;
; -2.532 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.457      ;
; -2.532 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.457      ;
; -2.513 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.439      ;
; -2.510 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.442      ;
; -2.508 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.434      ;
; -2.503 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.428      ;
; -2.484 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.410      ;
; -2.483 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.409      ;
; -2.479 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.405      ;
; -2.477 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.402      ;
; -2.463 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.388      ;
; -2.460 ; adder:ADDER|r_product[4]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.392      ;
; -2.454 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.380      ;
; -2.452 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.378      ;
; -2.451 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.383      ;
; -2.448 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.373      ;
; -2.445 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.370      ;
; -2.436 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.368      ;
; -2.434 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.074     ; 3.359      ;
; -2.425 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.357      ;
; -2.423 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.067     ; 3.355      ;
; -2.423 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.073     ; 3.349      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.000     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.007     ; 0.655      ;
; 0.472     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.007     ; 0.683      ;
; 99996.531 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.362      ;
; 99996.559 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.334      ;
; 99996.691 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 3.234      ;
; 99996.702 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.191      ;
; 99996.710 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.216      ;
; 99996.710 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.183      ;
; 99996.720 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 3.205      ;
; 99996.730 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.196      ;
; 99996.759 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.167      ;
; 99996.759 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.134      ;
; 99996.759 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.134      ;
; 99996.772 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.121      ;
; 99996.807 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 3.118      ;
; 99996.809 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.117      ;
; 99996.814 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.079      ;
; 99996.815 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.078      ;
; 99996.818 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.075      ;
; 99996.826 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.100      ;
; 99996.826 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.100      ;
; 99996.836 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 3.089      ;
; 99996.846 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.080      ;
; 99996.875 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.051      ;
; 99996.886 ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 3.007      ;
; 99996.903 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.990      ;
; 99996.923 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.004      ;
; 99996.923 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.004      ;
; 99996.923 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.004      ;
; 99996.923 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 3.002      ;
; 99996.924 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.003      ;
; 99996.924 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 3.003      ;
; 99996.924 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.002      ;
; 99996.925 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 3.001      ;
; 99996.935 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.991      ;
; 99996.941 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.985      ;
; 99996.942 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.984      ;
; 99996.942 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.984      ;
; 99996.949 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.976      ;
; 99996.951 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.976      ;
; 99996.951 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.976      ;
; 99996.951 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.976      ;
; 99996.951 ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.942      ;
; 99996.952 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.973      ;
; 99996.952 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.975      ;
; 99996.952 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.975      ;
; 99996.962 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.964      ;
; 99996.964 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.962      ;
; 99996.972 ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.921      ;
; 99996.974 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.953      ;
; 99996.978 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.947      ;
; 99996.980 ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.913      ;
; 99996.985 ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.908      ;
; 99996.991 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.935      ;
; 99996.993 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.933      ;
; 99997.022 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.903      ;
; 99997.039 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.886      ;
; 99997.040 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.886      ;
; 99997.040 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.886      ;
; 99997.041 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.885      ;
; 99997.050 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.875      ;
; 99997.051 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.107     ; 2.841      ;
; 99997.053 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.874      ;
; 99997.057 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.869      ;
; 99997.058 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.868      ;
; 99997.058 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.868      ;
; 99997.061 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.865      ;
; 99997.062 ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.106     ; 2.831      ;
; 99997.065 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.860      ;
; 99997.068 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.857      ;
; 99997.078 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.848      ;
; 99997.079 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.846      ;
; 99997.080 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.846      ;
; 99997.094 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.831      ;
; 99997.102 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.825      ;
; 99997.102 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.825      ;
; 99997.102 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.825      ;
; 99997.103 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.824      ;
; 99997.103 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.824      ;
; 99997.106 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.821      ;
; 99997.106 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.821      ;
; 99997.106 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.821      ;
; 99997.107 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.820      ;
; 99997.107 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.820      ;
; 99997.107 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.819      ;
; 99997.109 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.817      ;
; 99997.138 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.787      ;
; 99997.147 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.778      ;
; 99997.150 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.776      ;
; 99997.151 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.776      ;
; 99997.151 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.776      ;
; 99997.151 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.776      ;
; 99997.152 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.775      ;
; 99997.152 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.775      ;
; 99997.155 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.074     ; 2.770      ;
; 99997.156 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.770      ;
; 99997.156 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.770      ;
; 99997.157 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.073     ; 2.769      ;
; 99997.158 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.769      ;
; 99997.158 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.072     ; 2.769      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.295 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.423      ; 0.612      ;
; 0.190  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.423      ; 0.597      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.841      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.841      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.598  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.842      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.599  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.843      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.600  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.844      ;
; 0.601  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.844      ;
; 0.602  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.602  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.603  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.847      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.848      ;
; 0.623  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.866      ;
; 0.884  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.128      ;
; 0.884  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.127      ;
; 0.884  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.127      ;
; 0.884  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.128      ;
; 0.884  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.128      ;
; 0.885  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.129      ;
; 0.887  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.131      ;
; 0.888  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.131      ;
; 0.888  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.132      ;
; 0.889  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.133      ;
; 0.889  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.133      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.134      ;
; 0.890  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.134      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.891  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.135      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.136      ;
; 0.892  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.136      ;
; 0.899  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.143      ;
; 0.901  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.145      ;
; 0.901  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.144      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.145      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.146      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.145      ;
; 0.902  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.146      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.146      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.147      ;
; 0.903  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.147      ;
; 0.983  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.227      ;
; 0.983  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.226      ;
; 0.983  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.226      ;
; 0.983  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.227      ;
; 0.983  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.227      ;
; 0.984  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.228      ;
; 0.986  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.230      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.232      ;
; 0.988  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.232      ;
; 0.994  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.238      ;
; 0.994  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.237      ;
; 0.994  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.238      ;
; 0.994  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.237      ;
; 0.995  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.238      ;
; 0.995  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.239      ;
; 0.997  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.241      ;
; 0.998  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.241      ;
; 0.998  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.242      ;
; 0.999  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.243      ;
; 0.999  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.243      ;
; 1.000  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.244      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.244      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.245      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.244      ;
; 1.001  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.245      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.246      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.245      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.246      ;
; 1.002  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.246      ;
; 1.009  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.252      ;
; 1.009  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.253      ;
; 1.011  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.255      ;
; 1.011  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.254      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.255      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.256      ;
; 1.012  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.255      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                     ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.163 ; i_start                                      ; control:SM|r_control.state[0]                ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 2.564      ; 2.602      ;
; 0.346  ; i_start                                      ; control:SM|r_control.state[0]                ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.500       ; 2.564      ; 2.611      ;
; 0.353  ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; control:SM|r_control.count[3]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; control:SM|o_show                            ; control:SM|o_show                            ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.353  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.597      ;
; 0.364  ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.608      ;
; 0.394  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[0]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.548      ;
; 0.394  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[4]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.548      ;
; 0.396  ; complement2:COMP2_MULTIPLICAND|comp2.val[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.750      ; 1.347      ;
; 0.399  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[1]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.553      ;
; 0.399  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[3]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.553      ;
; 0.417  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[0]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.628      ;
; 0.417  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[4]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.628      ;
; 0.422  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[1]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.633      ;
; 0.422  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[3]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.633      ;
; 0.442  ; complement2:COMP2_MULTIPLICAND|comp2.val[4]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.737      ; 1.380      ;
; 0.510  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[10]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.664      ;
; 0.511  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[6]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.665      ;
; 0.511  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[8]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.665      ;
; 0.512  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[2]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.666      ;
; 0.516  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[11]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.670      ;
; 0.517  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[5]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.671      ;
; 0.517  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[7]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.671      ;
; 0.517  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[9]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.671      ;
; 0.527  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.771      ;
; 0.527  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.771      ;
; 0.527  ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.771      ;
; 0.528  ; complement2:COMP2_MULTIPLICAND|comp2.val[5]  ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.741      ; 1.470      ;
; 0.532  ; complement2:COMP2_MULTIPLICAND|comp2.val[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.746      ; 1.479      ;
; 0.533  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[10]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.744      ;
; 0.534  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[6]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.745      ;
; 0.534  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[8]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.745      ;
; 0.535  ; complement2:COMP2_MULTIPLIER|comp2.val[6]    ; multiplier:MULTIPLIER|r_multiplier[6]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.801      ; 1.537      ;
; 0.535  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[2]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.746      ;
; 0.539  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[11]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.750      ;
; 0.540  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[5]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.751      ;
; 0.540  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[7]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.751      ;
; 0.540  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[9]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.010      ; 1.751      ;
; 0.543  ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.786      ;
; 0.579  ; complement2:COMP2_MULTIPLIER|comp2.val[5]    ; multiplier:MULTIPLIER|r_multiplier[5]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.799      ; 1.579      ;
; 0.594  ; complement2:COMP2_MULTIPLICAND|comp2.val[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.700      ; 1.495      ;
; 0.598  ; control:SM|r_control.count[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.842      ;
; 0.600  ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.600  ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.843      ;
; 0.601  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.845      ;
; 0.601  ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.844      ;
; 0.601  ; complement2:COMP2_MULTIPLIER|comp2.val[1]    ; multiplier:MULTIPLIER|r_multiplier[1]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.780      ; 1.582      ;
; 0.602  ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.602  ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.602  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.846      ;
; 0.602  ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.845      ;
; 0.603  ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.846      ;
; 0.603  ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.847      ;
; 0.604  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.848      ;
; 0.604  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.848      ;
; 0.605  ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.848      ;
; 0.606  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.850      ;
; 0.606  ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.850      ;
; 0.618  ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.861      ;
; 0.626  ; complement2:COMP2_MULTIPLIER|comp2.val[4]    ; multiplier:MULTIPLIER|r_multiplier[4]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.781      ; 1.608      ;
; 0.631  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.875      ;
; 0.633  ; multiplier:MULTIPLIER|r_multiplier[4]        ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.877      ;
; 0.649  ; complement2:COMP2_MULTIPLICAND|comp2.val[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.702      ; 1.552      ;
; 0.667  ; complement2:COMP2_MULTIPLIER|comp2.val[2]    ; multiplier:MULTIPLIER|r_multiplier[2]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.739      ; 1.607      ;
; 0.670  ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.914      ;
; 0.670  ; complement2:COMP2_MULTIPLICAND|comp2.val[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.541      ; 1.412      ;
; 0.672  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.915      ;
; 0.674  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.917      ;
; 0.678  ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.922      ;
; 0.680  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.923      ;
; 0.682  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.925      ;
; 0.687  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.930      ;
; 0.687  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.930      ;
; 0.689  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.932      ;
; 0.689  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.932      ;
; 0.691  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.934      ;
; 0.693  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.936      ;
; 0.694  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.937      ;
; 0.695  ; control:SM|r_control.state[1]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.939      ;
; 0.696  ; control:SM|r_control.state[1]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.940      ;
; 0.696  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.939      ;
; 0.699  ; complement2:COMP2_MULTIPLIER|comp2.val[0]    ; multiplier:MULTIPLIER|r_multiplier[0]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.731      ; 1.631      ;
; 0.701  ; complement2:COMP2_MULTIPLICAND|comp2.val[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.543      ; 1.445      ;
; 0.712  ; complement2:COMP2_MULTIPLIER|comp2.val[3]    ; multiplier:MULTIPLIER|r_multiplier[3]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.744      ; 1.657      ;
; 0.719  ; complement2:COMP2_MULTIPLIER|comp2.val[7]    ; multiplier:MULTIPLIER|r_multiplier[7]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.739      ; 1.659      ;
; 0.745  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.989      ;
; 0.748  ; adder:ADDER|r_product[10]                    ; adder:ADDER|r_product[10]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.991      ;
; 0.748  ; adder:ADDER|r_product[12]                    ; adder:ADDER|r_product[12]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.991      ;
; 0.752  ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.072      ; 0.995      ;
; 0.752  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.073      ; 0.996      ;
; 0.755  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_sign            ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.952      ; 1.908      ;
; 0.763  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[14]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.953      ; 1.917      ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_start'                                                                                                                                           ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 1.415 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 0.835      ;
; 1.434 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 0.838      ;
; 1.434 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 0.840      ;
; 1.556 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 1.236      ;
; 1.618 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.351     ; 1.297      ;
; 1.657 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.558     ; 1.129      ;
; 1.660 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.561     ; 1.129      ;
; 1.704 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 1.171      ;
; 1.712 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.567     ; 1.175      ;
; 1.725 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.sign     ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.791     ; 0.964      ;
; 1.725 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.557     ; 1.198      ;
; 1.734 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.560     ; 1.204      ;
; 1.738 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.500     ; 1.268      ;
; 1.745 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.353     ; 1.422      ;
; 1.750 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.499     ; 1.281      ;
; 1.751 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.574     ; 1.207      ;
; 1.782 ; switch:SW|r_data.multiplier[7]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 1.249      ;
; 1.820 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.562     ; 1.288      ;
; 1.831 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.352     ; 1.509      ;
; 1.834 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.254      ;
; 1.851 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.498     ; 1.383      ;
; 1.865 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.285      ;
; 1.884 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 1.290      ;
; 1.887 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 1.291      ;
; 1.947 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.499     ; 1.478      ;
; 2.003 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.423      ;
; 2.033 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.534     ; 1.529      ;
; 2.050 ; switch:SW|r_data.multiplicand[7] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 1.510      ;
; 2.080 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.534     ; 1.576      ;
; 2.085 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.567     ; 1.548      ;
; 2.134 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.352     ; 1.812      ;
; 2.143 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 1.823      ;
; 2.188 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.562     ; 1.656      ;
; 2.205 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.575     ; 1.660      ;
; 2.205 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.352     ; 1.883      ;
; 2.245 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.352     ; 1.923      ;
; 2.250 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.670      ;
; 2.253 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 1.933      ;
; 2.261 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.571     ; 1.720      ;
; 2.268 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.688      ;
; 2.271 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 1.951      ;
; 2.284 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.sign   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.841     ; 1.473      ;
; 2.343 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 2.023      ;
; 2.349 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.557     ; 1.822      ;
; 2.349 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.769      ;
; 2.361 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 2.041      ;
; 2.367 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.557     ; 1.840      ;
; 2.378 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.798      ;
; 2.379 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 1.785      ;
; 2.381 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.567     ; 1.844      ;
; 2.382 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.350     ; 2.062      ;
; 2.396 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.610     ; 1.816      ;
; 2.397 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 1.803      ;
; 2.403 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.498     ; 1.935      ;
; 2.439 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.557     ; 1.912      ;
; 2.439 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 1.845      ;
; 2.442 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.498     ; 1.974      ;
; 2.462 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.567     ; 1.925      ;
; 2.478 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 1.884      ;
; 2.478 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.557     ; 1.951      ;
; 2.479 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.560     ; 1.949      ;
; 2.491 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.567     ; 1.954      ;
; 2.496 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 1.963      ;
; 2.497 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.560     ; 1.967      ;
; 2.501 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.562     ; 1.969      ;
; 2.507 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.624     ; 1.913      ;
; 2.530 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.562     ; 1.998      ;
; 2.531 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 1.935      ;
; 2.549 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 1.953      ;
; 2.559 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 2.026      ;
; 2.563 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.560     ; 2.033      ;
; 2.569 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.560     ; 2.039      ;
; 2.572 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 1.976      ;
; 2.573 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.033      ;
; 2.577 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 2.044      ;
; 2.582 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 2.049      ;
; 2.604 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.574     ; 2.060      ;
; 2.608 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.560     ; 2.078      ;
; 2.621 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 2.025      ;
; 2.627 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.087      ;
; 2.630 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 2.034      ;
; 2.647 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 2.114      ;
; 2.658 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 2.125      ;
; 2.659 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.626     ; 2.063      ;
; 2.683 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.143      ;
; 2.687 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.563     ; 2.154      ;
; 2.701 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.161      ;
; 2.773 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.233      ;
; 2.788 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.248      ;
; 2.812 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.570     ; 2.272      ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_start'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_start ; Rise       ; i_start                                     ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; i_start~input|o                             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[0]|dataa       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[2]|dataa       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[4]|dataa       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[5]|dataa       ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ;
; 0.471  ; 0.471        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ;
; 0.477  ; 0.477        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[1]|datad       ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[7]|datad       ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ;
; 0.480  ; 0.480        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ;
; 0.482  ; 0.482        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ;
; 0.483  ; 0.483        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ;
; 0.484  ; 0.484        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[0]|dataa         ;
; 0.486  ; 0.486        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ;
; 0.493  ; 0.493        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.sign|datad         ;
; 0.495  ; 0.495        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.sign|datac           ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[3]|dataa       ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[4]|datab         ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[5]|dataa         ;
; 0.496  ; 0.496        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[6]|dataa         ;
; 0.496  ; 0.496        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.sign   ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[6]|dataa       ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[1]|datab         ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[2]|dataa         ;
; 0.497  ; 0.497        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[7]|dataa         ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.sign     ;
; 0.498  ; 0.498        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[3]|dataa         ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[3]|dataa         ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[3]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[6]|dataa       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[2]|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[7]|dataa         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.sign     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; i_start~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; i_start~input|i                             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[1]|datab         ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[4]|datab         ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[5]|dataa         ;
; 0.501  ; 0.501        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[6]|dataa         ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.sign|datac           ;
; 0.502  ; 0.502        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.sign   ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.sign|datad         ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ;
; 0.510  ; 0.510        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ;
; 0.511  ; 0.511        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[0]|dataa         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ;
; 0.514  ; 0.514        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ;
; 0.516  ; 0.516        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ;
; 0.517  ; 0.517        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[1]|datad       ;
; 0.519  ; 0.519        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[7]|datad       ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ;
; 0.522  ; 0.522        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[0]|dataa       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[2]|dataa       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[4]|dataa       ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[5]|dataa       ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; i_start~input|o                             ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[0]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[10]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[11]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[12]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[13]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[14]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[15]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[1]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[2]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[3]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[4]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[5]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[6]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[7]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[8]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[9]      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_sign            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|o_show                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.267  ; 0.485        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; 0.278  ; 0.496        ; 0.218          ; High Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.887  ; 9.887        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.916  ; 9.916        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.931  ; 9.931        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.068 ; 10.068       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.084 ; 10.084       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.112 ; 10.112       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.711 ; 49999.929    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.713 ; 49999.931    ; 0.218          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.880 ; 50000.066    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.882 ; 50000.068    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.883 ; 50000.069    ; 0.186          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
; 49999.969 ; 49999.969    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[9]|clk                                           ;
; 49999.971 ; 49999.971    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.973 ; 49999.973    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.237 ; 2.394 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.224 ; 0.230 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.414 ; 2.603 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.485 ; 2.711 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.640 ; 2.854 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.447 ; 2.663 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.452 ; 2.648 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.212 ; 2.475 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.155 ; 2.410 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.166 ; 2.418 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.265 ; 2.539 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.136 ; 2.373 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 3.704 ; 3.899 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.253 ; 2.512 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.229 ; 2.483 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.113 ; 2.351 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.433 ; 2.654 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.710 ; 2.908 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.123 ; 2.360 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.137 ; 2.397 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.749 ; -1.927 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.133  ; 0.124  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.971 ; -2.151 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.040 ; -2.255 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.188 ; -2.392 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.003 ; -2.209 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.007 ; -2.194 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.777 ; -2.028 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.723 ; -1.965 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.733 ; -1.973 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.827 ; -2.088 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.705 ; -1.931 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -3.210 ; -3.395 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.816 ; -2.064 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.793 ; -2.035 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.682 ; -1.910 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.989 ; -2.199 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -2.255 ; -2.444 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.692 ; -1.917 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.705 ; -1.953 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.920  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.450 ; 10.229 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.540  ; 9.479  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.020  ; 8.884  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.057 ; 10.834 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.438  ; 9.335  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.800 ; 11.564 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.573  ; 9.508  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.624 ; 12.364 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.185 ; 11.127 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.689 ; 11.430 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.853 ; 12.585 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.422  ; 9.311  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.445 ; 11.197 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.093 ; 9.973  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.839 ; 10.788 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.059 ; 11.843 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.551 ; 12.295 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.779  ; 10.021 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 4.934  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.728  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.964  ; 8.760  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.458  ; 8.360  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.467  ; 7.369  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.517  ; 9.261  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.999  ; 7.907  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.356 ; 10.060 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.134  ; 8.079  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.053 ; 10.810 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.762  ; 9.710  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.023 ; 9.806  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.282 ; 11.061 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.068  ; 7.954  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.908  ; 9.630  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.497  ; 8.414  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 9.239  ; 9.227  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.598 ; 10.382 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.574 ; 10.339 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 8.778  ; 9.026  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 4.741  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; i_start                                            ; -1.734 ; -24.416       ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.257 ; -37.211       ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.076  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -0.349 ; -0.741        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.123 ; -0.123        ;
; i_start                                            ; 0.969  ; 0.000         ;
+----------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                               ;
+----------------------------------------------------+-----------+---------------+
; Clock                                              ; Slack     ; End Point TNS ;
+----------------------------------------------------+-----------+---------------+
; i_start                                            ; -3.000    ; -3.000        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; -1.000    ; -85.000       ;
; i_clk                                              ; 9.574     ; 0.000         ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 49999.779 ; 0.000         ;
+----------------------------------------------------+-----------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_start'                                                                                                                                           ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.734 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.649     ; 1.293      ;
; -1.679 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 1.334      ;
; -1.635 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 1.290      ;
; -1.616 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 1.271      ;
; -1.613 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 1.268      ;
; -1.585 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 1.240      ;
; -1.569 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 1.224      ;
; -1.539 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 1.195      ;
; -1.530 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 1.186      ;
; -1.515 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.649     ; 1.074      ;
; -1.495 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 1.194      ;
; -1.493 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.360      ;
; -1.484 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.351      ;
; -1.484 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 1.183      ;
; -1.475 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.410      ;
; -1.473 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 1.129      ;
; -1.473 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 1.129      ;
; -1.471 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.406      ;
; -1.468 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.649     ; 1.027      ;
; -1.463 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 1.127      ;
; -1.462 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 1.118      ;
; -1.446 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 1.188      ;
; -1.441 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 1.322      ;
; -1.430 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.297      ;
; -1.427 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.294      ;
; -1.427 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.294      ;
; -1.426 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.361      ;
; -1.425 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 1.124      ;
; -1.417 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.352      ;
; -1.416 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.283      ;
; -1.411 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 1.292      ;
; -1.405 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.340      ;
; -1.403 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.654     ; 1.271      ;
; -1.402 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 1.144      ;
; -1.387 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 1.268      ;
; -1.380 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 1.273      ;
; -1.380 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 1.122      ;
; -1.376 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 1.269      ;
; -1.366 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 1.247      ;
; -1.359 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.626     ; 1.254      ;
; -1.359 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.654     ; 1.227      ;
; -1.347 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.282      ;
; -1.344 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.658     ; 1.208      ;
; -1.341 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 1.222      ;
; -1.339 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.206      ;
; -1.336 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 1.078      ;
; -1.335 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.658     ; 1.199      ;
; -1.334 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.269      ;
; -1.331 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 1.224      ;
; -1.329 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.626     ; 1.224      ;
; -1.322 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 1.215      ;
; -1.319 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 0.974      ;
; -1.317 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 1.198      ;
; -1.310 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 1.203      ;
; -1.305 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.626     ; 1.200      ;
; -1.277 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.605     ; 1.250      ;
; -1.267 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.658     ; 1.131      ;
; -1.259 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.626     ; 1.154      ;
; -1.258 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 0.914      ;
; -1.257 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 0.921      ;
; -1.255 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.658     ; 1.119      ;
; -1.247 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.605     ; 1.220      ;
; -1.232 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 0.931      ;
; -1.178 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 0.842      ;
; -1.174 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 0.916      ;
; -1.149 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.537     ; 0.848      ;
; -1.148 ; switch:SW|r_data.multiplier[7]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 1.015      ;
; -1.136 ; switch:SW|r_data.multiplicand[7] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.071      ;
; -1.122 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.686     ; 0.777      ;
; -1.119 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.685     ; 0.775      ;
; -1.111 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.654     ; 0.979      ;
; -1.106 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.626     ; 1.001      ;
; -1.098 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 0.979      ;
; -1.086 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.sign   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.779     ; 0.890      ;
; -1.079 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.645     ; 1.014      ;
; -1.067 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.657     ; 0.987      ;
; -1.028 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.670     ; 0.770      ;
; -1.023 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 0.916      ;
; -1.021 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.607     ; 0.992      ;
; -1.014 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.657     ; 0.934      ;
; -0.991 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.605     ; 0.964      ;
; -0.911 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.654     ; 0.779      ;
; -0.886 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.535     ; 0.767      ;
; -0.822 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.658     ; 0.686      ;
; -0.816 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.655     ; 0.683      ;
; -0.802 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.626     ; 0.697      ;
; -0.801 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.629     ; 0.694      ;
; -0.794 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.607     ; 0.765      ;
; -0.783 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.605     ; 0.756      ;
; -0.714 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.sign     ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 1.000        ; -0.755     ; 0.609      ;
+--------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                         ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.257 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.202      ;
; -1.253 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.198      ;
; -1.235 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.179      ;
; -1.227 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.171      ;
; -1.205 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.149      ;
; -1.197 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.141      ;
; -1.193 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.138      ;
; -1.189 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.134      ;
; -1.189 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.134      ;
; -1.185 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.130      ;
; -1.174 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.119      ;
; -1.167 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.111      ;
; -1.159 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.103      ;
; -1.151 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.095      ;
; -1.137 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.081      ;
; -1.129 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.073      ;
; -1.125 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.070      ;
; -1.121 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.066      ;
; -1.121 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.065      ;
; -1.121 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.066      ;
; -1.117 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.062      ;
; -1.110 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.055      ;
; -1.106 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.051      ;
; -1.100 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.045      ;
; -1.099 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.043      ;
; -1.091 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.035      ;
; -1.083 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.027      ;
; -1.078 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.022      ;
; -1.069 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.013      ;
; -1.061 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 2.005      ;
; -1.057 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 2.002      ;
; -1.053 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.998      ;
; -1.053 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.997      ;
; -1.053 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.998      ;
; -1.049 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.994      ;
; -1.048 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.992      ;
; -1.042 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.987      ;
; -1.038 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.983      ;
; -1.036 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.981      ;
; -1.032 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.977      ;
; -1.031 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.975      ;
; -1.023 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.967      ;
; -1.015 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.959      ;
; -1.010 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.954      ;
; -1.004 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.953      ;
; -1.001 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.945      ;
; -0.993 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.937      ;
; -0.989 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.934      ;
; -0.985 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.930      ;
; -0.985 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.929      ;
; -0.985 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.930      ;
; -0.981 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.926      ;
; -0.980 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.924      ;
; -0.976 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.925      ;
; -0.974 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.919      ;
; -0.970 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.915      ;
; -0.968 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.913      ;
; -0.964 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.909      ;
; -0.963 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.907      ;
; -0.957 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.906      ;
; -0.955 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.899      ;
; -0.947 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.891      ;
; -0.942 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.886      ;
; -0.940 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.889      ;
; -0.936 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.885      ;
; -0.933 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.877      ;
; -0.925 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.869      ;
; -0.924 ; adder:ADDER|r_product[4]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.873      ;
; -0.921 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.866      ;
; -0.917 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.862      ;
; -0.917 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.866      ;
; -0.917 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.861      ;
; -0.917 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.862      ;
; -0.913 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.862      ;
; -0.913 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.858      ;
; -0.912 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.856      ;
; -0.908 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.857      ;
; -0.906 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.851      ;
; -0.902 ; multiplier:MULTIPLIER|r_multiplier[5] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.847      ;
; -0.900 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.845      ;
; -0.896 ; multiplier:MULTIPLIER|r_multiplier[6] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.841      ;
; -0.895 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.839      ;
; -0.889 ; adder:ADDER|r_product[0]              ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.838      ;
; -0.887 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.831      ;
; -0.879 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.823      ;
; -0.874 ; multiplier:MULTIPLIER|r_multiplier[2] ; comp2Product:COMP2_PRODUCT|r_product[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.818      ;
; -0.872 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.821      ;
; -0.868 ; adder:ADDER|r_product[2]              ; comp2Product:COMP2_PRODUCT|r_product[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.817      ;
; -0.865 ; multiplier:MULTIPLIER|r_multiplier[1] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.809      ;
; -0.860 ; adder:ADDER|r_product[4]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.809      ;
; -0.857 ; multiplier:MULTIPLIER|r_multiplier[4] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.801      ;
; -0.856 ; adder:ADDER|r_product[3]              ; comp2Product:COMP2_PRODUCT|r_product[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.805      ;
; -0.856 ; adder:ADDER|r_product[4]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.805      ;
; -0.853 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.798      ;
; -0.852 ; adder:ADDER|r_product[3]              ; comp2Product:COMP2_PRODUCT|r_product[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.801      ;
; -0.849 ; multiplier:MULTIPLIER|r_multiplier[7] ; comp2Product:COMP2_PRODUCT|r_product[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.794      ;
; -0.849 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.798      ;
; -0.849 ; multiplier:MULTIPLIER|r_multiplier[3] ; comp2Product:COMP2_PRODUCT|r_product[6]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.043     ; 1.793      ;
; -0.849 ; multiplier:MULTIPLIER|r_multiplier[0] ; comp2Product:COMP2_PRODUCT|r_product[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.042     ; 1.794      ;
; -0.845 ; adder:ADDER|r_product[1]              ; comp2Product:COMP2_PRODUCT|r_product[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.000        ; -0.038     ; 1.794      ;
+--------+---------------------------------------+------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                               ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack     ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.076     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.500        ; -0.116     ; 0.350      ;
; 0.567     ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1.000        ; -0.116     ; 0.359      ;
; 99998.129 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.815      ;
; 99998.133 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.811      ;
; 99998.133 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.789      ;
; 99998.148 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.774      ;
; 99998.155 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.790      ;
; 99998.159 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.786      ;
; 99998.169 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.776      ;
; 99998.197 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.747      ;
; 99998.201 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.743      ;
; 99998.207 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.738      ;
; 99998.214 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.708      ;
; 99998.215 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.707      ;
; 99998.215 ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.707      ;
; 99998.223 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.722      ;
; 99998.227 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.718      ;
; 99998.236 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.709      ;
; 99998.237 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.708      ;
; 99998.244 ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.678      ;
; 99998.265 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.679      ;
; 99998.269 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.675      ;
; 99998.273 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.649      ;
; 99998.274 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.671      ;
; 99998.275 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.670      ;
; 99998.280 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.664      ;
; 99998.284 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.660      ;
; 99998.291 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.654      ;
; 99998.291 ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.631      ;
; 99998.294 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.651      ;
; 99998.294 ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.628      ;
; 99998.295 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.650      ;
; 99998.298 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.647      ;
; 99998.304 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.641      ;
; 99998.304 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.641      ;
; 99998.305 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.640      ;
; 99998.309 ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.613      ;
; 99998.313 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.632      ;
; 99998.315 ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.607      ;
; 99998.333 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.611      ;
; 99998.335 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.609      ;
; 99998.337 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.607      ;
; 99998.339 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.605      ;
; 99998.339 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.607      ;
; 99998.342 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.603      ;
; 99998.342 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.603      ;
; 99998.342 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.580      ;
; 99998.343 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.602      ;
; 99998.348 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.596      ;
; 99998.352 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.592      ;
; 99998.359 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.586      ;
; 99998.360 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.066     ; 1.561      ;
; 99998.362 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.583      ;
; 99998.363 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.582      ;
; 99998.366 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.579      ;
; 99998.366 ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.556      ;
; 99998.367 ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.555      ;
; 99998.372 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.573      ;
; 99998.372 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.573      ;
; 99998.372 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.573      ;
; 99998.373 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.572      ;
; 99998.375 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.569      ;
; 99998.379 ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.543      ;
; 99998.380 ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.542      ;
; 99998.386 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.560      ;
; 99998.386 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.560      ;
; 99998.387 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.559      ;
; 99998.387 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.559      ;
; 99998.387 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.559      ;
; 99998.388 ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.558      ;
; 99998.401 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.543      ;
; 99998.401 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.543      ;
; 99998.401 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.545      ;
; 99998.401 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.545      ;
; 99998.402 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.544      ;
; 99998.402 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.544      ;
; 99998.403 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.541      ;
; 99998.403 ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.543      ;
; 99998.405 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.539      ;
; 99998.407 ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.537      ;
; 99998.410 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.535      ;
; 99998.410 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.535      ;
; 99998.411 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.534      ;
; 99998.411 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.534      ;
; 99998.416 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.528      ;
; 99998.420 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.524      ;
; 99998.427 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.518      ;
; 99998.428 ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|o_clk         ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.065     ; 1.494      ;
; 99998.430 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.515      ;
; 99998.431 ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.514      ;
; 99998.434 ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.511      ;
; 99998.440 ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.505      ;
; 99998.440 ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.505      ;
; 99998.440 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.505      ;
; 99998.441 ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.504      ;
; 99998.443 ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.043     ; 1.501      ;
; 99998.454 ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.492      ;
; 99998.462 ; clkDivider:CLOCK_DIVIDER|r_counter[3]  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.483      ;
; 99998.464 ; clkDivider:CLOCK_DIVIDER|r_counter[7]  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.042     ; 1.481      ;
; 99998.467 ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 100000.000   ; -0.041     ; 1.479      ;
+-----------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                                                                                                     ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.349 ; i_start                                      ; control:SM|r_control.state[0]                ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 1.524      ; 1.289      ;
; -0.057 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[4]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.811      ;
; -0.056 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[1]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.812      ;
; -0.056 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[3]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.812      ;
; -0.051 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[0]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.817      ;
; -0.047 ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[4]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.853      ;
; -0.046 ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[1]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.854      ;
; -0.046 ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[3]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.854      ;
; -0.041 ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[0]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.859      ;
; -0.038 ; complement2:COMP2_MULTIPLICAND|comp2.val[1]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.653      ; 0.729      ;
; -0.032 ; complement2:COMP2_MULTIPLIER|comp2.val[6]    ; multiplier:MULTIPLIER|r_multiplier[6]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.685      ; 0.767      ;
; -0.017 ; complement2:COMP2_MULTIPLICAND|comp2.val[4]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.630      ; 0.727      ;
; -0.010 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[2]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.858      ;
; -0.010 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[6]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.858      ;
; -0.010 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[8]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.858      ;
; -0.010 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[10]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.858      ;
; -0.010 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[11]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.858      ;
; -0.009 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[5]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.859      ;
; -0.009 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[7]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.859      ;
; -0.009 ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[9]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.859      ;
; -0.008 ; complement2:COMP2_MULTIPLIER|comp2.val[5]    ; multiplier:MULTIPLIER|r_multiplier[5]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.684      ; 0.790      ;
; 0.000  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[2]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.900      ;
; 0.000  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[6]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.900      ;
; 0.000  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[8]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.900      ;
; 0.000  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[10]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.900      ;
; 0.000  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[11]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.900      ;
; 0.001  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[5]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.901      ;
; 0.001  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[7]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.901      ;
; 0.001  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[9]      ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 0.901      ;
; 0.007  ; complement2:COMP2_MULTIPLICAND|comp2.val[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.649      ; 0.770      ;
; 0.042  ; complement2:COMP2_MULTIPLICAND|comp2.val[5]  ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.633      ; 0.789      ;
; 0.052  ; complement2:COMP2_MULTIPLIER|comp2.val[1]    ; multiplier:MULTIPLIER|r_multiplier[1]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.670      ; 0.836      ;
; 0.069  ; complement2:COMP2_MULTIPLICAND|comp2.val[2]  ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.609      ; 0.792      ;
; 0.070  ; complement2:COMP2_MULTIPLIER|comp2.val[0]    ; multiplier:MULTIPLIER|r_multiplier[0]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.656      ; 0.840      ;
; 0.078  ; complement2:COMP2_MULTIPLIER|comp2.val[4]    ; multiplier:MULTIPLIER|r_multiplier[4]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.670      ; 0.862      ;
; 0.085  ; complement2:COMP2_MULTIPLIER|comp2.val[7]    ; multiplier:MULTIPLIER|r_multiplier[7]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.654      ; 0.853      ;
; 0.093  ; complement2:COMP2_MULTIPLIER|comp2.val[2]    ; multiplier:MULTIPLIER|r_multiplier[2]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.654      ; 0.861      ;
; 0.098  ; complement2:COMP2_MULTIPLICAND|comp2.val[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.611      ; 0.823      ;
; 0.107  ; complement2:COMP2_MULTIPLIER|comp2.val[3]    ; multiplier:MULTIPLIER|r_multiplier[3]        ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.658      ; 0.879      ;
; 0.108  ; complement2:COMP2_MULTIPLICAND|comp2.val[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.539      ; 0.761      ;
; 0.114  ; complement2:COMP2_MULTIPLICAND|comp2.val[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.541      ; 0.769      ;
; 0.115  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_sign            ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 0.983      ;
; 0.125  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_sign            ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 1.025      ;
; 0.138  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[12]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 1.006      ;
; 0.146  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[14]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 1.014      ;
; 0.147  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[13]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 1.015      ;
; 0.147  ; complement2:COMP2_MULTIPLIER|comp2.sign      ; comp2Product:COMP2_PRODUCT|r_product[15]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.754      ; 1.015      ;
; 0.148  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[12]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 1.048      ;
; 0.156  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[14]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 1.056      ;
; 0.157  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[13]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 1.057      ;
; 0.157  ; complement2:COMP2_MULTIPLICAND|comp2.sign    ; comp2Product:COMP2_PRODUCT|r_product[15]     ; i_start                        ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.786      ; 1.057      ;
; 0.181  ; control:SM|r_control.state[1]                ; control:SM|r_control.state[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; control:SM|r_control.count[1]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; control:SM|r_control.count[2]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; control:SM|r_control.count[3]                ; control:SM|r_control.count[3]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; control:SM|o_show                            ; control:SM|o_show                            ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|shift              ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.181  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.307      ;
; 0.188  ; control:SM|r_control.count[0]                ; control:SM|r_control.count[0]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.314      ;
; 0.257  ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.041      ; 0.382      ;
; 0.259  ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.385      ;
; 0.259  ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.385      ;
; 0.260  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.386      ;
; 0.299  ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; adder:ADDER|r_product[6]                     ; adder:ADDER|r_product[6]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; adder:ADDER|r_product[15]                    ; adder:ADDER|r_product[15]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; adder:ADDER|r_product[1]                     ; adder:ADDER|r_product[1]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[2]                     ; adder:ADDER|r_product[2]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[3]                     ; adder:ADDER|r_product[3]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[4]                     ; adder:ADDER|r_product[4]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[5]                     ; adder:ADDER|r_product[5]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[8]                     ; adder:ADDER|r_product[8]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[11]                    ; adder:ADDER|r_product[11]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[13]                    ; adder:ADDER|r_product[13]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; adder:ADDER|r_product[14]                    ; adder:ADDER|r_product[14]                    ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; control:SM|r_control.count[1]                ; control:SM|r_control.count[2]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; adder:ADDER|r_product[9]                     ; adder:ADDER|r_product[9]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.428      ;
; 0.303  ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.429      ;
; 0.305  ; adder:ADDER|r_product[0]                     ; adder:ADDER|r_product[0]                     ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.431      ;
; 0.314  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.440      ;
; 0.318  ; multiplier:MULTIPLIER|r_multiplier[4]        ; multiplier:MULTIPLIER|r_multiplier[3]        ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.444      ;
; 0.320  ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.446      ;
; 0.326  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[13] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.452      ;
; 0.327  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.453      ;
; 0.327  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.453      ;
; 0.328  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[14] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.454      ;
; 0.329  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.455      ;
; 0.329  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[11] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.455      ;
; 0.330  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.456      ;
; 0.333  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[12] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.459      ;
; 0.333  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[15] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.459      ;
; 0.335  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.461      ;
; 0.335  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[10] ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.461      ;
; 0.337  ; multiplicand:MULTIPLICAND|shift              ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.463      ;
; 0.340  ; control:SM|r_control.count[0]                ; control:SM|r_control.count[1]                ; clkDivider:CLOCK_DIVIDER|o_clk ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.000        ; 0.042      ; 0.466      ;
+--------+----------------------------------------------+----------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                             ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; -0.123 ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.141      ; 0.307      ;
; 0.297  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.423      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.298  ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.424      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.299  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.425      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.300  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.426      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.301  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.427      ;
; 0.302  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.302  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.428      ;
; 0.310  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.436      ;
; 0.384  ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk         ; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.500       ; 0.141      ; 0.314      ;
; 0.446  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.572      ;
; 0.447  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.447  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.573      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.448  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.574      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.449  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.575      ;
; 0.457  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.583      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.458  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.584      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.459  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.585      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.460  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.586      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.461  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.587      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.462  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.588      ;
; 0.463  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.463  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.589      ;
; 0.509  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.635      ;
; 0.510  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.636      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.511  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.637      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.512  ; clkDivider:CLOCK_DIVIDER|r_counter[15] ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.638      ;
; 0.513  ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.639      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[11] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[1]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.514  ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; clkDivider:CLOCK_DIVIDER|r_counter[30] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.640      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.515  ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.641      ;
; 0.523  ; clkDivider:CLOCK_DIVIDER|r_counter[8]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.648      ;
; 0.523  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.648      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[5]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; clkDivider:CLOCK_DIVIDER|r_counter[17] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[16] ; clkDivider:CLOCK_DIVIDER|r_counter[19] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.524  ; clkDivider:CLOCK_DIVIDER|r_counter[22] ; clkDivider:CLOCK_DIVIDER|r_counter[25] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.650      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; clkDivider:CLOCK_DIVIDER|r_counter[13] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[20] ; clkDivider:CLOCK_DIVIDER|r_counter[23] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[18] ; clkDivider:CLOCK_DIVIDER|r_counter[21] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[24] ; clkDivider:CLOCK_DIVIDER|r_counter[27] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.651      ;
; 0.525  ; clkDivider:CLOCK_DIVIDER|r_counter[9]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.650      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[28] ; clkDivider:CLOCK_DIVIDER|r_counter[31] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[26] ; clkDivider:CLOCK_DIVIDER|r_counter[29] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[12] ; clkDivider:CLOCK_DIVIDER|r_counter[14] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.041      ; 0.651      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[0]  ; clkDivider:CLOCK_DIVIDER|r_counter[4]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.526  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; clkDivider:CLOCK_DIVIDER|r_counter[10] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.652      ;
; 0.527  ; clkDivider:CLOCK_DIVIDER|r_counter[2]  ; clkDivider:CLOCK_DIVIDER|r_counter[6]  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.042      ; 0.653      ;
+--------+----------------------------------------+----------------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_start'                                                                                                                                           ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                                     ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.969 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.427      ;
; 0.986 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 0.431      ;
; 0.987 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 0.430      ;
; 1.012 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 0.612      ;
; 1.062 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.431     ; 0.661      ;
; 1.065 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 0.578      ;
; 1.070 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 0.581      ;
; 1.071 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.518     ; 0.583      ;
; 1.071 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.520     ; 0.581      ;
; 1.102 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 0.586      ;
; 1.106 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.488     ; 0.648      ;
; 1.107 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.487     ; 0.650      ;
; 1.108 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 0.588      ;
; 1.109 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.sign     ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.660     ; 0.479      ;
; 1.124 ; switch:SW|r_data.multiplier[7]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 0.608      ;
; 1.132 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.433     ; 0.729      ;
; 1.132 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.486     ; 0.676      ;
; 1.141 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 0.621      ;
; 1.155 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.613      ;
; 1.165 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.545     ; 0.650      ;
; 1.169 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.487     ; 0.712      ;
; 1.188 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.646      ;
; 1.190 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.432     ; 0.788      ;
; 1.205 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 0.650      ;
; 1.210 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 0.653      ;
; 1.251 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.539     ; 0.742      ;
; 1.262 ; switch:SW|r_data.multiplicand[7] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 0.746      ;
; 1.266 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.724      ;
; 1.302 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 0.782      ;
; 1.304 ; switch:SW|r_data.multiplier[8]   ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.539     ; 0.795      ;
; 1.326 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 0.926      ;
; 1.346 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.432     ; 0.944      ;
; 1.363 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.545     ; 0.848      ;
; 1.375 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.551     ; 0.854      ;
; 1.381 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.547     ; 0.864      ;
; 1.387 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.432     ; 0.985      ;
; 1.393 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 0.993      ;
; 1.399 ; switch:SW|r_data.multiplicand[8] ; complement2:COMP2_MULTIPLICAND|comp2.sign   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.687     ; 0.742      ;
; 1.401 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.859      ;
; 1.406 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 1.006      ;
; 1.412 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 0.925      ;
; 1.414 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.432     ; 1.012      ;
; 1.415 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.873      ;
; 1.425 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 1.025      ;
; 1.425 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 0.938      ;
; 1.441 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.486     ; 0.985      ;
; 1.447 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 1.047      ;
; 1.461 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 0.941      ;
; 1.462 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.920      ;
; 1.466 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 0.979      ;
; 1.468 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.486     ; 1.012      ;
; 1.474 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.430     ; 1.074      ;
; 1.480 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.938      ;
; 1.481 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 0.926      ;
; 1.485 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 0.996      ;
; 1.487 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.572     ; 0.945      ;
; 1.493 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.517     ; 1.006      ;
; 1.495 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 0.940      ;
; 1.498 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 1.009      ;
; 1.503 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 0.948      ;
; 1.506 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.545     ; 0.991      ;
; 1.508 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 0.988      ;
; 1.509 ; switch:SW|r_data.multiplier[6]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 0.993      ;
; 1.517 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 1.028      ;
; 1.524 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.545     ; 1.009      ;
; 1.526 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 1.006      ;
; 1.539 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 1.050      ;
; 1.542 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 0.987      ;
; 1.545 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 0.988      ;
; 1.552 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 0.995      ;
; 1.556 ; switch:SW|r_data.multiplicand[5] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.040      ;
; 1.560 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.585     ; 1.005      ;
; 1.565 ; switch:SW|r_data.multiplier[5]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.049      ;
; 1.566 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.519     ; 1.077      ;
; 1.566 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 1.009      ;
; 1.567 ; switch:SW|r_data.multiplicand[6] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.051      ;
; 1.572 ; switch:SW|r_data.multiplier[3]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.056      ;
; 1.574 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 1.017      ;
; 1.586 ; switch:SW|r_data.multiplier[2]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.070      ;
; 1.590 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.550     ; 1.070      ;
; 1.594 ; switch:SW|r_data.multiplier[4]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.078      ;
; 1.613 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 1.056      ;
; 1.623 ; switch:SW|r_data.multiplicand[3] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.107      ;
; 1.631 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.587     ; 1.074      ;
; 1.633 ; switch:SW|r_data.multiplier[1]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.117      ;
; 1.636 ; switch:SW|r_data.multiplicand[2] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.120      ;
; 1.651 ; switch:SW|r_data.multiplier[0]   ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.135      ;
; 1.655 ; switch:SW|r_data.multiplicand[4] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.139      ;
; 1.677 ; switch:SW|r_data.multiplicand[1] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.161      ;
; 1.704 ; switch:SW|r_data.multiplicand[0] ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ; clkDivider:CLOCK_DIVIDER|o_clk ; i_start     ; 0.000        ; -0.546     ; 1.188      ;
+-------+----------------------------------+---------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_start'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                      ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_start ; Rise       ; i_start                                     ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ;
; 0.052  ; 0.052        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ;
; 0.056  ; 0.056        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ;
; 0.058  ; 0.058        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[3]|dataa       ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[6]|dataa       ;
; 0.059  ; 0.059        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[2]|dataa       ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[4]|dataa       ;
; 0.063  ; 0.063        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[5]|dataa       ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[0]|dataa       ;
; 0.064  ; 0.064        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[7]|datad       ;
; 0.065  ; 0.065        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[1]|datad       ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[2]|dataa         ;
; 0.066  ; 0.066        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[7]|dataa         ;
; 0.067  ; 0.067        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[3]|dataa         ;
; 0.068  ; 0.068        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ;
; 0.069  ; 0.069        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ;
; 0.075  ; 0.075        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[0]|dataa         ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[5]|dataa         ;
; 0.076  ; 0.076        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[1]|datab         ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[6]|dataa         ;
; 0.077  ; 0.077        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.sign   ;
; 0.078  ; 0.078        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[4]|datab         ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.sign|datad         ;
; 0.091  ; 0.091        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.sign|datac           ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.sign     ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; i_start~input|o                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; i_start~input|i                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_start ; Rise       ; i_start~input|i                             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; i_start~input|o                             ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.sign     ;
; 0.909  ; 0.909        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.sign|datac           ;
; 0.917  ; 0.917        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.sign|datad         ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[4]|datab         ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.sign   ;
; 0.922  ; 0.922        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[4]   ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[1]|datab         ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[6]|dataa         ;
; 0.923  ; 0.923        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[1]   ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[0]|dataa         ;
; 0.924  ; 0.924        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[5]|dataa         ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[0]   ;
; 0.929  ; 0.929        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[6]   ;
; 0.930  ; 0.930        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[5]   ;
; 0.932  ; 0.932        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[3]|dataa         ;
; 0.934  ; 0.934        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[2]|dataa         ;
; 0.934  ; 0.934        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLIER|comp2.val[7]|dataa         ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[1]|datad       ;
; 0.935  ; 0.935        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[4]|dataa       ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[0]|dataa       ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[2]|dataa       ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[7]|datad       ;
; 0.936  ; 0.936        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[3]   ;
; 0.937  ; 0.937        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[5]|dataa       ;
; 0.938  ; 0.938        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[0] ;
; 0.938  ; 0.938        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[2]   ;
; 0.938  ; 0.938        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLIER|comp2.val[7]   ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[2] ;
; 0.939  ; 0.939        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[4] ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[3]|dataa       ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; COMP2_MULTIPLICAND|comp2.val[6]|dataa       ;
; 0.940  ; 0.940        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[1] ;
; 0.941  ; 0.941        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[5] ;
; 0.941  ; 0.941        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[7] ;
; 0.946  ; 0.946        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[3] ;
; 0.946  ; 0.946        ; 0.000          ; High Pulse Width ; i_start ; Rise       ; complement2:COMP2_MULTIPLICAND|comp2.val[6] ;
+--------+--------------+----------------+------------------+---------+------------+---------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clkDivider:CLOCK_DIVIDER|o_clk'                                                                            ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                          ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[10]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[11]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[12]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[13]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[14]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[15]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[5]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[6]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[7]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[8]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; adder:ADDER|r_product[9]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[10]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[11]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_sign            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|o_show                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.clean                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.count[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.state[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|r_multiplicand[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplicand:MULTIPLICAND|shift              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; multiplier:MULTIPLIER|r_multiplier[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplicand[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; switch:SW|r_data.multiplier[8]               ;
; 0.249  ; 0.433        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; control:SM|r_control.load                    ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[0]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[10]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[11]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[12]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[13]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[14]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[15]     ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[1]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[2]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[3]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[4]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[5]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[6]      ;
; 0.271  ; 0.455        ; 0.184          ; Low Pulse Width ; clkDivider:CLOCK_DIVIDER|o_clk ; Rise       ; comp2Product:COMP2_PRODUCT|r_product[7]      ;
+--------+--------------+----------------+-----------------+--------------------------------+------------+----------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_clk'                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.574  ; 9.574        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.620  ; 9.620        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 9.623  ; 9.623        ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; i_clk ; Rise       ; i_clk~input|i                                                ;
; 10.377 ; 10.377       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.380 ; 10.380       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; i_clk~input|o                                                ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.424 ; 10.424       ; 0.000          ; High Pulse Width ; i_clk ; Rise       ; PLL_HZ|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; i_clk ; Rise       ; i_clk                                                        ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'PLL_HZ|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack     ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 49999.779 ; 49999.995    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.779 ; 49999.995    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.779 ; 49999.995    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.779 ; 49999.995    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.779 ; 49999.995    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.780 ; 49999.996    ; 0.216          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.816 ; 50000.000    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk                                           ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[0]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[10]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[11]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[12]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[13]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[14]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[15]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[16]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[17]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[18]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[19]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[1]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[20]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[21]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[22]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[23]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[24]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[25]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[26]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[27]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[28]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[29]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[2]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[30]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[31]                                   ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[3]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[4]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[5]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[6]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[7]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[8]                                    ;
; 49999.818 ; 50000.002    ; 0.184          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clkDivider:CLOCK_DIVIDER|r_counter[9]                                    ;
; 49999.988 ; 49999.988    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 49999.988 ; 49999.988    ; 0.000          ; High Pulse Width ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; PLL_HZ|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 49999.996 ; 49999.996    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|o_clk|clk                                                  ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[0]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[10]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[11]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[12]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[13]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[14]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[15]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[16]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[17]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[18]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[19]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[1]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[20]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[21]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[22]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[23]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[24]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[25]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[26]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[27]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[28]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[29]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[2]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[30]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[31]|clk                                          ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[3]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[4]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[5]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[6]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[7]|clk                                           ;
; 49999.998 ; 49999.998    ; 0.000          ; Low Pulse Width  ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; CLOCK_DIVIDER|r_counter[8]|clk                                           ;
+-----------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                               ;
+-----------+--------------------------------+--------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.141  ; 1.738 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.124 ; 0.272 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.264  ; 1.910 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.308  ; 1.975 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.386  ; 2.055 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.280  ; 1.940 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.274  ; 1.934 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.172  ; 1.825 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.147  ; 1.781 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.133  ; 1.783 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.205  ; 1.862 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.122  ; 1.756 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.978  ; 2.728 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.186  ; 1.845 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.163  ; 1.822 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.101  ; 1.737 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.243  ; 1.911 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.397  ; 2.073 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.099  ; 1.737 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 1.117  ; 1.761 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.884 ; -1.460 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.319  ; -0.078 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.015 ; -1.652 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.058 ; -1.715 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.132 ; -1.791 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.031 ; -1.681 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.025 ; -1.675 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.927 ; -1.570 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.903 ; -1.529 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.889 ; -1.530 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.958 ; -1.605 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.879 ; -1.504 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.700 ; -2.437 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.939 ; -1.588 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.917 ; -1.566 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.859 ; -1.485 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.993 ; -1.652 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.142 ; -1.807 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.856 ; -1.485 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.874 ; -1.508 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.877 ;       ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.982 ; 6.081 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.496 ; 5.583 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.234 ; 5.243 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.292 ; 6.422 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.461 ; 5.505 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.670 ; 6.904 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.558 ; 5.631 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.151 ; 7.423 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.694 ; 6.851 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.681 ; 6.871 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.281 ; 7.578 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.467 ; 5.517 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.454 ; 6.628 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.837 ; 5.938 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.509 ; 6.642 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.873 ; 7.116 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 7.111 ; 7.377 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.907 ; 5.623 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;       ; 3.095 ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.781 ;       ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.081 ; 5.354 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.828 ; 5.074 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.306 ; 4.492 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.363 ; 5.681 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.588 ; 4.808 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.816 ; 6.190 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.687 ; 4.934 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.208 ; 6.645 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.824 ; 6.159 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.690 ; 6.050 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.345 ; 6.810 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.627 ; 4.861 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.528 ; 5.891 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.885 ; 5.160 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.561 ; 5.865 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.976 ; 6.392 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.986 ; 6.377 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.353 ; 5.114 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;       ; 2.990 ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                ;
+-----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                    ; -4.245   ; -0.349 ; N/A      ; N/A     ; -3.000              ;
;  PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181   ; -0.295 ; N/A      ; N/A     ; 49999.709           ;
;  clkDivider:CLOCK_DIVIDER|o_clk                     ; -3.662   ; -0.349 ; N/A      ; N/A     ; -1.285              ;
;  i_clk                                              ; N/A      ; N/A    ; N/A      ; N/A     ; 9.574               ;
;  i_start                                            ; -4.245   ; 0.969  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                     ; -204.452 ; -0.864 ; 0.0      ; 0.0     ; -112.225            ;
;  PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; -0.181   ; -0.295 ; N/A      ; N/A     ; 0.000               ;
;  clkDivider:CLOCK_DIVIDER|o_clk                     ; -141.373 ; -0.741 ; N/A      ; N/A     ; -109.225            ;
;  i_clk                                              ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  i_start                                            ; -62.898  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
+-----------------------------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.475 ; 2.759 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.224 ; 0.272 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.652 ; 2.995 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.746 ; 3.122 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.901 ; 3.280 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.692 ; 3.065 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.698 ; 3.048 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.451 ; 2.859 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.383 ; 2.781 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.396 ; 2.794 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.507 ; 2.923 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.362 ; 2.744 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.040 ; 4.432 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.492 ; 2.899 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.463 ; 2.869 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.332 ; 2.722 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.682 ; 3.066 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.967 ; 3.343 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.353 ; 2.733 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.371 ; 2.773 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; i_rst     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.884 ; -1.460 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_start   ; clkDivider:CLOCK_DIVIDER|o_clk ; 0.319  ; 0.210  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw0     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.015 ; -1.652 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw1     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.058 ; -1.715 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw2     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.132 ; -1.791 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw3     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.031 ; -1.681 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw4     ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.025 ; -1.675 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw5     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.927 ; -1.570 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw6     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.903 ; -1.529 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw7     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.889 ; -1.530 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw8     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.958 ; -1.605 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw9     ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.879 ; -1.504 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw10    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.700 ; -2.437 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw11    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.939 ; -1.588 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw12    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.917 ; -1.566 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw13    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.859 ; -1.485 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw14    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.993 ; -1.652 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw15    ; clkDivider:CLOCK_DIVIDER|o_clk ; -1.142 ; -1.807 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw16    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.856 ; -1.485 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; i_sw17    ; clkDivider:CLOCK_DIVIDER|o_clk ; -0.874 ; -1.508 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.420  ;        ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.556 ; 11.369 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.562 ; 10.535 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.047 ; 9.885  ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.190 ; 12.046 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.474 ; 10.379 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.966 ; 12.841 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.615 ; 10.571 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.872 ; 13.753 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.446 ; 12.460 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.886 ; 12.705 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 14.124 ; 14.000 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.456 ; 10.366 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.556 ; 12.474 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 11.190 ; 11.094 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 12.070 ; 12.093 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.283 ; 13.169 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 13.781 ; 13.665 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 10.923 ; 11.001 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;        ; 5.534  ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ; 2.781 ;       ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led0    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.081 ; 5.354 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led1    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.828 ; 5.074 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led2    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.306 ; 4.492 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led3    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.363 ; 5.681 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led4    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.588 ; 4.808 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led5    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.816 ; 6.190 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led6    ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.687 ; 4.934 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led7    ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.208 ; 6.645 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led8    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.824 ; 6.159 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led9    ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.690 ; 6.050 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led10   ; clkDivider:CLOCK_DIVIDER|o_clk ; 6.345 ; 6.810 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led11   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.627 ; 4.861 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led12   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.528 ; 5.891 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led13   ; clkDivider:CLOCK_DIVIDER|o_clk ; 4.885 ; 5.160 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led14   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.561 ; 5.865 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led15   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.976 ; 6.392 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_led16   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.986 ; 6.377 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; o_ready   ; clkDivider:CLOCK_DIVIDER|o_clk ; 5.353 ; 5.114 ; Rise       ; clkDivider:CLOCK_DIVIDER|o_clk ;
; TEST      ; clkDivider:CLOCK_DIVIDER|o_clk ;       ; 2.990 ; Fall       ; clkDivider:CLOCK_DIVIDER|o_clk ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_led0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led5        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led6        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led7        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led8        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led9        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led10       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led11       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led12       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led13       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led14       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led15       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led16       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_ready       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TEST          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_rst                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_start                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw17                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw8                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw0                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw7                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw6                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw5                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw4                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw3                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw2                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw1                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw9                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw10                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw11                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw12                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw13                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw14                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw15                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sw16                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; TEST          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; TEST          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_led0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led5        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led6        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led7        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led8        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_led9        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led10       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led11       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led12       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led13       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led14       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_led15       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led16       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_ready       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; TEST          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 1831     ; 0        ; 0        ; 0        ;
; i_start                                            ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 323      ; 1        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; i_start                                            ; 106      ; 0        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 720      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clkDivider:CLOCK_DIVIDER|o_clk                     ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 1831     ; 0        ; 0        ; 0        ;
; i_start                                            ; clkDivider:CLOCK_DIVIDER|o_clk                     ; 323      ; 1        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; i_start                                            ; 106      ; 0        ; 0        ; 0        ;
; clkDivider:CLOCK_DIVIDER|o_clk                     ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 1        ; 1        ; 0        ; 0        ;
; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; PLL_HZ|altpll_component|auto_generated|pll1|clk[0] ; 720      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 120   ; 120  ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 162   ; 162  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Mar 12 20:53:29 2019
Info: Command: quartus_sta Multiplier -c Multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 18 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name i_clk i_clk
    Info (332110): create_generated_clock -source {PLL_HZ|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 5000 -duty_cycle 50.00 -name {PLL_HZ|altpll_component|auto_generated|pll1|clk[0]} {PLL_HZ|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clkDivider:CLOCK_DIVIDER|o_clk clkDivider:CLOCK_DIVIDER|o_clk
    Info (332105): create_clock -period 1.000 -name i_start i_start
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.245
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.245       -62.898 i_start 
    Info (332119):    -3.662      -141.373 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):    -0.181        -0.181 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.289        -0.289 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):    -0.201        -0.201 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     1.695         0.000 i_start 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 i_start 
    Info (332119):    -1.285      -109.225 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.891         0.000 i_clk 
    Info (332119): 49999.709         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.688       -53.342 i_start 
    Info (332119):    -3.209      -123.062 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     0.000         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.295
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.295        -0.295 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.163        -0.163 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     1.415         0.000 i_start 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 i_start 
    Info (332119):    -1.285      -109.225 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.887         0.000 i_clk 
    Info (332119): 49999.711         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.734
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.734       -24.416 i_start 
    Info (332119):    -1.257       -37.211 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     0.076         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is -0.349
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.349        -0.741 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):    -0.123        -0.123 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.969         0.000 i_start 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000        -3.000 i_start 
    Info (332119):    -1.000       -85.000 clkDivider:CLOCK_DIVIDER|o_clk 
    Info (332119):     9.574         0.000 i_clk 
    Info (332119): 49999.779         0.000 PLL_HZ|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 533 megabytes
    Info: Processing ended: Tue Mar 12 20:53:34 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


