# Reading pref.tcl
# do Alu_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/muxprueba.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:28 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/muxprueba.sv 
# -- Compiling module muxprueba
# 
# Top level modules:
# 	muxprueba
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/andGate.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:29 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/andGate.sv 
# -- Compiling module andGate
# 
# Top level modules:
# 	andGate
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/Alu_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:29 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/Alu_tb.sv 
# -- Compiling module Alu_tb
# ** Warning: C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/Alu_tb.sv(36): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# ** Warning: C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/Alu_tb.sv(48): (vlog-2600) [RDGN] - Redundant digits in numeric literal.
# 
# Top level modules:
# 	Alu_tb
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 2
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/full_adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:29 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/full_adder.sv 
# -- Compiling module full_adder
# 
# Top level modules:
# 	full_adder
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/nbit_full_adder.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:29 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/nbit_full_adder.sv 
# -- Compiling module nbit_full_adder
# 
# Top level modules:
# 	nbit_full_adder
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/xorGate.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:29 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/xorGate.sv 
# -- Compiling module xorGate
# 
# Top level modules:
# 	xorGate
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/orGate.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:29 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/orGate.sv 
# -- Compiling module orGate
# 
# Top level modules:
# 	orGate
# End time: 10:47:29 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/comp2.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:30 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/comp2.sv 
# -- Compiling module comp2
# 
# Top level modules:
# 	comp2
# End time: 10:47:30 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/shiftLeft.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:30 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/shiftLeft.sv 
# -- Compiling module shiftLeft
# 
# Top level modules:
# 	shiftLeft
# End time: 10:47:30 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3 {C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/shifRight.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 10:47:30 on Apr 28,2022
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3" C:/Users/Pablo/Desktop/Arqui/Proyecto2/lab3/shifRight.sv 
# -- Compiling module shifRight
# 
# Top level modules:
# 	shifRight
# End time: 10:47:30 on Apr 28,2022, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.Alu_tb
# vsim work.Alu_tb 
# Start time: 10:47:36 on Apr 28,2022
# Loading sv_std.std
# Loading work.Alu_tb
# Loading work.muxprueba
# Loading work.andGate
# Loading work.nbit_full_adder
# Loading work.comp2
# Loading work.orGate
# Loading work.xorGate
# Loading work.shiftLeft
# Loading work.shifRight
# Loading work.full_adder
add wave -position insertpoint  \
sim:/Alu_tb/WIDTH \
sim:/Alu_tb/a \
sim:/Alu_tb/b \
sim:/Alu_tb/opCode \
sim:/Alu_tb/out \
sim:/Alu_tb/ci \
sim:/Alu_tb/co \
sim:/Alu_tb/negativo \
sim:/Alu_tb/cero \
sim:/Alu_tb/acarreo \
sim:/Alu_tb/desbordamiento
run
# *******resultados para a=0111 y b=0010*******
# resultado correcto en AND
# resultado correcto en SUMA: 1001
# cero correcto: Bajo
# acarreo correcto: Bajo
# resultado correcto en RESTA: 0101
# cero correcto: Bajo
# desbordamiento correcto: Activo
# negativo correcto: Bajo
# resultado correcto en OR: 0111
run
# resultado correcto en XOR: 0101
# resultado correcto en SHIFT LEFT: 1100
# resultado correcto en SHIFT RIGHT: 0001
# *******resultados para a=0101 y b=0101*******
# resultado correcto en AND
run
# resultado correcto en SUMA: 1010
# cero correcto: Bajo
# acarreo correcto: Bajo
# resultado correcto en RESTA: 0
# cero correcto: Alto
# desbordamiento correcto: Alto
# negativo correcto: Bajo
# resultado correcto en OR: 0101
# resultado correcto en XOR: 0
run
# resultado correcto en SHIFT LEFT: 0000
# resultado correcto en SHIFT RIGHT: 0000
# *******resultados para a=1101 y b=0011*******
# resultado correcto en AND
# resultado correcto en SUMA: 0000
# cero correcto: Alto
# acarreo correcto: Alto
run
# resultado correcto en RESTA: 1010
# cero correcto: Bajo
# desbordamiento correcto: Alto
# negativo correcto: Bajo
# resultado correcto en OR: 1111
# resultado correcto en XOR: 1110
# resultado correcto en SHIFT LEFT: 1000
run
# resultado correcto en SHIFT RIGHT: 0001
# *******resultados para a=0001 y b=0010*******
# resultado correcto en AND
# resultado correcto en SUMA: 0011
# cero correcto: Bajo
# acarreo correcto: Bajo
# resultado correcto en RESTA: 0001
# cero correcto: Bajo
# desbordamiento correcto: Bajo
# negativo correcto: Alto
run
# resultado correcto en OR: 0011
# resultado correcto en XOR: 0011
# resultado correcto en SHIFT LEFT: 0100
# resultado correcto en SHIFT RIGHT: 0000
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
run
# End time: 01:07:53 on Apr 29,2022, Elapsed time: 14:20:17
# Errors: 0, Warnings: 0
