
Project - Environment Monitor.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000046  00800100  00000c1c  00000c90  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000c1c  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .comment      00000030  00000000  00000000  00000cd6  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000d08  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000130  00000000  00000000  00000d48  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   0000184b  00000000  00000000  00000e78  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000c7f  00000000  00000000  000026c3  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000d8e  00000000  00000000  00003342  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  000002b8  00000000  00000000  000040d0  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    000005c0  00000000  00000000  00004388  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000d02  00000000  00000000  00004948  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 000000e0  00000000  00000000  0000564a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   8:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
   c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  10:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  14:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  18:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  1c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  20:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  24:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  28:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  2c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  30:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  34:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  38:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  3c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  40:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  44:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  48:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  4c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  50:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  54:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  58:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  5c:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  60:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>
  64:	0c 94 49 00 	jmp	0x92	; 0x92 <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_copy_data>:
  74:	11 e0       	ldi	r17, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	ec e1       	ldi	r30, 0x1C	; 28
  7c:	fc e0       	ldi	r31, 0x0C	; 12
  7e:	02 c0       	rjmp	.+4      	; 0x84 <__do_copy_data+0x10>
  80:	05 90       	lpm	r0, Z+
  82:	0d 92       	st	X+, r0
  84:	a6 34       	cpi	r26, 0x46	; 70
  86:	b1 07       	cpc	r27, r17
  88:	d9 f7       	brne	.-10     	; 0x80 <__do_copy_data+0xc>
  8a:	0e 94 d5 02 	call	0x5aa	; 0x5aa <main>
  8e:	0c 94 0c 06 	jmp	0xc18	; 0xc18 <_exit>

00000092 <__bad_interrupt>:
  92:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000096 <BMP280_readChipID>:

uint8_t BMP280_readChipID(void)
{
	// ===== READ CHIP ID =====
	uint8_t chip_id;
	PORTB &= ~(1 << PB2); // CSB low
  96:	85 b1       	in	r24, 0x05	; 5
  98:	8b 7f       	andi	r24, 0xFB	; 251
  9a:	85 b9       	out	0x05, r24	; 5
	SPDR = 0xD0|0x80; // read operation --> MSB = 1
  9c:	80 ed       	ldi	r24, 0xD0	; 208
  9e:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
  a0:	0d b4       	in	r0, 0x2d	; 45
  a2:	07 fe       	sbrs	r0, 7
  a4:	fd cf       	rjmp	.-6      	; 0xa0 <BMP280_readChipID+0xa>
	(void)SPDR;
  a6:	8e b5       	in	r24, 0x2e	; 46
	
	SPDR = 0x00;
  a8:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
  aa:	0d b4       	in	r0, 0x2d	; 45
  ac:	07 fe       	sbrs	r0, 7
  ae:	fd cf       	rjmp	.-6      	; 0xaa <BMP280_readChipID+0x14>
	chip_id = SPDR;
  b0:	8e b5       	in	r24, 0x2e	; 46
	PORTB |= (1 << PB2); // CSB high
  b2:	95 b1       	in	r25, 0x05	; 5
  b4:	94 60       	ori	r25, 0x04	; 4
  b6:	95 b9       	out	0x05, r25	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
  b8:	ef e3       	ldi	r30, 0x3F	; 63
  ba:	fc e9       	ldi	r31, 0x9C	; 156
  bc:	31 97       	sbiw	r30, 0x01	; 1
  be:	f1 f7       	brne	.-4      	; 0xbc <BMP280_readChipID+0x26>
  c0:	00 c0       	rjmp	.+0      	; 0xc2 <BMP280_readChipID+0x2c>
  c2:	00 00       	nop
	_delay_ms(10);
	return chip_id;
}
  c4:	08 95       	ret

000000c6 <BMP280_exitSleep>:

void BMP280_exitSleep(void)
{
	// ===== Configure BMP280 ctrl_meas (0xF4) =====
	PORTB &= ~(1 << PB2);           // CS low
  c6:	85 b1       	in	r24, 0x05	; 5
  c8:	8b 7f       	andi	r24, 0xFB	; 251
  ca:	85 b9       	out	0x05, r24	; 5
	SPDR = 0xF4 & 0x7F;             // Write address (bit7=0)
  cc:	84 e7       	ldi	r24, 0x74	; 116
  ce:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
  d0:	0d b4       	in	r0, 0x2d	; 45
  d2:	07 fe       	sbrs	r0, 7
  d4:	fd cf       	rjmp	.-6      	; 0xd0 <BMP280_exitSleep+0xa>
	(void)SPDR;
  d6:	8e b5       	in	r24, 0x2e	; 46

	SPDR = 0x27;                    // Write 0x27 ? normal mode, oversampling x1
  d8:	87 e2       	ldi	r24, 0x27	; 39
  da:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
  dc:	0d b4       	in	r0, 0x2d	; 45
  de:	07 fe       	sbrs	r0, 7
  e0:	fd cf       	rjmp	.-6      	; 0xdc <BMP280_exitSleep+0x16>
	(void)SPDR;
  e2:	8e b5       	in	r24, 0x2e	; 46
	PORTB |= (1 << PB2);            // CS high
  e4:	85 b1       	in	r24, 0x05	; 5
  e6:	84 60       	ori	r24, 0x04	; 4
  e8:	85 b9       	out	0x05, r24	; 5
  ea:	2f ef       	ldi	r18, 0xFF	; 255
  ec:	81 ee       	ldi	r24, 0xE1	; 225
  ee:	94 e0       	ldi	r25, 0x04	; 4
  f0:	21 50       	subi	r18, 0x01	; 1
  f2:	80 40       	sbci	r24, 0x00	; 0
  f4:	90 40       	sbci	r25, 0x00	; 0
  f6:	e1 f7       	brne	.-8      	; 0xf0 <BMP280_exitSleep+0x2a>
  f8:	00 c0       	rjmp	.+0      	; 0xfa <BMP280_exitSleep+0x34>
  fa:	00 00       	nop
	_delay_ms(100);


	// config bmp280
	PORTB &= ~(1 << PB2);           // CS low
  fc:	85 b1       	in	r24, 0x05	; 5
  fe:	8b 7f       	andi	r24, 0xFB	; 251
 100:	85 b9       	out	0x05, r24	; 5
	SPDR = 0xF5 & 0x7F;             // Write address (bit7=0)
 102:	85 e7       	ldi	r24, 0x75	; 117
 104:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
 106:	0d b4       	in	r0, 0x2d	; 45
 108:	07 fe       	sbrs	r0, 7
 10a:	fd cf       	rjmp	.-6      	; 0x106 <BMP280_exitSleep+0x40>
	(void)SPDR;
 10c:	8e b5       	in	r24, 0x2e	; 46

	SPDR = 0xA0;                    // Write 0x27 ? normal mode, oversampling x1
 10e:	80 ea       	ldi	r24, 0xA0	; 160
 110:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
 112:	0d b4       	in	r0, 0x2d	; 45
 114:	07 fe       	sbrs	r0, 7
 116:	fd cf       	rjmp	.-6      	; 0x112 <BMP280_exitSleep+0x4c>
	(void)SPDR;
 118:	8e b5       	in	r24, 0x2e	; 46
	PORTB |= (1 << PB2);            // CS high
 11a:	85 b1       	in	r24, 0x05	; 5
 11c:	84 60       	ori	r24, 0x04	; 4
 11e:	85 b9       	out	0x05, r24	; 5
 120:	2f ef       	ldi	r18, 0xFF	; 255
 122:	81 ee       	ldi	r24, 0xE1	; 225
 124:	94 e0       	ldi	r25, 0x04	; 4
 126:	21 50       	subi	r18, 0x01	; 1
 128:	80 40       	sbci	r24, 0x00	; 0
 12a:	90 40       	sbci	r25, 0x00	; 0
 12c:	e1 f7       	brne	.-8      	; 0x126 <BMP280_exitSleep+0x60>
 12e:	00 c0       	rjmp	.+0      	; 0x130 <BMP280_exitSleep+0x6a>
 130:	00 00       	nop
 132:	08 95       	ret

00000134 <rawTemp>:
uint32_t rawTemp(void)
{
	uint32_t temp;
	uint8_t msb, lsb, xlsb;
	// ===== Read Temperature Registers (0xFA, 0xFB, 0xFC) =====
	PORTB &= ~(1 << PB2);           // CS low
 134:	85 b1       	in	r24, 0x05	; 5
 136:	8b 7f       	andi	r24, 0xFB	; 251
 138:	85 b9       	out	0x05, r24	; 5

	SPDR = 0xFA | 0x80;             // Read address (bit7=1)
 13a:	8a ef       	ldi	r24, 0xFA	; 250
 13c:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));
 13e:	0d b4       	in	r0, 0x2d	; 45
 140:	07 fe       	sbrs	r0, 7
 142:	fd cf       	rjmp	.-6      	; 0x13e <rawTemp+0xa>
	(void)SPDR;
 144:	8e b5       	in	r24, 0x2e	; 46

	// Read MSB
	SPDR = 0x00;
 146:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 148:	0d b4       	in	r0, 0x2d	; 45
 14a:	07 fe       	sbrs	r0, 7
 14c:	fd cf       	rjmp	.-6      	; 0x148 <rawTemp+0x14>
	msb = SPDR;
 14e:	4e b5       	in	r20, 0x2e	; 46

	// Read LSB
	SPDR = 0x00;
 150:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 152:	0d b4       	in	r0, 0x2d	; 45
 154:	07 fe       	sbrs	r0, 7
 156:	fd cf       	rjmp	.-6      	; 0x152 <rawTemp+0x1e>
	lsb = SPDR;
 158:	8e b5       	in	r24, 0x2e	; 46

	// Read XLSB
	SPDR = 0x00;
 15a:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 15c:	0d b4       	in	r0, 0x2d	; 45
 15e:	07 fe       	sbrs	r0, 7
 160:	fd cf       	rjmp	.-6      	; 0x15c <rawTemp+0x28>
	xlsb = SPDR;
 162:	2e b5       	in	r18, 0x2e	; 46

	PORTB |= (1 << PB2); // CS high
 164:	95 b1       	in	r25, 0x05	; 5
 166:	94 60       	ori	r25, 0x04	; 4
 168:	95 b9       	out	0x05, r25	; 5

	// ===== Combine 20-bit Temperature Data =====
	temp = ((uint32_t)msb << 12) | ((uint32_t)lsb << 4) | (xlsb >> 4);
 16a:	50 e0       	ldi	r21, 0x00	; 0
 16c:	60 e0       	ldi	r22, 0x00	; 0
 16e:	70 e0       	ldi	r23, 0x00	; 0
 170:	03 2e       	mov	r0, r19
 172:	3c e0       	ldi	r19, 0x0C	; 12
 174:	44 0f       	add	r20, r20
 176:	55 1f       	adc	r21, r21
 178:	66 1f       	adc	r22, r22
 17a:	77 1f       	adc	r23, r23
 17c:	3a 95       	dec	r19
 17e:	d1 f7       	brne	.-12     	; 0x174 <rawTemp+0x40>
 180:	30 2d       	mov	r19, r0
 182:	90 e0       	ldi	r25, 0x00	; 0
 184:	a0 e0       	ldi	r26, 0x00	; 0
 186:	b0 e0       	ldi	r27, 0x00	; 0
 188:	88 0f       	add	r24, r24
 18a:	99 1f       	adc	r25, r25
 18c:	aa 1f       	adc	r26, r26
 18e:	bb 1f       	adc	r27, r27
 190:	88 0f       	add	r24, r24
 192:	99 1f       	adc	r25, r25
 194:	aa 1f       	adc	r26, r26
 196:	bb 1f       	adc	r27, r27
 198:	88 0f       	add	r24, r24
 19a:	99 1f       	adc	r25, r25
 19c:	aa 1f       	adc	r26, r26
 19e:	bb 1f       	adc	r27, r27
 1a0:	88 0f       	add	r24, r24
 1a2:	99 1f       	adc	r25, r25
 1a4:	aa 1f       	adc	r26, r26
 1a6:	bb 1f       	adc	r27, r27
 1a8:	84 2b       	or	r24, r20
 1aa:	95 2b       	or	r25, r21
 1ac:	a6 2b       	or	r26, r22
 1ae:	b7 2b       	or	r27, r23
 1b0:	22 95       	swap	r18
 1b2:	2f 70       	andi	r18, 0x0F	; 15
 1b4:	bc 01       	movw	r22, r24
 1b6:	cd 01       	movw	r24, r26
 1b8:	62 2b       	or	r22, r18
	return temp;
}
 1ba:	08 95       	ret

000001bc <finalTemp>:

uint32_t finalTemp(uint32_t adc_temp)
{
 1bc:	2f 92       	push	r2
 1be:	3f 92       	push	r3
 1c0:	4f 92       	push	r4
 1c2:	5f 92       	push	r5
 1c4:	6f 92       	push	r6
 1c6:	7f 92       	push	r7
 1c8:	8f 92       	push	r8
 1ca:	9f 92       	push	r9
 1cc:	af 92       	push	r10
 1ce:	bf 92       	push	r11
 1d0:	cf 92       	push	r12
 1d2:	df 92       	push	r13
 1d4:	ef 92       	push	r14
 1d6:	ff 92       	push	r15
 1d8:	0f 93       	push	r16
 1da:	1f 93       	push	r17
 1dc:	cf 93       	push	r28
 1de:	df 93       	push	r29
 1e0:	6b 01       	movw	r12, r22
 1e2:	7c 01       	movw	r14, r24
	
	float var1, var2, temperature;
	int32_t t_fine;
	//uint32_t adc_temp;
	
	UART_Init();
 1e4:	0e 94 32 03 	call	0x664	; 0x664 <UART_Init>
	DDRB |= (1 << PB3) | (1 << PB5) | (1 << PB2); // MOSI, SCK, SS outputs
 1e8:	84 b1       	in	r24, 0x04	; 4
 1ea:	8c 62       	ori	r24, 0x2C	; 44
 1ec:	84 b9       	out	0x04, r24	; 4
	DDRB &= ~(1 << PB4);                           // MISO input
 1ee:	84 b1       	in	r24, 0x04	; 4
 1f0:	8f 7e       	andi	r24, 0xEF	; 239
 1f2:	84 b9       	out	0x04, r24	; 4
	PORTB |= (1 << PB2);                           // SS high initially
 1f4:	85 b1       	in	r24, 0x05	; 5
 1f6:	84 60       	ori	r24, 0x04	; 4
 1f8:	85 b9       	out	0x05, r24	; 5
	DDRD |= (1 << PD3);
 1fa:	8a b1       	in	r24, 0x0a	; 10
 1fc:	88 60       	ori	r24, 0x08	; 8
 1fe:	8a b9       	out	0x0a, r24	; 10
	SPCR = (1 << SPE) | (1 << MSTR) | (1 << SPR0); // Enable SPI Master, fosc/16
 200:	81 e5       	ldi	r24, 0x51	; 81
 202:	8c bd       	out	0x2c, r24	; 44
 204:	2f ef       	ldi	r18, 0xFF	; 255
 206:	81 ee       	ldi	r24, 0xE1	; 225
 208:	94 e0       	ldi	r25, 0x04	; 4
 20a:	21 50       	subi	r18, 0x01	; 1
 20c:	80 40       	sbci	r24, 0x00	; 0
 20e:	90 40       	sbci	r25, 0x00	; 0
 210:	e1 f7       	brne	.-8      	; 0x20a <finalTemp+0x4e>
 212:	00 c0       	rjmp	.+0      	; 0x214 <finalTemp+0x58>
 214:	00 00       	nop
	_delay_ms(100); // allow BMP280 to power up
	PORTB &= ~(1 << PB2);           // SS low to start transaction
 216:	85 b1       	in	r24, 0x05	; 5
 218:	8b 7f       	andi	r24, 0xFB	; 251
 21a:	85 b9       	out	0x05, r24	; 5
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 21c:	25 e0       	ldi	r18, 0x05	; 5
 21e:	2a 95       	dec	r18
 220:	f1 f7       	brne	.-4      	; 0x21e <finalTemp+0x62>
 222:	00 00       	nop
	_delay_us(1);
	SPDR = 0x88 | 0x80;             // send register address with read bit
 224:	88 e8       	ldi	r24, 0x88	; 136
 226:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));  // wait for transfer complete
 228:	0d b4       	in	r0, 0x2d	; 45
 22a:	07 fe       	sbrs	r0, 7
 22c:	fd cf       	rjmp	.-6      	; 0x228 <finalTemp+0x6c>
	(void)SPDR;                     // discard received byte (dummy)
 22e:	8e b5       	in	r24, 0x2e	; 46
	SPDR = 0x00;                    // clock out LSB
 230:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 232:	0d b4       	in	r0, 0x2d	; 45
 234:	07 fe       	sbrs	r0, 7
 236:	fd cf       	rjmp	.-6      	; 0x232 <finalTemp+0x76>
	lsb = SPDR;                     // read LSB (0x88)
 238:	9e b5       	in	r25, 0x2e	; 46
	SPDR = 0x00;                    // clock out MSB
 23a:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 23c:	0d b4       	in	r0, 0x2d	; 45
 23e:	07 fe       	sbrs	r0, 7
 240:	fd cf       	rjmp	.-6      	; 0x23c <finalTemp+0x80>
	msb = SPDR;                     // read MSB (0x89)
 242:	0e b5       	in	r16, 0x2e	; 46
 244:	85 e0       	ldi	r24, 0x05	; 5
 246:	8a 95       	dec	r24
 248:	f1 f7       	brne	.-4      	; 0x246 <finalTemp+0x8a>
 24a:	00 00       	nop
	_delay_us(1);
	PORTB |= (1 << PB2);            // SS high to end transaction
 24c:	85 b1       	in	r24, 0x05	; 5
 24e:	84 60       	ori	r24, 0x04	; 4
 250:	85 b9       	out	0x05, r24	; 5
	dig_T1 = (uint16_t)msb << 8 | lsb;
 252:	10 e0       	ldi	r17, 0x00	; 0
 254:	10 2f       	mov	r17, r16
 256:	00 27       	eor	r16, r16
 258:	09 2b       	or	r16, r25
	
	
	// dig _2
	
	PORTB &= ~(1 << PB2);
 25a:	85 b1       	in	r24, 0x05	; 5
 25c:	8b 7f       	andi	r24, 0xFB	; 251
 25e:	85 b9       	out	0x05, r24	; 5
	SPDR = 0x8A | 0x80;             // send register address with read bit
 260:	8a e8       	ldi	r24, 0x8A	; 138
 262:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));  // wait for transfer complete
 264:	0d b4       	in	r0, 0x2d	; 45
 266:	07 fe       	sbrs	r0, 7
 268:	fd cf       	rjmp	.-6      	; 0x264 <finalTemp+0xa8>
	(void)SPDR;                     // discard received byte (dummy)
 26a:	8e b5       	in	r24, 0x2e	; 46
	SPDR = 0x00;                    // clock out LSB
 26c:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 26e:	0d b4       	in	r0, 0x2d	; 45
 270:	07 fe       	sbrs	r0, 7
 272:	fd cf       	rjmp	.-6      	; 0x26e <finalTemp+0xb2>
	lsb = SPDR;                     // read LSB (0x88)
 274:	9e b5       	in	r25, 0x2e	; 46
	SPDR = 0x00;                    // clock out MSB
 276:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 278:	0d b4       	in	r0, 0x2d	; 45
 27a:	07 fe       	sbrs	r0, 7
 27c:	fd cf       	rjmp	.-6      	; 0x278 <finalTemp+0xbc>
	msb = SPDR;
 27e:	ce b5       	in	r28, 0x2e	; 46
 280:	25 e0       	ldi	r18, 0x05	; 5
 282:	2a 95       	dec	r18
 284:	f1 f7       	brne	.-4      	; 0x282 <finalTemp+0xc6>
 286:	00 00       	nop
	_delay_us(1);
	PORTB |= (1 << PB2);
 288:	85 b1       	in	r24, 0x05	; 5
 28a:	84 60       	ori	r24, 0x04	; 4
 28c:	85 b9       	out	0x05, r24	; 5
	
	dig_T2 = (uint16_t)msb << 8 | lsb;
 28e:	d0 e0       	ldi	r29, 0x00	; 0
 290:	dc 2f       	mov	r29, r28
 292:	cc 27       	eor	r28, r28
 294:	c9 2b       	or	r28, r25
	
	
	//dig_3
	PORTB &= ~(1 << PB2);
 296:	85 b1       	in	r24, 0x05	; 5
 298:	8b 7f       	andi	r24, 0xFB	; 251
 29a:	85 b9       	out	0x05, r24	; 5
	SPDR = 0x8C| 0x80;             // send register address with read bit
 29c:	8c e8       	ldi	r24, 0x8C	; 140
 29e:	8e bd       	out	0x2e, r24	; 46
	while (!(SPSR & (1 << SPIF)));  // wait for transfer complete
 2a0:	0d b4       	in	r0, 0x2d	; 45
 2a2:	07 fe       	sbrs	r0, 7
 2a4:	fd cf       	rjmp	.-6      	; 0x2a0 <finalTemp+0xe4>
	(void)SPDR;                     // discard received byte (dummy)
 2a6:	8e b5       	in	r24, 0x2e	; 46
	SPDR = 0x00;                    // clock out LSB
 2a8:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 2aa:	0d b4       	in	r0, 0x2d	; 45
 2ac:	07 fe       	sbrs	r0, 7
 2ae:	fd cf       	rjmp	.-6      	; 0x2aa <finalTemp+0xee>
	lsb = SPDR;                     // read LSB (0x88)
 2b0:	9e b5       	in	r25, 0x2e	; 46
	SPDR = 0x00;                    // clock out MSB
 2b2:	1e bc       	out	0x2e, r1	; 46
	while (!(SPSR & (1 << SPIF)));
 2b4:	0d b4       	in	r0, 0x2d	; 45
 2b6:	07 fe       	sbrs	r0, 7
 2b8:	fd cf       	rjmp	.-6      	; 0x2b4 <finalTemp+0xf8>
	msb = SPDR;
 2ba:	2e b4       	in	r2, 0x2e	; 46
 2bc:	85 e0       	ldi	r24, 0x05	; 5
 2be:	8a 95       	dec	r24
 2c0:	f1 f7       	brne	.-4      	; 0x2be <finalTemp+0x102>
 2c2:	00 00       	nop
	_delay_us(1);
	PORTB |= (1 << PB2);
 2c4:	85 b1       	in	r24, 0x05	; 5
 2c6:	84 60       	ori	r24, 0x04	; 4
 2c8:	85 b9       	out	0x05, r24	; 5
	
	dig_T3 = (uint16_t)msb << 8 | lsb;
 2ca:	31 2c       	mov	r3, r1
 2cc:	32 2c       	mov	r3, r2
 2ce:	22 24       	eor	r2, r2
 2d0:	29 2a       	or	r2, r25
	var1 = (((float)adc_temp / 16384.0) - ((float)dig_T1 / 1024.0)) * (float)dig_T2;
 2d2:	c7 01       	movw	r24, r14
 2d4:	b6 01       	movw	r22, r12
 2d6:	0e 94 c1 04 	call	0x982	; 0x982 <__floatunsisf>
 2da:	6b 01       	movw	r12, r22
 2dc:	7c 01       	movw	r14, r24
 2de:	20 e0       	ldi	r18, 0x00	; 0
 2e0:	30 e0       	ldi	r19, 0x00	; 0
 2e2:	40 e8       	ldi	r20, 0x80	; 128
 2e4:	58 e3       	ldi	r21, 0x38	; 56
 2e6:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 2ea:	4b 01       	movw	r8, r22
 2ec:	5c 01       	movw	r10, r24
 2ee:	b8 01       	movw	r22, r16
 2f0:	80 e0       	ldi	r24, 0x00	; 0
 2f2:	90 e0       	ldi	r25, 0x00	; 0
 2f4:	0e 94 c1 04 	call	0x982	; 0x982 <__floatunsisf>
 2f8:	2b 01       	movw	r4, r22
 2fa:	3c 01       	movw	r6, r24
 2fc:	20 e0       	ldi	r18, 0x00	; 0
 2fe:	30 e0       	ldi	r19, 0x00	; 0
 300:	40 e8       	ldi	r20, 0x80	; 128
 302:	5a e3       	ldi	r21, 0x3A	; 58
 304:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 308:	9b 01       	movw	r18, r22
 30a:	ac 01       	movw	r20, r24
 30c:	c5 01       	movw	r24, r10
 30e:	b4 01       	movw	r22, r8
 310:	0e 94 ac 03 	call	0x758	; 0x758 <__subsf3>
 314:	4b 01       	movw	r8, r22
 316:	5c 01       	movw	r10, r24
 318:	be 01       	movw	r22, r28
 31a:	80 e0       	ldi	r24, 0x00	; 0
 31c:	90 e0       	ldi	r25, 0x00	; 0
 31e:	0e 94 c1 04 	call	0x982	; 0x982 <__floatunsisf>
 322:	9b 01       	movw	r18, r22
 324:	ac 01       	movw	r20, r24
 326:	c5 01       	movw	r24, r10
 328:	b4 01       	movw	r22, r8
 32a:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 32e:	4b 01       	movw	r8, r22
 330:	5c 01       	movw	r10, r24
	var2 = ((((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0)) *
 332:	20 e0       	ldi	r18, 0x00	; 0
 334:	30 e0       	ldi	r19, 0x00	; 0
 336:	40 e0       	ldi	r20, 0x00	; 0
 338:	57 e3       	ldi	r21, 0x37	; 55
 33a:	c7 01       	movw	r24, r14
 33c:	b6 01       	movw	r22, r12
 33e:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 342:	6b 01       	movw	r12, r22
 344:	7c 01       	movw	r14, r24
 346:	20 e0       	ldi	r18, 0x00	; 0
 348:	30 e0       	ldi	r19, 0x00	; 0
 34a:	40 e0       	ldi	r20, 0x00	; 0
 34c:	59 e3       	ldi	r21, 0x39	; 57
 34e:	c3 01       	movw	r24, r6
 350:	b2 01       	movw	r22, r4
 352:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 356:	9b 01       	movw	r18, r22
 358:	ac 01       	movw	r20, r24
	(((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0))) * (float)dig_T3;
 35a:	c7 01       	movw	r24, r14
 35c:	b6 01       	movw	r22, r12
 35e:	0e 94 ac 03 	call	0x758	; 0x758 <__subsf3>
	_delay_us(1);
	PORTB |= (1 << PB2);
	
	dig_T3 = (uint16_t)msb << 8 | lsb;
	var1 = (((float)adc_temp / 16384.0) - ((float)dig_T1 / 1024.0)) * (float)dig_T2;
	var2 = ((((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0)) *
 362:	9b 01       	movw	r18, r22
 364:	ac 01       	movw	r20, r24
 366:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 36a:	6b 01       	movw	r12, r22
 36c:	7c 01       	movw	r14, r24
	(((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0))) * (float)dig_T3;
 36e:	b1 01       	movw	r22, r2
 370:	33 0c       	add	r3, r3
 372:	88 0b       	sbc	r24, r24
 374:	99 0b       	sbc	r25, r25
 376:	0e 94 c3 04 	call	0x986	; 0x986 <__floatsisf>
 37a:	9b 01       	movw	r18, r22
 37c:	ac 01       	movw	r20, r24
	_delay_us(1);
	PORTB |= (1 << PB2);
	
	dig_T3 = (uint16_t)msb << 8 | lsb;
	var1 = (((float)adc_temp / 16384.0) - ((float)dig_T1 / 1024.0)) * (float)dig_T2;
	var2 = ((((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0)) *
 37e:	c7 01       	movw	r24, r14
 380:	b6 01       	movw	r22, r12
 382:	0e 94 4f 05 	call	0xa9e	; 0xa9e <__mulsf3>
 386:	9b 01       	movw	r18, r22
 388:	ac 01       	movw	r20, r24
	(((float)adc_temp / 131072.0) - ((float)dig_T1 / 8192.0))) * (float)dig_T3;
	t_fine = (int32_t)(var1 + var2);
 38a:	c5 01       	movw	r24, r10
 38c:	b4 01       	movw	r22, r8
 38e:	0e 94 ad 03 	call	0x75a	; 0x75a <__addsf3>
 392:	0e 94 8b 04 	call	0x916	; 0x916 <__fixsfsi>
	temperature = t_fine / 5120.0;   // in °C
 396:	0e 94 c3 04 	call	0x986	; 0x986 <__floatsisf>
 39a:	20 e0       	ldi	r18, 0x00	; 0
 39c:	30 e0       	ldi	r19, 0x00	; 0
 39e:	40 ea       	ldi	r20, 0xA0	; 160
 3a0:	55 e4       	ldi	r21, 0x45	; 69
 3a2:	0e 94 19 04 	call	0x832	; 0x832 <__divsf3>
		UART_TxString("\ntemperature: ");
		UART_TxNumber(temperature);
		_delay_ms(1000);
		
	}*/
	return temperature;
 3a6:	0e 94 92 04 	call	0x924	; 0x924 <__fixunssfsi>
 3aa:	df 91       	pop	r29
 3ac:	cf 91       	pop	r28
 3ae:	1f 91       	pop	r17
 3b0:	0f 91       	pop	r16
 3b2:	ff 90       	pop	r15
 3b4:	ef 90       	pop	r14
 3b6:	df 90       	pop	r13
 3b8:	cf 90       	pop	r12
 3ba:	bf 90       	pop	r11
 3bc:	af 90       	pop	r10
 3be:	9f 90       	pop	r9
 3c0:	8f 90       	pop	r8
 3c2:	7f 90       	pop	r7
 3c4:	6f 90       	pop	r6
 3c6:	5f 90       	pop	r5
 3c8:	4f 90       	pop	r4
 3ca:	3f 90       	pop	r3
 3cc:	2f 90       	pop	r2
 3ce:	08 95       	ret

000003d0 <lcd_enable_pulse>:
}

// this function allows us to return the cursor to home
void lcd_home(void)
{
	lcd_cmd(0x02);
 3d0:	8b b1       	in	r24, 0x0b	; 11
 3d2:	80 64       	ori	r24, 0x40	; 64
 3d4:	8b b9       	out	0x0b, r24	; 11
 3d6:	85 e0       	ldi	r24, 0x05	; 5
 3d8:	8a 95       	dec	r24
 3da:	f1 f7       	brne	.-4      	; 0x3d8 <lcd_enable_pulse+0x8>
 3dc:	00 00       	nop
 3de:	8b b1       	in	r24, 0x0b	; 11
 3e0:	8f 7b       	andi	r24, 0xBF	; 191
 3e2:	8b b9       	out	0x0b, r24	; 11
 3e4:	87 ec       	ldi	r24, 0xC7	; 199
 3e6:	90 e0       	ldi	r25, 0x00	; 0
 3e8:	01 97       	sbiw	r24, 0x01	; 1
 3ea:	f1 f7       	brne	.-4      	; 0x3e8 <lcd_enable_pulse+0x18>
 3ec:	00 c0       	rjmp	.+0      	; 0x3ee <lcd_enable_pulse+0x1e>
 3ee:	00 00       	nop
 3f0:	08 95       	ret

000003f2 <lcd_send_nibble>:
 3f2:	9b b1       	in	r25, 0x0b	; 11
 3f4:	93 7c       	andi	r25, 0xC3	; 195
 3f6:	9b b9       	out	0x0b, r25	; 11
 3f8:	83 ff       	sbrs	r24, 3
 3fa:	03 c0       	rjmp	.+6      	; 0x402 <__EEPROM_REGION_LENGTH__+0x2>
 3fc:	9b b1       	in	r25, 0x0b	; 11
 3fe:	94 60       	ori	r25, 0x04	; 4
 400:	9b b9       	out	0x0b, r25	; 11
 402:	82 ff       	sbrs	r24, 2
 404:	03 c0       	rjmp	.+6      	; 0x40c <__EEPROM_REGION_LENGTH__+0xc>
 406:	9b b1       	in	r25, 0x0b	; 11
 408:	98 60       	ori	r25, 0x08	; 8
 40a:	9b b9       	out	0x0b, r25	; 11
 40c:	81 ff       	sbrs	r24, 1
 40e:	03 c0       	rjmp	.+6      	; 0x416 <__EEPROM_REGION_LENGTH__+0x16>
 410:	9b b1       	in	r25, 0x0b	; 11
 412:	90 61       	ori	r25, 0x10	; 16
 414:	9b b9       	out	0x0b, r25	; 11
 416:	80 ff       	sbrs	r24, 0
 418:	03 c0       	rjmp	.+6      	; 0x420 <__EEPROM_REGION_LENGTH__+0x20>
 41a:	8b b1       	in	r24, 0x0b	; 11
 41c:	80 62       	ori	r24, 0x20	; 32
 41e:	8b b9       	out	0x0b, r24	; 11
 420:	0e 94 e8 01 	call	0x3d0	; 0x3d0 <lcd_enable_pulse>
 424:	08 95       	ret

00000426 <lcd_send_byte>:
 426:	cf 93       	push	r28
 428:	c8 2f       	mov	r28, r24
 42a:	61 30       	cpi	r22, 0x01	; 1
 42c:	21 f4       	brne	.+8      	; 0x436 <lcd_send_byte+0x10>
 42e:	8b b1       	in	r24, 0x0b	; 11
 430:	80 68       	ori	r24, 0x80	; 128
 432:	8b b9       	out	0x0b, r24	; 11
 434:	03 c0       	rjmp	.+6      	; 0x43c <lcd_send_byte+0x16>
 436:	8b b1       	in	r24, 0x0b	; 11
 438:	8f 77       	andi	r24, 0x7F	; 127
 43a:	8b b9       	out	0x0b, r24	; 11
 43c:	8c 2f       	mov	r24, r28
 43e:	82 95       	swap	r24
 440:	8f 70       	andi	r24, 0x0F	; 15
 442:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <lcd_send_nibble>
 446:	8c 2f       	mov	r24, r28
 448:	8f 70       	andi	r24, 0x0F	; 15
 44a:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <lcd_send_nibble>
 44e:	cf 91       	pop	r28
 450:	08 95       	ret

00000452 <lcd_cmd>:
 452:	cf 93       	push	r28
 454:	c8 2f       	mov	r28, r24
 456:	60 e0       	ldi	r22, 0x00	; 0
 458:	0e 94 13 02 	call	0x426	; 0x426 <lcd_send_byte>
 45c:	c1 50       	subi	r28, 0x01	; 1
 45e:	c2 30       	cpi	r28, 0x02	; 2
 460:	30 f4       	brcc	.+12     	; 0x46e <lcd_cmd+0x1c>
 462:	8f e3       	ldi	r24, 0x3F	; 63
 464:	9f e1       	ldi	r25, 0x1F	; 31
 466:	01 97       	sbiw	r24, 0x01	; 1
 468:	f1 f7       	brne	.-4      	; 0x466 <lcd_cmd+0x14>
 46a:	00 c0       	rjmp	.+0      	; 0x46c <lcd_cmd+0x1a>
 46c:	00 00       	nop
 46e:	cf 91       	pop	r28
 470:	08 95       	ret

00000472 <lcd_data>:
 472:	61 e0       	ldi	r22, 0x01	; 1
 474:	0e 94 13 02 	call	0x426	; 0x426 <lcd_send_byte>
 478:	08 95       	ret

0000047a <lcd_set_cursor>:
 47a:	88 23       	and	r24, r24
 47c:	11 f0       	breq	.+4      	; 0x482 <lcd_set_cursor+0x8>
 47e:	90 e4       	ldi	r25, 0x40	; 64
 480:	01 c0       	rjmp	.+2      	; 0x484 <lcd_set_cursor+0xa>
 482:	90 e0       	ldi	r25, 0x00	; 0
 484:	86 2f       	mov	r24, r22
 486:	8f 70       	andi	r24, 0x0F	; 15
 488:	89 0f       	add	r24, r25
 48a:	80 68       	ori	r24, 0x80	; 128
 48c:	0e 94 29 02 	call	0x452	; 0x452 <lcd_cmd>
 490:	08 95       	ret

00000492 <lcd_print>:
 492:	cf 93       	push	r28
 494:	df 93       	push	r29
 496:	ec 01       	movw	r28, r24
 498:	03 c0       	rjmp	.+6      	; 0x4a0 <lcd_print+0xe>
 49a:	21 96       	adiw	r28, 0x01	; 1
 49c:	0e 94 39 02 	call	0x472	; 0x472 <lcd_data>
 4a0:	88 81       	ld	r24, Y
 4a2:	81 11       	cpse	r24, r1
 4a4:	fa cf       	rjmp	.-12     	; 0x49a <lcd_print+0x8>
 4a6:	df 91       	pop	r29
 4a8:	cf 91       	pop	r28
 4aa:	08 95       	ret

000004ac <lcd_init>:
// this function initialises the lcd. (initialisation sequence from datasheet)

void lcd_init(void)
{
	// Make control and data pins outputs
	LCD_RS_DDR |= (1<<LCD_RS_PIN);
 4ac:	8a b1       	in	r24, 0x0a	; 10
 4ae:	80 68       	ori	r24, 0x80	; 128
 4b0:	8a b9       	out	0x0a, r24	; 10
	LCD_EN_DDR |= (1<<LCD_EN_PIN);
 4b2:	8a b1       	in	r24, 0x0a	; 10
 4b4:	80 64       	ori	r24, 0x40	; 64
 4b6:	8a b9       	out	0x0a, r24	; 10
	LCD_D_DDR  |= (1<<LCD_D7_PIN)|(1<<LCD_D6_PIN)|(1<<LCD_D5_PIN)|(1<<LCD_D4_PIN);
 4b8:	8a b1       	in	r24, 0x0a	; 10
 4ba:	8c 63       	ori	r24, 0x3C	; 60
 4bc:	8a b9       	out	0x0a, r24	; 10
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 4be:	2f ef       	ldi	r18, 0xFF	; 255
 4c0:	89 ef       	ldi	r24, 0xF9	; 249
 4c2:	90 e0       	ldi	r25, 0x00	; 0
 4c4:	21 50       	subi	r18, 0x01	; 1
 4c6:	80 40       	sbci	r24, 0x00	; 0
 4c8:	90 40       	sbci	r25, 0x00	; 0
 4ca:	e1 f7       	brne	.-8      	; 0x4c4 <lcd_init+0x18>
 4cc:	00 c0       	rjmp	.+0      	; 0x4ce <lcd_init+0x22>
 4ce:	00 00       	nop

	_delay_ms(20);               // power-up wait
	LCD_RS_PORT &= ~(1<<LCD_RS_PIN); 				// RS=0
 4d0:	8b b1       	in	r24, 0x0b	; 11
 4d2:	8f 77       	andi	r24, 0x7F	; 127
 4d4:	8b b9       	out	0x0b, r24	; 11

	//  8-bit wake-up sequence (sent as high nibbles). why nibbles?
	LCD_EN_PORT &= ~(1 << LCD_EN_PIN);   		 // make EN =0 .
 4d6:	8b b1       	in	r24, 0x0b	; 11
 4d8:	8f 7b       	andi	r24, 0xBF	; 191
 4da:	8b b9       	out	0x0b, r24	; 11
	lcd_send_nibble(0x03);
 4dc:	83 e0       	ldi	r24, 0x03	; 3
 4de:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <lcd_send_nibble>
 4e2:	8f e1       	ldi	r24, 0x1F	; 31
 4e4:	9e e4       	ldi	r25, 0x4E	; 78
 4e6:	01 97       	sbiw	r24, 0x01	; 1
 4e8:	f1 f7       	brne	.-4      	; 0x4e6 <lcd_init+0x3a>
 4ea:	00 c0       	rjmp	.+0      	; 0x4ec <lcd_init+0x40>
 4ec:	00 00       	nop
	_delay_ms(5);
	lcd_send_nibble(0x03);
 4ee:	83 e0       	ldi	r24, 0x03	; 3
 4f0:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <lcd_send_nibble>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 4f4:	87 e5       	ldi	r24, 0x57	; 87
 4f6:	92 e0       	ldi	r25, 0x02	; 2
 4f8:	01 97       	sbiw	r24, 0x01	; 1
 4fa:	f1 f7       	brne	.-4      	; 0x4f8 <lcd_init+0x4c>
 4fc:	00 c0       	rjmp	.+0      	; 0x4fe <lcd_init+0x52>
 4fe:	00 00       	nop
	_delay_us(150);
	lcd_send_nibble(0x03);
 500:	83 e0       	ldi	r24, 0x03	; 3
 502:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <lcd_send_nibble>
 506:	87 e5       	ldi	r24, 0x57	; 87
 508:	92 e0       	ldi	r25, 0x02	; 2
 50a:	01 97       	sbiw	r24, 0x01	; 1
 50c:	f1 f7       	brne	.-4      	; 0x50a <lcd_init+0x5e>
 50e:	00 c0       	rjmp	.+0      	; 0x510 <lcd_init+0x64>
 510:	00 00       	nop
	_delay_us(150);

	//Switch to 4-bit
	lcd_send_nibble(0x02);
 512:	82 e0       	ldi	r24, 0x02	; 2
 514:	0e 94 f9 01 	call	0x3f2	; 0x3f2 <lcd_send_nibble>
 518:	87 e5       	ldi	r24, 0x57	; 87
 51a:	92 e0       	ldi	r25, 0x02	; 2
 51c:	01 97       	sbiw	r24, 0x01	; 1
 51e:	f1 f7       	brne	.-4      	; 0x51c <lcd_init+0x70>
 520:	00 c0       	rjmp	.+0      	; 0x522 <lcd_init+0x76>
 522:	00 00       	nop
	_delay_us(150);

	// note that from here onwards its cmd !

	//Function set: 4-bit, 2 lines, 5x8 font
	lcd_cmd(0x28);
 524:	88 e2       	ldi	r24, 0x28	; 40
 526:	0e 94 29 02 	call	0x452	; 0x452 <lcd_cmd>

	//Display off

	lcd_cmd(0x08);
 52a:	88 e0       	ldi	r24, 0x08	; 8
 52c:	0e 94 29 02 	call	0x452	; 0x452 <lcd_cmd>
	//Clear
	lcd_cmd(0x01);
 530:	81 e0       	ldi	r24, 0x01	; 1
 532:	0e 94 29 02 	call	0x452	; 0x452 <lcd_cmd>

	//Entry mode: increment, no shift
	lcd_cmd(0x06);
 536:	86 e0       	ldi	r24, 0x06	; 6
 538:	0e 94 29 02 	call	0x452	; 0x452 <lcd_cmd>


	// Display on, cursor off, blink off
	lcd_cmd(0x0C);
 53c:	8c e0       	ldi	r24, 0x0C	; 12
 53e:	0e 94 29 02 	call	0x452	; 0x452 <lcd_cmd>
 542:	08 95       	ret

00000544 <lcd_print_uint16>:
}

// function to print integers. (we use recursion)
void lcd_print_uint16(uint16_t v)
{
 544:	cf 93       	push	r28
 546:	df 93       	push	r29
 548:	ec 01       	movw	r28, r24
	if (v >= 10)
 54a:	8a 30       	cpi	r24, 0x0A	; 10
 54c:	91 05       	cpc	r25, r1
 54e:	68 f0       	brcs	.+26     	; 0x56a <lcd_print_uint16+0x26>
	{
		lcd_print_uint16(v / 10);  				 // print higher digits first
 550:	9c 01       	movw	r18, r24
 552:	ad ec       	ldi	r26, 0xCD	; 205
 554:	bc ec       	ldi	r27, 0xCC	; 204
 556:	0e 94 bc 05 	call	0xb78	; 0xb78 <__umulhisi3>
 55a:	96 95       	lsr	r25
 55c:	87 95       	ror	r24
 55e:	96 95       	lsr	r25
 560:	87 95       	ror	r24
 562:	96 95       	lsr	r25
 564:	87 95       	ror	r24
 566:	0e 94 a2 02 	call	0x544	; 0x544 <lcd_print_uint16>
	}
	lcd_data('0' + (v % 10));       				// then print the last digit
 56a:	9e 01       	movw	r18, r28
 56c:	ad ec       	ldi	r26, 0xCD	; 205
 56e:	bc ec       	ldi	r27, 0xCC	; 204
 570:	0e 94 bc 05 	call	0xb78	; 0xb78 <__umulhisi3>
 574:	96 95       	lsr	r25
 576:	87 95       	ror	r24
 578:	96 95       	lsr	r25
 57a:	87 95       	ror	r24
 57c:	96 95       	lsr	r25
 57e:	87 95       	ror	r24
 580:	9c 01       	movw	r18, r24
 582:	22 0f       	add	r18, r18
 584:	33 1f       	adc	r19, r19
 586:	88 0f       	add	r24, r24
 588:	99 1f       	adc	r25, r25
 58a:	88 0f       	add	r24, r24
 58c:	99 1f       	adc	r25, r25
 58e:	88 0f       	add	r24, r24
 590:	99 1f       	adc	r25, r25
 592:	82 0f       	add	r24, r18
 594:	93 1f       	adc	r25, r19
 596:	9e 01       	movw	r18, r28
 598:	28 1b       	sub	r18, r24
 59a:	39 0b       	sbc	r19, r25
 59c:	c9 01       	movw	r24, r18
 59e:	80 5d       	subi	r24, 0xD0	; 208
 5a0:	0e 94 39 02 	call	0x472	; 0x472 <lcd_data>
}
 5a4:	df 91       	pop	r29
 5a6:	cf 91       	pop	r28
 5a8:	08 95       	ret

000005aa <main>:
{
	uint8_t Chip_ID;
	uint32_t rawTemp_value;
	uint32_t FinalTempVal;
	
	UART_Init();
 5aa:	0e 94 32 03 	call	0x664	; 0x664 <UART_Init>

	SPI_init();
 5ae:	0e 94 1d 03 	call	0x63a	; 0x63a <SPI_init>
	
	lcd_init();
 5b2:	0e 94 56 02 	call	0x4ac	; 0x4ac <lcd_init>

	

	while (1)
	{
		Chip_ID = BMP280_readChipID();
 5b6:	0e 94 4b 00 	call	0x96	; 0x96 <BMP280_readChipID>
 5ba:	c8 2f       	mov	r28, r24
		BMP280_exitSleep();
 5bc:	0e 94 63 00 	call	0xc6	; 0xc6 <BMP280_exitSleep>
		rawTemp_value = rawTemp();
 5c0:	0e 94 9a 00 	call	0x134	; 0x134 <rawTemp>
 5c4:	4b 01       	movw	r8, r22
 5c6:	5c 01       	movw	r10, r24
		FinalTempVal = finalTemp(rawTemp_value);
 5c8:	0e 94 de 00 	call	0x1bc	; 0x1bc <finalTemp>
 5cc:	6b 01       	movw	r12, r22
 5ce:	7c 01       	movw	r14, r24
		UART_TxString("\nChip ID: ");
 5d0:	80 e0       	ldi	r24, 0x00	; 0
 5d2:	91 e0       	ldi	r25, 0x01	; 1
 5d4:	0e 94 45 03 	call	0x68a	; 0x68a <UART_TxString>
		UART_TxHex(Chip_ID);
 5d8:	8c 2f       	mov	r24, r28
 5da:	0e 94 52 03 	call	0x6a4	; 0x6a4 <UART_TxHex>
		//UART_TxChar('\n');
		
		UART_TxString("Raw Temp: ");
 5de:	8b e0       	ldi	r24, 0x0B	; 11
 5e0:	91 e0       	ldi	r25, 0x01	; 1
 5e2:	0e 94 45 03 	call	0x68a	; 0x68a <UART_TxString>
		UART_TxNumber(rawTemp_value);
 5e6:	c5 01       	movw	r24, r10
 5e8:	b4 01       	movw	r22, r8
 5ea:	0e 94 8f 03 	call	0x71e	; 0x71e <UART_TxNumber>
		BMP280_exitSleep();
 5ee:	0e 94 63 00 	call	0xc6	; 0xc6 <BMP280_exitSleep>
		UART_TxString("\nFinal Temp: ");
 5f2:	86 e1       	ldi	r24, 0x16	; 22
 5f4:	91 e0       	ldi	r25, 0x01	; 1
 5f6:	0e 94 45 03 	call	0x68a	; 0x68a <UART_TxString>
		UART_TxNumber(FinalTempVal);
 5fa:	c7 01       	movw	r24, r14
 5fc:	b6 01       	movw	r22, r12
 5fe:	0e 94 8f 03 	call	0x71e	; 0x71e <UART_TxNumber>
	#else
		//round up by default
		__ticks_dc = (uint32_t)(ceil(fabs(__tmp)));
	#endif

	__builtin_avr_delay_cycles(__ticks_dc);
 602:	2f ef       	ldi	r18, 0xFF	; 255
 604:	83 ed       	ldi	r24, 0xD3	; 211
 606:	90 e3       	ldi	r25, 0x30	; 48
 608:	21 50       	subi	r18, 0x01	; 1
 60a:	80 40       	sbci	r24, 0x00	; 0
 60c:	90 40       	sbci	r25, 0x00	; 0
 60e:	e1 f7       	brne	.-8      	; 0x608 <main+0x5e>
 610:	00 c0       	rjmp	.+0      	; 0x612 <main+0x68>
 612:	00 00       	nop
		_delay_ms(1000);
		UART_TxChar('\n');
 614:	8a e0       	ldi	r24, 0x0A	; 10
 616:	0e 94 3e 03 	call	0x67c	; 0x67c <UART_TxChar>
		
		lcd_set_cursor(0, 0);
 61a:	60 e0       	ldi	r22, 0x00	; 0
 61c:	80 e0       	ldi	r24, 0x00	; 0
 61e:	0e 94 3d 02 	call	0x47a	; 0x47a <lcd_set_cursor>
		lcd_print("Temperature: ");
 622:	84 e2       	ldi	r24, 0x24	; 36
 624:	91 e0       	ldi	r25, 0x01	; 1
 626:	0e 94 49 02 	call	0x492	; 0x492 <lcd_print>
		lcd_set_cursor(1, 0);
 62a:	60 e0       	ldi	r22, 0x00	; 0
 62c:	81 e0       	ldi	r24, 0x01	; 1
 62e:	0e 94 3d 02 	call	0x47a	; 0x47a <lcd_set_cursor>
		lcd_print_uint16(FinalTempVal);
 632:	c6 01       	movw	r24, r12
 634:	0e 94 a2 02 	call	0x544	; 0x544 <lcd_print_uint16>
 638:	be cf       	rjmp	.-132    	; 0x5b6 <main+0xc>

0000063a <SPI_init>:
#include <avr/io.h>
#include <util/delay.h>

void SPI_init(void)
{
	DDRB |= (1 << PB3) | (1 << PB5) | (1 << PB2); // MOSI, SCK, SS as outputs
 63a:	84 b1       	in	r24, 0x04	; 4
 63c:	8c 62       	ori	r24, 0x2C	; 44
 63e:	84 b9       	out	0x04, r24	; 4
	DDRB &= ~(1 << PB4);                           // MISO as input
 640:	84 b1       	in	r24, 0x04	; 4
 642:	8f 7e       	andi	r24, 0xEF	; 239
 644:	84 b9       	out	0x04, r24	; 4
	PORTB |= (1 << PB2);                           // SS high initially
 646:	85 b1       	in	r24, 0x05	; 5
 648:	84 60       	ori	r24, 0x04	; 4
 64a:	85 b9       	out	0x05, r24	; 5
	DDRD|=(1<<PD3);
 64c:	8a b1       	in	r24, 0x0a	; 10
 64e:	88 60       	ori	r24, 0x08	; 8
 650:	8a b9       	out	0x0a, r24	; 10
	// ===== SPI SETUP =====
	SPCR = (1 << SPE) | (1 << MSTR) | (1 << SPR0); // Enable SPI Master
 652:	81 e5       	ldi	r24, 0x51	; 81
 654:	8c bd       	out	0x2c, r24	; 44
 656:	8f e3       	ldi	r24, 0x3F	; 63
 658:	9c e9       	ldi	r25, 0x9C	; 156
 65a:	01 97       	sbiw	r24, 0x01	; 1
 65c:	f1 f7       	brne	.-4      	; 0x65a <SPI_init+0x20>
 65e:	00 c0       	rjmp	.+0      	; 0x660 <SPI_init+0x26>
 660:	00 00       	nop
 662:	08 95       	ret

00000664 <UART_Init>:
#include<avr/io.h>
#include "uart.h"

void UART_Init(void)
{
	UBRR0H = (unsigned char)(UBRR_VALUE >> 8);
 664:	10 92 c5 00 	sts	0x00C5, r1	; 0x8000c5 <__TEXT_REGION_LENGTH__+0x7f80c5>
	UBRR0L = (unsigned char)UBRR_VALUE;
 668:	87 e6       	ldi	r24, 0x67	; 103
 66a:	80 93 c4 00 	sts	0x00C4, r24	; 0x8000c4 <__TEXT_REGION_LENGTH__+0x7f80c4>
	UCSR0B = (1 << TXEN0);                      // Enable transmitter
 66e:	88 e0       	ldi	r24, 0x08	; 8
 670:	80 93 c1 00 	sts	0x00C1, r24	; 0x8000c1 <__TEXT_REGION_LENGTH__+0x7f80c1>
	UCSR0C = (1 << UCSZ01) | (1 << UCSZ00);     // 8-bit data
 674:	86 e0       	ldi	r24, 0x06	; 6
 676:	80 93 c2 00 	sts	0x00C2, r24	; 0x8000c2 <__TEXT_REGION_LENGTH__+0x7f80c2>
 67a:	08 95       	ret

0000067c <UART_TxChar>:
}

void UART_TxChar(char data)
{
	while (!(UCSR0A & (1 << UDRE0)));
 67c:	90 91 c0 00 	lds	r25, 0x00C0	; 0x8000c0 <__TEXT_REGION_LENGTH__+0x7f80c0>
 680:	95 ff       	sbrs	r25, 5
 682:	fc cf       	rjmp	.-8      	; 0x67c <UART_TxChar>
	UDR0 = data;
 684:	80 93 c6 00 	sts	0x00C6, r24	; 0x8000c6 <__TEXT_REGION_LENGTH__+0x7f80c6>
 688:	08 95       	ret

0000068a <UART_TxString>:
}

void UART_TxString(const char *str)
{
 68a:	cf 93       	push	r28
 68c:	df 93       	push	r29
 68e:	ec 01       	movw	r28, r24
	while (*str)
 690:	03 c0       	rjmp	.+6      	; 0x698 <UART_TxString+0xe>
	{
		UART_TxChar(*str++);
 692:	21 96       	adiw	r28, 0x01	; 1
 694:	0e 94 3e 03 	call	0x67c	; 0x67c <UART_TxChar>
	UDR0 = data;
}

void UART_TxString(const char *str)
{
	while (*str)
 698:	88 81       	ld	r24, Y
 69a:	81 11       	cpse	r24, r1
 69c:	fa cf       	rjmp	.-12     	; 0x692 <UART_TxString+0x8>
	{
		UART_TxChar(*str++);
	}
}
 69e:	df 91       	pop	r29
 6a0:	cf 91       	pop	r28
 6a2:	08 95       	ret

000006a4 <UART_TxHex>:

void UART_TxHex(uint8_t value)
{
 6a4:	cf 93       	push	r28
 6a6:	df 93       	push	r29
 6a8:	cd b7       	in	r28, 0x3d	; 61
 6aa:	de b7       	in	r29, 0x3e	; 62
 6ac:	66 97       	sbiw	r28, 0x16	; 22
 6ae:	0f b6       	in	r0, 0x3f	; 63
 6b0:	f8 94       	cli
 6b2:	de bf       	out	0x3e, r29	; 62
 6b4:	0f be       	out	0x3f, r0	; 63
 6b6:	cd bf       	out	0x3d, r28	; 61
	const char hexChars[] = "0123456789ABCDEF";
 6b8:	91 e1       	ldi	r25, 0x11	; 17
 6ba:	e5 e3       	ldi	r30, 0x35	; 53
 6bc:	f1 e0       	ldi	r31, 0x01	; 1
 6be:	de 01       	movw	r26, r28
 6c0:	11 96       	adiw	r26, 0x01	; 1
 6c2:	01 90       	ld	r0, Z+
 6c4:	0d 92       	st	X+, r0
 6c6:	9a 95       	dec	r25
 6c8:	e1 f7       	brne	.-8      	; 0x6c2 <UART_TxHex+0x1e>
	char hex[5];
	hex[0] = hexChars[(value >> 4) & 0x0F];
 6ca:	98 2f       	mov	r25, r24
 6cc:	92 95       	swap	r25
 6ce:	9f 70       	andi	r25, 0x0F	; 15
 6d0:	e1 e0       	ldi	r30, 0x01	; 1
 6d2:	f0 e0       	ldi	r31, 0x00	; 0
 6d4:	ec 0f       	add	r30, r28
 6d6:	fd 1f       	adc	r31, r29
 6d8:	e9 0f       	add	r30, r25
 6da:	f1 1d       	adc	r31, r1
 6dc:	90 81       	ld	r25, Z
 6de:	9a 8b       	std	Y+18, r25	; 0x12
	hex[1] = hexChars[value & 0x0F];
 6e0:	8f 70       	andi	r24, 0x0F	; 15
 6e2:	e1 e0       	ldi	r30, 0x01	; 1
 6e4:	f0 e0       	ldi	r31, 0x00	; 0
 6e6:	ec 0f       	add	r30, r28
 6e8:	fd 1f       	adc	r31, r29
 6ea:	e8 0f       	add	r30, r24
 6ec:	f1 1d       	adc	r31, r1
 6ee:	80 81       	ld	r24, Z
 6f0:	8b 8b       	std	Y+19, r24	; 0x13
	hex[2] = '\r';
 6f2:	8d e0       	ldi	r24, 0x0D	; 13
 6f4:	8c 8b       	std	Y+20, r24	; 0x14
	hex[3] = '\n';
 6f6:	8a e0       	ldi	r24, 0x0A	; 10
 6f8:	8d 8b       	std	Y+21, r24	; 0x15
	hex[4] = '\0';
 6fa:	1e 8a       	std	Y+22, r1	; 0x16
	UART_TxString("0x");
 6fc:	82 e3       	ldi	r24, 0x32	; 50
 6fe:	91 e0       	ldi	r25, 0x01	; 1
 700:	0e 94 45 03 	call	0x68a	; 0x68a <UART_TxString>
	UART_TxString(hex);
 704:	ce 01       	movw	r24, r28
 706:	42 96       	adiw	r24, 0x12	; 18
 708:	0e 94 45 03 	call	0x68a	; 0x68a <UART_TxString>
}
 70c:	66 96       	adiw	r28, 0x16	; 22
 70e:	0f b6       	in	r0, 0x3f	; 63
 710:	f8 94       	cli
 712:	de bf       	out	0x3e, r29	; 62
 714:	0f be       	out	0x3f, r0	; 63
 716:	cd bf       	out	0x3d, r28	; 61
 718:	df 91       	pop	r29
 71a:	cf 91       	pop	r28
 71c:	08 95       	ret

0000071e <UART_TxNumber>:
void UART_TxNumber(uint32_t num)
{
 71e:	cf 93       	push	r28
 720:	df 93       	push	r29
 722:	cd b7       	in	r28, 0x3d	; 61
 724:	de b7       	in	r29, 0x3e	; 62
 726:	2c 97       	sbiw	r28, 0x0c	; 12
 728:	0f b6       	in	r0, 0x3f	; 63
 72a:	f8 94       	cli
 72c:	de bf       	out	0x3e, r29	; 62
 72e:	0f be       	out	0x3f, r0	; 63
 730:	cd bf       	out	0x3d, r28	; 61
    } else if (__radix < 2 || __radix > 36) {
	*__s = 0;
	return __s;
    } else {
	extern char *__ltoa_ncheck (long, char *, unsigned char);
	return __ltoa_ncheck (__val, __s, __radix);
 732:	2a e0       	ldi	r18, 0x0A	; 10
 734:	ae 01       	movw	r20, r28
 736:	4f 5f       	subi	r20, 0xFF	; 255
 738:	5f 4f       	sbci	r21, 0xFF	; 255
 73a:	0e 94 cb 05 	call	0xb96	; 0xb96 <__ltoa_ncheck>
    char buffer[12];
    ltoa(num, buffer, 10);   // convert to string (long to ASCII)
    UART_TxString(buffer);
 73e:	ce 01       	movw	r24, r28
 740:	01 96       	adiw	r24, 0x01	; 1
 742:	0e 94 45 03 	call	0x68a	; 0x68a <UART_TxString>
}
 746:	2c 96       	adiw	r28, 0x0c	; 12
 748:	0f b6       	in	r0, 0x3f	; 63
 74a:	f8 94       	cli
 74c:	de bf       	out	0x3e, r29	; 62
 74e:	0f be       	out	0x3f, r0	; 63
 750:	cd bf       	out	0x3d, r28	; 61
 752:	df 91       	pop	r29
 754:	cf 91       	pop	r28
 756:	08 95       	ret

00000758 <__subsf3>:
 758:	50 58       	subi	r21, 0x80	; 128

0000075a <__addsf3>:
 75a:	bb 27       	eor	r27, r27
 75c:	aa 27       	eor	r26, r26
 75e:	0e 94 c4 03 	call	0x788	; 0x788 <__addsf3x>
 762:	0c 94 15 05 	jmp	0xa2a	; 0xa2a <__fp_round>
 766:	0e 94 07 05 	call	0xa0e	; 0xa0e <__fp_pscA>
 76a:	38 f0       	brcs	.+14     	; 0x77a <__addsf3+0x20>
 76c:	0e 94 0e 05 	call	0xa1c	; 0xa1c <__fp_pscB>
 770:	20 f0       	brcs	.+8      	; 0x77a <__addsf3+0x20>
 772:	39 f4       	brne	.+14     	; 0x782 <__addsf3+0x28>
 774:	9f 3f       	cpi	r25, 0xFF	; 255
 776:	19 f4       	brne	.+6      	; 0x77e <__addsf3+0x24>
 778:	26 f4       	brtc	.+8      	; 0x782 <__addsf3+0x28>
 77a:	0c 94 04 05 	jmp	0xa08	; 0xa08 <__fp_nan>
 77e:	0e f4       	brtc	.+2      	; 0x782 <__addsf3+0x28>
 780:	e0 95       	com	r30
 782:	e7 fb       	bst	r30, 7
 784:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_inf>

00000788 <__addsf3x>:
 788:	e9 2f       	mov	r30, r25
 78a:	0e 94 26 05 	call	0xa4c	; 0xa4c <__fp_split3>
 78e:	58 f3       	brcs	.-42     	; 0x766 <__addsf3+0xc>
 790:	ba 17       	cp	r27, r26
 792:	62 07       	cpc	r22, r18
 794:	73 07       	cpc	r23, r19
 796:	84 07       	cpc	r24, r20
 798:	95 07       	cpc	r25, r21
 79a:	20 f0       	brcs	.+8      	; 0x7a4 <__addsf3x+0x1c>
 79c:	79 f4       	brne	.+30     	; 0x7bc <__addsf3x+0x34>
 79e:	a6 f5       	brtc	.+104    	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7a0:	0c 94 48 05 	jmp	0xa90	; 0xa90 <__fp_zero>
 7a4:	0e f4       	brtc	.+2      	; 0x7a8 <__addsf3x+0x20>
 7a6:	e0 95       	com	r30
 7a8:	0b 2e       	mov	r0, r27
 7aa:	ba 2f       	mov	r27, r26
 7ac:	a0 2d       	mov	r26, r0
 7ae:	0b 01       	movw	r0, r22
 7b0:	b9 01       	movw	r22, r18
 7b2:	90 01       	movw	r18, r0
 7b4:	0c 01       	movw	r0, r24
 7b6:	ca 01       	movw	r24, r20
 7b8:	a0 01       	movw	r20, r0
 7ba:	11 24       	eor	r1, r1
 7bc:	ff 27       	eor	r31, r31
 7be:	59 1b       	sub	r21, r25
 7c0:	99 f0       	breq	.+38     	; 0x7e8 <__addsf3x+0x60>
 7c2:	59 3f       	cpi	r21, 0xF9	; 249
 7c4:	50 f4       	brcc	.+20     	; 0x7da <__addsf3x+0x52>
 7c6:	50 3e       	cpi	r21, 0xE0	; 224
 7c8:	68 f1       	brcs	.+90     	; 0x824 <__DATA_REGION_LENGTH__+0x24>
 7ca:	1a 16       	cp	r1, r26
 7cc:	f0 40       	sbci	r31, 0x00	; 0
 7ce:	a2 2f       	mov	r26, r18
 7d0:	23 2f       	mov	r18, r19
 7d2:	34 2f       	mov	r19, r20
 7d4:	44 27       	eor	r20, r20
 7d6:	58 5f       	subi	r21, 0xF8	; 248
 7d8:	f3 cf       	rjmp	.-26     	; 0x7c0 <__addsf3x+0x38>
 7da:	46 95       	lsr	r20
 7dc:	37 95       	ror	r19
 7de:	27 95       	ror	r18
 7e0:	a7 95       	ror	r26
 7e2:	f0 40       	sbci	r31, 0x00	; 0
 7e4:	53 95       	inc	r21
 7e6:	c9 f7       	brne	.-14     	; 0x7da <__addsf3x+0x52>
 7e8:	7e f4       	brtc	.+30     	; 0x808 <__DATA_REGION_LENGTH__+0x8>
 7ea:	1f 16       	cp	r1, r31
 7ec:	ba 0b       	sbc	r27, r26
 7ee:	62 0b       	sbc	r22, r18
 7f0:	73 0b       	sbc	r23, r19
 7f2:	84 0b       	sbc	r24, r20
 7f4:	ba f0       	brmi	.+46     	; 0x824 <__DATA_REGION_LENGTH__+0x24>
 7f6:	91 50       	subi	r25, 0x01	; 1
 7f8:	a1 f0       	breq	.+40     	; 0x822 <__DATA_REGION_LENGTH__+0x22>
 7fa:	ff 0f       	add	r31, r31
 7fc:	bb 1f       	adc	r27, r27
 7fe:	66 1f       	adc	r22, r22
 800:	77 1f       	adc	r23, r23
 802:	88 1f       	adc	r24, r24
 804:	c2 f7       	brpl	.-16     	; 0x7f6 <__addsf3x+0x6e>
 806:	0e c0       	rjmp	.+28     	; 0x824 <__DATA_REGION_LENGTH__+0x24>
 808:	ba 0f       	add	r27, r26
 80a:	62 1f       	adc	r22, r18
 80c:	73 1f       	adc	r23, r19
 80e:	84 1f       	adc	r24, r20
 810:	48 f4       	brcc	.+18     	; 0x824 <__DATA_REGION_LENGTH__+0x24>
 812:	87 95       	ror	r24
 814:	77 95       	ror	r23
 816:	67 95       	ror	r22
 818:	b7 95       	ror	r27
 81a:	f7 95       	ror	r31
 81c:	9e 3f       	cpi	r25, 0xFE	; 254
 81e:	08 f0       	brcs	.+2      	; 0x822 <__DATA_REGION_LENGTH__+0x22>
 820:	b0 cf       	rjmp	.-160    	; 0x782 <__addsf3+0x28>
 822:	93 95       	inc	r25
 824:	88 0f       	add	r24, r24
 826:	08 f0       	brcs	.+2      	; 0x82a <__DATA_REGION_LENGTH__+0x2a>
 828:	99 27       	eor	r25, r25
 82a:	ee 0f       	add	r30, r30
 82c:	97 95       	ror	r25
 82e:	87 95       	ror	r24
 830:	08 95       	ret

00000832 <__divsf3>:
 832:	0e 94 2d 04 	call	0x85a	; 0x85a <__divsf3x>
 836:	0c 94 15 05 	jmp	0xa2a	; 0xa2a <__fp_round>
 83a:	0e 94 0e 05 	call	0xa1c	; 0xa1c <__fp_pscB>
 83e:	58 f0       	brcs	.+22     	; 0x856 <__divsf3+0x24>
 840:	0e 94 07 05 	call	0xa0e	; 0xa0e <__fp_pscA>
 844:	40 f0       	brcs	.+16     	; 0x856 <__divsf3+0x24>
 846:	29 f4       	brne	.+10     	; 0x852 <__divsf3+0x20>
 848:	5f 3f       	cpi	r21, 0xFF	; 255
 84a:	29 f0       	breq	.+10     	; 0x856 <__divsf3+0x24>
 84c:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_inf>
 850:	51 11       	cpse	r21, r1
 852:	0c 94 49 05 	jmp	0xa92	; 0xa92 <__fp_szero>
 856:	0c 94 04 05 	jmp	0xa08	; 0xa08 <__fp_nan>

0000085a <__divsf3x>:
 85a:	0e 94 26 05 	call	0xa4c	; 0xa4c <__fp_split3>
 85e:	68 f3       	brcs	.-38     	; 0x83a <__divsf3+0x8>

00000860 <__divsf3_pse>:
 860:	99 23       	and	r25, r25
 862:	b1 f3       	breq	.-20     	; 0x850 <__divsf3+0x1e>
 864:	55 23       	and	r21, r21
 866:	91 f3       	breq	.-28     	; 0x84c <__divsf3+0x1a>
 868:	95 1b       	sub	r25, r21
 86a:	55 0b       	sbc	r21, r21
 86c:	bb 27       	eor	r27, r27
 86e:	aa 27       	eor	r26, r26
 870:	62 17       	cp	r22, r18
 872:	73 07       	cpc	r23, r19
 874:	84 07       	cpc	r24, r20
 876:	38 f0       	brcs	.+14     	; 0x886 <__divsf3_pse+0x26>
 878:	9f 5f       	subi	r25, 0xFF	; 255
 87a:	5f 4f       	sbci	r21, 0xFF	; 255
 87c:	22 0f       	add	r18, r18
 87e:	33 1f       	adc	r19, r19
 880:	44 1f       	adc	r20, r20
 882:	aa 1f       	adc	r26, r26
 884:	a9 f3       	breq	.-22     	; 0x870 <__divsf3_pse+0x10>
 886:	35 d0       	rcall	.+106    	; 0x8f2 <__divsf3_pse+0x92>
 888:	0e 2e       	mov	r0, r30
 88a:	3a f0       	brmi	.+14     	; 0x89a <__divsf3_pse+0x3a>
 88c:	e0 e8       	ldi	r30, 0x80	; 128
 88e:	32 d0       	rcall	.+100    	; 0x8f4 <__divsf3_pse+0x94>
 890:	91 50       	subi	r25, 0x01	; 1
 892:	50 40       	sbci	r21, 0x00	; 0
 894:	e6 95       	lsr	r30
 896:	00 1c       	adc	r0, r0
 898:	ca f7       	brpl	.-14     	; 0x88c <__divsf3_pse+0x2c>
 89a:	2b d0       	rcall	.+86     	; 0x8f2 <__divsf3_pse+0x92>
 89c:	fe 2f       	mov	r31, r30
 89e:	29 d0       	rcall	.+82     	; 0x8f2 <__divsf3_pse+0x92>
 8a0:	66 0f       	add	r22, r22
 8a2:	77 1f       	adc	r23, r23
 8a4:	88 1f       	adc	r24, r24
 8a6:	bb 1f       	adc	r27, r27
 8a8:	26 17       	cp	r18, r22
 8aa:	37 07       	cpc	r19, r23
 8ac:	48 07       	cpc	r20, r24
 8ae:	ab 07       	cpc	r26, r27
 8b0:	b0 e8       	ldi	r27, 0x80	; 128
 8b2:	09 f0       	breq	.+2      	; 0x8b6 <__divsf3_pse+0x56>
 8b4:	bb 0b       	sbc	r27, r27
 8b6:	80 2d       	mov	r24, r0
 8b8:	bf 01       	movw	r22, r30
 8ba:	ff 27       	eor	r31, r31
 8bc:	93 58       	subi	r25, 0x83	; 131
 8be:	5f 4f       	sbci	r21, 0xFF	; 255
 8c0:	3a f0       	brmi	.+14     	; 0x8d0 <__divsf3_pse+0x70>
 8c2:	9e 3f       	cpi	r25, 0xFE	; 254
 8c4:	51 05       	cpc	r21, r1
 8c6:	78 f0       	brcs	.+30     	; 0x8e6 <__divsf3_pse+0x86>
 8c8:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_inf>
 8cc:	0c 94 49 05 	jmp	0xa92	; 0xa92 <__fp_szero>
 8d0:	5f 3f       	cpi	r21, 0xFF	; 255
 8d2:	e4 f3       	brlt	.-8      	; 0x8cc <__divsf3_pse+0x6c>
 8d4:	98 3e       	cpi	r25, 0xE8	; 232
 8d6:	d4 f3       	brlt	.-12     	; 0x8cc <__divsf3_pse+0x6c>
 8d8:	86 95       	lsr	r24
 8da:	77 95       	ror	r23
 8dc:	67 95       	ror	r22
 8de:	b7 95       	ror	r27
 8e0:	f7 95       	ror	r31
 8e2:	9f 5f       	subi	r25, 0xFF	; 255
 8e4:	c9 f7       	brne	.-14     	; 0x8d8 <__divsf3_pse+0x78>
 8e6:	88 0f       	add	r24, r24
 8e8:	91 1d       	adc	r25, r1
 8ea:	96 95       	lsr	r25
 8ec:	87 95       	ror	r24
 8ee:	97 f9       	bld	r25, 7
 8f0:	08 95       	ret
 8f2:	e1 e0       	ldi	r30, 0x01	; 1
 8f4:	66 0f       	add	r22, r22
 8f6:	77 1f       	adc	r23, r23
 8f8:	88 1f       	adc	r24, r24
 8fa:	bb 1f       	adc	r27, r27
 8fc:	62 17       	cp	r22, r18
 8fe:	73 07       	cpc	r23, r19
 900:	84 07       	cpc	r24, r20
 902:	ba 07       	cpc	r27, r26
 904:	20 f0       	brcs	.+8      	; 0x90e <__stack+0xf>
 906:	62 1b       	sub	r22, r18
 908:	73 0b       	sbc	r23, r19
 90a:	84 0b       	sbc	r24, r20
 90c:	ba 0b       	sbc	r27, r26
 90e:	ee 1f       	adc	r30, r30
 910:	88 f7       	brcc	.-30     	; 0x8f4 <__divsf3_pse+0x94>
 912:	e0 95       	com	r30
 914:	08 95       	ret

00000916 <__fixsfsi>:
 916:	0e 94 92 04 	call	0x924	; 0x924 <__fixunssfsi>
 91a:	68 94       	set
 91c:	b1 11       	cpse	r27, r1
 91e:	0c 94 49 05 	jmp	0xa92	; 0xa92 <__fp_szero>
 922:	08 95       	ret

00000924 <__fixunssfsi>:
 924:	0e 94 2e 05 	call	0xa5c	; 0xa5c <__fp_splitA>
 928:	88 f0       	brcs	.+34     	; 0x94c <__fixunssfsi+0x28>
 92a:	9f 57       	subi	r25, 0x7F	; 127
 92c:	98 f0       	brcs	.+38     	; 0x954 <__fixunssfsi+0x30>
 92e:	b9 2f       	mov	r27, r25
 930:	99 27       	eor	r25, r25
 932:	b7 51       	subi	r27, 0x17	; 23
 934:	b0 f0       	brcs	.+44     	; 0x962 <__fixunssfsi+0x3e>
 936:	e1 f0       	breq	.+56     	; 0x970 <__fixunssfsi+0x4c>
 938:	66 0f       	add	r22, r22
 93a:	77 1f       	adc	r23, r23
 93c:	88 1f       	adc	r24, r24
 93e:	99 1f       	adc	r25, r25
 940:	1a f0       	brmi	.+6      	; 0x948 <__fixunssfsi+0x24>
 942:	ba 95       	dec	r27
 944:	c9 f7       	brne	.-14     	; 0x938 <__fixunssfsi+0x14>
 946:	14 c0       	rjmp	.+40     	; 0x970 <__fixunssfsi+0x4c>
 948:	b1 30       	cpi	r27, 0x01	; 1
 94a:	91 f0       	breq	.+36     	; 0x970 <__fixunssfsi+0x4c>
 94c:	0e 94 48 05 	call	0xa90	; 0xa90 <__fp_zero>
 950:	b1 e0       	ldi	r27, 0x01	; 1
 952:	08 95       	ret
 954:	0c 94 48 05 	jmp	0xa90	; 0xa90 <__fp_zero>
 958:	67 2f       	mov	r22, r23
 95a:	78 2f       	mov	r23, r24
 95c:	88 27       	eor	r24, r24
 95e:	b8 5f       	subi	r27, 0xF8	; 248
 960:	39 f0       	breq	.+14     	; 0x970 <__fixunssfsi+0x4c>
 962:	b9 3f       	cpi	r27, 0xF9	; 249
 964:	cc f3       	brlt	.-14     	; 0x958 <__fixunssfsi+0x34>
 966:	86 95       	lsr	r24
 968:	77 95       	ror	r23
 96a:	67 95       	ror	r22
 96c:	b3 95       	inc	r27
 96e:	d9 f7       	brne	.-10     	; 0x966 <__fixunssfsi+0x42>
 970:	3e f4       	brtc	.+14     	; 0x980 <__fixunssfsi+0x5c>
 972:	90 95       	com	r25
 974:	80 95       	com	r24
 976:	70 95       	com	r23
 978:	61 95       	neg	r22
 97a:	7f 4f       	sbci	r23, 0xFF	; 255
 97c:	8f 4f       	sbci	r24, 0xFF	; 255
 97e:	9f 4f       	sbci	r25, 0xFF	; 255
 980:	08 95       	ret

00000982 <__floatunsisf>:
 982:	e8 94       	clt
 984:	09 c0       	rjmp	.+18     	; 0x998 <__floatsisf+0x12>

00000986 <__floatsisf>:
 986:	97 fb       	bst	r25, 7
 988:	3e f4       	brtc	.+14     	; 0x998 <__floatsisf+0x12>
 98a:	90 95       	com	r25
 98c:	80 95       	com	r24
 98e:	70 95       	com	r23
 990:	61 95       	neg	r22
 992:	7f 4f       	sbci	r23, 0xFF	; 255
 994:	8f 4f       	sbci	r24, 0xFF	; 255
 996:	9f 4f       	sbci	r25, 0xFF	; 255
 998:	99 23       	and	r25, r25
 99a:	a9 f0       	breq	.+42     	; 0x9c6 <__floatsisf+0x40>
 99c:	f9 2f       	mov	r31, r25
 99e:	96 e9       	ldi	r25, 0x96	; 150
 9a0:	bb 27       	eor	r27, r27
 9a2:	93 95       	inc	r25
 9a4:	f6 95       	lsr	r31
 9a6:	87 95       	ror	r24
 9a8:	77 95       	ror	r23
 9aa:	67 95       	ror	r22
 9ac:	b7 95       	ror	r27
 9ae:	f1 11       	cpse	r31, r1
 9b0:	f8 cf       	rjmp	.-16     	; 0x9a2 <__floatsisf+0x1c>
 9b2:	fa f4       	brpl	.+62     	; 0x9f2 <__floatsisf+0x6c>
 9b4:	bb 0f       	add	r27, r27
 9b6:	11 f4       	brne	.+4      	; 0x9bc <__floatsisf+0x36>
 9b8:	60 ff       	sbrs	r22, 0
 9ba:	1b c0       	rjmp	.+54     	; 0x9f2 <__floatsisf+0x6c>
 9bc:	6f 5f       	subi	r22, 0xFF	; 255
 9be:	7f 4f       	sbci	r23, 0xFF	; 255
 9c0:	8f 4f       	sbci	r24, 0xFF	; 255
 9c2:	9f 4f       	sbci	r25, 0xFF	; 255
 9c4:	16 c0       	rjmp	.+44     	; 0x9f2 <__floatsisf+0x6c>
 9c6:	88 23       	and	r24, r24
 9c8:	11 f0       	breq	.+4      	; 0x9ce <__floatsisf+0x48>
 9ca:	96 e9       	ldi	r25, 0x96	; 150
 9cc:	11 c0       	rjmp	.+34     	; 0x9f0 <__floatsisf+0x6a>
 9ce:	77 23       	and	r23, r23
 9d0:	21 f0       	breq	.+8      	; 0x9da <__floatsisf+0x54>
 9d2:	9e e8       	ldi	r25, 0x8E	; 142
 9d4:	87 2f       	mov	r24, r23
 9d6:	76 2f       	mov	r23, r22
 9d8:	05 c0       	rjmp	.+10     	; 0x9e4 <__floatsisf+0x5e>
 9da:	66 23       	and	r22, r22
 9dc:	71 f0       	breq	.+28     	; 0x9fa <__floatsisf+0x74>
 9de:	96 e8       	ldi	r25, 0x86	; 134
 9e0:	86 2f       	mov	r24, r22
 9e2:	70 e0       	ldi	r23, 0x00	; 0
 9e4:	60 e0       	ldi	r22, 0x00	; 0
 9e6:	2a f0       	brmi	.+10     	; 0x9f2 <__floatsisf+0x6c>
 9e8:	9a 95       	dec	r25
 9ea:	66 0f       	add	r22, r22
 9ec:	77 1f       	adc	r23, r23
 9ee:	88 1f       	adc	r24, r24
 9f0:	da f7       	brpl	.-10     	; 0x9e8 <__floatsisf+0x62>
 9f2:	88 0f       	add	r24, r24
 9f4:	96 95       	lsr	r25
 9f6:	87 95       	ror	r24
 9f8:	97 f9       	bld	r25, 7
 9fa:	08 95       	ret

000009fc <__fp_inf>:
 9fc:	97 f9       	bld	r25, 7
 9fe:	9f 67       	ori	r25, 0x7F	; 127
 a00:	80 e8       	ldi	r24, 0x80	; 128
 a02:	70 e0       	ldi	r23, 0x00	; 0
 a04:	60 e0       	ldi	r22, 0x00	; 0
 a06:	08 95       	ret

00000a08 <__fp_nan>:
 a08:	9f ef       	ldi	r25, 0xFF	; 255
 a0a:	80 ec       	ldi	r24, 0xC0	; 192
 a0c:	08 95       	ret

00000a0e <__fp_pscA>:
 a0e:	00 24       	eor	r0, r0
 a10:	0a 94       	dec	r0
 a12:	16 16       	cp	r1, r22
 a14:	17 06       	cpc	r1, r23
 a16:	18 06       	cpc	r1, r24
 a18:	09 06       	cpc	r0, r25
 a1a:	08 95       	ret

00000a1c <__fp_pscB>:
 a1c:	00 24       	eor	r0, r0
 a1e:	0a 94       	dec	r0
 a20:	12 16       	cp	r1, r18
 a22:	13 06       	cpc	r1, r19
 a24:	14 06       	cpc	r1, r20
 a26:	05 06       	cpc	r0, r21
 a28:	08 95       	ret

00000a2a <__fp_round>:
 a2a:	09 2e       	mov	r0, r25
 a2c:	03 94       	inc	r0
 a2e:	00 0c       	add	r0, r0
 a30:	11 f4       	brne	.+4      	; 0xa36 <__fp_round+0xc>
 a32:	88 23       	and	r24, r24
 a34:	52 f0       	brmi	.+20     	; 0xa4a <__fp_round+0x20>
 a36:	bb 0f       	add	r27, r27
 a38:	40 f4       	brcc	.+16     	; 0xa4a <__fp_round+0x20>
 a3a:	bf 2b       	or	r27, r31
 a3c:	11 f4       	brne	.+4      	; 0xa42 <__fp_round+0x18>
 a3e:	60 ff       	sbrs	r22, 0
 a40:	04 c0       	rjmp	.+8      	; 0xa4a <__fp_round+0x20>
 a42:	6f 5f       	subi	r22, 0xFF	; 255
 a44:	7f 4f       	sbci	r23, 0xFF	; 255
 a46:	8f 4f       	sbci	r24, 0xFF	; 255
 a48:	9f 4f       	sbci	r25, 0xFF	; 255
 a4a:	08 95       	ret

00000a4c <__fp_split3>:
 a4c:	57 fd       	sbrc	r21, 7
 a4e:	90 58       	subi	r25, 0x80	; 128
 a50:	44 0f       	add	r20, r20
 a52:	55 1f       	adc	r21, r21
 a54:	59 f0       	breq	.+22     	; 0xa6c <__fp_splitA+0x10>
 a56:	5f 3f       	cpi	r21, 0xFF	; 255
 a58:	71 f0       	breq	.+28     	; 0xa76 <__fp_splitA+0x1a>
 a5a:	47 95       	ror	r20

00000a5c <__fp_splitA>:
 a5c:	88 0f       	add	r24, r24
 a5e:	97 fb       	bst	r25, 7
 a60:	99 1f       	adc	r25, r25
 a62:	61 f0       	breq	.+24     	; 0xa7c <__fp_splitA+0x20>
 a64:	9f 3f       	cpi	r25, 0xFF	; 255
 a66:	79 f0       	breq	.+30     	; 0xa86 <__fp_splitA+0x2a>
 a68:	87 95       	ror	r24
 a6a:	08 95       	ret
 a6c:	12 16       	cp	r1, r18
 a6e:	13 06       	cpc	r1, r19
 a70:	14 06       	cpc	r1, r20
 a72:	55 1f       	adc	r21, r21
 a74:	f2 cf       	rjmp	.-28     	; 0xa5a <__fp_split3+0xe>
 a76:	46 95       	lsr	r20
 a78:	f1 df       	rcall	.-30     	; 0xa5c <__fp_splitA>
 a7a:	08 c0       	rjmp	.+16     	; 0xa8c <__fp_splitA+0x30>
 a7c:	16 16       	cp	r1, r22
 a7e:	17 06       	cpc	r1, r23
 a80:	18 06       	cpc	r1, r24
 a82:	99 1f       	adc	r25, r25
 a84:	f1 cf       	rjmp	.-30     	; 0xa68 <__fp_splitA+0xc>
 a86:	86 95       	lsr	r24
 a88:	71 05       	cpc	r23, r1
 a8a:	61 05       	cpc	r22, r1
 a8c:	08 94       	sec
 a8e:	08 95       	ret

00000a90 <__fp_zero>:
 a90:	e8 94       	clt

00000a92 <__fp_szero>:
 a92:	bb 27       	eor	r27, r27
 a94:	66 27       	eor	r22, r22
 a96:	77 27       	eor	r23, r23
 a98:	cb 01       	movw	r24, r22
 a9a:	97 f9       	bld	r25, 7
 a9c:	08 95       	ret

00000a9e <__mulsf3>:
 a9e:	0e 94 62 05 	call	0xac4	; 0xac4 <__mulsf3x>
 aa2:	0c 94 15 05 	jmp	0xa2a	; 0xa2a <__fp_round>
 aa6:	0e 94 07 05 	call	0xa0e	; 0xa0e <__fp_pscA>
 aaa:	38 f0       	brcs	.+14     	; 0xaba <__mulsf3+0x1c>
 aac:	0e 94 0e 05 	call	0xa1c	; 0xa1c <__fp_pscB>
 ab0:	20 f0       	brcs	.+8      	; 0xaba <__mulsf3+0x1c>
 ab2:	95 23       	and	r25, r21
 ab4:	11 f0       	breq	.+4      	; 0xaba <__mulsf3+0x1c>
 ab6:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_inf>
 aba:	0c 94 04 05 	jmp	0xa08	; 0xa08 <__fp_nan>
 abe:	11 24       	eor	r1, r1
 ac0:	0c 94 49 05 	jmp	0xa92	; 0xa92 <__fp_szero>

00000ac4 <__mulsf3x>:
 ac4:	0e 94 26 05 	call	0xa4c	; 0xa4c <__fp_split3>
 ac8:	70 f3       	brcs	.-36     	; 0xaa6 <__mulsf3+0x8>

00000aca <__mulsf3_pse>:
 aca:	95 9f       	mul	r25, r21
 acc:	c1 f3       	breq	.-16     	; 0xabe <__mulsf3+0x20>
 ace:	95 0f       	add	r25, r21
 ad0:	50 e0       	ldi	r21, 0x00	; 0
 ad2:	55 1f       	adc	r21, r21
 ad4:	62 9f       	mul	r22, r18
 ad6:	f0 01       	movw	r30, r0
 ad8:	72 9f       	mul	r23, r18
 ada:	bb 27       	eor	r27, r27
 adc:	f0 0d       	add	r31, r0
 ade:	b1 1d       	adc	r27, r1
 ae0:	63 9f       	mul	r22, r19
 ae2:	aa 27       	eor	r26, r26
 ae4:	f0 0d       	add	r31, r0
 ae6:	b1 1d       	adc	r27, r1
 ae8:	aa 1f       	adc	r26, r26
 aea:	64 9f       	mul	r22, r20
 aec:	66 27       	eor	r22, r22
 aee:	b0 0d       	add	r27, r0
 af0:	a1 1d       	adc	r26, r1
 af2:	66 1f       	adc	r22, r22
 af4:	82 9f       	mul	r24, r18
 af6:	22 27       	eor	r18, r18
 af8:	b0 0d       	add	r27, r0
 afa:	a1 1d       	adc	r26, r1
 afc:	62 1f       	adc	r22, r18
 afe:	73 9f       	mul	r23, r19
 b00:	b0 0d       	add	r27, r0
 b02:	a1 1d       	adc	r26, r1
 b04:	62 1f       	adc	r22, r18
 b06:	83 9f       	mul	r24, r19
 b08:	a0 0d       	add	r26, r0
 b0a:	61 1d       	adc	r22, r1
 b0c:	22 1f       	adc	r18, r18
 b0e:	74 9f       	mul	r23, r20
 b10:	33 27       	eor	r19, r19
 b12:	a0 0d       	add	r26, r0
 b14:	61 1d       	adc	r22, r1
 b16:	23 1f       	adc	r18, r19
 b18:	84 9f       	mul	r24, r20
 b1a:	60 0d       	add	r22, r0
 b1c:	21 1d       	adc	r18, r1
 b1e:	82 2f       	mov	r24, r18
 b20:	76 2f       	mov	r23, r22
 b22:	6a 2f       	mov	r22, r26
 b24:	11 24       	eor	r1, r1
 b26:	9f 57       	subi	r25, 0x7F	; 127
 b28:	50 40       	sbci	r21, 0x00	; 0
 b2a:	9a f0       	brmi	.+38     	; 0xb52 <__mulsf3_pse+0x88>
 b2c:	f1 f0       	breq	.+60     	; 0xb6a <__mulsf3_pse+0xa0>
 b2e:	88 23       	and	r24, r24
 b30:	4a f0       	brmi	.+18     	; 0xb44 <__mulsf3_pse+0x7a>
 b32:	ee 0f       	add	r30, r30
 b34:	ff 1f       	adc	r31, r31
 b36:	bb 1f       	adc	r27, r27
 b38:	66 1f       	adc	r22, r22
 b3a:	77 1f       	adc	r23, r23
 b3c:	88 1f       	adc	r24, r24
 b3e:	91 50       	subi	r25, 0x01	; 1
 b40:	50 40       	sbci	r21, 0x00	; 0
 b42:	a9 f7       	brne	.-22     	; 0xb2e <__mulsf3_pse+0x64>
 b44:	9e 3f       	cpi	r25, 0xFE	; 254
 b46:	51 05       	cpc	r21, r1
 b48:	80 f0       	brcs	.+32     	; 0xb6a <__mulsf3_pse+0xa0>
 b4a:	0c 94 fe 04 	jmp	0x9fc	; 0x9fc <__fp_inf>
 b4e:	0c 94 49 05 	jmp	0xa92	; 0xa92 <__fp_szero>
 b52:	5f 3f       	cpi	r21, 0xFF	; 255
 b54:	e4 f3       	brlt	.-8      	; 0xb4e <__mulsf3_pse+0x84>
 b56:	98 3e       	cpi	r25, 0xE8	; 232
 b58:	d4 f3       	brlt	.-12     	; 0xb4e <__mulsf3_pse+0x84>
 b5a:	86 95       	lsr	r24
 b5c:	77 95       	ror	r23
 b5e:	67 95       	ror	r22
 b60:	b7 95       	ror	r27
 b62:	f7 95       	ror	r31
 b64:	e7 95       	ror	r30
 b66:	9f 5f       	subi	r25, 0xFF	; 255
 b68:	c1 f7       	brne	.-16     	; 0xb5a <__mulsf3_pse+0x90>
 b6a:	fe 2b       	or	r31, r30
 b6c:	88 0f       	add	r24, r24
 b6e:	91 1d       	adc	r25, r1
 b70:	96 95       	lsr	r25
 b72:	87 95       	ror	r24
 b74:	97 f9       	bld	r25, 7
 b76:	08 95       	ret

00000b78 <__umulhisi3>:
 b78:	a2 9f       	mul	r26, r18
 b7a:	b0 01       	movw	r22, r0
 b7c:	b3 9f       	mul	r27, r19
 b7e:	c0 01       	movw	r24, r0
 b80:	a3 9f       	mul	r26, r19
 b82:	70 0d       	add	r23, r0
 b84:	81 1d       	adc	r24, r1
 b86:	11 24       	eor	r1, r1
 b88:	91 1d       	adc	r25, r1
 b8a:	b2 9f       	mul	r27, r18
 b8c:	70 0d       	add	r23, r0
 b8e:	81 1d       	adc	r24, r1
 b90:	11 24       	eor	r1, r1
 b92:	91 1d       	adc	r25, r1
 b94:	08 95       	ret

00000b96 <__ltoa_ncheck>:
 b96:	bb 27       	eor	r27, r27
 b98:	2a 30       	cpi	r18, 0x0A	; 10
 b9a:	51 f4       	brne	.+20     	; 0xbb0 <__ltoa_ncheck+0x1a>
 b9c:	99 23       	and	r25, r25
 b9e:	42 f4       	brpl	.+16     	; 0xbb0 <__ltoa_ncheck+0x1a>
 ba0:	bd e2       	ldi	r27, 0x2D	; 45
 ba2:	90 95       	com	r25
 ba4:	80 95       	com	r24
 ba6:	70 95       	com	r23
 ba8:	61 95       	neg	r22
 baa:	7f 4f       	sbci	r23, 0xFF	; 255
 bac:	8f 4f       	sbci	r24, 0xFF	; 255
 bae:	9f 4f       	sbci	r25, 0xFF	; 255
 bb0:	0c 94 db 05 	jmp	0xbb6	; 0xbb6 <__ultoa_common>

00000bb4 <__ultoa_ncheck>:
 bb4:	bb 27       	eor	r27, r27

00000bb6 <__ultoa_common>:
 bb6:	fa 01       	movw	r30, r20
 bb8:	a6 2f       	mov	r26, r22
 bba:	62 17       	cp	r22, r18
 bbc:	71 05       	cpc	r23, r1
 bbe:	81 05       	cpc	r24, r1
 bc0:	91 05       	cpc	r25, r1
 bc2:	33 0b       	sbc	r19, r19
 bc4:	30 fb       	bst	r19, 0
 bc6:	66 f0       	brts	.+24     	; 0xbe0 <__ultoa_common+0x2a>
 bc8:	aa 27       	eor	r26, r26
 bca:	66 0f       	add	r22, r22
 bcc:	77 1f       	adc	r23, r23
 bce:	88 1f       	adc	r24, r24
 bd0:	99 1f       	adc	r25, r25
 bd2:	aa 1f       	adc	r26, r26
 bd4:	a2 17       	cp	r26, r18
 bd6:	10 f0       	brcs	.+4      	; 0xbdc <__ultoa_common+0x26>
 bd8:	a2 1b       	sub	r26, r18
 bda:	63 95       	inc	r22
 bdc:	38 50       	subi	r19, 0x08	; 8
 bde:	a9 f7       	brne	.-22     	; 0xbca <__ultoa_common+0x14>
 be0:	a0 5d       	subi	r26, 0xD0	; 208
 be2:	aa 33       	cpi	r26, 0x3A	; 58
 be4:	08 f0       	brcs	.+2      	; 0xbe8 <__ultoa_common+0x32>
 be6:	a9 5d       	subi	r26, 0xD9	; 217
 be8:	a1 93       	st	Z+, r26
 bea:	36 f7       	brtc	.-52     	; 0xbb8 <__ultoa_common+0x2>
 bec:	b1 11       	cpse	r27, r1
 bee:	b1 93       	st	Z+, r27
 bf0:	10 82       	st	Z, r1
 bf2:	ca 01       	movw	r24, r20
 bf4:	0c 94 fc 05 	jmp	0xbf8	; 0xbf8 <strrev>

00000bf8 <strrev>:
 bf8:	dc 01       	movw	r26, r24
 bfa:	fc 01       	movw	r30, r24
 bfc:	67 2f       	mov	r22, r23
 bfe:	71 91       	ld	r23, Z+
 c00:	77 23       	and	r23, r23
 c02:	e1 f7       	brne	.-8      	; 0xbfc <strrev+0x4>
 c04:	32 97       	sbiw	r30, 0x02	; 2
 c06:	04 c0       	rjmp	.+8      	; 0xc10 <strrev+0x18>
 c08:	7c 91       	ld	r23, X
 c0a:	6d 93       	st	X+, r22
 c0c:	70 83       	st	Z, r23
 c0e:	62 91       	ld	r22, -Z
 c10:	ae 17       	cp	r26, r30
 c12:	bf 07       	cpc	r27, r31
 c14:	c8 f3       	brcs	.-14     	; 0xc08 <strrev+0x10>
 c16:	08 95       	ret

00000c18 <_exit>:
 c18:	f8 94       	cli

00000c1a <__stop_program>:
 c1a:	ff cf       	rjmp	.-2      	; 0xc1a <__stop_program>
