TimeQuest Timing Analyzer report for teste_uart
Thu Jul  5 10:29:36 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; teste_uart                                         ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_divider:clk_divider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk_divider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 298.42 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 350.88 MHz ; 350.88 MHz      ; clk_divider:clk_divider|clk_out ;                                                               ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.351 ; -30.155       ;
; clk_divider:clk_divider|clk_out ; -1.850 ; -52.729       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.112 ; 0.000         ;
; clk_divider:clk_divider|clk_out ; 0.453 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -23.818       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -59.480       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.351 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.271      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.317 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.237      ;
; -2.252 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.172      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.169 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.089      ;
; -2.154 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.074      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.135 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.055      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.120 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.040      ;
; -2.000 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.920      ;
; -1.981 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.901      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.950 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.870      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.930 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.850      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.884 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.804      ;
; -1.833 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.753      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
; -1.769 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.689      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.850 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 3.207      ;
; -1.806 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 3.163      ;
; -1.756 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.676      ;
; -1.751 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.671      ;
; -1.628 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.548      ;
; -1.626 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.546      ;
; -1.623 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.543      ;
; -1.621 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.541      ;
; -1.553 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.473      ;
; -1.548 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.468      ;
; -1.514 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.434      ;
; -1.512 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.432      ;
; -1.498 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.417      ;
; -1.495 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.415      ;
; -1.493 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.413      ;
; -1.493 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.413      ;
; -1.491 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.411      ;
; -1.491 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.411      ;
; -1.486 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.406      ;
; -1.477 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.397      ;
; -1.476 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.396      ;
; -1.471 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.391      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.450 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.370      ;
; -1.409 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.329      ;
; -1.408 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.328      ;
; -1.386 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.743      ;
; -1.386 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.306      ;
; -1.384 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.304      ;
; -1.384 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.304      ;
; -1.382 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.302      ;
; -1.359 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.278      ;
; -1.345 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.265      ;
; -1.343 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.263      ;
; -1.343 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.263      ;
; -1.341 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.261      ;
; -1.341 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.261      ;
; -1.339 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.259      ;
; -1.334 ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.691      ;
; -1.310 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.230      ;
; -1.305 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.662      ;
; -1.291 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.210      ;
; -1.272 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.193      ;
; -1.272 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.193      ;
; -1.272 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.193      ;
; -1.268 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.187      ;
; -1.268 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.187      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.266 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.186      ;
; -1.265 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.185      ;
; -1.265 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.185      ;
; -1.263 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.183      ;
; -1.263 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.183      ;
; -1.260 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.179      ;
; -1.259 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.178      ;
; -1.255 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.174      ;
; -1.245 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.602      ;
; -1.241 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.161      ;
; -1.234 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.591      ;
; -1.223 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.143      ;
; -1.217 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.137      ;
; -1.215 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.135      ;
; -1.206 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.126      ;
; -1.204 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.124      ;
; -1.203 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.123      ;
; -1.199 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.119      ;
; -1.193 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.113      ;
; -1.176 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.533      ;
; -1.174 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.093      ;
; -1.169 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.088      ;
; -1.155 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.074      ;
; -1.155 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.074      ;
; -1.154 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.073      ;
; -1.143 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.062      ;
; -1.142 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.061      ;
; -1.139 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 2.058      ;
; -1.126 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.076     ; 2.051      ;
; -1.121 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.356      ; 2.478      ;
; -1.116 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.036      ;
; -1.114 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.034      ;
; -1.113 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.033      ;
; -1.113 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.033      ;
; -1.109 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.029      ;
; -1.094 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.015      ;
; -1.094 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.015      ;
; -1.094 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.015      ;
; -1.094 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.015      ;
; -1.094 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.015      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.112 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.616      ; 3.231      ;
; 0.474 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.616      ; 3.093      ;
; 0.744 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.746 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.748 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.771 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.948 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.950 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.243      ;
; 0.957 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 1.099 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.117 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.230 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.240 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.248 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.297 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.590      ;
; 1.299 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.592      ;
; 1.311 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.604      ;
; 1.320 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.613      ;
; 1.371 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.380 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.388 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.397 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.398 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.406 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.699      ;
; 1.439 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.732      ;
; 1.451 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.744      ;
; 1.511 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.804      ;
; 1.511 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.804      ;
; 1.511 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.804      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.512 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.393     ; 1.331      ;
; 1.520 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.520 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.528 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.529 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.537 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.830      ;
; 1.538 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.831      ;
; 1.546 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.839      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.555 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.848      ;
; 1.651 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.944      ;
; 1.651 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.944      ;
; 1.660 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.953      ;
; 1.660 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.953      ;
; 1.668 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.961      ;
; 1.669 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.962      ;
; 1.671 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.964      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.453 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.493 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.786      ;
; 0.687 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.980      ;
; 0.691 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.984      ;
; 0.697 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 0.989      ;
; 0.716 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.009      ;
; 0.759 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.507      ;
; 0.768 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.061      ;
; 0.784 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.532      ;
; 0.798 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.091      ;
; 0.832 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.125      ;
; 0.833 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.126      ;
; 0.834 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.127      ;
; 0.855 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.603      ;
; 0.875 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.623      ;
; 0.890 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.182      ;
; 0.892 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.184      ;
; 0.894 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.642      ;
; 0.896 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.188      ;
; 0.943 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.235      ;
; 0.969 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.262      ;
; 0.971 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.268      ;
; 0.993 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.286      ;
; 1.016 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.313      ;
; 1.030 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.327      ;
; 1.031 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.324      ;
; 1.043 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.336      ;
; 1.054 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.084      ; 1.350      ;
; 1.070 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.367      ;
; 1.077 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.825      ;
; 1.078 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.371      ;
; 1.080 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.372      ;
; 1.082 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 1.830      ;
; 1.098 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.390      ;
; 1.182 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.475      ;
; 1.189 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.482      ;
; 1.202 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.495      ;
; 1.205 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.498      ;
; 1.240 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.537      ;
; 1.242 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.539      ;
; 1.249 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.546      ;
; 1.259 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.085      ; 1.556      ;
; 1.279 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.572      ;
; 1.282 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 2.030      ;
; 1.292 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.585      ;
; 1.296 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.079      ; 1.587      ;
; 1.298 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.591      ;
; 1.318 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.611      ;
; 1.319 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.611      ;
; 1.321 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.613      ;
; 1.322 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.614      ;
; 1.323 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.616      ;
; 1.337 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.630      ;
; 1.345 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.637      ;
; 1.345 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.637      ;
; 1.345 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.639      ;
; 1.346 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.639      ;
; 1.348 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.641      ;
; 1.351 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.644      ;
; 1.365 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.657      ;
; 1.375 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.668      ;
; 1.376 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.669      ;
; 1.397 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.690      ;
; 1.405 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.698      ;
; 1.410 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.703      ;
; 1.415 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.708      ;
; 1.420 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; -0.356     ; 1.276      ;
; 1.431 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.724      ;
; 1.442 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 2.190      ;
; 1.447 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.740      ;
; 1.452 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.745      ;
; 1.458 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 2.206      ;
; 1.463 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.755      ;
; 1.471 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.763      ;
; 1.473 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.536      ; 2.221      ;
; 1.474 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.766      ;
; 1.474 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.766      ;
; 1.477 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.769      ;
; 1.478 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.770      ;
; 1.482 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.774      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.270  ; 0.490        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.305  ; 0.493        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.321  ; 0.509        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.445  ; 0.445        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.539  ; 0.539        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.202  ; 0.422        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.222  ; 0.442        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.368  ; 0.556        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 2.775 ; 2.945 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 3.820 ; 3.903 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 2.986 ; 3.173 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.971 ; -1.186 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.275 ; -1.481 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.136 ; -1.392 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.826 ; 8.808 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 8.035 ; 8.120 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.495 ; 7.631 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.826 ; 8.808 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.782 ; 7.934 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 9.705 ; 9.522 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 7.202 ; 7.334 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.721 ; 7.805 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.202 ; 7.334 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.543 ; 8.523 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.478 ; 7.627 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 9.326 ; 9.149 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 319.18 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 377.5 MHz  ; 377.5 MHz       ; clk_divider:clk_divider|clk_out ;                                                               ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.133 ; -26.493       ;
; clk_divider:clk_divider|clk_out ; -1.649 ; -46.237       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.204 ; 0.000         ;
; clk_divider:clk_divider|clk_out ; 0.401 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -23.818       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -59.480       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.133 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.062      ;
; -2.076 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.005      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -2.030 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.959      ;
; -1.996 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.925      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.973 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.902      ;
; -1.954 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.883      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.893 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.822      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.851 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.780      ;
; -1.836 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.822 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.751      ;
; -1.782 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.711      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.733 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.662      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.719 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.648      ;
; -1.685 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.614      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.679 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.608      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
; -1.582 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.511      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.649 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.984      ;
; -1.606 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.941      ;
; -1.519 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.449      ;
; -1.507 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.437      ;
; -1.438 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.368      ;
; -1.434 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.364      ;
; -1.426 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.356      ;
; -1.422 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.352      ;
; -1.409 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.339      ;
; -1.397 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.327      ;
; -1.359 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.289      ;
; -1.347 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.277      ;
; -1.341 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.269      ;
; -1.340 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.270      ;
; -1.338 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.268      ;
; -1.335 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.265      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.313 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.243      ;
; -1.311 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.240      ;
; -1.310 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.239      ;
; -1.309 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.238      ;
; -1.307 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.236      ;
; -1.291 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.221      ;
; -1.289 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.219      ;
; -1.236 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 2.164      ;
; -1.228 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.563      ;
; -1.213 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.143      ;
; -1.211 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.141      ;
; -1.198 ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.533      ;
; -1.192 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.122      ;
; -1.189 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.119      ;
; -1.188 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.118      ;
; -1.185 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.115      ;
; -1.163 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.093      ;
; -1.160 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.090      ;
; -1.130 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.059      ;
; -1.124 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.054      ;
; -1.124 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.054      ;
; -1.123 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.054      ;
; -1.123 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.054      ;
; -1.123 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 2.054      ;
; -1.122 ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.457      ;
; -1.122 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.052      ;
; -1.119 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.049      ;
; -1.116 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.045      ;
; -1.115 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.450      ;
; -1.115 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.044      ;
; -1.114 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.043      ;
; -1.113 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.043      ;
; -1.112 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.041      ;
; -1.110 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.039      ;
; -1.110 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.039      ;
; -1.110 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.040      ;
; -1.103 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.032      ;
; -1.103 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.032      ;
; -1.099 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 2.028      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.078 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.413      ;
; -1.057 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 1.985      ;
; -1.055 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.984      ;
; -1.055 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 1.983      ;
; -1.046 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.976      ;
; -1.044 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.974      ;
; -1.041 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.971      ;
; -1.040 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.375      ;
; -1.036 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.965      ;
; -1.034 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.963      ;
; -1.033 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.962      ;
; -1.025 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.954      ;
; -1.022 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.951      ;
; -1.010 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.067     ; 1.945      ;
; -1.005 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.934      ;
; -1.005 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.934      ;
; -0.998 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.927      ;
; -0.998 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.927      ;
; -0.994 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.923      ;
; -0.972 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.307      ;
; -0.964 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.893      ;
; -0.962 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.891      ;
; -0.961 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.890      ;
; -0.950 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.879      ;
; -0.941 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.333      ; 2.276      ;
; -0.927 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.074     ; 1.855      ;
; -0.917 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.847      ;
; -0.917 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.847      ;
; -0.917 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.847      ;
; -0.917 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.847      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.204 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.407      ; 3.076      ;
; 0.414 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.407      ; 2.786      ;
; 0.691 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.691 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.693 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.695 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.722 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.990      ;
; 0.856 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.124      ;
; 0.859 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.127      ;
; 0.871 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.139      ;
; 1.013 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.013 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.016 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.019 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.019 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.029 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.108 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.376      ;
; 1.109 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.377      ;
; 1.116 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.384      ;
; 1.117 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.385      ;
; 1.135 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.403      ;
; 1.136 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.138 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.139 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.407      ;
; 1.141 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.141 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.151 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.153 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.421      ;
; 1.154 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.160 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.428      ;
; 1.163 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.431      ;
; 1.231 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.499      ;
; 1.232 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.500      ;
; 1.236 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.504      ;
; 1.238 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.506      ;
; 1.239 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.507      ;
; 1.257 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.525      ;
; 1.258 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.526      ;
; 1.258 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.526      ;
; 1.260 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.528      ;
; 1.261 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.529      ;
; 1.263 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.531      ;
; 1.263 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.531      ;
; 1.273 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.541      ;
; 1.276 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.544      ;
; 1.276 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.544      ;
; 1.285 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.553      ;
; 1.353 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.621      ;
; 1.354 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.622      ;
; 1.360 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.628      ;
; 1.361 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.629      ;
; 1.379 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.647      ;
; 1.380 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.648      ;
; 1.380 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.648      ;
; 1.383 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.651      ;
; 1.383 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.651      ;
; 1.385 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.653      ;
; 1.395 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.663      ;
; 1.398 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.666      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.445 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.371     ; 1.269      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.448 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.716      ;
; 1.475 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.743      ;
; 1.483 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.751      ;
; 1.501 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.769      ;
; 1.502 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.770      ;
; 1.505 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.773      ;
; 1.506 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.774      ;
; 1.520 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.788      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.401 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.455 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.723      ;
; 0.611 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.878      ;
; 0.617 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.884      ;
; 0.623 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.071      ; 0.889      ;
; 0.638 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.905      ;
; 0.683 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.950      ;
; 0.692 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.382      ;
; 0.736 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.426      ;
; 0.743 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.011      ;
; 0.758 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.448      ;
; 0.775 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.043      ;
; 0.775 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.043      ;
; 0.776 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.044      ;
; 0.783 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.473      ;
; 0.808 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.071      ; 1.074      ;
; 0.816 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.071      ; 1.082      ;
; 0.816 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.071      ; 1.082      ;
; 0.822 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.512      ;
; 0.853 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.120      ;
; 0.865 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.076      ; 1.136      ;
; 0.893 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.161      ;
; 0.904 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.076      ; 1.175      ;
; 0.908 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.176      ;
; 0.918 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.076      ; 1.189      ;
; 0.928 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.195      ;
; 0.939 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.076      ; 1.210      ;
; 0.945 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.635      ;
; 0.949 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.217      ;
; 0.955 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.227      ;
; 0.976 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.243      ;
; 0.999 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.266      ;
; 1.000 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.690      ;
; 1.007 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.275      ;
; 1.078 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.346      ;
; 1.095 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.363      ;
; 1.102 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.370      ;
; 1.104 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.372      ;
; 1.125 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.397      ;
; 1.126 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.816      ;
; 1.127 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.399      ;
; 1.134 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.406      ;
; 1.135 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.402      ;
; 1.140 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.412      ;
; 1.150 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.071      ; 1.416      ;
; 1.153 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.420      ;
; 1.165 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.432      ;
; 1.196 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.074      ; 1.465      ;
; 1.206 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.473      ;
; 1.209 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.476      ;
; 1.219 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.486      ;
; 1.221 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.488      ;
; 1.222 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.489      ;
; 1.228 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.496      ;
; 1.231 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.499      ;
; 1.233 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.500      ;
; 1.233 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.500      ;
; 1.236 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.504      ;
; 1.239 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.506      ;
; 1.240 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.507      ;
; 1.245 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.513      ;
; 1.248 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.515      ;
; 1.250 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.518      ;
; 1.287 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.555      ;
; 1.288 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.978      ;
; 1.306 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.573      ;
; 1.307 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; -0.333     ; 1.169      ;
; 1.307 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.575      ;
; 1.309 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 1.999      ;
; 1.319 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.586      ;
; 1.321 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.588      ;
; 1.323 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.495      ; 2.013      ;
; 1.324 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.592      ;
; 1.342 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.609      ;
; 1.351 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.618      ;
; 1.352 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.619      ;
; 1.352 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.619      ;
; 1.353 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.621      ;
; 1.354 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.077      ; 1.626      ;
; 1.357 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.624      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.229  ; 0.445        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.274  ; 0.490        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.499  ; 0.499        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]              ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]             ;
; 0.166  ; 0.382        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready                ;
; 0.167  ; 0.383        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.done|clk               ;
; 0.395  ; 0.395        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|tx|clk                       ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|inclk[0] ;
; 0.411  ; 0.411        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|outclk   ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]             ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.428  ; 0.612        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 2.496 ; 2.501 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 3.498 ; 3.310 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 2.643 ; 2.722 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.804 ; -0.885 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.100 ; -1.150 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.953 ; -1.071 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 7.911 ; 7.982 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.269 ; 7.451 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.784 ; 6.983 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.911 ; 7.982 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.043 ; 7.262 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.955 ; 8.621 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 6.498 ; 6.691 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.964 ; 7.141 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.498 ; 6.691 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.633 ; 7.701 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.747 ; 6.959 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.583 ; 8.262 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.452 ; -5.444        ;
; clk_divider:clk_divider|clk_out ; -0.215 ; -1.598        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.105 ; -0.105        ;
; clk_divider:clk_divider|clk_out ; 0.186  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -17.908       ;
; clk_divider:clk_divider|clk_out ; -1.000 ; -40.000       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.452 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.402      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.416 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.366      ;
; -0.406 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.356      ;
; -0.380 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.330      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.370 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.320      ;
; -0.357 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.307      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.344 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.294      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.321 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.291 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.241      ;
; -0.284 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.234      ;
; -0.280 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.230      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.255 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.205      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.248 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.198      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.212 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.162      ;
; -0.197 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.147      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.215 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.344      ;
; -0.194 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.323      ;
; -0.185 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.135      ;
; -0.184 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.134      ;
; -0.133 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.083      ;
; -0.130 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.080      ;
; -0.119 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.069      ;
; -0.118 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.068      ;
; -0.104 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.055      ;
; -0.101 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.052      ;
; -0.090 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.040      ;
; -0.089 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.039      ;
; -0.088 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.039      ;
; -0.085 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.035      ;
; -0.082 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.032      ;
; -0.060 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.010      ;
; -0.059 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.010      ;
; -0.059 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.009      ;
; -0.058 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.009      ;
; -0.057 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.008      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 1.006      ;
; -0.056 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 1.007      ;
; -0.043 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.993      ;
; -0.040 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.991      ;
; -0.038 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.989      ;
; -0.037 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.988      ;
; -0.035 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.986      ;
; -0.028 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.979      ;
; -0.027 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.978      ;
; -0.025 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.976      ;
; -0.023 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.974      ;
; -0.022 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.973      ;
; -0.018 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.968      ;
; -0.016 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.966      ;
; -0.013 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.963      ;
; -0.009 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.960      ;
; -0.008 ; uart_tx:uart_tx|dataA[1]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.137      ;
; -0.006 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.957      ;
; 0.000  ; uart_tx:uart_tx|dataA[2]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.129      ;
; 0.006  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.123      ;
; 0.008  ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.943      ;
; 0.011  ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.940      ;
; 0.017  ; uart_tx:uart_tx|dataA[0]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.112      ;
; 0.017  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.933      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.021  ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.930      ;
; 0.024  ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.927      ;
; 0.029  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.921      ;
; 0.035  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.035  ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.915      ;
; 0.037  ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.092      ;
; 0.037  ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.914      ;
; 0.038  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.031     ; 0.918      ;
; 0.046  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.904      ;
; 0.047  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.903      ;
; 0.052  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.898      ;
; 0.053  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.897      ;
; 0.056  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.895      ;
; 0.057  ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.893      ;
; 0.059  ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.070      ;
; 0.060  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.891      ;
; 0.060  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.890      ;
; 0.061  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.890      ;
; 0.071  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.879      ;
; 0.072  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.878      ;
; 0.075  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.876      ;
; 0.077  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.874      ;
; 0.077  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.874      ;
; 0.077  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.873      ;
; 0.078  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.872      ;
; 0.079  ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.872      ;
; 0.080  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.871      ;
; 0.081  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.870      ;
; 0.082  ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.868      ;
; 0.088  ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.041      ;
; 0.093  ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.857      ;
; 0.095  ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.142      ; 1.034      ;
; 0.095  ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.855      ;
; 0.101  ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.850      ;
; 0.102  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.849      ;
; 0.102  ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.849      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.105 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 1.196      ; 1.310      ;
; 0.296  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.296  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.417      ;
; 0.297  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.418      ;
; 0.298  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.419      ;
; 0.299  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.311  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.432      ;
; 0.365  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.486      ;
; 0.367  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.488      ;
; 0.373  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.445  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.566      ;
; 0.446  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.567      ;
; 0.447  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.568      ;
; 0.448  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.569      ;
; 0.457  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.458  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.579      ;
; 0.460  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.581      ;
; 0.461  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.582      ;
; 0.508  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.510  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.631      ;
; 0.511  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.512  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.633      ;
; 0.513  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.634      ;
; 0.514  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.635      ;
; 0.522  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.524  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.645      ;
; 0.525  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.646      ;
; 0.526  ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 1.196      ; 1.441      ;
; 0.526  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.526  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.647      ;
; 0.527  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.528  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.649      ;
; 0.575  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.696      ;
; 0.576  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.697      ;
; 0.577  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.698      ;
; 0.578  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.699      ;
; 0.579  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.700      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.155     ; 0.509      ;
; 0.580  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.701      ;
; 0.585  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.588  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.589  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.589  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.590  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.711      ;
; 0.591  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.712      ;
; 0.592  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.713      ;
; 0.592  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.713      ;
; 0.593  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.628  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.749      ;
; 0.641  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.642  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.763      ;
; 0.643  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.764      ;
; 0.644  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.765      ;
; 0.645  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.766      ;
; 0.649  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.770      ;
; 0.651  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.772      ;
; 0.655  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.655  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.656  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.777      ;
; 0.658  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.779      ;
; 0.659  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.780      ;
; 0.678  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.799      ;
; 0.678  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.799      ;
; 0.678  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.799      ;
; 0.678  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.799      ;
; 0.678  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.799      ;
; 0.678  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.037      ; 0.799      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.186 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|ready          ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.203 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.323      ;
; 0.259 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.380      ;
; 0.260 ; uart_rx:uart_rx|dataA[6]       ; uart_rx:uart_rx|data[6]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.381      ;
; 0.263 ; uart_rx:uart_rx|dataA[7]       ; uart_rx:uart_rx|data[7]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.383      ;
; 0.272 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.392      ;
; 0.292 ; uart_rx:uart_rx|ready          ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.412      ;
; 0.313 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.619      ;
; 0.319 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.625      ;
; 0.320 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.627      ;
; 0.327 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.447      ;
; 0.332 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.638      ;
; 0.333 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.453      ;
; 0.338 ; uart_rx:uart_rx|dataA[4]       ; uart_rx:uart_rx|data[4]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.458      ;
; 0.338 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.458      ;
; 0.343 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.463      ;
; 0.344 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.464      ;
; 0.345 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.465      ;
; 0.349 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.222      ; 0.655      ;
; 0.364 ; uart_rx:uart_rx|dataA[5]       ; uart_rx:uart_rx|data[5]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.484      ;
; 0.385 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.505      ;
; 0.390 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.510      ;
; 0.395 ; uart_rx:uart_rx|data[5]        ; uart_tx:uart_tx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.520      ;
; 0.409 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.529      ;
; 0.412 ; uart_rx:uart_rx|data[1]        ; uart_tx:uart_tx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.537      ;
; 0.414 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.721      ;
; 0.416 ; uart_rx:uart_rx|data[6]        ; uart_tx:uart_tx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.541      ;
; 0.427 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.547      ;
; 0.430 ; uart_tx:uart_tx|dataA[7]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.737      ;
; 0.431 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|ready          ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.040      ; 0.555      ;
; 0.434 ; uart_rx:uart_rx|data[2]        ; uart_tx:uart_tx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.559      ;
; 0.434 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.554      ;
; 0.435 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.555      ;
; 0.436 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.556      ;
; 0.471 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.591      ;
; 0.483 ; uart_rx:uart_rx|data[4]        ; uart_tx:uart_tx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.608      ;
; 0.488 ; uart_rx:uart_rx|data[7]        ; uart_tx:uart_tx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.613      ;
; 0.491 ; uart_rx:uart_rx|data[3]        ; uart_tx:uart_tx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.616      ;
; 0.491 ; uart_rx:uart_rx|data[0]        ; uart_tx:uart_tx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.041      ; 0.616      ;
; 0.494 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.615      ;
; 0.502 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.622      ;
; 0.502 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.622      ;
; 0.503 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.623      ;
; 0.504 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.623      ;
; 0.507 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.627      ;
; 0.510 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.630      ;
; 0.517 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.637      ;
; 0.520 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.640      ;
; 0.524 ; uart_tx:uart_tx|dataA[3]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.831      ;
; 0.526 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.646      ;
; 0.527 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.531 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.652      ;
; 0.532 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.653      ;
; 0.534 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.655      ;
; 0.535 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.656      ;
; 0.537 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.659      ;
; 0.555 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.675      ;
; 0.559 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[5]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.679      ;
; 0.561 ; uart_tx:uart_tx|dataA[6]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.868      ;
; 0.563 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; -0.142     ; 0.505      ;
; 0.566 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.686      ;
; 0.572 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.692      ;
; 0.573 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.693      ;
; 0.575 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.695      ;
; 0.580 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.700      ;
; 0.584 ; uart_tx:uart_tx|dataA[4]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.891      ;
; 0.584 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[4]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.704      ;
; 0.587 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.707      ;
; 0.590 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.897      ;
; 0.590 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.710      ;
; 0.591 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[6]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.711      ;
; 0.591 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.711      ;
; 0.593 ; uart_tx:uart_tx|dataA[5]       ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.223      ; 0.900      ;
; 0.594 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.714      ;
; 0.596 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[7]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.716      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -0.063 ; 0.121        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.684  ; 0.900        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.906  ; 0.906        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done     ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx             ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|ready          ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle     ;
; 0.222  ; 0.406        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending  ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]     ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[0]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[1]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[2]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[3]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[4]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[5]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[6]       ;
; 0.223  ; 0.407        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|dataA[7]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.224  ; 0.408        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]     ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]     ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]     ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]     ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[4]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[5]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[6]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[7]       ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[4]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[5]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[6]        ;
; 0.371  ; 0.587        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[7]        ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 1.252 ; 1.827 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 1.663 ; 2.349 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 1.403 ; 1.917 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.505 ; -1.069 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -0.656 ; -1.241 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.613 ; -1.180 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 4.443 ; 4.329 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.847 ; 3.737 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.566 ; 3.498 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.443 ; 4.329 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.716 ; 3.641 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 4.415 ; 4.587 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.435 ; 3.369 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.706 ; 3.600 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.435 ; 3.369 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.317 ; 4.205 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.580 ; 3.507 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 4.251 ; 4.416 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.351  ; -0.105 ; N/A      ; N/A     ; -3.000              ;
;  clk                             ; -2.351  ; -0.105 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:clk_divider|clk_out ; -1.850  ; 0.186  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                  ; -82.884 ; -0.105 ; 0.0      ; 0.0     ; -83.298             ;
;  clk                             ; -30.155 ; -0.105 ; N/A      ; N/A     ; -23.818             ;
;  clk_divider:clk_divider|clk_out ; -52.729 ; 0.000  ; N/A      ; N/A     ; -59.480             ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 2.775 ; 2.945 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; 3.820 ; 3.903 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 2.986 ; 3.173 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.505 ; -0.885 ; Rise       ; clk                             ;
; reset     ; clk_divider:clk_divider|clk_out ; -0.656 ; -1.150 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.613 ; -1.071 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.826 ; 8.808 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 8.035 ; 8.120 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.495 ; 7.631 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.826 ; 8.808 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.782 ; 7.934 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 9.705 ; 9.522 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.435 ; 3.369 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.706 ; 3.600 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.435 ; 3.369 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.317 ; 4.205 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.580 ; 3.507 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 4.251 ; 4.416 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00257 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00257 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.86e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 247      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 223      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 247      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 223      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 68    ; 68   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul  5 10:29:33 2018
Info: Command: quartus_sta teste_uart -c teste_uart
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'teste_uart.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:clk_divider|clk_out clk_divider:clk_divider|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.351
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.351             -30.155 clk 
    Info (332119):    -1.850             -52.729 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is 0.112
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.112               0.000 clk 
    Info (332119):     0.453               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):    -1.487             -59.480 clk_divider:clk_divider|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.133
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.133             -26.493 clk 
    Info (332119):    -1.649             -46.237 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is 0.204
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.204               0.000 clk 
    Info (332119):     0.401               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):    -1.487             -59.480 clk_divider:clk_divider|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.452              -5.444 clk 
    Info (332119):    -0.215              -1.598 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is -0.105
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.105              -0.105 clk 
    Info (332119):     0.186               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.908 clk 
    Info (332119):    -1.000             -40.000 clk_divider:clk_divider|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 617 megabytes
    Info: Processing ended: Thu Jul  5 10:29:36 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


