static int\r\nF_1 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 V_4 )\r\n{\r\nT_5 V_5 ;\r\nT_6 V_6 ;\r\nT_1 * V_7 ;\r\nT_7 * V_8 = NULL ;\r\nT_3 * V_9 = NULL ;\r\nV_5 = F_2 ( V_1 , 4 ) ;\r\nV_6 = F_3 ( V_1 , 2 ) ;\r\nF_4 ( V_2 -> V_10 , V_11 , L_1 ) ;\r\nF_5 ( V_2 -> V_10 , V_12 ) ;\r\nV_8 = F_6 ( V_3 , V_13 , V_1 , 0 , - 1 , V_14 ) ;\r\nF_7 ( V_8 , L_2 ,\r\nF_8 ( V_5 , V_15 , L_3 ) ) ;\r\nswitch ( V_5 ) {\r\ncase V_16 :\r\nF_7 ( V_8 , L_4 ,\r\nF_9 ( F_10 () , V_1 , V_17 , V_6 - V_17 , V_18 ) ) ;\r\nF_11 ( V_2 -> V_10 , V_12 , L_5 ,\r\nF_8 ( V_5 , V_15 , L_3 ) ,\r\nF_9 ( F_10 () , V_1 , V_17 , V_6 - V_17 , V_18 ) ) ;\r\nbreak;\r\ncase V_19 :\r\nF_7 ( V_8 , L_4 ,\r\nF_9 ( F_10 () , V_1 , V_17 , V_6 - V_17 , V_18 ) ) ;\r\nF_11 ( V_2 -> V_10 , V_12 , L_5 ,\r\nF_8 ( V_5 , V_15 , L_3 ) ,\r\nF_8 ( F_3 ( V_1 , V_17 ) , V_20 , L_3 ) ) ;\r\nbreak;\r\ndefault:\r\nF_11 ( V_2 -> V_10 , V_12 , L_6 ,\r\nF_8 ( V_5 , V_15 , L_3 ) ) ;\r\nbreak;\r\n}\r\nif ( V_3 ) {\r\nV_9 = F_12 ( V_8 , V_21 ) ;\r\nF_6 ( V_9 , V_22 , V_1 , 0 , 1 , V_23 ) ;\r\nF_6 ( V_9 , V_24 , V_1 , 1 , 1 , V_23 ) ;\r\nF_6 ( V_9 , V_25 , V_1 , 2 , 2 , V_23 ) ;\r\nF_6 ( V_9 , V_26 , V_1 , 4 , 1 , V_23 ) ;\r\nV_7 = F_13 ( V_1 , V_17 ) ;\r\nF_14 ( V_7 , V_2 , V_9 ) ;\r\n}\r\nreturn F_15 ( V_1 ) ;\r\n}\r\nstatic T_8\r\nF_16 ( T_2 * V_2 V_4 , T_1 * V_1 , int V_27 , void * T_4 V_4 )\r\n{\r\nreturn ( T_8 ) F_3 ( V_1 , V_27 + 2 ) ;\r\n}\r\nstatic T_9\r\nF_17 ( T_1 * V_1 , T_2 * V_2 , T_3 * V_3 , void * T_4 )\r\n{\r\nT_6 V_28 ;\r\nif ( F_15 ( V_1 ) < 5 )\r\nreturn FALSE ;\r\nif ( F_2 ( V_1 , 0 ) != 0x02 ) return ( FALSE ) ;\r\nif ( F_2 ( V_1 , 1 ) != 0x00 ) return ( FALSE ) ;\r\nV_28 = F_3 ( V_1 , 2 ) ;\r\nif ( ( V_28 > V_29 ) || ( V_28 < V_17 ) ) return ( FALSE ) ;\r\nif ( ( F_2 ( V_1 , 4 ) < 0x01 ) || ( F_2 ( V_1 , 4 ) > 0x04 ) )\r\nreturn ( FALSE ) ;\r\nF_18 ( V_1 , V_2 , V_3 , TRUE , V_17 ,\r\nF_16 , F_1 , T_4 ) ;\r\nreturn ( TRUE ) ;\r\n}\r\nvoid\r\nF_19 ( void )\r\n{\r\nstatic T_10 V_30 [] = {\r\n{ & V_22 ,\r\n{ L_7 , L_8 ,\r\nV_31 , V_32 ,\r\nNULL , 0x0 ,\r\nNULL , V_33 }\r\n} ,\r\n{ & V_24 ,\r\n{ L_9 , L_10 ,\r\nV_31 , V_32 ,\r\nNULL , 0x0 ,\r\nNULL , V_33 }\r\n} ,\r\n{ & V_25 ,\r\n{ L_11 , L_12 ,\r\nV_34 , V_32 ,\r\nNULL , 0x0 ,\r\nNULL , V_33 }\r\n} ,\r\n{ & V_26 ,\r\n{ L_13 , L_14 ,\r\nV_31 , V_32 ,\r\nF_20 ( V_15 ) , 0x0 ,\r\nNULL , V_33 }\r\n}\r\n} ;\r\nstatic T_11 * V_35 [] = {\r\n& V_21\r\n} ;\r\nV_13 = F_21 (\r\nL_15 ,\r\nL_1 ,\r\nL_16 ) ;\r\nF_22 ( V_13 , V_30 , F_23 ( V_30 ) ) ;\r\nF_24 ( V_35 , F_23 ( V_35 ) ) ;\r\n}\r\nvoid\r\nF_25 ( void )\r\n{\r\nF_26 ( L_17 , F_17 , L_18 , L_19 , V_13 , V_36 ) ;\r\n}
