4位加法器，使用vscode+verilog HDL+ctags环境
参考openroad-flow-scripts/flow/designs/sky130hd下其他文件config.mk编写config.mk以及sdc文件
两分支分别是2ns,1.5ns周期频率的结果
