// vim: set ft=verilog:

`ifndef OPCODE_SOURCE_M
`define OPCODE_SOURCE_M

`define Opcode_Source_T(T) T
`define Opcode_Source_L 2

`define Opcode_Source_Op   1'b1
`define Opcode_Source_Func 1'b0

`endif

