---
title: 第四章 存储器系统
---
## 简单题
### 触发器，寄存器及存储器的关系 19年
![工作流程图](/img/trigger-register-storage.png)
### ROM RAM
1. ROM 只读存储器(系统程序)
- ROM 只读存储器
- PROM 一次写入只读存储器
- EPROM 紫外线可擦除只读存储器
- EEPROM 电可擦除只读存储器
- FLASH MEN U盘
2. RAM 随机存储器(用户程序)
- SRAM 静态随机存储器
1. 一般用作高速缓冲存储器（cache）
2. 内部电路结构复杂，速度快，造价高，集程度低
3. 存储的数据信息只要不断电，就不会丢失；不需要定时刷新，简化了外部电路。
4. 相对动态 RAM，存取速度更快。
5. 存储元为双稳态触发器
- DRAM 动态随机存储器
1. 由于电容存在漏电现象，存储的数据不能长久保存，因此需要专门的动态刷新电
路，定期给电容补 充电荷，以避免存储数据的丢失或歧变。
2. 适合制作大规模和超大规模集成电路，用于做内存
3. 速度慢，造价低，集成度高
4. 2m刷新行 
5. 存储元为电容
### 计算机三级存储体系是什么？存储器的分级结构？
1. 计算机的存储体系中，“三级存储”指的是：高速缓冲存储器、主存储器、辅助存储器，存储价格和存储容量自上而下逐层
减少，存储容量自上而下逐层增加。
- 分级结构
2. 高速缓冲存储器解决了CPU与主存储速度不匹配问题，主要集成在CPU上，暂存CPU和主存储器交换的数据，以减少CPU访问主存储器的次数，提高了程序的运行速度。
3. 辅助存储用来扩大存储容量，辅助存储器必须经过主存储器，才能和CPU交换数据。
4. 主存储器，是计算机系统中的一个主要部件，计算机运行所用到的指令和数据都存放在主存储器中
5. 主要目的是解决存储容量、价格和存取速度之间的矛盾。
### 半导体存储器的主要性能指标
1. 存储容量。是指存储器所有存储单元的数量，即字节数。存储器可以存储的二进制信息总量成为存储容量。存储容量可以有两个表示方法:存储单元个数*每个存储单元位数
- 位表示法，以存储器中的存储地址总数与存储字位数的乘积表示。如1Kx4，表示芯片有1K个存储单元，每个存储单元的长度为4个二进制位，即字数x字长，字长是指计算机所能处理数的位数 
- 字节表示法，如128B，表示该芯片有128个单元
2. 存储速度。存储器的存储速度可以用两个时间参数表示，一个是存取时间；从启动一次存储器操作到完成该操作所经历的时间；存储周期：启动两次独立的存储器操作之间所需的最小时间间隔。
3. 可靠性
4. 存储带宽
5. 功耗

### 2164A典型DRAM的引脚构成
1.	DRAM地址线采用行地址线和列地址线分时工作，DRAM对外部只需引出8条地址线，芯片内部有地址锁存器.利用多路开关，
由行地址选通信息RAS先送来的8位地址送至行地址锁存器；
由随后出现的列地址选通信息CAS把后送来8位地址送至列地址锁存器。
2.	2164A数据的读出和写入是分开的。由WE信号控制读写
- 当WE为高电平时读出，即所选中单元的内容经过三态缓冲器在Dout引脚读出。
- 当WE为低电平时写入，DIn引脚上的信号经输入三态缓冲器对选选中单元进行写入。
![2164A](/img/2164A.png)

### 6264典型SRAM的引脚构成
1. 6264是28引脚双列直插式芯片，容量是8KB，操作方式由由OE、WE、CE1、CE2的共同作用决定。
2. 写入：当WE和CE1为低电平，且OE和CE2为高电平时，数据输入缓冲器打开，数据由数据线D7～D0写入被选中的存储单元。
3. 读出：当OE和CE1为低电平，且WE和CE2为高电平时，数据输出缓冲器选通，被选中单元的数据送到数据线D7～D0上。
4. 保持：当CE1为高电平，CE2为任意时，芯片未被选中，处于保持状态，数据线呈现高阻状态。
![6264](/img/6264.png)

### 简述高速缓冲存储器Cache为什么能够实现高速的数据存取
1. 高速缓冲存储器Cache是根据程序局部性原理来实现高速的数据存取。即在一个较小的时间间隔内，程序所要用到的指令或数据的
地址往往集中在一个局部区域内，因而对局部范围内的存储器地址频繁访问，而对范围外的地址则范围甚少的现象称为程序访问的局部性原理。
2. 如果把正在执行的指令地址附近的一小部分指令或数据，即当前最活跃的程序或数据从主存成批调入Cache，供CPU在一段时间内随时使用，就一定能大大减少CPU访问主存的次数，从而加速程序的运行。

### 实现片选控制的全译码、部分译码、线选三种方法
1. 所谓线选法, 就是直接以系统的地址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯片的片选端直接相连即可.速度快
2. 全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码.采用全译码法,每个存储单元的地址都是唯一的,不存在地址重叠,但译码电路较复杂,连线也较多.
3. 部分译码法是将高位地址线中的一部分(而不是全部)进行译码,产生片选信号.该方法常用于不需要全部地址空间的寻址能力,但采用线选法地址线又不够用的情况.采用部分译码法时,由于未参加译码的高位地址与存储器地址无关,因此存在地址重叠问题.

### 物理地址、逻辑地址、偏移地址
1. 逻辑地址是16 位的，允许在程序中编排的地址，逻辑地址中的段地址分别是CPU 中的 4个段寄存器CS、SS、DS、ES，依次对应内存中代码段、堆栈段、数据段和附加段中的首单元地址；偏移地址:段首地址(段地址)的偏移量
2. 物理地址是20 位的，是信息存放在内存中的真实地址。
3. 物理地址是由逻辑地址的段地址*16加上偏移地址计算得到的，在CPU 的地址加法器中实现。 唯一的物理地址对应多个逻辑地址。
4. DS对应的段内偏移地址可能在 BX、BP、SI或 DI 寄存器中
5. CS对 应的段内偏移地址在 IP 寄存器中
6. SS对应的段内偏移地址在 SP 寄存器中
7. ES对应的段内偏移地址可能 在BX、BP、SI或 DI 寄存器中。
