# 项目简介

## 项目背景

`Verilog` simulator长期以来被用作验证

