
## üìò Descripci√≥n de los m√≥dulos

En esta carpeta se encuentran 4 carpetas, una para cada perif√©rico.
Dentro de cada una se incluyen:

- Los m√≥dulos necesarios para su funcionamiento
- Un m√≥dulo TOP
- Un testbench para simulaci√≥n
- Archivo en assembler adicional utilizado por la calculadora completa

Adem√°s, se encuentran 4 archivos adicionales necesarios para el funcionamiento de la calculadora.

---

### üî¢ Multiplicador 

El m√≥dulo multiplicador implementa un multiplicador secuencial basado en corrimientos y sumas parciales.
La mayor√≠a de los archivos fueron suministrados como ejemplo por el docente, pero est√°n totalmente integrados como un perif√©rico funcional para un procesador RISC-V.

Este m√≥dulo toma dos operandos de 16 bits y produce un resultado de 32 bits utilizando un proceso iterativo controlado por una m√°quina de estados.

Se describe con mas detalle el funcionamiento del modulo mediante el uso de 3 diagramas, Diagrama de flujo, Datapath y diagrama de estados; a continuacion se anexan estos 3 diagramas.






A modo de resumen, se especifica en la siguiente tabla las diferentes variables presentes en el dise√±o.

| Se√±al    | I/O    | Bits | Descripci√≥n                     |
| -------- | ------ | ---- | ------------------------------- |
| `a`      | Input  | 16   | Multiplicando                   |
| `b`      | Input  | 16   | Multiplicador                   |
| `init`   | Input  | 1    | Inicia la operaci√≥n             |
| `clk`    | Input  | 1    | Se√±al de reloj                  |
| `done`   | Output | 1    | Indica que la operaci√≥n termin√≥ |
| `PP`     | Output | 32   | Resultado final                 |


Hay 9 archivos dentro de esta carpeta:

- `Multiplicador.S` ‚Äî Archivo en Assembler con el objetivo de realizar la comunicaci√≥n entre el perif√©rico y el procesador.

- `Periferico_multiplicador.v` ‚Äî Archivo que instancia el m√≥dulo multiplicador como un perif√©rico de un procesador RISC-V.

- `multiplicador.v` ‚Äî M√≥dulo TOP del multiplicador, el cual declara las variables de entrada y salida del m√≥dulo, adem√°s de llamar el resto de m√≥dulos necesarios.

- `acc.v` ‚Äî Acumulador del producto parcial para la creaci√≥n del resultado final.

- `comp.v` ‚Äî omparador para verificar cu√°ntos ciclos restantes quedan de ejecuci√≥n. 

- `control_mult.v` ‚Äî M√°quina de control del perif√©rico. Genera se√±ales de control para el correcto funcionamiento del perif√©rico (basado en el diagrama de estados).

- `lsr.v` ‚Äî Corrimiento del registro hacia la izquierda, empleado en el multiplicando.
  
- `rsr.v` ‚Äî Corrimiento del registro hacia la derecha, empleado en el multiplicador.

- `TB_multiplicador.v` ‚Äî M√≥dulo TESTBENCH para probar el funcionamiento del perif√©rico. Crea un archivo .vcd que puede ser visualizado en GTKWave.

Si se quiere simular, basta con abrir una terminal en la carpeta Multiplicador y ejecutar el siguiente c√≥digo:

```
iverilog -o sim testbench.v Periferico_multiplicador.v multiplicador.v acc.v comp.v control_mult.v lsr.v rsr.v
vvp sim
```
Para visualizar en GTKWave, ejecutar en la terminal:

```
gtkwave TB_mult.vcd &
```

El testbench posee dos n√∫meros predeterminados de prueba que pueden ser cambiados; se encuentran en las l√≠neas 47 y 50 de este mismo archivo.

---

### ‚ûó Divisor

Este m√≥dulo implementa una divisi√≥n larga binaria mediante corrimientos concatenados, comparador con el uso de un sumador en complemento a dos y una m√°quina de control que coordina las etapas.

Se describe con mas detalle el funcionamiento del modulo mediante el uso de 3 diagramas, Diagrama de flujo, Datapath y diagrama de estados; a continuacion se anexan estos 3 diagramas.






A modo de resumen, se especifica en la siguiente tabla las diferentes variables presentes en el dise√±o.

| Se√±al    | I/O    | Bits | Descripci√≥n                     |
| -------- | ------ | ---- | ------------------------------- |
| `DV`     | Input  | 16   | Dividendo                       |
| `DR`     | Input  | 16   | Divisor                         |
| `START`  | Input  | 1    | Inicia la operaci√≥n             |
| `CLK`    | Input  | 1    | Se√±al de reloj                  |
| `DONE`   | Output | 1    | Indica que la operaci√≥n termin√≥ |
| `R`      | Output | 32   | Resultado final                 |



Hay 9 archivos dentro de esta carpeta:

- `Divisor.S` ‚Äî Archivo en Assembler con el objetivo de realizar la comunicaci√≥n entre el perif√©rico y el procesador.

- `Periferico_DIVISOR.v` ‚Äî Archivo que instancia el m√≥dulo divisor como un perif√©rico de un procesador RISC-V.

- `DIVISOR.v` ‚Äî M√≥dulo TOP del divisor, el cual declara las variables de entrada y salida del m√≥dulo, adem√°s de llamar el resto de m√≥dulos necesarios.

- `COMPARADOR_DIVISOR.v` ‚Äî  Comparador para verificar cu√°ntos ciclos restantes quedan de ejecuci√≥n.

- `CONTADOR_DIVISOR.v` ‚Äî Contador descendente para llevar un registro de ciclos de ejecuci√≥n realizados.

- `CONTROL_DIVISOR.v` ‚Äî M√°quina de control del perif√©rico. Genera se√±ales de control para el correcto funcionamiento del perif√©rico (basado en el diagrama de estados).

- `SHIFT_DEC_DIVISOR.v` ‚Äî M√≥dulo que realiza un corrimiento concatenado para el divisor, con la finalidad de comparar bit a bit con respecto al dividendo y realizar un proceso de divisi√≥n larga.

- `SUMADOR_DIVISOR.v` ‚Äî Sumador en complemento a dos que realiza la comparaci√≥n directa de los bits del divisor con el dividendo para validar la operaci√≥n.
  
- `tb_Periferico_DIVISOR.v` ‚Äî M√≥dulo TESTBENCH para probar el funcionamiento del perif√©rico. Crea un archivo .vcd que puede ser visualizado en GTKWave.

Si se quiere simular, basta con abrir una terminal en la carpeta Divisor y ejecutar el siguiente c√≥digo:

```
iverilog -o sim tb_divisor.v SUMADOR_DIVISOR.v SHIFT_DEC_DIVISOR.v Periferico_divisor.v DIVISOR.v CONTROL_DIVISOR.v CONTADOR_DIVISOR.v COMPARADOR_DIVISOR.v 
vvp sim
```
Para visualizar en GTKWave, ejecutar en la terminal:

```
gtkwave tb_Periferico_DIVISOR.vcd &
```

El testbench posee dos n√∫meros predeterminados de prueba que pueden ser cambiados; se encuentran en las l√≠neas 101 y 102 de este mismo archivo.



---

### Raiz




---

### Binario a BCD

---
