---
title: 微机接口
date: 2015-10-21 12:01:19
tags: 复习
---

## 最小组态总线形成

### 总线

引脚

系统总线：

1. 控制总线

2. 数据总线：

 - 形成 双向 8根

3.  地址总线:

 - 形成 单向 20根 

---

### 8284外部引脚与内部结构

一级同步 最大延迟1个时钟周期

二级同步 最大延迟1+1/3个时钟周期

#### 8024的功能



2. 时钟周期

3. 准备好控制逻辑

### 8088的基本总线活动

总线操作是CPU通过对外的各种操作。

8088的总线操作

描述总线的微处理器时序有三级：

 - 指令周期-总线周期-时钟周期

8088的基本总线周期需要4个时钟周期:

 - 4个时钟周期编号为T1,T2.T3和T4。
 - 总线周期中的时钟周期称为“T状态”。

总线周期的构成

8088的基本总线时序

  - 取指 存储器读总线 IO读总线 中断响应

总线操作中如何实现CPU与内存/接口芯片间的时序同步是关键

1. 同步时序 

 - 以系统时钟信号为基准

2. 异步时序

 - 通过应答联络信号实现同步操作

8088的最小组态的总线时序：

1. 存储器写总线周期
2. 存储器读总线周期
3. IO写总线周期
4. IO读总线周期

8088最大组态中的引脚定义

8088最大组态的总线形成


IBM PC 总线--总线周期

---

## 半导体存储器及接口

存储系统结构

CPU CACHE 主存 辅存（外存）

- 存储体

- 地址译码电路

- 片选和读写控制电路

半导体存储器芯片的内部结构

地址译码电路结构：

- 单译码

- 双译码

---

半导体存储器与CPU的连接

 - 存储芯片的数据线/地址线/片选端/读写控制线。

位扩充/位扩展

 - 芯片的数据线不足8根。

 - 选中的数据总线不一样。

字扩充/地址扩充

 - 扩充存储器地址范围。

 - 连接同一数据总线，不能同时工作。

片选端常有效，地址重复（高位地址不产生作用，选择全为0的）

译码和译码器

 - 全译码方式不存在地址重复。

 - 部分译码（只有高位地址参与存储芯片的译码）

 - 线选译码

存储芯片与CPU的配合

 - CPU的总线负载能力

 - 存储芯片与CPU总线时序的配合

时序配合

## 输入/输出及接口

I/O接口连接（主板）总线和外设。

 - 信号转换

 - 外设的工作处理速度与内部CPU的处理速度不同，协调速度差异，保证数据全部接受（使用缓冲）。

功能：

 - 对输入输出数据进行缓冲和锁存，对信号的形式和数据的格式进行比变换，对I/O端口进行寻址，与CPU和I/O设备进行联络。

缓冲的实现，锁存/隔离/驱动或它们的组合。

I/O端口的内部结构：

 - 在I/O接口中，其内部一般包含3类可寻址的寄存器：数据寄存器/状态寄存器和控制寄存器。这三类可操作的寄存器分别称为数据端口，状态端口和控制端口，或简称为数据口/状态口和控制口。

## I/O寻址方式

- 8088/8086：64Kb

- 寻址方式：

 - 直接寻址（8位I/O地址）

 - dx间接寻址方式（16位I/O地址）






 















