VPWR power 1.8
VGND power 0.0
#define std_input min@VGND max@VPWR
clk input std_input
ref input std_input
reset input std_input
test input std_input
lower[9:0] input std_input
ref_time[9:0] input std_input
test_val[9:0] input std_input
upper[9:0] input std_input
