//--------------------------------------------------------------------
// Created by Microsemi SmartDesign Wed Aug  6 13:55:25 2025
// Parameters for COREFFT
//--------------------------------------------------------------------


parameter AXI4S_IN_DATA = 32;
parameter AXI4S_OUT_DATA = 32;
parameter CFG_ARCH = 1;
parameter DATA_BITS = 32;
parameter FAMILY = 27;
parameter FFT_SIZE = 1024;
parameter FPGA_FAMILY = 27;
parameter INVERSE = 0;
parameter MEMBUF = 0;
parameter NATIV_AXI4 = 0;
parameter ORDER = 0;
parameter POINTS = 4096;
parameter SCALE = 0;
parameter SCALE_EXP_ON = 0;
parameter SCALE_ON = 1;
parameter SCALE_SCH = 683;
parameter STAGE_1 = 1;
parameter STAGE_2 = 1;
parameter STAGE_3 = 0;
parameter STAGE_4 = 1;
parameter STAGE_5 = 0;
parameter STAGE_6 = 1;
parameter STAGE_7 = 0;
parameter STAGE_8 = 1;
parameter STAGE_9 = 0;
parameter STAGE_10 = 1;
parameter STAGE_11 = 0;
parameter STAGE_12 = 0;
parameter testbench = 1;
parameter TWID_BITS = 32;
parameter URAM_MAXDEPTH = 512;
parameter WIDTH = 32;
