# RISC_V_32I Lab2 Report

>   实验目标：使用`verilog HDL`实现RISC_V_32I流水线CPU
>
>   实验环境与工具：
>
>   ​	操作系统：Windows10(MSYS_NT-10.0 DESKTOP-E4RKA7V 2.11.2(0.329/5/3) 2018-11-10 14:38 x86_64 Msys)
>
>   ​	综合工具: Vivado 2018.3
>
>   姓名：张劲暾 
>
>   学号：PB16111485

---

## Lab2-1

本阶段实现的指令：

*   SLLI、SRLI、SRAI、SLL、SRL、SRA、
*   ADD、SUB、ADDI、
*   SLT、SLTU、SLTI、SLTIU、
*   XOR、OR、AND、XORI、ORI、ANDI、
*   LUI、AUIPC

## Lab2-2



## Lab2-3



## 实验总结与意见





