---
title: 2024 9급 국가직 전자공학개론
year: 2024년
organization: 국가직
level: 9급
subject: 전자공학개론
etc:
description:
---

[유튜브에서 해설 영상 보기](https://youtu.be/cCW_q7o1GYU)

#

## 1번
1. 멀티플렉서는 선택 신호를 받아서 여러 개의 입력 중 하나를 출력하는 역할을 한다. 선택신호가 $n$개이고 각 선택신호마다 $0,1$ 2가지의 상태가 있을 수 있으므로 선택 가능한 입력의 수는 $2^n$개이다.
2. 디멀티플렉서는 선택 신호를 받아서 하나의 입력을 여러 개의 출력 주 하나로 내보내는 역할을 한다. 선택신호가 $m$개이므로 위의 논리와 마찬가지로 선택될 수 있는 출력의 수는 $2^m$개이다.

따라서 답은 **3번** 이다.

## 2번
1. 플립플롭은 2개의 안정된 상태를 갖고 입력 신호에 따라 두 상태를 오갈 수 있다. 즉 플립플롭은 쌍안정 멀티바이브레이터와 같다.
2. 단안정 멀티바이브레이터는 안정된 상태에서 입력에 따라 상태 변화가 일어나더라도 금방 안정된 상태로 돌아온다. 즉 단일 펄스를 발생시킬 수 있다.
3. 멀티바이브레이터의 종류로는 위에 설명한 쌍안정, 단안정 말고도 두 상태를 지속적으로 오가는 비안정 멀티바이브레이터도 있다.
4. 비안정 멀티바이브레이터는 내부의 잡음을 이용해서 발진하는 오실레이터이다.

따라서 답은 **4번** 이다.

## 3번
부하전압변동률의 식은 다음과 같다.
$$
부하전압변동률=\frac{\text{무부하 전압}(V_{noload})-\text{전부하 전압}(V_{fullload})}{\text{전부하 전압}(V_{fullload})}
$$
주어진 조건들로 식을 세우면
$$
\begin{equation}
\begin{split}
0.1&=\frac{V_{noload}-100}{100}\\
\Rightarrow 10&=V_{noload}-100\\
\Rightarrow V_{noload}&=110\text{ V}
\end{split}
\end{equation}
$$
따라서 답은 **3번** 이다.

## 4번
1. $V_{GS}$가 커질수록 채널이 넓어지므로 채널 저항이 작아진다. 즉 드레인 전류 $I_D$가 더 커진다.
2. 그렇다.
3. 핀치-오프 전압에서부터는 드레인 쪽에서 캐리어들이 강한 전기장을 받아서 순식간에 이동한다. 이에 따라 드레인 전류는 채널 내의 캐리어 수에만 의존하고, $V_{DS}$에는 이상적으로는 의존하지 않게 된다.
4. n채널 JFET의 게이트는 p형 영역과 연결되어 있다.

따라서 답은 **2번** 이다.

## 5번
TCP/IP 프로토콜은 높은 순서대로 응용 계층, 전송 계층, 인터넷 계층, 네트워크 계층으로 이루어져있다. 세션 계층은 OSI 7 모델에 존재한다. 따라서 답은 **4번** 이다.

## 6번
$F+G$는 OR이므로 양쪽 모두를 더하면 된다. 따라서
$$
F+G=\sum m(1,2,3,4,6)
$$
이다. 한편 $F\cdot G$는 AND이므로 양쪽에 공통으로 있는 항들만 뽑으면 된다. 따라서
$$
F\cdot G=\sum m(1,6)
$$
이다. 그러므로 답은 **4번** 이다.

## 7번
D/A 변환은 DAC를 이용해야 한다. 슈미트 트리거 회로는 잡음을 걸러내며 전압을 비교하는 데 사용할 수 있으며, 출력이 구형(직사각형)이다. 따라서 답은 **1번** 이다.

## 8번
제너 다이오드의 항복전압이 $0$이라고 하자. 그렇다면 OPAMP의 네거티브 피드백에 의해서 이 OPAMP의 -단자에 가해지는 $0$ V가 +단자에도 나타날 것이다. 그리고 이 전압은 $R_4$의 위쪽에 걸린다.
한편 $R_4$의 위쪽에 걸리는 전압이 $\frac{10+10}{10}=2$ 배로 증폭된 것이 $V_{out}$이 된다. 그러나 $R_4$의 위쪽 전압은 앞서 말했듯 $0$이므로 $V_{out}=0$ 이다. 따라서 $R_1$의 양단의 전압은
$$
\begin{equation}
\begin{split}
V_{in}-V_{out}&=V_{in}-0\\
&=V_{in}
\end{split}
\end{equation}
$$
이다. 그러므로 $R_1$에서 소모되는 전력은 $V_1$이 최대인 $10$ V일 때 최대이므로 최대 소비 전력은
$$
\begin{equation}
\begin{split}
P_{max}&=\frac{10^2}{10}\\
&=10\text{ W}
\end{split}
\end{equation}
$$
이고 답은 **2번** 이다.

## 9번
1. 공통 컬렉터 회로는 이미터 폴로워라고도 하며, 폴로워란 이름에서 알 수 있듯이 입력 신호와 출력 신호의 위상은 같다. 이는 베이스에 가해지는 입력 전압이 이미터 입력 저항과 이미터 쪽에 달려있는 저항 중간 지점에 분배되는 것과 마찬가지이기 때문이다.
2. 공통 베이스 회로의 입력 신호는 이미터에 가해지며, 출력은 컬렉터에서 취한다. 이미터의 전압이 올라가면 전류가 줄어들어서 컬렉터 쪽에 나타나는 전압 강하가 줄어든다. 즉 컬렉터 전압이 올라가는 효과가 나타나는 것이다. 따라서 입력과 출력 신호의 위상은 같다.
3. 공통 이미터 회로의 입력 신호는 베이스에 가해지며, 출력은 컬렉터에서 취한다. 베이스의 전압이 올라가면 전류가 늘어나서 컬렉터 쪽에 나타나는 전압 강하가 커진다. 즉 컬렉터 전압이 작아지는 효과가 나타나는 것이다. 따라서 입력과 출력 신호의 위상은 $180^\circ$이다.
4. 그렇다.

따라서 답은 **2번** 이다.

## 10번
먼저 테브닌 저항을 구해보자. 전압원을 단락시키면 $6||12=4\text{ }\Omega$의 등가저항이 나타나므로 $R_{L}=4\text{ }\Omega$일 때 최대 전력 전달이 일어난다. 이제 $12\text{ }\Omega$와 $R_L$에 걸리는 전압을 구해보자.
$12||R_L=12||4=3\text{ }\Omega$이므로, $18$ V 전압원은 위쪽 $6\text{ }\Omega$에 $12$ V, 방금 구한 $3\text{ }\Omega$에 $6$ V를 걸어준다. 따라서 $R_L$이 소모하는 전력은
$$
\begin{equation}
\begin{split}
P_L&=\frac{6^2}{4}\\
&=9\text{ W}
\end{split}
\end{equation}
$$
이므로 답은 **1번** 이다.

## 11번
$\omega=100$이므로 인덕터와 커패시터를 리액턴스로 나타내면
$$
\begin{equation}
\begin{split}
X_L&=j\omega L\\
&=j\times 100 \times 20\times 10^{-3}\\
&=j2\text{ }\Omega\\
X_C&=\frac{1}{j\omega C}\\
&=-j\times \frac{1}{100\times 10\times 10^{-3}}\\
&=-j\text{ }\Omega
\end{split}
\end{equation}
$$
이다. 따라서 저항, 인덕터, 커패시터의 합성 임피던스는
$$
1+j2-j=1+j
$$
이므로 크기는 $\sqrt{2}$, 페이저는 $45^\circ$이다. 여기에 $I(t)$를 곱하면 $V(t)$가 되므로
$$
V(t)=5\sqrt{2}cos(100t+45^\circ)
$$
이고 답은 **1번** 이다.

## 12번
1. 그렇다. 제너 다이오드는 일반 다이오드보다 더 낮은 전압에서 항복한다.
2. 그렇다.
3. 역방향 바이어스가 인가되면 공핍영역은 늘어난다. 캐리어가 바이어스가 걸리는 각자의 양끝으로 더 끌려가기 때문이다.
4. 그렇다.

따라서 답은 **3번** 이다.

## 13번
베이스 전류는 $0$에 가깝다고 치고 무시해보자. 그러면 이미터 전류와 컬렉터 전류는 같다. 이 때 컬렉터 쪽의 저항은 $R_C||R_L=10||10=5$ k$\Omega$이므로 컬렉터 전류는
$$
\begin{equation}
\begin{split}
I_C&=\frac{0-V_{out}}{5000}\\
&=-\frac{V_{out}}{5000}
\end{split}
\end{equation}
$$
이다. 다음으로 베이스는 접지되므로, 이미터에 거는 전압 $V_{in}$은 이미터 저항 $r^`_e=20\text{ }\Omega$에 걸린다. 그리고 이 이미터 저항의 다른 쪽은 베이스이고 베이스는 접지되어 있으므로, 이 이미터 저항을 흐르는 전류, 즉 이미터 전류는
$$
\begin{equation}
\begin{split}
I_E&=\frac{0-V_{in}}{20}\\
&=-\frac{V_{in}}{20}
\end{split}
\end{equation}
$$
이다. 이 두 전류가 같으므로
$$
\begin{equation}
\begin{split}
I_C&=I_E\\
\Rightarrow -\frac{V_{out}}{5000}&=-\frac{V_{in}}{20}\\
\Rightarrow \frac{V_{out}}{V_{in}}&=\frac{5000}{20}\\
&=250
\end{split}
\end{equation}
$$
이고 답은 **3번** 이다.

## 14번
동일한 연산증폭기를 사용하는 회로의 전압이득과 대역폭의 값은 항상 일정하다. 현재 주어진 회로의 전압이득은
$$
\begin{equation}
\begin{split}
G&=\frac{99+1}{1}\\
&=100
\end{split}
\end{equation}
$$
이고 주어진 조건에서 전압이득이 1일 때(=단위이득) 대역폭이 $3$ MHz라고 하였으므로 대역폭 $B$에 대해 식을 세우면
$$
\begin{equation}
\begin{split}
1\times 3\times 10^6&=B\times G\\
\Rightarrow 3\times 10^6&=100B\\
\Rightarrow B&=30 \times 10^3\\
&=30\text{ kHz}
\end{split}
\end{equation}
$$
이므로 답은 **3번** 이다.

## 15번
최대 출력 전압의 범위가 $(-\infty,\infty)$ V라고 가정하고 출력을 구해보자. -단 입력이 $5\times 10^{-3}$ V이고 +단 입력이 0이므로 이 때의 출력 전압은
$$
0-5\times 10^{-3}\times 3\times 10^4=-150\text{ V}
$$
이다. 이 값은 실제 출력 전압의 범위인 $(-10, 10)$ V를 넘어서므로, 출력 전압은 $-10$ V에서 포화될 것이다. 따라서 답은 **2번** 이다.

## 16번
커패시터의 전압은 순간적으로 급변할 수 없으므로
$$
V_C(0^+)=V_C(0)=0
$$
이다. 그리고 최종적으로 무한한 시간이 흐르면 커패시터는 $V_{in}=10$ V로 충전될 것이므로 $V_C(t)$의 식은 다음과 같다.
$$
V_C(t)=10\left(1-e^{-\frac{t}{\tau}}\right)
$$
한편 시정수 $\tau$를 구하면
$$
\begin{equation}
\begin{split}
\tau&=RC\\
&=100\times10^3\times 20\times 10^{-6}\\
&=2\text{ s}
\end{split}
\end{equation}
$$
이를 대입하면
$$
V_C(t)=10\left(1-e^{-\frac{t}{2}}\right)
$$
이다. 주어진 $V_C=6.32$ V는 지수함수가 $e^{-1}$이 될 때임을 쉽게 알 수 있으므로, 이 때의 시간은
$$
t=\tau=2\text{ s}
$$
일 때이고 답은 **2번** 이다.

## 17번
사이리스터에 대해서는 아래를 참고하라.  
[사이리스터(정보통신기술용어해설)](http://www.ktword.co.kr/test/view/view.php?m_temp1=5401)  
답은 **4번** 이다.

## 18번
1. 그렇다.
2. 피상전력은 복소 전압과 복소 전류의 곱이지, 각각의 피크치의 곱이 아니다. 각각의 피크치가 나타나는 위상이 다를 수 있으므로 각각의 피크치의 곱은 무의미하다.
3. 그렇다.
4. 그렇다.

따라서 답은 **2번** 이다.

## 19번
1. 인코더는 정보를 코드화하는 데 사용한다.
2. 그렇다. 병렬로 입력을 받고, 각 캐리들은 다음 전가산기로 직렬로 연결하면 된다.
3. 그렇다. 합은 XOR, 캐리는 AND로 구현된다.
4. 그렇다. 패리티를 이용해서 오류가 발생했는지를 알아낼 수 있다.

따라서 답은 **1번** 이다.

## 20번
드 모르간의 법칙을 이용해서 $Z$에 있는 버블을 입력 쪽으로 옮기고 연산을 OR로 바꾸자. 그러면 OR 게이트의 아래쪽 입력은 $\overline{A}\cdot \overline{D}$이고, 위쪽에 입력되는 NAND의 출력 버블은 상쇄되어 AND가 된다.
다음으로 그 앞의 NAND에 대해서도 드 모르간의 법칙을 적용하여 출력의 버블을 입력 쪽으로 옮기고 연산을 OR로 바꾸자. 그러면 아래쪽 입력은 $C$가 되고, 위쪽에 입력되는 NAND의 출력 버블은 상쇄되어 AND가 되므로 그 출력은 $A\cdot D$이다.
이제 $A\cdot D$와 $C$의 OR 연산이 $B$와 AND되고, 이 결과가 $\overline{A}\cdot \overline{D}$와 OR된다. 정리하면
$$
\begin{equation}
\begin{split}
Z&=(A\cdot D+C)\cdot B+\overline{A}\cdot \overline{D}\\
&=B\cdot C+A\cdot B\cdot D+\overline{A}\cdot \overline{D}
\end{split}
\end{equation}
$$
이므로 답은 **1번** 이다.