TimeQuest Timing Analyzer report for main
Wed Nov 24 12:12:43 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Setup: 'clock4'
 13. Slow Model Setup: 'clock3'
 14. Slow Model Setup: 'clock2'
 15. Slow Model Hold: 'clock2'
 16. Slow Model Hold: 'clock3'
 17. Slow Model Hold: 'clock4'
 18. Slow Model Hold: 'clock'
 19. Slow Model Minimum Pulse Width: 'clock'
 20. Slow Model Minimum Pulse Width: 'clock2'
 21. Slow Model Minimum Pulse Width: 'clock3'
 22. Slow Model Minimum Pulse Width: 'clock4'
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Propagation Delay
 26. Minimum Propagation Delay
 27. Fast Model Setup Summary
 28. Fast Model Hold Summary
 29. Fast Model Recovery Summary
 30. Fast Model Removal Summary
 31. Fast Model Minimum Pulse Width Summary
 32. Fast Model Setup: 'clock'
 33. Fast Model Setup: 'clock4'
 34. Fast Model Setup: 'clock3'
 35. Fast Model Setup: 'clock2'
 36. Fast Model Hold: 'clock2'
 37. Fast Model Hold: 'clock3'
 38. Fast Model Hold: 'clock4'
 39. Fast Model Hold: 'clock'
 40. Fast Model Minimum Pulse Width: 'clock'
 41. Fast Model Minimum Pulse Width: 'clock2'
 42. Fast Model Minimum Pulse Width: 'clock3'
 43. Fast Model Minimum Pulse Width: 'clock4'
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Progagation Delay
 52. Minimum Progagation Delay
 53. Setup Transfers
 54. Hold Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; main                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }  ;
; clock2     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock2 } ;
; clock3     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock3 } ;
; clock4     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock4 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 260.55 MHz ; 260.55 MHz      ; clock      ;                                                               ;
; 800.64 MHz ; 420.17 MHz      ; clock4     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 820.34 MHz ; 420.17 MHz      ; clock3     ; limit due to minimum period restriction (max I/O toggle rate) ;
; 921.66 MHz ; 420.17 MHz      ; clock2     ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -2.838 ; -45.466       ;
; clock4 ; -0.249 ; -0.386        ;
; clock3 ; -0.219 ; -0.458        ;
; clock2 ; -0.085 ; -0.252        ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock2 ; 0.391 ; 0.000         ;
; clock3 ; 0.391 ; 0.000         ;
; clock4 ; 0.391 ; 0.000         ;
; clock  ; 0.795 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -1.380 ; -27.380              ;
; clock2 ; -1.380 ; -5.380               ;
; clock3 ; -1.380 ; -5.380               ;
; clock4 ; -1.380 ; -5.380               ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -2.838 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.869      ;
; -2.803 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.834      ;
; -2.731 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.762      ;
; -2.630 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.661      ;
; -2.625 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.656      ;
; -2.595 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.626      ;
; -2.556 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.587      ;
; -2.548 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.575      ;
; -2.523 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.554      ;
; -2.521 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.552      ;
; -2.513 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.540      ;
; -2.503 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.534      ;
; -2.455 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.495      ;
; -2.449 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.480      ;
; -2.445 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.472      ;
; -2.441 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.468      ;
; -2.427 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.467      ;
; -2.417 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.448      ;
; -2.410 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.437      ;
; -2.394 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.425      ;
; -2.377 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.404      ;
; -2.343 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.374      ;
; -2.342 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.369      ;
; -2.338 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.365      ;
; -2.335 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.362      ;
; -2.333 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.364      ;
; -2.314 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.341      ;
; -2.295 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.326      ;
; -2.279 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.306      ;
; -2.270 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.297      ;
; -2.269 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.300      ;
; -2.267 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.303      ;
; -2.267 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.303      ;
; -2.248 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.279      ;
; -2.247 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.287      ;
; -2.237 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.264      ;
; -2.232 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.259      ;
; -2.221 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.252      ;
; -2.220 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.251      ;
; -2.219 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.259      ;
; -2.213 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.240      ;
; -2.207 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.234      ;
; -2.202 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.229      ;
; -2.186 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.217      ;
; -2.174 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[15] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.201      ;
; -2.173 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.213      ;
; -2.166 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.197      ;
; -2.165 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.201      ;
; -2.164 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.191      ;
; -2.145 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.185      ;
; -2.139 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[15] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.166      ;
; -2.137 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.173      ;
; -2.133 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.160      ;
; -2.132 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.163      ;
; -2.132 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.159      ;
; -2.131 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.162      ;
; -2.130 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.157      ;
; -2.129 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.156      ;
; -2.125 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.152      ;
; -2.117 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.157      ;
; -2.116 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.004      ; 3.156      ;
; -2.115 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.009      ; 3.160      ;
; -2.115 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.009      ; 3.160      ;
; -2.113 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.144      ;
; -2.112 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.143      ;
; -2.112 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.143      ;
; -2.111 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.147      ;
; -2.111 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.147      ;
; -2.110 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.137      ;
; -2.104 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.131      ;
; -2.102 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[14] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.129      ;
; -2.101 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.128      ;
; -2.095 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.126      ;
; -2.091 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.118      ;
; -2.076 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.112      ;
; -2.076 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.112      ;
; -2.071 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.071 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.107      ;
; -2.067 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[15] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.094      ;
; -2.067 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[14] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.094      ;
; -2.062 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.098      ;
; -2.060 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.091      ;
; -2.059 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.090      ;
; -2.059 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.095      ;
; -2.058 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.094      ;
; -2.057 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.005      ; 3.098      ;
; -2.057 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.005      ; 3.098      ;
; -2.056 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.083      ;
; -2.053 ; frequency_divider:inst|mem[24] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.089      ;
; -2.052 ; frequency_divider:inst|mem[24] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.088      ;
; -2.051 ; frequency_divider:inst|mem[24] ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.005      ; 3.092      ;
; -2.051 ; frequency_divider:inst|mem[24] ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.005      ; 3.092      ;
; -2.042 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.069      ;
; -2.041 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.077      ;
; -2.041 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 3.077      ;
; -2.040 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 3.071      ;
; -2.034 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.070      ;
; -2.032 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[13] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.059      ;
; -2.024 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.009     ; 3.051      ;
; -2.019 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 3.055      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock4'                                                                                                   ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.249 ; counter6:inst4|mem[3] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 1.285      ;
; -0.069 ; counter6:inst4|mem[1] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 1.105      ;
; -0.068 ; counter6:inst4|mem[1] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 1.104      ;
; -0.047 ; counter6:inst4|mem[3] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 1.083      ;
; -0.035 ; counter6:inst4|mem[2] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 1.071      ;
; -0.034 ; counter6:inst4|mem[2] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 1.070      ;
; 0.229  ; counter6:inst4|mem[0] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.807      ;
; 0.229  ; counter6:inst4|mem[0] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.807      ;
; 0.230  ; counter6:inst4|mem[0] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; counter6:inst4|mem[0] ; counter6:inst4|mem[0] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter6:inst4|mem[1] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter6:inst4|mem[3] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter6:inst4|mem[2] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock3'                                                                                                   ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.219 ; counter3:inst3|mem[3] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.255      ;
; -0.081 ; counter3:inst3|mem[3] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.117      ;
; -0.079 ; counter3:inst3|mem[1] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.115      ;
; -0.079 ; counter3:inst3|mem[1] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.115      ;
; -0.079 ; counter3:inst3|mem[1] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.115      ;
; -0.040 ; counter3:inst3|mem[2] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.076      ;
; -0.036 ; counter3:inst3|mem[0] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 1.072      ;
; 0.089  ; counter3:inst3|mem[0] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.947      ;
; 0.089  ; counter3:inst3|mem[0] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.947      ;
; 0.231  ; counter3:inst3|mem[2] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.805      ;
; 0.233  ; counter3:inst3|mem[2] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.803      ;
; 0.379  ; counter3:inst3|mem[0] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter3:inst3|mem[1] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter3:inst3|mem[2] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter3:inst3|mem[3] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock2'                                                                                                     ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.085 ; counter10:inst2|mem[0] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 1.121      ;
; -0.084 ; counter10:inst2|mem[0] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 1.120      ;
; -0.083 ; counter10:inst2|mem[0] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 1.119      ;
; -0.038 ; counter10:inst2|mem[2] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 1.074      ;
; -0.032 ; counter10:inst2|mem[3] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 1.068      ;
; 0.227  ; counter10:inst2|mem[1] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.809      ;
; 0.227  ; counter10:inst2|mem[1] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.809      ;
; 0.234  ; counter10:inst2|mem[2] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.802      ;
; 0.379  ; counter10:inst2|mem[0] ; counter10:inst2|mem[0] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter10:inst2|mem[2] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter10:inst2|mem[3] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; counter10:inst2|mem[1] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock2'                                                                                                     ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; counter10:inst2|mem[0] ; counter10:inst2|mem[0] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter10:inst2|mem[2] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter10:inst2|mem[1] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter10:inst2|mem[3] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.657      ;
; 0.536 ; counter10:inst2|mem[2] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.802      ;
; 0.543 ; counter10:inst2|mem[1] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.809      ;
; 0.543 ; counter10:inst2|mem[1] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.809      ;
; 0.802 ; counter10:inst2|mem[3] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 1.068      ;
; 0.808 ; counter10:inst2|mem[2] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 1.074      ;
; 0.853 ; counter10:inst2|mem[0] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; counter10:inst2|mem[0] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; counter10:inst2|mem[0] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 1.121      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock3'                                                                                                   ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; counter3:inst3|mem[1] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter3:inst3|mem[0] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter3:inst3|mem[2] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter3:inst3|mem[3] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.657      ;
; 0.537 ; counter3:inst3|mem[2] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; counter3:inst3|mem[2] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.805      ;
; 0.681 ; counter3:inst3|mem[0] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; counter3:inst3|mem[0] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.947      ;
; 0.806 ; counter3:inst3|mem[0] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.072      ;
; 0.810 ; counter3:inst3|mem[2] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.076      ;
; 0.849 ; counter3:inst3|mem[1] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; counter3:inst3|mem[1] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.115      ;
; 0.849 ; counter3:inst3|mem[1] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; counter3:inst3|mem[3] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.117      ;
; 0.989 ; counter3:inst3|mem[3] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 1.255      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock4'                                                                                                   ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; counter6:inst4|mem[0] ; counter6:inst4|mem[0] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter6:inst4|mem[1] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter6:inst4|mem[2] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; counter6:inst4|mem[3] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; counter6:inst4|mem[0] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; counter6:inst4|mem[0] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.807      ;
; 0.541 ; counter6:inst4|mem[0] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.807      ;
; 0.804 ; counter6:inst4|mem[2] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; counter6:inst4|mem[2] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 1.071      ;
; 0.817 ; counter6:inst4|mem[3] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 1.083      ;
; 0.838 ; counter6:inst4|mem[1] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; counter6:inst4|mem[1] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 1.105      ;
; 1.019 ; counter6:inst4|mem[3] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 1.285      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                       ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.795 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.801 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[0]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.828 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.838 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; frequency_divider:inst|mem[22] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.840 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.841 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.107      ;
; 1.061 ; frequency_divider:inst|mem[24] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.327      ;
; 1.184 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.184 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.450      ;
; 1.189 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.457      ;
; 1.199 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.465      ;
; 1.224 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.492      ;
; 1.227 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.493      ;
; 1.255 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.521      ;
; 1.256 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.009     ; 1.513      ;
; 1.260 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.528      ;
; 1.269 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.535      ;
; 1.277 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.543      ;
; 1.296 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.562      ;
; 1.330 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.596      ;
; 1.331 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.340 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[20]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.606      ;
; 1.340 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.606      ;
; 1.348 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.614      ;
; 1.353 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.623      ;
; 1.357 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.623      ;
; 1.383 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.649      ;
; 1.401 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.667      ;
; 1.431 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.701      ;
; 1.439 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.705      ;
; 1.444 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.710      ;
; 1.454 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.720      ;
; 1.455 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 1.721      ;
; 1.455 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.721      ;
; 1.481 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[7]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.747      ;
; 1.490 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.756      ;
; 1.504 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.774      ;
; 1.510 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.776      ;
; 1.515 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.781      ;
; 1.526 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.792      ;
; 1.555 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.825      ;
; 1.561 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.827      ;
; 1.561 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.827      ;
; 1.562 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 1.828      ;
; 1.572 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|mem[15]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.838      ;
; 1.576 ; frequency_divider:inst|mem[14] ; frequency_divider:inst|mem[14]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.842      ;
; 1.577 ; frequency_divider:inst|mem[13] ; frequency_divider:inst|mem[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.843      ;
; 1.580 ; frequency_divider:inst|mem[14] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.850      ;
; 1.593 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 1.859      ;
; 1.617 ; frequency_divider:inst|mem[22] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.883      ;
; 1.626 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.896      ;
; 1.629 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 1.895      ;
; 1.632 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.898      ;
; 1.648 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.004     ; 1.910      ;
; 1.648 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.914      ;
; 1.651 ; frequency_divider:inst|mem[13] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.921      ;
; 1.654 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.924      ;
; 1.667 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.933      ;
; 1.689 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[17]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.955      ;
; 1.691 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|mem[19]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.957      ;
; 1.695 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.009     ; 1.952      ;
; 1.697 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|mem[12]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.963      ;
; 1.702 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[16]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.968      ;
; 1.712 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.982      ;
; 1.716 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.009     ; 1.973      ;
; 1.719 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.985      ;
; 1.725 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.004      ; 1.995      ;
; 1.726 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.992      ;
; 1.728 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 1.994      ;
; 1.730 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.996      ;
; 1.732 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.002      ;
; 1.738 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.004      ;
; 1.739 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.005      ;
; 1.745 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.004     ; 2.007      ;
; 1.774 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.040      ;
; 1.803 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.073      ;
; 1.805 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.004      ; 2.075      ;
; 1.810 ; frequency_divider:inst|mem[14] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 2.076      ;
; 1.810 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.076      ;
; 1.825 ; frequency_divider:inst|mem[22] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.091      ;
; 1.826 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; -0.005     ; 2.087      ;
; 1.835 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.009     ; 2.092      ;
; 1.839 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.105      ;
; 1.845 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 2.111      ;
; 1.845 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 2.111      ;
; 1.848 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[15]  ; clock        ; clock       ; 0.000        ; -0.009     ; 2.105      ;
; 1.852 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[13]  ; clock        ; clock       ; 0.000        ; -0.009     ; 2.109      ;
; 1.854 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[14]  ; clock        ; clock       ; 0.000        ; -0.009     ; 2.111      ;
; 1.856 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 2.122      ;
; 1.860 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[11]  ; clock        ; clock       ; 0.000        ; -0.009     ; 2.117      ;
; 1.861 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[10]  ; clock        ; clock       ; 0.000        ; -0.009     ; 2.118      ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|overflow ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|overflow ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[16]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[16]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[17]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[17]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[18]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[18]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[19]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[19]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[20]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[20]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[21]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[21]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[22]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[22]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[23]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[23]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[24]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[24]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[5]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock2'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock2 ; Rise       ; clock2                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; clock2|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; clock2|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; clock2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; clock2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; clock2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; clock2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock3'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock3 ; Rise       ; clock3                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; clock3|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; clock3|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; clock3~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; clock3~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; clock3~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; clock3~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock4'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock4 ; Rise       ; clock4                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; clock4|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; clock4|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; clock4~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; clock4~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; clock4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; clock4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; overflow  ; clock      ; 6.066 ; 6.066 ; Rise       ; clock           ;
; Q1[*]     ; clock2     ; 6.616 ; 6.616 ; Rise       ; clock2          ;
;  Q1[0]    ; clock2     ; 6.364 ; 6.364 ; Rise       ; clock2          ;
;  Q1[1]    ; clock2     ; 6.361 ; 6.361 ; Rise       ; clock2          ;
;  Q1[2]    ; clock2     ; 6.386 ; 6.386 ; Rise       ; clock2          ;
;  Q1[3]    ; clock2     ; 6.616 ; 6.616 ; Rise       ; clock2          ;
; Q2[*]     ; clock3     ; 6.301 ; 6.301 ; Rise       ; clock3          ;
;  Q2[0]    ; clock3     ; 6.301 ; 6.301 ; Rise       ; clock3          ;
;  Q2[1]    ; clock3     ; 6.065 ; 6.065 ; Rise       ; clock3          ;
;  Q2[2]    ; clock3     ; 6.069 ; 6.069 ; Rise       ; clock3          ;
;  Q2[3]    ; clock3     ; 6.284 ; 6.284 ; Rise       ; clock3          ;
; Q3[*]     ; clock4     ; 6.032 ; 6.032 ; Rise       ; clock4          ;
;  Q3[0]    ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[1]    ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[2]    ; clock4     ; 6.032 ; 6.032 ; Rise       ; clock4          ;
;  Q3[3]    ; clock4     ; 6.029 ; 6.029 ; Rise       ; clock4          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; overflow  ; clock      ; 6.066 ; 6.066 ; Rise       ; clock           ;
; Q1[*]     ; clock2     ; 6.361 ; 6.361 ; Rise       ; clock2          ;
;  Q1[0]    ; clock2     ; 6.364 ; 6.364 ; Rise       ; clock2          ;
;  Q1[1]    ; clock2     ; 6.361 ; 6.361 ; Rise       ; clock2          ;
;  Q1[2]    ; clock2     ; 6.386 ; 6.386 ; Rise       ; clock2          ;
;  Q1[3]    ; clock2     ; 6.616 ; 6.616 ; Rise       ; clock2          ;
; Q2[*]     ; clock3     ; 6.065 ; 6.065 ; Rise       ; clock3          ;
;  Q2[0]    ; clock3     ; 6.301 ; 6.301 ; Rise       ; clock3          ;
;  Q2[1]    ; clock3     ; 6.065 ; 6.065 ; Rise       ; clock3          ;
;  Q2[2]    ; clock3     ; 6.069 ; 6.069 ; Rise       ; clock3          ;
;  Q2[3]    ; clock3     ; 6.284 ; 6.284 ; Rise       ; clock3          ;
; Q3[*]     ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[0]    ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[1]    ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[2]    ; clock4     ; 6.032 ; 6.032 ; Rise       ; clock4          ;
;  Q3[3]    ; clock4     ; 6.029 ; 6.029 ; Rise       ; clock4          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; bin[0]     ; sseg[0]     ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; bin[0]     ; sseg[1]     ; 8.929 ; 8.929 ; 8.929 ; 8.929 ;
; bin[0]     ; sseg[2]     ;       ; 8.662 ; 8.662 ;       ;
; bin[0]     ; sseg[3]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; bin[0]     ; sseg[4]     ; 8.834 ;       ;       ; 8.834 ;
; bin[0]     ; sseg[5]     ; 8.693 ;       ;       ; 8.693 ;
; bin[0]     ; sseg[6]     ; 8.678 ;       ;       ; 8.678 ;
; bin[1]     ; sseg[0]     ;       ; 9.046 ; 9.046 ;       ;
; bin[1]     ; sseg[1]     ; 9.324 ; 9.324 ; 9.324 ; 9.324 ;
; bin[1]     ; sseg[2]     ; 9.054 ;       ;       ; 9.054 ;
; bin[1]     ; sseg[3]     ; 9.364 ; 9.364 ; 9.364 ; 9.364 ;
; bin[1]     ; sseg[4]     ;       ; 9.226 ; 9.226 ;       ;
; bin[1]     ; sseg[5]     ; 9.088 ;       ;       ; 9.088 ;
; bin[1]     ; sseg[6]     ; 9.072 ; 9.072 ; 9.072 ; 9.072 ;
; bin[2]     ; sseg[0]     ; 9.253 ; 9.253 ; 9.253 ; 9.253 ;
; bin[2]     ; sseg[1]     ; 9.530 ;       ;       ; 9.530 ;
; bin[2]     ; sseg[2]     ;       ; 9.222 ; 9.222 ;       ;
; bin[2]     ; sseg[3]     ; 9.573 ; 9.573 ; 9.573 ; 9.573 ;
; bin[2]     ; sseg[4]     ; 9.435 ; 9.435 ; 9.435 ; 9.435 ;
; bin[2]     ; sseg[5]     ;       ; 9.269 ; 9.269 ;       ;
; bin[2]     ; sseg[6]     ; 9.278 ; 9.278 ; 9.278 ; 9.278 ;
; bin[3]     ; sseg[0]     ;       ; 9.137 ; 9.137 ;       ;
; bin[3]     ; sseg[1]     ;       ; 9.426 ; 9.426 ;       ;
; bin[3]     ; sseg[2]     ;       ; 9.133 ; 9.133 ;       ;
; bin[3]     ; sseg[3]     ;       ; 9.450 ; 9.450 ;       ;
; bin[3]     ; sseg[4]     ;       ; 9.316 ; 9.316 ;       ;
; bin[3]     ; sseg[5]     ;       ; 9.175 ; 9.175 ;       ;
; bin[3]     ; sseg[6]     ;       ; 9.214 ; 9.214 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; bin[0]     ; sseg[0]     ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; bin[0]     ; sseg[1]     ; 8.929 ; 8.929 ; 8.929 ; 8.929 ;
; bin[0]     ; sseg[2]     ;       ; 8.662 ; 8.662 ;       ;
; bin[0]     ; sseg[3]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; bin[0]     ; sseg[4]     ; 8.834 ;       ;       ; 8.834 ;
; bin[0]     ; sseg[5]     ; 8.693 ;       ;       ; 8.693 ;
; bin[0]     ; sseg[6]     ; 8.678 ;       ;       ; 8.678 ;
; bin[1]     ; sseg[0]     ;       ; 9.046 ; 9.046 ;       ;
; bin[1]     ; sseg[1]     ; 9.324 ; 9.324 ; 9.324 ; 9.324 ;
; bin[1]     ; sseg[2]     ; 9.054 ;       ;       ; 9.054 ;
; bin[1]     ; sseg[3]     ; 9.364 ; 9.364 ; 9.364 ; 9.364 ;
; bin[1]     ; sseg[4]     ;       ; 9.226 ; 9.226 ;       ;
; bin[1]     ; sseg[5]     ; 9.088 ;       ;       ; 9.088 ;
; bin[1]     ; sseg[6]     ; 9.072 ; 9.072 ; 9.072 ; 9.072 ;
; bin[2]     ; sseg[0]     ; 9.253 ; 9.253 ; 9.253 ; 9.253 ;
; bin[2]     ; sseg[1]     ; 9.530 ;       ;       ; 9.530 ;
; bin[2]     ; sseg[2]     ;       ; 9.222 ; 9.222 ;       ;
; bin[2]     ; sseg[3]     ; 9.573 ; 9.573 ; 9.573 ; 9.573 ;
; bin[2]     ; sseg[4]     ; 9.435 ; 9.435 ; 9.435 ; 9.435 ;
; bin[2]     ; sseg[5]     ;       ; 9.269 ; 9.269 ;       ;
; bin[2]     ; sseg[6]     ; 9.278 ; 9.278 ; 9.278 ; 9.278 ;
; bin[3]     ; sseg[0]     ;       ; 9.137 ; 9.137 ;       ;
; bin[3]     ; sseg[1]     ;       ; 9.426 ; 9.426 ;       ;
; bin[3]     ; sseg[2]     ;       ; 9.133 ; 9.133 ;       ;
; bin[3]     ; sseg[3]     ;       ; 9.450 ; 9.450 ;       ;
; bin[3]     ; sseg[4]     ;       ; 9.316 ; 9.316 ;       ;
; bin[3]     ; sseg[5]     ;       ; 9.175 ; 9.175 ;       ;
; bin[3]     ; sseg[6]     ;       ; 9.214 ; 9.214 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clock  ; -0.840 ; -9.323        ;
; clock4 ; 0.429  ; 0.000         ;
; clock3 ; 0.438  ; 0.000         ;
; clock2 ; 0.497  ; 0.000         ;
+--------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; clock2 ; 0.215 ; 0.000         ;
; clock3 ; 0.215 ; 0.000         ;
; clock4 ; 0.215 ; 0.000         ;
; clock  ; 0.357 ; 0.000         ;
+--------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clock  ; -1.380 ; -27.380              ;
; clock2 ; -1.380 ; -5.380               ;
; clock3 ; -1.380 ; -5.380               ;
; clock4 ; -1.380 ; -5.380               ;
+--------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.840 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.867      ;
; -0.820 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.847      ;
; -0.785 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.812      ;
; -0.731 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.758      ;
; -0.727 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.754      ;
; -0.707 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.734      ;
; -0.702 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.729      ;
; -0.682 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.709      ;
; -0.680 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.706      ;
; -0.672 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.699      ;
; -0.660 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.686      ;
; -0.656 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.683      ;
; -0.647 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.674      ;
; -0.625 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.651      ;
; -0.623 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.649      ;
; -0.618 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.645      ;
; -0.608 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.641      ;
; -0.607 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.634      ;
; -0.603 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.629      ;
; -0.593 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.620      ;
; -0.588 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.614      ;
; -0.586 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.619      ;
; -0.578 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.605      ;
; -0.571 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.597      ;
; -0.568 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.594      ;
; -0.568 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.594      ;
; -0.543 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.570      ;
; -0.537 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.564      ;
; -0.533 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.559      ;
; -0.529 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.556      ;
; -0.518 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.545      ;
; -0.518 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.545      ;
; -0.514 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.540      ;
; -0.509 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.536      ;
; -0.504 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.530      ;
; -0.496 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.522      ;
; -0.495 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.528      ;
; -0.494 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.521      ;
; -0.494 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.521      ;
; -0.491 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.518      ;
; -0.484 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.510      ;
; -0.479 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.505      ;
; -0.479 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[15] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.505      ;
; -0.479 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.505      ;
; -0.475 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.507      ;
; -0.475 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.507      ;
; -0.474 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.501      ;
; -0.474 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.501      ;
; -0.473 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.506      ;
; -0.470 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.503      ;
; -0.469 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.496      ;
; -0.465 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.492      ;
; -0.462 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.489      ;
; -0.459 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.485      ;
; -0.459 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[15] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.485      ;
; -0.449 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.475      ;
; -0.448 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.481      ;
; -0.448 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.480      ;
; -0.447 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.473      ;
; -0.446 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.472      ;
; -0.442 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[14] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.468      ;
; -0.440 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.466      ;
; -0.440 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.466      ;
; -0.439 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.465      ;
; -0.439 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.466      ;
; -0.437 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.463      ;
; -0.432 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.458      ;
; -0.426 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|mem[19] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.458      ;
; -0.426 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.452      ;
; -0.424 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.451      ;
; -0.424 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[10] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.450      ;
; -0.424 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[15] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.450      ;
; -0.422 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[14] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.448      ;
; -0.421 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.454      ;
; -0.421 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.454      ;
; -0.420 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[22] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.447      ;
; -0.409 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[13] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.435      ;
; -0.405 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[23] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.432      ;
; -0.405 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.006      ; 1.443      ;
; -0.405 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.006      ; 1.443      ;
; -0.404 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[16] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.430      ;
; -0.399 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.426      ;
; -0.399 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.431      ;
; -0.395 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[11] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.421      ;
; -0.394 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.426      ;
; -0.394 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.426      ;
; -0.393 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.425      ;
; -0.393 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.425      ;
; -0.391 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; 0.000      ; 1.423      ;
; -0.391 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[12] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.417      ;
; -0.390 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[17] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.416      ;
; -0.389 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[13] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.415      ;
; -0.387 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[14] ; clock        ; clock       ; 1.000        ; -0.006     ; 1.413      ;
; -0.387 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.414      ;
; -0.385 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[21] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.412      ;
; -0.380 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[20] ; clock        ; clock       ; 1.000        ; -0.005     ; 1.407      ;
; -0.379 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[7]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.411      ;
; -0.379 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[6]  ; clock        ; clock       ; 1.000        ; 0.000      ; 1.411      ;
; -0.378 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|mem[24] ; clock        ; clock       ; 1.000        ; 0.001      ; 1.411      ;
+--------+--------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock4'                                                                                                  ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.429 ; counter6:inst4|mem[3] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.603      ;
; 0.508 ; counter6:inst4|mem[1] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.524      ;
; 0.509 ; counter6:inst4|mem[1] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.523      ;
; 0.510 ; counter6:inst4|mem[3] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.522      ;
; 0.519 ; counter6:inst4|mem[2] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.513      ;
; 0.520 ; counter6:inst4|mem[2] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.512      ;
; 0.630 ; counter6:inst4|mem[0] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.402      ;
; 0.630 ; counter6:inst4|mem[0] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.402      ;
; 0.631 ; counter6:inst4|mem[0] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; counter6:inst4|mem[0] ; counter6:inst4|mem[0] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter6:inst4|mem[1] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter6:inst4|mem[3] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter6:inst4|mem[2] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock3'                                                                                                  ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.438 ; counter3:inst3|mem[3] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.594      ;
; 0.500 ; counter3:inst3|mem[1] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.532      ;
; 0.502 ; counter3:inst3|mem[3] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; counter3:inst3|mem[1] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.530      ;
; 0.502 ; counter3:inst3|mem[1] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.530      ;
; 0.516 ; counter3:inst3|mem[2] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.516      ;
; 0.519 ; counter3:inst3|mem[0] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.513      ;
; 0.563 ; counter3:inst3|mem[0] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.469      ;
; 0.563 ; counter3:inst3|mem[0] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.469      ;
; 0.631 ; counter3:inst3|mem[2] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.401      ;
; 0.633 ; counter3:inst3|mem[2] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.399      ;
; 0.665 ; counter3:inst3|mem[0] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter3:inst3|mem[1] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter3:inst3|mem[2] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter3:inst3|mem[3] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 1.000        ; 0.000      ; 0.367      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock2'                                                                                                    ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.497 ; counter10:inst2|mem[0] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.535      ;
; 0.497 ; counter10:inst2|mem[0] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.535      ;
; 0.500 ; counter10:inst2|mem[0] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.532      ;
; 0.518 ; counter10:inst2|mem[2] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.514      ;
; 0.518 ; counter10:inst2|mem[3] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.514      ;
; 0.628 ; counter10:inst2|mem[1] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.404      ;
; 0.628 ; counter10:inst2|mem[1] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.404      ;
; 0.634 ; counter10:inst2|mem[2] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.398      ;
; 0.665 ; counter10:inst2|mem[0] ; counter10:inst2|mem[0] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter10:inst2|mem[2] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter10:inst2|mem[3] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; counter10:inst2|mem[1] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 1.000        ; 0.000      ; 0.367      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock2'                                                                                                     ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter10:inst2|mem[0] ; counter10:inst2|mem[0] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter10:inst2|mem[2] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter10:inst2|mem[1] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter10:inst2|mem[3] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; counter10:inst2|mem[2] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.398      ;
; 0.252 ; counter10:inst2|mem[1] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.404      ;
; 0.252 ; counter10:inst2|mem[1] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.404      ;
; 0.362 ; counter10:inst2|mem[3] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; counter10:inst2|mem[2] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.514      ;
; 0.380 ; counter10:inst2|mem[0] ; counter10:inst2|mem[1] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; counter10:inst2|mem[0] ; counter10:inst2|mem[2] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; counter10:inst2|mem[0] ; counter10:inst2|mem[3] ; clock2       ; clock2      ; 0.000        ; 0.000      ; 0.535      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock3'                                                                                                   ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter3:inst3|mem[1] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter3:inst3|mem[0] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter3:inst3|mem[2] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter3:inst3|mem[3] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; counter3:inst3|mem[2] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.399      ;
; 0.249 ; counter3:inst3|mem[2] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.401      ;
; 0.317 ; counter3:inst3|mem[0] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; counter3:inst3|mem[0] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.469      ;
; 0.361 ; counter3:inst3|mem[0] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.513      ;
; 0.364 ; counter3:inst3|mem[2] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.516      ;
; 0.378 ; counter3:inst3|mem[3] ; counter3:inst3|mem[1] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; counter3:inst3|mem[1] ; counter3:inst3|mem[2] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; counter3:inst3|mem[1] ; counter3:inst3|mem[3] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; counter3:inst3|mem[1] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.532      ;
; 0.442 ; counter3:inst3|mem[3] ; counter3:inst3|mem[0] ; clock3       ; clock3      ; 0.000        ; 0.000      ; 0.594      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock4'                                                                                                   ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; counter6:inst4|mem[0] ; counter6:inst4|mem[0] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter6:inst4|mem[1] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter6:inst4|mem[2] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; counter6:inst4|mem[3] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; counter6:inst4|mem[0] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; counter6:inst4|mem[0] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; counter6:inst4|mem[0] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.402      ;
; 0.360 ; counter6:inst4|mem[2] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; counter6:inst4|mem[2] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.513      ;
; 0.370 ; counter6:inst4|mem[3] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; counter6:inst4|mem[1] ; counter6:inst4|mem[2] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; counter6:inst4|mem[1] ; counter6:inst4|mem[3] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.524      ;
; 0.451 ; counter6:inst4|mem[3] ; counter6:inst4|mem[1] ; clock4       ; clock4      ; 0.000        ; 0.000      ; 0.603      ;
+-------+-----------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                       ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[0]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; frequency_divider:inst|mem[22] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.485 ; frequency_divider:inst|mem[24] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.637      ;
; 0.496 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.648      ;
; 0.499 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[1]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.652      ;
; 0.514 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; frequency_divider:inst|mem[8]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.668      ;
; 0.524 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.676      ;
; 0.534 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[2]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.535 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.687      ;
; 0.541 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.693      ;
; 0.549 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.701      ;
; 0.554 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.706      ;
; 0.569 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[3]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.730      ;
; 0.580 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.006     ; 0.726      ;
; 0.589 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.605 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[20]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.757      ;
; 0.605 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.763      ;
; 0.619 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.636 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.643 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.801      ;
; 0.651 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.803      ;
; 0.654 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.806      ;
; 0.656 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|mem[7]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.808      ;
; 0.663 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[4]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.815      ;
; 0.671 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.823      ;
; 0.674 ; frequency_divider:inst|mem[22] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.829      ;
; 0.678 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.830      ;
; 0.684 ; frequency_divider:inst|mem[14] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.837      ;
; 0.690 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.842      ;
; 0.693 ; frequency_divider:inst|mem[14] ; frequency_divider:inst|mem[14]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.845      ;
; 0.694 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|mem[15]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; frequency_divider:inst|mem[10] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.694 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.846      ;
; 0.696 ; frequency_divider:inst|mem[13] ; frequency_divider:inst|mem[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.848      ;
; 0.698 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[5]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.850      ;
; 0.709 ; frequency_divider:inst|mem[11] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.861      ;
; 0.711 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.864      ;
; 0.720 ; frequency_divider:inst|mem[13] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.873      ;
; 0.729 ; frequency_divider:inst|mem[3]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.881      ;
; 0.733 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|mem[23]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.885      ;
; 0.735 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.001     ; 0.886      ;
; 0.740 ; frequency_divider:inst|mem[23] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.892      ;
; 0.741 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.894      ;
; 0.748 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.900      ;
; 0.748 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.901      ;
; 0.753 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.905      ;
; 0.761 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|mem[12]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.762 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|mem[19]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.914      ;
; 0.764 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.006     ; 0.910      ;
; 0.765 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[16]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.765 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[17]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.773 ; frequency_divider:inst|mem[7]  ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.006     ; 0.919      ;
; 0.774 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.927      ;
; 0.776 ; frequency_divider:inst|mem[17] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.929      ;
; 0.778 ; frequency_divider:inst|mem[20] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; -0.001     ; 0.929      ;
; 0.783 ; frequency_divider:inst|mem[2]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.935      ;
; 0.783 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.935      ;
; 0.786 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.938      ;
; 0.787 ; frequency_divider:inst|mem[22] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.939      ;
; 0.800 ; frequency_divider:inst|mem[6]  ; frequency_divider:inst|mem[7]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.952      ;
; 0.802 ; frequency_divider:inst|mem[4]  ; frequency_divider:inst|mem[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.803 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.955      ;
; 0.807 ; frequency_divider:inst|mem[21] ; frequency_divider:inst|mem[24]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.959      ;
; 0.809 ; frequency_divider:inst|mem[16] ; frequency_divider:inst|mem[22]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.962      ;
; 0.812 ; frequency_divider:inst|mem[15] ; frequency_divider:inst|mem[21]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.965      ;
; 0.813 ; frequency_divider:inst|mem[14] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.965      ;
; 0.818 ; frequency_divider:inst|mem[1]  ; frequency_divider:inst|mem[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.970      ;
; 0.822 ; frequency_divider:inst|mem[18] ; frequency_divider:inst|mem[19]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.973      ;
; 0.827 ; frequency_divider:inst|mem[12] ; frequency_divider:inst|mem[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.979      ;
; 0.829 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[15]  ; clock        ; clock       ; 0.000        ; -0.006     ; 0.975      ;
; 0.829 ; frequency_divider:inst|mem[5]  ; frequency_divider:inst|mem[7]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.981      ;
; 0.831 ; frequency_divider:inst|mem[19] ; frequency_divider:inst|overflow ; clock        ; clock       ; 0.000        ; 0.000      ; 0.983      ;
; 0.832 ; frequency_divider:inst|mem[13] ; frequency_divider:inst|mem[14]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.984      ;
; 0.832 ; frequency_divider:inst|mem[0]  ; frequency_divider:inst|mem[13]  ; clock        ; clock       ; 0.000        ; -0.006     ; 0.978      ;
; 0.832 ; frequency_divider:inst|mem[9]  ; frequency_divider:inst|mem[18]  ; clock        ; clock       ; 0.000        ; -0.005     ; 0.979      ;
+-------+--------------------------------+---------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[24]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[24]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|mem[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|mem[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; frequency_divider:inst|overflow ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; frequency_divider:inst|overflow ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock|combout                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|inclk[0]          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; clock~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; clock~clkctrl|outclk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[0]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[10]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[11]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[12]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[13]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[14]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[15]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[16]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[16]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[17]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[17]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[18]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[18]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[19]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[19]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[1]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[20]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[20]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[21]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[21]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[22]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[22]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[23]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[23]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[24]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[24]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[2]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[3]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock ; Rise       ; inst|mem[4]|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock ; Rise       ; inst|mem[5]|clk                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock2'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock2 ; Rise       ; clock2                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock2 ; Rise       ; counter10:inst2|mem[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock2 ; Rise       ; counter10:inst2|mem[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; clock2|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; clock2|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; clock2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; clock2~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; clock2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; clock2~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock2 ; Rise       ; inst2|mem[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock2 ; Rise       ; inst2|mem[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock3'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock3 ; Rise       ; clock3                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock3 ; Rise       ; counter3:inst3|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock3 ; Rise       ; counter3:inst3|mem[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; clock3|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; clock3|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; clock3~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; clock3~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; clock3~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; clock3~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock3 ; Rise       ; inst3|mem[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock3 ; Rise       ; inst3|mem[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock4'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock4 ; Rise       ; clock4                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock4 ; Rise       ; counter6:inst4|mem[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock4 ; Rise       ; counter6:inst4|mem[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; clock4|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; clock4|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; clock4~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; clock4~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; clock4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; clock4~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[0]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[1]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[2]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock4 ; Rise       ; inst4|mem[3]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock4 ; Rise       ; inst4|mem[3]|clk        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; overflow  ; clock      ; 3.457 ; 3.457 ; Rise       ; clock           ;
; Q1[*]     ; clock2     ; 3.764 ; 3.764 ; Rise       ; clock2          ;
;  Q1[0]    ; clock2     ; 3.640 ; 3.640 ; Rise       ; clock2          ;
;  Q1[1]    ; clock2     ; 3.639 ; 3.639 ; Rise       ; clock2          ;
;  Q1[2]    ; clock2     ; 3.662 ; 3.662 ; Rise       ; clock2          ;
;  Q1[3]    ; clock2     ; 3.764 ; 3.764 ; Rise       ; clock2          ;
; Q2[*]     ; clock3     ; 3.579 ; 3.579 ; Rise       ; clock3          ;
;  Q2[0]    ; clock3     ; 3.579 ; 3.579 ; Rise       ; clock3          ;
;  Q2[1]    ; clock3     ; 3.450 ; 3.450 ; Rise       ; clock3          ;
;  Q2[2]    ; clock3     ; 3.451 ; 3.451 ; Rise       ; clock3          ;
;  Q2[3]    ; clock3     ; 3.570 ; 3.570 ; Rise       ; clock3          ;
; Q3[*]     ; clock4     ; 3.417 ; 3.417 ; Rise       ; clock4          ;
;  Q3[0]    ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[1]    ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[2]    ; clock4     ; 3.417 ; 3.417 ; Rise       ; clock4          ;
;  Q3[3]    ; clock4     ; 3.410 ; 3.410 ; Rise       ; clock4          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; overflow  ; clock      ; 3.457 ; 3.457 ; Rise       ; clock           ;
; Q1[*]     ; clock2     ; 3.639 ; 3.639 ; Rise       ; clock2          ;
;  Q1[0]    ; clock2     ; 3.640 ; 3.640 ; Rise       ; clock2          ;
;  Q1[1]    ; clock2     ; 3.639 ; 3.639 ; Rise       ; clock2          ;
;  Q1[2]    ; clock2     ; 3.662 ; 3.662 ; Rise       ; clock2          ;
;  Q1[3]    ; clock2     ; 3.764 ; 3.764 ; Rise       ; clock2          ;
; Q2[*]     ; clock3     ; 3.450 ; 3.450 ; Rise       ; clock3          ;
;  Q2[0]    ; clock3     ; 3.579 ; 3.579 ; Rise       ; clock3          ;
;  Q2[1]    ; clock3     ; 3.450 ; 3.450 ; Rise       ; clock3          ;
;  Q2[2]    ; clock3     ; 3.451 ; 3.451 ; Rise       ; clock3          ;
;  Q2[3]    ; clock3     ; 3.570 ; 3.570 ; Rise       ; clock3          ;
; Q3[*]     ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[0]    ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[1]    ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[2]    ; clock4     ; 3.417 ; 3.417 ; Rise       ; clock4          ;
;  Q3[3]    ; clock4     ; 3.410 ; 3.410 ; Rise       ; clock4          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; bin[0]     ; sseg[0]     ; 4.914 ; 4.914 ; 4.914 ; 4.914 ;
; bin[0]     ; sseg[1]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; bin[0]     ; sseg[2]     ;       ; 4.918 ; 4.918 ;       ;
; bin[0]     ; sseg[3]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; bin[0]     ; sseg[4]     ; 5.001 ;       ;       ; 5.001 ;
; bin[0]     ; sseg[5]     ; 4.946 ;       ;       ; 4.946 ;
; bin[0]     ; sseg[6]     ; 4.939 ;       ;       ; 4.939 ;
; bin[1]     ; sseg[0]     ;       ; 5.093 ; 5.093 ;       ;
; bin[1]     ; sseg[1]     ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; bin[1]     ; sseg[2]     ; 5.124 ;       ;       ; 5.124 ;
; bin[1]     ; sseg[3]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; bin[1]     ; sseg[4]     ;       ; 5.180 ; 5.180 ;       ;
; bin[1]     ; sseg[5]     ; 5.126 ;       ;       ; 5.126 ;
; bin[1]     ; sseg[6]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; bin[2]     ; sseg[0]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; bin[2]     ; sseg[1]     ; 5.325 ;       ;       ; 5.325 ;
; bin[2]     ; sseg[2]     ;       ; 5.189 ; 5.189 ;       ;
; bin[2]     ; sseg[3]     ; 5.337 ; 5.337 ; 5.337 ; 5.337 ;
; bin[2]     ; sseg[4]     ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; bin[2]     ; sseg[5]     ;       ; 5.210 ; 5.210 ;       ;
; bin[2]     ; sseg[6]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; bin[3]     ; sseg[0]     ;       ; 5.137 ; 5.137 ;       ;
; bin[3]     ; sseg[1]     ;       ; 5.290 ; 5.290 ;       ;
; bin[3]     ; sseg[2]     ;       ; 5.140 ; 5.140 ;       ;
; bin[3]     ; sseg[3]     ;       ; 5.292 ; 5.292 ;       ;
; bin[3]     ; sseg[4]     ;       ; 5.216 ; 5.216 ;       ;
; bin[3]     ; sseg[5]     ;       ; 5.172 ; 5.172 ;       ;
; bin[3]     ; sseg[6]     ;       ; 5.170 ; 5.170 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; bin[0]     ; sseg[0]     ; 4.914 ; 4.914 ; 4.914 ; 4.914 ;
; bin[0]     ; sseg[1]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; bin[0]     ; sseg[2]     ;       ; 4.918 ; 4.918 ;       ;
; bin[0]     ; sseg[3]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; bin[0]     ; sseg[4]     ; 5.001 ;       ;       ; 5.001 ;
; bin[0]     ; sseg[5]     ; 4.946 ;       ;       ; 4.946 ;
; bin[0]     ; sseg[6]     ; 4.939 ;       ;       ; 4.939 ;
; bin[1]     ; sseg[0]     ;       ; 5.093 ; 5.093 ;       ;
; bin[1]     ; sseg[1]     ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; bin[1]     ; sseg[2]     ; 5.124 ;       ;       ; 5.124 ;
; bin[1]     ; sseg[3]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; bin[1]     ; sseg[4]     ;       ; 5.180 ; 5.180 ;       ;
; bin[1]     ; sseg[5]     ; 5.126 ;       ;       ; 5.126 ;
; bin[1]     ; sseg[6]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; bin[2]     ; sseg[0]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; bin[2]     ; sseg[1]     ; 5.325 ;       ;       ; 5.325 ;
; bin[2]     ; sseg[2]     ;       ; 5.189 ; 5.189 ;       ;
; bin[2]     ; sseg[3]     ; 5.337 ; 5.337 ; 5.337 ; 5.337 ;
; bin[2]     ; sseg[4]     ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; bin[2]     ; sseg[5]     ;       ; 5.210 ; 5.210 ;       ;
; bin[2]     ; sseg[6]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; bin[3]     ; sseg[0]     ;       ; 5.137 ; 5.137 ;       ;
; bin[3]     ; sseg[1]     ;       ; 5.290 ; 5.290 ;       ;
; bin[3]     ; sseg[2]     ;       ; 5.140 ; 5.140 ;       ;
; bin[3]     ; sseg[3]     ;       ; 5.292 ; 5.292 ;       ;
; bin[3]     ; sseg[4]     ;       ; 5.216 ; 5.216 ;       ;
; bin[3]     ; sseg[5]     ;       ; 5.172 ; 5.172 ;       ;
; bin[3]     ; sseg[6]     ;       ; 5.170 ; 5.170 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.838  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock           ; -2.838  ; 0.357 ; N/A      ; N/A     ; -1.380              ;
;  clock2          ; -0.085  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock3          ; -0.219  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clock4          ; -0.249  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -46.562 ; 0.0   ; 0.0      ; 0.0     ; -43.52              ;
;  clock           ; -45.466 ; 0.000 ; N/A      ; N/A     ; -27.380             ;
;  clock2          ; -0.252  ; 0.000 ; N/A      ; N/A     ; -5.380              ;
;  clock3          ; -0.458  ; 0.000 ; N/A      ; N/A     ; -5.380              ;
;  clock4          ; -0.386  ; 0.000 ; N/A      ; N/A     ; -5.380              ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; overflow  ; clock      ; 6.066 ; 6.066 ; Rise       ; clock           ;
; Q1[*]     ; clock2     ; 6.616 ; 6.616 ; Rise       ; clock2          ;
;  Q1[0]    ; clock2     ; 6.364 ; 6.364 ; Rise       ; clock2          ;
;  Q1[1]    ; clock2     ; 6.361 ; 6.361 ; Rise       ; clock2          ;
;  Q1[2]    ; clock2     ; 6.386 ; 6.386 ; Rise       ; clock2          ;
;  Q1[3]    ; clock2     ; 6.616 ; 6.616 ; Rise       ; clock2          ;
; Q2[*]     ; clock3     ; 6.301 ; 6.301 ; Rise       ; clock3          ;
;  Q2[0]    ; clock3     ; 6.301 ; 6.301 ; Rise       ; clock3          ;
;  Q2[1]    ; clock3     ; 6.065 ; 6.065 ; Rise       ; clock3          ;
;  Q2[2]    ; clock3     ; 6.069 ; 6.069 ; Rise       ; clock3          ;
;  Q2[3]    ; clock3     ; 6.284 ; 6.284 ; Rise       ; clock3          ;
; Q3[*]     ; clock4     ; 6.032 ; 6.032 ; Rise       ; clock4          ;
;  Q3[0]    ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[1]    ; clock4     ; 6.022 ; 6.022 ; Rise       ; clock4          ;
;  Q3[2]    ; clock4     ; 6.032 ; 6.032 ; Rise       ; clock4          ;
;  Q3[3]    ; clock4     ; 6.029 ; 6.029 ; Rise       ; clock4          ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; overflow  ; clock      ; 3.457 ; 3.457 ; Rise       ; clock           ;
; Q1[*]     ; clock2     ; 3.639 ; 3.639 ; Rise       ; clock2          ;
;  Q1[0]    ; clock2     ; 3.640 ; 3.640 ; Rise       ; clock2          ;
;  Q1[1]    ; clock2     ; 3.639 ; 3.639 ; Rise       ; clock2          ;
;  Q1[2]    ; clock2     ; 3.662 ; 3.662 ; Rise       ; clock2          ;
;  Q1[3]    ; clock2     ; 3.764 ; 3.764 ; Rise       ; clock2          ;
; Q2[*]     ; clock3     ; 3.450 ; 3.450 ; Rise       ; clock3          ;
;  Q2[0]    ; clock3     ; 3.579 ; 3.579 ; Rise       ; clock3          ;
;  Q2[1]    ; clock3     ; 3.450 ; 3.450 ; Rise       ; clock3          ;
;  Q2[2]    ; clock3     ; 3.451 ; 3.451 ; Rise       ; clock3          ;
;  Q2[3]    ; clock3     ; 3.570 ; 3.570 ; Rise       ; clock3          ;
; Q3[*]     ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[0]    ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[1]    ; clock4     ; 3.407 ; 3.407 ; Rise       ; clock4          ;
;  Q3[2]    ; clock4     ; 3.417 ; 3.417 ; Rise       ; clock4          ;
;  Q3[3]    ; clock4     ; 3.410 ; 3.410 ; Rise       ; clock4          ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; bin[0]     ; sseg[0]     ; 8.654 ; 8.654 ; 8.654 ; 8.654 ;
; bin[0]     ; sseg[1]     ; 8.929 ; 8.929 ; 8.929 ; 8.929 ;
; bin[0]     ; sseg[2]     ;       ; 8.662 ; 8.662 ;       ;
; bin[0]     ; sseg[3]     ; 8.972 ; 8.972 ; 8.972 ; 8.972 ;
; bin[0]     ; sseg[4]     ; 8.834 ;       ;       ; 8.834 ;
; bin[0]     ; sseg[5]     ; 8.693 ;       ;       ; 8.693 ;
; bin[0]     ; sseg[6]     ; 8.678 ;       ;       ; 8.678 ;
; bin[1]     ; sseg[0]     ;       ; 9.046 ; 9.046 ;       ;
; bin[1]     ; sseg[1]     ; 9.324 ; 9.324 ; 9.324 ; 9.324 ;
; bin[1]     ; sseg[2]     ; 9.054 ;       ;       ; 9.054 ;
; bin[1]     ; sseg[3]     ; 9.364 ; 9.364 ; 9.364 ; 9.364 ;
; bin[1]     ; sseg[4]     ;       ; 9.226 ; 9.226 ;       ;
; bin[1]     ; sseg[5]     ; 9.088 ;       ;       ; 9.088 ;
; bin[1]     ; sseg[6]     ; 9.072 ; 9.072 ; 9.072 ; 9.072 ;
; bin[2]     ; sseg[0]     ; 9.253 ; 9.253 ; 9.253 ; 9.253 ;
; bin[2]     ; sseg[1]     ; 9.530 ;       ;       ; 9.530 ;
; bin[2]     ; sseg[2]     ;       ; 9.222 ; 9.222 ;       ;
; bin[2]     ; sseg[3]     ; 9.573 ; 9.573 ; 9.573 ; 9.573 ;
; bin[2]     ; sseg[4]     ; 9.435 ; 9.435 ; 9.435 ; 9.435 ;
; bin[2]     ; sseg[5]     ;       ; 9.269 ; 9.269 ;       ;
; bin[2]     ; sseg[6]     ; 9.278 ; 9.278 ; 9.278 ; 9.278 ;
; bin[3]     ; sseg[0]     ;       ; 9.137 ; 9.137 ;       ;
; bin[3]     ; sseg[1]     ;       ; 9.426 ; 9.426 ;       ;
; bin[3]     ; sseg[2]     ;       ; 9.133 ; 9.133 ;       ;
; bin[3]     ; sseg[3]     ;       ; 9.450 ; 9.450 ;       ;
; bin[3]     ; sseg[4]     ;       ; 9.316 ; 9.316 ;       ;
; bin[3]     ; sseg[5]     ;       ; 9.175 ; 9.175 ;       ;
; bin[3]     ; sseg[6]     ;       ; 9.214 ; 9.214 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; bin[0]     ; sseg[0]     ; 4.914 ; 4.914 ; 4.914 ; 4.914 ;
; bin[0]     ; sseg[1]     ; 5.053 ; 5.053 ; 5.053 ; 5.053 ;
; bin[0]     ; sseg[2]     ;       ; 4.918 ; 4.918 ;       ;
; bin[0]     ; sseg[3]     ; 5.073 ; 5.073 ; 5.073 ; 5.073 ;
; bin[0]     ; sseg[4]     ; 5.001 ;       ;       ; 5.001 ;
; bin[0]     ; sseg[5]     ; 4.946 ;       ;       ; 4.946 ;
; bin[0]     ; sseg[6]     ; 4.939 ;       ;       ; 4.939 ;
; bin[1]     ; sseg[0]     ;       ; 5.093 ; 5.093 ;       ;
; bin[1]     ; sseg[1]     ; 5.234 ; 5.234 ; 5.234 ; 5.234 ;
; bin[1]     ; sseg[2]     ; 5.124 ;       ;       ; 5.124 ;
; bin[1]     ; sseg[3]     ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; bin[1]     ; sseg[4]     ;       ; 5.180 ; 5.180 ;       ;
; bin[1]     ; sseg[5]     ; 5.126 ;       ;       ; 5.126 ;
; bin[1]     ; sseg[6]     ; 5.121 ; 5.121 ; 5.121 ; 5.121 ;
; bin[2]     ; sseg[0]     ; 5.179 ; 5.179 ; 5.179 ; 5.179 ;
; bin[2]     ; sseg[1]     ; 5.325 ;       ;       ; 5.325 ;
; bin[2]     ; sseg[2]     ;       ; 5.189 ; 5.189 ;       ;
; bin[2]     ; sseg[3]     ; 5.337 ; 5.337 ; 5.337 ; 5.337 ;
; bin[2]     ; sseg[4]     ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; bin[2]     ; sseg[5]     ;       ; 5.210 ; 5.210 ;       ;
; bin[2]     ; sseg[6]     ; 5.204 ; 5.204 ; 5.204 ; 5.204 ;
; bin[3]     ; sseg[0]     ;       ; 5.137 ; 5.137 ;       ;
; bin[3]     ; sseg[1]     ;       ; 5.290 ; 5.290 ;       ;
; bin[3]     ; sseg[2]     ;       ; 5.140 ; 5.140 ;       ;
; bin[3]     ; sseg[3]     ;       ; 5.292 ; 5.292 ;       ;
; bin[3]     ; sseg[4]     ;       ; 5.216 ; 5.216 ;       ;
; bin[3]     ; sseg[5]     ;       ; 5.172 ; 5.172 ;       ;
; bin[3]     ; sseg[6]     ;       ; 5.170 ; 5.170 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 700      ; 0        ; 0        ; 0        ;
; clock2     ; clock2   ; 12       ; 0        ; 0        ; 0        ;
; clock3     ; clock3   ; 15       ; 0        ; 0        ; 0        ;
; clock4     ; clock4   ; 13       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 700      ; 0        ; 0        ; 0        ;
; clock2     ; clock2   ; 12       ; 0        ; 0        ; 0        ;
; clock3     ; clock3   ; 15       ; 0        ; 0        ; 0        ;
; clock4     ; clock4   ; 13       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 41    ; 41   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 24 12:12:42 2021
Info: Command: quartus_sta main -c main
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'main.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name clock2 clock2
    Info (332105): create_clock -period 1.000 -name clock3 clock3
    Info (332105): create_clock -period 1.000 -name clock4 clock4
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.838
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.838       -45.466 clock 
    Info (332119):    -0.249        -0.386 clock4 
    Info (332119):    -0.219        -0.458 clock3 
    Info (332119):    -0.085        -0.252 clock2 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock2 
    Info (332119):     0.391         0.000 clock3 
    Info (332119):     0.391         0.000 clock4 
    Info (332119):     0.795         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 clock 
    Info (332119):    -1.380        -5.380 clock2 
    Info (332119):    -1.380        -5.380 clock3 
    Info (332119):    -1.380        -5.380 clock4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.840
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.840        -9.323 clock 
    Info (332119):     0.429         0.000 clock4 
    Info (332119):     0.438         0.000 clock3 
    Info (332119):     0.497         0.000 clock2 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock2 
    Info (332119):     0.215         0.000 clock3 
    Info (332119):     0.215         0.000 clock4 
    Info (332119):     0.357         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -27.380 clock 
    Info (332119):    -1.380        -5.380 clock2 
    Info (332119):    -1.380        -5.380 clock3 
    Info (332119):    -1.380        -5.380 clock4 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Wed Nov 24 12:12:43 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


