#Substrate Graph
# noVertices
40
# noArcs
104
# Vertices: id availableCpu routingCapacity isCenter
0 37 37 0
1 646 646 1
2 717 717 1
3 150 150 0
4 150 150 0
5 37 37 0
6 223 223 1
7 99 99 1
8 37 37 0
9 37 37 0
10 37 37 0
11 150 150 0
12 280 280 1
13 243 243 1
14 223 223 1
15 37 37 0
16 596 596 1
17 124 124 1
18 666 666 1
19 150 150 0
20 124 124 1
21 37 37 0
22 150 150 0
23 37 37 0
24 137 137 1
25 37 37 0
26 699 699 1
27 248 248 1
28 124 124 1
29 412 412 1
30 150 150 0
31 124 124 1
32 37 37 0
33 261 261 1
34 380 380 1
35 37 37 0
36 37 37 0
37 380 380 1
38 37 37 0
39 37 37 0
# Arcs: idS idT delay bandwidth
0 1 2 37
1 0 2 37
1 2 5 250
2 1 5 250
1 5 2 37
5 1 2 37
1 7 1 62
7 1 1 62
1 9 2 37
9 1 2 37
1 14 1 93
14 1 1 93
1 32 5 37
32 1 5 37
1 13 2 93
13 1 2 93
2 3 5 75
3 2 5 75
2 4 4 75
4 2 4 75
2 6 4 93
6 2 4 93
2 11 5 75
11 2 5 75
2 15 5 37
15 2 5 37
2 19 4 75
19 2 4 75
2 39 4 37
39 2 4 37
3 13 1 75
13 3 1 75
4 12 4 75
12 4 4 75
6 8 3 37
8 6 3 37
6 12 5 93
12 6 5 93
7 10 3 37
10 7 3 37
11 13 2 75
13 11 2 75
12 25 5 37
25 12 5 37
12 19 9 75
19 12 9 75
14 16 5 93
16 14 5 93
14 23 1 37
23 14 1 37
16 17 1 62
17 16 1 62
16 20 3 62
20 16 3 62
16 21 3 37
21 16 3 37
16 18 4 187
18 16 4 187
16 27 1 93
27 16 1 93
16 24 8 62
24 16 8 62
17 18 4 62
18 17 4 62
18 22 3 75
22 18 3 75
18 26 1 187
26 18 1 187
18 27 1 93
27 18 1 93
18 31 5 62
31 18 5 62
20 31 2 62
31 20 2 62
22 24 7 75
24 22 7 75
26 29 1 125
29 26 1 125
26 30 4 75
30 26 4 75
26 37 2 125
37 26 2 125
26 34 4 125
34 26 4 125
26 28 7 62
28 26 7 62
27 28 1 62
28 27 1 62
29 35 1 37
35 29 1 37
29 37 8 125
37 29 8 125
29 34 3 125
34 29 3 125
30 33 3 75
33 30 3 75
33 34 2 93
34 33 2 93
33 37 1 93
37 33 1 93
34 36 1 37
36 34 1 37
37 38 2 37
38 37 2 37
