\section{Trabajo futuro y conclusiones}

\begin{frame}{Trabajo futuro}
    \begin{itemize}
        \item Monitorización de la red
        \item Optimización de recursos consumidos
        \item Comprobación de errores
        \item Encaminamiento adaptativo
        \item Continuar con el flujo de diseño $\rightarrow$ Implementación en FPGA y prueba
    \end{itemize}
\end{frame}

\begin{frame}{Conclusiones}
    \begin{itemize}
        \item Diseño RTL sintetizable de una NoC
        \item Modificado el diseño del SweRV-EL2 incluyendo una NoC
        \item Aprendizaje de SystemVerilog, testbenches automatizados, síntesis con Xilinx Vivado y simulación y depuración en QuestaSim
    \end{itemize}
\end{frame}