# Lab2 编码器

考虑到此电路无状态，是纯组合逻辑，因此我所使用的建模方式为数据流建模。

我使用Digits软件辅助进行真值表化简，并生成逻辑表达式，如下图。
![img.png](img.png)
根据逻辑表达式编写Verilog代码。