verilog work "seg_7.v"
