TimeQuest Timing Analyzer report for ledpanel
Mon May 08 15:50:31 2017
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 17. Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 33. Slow 1200mV 0C Model Setup: 'CLK'
 34. Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 35. Slow 1200mV 0C Model Hold: 'CLK'
 36. Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 37. Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'
 52. Fast 1200mV 0C Model Setup: 'CLK'
 53. Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'
 54. Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'
 55. Fast 1200mV 0C Model Hold: 'CLK'
 56. Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Slow Corner Signal Integrity Metrics
 73. Fast Corner Signal Integrity Metrics
 74. Setup Transfers
 75. Hold Transfers
 76. Report TCCS
 77. Report RSKM
 78. Unconstrained Paths
 79. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; ledpanel                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                               ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; Clock Name                ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                       ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+
; CLK                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                       ;
; ram:u0|ledpanel:LED|clk_t ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:u0|ledpanel:LED|clk_t } ;
; ram:u0|ledpanel:LED|nexts ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ram:u0|ledpanel:LED|nexts } ;
+---------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 104.32 MHz ; 104.32 MHz      ; ram:u0|ledpanel:LED|clk_t ;                                                ;
; 176.4 MHz  ; 176.4 MHz       ; CLK                       ;                                                ;
; 373.41 MHz ; 238.04 MHz      ; ram:u0|ledpanel:LED|nexts ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -8.586 ; -118.057      ;
; CLK                       ; -4.669 ; -12893.271    ;
; ram:u0|ledpanel:LED|nexts ; -1.678 ; -12.070       ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -0.083 ; -0.083        ;
; ram:u0|ledpanel:LED|clk_t ; -0.066 ; -0.066        ;
; ram:u0|ledpanel:LED|nexts ; 0.453  ; 0.000         ;
+---------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.201 ; -5045.042     ;
; ram:u0|ledpanel:LED|nexts ; -3.201 ; -25.154       ;
; ram:u0|ledpanel:LED|clk_t ; -1.487 ; -49.071       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                     ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -8.586 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.047     ; 9.540      ;
; -8.447 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.079     ; 9.369      ;
; -8.446 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.047     ; 9.400      ;
; -8.195 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.047     ; 9.149      ;
; -8.095 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.079     ; 9.017      ;
; -8.027 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.074     ; 8.954      ;
; -8.018 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.074     ; 8.945      ;
; -8.010 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.375      ; 9.386      ;
; -7.946 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.074     ; 8.873      ;
; -7.936 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.079     ; 8.858      ;
; -7.911 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 9.292      ;
; -7.907 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.047     ; 8.861      ;
; -7.851 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.375      ; 9.227      ;
; -7.813 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.074     ; 8.740      ;
; -7.778 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.407      ; 9.186      ;
; -7.763 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.407      ; 9.171      ;
; -7.763 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.407      ; 9.171      ;
; -7.732 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.079     ; 8.654      ;
; -7.676 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.375      ; 9.052      ;
; -7.675 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.407      ; 9.083      ;
; -7.648 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.375      ; 9.024      ;
; -7.572 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.953      ;
; -7.458 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.839      ;
; -7.356 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.380      ; 8.737      ;
; -7.322 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.068      ; 8.391      ;
; -7.226 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.069      ; 8.296      ;
; -7.161 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.064      ; 8.226      ;
; -7.154 ; ram:u0|B~1260                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.302      ; 8.447      ;
; -7.145 ; ram:u0|R~1759                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.271      ; 8.407      ;
; -7.145 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.065      ; 8.211      ;
; -7.138 ; ram:u0|B~1388                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.282      ; 8.411      ;
; -7.104 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.067      ; 8.172      ;
; -7.035 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.066      ; 8.102      ;
; -7.006 ; ram:u0|B~1178                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.273      ; 8.270      ;
; -6.992 ; ram:u0|R~1467                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.318      ; 8.301      ;
; -6.988 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.203     ; 7.776      ;
; -6.982 ; ram:u0|B~1258                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.254     ; 7.719      ;
; -6.977 ; ram:u0|R~1135                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.306      ; 8.274      ;
; -6.959 ; ram:u0|B~1308                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.230     ; 7.720      ;
; -6.957 ; ram:u0|R~1903                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.180     ; 7.768      ;
; -6.911 ; ram:u0|R~1343                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.211     ; 7.691      ;
; -6.876 ; ram:u0|R~1955                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.186     ; 7.681      ;
; -6.870 ; ram:u0|R~1324                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.260     ; 7.601      ;
; -6.868 ; ram:u0|B~1229                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.278      ; 8.137      ;
; -6.864 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.069      ; 7.934      ;
; -6.846 ; ram:u0|R~2012                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.222     ; 7.615      ;
; -6.819 ; ram:u0|B~2023                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.286      ; 8.096      ;
; -6.817 ; ram:u0|B~1661                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.268      ; 8.076      ;
; -6.815 ; ram:u0|R~1563                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.202     ; 7.604      ;
; -6.806 ; ram:u0|R~1388                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.318      ; 8.115      ;
; -6.801 ; ram:u0|B~1756                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.169     ; 7.623      ;
; -6.784 ; ram:u0|R~1375                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.185     ; 7.590      ;
; -6.773 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.292     ; 7.472      ;
; -6.770 ; ram:u0|B~1404                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.269      ; 8.030      ;
; -6.767 ; ram:u0|R~1891                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.223     ; 7.535      ;
; -6.766 ; ram:u0|B~1897                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.263     ; 7.494      ;
; -6.765 ; ram:u0|B~1412                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.184     ; 7.572      ;
; -6.764 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.292      ; 8.047      ;
; -6.751 ; ram:u0|R~1451                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.178     ; 7.564      ;
; -6.749 ; ram:u0|G~2042                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 7.522      ;
; -6.744 ; ram:u0|R~1435                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.318      ; 8.053      ;
; -6.740 ; ram:u0|G~1723                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 7.513      ;
; -6.723 ; ram:u0|B~1943                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.165     ; 7.549      ;
; -6.721 ; ram:u0|B~1559                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.289      ; 8.001      ;
; -6.719 ; ram:u0|R~1935                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.172     ; 7.538      ;
; -6.712 ; ram:u0|R~1391                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.312      ; 8.015      ;
; -6.700 ; ram:u0|G~1633                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.203     ; 7.488      ;
; -6.698 ; ram:u0|G~2015                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.179     ; 7.510      ;
; -6.695 ; ram:u0|B~1227                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.243     ; 7.443      ;
; -6.678 ; ram:u0|B~1212                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.281      ; 7.950      ;
; -6.677 ; ram:u0|R~2045                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.292      ; 7.960      ;
; -6.675 ; ram:u0|G~1355                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.209     ; 7.457      ;
; -6.672 ; ram:u0|R~1876                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.292      ; 7.955      ;
; -6.670 ; ram:u0|R~1631                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.166     ; 7.495      ;
; -6.668 ; ram:u0|R~1739                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.220     ; 7.439      ;
; -6.662 ; ram:u0|R~1619                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.241     ; 7.412      ;
; -6.660 ; ram:u0|G~1325                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.194     ; 7.457      ;
; -6.658 ; ram:u0|G~1751                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.247     ; 7.402      ;
; -6.657 ; ram:u0|R~1579                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.178     ; 7.470      ;
; -6.649 ; ram:u0|B~1591                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.236      ; 7.876      ;
; -6.649 ; ram:u0|B~1385                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.218     ; 7.422      ;
; -6.642 ; ram:u0|B~1408                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.204     ; 7.429      ;
; -6.634 ; ram:u0|G~1694                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.156     ; 7.469      ;
; -6.632 ; ram:u0|B~1448                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.208     ; 7.415      ;
; -6.632 ; ram:u0|G~2011                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.179     ; 7.444      ;
; -6.629 ; ram:u0|R~1789                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.269      ; 7.889      ;
; -6.623 ; ram:u0|G~1211                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.263     ; 7.351      ;
; -6.612 ; ram:u0|G~1831                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.185     ; 7.418      ;
; -6.610 ; ram:u0|R~2034                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.196     ; 7.405      ;
; -6.608 ; ram:u0|G~1295                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.227     ; 7.372      ;
; -6.604 ; ram:u0|B~1659                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.268      ; 7.863      ;
; -6.598 ; ram:u0|B~1339                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.255      ; 7.844      ;
; -6.598 ; ram:u0|R~1963                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.137     ; 7.452      ;
; -6.596 ; ram:u0|B~1727                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.160     ; 7.427      ;
; -6.594 ; ram:u0|R~1452                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.318      ; 7.903      ;
; -6.592 ; ram:u0|B~1743                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.169     ; 7.414      ;
; -6.592 ; ram:u0|G~1711                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.182     ; 7.401      ;
; -6.591 ; ram:u0|B~1772                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.297      ; 7.879      ;
; -6.588 ; ram:u0|R~1791                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.274     ; 7.305      ;
; -6.586 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.058      ; 7.645      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                            ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.669 ; ram:u0|addr[3] ; ram:u0|G~1593 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 5.579      ;
; -4.669 ; ram:u0|addr[3] ; ram:u0|G~1546 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 5.579      ;
; -4.669 ; ram:u0|addr[3] ; ram:u0|G~1577 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 5.579      ;
; -4.669 ; ram:u0|addr[3] ; ram:u0|G~1545 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 5.579      ;
; -4.669 ; ram:u0|addr[3] ; ram:u0|G~1561 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 5.579      ;
; -4.669 ; ram:u0|addr[3] ; ram:u0|B~1559 ; CLK          ; CLK         ; 1.000        ; -0.091     ; 5.579      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|R~1582 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|R~1574 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|R~1578 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|R~1576 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|R~1584 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|G~1559 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|G~1563 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.652 ; ram:u0|addr[3] ; ram:u0|B~1591 ; CLK          ; CLK         ; 1.000        ; -0.040     ; 5.613      ;
; -4.610 ; ram:u0|addr[3] ; ram:u0|G~1338 ; CLK          ; CLK         ; 1.000        ; -0.089     ; 5.522      ;
; -4.610 ; ram:u0|addr[3] ; ram:u0|G~1291 ; CLK          ; CLK         ; 1.000        ; -0.089     ; 5.522      ;
; -4.610 ; ram:u0|addr[3] ; ram:u0|B~1324 ; CLK          ; CLK         ; 1.000        ; -0.089     ; 5.522      ;
; -4.610 ; ram:u0|addr[3] ; ram:u0|B~1306 ; CLK          ; CLK         ; 1.000        ; -0.089     ; 5.522      ;
; -4.610 ; ram:u0|addr[3] ; ram:u0|B~1286 ; CLK          ; CLK         ; 1.000        ; -0.089     ; 5.522      ;
; -4.595 ; ram:u0|addr[3] ; ram:u0|R~1877 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.539      ;
; -4.595 ; ram:u0|addr[3] ; ram:u0|R~1876 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.539      ;
; -4.595 ; ram:u0|addr[3] ; ram:u0|R~1874 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.539      ;
; -4.595 ; ram:u0|addr[3] ; ram:u0|R~1875 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.539      ;
; -4.566 ; ram:u0|addr[3] ; ram:u0|B~1357 ; CLK          ; CLK         ; 1.000        ; -0.098     ; 5.469      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2105 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2104 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|R~2065 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|R~2063 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|R~2062 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|R~2064 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2089 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2057 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2073 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2088 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2056 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.537 ; ram:u0|addr[3] ; ram:u0|G~2072 ; CLK          ; CLK         ; 1.000        ; -0.083     ; 5.455      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1885 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1893 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1881 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1889 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1882 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1890 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1878 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.528 ; ram:u0|addr[3] ; ram:u0|R~1886 ; CLK          ; CLK         ; 1.000        ; -0.065     ; 5.464      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|R~1390 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|G~1351 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|G~1409 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|G~1393 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|G~1361 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|G~1377 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|B~1356 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.511 ; ram:u0|addr[3] ; ram:u0|B~1404 ; CLK          ; CLK         ; 1.000        ; -0.071     ; 5.441      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2106 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2108 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2107 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2109 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2074 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2076 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2075 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.504 ; ram:u0|addr[3] ; ram:u0|B~2077 ; CLK          ; CLK         ; 1.000        ; -0.078     ; 5.427      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1542 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1543 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1544 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1545 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1560 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1568 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1564 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.498 ; ram:u0|addr[3] ; ram:u0|R~1572 ; CLK          ; CLK         ; 1.000        ; -0.046     ; 5.453      ;
; -4.491 ; ram:u0|addr[3] ; ram:u0|G~1238 ; CLK          ; CLK         ; 1.000        ; -0.103     ; 5.389      ;
; -4.491 ; ram:u0|addr[3] ; ram:u0|G~1270 ; CLK          ; CLK         ; 1.000        ; -0.103     ; 5.389      ;
; -4.491 ; ram:u0|addr[3] ; ram:u0|G~1222 ; CLK          ; CLK         ; 1.000        ; -0.103     ; 5.389      ;
; -4.491 ; ram:u0|addr[3] ; ram:u0|G~1257 ; CLK          ; CLK         ; 1.000        ; -0.103     ; 5.389      ;
; -4.491 ; ram:u0|addr[3] ; ram:u0|B~1260 ; CLK          ; CLK         ; 1.000        ; -0.103     ; 5.389      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2035 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2031 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2023 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2027 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2053 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2045 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2041 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.483 ; ram:u0|addr[3] ; ram:u0|R~2049 ; CLK          ; CLK         ; 1.000        ; -0.057     ; 5.427      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1269 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1265 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1261 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1257 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1244 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1240 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1252 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.478 ; ram:u0|addr[3] ; ram:u0|R~1248 ; CLK          ; CLK         ; 1.000        ; 0.386      ; 5.865      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1337 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1349 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1333 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1301 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1317 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1305 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1289 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|G~1321 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|B~1340 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
; -4.469 ; ram:u0|addr[3] ; ram:u0|B~1307 ; CLK          ; CLK         ; 1.000        ; 0.381      ; 5.851      ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.678 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 2.598      ;
; -1.530 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.820      ;
; -1.507 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 2.427      ;
; -1.495 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.244      ; 2.787      ;
; -1.484 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.774      ;
; -1.483 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.772      ;
; -1.453 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.244      ; 2.745      ;
; -1.452 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.741      ;
; -1.450 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.740      ;
; -1.412 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.700      ;
; -1.404 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.692      ;
; -1.403 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.693      ;
; -1.310 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 2.230      ;
; -1.222 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 2.142      ;
; -1.199 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.488      ;
; -1.096 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.386      ;
; -1.074 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.364      ;
; -1.039 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.244      ; 2.331      ;
; -1.028 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.318      ;
; -1.026 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.946      ;
; -1.018 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.308      ;
; -0.956 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.244      ;
; -0.777 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.244      ; 2.069      ;
; -0.774 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.064      ;
; -0.728 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.240      ; 2.016      ;
; -0.727 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 2.017      ;
; -0.719 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.241      ; 2.008      ;
; -0.640 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 1.930      ;
; -0.582 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.502      ;
; -0.342 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.242      ; 1.632      ;
; -0.334 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.254      ;
; -0.080 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 1.000      ;
; 0.062  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.858      ;
; 0.062  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.081     ; 0.858      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                                          ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.083 ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 2.707      ; 3.127      ;
; 0.274  ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; -0.500       ; 2.707      ; 2.984      ;
; 0.450  ; rs232_rx:u1|baudrate_counter[5]     ; rs232_rx:u1|baudrate_counter[5]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.084      ; 0.746      ;
; 0.451  ; rs232_rx:u1|req_o                   ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|state.wait_for_rx_start                                                      ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|state.receive_bits      ; rs232_rx:u1|state.receive_bits                                                           ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[7]     ; rs232_rx:u1|baudrate_counter[7]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[0]     ; rs232_rx:u1|baudrate_counter[0]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[1]     ; rs232_rx:u1|baudrate_counter[1]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[3]     ; rs232_rx:u1|baudrate_counter[3]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[8]     ; rs232_rx:u1|baudrate_counter[8]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[9]     ; rs232_rx:u1|baudrate_counter[9]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|state.wait_for_stop_bit ; rs232_rx:u1|state.wait_for_stop_bit                                                      ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|state.wait_half_bit     ; rs232_rx:u1|state.wait_half_bit                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|bit_counter[2]          ; rs232_rx:u1|bit_counter[2]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[0]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|bit_counter[1]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.451  ; rs232_rx:u1|baudrate_counter[11]    ; rs232_rx:u1|baudrate_counter[11]                                                         ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.746      ;
; 0.453  ; ram:u0|state.start_byte             ; ram:u0|state.start_byte                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|state.receive_pixelR         ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|state.address_byte           ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.524  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|shift_register[4]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.819      ;
; 0.632  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.417      ;
; 0.632  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.417      ;
; 0.634  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.419      ;
; 0.643  ; edge_detector:u3|state              ; edge_detector:u3|bt_out                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 0.937      ;
; 0.643  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.428      ;
; 0.665  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|shift_register[0]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.960      ;
; 0.677  ; ram:u0|TB[59]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.480      ; 1.411      ;
; 0.697  ; ram:u0|TG[6]                        ; ram:u0|G~1420                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.533      ; 1.442      ;
; 0.698  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|shift_register[1]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 0.993      ;
; 0.702  ; ram:u0|TB[58]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.480      ; 1.436      ;
; 0.706  ; rs232_rx:u1|shift_register[7]       ; rs232_rx:u1|shift_register[6]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.001      ;
; 0.709  ; ram:u0|TR[55]                       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.480      ; 1.443      ;
; 0.715  ; ram:u0|ledpanel:LED|count[1]        ; ram:u0|ledpanel:LED|count[1]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.101      ; 1.028      ;
; 0.722  ; rs232_rx:u1|data[2]                 ; ram:u0|TR[30]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.016      ;
; 0.726  ; rs232_rx:u1|data[2]                 ; ram:u0|TR[32]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.082      ; 1.020      ;
; 0.727  ; ram:u0|TR[54]                       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.480      ; 1.461      ;
; 0.728  ; rs232_rx:u1|baudrate_counter[4]     ; rs232_rx:u1|baudrate_counter[4]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.023      ;
; 0.728  ; rs232_rx:u1|baudrate_counter[10]    ; rs232_rx:u1|baudrate_counter[10]                                                         ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.023      ;
; 0.735  ; ram:u0|TR[28]                       ; ram:u0|R~1954                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.587      ; 1.534      ;
; 0.740  ; ram:u0|ledpanel:LED|count[0]        ; ram:u0|ledpanel:LED|count[0]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.101      ; 1.053      ;
; 0.741  ; ram:u0|ledpanel:LED|count[19]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 1.053      ;
; 0.744  ; ram:u0|ledpanel:LED|count[23]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 1.056      ;
; 0.744  ; ram:u0|ledpanel:LED|count[25]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 1.056      ;
; 0.746  ; ram:u0|ledpanel:LED|count[26]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.100      ; 1.058      ;
; 0.754  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.539      ;
; 0.755  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.540      ;
; 0.757  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.052      ;
; 0.758  ; ram:u0|TB[51]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.506      ; 1.518      ;
; 0.759  ; ram:u0|ledpanel:LED|count[3]        ; ram:u0|ledpanel:LED|count[3]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.052      ;
; 0.759  ; ram:u0|ledpanel:LED|count[11]       ; ram:u0|ledpanel:LED|count[11]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.052      ;
; 0.759  ; ram:u0|ledpanel:LED|count[13]       ; ram:u0|ledpanel:LED|count[13]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.052      ;
; 0.759  ; ram:u0|ledpanel:LED|count[15]       ; ram:u0|ledpanel:LED|count[15]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.052      ;
; 0.760  ; ram:u0|ledpanel:LED|count[5]        ; ram:u0|ledpanel:LED|count[5]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.053      ;
; 0.761  ; ram:u0|ledpanel:LED|count[29]       ; ram:u0|ledpanel:LED|count[29]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.053      ;
; 0.761  ; ram:u0|ledpanel:LED|count[27]       ; ram:u0|ledpanel:LED|count[27]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.053      ;
; 0.762  ; ram:u0|ledpanel:LED|count[2]        ; ram:u0|ledpanel:LED|count[2]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; ram:u0|ledpanel:LED|count[6]        ; ram:u0|ledpanel:LED|count[6]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; ram:u0|ledpanel:LED|count[7]        ; ram:u0|ledpanel:LED|count[7]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; ram:u0|ledpanel:LED|count[9]        ; ram:u0|ledpanel:LED|count[9]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.055      ;
; 0.762  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[17]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.762  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[21]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.054      ;
; 0.763  ; ram:u0|TG[42]                       ; ram:u0|G~1904                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.597      ; 1.572      ;
; 0.763  ; ram:u0|ledpanel:LED|count[31]       ; ram:u0|ledpanel:LED|count[31]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.763  ; ram:u0|ledpanel:LED|count[4]        ; ram:u0|ledpanel:LED|count[4]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; ram:u0|ledpanel:LED|count[14]       ; ram:u0|ledpanel:LED|count[14]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; ram:u0|ledpanel:LED|count[12]       ; ram:u0|ledpanel:LED|count[12]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.056      ;
; 0.763  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[16]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.055      ;
; 0.764  ; ram:u0|ledpanel:LED|count[10]       ; ram:u0|ledpanel:LED|count[10]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; ram:u0|ledpanel:LED|count[8]        ; ram:u0|ledpanel:LED|count[8]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.057      ;
; 0.764  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[18]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.764  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[22]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.056      ;
; 0.765  ; ram:u0|ledpanel:LED|count[30]       ; ram:u0|ledpanel:LED|count[30]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; ram:u0|ledpanel:LED|count[28]       ; ram:u0|ledpanel:LED|count[28]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.765  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[20]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.057      ;
; 0.766  ; ram:u0|TB[46]                       ; ram:u0|B~1268                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.551      ;
; 0.766  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[24]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.080      ; 1.058      ;
; 0.769  ; ram:u0|state.start_byte             ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.081      ; 1.062      ;
; 0.771  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.556      ;
; 0.772  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.557      ;
; 0.773  ; ram:u0|TG[15]                       ; ram:u0|G~2005                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.595      ; 1.580      ;
; 0.773  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.558      ;
; 0.781  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.573      ; 1.566      ;
; 0.783  ; ram:u0|TR[29]                       ; ram:u0|R~1379                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.576      ; 1.571      ;
; 0.788  ; ram:u0|TB[44]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.507      ; 1.549      ;
; 0.802  ; ram:u0|TG[43]                       ; ram:u0|G~1905                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.597      ; 1.611      ;
; 0.803  ; ram:u0|TG[14]                       ; ram:u0|G~1492                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.596      ; 1.611      ;
; 0.805  ; ram:u0|TG[14]                       ; ram:u0|G~1428                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.595      ; 1.612      ;
; 0.808  ; ram:u0|TB[15]                       ; ram:u0|B~1813                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.525      ; 1.545      ;
; 0.815  ; ram:u0|TG[15]                       ; ram:u0|G~2069                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.555      ; 1.582      ;
; 0.818  ; ram:u0|addr[3]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.512      ; 1.584      ;
; 0.821  ; ram:u0|TB[14]                       ; ram:u0|B~1812                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.525      ; 1.558      ;
; 0.831  ; ram:u0|TG[35]                       ; ram:u0|G~1513                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.151      ; 1.194      ;
; 0.832  ; ram:u0|addr[2]                      ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.460      ; 1.546      ;
; 0.833  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.083      ; 1.128      ;
; 0.836  ; ram:u0|addr[2]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.497      ; 1.587      ;
; 0.837  ; ram:u0|TG[48]                       ; ram:u0|G~1782                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.515      ; 1.564      ;
; 0.846  ; ram:u0|TG[43]                       ; ram:u0|G~1265                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.553      ; 1.611      ;
; 0.847  ; ram:u0|TG[49]                       ; ram:u0|G~1783                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.559      ; 1.618      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                               ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.066 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 3.152      ; 3.579      ;
; 0.135  ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 3.152      ; 3.280      ;
; 0.453  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.746      ;
; 0.465  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.758      ;
; 0.465  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.758      ;
; 0.509  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.802      ;
; 0.518  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.811      ;
; 0.518  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.811      ;
; 0.651  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.944      ;
; 0.706  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.999      ;
; 0.706  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.999      ;
; 0.706  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 0.999      ;
; 0.723  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.016      ;
; 0.751  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.044      ;
; 0.758  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.051      ;
; 0.766  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.059      ;
; 0.768  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.061      ;
; 0.789  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.080      ;
; 0.798  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.089      ;
; 0.808  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.099      ;
; 0.832  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.123      ;
; 0.864  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.157      ;
; 0.877  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.170      ;
; 0.908  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.201      ;
; 0.951  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.244      ;
; 0.965  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.258      ;
; 0.965  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.258      ;
; 1.016  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.307      ;
; 1.040  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.333      ;
; 1.058  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.351      ;
; 1.058  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.351      ;
; 1.061  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.354      ;
; 1.123  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.416      ;
; 1.143  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.434      ;
; 1.159  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.450      ;
; 1.169  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.460      ;
; 1.170  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.461      ;
; 1.171  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.464      ;
; 1.174  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.467      ;
; 1.178  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.469      ;
; 1.179  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.470      ;
; 1.185  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.478      ;
; 1.185  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.478      ;
; 1.187  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.480      ;
; 1.197  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.490      ;
; 1.213  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.506      ;
; 1.215  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.506      ;
; 1.254  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.547      ;
; 1.274  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.565      ;
; 1.309  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.600      ;
; 1.310  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.601      ;
; 1.319  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.610      ;
; 1.332  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 1.629      ;
; 1.353  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.646      ;
; 1.356  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.647      ;
; 1.371  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.662      ;
; 1.398  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 1.687      ;
; 1.408  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 1.697      ;
; 1.419  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.712      ;
; 1.425  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 1.714      ;
; 1.447  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.740      ;
; 1.449  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 1.746      ;
; 1.450  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.741      ;
; 1.456  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 1.745      ;
; 1.464  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 1.753      ;
; 1.465  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.756      ;
; 1.511  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.802      ;
; 1.536  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.829      ;
; 1.605  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 1.896      ;
; 1.654  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.947      ;
; 1.656  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.949      ;
; 1.685  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 1.978      ;
; 1.691  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 1.980      ;
; 1.735  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 2.032      ;
; 1.735  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 2.032      ;
; 1.735  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 2.032      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.736  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.029      ;
; 1.741  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.079      ; 2.032      ;
; 1.747  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.040      ;
; 1.790  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.083      ;
; 1.806  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 2.103      ;
; 1.823  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.116      ;
; 1.850  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.080      ; 2.142      ;
; 1.860  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.153      ;
; 1.874  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.081      ; 2.167      ;
; 1.923  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 2.212      ;
; 1.988  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 2.277      ;
; 2.001  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.085      ; 2.298      ;
; 2.042  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.077      ; 2.331      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                               ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.453 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.758      ;
; 0.573 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 0.866      ;
; 0.788 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.081      ;
; 0.820 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.398      ; 1.472      ;
; 0.940 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.398      ; 1.592      ;
; 1.084 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.377      ;
; 1.140 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.791      ;
; 1.149 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.799      ;
; 1.160 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 1.813      ;
; 1.201 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.413      ; 1.868      ;
; 1.203 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 1.856      ;
; 1.204 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.398      ; 1.856      ;
; 1.230 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.398      ; 1.882      ;
; 1.260 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 1.911      ;
; 1.269 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 1.919      ;
; 1.280 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 1.933      ;
; 1.321 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.413      ; 1.988      ;
; 1.323 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 1.976      ;
; 1.382 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.675      ;
; 1.524 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 2.175      ;
; 1.533 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 2.183      ;
; 1.544 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 2.197      ;
; 1.545 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 2.198      ;
; 1.559 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.396      ; 2.209      ;
; 1.585 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.413      ; 2.252      ;
; 1.587 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 2.240      ;
; 1.588 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.881      ;
; 1.599 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.399      ; 2.252      ;
; 1.625 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.397      ; 2.276      ;
; 1.631 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.413      ; 2.298      ;
; 1.636 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 1.929      ;
; 1.857 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 2.150      ;
; 2.057 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.081      ; 2.350      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                                                                     ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.217  ; 0.452        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.218  ; 0.453        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.219  ; 0.454        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.219  ; 0.454        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.219  ; 0.454        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.221  ; 0.456        ; 0.235          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.249  ; 0.469        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.306  ; 0.541        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.307  ; 0.542        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.307  ; 0.542        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.307  ; 0.542        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.309  ; 0.544        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.309  ; 0.544        ; 0.235          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.482  ; 0.482        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.505  ; 0.505        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.517  ; 0.517        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.203  ; 0.423        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.205  ; 0.425        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.382  ; 0.570        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.383  ; 0.571        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.386  ; 0.574        ; 0.188          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|clk_t~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 2.373 ; 2.750 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 5.459 ; 5.784 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; -0.606 ; -0.933 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -2.294 ; -2.566 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 9.172 ; 9.674 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.421 ; 6.564 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 9.172 ; 9.674 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.884 ; 8.182 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.430 ; 7.596 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 7.241 ; 6.982 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 8.366 ; 8.027 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 7.074 ; 6.881 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 7.196 ; 6.958 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.603 ; 7.284 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.917 ; 6.743 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.608 ; 9.003 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.619 ; 7.387 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.724 ; 6.582 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 6.239 ; 6.380 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.239 ; 6.380 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.546 ; 9.104 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.258 ; 7.529 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.829 ; 7.025 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 7.035 ; 6.783 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 8.117 ; 7.786 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.875 ; 6.685 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.993 ; 6.760 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.383 ; 7.072 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.718 ; 6.547 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.391 ; 8.792 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.393 ; 7.166 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.539 ; 6.398 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+---------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                ; Note                                           ;
+------------+-----------------+---------------------------+------------------------------------------------+
; 109.02 MHz ; 109.02 MHz      ; ram:u0|ledpanel:LED|clk_t ;                                                ;
; 186.25 MHz ; 186.25 MHz      ; CLK                       ;                                                ;
; 395.73 MHz ; 238.04 MHz      ; ram:u0|ledpanel:LED|nexts ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+---------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -8.173 ; -108.489      ;
; CLK                       ; -4.369 ; -11905.486    ;
; ram:u0|ledpanel:LED|nexts ; -1.527 ; -11.011       ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -0.073 ; -0.073        ;
; ram:u0|ledpanel:LED|clk_t ; 0.077  ; 0.000         ;
; ram:u0|ledpanel:LED|nexts ; 0.403  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.201 ; -5045.042     ;
; ram:u0|ledpanel:LED|nexts ; -3.201 ; -25.154       ;
; ram:u0|ledpanel:LED|clk_t ; -1.487 ; -49.071       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -8.173 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.041     ; 9.134      ;
; -8.039 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.041     ; 9.000      ;
; -7.973 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 8.903      ;
; -7.789 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.041     ; 8.750      ;
; -7.659 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 8.589      ;
; -7.608 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.067     ; 8.543      ;
; -7.590 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.067     ; 8.525      ;
; -7.523 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.067     ; 8.458      ;
; -7.502 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.353      ; 8.857      ;
; -7.491 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 8.421      ;
; -7.478 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.041     ; 8.439      ;
; -7.453 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.353      ; 8.808      ;
; -7.421 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.358      ; 8.781      ;
; -7.390 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.384      ; 8.776      ;
; -7.383 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.067     ; 8.318      ;
; -7.380 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.384      ; 8.766      ;
; -7.358 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.384      ; 8.744      ;
; -7.332 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.072     ; 8.262      ;
; -7.310 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.384      ; 8.696      ;
; -7.243 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.353      ; 8.598      ;
; -7.241 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.358      ; 8.601      ;
; -7.232 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.353      ; 8.587      ;
; -7.159 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.358      ; 8.519      ;
; -6.966 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.358      ; 8.326      ;
; -6.787 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.086      ; 7.875      ;
; -6.786 ; ram:u0|B~1260                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.258      ; 8.036      ;
; -6.783 ; ram:u0|R~1759                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.234      ; 8.009      ;
; -6.770 ; ram:u0|B~1388                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.238      ; 8.000      ;
; -6.704 ; ram:u0|R~1467                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.273      ; 7.969      ;
; -6.675 ; ram:u0|B~1178                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.233      ; 7.900      ;
; -6.661 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.087      ; 7.750      ;
; -6.625 ; ram:u0|B~1258                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.265     ; 7.352      ;
; -6.618 ; ram:u0|B~1308                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.248     ; 7.362      ;
; -6.611 ; ram:u0|R~1903                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.198     ; 7.405      ;
; -6.605 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.082      ; 7.689      ;
; -6.588 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.083      ; 7.673      ;
; -6.587 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.220     ; 7.359      ;
; -6.562 ; ram:u0|B~1229                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.234      ; 7.788      ;
; -6.556 ; ram:u0|R~1324                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.272     ; 7.276      ;
; -6.550 ; ram:u0|R~1343                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.225     ; 7.317      ;
; -6.540 ; ram:u0|R~1135                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.264      ; 7.796      ;
; -6.539 ; ram:u0|R~1955                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.205     ; 7.326      ;
; -6.534 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.086      ; 7.622      ;
; -6.503 ; ram:u0|R~2012                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.235     ; 7.260      ;
; -6.501 ; ram:u0|R~1563                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.216     ; 7.277      ;
; -6.485 ; ram:u0|B~1661                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.227      ; 7.704      ;
; -6.485 ; ram:u0|R~1388                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.273      ; 7.750      ;
; -6.478 ; ram:u0|B~2023                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.243      ; 7.713      ;
; -6.461 ; ram:u0|R~1435                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.274      ; 7.727      ;
; -6.461 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.085      ; 7.548      ;
; -6.446 ; ram:u0|B~1404                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.227      ; 7.665      ;
; -6.434 ; ram:u0|R~1891                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.239     ; 7.187      ;
; -6.431 ; ram:u0|B~1756                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.179     ; 7.244      ;
; -6.412 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.254      ; 7.658      ;
; -6.408 ; ram:u0|G~2042                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.231     ; 7.169      ;
; -6.408 ; ram:u0|R~1375                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.196     ; 7.204      ;
; -6.401 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.303     ; 7.090      ;
; -6.394 ; ram:u0|R~1391                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.270      ; 7.656      ;
; -6.378 ; ram:u0|B~1227                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.257     ; 7.113      ;
; -6.353 ; ram:u0|B~1943                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.178     ; 7.167      ;
; -6.351 ; ram:u0|B~1559                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.245      ; 7.588      ;
; -6.351 ; ram:u0|G~2015                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.194     ; 7.149      ;
; -6.349 ; ram:u0|R~1451                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.196     ; 7.145      ;
; -6.343 ; ram:u0|B~1897                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.274     ; 7.061      ;
; -6.333 ; ram:u0|B~1412                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.194     ; 7.131      ;
; -6.333 ; ram:u0|G~1723                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.224     ; 7.101      ;
; -6.329 ; ram:u0|R~1935                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.189     ; 7.132      ;
; -6.322 ; ram:u0|R~1619                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.253     ; 7.061      ;
; -6.315 ; ram:u0|R~2034                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.216     ; 7.091      ;
; -6.312 ; ram:u0|R~1739                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.233     ; 7.071      ;
; -6.311 ; ram:u0|B~1591                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.195      ; 7.498      ;
; -6.309 ; ram:u0|R~2045                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.249      ; 7.550      ;
; -6.301 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|B0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.087      ; 7.390      ;
; -6.297 ; ram:u0|G~1633                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.219     ; 7.070      ;
; -6.295 ; ram:u0|B~1448                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.220     ; 7.067      ;
; -6.291 ; ram:u0|R~1579                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.195     ; 7.088      ;
; -6.286 ; ram:u0|R~1631                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.172     ; 7.106      ;
; -6.285 ; ram:u0|B~1212                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.238      ; 7.515      ;
; -6.285 ; ram:u0|G~2011                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.194     ; 7.083      ;
; -6.280 ; ram:u0|R~1876                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.254      ; 7.526      ;
; -6.271 ; ram:u0|R~1789                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.230      ; 7.493      ;
; -6.269 ; ram:u0|B~1339                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.214      ; 7.475      ;
; -6.261 ; ram:u0|G~1751                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.259     ; 6.994      ;
; -6.255 ; ram:u0|G~1694                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.166     ; 7.081      ;
; -6.250 ; ram:u0|B~1408                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.214     ; 7.028      ;
; -6.249 ; ram:u0|B~1420                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.223      ; 7.464      ;
; -6.243 ; ram:u0|R~1128                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.285      ; 7.520      ;
; -6.241 ; ram:u0|R~1332                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.272     ; 6.961      ;
; -6.241 ; ram:u0|G~1325                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.210     ; 7.023      ;
; -6.238 ; ram:u0|R~1371                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.197     ; 7.033      ;
; -6.238 ; ram:u0|G~1355                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.223     ; 7.007      ;
; -6.237 ; ram:u0|B~1757                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.179     ; 7.050      ;
; -6.237 ; ram:u0|R~1452                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.273      ; 7.502      ;
; -6.237 ; ram:u0|G~1295                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.242     ; 6.987      ;
; -6.234 ; ram:u0|G~1622                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.237      ; 7.463      ;
; -6.228 ; ram:u0|R~1791                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.287     ; 6.933      ;
; -6.227 ; ram:u0|B~1659                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.227      ; 7.446      ;
; -6.226 ; ram:u0|R~1448                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.273      ; 7.491      ;
; -6.225 ; ram:u0|G~1211                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.273     ; 6.944      ;
; -6.225 ; ram:u0|R~1906                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.239     ; 6.978      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                             ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+
; -4.369 ; ram:u0|addr[3] ; ram:u0|R~1877 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.316      ;
; -4.369 ; ram:u0|addr[3] ; ram:u0|R~1876 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.316      ;
; -4.369 ; ram:u0|addr[3] ; ram:u0|R~1874 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.316      ;
; -4.369 ; ram:u0|addr[3] ; ram:u0|R~1875 ; CLK          ; CLK         ; 1.000        ; -0.055     ; 5.316      ;
; -4.357 ; ram:u0|addr[3] ; ram:u0|G~1593 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.277      ;
; -4.357 ; ram:u0|addr[3] ; ram:u0|G~1546 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.277      ;
; -4.357 ; ram:u0|addr[3] ; ram:u0|G~1577 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.277      ;
; -4.357 ; ram:u0|addr[3] ; ram:u0|G~1545 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.277      ;
; -4.357 ; ram:u0|addr[3] ; ram:u0|G~1561 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.277      ;
; -4.357 ; ram:u0|addr[3] ; ram:u0|B~1559 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.277      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|R~1582 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|R~1574 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|R~1578 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|R~1576 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|R~1584 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|G~1559 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|G~1563 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.344 ; ram:u0|addr[3] ; ram:u0|B~1591 ; CLK          ; CLK         ; 1.000        ; -0.034     ; 5.312      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1885 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1893 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1881 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1889 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1882 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1890 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1878 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.272 ; ram:u0|addr[3] ; ram:u0|R~1886 ; CLK          ; CLK         ; 1.000        ; -0.056     ; 5.218      ;
; -4.265 ; ram:u0|addr[3] ; ram:u0|G~1338 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; ram:u0|addr[3] ; ram:u0|G~1291 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; ram:u0|addr[3] ; ram:u0|B~1324 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; ram:u0|addr[3] ; ram:u0|B~1306 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.188      ;
; -4.265 ; ram:u0|addr[3] ; ram:u0|B~1286 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.188      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2105 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2104 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|R~2065 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|R~2063 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|R~2062 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|R~2064 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2089 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2057 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2073 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2088 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2056 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.263 ; ram:u0|addr[3] ; ram:u0|G~2072 ; CLK          ; CLK         ; 1.000        ; -0.074     ; 5.191      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2106 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2108 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2107 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2109 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2074 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2076 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2075 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.255 ; ram:u0|addr[3] ; ram:u0|B~2077 ; CLK          ; CLK         ; 1.000        ; -0.073     ; 5.184      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2082 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2083 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2112 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2113 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2069 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2067 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2066 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2068 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2085 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2084 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2111 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.233 ; ram:u0|addr[3] ; ram:u0|B~2110 ; CLK          ; CLK         ; 1.000        ; 0.409      ; 5.644      ;
; -4.230 ; ram:u0|addr[3] ; ram:u0|B~1357 ; CLK          ; CLK         ; 1.000        ; -0.090     ; 5.142      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2035 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2031 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2023 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2027 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2053 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2045 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2041 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.219 ; ram:u0|addr[3] ; ram:u0|R~2049 ; CLK          ; CLK         ; 1.000        ; -0.051     ; 5.170      ;
; -4.204 ; ram:u0|addr[3] ; ram:u0|G~1626 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.142      ;
; -4.204 ; ram:u0|addr[3] ; ram:u0|B~1661 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.142      ;
; -4.204 ; ram:u0|addr[3] ; ram:u0|B~1659 ; CLK          ; CLK         ; 1.000        ; -0.064     ; 5.142      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1913 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1922 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1890 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1874 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1906 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1897 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1865 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|G~1881 ; CLK          ; CLK         ; 1.000        ; 0.338      ; 5.524      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|B~1643 ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.126      ;
; -4.184 ; ram:u0|addr[3] ; ram:u0|B~1642 ; CLK          ; CLK         ; 1.000        ; -0.060     ; 5.126      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~2039 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~2023 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~2007 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~1991 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.180 ; ram:u0|addr[3] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.079     ; 5.103      ;
; -4.177 ; ram:u0|addr[0] ; ram:u0|G~1593 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.097      ;
; -4.177 ; ram:u0|addr[0] ; ram:u0|G~1546 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.097      ;
; -4.177 ; ram:u0|addr[0] ; ram:u0|G~1577 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.097      ;
; -4.177 ; ram:u0|addr[0] ; ram:u0|G~1545 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.097      ;
; -4.177 ; ram:u0|addr[0] ; ram:u0|G~1561 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.097      ;
; -4.177 ; ram:u0|addr[0] ; ram:u0|B~1559 ; CLK          ; CLK         ; 1.000        ; -0.082     ; 5.097      ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -1.527 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 2.458      ;
; -1.418 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.672      ;
; -1.381 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.636      ;
; -1.369 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.623      ;
; -1.359 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.612      ;
; -1.355 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.608      ;
; -1.317 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.569      ;
; -1.313 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 2.244      ;
; -1.306 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.560      ;
; -1.305 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.560      ;
; -1.258 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.512      ;
; -1.253 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.505      ;
; -1.149 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 2.080      ;
; -1.113 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 2.366      ;
; -1.067 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.998      ;
; -1.013 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.267      ;
; -0.958 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.212      ;
; -0.921 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 2.176      ;
; -0.909 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.163      ;
; -0.903 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.834      ;
; -0.886 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 2.140      ;
; -0.857 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 2.109      ;
; -0.696 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 1.950      ;
; -0.695 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.216      ; 1.950      ;
; -0.648 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 1.902      ;
; -0.643 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.213      ; 1.895      ;
; -0.634 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.214      ; 1.887      ;
; -0.553 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 1.807      ;
; -0.478 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.409      ;
; -0.276 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.215      ; 1.530      ;
; -0.200 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 1.131      ;
; 0.025  ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.906      ;
; 0.161  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
; 0.161  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.071     ; 0.770      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                           ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.073 ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 2.513      ; 2.905      ;
; 0.167  ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; -0.500       ; 2.513      ; 2.645      ;
; 0.399  ; rs232_rx:u1|req_o                   ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|state.wait_for_rx_start                                                      ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|state.receive_bits      ; rs232_rx:u1|state.receive_bits                                                           ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[7]     ; rs232_rx:u1|baudrate_counter[7]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[0]     ; rs232_rx:u1|baudrate_counter[0]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[1]     ; rs232_rx:u1|baudrate_counter[1]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[3]     ; rs232_rx:u1|baudrate_counter[3]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[8]     ; rs232_rx:u1|baudrate_counter[8]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[9]     ; rs232_rx:u1|baudrate_counter[9]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|state.wait_for_stop_bit ; rs232_rx:u1|state.wait_for_stop_bit                                                      ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|state.wait_half_bit     ; rs232_rx:u1|state.wait_half_bit                                                          ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.399  ; rs232_rx:u1|baudrate_counter[11]    ; rs232_rx:u1|baudrate_counter[11]                                                         ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.669      ;
; 0.400  ; rs232_rx:u1|baudrate_counter[5]     ; rs232_rx:u1|baudrate_counter[5]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|bit_counter[2]          ; rs232_rx:u1|bit_counter[2]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[0]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400  ; rs232_rx:u1|bit_counter[1]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.402  ; ram:u0|state.start_byte             ; ram:u0|state.start_byte                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|state.receive_pixelR         ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; ram:u0|state.address_byte           ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.669      ;
; 0.490  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|shift_register[4]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.759      ;
; 0.562  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.295      ;
; 0.562  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.295      ;
; 0.564  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.297      ;
; 0.581  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.314      ;
; 0.597  ; ram:u0|TG[6]                        ; ram:u0|G~1420                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.504      ; 1.296      ;
; 0.598  ; edge_detector:u3|state              ; edge_detector:u3|bt_out                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.867      ;
; 0.619  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|shift_register[0]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.888      ;
; 0.620  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|shift_register[1]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.889      ;
; 0.626  ; ram:u0|TB[59]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.423      ; 1.279      ;
; 0.630  ; rs232_rx:u1|shift_register[7]       ; rs232_rx:u1|shift_register[6]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.899      ;
; 0.634  ; ram:u0|TR[28]                       ; ram:u0|R~1954                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.552      ; 1.381      ;
; 0.641  ; rs232_rx:u1|data[2]                 ; ram:u0|TR[30]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.909      ;
; 0.645  ; rs232_rx:u1|data[2]                 ; ram:u0|TR[32]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.913      ;
; 0.646  ; ram:u0|TB[46]                       ; ram:u0|B~1268                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.379      ;
; 0.651  ; ram:u0|TB[58]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.423      ; 1.304      ;
; 0.656  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.389      ;
; 0.657  ; ram:u0|TG[42]                       ; ram:u0|G~1904                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.558      ; 1.410      ;
; 0.659  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.392      ;
; 0.660  ; ram:u0|TR[55]                       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.423      ; 1.313      ;
; 0.665  ; ram:u0|ledpanel:LED|count[1]        ; ram:u0|ledpanel:LED|count[1]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.092      ; 0.952      ;
; 0.670  ; ram:u0|TR[54]                       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.423      ; 1.323      ;
; 0.672  ; rs232_rx:u1|baudrate_counter[10]    ; rs232_rx:u1|baudrate_counter[10]                                                         ; CLK                       ; CLK         ; 0.000        ; 0.075      ; 0.942      ;
; 0.673  ; rs232_rx:u1|baudrate_counter[4]     ; rs232_rx:u1|baudrate_counter[4]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.942      ;
; 0.673  ; ram:u0|TR[29]                       ; ram:u0|R~1379                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.544      ; 1.412      ;
; 0.679  ; ram:u0|TG[15]                       ; ram:u0|G~2005                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.560      ; 1.434      ;
; 0.682  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.415      ;
; 0.684  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.417      ;
; 0.685  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.418      ;
; 0.687  ; ram:u0|ledpanel:LED|count[19]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.973      ;
; 0.691  ; ram:u0|ledpanel:LED|count[0]        ; ram:u0|ledpanel:LED|count[0]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.092      ; 0.978      ;
; 0.691  ; ram:u0|ledpanel:LED|count[25]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.977      ;
; 0.691  ; ram:u0|ledpanel:LED|count[23]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.977      ;
; 0.694  ; ram:u0|ledpanel:LED|count[26]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.091      ; 0.980      ;
; 0.695  ; ram:u0|TB[14]                       ; ram:u0|B~1812                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.484      ; 1.374      ;
; 0.698  ; ram:u0|TG[43]                       ; ram:u0|G~1905                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.558      ; 1.451      ;
; 0.699  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.538      ; 1.432      ;
; 0.703  ; ram:u0|ledpanel:LED|count[13]       ; ram:u0|ledpanel:LED|count[13]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.971      ;
; 0.703  ; ram:u0|ledpanel:LED|count[15]       ; ram:u0|ledpanel:LED|count[15]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.971      ;
; 0.704  ; ram:u0|TG[14]                       ; ram:u0|G~1492                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.561      ; 1.460      ;
; 0.704  ; ram:u0|ledpanel:LED|count[3]        ; ram:u0|ledpanel:LED|count[3]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.972      ;
; 0.705  ; ram:u0|ledpanel:LED|count[5]        ; ram:u0|ledpanel:LED|count[5]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; ram:u0|ledpanel:LED|count[11]       ; ram:u0|ledpanel:LED|count[11]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.973      ;
; 0.706  ; ram:u0|ledpanel:LED|count[29]       ; ram:u0|ledpanel:LED|count[29]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.973      ;
; 0.707  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; ram:u0|ledpanel:LED|count[31]       ; ram:u0|ledpanel:LED|count[31]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; ram:u0|ledpanel:LED|count[27]       ; ram:u0|ledpanel:LED|count[27]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; ram:u0|ledpanel:LED|count[6]        ; ram:u0|ledpanel:LED|count[6]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[17]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.707  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[21]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.974      ;
; 0.708  ; ram:u0|ledpanel:LED|count[7]        ; ram:u0|ledpanel:LED|count[7]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; ram:u0|ledpanel:LED|count[9]        ; ram:u0|ledpanel:LED|count[9]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709  ; ram:u0|ledpanel:LED|count[2]        ; ram:u0|ledpanel:LED|count[2]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709  ; ram:u0|ledpanel:LED|count[14]       ; ram:u0|ledpanel:LED|count[14]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.977      ;
; 0.709  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[22]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.976      ;
; 0.710  ; ram:u0|ledpanel:LED|count[4]        ; ram:u0|ledpanel:LED|count[4]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710  ; ram:u0|ledpanel:LED|count[12]       ; ram:u0|ledpanel:LED|count[12]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[16]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.977      ;
; 0.711  ; ram:u0|ledpanel:LED|count[30]       ; ram:u0|ledpanel:LED|count[30]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.711  ; ram:u0|ledpanel:LED|count[10]       ; ram:u0|ledpanel:LED|count[10]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; ram:u0|ledpanel:LED|count[8]        ; ram:u0|ledpanel:LED|count[8]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[18]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.978      ;
; 0.712  ; ram:u0|TB[51]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.447      ; 1.389      ;
; 0.712  ; ram:u0|ledpanel:LED|count[28]       ; ram:u0|ledpanel:LED|count[28]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.712  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[20]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.979      ;
; 0.713  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[24]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.980      ;
; 0.717  ; ram:u0|state.start_byte             ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.072      ; 0.984      ;
; 0.717  ; ram:u0|TG[14]                       ; ram:u0|G~1428                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.560      ; 1.472      ;
; 0.722  ; ram:u0|TB[15]                       ; ram:u0|B~1813                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.484      ; 1.401      ;
; 0.724  ; ram:u0|TG[15]                       ; ram:u0|G~2069                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.517      ; 1.436      ;
; 0.732  ; rs232_rx:u1|data[5]                 ; ram:u0|TR[45]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.551      ; 1.478      ;
; 0.743  ; ram:u0|TG[48]                       ; ram:u0|G~1782                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.477      ; 1.415      ;
; 0.746  ; ram:u0|TG[43]                       ; ram:u0|G~1265                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.510      ; 1.451      ;
; 0.747  ; ram:u0|TB[44]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.443      ; 1.420      ;
; 0.750  ; ram:u0|TB[58]                       ; ram:u0|B~1472                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.533      ; 1.478      ;
; 0.760  ; ram:u0|addr[2]                      ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.405      ; 1.395      ;
; 0.762  ; ram:u0|TG[49]                       ; ram:u0|G~1783                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.523      ; 1.480      ;
; 0.764  ; ram:u0|TG[35]                       ; ram:u0|G~1513                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.143      ; 1.102      ;
; 0.768  ; ram:u0|addr[3]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.453      ; 1.451      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                               ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.077 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 2.901      ; 2.933      ;
; 0.095 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 2.901      ; 3.451      ;
; 0.401 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.684      ;
; 0.478 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.745      ;
; 0.484 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.752      ;
; 0.485 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.753      ;
; 0.606 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.874      ;
; 0.652 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.920      ;
; 0.653 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.921      ;
; 0.653 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.920      ;
; 0.667 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.934      ;
; 0.700 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.967      ;
; 0.707 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.975      ;
; 0.717 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.985      ;
; 0.718 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 0.986      ;
; 0.732 ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 0.999      ;
; 0.740 ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.007      ;
; 0.753 ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.020      ;
; 0.777 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.044      ;
; 0.803 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.071      ;
; 0.812 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.079      ;
; 0.847 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.115      ;
; 0.864 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.132      ;
; 0.906 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.173      ;
; 0.908 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.175      ;
; 0.934 ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.201      ;
; 0.971 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.239      ;
; 0.985 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.252      ;
; 0.987 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.254      ;
; 0.990 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.257      ;
; 1.019 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.286      ;
; 1.056 ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.323      ;
; 1.059 ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.326      ;
; 1.072 ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.339      ;
; 1.072 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.339      ;
; 1.087 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.354      ;
; 1.087 ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.354      ;
; 1.089 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.356      ;
; 1.094 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.361      ;
; 1.105 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.373      ;
; 1.107 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.374      ;
; 1.108 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.376      ;
; 1.109 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.376      ;
; 1.116 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.384      ;
; 1.119 ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.386      ;
; 1.139 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.406      ;
; 1.151 ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.418      ;
; 1.194 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.461      ;
; 1.194 ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.461      ;
; 1.203 ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.470      ;
; 1.209 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.476      ;
; 1.223 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.490      ;
; 1.239 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 1.509      ;
; 1.267 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 1.532      ;
; 1.278 ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.545      ;
; 1.283 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 1.548      ;
; 1.284 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.552      ;
; 1.300 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 1.565      ;
; 1.309 ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.576      ;
; 1.313 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 1.578      ;
; 1.313 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 1.583      ;
; 1.316 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.583      ;
; 1.320 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 1.585      ;
; 1.332 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.599      ;
; 1.395 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.663      ;
; 1.400 ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.667      ;
; 1.431 ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.698      ;
; 1.525 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.792      ;
; 1.529 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 1.794      ;
; 1.531 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.798      ;
; 1.561 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.828      ;
; 1.571 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 1.841      ;
; 1.571 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 1.841      ;
; 1.571 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 1.841      ;
; 1.592 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.860      ;
; 1.601 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 1.871      ;
; 1.602 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.869      ;
; 1.602 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.869      ;
; 1.602 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.869      ;
; 1.602 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.869      ;
; 1.610 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.877      ;
; 1.619 ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.886      ;
; 1.662 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.073      ; 1.930      ;
; 1.682 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.069      ; 1.946      ;
; 1.714 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.981      ;
; 1.732 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.072      ; 1.999      ;
; 1.735 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 2.000      ;
; 1.779 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.075      ; 2.049      ;
; 1.810 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 2.075      ;
; 1.859 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.070      ; 2.124      ;
+-------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.403 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.669      ;
; 0.418 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.684      ;
; 0.526 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.792      ;
; 0.732 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 0.998      ;
; 0.766 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.344      ;
; 0.889 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.467      ;
; 0.996 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.262      ;
; 1.050 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.628      ;
; 1.065 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 1.644      ;
; 1.068 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 1.645      ;
; 1.113 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.363      ; 1.706      ;
; 1.121 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 1.700      ;
; 1.140 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.718      ;
; 1.171 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.749      ;
; 1.173 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 1.751      ;
; 1.188 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 1.767      ;
; 1.191 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 1.768      ;
; 1.236 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.363      ; 1.829      ;
; 1.239 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.505      ;
; 1.244 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 1.823      ;
; 1.424 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 2.002      ;
; 1.434 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.700      ;
; 1.439 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 2.018      ;
; 1.442 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 2.019      ;
; 1.455 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 2.034      ;
; 1.473 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.347      ; 2.050      ;
; 1.487 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.363      ; 2.080      ;
; 1.487 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.753      ;
; 1.495 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 2.074      ;
; 1.504 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.348      ; 2.082      ;
; 1.515 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.349      ; 2.094      ;
; 1.542 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.363      ; 2.135      ;
; 1.686 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 1.952      ;
; 1.838 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.071      ; 2.104      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                                                                      ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_datain_reg0   ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~porta_we_reg        ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period ; CLK   ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_we_reg       ;
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                                                                                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out                                                                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state                                                                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171                                                                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172                                                                             ;
+--------+--------------+----------------+------------+-------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -3.201 ; 1.000        ; 4.201          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.209  ; 0.425        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.254  ; 0.484        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.255  ; 0.485        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.255  ; 0.485        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.255  ; 0.485        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.257  ; 0.487        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.282  ; 0.512        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.283  ; 0.513        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.283  ; 0.513        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.283  ; 0.513        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.284  ; 0.514        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.284  ; 0.514        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.388  ; 0.572        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.478  ; 0.478        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.479  ; 0.479        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.521  ; 0.521        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.522  ; 0.522        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.523  ; 0.523        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                              ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
; 0.169  ; 0.385        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8  ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.170  ; 0.386        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.171  ; 0.387        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.172  ; 0.388        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|clk_t~clkctrl|inclk[0] ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|clk_t~clkctrl|outclk   ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1        ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]    ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]    ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]    ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]    ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]    ;
; 0.422  ; 0.606        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]    ;
; 0.423  ; 0.607        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1        ;
; 0.423  ; 0.607        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0        ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0        ;
; 0.424  ; 0.608        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0        ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK     ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH     ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1        ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK      ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]   ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]   ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]   ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]   ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0]  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1]  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2]  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3]  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts     ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6  ;
; 0.425  ; 0.609        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7  ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 2.160 ; 2.729 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 4.963 ; 5.195 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; -0.550 ; -1.043 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -2.062 ; -2.197 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 8.728 ; 9.262 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.072 ; 6.257 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.728 ; 9.262 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.390 ; 7.757 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.991 ; 7.189 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.926 ; 6.567 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.995 ; 7.541 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.747 ; 6.498 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.886 ; 6.548 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.281 ; 6.842 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.589 ; 6.370 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.288 ; 8.576 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.275 ; 6.924 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.411 ; 6.227 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 5.907 ; 6.088 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 5.907 ; 6.088 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 8.185 ; 8.779 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 6.845 ; 7.196 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 6.465 ; 6.698 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 6.735 ; 6.386 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 7.762 ; 7.321 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 6.563 ; 6.320 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 6.699 ; 6.369 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.076 ; 6.650 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.406 ; 6.191 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.086 ; 8.383 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.064 ; 6.723 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.242 ; 6.061 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                 ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -3.228 ; -34.875       ;
; CLK                       ; -1.530 ; -3837.008     ;
; ram:u0|ledpanel:LED|nexts ; -0.182 ; -0.957        ;
+---------------------------+--------+---------------+


+----------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                  ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; ram:u0|ledpanel:LED|clk_t ; -0.270 ; -0.270        ;
; CLK                       ; -0.156 ; -0.156        ;
; ram:u0|ledpanel:LED|nexts ; 0.186  ; 0.000         ;
+---------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary   ;
+---------------------------+--------+---------------+
; Clock                     ; Slack  ; End Point TNS ;
+---------------------------+--------+---------------+
; CLK                       ; -3.000 ; -4475.897     ;
; ram:u0|ledpanel:LED|clk_t ; -1.000 ; -33.000       ;
; ram:u0|ledpanel:LED|nexts ; -1.000 ; -10.000       ;
+---------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                                                                      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -3.228 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.017     ; 4.198      ;
; -3.222 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.017     ; 4.192      ;
; -3.176 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.035     ; 4.128      ;
; -3.057 ; ram:u0|ledpanel:LED|col[2]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.033     ; 4.011      ;
; -3.050 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.017     ; 4.020      ;
; -3.027 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.033     ; 3.981      ;
; -3.016 ; ram:u0|ledpanel:LED|col[0]                                                                ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.017     ; 3.986      ;
; -3.005 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.177      ; 4.169      ;
; -2.996 ; ram:u0|ledpanel:LED|col[3]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.033     ; 3.950      ;
; -2.992 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.035     ; 3.944      ;
; -2.972 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.035     ; 3.924      ;
; -2.964 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 4.130      ;
; -2.938 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.177      ; 4.102      ;
; -2.924 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.177      ; 4.088      ;
; -2.923 ; ram:u0|ledpanel:LED|col[4]                                                                ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.033     ; 3.877      ;
; -2.888 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.195      ; 4.070      ;
; -2.886 ; ram:u0|ledpanel:LED|col[5]                                                                ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.035     ; 3.838      ;
; -2.857 ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.195      ; 4.039      ;
; -2.856 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|B1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.177      ; 4.020      ;
; -2.856 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.195      ; 4.038      ;
; -2.848 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|R1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.195      ; 4.030      ;
; -2.792 ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 3.958      ;
; -2.701 ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 3.867      ;
; -2.671 ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|G1 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 3.837      ;
; -2.523 ; ram:u0|B~1388                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.185      ; 3.685      ;
; -2.509 ; ram:u0|B~1559                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.192      ; 3.678      ;
; -2.506 ; ram:u0|R~1759                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.185      ; 3.668      ;
; -2.491 ; ram:u0|G~1831                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.004     ; 3.464      ;
; -2.478 ; ram:u0|B~1260                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.198      ; 3.653      ;
; -2.466 ; ram:u0|R~1563                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.011     ; 3.432      ;
; -2.449 ; ram:u0|B~1340                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.006     ; 3.420      ;
; -2.447 ; ram:u0|B~1178                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.181      ; 3.605      ;
; -2.440 ; ram:u0|R~2012                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.014     ; 3.403      ;
; -2.439 ; ram:u0|R~1135                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.199      ; 3.615      ;
; -2.434 ; ram:u0|R~1467                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.203      ; 3.614      ;
; -2.429 ; ram:u0|B~1756                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.006      ; 3.412      ;
; -2.427 ; ram:u0|R~1739                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.013     ; 3.391      ;
; -2.416 ; ram:u0|R~1324                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.029     ; 3.364      ;
; -2.412 ; ram:u0|B~1258                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.353      ;
; -2.412 ; ram:u0|R~1375                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.002      ; 3.391      ;
; -2.405 ; ram:u0|R~1435                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.206      ; 3.588      ;
; -2.379 ; ram:u0|R~1903                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.005      ; 3.361      ;
; -2.374 ; ram:u0|B~2023                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.188      ; 3.539      ;
; -2.373 ; ram:u0|B~1229                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.181      ; 3.531      ;
; -2.373 ; ram:u0|B~1338                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.047     ; 3.303      ;
; -2.372 ; ram:u0|R~1955                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.001      ; 3.350      ;
; -2.370 ; ram:u0|B~1308                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.022     ; 3.325      ;
; -2.369 ; ram:u0|R~1388                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.203      ; 3.549      ;
; -2.366 ; ram:u0|B~1591                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.159      ; 3.502      ;
; -2.364 ; ram:u0|R~1343                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.012     ; 3.329      ;
; -2.356 ; ram:u0|G~2015                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.005     ; 3.328      ;
; -2.355 ; ram:u0|R~1451                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.003      ; 3.335      ;
; -2.339 ; ram:u0|B~1661                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 3.495      ;
; -2.338 ; ram:u0|G~2011                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.005     ; 3.310      ;
; -2.331 ; ram:u0|B~1448                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.012     ; 3.296      ;
; -2.331 ; ram:u0|R~1128                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.209      ; 3.517      ;
; -2.330 ; ram:u0|R~1740                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.013     ; 3.294      ;
; -2.324 ; ram:u0|G~1694                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.012      ; 3.313      ;
; -2.321 ; ram:u0|G~2042                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.018     ; 3.280      ;
; -2.318 ; ram:u0|R~1891                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.020     ; 3.275      ;
; -2.316 ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.042      ; 3.345      ;
; -2.313 ; ram:u0|G~1633                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.007     ; 3.283      ;
; -2.312 ; ram:u0|R~1448                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.203      ; 3.492      ;
; -2.309 ; ram:u0|R~1371                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.007      ; 3.293      ;
; -2.308 ; ram:u0|B~1212                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.185      ; 3.470      ;
; -2.306 ; ram:u0|R~1303                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.004      ; 3.287      ;
; -2.303 ; ram:u0|G~1835                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.004     ; 3.276      ;
; -2.302 ; ram:u0|R~2034                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.004     ; 3.275      ;
; -2.302 ; ram:u0|R~1364                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.191      ; 3.470      ;
; -2.302 ; ram:u0|R~1452                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.203      ; 3.482      ;
; -2.302 ; ram:u0|R~1198                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.208      ; 3.487      ;
; -2.301 ; ram:u0|R~1935                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.008      ; 3.286      ;
; -2.301 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.041      ; 3.329      ;
; -2.299 ; ram:u0|B~1385                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.019     ; 3.257      ;
; -2.299 ; ram:u0|B~1339                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.170      ; 3.446      ;
; -2.292 ; ram:u0|R~2045                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.189      ; 3.458      ;
; -2.290 ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.038      ; 3.315      ;
; -2.289 ; ram:u0|G~1355                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.009     ; 3.257      ;
; -2.288 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|G0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.041      ; 3.316      ;
; -2.286 ; ram:u0|B~1227                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.032     ; 3.231      ;
; -2.285 ; ram:u0|R~1551                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.009     ; 3.253      ;
; -2.283 ; ram:u0|G~1799                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.004     ; 3.256      ;
; -2.282 ; ram:u0|R~1391                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.204      ; 3.463      ;
; -2.280 ; ram:u0|B~1404                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.179      ; 3.436      ;
; -2.280 ; ram:u0|B~1897                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.036     ; 3.221      ;
; -2.279 ; ram:u0|ledpanel:LED|col[1]                                                                ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.030     ; 3.236      ;
; -2.279 ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|R0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.039      ; 3.305      ;
; -2.275 ; ram:u0|B~1943                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.003      ; 3.255      ;
; -2.275 ; ram:u0|G~1994                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.011     ; 3.241      ;
; -2.274 ; ram:u0|R~1963                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.018      ; 3.269      ;
; -2.272 ; ram:u0|B~2007                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.188      ; 3.437      ;
; -2.266 ; ram:u0|R~1131                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.199      ; 3.442      ;
; -2.266 ; ram:u0|R~1175                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.020      ; 3.263      ;
; -2.263 ; ram:u0|G~1723                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.025     ; 3.215      ;
; -2.262 ; ram:u0|B~1772                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.191      ; 3.430      ;
; -2.258 ; ram:u0|B~1306                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.188      ; 3.423      ;
; -2.256 ; ram:u0|R~1579                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.005      ; 3.238      ;
; -2.256 ; ram:u0|G~2025                                                                             ; ram:u0|ledpanel:LED|G1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; -0.025     ; 3.208      ;
; -2.256 ; ram:u0|B~1899                                                                             ; ram:u0|ledpanel:LED|B1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.187      ; 3.420      ;
; -2.255 ; ram:u0|R~1876                                                                             ; ram:u0|ledpanel:LED|R1 ; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 1.000        ; 0.191      ; 3.423      ;
+--------+-------------------------------------------------------------------------------------------+------------------------+---------------------------+---------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                             ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2035 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2031 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2023 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2027 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2053 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2045 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2041 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.530 ; ram:u0|addr[3] ; ram:u0|R~2049 ; CLK          ; CLK         ; 1.000        ; -0.024     ; 2.493      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|R~1582 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|R~1574 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|R~1578 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|R~1576 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|R~1584 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|G~1559 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|G~1563 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.521 ; ram:u0|addr[3] ; ram:u0|B~1591 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.491      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1885 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1893 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1881 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1889 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1882 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1890 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1878 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.506 ; ram:u0|addr[3] ; ram:u0|R~1886 ; CLK          ; CLK         ; 1.000        ; -0.030     ; 2.463      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2105 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2104 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|R~2065 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|R~2063 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|R~2062 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|R~2064 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2089 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2057 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2073 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2088 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2056 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.485 ; ram:u0|addr[3] ; ram:u0|G~2072 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.431      ;
; -1.483 ; ram:u0|addr[3] ; ram:u0|G~1593 ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.422      ;
; -1.483 ; ram:u0|addr[3] ; ram:u0|G~1546 ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.422      ;
; -1.483 ; ram:u0|addr[3] ; ram:u0|G~1577 ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.422      ;
; -1.483 ; ram:u0|addr[3] ; ram:u0|G~1545 ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.422      ;
; -1.483 ; ram:u0|addr[3] ; ram:u0|G~1561 ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.422      ;
; -1.483 ; ram:u0|addr[3] ; ram:u0|B~1559 ; CLK          ; CLK         ; 1.000        ; -0.048     ; 2.422      ;
; -1.482 ; ram:u0|addr[3] ; ram:u0|R~1877 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.443      ;
; -1.482 ; ram:u0|addr[3] ; ram:u0|R~1876 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.443      ;
; -1.482 ; ram:u0|addr[3] ; ram:u0|R~1874 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.443      ;
; -1.482 ; ram:u0|addr[3] ; ram:u0|R~1875 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 2.443      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2106 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2108 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2107 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2109 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2074 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2076 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2075 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.480 ; ram:u0|addr[3] ; ram:u0|B~2077 ; CLK          ; CLK         ; 1.000        ; -0.041     ; 2.426      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2103 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2107 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2115 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2111 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2114 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2106 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2102 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|R~2110 ; CLK          ; CLK         ; 1.000        ; 0.166      ; 2.631      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|G~1626 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.429      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|B~1661 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.429      ;
; -1.478 ; ram:u0|addr[3] ; ram:u0|B~1659 ; CLK          ; CLK         ; 1.000        ; -0.036     ; 2.429      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~2039 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~2023 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~2007 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~1991 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~2038 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~2006 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~1990 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.477 ; ram:u0|addr[3] ; ram:u0|B~2022 ; CLK          ; CLK         ; 1.000        ; -0.044     ; 2.420      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1542 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1543 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1544 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1545 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1560 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1568 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1564 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.454 ; ram:u0|addr[3] ; ram:u0|R~1572 ; CLK          ; CLK         ; 1.000        ; -0.023     ; 2.418      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1269 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1265 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1261 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1257 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1244 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1240 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1252 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.446 ; ram:u0|addr[3] ; ram:u0|R~1248 ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.588      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1913 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1922 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1890 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1874 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1906 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1897 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1865 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[3] ; ram:u0|G~1881 ; CLK          ; CLK         ; 1.000        ; 0.139      ; 2.558      ;
; -1.432 ; ram:u0|addr[2] ; ram:u0|R~1582 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.402      ;
; -1.432 ; ram:u0|addr[2] ; ram:u0|R~1586 ; CLK          ; CLK         ; 1.000        ; -0.017     ; 2.402      ;
+--------+----------------+---------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.182 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.300      ;
; -0.180 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 1.130      ;
; -0.176 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.293      ;
; -0.140 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.258      ;
; -0.137 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.254      ;
; -0.135 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.252      ;
; -0.128 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.246      ;
; -0.124 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.241      ;
; -0.118 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.107      ; 1.234      ;
; -0.091 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.107      ; 1.207      ;
; -0.090 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.208      ;
; -0.050 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 1.000      ;
; -0.024 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.974      ;
; 0.016  ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.101      ;
; 0.036  ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.081      ;
; 0.052  ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.066      ;
; 0.054  ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.896      ;
; 0.058  ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.059      ;
; 0.094  ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 1.024      ;
; 0.097  ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 1.020      ;
; 0.116  ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.107      ; 1.000      ;
; 0.129  ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.821      ;
; 0.160  ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.957      ;
; 0.167  ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.951      ;
; 0.204  ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.107      ; 0.912      ;
; 0.205  ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.109      ; 0.913      ;
; 0.216  ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.901      ;
; 0.270  ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.847      ;
; 0.296  ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.654      ;
; 0.392  ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; 0.108      ; 0.725      ;
; 0.414  ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.536      ;
; 0.527  ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.423      ;
; 0.591  ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.359      ;
; 0.591  ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 1.000        ; -0.037     ; 0.359      ;
+--------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|clk_t'                                                                                                                ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; -0.270 ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 1.408      ; 1.347      ;
; 0.187  ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.307      ;
; 0.194  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.314      ;
; 0.194  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.314      ;
; 0.201  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.321      ;
; 0.201  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.321      ;
; 0.209  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.329      ;
; 0.259  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.379      ;
; 0.271  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.391      ;
; 0.271  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.391      ;
; 0.278  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.398      ;
; 0.302  ; ram:u0|ledpanel:LED|state.s2 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.422      ;
; 0.304  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.424      ;
; 0.309  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.429      ;
; 0.309  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.429      ;
; 0.319  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.438      ;
; 0.324  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.443      ;
; 0.329  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.448      ;
; 0.339  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.459      ;
; 0.340  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.459      ;
; 0.348  ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts    ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; -0.500       ; 1.408      ; 1.465      ;
; 0.355  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.475      ;
; 0.361  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.481      ;
; 0.368  ; ram:u0|ledpanel:LED|state.s5 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.488      ;
; 0.390  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.510      ;
; 0.392  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.512      ;
; 0.398  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.517      ;
; 0.413  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.533      ;
; 0.427  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.547      ;
; 0.429  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.549      ;
; 0.432  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.552      ;
; 0.454  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.574      ;
; 0.468  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.587      ;
; 0.474  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.594      ;
; 0.479  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.599      ;
; 0.481  ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.601      ;
; 0.482  ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.601      ;
; 0.485  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.605      ;
; 0.485  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.605      ;
; 0.487  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.606      ;
; 0.487  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.606      ;
; 0.487  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.607      ;
; 0.488  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.608      ;
; 0.490  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.609      ;
; 0.490  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.609      ;
; 0.504  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.623      ;
; 0.505  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.625      ;
; 0.530  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.650      ;
; 0.531  ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.650      ;
; 0.531  ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.650      ;
; 0.545  ; ram:u0|ledpanel:LED|state.s3 ; ram:u0|ledpanel:LED|state.s4 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.667      ;
; 0.547  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.666      ;
; 0.553  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.672      ;
; 0.553  ; ram:u0|ledpanel:LED|col[2]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.672      ;
; 0.556  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.675      ;
; 0.567  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.685      ;
; 0.572  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.692      ;
; 0.574  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.692      ;
; 0.580  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.700      ;
; 0.583  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.701      ;
; 0.596  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.714      ;
; 0.598  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.720      ;
; 0.601  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.719      ;
; 0.610  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[3]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.729      ;
; 0.613  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[4]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.732      ;
; 0.619  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.738      ;
; 0.652  ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.772      ;
; 0.672  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|SCLK     ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.792      ;
; 0.676  ; ram:u0|ledpanel:LED|col[1]   ; ram:u0|ledpanel:LED|col[5]   ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.795      ;
; 0.691  ; ram:u0|ledpanel:LED|col[0]   ; ram:u0|ledpanel:LED|B1       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.035      ; 0.810      ;
; 0.691  ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.811      ;
; 0.693  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.813      ;
; 0.693  ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.813      ;
; 0.707  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[0]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.827      ;
; 0.707  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.827      ;
; 0.707  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.827      ;
; 0.707  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.827      ;
; 0.712  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[1] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.834      ;
; 0.712  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.834      ;
; 0.712  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.834      ;
; 0.730  ; ram:u0|ledpanel:LED|addr[3]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.850      ;
; 0.738  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|LATCH    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.860      ;
; 0.755  ; ram:u0|ledpanel:LED|delay[3] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.873      ;
; 0.757  ; ram:u0|ledpanel:LED|state.s6 ; ram:u0|ledpanel:LED|state.s7 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.877      ;
; 0.774  ; ram:u0|ledpanel:LED|delay[2] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.892      ;
; 0.777  ; ram:u0|ledpanel:LED|addr[2]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.897      ;
; 0.779  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|G0       ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.037      ; 0.900      ;
; 0.788  ; ram:u0|ledpanel:LED|addr[1]  ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.036      ; 0.908      ;
; 0.797  ; ram:u0|ledpanel:LED|state.s8 ; ram:u0|ledpanel:LED|state.s1 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.915      ;
; 0.817  ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|BLANK    ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.038      ; 0.939      ;
; 0.845  ; ram:u0|ledpanel:LED|delay[0] ; ram:u0|ledpanel:LED|state.s0 ; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 0.000        ; 0.034      ; 0.963      ;
+--------+------------------------------+------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                                           ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                                                                                  ; Launch Clock              ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+
; -0.156 ; ram:u0|ledpanel:LED|clk_t           ; ram:u0|ledpanel:LED|clk_t                                                                ; ram:u0|ledpanel:LED|clk_t ; CLK         ; 0.000        ; 1.149      ; 1.212      ;
; 0.185  ; rs232_rx:u1|req_o                   ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|state.wait_for_rx_start                                                      ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|state.receive_bits      ; rs232_rx:u1|state.receive_bits                                                           ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[7]     ; rs232_rx:u1|baudrate_counter[7]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[0]     ; rs232_rx:u1|baudrate_counter[0]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[1]     ; rs232_rx:u1|baudrate_counter[1]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[3]     ; rs232_rx:u1|baudrate_counter[3]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[8]     ; rs232_rx:u1|baudrate_counter[8]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[9]     ; rs232_rx:u1|baudrate_counter[9]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|state.wait_for_stop_bit ; rs232_rx:u1|state.wait_for_stop_bit                                                      ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|state.wait_half_bit     ; rs232_rx:u1|state.wait_half_bit                                                          ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185  ; rs232_rx:u1|baudrate_counter[11]    ; rs232_rx:u1|baudrate_counter[11]                                                         ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.307      ;
; 0.186  ; ram:u0|state.start_byte             ; ram:u0|state.start_byte                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|state.receive_pixelR         ; ram:u0|state.receive_pixelR                                                              ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; ram:u0|state.address_byte           ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|baudrate_counter[5]     ; rs232_rx:u1|baudrate_counter[5]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|bit_counter[2]          ; rs232_rx:u1|bit_counter[2]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[0]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; rs232_rx:u1|bit_counter[1]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.204  ; rs232_rx:u1|shift_register[5]       ; rs232_rx:u1|shift_register[4]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.325      ;
; 0.251  ; edge_detector:u3|state              ; edge_detector:u3|bt_out                                                                  ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.372      ;
; 0.263  ; ram:u0|TB[59]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.220      ; 0.587      ;
; 0.263  ; rs232_rx:u1|shift_register[2]       ; rs232_rx:u1|shift_register[1]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.384      ;
; 0.265  ; rs232_rx:u1|shift_register[1]       ; rs232_rx:u1|shift_register[0]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.386      ;
; 0.265  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.584      ;
; 0.265  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.584      ;
; 0.266  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.585      ;
; 0.267  ; ram:u0|TR[55]                       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.219      ; 0.590      ;
; 0.267  ; rs232_rx:u1|shift_register[7]       ; rs232_rx:u1|shift_register[6]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.388      ;
; 0.269  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.588      ;
; 0.271  ; ram:u0|TB[58]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.220      ; 0.595      ;
; 0.275  ; rs232_rx:u1|data[2]                 ; ram:u0|TR[30]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.396      ;
; 0.276  ; rs232_rx:u1|data[2]                 ; ram:u0|TR[32]                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.397      ;
; 0.280  ; rs232_rx:u1|baudrate_counter[10]    ; rs232_rx:u1|baudrate_counter[10]                                                         ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.402      ;
; 0.281  ; ram:u0|TR[54]                       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~porta_datain_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.219      ; 0.604      ;
; 0.281  ; rs232_rx:u1|baudrate_counter[4]     ; rs232_rx:u1|baudrate_counter[4]                                                          ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.402      ;
; 0.285  ; ram:u0|ledpanel:LED|count[1]        ; ram:u0|ledpanel:LED|count[1]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.413      ;
; 0.291  ; ram:u0|TG[15]                       ; ram:u0|G~2005                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.246      ; 0.621      ;
; 0.293  ; ram:u0|TG[6]                        ; ram:u0|G~1420                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.215      ; 0.592      ;
; 0.297  ; ram:u0|ledpanel:LED|count[0]        ; ram:u0|ledpanel:LED|count[0]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.297  ; ram:u0|ledpanel:LED|count[19]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.425      ;
; 0.298  ; ram:u0|ledpanel:LED|count[23]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.426      ;
; 0.298  ; ram:u0|ledpanel:LED|count[25]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.426      ;
; 0.299  ; ram:u0|TG[14]                       ; ram:u0|G~1492                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.247      ; 0.630      ;
; 0.300  ; ram:u0|TR[29]                       ; ram:u0|R~1379                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.238      ; 0.622      ;
; 0.300  ; ram:u0|ledpanel:LED|count[26]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.044      ; 0.428      ;
; 0.302  ; ram:u0|TR[28]                       ; ram:u0|R~1954                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.246      ; 0.632      ;
; 0.303  ; rs232_rx:u1|bit_counter[0]          ; rs232_rx:u1|bit_counter[1]                                                               ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[3]        ; ram:u0|ledpanel:LED|count[3]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[5]        ; ram:u0|ledpanel:LED|count[5]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[13]       ; ram:u0|ledpanel:LED|count[13]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303  ; ram:u0|ledpanel:LED|count[15]       ; ram:u0|ledpanel:LED|count[15]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; ram:u0|ledpanel:LED|count[31]       ; ram:u0|ledpanel:LED|count[31]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; ram:u0|ledpanel:LED|count[29]       ; ram:u0|ledpanel:LED|count[29]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.424      ;
; 0.304  ; ram:u0|ledpanel:LED|count[6]        ; ram:u0|ledpanel:LED|count[6]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[7]        ; ram:u0|ledpanel:LED|count[7]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; ram:u0|ledpanel:LED|count[11]       ; ram:u0|ledpanel:LED|count[11]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305  ; ram:u0|ledpanel:LED|count[27]       ; ram:u0|ledpanel:LED|count[27]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; ram:u0|ledpanel:LED|count[2]        ; ram:u0|ledpanel:LED|count[2]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[8]        ; ram:u0|ledpanel:LED|count[8]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[9]        ; ram:u0|ledpanel:LED|count[9]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[14]       ; ram:u0|ledpanel:LED|count[14]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[17]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[21]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; ram:u0|ledpanel:LED|count[10]       ; ram:u0|ledpanel:LED|count[10]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[4]        ; ram:u0|ledpanel:LED|count[4]                                                             ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[12]       ; ram:u0|ledpanel:LED|count[12]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[16]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; ram:u0|ledpanel:LED|count[18]       ; ram:u0|ledpanel:LED|count[18]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[22]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; ram:u0|state.start_byte             ; ram:u0|state.address_byte                                                                ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; ram:u0|ledpanel:LED|count[30]       ; ram:u0|ledpanel:LED|count[30]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; ram:u0|ledpanel:LED|count[28]       ; ram:u0|ledpanel:LED|count[28]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; ram:u0|ledpanel:LED|count[24]       ; ram:u0|ledpanel:LED|count[24]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[20]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.309  ; ram:u0|TG[15]                       ; ram:u0|G~2069                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.231      ; 0.624      ;
; 0.313  ; ram:u0|TB[51]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.652      ;
; 0.313  ; ram:u0|TG[14]                       ; ram:u0|G~1428                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.245      ; 0.642      ;
; 0.314  ; ram:u0|TB[15]                       ; ram:u0|B~1813                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.214      ; 0.612      ;
; 0.316  ; ram:u0|TB[46]                       ; ram:u0|B~1268                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.234      ; 0.634      ;
; 0.318  ; ram:u0|ledpanel:LED|count[21]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.637      ;
; 0.318  ; ram:u0|ledpanel:LED|count[17]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.637      ;
; 0.321  ; ram:u0|TG[35]                       ; ram:u0|G~1513                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.063      ; 0.468      ;
; 0.321  ; ram:u0|TG[42]                       ; ram:u0|G~1904                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.249      ; 0.654      ;
; 0.324  ; ram:u0|addr[3]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.239      ; 0.667      ;
; 0.324  ; ram:u0|TB[44]                       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~porta_datain_reg0  ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.663      ;
; 0.327  ; ram:u0|addr[2]                      ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.210      ; 0.641      ;
; 0.329  ; ram:u0|TR[29]                       ; ram:u0|R~1123                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.223      ; 0.636      ;
; 0.330  ; ram:u0|addr[2]                      ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~porta_address_reg0 ; CLK                       ; CLK         ; 0.000        ; 0.231      ; 0.665      ;
; 0.331  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[25]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.650      ;
; 0.331  ; ram:u0|ledpanel:LED|count[16]       ; ram:u0|ledpanel:LED|count[19]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.650      ;
; 0.332  ; ram:u0|TG[35]                       ; ram:u0|G~1385                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.049      ; 0.465      ;
; 0.332  ; ram:u0|ledpanel:LED|count[20]       ; ram:u0|ledpanel:LED|count[23]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.651      ;
; 0.334  ; rs232_rx:u1|shift_register[6]       ; rs232_rx:u1|shift_register[5]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.037      ; 0.455      ;
; 0.334  ; ram:u0|TG[49]                       ; ram:u0|G~1783                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.229      ; 0.647      ;
; 0.334  ; ram:u0|ledpanel:LED|count[22]       ; ram:u0|ledpanel:LED|count[26]                                                            ; CLK                       ; CLK         ; 0.000        ; 0.235      ; 0.653      ;
; 0.338  ; ram:u0|TB[14]                       ; ram:u0|B~1812                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.214      ; 0.636      ;
; 0.338  ; ram:u0|TG[48]                       ; ram:u0|G~1782                                                                            ; CLK                       ; CLK         ; 0.000        ; 0.213      ; 0.635      ;
; 0.339  ; rs232_rx:u1|state.wait_for_rx_start ; rs232_rx:u1|req_o                                                                        ; CLK                       ; CLK         ; 0.000        ; 0.038      ; 0.461      ;
+--------+-------------------------------------+------------------------------------------------------------------------------------------+---------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ram:u0|ledpanel:LED|nexts'                                                                                                                                                                ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; Slack ; From Node        ; To Node                                                                                   ; Launch Clock              ; Latch Clock               ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+
; 0.186 ; ram:u0|indexs[3] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; ram:u0|indexs[0] ; ram:u0|indexs[0]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.314      ;
; 0.234 ; ram:u0|indexs[0] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.355      ;
; 0.319 ; ram:u0|indexs[2] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.440      ;
; 0.342 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.626      ;
; 0.390 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.674      ;
; 0.418 ; ram:u0|indexs[1] ; ram:u0|indexs[3]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.539      ;
; 0.475 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.759      ;
; 0.495 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.780      ;
; 0.496 ; ram:u0|indexs[3] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.780      ;
; 0.508 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.791      ;
; 0.517 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.801      ;
; 0.519 ; ram:u0|indexs[3] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.804      ;
; 0.521 ; ram:u0|indexs[3] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.188      ; 0.813      ;
; 0.543 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.828      ;
; 0.544 ; ram:u0|indexs[0] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.828      ;
; 0.556 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.839      ;
; 0.567 ; ram:u0|indexs[0] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.852      ;
; 0.569 ; ram:u0|indexs[0] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.188      ; 0.861      ;
; 0.576 ; ram:u0|indexs[0] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.697      ;
; 0.628 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.913      ;
; 0.629 ; ram:u0|indexs[2] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.913      ;
; 0.641 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.924      ;
; 0.652 ; ram:u0|indexs[0] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.773      ;
; 0.652 ; ram:u0|indexs[2] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.937      ;
; 0.654 ; ram:u0|indexs[2] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.188      ; 0.946      ;
; 0.665 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.950      ;
; 0.671 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.179      ; 0.954      ;
; 0.679 ; ram:u0|indexs[1] ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.180      ; 0.963      ;
; 0.688 ; ram:u0|indexs[1] ; ram:u0|indexs[1]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.809      ;
; 0.690 ; ram:u0|indexs[1] ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.181      ; 0.975      ;
; 0.705 ; ram:u0|indexs[1] ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.188      ; 0.997      ;
; 0.748 ; ram:u0|indexs[1] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.869      ;
; 0.817 ; ram:u0|indexs[2] ; ram:u0|indexs[2]                                                                          ; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 0.000        ; 0.037      ; 0.938      ;
+-------+------------------+-------------------------------------------------------------------------------------------+---------------------------+---------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; CLK   ; Rise       ; CLK                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|bt_out ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; edge_detector:u3|state  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1094           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1095           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1096           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1097           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1098           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1099           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1100           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1101           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1102           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1103           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1104           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1105           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1106           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1107           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1108           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1109           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1110           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1111           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1112           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1113           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1114           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1115           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1116           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1117           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1118           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1119           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1120           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1121           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1122           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1123           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1124           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1125           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1126           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1127           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1128           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1129           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1130           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1131           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1132           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1133           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1134           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1135           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1136           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1137           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1138           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1139           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1140           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1141           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1142           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1143           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1144           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1145           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1146           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1147           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1148           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1149           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1150           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1151           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1152           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1153           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1154           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1155           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1156           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1157           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1158           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1159           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1160           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1161           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1162           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1163           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1164           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1165           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1166           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1167           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1168           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1169           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1170           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1171           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1172           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1173           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1174           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1175           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1176           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1177           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1178           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1179           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1180           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1181           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1182           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1183           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1184           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1185           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1186           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1187           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1188           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1189           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; CLK   ; Rise       ; ram:u0|B~1190           ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|clk_t'                                                             ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.242  ; 0.426        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.243  ; 0.427        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B0       ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|B1       ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G0       ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R0       ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|SCLK     ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[0]  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[1]  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[2]  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|addr[3]  ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[0]   ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[1]   ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[2]   ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[3]   ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[4]   ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|col[5]   ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s0 ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s1 ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s2 ;
; 0.352  ; 0.568        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s3 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|BLANK    ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|G1       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|LATCH    ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|R1       ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[0] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[1] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[2] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|delay[3] ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|nexts    ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s4 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s5 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s6 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s7 ;
; 0.353  ; 0.569        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|clk_t ; Rise       ; ram:u0|ledpanel:LED|state.s8 ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|clk_t ; Rise       ; u0|LED|B1|clk                ;
+--------+--------------+----------------+------------------+---------------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ram:u0|ledpanel:LED|nexts'                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                     ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.201  ; 0.431        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.201  ; 0.431        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.201  ; 0.431        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.201  ; 0.431        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.201  ; 0.431        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.202  ; 0.432        ; 0.230          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.263  ; 0.447        ; 0.184          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a4~portb_address_reg0  ;
; 0.332  ; 0.562        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a1~portb_address_reg0  ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:B_rtl_0|altsyncram_luc1:auto_generated|ram_block1a2~portb_address_reg0  ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:G_rtl_0|altsyncram_luc1:auto_generated|ram_block1a6~portb_address_reg0  ;
; 0.333  ; 0.563        ; 0.230          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|altsyncram:R_rtl_0|altsyncram_luc1:auto_generated|ram_block1a16~portb_address_reg0 ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[0]                                                                          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[1]                                                                          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[2]                                                                          ;
; 0.334  ; 0.550        ; 0.216          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; ram:u0|indexs[3]                                                                          ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.466  ; 0.466        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts|q                                                                            ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|inclk[0]                                                             ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|LED|nexts~clkctrl|outclk                                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a4|clk1                                               ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a1|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a0|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|B_rtl_0|auto_generated|ram_block1a2|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|G_rtl_0|auto_generated|ram_block1a6|clk1                                               ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|R_rtl_0|auto_generated|ram_block1a16|clk1                                              ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[0]|clk                                                                          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[1]|clk                                                                          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[2]|clk                                                                          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; ram:u0|ledpanel:LED|nexts ; Rise       ; u0|indexs[3]|clk                                                                          ;
+--------+--------------+----------------+------------------+---------------------------+------------+-------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 1.153 ; 1.546 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 2.443 ; 3.143 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; -0.349 ; -0.792 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -1.062 ; -1.850 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 4.880 ; 5.094 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 3.195 ; 3.195 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.880 ; 5.094 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.882 ; 3.896 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.627 ; 3.653 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 3.430 ; 3.427 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.944 ; 3.999 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.404 ; 3.403 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 3.424 ; 3.436 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.579 ; 3.590 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 3.336 ; 3.358 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 5.016 ; 4.843 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.622 ; 3.675 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.268 ; 3.261 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 3.112 ; 3.114 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 3.112 ; 3.114 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.600 ; 4.831 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.605 ; 3.598 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.360 ; 3.389 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 3.342 ; 3.336 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.836 ; 3.886 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.317 ; 3.314 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 3.336 ; 3.345 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.485 ; 3.492 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 3.249 ; 3.268 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 4.923 ; 4.746 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.523 ; 3.572 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.187 ; 3.177 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Clock                      ; Setup      ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------+------------+--------+----------+---------+---------------------+
; Worst-case Slack           ; -8.586     ; -0.270 ; N/A      ; N/A     ; -3.201              ;
;  CLK                       ; -4.669     ; -0.156 ; N/A      ; N/A     ; -3.201              ;
;  ram:u0|ledpanel:LED|clk_t ; -8.586     ; -0.270 ; N/A      ; N/A     ; -1.487              ;
;  ram:u0|ledpanel:LED|nexts ; -1.678     ; 0.186  ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS            ; -13023.398 ; -0.426 ; 0.0      ; 0.0     ; -5119.267           ;
;  CLK                       ; -12893.271 ; -0.156 ; N/A      ; N/A     ; -5045.042           ;
;  ram:u0|ledpanel:LED|clk_t ; -118.057   ; -0.270 ; N/A      ; N/A     ; -49.071             ;
;  ram:u0|ledpanel:LED|nexts ; -12.070    ; 0.000  ; N/A      ; N/A     ; -25.154             ;
+----------------------------+------------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; RST           ; CLK        ; 2.373 ; 2.750 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; 5.459 ; 5.784 ; Rise       ; CLK             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; RST           ; CLK        ; -0.349 ; -0.792 ; Rise       ; CLK             ;
; data_from_com ; CLK        ; -1.062 ; -1.850 ; Rise       ; CLK             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                            ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 9.172 ; 9.674 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 6.421 ; 6.564 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 9.172 ; 9.674 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 7.884 ; 8.182 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 7.430 ; 7.596 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 7.241 ; 6.982 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 8.366 ; 8.027 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 7.074 ; 6.881 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 7.196 ; 6.958 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 7.603 ; 7.284 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 6.917 ; 6.743 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 9.608 ; 9.003 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 7.619 ; 7.387 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 6.724 ; 6.582 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                    ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; Data Port   ; Clock Port                ; Rise  ; Fall  ; Clock Edge ; Clock Reference           ;
+-------------+---------------------------+-------+-------+------------+---------------------------+
; ADDRESS[*]  ; ram:u0|ledpanel:LED|clk_t ; 3.112 ; 3.114 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[0] ; ram:u0|ledpanel:LED|clk_t ; 3.112 ; 3.114 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[1] ; ram:u0|ledpanel:LED|clk_t ; 4.600 ; 4.831 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[2] ; ram:u0|ledpanel:LED|clk_t ; 3.605 ; 3.598 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
;  ADDRESS[3] ; ram:u0|ledpanel:LED|clk_t ; 3.360 ; 3.389 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B0          ; ram:u0|ledpanel:LED|clk_t ; 3.342 ; 3.336 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; B1          ; ram:u0|ledpanel:LED|clk_t ; 3.836 ; 3.886 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; BLANK       ; ram:u0|ledpanel:LED|clk_t ; 3.317 ; 3.314 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G0          ; ram:u0|ledpanel:LED|clk_t ; 3.336 ; 3.345 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; G1          ; ram:u0|ledpanel:LED|clk_t ; 3.485 ; 3.492 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; LATCH       ; ram:u0|ledpanel:LED|clk_t ; 3.249 ; 3.268 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R0          ; ram:u0|ledpanel:LED|clk_t ; 4.923 ; 4.746 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; R1          ; ram:u0|ledpanel:LED|clk_t ; 3.523 ; 3.572 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
; SCLK        ; ram:u0|ledpanel:LED|clk_t ; 3.187 ; 3.177 ; Rise       ; ram:u0|ledpanel:LED|clk_t ;
+-------------+---------------------------+-------+-------+------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; SCLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LATCH         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BLANK         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B0            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B1            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_from_com           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; LATCH         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; BLANK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; G0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; R1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0671 V           ; 0.235 V                              ; 0.176 V                              ; 6.85e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0671 V          ; 0.235 V                             ; 0.176 V                             ; 6.85e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; G1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; B1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.58e-07 V                   ; 3.13 V              ; -0.0964 V           ; 0.164 V                              ; 0.127 V                              ; 3.14e-10 s                  ; 3.99e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 2.58e-07 V                  ; 3.13 V             ; -0.0964 V          ; 0.164 V                             ; 0.127 V                             ; 3.14e-10 s                 ; 3.99e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; ADDRESS[0]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ADDRESS[1]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ADDRESS[2]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; ADDRESS[3]    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; SCLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; LATCH         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; BLANK         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; G0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B0            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; R1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.6 V               ; -0.129 V            ; 0.303 V                              ; 0.209 V                              ; 4.54e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.6 V              ; -0.129 V           ; 0.303 V                             ; 0.209 V                             ; 4.54e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; G1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; B1            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.53e-08 V                   ; 3.65 V              ; -0.246 V            ; 0.406 V                              ; 0.305 V                              ; 1.57e-10 s                  ; 2.13e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.53e-08 V                  ; 3.65 V             ; -0.246 V           ; 0.406 V                             ; 0.305 V                             ; 1.57e-10 s                 ; 2.13e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                   ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 41394    ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 3392     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 2463     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1563     ; 1        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 70       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                    ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; From Clock                ; To Clock                  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------+---------------------------+----------+----------+----------+----------+
; CLK                       ; CLK                       ; 41394    ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; CLK                       ; 1        ; 1        ; 0        ; 0        ;
; CLK                       ; ram:u0|ledpanel:LED|clk_t ; 3392     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|clk_t ; ram:u0|ledpanel:LED|clk_t ; 2463     ; 0        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|clk_t ; 1563     ; 1        ; 0        ; 0        ;
; ram:u0|ledpanel:LED|nexts ; ram:u0|ledpanel:LED|nexts ; 70       ; 0        ; 0        ; 0        ;
+---------------------------+---------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 64    ; 64   ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Mon May 08 15:50:25 2017
Info: Command: quartus_sta ledpanel -c ledpanel
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ledpanel.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ram:u0|ledpanel:LED|clk_t ram:u0|ledpanel:LED|clk_t
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name ram:u0|ledpanel:LED|nexts ram:u0|ledpanel:LED|nexts
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.586
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.586            -118.057 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -4.669          -12893.271 CLK 
    Info (332119):    -1.678             -12.070 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.083
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.083              -0.083 CLK 
    Info (332119):    -0.066              -0.066 ram:u0|ledpanel:LED|clk_t 
    Info (332119):     0.453               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5045.042 CLK 
    Info (332119):    -3.201             -25.154 ram:u0|ledpanel:LED|nexts 
    Info (332119):    -1.487             -49.071 ram:u0|ledpanel:LED|clk_t 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.173            -108.489 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -4.369          -11905.486 CLK 
    Info (332119):    -1.527             -11.011 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.073
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.073              -0.073 CLK 
    Info (332119):     0.077               0.000 ram:u0|ledpanel:LED|clk_t 
    Info (332119):     0.403               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201           -5045.042 CLK 
    Info (332119):    -3.201             -25.154 ram:u0|ledpanel:LED|nexts 
    Info (332119):    -1.487             -49.071 ram:u0|ledpanel:LED|clk_t 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.228
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.228             -34.875 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -1.530           -3837.008 CLK 
    Info (332119):    -0.182              -0.957 ram:u0|ledpanel:LED|nexts 
Info (332146): Worst-case hold slack is -0.270
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.270              -0.270 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -0.156              -0.156 CLK 
    Info (332119):     0.186               0.000 ram:u0|ledpanel:LED|nexts 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -4475.897 CLK 
    Info (332119):    -1.000             -33.000 ram:u0|ledpanel:LED|clk_t 
    Info (332119):    -1.000             -10.000 ram:u0|ledpanel:LED|nexts 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 429 megabytes
    Info: Processing ended: Mon May 08 15:50:31 2017
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:06


