	component system_design is
		port (
			clk_clk                     : in    std_logic                     := 'X';             -- clk
			reset_reset_n               : in    std_logic                     := 'X';             -- reset_n
			spi0_external_MISO          : in    std_logic                     := 'X';             -- MISO
			spi0_external_MOSI          : out   std_logic;                                        -- MOSI
			spi0_external_SCLK          : out   std_logic;                                        -- SCLK
			spi0_external_SS_n          : out   std_logic;                                        -- SS_n
			audio0_conduit_end_XCK      : out   std_logic;                                        -- XCK
			audio0_conduit_end_ADCDAT   : in    std_logic                     := 'X';             -- ADCDAT
			audio0_conduit_end_ADCLRC   : in    std_logic                     := 'X';             -- ADCLRC
			audio0_conduit_end_DACDAT   : out   std_logic;                                        -- DACDAT
			audio0_conduit_end_DACLRC   : in    std_logic                     := 'X';             -- DACLRC
			audio0_conduit_end_BCLK     : in    std_logic                     := 'X';             -- BCLK
			sevenseg0_conduit_end_oSEG0 : out   std_logic_vector(6 downto 0);                     -- oSEG0
			sevenseg0_conduit_end_oSEG1 : out   std_logic_vector(6 downto 0);                     -- oSEG1
			sevenseg0_conduit_end_oSEG2 : out   std_logic_vector(6 downto 0);                     -- oSEG2
			sevenseg0_conduit_end_oSEG3 : out   std_logic_vector(6 downto 0);                     -- oSEG3
			sevenseg0_conduit_end_oSEG4 : out   std_logic_vector(6 downto 0);                     -- oSEG4
			sevenseg0_conduit_end_oSEG5 : out   std_logic_vector(6 downto 0);                     -- oSEG5
			sevenseg0_conduit_end_oSEG6 : out   std_logic_vector(6 downto 0);                     -- oSEG6
			sevenseg0_conduit_end_oSEG7 : out   std_logic_vector(6 downto 0);                     -- oSEG7
			sram0_conduit_export_DQ     : inout std_logic_vector(15 downto 0) := (others => 'X'); -- DQ
			sram0_conduit_export_ADDR   : out   std_logic_vector(17 downto 0);                    -- ADDR
			sram0_conduit_export_UB_N   : out   std_logic;                                        -- UB_N
			sram0_conduit_export_LB_N   : out   std_logic;                                        -- LB_N
			sram0_conduit_export_WE_N   : out   std_logic;                                        -- WE_N
			sram0_conduit_export_CE_N   : out   std_logic;                                        -- CE_N
			sram0_conduit_export_OE_N   : out   std_logic;                                        -- OE_N
			sdram0_conduit_addr         : out   std_logic_vector(11 downto 0);                    -- addr
			sdram0_conduit_ba           : out   std_logic_vector(1 downto 0);                     -- ba
			sdram0_conduit_cas_n        : out   std_logic;                                        -- cas_n
			sdram0_conduit_cke          : out   std_logic;                                        -- cke
			sdram0_conduit_cs_n         : out   std_logic;                                        -- cs_n
			sdram0_conduit_dq           : inout std_logic_vector(15 downto 0) := (others => 'X'); -- dq
			sdram0_conduit_dqm          : out   std_logic_vector(1 downto 0);                     -- dqm
			sdram0_conduit_ras_n        : out   std_logic;                                        -- ras_n
			sdram0_conduit_we_n         : out   std_logic                                         -- we_n
		);
	end component system_design;

