TimeQuest Timing Analyzer report for FPGA2AR9331
Tue Mar 17 16:42:26 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; FPGA2AR9331                                                        ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C5T144C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 299.85 MHz ; 299.85 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -2.335 ; -77.285       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.777 ; -71.525               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                           ;
+--------+-------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.335 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.376      ;
; -2.334 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.375      ;
; -2.308 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.349      ;
; -2.295 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.336      ;
; -2.294 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.335      ;
; -2.268 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.309      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[3]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[4]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[5]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.221 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 3.260      ;
; -2.149 ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.190      ;
; -2.148 ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.189      ;
; -2.136 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.177      ;
; -2.122 ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.163      ;
; -2.071 ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.112      ;
; -2.060 ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.101      ;
; -2.060 ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.101      ;
; -2.050 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.091      ;
; -1.974 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_START ; clk          ; clk         ; 1.000        ; -0.002     ; 3.012      ;
; -1.972 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.IDLE       ; clk          ; clk         ; 1.000        ; -0.002     ; 3.010      ;
; -1.965 ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 3.006      ;
; -1.964 ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 3.005      ;
; -1.938 ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.979      ;
; -1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.964      ;
; -1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.964      ;
; -1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[3]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.964      ;
; -1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[4]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.964      ;
; -1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[5]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.964      ;
; -1.922 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[6]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.964      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.888 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.928      ;
; -1.860 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.901      ;
; -1.852 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.892      ;
; -1.841 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.DELAY_1    ; clk          ; clk         ; 1.000        ; 0.000      ; 2.881      ;
; -1.841 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.881      ;
; -1.817 ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.857      ;
; -1.806 ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.846      ;
; -1.806 ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.846      ;
; -1.774 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.815      ;
; -1.773 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[1]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.773 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[2]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.773 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[3]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.773 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[4]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.773 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[5]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.773 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[6]           ; clk          ; clk         ; 1.000        ; 0.002      ; 2.815      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[3]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[4]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[5]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[6]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[2]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.757 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[1]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.796      ;
; -1.755 ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.796      ;
; -1.744 ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.785      ;
; -1.744 ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.785      ;
; -1.734 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.774      ;
; -1.733 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.773      ;
; -1.721 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 2.763      ;
; -1.693 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.002      ; 2.735      ;
; -1.688 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.729      ;
; -1.604 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.644      ;
; -1.602 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[2]      ; clk          ; clk         ; 1.000        ; 0.001      ; 2.643      ;
; -1.593 ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|data_out[0]           ; clk          ; clk         ; 1.000        ; -0.001     ; 2.632      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[0]           ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.555 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.596      ;
; -1.518 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.558      ;
; -1.511 ; FPGA2AR9331:inst|clk_out                  ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 2.551      ;
; -1.510 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.550      ;
; -1.504 ; FPGA2AR9331:inst|len_temp[1]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.545      ;
; -1.493 ; FPGA2AR9331:inst|len_temp[1]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.001      ; 2.534      ;
; -1.493 ; FPGA2AR9331:inst|len_temp[1]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.001      ; 2.534      ;
; -1.467 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.002      ; 2.509      ;
; -1.443 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.483      ;
; -1.432 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 2.472      ;
; -1.424 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[1]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[2]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[3]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[4]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[5]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.424 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.464      ;
; -1.406 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.447      ;
; -1.406 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.447      ;
; -1.406 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.447      ;
; -1.406 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.447      ;
; -1.406 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.001      ; 2.447      ;
+--------+-------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|data_out_temp[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; FPGA2AR9331:inst|clk_out_temp             ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|current_state.IDLE       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.748 ; FPGA2AR9331:inst|data_out_temp[3]         ; FPGA2AR9331:inst|data_out[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; FPGA2AR9331:inst|data_out_temp[4]         ; FPGA2AR9331:inst|data_out[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.054      ;
; 0.750 ; FPGA2AR9331:inst|data_out_temp[1]         ; FPGA2AR9331:inst|data_out[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.774 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.080      ;
; 0.887 ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|len[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.193      ;
; 0.921 ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|len[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.227      ;
; 0.929 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|len[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.235      ;
; 0.951 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|len_temp[7]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.258      ;
; 1.039 ; FPGA2AR9331:inst|data_out_temp[2]         ; FPGA2AR9331:inst|data_out[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.345      ;
; 1.052 ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|len[7]                   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.357      ;
; 1.078 ; FPGA2AR9331:inst|current_state.SEND_START ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.085 ; FPGA2AR9331:inst|current_state.DELAY_2    ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 1.391      ;
; 1.086 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.392      ;
; 1.107 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.413      ;
; 1.129 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len_temp[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.435      ;
; 1.130 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.436      ;
; 1.131 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.438      ;
; 1.131 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[6]                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.438      ;
; 1.132 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.439      ;
; 1.133 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[4]                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.440      ;
; 1.134 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[3]                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.441      ;
; 1.135 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.442      ;
; 1.136 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|len_temp[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.442      ;
; 1.144 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|len[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.450      ;
; 1.159 ; FPGA2AR9331:inst|data_out_temp[5]         ; FPGA2AR9331:inst|data_out[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.167 ; FPGA2AR9331:inst|data_out[3]              ; FPGA2AR9331:inst|data_out_temp[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.473      ;
; 1.170 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.476      ;
; 1.171 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len_temp[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|len_temp[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.171 ; FPGA2AR9331:inst|data_out[6]              ; FPGA2AR9331:inst|data_out_temp[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.174 ; FPGA2AR9331:inst|data_out[5]              ; FPGA2AR9331:inst|data_out_temp[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.480      ;
; 1.175 ; FPGA2AR9331:inst|data_out[2]              ; FPGA2AR9331:inst|data_out_temp[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.194 ; FPGA2AR9331:inst|len_temp[1]              ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.500      ;
; 1.207 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.208 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.214 ; FPGA2AR9331:inst|next_state.DELAY_1       ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.520      ;
; 1.225 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|len_temp[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.531      ;
; 1.227 ; FPGA2AR9331:inst|data_out_temp[6]         ; FPGA2AR9331:inst|data_out[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.533      ;
; 1.228 ; FPGA2AR9331:inst|data_out[4]              ; FPGA2AR9331:inst|data_out_temp[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.534      ;
; 1.230 ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.536      ;
; 1.233 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.539      ;
; 1.238 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.544      ;
; 1.246 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.552      ;
; 1.361 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.667      ;
; 1.365 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.671      ;
; 1.379 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk          ; clk         ; 0.000        ; -0.002     ; 1.683      ;
; 1.380 ; FPGA2AR9331:inst|data_out[7]              ; FPGA2AR9331:inst|data_out_temp[7]         ; clk          ; clk         ; 0.000        ; 0.002      ; 1.688      ;
; 1.381 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.687      ;
; 1.387 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk          ; clk         ; 0.000        ; -0.002     ; 1.691      ;
; 1.457 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.002      ; 1.765      ;
; 1.482 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[0]         ; clk          ; clk         ; 0.000        ; 0.001      ; 1.789      ;
; 1.497 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.497 ; FPGA2AR9331:inst|clk_out                  ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.803      ;
; 1.498 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.804      ;
; 1.526 ; FPGA2AR9331:inst|current_state.SEND_START ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.547 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|current_state.SEND_START ; clk          ; clk         ; 0.000        ; 0.002      ; 1.855      ;
; 1.556 ; FPGA2AR9331:inst|data_out_temp[7]         ; FPGA2AR9331:inst|data_out[7]              ; clk          ; clk         ; 0.000        ; -0.002     ; 1.860      ;
; 1.557 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.863      ;
; 1.561 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.867      ;
; 1.605 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 1.911      ;
; 1.611 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[0]              ; clk          ; clk         ; 0.000        ; 0.001      ; 1.918      ;
; 1.642 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len_temp[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.948      ;
; 1.643 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.949      ;
; 1.646 ; FPGA2AR9331:inst|data_out[3]              ; FPGA2AR9331:inst|data_out_temp[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.952      ;
; 1.649 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len_temp[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.955      ;
; 1.649 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|len_temp[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 1.955      ;
; 1.650 ; FPGA2AR9331:inst|data_out[6]              ; FPGA2AR9331:inst|data_out_temp[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.956      ;
; 1.654 ; FPGA2AR9331:inst|data_out[2]              ; FPGA2AR9331:inst|data_out_temp[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 1.960      ;
; 1.656 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[6]              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.964      ;
; 1.658 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[5]              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.966      ;
; 1.661 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[3]              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.969      ;
; 1.662 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[4]              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.970      ;
; 1.662 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[1]              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.970      ;
; 1.662 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[2]              ; clk          ; clk         ; 0.000        ; 0.002      ; 1.970      ;
; 1.701 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|len_temp[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.007      ;
; 1.708 ; FPGA2AR9331:inst|data_out[4]              ; FPGA2AR9331:inst|data_out_temp[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.014      ;
; 1.710 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.016      ;
; 1.718 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.024      ;
; 1.728 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len_temp[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.034      ;
; 1.729 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.035      ;
; 1.732 ; FPGA2AR9331:inst|data_out[3]              ; FPGA2AR9331:inst|data_out_temp[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.038      ;
; 1.735 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len_temp[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.041      ;
; 1.736 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; -0.002     ; 2.040      ;
; 1.738 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; -0.002     ; 2.042      ;
; 1.740 ; FPGA2AR9331:inst|data_out[2]              ; FPGA2AR9331:inst|data_out_temp[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.046      ;
; 1.759 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|len_temp[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 2.065      ;
; 1.763 ; FPGA2AR9331:inst|data_out[5]              ; FPGA2AR9331:inst|data_out_temp[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 2.069      ;
; 1.771 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 2.077      ;
; 1.772 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 2.078      ;
; 1.784 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.000      ; 2.090      ;
; 1.785 ; FPGA2AR9331:inst|current_state.DELAY_1    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 2.091      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.777 ; 1.000        ; 2.777          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out_temp             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out_temp             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[1]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[1]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[2]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[2]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[3]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[3]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[4]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[4]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[5]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[5]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[6]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[6]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[7]              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[7]              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 2.908 ; 2.908 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ack       ; clk        ; -0.892 ; -0.892 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.524 ; 7.524 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 8.258 ; 8.258 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.123 ; 7.123 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.469 ; 7.469 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.473 ; 7.473 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.478 ; 7.478 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.258 ; 8.258 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.682 ; 7.682 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.524 ; 7.524 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.123 ; 7.123 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.469 ; 7.469 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.473 ; 7.473 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.478 ; 7.478 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.258 ; 8.258 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.682 ; 7.682 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.140 ; -1.786        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.222 ; -48.222               ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                           ;
+--------+-------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|len_temp[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.172      ;
; -0.079 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.111      ;
; -0.066 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.098      ;
; -0.064 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.096      ;
; -0.060 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.092      ;
; -0.049 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.082      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[1]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[2]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.080      ;
; -0.047 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.079      ;
; -0.045 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.077      ;
; -0.035 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[1]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.070      ;
; -0.035 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[2]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.070      ;
; -0.035 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[3]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.070      ;
; -0.035 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[4]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.070      ;
; -0.035 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[5]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.070      ;
; -0.035 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[6]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.070      ;
; -0.028 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.DELAY_1    ; clk          ; clk         ; 1.000        ; 0.000      ; 1.060      ;
; -0.028 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.060      ;
; -0.014 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.047      ;
; 0.004  ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.028      ;
; 0.006  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[1]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.029      ;
; 0.006  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[2]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.029      ;
; 0.006  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[3]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.029      ;
; 0.006  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[4]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.029      ;
; 0.006  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[5]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.029      ;
; 0.006  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[6]           ; clk          ; clk         ; 1.000        ; 0.003      ; 1.029      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[3]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[4]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[2]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.013  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|len_temp[1]           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.019      ;
; 0.017  ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.015      ;
; 0.019  ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.013      ;
; 0.029  ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.003      ;
; 0.034  ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.998      ;
; 0.035  ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.997      ;
; 0.063  ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.969      ;
; 0.065  ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_START ; clk          ; clk         ; 1.000        ; -0.002     ; 0.965      ;
; 0.066  ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.IDLE       ; clk          ; clk         ; 1.000        ; -0.002     ; 0.964      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[0]           ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.074  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.960      ;
; 0.076  ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.956      ;
; 0.078  ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.954      ;
; 0.080  ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.953      ;
; 0.087  ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.945      ;
; 0.090  ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.942      ;
; 0.091  ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.941      ;
; 0.092  ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.940      ;
; 0.093  ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.939      ;
; 0.093  ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.939      ;
; 0.095  ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.937      ;
; 0.096  ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|clk_out               ; clk          ; clk         ; 1.000        ; 0.000      ; 0.936      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[1]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[2]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[5]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.106  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.927      ;
; 0.115  ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[4]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.918      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[2]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[3]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[4]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[6]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[0]           ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.115  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[1]                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.919      ;
; 0.119  ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.913      ;
; 0.121  ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.000      ; 0.911      ;
; 0.126  ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[6]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.906      ;
; 0.130  ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[7]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.902      ;
; 0.137  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_END   ; clk          ; clk         ; 1.000        ; 0.002      ; 0.897      ;
; 0.147  ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|next_state.SEND_ING_1 ; clk          ; clk         ; 1.000        ; 0.002      ; 0.887      ;
; 0.150  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|len[7]                ; clk          ; clk         ; 1.000        ; 0.000      ; 0.882      ;
; 0.150  ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[3]      ; clk          ; clk         ; 1.000        ; 0.001      ; 0.883      ;
; 0.150  ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|data_out[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.882      ;
; 0.152  ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|data_out[0]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.880      ;
; 0.152  ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[7]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.880      ;
; 0.161  ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[5]           ; clk          ; clk         ; 1.000        ; 0.000      ; 0.871      ;
; 0.165  ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[6]      ; clk          ; clk         ; 1.000        ; 0.000      ; 0.867      ;
; 0.176  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_1    ; clk          ; clk         ; 1.000        ; 0.000      ; 0.856      ;
; 0.176  ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_2 ; clk          ; clk         ; 1.000        ; 0.000      ; 0.856      ;
+--------+-------------------------------------------+----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|data_out_temp[0]         ; FPGA2AR9331:inst|data_out_temp[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; FPGA2AR9331:inst|clk_out_temp             ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; FPGA2AR9331:inst|next_state.IDLE          ; FPGA2AR9331:inst|current_state.IDLE       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; FPGA2AR9331:inst|data_out_temp[3]         ; FPGA2AR9331:inst|data_out[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; FPGA2AR9331:inst|data_out_temp[4]         ; FPGA2AR9331:inst|data_out[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; FPGA2AR9331:inst|data_out_temp[1]         ; FPGA2AR9331:inst|data_out[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.254 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.305 ; FPGA2AR9331:inst|len[7]                   ; FPGA2AR9331:inst|len_temp[7]              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.459      ;
; 0.306 ; FPGA2AR9331:inst|len_temp[6]              ; FPGA2AR9331:inst|len[6]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.318 ; FPGA2AR9331:inst|len_temp[3]              ; FPGA2AR9331:inst|len[3]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; FPGA2AR9331:inst|data_out_temp[2]         ; FPGA2AR9331:inst|data_out[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.471      ;
; 0.324 ; FPGA2AR9331:inst|len_temp[4]              ; FPGA2AR9331:inst|len[4]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; FPGA2AR9331:inst|len_temp[7]              ; FPGA2AR9331:inst|len[7]                   ; clk          ; clk         ; 0.000        ; -0.002     ; 0.476      ;
; 0.356 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; FPGA2AR9331:inst|current_state.DELAY_2    ; FPGA2AR9331:inst|next_state.IDLE          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len_temp[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; FPGA2AR9331:inst|data_out[3]              ; FPGA2AR9331:inst|data_out_temp[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len_temp[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|len_temp[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; FPGA2AR9331:inst|data_out[6]              ; FPGA2AR9331:inst|data_out_temp[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|len_temp[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; FPGA2AR9331:inst|data_out[2]              ; FPGA2AR9331:inst|data_out_temp[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; FPGA2AR9331:inst|data_out[5]              ; FPGA2AR9331:inst|data_out_temp[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; FPGA2AR9331:inst|data_out_temp[5]         ; FPGA2AR9331:inst|data_out[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; FPGA2AR9331:inst|current_state.IDLE       ; FPGA2AR9331:inst|next_state.SEND_START    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.515      ;
; 0.362 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[5]                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.516      ;
; 0.364 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[3]                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.518      ;
; 0.364 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[4]                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.518      ;
; 0.371 ; FPGA2AR9331:inst|len_temp[5]              ; FPGA2AR9331:inst|len[5]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.523      ;
; 0.373 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|len_temp[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; FPGA2AR9331:inst|data_out[4]              ; FPGA2AR9331:inst|data_out_temp[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.376 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; FPGA2AR9331:inst|len_temp[2]              ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; FPGA2AR9331:inst|len_temp[1]              ; FPGA2AR9331:inst|len[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[6]                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.534      ;
; 0.382 ; FPGA2AR9331:inst|data_out_temp[6]         ; FPGA2AR9331:inst|data_out[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[2]                   ; clk          ; clk         ; 0.000        ; 0.002      ; 0.538      ;
; 0.385 ; FPGA2AR9331:inst|current_state.SEND_START ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|len[7]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.399 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.407 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.559      ;
; 0.413 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; FPGA2AR9331:inst|data_out[7]              ; FPGA2AR9331:inst|data_out_temp[7]         ; clk          ; clk         ; 0.000        ; 0.003      ; 0.570      ;
; 0.417 ; FPGA2AR9331:inst|next_state.DELAY_1       ; FPGA2AR9331:inst|current_state.DELAY_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; FPGA2AR9331:inst|next_state.DELAY_2       ; FPGA2AR9331:inst|current_state.DELAY_2    ; clk          ; clk         ; 0.000        ; -0.002     ; 0.568      ;
; 0.422 ; FPGA2AR9331:inst|next_state.SEND_ING_2    ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; clk          ; clk         ; 0.000        ; -0.002     ; 0.572      ;
; 0.427 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|data_out_temp[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.579      ;
; 0.428 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.580      ;
; 0.438 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.590      ;
; 0.444 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.596      ;
; 0.451 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.002      ; 0.605      ;
; 0.453 ; FPGA2AR9331:inst|clk_out                  ; FPGA2AR9331:inst|clk_out_temp             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.456 ; FPGA2AR9331:inst|current_state.SEND_START ; FPGA2AR9331:inst|ack_save                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.494 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len_temp[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; FPGA2AR9331:inst|data_out_temp[7]         ; FPGA2AR9331:inst|data_out[7]              ; clk          ; clk         ; 0.000        ; -0.003     ; 0.644      ;
; 0.496 ; FPGA2AR9331:inst|data_out[3]              ; FPGA2AR9331:inst|data_out_temp[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len_temp[5]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; FPGA2AR9331:inst|len[2]                   ; FPGA2AR9331:inst|len_temp[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; FPGA2AR9331:inst|data_out[6]              ; FPGA2AR9331:inst|data_out_temp[7]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; FPGA2AR9331:inst|data_out[2]              ; FPGA2AR9331:inst|data_out_temp[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[0]              ; clk          ; clk         ; 0.000        ; 0.002      ; 0.653      ;
; 0.505 ; FPGA2AR9331:inst|next_state.SEND_START    ; FPGA2AR9331:inst|current_state.SEND_START ; clk          ; clk         ; 0.000        ; 0.002      ; 0.659      ;
; 0.510 ; FPGA2AR9331:inst|current_state.SEND_END   ; FPGA2AR9331:inst|next_state.DELAY_1       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.662      ;
; 0.513 ; FPGA2AR9331:inst|len[6]                   ; FPGA2AR9331:inst|len_temp[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.513 ; FPGA2AR9331:inst|data_out[4]              ; FPGA2AR9331:inst|data_out_temp[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.516 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; FPGA2AR9331:inst|current_state.SEND_ING_1 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[1]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.672      ;
; 0.529 ; FPGA2AR9331:inst|len[1]                   ; FPGA2AR9331:inst|len_temp[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; FPGA2AR9331:inst|len[5]                   ; FPGA2AR9331:inst|len_temp[7]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; FPGA2AR9331:inst|data_out[3]              ; FPGA2AR9331:inst|data_out_temp[5]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; FPGA2AR9331:inst|len[4]                   ; FPGA2AR9331:inst|len_temp[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; FPGA2AR9331:inst|data_out[2]              ; FPGA2AR9331:inst|data_out_temp[4]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.539 ; FPGA2AR9331:inst|next_state.SEND_END      ; FPGA2AR9331:inst|current_state.SEND_END   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[5]              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.697      ;
; 0.542 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[6]              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.697      ;
; 0.549 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[3]              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.704      ;
; 0.550 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[4]              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.705      ;
; 0.550 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[1]              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.705      ;
; 0.550 ; FPGA2AR9331:inst|current_state.SEND_ING_2 ; FPGA2AR9331:inst|data_out[2]              ; clk          ; clk         ; 0.000        ; 0.003      ; 0.705      ;
; 0.551 ; FPGA2AR9331:inst|data_out[1]              ; FPGA2AR9331:inst|data_out_temp[3]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; FPGA2AR9331:inst|len[3]                   ; FPGA2AR9331:inst|len_temp[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; FPGA2AR9331:inst|data_out[5]              ; FPGA2AR9331:inst|data_out_temp[6]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|len_temp[2]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.555 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_END      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.707      ;
; 0.557 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|clk_out                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; FPGA2AR9331:inst|current_state.DELAY_1    ; FPGA2AR9331:inst|next_state.DELAY_2       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; FPGA2AR9331:inst|ack_save                 ; FPGA2AR9331:inst|next_state.SEND_ING_1    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.709      ;
; 0.560 ; FPGA2AR9331:inst|data_out[0]              ; FPGA2AR9331:inst|data_out_temp[1]         ; clk          ; clk         ; 0.000        ; 0.001      ; 0.713      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|ack_save                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out_temp             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|clk_out_temp             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.DELAY_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.IDLE       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_END   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_ING_2 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|current_state.SEND_START ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[0]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|data_out_temp[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[1]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[1]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[2]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[2]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[3]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[3]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[4]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[4]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[5]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[5]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[6]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[6]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[7]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|len_temp[7]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.DELAY_2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.IDLE          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_END      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_ING_2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; FPGA2AR9331:inst|next_state.SEND_START    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.640 ; 0.640 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.093 ; 0.093 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.612 ; 3.612 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.481 ; 3.481 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.612 ; 3.612 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.481 ; 3.481 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.335  ; 0.215 ; N/A      ; N/A     ; -1.777              ;
;  clk             ; -2.335  ; 0.215 ; N/A      ; N/A     ; -1.777              ;
; Design-wide TNS  ; -77.285 ; 0.0   ; 0.0      ; 0.0     ; -71.525             ;
;  clk             ; -77.285 ; 0.000 ; N/A      ; N/A     ; -71.525             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 2.908 ; 2.908 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Hold Times                                                            ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ack       ; clk        ; 0.093 ; 0.093 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 7.524 ; 7.524 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 8.258 ; 8.258 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 6.783 ; 6.783 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 7.123 ; 7.123 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 7.469 ; 7.469 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 7.473 ; 7.473 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 7.478 ; 7.478 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 8.258 ; 8.258 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 7.682 ; 7.682 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 7.777 ; 7.777 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; clk_out      ; clk        ; 3.612 ; 3.612 ; Rise       ; clk             ;
; data_out[*]  ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  data_out[0] ; clk        ; 3.385 ; 3.385 ; Rise       ; clk             ;
;  data_out[1] ; clk        ; 3.481 ; 3.481 ; Rise       ; clk             ;
;  data_out[2] ; clk        ; 3.585 ; 3.585 ; Rise       ; clk             ;
;  data_out[3] ; clk        ; 3.588 ; 3.588 ; Rise       ; clk             ;
;  data_out[4] ; clk        ; 3.591 ; 3.591 ; Rise       ; clk             ;
;  data_out[5] ; clk        ; 3.839 ; 3.839 ; Rise       ; clk             ;
;  data_out[6] ; clk        ; 3.598 ; 3.598 ; Rise       ; clk             ;
;  data_out[7] ; clk        ; 3.647 ; 3.647 ; Rise       ; clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 247      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 247      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Tue Mar 17 16:42:25 2015
Info: Command: quartus_sta FPGA2AR9331 -c FPGA2AR9331
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA2AR9331.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.335
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.335       -77.285 clk 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.777
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.777       -71.525 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.140
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.140        -1.786 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222       -48.222 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 419 megabytes
    Info: Processing ended: Tue Mar 17 16:42:26 2015
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


