# TP3 - Ã‰valuation des Performances de MÃ©moires Caches

Travail Pratique sur l'analyse des performances de diffÃ©rentes configurations de mÃ©moires caches pour la multiplication de matrices, rÃ©alisÃ© avec le simulateur **gem5**.

## ğŸ“‹ Description

Ce projet Ã©value les **miss rates** (taux de dÃ©fauts) de diffÃ©rentes organisations de caches (instructions et donnÃ©es) pour 4 algorithmes de multiplication de matrices (128Ã—128) :

- **P1 (normale)** : Multiplication classique (i-j-k)
- **P2 (pointer)** : AccÃ¨s via pointeurs
- **P3 (tempo)** : Cache blocking (tiling)
- **P4 (unrol)** : Loop unrolling

## ğŸ¯ Objectifs

1. Configurer gem5 pour simuler 2 architectures de caches (C1, C2)
2. Mesurer les miss rates pour I-cache, D-cache et L2
3. Analyser la localitÃ© de rÃ©fÃ©rences du code

## ğŸ“Š RÃ©sultats principaux

### Instruction Cache (IL1) - Miss Rate

| Programme | C1    | C2    |
|-----------|-------|-------|
| normale   | 2.16% | 2.16% |
| pointer   | 0.07% | 0.07% |
| tempo     | 2.33% | 2.32% |
| unrol     | 0.17% | 0.17% |

**â†’ Excellente localitÃ© du code (< 2.5%)**

### Data Cache (DL1) - Miss Rate

| Programme | C1     | C2     | Gain  |
|-----------|--------|--------|-------|
| normale   | 51.43% | 44.65% | -6.78% |
| pointer   | 51.47% | 45.83% | -5.64% |
| tempo     | 50.99% | 44.18% | -6.81% |
| unrol     | 51.53% | 43.98% | -7.55% |

**â†’ Mauvaise localitÃ© des donnÃ©es (capacitÃ© insuffisante)**

### L2 Cache (UL2) - Miss Rate

| Programme | C1     | C2     | Gain  |
|-----------|--------|--------|-------|
| normale   | 51.51% | 45.66% | -5.85% |
| pointer   | 50.99% | 44.59% | -6.40% |
| tempo     | 51.55% | 45.92% | -5.63% |
| unrol     | 51.51% | 46.16% | -5.35% |

**â†’ ProblÃ¨me de capacitÃ© (384 kB de donnÃ©es >> 32 kB L2)**

## ğŸ› ï¸ Outils utilisÃ©s

- **Simulateur** : gem5 v23.0.0.1
- **Architecture** : RISC-V 64 bits
- **Langage** : Python (gem5), Bash (automatisation)
- **Environnement** : Docker Ubuntu 24.04

## ğŸ“ Structure du projet

```
tp3-caches/
â”œâ”€â”€ README.md                 # Ce fichier
â”œâ”€â”€ rapport_tp3.tex           # Rapport LaTeX complet
â”œâ”€â”€ rapport_tp3.pdf           # Rapport compilÃ©
â”œâ”€â”€ scripts/
â”‚   â”œâ”€â”€ se_A7.py              # Configuration gem5
â”‚   â”œâ”€â”€ simulations.sh        # Lance les 8 simulations
â”‚   â””â”€â”€ resultats.sh          # Extrait les miss rates
â”œâ”€â”€ resultats/
â”‚   â”œâ”€â”€ tp3.png               # Capture d'Ã©cran des rÃ©sultats
â”‚   â””â”€â”€ m5out_*/              # Dossiers de sortie gem5
â””â”€â”€ programmes/
    â”œâ”€â”€ normale.riscv
    â”œâ”€â”€ pointer.riscv
    â”œâ”€â”€ tempo.riscv
    â””â”€â”€ unrol.riscv
```

## ğŸš€ Installation et utilisation

### PrÃ©requis

- gem5 compilÃ© pour RISC-V
- Environnement Linux (ou Docker)
- Binaires RISC-V des 4 programmes

### Lancement des simulations

```bash
# 1. Rendre les scripts exÃ©cutables
chmod +x scripts/*.sh

# 2. Lancer les 8 simulations (2-5 minutes)
cd scripts
./simulations.sh

# 3. Afficher les rÃ©sultats
./resultats.sh

# 4. Sauvegarder les rÃ©sultats
./resultats.sh > ../resultats/miss_rates.txt
```

### Compilation du rapport

```bash
# Compiler le rapport LaTeX
pdflatex rapport_tp3.tex
pdflatex rapport_tp3.tex  # 2 fois pour la table des matiÃ¨res
```

## ğŸ“ˆ Configurations de caches testÃ©es

### Configuration C1 (Direct-mapped)
- **IL1** : 4 kB, 1-way, LRU, block 32B
- **DL1** : 4 kB, 1-way, LRU, block 32B
- **UL2** : 32 kB, 1-way, LRU, block 32B

### Configuration C2 (Set-associative)
- **IL1** : 4 kB, 1-way, LRU, block 32B
- **DL1** : 4 kB, **2-way**, LRU, block 32B
- **UL2** : 32 kB, **4-way**, LRU, block 32B

## ğŸ” Analyse des rÃ©sultats

### Observations clÃ©s

1. **LocalitÃ© asymÃ©trique** :
   - Code : Excellente (0.07% - 2.33%)
   - DonnÃ©es : MÃ©diocre (44% - 52%)

2. **Effet de l'associativitÃ©** :
   - I-cache : Aucun gain C1â†’C2 (code trop petit)
   - D-cache : Gain modÃ©rÃ© 5-7% C1â†’C2
   - L2 : Gain modÃ©rÃ© 5-6% C1â†’C2

3. **Facteur limitant** : **CapacitÃ©** des caches, pas leur organisation
   - 3 matrices = 384 kB
   - DL1 = 4 kB (ratio 96:1)
   - L2 = 32 kB (ratio 12:1)

### Recommandations

Pour amÃ©liorer les performances :
- Augmenter le L2 Ã  **512 kB - 1 MB** (contenir les 3 matrices)
- Augmenter le DL1 Ã  **32 kB** (optimiser cache blocking)
- Ajouter un cache L3 de **2-4 MB**
- Augmenter l'associativitÃ© du L2 Ã  **8-way ou 16-way**

## ğŸ“š RÃ©fÃ©rences

- [Documentation gem5](https://www.gem5.org/documentation/)
- [RISC-V ISA Specification](https://riscv.org/technical/specifications/)
- Hennessy & Patterson, *Computer Architecture: A Quantitative Approach*

## ğŸ‘¥ Auteur

**Votre Nom**  
ES201 - Architecture des Microprocesseurs  
ECE Paris, 2026

## ğŸ“„ Licence

Ce projet est rÃ©alisÃ© dans le cadre d'un TP acadÃ©mique.

## ğŸ™ Remerciements

- Ã‰quipe gem5 pour le simulateur
- Enseignants du cours ES201
- CommunautÃ© RISC-V
