TimeQuest Timing Analyzer report for BitClock
Thu Jan 01 12:45:07 2015
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Slow 1200mV 85C Model Metastability Report
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 26. Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 27. Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Clock to Output Times
 30. Minimum Clock to Output Times
 31. Slow 1200mV 0C Model Metastability Report
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 38. Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 39. Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'
 40. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Fast 1200mV 0C Model Metastability Report
 44. Multicorner Timing Analysis Summary
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Board Trace Model Assignments
 48. Input Transition Times
 49. Slow Corner Signal Integrity Metrics
 50. Fast Corner Signal Integrity Metrics
 51. Setup Transfers
 52. Hold Transfers
 53. Report TCCS
 54. Report RSKM
 55. Unconstrained Paths
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; BitClock                                           ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; Clock Name                                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                           ; Targets                                            ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+
; clk                                            ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                  ; { clk }                                            ;
; u1|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.928  ; 112.01 MHz ; 0.000 ; 4.464  ; 50.00      ; 25        ; 56          ;       ;        ;           ;            ; false    ; clk    ; u1|altpll_component|auto_generated|pll1|inclk[0] ; { u1|altpll_component|auto_generated|pll1|clk[0] } ;
+------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------------------------------------------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+------------+-----------------+------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                     ; Note ;
+------------+-----------------+------------------------------------------------+------+
; 242.42 MHz ; 242.42 MHz      ; u1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+------------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                    ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.803 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.359 ; 0.000         ;
+------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.219 ; 0.000         ;
; clk                                            ; 9.825 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                  ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 4.803 ; hCurrent[14] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.803 ; hCurrent[14] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 4.053      ;
; 4.868 ; hCurrent[3]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.994      ;
; 4.871 ; hCurrent[0]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.991      ;
; 4.876 ; hCurrent[14] ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.985      ;
; 4.876 ; hCurrent[14] ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.985      ;
; 4.876 ; hCurrent[14] ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.985      ;
; 4.876 ; hCurrent[14] ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.985      ;
; 4.987 ; hCurrent[4]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 4.987 ; hCurrent[4]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.869      ;
; 5.008 ; vCurrent[15] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.854      ;
; 5.023 ; hCurrent[5]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.023 ; hCurrent[5]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.833      ;
; 5.034 ; hCurrent[12] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.034 ; hCurrent[12] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.822      ;
; 5.035 ; vCurrent[15] ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.827      ;
; 5.048 ; hCurrent[4]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.813      ;
; 5.048 ; hCurrent[4]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.813      ;
; 5.048 ; hCurrent[4]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.813      ;
; 5.048 ; hCurrent[4]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.813      ;
; 5.072 ; hCurrent[5]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.789      ;
; 5.072 ; hCurrent[5]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.789      ;
; 5.072 ; hCurrent[5]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.789      ;
; 5.072 ; hCurrent[5]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.789      ;
; 5.091 ; hCurrent[0]  ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.771      ;
; 5.101 ; hCurrent[12] ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.760      ;
; 5.101 ; hCurrent[12] ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.760      ;
; 5.101 ; hCurrent[12] ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.760      ;
; 5.101 ; hCurrent[12] ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.760      ;
; 5.133 ; hCurrent[7]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.729      ;
; 5.135 ; hCurrent[8]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.135 ; hCurrent[8]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.721      ;
; 5.140 ; hCurrent[3]  ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.722      ;
; 5.163 ; vCurrent[14] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.699      ;
; 5.185 ; hCurrent[4]  ; dataEnable   ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.069     ; 3.669      ;
; 5.190 ; vCurrent[14] ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.672      ;
; 5.193 ; hCurrent[11] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.193 ; hCurrent[11] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.067     ; 3.663      ;
; 5.198 ; hCurrent[8]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.663      ;
; 5.198 ; hCurrent[8]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.663      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.359 ; red[0]       ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; vsync        ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; slot[2]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; slot[3]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.359 ; slot[1]      ; slot[1]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; hCurrent[10] ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; slot[0]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; cnt[0]       ; cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.383 ; slot[3]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.601      ;
; 0.413 ; hCurrent[10] ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.631      ;
; 0.413 ; slot[2]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.631      ;
; 0.415 ; hCurrent[10] ; hCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.633      ;
; 0.415 ; hCurrent[10] ; hCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.633      ;
; 0.416 ; slot[0]      ; slot[1]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.634      ;
; 0.419 ; slot[0]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.637      ;
; 0.550 ; cnt[11]      ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.550 ; cnt[9]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.550 ; cnt[2]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.768      ;
; 0.551 ; cnt[18]      ; cnt[18]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; cnt[15]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; cnt[12]      ; cnt[12]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; cnt[10]      ; cnt[10]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.551 ; cnt[7]       ; cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.769      ;
; 0.552 ; cnt[17]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.770      ;
; 0.552 ; cnt[14]      ; cnt[14]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.770      ;
; 0.552 ; cnt[8]       ; cnt[8]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.770      ;
; 0.553 ; cnt[16]      ; cnt[16]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; cnt[13]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; cnt[6]       ; cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.553 ; cnt[4]       ; cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.771      ;
; 0.554 ; cnt[22]      ; cnt[22]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.772      ;
; 0.554 ; cnt[20]      ; cnt[20]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.772      ;
; 0.555 ; cnt[5]       ; cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.555 ; cnt[3]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.773      ;
; 0.556 ; cnt[21]      ; cnt[21]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.774      ;
; 0.556 ; cnt[19]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.774      ;
; 0.563 ; cnt[0]       ; cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.781      ;
; 0.565 ; cnt[1]       ; cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.783      ;
; 0.570 ; vCurrent[13] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; vCurrent[5]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; hCurrent[13] ; hCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; hCurrent[5]  ; hCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; hCurrent[1]  ; hCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; vCurrent[15] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; vCurrent[11] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; hCurrent[15] ; hCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; hCurrent[11] ; hCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; hCurrent[6]  ; hCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; hCurrent[9]  ; hCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; vCurrent[9]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; vCurrent[2]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.573 ; hCurrent[2]  ; hCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; vCurrent[14] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; vCurrent[4]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; hCurrent[14] ; hCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; hCurrent[8]  ; hCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; hCurrent[4]  ; hCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.574 ; cnt[23]      ; cnt[23]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.792      ;
; 0.575 ; vCurrent[12] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; vCurrent[10] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.575 ; hCurrent[12] ; hCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.793      ;
; 0.592 ; vCurrent[7]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.810      ;
; 0.592 ; vCurrent[0]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.810      ;
; 0.606 ; slot[0]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.824      ;
; 0.636 ; slot[1]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.854      ;
; 0.668 ; slot[1]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.886      ;
; 0.695 ; slot[2]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.913      ;
; 0.699 ; slot[1]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.917      ;
; 0.825 ; cnt[10]      ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.043      ;
; 0.825 ; cnt[12]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.043      ;
; 0.825 ; cnt[2]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.043      ;
; 0.826 ; cnt[8]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.044      ;
; 0.826 ; cnt[14]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.044      ;
; 0.826 ; cnt[18]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.044      ;
; 0.827 ; cnt[6]       ; cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.045      ;
; 0.827 ; cnt[16]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.045      ;
; 0.827 ; cnt[4]       ; cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.045      ;
; 0.828 ; cnt[20]      ; cnt[21]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.046      ;
; 0.828 ; cnt[22]      ; cnt[23]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.046      ;
; 0.832 ; vCurrent[6]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.050      ;
; 0.834 ; vCurrent[6]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.052      ;
; 0.834 ; vCurrent[6]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.052      ;
; 0.836 ; vCurrent[6]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.054      ;
; 0.838 ; cnt[9]       ; cnt[10]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.056      ;
; 0.839 ; cnt[1]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.057      ;
; 0.839 ; cnt[11]      ; cnt[12]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.056      ;
; 0.839 ; cnt[7]       ; cnt[8]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.057      ;
; 0.839 ; cnt[15]      ; cnt[16]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.057      ;
; 0.840 ; cnt[17]      ; cnt[18]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.058      ;
; 0.840 ; cnt[13]      ; cnt[14]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.058      ;
; 0.840 ; cnt[9]       ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.058      ;
; 0.841 ; cnt[11]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.058      ;
; 0.841 ; cnt[1]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; cnt[7]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; cnt[15]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.059      ;
; 0.841 ; cnt[0]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.059      ;
; 0.842 ; cnt[5]       ; cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; cnt[3]       ; cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; cnt[13]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.060      ;
; 0.842 ; cnt[17]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.060      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                           ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[14]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[15]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[16]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[17]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[18]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[19]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[20]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[21]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[22]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[23]      ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[11] ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[12] ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[13] ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[14] ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[15] ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[1]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[2]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[4]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[5]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[6]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[8]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[9]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[1]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[3]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[6]  ;
; 4.219 ; 4.435        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[8]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]      ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]      ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dataEnable   ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[0]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[10] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[3]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[7]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; red[0]       ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[0]      ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[1]      ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[2]      ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[3]      ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[0]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[10] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[11] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[12] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[13] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[14] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[15] ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[2]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[4]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[5]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[7]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[9]  ;
; 4.220 ; 4.436        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync        ;
; 4.221 ; 4.437        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; green[1]     ;
; 4.221 ; 4.437        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync        ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; green[1]     ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync        ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; red[0]       ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[0]      ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[1]      ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[2]      ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[3]      ;
; 4.306 ; 4.490        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync        ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]      ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]      ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]       ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dataEnable   ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[0]  ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[10] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[3]  ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[7]  ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[0]  ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[10] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[11] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[12] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[13] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[14] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[15] ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[2]  ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[4]  ;
; 4.307 ; 4.491        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[5]  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.825  ; 9.825        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.173 ; 10.173       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 3.418 ; 3.422 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 5.367 ; 5.529 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 5.377 ; 5.539 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 6.205 ; 6.391 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 6.205 ; 6.391 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 6.293 ; 6.396 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 6.293 ; 6.396 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 6.395 ; 6.453 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 6.395 ; 6.453 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 2.986 ; 2.988 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 4.623 ; 4.723 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 4.633 ; 4.733 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 4.928 ; 5.016 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 4.928 ; 5.016 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 4.251 ; 4.380 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 4.251 ; 4.380 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 5.496 ; 5.537 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 5.496 ; 5.537 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                   ;
+-----------+-----------------+------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                     ; Note ;
+-----------+-----------------+------------------------------------------------+------+
; 268.1 MHz ; 268.1 MHz       ; u1|altpll_component|auto_generated|pll1|clk[0] ;      ;
+-----------+-----------------+------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 5.198 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.312 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.213 ; 0.000         ;
; clk                                            ; 9.785 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 5.198 ; hCurrent[14] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.198 ; hCurrent[14] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.664      ;
; 5.260 ; hCurrent[14] ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.608      ;
; 5.260 ; hCurrent[14] ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.608      ;
; 5.260 ; hCurrent[14] ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.608      ;
; 5.260 ; hCurrent[14] ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.608      ;
; 5.340 ; hCurrent[3]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.529      ;
; 5.343 ; hCurrent[4]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.343 ; hCurrent[4]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.519      ;
; 5.364 ; hCurrent[0]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.505      ;
; 5.388 ; hCurrent[5]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.388 ; hCurrent[5]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.474      ;
; 5.391 ; vCurrent[15] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.478      ;
; 5.402 ; vCurrent[15] ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.467      ;
; 5.403 ; hCurrent[12] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.403 ; hCurrent[12] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.459      ;
; 5.405 ; hCurrent[4]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.463      ;
; 5.405 ; hCurrent[4]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.463      ;
; 5.405 ; hCurrent[4]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.463      ;
; 5.405 ; hCurrent[4]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.463      ;
; 5.434 ; hCurrent[5]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.434      ;
; 5.434 ; hCurrent[5]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.434      ;
; 5.434 ; hCurrent[5]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.434      ;
; 5.434 ; hCurrent[5]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.434      ;
; 5.462 ; hCurrent[12] ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.406      ;
; 5.462 ; hCurrent[12] ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.406      ;
; 5.462 ; hCurrent[12] ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.406      ;
; 5.462 ; hCurrent[12] ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.406      ;
; 5.476 ; hCurrent[0]  ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.393      ;
; 5.491 ; hCurrent[8]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.491 ; hCurrent[8]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.371      ;
; 5.538 ; vCurrent[14] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.331      ;
; 5.546 ; hCurrent[11] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.546 ; hCurrent[11] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.061     ; 3.316      ;
; 5.549 ; vCurrent[14] ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.054     ; 3.320      ;
; 5.553 ; hCurrent[4]  ; dataEnable   ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.062     ; 3.308      ;
; 5.553 ; hCurrent[8]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.315      ;
; 5.553 ; hCurrent[8]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.315      ;
; 5.553 ; hCurrent[8]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.315      ;
; 5.553 ; hCurrent[8]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.055     ; 3.315      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.312 ; red[0]       ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vsync        ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slot[2]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slot[3]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; slot[1]      ; slot[1]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.320 ; slot[0]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.321 ; hCurrent[10] ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.321 ; cnt[0]       ; cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.519      ;
; 0.347 ; slot[3]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.364 ; slot[0]      ; slot[1]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.563      ;
; 0.365 ; slot[2]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.564      ;
; 0.368 ; slot[0]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.567      ;
; 0.369 ; hCurrent[10] ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.567      ;
; 0.371 ; hCurrent[10] ; hCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.569      ;
; 0.371 ; hCurrent[10] ; hCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.569      ;
; 0.494 ; cnt[11]      ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.494 ; cnt[9]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.692      ;
; 0.495 ; cnt[18]      ; cnt[18]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; cnt[15]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; cnt[12]      ; cnt[12]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.495 ; cnt[2]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.693      ;
; 0.496 ; cnt[17]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; cnt[10]      ; cnt[10]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.496 ; cnt[7]       ; cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.694      ;
; 0.497 ; cnt[14]      ; cnt[14]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.497 ; cnt[8]       ; cnt[8]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.695      ;
; 0.498 ; cnt[16]      ; cnt[16]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; cnt[13]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; cnt[6]       ; cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.498 ; cnt[4]       ; cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.696      ;
; 0.499 ; cnt[22]      ; cnt[22]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; cnt[20]      ; cnt[20]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.499 ; cnt[5]       ; cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.697      ;
; 0.500 ; cnt[21]      ; cnt[21]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.698      ;
; 0.500 ; cnt[3]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.698      ;
; 0.501 ; cnt[19]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.699      ;
; 0.509 ; cnt[0]       ; cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.707      ;
; 0.510 ; cnt[1]       ; cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.708      ;
; 0.512 ; vCurrent[13] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; vCurrent[5]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; hCurrent[13] ; hCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; hCurrent[5]  ; hCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; vCurrent[15] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; vCurrent[11] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; hCurrent[15] ; hCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; hCurrent[11] ; hCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; hCurrent[6]  ; hCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; hCurrent[1]  ; hCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.711      ;
; 0.515 ; vCurrent[2]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; hCurrent[2]  ; hCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; hCurrent[9]  ; hCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; cnt[23]      ; cnt[23]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; vCurrent[9]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.516 ; hCurrent[4]  ; hCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; vCurrent[12] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; vCurrent[14] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; vCurrent[4]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; hCurrent[14] ; hCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; hCurrent[12] ; hCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.517 ; hCurrent[8]  ; hCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; vCurrent[10] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.716      ;
; 0.530 ; vCurrent[0]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.728      ;
; 0.532 ; vCurrent[7]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.730      ;
; 0.540 ; slot[0]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.739      ;
; 0.566 ; slot[1]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.765      ;
; 0.595 ; slot[1]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.794      ;
; 0.617 ; slot[1]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.816      ;
; 0.618 ; slot[2]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.817      ;
; 0.739 ; cnt[2]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.937      ;
; 0.739 ; cnt[18]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.937      ;
; 0.740 ; vCurrent[6]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.939      ;
; 0.740 ; cnt[12]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.938      ;
; 0.741 ; cnt[10]      ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.939      ;
; 0.742 ; vCurrent[6]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.941      ;
; 0.742 ; vCurrent[6]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.941      ;
; 0.742 ; cnt[8]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.940      ;
; 0.742 ; cnt[14]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.940      ;
; 0.743 ; cnt[16]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.743 ; cnt[6]       ; cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.743 ; cnt[4]       ; cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.743 ; cnt[9]       ; cnt[10]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.941      ;
; 0.744 ; vCurrent[6]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; cnt[20]      ; cnt[21]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.942      ;
; 0.744 ; cnt[11]      ; cnt[12]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.941      ;
; 0.744 ; cnt[22]      ; cnt[23]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.942      ;
; 0.744 ; cnt[15]      ; cnt[16]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.942      ;
; 0.745 ; cnt[17]      ; cnt[18]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.943      ;
; 0.745 ; cnt[1]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.943      ;
; 0.745 ; cnt[7]       ; cnt[8]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.943      ;
; 0.747 ; cnt[13]      ; cnt[14]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.945      ;
; 0.748 ; cnt[5]       ; cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.946      ;
; 0.748 ; cnt[0]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.946      ;
; 0.749 ; cnt[3]       ; cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.947      ;
; 0.749 ; cnt[21]      ; cnt[22]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.947      ;
; 0.750 ; cnt[19]      ; cnt[20]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.948      ;
; 0.750 ; cnt[9]       ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.948      ;
; 0.751 ; cnt[11]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 0.948      ;
; 0.751 ; cnt[15]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.949      ;
; 0.752 ; cnt[1]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.950      ;
; 0.752 ; cnt[17]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.950      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 4.213 ; 4.429        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[1]  ;
; 4.213 ; 4.429        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[3]  ;
; 4.213 ; 4.429        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[6]  ;
; 4.213 ; 4.429        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[8]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dataEnable   ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[0]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[10] ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[11] ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[12] ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[13] ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[14] ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[15] ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[1]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[2]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[3]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[4]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[5]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[6]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[7]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[8]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[9]  ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; red[0]       ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[0]      ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[1]      ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[2]      ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[3]      ;
; 4.214 ; 4.430        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync        ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[14]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[15]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[16]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[17]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[18]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[19]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[20]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[21]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[22]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[23]      ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[0]  ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[10] ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[11] ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[12] ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[13] ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[14] ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[15] ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[2]  ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[4]  ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[5]  ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[7]  ;
; 4.215 ; 4.431        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[9]  ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]      ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]      ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]       ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; green[1]     ;
; 4.216 ; 4.432        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync        ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[14]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[15]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[16]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[17]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[18]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[19]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[20]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[21]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[22]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[23]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; green[1]     ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync        ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; red[0]       ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[0]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[1]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[2]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[3]      ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[0]  ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[10] ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[11] ;
; 4.312 ; 4.496        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[12] ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.785  ; 9.785        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.860  ; 9.860        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.139 ; 10.139       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.161 ; 10.161       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.212 ; 10.212       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 3.421 ; 3.381 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 5.227 ; 5.263 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 5.237 ; 5.273 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 6.010 ; 6.030 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 6.010 ; 6.030 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 6.012 ; 6.054 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 6.012 ; 6.054 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 6.181 ; 6.108 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 6.181 ; 6.108 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 3.037 ; 2.997 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 4.563 ; 4.551 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 4.573 ; 4.561 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 4.841 ; 4.815 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 4.841 ; 4.815 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 4.205 ; 4.270 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 4.205 ; 4.270 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 5.381 ; 5.299 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 5.381 ; 5.299 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                     ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 6.557 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                      ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.188 ; 0.000         ;
+------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                       ;
+------------------------------------------------+-------+---------------+
; Clock                                          ; Slack ; End Point TNS ;
+------------------------------------------------+-------+---------------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; 4.248 ; 0.000         ;
; clk                                            ; 9.585 ; 0.000         ;
+------------------------------------------------+-------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                   ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 6.557 ; hCurrent[3]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.323      ;
; 6.558 ; hCurrent[0]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.322      ;
; 6.588 ; hCurrent[14] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.588 ; hCurrent[14] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.287      ;
; 6.636 ; vCurrent[15] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.244      ;
; 6.643 ; hCurrent[14] ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.236      ;
; 6.643 ; hCurrent[14] ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.236      ;
; 6.643 ; hCurrent[14] ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.236      ;
; 6.643 ; hCurrent[14] ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.236      ;
; 6.650 ; vCurrent[15] ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.230      ;
; 6.702 ; hCurrent[4]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.702 ; hCurrent[4]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.173      ;
; 6.703 ; hCurrent[12] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.703 ; hCurrent[12] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.172      ;
; 6.709 ; hCurrent[3]  ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.171      ;
; 6.710 ; hCurrent[0]  ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.170      ;
; 6.712 ; hCurrent[7]  ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.168      ;
; 6.716 ; hCurrent[5]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.716 ; hCurrent[5]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.159      ;
; 6.729 ; vCurrent[14] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.151      ;
; 6.743 ; vCurrent[14] ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.137      ;
; 6.757 ; hCurrent[4]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.122      ;
; 6.757 ; hCurrent[4]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.122      ;
; 6.757 ; hCurrent[4]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.122      ;
; 6.757 ; hCurrent[4]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.122      ;
; 6.758 ; hCurrent[12] ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.121      ;
; 6.758 ; hCurrent[12] ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.121      ;
; 6.758 ; hCurrent[12] ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.121      ;
; 6.758 ; hCurrent[12] ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.121      ;
; 6.770 ; hCurrent[10] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.770 ; hCurrent[10] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.113      ;
; 6.771 ; hCurrent[5]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.108      ;
; 6.771 ; hCurrent[5]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.108      ;
; 6.771 ; hCurrent[5]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.108      ;
; 6.771 ; hCurrent[5]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.036     ; 2.108      ;
; 6.772 ; vCurrent[11] ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.035     ; 2.108      ;
; 6.784 ; hCurrent[11] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.784 ; hCurrent[11] ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.040     ; 2.091      ;
; 6.786 ; hCurrent[7]  ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.097      ;
; 6.786 ; hCurrent[7]  ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 8.928        ; -0.032     ; 2.097      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                                                                                    ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock                                   ; Latch Clock                                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+
; 0.188 ; red[0]       ; red[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; vsync        ; vsync        ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; slot[2]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; slot[3]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; slot[1]      ; slot[1]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; hCurrent[10] ; hCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; slot[0]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.195 ; cnt[0]       ; cnt[0]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.314      ;
; 0.200 ; slot[3]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.319      ;
; 0.219 ; slot[0]      ; slot[1]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.338      ;
; 0.223 ; hCurrent[10] ; hCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.342      ;
; 0.223 ; slot[2]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.342      ;
; 0.224 ; slot[0]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.343      ;
; 0.227 ; hCurrent[10] ; hCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.346      ;
; 0.227 ; hCurrent[10] ; hCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.346      ;
; 0.294 ; cnt[12]      ; cnt[12]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; cnt[11]      ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; cnt[9]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.413      ;
; 0.294 ; cnt[2]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.413      ;
; 0.295 ; cnt[18]      ; cnt[18]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; cnt[15]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; cnt[14]      ; cnt[14]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; cnt[10]      ; cnt[10]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; cnt[8]       ; cnt[8]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; cnt[7]       ; cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.295 ; cnt[4]       ; cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; cnt[22]      ; cnt[22]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[20]      ; cnt[20]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[17]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[16]      ; cnt[16]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[13]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[6]       ; cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[5]       ; cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.296 ; cnt[3]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.415      ;
; 0.297 ; cnt[21]      ; cnt[21]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.297 ; cnt[19]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.416      ;
; 0.301 ; cnt[1]       ; cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.420      ;
; 0.302 ; cnt[0]       ; cnt[1]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.421      ;
; 0.305 ; vCurrent[13] ; vCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; vCurrent[15] ; vCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; hCurrent[13] ; hCurrent[13] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; hCurrent[15] ; hCurrent[15] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; hCurrent[5]  ; hCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; hCurrent[1]  ; hCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; vCurrent[11] ; vCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; vCurrent[5]  ; vCurrent[5]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; hCurrent[11] ; hCurrent[11] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; hCurrent[6]  ; hCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; vCurrent[9]  ; vCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; vCurrent[2]  ; vCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; hCurrent[2]  ; hCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; hCurrent[9]  ; hCurrent[9]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; hCurrent[8]  ; hCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; vCurrent[12] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; vCurrent[14] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; vCurrent[4]  ; vCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; hCurrent[14] ; hCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; hCurrent[12] ; hCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; hCurrent[4]  ; hCurrent[4]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.308 ; cnt[23]      ; cnt[23]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.427      ;
; 0.309 ; vCurrent[10] ; vCurrent[10] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.428      ;
; 0.317 ; vCurrent[0]  ; vCurrent[0]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.436      ;
; 0.318 ; vCurrent[7]  ; vCurrent[7]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.437      ;
; 0.323 ; slot[0]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.442      ;
; 0.348 ; slot[1]      ; slot[3]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.467      ;
; 0.368 ; slot[1]      ; slot[2]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.487      ;
; 0.377 ; slot[2]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.496      ;
; 0.378 ; slot[1]      ; slot[0]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.497      ;
; 0.443 ; cnt[12]      ; cnt[13]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.562      ;
; 0.443 ; cnt[2]       ; cnt[3]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.562      ;
; 0.444 ; vCurrent[6]  ; vCurrent[8]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.564      ;
; 0.444 ; cnt[10]      ; cnt[11]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; cnt[8]       ; cnt[9]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; cnt[14]      ; cnt[15]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; cnt[4]       ; cnt[5]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.563      ;
; 0.444 ; cnt[18]      ; cnt[19]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.563      ;
; 0.445 ; cnt[6]       ; cnt[7]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.564      ;
; 0.445 ; cnt[16]      ; cnt[17]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.564      ;
; 0.445 ; cnt[20]      ; cnt[21]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.564      ;
; 0.445 ; cnt[22]      ; cnt[23]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.564      ;
; 0.448 ; vCurrent[6]  ; vCurrent[3]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.448 ; vCurrent[6]  ; vCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.568      ;
; 0.449 ; vCurrent[6]  ; vCurrent[1]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; cnt[9]       ; cnt[10]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.571      ;
; 0.453 ; cnt[11]      ; cnt[12]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.571      ;
; 0.453 ; cnt[1]       ; cnt[2]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.572      ;
; 0.453 ; cnt[7]       ; cnt[8]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.572      ;
; 0.453 ; cnt[15]      ; cnt[16]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.572      ;
; 0.454 ; hCurrent[5]  ; hCurrent[6]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; hCurrent[1]  ; hCurrent[2]  ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; vCurrent[13] ; vCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; hCurrent[13] ; hCurrent[14] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt[17]      ; cnt[18]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt[13]      ; cnt[14]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt[3]       ; cnt[4]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.454 ; cnt[5]       ; cnt[6]       ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.573      ;
; 0.455 ; vCurrent[11] ; vCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; hCurrent[11] ; hCurrent[12] ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt[21]      ; cnt[22]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
; 0.455 ; cnt[19]      ; cnt[20]      ; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.574      ;
+-------+--------------+--------------+------------------------------------------------+------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'u1|altpll_component|auto_generated|pll1|clk[0]'                                            ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                          ; Clock Edge ; Target       ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[0]  ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[10] ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[11] ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[12] ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[13] ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[14] ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[15] ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[2]  ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[4]  ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[5]  ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[7]  ;
; 4.248 ; 4.464        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[9]  ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]      ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]      ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dataEnable   ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; green[1]     ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[0]  ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[10] ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[3]  ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[7]  ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hsync        ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; red[0]       ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[0]      ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[1]      ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[2]      ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; slot[3]      ;
; 4.249 ; 4.465        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vsync        ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[14]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[15]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[16]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[17]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[18]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[19]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[20]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[21]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[22]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[23]      ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[11] ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[12] ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[13] ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[14] ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[15] ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[1]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[2]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[4]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[5]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[6]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[8]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[9]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[1]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[3]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[6]  ;
; 4.250 ; 4.466        ; 0.216          ; High Pulse Width ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vCurrent[8]  ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[0]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[10]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[11]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[12]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[13]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[14]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[15]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[16]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[17]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[18]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[19]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[1]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[20]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[21]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[22]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[23]      ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[2]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[3]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[4]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[5]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[6]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[7]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[8]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; cnt[9]       ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; dataEnable   ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[0]  ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[10] ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[11] ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[12] ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[13] ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[14] ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[15] ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[1]  ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[2]  ;
; 4.276 ; 4.460        ; 0.184          ; Low Pulse Width  ; u1|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; hCurrent[3]  ;
+-------+--------------+----------------+------------------+------------------------------------------------+------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.585  ; 9.585        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.618  ; 9.618        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                              ;
; 9.628  ; 9.628        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                              ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                              ;
; 10.371 ; 10.371       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.382 ; 10.382       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                              ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; u1|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 2.021 ; 2.080 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 3.225 ; 3.456 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 3.235 ; 3.466 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 3.715 ; 3.975 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 3.715 ; 3.975 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 3.812 ; 3.968 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 3.812 ; 3.968 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 3.876 ; 4.045 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 3.876 ; 4.045 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 1.763 ; 1.819 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 2.792 ; 2.977 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 2.802 ; 2.987 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 2.977 ; 3.134 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 2.977 ; 3.134 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 2.591 ; 2.767 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 2.591 ; 2.767 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 3.338 ; 3.503 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 3.338 ; 3.503 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Clock                                           ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack                                ; 4.803 ; 0.188 ; N/A      ; N/A     ; 4.213               ;
;  clk                                            ; N/A   ; N/A   ; N/A      ; N/A     ; 9.585               ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; 4.803 ; 0.188 ; N/A      ; N/A     ; 4.213               ;
; Design-wide TNS                                 ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk                                            ; N/A   ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  u1|altpll_component|auto_generated|pll1|clk[0] ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-------------------------------------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 3.421 ; 3.422 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 5.367 ; 5.529 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 5.377 ; 5.539 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 6.205 ; 6.391 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 6.205 ; 6.391 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 6.293 ; 6.396 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 6.293 ; 6.396 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 6.395 ; 6.453 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 6.395 ; 6.453 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                ;
+---------------+------------+-------+-------+------------+------------------------------------------------+
; LED_indicator ; clk        ; 1.763 ; 1.819 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0         ; clk        ; 2.792 ; 2.977 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair0(n)      ; clk        ; 2.802 ; 2.987 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1         ; clk        ; 2.977 ; 3.134 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair1(n)      ; clk        ; 2.977 ; 3.134 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2         ; clk        ; 2.591 ; 2.767 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pair2(n)      ; clk        ; 2.591 ; 2.767 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK       ; clk        ; 3.338 ; 3.503 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
; pairCLK(n)    ; clk        ; 3.338 ; 3.503 ; Rise       ; u1|altpll_component|auto_generated|pll1|clk[0] ;
+---------------+------------+-------+-------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pair2         ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; pair1         ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; pair0         ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; pairCLK       ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; LED_indicator ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pair2(n)      ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; pair1(n)      ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; pair0(n)      ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
; pairCLK(n)    ; Bus LVDS     ; 0 in              ; 0 H/in                  ; 0 F/in                  ; 47 Ohm        ; 56 Ohm              ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; 56 Ohm             ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pair2         ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; pair1         ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; pair0         ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; pairCLK       ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; LED_indicator ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
; pair2(n)      ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; pair1(n)      ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; pair0(n)      ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
; pairCLK(n)    ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.48 V                       ; -1.48 V                      ; -                   ; -                   ; -                                    ; -                                    ; 1.35e-09 s                  ; 1.35e-09 s                  ; Yes                        ; Yes                        ; 0.34 V                      ; -0.34 V                     ; -                  ; -                  ; -                                   ; -                                   ; 1.35e-09 s                 ; 1.35e-09 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pair2         ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; pair1         ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; pair0         ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; pairCLK       ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; LED_indicator ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
; pair2(n)      ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; pair1(n)      ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; pair0(n)      ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
; pairCLK(n)    ; Bus LVDS     ; 0 s                 ; 0 s                 ; 1.91 V                       ; -1.91 V                      ; -                   ; -                   ; -                                    ; -                                    ; 8.12e-10 s                  ; 8.12e-10 s                  ; Yes                        ; Yes                        ; 0.437 V                     ; -0.437 V                    ; -                  ; -                  ; -                                   ; -                                   ; 8.12e-10 s                 ; 8.12e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                             ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1239     ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                              ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; From Clock                                     ; To Clock                                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
; u1|altpll_component|auto_generated|pll1|clk[0] ; u1|altpll_component|auto_generated|pll1|clk[0] ; 1239     ; 0        ; 0        ; 0        ;
+------------------------------------------------+------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 33    ; 33   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jan 01 12:44:58 2015
Info: Command: quartus_sta BitClock -c BitClock
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'BitClock.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {u1|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 56 -duty_cycle 50.00 -name {u1|altpll_component|auto_generated|pll1|clk[0]} {u1|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 4.803
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.803               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.359               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.219               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.825               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 5.198
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.198               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.213               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.785               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.557
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.557               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case hold slack is 0.188
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.188               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.248               0.000 u1|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.585               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 490 megabytes
    Info: Processing ended: Thu Jan 01 12:45:07 2015
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:03


