{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "alu_control_tb": [
        "alu_control_tb",
        "tqqig",
        "module",
        2
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ]
}