TimeQuest Timing Analyzer report for UART_TX
Tue Nov 15 21:55:16 2016
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'CLK'
 12. Slow 1200mV 85C Model Hold: 'CLK'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Slow 1200mV 85C Model Metastability Report
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Hold: 'CLK'
 25. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1200mV 0C Model Metastability Report
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'CLK'
 35. Fast 1200mV 0C Model Hold: 'CLK'
 36. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Fast 1200mV 0C Model Metastability Report
 40. Multicorner Timing Analysis Summary
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Board Trace Model Assignments
 44. Input Transition Times
 45. Signal Integrity Metrics (Slow 1200mv 0c Model)
 46. Signal Integrity Metrics (Slow 1200mv 85c Model)
 47. Signal Integrity Metrics (Fast 1200mv 0c Model)
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; UART_TX                                           ;
; Device Family      ; Cyclone IV E                                      ;
; Device Name        ; EP4CE40F23C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 313.97 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -2.185 ; -69.903            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.342 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -48.000                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                        ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.185 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.427     ; 2.753      ;
; -2.090 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.426     ; 2.659      ;
; -2.060 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.432     ; 2.623      ;
; -2.024 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.287      ; 3.306      ;
; -2.010 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.941      ;
; -1.993 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.920      ;
; -1.970 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.247      ;
; -1.966 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.243      ;
; -1.965 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.431     ; 2.529      ;
; -1.924 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.856      ;
; -1.911 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.287      ; 3.193      ;
; -1.907 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.840      ;
; -1.898 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.826      ;
; -1.897 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.287      ; 3.179      ;
; -1.888 ; CTL_MODULE:U3|Count_Sec[20]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.427     ; 2.456      ;
; -1.881 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.813      ;
; -1.870 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.801      ;
; -1.867 ; CTL_MODULE:U3|Count_Sec[25]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.434      ;
; -1.866 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.793      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.857 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.789      ;
; -1.856 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.133      ;
; -1.855 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.786      ;
; -1.855 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.786      ;
; -1.854 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.426     ; 2.423      ;
; -1.853 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.130      ;
; -1.852 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.426     ; 2.421      ;
; -1.849 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.777      ;
; -1.849 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.777      ;
; -1.846 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[7]                   ; CLK          ; CLK         ; 1.000        ; -0.426     ; 2.415      ;
; -1.843 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.120      ;
; -1.839 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.116      ;
; -1.839 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.116      ;
; -1.837 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.764      ;
; -1.834 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.752      ;
; -1.832 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 1.000        ; -0.072     ; 2.755      ;
; -1.831 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.758      ;
; -1.827 ; CTL_MODULE:U3|Count_Sec[24]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.759      ;
; -1.823 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.750      ;
; -1.823 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.750      ;
; -1.813 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.746      ;
; -1.812 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.743      ;
; -1.802 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.735      ;
; -1.802 ; CTL_MODULE:U3|Count_Sec[11]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.729      ;
; -1.793 ; CTL_MODULE:U3|Count_Sec[20]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.426     ; 2.362      ;
; -1.790 ; CTL_MODULE:U3|Count_Sec[22]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.357      ;
; -1.789 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 1.000        ; 0.287      ; 3.071      ;
; -1.787 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.718      ;
; -1.785 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.712      ;
; -1.782 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.713      ;
; -1.772 ; CTL_MODULE:U3|Count_Sec[25]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.427     ; 2.340      ;
; -1.758 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.035      ;
; -1.757 ; CTL_MODULE:U3|Count_Sec[17]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.428     ; 2.324      ;
; -1.755 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.683      ;
; -1.755 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.683      ;
; -1.754 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[17]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.672      ;
; -1.754 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.672      ;
; -1.753 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.671      ;
; -1.753 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.684      ;
; -1.746 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; -0.077     ; 2.664      ;
; -1.744 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.672      ;
; -1.742 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.670      ;
; -1.739 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.666      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.738 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.670      ;
; -1.736 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.664      ;
; -1.732 ; CTL_MODULE:U3|Count_Sec[4]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.659      ;
; -1.732 ; CTL_MODULE:U3|Count_Sec[24]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.062     ; 2.665      ;
; -1.731 ; CTL_MODULE:U3|Count_Sec[4]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.008      ;
; -1.731 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.008      ;
; -1.730 ; CTL_MODULE:U3|Count_Sec[18]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.063     ; 2.662      ;
; -1.729 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.006      ;
; -1.729 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.431     ; 2.293      ;
; -1.727 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.004      ;
; -1.727 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.431     ; 2.291      ;
; -1.726 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.282      ; 3.003      ;
; -1.725 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 1.000        ; -0.064     ; 2.656      ;
; -1.722 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.067     ; 2.650      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                         ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.342 ; CTL_MODULE:U3|isEn                           ; CTL_MODULE:U3|isEn                           ; CLK          ; CLK         ; 0.000        ; 0.078      ; 0.577      ;
; 0.357 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.577      ;
; 0.388 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.608      ;
; 0.403 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.623      ;
; 0.404 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.624      ;
; 0.556 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.776      ;
; 0.557 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.777      ;
; 0.558 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.778      ;
; 0.561 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.781      ;
; 0.564 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.784      ;
; 0.565 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.785      ;
; 0.568 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.788      ;
; 0.568 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[16]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[9]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; CTL_MODULE:U3|Count_Sec[11]                  ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[18]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; CTL_MODULE:U3|Count_Sec[24]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.789      ;
; 0.570 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[1]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.790      ;
; 0.571 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; CTL_MODULE:U3|Count_Sec[6]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.793      ;
; 0.581 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.801      ;
; 0.586 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[0]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.806      ;
; 0.586 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.806      ;
; 0.591 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.811      ;
; 0.594 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.814      ;
; 0.594 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 0.814      ;
; 0.831 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.051      ;
; 0.832 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.052      ;
; 0.839 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.059      ;
; 0.842 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.063      ;
; 0.843 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.064      ;
; 0.844 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.065      ;
; 0.845 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.065      ;
; 0.847 ; CTL_MODULE:U3|Count_Sec[21]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.077      ; 1.081      ;
; 0.847 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.067      ;
; 0.848 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.068      ;
; 0.850 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.070      ;
; 0.853 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.073      ;
; 0.855 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.075      ;
; 0.856 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.076      ;
; 0.856 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[1]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.076      ;
; 0.857 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[9]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.077      ;
; 0.858 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[18]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.078      ;
; 0.858 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.078      ;
; 0.858 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.078      ;
; 0.859 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.079      ;
; 0.860 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.080      ;
; 0.861 ; CTL_MODULE:U3|Count_Sec[6]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.081      ;
; 0.862 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.082      ;
; 0.863 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.083      ;
; 0.876 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.096      ;
; 0.880 ; CTL_MODULE:U3|Count_Sec[11]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.464      ;
; 0.880 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.464      ;
; 0.884 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.468      ;
; 0.894 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.478      ;
; 0.895 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.479      ;
; 0.898 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.427      ; 1.482      ;
; 0.906 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[17]                  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.491      ;
; 0.930 ; CTL_MODULE:U3|Count_Sec[24]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.515      ;
; 0.940 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.160      ;
; 0.941 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.161      ;
; 0.943 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.163      ;
; 0.944 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.164      ;
; 0.949 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.169      ;
; 0.951 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.171      ;
; 0.952 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.174      ;
; 0.954 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.174      ;
; 0.954 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.175      ;
; 0.955 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.175      ;
; 0.956 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.176      ;
; 0.956 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.176      ;
; 0.957 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.063      ; 1.177      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                             ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[16]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[17]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[18]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[19]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[20]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[21]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[22]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[23]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[24]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[25]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|isEn                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[12]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[17]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[20]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[21]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[22]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[23]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[25]                  ;
; 0.173  ; 0.357        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|isEn                           ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[13]                  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[14]                  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[15]                  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[7]                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[0]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[10]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[11]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[16]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[18]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[19]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[1]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[24]                  ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[2]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[3]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[4]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[5]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[6]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[8]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[9]                   ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                  ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[12]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[17]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[20]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[21]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[22]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[23]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[25]|clk                         ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|isEn|clk                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 7.088 ; 7.051 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 6.853 ; 6.820 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 351.86 MHz ; 250.0 MHz       ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.842 ; -57.046           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.298 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -48.000                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                         ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.842 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.448      ;
; -1.760 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.366      ;
; -1.737 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 2.339      ;
; -1.665 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.603      ;
; -1.657 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.593      ;
; -1.655 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 2.257      ;
; -1.636 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.896      ;
; -1.611 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.868      ;
; -1.580 ; CTL_MODULE:U3|Count_Sec[20]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.186      ;
; -1.580 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.837      ;
; -1.575 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.511      ;
; -1.567 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.506      ;
; -1.566 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.566 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.504      ;
; -1.565 ; CTL_MODULE:U3|Count_Sec[25]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.170      ;
; -1.562 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.501      ;
; -1.560 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.498      ;
; -1.555 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.161      ;
; -1.553 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.813      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.552 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.158      ;
; -1.552 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.492      ;
; -1.550 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[7]                   ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.156      ;
; -1.549 ; CTL_MODULE:U3|Count_Sec[24]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.489      ;
; -1.538 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.265      ; 2.798      ;
; -1.527 ; CTL_MODULE:U3|Count_Sec[11]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.463      ;
; -1.526 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 1.000        ; -0.065     ; 2.456      ;
; -1.526 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.465      ;
; -1.524 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.460      ;
; -1.521 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 1.000        ; -0.069     ; 2.447      ;
; -1.521 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.459      ;
; -1.518 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.454      ;
; -1.514 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.450      ;
; -1.513 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.770      ;
; -1.511 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.447      ;
; -1.506 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.442      ;
; -1.503 ; CTL_MODULE:U3|Count_Sec[22]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.108      ;
; -1.501 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.758      ;
; -1.498 ; CTL_MODULE:U3|Count_Sec[20]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.389     ; 2.104      ;
; -1.497 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.754      ;
; -1.491 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.430      ;
; -1.490 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.428      ;
; -1.488 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.424      ;
; -1.483 ; CTL_MODULE:U3|Count_Sec[25]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.088      ;
; -1.482 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.739      ;
; -1.480 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.056     ; 2.419      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.478 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.418      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.410      ;
; -1.470 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.406      ;
; -1.469 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.262      ; 2.726      ;
; -1.469 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.407      ;
; -1.467 ; CTL_MODULE:U3|Count_Sec[24]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.407      ;
; -1.462 ; CTL_MODULE:U3|Count_Sec[17]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.390     ; 2.067      ;
; -1.452 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[17]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.379      ;
; -1.452 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.379      ;
; -1.451 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.378      ;
; -1.450 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 2.052      ;
; -1.447 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.393     ; 2.049      ;
; -1.445 ; CTL_MODULE:U3|Count_Sec[18]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.055     ; 2.385      ;
; -1.445 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.057     ; 2.383      ;
; -1.445 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[7]                   ; CLK          ; CLK         ; 1.000        ; -0.393     ; 2.047      ;
; -1.445 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; -0.068     ; 2.372      ;
; -1.445 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.381      ;
; -1.442 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.059     ; 2.378      ;
; -1.440 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 1.000        ; 0.264      ; 2.699      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.298 ; CTL_MODULE:U3|isEn                           ; CTL_MODULE:U3|isEn                           ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.511      ;
; 0.311 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.511      ;
; 0.346 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.545      ;
; 0.353 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.553      ;
; 0.357 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.557      ;
; 0.500 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.701      ;
; 0.505 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.704      ;
; 0.508 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.707      ;
; 0.508 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.707      ;
; 0.510 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.709      ;
; 0.511 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[16]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.710      ;
; 0.512 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; CTL_MODULE:U3|Count_Sec[11]                  ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[18]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.711      ;
; 0.513 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[1]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[9]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.513 ; CTL_MODULE:U3|Count_Sec[24]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.712      ;
; 0.515 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.714      ;
; 0.516 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.516 ; CTL_MODULE:U3|Count_Sec[6]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.715      ;
; 0.517 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.517 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.716      ;
; 0.518 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.718      ;
; 0.522 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.722      ;
; 0.526 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[0]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.725      ;
; 0.531 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.730      ;
; 0.532 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.732      ;
; 0.534 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.734      ;
; 0.744 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.943      ;
; 0.747 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.946      ;
; 0.751 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.950      ;
; 0.752 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.951      ;
; 0.754 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.953      ;
; 0.755 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.954      ;
; 0.755 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.954      ;
; 0.756 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.955      ;
; 0.757 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.956      ;
; 0.758 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.957      ;
; 0.758 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.957      ;
; 0.760 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.959      ;
; 0.760 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[1]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.959      ;
; 0.761 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[9]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.960      ;
; 0.761 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.960      ;
; 0.764 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.963      ;
; 0.764 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.963      ;
; 0.765 ; CTL_MODULE:U3|Count_Sec[21]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.069      ; 0.978      ;
; 0.765 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.964      ;
; 0.765 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.964      ;
; 0.766 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.965      ;
; 0.766 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.965      ;
; 0.767 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[18]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.966      ;
; 0.767 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.966      ;
; 0.768 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.967      ;
; 0.771 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.970      ;
; 0.772 ; CTL_MODULE:U3|Count_Sec[6]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.971      ;
; 0.772 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.971      ;
; 0.773 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.972      ;
; 0.773 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.972      ;
; 0.776 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.309      ;
; 0.781 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 0.980      ;
; 0.785 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.318      ;
; 0.787 ; CTL_MODULE:U3|Count_Sec[11]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.320      ;
; 0.787 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.320      ;
; 0.792 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 0.000        ; 0.056      ; 0.992      ;
; 0.796 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.329      ;
; 0.797 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[17]                  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.331      ;
; 0.797 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.389      ; 1.330      ;
; 0.819 ; CTL_MODULE:U3|Count_Sec[24]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.353      ;
; 0.833 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.032      ;
; 0.834 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.056      ; 1.034      ;
; 0.840 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.039      ;
; 0.841 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.040      ;
; 0.843 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.042      ;
; 0.844 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.043      ;
; 0.844 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.043      ;
; 0.845 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.044      ;
; 0.847 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.046      ;
; 0.847 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.046      ;
; 0.848 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.047      ;
; 0.849 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.048      ;
; 0.851 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.050      ;
; 0.851 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.050      ;
; 0.852 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.051      ;
; 0.853 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.055      ; 1.052      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[16]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[17]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[18]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[19]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[20]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[21]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[22]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[23]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[24]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[25]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|isEn                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[0]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[10]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[11]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[13]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[14]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[15]                  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[1]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[2]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[3]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[4]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[5]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[6]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[7]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[8]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[9]                   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ;
; 0.205  ; 0.389        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[16]                  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[18]                  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[19]                  ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[24]                  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[12]                  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[20]                  ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[21]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[17]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[22]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[23]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[25]                  ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|isEn                           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                  ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|U2|rTX|clk                                ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|U2|state_index[0]|clk                     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|U2|state_index[1]|clk                     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|U2|state_index[2]|clk                     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U4|U2|state_index[3]|clk                     ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[0]|clk                          ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[10]|clk                         ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[11]|clk                         ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 6.377 ; 6.351 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 6.154 ; 6.130 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -0.794 ; -20.819           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -50.649                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                         ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.794 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.546      ;
; -0.758 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.900      ;
; -0.741 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.239     ; 1.489      ;
; -0.731 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.484      ;
; -0.724 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.671      ;
; -0.708 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.847      ;
; -0.707 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.655      ;
; -0.694 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.833      ;
; -0.691 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.833      ;
; -0.686 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.636      ;
; -0.678 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.427      ;
; -0.674 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.816      ;
; -0.670 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.621      ;
; -0.661 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.609      ;
; -0.659 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.609      ;
; -0.641 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.780      ;
; -0.636 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.583      ;
; -0.631 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.578      ;
; -0.629 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.768      ;
; -0.629 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.576      ;
; -0.628 ; CTL_MODULE:U3|Count_Sec[20]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.380      ;
; -0.627 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.766      ;
; -0.624 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.763      ;
; -0.620 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.759      ;
; -0.620 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.568      ;
; -0.615 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.566      ;
; -0.614 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.561      ;
; -0.609 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.556      ;
; -0.606 ; CTL_MODULE:U3|Count_Sec[25]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.357      ;
; -0.606 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.554      ;
; -0.604 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.555      ;
; -0.604 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.745      ;
; -0.602 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.545      ;
; -0.602 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.550      ;
; -0.597 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.350      ;
; -0.596 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.349      ;
; -0.595 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.542      ;
; -0.591 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.539      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.590 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[7]                   ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.343      ;
; -0.590 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 1.000        ; -0.037     ; 1.540      ;
; -0.587 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.534      ;
; -0.586 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.534      ;
; -0.575 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.714      ;
; -0.569 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.517      ;
; -0.568 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.516      ;
; -0.568 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.516      ;
; -0.567 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.706      ;
; -0.567 ; CTL_MODULE:U3|Count_Sec[11]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.514      ;
; -0.566 ; CTL_MODULE:U3|Count_Sec[4]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.513      ;
; -0.566 ; CTL_MODULE:U3|Count_Sec[5]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.514      ;
; -0.565 ; CTL_MODULE:U3|Count_Sec[20]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.234     ; 1.318      ;
; -0.565 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.513      ;
; -0.562 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.701      ;
; -0.562 ; CTL_MODULE:U3|Count_Sec[24]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.513      ;
; -0.561 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 1.000        ; -0.044     ; 1.504      ;
; -0.559 ; CTL_MODULE:U3|Count_Sec[22]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.310      ;
; -0.557 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.505      ;
; -0.557 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.504      ;
; -0.555 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.503      ;
; -0.554 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[17]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.498      ;
; -0.554 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.498      ;
; -0.554 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.502      ;
; -0.554 ; CTL_MODULE:U3|Count_Sec[1]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.692      ;
; -0.553 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.497      ;
; -0.553 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.692      ;
; -0.551 ; CTL_MODULE:U3|Count_Sec[4]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.690      ;
; -0.551 ; CTL_MODULE:U3|Count_Sec[0]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.499      ;
; -0.550 ; CTL_MODULE:U3|Count_Sec[17]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.236     ; 1.301      ;
; -0.549 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 1.000        ; -0.048     ; 1.488      ;
; -0.546 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.494      ;
; -0.546 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]  ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.494      ;
; -0.546 ; CTL_MODULE:U3|Count_Sec[21]                 ; CTL_MODULE:U3|Count_Sec[23]                  ; CLK          ; CLK         ; 1.000        ; -0.043     ; 1.490      ;
; -0.545 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[22]                  ; CLK          ; CLK         ; 1.000        ; 0.152      ; 1.684      ;
; -0.544 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 1.000        ; 0.155      ; 1.686      ;
; -0.544 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.293      ;
; -0.543 ; CTL_MODULE:U3|Count_Sec[25]                 ; CTL_MODULE:U3|Count_Sec[14]                  ; CLK          ; CLK         ; 1.000        ; -0.235     ; 1.295      ;
; -0.543 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.292      ;
; -0.541 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.489      ;
; -0.537 ; CTL_MODULE:U3|Count_Sec[12]                 ; CTL_MODULE:U3|Count_Sec[7]                   ; CLK          ; CLK         ; 1.000        ; -0.238     ; 1.286      ;
; -0.534 ; CTL_MODULE:U3|Count_Sec[7]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 1.000        ; 0.154      ; 1.675      ;
; -0.532 ; CTL_MODULE:U3|Count_Sec[19]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.483      ;
; -0.532 ; CTL_MODULE:U3|Count_Sec[2]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.480      ;
; -0.532 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 1.000        ; 0.151      ; 1.670      ;
; -0.530 ; CTL_MODULE:U3|Count_Sec[3]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.477      ;
; -0.527 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[15]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.475      ;
; -0.526 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[13]                  ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.474      ;
; -0.521 ; CTL_MODULE:U3|Count_Sec[18]                 ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 1.000        ; -0.036     ; 1.472      ;
; -0.520 ; CTL_MODULE:U3|Count_Sec[6]                  ; CTL_MODULE:U3|Count_Sec[7]                   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.468      ;
+--------+---------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                          ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; CTL_MODULE:U3|isEn                           ; CTL_MODULE:U3|isEn                           ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.203 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.324      ;
; 0.213 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.334      ;
; 0.214 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.335      ;
; 0.297 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.420      ;
; 0.302 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; CTL_MODULE:U3|Count_Sec[11]                  ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[1]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[9]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[16]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[18]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; CTL_MODULE:U3|Count_Sec[24]                  ; CTL_MODULE:U3|Count_Sec[24]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307 ; CTL_MODULE:U3|Count_Sec[6]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.427      ;
; 0.310 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.431      ;
; 0.314 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[0]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.434      ;
; 0.316 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.438      ;
; 0.320 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.442      ;
; 0.446 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.566      ;
; 0.447 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.567      ;
; 0.449 ; CTL_MODULE:U3|Count_Sec[21]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.577      ;
; 0.452 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.575      ;
; 0.457 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.578      ;
; 0.460 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.581      ;
; 0.460 ; CTL_MODULE:U3|Count_Sec[2]                   ; CTL_MODULE:U3|Count_Sec[4]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[19]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461 ; CTL_MODULE:U3|Count_Sec[4]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.581      ;
; 0.463 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[1]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[9]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.585      ;
; 0.465 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; CTL_MODULE:U3|Count_Sec[0]                   ; CTL_MODULE:U3|Count_Sec[2]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; CTL_MODULE:U3|Count_Sec[8]                   ; CTL_MODULE:U3|Count_Sec[10]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[18]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; CTL_MODULE:U3|Count_Sec[6]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.468 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.589      ;
; 0.469 ; CTL_MODULE:U3|Count_Sec[11]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.788      ;
; 0.469 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.788      ;
; 0.472 ; CTL_MODULE:U3|Count_Sec[19]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.791      ;
; 0.480 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.799      ;
; 0.481 ; CTL_MODULE:U3|Count_Sec[10]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.800      ;
; 0.482 ; CTL_MODULE:U3|Count_Sec[16]                  ; CTL_MODULE:U3|Count_Sec[17]                  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.802      ;
; 0.483 ; CTL_MODULE:U3|Count_Sec[18]                  ; CTL_MODULE:U3|Count_Sec[21]                  ; CLK          ; CLK         ; 0.000        ; 0.235      ; 0.802      ;
; 0.490 ; CTL_MODULE:U3|Count_Sec[24]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.810      ;
; 0.500 ; CTL_MODULE:U3|Count_Sec[25]                  ; CTL_MODULE:U3|Count_Sec[25]                  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.628      ;
; 0.509 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[5]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.629      ;
; 0.512 ; CTL_MODULE:U3|Count_Sec[3]                   ; CTL_MODULE:U3|Count_Sec[6]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.632      ;
; 0.513 ; CTL_MODULE:U3|Count_Sec[5]                   ; CTL_MODULE:U3|Count_Sec[8]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.633      ;
; 0.513 ; CTL_MODULE:U3|Count_Sec[20]                  ; CTL_MODULE:U3|Count_Sec[20]                  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.641      ;
; 0.515 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.515 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.636      ;
; 0.516 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.637      ;
; 0.516 ; CTL_MODULE:U3|Count_Sec[12]                  ; CTL_MODULE:U3|Count_Sec[12]                  ; CLK          ; CLK         ; 0.000        ; 0.044      ; 0.644      ;
; 0.517 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; CTL_MODULE:U3|Count_Sec[1]                   ; CTL_MODULE:U3|Count_Sec[3]                   ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; CTL_MODULE:U3|Count_Sec[9]                   ; CTL_MODULE:U3|Count_Sec[11]                  ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.639      ;
; 0.519 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.640      ;
+-------+----------------------------------------------+----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                              ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                       ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[10]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[11]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[12]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[13]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[14]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[15]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[16]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[17]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[18]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[19]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[1]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[20]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[21]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[22]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[23]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[24]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[25]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[2]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[5]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[7]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[8]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[9]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; CTL_MODULE:U3|isEn                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[12]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[17]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[20]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[21]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[22]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[23]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[25]                  ;
; -0.079 ; 0.105        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|isEn                           ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[0]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[10]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[11]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[13]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[14]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[15]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[16]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[18]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[19]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[1]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[24]                  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[2]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[3]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[4]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[5]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[6]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[7]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[8]                   ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; CTL_MODULE:U3|Count_Sec[9]                   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[0]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[10]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[11]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[12]  ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[1]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[2]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[3]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[4]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[5]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[6]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[7]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[8]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_BPS_MODULE:U1|Count_BPS[9]   ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|rTX            ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[0] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[1] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[2] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; TX_MODULE:U4|TX_CTL_MODULE:U2|state_index[3] ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[12]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[17]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[20]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[21]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[22]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[23]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|Count_Sec[25]|clk                         ;
; 0.101  ; 0.101        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; U3|isEn|clk                                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width ; CLK   ; Rise       ; CLK~input|o                                  ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 4.298 ; 4.146 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 4.153 ; 4.008 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.185  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -2.185  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -69.903 ; 0.0   ; 0.0      ; 0.0     ; -50.649             ;
;  CLK             ; -69.903 ; 0.000 ; N/A      ; N/A     ; -50.649             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 7.088 ; 7.051 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; TX_Pin_Out ; CLK        ; 4.153 ; 4.008 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; TX_Pin_Out    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RSTn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.18e-09 V                   ; 2.39 V              ; -0.0371 V           ; 0.244 V                              ; 0.052 V                              ; 3.07e-10 s                  ; 3.31e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 6.18e-09 V                  ; 2.39 V             ; -0.0371 V          ; 0.244 V                             ; 0.052 V                             ; 3.07e-10 s                 ; 3.31e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.53e-09 V                   ; 2.38 V              ; -0.0337 V           ; 0.137 V                              ; 0.057 V                              ; 4.67e-10 s                  ; 4.1e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 3.53e-09 V                  ; 2.38 V             ; -0.0337 V          ; 0.137 V                             ; 0.057 V                             ; 4.67e-10 s                 ; 4.1e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.65e-09 V                   ; 2.37 V              ; -0.00886 V          ; 0.12 V                               ; 0.027 V                              ; 6.61e-10 s                  ; 7.9e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 5.65e-09 V                  ; 2.37 V             ; -0.00886 V         ; 0.12 V                              ; 0.027 V                             ; 6.61e-10 s                 ; 7.9e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.00994 V          ; 0.119 V                              ; 0.02 V                               ; 4.51e-10 s                  ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.00994 V         ; 0.119 V                             ; 0.02 V                              ; 4.51e-10 s                 ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.67e-07 V                   ; 2.35 V              ; -0.0121 V           ; 0.081 V                              ; 0.025 V                              ; 5.28e-10 s                  ; 4.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.67e-07 V                  ; 2.35 V             ; -0.0121 V          ; 0.081 V                             ; 0.025 V                             ; 5.28e-10 s                 ; 4.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.35e-07 V                   ; 2.35 V              ; -0.00478 V          ; 0.185 V                              ; 0.019 V                              ; 7.22e-10 s                  ; 9.86e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.35e-07 V                  ; 2.35 V             ; -0.00478 V         ; 0.185 V                             ; 0.019 V                             ; 7.22e-10 s                 ; 9.86e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX_Pin_Out    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.72 V              ; -0.0549 V           ; 0.19 V                               ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.72 V             ; -0.0549 V          ; 0.19 V                              ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-08 V                   ; 2.71 V              ; -0.0718 V           ; 0.277 V                              ; 0.167 V                              ; 3.12e-10 s                  ; 3.02e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-08 V                  ; 2.71 V             ; -0.0718 V          ; 0.277 V                             ; 0.167 V                             ; 3.12e-10 s                 ; 3.02e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0198 V           ; 0.2 V                                ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0198 V          ; 0.2 V                               ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1059     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1059     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 45    ; 45   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Tue Nov 15 21:55:14 2016
Info: Command: quartus_sta UART_TX -c UART_TX
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'UART_TX.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.185
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.185       -69.903 CLK 
Info (332146): Worst-case hold slack is 0.342
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.342         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.842       -57.046 CLK 
Info (332146): Worst-case hold slack is 0.298
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.298         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For details on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.794
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.794       -20.819 CLK 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.179         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -50.649 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Tue Nov 15 21:55:16 2016
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


