# 1 常见问题

> **什么是同步逻辑和异步逻辑？**
> - 同步时序逻辑电路：各触发器的时钟端全部连接在一起，并接在系统时钟端。只有当时钟脉冲到来时，电路的状态才能改变。
> - 异步时序逻辑电路：电路中没有统一的时钟，不仅有带时钟的触发器，还有不带时钟的触发器。外部输入的变化直接引起电路状态的改变。

> **时序设计的实质是？**
> - 满足每一个触发器的建立/保持时间的要求。
> 
>> **什么是建立时间和保持时间？为什么触发器要满足建立时间和保持时间?**
>> - 建立时间：触发器在时钟上升沿到来之前，其数据输入端的数据必须保持不变的最小时间。
>> - 保持时间：触发器在时钟上升沿到来之后，其数据输入端的数据必须保持不变的最小时间。
>> - 因为触发器内部数据的形成需要一定的时间，如果不满足建立和保持时间，触发器将进入亚稳态，触发器的输出将不稳定。
>

> **为什么两级触发器可以防止亚稳态传播？**
> - 两级触发器并不能消除亚稳态，它只是减少了出现亚稳态的概率，将其减小到了一个几乎可以忽略不计的程度。
> - 触发器进入亚稳态的时间可以用参数 MTBF（Mean Time Between Failures，平均故障间隔时间）来描述。
> - 两级触发器可以极大地提高 MTBF 的值，将亚稳态控制在实际应用可以接受范围内的要求。

> **什么是系统最快时钟频率？**
> - 最小时钟周期： $T_{min} = T_{co} + T_{delay} + T_{setup}$ 
> - 最快时钟频率： $F_{max} = 1 / T_{min}$ 
> - 其中： $T_{co} = T_{hold} + T_{setup}$ 
> - T_{co}$ 和 $T_{setup}$ 是由具体的器件工艺决定的，故设计电路时只能改变组合逻辑的延迟时间 $T_{delay}$ ，所以说缩短触发器间组合逻辑的延时时间是提高同步电路速度的关键所在。

> **流水线设计思想是怎样的？**
> - 缩短最长延时路径，提高电路的工作效率。
> - 将较大的组合逻辑分解为较小的 N 块，通过适当的方法平均分配组合逻辑，然后在中间插入触发器，并和原触发器使用相同的时钟。这样就可以避免在两个触发器之间出现过大的延时，消除速度瓶颈，以此提高工作效率。
> - 但是流水线设计会使硬件面积稍有增加，简而言之就是“空间换时间”。

> **什么是时序约束？**
> - 时序约束主要包括周期约束、偏移约束和静态时序路径约束三种。通过附加时序约束可以综合布线工具调整映射和布局布线，使设计达到时序要求。

> **多位异步信号如何进行同步？**
> - 对于一位的异步信号可以使用 “一位同步器” 进行同步，也就是两级触发器。
> - 对于多位异步信号，可以采用握手信号/异步 FIFO/根据具体电路结构采用其他方法。

> **Emulation 和 Simulation 的区别？**
> - Emulation 一般指利用 FPGA 或者硬件加速器来进行仿真验证，Simulation 一般指利用软件在服务器进行的仿真。Emulation 的效率和速度比 Simulation 高很多。
