Flow report for SOC
Fri Dec 10 08:33:38 2021
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Flow Summary
  3. Flow Settings
  4. Flow Non-Default Global Settings
  5. Flow Elapsed Time
  6. Flow OS Summary
  7. Flow Log
  8. Flow Messages
  9. Flow Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Flow Summary                                                                     ;
+------------------------------------+---------------------------------------------+
; Flow Status                        ; Successful - Fri Dec 10 08:33:38 2021       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; SOC                                         ;
; Top-level Entity Name              ; nes_tetris                                  ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 8,688 / 49,760 ( 17 % )                     ;
;     Total combinational functions  ; 7,435 / 49,760 ( 15 % )                     ;
;     Dedicated logic registers      ; 4,251 / 49,760 ( 9 % )                      ;
; Total registers                    ; 4320                                        ;
; Total pins                         ; 141 / 360 ( 39 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 929,040 / 1,677,312 ( 55 % )                ;
; Embedded Multiplier 9-bit elements ; 0 / 288 ( 0 % )                             ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+-----------------------------------------+
; Flow Settings                           ;
+-------------------+---------------------+
; Option            ; Setting             ;
+-------------------+---------------------+
; Start date & time ; 12/10/2021 08:27:02 ;
; Main task         ; Compilation         ;
; Revision Name     ; SOC                 ;
+-------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Flow Non-Default Global Settings                                                                                                                                                                                                                                                                          ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------------+------------------+
; Assignment Name                      ; Value                                                                                                                                                                                                       ; Default Value ; Entity Name       ; Section Id       ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------------+------------------+
; COMPILER_SIGNATURE_ID                ; 251485282127674.163914642022824                                                                                                                                                                             ; --            ; --                ; --               ;
; EDA_DESIGN_INSTANCE_NAME             ; NA                                                                                                                                                                                                          ; --            ; --                ; testbench        ;
; EDA_NATIVELINK_SIMULATION_TEST_BENCH ; testbench                                                                                                                                                                                                   ; --            ; --                ; eda_simulation   ;
; EDA_OUTPUT_DATA_FORMAT               ; Systemverilog Hdl                                                                                                                                                                                           ; --            ; --                ; eda_simulation   ;
; EDA_SIMULATION_TOOL                  ; ModelSim-Altera (SystemVerilog)                                                                                                                                                                             ; <None>        ; --                ; --               ;
; EDA_TEST_BENCH_ENABLE_STATUS         ; TEST_BENCH_MODE                                                                                                                                                                                             ; --            ; --                ; eda_simulation   ;
; EDA_TEST_BENCH_FILE                  ; testbench.sv                                                                                                                                                                                                ; --            ; --                ; testbench        ;
; EDA_TEST_BENCH_MODULE_NAME           ; testbench                                                                                                                                                                                                   ; --            ; --                ; testbench        ;
; EDA_TEST_BENCH_NAME                  ; testbench                                                                                                                                                                                                   ; --            ; --                ; eda_simulation   ;
; EDA_TIME_SCALE                       ; 1 ps                                                                                                                                                                                                        ; --            ; --                ; eda_simulation   ;
; ENABLE_SIGNALTAP                     ; On                                                                                                                                                                                                          ; --            ; --                ; --               ;
; FLOW_ENABLE_POWER_ANALYZER           ; On                                                                                                                                                                                                          ; Off           ; --                ; --               ;
; MAX_CORE_JUNCTION_TEMP               ; 85                                                                                                                                                                                                          ; --            ; --                ; --               ;
; MIN_CORE_JUNCTION_TEMP               ; 0                                                                                                                                                                                                           ; --            ; --                ; --               ;
; MISC_FILE                            ; nes_tetris_soc/synthesis/../nes_tetris_soc.cmp                                                                                                                                                              ; --            ; --                ; --               ;
; MISC_FILE                            ; nes_tetris_soc/synthesis/../../nes_tetris_soc.qsys                                                                                                                                                          ; --            ; --                ; --               ;
; MISC_FILE                            ; ram_bb.v                                                                                                                                                                                                    ; --            ; --                ; --               ;
; MISC_FILE                            ; ram2_bb.v                                                                                                                                                                                                   ; --            ; --                ; --               ;
; MISC_FILE                            ; ram_dual_bb.v                                                                                                                                                                                               ; --            ; --                ; --               ;
; MISC_FILE                            ; ram_hw_sw_bb.v                                                                                                                                                                                              ; --            ; --                ; --               ;
; MISC_FILE                            ; r_bb.v                                                                                                                                                                                                      ; --            ; --                ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                                           ; --            ; --                ; --               ;
; OUTPUT_IO_TIMING_FAR_END_VMEAS       ; Half Signal Swing                                                                                                                                                                                           ; --            ; --                ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                                                  ; --            ; --                ; --               ;
; OUTPUT_IO_TIMING_NEAR_END_VMEAS      ; Half Vccio                                                                                                                                                                                                  ; --            ; --                ; --               ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                                                                                                                                                      ; --            ; DE10_LITE_Default ; Top              ;
; PARTITION_COLOR                      ; -- (Not supported for targeted family)                                                                                                                                                                      ; --            ; nes_tetris        ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                                                                                                                                                      ; --            ; DE10_LITE_Default ; Top              ;
; PARTITION_FITTER_PRESERVATION_LEVEL  ; -- (Not supported for targeted family)                                                                                                                                                                      ; --            ; nes_tetris        ; Top              ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                                                                                                                                                      ; --            ; DE10_LITE_Default ; Top              ;
; PARTITION_NETLIST_TYPE               ; -- (Not supported for targeted family)                                                                                                                                                                      ; --            ; nes_tetris        ; Top              ;
; POWER_BOARD_THERMAL_MODEL            ; None (CONSERVATIVE)                                                                                                                                                                                         ; --            ; --                ; --               ;
; POWER_DEFAULT_INPUT_IO_TOGGLE_RATE   ; 12.5 %                                                                                                                                                                                                      ; 12.5%         ; --                ; --               ;
; POWER_PRESET_COOLING_SOLUTION        ; 23 MM HEAT SINK WITH 200 LFPM AIRFLOW                                                                                                                                                                       ; --            ; --                ; --               ;
; PROJECT_OUTPUT_DIRECTORY             ; output_files                                                                                                                                                                                                ; --            ; --                ; --               ;
; SLD_FILE                             ; nes_tetris_soc/synthesis/nes_tetris_soc.regmap                                                                                                                                                              ; --            ; --                ; --               ;
; SLD_FILE                             ; nes_tetris_soc/synthesis/nes_tetris_soc.debuginfo                                                                                                                                                           ; --            ; --                ; --               ;
; SLD_FILE                             ; db/stp1_auto_stripped.stp                                                                                                                                                                                   ; --            ; --                ; --               ;
; SLD_INFO                             ; QSYS_NAME nes_tetris_soc HAS_SOPCINFO 1 GENERATION_ID 1639146242                                                                                                                                            ; --            ; nes_tetris_soc    ; --               ;
; SLD_NODE_CREATOR_ID                  ; 110                                                                                                                                                                                                         ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_ENTITY_NAME                 ; sld_signaltap                                                                                                                                                                                               ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_BLOCK_TYPE=AUTO                                                                                                                                                                                     ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_NODE_INFO=805334528                                                                                                                                                                                     ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_POWER_UP_TRIGGER=0                                                                                                                                                                                      ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_INVERSION_MASK_LENGTH=0                                                                                                                                                               ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ATTRIBUTE_MEM_MODE=OFF                                                                                                                                                                                  ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_FLOW_USE_GENERATED=0                                                                                                                                                                              ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STATE_BITS=11                                                                                                                                                                                           ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_BUFFER_FULL_STOP=1                                                                                                                                                                                      ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_CURRENT_RESOURCE_WIDTH=1                                                                                                                                                                                ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INCREMENTAL_ROUTING=1                                                                                                                                                                                   ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL=1                                                                                                                                                                                         ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_IN_ENABLED=0                                                                                                                                                                                    ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_PIPELINE=0                                                                                                                                                                                      ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_RAM_PIPELINE=0                                                                                                                                                                                          ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_COUNTER_PIPELINE=0                                                                                                                                                                                      ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ADVANCED_TRIGGER_ENTITY=basic,1,                                                                                                                                                                        ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_LEVEL_PIPELINE=1                                                                                                                                                                                ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_ENABLE_ADVANCED_TRIGGER=0                                                                                                                                                                               ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_DATA_BITS=52                                                                                                                                                                                            ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_TRIGGER_BITS=52                                                                                                                                                                                         ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_STORAGE_QUALIFIER_BITS=52                                                                                                                                                                               ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK=0000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000000 ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_INVERSION_MASK_LENGTH=184                                                                                                                                                                               ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SEGMENT_SIZE=16384                                                                                                                                                                                      ; --            ; --                ; auto_signaltap_0 ;
; SLD_NODE_PARAMETER_ASSIGNMENT        ; SLD_SAMPLE_DEPTH=16384                                                                                                                                                                                      ; --            ; --                ; auto_signaltap_0 ;
; SOPCINFO_FILE                        ; nes_tetris_soc/synthesis/../../nes_tetris_soc.sopcinfo                                                                                                                                                      ; --            ; --                ; --               ;
; SYNTHESIS_ONLY_QIP                   ; On                                                                                                                                                                                                          ; --            ; --                ; --               ;
; TOP_LEVEL_ENTITY                     ; nes_tetris                                                                                                                                                                                                  ; SOC           ; --                ; --               ;
; USE_SIGNALTAP_FILE                   ; output_files/stp1.stp                                                                                                                                                                                       ; --            ; --                ; --               ;
+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------+-------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Flow Elapsed Time                                                                                                        ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Module Name          ; Elapsed Time ; Average Processors Used ; Peak Virtual Memory ; Total CPU Time (on all processors) ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+
; Analysis & Synthesis ; 00:03:33     ; 1.0                     ; 5035 MB             ; 00:04:17                           ;
; Partition Merge      ; 00:00:08     ; 1.0                     ; 4729 MB             ; 00:00:08                           ;
; Fitter               ; 00:01:25     ; 1.6                     ; 5972 MB             ; 00:03:05                           ;
; Assembler            ; 00:00:09     ; 1.0                     ; 4716 MB             ; 00:00:09                           ;
; Power Analyzer       ; 00:00:22     ; 2.4                     ; 4990 MB             ; 00:00:46                           ;
; Timing Analyzer      ; 00:00:22     ; 2.6                     ; 4968 MB             ; 00:00:45                           ;
; EDA Netlist Writer   ; 00:00:10     ; 1.0                     ; 4789 MB             ; 00:00:10                           ;
; Total                ; 00:06:09     ; --                      ; --                  ; 00:09:20                           ;
+----------------------+--------------+-------------------------+---------------------+------------------------------------+


+------------------------------------------------------------------------------------+
; Flow OS Summary                                                                    ;
+----------------------+------------------+------------+------------+----------------+
; Module Name          ; Machine Hostname ; OS Name    ; OS Version ; Processor type ;
+----------------------+------------------+------------+------------+----------------+
; Analysis & Synthesis ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
; Partition Merge      ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
; Fitter               ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
; Assembler            ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
; Power Analyzer       ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
; Timing Analyzer      ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
; EDA Netlist Writer   ; DESKTOP-DC6RH4K  ; Windows 10 ; 10.0       ; x86_64         ;
+----------------------+------------------+------------+------------+----------------+


------------
; Flow Log ;
------------
quartus_map --read_settings_files=on --write_settings_files=off SOC -c SOC
quartus_cdb --read_settings_files=off --write_settings_files=off SOC -c SOC --merge=on
quartus_fit --read_settings_files=off --write_settings_files=off SOC -c SOC
quartus_asm --read_settings_files=off --write_settings_files=off SOC -c SOC
quartus_pow --read_settings_files=off --write_settings_files=off SOC -c SOC
quartus_sta SOC -c SOC
quartus_eda --read_settings_files=off --write_settings_files=off SOC -c SOC



