TimeQuest Timing Analyzer report for Part3
Mon Mar 09 13:46:11 2015
Quartus II 32-bit Version 12.1 Build 177 11/07/2012 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk27'
 12. Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'clk27'
 14. Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 15. Slow Model Minimum Pulse Width: 'clk27'
 16. Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk27'
 27. Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'
 28. Fast Model Hold: 'clk27'
 29. Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'
 30. Fast Model Minimum Pulse Width: 'clk27'
 31. Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                     ;
+--------------------+--------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Web Edition ;
; Revision Name      ; Part3                                            ;
; Device Family      ; Cyclone II                                       ;
; Device Name        ; EP2C35F672C6                                     ;
; Timing Models      ; Final                                            ;
; Delay Model        ; Combined                                         ;
; Rise/Fall Delays   ; Unavailable                                      ;
+--------------------+--------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                            ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; Clock Name                                 ; Type      ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                       ; Targets                                        ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+
; clk27                                      ; Base      ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                              ; { clk27 }                                      ;
; inst22|divider|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz  ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; clk27  ; inst22|divider|altpll_component|pll|inclk[0] ; { inst22|divider|altpll_component|pll|clk[0] } ;
+--------------------------------------------+-----------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------+------------------------------------------------+


+--------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                        ;
+----------+-----------------+--------------------------------------------+------+
; Fmax     ; Restricted Fmax ; Clock Name                                 ; Note ;
+----------+-----------------+--------------------------------------------+------+
; 7.52 MHz ; 7.52 MHz        ; clk27                                      ;      ;
; 43.4 MHz ; 43.4 MHz        ; inst22|divider|altpll_component|pll|clk[0] ;      ;
+----------+-----------------+--------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------+
; Slow Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -95.913 ; -4705.143     ;
; inst22|divider|altpll_component|pll|clk[0] ; -5.109  ; -1004.380     ;
+--------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Slow Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clk27                                      ; 0.391 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.533 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -95.913 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 133.015    ;
; -95.913 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 133.015    ;
; -95.788 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 132.680    ;
; -95.787 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.019      ; 132.879    ;
; -95.787 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.019      ; 132.879    ;
; -95.662 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.191     ; 132.544    ;
; -95.581 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.614    ;
; -95.568 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.666    ;
; -95.568 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.666    ;
; -95.559 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.657    ;
; -95.559 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.657    ;
; -95.485 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.518    ;
; -95.482 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.584    ;
; -95.482 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.584    ;
; -95.481 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.583    ;
; -95.481 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.583    ;
; -95.455 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 132.478    ;
; -95.442 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.015      ; 132.530    ;
; -95.442 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.015      ; 132.530    ;
; -95.433 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.015      ; 132.521    ;
; -95.433 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.015      ; 132.521    ;
; -95.405 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 132.498    ;
; -95.397 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.019     ; 132.451    ;
; -95.359 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.050     ; 132.382    ;
; -95.357 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 132.249    ;
; -95.356 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 132.248    ;
; -95.319 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.421    ;
; -95.319 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.421    ;
; -95.279 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.010      ; 132.362    ;
; -95.271 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.029     ; 132.315    ;
; -95.217 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.319    ;
; -95.217 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.319    ;
; -95.194 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 132.086    ;
; -95.150 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.183    ;
; -95.149 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.182    ;
; -95.141 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.243    ;
; -95.141 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.243    ;
; -95.137 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.235    ;
; -95.137 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.235    ;
; -95.136 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.234    ;
; -95.136 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.234    ;
; -95.128 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.226    ;
; -95.128 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.226    ;
; -95.127 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.225    ;
; -95.127 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.225    ;
; -95.107 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.209    ;
; -95.107 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.209    ;
; -95.099 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.024      ; 132.196    ;
; -95.091 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.019      ; 132.183    ;
; -95.091 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.019      ; 132.183    ;
; -95.054 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.087    ;
; -95.053 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.086    ;
; -95.029 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.131    ;
; -95.029 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.131    ;
; -95.016 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 131.908    ;
; -95.001 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.018      ; 132.092    ;
; -95.000 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.102    ;
; -95.000 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.102    ;
; -94.987 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 132.020    ;
; -94.986 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.088    ;
; -94.986 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 132.088    ;
; -94.982 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 131.874    ;
; -94.974 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.072    ;
; -94.974 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.072    ;
; -94.974 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 132.067    ;
; -94.973 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 132.066    ;
; -94.973 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.014      ; 132.060    ;
; -94.966 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.019     ; 132.020    ;
; -94.965 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.063    ;
; -94.965 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 132.063    ;
; -94.965 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.019     ; 132.019    ;
; -94.904 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 131.796    ;
; -94.891 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 131.924    ;
; -94.875 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.020      ; 131.968    ;
; -94.875 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; 0.020      ; 131.968    ;
; -94.875 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 131.767    ;
; -94.875 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.008      ; 131.956    ;
; -94.867 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 131.960    ;
; -94.861 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.181     ; 131.753    ;
; -94.811 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 131.904    ;
; -94.809 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 131.842    ;
; -94.803 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.019     ; 131.857    ;
; -94.796 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.894    ;
; -94.796 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.894    ;
; -94.787 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.885    ;
; -94.787 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.885    ;
; -94.786 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 131.888    ;
; -94.786 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.029      ; 131.888    ;
; -94.785 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 131.887    ;
; -94.785 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.029      ; 131.887    ;
; -94.775 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 131.808    ;
; -94.762 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.860    ;
; -94.762 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.860    ;
; -94.753 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.851    ;
; -94.753 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.025      ; 131.851    ;
; -94.749 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|b_inv       ; clk27        ; clk27       ; 37.037       ; 0.010      ; 131.832    ;
; -94.749 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|extend[0]   ; clk27        ; clk27       ; 37.037       ; 0.010      ; 131.832    ;
; -94.741 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.010      ; 131.824    ;
; -94.713 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.040     ; 131.746    ;
; -94.700 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.029      ; 131.802    ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.109 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.416     ; 3.300      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.072 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.439     ; 3.240      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.041 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.432     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.037 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.216      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.023 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.435     ; 3.195      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -5.022 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.428     ; 3.201      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.818 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.425     ; 3.000      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.811 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.423     ; 2.995      ;
; -4.758 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.430     ; 2.935      ;
; -4.758 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.430     ; 2.935      ;
; -4.758 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.430     ; 2.935      ;
; -4.758 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -4.430     ; 2.935      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk27'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.657      ;
; 0.490 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.053      ; 0.809      ;
; 0.517 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.783      ;
; 0.523 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.789      ;
; 0.526 ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; buffReg16:RB|output[5]                                                           ; buffReg16:RM|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.793      ;
; 0.529 ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.795      ;
; 0.534 ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.800      ;
; 0.544 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.494      ; 1.304      ;
; 0.649 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.916      ;
; 0.655 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.921      ;
; 0.663 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.929      ;
; 0.665 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.931      ;
; 0.666 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.932      ;
; 0.669 ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.935      ;
; 0.722 ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.986      ;
; 0.762 ; buffReg16:RB|output[0]                                                           ; buffReg16:RM|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.212      ; 1.240      ;
; 0.784 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.050      ;
; 0.827 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.093      ;
; 0.829 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.095      ;
; 0.910 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.176      ;
; 0.934 ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.446      ; 1.646      ;
; 0.940 ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.212      ; 1.418      ;
; 0.945 ; buffReg16:RB|output[15]                                                          ; buffReg16:RM|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.007     ; 1.204      ;
; 0.950 ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.007     ; 1.209      ;
; 0.958 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk27        ; clk27       ; 0.000        ; 0.009      ; 1.233      ;
; 0.971 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.082      ; 1.319      ;
; 0.973 ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.007     ; 1.232      ;
; 0.981 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.009      ; 1.256      ;
; 1.059 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.029      ; 1.354      ;
; 1.085 ; buffReg16:RZ|output[15]                                                          ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.501      ; 1.852      ;
; 1.085 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.447      ; 1.798      ;
; 1.086 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.447      ; 1.799      ;
; 1.088 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.447      ; 1.801      ;
; 1.094 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.360      ;
; 1.173 ; buffReg16:RB|output[0]                                                           ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.212      ; 1.651      ;
; 1.181 ; IR:inst18|output[13]                                                             ; controlUnit2:inst2|alu_op[1]                                                     ; clk27        ; clk27       ; 0.000        ; 0.447      ; 1.894      ;
; 1.206 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; 0.008      ; 1.480      ;
; 1.221 ; buffReg16:RZ|output[14]                                                          ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.501      ; 1.988      ;
; 1.233 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; 0.011      ; 1.510      ;
; 1.234 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.021      ; 1.521      ;
; 1.238 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.021      ; 1.525      ;
; 1.243 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.515      ;
; 1.257 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk27        ; clk27       ; 0.000        ; 0.011      ; 1.534      ;
; 1.280 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.552      ;
; 1.312 ; buffReg16:RA|output[12]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk27        ; clk27       ; 0.000        ; 0.379      ; 1.957      ;
; 1.326 ; controlUnit2:inst2|pc_select                                                     ; controlUnit2:inst2|pc_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.592      ;
; 1.368 ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.485      ; 2.119      ;
; 1.374 ; buffReg16:RA|output[8]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clk27        ; clk27       ; 0.000        ; 0.438      ; 2.078      ;
; 1.379 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.655      ;
; 1.380 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.010      ; 1.656      ;
; 1.382 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk27        ; clk27       ; 0.000        ; 0.008      ; 1.656      ;
; 1.390 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk27        ; clk27       ; 0.000        ; 0.008      ; 1.664      ;
; 1.399 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.012     ; 1.653      ;
; 1.403 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.675      ;
; 1.403 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.675      ;
; 1.403 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.675      ;
; 1.407 ; IR:inst18|output[12]                                                             ; controlUnit2:inst2|alu_op[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.447      ; 2.120      ;
; 1.413 ; IR:inst18|output[10]                                                             ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.438      ; 2.117      ;
; 1.419 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk27        ; clk27       ; 0.000        ; 0.008      ; 1.693      ;
; 1.424 ; controlUnit2:inst2|pc_enable                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; clk27        ; clk27       ; 0.000        ; -0.060     ; 1.630      ;
; 1.424 ; controlUnit2:inst2|pc_enable                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; clk27        ; clk27       ; 0.000        ; -0.060     ; 1.630      ;
; 1.424 ; controlUnit2:inst2|pc_enable                                                     ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk27        ; clk27       ; 0.000        ; -0.060     ; 1.630      ;
; 1.454 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.002      ; 1.722      ;
; 1.455 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.719      ;
; 1.458 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.722      ;
; 1.459 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.002      ; 1.727      ;
; 1.478 ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.241      ; 1.985      ;
; 1.497 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.067      ; 1.830      ;
; 1.501 ; buffReg16:RZ|output[12]                                                          ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.311      ; 2.078      ;
; 1.510 ; IR:inst18|output[19]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.448      ; 2.224      ;
; 1.511 ; IR:inst18|output[19]                                                             ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.448      ; 2.225      ;
; 1.513 ; IR:inst18|output[19]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.448      ; 2.227      ;
; 1.516 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.021      ; 1.803      ;
; 1.520 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clk27        ; clk27       ; 0.000        ; 0.024      ; 1.810      ;
; 1.522 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.786      ;
; 1.528 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; -0.002     ; 1.792      ;
; 1.540 ; buffReg16:RA|output[10]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.438      ; 2.244      ;
; 1.545 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.006      ; 1.817      ;
; 1.553 ; controlUnit2:inst2|b_inv                                                         ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.012      ; 1.831      ;
; 1.554 ; controlUnit2:inst2|b_inv                                                         ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.012      ; 1.832      ;
; 1.584 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.003      ; 1.853      ;
; 1.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[21]                                                             ; clk27        ; clk27       ; 0.000        ; 0.022      ; 1.880      ;
; 1.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[20]                                                             ; clk27        ; clk27       ; 0.000        ; 0.022      ; 1.880      ;
; 1.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[23]                                                             ; clk27        ; clk27       ; 0.000        ; 0.022      ; 1.880      ;
; 1.592 ; controlUnit2:inst2|ir_enable                                                     ; IR:inst18|output[22]                                                             ; clk27        ; clk27       ; 0.000        ; 0.022      ; 1.880      ;
; 1.598 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.002      ; 1.866      ;
; 1.612 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; clk27        ; clk27       ; 0.000        ; 0.000      ; 1.878      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.533 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.539 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.674 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.682 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.948      ;
; 0.757 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.021      ;
; 0.810 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.812 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.814 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.832 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.835 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.844 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.113      ;
; 0.866 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.132      ;
; 0.874 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.138      ;
; 0.876 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.140      ;
; 0.887 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.153      ;
; 0.910 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.174      ;
; 0.951 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.220      ;
; 1.015 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.281      ;
; 1.031 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.051 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.067 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.336      ;
; 1.072 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.341      ;
; 1.080 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.349      ;
; 1.144 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.408      ;
; 1.172 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.438      ;
; 1.203 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.469      ;
; 1.221 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.221 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.487      ;
; 1.233 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.499      ;
; 1.254 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.285 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.289 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.555      ;
; 1.292 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.558      ;
; 1.337 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.347 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.613      ;
; 1.352 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.618      ;
; 1.360 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.626      ;
; 1.360 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.626      ;
; 1.375 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.641      ;
; 1.380 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.646      ;
; 1.381 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.647      ;
; 1.413 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.413 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.681      ;
; 1.451 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.451 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.488 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.754      ;
; 1.496 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.502 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.768      ;
; 1.522 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.540 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.572 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.836      ;
; 1.575 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.834      ;
; 1.576 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 1.835      ;
; 1.593 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.594 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.860      ;
; 1.605 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.871      ;
; 1.622 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.888      ;
; 1.630 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.896      ;
; 1.652 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 1.916      ;
; 1.664 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.930      ;
; 1.721 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.987      ;
; 1.722 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.988      ;
; 1.766 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.032      ;
; 1.767 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.033      ;
; 1.799 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.067      ;
; 1.800 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.068      ;
; 1.823 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.089      ;
; 1.846 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.112      ;
; 1.847 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.113      ;
; 1.900 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.164      ;
; 1.902 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.168      ;
; 1.904 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.170      ;
; 1.911 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.177      ;
; 1.915 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.181      ;
; 1.922 ; vgacon:inst22|h_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.186      ;
; 1.922 ; vgacon:inst22|h_count[1] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.186      ;
; 1.944 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.210      ;
; 1.949 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.215      ;
; 1.958 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.007      ; 2.231      ;
; 1.959 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.218      ;
; 1.960 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 2.219      ;
; 1.961 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.227      ;
; 1.980 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.246      ;
; 1.983 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.249      ;
; 1.989 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.255      ;
; 2.002 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.266      ;
; 2.002 ; vgacon:inst22|h_count[0] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.266      ;
; 2.010 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.276      ;
; 2.013 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.277      ;
; 2.014 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.280      ;
; 2.024 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.290      ;
; 2.027 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 2.291      ;
; 2.027 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.295      ;
; 2.038 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.304      ;
; 2.042 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.308      ;
; 2.059 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.325      ;
; 2.079 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.345      ;
; 2.082 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.348      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 136.238 ; 136.238 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 1.139   ; 1.139   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.627   ; 0.627   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.643   ; 0.643   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.456   ; 0.456   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.953   ; 0.953   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.348   ; 0.348   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 1.139   ; 1.139   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.529   ; 0.529   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.090   ; 0.090   ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.084  ; -0.084  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.014   ; 0.014   ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 4.709   ; 4.709   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 3.858   ; 3.858   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.683   ; 4.683   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.657   ; 4.657   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 4.709   ; 4.709   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -6.677 ; -6.677 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.314  ; 0.314  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; -0.397 ; -0.397 ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; -0.413 ; -0.413 ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -0.226 ; -0.226 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.723 ; -0.723 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -0.118 ; -0.118 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -0.909 ; -0.909 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; -0.299 ; -0.299 ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.140  ; 0.140  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.314  ; 0.314  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.216  ; 0.216  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -3.628 ; -3.628 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -3.628 ; -3.628 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -4.453 ; -4.453 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -4.427 ; -4.427 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -4.479 ; -4.479 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.598  ; 8.598  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 8.598  ; 8.598  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.791  ; 7.791  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.764  ; 7.764  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 8.022  ; 8.022  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 6.628  ; 6.628  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 6.823  ; 6.823  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 6.609  ; 6.609  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 8.144  ; 8.144  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 6.952  ; 6.952  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 6.961  ; 6.961  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 7.954  ; 7.954  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 6.864  ; 6.864  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 7.056  ; 7.056  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 7.312  ; 7.312  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 7.055  ; 7.055  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.057  ; 6.057  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 6.834  ; 6.834  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 15.999 ; 15.999 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 13.400 ; 13.400 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 14.495 ; 14.495 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 13.194 ; 13.194 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 14.089 ; 14.089 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 13.845 ; 13.845 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 14.407 ; 14.407 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 13.736 ; 13.736 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 14.751 ; 14.751 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 15.999 ; 15.999 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 14.648 ; 14.648 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 13.175 ; 13.175 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 13.836 ; 13.836 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 12.930 ; 12.930 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 13.878 ; 13.878 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 13.584 ; 13.584 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 13.033 ; 13.033 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 14.541 ; 14.541 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 13.562 ; 13.562 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 14.431 ; 14.431 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 12.522 ; 12.522 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 12.831 ; 12.831 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 12.495 ; 12.495 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 11.946 ; 11.946 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 12.640 ; 12.640 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 14.266 ; 14.266 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 14.541 ; 14.541 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 13.216 ; 13.216 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 13.355 ; 13.355 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 12.682 ; 12.682 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 13.970 ; 13.970 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 12.735 ; 12.735 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 13.405 ; 13.405 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 14.027 ; 14.027 ; Rise       ; clk27                                      ;
; IMV[*]          ; clk27      ; 8.982  ; 8.982  ; Rise       ; clk27                                      ;
;  IMV[0]         ; clk27      ; 8.550  ; 8.550  ; Rise       ; clk27                                      ;
;  IMV[1]         ; clk27      ; 8.013  ; 8.013  ; Rise       ; clk27                                      ;
;  IMV[2]         ; clk27      ; 8.639  ; 8.639  ; Rise       ; clk27                                      ;
;  IMV[3]         ; clk27      ; 8.291  ; 8.291  ; Rise       ; clk27                                      ;
;  IMV[4]         ; clk27      ; 8.262  ; 8.262  ; Rise       ; clk27                                      ;
;  IMV[5]         ; clk27      ; 8.374  ; 8.374  ; Rise       ; clk27                                      ;
;  IMV[6]         ; clk27      ; 7.670  ; 7.670  ; Rise       ; clk27                                      ;
;  IMV[7]         ; clk27      ; 8.972  ; 8.972  ; Rise       ; clk27                                      ;
;  IMV[8]         ; clk27      ; 8.982  ; 8.982  ; Rise       ; clk27                                      ;
;  IMV[9]         ; clk27      ; 8.972  ; 8.972  ; Rise       ; clk27                                      ;
;  IMV[10]        ; clk27      ; 8.982  ; 8.982  ; Rise       ; clk27                                      ;
;  IMV[11]        ; clk27      ; 8.926  ; 8.926  ; Rise       ; clk27                                      ;
;  IMV[12]        ; clk27      ; 8.926  ; 8.926  ; Rise       ; clk27                                      ;
;  IMV[13]        ; clk27      ; 8.657  ; 8.657  ; Rise       ; clk27                                      ;
;  IMV[14]        ; clk27      ; 8.956  ; 8.956  ; Rise       ; clk27                                      ;
;  IMV[15]        ; clk27      ; 8.936  ; 8.936  ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 8.649  ; 8.649  ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 7.390  ; 7.390  ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 7.103  ; 7.103  ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 6.984  ; 6.984  ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 7.159  ; 7.159  ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 7.303  ; 7.303  ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 7.501  ; 7.501  ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 7.566  ; 7.566  ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 6.218  ; 6.218  ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 8.500  ; 8.500  ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 8.013  ; 8.013  ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 8.649  ; 8.649  ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 8.261  ; 8.261  ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 8.242  ; 8.242  ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 8.364  ; 8.364  ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 7.543  ; 7.543  ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 6.474  ; 6.474  ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 7.317  ; 7.317  ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 7.614  ; 7.614  ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 7.605  ; 7.605  ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 6.597  ; 6.597  ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 6.905  ; 6.905  ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 6.892  ; 6.892  ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 7.884  ; 7.884  ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 8.543  ; 8.543  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 7.074  ; 7.074  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 11.616 ; 11.616 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 9.090  ; 9.090  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.160  ; 9.160  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 10.541 ; 10.541 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 11.616 ; 11.616 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.274  ; 9.274  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 8.158  ; 8.158  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 10.074 ; 10.074 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 7.965  ; 7.965  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 7.920  ; 7.920  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.406  ; 7.406  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.978  ; 7.978  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.808  ; 8.808  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 7.639  ; 7.639  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 7.973  ; 7.973  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 7.975  ; 7.975  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.908  ; 7.908  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 7.138  ; 7.138  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 7.361  ; 7.361  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 6.998  ; 6.998  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.133  ; 7.133  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.088  ; 7.088  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.089  ; 7.089  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 7.562  ; 7.562  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 7.908  ; 7.908  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.104  ; 7.104  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 6.412  ; 6.412  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 7.138  ; 7.138  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 7.181  ; 7.181  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 7.663  ; 7.663  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 7.343  ; 7.343  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 7.620  ; 7.620  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 7.880  ; 7.880  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 14.489 ; 14.489 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 11.140 ; 11.140 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 10.882 ; 10.882 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 12.978 ; 12.978 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 11.730 ; 11.730 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 11.905 ; 11.905 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 11.748 ; 11.748 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 11.563 ; 11.563 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 11.556 ; 11.556 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 11.195 ; 11.195 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 13.180 ; 13.180 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 14.159 ; 14.159 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 14.489 ; 14.489 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 12.180 ; 12.180 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 12.520 ; 12.520 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 12.352 ; 12.352 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 13.243 ; 13.243 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.083  ; 7.083  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.331  ; 7.331  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 7.068  ; 7.068  ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 8.190  ; 8.190  ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 16.567 ; 16.567 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 13.586 ; 13.586 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 13.525 ; 13.525 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 14.664 ; 14.664 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 14.307 ; 14.307 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 12.001 ; 12.001 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 14.005 ; 14.005 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 15.052 ; 15.052 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 14.699 ; 14.699 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 13.638 ; 13.638 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 15.171 ; 15.171 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 15.043 ; 15.043 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 16.567 ; 16.567 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 14.859 ; 14.859 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 15.502 ; 15.502 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 15.429 ; 15.429 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 14.169 ; 14.169 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 16.557 ; 16.557 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 13.586 ; 13.586 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 13.545 ; 13.545 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 14.527 ; 14.527 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 14.953 ; 14.953 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 12.054 ; 12.054 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 14.005 ; 14.005 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 15.062 ; 15.062 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 14.739 ; 14.739 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 13.935 ; 13.935 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 15.171 ; 15.171 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 15.043 ; 15.043 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 16.557 ; 16.557 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 14.869 ; 14.869 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 15.502 ; 15.502 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 15.429 ; 15.429 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 14.129 ; 14.129 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 14.556 ; 14.556 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 11.800 ; 11.800 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 12.115 ; 12.115 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 11.623 ; 11.623 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 11.953 ; 11.953 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 12.274 ; 12.274 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 12.014 ; 12.014 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 11.877 ; 11.877 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 12.363 ; 12.363 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 14.556 ; 14.556 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 13.384 ; 13.384 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 11.820 ; 11.820 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 12.040 ; 12.040 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 11.765 ; 11.765 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 12.883 ; 12.883 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 12.327 ; 12.327 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 11.431 ; 11.431 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 13.197 ; 13.197 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 12.369 ; 12.369 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 13.052 ; 13.052 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 11.318 ; 11.318 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 11.487 ; 11.487 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 11.304 ; 11.304 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 10.884 ; 10.884 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 11.476 ; 11.476 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 13.197 ; 13.197 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 13.101 ; 13.101 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 11.881 ; 11.881 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 12.467 ; 12.467 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 12.549 ; 12.549 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 13.075 ; 13.075 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 11.105 ; 11.105 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 12.507 ; 12.507 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 12.726 ; 12.726 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.074 ; 16.074 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.837 ; 15.837 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 15.808 ; 15.808 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 15.816 ; 15.816 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.843 ; 15.843 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 16.065 ; 16.065 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 16.074 ; 16.074 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 16.052 ; 16.052 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.920 ; 15.920 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.813 ; 15.813 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.810 ; 15.810 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.862 ; 15.862 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.920 ; 15.920 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 15.877 ; 15.877 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.557 ; 15.557 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 16.066 ; 16.066 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 15.800 ; 15.800 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 15.999 ; 15.999 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 16.033 ; 16.033 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 16.073 ; 16.073 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 15.981 ; 15.981 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 16.153 ; 16.153 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 15.856 ; 15.856 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 15.866 ; 15.866 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 16.153 ; 16.153 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 16.152 ; 16.152 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 15.862 ; 15.862 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.553 ; 15.553 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 15.603 ; 15.603 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.839 ; 15.839 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 15.841 ; 15.841 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.817 ; 15.817 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.815 ; 15.815 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.847 ; 15.847 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.837 ; 15.837 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.788 ; 15.788 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 17.968 ; 17.968 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.835 ; 15.835 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 15.833 ; 15.833 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.807 ; 15.807 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 16.020 ; 16.020 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.826 ; 15.826 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.824 ; 15.824 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 15.823 ; 15.823 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 16.034 ; 16.034 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 17.139 ; 17.139 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.968 ; 17.968 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 10.934 ; 10.934 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 10.126 ; 10.126 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 10.137 ; 10.137 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 9.870  ; 9.870  ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 9.653  ; 9.653  ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.504 ; 10.504 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 9.866  ; 9.866  ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.051 ; 10.051 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 10.176 ; 10.176 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 9.833  ; 9.833  ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 9.580  ; 9.580  ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 10.152 ; 10.152 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 9.812  ; 9.812  ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 9.577  ; 9.577  ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 9.803  ; 9.803  ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.545  ; 9.545  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 9.582  ; 9.582  ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 9.996  ; 9.996  ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 10.934 ; 10.934 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.790 ; 10.790 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 10.468 ; 10.468 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.615 ; 10.615 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 10.016 ; 10.016 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.037 ; 10.037 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 9.864  ; 9.864  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 10.095 ; 10.095 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 10.095 ; 10.095 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 10.456 ; 10.456 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 10.456 ; 10.456 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 10.436 ; 10.436 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 12.080 ; 12.080 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 12.060 ; 12.060 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 12.080 ; 12.080 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 12.060 ; 12.060 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 12.060 ; 12.060 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 7.209  ; 7.209  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 12.705 ; 12.705 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 12.705 ; 12.705 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 12.257 ; 12.257 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 12.685 ; 12.685 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 12.257 ; 12.257 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 7.647  ; 7.647  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 6.057  ; 6.057  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 8.598  ; 8.598  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.791  ; 7.791  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.764  ; 7.764  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 8.022  ; 8.022  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 6.628  ; 6.628  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 6.823  ; 6.823  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 6.609  ; 6.609  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 8.144  ; 8.144  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 6.952  ; 6.952  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 6.961  ; 6.961  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 7.954  ; 7.954  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 6.864  ; 6.864  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 7.056  ; 7.056  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 7.312  ; 7.312  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 7.055  ; 7.055  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.057  ; 6.057  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 6.834  ; 6.834  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 7.363  ; 7.363  ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 8.987  ; 8.987  ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 8.705  ; 8.705  ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 8.799  ; 8.799  ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 8.545  ; 8.545  ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 7.776  ; 7.776  ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 8.088  ; 8.088  ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 8.618  ; 8.618  ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 8.765  ; 8.765  ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 9.883  ; 9.883  ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 9.267  ; 9.267  ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 9.000  ; 9.000  ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 7.652  ; 7.652  ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 7.383  ; 7.383  ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 8.044  ; 8.044  ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 7.988  ; 7.988  ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 7.363  ; 7.363  ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 9.119  ; 9.119  ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 8.817  ; 8.817  ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 8.339  ; 8.339  ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 9.029  ; 9.029  ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 9.056  ; 9.056  ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 8.791  ; 8.791  ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 9.164  ; 9.164  ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 9.427  ; 9.427  ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 10.236 ; 10.236 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 9.196  ; 9.196  ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 9.296  ; 9.296  ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 9.670  ; 9.670  ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 8.875  ; 8.875  ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 9.015  ; 9.015  ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 9.207  ; 9.207  ; Rise       ; clk27                                      ;
; IMV[*]          ; clk27      ; 7.670  ; 7.670  ; Rise       ; clk27                                      ;
;  IMV[0]         ; clk27      ; 8.550  ; 8.550  ; Rise       ; clk27                                      ;
;  IMV[1]         ; clk27      ; 8.013  ; 8.013  ; Rise       ; clk27                                      ;
;  IMV[2]         ; clk27      ; 8.639  ; 8.639  ; Rise       ; clk27                                      ;
;  IMV[3]         ; clk27      ; 8.291  ; 8.291  ; Rise       ; clk27                                      ;
;  IMV[4]         ; clk27      ; 8.262  ; 8.262  ; Rise       ; clk27                                      ;
;  IMV[5]         ; clk27      ; 8.374  ; 8.374  ; Rise       ; clk27                                      ;
;  IMV[6]         ; clk27      ; 7.670  ; 7.670  ; Rise       ; clk27                                      ;
;  IMV[7]         ; clk27      ; 8.094  ; 8.094  ; Rise       ; clk27                                      ;
;  IMV[8]         ; clk27      ; 8.104  ; 8.104  ; Rise       ; clk27                                      ;
;  IMV[9]         ; clk27      ; 8.094  ; 8.094  ; Rise       ; clk27                                      ;
;  IMV[10]        ; clk27      ; 8.104  ; 8.104  ; Rise       ; clk27                                      ;
;  IMV[11]        ; clk27      ; 8.048  ; 8.048  ; Rise       ; clk27                                      ;
;  IMV[12]        ; clk27      ; 8.048  ; 8.048  ; Rise       ; clk27                                      ;
;  IMV[13]        ; clk27      ; 7.779  ; 7.779  ; Rise       ; clk27                                      ;
;  IMV[14]        ; clk27      ; 8.078  ; 8.078  ; Rise       ; clk27                                      ;
;  IMV[15]        ; clk27      ; 8.058  ; 8.058  ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 6.218  ; 6.218  ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 7.390  ; 7.390  ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 7.103  ; 7.103  ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 6.984  ; 6.984  ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 7.159  ; 7.159  ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 7.303  ; 7.303  ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 7.501  ; 7.501  ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 7.566  ; 7.566  ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 6.218  ; 6.218  ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 8.500  ; 8.500  ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 8.013  ; 8.013  ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 8.649  ; 8.649  ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 8.261  ; 8.261  ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 8.242  ; 8.242  ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 8.364  ; 8.364  ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 7.543  ; 7.543  ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 6.474  ; 6.474  ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 7.317  ; 7.317  ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 7.614  ; 7.614  ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 7.605  ; 7.605  ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 6.597  ; 6.597  ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 6.905  ; 6.905  ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 6.892  ; 6.892  ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 7.884  ; 7.884  ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 8.543  ; 8.543  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 7.074  ; 7.074  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 7.406  ; 7.406  ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 9.090  ; 9.090  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.160  ; 9.160  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 10.541 ; 10.541 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 11.616 ; 11.616 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.274  ; 9.274  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 8.158  ; 8.158  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 10.074 ; 10.074 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 7.965  ; 7.965  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 7.920  ; 7.920  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.406  ; 7.406  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.978  ; 7.978  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.808  ; 8.808  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 7.639  ; 7.639  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 7.973  ; 7.973  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 7.975  ; 7.975  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 6.412  ; 6.412  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 7.138  ; 7.138  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 7.361  ; 7.361  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 6.998  ; 6.998  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.133  ; 7.133  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.088  ; 7.088  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.089  ; 7.089  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 7.562  ; 7.562  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 7.908  ; 7.908  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.104  ; 7.104  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 6.412  ; 6.412  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 7.138  ; 7.138  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 7.181  ; 7.181  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 7.663  ; 7.663  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 7.343  ; 7.343  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 7.620  ; 7.620  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 7.880  ; 7.880  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 6.635  ; 6.635  ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 9.162  ; 9.162  ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 8.174  ; 8.174  ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 8.322  ; 8.322  ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 7.480  ; 7.480  ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 8.621  ; 8.621  ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 8.339  ; 8.339  ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 7.376  ; 7.376  ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 7.792  ; 7.792  ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 7.715  ; 7.715  ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 10.031 ; 10.031 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 9.209  ; 9.209  ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 10.453 ; 10.453 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 7.105  ; 7.105  ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 7.157  ; 7.157  ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 6.635  ; 6.635  ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 7.762  ; 7.762  ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.083  ; 7.083  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.331  ; 7.331  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 7.068  ; 7.068  ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 8.190  ; 8.190  ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 8.144  ; 8.144  ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 10.008 ; 10.008 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 9.739  ; 9.739  ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 9.461  ; 9.461  ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 9.350  ; 9.350  ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 8.389  ; 8.389  ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 9.628  ; 9.628  ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 9.958  ; 9.958  ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 9.787  ; 9.787  ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 9.909  ; 9.909  ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 10.307 ; 10.307 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 8.864  ; 8.864  ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 9.662  ; 9.662  ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 9.256  ; 9.256  ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 9.920  ; 9.920  ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 9.662  ; 9.662  ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 8.144  ; 8.144  ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 8.104  ; 8.104  ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 10.008 ; 10.008 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 9.759  ; 9.759  ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 9.324  ; 9.324  ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 9.996  ; 9.996  ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 8.442  ; 8.442  ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 9.628  ; 9.628  ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 9.968  ; 9.968  ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 9.827  ; 9.827  ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 10.206 ; 10.206 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 10.307 ; 10.307 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 8.864  ; 8.864  ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 9.652  ; 9.652  ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 9.266  ; 9.266  ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 9.920  ; 9.920  ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 9.662  ; 9.662  ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 8.104  ; 8.104  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 8.644  ; 8.644  ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 9.124  ; 9.124  ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 8.857  ; 8.857  ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 8.644  ; 8.644  ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 9.241  ; 9.241  ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 9.354  ; 9.354  ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 9.255  ; 9.255  ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 8.964  ; 8.964  ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 9.722  ; 9.722  ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 10.997 ; 10.997 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 9.985  ; 9.985  ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 8.685  ; 8.685  ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 8.708  ; 8.708  ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 8.919  ; 8.919  ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 9.156  ; 9.156  ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 9.101  ; 9.101  ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 8.665  ; 8.665  ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 8.269  ; 8.269  ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 8.864  ; 8.864  ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 9.059  ; 9.059  ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 8.371  ; 8.371  ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 9.028  ; 9.028  ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 8.921  ; 8.921  ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 8.269  ; 8.269  ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 8.617  ; 8.617  ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 9.581  ; 9.581  ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 10.148 ; 10.148 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 8.389  ; 8.389  ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 9.245  ; 9.245  ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 8.854  ; 8.854  ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 9.943  ; 9.943  ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 8.820  ; 8.820  ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 9.121  ; 9.121  ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 9.364  ; 9.364  ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 15.808 ; 15.808 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.837 ; 15.837 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 15.808 ; 15.808 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 15.816 ; 15.816 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.843 ; 15.843 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 16.065 ; 16.065 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 16.074 ; 16.074 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 16.052 ; 16.052 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.557 ; 15.557 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.813 ; 15.813 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.810 ; 15.810 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.862 ; 15.862 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.920 ; 15.920 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 15.877 ; 15.877 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.557 ; 15.557 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 15.800 ; 15.800 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 16.066 ; 16.066 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 15.800 ; 15.800 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 15.999 ; 15.999 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 16.033 ; 16.033 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 16.073 ; 16.073 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 15.981 ; 15.981 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 15.553 ; 15.553 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 15.856 ; 15.856 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 15.866 ; 15.866 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 16.153 ; 16.153 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 16.152 ; 16.152 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 15.862 ; 15.862 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.553 ; 15.553 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 15.603 ; 15.603 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.788 ; 15.788 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.839 ; 15.839 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 15.841 ; 15.841 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.817 ; 15.817 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.815 ; 15.815 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.847 ; 15.847 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.837 ; 15.837 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.788 ; 15.788 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 15.807 ; 15.807 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.835 ; 15.835 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 15.833 ; 15.833 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.807 ; 15.807 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 16.020 ; 16.020 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.826 ; 15.826 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.824 ; 15.824 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 15.823 ; 15.823 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 16.034 ; 16.034 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 17.139 ; 17.139 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.968 ; 17.968 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 9.545  ; 9.545  ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 10.126 ; 10.126 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 10.137 ; 10.137 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 9.870  ; 9.870  ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 9.653  ; 9.653  ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.504 ; 10.504 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 9.866  ; 9.866  ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.051 ; 10.051 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 10.176 ; 10.176 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 9.833  ; 9.833  ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 9.580  ; 9.580  ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 10.152 ; 10.152 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 9.812  ; 9.812  ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 9.577  ; 9.577  ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 9.803  ; 9.803  ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.545  ; 9.545  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 9.582  ; 9.582  ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 9.996  ; 9.996  ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 10.934 ; 10.934 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.790 ; 10.790 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 10.468 ; 10.468 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.615 ; 10.615 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 10.016 ; 10.016 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.037 ; 10.037 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 9.864  ; 9.864  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 10.095 ; 10.095 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 10.456 ; 10.456 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 10.436 ; 10.436 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.651  ; 6.651  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 6.651  ; 6.651  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 6.671  ; 6.671  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 6.651  ; 6.651  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 6.651  ; 6.651  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 6.461  ; 6.461  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 6.461  ; 6.461  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 6.461  ; 6.461  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 6.461  ; 6.461  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 6.461  ; 6.461  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 5.070  ; 5.070  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 6.593  ; 6.593  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 7.041  ; 7.041  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 6.593  ; 6.593  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 7.021  ; 7.021  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 6.593  ; 6.593  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 5.521  ; 5.521  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+----------------------------------------------------------------------+
; Fast Model Setup Summary                                             ;
+--------------------------------------------+---------+---------------+
; Clock                                      ; Slack   ; End Point TNS ;
+--------------------------------------------+---------+---------------+
; clk27                                      ; -23.819 ; -1123.775     ;
; inst22|divider|altpll_component|pll|clk[0] ; -1.556  ; -281.148      ;
+--------------------------------------------+---------+---------------+


+--------------------------------------------------------------------+
; Fast Model Hold Summary                                            ;
+--------------------------------------------+-------+---------------+
; Clock                                      ; Slack ; End Point TNS ;
+--------------------------------------------+-------+---------------+
; clk27                                      ; 0.031 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 0.247 ; 0.000         ;
+--------------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                              ;
+--------------------------------------------+--------+---------------+
; Clock                                      ; Slack  ; End Point TNS ;
+--------------------------------------------+--------+---------------+
; clk27                                      ; 16.018 ; 0.000         ;
; inst22|divider|altpll_component|pll|clk[0] ; 17.918 ; 0.000         ;
+--------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk27'                                                                                                                     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                    ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -23.819 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.603     ;
; -23.765 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.294     ; 60.540     ;
; -23.710 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.806     ;
; -23.710 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.806     ;
; -23.676 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.576     ;
; -23.656 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.018      ; 60.743     ;
; -23.656 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.018      ; 60.743     ;
; -23.655 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.555     ;
; -23.633 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.417     ;
; -23.622 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.178     ; 60.513     ;
; -23.617 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.401     ;
; -23.608 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.700     ;
; -23.608 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.700     ;
; -23.601 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.178     ; 60.492     ;
; -23.587 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.679     ;
; -23.587 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.679     ;
; -23.570 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.158     ; 60.481     ;
; -23.554 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.014      ; 60.637     ;
; -23.554 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.014      ; 60.637     ;
; -23.549 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.333     ;
; -23.533 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.014      ; 60.616     ;
; -23.533 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.014      ; 60.616     ;
; -23.524 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.620     ;
; -23.524 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.620     ;
; -23.516 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.167     ; 60.418     ;
; -23.508 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.604     ;
; -23.508 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.604     ;
; -23.490 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.390     ;
; -23.474 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.374     ;
; -23.471 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.255     ;
; -23.469 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.369     ;
; -23.459 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.243     ;
; -23.453 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.353     ;
; -23.446 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.542     ;
; -23.446 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.542     ;
; -23.440 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.536     ;
; -23.440 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.536     ;
; -23.422 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.514     ;
; -23.422 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.514     ;
; -23.406 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.306     ;
; -23.406 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.498     ;
; -23.406 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.498     ;
; -23.405 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 60.494     ;
; -23.401 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.493     ;
; -23.401 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.493     ;
; -23.396 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.180     ;
; -23.392 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.018      ; 60.479     ;
; -23.392 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.018      ; 60.479     ;
; -23.388 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.172     ;
; -23.385 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.285     ;
; -23.385 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.477     ;
; -23.385 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.477     ;
; -23.384 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.158     ; 60.295     ;
; -23.382 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.166     ;
; -23.368 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.158     ; 60.279     ;
; -23.362 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.458     ;
; -23.362 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.458     ;
; -23.351 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.011      ; 60.431     ;
; -23.350 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.446     ;
; -23.350 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.446     ;
; -23.338 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.430     ;
; -23.338 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.430     ;
; -23.328 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.228     ;
; -23.317 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.409     ;
; -23.317 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.409     ;
; -23.316 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.216     ;
; -23.308 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.022      ; 60.399     ;
; -23.307 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.207     ;
; -23.300 ; controlUnit2:inst2|stage[2]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.158     ; 60.211     ;
; -23.296 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.019      ; 60.384     ;
; -23.295 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.195     ;
; -23.287 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.383     ;
; -23.287 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.383     ;
; -23.279 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.375     ;
; -23.279 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.375     ;
; -23.273 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[1]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.369     ;
; -23.273 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|alu_op[0]   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.369     ;
; -23.260 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.352     ;
; -23.260 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.352     ;
; -23.260 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.356     ;
; -23.260 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.356     ;
; -23.254 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|pc_enable   ; clk27        ; clk27       ; 37.037       ; 0.013      ; 60.336     ;
; -23.253 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.153     ;
; -23.248 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.340     ;
; -23.248 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|c_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.340     ;
; -23.245 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.145     ;
; -23.244 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|pc_select   ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.340     ;
; -23.244 ; controlUnit2:inst2|stage[3]  ; controlUnit2:inst2|flag_enable ; clk27        ; clk27       ; 37.037       ; 0.027      ; 60.340     ;
; -23.242 ; controlUnit2:inst2|stage[31] ; controlUnit2:inst2|inc_select  ; clk27        ; clk27       ; 37.037       ; 0.010      ; 60.321     ;
; -23.239 ; controlUnit2:inst2|stage[8]  ; controlUnit2:inst2|shift_sel   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.139     ;
; -23.239 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.331     ;
; -23.239 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.331     ;
; -23.234 ; controlUnit2:inst2|stage[9]  ; controlUnit2:inst2|j_sel       ; clk27        ; clk27       ; 37.037       ; -0.285     ; 60.018     ;
; -23.232 ; controlUnit2:inst2|stage[6]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.132     ;
; -23.227 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[1] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.319     ;
; -23.227 ; controlUnit2:inst2|stage[5]  ; controlUnit2:inst2|y_select[0] ; clk27        ; clk27       ; 37.037       ; 0.023      ; 60.319     ;
; -23.224 ; controlUnit2:inst2|stage[7]  ; controlUnit2:inst2|ma_select   ; clk27        ; clk27       ; 37.037       ; -0.169     ; 60.124     ;
; -23.222 ; controlUnit2:inst2|stage[4]  ; controlUnit2:inst2|mem_write   ; clk27        ; clk27       ; 37.037       ; -0.158     ; 60.133     ;
; -23.221 ; controlUnit2:inst2|stage[1]  ; controlUnit2:inst2|rf_write    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 60.310     ;
; -23.219 ; controlUnit2:inst2|stage[0]  ; controlUnit2:inst2|mem_read    ; clk27        ; clk27       ; 37.037       ; 0.020      ; 60.308     ;
+---------+------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                  ; To Node                                                                                                                  ; Launch Clock ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.556 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a14~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.550     ; 1.647      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.523 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a7~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.543     ; 1.621      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.521 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a3~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.546     ; 1.616      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.520 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a6~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.539     ; 1.622      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.512 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a4~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.540     ; 1.613      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.490 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a9~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.529     ; 1.602      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg11  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg10  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg9   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg8   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg7   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg6   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg5   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg4   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg3   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg2   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg1   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.397 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a1~porta_address_reg0   ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.541     ; 1.497      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.354 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.536     ; 1.459      ;
; -1.349 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.534     ; 1.456      ;
; -1.349 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.534     ; 1.456      ;
; -1.349 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.534     ; 1.456      ;
; -1.349 ; IO_MemoryInterface:inst7|Reg_16:VGA_buffer|lpm_ff:lpm_ff_component|dffs[0] ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ; clk27        ; inst22|divider|altpll_component|pll|clk[0] ; 2.642        ; -2.534     ; 1.456      ;
+--------+----------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+--------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk27'                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                        ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.031 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clk27        ; clk27       ; 0.000        ; 0.456      ; 0.639      ;
; 0.062 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; clk27        ; clk27       ; 0.000        ; 0.187      ; 0.401      ;
; 0.132 ; buffReg16:RB|output[0]                                                           ; buffReg16:RM|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.316      ; 0.600      ;
; 0.215 ; controlUnit2:inst2|ma_select                                                     ; controlUnit2:inst2|ma_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|j_sel                                                         ; controlUnit2:inst2|j_sel                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|shift_sel                                                     ; controlUnit2:inst2|shift_sel                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|mem_write                                                     ; controlUnit2:inst2|mem_write                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|ir_enable                                                     ; controlUnit2:inst2|ir_enable                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|rf_write                                                      ; controlUnit2:inst2|rf_write                                                      ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|b_inv                                                         ; controlUnit2:inst2|b_inv                                                         ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|extend[0]                                                     ; controlUnit2:inst2|extend[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; controlUnit2:inst2|inc_select                                                    ; controlUnit2:inst2|inc_select                                                    ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; buffReg16:RY|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; buffReg16:RB|output[6]                                                           ; buffReg16:RM|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; buffReg16:RB|output[1]                                                           ; buffReg16:RM|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.316      ; 0.708      ;
; 0.242 ; buffReg16:RB|output[5]                                                           ; buffReg16:RM|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; buffReg16:RB|output[9]                                                           ; buffReg16:RM|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; buffReg16:RB|output[10]                                                          ; buffReg16:RM|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; buffReg16:RB|output[11]                                                          ; buffReg16:RM|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.399      ;
; 0.253 ; buffReg16:RB|output[2]                                                           ; buffReg16:RM|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.417      ; 0.822      ;
; 0.286 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clk27        ; clk27       ; 0.000        ; 0.211      ; 0.649      ;
; 0.290 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; buffReg16:RY|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.442      ;
; 0.291 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; buffReg16:RY|output[5]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; buffReg16:RY|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; buffReg16:RZ|output[15]                                                          ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.457      ; 0.903      ;
; 0.297 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.422      ; 0.871      ;
; 0.298 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.422      ; 0.872      ;
; 0.299 ; buffReg16:RA|output[15]                                                          ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.422      ; 0.873      ;
; 0.305 ; buffReg16:RB|output[0]                                                           ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.316      ; 0.773      ;
; 0.316 ; IR:inst18|output[13]                                                             ; controlUnit2:inst2|alu_op[1]                                                     ; clk27        ; clk27       ; 0.000        ; 0.417      ; 0.885      ;
; 0.326 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; buffReg16:RB|output[12]                                                          ; buffReg16:RM|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.482      ;
; 0.333 ; buffReg16:RB|output[8]                                                           ; buffReg16:RM|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.002     ; 0.483      ;
; 0.369 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; buffReg16:RY|output[9]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.521      ;
; 0.375 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; buffReg16:RY|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; buffReg16:RY|output[4]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.530      ;
; 0.388 ; buffReg16:RZ|output[14]                                                          ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.457      ; 0.997      ;
; 0.398 ; IR:inst18|output[10]                                                             ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.415      ; 0.965      ;
; 0.426 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; buffReg16:RY|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.578      ;
; 0.428 ; buffReg16:RB|output[3]                                                           ; buffReg16:RM|output[3]                                                           ; clk27        ; clk27       ; 0.000        ; 0.445      ; 1.025      ;
; 0.434 ; buffReg16:RB|output[13]                                                          ; buffReg16:RM|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; -0.005     ; 0.581      ;
; 0.435 ; IR:inst18|output[8]                                                              ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.331      ; 0.918      ;
; 0.438 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.596      ;
; 0.440 ; IR:inst18|output[12]                                                             ; controlUnit2:inst2|alu_op[0]                                                     ; clk27        ; clk27       ; 0.000        ; 0.417      ; 1.009      ;
; 0.445 ; buffReg16:RB|output[15]                                                          ; buffReg16:RM|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; -0.005     ; 0.592      ;
; 0.448 ; buffReg16:RB|output[7]                                                           ; buffReg16:RM|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; -0.005     ; 0.595      ;
; 0.451 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clk27        ; clk27       ; 0.000        ; 0.006      ; 0.609      ;
; 0.452 ; IR:inst18|output[19]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.422      ; 1.026      ;
; 0.453 ; IR:inst18|output[19]                                                             ; PS:inst23|output[0]                                                              ; clk27        ; clk27       ; 0.000        ; 0.422      ; 1.027      ;
; 0.454 ; IR:inst18|output[19]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.422      ; 1.028      ;
; 0.485 ; buffReg16:RA|output[8]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clk27        ; clk27       ; 0.000        ; 0.413      ; 1.050      ;
; 0.495 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.024      ; 0.671      ;
; 0.509 ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; buffReg16:RY|output[6]                                                           ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; buffReg16:RZ|output[12]                                                          ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.336      ; 0.999      ;
; 0.536 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clk27        ; clk27       ; 0.000        ; 0.198      ; 0.886      ;
; 0.541 ; buffReg16:RA|output[10]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.413      ; 1.106      ;
; 0.555 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clk27        ; clk27       ; 0.000        ; 0.007      ; 0.714      ;
; 0.557 ; IR:inst18|output[14]                                                             ; PS:inst23|output[1]                                                              ; clk27        ; clk27       ; 0.000        ; 0.421      ; 1.130      ;
; 0.557 ; IR:inst18|output[14]                                                             ; PS:inst23|output[2]                                                              ; clk27        ; clk27       ; 0.000        ; 0.421      ; 1.130      ;
; 0.558 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.715      ;
; 0.559 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clk27        ; clk27       ; 0.000        ; 0.010      ; 0.721      ;
; 0.561 ; buffReg16:RB|output[2]                                                           ; buffReg16:RZ|output[2]                                                           ; clk27        ; clk27       ; 0.000        ; 0.426      ; 1.139      ;
; 0.562 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.018      ; 0.732      ;
; 0.565 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[12]                                                          ; clk27        ; clk27       ; 0.000        ; 0.018      ; 0.735      ;
; 0.566 ; buffReg16:RA|output[1]                                                           ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.316      ; 1.034      ;
; 0.569 ; buffReg16:RA|output[0]                                                           ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.316      ; 1.037      ;
; 0.571 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.728      ;
; 0.572 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clk27        ; clk27       ; 0.000        ; 0.010      ; 0.734      ;
; 0.572 ; IR:inst18|output[14]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; clk27        ; clk27       ; 0.000        ; 0.412      ; 1.136      ;
; 0.587 ; controlUnit2:inst2|pc_select                                                     ; controlUnit2:inst2|pc_select                                                     ; clk27        ; clk27       ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; buffReg16:RB|output[0]                                                           ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.316      ; 1.056      ;
; 0.598 ; buffReg16:RA|output[12]                                                          ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; clk27        ; clk27       ; 0.000        ; 0.221      ; 0.971      ;
; 0.614 ; IR:inst18|output[12]                                                             ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; clk27        ; clk27       ; 0.000        ; 0.412      ; 1.178      ;
; 0.627 ; IR:inst18|output[9]                                                              ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.431      ; 1.210      ;
; 0.631 ; buffReg16:RA|output[7]                                                           ; buffReg16:RZ|output[7]                                                           ; clk27        ; clk27       ; 0.000        ; 0.431      ; 1.214      ;
; 0.643 ; buffReg16:RA|output[11]                                                          ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.408      ; 1.203      ;
; 0.645 ; buffReg16:RA|output[1]                                                           ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; clk27        ; clk27       ; 0.000        ; 0.307      ; 1.104      ;
; 0.648 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clk27        ; clk27       ; 0.000        ; 0.007      ; 0.807      ;
; 0.649 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; -0.010     ; 0.791      ;
; 0.653 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clk27        ; clk27       ; 0.000        ; 0.007      ; 0.812      ;
; 0.656 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[15]                                                          ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.817      ;
; 0.657 ; IR:inst18|output[3]                                                              ; buffReg16:RB|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.009      ; 0.818      ;
; 0.664 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[1]                                                           ; clk27        ; clk27       ; 0.000        ; 0.004      ; 0.820      ;
; 0.670 ; buffReg16:RZ|output[13]                                                          ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.444      ; 1.266      ;
; 0.670 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[0]                                                           ; clk27        ; clk27       ; 0.000        ; 0.004      ; 0.826      ;
; 0.674 ; IR:inst18|output[15]                                                             ; buffReg16:RZ|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.407      ; 1.233      ;
; 0.684 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.835      ;
; 0.684 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.841      ;
; 0.685 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[13]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.842      ;
; 0.685 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[10]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.842      ;
; 0.685 ; controlUnit2:inst2|y_select[1]                                                   ; buffReg16:RY|output[11]                                                          ; clk27        ; clk27       ; 0.000        ; 0.005      ; 0.842      ;
; 0.686 ; controlUnit2:inst2|alu_op[0]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.837      ;
; 0.689 ; InstructionAddressGenerator:inst5|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:inst5|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clk27        ; clk27       ; 0.000        ; 0.007      ; 0.848      ;
; 0.693 ; controlUnit2:inst2|y_select[0]                                                   ; buffReg16:RY|output[14]                                                          ; clk27        ; clk27       ; 0.000        ; 0.018      ; 0.863      ;
; 0.695 ; controlUnit2:inst2|alu_op[1]                                                     ; buffReg16:RZ|output[8]                                                           ; clk27        ; clk27       ; 0.000        ; -0.001     ; 0.846      ;
+-------+----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                    ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                    ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.247 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.333 ; vgacon:inst22|v_count[9] ; vgacon:inst22|v_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.485      ;
; 0.337 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.489      ;
; 0.350 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.501      ;
; 0.363 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.377 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.418 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count_d[9] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.570      ;
; 0.420 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.572      ;
; 0.423 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count_d[0] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.574      ;
; 0.431 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.583      ;
; 0.431 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count_d[6] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.586      ;
; 0.434 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.585      ;
; 0.447 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.598      ;
; 0.460 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.612      ;
; 0.462 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count_d[3] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.614      ;
; 0.470 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.622      ;
; 0.506 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.661      ;
; 0.509 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.512 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count_d[5] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.667      ;
; 0.515 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count_d[7] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.670      ;
; 0.517 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.529 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.544 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.551 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count_d[8] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.702      ;
; 0.556 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.561 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count_d[4] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.573 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.725      ;
; 0.586 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.592 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.751      ;
; 0.603 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.755      ;
; 0.616 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.623 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.625 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.777      ;
; 0.632 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count_d[1] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.635 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.638 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.638 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.662 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.667 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.819      ;
; 0.670 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.822      ;
; 0.673 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[4]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.825      ;
; 0.680 ; vgacon:inst22|v_count[3] ; vgacon:inst22|v_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.832      ;
; 0.702 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.848      ;
; 0.704 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 0.850      ;
; 0.708 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.860      ;
; 0.710 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.862      ;
; 0.731 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.882      ;
; 0.732 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.884      ;
; 0.743 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.895      ;
; 0.755 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.906      ;
; 0.757 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count_d[2] ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.909      ;
; 0.782 ; vgacon:inst22|h_count[9] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.786 ; vgacon:inst22|v_count[8] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.938      ;
; 0.793 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.945      ;
; 0.796 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.949      ;
; 0.797 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.950      ;
; 0.809 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.960      ;
; 0.810 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.962      ;
; 0.817 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.969      ;
; 0.818 ; vgacon:inst22|h_count[1] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.970      ;
; 0.822 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.974      ;
; 0.823 ; vgacon:inst22|h_count[8] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.975      ;
; 0.838 ; vgacon:inst22|v_count[7] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.990      ;
; 0.841 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.993      ;
; 0.842 ; vgacon:inst22|h_count[0] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.994      ;
; 0.847 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.999      ;
; 0.849 ; vgacon:inst22|v_count[0] ; vgacon:inst22|v_count[1]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.007      ;
; 0.857 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.008      ;
; 0.861 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.013      ;
; 0.866 ; vgacon:inst22|h_count[6] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.018      ;
; 0.870 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.022      ;
; 0.876 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.028      ;
; 0.878 ; vgacon:inst22|h_count[3] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.030      ;
; 0.884 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.035      ;
; 0.889 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.889 ; vgacon:inst22|h_count[5] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.042      ;
; 0.897 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.900 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[9]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.046      ;
; 0.902 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[0]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.048      ;
; 0.905 ; vgacon:inst22|v_count[1] ; vgacon:inst22|v_count[3]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.910 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.062      ;
; 0.912 ; vgacon:inst22|v_count[5] ; vgacon:inst22|v_count[8]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.926 ; vgacon:inst22|h_count[4] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.930 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[2]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.930 ; vgacon:inst22|v_count[4] ; vgacon:inst22|v_count[6]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.938 ; vgacon:inst22|v_count[6] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.944 ; vgacon:inst22|h_count[7] ; vgacon:inst22|h_count[5]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.095      ;
; 0.945 ; vgacon:inst22|v_count[2] ; vgacon:inst22|v_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.953 ; vgacon:inst22|h_count[2] ; vgacon:inst22|h_count[7]   ; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
+-------+--------------------------+----------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk27'                                                                                                                                                                               ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a17~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a18~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a19~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg0 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg1 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg2 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg3 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg4 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg5 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg6 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg7 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg8 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_address_reg9 ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_datain_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a20~porta_we_reg       ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a21~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a22~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a23~porta_memory_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a3~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg2  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg3  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg4  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg5  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg6  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg7  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg8  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_address_reg9  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg1   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg2   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_we_reg        ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a5~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a6~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a7~porta_memory_reg0   ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg0  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg1  ;
; 16.018 ; 18.518       ; 2.500          ; Low Pulse Width ; clk27 ; Fall       ; MemoryInterface:inst6|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_address_reg2  ;
+--------+--------------+----------------+-----------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst22|divider|altpll_component|pll|clk[0]'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                                                                   ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg0   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg1   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg10  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg11  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg2   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg3   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg4   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg5   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg6   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg7   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg8   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a0~porta_address_reg9   ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a10~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a11~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg10 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg11 ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg2  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg3  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg4  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg5  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg6  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg7  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg8  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a12~porta_address_reg9  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg0  ;
; 17.918 ; 19.841       ; 1.923          ; High Pulse Width ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
; 17.918 ; 19.841       ; 1.923          ; Low Pulse Width  ; inst22|divider|altpll_component|pll|clk[0] ; Rise       ; vgacon:inst22|vga_ram:vgamem|altsyncram:ram_block_rtl_0|altsyncram_df41:auto_generated|ram_block1a13~porta_address_reg1  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; 62.750 ; 62.750 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.448  ; 0.448  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.082  ; 0.082  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.101  ; 0.101  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; -0.006 ; -0.006 ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.247  ; 0.247  ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; -0.023 ; -0.023 ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 0.448  ; 0.448  ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.038  ; 0.038  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; -0.214 ; -0.214 ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.322 ; -0.322 ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; -0.231 ; -0.231 ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 2.608  ; 2.608  ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 2.122  ; 2.122  ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 2.581  ; 2.581  ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 2.556  ; 2.556  ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 2.608  ; 2.608  ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -3.391 ; -3.391 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.442  ; 0.442  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.038  ; 0.038  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.019  ; 0.019  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.126  ; 0.126  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.127 ; -0.127 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.143  ; 0.143  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -0.328 ; -0.328 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.082  ; 0.082  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.334  ; 0.334  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.442  ; 0.442  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.351  ; 0.351  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -2.002 ; -2.002 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -2.002 ; -2.002 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.461 ; -2.461 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.436 ; -2.436 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.488 ; -2.488 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 4.793 ; 4.793 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.793 ; 4.793 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.272 ; 4.272 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.296 ; 4.296 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.380 ; 4.380 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 3.742 ; 3.742 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 3.827 ; 3.827 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 3.736 ; 3.736 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.394 ; 4.394 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 3.907 ; 3.907 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 3.858 ; 3.858 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.807 ; 3.807 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.889 ; 3.889 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.765 ; 3.765 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.248 ; 3.248 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 3.845 ; 3.845 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 7.911 ; 7.911 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 6.499 ; 6.499 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 6.995 ; 6.995 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 6.427 ; 6.427 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 6.825 ; 6.825 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 6.777 ; 6.777 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 6.957 ; 6.957 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 6.729 ; 6.729 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 7.273 ; 7.273 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 7.911 ; 7.911 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 7.116 ; 7.116 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 6.475 ; 6.475 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 6.688 ; 6.688 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 6.267 ; 6.267 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 6.779 ; 6.779 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 6.678 ; 6.678 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 6.369 ; 6.369 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 7.267 ; 7.267 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 6.740 ; 6.740 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 7.144 ; 7.144 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 6.344 ; 6.344 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 6.476 ; 6.476 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 6.340 ; 6.340 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 6.129 ; 6.129 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 6.338 ; 6.338 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 7.139 ; 7.139 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 7.267 ; 7.267 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 6.644 ; 6.644 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 6.678 ; 6.678 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 6.408 ; 6.408 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 6.994 ; 6.994 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 6.404 ; 6.404 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 6.695 ; 6.695 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 6.986 ; 6.986 ; Rise       ; clk27                                      ;
; IMV[*]          ; clk27      ; 4.832 ; 4.832 ; Rise       ; clk27                                      ;
;  IMV[0]         ; clk27      ; 4.426 ; 4.426 ; Rise       ; clk27                                      ;
;  IMV[1]         ; clk27      ; 4.249 ; 4.249 ; Rise       ; clk27                                      ;
;  IMV[2]         ; clk27      ; 4.534 ; 4.534 ; Rise       ; clk27                                      ;
;  IMV[3]         ; clk27      ; 4.325 ; 4.325 ; Rise       ; clk27                                      ;
;  IMV[4]         ; clk27      ; 4.342 ; 4.342 ; Rise       ; clk27                                      ;
;  IMV[5]         ; clk27      ; 4.432 ; 4.432 ; Rise       ; clk27                                      ;
;  IMV[6]         ; clk27      ; 4.038 ; 4.038 ; Rise       ; clk27                                      ;
;  IMV[7]         ; clk27      ; 4.822 ; 4.822 ; Rise       ; clk27                                      ;
;  IMV[8]         ; clk27      ; 4.832 ; 4.832 ; Rise       ; clk27                                      ;
;  IMV[9]         ; clk27      ; 4.822 ; 4.822 ; Rise       ; clk27                                      ;
;  IMV[10]        ; clk27      ; 4.832 ; 4.832 ; Rise       ; clk27                                      ;
;  IMV[11]        ; clk27      ; 4.777 ; 4.777 ; Rise       ; clk27                                      ;
;  IMV[12]        ; clk27      ; 4.777 ; 4.777 ; Rise       ; clk27                                      ;
;  IMV[13]        ; clk27      ; 4.676 ; 4.676 ; Rise       ; clk27                                      ;
;  IMV[14]        ; clk27      ; 4.807 ; 4.807 ; Rise       ; clk27                                      ;
;  IMV[15]        ; clk27      ; 4.787 ; 4.787 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 4.637 ; 4.637 ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 4.100 ; 4.100 ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 3.954 ; 3.954 ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 3.993 ; 3.993 ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 3.824 ; 3.824 ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 3.940 ; 3.940 ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 3.965 ; 3.965 ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 3.362 ; 3.362 ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 4.376 ; 4.376 ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 4.249 ; 4.249 ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 4.544 ; 4.544 ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 4.295 ; 4.295 ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 4.422 ; 4.422 ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 3.948 ; 3.948 ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 3.484 ; 3.484 ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 3.890 ; 3.890 ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 3.998 ; 3.998 ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 3.995 ; 3.995 ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 3.510 ; 3.510 ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 3.886 ; 3.886 ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 3.875 ; 3.875 ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 4.297 ; 4.297 ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 4.637 ; 4.637 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 3.959 ; 3.959 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 6.077 ; 6.077 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.894 ; 4.894 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 5.580 ; 5.580 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 6.077 ; 6.077 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.897 ; 4.897 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.436 ; 4.436 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 5.370 ; 5.370 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.617 ; 4.617 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.360 ; 4.360 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.289 ; 4.289 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.372 ; 4.372 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.759 ; 4.759 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.248 ; 4.248 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.354 ; 4.354 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.355 ; 4.355 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 4.330 ; 4.330 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.993 ; 3.993 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.089 ; 4.089 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.902 ; 3.902 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.999 ; 3.999 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 3.973 ; 3.973 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.167 ; 4.167 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 4.330 ; 4.330 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.988 ; 3.988 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.018 ; 4.018 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.230 ; 4.230 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.237 ; 4.237 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 6.993 ; 6.993 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 5.556 ; 5.556 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 5.456 ; 5.456 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 6.359 ; 6.359 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 5.785 ; 5.785 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 5.807 ; 5.807 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 5.852 ; 5.852 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 5.769 ; 5.769 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 5.739 ; 5.739 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 5.591 ; 5.591 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 6.494 ; 6.494 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 6.929 ; 6.929 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 6.993 ; 6.993 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 5.954 ; 5.954 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 6.160 ; 6.160 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 6.093 ; 6.093 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 6.424 ; 6.424 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 3.969 ; 3.969 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.109 ; 4.109 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 3.794 ; 3.794 ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 4.482 ; 4.482 ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 8.104 ; 8.104 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 6.682 ; 6.682 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 6.543 ; 6.543 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 7.076 ; 7.076 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 6.924 ; 6.924 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 5.928 ; 5.928 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 6.824 ; 6.824 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 7.283 ; 7.283 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 7.101 ; 7.101 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 6.616 ; 6.616 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 7.277 ; 7.277 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 7.292 ; 7.292 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 8.104 ; 8.104 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 7.075 ; 7.075 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 7.677 ; 7.677 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 7.696 ; 7.696 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 6.839 ; 6.839 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 8.094 ; 8.094 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 6.682 ; 6.682 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 6.563 ; 6.563 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 6.976 ; 6.976 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 7.255 ; 7.255 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 5.956 ; 5.956 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 6.824 ; 6.824 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 7.293 ; 7.293 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 7.141 ; 7.141 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 6.746 ; 6.746 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 7.277 ; 7.277 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 7.292 ; 7.292 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 8.094 ; 8.094 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 7.085 ; 7.085 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 7.677 ; 7.677 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 7.696 ; 7.696 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 6.799 ; 6.799 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 7.453 ; 7.453 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 5.988 ; 5.988 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 6.146 ; 6.146 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 5.923 ; 5.923 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 6.091 ; 6.091 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 6.246 ; 6.246 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 6.098 ; 6.098 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 6.057 ; 6.057 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 6.417 ; 6.417 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 7.453 ; 7.453 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 6.739 ; 6.739 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 6.057 ; 6.057 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 6.122 ; 6.122 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 5.945 ; 5.945 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 6.503 ; 6.503 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 6.322 ; 6.322 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 5.852 ; 5.852 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 6.630 ; 6.630 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 6.191 ; 6.191 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 6.511 ; 6.511 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 5.787 ; 5.787 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 5.882 ; 5.882 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 5.791 ; 5.791 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 5.635 ; 5.635 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 5.800 ; 5.800 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 6.629 ; 6.629 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 6.630 ; 6.630 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 6.029 ; 6.029 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 6.273 ; 6.273 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 6.380 ; 6.380 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 6.576 ; 6.576 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 5.628 ; 5.628 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 6.275 ; 6.275 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 6.393 ; 6.393 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.243 ; 8.243 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.137 ; 8.137 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.108 ; 8.108 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.117 ; 8.117 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.141 ; 8.141 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.242 ; 8.242 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.243 ; 8.243 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.231 ; 8.231 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.053 ; 8.053 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.054 ; 8.054 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 8.019 ; 8.019 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 7.930 ; 7.930 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.033 ; 8.033 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 7.881 ; 7.881 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.271 ; 8.271 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.197 ; 8.197 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 8.170 ; 8.170 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 8.193 ; 8.193 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 8.200 ; 8.200 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 8.155 ; 8.155 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 8.271 ; 8.271 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 8.257 ; 8.257 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 8.093 ; 8.093 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 8.103 ; 8.103 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 8.257 ; 8.257 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 8.254 ; 8.254 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 8.101 ; 8.101 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.947 ; 7.947 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.980 ; 7.980 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 8.175 ; 8.175 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.157 ; 8.157 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.158 ; 8.158 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.136 ; 8.136 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 8.135 ; 8.135 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.175 ; 8.175 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.166 ; 8.166 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.155 ; 8.155 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.106 ; 8.106 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 9.145 ; 9.145 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.150 ; 8.150 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.148 ; 8.148 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.121 ; 8.121 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.215 ; 8.215 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.134 ; 8.134 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.226 ; 8.226 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.767 ; 8.767 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 9.145 ; 9.145 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 5.872 ; 5.872 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.879 ; 5.879 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.754 ; 5.754 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 5.694 ; 5.694 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.102 ; 6.102 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.823 ; 5.823 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.902 ; 5.902 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 5.909 ; 5.909 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 5.818 ; 5.818 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.690 ; 5.690 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.897 ; 5.897 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 5.795 ; 5.795 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 5.694 ; 5.694 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.795 ; 5.795 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.659 ; 5.659 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.699 ; 5.699 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.862 ; 5.862 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.248 ; 6.248 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.115 ; 6.115 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.116 ; 6.116 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.868 ; 5.868 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 5.892 ; 5.892 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.788 ; 5.788 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.365 ; 5.365 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.365 ; 5.365 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 5.595 ; 5.595 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 5.595 ; 5.595 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 5.575 ; 5.575 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 6.261 ; 6.261 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 6.241 ; 6.241 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 6.261 ; 6.261 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 6.241 ; 6.241 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 6.241 ; 6.241 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 5.901 ; 5.901 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 5.901 ; 5.901 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 5.901 ; 5.901 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 5.901 ; 5.901 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 5.901 ; 5.901 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 3.376 ; 3.376 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 6.666 ; 6.666 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 6.666 ; 6.666 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 6.452 ; 6.452 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 6.646 ; 6.646 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 6.452 ; 6.452 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 3.697 ; 3.697 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.248 ; 3.248 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.793 ; 4.793 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.272 ; 4.272 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.296 ; 4.296 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.380 ; 4.380 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 3.742 ; 3.742 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 3.827 ; 3.827 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 3.736 ; 3.736 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.394 ; 4.394 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 3.907 ; 3.907 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 3.858 ; 3.858 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.807 ; 3.807 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.889 ; 3.889 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.765 ; 3.765 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.248 ; 3.248 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 3.845 ; 3.845 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 3.854 ; 3.854 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.570 ; 4.570 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.467 ; 4.467 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 4.503 ; 4.503 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 4.413 ; 4.413 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 4.070 ; 4.070 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 4.192 ; 4.192 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 4.470 ; 4.470 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 4.653 ; 4.653 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 5.221 ; 5.221 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 4.757 ; 4.757 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.620 ; 4.620 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 3.982 ; 3.982 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 3.854 ; 3.854 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 4.191 ; 4.191 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 4.185 ; 4.185 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 3.892 ; 3.892 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.455 ; 4.455 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.814 ; 4.814 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.663 ; 4.663 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.506 ; 4.506 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 4.842 ; 4.842 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.828 ; 4.828 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.747 ; 4.747 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 4.836 ; 4.836 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 5.057 ; 5.057 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 5.407 ; 5.407 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.455 ; 4.455 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.854 ; 4.854 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.954 ; 4.954 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 5.139 ; 5.139 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.731 ; 4.731 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.772 ; 4.772 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.927 ; 4.927 ; Rise       ; clk27                                      ;
; IMV[*]          ; clk27      ; 4.038 ; 4.038 ; Rise       ; clk27                                      ;
;  IMV[0]         ; clk27      ; 4.426 ; 4.426 ; Rise       ; clk27                                      ;
;  IMV[1]         ; clk27      ; 4.249 ; 4.249 ; Rise       ; clk27                                      ;
;  IMV[2]         ; clk27      ; 4.534 ; 4.534 ; Rise       ; clk27                                      ;
;  IMV[3]         ; clk27      ; 4.325 ; 4.325 ; Rise       ; clk27                                      ;
;  IMV[4]         ; clk27      ; 4.342 ; 4.342 ; Rise       ; clk27                                      ;
;  IMV[5]         ; clk27      ; 4.432 ; 4.432 ; Rise       ; clk27                                      ;
;  IMV[6]         ; clk27      ; 4.038 ; 4.038 ; Rise       ; clk27                                      ;
;  IMV[7]         ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  IMV[8]         ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
;  IMV[9]         ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  IMV[10]        ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
;  IMV[11]        ; clk27      ; 4.186 ; 4.186 ; Rise       ; clk27                                      ;
;  IMV[12]        ; clk27      ; 4.186 ; 4.186 ; Rise       ; clk27                                      ;
;  IMV[13]        ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  IMV[14]        ; clk27      ; 4.216 ; 4.216 ; Rise       ; clk27                                      ;
;  IMV[15]        ; clk27      ; 4.196 ; 4.196 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 3.362 ; 3.362 ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 4.100 ; 4.100 ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 3.954 ; 3.954 ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 3.993 ; 3.993 ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 3.824 ; 3.824 ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 3.940 ; 3.940 ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 3.965 ; 3.965 ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 3.362 ; 3.362 ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 4.376 ; 4.376 ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 4.249 ; 4.249 ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 4.544 ; 4.544 ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 4.295 ; 4.295 ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 4.422 ; 4.422 ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 3.948 ; 3.948 ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 3.484 ; 3.484 ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 3.890 ; 3.890 ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 3.998 ; 3.998 ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 3.995 ; 3.995 ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 3.510 ; 3.510 ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 3.886 ; 3.886 ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 3.875 ; 3.875 ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 4.297 ; 4.297 ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 4.637 ; 4.637 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 3.959 ; 3.959 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.894 ; 4.894 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 5.580 ; 5.580 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 6.077 ; 6.077 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.897 ; 4.897 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.436 ; 4.436 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 5.370 ; 5.370 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.617 ; 4.617 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.360 ; 4.360 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.289 ; 4.289 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.372 ; 4.372 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.759 ; 4.759 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.248 ; 4.248 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.354 ; 4.354 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.355 ; 4.355 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.993 ; 3.993 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.089 ; 4.089 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.902 ; 3.902 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.999 ; 3.999 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 3.973 ; 3.973 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.167 ; 4.167 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 4.330 ; 4.330 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.988 ; 3.988 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.018 ; 4.018 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.230 ; 4.230 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.237 ; 4.237 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 3.550 ; 3.550 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.694 ; 4.694 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 4.390 ; 4.390 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.509 ; 4.509 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 3.877 ; 3.877 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.594 ; 4.594 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 4.320 ; 4.320 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 3.839 ; 3.839 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.044 ; 4.044 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 4.271 ; 4.271 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.131 ; 5.131 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 4.901 ; 4.901 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 5.313 ; 5.313 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 3.810 ; 3.810 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 3.825 ; 3.825 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 3.550 ; 3.550 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.057 ; 4.057 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 3.969 ; 3.969 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.109 ; 4.109 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 3.794 ; 3.794 ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 4.482 ; 4.482 ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 4.209 ; 4.209 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 5.322 ; 5.322 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 5.040 ; 5.040 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 4.924 ; 4.924 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 4.830 ; 4.830 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 4.578 ; 4.578 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 5.105 ; 5.105 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 5.032 ; 5.032 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 5.120 ; 5.120 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 5.136 ; 5.136 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 5.341 ; 5.341 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 4.751 ; 4.751 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 5.247 ; 5.247 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 4.697 ; 4.697 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 5.251 ; 5.251 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 5.126 ; 5.126 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 4.209 ; 4.209 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.169 ; 4.169 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 5.322 ; 5.322 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 5.060 ; 5.060 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.824 ; 4.824 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 5.161 ; 5.161 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 4.606 ; 4.606 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 5.105 ; 5.105 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 5.042 ; 5.042 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 5.160 ; 5.160 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 5.266 ; 5.266 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 5.341 ; 5.341 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 4.751 ; 4.751 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 5.237 ; 5.237 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.707 ; 4.707 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 5.251 ; 5.251 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 5.126 ; 5.126 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 4.169 ; 4.169 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 4.651 ; 4.651 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.861 ; 4.861 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.767 ; 4.767 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 4.674 ; 4.674 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 4.894 ; 4.894 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 4.921 ; 4.921 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 4.800 ; 4.800 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 5.304 ; 5.304 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 5.940 ; 5.940 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 5.305 ; 5.305 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.682 ; 4.682 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 4.691 ; 4.691 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 4.715 ; 4.715 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 4.873 ; 4.873 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 4.939 ; 4.939 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 4.651 ; 4.651 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.487 ; 4.487 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.700 ; 4.700 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.796 ; 4.796 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.549 ; 4.549 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 4.836 ; 4.836 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.795 ; 4.795 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.487 ; 4.487 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 4.571 ; 4.571 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 5.111 ; 5.111 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 5.376 ; 5.376 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.545 ; 4.545 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.864 ; 4.864 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.750 ; 4.750 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 5.219 ; 5.219 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.647 ; 4.647 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.801 ; 4.801 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.932 ; 4.932 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.108 ; 8.108 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.137 ; 8.137 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.108 ; 8.108 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.117 ; 8.117 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.141 ; 8.141 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.242 ; 8.242 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.243 ; 8.243 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.231 ; 8.231 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.881 ; 7.881 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.053 ; 8.053 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.054 ; 8.054 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 8.019 ; 8.019 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 7.930 ; 7.930 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.033 ; 8.033 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 7.881 ; 7.881 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.197 ; 8.197 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 8.170 ; 8.170 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 8.193 ; 8.193 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 8.200 ; 8.200 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 8.155 ; 8.155 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 8.271 ; 8.271 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.947 ; 7.947 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 8.093 ; 8.093 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 8.103 ; 8.103 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 8.257 ; 8.257 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 8.254 ; 8.254 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 8.101 ; 8.101 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.947 ; 7.947 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.980 ; 7.980 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 8.106 ; 8.106 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.157 ; 8.157 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.158 ; 8.158 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.136 ; 8.136 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 8.135 ; 8.135 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.175 ; 8.175 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.166 ; 8.166 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.155 ; 8.155 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.106 ; 8.106 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.121 ; 8.121 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.150 ; 8.150 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.148 ; 8.148 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.121 ; 8.121 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.215 ; 8.215 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.134 ; 8.134 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.226 ; 8.226 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.767 ; 8.767 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 9.145 ; 9.145 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.659 ; 5.659 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 5.872 ; 5.872 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.879 ; 5.879 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.754 ; 5.754 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 5.694 ; 5.694 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.102 ; 6.102 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.823 ; 5.823 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.902 ; 5.902 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 5.909 ; 5.909 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 5.818 ; 5.818 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.690 ; 5.690 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.897 ; 5.897 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 5.795 ; 5.795 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 5.694 ; 5.694 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.795 ; 5.795 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.659 ; 5.659 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.699 ; 5.699 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.862 ; 5.862 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.248 ; 6.248 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.115 ; 6.115 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.116 ; 6.116 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.868 ; 5.868 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 5.892 ; 5.892 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.788 ; 5.788 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.365 ; 5.365 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 5.595 ; 5.595 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 5.575 ; 5.575 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 3.199 ; 3.199 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.493 ; 2.493 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 3.233 ; 3.233 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 3.447 ; 3.447 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 3.233 ; 3.233 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 3.427 ; 3.427 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 3.233 ; 3.233 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.775 ; 2.775 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                        ;
+---------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                       ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                            ; -95.913   ; 0.031 ; N/A      ; N/A     ; 16.018              ;
;  clk27                                      ; -95.913   ; 0.031 ; N/A      ; N/A     ; 16.018              ;
;  inst22|divider|altpll_component|pll|clk[0] ; -5.109    ; 0.247 ; N/A      ; N/A     ; 17.918              ;
; Design-wide TNS                             ; -5709.523 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk27                                      ; -4705.143 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  inst22|divider|altpll_component|pll|clk[0] ; -1004.380 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------+-----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; Reset     ; clk27      ; 136.238 ; 136.238 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 1.139   ; 1.139   ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.627   ; 0.627   ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.643   ; 0.643   ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.456   ; 0.456   ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; 0.953   ; 0.953   ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.348   ; 0.348   ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; 1.139   ; 1.139   ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.529   ; 0.529   ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.090   ; 0.090   ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; -0.084  ; -0.084  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.014   ; 0.014   ; Fall       ; clk27           ;
; key[*]    ; clk27      ; 4.709   ; 4.709   ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; 3.858   ; 3.858   ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; 4.683   ; 4.683   ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; 4.657   ; 4.657   ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; 4.709   ; 4.709   ; Fall       ; clk27           ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; Reset     ; clk27      ; -3.391 ; -3.391 ; Rise       ; clk27           ;
; SW[*]     ; clk27      ; 0.442  ; 0.442  ; Fall       ; clk27           ;
;  SW[0]    ; clk27      ; 0.038  ; 0.038  ; Fall       ; clk27           ;
;  SW[1]    ; clk27      ; 0.019  ; 0.019  ; Fall       ; clk27           ;
;  SW[2]    ; clk27      ; 0.126  ; 0.126  ; Fall       ; clk27           ;
;  SW[3]    ; clk27      ; -0.127 ; -0.127 ; Fall       ; clk27           ;
;  SW[4]    ; clk27      ; 0.143  ; 0.143  ; Fall       ; clk27           ;
;  SW[5]    ; clk27      ; -0.328 ; -0.328 ; Fall       ; clk27           ;
;  SW[6]    ; clk27      ; 0.082  ; 0.082  ; Fall       ; clk27           ;
;  SW[7]    ; clk27      ; 0.334  ; 0.334  ; Fall       ; clk27           ;
;  SW[8]    ; clk27      ; 0.442  ; 0.442  ; Fall       ; clk27           ;
;  SW[9]    ; clk27      ; 0.351  ; 0.351  ; Fall       ; clk27           ;
; key[*]    ; clk27      ; -2.002 ; -2.002 ; Fall       ; clk27           ;
;  key[0]   ; clk27      ; -2.002 ; -2.002 ; Fall       ; clk27           ;
;  key[1]   ; clk27      ; -2.461 ; -2.461 ; Fall       ; clk27           ;
;  key[2]   ; clk27      ; -2.436 ; -2.436 ; Fall       ; clk27           ;
;  key[3]   ; clk27      ; -2.488 ; -2.488 ; Fall       ; clk27           ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                    ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 8.598  ; 8.598  ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 8.598  ; 8.598  ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 7.791  ; 7.791  ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 7.764  ; 7.764  ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 8.022  ; 8.022  ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 6.628  ; 6.628  ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 6.823  ; 6.823  ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 6.609  ; 6.609  ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 8.144  ; 8.144  ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 6.952  ; 6.952  ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 6.961  ; 6.961  ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 7.954  ; 7.954  ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 6.864  ; 6.864  ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 7.056  ; 7.056  ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 7.312  ; 7.312  ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 7.055  ; 7.055  ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 6.057  ; 6.057  ; Rise       ; clk27                                      ;
; C               ; clk27      ; 6.834  ; 6.834  ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 15.999 ; 15.999 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 13.400 ; 13.400 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 14.495 ; 14.495 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 13.194 ; 13.194 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 14.089 ; 14.089 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 13.845 ; 13.845 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 14.407 ; 14.407 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 13.736 ; 13.736 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 14.751 ; 14.751 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 15.999 ; 15.999 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 14.648 ; 14.648 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 13.175 ; 13.175 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 13.836 ; 13.836 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 12.930 ; 12.930 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 13.878 ; 13.878 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 13.584 ; 13.584 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 13.033 ; 13.033 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 14.541 ; 14.541 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 13.562 ; 13.562 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 14.431 ; 14.431 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 12.522 ; 12.522 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 12.831 ; 12.831 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 12.495 ; 12.495 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 11.946 ; 11.946 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 12.640 ; 12.640 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 14.266 ; 14.266 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 14.541 ; 14.541 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 13.216 ; 13.216 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 13.355 ; 13.355 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 12.682 ; 12.682 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 13.970 ; 13.970 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 12.735 ; 12.735 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 13.405 ; 13.405 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 14.027 ; 14.027 ; Rise       ; clk27                                      ;
; IMV[*]          ; clk27      ; 8.982  ; 8.982  ; Rise       ; clk27                                      ;
;  IMV[0]         ; clk27      ; 8.550  ; 8.550  ; Rise       ; clk27                                      ;
;  IMV[1]         ; clk27      ; 8.013  ; 8.013  ; Rise       ; clk27                                      ;
;  IMV[2]         ; clk27      ; 8.639  ; 8.639  ; Rise       ; clk27                                      ;
;  IMV[3]         ; clk27      ; 8.291  ; 8.291  ; Rise       ; clk27                                      ;
;  IMV[4]         ; clk27      ; 8.262  ; 8.262  ; Rise       ; clk27                                      ;
;  IMV[5]         ; clk27      ; 8.374  ; 8.374  ; Rise       ; clk27                                      ;
;  IMV[6]         ; clk27      ; 7.670  ; 7.670  ; Rise       ; clk27                                      ;
;  IMV[7]         ; clk27      ; 8.972  ; 8.972  ; Rise       ; clk27                                      ;
;  IMV[8]         ; clk27      ; 8.982  ; 8.982  ; Rise       ; clk27                                      ;
;  IMV[9]         ; clk27      ; 8.972  ; 8.972  ; Rise       ; clk27                                      ;
;  IMV[10]        ; clk27      ; 8.982  ; 8.982  ; Rise       ; clk27                                      ;
;  IMV[11]        ; clk27      ; 8.926  ; 8.926  ; Rise       ; clk27                                      ;
;  IMV[12]        ; clk27      ; 8.926  ; 8.926  ; Rise       ; clk27                                      ;
;  IMV[13]        ; clk27      ; 8.657  ; 8.657  ; Rise       ; clk27                                      ;
;  IMV[14]        ; clk27      ; 8.956  ; 8.956  ; Rise       ; clk27                                      ;
;  IMV[15]        ; clk27      ; 8.936  ; 8.936  ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 8.649  ; 8.649  ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 7.390  ; 7.390  ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 7.103  ; 7.103  ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 6.984  ; 6.984  ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 7.159  ; 7.159  ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 7.303  ; 7.303  ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 7.501  ; 7.501  ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 7.566  ; 7.566  ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 6.218  ; 6.218  ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 8.500  ; 8.500  ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 8.013  ; 8.013  ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 8.649  ; 8.649  ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 8.261  ; 8.261  ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 8.242  ; 8.242  ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 8.364  ; 8.364  ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 7.543  ; 7.543  ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 6.474  ; 6.474  ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 7.317  ; 7.317  ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 7.614  ; 7.614  ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 7.605  ; 7.605  ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 6.597  ; 6.597  ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 6.905  ; 6.905  ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 6.892  ; 6.892  ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 7.884  ; 7.884  ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 8.543  ; 8.543  ; Rise       ; clk27                                      ;
; N               ; clk27      ; 7.074  ; 7.074  ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 11.616 ; 11.616 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 9.090  ; 9.090  ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 9.160  ; 9.160  ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 10.541 ; 10.541 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 11.616 ; 11.616 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 9.274  ; 9.274  ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 8.158  ; 8.158  ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 10.074 ; 10.074 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 8.247  ; 8.247  ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 7.965  ; 7.965  ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 7.920  ; 7.920  ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 7.406  ; 7.406  ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 7.978  ; 7.978  ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 8.808  ; 8.808  ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 7.639  ; 7.639  ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 7.973  ; 7.973  ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 7.975  ; 7.975  ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 7.908  ; 7.908  ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 7.138  ; 7.138  ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 7.361  ; 7.361  ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 6.998  ; 6.998  ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 7.133  ; 7.133  ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 7.088  ; 7.088  ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 7.089  ; 7.089  ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 7.562  ; 7.562  ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 7.908  ; 7.908  ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 7.104  ; 7.104  ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 6.412  ; 6.412  ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 7.138  ; 7.138  ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 7.181  ; 7.181  ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 7.663  ; 7.663  ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 7.343  ; 7.343  ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 7.620  ; 7.620  ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 7.880  ; 7.880  ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 14.489 ; 14.489 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 11.140 ; 11.140 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 10.882 ; 10.882 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 12.978 ; 12.978 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 11.730 ; 11.730 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 11.905 ; 11.905 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 11.748 ; 11.748 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 11.563 ; 11.563 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 11.556 ; 11.556 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 11.195 ; 11.195 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 13.180 ; 13.180 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 14.159 ; 14.159 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 14.489 ; 14.489 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 12.180 ; 12.180 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 12.520 ; 12.520 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 12.352 ; 12.352 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 13.243 ; 13.243 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 7.083  ; 7.083  ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 7.331  ; 7.331  ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 7.068  ; 7.068  ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 8.190  ; 8.190  ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 16.567 ; 16.567 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 13.586 ; 13.586 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 13.525 ; 13.525 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 14.664 ; 14.664 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 14.307 ; 14.307 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 12.001 ; 12.001 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 14.005 ; 14.005 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 15.052 ; 15.052 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 14.699 ; 14.699 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 13.638 ; 13.638 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 15.171 ; 15.171 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 15.043 ; 15.043 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 16.567 ; 16.567 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 14.859 ; 14.859 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 15.502 ; 15.502 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 15.429 ; 15.429 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 14.169 ; 14.169 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 16.557 ; 16.557 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 13.586 ; 13.586 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 13.545 ; 13.545 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 14.527 ; 14.527 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 14.953 ; 14.953 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 12.054 ; 12.054 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 14.005 ; 14.005 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 15.062 ; 15.062 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 14.739 ; 14.739 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 13.935 ; 13.935 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 15.171 ; 15.171 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 15.043 ; 15.043 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 16.557 ; 16.557 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 14.869 ; 14.869 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 15.502 ; 15.502 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 15.429 ; 15.429 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 14.129 ; 14.129 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 14.556 ; 14.556 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 11.800 ; 11.800 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 12.115 ; 12.115 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 11.623 ; 11.623 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 11.953 ; 11.953 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 12.274 ; 12.274 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 12.014 ; 12.014 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 11.877 ; 11.877 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 12.363 ; 12.363 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 14.556 ; 14.556 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 13.384 ; 13.384 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 11.820 ; 11.820 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 12.040 ; 12.040 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 11.765 ; 11.765 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 12.883 ; 12.883 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 12.327 ; 12.327 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 11.431 ; 11.431 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 13.197 ; 13.197 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 12.369 ; 12.369 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 13.052 ; 13.052 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 11.318 ; 11.318 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 11.487 ; 11.487 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 11.304 ; 11.304 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 10.884 ; 10.884 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 11.476 ; 11.476 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 13.197 ; 13.197 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 13.101 ; 13.101 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 11.881 ; 11.881 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 12.467 ; 12.467 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 12.549 ; 12.549 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 13.075 ; 13.075 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 11.105 ; 11.105 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 12.507 ; 12.507 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 12.726 ; 12.726 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 16.074 ; 16.074 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 15.837 ; 15.837 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 15.808 ; 15.808 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 15.816 ; 15.816 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 15.843 ; 15.843 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 16.065 ; 16.065 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 16.074 ; 16.074 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 16.052 ; 16.052 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 15.920 ; 15.920 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 15.813 ; 15.813 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 15.810 ; 15.810 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 15.862 ; 15.862 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 15.920 ; 15.920 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 15.653 ; 15.653 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 15.877 ; 15.877 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 15.557 ; 15.557 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 16.066 ; 16.066 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 15.800 ; 15.800 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 15.999 ; 15.999 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 16.033 ; 16.033 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 16.073 ; 16.073 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 15.981 ; 15.981 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 16.255 ; 16.255 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 16.153 ; 16.153 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 15.856 ; 15.856 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 15.866 ; 15.866 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 16.153 ; 16.153 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 16.152 ; 16.152 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 15.862 ; 15.862 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 15.553 ; 15.553 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 15.603 ; 15.603 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 15.839 ; 15.839 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 15.841 ; 15.841 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 15.817 ; 15.817 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 15.815 ; 15.815 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 15.855 ; 15.855 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 15.847 ; 15.847 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 15.837 ; 15.837 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 15.788 ; 15.788 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 17.968 ; 17.968 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 15.835 ; 15.835 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 15.833 ; 15.833 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 15.807 ; 15.807 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 16.020 ; 16.020 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 15.826 ; 15.826 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 15.824 ; 15.824 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 15.823 ; 15.823 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 16.034 ; 16.034 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 17.139 ; 17.139 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 17.968 ; 17.968 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 10.934 ; 10.934 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 10.126 ; 10.126 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 10.137 ; 10.137 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 9.870  ; 9.870  ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 9.653  ; 9.653  ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 10.504 ; 10.504 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 9.866  ; 9.866  ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 10.051 ; 10.051 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 10.176 ; 10.176 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 9.833  ; 9.833  ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 9.580  ; 9.580  ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 10.152 ; 10.152 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 9.812  ; 9.812  ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 9.577  ; 9.577  ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 9.803  ; 9.803  ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 9.545  ; 9.545  ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 9.582  ; 9.582  ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 9.996  ; 9.996  ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 10.934 ; 10.934 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 10.790 ; 10.790 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 10.468 ; 10.468 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 10.615 ; 10.615 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 10.016 ; 10.016 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 10.037 ; 10.037 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 9.864  ; 9.864  ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 10.095 ; 10.095 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 10.095 ; 10.095 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 10.075 ; 10.075 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 9.788  ; 9.788  ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 10.456 ; 10.456 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 10.456 ; 10.456 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 10.436 ; 10.436 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 10.008 ; 10.008 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 12.080 ; 12.080 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 12.060 ; 12.060 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 12.080 ; 12.080 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 12.060 ; 12.060 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 12.060 ; 12.060 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 11.326 ; 11.326 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 7.209  ; 7.209  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 12.705 ; 12.705 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 12.705 ; 12.705 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 12.257 ; 12.257 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 12.685 ; 12.685 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 12.257 ; 12.257 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 7.647  ; 7.647  ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                            ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+
; Address[*]      ; clk27      ; 3.248 ; 3.248 ; Rise       ; clk27                                      ;
;  Address[0]     ; clk27      ; 4.793 ; 4.793 ; Rise       ; clk27                                      ;
;  Address[1]     ; clk27      ; 4.272 ; 4.272 ; Rise       ; clk27                                      ;
;  Address[2]     ; clk27      ; 4.296 ; 4.296 ; Rise       ; clk27                                      ;
;  Address[3]     ; clk27      ; 4.380 ; 4.380 ; Rise       ; clk27                                      ;
;  Address[4]     ; clk27      ; 3.742 ; 3.742 ; Rise       ; clk27                                      ;
;  Address[5]     ; clk27      ; 3.827 ; 3.827 ; Rise       ; clk27                                      ;
;  Address[6]     ; clk27      ; 3.736 ; 3.736 ; Rise       ; clk27                                      ;
;  Address[7]     ; clk27      ; 4.394 ; 4.394 ; Rise       ; clk27                                      ;
;  Address[8]     ; clk27      ; 3.907 ; 3.907 ; Rise       ; clk27                                      ;
;  Address[9]     ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  Address[10]    ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
;  Address[11]    ; clk27      ; 3.858 ; 3.858 ; Rise       ; clk27                                      ;
;  Address[12]    ; clk27      ; 3.807 ; 3.807 ; Rise       ; clk27                                      ;
;  Address[13]    ; clk27      ; 3.889 ; 3.889 ; Rise       ; clk27                                      ;
;  Address[14]    ; clk27      ; 3.765 ; 3.765 ; Rise       ; clk27                                      ;
;  Address[15]    ; clk27      ; 3.248 ; 3.248 ; Rise       ; clk27                                      ;
; C               ; clk27      ; 3.845 ; 3.845 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 3.854 ; 3.854 ; Rise       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.570 ; 4.570 ; Rise       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.467 ; 4.467 ; Rise       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 4.503 ; 4.503 ; Rise       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 4.413 ; 4.413 ; Rise       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 4.070 ; 4.070 ; Rise       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 4.192 ; 4.192 ; Rise       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 4.470 ; 4.470 ; Rise       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 4.653 ; 4.653 ; Rise       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 5.221 ; 5.221 ; Rise       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 4.757 ; 4.757 ; Rise       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.620 ; 4.620 ; Rise       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 3.982 ; 3.982 ; Rise       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 3.854 ; 3.854 ; Rise       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 4.191 ; 4.191 ; Rise       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 4.185 ; 4.185 ; Rise       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 3.892 ; 3.892 ; Rise       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.455 ; 4.455 ; Rise       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.814 ; 4.814 ; Rise       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.663 ; 4.663 ; Rise       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.506 ; 4.506 ; Rise       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 4.842 ; 4.842 ; Rise       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.828 ; 4.828 ; Rise       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.747 ; 4.747 ; Rise       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 4.836 ; 4.836 ; Rise       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 5.057 ; 5.057 ; Rise       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 5.407 ; 5.407 ; Rise       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.455 ; 4.455 ; Rise       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.854 ; 4.854 ; Rise       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.954 ; 4.954 ; Rise       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 5.139 ; 5.139 ; Rise       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.731 ; 4.731 ; Rise       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.772 ; 4.772 ; Rise       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.927 ; 4.927 ; Rise       ; clk27                                      ;
; IMV[*]          ; clk27      ; 4.038 ; 4.038 ; Rise       ; clk27                                      ;
;  IMV[0]         ; clk27      ; 4.426 ; 4.426 ; Rise       ; clk27                                      ;
;  IMV[1]         ; clk27      ; 4.249 ; 4.249 ; Rise       ; clk27                                      ;
;  IMV[2]         ; clk27      ; 4.534 ; 4.534 ; Rise       ; clk27                                      ;
;  IMV[3]         ; clk27      ; 4.325 ; 4.325 ; Rise       ; clk27                                      ;
;  IMV[4]         ; clk27      ; 4.342 ; 4.342 ; Rise       ; clk27                                      ;
;  IMV[5]         ; clk27      ; 4.432 ; 4.432 ; Rise       ; clk27                                      ;
;  IMV[6]         ; clk27      ; 4.038 ; 4.038 ; Rise       ; clk27                                      ;
;  IMV[7]         ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  IMV[8]         ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
;  IMV[9]         ; clk27      ; 4.231 ; 4.231 ; Rise       ; clk27                                      ;
;  IMV[10]        ; clk27      ; 4.241 ; 4.241 ; Rise       ; clk27                                      ;
;  IMV[11]        ; clk27      ; 4.186 ; 4.186 ; Rise       ; clk27                                      ;
;  IMV[12]        ; clk27      ; 4.186 ; 4.186 ; Rise       ; clk27                                      ;
;  IMV[13]        ; clk27      ; 4.085 ; 4.085 ; Rise       ; clk27                                      ;
;  IMV[14]        ; clk27      ; 4.216 ; 4.216 ; Rise       ; clk27                                      ;
;  IMV[15]        ; clk27      ; 4.196 ; 4.196 ; Rise       ; clk27                                      ;
; IRout[*]        ; clk27      ; 3.362 ; 3.362 ; Rise       ; clk27                                      ;
;  IRout[0]       ; clk27      ; 4.100 ; 4.100 ; Rise       ; clk27                                      ;
;  IRout[1]       ; clk27      ; 3.954 ; 3.954 ; Rise       ; clk27                                      ;
;  IRout[2]       ; clk27      ; 3.918 ; 3.918 ; Rise       ; clk27                                      ;
;  IRout[3]       ; clk27      ; 3.993 ; 3.993 ; Rise       ; clk27                                      ;
;  IRout[4]       ; clk27      ; 3.824 ; 3.824 ; Rise       ; clk27                                      ;
;  IRout[5]       ; clk27      ; 3.940 ; 3.940 ; Rise       ; clk27                                      ;
;  IRout[6]       ; clk27      ; 3.965 ; 3.965 ; Rise       ; clk27                                      ;
;  IRout[7]       ; clk27      ; 3.362 ; 3.362 ; Rise       ; clk27                                      ;
;  IRout[8]       ; clk27      ; 4.376 ; 4.376 ; Rise       ; clk27                                      ;
;  IRout[9]       ; clk27      ; 4.249 ; 4.249 ; Rise       ; clk27                                      ;
;  IRout[10]      ; clk27      ; 4.544 ; 4.544 ; Rise       ; clk27                                      ;
;  IRout[11]      ; clk27      ; 4.295 ; 4.295 ; Rise       ; clk27                                      ;
;  IRout[12]      ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
;  IRout[13]      ; clk27      ; 4.422 ; 4.422 ; Rise       ; clk27                                      ;
;  IRout[14]      ; clk27      ; 3.948 ; 3.948 ; Rise       ; clk27                                      ;
;  IRout[15]      ; clk27      ; 3.484 ; 3.484 ; Rise       ; clk27                                      ;
;  IRout[16]      ; clk27      ; 3.890 ; 3.890 ; Rise       ; clk27                                      ;
;  IRout[17]      ; clk27      ; 3.998 ; 3.998 ; Rise       ; clk27                                      ;
;  IRout[18]      ; clk27      ; 3.995 ; 3.995 ; Rise       ; clk27                                      ;
;  IRout[19]      ; clk27      ; 3.510 ; 3.510 ; Rise       ; clk27                                      ;
;  IRout[20]      ; clk27      ; 3.886 ; 3.886 ; Rise       ; clk27                                      ;
;  IRout[21]      ; clk27      ; 3.875 ; 3.875 ; Rise       ; clk27                                      ;
;  IRout[22]      ; clk27      ; 4.297 ; 4.297 ; Rise       ; clk27                                      ;
;  IRout[23]      ; clk27      ; 4.637 ; 4.637 ; Rise       ; clk27                                      ;
; N               ; clk27      ; 3.959 ; 3.959 ; Rise       ; clk27                                      ;
; RMout[*]        ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RMout[0]       ; clk27      ; 4.972 ; 4.972 ; Rise       ; clk27                                      ;
;  RMout[1]       ; clk27      ; 4.894 ; 4.894 ; Rise       ; clk27                                      ;
;  RMout[2]       ; clk27      ; 5.580 ; 5.580 ; Rise       ; clk27                                      ;
;  RMout[3]       ; clk27      ; 6.077 ; 6.077 ; Rise       ; clk27                                      ;
;  RMout[4]       ; clk27      ; 4.897 ; 4.897 ; Rise       ; clk27                                      ;
;  RMout[5]       ; clk27      ; 4.436 ; 4.436 ; Rise       ; clk27                                      ;
;  RMout[6]       ; clk27      ; 5.370 ; 5.370 ; Rise       ; clk27                                      ;
;  RMout[7]       ; clk27      ; 4.617 ; 4.617 ; Rise       ; clk27                                      ;
;  RMout[8]       ; clk27      ; 4.360 ; 4.360 ; Rise       ; clk27                                      ;
;  RMout[9]       ; clk27      ; 4.289 ; 4.289 ; Rise       ; clk27                                      ;
;  RMout[10]      ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RMout[11]      ; clk27      ; 4.372 ; 4.372 ; Rise       ; clk27                                      ;
;  RMout[12]      ; clk27      ; 4.759 ; 4.759 ; Rise       ; clk27                                      ;
;  RMout[13]      ; clk27      ; 4.248 ; 4.248 ; Rise       ; clk27                                      ;
;  RMout[14]      ; clk27      ; 4.354 ; 4.354 ; Rise       ; clk27                                      ;
;  RMout[15]      ; clk27      ; 4.355 ; 4.355 ; Rise       ; clk27                                      ;
; RYout[*]        ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[0]       ; clk27      ; 3.993 ; 3.993 ; Rise       ; clk27                                      ;
;  RYout[1]       ; clk27      ; 4.089 ; 4.089 ; Rise       ; clk27                                      ;
;  RYout[2]       ; clk27      ; 3.902 ; 3.902 ; Rise       ; clk27                                      ;
;  RYout[3]       ; clk27      ; 3.999 ; 3.999 ; Rise       ; clk27                                      ;
;  RYout[4]       ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RYout[5]       ; clk27      ; 3.973 ; 3.973 ; Rise       ; clk27                                      ;
;  RYout[6]       ; clk27      ; 4.167 ; 4.167 ; Rise       ; clk27                                      ;
;  RYout[7]       ; clk27      ; 4.330 ; 4.330 ; Rise       ; clk27                                      ;
;  RYout[8]       ; clk27      ; 3.963 ; 3.963 ; Rise       ; clk27                                      ;
;  RYout[9]       ; clk27      ; 3.662 ; 3.662 ; Rise       ; clk27                                      ;
;  RYout[10]      ; clk27      ; 3.988 ; 3.988 ; Rise       ; clk27                                      ;
;  RYout[11]      ; clk27      ; 4.018 ; 4.018 ; Rise       ; clk27                                      ;
;  RYout[12]      ; clk27      ; 4.230 ; 4.230 ; Rise       ; clk27                                      ;
;  RYout[13]      ; clk27      ; 4.069 ; 4.069 ; Rise       ; clk27                                      ;
;  RYout[14]      ; clk27      ; 4.237 ; 4.237 ; Rise       ; clk27                                      ;
;  RYout[15]      ; clk27      ; 4.322 ; 4.322 ; Rise       ; clk27                                      ;
; RZout[*]        ; clk27      ; 3.550 ; 3.550 ; Rise       ; clk27                                      ;
;  RZout[0]       ; clk27      ; 4.694 ; 4.694 ; Rise       ; clk27                                      ;
;  RZout[1]       ; clk27      ; 4.390 ; 4.390 ; Rise       ; clk27                                      ;
;  RZout[2]       ; clk27      ; 4.509 ; 4.509 ; Rise       ; clk27                                      ;
;  RZout[3]       ; clk27      ; 3.877 ; 3.877 ; Rise       ; clk27                                      ;
;  RZout[4]       ; clk27      ; 4.594 ; 4.594 ; Rise       ; clk27                                      ;
;  RZout[5]       ; clk27      ; 4.320 ; 4.320 ; Rise       ; clk27                                      ;
;  RZout[6]       ; clk27      ; 3.839 ; 3.839 ; Rise       ; clk27                                      ;
;  RZout[7]       ; clk27      ; 4.044 ; 4.044 ; Rise       ; clk27                                      ;
;  RZout[8]       ; clk27      ; 4.271 ; 4.271 ; Rise       ; clk27                                      ;
;  RZout[9]       ; clk27      ; 5.131 ; 5.131 ; Rise       ; clk27                                      ;
;  RZout[10]      ; clk27      ; 4.901 ; 4.901 ; Rise       ; clk27                                      ;
;  RZout[11]      ; clk27      ; 5.313 ; 5.313 ; Rise       ; clk27                                      ;
;  RZout[12]      ; clk27      ; 3.810 ; 3.810 ; Rise       ; clk27                                      ;
;  RZout[13]      ; clk27      ; 3.825 ; 3.825 ; Rise       ; clk27                                      ;
;  RZout[14]      ; clk27      ; 3.550 ; 3.550 ; Rise       ; clk27                                      ;
;  RZout[15]      ; clk27      ; 4.057 ; 4.057 ; Rise       ; clk27                                      ;
; V               ; clk27      ; 3.969 ; 3.969 ; Rise       ; clk27                                      ;
; Z               ; clk27      ; 4.109 ; 4.109 ; Rise       ; clk27                                      ;
; ma_select       ; clk27      ; 3.794 ; 3.794 ; Rise       ; clk27                                      ;
; mem_read        ; clk27      ; 4.482 ; 4.482 ; Rise       ; clk27                                      ;
; muxMA[*]        ; clk27      ; 4.209 ; 4.209 ; Rise       ; clk27                                      ;
;  muxMA[0]       ; clk27      ; 5.322 ; 5.322 ; Rise       ; clk27                                      ;
;  muxMA[1]       ; clk27      ; 5.040 ; 5.040 ; Rise       ; clk27                                      ;
;  muxMA[2]       ; clk27      ; 4.924 ; 4.924 ; Rise       ; clk27                                      ;
;  muxMA[3]       ; clk27      ; 4.830 ; 4.830 ; Rise       ; clk27                                      ;
;  muxMA[4]       ; clk27      ; 4.578 ; 4.578 ; Rise       ; clk27                                      ;
;  muxMA[5]       ; clk27      ; 5.105 ; 5.105 ; Rise       ; clk27                                      ;
;  muxMA[6]       ; clk27      ; 5.032 ; 5.032 ; Rise       ; clk27                                      ;
;  muxMA[7]       ; clk27      ; 5.120 ; 5.120 ; Rise       ; clk27                                      ;
;  muxMA[8]       ; clk27      ; 5.136 ; 5.136 ; Rise       ; clk27                                      ;
;  muxMA[9]       ; clk27      ; 5.341 ; 5.341 ; Rise       ; clk27                                      ;
;  muxMA[10]      ; clk27      ; 4.751 ; 4.751 ; Rise       ; clk27                                      ;
;  muxMA[11]      ; clk27      ; 5.247 ; 5.247 ; Rise       ; clk27                                      ;
;  muxMA[12]      ; clk27      ; 4.697 ; 4.697 ; Rise       ; clk27                                      ;
;  muxMA[13]      ; clk27      ; 5.251 ; 5.251 ; Rise       ; clk27                                      ;
;  muxMA[14]      ; clk27      ; 5.126 ; 5.126 ; Rise       ; clk27                                      ;
;  muxMA[15]      ; clk27      ; 4.209 ; 4.209 ; Rise       ; clk27                                      ;
; muxMAout[*]     ; clk27      ; 4.169 ; 4.169 ; Rise       ; clk27                                      ;
;  muxMAout[0]    ; clk27      ; 5.322 ; 5.322 ; Rise       ; clk27                                      ;
;  muxMAout[1]    ; clk27      ; 5.060 ; 5.060 ; Rise       ; clk27                                      ;
;  muxMAout[2]    ; clk27      ; 4.824 ; 4.824 ; Rise       ; clk27                                      ;
;  muxMAout[3]    ; clk27      ; 5.161 ; 5.161 ; Rise       ; clk27                                      ;
;  muxMAout[4]    ; clk27      ; 4.606 ; 4.606 ; Rise       ; clk27                                      ;
;  muxMAout[5]    ; clk27      ; 5.105 ; 5.105 ; Rise       ; clk27                                      ;
;  muxMAout[6]    ; clk27      ; 5.042 ; 5.042 ; Rise       ; clk27                                      ;
;  muxMAout[7]    ; clk27      ; 5.160 ; 5.160 ; Rise       ; clk27                                      ;
;  muxMAout[8]    ; clk27      ; 5.266 ; 5.266 ; Rise       ; clk27                                      ;
;  muxMAout[9]    ; clk27      ; 5.341 ; 5.341 ; Rise       ; clk27                                      ;
;  muxMAout[10]   ; clk27      ; 4.751 ; 4.751 ; Rise       ; clk27                                      ;
;  muxMAout[11]   ; clk27      ; 5.237 ; 5.237 ; Rise       ; clk27                                      ;
;  muxMAout[12]   ; clk27      ; 4.707 ; 4.707 ; Rise       ; clk27                                      ;
;  muxMAout[13]   ; clk27      ; 5.251 ; 5.251 ; Rise       ; clk27                                      ;
;  muxMAout[14]   ; clk27      ; 5.126 ; 5.126 ; Rise       ; clk27                                      ;
;  muxMAout[15]   ; clk27      ; 4.169 ; 4.169 ; Rise       ; clk27                                      ;
; DataS[*]        ; clk27      ; 4.651 ; 4.651 ; Fall       ; clk27                                      ;
;  DataS[0]       ; clk27      ; 4.861 ; 4.861 ; Fall       ; clk27                                      ;
;  DataS[1]       ; clk27      ; 4.767 ; 4.767 ; Fall       ; clk27                                      ;
;  DataS[2]       ; clk27      ; 4.674 ; 4.674 ; Fall       ; clk27                                      ;
;  DataS[3]       ; clk27      ; 4.894 ; 4.894 ; Fall       ; clk27                                      ;
;  DataS[4]       ; clk27      ; 5.027 ; 5.027 ; Fall       ; clk27                                      ;
;  DataS[5]       ; clk27      ; 4.921 ; 4.921 ; Fall       ; clk27                                      ;
;  DataS[6]       ; clk27      ; 4.800 ; 4.800 ; Fall       ; clk27                                      ;
;  DataS[7]       ; clk27      ; 5.304 ; 5.304 ; Fall       ; clk27                                      ;
;  DataS[8]       ; clk27      ; 5.940 ; 5.940 ; Fall       ; clk27                                      ;
;  DataS[9]       ; clk27      ; 5.305 ; 5.305 ; Fall       ; clk27                                      ;
;  DataS[10]      ; clk27      ; 4.682 ; 4.682 ; Fall       ; clk27                                      ;
;  DataS[11]      ; clk27      ; 4.691 ; 4.691 ; Fall       ; clk27                                      ;
;  DataS[12]      ; clk27      ; 4.715 ; 4.715 ; Fall       ; clk27                                      ;
;  DataS[13]      ; clk27      ; 4.873 ; 4.873 ; Fall       ; clk27                                      ;
;  DataS[14]      ; clk27      ; 4.939 ; 4.939 ; Fall       ; clk27                                      ;
;  DataS[15]      ; clk27      ; 4.651 ; 4.651 ; Fall       ; clk27                                      ;
; DataT[*]        ; clk27      ; 4.487 ; 4.487 ; Fall       ; clk27                                      ;
;  DataT[0]       ; clk27      ; 4.700 ; 4.700 ; Fall       ; clk27                                      ;
;  DataT[1]       ; clk27      ; 4.796 ; 4.796 ; Fall       ; clk27                                      ;
;  DataT[2]       ; clk27      ; 4.549 ; 4.549 ; Fall       ; clk27                                      ;
;  DataT[3]       ; clk27      ; 4.836 ; 4.836 ; Fall       ; clk27                                      ;
;  DataT[4]       ; clk27      ; 4.795 ; 4.795 ; Fall       ; clk27                                      ;
;  DataT[5]       ; clk27      ; 4.487 ; 4.487 ; Fall       ; clk27                                      ;
;  DataT[6]       ; clk27      ; 4.571 ; 4.571 ; Fall       ; clk27                                      ;
;  DataT[7]       ; clk27      ; 5.111 ; 5.111 ; Fall       ; clk27                                      ;
;  DataT[8]       ; clk27      ; 5.376 ; 5.376 ; Fall       ; clk27                                      ;
;  DataT[9]       ; clk27      ; 4.545 ; 4.545 ; Fall       ; clk27                                      ;
;  DataT[10]      ; clk27      ; 4.864 ; 4.864 ; Fall       ; clk27                                      ;
;  DataT[11]      ; clk27      ; 4.750 ; 4.750 ; Fall       ; clk27                                      ;
;  DataT[12]      ; clk27      ; 5.219 ; 5.219 ; Fall       ; clk27                                      ;
;  DataT[13]      ; clk27      ; 4.647 ; 4.647 ; Fall       ; clk27                                      ;
;  DataT[14]      ; clk27      ; 4.801 ; 4.801 ; Fall       ; clk27                                      ;
;  DataT[15]      ; clk27      ; 4.932 ; 4.932 ; Fall       ; clk27                                      ;
; HEX0[*]         ; clk27      ; 8.108 ; 8.108 ; Fall       ; clk27                                      ;
;  HEX0[0]        ; clk27      ; 8.137 ; 8.137 ; Fall       ; clk27                                      ;
;  HEX0[1]        ; clk27      ; 8.108 ; 8.108 ; Fall       ; clk27                                      ;
;  HEX0[2]        ; clk27      ; 8.117 ; 8.117 ; Fall       ; clk27                                      ;
;  HEX0[3]        ; clk27      ; 8.141 ; 8.141 ; Fall       ; clk27                                      ;
;  HEX0[4]        ; clk27      ; 8.242 ; 8.242 ; Fall       ; clk27                                      ;
;  HEX0[5]        ; clk27      ; 8.243 ; 8.243 ; Fall       ; clk27                                      ;
;  HEX0[6]        ; clk27      ; 8.231 ; 8.231 ; Fall       ; clk27                                      ;
; HEX1[*]         ; clk27      ; 7.881 ; 7.881 ; Fall       ; clk27                                      ;
;  HEX1[0]        ; clk27      ; 8.053 ; 8.053 ; Fall       ; clk27                                      ;
;  HEX1[1]        ; clk27      ; 8.054 ; 8.054 ; Fall       ; clk27                                      ;
;  HEX1[2]        ; clk27      ; 8.019 ; 8.019 ; Fall       ; clk27                                      ;
;  HEX1[3]        ; clk27      ; 8.057 ; 8.057 ; Fall       ; clk27                                      ;
;  HEX1[4]        ; clk27      ; 7.930 ; 7.930 ; Fall       ; clk27                                      ;
;  HEX1[5]        ; clk27      ; 8.033 ; 8.033 ; Fall       ; clk27                                      ;
;  HEX1[6]        ; clk27      ; 7.881 ; 7.881 ; Fall       ; clk27                                      ;
; HEX2[*]         ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  HEX2[0]        ; clk27      ; 8.197 ; 8.197 ; Fall       ; clk27                                      ;
;  HEX2[1]        ; clk27      ; 8.067 ; 8.067 ; Fall       ; clk27                                      ;
;  HEX2[2]        ; clk27      ; 8.170 ; 8.170 ; Fall       ; clk27                                      ;
;  HEX2[3]        ; clk27      ; 8.193 ; 8.193 ; Fall       ; clk27                                      ;
;  HEX2[4]        ; clk27      ; 8.200 ; 8.200 ; Fall       ; clk27                                      ;
;  HEX2[5]        ; clk27      ; 8.155 ; 8.155 ; Fall       ; clk27                                      ;
;  HEX2[6]        ; clk27      ; 8.271 ; 8.271 ; Fall       ; clk27                                      ;
; HEX3[*]         ; clk27      ; 7.947 ; 7.947 ; Fall       ; clk27                                      ;
;  HEX3[0]        ; clk27      ; 8.093 ; 8.093 ; Fall       ; clk27                                      ;
;  HEX3[1]        ; clk27      ; 8.103 ; 8.103 ; Fall       ; clk27                                      ;
;  HEX3[2]        ; clk27      ; 8.257 ; 8.257 ; Fall       ; clk27                                      ;
;  HEX3[3]        ; clk27      ; 8.254 ; 8.254 ; Fall       ; clk27                                      ;
;  HEX3[4]        ; clk27      ; 8.101 ; 8.101 ; Fall       ; clk27                                      ;
;  HEX3[5]        ; clk27      ; 7.947 ; 7.947 ; Fall       ; clk27                                      ;
;  HEX3[6]        ; clk27      ; 7.980 ; 7.980 ; Fall       ; clk27                                      ;
; LEDG[*]         ; clk27      ; 8.106 ; 8.106 ; Fall       ; clk27                                      ;
;  LEDG[0]        ; clk27      ; 8.157 ; 8.157 ; Fall       ; clk27                                      ;
;  LEDG[1]        ; clk27      ; 8.158 ; 8.158 ; Fall       ; clk27                                      ;
;  LEDG[2]        ; clk27      ; 8.136 ; 8.136 ; Fall       ; clk27                                      ;
;  LEDG[3]        ; clk27      ; 8.135 ; 8.135 ; Fall       ; clk27                                      ;
;  LEDG[4]        ; clk27      ; 8.175 ; 8.175 ; Fall       ; clk27                                      ;
;  LEDG[5]        ; clk27      ; 8.166 ; 8.166 ; Fall       ; clk27                                      ;
;  LEDG[6]        ; clk27      ; 8.155 ; 8.155 ; Fall       ; clk27                                      ;
;  LEDG[7]        ; clk27      ; 8.106 ; 8.106 ; Fall       ; clk27                                      ;
; LEDR[*]         ; clk27      ; 8.121 ; 8.121 ; Fall       ; clk27                                      ;
;  LEDR[0]        ; clk27      ; 8.150 ; 8.150 ; Fall       ; clk27                                      ;
;  LEDR[1]        ; clk27      ; 8.148 ; 8.148 ; Fall       ; clk27                                      ;
;  LEDR[2]        ; clk27      ; 8.121 ; 8.121 ; Fall       ; clk27                                      ;
;  LEDR[3]        ; clk27      ; 8.215 ; 8.215 ; Fall       ; clk27                                      ;
;  LEDR[4]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  LEDR[5]        ; clk27      ; 8.140 ; 8.140 ; Fall       ; clk27                                      ;
;  LEDR[6]        ; clk27      ; 8.134 ; 8.134 ; Fall       ; clk27                                      ;
;  LEDR[7]        ; clk27      ; 8.226 ; 8.226 ; Fall       ; clk27                                      ;
;  LEDR[8]        ; clk27      ; 8.767 ; 8.767 ; Fall       ; clk27                                      ;
;  LEDR[9]        ; clk27      ; 9.145 ; 9.145 ; Fall       ; clk27                                      ;
; MemDataOut[*]   ; clk27      ; 5.659 ; 5.659 ; Fall       ; clk27                                      ;
;  MemDataOut[0]  ; clk27      ; 5.872 ; 5.872 ; Fall       ; clk27                                      ;
;  MemDataOut[1]  ; clk27      ; 5.879 ; 5.879 ; Fall       ; clk27                                      ;
;  MemDataOut[2]  ; clk27      ; 5.754 ; 5.754 ; Fall       ; clk27                                      ;
;  MemDataOut[3]  ; clk27      ; 5.694 ; 5.694 ; Fall       ; clk27                                      ;
;  MemDataOut[4]  ; clk27      ; 6.102 ; 6.102 ; Fall       ; clk27                                      ;
;  MemDataOut[5]  ; clk27      ; 5.823 ; 5.823 ; Fall       ; clk27                                      ;
;  MemDataOut[6]  ; clk27      ; 5.902 ; 5.902 ; Fall       ; clk27                                      ;
;  MemDataOut[7]  ; clk27      ; 5.909 ; 5.909 ; Fall       ; clk27                                      ;
;  MemDataOut[8]  ; clk27      ; 5.818 ; 5.818 ; Fall       ; clk27                                      ;
;  MemDataOut[9]  ; clk27      ; 5.690 ; 5.690 ; Fall       ; clk27                                      ;
;  MemDataOut[10] ; clk27      ; 5.897 ; 5.897 ; Fall       ; clk27                                      ;
;  MemDataOut[11] ; clk27      ; 5.795 ; 5.795 ; Fall       ; clk27                                      ;
;  MemDataOut[12] ; clk27      ; 5.694 ; 5.694 ; Fall       ; clk27                                      ;
;  MemDataOut[13] ; clk27      ; 5.795 ; 5.795 ; Fall       ; clk27                                      ;
;  MemDataOut[14] ; clk27      ; 5.659 ; 5.659 ; Fall       ; clk27                                      ;
;  MemDataOut[15] ; clk27      ; 5.699 ; 5.699 ; Fall       ; clk27                                      ;
;  MemDataOut[16] ; clk27      ; 5.862 ; 5.862 ; Fall       ; clk27                                      ;
;  MemDataOut[17] ; clk27      ; 6.342 ; 6.342 ; Fall       ; clk27                                      ;
;  MemDataOut[18] ; clk27      ; 6.248 ; 6.248 ; Fall       ; clk27                                      ;
;  MemDataOut[19] ; clk27      ; 6.115 ; 6.115 ; Fall       ; clk27                                      ;
;  MemDataOut[20] ; clk27      ; 6.116 ; 6.116 ; Fall       ; clk27                                      ;
;  MemDataOut[21] ; clk27      ; 5.868 ; 5.868 ; Fall       ; clk27                                      ;
;  MemDataOut[22] ; clk27      ; 5.892 ; 5.892 ; Fall       ; clk27                                      ;
;  MemDataOut[23] ; clk27      ; 5.788 ; 5.788 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[0]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[1]       ; clk27      ; 5.365 ; 5.365 ; Fall       ; clk27                                      ;
;  VGA_B[2]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
;  VGA_B[3]       ; clk27      ; 5.345 ; 5.345 ; Fall       ; clk27                                      ;
; VGA_G[*]        ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[0]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[1]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[2]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
;  VGA_G[3]       ; clk27      ; 5.227 ; 5.227 ; Fall       ; clk27                                      ;
; VGA_R[*]        ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
;  VGA_R[0]       ; clk27      ; 5.595 ; 5.595 ; Fall       ; clk27                                      ;
;  VGA_R[1]       ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
;  VGA_R[2]       ; clk27      ; 5.575 ; 5.575 ; Fall       ; clk27                                      ;
;  VGA_R[3]       ; clk27      ; 5.381 ; 5.381 ; Fall       ; clk27                                      ;
; VGA_B[*]        ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[0]       ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[1]       ; clk27      ; 3.199 ; 3.199 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[2]       ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_B[3]       ; clk27      ; 3.179 ; 3.179 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_G[*]        ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[0]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[1]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[2]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_G[3]       ; clk27      ; 3.094 ; 3.094 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_HSYNC       ; clk27      ; 2.493 ; 2.493 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_R[*]        ; clk27      ; 3.233 ; 3.233 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[0]       ; clk27      ; 3.447 ; 3.447 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[1]       ; clk27      ; 3.233 ; 3.233 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[2]       ; clk27      ; 3.427 ; 3.427 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
;  VGA_R[3]       ; clk27      ; 3.233 ; 3.233 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
; VGA_VSYNC       ; clk27      ; 2.775 ; 2.775 ; Rise       ; inst22|divider|altpll_component|pll|clk[0] ;
+-----------------+------------+-------+-------+------------+--------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                         ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 970      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                          ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; From Clock                                 ; To Clock                                   ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
; clk27                                      ; clk27                                      ; > 2147483647 ; 970      ; 8433     ; 24       ;
; clk27                                      ; inst22|divider|altpll_component|pll|clk[0] ; 0            ; 219      ; 0        ; 0        ;
; inst22|divider|altpll_component|pll|clk[0] ; inst22|divider|altpll_component|pll|clk[0] ; > 2147483647 ; 0        ; 0        ; 0        ;
+--------------------------------------------+--------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 485   ; 485  ;
; Unconstrained Output Ports      ; 258   ; 258  ;
; Unconstrained Output Port Paths ; 3265  ; 3265 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Web Edition
    Info: Processing started: Mon Mar 09 13:46:04 2015
Info: Command: quartus_sta project -c Part3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Part3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name clk27 clk27
    Info (332110): create_generated_clock -source {inst22|divider|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {inst22|divider|altpll_component|pll|clk[0]} {inst22|divider|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -95.913
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -95.913     -4705.143 clk27 
    Info (332119):    -5.109     -1004.380 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk27 
    Info (332119):     0.533         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -23.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -23.819     -1123.775 clk27 
    Info (332119):    -1.556      -281.148 inst22|divider|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is 0.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.031         0.000 clk27 
    Info (332119):     0.247         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 16.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    16.018         0.000 clk27 
    Info (332119):    17.918         0.000 inst22|divider|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 397 megabytes
    Info: Processing ended: Mon Mar 09 13:46:11 2015
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


