# Verilog

写一个小程序并用MODELSIM仿真：
  输入：100MHz时钟，复位，32bit数据，1bit输入数据有效信号
  输出：输入的数据以20MHz串行输出，1bit输出数据有效信号

