# Prova finale di Reti Logiche
## Politecnico di Milano
### A.A. 2019/2020

Progetto sviluppato durante il percorso di laurea in Ingegneria Informatica. Sono presenti la specifica, i sorgenti VHDL (i cui passaggi sono commentati) e il documento di report (con i relativi sorgenti LaTeX). Sono inserite solo le immagini .svg, che devono essere convertite in .eps per permettere l'inserimento nel file LaTeX.

## Software utilizzati
* Vivado, per la stesura e il test del codice
* TeXstudio e MikTeX, per redigere la documentazione
* Inkscape per realizzare le immagini

Voto conseguito: 30 e Lode.

## Autore
[@rb-sl](https://github.com/rb-sl)
