Fitter report for zpu_mcu
Tue Mar 12 23:07:44 2019
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Other Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Mar 12 23:07:44 2019           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; zpu_mcu                                         ;
; Top-level Entity Name              ; zpu_mcu                                         ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 4,497 / 18,752 ( 24 % )                         ;
;     Total combinational functions  ; 3,799 / 18,752 ( 20 % )                         ;
;     Dedicated logic registers      ; 2,589 / 18,752 ( 14 % )                         ;
; Total registers                    ; 2589                                            ;
; Total pins                         ; 283 / 315 ( 90 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 181,760 / 239,616 ( 76 % )                      ;
; Embedded Multiplier 9-bit elements ; 10 / 52 ( 19 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                                                                                   ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ; DATAB            ;                       ;
+---------------------------------------------------------------------------------------------+-----------------+------------------+---------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6815 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6815 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6618    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 192     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/balibrea/Documentos/imp_6_fixing/output_files/zpu_mcu.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 4,497 / 18,752 ( 24 % )    ;
;     -- Combinational with no register       ; 1908                       ;
;     -- Register only                        ; 698                        ;
;     -- Combinational with a register        ; 1891                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 1779                       ;
;     -- 3 input functions                    ; 1204                       ;
;     -- <=2 input functions                  ; 816                        ;
;     -- Register only                        ; 698                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 3173                       ;
;     -- arithmetic mode                      ; 626                        ;
;                                             ;                            ;
; Total registers*                            ; 2,589 / 19,649 ( 13 % )    ;
;     -- Dedicated logic registers            ; 2,589 / 18,752 ( 14 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 358 / 1,172 ( 31 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 283 / 315 ( 90 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 8                          ;
; M4Ks                                        ; 46 / 52 ( 88 % )           ;
; Total block memory bits                     ; 181,760 / 239,616 ( 76 % ) ;
; Total block memory implementation bits      ; 211,968 / 239,616 ( 88 % ) ;
; Embedded Multiplier 9-bit elements          ; 10 / 52 ( 19 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 8 / 16 ( 50 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 11% / 11% / 11%            ;
; Peak interconnect usage (total/H/V)         ; 25% / 24% / 27%            ;
; Maximum fan-out                             ; 2423                       ;
; Highest non-global fan-out                  ; 375                        ;
; Total fan-out                               ; 22603                      ;
; Average fan-out                             ; 3.13                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 4368 / 18752 ( 23 % ) ; 129 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 1857                  ; 51                    ; 0                              ;
;     -- Register only                        ; 681                   ; 17                    ; 0                              ;
;     -- Combinational with a register        ; 1830                  ; 61                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 1732                  ; 47                    ; 0                              ;
;     -- 3 input functions                    ; 1178                  ; 26                    ; 0                              ;
;     -- <=2 input functions                  ; 777                   ; 39                    ; 0                              ;
;     -- Register only                        ; 681                   ; 17                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 3069                  ; 104                   ; 0                              ;
;     -- arithmetic mode                      ; 618                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 2511                  ; 78                    ; 0                              ;
;     -- Dedicated logic registers            ; 2511 / 18752 ( 13 % ) ; 78 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 347 / 1172 ( 30 % )   ; 14 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 283                   ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 10 / 52 ( 19 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 181760                ; 0                     ; 0                              ;
; Total RAM block bits                        ; 211968                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 46 / 52 ( 88 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 5 / 20 ( 25 % )       ; 2 / 20 ( 10 % )       ; 2 / 20 ( 10 % )                ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 2537                  ; 116                   ; 1                              ;
;     -- Registered Input Connections         ; 2471                  ; 87                    ; 0                              ;
;     -- Output Connections                   ; 213                   ; 17                    ; 2424                           ;
;     -- Registered Output Connections        ; 0                     ; 16                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 22616                 ; 628                   ; 2427                           ;
;     -- Registered Connections               ; 11508                 ; 385                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 196                   ; 129                   ; 2425                           ;
;     -- sld_hub:auto_hub                     ; 129                   ; 4                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 2425                  ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 53                    ; 15                    ; 1                              ;
;     -- Output Ports                         ; 145                   ; 33                    ; 2                              ;
;     -- Bidir Ports                          ; 116                   ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 4                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 22                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 3                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 23                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; AUD_ADCDAT  ; B6    ; 3        ; 3            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; EXT_CLOCK   ; M21   ; 6        ; 50           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; R22   ; 6        ; 50           ; 10           ; 1           ; 296                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]      ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]      ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]      ; T21   ; 6        ; 50           ; 9            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SD_DAT      ; W20   ; 6        ; 50           ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]       ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]       ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]       ; M22   ; 6        ; 50           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]       ; V12   ; 7        ; 26           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]       ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]       ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]       ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]       ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]       ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]       ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCK         ; C7    ; 3        ; 7            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TCS         ; D8    ; 3        ; 9            ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TDI         ; E8    ; 3        ; 11           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; UART_RXD    ; F14   ; 4        ; 35           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_ADCLRCK   ; A6    ; 3        ; 3            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACDAT    ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK   ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK       ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[0]  ; W4    ; 1        ; 0            ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; W3    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; N6    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; W5    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Y3    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Y4    ; 1        ; 0            ; 3            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; R6    ; 1        ; 0            ; 7            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; R5    ; 1        ; 0            ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; P6    ; 1        ; 0            ; 9            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; P5    ; 1        ; 0            ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; P3    ; 1        ; 0            ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N4    ; 1        ; 0            ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; U3    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; V4    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; T3    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; N3    ; 1        ; 0            ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; U4    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; T6    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; R7    ; 1        ; 0            ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; T5    ; 1        ; 0            ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; M5    ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; R8    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[0]    ; AB20  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[10]   ; R12   ; 7        ; 33           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[11]   ; T12   ; 7        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[12]   ; AB14  ; 7        ; 33           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[13]   ; AA13  ; 7        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[14]   ; AB13  ; 7        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[15]   ; AA12  ; 7        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[16]   ; AB12  ; 7        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[17]   ; AA20  ; 7        ; 48           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[18]   ; U14   ; 7        ; 39           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[19]   ; V14   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[1]    ; AA14  ; 7        ; 33           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[20]   ; U13   ; 7        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[21]   ; R13   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[2]    ; Y16   ; 7        ; 44           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[3]    ; R15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[4]    ; T15   ; 7        ; 39           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[5]    ; U15   ; 7        ; 46           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[6]    ; V15   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[7]    ; W15   ; 7        ; 39           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[8]    ; R14   ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_ADDR[9]    ; Y13   ; 7        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_CE_N       ; AB15  ; 7        ; 33           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_OE_N       ; AA15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_RST_N      ; W14   ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; FL_WE_N       ; Y14   ; 7        ; 39           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[0]       ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[1]       ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[2]       ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[3]       ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[4]       ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[5]       ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX0[6]       ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[0]       ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[1]       ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[2]       ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[3]       ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[4]       ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[5]       ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX1[6]       ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[0]       ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[1]       ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[2]       ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[3]       ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[4]       ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[5]       ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX2[6]       ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[0]       ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[1]       ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[2]       ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[3]       ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[4]       ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[5]       ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; HEX3[6]       ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; U21   ; 6        ; 50           ; 7            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; V22   ; 6        ; 50           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V21   ; 6        ; 50           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; W22   ; 6        ; 50           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; W21   ; 6        ; 50           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; Y22   ; 6        ; 50           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y21   ; 6        ; 50           ; 6            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; R19   ; 6        ; 50           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; U19   ; 6        ; 50           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; Y19   ; 6        ; 50           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; T18   ; 6        ; 50           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; V19   ; 6        ; 50           ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; Y18   ; 6        ; 50           ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; U18   ; 6        ; 50           ; 3            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; R18   ; 6        ; 50           ; 8            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; R17   ; 6        ; 50           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CLK        ; V20   ; 6        ; 50           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_CMD        ; Y20   ; 6        ; 50           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SD_DAT3       ; U20   ; 6        ; 50           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AA3   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; R11   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; T7    ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; Y6    ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; Y5    ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AB3   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AA4   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AB4   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AA5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AB10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; V11   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; W11   ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AB5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; Y7    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; T8    ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; W7    ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AA10  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TDO           ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; UART_TXD      ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; D11   ; 3        ; 22           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                       ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------+---------------------+
; AUD_BCLK    ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; DRAM_DQ[0]  ; U1    ; 1        ; 0            ; 7            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[10] ; P1    ; 1        ; 0            ; 11           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[11] ; P2    ; 1        ; 0            ; 11           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[12] ; R1    ; 1        ; 0            ; 8            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[13] ; R2    ; 1        ; 0            ; 8            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[14] ; T1    ; 1        ; 0            ; 8            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[15] ; T2    ; 1        ; 0            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[1]  ; U2    ; 1        ; 0            ; 7            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[2]  ; V1    ; 1        ; 0            ; 6            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[3]  ; V2    ; 1        ; 0            ; 6            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[4]  ; W1    ; 1        ; 0            ; 4            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[5]  ; W2    ; 1        ; 0            ; 4            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[6]  ; Y1    ; 1        ; 0            ; 4            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[7]  ; Y2    ; 1        ; 0            ; 4            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[8]  ; N1    ; 1        ; 0            ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; DRAM_DQ[9]  ; N2    ; 1        ; 0            ; 12           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite             ; -                   ;
; FL_DQ[0]    ; AB16  ; 7        ; 35           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[1]    ; AA16  ; 7        ; 35           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[2]    ; AB17  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[3]    ; AA17  ; 7        ; 37           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[4]    ; AB18  ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[5]    ; AA18  ; 7        ; 44           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[6]    ; AB19  ; 7        ; 48           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; FL_DQ[7]    ; AA19  ; 7        ; 48           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[0]   ; A13   ; 4        ; 26           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[10]  ; A18   ; 4        ; 46           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[11]  ; B18   ; 4        ; 46           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[12]  ; A19   ; 4        ; 46           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[13]  ; B19   ; 4        ; 46           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[14]  ; A20   ; 4        ; 48           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[15]  ; B20   ; 4        ; 48           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[16]  ; C21   ; 5        ; 50           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[17]  ; C22   ; 5        ; 50           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[18]  ; D21   ; 5        ; 50           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[19]  ; D22   ; 5        ; 50           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[1]   ; B13   ; 4        ; 26           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[20]  ; E21   ; 5        ; 50           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[21]  ; E22   ; 5        ; 50           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[22]  ; F21   ; 5        ; 50           ; 20           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[23]  ; F22   ; 5        ; 50           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[24]  ; G21   ; 5        ; 50           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[25]  ; G22   ; 5        ; 50           ; 19           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[26]  ; J21   ; 5        ; 50           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[27]  ; J22   ; 5        ; 50           ; 16           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[28]  ; K21   ; 5        ; 50           ; 15           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[29]  ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[2]   ; A14   ; 4        ; 29           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[30]  ; J19   ; 5        ; 50           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[31]  ; J20   ; 5        ; 50           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[32]  ; J18   ; 5        ; 50           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[33]  ; K20   ; 5        ; 50           ; 17           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[34]  ; L19   ; 5        ; 50           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[35]  ; L18   ; 5        ; 50           ; 15           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[3]   ; B14   ; 4        ; 29           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[4]   ; A15   ; 4        ; 33           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[5]   ; B15   ; 4        ; 33           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[6]   ; A16   ; 4        ; 33           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[7]   ; B16   ; 4        ; 33           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[8]   ; A17   ; 4        ; 37           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_0[9]   ; B17   ; 4        ; 37           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[0]   ; H12   ; 4        ; 31           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[10]  ; C14   ; 4        ; 39           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[11]  ; D14   ; 4        ; 35           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[12]  ; D15   ; 4        ; 39           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[13]  ; D16   ; 4        ; 42           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[14]  ; C17   ; 4        ; 48           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[15]  ; C18   ; 4        ; 48           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[16]  ; C19   ; 5        ; 50           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[17]  ; C20   ; 5        ; 50           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[18]  ; D19   ; 5        ; 50           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[19]  ; D20   ; 5        ; 50           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[1]   ; H13   ; 4        ; 37           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[20]  ; E20   ; 5        ; 50           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[21]  ; F20   ; 5        ; 50           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[22]  ; E19   ; 5        ; 50           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[23]  ; E18   ; 5        ; 50           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[24]  ; G20   ; 5        ; 50           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[25]  ; G18   ; 5        ; 50           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[26]  ; G17   ; 5        ; 50           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[27]  ; H17   ; 5        ; 50           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[28]  ; J15   ; 5        ; 50           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[29]  ; H18   ; 5        ; 50           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[2]   ; H14   ; 4        ; 42           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[30]  ; N22   ; 6        ; 50           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[31]  ; N21   ; 6        ; 50           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[32]  ; P15   ; 6        ; 50           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[33]  ; N15   ; 6        ; 50           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[34]  ; P17   ; 6        ; 50           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[35]  ; P18   ; 6        ; 50           ; 9            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[3]   ; G15   ; 4        ; 39           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[4]   ; E14   ; 4        ; 35           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[5]   ; E15   ; 4        ; 42           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[6]   ; F15   ; 4        ; 39           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[7]   ; G16   ; 4        ; 44           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[8]   ; F12   ; 4        ; 31           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; GPIO_1[9]   ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; I2C_SDAT    ; B3    ; 3        ; 1            ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SDO ; -                   ;
; PS2_CLK     ; H15   ; 4        ; 44           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; PS2_DAT     ; J14   ; 4        ; 42           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[0]  ; AA6   ; 8        ; 7            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[10] ; V9    ; 8        ; 9            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[11] ; U9    ; 8        ; 13           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[12] ; R9    ; 8        ; 13           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[13] ; W8    ; 8        ; 9            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[14] ; V8    ; 8        ; 9            ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[15] ; U8    ; 8        ; 5            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[1]  ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[2]  ; AA7   ; 8        ; 11           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[3]  ; AB7   ; 8        ; 11           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[4]  ; AA8   ; 8        ; 15           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[5]  ; AB8   ; 8        ; 15           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[6]  ; AA9   ; 8        ; 18           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[7]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[8]  ; Y9    ; 8        ; 11           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
; SRAM_DQ[9]  ; W9    ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                                                          ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 40 / 41 ( 98 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 28 / 43 ( 65 % ) ; 3.3V          ; --           ;
; 4        ; 38 / 40 ( 95 % ) ; 3.3V          ; --           ;
; 5        ; 36 / 39 ( 92 % ) ; 3.3V          ; --           ;
; 6        ; 34 / 36 ( 94 % ) ; 3.3V          ; --           ;
; 7        ; 36 / 40 ( 90 % ) ; 3.3V          ; --           ;
; 8        ; 41 / 43 ( 95 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; AUD_ADCLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 306        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 304        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 298        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 287        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 279        ; 4        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 273        ; 4        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 271        ; 4        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 251        ; 4        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 249        ; 4        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 247        ; 4        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 85         ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 89         ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA7      ; 103        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; FL_ADDR[15]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; FL_ADDR[13]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; FL_ADDR[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 138        ; 7        ; FL_OE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 140        ; 7        ; FL_DQ[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 144        ; 7        ; FL_DQ[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 153        ; 7        ; FL_DQ[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA19     ; 162        ; 7        ; FL_DQ[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 164        ; 7        ; FL_ADDR[17]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB4      ; 84         ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB5      ; 88         ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; FL_ADDR[16]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; FL_ADDR[14]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; FL_ADDR[12]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB15     ; 137        ; 7        ; FL_CE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 139        ; 7        ; FL_DQ[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 143        ; 7        ; FL_DQ[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 152        ; 7        ; FL_DQ[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 161        ; 7        ; FL_DQ[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 163        ; 7        ; FL_ADDR[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; AUD_ADCDAT                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 305        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 303        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 297        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 292        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 286        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 278        ; 4        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 272        ; 4        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 270        ; 4        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 250        ; 4        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 248        ; 4        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 246        ; 4        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; HEX2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; HEX2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; TCK                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 296        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 244        ; 4        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 238        ; 5        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C20      ; 239        ; 5        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 236        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 237        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 14         ; 2        ; HEX1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; HEX1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; HEX2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; HEX3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; HEX3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; HEX3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; TDO                                      ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 309        ; 3        ; TCS                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 302        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D15      ; 259        ; 4        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ; 255        ; 4        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ; 241        ; 5        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 229        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 230        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 20         ; 2        ; HEX1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; HEX0[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; HEX2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; HEX2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; TDI                                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 242        ; 5        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 234        ; 5        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 227        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 228        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 22         ; 2        ; HEX0[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; HEX0[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; HEX3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; HEX3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 268        ; 4        ; UART_RXD                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 223        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 224        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; HEX1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; HEX2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; HEX2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; UART_TXD                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 252        ; 4        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 231        ; 5        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G18      ; 232        ; 5        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G21      ; 221        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 222        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 24         ; 2        ; HEX0[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; HEX0[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; HEX1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; HEX1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; HEX1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 257        ; 4        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H15      ; 253        ; 4        ; PS2_CLK                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 225        ; 5        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; HEX0[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; HEX0[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; HEX3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; PS2_DAT                                  ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ; 220        ; 5        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 216        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J20      ; 213        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 211        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 212        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 209        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 210        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; HEX3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 207        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; EXT_CLOCK                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 204        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 46         ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 51         ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 52         ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 200        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 47         ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 48         ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 50         ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 56         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P18      ; 187        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 58         ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 64         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 54         ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 53         ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ; 109        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R10      ; 108        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 116        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 134        ; 7        ; FL_ADDR[10]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 145        ; 7        ; FL_ADDR[21]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R14      ; 150        ; 7        ; FL_ADDR[8]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 151        ; 7        ; FL_ADDR[3]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R18      ; 184        ; 6        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R19      ; 185        ; 6        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 192        ; 6        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T2       ; 60         ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 69         ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ; 68         ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 91         ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T8       ; 90         ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T12      ; 131        ; 7        ; FL_ADDR[11]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; FL_ADDR[4]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 189        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 62         ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 70         ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 80         ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U9       ; 106        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 107        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 123        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; FL_ADDR[20]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U14      ; 146        ; 7        ; FL_ADDR[18]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U15      ; 157        ; 7        ; FL_ADDR[5]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U19      ; 172        ; 6        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 176        ; 6        ; SD_DAT3                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 182        ; 6        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 183        ; 6        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 66         ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V9       ; 101        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V12      ; 126        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; FL_ADDR[19]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V15      ; 158        ; 7        ; FL_ADDR[6]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V20      ; 173        ; 6        ; SD_CLK                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V21      ; 180        ; 6        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 181        ; 6        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 71         ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 72         ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 75         ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 76         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ; 79         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W8       ; 100        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ; 105        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 125        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; FL_RST_N                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W15      ; 149        ; 7        ; FL_ADDR[7]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; SD_DAT                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W21      ; 174        ; 6        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 175        ; 6        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 73         ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 74         ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 77         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 78         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 86         ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y6       ; 87         ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y7       ; 93         ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; FL_ADDR[9]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 148        ; 7        ; FL_WE_N                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; FL_ADDR[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y19      ; 168        ; 6        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y20      ; 169        ; 6        ; SD_CMD                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y21      ; 178        ; 6        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y22      ; 179        ; 6        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------+
; PLL Summary                                                                        ;
+----------------------------------+-------------------------------------------------+
; Name                             ; Clock_50to100:mypll|altpll:altpll_component|pll ;
+----------------------------------+-------------------------------------------------+
; SDC pin name                     ; mypll|altpll_component|pll                      ;
; PLL mode                         ; Normal                                          ;
; Compensate clock                 ; clock0                                          ;
; Compensated input/output pins    ; --                                              ;
; Self reset on gated loss of lock ; Off                                             ;
; Gate lock counter                ; --                                              ;
; Input frequency 0                ; 50.0 MHz                                        ;
; Input frequency 1                ; --                                              ;
; Nominal PFD frequency            ; 50.0 MHz                                        ;
; Nominal VCO frequency            ; 1000.0 MHz                                      ;
; VCO post scale K counter         ; --                                              ;
; VCO multiply                     ; --                                              ;
; VCO divide                       ; --                                              ;
; Freq min lock                    ; 25.0 MHz                                        ;
; Freq max lock                    ; 50.0 MHz                                        ;
; M VCO Tap                        ; 0                                               ;
; M Initial                        ; 3                                               ;
; M value                          ; 20                                              ;
; N value                          ; 1                                               ;
; Preserve PLL counter order       ; Off                                             ;
; PLL location                     ; PLL_1                                           ;
; Inclk0 signal                    ; CLOCK_50                                        ;
; Inclk1 signal                    ; --                                              ;
; Inclk0 signal type               ; Dedicated Pin                                   ;
; Inclk1 signal type               ; --                                              ;
+----------------------------------+-------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                     ;
+---------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                              ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+---------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Clock_50to100:mypll|altpll:altpll_component|_clk0 ; clock0       ; 2    ; 1   ; 100.0 MHz        ; -72 (-2000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ; mypll|altpll_component|pll|clk[0] ;
; Clock_50to100:mypll|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)       ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 3       ; 0       ; mypll|altpll_component|pll|clk[1] ;
+---------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                             ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                 ; Library Name ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |zpu_mcu                                                               ; 4497 (2)    ; 2589 (0)                  ; 0 (0)         ; 181760      ; 46   ; 10           ; 4       ; 3         ; 283  ; 0            ; 1908 (2)     ; 698 (0)           ; 1891 (0)         ; |zpu_mcu                                                                                                                                                                                            ; work         ;
;    |Clock_50to100:mypll|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|Clock_50to100:mypll                                                                                                                                                                        ; work         ;
;       |altpll:altpll_component|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|Clock_50to100:mypll|altpll:altpll_component                                                                                                                                                ; work         ;
;    |VirtualToplevel:myVirtualToplevel|                                 ; 4211 (368)  ; 2406 (223)                ; 0 (0)         ; 181760      ; 46   ; 10           ; 4       ; 3         ; 0    ; 0            ; 1804 (145)   ; 673 (60)          ; 1734 (176)       ; |zpu_mcu|VirtualToplevel:myVirtualToplevel                                                                                                                                                          ; work         ;
;       |DMACache:mydmacache|                                            ; 829 (719)   ; 441 (364)                 ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 372 (355)    ; 45 (21)           ; 412 (349)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache                                                                                                                                      ; work         ;
;          |DMACacheRAM:myDMACacheRAM|                                   ; 52 (52)     ; 35 (35)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 24 (24)           ; 27 (27)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM                                                                                                            ; work         ;
;             |altsyncram:ram_rtl_0|                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0                                                                                       ; work         ;
;                |altsyncram_tqd1:auto_generated|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_tqd1:auto_generated                                                        ; work         ;
;          |FIFO_Counter:\FIFOCounters:0:myfifocounter|                  ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:0:myfifocounter                                                                                           ; work         ;
;          |FIFO_Counter:\FIFOCounters:1:myfifocounter|                  ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:1:myfifocounter                                                                                           ; work         ;
;          |FIFO_Counter:\FIFOCounters:2:myfifocounter|                  ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:2:myfifocounter                                                                                           ; work         ;
;          |FIFO_Counter:\FIFOCounters:3:myfifocounter|                  ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:3:myfifocounter                                                                                           ; work         ;
;          |FIFO_Counter:\FIFOCounters:4:myfifocounter|                  ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:4:myfifocounter                                                                                           ; work         ;
;          |FIFO_Counter:\FIFOCounters:5:myfifocounter|                  ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:5:myfifocounter                                                                                           ; work         ;
;       |gpio:zpu_io|                                                    ; 29 (29)     ; 29 (29)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 9 (9)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|gpio:zpu_io                                                                                                                                              ; work         ;
;       |interrupt_controller:intcontroller|                             ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 4 (4)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|interrupt_controller:intcontroller                                                                                                                       ; work         ;
;       |prog_mem:myrom|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|prog_mem:myrom                                                                                                                                           ; work         ;
;          |altsyncram:ram_rtl_0|                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0                                                                                                                      ; work         ;
;             |altsyncram_qhr1:auto_generated|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 131072      ; 32   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated                                                                                       ; work         ;
;       |sdram_cached:mysdram|                                           ; 493 (249)   ; 271 (160)                 ; 0 (0)         ; 41472       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 201 (82)     ; 76 (67)           ; 216 (100)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram                                                                                                                                     ; work         ;
;          |TwoWayCache:\GENCACHE:mytwc|                                 ; 244 (244)   ; 111 (111)                 ; 0 (0)         ; 41472       ; 10   ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 9 (9)             ; 116 (116)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc                                                                                                         ; work         ;
;             |DualPortRAM:dataram_high|                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram_high                                                                                ; work         ;
;                |altsyncram:ram_rtl_0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram_high|altsyncram:ram_rtl_0                                                           ; work         ;
;                   |altsyncram_qnm1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram_high|altsyncram:ram_rtl_0|altsyncram_qnm1:auto_generated                            ; work         ;
;             |DualPortRAM:dataram|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram                                                                                     ; work         ;
;                |altsyncram:ram_rtl_0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram|altsyncram:ram_rtl_0                                                                ; work         ;
;                   |altsyncram_qnm1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 18432       ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram|altsyncram:ram_rtl_0|altsyncram_qnm1:auto_generated                                 ; work         ;
;             |DualPortRAM:tagram|                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:tagram                                                                                      ; work         ;
;                |altsyncram:ram_rtl_0|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:tagram|altsyncram:ram_rtl_0                                                                 ; work         ;
;                   |altsyncram_kim1:auto_generated|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 4608        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:tagram|altsyncram:ram_rtl_0|altsyncram_kim1:auto_generated                                  ; work         ;
;       |simple_uart:myuart|                                             ; 44 (44)     ; 36 (36)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 37 (37)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|simple_uart:myuart                                                                                                                                       ; work         ;
;       |sound_wrapper:myaudio|                                          ; 874 (36)    ; 655 (0)                   ; 0 (0)         ; 0           ; 0    ; 4            ; 4       ; 0         ; 0    ; 0            ; 212 (5)      ; 214 (0)           ; 448 (31)         ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio                                                                                                                                    ; work         ;
;          |risingedge_divider:myclkdiv|                                 ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv                                                                                                        ; work         ;
;          |sound_controller:channel0|                                   ; 214 (214)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 52 (52)      ; 47 (47)           ; 115 (115)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0                                                                                                          ; work         ;
;             |lpm_mult:Mult0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0                                                                                           ; work         ;
;                |mult_jus:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated                                                                   ; work         ;
;          |sound_controller:channel1|                                   ; 212 (212)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 50 (50)      ; 47 (47)           ; 115 (115)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1                                                                                                          ; work         ;
;             |lpm_mult:Mult0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0                                                                                           ; work         ;
;                |mult_jus:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated                                                                   ; work         ;
;          |sound_controller:channel2|                                   ; 218 (218)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 50 (50)      ; 60 (60)           ; 108 (108)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2                                                                                                          ; work         ;
;             |lpm_mult:Mult0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0                                                                                           ; work         ;
;                |mult_jus:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated                                                                   ; work         ;
;          |sound_controller:channel3|                                   ; 214 (214)   ; 162 (162)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 52 (52)      ; 60 (60)           ; 102 (102)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3                                                                                                          ; work         ;
;             |lpm_mult:Mult0|                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0                                                                                           ; work         ;
;                |mult_jus:auto_generated|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated                                                                   ; work         ;
;       |spi_interface:spi|                                              ; 26 (26)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 16 (16)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|spi_interface:spi                                                                                                                                        ; work         ;
;       |timer_controller:mytimer|                                       ; 93 (93)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 24 (24)           ; 42 (42)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|timer_controller:mytimer                                                                                                                                 ; work         ;
;       |usb_jtag_uart:usb_jtag|                                         ; 230 (27)    ; 199 (25)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (2)       ; 106 (9)           ; 93 (16)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag                                                                                                                                   ; work         ;
;          |jtag_uart:usb_uart|                                          ; 203 (20)    ; 174 (18)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (3)       ; 97 (1)            ; 77 (11)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart                                                                                                                ; work         ;
;             |buffer:in|                                                ; 92 (0)      ; 78 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 48 (0)            ; 32 (0)           ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in                                                                                                      ; work         ;
;                |dcfifo:dcfifo_component|                               ; 92 (0)      ; 78 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 48 (0)            ; 32 (0)           ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component                                                                              ; work         ;
;                   |dcfifo_muj1:auto_generated|                         ; 92 (35)     ; 78 (29)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (6)       ; 48 (20)           ; 32 (1)           ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated                                                   ; work         ;
;                      |a_graycounter_4fc:wrptr_gp|                      ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp                        ; work         ;
;                      |a_graycounter_e86:rdptr_g1p|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p                       ; work         ;
;                      |alt_synch_pipe_hcb:rs_dgwp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp                        ; work         ;
;                         |dffpipe_fd9:dffpipe16|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16  ; work         ;
;                      |alt_synch_pipe_lc8:ws_dgrp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp                        ; work         ;
;                         |dffpipe_gd9:dffpipe19|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19  ; work         ;
;                      |altsyncram_5m61:fifo_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|altsyncram_5m61:fifo_ram                          ; work         ;
;                      |cmpr_r16:rdempty_eq_comp|                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:rdempty_eq_comp                          ; work         ;
;                      |cmpr_r16:wrfull_eq_comp|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:wrfull_eq_comp                           ; work         ;
;                      |dffpipe_ngh:rdaclr|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr                                ; work         ;
;             |buffer:out|                                               ; 93 (0)      ; 78 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 32 (0)           ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out                                                                                                     ; work         ;
;                |dcfifo:dcfifo_component|                               ; 93 (0)      ; 78 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 48 (0)            ; 32 (0)           ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component                                                                             ; work         ;
;                   |dcfifo_muj1:auto_generated|                         ; 93 (36)     ; 78 (29)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (7)       ; 48 (20)           ; 32 (1)           ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated                                                  ; work         ;
;                      |a_graycounter_4fc:wrptr_gp|                      ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp                       ; work         ;
;                      |a_graycounter_e86:rdptr_g1p|                     ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p                      ; work         ;
;                      |alt_synch_pipe_hcb:rs_dgwp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp                       ; work         ;
;                         |dffpipe_fd9:dffpipe16|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16 ; work         ;
;                      |alt_synch_pipe_lc8:ws_dgrp|                      ; 14 (0)      ; 14 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (0)            ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp                       ; work         ;
;                         |dffpipe_gd9:dffpipe19|                        ; 14 (14)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19 ; work         ;
;                      |altsyncram_5m61:fifo_ram|                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|altsyncram_5m61:fifo_ram                         ; work         ;
;                      |cmpr_r16:rdempty_eq_comp|                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:rdempty_eq_comp                         ; work         ;
;                      |cmpr_r16:wrfull_eq_comp|                         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:wrfull_eq_comp                          ; work         ;
;                      |dffpipe_ngh:rdaclr|                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr                               ; work         ;
;             |vjtag:vjtag|                                              ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|vjtag:vjtag                                                                                                    ; work         ;
;                |sld_virtual_jtag:sld_virtual_jtag_component|           ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|vjtag:vjtag|sld_virtual_jtag:sld_virtual_jtag_component                                                        ; work         ;
;                   |sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst| ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|vjtag:vjtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst     ; work         ;
;       |vga_controller:myvga|                                           ; 141 (97)    ; 115 (84)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (13)      ; 57 (57)           ; 58 (27)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|vga_controller:myvga                                                                                                                                     ; work         ;
;          |video_vga_master:myVgaMaster|                                ; 44 (44)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 31 (31)          ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster                                                                                                        ; work         ;
;       |zpu_core_flex:zpu|                                              ; 1123 (1095) ; 350 (350)                 ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 773 (745)    ; 70 (70)           ; 280 (280)        ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu                                                                                                                                        ; work         ;
;          |lpm_mult:Mult0|                                              ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0                                                                                                                         ; work         ;
;             |mult_l8t:auto_generated|                                  ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |zpu_mcu|VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated                                                                                                 ; work         ;
;    |audio_top:\sound1:myaudio|                                         ; 120 (0)     ; 84 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (0)       ; 5 (0)             ; 79 (0)           ; |zpu_mcu|audio_top:\sound1:myaudio                                                                                                                                                                  ; work         ;
;       |I2C_AV_Config:audio_config|                                     ; 94 (45)     ; 61 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (8)       ; 5 (0)             ; 56 (37)          ; |zpu_mcu|audio_top:\sound1:myaudio|I2C_AV_Config:audio_config                                                                                                                                       ; work         ;
;          |I2C_Controller:u0|                                           ; 49 (49)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 5 (5)             ; 19 (19)          ; |zpu_mcu|audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0                                                                                                                     ; work         ;
;       |audio_shifter:audio_shifter|                                    ; 26 (26)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 23 (23)          ; |zpu_mcu|audio_top:\sound1:myaudio|audio_shifter:audio_shifter                                                                                                                                      ; work         ;
;    |sld_hub:auto_hub|                                                  ; 129 (1)     ; 78 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (1)       ; 17 (0)            ; 61 (0)           ; |zpu_mcu|sld_hub:auto_hub                                                                                                                                                                           ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                   ; 128 (90)    ; 78 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 50 (40)      ; 17 (17)           ; 61 (36)          ; |zpu_mcu|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                              ; work         ;
;          |sld_rom_sr:hub_info_reg|                                     ; 18 (18)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 9 (9)            ; |zpu_mcu|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                      ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                   ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |zpu_mcu|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                    ; work         ;
;    |video_vga_dither:\dither1:mydither|                                ; 39 (39)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 3 (3)             ; 21 (21)          ; |zpu_mcu|video_vga_dither:\dither1:mydither                                                                                                                                                         ; work         ;
+------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                    ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+---------------+----------+---------------+---------------+-----------------------+-----+
; GPIO_0[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; DRAM_DQ[0]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[1]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[2]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[3]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[4]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[5]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[6]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[7]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[8]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[9]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[10]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[11]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[12]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[13]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[14]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; DRAM_DQ[15]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; FL_DQ[0]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[1]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[2]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[3]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[4]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[5]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[6]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; FL_DQ[7]      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[0]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[1]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[2]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[3]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[4]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[5]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[6]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[7]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[8]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[9]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[10]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[11]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[12]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[13]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[14]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SRAM_DQ[15]   ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; I2C_SDAT      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; PS2_DAT       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; PS2_CLK       ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_BCLK      ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_0[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[0]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[1]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[2]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[3]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[4]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[5]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[6]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[7]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[8]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[9]     ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[10]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[11]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[12]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[13]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[14]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[15]    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; CLOCK_24[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_24[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[0]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1]   ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; EXT_CLOCK     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX2[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; HEX3[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; UART_TXD      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_ADDR[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; FL_WE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_RST_N      ; Output   ; --            ; --            ; --                    ; --  ;
; FL_OE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; FL_CE_N       ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --  ;
; SD_DAT3       ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CMD        ; Output   ; --            ; --            ; --                    ; --  ;
; SD_CLK        ; Output   ; --            ; --            ; --                    ; --  ;
; TDI           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCK           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TCS           ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; TDO           ; Output   ; --            ; --            ; --                    ; --  ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCLRCK   ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_ADCDAT    ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; AUD_DACLRCK   ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK       ; Output   ; --            ; --            ; --                    ; --  ;
; UART_RXD      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --  ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[2]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[7]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[1]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[9]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SD_DAT        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[8]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
+---------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                          ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_0[1]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[2]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[3]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[4]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[5]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[6]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[7]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[8]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[9]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_0[10]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[11]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[12]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[13]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[14]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[15]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[16]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[17]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[18]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[19]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[20]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[21]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[22]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[23]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[24]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[25]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[26]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[27]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[28]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[29]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[30]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[31]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[32]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[33]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[34]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_0[35]                                                                                                                                                                                                   ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[0]                                                                                                                                    ; 1                 ; 6       ;
; DRAM_DQ[1]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[1]                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[2]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[2]~feeder                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[3]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[3]~feeder                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[4]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[4]                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[5]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[5]~feeder                                                                                                                             ; 0                 ; 6       ;
; DRAM_DQ[6]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[6]~feeder                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[7]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[7]                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[8]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[8]~feeder                                                                                                                             ; 1                 ; 6       ;
; DRAM_DQ[9]                                                                                                                                                                                                   ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[9]                                                                                                                                    ; 0                 ; 6       ;
; DRAM_DQ[10]                                                                                                                                                                                                  ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[10]~feeder                                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[11]                                                                                                                                                                                                  ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[11]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[12]                                                                                                                                                                                                  ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[12]~feeder                                                                                                                            ; 0                 ; 6       ;
; DRAM_DQ[13]                                                                                                                                                                                                  ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[13]~feeder                                                                                                                            ; 1                 ; 6       ;
; DRAM_DQ[14]                                                                                                                                                                                                  ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[14]                                                                                                                                   ; 1                 ; 6       ;
; DRAM_DQ[15]                                                                                                                                                                                                  ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[15]~feeder                                                                                                                            ; 1                 ; 6       ;
; FL_DQ[0]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[1]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[2]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[3]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[4]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[5]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[6]                                                                                                                                                                                                     ;                   ;         ;
; FL_DQ[7]                                                                                                                                                                                                     ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                                                                                   ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                                                                                  ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                                                                                  ;                   ;         ;
; I2C_SDAT                                                                                                                                                                                                     ;                   ;         ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|Selector4~0                                                                                                                    ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|ACK2~2                                                                                                                         ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|ACK3~2                                                                                                                         ; 0                 ; 6       ;
; PS2_DAT                                                                                                                                                                                                      ;                   ;         ;
; PS2_CLK                                                                                                                                                                                                      ;                   ;         ;
; AUD_BCLK                                                                                                                                                                                                     ;                   ;         ;
; GPIO_0[0]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[0]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[1]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[2]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[3]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[4]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[5]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[6]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[7]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[8]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[9]                                                                                                                                                                                                    ;                   ;         ;
; GPIO_1[10]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[11]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[12]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[13]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[14]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[15]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[16]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[17]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[18]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[19]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[20]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[21]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[22]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[23]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[24]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[25]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[26]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[27]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[28]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[29]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[30]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[31]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[32]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[33]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[34]                                                                                                                                                                                                   ;                   ;         ;
; GPIO_1[35]                                                                                                                                                                                                   ;                   ;         ;
; CLOCK_24[0]                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_24[1]                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_27[0]                                                                                                                                                                                                  ;                   ;         ;
; CLOCK_27[1]                                                                                                                                                                                                  ;                   ;         ;
; EXT_CLOCK                                                                                                                                                                                                    ;                   ;         ;
; TDI                                                                                                                                                                                                          ;                   ;         ;
; TCK                                                                                                                                                                                                          ;                   ;         ;
; TCS                                                                                                                                                                                                          ;                   ;         ;
; AUD_ADCDAT                                                                                                                                                                                                   ;                   ;         ;
; UART_RXD                                                                                                                                                                                                     ;                   ;         ;
; KEY[0]                                                                                                                                                                                                       ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|reset                                                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|altsyncram_5m61:fifo_ram|ram_block14a0                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|altsyncram_5m61:fifo_ram|ram_block14a0                       ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_req                                                                                                                                 ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|init_done                                                                                                                                      ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[0]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CTRL_CLK                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sd_cs                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sd_ras                                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sd_cas                                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sd_we                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[11]                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[9]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[8]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|ba[1]                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|ba[0]                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[0]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[1]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[2]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[3]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[4]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[6]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[7]                                                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[10]                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|dqm[0]                                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|dqm[1]                                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite                                                                                                                                        ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2.idle                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2.writecache                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.idle                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.writecache                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph1                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph2                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph5                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph9                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph10                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph13                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.INIT2                                                                                                        ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WAITING                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.PAUSE1                                                                                                       ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WRITE2                                                                                                       ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[7]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[4]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[5]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[6]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[7]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[8]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[9]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[10]                                                                                                                                 ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[11]                                                                                                                                 ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[12]                                                                                                                                 ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[13]                                                                                                                                 ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[14]                                                                                                                                 ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[15]                                                                                                                                 ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[6]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[3]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[4]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[5]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[1]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[2]                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[1]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[2]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[3]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[4]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[5]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[6]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[7]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[8]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[9]                                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[10]                                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[11]                                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[12]                                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[13]                                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[14]                                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|reset_counter[15]                                                                                                                                                   ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[3]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[2]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[1]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CLK_DIV[0]                                                                                                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot1_bank[0]                                                                                                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot1_bank[1]                                                                                                                                  ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SCLK                                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot2_bank[0]                                                                                                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot2_bank[1]                                                                                                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[3]                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.port0                                                                                                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.port1                                                                                                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph11                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph12                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph3                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph4                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[0]                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[1]                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[2]                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|refreshpending                                                                                                                                 ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2.port1                                                                                                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.refresh                                                                                                                            ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph6                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph7                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph0                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph8                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph14                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph15                                                                                                                               ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_GO                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[11]~3                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_word1[11]~0                                                                                                                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|cas_dqm[0]~1                                                                                                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot2_fill                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot1_fill                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|END                                                                                                                            ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mSetup_ST.10                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mSetup_ST.01                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[1]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[0]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[2]                                                                                                                                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[3]                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|write_reg                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[6]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[6]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[4]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[4]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[5]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[5]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[2]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[2]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[1]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[1]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[3]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[3]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[0]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[0]                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[6]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[6]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[4]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[4]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[5]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[5]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[2]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[2]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[1]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[1]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[3]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[3]                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[0]                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[0]                                              ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SDO                                                                                                                            ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_dtack                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~51                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~55                                                                                                           ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|ACK1                                                                                                                           ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|ACK2                                                                                                                           ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|ACK3                                                                                                                           ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mSetup_ST.00                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.WAIT_S                                                                                                                                 ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.READ_S                                                                                                                                 ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.IDLE_S                                                                                                                                 ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.WRITE_S                                                                                                                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[6] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|parity11                         ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[4] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[5] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[2] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[1] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[3] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[0] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[6] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[4] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[5] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[2] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[1] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[3] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[0] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.SETTLE_S                                                                                                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_i_reg[0]~0                                                                                                                              ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[3]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[7]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[6]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[4]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[5]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[2]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[1]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_o[0]                                                                                                                                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~57                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|ff2                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|ff1                                                                                                                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[6]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[6]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[4]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[4]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[5]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[5]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[2]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[2]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[1]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[1]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[3]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[3]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdptr_g[0]                                                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rs_dgwp_reg[0]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[6] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|sub_parity12a0                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|sub_parity12a1                   ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[4] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[5] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[2] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[1] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[3] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[0] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[6] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[4] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[5] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[2] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[1] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[3] ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[0] ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD[12]~1                                                                                                                       ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~61                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~62                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~63                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~64                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~65                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~66                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.INIT1~0                                                                                                      ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~67                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~68                                                                                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|read_reg                                                                                                                                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[6]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[4]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[5]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[2]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[1]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[3]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe18a[0]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[6]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[4]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[5]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[2]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[1]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[3]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[0]                                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[6]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[6]                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[4]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[4]                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[5]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[5]                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[2]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[2]                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[1]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[1]                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[3]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[3]                     ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|ws_dgrp_reg[0]                                               ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[0]                     ; 0                 ; 6       ;
;      - audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_DATA[12]~0                                                                                                                                  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[6]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[4]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[5]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[2]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[1]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[3]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_hcb:rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a[0]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[6]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|parity11                          ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[4]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[5]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[2]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[1]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[3]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe21a[0]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[6]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[4]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[5]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[2]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[1]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[3]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|delayed_wrptr_g[0]                                           ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[6]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|sub_parity12a0                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|sub_parity12a1                    ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[4]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[5]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[2]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[1]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[3]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|alt_synch_pipe_lc8:ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a[0]  ; 0                 ; 6       ;
;      - VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[0]~21                                                                                                                                   ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                                                     ;                   ;         ;
; SW[3]                                                                                                                                                                                                        ;                   ;         ;
; KEY[2]                                                                                                                                                                                                       ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|gpio:zpu_io|data_o_r[11]                                                                                                                                            ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                                                        ;                   ;         ;
; SW[6]                                                                                                                                                                                                        ;                   ;         ;
; SW[4]                                                                                                                                                                                                        ;                   ;         ;
; KEY[3]                                                                                                                                                                                                       ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|gpio:zpu_io|data_o_r[12]                                                                                                                                            ; 1                 ; 6       ;
; SW[5]                                                                                                                                                                                                        ;                   ;         ;
; SW[2]                                                                                                                                                                                                        ;                   ;         ;
; KEY[1]                                                                                                                                                                                                       ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|gpio:zpu_io|data_o_r[10]                                                                                                                                            ; 1                 ; 6       ;
; SW[1]                                                                                                                                                                                                        ;                   ;         ;
; SW[9]                                                                                                                                                                                                        ;                   ;         ;
; SD_DAT                                                                                                                                                                                                       ;                   ;         ;
;      - VirtualToplevel:myVirtualToplevel|spi_interface:spi|sd_shift~8                                                                                                                                        ; 1                 ; 6       ;
; SW[0]                                                                                                                                                                                                        ;                   ;         ;
; SW[8]                                                                                                                                                                                                        ;                   ;         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                       ; Location           ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                   ; PIN_L1             ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; Clock_50to100:mypll|altpll:altpll_component|_clk1                                                                                                                                                          ; PLL_1              ; 2423    ; Clock                                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; KEY[0]                                                                                                                                                                                                     ; PIN_R22            ; 296     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:0:myfifocounter|counter[5]~21                                                                                             ; LCCOMB_X23_Y20_N4  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:1:myfifocounter|counter[6]~21                                                                                             ; LCCOMB_X26_Y9_N6   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:2:myfifocounter|counter[6]~21                                                                                             ; LCCOMB_X19_Y11_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:3:myfifocounter|counter[1]~21                                                                                             ; LCCOMB_X25_Y9_N28  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:4:myfifocounter|counter[1]~21                                                                                             ; LCCOMB_X24_Y12_N30 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:5:myfifocounter|counter[0]~21                                                                                             ; LCCOMB_X23_Y16_N4  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Selector32~0                                                                                                                                         ; LCCOMB_X20_Y12_N26 ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[0]~4                                                                                                                                   ; LCCOMB_X20_Y12_N8  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[2]                                                                                                                                     ; LCFF_X20_Y12_N3    ; 127     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wren                                                                                                                                           ; LCFF_X20_Y12_N23   ; 3       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host[0].valid                                                                                                                            ; LCFF_X22_Y19_N1    ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].addr[31]~3                                                                                                                              ; LCCOMB_X23_Y14_N6  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].count[16]~1                                                                                                                             ; LCCOMB_X21_Y10_N22 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].rdptr[0]~0                                                                                                                              ; LCCOMB_X21_Y19_N22 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].wrptr_next[5]~0                                                                                                                         ; LCCOMB_X29_Y9_N16  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].addr[24]~0                                                                                                                              ; LCCOMB_X23_Y14_N14 ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].count[16]~1                                                                                                                             ; LCCOMB_X23_Y14_N18 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].rdptr[0]~0                                                                                                                              ; LCCOMB_X20_Y19_N30 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].wrptr[4]~0                                                                                                                              ; LCCOMB_X23_Y14_N22 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].addr[23]~0                                                                                                                              ; LCCOMB_X23_Y14_N4  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].count[8]~1                                                                                                                              ; LCCOMB_X20_Y11_N6  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].rdptr[0]~0                                                                                                                              ; LCCOMB_X20_Y19_N12 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].wrptr_next[4]~0                                                                                                                         ; LCCOMB_X31_Y9_N4   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].addr[25]~0                                                                                                                              ; LCCOMB_X24_Y10_N6  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].count[1]~1                                                                                                                              ; LCCOMB_X24_Y10_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].rdptr[0]~0                                                                                                                              ; LCCOMB_X19_Y19_N26 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].wrptr[4]~0                                                                                                                              ; LCCOMB_X24_Y10_N14 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].addr[25]~0                                                                                                                              ; LCCOMB_X23_Y14_N2  ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].count[12]~1                                                                                                                             ; LCCOMB_X25_Y10_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].rdptr[0]~0                                                                                                                              ; LCCOMB_X21_Y19_N4  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].wrptr_next[4]~0                                                                                                                         ; LCCOMB_X30_Y9_N20  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].addr[28]~0                                                                                                                              ; LCCOMB_X23_Y14_N24 ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].count[3]~1                                                                                                                              ; LCCOMB_X27_Y9_N26  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].rdptr[0]~0                                                                                                                              ; LCCOMB_X19_Y19_N8  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].wrptr_next[4]~0                                                                                                                         ; LCCOMB_X29_Y9_N30  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|sdram_req                                                                                                                                            ; LCFF_X20_Y12_N25   ; 21      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|servicechannel~8                                                                                                                                     ; LCCOMB_X22_Y14_N30 ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|Equal1~6                                                                                                                                                                 ; LCCOMB_X36_Y10_N20 ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|host_to_spi[7]~13                                                                                                                                                        ; LCCOMB_X32_Y13_N14 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|interrupt_controller:intcontroller|int                                                                                                                                   ; LCFF_X31_Y11_N1    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|io_data_i[10]~2                                                                                                                                                          ; LCCOMB_X33_Y13_N16 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|io_wEn                                                                                                                                                                   ; LCFF_X33_Y13_N11   ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[11]~55                                                                                                                                                          ; LCCOMB_X30_Y13_N24 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[13]~81                                                                                                                                                          ; LCCOMB_X30_Y13_N18 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[18]~43                                                                                                                                                          ; LCCOMB_X29_Y13_N22 ; 43      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[18]~57                                                                                                                                                          ; LCCOMB_X25_Y14_N26 ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[1]~123                                                                                                                                                          ; LCCOMB_X30_Y13_N14 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[27]~60                                                                                                                                                          ; LCCOMB_X30_Y13_N2  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|mem_read[3]~46                                                                                                                                                           ; LCCOMB_X30_Y13_N22 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|process_2~0                                                                                                                                                              ; LCCOMB_X32_Y8_N4   ; 10      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|reset                                                                                                                                                                    ; LCFF_X34_Y10_N17   ; 376     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|reset                                                                                                                                                                    ; LCFF_X34_Y10_N17   ; 314     ; Async. clear                            ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[1]~3                                                                                                                                                          ; LCCOMB_X16_Y13_N8  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[4]~2                                                                                                                                                          ; LCCOMB_X16_Y13_N12 ; 26      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|WideOr1~0                                                                                                               ; LCCOMB_X16_Y11_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|WideOr25~0                                                                                                              ; LCCOMB_X15_Y14_N8  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_ports_w_hi[14]~0                                                                                                   ; LCCOMB_X15_Y9_N4   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_wren1                                                                                                              ; LCFF_X15_Y9_N15    ; 9       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_wren2                                                                                                              ; LCFF_X15_Y9_N1     ; 9       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL2                                                                                                             ; LCFF_X15_Y13_N25   ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.INIT2                                                                                                             ; LCFF_X15_Y13_N29   ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WAITRD                                                                                                            ; LCFF_X15_Y10_N29   ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~50                                                                                                                ; LCCOMB_X15_Y9_N28  ; 18      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|tag_wren1                                                                                                               ; LCFF_X15_Y10_N5    ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|tag_wren2                                                                                                               ; LCFF_X15_Y10_N9    ; 1       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|tag_wren2~0                                                                                                             ; LCCOMB_X15_Y10_N8  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|cas_dqm[0]~1                                                                                                                                        ; LCCOMB_X12_Y12_N26 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|casaddr[2]~17                                                                                                                                       ; LCCOMB_X13_Y12_N28 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[0]~21                                                                                                                                        ; LCCOMB_X13_Y11_N28 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[11]~3                                                                                                                                        ; LCCOMB_X13_Y11_N26 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|init_done                                                                                                                                           ; LCFF_X11_Y13_N11   ; 29      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]~22                                                                                                                                        ; LCCOMB_X11_Y12_N10 ; 10      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1~11                                                                                                                                      ; LCCOMB_X11_Y12_N2  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2~14                                                                                                                                      ; LCCOMB_X13_Y12_N18 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite                                                                                                                                             ; LCFF_X12_Y12_N29   ; 16      ; Output enable                           ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot1_bank[0]~3                                                                                                                                     ; LCCOMB_X14_Y12_N2  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot2_bank[0]~1                                                                                                                                     ; LCCOMB_X13_Y12_N6  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_word1[11]~0                                                                                                                              ; LCCOMB_X15_Y10_N26 ; 57      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sdram_write[0]~0                                                                                                                                                         ; LCCOMB_X24_Y13_N14 ; 35      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|ser_txdata[0]~5                                                                                                                                                          ; LCCOMB_X33_Y13_N18 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txbuffer[0]~1                                                                                                                                         ; LCCOMB_X34_Y10_N4  ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txcounter[1]~18                                                                                                                                       ; LCCOMB_X34_Y10_N14 ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txstate                                                                                                                                               ; LCFF_X33_Y10_N17   ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~1                                                                                                                                           ; LCCOMB_X23_Y13_N18 ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~2                                                                                                                                           ; LCCOMB_X23_Y13_N12 ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~3                                                                                                                                           ; LCCOMB_X23_Y13_N8  ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|comb~0                                                                                                                                             ; LCCOMB_X23_Y13_N6  ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|tick                                                                                                                   ; LCFF_X23_Y15_N11   ; 68      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.setaddr                                                                                                 ; LCFF_X16_Y17_N3    ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.setreqlen                                                                                               ; LCFF_X20_Y8_N1     ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|datapointer[4]~3                                                                                                         ; LCCOMB_X23_Y13_N20 ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|period[1]~0                                                                                                              ; LCCOMB_X20_Y8_N20  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|process_1~0                                                                                                              ; LCCOMB_X20_Y8_N28  ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[0]~3                                                                                                           ; LCCOMB_X23_Y13_N4  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|sampleword[12]~0                                                                                                         ; LCCOMB_X20_Y8_N2   ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|volume[5]~0                                                                                                              ; LCCOMB_X24_Y14_N14 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.setaddr                                                                                                 ; LCFF_X16_Y18_N11   ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.setreqlen                                                                                               ; LCFF_X24_Y9_N5     ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|datapointer[4]~2                                                                                                         ; LCCOMB_X23_Y13_N30 ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|period[1]~0                                                                                                              ; LCCOMB_X24_Y9_N20  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|process_1~0                                                                                                              ; LCCOMB_X24_Y9_N2   ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[0]~2                                                                                                           ; LCCOMB_X23_Y13_N14 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|sampleword[15]~0                                                                                                         ; LCCOMB_X25_Y9_N12  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|volume[5]~0                                                                                                              ; LCCOMB_X24_Y14_N28 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.setaddr                                                                                                 ; LCFF_X24_Y17_N27   ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.setreqlen                                                                                               ; LCFF_X27_Y11_N1    ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|datapointer[4]~2                                                                                                         ; LCCOMB_X23_Y13_N2  ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|period[1]~0                                                                                                              ; LCCOMB_X24_Y14_N16 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|process_1~0                                                                                                              ; LCCOMB_X23_Y15_N14 ; 16      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[0]~2                                                                                                           ; LCCOMB_X23_Y13_N10 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|sampleword[4]~0                                                                                                          ; LCCOMB_X26_Y19_N24 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume[5]~1                                                                                                              ; LCCOMB_X24_Y14_N18 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.setaddr                                                                                                 ; LCFF_X25_Y18_N19   ; 48      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.setreqlen                                                                                               ; LCFF_X25_Y12_N25   ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|datapointer[4]~2                                                                                                         ; LCCOMB_X23_Y13_N16 ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|period[1]~0                                                                                                              ; LCCOMB_X25_Y12_N10 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|process_1~0                                                                                                              ; LCCOMB_X25_Y12_N12 ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[0]~2                                                                                                           ; LCCOMB_X23_Y13_N24 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|sampleword[4]~0                                                                                                          ; LCCOMB_X23_Y16_N30 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|volume[5]~0                                                                                                              ; LCCOMB_X23_Y13_N22 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|spi_interface:spi|sd_shift[7]~1                                                                                                                                          ; LCCOMB_X31_Y12_N2  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|spi_trigger                                                                                                                                                              ; LCFF_X32_Y13_N19   ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|Equal1~7                                                                                                                                        ; LCCOMB_X15_Y18_N20 ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|ticks~0                                                                                                                                         ; LCCOMB_X24_Y14_N12 ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|timer_limit[0][23]~1                                                                                                                            ; LCCOMB_X24_Y14_N20 ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_i_reg[0]~0                                                                                                                                   ; LCCOMB_X39_Y11_N4  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                     ; LCFF_X44_Y11_N23   ; 11      ; Async. clear                            ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdcnt_addr_ena                                                    ; LCCOMB_X40_Y11_N16 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_rdreq                                                       ; LCCOMB_X39_Y11_N20 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_wrreq~1                                                     ; LCCOMB_X42_Y16_N16 ; 8       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]                                    ; LCFF_X49_Y14_N1    ; 11      ; Async. clear                            ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdcnt_addr_ena                                                   ; LCCOMB_X43_Y10_N18 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_rdreq                                                      ; LCCOMB_X42_Y10_N16 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_wrreq~0                                                    ; LCCOMB_X39_Y10_N4  ; 7       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|bypass[0]~0                                                                                                                    ; LCCOMB_X42_Y10_N8  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|shift_buffer[3]~4                                                                                                              ; LCCOMB_X42_Y10_N22 ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|shift_buffer[3]~5                                                                                                              ; LCCOMB_X42_Y10_N28 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|vjtag:vjtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_uir~0 ; LCCOMB_X42_Y16_N4  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.READ_S                                                                                                                                      ; LCFF_X39_Y11_N31   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|framebuffer_pointer[4]~0                                                                                                                            ; LCCOMB_X24_Y14_N22 ; 23      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|red[3]~0                                                                                                                                            ; LCCOMB_X24_Y22_N20 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|spr0setaddr                                                                                                                                         ; LCFF_X24_Y18_N23   ; 46      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|vgasetaddr                                                                                                                                          ; LCFF_X24_Y18_N3    ; 60      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|vgasetaddr~0                                                                                                                                        ; LCCOMB_X24_Y18_N2  ; 24      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|Equal0~3                                                                                                               ; LCCOMB_X24_Y18_N6  ; 24      ; Clock enable, Sync. clear               ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|clkDivCnt[0]                                                                                                           ; LCFF_X24_Y20_N7    ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector181~3                                                                                                                                          ; LCCOMB_X34_Y15_N22 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Interrupt                                                                                                                        ; LCFF_X33_Y14_N9    ; 40      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~24                                                                                                                                         ; LCCOMB_X33_Y15_N16 ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~33                                                                                                                                         ; LCCOMB_X33_Y15_N6  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAWriteEnable                                                                                                                                        ; LCFF_X35_Y15_N11   ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[9]~11                                                                                                                                         ; LCCOMB_X32_Y15_N20 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBWriteEnable                                                                                                                                        ; LCFF_X37_Y18_N29   ; 32      ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[0]~1                                                                                                                                         ; LCCOMB_X31_Y15_N0  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode_saved[0]~0                                                                                                                                      ; LCCOMB_X32_Y17_N14 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[10]~2                                                                                                                                     ; LCCOMB_X24_Y13_N10 ; 28      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_hEnable~1                                                                                                                                      ; LCCOMB_X31_Y15_N4  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_readEnable                                                                                                                                     ; LCFF_X31_Y15_N7    ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_writeEnable                                                                                                                                    ; LCFF_X33_Y15_N25   ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|shift_count[3]~8                                                                                                                                       ; LCCOMB_X32_Y15_N30 ; 37      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|shift_count[5]~9                                                                                                                                       ; LCCOMB_X32_Y15_N0  ; 37      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|shift_direction~0                                                                                                                                      ; LCCOMB_X32_Y15_N28 ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[12]~6                                                                                                                                               ; LCCOMB_X32_Y15_N14 ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Execute                                                                                                                                    ; LCFF_X33_Y15_N21   ; 114     ; Clock enable, Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Fetch                                                                                                                                      ; LCFF_X36_Y15_N1    ; 44      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_WriteIOBH                                                                                                                                  ; LCFF_X33_Y15_N27   ; 7       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_WriteIODone                                                                                                                                ; LCFF_X31_Y15_N23   ; 17      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                               ; JTAG_X1_Y14_N0     ; 174     ; Clock                                   ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                               ; JTAG_X1_Y14_N0     ; 23      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD[12]~1                                                                                                                            ; LCCOMB_X10_Y19_N22 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[5]~9                                                                                                                     ; LCCOMB_X11_Y19_N8  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LessThan0~3                                                                                                                                           ; LCCOMB_X46_Y10_N16 ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LessThan1~0                                                                                                                                           ; LCCOMB_X9_Y20_N12  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CTRL_CLK                                                                                                                                         ; LCFF_X46_Y10_N1    ; 44      ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_DATA[12]~0                                                                                                                                       ; LCCOMB_X9_Y19_N30  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_GO                                                                                                                                               ; LCFF_X9_Y19_N23    ; 8       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|audio_shifter:audio_shifter|WideNor0~0                                                                                                                                           ; LCCOMB_X30_Y11_N28 ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; audio_top:\sound1:myaudio|audio_shifter:audio_shifter|WideNor1~0                                                                                                                                           ; LCCOMB_X30_Y11_N2  ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                      ; LCFF_X43_Y17_N19   ; 12      ; Async. clear                            ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                           ; LCCOMB_X40_Y18_N30 ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                             ; LCCOMB_X40_Y18_N6  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                           ; LCCOMB_X40_Y18_N20 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                              ; LCCOMB_X40_Y16_N10 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                             ; LCCOMB_X40_Y16_N0  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                              ; LCCOMB_X43_Y16_N24 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                ; LCCOMB_X43_Y16_N16 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                                                         ; LCCOMB_X42_Y18_N0  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                          ; LCCOMB_X39_Y18_N24 ; 5       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                                        ; LCCOMB_X40_Y18_N16 ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                   ; LCCOMB_X40_Y17_N6  ; 5       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                   ; LCCOMB_X40_Y18_N12 ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                           ; LCFF_X42_Y17_N23   ; 12      ; Async. clear                            ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                          ; LCFF_X43_Y17_N7    ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                           ; LCFF_X42_Y17_N17   ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                           ; LCFF_X43_Y17_N3    ; 11      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                    ; LCCOMB_X43_Y17_N10 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                          ; LCFF_X39_Y17_N17   ; 17      ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; video_vga_dither:\dither1:mydither|Equal0~0                                                                                                                                                                ; LCCOMB_X23_Y19_N18 ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; video_vga_dither:\dither1:mydither|Equal1~0                                                                                                                                                                ; LCCOMB_X24_Y19_N18 ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; video_vga_dither:\dither1:mydither|Equal2~0                                                                                                                                                                ; LCCOMB_X23_Y19_N12 ; 4       ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                    ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Clock_50to100:mypll|altpll:altpll_component|_clk1                                                                                                                       ; PLL_1            ; 2423    ; Global Clock         ; GCLK3            ; --                        ;
; VirtualToplevel:myVirtualToplevel|reset                                                                                                                                 ; LCFF_X34_Y10_N17 ; 314     ; Global Clock         ; GCLK10           ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0]  ; LCFF_X44_Y11_N23 ; 11      ; Global Clock         ; GCLK6            ; --                        ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0] ; LCFF_X49_Y14_N1  ; 11      ; Global Clock         ; GCLK4            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                            ; JTAG_X1_Y14_N0   ; 174     ; Global Clock         ; GCLK1            ; --                        ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CTRL_CLK                                                                                                      ; LCFF_X46_Y10_N1  ; 44      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                   ; LCFF_X43_Y17_N19 ; 12      ; Global Clock         ; GCLK5            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                        ; LCFF_X42_Y17_N23 ; 12      ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                       ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; VirtualToplevel:myVirtualToplevel|reset                                                                                                                                                                    ; 375     ;
; KEY[0]                                                                                                                                                                                                     ; 296     ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[2]                                                                                                                                     ; 127     ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Execute                                                                                                                                    ; 114     ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[1]                                                                                                                                     ; 109     ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[0]                                                                                                                                     ; 108     ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|tick                                                                                                                   ; 68      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|Mux53~1                                                                                                                  ; 68      ;
; ~GND                                                                                                                                                                                                       ; 63      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|vgasetaddr                                                                                                                                          ; 60      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|readword_burst                                                                                                          ; 58      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_word1[11]~0                                                                                                                              ; 57      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.setaddr                                                                                                 ; 48      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.setaddr                                                                                                 ; 48      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.setaddr                                                                                                 ; 48      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.setaddr                                                                                                 ; 48      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|spr0setaddr                                                                                                                                         ; 46      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Im                                                                                                                               ; 44      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Fetch                                                                                                                                      ; 44      ;
; VirtualToplevel:myVirtualToplevel|mem_read[18]~43                                                                                                                                                          ; 43      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WRITE1                                                                                                            ; 42      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost~0                                                                                                       ; 41      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost~0                                                                                                       ; 41      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost~0                                                                                                       ; 41      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost~0                                                                                                       ; 41      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|idim_flag                                                                                                                                              ; 41      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Interrupt                                                                                                                        ; 40      ;
; VirtualToplevel:myVirtualToplevel|Equal1~6                                                                                                                                                                 ; 39      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_FetchNext                                                                                                                                  ; 39      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|tag_mru1                                                                                                                ; 39      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Shift                                                                                                                                      ; 38      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|shift_count[5]~9                                                                                                                                       ; 37      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|shift_count[3]~8                                                                                                                                       ; 37      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Store                                                                                                                                      ; 36      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_ReadIO                                                                                                                                     ; 36      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[2]                                                                                                                                        ; 36      ;
; VirtualToplevel:myVirtualToplevel|sdram_write[0]~0                                                                                                                                                         ; 35      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Sub                                                                                                                                        ; 35      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Xor                                                                                                                              ; 34      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_And                                                                                                                              ; 34      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Or                                                                                                                               ; 34      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[2]                                                                                                                                            ; 34      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_writeEnable                                                                                                                                    ; 34      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.INIT1                                                                                                             ; 33      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Add                                                                                                                                        ; 33      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Flip                                                                                                                             ; 33      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Not                                                                                                                              ; 33      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Mult                                                                                                                                       ; 33      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|shift_direction                                                                                                                                        ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBWriteEnable                                                                                                                                        ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAWriteEnable                                                                                                                                        ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Call                                                                                                                             ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[0]~1                                                                                                                                         ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[13]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[12]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[11]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[10]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[9]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[8]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[7]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[6]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[5]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[4]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[3]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[13]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[12]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[11]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[10]                                                                                                                                           ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[9]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[8]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[7]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[6]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[5]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[3]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[2]                                                                                                                                            ; 32      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAWrite[6]~0                                                                                                                                         ; 31      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_PopPC                                                                                                                            ; 31      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[0]                                                                                                                                                  ; 30      ;
; VirtualToplevel:myVirtualToplevel|io_wEn                                                                                                                                                                   ; 30      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[30]                                                                                                                                                 ; 29      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|init_done                                                                                                                                           ; 29      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[10]~2                                                                                                                                     ; 28      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|datalen~16                                                                                                               ; 27      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|always0~2                                                                                                               ; 27      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[3]                                                                                                                                        ; 27      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode[6]                                                                                                                                              ; 26      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_ReadIOBH                                                                                                                                   ; 26      ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[4]~2                                                                                                                                                          ; 26      ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|ticks~0                                                                                                                                         ; 25      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Selector32~0                                                                                                                                         ; 25      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector86~2                                                                                                                                           ; 25      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector194~0                                                                                                                                          ; 25      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[6]                                                                                                                                           ; 25      ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|timer_limit[0][23]~1                                                                                                                            ; 24      ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|Equal1~7                                                                                                                                        ; 24      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|datalen~16                                                                                                               ; 24      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|vgasetaddr~0                                                                                                                                        ; 24      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|Equal0~3                                                                                                               ; 24      ;
; VirtualToplevel:myVirtualToplevel|spi_trigger                                                                                                                                                              ; 24      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[0]                                                                                                                                           ; 24      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph2                                                                                                                                     ; 24      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[5]                                                                                                                                        ; 24      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                               ; 23      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|datapointer[4]~2                                                                                                         ; 23      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|datapointer[4]~3                                                                                                         ; 23      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|datapointer[4]~2                                                                                                         ; 23      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|datapointer[4]~2                                                                                                         ; 23      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|datalen~16                                                                                                               ; 23      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|framebuffer_pointer[4]~0                                                                                                                            ; 23      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|servicechannel~12                                                                                                                                    ; 23      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux4~4                                                                                                                                                 ; 23      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[6]                                                                                                                                        ; 23      ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txstate                                                                                                                                               ; 23      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|datalen~16                                                                                                               ; 22      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|hibyte                                                                                                                   ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|servicechannel~11                                                                                                                                    ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|servicechannel~9                                                                                                                                     ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].addr[25]~0                                                                                                                              ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].addr[24]~0                                                                                                                              ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].addr[23]~0                                                                                                                              ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].addr[25]~0                                                                                                                              ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].addr[28]~0                                                                                                                              ; 22      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].addr[31]~3                                                                                                                              ; 22      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|hibyte                                                                                                                   ; 21      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.setreqlen                                                                                               ; 21      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.setreqlen                                                                                               ; 21      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.setreqlen                                                                                               ; 21      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.setreqlen                                                                                               ; 21      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|sdram_req                                                                                                                                            ; 21      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_bEnable                                                                                                                                        ; 21      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|WideOr2~0                                                                                                               ; 20      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|hibyte                                                                                                                   ; 20      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL2                                                                                                             ; 20      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|init                                                                                                                    ; 20      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~3                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|comb~0                                                                                                                                             ; 20      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~2                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~1                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux6~4                                                                                                                                                 ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_PushSP                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[5]                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[4]                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[3]                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[2]                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[1]                                                                                                                                           ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[4]                                                                                                                                        ; 20      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[1]                                                                                                                                        ; 20      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[3]                                                                                                                       ; 20      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                           ; 19      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                           ; 19      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|servicechannel~8                                                                                                                                     ; 19      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[1]                                                                                                                                                  ; 19      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[7]                                                                                                                                           ; 19      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|dqm~1                                                                                                                                               ; 19      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.INIT2                                                                                                             ; 19      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux61~3                                                                                                                                              ; 18      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~23                                                                                                                                         ; 18      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~21                                                                                                                                         ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[8]~17                                                                                                   ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[7]~15                                                                                                   ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[6]~13                                                                                                   ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[5]~11                                                                                                   ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[4]~9                                                                                                    ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[3]~7                                                                                                    ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[2]~5                                                                                                    ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[1]~3                                                                                                    ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[0]~1                                                                                                    ; 18      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux7~4                                                                                                                                                 ; 18      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state~50                                                                                                                ; 18      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host[0].valid                                                                                                                            ; 18      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[0]                                                                                                                       ; 18      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                          ; 17      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[9]~12                                                                                                                                         ; 17      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[12]~0                                                                                                                                               ; 17      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|process_1~0                                                                                                              ; 17      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|process_1~0                                                                                                              ; 17      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|hibyte                                                                                                                   ; 17      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|process_1~0                                                                                                              ; 17      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[3]~4                                                                                                                                         ; 17      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].count[16]~1                                                                                                                             ; 17      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].count[16]~0                                                                                                                             ; 17      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux5~4                                                                                                                                                 ; 17      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_WriteIODone                                                                                                                                ; 17      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|red[3]~0                                                                                                                                            ; 17      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].count[16]~1                                                                                                                             ; 17      ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|vgachannel_fromhost.setreqlen                                                                                                                       ; 17      ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txbuffer[0]~1                                                                                                                                         ; 17      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[8]                                                                                                                                           ; 17      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]~0                                                                                                                                         ; 17      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a29                                                                                         ; 17      ;
; audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[7]                                                                                                                                          ; 17      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[2]                                                                                                                       ; 17      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[0]~2                                                                                                           ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[0]~3                                                                                                           ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[0]~2                                                                                                           ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[0]~2                                                                                                           ; 16      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[0]~21                                                                                                                                        ; 16      ;
; VirtualToplevel:myVirtualToplevel|io_data_i[10]~2                                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|period[1]~0                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|period[1]~0                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|period[1]~0                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|period[1]~0                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|WideOr1~0                                                                                                               ; 16      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_ports_w_hi[14]~0                                                                                                   ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|sampleword[12]~0                                                                                                         ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|sampleword[4]~0                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|sampleword[15]~0                                                                                                         ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|sampleword[4]~0                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|process_1~0                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[12]~3                                                                                                                                               ; 16      ;
; VirtualToplevel:myVirtualToplevel|mem_read[27]~60                                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|mem_read[18]~57                                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[9]~9                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~31                                                                                                                     ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].count[1]~1                                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals~145                                                                                                                                        ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].count[8]~1                                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals~143                                                                                                                                        ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].count[12]~1                                                                                                                             ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals~141                                                                                                                                        ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].count[3]~1                                                                                                                              ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals~139                                                                                                                                        ; 16      ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txcounter[1]~18                                                                                                                                       ; 16      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LessThan0~3                                                                                                                                           ; 16      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[0]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_ack                                                                                                                                             ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[9]                                                                                                                                           ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[15]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[14]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[13]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[12]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[11]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[10]                                                                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdwrite                                                                                                                                             ; 16      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a5                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a2                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a4                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a3                                                                                          ; 16      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a30                                                                                         ; 16      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux57~3                                                                                                                                              ; 15      ;
; VirtualToplevel:myVirtualToplevel|mem_read[6]~34                                                                                                                                                           ; 15      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux3~4                                                                                                                                                 ; 15      ;
; VirtualToplevel:myVirtualToplevel|mem_busy                                                                                                                                                                 ; 15      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[1]                                                                                                                                          ; 15      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|inputstate.rcv8                                                                                                                                      ; 15      ;
; audio_top:\sound1:myaudio|audio_shifter:audio_shifter|WideNor0~0                                                                                                                                           ; 15      ;
; audio_top:\sound1:myaudio|audio_shifter:audio_shifter|WideNor1~0                                                                                                                                           ; 15      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|refreshpending                                                                                                                                      ; 15      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph10                                                                                                                                    ; 15      ;
; VirtualToplevel:myVirtualToplevel|Mux305~0                                                                                                                                                                 ; 15      ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|ir[1]                                                                                                                          ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a13                                                                                         ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a11                                                                                         ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a8                                                                                          ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a9                                                                                          ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a10                                                                                         ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a6                                                                                          ; 15      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a7                                                                                          ; 15      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|Equal0~4                                                                                                                 ; 14      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[3]                                                                                                                                          ; 14      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LUT_INDEX[2]                                                                                                                                          ; 14      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].count[16]~0                                                                                                                             ; 14      ;
; VirtualToplevel:myVirtualToplevel|Mux36~0                                                                                                                                                                  ; 14      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a12                                                                                         ; 14      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a0                                                                                          ; 14      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a1                                                                                          ; 14      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[1]                                                                                                                       ; 14      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux60~3                                                                                                                                              ; 13      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|Equal0~4                                                                                                                 ; 13      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux2~4                                                                                                                                                 ; 13      ;
; VirtualToplevel:myVirtualToplevel|spi_interface:spi|sd_shift[7]~1                                                                                                                                          ; 13      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a17                                                                                         ; 13      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a16                                                                                         ; 13      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a15                                                                                         ; 13      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a14                                                                                         ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                  ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                          ; 12      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_DATA[12]~0                                                                                                                                       ; 12      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add3~2                                                                                                                                               ; 12      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD[12]~1                                                                                                                            ; 12      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode_saved[0]                                                                                                                                        ; 12      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~33                                                                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~24                                                                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~19                                                                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|Equal0~4                                                                                                                 ; 12      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_readEnable                                                                                                                                     ; 12      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]~3                                                                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]~2                                                                                                                                         ; 12      ;
; video_vga_dither:\dither1:mydither|vid_ena_d                                                                                                                                                               ; 12      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_hEnable                                                                                                                                        ; 12      ;
; VirtualToplevel:myVirtualToplevel|audio_reg_req                                                                                                                                                            ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a24                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a23                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a22                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a21                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a20                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a19                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a18                                                                                         ; 12      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a31~PORTBDATAOUT0                                                                           ; 12      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[4]                                                                                                                       ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                           ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[12]~6                                                                                                                                               ; 11      ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|process_0~0                                                                                                              ; 11      ;
; VirtualToplevel:myVirtualToplevel|mem_read[6]~35                                                                                                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|process_3~0                                                                                                                                                              ; 11      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[9]~11                                                                                                                                         ; 11      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_LoadBH                                                                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[5]                                                                                                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[4]                                                                                                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2.idle                                                                                                                                    ; 11      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[7]                                                                                                                                        ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a27                                                                                         ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a26                                                                                         ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a25                                                                                         ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a17~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a16~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a15~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a14~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a13~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a12~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a11~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a8~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a9~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a10~PORTBDATAOUT0                                                                           ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a31                                                                                         ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a5~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a2~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a4~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a6~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a0~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a1~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a3~PORTBDATAOUT0                                                                            ; 11      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a7~PORTBDATAOUT0                                                                            ; 11      ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[5]                                                                                                                       ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                            ; 10      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                               ; 10      ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.READ_S                                                                                                                                      ; 10      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_StoreBH                                                                                                                          ; 10      ;
; VirtualToplevel:myVirtualToplevel|process_2~0                                                                                                                                                              ; 10      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|tag_wren2~0                                                                                                             ; 10      ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals~35                                                                                                                                         ; 10      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]~22                                                                                                                                        ; 10      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2.writecache                                                                                                                              ; 10      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_2~5                                                                                                                                         ; 10      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.writecache                                                                                                                              ; 10      ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[0]                                                                                                                                        ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a28~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a28                                                                                         ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a27~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a26~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a25~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a24~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a23~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a22~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a21~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a20~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a19~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a18~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a29~PORTBDATAOUT0                                                                           ; 10      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ram_block1a30~PORTBDATAOUT0                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                            ; 9       ;
; VirtualToplevel:myVirtualToplevel|timer_controller:mytimer|Equal0~4                                                                                                                                        ; 9       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_wrreq~1                                                     ; 9       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux56~3                                                                                                                                              ; 9       ;
; VirtualToplevel:myVirtualToplevel|mem_read[6]~40                                                                                                                                                           ; 9       ;
; VirtualToplevel:myVirtualToplevel|mem_read[6]~39                                                                                                                                                           ; 9       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[2]                                                                                                                                                  ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port2_addr[9]~0                                                                                                    ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_port1_addr[9]~18                                                                                                   ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_wren2                                                                                                              ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_wren1                                                                                                              ; 9       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|Equal0~4                                                                                                                 ; 9       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|Mux53~0                                                                                                                  ; 9       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|WideOr20~0                                                                                                                                             ; 9       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcodeControl~1                                                                                                                                        ; 9       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode[0]                                                                                                                                              ; 9       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_EqBranch                                                                                                                         ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WAITFILL                                                                                                          ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_req                                                                                                                                                                ; 9       ;
; VirtualToplevel:myVirtualToplevel|spi_interface:spi|shiftcnt[5]                                                                                                                                            ; 9       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph1                                                                                                                                     ; 9       ;
; VirtualToplevel:myVirtualToplevel|Mux196~0                                                                                                                                                                 ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                            ; 8       ;
; VirtualToplevel:myVirtualToplevel|host_to_spi[7]~13                                                                                                                                                        ; 8       ;
; VirtualToplevel:myVirtualToplevel|ser_txdata[0]~5                                                                                                                                                          ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[5]~9                                                                                                                                                ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_rdreq                                                      ; 8       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux54~2                                                                                                                                              ; 8       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux54~0                                                                                                                                              ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[0]                          ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[2]                          ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[0]                          ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_rdreq                                                       ; 8       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|process_0~0                                                                                                              ; 8       ;
; VirtualToplevel:myVirtualToplevel|mem_read[3]~46                                                                                                                                                           ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[13]                                                                                                                                                 ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[12]                                                                                                                                                 ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[11]                                                                                                                                                 ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[10]                                                                                                                                                 ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[9]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[8]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[6]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[5]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[4]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[3]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|sp[7]                                                                                                                                                  ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|data_i_reg[0]~0                                                                                                                                   ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector335~0                                                                                                                                          ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|valid_wrreq~0                                                    ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[0]                         ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[2]                         ; 8       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|LessThan1~0                                                                                                                                           ; 8       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WAITRD                                                                                                            ; 8       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|inputstate.rd1                                                                                                                                       ; 8       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux35~2                                                                                                                                              ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Load                                                                                                                             ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|shift_buffer[3]~5                                                                                                              ; 8       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|shift_buffer[3]~4                                                                                                              ; 8       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_GO                                                                                                                                               ; 8       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph14                                                                                                                                    ; 8       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.refresh                                                                                                                                 ; 8       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph9                                                                                                                                     ; 8       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph5                                                                                                                                     ; 8       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_2~7                                                                                                                                         ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[10]                                                                                                                                       ; 8       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[31]                                                                                                                                       ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                  ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux53~2                                                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux53~0                                                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux55~2                                                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux55~0                                                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[3]                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[1]                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[4]                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[3]                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[1]                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux59~3                                                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[22]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[21]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[20]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[19]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[18]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[17]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write[16]                                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|process_0~0                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|mem_read~44                                                                                                                                                              ; 7       ;
; VirtualToplevel:myVirtualToplevel|mem_read[6]~38                                                                                                                                                           ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:5:myfifocounter|counter[0]~21                                                                                             ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:4:myfifocounter|counter[1]~21                                                                                             ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:1:myfifocounter|counter[6]~21                                                                                             ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:2:myfifocounter|counter[6]~21                                                                                             ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:3:myfifocounter|counter[1]~21                                                                                             ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Shift~0                                                                                                                          ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux0~4                                                                                                                                                 ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|fetchneeded                                                                                                                                            ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[5]~8                                                                                                                                                ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[2]                         ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[0]                         ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdcnt_addr_ena                                                   ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[3]                         ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[1]                         ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[4]                         ; 7       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|casaddr[2]~17                                                                                                                                       ; 7       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:0:myfifocounter|counter[5]~21                                                                                             ; 7       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_WriteIOBH                                                                                                                                  ; 7       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[21]                                                                                                                                                           ; 7       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph13                                                                                                                                    ; 7       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|ir[0]                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                      ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector181~3                                                                                                                                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add2~2                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add2~0                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[2]                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[4]                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add3~1                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].rdptr[0]~0                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].rdptr[0]~0                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].rdptr[0]~0                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].rdptr[0]~0                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].rdptr[0]~0                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].rdptr[0]~0                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|process_0~0                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Shift                                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_PopPC~2                                                                                                                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|clkDivCnt[0]                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_ports_w_hi[16]                                                                                                     ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:5:myfifocounter|process_0~0                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:4:myfifocounter|process_0~0                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:1:myfifocounter|process_0~0                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:2:myfifocounter|process_0~0                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:3:myfifocounter|process_0~0                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux1~4                                                                                                                                                 ; 6       ;
; VirtualToplevel:myVirtualToplevel|interrupt_controller:intcontroller|int                                                                                                                                   ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector219~0                                                                                                                                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[4]                         ; 6       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[3]                         ; 6       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[1]                         ; 6       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mSetup_ST.10                                                                                                                                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|Equal1~10                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_wrU2                                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[10]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[9]                                                                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[8]                                                                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[7]                                                                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[6]                                                                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|Equal0~0                                                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|inputstate.rcv1                                                                                                                                      ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:0:myfifocounter|process_0~0                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_WriteIO                                                                                                                                    ; 6       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|Equal1~0                                                                                                               ; 6       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SD_COUNTER[5]~9                                                                                                                     ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_2~11                                                                                                                                        ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[2]                                                                                                                                        ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[1]                                                                                                                                        ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[0]                                                                                                                                        ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.port0                                                                                                                                   ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[22]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|initstate[3]                                                                                                                                        ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[20]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[19]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[18]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[17]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[16]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[15]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[14]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[13]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[12]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[11]                                                                                                                                                           ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_addr[5]                                                                                                                                  ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_addr[4]                                                                                                                                  ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[8]                                                                                                                                        ; 6       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[9]                                                                                                                                        ; 6       ;
; audio_top:\sound1:myaudio|audio_shifter:audio_shifter|shiftcnt[0]                                                                                                                                          ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].addr[2]~2                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].addr[1]~1                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].addr[0]~0                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.PAUSE1                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~26                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WRITE2                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~36                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~34                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~32                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~30                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~28                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~26                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~24                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~22                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~20                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~18                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~16                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~14                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~12                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~10                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~8                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~6                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~4                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~2                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add0~0                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~24                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~22                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~20                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~18                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~16                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~14                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~12                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~10                                                                                                                                              ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~8                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~6                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~4                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~2                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add1~0                                                                                                                                               ; 6       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[9]                                                                                                            ; 6       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[7]                                                                                                            ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~22                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~10                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]~9                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|mem_read[18]~143                                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].wrptr[4]~0                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].wrptr_next[5]~0                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[1].wrptr[4]~0                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[2].wrptr_next[4]~0                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[5].wrptr_next[4]~0                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].wrptr_next[4]~0                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|rdcnt_addr_ena                                                    ; 5       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[5]                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[6]                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Add3~0                                                                                                                                               ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[8]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[0]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[9]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[1]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[2]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[10]                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[5]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[13]                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[4]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[12]                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[6]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[14]                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[7]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[15]                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[3]                                                                                                                                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|vga_data[11]                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux58~3                                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_PopSP                                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_StoreSP                                                                                                                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|RXmt                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~47                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~46                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~45                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~44                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~43                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~42                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~41                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~40                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~39                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~38                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~37                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~36                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~35                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~34                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~33                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|ram~32                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|clkDivCnt[1]                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|data_ports_w[16]                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[13]                                                                                                                                                 ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[12]                                                                                                                                                 ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[11]                                                                                                                                                 ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals~125                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|Selector0~0                                                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Store                                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_LoadSP                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|WideOr8~2                                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[5]~6                                                                                                                                                ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Emulate                                                                                                                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[5]                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|counter13a[6]                         ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|Equal1~2                                                                                                               ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|Equal1~1                                                                                                               ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|newPixel                                                                                                               ; 5       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|END                                                                                                                                 ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|readcache_fill                                                                                                                                      ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot1_fill                                                                                                                                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[27]                                                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[2]                                                                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Decoder0~5                                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Decoder0~3                                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Decoder0~2                                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Decoder0~1                                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|process_0~3                                                                                                                                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|process_0~1                                                                                                                                          ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux50~3                                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux51~3                                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux52~3                                                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Decoder0~0                                                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1~11                                                                                                                                      ; 5       ;
; VirtualToplevel:myVirtualToplevel|Mux0~0                                                                                                                                                                   ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[10]                                                                                                                                                 ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[5]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[2]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[4]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[3]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|mem_write~0                                                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|ba[0]~7                                                                                                                                             ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_2~13                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_2~12                                                                                                                                        ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph4                                                                                                                                     ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot2_bank[0]                                                                                                                                       ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Add6~0                                                                                                                                                 ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[9]                                                                                                              ; 5       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.WAITING                                                                                                           ; 5       ;
; VirtualToplevel:myVirtualToplevel|mem_read[10]                                                                                                                                                             ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[0]                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[8]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[9]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[6]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[7]                                                                                                                                                  ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[5]                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[8]                                                                                                            ; 5       ;
; VirtualToplevel:myVirtualToplevel|spi_interface:spi|sck                                                                                                                                                    ; 5       ;
; ~QUARTUS_CREATED_GND~I                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~13                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~1                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~0                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                      ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|Equal0~13                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|parity11                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|_~0                                   ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[5]                          ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|read_reg                                                                                                                                          ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[6]                          ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume~6                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume~5                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume~4                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume~3                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume~2                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|volume~0                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|counter[2]                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|counter[3]                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|counter[0]                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|counter[1]                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[0]~2                                                                                                           ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:rdempty_eq_comp|aneb_result_wire[0]~3                    ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wraddr_lsb[2]                                                                                                                                  ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wraddr_lsb[1]                                                                                                                                  ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wraddr_lsb[0]                                                                                                                                  ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|datapointer[4]~2                                                                                                         ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL9                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL4                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|millisecond_counter[0]                                                                                                                                                   ; 4       ;
; VirtualToplevel:myVirtualToplevel|mem_read~68                                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|spi_active                                                                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[23]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[24]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[25]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[26]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[27]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|WideOr2~0                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_AddSP                                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|parity5                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|parity11                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.IDLE_S                                                                                                                                      ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.WAIT_S                                                                                                                                      ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|Equal2~2                                                                                                                ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[22]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[21]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[20]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[19]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[18]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[17]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[16]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[15]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[14]                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|sampletick                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|sampletick                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|sampletick                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|sampletick                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host[5].valid                                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host[4].valid                                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host[2].valid                                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host[3].valid                                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_state.read1                                                                                                                                                        ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode[4]                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode[1]                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux7~3                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux7~1                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_Decode                                                                                                                                     ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector178~0                                                                                                                                          ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|WideOr8~1                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode[2]                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcodeControl~0                                                                                                                                        ; 4       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|SDO                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[5]                         ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|counter7a[6]                         ; 4       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:rdempty_eq_comp|aneb_result_wire[0]~3                   ; 4       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mSetup_ST.01                                                                                                                                          ; 4       ;
; VirtualToplevel:myVirtualToplevel|Mux208~1                                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[26]                                                                                                                                                           ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[25]                                                                                                                                                           ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[24]                                                                                                                                                           ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[23]                                                                                                                                                           ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[3]                                                                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|sdr_refresh                                                                                                                                         ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Decoder0~4                                                                                                                                           ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[0]~3                                                                                                                                   ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Selector1~1                                                                                                                                          ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2~14                                                                                                                                      ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].count[16]~2                                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|datain[11]~3                                                                                                                                        ; 4       ;
; video_vga_dither:\dither1:mydither|Equal2~0                                                                                                                                                                ; 4       ;
; video_vga_dither:\dither1:mydither|Equal1~0                                                                                                                                                                ; 4       ;
; video_vga_dither:\dither1:mydither|Equal0~0                                                                                                                                                                ; 4       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[9]                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux27~3                                                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|sdram_req                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot2.port1                                                                                                                                   ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_state.ph12                                                                                                                                    ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdram_slot1.port1                                                                                                                                   ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|sdaddr[5]~1                                                                                                                                         ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|slot2_bank[1]                                                                                                                                       ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|sdram_reserve~0                                                                                                                                      ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Equal0~4                                                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_req                                                                                                                                      ; 4       ;
; VirtualToplevel:myVirtualToplevel|simple_uart:myuart|txclock                                                                                                                                               ; 4       ;
; VirtualToplevel:myVirtualToplevel|ser_txgo                                                                                                                                                                 ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[8]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[7]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[6]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[5]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[4]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[3]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[2]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[1]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|initctr[0]                                                                                                              ; 4       ;
; VirtualToplevel:myVirtualToplevel|mem_read[15]                                                                                                                                                             ; 4       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[2]                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|xCounter[3]                                                                                                            ; 4       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|FIFO_Counter:\FIFOCounters:4:myfifocounter|counter[6]                                                                                                ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg~11                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~4                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[3]~10                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                      ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                           ; 3       ;
; I2C_SDAT~1                                                                                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodeControl~10                                                                                                                                       ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|_~0                                    ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|_~1                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|inputstate.rcv4                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|risingedge_divider:myclkdiv|Equal0~0                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode_saved[0]~0                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|ff1                                                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wraddr[8]                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wraddr[7]                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wraddr[6]                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|cache_wren                                                                                                                                           ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|WideOr3~0                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL8                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL6                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|inputstate.rcv6                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host~4                                                                                                                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host~3                                                                                                                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host~2                                                                                                                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host~1                                                                                                                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[15]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[15]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[15]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[15]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[14]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[14]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[14]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[14]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[13]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[13]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[13]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[13]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[12]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[12]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[12]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[12]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[11]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[11]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[11]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[11]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[10]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[10]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[10]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[10]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[9]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[9]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[9]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[9]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[8]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[8]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[8]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[8]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[7]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[7]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[7]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[7]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[6]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[6]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[6]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[6]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[5]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[5]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[5]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[5]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[4]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[4]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[4]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[4]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[3]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[3]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[3]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[3]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[2]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[2]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[2]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[2]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[1]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[1]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[1]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[1]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|repeatlen[0]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|repeatlen[0]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|repeatlen[0]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|repeatlen[0]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.addr[2]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|channel_fromhost.addr[1]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.addr[2]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|channel_fromhost.addr[1]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.addr[2]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|channel_fromhost.addr[1]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.addr[2]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|channel_fromhost.addr[1]                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_state.idle~0                                                                                                                                                       ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|state.FILL3                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|mem_read[1]~113                                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|mem_read[1]~112                                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|mem_read[1]~111                                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|mem_read~56                                                                                                                                                              ; 3       ;
; VirtualToplevel:myVirtualToplevel|Mux196~1                                                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[28]                                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[29]                                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memBAddr[9]~5                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Equal24~1                                                                                                                                              ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector206~0                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|state.State_AddSP2                                                                                                                                     ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector219~1                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodeControl~7                                                                                                                                        ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_e86:rdptr_g1p|_~2                                  ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.SETTLE_S                                                                                                                                    ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|a_graycounter_4fc:wrptr_gp|_~0                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|state.WRITE_S                                                                                                                                     ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|clkDivCnt[2]                                                                                                           ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|clkDivCnt[3]                                                                                                           ; 3       ;
; audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|ACK1                                                                                                                                ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|readword[0]                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|inputstate.rcv7                                                                                                                                      ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|channels_to_host~0                                                                                                                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|process_1~6                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|process_1~3                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[3].pending                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[4].pending                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|cpu_ack                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|writecache_dtack                                                                                                                                    ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[1]                                                                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|opcode[3]                                                                                                                                              ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector24~0                                                                                                                                           ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_PopPC~1                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|int_enabled                                                                                                                                                              ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux4~3                                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Mux4~1                                                                                                                                                 ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector177~2                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~17                                                                                                                                         ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|memAAddr[4]~16                                                                                                                                         ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|decodedOpcode.Decoded_Break                                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|Selector185~0                                                                                                                                          ; 3       ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|pc[5]~5                                                                                                                                                ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|vjtag:vjtag|sld_virtual_jtag:sld_virtual_jtag_component|sld_virtual_jtag_basic:sld_virtual_jtag_basic_inst|virtual_state_cdr~0 ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|cmpr_r16:wrfull_eq_comp|aneb_result_wire[0]~3                    ; 3       ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|write_reg                                                                                                                                         ; 3       ;
; video_vga_dither:\dither1:mydither|row                                                                                                                                                                     ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|Equal0~0                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|Equal1~0                                                                                                                                           ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|Equal0~11                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|Equal0~6                                                                                                                ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|always0~0                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|activechannel[0]~4                                                                                                                                   ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_addr[16]~1                                                                                                                                                         ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|internals[0].count[16]                                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_0~0                                                                                                                                         ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_wr                                                                                                                                                                 ; 3       ;
; video_vga_dither:\dither1:mydither|dither[3]                                                                                                                                                               ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[11]                                                                                                           ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[10]                                                                                                           ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|LessThan1~0                                                                                                                                         ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[8]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[7]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[6]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[5]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[4]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|vga_controller:myvga|video_vga_master:myVgaMaster|yCounter[3]                                                                                                            ; 3       ;
; VirtualToplevel:myVirtualToplevel|spiclk_in                                                                                                                                                                ; 3       ;
; VirtualToplevel:myVirtualToplevel|Mux36~1                                                                                                                                                                  ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|ba[0]~8                                                                                                                                             ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|process_2~15                                                                                                                                        ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|ba~5                                                                                                                                                ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|casaddr[1]~5                                                                                                                                        ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux26~2                                                                                                                                              ; 3       ;
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|Mux26~0                                                                                                                                              ; 3       ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|Selector21~1                                                                                                                                        ; 3       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                         ; Location                                                                                                                                                                                                                                                                                                                                                                                                              ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; VirtualToplevel:myVirtualToplevel|DMACache:mydmacache|DMACacheRAM:myDMACacheRAM|altsyncram:ram_rtl_0|altsyncram_tqd1:auto_generated|ALTSYNCRAM                                ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 16           ; 512          ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 512                         ; 16                          ; 512                         ; 16                          ; 8192                ; 2    ; None                                        ; M4K_X17_Y19, M4K_X17_Y18                                                                                                                                                                                                                                                                                                                                                                                              ; Don't care           ; Don't care      ; Don't care      ;
; VirtualToplevel:myVirtualToplevel|prog_mem:myrom|altsyncram:ram_rtl_0|altsyncram_qhr1:auto_generated|ALTSYNCRAM                                                               ; AUTO ; True Dual Port   ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 32   ; db/zpu_mcu.ram0_prog_mem_5590c162_0.hdl.mif ; M4K_X17_Y17, M4K_X41_Y24, M4K_X41_Y14, M4K_X41_Y4, M4K_X41_Y25, M4K_X41_Y22, M4K_X41_Y3, M4K_X41_Y21, M4K_X41_Y7, M4K_X41_Y23, M4K_X17_Y6, M4K_X41_Y5, M4K_X41_Y15, M4K_X41_Y12, M4K_X41_Y8, M4K_X41_Y13, M4K_X41_Y9, M4K_X41_Y17, M4K_X41_Y20, M4K_X17_Y24, M4K_X17_Y22, M4K_X17_Y21, M4K_X41_Y18, M4K_X41_Y6, M4K_X17_Y25, M4K_X17_Y26, M4K_X17_Y20, M4K_X17_Y23, M4K_X41_Y26, M4K_X41_Y16, M4K_X17_Y5, M4K_X41_Y19 ; Don't care           ; Don't care      ; Don't care      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram_high|altsyncram:ram_rtl_0|altsyncram_qnm1:auto_generated|ALTSYNCRAM    ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 18           ; 1024         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 18432  ; 1024                        ; 18                          ; 1024                        ; 18                          ; 18432               ; 9    ; None                                        ; M4K_X17_Y7, M4K_X17_Y15, M4K_X17_Y16, M4K_X17_Y14, M4K_X17_Y12, M4K_X17_Y8, M4K_X17_Y11, M4K_X17_Y13, M4K_X17_Y9                                                                                                                                                                                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:dataram|altsyncram:ram_rtl_0|altsyncram_qnm1:auto_generated|ALTSYNCRAM         ; AUTO ; True Dual Port   ; Single Clock ; 1024         ; 18           ; 1024         ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 18432  ; 1024                        ; 18                          ; 1024                        ; 18                          ; 18432               ; 9    ; None                                        ; M4K_X17_Y7, M4K_X17_Y15, M4K_X17_Y16, M4K_X17_Y14, M4K_X17_Y12, M4K_X17_Y8, M4K_X17_Y11, M4K_X17_Y13, M4K_X17_Y9                                                                                                                                                                                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; VirtualToplevel:myVirtualToplevel|sdram_cached:mysdram|TwoWayCache:\GENCACHE:mytwc|DualPortRAM:tagram|altsyncram:ram_rtl_0|altsyncram_kim1:auto_generated|ALTSYNCRAM          ; AUTO ; True Dual Port   ; Single Clock ; 256          ; 18           ; 256          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 4608   ; 256                         ; 18                          ; 256                         ; 18                          ; 4608                ; 1    ; None                                        ; M4K_X17_Y10                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; Don't care      ; Don't care      ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|altsyncram_5m61:fifo_ram|ALTSYNCRAM  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M4K_X41_Y11                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; Don't care      ; Don't care      ;
; VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|altsyncram_5m61:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M4K_X41_Y10                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 4           ; 2                   ; 52                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 26                ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 26                ;
; Embedded Multiplier 9-bit elements    ; 10          ; 2                   ; 52                ;
; Signed Embedded Multipliers           ; 4           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel2|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y13_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel1|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y15_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel3|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y16_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_out2     ; Simple Multiplier (9-bit)  ; DSPOUT_X28_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|sound_wrapper:myaudio|sound_controller:channel0|lpm_mult:Mult0|mult_jus:auto_generated|mac_mult1 ;                            ; DSPMULT_X28_Y14_N0 ; Signed              ;                                ; no                    ; yes                   ; no                ;                 ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated|w513w[0]                                   ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult1                               ;                            ; DSPMULT_X28_Y17_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out4                                   ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y19_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult3                               ;                            ; DSPMULT_X28_Y19_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
; VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_out6                                   ; Simple Multiplier (18-bit) ; DSPOUT_X28_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|lpm_mult:Mult0|mult_l8t:auto_generated|mac_mult5                               ;                            ; DSPMULT_X28_Y18_N0 ; Variable            ;                                ; no                    ; no                    ; no                ;                 ;
+---------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 7,442 / 54,004 ( 14 % ) ;
; C16 interconnects           ; 88 / 2,100 ( 4 % )      ;
; C4 interconnects            ; 4,175 / 36,000 ( 12 % ) ;
; Direct links                ; 858 / 54,004 ( 2 % )    ;
; Global clocks               ; 8 / 16 ( 50 % )         ;
; Local interconnects         ; 2,249 / 18,752 ( 12 % ) ;
; R24 interconnects           ; 188 / 1,900 ( 10 % )    ;
; R4 interconnects            ; 5,065 / 46,920 ( 11 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.56) ; Number of LABs  (Total = 358) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 31                            ;
; 2                                           ; 12                            ;
; 3                                           ; 7                             ;
; 4                                           ; 5                             ;
; 5                                           ; 5                             ;
; 6                                           ; 3                             ;
; 7                                           ; 0                             ;
; 8                                           ; 5                             ;
; 9                                           ; 8                             ;
; 10                                          ; 2                             ;
; 11                                          ; 7                             ;
; 12                                          ; 15                            ;
; 13                                          ; 17                            ;
; 14                                          ; 30                            ;
; 15                                          ; 48                            ;
; 16                                          ; 163                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.01) ; Number of LABs  (Total = 358) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 120                           ;
; 1 Clock                            ; 316                           ;
; 1 Clock enable                     ; 128                           ;
; 1 Sync. clear                      ; 9                             ;
; 1 Sync. load                       ; 53                            ;
; 2 Async. clears                    ; 2                             ;
; 2 Clock enables                    ; 85                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.09) ; Number of LABs  (Total = 358) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 21                            ;
; 3                                            ; 7                             ;
; 4                                            ; 9                             ;
; 5                                            ; 0                             ;
; 6                                            ; 8                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 2                             ;
; 10                                           ; 1                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 5                             ;
; 14                                           ; 10                            ;
; 15                                           ; 11                            ;
; 16                                           ; 19                            ;
; 17                                           ; 8                             ;
; 18                                           ; 15                            ;
; 19                                           ; 15                            ;
; 20                                           ; 23                            ;
; 21                                           ; 17                            ;
; 22                                           ; 13                            ;
; 23                                           ; 19                            ;
; 24                                           ; 18                            ;
; 25                                           ; 15                            ;
; 26                                           ; 21                            ;
; 27                                           ; 12                            ;
; 28                                           ; 18                            ;
; 29                                           ; 13                            ;
; 30                                           ; 18                            ;
; 31                                           ; 3                             ;
; 32                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.26) ; Number of LABs  (Total = 358) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 34                            ;
; 2                                               ; 25                            ;
; 3                                               ; 19                            ;
; 4                                               ; 22                            ;
; 5                                               ; 16                            ;
; 6                                               ; 27                            ;
; 7                                               ; 16                            ;
; 8                                               ; 46                            ;
; 9                                               ; 16                            ;
; 10                                              ; 20                            ;
; 11                                              ; 16                            ;
; 12                                              ; 18                            ;
; 13                                              ; 16                            ;
; 14                                              ; 16                            ;
; 15                                              ; 12                            ;
; 16                                              ; 27                            ;
; 17                                              ; 1                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 3                             ;
; 21                                              ; 0                             ;
; 22                                              ; 1                             ;
; 23                                              ; 1                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.63) ; Number of LABs  (Total = 358) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 15                            ;
; 3                                            ; 11                            ;
; 4                                            ; 10                            ;
; 5                                            ; 6                             ;
; 6                                            ; 18                            ;
; 7                                            ; 11                            ;
; 8                                            ; 9                             ;
; 9                                            ; 12                            ;
; 10                                           ; 12                            ;
; 11                                           ; 15                            ;
; 12                                           ; 16                            ;
; 13                                           ; 4                             ;
; 14                                           ; 11                            ;
; 15                                           ; 7                             ;
; 16                                           ; 11                            ;
; 17                                           ; 20                            ;
; 18                                           ; 10                            ;
; 19                                           ; 21                            ;
; 20                                           ; 9                             ;
; 21                                           ; 7                             ;
; 22                                           ; 10                            ;
; 23                                           ; 20                            ;
; 24                                           ; 9                             ;
; 25                                           ; 7                             ;
; 26                                           ; 6                             ;
; 27                                           ; 7                             ;
; 28                                           ; 12                            ;
; 29                                           ; 3                             ;
; 30                                           ; 8                             ;
; 31                                           ; 21                            ;
; 32                                           ; 15                            ;
; 33                                           ; 0                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; Unreserved               ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "zpu_mcu"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "Clock_50to100:mypll|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of -72 degrees (-2000 ps) for Clock_50to100:mypll|altpll:altpll_component|_clk0 port
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for Clock_50to100:mypll|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 2 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_muj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_gd9:dffpipe19|dffe20a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_fd9:dffpipe16|dffe17a* 
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Critical Warning (332012): Synopsys Design Constraints File file not found: 'zpu_mcu.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CTRL_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mypll|altpll_component|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: mypll|altpll_component|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node Clock_50to100:mypll|altpll:altpll_component|_clk0 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node Clock_50to100:mypll|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|I2C_Controller:u0|I2C_SCLK~2
        Info (176357): Destination node audio_top:\sound1:myaudio|I2C_AV_Config:audio_config|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node VirtualToplevel:myVirtualToplevel|reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|out_mem_addr[31]
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|jtag_rEn
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|int_ack
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|audio_reg_req
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|vga_reg_req
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|timer_reg_req
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|comparison_sub_result[0]
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|comparison_sub_result[1]
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|comparison_sub_result[2]
        Info (176357): Destination node VirtualToplevel:myVirtualToplevel|zpu_core_flex:zpu|comparison_sub_result[3]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:in|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node VirtualToplevel:myVirtualToplevel|usb_jtag_uart:usb_jtag|jtag_uart:usb_uart|buffer:out|dcfifo:dcfifo_component|dcfifo_muj1:auto_generated|dffpipe_ngh:rdaclr|dffe15a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 24 registers into blocks of type Embedded multiplier block
Warning (15058): PLL "Clock_50to100:mypll|altpll:altpll_component|pll" is in normal or source synchronous mode with output clock "compensate_clock" set to clk[0] that is not fully compensated because it feeds an output pin -- only PLLs in zero delay buffer mode can fully compensate output pins
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:05
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 24% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.26 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 257 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PS2_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:15
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169064): Following 99 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_0[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[0] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[1] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[2] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[3] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[4] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[5] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[6] has a permanently disabled output enable
    Info (169065): Pin FL_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
    Info (169065): Pin PS2_DAT has a permanently enabled output enable
    Info (169065): Pin PS2_CLK has a permanently enabled output enable
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/balibrea/Documentos/imp_6_fixing/output_files/zpu_mcu.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 12 warnings
    Info: Peak virtual memory: 481 megabytes
    Info: Processing ended: Tue Mar 12 23:07:47 2019
    Info: Elapsed time: 00:00:56
    Info: Total CPU time (on all processors): 00:00:55


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/balibrea/Documentos/imp_6_fixing/output_files/zpu_mcu.fit.smsg.


