/*
 * Copyright 2013 Tilera Corporation. All Rights Reserved.
 *
 *   This program is free software; you can redistribute it and/or
 *   modify it under the terms of the GNU General Public License
 *   as published by the Free Software Foundation, version 2.
 *
 *   This program is distributed in the hope that it will be useful, but
 *   WITHOUT ANY WARRANTY; without even the implied warranty of
 *   MERCHANTABILITY OR FITNESS FOR A PARTICULAR PURPOSE, GOOD TITLE or
 *   NON INFRINGEMENT.  See the GNU General Public License for
 *   more details.
 */

#ifndef __ARCH_TRIO_PCIE_EP_DEF_H__
#define __ARCH_TRIO_PCIE_EP_DEF_H__

#ifdef __ASSEMBLER__
#define _64bit(x) x
#else /* __ASSEMBLER__ */
#ifdef __tile__
#define _64bit(x) x ## UL
#else /* __tile__ */
#define _64bit(x) x ## ULL
#endif /* __tile__ */
#endif /* __ASSEMBLER */





/* Ack Frequency and L0-L1 ASPM Control Register. */
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL 0x070c

#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ACK_FREQUENCY_SHIFT 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ACK_FREQUENCY_WIDTH 8
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ACK_FREQUENCY_RESET_VAL 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ACK_FREQUENCY_RMASK 0xff
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ACK_FREQUENCY_MASK  0xff
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ACK_FREQUENCY_FIELD 0,7

#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__N_FTS_SHIFT 8
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__N_FTS_WIDTH 8
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__N_FTS_RESET_VAL 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__N_FTS_RMASK 0xff
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__N_FTS_MASK  0xff00
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__N_FTS_FIELD 8,15

#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__COMMON_CLOCK_N_FTS_SHIFT 16
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__COMMON_CLOCK_N_FTS_WIDTH 8
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__COMMON_CLOCK_N_FTS_RESET_VAL 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__COMMON_CLOCK_N_FTS_RMASK 0xff
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__COMMON_CLOCK_N_FTS_MASK  0xff0000
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__COMMON_CLOCK_N_FTS_FIELD 16,23

#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L0S_ENTRANCE_LATENCY_SHIFT 24
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L0S_ENTRANCE_LATENCY_WIDTH 3
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L0S_ENTRANCE_LATENCY_RESET_VAL 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L0S_ENTRANCE_LATENCY_RMASK 0x7
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L0S_ENTRANCE_LATENCY_MASK  0x7000000
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L0S_ENTRANCE_LATENCY_FIELD 24,26

#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L1_ENTRANCE_LATENCY_SHIFT 27
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L1_ENTRANCE_LATENCY_WIDTH 3
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L1_ENTRANCE_LATENCY_RESET_VAL 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L1_ENTRANCE_LATENCY_RMASK 0x7
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L1_ENTRANCE_LATENCY_MASK  0x38000000
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__L1_ENTRANCE_LATENCY_FIELD 27,29

#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ASPM_L1_DIR_SHIFT 30
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ASPM_L1_DIR_WIDTH 1
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ASPM_L1_DIR_RESET_VAL 0
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ASPM_L1_DIR_RMASK 0x1
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ASPM_L1_DIR_MASK  0x40000000
#define TRIO_PCIE_EP_ACK_FREQUENCY_L0_L1_ASPM_CONTROL__ASPM_L1_DIR_FIELD 30,30


/* Ack Latency Timer and Replay Timer Register. */
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER 0x0700

#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__ROUND_TRIP_LATENCY_TIME_LIMIT_SHIFT 0
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__ROUND_TRIP_LATENCY_TIME_LIMIT_WIDTH 16
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__ROUND_TRIP_LATENCY_TIME_LIMIT_RESET_VAL 4143
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__ROUND_TRIP_LATENCY_TIME_LIMIT_RMASK 0xffff
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__ROUND_TRIP_LATENCY_TIME_LIMIT_MASK  0xffff
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__ROUND_TRIP_LATENCY_TIME_LIMIT_FIELD 0,15

#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__REPLAY_TIME_LIMIT_SHIFT 16
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__REPLAY_TIME_LIMIT_WIDTH 16
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__REPLAY_TIME_LIMIT_RESET_VAL 12429
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__REPLAY_TIME_LIMIT_RMASK 0xffff
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__REPLAY_TIME_LIMIT_MASK  0xffff0000
#define TRIO_PCIE_EP_ACK_LATENCY_TIMER_REPLAY_TIMER__REPLAY_TIME_LIMIT_FIELD 16,31


/* Advanced Capabilities and Control Register. */
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL 0x0118

#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__FIRST_ERROR_PTR_SHIFT 0
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__FIRST_ERROR_PTR_WIDTH 5
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__FIRST_ERROR_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__FIRST_ERROR_PTR_RMASK 0x1f
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__FIRST_ERROR_PTR_MASK  0x1f
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__FIRST_ERROR_PTR_FIELD 0,4

#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_CAP_SHIFT 5
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_CAP_WIDTH 1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_CAP_RMASK 0x1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_CAP_MASK  0x20
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_CAP_FIELD 5,5

#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_ENABLE_SHIFT 6
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_ENABLE_MASK  0x40
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_GENERATION_ENABLE_FIELD 6,6

#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_CAPABLE_SHIFT 7
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_CAPABLE_WIDTH 1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_CAPABLE_RESET_VAL 0
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_CAPABLE_RMASK 0x1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_CAPABLE_MASK  0x80
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_CAPABLE_FIELD 7,7

#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_ENABLE_SHIFT 8
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_ENABLE_MASK  0x100
#define TRIO_PCIE_EP_ADVANCED_CAP_CONTROL__ECRC_CHECK_ENABLE_FIELD 8,8


/* AER Capability Header. */
#define TRIO_PCIE_EP_AER_CAP_HDR 0x0100

#define TRIO_PCIE_EP_AER_CAP_HDR__ID_SHIFT 0
#define TRIO_PCIE_EP_AER_CAP_HDR__ID_WIDTH 16
#define TRIO_PCIE_EP_AER_CAP_HDR__ID_RESET_VAL 1
#define TRIO_PCIE_EP_AER_CAP_HDR__ID_RMASK 0xffff
#define TRIO_PCIE_EP_AER_CAP_HDR__ID_MASK  0xffff
#define TRIO_PCIE_EP_AER_CAP_HDR__ID_FIELD 0,15

#define TRIO_PCIE_EP_AER_CAP_HDR__CAP_VERSION_SHIFT 16
#define TRIO_PCIE_EP_AER_CAP_HDR__CAP_VERSION_WIDTH 4
#define TRIO_PCIE_EP_AER_CAP_HDR__CAP_VERSION_RESET_VAL 1
#define TRIO_PCIE_EP_AER_CAP_HDR__CAP_VERSION_RMASK 0xf
#define TRIO_PCIE_EP_AER_CAP_HDR__CAP_VERSION_MASK  0xf0000
#define TRIO_PCIE_EP_AER_CAP_HDR__CAP_VERSION_FIELD 16,19

#define TRIO_PCIE_EP_AER_CAP_HDR__NEXT_CAP_OFFSET_SHIFT 20
#define TRIO_PCIE_EP_AER_CAP_HDR__NEXT_CAP_OFFSET_WIDTH 12
#define TRIO_PCIE_EP_AER_CAP_HDR__NEXT_CAP_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_AER_CAP_HDR__NEXT_CAP_OFFSET_RMASK 0xfff
#define TRIO_PCIE_EP_AER_CAP_HDR__NEXT_CAP_OFFSET_MASK  0xfff00000
#define TRIO_PCIE_EP_AER_CAP_HDR__NEXT_CAP_OFFSET_FIELD 20,31


/* ARI Capability Register. */
#define TRIO_PCIE_EP_ARI_CAP 0x0164

#define TRIO_PCIE_EP_ARI_CAP__MFVC_CAP_SHIFT 0
#define TRIO_PCIE_EP_ARI_CAP__MFVC_CAP_WIDTH 1
#define TRIO_PCIE_EP_ARI_CAP__MFVC_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CAP__MFVC_CAP_RMASK 0x1
#define TRIO_PCIE_EP_ARI_CAP__MFVC_CAP_MASK  0x1
#define TRIO_PCIE_EP_ARI_CAP__MFVC_CAP_FIELD 0,0

#define TRIO_PCIE_EP_ARI_CAP__ACS_CAP_SHIFT 1
#define TRIO_PCIE_EP_ARI_CAP__ACS_CAP_WIDTH 1
#define TRIO_PCIE_EP_ARI_CAP__ACS_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CAP__ACS_CAP_RMASK 0x1
#define TRIO_PCIE_EP_ARI_CAP__ACS_CAP_MASK  0x2
#define TRIO_PCIE_EP_ARI_CAP__ACS_CAP_FIELD 1,1

#define TRIO_PCIE_EP_ARI_CAP__NEXT_FUNCTION_NUMBER_SHIFT 8
#define TRIO_PCIE_EP_ARI_CAP__NEXT_FUNCTION_NUMBER_WIDTH 8
#define TRIO_PCIE_EP_ARI_CAP__NEXT_FUNCTION_NUMBER_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CAP__NEXT_FUNCTION_NUMBER_RMASK 0xff
#define TRIO_PCIE_EP_ARI_CAP__NEXT_FUNCTION_NUMBER_MASK  0xff00
#define TRIO_PCIE_EP_ARI_CAP__NEXT_FUNCTION_NUMBER_FIELD 8,15


/* ARI Capability Header. */
#define TRIO_PCIE_EP_ARI_CAP_HDR 0x0160

#define TRIO_PCIE_EP_ARI_CAP_HDR__ID_SHIFT 0
#define TRIO_PCIE_EP_ARI_CAP_HDR__ID_WIDTH 16
#define TRIO_PCIE_EP_ARI_CAP_HDR__ID_RESET_VAL 14
#define TRIO_PCIE_EP_ARI_CAP_HDR__ID_RMASK 0xffff
#define TRIO_PCIE_EP_ARI_CAP_HDR__ID_MASK  0xffff
#define TRIO_PCIE_EP_ARI_CAP_HDR__ID_FIELD 0,15

#define TRIO_PCIE_EP_ARI_CAP_HDR__CAP_VERSION_SHIFT 16
#define TRIO_PCIE_EP_ARI_CAP_HDR__CAP_VERSION_WIDTH 4
#define TRIO_PCIE_EP_ARI_CAP_HDR__CAP_VERSION_RESET_VAL 1
#define TRIO_PCIE_EP_ARI_CAP_HDR__CAP_VERSION_RMASK 0xf
#define TRIO_PCIE_EP_ARI_CAP_HDR__CAP_VERSION_MASK  0xf0000
#define TRIO_PCIE_EP_ARI_CAP_HDR__CAP_VERSION_FIELD 16,19

#define TRIO_PCIE_EP_ARI_CAP_HDR__NEXT_CAP_OFFSET_SHIFT 20
#define TRIO_PCIE_EP_ARI_CAP_HDR__NEXT_CAP_OFFSET_WIDTH 12
#define TRIO_PCIE_EP_ARI_CAP_HDR__NEXT_CAP_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CAP_HDR__NEXT_CAP_OFFSET_RMASK 0xfff
#define TRIO_PCIE_EP_ARI_CAP_HDR__NEXT_CAP_OFFSET_MASK  0xfff00000
#define TRIO_PCIE_EP_ARI_CAP_HDR__NEXT_CAP_OFFSET_FIELD 20,31


/* ARI Control Register. */
#define TRIO_PCIE_EP_ARI_CONTROL 0x0166

#define TRIO_PCIE_EP_ARI_CONTROL__MFVC_ENA_SHIFT 0
#define TRIO_PCIE_EP_ARI_CONTROL__MFVC_ENA_WIDTH 1
#define TRIO_PCIE_EP_ARI_CONTROL__MFVC_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CONTROL__MFVC_ENA_RMASK 0x1
#define TRIO_PCIE_EP_ARI_CONTROL__MFVC_ENA_MASK  0x1
#define TRIO_PCIE_EP_ARI_CONTROL__MFVC_ENA_FIELD 0,0

#define TRIO_PCIE_EP_ARI_CONTROL__ACS_ENA_SHIFT 1
#define TRIO_PCIE_EP_ARI_CONTROL__ACS_ENA_WIDTH 1
#define TRIO_PCIE_EP_ARI_CONTROL__ACS_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CONTROL__ACS_ENA_RMASK 0x1
#define TRIO_PCIE_EP_ARI_CONTROL__ACS_ENA_MASK  0x2
#define TRIO_PCIE_EP_ARI_CONTROL__ACS_ENA_FIELD 1,1

#define TRIO_PCIE_EP_ARI_CONTROL__FUNCTION_GROUP_SHIFT 4
#define TRIO_PCIE_EP_ARI_CONTROL__FUNCTION_GROUP_WIDTH 3
#define TRIO_PCIE_EP_ARI_CONTROL__FUNCTION_GROUP_RESET_VAL 0
#define TRIO_PCIE_EP_ARI_CONTROL__FUNCTION_GROUP_RMASK 0x7
#define TRIO_PCIE_EP_ARI_CONTROL__FUNCTION_GROUP_MASK  0x70
#define TRIO_PCIE_EP_ARI_CONTROL__FUNCTION_GROUP_FIELD 4,6


/*
 * Base Address-0 Mask Register.
 * Base Address-0 mask used to size bar0.  This register is write only and is
 * only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_BAR0_MASK 0x0010

#define TRIO_PCIE_EP_BAR0_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_BAR0_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_BAR0_MASK__ENA_RESET_VAL 1
#define TRIO_PCIE_EP_BAR0_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_BAR0_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_BAR0_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_BAR0_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_BAR0_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_BAR0_MASK__MASK_RESET_VAL 32767
#define TRIO_PCIE_EP_BAR0_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_BAR0_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_BAR0_MASK__MASK_FIELD 8,31


/*
 * Base Address-1 Mask Register.
 * Base Address-1 mask used to size the upper 32-bits of 64-bit bar0.  This
 * register is write only and is only accessible via the MAC_PROTECTED
 * register space.
 */
#define TRIO_PCIE_EP_BAR1_MASK 0x0014

#define TRIO_PCIE_EP_BAR1_MASK__MASK_SHIFT 0
#define TRIO_PCIE_EP_BAR1_MASK__MASK_WIDTH 32
#define TRIO_PCIE_EP_BAR1_MASK__MASK_RESET_VAL 0
#define TRIO_PCIE_EP_BAR1_MASK__MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_BAR1_MASK__MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_BAR1_MASK__MASK_FIELD 0,31


/*
 * Base Address-0 Mask Register.
 * Base Address-2 mask used to size bar2.  This register is write only and is
 * only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_BAR2_MASK 0x0018

#define TRIO_PCIE_EP_BAR2_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_BAR2_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_BAR2_MASK__ENA_RESET_VAL 1
#define TRIO_PCIE_EP_BAR2_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_BAR2_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_BAR2_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_BAR2_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_BAR2_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_BAR2_MASK__MASK_RESET_VAL 524287
#define TRIO_PCIE_EP_BAR2_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_BAR2_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_BAR2_MASK__MASK_FIELD 8,31


/*
 * Base Address-3 Mask Register.
 * Base Address-3 mask used to size the upper 32-bits of 64-bit bar2.  This
 * register is write only and is only accessible via the MAC_PROTECTED
 * register space.
 */
#define TRIO_PCIE_EP_BAR3_MASK 0x001c

#define TRIO_PCIE_EP_BAR3_MASK__MASK_SHIFT 0
#define TRIO_PCIE_EP_BAR3_MASK__MASK_WIDTH 32
#define TRIO_PCIE_EP_BAR3_MASK__MASK_RESET_VAL 0
#define TRIO_PCIE_EP_BAR3_MASK__MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_BAR3_MASK__MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_BAR3_MASK__MASK_FIELD 0,31


/* Base Address Register 0. */
#define TRIO_PCIE_EP_BASE_ADDR0 0x0010

#define TRIO_PCIE_EP_BASE_ADDR0__IO_SHIFT 0
#define TRIO_PCIE_EP_BASE_ADDR0__IO_WIDTH 1
#define TRIO_PCIE_EP_BASE_ADDR0__IO_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR0__IO_RMASK 0x1
#define TRIO_PCIE_EP_BASE_ADDR0__IO_MASK  0x1
#define TRIO_PCIE_EP_BASE_ADDR0__IO_FIELD 0,0

#define TRIO_PCIE_EP_BASE_ADDR0__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_BASE_ADDR0__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_BASE_ADDR0__IS_64_BIT_RESET_VAL 1
#define TRIO_PCIE_EP_BASE_ADDR0__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_BASE_ADDR0__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_BASE_ADDR0__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_BASE_ADDR0__PREF_SHIFT 3
#define TRIO_PCIE_EP_BASE_ADDR0__PREF_WIDTH 1
#define TRIO_PCIE_EP_BASE_ADDR0__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR0__PREF_RMASK 0x1
#define TRIO_PCIE_EP_BASE_ADDR0__PREF_MASK  0x8
#define TRIO_PCIE_EP_BASE_ADDR0__PREF_FIELD 3,3

#define TRIO_PCIE_EP_BASE_ADDR0__ADDR_SHIFT 4
#define TRIO_PCIE_EP_BASE_ADDR0__ADDR_WIDTH 28
#define TRIO_PCIE_EP_BASE_ADDR0__ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR0__ADDR_RMASK 0xfffffff
#define TRIO_PCIE_EP_BASE_ADDR0__ADDR_MASK  0xfffffff0
#define TRIO_PCIE_EP_BASE_ADDR0__ADDR_FIELD 4,31


/* Base Address Register 1. */
#define TRIO_PCIE_EP_BASE_ADDR1 0x0014

#define TRIO_PCIE_EP_BASE_ADDR1__VAL_SHIFT 0
#define TRIO_PCIE_EP_BASE_ADDR1__VAL_WIDTH 32
#define TRIO_PCIE_EP_BASE_ADDR1__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR1__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_BASE_ADDR1__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_BASE_ADDR1__VAL_FIELD 0,31


/* Base Address Register 2. */
#define TRIO_PCIE_EP_BASE_ADDR2 0x0018

#define TRIO_PCIE_EP_BASE_ADDR2__MEM_SHIFT 0
#define TRIO_PCIE_EP_BASE_ADDR2__MEM_WIDTH 1
#define TRIO_PCIE_EP_BASE_ADDR2__MEM_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR2__MEM_RMASK 0x1
#define TRIO_PCIE_EP_BASE_ADDR2__MEM_MASK  0x1
#define TRIO_PCIE_EP_BASE_ADDR2__MEM_FIELD 0,0

#define TRIO_PCIE_EP_BASE_ADDR2__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_BASE_ADDR2__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_BASE_ADDR2__IS_64_BIT_RESET_VAL 1
#define TRIO_PCIE_EP_BASE_ADDR2__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_BASE_ADDR2__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_BASE_ADDR2__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_BASE_ADDR2__PREF_SHIFT 3
#define TRIO_PCIE_EP_BASE_ADDR2__PREF_WIDTH 1
#define TRIO_PCIE_EP_BASE_ADDR2__PREF_RESET_VAL 1
#define TRIO_PCIE_EP_BASE_ADDR2__PREF_RMASK 0x1
#define TRIO_PCIE_EP_BASE_ADDR2__PREF_MASK  0x8
#define TRIO_PCIE_EP_BASE_ADDR2__PREF_FIELD 3,3

#define TRIO_PCIE_EP_BASE_ADDR2__ADDR_SHIFT 4
#define TRIO_PCIE_EP_BASE_ADDR2__ADDR_WIDTH 28
#define TRIO_PCIE_EP_BASE_ADDR2__ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR2__ADDR_RMASK 0xfffffff
#define TRIO_PCIE_EP_BASE_ADDR2__ADDR_MASK  0xfffffff0
#define TRIO_PCIE_EP_BASE_ADDR2__ADDR_FIELD 4,31


/* Base Address Register 3. */
#define TRIO_PCIE_EP_BASE_ADDR3 0x001c

#define TRIO_PCIE_EP_BASE_ADDR3__VAL_SHIFT 0
#define TRIO_PCIE_EP_BASE_ADDR3__VAL_WIDTH 32
#define TRIO_PCIE_EP_BASE_ADDR3__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_BASE_ADDR3__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_BASE_ADDR3__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_BASE_ADDR3__VAL_FIELD 0,31


/* BIST Register. */
#define TRIO_PCIE_EP_BIST 0x000f

#define TRIO_PCIE_EP_BIST__VAL_SHIFT 0
#define TRIO_PCIE_EP_BIST__VAL_WIDTH 8
#define TRIO_PCIE_EP_BIST__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_BIST__VAL_RMASK 0xff
#define TRIO_PCIE_EP_BIST__VAL_MASK  0xff
#define TRIO_PCIE_EP_BIST__VAL_FIELD 0,7


/* Cache Line Size Register. */
#define TRIO_PCIE_EP_CACHE_LINE_SIZE 0x000c

#define TRIO_PCIE_EP_CACHE_LINE_SIZE__CACHE_LINE_SIZE_SHIFT 0
#define TRIO_PCIE_EP_CACHE_LINE_SIZE__CACHE_LINE_SIZE_WIDTH 8
#define TRIO_PCIE_EP_CACHE_LINE_SIZE__CACHE_LINE_SIZE_RESET_VAL 0
#define TRIO_PCIE_EP_CACHE_LINE_SIZE__CACHE_LINE_SIZE_RMASK 0xff
#define TRIO_PCIE_EP_CACHE_LINE_SIZE__CACHE_LINE_SIZE_MASK  0xff
#define TRIO_PCIE_EP_CACHE_LINE_SIZE__CACHE_LINE_SIZE_FIELD 0,7


/* Capability Pointer Register. */
#define TRIO_PCIE_EP_CAP_PTR 0x0034

#define TRIO_PCIE_EP_CAP_PTR__FIRST_CAP_PTR_SHIFT 0
#define TRIO_PCIE_EP_CAP_PTR__FIRST_CAP_PTR_WIDTH 8
#define TRIO_PCIE_EP_CAP_PTR__FIRST_CAP_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_CAP_PTR__FIRST_CAP_PTR_RMASK 0xff
#define TRIO_PCIE_EP_CAP_PTR__FIRST_CAP_PTR_MASK  0xff
#define TRIO_PCIE_EP_CAP_PTR__FIRST_CAP_PTR_FIELD 0,7


/* CardBus CIS Pointer Register. */
#define TRIO_PCIE_EP_CARDBUS_CIS_PTR 0x0028

#define TRIO_PCIE_EP_CARDBUS_CIS_PTR__CARDBUS_CIS_PTR_SHIFT 0
#define TRIO_PCIE_EP_CARDBUS_CIS_PTR__CARDBUS_CIS_PTR_WIDTH 32
#define TRIO_PCIE_EP_CARDBUS_CIS_PTR__CARDBUS_CIS_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_CARDBUS_CIS_PTR__CARDBUS_CIS_PTR_RMASK 0xffffffff
#define TRIO_PCIE_EP_CARDBUS_CIS_PTR__CARDBUS_CIS_PTR_MASK  0xffffffff
#define TRIO_PCIE_EP_CARDBUS_CIS_PTR__CARDBUS_CIS_PTR_FIELD 0,31


/* Class Code Register. */
#define TRIO_PCIE_EP_CLASS_CODE 0x0009

#define TRIO_PCIE_EP_CLASS_CODE__PGM_INTFC_SHIFT 0
#define TRIO_PCIE_EP_CLASS_CODE__PGM_INTFC_WIDTH 8
#define TRIO_PCIE_EP_CLASS_CODE__PGM_INTFC_RESET_VAL 0
#define TRIO_PCIE_EP_CLASS_CODE__PGM_INTFC_RMASK 0xff
#define TRIO_PCIE_EP_CLASS_CODE__PGM_INTFC_MASK  0xff
#define TRIO_PCIE_EP_CLASS_CODE__PGM_INTFC_FIELD 0,7

#define TRIO_PCIE_EP_CLASS_CODE__SUBCLASS_SHIFT 8
#define TRIO_PCIE_EP_CLASS_CODE__SUBCLASS_WIDTH 8
#define TRIO_PCIE_EP_CLASS_CODE__SUBCLASS_RESET_VAL 0
#define TRIO_PCIE_EP_CLASS_CODE__SUBCLASS_RMASK 0xff
#define TRIO_PCIE_EP_CLASS_CODE__SUBCLASS_MASK  0xff00
#define TRIO_PCIE_EP_CLASS_CODE__SUBCLASS_FIELD 8,15

#define TRIO_PCIE_EP_CLASS_CODE__BASE_CLASS_SHIFT 16
#define TRIO_PCIE_EP_CLASS_CODE__BASE_CLASS_WIDTH 8
#define TRIO_PCIE_EP_CLASS_CODE__BASE_CLASS_RESET_VAL 0
#define TRIO_PCIE_EP_CLASS_CODE__BASE_CLASS_RMASK 0xff
#define TRIO_PCIE_EP_CLASS_CODE__BASE_CLASS_MASK  0xff0000
#define TRIO_PCIE_EP_CLASS_CODE__BASE_CLASS_FIELD 16,23


/* Command Register. */
#define TRIO_PCIE_EP_COMMAND 0x0004

#define TRIO_PCIE_EP_COMMAND__IO_SPACE_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_COMMAND__IO_SPACE_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__IO_SPACE_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__IO_SPACE_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__IO_SPACE_ENABLE_MASK  0x1
#define TRIO_PCIE_EP_COMMAND__IO_SPACE_ENABLE_FIELD 0,0

#define TRIO_PCIE_EP_COMMAND__MEMORY_SPACE_ENABLE_SHIFT 1
#define TRIO_PCIE_EP_COMMAND__MEMORY_SPACE_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__MEMORY_SPACE_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__MEMORY_SPACE_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__MEMORY_SPACE_ENABLE_MASK  0x2
#define TRIO_PCIE_EP_COMMAND__MEMORY_SPACE_ENABLE_FIELD 1,1

#define TRIO_PCIE_EP_COMMAND__BUS_MASTER_ENABLE_SHIFT 2
#define TRIO_PCIE_EP_COMMAND__BUS_MASTER_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__BUS_MASTER_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__BUS_MASTER_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__BUS_MASTER_ENABLE_MASK  0x4
#define TRIO_PCIE_EP_COMMAND__BUS_MASTER_ENABLE_FIELD 2,2

#define TRIO_PCIE_EP_COMMAND__SPECIAL_CYCLE_ENABLE_SHIFT 3
#define TRIO_PCIE_EP_COMMAND__SPECIAL_CYCLE_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__SPECIAL_CYCLE_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__SPECIAL_CYCLE_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__SPECIAL_CYCLE_ENABLE_MASK  0x8
#define TRIO_PCIE_EP_COMMAND__SPECIAL_CYCLE_ENABLE_FIELD 3,3

#define TRIO_PCIE_EP_COMMAND__MEMORY_WRITE_INVALIDATE_SHIFT 4
#define TRIO_PCIE_EP_COMMAND__MEMORY_WRITE_INVALIDATE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__MEMORY_WRITE_INVALIDATE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__MEMORY_WRITE_INVALIDATE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__MEMORY_WRITE_INVALIDATE_MASK  0x10
#define TRIO_PCIE_EP_COMMAND__MEMORY_WRITE_INVALIDATE_FIELD 4,4

#define TRIO_PCIE_EP_COMMAND__VGA_PALETTE_SNOOP_SHIFT 5
#define TRIO_PCIE_EP_COMMAND__VGA_PALETTE_SNOOP_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__VGA_PALETTE_SNOOP_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__VGA_PALETTE_SNOOP_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__VGA_PALETTE_SNOOP_MASK  0x20
#define TRIO_PCIE_EP_COMMAND__VGA_PALETTE_SNOOP_FIELD 5,5

#define TRIO_PCIE_EP_COMMAND__PARITY_ERROR_RESPONSE_SHIFT 6
#define TRIO_PCIE_EP_COMMAND__PARITY_ERROR_RESPONSE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__PARITY_ERROR_RESPONSE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__PARITY_ERROR_RESPONSE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__PARITY_ERROR_RESPONSE_MASK  0x40
#define TRIO_PCIE_EP_COMMAND__PARITY_ERROR_RESPONSE_FIELD 6,6

#define TRIO_PCIE_EP_COMMAND__IDSEL_SHIFT 7
#define TRIO_PCIE_EP_COMMAND__IDSEL_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__IDSEL_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__IDSEL_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__IDSEL_MASK  0x80
#define TRIO_PCIE_EP_COMMAND__IDSEL_FIELD 7,7

#define TRIO_PCIE_EP_COMMAND__SERR_ENABLE_SHIFT 8
#define TRIO_PCIE_EP_COMMAND__SERR_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__SERR_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__SERR_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__SERR_ENABLE_MASK  0x100
#define TRIO_PCIE_EP_COMMAND__SERR_ENABLE_FIELD 8,8

#define TRIO_PCIE_EP_COMMAND__FAST_BACK_TO_BACK_ENABLE_SHIFT 9
#define TRIO_PCIE_EP_COMMAND__FAST_BACK_TO_BACK_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__FAST_BACK_TO_BACK_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__FAST_BACK_TO_BACK_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__FAST_BACK_TO_BACK_ENABLE_MASK  0x200
#define TRIO_PCIE_EP_COMMAND__FAST_BACK_TO_BACK_ENABLE_FIELD 9,9

#define TRIO_PCIE_EP_COMMAND__INTX_ASSERTION_DISABLE_SHIFT 10
#define TRIO_PCIE_EP_COMMAND__INTX_ASSERTION_DISABLE_WIDTH 1
#define TRIO_PCIE_EP_COMMAND__INTX_ASSERTION_DISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_COMMAND__INTX_ASSERTION_DISABLE_RMASK 0x1
#define TRIO_PCIE_EP_COMMAND__INTX_ASSERTION_DISABLE_MASK  0x400
#define TRIO_PCIE_EP_COMMAND__INTX_ASSERTION_DISABLE_FIELD 10,10


/* Correctable Error Mask Register. */
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK 0x0114

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__RECEIVER_ERROR_MASK_SHIFT 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__RECEIVER_ERROR_MASK_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__RECEIVER_ERROR_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__RECEIVER_ERROR_MASK_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__RECEIVER_ERROR_MASK_MASK  0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__RECEIVER_ERROR_MASK_FIELD 0,0

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_TLP_MASK_SHIFT 6
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_TLP_MASK_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_TLP_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_TLP_MASK_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_TLP_MASK_MASK  0x40
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_TLP_MASK_FIELD 6,6

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_DLLP_MASK_SHIFT 7
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_DLLP_MASK_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_DLLP_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_DLLP_MASK_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_DLLP_MASK_MASK  0x80
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__BAD_DLLP_MASK_FIELD 7,7

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLAY_NUM_ROLLOVER_MASK_SHIFT 8
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLAY_NUM_ROLLOVER_MASK_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLAY_NUM_ROLLOVER_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLAY_NUM_ROLLOVER_MASK_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLAY_NUM_ROLLOVER_MASK_MASK  0x100
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLAY_NUM_ROLLOVER_MASK_FIELD 8,8

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLY_TIMER_TIMEOUT_MASK_SHIFT 12
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLY_TIMER_TIMEOUT_MASK_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLY_TIMER_TIMEOUT_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLY_TIMER_TIMEOUT_MASK_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLY_TIMER_TIMEOUT_MASK_MASK  0x1000
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__REPLY_TIMER_TIMEOUT_MASK_FIELD 12,12

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__ADVISORY_NON_FATAL_ERROR_MASK_SHIFT 13
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__ADVISORY_NON_FATAL_ERROR_MASK_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__ADVISORY_NON_FATAL_ERROR_MASK_RESET_VAL 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__ADVISORY_NON_FATAL_ERROR_MASK_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__ADVISORY_NON_FATAL_ERROR_MASK_MASK  0x2000
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_MASK__ADVISORY_NON_FATAL_ERROR_MASK_FIELD 13,13


/* Correctable Error Status Register. */
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS 0x0110

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__RECEIVER_ERROR_STATUS_SHIFT 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__RECEIVER_ERROR_STATUS_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__RECEIVER_ERROR_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__RECEIVER_ERROR_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__RECEIVER_ERROR_STATUS_MASK  0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__RECEIVER_ERROR_STATUS_FIELD 0,0

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_TLP_STATUS_SHIFT 6
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_TLP_STATUS_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_TLP_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_TLP_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_TLP_STATUS_MASK  0x40
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_TLP_STATUS_FIELD 6,6

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_DLLP_STATUS_SHIFT 7
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_DLLP_STATUS_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_DLLP_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_DLLP_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_DLLP_STATUS_MASK  0x80
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__BAD_DLLP_STATUS_FIELD 7,7

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLAY_NUM_ROLLOVER_STATUS_SHIFT 8
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLAY_NUM_ROLLOVER_STATUS_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLAY_NUM_ROLLOVER_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLAY_NUM_ROLLOVER_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLAY_NUM_ROLLOVER_STATUS_MASK  0x100
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLAY_NUM_ROLLOVER_STATUS_FIELD 8,8

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLY_TIMER_TIMEOUT_STATUS_SHIFT 12
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLY_TIMER_TIMEOUT_STATUS_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLY_TIMER_TIMEOUT_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLY_TIMER_TIMEOUT_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLY_TIMER_TIMEOUT_STATUS_MASK  0x1000
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__REPLY_TIMER_TIMEOUT_STATUS_FIELD 12,12

#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__ADV_NF_ERR_STS_SHIFT 13
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__ADV_NF_ERR_STS_WIDTH 1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__ADV_NF_ERR_STS_RESET_VAL 0
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__ADV_NF_ERR_STS_RMASK 0x1
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__ADV_NF_ERR_STS_MASK  0x2000
#define TRIO_PCIE_EP_CORRECTABLE_ERROR_STATUS__ADV_NF_ERR_STS_FIELD 13,13


/* Data Select Register. */
#define TRIO_PCIE_EP_DATA_SELECT 0x0168

#define TRIO_PCIE_EP_DATA_SELECT__BASE_POWER_SHIFT 0
#define TRIO_PCIE_EP_DATA_SELECT__BASE_POWER_WIDTH 8
#define TRIO_PCIE_EP_DATA_SELECT__BASE_POWER_RESET_VAL 0
#define TRIO_PCIE_EP_DATA_SELECT__BASE_POWER_RMASK 0xff
#define TRIO_PCIE_EP_DATA_SELECT__BASE_POWER_MASK  0xff
#define TRIO_PCIE_EP_DATA_SELECT__BASE_POWER_FIELD 0,7

#define TRIO_PCIE_EP_DATA_SELECT__DATA_SCALE_SHIFT 8
#define TRIO_PCIE_EP_DATA_SELECT__DATA_SCALE_WIDTH 2
#define TRIO_PCIE_EP_DATA_SELECT__DATA_SCALE_RESET_VAL 0
#define TRIO_PCIE_EP_DATA_SELECT__DATA_SCALE_RMASK 0x3
#define TRIO_PCIE_EP_DATA_SELECT__DATA_SCALE_MASK  0x300
#define TRIO_PCIE_EP_DATA_SELECT__DATA_SCALE_FIELD 8,9

#define TRIO_PCIE_EP_DATA_SELECT__PM_SUB_STATE_SHIFT 10
#define TRIO_PCIE_EP_DATA_SELECT__PM_SUB_STATE_WIDTH 3
#define TRIO_PCIE_EP_DATA_SELECT__PM_SUB_STATE_RESET_VAL 0
#define TRIO_PCIE_EP_DATA_SELECT__PM_SUB_STATE_RMASK 0x7
#define TRIO_PCIE_EP_DATA_SELECT__PM_SUB_STATE_MASK  0x1c00
#define TRIO_PCIE_EP_DATA_SELECT__PM_SUB_STATE_FIELD 10,12

#define TRIO_PCIE_EP_DATA_SELECT__PM_STATE_SHIFT 13
#define TRIO_PCIE_EP_DATA_SELECT__PM_STATE_WIDTH 2
#define TRIO_PCIE_EP_DATA_SELECT__PM_STATE_RESET_VAL 0
#define TRIO_PCIE_EP_DATA_SELECT__PM_STATE_RMASK 0x3
#define TRIO_PCIE_EP_DATA_SELECT__PM_STATE_MASK  0x6000
#define TRIO_PCIE_EP_DATA_SELECT__PM_STATE_FIELD 13,14


/* Debug Register 0. */
#define TRIO_PCIE_EP_DEBUG_0 0x0728

#define TRIO_PCIE_EP_DEBUG_0__VAL_SHIFT 0
#define TRIO_PCIE_EP_DEBUG_0__VAL_WIDTH 32
#define TRIO_PCIE_EP_DEBUG_0__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_DEBUG_0__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_DEBUG_0__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_DEBUG_0__VAL_FIELD 0,31


/* Debug Register 1. */
#define TRIO_PCIE_EP_DEBUG_1 0x072c

#define TRIO_PCIE_EP_DEBUG_1__VAL_SHIFT 0
#define TRIO_PCIE_EP_DEBUG_1__VAL_WIDTH 32
#define TRIO_PCIE_EP_DEBUG_1__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_DEBUG_1__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_DEBUG_1__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_DEBUG_1__VAL_FIELD 0,31


/* Device Capabilities Register. */
#define TRIO_PCIE_EP_DEVICE_CAP 0x0074

#define TRIO_PCIE_EP_DEVICE_CAP__MPS_SUP_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_CAP__MPS_SUP_WIDTH 3
#define TRIO_PCIE_EP_DEVICE_CAP__MPS_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__MPS_SUP_RMASK 0x7
#define TRIO_PCIE_EP_DEVICE_CAP__MPS_SUP_MASK  0x7
#define TRIO_PCIE_EP_DEVICE_CAP__MPS_SUP_FIELD 0,2

#define TRIO_PCIE_EP_DEVICE_CAP__PHANTOM_FUNCTION_SUPPORTED_SHIFT 3
#define TRIO_PCIE_EP_DEVICE_CAP__PHANTOM_FUNCTION_SUPPORTED_WIDTH 2
#define TRIO_PCIE_EP_DEVICE_CAP__PHANTOM_FUNCTION_SUPPORTED_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__PHANTOM_FUNCTION_SUPPORTED_RMASK 0x3
#define TRIO_PCIE_EP_DEVICE_CAP__PHANTOM_FUNCTION_SUPPORTED_MASK  0x18
#define TRIO_PCIE_EP_DEVICE_CAP__PHANTOM_FUNCTION_SUPPORTED_FIELD 3,4

#define TRIO_PCIE_EP_DEVICE_CAP__EXT_TAG_FIELD_SUPPORTED_SHIFT 5
#define TRIO_PCIE_EP_DEVICE_CAP__EXT_TAG_FIELD_SUPPORTED_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CAP__EXT_TAG_FIELD_SUPPORTED_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__EXT_TAG_FIELD_SUPPORTED_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CAP__EXT_TAG_FIELD_SUPPORTED_MASK  0x20
#define TRIO_PCIE_EP_DEVICE_CAP__EXT_TAG_FIELD_SUPPORTED_FIELD 5,5

#define TRIO_PCIE_EP_DEVICE_CAP__L0S_LAT_SHIFT 6
#define TRIO_PCIE_EP_DEVICE_CAP__L0S_LAT_WIDTH 3
#define TRIO_PCIE_EP_DEVICE_CAP__L0S_LAT_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__L0S_LAT_RMASK 0x7
#define TRIO_PCIE_EP_DEVICE_CAP__L0S_LAT_MASK  0x1c0
#define TRIO_PCIE_EP_DEVICE_CAP__L0S_LAT_FIELD 6,8

#define TRIO_PCIE_EP_DEVICE_CAP__L1_LAT_SHIFT 9
#define TRIO_PCIE_EP_DEVICE_CAP__L1_LAT_WIDTH 3
#define TRIO_PCIE_EP_DEVICE_CAP__L1_LAT_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__L1_LAT_RMASK 0x7
#define TRIO_PCIE_EP_DEVICE_CAP__L1_LAT_MASK  0xe00
#define TRIO_PCIE_EP_DEVICE_CAP__L1_LAT_FIELD 9,11

#define TRIO_PCIE_EP_DEVICE_CAP__R0_SHIFT 12
#define TRIO_PCIE_EP_DEVICE_CAP__R0_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CAP__R0_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__R0_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CAP__R0_MASK  0x1000
#define TRIO_PCIE_EP_DEVICE_CAP__R0_FIELD 12,12

#define TRIO_PCIE_EP_DEVICE_CAP__R1_SHIFT 13
#define TRIO_PCIE_EP_DEVICE_CAP__R1_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CAP__R1_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__R1_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CAP__R1_MASK  0x2000
#define TRIO_PCIE_EP_DEVICE_CAP__R1_FIELD 13,13

#define TRIO_PCIE_EP_DEVICE_CAP__R2_SHIFT 14
#define TRIO_PCIE_EP_DEVICE_CAP__R2_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CAP__R2_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__R2_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CAP__R2_MASK  0x4000
#define TRIO_PCIE_EP_DEVICE_CAP__R2_FIELD 14,14

#define TRIO_PCIE_EP_DEVICE_CAP__RER_SHIFT 15
#define TRIO_PCIE_EP_DEVICE_CAP__RER_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CAP__RER_RESET_VAL 1
#define TRIO_PCIE_EP_DEVICE_CAP__RER_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CAP__RER_MASK  0x8000
#define TRIO_PCIE_EP_DEVICE_CAP__RER_FIELD 15,15

#define TRIO_PCIE_EP_DEVICE_CAP__SPL_VAL_SHIFT 18
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_VAL_WIDTH 8
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_VAL_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_VAL_RMASK 0xff
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_VAL_MASK  0x3fc0000
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_VAL_FIELD 18,25

#define TRIO_PCIE_EP_DEVICE_CAP__SPL_SCALE_SHIFT 26
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_SCALE_WIDTH 2
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_SCALE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_SCALE_RMASK 0x3
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_SCALE_MASK  0xc000000
#define TRIO_PCIE_EP_DEVICE_CAP__SPL_SCALE_FIELD 26,27

#define TRIO_PCIE_EP_DEVICE_CAP__FLR_SHIFT 28
#define TRIO_PCIE_EP_DEVICE_CAP__FLR_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CAP__FLR_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP__FLR_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CAP__FLR_MASK  0x10000000
#define TRIO_PCIE_EP_DEVICE_CAP__FLR_FIELD 28,28


/* Device Capabilities 2 Register. */
#define TRIO_PCIE_EP_DEVICE_CAP_2 0x0094

#define TRIO_PCIE_EP_DEVICE_CAP_2__CPL_TO_DIS_SUP_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_CAP_2__CPL_TO_DIS_SUP_WIDTH 4
#define TRIO_PCIE_EP_DEVICE_CAP_2__CPL_TO_DIS_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CAP_2__CPL_TO_DIS_SUP_RMASK 0xf
#define TRIO_PCIE_EP_DEVICE_CAP_2__CPL_TO_DIS_SUP_MASK  0xf
#define TRIO_PCIE_EP_DEVICE_CAP_2__CPL_TO_DIS_SUP_FIELD 0,3


/* Device Control Register. */
#define TRIO_PCIE_EP_DEVICE_CONTROL 0x0078

#define TRIO_PCIE_EP_DEVICE_CONTROL__COR_ERR_ENA_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__COR_ERR_ENA_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__COR_ERR_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__COR_ERR_ENA_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__COR_ERR_ENA_MASK  0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__COR_ERR_ENA_FIELD 0,0

#define TRIO_PCIE_EP_DEVICE_CONTROL__NF_ERR_ENA_SHIFT 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__NF_ERR_ENA_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__NF_ERR_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__NF_ERR_ENA_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__NF_ERR_ENA_MASK  0x2
#define TRIO_PCIE_EP_DEVICE_CONTROL__NF_ERR_ENA_FIELD 1,1

#define TRIO_PCIE_EP_DEVICE_CONTROL__FATAL_ERR_ENA_SHIFT 2
#define TRIO_PCIE_EP_DEVICE_CONTROL__FATAL_ERR_ENA_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__FATAL_ERR_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__FATAL_ERR_ENA_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__FATAL_ERR_ENA_MASK  0x4
#define TRIO_PCIE_EP_DEVICE_CONTROL__FATAL_ERR_ENA_FIELD 2,2

#define TRIO_PCIE_EP_DEVICE_CONTROL__UR_ENA_SHIFT 3
#define TRIO_PCIE_EP_DEVICE_CONTROL__UR_ENA_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__UR_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__UR_ENA_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__UR_ENA_MASK  0x8
#define TRIO_PCIE_EP_DEVICE_CONTROL__UR_ENA_FIELD 3,3

#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_RELAXED_ORDERING_SHIFT 4
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_RELAXED_ORDERING_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_RELAXED_ORDERING_RESET_VAL 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_RELAXED_ORDERING_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_RELAXED_ORDERING_MASK  0x10
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_RELAXED_ORDERING_FIELD 4,4

#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_PAYLOAD_SIZE_SHIFT 5
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_PAYLOAD_SIZE_WIDTH 3
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_PAYLOAD_SIZE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_PAYLOAD_SIZE_RMASK 0x7
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_PAYLOAD_SIZE_MASK  0xe0
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_PAYLOAD_SIZE_FIELD 5,7

#define TRIO_PCIE_EP_DEVICE_CONTROL__EXT_TAG_FIELD_ENABLE_SHIFT 8
#define TRIO_PCIE_EP_DEVICE_CONTROL__EXT_TAG_FIELD_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__EXT_TAG_FIELD_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__EXT_TAG_FIELD_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__EXT_TAG_FIELD_ENABLE_MASK  0x100
#define TRIO_PCIE_EP_DEVICE_CONTROL__EXT_TAG_FIELD_ENABLE_FIELD 8,8

#define TRIO_PCIE_EP_DEVICE_CONTROL__PHANTOM_FUNCTION_ENABLE_SHIFT 9
#define TRIO_PCIE_EP_DEVICE_CONTROL__PHANTOM_FUNCTION_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__PHANTOM_FUNCTION_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__PHANTOM_FUNCTION_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__PHANTOM_FUNCTION_ENABLE_MASK  0x200
#define TRIO_PCIE_EP_DEVICE_CONTROL__PHANTOM_FUNCTION_ENABLE_FIELD 9,9

#define TRIO_PCIE_EP_DEVICE_CONTROL__AUX_POWER_PM_ENABLE_SHIFT 10
#define TRIO_PCIE_EP_DEVICE_CONTROL__AUX_POWER_PM_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__AUX_POWER_PM_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__AUX_POWER_PM_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__AUX_POWER_PM_ENABLE_MASK  0x400
#define TRIO_PCIE_EP_DEVICE_CONTROL__AUX_POWER_PM_ENABLE_FIELD 10,10

#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_NO_SNOOP_SHIFT 11
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_NO_SNOOP_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_NO_SNOOP_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_NO_SNOOP_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_NO_SNOOP_MASK  0x800
#define TRIO_PCIE_EP_DEVICE_CONTROL__ENABLE_NO_SNOOP_FIELD 11,11

#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_READ_REQUEST_SIZE_SHIFT 12
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_READ_REQUEST_SIZE_WIDTH 3
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_READ_REQUEST_SIZE_RESET_VAL 2
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_READ_REQUEST_SIZE_RMASK 0x7
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_READ_REQUEST_SIZE_MASK  0x7000
#define TRIO_PCIE_EP_DEVICE_CONTROL__MAX_READ_REQUEST_SIZE_FIELD 12,14

#define TRIO_PCIE_EP_DEVICE_CONTROL__INITIATE_FLR_SHIFT 15
#define TRIO_PCIE_EP_DEVICE_CONTROL__INITIATE_FLR_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CONTROL__INITIATE_FLR_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CONTROL__INITIATE_FLR_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CONTROL__INITIATE_FLR_MASK  0x8000
#define TRIO_PCIE_EP_DEVICE_CONTROL__INITIATE_FLR_FIELD 15,15


/* Device Control 2 Register. */
#define TRIO_PCIE_EP_DEVICE_CTL2 0x0098

#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_VALUE_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_VALUE_WIDTH 4
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_VALUE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_VALUE_RMASK 0xf
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_VALUE_MASK  0xf
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_VALUE_FIELD 0,3

#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_DISABLE_SHIFT 4
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_DISABLE_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_DISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_DISABLE_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_DISABLE_MASK  0x10
#define TRIO_PCIE_EP_DEVICE_CTL2__COMPLETION_TIMEOUT_DISABLE_FIELD 4,4


/* Device ID and Vendor ID Register. */
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID 0x0000

#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__VEN_ID_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__VEN_ID_WIDTH 16
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__VEN_ID_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__VEN_ID_RMASK 0xffff
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__VEN_ID_MASK  0xffff
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__VEN_ID_FIELD 0,15

#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__DEVICE_ID_SHIFT 16
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__DEVICE_ID_WIDTH 16
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__DEVICE_ID_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__DEVICE_ID_RMASK 0xffff
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__DEVICE_ID_MASK  0xffff0000
#define TRIO_PCIE_EP_DEVICE_ID_VEN_ID__DEVICE_ID_FIELD 16,31


/* Device Serial Number Extended Capability Header. */
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR 0x016c

#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__EXT_CAP_ID_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__EXT_CAP_ID_WIDTH 16
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__EXT_CAP_ID_RESET_VAL 3
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__EXT_CAP_ID_RMASK 0xffff
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__EXT_CAP_ID_MASK  0xffff
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__EXT_CAP_ID_FIELD 0,15

#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__CAP_VERSION_SHIFT 16
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__CAP_VERSION_WIDTH 4
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__CAP_VERSION_RESET_VAL 1
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__CAP_VERSION_RMASK 0xf
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__CAP_VERSION_MASK  0xf0000
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__CAP_VERSION_FIELD 16,19

#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__NEXT_CAP_OFFSET_SHIFT 20
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__NEXT_CAP_OFFSET_WIDTH 12
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__NEXT_CAP_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__NEXT_CAP_OFFSET_RMASK 0xfff
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__NEXT_CAP_OFFSET_MASK  0xfff00000
#define TRIO_PCIE_EP_DEVICE_SERIAL_NUMBER_EXT_CAP_HDR__NEXT_CAP_OFFSET_FIELD 20,31


/* Device Status Register. */
#define TRIO_PCIE_EP_DEVICE_STATUS 0x007a

#define TRIO_PCIE_EP_DEVICE_STATUS__CORRECTABLE_ERROR_DETECTED_SHIFT 0
#define TRIO_PCIE_EP_DEVICE_STATUS__CORRECTABLE_ERROR_DETECTED_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_STATUS__CORRECTABLE_ERROR_DETECTED_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_STATUS__CORRECTABLE_ERROR_DETECTED_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_STATUS__CORRECTABLE_ERROR_DETECTED_MASK  0x1
#define TRIO_PCIE_EP_DEVICE_STATUS__CORRECTABLE_ERROR_DETECTED_FIELD 0,0

#define TRIO_PCIE_EP_DEVICE_STATUS__NON_FATAL_ERROR_DETECTED_SHIFT 1
#define TRIO_PCIE_EP_DEVICE_STATUS__NON_FATAL_ERROR_DETECTED_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_STATUS__NON_FATAL_ERROR_DETECTED_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_STATUS__NON_FATAL_ERROR_DETECTED_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_STATUS__NON_FATAL_ERROR_DETECTED_MASK  0x2
#define TRIO_PCIE_EP_DEVICE_STATUS__NON_FATAL_ERROR_DETECTED_FIELD 1,1

#define TRIO_PCIE_EP_DEVICE_STATUS__FATAL_ERROR_DETECTED_SHIFT 2
#define TRIO_PCIE_EP_DEVICE_STATUS__FATAL_ERROR_DETECTED_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_STATUS__FATAL_ERROR_DETECTED_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_STATUS__FATAL_ERROR_DETECTED_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_STATUS__FATAL_ERROR_DETECTED_MASK  0x4
#define TRIO_PCIE_EP_DEVICE_STATUS__FATAL_ERROR_DETECTED_FIELD 2,2

#define TRIO_PCIE_EP_DEVICE_STATUS__UNSUPPORTED_REQUEST_DETECTED_SHIFT 3
#define TRIO_PCIE_EP_DEVICE_STATUS__UNSUPPORTED_REQUEST_DETECTED_WIDTH 1
#define TRIO_PCIE_EP_DEVICE_STATUS__UNSUPPORTED_REQUEST_DETECTED_RESET_VAL 0
#define TRIO_PCIE_EP_DEVICE_STATUS__UNSUPPORTED_REQUEST_DETECTED_RMASK 0x1
#define TRIO_PCIE_EP_DEVICE_STATUS__UNSUPPORTED_REQUEST_DETECTED_MASK  0x8
#define TRIO_PCIE_EP_DEVICE_STATUS__UNSUPPORTED_REQUEST_DETECTED_FIELD 3,3


/* Expansion ROM Base Address Register. */
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS 0x0030

#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ENABLE_MASK  0x1
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ENABLE_FIELD 0,0

#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ADDR_SHIFT 11
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ADDR_WIDTH 21
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ADDR_RMASK 0x1fffff
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ADDR_MASK  0xfffff800
#define TRIO_PCIE_EP_EXPANSION_ROM_BASE_ADDRESS__M_ADDR_FIELD 11,31


/* Filter Mask 1. */
#define TRIO_PCIE_EP_FILTER_MASK_1 0x071c

#define TRIO_PCIE_EP_FILTER_MASK_1__LOCK_UR_SHIFT 20
#define TRIO_PCIE_EP_FILTER_MASK_1__LOCK_UR_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__LOCK_UR_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__LOCK_UR_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__LOCK_UR_MASK  0x100000
#define TRIO_PCIE_EP_FILTER_MASK_1__LOCK_UR_FIELD 20,20

#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TAGERR_SHIFT 21
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TAGERR_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TAGERR_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TAGERR_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TAGERR_MASK  0x200000
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TAGERR_FIELD 21,21

#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_REQID_SHIFT 22
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_REQID_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_REQID_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_REQID_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_REQID_MASK  0x400000
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_REQID_FIELD 22,22

#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_FN_SHIFT 23
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_FN_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_FN_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_FN_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_FN_MASK  0x800000
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_FN_FIELD 23,23

#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TC_SHIFT 24
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TC_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TC_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TC_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TC_MASK  0x1000000
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_TC_FIELD 24,24

#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ATTR_SHIFT 25
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ATTR_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ATTR_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ATTR_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ATTR_MASK  0x2000000
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ATTR_FIELD 25,25

#define TRIO_PCIE_EP_FILTER_MASK_1__LEN_SHIFT 26
#define TRIO_PCIE_EP_FILTER_MASK_1__LEN_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__LEN_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__LEN_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__LEN_MASK  0x4000000
#define TRIO_PCIE_EP_FILTER_MASK_1__LEN_FIELD 26,26

#define TRIO_PCIE_EP_FILTER_MASK_1__ECRC_SHIFT 27
#define TRIO_PCIE_EP_FILTER_MASK_1__ECRC_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__ECRC_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__ECRC_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__ECRC_MASK  0x8000000
#define TRIO_PCIE_EP_FILTER_MASK_1__ECRC_FIELD 27,27

#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ECRC_SHIFT 28
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ECRC_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ECRC_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ECRC_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ECRC_MASK  0x10000000
#define TRIO_PCIE_EP_FILTER_MASK_1__CPL_ECRC_FIELD 28,28

#define TRIO_PCIE_EP_FILTER_MASK_1__MSG_SHIFT 29
#define TRIO_PCIE_EP_FILTER_MASK_1__MSG_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__MSG_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__MSG_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__MSG_MASK  0x20000000
#define TRIO_PCIE_EP_FILTER_MASK_1__MSG_FIELD 29,29

#define TRIO_PCIE_EP_FILTER_MASK_1__IO_SHIFT 30
#define TRIO_PCIE_EP_FILTER_MASK_1__IO_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__IO_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__IO_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__IO_MASK  0x40000000
#define TRIO_PCIE_EP_FILTER_MASK_1__IO_FIELD 30,30

#define TRIO_PCIE_EP_FILTER_MASK_1__CFG_SHIFT 31
#define TRIO_PCIE_EP_FILTER_MASK_1__CFG_WIDTH 1
#define TRIO_PCIE_EP_FILTER_MASK_1__CFG_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_1__CFG_RMASK 0x1
#define TRIO_PCIE_EP_FILTER_MASK_1__CFG_MASK  0x80000000
#define TRIO_PCIE_EP_FILTER_MASK_1__CFG_FIELD 31,31


/* Filter Mask 2. */
#define TRIO_PCIE_EP_FILTER_MASK_2 0x0720

#define TRIO_PCIE_EP_FILTER_MASK_2__VAL_SHIFT 0
#define TRIO_PCIE_EP_FILTER_MASK_2__VAL_WIDTH 32
#define TRIO_PCIE_EP_FILTER_MASK_2__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_FILTER_MASK_2__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_FILTER_MASK_2__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_FILTER_MASK_2__VAL_FIELD 0,31


/* First VF Offset. */
#define TRIO_PCIE_EP_FIRST_VF_OFFSET 0x0184

#define TRIO_PCIE_EP_FIRST_VF_OFFSET__VAL_SHIFT 0
#define TRIO_PCIE_EP_FIRST_VF_OFFSET__VAL_WIDTH 16
#define TRIO_PCIE_EP_FIRST_VF_OFFSET__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_FIRST_VF_OFFSET__VAL_RMASK 0xffff
#define TRIO_PCIE_EP_FIRST_VF_OFFSET__VAL_MASK  0xffff
#define TRIO_PCIE_EP_FIRST_VF_OFFSET__VAL_FIELD 0,15


/* Function Dependency Link. */
#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK 0x0182

#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK__FUNCTION_DEPENDENCY_LINK_SHIFT 0
#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK__FUNCTION_DEPENDENCY_LINK_WIDTH 8
#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK__FUNCTION_DEPENDENCY_LINK_RESET_VAL 0
#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK__FUNCTION_DEPENDENCY_LINK_RMASK 0xff
#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK__FUNCTION_DEPENDENCY_LINK_MASK  0xff
#define TRIO_PCIE_EP_FUNCTION_DEPENDENCY_LINK__FUNCTION_DEPENDENCY_LINK_FIELD 0,7


/* Gen2 Control Register. */
#define TRIO_PCIE_EP_GEN2_CONTROL 0x080c

#define TRIO_PCIE_EP_GEN2_CONTROL__N_FTS_SHIFT 0
#define TRIO_PCIE_EP_GEN2_CONTROL__N_FTS_WIDTH 8
#define TRIO_PCIE_EP_GEN2_CONTROL__N_FTS_RESET_VAL 0
#define TRIO_PCIE_EP_GEN2_CONTROL__N_FTS_RMASK 0xff
#define TRIO_PCIE_EP_GEN2_CONTROL__N_FTS_MASK  0xff
#define TRIO_PCIE_EP_GEN2_CONTROL__N_FTS_FIELD 0,7

#define TRIO_PCIE_EP_GEN2_CONTROL__LANE_ENABLE_SHIFT 8
#define TRIO_PCIE_EP_GEN2_CONTROL__LANE_ENABLE_WIDTH 9
#define TRIO_PCIE_EP_GEN2_CONTROL__LANE_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_GEN2_CONTROL__LANE_ENABLE_RMASK 0x1ff
#define TRIO_PCIE_EP_GEN2_CONTROL__LANE_ENABLE_MASK  0x1ff00
#define TRIO_PCIE_EP_GEN2_CONTROL__LANE_ENABLE_FIELD 8,16

#define TRIO_PCIE_EP_GEN2_CONTROL__DIRECTED_SPEED_CHANGE_SHIFT 17
#define TRIO_PCIE_EP_GEN2_CONTROL__DIRECTED_SPEED_CHANGE_WIDTH 1
#define TRIO_PCIE_EP_GEN2_CONTROL__DIRECTED_SPEED_CHANGE_RESET_VAL 0
#define TRIO_PCIE_EP_GEN2_CONTROL__DIRECTED_SPEED_CHANGE_RMASK 0x1
#define TRIO_PCIE_EP_GEN2_CONTROL__DIRECTED_SPEED_CHANGE_MASK  0x20000
#define TRIO_PCIE_EP_GEN2_CONTROL__DIRECTED_SPEED_CHANGE_FIELD 17,17

#define TRIO_PCIE_EP_GEN2_CONTROL__CONFIG_PHY_TX_SWING_SHIFT 18
#define TRIO_PCIE_EP_GEN2_CONTROL__CONFIG_PHY_TX_SWING_WIDTH 1
#define TRIO_PCIE_EP_GEN2_CONTROL__CONFIG_PHY_TX_SWING_RESET_VAL 0
#define TRIO_PCIE_EP_GEN2_CONTROL__CONFIG_PHY_TX_SWING_RMASK 0x1
#define TRIO_PCIE_EP_GEN2_CONTROL__CONFIG_PHY_TX_SWING_MASK  0x40000
#define TRIO_PCIE_EP_GEN2_CONTROL__CONFIG_PHY_TX_SWING_FIELD 18,18

#define TRIO_PCIE_EP_GEN2_CONTROL__TX_COMP_SHIFT 19
#define TRIO_PCIE_EP_GEN2_CONTROL__TX_COMP_WIDTH 1
#define TRIO_PCIE_EP_GEN2_CONTROL__TX_COMP_RESET_VAL 0
#define TRIO_PCIE_EP_GEN2_CONTROL__TX_COMP_RMASK 0x1
#define TRIO_PCIE_EP_GEN2_CONTROL__TX_COMP_MASK  0x80000
#define TRIO_PCIE_EP_GEN2_CONTROL__TX_COMP_FIELD 19,19

#define TRIO_PCIE_EP_GEN2_CONTROL__DEEMP_SHIFT 20
#define TRIO_PCIE_EP_GEN2_CONTROL__DEEMP_WIDTH 1
#define TRIO_PCIE_EP_GEN2_CONTROL__DEEMP_RESET_VAL 0
#define TRIO_PCIE_EP_GEN2_CONTROL__DEEMP_RMASK 0x1
#define TRIO_PCIE_EP_GEN2_CONTROL__DEEMP_MASK  0x100000
#define TRIO_PCIE_EP_GEN2_CONTROL__DEEMP_FIELD 20,20


/* Header Log Register. */
#define TRIO_PCIE_EP_HDR_LOG 0x011c

#define TRIO_PCIE_EP_HDR_LOG__HDR_LOG_SHIFT 0
#define TRIO_PCIE_EP_HDR_LOG__HDR_LOG_WIDTH 64
#define TRIO_PCIE_EP_HDR_LOG__HDR_LOG_RESET_VAL 0
#define TRIO_PCIE_EP_HDR_LOG__HDR_LOG_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_HDR_LOG__HDR_LOG_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_HDR_LOG__HDR_LOG_FIELD 0,63


/* Header Type Register. */
#define TRIO_PCIE_EP_HDR_TYPE 0x000e

#define TRIO_PCIE_EP_HDR_TYPE__CONFIGURATION_HDR_FORMAT_SHIFT 0
#define TRIO_PCIE_EP_HDR_TYPE__CONFIGURATION_HDR_FORMAT_WIDTH 7
#define TRIO_PCIE_EP_HDR_TYPE__CONFIGURATION_HDR_FORMAT_RESET_VAL 0
#define TRIO_PCIE_EP_HDR_TYPE__CONFIGURATION_HDR_FORMAT_RMASK 0x7f
#define TRIO_PCIE_EP_HDR_TYPE__CONFIGURATION_HDR_FORMAT_MASK  0x7f
#define TRIO_PCIE_EP_HDR_TYPE__CONFIGURATION_HDR_FORMAT_FIELD 0,6

#define TRIO_PCIE_EP_HDR_TYPE__MULTI_FUNCTION_DEVICE_SHIFT 7
#define TRIO_PCIE_EP_HDR_TYPE__MULTI_FUNCTION_DEVICE_WIDTH 1
#define TRIO_PCIE_EP_HDR_TYPE__MULTI_FUNCTION_DEVICE_RESET_VAL 0
#define TRIO_PCIE_EP_HDR_TYPE__MULTI_FUNCTION_DEVICE_RMASK 0x1
#define TRIO_PCIE_EP_HDR_TYPE__MULTI_FUNCTION_DEVICE_MASK  0x80
#define TRIO_PCIE_EP_HDR_TYPE__MULTI_FUNCTION_DEVICE_FIELD 7,7


/* iATU Limit Address Register. */
#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS 0x0914

#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS__IATU_LIMIT_ADDRESS_SHIFT 0
#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS__IATU_LIMIT_ADDRESS_WIDTH 64
#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS__IATU_LIMIT_ADDRESS_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS__IATU_LIMIT_ADDRESS_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS__IATU_LIMIT_ADDRESS_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_LIMIT_ADDRESS__IATU_LIMIT_ADDRESS_FIELD 0,63


/* iATU Lower Base Address Register. */
#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS 0x0914

#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS__IATU_LOWER_BASE_ADDRESS_SHIFT 0
#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS__IATU_LOWER_BASE_ADDRESS_WIDTH 64
#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS__IATU_LOWER_BASE_ADDRESS_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS__IATU_LOWER_BASE_ADDRESS_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS__IATU_LOWER_BASE_ADDRESS_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_LOWER_BASE_ADDRESS__IATU_LOWER_BASE_ADDRESS_FIELD 0,63


/* iATU Register Map. */
#define TRIO_PCIE_EP_IATU_MAP 0x0900

#define TRIO_PCIE_EP_IATU_MAP__IATU_MAP_SHIFT 0
#define TRIO_PCIE_EP_IATU_MAP__IATU_MAP_WIDTH 64
#define TRIO_PCIE_EP_IATU_MAP__IATU_MAP_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_MAP__IATU_MAP_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_MAP__IATU_MAP_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_MAP__IATU_MAP_FIELD 0,63


/* iATU Outbound Region Lo Address Register. */
#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS 0x091c

#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS__IATU_OUTBOUND_REGION_LO_ADDRESS_SHIFT 0
#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS__IATU_OUTBOUND_REGION_LO_ADDRESS_WIDTH 64
#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS__IATU_OUTBOUND_REGION_LO_ADDRESS_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS__IATU_OUTBOUND_REGION_LO_ADDRESS_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS__IATU_OUTBOUND_REGION_LO_ADDRESS_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_IATU_OUTBOUND_REGION_LO_ADDRESS__IATU_OUTBOUND_REGION_LO_ADDRESS_FIELD 0,63


/* iATU Region Control 1 Register. */
#define TRIO_PCIE_EP_IATU_REGION_CTL1 0x0904

#define TRIO_PCIE_EP_IATU_REGION_CTL1__TYPE_SHIFT 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TYPE_WIDTH 5
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TYPE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TYPE_RMASK 0x1f
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TYPE_MASK  0x1f
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TYPE_FIELD 0,4

#define TRIO_PCIE_EP_IATU_REGION_CTL1__TC_SHIFT 5
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TC_WIDTH 3
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TC_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TC_RMASK 0x7
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TC_MASK  0xe0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TC_FIELD 5,7

#define TRIO_PCIE_EP_IATU_REGION_CTL1__TD_SHIFT 8
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TD_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TD_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TD_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TD_MASK  0x100
#define TRIO_PCIE_EP_IATU_REGION_CTL1__TD_FIELD 8,8

#define TRIO_PCIE_EP_IATU_REGION_CTL1__ATTR_SHIFT 9
#define TRIO_PCIE_EP_IATU_REGION_CTL1__ATTR_WIDTH 2
#define TRIO_PCIE_EP_IATU_REGION_CTL1__ATTR_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__ATTR_RMASK 0x3
#define TRIO_PCIE_EP_IATU_REGION_CTL1__ATTR_MASK  0x600
#define TRIO_PCIE_EP_IATU_REGION_CTL1__ATTR_FIELD 9,10

#define TRIO_PCIE_EP_IATU_REGION_CTL1__AT_SHIFT 16
#define TRIO_PCIE_EP_IATU_REGION_CTL1__AT_WIDTH 2
#define TRIO_PCIE_EP_IATU_REGION_CTL1__AT_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__AT_RMASK 0x3
#define TRIO_PCIE_EP_IATU_REGION_CTL1__AT_MASK  0x30000
#define TRIO_PCIE_EP_IATU_REGION_CTL1__AT_FIELD 16,17

#define TRIO_PCIE_EP_IATU_REGION_CTL1__FUNCTION_NUMBER_SHIFT 20
#define TRIO_PCIE_EP_IATU_REGION_CTL1__FUNCTION_NUMBER_WIDTH 3
#define TRIO_PCIE_EP_IATU_REGION_CTL1__FUNCTION_NUMBER_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__FUNCTION_NUMBER_RMASK 0x7
#define TRIO_PCIE_EP_IATU_REGION_CTL1__FUNCTION_NUMBER_MASK  0x700000
#define TRIO_PCIE_EP_IATU_REGION_CTL1__FUNCTION_NUMBER_FIELD 20,22

#define TRIO_PCIE_EP_IATU_REGION_CTL1__RSVDZ_SHIFT 23
#define TRIO_PCIE_EP_IATU_REGION_CTL1__RSVDZ_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL1__RSVDZ_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL1__RSVDZ_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL1__RSVDZ_MASK  0x800000
#define TRIO_PCIE_EP_IATU_REGION_CTL1__RSVDZ_FIELD 23,23


/* iATU Region Control 2 Register. */
#define TRIO_PCIE_EP_IATU_REGION_CTL2 0x0908

#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_SHIFT 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_WIDTH 8
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_RMASK 0xff
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MASK  0xff
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_FIELD 0,7

#define TRIO_PCIE_EP_IATU_REGION_CTL2__BAR_NUMBER_SHIFT 8
#define TRIO_PCIE_EP_IATU_REGION_CTL2__BAR_NUMBER_WIDTH 3
#define TRIO_PCIE_EP_IATU_REGION_CTL2__BAR_NUMBER_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__BAR_NUMBER_RMASK 0x7
#define TRIO_PCIE_EP_IATU_REGION_CTL2__BAR_NUMBER_MASK  0x700
#define TRIO_PCIE_EP_IATU_REGION_CTL2__BAR_NUMBER_FIELD 8,10

#define TRIO_PCIE_EP_IATU_REGION_CTL2__TC_MATCH_ENABLE_SHIFT 14
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TC_MATCH_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TC_MATCH_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TC_MATCH_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TC_MATCH_ENABLE_MASK  0x4000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TC_MATCH_ENABLE_FIELD 14,14

#define TRIO_PCIE_EP_IATU_REGION_CTL2__TD_MATCH_ENABLE_SHIFT 15
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TD_MATCH_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TD_MATCH_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TD_MATCH_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TD_MATCH_ENABLE_MASK  0x8000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__TD_MATCH_ENABLE_FIELD 15,15

#define TRIO_PCIE_EP_IATU_REGION_CTL2__ATTR_MATCH_ENABLE_SHIFT 16
#define TRIO_PCIE_EP_IATU_REGION_CTL2__ATTR_MATCH_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__ATTR_MATCH_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__ATTR_MATCH_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__ATTR_MATCH_ENABLE_MASK  0x10000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__ATTR_MATCH_ENABLE_FIELD 16,16

#define TRIO_PCIE_EP_IATU_REGION_CTL2__AT_MATCH_ENABLE_SHIFT 18
#define TRIO_PCIE_EP_IATU_REGION_CTL2__AT_MATCH_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__AT_MATCH_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__AT_MATCH_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__AT_MATCH_ENABLE_MASK  0x40000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__AT_MATCH_ENABLE_FIELD 18,18

#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUNCTION_NUMBER_MATCH_ENABLE_SHIFT 19
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUNCTION_NUMBER_MATCH_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUNCTION_NUMBER_MATCH_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUNCTION_NUMBER_MATCH_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUNCTION_NUMBER_MATCH_ENABLE_MASK  0x80000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUNCTION_NUMBER_MATCH_ENABLE_FIELD 19,19

#define TRIO_PCIE_EP_IATU_REGION_CTL2__VFN_MATCH_SHIFT 20
#define TRIO_PCIE_EP_IATU_REGION_CTL2__VFN_MATCH_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__VFN_MATCH_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__VFN_MATCH_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__VFN_MATCH_MASK  0x100000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__VFN_MATCH_FIELD 20,20

#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MATCH_ENABLE_SHIFT 21
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MATCH_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MATCH_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MATCH_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MATCH_ENABLE_MASK  0x200000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MESSAGE_CODE_MATCH_ENABLE_FIELD 21,21

#define TRIO_PCIE_EP_IATU_REGION_CTL2__RESPONSE_CODE_SHIFT 24
#define TRIO_PCIE_EP_IATU_REGION_CTL2__RESPONSE_CODE_WIDTH 2
#define TRIO_PCIE_EP_IATU_REGION_CTL2__RESPONSE_CODE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__RESPONSE_CODE_RMASK 0x3
#define TRIO_PCIE_EP_IATU_REGION_CTL2__RESPONSE_CODE_MASK  0x3000000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__RESPONSE_CODE_FIELD 24,25

#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUZZY_TYPE_MATCH_MODE_SHIFT 27
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUZZY_TYPE_MATCH_MODE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUZZY_TYPE_MATCH_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUZZY_TYPE_MATCH_MODE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUZZY_TYPE_MATCH_MODE_MASK  0x8000000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__FUZZY_TYPE_MATCH_MODE_FIELD 27,27

#define TRIO_PCIE_EP_IATU_REGION_CTL2__CFG_SHIFT_MODE_SHIFT 28
#define TRIO_PCIE_EP_IATU_REGION_CTL2__CFG_SHIFT_MODE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__CFG_SHIFT_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__CFG_SHIFT_MODE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__CFG_SHIFT_MODE_MASK  0x10000000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__CFG_SHIFT_MODE_FIELD 28,28

#define TRIO_PCIE_EP_IATU_REGION_CTL2__INVERT_MODE_SHIFT 29
#define TRIO_PCIE_EP_IATU_REGION_CTL2__INVERT_MODE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__INVERT_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__INVERT_MODE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__INVERT_MODE_MASK  0x20000000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__INVERT_MODE_FIELD 29,29

#define TRIO_PCIE_EP_IATU_REGION_CTL2__MATCH_MODE_SHIFT 30
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MATCH_MODE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MATCH_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MATCH_MODE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MATCH_MODE_MASK  0x40000000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__MATCH_MODE_FIELD 30,30

#define TRIO_PCIE_EP_IATU_REGION_CTL2__REGION_ENABLE_SHIFT 31
#define TRIO_PCIE_EP_IATU_REGION_CTL2__REGION_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__REGION_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_REGION_CTL2__REGION_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_IATU_REGION_CTL2__REGION_ENABLE_MASK  0x80000000
#define TRIO_PCIE_EP_IATU_REGION_CTL2__REGION_ENABLE_FIELD 31,31


/* iATU Upper Base Address Register. */
#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS 0x0914

#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS__VAL_SHIFT 0
#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS__VAL_WIDTH 32
#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_IATU_UPPER_BASE_ADDRESS__VAL_FIELD 0,31


/* iATU Upper Target Address Register. */
#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS 0x091c

#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS__VAL_SHIFT 0
#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS__VAL_WIDTH 32
#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS__VAL_RMASK 0xffffffff
#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS__VAL_MASK  0xffffffff
#define TRIO_PCIE_EP_IATU_UPPER_TARGET_ADDRESS__VAL_FIELD 0,31


/* iATU Viewport Register. */
#define TRIO_PCIE_EP_IATU_VIEWPORT 0x0900

#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_INDEX_SHIFT 0
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_INDEX_WIDTH 4
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_INDEX_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_INDEX_RMASK 0xf
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_INDEX_MASK  0xf
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_INDEX_FIELD 0,3

#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_DIRECTION_SHIFT 31
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_DIRECTION_WIDTH 1
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_DIRECTION_RESET_VAL 0
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_DIRECTION_RMASK 0x1
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_DIRECTION_MASK  0x80000000
#define TRIO_PCIE_EP_IATU_VIEWPORT__REGION_DIRECTION_FIELD 31,31


/* InitialVFs Register. */
#define TRIO_PCIE_EP_INITIALVFS 0x017c

#define TRIO_PCIE_EP_INITIALVFS__INITIALVFS_SHIFT 0
#define TRIO_PCIE_EP_INITIALVFS__INITIALVFS_WIDTH 16
#define TRIO_PCIE_EP_INITIALVFS__INITIALVFS_RESET_VAL 32
#define TRIO_PCIE_EP_INITIALVFS__INITIALVFS_RMASK 0xffff
#define TRIO_PCIE_EP_INITIALVFS__INITIALVFS_MASK  0xffff
#define TRIO_PCIE_EP_INITIALVFS__INITIALVFS_FIELD 0,15


/* Interrupt Line Register. */
#define TRIO_PCIE_EP_INTERRUPT_LINE 0x003c

#define TRIO_PCIE_EP_INTERRUPT_LINE__INTERRUPT_LINE_SHIFT 0
#define TRIO_PCIE_EP_INTERRUPT_LINE__INTERRUPT_LINE_WIDTH 8
#define TRIO_PCIE_EP_INTERRUPT_LINE__INTERRUPT_LINE_RESET_VAL 255
#define TRIO_PCIE_EP_INTERRUPT_LINE__INTERRUPT_LINE_RMASK 0xff
#define TRIO_PCIE_EP_INTERRUPT_LINE__INTERRUPT_LINE_MASK  0xff
#define TRIO_PCIE_EP_INTERRUPT_LINE__INTERRUPT_LINE_FIELD 0,7


/* Interrupt Pin Register. */
#define TRIO_PCIE_EP_INTERRUPT_PIN 0x003d

#define TRIO_PCIE_EP_INTERRUPT_PIN__INTERRUPT_PIN_SHIFT 0
#define TRIO_PCIE_EP_INTERRUPT_PIN__INTERRUPT_PIN_WIDTH 8
#define TRIO_PCIE_EP_INTERRUPT_PIN__INTERRUPT_PIN_RESET_VAL 0
#define TRIO_PCIE_EP_INTERRUPT_PIN__INTERRUPT_PIN_RMASK 0xff
#define TRIO_PCIE_EP_INTERRUPT_PIN__INTERRUPT_PIN_MASK  0xff
#define TRIO_PCIE_EP_INTERRUPT_PIN__INTERRUPT_PIN_FIELD 0,7


/* Lane Skew Register. */
#define TRIO_PCIE_EP_LANE_SKEW 0x0714

#define TRIO_PCIE_EP_LANE_SKEW__INS_SKEW_SHIFT 0
#define TRIO_PCIE_EP_LANE_SKEW__INS_SKEW_WIDTH 24
#define TRIO_PCIE_EP_LANE_SKEW__INS_SKEW_RESET_VAL 0
#define TRIO_PCIE_EP_LANE_SKEW__INS_SKEW_RMASK 0xffffff
#define TRIO_PCIE_EP_LANE_SKEW__INS_SKEW_MASK  0xffffff
#define TRIO_PCIE_EP_LANE_SKEW__INS_SKEW_FIELD 0,23

#define TRIO_PCIE_EP_LANE_SKEW__FLOW_CTLDISABLE_SHIFT 24
#define TRIO_PCIE_EP_LANE_SKEW__FLOW_CTLDISABLE_WIDTH 1
#define TRIO_PCIE_EP_LANE_SKEW__FLOW_CTLDISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_LANE_SKEW__FLOW_CTLDISABLE_RMASK 0x1
#define TRIO_PCIE_EP_LANE_SKEW__FLOW_CTLDISABLE_MASK  0x1000000
#define TRIO_PCIE_EP_LANE_SKEW__FLOW_CTLDISABLE_FIELD 24,24

#define TRIO_PCIE_EP_LANE_SKEW__ACK_NAK_DISABLE_SHIFT 25
#define TRIO_PCIE_EP_LANE_SKEW__ACK_NAK_DISABLE_WIDTH 1
#define TRIO_PCIE_EP_LANE_SKEW__ACK_NAK_DISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_LANE_SKEW__ACK_NAK_DISABLE_RMASK 0x1
#define TRIO_PCIE_EP_LANE_SKEW__ACK_NAK_DISABLE_MASK  0x2000000
#define TRIO_PCIE_EP_LANE_SKEW__ACK_NAK_DISABLE_FIELD 25,25

#define TRIO_PCIE_EP_LANE_SKEW__DISABLE_LANE_TO_LANE_DESKEW_SHIFT 31
#define TRIO_PCIE_EP_LANE_SKEW__DISABLE_LANE_TO_LANE_DESKEW_WIDTH 1
#define TRIO_PCIE_EP_LANE_SKEW__DISABLE_LANE_TO_LANE_DESKEW_RESET_VAL 0
#define TRIO_PCIE_EP_LANE_SKEW__DISABLE_LANE_TO_LANE_DESKEW_RMASK 0x1
#define TRIO_PCIE_EP_LANE_SKEW__DISABLE_LANE_TO_LANE_DESKEW_MASK  0x80000000
#define TRIO_PCIE_EP_LANE_SKEW__DISABLE_LANE_TO_LANE_DESKEW_FIELD 31,31


/* Link Capabilities Register. */
#define TRIO_PCIE_EP_LINK_CAP 0x007c

#define TRIO_PCIE_EP_LINK_CAP__MAX_LINK_SPEEDS_SHIFT 0
#define TRIO_PCIE_EP_LINK_CAP__MAX_LINK_SPEEDS_WIDTH 4
#define TRIO_PCIE_EP_LINK_CAP__MAX_LINK_SPEEDS_RESET_VAL 2
#define TRIO_PCIE_EP_LINK_CAP__MAX_LINK_SPEEDS_RMASK 0xf
#define TRIO_PCIE_EP_LINK_CAP__MAX_LINK_SPEEDS_MASK  0xf
#define TRIO_PCIE_EP_LINK_CAP__MAX_LINK_SPEEDS_FIELD 0,3

#define TRIO_PCIE_EP_LINK_CAP__MAXIMUM_LINK_WIDTH_SHIFT 4
#define TRIO_PCIE_EP_LINK_CAP__MAXIMUM_LINK_WIDTH_WIDTH 6
#define TRIO_PCIE_EP_LINK_CAP__MAXIMUM_LINK_WIDTH_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CAP__MAXIMUM_LINK_WIDTH_RMASK 0x3f
#define TRIO_PCIE_EP_LINK_CAP__MAXIMUM_LINK_WIDTH_MASK  0x3f0
#define TRIO_PCIE_EP_LINK_CAP__MAXIMUM_LINK_WIDTH_FIELD 4,9

#define TRIO_PCIE_EP_LINK_CAP__ACTIVE_STATE_LINK_PM_SUPPORT_SHIFT 10
#define TRIO_PCIE_EP_LINK_CAP__ACTIVE_STATE_LINK_PM_SUPPORT_WIDTH 2
#define TRIO_PCIE_EP_LINK_CAP__ACTIVE_STATE_LINK_PM_SUPPORT_RESET_VAL 3
#define TRIO_PCIE_EP_LINK_CAP__ACTIVE_STATE_LINK_PM_SUPPORT_RMASK 0x3
#define TRIO_PCIE_EP_LINK_CAP__ACTIVE_STATE_LINK_PM_SUPPORT_MASK  0xc00
#define TRIO_PCIE_EP_LINK_CAP__ACTIVE_STATE_LINK_PM_SUPPORT_FIELD 10,11

#define TRIO_PCIE_EP_LINK_CAP__L0S_EXIT_LATENCY_SHIFT 12
#define TRIO_PCIE_EP_LINK_CAP__L0S_EXIT_LATENCY_WIDTH 3
#define TRIO_PCIE_EP_LINK_CAP__L0S_EXIT_LATENCY_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CAP__L0S_EXIT_LATENCY_RMASK 0x7
#define TRIO_PCIE_EP_LINK_CAP__L0S_EXIT_LATENCY_MASK  0x7000
#define TRIO_PCIE_EP_LINK_CAP__L0S_EXIT_LATENCY_FIELD 12,14


/* Link Capabilities 2 Register. */
#define TRIO_PCIE_EP_LINK_CAP_2 0x009c

#define TRIO_PCIE_EP_LINK_CAP_2__SUPPORTED_LINK_SPEEDS_VECTOR_SHIFT 1
#define TRIO_PCIE_EP_LINK_CAP_2__SUPPORTED_LINK_SPEEDS_VECTOR_WIDTH 7
#define TRIO_PCIE_EP_LINK_CAP_2__SUPPORTED_LINK_SPEEDS_VECTOR_RESET_VAL 3
#define TRIO_PCIE_EP_LINK_CAP_2__SUPPORTED_LINK_SPEEDS_VECTOR_RMASK 0x7f
#define TRIO_PCIE_EP_LINK_CAP_2__SUPPORTED_LINK_SPEEDS_VECTOR_MASK  0xfe
#define TRIO_PCIE_EP_LINK_CAP_2__SUPPORTED_LINK_SPEEDS_VECTOR_FIELD 1,7


/* Link Control Register. */
#define TRIO_PCIE_EP_LINK_CONTROL 0x0080

#define TRIO_PCIE_EP_LINK_CONTROL__ACTIVE_STATE_LINK_PM_CTL_SHIFT 0
#define TRIO_PCIE_EP_LINK_CONTROL__ACTIVE_STATE_LINK_PM_CTL_WIDTH 2
#define TRIO_PCIE_EP_LINK_CONTROL__ACTIVE_STATE_LINK_PM_CTL_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CONTROL__ACTIVE_STATE_LINK_PM_CTL_RMASK 0x3
#define TRIO_PCIE_EP_LINK_CONTROL__ACTIVE_STATE_LINK_PM_CTL_MASK  0x3
#define TRIO_PCIE_EP_LINK_CONTROL__ACTIVE_STATE_LINK_PM_CTL_FIELD 0,1

#define TRIO_PCIE_EP_LINK_CONTROL__RCB_SHIFT 3
#define TRIO_PCIE_EP_LINK_CONTROL__RCB_WIDTH 1
#define TRIO_PCIE_EP_LINK_CONTROL__RCB_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CONTROL__RCB_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CONTROL__RCB_MASK  0x8
#define TRIO_PCIE_EP_LINK_CONTROL__RCB_FIELD 3,3

#define TRIO_PCIE_EP_LINK_CONTROL__LINK_DISABLE_SHIFT 4
#define TRIO_PCIE_EP_LINK_CONTROL__LINK_DISABLE_WIDTH 1
#define TRIO_PCIE_EP_LINK_CONTROL__LINK_DISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CONTROL__LINK_DISABLE_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CONTROL__LINK_DISABLE_MASK  0x10
#define TRIO_PCIE_EP_LINK_CONTROL__LINK_DISABLE_FIELD 4,4

#define TRIO_PCIE_EP_LINK_CONTROL__RETRAIN_LINK_SHIFT 5
#define TRIO_PCIE_EP_LINK_CONTROL__RETRAIN_LINK_WIDTH 1
#define TRIO_PCIE_EP_LINK_CONTROL__RETRAIN_LINK_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CONTROL__RETRAIN_LINK_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CONTROL__RETRAIN_LINK_MASK  0x20
#define TRIO_PCIE_EP_LINK_CONTROL__RETRAIN_LINK_FIELD 5,5

#define TRIO_PCIE_EP_LINK_CONTROL__COMMON_CLOCK_CONFIGURATION_SHIFT 6
#define TRIO_PCIE_EP_LINK_CONTROL__COMMON_CLOCK_CONFIGURATION_WIDTH 1
#define TRIO_PCIE_EP_LINK_CONTROL__COMMON_CLOCK_CONFIGURATION_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CONTROL__COMMON_CLOCK_CONFIGURATION_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CONTROL__COMMON_CLOCK_CONFIGURATION_MASK  0x40
#define TRIO_PCIE_EP_LINK_CONTROL__COMMON_CLOCK_CONFIGURATION_FIELD 6,6

#define TRIO_PCIE_EP_LINK_CONTROL__EXT_SYNCH_SHIFT 7
#define TRIO_PCIE_EP_LINK_CONTROL__EXT_SYNCH_WIDTH 1
#define TRIO_PCIE_EP_LINK_CONTROL__EXT_SYNCH_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CONTROL__EXT_SYNCH_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CONTROL__EXT_SYNCH_MASK  0x80
#define TRIO_PCIE_EP_LINK_CONTROL__EXT_SYNCH_FIELD 7,7


/* Link Control 2 Register. */
#define TRIO_PCIE_EP_LINK_CTL2 0x00a0

#define TRIO_PCIE_EP_LINK_CTL2__TARGET_LINK_SPEED_SHIFT 0
#define TRIO_PCIE_EP_LINK_CTL2__TARGET_LINK_SPEED_WIDTH 4
#define TRIO_PCIE_EP_LINK_CTL2__TARGET_LINK_SPEED_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__TARGET_LINK_SPEED_RMASK 0xf
#define TRIO_PCIE_EP_LINK_CTL2__TARGET_LINK_SPEED_MASK  0xf
#define TRIO_PCIE_EP_LINK_CTL2__TARGET_LINK_SPEED_FIELD 0,3

#define TRIO_PCIE_EP_LINK_CTL2__ENTER_COMPLIANCE_SHIFT 4
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_COMPLIANCE_WIDTH 1
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_COMPLIANCE_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_COMPLIANCE_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_COMPLIANCE_MASK  0x10
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_COMPLIANCE_FIELD 4,4

#define TRIO_PCIE_EP_LINK_CTL2__HW_AUTO_SPEED_DISABLE_SHIFT 5
#define TRIO_PCIE_EP_LINK_CTL2__HW_AUTO_SPEED_DISABLE_WIDTH 1
#define TRIO_PCIE_EP_LINK_CTL2__HW_AUTO_SPEED_DISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__HW_AUTO_SPEED_DISABLE_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CTL2__HW_AUTO_SPEED_DISABLE_MASK  0x20
#define TRIO_PCIE_EP_LINK_CTL2__HW_AUTO_SPEED_DISABLE_FIELD 5,5

#define TRIO_PCIE_EP_LINK_CTL2__SELECTABLE_DE_EMPHASIS_SHIFT 6
#define TRIO_PCIE_EP_LINK_CTL2__SELECTABLE_DE_EMPHASIS_WIDTH 1
#define TRIO_PCIE_EP_LINK_CTL2__SELECTABLE_DE_EMPHASIS_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__SELECTABLE_DE_EMPHASIS_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CTL2__SELECTABLE_DE_EMPHASIS_MASK  0x40
#define TRIO_PCIE_EP_LINK_CTL2__SELECTABLE_DE_EMPHASIS_FIELD 6,6

#define TRIO_PCIE_EP_LINK_CTL2__TRANSMIT_MARGIN_SHIFT 7
#define TRIO_PCIE_EP_LINK_CTL2__TRANSMIT_MARGIN_WIDTH 3
#define TRIO_PCIE_EP_LINK_CTL2__TRANSMIT_MARGIN_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__TRANSMIT_MARGIN_RMASK 0x7
#define TRIO_PCIE_EP_LINK_CTL2__TRANSMIT_MARGIN_MASK  0x380
#define TRIO_PCIE_EP_LINK_CTL2__TRANSMIT_MARGIN_FIELD 7,9

#define TRIO_PCIE_EP_LINK_CTL2__ENTER_MODIFIED_COMPLIANCE_SHIFT 10
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_MODIFIED_COMPLIANCE_WIDTH 1
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_MODIFIED_COMPLIANCE_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_MODIFIED_COMPLIANCE_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_MODIFIED_COMPLIANCE_MASK  0x400
#define TRIO_PCIE_EP_LINK_CTL2__ENTER_MODIFIED_COMPLIANCE_FIELD 10,10

#define TRIO_PCIE_EP_LINK_CTL2__COMPLIANCE_SOS_SHIFT 11
#define TRIO_PCIE_EP_LINK_CTL2__COMPLIANCE_SOS_WIDTH 1
#define TRIO_PCIE_EP_LINK_CTL2__COMPLIANCE_SOS_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__COMPLIANCE_SOS_RMASK 0x1
#define TRIO_PCIE_EP_LINK_CTL2__COMPLIANCE_SOS_MASK  0x800
#define TRIO_PCIE_EP_LINK_CTL2__COMPLIANCE_SOS_FIELD 11,11

#define TRIO_PCIE_EP_LINK_CTL2__COMP_DEEMP_SHIFT 12
#define TRIO_PCIE_EP_LINK_CTL2__COMP_DEEMP_WIDTH 4
#define TRIO_PCIE_EP_LINK_CTL2__COMP_DEEMP_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_CTL2__COMP_DEEMP_RMASK 0xf
#define TRIO_PCIE_EP_LINK_CTL2__COMP_DEEMP_MASK  0xf000
#define TRIO_PCIE_EP_LINK_CTL2__COMP_DEEMP_FIELD 12,15


/* Link Status Register. */
#define TRIO_PCIE_EP_LINK_STATUS 0x0082

#define TRIO_PCIE_EP_LINK_STATUS__LINK_SPEED_SHIFT 0
#define TRIO_PCIE_EP_LINK_STATUS__LINK_SPEED_WIDTH 4
#define TRIO_PCIE_EP_LINK_STATUS__LINK_SPEED_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS__LINK_SPEED_RMASK 0xf
#define TRIO_PCIE_EP_LINK_STATUS__LINK_SPEED_MASK  0xf
#define TRIO_PCIE_EP_LINK_STATUS__LINK_SPEED_FIELD 0,3

#define TRIO_PCIE_EP_LINK_STATUS__NEGOTIATED_LINK_WIDTH_SHIFT 4
#define TRIO_PCIE_EP_LINK_STATUS__NEGOTIATED_LINK_WIDTH_WIDTH 6
#define TRIO_PCIE_EP_LINK_STATUS__NEGOTIATED_LINK_WIDTH_RESET_VAL 1
#define TRIO_PCIE_EP_LINK_STATUS__NEGOTIATED_LINK_WIDTH_RMASK 0x3f
#define TRIO_PCIE_EP_LINK_STATUS__NEGOTIATED_LINK_WIDTH_MASK  0x3f0
#define TRIO_PCIE_EP_LINK_STATUS__NEGOTIATED_LINK_WIDTH_FIELD 4,9


/* Link Status 2 Register. */
#define TRIO_PCIE_EP_LINK_STATUS_2 0x00a2

#define TRIO_PCIE_EP_LINK_STATUS_2__CURRENT_DE_EMPHASIS_LEVEL_SHIFT 0
#define TRIO_PCIE_EP_LINK_STATUS_2__CURRENT_DE_EMPHASIS_LEVEL_WIDTH 1
#define TRIO_PCIE_EP_LINK_STATUS_2__CURRENT_DE_EMPHASIS_LEVEL_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS_2__CURRENT_DE_EMPHASIS_LEVEL_RMASK 0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__CURRENT_DE_EMPHASIS_LEVEL_MASK  0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__CURRENT_DE_EMPHASIS_LEVEL_FIELD 0,0

#define TRIO_PCIE_EP_LINK_STATUS_2__EQUALIZATION_COMPLETE_SHIFT 1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQUALIZATION_COMPLETE_WIDTH 1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQUALIZATION_COMPLETE_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS_2__EQUALIZATION_COMPLETE_RMASK 0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQUALIZATION_COMPLETE_MASK  0x2
#define TRIO_PCIE_EP_LINK_STATUS_2__EQUALIZATION_COMPLETE_FIELD 1,1

#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P1_SHIFT 2
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P1_WIDTH 1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P1_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P1_RMASK 0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P1_MASK  0x4
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P1_FIELD 2,2

#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P2_SHIFT 3
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P2_WIDTH 1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P2_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P2_RMASK 0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P2_MASK  0x8
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P2_FIELD 3,3

#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P3_SHIFT 4
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P3_WIDTH 1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P3_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P3_RMASK 0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P3_MASK  0x10
#define TRIO_PCIE_EP_LINK_STATUS_2__EQ_P3_FIELD 4,4

#define TRIO_PCIE_EP_LINK_STATUS_2__LINK_EQUALIZATION_REQUEST_SHIFT 5
#define TRIO_PCIE_EP_LINK_STATUS_2__LINK_EQUALIZATION_REQUEST_WIDTH 1
#define TRIO_PCIE_EP_LINK_STATUS_2__LINK_EQUALIZATION_REQUEST_RESET_VAL 0
#define TRIO_PCIE_EP_LINK_STATUS_2__LINK_EQUALIZATION_REQUEST_RMASK 0x1
#define TRIO_PCIE_EP_LINK_STATUS_2__LINK_EQUALIZATION_REQUEST_MASK  0x20
#define TRIO_PCIE_EP_LINK_STATUS_2__LINK_EQUALIZATION_REQUEST_FIELD 5,5


/* Master Latency Timer Register. */
#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER 0x000d

#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER__MASTER_LATENCY_TIMER_SHIFT 0
#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER__MASTER_LATENCY_TIMER_WIDTH 8
#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER__MASTER_LATENCY_TIMER_RESET_VAL 0
#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER__MASTER_LATENCY_TIMER_RMASK 0xff
#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER__MASTER_LATENCY_TIMER_MASK  0xff
#define TRIO_PCIE_EP_MASTER_LATENCY_TIMER__MASTER_LATENCY_TIMER_FIELD 0,7


/* MSI Capability ID Register. */
#define TRIO_PCIE_EP_MSI_CAP_ID 0x0050

#define TRIO_PCIE_EP_MSI_CAP_ID__MSI_CAP_ID_SHIFT 0
#define TRIO_PCIE_EP_MSI_CAP_ID__MSI_CAP_ID_WIDTH 8
#define TRIO_PCIE_EP_MSI_CAP_ID__MSI_CAP_ID_RESET_VAL 5
#define TRIO_PCIE_EP_MSI_CAP_ID__MSI_CAP_ID_RMASK 0xff
#define TRIO_PCIE_EP_MSI_CAP_ID__MSI_CAP_ID_MASK  0xff
#define TRIO_PCIE_EP_MSI_CAP_ID__MSI_CAP_ID_FIELD 0,7


/* MSI Control Register. */
#define TRIO_PCIE_EP_MSI_CONTROL 0x0052

#define TRIO_PCIE_EP_MSI_CONTROL__MSI_ENABLED_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROL__MSI_ENABLED_WIDTH 1
#define TRIO_PCIE_EP_MSI_CONTROL__MSI_ENABLED_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROL__MSI_ENABLED_RMASK 0x1
#define TRIO_PCIE_EP_MSI_CONTROL__MSI_ENABLED_MASK  0x1
#define TRIO_PCIE_EP_MSI_CONTROL__MSI_ENABLED_FIELD 0,0

#define TRIO_PCIE_EP_MSI_CONTROL__MULTI_MSG_CAP_SHIFT 1
#define TRIO_PCIE_EP_MSI_CONTROL__MULTI_MSG_CAP_WIDTH 3
#define TRIO_PCIE_EP_MSI_CONTROL__MULTI_MSG_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROL__MULTI_MSG_CAP_RMASK 0x7
#define TRIO_PCIE_EP_MSI_CONTROL__MULTI_MSG_CAP_MASK  0xe
#define TRIO_PCIE_EP_MSI_CONTROL__MULTI_MSG_CAP_FIELD 1,3

#define TRIO_PCIE_EP_MSI_CONTROL__MULTIPLE_MESSAGE_ENABLED_SHIFT 4
#define TRIO_PCIE_EP_MSI_CONTROL__MULTIPLE_MESSAGE_ENABLED_WIDTH 3
#define TRIO_PCIE_EP_MSI_CONTROL__MULTIPLE_MESSAGE_ENABLED_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROL__MULTIPLE_MESSAGE_ENABLED_RMASK 0x7
#define TRIO_PCIE_EP_MSI_CONTROL__MULTIPLE_MESSAGE_ENABLED_MASK  0x70
#define TRIO_PCIE_EP_MSI_CONTROL__MULTIPLE_MESSAGE_ENABLED_FIELD 4,6

#define TRIO_PCIE_EP_MSI_CONTROL__ADDR_64_CAP_SHIFT 7
#define TRIO_PCIE_EP_MSI_CONTROL__ADDR_64_CAP_WIDTH 1
#define TRIO_PCIE_EP_MSI_CONTROL__ADDR_64_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROL__ADDR_64_CAP_RMASK 0x1
#define TRIO_PCIE_EP_MSI_CONTROL__ADDR_64_CAP_MASK  0x80
#define TRIO_PCIE_EP_MSI_CONTROL__ADDR_64_CAP_FIELD 7,7

#define TRIO_PCIE_EP_MSI_CONTROL__PVM_SUP_SHIFT 8
#define TRIO_PCIE_EP_MSI_CONTROL__PVM_SUP_WIDTH 1
#define TRIO_PCIE_EP_MSI_CONTROL__PVM_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROL__PVM_SUP_RMASK 0x1
#define TRIO_PCIE_EP_MSI_CONTROL__PVM_SUP_MASK  0x100
#define TRIO_PCIE_EP_MSI_CONTROL__PVM_SUP_FIELD 8,8


/* MSI Controller Address Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS 0x0820

#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS__MSI_CONTROLLER_ADDR_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS__MSI_CONTROLLER_ADDR_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS__MSI_CONTROLLER_ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS__MSI_CONTROLLER_ADDR_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS__MSI_CONTROLLER_ADDR_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_ADDRESS__MSI_CONTROLLER_ADDR_FIELD 0,31


/* MSI Controller General Purpose IO Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO 0x0888

#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO__MSI_GPIO_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO__MSI_GPIO_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO__MSI_GPIO_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO__MSI_GPIO_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO__MSI_GPIO_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_GENERAL_PURPOSE_IO__MSI_GPIO_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__FIRST_WORD 0x0828
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__LAST_WORD 0x087c

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__FIRST_WORD 0x0834
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__LAST_WORD 0x0888

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_1__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__FIRST_WORD 0x0840
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__LAST_WORD 0x0894

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_2__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__FIRST_WORD 0x084c
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__LAST_WORD 0x08a0

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_3__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__FIRST_WORD 0x0858
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__LAST_WORD 0x08ac

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_4__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__FIRST_WORD 0x0864
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__LAST_WORD 0x08b8

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_5__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__FIRST_WORD 0x0870
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__LAST_WORD 0x08c4

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_6__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/*
 * MSI Controller Interrupt#n Enable Register.
 * MSI Controller Interrupt#n Enable Register.  There are 8 sets of
 * ENABLE/MASK/STATUS registers.
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__FIRST_WORD 0x087c
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__LAST_WORD 0x08d0

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__MSI_INTERRUPT_N_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__MSI_INTERRUPT_N_ENABLE_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__MSI_INTERRUPT_N_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__MSI_INTERRUPT_N_ENABLE_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__MSI_INTERRUPT_N_ENABLE_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_ENABLE_7__MSI_INTERRUPT_N_ENABLE_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__FIRST_WORD 0x082c
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__LAST_WORD 0x0880

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__FIRST_WORD 0x0838
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__LAST_WORD 0x088c

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_1__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__FIRST_WORD 0x0844
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__LAST_WORD 0x0898

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_2__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__FIRST_WORD 0x0850
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__LAST_WORD 0x08a4

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_3__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__FIRST_WORD 0x085c
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__LAST_WORD 0x08b0

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_4__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__FIRST_WORD 0x0868
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__LAST_WORD 0x08bc

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_5__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__FIRST_WORD 0x0874
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__LAST_WORD 0x08c8

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_6__MSI_INTERRUPT_N_MASK_FIELD 0,31


/* MSI Controller Interrupt#n Mask Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__FIRST_WORD 0x0880
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__LAST_WORD 0x08d4

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__MSI_INTERRUPT_N_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__MSI_INTERRUPT_N_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__MSI_INTERRUPT_N_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__MSI_INTERRUPT_N_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__MSI_INTERRUPT_N_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_MASK_7__MSI_INTERRUPT_N_MASK_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__FIRST_WORD 0x0830
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__LAST_WORD 0x0884

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__FIRST_WORD 0x083c
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__LAST_WORD 0x0890

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_1__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__FIRST_WORD 0x0848
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__LAST_WORD 0x089c

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_2__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__FIRST_WORD 0x0854
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__LAST_WORD 0x08a8

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_3__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__FIRST_WORD 0x0860
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__LAST_WORD 0x08b4

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_4__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__FIRST_WORD 0x086c
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__LAST_WORD 0x08c0

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_5__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__FIRST_WORD 0x0878
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__LAST_WORD 0x08cc

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_6__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/*
 * MSI Controller Interrupt#n Status Register.
 * MSI Controller Interrupt#0 Status Register
 */
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__FIRST_WORD 0x0884
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__LAST_WORD 0x08d8

#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__MSI_INTERRUPT_N_STATUS_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__MSI_INTERRUPT_N_STATUS_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__MSI_INTERRUPT_N_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__MSI_INTERRUPT_N_STATUS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__MSI_INTERRUPT_N_STATUS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_INTERRUPT_N_STATUS_7__MSI_INTERRUPT_N_STATUS_FIELD 0,31


/* MSI Controller Upper Address Register. */
#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS 0x0824

#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS__MSI_CONTROLLER_UPPER_ADDR_SHIFT 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS__MSI_CONTROLLER_UPPER_ADDR_WIDTH 32
#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS__MSI_CONTROLLER_UPPER_ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS__MSI_CONTROLLER_UPPER_ADDR_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS__MSI_CONTROLLER_UPPER_ADDR_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_CONTROLLER_UPPER_ADDRESS__MSI_CONTROLLER_UPPER_ADDR_FIELD 0,31


/* MSI Data Register. */
#define TRIO_PCIE_EP_MSI_DATA 0x005c

#define TRIO_PCIE_EP_MSI_DATA__MSI_DATA_SHIFT 0
#define TRIO_PCIE_EP_MSI_DATA__MSI_DATA_WIDTH 16
#define TRIO_PCIE_EP_MSI_DATA__MSI_DATA_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_DATA__MSI_DATA_RMASK 0xffff
#define TRIO_PCIE_EP_MSI_DATA__MSI_DATA_MASK  0xffff
#define TRIO_PCIE_EP_MSI_DATA__MSI_DATA_FIELD 0,15


/* MSI Lower 32 Bits Address Register. */
#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS 0x0054

#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS__LOWER_32_BIT_ADDR_SHIFT 2
#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS__LOWER_32_BIT_ADDR_WIDTH 30
#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS__LOWER_32_BIT_ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS__LOWER_32_BIT_ADDR_RMASK 0x3fffffff
#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS__LOWER_32_BIT_ADDR_MASK  0xfffffffc
#define TRIO_PCIE_EP_MSI_LOWER_32_BITS_ADDRESS__LOWER_32_BIT_ADDR_FIELD 2,31


/* MSI Mask Bit Register. */
#define TRIO_PCIE_EP_MSI_MASK_BIT 0x0060

#define TRIO_PCIE_EP_MSI_MASK_BIT__MSI_MASK_SHIFT 0
#define TRIO_PCIE_EP_MSI_MASK_BIT__MSI_MASK_WIDTH 32
#define TRIO_PCIE_EP_MSI_MASK_BIT__MSI_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_MASK_BIT__MSI_MASK_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_MASK_BIT__MSI_MASK_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_MASK_BIT__MSI_MASK_FIELD 0,31


/* MSI Next Item Pointer. */
#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR 0x0051

#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR__NEXT_CAP_PTR_SHIFT 0
#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR__NEXT_CAP_PTR_WIDTH 8
#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR__NEXT_CAP_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR__NEXT_CAP_PTR_RMASK 0xff
#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR__NEXT_CAP_PTR_MASK  0xff
#define TRIO_PCIE_EP_MSI_NEXT_ITEM_PTR__NEXT_CAP_PTR_FIELD 0,7


/* MSI Pending Bits Register. */
#define TRIO_PCIE_EP_MSI_PENDING_BITS 0x0064

#define TRIO_PCIE_EP_MSI_PENDING_BITS__MSI_PENDING_BITS_SHIFT 0
#define TRIO_PCIE_EP_MSI_PENDING_BITS__MSI_PENDING_BITS_WIDTH 32
#define TRIO_PCIE_EP_MSI_PENDING_BITS__MSI_PENDING_BITS_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_PENDING_BITS__MSI_PENDING_BITS_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_PENDING_BITS__MSI_PENDING_BITS_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_PENDING_BITS__MSI_PENDING_BITS_FIELD 0,31


/* MSI Upper 32 bits Address Register. */
#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS 0x0058

#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS__UPPER_32_BIT_ADDR_SHIFT 0
#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS__UPPER_32_BIT_ADDR_WIDTH 32
#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS__UPPER_32_BIT_ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS__UPPER_32_BIT_ADDR_RMASK 0xffffffff
#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS__UPPER_32_BIT_ADDR_MASK  0xffffffff
#define TRIO_PCIE_EP_MSI_UPPER_32_BITS_ADDRESS__UPPER_32_BIT_ADDR_FIELD 0,31


/* MSI-X Capability ID Register. */
#define TRIO_PCIE_EP_MSI_X_CAP_ID 0x00b0

#define TRIO_PCIE_EP_MSI_X_CAP_ID__MSI_X_CAP_ID_SHIFT 0
#define TRIO_PCIE_EP_MSI_X_CAP_ID__MSI_X_CAP_ID_WIDTH 8
#define TRIO_PCIE_EP_MSI_X_CAP_ID__MSI_X_CAP_ID_RESET_VAL 17
#define TRIO_PCIE_EP_MSI_X_CAP_ID__MSI_X_CAP_ID_RMASK 0xff
#define TRIO_PCIE_EP_MSI_X_CAP_ID__MSI_X_CAP_ID_MASK  0xff
#define TRIO_PCIE_EP_MSI_X_CAP_ID__MSI_X_CAP_ID_FIELD 0,7


/* MSI-X Control Register. */
#define TRIO_PCIE_EP_MSI_X_CONTROL 0x00b2

#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_TABLE_SIZE_SHIFT 0
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_TABLE_SIZE_WIDTH 11
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_TABLE_SIZE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_TABLE_SIZE_RMASK 0x7ff
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_TABLE_SIZE_MASK  0x7ff
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_TABLE_SIZE_FIELD 0,10

#define TRIO_PCIE_EP_MSI_X_CONTROL__FUNCTION_MASK_SHIFT 14
#define TRIO_PCIE_EP_MSI_X_CONTROL__FUNCTION_MASK_WIDTH 1
#define TRIO_PCIE_EP_MSI_X_CONTROL__FUNCTION_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_CONTROL__FUNCTION_MASK_RMASK 0x1
#define TRIO_PCIE_EP_MSI_X_CONTROL__FUNCTION_MASK_MASK  0x4000
#define TRIO_PCIE_EP_MSI_X_CONTROL__FUNCTION_MASK_FIELD 14,14

#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_ENABLE_SHIFT 15
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_ENABLE_MASK  0x8000
#define TRIO_PCIE_EP_MSI_X_CONTROL__MSI_X_ENABLE_FIELD 15,15


/* MSI-X Next Item Pointer. */
#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR 0x00b1

#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR__NEXT_CAP_PTR_SHIFT 0
#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR__NEXT_CAP_PTR_WIDTH 8
#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR__NEXT_CAP_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR__NEXT_CAP_PTR_RMASK 0xff
#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR__NEXT_CAP_PTR_MASK  0xff
#define TRIO_PCIE_EP_MSI_X_NEXT_ITEM_PTR__NEXT_CAP_PTR_FIELD 0,7


/* MSI-X PBA Offset and BIR Register. */
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR 0x00b8

#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PENDING_BIT_ARRAY_PBA_BIR_SHIFT 0
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PENDING_BIT_ARRAY_PBA_BIR_WIDTH 3
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PENDING_BIT_ARRAY_PBA_BIR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PENDING_BIT_ARRAY_PBA_BIR_RMASK 0x7
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PENDING_BIT_ARRAY_PBA_BIR_MASK  0x7
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PENDING_BIT_ARRAY_PBA_BIR_FIELD 0,2

#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PBA_OFFSET_SHIFT 3
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PBA_OFFSET_WIDTH 29
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PBA_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PBA_OFFSET_RMASK 0x1fffffff
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PBA_OFFSET_MASK  0xfffffff8
#define TRIO_PCIE_EP_MSI_X_PBA_OFFSET_BIR__PBA_OFFSET_FIELD 3,31


/* MSI-X Table Offset and BIR Register. */
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR 0x00b4

#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__BIR_SHIFT 0
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__BIR_WIDTH 3
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__BIR_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__BIR_RMASK 0x7
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__BIR_MASK  0x7
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__BIR_FIELD 0,2

#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__TABLE_OFFSET_SHIFT 3
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__TABLE_OFFSET_WIDTH 29
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__TABLE_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__TABLE_OFFSET_RMASK 0x1fffffff
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__TABLE_OFFSET_MASK  0xfffffff8
#define TRIO_PCIE_EP_MSI_X_TABLE_OFFSET_BIR__TABLE_OFFSET_FIELD 3,31


/* NumVFs Register. */
#define TRIO_PCIE_EP_NUMVFS 0x0180

#define TRIO_PCIE_EP_NUMVFS__VAL_SHIFT 0
#define TRIO_PCIE_EP_NUMVFS__VAL_WIDTH 16
#define TRIO_PCIE_EP_NUMVFS__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_NUMVFS__VAL_RMASK 0xffff
#define TRIO_PCIE_EP_NUMVFS__VAL_MASK  0xffff
#define TRIO_PCIE_EP_NUMVFS__VAL_FIELD 0,15


/* Other Message Register. */
#define TRIO_PCIE_EP_OTHER_MESSAGE 0x0704

#define TRIO_PCIE_EP_OTHER_MESSAGE__OTHER_MESSAGE_SHIFT 0
#define TRIO_PCIE_EP_OTHER_MESSAGE__OTHER_MESSAGE_WIDTH 32
#define TRIO_PCIE_EP_OTHER_MESSAGE__OTHER_MESSAGE_RESET_VAL 4294967295
#define TRIO_PCIE_EP_OTHER_MESSAGE__OTHER_MESSAGE_RMASK 0xffffffff
#define TRIO_PCIE_EP_OTHER_MESSAGE__OTHER_MESSAGE_MASK  0xffffffff
#define TRIO_PCIE_EP_OTHER_MESSAGE__OTHER_MESSAGE_FIELD 0,31


/* PCI Express Capabilities Register. */
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP 0x0072

#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__VER_SHIFT 0
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__VER_WIDTH 4
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__VER_RESET_VAL 2
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__VER_RMASK 0xf
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__VER_MASK  0xf
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__VER_FIELD 0,3

#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__DEVICE_PORT_TYPE_SHIFT 4
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__DEVICE_PORT_TYPE_WIDTH 4
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__DEVICE_PORT_TYPE_RESET_VAL 0
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__DEVICE_PORT_TYPE_RMASK 0xf
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__DEVICE_PORT_TYPE_MASK  0xf0
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__DEVICE_PORT_TYPE_FIELD 4,7

#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__SLOT_IMPLEMENTED_SHIFT 8
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__SLOT_IMPLEMENTED_WIDTH 1
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__SLOT_IMPLEMENTED_RESET_VAL 0
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__SLOT_IMPLEMENTED_RMASK 0x1
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__SLOT_IMPLEMENTED_MASK  0x100
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__SLOT_IMPLEMENTED_FIELD 8,8

#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__INTERRUPT_MESSAGE_NUMBER_SHIFT 9
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__INTERRUPT_MESSAGE_NUMBER_WIDTH 5
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__INTERRUPT_MESSAGE_NUMBER_RESET_VAL 0
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__INTERRUPT_MESSAGE_NUMBER_RMASK 0x1f
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__INTERRUPT_MESSAGE_NUMBER_MASK  0x3e00
#define TRIO_PCIE_EP_PCI_EXPRESS_CAP__INTERRUPT_MESSAGE_NUMBER_FIELD 9,13


/* PF Capability ID Register. */
#define TRIO_PCIE_EP_PF_CAP_ID 0x0070

#define TRIO_PCIE_EP_PF_CAP_ID__PF_PCI_EXPRESS_CAP_ID_SHIFT 0
#define TRIO_PCIE_EP_PF_CAP_ID__PF_PCI_EXPRESS_CAP_ID_WIDTH 8
#define TRIO_PCIE_EP_PF_CAP_ID__PF_PCI_EXPRESS_CAP_ID_RESET_VAL 16
#define TRIO_PCIE_EP_PF_CAP_ID__PF_PCI_EXPRESS_CAP_ID_RMASK 0xff
#define TRIO_PCIE_EP_PF_CAP_ID__PF_PCI_EXPRESS_CAP_ID_MASK  0xff
#define TRIO_PCIE_EP_PF_CAP_ID__PF_PCI_EXPRESS_CAP_ID_FIELD 0,7


/* PF Device Serial Number Capability Register. */
#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP 0x016c

#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP__PF_DEVICE_SERIAL_NUMBER_CAP_SHIFT 0
#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP__PF_DEVICE_SERIAL_NUMBER_CAP_WIDTH 64
#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP__PF_DEVICE_SERIAL_NUMBER_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP__PF_DEVICE_SERIAL_NUMBER_CAP_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP__PF_DEVICE_SERIAL_NUMBER_CAP_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_PF_DEVICE_SERIAL_NUMBER_CAP__PF_DEVICE_SERIAL_NUMBER_CAP_FIELD 0,63


/* PF Next Item Pointer. */
#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR 0x0071

#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR__NEXT_CAP_PTR_SHIFT 8
#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR__NEXT_CAP_PTR_WIDTH 8
#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR__NEXT_CAP_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR__NEXT_CAP_PTR_RMASK 0xff
#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR__NEXT_CAP_PTR_MASK  0xff00
#define TRIO_PCIE_EP_PF_NEXT_ITEM_PTR__NEXT_CAP_PTR_FIELD 8,15


/* PF Power Budgeting Capability Register. */
#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP 0x0164

#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP__PF_POWER_BUDGETING_CAP_SHIFT 0
#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP__PF_POWER_BUDGETING_CAP_WIDTH 64
#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP__PF_POWER_BUDGETING_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP__PF_POWER_BUDGETING_CAP_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP__PF_POWER_BUDGETING_CAP_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_PF_POWER_BUDGETING_CAP__PF_POWER_BUDGETING_CAP_FIELD 0,63


/* PM Capability ID Register. */
#define TRIO_PCIE_EP_PM_CAP_ID 0x0040

#define TRIO_PCIE_EP_PM_CAP_ID__VAL_SHIFT 0
#define TRIO_PCIE_EP_PM_CAP_ID__VAL_WIDTH 8
#define TRIO_PCIE_EP_PM_CAP_ID__VAL_RESET_VAL 1
#define TRIO_PCIE_EP_PM_CAP_ID__VAL_RMASK 0xff
#define TRIO_PCIE_EP_PM_CAP_ID__VAL_MASK  0xff
#define TRIO_PCIE_EP_PM_CAP_ID__VAL_FIELD 0,7


/* PM Next Item Pointer. */
#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR 0x0041

#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR__NEXT_CAP_PTR_SHIFT 0
#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR__NEXT_CAP_PTR_WIDTH 8
#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR__NEXT_CAP_PTR_RESET_VAL 0
#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR__NEXT_CAP_PTR_RMASK 0xff
#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR__NEXT_CAP_PTR_MASK  0xff
#define TRIO_PCIE_EP_PM_NEXT_ITEM_PTR__NEXT_CAP_PTR_FIELD 0,7


/*
 * Port Force Link Register.
 * Port Force Link Register.  This register is for diagnostics only.  Writing
 * may result in unpredictable link behavior.
 */
#define TRIO_PCIE_EP_PORT_FORCE_LINK 0x0708

#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_NUMBER_SHIFT 0
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_NUMBER_WIDTH 8
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_NUMBER_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_NUMBER_RMASK 0xff
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_NUMBER_MASK  0xff
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_NUMBER_FIELD 0,7

#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_SHIFT 8
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_WIDTH 4
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_RMASK 0xf
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_MASK  0xf00
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_FIELD 8,11
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_IDLE 0x1
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_EIDLE 0x2
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_XMT_IN_EIDLE 0x3
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_RCVR_DETECT_SEQ 0x5
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_TS1 0x6
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_TS2 0x7
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_COMPLIANCE_PATTERN 0x8
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_SDS 0x9
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_BEACON 0xa
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_N_FTS 0xb
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_NORM 0xc
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_SKP 0xd
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_MOD_COMPL_PATTERN 0x4
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_EIES 0xe
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LTSSM_CMD_VAL_SEND_EIES_SYM 0xf

#define TRIO_PCIE_EP_PORT_FORCE_LINK__FORCE_LINK_SHIFT 15
#define TRIO_PCIE_EP_PORT_FORCE_LINK__FORCE_LINK_WIDTH 1
#define TRIO_PCIE_EP_PORT_FORCE_LINK__FORCE_LINK_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_FORCE_LINK__FORCE_LINK_RMASK 0x1
#define TRIO_PCIE_EP_PORT_FORCE_LINK__FORCE_LINK_MASK  0x8000
#define TRIO_PCIE_EP_PORT_FORCE_LINK__FORCE_LINK_FIELD 15,15

#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_SHIFT 16
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_WIDTH 6
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_RMASK 0x3f
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_MASK  0x3f0000
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_FIELD 16,21
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_DETECT_QUIET 0x0
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_DETECT_ACT 0x1
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_POLL_ACTIVE 0x2
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_POLL_COMPLIANCE 0x3
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_POLL_CONFIG 0x4
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_PRE_DETECT_QUIET 0x5
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_DETECT_WAIT 0x6
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_CFG_LINKWD_START 0x7
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_CFG_LINKWD_ACEPT 0x8
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_CFG_LANENUM_WAIT 0x9
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_CFG_LANENUM_ACEPT 0xa
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_CFG_COMPLETE 0xb
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_CFG_IDLE 0xc
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_LOCK 0xd
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_SPEED 0xe
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_RCVRCFG 0xf
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_IDLE 0x10
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_EQ0 0x20
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_EQ1 0x21
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_EQ2 0x22
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_RCVRY_EQ3 0x23
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_L0 0x11
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_L0S 0x12
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_L123_SEND_EIDLE 0x13
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_L1_IDLE 0x14
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_L2_IDLE 0x15
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_L2_WAKE 0x16
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_DISABLED_ENTRY 0x17
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_DISABLED_IDLE 0x18
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_DISABLED 0x19
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_LPBK_ENTRY 0x1a
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_LPBK_ACTIVE 0x1b
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_LPBK_EXIT 0x1c
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_LPBK_EXIT_TIMEOUT 0x1d
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_HOT_RESET_ENTRY 0x1e
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LINK_STATE_VAL_HOT_RESET 0x1f

#define TRIO_PCIE_EP_PORT_FORCE_LINK__LOW_POWER_ENTRANCE_COUNT_SHIFT 24
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LOW_POWER_ENTRANCE_COUNT_WIDTH 8
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LOW_POWER_ENTRANCE_COUNT_RESET_VAL 7
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LOW_POWER_ENTRANCE_COUNT_RMASK 0xff
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LOW_POWER_ENTRANCE_COUNT_MASK  0xff000000
#define TRIO_PCIE_EP_PORT_FORCE_LINK__LOW_POWER_ENTRANCE_COUNT_FIELD 24,31


/* Port Link Control Register. */
#define TRIO_PCIE_EP_PORT_LINK_CONTROL 0x0710

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__OTHER_MESSAGE_REQUEST_SHIFT 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__OTHER_MESSAGE_REQUEST_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__OTHER_MESSAGE_REQUEST_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__OTHER_MESSAGE_REQUEST_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__OTHER_MESSAGE_REQUEST_MASK  0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__OTHER_MESSAGE_REQUEST_FIELD 0,0

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__SCRAMBLE_DISABLE_SHIFT 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__SCRAMBLE_DISABLE_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__SCRAMBLE_DISABLE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__SCRAMBLE_DISABLE_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__SCRAMBLE_DISABLE_MASK  0x2
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__SCRAMBLE_DISABLE_FIELD 1,1

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LOOPBACK_ENABLE_SHIFT 2
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LOOPBACK_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LOOPBACK_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LOOPBACK_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LOOPBACK_ENABLE_MASK  0x4
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LOOPBACK_ENABLE_FIELD 2,2

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__RESET_ASSERT_SHIFT 3
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__RESET_ASSERT_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__RESET_ASSERT_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__RESET_ASSERT_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__RESET_ASSERT_MASK  0x8
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__RESET_ASSERT_FIELD 3,3

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__DLL_LINK_ENABLE_SHIFT 5
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__DLL_LINK_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__DLL_LINK_ENABLE_RESET_VAL 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__DLL_LINK_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__DLL_LINK_ENABLE_MASK  0x20
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__DLL_LINK_ENABLE_FIELD 5,5

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__FAST_LINK_MODE_SHIFT 7
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__FAST_LINK_MODE_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__FAST_LINK_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__FAST_LINK_MODE_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__FAST_LINK_MODE_MASK  0x80
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__FAST_LINK_MODE_FIELD 7,7

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LINK_MODE_ENABLE_SHIFT 16
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LINK_MODE_ENABLE_WIDTH 6
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LINK_MODE_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LINK_MODE_ENABLE_RMASK 0x3f
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LINK_MODE_ENABLE_MASK  0x3f0000
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__LINK_MODE_ENABLE_FIELD 16,21

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CROSSLINK_ENABLE_SHIFT 22
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CROSSLINK_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CROSSLINK_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CROSSLINK_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CROSSLINK_ENABLE_MASK  0x400000
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CROSSLINK_ENABLE_FIELD 22,22

#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CL_ACT_SHIFT 23
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CL_ACT_WIDTH 1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CL_ACT_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CL_ACT_RMASK 0x1
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CL_ACT_MASK  0x800000
#define TRIO_PCIE_EP_PORT_LINK_CONTROL__CL_ACT_FIELD 23,23


/* Port VC Capability Register 1. */
#define TRIO_PCIE_EP_PORT_VC_CAP_1 0x0148

#define TRIO_PCIE_EP_PORT_VC_CAP_1__EXT_VC_CNT_SHIFT 0
#define TRIO_PCIE_EP_PORT_VC_CAP_1__EXT_VC_CNT_WIDTH 3
#define TRIO_PCIE_EP_PORT_VC_CAP_1__EXT_VC_CNT_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CAP_1__EXT_VC_CNT_RMASK 0x7
#define TRIO_PCIE_EP_PORT_VC_CAP_1__EXT_VC_CNT_MASK  0x7
#define TRIO_PCIE_EP_PORT_VC_CAP_1__EXT_VC_CNT_FIELD 0,2

#define TRIO_PCIE_EP_PORT_VC_CAP_1__LP_EXT_VC_CNT_SHIFT 4
#define TRIO_PCIE_EP_PORT_VC_CAP_1__LP_EXT_VC_CNT_WIDTH 3
#define TRIO_PCIE_EP_PORT_VC_CAP_1__LP_EXT_VC_CNT_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CAP_1__LP_EXT_VC_CNT_RMASK 0x7
#define TRIO_PCIE_EP_PORT_VC_CAP_1__LP_EXT_VC_CNT_MASK  0x70
#define TRIO_PCIE_EP_PORT_VC_CAP_1__LP_EXT_VC_CNT_FIELD 4,6

#define TRIO_PCIE_EP_PORT_VC_CAP_1__REFERENCE_CLOCK_SHIFT 8
#define TRIO_PCIE_EP_PORT_VC_CAP_1__REFERENCE_CLOCK_WIDTH 2
#define TRIO_PCIE_EP_PORT_VC_CAP_1__REFERENCE_CLOCK_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CAP_1__REFERENCE_CLOCK_RMASK 0x3
#define TRIO_PCIE_EP_PORT_VC_CAP_1__REFERENCE_CLOCK_MASK  0x300
#define TRIO_PCIE_EP_PORT_VC_CAP_1__REFERENCE_CLOCK_FIELD 8,9

#define TRIO_PCIE_EP_PORT_VC_CAP_1__PORT_ARB_SZ_SHIFT 10
#define TRIO_PCIE_EP_PORT_VC_CAP_1__PORT_ARB_SZ_WIDTH 2
#define TRIO_PCIE_EP_PORT_VC_CAP_1__PORT_ARB_SZ_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CAP_1__PORT_ARB_SZ_RMASK 0x3
#define TRIO_PCIE_EP_PORT_VC_CAP_1__PORT_ARB_SZ_MASK  0xc00
#define TRIO_PCIE_EP_PORT_VC_CAP_1__PORT_ARB_SZ_FIELD 10,11


/* Port VC Capability Register 2. */
#define TRIO_PCIE_EP_PORT_VC_CAP_2 0x0148

#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARBITRATION_CAP_SHIFT 0
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARBITRATION_CAP_WIDTH 8
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARBITRATION_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARBITRATION_CAP_RMASK 0xff
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARBITRATION_CAP_MASK  0xff
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARBITRATION_CAP_FIELD 0,7

#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARB_OFFSET_SHIFT 24
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARB_OFFSET_WIDTH 8
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARB_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARB_OFFSET_RMASK 0xff
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARB_OFFSET_MASK  0xff000000
#define TRIO_PCIE_EP_PORT_VC_CAP_2__VC_ARB_OFFSET_FIELD 24,31


/* Port VC Control Register. */
#define TRIO_PCIE_EP_PORT_VC_CONTROL 0x0150

#define TRIO_PCIE_EP_PORT_VC_CONTROL__LOAD_VC_ARBITRATION_TABLE_SHIFT 0
#define TRIO_PCIE_EP_PORT_VC_CONTROL__LOAD_VC_ARBITRATION_TABLE_WIDTH 1
#define TRIO_PCIE_EP_PORT_VC_CONTROL__LOAD_VC_ARBITRATION_TABLE_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CONTROL__LOAD_VC_ARBITRATION_TABLE_RMASK 0x1
#define TRIO_PCIE_EP_PORT_VC_CONTROL__LOAD_VC_ARBITRATION_TABLE_MASK  0x1
#define TRIO_PCIE_EP_PORT_VC_CONTROL__LOAD_VC_ARBITRATION_TABLE_FIELD 0,0

#define TRIO_PCIE_EP_PORT_VC_CONTROL__VC_ARBITRATION_SELECT_SHIFT 1
#define TRIO_PCIE_EP_PORT_VC_CONTROL__VC_ARBITRATION_SELECT_WIDTH 3
#define TRIO_PCIE_EP_PORT_VC_CONTROL__VC_ARBITRATION_SELECT_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_CONTROL__VC_ARBITRATION_SELECT_RMASK 0x7
#define TRIO_PCIE_EP_PORT_VC_CONTROL__VC_ARBITRATION_SELECT_MASK  0xe
#define TRIO_PCIE_EP_PORT_VC_CONTROL__VC_ARBITRATION_SELECT_FIELD 1,3


/* Port VC Status Register. */
#define TRIO_PCIE_EP_PORT_VC_STATUS 0x0150

#define TRIO_PCIE_EP_PORT_VC_STATUS__ARBITRATION_TABLE_STATUS_SHIFT 0
#define TRIO_PCIE_EP_PORT_VC_STATUS__ARBITRATION_TABLE_STATUS_WIDTH 1
#define TRIO_PCIE_EP_PORT_VC_STATUS__ARBITRATION_TABLE_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_PORT_VC_STATUS__ARBITRATION_TABLE_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_PORT_VC_STATUS__ARBITRATION_TABLE_STATUS_MASK  0x1
#define TRIO_PCIE_EP_PORT_VC_STATUS__ARBITRATION_TABLE_STATUS_FIELD 0,0


/* Power Budgeting Extended Capability Header. */
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR 0x0164

#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__EXT_CAP_ID_SHIFT 0
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__EXT_CAP_ID_WIDTH 16
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__EXT_CAP_ID_RESET_VAL 4
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__EXT_CAP_ID_RMASK 0xffff
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__EXT_CAP_ID_MASK  0xffff
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__EXT_CAP_ID_FIELD 0,15

#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__CAP_VERSION_SHIFT 16
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__CAP_VERSION_WIDTH 4
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__CAP_VERSION_RESET_VAL 1
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__CAP_VERSION_RMASK 0xf
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__CAP_VERSION_MASK  0xf0000
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__CAP_VERSION_FIELD 16,19

#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__NEXT_CAP_OFFSET_SHIFT 20
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__NEXT_CAP_OFFSET_WIDTH 12
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__NEXT_CAP_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__NEXT_CAP_OFFSET_RMASK 0xfff
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__NEXT_CAP_OFFSET_MASK  0xfff00000
#define TRIO_PCIE_EP_POWER_BUDGETING_EXT_CAP_HDR__NEXT_CAP_OFFSET_FIELD 20,31


/* Power Budget Capability Register. */
#define TRIO_PCIE_EP_POWER_BUDGET_CAP 0x016c

#define TRIO_PCIE_EP_POWER_BUDGET_CAP__SYSTEM_ALLOCATED_SHIFT 0
#define TRIO_PCIE_EP_POWER_BUDGET_CAP__SYSTEM_ALLOCATED_WIDTH 1
#define TRIO_PCIE_EP_POWER_BUDGET_CAP__SYSTEM_ALLOCATED_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_BUDGET_CAP__SYSTEM_ALLOCATED_RMASK 0x1
#define TRIO_PCIE_EP_POWER_BUDGET_CAP__SYSTEM_ALLOCATED_MASK  0x1
#define TRIO_PCIE_EP_POWER_BUDGET_CAP__SYSTEM_ALLOCATED_FIELD 0,0


/* Power Management Capabilities Register. */
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP 0x0042

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__VER_SHIFT 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__VER_WIDTH 3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__VER_RESET_VAL 3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__VER_RMASK 0x7
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__VER_MASK  0x7
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__VER_FIELD 0,2

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_CLOCK_HARDWIRED_TO_0_SHIFT 3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_CLOCK_HARDWIRED_TO_0_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_CLOCK_HARDWIRED_TO_0_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_CLOCK_HARDWIRED_TO_0_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_CLOCK_HARDWIRED_TO_0_MASK  0x8
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_CLOCK_HARDWIRED_TO_0_FIELD 3,3

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__DSI_SHIFT 5
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__DSI_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__DSI_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__DSI_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__DSI_MASK  0x20
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__DSI_FIELD 5,5

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__AUX_CRNT_SHIFT 6
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__AUX_CRNT_WIDTH 3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__AUX_CRNT_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__AUX_CRNT_RMASK 0x7
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__AUX_CRNT_MASK  0x1c0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__AUX_CRNT_FIELD 6,8

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D1_SUP_SHIFT 9
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D1_SUP_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D1_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D1_SUP_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D1_SUP_MASK  0x200
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D1_SUP_FIELD 9,9

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D2_SUP_SHIFT 10
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D2_SUP_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D2_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D2_SUP_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D2_SUP_MASK  0x400
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__D2_SUP_FIELD 10,10

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_SUPPORT_SHIFT 11
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_SUPPORT_WIDTH 5
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_SUPPORT_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_SUPPORT_RMASK 0x1f
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_SUPPORT_MASK  0xf800
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CAP__PME_SUPPORT_FIELD 11,15


/* Power Management Control and Status Register. */
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS 0x0044

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__POWER_STATE_SHIFT 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__POWER_STATE_WIDTH 2
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__POWER_STATE_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__POWER_STATE_RMASK 0x3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__POWER_STATE_MASK  0x3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__POWER_STATE_FIELD 0,1

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__NO_SOFT_RST_SHIFT 3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__NO_SOFT_RST_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__NO_SOFT_RST_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__NO_SOFT_RST_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__NO_SOFT_RST_MASK  0x8
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__NO_SOFT_RST_FIELD 3,3

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_ENABLE_STICKY_BIT_SHIFT 8
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_ENABLE_STICKY_BIT_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_ENABLE_STICKY_BIT_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_ENABLE_STICKY_BIT_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_ENABLE_STICKY_BIT_MASK  0x100
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_ENABLE_STICKY_BIT_FIELD 8,8

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SELECT_NOT_SUPPORTED_SHIFT 9
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SELECT_NOT_SUPPORTED_WIDTH 4
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SELECT_NOT_SUPPORTED_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SELECT_NOT_SUPPORTED_RMASK 0xf
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SELECT_NOT_SUPPORTED_MASK  0x1e00
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SELECT_NOT_SUPPORTED_FIELD 9,12

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SCALE_NOT_SUPPORTED_SHIFT 13
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SCALE_NOT_SUPPORTED_WIDTH 2
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SCALE_NOT_SUPPORTED_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SCALE_NOT_SUPPORTED_RMASK 0x3
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SCALE_NOT_SUPPORTED_MASK  0x6000
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__DATA_SCALE_NOT_SUPPORTED_FIELD 13,14

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_STATUS_SHIFT 15
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_STATUS_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_STATUS_MASK  0x8000
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__PME_STATUS_FIELD 15,15

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__B2_B3_SUP_SHIFT 22
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__B2_B3_SUP_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__B2_B3_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__B2_B3_SUP_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__B2_B3_SUP_MASK  0x400000
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__B2_B3_SUP_FIELD 22,22

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__BUS_PWR_CLK_ENA_SHIFT 23
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__BUS_PWR_CLK_ENA_WIDTH 1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__BUS_PWR_CLK_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__BUS_PWR_CLK_ENA_RMASK 0x1
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__BUS_PWR_CLK_ENA_MASK  0x800000
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__BUS_PWR_CLK_ENA_FIELD 23,23

#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__R1_SHIFT 24
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__R1_WIDTH 8
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__R1_RESET_VAL 0
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__R1_RMASK 0xff
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__R1_MASK  0xff000000
#define TRIO_PCIE_EP_POWER_MANAGEMENT_CTLSTATUS__R1_FIELD 24,31


/* Queue Status. */
#define TRIO_PCIE_EP_QUEUE_STATUS 0x073c

#define TRIO_PCIE_EP_QUEUE_STATUS__RCV_PND_SHIFT 0
#define TRIO_PCIE_EP_QUEUE_STATUS__RCV_PND_WIDTH 1
#define TRIO_PCIE_EP_QUEUE_STATUS__RCV_PND_RESET_VAL 0
#define TRIO_PCIE_EP_QUEUE_STATUS__RCV_PND_RMASK 0x1
#define TRIO_PCIE_EP_QUEUE_STATUS__RCV_PND_MASK  0x1
#define TRIO_PCIE_EP_QUEUE_STATUS__RCV_PND_FIELD 0,0

#define TRIO_PCIE_EP_QUEUE_STATUS__RETRY_NOT_EMPTY_SHIFT 1
#define TRIO_PCIE_EP_QUEUE_STATUS__RETRY_NOT_EMPTY_WIDTH 1
#define TRIO_PCIE_EP_QUEUE_STATUS__RETRY_NOT_EMPTY_RESET_VAL 0
#define TRIO_PCIE_EP_QUEUE_STATUS__RETRY_NOT_EMPTY_RMASK 0x1
#define TRIO_PCIE_EP_QUEUE_STATUS__RETRY_NOT_EMPTY_MASK  0x2
#define TRIO_PCIE_EP_QUEUE_STATUS__RETRY_NOT_EMPTY_FIELD 1,1

#define TRIO_PCIE_EP_QUEUE_STATUS__RECEIVED_QUEUE_NOT_EMPTY_SHIFT 2
#define TRIO_PCIE_EP_QUEUE_STATUS__RECEIVED_QUEUE_NOT_EMPTY_WIDTH 1
#define TRIO_PCIE_EP_QUEUE_STATUS__RECEIVED_QUEUE_NOT_EMPTY_RESET_VAL 0
#define TRIO_PCIE_EP_QUEUE_STATUS__RECEIVED_QUEUE_NOT_EMPTY_RMASK 0x1
#define TRIO_PCIE_EP_QUEUE_STATUS__RECEIVED_QUEUE_NOT_EMPTY_MASK  0x4
#define TRIO_PCIE_EP_QUEUE_STATUS__RECEIVED_QUEUE_NOT_EMPTY_FIELD 2,2


/* Revision ID Register. */
#define TRIO_PCIE_EP_REVISION_ID 0x0008

#define TRIO_PCIE_EP_REVISION_ID__VAL_SHIFT 0
#define TRIO_PCIE_EP_REVISION_ID__VAL_WIDTH 8
#define TRIO_PCIE_EP_REVISION_ID__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_REVISION_ID__VAL_RMASK 0xff
#define TRIO_PCIE_EP_REVISION_ID__VAL_MASK  0xff
#define TRIO_PCIE_EP_REVISION_ID__VAL_FIELD 0,7


/* Serial Number Registers. */
#define TRIO_PCIE_EP_SERIAL_NUMBERS 0x016c

#define TRIO_PCIE_EP_SERIAL_NUMBERS__SERIAL_NUMBERS_SHIFT 0
#define TRIO_PCIE_EP_SERIAL_NUMBERS__SERIAL_NUMBERS_WIDTH 64
#define TRIO_PCIE_EP_SERIAL_NUMBERS__SERIAL_NUMBERS_RESET_VAL 0
#define TRIO_PCIE_EP_SERIAL_NUMBERS__SERIAL_NUMBERS_RMASK _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_SERIAL_NUMBERS__SERIAL_NUMBERS_MASK  _64bit(0xffffffffffffffff)
#define TRIO_PCIE_EP_SERIAL_NUMBERS__SERIAL_NUMBERS_FIELD 0,63


/* SR-IOV Capability Register. */
#define TRIO_PCIE_EP_SR_IOV_CAP 0x0174

#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MIGRATION_CAPABLE_SHIFT 0
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MIGRATION_CAPABLE_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MIGRATION_CAPABLE_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MIGRATION_CAPABLE_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MIGRATION_CAPABLE_MASK  0x1
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MIGRATION_CAPABLE_FIELD 0,0

#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MN_SHIFT 21
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MN_WIDTH 11
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MN_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MN_RMASK 0x7ff
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MN_MASK  0xffe00000
#define TRIO_PCIE_EP_SR_IOV_CAP__VF_MN_FIELD 21,31


/* SR-IOV Control Register. */
#define TRIO_PCIE_EP_SR_IOV_CONTROL 0x0178

#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_ENABLE_SHIFT 0
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_ENABLE_MASK  0x1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_ENABLE_FIELD 0,0

#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_ENABLE_SHIFT 1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_ENABLE_MASK  0x2
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_ENABLE_FIELD 1,1

#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_INTERRUPT_ENABLE_SHIFT 2
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_INTERRUPT_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_INTERRUPT_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_INTERRUPT_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_INTERRUPT_ENABLE_MASK  0x4
#define TRIO_PCIE_EP_SR_IOV_CONTROL__VF_MIGRATION_INTERRUPT_ENABLE_FIELD 2,2

#define TRIO_PCIE_EP_SR_IOV_CONTROL__MSE_SHIFT 3
#define TRIO_PCIE_EP_SR_IOV_CONTROL__MSE_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__MSE_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CONTROL__MSE_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__MSE_MASK  0x8
#define TRIO_PCIE_EP_SR_IOV_CONTROL__MSE_FIELD 3,3

#define TRIO_PCIE_EP_SR_IOV_CONTROL__RESERVED_SHIFT 4
#define TRIO_PCIE_EP_SR_IOV_CONTROL__RESERVED_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__RESERVED_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_CONTROL__RESERVED_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_CONTROL__RESERVED_MASK  0x10
#define TRIO_PCIE_EP_SR_IOV_CONTROL__RESERVED_FIELD 4,4


/* SR-IOV Status Register. */
#define TRIO_PCIE_EP_SR_IOV_STATUS 0x017a

#define TRIO_PCIE_EP_SR_IOV_STATUS__VF_MIGRATION_STATUS_SHIFT 0
#define TRIO_PCIE_EP_SR_IOV_STATUS__VF_MIGRATION_STATUS_WIDTH 1
#define TRIO_PCIE_EP_SR_IOV_STATUS__VF_MIGRATION_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_SR_IOV_STATUS__VF_MIGRATION_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_SR_IOV_STATUS__VF_MIGRATION_STATUS_MASK  0x1
#define TRIO_PCIE_EP_SR_IOV_STATUS__VF_MIGRATION_STATUS_FIELD 0,0


/* Status Register. */
#define TRIO_PCIE_EP_STATUS 0x0006

#define TRIO_PCIE_EP_STATUS__INTX_STATUS_SHIFT 3
#define TRIO_PCIE_EP_STATUS__INTX_STATUS_WIDTH 1
#define TRIO_PCIE_EP_STATUS__INTX_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__INTX_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__INTX_STATUS_MASK  0x8
#define TRIO_PCIE_EP_STATUS__INTX_STATUS_FIELD 3,3

#define TRIO_PCIE_EP_STATUS__CAP_LIST_SHIFT 4
#define TRIO_PCIE_EP_STATUS__CAP_LIST_WIDTH 1
#define TRIO_PCIE_EP_STATUS__CAP_LIST_RESET_VAL 1
#define TRIO_PCIE_EP_STATUS__CAP_LIST_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__CAP_LIST_MASK  0x10
#define TRIO_PCIE_EP_STATUS__CAP_LIST_FIELD 4,4

#define TRIO_PCIE_EP_STATUS__IS_66_MHZ_CAPABLE_SHIFT 5
#define TRIO_PCIE_EP_STATUS__IS_66_MHZ_CAPABLE_WIDTH 1
#define TRIO_PCIE_EP_STATUS__IS_66_MHZ_CAPABLE_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__IS_66_MHZ_CAPABLE_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__IS_66_MHZ_CAPABLE_MASK  0x20
#define TRIO_PCIE_EP_STATUS__IS_66_MHZ_CAPABLE_FIELD 5,5

#define TRIO_PCIE_EP_STATUS__FAST_BACK_TO_BACK_CAPABLE_SHIFT 7
#define TRIO_PCIE_EP_STATUS__FAST_BACK_TO_BACK_CAPABLE_WIDTH 1
#define TRIO_PCIE_EP_STATUS__FAST_BACK_TO_BACK_CAPABLE_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__FAST_BACK_TO_BACK_CAPABLE_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__FAST_BACK_TO_BACK_CAPABLE_MASK  0x80
#define TRIO_PCIE_EP_STATUS__FAST_BACK_TO_BACK_CAPABLE_FIELD 7,7

#define TRIO_PCIE_EP_STATUS__MASTER_DATA_PARITY_ERROR_SHIFT 8
#define TRIO_PCIE_EP_STATUS__MASTER_DATA_PARITY_ERROR_WIDTH 1
#define TRIO_PCIE_EP_STATUS__MASTER_DATA_PARITY_ERROR_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__MASTER_DATA_PARITY_ERROR_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__MASTER_DATA_PARITY_ERROR_MASK  0x100
#define TRIO_PCIE_EP_STATUS__MASTER_DATA_PARITY_ERROR_FIELD 8,8

#define TRIO_PCIE_EP_STATUS__DEVSEL_TIMING_SHIFT 9
#define TRIO_PCIE_EP_STATUS__DEVSEL_TIMING_WIDTH 2
#define TRIO_PCIE_EP_STATUS__DEVSEL_TIMING_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__DEVSEL_TIMING_RMASK 0x3
#define TRIO_PCIE_EP_STATUS__DEVSEL_TIMING_MASK  0x600
#define TRIO_PCIE_EP_STATUS__DEVSEL_TIMING_FIELD 9,10

#define TRIO_PCIE_EP_STATUS__SIGNALED_TARGET_ABORT_SHIFT 11
#define TRIO_PCIE_EP_STATUS__SIGNALED_TARGET_ABORT_WIDTH 1
#define TRIO_PCIE_EP_STATUS__SIGNALED_TARGET_ABORT_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__SIGNALED_TARGET_ABORT_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__SIGNALED_TARGET_ABORT_MASK  0x800
#define TRIO_PCIE_EP_STATUS__SIGNALED_TARGET_ABORT_FIELD 11,11

#define TRIO_PCIE_EP_STATUS__RECEIVED_TARGET_ABORT_SHIFT 12
#define TRIO_PCIE_EP_STATUS__RECEIVED_TARGET_ABORT_WIDTH 1
#define TRIO_PCIE_EP_STATUS__RECEIVED_TARGET_ABORT_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__RECEIVED_TARGET_ABORT_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__RECEIVED_TARGET_ABORT_MASK  0x1000
#define TRIO_PCIE_EP_STATUS__RECEIVED_TARGET_ABORT_FIELD 12,12

#define TRIO_PCIE_EP_STATUS__RECEIVED_MASTER_ABORT_SHIFT 13
#define TRIO_PCIE_EP_STATUS__RECEIVED_MASTER_ABORT_WIDTH 1
#define TRIO_PCIE_EP_STATUS__RECEIVED_MASTER_ABORT_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__RECEIVED_MASTER_ABORT_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__RECEIVED_MASTER_ABORT_MASK  0x2000
#define TRIO_PCIE_EP_STATUS__RECEIVED_MASTER_ABORT_FIELD 13,13

#define TRIO_PCIE_EP_STATUS__SIGNALED_SYSTEM_ERROR_SHIFT 14
#define TRIO_PCIE_EP_STATUS__SIGNALED_SYSTEM_ERROR_WIDTH 1
#define TRIO_PCIE_EP_STATUS__SIGNALED_SYSTEM_ERROR_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__SIGNALED_SYSTEM_ERROR_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__SIGNALED_SYSTEM_ERROR_MASK  0x4000
#define TRIO_PCIE_EP_STATUS__SIGNALED_SYSTEM_ERROR_FIELD 14,14

#define TRIO_PCIE_EP_STATUS__DETECTED_PARITY_ERROR_SHIFT 15
#define TRIO_PCIE_EP_STATUS__DETECTED_PARITY_ERROR_WIDTH 1
#define TRIO_PCIE_EP_STATUS__DETECTED_PARITY_ERROR_RESET_VAL 0
#define TRIO_PCIE_EP_STATUS__DETECTED_PARITY_ERROR_RMASK 0x1
#define TRIO_PCIE_EP_STATUS__DETECTED_PARITY_ERROR_MASK  0x8000
#define TRIO_PCIE_EP_STATUS__DETECTED_PARITY_ERROR_FIELD 15,15


/* Subsystem ID and Subsystem Vendor ID Register. */
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID 0x002c

#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_VEN_ID_SHIFT 0
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_VEN_ID_WIDTH 16
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_VEN_ID_RESET_VAL 0
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_VEN_ID_RMASK 0xffff
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_VEN_ID_MASK  0xffff
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_VEN_ID_FIELD 0,15

#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_ID_SHIFT 16
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_ID_WIDTH 16
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_ID_RESET_VAL 0
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_ID_RMASK 0xffff
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_ID_MASK  0xffff0000
#define TRIO_PCIE_EP_SUBSYS_ID_SUBSYS_VEN_ID__SUBSYS_ID_FIELD 16,31


/* Supported Page Sizes. */
#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES 0x018c

#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES__SUP_PG_SIZE_SHIFT 0
#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES__SUP_PG_SIZE_WIDTH 32
#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES__SUP_PG_SIZE_RESET_VAL 0
#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES__SUP_PG_SIZE_RMASK 0xffffffff
#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES__SUP_PG_SIZE_MASK  0xffffffff
#define TRIO_PCIE_EP_SUPPORTED_PAGE_SIZES__SUP_PG_SIZE_FIELD 0,31


/* Symbol Number Register. */
#define TRIO_PCIE_EP_SYMBOL_NUMBER 0x0718

#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_TS_SYMBOLS_SHIFT 0
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_TS_SYMBOLS_WIDTH 4
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_TS_SYMBOLS_RESET_VAL 10
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_TS_SYMBOLS_RMASK 0xf
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_TS_SYMBOLS_MASK  0xf
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_TS_SYMBOLS_FIELD 0,3

#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_SKP_SYMBOLS_SHIFT 8
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_SKP_SYMBOLS_WIDTH 3
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_SKP_SYMBOLS_RESET_VAL 3
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_SKP_SYMBOLS_RMASK 0x7
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_SKP_SYMBOLS_MASK  0x700
#define TRIO_PCIE_EP_SYMBOL_NUMBER__NUMBER_OF_SKP_SYMBOLS_FIELD 8,10

#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_RPL_SHIFT 14
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_RPL_WIDTH 5
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_RPL_RESET_VAL 0
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_RPL_RMASK 0x1f
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_RPL_MASK  0x7c000
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_RPL_FIELD 14,18

#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_ACK_SHIFT 19
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_ACK_WIDTH 5
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_ACK_RESET_VAL 0
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_ACK_RMASK 0x1f
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_ACK_MASK  0xf80000
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_ACK_FIELD 19,23

#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_FC_SHIFT 24
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_FC_WIDTH 5
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_FC_RESET_VAL 0
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_FC_RMASK 0x1f
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_FC_MASK  0x1f000000
#define TRIO_PCIE_EP_SYMBOL_NUMBER__TMR_MOD_FC_FIELD 24,28

#define TRIO_PCIE_EP_SYMBOL_NUMBER__MAX_FN_SHIFT 29
#define TRIO_PCIE_EP_SYMBOL_NUMBER__MAX_FN_WIDTH 3
#define TRIO_PCIE_EP_SYMBOL_NUMBER__MAX_FN_RESET_VAL 0
#define TRIO_PCIE_EP_SYMBOL_NUMBER__MAX_FN_RMASK 0x7
#define TRIO_PCIE_EP_SYMBOL_NUMBER__MAX_FN_MASK  0xe0000000
#define TRIO_PCIE_EP_SYMBOL_NUMBER__MAX_FN_FIELD 29,31


/* Symbol Timer Register and Filter Mask 1. */
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1 0x071c

#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__SKP_INTERVAL_VALUE_SHIFT 0
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__SKP_INTERVAL_VALUE_WIDTH 11
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__SKP_INTERVAL_VALUE_RESET_VAL 1280
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__SKP_INTERVAL_VALUE_RMASK 0x7ff
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__SKP_INTERVAL_VALUE_MASK  0x7ff
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__SKP_INTERVAL_VALUE_FIELD 0,10

#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__DISABLE_FC_WATCHDOG_TIMER_SHIFT 15
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__DISABLE_FC_WATCHDOG_TIMER_WIDTH 1
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__DISABLE_FC_WATCHDOG_TIMER_RESET_VAL 0
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__DISABLE_FC_WATCHDOG_TIMER_RMASK 0x1
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__DISABLE_FC_WATCHDOG_TIMER_MASK  0x8000
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__DISABLE_FC_WATCHDOG_TIMER_FIELD 15,15

#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__RX_FILT_MASK_SHIFT 16
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__RX_FILT_MASK_WIDTH 16
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__RX_FILT_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__RX_FILT_MASK_RMASK 0xffff
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__RX_FILT_MASK_MASK  0xffff0000
#define TRIO_PCIE_EP_SYMBOL_TIMER_FILTER_MASK_1__RX_FILT_MASK_FIELD 16,31


/* System Page Size. */
#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE 0x0190

#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE__SYSTEM_PAGE_SIZE_SHIFT 0
#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE__SYSTEM_PAGE_SIZE_WIDTH 32
#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE__SYSTEM_PAGE_SIZE_RESET_VAL 1
#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE__SYSTEM_PAGE_SIZE_RMASK 0xffffffff
#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE__SYSTEM_PAGE_SIZE_MASK  0xffffffff
#define TRIO_PCIE_EP_SYSTEM_PAGE_SIZE__SYSTEM_PAGE_SIZE_FIELD 0,31


/* TotalVFs Register. */
#define TRIO_PCIE_EP_TOTALVFS 0x017e

#define TRIO_PCIE_EP_TOTALVFS__TOTALVFS_SHIFT 0
#define TRIO_PCIE_EP_TOTALVFS__TOTALVFS_WIDTH 16
#define TRIO_PCIE_EP_TOTALVFS__TOTALVFS_RESET_VAL 32
#define TRIO_PCIE_EP_TOTALVFS__TOTALVFS_RMASK 0xffff
#define TRIO_PCIE_EP_TOTALVFS__TOTALVFS_MASK  0xffff
#define TRIO_PCIE_EP_TOTALVFS__TOTALVFS_FIELD 0,15


/* Transmit Completion FC Credit Status. */
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS 0x073c

#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__DAT_SHIFT 0
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__DAT_WIDTH 12
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__DAT_RESET_VAL 0
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__DAT_RMASK 0xfff
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__DAT_MASK  0xfff
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__DAT_FIELD 0,11

#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__HDR_SHIFT 12
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__HDR_WIDTH 8
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__HDR_RMASK 0xff
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__HDR_MASK  0xff000
#define TRIO_PCIE_EP_TRANSMIT_COMPLETION_FC_CREDIT_STATUS__HDR_FIELD 12,19


/* Transmit Non-Posted FC Credit Status. */
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS 0x0734

#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__DAT_SHIFT 0
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__DAT_WIDTH 12
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__DAT_RESET_VAL 0
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__DAT_RMASK 0xfff
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__DAT_MASK  0xfff
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__DAT_FIELD 0,11

#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__HDR_SHIFT 12
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__HDR_WIDTH 8
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__HDR_RMASK 0xff
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__HDR_MASK  0xff000
#define TRIO_PCIE_EP_TRANSMIT_NON_POSTED_FC_CREDIT_STATUS__HDR_FIELD 12,19


/* Transmit Posted FC Credit Status. */
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS 0x0734

#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__DAT_SHIFT 0
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__DAT_WIDTH 12
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__DAT_RESET_VAL 0
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__DAT_RMASK 0xfff
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__DAT_MASK  0xfff
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__DAT_FIELD 0,11

#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__HDR_SHIFT 12
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__HDR_WIDTH 8
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__HDR_RMASK 0xff
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__HDR_MASK  0xff000
#define TRIO_PCIE_EP_TRANSMIT_POSTED_FC_CREDIT_STATUS__HDR_FIELD 12,19


/* Uncorrectable Error Mask Register. */
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK 0x0108

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RESERVED_SHIFT 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RESERVED_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RESERVED_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RESERVED_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RESERVED_MASK  0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RESERVED_FIELD 0,0

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__DATA_LINK_PROTOCOL_ERROR_MASK_SHIFT 4
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__DATA_LINK_PROTOCOL_ERROR_MASK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__DATA_LINK_PROTOCOL_ERROR_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__DATA_LINK_PROTOCOL_ERROR_MASK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__DATA_LINK_PROTOCOL_ERROR_MASK_MASK  0x10
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__DATA_LINK_PROTOCOL_ERROR_MASK_FIELD 4,4

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__SURP_DN_SUP_SHIFT 5
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__SURP_DN_SUP_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__SURP_DN_SUP_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__SURP_DN_SUP_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__SURP_DN_SUP_MASK  0x20
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__SURP_DN_SUP_FIELD 5,5

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__POISONED_TLP_MASK_SHIFT 12
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__POISONED_TLP_MASK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__POISONED_TLP_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__POISONED_TLP_MASK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__POISONED_TLP_MASK_MASK  0x1000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__POISONED_TLP_MASK_FIELD 12,12

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__FC_ERR_MSK_SHIFT 13
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__FC_ERR_MSK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__FC_ERR_MSK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__FC_ERR_MSK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__FC_ERR_MSK_MASK  0x2000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__FC_ERR_MSK_FIELD 13,13

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETION_TIMEOUT_MASK_SHIFT 14
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETION_TIMEOUT_MASK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETION_TIMEOUT_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETION_TIMEOUT_MASK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETION_TIMEOUT_MASK_MASK  0x4000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETION_TIMEOUT_MASK_FIELD 14,14

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETER_ABORT_MASK_SHIFT 15
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETER_ABORT_MASK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETER_ABORT_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETER_ABORT_MASK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETER_ABORT_MASK_MASK  0x8000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__COMPLETER_ABORT_MASK_FIELD 15,15

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__UNEXPECTED_COMPLETION_MASK_SHIFT 16
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__UNEXPECTED_COMPLETION_MASK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__UNEXPECTED_COMPLETION_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__UNEXPECTED_COMPLETION_MASK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__UNEXPECTED_COMPLETION_MASK_MASK  0x10000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__UNEXPECTED_COMPLETION_MASK_FIELD 16,16

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RECEIVER_OVERFLOW_MASK_SHIFT 17
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RECEIVER_OVERFLOW_MASK_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RECEIVER_OVERFLOW_MASK_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RECEIVER_OVERFLOW_MASK_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RECEIVER_OVERFLOW_MASK_MASK  0x20000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_MASK__RECEIVER_OVERFLOW_MASK_FIELD 17,17


/* Uncorrectable Error Severity Register. */
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY 0x010c

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RESERVED_SHIFT 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RESERVED_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RESERVED_RESET_VAL 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RESERVED_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RESERVED_MASK  0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RESERVED_FIELD 0,0

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__DL_ERR_SEV_SHIFT 4
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__DL_ERR_SEV_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__DL_ERR_SEV_RESET_VAL 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__DL_ERR_SEV_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__DL_ERR_SEV_MASK  0x10
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__DL_ERR_SEV_FIELD 4,4

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__SDN_ERR_SEV_SHIFT 5
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__SDN_ERR_SEV_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__SDN_ERR_SEV_RESET_VAL 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__SDN_ERR_SEV_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__SDN_ERR_SEV_MASK  0x20
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__SDN_ERR_SEV_FIELD 5,5

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__POISONED_TLP_SEVERITY_SHIFT 12
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__POISONED_TLP_SEVERITY_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__POISONED_TLP_SEVERITY_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__POISONED_TLP_SEVERITY_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__POISONED_TLP_SEVERITY_MASK  0x1000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__POISONED_TLP_SEVERITY_FIELD 12,12

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__FC_ERR_SEV_SHIFT 13
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__FC_ERR_SEV_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__FC_ERR_SEV_RESET_VAL 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__FC_ERR_SEV_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__FC_ERR_SEV_MASK  0x2000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__FC_ERR_SEV_FIELD 13,13

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETION_TIMEOUT_SEVERITY_SHIFT 14
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETION_TIMEOUT_SEVERITY_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETION_TIMEOUT_SEVERITY_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETION_TIMEOUT_SEVERITY_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETION_TIMEOUT_SEVERITY_MASK  0x4000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETION_TIMEOUT_SEVERITY_FIELD 14,14

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETER_ABORT_SEVERITY_SHIFT 15
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETER_ABORT_SEVERITY_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETER_ABORT_SEVERITY_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETER_ABORT_SEVERITY_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETER_ABORT_SEVERITY_MASK  0x8000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__COMPLETER_ABORT_SEVERITY_FIELD 15,15

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UNEXP_CPL_SEV_SHIFT 16
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UNEXP_CPL_SEV_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UNEXP_CPL_SEV_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UNEXP_CPL_SEV_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UNEXP_CPL_SEV_MASK  0x10000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UNEXP_CPL_SEV_FIELD 16,16

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RECEIVER_OVERFLOW_SEVERITY_SHIFT 17
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RECEIVER_OVERFLOW_SEVERITY_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RECEIVER_OVERFLOW_SEVERITY_RESET_VAL 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RECEIVER_OVERFLOW_SEVERITY_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RECEIVER_OVERFLOW_SEVERITY_MASK  0x20000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__RECEIVER_OVERFLOW_SEVERITY_FIELD 17,17

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__MALFORMED_TLP_SEVERITY_SHIFT 18
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__MALFORMED_TLP_SEVERITY_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__MALFORMED_TLP_SEVERITY_RESET_VAL 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__MALFORMED_TLP_SEVERITY_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__MALFORMED_TLP_SEVERITY_MASK  0x40000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__MALFORMED_TLP_SEVERITY_FIELD 18,18

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__ECRC_ERROR_SEVERITY_SHIFT 19
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__ECRC_ERROR_SEVERITY_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__ECRC_ERROR_SEVERITY_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__ECRC_ERROR_SEVERITY_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__ECRC_ERROR_SEVERITY_MASK  0x80000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__ECRC_ERROR_SEVERITY_FIELD 19,19

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UR_SEV_SHIFT 20
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UR_SEV_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UR_SEV_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UR_SEV_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UR_SEV_MASK  0x100000
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_SEVERITY__UR_SEV_FIELD 20,20


/* Uncorrectable Error Status Register. */
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS 0x0104

#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS__PROT_ERR_STS_SHIFT 4
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS__PROT_ERR_STS_WIDTH 1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS__PROT_ERR_STS_RESET_VAL 0
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS__PROT_ERR_STS_RMASK 0x1
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS__PROT_ERR_STS_MASK  0x10
#define TRIO_PCIE_EP_UNCORRECTABLE_ERROR_STATUS__PROT_ERR_STS_FIELD 4,4


/* VC0 Completion Buffer Depth Control. */
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL 0x07b0

#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__DATA_SHIFT 0
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__DATA_WIDTH 14
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__DATA_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__DATA_RMASK 0x3fff
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__DATA_MASK  0x3fff
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__DATA_FIELD 0,13

#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__HDR_SHIFT 16
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__HDR_WIDTH 10
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__HDR_RMASK 0x3ff
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__HDR_MASK  0x3ff0000
#define TRIO_PCIE_EP_VC0_COMPLETION_BUF_DEPTH_CONTROL__HDR_FIELD 16,25


/* VC0 Completion Receive Queue Control. */
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL 0x0750

#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__DAT_SHIFT 0
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__DAT_WIDTH 12
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__DAT_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__DAT_RMASK 0xfff
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__DAT_MASK  0xfff
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__DAT_FIELD 0,11

#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__HDR_SHIFT 12
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__HDR_WIDTH 8
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__HDR_RMASK 0xff
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__HDR_MASK  0xff000
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__HDR_FIELD 12,19

#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_SHIFT 21
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_WIDTH 3
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_RMASK 0x7
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_MASK  0xe00000
#define TRIO_PCIE_EP_VC0_COMPLETION_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_FIELD 21,23


/* VC0 Non-Posted Buffer Depth Control. */
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL 0x07ac

#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__DATA_SHIFT 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__DATA_WIDTH 14
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__DATA_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__DATA_RMASK 0x3fff
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__DATA_MASK  0x3fff
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__DATA_FIELD 0,13

#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__HDR_SHIFT 16
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__HDR_WIDTH 10
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__HDR_RMASK 0x3ff
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__HDR_MASK  0x3ff0000
#define TRIO_PCIE_EP_VC0_NON_POSTED_BUF_DEPTH_CONTROL__HDR_FIELD 16,25


/* VC0 Non-Posted Receive Queue Control. */
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL 0x074c

#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__DAT_SHIFT 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__DAT_WIDTH 12
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__DAT_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__DAT_RMASK 0xfff
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__DAT_MASK  0xfff
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__DAT_FIELD 0,11

#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__HDR_SHIFT 12
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__HDR_WIDTH 8
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__HDR_RMASK 0xff
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__HDR_MASK  0xff000
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__HDR_FIELD 12,19

#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_SHIFT 21
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_WIDTH 3
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_RMASK 0x7
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_MASK  0xe00000
#define TRIO_PCIE_EP_VC0_NON_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_FIELD 21,23


/* VC0 Posted Buffer Depth Control. */
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL 0x07a8

#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__DATA_SHIFT 0
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__DATA_WIDTH 14
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__DATA_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__DATA_RMASK 0x3fff
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__DATA_MASK  0x3fff
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__DATA_FIELD 0,13

#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__HDR_SHIFT 16
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__HDR_WIDTH 10
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__HDR_RMASK 0x3ff
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__HDR_MASK  0x3ff0000
#define TRIO_PCIE_EP_VC0_POSTED_BUF_DEPTH_CONTROL__HDR_FIELD 16,25


/* VC0 Posted Receive Queue Control. */
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL 0x0748

#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__DAT_SHIFT 0
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__DAT_WIDTH 12
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__DAT_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__DAT_RMASK 0xfff
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__DAT_MASK  0xfff
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__DAT_FIELD 0,11

#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__HDR_SHIFT 12
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__HDR_WIDTH 8
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__HDR_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__HDR_RMASK 0xff
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__HDR_MASK  0xff000
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__HDR_FIELD 12,19

#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_SHIFT 21
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_WIDTH 3
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_RMASK 0x7
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_MASK  0xe00000
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__QUEUE_MODE_FIELD 21,23

#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__TLP_ORDERING_SHIFT 30
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__TLP_ORDERING_WIDTH 1
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__TLP_ORDERING_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__TLP_ORDERING_RMASK 0x1
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__TLP_ORDERING_MASK  0x40000000
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__TLP_ORDERING_FIELD 30,30

#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__VC_ORDERING_SHIFT 31
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__VC_ORDERING_WIDTH 1
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__VC_ORDERING_RESET_VAL 0
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__VC_ORDERING_RMASK 0x1
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__VC_ORDERING_MASK  0x80000000
#define TRIO_PCIE_EP_VC0_POSTED_RECEIVE_QUEUE_CONTROL__VC_ORDERING_FIELD 31,31


/* VC Extended Capability Header. */
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR 0x0140

#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__ID_SHIFT 0
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__ID_WIDTH 16
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__ID_RESET_VAL 2
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__ID_RMASK 0xffff
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__ID_MASK  0xffff
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__ID_FIELD 0,15

#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__CAP_VERSION_SHIFT 16
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__CAP_VERSION_WIDTH 4
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__CAP_VERSION_RESET_VAL 1
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__CAP_VERSION_RMASK 0xf
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__CAP_VERSION_MASK  0xf0000
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__CAP_VERSION_FIELD 16,19

#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__NEXT_CAP_OFFSET_SHIFT 20
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__NEXT_CAP_OFFSET_WIDTH 12
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__NEXT_CAP_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__NEXT_CAP_OFFSET_RMASK 0xfff
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__NEXT_CAP_OFFSET_MASK  0xfff00000
#define TRIO_PCIE_EP_VC_EXT_CAP_HDR__NEXT_CAP_OFFSET_FIELD 20,31


/* VC Resource Capability Register (0). */
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0 0x0150

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_CAP_SHIFT 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_CAP_WIDTH 8
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_CAP_RMASK 0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_CAP_MASK  0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_CAP_FIELD 0,7

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__UNDEFINED_FOR_PCI_EXPRESS_1_1_SHIFT 14
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__UNDEFINED_FOR_PCI_EXPRESS_1_1_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__UNDEFINED_FOR_PCI_EXPRESS_1_1_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__UNDEFINED_FOR_PCI_EXPRESS_1_1_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__UNDEFINED_FOR_PCI_EXPRESS_1_1_MASK  0x4000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__UNDEFINED_FOR_PCI_EXPRESS_1_1_FIELD 14,14

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__REJECT_SNOOP_TRANSACTIONS_SHIFT 15
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__REJECT_SNOOP_TRANSACTIONS_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__REJECT_SNOOP_TRANSACTIONS_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__REJECT_SNOOP_TRANSACTIONS_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__REJECT_SNOOP_TRANSACTIONS_MASK  0x8000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__REJECT_SNOOP_TRANSACTIONS_FIELD 15,15

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__MAXIMUM_TIME_SLOTS_SHIFT 16
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__MAXIMUM_TIME_SLOTS_WIDTH 7
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__MAXIMUM_TIME_SLOTS_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__MAXIMUM_TIME_SLOTS_RMASK 0x7f
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__MAXIMUM_TIME_SLOTS_MASK  0x7f0000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__MAXIMUM_TIME_SLOTS_FIELD 16,22

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_TABLE_OFFSET_SHIFT 24
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_TABLE_OFFSET_WIDTH 8
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_TABLE_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_TABLE_OFFSET_RMASK 0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_TABLE_OFFSET_MASK  0xff000000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_0__PORT_ARBITRATION_TABLE_OFFSET_FIELD 24,31


/* VC Resource Capability Register (N). */
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N 0x0158

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_CAP_SHIFT 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_CAP_WIDTH 8
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_CAP_RESET_VAL 1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_CAP_RMASK 0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_CAP_MASK  0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_CAP_FIELD 0,7

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__UNDEFINED_FOR_PCI_EXPRESS_1_1_SHIFT 14
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__UNDEFINED_FOR_PCI_EXPRESS_1_1_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__UNDEFINED_FOR_PCI_EXPRESS_1_1_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__UNDEFINED_FOR_PCI_EXPRESS_1_1_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__UNDEFINED_FOR_PCI_EXPRESS_1_1_MASK  0x4000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__UNDEFINED_FOR_PCI_EXPRESS_1_1_FIELD 14,14

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__REJECT_SNOOP_TRANSACTIONS_SHIFT 15
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__REJECT_SNOOP_TRANSACTIONS_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__REJECT_SNOOP_TRANSACTIONS_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__REJECT_SNOOP_TRANSACTIONS_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__REJECT_SNOOP_TRANSACTIONS_MASK  0x8000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__REJECT_SNOOP_TRANSACTIONS_FIELD 15,15

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__MAXIMUM_TIME_SLOTS_SHIFT 16
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__MAXIMUM_TIME_SLOTS_WIDTH 7
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__MAXIMUM_TIME_SLOTS_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__MAXIMUM_TIME_SLOTS_RMASK 0x7f
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__MAXIMUM_TIME_SLOTS_MASK  0x7f0000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__MAXIMUM_TIME_SLOTS_FIELD 16,22

#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_TABLE_OFFSET_SHIFT 24
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_TABLE_OFFSET_WIDTH 8
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_TABLE_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_TABLE_OFFSET_RMASK 0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_TABLE_OFFSET_MASK  0xff000000
#define TRIO_PCIE_EP_VC_RESOURCE_CAP_N__PORT_ARBITRATION_TABLE_OFFSET_FIELD 24,31


/* VC Resource Control Register (0). */
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0 0x0150

#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__TC_VC_MAP_SHIFT 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__TC_VC_MAP_WIDTH 8
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__TC_VC_MAP_RESET_VAL 255
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__TC_VC_MAP_RMASK 0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__TC_VC_MAP_MASK  0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__TC_VC_MAP_FIELD 0,7

#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__LOAD_PORT_ARBITRATION_TABLE_SHIFT 16
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__LOAD_PORT_ARBITRATION_TABLE_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__LOAD_PORT_ARBITRATION_TABLE_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__LOAD_PORT_ARBITRATION_TABLE_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__LOAD_PORT_ARBITRATION_TABLE_MASK  0x10000
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__LOAD_PORT_ARBITRATION_TABLE_FIELD 16,16

#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__PORT_ARBITRATION_SELECT_SHIFT 17
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__PORT_ARBITRATION_SELECT_WIDTH 3
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__PORT_ARBITRATION_SELECT_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__PORT_ARBITRATION_SELECT_RMASK 0x7
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__PORT_ARBITRATION_SELECT_MASK  0xe0000
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__PORT_ARBITRATION_SELECT_FIELD 17,19

#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ID_SHIFT 24
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ID_WIDTH 3
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ID_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ID_RMASK 0x7
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ID_MASK  0x7000000
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ID_FIELD 24,26

#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ENABLE_SHIFT 31
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ENABLE_RESET_VAL 1
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ENABLE_MASK  0x80000000
#define TRIO_PCIE_EP_VC_RESOURCE_CTL0__VC_ENABLE_FIELD 31,31


/* VC Resource Control Register (N). */
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN 0x0158

#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__TC_VC_MAP_SHIFT 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__TC_VC_MAP_WIDTH 8
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__TC_VC_MAP_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__TC_VC_MAP_RMASK 0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__TC_VC_MAP_MASK  0xff
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__TC_VC_MAP_FIELD 0,7

#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__LOAD_PORT_ARBITRATION_TABLE_SHIFT 16
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__LOAD_PORT_ARBITRATION_TABLE_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__LOAD_PORT_ARBITRATION_TABLE_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__LOAD_PORT_ARBITRATION_TABLE_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__LOAD_PORT_ARBITRATION_TABLE_MASK  0x10000
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__LOAD_PORT_ARBITRATION_TABLE_FIELD 16,16

#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__PORT_ARBITRATION_SELECT_SHIFT 17
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__PORT_ARBITRATION_SELECT_WIDTH 3
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__PORT_ARBITRATION_SELECT_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__PORT_ARBITRATION_SELECT_RMASK 0x7
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__PORT_ARBITRATION_SELECT_MASK  0xe0000
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__PORT_ARBITRATION_SELECT_FIELD 17,19

#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ID_SHIFT 24
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ID_WIDTH 3
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ID_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ID_RMASK 0x7
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ID_MASK  0x7000000
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ID_FIELD 24,26

#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ENABLE_SHIFT 31
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ENABLE_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ENABLE_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ENABLE_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ENABLE_MASK  0x80000000
#define TRIO_PCIE_EP_VC_RESOURCE_CTLN__VC_ENABLE_FIELD 31,31


/* VC Resource Status Register (0). */
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0 0x0150

#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__PORT_ARBITRATION_TABLE_STATUS_SHIFT 16
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__PORT_ARBITRATION_TABLE_STATUS_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__PORT_ARBITRATION_TABLE_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__PORT_ARBITRATION_TABLE_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__PORT_ARBITRATION_TABLE_STATUS_MASK  0x10000
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__PORT_ARBITRATION_TABLE_STATUS_FIELD 16,16

#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__VC_NEGOTIATION_PENDING_SHIFT 17
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__VC_NEGOTIATION_PENDING_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__VC_NEGOTIATION_PENDING_RESET_VAL 1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__VC_NEGOTIATION_PENDING_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__VC_NEGOTIATION_PENDING_MASK  0x20000
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_0__VC_NEGOTIATION_PENDING_FIELD 17,17


/* VC Resource Status Register (N). */
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N 0x0158

#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__ARBITRATION_TABLE_STATUS_SHIFT 16
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__ARBITRATION_TABLE_STATUS_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__ARBITRATION_TABLE_STATUS_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__ARBITRATION_TABLE_STATUS_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__ARBITRATION_TABLE_STATUS_MASK  0x10000
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__ARBITRATION_TABLE_STATUS_FIELD 16,16

#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__VC_NEGOTIATION_PENDING_SHIFT 17
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__VC_NEGOTIATION_PENDING_WIDTH 1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__VC_NEGOTIATION_PENDING_RESET_VAL 0
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__VC_NEGOTIATION_PENDING_RMASK 0x1
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__VC_NEGOTIATION_PENDING_MASK  0x20000
#define TRIO_PCIE_EP_VC_RESOURCE_STATUS_N__VC_NEGOTIATION_PENDING_FIELD 17,17


/* VF ARI Capability Register. */
#define TRIO_PCIE_EP_VF_ARI_CAP 0x0104

#define TRIO_PCIE_EP_VF_ARI_CAP__MFVC_CAP_SHIFT 0
#define TRIO_PCIE_EP_VF_ARI_CAP__MFVC_CAP_WIDTH 1
#define TRIO_PCIE_EP_VF_ARI_CAP__MFVC_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CAP__MFVC_CAP_RMASK 0x1
#define TRIO_PCIE_EP_VF_ARI_CAP__MFVC_CAP_MASK  0x1
#define TRIO_PCIE_EP_VF_ARI_CAP__MFVC_CAP_FIELD 0,0

#define TRIO_PCIE_EP_VF_ARI_CAP__ACS_CAP_SHIFT 1
#define TRIO_PCIE_EP_VF_ARI_CAP__ACS_CAP_WIDTH 1
#define TRIO_PCIE_EP_VF_ARI_CAP__ACS_CAP_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CAP__ACS_CAP_RMASK 0x1
#define TRIO_PCIE_EP_VF_ARI_CAP__ACS_CAP_MASK  0x2
#define TRIO_PCIE_EP_VF_ARI_CAP__ACS_CAP_FIELD 1,1

#define TRIO_PCIE_EP_VF_ARI_CAP__NEXT_FUNCTION_NUMBER_SHIFT 8
#define TRIO_PCIE_EP_VF_ARI_CAP__NEXT_FUNCTION_NUMBER_WIDTH 8
#define TRIO_PCIE_EP_VF_ARI_CAP__NEXT_FUNCTION_NUMBER_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CAP__NEXT_FUNCTION_NUMBER_RMASK 0xff
#define TRIO_PCIE_EP_VF_ARI_CAP__NEXT_FUNCTION_NUMBER_MASK  0xff00
#define TRIO_PCIE_EP_VF_ARI_CAP__NEXT_FUNCTION_NUMBER_FIELD 8,15


/* VF ARI Capability Header. */
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR 0x0100

#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__ID_SHIFT 0
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__ID_WIDTH 16
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__ID_RESET_VAL 14
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__ID_RMASK 0xffff
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__ID_MASK  0xffff
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__ID_FIELD 0,15

#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__CAP_VERSION_SHIFT 16
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__CAP_VERSION_WIDTH 4
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__CAP_VERSION_RESET_VAL 1
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__CAP_VERSION_RMASK 0xf
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__CAP_VERSION_MASK  0xf0000
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__CAP_VERSION_FIELD 16,19

#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__NEXT_SHIFT 20
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__NEXT_WIDTH 12
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__NEXT_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__NEXT_RMASK 0xfff
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__NEXT_MASK  0xfff00000
#define TRIO_PCIE_EP_VF_ARI_CAP_HDR__NEXT_FIELD 20,31


/* VF ARI Control Register. */
#define TRIO_PCIE_EP_VF_ARI_CONTROL 0x0106

#define TRIO_PCIE_EP_VF_ARI_CONTROL__MFVC_ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_ARI_CONTROL__MFVC_ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_ARI_CONTROL__MFVC_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CONTROL__MFVC_ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_ARI_CONTROL__MFVC_ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_ARI_CONTROL__MFVC_ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_ARI_CONTROL__ACS_ENA_SHIFT 1
#define TRIO_PCIE_EP_VF_ARI_CONTROL__ACS_ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_ARI_CONTROL__ACS_ENA_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CONTROL__ACS_ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_ARI_CONTROL__ACS_ENA_MASK  0x2
#define TRIO_PCIE_EP_VF_ARI_CONTROL__ACS_ENA_FIELD 1,1

#define TRIO_PCIE_EP_VF_ARI_CONTROL__FUNCTION_GROUP_SHIFT 4
#define TRIO_PCIE_EP_VF_ARI_CONTROL__FUNCTION_GROUP_WIDTH 3
#define TRIO_PCIE_EP_VF_ARI_CONTROL__FUNCTION_GROUP_RESET_VAL 0
#define TRIO_PCIE_EP_VF_ARI_CONTROL__FUNCTION_GROUP_RMASK 0x7
#define TRIO_PCIE_EP_VF_ARI_CONTROL__FUNCTION_GROUP_MASK  0x70
#define TRIO_PCIE_EP_VF_ARI_CONTROL__FUNCTION_GROUP_FIELD 4,6


/* VF BAR0. */
#define TRIO_PCIE_EP_VF_BAR0 0x0194

#define TRIO_PCIE_EP_VF_BAR0__IO_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR0__IO_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR0__IO_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR0__IO_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR0__IO_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR0__IO_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR0__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_VF_BAR0__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_VF_BAR0__IS_64_BIT_RESET_VAL 1
#define TRIO_PCIE_EP_VF_BAR0__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_VF_BAR0__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_VF_BAR0__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_VF_BAR0__PREF_SHIFT 3
#define TRIO_PCIE_EP_VF_BAR0__PREF_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR0__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR0__PREF_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR0__PREF_MASK  0x8
#define TRIO_PCIE_EP_VF_BAR0__PREF_FIELD 3,3

#define TRIO_PCIE_EP_VF_BAR0__VF_BAR0_SHIFT 4
#define TRIO_PCIE_EP_VF_BAR0__VF_BAR0_WIDTH 28
#define TRIO_PCIE_EP_VF_BAR0__VF_BAR0_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR0__VF_BAR0_RMASK 0xfffffff
#define TRIO_PCIE_EP_VF_BAR0__VF_BAR0_MASK  0xfffffff0
#define TRIO_PCIE_EP_VF_BAR0__VF_BAR0_FIELD 4,31


/*
 * VF Base Address0 Mask Register.
 * VF Base Address0 mask used to size bar0.  This register is write only and
 * is only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_VF_BAR0_MASK 0x0194

#define TRIO_PCIE_EP_VF_BAR0_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR0_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR0_MASK__ENA_RESET_VAL 1
#define TRIO_PCIE_EP_VF_BAR0_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR0_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR0_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR0_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_VF_BAR0_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_VF_BAR0_MASK__MASK_RESET_VAL 4095
#define TRIO_PCIE_EP_VF_BAR0_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_VF_BAR0_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_VF_BAR0_MASK__MASK_FIELD 8,31


/* VF BAR1. */
#define TRIO_PCIE_EP_VF_BAR1 0x0198

#define TRIO_PCIE_EP_VF_BAR1__IO_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR1__IO_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR1__IO_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR1__IO_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR1__IO_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR1__IO_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR1__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_VF_BAR1__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_VF_BAR1__IS_64_BIT_RESET_VAL 1
#define TRIO_PCIE_EP_VF_BAR1__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_VF_BAR1__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_VF_BAR1__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_VF_BAR1__PREF_SHIFT 3
#define TRIO_PCIE_EP_VF_BAR1__PREF_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR1__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR1__PREF_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR1__PREF_MASK  0x8
#define TRIO_PCIE_EP_VF_BAR1__PREF_FIELD 3,3

#define TRIO_PCIE_EP_VF_BAR1__VF_BAR1_SHIFT 4
#define TRIO_PCIE_EP_VF_BAR1__VF_BAR1_WIDTH 28
#define TRIO_PCIE_EP_VF_BAR1__VF_BAR1_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR1__VF_BAR1_RMASK 0xfffffff
#define TRIO_PCIE_EP_VF_BAR1__VF_BAR1_MASK  0xfffffff0
#define TRIO_PCIE_EP_VF_BAR1__VF_BAR1_FIELD 4,31


/*
 * VF Base Address1 Mask Register.
 * VF Base Address1 mask used to size bar1.  This register is write only and
 * is only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_VF_BAR1_MASK 0x0198

#define TRIO_PCIE_EP_VF_BAR1_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR1_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR1_MASK__ENA_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR1_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR1_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR1_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR1_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_VF_BAR1_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_VF_BAR1_MASK__MASK_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR1_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_VF_BAR1_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_VF_BAR1_MASK__MASK_FIELD 8,31


/* VF BAR2. */
#define TRIO_PCIE_EP_VF_BAR2 0x019c

#define TRIO_PCIE_EP_VF_BAR2__IO_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR2__IO_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR2__IO_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR2__IO_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR2__IO_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR2__IO_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR2__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_VF_BAR2__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_VF_BAR2__IS_64_BIT_RESET_VAL 1
#define TRIO_PCIE_EP_VF_BAR2__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_VF_BAR2__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_VF_BAR2__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_VF_BAR2__PREF_SHIFT 3
#define TRIO_PCIE_EP_VF_BAR2__PREF_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR2__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR2__PREF_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR2__PREF_MASK  0x8
#define TRIO_PCIE_EP_VF_BAR2__PREF_FIELD 3,3

#define TRIO_PCIE_EP_VF_BAR2__VF_BAR2_SHIFT 4
#define TRIO_PCIE_EP_VF_BAR2__VF_BAR2_WIDTH 28
#define TRIO_PCIE_EP_VF_BAR2__VF_BAR2_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR2__VF_BAR2_RMASK 0xfffffff
#define TRIO_PCIE_EP_VF_BAR2__VF_BAR2_MASK  0xfffffff0
#define TRIO_PCIE_EP_VF_BAR2__VF_BAR2_FIELD 4,31


/*
 * VF Base Address2 Mask Register.
 * VF Base Address2 mask used to size bar2.  This register is write only and
 * is only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_VF_BAR2_MASK 0x019c

#define TRIO_PCIE_EP_VF_BAR2_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR2_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR2_MASK__ENA_RESET_VAL 1
#define TRIO_PCIE_EP_VF_BAR2_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR2_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR2_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR2_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_VF_BAR2_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_VF_BAR2_MASK__MASK_RESET_VAL 131071
#define TRIO_PCIE_EP_VF_BAR2_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_VF_BAR2_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_VF_BAR2_MASK__MASK_FIELD 8,31


/* VF BAR3. */
#define TRIO_PCIE_EP_VF_BAR3 0x01a0

#define TRIO_PCIE_EP_VF_BAR3__IO_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR3__IO_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR3__IO_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR3__IO_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR3__IO_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR3__IO_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR3__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_VF_BAR3__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_VF_BAR3__IS_64_BIT_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR3__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_VF_BAR3__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_VF_BAR3__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_VF_BAR3__PREF_SHIFT 3
#define TRIO_PCIE_EP_VF_BAR3__PREF_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR3__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR3__PREF_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR3__PREF_MASK  0x8
#define TRIO_PCIE_EP_VF_BAR3__PREF_FIELD 3,3

#define TRIO_PCIE_EP_VF_BAR3__VF_BAR3_SHIFT 4
#define TRIO_PCIE_EP_VF_BAR3__VF_BAR3_WIDTH 28
#define TRIO_PCIE_EP_VF_BAR3__VF_BAR3_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR3__VF_BAR3_RMASK 0xfffffff
#define TRIO_PCIE_EP_VF_BAR3__VF_BAR3_MASK  0xfffffff0
#define TRIO_PCIE_EP_VF_BAR3__VF_BAR3_FIELD 4,31


/*
 * VF Base Address3 Mask Register.
 * VF Base Address3 mask used to size bar3.  This register is write only and
 * is only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_VF_BAR3_MASK 0x01a0

#define TRIO_PCIE_EP_VF_BAR3_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR3_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR3_MASK__ENA_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR3_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR3_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR3_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR3_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_VF_BAR3_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_VF_BAR3_MASK__MASK_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR3_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_VF_BAR3_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_VF_BAR3_MASK__MASK_FIELD 8,31


/* VF BAR4. */
#define TRIO_PCIE_EP_VF_BAR4 0x01a4

#define TRIO_PCIE_EP_VF_BAR4__IO_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR4__IO_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR4__IO_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR4__IO_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR4__IO_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR4__IO_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR4__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_VF_BAR4__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_VF_BAR4__IS_64_BIT_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR4__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_VF_BAR4__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_VF_BAR4__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_VF_BAR4__PREF_SHIFT 3
#define TRIO_PCIE_EP_VF_BAR4__PREF_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR4__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR4__PREF_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR4__PREF_MASK  0x8
#define TRIO_PCIE_EP_VF_BAR4__PREF_FIELD 3,3

#define TRIO_PCIE_EP_VF_BAR4__VF_BAR4_SHIFT 4
#define TRIO_PCIE_EP_VF_BAR4__VF_BAR4_WIDTH 28
#define TRIO_PCIE_EP_VF_BAR4__VF_BAR4_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR4__VF_BAR4_RMASK 0xfffffff
#define TRIO_PCIE_EP_VF_BAR4__VF_BAR4_MASK  0xfffffff0
#define TRIO_PCIE_EP_VF_BAR4__VF_BAR4_FIELD 4,31


/*
 * VF Base Address4 Mask Register.
 * VF Base Address4 mask used to size bar4.  This register is write only and
 * is only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_VF_BAR4_MASK 0x01a4

#define TRIO_PCIE_EP_VF_BAR4_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR4_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR4_MASK__ENA_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR4_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR4_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR4_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR4_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_VF_BAR4_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_VF_BAR4_MASK__MASK_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR4_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_VF_BAR4_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_VF_BAR4_MASK__MASK_FIELD 8,31


/* VF BAR5. */
#define TRIO_PCIE_EP_VF_BAR5 0x01a8

#define TRIO_PCIE_EP_VF_BAR5__IO_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR5__IO_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR5__IO_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR5__IO_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR5__IO_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR5__IO_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR5__IS_64_BIT_SHIFT 1
#define TRIO_PCIE_EP_VF_BAR5__IS_64_BIT_WIDTH 2
#define TRIO_PCIE_EP_VF_BAR5__IS_64_BIT_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR5__IS_64_BIT_RMASK 0x3
#define TRIO_PCIE_EP_VF_BAR5__IS_64_BIT_MASK  0x6
#define TRIO_PCIE_EP_VF_BAR5__IS_64_BIT_FIELD 1,2

#define TRIO_PCIE_EP_VF_BAR5__PREF_SHIFT 3
#define TRIO_PCIE_EP_VF_BAR5__PREF_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR5__PREF_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR5__PREF_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR5__PREF_MASK  0x8
#define TRIO_PCIE_EP_VF_BAR5__PREF_FIELD 3,3

#define TRIO_PCIE_EP_VF_BAR5__VF_BAR5_SHIFT 4
#define TRIO_PCIE_EP_VF_BAR5__VF_BAR5_WIDTH 28
#define TRIO_PCIE_EP_VF_BAR5__VF_BAR5_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR5__VF_BAR5_RMASK 0xfffffff
#define TRIO_PCIE_EP_VF_BAR5__VF_BAR5_MASK  0xfffffff0
#define TRIO_PCIE_EP_VF_BAR5__VF_BAR5_FIELD 4,31


/*
 * VF Base Address5 Mask Register.
 * VF Base Address5 mask used to size bar5.  This register is write only and
 * is only accessible via the MAC_PROTECTED register space.
 */
#define TRIO_PCIE_EP_VF_BAR5_MASK 0x01a8

#define TRIO_PCIE_EP_VF_BAR5_MASK__ENA_SHIFT 0
#define TRIO_PCIE_EP_VF_BAR5_MASK__ENA_WIDTH 1
#define TRIO_PCIE_EP_VF_BAR5_MASK__ENA_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR5_MASK__ENA_RMASK 0x1
#define TRIO_PCIE_EP_VF_BAR5_MASK__ENA_MASK  0x1
#define TRIO_PCIE_EP_VF_BAR5_MASK__ENA_FIELD 0,0

#define TRIO_PCIE_EP_VF_BAR5_MASK__MASK_SHIFT 8
#define TRIO_PCIE_EP_VF_BAR5_MASK__MASK_WIDTH 24
#define TRIO_PCIE_EP_VF_BAR5_MASK__MASK_RESET_VAL 0
#define TRIO_PCIE_EP_VF_BAR5_MASK__MASK_RMASK 0xffffff
#define TRIO_PCIE_EP_VF_BAR5_MASK__MASK_MASK  0xffffff00
#define TRIO_PCIE_EP_VF_BAR5_MASK__MASK_FIELD 8,31


/* VF Device ID. */
#define TRIO_PCIE_EP_VF_DEVICE_ID 0x018a

#define TRIO_PCIE_EP_VF_DEVICE_ID__VAL_SHIFT 0
#define TRIO_PCIE_EP_VF_DEVICE_ID__VAL_WIDTH 16
#define TRIO_PCIE_EP_VF_DEVICE_ID__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_VF_DEVICE_ID__VAL_RMASK 0xffff
#define TRIO_PCIE_EP_VF_DEVICE_ID__VAL_MASK  0xffff
#define TRIO_PCIE_EP_VF_DEVICE_ID__VAL_FIELD 0,15


/* VF Migration State. */
#define TRIO_PCIE_EP_VF_MIGRATION_STATE 0x01ac

#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_BIR_SHIFT 0
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_BIR_WIDTH 3
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_BIR_RESET_VAL 0
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_BIR_RMASK 0x7
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_BIR_MASK  0x7
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_BIR_FIELD 0,2

#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_OFFSET_SHIFT 3
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_OFFSET_WIDTH 29
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_OFFSET_RESET_VAL 0
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_OFFSET_RMASK 0x1fffffff
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_OFFSET_MASK  0xfffffff8
#define TRIO_PCIE_EP_VF_MIGRATION_STATE__VF_MIGRATION_STATE_OFFSET_FIELD 3,31


/* VF Stride. */
#define TRIO_PCIE_EP_VF_STRIDE 0x0186

#define TRIO_PCIE_EP_VF_STRIDE__VAL_SHIFT 0
#define TRIO_PCIE_EP_VF_STRIDE__VAL_WIDTH 16
#define TRIO_PCIE_EP_VF_STRIDE__VAL_RESET_VAL 0
#define TRIO_PCIE_EP_VF_STRIDE__VAL_RMASK 0xffff
#define TRIO_PCIE_EP_VF_STRIDE__VAL_MASK  0xffff
#define TRIO_PCIE_EP_VF_STRIDE__VAL_FIELD 0,15


/* VPD Control and Capabilities Register. */
#define TRIO_PCIE_EP_VPD_CTLCAP 0x00d0

#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_CAP_ID_SHIFT 8
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_CAP_ID_WIDTH 8
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_CAP_ID_RESET_VAL 0
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_CAP_ID_RMASK 0xff
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_CAP_ID_MASK  0xff00
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_CAP_ID_FIELD 8,15

#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_ADDR_SHIFT 16
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_ADDR_WIDTH 15
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_ADDR_RESET_VAL 0
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_ADDR_RMASK 0x7fff
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_ADDR_MASK  0x7fff0000
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_ADDR_FIELD 16,30

#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_FLAG_SHIFT 31
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_FLAG_WIDTH 1
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_FLAG_RESET_VAL 0
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_FLAG_RMASK 0x1
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_FLAG_MASK  0x80000000
#define TRIO_PCIE_EP_VPD_CTLCAP__VPD_FLAG_FIELD 31,31


/* VPD Data Register. */
#define TRIO_PCIE_EP_VPD_DATA 0x00d4

#define TRIO_PCIE_EP_VPD_DATA__VPD_DATA_SHIFT 0
#define TRIO_PCIE_EP_VPD_DATA__VPD_DATA_WIDTH 32
#define TRIO_PCIE_EP_VPD_DATA__VPD_DATA_RESET_VAL 0
#define TRIO_PCIE_EP_VPD_DATA__VPD_DATA_RMASK 0xffffffff
#define TRIO_PCIE_EP_VPD_DATA__VPD_DATA_MASK  0xffffffff
#define TRIO_PCIE_EP_VPD_DATA__VPD_DATA_FIELD 0,31



#endif /* !defined(__ARCH_TRIO_PCIE_EP_DEF_H__) */
