Fitter report for clock
Fri Dec 03 15:09:26 2021
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. Bidir Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Output Pin Default Load For Reported TCO
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_m8g1:auto_generated|ALTSYNCRAM
 30. |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_bhf1:auto_generated|ALTSYNCRAM
 31. |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_l872:auto_generated|ALTSYNCRAM
 32. |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_iaf1:auto_generated|ALTSYNCRAM
 33. |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_haf1:auto_generated|ALTSYNCRAM
 34. |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_hsf1:auto_generated|ALTSYNCRAM
 35. Fitter DSP Block Usage Summary
 36. DSP Block Details
 37. Interconnect Usage Summary
 38. LAB Logic Elements
 39. LAB-wide Signals
 40. LAB Signals Sourced
 41. LAB Signals Sourced Out
 42. LAB Distinct Inputs
 43. I/O Rules Summary
 44. I/O Rules Details
 45. I/O Rules Matrix
 46. Fitter Device Options
 47. Operating Settings and Conditions
 48. Estimated Delay Added for Hold Timing
 49. Advanced Data - General
 50. Advanced Data - Placement Preparation
 51. Advanced Data - Placement
 52. Advanced Data - Routing
 53. Fitter Messages
 54. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Dec 03 15:09:26 2021    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; clock                                    ;
; Top-level Entity Name              ; clock                                    ;
; Family                             ; Cyclone III                              ;
; Device                             ; EP3C55F484I7                             ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,777 / 55,856 ( 7 % )                   ;
;     Total combinational functions  ; 3,391 / 55,856 ( 6 % )                   ;
;     Dedicated logic registers      ; 2,148 / 55,856 ( 4 % )                   ;
; Total registers                    ; 2288                                     ;
; Total pins                         ; 129 / 328 ( 39 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 64,896 / 2,396,160 ( 3 % )               ;
; Embedded Multiplier 9-bit elements ; 4 / 312 ( 1 % )                          ;
; Total PLLs                         ; 1 / 4 ( 25 % )                           ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP3C55F484I7        ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                   ;
; Synchronizer Identification                                        ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  25.0%      ;
;     3-4 processors         ;  15.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; sdram_clk           ; Missing drive strength and slew rate ;
; sdram_nCAS          ; Missing drive strength and slew rate ;
; sdram_CKE           ; Missing drive strength and slew rate ;
; sdram_nRAS          ; Missing drive strength and slew rate ;
; sdram_nWE           ; Missing drive strength and slew rate ;
; sdram_nCS           ; Missing drive strength and slew rate ;
; flash_nRE           ; Missing drive strength and slew rate ;
; flash_nCS           ; Missing drive strength and slew rate ;
; flash_nWE           ; Missing drive strength and slew rate ;
; tft_lcd_nrd         ; Missing drive strength and slew rate ;
; tft_lcd_nrst        ; Missing drive strength and slew rate ;
; tft_lcd_nwr         ; Missing drive strength and slew rate ;
; tft_lcd_rs          ; Missing drive strength and slew rate ;
; col[3]              ; Missing drive strength and slew rate ;
; col[2]              ; Missing drive strength and slew rate ;
; col[1]              ; Missing drive strength and slew rate ;
; col[0]              ; Missing drive strength and slew rate ;
; flash_addr[21]      ; Missing drive strength and slew rate ;
; flash_addr[20]      ; Missing drive strength and slew rate ;
; flash_addr[19]      ; Missing drive strength and slew rate ;
; flash_addr[18]      ; Missing drive strength and slew rate ;
; flash_addr[17]      ; Missing drive strength and slew rate ;
; flash_addr[16]      ; Missing drive strength and slew rate ;
; flash_addr[15]      ; Missing drive strength and slew rate ;
; flash_addr[14]      ; Missing drive strength and slew rate ;
; flash_addr[13]      ; Missing drive strength and slew rate ;
; flash_addr[12]      ; Missing drive strength and slew rate ;
; flash_addr[11]      ; Missing drive strength and slew rate ;
; flash_addr[10]      ; Missing drive strength and slew rate ;
; flash_addr[9]       ; Missing drive strength and slew rate ;
; flash_addr[8]       ; Missing drive strength and slew rate ;
; flash_addr[7]       ; Missing drive strength and slew rate ;
; flash_addr[6]       ; Missing drive strength and slew rate ;
; flash_addr[5]       ; Missing drive strength and slew rate ;
; flash_addr[4]       ; Missing drive strength and slew rate ;
; flash_addr[3]       ; Missing drive strength and slew rate ;
; flash_addr[2]       ; Missing drive strength and slew rate ;
; flash_addr[1]       ; Missing drive strength and slew rate ;
; flash_addr[0]       ; Missing drive strength and slew rate ;
; led[7]              ; Missing drive strength and slew rate ;
; led[6]              ; Missing drive strength and slew rate ;
; led[5]              ; Missing drive strength and slew rate ;
; led[4]              ; Missing drive strength and slew rate ;
; led[3]              ; Missing drive strength and slew rate ;
; led[2]              ; Missing drive strength and slew rate ;
; led[1]              ; Missing drive strength and slew rate ;
; led[0]              ; Missing drive strength and slew rate ;
; row[15]             ; Missing drive strength and slew rate ;
; row[14]             ; Missing drive strength and slew rate ;
; row[13]             ; Missing drive strength and slew rate ;
; row[12]             ; Missing drive strength and slew rate ;
; row[11]             ; Missing drive strength and slew rate ;
; row[10]             ; Missing drive strength and slew rate ;
; row[9]              ; Missing drive strength and slew rate ;
; row[8]              ; Missing drive strength and slew rate ;
; row[7]              ; Missing drive strength and slew rate ;
; row[6]              ; Missing drive strength and slew rate ;
; row[5]              ; Missing drive strength and slew rate ;
; row[4]              ; Missing drive strength and slew rate ;
; row[3]              ; Missing drive strength and slew rate ;
; row[2]              ; Missing drive strength and slew rate ;
; row[1]              ; Missing drive strength and slew rate ;
; row[0]              ; Missing drive strength and slew rate ;
; sdram_addr[11]      ; Missing drive strength and slew rate ;
; sdram_addr[10]      ; Missing drive strength and slew rate ;
; sdram_addr[9]       ; Missing drive strength and slew rate ;
; sdram_addr[8]       ; Missing drive strength and slew rate ;
; sdram_addr[7]       ; Missing drive strength and slew rate ;
; sdram_addr[6]       ; Missing drive strength and slew rate ;
; sdram_addr[5]       ; Missing drive strength and slew rate ;
; sdram_addr[4]       ; Missing drive strength and slew rate ;
; sdram_addr[3]       ; Missing drive strength and slew rate ;
; sdram_addr[2]       ; Missing drive strength and slew rate ;
; sdram_addr[1]       ; Missing drive strength and slew rate ;
; sdram_addr[0]       ; Missing drive strength and slew rate ;
; sdram_ba[1]         ; Missing drive strength and slew rate ;
; sdram_ba[0]         ; Missing drive strength and slew rate ;
; sdram_DQM[1]        ; Missing drive strength and slew rate ;
; sdram_DQM[0]        ; Missing drive strength and slew rate ;
; tft_lcd_data[7]     ; Missing drive strength and slew rate ;
; tft_lcd_data[6]     ; Missing drive strength and slew rate ;
; tft_lcd_data[5]     ; Missing drive strength and slew rate ;
; tft_lcd_data[4]     ; Missing drive strength and slew rate ;
; tft_lcd_data[3]     ; Missing drive strength and slew rate ;
; tft_lcd_data[2]     ; Missing drive strength and slew rate ;
; tft_lcd_data[1]     ; Missing drive strength and slew rate ;
; tft_lcd_data[0]     ; Missing drive strength and slew rate ;
; flash_data[15]      ; Missing drive strength and slew rate ;
; flash_data[14]      ; Missing drive strength and slew rate ;
; flash_data[13]      ; Missing drive strength and slew rate ;
; flash_data[12]      ; Missing drive strength and slew rate ;
; flash_data[11]      ; Missing drive strength and slew rate ;
; flash_data[10]      ; Missing drive strength and slew rate ;
; flash_data[9]       ; Missing drive strength and slew rate ;
; flash_data[8]       ; Missing drive strength and slew rate ;
; flash_data[7]       ; Missing drive strength and slew rate ;
; flash_data[6]       ; Missing drive strength and slew rate ;
; flash_data[5]       ; Missing drive strength and slew rate ;
; flash_data[4]       ; Missing drive strength and slew rate ;
; flash_data[3]       ; Missing drive strength and slew rate ;
; flash_data[2]       ; Missing drive strength and slew rate ;
; flash_data[1]       ; Missing drive strength and slew rate ;
; flash_data[0]       ; Missing drive strength and slew rate ;
; sdram_data[15]      ; Missing drive strength and slew rate ;
; sdram_data[14]      ; Missing drive strength and slew rate ;
; sdram_data[13]      ; Missing drive strength and slew rate ;
; sdram_data[12]      ; Missing drive strength and slew rate ;
; sdram_data[11]      ; Missing drive strength and slew rate ;
; sdram_data[10]      ; Missing drive strength and slew rate ;
; sdram_data[9]       ; Missing drive strength and slew rate ;
; sdram_data[8]       ; Missing drive strength and slew rate ;
; sdram_data[7]       ; Missing drive strength and slew rate ;
; sdram_data[6]       ; Missing drive strength and slew rate ;
; sdram_data[5]       ; Missing drive strength and slew rate ;
; sdram_data[4]       ; Missing drive strength and slew rate ;
; sdram_data[3]       ; Missing drive strength and slew rate ;
; sdram_data[2]       ; Missing drive strength and slew rate ;
; sdram_data[1]       ; Missing drive strength and slew rate ;
; sdram_data[0]       ; Missing drive strength and slew rate ;
; altera_reserved_tdo ; Missing drive strength and slew rate ;
+---------------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                         ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[0]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[0]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[1]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[1]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[2]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[2]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[3]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[3]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[4]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[4]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[4]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[5]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[5]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[5]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[6]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[6]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[6]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[7]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[7]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[7]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[8]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[8]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[8]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[9]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[9]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[9]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[10]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[10]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[10]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[11]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[11]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[11]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[12]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[12]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[12]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[13]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[13]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[13]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[14]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[14]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[14]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[15]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[15]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[15]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[16]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[17]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[18]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[19]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[20]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[21]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[22]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[23]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[24]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[25]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[26]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[27]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[28]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[29]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[30]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src1[31]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAA            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[0]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[0]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[0]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[1]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[1]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[1]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[2]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[2]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[2]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[3]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[3]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[3]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[4]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[4]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[4]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[5]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[5]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[5]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[6]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[6]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[6]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[7]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[7]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[7]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[8]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[8]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[8]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[9]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[9]                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[9]~_Duplicate_1                                                                                      ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[10]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[10]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[10]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[11]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[11]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[11]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[12]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[12]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[12]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[13]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[13]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[13]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[14]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[14]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[14]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[15]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[15]                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_src2[15]~_Duplicate_1                                                                                     ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2                                        ; DATAB            ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|D_bht_data[0]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_hsf1:auto_generated|q_b[0]                                                                                   ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|cpu_0:the_cpu_0|D_bht_data[1]                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_hsf1:auto_generated|q_b[1]                                                                                   ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[0]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[1]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[2]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[3]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[4]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[5]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[6]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|rdata[7]                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[0]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[0]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[1]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[1]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[2]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[2]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[3]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[3]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[4]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[4]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[5]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[5]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[6]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[6]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[7]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[7]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[8]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[8]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[9]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[9]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[10]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[10]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[11]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_addr[11]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_bank[0]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[0]~output                                                                                                                                                                                        ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_bank[1]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_ba[1]~output                                                                                                                                                                                        ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[0]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_nWE~output                                                                                                                                                                                          ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[0]                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[1]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_nCAS~output                                                                                                                                                                                         ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[1]                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[2]~_Duplicate_1                                                                                                                                                    ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_nRAS~output                                                                                                                                                                                         ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[2]                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[3]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_nCS~output                                                                                                                                                                                          ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_cmd[3]                                                                                                    ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[0]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[0]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[0]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[0]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[1]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[1]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[1]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[1]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[2]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[2]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[2]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[2]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[3]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[3]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[3]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[3]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[4]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[4]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[4]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[4]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[5]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[5]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[5]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[5]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[6]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[6]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[6]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[6]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[7]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[7]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[7]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[7]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[8]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[8]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[8]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[8]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[9]                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[9]~_Duplicate_1                                                                                                                                                   ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[9]                                                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[9]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[10]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[10]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[10]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[10]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[11]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[11]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[11]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[11]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[12]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[12]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[12]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[12]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[13]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[13]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[13]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[13]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[14]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[14]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[14]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[14]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[15]                                                                                                  ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|m_data[15]~_Duplicate_1                                                                                                                                                  ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_data[15]                                                                                                  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_data[15]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_dqm[0]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_DQM[0]~output                                                                                                                                                                                       ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|m_dqm[1]                                                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_DQM[1]~output                                                                                                                                                                                       ; I                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[15]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[14]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[13]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[12]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[11]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[10]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[9]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[8]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                                                          ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[7]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                                                         ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[6]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                                                         ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[5]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                                                         ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[4]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                                                         ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[3]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                                                         ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[2]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                            ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                                                                                         ; Q                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[1]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                            ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_data[0]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                            ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[0]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[0]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[1]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[1]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[2]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[2]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[3]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[3]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[4]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[4]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[5]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[5]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[6]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[6]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[7]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[7]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[8]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[8]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[9]                                                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[9]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[10]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[10]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[11]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[11]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[12]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[12]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[13]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[13]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[14]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[14]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|sdram_0:the_sdram_0|za_data[15]                                                                                                 ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_data[15]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[1]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[1]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[2]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[2]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[3]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[3]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[4]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[4]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[5]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[5]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[6]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[6]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[7]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[7]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[8]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[8]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[9]                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[9]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[10]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[10]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[11]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[11]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[12]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[12]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[13]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[13]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[14]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[14]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[15]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[15]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[16]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[16]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[17]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[17]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[18]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[18]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[19]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[19]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[20]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[20]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|address_to_the_cfi_flash_0[21]                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_addr[21]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[15]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[14]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[13]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[12]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[11]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[10]~output                                                                                                                                                                                     ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[9]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[8]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                              ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[7]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                             ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[6]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                             ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[5]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                             ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[4]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                             ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[3]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                             ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[2]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                             ; Q                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[1]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; flash_data[0]~output                                                                                                                                                                                      ; OE               ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[0]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[0]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[1]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[1]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[2]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[2]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[3]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[3]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[4]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[4]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[5]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[5]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[6]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[6]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[7]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[7]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[8]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[8]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[9]  ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[9]~output                                                                                                                                                                                      ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[10] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[10]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[11] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[11]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[12] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[12]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[13] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[13]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[14] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[14]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_outgoing_data_to_and_from_the_cfi_flash_0[15] ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_data[15]~output                                                                                                                                                                                     ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[0]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[0]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[1]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[1]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[2]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[2]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[3]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[3]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[4]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[4]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[5]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[5]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[6]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[6]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[7]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[7]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[8]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[8]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[9]     ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[9]~input                                                                                                                                                                                       ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[10]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[10]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[11]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[11]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[12]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[12]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[13]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[13]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[14]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[14]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|incoming_data_to_and_from_the_cfi_flash_0[15]    ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; flash_data[15]~input                                                                                                                                                                                      ; O                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|read_n_to_the_cfi_flash_0                        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_nRE~output                                                                                                                                                                                          ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|read_n_to_the_cfi_flash_0                        ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|select_n_to_the_cfi_flash_0                      ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_nCS~output                                                                                                                                                                                          ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|select_n_to_the_cfi_flash_0                      ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|write_n_to_the_cfi_flash_0                       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; flash_nWE~output                                                                                                                                                                                          ; I                ;                       ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|write_n_to_the_cfi_flash_0                       ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                           ;                  ;                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------+
; Incremental Compilation Preservation Summary  ;
+-------------------------+---------------------+
; Type                    ; Value               ;
+-------------------------+---------------------+
; Placement               ;                     ;
;     -- Requested        ; 0 / 6219 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 6219 ( 0.00 % ) ;
;                         ;                     ;
; Routing (by Connection) ;                     ;
;     -- Requested        ; 0 / 0 ( 0.00 % )    ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )    ;
+-------------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                         ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Partition Name       ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents             ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+
; Top                  ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                      ;
; sld_hub:sld_hub_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; sld_hub:sld_hub_inst ;
+----------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                   ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name       ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------------+---------+-------------------+-------------------------+-------------------+
; Top                  ; 6024    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:sld_hub_inst ; 195     ; 0                 ; N/A                     ; Source File       ;
+----------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/clock/clock.pin.


+------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                                                                      ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Resource                                    ; Usage                                                                                ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
; Total logic elements                        ; 3,777 / 55,856 ( 7 % )                                                               ;
;     -- Combinational with no register       ; 1629                                                                                 ;
;     -- Register only                        ; 386                                                                                  ;
;     -- Combinational with a register        ; 1762                                                                                 ;
;                                             ;                                                                                      ;
; Logic element usage by number of LUT inputs ;                                                                                      ;
;     -- 4 input functions                    ; 1775                                                                                 ;
;     -- 3 input functions                    ; 1221                                                                                 ;
;     -- <=2 input functions                  ; 395                                                                                  ;
;     -- Register only                        ; 386                                                                                  ;
;                                             ;                                                                                      ;
; Logic elements by mode                      ;                                                                                      ;
;     -- normal mode                          ; 3160                                                                                 ;
;     -- arithmetic mode                      ; 231                                                                                  ;
;                                             ;                                                                                      ;
; Total registers*                            ; 2,288 / 57,421 ( 4 % )                                                               ;
;     -- Dedicated logic registers            ; 2,148 / 55,856 ( 4 % )                                                               ;
;     -- I/O registers                        ; 140 / 1,565 ( 9 % )                                                                  ;
;                                             ;                                                                                      ;
; Total LABs:  partially or completely used   ; 303 / 3,491 ( 9 % )                                                                  ;
; User inserted logic elements                ; 0                                                                                    ;
; Virtual pins                                ; 0                                                                                    ;
; I/O pins                                    ; 129 / 328 ( 39 % )                                                                   ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )                                                                       ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                                                                       ;
; Global signals                              ; 4                                                                                    ;
; M9Ks                                        ; 16 / 260 ( 6 % )                                                                     ;
; Total block memory bits                     ; 64,896 / 2,396,160 ( 3 % )                                                           ;
; Total block memory implementation bits      ; 147,456 / 2,396,160 ( 6 % )                                                          ;
; Embedded Multiplier 9-bit elements          ; 4 / 312 ( 1 % )                                                                      ;
; PLLs                                        ; 1 / 4 ( 25 % )                                                                       ;
; Global clocks                               ; 4 / 20 ( 20 % )                                                                      ;
; JTAGs                                       ; 1 / 1 ( 100 % )                                                                      ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                                                                        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                                                                        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                                                                        ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%                                                                         ;
; Peak interconnect usage (total/H/V)         ; 50% / 48% / 52%                                                                      ;
; Maximum fan-out node                        ; pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]~clkctrl ;
; Maximum fan-out                             ; 2159                                                                                 ;
; Highest non-global fan-out signal           ; nioscpu:inst|cpu_0:the_cpu_0|A_stall~1                                               ;
; Highest non-global fan-out                  ; 728                                                                                  ;
; Total fan-out                               ; 21449                                                                                ;
; Average fan-out                             ; 3.39                                                                                 ;
+---------------------------------------------+--------------------------------------------------------------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                 ;
+----------------------------------------------+----------------------+-----------------------+
; Statistic                                    ; Top                  ; sld_hub:sld_hub_inst  ;
+----------------------------------------------+----------------------+-----------------------+
; Difficulty Clustering Region                 ; Low                  ; Low                   ;
;                                              ;                      ;                       ;
; Total logic elements                         ; 3650 / 55856 ( 6 % ) ; 127 / 55856 ( < 1 % ) ;
;     -- Combinational with no register        ; 1578                 ; 51                    ;
;     -- Register only                         ; 378                  ; 8                     ;
;     -- Combinational with a register         ; 1694                 ; 68                    ;
;                                              ;                      ;                       ;
; Logic element usage by number of LUT inputs  ;                      ;                       ;
;     -- 4 input functions                     ; 1715                 ; 60                    ;
;     -- 3 input functions                     ; 1187                 ; 34                    ;
;     -- <=2 input functions                   ; 370                  ; 25                    ;
;     -- Register only                         ; 378                  ; 8                     ;
;                                              ;                      ;                       ;
; Logic elements by mode                       ;                      ;                       ;
;     -- normal mode                           ; 3045                 ; 115                   ;
;     -- arithmetic mode                       ; 227                  ; 4                     ;
;                                              ;                      ;                       ;
; Total registers                              ; 2212                 ; 76                    ;
;     -- Dedicated logic registers             ; 2072 / 55856 ( 3 % ) ; 76 / 55856 ( < 1 % )  ;
;     -- I/O registers                         ; 280                  ; 0                     ;
;                                              ;                      ;                       ;
; Total LABs:  partially or completely used    ; 294 / 3491 ( 8 % )   ; 12 / 3491 ( < 1 % )   ;
;                                              ;                      ;                       ;
; Virtual pins                                 ; 0                    ; 0                     ;
; I/O pins                                     ; 129                  ; 0                     ;
; Embedded Multiplier 9-bit elements           ; 4 / 312 ( 1 % )      ; 0 / 312 ( 0 % )       ;
; Total memory bits                            ; 64896                ; 0                     ;
; Total RAM block bits                         ; 147456               ; 0                     ;
; JTAG                                         ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )         ;
; PLL                                          ; 1 / 4 ( 25 % )       ; 0 / 4 ( 0 % )         ;
; M9K                                          ; 16 / 260 ( 6 % )     ; 0 / 260 ( 0 % )       ;
; Clock control block                          ; 5 / 24 ( 20 % )      ; 0 / 24 ( 0 % )        ;
; Double Data Rate I/O output circuitry        ; 76 / 364 ( 20 % )    ; 0 / 364 ( 0 % )       ;
; Double Data Rate I/O output enable circuitry ; 32 / 364 ( 8 % )     ; 0 / 364 ( 0 % )       ;
;                                              ;                      ;                       ;
; Connections                                  ;                      ;                       ;
;     -- Input Connections                     ; 303                  ; 118                   ;
;     -- Registered Input Connections          ; 125                  ; 84                    ;
;     -- Output Connections                    ; 242                  ; 179                   ;
;     -- Registered Output Connections         ; 4                    ; 142                   ;
;                                              ;                      ;                       ;
; Internal Connections                         ;                      ;                       ;
;     -- Total Connections                     ; 21035                ; 837                   ;
;     -- Registered Connections                ; 7517                 ; 568                   ;
;                                              ;                      ;                       ;
; External Connections                         ;                      ;                       ;
;     -- Top                                   ; 250                  ; 295                   ;
;     -- sld_hub:sld_hub_inst                  ; 295                  ; 2                     ;
;                                              ;                      ;                       ;
; Partition Interface                          ;                      ;                       ;
;     -- Input Ports                           ; 50                   ; 22                    ;
;     -- Output Ports                          ; 94                   ; 39                    ;
;     -- Bidir Ports                           ; 32                   ; 0                     ;
;                                              ;                      ;                       ;
; Registered Ports                             ;                      ;                       ;
;     -- Registered Input Ports                ; 0                    ; 3                     ;
;     -- Registered Output Ports               ; 0                    ; 29                    ;
;                                              ;                      ;                       ;
; Port Connectivity                            ;                      ;                       ;
;     -- Input Ports driven by GND             ; 0                    ; 9                     ;
;     -- Output Ports driven by GND            ; 0                    ; 0                     ;
;     -- Input Ports driven by VCC             ; 0                    ; 0                     ;
;     -- Output Ports driven by VCC            ; 0                    ; 0                     ;
;     -- Input Ports with no Source            ; 0                    ; 0                     ;
;     -- Output Ports with no Source           ; 0                    ; 0                     ;
;     -- Input Ports with no Fanout            ; 0                    ; 1                     ;
;     -- Output Ports with no Fanout           ; 0                    ; 25                    ;
+----------------------------------------------+----------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; button[0] ; AB15  ; 4        ; 50           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[1] ; AA16  ; 4        ; 55           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[2] ; AB19  ; 4        ; 69           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[3] ; W19   ; 5        ; 77           ; 7            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[4] ; U19   ; 5        ; 77           ; 10           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[5] ; AA22  ; 5        ; 77           ; 4            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[6] ; W21   ; 5        ; 77           ; 11           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; button[7] ; V21   ; 5        ; 77           ; 14           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_sys   ; T2    ; 2        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; reset     ; T22   ; 5        ; 77           ; 27           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; col[0]          ; A14   ; 7        ; 43           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; col[1]          ; A15   ; 7        ; 48           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; col[2]          ; A16   ; 7        ; 55           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; col[3]          ; C4    ; 8        ; 9            ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[0]   ; H21   ; 6        ; 77           ; 35           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[10]  ; L21   ; 6        ; 77           ; 31           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[11]  ; H17   ; 6        ; 77           ; 46           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[12]  ; H18   ; 6        ; 77           ; 42           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[13]  ; K19   ; 6        ; 77           ; 32           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[14]  ; J21   ; 6        ; 77           ; 34           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[15]  ; H20   ; 6        ; 77           ; 40           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[16]  ; B17   ; 7        ; 55           ; 53           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[17]  ; D17   ; 7        ; 71           ; 53           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[18]  ; C17   ; 7        ; 66           ; 53           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[19]  ; G18   ; 6        ; 77           ; 46           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[1]   ; A17   ; 7        ; 55           ; 53           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[20]  ; K18   ; 6        ; 77           ; 36           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[21]  ; J18   ; 6        ; 77           ; 36           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[2]   ; C19   ; 7        ; 69           ; 53           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[3]   ; D20   ; 6        ; 77           ; 49           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[4]   ; A19   ; 7        ; 64           ; 53           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[5]   ; B19   ; 7        ; 64           ; 53           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[6]   ; J22   ; 6        ; 77           ; 33           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[7]   ; K21   ; 6        ; 77           ; 33           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[8]   ; H19   ; 6        ; 77           ; 40           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_addr[9]   ; L22   ; 6        ; 77           ; 31           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_nCS       ; M16   ; 5        ; 77           ; 26           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_nRE       ; A18   ; 7        ; 59           ; 53           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; flash_nWE       ; H22   ; 6        ; 77           ; 34           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[0]          ; U12   ; 4        ; 52           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[1]          ; V12   ; 4        ; 48           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[2]          ; V15   ; 4        ; 62           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[3]          ; W13   ; 4        ; 50           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[4]          ; W15   ; 4        ; 64           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[5]          ; Y17   ; 4        ; 71           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[6]          ; R16   ; 4        ; 75           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[7]          ; T17   ; 5        ; 77           ; 6            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[0]          ; A13   ; 7        ; 43           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[10]         ; C13   ; 7        ; 48           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[11]         ; E11   ; 7        ; 41           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[12]         ; A10   ; 8        ; 37           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; row[13]         ; A9    ; 8        ; 35           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; row[14]         ; AA10  ; 3        ; 39           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; row[15]         ; AB8   ; 3        ; 35           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; 0 pF ;
; row[1]          ; F9    ; 8        ; 3            ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[2]          ; D10   ; 8        ; 37           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[3]          ; B10   ; 8        ; 37           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[4]          ; B9    ; 8        ; 35           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[5]          ; B8    ; 8        ; 30           ; 53           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[6]          ; B7    ; 8        ; 28           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[7]          ; E14   ; 7        ; 50           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[8]          ; C15   ; 7        ; 50           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; row[9]          ; F11   ; 7        ; 41           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_CKE       ; M1    ; 2        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_DQM[0]    ; M4    ; 2        ; 0            ; 24           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_DQM[1]    ; M5    ; 2        ; 0            ; 21           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[0]   ; V5    ; 3        ; 1            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[10]  ; V3    ; 2        ; 0            ; 5            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[11]  ; AA4   ; 3        ; 5            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[1]   ; R5    ; 2        ; 0            ; 4            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[2]   ; P5    ; 2        ; 0            ; 14           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[3]   ; N5    ; 2        ; 0            ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[4]   ; N6    ; 2        ; 0            ; 13           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[5]   ; M3    ; 2        ; 0            ; 23           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[6]   ; P4    ; 2        ; 0            ; 16           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[7]   ; T5    ; 2        ; 0            ; 4            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[8]   ; V4    ; 2        ; 0            ; 6            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_addr[9]   ; Y3    ; 3        ; 3            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_ba[0]     ; N1    ; 2        ; 0            ; 22           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_ba[1]     ; Y4    ; 3        ; 3            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_clk       ; AA3   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_nCAS      ; M2    ; 2        ; 0            ; 24           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_nCS       ; AA1   ; 2        ; 0            ; 6            ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_nRAS      ; N2    ; 2        ; 0            ; 23           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; sdram_nWE       ; P3    ; 2        ; 0            ; 16           ; 7            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[0] ; AB17  ; 4        ; 66           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[1] ; AB18  ; 4        ; 66           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[2] ; C3    ; 8        ; 9            ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[3] ; E5    ; 8        ; 3            ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[4] ; C7    ; 8        ; 23           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[5] ; E6    ; 8        ; 3            ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[6] ; F7    ; 8        ; 5            ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_data[7] ; A3    ; 8        ; 11           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_nrd     ; A4    ; 8        ; 16           ; 53           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_nrst    ; R20   ; 5        ; 77           ; 14           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_nwr     ; A5    ; 8        ; 21           ; 53           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; tft_lcd_rs      ; A6    ; 8        ; 25           ; 53           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                       ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As               ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated       ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated       ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; K1       ; DATA0                                    ; As input tri-stated       ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                  ; -                         ; -                       ; Dedicated Programming Pin ;
; L5       ; TDI                                      ; -                         ; altera_reserved_tdi     ; JTAG Pin                  ;
; L2       ; TCK                                      ; -                         ; altera_reserved_tck     ; JTAG Pin                  ;
; L1       ; TMS                                      ; -                         ; altera_reserved_tms     ; JTAG Pin                  ;
; L4       ; TDO                                      ; -                         ; altera_reserved_tdo     ; JTAG Pin                  ;
; L3       ; nCE                                      ; -                         ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                                ; -                         ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                    ; -                         ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE                   ; Use as general purpose IO ; flash_addr[9]           ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR                   ; Use as general purpose IO ; flash_addr[10]          ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO                        ; Use as programming pin    ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR                      ; Use as general purpose IO ; flash_addr[7]           ; Dual Purpose Pin          ;
; E22      ; DIFFIO_R8n, nWE                          ; Use as regular IO         ; flash_data[5]           ; Dual Purpose Pin          ;
; E21      ; DIFFIO_R8p, nOE                          ; Use as regular IO         ; flash_data[10]          ; Dual Purpose Pin          ;
; F20      ; DIFFIO_R6n, nAVD                         ; Use as regular IO         ; flash_data[7]           ; Dual Purpose Pin          ;
; F19      ; DIFFIO_R6n, nAVD                         ; -                         ; flash_data[3]           ; Dual Purpose Pin          ;
; G18      ; DIFFIO_R5n, PADD23                       ; Use as regular IO         ; flash_addr[19]          ; Dual Purpose Pin          ;
; B22      ; DIFFIO_R3n, PADD22                       ; Use as regular IO         ; flash_data[1]           ; Dual Purpose Pin          ;
; B21      ; DIFFIO_R3p, PADD21                       ; Use as regular IO         ; flash_data[13]          ; Dual Purpose Pin          ;
; C20      ; DIFFIO_R2n, PADD20, DQS2R/CQ3R,CDPCLK5   ; Use as regular IO         ; flash_data[14]          ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T31n, PADD1                       ; Use as regular IO         ; flash_addr[1]           ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T31p, PADD2                       ; Use as regular IO         ; flash_addr[16]          ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T28n, PADD3                       ; Use as regular IO         ; row[7]                  ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T27n, PADD5                       ; Use as regular IO         ; col[1]                  ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T26n, PADD7                       ; Use as regular IO         ; row[10]                 ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T25n, PADD9                       ; Use as regular IO         ; col[0]                  ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T24n, PADD11                      ; Use as regular IO         ; row[0]                  ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T23n, PADD13                      ; Use as regular IO         ; row[11]                 ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T23p, PADD14                      ; Use as regular IO         ; row[9]                  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T21p, PADD15                      ; Use as regular IO         ; row[3]                  ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T20n, PADD16                      ; Use as regular IO         ; row[13]                 ; Dual Purpose Pin          ;
; B9       ; DIFFIO_T20p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO         ; row[4]                  ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T17p, DATA3                       ; Use as regular IO         ; row[5]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T16p, DATA4                       ; Use as regular IO         ; row[6]                  ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T15n, PADD19                      ; Use as regular IO         ; tft_lcd_rs              ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T13p, DATA13                      ; Use as regular IO         ; tft_lcd_data[4]         ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T11p, DATA5                       ; Use as regular IO         ; tft_lcd_nwr             ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T5n, DATA10                       ; Use as regular IO         ; tft_lcd_data[7]         ; Dual Purpose Pin          ;
; C4       ; DIFFIO_T3p, DATA12, DQS1T/CQ1T#,CDPCLK7  ; Use as regular IO         ; col[3]                  ; Dual Purpose Pin          ;
+----------+------------------------------------------+---------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                            ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; flash_data[0]  ; D19   ; 7        ; 69           ; 53           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[10] ; E21   ; 6        ; 77           ; 41           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[11] ; D21   ; 6        ; 77           ; 44           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[12] ; C21   ; 6        ; 77           ; 47           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[13] ; B21   ; 6        ; 77           ; 48           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[14] ; C20   ; 6        ; 77           ; 49           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[15] ; A20   ; 7        ; 69           ; 53           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[1]  ; B22   ; 6        ; 77           ; 48           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[2]  ; C22   ; 6        ; 77           ; 47           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[3]  ; F19   ; 6        ; 77           ; 45           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[4]  ; D22   ; 6        ; 77           ; 43           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[5]  ; E22   ; 6        ; 77           ; 41           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[6]  ; F22   ; 6        ; 77           ; 37           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[7]  ; F20   ; 6        ; 77           ; 45           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[8]  ; F21   ; 6        ; 77           ; 38           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; flash_data[9]  ; F15   ; 7        ; 75           ; 53           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[0]  ; Y2    ; 2        ; 0            ; 11           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[10] ; R1    ; 2        ; 0            ; 18           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[11] ; T4    ; 2        ; 0            ; 4            ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[12] ; U1    ; 2        ; 0            ; 15           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[13] ; V1    ; 2        ; 0            ; 14           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[14] ; W1    ; 2        ; 0            ; 11           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[15] ; Y1    ; 2        ; 0            ; 10           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[1]  ; W2    ; 2        ; 0            ; 12           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[2]  ; V2    ; 2        ; 0            ; 15           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[3]  ; U2    ; 2        ; 0            ; 16           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[4]  ; T3    ; 2        ; 0            ; 9            ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[5]  ; R2    ; 2        ; 0            ; 19           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[6]  ; P2    ; 2        ; 0            ; 20           ; 0            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[7]  ; M6    ; 2        ; 0            ; 25           ; 21           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[8]  ; L6    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; sdram_data[9]  ; P1    ; 2        ; 0            ; 20           ; 7            ; 0                     ; 4                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 34 ( 12 % )  ; 2.5V          ; --           ;
; 2        ; 34 / 42 ( 81 % ) ; 2.5V          ; --           ;
; 3        ; 7 / 42 ( 17 % )  ; 2.5V          ; --           ;
; 4        ; 12 / 43 ( 28 % ) ; 2.5V          ; --           ;
; 5        ; 9 / 42 ( 21 % )  ; 2.5V          ; --           ;
; 6        ; 30 / 39 ( 77 % ) ; 2.5V          ; --           ;
; 7        ; 20 / 43 ( 47 % ) ; 2.5V          ; --           ;
; 8        ; 18 / 43 ( 42 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 378        ; 8        ; tft_lcd_data[7]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 372        ; 8        ; tft_lcd_nrd                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 366        ; 8        ; tft_lcd_nwr                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 357        ; 8        ; tft_lcd_rs                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 355        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 353        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 346        ; 8        ; row[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 344        ; 8        ; row[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 340        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 338        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 333        ; 7        ; row[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 331        ; 7        ; col[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 325        ; 7        ; col[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 318        ; 7        ; col[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 316        ; 7        ; flash_addr[1]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 310        ; 7        ; flash_nRE                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 308        ; 7        ; flash_addr[4]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 301        ; 7        ; flash_data[15]                                            ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 82         ; 2        ; sdram_nCS                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 81         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 97         ; 3        ; sdram_clk                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 3        ; sdram_addr[11]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA5      ; 103        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 104        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 114        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 139        ; 3        ; row[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 141        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 143        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 147        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 152        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 158        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 164        ; 4        ; button[1]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 179        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 181        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 182        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 186        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ; 196        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA22     ; 195        ; 5        ; button[5]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 98         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 102        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 106        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 105        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 115        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 132        ; 3        ; row[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 142        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 144        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 148        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 153        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 159        ; 4        ; button[0]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 165        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 180        ; 4        ; tft_lcd_data[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 178        ; 4        ; tft_lcd_data[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 183        ; 4        ; button[2]                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 187        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 2          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 379        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 373        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 367        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 358        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 356        ; 8        ; row[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 354        ; 8        ; row[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 347        ; 8        ; row[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 345        ; 8        ; row[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 341        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 339        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 334        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 332        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 326        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 319        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 317        ; 7        ; flash_addr[16]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 311        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 307        ; 7        ; flash_addr[5]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 302        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 282        ; 6        ; flash_data[13]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 281        ; 6        ; flash_data[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 7          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 382        ; 8        ; tft_lcd_data[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C4       ; 383        ; 8        ; col[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 370        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 362        ; 8        ; tft_lcd_data[4]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 361        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 350        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 327        ; 7        ; row[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 322        ; 7        ; row[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 306        ; 7        ; flash_addr[18]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 294        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 299        ; 7        ; flash_addr[2]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 283        ; 6        ; flash_data[14]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 280        ; 6        ; flash_data[12]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C22      ; 279        ; 6        ; flash_data[2]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 380        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 371        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 363        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 342        ; 8        ; row[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 328        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 312        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 296        ; 7        ; flash_addr[17]                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 295        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 300        ; 7        ; flash_data[0]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 284        ; 6        ; flash_addr[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D21      ; 274        ; 6        ; flash_data[11]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D22      ; 273        ; 6        ; flash_data[4]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 17         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 388        ; 8        ; tft_lcd_data[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E6       ; 387        ; 8        ; tft_lcd_data[5]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E7       ; 381        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 364        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 359        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 343        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 336        ; 7        ; row[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 335        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ; 330        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 323        ; 7        ; row[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 313        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ; 288        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 270        ; 6        ; flash_data[10]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 269        ; 6        ; flash_data[5]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 384        ; 8        ; tft_lcd_data[6]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F8       ; 374        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 386        ; 8        ; row[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 369        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 337        ; 7        ; row[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 324        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 292        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 289        ; 7        ; flash_data[9]                                             ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 287        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 285        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 276        ; 6        ; flash_data[3]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 275        ; 6        ; flash_data[7]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 263        ; 6        ; flash_data[8]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 262        ; 6        ; flash_data[6]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 44         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 43         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 0          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 385        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 375        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 389        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 368        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 351        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 315        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 314        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 291        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 290        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 286        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 277        ; 6        ; flash_addr[19]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 243        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 242        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H16      ; 272        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 278        ; 6        ; flash_addr[11]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 271        ; 6        ; flash_addr[12]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H19      ; 268        ; 6        ; flash_addr[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 267        ; 6        ; flash_addr[15]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 257        ; 6        ; flash_addr[0]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 256        ; 6        ; flash_nWE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 33         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 266        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 260        ; 6        ; flash_addr[21]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ; 265        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 264        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 255        ; 6        ; flash_addr[14]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 254        ; 6        ; flash_addr[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 36         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 35         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 37         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 258        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 259        ; 6        ; flash_addr[20]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 251        ; 6        ; flash_addr[13]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ; 248        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 253        ; 6        ; flash_addr[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 252        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 40         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L2       ; 39         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L3       ; 42         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 41         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L5       ; 38         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 47         ; 2        ; sdram_data[8]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 247        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 246        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 250        ; 6        ; flash_addr[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 249        ; 6        ; flash_addr[9]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 50         ; 2        ; sdram_CKE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 49         ; 2        ; sdram_nCAS                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 52         ; 2        ; sdram_addr[5]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 51         ; 2        ; sdram_DQM[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 56         ; 2        ; sdram_DQM[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M6       ; 48         ; 2        ; sdram_data[7]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 239        ; 5        ; flash_nCS                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M17      ; 245        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 244        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 238        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 237        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 236        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 235        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 54         ; 2        ; sdram_ba[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 53         ; 2        ; sdram_nRAS                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 2        ; sdram_addr[3]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N6       ; 70         ; 2        ; sdram_addr[4]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N7       ; 79         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 223        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 231        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N18      ; 232        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ; 230        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N20      ; 229        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ; 234        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 233        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 58         ; 2        ; sdram_data[9]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 57         ; 2        ; sdram_data[6]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 64         ; 2        ; sdram_nWE                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P4       ; 63         ; 2        ; sdram_addr[6]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P5       ; 69         ; 2        ; sdram_addr[2]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P6       ; 85         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 80         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 213        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 226        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P21      ; 228        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 227        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 60         ; 2        ; sdram_data[10]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 59         ; 2        ; sdram_data[5]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 72         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 71         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 86         ; 2        ; sdram_addr[1]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 89         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 193        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 194        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 192        ; 4        ; led[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R17      ; 212        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 220        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 221        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 216        ; 5        ; tft_lcd_nrst                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 225        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 224        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 46         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 45         ; 2        ; clk_sys                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T3       ; 78         ; 2        ; sdram_data[4]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 87         ; 2        ; sdram_data[11]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ; 88         ; 2        ; sdram_addr[7]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ; 120        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T11      ; 121        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 176        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ; 177        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 191        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ; 198        ; 5        ; led[7]                                                    ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T18      ; 199        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 211        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 210        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 241        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 240        ; 5        ; reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 66         ; 2        ; sdram_data[12]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 65         ; 2        ; sdram_data[3]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 92         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 93         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 109        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 135        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U12      ; 160        ; 4        ; led[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 168        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 171        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 172        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 189        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 190        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 205        ; 5        ; button[4]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U20      ; 204        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 219        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 218        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 68         ; 2        ; sdram_data[13]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 67         ; 2        ; sdram_data[2]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 84         ; 2        ; sdram_addr[10]                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 83         ; 2        ; sdram_addr[8]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 91         ; 3        ; sdram_addr[0]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V6       ; 90         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 100        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 110        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 126        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 127        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 154        ; 4        ; led[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ; 166        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 170        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 173        ; 4        ; led[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 188        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 215        ; 5        ; button[7]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 214        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 74         ; 2        ; sdram_data[14]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 73         ; 2        ; sdram_data[1]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 99         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W7       ; 107        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 111        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 156        ; 4        ; led[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W14      ; 167        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 174        ; 4        ; led[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 184        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 201        ; 5        ; button[3]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W20      ; 200        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W21      ; 209        ; 5        ; button[6]                                                 ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 208        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 76         ; 2        ; sdram_data[15]                                            ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ; 75         ; 2        ; sdram_data[0]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 95         ; 3        ; sdram_addr[9]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y4       ; 94         ; 3        ; sdram_ba[1]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 96         ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 108        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ; 116        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 157        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 162        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 163        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 185        ; 4        ; led[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 203        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 202        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                      ;
+-------------------------------+------------------------------------------------------------------+
; Name                          ; pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+------------------------------------------------------------------+
; SDC pin name                  ; inst1|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                           ;
; Compensate clock              ; clock0                                                           ;
; Compensated input/output pins ; --                                                               ;
; Switchover type               ; --                                                               ;
; Input frequency 0             ; 50.0 MHz                                                         ;
; Input frequency 1             ; --                                                               ;
; Nominal PFD frequency         ; 50.0 MHz                                                         ;
; Nominal VCO frequency         ; 599.9 MHz                                                        ;
; VCO post scale                ; 2                                                                ;
; VCO frequency control         ; Auto                                                             ;
; VCO phase shift step          ; 208 ps                                                           ;
; VCO multiply                  ; --                                                               ;
; VCO divide                    ; --                                                               ;
; Freq min lock                 ; 25.0 MHz                                                         ;
; Freq max lock                 ; 54.18 MHz                                                        ;
; M VCO Tap                     ; 0                                                                ;
; M Initial                     ; 1                                                                ;
; M value                       ; 12                                                               ;
; N value                       ; 1                                                                ;
; Charge pump current           ; setting 1                                                        ;
; Loop filter resistance        ; setting 27                                                       ;
; Loop filter capacitance       ; setting 0                                                        ;
; Bandwidth                     ; 680 kHz to 980 kHz                                               ;
; Real time reconfigurable      ; Off                                                              ;
; Scan chain MIF file           ; --                                                               ;
; Preserve PLL counter order    ; Off                                                              ;
; PLL location                  ; PLL_1                                                            ;
; Inclk0 signal                 ; clk_sys                                                          ;
; Inclk1 signal                 ; --                                                               ;
; Inclk0 signal type            ; Dedicated Pin                                                    ;
; Inclk1 signal type            ; --                                                               ;
+-------------------------------+------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; Name                                                                         ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                      ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+
; pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[0] ;
; pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C0      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; inst1|altpll_component|auto_generated|pll1|clk[1] ;
+------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+---------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                ; Library Name ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |clock                                                                                                                    ; 3777 (2)    ; 2148 (0)                  ; 140 (140)     ; 64896       ; 16   ; 4            ; 0       ; 2         ; 129  ; 0            ; 1629 (2)     ; 386 (0)           ; 1762 (0)         ; |clock                                                                                                                                                                                                                                                             ; work         ;
;    |nioscpu:inst|                                                                                                         ; 3648 (0)    ; 2072 (0)                  ; 0 (0)         ; 64896       ; 16   ; 4            ; 0       ; 2         ; 0    ; 0            ; 1576 (0)     ; 378 (0)           ; 1694 (1)         ; |clock|nioscpu:inst                                                                                                                                                                                                                                                ; work         ;
;       |button_pio:the_button_pio|                                                                                         ; 52 (52)     ; 40 (40)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 20 (20)           ; 20 (20)          ; |clock|nioscpu:inst|button_pio:the_button_pio                                                                                                                                                                                                                      ; work         ;
;       |button_pio_s1_arbitrator:the_button_pio_s1|                                                                        ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|button_pio_s1_arbitrator:the_button_pio_s1                                                                                                                                                                                                     ; work         ;
;       |col:the_col|                                                                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |clock|nioscpu:inst|col:the_col                                                                                                                                                                                                                                    ; work         ;
;       |col_s1_arbitrator:the_col_s1|                                                                                      ; 6 (6)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|col_s1_arbitrator:the_col_s1                                                                                                                                                                                                                   ; work         ;
;       |cpu_0:the_cpu_0|                                                                                                   ; 2474 (2192) ; 1560 (1377)               ; 0 (0)         ; 63872       ; 14   ; 4            ; 0       ; 2         ; 0    ; 0            ; 914 (814)    ; 293 (250)         ; 1267 (1126)      ; |clock|nioscpu:inst|cpu_0:the_cpu_0                                                                                                                                                                                                                                ; work         ;
;          |cpu_0_bht_module:cpu_0_bht|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht                                                                                                                                                                                                     ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram                                                                                                                                                                           ; work         ;
;                |altsyncram_hsf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_hsf1:auto_generated                                                                                                                                            ; work         ;
;          |cpu_0_dc_data_module:cpu_0_dc_data|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;                |altsyncram_bcf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_bcf1:auto_generated                                                                                                                                    ; work         ;
;          |cpu_0_dc_tag_module:cpu_0_dc_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag                                                                                                                                                                                               ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                     ; work         ;
;                |altsyncram_bhf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_bhf1:auto_generated                                                                                                                                      ; work         ;
;          |cpu_0_dc_victim_module:cpu_0_dc_victim|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim                                                                                                                                                                                         ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                               ; work         ;
;                |altsyncram_i2d1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated                                                                                                                                ; work         ;
;          |cpu_0_ic_data_module:cpu_0_ic_data|                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data                                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                   ; work         ;
;                |altsyncram_3id1:auto_generated|                                                                           ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated                                                                                                                                    ; work         ;
;          |cpu_0_ic_tag_module:cpu_0_ic_tag|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag                                                                                                                                                                                               ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                     ; work         ;
;                |altsyncram_m8g1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_m8g1:auto_generated                                                                                                                                      ; work         ;
;          |cpu_0_mult_cell:the_cpu_0_mult_cell|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell                                                                                                                                                                                            ; work         ;
;             |altmult_add:the_altmult_add_part_1|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1                                                                                                                                                         ; work         ;
;                |mult_add_dfr2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated                                                                                                                            ; work         ;
;                   |ded_mult_br81:ded_mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                    ; work         ;
;             |altmult_add:the_altmult_add_part_2|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2                                                                                                                                                         ; work         ;
;                |mult_add_ffr2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated                                                                                                                            ; work         ;
;                   |ded_mult_br81:ded_mult1|                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1                                                                                                    ; work         ;
;          |cpu_0_nios2_oci:the_cpu_0_nios2_oci|                                                                            ; 272 (32)    ; 182 (0)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (31)      ; 43 (0)            ; 141 (1)          ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci                                                                                                                                                                                            ; work         ;
;             |cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|                                         ; 136 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (0)       ; 43 (0)            ; 53 (0)           ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper                                                                                                                        ; work         ;
;                |cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|                                        ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 39 (37)           ; 10 (8)           ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk                                                      ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer2 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                |cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|                                              ; 85 (81)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 4 (2)             ; 43 (43)          ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck                                                            ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                  ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer        ; work         ;
;                |sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|                                                       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy                                                                     ; work         ;
;             |cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|                                                           ; 12 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 4 (4)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg                                                                                                                                          ; work         ;
;             |cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break|                                                             ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_break:the_cpu_0_nios2_oci_break                                                                                                                                            ; work         ;
;             |cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|                                                             ; 9 (9)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 9 (9)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug                                                                                                                                            ; work         ;
;             |cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|                                                                   ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem                                                                                                                                                  ; work         ;
;                |cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component                                                                   ; work         ;
;                   |altsyncram:the_altsyncram|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram                                         ; work         ;
;                      |altsyncram_l872:auto_generated|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_l872:auto_generated          ; work         ;
;          |cpu_0_register_bank_a_module:cpu_0_register_bank_a|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                   ; work         ;
;                |altsyncram_haf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_haf1:auto_generated                                                                                                                    ; work         ;
;          |cpu_0_register_bank_b_module:cpu_0_register_bank_b|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b                                                                                                                                                                             ; work         ;
;             |altsyncram:the_altsyncram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                   ; work         ;
;                |altsyncram_iaf1:auto_generated|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_iaf1:auto_generated                                                                                                                    ; work         ;
;          |cpu_0_test_bench:the_cpu_0_test_bench|                                                                          ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_test_bench:the_cpu_0_test_bench                                                                                                                                                                                          ; work         ;
;       |cpu_0_data_master_arbitrator:the_cpu_0_data_master|                                                                ; 256 (256)   ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 163 (163)    ; 0 (0)             ; 93 (93)          ; |clock|nioscpu:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master                                                                                                                                                                                             ; work         ;
;       |cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|                                                  ; 130 (130)   ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 55 (55)          ; |clock|nioscpu:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master                                                                                                                                                                               ; work         ;
;       |cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|                                                    ; 31 (31)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 4 (4)            ; |clock|nioscpu:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module                                                                                                                                                                                 ; work         ;
;       |jtag_uart_0:the_jtag_uart_0|                                                                                       ; 150 (36)    ; 99 (13)                   ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (23)      ; 13 (0)            ; 86 (12)          ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0                                                                                                                                                                                                                    ; work         ;
;          |alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|                                                                ; 64 (64)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 13 (13)           ; 34 (34)          ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                    ; work         ;
;          |jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r                                                                                                                                                                      ; work         ;
;             |scfifo:rfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                         ; work         ;
;                |scfifo_aq21:auto_generated|                                                                               ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated                                                                                                                              ; work         ;
;                   |a_dpfifo_h031:dpfifo|                                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ; work         ;
;                         |cntr_4n7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                            ; work         ;
;                      |cntr_omb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                   ; work         ;
;                      |cntr_omb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                         ; work         ;
;                      |dpram_ek21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                      ; work         ;
;                         |altsyncram_i0m1:altsyncram1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                          ; work         ;
;          |jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w                                                                                                                                                                      ; work         ;
;             |scfifo:wfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                         ; work         ;
;                |scfifo_aq21:auto_generated|                                                                               ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated                                                                                                                              ; work         ;
;                   |a_dpfifo_h031:dpfifo|                                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                            ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state                                                                                 ; work         ;
;                         |cntr_4n7:count_usedw|                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|cntr_4n7:count_usedw                                                            ; work         ;
;                      |cntr_omb:rd_ptr_count|                                                                              ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:rd_ptr_count                                                                                   ; work         ;
;                      |cntr_omb:wr_ptr|                                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|cntr_omb:wr_ptr                                                                                         ; work         ;
;                      |dpram_ek21:FIFOram|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram                                                                                      ; work         ;
;                         |altsyncram_i0m1:altsyncram1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1                                                          ; work         ;
;       |jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave|                                        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |clock|nioscpu:inst|jtag_uart_0_avalon_jtag_slave_arbitrator:the_jtag_uart_0_avalon_jtag_slave                                                                                                                                                                     ; work         ;
;       |led_pio:the_led_pio|                                                                                               ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |clock|nioscpu:inst|led_pio:the_led_pio                                                                                                                                                                                                                            ; work         ;
;       |led_pio_s1_arbitrator:the_led_pio_s1|                                                                              ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|led_pio_s1_arbitrator:the_led_pio_s1                                                                                                                                                                                                           ; work         ;
;       |nioscpu_reset_clk_0_domain_synch_module:nioscpu_reset_clk_0_domain_synch|                                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |clock|nioscpu:inst|nioscpu_reset_clk_0_domain_synch_module:nioscpu_reset_clk_0_domain_synch                                                                                                                                                                       ; work         ;
;       |row:the_row|                                                                                                       ; 18 (18)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 16 (16)          ; |clock|nioscpu:inst|row:the_row                                                                                                                                                                                                                                    ; work         ;
;       |row_s1_arbitrator:the_row_s1|                                                                                      ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|row_s1_arbitrator:the_row_s1                                                                                                                                                                                                                   ; work         ;
;       |sdram_0:the_sdram_0|                                                                                               ; 345 (235)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (134)    ; 50 (2)            ; 155 (78)         ; |clock|nioscpu:inst|sdram_0:the_sdram_0                                                                                                                                                                                                                            ; work         ;
;          |sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|                                                      ; 133 (133)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 48 (48)           ; 79 (79)          ; |clock|nioscpu:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module                                                                                                                                                                  ; work         ;
;       |sdram_0_s1_arbitrator:the_sdram_0_s1|                                                                              ; 108 (56)    ; 42 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (21)      ; 2 (0)             ; 65 (35)          ; |clock|nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1                                                                                                                                                                                                           ; work         ;
;          |rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|               ; 34 (34)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 1 (1)             ; 18 (18)          ; |clock|nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1                                                                                                          ; work         ;
;          |rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1| ; 25 (25)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 19 (19)          ; |clock|nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_instruction_master_to_sdram_0_s1                                                                                            ; work         ;
;       |tft_lcd_data:the_tft_lcd_data|                                                                                     ; 11 (11)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 8 (8)            ; |clock|nioscpu:inst|tft_lcd_data:the_tft_lcd_data                                                                                                                                                                                                                  ; work         ;
;       |tft_lcd_data_s1_arbitrator:the_tft_lcd_data_s1|                                                                    ; 20 (20)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 6 (6)            ; |clock|nioscpu:inst|tft_lcd_data_s1_arbitrator:the_tft_lcd_data_s1                                                                                                                                                                                                 ; work         ;
;       |tft_lcd_nrd:the_tft_lcd_nrd|                                                                                       ; 5 (5)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|tft_lcd_nrd:the_tft_lcd_nrd                                                                                                                                                                                                                    ; work         ;
;       |tft_lcd_nrd_s1_arbitrator:the_tft_lcd_nrd_s1|                                                                      ; 18 (18)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 4 (4)            ; |clock|nioscpu:inst|tft_lcd_nrd_s1_arbitrator:the_tft_lcd_nrd_s1                                                                                                                                                                                                   ; work         ;
;       |tft_lcd_nrst:the_tft_lcd_nrst|                                                                                     ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|tft_lcd_nrst:the_tft_lcd_nrst                                                                                                                                                                                                                  ; work         ;
;       |tft_lcd_nrst_s1_arbitrator:the_tft_lcd_nrst_s1|                                                                    ; 14 (14)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; |clock|nioscpu:inst|tft_lcd_nrst_s1_arbitrator:the_tft_lcd_nrst_s1                                                                                                                                                                                                 ; work         ;
;       |tft_lcd_nwr:the_tft_lcd_nwr|                                                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|tft_lcd_nwr:the_tft_lcd_nwr                                                                                                                                                                                                                    ; work         ;
;       |tft_lcd_nwr_s1_arbitrator:the_tft_lcd_nwr_s1|                                                                      ; 15 (15)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; |clock|nioscpu:inst|tft_lcd_nwr_s1_arbitrator:the_tft_lcd_nwr_s1                                                                                                                                                                                                   ; work         ;
;       |tft_lcd_rs:the_tft_lcd_rs|                                                                                         ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |clock|nioscpu:inst|tft_lcd_rs:the_tft_lcd_rs                                                                                                                                                                                                                      ; work         ;
;       |tft_lcd_rs_s1_arbitrator:the_tft_lcd_rs_s1|                                                                        ; 16 (16)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 4 (4)            ; |clock|nioscpu:inst|tft_lcd_rs_s1_arbitrator:the_tft_lcd_rs_s1                                                                                                                                                                                                     ; work         ;
;       |tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|                                    ; 76 (76)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 20 (20)          ; |clock|nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave                                                                                                                                                                 ; work         ;
;    |pll:inst1|                                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|pll:inst1                                                                                                                                                                                                                                                   ; work         ;
;       |altpll:altpll_component|                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|pll:inst1|altpll:altpll_component                                                                                                                                                                                                                           ; work         ;
;          |pll_altpll:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |clock|pll:inst1|altpll:altpll_component|pll_altpll:auto_generated                                                                                                                                                                                                 ; work         ;
;    |sld_hub:sld_hub_inst|                                                                                                 ; 127 (84)    ; 76 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (36)      ; 8 (8)             ; 68 (43)          ; |clock|sld_hub:sld_hub_inst                                                                                                                                                                                                                                        ; work         ;
;       |sld_rom_sr:hub_info_reg|                                                                                           ; 23 (23)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 9 (9)            ; |clock|sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                ; work         ;
;       |sld_shadow_jsm:shadow_jsm|                                                                                         ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |clock|sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                              ; work         ;
+---------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                             ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+
; sdram_clk       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_nCAS      ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_CKE       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_nRAS      ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_nWE       ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_nCS       ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_nRE       ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_nCS       ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_nWE       ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; tft_lcd_nrd     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_nrst    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_nwr     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_rs      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; col[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_addr[21]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[20]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[19]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[18]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[17]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[16]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[15]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[14]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[13]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[12]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[11]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[10]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[9]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[8]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[7]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[6]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[5]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[4]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[3]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[2]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[1]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; flash_addr[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[15]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[14]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[13]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[12]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[11]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[10]         ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[9]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[8]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[7]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[6]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[5]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[4]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[3]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[2]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[1]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; row[0]          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sdram_addr[11]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[10]  ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[9]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[8]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[7]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[6]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[5]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[4]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[3]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[2]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[1]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_addr[0]   ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_ba[1]     ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_ba[0]     ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_DQM[1]    ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; sdram_DQM[0]    ; Output   ; --            ; --            ; --                    ; 0   ; --   ;
; tft_lcd_data[7] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; tft_lcd_data[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; flash_data[15]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[14]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[13]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[12]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[11]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[10]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[9]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[8]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[7]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[6]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[5]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[4]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[3]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[2]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[1]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; flash_data[0]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[15]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[14]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[13]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[12]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[11]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[10]  ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[9]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[8]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[7]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[6]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[5]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[4]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[3]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[2]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[1]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; sdram_data[0]   ; Bidir    ; --            ; --            ; 0                     ; 0   ; 0    ;
; clk_sys         ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; reset           ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; button[7]       ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; button[1]       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; button[5]       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; button[0]       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; button[4]       ; Input    ; --            ; 6             ; --                    ; --  ; --   ;
; button[3]       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; button[2]       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
; button[6]       ; Input    ; 6             ; --            ; --                    ; --  ; --   ;
+-----------------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; flash_data[15]                                                     ;                   ;         ;
; flash_data[14]                                                     ;                   ;         ;
; flash_data[13]                                                     ;                   ;         ;
; flash_data[12]                                                     ;                   ;         ;
; flash_data[11]                                                     ;                   ;         ;
; flash_data[10]                                                     ;                   ;         ;
; flash_data[9]                                                      ;                   ;         ;
; flash_data[8]                                                      ;                   ;         ;
; flash_data[7]                                                      ;                   ;         ;
; flash_data[6]                                                      ;                   ;         ;
; flash_data[5]                                                      ;                   ;         ;
; flash_data[4]                                                      ;                   ;         ;
; flash_data[3]                                                      ;                   ;         ;
; flash_data[2]                                                      ;                   ;         ;
; flash_data[1]                                                      ;                   ;         ;
; flash_data[0]                                                      ;                   ;         ;
; sdram_data[15]                                                     ;                   ;         ;
; sdram_data[14]                                                     ;                   ;         ;
; sdram_data[13]                                                     ;                   ;         ;
; sdram_data[12]                                                     ;                   ;         ;
; sdram_data[11]                                                     ;                   ;         ;
; sdram_data[10]                                                     ;                   ;         ;
; sdram_data[9]                                                      ;                   ;         ;
; sdram_data[8]                                                      ;                   ;         ;
; sdram_data[7]                                                      ;                   ;         ;
; sdram_data[6]                                                      ;                   ;         ;
; sdram_data[5]                                                      ;                   ;         ;
; sdram_data[4]                                                      ;                   ;         ;
; sdram_data[3]                                                      ;                   ;         ;
; sdram_data[2]                                                      ;                   ;         ;
; sdram_data[1]                                                      ;                   ;         ;
; sdram_data[0]                                                      ;                   ;         ;
; clk_sys                                                            ;                   ;         ;
; reset                                                              ;                   ;         ;
; button[7]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[7]~0        ; 1                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[7]~feeder ; 1                 ; 6       ;
; button[1]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[1]~2        ; 0                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[1]~feeder ; 0                 ; 6       ;
; button[5]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[5]~6        ; 0                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[5]~feeder ; 0                 ; 6       ;
; button[0]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[0]~1        ; 0                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[0]~feeder ; 0                 ; 6       ;
; button[4]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[4]        ; 1                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[4]~5        ; 1                 ; 6       ;
; button[3]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[3]~4        ; 0                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[3]~feeder ; 0                 ; 6       ;
; button[2]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[2]~3        ; 0                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[2]~feeder ; 0                 ; 6       ;
; button[6]                                                          ;                   ;         ;
;      - nioscpu:inst|button_pio:the_button_pio|readdata[6]~7        ; 0                 ; 6       ;
;      - nioscpu:inst|button_pio:the_button_pio|d1_data_in[6]~feeder ; 0                 ; 6       ;
+--------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                            ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                    ; JTAG_X1_Y27_N0         ; 159     ; Clock                                              ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                    ; JTAG_X1_Y27_N0         ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; clk_sys                                                                                                                                                                                                                         ; PIN_T2                 ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|button_pio:the_button_pio|always1~2                                                                                                                                                                                ; LCCOMB_X39_Y28_N28     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|col:the_col|always0~2                                                                                                                                                                                              ; LCCOMB_X37_Y31_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_rd_addr_cnt[2]~0                                                                                                                                                                              ; LCCOMB_X40_Y19_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[2]~0                                                                                                                                                                              ; LCCOMB_X41_Y19_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_rd_data_cnt[2]~1                                                                                                                                                                              ; LCCOMB_X41_Y19_N20     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_wb_en                                                                                                                                                                                         ; LCCOMB_X46_Y19_N8      ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_wb_update_av_writedata                                                                                                                                                                        ; LCCOMB_X39_Y19_N16     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                            ; LCCOMB_X42_Y19_N18     ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_wr_data_cnt[1]~0                                                                                                                                                                              ; LCCOMB_X39_Y19_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_xfer_rd_data_starting                                                                                                                                                                         ; FF_X42_Y19_N25         ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_xfer_wr_active                                                                                                                                                                                ; FF_X39_Y26_N19         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_ienable_reg_irq0~1                                                                                                                                                                               ; LCCOMB_X45_Y19_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_ld_align_byte1_fill                                                                                                                                                                              ; FF_X44_Y19_N29         ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_ld_align_sh8                                                                                                                                                                                     ; FF_X49_Y23_N23         ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_stall_d3                                                                                                                                                                                     ; FF_X40_Y25_N31         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_slow_inst_result_en~1                                                                                                                                                                            ; LCCOMB_X41_Y19_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_stall~1                                                                                                                                                                                          ; LCCOMB_X45_Y19_N16     ; 728     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|A_wr_dst_reg_from_M                                                                                                                                                                                ; FF_X50_Y28_N31         ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|Add8~5                                                                                                                                                                                             ; LCCOMB_X51_Y24_N6      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|D_ctrl_src2_choose_imm~62                                                                                                                                                                          ; LCCOMB_X50_Y27_N8      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|D_ic_fill_starting                                                                                                                                                                                 ; LCCOMB_X42_Y28_N18     ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|D_src1_hazard_E                                                                                                                                                                                    ; LCCOMB_X44_Y23_N20     ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|E_hbreak_req                                                                                                                                                                                       ; LCCOMB_X45_Y20_N30     ; 27      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|E_iw[0]                                                                                                                                                                                            ; FF_X43_Y20_N29         ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; FF_X43_Y20_N5          ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                            ; LCCOMB_X48_Y28_N20     ; 163     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|M_bht_wr_en_unfiltered                                                                                                                                                                             ; LCCOMB_X48_Y31_N24     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|M_br_cond_taken_history[0]~0                                                                                                                                                                       ; LCCOMB_X45_Y31_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|M_ctrl_rdctl_inst                                                                                                                                                                                  ; FF_X45_Y20_N11         ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; FF_X48_Y31_N27         ; 42      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|M_rot_rn[3]                                                                                                                                                                                        ; FF_X51_Y24_N11         ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|always133~1                                                                                                                                                                                        ; LCCOMB_X45_Y19_N6      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ram_block1a0~0                                                                                         ; LCCOMB_X48_Y29_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|jxuir                    ; FF_X53_Y28_N1          ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X31_Y29_N14     ; 15      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X30_Y30_N30     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X31_Y31_N10     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~1 ; LCCOMB_X31_Y31_N24     ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; FF_X52_Y29_N1          ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[14]~89                      ; LCCOMB_X56_Y24_N22     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[22]~96                      ; LCCOMB_X56_Y24_N8      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[37]~103                     ; LCCOMB_X29_Y31_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; LCCOMB_X56_Y24_N26     ; 38      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_uir~0                     ; LCCOMB_X56_Y23_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_avalon_reg:the_cpu_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                              ; LCCOMB_X32_Y29_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonDReg[0]~206                                                                                                       ; LCCOMB_X30_Y30_N24     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonWr                                                                                                                ; FF_X30_Y30_N21         ; 3       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|comb~2                                                                                                               ; LCCOMB_X32_Y32_N2      ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                          ; FF_X39_Y19_N27         ; 40      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|d_address_offset_field[1]~0                                                                                                                                                                        ; LCCOMB_X39_Y19_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|d_writedata[12]~32                                                                                                                                                                                 ; LCCOMB_X39_Y19_N2      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|dc_data_wr_port_en                                                                                                                                                                                 ; LCCOMB_X40_Y19_N22     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|dc_tag_wr_port_en                                                                                                                                                                                  ; LCCOMB_X40_Y19_N4      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|i_readdatavalid_d1                                                                                                                                                                                 ; FF_X37_Y32_N5          ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_fill_ap_offset[2]~0                                                                                                                                                                             ; LCCOMB_X36_Y29_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_fill_dp_offset_en~0                                                                                                                                                                             ; LCCOMB_X44_Y32_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_fill_valid_bits_en                                                                                                                                                                              ; LCCOMB_X45_Y32_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_tag_clr_valid_bits_nxt~0                                                                                                                                                                        ; LCCOMB_X42_Y28_N30     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_tag_wraddress[2]~12                                                                                                                                                                             ; LCCOMB_X42_Y28_N2      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_tag_wren                                                                                                                                                                                        ; LCCOMB_X42_Y28_N10     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0_data_master_arbitrator:the_cpu_0_data_master|always2~0                                                                                                                                                       ; LCCOMB_X40_Y32_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|cpu_0_instruction_master_arbitrator:the_cpu_0_instruction_master|always2~0                                                                                                                                         ; LCCOMB_X40_Y29_N26     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                ; LCCOMB_X58_Y26_N10     ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|read_write~5                                                                                                                           ; LCCOMB_X57_Y25_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|td_shift[0]~70                                                                                                                         ; LCCOMB_X56_Y24_N4      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|alt_jtag_atlantic:jtag_uart_0_alt_jtag_atlantic|write_stalled~7                                                                                                                        ; LCCOMB_X57_Y25_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|fifo_rd~5                                                                                                                                                                              ; LCCOMB_X50_Y30_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|fifo_wr                                                                                                                                                                                ; FF_X51_Y30_N29         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|ien_AE~1                                                                                                                                                                               ; LCCOMB_X37_Y28_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~28                                                ; LCCOMB_X50_Y30_N26     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|a_fefifo_7cf:fifo_state|_~28                                                ; LCCOMB_X51_Y30_N18     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|r_val~0                                                                                                                                                                                ; LCCOMB_X51_Y30_N0      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|wr_rfifo                                                                                                                                                                               ; LCCOMB_X50_Y30_N24     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|led_pio:the_led_pio|always0~1                                                                                                                                                                                      ; LCCOMB_X36_Y28_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|nioscpu_reset_clk_0_domain_synch_module:nioscpu_reset_clk_0_domain_synch|data_out                                                                                                                                  ; FF_X26_Y24_N17         ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|nioscpu_reset_clk_0_domain_synch_module:nioscpu_reset_clk_0_domain_synch|data_out                                                                                                                                  ; FF_X26_Y24_N17         ; 1873    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; nioscpu:inst|reset_n_sources~1                                                                                                                                                                                                  ; LCCOMB_X31_Y27_N0      ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; nioscpu:inst|row:the_row|always0~1                                                                                                                                                                                              ; LCCOMB_X38_Y28_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|Selector27~4                                                                                                                                                                                   ; LCCOMB_X25_Y24_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|Selector34~3                                                                                                                                                                                   ; LCCOMB_X26_Y24_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|WideOr16~0                                                                                                                                                                                     ; LCCOMB_X32_Y27_N4      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|active_addr[20]~177                                                                                                                                                                            ; LCCOMB_X29_Y23_N0      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|f_select                                                                                                                                                                                       ; LCCOMB_X28_Y23_N30     ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|m_addr[10]~18                                                                                                                                                                                  ; LCCOMB_X26_Y24_N14     ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|m_state.000010000                                                                                                                                                                              ; FF_X25_Y24_N9          ; 60      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|m_state.001000000                                                                                                                                                                              ; FF_X29_Y23_N17         ; 19      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe                                                                                                                                                                                             ; DDIOOECELL_X0_Y10_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_1                                                                                                                                                                                ; DDIOOECELL_X0_Y11_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_10                                                                                                                                                                               ; DDIOOECELL_X0_Y19_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_11                                                                                                                                                                               ; DDIOOECELL_X0_Y9_N19   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_12                                                                                                                                                                               ; DDIOOECELL_X0_Y16_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_13                                                                                                                                                                               ; DDIOOECELL_X0_Y15_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_14                                                                                                                                                                               ; DDIOOECELL_X0_Y12_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_15                                                                                                                                                                               ; DDIOOECELL_X0_Y11_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_2                                                                                                                                                                                ; DDIOOECELL_X0_Y14_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_3                                                                                                                                                                                ; DDIOOECELL_X0_Y15_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_4                                                                                                                                                                                ; DDIOOECELL_X0_Y4_N12   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_5                                                                                                                                                                                ; DDIOOECELL_X0_Y18_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_6                                                                                                                                                                                ; DDIOOECELL_X0_Y20_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_7                                                                                                                                                                                ; DDIOOECELL_X0_Y25_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_8                                                                                                                                                                                ; DDIOOECELL_X0_Y25_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_9                                                                                                                                                                                ; DDIOOECELL_X0_Y20_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[38]~43                                                                                                                       ; LCCOMB_X32_Y28_N30     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[38]~43                                                                                                                       ; LCCOMB_X32_Y28_N28     ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always0~1                                                                    ; LCCOMB_X28_Y28_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always10~1                                                                   ; LCCOMB_X28_Y28_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always12~3                                                                   ; LCCOMB_X29_Y27_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always15~0                                                                   ; LCCOMB_X28_Y29_N0      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always1~3                                                                    ; LCCOMB_X28_Y28_N26     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always2~1                                                                    ; LCCOMB_X28_Y28_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always4~1                                                                    ; LCCOMB_X28_Y28_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always6~1                                                                    ; LCCOMB_X28_Y28_N12     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1_module:rdv_fifo_for_cpu_0_data_master_to_sdram_0_s1|always8~1                                                                    ; LCCOMB_X28_Y28_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_counter_enable~2                                                                                                                                               ; LCCOMB_X33_Y28_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|sdram_0_s1_arb_winner~3                                                                                                                                                       ; LCCOMB_X33_Y28_N30     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tft_lcd_data:the_tft_lcd_data|always0~7                                                                                                                                                                            ; LCCOMB_X39_Y31_N22     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle                                                                                                                 ; DDIOOECELL_X69_Y53_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1                                                                                                    ; DDIOOECELL_X77_Y49_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_10                                                                                                   ; DDIOOECELL_X77_Y41_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_11                                                                                                   ; DDIOOECELL_X77_Y43_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_12                                                                                                   ; DDIOOECELL_X77_Y45_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_13                                                                                                   ; DDIOOECELL_X77_Y47_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_14                                                                                                   ; DDIOOECELL_X77_Y48_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_15                                                                                                   ; DDIOOECELL_X69_Y53_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2                                                                                                    ; DDIOOECELL_X77_Y48_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3                                                                                                    ; DDIOOECELL_X77_Y47_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4                                                                                                    ; DDIOOECELL_X77_Y44_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5                                                                                                    ; DDIOOECELL_X77_Y41_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6                                                                                                    ; DDIOOECELL_X75_Y53_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7                                                                                                    ; DDIOOECELL_X77_Y38_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_8                                                                                                    ; DDIOOECELL_X77_Y45_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_9                                                                                                    ; DDIOOECELL_X77_Y37_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_counter_enable~2                                                                                ; LCCOMB_X32_Y30_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_arb_winner~3                                                                                        ; LCCOMB_X33_Y30_N0      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                    ; PLL_1                  ; 2149    ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                    ; FF_X57_Y22_N25         ; 32      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                                                                                                          ; LCCOMB_X57_Y22_N10     ; 36      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[1][0]~73                                                                                                                                                                                           ; LCCOMB_X58_Y22_N12     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irf_reg[2][0]~79                                                                                                                                                                                           ; LCCOMB_X58_Y22_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|irsr_reg[2]~33                                                                                                                                                                                             ; LCCOMB_X57_Y22_N18     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|node_ena~18                                                                                                                                                                                                ; LCCOMB_X58_Y23_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[1][0]~62                                                                                                                                                                                    ; LCCOMB_X58_Y22_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|shadow_irf_reg[2][0]~69                                                                                                                                                                                    ; LCCOMB_X58_Y22_N6      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~30                                                                                                                                                                      ; LCCOMB_X56_Y23_N30     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~35                                                                                                                                                                 ; LCCOMB_X56_Y23_N16     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]~36                                                                                                                                                                 ; LCCOMB_X56_Y23_N10     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                         ; FF_X56_Y25_N19         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                        ; FF_X56_Y25_N21         ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                         ; FF_X56_Y24_N31         ; 31      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                         ; FF_X56_Y24_N11         ; 43      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                         ; FF_X58_Y22_N23         ; 10      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_dr_scan_proc~2                                                                                                                                                                                  ; LCCOMB_X56_Y25_N22     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:sld_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                        ; FF_X56_Y25_N17         ; 26      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                           ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; altera_internal_jtag~TCKUTAP                                                                   ; JTAG_X1_Y27_N0    ; 159     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; nioscpu:inst|nioscpu_reset_clk_0_domain_synch_module:nioscpu_reset_clk_0_domain_synch|data_out ; FF_X26_Y24_N17    ; 1873    ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; nioscpu:inst|reset_n_sources~1                                                                 ; LCCOMB_X31_Y27_N0 ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                   ; PLL_1             ; 2149    ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; nioscpu:inst|cpu_0:the_cpu_0|A_stall~1                                                                                                                                                                                          ; 728     ;
; nioscpu:inst|cpu_0:the_cpu_0|F_stall                                                                                                                                                                                            ; 164     ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mul_stall                                                                                                                                                                                        ; 71      ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|take_no_action_break_a~1 ; 64      ;
; nioscpu:inst|sdram_0:the_sdram_0|m_state.000010000                                                                                                                                                                              ; 60      ;
; nioscpu:inst|cpu_0:the_cpu_0|d_read                                                                                                                                                                                             ; 58      ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_fill_active                                                                                                                                                                                   ; 54      ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_read_data_valid_sdram_0_s1                                                                                                                                  ; 51      ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_instruction_master_read_data_valid_sdram_0_s1                                                                                                                           ; 51      ;
; nioscpu:inst|cpu_0:the_cpu_0|E_ctrl_cmp                                                                                                                                                                                         ; 51      ;
; nioscpu:inst|cpu_0_jtag_debug_module_arbitrator:the_cpu_0_jtag_debug_module|cpu_0_jtag_debug_module_grant_vector[1]~1                                                                                                           ; 51      ;
; nioscpu:inst|cpu_0:the_cpu_0|E_src1[6]~2                                                                                                                                                                                        ; 48      ;
; nioscpu:inst|cpu_0:the_cpu_0|E_src1[6]~1                                                                                                                                                                                        ; 48      ;
; nioscpu:inst|cpu_0:the_cpu_0|D_src2_reg[23]~109                                                                                                                                                                                 ; 48      ;
; nioscpu:inst|cpu_0:the_cpu_0|D_src2_reg[23]~108                                                                                                                                                                                 ; 48      ;
; nioscpu:inst|cpu_0:the_cpu_0|d_address_offset_field[1]                                                                                                                                                                          ; 45      ;
; sld_hub:sld_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                         ; 43      ;
; nioscpu:inst|sdram_0_s1_arbitrator:the_sdram_0_s1|cpu_0_data_master_granted_sdram_0_s1~1                                                                                                                                        ; 43      ;
; nioscpu:inst|cpu_0:the_cpu_0|A_dc_valid_st_bypass_hit                                                                                                                                                                           ; 42      ;
; nioscpu:inst|cpu_0:the_cpu_0|M_pipe_flush                                                                                                                                                                                       ; 42      ;
; nioscpu:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|rd_address                                                                                                                           ; 42      ;
; nioscpu:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_0[38]~43                                                                                                                       ; 41      ;
; nioscpu:inst|sdram_0:the_sdram_0|sdram_0_input_efifo_module:the_sdram_0_input_efifo_module|entry_1[38]~43                                                                                                                       ; 41      ;
; nioscpu:inst|cpu_0:the_cpu_0|A_en_d1                                                                                                                                                                                            ; 41      ;
; nioscpu:inst|sdram_0:the_sdram_0|active_addr[20]~177                                                                                                                                                                            ; 41      ;
; sld_hub:sld_hub_inst|irf_reg[1][1]                                                                                                                                                                                              ; 40      ;
; sld_hub:sld_hub_inst|irf_reg[1][0]                                                                                                                                                                                              ; 40      ;
; nioscpu:inst|cpu_0:the_cpu_0|A_ctrl_mul_lsw                                                                                                                                                                                     ; 40      ;
; nioscpu:inst|cpu_0:the_cpu_0|hbreak_enabled                                                                                                                                                                                     ; 40      ;
; nioscpu:inst|cpu_0:the_cpu_0|A_mem_bypass_pending                                                                                                                                                                               ; 40      ;
; nioscpu:inst|cpu_0:the_cpu_0|d_address_offset_field[0]                                                                                                                                                                          ; 40      ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; nioscpu:inst|tft_lcd_nrd_s1_arbitrator:the_tft_lcd_nrd_s1|cpu_0_data_master_qualified_request_tft_lcd_nrd_s1~4                                                                                                                  ; 39      ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:cpu_0_jtag_debug_module_phy|virtual_state_sdr~0                     ; 38      ;
; nioscpu:inst|cpu_0:the_cpu_0|ic_fill_line[5]                                                                                                                                                                                    ; 37      ;
; nioscpu:inst|cpu_0:the_cpu_0|d_write                                                                                                                                                                                            ; 37      ;
; sld_hub:sld_hub_inst|clr_reg~_wirecell                                                                                                                                                                                          ; 36      ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|cpu_0_data_master_read_data_valid_cfi_flash_0_s1_shift_register[1]                                                                  ; 35      ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|cpu_0_instruction_master_read_data_valid_cfi_flash_0_s1_shift_register[1]                                                           ; 35      ;
; nioscpu:inst|cpu_0:the_cpu_0|F_pc[16]~48                                                                                                                                                                                        ; 35      ;
; nioscpu:inst|cpu_0:the_cpu_0|latched_oci_tb_hbreak_req                                                                                                                                                                          ; 35      ;
; nioscpu:inst|cpu_0:the_cpu_0|D_iw[2]                                                                                                                                                                                            ; 35      ;
; nioscpu:inst|cpu_0:the_cpu_0|F_pc[16]~49                                                                                                                                                                                        ; 34      ;
; nioscpu:inst|cpu_0:the_cpu_0|E_iw[4]                                                                                                                                                                                            ; 34      ;
; nioscpu:inst|cpu_0:the_cpu_0|intr_req~1                                                                                                                                                                                         ; 33      ;
; nioscpu:inst|cpu_0:the_cpu_0|E_logic_op[0]                                                                                                                                                                                      ; 33      ;
; nioscpu:inst|cpu_0:the_cpu_0|D_iw[5]                                                                                                                                                                                            ; 33      ;
; nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|tri_state_bridge_0_avalon_slave_grant_vector[1]~1                                                                                   ; 33      ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|MonAReg[10]                                                                                                          ; 33      ;
; sld_hub:sld_hub_inst|clr_reg                                                                                                                                                                                                    ; 32      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+----------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                               ; Location                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+----------------------------------------------------------------+
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_hsf1:auto_generated|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; cpu_0_bht_ram.mif                 ; M9K_X47_Y31_N0                                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_data_module:cpu_0_dc_data|altsyncram:the_altsyncram|altsyncram_bcf1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None                              ; M9K_X47_Y22_N0, M9K_X47_Y21_N0                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_bhf1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; cpu_0_dc_tag_ram.mif              ; M9K_X47_Y25_N0                                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_victim_module:cpu_0_dc_victim|altsyncram:the_altsyncram|altsyncram_i2d1:auto_generated|ALTSYNCRAM                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                              ; M9K_X47_Y20_N0                                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_data_module:cpu_0_ic_data|altsyncram:the_altsyncram|altsyncram_3id1:auto_generated|ALTSYNCRAM                                                                                                                           ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None                              ; M9K_X47_Y30_N0, M9K_X47_Y27_N0, M9K_X47_Y29_N0, M9K_X47_Y32_N0 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_m8g1:auto_generated|ALTSYNCRAM                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; cpu_0_ic_tag_ram.mif              ; M9K_X47_Y28_N0                                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_l872:auto_generated|ALTSYNCRAM ; AUTO ; True Dual Port   ; Dual Clocks  ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 2    ; cpu_0_ociram_default_contents.mif ; M9K_X27_Y31_N0, M9K_X27_Y30_N0                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_haf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_a.mif                ; M9K_X47_Y23_N0                                                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_iaf1:auto_generated|ALTSYNCRAM                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; cpu_0_rf_ram_b.mif                ; M9K_X47_Y24_N0                                                 ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_r:the_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M9K_X61_Y29_N0                                                 ;
; nioscpu:inst|jtag_uart_0:the_jtag_uart_0|jtag_uart_0_scfifo_w:the_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_aq21:auto_generated|a_dpfifo_h031:dpfifo|dpram_ek21:FIFOram|altsyncram_i0m1:altsyncram1|ALTSYNCRAM                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                              ; M9K_X47_Y26_N0                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------------------------+----------------------------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------------------------------------------------------------------------------------------+
; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_ic_tag_module:cpu_0_ic_tag|altsyncram:the_altsyncram|altsyncram_m8g1:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------------+
; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_dc_tag_module:cpu_0_dc_tag|altsyncram:the_altsyncram|altsyncram_bhf1:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_ocimem:the_cpu_0_nios2_ocimem|cpu_0_ociram_lpm_dram_bdp_component_module:cpu_0_ociram_lpm_dram_bdp_component|altsyncram:the_altsyncram|altsyncram_l872:auto_generated|ALTSYNCRAM ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_b_module:cpu_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_iaf1:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_register_bank_a_module:cpu_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_haf1:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+------------------------------------------------------------------------------------------------------------------------------------+
; |clock|nioscpu:inst|cpu_0:the_cpu_0|cpu_0_bht_module:cpu_0_bht|altsyncram:the_altsyncram|altsyncram_hsf1:auto_generated|ALTSYNCRAM ;
+------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 312               ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 156               ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 156               ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 312               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                  ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y21_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_2|mult_add_ffr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X34_Y21_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
; nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_out3     ; Simple Multiplier (18-bit) ; DSPOUT_X34_Y22_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    nioscpu:inst|cpu_0:the_cpu_0|cpu_0_mult_cell:the_cpu_0_mult_cell|altmult_add:the_altmult_add_part_1|mult_add_dfr2:auto_generated|ded_mult_br81:ded_mult1|mac_mult2 ;                            ; DSPMULT_X34_Y22_N0 ; Unsigned            ;                                ; yes                   ; yes                   ; no                ;                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 6,728 / 168,875 ( 4 % ) ;
; C16 interconnects          ; 208 / 5,236 ( 4 % )     ;
; C4 interconnects           ; 4,895 / 103,272 ( 5 % ) ;
; Direct links               ; 672 / 168,875 ( < 1 % ) ;
; Global clocks              ; 4 / 20 ( 20 % )         ;
; Local interconnects        ; 1,738 / 55,856 ( 3 % )  ;
; R24 interconnects          ; 334 / 5,207 ( 6 % )     ;
; R4 interconnects           ; 6,017 / 141,678 ( 4 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.47) ; Number of LABs  (Total = 303) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 42                            ;
; 2                                           ; 8                             ;
; 3                                           ; 2                             ;
; 4                                           ; 5                             ;
; 5                                           ; 3                             ;
; 6                                           ; 8                             ;
; 7                                           ; 2                             ;
; 8                                           ; 3                             ;
; 9                                           ; 5                             ;
; 10                                          ; 2                             ;
; 11                                          ; 2                             ;
; 12                                          ; 3                             ;
; 13                                          ; 1                             ;
; 14                                          ; 4                             ;
; 15                                          ; 8                             ;
; 16                                          ; 205                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.62) ; Number of LABs  (Total = 303) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 238                           ;
; 1 Clock                            ; 273                           ;
; 1 Clock enable                     ; 146                           ;
; 1 Sync. clear                      ; 17                            ;
; 1 Sync. load                       ; 61                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 52                            ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.29) ; Number of LABs  (Total = 303) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 19                            ;
; 2                                            ; 27                            ;
; 3                                            ; 1                             ;
; 4                                            ; 5                             ;
; 5                                            ; 1                             ;
; 6                                            ; 3                             ;
; 7                                            ; 0                             ;
; 8                                            ; 3                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 7                             ;
; 13                                           ; 0                             ;
; 14                                           ; 1                             ;
; 15                                           ; 0                             ;
; 16                                           ; 11                            ;
; 17                                           ; 5                             ;
; 18                                           ; 12                            ;
; 19                                           ; 7                             ;
; 20                                           ; 16                            ;
; 21                                           ; 17                            ;
; 22                                           ; 17                            ;
; 23                                           ; 18                            ;
; 24                                           ; 30                            ;
; 25                                           ; 24                            ;
; 26                                           ; 9                             ;
; 27                                           ; 14                            ;
; 28                                           ; 13                            ;
; 29                                           ; 4                             ;
; 30                                           ; 8                             ;
; 31                                           ; 6                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.82) ; Number of LABs  (Total = 303) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 45                            ;
; 2                                               ; 9                             ;
; 3                                               ; 1                             ;
; 4                                               ; 5                             ;
; 5                                               ; 10                            ;
; 6                                               ; 15                            ;
; 7                                               ; 11                            ;
; 8                                               ; 19                            ;
; 9                                               ; 30                            ;
; 10                                              ; 28                            ;
; 11                                              ; 16                            ;
; 12                                              ; 18                            ;
; 13                                              ; 12                            ;
; 14                                              ; 8                             ;
; 15                                              ; 19                            ;
; 16                                              ; 27                            ;
; 17                                              ; 8                             ;
; 18                                              ; 9                             ;
; 19                                              ; 3                             ;
; 20                                              ; 2                             ;
; 21                                              ; 1                             ;
; 22                                              ; 2                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 0                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.39) ; Number of LABs  (Total = 303) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 6                             ;
; 3                                            ; 33                            ;
; 4                                            ; 5                             ;
; 5                                            ; 8                             ;
; 6                                            ; 2                             ;
; 7                                            ; 4                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 3                             ;
; 11                                           ; 1                             ;
; 12                                           ; 5                             ;
; 13                                           ; 8                             ;
; 14                                           ; 1                             ;
; 15                                           ; 7                             ;
; 16                                           ; 7                             ;
; 17                                           ; 7                             ;
; 18                                           ; 16                            ;
; 19                                           ; 15                            ;
; 20                                           ; 20                            ;
; 21                                           ; 9                             ;
; 22                                           ; 10                            ;
; 23                                           ; 6                             ;
; 24                                           ; 7                             ;
; 25                                           ; 11                            ;
; 26                                           ; 13                            ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 9                             ;
; 30                                           ; 4                             ;
; 31                                           ; 18                            ;
; 32                                           ; 15                            ;
; 33                                           ; 15                            ;
; 34                                           ; 13                            ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 125          ; 76           ; 125          ; 0            ; 0            ; 133       ; 125          ; 0            ; 133       ; 133       ; 0            ; 119          ; 0            ; 0            ; 42           ; 0            ; 119          ; 42           ; 0            ; 0            ; 0            ; 119          ; 0            ; 0            ; 0            ; 0            ; 0            ; 133       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 8            ; 57           ; 8            ; 133          ; 133          ; 0         ; 8            ; 133          ; 0         ; 0         ; 133          ; 14           ; 133          ; 133          ; 91           ; 133          ; 14           ; 91           ; 133          ; 133          ; 133          ; 14           ; 133          ; 133          ; 133          ; 133          ; 133          ; 0         ; 133          ; 133          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; sdram_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_nCAS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_CKE           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_nRAS          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_nWE           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_nCS           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_nRE           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_nCS           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_nWE           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_nrd         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_nrst        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_nwr         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_rs          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; col[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[21]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[20]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[19]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[18]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[17]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[16]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[15]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[14]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[13]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_addr[0]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[11]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[10]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; row[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_addr[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[1]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_ba[0]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_DQM[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_DQM[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[7]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[6]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[5]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[4]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[3]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[2]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[1]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; tft_lcd_data[0]     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[15]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[14]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[13]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; flash_data[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[15]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[14]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[13]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[12]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[11]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[10]      ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[9]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[8]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[7]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[6]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[5]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[4]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[3]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[2]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[1]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_data[0]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_sys             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[4]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; button[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; As input tri-stated      ;
; Data[1]/ASDO                                 ; As input tri-stated      ;
; Data[7..2]                                   ; Unreserved               ;
; FLASH_nCE/nCSO                               ; As input tri-stated      ;
; Other Active Parallel pins                   ; Unreserved               ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                      ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+-----------------------------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                                           ;
+------------------------------------------------------------------+----------------------------------------------+
; Name                                                             ; Value                                        ;
+------------------------------------------------------------------+----------------------------------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                                           ;
; Mid Wire Use - Fit Attempt 1                                     ; 4                                            ;
; Mid Slack - Fit Attempt 1                                        ; 44161                                        ;
; Internal Atom Count - Fit Attempt 1                              ; 5536                                         ;
; LE/ALM Count - Fit Attempt 1                                     ; 3778                                         ;
; LAB Count - Fit Attempt 1                                        ; 304                                          ;
; Outputs per Lab - Fit Attempt 1                                  ; 9.990                                        ;
; Inputs per LAB - Fit Attempt 1                                   ; 18.181                                       ;
; Global Inputs per LAB - Fit Attempt 1                            ; 1.711                                        ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:236;1:68                                   ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:75;1:92;2:115;3:21;4:1                     ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:28;1:60;2:100;3:103;4:13                   ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:304                                        ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:26;1:42;2:230;3:6                          ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:82;1:211;2:11                              ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:77;1:144;2:82;3:1                          ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:26;1:108;2:170                             ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:26;1:258;2:20                              ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:144;1:160                                  ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:281;1:23                                   ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:294;1:10                                   ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:217;2:39;3:18;4:14;5:7;6:3;7:3;8:1;9:1 ;
; LEs in Chains - Fit Attempt 1                                    ; 252                                          ;
; LEs in Long Chains - Fit Attempt 1                               ; 121                                          ;
; LABs with Chains - Fit Attempt 1                                 ; 26                                           ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 1                                            ;
; Time - Fit Attempt 1                                             ; 0                                            ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.016                                        ;
+------------------------------------------------------------------+----------------------------------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 2      ;
; Early Slack - Fit Attempt 1         ; 39144  ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; 39045  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 4      ;
; Mid Slack - Fit Attempt 1           ; 39081  ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 4      ;
; Late Slack - Fit Attempt 1          ; 39081  ;
; Peak Regional Wire - Fit Attempt 1  ; 29.913 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 3      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.172  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Auto Fit Point 8 - Fit Attempt 1    ; f0          ;
; Early Slack - Fit Attempt 1         ; 47194       ;
; Early Wire Use - Fit Attempt 1      ; 5           ;
; Peak Regional Wire - Fit Attempt 1  ; 41          ;
; Mid Slack - Fit Attempt 1           ; 74          ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 5           ;
; Time - Fit Attempt 1                ; 5           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.608       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Fri Dec 03 15:09:08 2021
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off clock -c clock
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C55F484I7 for design "clock"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info: Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C16F484C7 is compatible
    Info: Device EP3C16F484I7 is compatible
    Info: Device EP3C16F484A7 is compatible
    Info: Device EP3C40F484C7 is compatible
    Info: Device EP3C40F484I7 is compatible
    Info: Device EP3C40F484A7 is compatible
    Info: Device EP3C55F484C7 is compatible
    Info: Device EP3C80F484C7 is compatible
    Info: Device EP3C80F484I7 is compatible
    Info: Device EP3C120F484C7 is compatible
    Info: Device EP3C120F484I7 is compatible
Info: Fitter converted 5 user pins into dedicated programming pins
    Info: Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info: Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info: Pin ~ALTERA_DCLK~ is reserved at location K2
    Info: Pin ~ALTERA_DATA0~ is reserved at location K1
    Info: Pin ~ALTERA_nCEO~ is reserved at location K22
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 4 pins of 129 total pins
    Info: Pin row[15] not assigned to an exact location on the device
    Info: Pin row[14] not assigned to an exact location on the device
    Info: Pin row[13] not assigned to an exact location on the device
    Info: Pin row[12] not assigned to an exact location on the device
Info: Fitter is using the TimeQuest Timing Analyzer
Info: Evaluating HDL-embedded SDC commands
    Info: Entity altera_std_synchronizer
        Info: set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info: Entity sld_hub
        Info: create_clock -period 10MHz -name altera_reserved_tck [get_ports {altera_reserved_tck}]
Info: Reading SDC File: 'cpu_0.sdc'
Warning: At least one of the filters had some problems and could not be matched.
    Warning: *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|monitor_ready_sync1 could not be matched with a keeper.
Warning: Ignored assignment: set_false_path -from [get_keepers {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|monitor_ready}] -to [get_keepers {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|monitor_ready_sync1}]
    Warning: Argument -to with value [get_keepers {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|monitor_ready_sync1}] contains zero elements
Warning: At least one of the filters had some problems and could not be matched.
    Warning: *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|debugack_sync1 could not be matched with a keeper.
Warning: Ignored assignment: set_false_path -from [get_keepers {*cpu_0:the_cpu_0|hbreak_enabled}] -to [get_keepers {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|debugack_sync1}]
    Warning: Argument -to with value [get_keepers {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|debugack_sync1}] contains zero elements
Warning: At least one of the filters had some problems and could not be matched.
    Warning: *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|uir_sync1 could not be matched with a clock or keeper or register or port or pin or cell or partition.
Warning: Ignored assignment: set_false_path -from [get_keepers {sld_hub:sld_hub_inst*}] -to [get_clocks {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|uir_sync1}]
    Warning: Argument -to with value *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|uir_sync1 could not match any element of the following types: ( clk kpr reg port pin cell partition )
Warning: At least one of the filters had some problems and could not be matched.
    Warning: *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|udr_sync1 could not be matched with a clock or keeper or register or port or pin or cell or partition.
Warning: Ignored assignment: set_false_path -from [get_keepers {sld_hub:sld_hub_inst*}] -to [get_clocks {*cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|udr_sync1}]
    Warning: Argument -to with value *cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_sysclk:the_cpu_0_jtag_debug_module_sysclk|udr_sync1 could not match any element of the following types: ( clk kpr reg port pin cell partition )
Warning: Node: clk_sys was determined to be a clock but was found without an associated clock assignment.
Info: PLL cross checking found inconsistent PLL clock settings:
    Info: Node: inst1|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Info: Node: inst1|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning: From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning: From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info: Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:  100.000 altera_reserved_tck
Info: Automatically promoted node pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info: Automatically promoted node pll:inst1|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C0 of PLL_1)
    Info: Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info: Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node nioscpu:inst|nioscpu_reset_clk_0_domain_synch_module:nioscpu_reset_clk_0_domain_synch|data_out 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node nioscpu:inst|sdram_0:the_sdram_0|active_addr[20]~177
        Info: Destination node nioscpu:inst|sdram_0:the_sdram_0|active_cs_n~8
        Info: Destination node nioscpu:inst|sdram_0:the_sdram_0|i_refs[2]
        Info: Destination node nioscpu:inst|sdram_0:the_sdram_0|i_refs[1]
        Info: Destination node nioscpu:inst|sdram_0:the_sdram_0|i_refs[0]
        Info: Destination node nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|jtag_break~6
        Info: Destination node nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_nios2_oci_debug:the_cpu_0_nios2_oci_debug|resetlatch~3
Info: Automatically promoted node nioscpu:inst|reset_n_sources~1 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Ignoring invalid fast I/O register assignments
Info: Finished register packing
    Extra Info: Packed 10 registers into blocks of type EC
    Extra Info: Packed 64 registers into blocks of type Embedded multiplier block
    Extra Info: Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info: Packed 108 registers into blocks of type I/O Output Buffer
    Extra Info: Created 81 register duplicates
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 4 (unused VREF, 2.5V VCCIO, 0 input, 4 output, 0 bidirectional)
        Info: I/O standards used: 2.5 V.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  30 pins available
        Info: I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 34 total pin(s) used --  8 pins available
        Info: I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 5 total pin(s) used --  37 pins available
        Info: I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 12 total pin(s) used --  31 pins available
        Info: I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  33 pins available
        Info: I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 30 total pin(s) used --  9 pins available
        Info: I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 20 total pin(s) used --  23 pins available
        Info: I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 16 total pin(s) used --  27 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:04
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:03
Info: Report Timing: Found 1 setup paths (0 violated).  Worst case slack is 47.395
    Info: -setup
    Info: -npaths 1
Info: Path #1: Setup slack is 47.395 
    Info: ===================================================================
    Info: From Node    : nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[0]
    Info: To Node      : sld_hub:sld_hub_inst|tdo
    Info: Launch Clock : altera_reserved_tck
    Info: Latch Clock  : altera_reserved_tck (INVERTED)
    Info: 
    Info: Data Arrival Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:      0.000      0.000           launch edge time
    Info:      4.446      4.446  R        clock network delay
    Info:      4.678      0.232     uTco  nioscpu:inst|cpu_0:the_cpu_0|cpu_0_nios2_oci:the_cpu_0_nios2_oci|cpu_0_jtag_debug_module_wrapper:the_cpu_0_jtag_debug_module_wrapper|cpu_0_jtag_debug_module_tck:the_cpu_0_jtag_debug_module_tck|sr[0]
    Info:      4.678      0.000 RR  CELL  inst|the_cpu_0|the_cpu_0_nios2_oci|the_cpu_0_jtag_debug_module_wrapper|the_cpu_0_jtag_debug_module_tck|sr[0]|q
    Info:      6.399      1.721 RR    IC  sld_hub_inst|tdo~9|datac
    Info:      6.686      0.287 RR  CELL  sld_hub_inst|tdo~9|combout
    Info:      6.889      0.203 RR    IC  sld_hub_inst|tdo~10|datad
    Info:      7.028      0.139 RF  CELL  sld_hub_inst|tdo~10|combout
    Info:      7.028      0.000 FF    IC  sld_hub_inst|tdo|d
    Info:      7.132      0.104 FF  CELL  sld_hub:sld_hub_inst|tdo
    Info: 
    Info: Data Required Path:
    Info: 
    Info: Total (ns)  Incr (ns)     Type  Element
    Info: ==========  ========= ==  ====  ===================================
    Info:     50.000     50.000           latch edge time
    Info:     54.509      4.509  F        clock network delay
    Info:     54.527      0.018     uTsu  sld_hub:sld_hub_inst|tdo
    Info: 
    Info: Data Arrival Time  :     7.132
    Info: Data Required Time :    54.527
    Info: Slack              :    47.395 
    Info: ===================================================================
    Info: 
Info: Fitter routing operations beginning
Info: Average interconnect usage is 4% of the available device resources
    Info: Peak interconnect usage is 41% of the available device resources in the region that extends from location X33_Y21 to location X43_Y31
Info: Fitter routing operations ending: elapsed time is 00:00:05
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 2 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin sdram_CKE has VCC driving its datain port
    Info: Pin flash_addr[0] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_1
        Info: Type bi-directional pin flash_data[14] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_5
        Info: Type bi-directional pin flash_data[10] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_9
        Info: Type bi-directional pin flash_data[6] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_13
        Info: Type bi-directional pin flash_data[2] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_1
        Info: Type bi-directional pin sdram_data[14] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_5
        Info: Type bi-directional pin sdram_data[10] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_9
        Info: Type bi-directional pin sdram_data[6] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_13
        Info: Type bi-directional pin sdram_data[2] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle
        Info: Type bi-directional pin flash_data[15] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_4
        Info: Type bi-directional pin flash_data[11] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_8
        Info: Type bi-directional pin flash_data[7] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_12
        Info: Type bi-directional pin flash_data[3] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe
        Info: Type bi-directional pin sdram_data[15] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_4
        Info: Type bi-directional pin sdram_data[11] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_8
        Info: Type bi-directional pin sdram_data[7] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_12
        Info: Type bi-directional pin sdram_data[3] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_3
        Info: Type bi-directional pin flash_data[12] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_7
        Info: Type bi-directional pin flash_data[8] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_11
        Info: Type bi-directional pin flash_data[4] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_15
        Info: Type bi-directional pin flash_data[0] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_3
        Info: Type bi-directional pin sdram_data[12] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_7
        Info: Type bi-directional pin sdram_data[8] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_11
        Info: Type bi-directional pin sdram_data[4] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_15
        Info: Type bi-directional pin sdram_data[0] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_2
        Info: Type bi-directional pin flash_data[13] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_6
        Info: Type bi-directional pin flash_data[9] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_10
        Info: Type bi-directional pin flash_data[5] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|tri_state_bridge_0_avalon_slave_arbitrator:the_tri_state_bridge_0_avalon_slave|d1_in_a_write_cycle~_Duplicate_14
        Info: Type bi-directional pin flash_data[1] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_2
        Info: Type bi-directional pin sdram_data[13] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_6
        Info: Type bi-directional pin sdram_data[9] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_10
        Info: Type bi-directional pin sdram_data[5] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: nioscpu:inst|sdram_0:the_sdram_0|oe~_Duplicate_14
        Info: Type bi-directional pin sdram_data[1] uses the 2.5 V I/O standard
Info: Generated suppressed messages file D:/clock/clock.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 394 megabytes
    Info: Processing ended: Fri Dec 03 15:09:29 2021
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/clock/clock.fit.smsg.


