module full_sub_tb();
reg a,b,c;
wire diff,borrow;
full_sub(a,b,c,diff,borrow);
initial
begian
# a=0; b=0; c=0;
# a=0; b=1; c=0;
# a=1; b=0; c=0;
# a=1; b=1; c=0;
# a=0; b=0; c=1;
# a=0; b=1; c=1;
# a=1; b=0; c=1;
# a=1; b=1; c=1;
end
endmodule
