<ITEM>
  <TITEL>Static_Random_Access_Memory</TITLE>
  <META>{{cite paper|title=Low temperature data remanence in static RAM|author=Sergei Skorobogatov|publisher=University of Cambridge, Computer Laboratory|date=June 2002|url= http://www.cl.cam.ac.uk/techreports/UCAM-CL-TR-536.html|accessdate=2008-02-27}}{{要出典|date=2010年11月}}{{要出典|date=2010年11月}}{{要出典|date=2010年11月}}{{Reflist}}{{半導体メモリ}}{{DEFAULTSORT:すたていつくらんたむあくせすめもり}}</META>
  <DESCRIPTION>	[[ファイル:Hyundai RAM HY6116AP-10.jpg|thumb|[[Nintendo Entertainment System|NES]]クローンに使われていた2K×8ビットSRAM]]\n'''Static Random Access Memory'''（スタティックランダムアクセスメモリ）、略称'''スタティックRAM'''（スタティックラム）、'''SRAM'''（エスラム）は、[[半導体メモリ]]の一種である。[[Dynamic Random Access Memory|ダイナミックRAM]] (DRAM) とは異なり、定期的なリフレッシュ（記憶保持動作）が不要であるため「スタティック」と呼ばれる。[[フリップフロップ]]等の[[論理回路#順序回路|順序回路]]を用いてデータを記憶する[[ランダムアクセスメモリ|RAM]]で、[[データ残留]]現象があるものの<ref name="skorobogatov"></ref>、[[電力]]の供給がなくなると記憶内容が失われる[[揮発性メモリ]]（volatile memory）である。\n\n== 概要 ==\n[[ダイナミックランダムアクセスメモリ|DRAM]]と異なり、記憶部に[[フリップフロップ回路]]を用いているため、リフレッシュ操作が不要であり、記憶保持状態での[[消費電力]]は極めて小さい。\n\nDRAMと比べて記憶容量あたりの単価が高いため、高速な情報の出し入れが可能な点を生かした[[キャッシュメモリ]]での使用や、低消費電力を生かした携帯型機器での使用など、比較的データ量の少ない用途によく用いられる。また、低消費電力の例として、SRAMに小さな電池を内蔵あるいは外部に配置することで、主電源が供給されない間も記憶情報を保持する仕組みの[[不揮発メモリ]]（NVRAM, コンピュータの[[時計]]や[[Basic Input/Output System|BIOS]]設定情報の保持など）が挙げられる（[[バッテリーバックアップ]]機能）。\n\nなお、現在では従来のDRAMの記憶セルを用いながら、消費電力を低減してSRAMと同じインターフェースを持つ[[疑似SRAM]]もある。\n\nまた、SRAMの応用として、[[プログラマブルロジックデバイス]]がある。これは、SRAMの高速動作を利用したものであり、[[記憶セル]]の状態によってマトリクス状の配線を接続・切断することにより、[[ゲートアレイ]]として機能させる。プログラマブルロジックデバイスの一種である[[FPGA]]は、配線だけでなく論理セルの構造もSRAMによるLUT（[[ルックアップテーブル]]）で構成されているものもある。\n\n== 設計 ==\n[[ファイル:SRAM Cell (6 Transistors).svg|thumb|200px|left|トランジスタ6個で構成される CMOS SRAM セル]]\nSRAM内の各[[ビット]]は4つの[[トランジスタ]]で構成される2つの交差接続された[[NOTゲート|インバータ]]に格納される。その記憶セルは2つの安定状態があり、それぞれを '''0''' と '''1''' に対応させる。さらに読み出しと書き込みアクセスのために2つのトランジスタを必要とする。したがって、典型的なSRAMでは1ビットを格納するのに6個の[[MOSFET]]（6T）を使用する。他にも8Tや10Tで記憶セルを構成するものもあるが<ref>[http://ieeexplore.ieee.org/Xplore/login.jsp?url=/iel5/4/4317684/04317699.pdf?arnumber=4317699 A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM]</ref><ref>United States Patent 6975532: [http://www.freepatentsonline.com/6975532.html Quasi-static random access memory]</ref>、これは読み書きポートを複数実装するのに使われ、ある種のビデオメモリや[[レジスタファイル]]などがマルチポート型SRAM回路を使っている。\n\n一般的に、セル当たりのトランジスタ数が少ないほど個々のセルを小さくできる。シリコンウェハーの製造コストは比較的一定であるため、セルが小さくなれば単位面積により多くのビットを格納でき、メモリのビット当たりのコストも低減される。\n\n6Tよりも少ないトランジスタ数で記憶セルを構成することも可能だが、そのような3T<ref>United States Patent 6975531: [http://www.freepatentsonline.com/6975531.html 6F2 3-transistor DRAM gain cell]</ref><ref>[http://www.tezzaron.com/technology/3T-iRAM.htm 3T-iRAM(r) Technology]</ref>や1Tのセルは実際には[[Dynamic Random Access Memory|DRAM]]であり、SRAMではない。例えば[[1T-SRAM]]と呼ばれるものがある。\n\nセルへのアクセスは、ワード線（図ではWL）でイネーブルとなり、それによって2つのアクセス用トランジスタ M<sub>5</sub> と M<sub>6</sub> を制御し、次いでセル本体をビット線（図では<span style="text-decoration: overline;">BL</span>とBL）に接続すべきか否かを制御する。ビット線は読み取り操作と書き込み操作でのデータ転送に使われる。厳密にはビット線を2本持つ必要はないが、その信号と反転信号を同時に提供することで[[ノイズマージン]]を改善している。\n\n読み取りアクセスでは、SRAMのセルが能動的にビット線を High または Low に駆動する。それに対して、[[Dynamic Random Access Memory|DRAM]]では、ビット線がコンデンサと繋がっており、電荷共有（[[:en:charge sharing|charge sharing]]）によって、ビット線がHighまたはLowとなるまでに少し時間がかかる。そのため、SRAMの方が帯域幅が大きくなる。SRAMのセルは対称形となっているため、[[差動信号]]処理が可能であり、小さな電圧の変化を容易に検出できる。また、DRAMと比べて、SRAMが高速動作できる他の要因として、商用のSRAMチップがアドレスを表す全ビットを同時に受け付けるという点も挙げられる。DRAMは、ピン数を減らして小型大容量化するためにアドレスビットが多重化されており、一度に全アドレスビットを受け付けられない。\n\nアドレス線が ''m'' 本でデータ線が ''n'' 本のSRAMの大きさは、2<sup>''m''</sup> ワード または 2<sup>''m''</sup> × ''n'' ビットである。\n\n== SRAM の動き ==\nSRAMセルは3種類の異なる状態をとりうる。回路が何もしていない「スタンバイ」モード、データの読み取り要求に対応する「読み取り」モード、内容の更新をする際の「書き込み」モードである。読み取りモードと書き込みモードのSRAMはそれぞれ「読み取り可能性 (readability)」と「書き込み安定性 (write stability)」がなけれはならない。ここではそれら3つの状態を解説する。\n\n=== スタンバイ ===\nワード線がアサートされていないとき、アクセス用トランジスタ M<sub>5</sub> と M<sub>6</sub> がセル本体とビット線を切り離した状態となっている。交差接続された2つのインバータ（M<sub>1</sub> から M<sub>4</sub> で構成）はその間、状態を保持し続ける。\n\n=== 読み取り ===\n図のQに格納されているセルの内容が '''1''' だとする。読み取りサイクルでは両方のビット線が '''1''' に事前充電され、次いでワード線 WL をアサートすることで両方のアクセス用トランジスタをイネーブル状態とする。次にQと<span style="text-decoration: overline;">Q</span>に保持されている値がビット線に転送される。Qが '''1''' なので、BLは事前充電された値のままとなり、<span style="text-decoration: overline;">BL</span>はM<sub>1</sub>とM<sub>5</sub>を通して '''0''' に放電される。BLの側ではトランジスタM<sub>4</sub>とM<sub>6</sub>がビット線をV<sub>DD</sub>すなわち '''1''' にする。メモリ内容が '''0''' だった場合、逆のことが起こり、<span style="text-decoration: overline;">BL</span>が '''1''' となり、BLが '''0''' となる。BLと<span style="text-decoration: overline;">BL</span>の電位差は小さくても、センスアンプがそれらの線のうちどちらの電位が高いかを判別し、格納されているメモリの値が '''1''' なのか '''0''' なのかを決定する。センスアンプの感度が高いほど、読み取り操作の速度が速くなる。\n\n=== 書き込み ===\n書き込みサイクルは、まず書き込むべき値をビット線に印加することで始まる。'''0''' を書き込みたい場合、ビット線には '''0''' を入力する。つまり、<span style="text-decoration: overline;">BL</span>を '''1'''、BLを '''0''' とする。これは[[フリップフロップ|RS型フリップフロップ]]にリセットパルスを与えるのと同じであり、それによってフリップは状態を変化させる。ビット線に与える入力を逆転させると '''1''' が書き込まれる。次にWLをアサートすると、格納すべき値がラッチされる。これがうまく機能するには、ビット線の入力ドライバが相対的に弱いセル内のトランジスタよりも強く、交差接続されたインバータの状態を上書きできるよう設計する必要がある。SRAMセル内のトランジスタの大きさは慎重に決定する必要があり、それによって正しい動作を保証する。\n\n=== バスの動き ===\nアクセス時間が70nsとされるメモリは、アドレス線群に正しいアドレス信号が送られてから70ナノ秒以内に対応するデータが出力される。しかし、データはある時間（5nsから10ns）だけ保持され続ける。また信号の0と1の間での遷移に要する時間も考慮する必要があり、約5nsと見積もられる。アドレスの下位ビットを順次変えながらある範囲のメモリを読み取る場合、アクセス時間はもっと短くなる（30nsなど）。\n\n== 用途・用例 ==\n=== 特徴 ===\nSRAMは一般に[[Dynamic Random Access Memory|DRAM]]に比べて高価だが、高速で消費電力が極めて低い（特にアイドル状態の場合）。そのため、高速性または低消費電力あるいは両方が要求される用途で使われることが多い。また、制御が容易（インタフェースが単純）で、最近のDRAMに比べるとより真の「ランダムアクセス性」があると言える。内部構造が複雑であるため、DRAMほど高密度に実装できず、大容量メモリには向かない。そのため[[パーソナルコンピュータ]]の[[主記憶装置]]のような低コストが要求される用途には使われていない。\n\n==== クロック周波数と消費電力 ====\nSRAMの[[電力]]消費は、どの程度頻繁にアクセスされるかに依存する。頻繁にアクセスされる用途ではDRAMと同程度に電力を消費し、一部の[[集積回路|IC]]は最大帯域幅で使用すると何[[ワット]]も消費する。一方でアクセス頻度が小さい場合、例えばやや低いクロック周波数で駆動した[[マイクロプロセッサ]]で利用する場合などは極めて消費電力が低くなり、アクセスがないアイドル状態ではほとんど無視できる程度の電力消費（数マイクロワット）となる。\n\nSRAMには主に次のようなものがある。\n* 汎用製品\n** 「非同期」インタフェース。28ピンの32k×8ビットのチップ（XXC256 などの名称）や類似の製品。最大16Mビットのチップまである。\n** 「同期」インタフェース。[[キャッシュメモリ]]などバースト転送を要求される用途で使用される。最大18Mビット（256k×72ビット）のチップまである。\n* チップ上への統合\n** RAMまたはキャッシュとして[[マイクロコントローラ]]に搭載（通常、32バイトから128[[キロバイト|KB]]の容量）\n** 一次キャッシュとして[[x86]]ファミリーや他の高性能[[マイクロプロセッサ]]に搭載（8[[キロバイト|KB]]から数MB）\n** マイクロプロセッサなどのレジスタの実装に使われている。[[レジスタファイル]]を参照。\n** 特殊なICや[[ASIC]]に搭載（一般に数KBのオーダー）\n** [[FPGA]]や[[CPLD]]\n\n=== 組み込み用途 ===\n産業システム、科学技術システム、自動車の車載エレクトロニクスなどによく遣われている。最近の電子機器や電子玩具には、ある程度の量（数KBかそれ以下）のSRAMがほとんど必ず搭載されている。デジタルカメラや携帯電話、シンセサイザーなどの複雑な製品には数MBのSRAMが搭載されている。\n\nデュアルポート型のSRAMは、リアルタイム方式の[[デジタル信号処理]][[電子回路|回路]]に使われることもある。\n\n=== コンピュータにおける用途 ===\nSRAMは、パーソナルコンピュータ、ワークステーション、ルーター、その他周辺機器にも使われている。[[CPU]]内蔵の[[キャッシュメモリ]]、外付けのバーストモードのSRAMキャッシュ、[[ハードディスクドライブ]]のバッファ、[[ルーター]]のバッファなどである。[[液晶ディスプレイ]]や[[プリンター]]も表示（印刷）する画像を保持するのにSRAMを使っていることが多い。[[CD-ROM]]ドライブや[[CD-RW]]ドライブでも256KB程度のバッファをSRAMで構成しており、ブロック単位でデータをバッファリングするのに使っている。同様に[[ケーブルモデム]]などの機器もSRAMをバッファとして使っている。\n\n=== 趣味 ===\nインタフェースが単純ということで趣味でデジタル回路を作る際にはSRAMが好まれることが多い。[[Dynamic Random Access Memory|DRAM]]に比べてリフレッシュサイクルがなく、アドレスバスとデータバスを[[多重化]]せずに直接アクセスでき、回路設計が単純である。バスや電源供給以外にSRAMが必要とする制御は  Chip Enable (CE)、Write Enable (WE)、Output Enable (OE) の3種類だけである。同期SRAMでは Clock (CLK) も必要となる。\n\n== 種類 ==\n=== nvSRAM ===\n[[nvSRAM]]はSRAMを内蔵しているが、主電源が切れた状態でも重要なデータを保持することができる[[不揮発性メモリ]]である。nvSRAMの用途は幅広く、ネットワーク、航空宇宙、医療などで利用されている。電池を内蔵する方式のBBSRAM (Battery Backup SRAM) もnvSRAMと呼ばれることがあるが、大容量コンデンサと不揮発性メモリセルを内蔵していて、主電源が切れるとコンデンサに蓄えた電力を使って自動的にSRAMから不揮発性メモリにデータを転送して保持する方式のnvSRAMもある。\n\n=== 非同期SRAM ===\n非同期SRAMは4Kbから32Mbのものがある。アクセス速度が高速であるため、キャッシュを持たない組み込みプロセッサの[[主記憶装置]]としてよく使われており、[[パワーエレクトロニクス]]などの制御装置（自動車の車載エレクトロニクスなど）、計測システム（ICテスタ）、[[ハードディスクドライブ]]、ネットワーク機器（スイッチ、ルーター、IP電話、[[DSLAM]]）など様々な機器に使われている。\n\n=== トランジスタの種類による分類 ===\n* [[バイポーラトランジスタ]] - [[Transistor-transistor logic|TTL]]や[[エミッタ結合論理|ECL]]で使用。非常に高速だが消費電力が大きい。\n* [[MOSFET]] - [[CMOS]]で使用。低消費電力であり、今日の主流である。\n\n=== 機能による分類 ===\n* [[非同期]] - クロック信号とは独立しており、アドレスの変化によってデータの読み書きを制御する。\n* [[同期]] - クロック信号の変わり目（エッジ）を全てのタイミングに使用する。アドレス、データ、その他の制御信号も全てクロックに同期している。\n\n=== 特徴による分類 ===\n* ZBT (zero bus turnaround) - ターンアラウンドとは、SRAMが「書き込み」から「読み取り」に遷移するときなどにかかるクロック数である。ZBT SRAMではこのターンアラウンドまたはレイテンシがゼロとなっている。\n* syncBurst - 同期バースト書き込みアクセスが可能なSRAM。書き込み速度が向上する。\n* DDR SRAM - 同期式、単一読み書きポートで、入出力がDDR（ダブルデータレート）となっているSRAM。\n* QDR SRAM - 同期式、読み取りポートと書き込みポートが独立しており、入出力がQDR（クアドラプルデータレート）となっているSRAM。\n\n== 脚注・出典 ==\n\n\n== 関連項目 ==\n*[[ダイナミックランダムアクセスメモリ|ダイナミックランダムアクセスメモリ（DRAM)]]\n*[[SRAMカード]]\n*[[バッテリーバックアップ]]\n*[[ソフトエラー]]\n\n\n\n[[Category:半導体メモリ]]	</DESCRIPTION>
  <BODY>58187107	[[ファイル:Hyundai RAM HY6116AP-10.jpg|thumb|[[Nintendo Entertainment System|NES]]クローンに使われていた2K×8ビットSRAM]]\n'''Static Random Access Memory'''（スタティックランダムアクセスメモリ）、略称'''スタティックRAM'''（スタティックラム）、'''SRAM'''（エスラム）は、[[半導体メモリ]]の一種である。[[Dynamic Random Access Memory|ダイナミックRAM]] (DRAM) とは異なり、定期的なリフレッシュ（記憶保持動作）が不要であるため「スタティック」と呼ばれる。[[フリップフロップ]]等の[[論理回路#順序回路|順序回路]]を用いてデータを記憶する[[ランダムアクセスメモリ|RAM]]で、[[データ残留]]現象があるものの<ref name="skorobogatov">{{cite paper|title=Low temperature data remanence in static RAM|author=Sergei Skorobogatov|publisher=University of Cambridge, Computer Laboratory|date=June 2002|url= http://www.cl.cam.ac.uk/techreports/UCAM-CL-TR-536.html|accessdate=2008-02-27}}</ref>、[[電力]]の供給がなくなると記憶内容が失われる[[揮発性メモリ]]（volatile memory）である。\n\n== 概要 ==\n[[ダイナミックランダムアクセスメモリ|DRAM]]と異なり、記憶部に[[フリップフロップ回路]]を用いているため、リフレッシュ操作が不要であり、記憶保持状態での[[消費電力]]は極めて小さい。\n\nDRAMと比べて記憶容量あたりの単価が高いため、高速な情報の出し入れが可能な点を生かした[[キャッシュメモリ]]での使用や、低消費電力を生かした携帯型機器での使用など、比較的データ量の少ない用途によく用いられる。また、低消費電力の例として、SRAMに小さな電池を内蔵あるいは外部に配置することで、主電源が供給されない間も記憶情報を保持する仕組みの[[不揮発メモリ]]（NVRAM, コンピュータの[[時計]]や[[Basic Input/Output System|BIOS]]設定情報の保持など）が挙げられる（[[バッテリーバックアップ]]機能）。\n\nなお、現在では従来のDRAMの記憶セルを用いながら、消費電力を低減してSRAMと同じインターフェースを持つ[[疑似SRAM]]もある。\n\nまた、SRAMの応用として、[[プログラマブルロジックデバイス]]がある。これは、SRAMの高速動作を利用したものであり、[[記憶セル]]の状態によってマトリクス状の配線を接続・切断することにより、[[ゲートアレイ]]として機能させる。プログラマブルロジックデバイスの一種である[[FPGA]]は、配線だけでなく論理セルの構造もSRAMによるLUT（[[ルックアップテーブル]]）で構成されているものもある。\n\n== 設計 ==\n[[ファイル:SRAM Cell (6 Transistors).svg|thumb|200px|left|トランジスタ6個で構成される CMOS SRAM セル]]\nSRAM内の各[[ビット]]は4つの[[トランジスタ]]で構成される2つの交差接続された[[NOTゲート|インバータ]]に格納される。その記憶セルは2つの安定状態があり、それぞれを '''0''' と '''1''' に対応させる。さらに読み出しと書き込みアクセスのために2つのトランジスタを必要とする。したがって、典型的なSRAMでは1ビットを格納するのに6個の[[MOSFET]]（6T）を使用する。他にも8Tや10Tで記憶セルを構成するものもあるが<ref>[http://ieeexplore.ieee.org/Xplore/login.jsp?url=/iel5/4/4317684/04317699.pdf?arnumber=4317699 A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM]</ref><ref>United States Patent 6975532: [http://www.freepatentsonline.com/6975532.html Quasi-static random access memory]</ref>、これは読み書きポートを複数実装するのに使われ、ある種のビデオメモリや[[レジスタファイル]]などがマルチポート型SRAM回路を使っている。\n\n一般的に、セル当たりのトランジスタ数が少ないほど個々のセルを小さくできる。シリコンウェハーの製造コストは比較的一定であるため、セルが小さくなれば単位面積により多くのビットを格納でき、メモリのビット当たりのコストも低減される。\n\n6Tよりも少ないトランジスタ数で記憶セルを構成することも可能だが、そのような3T<ref>United States Patent 6975531: [http://www.freepatentsonline.com/6975531.html 6F2 3-transistor DRAM gain cell]</ref><ref>[http://www.tezzaron.com/technology/3T-iRAM.htm 3T-iRAM(r) Technology]</ref>や1Tのセルは実際には[[Dynamic Random Access Memory|DRAM]]であり、SRAMではない。例えば[[1T-SRAM]]と呼ばれるものがある。\n\nセルへのアクセスは、ワード線（図ではWL）でイネーブルとなり、それによって2つのアクセス用トランジスタ M<sub>5</sub> と M<sub>6</sub> を制御し、次いでセル本体をビット線（図では<span style="text-decoration: overline;">BL</span>とBL）に接続すべきか否かを制御する。ビット線は読み取り操作と書き込み操作でのデータ転送に使われる。厳密にはビット線を2本持つ必要はないが、その信号と反転信号を同時に提供することで[[ノイズマージン]]を改善している。\n\n読み取りアクセスでは、SRAMのセルが能動的にビット線を High または Low に駆動する。それに対して、[[Dynamic Random Access Memory|DRAM]]では、ビット線がコンデンサと繋がっており、電荷共有（[[:en:charge sharing|charge sharing]]）によって、ビット線がHighまたはLowとなるまでに少し時間がかかる。そのため、SRAMの方が帯域幅が大きくなる。SRAMのセルは対称形となっているため、[[差動信号]]処理が可能であり、小さな電圧の変化を容易に検出できる。また、DRAMと比べて、SRAMが高速動作できる他の要因として、商用のSRAMチップがアドレスを表す全ビットを同時に受け付けるという点も挙げられる。DRAMは、ピン数を減らして小型大容量化するためにアドレスビットが多重化されており、一度に全アドレスビットを受け付けられない。\n\nアドレス線が ''m'' 本でデータ線が ''n'' 本のSRAMの大きさは、2<sup>''m''</sup> ワード または 2<sup>''m''</sup> × ''n'' ビットである。\n\n== SRAM の動き ==\nSRAMセルは3種類の異なる状態をとりうる。回路が何もしていない「スタンバイ」モード、データの読み取り要求に対応する「読み取り」モード、内容の更新をする際の「書き込み」モードである。読み取りモードと書き込みモードのSRAMはそれぞれ「読み取り可能性 (readability)」と「書き込み安定性 (write stability)」がなけれはならない。ここではそれら3つの状態を解説する。\n\n=== スタンバイ ===\nワード線がアサートされていないとき、アクセス用トランジスタ M<sub>5</sub> と M<sub>6</sub> がセル本体とビット線を切り離した状態となっている。交差接続された2つのインバータ（M<sub>1</sub> から M<sub>4</sub> で構成）はその間、状態を保持し続ける。\n\n=== 読み取り ===\n図のQに格納されているセルの内容が '''1''' だとする。読み取りサイクルでは両方のビット線が '''1''' に事前充電され、次いでワード線 WL をアサートすることで両方のアクセス用トランジスタをイネーブル状態とする。次にQと<span style="text-decoration: overline;">Q</span>に保持されている値がビット線に転送される。Qが '''1''' なので、BLは事前充電された値のままとなり、<span style="text-decoration: overline;">BL</span>はM<sub>1</sub>とM<sub>5</sub>を通して '''0''' に放電される。BLの側ではトランジスタM<sub>4</sub>とM<sub>6</sub>がビット線をV<sub>DD</sub>すなわち '''1''' にする。メモリ内容が '''0''' だった場合、逆のことが起こり、<span style="text-decoration: overline;">BL</span>が '''1''' となり、BLが '''0''' となる。BLと<span style="text-decoration: overline;">BL</span>の電位差は小さくても、センスアンプがそれらの線のうちどちらの電位が高いかを判別し、格納されているメモリの値が '''1''' なのか '''0''' なのかを決定する。センスアンプの感度が高いほど、読み取り操作の速度が速くなる。\n\n=== 書き込み ===\n書き込みサイクルは、まず書き込むべき値をビット線に印加することで始まる。'''0''' を書き込みたい場合、ビット線には '''0''' を入力する。つまり、<span style="text-decoration: overline;">BL</span>を '''1'''、BLを '''0''' とする。これは[[フリップフロップ|RS型フリップフロップ]]にリセットパルスを与えるのと同じであり、それによってフリップは状態を変化させる。ビット線に与える入力を逆転させると '''1''' が書き込まれる。次にWLをアサートすると、格納すべき値がラッチされる。これがうまく機能するには、ビット線の入力ドライバが相対的に弱いセル内のトランジスタよりも強く、交差接続されたインバータの状態を上書きできるよう設計する必要がある。SRAMセル内のトランジスタの大きさは慎重に決定する必要があり、それによって正しい動作を保証する。\n\n=== バスの動き ===\nアクセス時間が70nsとされるメモリは、アドレス線群に正しいアドレス信号が送られてから70ナノ秒以内に対応するデータが出力される。しかし、データはある時間（5nsから10ns）だけ保持され続ける。また信号の0と1の間での遷移に要する時間も考慮する必要があり、約5nsと見積もられる。アドレスの下位ビットを順次変えながらある範囲のメモリを読み取る場合、アクセス時間はもっと短くなる（30nsなど）。\n\n== 用途・用例 ==\n=== 特徴 ===\nSRAMは一般に[[Dynamic Random Access Memory|DRAM]]に比べて高価だが、高速で消費電力が極めて低い（特にアイドル状態の場合）。そのため、高速性または低消費電力あるいは両方が要求される用途で使われることが多い。また、制御が容易（インタフェースが単純）で、最近のDRAMに比べるとより真の「ランダムアクセス性」があると言える。内部構造が複雑であるため、DRAMほど高密度に実装できず、大容量メモリには向かない。そのため[[パーソナルコンピュータ]]の[[主記憶装置]]のような低コストが要求される用途には使われていない。\n\n==== クロック周波数と消費電力 ====\nSRAMの[[電力]]消費は、どの程度頻繁にアクセスされるかに依存する。頻繁にアクセスされる用途ではDRAMと同程度に電力を消費し、一部の[[集積回路|IC]]は最大帯域幅で使用すると何[[ワット]]も消費する。一方でアクセス頻度が小さい場合、例えばやや低いクロック周波数で駆動した[[マイクロプロセッサ]]で利用する場合などは極めて消費電力が低くなり、アクセスがないアイドル状態ではほとんど無視できる程度の電力消費（数マイクロワット）となる。\n\nSRAMには主に次のようなものがある。\n* 汎用製品\n** 「非同期」インタフェース。28ピンの32k×8ビットのチップ（XXC256 などの名称）や類似の製品。最大16Mビットのチップまである。\n** 「同期」インタフェース。[[キャッシュメモリ]]などバースト転送を要求される用途で使用される。最大18Mビット（256k×72ビット）のチップまである。\n* チップ上への統合\n** RAMまたはキャッシュとして[[マイクロコントローラ]]に搭載（通常、32バイトから128[[キロバイト|KB]]の容量）\n** 一次キャッシュとして[[x86]]ファミリーや他の高性能[[マイクロプロセッサ]]に搭載（8[[キロバイト|KB]]から数MB）\n** マイクロプロセッサなどのレジスタの実装に使われている。[[レジスタファイル]]を参照。\n** 特殊なICや[[ASIC]]に搭載（一般に数KBのオーダー）\n** [[FPGA]]や[[CPLD]]\n\n=== 組み込み用途 ===\n産業システム、科学技術システム、自動車の車載エレクトロニクスなどによく遣われている。最近の電子機器や電子玩具には、ある程度の量（数KBかそれ以下）のSRAMがほとんど必ず搭載されている。デジタルカメラや携帯電話、シンセサイザーなどの複雑な製品には数MBのSRAMが搭載されている。\n\nデュアルポート型のSRAMは、リアルタイム方式の[[デジタル信号処理]][[電子回路|回路]]に使われることもある{{要出典|date=2010年11月}}。\n\n=== コンピュータにおける用途 ===\nSRAMは、パーソナルコンピュータ、ワークステーション、ルーター、その他周辺機器にも使われている。[[CPU]]内蔵の[[キャッシュメモリ]]、外付けのバーストモードのSRAMキャッシュ、[[ハードディスクドライブ]]のバッファ、[[ルーター]]のバッファなどである。[[液晶ディスプレイ]]や[[プリンター]]も表示（印刷）する画像を保持するのにSRAMを使っていることが多い。[[CD-ROM]]ドライブや[[CD-RW]]ドライブでも256KB程度のバッファをSRAMで構成しており、ブロック単位でデータをバッファリングするのに使っている。同様に[[ケーブルモデム]]などの機器もSRAMをバッファとして使っている{{要出典|date=2010年11月}}。\n\n=== 趣味 ===\nインタフェースが単純ということで趣味でデジタル回路を作る際にはSRAMが好まれることが多い。[[Dynamic Random Access Memory|DRAM]]に比べてリフレッシュサイクルがなく、アドレスバスとデータバスを[[多重化]]せずに直接アクセスでき、回路設計が単純である。バスや電源供給以外にSRAMが必要とする制御は  Chip Enable (CE)、Write Enable (WE)、Output Enable (OE) の3種類だけである。同期SRAMでは Clock (CLK) も必要となる{{要出典|date=2010年11月}}。\n\n== 種類 ==\n=== nvSRAM ===\n[[nvSRAM]]はSRAMを内蔵しているが、主電源が切れた状態でも重要なデータを保持することができる[[不揮発性メモリ]]である。nvSRAMの用途は幅広く、ネットワーク、航空宇宙、医療などで利用されている。電池を内蔵する方式のBBSRAM (Battery Backup SRAM) もnvSRAMと呼ばれることがあるが、大容量コンデンサと不揮発性メモリセルを内蔵していて、主電源が切れるとコンデンサに蓄えた電力を使って自動的にSRAMから不揮発性メモリにデータを転送して保持する方式のnvSRAMもある。\n\n=== 非同期SRAM ===\n非同期SRAMは4Kbから32Mbのものがある。アクセス速度が高速であるため、キャッシュを持たない組み込みプロセッサの[[主記憶装置]]としてよく使われており、[[パワーエレクトロニクス]]などの制御装置（自動車の車載エレクトロニクスなど）、計測システム（ICテスタ）、[[ハードディスクドライブ]]、ネットワーク機器（スイッチ、ルーター、IP電話、[[DSLAM]]）など様々な機器に使われている。\n\n=== トランジスタの種類による分類 ===\n* [[バイポーラトランジスタ]] - [[Transistor-transistor logic|TTL]]や[[エミッタ結合論理|ECL]]で使用。非常に高速だが消費電力が大きい。\n* [[MOSFET]] - [[CMOS]]で使用。低消費電力であり、今日の主流である。\n\n=== 機能による分類 ===\n* [[非同期]] - クロック信号とは独立しており、アドレスの変化によってデータの読み書きを制御する。\n* [[同期]] - クロック信号の変わり目（エッジ）を全てのタイミングに使用する。アドレス、データ、その他の制御信号も全てクロックに同期している。\n\n=== 特徴による分類 ===\n* ZBT (zero bus turnaround) - ターンアラウンドとは、SRAMが「書き込み」から「読み取り」に遷移するときなどにかかるクロック数である。ZBT SRAMではこのターンアラウンドまたはレイテンシがゼロとなっている。\n* syncBurst - 同期バースト書き込みアクセスが可能なSRAM。書き込み速度が向上する。\n* DDR SRAM - 同期式、単一読み書きポートで、入出力がDDR（ダブルデータレート）となっているSRAM。\n* QDR SRAM - 同期式、読み取りポートと書き込みポートが独立しており、入出力がQDR（クアドラプルデータレート）となっているSRAM。\n\n== 脚注・出典 ==\n{{Reflist}}\n\n== 関連項目 ==\n*[[ダイナミックランダムアクセスメモリ|ダイナミックランダムアクセスメモリ（DRAM)]]\n*[[SRAMカード]]\n*[[バッテリーバックアップ]]\n*[[ソフトエラー]]\n\n{{半導体メモリ}}\n{{DEFAULTSORT:すたていつくらんたむあくせすめもり}}\n[[Category:半導体メモリ]]	</BODY>
  <MECAB>Static _ Random _ Access _ Memory  ''' Static Random Access Memory '''（ スタティックランダムアクセスメモリ ） 、 略称 ''' スタティック RAM '''（ スタティック ラム ） 、 ''' SRAM '''（ エスラム ） は 、 [[ 半導体メモリ ]] の 一 種 で ある 。 [[ Dynamic Random Access Memory | ダイナミック RAM ]] ( DRAM ) と は 異なり 、 定期 的 な リフレッシュ （ 記憶 保持 動作 ） が 不要 で ある ため 「 スタティック 」 と 呼ば れる 。 [[ フリップフロップ ]] 等 の [[ 論理回路 # 順序 回路 | 順序 回路 ]] を 用い て データ を 記憶 する [[ ランダムアクセス メモリ | RAM ]] で 、 [[ データ 残留 ]] 現象 が ある ものの < ref name =" skorobogatov "></ ref >、[[ 電力 ]] の 供給 が なくなる と 記憶 内容 が 失わ れる [[ 揮発性メモリ ]]（ volatile memory ） で ある 。 
[[ ダイナミックランダムアクセスメモリ | DRAM ]] と 異なり 、 記憶 部 に [[ フリップフロップ 回路 ]] を 用い て いる ため 、 リフレッシュ 操作 が 不要 で あり 、 記憶 保持 状態 で の [[ 消費電力 ]] は 極めて 小さい 。 
DRAM と 比べ て 記憶 容量 あたり の 単価 が 高い ため 、 高速 な 情報 の 出し入れ が 可能 な 点 を 生かし た [[ キャッシュメモリ ]] で の 使用 や 、 低 消費電力 を 生かし た 携帯 型 機器 で の 使用 など 、 比較的 データ 量 の 少ない 用途 に よく 用い られる 。 また 、 低 消費電力 の 例 として 、 SRAM に 小さな 電池 を 内蔵 あるいは 外部 に 配置 する こと で 、 主 電源 が 供給 さ れ ない 間 も 記憶 情報 を 保持 する 仕組み の [[ 不揮発 メモリ ]]（ NVRAM , コンピュータ の [[ 時計 ]] や [[ Basic Input/Output System | BIOS ]] 設定 情報 の 保持 など ） が 挙げ られる （[[ バッテリーバックアップ ]] 機能 ） 。 
なお 、 現在 で は 従来 の DRAM の 記憶 セル を 用い ながら 、 消費電力 を 低減 し て SRAM と 同じ インターフェース を 持つ [[ 疑似 SRAM ]] も ある 。 
また 、 SRAM の 応用 として 、 [[ プログラマブルロジックデバイス ]] が ある 。 これ は 、 SRAM の 高速 動作 を 利用 し た もの で あり 、 [[ 記憶 セル ]] の 状態 によって マトリクス 状 の 配線 を 接続 ・ 切断 する こと により 、 [[ ゲートアレイ ]] として 機能 さ せる 。 プログラマブルロジックデバイス の 一 種 で ある [[ FPGA ]] は 、 配線 だけ で なく 論理 セル の 構造 も SRAM による LUT （[[ ルックアップテーブル ]]） で 構成 さ れ て いる もの も ある 。 
SRAM 内 の 各 [[ ビット ]] は 4つ の [[ トランジスタ ]] で 構成 さ れる 2つ の 交差 接続 さ れ た [[ NOT ゲート | インバータ ]] に 格納 さ れる 。 その 記憶 セル は 2つ の 安定 状態 が あり 、 それぞれ を ''' 0 ''' と ''' 1 ''' に 対応 さ せる 。 さらに 読み出し と 書き込み アクセス の ため に 2つ の トランジスタ を 必要 と する 。 したがって 、 典型 的 な SRAM では 1 ビット を 格納 する の に 6 個 の [[ MOSFET ]]（ 6 T ） を 使用 する 。 他 にも 8 T や 10 T で 記憶 セル を 構成 する もの も ある が < ref >[ http:// ieeexplore . ieee . org / Xplore / login . jsp ? url =/ iel 5 / 4 / 4317684 / 04317699 . pdf ? arnumber = 4317699 A 160 mV Robust Schmitt Trigger Based Subthreshold SRAM ]</ ref >< ref > United States Patent 6975532 : [ http:// www .fr eepatentsonline .com / 6975532 . html Quasi - static random access memory ]</ ref >、 これ は 読み書き ポート を 複数 実装 する の に 使わ れ 、 ある 種 の ビデオ メモリ や [[ レジスタファイル ]] など が マルチポート 型 SRAM 回路 を 使っ て いる 。 
一般的 に 、 セル 当たり の トランジスタ 数 が 少ない ほど 個々 の セル を 小さく できる 。 シリコンウェハー の 製造 コスト は 比較的 一定 で ある ため 、 セル が 小さく なれ ば 単位 面積 により 多く の ビット を 格納 でき 、 メモリ の ビット 当たり の コスト も 低減 さ れる 。 
6 T より も 少ない トランジスタ 数 で 記憶 セル を 構成 する こと も 可能 だ が 、 その よう な 3 T < ref > United States Patent 6975531 : [ http:// www .fr eepatentsonline .com / 6975531 . html 6 F2 3 - transistor DRAM gain cell ]</ ref >< ref >[ http:// www . tezzaron .com / technology / 3 T - iRAM . htm 3 T - iRAM ( r ) Technology ]</ ref > や 1 T の セル は 実際 に は [[ Dynamic Random Access Memory | DRAM ]] で あり 、 SRAM で は ない 。 例えば [[ 1 T - SRAM ]] と 呼ば れる もの が ある 。 
セル へ の アクセス は 、 ワード 線 （ 図 で は WL ） で イネーブル と なり 、 それ によって 2つ の アクセス 用 トランジスタ M < sub > 5 </ sub > と M < sub > 6 </ sub > を 制御 し 、 次いで セル 本体 を ビット 線 （ 図 で は < span style =" text - decoration : overline ;"> BL </ span > と BL ） に 接続 す べき か 否 か を 制御 する 。 ビット 線 は 読み取り 操作 と 書き込み 操作 で の データ転送 に 使わ れる 。 厳密 に は ビット 線 を 2本 持つ 必要 は ない が 、 その 信号 と 反転 信号 を 同時に 提供 する こと で [[ ノイズ マージン ]] を 改善 し て いる 。 
読み取り アクセス で は 、 SRAM の セル が 能動 的 に ビット 線 を High または Low に 駆動 する 。 それ に対して 、 [[ Dynamic Random Access Memory | DRAM ]] で は 、 ビット 線 が コンデンサ と 繋がっ て おり 、 電荷 共有 （[[: en : charge sharing | charge sharing ]]） によって 、 ビット 線 が High または Low と なる まで に 少し 時間 が かかる 。 そのため 、 SRAM の 方 が 帯域幅 が 大きく なる 。 SRAM の セル は 対称 形 と なっ て いる ため 、 [[ 差動信号 ]] 処理 が 可能 で あり 、 小さな 電圧 の 変化 を 容易 に 検出 できる 。 また 、 DRAM と 比べ て 、 SRAM が 高速 動作 できる 他 の 要因 として 、 商用 の SRAM チップ が アドレス を 表す 全 ビット を 同時に 受け付ける という 点 も 挙げ られる 。 DRAM は 、 ピン 数 を 減らし て 小型 大 容量 化 する ため に アドレス ビット が 多重 化 さ れ て おり 、 一 度 に 全 アドレス ビット を 受け付け られ ない 。 
アドレス 線 が '' m '' 本 で データ 線 が '' n '' 本 の SRAM の 大き さ は 、 2 < sup >'' m ''</ sup > ワード または 2 < sup >'' m ''</ sup > × '' n '' ビット で ある 。 
SRAM セル は 3種類 の 異なる 状態 を とり うる 。 回路 が 何 も し て い ない 「 スタンバイ 」 モード 、 データ の 読み取り 要求 に 対応 する 「 読み取り 」 モード 、 内容 の 更新 を する 際 の 「 書き込み 」 モード で ある 。 読み取り モード と 書き込み モード の SRAM は それぞれ 「 読み取り 可能性 ( readability )」 と 「 書き込み 安定性 ( write stability )」 が なけれ は なら ない 。 ここ で は それら 3つ の 状態 を 解説 する 。 
ワード 線 が アサート さ れ て い ない とき 、 アクセス 用 トランジスタ M < sub > 5 </ sub > と M < sub > 6 </ sub > が セル 本体 と ビット 線 を 切り離し た 状態 と なっ て いる 。 交差 接続 さ れ た 2つ の インバータ （ M < sub > 1 </ sub > から M < sub > 4 </ sub > で 構成 ） は その間 、 状態 を 保持 し 続ける 。 
図 の Q に 格納 さ れ て いる セル の 内容 が ''' 1 ''' だ と する 。 読み取り サイクル で は 両方 の ビット 線 が ''' 1 ''' に 事前 充電 さ れ 、 次いで ワード 線 WL を アサート する こと で 両方 の アクセス 用 トランジスタ を イネーブル 状態 と する 。 次に Q と < span style =" text - decoration : overline ;"> Q </ span > に 保持 さ れ て いる 値 が ビット 線 に 転送 さ れる 。 Q が ''' 1 ''' な ので 、 BL は 事前 充電 さ れ た値 の まま と なり 、 < span style =" text - decoration : overline ;"> BL </ span > は M < sub > 1 </ sub > と M < sub > 5 </ sub > を通して ''' 0 ''' に 放電 さ れる 。 BL の 側 で は トランジスタ M < sub > 4 </ sub > と M < sub > 6 </ sub > が ビット 線 を V < sub > DD </ sub > すなわち ''' 1 ''' に する 。 メモリ 内容 が ''' 0 ''' だっ た 場合 、 逆 の こと が 起こり 、 < span style =" text - decoration : overline ;"> BL </ span > が ''' 1 ''' と なり 、 BL が ''' 0 ''' と なる 。 BL と < span style =" text - decoration : overline ;"> BL </ span > の 電位差 は 小さく て も 、 センス アンプ が それら の 線 の うち どちら の 電位 が 高い か を 判別 し 、 格納 さ れ て いる メモリ の 値 が ''' 1 ''' なのか ''' 0 ''' なのか を 決定 する 。 センス アンプ の 感度 が 高い ほど 、 読み取り 操作 の 速度 が 速く なる 。 
書き込み サイクル は 、 まず 書き込む べき 値 を ビット 線 に 印加 する こと で 始まる 。 ''' 0 ''' を 書き込み たい 場合 、 ビット 線 に は ''' 0 ''' を 入力 する 。 つまり 、 < span style =" text - decoration : overline ;"> BL </ span > を ''' 1 '''、 BL を ''' 0 ''' と する 。 これ は [[ フリップフロップ | RS 型 フリップフロップ ]] に リセット パルス を 与える の と 同じ で あり 、 それ によって フリップ は 状態 を 変化 さ せる 。 ビット 線 に 与える 入力 を 逆転 さ せる と ''' 1 ''' が 書き込ま れる 。 次に WL を アサート する と 、 格納 す べき 値 が ラッチ さ れる 。 これ が うまく 機能 する に は 、 ビット 線 の 入力 ドライバ が 相対的 に 弱い セル 内 の トランジスタ より も 強く 、 交差 接続 さ れ た インバータ の 状態 を 上書き できる よう 設計 する 必要 が ある 。 SRAM セル 内 の トランジスタ の 大き さ は 慎重 に 決定 する 必要 が あり 、 それ によって 正しい 動作 を 保証 する 。 
アクセス時間 が 70 ns と さ れる メモリ は 、 アドレス 線 群 に 正しい アドレス 信号 が 送ら れ て から 70 ナノ 秒 以内 に 対応 する データ が 出力 さ れる 。 しかし 、 データ は ある 時間 （ 5 ns から 10 ns ） だけ 保持 さ れ 続ける 。 また 信号 の 0 と 1 の 間 で の 遷移 に 要する 時間 も 考慮 する 必要 が あり 、 約 5 ns と 見積もら れる 。 アドレス の 下位 ビット を 順次 変え ながら ある 範囲 の メモリ を 読み取る 場合 、 アクセス時間 は もっと 短く なる （ 30 ns など ） 。 
SRAM は 一般に [[ Dynamic Random Access Memory | DRAM ]] に 比べ て 高価 だ が 、 高速 で 消費電力 が 極めて 低い （ 特に アイドル 状態 の 場合 ） 。 そのため 、 高速 性 または 低 消費電力 あるいは 両方 が 要求 さ れる 用途 で 使わ れる こと が 多い 。 また 、 制御 が 容易 （ インタフェース が 単純 ） で 、 最近 の DRAM に 比べる と より 真 の 「 ランダムアクセス 性 」 が ある と 言える 。 内部 構造 が 複雑 で ある ため 、 DRAM ほど 高密度 に 実装 でき ず 、 大 容量 メモリ に は 向か ない 。 そのため [[ パーソナルコンピュータ ]] の [[ 主記憶装置 ]] の よう な 低 コスト が 要求 さ れる 用途 に は 使わ れ て い ない 。 
SRAM の [[ 電力 ]] 消費 は 、 どの 程度 頻繁 に アクセス さ れる か に 依存 する 。 頻繁 に アクセス さ れる 用途 で は DRAM と 同 程度 に 電力 を 消費 し 、 一部 の [[ 集積回路 | IC ]] は 最大 帯域幅 で 使用 する と 何 [[ ワット ]] も 消費 する 。 一方 で アクセス 頻度 が 小さい 場合 、 例えば やや 低い クロック 周波数 で 駆動 し た [[ マイクロプロセッサ ]] で 利用 する 場合 など は 極めて 消費電力 が 低く なり 、 アクセス が ない アイドル 状態 で は ほとんど 無視 できる 程度 の 電力消費 （ 数 マイクロ ワット ） と なる 。 
SRAM に は 主 に 次 の よう な もの が ある 。 
** 「 非同期 」 インタフェース 。 28 ピン の 32k × 8 ビット の チップ （ XXC 256 など の 名称 ） や 類似 の 製品 。 最大 16 M ビット の チップ まで ある 。 
** 「 同期 」 インタフェース 。[[ キャッシュメモリ ]] など バースト 転送 を 要求 さ れる 用途 で 使用 さ れる 。 最大 18 M ビット （ 256k × 72 ビット ） の チップ まで ある 。 
** マイクロプロセッサ など の レジスタ の 実装 に 使わ れ て いる 。 [[ レジスタファイル ]] を 参照 。 
産業 システム 、 科学技術 システム 、 自動車 の 車載 エレクトロニクス など に よく 遣わ れ て いる 。 最近 の 電子機器 や 電子 玩具 に は 、 ある程度 の 量 （ 数 KB か それ 以下 ） の SRAM が ほとんど 必ず 搭載 さ れ て いる 。 デジタルカメラ や 携帯電話 、 シンセサイザー など の 複雑 な 製品 に は 数 MB の SRAM が 搭載 さ れ て いる 。 
デュアル ポート 型 の SRAM は 、 リアルタイム 方式 の [[ デジタル信号処理 ]][[ 電子回路 | 回路 ]] に 使わ れる こと も ある 。 
SRAM は 、 パーソナルコンピュータ 、 ワークステーション 、 ルーター 、 その他 周辺機器 に も 使わ れ て いる 。 [[ CPU ]] 内蔵 の [[ キャッシュメモリ ]]、 外 付け の バースト モード の SRAM キャッシュ 、 [[ ハードディスクドライブ ]] の バッファ 、 [[ ルーター ]] の バッファ など で ある 。 [[ 液晶ディスプレイ ]] や [[ プリンター ]] も 表示 （ 印刷 ） する 画像 を 保持 する の に SRAM を 使っ て いる こと が 多い 。 [[ CD-ROM ]] ドライブ や [[ CD-RW ]] ドライブ で も 256K B 程度 の バッファ を SRAM で 構成 し て おり 、 ブロック 単位 で データ を バッファリング する の に 使っ て いる 。 同様 に [[ ケーブルモデム ]] など の 機器 も SRAM を バッファ として 使っ て いる 。 
インタフェース が 単純 という こと で 趣味 で デジタル回路 を 作る 際 に は SRAM が 好ま れる こと が 多い 。 [[ Dynamic Random Access Memory | DRAM ]] に 比べ て リフレッシュサイクル が なく 、 アドレスバス と データバス を [[ 多重化 ]] せ ず に 直接アクセス でき 、 回路設計 が 単純 で ある 。 バス や 電源 供給 以外 に SRAM が 必要 と する 制御 は Chip Enable ( CE )、 Write Enable ( WE )、 Output Enable ( OE ) の 3種類 だけ で ある 。 同期 SRAM で は Clock ( CLK ) も 必要 と なる 。 
[[ nvSRAM ]] は SRAM を 内蔵 し て いる が 、 主 電源 が 切れ た 状態 でも 重要 な データ を 保持 する こと が できる [[ 不揮発性メモリ ]] で ある 。 nvSRAM の 用途 は 幅広く 、 ネットワーク 、 航空宇宙 、 医療 など で 利用 さ れ て いる 。 電池 を 内蔵 する 方式 の BBS RAM ( Battery Backup SRAM ) も nvSRAM と 呼ば れる こと が ある が 、 大 容量 コンデンサ と 不揮発性メモリ セル を 内蔵 し て い て 、 主 電源 が 切れる と コンデンサ に 蓄え た 電力 を 使っ て 自動的 に SRAM から 不揮発性メモリ に データ を 転送 し て 保持 する 方式 の nvSRAM も ある 。 
非同期 SRAM は 4K b から 32 Mb の もの が ある 。 アクセス 速度 が 高速 で ある ため 、 キャッシュ を 持た ない 組み込み プロセッサ の [[ 主記憶装置 ]] として よく 使わ れ て おり 、 [[ パワーエレクトロニクス ]] など の 制御装置 （ 自動車 の 車載 エレクトロニクス など ） 、 計測 システム （ IC テスタ ） 、 [[ ハードディスクドライブ ]]、 ネットワーク機器 （ スイッチ 、 ルーター 、 IP電話 、 [[ DSLAM ]]） など 様々 な 機器 に 使わ れ て いる 。 
* [[ バイポーラトランジスタ ]] - [[ Transistor - transistor logic | TTL ]] や [[ エミッタ結合論理 | ECL ]] で 使用 。 非常 に 高速 だ が 消費電力 が 大きい 。 
* [[ MOSFET ]] - [[ CMOS ]] で 使用 。 低 消費電力 で あり 、 今日 の 主流 で ある 。 
* [[ 非同期 ]] - クロック 信号 と は 独立 し て おり 、 アドレス の 変化 によって データ の 読み書き を 制御 する 。 
* [[ 同期 ]] - クロック 信号 の 変わり目 （ エッジ ） を 全て の タイミング に 使用 する 。 アドレス 、 データ 、 その他 の 制御 信号 も 全て クロック に 同期 し て いる 。 
* ZBT ( zero bus turnaround ) - ターンアラウンド と は 、 SRAM が 「 書き込み 」 から 「 読み取り 」 に 遷移 する とき など に かかる クロック 数 で ある 。 ZBT SRAM で は この ターンアラウンド または レイテンシ が ゼロ と なっ て いる 。 
* syncBurst - 同期 バースト 書き込み アクセス が 可能 な SRAM 。 書き込み 速度 が 向上 する 。 
* DDR SRAM - 同期 式 、 単一 読み書き ポート で 、 入出力 が DDR （ ダブルデータレート ） と なっ て いる SRAM 。 
* QDR SRAM - 同期 式 、 読み取り ポート と 書き込み ポート が 独立 し て おり 、 入出力 が QDR （ クアドラプルデータレート ） と なっ て いる SRAM 。 </MECAB>
  <ID>3656</ID><LATESTID>58187107</LATESTID><NAMESPACE>0</NAMESPACE><RESTRICTIONS>move=:edit=</RESTRICTIONS><ISREDIRECT>0</ISREDIRECT><ISNEW>0</ISNEW><RANDOM>1</RANDOM><TOUCHED>0.073237908072769642</TOUCHED><LINKSUPDATED>20160109150542</LINKSUPDATED><LEN>17841</LEN><CONTENTMODEL></CONTENTMODEL><LANG></LANG></ITEM>
