<DOC>
<DOCNO>
EP-0010193
</DOCNO>
<TEXT>
<DATE>
19800430
</DATE>
<IPC-CLASSIFICATIONS>
G06F-12/06 G06F-13/00 G06F-9/22 <main>G06F-9/26</main> G11C-11/34 G06F-9/26 
</IPC-CLASSIFICATIONS>
<TITLE>
cycle control device for a microprocessor with multiple processing-speed control memories.
</TITLE>
<APPLICANT>
ibmus<sep>international business machines corporation  <sep>international business machines corporationold orchard roadarmonk, n.y. 10504us<sep>international business machines corporation<sep>
</APPLICANT>
<INVENTOR>
berglund neil clair<sep>burchfield jr john roland<sep>berglund, neil clair<sep>burchfield jr., john roland<sep>berglund, neil clairrt. 1, box 74hkasson, mn 55944us<sep>burchfield jr., john roland658 horihan court swrochester, mn 55901us<sep>berglund, neil clair  <sep>burchfield jr., john roland<sep>berglund, neil clairrt. 1, box 74hkasson, mn 55944us<sep>burchfield jr., john roland658 horihan court swrochester, mn 55901us<sep>
</INVENTOR>
<ABSTRACT>
1.  apparatus for controlling the cycle time of a microprocessor having control stores of different speed, in a data processing system, at least one fast control store (12) and at least one slow control store (14) which requires periodic refreshing of its contents being provided, and timing circuitry being provided for furnishing pulses in different selectable intervals, characterized in that said timing circuitry (42, fig.  1 ; fig.  2) a) furnishes, when access to the fast store is indicated by a selection signal (40) which is derived from an address available in a register (32) a pulse sequence in a normal time interval, independent of the status of the slow store, b) furnishes, when access to the slow store is indicated by said selection signal (40) derived from an available address and when no refreshing is requested, a pulse sequence in an extended time interval, and c) furnishes, when access to the slow store is indicated by said selection signal (40) derived from an available address and when refreshing is requested, sequential individual pulses (240) in intervals which are shorter than the normal time interval, said individual pulses providing a possibility to sample the refreshing state, for enabling after its termination a fast rewrite of the impulse sequence produced. 
</ABSTRACT>
<DESCRIPTION>
einrichtung zur steuerung der zykluszeit für einen mikroprozessor mit steuerspeichern unterschiedlicher verarbeitungsgeschwindigkeit. die erfindung betrifft datenverarbeitende einrichtungen, insbesondere eine einrichtung zur steuerung der zykluszeit eines mikroprozessors, um dessen zykluszeit an die verarbeitungsgeschwindigkeit desjenigen steuerspeichers anzupassen, zu welchem der nächste zugriff erfolgt. in datenverarbeitenden systemen kann der befehlsvorrat für den benutzer in maschinensprache gerätemässig vorgegeben sein. er kann aber auch da durchinterpretiert werden, dass eine folge von mikroinstruktionen ausgeführt wird, die über einen mikroprozessor laufen. wenn anstelle von gerätemässig vorgegebenen mikroinstruktionen mikroprozessoren verwendet werden, dann besteht für den entwicklungsingenieur und den programmierer die frage der auswahl eines für den verwendeten mikroprozessor geeigneten schnellen steuerspeichers. denn die grösse des steuerspeichers und die für ihn aufzuwendenden kosten sollten innerhalb praktischer grenzen liegen. eine bekannte möglichkeit für eine günstige ausnutzung bei der speicherbelegung besteht in der anwendung der sogenannten ueberlagerung. bei dieser speicherbelegungstechnik befindet sich ein teil des mikroprogramms in einem steuerspeicher, während der übrige teil im hauptspeicher gehalten wird. je nach bedarf wird der benötigte teil des mikroprogramms vom hauptspeicher in den steuerspeicher gebracht. bei diesem verfahren kann der benutzte steuerspeicher kleiner sein als ein speicher, der notwendig wäre, um alle mikroprogramme zu enthalten, die in dem computer system gebraucht werden. ein nachteil dieser methode besteht jedoch darin, dass der hauptspeicher erheblich langsamer als der steuerspeicher arbeitet, weshalb eine beträchtliche zeit dafür verwendet werden muss, nichtresidente mikroprogramme wieder aufzufinden. eine andere bekannte methode verwendet einen steuerspeicher, der genügend speicherraum aufweist, um alle mikroprogramme zu speichern. aus kostengründen wählt man dann jedoch einen speicher, der un esraktisch langsam arbeitet. ausserdem sind solche langsamen speicher gewöhnlich sogenannte dynamische spei ther, die periodisch wieder aufgefrischt werden müssen, um ihren speicherinhalt behalten zu können. diese notwendigkeit der wiederauffrischung der information verlangt, dass zeitweilig die arbeitsabläufe des mikroprozessors unterbrochen werden müssen, solange der steuerspeicher wieder aufgefrischt wird. so besteht bedarf für eine einrichtung zur ueberwachung oder zur steuerung von steuerspeichern in einer datenverarbeitenden anlage, welche die obenerwähnten schwierigkeiten beheben kann. solch eine einrichtung sollte mit unterschiedlicher arbeitsgeschwindigkeit sowohl mit schnellen als auch mit langsamen steuerspeichern zusammenarbeiten können. auch sollte diese einrichtung mit den schaltkreisen verträglich sein, welche den speicherinhalt wieder auffrischen, und sie sollte die zykluszeit des mikroprozessors an die arbeitsgeschwindigkeit des gerade gebrauchten steuerspeichers anpassen. auch sollte diese einrichtung zeitweilig die ausführung von mikroinstruktionen des mikroprozessors unterbrechen, solange der inhalt des steuerspeichers wieder aufgefrischt wird. die erfindung beschreibt eine einrichtung zur steuerung der zykluszeit einer zentraleinheit, der mehrere steuerspeicher für die speicherung von information zugeordnet sind. das system enthält eine vielzahl von speicherplätzen, die innerhalb der steuerspeichereinheiten für die speicherung von information vorgesehen sind. die zentrale verarbeitungseinheit hat mit unterschiedlicher verarbeitungsgeschwindigkeit zugriff zu der vielzahl von steuerspeicherplätzen. es sind s2haltkreise vorgesehen, um einen steuerspeicherplatz anzusteuern aufgrund von adresseninformation, die in der gespeicherten information innerhalb der genannten vielzahl von speicherplätzen enthalten ist. die adresseninformation wählt den nächstfolgenden speicherplatz im steuerspeicher aus, zu dem der zugriff durch die zentrale verarbeitungseinheit erfolgen soll. die einrichtung enthält weiter logische schaltungen, um dynamisch die zykluszeit der zentralen verarbeitungseinheit aufgrund der adressen information
</DESCRIPTION>
<CLAIMS>
 patentansprüche   1. einrichtung zur steuerung der zykluszeit für einen mikroprozessor mit steuerspeichern unterschiedlicher verarbeitungsgeschwindigkeit in einem datenverarbeitenden system, dadurch gekennzeichnet, dass der mikroprozessor (10) mit mindestens einem schnellen statischen steuerspeicher (12) und mit mindestens einem langsamen dynamischen steuerspeicher (14), der periodisch einer wiederauffrischung seines speicherinhaltes bedarf, verbunden ist, welche steuerspeicher mikroinstruktionen zum steuern des mikroprozessors enthalten, dass ein für die steuerspeicher (12, 14) gemeinsames steuerspeicher-adressenregister (32) vorgesehen ist, dass ein für die steuerspeicher (12, 14) gemeinsames steuerspeicher ausgaberegister (20) vorgesehen ist, und dass eine zeitgeberschaltung (42) vorgesehen ist, die mittels logischer schalteinrichtungen der verarbeitungsgeschwindigkeit desjenigen steuerspeichers,  zu dem der nächste zugriff erfolgt, angepasste zeitgebersignale und steuersignale erzeugt.   2. einrichtung nach anspruch 1, dadurch gekennzeichnet, dass die zeitgebersteuerschaltung (42) eine ringschiebeschaltung (78) aus bistabilen kippgliedern (80 bis 98) mit zugeordneten schalteinrichtungen zum durchschalten der taktimpulse enthält, die zeitgebersignale zur steuerung der steuerspeicher (12, 14) für den mikroprozessor (10) entweder in einer verkürzten folge für den schnellen statischen   steuerspeicher (12) oder in einer verlängerten folge für den langsamen dynamischen steuerspeicher (14) ausgibt, wobei im ersten falle nur ein teil der ringschiebeschaltung (78) zyklisch durchlaufen wird und im zweiten falle die ganze ringschiebeschaltung (78) zyklisch durchlaufen wird.    3. einrichtung nach anspruch 1, dadurch gekennzeichnet, dass dem steuerspeicher-adressenregister (32) eine decodierschaltung (38) zugeordnet ist, welche die bits höchster ordnung des adressenfeldes für die anzeige, ob der nächste speicherzugriff zu dem schnellen (12) oder dem langsamen (14) steuerspeicher zu erfolgen hat, decodiert und der zeitgebersteuerschaltung (42) meldet.   4. einrichtung nach anspruch 1, dadurch gekennzeichnet, dass in der zeitgebersteuerschaltung (42) eine bistabile kippschaltung (140) zum zeitweisen sperren des verkehrs mit dem mikroprozessor (10) vorgesehen ist, die dem langsamen dynamischen steuerspeicher (14) die ungestörte durchführung eines zyklus für die wiederauffrischung des speicherinhaltes ermöglicht.  
</CLAIMS>
</TEXT>
</DOC>
