Fitter report for uniciclo
Wed Nov  5 19:34:46 2025
Quartus Prime Version 25.1std.0 Build 1129 10/21/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Fitter RAM Summary
 23. Routing Usage Summary
 24. I/O Rules Summary
 25. I/O Rules Details
 26. I/O Rules Matrix
 27. Fitter Device Options
 28. Operating Settings and Conditions
 29. Estimated Delay Added for Hold Timing Summary
 30. Estimated Delay Added for Hold Timing Details
 31. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Fitter Summary                                                                    ;
+---------------------------------+-------------------------------------------------+
; Fitter Status                   ; Successful - Wed Nov  5 19:34:46 2025           ;
; Quartus Prime Version           ; 25.1std.0 Build 1129 10/21/2025 SC Lite Edition ;
; Revision Name                   ; uniciclo                                        ;
; Top-level Entity Name           ; uniciclo                                        ;
; Family                          ; Cyclone V                                       ;
; Device                          ; 5CSEMA5F31C6                                    ;
; Timing Models                   ; Final                                           ;
; Logic utilization (in ALMs)     ; 1,201 / 32,070 ( 4 % )                          ;
; Total registers                 ; 1268                                            ;
; Total pins                      ; 39 / 457 ( 9 % )                                ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 65,536 / 4,065,280 ( 2 % )                      ;
; Total RAM Blocks                ; 8 / 397 ( 2 % )                                 ;
; Total DSP Blocks                ; 0 / 87 ( 0 % )                                  ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 0 / 6 ( 0 % )                                   ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                   ;
+---------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSEMA5F31C6                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.52        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.4%      ;
;     Processor 3            ;   4.2%      ;
;     Processor 4            ;   4.2%      ;
;     Processor 5            ;   4.1%      ;
;     Processor 6            ;   4.0%      ;
;     Processor 7            ;   4.0%      ;
;     Processor 8            ;   3.9%      ;
;     Processor 9            ;   3.8%      ;
;     Processor 10           ;   3.8%      ;
;     Processor 11           ;   3.8%      ;
;     Processor 12           ;   3.8%      ;
;     Processor 13           ;   3.8%      ;
;     Processor 14           ;   3.8%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                          ;
+---------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------+------------------+-----------------------+
; Node                      ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                    ; Destination Port ; Destination Port Name ;
+---------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------+------------------+-----------------------+
; clk~inputCLKENA0          ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                     ;                  ;                       ;
; reset_reg~inputCLKENA0    ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                     ;                  ;                       ;
; regfile:inst|regs[1][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][6]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[1][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][7]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[1][14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][14]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[1][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][16]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[1][19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][19]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[1][28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][28]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[1][30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[1][30]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[2][9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[2][9]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[2][13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[2][13]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[2][14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[2][14]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[2][19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[2][19]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[2][22]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[2][22]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][2]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[3][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][5]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[3][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][7]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[3][13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][13]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][18]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][18]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][19]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][23]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][23]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][25]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][26]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][28]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[3][29]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[3][29]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[4][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[4][6]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[4][8]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[4][8]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[4][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[4][11]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[4][23]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[4][23]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[4][26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[4][26]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][2]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[5][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][5]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[5][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][6]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[5][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][11]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][13]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][15]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][16]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][21]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][21]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][23]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][23]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][25]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][27]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][29]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][29]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[5][30]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[5][30]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[6][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][5]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[6][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][7]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[6][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][11]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[6][13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][13]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[6][14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][14]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[6][19]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][19]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[6][20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[6][20]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[7][6]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][6]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[7][7]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][7]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[7][11]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][11]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[7][15]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][15]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[7][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][16]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[7][20]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][20]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[7][25]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][25]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[7][26]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[7][26]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[8][3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[8][3]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[8][5]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[8][5]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[8][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[8][16]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[8][23]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[8][23]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[8][24]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[8][24]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[8][27]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[8][27]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[9][2]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][2]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[9][3]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][3]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[9][9]   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][9]~DUPLICATE   ;                  ;                       ;
; regfile:inst|regs[9][12]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][12]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[9][13]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][13]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[9][14]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][14]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[9][16]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][16]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[9][28]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[9][28]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[10][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[10][9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][9]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[10][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[10][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[10][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[10][21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][21]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[10][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][26]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[10][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[10][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[10][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[11][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][26]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[11][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[11][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[12][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[12][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[12][9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[12][9]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[12][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[12][13]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[12][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[12][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[12][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[12][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[12][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[12][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][3]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[13][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[13][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[13][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[13][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[13][9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][9]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[13][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][15]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][19]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][21]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[13][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[13][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[14][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[14][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[14][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[14][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[14][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[14][19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][19]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[14][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[14][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[14][30]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[15][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[15][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[15][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][19]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][23]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[15][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[15][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[16][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[16][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[16][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[16][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[16][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[16][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[16][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[16][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[16][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[16][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[16][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[16][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[17][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[17][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[17][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[17][10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][10]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[17][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[17][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[17][23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][23]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[17][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[17][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[18][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[18][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[18][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[18][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[18][18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[18][18]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[18][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[18][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[18][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[18][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[19][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[19][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[19][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[19][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[19][24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][24]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[19][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[19][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[19][30]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][0]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[20][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[20][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[20][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[20][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][13]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][17]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][19] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][19]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[20][21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[20][21]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[21][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[21][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][13]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][17]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][26]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][28] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][28]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[21][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[21][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[22][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][3]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[22][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[22][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[22][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[22][9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][9]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[22][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[22][15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][15]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[22][21] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[22][21]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][1]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[23][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[23][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[23][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][17]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][24]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][27]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[23][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[23][30]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[24][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][0]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[24][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][1]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[24][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[24][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[24][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[24][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][17]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[24][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[24][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[24][30]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][0]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][0]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[25][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[25][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[25][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[25][9]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][9]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[25][10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][10]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][13] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][13]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][15]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][17]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][23]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][26]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[25][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[25][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[26][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][18] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][18]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][23]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][24]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][30]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[26][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[26][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[27][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[27][3]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[27][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[27][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[27][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[27][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[27][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[27][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[27][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[27][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[27][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[27][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[28][5]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[28][5]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[28][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[28][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[28][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[28][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[28][25] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[28][25]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][1]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][1]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[29][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[29][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[29][10] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][10]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][11] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][11]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][12] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][12]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][15] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][15]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][27]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[29][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[29][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][2]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][2]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[30][3]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][3]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[30][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[30][6]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][6]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[30][7]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][7]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[30][8]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][8]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[30][16] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][16]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][23] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][23]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][24] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][24]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][26] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][26]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][27]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[30][31] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[30][31]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][4]  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][4]~DUPLICATE  ;                  ;                       ;
; regfile:inst|regs[31][14] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][14]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][17] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][17]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][20] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][20]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][22] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][22]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][27] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][27]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][29] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][29]~DUPLICATE ;                  ;                       ;
; regfile:inst|regs[31][30] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; regfile:inst|regs[31][30]~DUPLICATE ;                  ;                       ;
+---------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2548 ) ; 0.00 % ( 0 / 2548 )        ; 0.00 % ( 0 / 2548 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2548 ) ; 0.00 % ( 0 / 2548 )        ; 0.00 % ( 0 / 2548 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2548 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/rafa/tudo/code/projects/uni_sysv/output_files/uniciclo.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,201 / 32,070        ; 4 %   ;
; ALMs needed [=A-B+C]                                        ; 1,201                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,404 / 32,070        ; 4 %   ;
;         [a] ALMs used for LUT logic and registers           ; 89                    ;       ;
;         [b] ALMs used for LUT logic                         ; 905                   ;       ;
;         [c] ALMs used for registers                         ; 410                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 218 / 32,070          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 32,070           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ;       ;
;         [c] Due to LAB input limits                         ; 14                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 209 / 3,207           ; 7 %   ;
;     -- Logic LABs                                           ; 209                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 1,402                 ;       ;
;     -- 7 input functions                                    ; 15                    ;       ;
;     -- 6 input functions                                    ; 973                   ;       ;
;     -- 5 input functions                                    ; 270                   ;       ;
;     -- 4 input functions                                    ; 62                    ;       ;
;     -- <=3 input functions                                  ; 82                    ;       ;
; Combinational ALUT usage for route-throughs                 ; 228                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,268                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 996 / 64,140          ; 2 %   ;
;         -- Secondary logic registers                        ; 272 / 64,140          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,002                 ;       ;
;         -- Routing optimization registers                   ; 266                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 39 / 457              ; 9 %   ;
;     -- Clock pins                                           ; 3 / 8                 ; 38 %  ;
;     -- Dedicated input pins                                 ; 0 / 21                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 8 / 397               ; 2 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 65,536 / 4,065,280    ; 2 %   ;
; Total block memory implementation bits                      ; 81,920 / 4,065,280    ; 2 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 87                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 1.4% / 1.4% / 1.3%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 25.1% / 25.4% / 24.3% ;       ;
; Maximum fan-out                                             ; 1365                  ;       ;
; Highest non-global fan-out                                  ; 173                   ;       ;
; Total fan-out                                               ; 12398                 ;       ;
; Average fan-out                                             ; 4.15                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1201 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1201                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1404 / 32070 ( 4 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 89                    ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 905                   ; 0                              ;
;         [c] ALMs used for registers                         ; 410                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 218 / 32070 ( < 1 % ) ; 0 / 32070 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 15 / 32070 ( < 1 % )  ; 0 / 32070 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 1                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 14                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 209 / 3207 ( 7 % )    ; 0 / 3207 ( 0 % )               ;
;     -- Logic LABs                                           ; 209                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 1402                  ; 0                              ;
;     -- 7 input functions                                    ; 15                    ; 0                              ;
;     -- 6 input functions                                    ; 973                   ; 0                              ;
;     -- 5 input functions                                    ; 270                   ; 0                              ;
;     -- 4 input functions                                    ; 62                    ; 0                              ;
;     -- <=3 input functions                                  ; 82                    ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 228                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 996 / 64140 ( 2 % )   ; 0 / 64140 ( 0 % )              ;
;         -- Secondary logic registers                        ; 272 / 64140 ( < 1 % ) ; 0 / 64140 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1002                  ; 0                              ;
;         -- Routing optimization registers                   ; 266                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 39                    ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 65536                 ; 0                              ;
; Total block memory implementation bits                      ; 81920                 ; 0                              ;
; M10K block                                                  ; 8 / 397 ( 2 % )       ; 0 / 397 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )       ; 0 / 116 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 13377                 ; 0                              ;
;     -- Registered Connections                               ; 4921                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 7                     ; 0                              ;
;     -- Output Ports                                         ; 32                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                    ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk            ; Y26   ; 5B       ; 89           ; 25           ; 3            ; 1276                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; display_reg[0] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; 161                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; display_reg[1] ; AD21  ; 4A       ; 82           ; 0            ; 57           ; 161                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; display_reg[2] ; AA19  ; 4A       ; 72           ; 0            ; 17           ; 162                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; display_reg[3] ; AJ24  ; 4A       ; 74           ; 0            ; 74           ; 162                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; display_reg[4] ; AJ22  ; 4A       ; 70           ; 0            ; 51           ; 34                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; reset_reg      ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 1258                  ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; reg_display[0]  ; AJ16  ; 4A       ; 54           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[10] ; W19   ; 4A       ; 80           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[11] ; AK22  ; 4A       ; 68           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[12] ; AH22  ; 4A       ; 66           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[13] ; V18   ; 4A       ; 80           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[14] ; AF21  ; 4A       ; 70           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[15] ; AH24  ; 4A       ; 64           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[16] ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[17] ; AF19  ; 4A       ; 62           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[18] ; AC18  ; 4A       ; 64           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[19] ; AC25  ; 5A       ; 89           ; 4            ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[1]  ; AH23  ; 4A       ; 70           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[20] ; AJ27  ; 4A       ; 80           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[21] ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[22] ; AH19  ; 4A       ; 58           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[23] ; AG21  ; 4A       ; 54           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[24] ; AD17  ; 4A       ; 64           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[25] ; AE16  ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[26] ; V17   ; 4A       ; 60           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[27] ; AG20  ; 4A       ; 62           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[28] ; AJ20  ; 4A       ; 62           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[29] ; AH17  ; 4A       ; 56           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[2]  ; AJ21  ; 4A       ; 62           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[30] ; AH20  ; 4A       ; 54           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[31] ; W17   ; 4A       ; 60           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[3]  ; AG26  ; 4A       ; 84           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[4]  ; AJ19  ; 4A       ; 60           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[5]  ; AK28  ; 4A       ; 82           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[6]  ; AD25  ; 5A       ; 89           ; 4            ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[7]  ; AD20  ; 4A       ; 82           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[8]  ; AD26  ; 5A       ; 89           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; reg_display[9]  ; Y17   ; 4A       ; 68           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; B1L      ; 0 / 0 ( -- )     ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 34 / 80 ( 43 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 3 / 32 ( 9 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; display_reg[2]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; reset_reg                       ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; reg_display[18]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; reg_display[19]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; reg_display[24]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; reg_display[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD21     ; 197        ; 4A             ; display_reg[1]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; reg_display[6]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD26     ; 240        ; 5A             ; reg_display[8]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; reg_display[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; reg_display[21]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; reg_display[17]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; reg_display[14]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; display_reg[0]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; reg_display[27]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG21     ; 143        ; 4A             ; reg_display[23]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG22     ; 166        ; 4A             ; reg_display[16]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; reg_display[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; reg_display[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; reg_display[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH20     ; 141        ; 4A             ; reg_display[30]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; reg_display[12]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH23     ; 174        ; 4A             ; reg_display[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH24     ; 161        ; 4A             ; reg_display[15]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; reg_display[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; reg_display[4]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ20     ; 158        ; 4A             ; reg_display[28]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ21     ; 156        ; 4A             ; reg_display[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ22     ; 172        ; 4A             ; display_reg[4]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; display_reg[3]                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; reg_display[20]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; reg_display[11]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; reg_display[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; reg_display[26]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V18      ; 194        ; 4A             ; reg_display[13]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; reg_display[31]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; reg_display[10]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; reg_display[9]                  ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; clk                             ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+-----------------+-------------------------------+
; Pin Name        ; Reason                        ;
+-----------------+-------------------------------+
; reg_display[31] ; Incomplete set of assignments ;
; reg_display[30] ; Incomplete set of assignments ;
; reg_display[29] ; Incomplete set of assignments ;
; reg_display[28] ; Incomplete set of assignments ;
; reg_display[27] ; Incomplete set of assignments ;
; reg_display[26] ; Incomplete set of assignments ;
; reg_display[25] ; Incomplete set of assignments ;
; reg_display[24] ; Incomplete set of assignments ;
; reg_display[23] ; Incomplete set of assignments ;
; reg_display[22] ; Incomplete set of assignments ;
; reg_display[21] ; Incomplete set of assignments ;
; reg_display[20] ; Incomplete set of assignments ;
; reg_display[19] ; Incomplete set of assignments ;
; reg_display[18] ; Incomplete set of assignments ;
; reg_display[17] ; Incomplete set of assignments ;
; reg_display[16] ; Incomplete set of assignments ;
; reg_display[15] ; Incomplete set of assignments ;
; reg_display[14] ; Incomplete set of assignments ;
; reg_display[13] ; Incomplete set of assignments ;
; reg_display[12] ; Incomplete set of assignments ;
; reg_display[11] ; Incomplete set of assignments ;
; reg_display[10] ; Incomplete set of assignments ;
; reg_display[9]  ; Incomplete set of assignments ;
; reg_display[8]  ; Incomplete set of assignments ;
; reg_display[7]  ; Incomplete set of assignments ;
; reg_display[6]  ; Incomplete set of assignments ;
; reg_display[5]  ; Incomplete set of assignments ;
; reg_display[4]  ; Incomplete set of assignments ;
; reg_display[3]  ; Incomplete set of assignments ;
; reg_display[2]  ; Incomplete set of assignments ;
; reg_display[1]  ; Incomplete set of assignments ;
; reg_display[0]  ; Incomplete set of assignments ;
; display_reg[3]  ; Incomplete set of assignments ;
; display_reg[0]  ; Incomplete set of assignments ;
; display_reg[1]  ; Incomplete set of assignments ;
; display_reg[2]  ; Incomplete set of assignments ;
; display_reg[4]  ; Incomplete set of assignments ;
; clk             ; Incomplete set of assignments ;
; reset_reg       ; Incomplete set of assignments ;
; reg_display[31] ; Missing location assignment   ;
; reg_display[30] ; Missing location assignment   ;
; reg_display[29] ; Missing location assignment   ;
; reg_display[28] ; Missing location assignment   ;
; reg_display[27] ; Missing location assignment   ;
; reg_display[26] ; Missing location assignment   ;
; reg_display[25] ; Missing location assignment   ;
; reg_display[24] ; Missing location assignment   ;
; reg_display[23] ; Missing location assignment   ;
; reg_display[22] ; Missing location assignment   ;
; reg_display[21] ; Missing location assignment   ;
; reg_display[20] ; Missing location assignment   ;
; reg_display[19] ; Missing location assignment   ;
; reg_display[18] ; Missing location assignment   ;
; reg_display[17] ; Missing location assignment   ;
; reg_display[16] ; Missing location assignment   ;
; reg_display[15] ; Missing location assignment   ;
; reg_display[14] ; Missing location assignment   ;
; reg_display[13] ; Missing location assignment   ;
; reg_display[12] ; Missing location assignment   ;
; reg_display[11] ; Missing location assignment   ;
; reg_display[10] ; Missing location assignment   ;
; reg_display[9]  ; Missing location assignment   ;
; reg_display[8]  ; Missing location assignment   ;
; reg_display[7]  ; Missing location assignment   ;
; reg_display[6]  ; Missing location assignment   ;
; reg_display[5]  ; Missing location assignment   ;
; reg_display[4]  ; Missing location assignment   ;
; reg_display[3]  ; Missing location assignment   ;
; reg_display[2]  ; Missing location assignment   ;
; reg_display[1]  ; Missing location assignment   ;
; reg_display[0]  ; Missing location assignment   ;
; display_reg[3]  ; Missing location assignment   ;
; display_reg[0]  ; Missing location assignment   ;
; display_reg[1]  ; Missing location assignment   ;
; display_reg[2]  ; Missing location assignment   ;
; display_reg[4]  ; Missing location assignment   ;
; clk             ; Missing location assignment   ;
; reset_reg       ; Missing location assignment   ;
+-----------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                             ; Entity Name     ; Library Name ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------+-----------------+--------------+
; |uniciclo                                 ; 1201.0 (7.7)         ; 1403.0 (7.7)                     ; 216.5 (0.0)                                       ; 14.5 (0.0)                       ; 0.0 (0.0)            ; 1402 (10)           ; 1268 (0)                  ; 0 (0)         ; 65536             ; 8     ; 0          ; 39   ; 0            ; |uniciclo                                                                                       ; uniciclo        ; work         ;
;    |adder:inst5|                          ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|adder:inst5                                                                           ; adder           ; work         ;
;    |control_unit:inst17|                  ; 9.0 (9.0)            ; 10.0 (10.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|control_unit:inst17                                                                   ; control_unit    ; work         ;
;    |imediato:inst4|                       ; 33.3 (33.3)          ; 35.5 (35.5)                      ; 2.2 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|imediato:inst4                                                                        ; imediato        ; work         ;
;    |mem_dados:inst18|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |uniciclo|mem_dados:inst18                                                                      ; mem_dados       ; work         ;
;       |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |uniciclo|mem_dados:inst18|altsyncram:altsyncram_component                                      ; altsyncram      ; work         ;
;          |altsyncram_krm1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |uniciclo|mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated       ; altsyncram_krm1 ; work         ;
;    |mem_instruction:inst20|               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |uniciclo|mem_instruction:inst20                                                                ; mem_instruction ; work         ;
;       |altsyncram:altsyncram_component|   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |uniciclo|mem_instruction:inst20|altsyncram:altsyncram_component                                ; altsyncram      ; work         ;
;          |altsyncram_a1n1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 32768             ; 4     ; 0          ; 0    ; 0            ; |uniciclo|mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated ; altsyncram_a1n1 ; work         ;
;    |mux32_1:inst15|                       ; 13.8 (13.8)          ; 19.8 (19.8)                      ; 5.9 (5.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (36)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|mux32_1:inst15                                                                        ; mux32_1         ; work         ;
;    |mux32_1:inst3|                        ; 15.3 (15.3)          ; 14.7 (14.7)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 19 (19)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|mux32_1:inst3                                                                         ; mux32_1         ; work         ;
;    |plus_four:inst7|                      ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|plus_four:inst7                                                                       ; plus_four       ; work         ;
;    |program_counter:inst10|               ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|program_counter:inst10                                                                ; program_counter ; work         ;
;    |regfile:inst|                         ; 1018.7 (1018.7)      ; 1221.2 (1221.2)                  ; 205.6 (205.6)                                     ; 3.1 (3.1)                        ; 0.0 (0.0)            ; 1113 (1113)         ; 1258 (1258)               ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|regfile:inst                                                                          ; regfile         ; work         ;
;    |ula:inst2|                            ; 93.3 (93.3)          ; 85.2 (85.2)                      ; 2.7 (2.7)                                         ; 10.8 (10.8)                      ; 0.0 (0.0)            ; 132 (132)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |uniciclo|ula:inst2                                                                             ; ula             ; work         ;
+-------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+-------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                            ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name            ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; reg_display[31] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[30] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[29] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[28] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[27] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[26] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[25] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[24] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[23] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[22] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[21] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[20] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[19] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[18] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[17] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[16] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[15] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[14] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[13] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[12] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[11] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[10] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[9]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[8]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; reg_display[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; display_reg[3]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; display_reg[0]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; display_reg[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; display_reg[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; display_reg[4]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk             ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_reg       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-----------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                  ;
+-----------------------------------+-------------------+---------+
; Source Pin / Fanout               ; Pad To Core Index ; Setting ;
+-----------------------------------+-------------------+---------+
; display_reg[3]                    ;                   ;         ;
;      - regfile:inst|rdisp[31]~3   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~4   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~5   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~6   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~7   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~8   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~11  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~16  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~17  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~18  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~19  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~20  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~27  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~28  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~29  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~30  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~31  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~38  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~39  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~40  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~41  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~42  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~49  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~50  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~51  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~52  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~53  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~60  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~61  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~62  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~63  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~64  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~71  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~72  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~73  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~74  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~75  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~82  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~83  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~84  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~85  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~86  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~93  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~94  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~95  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~96  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~97  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~104 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~105 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~106 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~107 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~108 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~115 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~116 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~117 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~118 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~119 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~126 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~127 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~128 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~129 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~130 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~137 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~138 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~139 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~140 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~141 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~148 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~149 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~150 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~151 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~152 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~159 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~160 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~161 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~162 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~163 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~170 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~171 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~172 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~173 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~174 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~181 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~182 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~183 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~184 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~185 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~192 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~193 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~194 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~195 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~196 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~203 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~204 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~205 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~206 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~207 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~214 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~215 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~216 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~217 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~218 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~225 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~226 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~227 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~228 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~229 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~236 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~237 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~238 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~239 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~240 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~247  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~248  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~249  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~250  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~251  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~258  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~259  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~260  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~261  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~262  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~269  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~270  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~271  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~272  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~273  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~280  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~281  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~282  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~283  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~284  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~291  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~292  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~293  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~294  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~295  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~302  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~303  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~304  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~305  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~306  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~313  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~314  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~315  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~316  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~317  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~324  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~325  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~326  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~327  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~328  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~335  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~336  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~337  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~338  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~339  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~346  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~347  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~348  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~349  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~350  ; 0                 ; 0       ;
; display_reg[0]                    ;                   ;         ;
;      - regfile:inst|rdisp[31]~0   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~1   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~2   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~4   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~9   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~10  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~13  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~14  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~15  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~21  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~22  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~24  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~25  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~26  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~32  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~33  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~35  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~36  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~37  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~43  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~44  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~46  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~47  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~48  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~54  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~55  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~57  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~58  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~59  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~65  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~66  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~68  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~69  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~70  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~76  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~77  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~79  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~80  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~81  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~87  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~88  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~90  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~91  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~92  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~98  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~99  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~101 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~102 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~103 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~109 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~110 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~112 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~113 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~114 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~120 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~121 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~123 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~124 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~125 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~131 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~132 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~134 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~135 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~136 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~142 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~143 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~145 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~146 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~147 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~153 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~154 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~156 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~157 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~158 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~164 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~165 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~167 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~168 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~169 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~175 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~176 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~178 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~179 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~180 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~186 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~187 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~189 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~190 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~191 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~197 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~198 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~200 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~201 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~202 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~208 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~209 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~211 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~212 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~213 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~219 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~220 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~222 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~223 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~224 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~230 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~231 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~233 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~234 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~235 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~241 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~242 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~244  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~245  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~246  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~252  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~253  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~255  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~256  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~257  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~263  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~264  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~266  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~267  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~268  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~274  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~275  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~277  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~278  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~279  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~285  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~286  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~288  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~289  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~290  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~296  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~297  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~299  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~300  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~301  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~307  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~308  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~310  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~311  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~312  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~318  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~319  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~321  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~322  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~323  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~329  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~330  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~332  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~333  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~334  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~340  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~341  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~343  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~344  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~345  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~351  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~352  ; 1                 ; 0       ;
; display_reg[1]                    ;                   ;         ;
;      - regfile:inst|rdisp[31]~0   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~1   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~2   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~4   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~9   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~10  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~13  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~14  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~15  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~21  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~22  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~24  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~25  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~26  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~32  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~33  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~35  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~36  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~37  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~43  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~44  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~46  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~47  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~48  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~54  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~55  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~57  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~58  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~59  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~65  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~66  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~68  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~69  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~70  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~76  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~77  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~79  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~80  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~81  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~87  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~88  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~90  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~91  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~92  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~98  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~99  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~101 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~102 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~103 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~109 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~110 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~112 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~113 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~114 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~120 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~121 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~123 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~124 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~125 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~131 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~132 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~134 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~135 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~136 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~142 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~143 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~145 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~146 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~147 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~153 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~154 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~156 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~157 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~158 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~164 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~165 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~167 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~168 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~169 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~175 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~176 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~178 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~179 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~180 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~186 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~187 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~189 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~190 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~191 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~197 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~198 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~200 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~201 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~202 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~208 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~209 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~211 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~212 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~213 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~219 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~220 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~222 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~223 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~224 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~230 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~231 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~233 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~234 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~235 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~241 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~242 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~244  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~245  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~246  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~252  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~253  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~255  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~256  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~257  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~263  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~264  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~266  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~267  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~268  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~274  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~275  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~277  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~278  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~279  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~285  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~286  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~288  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~289  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~290  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~296  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~297  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~299  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~300  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~301  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~307  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~308  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~310  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~311  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~312  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~318  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~319  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~321  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~322  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~323  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~329  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~330  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~332  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~333  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~334  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~340  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~341  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~343  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~344  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~345  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~351  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~352  ; 0                 ; 0       ;
; display_reg[2]                    ;                   ;         ;
;      - regfile:inst|rdisp[31]~3   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~4   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~5   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~6   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~7   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~8   ; 1                 ; 0       ;
;      - regfile:inst|rdisp[31]~11  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~16  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~17  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~18  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~19  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[30]~20  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~27  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~28  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~29  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~30  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[29]~31  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~38  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~39  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~40  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~41  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[28]~42  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~49  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~50  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~51  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~52  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[27]~53  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~60  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~61  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~62  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~63  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[26]~64  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~71  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~72  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~73  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~74  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[25]~75  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~82  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~83  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~84  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~85  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[24]~86  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~93  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~94  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~95  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~96  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[23]~97  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~104 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~105 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~106 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~107 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[22]~108 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~115 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~116 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~117 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~118 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[21]~119 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~126 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~127 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~128 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~129 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[20]~130 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~137 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~138 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~139 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~140 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[19]~141 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~148 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~149 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~150 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~151 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[18]~152 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~159 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~160 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~161 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~162 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[17]~163 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~170 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~171 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~172 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~173 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[16]~174 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~181 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~182 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~183 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~184 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[15]~185 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~192 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~193 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~194 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~195 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[14]~196 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~203 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~204 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~205 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~206 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[13]~207 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~214 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~215 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~216 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~217 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[12]~218 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~225 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~226 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~227 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~228 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[11]~229 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~236 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~237 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~238 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~239 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[10]~240 ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~247  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~248  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~249  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~250  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[9]~251  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~258  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~259  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~260  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~261  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[8]~262  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~269  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~270  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~271  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~272  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[7]~273  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~280  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~281  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~282  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~283  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[6]~284  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~291  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~292  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~293  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~294  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[5]~295  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~302  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~303  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~304  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~305  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[4]~306  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~313  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~314  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~315  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~316  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[3]~317  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~324  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~325  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~326  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~327  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[2]~328  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~335  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~336  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~337  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~338  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[1]~339  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~346  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~347  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~348  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~349  ; 1                 ; 0       ;
;      - regfile:inst|rdisp[0]~350  ; 1                 ; 0       ;
; display_reg[4]                    ;                   ;         ;
;      - regfile:inst|rdisp[31]~4   ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~11  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[31]~12  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[30]~23  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[29]~34  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[28]~45  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[27]~56  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[26]~67  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[25]~78  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[24]~89  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[23]~100 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[22]~111 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[21]~122 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[20]~133 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[19]~144 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[18]~155 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[17]~166 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[16]~177 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[15]~188 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[14]~199 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[13]~210 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[12]~221 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[11]~232 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[10]~243 ; 0                 ; 0       ;
;      - regfile:inst|rdisp[9]~254  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[8]~265  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[7]~276  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[6]~287  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[5]~298  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[4]~309  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[3]~320  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[2]~331  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[1]~342  ; 0                 ; 0       ;
;      - regfile:inst|rdisp[0]~353  ; 0                 ; 0       ;
; clk                               ;                   ;         ;
; reset_reg                         ;                   ;         ;
+-----------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                      ;
+---------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                      ; Location            ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; clk                       ; PIN_Y26             ; 1276    ; Clock                     ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; imediato:inst4|Decoder0~3 ; LABCELL_X81_Y10_N33 ; 4       ; Read enable, Write enable ; no     ; --                   ; --               ; --                        ;
; inst8                     ; LABCELL_X74_Y8_N12  ; 10      ; Clock enable, Sync. load  ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~0   ; LABCELL_X66_Y13_N54 ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~1   ; LABCELL_X75_Y13_N51 ; 45      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~10  ; LABCELL_X66_Y13_N30 ; 43      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~11  ; LABCELL_X75_Y13_N3  ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~12  ; LABCELL_X75_Y13_N54 ; 43      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~13  ; LABCELL_X66_Y13_N51 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~14  ; LABCELL_X66_Y13_N21 ; 36      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~15  ; LABCELL_X66_Y13_N33 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~16  ; LABCELL_X66_Y13_N18 ; 44      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~17  ; LABCELL_X66_Y13_N15 ; 46      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~18  ; LABCELL_X75_Y13_N6  ; 43      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~19  ; LABCELL_X75_Y13_N39 ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~2   ; LABCELL_X75_Y13_N42 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~20  ; LABCELL_X66_Y13_N27 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~21  ; LABCELL_X66_Y13_N12 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~22  ; LABCELL_X75_Y13_N18 ; 46      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~23  ; LABCELL_X66_Y13_N42 ; 39      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~24  ; LABCELL_X75_Y13_N21 ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~25  ; LABCELL_X66_Y13_N36 ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~26  ; LABCELL_X75_Y13_N12 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~27  ; LABCELL_X75_Y13_N33 ; 38      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~28  ; LABCELL_X66_Y13_N48 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~29  ; LABCELL_X66_Y13_N6  ; 41      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~3   ; LABCELL_X66_Y13_N39 ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~30  ; LABCELL_X66_Y13_N45 ; 42      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~4   ; LABCELL_X75_Y13_N0  ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~5   ; LABCELL_X66_Y13_N57 ; 45      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~6   ; LABCELL_X66_Y13_N9  ; 39      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~7   ; LABCELL_X66_Y13_N24 ; 40      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~8   ; LABCELL_X73_Y13_N33 ; 39      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; regfile:inst|Decoder0~9   ; LABCELL_X75_Y13_N24 ; 37      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; reset_reg                 ; PIN_AA26            ; 1258    ; Async. clear              ; yes    ; Global Clock         ; GCLK8            ; --                        ;
+---------------------------+---------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                          ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; Name      ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------+----------+---------+----------------------+------------------+---------------------------+
; clk       ; PIN_Y26  ; 1276    ; Global Clock         ; GCLK11           ; --                        ;
; reset_reg ; PIN_AA26 ; 1258    ; Global Clock         ; GCLK8            ; --                        ;
+-----------+----------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; Name                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF             ; Location                                                           ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs         ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ALTSYNCRAM       ; AUTO ; Single Port ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; de1_data.mif    ; M10K_X69_Y12_N0, M10K_X69_Y10_N0, M10K_X69_Y11_N0, M10K_X76_Y10_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 32768 ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4           ; 0     ; ../de1_text.mif ; M10K_X76_Y9_N0, M10K_X69_Y8_N0, M10K_X69_Y9_N0, M10K_X76_Y8_N0     ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide ;
+--------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------+--------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------+
; Routing Usage Summary                                                 ;
+---------------------------------------------+-------------------------+
; Routing Resource Type                       ; Usage                   ;
+---------------------------------------------+-------------------------+
; Block interconnects                         ; 5,135 / 289,320 ( 2 % ) ;
; C12 interconnects                           ; 59 / 13,420 ( < 1 % )   ;
; C2 interconnects                            ; 1,681 / 119,108 ( 1 % ) ;
; C4 interconnects                            ; 871 / 56,300 ( 2 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )          ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )          ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )          ;
; Direct links                                ; 324 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )         ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )           ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )           ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )          ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )          ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )          ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )         ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )         ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )          ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )         ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )         ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )          ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )          ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )         ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )          ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )           ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )           ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )           ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )          ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )          ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )          ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )         ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )         ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )          ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )          ;
; Local interconnects                         ; 1,073 / 84,580 ( 1 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )          ;
; R14 interconnects                           ; 92 / 12,676 ( < 1 % )   ;
; R14/C12 interconnect drivers                ; 123 / 20,720 ( < 1 % )  ;
; R3 interconnects                            ; 2,036 / 130,992 ( 2 % ) ;
; R6 interconnects                            ; 2,907 / 266,960 ( 1 % ) ;
; Spine clocks                                ; 4 / 360 ( 1 % )         ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )      ;
+---------------------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000001    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000047    ; IO_000046    ; IO_000045    ; IO_000027    ; IO_000026    ; IO_000024    ; IO_000023    ; IO_000022    ; IO_000021    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 39        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 0            ; 0            ; 0            ; 32           ; 0            ; 39        ; 39        ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 39           ; 39           ; 39           ; 39           ; 39           ; 0         ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 39           ; 7            ; 39           ; 39           ; 39           ; 39           ; 7            ; 39           ; 39           ; 39           ; 39           ; 7            ; 39           ; 0         ; 0         ; 39           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; reg_display[31]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[30]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[29]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[28]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[27]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[26]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[25]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[24]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reg_display[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; display_reg[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; display_reg[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; display_reg[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; display_reg[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; display_reg[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; reset_reg          ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 7.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                               ; Destination Register                                                                                                   ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
; program_counter:inst10|pc_value[1]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.464             ;
; program_counter:inst10|pc_value[0]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.464             ;
; regfile:inst|regs[8][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[9][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[10][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[11][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[12][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[13][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[14][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[15][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[4][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[5][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[6][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[7][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[1][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[2][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[3][18]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[16][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[20][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[24][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[28][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[17][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[21][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[25][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[29][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[18][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[22][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[26][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[30][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[19][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[23][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[27][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[31][18]                                                                     ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|q_a[24] ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|q_a[22] ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|q_a[23] ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|q_a[20] ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|q_a[21] ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a18~porta_datain_reg0        ; 0.434             ;
; regfile:inst|regs[16][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[20][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[24][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[28][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[17][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[21][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[25][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[29][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[18][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[22][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[26][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[30][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[19][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[23][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[27][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[31][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[8][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[9][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[10][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[11][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[4][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[5][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[6][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[12][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[13][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[14][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[15][2]                                                                      ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[1][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[2][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[3][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; regfile:inst|regs[7][2]                                                                       ; mem_dados:inst18|altsyncram:altsyncram_component|altsyncram_krm1:auto_generated|ram_block1a2~porta_datain_reg0         ; 0.364             ;
; program_counter:inst10|pc_value[4]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.309             ;
; program_counter:inst10|pc_value[2]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.306             ;
; program_counter:inst10|pc_value[6]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.302             ;
; program_counter:inst10|pc_value[8]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.282             ;
; program_counter:inst10|pc_value[5]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.275             ;
; program_counter:inst10|pc_value[9]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.259             ;
; program_counter:inst10|pc_value[3]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.230             ;
; program_counter:inst10|pc_value[7]                                                            ; mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a12~porta_address_reg0 ; 0.219             ;
+-----------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 77 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (119006): Selected device 5CSEMA5F31C6 for design "uniciclo"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "mem_instruction:inst20|altsyncram:altsyncram_component|altsyncram_a1n1:auto_generated|ram_block1a5" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 39 pins of 39 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): clk~inputCLKENA0 with 1066 fanout uses global clock CLKCTRL_G15
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): reset_reg~inputCLKENA0 with 992 fanout uses global clock CLKCTRL_G8
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16469): Source REFCLK I/O cannot be routed using dedicated clock routing for global clock driver clk~inputCLKENA0, placed at CLKCTRL_G15
        Info (179012): Refclk input I/O pad clk is placed onto PIN_Y26
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:05
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uniciclo.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 21% of the available device resources in the region that extends from location X67_Y0 to location X77_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (11888): Total time spent on timing analysis during the Fitter is 1.42 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:04
Info: Quartus Prime Fitter was successful. 0 errors, 8 warnings
    Info: Peak virtual memory: 2573 megabytes
    Info: Processing ended: Wed Nov  5 19:34:47 2025
    Info: Elapsed time: 00:00:38
    Info: Total CPU time (on all processors): 00:03:36


