# Logisim-Memoria-2025
Este es el repositorio contenedor del proyecto para la adición de una herramienta de síntesis de circuitos desde un diseño RTL, parte del desarrollo del trabajo de título "Traducción de circuitos implementados en (System)Verilog a Logisim"
