# 动态逻辑
- 预充电：CLK=0时输出节点预充电至$V_{DD}$。
- 求值：CLK=1
![[Pasted image 20230122194202.png]]
上图实现功能为$out=\overline{CLK}+\overline{(A \cdot B+C)}\cdot CLK$
- 无比逻辑
- 晶体管数目$N+2$
- 动态逻辑只有动态功耗。
- 动态逻辑门具有较快的开关速度。原因1，减少了每个门晶体管数量，降低负载电容，相当于降低逻辑努力。原因2，动态门没有短路电流，下拉器件提供的所有电流都用来对负载电容放电。
# 信号完整性
## 电荷泄漏
- 一个动态门的工作取决于输出值在电容上的动态存储。
- 但是由于漏电流的存在，这一电荷将逐渐泄露
- 解决办法：降低输出阻抗
![[Pasted image 20230122201436.png]]
## 电荷分享
![[Pasted image 20230122203456.png]]
