# プロセス別PDKのバリエーション

## 1. CMOSプロセスの世代進化とPDKの変化

### 1.1 CMOSプロセスの世代例  
- 180nm → 130nm → 65nm → 28nm → 7nm FinFET  
- プロセス微細化に伴い、デバイス構造・特性・レイアウトルールが大幅に変化  

### 1.2 Bulk CMOS と SOI CMOS  
- **Bulk CMOS**：従来のシリコン基板を使用  
- **SOI CMOS**：絶縁層を挟んだ構造でリーク削減や高速化が可能  
- SOIの場合、PDKには絶縁層やバリア層のモデル・ルールが追加される

### 1.3 FinFETとGAA（Gate-All-Around）  
- **FinFET**：3次元構造トランジスタでチャネル制御向上  
- PDKではPcellの複雑化、寄生モデルの高度化、DRCルールの増加  
- **GAA**：次世代トランジスタ構造。FinFETよりもさらにチャネル周囲をゲートで囲む  
- PDKは更に高度なモデリングが必要

## 2. 特殊用途向けプロセスPDK

### 2.1 RF CMOS、SiGe BiCMOS  
- RFデバイス特有の寄生モデル・高周波特性を含む  
- 高周波回路用の追加Pcellやモデルが必要

### 2.2 HV（高電圧）PDK  
- 電圧耐性向上のため厚膜絶縁や特殊構造を含む  
- HV用DRCルールやモデルが追加

### 2.3 フォトニックPDK  
- 光導波路、変調器、検出器のモデル・レイアウトルールを含む  
- CMOSプロセスとは異なる特性記述が必要

## 3. プロセス世代ごとのPDKの変化ポイントまとめ

| 世代／用途    | 特徴                             | PDKの特徴                        |
|---------------|--------------------------------|---------------------------------|
| 180nm〜65nm   | 平坦なトランジスタ構造          | シンプルなPcell、少ないDRCルール |
| 28nm          | 複雑な多層配線と設計ルール      | 多層メタル対応、Pcell高度化       |
| 7nm FinFET    | 3Dトランジスタ、Fin形状の管理  | Pcell複雑化、寄生抽出強化       |
| GAA (未来技術)| チャネル全周囲ゲート            | 高度な物理モデル、多層構成       |
| RF・SiGe      | 高周波対応のモデル追加          | RF特化Pcell、寄生モデル含む     |
| HV           | 高耐圧設計ルール、厚膜追加      | DRC強化、耐圧モデル追加          |
| Photonics     | 光学素子の設計ルール            | 独自のレイアウトルールとモデル   |
