Timing Analyzer report for ZigVHDL
Thu May 19 16:46:14 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clock'
 13. Slow 1200mV 85C Model Hold: 'i_clock'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clock'
 22. Slow 1200mV 0C Model Hold: 'i_clock'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clock'
 30. Fast 1200mV 0C Model Hold: 'i_clock'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; ZigVHDL                                             ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.09        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.0%      ;
;     Processor 3            ;   2.1%      ;
;     Processor 4            ;   1.7%      ;
;     Processors 5-6         ;   0.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; i_clock    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.19 MHz ; 122.19 MHz      ; i_clock    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; i_clock ; -7.184 ; -398.435         ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; i_clock ; 0.304 ; 0.000            ;
+---------+-------+------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; i_clock ; -3.000 ; -342.297                       ;
+---------+--------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clock'                                                                                                                                                             ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[0]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[1]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[2]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[3]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[4]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[5]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[6]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[7]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[8]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[9]    ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[10]   ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[11]   ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[12]   ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[13]   ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[14]   ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -7.184 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[15]   ; i_clock      ; i_clock     ; 1.000        ; -0.274     ; 7.686      ;
; -6.050 ; fxd2[4]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.761      ;
; -6.026 ; fxd2[5]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.737      ;
; -6.013 ; fxd2[0]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.724      ;
; -6.002 ; fxd2[2]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.713      ;
; -5.989 ; fxd2[7]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.700      ;
; -5.969 ; fxd2[1]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.680      ;
; -5.881 ; fxd2[6]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.592      ;
; -5.834 ; fxd2[8]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.545      ;
; -5.823 ; fxd2[10]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.534      ;
; -5.784 ; fxd2[3]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.495      ;
; -5.648 ; fxd2[9]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.359      ;
; -5.580 ; fxd2[12]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.291      ;
; -5.509 ; fxd2[15]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.220      ;
; -5.479 ; fxd2[11]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.190      ;
; -5.438 ; fxd2[13]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 6.149      ;
; -5.203 ; fxd2[14]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.287     ; 5.914      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.744 ; xu[9]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.385      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.706 ; xu[14]                                                                                                   ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.347      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.621 ; xu[6]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.262      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.617 ; xu[8]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.258      ;
; -4.551 ; xu[0]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.192      ;
; -4.551 ; xu[0]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.192      ;
; -4.551 ; xu[0]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.192      ;
; -4.551 ; xu[0]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.135     ; 5.192      ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clock'                                                                                                                                                                                                                                                       ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; U1[0]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.432      ; 0.958      ;
; 0.340 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[0]                         ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.438      ; 1.000      ;
; 0.348 ; iplus[5]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.004      ;
; 0.353 ; iplus[4]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.009      ;
; 0.364 ; iplus[2]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.020      ;
; 0.367 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.437      ; 1.026      ;
; 0.370 ; U1[6]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.433      ; 1.025      ;
; 0.373 ; U1[2]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.433      ; 1.028      ;
; 0.387 ; iplus[6]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.043      ;
; 0.395 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.437      ; 1.054      ;
; 0.400 ; iplus[0]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.056      ;
; 0.401 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.669      ;
; 0.405 ; U1[4]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.433      ; 1.060      ;
; 0.406 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.674      ;
; 0.423 ; iplus[3]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.079      ;
; 0.428 ; U1_3[15]                                                                                 ; U1_4[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.695      ;
; 0.429 ; U1_4[15]                                                                                 ; U1_5[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.696      ;
; 0.429 ; U1[15]                                                                                   ; U1_1[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.696      ;
; 0.437 ; LFSR_33:c1|shift_register[5]                                                             ; U0[5]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.704      ;
; 0.437 ; LFSR_33:c1|shift_register[5]                                                             ; LFSR_33:c1|shift_register[18]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.704      ;
; 0.440 ; U1[1]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.433      ; 1.095      ;
; 0.442 ; LFSR_33:c1|shift_register[24]                                                            ; LFSR_33:c1|shift_register[4]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.709      ;
; 0.442 ; LFSR_33:c1|shift_register[11]                                                            ; U0[11]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.709      ;
; 0.442 ; LFSR_33:c1|shift_register[21]                                                            ; LFSR_33:c1|shift_register[1]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.709      ;
; 0.442 ; LFSR_33:c1|shift_register[30]                                                            ; LFSR_33:c1|shift_register[10]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.709      ;
; 0.443 ; LFSR_33:c1|shift_register[11]                                                            ; LFSR_33:c1|shift_register[24]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.710      ;
; 0.443 ; LFSR_33:c1|shift_register[20]                                                            ; LFSR_33:c1|shift_register[0]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.710      ;
; 0.444 ; LFSR_33:c1|shift_register[29]                                                            ; LFSR_33:c1|shift_register[9]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.711      ;
; 0.449 ; U1_2[15]                                                                                 ; U1_3[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.716      ;
; 0.449 ; LFSR_33:c1|shift_register[15]                                                            ; LFSR_33:c1|shift_register[8]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.716      ;
; 0.451 ; U1[0]                                                                                    ; U1_1[0]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; U1[2]                                                                                    ; U1_1[2]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.718      ;
; 0.451 ; U1[5]                                                                                    ; U1_1[5]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.718      ;
; 0.452 ; U1_2[3]                                                                                  ; AU[3]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; U1[6]                                                                                    ; U1_1[6]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.719      ;
; 0.452 ; LFSR_33:c1|shift_register[1]                                                             ; LFSR_33:c1|shift_register[14]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.719      ;
; 0.453 ; U1[7]                                                                                    ; U1_1[7]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.720      ;
; 0.454 ; U1[1]                                                                                    ; U1_1[1]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.721      ;
; 0.455 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.723      ;
; 0.456 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[1]                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.724      ;
; 0.456 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[0]                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.724      ;
; 0.458 ; LFSR_33:c1|shift_register[23]                                                            ; U1[7]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.725      ;
; 0.459 ; LFSR_33:c1|shift_register[15]                                                            ; LFSR_33:c1|shift_register[28]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.726      ;
; 0.460 ; LFSR_33:c1|shift_register[17]                                                            ; LFSR_33:c1|shift_register[30]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.727      ;
; 0.465 ; U1_2[5]                                                                                  ; AU[5]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.732      ;
; 0.547 ; AU[15]                                                                                   ; D4_1                                                                                                               ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.814      ;
; 0.551 ; LFSR_33:c1|shift_register[31]                                                            ; LFSR_33:c1|shift_register[11]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.818      ;
; 0.564 ; LFSR_33:c1|shift_register[25]                                                            ; LFSR_33:c1|shift_register[5]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.831      ;
; 0.572 ; LFSR_33:c1|shift_register[8]                                                             ; LFSR_33:c1|shift_register[1]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.839      ;
; 0.573 ; LFSR_33:c1|shift_register[14]                                                            ; LFSR_33:c1|shift_register[7]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.840      ;
; 0.573 ; LFSR_33:c1|shift_register[10]                                                            ; LFSR_33:c1|shift_register[3]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.840      ;
; 0.581 ; LFSR_33:c1|shift_register[16]                                                            ; LFSR_33:c1|shift_register[9]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.848      ;
; 0.588 ; LFSR_33:c1|shift_register[25]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.452      ; 1.262      ;
; 0.597 ; LFSR_33:c1|shift_register[27]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.453      ; 1.272      ;
; 0.599 ; U1_1[15]                                                                                 ; U1_2[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.866      ;
; 0.599 ; iplus[7]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.255      ;
; 0.601 ; iplus[1]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.434      ; 1.257      ;
; 0.602 ; LFSR_33:c1|shift_register[7]                                                             ; U0[7]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.868      ;
; 0.603 ; LFSR_33:c1|shift_register[7]                                                             ; LFSR_33:c1|shift_register[20]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.869      ;
; 0.605 ; LFSR_33:c1|shift_register[16]                                                            ; iplus[0]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.871      ;
; 0.607 ; LFSR_33:c1|shift_register[0]                                                             ; U0[0]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.874      ;
; 0.607 ; LFSR_33:c1|shift_register[0]                                                             ; LFSR_33:c1|shift_register[13]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.874      ;
; 0.608 ; LFSR_33:c1|shift_register[31]                                                            ; U1[15]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.875      ;
; 0.609 ; U1[5]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.432      ; 1.263      ;
; 0.610 ; LFSR_33:c1|shift_register[14]                                                            ; U0[14]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.876      ;
; 0.615 ; U1[7]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.432      ; 1.269      ;
; 0.617 ; U1[3]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.432      ; 1.271      ;
; 0.617 ; LFSR_33:c1|shift_register[8]                                                             ; U0[8]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.883      ;
; 0.619 ; LFSR_33:c1|shift_register[17]                                                            ; U1[1]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.885      ;
; 0.621 ; U1[4]                                                                                    ; U1_1[4]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; LFSR_33:c1|shift_register[13]                                                            ; U0[13]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.888      ;
; 0.621 ; LFSR_33:c1|shift_register[2]                                                             ; LFSR_33:c1|shift_register[15]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.888      ;
; 0.622 ; LFSR_33:c1|shift_register[3]                                                             ; LFSR_33:c1|shift_register[16]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.889      ;
; 0.623 ; U1[3]                                                                                    ; U1_1[3]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.890      ;
; 0.623 ; LFSR_33:c1|shift_register[12]                                                            ; LFSR_33:c1|shift_register[5]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.891      ;
; 0.624 ; LFSR_33:c1|shift_register[23]                                                            ; iplus[7]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.890      ;
; 0.628 ; LFSR_33:c1|shift_register[14]                                                            ; LFSR_33:c1|shift_register[27]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.895      ;
; 0.629 ; LFSR_33:c1|shift_register[18]                                                            ; LFSR_33:c1|shift_register[31]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; LFSR_33:c1|shift_register[8]                                                             ; LFSR_33:c1|shift_register[21]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.896      ;
; 0.629 ; LFSR_33:c1|shift_register[10]                                                            ; LFSR_33:c1|shift_register[23]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.896      ;
; 0.630 ; LFSR_33:c1|shift_register[12]                                                            ; LFSR_33:c1|shift_register[25]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.898      ;
; 0.630 ; LFSR_33:c1|shift_register[19]                                                            ; LFSR_33:c1|shift_register[32]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.897      ;
; 0.632 ; LFSR_33:c1|shift_register[15]                                                            ; U0[15]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.080      ; 0.898      ;
; 0.634 ; U1_2[4]                                                                                  ; AU[4]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.901      ;
; 0.634 ; LFSR_33:c1|shift_register[12]                                                            ; U0[12]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.902      ;
; 0.635 ; LFSR_33:c1|shift_register[16]                                                            ; LFSR_33:c1|shift_register[29]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.902      ;
; 0.636 ; U1_2[6]                                                                                  ; AU[6]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.903      ;
; 0.637 ; LFSR_33:c1|shift_register[16]                                                            ; U1[0]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.904      ;
; 0.639 ; LFSR_33:c1|shift_register[13]                                                            ; LFSR_33:c1|shift_register[6]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.907      ;
; 0.648 ; LFSR_33:c1|shift_register[13]                                                            ; LFSR_33:c1|shift_register[26]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.082      ; 0.916      ;
; 0.655 ; LFSR_33:c1|shift_register[11]                                                            ; LFSR_33:c1|shift_register[4]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.922      ;
; 0.659 ; LFSR_33:c1|shift_register[26]                                                            ; LFSR_33:c1|shift_register[6]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.926      ;
; 0.661 ; LFSR_33:c1|shift_register[28]                                                            ; LFSR_33:c1|shift_register[8]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.928      ;
; 0.662 ; LFSR_33:c1|shift_register[22]                                                            ; LFSR_33:c1|shift_register[2]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.929      ;
; 0.662 ; LFSR_33:c1|shift_register[27]                                                            ; LFSR_33:c1|shift_register[7]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.929      ;
; 0.667 ; LFSR_33:c1|shift_register[18]                                                            ; LFSR_33:c1|shift_register[11]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.934      ;
; 0.668 ; LFSR_33:c1|shift_register[23]                                                            ; LFSR_33:c1|shift_register[3]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.935      ;
; 0.669 ; LFSR_33:c1|shift_register[17]                                                            ; LFSR_33:c1|shift_register[10]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.081      ; 0.936      ;
; 0.676 ; LFSR_33:c1|shift_register[24]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.452      ; 1.350      ;
; 0.682 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[1]                         ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.438      ; 1.342      ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.54 MHz ; 134.54 MHz      ; i_clock    ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_clock ; -6.433 ; -344.532        ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.310 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -340.141                      ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[0]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[1]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[2]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[3]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[4]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[5]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[6]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[7]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[8]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[9]    ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[10]   ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[11]   ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[12]   ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[13]   ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[14]   ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -6.433 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[15]   ; i_clock      ; i_clock     ; 1.000        ; -0.258     ; 6.966      ;
; -5.382 ; fxd2[4]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.141      ;
; -5.377 ; fxd2[0]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.136      ;
; -5.365 ; fxd2[2]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.124      ;
; -5.343 ; fxd2[5]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.102      ;
; -5.319 ; fxd2[7]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.078      ;
; -5.256 ; fxd2[1]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.015      ;
; -5.253 ; fxd2[6]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 6.012      ;
; -5.175 ; fxd2[10]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.934      ;
; -5.150 ; fxd2[3]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.909      ;
; -5.121 ; fxd2[8]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.880      ;
; -4.980 ; fxd2[9]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.739      ;
; -4.915 ; fxd2[12]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.674      ;
; -4.885 ; fxd2[15]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.644      ;
; -4.855 ; fxd2[11]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.614      ;
; -4.804 ; fxd2[13]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.563      ;
; -4.605 ; fxd2[14]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.240     ; 5.364      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.199 ; xu[9]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.871      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.175 ; xu[14]                                                                                                   ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.847      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.090 ; xu[6]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.762      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.085 ; xu[8]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.757      ;
; -4.033 ; xu[0]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.705      ;
; -4.033 ; xu[0]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.705      ;
; -4.033 ; xu[0]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.705      ;
; -4.033 ; xu[0]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.119     ; 4.705      ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; U1[0]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.385      ; 0.896      ;
; 0.344 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[0]                         ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.390      ; 0.935      ;
; 0.352 ; iplus[5]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.939      ;
; 0.353 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.597      ;
; 0.357 ; iplus[4]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.944      ;
; 0.363 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.390      ; 0.954      ;
; 0.364 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.608      ;
; 0.364 ; iplus[2]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.951      ;
; 0.371 ; U1[6]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.958      ;
; 0.373 ; U1[2]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.960      ;
; 0.389 ; iplus[6]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.976      ;
; 0.393 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.390      ; 0.984      ;
; 0.395 ; U1_4[15]                                                                                 ; U1_5[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.639      ;
; 0.395 ; U1_3[15]                                                                                 ; U1_4[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.639      ;
; 0.396 ; U1[15]                                                                                   ; U1_1[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.640      ;
; 0.400 ; LFSR_33:c1|shift_register[24]                                                            ; LFSR_33:c1|shift_register[4]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.644      ;
; 0.400 ; LFSR_33:c1|shift_register[30]                                                            ; LFSR_33:c1|shift_register[10]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.643      ;
; 0.401 ; LFSR_33:c1|shift_register[20]                                                            ; LFSR_33:c1|shift_register[0]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.644      ;
; 0.401 ; LFSR_33:c1|shift_register[21]                                                            ; LFSR_33:c1|shift_register[1]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.644      ;
; 0.402 ; iplus[0]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.989      ;
; 0.402 ; LFSR_33:c1|shift_register[5]                                                             ; U0[5]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; LFSR_33:c1|shift_register[5]                                                             ; LFSR_33:c1|shift_register[18]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.646      ;
; 0.402 ; LFSR_33:c1|shift_register[29]                                                            ; LFSR_33:c1|shift_register[9]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.645      ;
; 0.404 ; U1[4]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 0.991      ;
; 0.407 ; LFSR_33:c1|shift_register[11]                                                            ; U0[11]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.651      ;
; 0.407 ; LFSR_33:c1|shift_register[15]                                                            ; LFSR_33:c1|shift_register[8]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.650      ;
; 0.408 ; LFSR_33:c1|shift_register[11]                                                            ; LFSR_33:c1|shift_register[24]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.652      ;
; 0.412 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.656      ;
; 0.413 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[1]                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.657      ;
; 0.414 ; U1_2[15]                                                                                 ; U1_3[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.658      ;
; 0.416 ; U1_2[3]                                                                                  ; AU[3]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.660      ;
; 0.416 ; U1[2]                                                                                    ; U1_1[2]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.659      ;
; 0.416 ; U1[5]                                                                                    ; U1_1[5]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; U1[0]                                                                                    ; U1_1[0]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.660      ;
; 0.417 ; LFSR_33:c1|shift_register[1]                                                             ; LFSR_33:c1|shift_register[14]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.660      ;
; 0.418 ; U1[6]                                                                                    ; U1_1[6]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.661      ;
; 0.418 ; U1[7]                                                                                    ; U1_1[7]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.661      ;
; 0.420 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[0]                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.664      ;
; 0.420 ; U1[1]                                                                                    ; U1_1[1]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.663      ;
; 0.423 ; LFSR_33:c1|shift_register[15]                                                            ; LFSR_33:c1|shift_register[28]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.666      ;
; 0.423 ; LFSR_33:c1|shift_register[23]                                                            ; U1[7]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.666      ;
; 0.424 ; iplus[3]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 1.011      ;
; 0.425 ; LFSR_33:c1|shift_register[17]                                                            ; LFSR_33:c1|shift_register[30]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.668      ;
; 0.428 ; U1_2[5]                                                                                  ; AU[5]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.672      ;
; 0.437 ; U1[1]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 1.024      ;
; 0.496 ; AU[15]                                                                                   ; D4_1                                                                                                               ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.739      ;
; 0.499 ; LFSR_33:c1|shift_register[31]                                                            ; LFSR_33:c1|shift_register[11]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.743      ;
; 0.511 ; LFSR_33:c1|shift_register[25]                                                            ; LFSR_33:c1|shift_register[5]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.755      ;
; 0.519 ; LFSR_33:c1|shift_register[10]                                                            ; LFSR_33:c1|shift_register[3]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.762      ;
; 0.519 ; LFSR_33:c1|shift_register[8]                                                             ; LFSR_33:c1|shift_register[1]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.762      ;
; 0.520 ; LFSR_33:c1|shift_register[14]                                                            ; LFSR_33:c1|shift_register[7]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.763      ;
; 0.527 ; LFSR_33:c1|shift_register[16]                                                            ; LFSR_33:c1|shift_register[9]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.770      ;
; 0.547 ; U1_1[15]                                                                                 ; U1_2[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.791      ;
; 0.548 ; LFSR_33:c1|shift_register[25]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.406      ; 1.155      ;
; 0.554 ; LFSR_33:c1|shift_register[31]                                                            ; U1[15]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.798      ;
; 0.555 ; LFSR_33:c1|shift_register[0]                                                             ; U0[0]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.798      ;
; 0.555 ; LFSR_33:c1|shift_register[0]                                                             ; LFSR_33:c1|shift_register[13]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.798      ;
; 0.557 ; LFSR_33:c1|shift_register[27]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.406      ; 1.164      ;
; 0.559 ; LFSR_33:c1|shift_register[7]                                                             ; U0[7]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.801      ;
; 0.560 ; LFSR_33:c1|shift_register[7]                                                             ; LFSR_33:c1|shift_register[20]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.802      ;
; 0.561 ; LFSR_33:c1|shift_register[16]                                                            ; iplus[0]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.803      ;
; 0.562 ; iplus[7]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 1.149      ;
; 0.562 ; LFSR_33:c1|shift_register[14]                                                            ; U0[14]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.804      ;
; 0.563 ; LFSR_33:c1|shift_register[8]                                                             ; U0[8]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.805      ;
; 0.568 ; iplus[1]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.386      ; 1.155      ;
; 0.568 ; U1[4]                                                                                    ; U1_1[4]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; LFSR_33:c1|shift_register[13]                                                            ; U0[13]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.811      ;
; 0.568 ; LFSR_33:c1|shift_register[2]                                                             ; LFSR_33:c1|shift_register[15]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; LFSR_33:c1|shift_register[3]                                                             ; LFSR_33:c1|shift_register[16]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.812      ;
; 0.570 ; U1[3]                                                                                    ; U1_1[3]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.813      ;
; 0.571 ; LFSR_33:c1|shift_register[17]                                                            ; U1[1]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.813      ;
; 0.574 ; LFSR_33:c1|shift_register[14]                                                            ; LFSR_33:c1|shift_register[27]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.817      ;
; 0.575 ; LFSR_33:c1|shift_register[18]                                                            ; LFSR_33:c1|shift_register[31]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.819      ;
; 0.575 ; LFSR_33:c1|shift_register[19]                                                            ; LFSR_33:c1|shift_register[32]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.818      ;
; 0.575 ; LFSR_33:c1|shift_register[8]                                                             ; LFSR_33:c1|shift_register[21]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.818      ;
; 0.575 ; LFSR_33:c1|shift_register[10]                                                            ; LFSR_33:c1|shift_register[23]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.818      ;
; 0.578 ; U1[5]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.385      ; 1.164      ;
; 0.578 ; U1_2[4]                                                                                  ; AU[4]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.822      ;
; 0.578 ; LFSR_33:c1|shift_register[23]                                                            ; iplus[7]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.820      ;
; 0.579 ; LFSR_33:c1|shift_register[12]                                                            ; LFSR_33:c1|shift_register[5]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.823      ;
; 0.580 ; U1[7]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.385      ; 1.166      ;
; 0.580 ; LFSR_33:c1|shift_register[16]                                                            ; LFSR_33:c1|shift_register[29]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.823      ;
; 0.581 ; LFSR_33:c1|shift_register[15]                                                            ; U0[15]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.071      ; 0.823      ;
; 0.582 ; U1_2[6]                                                                                  ; AU[6]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.826      ;
; 0.582 ; LFSR_33:c1|shift_register[16]                                                            ; U1[0]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.825      ;
; 0.583 ; U1[3]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.385      ; 1.169      ;
; 0.586 ; LFSR_33:c1|shift_register[12]                                                            ; LFSR_33:c1|shift_register[25]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.830      ;
; 0.590 ; LFSR_33:c1|shift_register[12]                                                            ; U0[12]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.834      ;
; 0.592 ; LFSR_33:c1|shift_register[13]                                                            ; LFSR_33:c1|shift_register[6]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.836      ;
; 0.598 ; LFSR_33:c1|shift_register[13]                                                            ; LFSR_33:c1|shift_register[26]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.842      ;
; 0.599 ; LFSR_33:c1|shift_register[11]                                                            ; LFSR_33:c1|shift_register[4]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.843      ;
; 0.604 ; LFSR_33:c1|shift_register[26]                                                            ; LFSR_33:c1|shift_register[6]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; LFSR_33:c1|shift_register[27]                                                            ; LFSR_33:c1|shift_register[7]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; LFSR_33:c1|shift_register[22]                                                            ; LFSR_33:c1|shift_register[2]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.849      ;
; 0.606 ; LFSR_33:c1|shift_register[28]                                                            ; LFSR_33:c1|shift_register[8]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.849      ;
; 0.608 ; LFSR_33:c1|shift_register[18]                                                            ; LFSR_33:c1|shift_register[11]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.073      ; 0.852      ;
; 0.610 ; LFSR_33:c1|shift_register[23]                                                            ; LFSR_33:c1|shift_register[3]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.853      ;
; 0.612 ; LFSR_33:c1|shift_register[17]                                                            ; LFSR_33:c1|shift_register[10]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.072      ; 0.855      ;
; 0.637 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[1]                         ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.390      ; 1.228      ;
; 0.648 ; LFSR_33:c1|shift_register[24]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.406      ; 1.255      ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; i_clock ; -2.794 ; -118.724        ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; i_clock ; 0.120 ; 0.000           ;
+---------+-------+-----------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; i_clock ; -3.000 ; -209.355                      ;
+---------+--------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clock'                                                                                                                                                              ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[0]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[1]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[2]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[3]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[4]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[5]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[6]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[7]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[8]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[9]    ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[10]   ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[11]   ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[12]   ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[13]   ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[14]   ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.794 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0 ; xu[15]   ; i_clock      ; i_clock     ; 1.000        ; -0.124     ; 3.542      ;
; -2.574 ; fxd2[5]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.408      ;
; -2.567 ; fxd2[7]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.401      ;
; -2.532 ; fxd2[1]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.366      ;
; -2.530 ; fxd2[4]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.364      ;
; -2.489 ; fxd2[6]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.323      ;
; -2.479 ; fxd2[0]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.313      ;
; -2.470 ; fxd2[3]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.304      ;
; -2.469 ; fxd2[2]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.303      ;
; -2.359 ; fxd2[8]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.193      ;
; -2.353 ; fxd2[10]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.187      ;
; -2.278 ; fxd2[9]                                                                                                  ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.112      ;
; -2.238 ; fxd2[12]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.072      ;
; -2.198 ; fxd2[11]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.032      ;
; -2.184 ; fxd2[15]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 3.018      ;
; -2.163 ; fxd2[13]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 2.997      ;
; -2.027 ; fxd2[14]                                                                                                 ; fxd3[14] ; i_clock      ; i_clock     ; 1.000        ; -0.153     ; 2.861      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.878 ; xu[9]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.681      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.856 ; xu[14]                                                                                                   ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.659      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.799 ; xu[8]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.602      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[4]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[5]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[6]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[7]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[8]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[9]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[10] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[11] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[12] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[13] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[14] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.784 ; xu[6]                                                                                                    ; fxd2[15] ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.587      ;
; -1.763 ; xu[0]                                                                                                    ; fxd2[3]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.566      ;
; -1.763 ; xu[0]                                                                                                    ; fxd2[0]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.566      ;
; -1.763 ; xu[0]                                                                                                    ; fxd2[2]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.566      ;
; -1.763 ; xu[0]                                                                                                    ; fxd2[1]  ; i_clock      ; i_clock     ; 1.000        ; -0.069     ; 2.566      ;
+--------+----------------------------------------------------------------------------------------------------------+----------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.120 ; U1[0]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.218      ; 0.442      ;
; 0.139 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[0]                         ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~portb_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.227      ; 0.470      ;
; 0.148 ; iplus[5]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.473      ;
; 0.151 ; iplus[4]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.476      ;
; 0.154 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.483      ;
; 0.156 ; iplus[2]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.481      ;
; 0.161 ; U1[6]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.219      ; 0.484      ;
; 0.162 ; iplus[6]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.487      ;
; 0.163 ; U1[2]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.219      ; 0.486      ;
; 0.166 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_address_reg0 ; i_clock      ; i_clock     ; 0.000        ; 0.225      ; 0.495      ;
; 0.167 ; iplus[0]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.492      ;
; 0.173 ; U1[4]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.219      ; 0.496      ;
; 0.179 ; iplus[3]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.504      ;
; 0.180 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.307      ;
; 0.187 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1]                           ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.314      ;
; 0.188 ; U1_4[15]                                                                                 ; U1_5[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; U1_3[15]                                                                                 ; U1_4[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; U1[15]                                                                                   ; U1_1[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.314      ;
; 0.190 ; U1[1]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.219      ; 0.513      ;
; 0.192 ; LFSR_33:c1|shift_register[5]                                                             ; U0[5]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.318      ;
; 0.192 ; LFSR_33:c1|shift_register[5]                                                             ; LFSR_33:c1|shift_register[18]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.318      ;
; 0.195 ; LFSR_33:c1|shift_register[11]                                                            ; U0[11]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.321      ;
; 0.196 ; LFSR_33:c1|shift_register[11]                                                            ; LFSR_33:c1|shift_register[24]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.322      ;
; 0.198 ; U1_2[15]                                                                                 ; U1_3[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.324      ;
; 0.199 ; U1[0]                                                                                    ; U1_1[0]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; U1[2]                                                                                    ; U1_1[2]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; U1[5]                                                                                    ; U1_1[5]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.325      ;
; 0.199 ; LFSR_33:c1|shift_register[21]                                                            ; LFSR_33:c1|shift_register[1]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.325      ;
; 0.200 ; LFSR_33:c1|shift_register[24]                                                            ; LFSR_33:c1|shift_register[4]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; LFSR_33:c1|shift_register[20]                                                            ; LFSR_33:c1|shift_register[0]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; LFSR_33:c1|shift_register[1]                                                             ; LFSR_33:c1|shift_register[14]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.326      ;
; 0.200 ; LFSR_33:c1|shift_register[30]                                                            ; LFSR_33:c1|shift_register[10]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.326      ;
; 0.201 ; U1_2[3]                                                                                  ; AU[3]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; U1[6]                                                                                    ; U1_1[6]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; U1[7]                                                                                    ; U1_1[7]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.327      ;
; 0.201 ; LFSR_33:c1|shift_register[29]                                                            ; LFSR_33:c1|shift_register[9]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.327      ;
; 0.202 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[0]                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.329      ;
; 0.203 ; U1[1]                                                                                    ; U1_1[1]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; LFSR_33:c1|shift_register[15]                                                            ; LFSR_33:c1|shift_register[8]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.329      ;
; 0.204 ; LFSR_33:c1|shift_register[15]                                                            ; LFSR_33:c1|shift_register[28]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.330      ;
; 0.204 ; LFSR_33:c1|shift_register[23]                                                            ; U1[7]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.330      ;
; 0.206 ; U1_2[5]                                                                                  ; AU[5]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.332      ;
; 0.206 ; LFSR_33:c1|shift_register[17]                                                            ; LFSR_33:c1|shift_register[30]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.332      ;
; 0.210 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[0]                           ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.337      ;
; 0.211 ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|cntr_6pf:cntr1|counter_reg_bit[1] ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|dffe3a[1]                                                   ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.338      ;
; 0.247 ; LFSR_33:c1|shift_register[25]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.233      ; 0.584      ;
; 0.249 ; AU[15]                                                                                   ; D4_1                                                                                                               ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.375      ;
; 0.250 ; LFSR_33:c1|shift_register[27]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.235      ; 0.589      ;
; 0.252 ; LFSR_33:c1|shift_register[31]                                                            ; LFSR_33:c1|shift_register[11]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.378      ;
; 0.258 ; LFSR_33:c1|shift_register[25]                                                            ; LFSR_33:c1|shift_register[5]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.384      ;
; 0.261 ; U1_1[15]                                                                                 ; U1_2[15]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.387      ;
; 0.262 ; iplus[7]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.587      ;
; 0.262 ; LFSR_33:c1|shift_register[7]                                                             ; U0[7]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.387      ;
; 0.262 ; LFSR_33:c1|shift_register[10]                                                            ; LFSR_33:c1|shift_register[3]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.388      ;
; 0.262 ; LFSR_33:c1|shift_register[8]                                                             ; LFSR_33:c1|shift_register[1]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.388      ;
; 0.263 ; iplus[1]                                                                                 ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~portb_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.221      ; 0.588      ;
; 0.263 ; LFSR_33:c1|shift_register[7]                                                             ; LFSR_33:c1|shift_register[20]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.388      ;
; 0.263 ; LFSR_33:c1|shift_register[14]                                                            ; LFSR_33:c1|shift_register[7]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.389      ;
; 0.265 ; LFSR_33:c1|shift_register[31]                                                            ; U1[15]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.391      ;
; 0.266 ; LFSR_33:c1|shift_register[0]                                                             ; U0[0]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.392      ;
; 0.266 ; LFSR_33:c1|shift_register[0]                                                             ; LFSR_33:c1|shift_register[13]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.392      ;
; 0.267 ; LFSR_33:c1|shift_register[14]                                                            ; U0[14]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.392      ;
; 0.268 ; U1[5]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.218      ; 0.590      ;
; 0.268 ; LFSR_33:c1|shift_register[8]                                                             ; U0[8]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.393      ;
; 0.268 ; LFSR_33:c1|shift_register[16]                                                            ; LFSR_33:c1|shift_register[9]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.394      ;
; 0.269 ; U1[3]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.218      ; 0.591      ;
; 0.269 ; U1[7]                                                                                    ; zigLUT:c2|altsyncram:altsyncram_component|altsyncram_ujt3:auto_generated|ram_block1a0~porta_address_reg0           ; i_clock      ; i_clock     ; 0.000        ; 0.218      ; 0.591      ;
; 0.270 ; LFSR_33:c1|shift_register[12]                                                            ; LFSR_33:c1|shift_register[25]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.044      ; 0.398      ;
; 0.271 ; LFSR_33:c1|shift_register[17]                                                            ; U1[1]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.396      ;
; 0.272 ; U1[4]                                                                                    ; U1_1[4]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; LFSR_33:c1|shift_register[12]                                                            ; LFSR_33:c1|shift_register[5]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.044      ; 0.400      ;
; 0.273 ; LFSR_33:c1|shift_register[13]                                                            ; U0[13]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; LFSR_33:c1|shift_register[2]                                                             ; LFSR_33:c1|shift_register[15]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; LFSR_33:c1|shift_register[16]                                                            ; iplus[0]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.398      ;
; 0.274 ; LFSR_33:c1|shift_register[12]                                                            ; U0[12]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.044      ; 0.402      ;
; 0.274 ; LFSR_33:c1|shift_register[15]                                                            ; U0[15]                                                                                                             ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.399      ;
; 0.274 ; LFSR_33:c1|shift_register[3]                                                             ; LFSR_33:c1|shift_register[16]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.400      ;
; 0.275 ; U1[3]                                                                                    ; U1_1[3]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.401      ;
; 0.275 ; LFSR_33:c1|shift_register[23]                                                            ; iplus[7]                                                                                                           ; i_clock      ; i_clock     ; 0.000        ; 0.041      ; 0.400      ;
; 0.276 ; LFSR_33:c1|shift_register[14]                                                            ; LFSR_33:c1|shift_register[27]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.402      ;
; 0.276 ; LFSR_33:c1|shift_register[10]                                                            ; LFSR_33:c1|shift_register[23]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.402      ;
; 0.277 ; LFSR_33:c1|shift_register[8]                                                             ; LFSR_33:c1|shift_register[21]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.403      ;
; 0.278 ; LFSR_33:c1|shift_register[18]                                                            ; LFSR_33:c1|shift_register[31]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.404      ;
; 0.278 ; LFSR_33:c1|shift_register[19]                                                            ; LFSR_33:c1|shift_register[32]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.404      ;
; 0.279 ; U1_2[4]                                                                                  ; AU[4]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.405      ;
; 0.280 ; LFSR_33:c1|shift_register[13]                                                            ; LFSR_33:c1|shift_register[6]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.407      ;
; 0.280 ; LFSR_33:c1|shift_register[13]                                                            ; LFSR_33:c1|shift_register[26]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.407      ;
; 0.280 ; LFSR_33:c1|shift_register[16]                                                            ; LFSR_33:c1|shift_register[29]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.406      ;
; 0.282 ; U1_2[6]                                                                                  ; AU[6]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.408      ;
; 0.282 ; LFSR_33:c1|shift_register[16]                                                            ; U1[0]                                                                                                              ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.408      ;
; 0.300 ; LFSR_33:c1|shift_register[24]                                                            ; altshift_taps:xu_1_rtl_0|shift_taps_qnm:auto_generated|altsyncram_5l31:altsyncram4|ram_block5a0~porta_datain_reg0  ; i_clock      ; i_clock     ; 0.000        ; 0.233      ; 0.637      ;
; 0.300 ; LFSR_33:c1|shift_register[11]                                                            ; LFSR_33:c1|shift_register[4]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; LFSR_33:c1|shift_register[26]                                                            ; LFSR_33:c1|shift_register[6]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.426      ;
; 0.301 ; LFSR_33:c1|shift_register[28]                                                            ; LFSR_33:c1|shift_register[8]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; LFSR_33:c1|shift_register[22]                                                            ; LFSR_33:c1|shift_register[2]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; LFSR_33:c1|shift_register[27]                                                            ; LFSR_33:c1|shift_register[7]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.429      ;
; 0.305 ; LFSR_33:c1|shift_register[17]                                                            ; LFSR_33:c1|shift_register[10]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; LFSR_33:c1|shift_register[18]                                                            ; LFSR_33:c1|shift_register[11]                                                                                      ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.431      ;
; 0.305 ; LFSR_33:c1|shift_register[23]                                                            ; LFSR_33:c1|shift_register[3]                                                                                       ; i_clock      ; i_clock     ; 0.000        ; 0.042      ; 0.431      ;
; 0.330 ; U1_1[0]                                                                                  ; U1_2[0]                                                                                                            ; i_clock      ; i_clock     ; 0.000        ; 0.043      ; 0.457      ;
+-------+------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -7.184   ; 0.120 ; N/A      ; N/A     ; -3.000              ;
;  i_clock         ; -7.184   ; 0.120 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -398.435 ; 0.0   ; 0.0      ; 0.0     ; -342.297            ;
;  i_clock         ; -398.435 ; 0.000 ; N/A      ; N/A     ; -342.297            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; zigout[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; zigout[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; isVal         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clock                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; zigout[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; zigout[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; zigout[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; isVal         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clock    ; i_clock  ; 5402     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clock    ; i_clock  ; 5402     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 171   ; 171  ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+----------------------------------------+
; Clock Status Summary                   ;
+---------+---------+------+-------------+
; Target  ; Clock   ; Type ; Status      ;
+---------+---------+------+-------------+
; i_clock ; i_clock ; Base ; Constrained ;
+---------+---------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; isVal       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; isVal       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[10]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[11]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[12]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[13]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[14]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; zigout[15]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition
    Info: Processing started: Thu May 19 16:45:55 2022
Info: Command: quartus_sta ZigVHDL -c ZigVHDL
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ZigVHDL.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clock i_clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.184            -398.435 i_clock 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -342.297 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.433            -344.532 i_clock 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.310               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -340.141 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.794
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.794            -118.724 i_clock 
Info (332146): Worst-case hold slack is 0.120
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.120               0.000 i_clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -209.355 i_clock 
Info (332114): Report Metastability: Found 8 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4873 megabytes
    Info: Processing ended: Thu May 19 16:46:14 2022
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:02


