Project 03: Sequential Logic

完成方法：

Bit: 核心在於將 DFF 的輸出透過 Mux 回饋到輸入端，實現「狀態保持」。

RAM8: 使用 DMux8Way 將 load 信號送到正確的暫存器，並用 Mux8Way16 選擇正確的暫存器輸出。

PC: 利用多層 Mux 實作優先順序邏輯，確保 reset 具有最高優先權，其次是 load 和 inc。

原創/參考：HDL 邏輯參考 Nand2Tetris 投影片，結構自行設計。

使用 AI：使用 Gemini 協助設計 PC 的 Mux 優先權層級。

