+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                          ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; fpga_ddr3_Verify|rm                                                                                                                                                                                                                ; 154   ; 307            ; 0            ; 307            ; 153    ; 307             ; 307           ; 307             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|r                                                                                                                                                                                                                 ; 2048  ; 4096           ; 0            ; 4096           ; 2048   ; 4096            ; 4096          ; 4096            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[8].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[7].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[6].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[5].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[4].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[3].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[2].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[8].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[7].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[6].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[5].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[4].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[3].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[2].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo|for_i[1].for_j[1].con                                                                                                                                                                                       ; 289   ; 17             ; 0            ; 17             ; 32     ; 17              ; 17            ; 17              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|convo                                                                                                                                                                                                             ; 3520  ; 5568           ; 0            ; 5568           ; 2048   ; 5568            ; 5568          ; 5568            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|cl                                                                                                                                                                                                                ; 2048  ; 2064           ; 0            ; 2064           ; 16     ; 2064            ; 2064          ; 2064            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|br                                                                                                                                                                                                                ; 4096  ; 6144           ; 0            ; 6144           ; 2048   ; 6144            ; 6144          ; 6144            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|bp                                                                                                                                                                                                                ; 512   ; 2560           ; 0            ; 2560           ; 2048   ; 2560            ; 2560          ; 2560            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|bcl                                                                                                                                                                                                               ; 2048  ; 3072           ; 0            ; 3072           ; 1024   ; 3072            ; 3072          ; 3072            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify|av                                                                                                                                                                                                                ; 2048  ; 2560           ; 0            ; 2560           ; 512    ; 2560            ; 2560          ; 2560            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_Verify                                                                                                                                                                                                                   ; 134   ; 160            ; 134          ; 160            ; 160    ; 160             ; 160           ; 160             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0_seq_debug_translator                                                                                                                                                                              ; 116   ; 5              ; 0            ; 5              ; 105    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster_master_translator                                                                                                                                                                            ; 117   ; 14             ; 2            ; 14             ; 109    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dll0                                                                                                                                                                                                 ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|oct0                                                                                                                                                                                                 ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|a0                                                                                                                                                                                                ; 325   ; 22             ; 13           ; 22             ; 328    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|timing_param_inst                                                                                                                            ; 239   ; 0              ; 7            ; 0              ; 199    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rank_timer_inst                                                                                                                              ; 107   ; 0              ; 13           ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|sideband_inst                                                                                                                                ; 117   ; 2              ; 10           ; 2              ; 23     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[3].decoder_inst                                                                      ; 52    ; 0              ; 16           ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[2].decoder_inst                                                                      ; 52    ; 0              ; 16           ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[1].decoder_inst                                                                      ; 52    ; 0              ; 16           ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|decoder_inst_per_drate[0].decoder_inst                                                                      ; 52    ; 0              ; 16           ; 0              ; 45     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_correct_encoder_inst                                                          ; 60    ; 0              ; 16           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].rmw_partial_encoder_inst                                                          ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[3].encoder_inst                                                                      ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_correct_encoder_inst                                                          ; 60    ; 0              ; 16           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].rmw_partial_encoder_inst                                                          ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[2].encoder_inst                                                                      ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_correct_encoder_inst                                                          ; 60    ; 0              ; 16           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].rmw_partial_encoder_inst                                                          ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[1].encoder_inst                                                                      ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_correct_encoder_inst                                                          ; 60    ; 0              ; 16           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].rmw_partial_encoder_inst                                                          ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst|encoder_inst_per_drate[0].encoder_inst                                                                      ; 60    ; 1              ; 16           ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|ecc_encoder_decoder_wrapper_inst                                                                                                             ; 614   ; 0              ; 1            ; 0              ; 393    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst|altsyncram_component|auto_generated                                            ; 145   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.in_order_buffer_inst                                                                                ; 147   ; 0              ; 2            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr               ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter        ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb           ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison     ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram              ; 23    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                      ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                             ; 16    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.inordr_info_fifo_inst                                                                               ; 15    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_allocated_id_inst                                                                              ; 8     ; 0              ; 0            ; 0              ; 22     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|gen_rdata_return_inorder.list_freeid_inst                                                                                    ; 8     ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                             ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                   ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                               ; 6     ; 3              ; 0            ; 3              ; 1      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                            ; 50    ; 0              ; 0            ; 0              ; 40     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                    ; 45    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                           ; 45    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|errcmd_fifo_inst                                                                                                             ; 44    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                       ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                          ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                    ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                                ; 8     ; 4              ; 0            ; 4              ; 1      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                             ; 58    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                     ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo|gen_fifo_instance.scfifo_component|auto_generated                                                            ; 51    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst|pending_rd_fifo                                                                                                              ; 50    ; 0              ; 0            ; 0              ; 48     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdata_path_inst                                                                                                                              ; 295   ; 0              ; 2            ; 0              ; 377    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|wr_ptr                                           ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|usedw_counter                                    ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|three_comparison                                 ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|almost_full_comparer                             ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo|FIFOram                                          ; 172   ; 0              ; 0            ; 0              ; 164    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated|dpfifo                                                  ; 169   ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst|gen_fifo_instance.scfifo_component|auto_generated                                                         ; 169   ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|rmw_data_fifo_inst                                                                                                           ; 168   ; 0              ; 0            ; 0              ; 166    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 18    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 20    ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[3].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 48    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 18    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 20    ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[2].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 48    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 18    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 20    ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[1].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 48    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst|altsyncram_component|auto_generated     ; 18    ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_be_inst                                         ; 20    ; 0              ; 2            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst|altsyncram_component|auto_generated   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdata_buffer_per_dwidth_ratio[0].wdata_buffer_per_dqs_group[0].wdatap_buffer_data_inst                                       ; 48    ; 0              ; 2            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst|burstcount_list                                                                                   ; 7     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_dataid_manager_inst                                                                                                   ; 86    ; 0              ; 38           ; 0              ; 26     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_burst_tracking_inst                                                                                                   ; 8     ; 0              ; 0            ; 0              ; 14     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_allocated_id_inst                                                                                                ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst|wdatap_list_freeid_inst                                                                                                      ; 7     ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|wdata_path_inst                                                                                                                              ; 388   ; 0              ; 6            ; 0              ; 449    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|rdwr_data_tmg_inst                                                                                                                           ; 172   ; 16             ; 7            ; 16             ; 264    ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].odt_gen_inst                                                                                  ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[1].alt_mem_ddrx_addr_cmd_inst                                                                    ; 67    ; 2              ; 0            ; 2              ; 24     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr3_odt_gen[0].alt_mem_ddrx_ddr3_odt_gen_inst                                   ; 15    ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst|ddr2_odt_gen[0].alt_mem_ddrx_ddr2_odt_gen_inst                                   ; 19    ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].odt_gen_inst                                                                                  ; 30    ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst|gen_bg_afi_signal_decode[0].alt_mem_ddrx_addr_cmd_inst                                                                    ; 67    ; 6              ; 0            ; 6              ; 24     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|addr_cmd_wrap_inst                                                                                                                           ; 157   ; 25             ; 23           ; 25             ; 50     ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|burst_gen_inst                                                                                                                               ; 123   ; 1              ; 5            ; 1              ; 132    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|arbiter_inst                                                                                                                                 ; 278   ; 9              ; 12           ; 9              ; 145    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|tbp_inst                                                                                                                                     ; 199   ; 76             ; 46           ; 76             ; 337    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|cmd_gen_inst                                                                                                                                 ; 333   ; 2              ; 4            ; 2              ; 113    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst|input_if_inst                                                                                                                                ; 364   ; 0              ; 6            ; 0              ; 359    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst|controller_inst                                                                                                                                              ; 642   ; 315            ; 1            ; 315            ; 481    ; 315             ; 315           ; 315             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0|alt_mem_ddrx_controller_top_inst                                                                                                                                                              ; 403   ; 47             ; 55           ; 47             ; 436    ; 47              ; 47            ; 47              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0|ng0                                                                                                                                                                                               ; 402   ; 57             ; 0            ; 57             ; 362    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|c0                                                                                                                                                                                                   ; 323   ; 0              ; 0            ; 0              ; 350    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|rst_controller|alt_rst_sync_uq1                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|rst_controller                                                                                                                                                                               ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|p2b_adapter                                                                                                                                                                                  ; 14    ; 8              ; 2            ; 8              ; 20     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|b2p_adapter                                                                                                                                                                                  ; 22    ; 0              ; 2            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|transacto|p2m                                                                                                                                                                                ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|transacto                                                                                                                                                                                    ; 48    ; 0              ; 0            ; 0              ; 82     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|p2b                                                                                                                                                                                          ; 22    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|b2p                                                                                                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|fifo                                                                                                                                                                                         ; 53    ; 41             ; 0            ; 41             ; 10     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|timing_adt                                                                                                                                                                                   ; 12    ; 0              ; 3            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser|crosser                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|source_crosser                                                                                                                     ; 13    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|output_stage                                                                                                          ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser                                                                                                                       ; 14    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter                                                                                                       ; 12    ; 1              ; 0            ; 1              ; 10     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_remover                                                                                                        ; 12    ; 2              ; 0            ; 2              ; 10     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|node                                                                                                                ; 4     ; 8              ; 0            ; 8              ; 13     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming                                                                                                                     ; 12    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming                                                                                                                                    ; 11    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster|jtag_phy_embedded_in_jtag_master                                                                                                                                                             ; 11    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|dmaster                                                                                                                                                                                              ; 36    ; 0              ; 0            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|irq_mapper                                                                                                                                                                                        ; 2     ; 32             ; 2            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_mux_001|arb|adder                                                                                                                                                                        ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_mux_001|arb                                                                                                                                                                              ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_mux_001                                                                                                                                                                                  ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_mux|arb|adder                                                                                                                                                                            ; 24    ; 12             ; 0            ; 12             ; 12     ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_mux|arb                                                                                                                                                                                  ; 10    ; 0              ; 4            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_mux                                                                                                                                                                                      ; 687   ; 0              ; 0            ; 0              ; 120    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_demux_005                                                                                                                                                                                ; 118   ; 4              ; 2            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_demux_004                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_demux_003                                                                                                                                                                                ; 119   ; 9              ; 2            ; 9              ; 343    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_demux_002                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_demux_001                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rsp_xbar_demux                                                                                                                                                                                    ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_mux_005|arb|adder                                                                                                                                                                        ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_mux_005|arb                                                                                                                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_mux_005                                                                                                                                                                                  ; 231   ; 0              ; 0            ; 0              ; 116    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_mux_003|arb|adder                                                                                                                                                                        ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_mux_003|arb                                                                                                                                                                              ; 7     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_mux_003                                                                                                                                                                                  ; 345   ; 0              ; 0            ; 0              ; 117    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_demux_002                                                                                                                                                                                ; 117   ; 1              ; 2            ; 1              ; 115    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_demux_001                                                                                                                                                                                ; 123   ; 4              ; 6            ; 4              ; 229    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cmd_xbar_demux                                                                                                                                                                                    ; 122   ; 36             ; 2            ; 36             ; 685    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rst_controller|alt_rst_sync_uq1                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|rst_controller                                                                                                                                                                                    ; 17    ; 15             ; 0            ; 15             ; 1      ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|limiter                                                                                                                                                                                           ; 232   ; 0              ; 0            ; 0              ; 235    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_005|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_005                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_004|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_004                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_003|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_003                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_002|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_002                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_001|the_default_decode                                                                                                                                                                  ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router_001                                                                                                                                                                                     ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router|the_default_decode                                                                                                                                                                      ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|id_router                                                                                                                                                                                         ; 111   ; 0              ; 2            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|addr_router_002|the_default_decode                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|addr_router_002                                                                                                                                                                                   ; 111   ; 9              ; 5            ; 9              ; 115    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|addr_router_001|the_default_decode                                                                                                                                                                ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|addr_router_001                                                                                                                                                                                   ; 111   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|addr_router|the_default_decode                                                                                                                                                                    ; 0     ; 9              ; 0            ; 9              ; 9      ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|addr_router                                                                                                                                                                                       ; 111   ; 0              ; 5            ; 0              ; 115    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_reg_file_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                             ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                              ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                               ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                           ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_mem_s1_translator_avalon_universal_slave_0_agent                                                                                                                                        ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                      ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                  ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                               ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                    ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_data_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                             ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                     ; 151   ; 39             ; 0            ; 39             ; 110    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent|uncompressor                                                                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_phy_mgr_inst_avl_translator_avalon_universal_slave_0_agent                                                                                                                              ; 300   ; 39             ; 43           ; 39             ; 330    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                            ; 193   ; 35             ; 82           ; 35             ; 143    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|seq_bridge_m0_translator_avalon_universal_master_0_agent                                                                                                                                          ; 193   ; 35             ; 82           ; 35             ; 143    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst_data_master_translator_avalon_universal_master_0_agent                                                                                                                                   ; 193   ; 35             ; 82           ; 35             ; 143    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_reg_file_inst_avl_translator                                                                                                                                                            ; 116   ; 6              ; 28           ; 6              ; 76     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst_avl_translator                                                                                                                                                             ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_mem_s1_translator                                                                                                                                                                       ; 116   ; 8              ; 19           ; 8              ; 86     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst_avl_translator                                                                                                                                                              ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_data_mgr_inst_avl_translator                                                                                                                                                            ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_phy_mgr_inst_avl_translator                                                                                                                                                             ; 116   ; 6              ; 19           ; 6              ; 81     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst_instruction_master_translator                                                                                                                                                            ; 102   ; 67             ; 0            ; 67             ; 108    ; 67              ; 67            ; 67              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|seq_bridge_m0_translator                                                                                                                                                                          ; 117   ; 11             ; 2            ; 11             ; 109    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst_data_master_translator                                                                                                                                                                   ; 105   ; 26             ; 0            ; 26             ; 108    ; 26              ; 26            ; 26              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|seq_bridge                                                                                                                                                                                        ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_mem|the_altsyncram|auto_generated                                                                                                                                                       ; 52    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_mem                                                                                                                                                                                     ; 54    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[3].datamux_i                                                                                                                          ; 40    ; 0              ; 6            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[2].datamux_i                                                                                                                          ; 40    ; 0              ; 6            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[1].datamux_i                                                                                                                          ; 40    ; 0              ; 6            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|mux_iter[0].datamux_i                                                                                                                          ; 40    ; 0              ; 6            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|jumplogic_i                                                                                                                                    ; 25    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|data_broadcast_i                                                                                                                               ; 36    ; 0              ; 0            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i|altsyncram_component|auto_generated                                                                             ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|pattern_fifo_i                                                                                                                 ; 21    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|dm_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|do_lfsr_i                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DM_decoder_i                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i|DO_decoder                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|write_decoder_i                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i|bitcheck_i                                                                                                                     ; 72    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|read_datapath_i                                                                                                                                ; 46    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|dm_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|do_lfsr_i                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DM_decoder_i                                                                                                                   ; 5     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i|DO_decoder                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|write_decoder_i                                                                                                                                ; 13    ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i|altsyncram_component|auto_generated                                                                    ; 38    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i|rw_manager_di_buffer_i                                                                                                        ; 39    ; 0              ; 1            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|di_buffer_wrap_i                                                                                                                               ; 39    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                            ; 65    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                         ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i|altsyncram_component|auto_generated                                                                                                   ; 46    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|ac_ROM_i                                                                                                                                       ; 46    ; 3              ; 0            ; 3              ; 32     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|rd_mux                                                                                          ; 82    ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated|wr_decode                                                                                       ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i|altsyncram_component|auto_generated                                                                                                 ; 8     ; 0              ; 0            ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst|inst_ROM_i                                                                                                                                     ; 36    ; 0              ; 28           ; 0              ; 20     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst|rw_mgr_core_inst                                                                                                                                                ; 183   ; 1              ; 8            ; 1              ; 225    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst|rw_mgr_inst                                                                                                                                                                 ; 183   ; 0              ; 0            ; 0              ; 225    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_rw_mgr_inst                                                                                                                                                                             ; 181   ; 4              ; 1            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_data_mgr_inst                                                                                                                                                                           ; 49    ; 0              ; 39           ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_phy_mgr_inst                                                                                                                                                                            ; 187   ; 0              ; 144          ; 0              ; 114    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_reg_file_inst|altsyncram_component|auto_generated                                                                                                                                       ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_reg_file_inst                                                                                                                                                                           ; 44    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper|sequencer_scc_phase_decode_dqe_inst                                                                                                           ; 19    ; 16             ; 0            ; 16             ; 4      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_family_wrapper                                                                                                                                               ; 21    ; 0              ; 0            ; 0              ; 55     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|rd_mux                                                                                                       ; 39    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated|wr_decode                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst|altdpram_component|auto_generated                                                                                                              ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst|sequencer_scc_reg_file_inst                                                                                                                                                ; 33    ; 0              ; 0            ; 0              ; 19     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|sequencer_scc_mgr_inst                                                                                                                                                                            ; 57    ; 24             ; 31           ; 24             ; 79     ; 24              ; 24            ; 24              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b|the_altsyncram|auto_generated                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_b                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a|the_altsyncram|auto_generated                                                                                              ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst|altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_register_bank_a                                                                                                                            ; 44    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst|the_altera_mem_if_sequencer_cpu_cv_synth_cpu_inst_test_bench                                                                                                                             ; 461   ; 3              ; 424          ; 3              ; 34     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0|cpu_inst                                                                                                                                                                                          ; 100   ; 0              ; 32           ; 0              ; 76     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|s0                                                                                                                                                                                                   ; 352   ; 1              ; 0            ; 1              ; 375    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|m0                                                                                                                                                                                                   ; 574   ; 0              ; 0            ; 0              ; 488    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 0              ; 6            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 0              ; 6            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 0              ; 6            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                         ; 131   ; 0              ; 6            ; 0              ; 35     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                         ; 131   ; 1              ; 0            ; 1              ; 35     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                       ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].acv_ck_ldc                                                                                                                                           ; 10    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad|auto_generated                                                                                                                                       ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucas_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uras_n_pad|auto_generated                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uwe_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uodt_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucke_pad|auto_generated                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucs_n_pad|auto_generated                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad|auto_generated                                                                                                                                          ; 8     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad|auto_generated                                                                                                                                       ; 32    ; 0              ; 0            ; 0              ; 15     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                   ; 66    ; 0              ; 3            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uio_pads                                                                                                                                                                                  ; 361   ; 4              ; 35           ; 4              ; 167    ; 4               ; 4             ; 4               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[3].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[3].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[2].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[2].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[1].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[1].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[3].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[3].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[2].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[2].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[1].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector|uvalid_select|auto_generated                                                                                            ; 5     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath|vsel_gen[0].read_buffering[0].uread_valid_selector                                                                                                                         ; 39    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uread_datapath                                                                                                                                                                            ; 169   ; 4              ; 32           ; 4              ; 270    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[3].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[2].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[1].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].oct_ena_shifter                                                                                                                                              ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dqs_en_shifter                                                                                                                                               ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_en_shifter                                                                                                                                            ; 6     ; 1              ; 1            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].wrdata_mask_shifter                                                                                                                                          ; 8     ; 1              ; 1            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|bs_wr_grp[0].dq_shifter                                                                                                                                                   ; 36    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|afi_dm_shifter                                                                                                                                                            ; 20    ; 3              ; 0            ; 3              ; 16     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|afi_wdata_valid_extender                                                                                                                                                  ; 12    ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|afi_wdata_shifter                                                                                                                                                         ; 132   ; 3              ; 0            ; 3              ; 128    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|afi_dqs_en_shifter                                                                                                                                                        ; 12    ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath|oct_ena_source_extender                                                                                                                                                   ; 12    ; 3              ; 0            ; 3              ; 8      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uwrite_datapath                                                                                                                                                                           ; 178   ; 0              ; 9            ; 0              ; 168    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_rst_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_we_n                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cas_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_ras_n                                                                                                                                                  ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_odt                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cs_n                                                                                                                                                   ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_cke                                                                                                                                                    ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_bank                                                                                                                                                   ; 10    ; 0              ; 1            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath|uaddr_cmd_shift_address                                                                                                                                                ; 34    ; 0              ; 1            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|uaddr_cmd_datapath                                                                                                                                                                        ; 52    ; 0              ; 0            ; 0              ; 50     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|read_capture_reset[3].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|read_capture_reset[2].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|read_capture_reset[1].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|read_capture_reset[0].ureset_read_capture_clk                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_avl_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_scc_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_seq_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_resync_clk                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_addr_cmd_clk                                                                                                                                                                ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_ctl_reset_clk                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset|ureset_afi_clk                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy|ureset                                                                                                                                                                                    ; 13    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0|umemphy                                                                                                                                                                                           ; 395   ; 0              ; 7            ; 0              ; 309    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|p0                                                                                                                                                                                                   ; 395   ; 12             ; 1            ; 12             ; 326    ; 12              ; 12            ; 12              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst|pll0                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst|fpga_ddr3_inst                                                                                                                                                                                                      ; 180   ; 0              ; 0            ; 0              ; 178    ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; fpga_ddr3_inst                                                                                                                                                                                                                     ; 180   ; 19             ; 0            ; 19             ; 165    ; 19              ; 19            ; 19              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
