<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:06.306</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2012.04.16</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2025-7002374</applicationNumber><claimCount>3</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>DISPLAY DEVICE</inventionTitleEng><openDate>2025.02.03</openDate><openNumber>10-2025-0016520</openNumber><originalApplicationDate>2012.04.16</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2024-7005489</originalApplicationNumber><originalExaminationRequestDate>2025.01.22</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.01.22</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/60</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020247005489</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> N채널형 트랜지스터 및 P채널형 트랜지스터 중 어느 한쪽으로 구성되는 주사선 구동 회로를 가지는 표시 장치에 있어서, 2종의 주사선의 한쪽에 대하여 다른 한쪽의 반전 신호 또는 실질적으로 반전 신호를 출력하는 경우에서의 소비 전력을 저감하는 것을 과제로 한다. 표시 장치에, 각각이 2종의 주사선의 한쪽에 대하여 신호를 출력하는 복수의 펄스 출력 회로와, 각각이 2종의 주사선의 다른 한쪽에 대하여 펄스 출력 회로가 출력하는 신호의 반전 신호 또는 실질적으로 반전 신호를 출력하는 복수의 반전 펄스 출력 회로를 형성한다. 그리고, 복수의 반전 펄스 출력 회로의 각각을 복수의 펄스 출력 회로의 동작에 이용되는 적어도 2종의 신호를 이용하여 동작시킨다. 이에 따라, 이 반전 펄스 출력 회로에서 생기는 관통 전류를 저감할 수 있게 된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2012.11.22</internationOpenDate><internationOpenNumber>WO2012157186</internationOpenNumber><internationalApplicationDate>2012.04.16</internationalApplicationDate><internationalApplicationNumber>PCT/JP2012/002618</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 반도체 장치로서,기판의 상방에 위치하는 영역을 가지며, 또한 게이트 전극층으로서의 기능을 가지는 제 1 도전층;상기 제 1 도전층의 상방에 위치하는 영역을 가지며, 또한 게이트 절연층으로서의 기능을 가지는 제 1 절연층;상기 제 1 절연층의 상방에 위치하는 영역을 가지며, 또한 채널 형성 영역을 가지는 산화물 반도체막;상기 산화물 반도체막의 상면과 접하는 영역을 가지며, 또한 소스 전극으로서의 기능을 가지는 제 2 도전층;상기 산화물 반도체막의 상면과 접하는 영역을 가지며, 또한 드레인 전극으로서의 기능을 가지는 제 3 도전층; 및상기 산화물 반도체막의 상방에 위치하는 영역, 상기 제 2 도전층의 상방에 위치하는 영역, 및 상기 제 3 도전층의 상방에 위치하는 영역을 가지는 제 2 절연층을 가지고,상기 산화물 반도체막은 In-O인, 반도체 장치.</claim></claimInfo><claimInfo><claim>2. 반도체 장치로서,기판의 상방에 위치하는 영역을 가지며, 또한 게이트 전극층으로서의 기능을 가지는 제 1 도전층;상기 제 1 도전층의 상방에 위치하는 영역을 가지며, 또한 게이트 절연층으로서의 기능을 가지는 제 1 절연층;상기 제 1 절연층의 상방에 위치하는 영역을 가지며, 또한 채널 형성 영역을 가지는 산화물 반도체막;상기 산화물 반도체막의 상면과 접하는 영역을 가지며, 또한 소스 전극으로서의 기능을 가지는 제 2 도전층;상기 산화물 반도체막의 상면과 접하는 영역을 가지며, 또한 드레인 전극으로서의 기능을 가지는 제 3 도전층; 및상기 산화물 반도체막의 상방에 위치하는 영역, 상기 제 2 도전층의 상방에 위치하는 영역, 및 상기 제 3 도전층의 상방에 위치하는 영역을 가지는 제 2 절연층을 가지는, 반도체 장치.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 산화물 반도체막은 In－Zn－O인, 반도체 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>일본국 가나가와켄 아쓰기시 하세 ***</address><code>519980839048</code><country>일본</country><engName>SEMICONDUCTOR ENERGY LABORATORY CO., LTD.</engName><name>가부시키가이샤 한도오따이 에네루기 켄큐쇼</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>일본국 ******* 가나가와켄 아쓰기시...</address><code> </code><country>일본</country><engName>TOYOTAKA, Kouhei</engName><name>토요타카 코우헤이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 개포로**길 *-*, 만성빌딩 (개포동)(만성국제특허법률사무소)</address><code>919980005969</code><country>대한민국</country><engName>HWANG, Euy Man</engName><name>황의만</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>일본</priorityApplicationCountry><priorityApplicationDate>2011.05.13</priorityApplicationDate><priorityApplicationNumber>JP-P-2011-108318</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2025.01.22</receiptDate><receiptNumber>1-1-2025-0087327-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.22</receiptDate><receiptNumber>9-5-2025-0915526-12</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257002374.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93e7d4a77dfa1f64b7f587282d972c58f61128db948c40cf9c82825f306f192eb50a53e1b4ba1eba0d9b4f5db6c4a47d04247e91c9b0c7c17a</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4935a89fef392ac96387b2dc96b9e48712ce9ad05413699074d1f16ecb4e493d5bbafc257d92e20db5c3ebfac3a638a98f1b61d001a878e8</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>