c## 一、触发器
### (1) RS 触发器
RS触发器的基本结构如图:
![[attachments/Pasted image 20231213134830.png|600]]

基本的逻辑分析方法是假设出Q端输出的部分为0, 0, 按照信号通路分析回来， 如果状态一致则稳定，状态不同则再分析一圈即可，得到逻辑状态表: 

| $\overline{S}_D$ | $\overline{R}_D$ | $Q_{n+1}$ |      |
| ---------------- | ---------------- | --------- | ---- |
| 0                | 0                | 不定      | 禁止 |
| 0                | 1                | 1         | 置1  |
| 1                | 0                | 0         | 置零 |
| 1                | 1                | $Q_n$     | 保持 | 

如果将RS触发器的与门设置为三与门并使用一个时钟进行控制,
其原理图如图所示, <mark style="background: transparent; color: red">当时钟CLK为1时, 不影响
而当CLK为0时, 输出置1。</mark> 
![[attachments/Pasted image 20231218171858.png|400]]
需要说明的是, 上图状态下, <mark style="background: transparent; color: red">如果A,B均为1时</mark>, 则**由于时钟从0跳到1的过程, 导致00->11的切换, 从而导致产生**不定状态(闪烁), <mark style="background: transparent; color: blue">这是不允许的</mark>, 但是, 此时如果A,B均为0, 则起到了**将$Q$和$\overline{Q}$输出均置为1的效果**。

### (2) 钟控RS触发器
只需要将每个信号和时钟信号<mark style="background: transparent; color: red">加一个与非门相连接</mark>(使用与门的改变), 即可形成**钟控RS触发器**。
需要说明的是, 钟控RS触发器由于AB为全1时形成全0禁止结构, 同时与非门有反相的作用
![[attachments/Pasted image 20231218175534.png|400]]
其中$\overline{S}, \overline{R}$分别起到置1和置0的作用, 从而有如下的真值表 (A为S, B为R):

| $S_{D}$ | $R_{D}$ | $Q_{n+1}$ | 作用 |
| ------- | ------- | --------- | ---- |
| 0       | 0       | $Q_{n}$   | 保持 |
| 1       | 0       | 1         | 置1  |
| 0       | 1       | 0         | 置0  |
| 1       | 1       | 不定      | 禁止 | 

另外, 在时钟为0时, 前面两个与非门被置为1,1输出, 即保持状态, 而时钟为1时, $S, R$的输入状况会改变$Q, \overline{Q}$的状态。我们将钟控RS触发器写成如下的化简输入形式: 
![[Excalidraw/第九章 触发器与时序逻辑电路 2023-12-19 01.03.44|300]]

### (3) JK 触发器
利用两个钟控RS触发器通过如图的方法进行连接, 此时, 由于输入为11时, 为了不产生不定的状态, 可以通过从后方加入反馈。将Q处的部分反馈回起始端: 
另外需要说明, 仿真时需要先给$\overline{R}$一个置零信号(或者$\overline{S}$一个置1信号)才能有初始输出电平(设初始时输出$Q = 0, \overline{Q} = 1$) 

![[Excalidraw/第九章 触发器与时序逻辑电路 2023-12-19 01.48.43|850]]
其有逻辑
$$S' = J \overline{Q} \qquad  R' = K \overline{Q}$$
在<mark style="background: transparent; color: red">时钟的下跳沿</mark>即为第二个RS触发器的上升沿, 此时逻辑门的状态切换, 有真值表(A 为J, B为K):

| J   | K   | $Q_{n+1}$    | 功能 |
| --- | --- | ------------ | ---- |
| 0   | 0   | $Q_n$        | 保持 |
| 1   | 0   | 1            | 置1  |
| 0   | 1   | 0            | 置零 |
| 1   | 1   | $\overline{Q}$ | 记数 | 

记数功能可以统计脉冲下降沿的数量, 每一次脉冲的下降沿, $Q$翻转一次。

### (4) D触发器
D 触发器是将JK触发器的两个部分取反之后接入一个口上， 可以起到直接锁存信号的作用。
![[Excalidraw/第九章 触发器与时序逻辑电路 2023-12-19 02.03.22|800]]

| $D_{n}$ | $D_{n+1}$ |
| ------- | --------- |
| 0       | 0         |
| 1       | 1          |
D触发器也是最基本的<mark style="background: transparent; color: red">锁存器</mark>。需要说明: **CLK处带圈是下降沿触发状态改变的D触发器(主从型触发式触发器), 而不带圈是上升沿触发状态改变的D触发器(维持阻塞型触发器)**。

实际的集成电路往往采用更加可靠的维持阻塞型D触发器 

## 二、寄存器 
寄存器是存储二进制码的单元，最简单的寄存器利用D触发器即可构成, 只需要将D触发器输出接到下一个D触发器的输入位置上即可(其中D触发器置0置1使用高电平1)。
![[attachments/Pasted image 20231219100704.png|700]]
其中可以有串行和并行两种输入方式, 串行输入通过控制CLK和上方的0端子, 而并行输入只需在每个D前加一个口进行输入即可。

实际的并行输入在前面加一个与非门实现寄存指令控制寄存。
另外需要说明， 寄存器在串行寄存时是异步寄存器状态， 即前一个下跳沿出现之后， 后一个上升沿出现, 我们往往忽略其时间差。

集成寄存器74LS194的引脚排列如图所示(省去GND, VCC): 
![[attachments/Pasted image 20231219101737.png|200]]
其中D0-D3为并行输入口, SR, SL为右移和左移串行输入口, Q0-Q3为输出。 
S0 = 1, S1 = 0 时为右移串行寄存状态， 而S1 = 0, S0 = 1时为左移串行寄存状态。
S0 = S1 = 1 时为并行输入状态, S0 = S1 = 0时保持状态。MR为清零线。

## 三、计数器
### (1) 四位异步二进制加法计数器
描述时, 需要说明<mark style="background: transparent; color: red">加法减法，同步异步以及进制数</mark>
利用JK触发器的计数功能，将一个触发器的$Q$连接到下一个触发器的CLK上，同时将JK口均与1进行连接，这样就可以实现CLK每次脉冲时, 每一次最低的一位反相， 而每一位的计数跳变为0时, 会触发更高位的计数反相，从而实现二进制码计数功能。

| plummet time | $Q_1$ | $Q_2$ | $Q_3$ |
| ------------ | ----- | ----- | ----- |
| 0            | 0     | 0     | 0     |
| 1            | 1     | 0     | 0     |
| 2            | 0     | 1     | 0     |
| 3            | 1     | 1     | 0     |
| 4            | 0     | 0     | 1     |
| 5            | 1     | 0     | 1     |
| 6            | 0     | 1     | 1     | 

<mark style="background: transparent; color: red">三位异步二进制</mark>加法计数器如图所示: 
![[attachments/Pasted image 20231213142208.png|700]]
三位的计数器可以存储8进制码，而只需4位即可存储10进制码。第一个是二拍, 第二个是四拍, 第三个是8拍(2拍一个下降沿), 端子悬空代表高电平

数字电路基本的分析方法是先写出**逻辑表达式**, 然后再**画时序表**进行分析。对于三位异步二进制加法器，其**逻辑表达式**为: 
$$CP_{1}= Q_{0}\qquad  CP_{2} = Q_{1}\qquad  CP_{3} = Q_{2}$$


### (2) 四位同步二进制加法及数字
对于同步二进制加法计数器, 由于需要同步CLK时钟控制变化,  则需要使用

| plummet time | $Q_{0}$ | $Q_{1}$ | $Q_{2}$ |
| ------------ | ----- | ----- | ----- |
| 0            | 0     | 0     | 0     |
| 1            | 1     | 0     | 0     |
| 2            | 0     | 1     | 0     |
| 3            | 1     | 1     | 0     |
| 4            | 0     | 0     | 1     |
| 5            | 1     | 0     | 1     |
| 6            | 0     | 1     | 1     | 

从上式看，由于Q1在$Q_{0}$为


$$J_{2}= Q_{0} Q_{1}$$

