Fitter report for practica2
Fri Oct 19 10:03:30 2018
Quartus Prime Version 17.0.0 Build 595 04/25/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 19 10:03:30 2018       ;
; Quartus Prime Version              ; 17.0.0 Build 595 04/25/2017 SJ Lite Edition ;
; Revision Name                      ; practica2                                   ;
; Top-level Entity Name              ; practica5                                   ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE22F17C6                                ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 488 / 22,320 ( 2 % )                        ;
;     Total combinational functions  ; 448 / 22,320 ( 2 % )                        ;
;     Dedicated logic registers      ; 148 / 22,320 ( < 1 % )                      ;
; Total registers                    ; 148                                         ;
; Total pins                         ; 32 / 154 ( 21 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE22F17C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.3%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 673 ) ; 0.00 % ( 0 / 673 )         ; 0.00 % ( 0 / 673 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 673 ) ; 0.00 % ( 0 / 673 )         ; 0.00 % ( 0 / 673 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 663 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/local/ITAM/esotomayg/Documents/Logic_Circuits/practica5/output_files/practica2.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 488 / 22,320 ( 2 % )   ;
;     -- Combinational with no register       ; 340                    ;
;     -- Register only                        ; 40                     ;
;     -- Combinational with a register        ; 108                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 295                    ;
;     -- 3 input functions                    ; 122                    ;
;     -- <=2 input functions                  ; 31                     ;
;     -- Register only                        ; 40                     ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 399                    ;
;     -- arithmetic mode                      ; 49                     ;
;                                             ;                        ;
; Total registers*                            ; 148 / 23,018 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 148 / 22,320 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 698 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 40 / 1,395 ( 3 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 32 / 154 ( 21 % )      ;
;     -- Clock pins                           ; 2 / 7 ( 29 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 2                      ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )        ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 0.9% / 0.9% / 1.0%     ;
; Peak interconnect usage (total/H/V)         ; 6.9% / 6.9% / 7.5%     ;
; Maximum fan-out                             ; 146                    ;
; Highest non-global fan-out                  ; 85                     ;
; Total fan-out                               ; 2121                   ;
; Average fan-out                             ; 2.98                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 488 / 22320 ( 2 % )   ; 0 / 22320 ( 0 % )              ;
;     -- Combinational with no register       ; 340                   ; 0                              ;
;     -- Register only                        ; 40                    ; 0                              ;
;     -- Combinational with a register        ; 108                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 295                   ; 0                              ;
;     -- 3 input functions                    ; 122                   ; 0                              ;
;     -- <=2 input functions                  ; 31                    ; 0                              ;
;     -- Register only                        ; 40                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 399                   ; 0                              ;
;     -- arithmetic mode                      ; 49                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 148                   ; 0                              ;
;     -- Dedicated logic registers            ; 148 / 22320 ( < 1 % ) ; 0 / 22320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 40 / 1395 ( 3 % )     ; 0 / 1395 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 32                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )       ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 0 / 24 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 2116                  ; 5                              ;
;     -- Registered Connections               ; 322                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 18                    ; 0                              ;
;     -- Output Ports                         ; 14                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                             ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; AA[0] ; R16   ; 5        ; 53           ; 8            ; 21           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; AA[1] ; L15   ; 5        ; 53           ; 11           ; 0            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; AA[2] ; P15   ; 5        ; 53           ; 6            ; 14           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; BA[0] ; N11   ; 4        ; 43           ; 0            ; 14           ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; BA[1] ; L16   ; 5        ; 53           ; 11           ; 7            ; 48                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; BA[2] ; K16   ; 5        ; 53           ; 12           ; 0            ; 31                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DA[0] ; P16   ; 5        ; 53           ; 7            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DA[1] ; R14   ; 4        ; 49           ; 0            ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; DA[2] ; N16   ; 5        ; 53           ; 9            ; 21           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FS[0] ; P11   ; 4        ; 38           ; 0            ; 0            ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FS[1] ; R10   ; 4        ; 34           ; 0            ; 21           ; 85                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FS[2] ; N12   ; 4        ; 47           ; 0            ; 21           ; 51                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; FS[3] ; P9    ; 4        ; 38           ; 0            ; 7            ; 12                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; MB    ; N9    ; 4        ; 29           ; 0            ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; MD    ; R11   ; 4        ; 34           ; 0            ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; R     ; J15   ; 5        ; 53           ; 14           ; 0            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; RW    ; E1    ; 1        ; 0            ; 16           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; clk   ; R8    ; 3        ; 27           ; 0            ; 21           ; 146                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; C_out      ; A11   ; 7        ; 40           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; N          ; A15   ; 7        ; 38           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Z          ; A13   ; 7        ; 49           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; act_dis1   ; F13   ; 6        ; 53           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; act_dis2   ; T15   ; 4        ; 45           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; act_dis3   ; T13   ; 4        ; 40           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; act_dis4   ; T12   ; 4        ; 36           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[0] ; A5    ; 8        ; 14           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[1] ; B6    ; 8        ; 16           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[2] ; B7    ; 8        ; 18           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[3] ; A7    ; 8        ; 20           ; 34           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[4] ; C8    ; 8        ; 23           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[5] ; E7    ; 8        ; 16           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; display[6] ; E8    ; 8        ; 20           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; C1       ; DIFFIO_L3n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; D2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; F4       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; H1       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; H2       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; J3       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; J15      ; DIFFIO_R9p, DEV_CLRn                     ; Use as regular IO        ; R                       ; Dual Purpose Pin          ;
; H14      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; H13      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; H12      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; G12      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; F16      ; DIFFIO_R4n, nCEO                         ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T19n, PADD1                       ; Use as regular IO        ; N                       ; Dual Purpose Pin          ;
; C8       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; display[4]              ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T10n, DATA2                       ; Use as regular IO        ; display[6]              ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; Use as regular IO        ; display[3]              ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; Use as regular IO        ; display[2]              ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T7p, DATA13                       ; Use as regular IO        ; display[1]              ; Dual Purpose Pin          ;
; E7       ; DATA5                                    ; Use as regular IO        ; display[5]              ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T5n, DATA7                        ; Use as regular IO        ; display[0]              ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 14 ( 36 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 25 ( 4 % )   ; 2.5V          ; --           ;
; 4        ; 11 / 20 ( 55 % ) ; 2.5V          ; --           ;
; 5        ; 8 / 18 ( 44 % )  ; 2.5V          ; --           ;
; 6        ; 2 / 13 ( 15 % )  ; 2.5V          ; --           ;
; 7        ; 3 / 24 ( 13 % )  ; 2.5V          ; --           ;
; 8        ; 7 / 24 ( 29 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A2       ; 238        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 239        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 236        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 232        ; 8        ; display[0]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 225        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 220        ; 8        ; display[3]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 211        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A9       ; 209        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 198        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 188        ; 7        ; C_out                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 186        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 179        ; 7        ; Z                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 181        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 191        ; 7        ; N                                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 242        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 237        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 233        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 226        ; 8        ; display[1]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 221        ; 8        ; display[2]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 212        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B9       ; 210        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 199        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 189        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 187        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 180        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 182        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 164        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 245        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 224        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C8       ; 215        ; 8        ; display[4]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 200        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C11      ; 190        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C14      ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 174        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 173        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 9          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D3       ; 246        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D5       ; 241        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 234        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 216        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 201        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 177        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 178        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; D14      ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 170        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 169        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 26         ; 1        ; RW                                                        ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 231        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 227        ; 8        ; display[5]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E8       ; 218        ; 8        ; display[6]                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ; 205        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 184        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 183        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E15      ; 151        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 150        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 11         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F8       ; 219        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 197        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ; 161        ; 6        ; act_dis1                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F14      ; 167        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 163        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 155        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 156        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ; 160        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 159        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 17         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H2       ; 18         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 21         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 20         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H12      ; 154        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 153        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 152        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 24         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 23         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 22         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 146        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 144        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 143        ; 5        ; R                                                         ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J16      ; 142        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K15      ; 141        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 140        ; 5        ; BA[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L6       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L7       ; 75         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 79         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 134        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 138        ; 5        ; AA[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L16      ; 137        ; 5        ; BA[1]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 28         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 27         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 81         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ; 111        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M15      ; 149        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 148        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 82         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 93         ; 4        ; MB                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 112        ; 4        ; BA[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 117        ; 4        ; FS[2]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N14      ; 126        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 133        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 132        ; 5        ; DA[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 85         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 105        ; 4        ; FS[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P10      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P11      ; 106        ; 4        ; FS[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P14      ; 119        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 127        ; 5        ; AA[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P16      ; 128        ; 5        ; DA[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 76         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 86         ; 3        ; clk                                                       ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ; 88         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; R10      ; 96         ; 4        ; FS[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R11      ; 98         ; 4        ; MD                                                        ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 107        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 120        ; 4        ; DA[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 129        ; 5        ; AA[0]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 74         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 77         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 87         ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T9       ; 89         ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; T10      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 101        ; 4        ; act_dis4                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ; 108        ; 4        ; act_dis3                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T14      ; 115        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 116        ; 4        ; act_dis2                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; act_dis1   ; Incomplete set of assignments ;
; act_dis2   ; Incomplete set of assignments ;
; act_dis4   ; Incomplete set of assignments ;
; act_dis3   ; Incomplete set of assignments ;
; C_out      ; Incomplete set of assignments ;
; N          ; Incomplete set of assignments ;
; Z          ; Incomplete set of assignments ;
; display[0] ; Incomplete set of assignments ;
; display[1] ; Incomplete set of assignments ;
; display[2] ; Incomplete set of assignments ;
; display[3] ; Incomplete set of assignments ;
; display[4] ; Incomplete set of assignments ;
; display[5] ; Incomplete set of assignments ;
; display[6] ; Incomplete set of assignments ;
; FS[1]      ; Incomplete set of assignments ;
; AA[0]      ; Incomplete set of assignments ;
; AA[1]      ; Incomplete set of assignments ;
; AA[2]      ; Incomplete set of assignments ;
; MB         ; Incomplete set of assignments ;
; BA[0]      ; Incomplete set of assignments ;
; BA[1]      ; Incomplete set of assignments ;
; BA[2]      ; Incomplete set of assignments ;
; FS[0]      ; Incomplete set of assignments ;
; FS[2]      ; Incomplete set of assignments ;
; FS[3]      ; Incomplete set of assignments ;
; R          ; Incomplete set of assignments ;
; MD         ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; DA[0]      ; Incomplete set of assignments ;
; RW         ; Incomplete set of assignments ;
; DA[2]      ; Incomplete set of assignments ;
; DA[1]      ; Incomplete set of assignments ;
+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                     ; Entity Name        ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------------+--------------+
; |practica5                                ; 488 (0)     ; 148 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 32   ; 0            ; 340 (0)      ; 40 (0)            ; 108 (0)          ; |practica5                                                              ; practica5          ; work         ;
;    |mux_2_to_1:b2v_instac_mux_b|          ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |practica5|mux_2_to_1:b2v_instac_mux_b                                  ; mux_2_to_1         ; work         ;
;    |practica2:b2v_inst_practica2|         ; 52 (0)      ; 20 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 1 (0)             ; 19 (0)           ; |practica5|practica2:b2v_inst_practica2                                 ; practica2          ; work         ;
;       |bcd_to_7_segment:inst5|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |practica5|practica2:b2v_inst_practica2|bcd_to_7_segment:inst5          ; bcd_to_7_segment   ; work         ;
;       |cont2:inst3|                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |practica5|practica2:b2v_inst_practica2|cont2:inst3                     ; cont2              ; work         ;
;       |decoder_2_to_4:inst4|              ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |practica5|practica2:b2v_inst_practica2|decoder_2_to_4:inst4            ; decoder_2_to_4     ; work         ;
;       |div_freq:inst2|                    ; 31 (31)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 17 (17)          ; |practica5|practica2:b2v_inst_practica2|div_freq:inst2                  ; div_freq           ; work         ;
;       |mux_4_to_1:inst|                   ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |practica5|practica2:b2v_inst_practica2|mux_4_to_1:inst                 ; mux_4_to_1         ; work         ;
;    |practica4:b2v_inst_practica4|         ; 202 (1)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (0)      ; 0 (0)             ; 21 (1)           ; |practica5|practica4:b2v_inst_practica4                                 ; practica4          ; work         ;
;       |arithmetic_circuit:b2v_instac_a|   ; 85 (85)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 0 (0)             ; 12 (12)          ; |practica5|practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a ; arithmetic_circuit ; work         ;
;       |logic_circuit:b2v_instac_l|        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |practica5|practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l      ; logic_circuit      ; work         ;
;       |mux_2_to_1:b2v_instac_mux_2|       ; 96 (96)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (92)      ; 0 (0)             ; 4 (4)            ; |practica5|practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2     ; mux_2_to_1         ; work         ;
;       |shifter_circuit:b2v_instac_s|      ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 2 (2)            ; |practica5|practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s    ; shifter_circuit    ; work         ;
;       |zero_detect:b2v_instac_zero|       ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 2 (2)            ; |practica5|practica4:b2v_inst_practica4|zero_detect:b2v_instac_zero     ; zero_detect        ; work         ;
;    |registry_file:b2v_inst_registry_file| ; 239 (239)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 111 (111)    ; 39 (39)           ; 89 (89)          ; |practica5|registry_file:b2v_inst_registry_file                         ; registry_file      ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------+--------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; act_dis1   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; act_dis2   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; act_dis4   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; act_dis3   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; C_out      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; N          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Z          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; display[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; FS[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AA[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AA[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; AA[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MB         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; BA[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BA[1]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; BA[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FS[0]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FS[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; FS[3]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; R          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; MD         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DA[0]      ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; RW         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; DA[2]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; DA[1]      ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                             ;
+------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                          ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------+-------------------+---------+
; FS[1]                                                                        ;                   ;         ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Mux0~0   ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~22  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~23  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~24  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~25  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~26  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~27  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~28  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~29  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~30  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~31  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~32  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~33  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~34  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~35  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~36  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~37  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~38  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~39  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~40  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~41  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~42  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~43  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~44  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l|Mux0~0        ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G[15]~0     ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector8~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~82  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector13~0 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~83  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector12~0 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~84  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector13~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[3]~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[3]~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector11~0 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~7  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~85  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[5]~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[5]~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector9~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector10~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~86  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~5 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~87  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector11~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~88  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector4~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~89  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector1~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~90  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector2~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~91  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector5~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~92  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector3~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector3~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l|Mux15~0       ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l|Mux15~1       ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~93  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector9~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector9~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~94  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~95  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~96  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~97  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~98  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~99  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~100 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~101 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~102 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~103 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~104 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~105 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~9  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector8~6  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~10 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~7 ; 0                 ; 6       ;
; AA[0]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~148                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~149                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~150                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~157                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~158                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~159                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~166                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~167                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~168                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~175                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~176                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~177                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~184                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~185                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~186                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~193                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~194                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~195                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~202                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~203                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~204                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~211                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~212                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~213                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~220                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~221                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~222                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~229                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~230                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~231                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~238                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~239                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~240                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~247                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~248                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~249                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~256                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~257                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~258                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~265                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~266                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~267                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~274                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~275                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~276                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~283                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~284                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~285                    ; 0                 ; 6       ;
; AA[1]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~148                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~150                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~151                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~157                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~159                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~160                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~166                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~168                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~169                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~175                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~177                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~178                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~184                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~186                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~187                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~193                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~195                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~196                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~202                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~204                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~205                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~211                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~213                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~214                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~220                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~222                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~223                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~229                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~231                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~232                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~238                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~240                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~241                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~247                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~249                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~250                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~256                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~258                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~259                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~265                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~267                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~268                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~274                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~276                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~277                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~283                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~285                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~286                    ; 0                 ; 6       ;
; AA[2]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~152                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~161                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~170                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~179                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~188                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~197                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~206                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~215                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~224                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~233                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~242                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~251                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~260                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~269                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~278                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~287                    ; 0                 ; 6       ;
; MB                                                                           ;                   ;         ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector0~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector1~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector2~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector3~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector4~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector5~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector6~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector7~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector8~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector9~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector10~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector11~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector12~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector13~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector14~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector15~0                              ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector8~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[3]~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~6  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[5]~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector4~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector2~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector1~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector5~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector3~6  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector9~1  ; 0                 ; 6       ;
; BA[0]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~153                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~154                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~155                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~162                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~163                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~164                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~171                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~172                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~173                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~180                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~181                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~182                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~189                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~190                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~191                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~198                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~199                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~200                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~207                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~208                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~209                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~216                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~217                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~218                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~225                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~226                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~227                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~234                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~235                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~236                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~243                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~244                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~245                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~252                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~253                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~254                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~261                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~262                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~263                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~270                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~271                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~272                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~279                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~280                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~281                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~288                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~289                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~290                    ; 1                 ; 6       ;
; BA[1]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~153                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~155                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~156                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~162                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~164                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~165                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~171                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~173                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~174                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~180                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~182                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~183                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~189                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~191                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~192                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~198                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~200                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~201                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~207                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~209                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~210                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~216                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~218                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~219                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~225                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~227                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~228                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~234                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~236                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~237                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~243                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~245                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~246                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~252                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~254                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~255                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~261                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~263                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~264                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~270                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~272                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~273                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~279                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~281                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~282                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~288                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~290                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~291                    ; 1                 ; 6       ;
; BA[2]                                                                        ;                   ;         ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector0~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector1~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector2~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector3~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector4~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector5~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector6~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector7~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector8~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector9~0                               ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector10~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector11~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector12~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector13~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector14~0                              ; 0                 ; 6       ;
;      - mux_2_to_1:b2v_instac_mux_b|Selector15~0                              ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~292                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~293                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~294                    ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[3]~0  ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~295                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~296                    ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[5]~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G_AUX[5]~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector4~0  ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~297                    ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector2~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector1~3  ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~298                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~299                    ; 0                 ; 6       ;
; FS[0]                                                                        ;                   ;         ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~46  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Mux0~0   ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~22  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~81  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~5  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l|Mux0~0        ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|shifter_circuit:b2v_instac_s|G[15]~0     ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector8~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~5  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector13~0 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector12~0 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector13~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector13~4 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector12~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~7  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector11~1 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector10~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector10~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~5 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector11~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector4~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector4~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector4~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector2~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector2~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector1~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector2~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector5~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector1~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector1~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector5~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector3~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector3~1  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector3~5  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~0  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~4 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|logic_circuit:b2v_instac_l|Mux15~1       ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector6~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector9~2  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector9~3  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~9  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector8~6  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~10 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~7 ; 0                 ; 6       ;
; FS[2]                                                                        ;                   ;         ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~46  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Mux0~0   ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~22  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~23  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~24  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~25  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~26  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~27  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~28  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~29  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~30  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~31  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~32  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~33  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~34  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~35  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~36  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~37  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~38  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~39  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~40  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~41  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~42  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~43  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~44  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~81  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~5  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~6  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~2 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|comb~0                                   ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~4  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~5  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~3 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~4 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~8  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~95  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~96  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~97  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~98  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~99  ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~100 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~101 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~102 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~103 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~104 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|arithmetic_circuit:b2v_instac_a|Add0~105 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~10 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~11 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector10~6 ; 0                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~8 ; 0                 ; 6       ;
; FS[3]                                                                        ;                   ;         ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~5  ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~6  ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~2 ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|comb~0                                   ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~4  ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~5  ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector15~4 ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~8  ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector0~10 ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector7~11 ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector10~6 ; 1                 ; 6       ;
;      - practica4:b2v_inst_practica4|mux_2_to_1:b2v_instac_mux_2|Selector14~8 ; 1                 ; 6       ;
; R                                                                            ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~300                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~302                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~304                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~314                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~318                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~321                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~325                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~326                    ; 0                 ; 6       ;
; MD                                                                           ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~300                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~314                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~318                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~321                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~325                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~326                    ; 0                 ; 6       ;
; clk                                                                          ;                   ;         ;
; DA[0]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~302                    ; 1                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~304                    ; 1                 ; 6       ;
; RW                                                                           ;                   ;         ;
; DA[2]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~303                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~305                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~306                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~307                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~308                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~309                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~310                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~311                    ; 0                 ; 6       ;
; DA[1]                                                                        ;                   ;         ;
;      - registry_file:b2v_inst_registry_file|registers~303                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~305                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~306                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~307                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~308                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~309                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~310                    ; 0                 ; 6       ;
;      - registry_file:b2v_inst_registry_file|registers~311                    ; 0                 ; 6       ;
+------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                  ;
+------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                 ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                  ; PIN_R8            ; 146     ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; FF_X28_Y3_N5      ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; registry_file:b2v_inst_registry_file|registers~303   ; LCCOMB_X45_Y3_N12 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~305   ; LCCOMB_X43_Y3_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~306   ; LCCOMB_X44_Y2_N8  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~307   ; LCCOMB_X45_Y3_N28 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~308   ; LCCOMB_X44_Y2_N24 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~309   ; LCCOMB_X43_Y3_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~310   ; LCCOMB_X43_Y3_N18 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; registry_file:b2v_inst_registry_file|registers~311   ; LCCOMB_X43_Y3_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                ;
+------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                 ; Location     ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk                                                  ; PIN_R8       ; 146     ; 26                                   ; Global Clock         ; GCLK18           ; --                        ;
; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; FF_X28_Y3_N5 ; 2       ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
+------------------------------------------------------+--------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 871 / 71,559 ( 1 % )   ;
; C16 interconnects     ; 24 / 2,597 ( < 1 % )   ;
; C4 interconnects      ; 477 / 46,848 ( 1 % )   ;
; Direct links          ; 143 / 71,559 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 295 / 24,624 ( 1 % )   ;
; R24 interconnects     ; 18 / 2,496 ( < 1 % )   ;
; R4 interconnects      ; 532 / 62,424 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 12.20) ; Number of LABs  (Total = 40) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 2                            ;
; 4                                           ; 6                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 1                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 22                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.57) ; Number of LABs  (Total = 40) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 33                           ;
; 1 Clock enable                     ; 4                            ;
; 2 Clock enables                    ; 26                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 15.88) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 5                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 5                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 2                            ;
; 23                                           ; 3                            ;
; 24                                           ; 2                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.25) ; Number of LABs  (Total = 40) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 0                            ;
; 2                                               ; 3                            ;
; 3                                               ; 7                            ;
; 4                                               ; 1                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 1                            ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 2                            ;
; 14                                              ; 2                            ;
; 15                                              ; 3                            ;
; 16                                              ; 2                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.80) ; Number of LABs  (Total = 40) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 5                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 1                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 3                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 3                            ;
; 29                                           ; 3                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
; 33                                           ; 1                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 32        ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 0            ; 0            ; 0            ; 0            ; 14           ; 0            ; 0            ; 0            ; 0            ; 18           ; 14           ; 0            ; 18           ; 0            ; 0            ; 14           ; 0            ; 32        ; 32        ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 32           ; 0         ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 32           ; 32           ; 32           ; 32           ; 18           ; 32           ; 32           ; 32           ; 32           ; 14           ; 18           ; 32           ; 14           ; 32           ; 32           ; 18           ; 32           ; 0         ; 0         ; 0         ; 32           ; 32           ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; act_dis1           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; act_dis2           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; act_dis4           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; act_dis3           ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; C_out              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; N                  ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Z                  ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[0]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[1]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[2]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[3]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[4]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[5]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; display[6]         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FS[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AA[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AA[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; AA[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MB                 ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BA[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BA[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; BA[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FS[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FS[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; FS[3]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; R                  ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; MD                 ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DA[0]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; RW                 ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DA[2]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; DA[1]              ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk             ; clk                  ; 2.7               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                      ;
+---------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Register                                         ; Destination Register                                 ; Delay Added in ns ;
+---------------------------------------------------------+------------------------------------------------------+-------------------+
; practica2:b2v_inst_practica2|div_freq:inst2|temporal    ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 2.696             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[16] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[15] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[14] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[13] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[12] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[10] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[11] ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[9]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[7]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[8]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[6]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[5]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[4]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[3]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[1]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[2]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
; practica2:b2v_inst_practica2|div_freq:inst2|counter[0]  ; practica2:b2v_inst_practica2|div_freq:inst2|temporal ; 1.348             ;
+---------------------------------------------------------+------------------------------------------------------+-------------------+
Note: This table only shows the top 18 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE22F17C6 for design "practica2"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE10F17C6 is compatible
    Info (176445): Device EP4CE6F17C6 is compatible
    Info (176445): Device EP4CE15F17C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location C1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location D2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location H1
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location H2
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location F16
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'practica2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN R8 (CLK15, DIFFCLK_6p)) File: /home/local/ITAM/esotomayg/Documents/Logic_Circuits/practica5/practica5.vhd Line: 9
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node practica2:b2v_inst_practica2|div_freq:inst2|temporal  File: /home/local/ITAM/esotomayg/Documents/Logic_Circuits/practica5/div_freq.vhd Line: 18
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node practica2:b2v_inst_practica2|div_freq:inst2|temporal~0 File: /home/local/ITAM/esotomayg/Documents/Logic_Circuits/practica5/div_freq.vhd Line: 18
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X43_Y0 to location X53_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (11888): Total time spent on timing analysis during the Fitter is 0.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /home/local/ITAM/esotomayg/Documents/Logic_Circuits/practica5/output_files/practica2.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1187 megabytes
    Info: Processing ended: Fri Oct 19 10:03:30 2018
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/local/ITAM/esotomayg/Documents/Logic_Circuits/practica5/output_files/practica2.fit.smsg.


