Timing Analyzer report for SIMP
Sat Mar  1 18:22:51 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; SIMP                                                   ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE10E22C8                                           ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 280.35 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.567 ; -24.515            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.453 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -20.844                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                       ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.567 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.488      ;
; -2.567 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.488      ;
; -2.567 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.488      ;
; -2.567 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.488      ;
; -2.563 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.484      ;
; -2.563 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.484      ;
; -2.563 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.484      ;
; -2.563 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.484      ;
; -2.388 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.309      ;
; -2.388 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.309      ;
; -2.388 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.309      ;
; -2.388 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.309      ;
; -2.352 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.273      ;
; -2.352 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.273      ;
; -2.352 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.273      ;
; -2.352 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.273      ;
; -2.314 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.234      ;
; -2.285 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.205      ;
; -2.281 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.201      ;
; -2.204 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.125      ;
; -2.204 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.125      ;
; -2.204 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.125      ;
; -2.204 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.125      ;
; -2.148 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.069      ;
; -2.148 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.069      ;
; -2.148 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.069      ;
; -2.148 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.069      ;
; -2.146 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.067      ;
; -2.146 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.067      ;
; -2.146 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.067      ;
; -2.146 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.067      ;
; -2.139 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.060      ;
; -2.139 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.060      ;
; -2.139 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.060      ;
; -2.139 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.060      ;
; -2.135 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.056      ;
; -2.135 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.056      ;
; -2.135 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.056      ;
; -2.135 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.080     ; 3.056      ;
; -2.114 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.035      ;
; -2.114 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.034      ;
; -2.113 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.034      ;
; -2.109 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 3.030      ;
; -2.106 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 3.026      ;
; -2.065 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.064 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.984      ;
; -2.062 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.983      ;
; -2.046 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.967      ;
; -1.934 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.855      ;
; -1.926 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.846      ;
; -1.922 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.842      ;
; -1.914 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.835      ;
; -1.874 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.795      ;
; -1.874 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.794      ;
; -1.867 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.787      ;
; -1.864 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.785      ;
; -1.846 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.767      ;
; -1.795 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.715      ;
; -1.794 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.714      ;
; -1.786 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.706      ;
; -1.758 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.678      ;
; -1.751 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.671      ;
; -1.750 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.671      ;
; -1.742 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.662      ;
; -1.726 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.646      ;
; -1.719 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.639      ;
; -1.715 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.636      ;
; -1.692 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.612      ;
; -1.676 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.596      ;
; -1.658 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.578      ;
; -1.632 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.552      ;
; -1.616 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.536      ;
; -1.595 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.516      ;
; -1.570 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.490      ;
; -1.527 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.447      ;
; -1.519 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.440      ;
; -1.505 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.425      ;
; -1.457 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.378      ;
; -1.444 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.364      ;
; -1.426 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.346      ;
; -1.411 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 2.331      ;
; -1.359 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.280      ;
; -1.334 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.255      ;
; -1.331 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.081     ; 2.251      ;
; -1.285 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.205      ;
; -1.179 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 2.099      ;
; -1.148 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 2.069      ;
; -1.119 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 1.000        ; -0.080     ; 2.040      ;
; -1.035 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 1.955      ;
; -0.857 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.777      ;
; -0.839 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 1.759      ;
; -0.812 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.732      ;
; -0.728 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.648      ;
; -0.380 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.081     ; 1.300      ;
; 0.063  ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.080     ; 0.858      ;
; 0.098  ; i2c_master:i2c_master_uut|sda_enable_master ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; i2c_master:i2c_master_uut|sda_out           ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.081     ; 0.822      ;
; 0.098  ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.081     ; 0.822      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                       ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; i2c_master:i2c_master_uut|sda_enable_master ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master_uut|sda_out           ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.502 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.794      ;
; 0.711 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.003      ;
; 0.859 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.152      ;
; 1.042 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.334      ;
; 1.057 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.350      ;
; 1.080 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.372      ;
; 1.088 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.380      ;
; 1.093 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.152 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.445      ;
; 1.212 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.504      ;
; 1.221 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.081      ; 1.514      ;
; 1.222 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.514      ;
; 1.273 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.565      ;
; 1.310 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.603      ;
; 1.313 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.605      ;
; 1.341 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.633      ;
; 1.366 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.379 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.671      ;
; 1.380 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.672      ;
; 1.408 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.701      ;
; 1.480 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.772      ;
; 1.482 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.081      ; 1.775      ;
; 1.485 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.777      ;
; 1.530 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 1.822      ;
; 1.553 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.845      ;
; 1.587 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 1.879      ;
; 1.602 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.081      ; 1.895      ;
; 1.621 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.914      ;
; 1.665 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.080      ; 1.957      ;
; 1.682 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.974      ;
; 1.688 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.980      ;
; 1.688 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.980      ;
; 1.743 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 2.035      ;
; 1.748 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.041      ;
; 1.751 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.043      ;
; 1.781 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.074      ;
; 1.792 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 0.000        ; 0.080      ; 2.084      ;
; 1.801 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.093      ;
; 1.805 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.097      ;
; 1.814 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 2.106      ;
; 1.841 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.133      ;
; 1.841 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.133      ;
; 1.842 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.135      ;
; 1.842 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.135      ;
; 1.863 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 2.155      ;
; 1.878 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.170      ;
; 1.885 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.178      ;
; 1.885 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.081      ; 2.178      ;
; 1.927 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.219      ;
; 1.940 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.232      ;
; 2.001 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.293      ;
; 2.009 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.301      ;
; 2.021 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.313      ;
; 2.039 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 2.331      ;
; 2.096 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.388      ;
; 2.099 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.080      ; 2.391      ;
; 2.143 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.435      ;
; 2.146 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.438      ;
; 2.185 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.477      ;
; 2.189 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.481      ;
; 2.208 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 2.500      ;
; 2.211 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.080      ; 2.503      ;
; 2.280 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.572      ;
; 2.322 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.614      ;
; 2.354 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.646      ;
; 2.356 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.648      ;
; 2.357 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.649      ;
; 2.369 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.661      ;
; 2.413 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.705      ;
; 2.445 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.737      ;
; 2.445 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.737      ;
; 2.445 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.737      ;
; 2.445 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.737      ;
; 2.450 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 2.742      ;
; 2.491 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.783      ;
; 2.494 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.786      ;
; 2.536 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.828      ;
; 2.565 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 2.857      ;
; 2.635 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.928      ;
; 2.635 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.928      ;
; 2.635 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.928      ;
; 2.635 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.928      ;
; 2.732 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 3.024      ;
; 2.747 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.080      ; 3.039      ;
; 2.769 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 3.061      ;
; 2.769 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 3.061      ;
; 2.784 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.080      ; 3.076      ;
; 2.784 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.080      ; 3.076      ;
; 2.784 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.080      ; 3.076      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 308.45 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.242 ; -21.694           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.402 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -20.844                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.242 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.242 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.172      ;
; -2.234 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.164      ;
; -2.234 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.164      ;
; -2.234 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.164      ;
; -2.234 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.164      ;
; -2.111 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.041      ;
; -2.111 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.041      ;
; -2.111 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.041      ;
; -2.111 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.041      ;
; -2.078 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 3.008      ;
; -2.078 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.008      ;
; -2.078 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.008      ;
; -2.078 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.008      ;
; -2.078 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 3.008      ;
; -2.050 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.980      ;
; -2.036 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.966      ;
; -1.931 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.861      ;
; -1.921 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.851      ;
; -1.921 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.851      ;
; -1.921 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.851      ;
; -1.921 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.851      ;
; -1.910 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.840      ;
; -1.910 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.840      ;
; -1.910 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.840      ;
; -1.910 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.840      ;
; -1.903 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.833      ;
; -1.900 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.830      ;
; -1.900 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.830      ;
; -1.900 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.830      ;
; -1.900 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.830      ;
; -1.889 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.819      ;
; -1.884 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.884 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.814      ;
; -1.873 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.803      ;
; -1.857 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.787      ;
; -1.855 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.785      ;
; -1.855 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.785      ;
; -1.855 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.785      ;
; -1.855 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.072     ; 2.785      ;
; -1.853 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.783      ;
; -1.852 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.782      ;
; -1.851 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.781      ;
; -1.826 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.756      ;
; -1.736 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.666      ;
; -1.729 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.659      ;
; -1.726 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.656      ;
; -1.708 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.638      ;
; -1.706 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.636      ;
; -1.704 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.634      ;
; -1.696 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.626      ;
; -1.694 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.624      ;
; -1.674 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.604      ;
; -1.609 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.539      ;
; -1.608 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.538      ;
; -1.598 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.528      ;
; -1.595 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.525      ;
; -1.583 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.513      ;
; -1.582 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.512      ;
; -1.581 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.511      ;
; -1.547 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.477      ;
; -1.531 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.461      ;
; -1.526 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.456      ;
; -1.511 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.441      ;
; -1.509 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.439      ;
; -1.485 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.415      ;
; -1.479 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.409      ;
; -1.471 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.401      ;
; -1.462 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.392      ;
; -1.432 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.362      ;
; -1.400 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.330      ;
; -1.387 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.317      ;
; -1.310 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.240      ;
; -1.308 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.238      ;
; -1.288 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 2.218      ;
; -1.264 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.194      ;
; -1.222 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.152      ;
; -1.218 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 1.000        ; -0.072     ; 2.148      ;
; -1.205 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.135      ;
; -1.173 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 2.103      ;
; -1.164 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 2.094      ;
; -1.018 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 1.948      ;
; -1.009 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 1.000        ; -0.072     ; 1.939      ;
; -0.946 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 1.876      ;
; -0.902 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 1.832      ;
; -0.689 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.619      ;
; -0.684 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.614      ;
; -0.672 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 1.602      ;
; -0.579 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.509      ;
; -0.240 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.072     ; 1.170      ;
; 0.160  ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.072     ; 0.770      ;
; 0.185  ; i2c_master:i2c_master_uut|sda_enable_master ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.072     ; 0.745      ;
; 0.185  ; i2c_master:i2c_master_uut|sda_out           ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.072     ; 0.745      ;
; 0.185  ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.072     ; 0.745      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; i2c_master:i2c_master_uut|sda_enable_master ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|sda_out           ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.669      ;
; 0.465 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.732      ;
; 0.661 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.928      ;
; 0.792 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.059      ;
; 0.920 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.187      ;
; 0.942 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.209      ;
; 0.968 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.235      ;
; 0.987 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.254      ;
; 1.000 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.267      ;
; 1.031 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.298      ;
; 1.105 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.372      ;
; 1.110 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 1.377      ;
; 1.134 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.401      ;
; 1.138 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.405      ;
; 1.191 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.458      ;
; 1.208 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.475      ;
; 1.221 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.488      ;
; 1.223 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.490      ;
; 1.228 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.495      ;
; 1.231 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.498      ;
; 1.254 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.521      ;
; 1.321 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.588      ;
; 1.330 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.597      ;
; 1.360 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.627      ;
; 1.386 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 1.653      ;
; 1.438 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.705      ;
; 1.470 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.737      ;
; 1.471 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 1.738      ;
; 1.491 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.758      ;
; 1.514 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.781      ;
; 1.525 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.792      ;
; 1.526 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.793      ;
; 1.531 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.798      ;
; 1.557 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.824      ;
; 1.561 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.828      ;
; 1.602 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 0.000        ; 0.072      ; 1.869      ;
; 1.603 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.870      ;
; 1.632 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 1.899      ;
; 1.634 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 1.901      ;
; 1.635 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.902      ;
; 1.636 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.903      ;
; 1.638 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.905      ;
; 1.639 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.906      ;
; 1.660 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 1.927      ;
; 1.663 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.930      ;
; 1.674 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.941      ;
; 1.676 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 1.943      ;
; 1.682 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.949      ;
; 1.686 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.953      ;
; 1.721 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 1.988      ;
; 1.748 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.015      ;
; 1.796 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.063      ;
; 1.805 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.072      ;
; 1.810 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 2.077      ;
; 1.824 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 2.091      ;
; 1.869 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 2.136      ;
; 1.874 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.072      ; 2.141      ;
; 1.911 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.178      ;
; 1.923 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.190      ;
; 1.960 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.227      ;
; 1.969 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.236      ;
; 1.972 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 2.239      ;
; 1.977 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.072      ; 2.244      ;
; 2.038 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.305      ;
; 2.075 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.342      ;
; 2.108 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.375      ;
; 2.113 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.380      ;
; 2.117 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.384      ;
; 2.122 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.389      ;
; 2.202 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.469      ;
; 2.223 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.490      ;
; 2.228 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.495      ;
; 2.256 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.523      ;
; 2.256 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.523      ;
; 2.256 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.523      ;
; 2.256 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.523      ;
; 2.259 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.526      ;
; 2.329 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.596      ;
; 2.366 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.633      ;
; 2.430 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.697      ;
; 2.430 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.697      ;
; 2.430 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.697      ;
; 2.430 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.697      ;
; 2.514 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.781      ;
; 2.519 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.072      ; 2.786      ;
; 2.571 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.838      ;
; 2.571 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.838      ;
; 2.576 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.843      ;
; 2.576 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.843      ;
; 2.576 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.072      ; 2.843      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.549 ; -3.935            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.775                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                        ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.549 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.500      ;
; -0.549 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.500      ;
; -0.549 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.500      ;
; -0.549 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.500      ;
; -0.548 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.548 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.548 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.548 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.499      ;
; -0.467 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.467 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.418      ;
; -0.444 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.395      ;
; -0.444 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.395      ;
; -0.444 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.395      ;
; -0.444 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.395      ;
; -0.415 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.366      ;
; -0.414 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.365      ;
; -0.394 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.394 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.345      ;
; -0.378 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.378 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.329      ;
; -0.367 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.361 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.312      ;
; -0.354 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.305      ;
; -0.354 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.305      ;
; -0.354 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.305      ;
; -0.354 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.305      ;
; -0.333 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.284      ;
; -0.329 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.280      ;
; -0.328 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.279      ;
; -0.316 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.267      ;
; -0.314 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.314 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.314 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.314 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.265      ;
; -0.311 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.310 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.261      ;
; -0.290 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.275 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.226      ;
; -0.261 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.212      ;
; -0.260 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.211      ;
; -0.260 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.211      ;
; -0.247 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.229 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.180      ;
; -0.227 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.178      ;
; -0.225 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.176      ;
; -0.216 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.167      ;
; -0.208 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.159      ;
; -0.207 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.158      ;
; -0.206 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.157      ;
; -0.205 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.156      ;
; -0.204 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.155      ;
; -0.198 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.149      ;
; -0.196 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.147      ;
; -0.179 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.130      ;
; -0.174 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.125      ;
; -0.173 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.157 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.108      ;
; -0.156 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.107      ;
; -0.150 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.101      ;
; -0.149 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.100      ;
; -0.146 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.097      ;
; -0.136 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.087      ;
; -0.130 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.081      ;
; -0.123 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.074      ;
; -0.106 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.057      ;
; -0.087 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 1.000        ; -0.036     ; 1.038      ;
; -0.086 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.037      ;
; -0.075 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.026      ;
; -0.068 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 1.019      ;
; -0.050 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 1.001      ;
; -0.040 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.991      ;
; -0.019 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.970      ;
; 0.003  ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.948      ;
; 0.005  ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.946      ;
; 0.017  ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.934      ;
; 0.059  ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.892      ;
; 0.079  ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.872      ;
; 0.099  ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 1.000        ; -0.036     ; 0.852      ;
; 0.130  ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 0.821      ;
; 0.189  ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.762      ;
; 0.194  ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.757      ;
; 0.220  ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.731      ;
; 0.246  ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.705      ;
; 0.391  ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.560      ;
; 0.592  ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 1.000        ; -0.036     ; 0.359      ;
; 0.601  ; i2c_master:i2c_master_uut|sda_enable_master ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; i2c_master:i2c_master_uut|sda_out           ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 1.000        ; -0.036     ; 0.350      ;
; 0.601  ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 1.000        ; -0.036     ; 0.350      ;
+--------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                        ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; i2c_master:i2c_master_uut|sda_enable_master ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|sda_out           ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.204 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.324      ;
; 0.297 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.356 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.405 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.525      ;
; 0.412 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.532      ;
; 0.426 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.546      ;
; 0.449 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.569      ;
; 0.452 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.463 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.583      ;
; 0.491 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.611      ;
; 0.504 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.624      ;
; 0.519 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.523 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.530 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.650      ;
; 0.536 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.657      ;
; 0.542 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.542 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.662      ;
; 0.547 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|busy              ; clk          ; clk         ; 0.000        ; 0.036      ; 0.667      ;
; 0.559 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.679      ;
; 0.585 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.705      ;
; 0.587 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.707      ;
; 0.595 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.715      ;
; 0.623 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.743      ;
; 0.624 ; i2c_master:i2c_master_uut|busy              ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.744      ;
; 0.630 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.750      ;
; 0.634 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.754      ;
; 0.648 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.768      ;
; 0.671 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.671 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.791      ;
; 0.673 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.793      ;
; 0.685 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.805      ;
; 0.694 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.814      ;
; 0.697 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.817      ;
; 0.699 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.819      ;
; 0.702 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|scl               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.822      ;
; 0.703 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.823      ;
; 0.706 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.826      ;
; 0.727 ; i2c_master:i2c_master_uut|state[0]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.847      ;
; 0.730 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.850      ;
; 0.731 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.851      ;
; 0.731 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.851      ;
; 0.737 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.737 ; i2c_master:i2c_master_uut|state[2]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.857      ;
; 0.739 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.859      ;
; 0.746 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.866      ;
; 0.753 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 0.873      ;
; 0.760 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.880      ;
; 0.765 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.885      ;
; 0.771 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.891      ;
; 0.793 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.913      ;
; 0.794 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.914      ;
; 0.802 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.922      ;
; 0.810 ; i2c_master:i2c_master_uut|state[1]          ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.930      ;
; 0.831 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.951      ;
; 0.836 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.956      ;
; 0.839 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_out           ; clk          ; clk         ; 0.000        ; 0.036      ; 0.959      ;
; 0.853 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.973      ;
; 0.856 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.976      ;
; 0.857 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.977      ;
; 0.873 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 0.993      ;
; 0.881 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|sda_enable_master ; clk          ; clk         ; 0.000        ; 0.036      ; 1.001      ;
; 0.895 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.015      ;
; 0.916 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.036      ;
; 0.927 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.047      ;
; 0.928 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.048      ;
; 0.935 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[1]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.055      ;
; 0.936 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[2]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.056      ;
; 0.961 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.081      ;
; 0.987 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.107      ;
; 0.995 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[0]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.115      ;
; 0.998 ; i2c_master:i2c_master_uut|bit_count[1]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.118      ;
; 1.003 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.123      ;
; 1.003 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.123      ;
; 1.003 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.123      ;
; 1.003 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.123      ;
; 1.003 ; i2c_master:i2c_master_uut|scl               ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.123      ;
; 1.024 ; i2c_master:i2c_master_uut|bit_count[0]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.144      ;
; 1.095 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.215      ;
; 1.103 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|state[3]          ; clk          ; clk         ; 0.000        ; 0.036      ; 1.223      ;
; 1.110 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.230      ;
; 1.110 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.230      ;
; 1.110 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[3]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.230      ;
; 1.110 ; i2c_master:i2c_master_uut|state[3]          ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.230      ;
; 1.132 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.252      ;
; 1.132 ; i2c_master:i2c_master_uut|bit_count[2]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.252      ;
; 1.140 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[1]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.260      ;
; 1.140 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[0]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.260      ;
; 1.140 ; i2c_master:i2c_master_uut|bit_count[3]      ; i2c_master:i2c_master_uut|bit_count[2]      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.260      ;
+-------+---------------------------------------------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.567  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.567  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -24.515 ; 0.0   ; 0.0      ; 0.0     ; -20.844             ;
;  clk             ; -24.515 ; 0.000 ; N/A      ; N/A     ; -20.844             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; scl           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_ind[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_ind[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_ind[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_ind[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sda           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sda                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; start                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; state_ind[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; state_ind[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; state_ind[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; scl           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; state_ind[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; state_ind[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; sda           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 222      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 222      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; scl          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; start      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                           ;
+--------------+---------------------------------------------------------------------------------------+
; Output Port  ; Comment                                                                               ;
+--------------+---------------------------------------------------------------------------------------+
; scl          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sda          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; state_ind[3] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+--------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Mar  1 18:22:50 2025
Info: Command: quartus_sta Proyecto_SIMP -c SIMP
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SIMP.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.567
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.567             -24.515 clk 
Info (332146): Worst-case hold slack is 0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.453               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.844 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.242
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.242             -21.694 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -20.844 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.549
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.549              -3.935 clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.775 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 452 megabytes
    Info: Processing ended: Sat Mar  1 18:22:51 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


