===== Simulator configuration =====
BLOCKSIZE:                    16
L1_SIZE:                      1024
L1_ASSOC:                     8
Victim_Cache_SIZE:            0
L2_SIZE:                      8192
L2_ASSOC:                     4
trace_file:                   go_trace.txt
===================================
===== L1 contents =====
set 0: 800470 D  80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  
set 1: 800470 D  80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  
set 2: 800470 D  80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  
set 3: 800470 D  80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  
set 4: 800470 D  80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  
set 5: 80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  800468 D  
set 6: 80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  800468 D  
set 7: 80046f D  80046e D  80046d D  80046c D  80046b D  80046a D  800469 D  800468 D  
===== L2 contents =====
set 0: 80047    80046 D  80045 D  80044 D  
set 1: 80047    80046 D  80045 D  80044 D  
set 2: 80047    80046 D  80045 D  80044 D  
set 3: 80047    80046 D  80045 D  80044 D  
set 4: 80047    80046 D  80045 D  80044 D  
set 5: 80046 D  80045 D  80044 D  80043 D  
set 6: 80046 D  80045 D  80044 D  80043 D  
set 7: 80046 D  80045 D  80044 D  80043 D  
set 8: 80046 D  80045 D  80044 D  80043 D  
set 9: 80046 D  80045 D  80044 D  80043 D  
set 10: 80046 D  80045 D  80044 D  80043 D  
set 11: 80046 D  80045 D  80044 D  80043 D  
set 12: 80046 D  80045 D  80044 D  80043 D  
set 13: 80046 D  80045 D  80044 D  80043 D  
set 14: 80046 D  80045 D  80044 D  80043 D  
set 15: 80046 D  80045 D  80044 D  80043 D  
set 16: 80046 D  80045 D  80044 D  80043 D  
set 17: 80046 D  80045 D  80044 D  80043 D  
set 18: 80046 D  80045 D  80044 D  80043 D  
set 19: 80046 D  80045 D  80044 D  80043 D  
set 20: 80046 D  80045 D  80044 D  80043 D  
set 21: 80046 D  80045 D  80044 D  80043 D  
set 22: 80046 D  80045 D  80044 D  80043 D  
set 23: 80046 D  80045 D  80044 D  80043 D  
set 24: 80046 D  80045 D  80044 D  80043 D  
set 25: 80046 D  80045 D  80044 D  80043 D  
set 26: 80046 D  80045 D  80044 D  80043 D  
set 27: 80046 D  80045 D  80044 D  80043 D  
set 28: 80046 D  80045 D  80044 D  80043 D  
set 29: 80046 D  80045 D  80044 D  80043 D  
set 30: 80046 D  80045 D  80044 D  80043 D  
set 31: 80046 D  80045 D  80044 D  80043 D  
set 32: 80046 D  80045 D  80044 D  80043 D  
set 33: 80046 D  80045 D  80044 D  80043 D  
set 34: 80046 D  80045 D  80044 D  80043 D  
set 35: 80046 D  80045 D  80044 D  80043 D  
set 36: 80046 D  80045 D  80044 D  80043 D  
set 37: 80046 D  80045 D  80044 D  80043 D  
set 38: 80046 D  80045 D  80044 D  80043 D  
set 39: 80046 D  80045 D  80044 D  80043 D  
set 40: 80046 D  80045 D  80044 D  80043 D  
set 41: 80046 D  80045 D  80044 D  80043 D  
set 42: 80046 D  80045 D  80044 D  80043 D  
set 43: 80046 D  80045 D  80044 D  80043 D  
set 44: 80046 D  80045 D  80044 D  80043 D  
set 45: 80046 D  80045 D  80044 D  80043 D  
set 46: 80046 D  80045 D  80044 D  80043 D  
set 47: 80046 D  80045 D  80044 D  80043 D  
set 48: 80046 D  80045 D  80044 D  80043 D  
set 49: 80046 D  80045 D  80044 D  80043 D  
set 50: 80046 D  80045 D  80044 D  80043 D  
set 51: 80046 D  80045 D  80044 D  80043 D  
set 52: 80046 D  80045 D  80044 D  80043 D  
set 53: 80046 D  80045 D  80044 D  80043 D  
set 54: 80046 D  80045 D  80044 D  80043 D  
set 55: 80046 D  80045 D  80044 D  80043 D  
set 56: 80046 D  80045 D  80044 D  80043 D  
set 57: 80046 D  80045 D  80044 D  80043 D  
set 58: 80046 D  80045 D  80044 D  80043 D  
set 59: 80046 D  80045 D  80044 D  80043 D  
set 60: 80046 D  80045 D  80044 D  80043 D  
set 61: 80046 D  80045 D  80044 D  80043 D  
set 62: 80046 D  80045 D  80044 D  80043 D  
set 63: 80046 D  80045 D  80044 D  80043 D  
set 64: 80046 D  80045 D  80044 D  80043 D  
set 65: 80046 D  80045 D  80044 D  80043 D  
set 66: 80046 D  80045 D  80044 D  80043 D  
set 67: 80046 D  80045 D  80044 D  80043 D  
set 68: 80046 D  80045 D  80044 D  80043 D  
set 69: 80046    80045 D  80044 D  80043 D  
set 70: 80046    80045 D  80044 D  80043 D  
set 71: 80046    80045 D  80044 D  80043 D  
set 72: 80046    80045 D  80044 D  80043 D  
set 73: 80046    80045 D  80044 D  80043 D  
set 74: 80046    80045 D  80044 D  80043 D  
set 75: 80046    80045 D  80044 D  80043 D  
set 76: 80046    80045 D  80044 D  80043 D  
set 77: 80046    80045 D  80044 D  80043 D  
set 78: 80046    80045 D  80044 D  80043 D  
set 79: 80046    80045 D  80044 D  80043 D  
set 80: 80046    80045 D  80044 D  80043 D  
set 81: 80046    80045 D  80044 D  80043 D  
set 82: 80046    80045 D  80044 D  80043 D  
set 83: 80046    80045 D  80044 D  80043 D  
set 84: 80046    80045 D  80044 D  80043 D  
set 85: 80046    80045 D  80044 D  80043 D  
set 86: 80046    80045 D  80044 D  80043 D  
set 87: 80046    80045 D  80044 D  80043 D  
set 88: 80046    80045 D  80044 D  80043 D  
set 89: 80046    80045 D  80044 D  80043 D  
set 90: 80046    80045 D  80044 D  80043 D  
set 91: 80046    80045 D  80044 D  80043 D  
set 92: 80046    80045 D  80044 D  80043 D  
set 93: 80046    80045 D  80044 D  80043 D  
set 94: 80046    80045 D  80044 D  80043 D  
set 95: 80046    80045 D  80044 D  80043 D  
set 96: 80046    80045 D  80044 D  80043 D  
set 97: 80046    80045 D  80044 D  80043 D  
set 98: 80046    80045 D  80044 D  80043 D  
set 99: 80046    80045 D  80044 D  80043 D  
set 100: 80046    80045 D  80044 D  80043 D  
set 101: 80046    80045 D  80044 D  80043 D  
set 102: 80046    80045 D  80044 D  80043 D  
set 103: 80046    80045 D  80044 D  80043 D  
set 104: 80046    80045 D  80044 D  80043 D  
set 105: 80046    80045 D  80044 D  80043 D  
set 106: 80046    80045 D  80044 D  80043 D  
set 107: 80046    80045 D  80044 D  80043 D  
set 108: 80046    80045 D  80044 D  80043 D  
set 109: 80046    80045 D  80044 D  80043 D  
set 110: 80046    80045 D  80044 D  80043 D  
set 111: 80046    80045 D  80044 D  80043 D  
set 112: 80046    80045 D  80044 D  80043 D  
set 113: 80046    80045 D  80044 D  80043 D  
set 114: 80046    80045 D  80044 D  80043 D  
set 115: 80046    80045 D  80044 D  80043 D  
set 116: 80046    80045 D  80044 D  80043 D  
set 117: 80046    80045 D  80044 D  80043 D  
set 118: 80046    80045 D  80044 D  80043 D  
set 119: 80046    80045 D  80044 D  80043 D  
set 120: 80046    80045 D  80044 D  80043 D  
set 121: 80046    80045 D  80044 D  80043 D  
set 122: 80046    80045 D  80044 D  80043 D  
set 123: 80046    80045 D  80044 D  80043 D  
set 124: 80046    80045 D  80044 D  80043 D  
set 125: 80046    80045 D  80044 D  80043 D  
set 126: 80046    80045 D  80044 D  80043 D  
set 127: 80046    80045 D  80044 D  80043 D  
====== Simulation results (raw) ======
a. number of L1 reads:                60613
b. number of L1 read misses:          3819
c. number of L1 writes:		     39387
d. number of L1 write misses:         6341
e. L1 miss rate:                      0.1016
f. number of swaps:                   0
g. number of victim cache writeback:  0
h. number of L2 reads:                10160
i. number of L2 read misses:          9847
j. number of L2 writes:               8323
k. number of L2 write misses:         3
l. L2 miss rate:                      0.9692
m. number of L2 writebacks:           7869
n. total memory traffic:              17719
==== Simulation results (performance) ====
1. average access time:         2.7692 ns
