TimeQuest Timing Analyzer report for DE1_Default
Thu Nov 07 21:46:40 2013
Quartus II 32-bit Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'CLOCK_24[0]'
 14. Slow Model Setup: 'AUDIO_DAC:u8|LRCK_1X'
 15. Slow Model Setup: 'LEDR_Driver:u1|Cont[20]'
 16. Slow Model Setup: 'LEDG_Driver:u2|Cont[20]'
 17. Slow Model Setup: 'u3|altpll_component|pll|clk[1]'
 18. Slow Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'
 19. Slow Model Setup: 'CLOCK_27[0]'
 20. Slow Model Setup: 'u3|altpll_component|pll|clk[0]'
 21. Slow Model Hold: 'CLOCK_50'
 22. Slow Model Hold: 'CLOCK_24[0]'
 23. Slow Model Hold: 'CLOCK_27[0]'
 24. Slow Model Hold: 'u3|altpll_component|pll|clk[1]'
 25. Slow Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'
 26. Slow Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 27. Slow Model Hold: 'LEDG_Driver:u2|Cont[20]'
 28. Slow Model Hold: 'LEDR_Driver:u1|Cont[20]'
 29. Slow Model Hold: 'u3|altpll_component|pll|clk[0]'
 30. Slow Model Hold: 'AUDIO_DAC:u8|LRCK_1X'
 31. Slow Model Minimum Pulse Width: 'CLOCK_50'
 32. Slow Model Minimum Pulse Width: 'CLOCK_24[0]'
 33. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 34. Slow Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'
 35. Slow Model Minimum Pulse Width: 'LEDG_Driver:u2|Cont[20]'
 36. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'
 37. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'
 38. Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'
 39. Slow Model Minimum Pulse Width: 'CLOCK_27[0]'
 40. Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast Model Setup Summary
 48. Fast Model Hold Summary
 49. Fast Model Recovery Summary
 50. Fast Model Removal Summary
 51. Fast Model Minimum Pulse Width Summary
 52. Fast Model Setup: 'CLOCK_50'
 53. Fast Model Setup: 'u3|altpll_component|pll|clk[1]'
 54. Fast Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 55. Fast Model Setup: 'CLOCK_24[0]'
 56. Fast Model Setup: 'AUDIO_DAC:u8|LRCK_1X'
 57. Fast Model Setup: 'LEDR_Driver:u1|Cont[20]'
 58. Fast Model Setup: 'LEDG_Driver:u2|Cont[20]'
 59. Fast Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'
 60. Fast Model Setup: 'CLOCK_27[0]'
 61. Fast Model Setup: 'u3|altpll_component|pll|clk[0]'
 62. Fast Model Hold: 'CLOCK_50'
 63. Fast Model Hold: 'CLOCK_24[0]'
 64. Fast Model Hold: 'CLOCK_27[0]'
 65. Fast Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'
 66. Fast Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 67. Fast Model Hold: 'LEDG_Driver:u2|Cont[20]'
 68. Fast Model Hold: 'LEDR_Driver:u1|Cont[20]'
 69. Fast Model Hold: 'u3|altpll_component|pll|clk[0]'
 70. Fast Model Hold: 'u3|altpll_component|pll|clk[1]'
 71. Fast Model Hold: 'AUDIO_DAC:u8|LRCK_1X'
 72. Fast Model Minimum Pulse Width: 'CLOCK_50'
 73. Fast Model Minimum Pulse Width: 'CLOCK_24[0]'
 74. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'
 75. Fast Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'
 76. Fast Model Minimum Pulse Width: 'LEDG_Driver:u2|Cont[20]'
 77. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'
 78. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'
 79. Fast Model Minimum Pulse Width: 'CLOCK_27[0]'
 80. Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'
 81. Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'
 82. Setup Times
 83. Hold Times
 84. Clock to Output Times
 85. Minimum Clock to Output Times
 86. Propagation Delay
 87. Minimum Propagation Delay
 88. Multicorner Timing Analysis Summary
 89. Setup Times
 90. Hold Times
 91. Clock to Output Times
 92. Minimum Clock to Output Times
 93. Progagation Delay
 94. Minimum Progagation Delay
 95. Setup Transfers
 96. Hold Transfers
 97. Report TCCS
 98. Report RSKM
 99. Unconstrained Paths
100. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; DE1_Default                                                     ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                              ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master      ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+
; AUDIO_DAC:u8|LRCK_1X           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { AUDIO_DAC:u8|LRCK_1X }           ;
; AUDIO_DAC:u8|oAUD_BCK          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { AUDIO_DAC:u8|oAUD_BCK }          ;
; CLOCK_24[0]                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_24[0] }                    ;
; CLOCK_27[0]                    ; Base      ; 37.037 ; 27.0 MHz   ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_27[0] }                    ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { CLOCK_50 }                       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { I2C_AV_Config:u7|mI2C_CTRL_CLK } ;
; LEDG_Driver:u2|Cont[20]        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { LEDG_Driver:u2|Cont[20] }        ;
; LEDR_Driver:u1|Cont[20]        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;             ;                                  ; { LEDR_Driver:u1|Cont[20] }        ;
; u3|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; u3|altpll_component|pll|inclk[0] ; { u3|altpll_component|pll|clk[0] } ;
; u3|altpll_component|pll|clk[1] ; Generated ; 55.555 ; 18.0 MHz   ; 0.000 ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; CLOCK_27[0] ; u3|altpll_component|pll|inclk[0] ; { u3|altpll_component|pll|clk[1] } ;
+--------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-------------+----------------------------------+------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                               ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                                  ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
; 62.36 MHz  ; 62.36 MHz       ; u3|altpll_component|pll|clk[0] ;                                                       ;
; 247.71 MHz ; 247.71 MHz      ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;                                                       ;
; 252.27 MHz ; 252.27 MHz      ; CLOCK_50                       ;                                                       ;
; 259.54 MHz ; 259.54 MHz      ; u3|altpll_component|pll|clk[1] ;                                                       ;
; 294.9 MHz  ; 294.9 MHz       ; CLOCK_27[0]                    ;                                                       ;
; 295.16 MHz ; 295.16 MHz      ; CLOCK_24[0]                    ;                                                       ;
; 397.3 MHz  ; 397.3 MHz       ; AUDIO_DAC:u8|LRCK_1X           ;                                                       ;
; 439.17 MHz ; 439.17 MHz      ; LEDR_Driver:u1|Cont[20]        ;                                                       ;
; 457.04 MHz ; 450.05 MHz      ; LEDG_Driver:u2|Cont[20]        ; limit due to high minimum pulse width violation (tch) ;
; 740.19 MHz ; 450.05 MHz      ; AUDIO_DAC:u8|oAUD_BCK          ; limit due to low minimum pulse width violation (tcl)  ;
+------------+-----------------+--------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -3.037 ; -70.909       ;
; CLOCK_50                       ; -2.964 ; -87.912       ;
; CLOCK_24[0]                    ; -2.388 ; -29.529       ;
; AUDIO_DAC:u8|LRCK_1X           ; -1.517 ; -9.102        ;
; LEDR_Driver:u1|Cont[20]        ; -1.277 ; -3.938        ;
; LEDG_Driver:u2|Cont[20]        ; -1.188 ; -3.728        ;
; u3|altpll_component|pll|clk[1] ; -0.355 ; -0.690        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.351 ; -0.804        ;
; CLOCK_27[0]                    ; 2.240  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 23.646 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.667 ; -2.667        ;
; CLOCK_24[0]                    ; -2.504 ; -2.504        ;
; CLOCK_27[0]                    ; -2.487 ; -2.487        ;
; u3|altpll_component|pll|clk[1] ; 0.092  ; 0.000         ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.445  ; 0.000         ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.445  ; 0.000         ;
; LEDG_Driver:u2|Cont[20]        ; 0.445  ; 0.000         ;
; LEDR_Driver:u1|Cont[20]        ; 0.445  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 0.445  ; 0.000         ;
; AUDIO_DAC:u8|LRCK_1X           ; 0.980  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.631 ; -56.621       ;
; CLOCK_24[0]                    ; -1.631 ; -27.293       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.611 ; -48.880       ;
; LEDR_Driver:u1|Cont[20]        ; -0.611 ; -13.442       ;
; LEDG_Driver:u2|Cont[20]        ; -0.611 ; -10.998       ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.611 ; -7.332        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.611 ; -4.888        ;
; u3|altpll_component|pll|clk[0] ; 17.277 ; 0.000         ;
; CLOCK_27[0]                    ; 17.407 ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 26.666 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                               ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.037 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 4.076      ;
; -2.927 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.966      ;
; -2.774 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.812      ;
; -2.536 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.575      ;
; -2.434 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.473      ;
; -2.387 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.425      ;
; -2.310 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.348      ;
; -2.229 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.267      ;
; -2.208 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.246      ;
; -2.007 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.044      ;
; -1.977 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.016      ;
; -1.977 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.016      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.006      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.004      ;
; -1.965 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.004      ;
; -1.947 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.984      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.926 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.965      ;
; -1.889 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.926      ;
; -1.859 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.897      ;
; -1.843 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.881      ;
; -1.808 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.807 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.845      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.795 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.787 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.824      ;
; -1.778 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.817      ;
; -1.778 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.817      ;
; -1.766 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mSetup_ST.00             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.801      ;
; -1.766 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mSetup_ST.01             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.801      ;
; -1.766 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mSetup_ST.10             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.801      ;
; -1.766 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_GO                  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.801      ;
; -1.765 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.804      ;
; -1.765 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]            ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.804      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.763 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.802      ;
; -1.754 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.00             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.789      ;
; -1.754 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.01             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.789      ;
; -1.754 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.10             ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.789      ;
; -1.754 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_GO                  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.003     ; 2.789      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.746 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.785      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.742 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.781      ;
; -1.736 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.774      ;
; -1.734 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.772      ;
+--------+--------------------------------------------------+-------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -2.964 ; Cont[1]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.996      ;
; -2.915 ; Cont[0]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.947      ;
; -2.884 ; Cont[1]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.916      ;
; -2.839 ; Cont[2]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.871      ;
; -2.835 ; Cont[0]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.867      ;
; -2.804 ; Cont[1]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.836      ;
; -2.804 ; Cont[3]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.836      ;
; -2.759 ; Cont[2]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.791      ;
; -2.755 ; Cont[0]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.787      ;
; -2.724 ; Cont[1]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.756      ;
; -2.724 ; Cont[4]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.756      ;
; -2.724 ; Cont[3]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.756      ;
; -2.679 ; Cont[2]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.711      ;
; -2.675 ; Cont[0]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.707      ;
; -2.644 ; Cont[1]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.676      ;
; -2.644 ; Cont[4]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.676      ;
; -2.644 ; Cont[3]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.676      ;
; -2.606 ; Cont[5]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.638      ;
; -2.599 ; Cont[2]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.631      ;
; -2.595 ; Cont[0]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.627      ;
; -2.564 ; Cont[1]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.596      ;
; -2.564 ; Cont[4]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.596      ;
; -2.564 ; Cont[3]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.596      ;
; -2.526 ; Cont[5]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.558      ;
; -2.519 ; Cont[2]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.551      ;
; -2.515 ; Cont[0]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.547      ;
; -2.484 ; Cont[4]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.516      ;
; -2.484 ; Cont[3]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.516      ;
; -2.469 ; Cont[6]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.501      ;
; -2.446 ; Cont[5]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.478      ;
; -2.439 ; Cont[2]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.471      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.425 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.463      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.412 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.450      ;
; -2.404 ; Cont[4]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.436      ;
; -2.404 ; Cont[3]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.436      ;
; -2.390 ; Cont[1]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.422      ;
; -2.389 ; Cont[6]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.421      ;
; -2.366 ; Cont[5]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.398      ;
; -2.345 ; Cont[7]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.377      ;
; -2.341 ; Cont[0]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.373      ;
; -2.324 ; Cont[4]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.356      ;
; -2.310 ; Cont[1]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.342      ;
; -2.310 ; Cont[8]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.342      ;
; -2.309 ; Cont[6]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.341      ;
; -2.286 ; Cont[5]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.318      ;
; -2.265 ; Cont[7]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.297      ;
; -2.265 ; Cont[2]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.297      ;
; -2.264 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.301      ;
; -2.264 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.301      ;
; -2.264 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.301      ;
; -2.264 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.301      ;
; -2.264 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.301      ;
; -2.261 ; Cont[0]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.293      ;
; -2.251 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.288      ;
; -2.251 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.288      ;
; -2.251 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.288      ;
; -2.251 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.288      ;
; -2.251 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.288      ;
; -2.230 ; Cont[1]                           ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.262      ;
; -2.230 ; Cont[8]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.262      ;
; -2.230 ; Cont[3]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.262      ;
; -2.229 ; Cont[6]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.261      ;
; -2.206 ; Cont[5]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.238      ;
; -2.185 ; Cont[9]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.217      ;
; -2.185 ; Cont[7]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.217      ;
; -2.185 ; Cont[2]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.217      ;
; -2.181 ; Cont[0]                           ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.213      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.171 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 3.210      ;
; -2.150 ; Cont[1]                           ; Cont[18]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.182      ;
; -2.150 ; Cont[10]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 3.182      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_24[0]'                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.388 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.427      ;
; -2.353 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.392      ;
; -2.308 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.347      ;
; -2.279 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.318      ;
; -2.273 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.312      ;
; -2.199 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.238      ;
; -2.142 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.181      ;
; -2.134 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.173      ;
; -2.099 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.138      ;
; -2.062 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.101      ;
; -2.054 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.093      ;
; -2.025 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.064      ;
; -2.019 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.058      ;
; -2.018 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.057      ;
; -1.983 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.022      ;
; -1.974 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 3.013      ;
; -1.945 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.984      ;
; -1.939 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.978      ;
; -1.938 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.977      ;
; -1.903 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.942      ;
; -1.894 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.933      ;
; -1.888 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.927      ;
; -1.865 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.904      ;
; -1.859 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.898      ;
; -1.858 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.897      ;
; -1.823 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.862      ;
; -1.814 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.853      ;
; -1.808 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.847      ;
; -1.785 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.824      ;
; -1.779 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.818      ;
; -1.778 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.817      ;
; -1.764 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.803      ;
; -1.743 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.782      ;
; -1.734 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.773      ;
; -1.729 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.768      ;
; -1.728 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.767      ;
; -1.705 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.744      ;
; -1.703 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.742      ;
; -1.699 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.738      ;
; -1.684 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.723      ;
; -1.654 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.693      ;
; -1.649 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.688      ;
; -1.648 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.687      ;
; -1.625 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.664      ;
; -1.623 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.662      ;
; -1.623 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.662      ;
; -1.619 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.658      ;
; -1.604 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.643      ;
; -1.604 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.643      ;
; -1.574 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.613      ;
; -1.569 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.608      ;
; -1.569 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.608      ;
; -1.568 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.607      ;
; -1.562 ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.601      ;
; -1.545 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.584      ;
; -1.543 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.582      ;
; -1.539 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.578      ;
; -1.524 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.563      ;
; -1.524 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.563      ;
; -1.489 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.528      ;
; -1.489 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.528      ;
; -1.488 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.527      ;
; -1.482 ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.521      ;
; -1.465 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.504      ;
; -1.449 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.488      ;
; -1.444 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.483      ;
; -1.444 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.483      ;
; -1.414 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.452      ;
; -1.409 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.448      ;
; -1.409 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.448      ;
; -1.408 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.447      ;
; -1.379 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.417      ;
; -1.374 ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.412      ;
; -1.369 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.408      ;
; -1.369 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.408      ;
; -1.364 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.403      ;
; -1.364 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.403      ;
; -1.334 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.372      ;
; -1.329 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.368      ;
; -1.329 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.368      ;
; -1.328 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.367      ;
; -1.308 ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.347      ;
; -1.305 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.343      ;
; -1.299 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.337      ;
; -1.297 ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.335      ;
; -1.294 ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.332      ;
; -1.289 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.328      ;
; -1.289 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.328      ;
; -1.284 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.323      ;
; -1.284 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.323      ;
; -1.254 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.292      ;
; -1.249 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.288      ;
; -1.249 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.288      ;
; -1.228 ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.267      ;
; -1.225 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.263      ;
; -1.222 ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.260      ;
; -1.219 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.257      ;
; -1.217 ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 2.255      ;
; -1.209 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.248      ;
; -1.209 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.001      ; 2.248      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.517 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.555      ;
; -1.458 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.496      ;
; -1.458 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.496      ;
; -1.270 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.308      ;
; -1.270 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.308      ;
; -1.270 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.308      ;
; -1.270 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.308      ;
; -1.270 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.308      ;
; -1.270 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.308      ;
; -1.131 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.169      ;
; -1.127 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -1.127 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.165      ;
; -0.999 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.037      ;
; -0.999 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 2.037      ;
; -0.799 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.837      ;
; -0.799 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.837      ;
; -0.799 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.837      ;
; -0.799 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.837      ;
; -0.799 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.837      ;
; -0.799 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.837      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LEDR_Driver:u1|Cont[20]'                                                                                                           ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.277 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.315      ;
; -1.127 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.165      ;
; -1.084 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.122      ;
; -1.056 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.094      ;
; -1.051 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 2.089      ;
; -0.869 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.907      ;
; -0.763 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.801      ;
; -0.750 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.788      ;
; -0.713 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.751      ;
; -0.706 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.744      ;
; -0.513 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.551      ;
; -0.298 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.336      ;
; -0.274 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.312      ;
; -0.271 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.309      ;
; -0.270 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.308      ;
; -0.269 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.307      ;
; -0.268 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.306      ;
; -0.268 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.306      ;
; -0.267 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.305      ;
; -0.266 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.304      ;
; -0.265 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.303      ;
; -0.248 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.286      ;
; -0.247 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.285      ;
; -0.245 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.283      ;
; -0.245 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.283      ;
; -0.242 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.280      ;
; -0.236 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.274      ;
; -0.219 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.257      ;
; -0.119 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.157      ;
; -0.119 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.157      ;
; -0.107 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.145      ;
; -0.056 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.094      ;
; -0.051 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.089      ;
; -0.045 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 1.083      ;
; 0.046  ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.992      ;
; 0.046  ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.992      ;
; 0.046  ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.992      ;
; 0.047  ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.991      ;
; 0.054  ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.984      ;
; 0.057  ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.981      ;
; 0.111  ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.927      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'LEDG_Driver:u2|Cont[20]'                                                                                                           ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; -1.188 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 2.226      ;
; -1.172 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 2.210      ;
; -1.087 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 2.125      ;
; -1.015 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 2.053      ;
; -0.892 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.930      ;
; -0.815 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.853      ;
; -0.751 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.789      ;
; -0.621 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.659      ;
; -0.492 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.530      ;
; -0.462 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.500      ;
; -0.421 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.459      ;
; -0.324 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.362      ;
; -0.311 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.349      ;
; -0.295 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.333      ;
; -0.262 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.300      ;
; -0.261 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.299      ;
; -0.248 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.286      ;
; -0.218 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.256      ;
; -0.213 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.251      ;
; -0.122 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.160      ;
; -0.120 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.158      ;
; -0.099 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.137      ;
; -0.096 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.134      ;
; -0.095 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.133      ;
; -0.092 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.130      ;
; -0.090 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.128      ;
; -0.083 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.121      ;
; -0.072 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.110      ;
; -0.055 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 1.093      ;
; 0.098  ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.940      ;
; 0.104  ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.934      ;
; 0.113  ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.925      ;
; 0.114  ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.924      ;
+--------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.355 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.056      ; 0.731      ;
; -0.355 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.056      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; -0.335 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; 0.076      ; 0.731      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.702 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.891      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.758 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.835      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 51.930 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.663      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.091 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.502      ;
; 52.434 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.159      ;
; 52.490 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.103      ;
; 52.662 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.931      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.775 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.818      ;
; 52.823 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.770      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 52.958 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.635      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.124 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.469      ;
; 53.507 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.086      ;
; 53.690 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.903      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.747 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.846      ;
; 53.856 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.737      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 53.913 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.680      ;
; 54.270 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.323      ;
; 54.285 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.308      ;
; 54.288 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.305      ;
; 54.290 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.303      ;
; 54.327 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.266      ;
; 54.330 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.263      ;
; 54.331 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.262      ;
; 54.677 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.916      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.351 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.389      ;
; -0.346 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.384      ;
; -0.238 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.276      ;
; -0.107 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 1.145      ;
; 0.105  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.933      ;
; 0.106  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.932      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_27[0]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 2.240  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 2.834      ; 0.910      ;
; 2.240  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 2.834      ; 0.910      ;
; 33.646 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.427      ;
; 33.685 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.388      ;
; 33.726 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.347      ;
; 33.759 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.314      ;
; 33.765 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.308      ;
; 33.839 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.234      ;
; 33.892 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.181      ;
; 33.900 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.173      ;
; 33.939 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.134      ;
; 33.972 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.101      ;
; 33.980 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.093      ;
; 34.013 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.060      ;
; 34.016 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.057      ;
; 34.019 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.054      ;
; 34.051 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.022      ;
; 34.060 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 3.013      ;
; 34.093 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.980      ;
; 34.096 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.977      ;
; 34.099 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.974      ;
; 34.131 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.942      ;
; 34.140 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.933      ;
; 34.146 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.927      ;
; 34.173 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.900      ;
; 34.176 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.897      ;
; 34.179 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.894      ;
; 34.211 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.862      ;
; 34.220 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.853      ;
; 34.226 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.847      ;
; 34.253 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.820      ;
; 34.256 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.817      ;
; 34.259 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.814      ;
; 34.270 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.803      ;
; 34.291 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.782      ;
; 34.300 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.773      ;
; 34.305 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.768      ;
; 34.306 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.767      ;
; 34.331 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.742      ;
; 34.333 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.740      ;
; 34.339 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.734      ;
; 34.350 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.723      ;
; 34.380 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.693      ;
; 34.385 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.688      ;
; 34.386 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.687      ;
; 34.411 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.662      ;
; 34.411 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.662      ;
; 34.413 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.660      ;
; 34.419 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.654      ;
; 34.430 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.643      ;
; 34.430 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.643      ;
; 34.460 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.613      ;
; 34.465 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.608      ;
; 34.465 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.608      ;
; 34.466 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.607      ;
; 34.472 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.601      ;
; 34.491 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.582      ;
; 34.493 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.580      ;
; 34.499 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.574      ;
; 34.510 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.563      ;
; 34.510 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.563      ;
; 34.545 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.528      ;
; 34.545 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.528      ;
; 34.546 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.527      ;
; 34.552 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.521      ;
; 34.573 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.500      ;
; 34.585 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.488      ;
; 34.590 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.483      ;
; 34.590 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.483      ;
; 34.623 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.452      ;
; 34.625 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.448      ;
; 34.625 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.448      ;
; 34.626 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.447      ;
; 34.662 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.413      ;
; 34.663 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.412      ;
; 34.665 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.408      ;
; 34.665 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.408      ;
; 34.670 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.403      ;
; 34.670 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.403      ;
; 34.703 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.372      ;
; 34.705 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.368      ;
; 34.705 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.368      ;
; 34.706 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.367      ;
; 34.726 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.347      ;
; 34.736 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.339      ;
; 34.740 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.335      ;
; 34.742 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.333      ;
; 34.743 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.332      ;
; 34.745 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.328      ;
; 34.745 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.328      ;
; 34.750 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.323      ;
; 34.750 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.323      ;
; 34.783 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.292      ;
; 34.785 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.288      ;
; 34.785 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.288      ;
; 34.806 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 2.267      ;
; 34.815 ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.260      ;
; 34.816 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.259      ;
; 34.820 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.255      ;
; 34.822 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 2.253      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.646 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 16.094     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.772 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.968     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.796 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.944     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.943 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.786     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.978 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.762     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 23.981 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.759     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.069 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.660     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.093 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.636     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.110 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.098      ; 15.630     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.150 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.081      ; 15.573     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.173 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.091      ; 15.560     ;
; 24.275 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.087      ; 15.454     ;
+--------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.667 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 2.835      ; 0.731      ;
; -2.167 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 2.835      ; 0.731      ;
; 0.445  ; Cont[0]                           ; Cont[0]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620  ; Cont[27]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.629  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.915      ;
; 0.871  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 1.156      ;
; 0.960  ; Cont[0]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.960  ; Cont[14]                          ; Cont[14]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.246      ;
; 0.964  ; Cont[2]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Cont[5]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Cont[7]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; Cont[9]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.967  ; Cont[15]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.967  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.253      ;
; 0.968  ; Cont[16]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; Cont[23]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.968  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; Cont[11]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[12]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[13]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[18]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; Cont[21]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.255      ;
; 0.976  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977  ; Cont[25]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 1.007  ; Cont[6]                           ; Cont[6]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.007  ; Cont[22]                          ; Cont[22]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.007  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; Cont[3]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[4]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[8]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[10]                          ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[17]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[19]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; Cont[20]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.010  ; Cont[1]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.296      ;
; 1.011  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.297      ;
; 1.012  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.298      ;
; 1.016  ; Cont[24]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016  ; Cont[26]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.392  ; Cont[0]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.392  ; Cont[14]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.678      ;
; 1.396  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Cont[2]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Cont[7]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; Cont[9]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.682      ;
; 1.399  ; Cont[15]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.399  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.685      ;
; 1.400  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; Cont[16]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.400  ; Cont[23]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.686      ;
; 1.401  ; Cont[11]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; Cont[12]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; Cont[18]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.687      ;
; 1.408  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409  ; Cont[25]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.440  ; Cont[6]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.440  ; Cont[22]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; Cont[4]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[8]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[10]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[17]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[20]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[3]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[19]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; Cont[1]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.727      ;
; 1.444  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.730      ;
; 1.445  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.731      ;
; 1.449  ; Cont[26]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449  ; Cont[24]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.472  ; Cont[0]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.472  ; Cont[14]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.758      ;
; 1.476  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Cont[7]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Cont[9]                           ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; Cont[2]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.762      ;
; 1.479  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.479  ; Cont[15]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.765      ;
; 1.480  ; Cont[16]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.480  ; Cont[23]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.766      ;
; 1.481  ; Cont[11]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.481  ; Cont[18]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.767      ;
; 1.488  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.774      ;
; 1.489  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.489  ; Cont[25]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.775      ;
; 1.497  ; Cont[5]                           ; Cont[6]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.783      ;
; 1.502  ; Cont[21]                          ; Cont[22]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.788      ;
; 1.507  ; Cont[13]                          ; Cont[14]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.006     ; 1.787      ;
; 1.520  ; Cont[6]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.520  ; Cont[22]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; Cont[8]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; Cont[10]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; Cont[17]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 1.807      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_24[0]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.504 ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0] ; 0.000        ; 2.851      ; 0.910      ;
; -2.004 ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0] ; -0.500       ; 2.851      ; 0.910      ;
; 0.445  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[0]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.960  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.963  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.964  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[2]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.965  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[1]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.968  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDG_Driver:u2|Cont[18] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.998  ; LEDG_Driver:u2|Cont[19] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.284      ;
; 1.001  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[1]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.007  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.392  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.395  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.681      ;
; 1.396  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.397  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[2]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.683      ;
; 1.400  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.401  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.431  ; LEDG_Driver:u2|Cont[19] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.432  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[2]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.440  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.472  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.475  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.761      ;
; 1.476  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.480  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.481  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.481  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.497  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.783      ;
; 1.500  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 1.787      ;
; 1.502  ; LEDG_Driver:u2|Cont[18] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.520  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.552  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.555  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.841      ;
; 1.556  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.560  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.561  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 1.848      ;
; 1.561  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.847      ;
; 1.571  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.857      ;
; 1.577  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.863      ;
; 1.580  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 1.867      ;
; 1.582  ; LEDG_Driver:u2|Cont[18] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.600  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.606  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.892      ;
; 1.615  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.632  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.918      ;
; 1.635  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.921      ;
; 1.636  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.636  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.640  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.641  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 1.928      ;
; 1.641  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 1.928      ;
; 1.651  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.937      ;
; 1.657  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.660  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 1.947      ;
; 1.680  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.681  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.681  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.686  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.972      ;
; 1.695  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.695  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.712  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 1.998      ;
; 1.715  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.001      ;
; 1.716  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.002      ;
; 1.720  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.006      ;
; 1.721  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 2.008      ;
; 1.721  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 2.008      ;
; 1.731  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.017      ;
; 1.735  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.737  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.023      ;
; 1.740  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.001      ; 2.027      ;
; 1.760  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.046      ;
; 1.761  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 2.047      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_27[0]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -2.487 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 2.834      ; 0.910      ;
; -2.487 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 2.834      ; 0.910      ;
; 0.445  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[0]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.960  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.960  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.961  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.247      ;
; 0.963  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.249      ;
; 0.964  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.964  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.250      ;
; 0.968  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.969  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.969  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.998  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.284      ;
; 1.001  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.287      ;
; 1.007  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.293      ;
; 1.008  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.008  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.294      ;
; 1.392  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.393  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.395  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.681      ;
; 1.396  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.396  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.682      ;
; 1.400  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.401  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.401  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.687      ;
; 1.431  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.717      ;
; 1.432  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.718      ;
; 1.440  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.726      ;
; 1.441  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.441  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.472  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.758      ;
; 1.475  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.761      ;
; 1.476  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.476  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.762      ;
; 1.480  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.481  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.481  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.767      ;
; 1.493  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.779      ;
; 1.502  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.503  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 1.787      ;
; 1.520  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.806      ;
; 1.521  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.521  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.807      ;
; 1.552  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.838      ;
; 1.555  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.841      ;
; 1.556  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.556  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.842      ;
; 1.560  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.561  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.847      ;
; 1.564  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 1.848      ;
; 1.567  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.573  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.859      ;
; 1.582  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.868      ;
; 1.583  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 1.867      ;
; 1.600  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.886      ;
; 1.601  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.601  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.887      ;
; 1.606  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.892      ;
; 1.615  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.901      ;
; 1.632  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.918      ;
; 1.635  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.921      ;
; 1.636  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.636  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.922      ;
; 1.640  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.644  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 1.928      ;
; 1.644  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 1.928      ;
; 1.647  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.653  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.939      ;
; 1.663  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 1.947      ;
; 1.680  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.966      ;
; 1.681  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.681  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.967      ;
; 1.686  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.972      ;
; 1.695  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.695  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.981      ;
; 1.712  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 1.998      ;
; 1.715  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.001      ;
; 1.716  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.002      ;
; 1.720  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.006      ;
; 1.724  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 2.008      ;
; 1.724  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 2.008      ;
; 1.727  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.733  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.019      ;
; 1.735  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.743  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 2.027      ;
; 1.760  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.046      ;
; 1.761  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 2.047      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.092 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.092 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.076      ; 0.731      ;
; 0.112 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.056      ; 0.731      ;
; 0.112 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.056      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.731      ;
; 0.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.913      ;
; 0.628 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.914      ;
; 0.629 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.916      ;
; 0.968 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.254      ;
; 0.975 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.263      ;
; 0.980 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.266      ;
; 1.017 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.303      ;
; 1.019 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.306      ;
; 1.022 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.308      ;
; 1.025 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.312      ;
; 1.030 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.316      ;
; 1.037 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.323      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.394 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.680      ;
; 1.407 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.694      ;
; 1.451 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.737      ;
; 1.452 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.738      ;
; 1.453 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.739      ;
; 1.458 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.744      ;
; 1.459 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.745      ;
; 1.463 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.749      ;
; 1.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.774      ;
; 1.501 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.787      ;
; 1.532 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.538 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.824      ;
; 1.539 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.825      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.560 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.846      ;
; 1.567 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.853      ;
; 1.581 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.867      ;
; 1.617 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.903      ;
; 1.618 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.904      ;
; 1.619 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.627 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.913      ;
; 1.647 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.933      ;
; 1.661 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.947      ;
; 1.698 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.984      ;
; 1.706 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.992      ;
; 1.707 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.993      ;
; 1.741 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.027      ;
; 1.778 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.064      ;
; 1.786 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.072      ;
; 1.787 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.073      ;
; 1.800 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.086      ;
; 1.821 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.107      ;
; 1.866 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.152      ;
; 1.867 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.153      ;
; 1.901 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.187      ;
; 1.946 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.232      ;
; 1.947 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.233      ;
; 2.026 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.312      ;
; 2.027 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.313      ;
; 2.106 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.392      ;
; 2.183 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.469      ;
; 2.183 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.469      ;
; 2.183 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.469      ;
; 2.183 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.469      ;
; 2.183 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.469      ;
; 2.183 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.469      ;
; 2.349 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.635      ;
; 2.349 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.635      ;
; 2.349 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.635      ;
; 2.349 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.635      ;
; 2.349 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.635      ;
; 2.484 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.770      ;
; 2.532 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.818      ;
; 2.532 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.818      ;
; 2.532 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.818      ;
; 2.532 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.818      ;
; 2.645 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.931      ;
; 2.817 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.103      ;
; 2.873 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.159      ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.731      ;
; 0.646 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.932      ;
; 0.647 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.933      ;
; 0.859 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.145      ;
; 0.990 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.276      ;
; 1.098 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.384      ;
; 1.103 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 1.389      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.621 ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.907      ;
; 0.635 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.921      ;
; 0.635 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.921      ;
; 0.643 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.929      ;
; 0.674 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.960      ;
; 0.680 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.966      ;
; 0.681 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.967      ;
; 0.681 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.967      ;
; 0.683 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.969      ;
; 0.684 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.970      ;
; 0.686 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.972      ;
; 0.688 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.974      ;
; 0.689 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.975      ;
; 0.815 ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.100      ;
; 0.864 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.151      ;
; 0.864 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.151      ;
; 0.874 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.160      ;
; 0.877 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.163      ;
; 0.881 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.167      ;
; 0.885 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.171      ;
; 0.885 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.171      ;
; 0.886 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.172      ;
; 0.886 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.172      ;
; 0.888 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.174      ;
; 0.897 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.183      ;
; 0.942 ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.227      ;
; 0.967 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.253      ;
; 0.992 ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.277      ;
; 0.995 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.281      ;
; 0.995 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.281      ;
; 0.995 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.281      ;
; 0.996 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.282      ;
; 1.000 ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.285      ;
; 1.001 ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.286      ;
; 1.001 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.287      ;
; 1.002 ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.287      ;
; 1.004 ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.289      ;
; 1.004 ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.289      ;
; 1.004 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.290      ;
; 1.010 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.297      ;
; 1.010 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.297      ;
; 1.025 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.311      ;
; 1.026 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.312      ;
; 1.028 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.314      ;
; 1.030 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.316      ;
; 1.032 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.318      ;
; 1.053 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.339      ;
; 1.055 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.341      ;
; 1.058 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.344      ;
; 1.061 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.347      ;
; 1.064 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.350      ;
; 1.065 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.351      ;
; 1.099 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.385      ;
; 1.108 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.395      ;
; 1.109 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.395      ;
; 1.114 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.400      ;
; 1.115 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.401      ;
; 1.117 ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.401      ;
; 1.117 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.403      ;
; 1.118 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.404      ;
; 1.120 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.406      ;
; 1.121 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.407      ;
; 1.163 ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.447      ;
; 1.186 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.472      ;
; 1.207 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.494      ;
; 1.217 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.504      ;
; 1.222 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.509      ;
; 1.232 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.518      ;
; 1.251 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.538      ;
; 1.257 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.543      ;
; 1.263 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.549      ;
; 1.263 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.549      ;
; 1.276 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.561      ;
; 1.290 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.577      ;
; 1.290 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.577      ;
; 1.290 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.577      ;
; 1.290 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.577      ;
; 1.290 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.577      ;
; 1.290 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.577      ;
; 1.358 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.644      ;
; 1.360 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.646      ;
; 1.373 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.659      ;
; 1.402 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.688      ;
; 1.402 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.688      ;
; 1.458 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.744      ;
; 1.485 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.771      ;
; 1.494 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.780      ;
; 1.520 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.809      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LEDG_Driver:u2|Cont[20]'                                                                                                           ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.445 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.731      ;
; 0.638 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.924      ;
; 0.639 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.925      ;
; 0.648 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.934      ;
; 0.654 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.940      ;
; 0.807 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.093      ;
; 0.824 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.110      ;
; 0.835 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.121      ;
; 0.842 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.128      ;
; 0.844 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.130      ;
; 0.847 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.133      ;
; 0.848 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.134      ;
; 0.851 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.137      ;
; 0.872 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.158      ;
; 0.874 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.160      ;
; 0.965 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.251      ;
; 0.970 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.256      ;
; 1.000 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.286      ;
; 1.013 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.299      ;
; 1.014 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.300      ;
; 1.047 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.333      ;
; 1.063 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.349      ;
; 1.076 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.362      ;
; 1.173 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.459      ;
; 1.214 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.500      ;
; 1.244 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.530      ;
; 1.373 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.659      ;
; 1.503 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.789      ;
; 1.567 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.853      ;
; 1.644 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.930      ;
; 1.698 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 1.984      ;
; 1.767 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 2.053      ;
; 1.839 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 2.125      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'LEDR_Driver:u1|Cont[20]'                                                                                                           ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.445 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.731      ;
; 0.641 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.927      ;
; 0.695 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.981      ;
; 0.698 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.984      ;
; 0.705 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.991      ;
; 0.706 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.992      ;
; 0.706 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.992      ;
; 0.706 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.992      ;
; 0.797 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.083      ;
; 0.803 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.089      ;
; 0.808 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.094      ;
; 0.859 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.145      ;
; 0.871 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.157      ;
; 0.871 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.157      ;
; 0.971 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.257      ;
; 0.988 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.274      ;
; 0.994 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.280      ;
; 0.997 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.283      ;
; 0.997 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.283      ;
; 0.999 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.285      ;
; 1.000 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.286      ;
; 1.017 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.303      ;
; 1.018 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.306      ;
; 1.020 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.309      ;
; 1.026 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.312      ;
; 1.050 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.336      ;
; 1.265 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.551      ;
; 1.458 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.744      ;
; 1.465 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.751      ;
; 1.502 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.788      ;
; 1.515 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.801      ;
; 1.621 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 1.907      ;
; 1.803 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.089      ;
; 1.808 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.094      ;
; 1.836 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.122      ;
; 1.879 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 2.165      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.445 ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.611 ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[0]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.897      ;
; 0.612 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.898      ;
; 0.614 ; VGA_Controller:u4|oAddress[0]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.900      ;
; 0.619 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.619 ; VGA_OSD_RAM:u6|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.905      ;
; 0.629 ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[1]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.629 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.637 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.644 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.777 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.063      ;
; 0.883 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.169      ;
; 0.894 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_X[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.180      ;
; 0.914 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_Y[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.200      ;
; 0.919 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.205      ;
; 0.950 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.236      ;
; 0.966 ; VGA_OSD_RAM:u6|oBlue[9]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.969 ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.255      ;
; 0.975 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.978 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.264      ;
; 0.982 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.268      ;
; 0.992 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.992 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.278      ;
; 0.999 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.285      ;
; 1.018 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.026 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.312      ;
; 1.030 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.316      ;
; 1.031 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.317      ;
; 1.045 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.331      ;
; 1.049 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.335      ;
; 1.050 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.336      ;
; 1.102 ; VGA_OSD_RAM:u6|ADDR_dd[1]                                                                                                             ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.388      ;
; 1.168 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|oCoord_Y[7]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.191 ; VGA_Controller:u4|oCoord_X[9]                                                                                                         ; VGA_Pattern:u5|oGreen[6]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.481      ;
; 1.193 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|oCoord_Y[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.479      ;
; 1.198 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|oCoord_X[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.484      ;
; 1.198 ; VGA_Controller:u4|oAddress[1]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.010      ; 1.494      ;
; 1.212 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.498      ;
; 1.214 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.500      ;
; 1.218 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|oCoord_Y[8]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.504      ;
; 1.231 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.517      ;
; 1.232 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.518      ;
; 1.241 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.527      ;
; 1.253 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|oCoord_X[7]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.539      ;
; 1.253 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|oCoord_X[8]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.539      ;
; 1.254 ; VGA_Controller:u4|oCoord_Y[6]                                                                                                         ; VGA_Pattern:u5|oBlue[9]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.546      ;
; 1.255 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|oVGA_H_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.256 ; VGA_Pattern:u5|oRed[8]                                                                                                                ; VGA_Controller:u4|Cur_Color_R[8]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.539      ;
; 1.257 ; VGA_Pattern:u5|oRed[7]                                                                                                                ; VGA_Controller:u4|Cur_Color_R[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.540      ;
; 1.262 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_X[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.548      ;
; 1.263 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.549      ;
; 1.266 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.552      ;
; 1.270 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.556      ;
; 1.276 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.562      ;
; 1.290 ; VGA_Pattern:u5|oBlue[9]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 1.573      ;
; 1.293 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_X[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.579      ;
; 1.293 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_X[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.582      ;
; 1.309 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|oCoord_X[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.595      ;
; 1.309 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_X[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.598      ;
; 1.328 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_X[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.617      ;
; 1.328 ; VGA_Controller:u4|oCoord_X[6]                                                                                                         ; VGA_Pattern:u5|oGreen[7]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.618      ;
; 1.338 ; VGA_Controller:u4|oCoord_Y[9]                                                                                                         ; VGA_Pattern:u5|oRed[9]                                                                                                                    ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.630      ;
; 1.369 ; VGA_Controller:u4|oCoord_Y[8]                                                                                                         ; VGA_Pattern:u5|oRed[8]                                                                                                                    ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.661      ;
; 1.384 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|oVGA_H_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.670      ;
; 1.407 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.410 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.696      ;
; 1.412 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.698      ;
; 1.414 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.700      ;
; 1.424 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.424 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.710      ;
; 1.429 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.715      ;
; 1.443 ; VGA_Controller:u4|oCoord_X[6]                                                                                                         ; VGA_Controller:u4|oAddress[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.732      ;
; 1.451 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_G[7]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.718      ;
; 1.451 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.737      ;
; 1.454 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[8]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.721      ;
; 1.457 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[7]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.724      ;
; 1.458 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_G[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.725      ;
; 1.459 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.745      ;
; 1.463 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.749      ;
; 1.464 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_R[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.731      ;
; 1.464 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.465 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.732      ;
; 1.466 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_G[8]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.733      ;
; 1.467 ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                               ; VGA_Controller:u4|Cur_Color_G[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.019     ; 1.734      ;
; 1.478 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.764      ;
; 1.482 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.768      ;
; 1.483 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.769      ;
; 1.487 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.490 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_Y[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.490 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.776      ;
; 1.492 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.778      ;
; 1.494 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.780      ;
; 1.497 ; VGA_Controller:u4|oCoord_X[5]                                                                                                         ; VGA_Pattern:u5|oGreen[6]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.787      ;
; 1.500 ; VGA_Controller:u4|oCoord_Y[8]                                                                                                         ; VGA_Pattern:u5|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.006      ; 1.792      ;
; 1.503 ; VGA_Controller:u4|oCoord_X[4]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.792      ;
; 1.504 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.790      ;
; 1.504 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.790      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.980 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.266      ;
; 0.986 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.272      ;
; 1.022 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.308      ;
; 1.036 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.322      ;
; 1.039 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.325      ;
; 1.261 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.547      ;
; 1.418 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.704      ;
; 1.469 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.755      ;
; 1.469 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.755      ;
; 1.513 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.799      ;
; 1.549 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.835      ;
; 1.551 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.837      ;
; 1.551 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.837      ;
; 1.551 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.837      ;
; 1.551 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.837      ;
; 1.551 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.837      ;
; 1.593 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.879      ;
; 1.643 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.929      ;
; 1.673 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.959      ;
; 1.693 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.979      ;
; 1.723 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.009      ;
; 1.723 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.009      ;
; 1.751 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.037      ;
; 1.751 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.037      ;
; 1.751 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.037      ;
; 1.751 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.037      ;
; 1.773 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.059      ;
; 1.803 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.089      ;
; 1.803 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.089      ;
; 1.879 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.165      ;
; 2.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.308      ;
; 2.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.308      ;
; 2.022 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.308      ;
; 2.210 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.496      ;
; 2.210 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.496      ;
; 2.269 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 2.555      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]|clk                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[10]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[10]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[11]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[11]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[12]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[12]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[13]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[13]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[14]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[14]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[15]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[15]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[16]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[16]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[17]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[17]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[18]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[18]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[19]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[19]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[20]      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[20]      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[9]|clk               ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'LEDG_Driver:u2|Cont[20]'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|DIR           ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|DIR           ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[0]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[0]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[1]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[1]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[2]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[2]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[3]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[3]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[4]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[4]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[5]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[5]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[6]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[6]       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[7]       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[7]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.277 ; 19.841       ; 2.564          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.277 ; 19.841       ; 2.564          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.407 ; 18.518       ; 1.111          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.408 ; 18.519       ; 1.111          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 34.406 ; 37.037       ; 2.631          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.666 ; 27.777       ; 1.111          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.667 ; 27.778       ; 1.111          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.512 ; 5.512 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.466 ; 5.466 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.466 ; 5.466 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; 2.945 ; 2.945 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; 2.945 ; 2.945 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -4.795 ; -4.795 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.018 ; -5.018 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -5.018 ; -5.018 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; -2.287 ; -2.287 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; -2.287 ; -2.287 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.706  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.716  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.706  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 16.444 ; 16.444 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.716  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 6.185  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 6.185  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 16.414 ; 16.414 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 8.311  ; 8.311  ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 8.282  ; 8.282  ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 8.311  ; 8.311  ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 8.277  ; 8.277  ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 8.306  ; 8.306  ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 8.300  ; 8.300  ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 8.288  ; 8.288  ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 8.292  ; 8.292  ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 8.310  ; 8.310  ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 8.310  ; 8.310  ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 7.933  ; 7.933  ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 7.906  ; 7.906  ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 7.943  ; 7.943  ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 7.949  ; 7.949  ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 8.303  ; 8.303  ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 8.307  ; 8.307  ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 8.327  ; 8.327  ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 8.265  ; 8.265  ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 8.292  ; 8.292  ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 8.297  ; 8.297  ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 8.327  ; 8.327  ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 8.309  ; 8.309  ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 8.295  ; 8.295  ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 8.315  ; 8.315  ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 8.497  ; 8.497  ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 8.288  ; 8.288  ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 8.497  ; 8.497  ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 8.461  ; 8.461  ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 8.306  ; 8.306  ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 8.283  ; 8.283  ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 8.283  ; 8.283  ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 8.315  ; 8.315  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 13.867 ; 13.867 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 9.976  ; 9.976  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.124  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDG[*]     ; LEDG_Driver:u2|Cont[20]        ; 6.696  ; 6.696  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[0]    ; LEDG_Driver:u2|Cont[20]        ; 6.458  ; 6.458  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[1]    ; LEDG_Driver:u2|Cont[20]        ; 6.509  ; 6.509  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[2]    ; LEDG_Driver:u2|Cont[20]        ; 6.696  ; 6.696  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[3]    ; LEDG_Driver:u2|Cont[20]        ; 6.174  ; 6.174  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[4]    ; LEDG_Driver:u2|Cont[20]        ; 6.360  ; 6.360  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[5]    ; LEDG_Driver:u2|Cont[20]        ; 6.535  ; 6.535  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[6]    ; LEDG_Driver:u2|Cont[20]        ; 6.434  ; 6.434  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[7]    ; LEDG_Driver:u2|Cont[20]        ; 6.416  ; 6.416  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 7.047  ; 7.047  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 7.047  ; 7.047  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 6.644  ; 6.644  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 6.342  ; 6.342  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 6.702  ; 6.702  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 6.789  ; 6.789  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 6.648  ; 6.648  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 6.910  ; 6.910  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 6.791  ; 6.791  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 6.634  ; 6.634  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 6.600  ; 6.600  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 9.643  ; 9.643  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 9.643  ; 9.643  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 9.346  ; 9.346  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 9.371  ; 9.371  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 9.567  ; 9.567  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 9.932  ; 9.932  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 9.932  ; 9.932  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 9.628  ; 9.628  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 9.605  ; 9.605  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 9.867  ; 9.867  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 4.795  ; 4.795  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 10.508 ; 10.508 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 10.265 ; 10.265 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 10.508 ; 10.508 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 10.199 ; 10.199 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 9.908  ; 9.908  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 5.062  ; 5.062  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.904  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.904  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.706  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.716  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.706  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 10.468 ; 10.468 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.716  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 6.185  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 6.185  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 12.950 ; 12.950 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 7.701  ; 7.701  ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 7.701  ; 7.701  ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 7.734  ; 7.734  ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 7.730  ; 7.730  ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 7.725  ; 7.725  ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 7.718  ; 7.718  ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 7.707  ; 7.707  ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 7.715  ; 7.715  ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 7.356  ; 7.356  ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 7.729  ; 7.729  ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 7.356  ; 7.356  ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 7.359  ; 7.359  ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 7.362  ; 7.362  ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 7.367  ; 7.367  ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 7.722  ; 7.722  ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 7.730  ; 7.730  ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 7.684  ; 7.684  ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 7.684  ; 7.684  ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 7.715  ; 7.715  ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 7.750  ; 7.750  ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 7.746  ; 7.746  ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 7.727  ; 7.727  ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 7.714  ; 7.714  ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 7.738  ; 7.738  ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 7.701  ; 7.701  ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 7.707  ; 7.707  ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 7.920  ; 7.920  ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 7.914  ; 7.914  ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 7.725  ; 7.725  ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 7.701  ; 7.701  ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 7.702  ; 7.702  ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 7.738  ; 7.738  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 11.923 ; 8.124  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 9.976  ; 9.976  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.124  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDG[*]     ; LEDG_Driver:u2|Cont[20]        ; 6.174  ; 6.174  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[0]    ; LEDG_Driver:u2|Cont[20]        ; 6.458  ; 6.458  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[1]    ; LEDG_Driver:u2|Cont[20]        ; 6.509  ; 6.509  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[2]    ; LEDG_Driver:u2|Cont[20]        ; 6.696  ; 6.696  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[3]    ; LEDG_Driver:u2|Cont[20]        ; 6.174  ; 6.174  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[4]    ; LEDG_Driver:u2|Cont[20]        ; 6.360  ; 6.360  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[5]    ; LEDG_Driver:u2|Cont[20]        ; 6.535  ; 6.535  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[6]    ; LEDG_Driver:u2|Cont[20]        ; 6.434  ; 6.434  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[7]    ; LEDG_Driver:u2|Cont[20]        ; 6.416  ; 6.416  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 6.342  ; 6.342  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 7.047  ; 7.047  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 6.644  ; 6.644  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 6.342  ; 6.342  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 6.702  ; 6.702  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 6.789  ; 6.789  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 6.648  ; 6.648  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 6.910  ; 6.910  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 6.791  ; 6.791  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 6.634  ; 6.634  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 6.600  ; 6.600  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 5.839  ; 5.839  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 6.186  ; 6.186  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 5.839  ; 5.839  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 5.865  ; 5.865  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 6.157  ; 6.157  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 6.118  ; 6.118  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 6.461  ; 6.461  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 6.118  ; 6.118  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 6.149  ; 6.149  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 6.400  ; 6.400  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 4.795  ; 4.795  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 6.398  ; 6.398  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 6.855  ; 6.855  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 7.098  ; 7.098  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 6.789  ; 6.789  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 6.398  ; 6.398  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 5.062  ; 5.062  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.904  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.904  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 10.367 ; 10.367 ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 10.367 ; 10.367 ;    ;
+------------+-------------+----+--------+--------+----+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.680 ; -11.799       ;
; u3|altpll_component|pll|clk[1] ; -0.498 ; -0.979        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.486 ; -6.657        ;
; CLOCK_24[0]                    ; -0.423 ; -2.183        ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.020 ; -0.120        ;
; LEDR_Driver:u1|Cont[20]        ; 0.136  ; 0.000         ;
; LEDG_Driver:u2|Cont[20]        ; 0.167  ; 0.000         ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.456  ; 0.000         ;
; CLOCK_27[0]                    ; 1.550  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 33.639 ; 0.000         ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.701 ; -1.701        ;
; CLOCK_24[0]                    ; -1.689 ; -1.689        ;
; CLOCK_27[0]                    ; -1.669 ; -1.669        ;
; AUDIO_DAC:u8|oAUD_BCK          ; 0.215  ; 0.000         ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; LEDG_Driver:u2|Cont[20]        ; 0.215  ; 0.000         ;
; LEDR_Driver:u1|Cont[20]        ; 0.215  ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 0.215  ; 0.000         ;
; AUDIO_DAC:u8|LRCK_1X           ; 0.362  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -46.380       ;
; CLOCK_24[0]                    ; -1.380 ; -22.380       ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -0.500 ; -40.000       ;
; LEDR_Driver:u1|Cont[20]        ; -0.500 ; -11.000       ;
; LEDG_Driver:u2|Cont[20]        ; -0.500 ; -9.000        ;
; AUDIO_DAC:u8|LRCK_1X           ; -0.500 ; -6.000        ;
; AUDIO_DAC:u8|oAUD_BCK          ; -0.500 ; -4.000        ;
; CLOCK_27[0]                    ; 17.518 ; 0.000         ;
; u3|altpll_component|pll|clk[0] ; 17.714 ; 0.000         ;
; u3|altpll_component|pll|clk[1] ; 26.777 ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.680 ; Cont[1]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.706      ;
; -0.663 ; Cont[0]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.689      ;
; -0.645 ; Cont[1]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.671      ;
; -0.630 ; Cont[2]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.656      ;
; -0.628 ; Cont[0]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.654      ;
; -0.611 ; Cont[3]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.637      ;
; -0.610 ; Cont[1]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.636      ;
; -0.595 ; Cont[2]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.621      ;
; -0.593 ; Cont[0]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.619      ;
; -0.576 ; Cont[4]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.602      ;
; -0.576 ; Cont[3]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.602      ;
; -0.575 ; Cont[1]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.601      ;
; -0.560 ; Cont[2]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.586      ;
; -0.558 ; Cont[0]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.584      ;
; -0.541 ; Cont[4]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.567      ;
; -0.541 ; Cont[3]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.567      ;
; -0.540 ; Cont[1]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.566      ;
; -0.525 ; Cont[2]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.551      ;
; -0.523 ; Cont[0]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.549      ;
; -0.521 ; Cont[5]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.547      ;
; -0.506 ; Cont[4]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.532      ;
; -0.506 ; Cont[3]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.532      ;
; -0.505 ; Cont[1]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.531      ;
; -0.490 ; Cont[2]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.516      ;
; -0.488 ; Cont[0]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.514      ;
; -0.486 ; Cont[5]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.512      ;
; -0.471 ; Cont[4]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.497      ;
; -0.471 ; Cont[3]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.497      ;
; -0.455 ; Cont[2]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.481      ;
; -0.451 ; Cont[5]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.477      ;
; -0.446 ; Cont[6]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.472      ;
; -0.436 ; Cont[4]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.462      ;
; -0.436 ; Cont[3]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.462      ;
; -0.416 ; Cont[5]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.442      ;
; -0.411 ; Cont[1]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.437      ;
; -0.411 ; Cont[6]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.437      ;
; -0.401 ; Cont[4]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.427      ;
; -0.396 ; Cont[7]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.422      ;
; -0.394 ; Cont[0]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.420      ;
; -0.381 ; Cont[5]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.407      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.378 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.410      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.377 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.409      ;
; -0.376 ; Cont[1]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.402      ;
; -0.376 ; Cont[8]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.402      ;
; -0.376 ; Cont[6]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.402      ;
; -0.361 ; Cont[7]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.387      ;
; -0.361 ; Cont[2]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.387      ;
; -0.359 ; Cont[0]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.385      ;
; -0.346 ; Cont[5]                           ; Cont[22]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.372      ;
; -0.342 ; Cont[3]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.368      ;
; -0.341 ; Cont[1]                           ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.367      ;
; -0.341 ; Cont[8]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.367      ;
; -0.341 ; Cont[6]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.367      ;
; -0.326 ; Cont[9]                           ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.352      ;
; -0.326 ; Cont[7]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.352      ;
; -0.326 ; Cont[2]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.352      ;
; -0.324 ; Cont[0]                           ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.350      ;
; -0.314 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.345      ;
; -0.313 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.344      ;
; -0.313 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.344      ;
; -0.313 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.344      ;
; -0.313 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.344      ;
; -0.313 ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 1.344      ;
; -0.307 ; Cont[10]                          ; Cont[27]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.333      ;
; -0.307 ; Cont[4]                           ; Cont[21]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.333      ;
; -0.307 ; Cont[3]                           ; Cont[20]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.333      ;
; -0.306 ; Cont[1]                           ; Cont[18]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.332      ;
; -0.306 ; Cont[8]                           ; Cont[25]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.332      ;
; -0.306 ; Cont[6]                           ; Cont[23]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.332      ;
; -0.291 ; Cont[9]                           ; Cont[26]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.317      ;
; -0.291 ; Cont[7]                           ; Cont[24]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.317      ;
; -0.291 ; Cont[2]                           ; Cont[19]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.317      ;
; -0.289 ; Cont[0]                           ; Cont[18]                          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.315      ;
; -0.284 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.317      ;
; -0.284 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.317      ;
; -0.284 ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 1.317      ;
+--------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.498 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.309     ; 0.367      ;
; -0.498 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.309     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; -0.481 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.005        ; -0.292     ; 0.367      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.050 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.537      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.068 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.519      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.121 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.466      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.157 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.430      ;
; 54.404 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.183      ;
; 54.422 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.165      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.425 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.162      ;
; 54.475 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.112      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.511 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.076      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.549 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.038      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.771 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.816      ;
; 54.779 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.808      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.833 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.754      ;
; 54.841 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.746      ;
; 54.903 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.684      ;
; 55.047 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.540      ;
; 55.057 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.530      ;
; 55.057 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.530      ;
; 55.057 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.530      ;
; 55.063 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.524      ;
; 55.072 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.515      ;
; 55.073 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.514      ;
; 55.188 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.399      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.486 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.518      ;
; -0.460 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.492      ;
; -0.378 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.410      ;
; -0.299 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.253 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.285      ;
; -0.241 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.273      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.238 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.270      ;
; -0.220 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.253      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.220 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.252      ;
; -0.216 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.248      ;
; -0.213 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.246      ;
; -0.213 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.246      ;
; -0.203 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.235      ;
; -0.193 ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.225      ;
; -0.172 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.202      ;
; -0.172 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.202      ;
; -0.172 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.202      ;
; -0.172 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.202      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.171 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.203      ;
; -0.165 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.195      ;
; -0.165 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.195      ;
; -0.165 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.195      ;
; -0.165 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.002     ; 1.195      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.164 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.196      ;
; -0.161 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.161 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.193      ;
; -0.159 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.192      ;
; -0.159 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.192      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.157 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.189      ;
; -0.146 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.178      ;
; -0.146 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.178      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.168      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
; -0.137 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.169      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_24[0]'                                                                                                  ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.423 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.457      ;
; -0.413 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.447      ;
; -0.388 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.422      ;
; -0.378 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.412      ;
; -0.373 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.407      ;
; -0.338 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.372      ;
; -0.298 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.332      ;
; -0.294 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.328      ;
; -0.284 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.318      ;
; -0.263 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.297      ;
; -0.259 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.293      ;
; -0.249 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.283      ;
; -0.248 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.282      ;
; -0.244 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.278      ;
; -0.228 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.262      ;
; -0.224 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.258      ;
; -0.214 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.248      ;
; -0.213 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.247      ;
; -0.209 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.243      ;
; -0.193 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.227      ;
; -0.189 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.223      ;
; -0.179 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.213      ;
; -0.178 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.212      ;
; -0.174 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.208      ;
; -0.169 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.203      ;
; -0.159 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.193      ;
; -0.154 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.188      ;
; -0.144 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.178      ;
; -0.143 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.177      ;
; -0.139 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.173      ;
; -0.134 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.168      ;
; -0.124 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.158      ;
; -0.119 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.153      ;
; -0.119 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.153      ;
; -0.111 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.145      ;
; -0.109 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.143      ;
; -0.104 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.138      ;
; -0.099 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.133      ;
; -0.099 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.133      ;
; -0.084 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.118      ;
; -0.084 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.118      ;
; -0.076 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.110      ;
; -0.076 ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.110      ;
; -0.074 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.108      ;
; -0.069 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.103      ;
; -0.064 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.098      ;
; -0.064 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.098      ;
; -0.049 ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.083      ;
; -0.049 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.083      ;
; -0.049 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.083      ;
; -0.041 ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.075      ;
; -0.039 ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.073      ;
; -0.036 ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.070      ;
; -0.034 ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.068      ;
; -0.030 ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.064      ;
; -0.029 ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.063      ;
; -0.029 ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.063      ;
; -0.014 ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.048      ;
; -0.014 ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.048      ;
; -0.001 ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.035      ;
; 0.001  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.033      ;
; 0.005  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.029      ;
; 0.006  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.028      ;
; 0.006  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.028      ;
; 0.018  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.016      ;
; 0.021  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.013      ;
; 0.021  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 1.013      ;
; 0.036  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.996      ;
; 0.040  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.994      ;
; 0.041  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.993      ;
; 0.041  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.993      ;
; 0.046  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.986      ;
; 0.050  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.982      ;
; 0.053  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.981      ;
; 0.053  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.981      ;
; 0.056  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.978      ;
; 0.056  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.978      ;
; 0.071  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.961      ;
; 0.075  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.959      ;
; 0.076  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.958      ;
; 0.076  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.958      ;
; 0.081  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.951      ;
; 0.083  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.949      ;
; 0.085  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.947      ;
; 0.086  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.946      ;
; 0.088  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.946      ;
; 0.088  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.946      ;
; 0.091  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.943      ;
; 0.091  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.943      ;
; 0.093  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.941      ;
; 0.106  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.926      ;
; 0.110  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.924      ;
; 0.111  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.923      ;
; 0.115  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.917      ;
; 0.116  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.916      ;
; 0.118  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.914      ;
; 0.121  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.000      ; 0.911      ;
; 0.123  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.911      ;
; 0.123  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.911      ;
; 0.126  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]  ; CLOCK_24[0] ; 1.000        ; 0.002      ; 0.908      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -0.020 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.052      ;
; -0.020 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.052      ;
; -0.001 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; -0.001 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 1.033      ;
; 0.060  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.972      ;
; 0.060  ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.972      ;
; 0.089  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.089  ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.943      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.151  ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.881      ;
; 0.199  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.833      ;
; 0.199  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.833      ;
; 0.199  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.833      ;
; 0.199  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.833      ;
; 0.199  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.833      ;
; 0.199  ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 1.000        ; 0.000      ; 0.833      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LEDR_Driver:u1|Cont[20]'                                                                                                          ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.136 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.896      ;
; 0.198 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.834      ;
; 0.200 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.832      ;
; 0.218 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.814      ;
; 0.222 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.810      ;
; 0.287 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.745      ;
; 0.327 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.705      ;
; 0.338 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.694      ;
; 0.345 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.687      ;
; 0.347 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.685      ;
; 0.413 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.619      ;
; 0.474 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.558      ;
; 0.476 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.556      ;
; 0.476 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.556      ;
; 0.479 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.553      ;
; 0.492 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.540      ;
; 0.495 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.537      ;
; 0.495 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.537      ;
; 0.496 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.536      ;
; 0.498 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.534      ;
; 0.499 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.533      ;
; 0.500 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.532      ;
; 0.503 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.529      ;
; 0.505 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.527      ;
; 0.507 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.525      ;
; 0.511 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.521      ;
; 0.513 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.519      ;
; 0.549 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.483      ;
; 0.549 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.483      ;
; 0.558 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.474      ;
; 0.572 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.460      ;
; 0.572 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.460      ;
; 0.575 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.457      ;
; 0.591 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.441      ;
; 0.591 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.441      ;
; 0.591 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.441      ;
; 0.592 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.440      ;
; 0.599 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.433      ;
; 0.602 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.430      ;
; 0.631 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 1.000        ; 0.000      ; 0.401      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'LEDG_Driver:u2|Cont[20]'                                                                                                          ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.167 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.865      ;
; 0.180 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.852      ;
; 0.202 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.830      ;
; 0.231 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.801      ;
; 0.274 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.758      ;
; 0.307 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.725      ;
; 0.311 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.721      ;
; 0.338 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.694      ;
; 0.429 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.603      ;
; 0.433 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.599      ;
; 0.435 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.597      ;
; 0.472 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.560      ;
; 0.472 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.560      ;
; 0.484 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.548      ;
; 0.496 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.536      ;
; 0.500 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.532      ;
; 0.504 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.528      ;
; 0.506 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.526      ;
; 0.510 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.522      ;
; 0.544 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.488      ;
; 0.544 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.488      ;
; 0.544 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.488      ;
; 0.548 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.484      ;
; 0.550 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.482      ;
; 0.550 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.482      ;
; 0.555 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.477      ;
; 0.560 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.472      ;
; 0.564 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.468      ;
; 0.566 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.466      ;
; 0.622 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.410      ;
; 0.627 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.405      ;
; 0.633 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.399      ;
; 0.634 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 1.000        ; 0.000      ; 0.398      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                            ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.456 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.576      ;
; 0.461 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.571      ;
; 0.511 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.521      ;
; 0.557 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.475      ;
; 0.629 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.403      ;
; 0.630 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.402      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_27[0]'                                                                                                             ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; 1.550  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 1.768      ; 0.392      ;
; 1.550  ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.001        ; 1.768      ; 0.392      ;
; 35.610 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.457      ;
; 35.622 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.445      ;
; 35.645 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.422      ;
; 35.657 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.410      ;
; 35.662 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.405      ;
; 35.697 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.370      ;
; 35.735 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.332      ;
; 35.739 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.328      ;
; 35.751 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.316      ;
; 35.770 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.297      ;
; 35.774 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.293      ;
; 35.785 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.282      ;
; 35.786 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.281      ;
; 35.791 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.276      ;
; 35.805 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.262      ;
; 35.809 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.258      ;
; 35.820 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.247      ;
; 35.821 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.246      ;
; 35.826 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.241      ;
; 35.840 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.227      ;
; 35.844 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.223      ;
; 35.855 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.212      ;
; 35.856 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.211      ;
; 35.861 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.206      ;
; 35.864 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.203      ;
; 35.874 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.193      ;
; 35.879 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.188      ;
; 35.890 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.177      ;
; 35.891 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.176      ;
; 35.896 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.171      ;
; 35.899 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.168      ;
; 35.909 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.158      ;
; 35.914 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.153      ;
; 35.914 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.153      ;
; 35.922 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.145      ;
; 35.926 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.141      ;
; 35.931 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.136      ;
; 35.934 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.133      ;
; 35.934 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.133      ;
; 35.949 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.118      ;
; 35.949 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.118      ;
; 35.957 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.110      ;
; 35.957 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.110      ;
; 35.961 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.106      ;
; 35.966 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.101      ;
; 35.969 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.098      ;
; 35.969 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.098      ;
; 35.984 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.083      ;
; 35.984 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.083      ;
; 35.984 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.083      ;
; 35.992 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.075      ;
; 35.996 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.071      ;
; 35.997 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.070      ;
; 36.001 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.066      ;
; 36.003 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.064      ;
; 36.004 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.063      ;
; 36.004 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.063      ;
; 36.019 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.048      ;
; 36.019 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.048      ;
; 36.032 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.035      ;
; 36.036 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.031      ;
; 36.038 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.029      ;
; 36.039 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.028      ;
; 36.039 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.028      ;
; 36.051 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.016      ;
; 36.054 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.013      ;
; 36.054 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 1.013      ;
; 36.073 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.996      ;
; 36.073 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.994      ;
; 36.074 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.993      ;
; 36.074 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.993      ;
; 36.085 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.984      ;
; 36.086 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.981      ;
; 36.086 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.981      ;
; 36.087 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.982      ;
; 36.089 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.978      ;
; 36.089 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.978      ;
; 36.108 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.961      ;
; 36.108 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.959      ;
; 36.109 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.958      ;
; 36.109 ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.958      ;
; 36.120 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.949      ;
; 36.120 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.949      ;
; 36.121 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.946      ;
; 36.121 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.946      ;
; 36.122 ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.947      ;
; 36.124 ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.943      ;
; 36.124 ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.943      ;
; 36.125 ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.944      ;
; 36.126 ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.941      ;
; 36.143 ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.926      ;
; 36.143 ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.924      ;
; 36.144 ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.923      ;
; 36.152 ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.917      ;
; 36.155 ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.914      ;
; 36.155 ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; 0.000      ; 0.914      ;
; 36.156 ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.911      ;
; 36.156 ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 37.037       ; -0.002     ; 0.911      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                        ;
+--------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.639 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.125      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.676 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.088      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.684 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 6.080      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.769 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.986      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.772 ; VGA_Controller:u4|oCoord_Y[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.992      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.793 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.956      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.801 ; VGA_Controller:u4|oCoord_Y[5] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.963      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.806 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.949      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg8  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg7  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg6  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg5  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg4  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg3  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg2  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg1  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.814 ; VGA_Controller:u4|oCoord_Y[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a2~porta_address_reg0  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.074      ; 5.941      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.816 ; VGA_Controller:u4|oCoord_Y[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a26~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.077      ; 5.942      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.830 ; VGA_Controller:u4|oCoord_Y[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.068      ; 5.919      ;
; 33.838 ; VGA_Controller:u4|oCoord_Y[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a42~porta_address_reg8 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 39.682       ; 0.083      ; 5.926      ;
+--------+-------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                            ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.701 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; 0.000        ; 1.775      ; 0.367      ;
; -1.201 ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50    ; -0.500       ; 1.775      ; 0.367      ;
; 0.215  ; Cont[0]                           ; Cont[0]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238  ; Cont[27]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.243  ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.395      ;
; 0.331  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; -0.001     ; 0.482      ;
; 0.353  ; Cont[14]                          ; Cont[14]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; Cont[2]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Cont[5]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Cont[7]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; Cont[9]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.508      ;
; 0.357  ; Cont[0]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; Cont[15]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.357  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; Cont[16]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; Cont[23]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Cont[11]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[12]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[13]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[18]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; Cont[21]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; Cont[25]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.367  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; Cont[6]                           ; Cont[6]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[8]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[17]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[22]                          ; Cont[22]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; Cont[1]                           ; Cont[1]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; Cont[3]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[4]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[10]                          ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[19]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; Cont[20]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371  ; Cont[24]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; Cont[26]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.491  ; Cont[14]                          ; Cont[15]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.643      ;
; 0.492  ; Cont[0]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.644      ;
; 0.493  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Cont[7]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Cont[2]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; Cont[9]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.495  ; Cont[15]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; Cont[16]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.496  ; Cont[23]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Cont[11]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Cont[12]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; Cont[18]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; Cont[25]                          ; Cont[26]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.509  ; Cont[6]                           ; Cont[7]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[8]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[22]                          ; Cont[23]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[17]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; Cont[1]                           ; Cont[2]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; Cont[4]                           ; Cont[5]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[10]                          ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[20]                          ; Cont[21]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[3]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; Cont[19]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.662      ;
; 0.511  ; Cont[24]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512  ; Cont[26]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.526  ; Cont[14]                          ; Cont[16]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.678      ;
; 0.527  ; Cont[0]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.679      ;
; 0.528  ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; Cont[7]                           ; Cont[9]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Cont[9]                           ; Cont[11]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; Cont[2]                           ; Cont[4]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.681      ;
; 0.530  ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.530  ; Cont[15]                          ; Cont[17]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; Cont[16]                          ; Cont[18]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.531  ; Cont[23]                          ; Cont[25]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Cont[11]                          ; Cont[13]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; Cont[18]                          ; Cont[20]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; Cont[25]                          ; Cont[27]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.544  ; Cont[6]                           ; Cont[8]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[8]                           ; Cont[10]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[22]                          ; Cont[24]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[17]                          ; Cont[19]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; Cont[1]                           ; Cont[3]                           ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; Cont[10]                          ; Cont[12]                          ; CLOCK_50                       ; CLOCK_50    ; 0.000        ; 0.000      ; 0.697      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_24[0]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.689 ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0] ; 0.000        ; 1.788      ; 0.392      ;
; -1.189 ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0] ; -0.500       ; 1.788      ; 0.392      ;
; 0.215  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[0]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.353  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[2]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDG_Driver:u2|Cont[18] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[1]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.364  ; LEDG_Driver:u2|Cont[19] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[1]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.495  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[2]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.504  ; LEDG_Driver:u2|Cont[19] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[2]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.526  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.542  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.696      ;
; 0.544  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.549  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.701      ;
; 0.552  ; LEDG_Driver:u2|Cont[18] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.577  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.731      ;
; 0.579  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; LEDG_Driver:u2|Cont[7]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.582  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.736      ;
; 0.584  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.736      ;
; 0.587  ; LEDG_Driver:u2|Cont[18] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.589  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.596  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[15] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.599  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; LEDG_Driver:u2|Cont[6]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[3]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.612  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.766      ;
; 0.614  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[7]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; LEDG_Driver:u2|Cont[14] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.617  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.771      ;
; 0.617  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[11] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.771      ;
; 0.619  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.771      ;
; 0.624  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.776      ;
; 0.631  ; LEDG_Driver:u2|Cont[11] ; LEDG_Driver:u2|Cont[16] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633  ; LEDG_Driver:u2|Cont[12] ; LEDG_Driver:u2|Cont[17] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634  ; LEDG_Driver:u2|Cont[4]  ; LEDG_Driver:u2|Cont[9]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.634  ; LEDG_Driver:u2|Cont[1]  ; LEDG_Driver:u2|Cont[4]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.636  ; LEDG_Driver:u2|Cont[13] ; LEDG_Driver:u2|Cont[18] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.639  ; LEDG_Driver:u2|Cont[17] ; LEDG_Driver:u2|Cont[20] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639  ; LEDG_Driver:u2|Cont[16] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.647  ; LEDG_Driver:u2|Cont[10] ; LEDG_Driver:u2|Cont[14] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.801      ;
; 0.649  ; LEDG_Driver:u2|Cont[3]  ; LEDG_Driver:u2|Cont[8]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; LEDG_Driver:u2|Cont[5]  ; LEDG_Driver:u2|Cont[10] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.652  ; LEDG_Driver:u2|Cont[9]  ; LEDG_Driver:u2|Cont[13] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.806      ;
; 0.652  ; LEDG_Driver:u2|Cont[8]  ; LEDG_Driver:u2|Cont[12] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.002      ; 0.806      ;
; 0.654  ; LEDG_Driver:u2|Cont[2]  ; LEDG_Driver:u2|Cont[6]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.806      ;
; 0.659  ; LEDG_Driver:u2|Cont[0]  ; LEDG_Driver:u2|Cont[5]  ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.811      ;
; 0.661  ; LEDG_Driver:u2|Cont[15] ; LEDG_Driver:u2|Cont[19] ; CLOCK_24[0]             ; CLOCK_24[0] ; 0.000        ; 0.000      ; 0.813      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_27[0]'                                                                                                              ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock            ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+
; -1.669 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 1.768      ; 0.392      ;
; -1.669 ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0] ; 0.000        ; 1.768      ; 0.392      ;
; 0.215  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[0]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.353  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.354  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.506      ;
; 0.355  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.364  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[1]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.491  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.493  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.494  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.494  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.504  ; LEDR_Driver:u1|Cont[19] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[2]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.510  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.662      ;
; 0.526  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.531  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.532  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.544  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.545  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.545  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.697      ;
; 0.546  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.696      ;
; 0.547  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.552  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.704      ;
; 0.561  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.564  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.579  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.580  ; LEDR_Driver:u1|Cont[7]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.732      ;
; 0.581  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.731      ;
; 0.582  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.736      ;
; 0.587  ; LEDR_Driver:u1|Cont[18] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.739      ;
; 0.596  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[15] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.598  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.750      ;
; 0.599  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; LEDR_Driver:u1|Cont[6]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.599  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[3]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.604  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.756      ;
; 0.614  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[7]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.614  ; LEDR_Driver:u1|Cont[14] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.766      ;
; 0.616  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.766      ;
; 0.617  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.769      ;
; 0.621  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.771      ;
; 0.621  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[11] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.771      ;
; 0.622  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.631  ; LEDR_Driver:u1|Cont[11] ; LEDR_Driver:u1|Cont[16] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.633  ; LEDR_Driver:u1|Cont[12] ; LEDR_Driver:u1|Cont[17] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.785      ;
; 0.634  ; LEDR_Driver:u1|Cont[4]  ; LEDR_Driver:u1|Cont[9]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.634  ; LEDR_Driver:u1|Cont[1]  ; LEDR_Driver:u1|Cont[4]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.636  ; LEDR_Driver:u1|Cont[13] ; LEDR_Driver:u1|Cont[18] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.639  ; LEDR_Driver:u1|Cont[17] ; LEDR_Driver:u1|Cont[20] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.639  ; LEDR_Driver:u1|Cont[16] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.649  ; LEDR_Driver:u1|Cont[3]  ; LEDR_Driver:u1|Cont[8]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.649  ; LEDR_Driver:u1|Cont[5]  ; LEDR_Driver:u1|Cont[10] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.801      ;
; 0.651  ; LEDR_Driver:u1|Cont[10] ; LEDR_Driver:u1|Cont[14] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.801      ;
; 0.652  ; LEDR_Driver:u1|Cont[2]  ; LEDR_Driver:u1|Cont[6]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.656  ; LEDR_Driver:u1|Cont[9]  ; LEDR_Driver:u1|Cont[13] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.806      ;
; 0.656  ; LEDR_Driver:u1|Cont[8]  ; LEDR_Driver:u1|Cont[12] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; -0.002     ; 0.806      ;
; 0.657  ; LEDR_Driver:u1|Cont[0]  ; LEDR_Driver:u1|Cont[5]  ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.661  ; LEDR_Driver:u1|Cont[15] ; LEDR_Driver:u1|Cont[19] ; CLOCK_27[0]             ; CLOCK_27[0] ; 0.000        ; 0.000      ; 0.813      ;
+--------+-------------------------+-------------------------+-------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u8|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.250 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.402      ;
; 0.251 ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.403      ;
; 0.323 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[1] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.475      ;
; 0.369 ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.521      ;
; 0.419 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[2] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.571      ;
; 0.424 ; AUDIO_DAC:u8|SEL_Cont[0] ; AUDIO_DAC:u8|SEL_Cont[3] ; AUDIO_DAC:u8|oAUD_BCK ; AUDIO_DAC:u8|oAUD_BCK ; 0.000        ; 0.000      ; 0.576      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.247 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.400      ;
; 0.254 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.406      ;
; 0.259 ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.411      ;
; 0.264 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.416      ;
; 0.269 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.421      ;
; 0.272 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.424      ;
; 0.272 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.424      ;
; 0.274 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.426      ;
; 0.274 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.426      ;
; 0.275 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.427      ;
; 0.276 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.428      ;
; 0.277 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.429      ;
; 0.324 ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.475      ;
; 0.328 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.481      ;
; 0.328 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.481      ;
; 0.349 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.501      ;
; 0.351 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.503      ;
; 0.354 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.506      ;
; 0.357 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.514      ;
; 0.371 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.530      ;
; 0.377 ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.530      ;
; 0.380 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.535      ;
; 0.387 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; I2C_AV_Config:u7|mSetup_ST.01                    ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.548      ;
; 0.400 ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.551      ;
; 0.407 ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.558      ;
; 0.409 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.562      ;
; 0.412 ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.563      ;
; 0.412 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.412 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.564      ;
; 0.413 ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.564      ;
; 0.413 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.565      ;
; 0.414 ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.566      ;
; 0.415 ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.566      ;
; 0.415 ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.566      ;
; 0.417 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.569      ;
; 0.420 ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.570      ;
; 0.424 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[10]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.576      ;
; 0.427 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[9]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.579      ;
; 0.430 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.582      ;
; 0.433 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.585      ;
; 0.434 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[12]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.586      ;
; 0.437 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[3]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.589      ;
; 0.439 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[2]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.591      ;
; 0.439 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[5]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.591      ;
; 0.445 ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.595      ;
; 0.445 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.598      ;
; 0.446 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.599      ;
; 0.448 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.450 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.602      ;
; 0.459 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.611      ;
; 0.463 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[7]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.617      ;
; 0.464 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|mI2C_DATA[11]                   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.617      ;
; 0.471 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.623      ;
; 0.483 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|I2C_Controller:u0|END           ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.634      ;
; 0.495 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.647      ;
; 0.502 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; I2C_AV_Config:u7|LUT_INDEX[2]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.656      ;
; 0.517 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mSetup_ST.00                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.521 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.673      ;
; 0.528 ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.681      ;
; 0.534 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.686      ;
; 0.541 ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.693      ;
; 0.555 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[1]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.709      ;
; 0.556 ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.708      ;
; 0.558 ; I2C_AV_Config:u7|mSetup_ST.10                    ; I2C_AV_Config:u7|LUT_INDEX[0]                    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.712      ;
; 0.559 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.712      ;
; 0.559 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.712      ;
; 0.559 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.712      ;
; 0.559 ; I2C_AV_Config:u7|mI2C_GO                         ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.712      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LEDG_Driver:u2|Cont[20]'                                                                                                           ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.399      ;
; 0.253 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.405      ;
; 0.258 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.410      ;
; 0.314 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.466      ;
; 0.316 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.468      ;
; 0.320 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.472      ;
; 0.325 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.477      ;
; 0.330 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.488      ;
; 0.370 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.522      ;
; 0.374 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.528      ;
; 0.380 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.532      ;
; 0.384 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.536      ;
; 0.396 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.548      ;
; 0.408 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.560      ;
; 0.445 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.597      ;
; 0.447 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.599      ;
; 0.451 ; LEDG_Driver:u2|mLED[5] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.603      ;
; 0.542 ; LEDG_Driver:u2|mLED[7] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.694      ;
; 0.569 ; LEDG_Driver:u2|mLED[3] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; LEDG_Driver:u2|mLED[0] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.725      ;
; 0.606 ; LEDG_Driver:u2|mLED[2] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.758      ;
; 0.622 ; LEDG_Driver:u2|mLED[6] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.774      ;
; 0.649 ; LEDG_Driver:u2|mLED[4] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.801      ;
; 0.678 ; LEDG_Driver:u2|mLED[1] ; LEDG_Driver:u2|DIR     ; LEDG_Driver:u2|Cont[20] ; LEDG_Driver:u2|Cont[20] ; 0.000        ; 0.000      ; 0.830      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'LEDR_Driver:u1|Cont[20]'                                                                                                           ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock            ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+
; 0.215 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.401      ;
; 0.278 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.430      ;
; 0.281 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.433      ;
; 0.288 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.441      ;
; 0.289 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.441      ;
; 0.305 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.457      ;
; 0.308 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.460      ;
; 0.308 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.460      ;
; 0.322 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.474      ;
; 0.331 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.483      ;
; 0.367 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.529      ;
; 0.380 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.533      ;
; 0.382 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.534      ;
; 0.384 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.537      ;
; 0.388 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.540      ;
; 0.401 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.553      ;
; 0.404 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.558      ;
; 0.467 ; LEDR_Driver:u1|mLED[7] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.619      ;
; 0.533 ; LEDR_Driver:u1|mLED[1] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.685      ;
; 0.535 ; LEDR_Driver:u1|mLED[3] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.687      ;
; 0.542 ; LEDR_Driver:u1|mLED[5] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.694      ;
; 0.553 ; LEDR_Driver:u1|mLED[2] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.705      ;
; 0.593 ; LEDR_Driver:u1|mLED[6] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.745      ;
; 0.658 ; LEDR_Driver:u1|mLED[8] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.810      ;
; 0.662 ; LEDR_Driver:u1|mLED[0] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.814      ;
; 0.680 ; LEDR_Driver:u1|mLED[9] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.832      ;
; 0.682 ; LEDR_Driver:u1|mLED[4] ; LEDR_Driver:u1|DIR     ; LEDR_Driver:u1|Cont[20] ; LEDR_Driver:u1|Cont[20] ; 0.000        ; 0.000      ; 0.834      ;
+-------+------------------------+------------------------+-------------------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[1] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; VGA_Controller:u4|oAddress[0]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.240 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[3] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[2] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.246 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[0] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_Y[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; VGA_OSD_RAM:u6|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[0]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.262 ; VGA_OSD_RAM:u6|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.266 ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u6|ADDR_dd[1]                                                                                                                 ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.418      ;
; 0.293 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.445      ;
; 0.344 ; VGA_Controller:u4|H_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_X[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.496      ;
; 0.355 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_Y[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oCoord_Y[9]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; VGA_OSD_RAM:u6|oBlue[9]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.362 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_OSD_RAM:u6|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|oVGA_V_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[0]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.387 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.412 ; VGA_OSD_RAM:u6|ADDR_dd[1]                                                                                                             ; VGA_OSD_RAM:u6|oBlue[6]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.564      ;
; 0.444 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|oCoord_Y[7]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.596      ;
; 0.446 ; VGA_Controller:u4|V_Cont[1]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.598      ;
; 0.448 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; VGA_Controller:u4|oCoord_X[1]                                                                                                         ; VGA_Controller:u4|oAddress[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_Y[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.603      ;
; 0.454 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|oCoord_Y[8]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; VGA_Controller:u4|V_Cont[9]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.455 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|oCoord_Y[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; VGA_Controller:u4|oCoord_X[9]                                                                                                         ; VGA_Pattern:u5|oGreen[6]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.613      ;
; 0.457 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|oCoord_X[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.609      ;
; 0.462 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_Y[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.614      ;
; 0.463 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|oCoord_Y[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.615      ;
; 0.464 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.616      ;
; 0.467 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|oCoord_X[8]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.619      ;
; 0.468 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.620      ;
; 0.471 ; VGA_Pattern:u5|oRed[8]                                                                                                                ; VGA_Controller:u4|Cur_Color_R[8]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.621      ;
; 0.472 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.624      ;
; 0.472 ; VGA_Pattern:u5|oRed[7]                                                                                                                ; VGA_Controller:u4|Cur_Color_R[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.622      ;
; 0.476 ; VGA_Controller:u4|oAddress[1]                                                                                                         ; VGA_OSD_RAM:u6|ADDR_d[1]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.637      ;
; 0.480 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_X[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.632      ;
; 0.482 ; VGA_Controller:u4|H_Cont[4]                                                                                                           ; VGA_Controller:u4|oCoord_X[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.634      ;
; 0.482 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|oCoord_X[7]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.634      ;
; 0.486 ; VGA_Controller:u4|oCoord_Y[6]                                                                                                         ; VGA_Pattern:u5|oBlue[9]                                                                                                                   ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.643      ;
; 0.486 ; VGA_Pattern:u5|oBlue[9]                                                                                                               ; VGA_Controller:u4|Cur_Color_B[9]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.636      ;
; 0.488 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|oVGA_H_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.640      ;
; 0.489 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|oCoord_X[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.641      ;
; 0.492 ; VGA_Controller:u4|H_Cont[2]                                                                                                           ; VGA_Controller:u4|oCoord_X[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.648      ;
; 0.499 ; VGA_Controller:u4|oCoord_X[6]                                                                                                         ; VGA_Pattern:u5|oGreen[7]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.656      ;
; 0.500 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[1]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[2]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.507 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.512 ; VGA_Controller:u4|V_Cont[8]                                                                                                           ; VGA_Controller:u4|V_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.517 ; VGA_Controller:u4|H_Cont[8]                                                                                                           ; VGA_Controller:u4|H_Cont[9]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|oCoord_X[0]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.676      ;
; 0.520 ; VGA_Controller:u4|V_Cont[6]                                                                                                           ; VGA_Controller:u4|V_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.527 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; VGA_Controller:u4|oCoord_Y[9]                                                                                                         ; VGA_Pattern:u5|oRed[9]                                                                                                                    ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.685      ;
; 0.528 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.535 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.687      ;
; 0.536 ; VGA_Controller:u4|V_Cont[0]                                                                                                           ; VGA_Controller:u4|V_Cont[2]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; VGA_Controller:u4|oCoord_X[2]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; VGA_Controller:u4|oCoord_X[0]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; VGA_Controller:u4|oCoord_X[6]                                                                                                         ; VGA_Controller:u4|oAddress[6]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.696      ;
; 0.541 ; VGA_Controller:u4|H_Cont[6]                                                                                                           ; VGA_Controller:u4|oVGA_H_SYNC                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|out_address_reg_a[4] ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.696      ;
; 0.542 ; VGA_Controller:u4|V_Cont[2]                                                                                                           ; VGA_Controller:u4|V_Cont[4]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.543 ; VGA_Controller:u4|H_Cont[1]                                                                                                           ; VGA_Controller:u4|oCoord_X[1]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.699      ;
; 0.543 ; VGA_Controller:u4|oCoord_Y[8]                                                                                                         ; VGA_Pattern:u5|oRed[8]                                                                                                                    ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.700      ;
; 0.543 ; VGA_Controller:u4|V_Cont[4]                                                                                                           ; VGA_Controller:u4|V_Cont[6]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.550 ; VGA_Controller:u4|V_Cont[5]                                                                                                           ; VGA_Controller:u4|oCoord_Y[5]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.553 ; VGA_Controller:u4|oCoord_X[3]                                                                                                         ; VGA_Controller:u4|oAddress[3]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.709      ;
; 0.554 ; VGA_Controller:u4|V_Cont[3]                                                                                                           ; VGA_Controller:u4|V_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.562 ; VGA_Controller:u4|H_Cont[3]                                                                                                           ; VGA_Controller:u4|H_Cont[5]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; VGA_Controller:u4|V_Cont[7]                                                                                                           ; VGA_Controller:u4|V_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; VGA_Controller:u4|H_Cont[5]                                                                                                           ; VGA_Controller:u4|H_Cont[7]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.563 ; VGA_Controller:u4|oCoord_X[4]                                                                                                         ; VGA_Controller:u4|oAddress[4]                                                                                                             ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 0.719      ;
; 0.567 ; VGA_Controller:u4|H_Cont[7]                                                                                                           ; VGA_Controller:u4|H_Cont[8]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; VGA_Controller:u4|oCoord_X[7]                                                                                                         ; VGA_Pattern:u5|oGreen[8]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.725      ;
; 0.570 ; VGA_Controller:u4|H_Cont[0]                                                                                                           ; VGA_Controller:u4|H_Cont[3]                                                                                                               ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.722      ;
; 0.570 ; VGA_Controller:u4|oCoord_X[9]                                                                                                         ; VGA_Pattern:u5|oGreen[7]                                                                                                                  ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; 0.005      ; 0.727      ;
; 0.571 ; VGA_Pattern:u5|oGreen[6]                                                                                                              ; VGA_Controller:u4|Cur_Color_G[6]                                                                                                          ; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 0.000        ; -0.007     ; 0.716      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'u3|altpll_component|pll|clk[1]'                                                                                                                            ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; AUDIO_DAC:u8|BCK_DIV[2]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.399      ;
; 0.358 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.361 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.366 ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK       ; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.292     ; 0.367      ;
; 0.372 ; AUDIO_DAC:u8|BCK_DIV[0]     ; AUDIO_DAC:u8|BCK_DIV[1]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.376 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[0]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|BCK_DIV[2]     ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; AUDIO_DAC:u8|BCK_DIV[1]     ; AUDIO_DAC:u8|oAUD_BCK       ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.309     ; 0.367      ;
; 0.383 ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X        ; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 0.000        ; -0.309     ; 0.367      ;
; 0.388 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.540      ;
; 0.499 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.516 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.674      ;
; 0.532 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.684      ;
; 0.534 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.551 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.707      ;
; 0.569 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.721      ;
; 0.586 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.590 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.742      ;
; 0.594 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.746      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.602 ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.754      ;
; 0.604 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.756      ;
; 0.610 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.621 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.773      ;
; 0.624 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.776      ;
; 0.645 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.645 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.797      ;
; 0.656 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.659 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.811      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.664 ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.816      ;
; 0.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.832      ;
; 0.691 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.843      ;
; 0.715 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.867      ;
; 0.715 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.867      ;
; 0.726 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.878      ;
; 0.750 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.750 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.902      ;
; 0.785 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[7] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.937      ;
; 0.820 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X_DIV[8] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.972      ;
; 0.886 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.038      ;
; 0.886 ; AUDIO_DAC:u8|LRCK_1X_DIV[6] ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.038      ;
; 0.924 ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.948 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.948 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.948 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.948 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.948 ; AUDIO_DAC:u8|LRCK_1X_DIV[5] ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.100      ;
; 0.960 ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 1.010 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[0] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.162      ;
; 1.010 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.162      ;
; 1.010 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.162      ;
; 1.010 ; AUDIO_DAC:u8|LRCK_1X_DIV[4] ; AUDIO_DAC:u8|LRCK_1X_DIV[3] ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.162      ;
; 1.013 ; AUDIO_DAC:u8|LRCK_1X_DIV[2] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.165      ;
; 1.031 ; AUDIO_DAC:u8|LRCK_1X_DIV[1] ; AUDIO_DAC:u8|LRCK_1X        ; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.183      ;
+-------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u8|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.362 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.520      ;
; 0.379 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.467 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.619      ;
; 0.506 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.658      ;
; 0.521 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.673      ;
; 0.521 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.673      ;
; 0.555 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.708      ;
; 0.590 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.742      ;
; 0.605 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.757      ;
; 0.615 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.767      ;
; 0.625 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.777      ;
; 0.640 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.792      ;
; 0.650 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.802      ;
; 0.650 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.802      ;
; 0.681 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.833      ;
; 0.681 ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.833      ;
; 0.685 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.837      ;
; 0.685 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.837      ;
; 0.720 ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|SIN_Cont[5] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.872      ;
; 0.729 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.881      ;
; 0.729 ; AUDIO_DAC:u8|SIN_Cont[4] ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.881      ;
; 0.820 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.972      ;
; 0.820 ; AUDIO_DAC:u8|SIN_Cont[3] ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 0.972      ;
; 0.881 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.033      ;
; 0.881 ; AUDIO_DAC:u8|SIN_Cont[2] ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.033      ;
; 0.900 ; AUDIO_DAC:u8|SIN_Cont[1] ; AUDIO_DAC:u8|SIN_Cont[0] ; AUDIO_DAC:u8|LRCK_1X ; AUDIO_DAC:u8|LRCK_1X ; 0.000        ; 0.000      ; 1.052      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[10]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[11]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[12]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[13]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[14]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[15]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[16]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[17]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[18]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[19]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[1]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[20]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[21]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[22]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[23]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[24]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[25]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[26]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[27]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[3]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[4]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[5]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[6]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[7]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[8]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[9]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Cont[0]|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Cont[10]|clk                      ;
+--------+--------------+----------------+------------------+----------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_24[0]'                                                                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; LEDG_Driver:u2|Cont[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; CLOCK_24[0]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[20]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_24[0] ; Rise       ; u2|Cont[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_24[0] ; Rise       ; u2|Cont[9]|clk               ;
+--------+--------------+----------------+------------------+-------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u7|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_DATA[9]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mI2C_GO                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.00                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.01                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u7|mSetup_ST.10                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[1]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[2]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|LUT_INDEX[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK|regout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|inclk[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_CTRL_CLK~clkctrl|outclk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[0]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[10]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; Rise       ; u7|mI2C_DATA[11]|clk                             ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LEDR_Driver:u1|Cont[20]'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|DIR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; LEDR_Driver:u1|mLED[9]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDR_Driver:u1|Cont[20] ; Rise       ; u1|mLED[9]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'LEDG_Driver:u2|Cont[20]'                                                                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|DIR           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|DIR           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; LEDG_Driver:u2|mLED[7]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|Cont[20]~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|DIR|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; LEDG_Driver:u2|Cont[20] ; Rise       ; u2|mLED[7]|clk               ;
+--------+--------------+----------------+------------------+-------------------------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Fall       ; AUDIO_DAC:u8|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|LRCK_1X ; Rise       ; u8|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u8|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Fall       ; AUDIO_DAC:u8|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u8|oAUD_BCK ; Rise       ; u8|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27[0]'                                                                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.518 ; 18.518       ; 1.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[0]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[10]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[11]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[12]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[13]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[14]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[15]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[16]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[17]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[18]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[19]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[1]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[20]          ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[2]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[3]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[4]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[5]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[6]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[7]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[8]           ;
; 17.519 ; 18.519       ; 1.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; LEDR_Driver:u1|Cont[9]           ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]|combout              ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|inclk[0]     ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]~clkctrl|outclk       ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[0]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[10]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[11]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[12]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[13]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[14]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[15]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[16]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[17]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[18]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[19]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[1]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[20]|clk                  ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[2]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[3]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[4]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[5]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[6]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[7]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[8]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u1|Cont[9]|clk                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27[0] ; Rise       ; u3|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27[0] ; Rise       ; CLOCK_27[0]                      ;
+--------+--------------+----------------+------------------+-------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; u3|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u6|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_f7o1:auto_generated|altsyncram_e132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'u3|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u8|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u3|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; u3|altpll_component|pll|clk[1] ; Rise       ; u8|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.576 ; 2.576 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.585 ; 2.585 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 2.585 ; 2.585 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; 1.679 ; 1.679 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; 1.679 ; 1.679 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.295 ; -2.295 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.395 ; -2.395 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.395 ; -2.395 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; -1.381 ; -1.381 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; -1.381 ; -1.381 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 3.070 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 3.080 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 3.070 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 7.182 ; 7.182 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 3.080 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.896 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.896 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 7.153 ; 7.153 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 4.237 ; 4.237 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 4.205 ; 4.205 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 4.237 ; 4.237 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 4.230 ; 4.230 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 4.227 ; 4.227 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 4.220 ; 4.220 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 4.223 ; 4.223 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 4.221 ; 4.221 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 4.236 ; 4.236 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 4.071 ; 4.071 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 4.071 ; 4.071 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 4.077 ; 4.077 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 4.082 ; 4.082 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 4.236 ; 4.236 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 4.234 ; 4.234 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 4.251 ; 4.251 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 4.191 ; 4.191 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 4.215 ; 4.215 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 4.251 ; 4.251 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 4.247 ; 4.247 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 4.229 ; 4.229 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 4.227 ; 4.227 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 4.240 ; 4.240 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 4.374 ; 4.374 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 4.213 ; 4.213 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 4.374 ; 4.374 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 4.369 ; 4.369 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 4.226 ; 4.226 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 4.203 ; 4.203 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 4.216 ; 4.216 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 4.240 ; 4.240 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 6.315 ; 6.315 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.940 ; 4.940 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.532 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDG[*]     ; LEDG_Driver:u2|Cont[20]        ; 3.512 ; 3.512 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[0]    ; LEDG_Driver:u2|Cont[20]        ; 3.431 ; 3.431 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[1]    ; LEDG_Driver:u2|Cont[20]        ; 3.462 ; 3.462 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[2]    ; LEDG_Driver:u2|Cont[20]        ; 3.512 ; 3.512 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[3]    ; LEDG_Driver:u2|Cont[20]        ; 3.334 ; 3.334 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[4]    ; LEDG_Driver:u2|Cont[20]        ; 3.393 ; 3.393 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[5]    ; LEDG_Driver:u2|Cont[20]        ; 3.483 ; 3.483 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[6]    ; LEDG_Driver:u2|Cont[20]        ; 3.437 ; 3.437 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[7]    ; LEDG_Driver:u2|Cont[20]        ; 3.430 ; 3.430 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 3.704 ; 3.704 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 3.704 ; 3.704 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 3.529 ; 3.529 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 3.418 ; 3.418 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 3.566 ; 3.566 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 3.629 ; 3.629 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 3.529 ; 3.529 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 3.628 ; 3.628 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 3.630 ; 3.630 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 3.519 ; 3.519 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 3.487 ; 3.487 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 3.753 ; 3.753 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 3.753 ; 3.753 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 3.627 ; 3.627 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 3.652 ; 3.652 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 3.709 ; 3.709 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 3.870 ; 3.870 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 3.864 ; 3.864 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 3.785 ; 3.785 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 3.779 ; 3.779 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 3.870 ; 3.870 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 1.963 ; 1.963 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 4.091 ; 4.091 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 4.012 ; 4.012 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 4.091 ; 4.091 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 3.980 ; 3.980 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 3.836 ; 3.836 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 2.052 ; 2.052 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 3.070 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 3.080 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 3.070 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 5.061 ; 5.061 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 3.080 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.896 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.896 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 5.931 ; 5.931 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 4.052 ; 4.052 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 4.047 ; 4.047 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 4.043 ; 4.043 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 4.038 ; 4.038 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 4.031 ; 4.031 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 4.037 ; 4.037 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 3.886 ; 3.886 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 4.050 ; 4.050 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 3.886 ; 3.886 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 3.888 ; 3.888 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 3.893 ; 3.893 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 3.900 ; 3.900 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 4.044 ; 4.044 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 4.050 ; 4.050 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 4.007 ; 4.007 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 4.007 ; 4.007 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 4.030 ; 4.030 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 4.068 ; 4.068 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 4.063 ; 4.063 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 4.047 ; 4.047 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 4.035 ; 4.035 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 4.056 ; 4.056 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 4.029 ; 4.029 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 4.189 ; 4.189 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 4.186 ; 4.186 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 4.042 ; 4.042 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 4.024 ; 4.024 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 4.056 ; 4.056 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.630 ; 3.532 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.940 ; 4.940 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.532 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDG[*]     ; LEDG_Driver:u2|Cont[20]        ; 3.334 ; 3.334 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[0]    ; LEDG_Driver:u2|Cont[20]        ; 3.431 ; 3.431 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[1]    ; LEDG_Driver:u2|Cont[20]        ; 3.462 ; 3.462 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[2]    ; LEDG_Driver:u2|Cont[20]        ; 3.512 ; 3.512 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[3]    ; LEDG_Driver:u2|Cont[20]        ; 3.334 ; 3.334 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[4]    ; LEDG_Driver:u2|Cont[20]        ; 3.393 ; 3.393 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[5]    ; LEDG_Driver:u2|Cont[20]        ; 3.483 ; 3.483 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[6]    ; LEDG_Driver:u2|Cont[20]        ; 3.437 ; 3.437 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[7]    ; LEDG_Driver:u2|Cont[20]        ; 3.430 ; 3.430 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 3.418 ; 3.418 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 3.704 ; 3.704 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 3.529 ; 3.529 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 3.418 ; 3.418 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 3.566 ; 3.566 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 3.629 ; 3.629 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 3.529 ; 3.529 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 3.628 ; 3.628 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 3.630 ; 3.630 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 3.519 ; 3.519 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 3.487 ; 3.487 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 2.332 ; 2.332 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 2.478 ; 2.478 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 2.332 ; 2.332 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 2.358 ; 2.358 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 2.450 ; 2.450 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 2.489 ; 2.489 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 2.580 ; 2.580 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 2.489 ; 2.489 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 2.505 ; 2.505 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 2.587 ; 2.587 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 1.963 ; 1.963 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 2.752 ; 2.752 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 2.831 ; 2.831 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 2.719 ; 2.719 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 2.052 ; 2.052 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 4.625 ; 4.625 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 4.625 ; 4.625 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Clock                           ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                ; -3.037   ; -2.667 ; N/A      ; N/A     ; -1.631              ;
;  AUDIO_DAC:u8|LRCK_1X           ; -1.517   ; 0.362  ; N/A      ; N/A     ; -0.611              ;
;  AUDIO_DAC:u8|oAUD_BCK          ; -0.351   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  CLOCK_24[0]                    ; -2.388   ; -2.504 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_27[0]                    ; 1.550    ; -2.487 ; N/A      ; N/A     ; 17.407              ;
;  CLOCK_50                       ; -2.964   ; -2.667 ; N/A      ; N/A     ; -1.631              ;
;  I2C_AV_Config:u7|mI2C_CTRL_CLK ; -3.037   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  LEDG_Driver:u2|Cont[20]        ; -1.188   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  LEDR_Driver:u1|Cont[20]        ; -1.277   ; 0.215  ; N/A      ; N/A     ; -0.611              ;
;  u3|altpll_component|pll|clk[0] ; 23.646   ; 0.215  ; N/A      ; N/A     ; 17.277              ;
;  u3|altpll_component|pll|clk[1] ; -0.498   ; 0.092  ; N/A      ; N/A     ; 26.666              ;
; Design-wide TNS                 ; -206.612 ; -7.658 ; 0.0      ; 0.0     ; -169.454            ;
;  AUDIO_DAC:u8|LRCK_1X           ; -9.102   ; 0.000  ; N/A      ; N/A     ; -7.332              ;
;  AUDIO_DAC:u8|oAUD_BCK          ; -0.804   ; 0.000  ; N/A      ; N/A     ; -4.888              ;
;  CLOCK_24[0]                    ; -29.529  ; -2.504 ; N/A      ; N/A     ; -27.293             ;
;  CLOCK_27[0]                    ; 0.000    ; -2.487 ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -87.912  ; -2.667 ; N/A      ; N/A     ; -56.621             ;
;  I2C_AV_Config:u7|mI2C_CTRL_CLK ; -70.909  ; 0.000  ; N/A      ; N/A     ; -48.880             ;
;  LEDG_Driver:u2|Cont[20]        ; -3.728   ; 0.000  ; N/A      ; N/A     ; -10.998             ;
;  LEDR_Driver:u1|Cont[20]        ; -3.938   ; 0.000  ; N/A      ; N/A     ; -13.442             ;
;  u3|altpll_component|pll|clk[0] ; 0.000    ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  u3|altpll_component|pll|clk[1] ; -0.979   ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                              ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.512 ; 5.512 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.466 ; 5.466 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.466 ; 5.466 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; 2.945 ; 2.945 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; 2.945 ; 2.945 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                 ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+
; I2C_SDAT  ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.295 ; -2.295 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; KEY[*]    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.395 ; -2.395 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
;  KEY[0]   ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; -2.395 ; -2.395 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; SW[*]     ; CLOCK_27[0]                    ; -1.381 ; -1.381 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  SW[0]    ; CLOCK_27[0]                    ; -1.381 ; -1.381 ; Rise       ; u3|altpll_component|pll|clk[0] ;
+-----------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.706  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 6.716  ;        ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.706  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 16.444 ; 16.444 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;        ; 6.716  ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 6.185  ;        ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;        ; 6.185  ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 16.414 ; 16.414 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 8.311  ; 8.311  ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 8.282  ; 8.282  ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 8.311  ; 8.311  ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 8.277  ; 8.277  ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 8.306  ; 8.306  ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 8.300  ; 8.300  ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 8.288  ; 8.288  ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 8.292  ; 8.292  ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 8.310  ; 8.310  ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 8.310  ; 8.310  ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 7.933  ; 7.933  ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 7.906  ; 7.906  ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 7.943  ; 7.943  ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 7.949  ; 7.949  ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 8.303  ; 8.303  ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 8.307  ; 8.307  ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 8.327  ; 8.327  ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 8.265  ; 8.265  ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 8.292  ; 8.292  ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 8.297  ; 8.297  ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 8.327  ; 8.327  ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 8.309  ; 8.309  ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 8.295  ; 8.295  ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 8.315  ; 8.315  ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 8.497  ; 8.497  ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 8.288  ; 8.288  ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 8.497  ; 8.497  ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 8.461  ; 8.461  ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 8.306  ; 8.306  ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 8.283  ; 8.283  ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 8.283  ; 8.283  ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 8.315  ; 8.315  ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 13.867 ; 13.867 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 9.976  ; 9.976  ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 8.124  ;        ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDG[*]     ; LEDG_Driver:u2|Cont[20]        ; 6.696  ; 6.696  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[0]    ; LEDG_Driver:u2|Cont[20]        ; 6.458  ; 6.458  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[1]    ; LEDG_Driver:u2|Cont[20]        ; 6.509  ; 6.509  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[2]    ; LEDG_Driver:u2|Cont[20]        ; 6.696  ; 6.696  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[3]    ; LEDG_Driver:u2|Cont[20]        ; 6.174  ; 6.174  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[4]    ; LEDG_Driver:u2|Cont[20]        ; 6.360  ; 6.360  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[5]    ; LEDG_Driver:u2|Cont[20]        ; 6.535  ; 6.535  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[6]    ; LEDG_Driver:u2|Cont[20]        ; 6.434  ; 6.434  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[7]    ; LEDG_Driver:u2|Cont[20]        ; 6.416  ; 6.416  ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 7.047  ; 7.047  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 7.047  ; 7.047  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 6.644  ; 6.644  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 6.342  ; 6.342  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 6.702  ; 6.702  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 6.789  ; 6.789  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 6.648  ; 6.648  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 6.910  ; 6.910  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 6.791  ; 6.791  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 6.634  ; 6.634  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 6.600  ; 6.600  ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 9.643  ; 9.643  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 9.643  ; 9.643  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 9.346  ; 9.346  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 9.371  ; 9.371  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 9.567  ; 9.567  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 9.932  ; 9.932  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 9.932  ; 9.932  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 9.628  ; 9.628  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 9.605  ; 9.605  ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 9.867  ; 9.867  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 4.795  ; 4.795  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 10.508 ; 10.508 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 10.265 ; 10.265 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 10.508 ; 10.508 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 10.199 ; 10.199 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 9.908  ; 9.908  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 5.062  ; 5.062  ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 2.904  ;        ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;        ; 2.904  ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 3.070 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ; 3.080 ;       ; Rise       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_ADCLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 3.070 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACDAT  ; AUDIO_DAC:u8|LRCK_1X           ; 5.061 ; 5.061 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_DACLRCK ; AUDIO_DAC:u8|LRCK_1X           ;       ; 3.080 ; Fall       ; AUDIO_DAC:u8|LRCK_1X           ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ; 2.896 ;       ; Rise       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_BCLK    ; AUDIO_DAC:u8|oAUD_BCK          ;       ; 2.896 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; AUD_DACDAT  ; AUDIO_DAC:u8|oAUD_BCK          ; 5.931 ; 5.931 ; Fall       ; AUDIO_DAC:u8|oAUD_BCK          ;
; HEX0[*]     ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX0[0]    ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX0[1]    ; CLOCK_50                       ; 4.052 ; 4.052 ; Rise       ; CLOCK_50                       ;
;  HEX0[2]    ; CLOCK_50                       ; 4.047 ; 4.047 ; Rise       ; CLOCK_50                       ;
;  HEX0[3]    ; CLOCK_50                       ; 4.043 ; 4.043 ; Rise       ; CLOCK_50                       ;
;  HEX0[4]    ; CLOCK_50                       ; 4.038 ; 4.038 ; Rise       ; CLOCK_50                       ;
;  HEX0[5]    ; CLOCK_50                       ; 4.031 ; 4.031 ; Rise       ; CLOCK_50                       ;
;  HEX0[6]    ; CLOCK_50                       ; 4.037 ; 4.037 ; Rise       ; CLOCK_50                       ;
; HEX1[*]     ; CLOCK_50                       ; 3.886 ; 3.886 ; Rise       ; CLOCK_50                       ;
;  HEX1[0]    ; CLOCK_50                       ; 4.050 ; 4.050 ; Rise       ; CLOCK_50                       ;
;  HEX1[1]    ; CLOCK_50                       ; 3.886 ; 3.886 ; Rise       ; CLOCK_50                       ;
;  HEX1[2]    ; CLOCK_50                       ; 3.888 ; 3.888 ; Rise       ; CLOCK_50                       ;
;  HEX1[3]    ; CLOCK_50                       ; 3.893 ; 3.893 ; Rise       ; CLOCK_50                       ;
;  HEX1[4]    ; CLOCK_50                       ; 3.900 ; 3.900 ; Rise       ; CLOCK_50                       ;
;  HEX1[5]    ; CLOCK_50                       ; 4.044 ; 4.044 ; Rise       ; CLOCK_50                       ;
;  HEX1[6]    ; CLOCK_50                       ; 4.050 ; 4.050 ; Rise       ; CLOCK_50                       ;
; HEX2[*]     ; CLOCK_50                       ; 4.007 ; 4.007 ; Rise       ; CLOCK_50                       ;
;  HEX2[0]    ; CLOCK_50                       ; 4.007 ; 4.007 ; Rise       ; CLOCK_50                       ;
;  HEX2[1]    ; CLOCK_50                       ; 4.030 ; 4.030 ; Rise       ; CLOCK_50                       ;
;  HEX2[2]    ; CLOCK_50                       ; 4.068 ; 4.068 ; Rise       ; CLOCK_50                       ;
;  HEX2[3]    ; CLOCK_50                       ; 4.063 ; 4.063 ; Rise       ; CLOCK_50                       ;
;  HEX2[4]    ; CLOCK_50                       ; 4.047 ; 4.047 ; Rise       ; CLOCK_50                       ;
;  HEX2[5]    ; CLOCK_50                       ; 4.035 ; 4.035 ; Rise       ; CLOCK_50                       ;
;  HEX2[6]    ; CLOCK_50                       ; 4.056 ; 4.056 ; Rise       ; CLOCK_50                       ;
; HEX3[*]     ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX3[0]    ; CLOCK_50                       ; 4.029 ; 4.029 ; Rise       ; CLOCK_50                       ;
;  HEX3[1]    ; CLOCK_50                       ; 4.189 ; 4.189 ; Rise       ; CLOCK_50                       ;
;  HEX3[2]    ; CLOCK_50                       ; 4.186 ; 4.186 ; Rise       ; CLOCK_50                       ;
;  HEX3[3]    ; CLOCK_50                       ; 4.042 ; 4.042 ; Rise       ; CLOCK_50                       ;
;  HEX3[4]    ; CLOCK_50                       ; 4.021 ; 4.021 ; Rise       ; CLOCK_50                       ;
;  HEX3[5]    ; CLOCK_50                       ; 4.024 ; 4.024 ; Rise       ; CLOCK_50                       ;
;  HEX3[6]    ; CLOCK_50                       ; 4.056 ; 4.056 ; Rise       ; CLOCK_50                       ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 5.630 ; 3.532 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SDAT    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 4.940 ; 4.940 ; Rise       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; I2C_SCLK    ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 3.532 ;       ; Fall       ; I2C_AV_Config:u7|mI2C_CTRL_CLK ;
; LEDG[*]     ; LEDG_Driver:u2|Cont[20]        ; 3.334 ; 3.334 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[0]    ; LEDG_Driver:u2|Cont[20]        ; 3.431 ; 3.431 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[1]    ; LEDG_Driver:u2|Cont[20]        ; 3.462 ; 3.462 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[2]    ; LEDG_Driver:u2|Cont[20]        ; 3.512 ; 3.512 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[3]    ; LEDG_Driver:u2|Cont[20]        ; 3.334 ; 3.334 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[4]    ; LEDG_Driver:u2|Cont[20]        ; 3.393 ; 3.393 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[5]    ; LEDG_Driver:u2|Cont[20]        ; 3.483 ; 3.483 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[6]    ; LEDG_Driver:u2|Cont[20]        ; 3.437 ; 3.437 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
;  LEDG[7]    ; LEDG_Driver:u2|Cont[20]        ; 3.430 ; 3.430 ; Rise       ; LEDG_Driver:u2|Cont[20]        ;
; LEDR[*]     ; LEDR_Driver:u1|Cont[20]        ; 3.418 ; 3.418 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[0]    ; LEDR_Driver:u1|Cont[20]        ; 3.704 ; 3.704 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[1]    ; LEDR_Driver:u1|Cont[20]        ; 3.529 ; 3.529 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[2]    ; LEDR_Driver:u1|Cont[20]        ; 3.418 ; 3.418 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[3]    ; LEDR_Driver:u1|Cont[20]        ; 3.566 ; 3.566 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[4]    ; LEDR_Driver:u1|Cont[20]        ; 3.629 ; 3.629 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[5]    ; LEDR_Driver:u1|Cont[20]        ; 3.529 ; 3.529 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[6]    ; LEDR_Driver:u1|Cont[20]        ; 3.628 ; 3.628 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[7]    ; LEDR_Driver:u1|Cont[20]        ; 3.630 ; 3.630 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[8]    ; LEDR_Driver:u1|Cont[20]        ; 3.519 ; 3.519 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
;  LEDR[9]    ; LEDR_Driver:u1|Cont[20]        ; 3.487 ; 3.487 ; Rise       ; LEDR_Driver:u1|Cont[20]        ;
; VGA_B[*]    ; CLOCK_27[0]                    ; 2.332 ; 2.332 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[0]   ; CLOCK_27[0]                    ; 2.478 ; 2.478 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[1]   ; CLOCK_27[0]                    ; 2.332 ; 2.332 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[2]   ; CLOCK_27[0]                    ; 2.358 ; 2.358 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_B[3]   ; CLOCK_27[0]                    ; 2.450 ; 2.450 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_G[*]    ; CLOCK_27[0]                    ; 2.489 ; 2.489 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[0]   ; CLOCK_27[0]                    ; 2.580 ; 2.580 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[1]   ; CLOCK_27[0]                    ; 2.489 ; 2.489 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[2]   ; CLOCK_27[0]                    ; 2.505 ; 2.505 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_G[3]   ; CLOCK_27[0]                    ; 2.587 ; 2.587 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_HS      ; CLOCK_27[0]                    ; 1.963 ; 1.963 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_R[*]    ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[0]   ; CLOCK_27[0]                    ; 2.752 ; 2.752 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[1]   ; CLOCK_27[0]                    ; 2.831 ; 2.831 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[2]   ; CLOCK_27[0]                    ; 2.719 ; 2.719 ; Rise       ; u3|altpll_component|pll|clk[0] ;
;  VGA_R[3]   ; CLOCK_27[0]                    ; 2.541 ; 2.541 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; VGA_VS      ; CLOCK_27[0]                    ; 2.052 ; 2.052 ; Rise       ; u3|altpll_component|pll|clk[0] ;
; AUD_XCK     ; CLOCK_27[0]                    ; 1.117 ;       ; Rise       ; u3|altpll_component|pll|clk[1] ;
; AUD_XCK     ; CLOCK_27[0]                    ;       ; 1.117 ; Fall       ; u3|altpll_component|pll|clk[1] ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 10.367 ; 10.367 ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; SW[9]      ; AUD_DACDAT  ;    ; 4.625 ; 4.625 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u8|LRCK_1X           ; AUDIO_DAC:u8|LRCK_1X           ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u8|oAUD_BCK          ; AUDIO_DAC:u8|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_24[0]                    ; CLOCK_24[0]                    ; 230      ; 0        ; 0        ; 0        ;
; LEDG_Driver:u2|Cont[20]        ; CLOCK_24[0]                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27[0]                    ; CLOCK_27[0]                    ; 230      ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; CLOCK_27[0]                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 780      ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 391      ; 0        ; 0        ; 0        ;
; LEDG_Driver:u2|Cont[20]        ; LEDG_Driver:u2|Cont[20]        ; 35       ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; LEDR_Driver:u1|Cont[20]        ; 43       ; 0        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 3994480  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u8|LRCK_1X           ; AUDIO_DAC:u8|LRCK_1X           ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u8|oAUD_BCK          ; AUDIO_DAC:u8|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; CLOCK_24[0]                    ; CLOCK_24[0]                    ; 230      ; 0        ; 0        ; 0        ;
; LEDG_Driver:u2|Cont[20]        ; CLOCK_24[0]                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_27[0]                    ; CLOCK_27[0]                    ; 230      ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; CLOCK_27[0]                    ; 1        ; 1        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 780      ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; CLOCK_50                       ; 1        ; 1        ; 0        ; 0        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK ; I2C_AV_Config:u7|mI2C_CTRL_CLK ; 391      ; 0        ; 0        ; 0        ;
; LEDG_Driver:u2|Cont[20]        ; LEDG_Driver:u2|Cont[20]        ; 35       ; 0        ; 0        ; 0        ;
; LEDR_Driver:u1|Cont[20]        ; LEDR_Driver:u1|Cont[20]        ; 43       ; 0        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[0] ; u3|altpll_component|pll|clk[0] ; 3994480  ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u8|LRCK_1X           ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u8|oAUD_BCK          ; u3|altpll_component|pll|clk[1] ; 1        ; 1        ; 0        ; 0        ;
; u3|altpll_component|pll|clk[1] ; u3|altpll_component|pll|clk[1] ; 147      ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 206   ; 206  ;
; Unconstrained Output Ports      ; 67    ; 67   ;
; Unconstrained Output Port Paths ; 396   ; 396  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 263 08/02/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Thu Nov 07 21:46:33 2013
Info: Command: quartus_sta DE1_Default -c DE1_Default
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE1_Default.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27[0] CLOCK_27[0]
    Info (332110): create_generated_clock -source {u3|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {u3|altpll_component|pll|clk[0]} {u3|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {u3|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {u3|altpll_component|pll|clk[1]} {u3|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u7|mI2C_CTRL_CLK I2C_AV_Config:u7|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u8|LRCK_1X AUDIO_DAC:u8|LRCK_1X
    Info (332105): create_clock -period 1.000 -name CLOCK_24[0] CLOCK_24[0]
    Info (332105): create_clock -period 1.000 -name LEDG_Driver:u2|Cont[20] LEDG_Driver:u2|Cont[20]
    Info (332105): create_clock -period 1.000 -name LEDR_Driver:u1|Cont[20] LEDR_Driver:u1|Cont[20]
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u8|oAUD_BCK AUDIO_DAC:u8|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.037       -70.909 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -2.964       -87.912 CLOCK_50 
    Info (332119):    -2.388       -29.529 CLOCK_24[0] 
    Info (332119):    -1.517        -9.102 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -1.277        -3.938 LEDR_Driver:u1|Cont[20] 
    Info (332119):    -1.188        -3.728 LEDG_Driver:u2|Cont[20] 
    Info (332119):    -0.355        -0.690 u3|altpll_component|pll|clk[1] 
    Info (332119):    -0.351        -0.804 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     2.240         0.000 CLOCK_27[0] 
    Info (332119):    23.646         0.000 u3|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -2.667
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.667        -2.667 CLOCK_50 
    Info (332119):    -2.504        -2.504 CLOCK_24[0] 
    Info (332119):    -2.487        -2.487 CLOCK_27[0] 
    Info (332119):     0.092         0.000 u3|altpll_component|pll|clk[1] 
    Info (332119):     0.445         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     0.445         0.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):     0.445         0.000 LEDG_Driver:u2|Cont[20] 
    Info (332119):     0.445         0.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):     0.445         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):     0.980         0.000 AUDIO_DAC:u8|LRCK_1X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -56.621 CLOCK_50 
    Info (332119):    -1.631       -27.293 CLOCK_24[0] 
    Info (332119):    -0.611       -48.880 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.611       -13.442 LEDR_Driver:u1|Cont[20] 
    Info (332119):    -0.611       -10.998 LEDG_Driver:u2|Cont[20] 
    Info (332119):    -0.611        -7.332 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.611        -4.888 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):    17.277         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):    17.407         0.000 CLOCK_27[0] 
    Info (332119):    26.666         0.000 u3|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.680       -11.799 CLOCK_50 
    Info (332119):    -0.498        -0.979 u3|altpll_component|pll|clk[1] 
    Info (332119):    -0.486        -6.657 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.423        -2.183 CLOCK_24[0] 
    Info (332119):    -0.020        -0.120 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):     0.136         0.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):     0.167         0.000 LEDG_Driver:u2|Cont[20] 
    Info (332119):     0.456         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     1.550         0.000 CLOCK_27[0] 
    Info (332119):    33.639         0.000 u3|altpll_component|pll|clk[0] 
Info (332146): Worst-case hold slack is -1.701
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.701        -1.701 CLOCK_50 
    Info (332119):    -1.689        -1.689 CLOCK_24[0] 
    Info (332119):    -1.669        -1.669 CLOCK_27[0] 
    Info (332119):     0.215         0.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 LEDG_Driver:u2|Cont[20] 
    Info (332119):     0.215         0.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):     0.215         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 u3|altpll_component|pll|clk[1] 
    Info (332119):     0.362         0.000 AUDIO_DAC:u8|LRCK_1X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -46.380 CLOCK_50 
    Info (332119):    -1.380       -22.380 CLOCK_24[0] 
    Info (332119):    -0.500       -40.000 I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -11.000 LEDR_Driver:u1|Cont[20] 
    Info (332119):    -0.500        -9.000 LEDG_Driver:u2|Cont[20] 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u8|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u8|oAUD_BCK 
    Info (332119):    17.518         0.000 CLOCK_27[0] 
    Info (332119):    17.714         0.000 u3|altpll_component|pll|clk[0] 
    Info (332119):    26.777         0.000 u3|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 332 megabytes
    Info: Processing ended: Thu Nov 07 21:46:40 2013
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:04


