TimeQuest Timing Analyzer report for spi_slaves
Thu May 02 11:36:00 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'rx_req'
 17. Slow 1200mV 85C Model Recovery: 'reset_n'
 18. Slow 1200mV 85C Model Removal: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'rx_req'
 47. Slow 1200mV 0C Model Recovery: 'reset_n'
 48. Slow 1200mV 0C Model Removal: 'reset_n'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'rx_req'
 76. Fast 1200mV 0C Model Recovery: 'reset_n'
 77. Fast 1200mV 0C Model Removal: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; spi_slaves                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16U484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.13 MHz ; 191.13 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -2.706 ; -37.393           ;
; rx_req ; 0.109  ; 0.000             ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.388 ; -2.455           ;
; sclk   ; 0.133  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -0.546 ; -8.823              ;
; rx_req  ; 0.211  ; 0.000               ;
; reset_n ; 0.299  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; reset_n ; -0.687 ; -4.944             ;
; rx_req  ; -0.600 ; -3.981             ;
; sclk    ; 0.039  ; 0.000              ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -42.204                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                     ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.706 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.696     ; 1.495      ;
; -2.678 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.814     ; 1.349      ;
; -2.650 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.650     ; 1.485      ;
; -2.622 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.650     ; 1.457      ;
; -2.579 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.631     ; 1.433      ;
; -2.561 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.695     ; 1.351      ;
; -2.537 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.674     ; 1.348      ;
; -2.489 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.592     ; 1.382      ;
; -2.404 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.673     ; 1.216      ;
; -2.369 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 3.316      ;
; -2.231 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.020     ; 3.226      ;
; -2.157 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 3.104      ;
; -2.149 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 3.096      ;
; -2.145 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 3.092      ;
; -2.116 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.441     ; 2.190      ;
; -2.070 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 3.017      ;
; -2.069 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.947      ;
; -2.068 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 3.015      ;
; -2.006 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.876      ;
; -2.006 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.876      ;
; -2.006 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.876      ;
; -2.006 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.876      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.872      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.872      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.872      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.872      ;
; -1.934 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 2.881      ;
; -1.933 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.695     ; 0.723      ;
; -1.921 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.113     ; 2.823      ;
; -1.912 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.673     ; 0.724      ;
; -1.896 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 2.043      ;
; -1.896 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 2.043      ;
; -1.896 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 2.043      ;
; -1.896 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.368     ; 2.043      ;
; -1.894 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.650     ; 0.729      ;
; -1.893 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.650     ; 0.728      ;
; -1.886 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 2.833      ;
; -1.874 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 2.821      ;
; -1.872 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.479     ; 1.908      ;
; -1.861 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.708      ;
; -1.861 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.708      ;
; -1.861 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.708      ;
; -1.861 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.708      ;
; -1.857 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.704      ;
; -1.857 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.704      ;
; -1.857 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.704      ;
; -1.857 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.704      ;
; -1.836 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.068     ; 2.783      ;
; -1.823 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.701      ;
; -1.822 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.121     ; 2.716      ;
; -1.822 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.121     ; 2.716      ;
; -1.822 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.121     ; 2.716      ;
; -1.822 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.121     ; 2.716      ;
; -1.815 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.693      ;
; -1.811 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.689      ;
; -1.792 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.662      ;
; -1.792 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.662      ;
; -1.792 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.662      ;
; -1.792 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.662      ;
; -1.773 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.360     ; 1.928      ;
; -1.752 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.814     ; 0.423      ;
; -1.737 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.377     ; 1.875      ;
; -1.737 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.377     ; 1.875      ;
; -1.737 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.377     ; 1.875      ;
; -1.737 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.377     ; 1.875      ;
; -1.736 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.614      ;
; -1.734 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.612      ;
; -1.734 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.654     ; 0.565      ;
; -1.734 ; wr_add             ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.044     ; 2.705      ;
; -1.732 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.602      ;
; -1.732 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.602      ;
; -1.732 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.602      ;
; -1.732 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.602      ;
; -1.724 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.594      ;
; -1.724 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.594      ;
; -1.724 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.594      ;
; -1.724 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.145     ; 2.594      ;
; -1.677 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.144     ; 2.548      ;
; -1.677 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.144     ; 2.548      ;
; -1.677 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.144     ; 2.548      ;
; -1.677 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.144     ; 2.548      ;
; -1.657 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.291     ; 1.881      ;
; -1.651 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.498      ;
; -1.651 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.498      ;
; -1.651 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.498      ;
; -1.651 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.498      ;
; -1.640 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.697     ; 0.428      ;
; -1.634 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.512      ;
; -1.599 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.650     ; 0.434      ;
; -1.591 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.438      ;
; -1.591 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.438      ;
; -1.591 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.438      ;
; -1.591 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.438      ;
; -1.579 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.426      ;
; -1.579 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.426      ;
; -1.579 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.426      ;
; -1.579 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.168     ; 2.426      ;
; -1.574 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.452      ;
; -1.552 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.430      ;
; -1.536 ; bit_cnt[5]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.137     ; 2.414      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.109 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 0.701      ; 0.836      ;
; 0.215 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 0.702      ; 0.859      ;
; 0.235 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 0.703      ; 0.838      ;
; 0.235 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 0.703      ; 0.840      ;
; 0.240 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 0.704      ; 0.835      ;
; 0.242 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 0.705      ; 0.835      ;
; 0.305 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 0.802      ; 0.876      ;
; 0.310 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 0.799      ; 0.865      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                        ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.388 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 1.068      ; 0.710      ;
; -0.382 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 1.065      ; 0.713      ;
; -0.286 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 0.965      ; 0.709      ;
; -0.286 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 0.968      ; 0.712      ;
; -0.285 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 0.967      ; 0.712      ;
; -0.284 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 0.965      ; 0.711      ;
; -0.280 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 0.963      ; 0.713      ;
; -0.264 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 0.964      ; 0.730      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                                      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.133 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 3.288      ; 3.608      ;
; 0.181 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 3.369      ; 3.737      ;
; 0.215 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 3.288      ; 3.690      ;
; 0.261 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.407      ; 3.855      ;
; 0.271 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.369      ; 3.827      ;
; 0.307 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.461      ;
; 0.366 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 3.031      ; 3.584      ;
; 0.371 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.549      ;
; 0.381 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.404 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.582      ;
; 0.420 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.618      ;
; 0.420 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 3.031      ; 3.638      ;
; 0.422 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.620      ;
; 0.446 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.600      ;
; 0.450 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.604      ;
; 0.450 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.604      ;
; 0.455 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 3.288      ; 3.430      ;
; 0.475 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 3.369      ; 3.531      ;
; 0.492 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.670      ;
; 0.499 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 3.288      ; 3.474      ;
; 0.519 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.096      ; 0.772      ;
; 0.537 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.049      ; 0.743      ;
; 0.554 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.407      ; 3.648      ;
; 0.558 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.756      ;
; 0.558 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.756      ;
; 0.559 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.757      ;
; 0.562 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.740      ;
; 0.565 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.763      ;
; 0.565 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.763      ;
; 0.627 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.096      ; 0.880      ;
; 0.644 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.369      ; 3.700      ;
; 0.677 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.875      ;
; 0.698 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.896      ;
; 0.740 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.049      ; 0.946      ;
; 0.880 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.044      ; 1.081      ;
; 0.888 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 0.921      ;
; 0.899 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 0.932      ;
; 0.908 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 0.941      ;
; 0.908 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.399      ; 0.964      ;
; 0.918 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.116      ;
; 0.933 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 0.966      ;
; 0.937 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 0.970      ;
; 0.991 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.194      ;
; 1.063 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.391      ; 1.111      ;
; 1.072 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 1.105      ;
; 1.073 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.271      ;
; 1.096 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.409      ;
; 1.097 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.410      ;
; 1.097 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.410      ;
; 1.098 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 3.031      ; 3.816      ;
; 1.098 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.411      ;
; 1.099 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.412      ;
; 1.102 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.415      ;
; 1.103 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.416      ;
; 1.124 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.778      ;
; 1.154 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.391      ; 1.202      ;
; 1.177 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 3.031      ; 3.895      ;
; 1.185 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.863      ;
; 1.215 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.044      ; 1.416      ;
; 1.217 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.895      ;
; 1.218 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.296      ; 1.171      ;
; 1.237 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.296      ; 1.190      ;
; 1.261 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.915      ;
; 1.265 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.919      ;
; 1.266 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.920      ;
; 1.280 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.376      ; 1.313      ;
; 1.281 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.479      ;
; 1.294 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.363      ; 1.314      ;
; 1.300 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.503      ;
; 1.303 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.981      ;
; 1.316 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.164      ; 1.637      ;
; 1.329 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 4.007      ;
; 1.329 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.296      ; 1.282      ;
; 1.335 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.046      ; 1.538      ;
; 1.358 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.150     ; 0.865      ;
; 1.397 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.595      ;
; 1.426 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.624      ;
; 1.432 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.093      ; 1.682      ;
; 1.438 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.157      ; 1.752      ;
; 1.450 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.195      ; 1.802      ;
; 1.461 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.055      ; 1.673      ;
; 1.481 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.069      ; 1.707      ;
; 1.493 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.156      ; 1.806      ;
; 1.501 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.195      ; 1.853      ;
; 1.516 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.069      ; 1.742      ;
; 1.527 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.725      ;
; 1.532 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.093      ; 1.782      ;
; 1.560 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.296      ; 1.513      ;
; 1.627 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.363      ; 1.647      ;
; 1.673 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.065      ; 1.895      ;
; 1.682 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.001     ; 1.838      ;
; 1.958 ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.026     ; 2.089      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                         ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.546 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.851      ; 3.882      ;
; -0.546 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.851      ; 3.882      ;
; -0.546 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.851      ; 3.882      ;
; -0.546 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.851      ; 3.882      ;
; -0.532 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.874      ; 3.891      ;
; -0.532 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.874      ; 3.891      ;
; -0.532 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.874      ; 3.891      ;
; -0.532 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.874      ; 3.891      ;
; -0.285 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.285 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.946      ; 3.716      ;
; -0.154 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.923      ; 3.562      ;
; -0.154 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.923      ; 3.562      ;
; -0.126 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.951      ; 3.562      ;
; -0.087 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 3.243      ; 3.815      ;
; 0.052  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 3.166      ; 3.599      ;
; 0.058  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.058  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 3.212      ; 3.639      ;
; 0.091  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 3.243      ; 3.637      ;
; 0.098  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 3.280      ; 3.667      ;
; 0.157  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.851      ; 3.679      ;
; 0.157  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.851      ; 3.679      ;
; 0.157  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.851      ; 3.679      ;
; 0.157  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.851      ; 3.679      ;
; 0.174  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.874      ; 3.685      ;
; 0.174  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.874      ; 3.685      ;
; 0.174  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.874      ; 3.685      ;
; 0.174  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.874      ; 3.685      ;
; 0.249  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.249  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 3.212      ; 3.948      ;
; 0.293  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 3.243      ; 3.935      ;
; 0.383  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 3.243      ; 3.845      ;
; 0.386  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.386  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.946      ; 3.545      ;
; 0.388  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 3.166      ; 3.763      ;
; 0.451  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 3.280      ; 3.814      ;
; 0.486  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.923      ; 3.422      ;
; 0.486  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.923      ; 3.422      ;
; 0.514  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.951      ; 3.422      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                   ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.211 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.038      ; 3.561      ;
; 0.338 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.041      ; 3.564      ;
; 0.340 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.042      ; 3.564      ;
; 0.342 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.039      ; 3.559      ;
; 0.342 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.040      ; 3.560      ;
; 0.344 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.040      ; 3.556      ;
; 0.350 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.136      ; 3.652      ;
; 0.372 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.038      ; 3.900      ;
; 0.464 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 4.139      ; 3.544      ;
; 0.491 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.039      ; 3.910      ;
; 0.492 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.040      ; 3.910      ;
; 0.494 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.040      ; 3.906      ;
; 0.500 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.136      ; 4.002      ;
; 0.501 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.041      ; 3.901      ;
; 0.503 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.042      ; 3.901      ;
; 0.605 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 4.139      ; 3.903      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                              ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 4.355      ; 3.766      ;
; 0.342 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.395      ; 3.785      ;
; 0.349 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.396      ; 3.784      ;
; 0.351 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 4.374      ; 3.774      ;
; 0.359 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.394      ; 3.755      ;
; 0.416 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 4.374      ; 3.835      ;
; 0.464 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 4.355      ; 4.101      ;
; 0.479 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 4.374      ; 3.774      ;
; 0.526 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 4.374      ; 4.099      ;
; 0.534 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.509      ; 3.863      ;
; 0.535 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.394      ; 4.079      ;
; 0.555 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.395      ; 4.072      ;
; 0.564 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.396      ; 4.069      ;
; 0.591 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 4.374      ; 4.160      ;
; 0.654 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 4.374      ; 4.099      ;
; 0.702 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.509      ; 4.195      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.687 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.546      ; 3.859      ;
; -0.665 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.665      ; 4.000      ;
; -0.625 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.505      ; 3.880      ;
; -0.615 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.548      ; 3.933      ;
; -0.612 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.547      ; 3.935      ;
; -0.601 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.524      ; 3.923      ;
; -0.600 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.524      ; 3.924      ;
; -0.539 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.524      ; 3.985      ;
; -0.491 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.665      ; 3.694      ;
; -0.486 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.546      ; 3.580      ;
; -0.449 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.524      ; 3.595      ;
; -0.449 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.524      ; 3.595      ;
; -0.435 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.505      ; 3.590      ;
; -0.414 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.548      ; 3.654      ;
; -0.412 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.547      ; 3.655      ;
; -0.387 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.524      ; 3.657      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.600 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.280      ; 3.720      ;
; -0.506 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.277      ; 3.811      ;
; -0.487 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.180      ; 3.733      ;
; -0.486 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.179      ; 3.733      ;
; -0.483 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.175      ; 3.732      ;
; -0.476 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.177      ; 3.741      ;
; -0.472 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.177      ; 3.745      ;
; -0.471 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 4.176      ; 3.745      ;
; -0.432 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.280      ; 3.388      ;
; -0.328 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.177      ; 3.389      ;
; -0.326 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.179      ; 3.393      ;
; -0.326 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.277      ; 3.491      ;
; -0.326 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.180      ; 3.394      ;
; -0.325 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.177      ; 3.392      ;
; -0.324 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.176      ; 3.392      ;
; -0.324 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 4.175      ; 3.391      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                         ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.039 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.298      ;
; 0.069 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 3.042      ; 3.298      ;
; 0.069 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 3.042      ; 3.298      ;
; 0.093 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.407      ; 3.687      ;
; 0.154 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 3.369      ; 3.710      ;
; 0.163 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 3.066      ; 3.416      ;
; 0.163 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 3.288      ; 3.638      ;
; 0.246 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.369      ; 3.802      ;
; 0.252 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.252 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 3.337      ; 3.776      ;
; 0.272 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.450      ;
; 0.272 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.450      ;
; 0.272 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.450      ;
; 0.272 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.991      ; 3.450      ;
; 0.287 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.441      ;
; 0.287 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.441      ;
; 0.287 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.441      ;
; 0.287 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.967      ; 3.441      ;
; 0.437 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.407      ; 3.531      ;
; 0.447 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.447 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 3.337      ; 3.471      ;
; 0.450 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 3.369      ; 3.506      ;
; 0.492 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 3.288      ; 3.467      ;
; 0.617 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.369      ; 3.673      ;
; 0.687 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.446      ;
; 0.717 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 3.042      ; 3.446      ;
; 0.717 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 3.042      ; 3.446      ;
; 0.840 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.840 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 3.066      ; 3.593      ;
; 0.935 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.613      ;
; 0.935 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.613      ;
; 0.935 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.613      ;
; 0.935 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.991      ; 3.613      ;
; 0.953 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.607      ;
; 0.953 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.607      ;
; 0.953 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.607      ;
; 0.953 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.967      ; 3.607      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                  ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]               ;
; -0.023 ; 0.193        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]               ;
; -0.011 ; 0.205        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated      ;
; -0.006 ; 0.210        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated      ;
; -0.001 ; 0.215        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                  ;
; -0.001 ; 0.215        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated       ;
; -0.001 ; 0.215        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                  ;
; 0.028  ; 0.212        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0               ;
; 0.038  ; 0.222        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated     ;
; 0.038  ; 0.222        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated     ;
; 0.038  ; 0.222        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated     ;
; 0.038  ; 0.222        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated     ;
; 0.045  ; 0.229        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated     ;
; 0.045  ; 0.229        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated     ;
; 0.045  ; 0.229        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated     ;
; 0.045  ; 0.229        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated     ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]             ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]             ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]             ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]             ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]             ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]             ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]              ;
; 0.046  ; 0.230        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]              ;
; 0.050  ; 0.234        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                 ;
; 0.061  ; 0.245        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]             ;
; 0.061  ; 0.245        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]              ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk           ;
; 0.184  ; 0.184        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk           ;
; 0.190  ; 0.190        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0|clk           ;
; 0.196  ; 0.196        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk  ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated|clk ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated|clk ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated|clk ;
; 0.200  ; 0.200        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated|clk ;
; 0.201  ; 0.201        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk  ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rd_add|clk              ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; roe~reg0_emulated|clk   ;
; 0.206  ; 0.206        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; wr_add|clk              ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated|clk ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated|clk ;
; 0.207  ; 0.207        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                            ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.292  ; 0.292        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datac           ;
; 0.294  ; 0.294        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.296  ; 0.296        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.300  ; 0.300        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.316  ; 0.316        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.320  ; 0.320        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.325  ; 0.325        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.673  ; 0.673        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.683  ; 0.683        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.684  ; 0.684        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.686  ; 0.686        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.700  ; 0.700        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.705  ; 0.705        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.707  ; 0.707        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datac           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.371  ; 0.371        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.379  ; 0.379        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.399  ; 0.399        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.598  ; 0.598        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.608  ; 0.608        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.609  ; 0.609        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.618  ; 0.618        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.627  ; 0.627        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.929 ; 1.395 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.714 ; 1.151 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.489 ; 0.964 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.929 ; 1.395 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.125 ; 0.564 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.590 ; 1.077 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.582 ; 1.031 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.760 ; 1.184 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.679 ; 1.123 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.260 ; 1.442 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.862 ; 1.027 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.732 ; 5.317 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.495 ; 3.912 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.567 ; 2.994 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.586 ; 2.996 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.940 ; 3.389 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.361 ; 2.879 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.027 ; 2.527 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.211 ; 2.736 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.252 ; 2.791 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.689 ; 2.152 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.361 ; 2.879 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.946 ; 2.398 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.157 ; 2.655 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.140 ; 2.580 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.599 ; 4.092 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 3.369 ; 3.844 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.623 ; 0.768 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.465 ; 0.653 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.358 ; 4.920 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.121 ; 3.515 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.022 ; 2.395 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.212 ; 2.599 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.534 ; 3.030 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.193 ; 3.733 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.759  ; 0.338  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.352  ; -0.062 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.449  ; -0.010 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.138  ; -0.303 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.759  ; 0.338  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.314  ; -0.157 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.444  ; 0.013  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.305  ; -0.108 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.388  ; -0.043 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.337 ; -0.654 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.450 ; -0.628 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.729 ; -3.228 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -2.257 ; -2.711 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -2.091 ; -2.500 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -2.117 ; -2.505 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -2.088 ; -2.490 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -1.212 ; -1.634 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.537 ; -1.990 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.713 ; -2.189 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.750 ; -2.246 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -1.212 ; -1.634 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.858 ; -2.334 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.461 ; -1.898 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.663 ; -2.112 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.484 ; -1.954 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.643 ; -3.080 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -1.172 ; -1.689 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.015  ; -0.163 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.005 ; -0.211 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.872 ; -3.464 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.706 ; -2.143 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.540 ; -1.911 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.700 ; -2.060 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.641 ; -2.071 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.564 ; -3.071 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.757 ; 5.891 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.795 ; 5.893 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 5.566 ; 5.701 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.757 ; 5.891 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.795 ; 5.893 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 5.566 ; 5.701 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.825 ; 5.595 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.825 ; 5.595 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 8.602 ; 8.704 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.736 ; 7.750 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.769 ; 7.784 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.497 ; 7.503 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.542 ; 7.535 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.475 ; 7.455 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 8.602 ; 8.704 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.130 ; 7.121 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.132 ; 7.121 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 7.327 ; 7.437 ; Rise       ; sclk            ;
; roe         ; sclk       ; 7.020 ; 7.012 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 7.388 ; 7.364 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.997 ; 6.961 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.639 ; 5.776 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.674 ; 5.777 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 5.453 ; 5.589 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.639 ; 5.776 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.674 ; 5.777 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 5.453 ; 5.589 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.711 ; 5.481 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.711 ; 5.481 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.963 ; 6.954 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.545 ; 7.558 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.578 ; 7.591 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.317 ; 7.322 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.359 ; 7.351 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.294 ; 7.275 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 8.424 ; 8.527 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.963 ; 6.954 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.965 ; 6.954 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 7.128 ; 7.231 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.791 ; 6.751 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 7.144 ; 7.088 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.758 ; 6.731 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+--------------+-------------+-------+-------+-------+--------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+--------------+-------------+-------+-------+-------+--------+
; ss_n         ; busy        ;       ; 6.316 ; 6.822 ;        ;
; ss_n         ; roe         ; 8.814 ; 9.060 ; 9.689 ; 9.365  ;
; ss_n         ; rrdy        ; 9.530 ; 8.936 ; 9.586 ; 10.050 ;
; ss_n         ; trdy        ; 8.763 ; 8.867 ; 9.473 ; 9.335  ;
; st_load_en   ; roe         ; 7.577 ; 7.823 ; 8.284 ; 7.960  ;
; st_load_en   ; rrdy        ; 8.293 ; 7.699 ; 8.181 ; 8.645  ;
; st_load_en   ; trdy        ; 7.499 ; 7.630 ; 8.068 ; 7.877  ;
; st_load_roe  ; roe         ; 7.383 ;       ;       ; 7.718  ;
; st_load_rrdy ; rrdy        ; 7.384 ;       ;       ; 7.729  ;
; st_load_trdy ; trdy        ; 7.568 ;       ;       ; 7.963  ;
; tx_load_en   ; trdy        ; 8.227 ;       ;       ; 8.666  ;
+--------------+-------------+-------+-------+-------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 6.165 ; 6.657 ;       ;
; ss_n         ; roe         ; 8.526 ; 8.788 ; 9.386 ; 9.077 ;
; ss_n         ; rrdy        ; 9.214 ; 8.477 ; 9.115 ; 9.734 ;
; ss_n         ; trdy        ; 8.407 ; 8.598 ; 9.176 ; 8.953 ;
; st_load_en   ; roe         ; 7.360 ; 7.622 ; 8.065 ; 7.756 ;
; st_load_en   ; rrdy        ; 8.048 ; 7.501 ; 7.971 ; 8.413 ;
; st_load_en   ; trdy        ; 7.246 ; 7.260 ; 7.633 ; 7.638 ;
; st_load_roe  ; roe         ; 7.194 ;       ;       ; 7.524 ;
; st_load_rrdy ; rrdy        ; 7.200 ;       ;       ; 7.536 ;
; st_load_trdy ; trdy        ; 7.010 ;       ;       ; 7.369 ;
; tx_load_en   ; trdy        ; 7.933 ;       ;       ; 8.369 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 7.684 ; 7.684 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 7.291 ; 7.291 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 7.632     ; 7.723     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 7.329     ; 7.337     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 216.92 MHz ; 216.92 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.307 ; -31.075          ;
; rx_req ; 0.166  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.307 ; -1.855          ;
; sclk   ; 0.108  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.410 ; -6.051             ;
; rx_req  ; 0.195  ; 0.000              ;
; reset_n ; 0.312  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.644 ; -4.663            ;
; rx_req  ; -0.540 ; -3.600            ;
; sclk    ; 0.021  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -42.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -2.307 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.460     ; 1.332      ;
; -2.283 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.571     ; 1.197      ;
; -2.266 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 1.326      ;
; -2.239 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 1.299      ;
; -2.230 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.407     ; 1.308      ;
; -2.173 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.459     ; 1.199      ;
; -2.165 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.448     ; 1.202      ;
; -2.110 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.367     ; 1.228      ;
; -2.074 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 3.032      ;
; -2.059 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.438     ; 1.106      ;
; -1.919 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.017     ; 2.917      ;
; -1.858 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.816      ;
; -1.855 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.813      ;
; -1.851 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.809      ;
; -1.805 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.350     ; 1.970      ;
; -1.786 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.744      ;
; -1.785 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.743      ;
; -1.765 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.664      ;
; -1.736 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.623      ;
; -1.736 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.623      ;
; -1.736 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.623      ;
; -1.736 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.623      ;
; -1.732 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.619      ;
; -1.732 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.619      ;
; -1.732 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.619      ;
; -1.732 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.619      ;
; -1.655 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.613      ;
; -1.632 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.098     ; 2.549      ;
; -1.620 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.578      ;
; -1.618 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.841      ;
; -1.618 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.841      ;
; -1.618 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.841      ;
; -1.618 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.841      ;
; -1.613 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.459     ; 0.639      ;
; -1.603 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.447     ; 0.641      ;
; -1.600 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.558      ;
; -1.594 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.384     ; 1.725      ;
; -1.586 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.460      ;
; -1.586 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.460      ;
; -1.586 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.460      ;
; -1.586 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.460      ;
; -1.583 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 0.643      ;
; -1.582 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.456      ;
; -1.582 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.456      ;
; -1.582 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.456      ;
; -1.582 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.456      ;
; -1.582 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 0.642      ;
; -1.561 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.110     ; 2.466      ;
; -1.561 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.110     ; 2.466      ;
; -1.561 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.110     ; 2.466      ;
; -1.561 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.110     ; 2.466      ;
; -1.559 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.057     ; 2.517      ;
; -1.543 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.442      ;
; -1.540 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.439      ;
; -1.536 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.435      ;
; -1.517 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.404      ;
; -1.517 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.404      ;
; -1.517 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.404      ;
; -1.517 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.404      ;
; -1.487 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.279     ; 1.723      ;
; -1.478 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.365      ;
; -1.478 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.365      ;
; -1.478 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.365      ;
; -1.478 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.365      ;
; -1.471 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.370      ;
; -1.470 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.369      ;
; -1.468 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.571     ; 0.382      ;
; -1.467 ; wr_add             ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.041     ; 2.441      ;
; -1.464 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.351      ;
; -1.464 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.351      ;
; -1.464 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.351      ;
; -1.464 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.128     ; 2.351      ;
; -1.455 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.678      ;
; -1.455 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.678      ;
; -1.455 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.678      ;
; -1.455 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.292     ; 1.678      ;
; -1.444 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.420     ; 0.509      ;
; -1.415 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.221     ; 1.709      ;
; -1.411 ; bit_cnt[6]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.123     ; 2.303      ;
; -1.411 ; bit_cnt[6]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.123     ; 2.303      ;
; -1.411 ; bit_cnt[6]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.123     ; 2.303      ;
; -1.411 ; bit_cnt[6]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.123     ; 2.303      ;
; -1.391 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.265      ;
; -1.391 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.265      ;
; -1.391 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.265      ;
; -1.391 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.265      ;
; -1.375 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.274      ;
; -1.363 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.461     ; 0.387      ;
; -1.336 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.210      ;
; -1.336 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.210      ;
; -1.336 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.210      ;
; -1.336 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.210      ;
; -1.332 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 0.392      ;
; -1.328 ; bit_cnt[16]        ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.202      ;
; -1.328 ; bit_cnt[16]        ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.202      ;
; -1.328 ; bit_cnt[16]        ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.202      ;
; -1.328 ; bit_cnt[16]        ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.141     ; 2.202      ;
; -1.320 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.219      ;
; -1.305 ; bit_cnt[7]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.116     ; 2.204      ;
; -1.280 ; bit_cnt[11]        ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.500        ; 0.094      ; 1.889      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 0.594      ; 0.742      ;
; 0.257 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 0.595      ; 0.764      ;
; 0.276 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 0.596      ; 0.744      ;
; 0.276 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 0.595      ; 0.746      ;
; 0.281 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 0.597      ; 0.741      ;
; 0.283 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 0.598      ; 0.741      ;
; 0.340 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 0.686      ; 0.780      ;
; 0.344 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 0.683      ; 0.770      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.307 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 0.917      ; 0.640      ;
; -0.301 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 0.915      ; 0.644      ;
; -0.213 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 0.822      ; 0.639      ;
; -0.212 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 0.824      ; 0.642      ;
; -0.211 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 0.822      ; 0.641      ;
; -0.211 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 0.824      ; 0.643      ;
; -0.207 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 0.820      ; 0.643      ;
; -0.193 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 0.821      ; 0.658      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                       ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.108 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 3.030      ; 3.312      ;
; 0.201 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 3.101      ; 3.476      ;
; 0.212 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.177      ;
; 0.215 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 3.030      ; 3.419      ;
; 0.229 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.135      ; 3.538      ;
; 0.232 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.101      ; 3.507      ;
; 0.264 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 2.846      ; 3.284      ;
; 0.276 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.255      ;
; 0.303 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.282      ;
; 0.333 ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.335 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.300      ;
; 0.338 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.303      ;
; 0.339 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.304      ;
; 0.352 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 2.846      ; 3.372      ;
; 0.373 ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.555      ;
; 0.379 ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.561      ;
; 0.387 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.366      ;
; 0.455 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.434      ;
; 0.481 ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.084      ; 0.709      ;
; 0.481 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 3.101      ; 3.256      ;
; 0.487 ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.049      ; 0.680      ;
; 0.488 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 3.030      ; 3.192      ;
; 0.501 ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.683      ;
; 0.502 ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.684      ;
; 0.502 ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.684      ;
; 0.506 ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.688      ;
; 0.508 ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.690      ;
; 0.526 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 3.030      ; 3.230      ;
; 0.576 ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.084      ; 0.804      ;
; 0.590 ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.135      ; 3.399      ;
; 0.616 ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.798      ;
; 0.637 ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 0.819      ;
; 0.672 ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.049      ; 0.865      ;
; 0.695 ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.101      ; 3.470      ;
; 0.786 ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.971      ;
; 0.841 ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.023      ;
; 0.899 ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 0.843      ;
; 0.914 ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 0.858      ;
; 0.914 ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.097      ;
; 0.919 ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 0.863      ;
; 0.922 ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.317      ; 0.883      ;
; 0.939 ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 0.883      ;
; 0.943 ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 0.887      ;
; 0.960 ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.425      ;
; 0.982 ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.038      ; 1.164      ;
; 1.014 ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; -0.500       ; 2.846      ; 3.534      ;
; 1.017 ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.298      ;
; 1.018 ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 2.846      ; 3.538      ;
; 1.019 ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.300      ;
; 1.019 ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.300      ;
; 1.019 ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.300      ;
; 1.019 ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.300      ;
; 1.022 ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.303      ;
; 1.022 ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.303      ;
; 1.025 ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.504      ;
; 1.044 ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.313      ; 1.001      ;
; 1.055 ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.534      ;
; 1.059 ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 1.003      ;
; 1.084 ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.549      ;
; 1.086 ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.271      ;
; 1.089 ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.554      ;
; 1.091 ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.556      ;
; 1.124 ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.603      ;
; 1.125 ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.313      ; 1.082      ;
; 1.150 ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.629      ;
; 1.155 ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.338      ;
; 1.173 ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.051      ; 1.368      ;
; 1.186 ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.051      ; 1.381      ;
; 1.187 ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.231      ; 1.062      ;
; 1.200 ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.147      ; 1.491      ;
; 1.212 ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.231      ; 1.087      ;
; 1.229 ; rd_add              ; miso~reg0           ; sclk         ; sclk        ; -0.500       ; -0.089     ; 0.784      ;
; 1.239 ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.300      ; 1.183      ;
; 1.262 ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.445      ;
; 1.266 ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.289      ; 1.199      ;
; 1.286 ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.469      ;
; 1.292 ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.231      ; 1.167      ;
; 1.308 ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.078      ; 1.530      ;
; 1.316 ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.139      ; 1.599      ;
; 1.323 ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.173      ; 1.640      ;
; 1.323 ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.048      ; 1.515      ;
; 1.338 ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.073      ; 1.555      ;
; 1.370 ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.137      ; 1.651      ;
; 1.375 ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.078      ; 1.597      ;
; 1.375 ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.173      ; 1.692      ;
; 1.377 ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.073      ; 1.594      ;
; 1.378 ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.039      ; 1.561      ;
; 1.487 ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.059      ; 1.690      ;
; 1.493 ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.231      ; 1.368      ;
; 1.519 ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.001      ; 1.664      ;
; 1.574 ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.289      ; 1.507      ;
; 1.757 ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.010     ; 1.891      ;
+-------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.410 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.686      ; 3.581      ;
; -0.410 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.686      ; 3.581      ;
; -0.410 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.686      ; 3.581      ;
; -0.410 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.686      ; 3.581      ;
; -0.402 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.699      ; 3.586      ;
; -0.402 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.699      ; 3.586      ;
; -0.402 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.699      ; 3.586      ;
; -0.402 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.699      ; 3.586      ;
; -0.186 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.186 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 2.760      ; 3.431      ;
; -0.059 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 2.743      ; 3.287      ;
; -0.059 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 2.743      ; 3.287      ;
; -0.049 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.990      ; 3.524      ;
; -0.032 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 2.770      ; 3.287      ;
; 0.059  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.923      ; 3.349      ;
; 0.092  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.990      ; 3.383      ;
; 0.117  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 3.024      ; 3.392      ;
; 0.118  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.118  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.963      ; 3.330      ;
; 0.237  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.686      ; 3.434      ;
; 0.237  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.686      ; 3.434      ;
; 0.237  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.686      ; 3.434      ;
; 0.237  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.686      ; 3.434      ;
; 0.248  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.699      ; 3.436      ;
; 0.248  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.699      ; 3.436      ;
; 0.248  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.699      ; 3.436      ;
; 0.248  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.699      ; 3.436      ;
; 0.340  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.990      ; 3.635      ;
; 0.381  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.381  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.963      ; 3.567      ;
; 0.451  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.451  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 2.760      ; 3.294      ;
; 0.453  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.990      ; 3.522      ;
; 0.460  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.923      ; 3.448      ;
; 0.492  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 3.024      ; 3.517      ;
; 0.541  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 2.743      ; 3.187      ;
; 0.541  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 2.743      ; 3.187      ;
; 0.568  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 2.770      ; 3.187      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.666      ; 3.275      ;
; 0.306 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.669      ; 3.278      ;
; 0.308 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.670      ; 3.278      ;
; 0.317 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.755      ; 3.359      ;
; 0.328 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.667      ; 3.255      ;
; 0.329 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.667      ; 3.255      ;
; 0.330 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.668      ; 3.252      ;
; 0.441 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.666      ; 3.529      ;
; 0.444 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.758      ; 3.238      ;
; 0.538 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.667      ; 3.545      ;
; 0.539 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.667      ; 3.545      ;
; 0.540 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.668      ; 3.542      ;
; 0.554 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.669      ; 3.530      ;
; 0.555 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.670      ; 3.531      ;
; 0.562 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.755      ; 3.614      ;
; 0.644 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.758      ; 3.538      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.976      ; 3.457      ;
; 0.337 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 4.014      ; 3.482      ;
; 0.348 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 3.993      ; 3.470      ;
; 0.349 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 4.015      ; 3.481      ;
; 0.371 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 4.013      ; 3.444      ;
; 0.397 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 3.993      ; 3.528      ;
; 0.456 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 3.993      ; 3.471      ;
; 0.515 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 4.119      ; 3.547      ;
; 0.553 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.976      ; 3.716      ;
; 0.605 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 3.993      ; 3.713      ;
; 0.622 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 4.013      ; 3.693      ;
; 0.643 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 4.014      ; 3.676      ;
; 0.650 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 3.993      ; 3.775      ;
; 0.656 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 4.015      ; 3.674      ;
; 0.714 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 3.993      ; 3.713      ;
; 0.768 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 4.119      ; 3.794      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.644 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.145      ; 3.501      ;
; -0.632 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.257      ; 3.625      ;
; -0.590 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.147      ; 3.557      ;
; -0.587 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.146      ; 3.559      ;
; -0.583 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.106      ; 3.523      ;
; -0.564 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.124      ; 3.560      ;
; -0.564 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.124      ; 3.560      ;
; -0.499 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.124      ; 3.625      ;
; -0.379 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.257      ; 3.398      ;
; -0.374 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.145      ; 3.291      ;
; -0.335 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.124      ; 3.309      ;
; -0.335 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.124      ; 3.309      ;
; -0.322 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.106      ; 3.304      ;
; -0.301 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.147      ; 3.366      ;
; -0.299 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.146      ; 3.367      ;
; -0.276 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.124      ; 3.368      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.540 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.880      ; 3.380      ;
; -0.471 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.878      ; 3.447      ;
; -0.442 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.787      ; 3.385      ;
; -0.442 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.787      ; 3.385      ;
; -0.439 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.783      ; 3.384      ;
; -0.425 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.785      ; 3.400      ;
; -0.421 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.785      ; 3.404      ;
; -0.420 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.784      ; 3.404      ;
; -0.319 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.880      ; 3.101      ;
; -0.223 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.785      ; 3.102      ;
; -0.220 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.785      ; 3.105      ;
; -0.219 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.784      ; 3.105      ;
; -0.203 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.787      ; 3.124      ;
; -0.203 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.787      ; 3.124      ;
; -0.201 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.783      ; 3.122      ;
; -0.199 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.878      ; 3.219      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                          ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.021 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 2.878      ; 3.073      ;
; 0.049 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 2.850      ; 3.073      ;
; 0.049 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 2.850      ; 3.073      ;
; 0.094 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.135      ; 3.403      ;
; 0.125 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 3.101      ; 3.400      ;
; 0.132 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 3.030      ; 3.336      ;
; 0.134 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.134 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 2.868      ; 3.176      ;
; 0.176 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.176 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 3.072      ; 3.422      ;
; 0.219 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.198      ;
; 0.219 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.198      ;
; 0.219 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.198      ;
; 0.219 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.805      ; 3.198      ;
; 0.228 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.193      ;
; 0.228 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.193      ;
; 0.228 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.193      ;
; 0.228 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.791      ; 3.193      ;
; 0.238 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 3.101      ; 3.513      ;
; 0.435 ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.435 ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 3.072      ; 3.181      ;
; 0.463 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.135      ; 3.272      ;
; 0.487 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 3.101      ; 3.262      ;
; 0.526 ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 3.030      ; 3.230      ;
; 0.619 ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 3.101      ; 3.394      ;
; 0.629 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 2.878      ; 3.181      ;
; 0.657 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 2.850      ; 3.181      ;
; 0.657 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 2.850      ; 3.181      ;
; 0.777 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.777 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 2.868      ; 3.319      ;
; 0.870 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.349      ;
; 0.870 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.349      ;
; 0.870 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.349      ;
; 0.870 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.805      ; 3.349      ;
; 0.882 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.347      ;
; 0.882 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.347      ;
; 0.882 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.347      ;
; 0.882 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 2.791      ; 3.347      ;
+-------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                 ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]              ;
; 0.062  ; 0.278        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]              ;
; 0.064  ; 0.280        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                 ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated      ;
; 0.072  ; 0.288        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                 ;
; 0.074  ; 0.290        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; 0.099  ; 0.283        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0              ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]            ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]            ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]            ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]            ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]            ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]            ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]             ;
; 0.109  ; 0.293        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]             ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; 0.113  ; 0.297        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; 0.114  ; 0.298        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; 0.115  ; 0.299        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; 0.123  ; 0.307        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]            ;
; 0.123  ; 0.307        ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]             ;
; 0.259  ; 0.259        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk          ;
; 0.263  ; 0.263        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk          ;
; 0.265  ; 0.265        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk         ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk         ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk         ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk         ;
; 0.269  ; 0.269        ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datac           ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.343  ; 0.343        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.350  ; 0.350        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.372  ; 0.372        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.375  ; 0.375        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.622  ; 0.622        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 0.625  ; 0.625        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 0.632  ; 0.632        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 0.641  ; 0.641        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 0.649  ; 0.649        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datac           ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.339  ; 0.339        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.383  ; 0.383        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.444  ; 0.444        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.445  ; 0.445        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.452  ; 0.452        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.465  ; 0.465        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.466  ; 0.466        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.527  ; 0.527        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.550  ; 0.550        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.551  ; 0.551        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.615  ; 0.615        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.661  ; 0.661        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.761 ; 1.121 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.561 ; 0.903 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.354 ; 0.730 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.761 ; 1.121 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.024 ; 0.400 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.450 ; 0.837 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.434 ; 0.802 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.602 ; 0.932 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.527 ; 0.880 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.148 ; 1.258 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.750 ; 0.909 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.184 ; 4.583 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.041 ; 3.318 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.167 ; 2.498 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.195 ; 2.507 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.524 ; 2.856 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.000 ; 2.383 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.677 ; 2.075 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.858 ; 2.250 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.896 ; 2.326 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.374 ; 1.759 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.000 ; 2.383 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.601 ; 1.972 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.805 ; 2.186 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.803 ; 2.132 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.133 ; 3.490 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 2.947 ; 3.321 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.613 ; 0.692 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.440 ; 0.611 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 3.886 ; 4.273 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 2.743 ; 3.008 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 1.706 ; 2.015 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.897 ; 2.197 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.189 ; 2.552 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 2.798 ; 3.186 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.767  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.391  ; 0.067  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.483  ; 0.122  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.186  ; -0.156 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.767  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.359  ; -0.018 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.478  ; 0.121  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.339  ; 0.018  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.416  ; 0.072  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.242 ; -0.490 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.382 ; -0.548 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -2.359 ; -2.716 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.901 ; -2.283 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.738 ; -2.065 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.776 ; -2.076 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.747 ; -2.069 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.947 ; -1.309 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -1.238 ; -1.602 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -1.412 ; -1.770 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.447 ; -1.848 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.947 ; -1.309 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.549 ; -1.909 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -1.170 ; -1.524 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -1.360 ; -1.710 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -1.200 ; -1.571 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -2.270 ; -2.586 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.971 ; -1.387 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.018 ; -0.138 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.011 ; -0.231 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -2.513 ; -2.996 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -1.435 ; -1.808 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -1.272 ; -1.590 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.459 ; -1.705 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.376 ; -1.722 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -2.235 ; -2.611 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.538 ; 5.587 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.584 ; 5.588 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 5.360 ; 5.412 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.538 ; 5.587 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.584 ; 5.588 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 5.360 ; 5.412 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.582 ; 5.336 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.582 ; 5.336 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 8.147 ; 8.220 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.237 ; 7.240 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.267 ; 7.273 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.018 ; 7.002 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.071 ; 7.027 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.996 ; 6.964 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 8.147 ; 8.220 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.681 ; 6.665 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.683 ; 6.665 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 6.977 ; 6.989 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.634 ; 6.601 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.983 ; 6.903 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.607 ; 6.536 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.431 ; 5.482 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.474 ; 5.485 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 5.259 ; 5.314 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.431 ; 5.482 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.474 ; 5.485 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 5.259 ; 5.314 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.480 ; 5.234 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.480 ; 5.234 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 6.537 ; 6.521 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.071 ; 7.073 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.100 ; 7.105 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 6.859 ; 6.844 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 6.911 ; 6.868 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 6.837 ; 6.806 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 7.991 ; 8.065 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 6.537 ; 6.521 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 6.539 ; 6.521 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 6.795 ; 6.804 ; Rise       ; sclk            ;
; roe         ; sclk       ; 6.433 ; 6.370 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 6.765 ; 6.658 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.399 ; 6.338 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.880 ; 6.279 ;       ;
; ss_n         ; roe         ; 8.183 ; 8.384 ; 8.904 ; 8.592 ;
; ss_n         ; rrdy        ; 8.857 ; 8.238 ; 8.818 ; 9.169 ;
; ss_n         ; trdy        ; 8.128 ; 8.185 ; 8.697 ; 8.523 ;
; st_load_en   ; roe         ; 7.040 ; 7.241 ; 7.639 ; 7.327 ;
; st_load_en   ; rrdy        ; 7.714 ; 7.095 ; 7.553 ; 7.904 ;
; st_load_en   ; trdy        ; 6.965 ; 7.042 ; 7.432 ; 7.209 ;
; st_load_roe  ; roe         ; 6.852 ;       ;       ; 7.100 ;
; st_load_rrdy ; rrdy        ; 6.868 ;       ;       ; 7.093 ;
; st_load_trdy ; trdy        ; 7.025 ;       ;       ; 7.289 ;
; tx_load_en   ; trdy        ; 7.634 ;       ;       ; 7.923 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.750 ; 6.138 ;       ;
; ss_n         ; roe         ; 7.926 ; 8.141 ; 8.638 ; 8.340 ;
; ss_n         ; rrdy        ; 8.573 ; 7.834 ; 8.414 ; 8.894 ;
; ss_n         ; trdy        ; 7.814 ; 7.949 ; 8.437 ; 8.187 ;
; st_load_en   ; roe         ; 6.848 ; 7.063 ; 7.450 ; 7.152 ;
; st_load_en   ; rrdy        ; 7.495 ; 6.926 ; 7.372 ; 7.706 ;
; st_load_en   ; trdy        ; 6.741 ; 6.684 ; 7.066 ; 7.003 ;
; st_load_roe  ; roe         ; 6.685 ;       ;       ; 6.934 ;
; st_load_rrdy ; rrdy        ; 6.708 ;       ;       ; 6.928 ;
; st_load_trdy ; trdy        ; 6.515 ;       ;       ; 6.777 ;
; tx_load_en   ; trdy        ; 7.374 ;       ;       ; 7.666 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 7.246 ; 7.248 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 6.666 ; 6.666 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 7.203     ; 7.203     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 6.623     ; 6.724     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -1.691 ; -17.056          ;
; rx_req ; 0.494  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.246 ; -1.620          ;
; sclk   ; -0.113 ; -0.160          ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.437 ; -7.626             ;
; rx_req  ; 0.646  ; 0.000              ;
; reset_n ; 0.716  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.498 ; -3.608            ;
; rx_req  ; -0.408 ; -2.998            ;
; sclk    ; -0.077 ; -0.205            ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -53.261                       ;
; reset_n ; -3.000 ; -3.244                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.691 ; tx_buf[0]~36       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.345     ; 0.823      ;
; -1.675 ; tx_buf[1]~31       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.407     ; 0.745      ;
; -1.669 ; tx_buf[4]~16       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.322     ; 0.824      ;
; -1.650 ; tx_buf[3]~21       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.322     ; 0.805      ;
; -1.630 ; tx_buf[7]~1        ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.310     ; 0.797      ;
; -1.617 ; tx_buf[6]~6        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.344     ; 0.750      ;
; -1.610 ; tx_buf[2]~26       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.338     ; 0.749      ;
; -1.577 ; tx_buf[7]~1        ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; -1.284     ; 0.770      ;
; -1.531 ; tx_buf[5]~11       ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.330     ; 0.678      ;
; -1.375 ; rrdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.646     ; 1.236      ;
; -1.270 ; tx_buf[6]~6        ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.344     ; 0.403      ;
; -1.262 ; tx_buf[0]~36       ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.337     ; 0.402      ;
; -1.251 ; tx_buf[3]~21       ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.322     ; 0.406      ;
; -1.250 ; tx_buf[4]~16       ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.322     ; 0.405      ;
; -1.249 ; trdy~reg0_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.670     ; 1.086      ;
; -1.206 ; rd_add             ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.593     ; 1.120      ;
; -1.206 ; rd_add             ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.593     ; 1.120      ;
; -1.206 ; rd_add             ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.593     ; 1.120      ;
; -1.206 ; rd_add             ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.593     ; 1.120      ;
; -1.162 ; tx_buf[1]~31       ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.407     ; 0.232      ;
; -1.158 ; tx_buf[7]~1        ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.318     ; 0.317      ;
; -1.132 ; roe~reg0_emulated  ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.586     ; 1.053      ;
; -1.121 ; rd_add             ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.592     ; 1.036      ;
; -1.121 ; rd_add             ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.592     ; 1.036      ;
; -1.121 ; rd_add             ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.592     ; 1.036      ;
; -1.121 ; rd_add             ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.592     ; 1.036      ;
; -1.105 ; tx_buf[2]~26       ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.346     ; 0.236      ;
; -1.083 ; tx_buf[5]~11       ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.322     ; 0.238      ;
; -1.081 ; rd_add             ; miso~en             ; sclk         ; sclk        ; 0.500        ; -0.550     ; 1.038      ;
; -0.940 ; bit_cnt[10]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.906      ;
; -0.882 ; rd_add             ; miso~reg0           ; sclk         ; sclk        ; 0.500        ; -0.586     ; 0.803      ;
; -0.809 ; bit_cnt[6]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.010     ; 1.806      ;
; -0.781 ; bit_cnt[16]        ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.747      ;
; -0.774 ; bit_cnt[2]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.740      ;
; -0.768 ; bit_cnt[3]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.734      ;
; -0.742 ; bit_cnt[10]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.671      ;
; -0.741 ; bit_cnt[8]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.707      ;
; -0.733 ; bit_cnt[9]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.699      ;
; -0.705 ; reset_n            ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.801      ;
; -0.697 ; bit_cnt[1]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.663      ;
; -0.688 ; reset_n            ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.784      ;
; -0.687 ; reset_n            ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.783      ;
; -0.676 ; reset_n            ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.764      ;
; -0.675 ; reset_n            ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.763      ;
; -0.675 ; reset_n            ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.763      ;
; -0.669 ; bit_cnt[2]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.592      ;
; -0.669 ; bit_cnt[2]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.592      ;
; -0.669 ; bit_cnt[2]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.592      ;
; -0.669 ; bit_cnt[2]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.592      ;
; -0.665 ; reset_n            ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.761      ;
; -0.664 ; bit_cnt[4]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.630      ;
; -0.663 ; bit_cnt[3]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.586      ;
; -0.663 ; bit_cnt[3]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.586      ;
; -0.663 ; bit_cnt[3]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.586      ;
; -0.663 ; bit_cnt[3]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.586      ;
; -0.639 ; bit_cnt[5]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.605      ;
; -0.634 ; reset_n            ; miso~reg0           ; reset_n      ; sclk        ; 0.500        ; 1.645      ; 2.756      ;
; -0.632 ; bit_cnt[7]         ; miso~en             ; sclk         ; sclk        ; 1.000        ; -0.041     ; 1.598      ;
; -0.626 ; bit_cnt[6]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.062     ; 1.571      ;
; -0.617 ; reset_n            ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.705      ;
; -0.592 ; bit_cnt[1]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.515      ;
; -0.592 ; bit_cnt[1]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.515      ;
; -0.592 ; bit_cnt[1]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.515      ;
; -0.592 ; bit_cnt[1]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.515      ;
; -0.587 ; wr_add             ; roe~reg0_emulated   ; sclk         ; sclk        ; 1.000        ; -0.029     ; 1.565      ;
; -0.583 ; bit_cnt[16]        ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.512      ;
; -0.581 ; bit_cnt[2]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.496      ;
; -0.581 ; bit_cnt[2]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.496      ;
; -0.581 ; bit_cnt[2]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.496      ;
; -0.581 ; bit_cnt[2]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.496      ;
; -0.576 ; bit_cnt[2]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.505      ;
; -0.575 ; bit_cnt[3]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.490      ;
; -0.575 ; bit_cnt[3]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.490      ;
; -0.575 ; bit_cnt[3]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.490      ;
; -0.575 ; bit_cnt[3]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.490      ;
; -0.570 ; bit_cnt[3]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.499      ;
; -0.559 ; bit_cnt[4]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.482      ;
; -0.559 ; bit_cnt[4]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.482      ;
; -0.559 ; bit_cnt[4]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.482      ;
; -0.559 ; bit_cnt[4]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.482      ;
; -0.543 ; bit_cnt[8]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.472      ;
; -0.541 ; bit_cnt[6]         ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.480      ;
; -0.541 ; bit_cnt[6]         ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.480      ;
; -0.541 ; bit_cnt[6]         ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.480      ;
; -0.541 ; bit_cnt[6]         ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.068     ; 1.480      ;
; -0.535 ; bit_cnt[9]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.464      ;
; -0.504 ; bit_cnt[1]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.419      ;
; -0.504 ; bit_cnt[1]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.419      ;
; -0.504 ; bit_cnt[1]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.419      ;
; -0.504 ; bit_cnt[1]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.419      ;
; -0.499 ; bit_cnt[1]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.428      ;
; -0.498 ; bit_cnt[16]        ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.421      ;
; -0.498 ; bit_cnt[16]        ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.421      ;
; -0.498 ; bit_cnt[16]        ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.421      ;
; -0.498 ; bit_cnt[16]        ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.084     ; 1.421      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.386      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.386      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.386      ;
; -0.471 ; bit_cnt[4]         ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.092     ; 1.386      ;
; -0.466 ; bit_cnt[4]         ; miso~reg0           ; sclk         ; sclk        ; 1.000        ; -0.078     ; 1.395      ;
+--------+--------------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                       ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.494 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 1.000        ; 0.387      ; 0.461      ;
; 0.558 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 1.000        ; 0.388      ; 0.473      ;
; 0.570 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 1.000        ; 0.388      ; 0.462      ;
; 0.573 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 1.000        ; 0.389      ; 0.459      ;
; 0.573 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 1.000        ; 0.390      ; 0.460      ;
; 0.574 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 1.000        ; 0.391      ; 0.460      ;
; 0.613 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 1.000        ; 0.438      ; 0.475      ;
; 0.613 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 1.000        ; 0.441      ; 0.479      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                         ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.246 ; rx_buf[2] ; rx_data[2]$latch ; sclk         ; rx_req      ; 0.000        ; 0.599      ; 0.383      ;
; -0.242 ; rx_buf[4] ; rx_data[4]$latch ; sclk         ; rx_req      ; 0.000        ; 0.596      ; 0.384      ;
; -0.192 ; rx_buf[7] ; rx_data[7]$latch ; sclk         ; rx_req      ; 0.000        ; 0.545      ; 0.383      ;
; -0.191 ; rx_buf[6] ; rx_data[6]$latch ; sclk         ; rx_req      ; 0.000        ; 0.546      ; 0.385      ;
; -0.191 ; rx_buf[0] ; rx_data[0]$latch ; sclk         ; rx_req      ; 0.000        ; 0.546      ; 0.385      ;
; -0.190 ; rx_buf[5] ; rx_data[5]$latch ; sclk         ; rx_req      ; 0.000        ; 0.544      ; 0.384      ;
; -0.188 ; rx_buf[3] ; rx_data[3]$latch ; sclk         ; rx_req      ; 0.000        ; 0.543      ; 0.385      ;
; -0.180 ; rx_buf[1] ; rx_data[1]$latch ; sclk         ; rx_req      ; 0.000        ; 0.544      ; 0.394      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.113 ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.300      ; 2.301      ;
; -0.047 ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.240      ; 2.307      ;
; -0.012 ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.240      ; 2.342      ;
; 0.006  ; rx_req              ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.300      ; 1.920      ;
; 0.027  ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.324      ; 2.465      ;
; 0.028  ; reset_n             ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.240      ; 1.882      ;
; 0.031  ; reset_n             ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.324      ; 1.969      ;
; 0.051  ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.300      ; 1.965      ;
; 0.057  ; reset_n             ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.300      ; 2.471      ;
; 0.063  ; rx_req              ; roe~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 2.240      ; 1.917      ;
; 0.145  ; reset_n             ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 1.937      ;
; 0.165  ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; 0.000        ; 1.714      ; 1.993      ;
; 0.170  ; reset_n             ; miso~reg0           ; reset_n      ; sclk        ; 0.000        ; 1.714      ; 1.998      ;
; 0.187  ; reset_n             ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 1.988      ;
; 0.199  ; rd_add              ; rd_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; wr_add              ; wr_add              ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[0]           ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[2]           ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[3]           ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[4]           ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[5]           ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[6]           ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199  ; rx_buf[7]           ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.204  ; reset_n             ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 2.005      ;
; 0.225  ; reset_n             ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 2.017      ;
; 0.227  ; bit_cnt[2]          ; bit_cnt[3]          ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.332      ;
; 0.228  ; reset_n             ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 2.020      ;
; 0.229  ; reset_n             ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 2.021      ;
; 0.231  ; bit_cnt[1]          ; bit_cnt[2]          ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.336      ;
; 0.255  ; reset_n             ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 2.056      ;
; 0.264  ; bit_cnt[14]         ; bit_cnt[15]         ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.403      ;
; 0.277  ; reset_n             ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 2.078      ;
; 0.280  ; bit_cnt[5]          ; bit_cnt[6]          ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.388      ;
; 0.294  ; bit_cnt[15]         ; bit_cnt[16]         ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.399      ;
; 0.294  ; bit_cnt[12]         ; bit_cnt[13]         ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.399      ;
; 0.295  ; bit_cnt[11]         ; bit_cnt[12]         ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.400      ;
; 0.300  ; bit_cnt[9]          ; bit_cnt[10]         ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.405      ;
; 0.302  ; bit_cnt[8]          ; bit_cnt[9]          ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.407      ;
; 0.317  ; bit_cnt[10]         ; rx_buf[6]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.483      ;
; 0.321  ; bit_cnt[6]          ; bit_cnt[7]          ; sclk         ; sclk        ; 0.000        ; 0.055      ; 0.460      ;
; 0.323  ; bit_cnt[9]          ; rx_buf[7]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.489      ;
; 0.324  ; bit_cnt[14]         ; rx_buf[2]           ; sclk         ; sclk        ; -0.500       ; 0.597      ; 0.505      ;
; 0.327  ; bit_cnt[16]         ; rx_buf[0]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.493      ;
; 0.336  ; bit_cnt[12]         ; rx_buf[4]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.502      ;
; 0.338  ; bit_cnt[11]         ; rx_buf[5]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.504      ;
; 0.351  ; bit_cnt[4]          ; bit_cnt[5]          ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.456      ;
; 0.362  ; bit_cnt[3]          ; bit_cnt[4]          ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.467      ;
; 0.388  ; bit_cnt[13]         ; bit_cnt[14]         ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.496      ;
; 0.393  ; bit_cnt[16]         ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.618      ; 0.595      ;
; 0.416  ; bit_cnt[13]         ; rx_buf[3]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.582      ;
; 0.435  ; bit_cnt[9]          ; trdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.618      ; 0.637      ;
; 0.466  ; wr_add              ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.579      ;
; 0.469  ; bit_cnt[7]          ; bit_cnt[8]          ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.574      ;
; 0.485  ; bit_cnt[1]          ; wr_add              ; sclk         ; sclk        ; -0.500       ; 0.549      ; 0.618      ;
; 0.505  ; bit_cnt[2]          ; rd_add              ; sclk         ; sclk        ; -0.500       ; 0.549      ; 0.638      ;
; 0.510  ; rx_buf[1]           ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.623      ;
; 0.511  ; bit_cnt[10]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.600      ; 0.695      ;
; 0.524  ; bit_cnt[15]         ; rx_buf[1]           ; sclk         ; sclk        ; -0.500       ; 0.582      ; 0.690      ;
; 0.547  ; bit_cnt[11]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.549      ; 0.680      ;
; 0.559  ; bit_cnt[10]         ; bit_cnt[11]         ; sclk         ; sclk        ; 0.000        ; 0.021      ; 0.664      ;
; 0.605  ; wr_add              ; rx_buf[7]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.770      ;
; 0.605  ; wr_add              ; rx_buf[6]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.770      ;
; 0.606  ; wr_add              ; rx_buf[4]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.771      ;
; 0.606  ; wr_add              ; rx_buf[0]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.771      ;
; 0.608  ; wr_add              ; rx_buf[5]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.773      ;
; 0.610  ; wr_add              ; rx_buf[2]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.775      ;
; 0.611  ; wr_add              ; rx_buf[3]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.776      ;
; 0.649  ; roe~reg0_emulated   ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; 0.029      ; 0.762      ;
; 0.676  ; bit_cnt[16]         ; rrdy~reg0_emulated  ; sclk         ; sclk        ; -0.500       ; 0.600      ; 0.860      ;
; 0.679  ; tx_buf[0]~_emulated ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.030      ; 0.793      ;
; 0.683  ; tx_buf[6]~_emulated ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.789      ;
; 0.687  ; tx_buf[7]~_emulated ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.094      ; 0.865      ;
; 0.708  ; tx_buf[5]~_emulated ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.030      ; 0.822      ;
; 0.709  ; bit_cnt[16]         ; roe~reg0_emulated   ; sclk         ; sclk        ; -0.500       ; 0.549      ; 0.842      ;
; 0.740  ; tx_buf[3]~_emulated ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.847      ;
; 0.754  ; tx_buf[4]~_emulated ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.861      ;
; 0.755  ; tx_buf[2]~_emulated ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.047      ; 0.886      ;
; 0.758  ; wr_add              ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.108      ; 0.950      ;
; 0.760  ; rd_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.132      ; 0.976      ;
; 0.773  ; trdy~reg0_emulated  ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.036      ; 0.893      ;
; 0.781  ; bit_cnt[8]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.907      ;
; 0.783  ; wr_add              ; trdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.132      ; 0.999      ;
; 0.801  ; bit_cnt[9]          ; miso~reg0           ; sclk         ; sclk        ; 0.000        ; 0.042      ; 0.927      ;
; 0.803  ; tx_buf[7]~_emulated ; tx_buf[0]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.047      ; 0.934      ;
; 0.804  ; wr_add              ; rx_buf[1]           ; sclk         ; sclk        ; 0.000        ; 0.081      ; 0.969      ;
; 0.810  ; tx_buf[1]~_emulated ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.916      ;
; 0.875  ; rrdy~reg0_emulated  ; rrdy~reg0_emulated  ; sclk         ; sclk        ; 0.000        ; 0.041      ; 1.000      ;
; 0.932  ; rrdy~reg0_emulated  ; roe~reg0_emulated   ; sclk         ; sclk        ; 0.000        ; -0.010     ; 1.006      ;
; 1.031  ; rx_req              ; miso~reg0           ; rx_req       ; sclk        ; -0.500       ; 1.714      ; 2.359      ;
; 1.054  ; bit_cnt[5]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.124      ;
; 1.054  ; bit_cnt[5]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.124      ;
; 1.054  ; bit_cnt[5]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.124      ;
; 1.054  ; bit_cnt[5]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.124      ;
; 1.106  ; bit_cnt[7]          ; tx_buf[7]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.176      ;
; 1.106  ; bit_cnt[7]          ; tx_buf[6]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.176      ;
; 1.106  ; bit_cnt[7]          ; tx_buf[2]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.176      ;
; 1.106  ; bit_cnt[7]          ; tx_buf[1]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.014     ; 1.176      ;
; 1.126  ; bit_cnt[5]          ; tx_buf[5]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.205      ;
; 1.126  ; bit_cnt[5]          ; tx_buf[4]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.205      ;
; 1.126  ; bit_cnt[5]          ; tx_buf[3]~_emulated ; sclk         ; sclk        ; 0.000        ; -0.005     ; 1.205      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.437 ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.525      ;
; -0.437 ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.525      ;
; -0.437 ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.525      ;
; -0.437 ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.611      ; 2.525      ;
; -0.433 ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.529      ;
; -0.433 ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.529      ;
; -0.433 ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.529      ;
; -0.433 ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.619      ; 2.529      ;
; -0.256 ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.256 ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.500        ; 1.663      ; 2.396      ;
; -0.192 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.500        ; 1.648      ; 2.317      ;
; -0.192 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.500        ; 1.648      ; 2.317      ;
; -0.178 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.500        ; 1.662      ; 2.317      ;
; 0.558  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.558  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 1.000        ; 2.177      ; 2.596      ;
; 0.577  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.611      ; 2.011      ;
; 0.577  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.611      ; 2.011      ;
; 0.577  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.611      ; 2.011      ;
; 0.577  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.611      ; 2.011      ;
; 0.582  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.619      ; 2.014      ;
; 0.582  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.619      ; 2.014      ;
; 0.582  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.619      ; 2.014      ;
; 0.582  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.619      ; 2.014      ;
; 0.595  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.595  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.500        ; 2.177      ; 2.059      ;
; 0.600  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.222      ; 2.099      ;
; 0.648  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.164      ; 1.993      ;
; 0.682  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.682  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 1.000        ; 1.663      ; 1.958      ;
; 0.692  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.244      ; 2.029      ;
; 0.693  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 1.000        ; 2.164      ; 2.448      ;
; 0.702  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.222      ; 2.497      ;
; 0.740  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 1.000        ; 1.648      ; 1.885      ;
; 0.740  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 1.000        ; 1.648      ; 1.885      ;
; 0.754  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 1.000        ; 1.662      ; 1.885      ;
; 0.758  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.500        ; 2.222      ; 1.941      ;
; 0.767  ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 1.000        ; 2.222      ; 2.432      ;
; 0.787  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.244      ; 2.434      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                    ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; 0.646 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.641      ; 2.553      ;
; 0.689 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.642      ; 2.586      ;
; 0.689 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.642      ; 2.587      ;
; 0.693 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.643      ; 2.583      ;
; 0.721 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.644      ; 2.556      ;
; 0.722 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.645      ; 2.556      ;
; 0.723 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.692      ; 2.609      ;
; 0.727 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.641      ; 1.972      ;
; 0.757 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.695      ; 2.579      ;
; 0.767 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.642      ; 2.008      ;
; 0.768 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.642      ; 2.008      ;
; 0.771 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.643      ; 2.005      ;
; 0.802 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.644      ; 1.975      ;
; 0.803 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.645      ; 1.975      ;
; 0.821 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.692      ; 2.011      ;
; 0.840 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.695      ; 1.996      ;
+-------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; 0.716 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.842      ; 2.678      ;
; 0.748 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.866      ; 2.676      ;
; 0.754 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.854      ; 2.677      ;
; 0.757 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.868      ; 2.675      ;
; 0.763 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.868      ; 2.674      ;
; 0.771 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.854      ; 2.735      ;
; 0.787 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.842      ; 2.107      ;
; 0.810 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.854      ; 2.121      ;
; 0.817 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.866      ; 2.107      ;
; 0.828 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.854      ; 2.677      ;
; 0.830 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.868      ; 2.102      ;
; 0.836 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.868      ; 2.101      ;
; 0.840 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.927      ; 2.748      ;
; 0.868 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.854      ; 2.138      ;
; 0.885 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.854      ; 2.120      ;
; 0.954 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.927      ; 2.134      ;
+-------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+
; -0.498 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.018      ; 2.040      ;
; -0.468 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; -0.500       ; 2.955      ; 2.007      ;
; -0.448 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; -0.500       ; 2.957      ; 2.029      ;
; -0.446 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; -0.500       ; 2.956      ; 2.030      ;
; -0.442 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; -0.500       ; 2.929      ; 2.007      ;
; -0.442 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; -0.500       ; 2.941      ; 2.019      ;
; -0.441 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; -0.500       ; 2.941      ; 2.020      ;
; -0.423 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; -0.500       ; 2.941      ; 2.038      ;
; -0.404 ; reset_n   ; tx_buf[6]~6  ; reset_n      ; reset_n     ; 0.000        ; 2.955      ; 2.551      ;
; -0.386 ; reset_n   ; tx_buf[1]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.018      ; 2.632      ;
; -0.376 ; reset_n   ; tx_buf[7]~1  ; reset_n      ; reset_n     ; 0.000        ; 2.929      ; 2.553      ;
; -0.364 ; reset_n   ; tx_buf[3]~21 ; reset_n      ; reset_n     ; 0.000        ; 2.941      ; 2.577      ;
; -0.363 ; reset_n   ; tx_buf[5]~11 ; reset_n      ; reset_n     ; 0.000        ; 2.941      ; 2.578      ;
; -0.363 ; reset_n   ; tx_buf[2]~26 ; reset_n      ; reset_n     ; 0.000        ; 2.957      ; 2.594      ;
; -0.361 ; reset_n   ; tx_buf[0]~36 ; reset_n      ; reset_n     ; 0.000        ; 2.956      ; 2.595      ;
; -0.307 ; reset_n   ; tx_buf[4]~16 ; reset_n      ; reset_n     ; 0.000        ; 2.941      ; 2.634      ;
+--------+-----------+--------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -0.408 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.776      ; 1.908      ;
; -0.392 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.773      ; 1.921      ;
; -0.384 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.723      ; 1.879      ;
; -0.383 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.720      ; 1.877      ;
; -0.383 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.723      ; 1.880      ;
; -0.352 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.722      ; 1.910      ;
; -0.348 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.721      ; 1.913      ;
; -0.348 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.721      ; 1.913      ;
; -0.346 ; reset_n   ; rx_data[2]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.776      ; 2.470      ;
; -0.313 ; reset_n   ; rx_data[4]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.773      ; 2.500      ;
; -0.301 ; reset_n   ; rx_data[0]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.723      ; 2.462      ;
; -0.301 ; reset_n   ; rx_data[3]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.720      ; 2.459      ;
; -0.301 ; reset_n   ; rx_data[6]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.723      ; 2.462      ;
; -0.274 ; reset_n   ; rx_data[7]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.722      ; 2.488      ;
; -0.269 ; reset_n   ; rx_data[1]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.721      ; 2.492      ;
; -0.269 ; reset_n   ; rx_data[5]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.721      ; 2.492      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                           ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.324      ; 2.361      ;
; -0.058 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; 0.000        ; 2.300      ; 2.356      ;
; -0.043 ; rx_req    ; rrdy~reg0_emulated  ; rx_req       ; sclk        ; -0.500       ; 2.300      ; 1.871      ;
; -0.034 ; reset_n   ; miso~en             ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.812      ;
; -0.018 ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; 0.000        ; 1.716      ; 1.812      ;
; -0.018 ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; 0.000        ; 1.716      ; 1.812      ;
; 0.008  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.300      ; 2.422      ;
; 0.013  ; reset_n   ; trdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.324      ; 1.951      ;
; 0.020  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.240      ; 2.374      ;
; 0.037  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.037  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; 0.000        ; 1.732      ; 1.883      ;
; 0.063  ; reset_n   ; roe~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.240      ; 1.917      ;
; 0.090  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.090  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; -0.500       ; 2.254      ; 1.958      ;
; 0.104  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 1.905      ;
; 0.104  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 1.905      ;
; 0.104  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 1.905      ;
; 0.104  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.687      ; 1.905      ;
; 0.106  ; reset_n   ; rrdy~reg0_emulated  ; reset_n      ; sclk        ; -0.500       ; 2.300      ; 2.020      ;
; 0.110  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 1.902      ;
; 0.110  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 1.902      ;
; 0.110  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 1.902      ;
; 0.110  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.678      ; 1.902      ;
; 0.125  ; reset_n   ; rx_buf[0]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[1]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[2]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[3]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[4]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[5]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[6]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.125  ; reset_n   ; rx_buf[7]           ; reset_n      ; sclk        ; 0.000        ; 2.254      ; 2.493      ;
; 0.902  ; reset_n   ; miso~en             ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.248      ;
; 0.918  ; reset_n   ; bit_cnt[6]          ; reset_n      ; sclk        ; -0.500       ; 1.716      ; 2.248      ;
; 0.918  ; reset_n   ; bit_cnt[14]         ; reset_n      ; sclk        ; -0.500       ; 1.716      ; 2.248      ;
; 0.978  ; reset_n   ; bit_cnt[1]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[2]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[3]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[4]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[5]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[7]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[8]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[9]          ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[10]         ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[11]         ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[12]         ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[13]         ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[15]         ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 0.978  ; reset_n   ; bit_cnt[16]         ; reset_n      ; sclk        ; -0.500       ; 1.732      ; 2.324      ;
; 1.062  ; reset_n   ; tx_buf[0]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.687      ; 2.363      ;
; 1.062  ; reset_n   ; tx_buf[3]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.687      ; 2.363      ;
; 1.062  ; reset_n   ; tx_buf[4]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.687      ; 2.363      ;
; 1.062  ; reset_n   ; tx_buf[5]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.687      ; 2.363      ;
; 1.069  ; reset_n   ; tx_buf[1]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.678      ; 2.361      ;
; 1.069  ; reset_n   ; tx_buf[2]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.678      ; 2.361      ;
; 1.069  ; reset_n   ; tx_buf[6]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.678      ; 2.361      ;
; 1.069  ; reset_n   ; tx_buf[7]~_emulated ; reset_n      ; sclk        ; -0.500       ; 1.678      ; 2.361      ;
+--------+-----------+---------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add                 ;
; -0.282 ; -0.066       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated     ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated     ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[2]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[5]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[6]              ;
; -0.273 ; -0.057       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[7]              ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rd_add                 ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated      ;
; -0.262 ; -0.046       ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add                 ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]            ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]            ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]            ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]            ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]            ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]            ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[7]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[8]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[9]             ;
; -0.231 ; -0.047       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~reg0              ;
; -0.227 ; -0.043       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; miso~en                ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[1]~_emulated    ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[2]~_emulated    ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[6]~_emulated    ;
; -0.220 ; -0.036       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[7]~_emulated    ;
; -0.219 ; -0.035       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[0]~_emulated    ;
; -0.219 ; -0.035       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[3]~_emulated    ;
; -0.219 ; -0.035       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[4]~_emulated    ;
; -0.219 ; -0.035       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; tx_buf[5]~_emulated    ;
; -0.217 ; -0.033       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[14]            ;
; -0.217 ; -0.033       ; 0.184          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[6]             ;
; -0.061 ; -0.061       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; trdy~reg0_emulated|clk ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rrdy~reg0_emulated|clk ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[0]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[1]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[2]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[3]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[4]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[5]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[6]|clk          ;
; -0.052 ; -0.052       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; rx_buf[7]|clk          ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[10]|clk        ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[11]|clk        ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[12]|clk        ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[13]|clk        ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[15]|clk        ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[16]|clk        ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[1]|clk         ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[2]|clk         ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[3]|clk         ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[4]|clk         ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; sclk  ; Rise       ; bit_cnt[5]|clk         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                      ;
; -0.022 ; -0.022       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~31                 ;
; -0.019 ; -0.019       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~31|datac           ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; -0.018 ; -0.018       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; -0.017 ; -0.017       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; -0.014 ; -0.014       ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; -0.013 ; -0.013       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; -0.012 ; -0.012       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; -0.009 ; -0.009       ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 0.029  ; 0.029        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.032  ; 0.032        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o              ;
; 0.966  ; 0.966        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|datac           ;
; 0.969  ; 0.969        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43|combout         ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|inclk[0] ;
; 0.983  ; 0.983        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~43clkctrl|outclk   ;
; 1.007  ; 1.007        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~1                  ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[2]~26                 ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~21                 ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~16                 ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~11                 ;
; 1.010  ; 1.010        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~6                  ;
; 1.011  ; 1.011        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~36                 ;
; 1.011  ; 1.011        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~1|datad            ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[2]~26|datad           ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[3]~21|datad           ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~16|datad           ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[5]~11|datad           ;
; 1.014  ; 1.014        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[6]~6|datad            ;
; 1.015  ; 1.015        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~36|datad           ;
; 1.016  ; 1.016        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~31|datac           ;
; 1.019  ; 1.019        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~31                 ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.009  ; 0.009        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.011  ; 0.011        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.012  ; 0.012        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.016  ; 0.016        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.017  ; 0.017        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.048  ; 0.048        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.094  ; 0.094        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.098  ; 0.098        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.900  ; 0.900        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.951  ; 0.951        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.951  ; 0.951        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.983  ; 0.983        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.984  ; 0.984        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.984  ; 0.984        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.984  ; 0.984        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.987  ; 0.987        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[2]$latch|datac      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datac      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.988  ; 0.988        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.991  ; 0.991        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.991  ; 0.991        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+------------------+------------+--------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.157  ; 0.801 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.008  ; 0.642 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; -0.106 ; 0.516 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.157  ; 0.801 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; -0.292 ; 0.305 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; -0.035 ; 0.586 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; -0.032 ; 0.583 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.036  ; 0.648 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; -0.002 ; 0.622 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 0.623  ; 1.175 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.421  ; 0.780 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 2.639  ; 3.525 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 1.878  ; 2.605 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 1.390  ; 2.019 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 1.401  ; 2.037 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 1.571  ; 2.260 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 1.337  ; 2.014 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 1.122  ; 1.802 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 1.240  ; 1.904 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 1.289  ; 1.978 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 0.968  ; 1.596 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 1.337  ; 2.014 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.108  ; 1.745 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 1.196  ; 1.862 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 1.184  ; 1.841 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 1.988  ; 2.741 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 1.582  ; 2.200 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; -0.118 ; 0.401 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; -0.155 ; 0.215 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 2.074  ; 2.949 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 1.313  ; 2.029 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 0.731  ; 1.305 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 0.836  ; 1.461 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 0.964  ; 1.635 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 1.381  ; 2.116 ; Fall       ; sclk            ;
+------------------+------------+--------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.788  ; 0.199  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.591  ; -0.025 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.627  ; 0.012  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.444  ; -0.180 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.788  ; 0.199  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.540  ; -0.073 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.609  ; 0.004  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.564  ; -0.040 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.603  ; -0.014 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.175 ; -0.719 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.195 ; -0.561 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.535 ; -2.250 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.217 ; -1.784 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.124 ; -1.742 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.138 ; -1.762 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.120 ; -1.752 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.697 ; -1.301 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -0.848 ; -1.498 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.962 ; -1.596 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.003 ; -1.665 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.697 ; -1.301 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.052 ; -1.701 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.831 ; -1.464 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.921 ; -1.556 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.826 ; -1.473 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.471 ; -2.122 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.302 ; -0.987 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.442  ; -0.018 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.464  ; 0.083  ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.274 ; -2.015 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -0.549 ; -1.145 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -0.456 ; -1.022 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.494 ; -1.103 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -0.481 ; -1.082 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.019 ; -1.734 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 3.397 ; 3.884 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.366 ; 3.844 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 3.252 ; 3.729 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 3.397 ; 3.884 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.366 ; 3.844 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 3.252 ; 3.729 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.699 ; 3.288 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.699 ; 3.288 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 5.567 ; 5.765 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.964 ; 5.035 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.980 ; 5.059 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.810 ; 4.856 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.817 ; 4.873 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.782 ; 4.830 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 5.567 ; 5.765 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.587 ; 4.621 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.587 ; 4.622 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 4.263 ; 4.434 ; Rise       ; sclk            ;
; roe         ; sclk       ; 4.514 ; 4.554 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 4.701 ; 4.751 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 4.504 ; 4.526 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 3.331 ; 3.815 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.302 ; 3.777 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 3.191 ; 3.664 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 3.331 ; 3.815 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.302 ; 3.777 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 3.191 ; 3.664 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.638 ; 3.226 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.638 ; 3.226 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.492 ; 4.525 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.854 ; 4.922 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.870 ; 4.945 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.707 ; 4.750 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.712 ; 4.766 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.678 ; 4.724 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 5.465 ; 5.660 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.492 ; 4.525 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.492 ; 4.525 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 4.149 ; 4.312 ; Rise       ; sclk            ;
; roe         ; sclk       ; 4.379 ; 4.399 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 4.559 ; 4.588 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 4.359 ; 4.387 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.775 ; 4.454 ;       ;
; ss_n         ; roe         ; 5.207 ; 5.377 ; 6.147 ; 6.010 ;
; ss_n         ; rrdy        ; 5.558 ; 5.300 ; 6.016 ; 6.392 ;
; ss_n         ; trdy        ; 5.144 ; 5.244 ; 5.968 ; 5.937 ;
; st_load_en   ; roe         ; 4.446 ; 4.616 ; 5.227 ; 5.090 ;
; st_load_en   ; rrdy        ; 4.797 ; 4.539 ; 5.096 ; 5.472 ;
; st_load_en   ; trdy        ; 4.366 ; 4.483 ; 5.048 ; 4.991 ;
; st_load_roe  ; roe         ; 4.339 ;       ;       ; 4.932 ;
; st_load_rrdy ; rrdy        ; 4.320 ;       ;       ; 4.904 ;
; st_load_trdy ; trdy        ; 4.400 ;       ;       ; 5.028 ;
; tx_load_en   ; trdy        ; 4.817 ;       ;       ; 5.509 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.688 ; 4.354 ;       ;
; ss_n         ; roe         ; 5.047 ; 5.224 ; 5.968 ; 5.839 ;
; ss_n         ; rrdy        ; 5.384 ; 5.040 ; 5.736 ; 6.206 ;
; ss_n         ; trdy        ; 4.945 ; 5.093 ; 5.795 ; 5.720 ;
; st_load_en   ; roe         ; 4.322 ; 4.499 ; 5.101 ; 4.972 ;
; st_load_en   ; rrdy        ; 4.659 ; 4.426 ; 4.978 ; 5.339 ;
; st_load_en   ; trdy        ; 4.224 ; 4.314 ; 4.775 ; 4.858 ;
; st_load_roe  ; roe         ; 4.229 ;       ;       ; 4.819 ;
; st_load_rrdy ; rrdy        ; 4.215 ;       ;       ; 4.793 ;
; st_load_trdy ; trdy        ; 4.111 ;       ;       ; 4.689 ;
; tx_load_en   ; trdy        ; 4.649 ;       ;       ; 5.341 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.223 ; 5.220 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.262 ; 4.262 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.394     ; 5.394     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.426     ; 4.492     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.706  ; -0.388 ; -0.546   ; -0.687  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; 0.299    ; -0.687  ; -3.000              ;
;  rx_req          ; 0.109   ; -0.388 ; 0.195    ; -0.600  ; -3.000              ;
;  sclk            ; -2.706  ; -0.113 ; -0.546   ; -0.077  ; -3.000              ;
; Design-wide TNS  ; -37.393 ; -2.455 ; -8.823   ; -8.925  ; -59.505             ;
;  reset_n         ; N/A     ; N/A    ; 0.000    ; -4.944  ; -3.244              ;
;  rx_req          ; 0.000   ; -2.455 ; 0.000    ; -3.981  ; -3.000              ;
;  sclk            ; -37.393 ; -0.160 ; -8.823   ; -0.205  ; -53.261             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.929 ; 1.395 ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.714 ; 1.151 ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.489 ; 0.964 ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.929 ; 1.395 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.125 ; 0.564 ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.590 ; 1.077 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.582 ; 1.031 ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.760 ; 1.184 ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.679 ; 1.123 ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; 1.260 ; 1.442 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; 0.862 ; 1.027 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; 4.732 ; 5.317 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; 3.495 ; 3.912 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; 2.567 ; 2.994 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.586 ; 2.996 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.940 ; 3.389 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; 2.361 ; 2.879 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; 2.027 ; 2.527 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; 2.211 ; 2.736 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; 2.252 ; 2.791 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; 1.689 ; 2.152 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; 2.361 ; 2.879 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; 1.946 ; 2.398 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; 2.157 ; 2.655 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; 2.140 ; 2.580 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; 3.599 ; 4.092 ; Rise       ; sclk            ;
; mosi             ; sclk       ; 3.369 ; 3.844 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.623 ; 0.768 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.465 ; 0.653 ; Fall       ; sclk            ;
; ss_n             ; sclk       ; 4.358 ; 4.920 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; 3.121 ; 3.515 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; 2.022 ; 2.395 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; 2.212 ; 2.599 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; 2.534 ; 3.030 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; 3.193 ; 3.733 ; Fall       ; sclk            ;
+------------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]  ; reset_n    ; 0.788  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[0] ; reset_n    ; 0.591  ; 0.067  ; Fall       ; reset_n         ;
;  tx_load_data[1] ; reset_n    ; 0.627  ; 0.122  ; Fall       ; reset_n         ;
;  tx_load_data[2] ; reset_n    ; 0.444  ; -0.156 ; Fall       ; reset_n         ;
;  tx_load_data[3] ; reset_n    ; 0.788  ; 0.402  ; Fall       ; reset_n         ;
;  tx_load_data[4] ; reset_n    ; 0.540  ; -0.018 ; Fall       ; reset_n         ;
;  tx_load_data[5] ; reset_n    ; 0.609  ; 0.121  ; Fall       ; reset_n         ;
;  tx_load_data[6] ; reset_n    ; 0.564  ; 0.018  ; Fall       ; reset_n         ;
;  tx_load_data[7] ; reset_n    ; 0.603  ; 0.072  ; Fall       ; reset_n         ;
; reset_n          ; sclk       ; -0.175 ; -0.490 ; Rise       ; sclk            ;
; rx_req           ; sclk       ; -0.195 ; -0.548 ; Rise       ; sclk            ;
; ss_n             ; sclk       ; -1.535 ; -2.250 ; Rise       ; sclk            ;
; st_load_en       ; sclk       ; -1.217 ; -1.784 ; Rise       ; sclk            ;
; st_load_roe      ; sclk       ; -1.124 ; -1.742 ; Rise       ; sclk            ;
; st_load_rrdy     ; sclk       ; -1.138 ; -1.762 ; Rise       ; sclk            ;
; st_load_trdy     ; sclk       ; -1.120 ; -1.752 ; Rise       ; sclk            ;
; tx_load_data[*]  ; sclk       ; -0.697 ; -1.301 ; Rise       ; sclk            ;
;  tx_load_data[0] ; sclk       ; -0.848 ; -1.498 ; Rise       ; sclk            ;
;  tx_load_data[1] ; sclk       ; -0.962 ; -1.596 ; Rise       ; sclk            ;
;  tx_load_data[2] ; sclk       ; -1.003 ; -1.665 ; Rise       ; sclk            ;
;  tx_load_data[3] ; sclk       ; -0.697 ; -1.301 ; Rise       ; sclk            ;
;  tx_load_data[4] ; sclk       ; -1.052 ; -1.701 ; Rise       ; sclk            ;
;  tx_load_data[5] ; sclk       ; -0.831 ; -1.464 ; Rise       ; sclk            ;
;  tx_load_data[6] ; sclk       ; -0.921 ; -1.556 ; Rise       ; sclk            ;
;  tx_load_data[7] ; sclk       ; -0.826 ; -1.473 ; Rise       ; sclk            ;
; tx_load_en       ; sclk       ; -1.471 ; -2.122 ; Rise       ; sclk            ;
; mosi             ; sclk       ; -0.302 ; -0.987 ; Fall       ; sclk            ;
; reset_n          ; sclk       ; 0.442  ; -0.018 ; Fall       ; sclk            ;
; rx_req           ; sclk       ; 0.464  ; 0.083  ; Fall       ; sclk            ;
; ss_n             ; sclk       ; -1.274 ; -2.015 ; Fall       ; sclk            ;
; st_load_en       ; sclk       ; -0.549 ; -1.145 ; Fall       ; sclk            ;
; st_load_roe      ; sclk       ; -0.456 ; -1.022 ; Fall       ; sclk            ;
; st_load_rrdy     ; sclk       ; -0.494 ; -1.103 ; Fall       ; sclk            ;
; st_load_trdy     ; sclk       ; -0.481 ; -1.082 ; Fall       ; sclk            ;
; tx_load_en       ; sclk       ; -1.019 ; -1.734 ; Fall       ; sclk            ;
+------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 5.757 ; 5.891 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 5.795 ; 5.893 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 5.566 ; 5.701 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 5.757 ; 5.891 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 5.795 ; 5.893 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 5.566 ; 5.701 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 5.825 ; 5.595 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 5.825 ; 5.595 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 8.602 ; 8.704 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 7.736 ; 7.750 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 7.769 ; 7.784 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 7.497 ; 7.503 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 7.542 ; 7.535 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 7.475 ; 7.455 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 8.602 ; 8.704 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 7.130 ; 7.121 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 7.132 ; 7.121 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 7.327 ; 7.437 ; Rise       ; sclk            ;
; roe         ; sclk       ; 7.020 ; 7.012 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 7.388 ; 7.364 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 6.997 ; 6.961 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; roe         ; reset_n    ; 3.331 ; 3.815 ; Rise       ; reset_n         ;
; rrdy        ; reset_n    ; 3.302 ; 3.777 ; Rise       ; reset_n         ;
; trdy        ; reset_n    ; 3.191 ; 3.664 ; Rise       ; reset_n         ;
; roe         ; reset_n    ; 3.331 ; 3.815 ; Fall       ; reset_n         ;
; rrdy        ; reset_n    ; 3.302 ; 3.777 ; Fall       ; reset_n         ;
; trdy        ; reset_n    ; 3.191 ; 3.664 ; Fall       ; reset_n         ;
; rrdy        ; rx_req     ; 3.638 ; 3.226 ; Rise       ; rx_req          ;
; rrdy        ; rx_req     ; 3.638 ; 3.226 ; Fall       ; rx_req          ;
; rx_data[*]  ; rx_req     ; 4.492 ; 4.525 ; Fall       ; rx_req          ;
;  rx_data[0] ; rx_req     ; 4.854 ; 4.922 ; Fall       ; rx_req          ;
;  rx_data[1] ; rx_req     ; 4.870 ; 4.945 ; Fall       ; rx_req          ;
;  rx_data[2] ; rx_req     ; 4.707 ; 4.750 ; Fall       ; rx_req          ;
;  rx_data[3] ; rx_req     ; 4.712 ; 4.766 ; Fall       ; rx_req          ;
;  rx_data[4] ; rx_req     ; 4.678 ; 4.724 ; Fall       ; rx_req          ;
;  rx_data[5] ; rx_req     ; 5.465 ; 5.660 ; Fall       ; rx_req          ;
;  rx_data[6] ; rx_req     ; 4.492 ; 4.525 ; Fall       ; rx_req          ;
;  rx_data[7] ; rx_req     ; 4.492 ; 4.525 ; Fall       ; rx_req          ;
; miso        ; sclk       ; 4.149 ; 4.312 ; Rise       ; sclk            ;
; roe         ; sclk       ; 4.379 ; 4.399 ; Fall       ; sclk            ;
; rrdy        ; sclk       ; 4.559 ; 4.588 ; Fall       ; sclk            ;
; trdy        ; sclk       ; 4.359 ; 4.387 ; Fall       ; sclk            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------+
; Propagation Delay                                           ;
+--------------+-------------+-------+-------+-------+--------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+--------------+-------------+-------+-------+-------+--------+
; ss_n         ; busy        ;       ; 6.316 ; 6.822 ;        ;
; ss_n         ; roe         ; 8.814 ; 9.060 ; 9.689 ; 9.365  ;
; ss_n         ; rrdy        ; 9.530 ; 8.936 ; 9.586 ; 10.050 ;
; ss_n         ; trdy        ; 8.763 ; 8.867 ; 9.473 ; 9.335  ;
; st_load_en   ; roe         ; 7.577 ; 7.823 ; 8.284 ; 7.960  ;
; st_load_en   ; rrdy        ; 8.293 ; 7.699 ; 8.181 ; 8.645  ;
; st_load_en   ; trdy        ; 7.499 ; 7.630 ; 8.068 ; 7.877  ;
; st_load_roe  ; roe         ; 7.383 ;       ;       ; 7.718  ;
; st_load_rrdy ; rrdy        ; 7.384 ;       ;       ; 7.729  ;
; st_load_trdy ; trdy        ; 7.568 ;       ;       ; 7.963  ;
; tx_load_en   ; trdy        ; 8.227 ;       ;       ; 8.666  ;
+--------------+-------------+-------+-------+-------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.688 ; 4.354 ;       ;
; ss_n         ; roe         ; 5.047 ; 5.224 ; 5.968 ; 5.839 ;
; ss_n         ; rrdy        ; 5.384 ; 5.040 ; 5.736 ; 6.206 ;
; ss_n         ; trdy        ; 4.945 ; 5.093 ; 5.795 ; 5.720 ;
; st_load_en   ; roe         ; 4.322 ; 4.499 ; 5.101 ; 4.972 ;
; st_load_en   ; rrdy        ; 4.659 ; 4.426 ; 4.978 ; 5.339 ;
; st_load_en   ; trdy        ; 4.224 ; 4.314 ; 4.775 ; 4.858 ;
; st_load_roe  ; roe         ; 4.229 ;       ;       ; 4.819 ;
; st_load_rrdy ; rrdy        ; 4.215 ;       ;       ; 4.793 ;
; st_load_trdy ; trdy        ; 4.111 ;       ;       ; 4.689 ;
; tx_load_en   ; trdy        ; 4.649 ;       ;       ; 5.341 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.33 V              ; -0.00317 V          ; 0.162 V                              ; 0.063 V                              ; 3.54e-09 s                  ; 3.41e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.33 V             ; -0.00317 V         ; 0.162 V                             ; 0.063 V                             ; 3.54e-09 s                 ; 3.41e-09 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.64 V              ; -0.0109 V           ; 0.244 V                              ; 0.16 V                               ; 2.42e-09 s                  ; 2.37e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.64 V             ; -0.0109 V          ; 0.244 V                             ; 0.16 V                              ; 2.42e-09 s                 ; 2.37e-09 s                 ; No                        ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 112      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 8        ;
; reset_n    ; sclk     ; 21       ; 38       ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 112      ; 14       ; 20       ; 30       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 33       ; 33       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; rx_req   ; 0        ; 0        ; 8        ; 8        ;
; reset_n    ; sclk     ; 33       ; 33       ; 11       ; 11       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 105   ; 105  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu May 02 11:35:56 2019
Info: Command: quartus_sta spi_slaves -c spi_slaves
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 19 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_slaves.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.706
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.706             -37.393 sclk 
    Info (332119):     0.109               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.388              -2.455 rx_req 
    Info (332119):     0.133               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.546
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.546              -8.823 sclk 
    Info (332119):     0.211               0.000 rx_req 
    Info (332119):     0.299               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.687
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.687              -4.944 reset_n 
    Info (332119):    -0.600              -3.981 rx_req 
    Info (332119):     0.039               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.204 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.307             -31.075 sclk 
    Info (332119):     0.166               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.307
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.307              -1.855 rx_req 
    Info (332119):     0.108               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.410              -6.051 sclk 
    Info (332119):     0.195               0.000 rx_req 
    Info (332119):     0.312               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.644
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.644              -4.663 reset_n 
    Info (332119):    -0.540              -3.600 rx_req 
    Info (332119):     0.021               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.691
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.691             -17.056 sclk 
    Info (332119):     0.494               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.246
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.246              -1.620 rx_req 
    Info (332119):    -0.113              -0.160 sclk 
Info (332146): Worst-case recovery slack is -0.437
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.437              -7.626 sclk 
    Info (332119):     0.646               0.000 rx_req 
    Info (332119):     0.716               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.498
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.498              -3.608 reset_n 
    Info (332119):    -0.408              -2.998 rx_req 
    Info (332119):    -0.077              -0.205 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.261 sclk 
    Info (332119):    -3.000              -3.244 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 492 megabytes
    Info: Processing ended: Thu May 02 11:36:00 2019
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


