0.6
2019.2
Dec  5 2019
04:51:02
/run/media/d3vcr4ck/externData/materias-Sem20_2/arquitecturaDeComputadoras/arquitecturaDeComputadoras/practicasVivado/unidadDeControl/unidadDeControl.sim/sim_1/synth/timing/xsim/arquitectura_TB_time_synth.v,1593040876,verilog,,,,arquitectura;glbl;level;registro,,,,,,,,
/run/media/d3vcr4ck/externData/materias-Sem20_2/arquitecturaDeComputadoras/arquitecturaDeComputadoras/practicasVivado/unidadDeControl/unidadDeControl.srcs/sim_1/new/arquitectura_TB.vhd,1593040871,vhdl,,,,arquitectura_tb,,,,,,,,
