# 电子技术基础



> [!IMPORTANT]
>
> 本笔记内容主要源于个人研读教材与习题解析。因课堂教学节奏过快、讲解不足，故通过自学完成知识体系构建。特此记录，以提醒自己自主学习能力的重要性。
>
> 其中，S为模拟电路部分；D为数字电路部分
## CH S3 晶体三极管及基本放大电路

### 晶体三极管

1. 晶体三极管又称双极结型晶体管(Bipolar Junction Transistor,BJT)

## CH D1 逻辑代数

### 逻辑关系

1. **与**关系：当决定一个事件的各个条件全部具备的时候，这件事情才会发生；公式为: $A\cdot B$
2. **或**关系：当决定一个事件的条件中有一个具备，这件事情就会发生；公式为：$A+B$
3. **非**关系：就是反，否定。公式为：$\overline A$
4. 常见的逻辑关系：
   1. 与非运算：$\overline{A\cdot B}$
   2. 或非运算：$\overline{A+ B}$
   3. 与或非运算；
   4. ==异或运算==（很重要）：就是在一个公式里面，不允许所有元素的状态赋值是相同的：$\overline{A} \cdot B + \overline{B} \cdot A = A\oplus B$

### 逻辑运算

1. 公式和定理：需要注意的是德·摩根定律，其他按照正常来做即可。
   1. 代入规则：在任何逻辑等式中，如果等式两边所有出现某一变量的地方，都代之以一个函数，则等式依然成立；
   2. 反演规则：将Y中所有的正反变量，01，加号乘号互相对调，则最终结果为Y的反函数；（运用时，不是一个变量上的反号保持不变，且注意优先顺序，先括号，再乘积，最后加法）
   3. 对偶规则：在反演规则的基础上，对正反变量不做处理，得到 $\text Y^*$为对偶式
   4. 常用公式：
      1. $A \cdot B + A \cdot \overline{B} = A$，将恒成立的B消去了；==并项法==
      2. $A+ \overline{A}\cdot B = A+B$，在一个于或等式中，如果一个乘积项的反是另一个乘积项的因子，则这个因子是多余的。*个人感觉，A成立无视B，而B成立的时候，A如不成立则等式成立，则与A+B等价*；==消去法==
      3. $A·B+\overline{A}·C+B·C = A·B+\overline{A}·C$，在一个与或表达式中，如果两个乘积项中一个是A，另一个是A的反变量，那么如果第三项包含前两项的另一因子，则此项冗余。*看得出来，这个式子只对一定有一个A是1，那么最后一个项对于全体的影响为0*；==配项消去法==
      4. 异或的反等于是他们的同或，这很好理解。
2. 标准与或式和最简与或式：
   1. 一个与式里面，每一个变量都要出现一次，使用最小项表达叫做标准与或式，最终都可以写成：$Y = \Sigma _m(3,5,6,7)$，其中，最小项的编号就是与用状态赋值表示
   2. 乘积项个数最少，每个乘积项相乘的变量个数也最少的与或表达式是最简与或表达式

### 图形表示方法（卡诺图）

1. 表头是**格雷码**；

2. **逻辑相邻**：如果两个最小项，除了一个变量的形式不同外，其余都相同，那么这两个最小项在逻辑上是相邻的，也就是可以兜圈子；

3. 如何画圈？圈子要尽可能大，尽可能少，每次画圈至少包含一个新的，未画过圈的格子，尽可能装进去足够多的1，并且不能有0。

4. 逻辑变量卡诺图：其中标号是最小项下标而不是状态赋值，主要是标注框架，这时候等号左边均为最小项，不常用；

   逻辑函数卡诺图：其中标号是1和×，对一个函数进行化简，此时，等号左边为一般函数，比较常用。

5. 约束项：不会出现的项，在图上用×标出，优先级别低于1，一般用 $\Sigma _d()$表示，这些条件无论是否添加，对于等式没有影响，所以按照需要视作1和0进行求解即可；

6. 互相排斥的变量：由于不会出现，算上了对原式没有影响，所以与约束项方式相同。

### 做题技巧

- $C+\overline C = 1$，注意，是1，不是消去！！！，但是值得一提的是，出现这个说明这一项如果是或项可以消失了。
- 配项消去法：有时候相同项不一定在第一个，也可能在最后一个
- 德摩根律的使用：如果山穷水尽，而还有一个可恶的或括号项约去不了，就用德摩根律合并一下。
- 卡诺图：先框最大的独立项，再去挪用已经框选的项，每个框是足够大（大水漫灌法框选）
  - 大水漫灌：要是在边上，看一下逻辑相邻能不能再框了
  - 出现约束项的时候，约束项额外画卡诺图解决，联立方程组
  - 四个角落一定要注意，很容易漏掉！！

## CH D2 门电路

> [!NOTE]
>
> 由于本单元需要依靠电路图，而Markdown笔记无法实现电路图效果，因此仅作笔记。



### 概述

1. 在数字电路中，0-0.8V为低电平，2.4-5V为高电平；
2. 实现基本和常用逻辑运算的电子电路，称为逻辑门电路，简称“门电路”；

### 二极管、三极管、MOS管

#### 三极管

> [!TIP]
>
> 你们不会不知道三极管三个电极叫什么把？
>
> 三个电极分别为：**基极（Base）、集电极（Collector）、发射级（Emitter）**
>
> 为什么要提？
>
> 当然是怕你后面OC门OD门记不住

#### MOS管（金属氧化物半导体场效应管）2V开关

1. 三个电极（以N沟道增强型MOS管为例）：分别为：**源极（Source）、栅极（Grid）、漏极（Drain）**，其中GS引脚在一端；
2. 连接方式：GS相连，G为正极、S为负极，D输入电流；当 $U_{GS}$大于2V的开启电压后，漏极可以通过电流；
3. 转移特性和漏极特性，我们可以把漏极输入的电流强度概括为：$ki_D$首先，源漏电压越大，电流固然越大；其次，若 $U_{GS}$ 越大，则电流会按倍数加大，这时候是倍率k在变化。
4. 视作开关的时候，可认为SD为主线路，G为控制线路；

> [!NOTE]
>
> ### 对于PMOS和NMOS的辨析：
>
> （deepseek生成表格，个人总结如下）
>
> | 特性维度       | **NMOS（N沟道增强型）**   | **PMOS（P沟道增强型）**   | **解释与电路意义**                                           |
> | :------------- | :------------------------ | :------------------------ | :----------------------------------------------------------- |
> | **载流子类型** | **电子（Electron）**      | **空穴（Hole）**          | 这是最物理的根本区别。电子迁移率远高于空穴，这导致了后续的性能差异。 |
> | **导通条件**   | `V_GS > V_THN` (正电压)   | `V_GS < V_THP` (负电压)   | 您说的“开启电压对称”主要体现在这里。对于同一工艺，通常 \|V_THN\| ≈ \|V_THP\|。这是它们能“互补”工作的电压基础。 |
> | **电流方向**   | 漏极(D) **→** 源极(S)     | 源极(S) **→** 漏极(D)     | 由于结构不同，PMOS的电流方向与NMOS是反的。                   |
> | **导通路径**   | 源极接**地**(GND)         | 源极接**电源**(VDD)       | 这是CMOS电路结构的核心！NMOS负责在导通时将输出拉到地（低电平）；PMOS负责在导通时将输出拉到电源（高电平）。 |
> | **导通电阻**   | **较小** (因电子迁移率高) | **较大** (因空穴迁移率低) | 这是关键的性能差异。同样尺寸的NM管比PM管导通得更好，速度更快。 |
> | **等效开关**   | 一个**靠近GND**的理想开关 | 一个**靠近VDD**的理想开关 | 想象一个跷跷板，NMOS在下面拉，PMOS在上面推。                 |
> | **符号**       | 箭头**指向**沟道          | 箭头**背向**沟道          | 这是从符号上快速区分它们的方法。                             |
> | **衬底连接**   | 通常接电路最低电位（GND） | 通常接电路最高电位（VDD） | 为了保证源-衬底PN结反偏，这是它们正常工作的前提。            |
>
> 目前阶段，我认为：
>
> 1. NMOS和PMOS完全对偶；
> 2. NMOS为Drain流向Source；而PMOS恰恰相反。
>
> ==此外，PMOS一般靠近Vdd，而NMOS靠近接地端，所以对于PMOS，需要低电平形成电势差，反之NMOS需要高电平形成电势差。==



### 分立元件门电路

#### 二极管门电路（与门为例）：

1. 原理：Vcc：提供电势差，$U_Y$仅仅是一个引脚，对电压没有影响，继承 $U_A 、U_B$的电压
2. 钳制电压：当两个输入引脚电压不同时（一高电平一低电平）此时二极管低电平正偏，Uy处为0.7V，使得高电平不得不反偏，则高电平被钳制。

#### 三极管非门（TTL-BC极；MOS-GD极）：

1. TTL门：已知：$U_{CE}$ = 0.3V，在基极导通的时候，将B作为信号输入端，则输出信号为反信号；而B不导通，三极管不导通，CE链路没有电流，则此时输出级就是Vcc的电流；
2. Mos门：已知：$U_{TN}$ = 2V，而MOS管几乎不分压，在基极导通的时候，将G作为信号输入端，则输出信号为反信号；而B不导通，三极管不导通，DS链路没有电流，则此时输出级就是Vcc的电流；

### CMOS集成门电路

1. 同一原理：均使用分立MOS反相器原理，也就是

   | G极  | D极  |
   | ---- | ---- |
   | 1    | 0    |
   | 0    | 1    |

2. 反相器：将两个MOS管对称放置，D极居中并联输出，S极链接Vcc和接地，G极并联输入：当 $U_A$输入低电平的时候，上管电势差10V，DS导通，下管电势差0V，DS断开，此时Uy直接继承Vcc；反之同理。

   反相器保护：防止电压过大造成GD击穿；

3. ==噪声容限== ： $U_0$在规定值 $U_1$允许波动的最大范围，其中，$U_{NL}$ 低电平噪声容限；$U_{NH}$高电平噪声容限。

   CMOS电路采用较高电源电压的原因是随着电压升高，噪声容限的值会变大。

4. CMOS与非门、或非门、与门、或门

   - 与非门：输入信号AB各占一个Pmos管，一个Nmos管，且P单位并联，N单位串联，必须全部满足才能开放，当均高电平时，N全开，P全关，Y接地，低电平；当有低电平时P开放，和Vcc相连；
   - 或非门：同理，串并联对调，原理相反；
   - 其余门只是在上述门后方串联MOS反相器。

5. CMOS传输门、三态门、漏极开路门

   - CMOS传输门（TG门-TransmissionGate）：将PMOS和NMOS脸对脸放置。

     - **TG门实际上是一种可以传送模拟信号的压控开关，当然也可以传输数字信号**,对于两个栅极Grid——PMOS栅极 $\overline C$ 和NMOS栅极 $C$ ，只允许是异或状态。

     - 如果阳栅极为0；阴栅极为1，则导通；否则关闭。

   - CMOS三态门：A（Adress）输入端；Y（因变量）输出端；EN'（Enable）控制端，CMOS，NMOS分立Y上下，均串联放置，EN控制一组CMOS，A控制一组CMOS，并将信号并联输出。（这里我们假设EN输入有一个反向）

     - 控制端原理：分出两信号，始终异或。

       | 输入 | PMOS（高电势，需要低电势形成是电压） | NMOS |
       | ---- | ------------------------------------ | ---- |
       | 1    | 1                                    | 0    |
       | 0    | 0                                    | 1    |

     - 当控制端为1时，控制端CMOS全部截止，无法传输，定义为高阻态，符号Z

     - 当控制端为0时，控制端CMOS全部导通，此时就是反相器。

     > [!CAUTION]
     >
     > 请注意EN上方是否有横线！！
     >
     > - 如果有，就是控制端低电平有效
     > - 没有，就是高电平有效

     

   - CMOS漏极开路门（OD门-OpenDrain-gate）：D级没有Vdd，必须外接电源Vdd'和电阻 $R_D$ 才可以工作。*由一个与门和漏极NMOS构成。*

     > [!CAUTION]
     >
     > 对于斜线部分的注释，课本上是这么连接的，其电路图就是一般的与门原件加入了开路符号，所以这样叙述。

     - 可以实现线与功能。**OD门通过将输出晶体管置于开漏状态，允许多个输出端直接相连，通过一个共享的上拉电阻实现逻辑“与”功能，这种连接方式称为“线与”。**
     - 实现电平转换，这里的电平以Vdd为准；
     - 负载能力强；

6. CMOS电路几个需要注意的问题：

   1. 输入端静电防护；
   2. 输入电路过流保护；
   3. 电源极性，防止输出端短路。

PS：**CMOS不能悬空引脚！！！**

### TTL集成门电路

1. 定义：输入极与输出极均使用半导体三极管
2. TTL反相器
   - TTL的电路此处不在赘述，在做题时可以直接看B的电势与0.7V来决定是否导通；
   - 输入端直接连接电阻的情况下：低电平（0-0.7kΩ)；高电平（2.5+kΩ）；所以，TTL电路引脚悬空默认为高电平。
   - 输出特性：
     - 灌电流（Sinking Current）：当输出为低电平时，外侧负载的电势更高，因此将电流反过来压入芯片；负载能力可达16mA；
     - 拉电流（Souring Current）：当输出为高电平时，电流从芯片流出，输出电流可达-33mA，可能烧坏
   - 噪声容限：在数字电路中，即使有噪声电压出现在输入端，叠加在输入信号的高、低电平上，只要噪声的幅度不超过允许的接线，输出端的逻辑状态就不会受到影响
3. TTL与非门、或非门、或门、与门
   - TTL与非门：输入端E极为双引脚，其他不变，只要有低电平存在，T1都会导通。
   - TTL或非门：输入端与中间级单独分立T1、T2，集合数据传输给输出级，只要任一成立就可以输出
   - 其他两个电路只要加上TTL反相器即可，不再赘述
4. TTL集电极开路门、三态门
   - TTL集电极开路门（OC门-OpenCollector-Gate）
     - 类比CMOS集成门电路的OD门，OC门一样需要外接Vcc和RC；
     - 其实说白了，就是普通TTL的T3以上全部摘了。（课本上以与非OC门为例，但是还有其他OC门）
   - TTL三态门：输入极T1发射级3个引脚（五极管？），分别是A，B，EN'（这边以低电平有效三态门为例）
     - 当EN' = 1时，T1的EN是低电平，所以导通，T2,T4截止，而二极管处被钳制，D无论如何无法导通，因为T3需要消耗0.7V，剩下顶天0.3V，肯定不够，此时为高阻态，记作Z；
     - 当EN' = 0，时，正常工作，就是与非门。