TimeQuest Timing Analyzer report for TimeBinCount
Wed Nov 06 15:42:18 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst6|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'switch'
 13. Slow Model Hold: 'inst6|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'switch'
 15. Slow Model Recovery: 'switch'
 16. Slow Model Removal: 'switch'
 17. Slow Model Minimum Pulse Width: 'switch'
 18. Slow Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Fast Model Setup Summary
 23. Fast Model Hold Summary
 24. Fast Model Recovery Summary
 25. Fast Model Removal Summary
 26. Fast Model Minimum Pulse Width Summary
 27. Fast Model Setup: 'inst6|altpll_component|pll|clk[0]'
 28. Fast Model Setup: 'switch'
 29. Fast Model Hold: 'inst6|altpll_component|pll|clk[0]'
 30. Fast Model Hold: 'switch'
 31. Fast Model Recovery: 'switch'
 32. Fast Model Removal: 'switch'
 33. Fast Model Minimum Pulse Width: 'switch'
 34. Fast Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'
 35. Fast Model Minimum Pulse Width: 'osc'
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Multicorner Timing Analysis Summary
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Recovery Transfers
 44. Removal Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeBinCount                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                  ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; Clock Name                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                              ; Targets                               ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+
; inst6|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst6|altpll_component|pll|inclk[0] ; { inst6|altpll_component|pll|clk[0] } ;
; osc                               ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { osc }                               ;
; switch                            ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                     ; { switch }                            ;
+-----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+-------------------------------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                        ; Note                                                          ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
; 125.44 MHz ; 125.44 MHz      ; inst6|altpll_component|pll|clk[0] ;                                                               ;
; 773.99 MHz ; 405.02 MHz      ; switch                            ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------------------+
; Slow Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst6|altpll_component|pll|clk[0] ; -4.596 ; -18.357       ;
; switch                            ; -0.292 ; -0.713        ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst6|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; switch                            ; 0.445 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 2.969 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -2.217 ; -8.868        ;
+--------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; switch                            ; -1.469 ; -6.357        ;
; inst6|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                               ; 10.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst6|altpll_component|pll|clk[0]'                                                                                                                             ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -4.596 ; count:inst3|out[0]        ; trigger_clock:inst7|out1[0] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -4.055     ; 1.079      ;
; -4.593 ; count:inst3|out[1]        ; trigger_clock:inst7|out1[1] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -4.055     ; 1.076      ;
; -4.586 ; count:inst3|out[2]        ; trigger_clock:inst7|out1[2] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -4.055     ; 1.069      ;
; -4.582 ; count:inst3|out[3]        ; trigger_clock:inst7|out1[3] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -4.055     ; 1.065      ;
; 12.028 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.993      ;
; 12.028 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.993      ;
; 12.028 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.993      ;
; 12.028 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.993      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.032 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.988      ;
; 12.341 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|reset   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.680      ;
; 12.366 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.658      ;
; 12.366 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.658      ;
; 12.366 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.658      ;
; 12.366 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.658      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.370 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.653      ;
; 12.446 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.575      ;
; 12.446 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.575      ;
; 12.446 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.575      ;
; 12.446 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.575      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.450 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.570      ;
; 12.519 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.505      ;
; 12.519 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.505      ;
; 12.519 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.505      ;
; 12.519 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.505      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.523 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.500      ;
; 12.669 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.669 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.352      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.673 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 7.347      ;
; 12.679 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|reset   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.345      ;
; 12.687 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.337      ;
; 12.687 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.337      ;
; 12.687 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.337      ;
; 12.687 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.014     ; 7.337      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.691 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 7.332      ;
; 12.692 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.330      ;
; 12.692 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.330      ;
; 12.692 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.330      ;
; 12.692 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.330      ;
; 12.695 ; trigger_clock:inst7|i[17] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.327      ;
; 12.695 ; trigger_clock:inst7|i[17] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.327      ;
; 12.695 ; trigger_clock:inst7|i[17] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.327      ;
; 12.695 ; trigger_clock:inst7|i[17] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 7.327      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.696 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.325      ;
; 12.699 ; trigger_clock:inst7|i[17] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.322      ;
; 12.699 ; trigger_clock:inst7|i[17] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 7.322      ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'switch'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.292 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.330      ;
; -0.291 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.329      ;
; -0.237 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.275      ;
; -0.229 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.267      ;
; -0.130 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.168      ;
; -0.045 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 1.083      ;
; 0.307  ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst6|altpll_component|pll|clk[0]'                                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.445 ; trigger_clock:inst7|LED     ; trigger_clock:inst7|LED     ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.629 ; trigger_clock:inst7|i[31]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.630 ; trigger_clock:inst7|out2[2] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.632 ; trigger_clock:inst7|out2[1] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.788 ; trigger_clock:inst7|out1[3] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.850 ; trigger_clock:inst7|out1[2] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.137      ;
; 0.879 ; trigger_clock:inst7|out1[1] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.166      ;
; 0.968 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; trigger_clock:inst7|i[16]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.257      ;
; 0.972 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 1.011 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.015 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.243 ; trigger_clock:inst7|out3[3] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.530      ;
; 1.244 ; trigger_clock:inst7|out3[1] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.530      ;
; 1.262 ; trigger_clock:inst7|out1[0] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.548      ;
; 1.265 ; trigger_clock:inst7|out2[3] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.551      ;
; 1.353 ; trigger_clock:inst7|out3[0] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.640      ;
; 1.365 ; trigger_clock:inst7|out3[2] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.651      ;
; 1.400 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.686      ;
; 1.404 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.404 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.690      ;
; 1.407 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.695      ;
; 1.444 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.444 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.730      ;
; 1.449 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.735      ;
; 1.480 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.766      ;
; 1.483 ; trigger_clock:inst7|i[16]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.769      ;
; 1.484 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.484 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.770      ;
; 1.487 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.773      ;
; 1.488 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.775      ;
; 1.524 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.810      ;
; 1.528 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.814      ;
; 1.529 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.529 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.815      ;
; 1.560 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.846      ;
; 1.564 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.850      ;
; 1.567 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.853      ;
; 1.604 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.890      ;
; 1.608 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.894      ;
; 1.609 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.609 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.895      ;
; 1.623 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.909      ;
; 1.624 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.911      ;
; 1.633 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.920      ;
; 1.640 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.926      ;
; 1.644 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.930      ;
; 1.647 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.666 ; trigger_clock:inst7|i[17]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.953      ;
; 1.688 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.974      ;
; 1.689 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.703 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.703 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.989      ;
; 1.704 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.991      ;
; 1.705 ; trigger_clock:inst7|out2[0] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.991      ;
; 1.713 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.000      ;
; 1.727 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.013      ;
; 1.728 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.015      ;
; 1.728 ; trigger_clock:inst7|i[7]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.015      ;
; 1.738 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.024      ;
; 1.756 ; trigger_clock:inst7|i[15]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.045      ;
; 1.767 ; trigger_clock:inst7|i[14]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 2.056      ;
; 1.768 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.054      ;
; 1.769 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.055      ;
; 1.783 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.783 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.069      ;
; 1.784 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.071      ;
; 1.793 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.080      ;
; 1.808 ; trigger_clock:inst7|i[7]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.095      ;
; 1.808 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 2.096      ;
; 1.818 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.104      ;
; 1.840 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.127      ;
; 1.846 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[0]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.131      ;
; 1.846 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.131      ;
; 1.848 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.134      ;
; 1.849 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[7]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 2.134      ;
; 1.863 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.149      ;
; 1.863 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.149      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'switch'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.731      ;
; 0.797 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.083      ;
; 0.882 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.168      ;
; 0.981 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.267      ;
; 0.989 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.275      ;
; 1.043 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.329      ;
; 1.044 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 1.330      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; 2.969 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 4.054      ; 1.623      ;
; 2.969 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 4.054      ; 1.623      ;
; 2.969 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 4.054      ; 1.623      ;
; 2.969 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 4.054      ; 1.623      ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.217 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 4.054      ; 1.623      ;
; -2.217 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 4.054      ; 1.623      ;
; -2.217 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 4.054      ; 1.623      ;
; -2.217 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 4.054      ; 1.623      ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'switch'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; switch ; Rise       ; switch             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                         ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 4.680 ; 4.680 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 7.961 ; 7.961 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 7.564 ; 7.564 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 7.592 ; 7.592 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 7.816 ; 7.816 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 7.931 ; 7.931 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 7.961 ; 7.961 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 7.954 ; 7.954 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 7.952 ; 7.952 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 7.734 ; 7.734 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 7.720 ; 7.720 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 7.588 ; 7.588 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 7.329 ; 7.329 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 7.702 ; 7.702 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 7.448 ; 7.448 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 7.732 ; 7.732 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 7.734 ; 7.734 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 8.128 ; 8.128 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 7.736 ; 7.736 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 8.081 ; 8.081 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 8.114 ; 8.114 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 8.107 ; 8.107 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 8.104 ; 8.104 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 8.101 ; 8.101 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 8.128 ; 8.128 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 7.759 ; 7.759 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 7.563 ; 7.563 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 7.759 ; 7.759 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 7.674 ; 7.674 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 7.585 ; 7.585 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 7.574 ; 7.574 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 7.238 ; 7.238 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 7.591 ; 7.591 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 4.680 ; 4.680 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 4.532 ; 4.532 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 4.532 ; 4.532 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 4.560 ; 4.560 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 4.789 ; 4.789 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 4.906 ; 4.906 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 4.928 ; 4.928 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 4.926 ; 4.926 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 4.924 ; 4.924 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 4.696 ; 4.696 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 4.696 ; 4.696 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 5.900 ; 5.900 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 5.645 ; 5.645 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 5.922 ; 5.922 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 5.755 ; 5.755 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 5.946 ; 5.946 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 5.948 ; 5.948 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 5.330 ; 5.330 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 5.330 ; 5.330 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 5.638 ; 5.638 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 5.621 ; 5.621 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 5.712 ; 5.712 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 5.708 ; 5.708 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 5.697 ; 5.697 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 5.723 ; 5.723 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 4.759 ; 4.759 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 5.088 ; 5.088 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 5.277 ; 5.277 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 5.293 ; 5.293 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 5.110 ; 5.110 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 5.051 ; 5.051 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 4.759 ; 4.759 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 5.107 ; 5.107 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+------------------------------------------------------------+
; Fast Model Setup Summary                                   ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; inst6|altpll_component|pll|clk[0] ; -2.244 ; -8.972        ;
; switch                            ; 0.491  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Hold Summary                                   ;
+-----------------------------------+-------+---------------+
; Clock                             ; Slack ; End Point TNS ;
+-----------------------------------+-------+---------------+
; inst6|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; switch                            ; 0.215 ; 0.000         ;
+-----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; switch ; 2.013 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; switch ; -1.133 ; -4.532        ;
+--------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; switch                            ; -1.222 ; -5.222        ;
; inst6|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                               ; 10.000 ; 0.000         ;
+-----------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst6|altpll_component|pll|clk[0]'                                                                                                                             ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; -2.244 ; count:inst3|out[1]        ; trigger_clock:inst7|out1[1] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.286     ; 0.490      ;
; -2.244 ; count:inst3|out[0]        ; trigger_clock:inst7|out1[0] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.286     ; 0.490      ;
; -2.243 ; count:inst3|out[2]        ; trigger_clock:inst7|out1[2] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.286     ; 0.489      ;
; -2.241 ; count:inst3|out[3]        ; trigger_clock:inst7|out1[3] ; switch                            ; inst6|altpll_component|pll|clk[0] ; 0.500        ; -2.286     ; 0.487      ;
; 16.716 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.300      ;
; 16.716 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.300      ;
; 16.716 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.300      ;
; 16.716 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.300      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.721 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.293      ;
; 16.844 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.172      ;
; 16.844 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.172      ;
; 16.844 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.172      ;
; 16.844 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.172      ;
; 16.849 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.170      ;
; 16.849 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.170      ;
; 16.849 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.170      ;
; 16.849 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.170      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.849 ; trigger_clock:inst7|i[27] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.165      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.854 ; trigger_clock:inst7|i[0]  ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.163      ;
; 16.899 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|reset   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.117      ;
; 16.909 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.110      ;
; 16.909 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.110      ;
; 16.909 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.110      ;
; 16.909 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.110      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.914 ; trigger_clock:inst7|i[14] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.103      ;
; 16.957 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.059      ;
; 16.957 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.059      ;
; 16.957 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.059      ;
; 16.957 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.059      ;
; 16.960 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.059      ;
; 16.960 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.059      ;
; 16.960 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.059      ;
; 16.960 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.013     ; 3.059      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.962 ; trigger_clock:inst7|i[28] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.052      ;
; 16.964 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.053      ;
; 16.964 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.053      ;
; 16.964 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.053      ;
; 16.964 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.053      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.965 ; trigger_clock:inst7|i[13] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.015     ; 3.052      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out1[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.969 ; trigger_clock:inst7|i[22] ; trigger_clock:inst7|out3[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.046      ;
; 16.973 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.043      ;
; 16.973 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.043      ;
; 16.973 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.043      ;
; 16.973 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.016     ; 3.043      ;
; 16.975 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.040      ;
; 16.975 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.040      ;
; 16.975 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.040      ;
; 16.975 ; trigger_clock:inst7|i[16] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.017     ; 3.040      ;
; 16.978 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.036      ;
; 16.978 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.036      ;
; 16.978 ; trigger_clock:inst7|i[24] ; trigger_clock:inst7|out1[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 20.000       ; -0.018     ; 3.036      ;
+--------+---------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'switch'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.491 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.541      ;
; 0.491 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.541      ;
; 0.511 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.521      ;
; 0.514 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.518      ;
; 0.542 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.490      ;
; 0.569 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.463      ;
; 0.665 ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst6|altpll_component|pll|clk[0]'                                                                                                                               ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock                      ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+
; 0.215 ; trigger_clock:inst7|LED     ; trigger_clock:inst7|LED     ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; trigger_clock:inst7|i[31]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; trigger_clock:inst7|out2[2] ; trigger_clock:inst7|out3[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; trigger_clock:inst7|out2[1] ; trigger_clock:inst7|out3[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.320 ; trigger_clock:inst7|out1[2] ; trigger_clock:inst7|out2[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.474      ;
; 0.336 ; trigger_clock:inst7|out1[1] ; trigger_clock:inst7|out2[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.490      ;
; 0.339 ; trigger_clock:inst7|out1[3] ; trigger_clock:inst7|out2[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.491      ;
; 0.356 ; trigger_clock:inst7|i[18]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; trigger_clock:inst7|i[16]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.369 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.488 ; trigger_clock:inst7|out3[3] ; trigger_clock:inst7|out4[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.641      ;
; 0.491 ; trigger_clock:inst7|out3[1] ; trigger_clock:inst7|out4[1] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.642      ;
; 0.494 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.646      ;
; 0.496 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; trigger_clock:inst7|i[30]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; trigger_clock:inst7|out1[0] ; trigger_clock:inst7|out2[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; trigger_clock:inst7|out2[3] ; trigger_clock:inst7|out3[3] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.509 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; trigger_clock:inst7|i[10]   ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.661      ;
; 0.511 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.529 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; trigger_clock:inst7|i[16]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; trigger_clock:inst7|i[29]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.544 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.558 ; trigger_clock:inst7|out3[0] ; trigger_clock:inst7|out4[0] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.711      ;
; 0.562 ; trigger_clock:inst7|out3[2] ; trigger_clock:inst7|out4[2] ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.713      ;
; 0.564 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.573 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[1]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.726      ;
; 0.577 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[26]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.730      ;
; 0.579 ; trigger_clock:inst7|i[8]    ; trigger_clock:inst7|i[11]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; trigger_clock:inst7|i[3]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; trigger_clock:inst7|i[28]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.734      ;
; 0.587 ; trigger_clock:inst7|i[17]   ; trigger_clock:inst7|i[18]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.740      ;
; 0.599 ; trigger_clock:inst7|i[27]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.751      ;
; 0.601 ; trigger_clock:inst7|i[2]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[5]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.606 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.758      ;
; 0.608 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[2]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.761      ;
; 0.612 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[27]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.765      ;
; 0.616 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.616 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.768      ;
; 0.629 ; trigger_clock:inst7|i[15]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.784      ;
; 0.630 ; trigger_clock:inst7|i[23]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.783      ;
; 0.630 ; trigger_clock:inst7|i[7]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.783      ;
; 0.637 ; trigger_clock:inst7|i[1]    ; trigger_clock:inst7|i[6]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.641 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[3]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.796      ;
; 0.647 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[28]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.800      ;
; 0.651 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.651 ; trigger_clock:inst7|i[26]   ; trigger_clock:inst7|i[31]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.803      ;
; 0.660 ; trigger_clock:inst7|i[4]    ; trigger_clock:inst7|i[8]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; trigger_clock:inst7|i[14]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.816      ;
; 0.665 ; trigger_clock:inst7|i[7]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.818      ;
; 0.676 ; trigger_clock:inst7|i[6]    ; trigger_clock:inst7|i[10]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.676 ; trigger_clock:inst7|i[5]    ; trigger_clock:inst7|i[9]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[0]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.829      ;
; 0.678 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[13]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.829      ;
; 0.678 ; trigger_clock:inst7|i[0]    ; trigger_clock:inst7|i[4]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.831      ;
; 0.680 ; trigger_clock:inst7|i[9]    ; trigger_clock:inst7|i[7]    ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.831      ;
; 0.681 ; trigger_clock:inst7|i[22]   ; trigger_clock:inst7|i[24]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.834      ;
; 0.682 ; trigger_clock:inst7|i[25]   ; trigger_clock:inst7|i[29]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.835      ;
; 0.686 ; trigger_clock:inst7|i[14]   ; trigger_clock:inst7|i[14]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.686 ; trigger_clock:inst7|i[24]   ; trigger_clock:inst7|i[30]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.838      ;
; 0.688 ; trigger_clock:inst7|i[11]   ; trigger_clock:inst7|i[16]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.842      ;
; 0.689 ; trigger_clock:inst7|i[19]   ; trigger_clock:inst7|i[19]   ; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.841      ;
+-------+-----------------------------+-----------------------------+-----------------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'switch'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst3|out[0] ; count:inst3|out[0] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count:inst3|out[1] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count:inst3|out[2] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; count:inst3|out[3] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.367      ;
; 0.311 ; count:inst3|out[1] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.463      ;
; 0.338 ; count:inst3|out[0] ; count:inst3|out[1] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.490      ;
; 0.366 ; count:inst3|out[2] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.518      ;
; 0.369 ; count:inst3|out[1] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.521      ;
; 0.389 ; count:inst3|out[0] ; count:inst3|out[2] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; count:inst3|out[0] ; count:inst3|out[3] ; switch       ; switch      ; 0.000        ; 0.000      ; 0.541      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'switch'                                                                                                                     ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; 2.013 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.284      ; 0.803      ;
; 2.013 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.284      ; 0.803      ;
; 2.013 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.284      ; 0.803      ;
; 2.013 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; 0.500        ; 2.284      ; 0.803      ;
+-------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'switch'                                                                                                                       ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node            ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.133 ; trigger_clock:inst7|reset ; count:inst3|out[0] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.284      ; 0.803      ;
; -1.133 ; trigger_clock:inst7|reset ; count:inst3|out[1] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.284      ; 0.803      ;
; -1.133 ; trigger_clock:inst7|reset ; count:inst3|out[2] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.284      ; 0.803      ;
; -1.133 ; trigger_clock:inst7|reset ; count:inst3|out[3] ; inst6|altpll_component|pll|clk[0] ; switch      ; -0.500       ; 2.284      ; 0.803      ;
+--------+---------------------------+--------------------+-----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'switch'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; switch ; Rise       ; switch             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; switch ; Fall       ; count:inst3|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; switch ; Fall       ; count:inst3|out[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; inst3|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; switch ; Rise       ; switch|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; switch ; Rise       ; switch|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst6|altpll_component|pll|clk[0]'                                                                     ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|LED     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[10]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[11]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[12]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[13]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[14]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[15]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[16]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[17]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[18]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[19]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[20]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[21]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[22]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[23]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[24]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[25]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[26]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[27]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[28]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[29]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[30]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[31]   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[8]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|i[9]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out1[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out2[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out3[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[0] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[1] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[2] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|out4[3] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst6|altpll_component|pll|clk[0] ; Rise       ; trigger_clock:inst7|reset   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst6|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                         ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                         ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 1.879 ; 1.879 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 3.034 ; 3.034 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 2.849 ; 2.849 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 2.880 ; 2.880 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 2.964 ; 2.964 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 3.007 ; 3.007 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 3.034 ; 3.034 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 3.027 ; 3.027 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 3.025 ; 3.025 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 2.948 ; 2.948 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 2.936 ; 2.936 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.897 ; 2.897 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.805 ; 2.805 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.916 ; 2.916 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.839 ; 2.839 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.944 ; 2.944 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.948 ; 2.948 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 3.125 ; 3.125 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.937 ; 2.937 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 3.067 ; 3.067 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 3.125 ; 3.125 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 3.105 ; 3.105 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 3.096 ; 3.096 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 3.087 ; 3.087 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 3.111 ; 3.111 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 3.015 ; 3.015 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 2.858 ; 2.858 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 3.014 ; 3.014 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 3.015 ; 3.015 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 2.888 ; 2.888 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 2.868 ; 2.868 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 2.742 ; 2.742 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 2.886 ; 2.886 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 1.879 ; 1.879 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 1.787 ; 1.787 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 1.787 ; 1.787 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 1.815 ; 1.815 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 1.898 ; 1.898 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 1.948 ; 1.948 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 1.968 ; 1.968 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 1.968 ; 1.968 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 1.966 ; 1.966 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 1.912 ; 1.912 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 1.912 ; 1.912 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.301 ; 2.301 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.221 ; 2.221 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.321 ; 2.321 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.258 ; 2.258 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.348 ; 2.348 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.349 ; 2.349 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.102 ; 2.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.102 ; 2.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 2.233 ; 2.233 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.276 ; 2.276 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.272 ; 2.272 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 2.264 ; 2.264 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.253 ; 2.253 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.277 ; 2.277 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 1.901 ; 1.901 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 2.017 ; 2.017 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 2.162 ; 2.162 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 2.174 ; 2.174 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 2.043 ; 2.043 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 2.026 ; 2.026 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 1.901 ; 1.901 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 2.039 ; 2.039 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                   ; -4.596  ; 0.215 ; 2.013    ; -2.217  ; -1.469              ;
;  inst6|altpll_component|pll|clk[0] ; -4.596  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                               ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  switch                            ; -0.292  ; 0.215 ; 2.013    ; -2.217  ; -1.469              ;
; Design-wide TNS                    ; -19.07  ; 0.0   ; 0.0      ; -8.868  ; -6.357              ;
;  inst6|altpll_component|pll|clk[0] ; -18.357 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                               ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  switch                            ; -0.713  ; 0.000 ; 0.000    ; -8.868  ; -6.357              ;
+------------------------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 4.680 ; 4.680 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 7.961 ; 7.961 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 7.564 ; 7.564 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 7.592 ; 7.592 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 7.816 ; 7.816 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 7.931 ; 7.931 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 7.961 ; 7.961 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 7.954 ; 7.954 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 7.952 ; 7.952 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 7.734 ; 7.734 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 7.720 ; 7.720 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 7.588 ; 7.588 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 7.329 ; 7.329 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 7.702 ; 7.702 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 7.448 ; 7.448 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 7.732 ; 7.732 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 7.734 ; 7.734 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 8.128 ; 8.128 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 7.736 ; 7.736 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 8.081 ; 8.081 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 8.114 ; 8.114 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 8.107 ; 8.107 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 8.104 ; 8.104 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 8.101 ; 8.101 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 8.128 ; 8.128 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 7.759 ; 7.759 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 7.563 ; 7.563 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 7.759 ; 7.759 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 7.674 ; 7.674 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 7.585 ; 7.585 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 7.574 ; 7.574 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 7.238 ; 7.238 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 7.591 ; 7.591 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                   ;
+-----------+------------+-------+-------+------------+-----------------------------------+
; LED       ; osc        ; 1.879 ; 1.879 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out1[*]   ; osc        ; 1.787 ; 1.787 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[0]  ; osc        ; 1.787 ; 1.787 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[1]  ; osc        ; 1.815 ; 1.815 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[2]  ; osc        ; 1.898 ; 1.898 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[3]  ; osc        ; 1.948 ; 1.948 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[4]  ; osc        ; 1.968 ; 1.968 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[5]  ; osc        ; 1.968 ; 1.968 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out1[6]  ; osc        ; 1.966 ; 1.966 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out2[*]   ; osc        ; 1.912 ; 1.912 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[0]  ; osc        ; 1.912 ; 1.912 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[1]  ; osc        ; 2.301 ; 2.301 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[2]  ; osc        ; 2.221 ; 2.221 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[3]  ; osc        ; 2.321 ; 2.321 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[4]  ; osc        ; 2.258 ; 2.258 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[5]  ; osc        ; 2.348 ; 2.348 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out2[6]  ; osc        ; 2.349 ; 2.349 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out3[*]   ; osc        ; 2.102 ; 2.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[0]  ; osc        ; 2.102 ; 2.102 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[1]  ; osc        ; 2.233 ; 2.233 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[2]  ; osc        ; 2.276 ; 2.276 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[3]  ; osc        ; 2.272 ; 2.272 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[4]  ; osc        ; 2.264 ; 2.264 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[5]  ; osc        ; 2.253 ; 2.253 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out3[6]  ; osc        ; 2.277 ; 2.277 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
; out4[*]   ; osc        ; 1.901 ; 1.901 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[0]  ; osc        ; 2.017 ; 2.017 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[1]  ; osc        ; 2.162 ; 2.162 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[2]  ; osc        ; 2.174 ; 2.174 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[3]  ; osc        ; 2.043 ; 2.043 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[4]  ; osc        ; 2.026 ; 2.026 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[5]  ; osc        ; 1.901 ; 1.901 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
;  out4[6]  ; osc        ; 2.039 ; 2.039 ; Rise       ; inst6|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+-----------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                   ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 1533     ; 0        ; 0        ; 0        ;
; switch                            ; inst6|altpll_component|pll|clk[0] ; 0        ; 4        ; 0        ; 0        ;
; switch                            ; switch                            ; 0        ; 0        ; 0        ; 10       ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                    ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; inst6|altpll_component|pll|clk[0] ; 1533     ; 0        ; 0        ; 0        ;
; switch                            ; inst6|altpll_component|pll|clk[0] ; 0        ; 4        ; 0        ; 0        ;
; switch                            ; switch                            ; 0        ; 0        ; 0        ; 10       ;
+-----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                       ;
+-----------------------------------+----------+----------+----------+----------+----------+
; From Clock                        ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+----------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 4        ; 0        ;
+-----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------+
; Removal Transfers                                                                        ;
+-----------------------------------+----------+----------+----------+----------+----------+
; From Clock                        ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+----------+----------+----------+----------+----------+
; inst6|altpll_component|pll|clk[0] ; switch   ; 0        ; 0        ; 4        ; 0        ;
+-----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 113   ; 113  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 06 15:42:16 2013
Info: Command: quartus_sta TimeBinCount -c TimeBinCount
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeBinCount.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst6|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst6|altpll_component|pll|clk[0]} {inst6|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name switch switch
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.596       -18.357 inst6|altpll_component|pll|clk[0] 
    Info (332119):    -0.292        -0.713 switch 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 switch 
Info (332146): Worst-case recovery slack is 2.969
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.969         0.000 switch 
Info (332146): Worst-case removal slack is -2.217
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.217        -8.868 switch 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469        -6.357 switch 
    Info (332119):     8.889         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.244
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.244        -8.972 inst6|altpll_component|pll|clk[0] 
    Info (332119):     0.491         0.000 switch 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 switch 
Info (332146): Worst-case recovery slack is 2.013
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.013         0.000 switch 
Info (332146): Worst-case removal slack is -1.133
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.133        -4.532 switch 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -5.222 switch 
    Info (332119):     9.000         0.000 inst6|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Wed Nov 06 15:42:18 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


