
# 前言

## 文档简介
本文档对全志平台的 BT656相关问题进行总结，便于以后遇到同类问题查阅。

## 适用范围
全志T系列平台。

# BT656简介
模拟视频信号解码是视频应用的重要部分，有事后级数字信号处理基础。国际电信联盟组织提出了将模拟视频信号转换成数字信号的标准ITU-R BT.601, 而BT.656 是数据传输接口，可以说是BT601的一个传输方式。
## BT.656的编码原理

目前世界上有PAL、NTSC、SECAM三种不同制式的模拟电视系统，而这些制式之间不能直接互通。因此，国际电信联盟无线通信部门通过了ITU-RBT.601 分量数字系统建议。而BT.601 是演播室数字电视编码参数标准，而BT.656则是其中的数字接口标准，主要用于数字视频设备（包括芯片）之间采用27MHZ/s并口或243Mbit/s串行接口的数字传输接口标准。包括对525行和625行都适用的信号格式、比特并行接口特性和比特串行特性。该接口为在单一信号源与单一终点之间提供单向互连。一阵数据分别包含525或625行，对于每一行数据信号，编码成8位或10位的形式，包括视频信号、时基信号、辅助信号三个分量。数据的归属由时基信号区分，时基信号包括SAV和EAV，分别表示数据行的开始和结束，由16进制的FF 00 00 XY 组成4byte的数据。其中FF 00 00 为SAV和EAV的数据标志位，XY为时基信号的信息位。


将625行或525行的电视系统一帧数据经解码和奇偶穿插后播放器才能将图像正确地显示出来。根据时基信号，SAV和EAV的变化，有效过滤数据。

## BT.656 输出配置

BT656的输出配置参考《全志T系列bt656输出配置指引》。

# 常见问题

## 配置74.25MHz小数位时钟

## 如何设置bt656时钟在48MHz以下
问题现象：通过sysconfig配置lcd时钟，发现48MHz以下无法配置，示波器测量得到仍是48Mhz。

解决办法：

请修改uboot中：
```shell
diff --git a/drivers/video/sunxi/disp2/disp/de/lowlevel_v33x/disp_al_tcon.c b/drivers/video/sunxi/disp2/disp/de/lowlevel_v33x/di
old mode 100644
new mode 100755
index ed31bb4..0301b9b
--- a/drivers/video/sunxi/disp2/disp/de/lowlevel_v33x/disp_al_tcon.c
+++ b/drivers/video/sunxi/disp2/disp/de/lowlevel_v33x/disp_al_tcon.c
@@ -74,7 +74,7 @@ int disp_al_lcd_get_clk_info(u32 screen_id,
        };
 #else
        static struct lcd_clk_info clk_tbl[] = {
-               {LCD_IF_HV, 6, 1, 1, 0},
+               {LCD_IF_HV, 11, 1, 1, 0},
                {LCD_IF_CPU, 12, 1, 1, 0},
                {LCD_IF_LVDS, 7, 1, 1, 0},
 #if defined (DSI_VERSION_28)
@@ -154,7 +154,8 @@ int disp_al_lcd_get_clk_info(u32 screen_id,
        info->lcd_div = lcd_div;
        info->dsi_div = dsi_div;
        info->dsi_rate = dsi_rate;
-
+       tick_printf("tcon_dev=%d,lcd_div=%d,dsi_div=%d,dsi_rate=%d\n", 
+                       tcon_div,lcd_div,dsi_div,dsi_rate);
        return 0;
 }
```

kernel的改动：

```shell
diff --git a/arch/arm64/boot/dts/sunxi/sun50iw9p1-clk.dtsi b/arch/arm64/boot/dts/sunxi/sun50iw9p1-clk.dtsi
old mode 100644
new mode 100755
index 7708d30..ae9f163
--- a/arch/arm64/boot/dts/sunxi/sun50iw9p1-clk.dtsi
+++ b/arch/arm64/boot/dts/sunxi/sun50iw9p1-clk.dtsi
@@ -688,7 +688,7 @@ clocks {
                        #clock-cells = <0>;
                        compatible = "allwinner,periph-clock";
                        clock-output-names = "tcon_lcd";
-                       assigned-clock-parents = <&clk_pll_video0x4>;
+                       assigned-clock-parents = <&clk_pll_video0>;
                        assigned-clocks = <&clk_tcon_lcd>;
                };
                clk_tcon_lcd1: tcon_lcd1 {
```
修改后重新配置时钟，可以达到48Mhz以下。