# Time log

# Minor-tasks

- [ ] Leetcode Easy 难度使用 Python 刷完
- [ ] 数电
  - [ ] 各基础电路实现
    - [ ] 异步复位 D 锁存器
    - [ ] 异步设置 D 锁存器
    - [ ] 异步复位 D 触发器
    - [ ] 异步设置 D 触发器
  - [ ] 数字逻辑/数字基础复习（清华书+Digital Fundamentals）
  - [ ] DDCA Chapter 3 课后习题完成
  - [ ] 数字电路设计（ECE 3300 刷完，掌握 Vivado + Verilog 使用方法 + 基础数字电路设计）
  - [ ] 数字系统设计
  - [ ] 华科数字逻辑实验完成
  - [ ] verilog 编程入门/System verilog 编程入门
  - [ ] HDLBits 刷完并记录(Verilog 语言学习)
  - [ ] Vivado 的使用
  - [ ] Xilinx Altera A7 使用入门（开发环境配置）
  - [ ] DDCA Chapter 4 学习 + 使用 Verilog 实现小型数字电路
  - [ ] 使用 Verilog + FPGA 实现数字系统
  - [ ] DDCA Chapter 5 阅读
  - [ ] Logisim 构建所有基础电路
  - [ ] Verilog 构建所有基础电路
  - [ ] 其他学校数字逻辑实验完成
- [ ] MIPS & 编译相关
  - [ ] DDCA Chapter 6 学习 & MIPS 语法总结
  - [ ] 用 MIPS 实现一些小型程序
  - [ ] MIPS 汇编器实现
  - [ ] CSAPP Chapter 7 阅读
  - [ ] 文件格式 & 链接器学习
  - [ ] Linker & Loader 阅读
  - [ ] 《程序员的自我修养》阅读
  - [ ] MIPS 链接器实现
  - [ ] MIPS 模拟器实现
  - [ ] RISC-V 指令集架构学习
  - [ ] RISC-V 指令集架构 汇编器 & 链接器 实现
  - [ ] 编译原理学习
  - [ ] 小型 C 语言编译器实现
- [ ] CPU 设计学习
  - [ ] 使用 Logisim
    - [ ] 搭建单周期 CPU
    - [ ] 搭建多周期 CPU
    - [ ] 搭建流水线 CPU
  - [ ] 使用 Verilog
    - [ ] 搭建单周期 CPU
    - [ ] 搭建多周期 CPU
    - [ ] 搭建流水线 CPU
  - [ ] 学习其他学校组成原理 & 体系结构课程
  - [ ] 雷《自己动手写 CPU》学习
  - [ ] 汪文详《CPU 设计实战》学习
  - [ ] 龙芯杯 MIPS CPU 实现
- [ ] 体系结构相关
  - [ ] 完成一生一芯
  - [ ] 实现各指令集架构 CPU 模拟器
  - [ ] 用模拟器启动 Linux

# Summary
