
GccApplication1.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000002  00802800  0000095f  00000a13  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         0000094a  00000000  00000000  000000b4  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .rodata       00000015  0000494a  0000094a  000009fe  2**0
                  CONTENTS, ALLOC, LOAD, READONLY, DATA
  3 .bss          0000000c  00802802  00802802  00000a15  2**0
                  ALLOC
  4 .comment      0000005c  00000000  00000000  00000a15  2**0
                  CONTENTS, READONLY
  5 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000a74  2**2
                  CONTENTS, READONLY
  6 .debug_aranges 00000060  00000000  00000000  00000ab4  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_info   00002fcb  00000000  00000000  00000b14  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_abbrev 000022a8  00000000  00000000  00003adf  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_line   000004a1  00000000  00000000  00005d87  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_frame  000001a4  00000000  00000000  00006228  2**2
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_str    000017e1  00000000  00000000  000063cc  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_loc    000003bd  00000000  00000000  00007bad  2**0
                  CONTENTS, READONLY, DEBUGGING
 13 .debug_ranges 00000050  00000000  00000000  00007f6a  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 48 00 	jmp	0x90	; 0x90 <__ctors_end>
   4:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
   8:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
   c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  10:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  14:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  18:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  1c:	0c 94 bd 00 	jmp	0x17a	; 0x17a <__vector_7>
  20:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  24:	0c 94 d4 00 	jmp	0x1a8	; 0x1a8 <__vector_9>
  28:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  2c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  30:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  34:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  38:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  3c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  40:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  44:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  48:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  4c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  50:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  54:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  58:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  5c:	0c 94 0f 01 	jmp	0x21e	; 0x21e <__vector_23>
  60:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  64:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  68:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  6c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  70:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  74:	0c 94 37 01 	jmp	0x26e	; 0x26e <__vector_29>
  78:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  7c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  80:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  84:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  88:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>
  8c:	0c 94 65 00 	jmp	0xca	; 0xca <__bad_interrupt>

00000090 <__ctors_end>:
  90:	11 24       	eor	r1, r1
  92:	1f be       	out	0x3f, r1	; 63
  94:	cf ef       	ldi	r28, 0xFF	; 255
  96:	cd bf       	out	0x3d, r28	; 61
  98:	df e3       	ldi	r29, 0x3F	; 63
  9a:	de bf       	out	0x3e, r29	; 62

0000009c <__do_copy_data>:
  9c:	18 e2       	ldi	r17, 0x28	; 40
  9e:	a0 e0       	ldi	r26, 0x00	; 0
  a0:	b8 e2       	ldi	r27, 0x28	; 40
  a2:	ef e5       	ldi	r30, 0x5F	; 95
  a4:	f9 e0       	ldi	r31, 0x09	; 9
  a6:	02 c0       	rjmp	.+4      	; 0xac <__do_copy_data+0x10>
  a8:	05 90       	lpm	r0, Z+
  aa:	0d 92       	st	X+, r0
  ac:	a2 30       	cpi	r26, 0x02	; 2
  ae:	b1 07       	cpc	r27, r17
  b0:	d9 f7       	brne	.-10     	; 0xa8 <__do_copy_data+0xc>

000000b2 <__do_clear_bss>:
  b2:	28 e2       	ldi	r18, 0x28	; 40
  b4:	a2 e0       	ldi	r26, 0x02	; 2
  b6:	b8 e2       	ldi	r27, 0x28	; 40
  b8:	01 c0       	rjmp	.+2      	; 0xbc <.do_clear_bss_start>

000000ba <.do_clear_bss_loop>:
  ba:	1d 92       	st	X+, r1

000000bc <.do_clear_bss_start>:
  bc:	ae 30       	cpi	r26, 0x0E	; 14
  be:	b2 07       	cpc	r27, r18
  c0:	e1 f7       	brne	.-8      	; 0xba <.do_clear_bss_loop>
  c2:	0e 94 b9 01 	call	0x372	; 0x372 <main>
  c6:	0c 94 a3 04 	jmp	0x946	; 0x946 <_exit>

000000ca <__bad_interrupt>:
  ca:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

000000ce <initialize_TCA_Timer>:
int wrong_pwd_count = 0;
// State 0 = Initial State
// State 1 = Awaiting for deactivation/Siren is on

void initialize_TCA_Timer(){
	TCA0.SINGLE.CNT = 0;								// Clear counter
  ce:	e0 e0       	ldi	r30, 0x00	; 0
  d0:	fa e0       	ldi	r31, 0x0A	; 10
  d2:	10 a2       	std	Z+32, r1	; 0x20
  d4:	11 a2       	std	Z+33, r1	; 0x21
	TCA0.SINGLE.CTRLB = 0;								// Normal mode (counter)
  d6:	11 82       	std	Z+1, r1	; 0x01
	TCA0.SINGLE.CMP0 = duration;						// When counter reaches this value -> interrupt clock frequency/1024
  d8:	81 e0       	ldi	r24, 0x01	; 1
  da:	90 e0       	ldi	r25, 0x00	; 0
  dc:	80 a7       	std	Z+40, r24	; 0x28
  de:	91 a7       	std	Z+41, r25	; 0x29
	TCA0.SINGLE.CTRLA = TCA_SINGLE_CLKSEL_DIV1024_gc;	// Frequency of counter
  e0:	8e e0       	ldi	r24, 0x0E	; 14
  e2:	80 83       	st	Z, r24
	TCA0.SINGLE.CTRLA |= 1;								// Enable
  e4:	80 81       	ld	r24, Z
  e6:	81 60       	ori	r24, 0x01	; 1
  e8:	80 83       	st	Z, r24
	TCA0.SINGLE.INTCTRL = TCA_SINGLE_CMP0_bm;			// Interrupt Enable for counter
  ea:	80 e1       	ldi	r24, 0x10	; 16
  ec:	82 87       	std	Z+10, r24	; 0x0a
  ee:	08 95       	ret

000000f0 <initialize_TCA_PWM>:

}

void initialize_TCA_PWM(){
	TCA0.SINGLE.CTRLA = TCA_SINGLE_CLKSEL_DIV64_gc;	// Prescaler = 64
  f0:	e0 e0       	ldi	r30, 0x00	; 0
  f2:	fa e0       	ldi	r31, 0x0A	; 10
  f4:	8a e0       	ldi	r24, 0x0A	; 10
  f6:	80 83       	st	Z, r24
	TCA0.SINGLE.PER = STD_PER;		// Select the resolution
  f8:	84 e0       	ldi	r24, 0x04	; 4
  fa:	90 e0       	ldi	r25, 0x00	; 0
  fc:	86 a3       	std	Z+38, r24	; 0x26
  fe:	97 a3       	std	Z+39, r25	; 0x27
	TCA0.SINGLE.CMP0 = STD_PER/2;	// Select the duty cycle
 100:	82 e0       	ldi	r24, 0x02	; 2
 102:	90 e0       	ldi	r25, 0x00	; 0
 104:	80 a7       	std	Z+40, r24	; 0x28
 106:	91 a7       	std	Z+41, r25	; 0x29
	TCA0.SINGLE.CTRLB |= TCA_SINGLE_WGMODE_SINGLESLOPE_gc;	// Select Single_Slope_PWM
 108:	81 81       	ldd	r24, Z+1	; 0x01
 10a:	83 60       	ori	r24, 0x03	; 3
 10c:	81 83       	std	Z+1, r24	; 0x01
	TCA0.SINGLE.INTCTRL = TCA_SINGLE_OVF_bm;	// Enable interrupt overflow
 10e:	81 e0       	ldi	r24, 0x01	; 1
 110:	82 87       	std	Z+10, r24	; 0x0a
	TCA0.SINGLE.INTCTRL |= TCA_SINGLE_CMP0_bm;	// Enable interrupt COMP0
 112:	82 85       	ldd	r24, Z+10	; 0x0a
 114:	80 61       	ori	r24, 0x10	; 16
 116:	82 87       	std	Z+10, r24	; 0x0a
	TCA0.SINGLE.CTRLA |= TCA_SINGLE_ENABLE_bm;	// Enable
 118:	80 81       	ld	r24, Z
 11a:	81 60       	ori	r24, 0x01	; 1
 11c:	80 83       	st	Z, r24
 11e:	08 95       	ret

00000120 <initialize_ADC>:
}


// Initialize the ADC for Free-Running mode
void initialize_ADC(){
	ADC0.CTRLA |= ADC_RESSEL_10BIT_gc;	// 10-bit resolution
 120:	e0 e0       	ldi	r30, 0x00	; 0
 122:	f6 e0       	ldi	r31, 0x06	; 6
 124:	80 81       	ld	r24, Z
 126:	80 83       	st	Z, r24
	ADC0.CTRLA |= ADC_FREERUN_bm;		// Free-Running mode enabled
 128:	80 81       	ld	r24, Z
 12a:	82 60       	ori	r24, 0x02	; 2
 12c:	80 83       	st	Z, r24
	ADC0.CTRLA |= ADC_ENABLE_bm;		// Enable ADC
 12e:	80 81       	ld	r24, Z
 130:	81 60       	ori	r24, 0x01	; 1
 132:	80 83       	st	Z, r24
	ADC0.MUXPOS |= ADC_MUXPOS_AIN7_gc;	// The bit
 134:	86 81       	ldd	r24, Z+6	; 0x06
 136:	87 60       	ori	r24, 0x07	; 7
 138:	86 83       	std	Z+6, r24	; 0x06
	ADC0.DBGCTRL |= ADC_DBGRUN_bm;		// Enable Debug Mode
 13a:	84 85       	ldd	r24, Z+12	; 0x0c
 13c:	81 60       	ori	r24, 0x01	; 1
 13e:	84 87       	std	Z+12, r24	; 0x0c
	// Window Comparator Mode
	ADC0.WINLT |= 24; // Set threshold
 140:	82 89       	ldd	r24, Z+18	; 0x12
 142:	93 89       	ldd	r25, Z+19	; 0x13
 144:	88 61       	ori	r24, 0x18	; 24
 146:	82 8b       	std	Z+18, r24	; 0x12
 148:	93 8b       	std	Z+19, r25	; 0x13
	ADC0.INTCTRL |= ADC_WCMP_bm; // Enable Interrupts for WCM
 14a:	82 85       	ldd	r24, Z+10	; 0x0a
 14c:	82 60       	ori	r24, 0x02	; 2
 14e:	82 87       	std	Z+10, r24	; 0x0a
	ADC0.CTRLE |= ADC_WINCM0_bm; // Interrupt when Result < WINLT
 150:	84 81       	ldd	r24, Z+4	; 0x04
 152:	81 60       	ori	r24, 0x01	; 1
 154:	84 83       	std	Z+4, r24	; 0x04
	ADC0.COMMAND |= ADC_STCONV_bm;
 156:	80 85       	ldd	r24, Z+8	; 0x08
 158:	81 60       	ori	r24, 0x01	; 1
 15a:	80 87       	std	Z+8, r24	; 0x08
 15c:	08 95       	ret

0000015e <deactivate_alarm>:
}

void deactivate_alarm(){
	state = 0;
 15e:	10 92 04 28 	sts	0x2804, r1	; 0x802804 <state>
 162:	10 92 05 28 	sts	0x2805, r1	; 0x802805 <state+0x1>
	
	PORTD.OUTCLR = 1;		// Turn off led 0
 166:	81 e0       	ldi	r24, 0x01	; 1
 168:	80 93 66 04 	sts	0x0466, r24	; 0x800466 <__TEXT_REGION_LENGTH__+0x7f4466>
	ADC0.CTRLA = 0;			// Deactivate ADC
 16c:	10 92 00 06 	sts	0x0600, r1	; 0x800600 <__TEXT_REGION_LENGTH__+0x7f4600>
	TCA0.SINGLE.CTRLA = 0;	// Deactivate TCA
 170:	e0 e0       	ldi	r30, 0x00	; 0
 172:	fa e0       	ldi	r31, 0x0A	; 10
 174:	10 82       	st	Z, r1
	TCA0.SINGLE.INTCTRL = 0;
 176:	12 86       	std	Z+10, r1	; 0x0a
 178:	08 95       	ret

0000017a <__vector_7>:
}

// TCA0 Overflow ISR
ISR(TCA0_OVF_vect){
 17a:	1f 92       	push	r1
 17c:	0f 92       	push	r0
 17e:	0f b6       	in	r0, 0x3f	; 63
 180:	0f 92       	push	r0
 182:	11 24       	eor	r1, r1
 184:	8f 93       	push	r24
 186:	ef 93       	push	r30
 188:	ff 93       	push	r31
	int intflags = TCA0.SINGLE.INTFLAGS;
 18a:	e0 e0       	ldi	r30, 0x00	; 0
 18c:	fa e0       	ldi	r31, 0x0A	; 10
 18e:	83 85       	ldd	r24, Z+11	; 0x0b
	TCA0.SINGLE.INTFLAGS = intflags;
 190:	83 87       	std	Z+11, r24	; 0x0b
	PORTD.OUTSET = 1;// Turn off led 0
 192:	81 e0       	ldi	r24, 0x01	; 1
 194:	80 93 65 04 	sts	0x0465, r24	; 0x800465 <__TEXT_REGION_LENGTH__+0x7f4465>
}
 198:	ff 91       	pop	r31
 19a:	ef 91       	pop	r30
 19c:	8f 91       	pop	r24
 19e:	0f 90       	pop	r0
 1a0:	0f be       	out	0x3f, r0	; 63
 1a2:	0f 90       	pop	r0
 1a4:	1f 90       	pop	r1
 1a6:	18 95       	reti

000001a8 <__vector_9>:

ISR(TCA0_CMP0_vect){
 1a8:	1f 92       	push	r1
 1aa:	0f 92       	push	r0
 1ac:	0f b6       	in	r0, 0x3f	; 63
 1ae:	0f 92       	push	r0
 1b0:	11 24       	eor	r1, r1
 1b2:	2f 93       	push	r18
 1b4:	3f 93       	push	r19
 1b6:	4f 93       	push	r20
 1b8:	5f 93       	push	r21
 1ba:	6f 93       	push	r22
 1bc:	7f 93       	push	r23
 1be:	8f 93       	push	r24
 1c0:	9f 93       	push	r25
 1c2:	af 93       	push	r26
 1c4:	bf 93       	push	r27
 1c6:	ef 93       	push	r30
 1c8:	ff 93       	push	r31
	TCA0.SINGLE.CTRLA = 0;
 1ca:	e0 e0       	ldi	r30, 0x00	; 0
 1cc:	fa e0       	ldi	r31, 0x0A	; 10
 1ce:	10 82       	st	Z, r1
	int intflags = TCA0.SINGLE.INTFLAGS;
 1d0:	83 85       	ldd	r24, Z+11	; 0x0b
	TCA0.SINGLE.INTFLAGS = intflags;
 1d2:	83 87       	std	Z+11, r24	; 0x0b
	if(state==0){
 1d4:	80 91 04 28 	lds	r24, 0x2804	; 0x802804 <state>
 1d8:	90 91 05 28 	lds	r25, 0x2805	; 0x802805 <state+0x1>
 1dc:	89 2b       	or	r24, r25
 1de:	61 f4       	brne	.+24     	; 0x1f8 <__vector_9+0x50>
		initialize_ADC();
 1e0:	0e 94 90 00 	call	0x120	; 0x120 <initialize_ADC>
		state++;
 1e4:	80 91 04 28 	lds	r24, 0x2804	; 0x802804 <state>
 1e8:	90 91 05 28 	lds	r25, 0x2805	; 0x802805 <state+0x1>
 1ec:	01 96       	adiw	r24, 0x01	; 1
 1ee:	80 93 04 28 	sts	0x2804, r24	; 0x802804 <state>
 1f2:	90 93 05 28 	sts	0x2805, r25	; 0x802805 <state+0x1>
 1f6:	02 c0       	rjmp	.+4      	; 0x1fc <__vector_9+0x54>
	}
	else
		initialize_TCA_PWM();
 1f8:	0e 94 78 00 	call	0xf0	; 0xf0 <initialize_TCA_PWM>
}
 1fc:	ff 91       	pop	r31
 1fe:	ef 91       	pop	r30
 200:	bf 91       	pop	r27
 202:	af 91       	pop	r26
 204:	9f 91       	pop	r25
 206:	8f 91       	pop	r24
 208:	7f 91       	pop	r23
 20a:	6f 91       	pop	r22
 20c:	5f 91       	pop	r21
 20e:	4f 91       	pop	r20
 210:	3f 91       	pop	r19
 212:	2f 91       	pop	r18
 214:	0f 90       	pop	r0
 216:	0f be       	out	0x3f, r0	; 63
 218:	0f 90       	pop	r0
 21a:	1f 90       	pop	r1
 21c:	18 95       	reti

0000021e <__vector_23>:

// ADC ISR
ISR(ADC0_WCOMP_vect){
 21e:	1f 92       	push	r1
 220:	0f 92       	push	r0
 222:	0f b6       	in	r0, 0x3f	; 63
 224:	0f 92       	push	r0
 226:	11 24       	eor	r1, r1
 228:	2f 93       	push	r18
 22a:	3f 93       	push	r19
 22c:	4f 93       	push	r20
 22e:	5f 93       	push	r21
 230:	6f 93       	push	r22
 232:	7f 93       	push	r23
 234:	8f 93       	push	r24
 236:	9f 93       	push	r25
 238:	af 93       	push	r26
 23a:	bf 93       	push	r27
 23c:	ef 93       	push	r30
 23e:	ff 93       	push	r31
	int intflags = ADC0.INTFLAGS;
 240:	e0 e0       	ldi	r30, 0x00	; 0
 242:	f6 e0       	ldi	r31, 0x06	; 6
 244:	83 85       	ldd	r24, Z+11	; 0x0b
	ADC0.INTFLAGS = intflags;
 246:	83 87       	std	Z+11, r24	; 0x0b
	// Turn on LED0
	initialize_TCA_Timer();
 248:	0e 94 67 00 	call	0xce	; 0xce <initialize_TCA_Timer>
}
 24c:	ff 91       	pop	r31
 24e:	ef 91       	pop	r30
 250:	bf 91       	pop	r27
 252:	af 91       	pop	r26
 254:	9f 91       	pop	r25
 256:	8f 91       	pop	r24
 258:	7f 91       	pop	r23
 25a:	6f 91       	pop	r22
 25c:	5f 91       	pop	r21
 25e:	4f 91       	pop	r20
 260:	3f 91       	pop	r19
 262:	2f 91       	pop	r18
 264:	0f 90       	pop	r0
 266:	0f be       	out	0x3f, r0	; 63
 268:	0f 90       	pop	r0
 26a:	1f 90       	pop	r1
 26c:	18 95       	reti

0000026e <__vector_29>:

// Switch ISR
ISR(PORTF_PORT_vect){
 26e:	1f 92       	push	r1
 270:	0f 92       	push	r0
 272:	0f b6       	in	r0, 0x3f	; 63
 274:	0f 92       	push	r0
 276:	11 24       	eor	r1, r1
 278:	2f 93       	push	r18
 27a:	3f 93       	push	r19
 27c:	4f 93       	push	r20
 27e:	5f 93       	push	r21
 280:	6f 93       	push	r22
 282:	7f 93       	push	r23
 284:	8f 93       	push	r24
 286:	9f 93       	push	r25
 288:	af 93       	push	r26
 28a:	bf 93       	push	r27
 28c:	ef 93       	push	r30
 28e:	ff 93       	push	r31
	int intflags = PORTF.INTFLAGS;
 290:	e0 ea       	ldi	r30, 0xA0	; 160
 292:	f4 e0       	ldi	r31, 0x04	; 4
 294:	81 85       	ldd	r24, Z+9	; 0x09
	PORTF.INTFLAGS = intflags;
 296:	81 87       	std	Z+9, r24	; 0x09
	// If the ISR is called from SW5
	if(intflags == 0x20){
 298:	80 32       	cpi	r24, 0x20	; 32
 29a:	71 f4       	brne	.+28     	; 0x2b8 <__vector_29+0x4a>
		// and current pwd_digit is not 1
		// or 2, turn on the wrong_pwd "flag"
		if(pwd_digit != 2 && pwd_digit != 3)
 29c:	80 91 00 28 	lds	r24, 0x2800	; 0x802800 <__DATA_REGION_ORIGIN__>
 2a0:	90 91 01 28 	lds	r25, 0x2801	; 0x802801 <__DATA_REGION_ORIGIN__+0x1>
 2a4:	02 97       	sbiw	r24, 0x02	; 2
 2a6:	02 97       	sbiw	r24, 0x02	; 2
 2a8:	b0 f0       	brcs	.+44     	; 0x2d6 <__vector_29+0x68>
			wrong_pwd = 1;
 2aa:	81 e0       	ldi	r24, 0x01	; 1
 2ac:	90 e0       	ldi	r25, 0x00	; 0
 2ae:	80 93 06 28 	sts	0x2806, r24	; 0x802806 <wrong_pwd>
 2b2:	90 93 07 28 	sts	0x2807, r25	; 0x802807 <wrong_pwd+0x1>
 2b6:	0f c0       	rjmp	.+30     	; 0x2d6 <__vector_29+0x68>
	}
	// Otherwise, the ISR is called from SW6
	else
		if(pwd_digit != 1 && pwd_digit != 4)
 2b8:	80 91 00 28 	lds	r24, 0x2800	; 0x802800 <__DATA_REGION_ORIGIN__>
 2bc:	90 91 01 28 	lds	r25, 0x2801	; 0x802801 <__DATA_REGION_ORIGIN__+0x1>
 2c0:	81 30       	cpi	r24, 0x01	; 1
 2c2:	91 05       	cpc	r25, r1
 2c4:	41 f0       	breq	.+16     	; 0x2d6 <__vector_29+0x68>
 2c6:	04 97       	sbiw	r24, 0x04	; 4
 2c8:	31 f0       	breq	.+12     	; 0x2d6 <__vector_29+0x68>
			wrong_pwd = 1;
 2ca:	81 e0       	ldi	r24, 0x01	; 1
 2cc:	90 e0       	ldi	r25, 0x00	; 0
 2ce:	80 93 06 28 	sts	0x2806, r24	; 0x802806 <wrong_pwd>
 2d2:	90 93 07 28 	sts	0x2807, r25	; 0x802807 <wrong_pwd+0x1>
	// if it's the right digit and the
	// wrong_pwd digit "flag" hasn't
	// been activated, then the pwd is
	// correct.
	
	if(pwd_digit==4){
 2d6:	80 91 00 28 	lds	r24, 0x2800	; 0x802800 <__DATA_REGION_ORIGIN__>
 2da:	90 91 01 28 	lds	r25, 0x2801	; 0x802801 <__DATA_REGION_ORIGIN__+0x1>
 2de:	84 30       	cpi	r24, 0x04	; 4
 2e0:	91 05       	cpc	r25, r1
 2e2:	89 f5       	brne	.+98     	; 0x346 <__vector_29+0xd8>
		if(wrong_pwd != 1){
 2e4:	80 91 06 28 	lds	r24, 0x2806	; 0x802806 <wrong_pwd>
 2e8:	90 91 07 28 	lds	r25, 0x2807	; 0x802807 <wrong_pwd+0x1>
 2ec:	01 97       	sbiw	r24, 0x01	; 1
 2ee:	81 f0       	breq	.+32     	; 0x310 <__vector_29+0xa2>
			// PWD entered successfully
			wrong_pwd_count = 0;
 2f0:	10 92 02 28 	sts	0x2802, r1	; 0x802802 <__data_end>
 2f4:	10 92 03 28 	sts	0x2803, r1	; 0x802803 <__data_end+0x1>
			if(state==0)
 2f8:	80 91 04 28 	lds	r24, 0x2804	; 0x802804 <state>
 2fc:	90 91 05 28 	lds	r25, 0x2805	; 0x802805 <state+0x1>
 300:	89 2b       	or	r24, r25
 302:	19 f4       	brne	.+6      	; 0x30a <__vector_29+0x9c>
				initialize_TCA_Timer();
 304:	0e 94 67 00 	call	0xce	; 0xce <initialize_TCA_Timer>
 308:	17 c0       	rjmp	.+46     	; 0x338 <__vector_29+0xca>
			else
				deactivate_alarm();
 30a:	0e 94 af 00 	call	0x15e	; 0x15e <deactivate_alarm>
 30e:	14 c0       	rjmp	.+40     	; 0x338 <__vector_29+0xca>
		}
		else{
			wrong_pwd_count ++;
 310:	80 91 02 28 	lds	r24, 0x2802	; 0x802802 <__data_end>
 314:	90 91 03 28 	lds	r25, 0x2803	; 0x802803 <__data_end+0x1>
 318:	01 96       	adiw	r24, 0x01	; 1
 31a:	80 93 02 28 	sts	0x2802, r24	; 0x802802 <__data_end>
 31e:	90 93 03 28 	sts	0x2803, r25	; 0x802803 <__data_end+0x1>
			if(state==1 && wrong_pwd_count==3)
 322:	20 91 04 28 	lds	r18, 0x2804	; 0x802804 <state>
 326:	30 91 05 28 	lds	r19, 0x2805	; 0x802805 <state+0x1>
 32a:	21 30       	cpi	r18, 0x01	; 1
 32c:	31 05       	cpc	r19, r1
 32e:	21 f4       	brne	.+8      	; 0x338 <__vector_29+0xca>
 330:	03 97       	sbiw	r24, 0x03	; 3
 332:	11 f4       	brne	.+4      	; 0x338 <__vector_29+0xca>
				initialize_TCA_PWM();
 334:	0e 94 78 00 	call	0xf0	; 0xf0 <initialize_TCA_PWM>
		}
		pwd_digit = 1;
 338:	81 e0       	ldi	r24, 0x01	; 1
 33a:	90 e0       	ldi	r25, 0x00	; 0
 33c:	80 93 00 28 	sts	0x2800, r24	; 0x802800 <__DATA_REGION_ORIGIN__>
 340:	90 93 01 28 	sts	0x2801, r25	; 0x802801 <__DATA_REGION_ORIGIN__+0x1>
 344:	05 c0       	rjmp	.+10     	; 0x350 <__vector_29+0xe2>
	}
	else pwd_digit++;
 346:	01 96       	adiw	r24, 0x01	; 1
 348:	80 93 00 28 	sts	0x2800, r24	; 0x802800 <__DATA_REGION_ORIGIN__>
 34c:	90 93 01 28 	sts	0x2801, r25	; 0x802801 <__DATA_REGION_ORIGIN__+0x1>
}
 350:	ff 91       	pop	r31
 352:	ef 91       	pop	r30
 354:	bf 91       	pop	r27
 356:	af 91       	pop	r26
 358:	9f 91       	pop	r25
 35a:	8f 91       	pop	r24
 35c:	7f 91       	pop	r23
 35e:	6f 91       	pop	r22
 360:	5f 91       	pop	r21
 362:	4f 91       	pop	r20
 364:	3f 91       	pop	r19
 366:	2f 91       	pop	r18
 368:	0f 90       	pop	r0
 36a:	0f be       	out	0x3f, r0	; 63
 36c:	0f 90       	pop	r0
 36e:	1f 90       	pop	r1
 370:	18 95       	reti

00000372 <main>:

int main(){
	PORTF.PIN5CTRL |= PORT_PULLUPEN_bm | PORT_ISC_BOTHEDGES_gc; //Select pin 5
 372:	e0 ea       	ldi	r30, 0xA0	; 160
 374:	f4 e0       	ldi	r31, 0x04	; 4
 376:	85 89       	ldd	r24, Z+21	; 0x15
 378:	89 60       	ori	r24, 0x09	; 9
 37a:	85 8b       	std	Z+21, r24	; 0x15
	PORTF.PIN6CTRL |= PORT_PULLUPEN_bm | PORT_ISC_BOTHEDGES_gc; //select pin 6
 37c:	86 89       	ldd	r24, Z+22	; 0x16
 37e:	89 60       	ori	r24, 0x09	; 9
 380:	86 8b       	std	Z+22, r24	; 0x16
	
	sei();	// Enable interrupts
 382:	78 94       	sei
	
	while(1){
		printf("Waiting for input...");
 384:	8a e4       	ldi	r24, 0x4A	; 74
 386:	99 e4       	ldi	r25, 0x49	; 73
 388:	9f 93       	push	r25
 38a:	8f 93       	push	r24
 38c:	0e 94 cb 01 	call	0x396	; 0x396 <printf>
 390:	0f 90       	pop	r0
 392:	0f 90       	pop	r0
 394:	f7 cf       	rjmp	.-18     	; 0x384 <main+0x12>

00000396 <printf>:
 396:	a0 e0       	ldi	r26, 0x00	; 0
 398:	b0 e0       	ldi	r27, 0x00	; 0
 39a:	e1 ed       	ldi	r30, 0xD1	; 209
 39c:	f1 e0       	ldi	r31, 0x01	; 1
 39e:	0c 94 82 04 	jmp	0x904	; 0x904 <__prologue_saves__+0x20>
 3a2:	ae 01       	movw	r20, r28
 3a4:	4b 5f       	subi	r20, 0xFB	; 251
 3a6:	5f 4f       	sbci	r21, 0xFF	; 255
 3a8:	fa 01       	movw	r30, r20
 3aa:	61 91       	ld	r22, Z+
 3ac:	71 91       	ld	r23, Z+
 3ae:	af 01       	movw	r20, r30
 3b0:	80 91 0a 28 	lds	r24, 0x280A	; 0x80280a <__iob+0x2>
 3b4:	90 91 0b 28 	lds	r25, 0x280B	; 0x80280b <__iob+0x3>
 3b8:	0e 94 e1 01 	call	0x3c2	; 0x3c2 <vfprintf>
 3bc:	e2 e0       	ldi	r30, 0x02	; 2
 3be:	0c 94 9b 04 	jmp	0x936	; 0x936 <__epilogue_restores__+0x20>

000003c2 <vfprintf>:
 3c2:	ab e0       	ldi	r26, 0x0B	; 11
 3c4:	b0 e0       	ldi	r27, 0x00	; 0
 3c6:	e7 ee       	ldi	r30, 0xE7	; 231
 3c8:	f1 e0       	ldi	r31, 0x01	; 1
 3ca:	0c 94 72 04 	jmp	0x8e4	; 0x8e4 <__prologue_saves__>
 3ce:	6c 01       	movw	r12, r24
 3d0:	7b 01       	movw	r14, r22
 3d2:	8a 01       	movw	r16, r20
 3d4:	fc 01       	movw	r30, r24
 3d6:	16 82       	std	Z+6, r1	; 0x06
 3d8:	17 82       	std	Z+7, r1	; 0x07
 3da:	83 81       	ldd	r24, Z+3	; 0x03
 3dc:	81 ff       	sbrs	r24, 1
 3de:	cc c1       	rjmp	.+920    	; 0x778 <__LOCK_REGION_LENGTH__+0x378>
 3e0:	ce 01       	movw	r24, r28
 3e2:	01 96       	adiw	r24, 0x01	; 1
 3e4:	3c 01       	movw	r6, r24
 3e6:	f6 01       	movw	r30, r12
 3e8:	93 81       	ldd	r25, Z+3	; 0x03
 3ea:	f7 01       	movw	r30, r14
 3ec:	93 fd       	sbrc	r25, 3
 3ee:	85 91       	lpm	r24, Z+
 3f0:	93 ff       	sbrs	r25, 3
 3f2:	81 91       	ld	r24, Z+
 3f4:	7f 01       	movw	r14, r30
 3f6:	88 23       	and	r24, r24
 3f8:	09 f4       	brne	.+2      	; 0x3fc <vfprintf+0x3a>
 3fa:	ba c1       	rjmp	.+884    	; 0x770 <__LOCK_REGION_LENGTH__+0x370>
 3fc:	85 32       	cpi	r24, 0x25	; 37
 3fe:	39 f4       	brne	.+14     	; 0x40e <__LOCK_REGION_LENGTH__+0xe>
 400:	93 fd       	sbrc	r25, 3
 402:	85 91       	lpm	r24, Z+
 404:	93 ff       	sbrs	r25, 3
 406:	81 91       	ld	r24, Z+
 408:	7f 01       	movw	r14, r30
 40a:	85 32       	cpi	r24, 0x25	; 37
 40c:	29 f4       	brne	.+10     	; 0x418 <__LOCK_REGION_LENGTH__+0x18>
 40e:	b6 01       	movw	r22, r12
 410:	90 e0       	ldi	r25, 0x00	; 0
 412:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 416:	e7 cf       	rjmp	.-50     	; 0x3e6 <vfprintf+0x24>
 418:	91 2c       	mov	r9, r1
 41a:	21 2c       	mov	r2, r1
 41c:	31 2c       	mov	r3, r1
 41e:	ff e1       	ldi	r31, 0x1F	; 31
 420:	f3 15       	cp	r31, r3
 422:	d8 f0       	brcs	.+54     	; 0x45a <__LOCK_REGION_LENGTH__+0x5a>
 424:	8b 32       	cpi	r24, 0x2B	; 43
 426:	79 f0       	breq	.+30     	; 0x446 <__LOCK_REGION_LENGTH__+0x46>
 428:	38 f4       	brcc	.+14     	; 0x438 <__LOCK_REGION_LENGTH__+0x38>
 42a:	80 32       	cpi	r24, 0x20	; 32
 42c:	79 f0       	breq	.+30     	; 0x44c <__LOCK_REGION_LENGTH__+0x4c>
 42e:	83 32       	cpi	r24, 0x23	; 35
 430:	a1 f4       	brne	.+40     	; 0x45a <__LOCK_REGION_LENGTH__+0x5a>
 432:	23 2d       	mov	r18, r3
 434:	20 61       	ori	r18, 0x10	; 16
 436:	1d c0       	rjmp	.+58     	; 0x472 <__LOCK_REGION_LENGTH__+0x72>
 438:	8d 32       	cpi	r24, 0x2D	; 45
 43a:	61 f0       	breq	.+24     	; 0x454 <__LOCK_REGION_LENGTH__+0x54>
 43c:	80 33       	cpi	r24, 0x30	; 48
 43e:	69 f4       	brne	.+26     	; 0x45a <__LOCK_REGION_LENGTH__+0x5a>
 440:	23 2d       	mov	r18, r3
 442:	21 60       	ori	r18, 0x01	; 1
 444:	16 c0       	rjmp	.+44     	; 0x472 <__LOCK_REGION_LENGTH__+0x72>
 446:	83 2d       	mov	r24, r3
 448:	82 60       	ori	r24, 0x02	; 2
 44a:	38 2e       	mov	r3, r24
 44c:	e3 2d       	mov	r30, r3
 44e:	e4 60       	ori	r30, 0x04	; 4
 450:	3e 2e       	mov	r3, r30
 452:	2a c0       	rjmp	.+84     	; 0x4a8 <__LOCK_REGION_LENGTH__+0xa8>
 454:	f3 2d       	mov	r31, r3
 456:	f8 60       	ori	r31, 0x08	; 8
 458:	1d c0       	rjmp	.+58     	; 0x494 <__LOCK_REGION_LENGTH__+0x94>
 45a:	37 fc       	sbrc	r3, 7
 45c:	2d c0       	rjmp	.+90     	; 0x4b8 <__LOCK_REGION_LENGTH__+0xb8>
 45e:	20 ed       	ldi	r18, 0xD0	; 208
 460:	28 0f       	add	r18, r24
 462:	2a 30       	cpi	r18, 0x0A	; 10
 464:	40 f0       	brcs	.+16     	; 0x476 <__LOCK_REGION_LENGTH__+0x76>
 466:	8e 32       	cpi	r24, 0x2E	; 46
 468:	b9 f4       	brne	.+46     	; 0x498 <__LOCK_REGION_LENGTH__+0x98>
 46a:	36 fc       	sbrc	r3, 6
 46c:	81 c1       	rjmp	.+770    	; 0x770 <__LOCK_REGION_LENGTH__+0x370>
 46e:	23 2d       	mov	r18, r3
 470:	20 64       	ori	r18, 0x40	; 64
 472:	32 2e       	mov	r3, r18
 474:	19 c0       	rjmp	.+50     	; 0x4a8 <__LOCK_REGION_LENGTH__+0xa8>
 476:	36 fe       	sbrs	r3, 6
 478:	06 c0       	rjmp	.+12     	; 0x486 <__LOCK_REGION_LENGTH__+0x86>
 47a:	8a e0       	ldi	r24, 0x0A	; 10
 47c:	98 9e       	mul	r9, r24
 47e:	20 0d       	add	r18, r0
 480:	11 24       	eor	r1, r1
 482:	92 2e       	mov	r9, r18
 484:	11 c0       	rjmp	.+34     	; 0x4a8 <__LOCK_REGION_LENGTH__+0xa8>
 486:	ea e0       	ldi	r30, 0x0A	; 10
 488:	2e 9e       	mul	r2, r30
 48a:	20 0d       	add	r18, r0
 48c:	11 24       	eor	r1, r1
 48e:	22 2e       	mov	r2, r18
 490:	f3 2d       	mov	r31, r3
 492:	f0 62       	ori	r31, 0x20	; 32
 494:	3f 2e       	mov	r3, r31
 496:	08 c0       	rjmp	.+16     	; 0x4a8 <__LOCK_REGION_LENGTH__+0xa8>
 498:	8c 36       	cpi	r24, 0x6C	; 108
 49a:	21 f4       	brne	.+8      	; 0x4a4 <__LOCK_REGION_LENGTH__+0xa4>
 49c:	83 2d       	mov	r24, r3
 49e:	80 68       	ori	r24, 0x80	; 128
 4a0:	38 2e       	mov	r3, r24
 4a2:	02 c0       	rjmp	.+4      	; 0x4a8 <__LOCK_REGION_LENGTH__+0xa8>
 4a4:	88 36       	cpi	r24, 0x68	; 104
 4a6:	41 f4       	brne	.+16     	; 0x4b8 <__LOCK_REGION_LENGTH__+0xb8>
 4a8:	f7 01       	movw	r30, r14
 4aa:	93 fd       	sbrc	r25, 3
 4ac:	85 91       	lpm	r24, Z+
 4ae:	93 ff       	sbrs	r25, 3
 4b0:	81 91       	ld	r24, Z+
 4b2:	7f 01       	movw	r14, r30
 4b4:	81 11       	cpse	r24, r1
 4b6:	b3 cf       	rjmp	.-154    	; 0x41e <__LOCK_REGION_LENGTH__+0x1e>
 4b8:	98 2f       	mov	r25, r24
 4ba:	9f 7d       	andi	r25, 0xDF	; 223
 4bc:	95 54       	subi	r25, 0x45	; 69
 4be:	93 30       	cpi	r25, 0x03	; 3
 4c0:	28 f4       	brcc	.+10     	; 0x4cc <__LOCK_REGION_LENGTH__+0xcc>
 4c2:	0c 5f       	subi	r16, 0xFC	; 252
 4c4:	1f 4f       	sbci	r17, 0xFF	; 255
 4c6:	9f e3       	ldi	r25, 0x3F	; 63
 4c8:	99 83       	std	Y+1, r25	; 0x01
 4ca:	0d c0       	rjmp	.+26     	; 0x4e6 <__LOCK_REGION_LENGTH__+0xe6>
 4cc:	83 36       	cpi	r24, 0x63	; 99
 4ce:	31 f0       	breq	.+12     	; 0x4dc <__LOCK_REGION_LENGTH__+0xdc>
 4d0:	83 37       	cpi	r24, 0x73	; 115
 4d2:	71 f0       	breq	.+28     	; 0x4f0 <__LOCK_REGION_LENGTH__+0xf0>
 4d4:	83 35       	cpi	r24, 0x53	; 83
 4d6:	09 f0       	breq	.+2      	; 0x4da <__LOCK_REGION_LENGTH__+0xda>
 4d8:	59 c0       	rjmp	.+178    	; 0x58c <__LOCK_REGION_LENGTH__+0x18c>
 4da:	21 c0       	rjmp	.+66     	; 0x51e <__LOCK_REGION_LENGTH__+0x11e>
 4dc:	f8 01       	movw	r30, r16
 4de:	80 81       	ld	r24, Z
 4e0:	89 83       	std	Y+1, r24	; 0x01
 4e2:	0e 5f       	subi	r16, 0xFE	; 254
 4e4:	1f 4f       	sbci	r17, 0xFF	; 255
 4e6:	88 24       	eor	r8, r8
 4e8:	83 94       	inc	r8
 4ea:	91 2c       	mov	r9, r1
 4ec:	53 01       	movw	r10, r6
 4ee:	13 c0       	rjmp	.+38     	; 0x516 <__LOCK_REGION_LENGTH__+0x116>
 4f0:	28 01       	movw	r4, r16
 4f2:	f2 e0       	ldi	r31, 0x02	; 2
 4f4:	4f 0e       	add	r4, r31
 4f6:	51 1c       	adc	r5, r1
 4f8:	f8 01       	movw	r30, r16
 4fa:	a0 80       	ld	r10, Z
 4fc:	b1 80       	ldd	r11, Z+1	; 0x01
 4fe:	36 fe       	sbrs	r3, 6
 500:	03 c0       	rjmp	.+6      	; 0x508 <__LOCK_REGION_LENGTH__+0x108>
 502:	69 2d       	mov	r22, r9
 504:	70 e0       	ldi	r23, 0x00	; 0
 506:	02 c0       	rjmp	.+4      	; 0x50c <__LOCK_REGION_LENGTH__+0x10c>
 508:	6f ef       	ldi	r22, 0xFF	; 255
 50a:	7f ef       	ldi	r23, 0xFF	; 255
 50c:	c5 01       	movw	r24, r10
 50e:	0e 94 cd 03 	call	0x79a	; 0x79a <strnlen>
 512:	4c 01       	movw	r8, r24
 514:	82 01       	movw	r16, r4
 516:	f3 2d       	mov	r31, r3
 518:	ff 77       	andi	r31, 0x7F	; 127
 51a:	3f 2e       	mov	r3, r31
 51c:	16 c0       	rjmp	.+44     	; 0x54a <__LOCK_REGION_LENGTH__+0x14a>
 51e:	28 01       	movw	r4, r16
 520:	22 e0       	ldi	r18, 0x02	; 2
 522:	42 0e       	add	r4, r18
 524:	51 1c       	adc	r5, r1
 526:	f8 01       	movw	r30, r16
 528:	a0 80       	ld	r10, Z
 52a:	b1 80       	ldd	r11, Z+1	; 0x01
 52c:	36 fe       	sbrs	r3, 6
 52e:	03 c0       	rjmp	.+6      	; 0x536 <__LOCK_REGION_LENGTH__+0x136>
 530:	69 2d       	mov	r22, r9
 532:	70 e0       	ldi	r23, 0x00	; 0
 534:	02 c0       	rjmp	.+4      	; 0x53a <__LOCK_REGION_LENGTH__+0x13a>
 536:	6f ef       	ldi	r22, 0xFF	; 255
 538:	7f ef       	ldi	r23, 0xFF	; 255
 53a:	c5 01       	movw	r24, r10
 53c:	0e 94 c2 03 	call	0x784	; 0x784 <strnlen_P>
 540:	4c 01       	movw	r8, r24
 542:	f3 2d       	mov	r31, r3
 544:	f0 68       	ori	r31, 0x80	; 128
 546:	3f 2e       	mov	r3, r31
 548:	82 01       	movw	r16, r4
 54a:	33 fc       	sbrc	r3, 3
 54c:	1b c0       	rjmp	.+54     	; 0x584 <__LOCK_REGION_LENGTH__+0x184>
 54e:	82 2d       	mov	r24, r2
 550:	90 e0       	ldi	r25, 0x00	; 0
 552:	88 16       	cp	r8, r24
 554:	99 06       	cpc	r9, r25
 556:	b0 f4       	brcc	.+44     	; 0x584 <__LOCK_REGION_LENGTH__+0x184>
 558:	b6 01       	movw	r22, r12
 55a:	80 e2       	ldi	r24, 0x20	; 32
 55c:	90 e0       	ldi	r25, 0x00	; 0
 55e:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 562:	2a 94       	dec	r2
 564:	f4 cf       	rjmp	.-24     	; 0x54e <__LOCK_REGION_LENGTH__+0x14e>
 566:	f5 01       	movw	r30, r10
 568:	37 fc       	sbrc	r3, 7
 56a:	85 91       	lpm	r24, Z+
 56c:	37 fe       	sbrs	r3, 7
 56e:	81 91       	ld	r24, Z+
 570:	5f 01       	movw	r10, r30
 572:	b6 01       	movw	r22, r12
 574:	90 e0       	ldi	r25, 0x00	; 0
 576:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 57a:	21 10       	cpse	r2, r1
 57c:	2a 94       	dec	r2
 57e:	21 e0       	ldi	r18, 0x01	; 1
 580:	82 1a       	sub	r8, r18
 582:	91 08       	sbc	r9, r1
 584:	81 14       	cp	r8, r1
 586:	91 04       	cpc	r9, r1
 588:	71 f7       	brne	.-36     	; 0x566 <__LOCK_REGION_LENGTH__+0x166>
 58a:	e8 c0       	rjmp	.+464    	; 0x75c <__LOCK_REGION_LENGTH__+0x35c>
 58c:	84 36       	cpi	r24, 0x64	; 100
 58e:	11 f0       	breq	.+4      	; 0x594 <__LOCK_REGION_LENGTH__+0x194>
 590:	89 36       	cpi	r24, 0x69	; 105
 592:	41 f5       	brne	.+80     	; 0x5e4 <__LOCK_REGION_LENGTH__+0x1e4>
 594:	f8 01       	movw	r30, r16
 596:	37 fe       	sbrs	r3, 7
 598:	07 c0       	rjmp	.+14     	; 0x5a8 <__LOCK_REGION_LENGTH__+0x1a8>
 59a:	60 81       	ld	r22, Z
 59c:	71 81       	ldd	r23, Z+1	; 0x01
 59e:	82 81       	ldd	r24, Z+2	; 0x02
 5a0:	93 81       	ldd	r25, Z+3	; 0x03
 5a2:	0c 5f       	subi	r16, 0xFC	; 252
 5a4:	1f 4f       	sbci	r17, 0xFF	; 255
 5a6:	08 c0       	rjmp	.+16     	; 0x5b8 <__LOCK_REGION_LENGTH__+0x1b8>
 5a8:	60 81       	ld	r22, Z
 5aa:	71 81       	ldd	r23, Z+1	; 0x01
 5ac:	07 2e       	mov	r0, r23
 5ae:	00 0c       	add	r0, r0
 5b0:	88 0b       	sbc	r24, r24
 5b2:	99 0b       	sbc	r25, r25
 5b4:	0e 5f       	subi	r16, 0xFE	; 254
 5b6:	1f 4f       	sbci	r17, 0xFF	; 255
 5b8:	f3 2d       	mov	r31, r3
 5ba:	ff 76       	andi	r31, 0x6F	; 111
 5bc:	3f 2e       	mov	r3, r31
 5be:	97 ff       	sbrs	r25, 7
 5c0:	09 c0       	rjmp	.+18     	; 0x5d4 <__LOCK_REGION_LENGTH__+0x1d4>
 5c2:	90 95       	com	r25
 5c4:	80 95       	com	r24
 5c6:	70 95       	com	r23
 5c8:	61 95       	neg	r22
 5ca:	7f 4f       	sbci	r23, 0xFF	; 255
 5cc:	8f 4f       	sbci	r24, 0xFF	; 255
 5ce:	9f 4f       	sbci	r25, 0xFF	; 255
 5d0:	f0 68       	ori	r31, 0x80	; 128
 5d2:	3f 2e       	mov	r3, r31
 5d4:	2a e0       	ldi	r18, 0x0A	; 10
 5d6:	30 e0       	ldi	r19, 0x00	; 0
 5d8:	a3 01       	movw	r20, r6
 5da:	0e 94 14 04 	call	0x828	; 0x828 <__ultoa_invert>
 5de:	88 2e       	mov	r8, r24
 5e0:	86 18       	sub	r8, r6
 5e2:	45 c0       	rjmp	.+138    	; 0x66e <__LOCK_REGION_LENGTH__+0x26e>
 5e4:	85 37       	cpi	r24, 0x75	; 117
 5e6:	31 f4       	brne	.+12     	; 0x5f4 <__LOCK_REGION_LENGTH__+0x1f4>
 5e8:	23 2d       	mov	r18, r3
 5ea:	2f 7e       	andi	r18, 0xEF	; 239
 5ec:	b2 2e       	mov	r11, r18
 5ee:	2a e0       	ldi	r18, 0x0A	; 10
 5f0:	30 e0       	ldi	r19, 0x00	; 0
 5f2:	25 c0       	rjmp	.+74     	; 0x63e <__LOCK_REGION_LENGTH__+0x23e>
 5f4:	93 2d       	mov	r25, r3
 5f6:	99 7f       	andi	r25, 0xF9	; 249
 5f8:	b9 2e       	mov	r11, r25
 5fa:	8f 36       	cpi	r24, 0x6F	; 111
 5fc:	c1 f0       	breq	.+48     	; 0x62e <__LOCK_REGION_LENGTH__+0x22e>
 5fe:	18 f4       	brcc	.+6      	; 0x606 <__LOCK_REGION_LENGTH__+0x206>
 600:	88 35       	cpi	r24, 0x58	; 88
 602:	79 f0       	breq	.+30     	; 0x622 <__LOCK_REGION_LENGTH__+0x222>
 604:	b5 c0       	rjmp	.+362    	; 0x770 <__LOCK_REGION_LENGTH__+0x370>
 606:	80 37       	cpi	r24, 0x70	; 112
 608:	19 f0       	breq	.+6      	; 0x610 <__LOCK_REGION_LENGTH__+0x210>
 60a:	88 37       	cpi	r24, 0x78	; 120
 60c:	21 f0       	breq	.+8      	; 0x616 <__LOCK_REGION_LENGTH__+0x216>
 60e:	b0 c0       	rjmp	.+352    	; 0x770 <__LOCK_REGION_LENGTH__+0x370>
 610:	e9 2f       	mov	r30, r25
 612:	e0 61       	ori	r30, 0x10	; 16
 614:	be 2e       	mov	r11, r30
 616:	b4 fe       	sbrs	r11, 4
 618:	0d c0       	rjmp	.+26     	; 0x634 <__LOCK_REGION_LENGTH__+0x234>
 61a:	fb 2d       	mov	r31, r11
 61c:	f4 60       	ori	r31, 0x04	; 4
 61e:	bf 2e       	mov	r11, r31
 620:	09 c0       	rjmp	.+18     	; 0x634 <__LOCK_REGION_LENGTH__+0x234>
 622:	34 fe       	sbrs	r3, 4
 624:	0a c0       	rjmp	.+20     	; 0x63a <__LOCK_REGION_LENGTH__+0x23a>
 626:	29 2f       	mov	r18, r25
 628:	26 60       	ori	r18, 0x06	; 6
 62a:	b2 2e       	mov	r11, r18
 62c:	06 c0       	rjmp	.+12     	; 0x63a <__LOCK_REGION_LENGTH__+0x23a>
 62e:	28 e0       	ldi	r18, 0x08	; 8
 630:	30 e0       	ldi	r19, 0x00	; 0
 632:	05 c0       	rjmp	.+10     	; 0x63e <__LOCK_REGION_LENGTH__+0x23e>
 634:	20 e1       	ldi	r18, 0x10	; 16
 636:	30 e0       	ldi	r19, 0x00	; 0
 638:	02 c0       	rjmp	.+4      	; 0x63e <__LOCK_REGION_LENGTH__+0x23e>
 63a:	20 e1       	ldi	r18, 0x10	; 16
 63c:	32 e0       	ldi	r19, 0x02	; 2
 63e:	f8 01       	movw	r30, r16
 640:	b7 fe       	sbrs	r11, 7
 642:	07 c0       	rjmp	.+14     	; 0x652 <__LOCK_REGION_LENGTH__+0x252>
 644:	60 81       	ld	r22, Z
 646:	71 81       	ldd	r23, Z+1	; 0x01
 648:	82 81       	ldd	r24, Z+2	; 0x02
 64a:	93 81       	ldd	r25, Z+3	; 0x03
 64c:	0c 5f       	subi	r16, 0xFC	; 252
 64e:	1f 4f       	sbci	r17, 0xFF	; 255
 650:	06 c0       	rjmp	.+12     	; 0x65e <__LOCK_REGION_LENGTH__+0x25e>
 652:	60 81       	ld	r22, Z
 654:	71 81       	ldd	r23, Z+1	; 0x01
 656:	80 e0       	ldi	r24, 0x00	; 0
 658:	90 e0       	ldi	r25, 0x00	; 0
 65a:	0e 5f       	subi	r16, 0xFE	; 254
 65c:	1f 4f       	sbci	r17, 0xFF	; 255
 65e:	a3 01       	movw	r20, r6
 660:	0e 94 14 04 	call	0x828	; 0x828 <__ultoa_invert>
 664:	88 2e       	mov	r8, r24
 666:	86 18       	sub	r8, r6
 668:	fb 2d       	mov	r31, r11
 66a:	ff 77       	andi	r31, 0x7F	; 127
 66c:	3f 2e       	mov	r3, r31
 66e:	36 fe       	sbrs	r3, 6
 670:	0d c0       	rjmp	.+26     	; 0x68c <__LOCK_REGION_LENGTH__+0x28c>
 672:	23 2d       	mov	r18, r3
 674:	2e 7f       	andi	r18, 0xFE	; 254
 676:	a2 2e       	mov	r10, r18
 678:	89 14       	cp	r8, r9
 67a:	58 f4       	brcc	.+22     	; 0x692 <__LOCK_REGION_LENGTH__+0x292>
 67c:	34 fe       	sbrs	r3, 4
 67e:	0b c0       	rjmp	.+22     	; 0x696 <__LOCK_REGION_LENGTH__+0x296>
 680:	32 fc       	sbrc	r3, 2
 682:	09 c0       	rjmp	.+18     	; 0x696 <__LOCK_REGION_LENGTH__+0x296>
 684:	83 2d       	mov	r24, r3
 686:	8e 7e       	andi	r24, 0xEE	; 238
 688:	a8 2e       	mov	r10, r24
 68a:	05 c0       	rjmp	.+10     	; 0x696 <__LOCK_REGION_LENGTH__+0x296>
 68c:	b8 2c       	mov	r11, r8
 68e:	a3 2c       	mov	r10, r3
 690:	03 c0       	rjmp	.+6      	; 0x698 <__LOCK_REGION_LENGTH__+0x298>
 692:	b8 2c       	mov	r11, r8
 694:	01 c0       	rjmp	.+2      	; 0x698 <__LOCK_REGION_LENGTH__+0x298>
 696:	b9 2c       	mov	r11, r9
 698:	a4 fe       	sbrs	r10, 4
 69a:	0f c0       	rjmp	.+30     	; 0x6ba <__LOCK_REGION_LENGTH__+0x2ba>
 69c:	fe 01       	movw	r30, r28
 69e:	e8 0d       	add	r30, r8
 6a0:	f1 1d       	adc	r31, r1
 6a2:	80 81       	ld	r24, Z
 6a4:	80 33       	cpi	r24, 0x30	; 48
 6a6:	21 f4       	brne	.+8      	; 0x6b0 <__LOCK_REGION_LENGTH__+0x2b0>
 6a8:	9a 2d       	mov	r25, r10
 6aa:	99 7e       	andi	r25, 0xE9	; 233
 6ac:	a9 2e       	mov	r10, r25
 6ae:	09 c0       	rjmp	.+18     	; 0x6c2 <__LOCK_REGION_LENGTH__+0x2c2>
 6b0:	a2 fe       	sbrs	r10, 2
 6b2:	06 c0       	rjmp	.+12     	; 0x6c0 <__LOCK_REGION_LENGTH__+0x2c0>
 6b4:	b3 94       	inc	r11
 6b6:	b3 94       	inc	r11
 6b8:	04 c0       	rjmp	.+8      	; 0x6c2 <__LOCK_REGION_LENGTH__+0x2c2>
 6ba:	8a 2d       	mov	r24, r10
 6bc:	86 78       	andi	r24, 0x86	; 134
 6be:	09 f0       	breq	.+2      	; 0x6c2 <__LOCK_REGION_LENGTH__+0x2c2>
 6c0:	b3 94       	inc	r11
 6c2:	a3 fc       	sbrc	r10, 3
 6c4:	11 c0       	rjmp	.+34     	; 0x6e8 <__LOCK_REGION_LENGTH__+0x2e8>
 6c6:	a0 fe       	sbrs	r10, 0
 6c8:	06 c0       	rjmp	.+12     	; 0x6d6 <__LOCK_REGION_LENGTH__+0x2d6>
 6ca:	b2 14       	cp	r11, r2
 6cc:	88 f4       	brcc	.+34     	; 0x6f0 <__LOCK_REGION_LENGTH__+0x2f0>
 6ce:	28 0c       	add	r2, r8
 6d0:	92 2c       	mov	r9, r2
 6d2:	9b 18       	sub	r9, r11
 6d4:	0e c0       	rjmp	.+28     	; 0x6f2 <__LOCK_REGION_LENGTH__+0x2f2>
 6d6:	b2 14       	cp	r11, r2
 6d8:	60 f4       	brcc	.+24     	; 0x6f2 <__LOCK_REGION_LENGTH__+0x2f2>
 6da:	b6 01       	movw	r22, r12
 6dc:	80 e2       	ldi	r24, 0x20	; 32
 6de:	90 e0       	ldi	r25, 0x00	; 0
 6e0:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 6e4:	b3 94       	inc	r11
 6e6:	f7 cf       	rjmp	.-18     	; 0x6d6 <__LOCK_REGION_LENGTH__+0x2d6>
 6e8:	b2 14       	cp	r11, r2
 6ea:	18 f4       	brcc	.+6      	; 0x6f2 <__LOCK_REGION_LENGTH__+0x2f2>
 6ec:	2b 18       	sub	r2, r11
 6ee:	02 c0       	rjmp	.+4      	; 0x6f4 <__LOCK_REGION_LENGTH__+0x2f4>
 6f0:	98 2c       	mov	r9, r8
 6f2:	21 2c       	mov	r2, r1
 6f4:	a4 fe       	sbrs	r10, 4
 6f6:	10 c0       	rjmp	.+32     	; 0x718 <__LOCK_REGION_LENGTH__+0x318>
 6f8:	b6 01       	movw	r22, r12
 6fa:	80 e3       	ldi	r24, 0x30	; 48
 6fc:	90 e0       	ldi	r25, 0x00	; 0
 6fe:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 702:	a2 fe       	sbrs	r10, 2
 704:	17 c0       	rjmp	.+46     	; 0x734 <__LOCK_REGION_LENGTH__+0x334>
 706:	a1 fc       	sbrc	r10, 1
 708:	03 c0       	rjmp	.+6      	; 0x710 <__LOCK_REGION_LENGTH__+0x310>
 70a:	88 e7       	ldi	r24, 0x78	; 120
 70c:	90 e0       	ldi	r25, 0x00	; 0
 70e:	02 c0       	rjmp	.+4      	; 0x714 <__LOCK_REGION_LENGTH__+0x314>
 710:	88 e5       	ldi	r24, 0x58	; 88
 712:	90 e0       	ldi	r25, 0x00	; 0
 714:	b6 01       	movw	r22, r12
 716:	0c c0       	rjmp	.+24     	; 0x730 <__LOCK_REGION_LENGTH__+0x330>
 718:	8a 2d       	mov	r24, r10
 71a:	86 78       	andi	r24, 0x86	; 134
 71c:	59 f0       	breq	.+22     	; 0x734 <__LOCK_REGION_LENGTH__+0x334>
 71e:	a1 fe       	sbrs	r10, 1
 720:	02 c0       	rjmp	.+4      	; 0x726 <__LOCK_REGION_LENGTH__+0x326>
 722:	8b e2       	ldi	r24, 0x2B	; 43
 724:	01 c0       	rjmp	.+2      	; 0x728 <__LOCK_REGION_LENGTH__+0x328>
 726:	80 e2       	ldi	r24, 0x20	; 32
 728:	a7 fc       	sbrc	r10, 7
 72a:	8d e2       	ldi	r24, 0x2D	; 45
 72c:	b6 01       	movw	r22, r12
 72e:	90 e0       	ldi	r25, 0x00	; 0
 730:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 734:	89 14       	cp	r8, r9
 736:	38 f4       	brcc	.+14     	; 0x746 <__LOCK_REGION_LENGTH__+0x346>
 738:	b6 01       	movw	r22, r12
 73a:	80 e3       	ldi	r24, 0x30	; 48
 73c:	90 e0       	ldi	r25, 0x00	; 0
 73e:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 742:	9a 94       	dec	r9
 744:	f7 cf       	rjmp	.-18     	; 0x734 <__LOCK_REGION_LENGTH__+0x334>
 746:	8a 94       	dec	r8
 748:	f3 01       	movw	r30, r6
 74a:	e8 0d       	add	r30, r8
 74c:	f1 1d       	adc	r31, r1
 74e:	80 81       	ld	r24, Z
 750:	b6 01       	movw	r22, r12
 752:	90 e0       	ldi	r25, 0x00	; 0
 754:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 758:	81 10       	cpse	r8, r1
 75a:	f5 cf       	rjmp	.-22     	; 0x746 <__LOCK_REGION_LENGTH__+0x346>
 75c:	22 20       	and	r2, r2
 75e:	09 f4       	brne	.+2      	; 0x762 <__LOCK_REGION_LENGTH__+0x362>
 760:	42 ce       	rjmp	.-892    	; 0x3e6 <vfprintf+0x24>
 762:	b6 01       	movw	r22, r12
 764:	80 e2       	ldi	r24, 0x20	; 32
 766:	90 e0       	ldi	r25, 0x00	; 0
 768:	0e 94 d8 03 	call	0x7b0	; 0x7b0 <fputc>
 76c:	2a 94       	dec	r2
 76e:	f6 cf       	rjmp	.-20     	; 0x75c <__LOCK_REGION_LENGTH__+0x35c>
 770:	f6 01       	movw	r30, r12
 772:	86 81       	ldd	r24, Z+6	; 0x06
 774:	97 81       	ldd	r25, Z+7	; 0x07
 776:	02 c0       	rjmp	.+4      	; 0x77c <__LOCK_REGION_LENGTH__+0x37c>
 778:	8f ef       	ldi	r24, 0xFF	; 255
 77a:	9f ef       	ldi	r25, 0xFF	; 255
 77c:	2b 96       	adiw	r28, 0x0b	; 11
 77e:	e2 e1       	ldi	r30, 0x12	; 18
 780:	0c 94 8b 04 	jmp	0x916	; 0x916 <__epilogue_restores__>

00000784 <strnlen_P>:
 784:	fc 01       	movw	r30, r24
 786:	05 90       	lpm	r0, Z+
 788:	61 50       	subi	r22, 0x01	; 1
 78a:	70 40       	sbci	r23, 0x00	; 0
 78c:	01 10       	cpse	r0, r1
 78e:	d8 f7       	brcc	.-10     	; 0x786 <strnlen_P+0x2>
 790:	80 95       	com	r24
 792:	90 95       	com	r25
 794:	8e 0f       	add	r24, r30
 796:	9f 1f       	adc	r25, r31
 798:	08 95       	ret

0000079a <strnlen>:
 79a:	fc 01       	movw	r30, r24
 79c:	61 50       	subi	r22, 0x01	; 1
 79e:	70 40       	sbci	r23, 0x00	; 0
 7a0:	01 90       	ld	r0, Z+
 7a2:	01 10       	cpse	r0, r1
 7a4:	d8 f7       	brcc	.-10     	; 0x79c <strnlen+0x2>
 7a6:	80 95       	com	r24
 7a8:	90 95       	com	r25
 7aa:	8e 0f       	add	r24, r30
 7ac:	9f 1f       	adc	r25, r31
 7ae:	08 95       	ret

000007b0 <fputc>:
 7b0:	0f 93       	push	r16
 7b2:	1f 93       	push	r17
 7b4:	cf 93       	push	r28
 7b6:	df 93       	push	r29
 7b8:	fb 01       	movw	r30, r22
 7ba:	23 81       	ldd	r18, Z+3	; 0x03
 7bc:	21 fd       	sbrc	r18, 1
 7be:	03 c0       	rjmp	.+6      	; 0x7c6 <fputc+0x16>
 7c0:	8f ef       	ldi	r24, 0xFF	; 255
 7c2:	9f ef       	ldi	r25, 0xFF	; 255
 7c4:	2c c0       	rjmp	.+88     	; 0x81e <fputc+0x6e>
 7c6:	22 ff       	sbrs	r18, 2
 7c8:	16 c0       	rjmp	.+44     	; 0x7f6 <fputc+0x46>
 7ca:	46 81       	ldd	r20, Z+6	; 0x06
 7cc:	57 81       	ldd	r21, Z+7	; 0x07
 7ce:	24 81       	ldd	r18, Z+4	; 0x04
 7d0:	35 81       	ldd	r19, Z+5	; 0x05
 7d2:	42 17       	cp	r20, r18
 7d4:	53 07       	cpc	r21, r19
 7d6:	44 f4       	brge	.+16     	; 0x7e8 <fputc+0x38>
 7d8:	a0 81       	ld	r26, Z
 7da:	b1 81       	ldd	r27, Z+1	; 0x01
 7dc:	9d 01       	movw	r18, r26
 7de:	2f 5f       	subi	r18, 0xFF	; 255
 7e0:	3f 4f       	sbci	r19, 0xFF	; 255
 7e2:	20 83       	st	Z, r18
 7e4:	31 83       	std	Z+1, r19	; 0x01
 7e6:	8c 93       	st	X, r24
 7e8:	26 81       	ldd	r18, Z+6	; 0x06
 7ea:	37 81       	ldd	r19, Z+7	; 0x07
 7ec:	2f 5f       	subi	r18, 0xFF	; 255
 7ee:	3f 4f       	sbci	r19, 0xFF	; 255
 7f0:	26 83       	std	Z+6, r18	; 0x06
 7f2:	37 83       	std	Z+7, r19	; 0x07
 7f4:	14 c0       	rjmp	.+40     	; 0x81e <fputc+0x6e>
 7f6:	8b 01       	movw	r16, r22
 7f8:	ec 01       	movw	r28, r24
 7fa:	fb 01       	movw	r30, r22
 7fc:	00 84       	ldd	r0, Z+8	; 0x08
 7fe:	f1 85       	ldd	r31, Z+9	; 0x09
 800:	e0 2d       	mov	r30, r0
 802:	09 95       	icall
 804:	89 2b       	or	r24, r25
 806:	e1 f6       	brne	.-72     	; 0x7c0 <fputc+0x10>
 808:	d8 01       	movw	r26, r16
 80a:	16 96       	adiw	r26, 0x06	; 6
 80c:	8d 91       	ld	r24, X+
 80e:	9c 91       	ld	r25, X
 810:	17 97       	sbiw	r26, 0x07	; 7
 812:	01 96       	adiw	r24, 0x01	; 1
 814:	16 96       	adiw	r26, 0x06	; 6
 816:	8d 93       	st	X+, r24
 818:	9c 93       	st	X, r25
 81a:	17 97       	sbiw	r26, 0x07	; 7
 81c:	ce 01       	movw	r24, r28
 81e:	df 91       	pop	r29
 820:	cf 91       	pop	r28
 822:	1f 91       	pop	r17
 824:	0f 91       	pop	r16
 826:	08 95       	ret

00000828 <__ultoa_invert>:
 828:	fa 01       	movw	r30, r20
 82a:	aa 27       	eor	r26, r26
 82c:	28 30       	cpi	r18, 0x08	; 8
 82e:	51 f1       	breq	.+84     	; 0x884 <__ultoa_invert+0x5c>
 830:	20 31       	cpi	r18, 0x10	; 16
 832:	81 f1       	breq	.+96     	; 0x894 <__ultoa_invert+0x6c>
 834:	e8 94       	clt
 836:	6f 93       	push	r22
 838:	6e 7f       	andi	r22, 0xFE	; 254
 83a:	6e 5f       	subi	r22, 0xFE	; 254
 83c:	7f 4f       	sbci	r23, 0xFF	; 255
 83e:	8f 4f       	sbci	r24, 0xFF	; 255
 840:	9f 4f       	sbci	r25, 0xFF	; 255
 842:	af 4f       	sbci	r26, 0xFF	; 255
 844:	b1 e0       	ldi	r27, 0x01	; 1
 846:	3e d0       	rcall	.+124    	; 0x8c4 <__ultoa_invert+0x9c>
 848:	b4 e0       	ldi	r27, 0x04	; 4
 84a:	3c d0       	rcall	.+120    	; 0x8c4 <__ultoa_invert+0x9c>
 84c:	67 0f       	add	r22, r23
 84e:	78 1f       	adc	r23, r24
 850:	89 1f       	adc	r24, r25
 852:	9a 1f       	adc	r25, r26
 854:	a1 1d       	adc	r26, r1
 856:	68 0f       	add	r22, r24
 858:	79 1f       	adc	r23, r25
 85a:	8a 1f       	adc	r24, r26
 85c:	91 1d       	adc	r25, r1
 85e:	a1 1d       	adc	r26, r1
 860:	6a 0f       	add	r22, r26
 862:	71 1d       	adc	r23, r1
 864:	81 1d       	adc	r24, r1
 866:	91 1d       	adc	r25, r1
 868:	a1 1d       	adc	r26, r1
 86a:	20 d0       	rcall	.+64     	; 0x8ac <__ultoa_invert+0x84>
 86c:	09 f4       	brne	.+2      	; 0x870 <__ultoa_invert+0x48>
 86e:	68 94       	set
 870:	3f 91       	pop	r19
 872:	2a e0       	ldi	r18, 0x0A	; 10
 874:	26 9f       	mul	r18, r22
 876:	11 24       	eor	r1, r1
 878:	30 19       	sub	r19, r0
 87a:	30 5d       	subi	r19, 0xD0	; 208
 87c:	31 93       	st	Z+, r19
 87e:	de f6       	brtc	.-74     	; 0x836 <__ultoa_invert+0xe>
 880:	cf 01       	movw	r24, r30
 882:	08 95       	ret
 884:	46 2f       	mov	r20, r22
 886:	47 70       	andi	r20, 0x07	; 7
 888:	40 5d       	subi	r20, 0xD0	; 208
 88a:	41 93       	st	Z+, r20
 88c:	b3 e0       	ldi	r27, 0x03	; 3
 88e:	0f d0       	rcall	.+30     	; 0x8ae <__ultoa_invert+0x86>
 890:	c9 f7       	brne	.-14     	; 0x884 <__ultoa_invert+0x5c>
 892:	f6 cf       	rjmp	.-20     	; 0x880 <__ultoa_invert+0x58>
 894:	46 2f       	mov	r20, r22
 896:	4f 70       	andi	r20, 0x0F	; 15
 898:	40 5d       	subi	r20, 0xD0	; 208
 89a:	4a 33       	cpi	r20, 0x3A	; 58
 89c:	18 f0       	brcs	.+6      	; 0x8a4 <__ultoa_invert+0x7c>
 89e:	49 5d       	subi	r20, 0xD9	; 217
 8a0:	31 fd       	sbrc	r19, 1
 8a2:	40 52       	subi	r20, 0x20	; 32
 8a4:	41 93       	st	Z+, r20
 8a6:	02 d0       	rcall	.+4      	; 0x8ac <__ultoa_invert+0x84>
 8a8:	a9 f7       	brne	.-22     	; 0x894 <__ultoa_invert+0x6c>
 8aa:	ea cf       	rjmp	.-44     	; 0x880 <__ultoa_invert+0x58>
 8ac:	b4 e0       	ldi	r27, 0x04	; 4
 8ae:	a6 95       	lsr	r26
 8b0:	97 95       	ror	r25
 8b2:	87 95       	ror	r24
 8b4:	77 95       	ror	r23
 8b6:	67 95       	ror	r22
 8b8:	ba 95       	dec	r27
 8ba:	c9 f7       	brne	.-14     	; 0x8ae <__ultoa_invert+0x86>
 8bc:	00 97       	sbiw	r24, 0x00	; 0
 8be:	61 05       	cpc	r22, r1
 8c0:	71 05       	cpc	r23, r1
 8c2:	08 95       	ret
 8c4:	9b 01       	movw	r18, r22
 8c6:	ac 01       	movw	r20, r24
 8c8:	0a 2e       	mov	r0, r26
 8ca:	06 94       	lsr	r0
 8cc:	57 95       	ror	r21
 8ce:	47 95       	ror	r20
 8d0:	37 95       	ror	r19
 8d2:	27 95       	ror	r18
 8d4:	ba 95       	dec	r27
 8d6:	c9 f7       	brne	.-14     	; 0x8ca <__ultoa_invert+0xa2>
 8d8:	62 0f       	add	r22, r18
 8da:	73 1f       	adc	r23, r19
 8dc:	84 1f       	adc	r24, r20
 8de:	95 1f       	adc	r25, r21
 8e0:	a0 1d       	adc	r26, r0
 8e2:	08 95       	ret

000008e4 <__prologue_saves__>:
 8e4:	2f 92       	push	r2
 8e6:	3f 92       	push	r3
 8e8:	4f 92       	push	r4
 8ea:	5f 92       	push	r5
 8ec:	6f 92       	push	r6
 8ee:	7f 92       	push	r7
 8f0:	8f 92       	push	r8
 8f2:	9f 92       	push	r9
 8f4:	af 92       	push	r10
 8f6:	bf 92       	push	r11
 8f8:	cf 92       	push	r12
 8fa:	df 92       	push	r13
 8fc:	ef 92       	push	r14
 8fe:	ff 92       	push	r15
 900:	0f 93       	push	r16
 902:	1f 93       	push	r17
 904:	cf 93       	push	r28
 906:	df 93       	push	r29
 908:	cd b7       	in	r28, 0x3d	; 61
 90a:	de b7       	in	r29, 0x3e	; 62
 90c:	ca 1b       	sub	r28, r26
 90e:	db 0b       	sbc	r29, r27
 910:	cd bf       	out	0x3d, r28	; 61
 912:	de bf       	out	0x3e, r29	; 62
 914:	09 94       	ijmp

00000916 <__epilogue_restores__>:
 916:	2a 88       	ldd	r2, Y+18	; 0x12
 918:	39 88       	ldd	r3, Y+17	; 0x11
 91a:	48 88       	ldd	r4, Y+16	; 0x10
 91c:	5f 84       	ldd	r5, Y+15	; 0x0f
 91e:	6e 84       	ldd	r6, Y+14	; 0x0e
 920:	7d 84       	ldd	r7, Y+13	; 0x0d
 922:	8c 84       	ldd	r8, Y+12	; 0x0c
 924:	9b 84       	ldd	r9, Y+11	; 0x0b
 926:	aa 84       	ldd	r10, Y+10	; 0x0a
 928:	b9 84       	ldd	r11, Y+9	; 0x09
 92a:	c8 84       	ldd	r12, Y+8	; 0x08
 92c:	df 80       	ldd	r13, Y+7	; 0x07
 92e:	ee 80       	ldd	r14, Y+6	; 0x06
 930:	fd 80       	ldd	r15, Y+5	; 0x05
 932:	0c 81       	ldd	r16, Y+4	; 0x04
 934:	1b 81       	ldd	r17, Y+3	; 0x03
 936:	aa 81       	ldd	r26, Y+2	; 0x02
 938:	b9 81       	ldd	r27, Y+1	; 0x01
 93a:	ce 0f       	add	r28, r30
 93c:	d1 1d       	adc	r29, r1
 93e:	cd bf       	out	0x3d, r28	; 61
 940:	de bf       	out	0x3e, r29	; 62
 942:	ed 01       	movw	r28, r26
 944:	08 95       	ret

00000946 <_exit>:
 946:	f8 94       	cli

00000948 <__stop_program>:
 948:	ff cf       	rjmp	.-2      	; 0x948 <__stop_program>
