One or more CPUs, device controllers connect through common bus providing access to shared memory 
<P><SPAN class=extract>&nbsp; 
<P>&#19968;&#20010;&#25110;&#22810;&#20010; CPU &#20197;&#21450;&#35774;&#22791;&#25511;&#21046;&#22120;&#65292;&#26159;&#36890;&#36807;&#20160;&#20040;&#19996;&#35199;&#35775;&#38382;&#20849;&#20139;&#20869;&#23384;&#30340;&#65311;&#20849;&#29992;&#24635;&#32447;&#65288;common bus&#65289;</P></SPAN>