n work BaseDesign verilog;
av .compile_point_summary_status "Mapped";
av .compile_point_summary_reason "No database";
av .compile_point_update_model 0;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 22.0938;
av .compile_point_starttime_stamp "Thu May 25 13:14:40 2023";
av .compile_point_endtime_stamp "Thu May 25 13:15:02 2023";
av .compile_point_realtime_used 22.327;
