{{noteTA|G1=IT}}
{{Infobox information appliance
 | name         = DDR2 SDRAM
 | type         = [[SDRAM|SDRAM]]
 | image      = Swissbit 2GB PC2-5300U-555.jpg
 | developer  = [[Samsung|Samsung]]<br>[[JEDEC|JEDEC]]
 | release date = {{Start date|2003}}
 | predecessor  = [[DDR_SDRAM|DDR SDRAM]]
 | successor = [[DDR3_SDRAM|DDR3 SDRAM]]
}}
{{about|DDR2 SDRAM記憶體|第2代行動型DDR記憶體|Mobile DDR#LPDDR2}}
{{記憶體類型}}
[[File:RAM_1GB_with_cooler.jpg|thumbnail]]
'''第二代双倍数据率同步動態隨機存取記憶體'''（{{lang-en|'''Double-Data-Rate Two Synchronous Dynamic Random Access Memory'''}}，一般稱為'''DDR2 SDRAM'''），是一種[[電腦記憶體|電腦記憶體]]規格。它屬於[[SDRAM|SDRAM]]家族的記憶體產品，提供相較於[[DDR_SDRAM|DDR SDRAM]]更高的運行效能與更低的電壓，是DDR SDRAM（双倍数据率同步動態隨機存取記憶體）的後繼者。

JEDEC设立DDR存储器的速度規範，分为两个部分：按内存芯片分类和按内存模块分类。

==概述==
像所有的[[SDRAM|SDRAM]]实现方法一样，DDR2 SDRAM有一个同步接口，在响应控制输入前会等待一个[[时钟信号|时钟信号]]，这样就能和计算机的[[系统总线|系统总线]]同步。像之前的DDR，DDR2 I/O 缓冲器在时钟信号的[[上升沿|上升沿]]和[[下降沿|下降沿]]都传输数据（一种叫做[[Double_data_rate|"double pumping"]]的技术）。DDR和DDR2的关键区别是：DDR2内存单元的核心频率是等效频率的1/4（而不是1/2）。这需要一个4-bit-deep的预取队列，在不改变内存单元本身的情况下，DDR2能有效地达到DDR数据传输速度的两倍。

DDR2的等效频率由于电气接口的改进（包括[[on-die_termination|on-die termination]], [[prefetch_buffer|prefetch buffer]]s 和 off-chip drivers）而大增。然而，[[memory_latency|CAS等待时间]]却增长。DDR2预读取是4位，而DDR预读取是2位，[[DDR3_SDRAM|DDR3]]预读取是8位。DDR SDRAM一般是2到3个总线周期的读取等待时间，而DDR2一般是4到6个总线周期的读取等待时间。

另外，增加的带宽需要更高的总线速度，需要用[[Ball_grid_array|BGA]]封装以维持信号的完整，相比于先前采用[[TSSOP|TSSOP]]封装技术生产的[[DDR_SDRAM|DDR SDRAM]]和[[SDR_SDRAM|SDR SDRAM]]更昂贵且更困难，導致成本上升。

节能得以实现主要是由于生产过程中的製程工藝進步使晶片縮小，可以使用更低的工作电压（从DDR的2.5V到DDR2的1.8V）。在只需要低傳輸率的應用時，DDR2相比DDR可以用更低的頻率就可以達到所需傳輸率，也可以降低功耗。

根据JEDEC<ref>[http://www.jedec.org/download/search/JESD208.pdf JEDEC JESD 208] {{Wayback|url=http://www.jedec.org/download/search/JESD208.pdf |date=20081031082145 }} (section 5, tables 15 and 16)</ref>建议的最高电压是1.9V，并且建议需要内存稳定使用的环境绝不能超过此值（例如服务器或其他任务关键设备）。此外，JEDEC规定内存模块必须在受到永久损害前承受2.3V的电压（虽然它们可能正常工作时并不在此电压）。

== 规范标准 ==
=== 芯片和模块 ===
{|class="wikitable"
|style="background:#ffdead; font-weight:bold;"|標準名稱 
|style="background:#ffdead; font-weight:bold;"|I/O 匯流排時脈<br/><small>([[MHz|MHz]])</small>
|style="background:#ffdead; font-weight:bold;"|週期<br/><small>([[納秒|ns]])</small>
|style="background:#ffdead; font-weight:bold;"|記憶體時脈<br/><small>([[MHz|MHz]])</small>
|style="background:#ffdead; font-weight:bold;"|數據速率<br/><small>(MT/s)</small>
|style="background:#ffdead; font-weight:bold;"|傳輸方式
|style="background:#99ff99; font-weight:bold;"|模組名稱
|style="background:#99ff99; font-weight:bold;"|位元寬<br/><small>([[位元|位元]])</small>
|style="background:#99ff99; font-weight:bold;"|極限傳輸率<br/><small>([[GB|GB]]/s)</small>
|-
|| DDR2-400  || 200 || 10   || 100  ||  400  || 並列傳輸 || PC2-3200   || 64  || 3.2
|-
|| DDR2-533 || 266  || 7.5  || 133  || 533  || 並列傳輸 || PC2-4200<br />PC2-4300   || 64  || 4.3
|-
|| DDR2-667 || 333  || 6  || 166  || 667  || 並列傳輸 || PC2-5300<br />PC2-5400  || 64 || 5.3
|-
|| DDR2-800 || 400  || 5  || 200 || 800  || 並列傳輸 || PC2-6400  || 64 || 6.4
|-
|| DDR2-1066 || 533  || 3.75  || 266  || 1066  || 並列傳輸 || PC2-8500<br />PC2-8600  || 64 || 8.5
|-
|}

市售的DDR2-SDRAM已能達到DDR2-1200，但必須在高電壓下運作，以維持其穩定性。

==历史==
2003年第二季，推出两种频率的DDR2内存：内部时钟频率分别为200MHz（PC2-3200）和266MHZ（PC2-4200）。它们在延迟方面的表现不如DDR内存，使得总访问时间更长。同時，DDR的时钟频率已經可以超過200MHz（400MT/s），DDR2在此時並沒有優勢。更高性能的DDR芯片虽存在，但是[[JEDEC|JEDEC]]表示不会将其标准化。

2004年底由于模块可以到达更低的延迟，DDR2相比DDR变得具有竞争力。<ref>{{cite web |url=http://www.xbitlabs.com/articles/memory/display/ddr2-ddr.html |title=DDR2 vs. DDR: Revenge gained |author=Ilya Gavrichenkov |publisher=X-bit Laboratories |deadurl=yes |archiveurl=https://web.archive.org/web/20061121045622/http://www.xbitlabs.com/articles/memory/display/ddr2-ddr.html |archivedate=2006-11-21 |accessdate=2011-04-13 }}</ref>

==向后兼容==
[[Image:Desktop_DDR_Memory_Comparison.svg|thumb]]

DDR2 DIMMs没有被设计成与DDR DIMMs向后兼容。DDR2 DIMMs的凹口位置与DDR DIMMs不同，用于台式机的内存针脚数DDR2有240针，高于DDR的184针。用于笔记本电脑的DDR和DDR2皆為200针，但是DDR凹口的位置与DDR2有微小的不同。

高性能的DDR2 DIMMs与低性能的DDR2 DIMMs是兼容的但是混用高性能的内存只能以低性能内存的频率工作。在系统中，更高性能的总线与低性能的DDR2内存结合，则最终性能由低性能的内存决定；然而在许多系统中这种性能损失可以通过设置内存计时以致更低的延时来减缓。

==DDR2L==
低電壓、低功率規格，通常用於筆記型電腦上。以acer、asus電腦為例，使用[[南亞科技|南亞科技]]的模組，少數高階機種使用[[威剛科技|威剛科技]]的模組。
[[File:南亞科ddr2l.jpg|thumb]]

==参考资料==
{{reflist}}

==延伸阅读==
*[http://www.jedec.org/download/search/JESD79-2F.pdf JEDEC standard: DDR2 SDRAM Specification]{{Wayback|url=http://www.jedec.org/download/search/JESD79-2F.pdf |date=20190924223014 }} (JESD79-2F, November 2009)
*[http://www.jedec.org/download/search/JESD208.pdf JEDEC standard: DDR2-1066]{{Wayback|url=http://www.jedec.org/download/search/JESD208.pdf |date=20081031082145 }}
* {{cite web
|url=http://www.jedec.org/download/search/4_20_13R18.pdf
|title=JEDEC Standard No. 21C: 4.20.13 240-Pin PC2-5300/PC2-6400 DDR2 SDRAM Unbuffered DIMM Design Specification
|date=2008-10
|publisher=[[JEDEC|JEDEC]] Solid State Technology Association
|accessdate=2008-12-26
|format=PDF
|archive-date=2019-09-24
|archive-url=https://web.archive.org/web/20190924223016/http://www.jedec.org/download/search/4_20_13R18.pdf
|dead-url=no
}}
* {{cite web
|url=http://www.eetasia.com/ARTICLES/2006OCT/PDF/EEOL_2006OCT16_INTD_STOR_TA.pdf
|title=DDR2 SDRAM interfaces for next-gen systems
|author=Razak Mohammed Ali
|publisher=Electronic Engineering Times
|format=PDF
|deadurl=yes
|archiveurl=https://web.archive.org/web/20070926215646/http://www.eetasia.com/ARTICLES/2006OCT/PDF/EEOL_2006OCT16_INTD_STOR_TA.pdf
|archivedate=2007-09-26
|accessdate=2011-04-12
}}

== 外部連結 ==
* [http://www.jedec.org JEDEC website]{{Wayback|url=http://www.jedec.org/ |date=20110415104749 }}
* [https://web.archive.org/web/20090106043029/http://www.lostcircuits.com/mambo/index.php?option=com_content&task=view&id=35&Itemid=60 Overview of DDR-II technology] 
* [https://web.archive.org/web/20061110225531/http://www.xbitlabs.com/articles/memory/display/qbm.html QBM的介紹]{{en}}

== 參見 ==
* [[SDR_SDRAM|SDR SDRAM]]
* [[DDR_SDRAM|DDR SDRAM]]
* [[DDR3_SDRAM|DDR3 SDRAM]]
* [[RDRAM|RDRAM]]
* [[雙通道|雙通道]]
* [[FB-DIMM|FB-DIMM]]

{{DRAM}}

[[Category:已被淘汰的電腦硬體|Category:已被淘汰的電腦硬體]]

[[de:DDR-SDRAM#DDR2-SDRAM|de:DDR-SDRAM#DDR2-SDRAM]]
[[fi:DRAM#DDR2_SDRAM|fi:DRAM#DDR2 SDRAM]]
[[Category:SDRAM|Category:SDRAM]]