
////////////////////////////////////////////////////////////////////////////////////////
                                       CELLO V2.1                                       
              temp_34f66ec566d444f2bbe34683ddf5e902 + Eco1C1G1T1.UCF.json               
////////////////////////////////////////////////////////////////////////////////////////

new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_34f66ec566d444f2bbe34683ddf5e902
verilog: temp_34f66ec566d444f2bbe34683ddf5e902.v
v_loc: /home/lexo/Desktop/Practica/App/library/verilogs/temp_34f66ec566d444f2bbe34683ddf5e902.v
new_in: /home/lexo/Desktop/Practica/App/library/verilogs
new_out: /home/lexo/Desktop/Practica/App/temp_outputs/temp_34f66ec566d444f2bbe34683ddf5e902



////////////////////////////////////////////////////////////////////////////////////////
                                 End of Logic Synthesis                                 
////////////////////////////////////////////////////////////////////////////////////////

Cello object deleted...

Archivo Verilog temporal eliminado: temp_34f66ec566d444f2bbe34683ddf5e902.v
Archivo Verilog temporal creado: temp_3dd15b3dc329450a8385534fca373fb0.v
