Timing Analyzer report for top
Wed Nov 08 11:54:06 2023
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top                                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.89        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  40.0%      ;
;     Processor 3            ;  29.0%      ;
;     Processor 4            ;  20.4%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 62.83 MHz ; 62.83 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -14.915 ; -30546.040        ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.358 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -2580.000                        ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                           ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -14.915 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.259      ; 16.169     ;
; -14.869 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.259      ; 16.123     ;
; -14.816 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.259      ; 16.070     ;
; -14.773 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.999     ;
; -14.736 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.294      ; 16.025     ;
; -14.727 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.953     ;
; -14.705 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.603     ;
; -14.674 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.900     ;
; -14.667 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.921     ;
; -14.659 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.557     ;
; -14.652 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.881     ;
; -14.627 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.884     ;
; -14.624 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.852     ;
; -14.609 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.835     ;
; -14.606 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.504     ;
; -14.606 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.835     ;
; -14.594 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.851     ;
; -14.594 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.855     ;
; -14.586 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.812     ;
; -14.581 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.838     ;
; -14.578 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.806     ;
; -14.563 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.789     ;
; -14.562 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.816     ;
; -14.557 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.489     ;
; -14.553 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.782     ;
; -14.548 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.805     ;
; -14.540 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.766     ;
; -14.532 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.760     ;
; -14.528 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.785     ;
; -14.526 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.062     ; 15.459     ;
; -14.525 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.751     ;
; -14.525 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.753     ;
; -14.516 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.770     ;
; -14.511 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.443     ;
; -14.510 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.736     ;
; -14.503 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.230      ; 15.728     ;
; -14.502 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.759     ;
; -14.495 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.752     ;
; -14.491 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.066     ; 15.420     ;
; -14.487 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.713     ;
; -14.486 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.714     ;
; -14.474 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.258      ; 15.727     ;
; -14.473 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.269      ; 15.737     ;
; -14.463 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.717     ;
; -14.462 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 15.391     ;
; -14.458 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.390     ;
; -14.457 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.097     ; 15.355     ;
; -14.457 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.230      ; 15.682     ;
; -14.456 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.713     ;
; -14.448 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.297      ; 15.740     ;
; -14.445 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.066     ; 15.374     ;
; -14.445 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.268      ; 15.708     ;
; -14.433 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.661     ;
; -14.431 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.229      ; 15.655     ;
; -14.430 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.691     ;
; -14.428 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.258      ; 15.681     ;
; -14.416 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 15.345     ;
; -14.415 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.297      ; 15.707     ;
; -14.409 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~378 ; clk          ; clk         ; 1.000        ; 0.254      ; 15.658     ;
; -14.407 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.266      ; 15.668     ;
; -14.404 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.234      ; 15.633     ;
; -14.404 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.234      ; 15.633     ;
; -14.404 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.230      ; 15.629     ;
; -14.403 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.660     ;
; -14.399 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.257      ; 15.651     ;
; -14.392 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.066     ; 15.321     ;
; -14.389 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.254      ; 15.638     ;
; -14.385 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.229      ; 15.609     ;
; -14.383 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.294      ; 15.672     ;
; -14.379 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.282      ; 15.656     ;
; -14.379 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.636     ;
; -14.377 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.230      ; 15.602     ;
; -14.376 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.233      ; 15.604     ;
; -14.375 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.258      ; 15.628     ;
; -14.374 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.631     ;
; -14.373 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.282      ; 15.650     ;
; -14.363 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.066     ; 15.292     ;
; -14.363 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~378 ; clk          ; clk         ; 1.000        ; 0.254      ; 15.612     ;
; -14.361 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.587     ;
; -14.358 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.234      ; 15.587     ;
; -14.353 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.257      ; 15.605     ;
; -14.353 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.268      ; 15.616     ;
; -14.350 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.258      ; 15.603     ;
; -14.347 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.060     ; 15.282     ;
; -14.346 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.600     ;
; -14.346 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.262      ; 15.603     ;
; -14.344 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.063     ; 15.276     ;
; -14.343 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.254      ; 15.592     ;
; -14.338 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.231      ; 15.564     ;
; -14.333 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.282      ; 15.610     ;
; -14.332 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.229      ; 15.556     ;
; -14.331 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.230      ; 15.556     ;
; -14.328 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.262      ; 15.585     ;
; -14.327 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.282      ; 15.604     ;
; -14.324 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.265      ; 15.584     ;
; -14.323 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.297      ; 15.615     ;
; -14.315 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.063     ; 15.247     ;
; -14.314 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.259      ; 15.568     ;
; -14.312 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~36  ; clk          ; clk         ; 1.000        ; 0.233      ; 15.540     ;
; -14.310 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~378 ; clk          ; clk         ; 1.000        ; 0.254      ; 15.559     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                               ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.358 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.577      ;
; 1.128 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.360      ;
; 1.173 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.392      ;
; 1.238 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.450      ;
; 1.291 ; arm:arm|datapath:dp|regfile:rf|rf~358                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.289     ; 1.159      ;
; 1.388 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; -0.260     ; 1.285      ;
; 1.398 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.618      ;
; 1.441 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.260     ; 1.338      ;
; 1.526 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.113      ; 1.796      ;
; 1.546 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~143                   ; clk          ; clk         ; 0.000        ; 0.463      ; 2.166      ;
; 1.546 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~154                   ; clk          ; clk         ; 0.000        ; 0.463      ; 2.166      ;
; 1.553 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.794      ;
; 1.576 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.817      ;
; 1.583 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.113      ; 1.853      ;
; 1.596 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.816      ;
; 1.597 ; arm:arm|datapath:dp|regfile:rf|rf~435                   ; dmem:dmem|RAM~2003                                      ; clk          ; clk         ; 0.000        ; -0.269     ; 1.485      ;
; 1.643 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.863      ;
; 1.647 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.864      ;
; 1.654 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~1632                                      ; clk          ; clk         ; 0.000        ; 0.055      ; 1.866      ;
; 1.660 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.096      ; 1.913      ;
; 1.670 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.097      ; 1.924      ;
; 1.673 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.414      ; 2.244      ;
; 1.684 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.113      ; 1.954      ;
; 1.688 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 1.908      ;
; 1.690 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 2.248      ;
; 1.692 ; arm:arm|datapath:dp|regfile:rf|rf~456                   ; dmem:dmem|RAM~2024                                      ; clk          ; clk         ; 0.000        ; 0.073      ; 1.922      ;
; 1.702 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~929                                       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.937      ;
; 1.707 ; arm:arm|datapath:dp|regfile:rf|rf~342                   ; dmem:dmem|RAM~1942                                      ; clk          ; clk         ; 0.000        ; -0.297     ; 1.567      ;
; 1.711 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.084      ; 1.952      ;
; 1.722 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.113      ; 1.992      ;
; 1.731 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.445      ; 2.333      ;
; 1.736 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; -0.264     ; 1.629      ;
; 1.738 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; -0.264     ; 1.631      ;
; 1.742 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~673                                       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.977      ;
; 1.745 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; -0.241     ; 1.661      ;
; 1.750 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.967      ;
; 1.752 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.991      ;
; 1.766 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.060      ; 1.983      ;
; 1.779 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.212     ; 1.724      ;
; 1.781 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~385                   ; clk          ; clk         ; 0.000        ; 0.117      ; 2.055      ;
; 1.802 ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.271     ; 1.688      ;
; 1.806 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 2.364      ;
; 1.807 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~1                     ; clk          ; clk         ; 0.000        ; 0.090      ; 2.054      ;
; 1.817 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.037      ;
; 1.837 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~97                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 2.066      ;
; 1.848 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~801                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 2.076      ;
; 1.859 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.079      ;
; 1.863 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.260     ; 1.760      ;
; 1.864 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; -0.260     ; 1.761      ;
; 1.876 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 2.434      ;
; 1.876 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.096      ;
; 1.877 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.060      ; 2.094      ;
; 1.892 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.112      ;
; 1.905 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.461      ;
; 1.908 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; port:outport|OUT[1]                                     ; clk          ; clk         ; 0.000        ; 0.063      ; 2.128      ;
; 1.919 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; -0.262     ; 1.814      ;
; 1.934 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~481                                       ; clk          ; clk         ; 0.000        ; 0.053      ; 2.144      ;
; 1.938 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.421      ; 2.516      ;
; 1.962 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~417                                       ; clk          ; clk         ; 0.000        ; 0.053      ; 2.172      ;
; 1.962 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.182      ;
; 1.966 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~513                                       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.201      ;
; 1.966 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~897                                       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.201      ;
; 1.967 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~321                                       ; clk          ; clk         ; 0.000        ; 0.075      ; 2.199      ;
; 1.970 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1665                                      ; clk          ; clk         ; 0.000        ; 0.096      ; 2.223      ;
; 1.974 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~257                                       ; clk          ; clk         ; 0.000        ; 0.076      ; 2.207      ;
; 1.978 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.198      ;
; 1.987 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.543      ;
; 1.991 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~641                                       ; clk          ; clk         ; 0.000        ; 0.092      ; 2.240      ;
; 1.992 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~449                                       ; clk          ; clk         ; 0.000        ; 0.057      ; 2.206      ;
; 1.996 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~385                                       ; clk          ; clk         ; 0.000        ; 0.057      ; 2.210      ;
; 1.999 ; arm:arm|datapath:dp|regfile:rf|rf~307                   ; dmem:dmem|RAM~2003                                      ; clk          ; clk         ; 0.000        ; -0.271     ; 1.885      ;
; 1.999 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.219      ;
; 2.001 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.219      ;
; 2.014 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1537                                      ; clk          ; clk         ; 0.000        ; 0.096      ; 2.267      ;
; 2.015 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.571      ;
; 2.027 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; -0.270     ; 1.914      ;
; 2.030 ; arm:arm|datapath:dp|regfile:rf|rf~407                   ; dmem:dmem|RAM~2039                                      ; clk          ; clk         ; 0.000        ; -0.306     ; 1.881      ;
; 2.035 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.421      ; 2.613      ;
; 2.042 ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; dmem:dmem|RAM~1989                                      ; clk          ; clk         ; 0.000        ; 0.058      ; 2.257      ;
; 2.049 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; 0.080      ; 2.286      ;
; 2.050 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; 0.090      ; 2.297      ;
; 2.051 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~161                   ; clk          ; clk         ; 0.000        ; 0.113      ; 2.321      ;
; 2.054 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.401      ; 2.612      ;
; 2.059 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~225                   ; clk          ; clk         ; 0.000        ; 0.111      ; 2.327      ;
; 2.060 ; arm:arm|datapath:dp|regfile:rf|rf~471                   ; dmem:dmem|RAM~2039                                      ; clk          ; clk         ; 0.000        ; -0.256     ; 1.961      ;
; 2.073 ; arm:arm|datapath:dp|regfile:rf|rf~326                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.290     ; 1.940      ;
; 2.082 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~257                   ; clk          ; clk         ; 0.000        ; 0.082      ; 2.321      ;
; 2.085 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~161                                       ; clk          ; clk         ; 0.000        ; 0.084      ; 2.326      ;
; 2.090 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.646      ;
; 2.092 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; -0.259     ; 1.990      ;
; 2.095 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~417                   ; clk          ; clk         ; 0.000        ; 0.114      ; 2.366      ;
; 2.098 ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; dmem:dmem|RAM~1989                                      ; clk          ; clk         ; 0.000        ; -0.301     ; 1.954      ;
; 2.098 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.061      ; 2.316      ;
; 2.102 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.063      ; 2.322      ;
; 2.105 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.104      ; 2.366      ;
; 2.106 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.399      ; 2.662      ;
; 2.114 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.413      ; 2.684      ;
; 2.115 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~114                   ; clk          ; clk         ; 0.000        ; 0.397      ; 2.669      ;
; 2.115 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~120                   ; clk          ; clk         ; 0.000        ; 0.397      ; 2.669      ;
; 2.115 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|regfile:rf|rf~121                   ; clk          ; clk         ; 0.000        ; 0.397      ; 2.669      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 69.49 MHz ; 69.49 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -13.390 ; -27356.114       ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.312 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2580.000                       ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                            ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.390 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.616     ;
; -13.346 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.572     ;
; -13.308 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.534     ;
; -13.272 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.470     ;
; -13.238 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 14.146     ;
; -13.228 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.426     ;
; -13.225 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.263      ; 14.483     ;
; -13.191 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 14.099     ;
; -13.190 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.388     ;
; -13.171 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.397     ;
; -13.156 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 14.064     ;
; -13.148 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.206      ; 14.349     ;
; -13.131 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.329     ;
; -13.125 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.325     ;
; -13.122 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.350     ;
; -13.112 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.310     ;
; -13.107 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.235      ; 14.337     ;
; -13.106 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.332     ;
; -13.104 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.206      ; 14.305     ;
; -13.097 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.325     ;
; -13.084 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.282     ;
; -13.081 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.281     ;
; -13.078 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.306     ;
; -13.068 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.266     ;
; -13.066 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.206      ; 14.267     ;
; -13.059 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.285     ;
; -13.055 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.255     ;
; -13.053 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.251     ;
; -13.053 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.281     ;
; -13.050 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.055     ; 13.990     ;
; -13.049 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.247     ;
; -13.045 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.984     ;
; -13.043 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.243     ;
; -13.040 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.268     ;
; -13.030 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.228     ;
; -13.027 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.255     ;
; -13.024 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.250     ;
; -13.019 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.087     ; 13.927     ;
; -13.015 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.243     ;
; -13.013 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.211     ;
; -13.008 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.208     ;
; -12.998 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.937     ;
; -12.985 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.230      ; 14.210     ;
; -12.983 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.238      ; 14.216     ;
; -12.983 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 13.918     ;
; -12.980 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.208     ;
; -12.975 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.910     ;
; -12.973 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.173     ;
; -12.969 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.167     ;
; -12.963 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.056     ; 13.902     ;
; -12.960 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.192     ;
; -12.957 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.217     ;
; -12.952 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.206      ; 14.153     ;
; -12.947 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.235      ; 14.177     ;
; -12.945 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.173     ;
; -12.943 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.235      ; 14.173     ;
; -12.941 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.230      ; 14.166     ;
; -12.937 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.201      ; 14.133     ;
; -12.936 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 13.871     ;
; -12.932 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.265      ; 14.192     ;
; -12.931 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.129     ;
; -12.931 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.866     ;
; -12.929 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.206      ; 14.130     ;
; -12.922 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.233      ; 14.150     ;
; -12.920 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.118     ;
; -12.918 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.263      ; 14.176     ;
; -12.915 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~378 ; clk          ; clk         ; 1.000        ; 0.226      ; 14.136     ;
; -12.912 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.110     ;
; -12.907 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.228      ; 14.130     ;
; -12.906 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.205      ; 14.106     ;
; -12.905 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.206      ; 14.106     ;
; -12.903 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.131     ;
; -12.903 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.230      ; 14.128     ;
; -12.901 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.060     ; 13.836     ;
; -12.894 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.230      ; 14.119     ;
; -12.893 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.091     ;
; -12.893 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.060     ; 13.828     ;
; -12.891 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.117     ;
; -12.890 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.201      ; 14.086     ;
; -12.889 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.226      ; 14.110     ;
; -12.887 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.135     ;
; -12.887 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.231      ; 14.113     ;
; -12.878 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.126     ;
; -12.878 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.233      ; 14.106     ;
; -12.875 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.233      ; 14.103     ;
; -12.873 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.071     ;
; -12.870 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.206      ; 14.071     ;
; -12.869 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~270 ; clk          ; clk         ; 1.000        ; 0.203      ; 14.067     ;
; -12.868 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~378 ; clk          ; clk         ; 1.000        ; 0.226      ; 14.089     ;
; -12.867 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.237      ; 14.099     ;
; -12.860 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.228      ; 14.083     ;
; -12.855 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.201      ; 14.051     ;
; -12.848 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.235      ; 14.078     ;
; -12.847 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.052     ; 13.790     ;
; -12.847 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.230      ; 14.072     ;
; -12.846 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~469 ; clk          ; clk         ; 1.000        ; 0.209      ; 14.050     ;
; -12.845 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.226      ; 14.066     ;
; -12.843 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~334 ; clk          ; clk         ; 1.000        ; 0.230      ; 14.068     ;
; -12.840 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.233      ; 14.068     ;
; -12.840 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~346 ; clk          ; clk         ; 1.000        ; 0.253      ; 14.088     ;
+---------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.312 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.055      ; 0.511      ;
; 1.025 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.236      ;
; 1.066 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.265      ;
; 1.138 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.331      ;
; 1.154 ; arm:arm|datapath:dp|regfile:rf|rf~358                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.258     ; 1.040      ;
; 1.250 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; -0.233     ; 1.161      ;
; 1.276 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.476      ;
; 1.297 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.233     ; 1.208      ;
; 1.392 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.101      ; 1.637      ;
; 1.407 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~143                   ; clk          ; clk         ; 0.000        ; 0.416      ; 1.967      ;
; 1.407 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~154                   ; clk          ; clk         ; 0.000        ; 0.416      ; 1.967      ;
; 1.414 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.631      ;
; 1.418 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.634      ;
; 1.427 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.672      ;
; 1.443 ; arm:arm|datapath:dp|regfile:rf|rf~435                   ; dmem:dmem|RAM~2003                                      ; clk          ; clk         ; 0.000        ; -0.237     ; 1.350      ;
; 1.464 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.664      ;
; 1.497 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.052      ; 1.693      ;
; 1.499 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.087      ; 1.730      ;
; 1.505 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.705      ;
; 1.508 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 2.008      ;
; 1.509 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.086      ; 1.739      ;
; 1.515 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~1632                                      ; clk          ; clk         ; 0.000        ; 0.049      ; 1.708      ;
; 1.532 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.732      ;
; 1.533 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.778      ;
; 1.545 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.367      ; 2.056      ;
; 1.545 ; arm:arm|datapath:dp|regfile:rf|rf~342                   ; dmem:dmem|RAM~1942                                      ; clk          ; clk         ; 0.000        ; -0.267     ; 1.422      ;
; 1.551 ; arm:arm|datapath:dp|regfile:rf|rf~456                   ; dmem:dmem|RAM~2024                                      ; clk          ; clk         ; 0.000        ; 0.066      ; 1.761      ;
; 1.554 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; -0.236     ; 1.462      ;
; 1.556 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~929                                       ; clk          ; clk         ; 0.000        ; 0.067      ; 1.767      ;
; 1.556 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; -0.236     ; 1.464      ;
; 1.559 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.776      ;
; 1.569 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.101      ; 1.814      ;
; 1.581 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; -0.219     ; 1.506      ;
; 1.586 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.052      ; 1.782      ;
; 1.588 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.397      ; 2.129      ;
; 1.591 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~673                                       ; clk          ; clk         ; 0.000        ; 0.067      ; 1.802      ;
; 1.599 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.071      ; 1.814      ;
; 1.599 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.052      ; 1.795      ;
; 1.622 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.187     ; 1.579      ;
; 1.622 ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.244     ; 1.522      ;
; 1.625 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~385                   ; clk          ; clk         ; 0.000        ; 0.106      ; 1.875      ;
; 1.646 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 2.146      ;
; 1.650 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~1                     ; clk          ; clk         ; 0.000        ; 0.080      ; 1.874      ;
; 1.661 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.861      ;
; 1.670 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.870      ;
; 1.676 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~97                                        ; clk          ; clk         ; 0.000        ; 0.060      ; 1.880      ;
; 1.692 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.233     ; 1.603      ;
; 1.693 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; -0.233     ; 1.604      ;
; 1.694 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~801                                       ; clk          ; clk         ; 0.000        ; 0.059      ; 1.897      ;
; 1.709 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.052      ; 1.905      ;
; 1.713 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.913      ;
; 1.714 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.353      ; 2.211      ;
; 1.714 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 2.214      ;
; 1.724 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; -0.235     ; 1.633      ;
; 1.726 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.926      ;
; 1.749 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.376      ; 2.269      ;
; 1.750 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; port:outport|OUT[1]                                     ; clk          ; clk         ; 0.000        ; 0.057      ; 1.951      ;
; 1.759 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.959      ;
; 1.768 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~481                                       ; clk          ; clk         ; 0.000        ; 0.046      ; 1.958      ;
; 1.772 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.972      ;
; 1.779 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.353      ; 2.276      ;
; 1.793 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~417                                       ; clk          ; clk         ; 0.000        ; 0.047      ; 1.984      ;
; 1.798 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 1.998      ;
; 1.799 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~513                                       ; clk          ; clk         ; 0.000        ; 0.066      ; 2.009      ;
; 1.799 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~897                                       ; clk          ; clk         ; 0.000        ; 0.066      ; 2.009      ;
; 1.802 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~321                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 2.009      ;
; 1.804 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.002      ;
; 1.812 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~257                                       ; clk          ; clk         ; 0.000        ; 0.063      ; 2.019      ;
; 1.817 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1665                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.042      ;
; 1.818 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~449                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 2.012      ;
; 1.822 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~385                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 2.016      ;
; 1.827 ; arm:arm|datapath:dp|regfile:rf|rf~307                   ; dmem:dmem|RAM~2003                                      ; clk          ; clk         ; 0.000        ; -0.242     ; 1.729      ;
; 1.830 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~641                                       ; clk          ; clk         ; 0.000        ; 0.078      ; 2.052      ;
; 1.831 ; arm:arm|datapath:dp|regfile:rf|rf~407                   ; dmem:dmem|RAM~2039                                      ; clk          ; clk         ; 0.000        ; -0.275     ; 1.700      ;
; 1.832 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.376      ; 2.352      ;
; 1.841 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; -0.243     ; 1.742      ;
; 1.847 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.353      ; 2.344      ;
; 1.856 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1537                                      ; clk          ; clk         ; 0.000        ; 0.081      ; 2.081      ;
; 1.858 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.356      ; 2.358      ;
; 1.865 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; -0.232     ; 1.777      ;
; 1.865 ; arm:arm|datapath:dp|regfile:rf|rf~471                   ; dmem:dmem|RAM~2039                                      ; clk          ; clk         ; 0.000        ; -0.227     ; 1.782      ;
; 1.868 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.353      ; 2.365      ;
; 1.869 ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; dmem:dmem|RAM~1989                                      ; clk          ; clk         ; 0.000        ; 0.053      ; 2.066      ;
; 1.871 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; 0.070      ; 2.085      ;
; 1.872 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~225                   ; clk          ; clk         ; 0.000        ; 0.100      ; 2.116      ;
; 1.873 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; 0.077      ; 2.094      ;
; 1.876 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~161                   ; clk          ; clk         ; 0.000        ; 0.101      ; 2.121      ;
; 1.881 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.353      ; 2.378      ;
; 1.883 ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; dmem:dmem|RAM~1989                                      ; clk          ; clk         ; 0.000        ; -0.272     ; 1.755      ;
; 1.886 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.054      ; 2.084      ;
; 1.887 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 2.087      ;
; 1.897 ; arm:arm|datapath:dp|regfile:rf|rf~326                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.265     ; 1.776      ;
; 1.900 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.056      ; 2.100      ;
; 1.903 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~417                   ; clk          ; clk         ; 0.000        ; 0.101      ; 2.148      ;
; 1.906 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~257                   ; clk          ; clk         ; 0.000        ; 0.071      ; 2.121      ;
; 1.912 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~161                                       ; clk          ; clk         ; 0.000        ; 0.072      ; 2.128      ;
; 1.914 ; arm:arm|datapath:dp|regfile:rf|rf~6                     ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.273     ; 1.785      ;
; 1.921 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.093      ; 2.158      ;
; 1.931 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~327                   ; clk          ; clk         ; 0.000        ; 0.101      ; 2.176      ;
; 1.933 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.367      ; 2.444      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -8.398 ; -16692.411        ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.186 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -2749.436                       ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -8.398 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.517      ;
; -8.370 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.489      ;
; -8.343 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.155      ; 9.485      ;
; -8.336 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.455      ;
; -8.335 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.439      ;
; -8.307 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.411      ;
; -8.282 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.401      ;
; -8.280 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.407      ;
; -8.273 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.377      ;
; -8.228 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.120      ; 9.335      ;
; -8.220 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.148      ;
; -8.219 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.323      ;
; -8.215 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.337      ;
; -8.210 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.316      ;
; -8.200 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.120      ; 9.307      ;
; -8.195 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.317      ;
; -8.195 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.299      ;
; -8.192 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.120      ;
; -8.187 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.309      ;
; -8.182 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.288      ;
; -8.173 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.143      ; 9.303      ;
; -8.172 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.276      ;
; -8.167 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.289      ;
; -8.167 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.271      ;
; -8.166 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.120      ; 9.273      ;
; -8.165 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.036     ; 9.116      ;
; -8.161 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.280      ;
; -8.160 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.305      ;
; -8.158 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.086      ;
; -8.155 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.284      ;
; -8.154 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.258      ;
; -8.153 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.275      ;
; -8.148 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.254      ;
; -8.144 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.248      ;
; -8.140 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.285      ;
; -8.140 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.267      ;
; -8.138 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.132      ; 9.257      ;
; -8.133 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.255      ;
; -8.133 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.237      ;
; -8.133 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.252      ;
; -8.126 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.230      ;
; -8.117 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.244      ;
; -8.117 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.236      ;
; -8.115 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.065      ;
; -8.112 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~236 ; clk          ; clk         ; 1.000        ; 0.120      ; 9.219      ;
; -8.110 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.214      ;
; -8.110 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.132      ; 9.229      ;
; -8.106 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.155      ; 9.248      ;
; -8.104 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|flopr:pcreg|q[14] ; clk          ; clk         ; 1.000        ; -0.059     ; 9.032      ;
; -8.100 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.206      ;
; -8.099 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.140      ; 9.226      ;
; -8.099 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.218      ;
; -8.099 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~140 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.221      ;
; -8.094 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~428 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.200      ;
; -8.092 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.196      ;
; -8.090 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 9.037      ;
; -8.087 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.037      ;
; -8.084 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.206      ;
; -8.083 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.155      ; 9.225      ;
; -8.080 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.034     ; 9.033      ;
; -8.079 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~300 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.201      ;
; -8.079 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~268 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.183      ;
; -8.076 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.132      ; 9.195      ;
; -8.073 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.192      ;
; -8.072 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.178      ;
; -8.069 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 9.016      ;
; -8.065 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.120      ; 9.172      ;
; -8.062 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 9.009      ;
; -8.056 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~206 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.160      ;
; -8.056 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.178      ;
; -8.055 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.005      ;
; -8.055 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.189      ;
; -8.054 ; arm:arm|datapath:dp|flopr:pcreg|q[7] ; arm:arm|datapath:dp|regfile:rf|rf~204 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.158      ;
; -8.053 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[26] ; clk          ; clk         ; 1.000        ; -0.037     ; 9.003      ;
; -8.048 ; arm:arm|datapath:dp|regfile:rf|rf~32 ; arm:arm|datapath:dp|regfile:rf|rf~172 ; clk          ; clk         ; 1.000        ; -0.030     ; 9.005      ;
; -8.045 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.142      ; 9.174      ;
; -8.045 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.135      ; 9.167      ;
; -8.045 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~174 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.164      ;
; -8.045 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.164      ;
; -8.041 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.040     ; 8.988      ;
; -8.039 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.143      ;
; -8.038 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.160      ;
; -8.038 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~430 ; clk          ; clk         ; 1.000        ; 0.119      ; 9.144      ;
; -8.038 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~108 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.142      ;
; -8.037 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.120      ; 9.144      ;
; -8.034 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|flopr:pcreg|q[8]  ; clk          ; clk         ; 1.000        ; -0.037     ; 8.984      ;
; -8.029 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.158      ; 9.174      ;
; -8.028 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~314 ; clk          ; clk         ; 1.000        ; 0.115      ; 9.130      ;
; -8.028 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|flopr:pcreg|q[12] ; clk          ; clk         ; 1.000        ; -0.040     ; 8.975      ;
; -8.027 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.147      ; 9.161      ;
; -8.026 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~14  ; clk          ; clk         ; 1.000        ; 0.132      ; 9.145      ;
; -8.022 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~378 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.141      ;
; -8.022 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~302 ; clk          ; clk         ; 1.000        ; 0.135      ; 9.144      ;
; -8.022 ; arm:arm|datapath:dp|flopr:pcreg|q[5] ; arm:arm|datapath:dp|regfile:rf|rf~12  ; clk          ; clk         ; 1.000        ; 0.132      ; 9.141      ;
; -8.020 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~332 ; clk          ; clk         ; 1.000        ; 0.150      ; 9.157      ;
; -8.017 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~78  ; clk          ; clk         ; 1.000        ; 0.135      ; 9.139      ;
; -8.011 ; arm:arm|datapath:dp|flopr:pcreg|q[4] ; arm:arm|datapath:dp|regfile:rf|rf~364 ; clk          ; clk         ; 1.000        ; 0.132      ; 9.130      ;
; -8.011 ; arm:arm|datapath:dp|flopr:pcreg|q[2] ; arm:arm|datapath:dp|regfile:rf|rf~110 ; clk          ; clk         ; 1.000        ; 0.117      ; 9.115      ;
; -8.010 ; arm:arm|datapath:dp|flopr:pcreg|q[6] ; arm:arm|datapath:dp|regfile:rf|rf~46  ; clk          ; clk         ; 1.000        ; 0.143      ; 9.140      ;
; -8.010 ; arm:arm|datapath:dp|flopr:pcreg|q[3] ; arm:arm|datapath:dp|regfile:rf|rf~282 ; clk          ; clk         ; 1.000        ; 0.130      ; 9.127      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.594 ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.721      ;
; 0.617 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.737      ;
; 0.674 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~2016                                      ; clk          ; clk         ; 0.000        ; 0.032      ; 0.790      ;
; 0.679 ; arm:arm|datapath:dp|regfile:rf|rf~358                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.153     ; 0.610      ;
; 0.735 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.681      ;
; 0.748 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.869      ;
; 0.765 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~359                   ; clk          ; clk         ; 0.000        ; -0.138     ; 0.711      ;
; 0.813 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~3                     ; clk          ; clk         ; 0.000        ; 0.062      ; 0.959      ;
; 0.823 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~387                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.954      ;
; 0.841 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~291                   ; clk          ; clk         ; 0.000        ; 0.047      ; 0.972      ;
; 0.842 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~419                   ; clk          ; clk         ; 0.000        ; 0.060      ; 0.986      ;
; 0.843 ; arm:arm|datapath:dp|regfile:rf|rf~435                   ; dmem:dmem|RAM~2003                                      ; clk          ; clk         ; 0.000        ; -0.142     ; 0.785      ;
; 0.847 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.968      ;
; 0.850 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~143                   ; clk          ; clk         ; 0.000        ; 0.252      ; 1.186      ;
; 0.850 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~154                   ; clk          ; clk         ; 0.000        ; 0.252      ; 1.186      ;
; 0.873 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 0.994      ;
; 0.879 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.997      ;
; 0.888 ; arm:arm|datapath:dp|flopr:pcreg|q[17]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.229      ; 1.201      ;
; 0.890 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.059      ; 1.033      ;
; 0.891 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~131                   ; clk          ; clk         ; 0.000        ; 0.052      ; 1.027      ;
; 0.896 ; arm:arm|datapath:dp|flopr:pcreg|q[0]                    ; dmem:dmem|RAM~1632                                      ; clk          ; clk         ; 0.000        ; 0.032      ; 1.012      ;
; 0.897 ; arm:arm|datapath:dp|regfile:rf|rf~456                   ; dmem:dmem|RAM~2024                                      ; clk          ; clk         ; 0.000        ; 0.044      ; 1.025      ;
; 0.904 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~323                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.050      ;
; 0.906 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.027      ;
; 0.915 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~163                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.060      ;
; 0.917 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~67                    ; clk          ; clk         ; 0.000        ; 0.047      ; 1.048      ;
; 0.918 ; arm:arm|datapath:dp|regfile:rf|rf~342                   ; dmem:dmem|RAM~1942                                      ; clk          ; clk         ; 0.000        ; -0.158     ; 0.844      ;
; 0.924 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~227                   ; clk          ; clk         ; 0.000        ; -0.142     ; 0.866      ;
; 0.924 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~99                    ; clk          ; clk         ; 0.000        ; -0.142     ; 0.866      ;
; 0.930 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.233      ;
; 0.931 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; arm:arm|datapath:dp|regfile:rf|rf~460                   ; clk          ; clk         ; 0.000        ; 0.247      ; 1.262      ;
; 0.932 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~259                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.060      ;
; 0.936 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~454                   ; clk          ; clk         ; 0.000        ; -0.107     ; 0.913      ;
; 0.936 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.054      ;
; 0.938 ; port:inport|OUT[5]                                      ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; clk          ; clk         ; 0.000        ; -0.130     ; 0.892      ;
; 0.941 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~385                   ; clk          ; clk         ; 0.000        ; 0.067      ; 1.092      ;
; 0.942 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~929                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.068      ;
; 0.948 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.066      ;
; 0.950 ; arm:arm|datapath:dp|regfile:rf|rf~102                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.145     ; 0.889      ;
; 0.954 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~1                     ; clk          ; clk         ; 0.000        ; 0.052      ; 1.090      ;
; 0.957 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~673                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.083      ;
; 0.961 ; arm:arm|datapath:dp|flopr:pcreg|q[15]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.264      ;
; 0.969 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.090      ;
; 0.994 ; arm:arm|datapath:dp|flopr:pcreg|q[14]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.297      ;
; 0.995 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.116      ;
; 0.996 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; clk          ; clk         ; 0.000        ; -0.139     ; 0.941      ;
; 0.996 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~353                   ; clk          ; clk         ; 0.000        ; -0.139     ; 0.941      ;
; 0.999 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.120      ;
; 0.999 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; clk          ; clk         ; 0.000        ; 0.034      ; 1.117      ;
; 1.011 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.132      ;
; 1.029 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~801                                       ; clk          ; clk         ; 0.000        ; 0.037      ; 1.150      ;
; 1.030 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~97                                        ; clk          ; clk         ; 0.000        ; 0.037      ; 1.151      ;
; 1.031 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~195                   ; clk          ; clk         ; 0.000        ; -0.141     ; 0.974      ;
; 1.039 ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.340      ;
; 1.050 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; port:outport|OUT[1]                                     ; clk          ; clk         ; 0.000        ; 0.038      ; 1.172      ;
; 1.052 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.173      ;
; 1.057 ; arm:arm|datapath:dp|regfile:rf|rf~307                   ; dmem:dmem|RAM~2003                                      ; clk          ; clk         ; 0.000        ; -0.144     ; 0.997      ;
; 1.064 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.185      ;
; 1.071 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~513                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.197      ;
; 1.071 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~897                                       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.197      ;
; 1.071 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~481                                       ; clk          ; clk         ; 0.000        ; 0.028      ; 1.183      ;
; 1.076 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1665                                      ; clk          ; clk         ; 0.000        ; 0.053      ; 1.213      ;
; 1.077 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.198      ;
; 1.081 ; arm:arm|datapath:dp|regfile:rf|rf~407                   ; dmem:dmem|RAM~2039                                      ; clk          ; clk         ; 0.000        ; -0.160     ; 1.005      ;
; 1.083 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~417                                       ; clk          ; clk         ; 0.000        ; 0.029      ; 1.196      ;
; 1.084 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~257                                       ; clk          ; clk         ; 0.000        ; 0.041      ; 1.209      ;
; 1.085 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~449                                       ; clk          ; clk         ; 0.000        ; 0.031      ; 1.200      ;
; 1.086 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~321                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 1.210      ;
; 1.086 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.206      ;
; 1.089 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~385                                       ; clk          ; clk         ; 0.000        ; 0.031      ; 1.204      ;
; 1.092 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|regfile:rf|rf~451                   ; clk          ; clk         ; 0.000        ; -0.146     ; 1.030      ;
; 1.094 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~641                                       ; clk          ; clk         ; 0.000        ; 0.050      ; 1.228      ;
; 1.095 ; arm:arm|datapath:dp|flopr:pcreg|q[1]                    ; dmem:dmem|RAM~1537                                      ; clk          ; clk         ; 0.000        ; 0.053      ; 1.232      ;
; 1.097 ; arm:arm|datapath:dp|flopr:pcreg|q[4]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.398      ;
; 1.098 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~225                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.243      ;
; 1.099 ; arm:arm|datapath:dp|regfile:rf|rf~357                   ; dmem:dmem|RAM~1989                                      ; clk          ; clk         ; 0.000        ; 0.036      ; 1.219      ;
; 1.099 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~97                    ; clk          ; clk         ; 0.000        ; 0.044      ; 1.227      ;
; 1.105 ; arm:arm|datapath:dp|flopr:pcreg|q[5]                    ; arm:arm|datapath:dp|regfile:rf|rf~93                    ; clk          ; clk         ; 0.000        ; 0.228      ; 1.417      ;
; 1.107 ; arm:arm|datapath:dp|flopr:pcreg|q[13]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.217      ; 1.408      ;
; 1.109 ; port:inport|OUT[3]                                      ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; clk          ; clk         ; 0.000        ; -0.138     ; 1.055      ;
; 1.110 ; arm:arm|datapath:dp|flopr:pcreg|q[10]                   ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.219      ; 1.413      ;
; 1.111 ; arm:arm|datapath:dp|regfile:rf|rf~389                   ; dmem:dmem|RAM~1989                                      ; clk          ; clk         ; 0.000        ; -0.162     ; 1.033      ;
; 1.111 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~161                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.256      ;
; 1.111 ; arm:arm|datapath:dp|regfile:rf|rf~471                   ; dmem:dmem|RAM~2039                                      ; clk          ; clk         ; 0.000        ; -0.136     ; 1.059      ;
; 1.117 ; arm:arm|datapath:dp|flopr:pcreg|q[6]                    ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; 0.051      ; 1.252      ;
; 1.118 ; arm:arm|datapath:dp|regfile:rf|rf~6                     ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.162     ; 1.040      ;
; 1.122 ; dmem:dmem|RAM~947                                       ; arm:arm|datapath:dp|regfile:rf|rf~371                   ; clk          ; clk         ; 0.000        ; 0.040      ; 1.246      ;
; 1.128 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~257                   ; clk          ; clk         ; 0.000        ; 0.044      ; 1.256      ;
; 1.129 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~455                   ; clk          ; clk         ; 0.000        ; 0.057      ; 1.270      ;
; 1.130 ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; dmem:dmem|RAM~2019                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.251      ;
; 1.132 ; arm:arm|datapath:dp|regfile:rf|rf~355                   ; dmem:dmem|RAM~1891                                      ; clk          ; clk         ; 0.000        ; 0.037      ; 1.253      ;
; 1.132 ; port:inport|OUT[1]                                      ; arm:arm|datapath:dp|regfile:rf|rf~417                   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.277      ;
; 1.134 ; arm:arm|datapath:dp|flopr:pcreg|q[3]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.255      ;
; 1.138 ; arm:arm|datapath:dp|regfile:rf|rf~326                   ; dmem:dmem|RAM~998                                       ; clk          ; clk         ; 0.000        ; -0.155     ; 1.067      ;
; 1.138 ; port:inport|OUT[7]                                      ; arm:arm|datapath:dp|regfile:rf|rf~327                   ; clk          ; clk         ; 0.000        ; 0.062      ; 1.284      ;
; 1.139 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|controller:c|condlogic:cl|flopenr:flagreg1|q[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.259      ;
; 1.146 ; arm:arm|datapath:dp|flopr:pcreg|q[2]                    ; arm:arm|datapath:dp|flopr:pcreg|q[7]                    ; clk          ; clk         ; 0.000        ; 0.037      ; 1.267      ;
; 1.147 ; arm:arm|datapath:dp|flopr:pcreg|q[9]                    ; arm:arm|datapath:dp|flopr:pcreg|q[18]                   ; clk          ; clk         ; 0.000        ; 0.228      ; 1.459      ;
; 1.150 ; port:inport|OUT[6]                                      ; arm:arm|datapath:dp|regfile:rf|rf~326                   ; clk          ; clk         ; 0.000        ; 0.091      ; 1.325      ;
+-------+---------------------------------------------------------+---------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -14.915    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -14.915    ; 0.186 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -30546.04  ; 0.0   ; 0.0      ; 0.0     ; -2749.436           ;
;  clk             ; -30546.040 ; 0.000 ; N/A      ; N/A     ; -2749.436           ;
+------------------+------------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTport[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTport[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[0]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[7]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[6]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[2]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[3]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[4]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[5]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INport[1]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTport[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; OUTport[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; OUTport[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; OUTport[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 432275837 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 432275837 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; INport[0]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[1]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[2]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[3]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[4]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[5]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[6]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; INport[7]  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; OUTport[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; OUTport[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Wed Nov 08 11:53:58 2023
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.915
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.915          -30546.040 clk 
Info (332146): Worst-case hold slack is 0.358
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.358               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -13.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -13.390          -27356.114 clk 
Info (332146): Worst-case hold slack is 0.312
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.312               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2580.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -8.398
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -8.398          -16692.411 clk 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -2749.436 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4875 megabytes
    Info: Processing ended: Wed Nov 08 11:54:06 2023
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


