Query ID: 33
============================================================

QUESTION:
在微电子工艺中，金属薄膜的生长可以使用多种设备，物理气相沉积设备，化学气相沉积设备，电子束蒸发沉积设备，原子层沉积设备和分子束外研设备。为我调研在如今先进制程的芯片工艺中金属薄膜的生长运用到了上面哪几种设备？分别用来沉积什么金属薄膜？为什么选择它们呢？

============================================================

RESEARCH TASKS (5 total):
  #1: 调研2023-2026先进制程（逻辑7/5/3/2nm，DRAM 1α/1β/1γ，3D NAND >200层）量产中PVD（含iPVD/长程溅射、HiPIMS等）用于哪些金属薄膜沉积；按FEOL/MOL/BEOL/先进封装分类列出典型材料（如Ti/TiN、Ta/TaN、Co、Ru、Cu seed、WN等）与工艺位置，并总结选择PVD的原因（方向性、低温、膜应力/密度、成本吞吐、与电镀/刻蚀/CMP兼容等）。请优先引用设备商（Applied Materials、Lam Research、TEL）、代工/IDM技术论文（IEDM/VLSI/SPIE）与综述材料。
  #2: 调研2023-2026先进制程量产中CVD与ALD（热ALD/PEALD/选择性ALD、金属CVD/有机金属CVD、选择性CVD）分别沉积哪些金属薄膜；重点覆盖接触与通孔/高深宽比填充（W、Co、Ru等）、超薄阻挡衬垫（TiN、TaN、WN、Ru、Co、MoN等）、功函数金属/金属栅（TiN、TaN、W、Ru、Mo、Al等）以及可能的无铜/半无铜互连趋势。总结选择CVD/ALD的原因（共形性、填充、厚度控制、选择性生长、低电阻与杂质控制、温度预算、可靠性）。请给出现实量产边界与代表性厂商披露/论文。
  #3: 核实电子束蒸发沉积（e-beam evaporation）与分子束外延（MBE）在当代先进逻辑/存储量产线中的真实使用范围：它们是否主要用于研发/试产/特种器件而非主流CMOS金属互连？若有量产应用，分别沉积哪些金属薄膜、在哪些流程段（如lift-off金属、电极、硅光/III-V异质集成/量子器件/传感/MEMS、先进封装或显示/功率器件），并总结为何在这些场景下优于PVD/ALD/CVD，以及限制因素（吞吐、均匀性、污染与兼容性）。优先引用工艺平台论文、晶圆厂公开资料、设备商与综述。
  #4: 补齐先进逻辑（FinFET/GAA，约7nm到2nm/20A节点）FEOL中关键金属薄膜（HKMG/功函数金属、金属栅填充、栅顶帽层、源漏接触/硅化物、金属硬掩膜等）在量产中分别主要使用PVD/CVD/ALD哪类设备沉积：请给出公开可引用的典型金属/化合物（如TiN、TaN、W、Ru、Mo、Al、TiAlC等）与选择原因（厚度控制、共形性、阈值工程、低温、界面质量、可刻蚀/CMP）。优先引用IRDS/IEDM/VLSI/IEEE或大厂（TSMC/Intel/Samsung）与设备商（AMAT/Lam/TEL/ASM）公开技术资料；如果公开资料无法给出具体节点，也请明确说明并给出“普遍做法/已公开实例”的证据。
  #5: 补齐先进存储（DRAM 1α/1β/1γ；3D NAND 176-232层及以上）中关键金属薄膜及其沉积设备类型：DRAM重点包括电容下电极/上电极（常见TiN、Ru等）、电容接触与字线/位线相关金属；3D NAND重点包括wordline/栅材料（如W等替换栅金属）、高深宽比通孔/楼梯结构互连金属与阻挡衬垫。要求区分PVD/CVD/ALD在量产中的角色并解释选择原因（HAR共形性、低电阻、可靠性、温度预算）。优先引用存储厂（Micron/SK hynix/Samsung/Kioxia/WD）技术论文/IEDM/VLSI/SPIE与设备商公开资料。

============================================================

ANSWER:
下面按**先进逻辑（约7/5/3/2 nm与“Å级”代际的FinFET/GAA）/DRAM/3D NAND**，并按**FEOL（前道）/MOL（接触与局部互连）/BEOL（互连）/先进封装**来回答：在当下先进制程的量产与接近量产工艺里，你列出的设备类型中**实际主力是 PVD、CVD、ALD**；**电子束蒸发（e-beam evaporation）与MBE**在**主流CMOS（逻辑/DRAM/3D NAND）的金属互连量产线**里通常**不是主力**，更常见于**化合物半导体或特种工艺/研发与部分封装互连**（下面会展开且明确边界与原因）。

---

## 1) 结论总览：先进制程里到底用到了哪几类设备？

### 量产主力（先进逻辑/DRAM/3D NAND 都会大量用）
- **PVD（物理气相沉积，主要是溅射，含高离化/iPVD等能力）**：最典型在**Cu互连的阻挡/种子层**、**部分接触/金属化的底层/锚定层**、以及**TSV/封装金属化**中非常关键 [[1]](https://www.appliedmaterials.com/us/en/semiconductor/products/processes/pvd.html)[[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)[[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)。  
- **CVD（金属CVD/有机金属CVD、含选择性CVD）**：最典型在**W/Co等接触孔、通孔的填充**、以及**Cu互连中极薄liner（如Ru/Co体系）**、以及某些“顺序流沉积（SFD/ASFD）”折中方案（兼顾覆盖与吞吐）[[11]](https://www.appliedmaterials.com/us/en/product-library/endura-volta-selective-w-cvd.html)[[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)[[37]](https://www.lamresearch.com/product/altus-product-family/)[[47]](https://www.tel.com/product/triase.html)。  
- **ALD（含热ALD、PEALD、选择性ALD）**：最典型在**HKMG功函数金属/金属栅相关超薄层**、以及**极薄阻挡/衬垫（TiN/TaN/WN等）**、以及**HAR结构所需的极致共形与厚度控制**[[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)[[36]](https://www.asm.com/media/we2mbjp1/asm-at-semicon-west-2024.pdf)[[37]](https://www.lamresearch.com/product/altus-product-family/)[[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)。

### 通常不用于主流CMOS互连量产（更多用于特种/化合物半导体/研发）
- **电子束蒸发沉积（e-beam evaporation）**：在**化合物半导体金属化（尤其Au及多层金属堆栈、lift-off工艺）**很常见且可量产；在**主流先进逻辑/存储CMOS互连（damascene）**里并无本次资料可证的主力应用 [[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)[[28]](https://temescal.ferrotec.com/)[[32]](https://www.dentonvacuum.com/blog/is-evaporation-or-sputtering-better-for-your-application/)。在某些**晶圆级凸点/互连**可用 e-beam（例：Au/Cu/In bump）[[29]](http://www.hypres.com/wp-content/uploads/2011/06/tolpygoWaferBump09.pdf)。  
- **MBE（分子束外延）**：是**化合物半导体外延的量产技术**（HBT/pHEMT、VCSEL、QWIP等），但在**硅基先进逻辑/DRAM/3D NAND 的主流金属薄膜沉积**中通常不采用（吞吐、300mm兼容、成本、污染/集成复杂度等），更多出现在**III-V/Si异质集成研究**或特种器件 [[20]](https://www.veeco.com/products/gen2000-mbe-system/)[[22]](https://www.riber.com/product/mbe-6000/)[[23]](https://www.sciencedirect.com/science/article/abs/pii/S1350449501001001)[[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)[[26]](https://research.tsmc.com/page/high-mobility-channel/4.html)。

> 注意：e-beam evaporation 从物理机理上也属于PVD大类，但在晶圆厂语境里通常作为**单独设备门类**讨论（与磁控溅射型PVD平台在自动化、均匀性、吞吐、集成式cluster tool能力上差异显著）[[32]](https://www.dentonvacuum.com/blog/is-evaporation-or-sputtering-better-for-your-application/)。

---

## 2) 先进逻辑（FinFET → GAA）的金属薄膜：用哪些设备沉积？沉积什么？为什么？

### A. FEOL：HKMG/功函数金属（Work Function Metal, WFM）与金属栅相关超薄层  
**主导设备：ALD（含PEALD）**；PVD在三维结构下会遇到共形性瓶颈。

**典型金属薄膜（公开资料能直接支持的“类别/代表”）：**
- **TiN、TaN 等金属氮化物**作为金属栅/功函数金属体系中的代表材料，ALD是关键路线之一 [[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)[[36]](https://www.asm.com/media/we2mbjp1/asm-at-semicon-west-2024.pdf)。  
- 在“功函数金属ALD能力”层面，出口管制清单也把**ALD work function metal**（包含例如引入Al前驱体、沉积如TiAlC等并用于调阈值）作为先进制造关键能力类别之一 [[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)。  
- 公开综述指出：FinFET/GAA 的三维沟道导致传统溅射（PVD）在栅堆叠共形性上困难，因而**“all-ALD gate stacks become necessary”**这一判断被明确提出 [[34]](https://www.mdpi.com/2076-3417/9/11/2388)。

**为什么选 ALD（核心原因）：**
- **极致共形性**：三维结构（Fin侧壁、GAA纳米片环绕）要求栅相关层在复杂形貌上厚度一致；PVD溅射方向性强，覆盖不足风险上升 [[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)。  
- **原子级厚度与界面控制**：WFM直接决定EWF/Vt，厚度/成分/界面偶极非常敏感；ALD更适合做Å级厚度控制与层间一致性 [[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[36]](https://www.asm.com/media/we2mbjp1/asm-at-semicon-west-2024.pdf)。  
- **热预算与损伤控制（尤其PEALD）**：ALD/PEALD常作为在低热预算下获得高质量薄膜与良好覆盖的路径之一 [[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)。

> 公开资料缺口（需要如实说明）：本次可引用来源没有给出TSMC/Intel/Samsung在N7/N5/N3/2nm/20A等节点的**逐层材料堆栈+对应沉积法**的完整对照表，因此这里能做的是“先进逻辑FEOL的主流方法论级结论（ALD关键/必要）+被公开点名的代表材料（TiN/TaN、work-function metal ALD能力）”[[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)[[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)。

---

### B. MOL：接触（contacts）/局部互连（plugs/vias）——W、Co（以及潜在Mo、Ru）的“填充与降阻”
这一段是先进逻辑最“金属沉积方法组合化”的地方：**ALD负责超薄高共形的阻挡/成核/衬里；CVD负责主体填充；PVD常承担底部附着/锚定/某些金属化底层与厚overburden**。

#### 1) W（钨）接触/塞孔：CVD + ALD（成核/阻挡）组合、并出现选择性W CVD
- **W作为接触/局部互连金属**长期存在：Lam明确把W沉积用于contacts/vias/plugs并强调纳米尺度的“完全填充与低电阻”难题 [[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- **为什么单纯CVD W不够**：Lam指出常规CVD W在纳米开口里会因阻挡层与沉积导致的**overhang**使开口过早闭合，产生**voids**、更高电阻与失效 [[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- **ALD在这里做什么金属薄膜**：Lam明确提到通过ALD沉积**WN薄膜**实现更高阶梯覆盖、并可更薄以利缩放（作为阻挡/衬垫的一部分）[[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- **选择性W CVD**：Applied公开“Endura Volta Selective W CVD”主张通过表面处理+选择性沉积实现**bottom-up、metal-on-metal**，并宣称可**消除liner/barrier与成核层**、实现无缝无空洞填充，以最大化导电金属体积、降低接触电阻 [[11]](https://www.appliedmaterials.com/us/en/product-library/endura-volta-selective-w-cvd.html)。出口管制文本也点名“selective bottom-up CVD of W fill metal”作为关键能力类别 [[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)。

**为什么选 CVD/选择性CVD（核心原因）：**
- **填充能力与缺陷控制（void/seam）**：CVD更适合体填充；选择性bottom-up进一步减少界面层并降低空洞/接触电阻 [[11]](https://www.appliedmaterials.com/us/en/product-library/endura-volta-selective-w-cvd.html)[[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- **吞吐与量产性**：在接触孔这类数量巨大、对产能敏感的步骤，CVD平台更容易做高吞吐；ALD用于“薄且共形”的关键层 [[37]](https://www.lamresearch.com/product/altus-product-family/)。

#### 2) Co（钴）接触：PVD + ALD + CVD的典型“组合拳”
Applied给出一个面向“foundry 7nm及以下”的**Co接触金属化**公开集成流程，里面清楚写明了每种沉积方法做什么层 [[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)：
- **PVD Ti + ALD TiN**：用于**silicide / barrier**层（Ti、TiN）  
- **PVD Co**：作为**anchor layer**保证底部附着  
- **CVD Co**：做共形沉积并**bulk fill**  
- 随后退火让Co纯化/回流以去除CVD seam，降低电阻；再PVD Co形成overburden，最后CMP [[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)

**为什么选这套组合（核心原因）：**
- **接触缩放的物理极限**：Applied指出W接触填充在7nm及以下节点遭遇几何缩放极限，原因包括liner/barrier/adhesion层厚度难以继续变薄、以及CVD W固有seam带来的散射与波动 [[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)。  
- **ALD用于超薄阻挡（TiN）**：高共形与可控厚度，减少占据体积。  
- **PVD用于锚定/附着与某些底层**：在底部附着、界面洁净与高纯金属层方面有优势（且易与preclean集成到cluster tool）[[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)[[39]](https://www.appliedmaterials.com/us/en/product-library/endura-pvd.html)。  
- **CVD用于主体填充**：提供共形沉积与填充效率 [[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)。

#### 3) Mo（钼）等潜在替代：更偏ALD的“高深宽比填充/非含氟前驱体”动机
Lam公开提到：Mo可以用ALD来获得更好的特征填充，并可采用**非含氟卤化物前驱体**以避免某些钨应用里的介质损伤；并强调其etchback/CMP可用既有工具化学集成，利于导入 [[37]](https://www.lamresearch.com/product/altus-product-family/)。此外，出口管制文本也点名“selective molybdenum growth without a barrier”这类能力 [[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)。  
> 但：这些属于“被公开强调的导入方向/能力类别”，并非对某一逻辑节点已大规模量产采用Mo接触的直接证明 [[37]](https://www.lamresearch.com/product/altus-product-family/)[[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)。

---

### C. BEOL：互连（金属线/通孔）——Cu仍主流，但“barrier/liner极薄化 + Ru/Co体系 + 局部层向Ru演进”的证据链很强

#### 1) Cu互连的Ta(N)/Ta阻挡 + Cu seed：PVD仍是核心量产手段
Applied的量产型PVD系统描述非常直接：在“3x/2x node及以后”的Cu互连金属化中，通过Endura平台顺序沉积 **Ta(N)/Ta barrier + Cu seed**，并强调采用高离化PVD（SIP）实现全覆盖、低温沉积，并通过覆盖与形貌控制改善可靠性 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)。

**PVD在这里沉积的典型金属薄膜：**
- **TaN/Ta（文中写Ta(N)/Ta）阻挡层** [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)  
- **Cu seed**（为后续电镀Cu提供导电种子）[[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)

**为什么选 PVD（核心原因，来自设备商公开论述）：**
- **高离化PVD带来的覆盖/形貌控制**：实现full coverage、低温沉积、减少overhang并获得更平滑形貌 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)。  
- **阻挡厚度可调以支持缩放**：更薄的Ta(N)仍要保证底部/侧壁覆盖，关联到电迁移/应力迁移可靠性 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)。  
- **与low‑k界面/清洗集成**：强调在同一平台集成preclean（去聚合物残留、还原CuO、保护多孔low‑k且不显著改变k值）以获得无氧化界面与良好附着 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)。  
- **与电镀协同**：Cu damascene的“PVD barrier/seed + 电镀（ECD） + CMP”仍是经典量产组合（RDL摘要也体现了类似barrier/seed组合的存在）[[6]](https://iitc-conference.org/2024-iitc-program/)。

#### 2) Cu互连的超薄liner：从“Co liner”走向“RuCo（二元）liner”，且有“3nm起量产出货”的公开宣称（CVD）
这是近两年公开资料中最“节点绑定、量产措辞最强”的部分之一。Applied在新闻稿中宣称：
- **“行业首次在高产中使用ruthenium”**，其**RuCo**二元金属组合使liner厚度减少到约2nm、改善Cu reflow填充表面性质，并使线电阻最多降低25% [[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)。  
- 其“Endura Copper Barrier Seed IMS with **Volta Ruthenium CVD**”被所有领先逻辑芯片制造商采用，并**“从3nm节点开始出货”** [[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)。  
其产品页进一步解释：先进节点的Cu gapfill越来越依赖reflow，而reflow强依赖Cu沿liner流动；传统CVD Co liner对3nm及更小“太厚”，会牺牲良率与电阻；RuCo能把关键层厚度缩放到<20Å并改善最小互连的良率开发 [[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)。

**CVD在这里沉积的典型金属薄膜：**
- **Ru（通过Ru CVD，作为RuCo liner体系的一部分/或与Co组合）**[[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)  
- **Co（传统CVD Co liner；或作为RuCo组合的一部分）**[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)

**为什么选 CVD（核心原因）：**
- **在极小互连沟槽/通孔内做超薄且连续的liner**：liner既要薄（不吃掉Cu有效截面），又要连续（填充/可靠性），而且要改善reflow润湿/流动行为 [[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)。  
- **量产可行性与节点推进**：Applied把它明确与“3nm起出货、2nm及以下延伸Cu”绑定，是面向HVM的公开论述 [[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)。

#### 3) ALD TaN阻挡层在先进互连中的现实存在（并与Ru/Co liner研究耦合）
- TSMC较早公开条目对比了PVD TaN的覆盖瓶颈，指出**ALD TaN**可提供共形覆盖、Å级厚度控制，并在电学与可靠性上优于PVD TaN [[18]](https://research.tsmc.com/english/research/interconnect/on-chip-interconnect/publish-time-2.html)（虽是较早节点论文摘要，但其“为何要ALD阻挡层”的逻辑在先进节点更强）。  
- Samsung在IITC 2024摘要中明确描述其在先进节点Cu互连研究中采用**“ALD TaN barrier metal”**，并引入**Ru‑Co binary liner (RCBL)**替代传统Co liner，实现Cu void减少87%、线电阻降低14%，并把可制造性与可靠性与“先进节点foundry产品逻辑芯片良率与TDDB测量”挂钩 [[6]](https://iitc-conference.org/2024-iitc-program/)。

**为什么选 ALD（核心原因）：**
- **超薄且共形的扩散阻挡层**：在更小CD下，阻挡层占比迅速上升，必须靠ALD做到“更薄但仍连续覆盖”。TSMC条目直接把此作为PVD难点与ALD优势 [[18]](https://research.tsmc.com/english/research/interconnect/on-chip-interconnect/publish-time-2.html)。  
- **与新liner材料体系协同**：Samsung例子显示ALD TaN阻挡与Ru‑Co liner共同用于改善润湿、减少空洞并降低电阻 [[6]](https://iitc-conference.org/2024-iitc-program/)。

#### 4) 局部互连向“Ru直接刻蚀/半镶嵌（semi‑damascene）”演进：研究机构与厂商公开披露的方向
当pitch <20nm时，传统Cu dual-damascene的RC与barrier体积分数问题急剧恶化。Lam公开建模指出：由于例如2nm TaN barrier的高电阻率主导，在小于约20nm CD时Cu/Co线电阻急升；而**barrier‑less Ru**在更小尺寸下的R/RC可能更优，并对LER敏感性更低 [[3]](https://newsroom.lamresearch.com/Analysis-BEOL-Metal-Schemes-Process-Modeling)。  
imec在IITC 2025披露其实现**16nm pitch Ru lines**并给出电阻与良率数据，且把它定位为A7及更先进节点的M0局部互连候选，并强调工业界正在采纳Ru direct metal etch路线 [[15]](https://www.imec-int.com/en/press/imec-demonstrates-16nm-pitch-ru-lines-record-low-resistance-obtained-using-semi-damascene)。Intel也公开提到其展示了**subtractive ruthenium**与空气隙等互连方案作为HVM兼容集成流程的一部分（但未披露沉积方法细节）[[40]](https://newsroom.intel.com/intel-foundry/intel-foundry-unveils-technology-advancements-iedm-2024)。

---

## 3) 先进存储：DRAM 与 3D NAND 的金属薄膜沉积（能确认的部分 + 必须如实说明的缺口）

### A. DRAM（1α/1β/1γ）：公开“节点量产/出货”信息多，但“电容/字线/位线金属堆栈+沉积法”细节公开较少
- Micron公开了1β推进与制造复杂度（上千道步骤、需要原子级薄与超高纯材料沉积）但未给出电容电极等金属堆栈细节 [[41]](https://www.micron.com/about/blog/memory/dram/first-with-alpha-first-with-beta-shipping-the-worlds-first-1-beta-dram)；其1γ简报强调EUV与HKMG，但未披露HKMG金属层沉积方法分解 [[8]](https://assets.micron.com/adobe/assets/urn:aaid:aem:a1133dcd-40d3-49f6-9d56-0d3fbc22527f/renditions/original/as/1-gamma-technology-brief.pdf)。  
- SK hynix在IEDM 2023条目披露了DRAM单元晶体管的“middle‑silicon‑TiN gate（超薄TiN/Si/TiN）”以改善可扩展性与保持特性，但该条目未提供TiN的沉积方法（PVD/CVD/ALD）[[42]](https://static1.squarespace.com/static/67a3eee4385dfb3390804f02/t/684859e2d4527577597b1474/1749572070397/2023-IEDM-Archive.pdf)。  

尽管如此，从设备商公开资料，我们仍能**可靠确认DRAM相关金属薄膜的“设备类型分工”和部分材料**：

#### 1) TiN：ALD/（类ALD的顺序流CVD）在DRAM电极/阻挡/埋置字线等场景被设备商明确点名
- Applied的iLB（integrated liner/barrier）页面明确写到系统沉积**TiN薄膜**，并把其意图应用列为：≤32nm逻辑器件、**embedded DRAM（4X node）、DRAM electrode、buried word line**等；并强调RE‑ALD等方式实现超薄均匀阻挡、>90%覆盖率、低温以避免高k再结晶损伤、并最小化等离子损伤风险 [[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)。  
- TEL Triase+产品页把TiN应用直接列为：**contact barriers、capacitor electrodes、word line barriers、metal gates**，并解释其SFD技术“兼具ALD覆盖与CVD产能”[[47]](https://www.tel.com/product/triase.html)。  
- ASM的ALD模块应用也把**capacitor electrodes**列为主要应用之一 [[48]](https://www.asm.com/our-technology-products/ald/xp4-emerald)。  
- 此外，面向DRAM电容的综述明确：DRAM圆柱电容结构复杂且高深宽比，ALD因其step coverage成为关键（文中也提到电极由TiN等金属薄膜替代多晶硅的趋势）[[9]](http://lab.semi.ac.cn/library/upload/files/2022/12/5c2976ed028e63bc.pdf)。

**为什么选 ALD/顺序流沉积（SFD/ASFD）（核心原因）：**
- **超高深宽比结构的共形覆盖**（电容内壁、埋置字线沟槽等）。  
- **阻挡/衬垫必须极薄且连续**，否则吃掉太多导体体积导致电阻/性能恶化 [[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)。  
- **温度预算与材料敏感性（高k相关）**：Applied明确强调低温与减少等离子损伤/避免高k性质不利变化 [[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)。  
- **吞吐折中**：TEL明确把SFD描述为兼具ALD覆盖与CVD产能的量产路线 [[47]](https://www.tel.com/product/triase.html)。

> 必须如实说明的缺口：就“DRAM 1α/1β/1γ量产线里，电容下电极/上电极到底是哪种金属（TiN/Ru等）、分别由PVD还是ALD还是CVD沉积、字线/位线金属与阻挡衬垫如何分工”，本次可引用资料不足以做逐节点逐层确认；能确认的是：设备商把TiN（ALD/顺序流）明确与DRAM电极/埋置字线应用绑定，并把“超薄阻挡+高覆盖+低温/低损伤”作为选择原因 [[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)[[47]](https://www.tel.com/product/triase.html)[[9]](http://lab.semi.ac.cn/library/upload/files/2022/12/5c2976ed028e63bc.pdf)。

---

### B. 3D NAND（176–232层及以上）：公开层数/架构很多，但“金属栅/字线材料与沉积法逐层细节”公开仍有限；不过“W相关金属化（含WN阻挡）”在设备商侧的指向非常明确
- Micron公开其232层3D NAND进入量产爬坡（2022年底前后）并讨论高深宽比刻蚀/工艺挑战，但未披露字线/替换栅金属材料与沉积方法细节 [[10]](https://www.micron.com/about/blog/memory/nand/first-to-market-second-to-none-the-worlds-first-232-layer-nand)。  
- Kioxia/WD公开其218层与CBA键合、性能指标，但同样不披露wordline金属与沉积路线 [[43]](https://apac.kioxia.com/en-apac/business/news/2023/20230330-1.html)。  

在“沉积设备类型—金属薄膜—应用模块”的可确认层面，最直接的公开证据来自设备商与会议摘要：

#### 1) W（钨）/WN（金属阻挡）在3D NAND结构金属化中的CVD+ALD组合逻辑
- Lam ALTUS页面把关键应用直接列为：**“3D NAND wordlines”**、以及“WN barrier for via and contact metallization”，并解释纳米尺度下常规CVD W会因overhang造成void，必须依靠ALD做更薄且高覆盖的阻挡（如ALD WN）与成核层，再配合CVD做主体填充 [[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- TEL Triase+ W 系统描述W CVD（WF6）用于接触塞形成与通孔填充，并可原位沉积成核层与体膜以保证小几何结构的阶梯覆盖 [[47]](https://www.tel.com/product/triase.html)。  
- IITC 2024摘要里也出现Kioxia开发**subtractive‑etched tungsten interconnect**与HAR全自对准通孔，用于未来3D flash缩小互连（表明W互连/处理仍是重点方向之一）[[6]](https://iitc-conference.org/2024-iitc-program/)。

**为什么选 ALD/CVD（核心原因）：**
- **极端HAR结构要求共形阻挡+可靠填充**：ALD用来保证阻挡/衬垫连续覆盖且尽可能薄；CVD用来做主体金属填充以满足产能 [[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- **避免void/seam导致的电阻与失效**：Lam对overhang→void的机制解释非常直接 [[37]](https://www.lamresearch.com/product/altus-product-family/)。  
- **氟相关可靠性与低氟/非氟路径动机**：材料白皮书指出WF6带来的氟在未来极薄阻挡层下会更敏感，氟与TiN反应可导致金属层退化，并讨论替代/折中方案（如以WCl5做初始成核层后再切回WF6）[[44]](https://www.entegris.com/content/dam/web/resources/white-papers/whitepaper-solving-3d-nand-material-integration-challenges-8551.pdf)；Lam也提到Mo可用非含氟前驱体以避免某些钨应用中的介质损伤 [[37]](https://www.lamresearch.com/product/altus-product-family/)。  
> 注：白皮书属于供应链综述性材料，不等同于某一家存储厂的逐代量产披露，但用于解释“为何低氟/非氟、为何阻挡层极薄化”是有价值的 [[44]](https://www.entegris.com/content/dam/web/resources/white-papers/whitepaper-solving-3d-nand-material-integration-challenges-8551.pdf)。

> 必须如实说明的缺口：关于“176–232层及以上量产3D NAND中，wordline/替换栅金属一定是W且具体由CVD还是ALD占主导、楼梯结构互连金属栈如何配置”，本次可引用资料不足以逐层确认。能确认的是：Lam把“3D NAND wordlines”与其W沉积（ALD+ CVD组合）应用直接绑定，并把WN阻挡用于via/contact金属化作为关键应用点之一 [[37]](https://www.lamresearch.com/product/altus-product-family/)。

---

## 4) 先进封装（2.5D/3D、TSV、RDL、键合界面）：PVD仍非常强势，CVD/ALD用于更薄阻挡/更好覆盖的趋势也存在

### A. TSV金属化：PVD沉积Ta/Ti阻挡 + Cu seed（随后通常电镀Cu）
Applied的Endura Ventura PVD系统页面非常明确：
- 该系统专为**TSV金属化**设计，面向**≥10:1深宽比** [[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)。  
- 通过改进离子密度、方向性与可调能量，在HAR TSV中沉积连续的**Ta或Ti barrier**与**Cu seed**；并可把barrier/seed厚度相对BEOL系统减少>50%，吞吐提升>2倍，同时减少厚膜带来的应力缺陷风险与成本 [[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)。

**为什么选 PVD（核心原因）：**
- **方向性与离子能量可调**适合HAR TSV底部/侧壁连续覆盖 [[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)。  
- **与Cu电镀强耦合**：PVD seed是电镀Cu的关键前置层。  
- **产能与成本**：通过更薄且更快沉积减少成本、降低应力缺陷风险 [[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)。

### B. RDL（再布线层）：barrier/seed组合明确存在（沉积方式在摘要中未明示）
IITC 2024摘要提到RDL电镀用的barrier/seed组合包括 **TiW/Cu、TaN/Cu、TaN/Ta/Cu** [[6]](https://iitc-conference.org/2024-iitc-program/)。  
> 但该摘要未明确这些层由PVD还是其他方法形成；在产业实践中常见做法是溅射PVD，但这里不能把行业常识当作引用事实，只能确认“这些组合被使用”[[6]](https://iitc-conference.org/2024-iitc-program/)。

### C. 键合界面（金属-金属键合/混合键合相关研究）：出现PVD Cu/Co
IITC 2024摘要里有用“两步PVD Cu/Co”堆叠模拟金属键合界面并研究等离子体处理对接触电阻影响的例子 [[6]](https://iitc-conference.org/2024-iitc-program/)。  
这类工作说明：在先进封装/键合里，**PVD仍常用于界面金属与表面工程**（低污染、可控厚度、易与真空表面处理集成）。

---

## 5) 电子束蒸发沉积（e-beam evaporation）：在先进逻辑/DRAM/3D NAND主互连里为何不常用？它又在哪些量产场景“很常用”？

### A. 在主流先进CMOS互连（逻辑/DRAM/3D NAND）里：本次资料没有证据显示它是主力
从工艺选择维度，蒸发相对溅射通常在**均匀性、可重复性与自动化集成**方面不占优势；有设备商科普明确指出溅射往往薄膜质量与均匀性更好、更适合高产量连续生产，而蒸发存在“手动成分”等影响规模化的因素 [[32]](https://www.dentonvacuum.com/blog/is-evaporation-or-sputtering-better-for-your-application/)。  
因此在先进CMOS BEOL/MOL这类对**300mm均匀性、缺陷密度、cluster tool集成、在线产能**极敏感的场景，产业主力通常仍是PVD（溅射）/ALD/CVD组合，而不是e-beam蒸发（至少本次可引用资料未能证明其在先进逻辑/存储主互连中的关键量产角色）。

### B. e-beam蒸发的“明确量产强项”在化合物半导体金属化（尤其Au与lift-off）
- CS Mantech 2025论文明确指出：在化合物半导体产业里，**Au常用e-beam蒸发**；Au用于gate以及M1/M2金属堆栈，原因包括导电性、抗氧化与可靠接触；并强调e-beam蒸发适合在超低压下进行多层金属堆栈蒸发以支持lift-off [[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)。  
- Temescal也公开宣称其量产蒸发系统用于化合物半导体制造，可沉积Ti/Pt/Au/Ni/Al/Cr/Cu/Mo等，并声称在全球化合物半导体工厂/代工厂中有24/7运行的量产系统 [[28]](https://temescal.ferrotec.com/)。

**为什么这些场景选 e-beam（核心原因）：**
- **非常适配lift-off多层金属堆栈**（方向性沉积、超低压、多源共蒸发/顺序蒸发）[[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)。  
- **贵金属体系与接触可靠性需求**在化合物半导体里更常见（如Au系）[[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)。

**e-beam的典型限制（量产角度）：**
- 以Au为例，论文讨论了Au爬升/堆积导致功率密度突变、膜厚/均匀性劣化、spitting颗粒等工程问题与维护成本 [[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)。这类问题在先进CMOS的缺陷密度与一致性要求下会更“敏感”。

### C. e-beam在某些晶圆级互连/凸点也可用（特种量产/工程化）
HYPRES论文展示了晶圆级凸点可用e-beam蒸发或电镀实现，并显著提升吞吐与均匀性；其凸点材料包括Au/Cu/In，且使用Ti/Pd粘附层，并在同一流程中加Au封帽防氧化 [[29]](http://www.hypres.com/wp-content/uploads/2011/06/tolpygoWaferBump09.pdf)。  
这说明：在**特定封装/互连几何**与材料体系下，e-beam仍可能是合理选择。

---

## 6) MBE（分子束外延）：为何不是主流CMOS金属薄膜沉积设备？它在“芯片工艺”里真正用在哪里？

### A. 在主流先进逻辑/DRAM/3D NAND金属互连沉积中：通常不使用（至少本次资料未见量产证据）
MBE的核心价值在“外延晶体质量/界面突变/合金组分与掺杂精控”，但在CMOS金属互连所需的大面积金属薄膜沉积上，MBE在吞吐、成本、与300mm CMOS量产线集成方面通常不合适（本次资料主要支持其在化合物半导体外延与III-V/Si研究方向，而非CMOS金属互连）[[26]](https://research.tsmc.com/page/high-mobility-channel/4.html)[[31]](https://www.semiconductor-today.com/news_items/2024/jul/iiivepi-260724.shtml)。

### B. MBE在化合物半导体外延里是明确的量产技术（“高产能、24/7、多台并行”）
- Veeco公开GEN2000面向HBT/pHEMT等无线通信器件的高产量制造 [[20]](https://www.veeco.com/products/gen2000-mbe-system/)。  
- Riber公开MBE 6000在全球高产能外延运营中常见“2–8台并行、24/7运行、超长campaign”的工厂配置，并指出其在P‑HEMT与光电材料量产中地位稳固 [[22]](https://www.riber.com/product/mbe-6000/)。  
- IQE论文直接以“Commercial production of QWIP wafers by MBE”为题，说明MBE用于商业化生产QWIP外延片，理由是对厚度/组分/界面突变性的严格控制 [[23]](https://www.sciencedirect.com/science/article/abs/pii/S1350449501001001)。  
- VCSEL方面也有多片量产MBE平台与均匀性数据披露 [[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)。

### C. 为什么这些场景选 MBE（核心原因）：
- **界面突变性与层厚/组分/掺杂的精确控制**（如QWIP、VCSEL多层结构）[[23]](https://www.sciencedirect.com/science/article/abs/pii/S1350449501001001)[[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)。  
- **长campaign稳定生产与均匀性**（对外延片一致性关键）[[22]](https://www.riber.com/product/mbe-6000/)[[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)。

### D. 与先进硅基逻辑的关系：更多停留在研究与异质集成挑战
TSMC研究页面谈到III‑V on 300mm Si的异质集成研究，并明确指出长期以来制造标准未满足、缺陷/成本/复杂度限制了大规模商业影响 [[26]](https://research.tsmc.com/page/high-mobility-channel/4.html)。这类方向未来可能会用到MBE或其他外延技术，但与“先进CMOS金属互连薄膜沉积”不是同一类问题。

---

## 7) 按“设备类型 → 金属薄膜 → 典型模块 → 选择原因”做一个可落地的汇总表（基于本次可引用证据）

### PVD（溅射/iPVD等）
- **Ta(N)/Ta barrier（Cu互连阻挡）+ Cu seed（Cu互连种子）**：BEOL Cu互连金属化 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)  
  - 原因：高离化PVD实现覆盖/低温/形貌控制；可调厚度支撑缩放；与preclean集成确保界面/low‑k兼容与可靠性 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)  
- **TSV Ta或Ti barrier + Cu seed**：先进封装/TSV金属化 [[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)  
  - 原因：HAR方向性覆盖、可薄膜化降成本与应力缺陷风险、吞吐提升 [[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)  
- **接触相关的Ti、Co等（底层/锚定/厚overburden）**：MOL/接触金属化（与ALD/CVD组合）[[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)  
  - 原因：附着/底部覆盖、与真空预清洗/cluster集成、配合后续CVD填充与CMP [[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)[[39]](https://www.appliedmaterials.com/us/en/product-library/endura-pvd.html)  
- （“常见PVD应用类别”）Al pad、Ti/TiN liner、Cu barrier/seed等也被设备商概览页点名 [[1]](https://www.appliedmaterials.com/us/en/semiconductor/products/processes/pvd.html)

### CVD（含选择性CVD、金属CVD）
- **选择性W CVD（bottom‑up W fill）**：接触孔/局部互连降阻与无空洞填充 [[11]](https://www.appliedmaterials.com/us/en/product-library/endura-volta-selective-w-cvd.html)[[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)  
  - 原因：减少/消除liner/barrier与成核层、最大化导电体积、降低接触电阻 [[11]](https://www.appliedmaterials.com/us/en/product-library/endura-volta-selective-w-cvd.html)  
- **Co CVD（Co bulk fill）**：先进接触金属化（示例为7nm及以下Co接触方案）[[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)[[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)  
  - 原因：共形沉积与主体填充；配合PVD锚定与退火去seam [[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)  
- **Ru CVD / RuCo liner（超薄liner）**：先进Cu互连（公开宣称3nm起HVM出货/采用）[[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)  
  - 原因：把liner做得更薄、改善Cu reflow与空洞控制、降低线电阻并延伸Cu到2nm及以下 [[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)  
- **W CVD（WF6等）**：接触塞/通孔填充（TEL/Lam均强调其量产应用，但需配合ALD阻挡/成核以避免void）[[37]](https://www.lamresearch.com/product/altus-product-family/)[[47]](https://www.tel.com/product/triase.html)

### ALD（含PEALD、选择性ALD）
- **WFM/金属栅相关金属氮化物（如TiN、TaN等）**：FEOL HKMG（尤其FinFET/GAA）[[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)[[36]](https://www.asm.com/media/we2mbjp1/asm-at-semicon-west-2024.pdf)  
  - 原因：三维结构共形性 + 原子级厚度/界面控制支撑Vt/EWF工程 [[34]](https://www.mdpi.com/2076-3417/9/11/2388)  
- **超薄阻挡/衬垫（TiN、TaN、WN等）**：MOL/BEOL关键薄层 [[18]](https://research.tsmc.com/english/research/interconnect/on-chip-interconnect/publish-time-2.html)[[6]](https://iitc-conference.org/2024-iitc-program/)[[37]](https://www.lamresearch.com/product/altus-product-family/)[[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)  
  - 原因：共形、可极薄、减少占用体积、改善可靠性；与新liner（Ru/Co）协同改善润湿/空洞/电阻 [[18]](https://research.tsmc.com/english/research/interconnect/on-chip-interconnect/publish-time-2.html)[[6]](https://iitc-conference.org/2024-iitc-program/)  
- **DRAM相关TiN薄膜（设备商明确点名DRAM electrode、buried word line等）** [[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)[[47]](https://www.tel.com/product/triase.html)[[48]](https://www.asm.com/our-technology-products/ald/xp4-emerald)  
  - 原因：HAR结构覆盖、低温/低损伤与高k兼容、缩放下的超薄连续膜 [[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)  
- **选择性ALD/区域选择沉积（能力类别）**：出口管制文本点名（用于barrier/liner或实现界面处去阻挡等能力）[[14]](https://public-inspection.federalregister.gov/2023-23049.pdf)

### 电子束蒸发（e-beam evaporation）
- **Au（以及Ti/Pt等多层金属堆栈）**：化合物半导体的gate与M1/M2堆栈，lift‑off金属化 [[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)[[28]](https://temescal.ferrotec.com/)  
  - 原因：适配lift‑off、多层堆栈、贵金属接触可靠性 [[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)  
- **Au/Cu/In bumps + Ti/Pd粘附层 + Au封帽等**：特种晶圆级凸点/互连 [[29]](http://www.hypres.com/wp-content/uploads/2011/06/tolpygoWaferBump09.pdf)  
  - 原因：几何可控、吞吐与均匀性提升（相对手工方案）[[29]](http://www.hypres.com/wp-content/uploads/2011/06/tolpygoWaferBump09.pdf)  
- **为何不常做先进CMOS互连主力**：自动化/均匀性/可重复性与缺陷控制等维度通常不如主流溅射PVD与cluster集成路线（一般性对比）[[32]](https://www.dentonvacuum.com/blog/is-evaporation-or-sputtering-better-for-your-application/)

### MBE（分子束外延）
- **不用于主流CMOS金属互连沉积**：本次可引用资料未见其在先进逻辑/DRAM/3D NAND互连金属沉积的量产证据  
- **用于量产外延（化合物半导体）**：HBT/pHEMT、VCSEL、QWIP等 [[20]](https://www.veeco.com/products/gen2000-mbe-system/)[[22]](https://www.riber.com/product/mbe-6000/)[[23]](https://www.sciencedirect.com/science/article/abs/pii/S1350449501001001)[[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)  
  - 原因：外延质量、界面突变、层厚/组分/掺杂精控、长campaign稳定生产 [[23]](https://www.sciencedirect.com/science/article/abs/pii/S1350449501001001)[[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)[[22]](https://www.riber.com/product/mbe-6000/)

---

## 8) 你如果要把“先进节点金属薄膜—设备选择”讲清楚，最关键的底层逻辑（跨逻辑/存储/封装通用）

1) **几何结构决定方法**：  
- 需要“沿侧壁/底部一致”的 → **ALD优先**（WFM、超薄阻挡/衬垫、HAR结构的连续膜）[[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[37]](https://www.lamresearch.com/product/altus-product-family/)  
- 需要“快速填满体积”的 → **CVD优先**（W/Co bulk fill、某些顺序流沉积折中）[[37]](https://www.lamresearch.com/product/altus-product-family/)[[47]](https://www.tel.com/product/triase.html)  
- 需要“方向性/底部强化/seed与电镀协同”的 → **PVD优先**（TaN/Ta、Cu seed、TSV barrier/seed、部分锚定层）[[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)[[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)[[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)

2) **RC/接触电阻与“有效金属截面积”**是先进互连的核心KPI：  
- barrier/liner越厚，导体越“瘦”，电阻越高；因此推动：**更薄阻挡（ALD）**、**更薄liner（RuCo等CVD）**、甚至局部层走向**barrier‑less Ru / subtractive Ru**等路线 [[3]](https://newsroom.lamresearch.com/Analysis-BEOL-Metal-Schemes-Process-Modeling)[[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[15]](https://www.imec-int.com/en/press/imec-demonstrates-16nm-pitch-ru-lines-record-low-resistance-obtained-using-semi-damascene)。

3) **界面与可靠性**（EM/SM/TDDB/粘附/氧化/氟扩散等）决定工艺集成：  
- PVD常与真空preclean集成以保证界面无氧化、对low‑k友好 [[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)  
- ALD阻挡/衬垫要在极薄下仍连续，否则可靠性崩溃 [[18]](https://research.tsmc.com/english/research/interconnect/on-chip-interconnect/publish-time-2.html)[[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)  
- WF6带来的氟与超薄阻挡的相互作用风险，推动低氟/非氟与新材料探索 [[44]](https://www.entegris.com/content/dam/web/resources/white-papers/whitepaper-solving-3d-nand-material-integration-challenges-8551.pdf)[[37]](https://www.lamresearch.com/product/altus-product-family/)

---

## 9) 最后：针对你原问题的“逐条回答”（一句话版索引）

- **先进制程（逻辑/DRAM/3D NAND）金属薄膜生长**：确定大量使用 **PVD + CVD + ALD**；  
- **PVD沉积什么**：典型是 **Ta(N)/Ta barrier、Cu seed（Cu互连）**[[2]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-rf-xt-pvd.html)、**TSV的Ta/Ti barrier与Cu seed**[[5]](https://www.appliedmaterials.com/us/en/product-library/endura-ventura-pvd.html)、以及接触金属化中的部分底层/锚定层（如Ti、Co）[[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)；  
- **CVD沉积什么**：典型是 **W/Co填充金属**[[38]](https://www.appliedmaterials.com/us/en/blog/blog-posts/enabling-the-ai-era-with-a-new-integrated-materials-solution.html)[[37]](https://www.lamresearch.com/product/altus-product-family/)、**选择性W填充**[[11]](https://www.appliedmaterials.com/us/en/product-library/endura-volta-selective-w-cvd.html)、以及先进Cu互连的**Ru（Volta Ru CVD）/RuCo超薄liner**（公开宣称3nm起HVM出货/采用）[[12]](https://ir.appliedmaterials.com/news-releases/news-release-details/applied-materials-unveils-chip-wiring-innovations-more-energy)[[13]](https://www.appliedmaterials.com/us/en/product-library/endura-cubs-volta-ruthenium.html)；  
- **ALD沉积什么**：典型是 **TiN/TaN等功函数金属/金属栅相关薄层**[[34]](https://www.mdpi.com/2076-3417/9/11/2388)[[35]](https://www.asm.com/media/2eokpccb/asmi-analyst-and-investor-technology-seminar-2018.pdf)[[36]](https://www.asm.com/media/we2mbjp1/asm-at-semicon-west-2024.pdf)、以及 **TaN/TiN/WN等超薄阻挡/衬垫**[[18]](https://research.tsmc.com/english/research/interconnect/on-chip-interconnect/publish-time-2.html)[[6]](https://iitc-conference.org/2024-iitc-program/)[[37]](https://www.lamresearch.com/product/altus-product-family/)[[46]](https://www.appliedmaterials.com/us/en/product-library/endura-ilb-pvd-ald.html)；  
- **电子束蒸发沉积在先进CMOS主互连是否常用**：本次证据显示**并非主力**；它在**化合物半导体Au金属化与lift‑off**、以及某些**凸点/特种互连**场景可量产使用 [[27]](https://csmantech.org/wp-content/uploads/2025/05/3B.4-Final.2025.pdf)[[28]](https://temescal.ferrotec.com/)[[29]](http://www.hypres.com/wp-content/uploads/2011/06/tolpygoWaferBump09.pdf)；  
- **MBE在先进CMOS金属薄膜里是否常用**：**通常不用**；它是**化合物半导体外延的量产技术**（HBT/pHEMT、VCSEL、QWIP等）[[20]](https://www.veeco.com/products/gen2000-mbe-system/)[[22]](https://www.riber.com/product/mbe-6000/)[[23]](https://www.sciencedirect.com/science/article/abs/pii/S1350449501001001)[[24]](http://wp.intelliepi.com/wp-content/uploads/2021/08/Highly_Uniform_VCSELs_Grown_by_Multi-wafer_Production_MBE.pdf)，在硅基先进逻辑更多与异质集成研究相关且仍受缺陷/成本/复杂度约束 [[26]](https://research.tsmc.com/page/high-mobility-channel/4.html)。

如果你希望我把这份调研进一步“工程化”（例如画出每一类芯片：逻辑/DRAM/3D NAND 的**典型金属堆栈剖面**并标注每层常见沉积法、以及列出“你们fab里常见的设备族/腔体类型”映射），我可以在你指定一个工艺范围（比如：仅讨论BEOL Cu互连与MOL接触，或仅讨论DRAM电容与埋置字线）后，把表格做得更接近可用于内部培训或设备选型评审的版本。
