# Calculator_VHDL
Projekt kalkulatora z Ps2_rx i Ps2_kbd do jego obsługi

Projekt wykonany pod opieką doktora Jarosława Sugiera podczas zajęć projektowych z Układów Cyfrowych i Systemów Wbudowanych na Politechnice Wrocławskiej.
System zawiera dokumentacje "dokumantacja.pdf" w celu ułatwienia dalszej rozbudowy.

Data wykonania: 1.06.2021
