



Fw: [請問] 電子所 簡昭欣  元件製程技術及可靠度  - 看板 NCTU-Teacher - 批踢踢實業坊


















批踢踢實業坊
›
看板 NCTU-Teacher
關於我們
聯絡資訊




返回看板


分享







作者neoneon (紅茶を飲む程度の能力)看板NCTU-Teacher標題Fw: [請問] 電子所 簡昭欣  元件製程技術及可靠度 時間Mon Jul 11 01:16:08 2016
※ [本文轉錄自 neoneon 信箱]

作者: [email protected] ("愛宕有機奈米負離子貓")
標題: [請問] 電子所 簡昭欣  元件製程技術及可靠度 
時間: Sun Jul 10 01:50:53 2016

作者: Rush (Rush) 看板: NCTU-Teacher
標題: [請問] 電子所 簡昭欣  元件製程技術及可靠度 
時間: 2009/02/26 Thu 21:01:36

請問有人修過這堂課 可以提供一些心得嗎

還是有簡老師實驗室的學生 可以說一下 老師上課的風格

考試的方式 還有會不會很硬呀

謝謝

--
※ Origin: 交大次世代(bs2.to)
◆ From: 114-44-232-182.dynamic.hinet.net
推 LoLiLo：我只是大學部的  只修過他的普物  不過聽他說              02/26 23:06
推 LoLiLo：他的課修的人很少  但聽的人很多  言下之意也許是...       02/26 23:06
推 LoLiLo：教的好 但分數不好之類的   不過他人很NICE                02/26 23:07
推 Keyway：簡昭欣 人超好XD                                         02/26 23:14
推 wuhuhu：簡昭欣超好而且考試也不會刁難                            02/27 15:23
推 odlo：推簡博人很好XD                                            03/01 06:44


※ 發信站: 批踢踢實業坊(ptt.cc)
※ 轉錄者: neoneon (106.105.175.48), 07/11/2016 01:16:08










國立交通大學機構典藏：元件可靠度的改善及類比電路應用時之影響





























































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 元件可靠度的改善及類比電路應用時之影響Reliability investigation for process improvement and on analog circuit application
作者: 林榮俊Jung-Chun Lin雷添福Tan-Fu Lei電子研究所
關鍵字: 元件可靠度;類比電路;源極工程;不匹配特性;device reliability;analog circuit;drain engineering;mismatch
公開日期: 2006
摘要: 隨者半導體工業科技的日新月異,製程技術的快速進步,使各種功能能夠同時置入於一顆晶片之中的可行性就不斷的在提升,也就是希望利用先進半導體製程來整合數位和類比功能於單一晶片中,此時對於半導體元件的可靠度除了傳統數位電路的考量,在類比電路使用時的可靠性的研究也隨之而來,.
  本篇論文首先提出在深次微米元件的製程之中的回火條件控制上,時間的控制比溫度的控制更能有效改善元件熱載子的可靠性問題.當半導體深次微米製程中,源極工程用到銦(Indium)元素時,可以利用較低的溫度但較長時間的回火條件,使其均勻擴散來達到源極濃度較低, 源極電場較小進而使其有較佳熱載子的可靠性與元件特性,與此同時,當考慮系統單晶片對元件有不同功能的要求時,利用製程與元件模擬軟體的幫助及實際製程的驗證結果,適當的利用源極工程,當元件尺寸越來越小的時候,大角度的植入可以調整元件通道中二維濃度的變化,從而改變元件的各項特性,使其具有數位電路需要的大的開啟電流以及較小的靜態電流,並且同時具備類比電路的高輸出電阻和電壓增益,除此之外透過高電壓加速測試方法,來比較元件在類比電路的操作特性和傳統數位電子元件操作特性的差異之處,發現在類比電路時元件操作特性更容易有劣化的現象.進一步比較類比電路中之重要的參數不匹配特性的變化,發現NMOS的電流在遭遇高電壓後與PMOS相比,不匹配特性會有明顯劣化或變大的結果.這個現象值得提供給類比電路設計時電路設計者考慮元件劣化對參數不匹配特性的改變,因電路隨使用時間之增加而元件劣化對參數不匹配特性的改變,使得數位電路仍正常工作時,但類比電路因不匹配特性的改變而導致整個電路不能正常工作,也就造成單晶片的失效的現象.The dissertation addresses the issues related to reliability improvement of CMOS device and reliability of CMOS device on the analog circuit application
especially the mismatch degradation of devices on the analog circuit.
   In the beginning, the effect of post-thermal annealing after indium-halo and As-halo implantation on the reliability of sub-0.1um MOSFETs was investigated. We found that the control of annealing time is more efficient than that of annealing temperature with respect to improving the hot carrier-induced device degradation. The best results of device performance were obtained with post-annealing treatment performed at medium temperatures (e.g., 900℃) for a longer time.
   Secondary, MOSFETs having 20 Å and 32 Å gate oxide thickness of 0.13 μm technology are used to investigate DC hot carrier reliability at elevated temperatures up to 125℃. The research also focused on the degradation of analog properties after hot carrier injection. Based on the results of experiments, the hot carrier degradation of Id,op (defined based on analog application) is found to be the worst case from room temperature to 125℃. This result should be a valuable message for analog circuit designers. As to the reverse temperature effect, the substrate current (Ib) commonly accepted as the statues for monitoring the drain avalanche hot carrier (DAHC) effect should be modified since the drain current (Id) degradation and Ib variations versus temperature have different trends. For the devices having gate oxide thinner than 20 Å, we suggest that the worst condition in considering hot carrier reliability should be placed at elevated temperature.
   Finally, hot carrier stress impact on mismatch properties of n and p MOS transistors with different sizes produced using 0.13 μm CMOS technology is presented for the first time. The research reveals that HCI does degrade matching of nMOSFETs’ properties, but, for pMOSFETs, the changes are minor. Due to matching variation after HCI stress, for analog circuits’ parameters, it is found that the after stress lines of n and pMOSFETs exhibit cross points for both σ (□Vt,op) and σ (□Ids,op/Ids,op) drawings. It is suggested that the cross points can be used to indicate the minimal size for n and p pairs to have the same degree of mismatch in designing analog circuits. In addition, the interpretations for the differences in n to pMOSFETs and Ids,op to Ids,sat mismatches are provided with experimental verifications.
URI: http://140.113.39.130/cdrfb3/record/nctu/#GT008711813http://hdl.handle.net/11536/41335
顯示於類別：畢業論文



















文件中的檔案：存到雲端




181301.pdf









IR@NCTUTAIRCrossRef應用於薄膜電晶體之平面顯示器玻璃基底上的類比電路設計 / 李宇軒　;Yu-Hsuan Li;柯明道;Ming-Dou Ker低溫多晶矽製程之類比積體電路設計與實現 / 王資閔;Wang, Tzu-Ming;柯明道;Ker, Ming-DouNew gate-bias voltage-generating technique with threshold-voltage compensation for on-glass analog circuits in LTPS process / Chen, Jung-Sheng;Ker, Ming-Dou十二導程心電圖機研製 / 邱國元;Guo-Yuan, Chiu;邱俊誠;Jin-Chern ChiouESD protection design on analog pin with very low input capacitance for high-frequency or current-mode applications / Ker, MD;Chen, TY;Wu, CY;Chang, HHA CMOS mismatch model and scaling effects / Wong, SC;Pan, KH;Ma, DJ國立中山大學 - 無鉛 Ultracsp電子元件之可靠度測試改善 / 劉智強 淡江大學 - 配電元件可靠度及其影響評估 / 楊維楨(等) 國立臺灣科技大學 - 有機薄膜電晶體元件製作及其性能與可靠度改善之研究 / 邱秉誠 國立清華大學 - 電訊接點配置、幾何及製造參數對微電子元件可靠度影響之研究 / 劉昌明 國立清華大學 - 電訊接點配置、幾何及製造參數對微電子元件可靠度影響之研究 / 劉昌明; Chang-Ming Liu 國立成功大學 - 元件尺寸對於N型橫向擴散金氧半電晶體特性及其可靠度之影響 / 馮雅聖; Feng, Ya-Sheng Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999











半導體IC產品可靠度：統計、物理與工程-金石堂網路書店














































會員功能列

 


加入會員
登入




您好
登出


會員專區
客服中心
查訂單


 
（ 0 件）0 元
結帳












購物車
（ 0 件）0 元
結帳



金石堂及銀行均不會請您操作ATM!  如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當!
    (詳情)




半導體IC產品可靠度：統計、物理與工程－金石堂網路書店歡迎您加入博客和facebook 臉書粉絲團！The largest retail books store chains in Taiwan! 





TOP關鍵字

2017希望書包
怪獸的產地
七龍珠
肆一 
蠟筆小新套票
抽EC






全館搜尋
中文書
英文書

雜誌
MOOK
文具
玩具親子
美妝配飾
3C
家電
運動休閒
居家生活
動漫部屋
日用清潔
食品




 

天花版bn

12345678910





購物目錄


首頁
3h快送
中文書
英文書

雜誌
MOOK
文具
美妝配飾
玩具親子
3C
家電
運動休閒
居家生活
日用清潔
動漫精品
食品






商品次目錄


新書
預購書
推薦書
套書
暢銷書排行榜
書展 / 特惠
讀者書評
出版社專區
香港出版品




 

    您的位置：金石堂網路書店
中文書
自然科普
科技/應用科學
半導體/面板
商品詳情

 


半導體IC產品可靠度：統計、物理與工程
                        










作者：傅寬裕
追蹤



出版社：五南      
出版社追蹤


出版日：2011/5/1

ISBN：9789571160740
語言：中文繁體
適讀年齡：全齡適讀


定價：450 元

特價：85 折 383 元 (可得紅利3點)
紅利優惠價：83 折 372 元 (折抵說明)紅利可抵：11 元 
信用卡紅利：可折抵多家銀行 (扣抵說明)
運送方式：全球配送　香港到店　國內宅配國內店取　












<<



>>


https://cdn.kingstone.com.tw/book/images/product/20147/2014713275462/2014713275462b.jpg














                           參考庫存量:1本立即購買 預計出貨日：2017/7/22



金石堂讀者好評
 
0 個人說讚，看排行 >






自然科普分類追蹤
使用此功能請先登入金石堂網路書店正式會員。這是什麼？




分享：
                            
                           	  










書籍介紹
其他讀者也買
強力推薦
讀者好評(0)
下標籤
團體專屬服務






內容簡介作者目錄
詳細資料






內容簡介 top 
《半導體IC產品可靠度：統計、物理與工程》
                                本書的編寫以半導體IC產品的可靠度為例，從電路設計，到封裝製程的所有專業工作者都不能忽略的題材而開展。全書共分六章；開宗明義的第一章旨在介紹給讀者以半導體、IC產品製程、及基本可靠度的知識與觀念。第二章，則從統計與物理兩個面向，致力於幾個對IC產品可用的可靠度壽命分佈模型來解說。第三章，深入淺出地介紹與IC元件有關的幾個基本可靠度問題。第四章，介紹有關後段封裝所可能引起的其它可靠度問題。現今IC業界，為了保證產品的可靠度，從晶圓，到封裝的製程，都有一套公認的可靠度認證過程。特別將認證過程公認的主要規定闡述於第五章。最後，於第六章，介紹對失效品的故障分析。從分析儀器及技術、常見的故障原因，到如何減低故障發生率的未來方向都有精簡的敘述。本書適合作為電子、電機工程及相關科系研究生教科書，半導體IC業界從業工程師參考書。相關理工科系的大學部學生，如有志於半導體IC一行為業，以本書作為進階的參考書，當亦有所牌益。本書特色1. 本書附有元素週期表、AQL選樣計劃表、半導體物理常數表，可供讀者翻閱參考。2. 唯一一本貫穿半導體產業為題材的專業書籍。以半導體IC產品的可靠度為例，從電路設計，到封裝製程的所有專業工作者都不能忽略的題材。
                            


作者top 


作者介紹

傅寬裕學歷：美國Chicago大學物理學博士經歷：台灣大學物理學系教授半導體工業界經驗近30年：任職於Texas Instruments,Motorola,UMC,ISSI等半導體公司IEEE Journals∕IRPS 論文審查委員/技術委員會委員著作：國際學術期刊∕會議論文發表60多篇美台專利權36件中文書《基礎力學》(2003出版)翻譯Sander Bais著Very Special Relativity 一書譯名《圖解愛因斯坦相對論》(即將出版)





目錄 top 
半導體IC產品可靠度：統計、物理與工程－目錄導覽說明

第１章　緒　論1.1　半導體1.2　半導體 IC 產品的製造流程1.3　基本可靠度觀念1.4　產品可用壽命參考文獻第２章　可靠度壽命分佈模型2.1　指數分佈模型2.2　常態與對數常態分佈模型2.2.1　常態分佈模型2.2.2　對數常態分佈模型2.3　韋伯分佈（Weibull distribution）模型2.4　浴缸曲線（bathtub curve）2.4.1　早夭期（infant mortality period）2.4.2　有用生命期（useful life period）參考文獻第３章　半導體 IC 元件的基本可靠度問題3.1　介電質的崩潰（dieletric breakdown）3.2　電晶體的不穩定度3.2.1　離子污染3.2.2　熱載子射入3.2.3　負偏壓溫度不穩定度（NBTI）3.3　金屬導體的電遷移（electromigra-tion，簡稱 EM）3.4　靜電放電引起的潛藏性傷害3.5　CMOS 寄生雙載子電晶體引起的電路閂鎖及其傷害3.6　粒子造成的軟性錯誤（soft error）參考文獻第４章　半導體 IC 封裝的可靠度問題4.1　封裝或晶粒的裂開4.2　金屬導線的腐蝕4.3　連接線的脫落4.4　封裝主要可靠度問題的表列4.5　封裝可靠度測試參考文獻第５章　半導體 IC 產品量產的認證過程5.1　量產前可靠度認證的一般規格5.2　晶粒可靠度認證測試5.2.1　元件可靠度認證測試5.2.2　產品可靠度認證測試5.3　封裝可靠度認證測試5.4　比較嚴格的車規認證參考文獻第６章　故障分析6.1　故障分析的工具∕技術6.2　電性與物性故障分析6.3　常見的故障模態∕機制6.4　減少故障率的未來方向參考文獻
                                





詳細資料top 

                               語言：中文繁體規格：平裝分級：普級開數：19*21頁數：248
                               出版地：台灣















半導體/面板相關書籍
延伸閱讀推薦















共0篇好評top 
寫書評去 >










商品標籤 (什麼是標籤？)

電機系選讀



我的標籤新增









團體專屬服務top

團體專屬服務














訂購須知top 
防治詐騙，提醒您!!金石堂及銀行均不會請您操作ATM! 如接獲電話要求您前往ATM提款機，請不要聽從指示，以免受騙上當! 

商品運送說明：
當商品送達金石堂門市或便利商店後，您會收到E-mail及APP出貨/到貨通知，您也可透過【訂單查詢】確認到貨情況。
建議您可下載『金石堂APP』並開啟推撥設定，即可收到相關出貨/到貨通知訊息。
並請您於指定期限內取貨付款，若逾期未取，您取貨的金石堂門市或便利商店將會辦理退貨作業。
產品顏色可能會因網頁呈現與拍攝關係產生色差，圖片僅供參考，商品依實際供貨樣式為準。 

退換貨說明：
依據「消費者保護法」第19條及行政院消費者保護處公告之「通訊交易解除權合理例外情事適用準則」，以下商品購買後，除商品本身有瑕疵外，將不提供7天的猶豫期：

                            1、 易於腐敗、保存期限較短或解約時即將逾期。（如：生鮮食品）
                            2、 依消費者要求所為之客製化給付。（客製化商品）
                            3、 報紙、期刊或雜誌。（含MOOK、外文雜誌）
                            4、 經消費者拆封之影音商品或電腦軟體。
                            5、 非以有形媒介提供之數位內容或一經提供即為完成之線上服務，經消費者事先同意始提供。（如：電子書、電子雜誌、下載版軟體、虛擬商品…等）
                            6、 已拆封之個人衛生用品。（如：內衣褲、刮鬍刀、除毛刀…等）
若非上列種類商品，商品均享有到貨7天的猶豫期（含例假日）。
辦理退換貨時，商品（組合商品恕無法接受單獨退貨）必須是您收到商品時的原始狀態（包含商品本體、配件、贈品、保證書、所有附隨資料文件及原廠內外包裝…等），請勿直接使用原廠包裝寄送，或於原廠包裝上黏貼紙張或書寫文字。退回商品若無法回復原狀，將請您負擔回復原狀所需費用，嚴重時將影響您的退貨權益。










中文書籍分類

文學財經企管生活風格飲食料理心理勵志醫療保健旅遊宗教命理教育/親子教養童書羅曼史輕小說漫畫語言／字辭典藝術設計電腦資訊自然科普
植物/花草生活
動物/寵物
普及科學
數學
物理
化學
生命科學
地球生態/天文
科技/應用科學
應用科學總論
應用力學
工程數學
電子/電路
半導體/面板
自動控制/機器人
通訊
電子機械/家電
機械/機器
交通工具
土木/建築工程
環工/都更
能源
化學工業
技術/工業


其他自然科普

人文歷史社會哲思考試書／政府出版品參考書全部的分類 >>



手機版
半導體IC產品可靠度：統計、物理與工程




相關商品


雜誌



愛犬之友 7月號2017
我的狗情報誌2017第58期
狗寶貝，跟你想的不一樣-今周
HOT PETS系列：我愛柴犬
愛犬生活大事典









外嵌連結
半導體IC產品可靠度：統計、物理與工程



在金石堂門市找此書
                         選擇縣市：

請選擇
基隆市
臺北市
新北市
桃園市
新竹市
新竹縣
宜蘭縣
苗慄市
苗慄縣
南投縣
臺中市
雲林縣
彰化縣
嘉義市
臺南市
高雄市
屏東縣

查詢












↑回上方

金石堂網路書店

首頁
關於金石堂網路書店
人才招募
客服中心
異業合作
出版情報
手機版
關於金石堂書店
金石堂書店全台門市



客服專線：02-2364-9989
傳真：02-2364-4672
客服時間：週一至週五 9：00∼12：30 及 13：30∼18：00（例假日除外）
地址：100 台灣臺北市中正區汀州路三段 160 巷 3 號 2 樓
Copyright©2016, Digital Kingstone Co., Ltd. 金石網絡股份有限公司






瀏覽本站建議使用：Internet Explorer 8.0 以上或 FireFox、Google Chrome、Safari 等瀏覽器。
本網站已依台灣網站內容分級規定處理且符合電子商務、安全交易















金石堂APP出/到貨提醒不漏接，讓您便利隨行
















.18








積體電路製程組 - 長庚大學電子工程系 






Your browser does not support JavaScript!

Your browser does not support JavaScript!
Your browser does not support JavaScript!
Your browser does not support JavaScript!
Your browser does not support JavaScript!
Your browser does not support JavaScript!













長庚大學 電子工程學系

勤勞樸實 追求卓越









繁體版
ENGLISH
網站導覽
長庚大學首頁
招生訊息











Your browser does not support JavaScript!

































分類清單






系所簡介
關於本系
教學宗旨
本系特色
未來展望


成員簡介

教師
賴朝松教授
劉國辰教授
許炳堅講座教授
王哲麒教授
江逸群教授
金國生教授
林瑞明教授
邱顯欽教授
高泉豪教授
高瑄苓教授
麥凱教授
郭仁財教授
郭守義教授
陳始明教授
陳思文教授
翁恆義教授
張睿達教授
鄭明哲教授
潘同明教授
林彥亨副教授
周煌程副教授
陳元賀副教授
蔡家龍副教授
楊家銘副教授
汪濤助理教授
李仲益助理教授
賴以威助理教授


職員
林琪峰小姐
張樹德先生
馮建凱先生
黃宜榛小姐



傑出表現

系所傑出表現
賀! 本系大學部三年級徐敬泓同學獲得2016中國工程師學會學生分會工程論文競賽佳作獎
本系賴朝松教授帶領之團隊在生醫領域研究受到肯定
本系通過IEET工程認證
本系在研究方面成就受到國際媒體註目


榮譽榜
賀本系郭仁財教授榮升 IEEE Fellow
賀!!邱顯欽教授團隊在氮化鎵微波元件上之優秀成果獲得 2015年 IEEE Conference on Electron Devices and Solid-Sate Circuits 會議最佳學生壁報獎
賀!本系林彥亨教授共同指導學生楊雅雯參加2011生物醫學工程科技研討會獲壁報論文特優獎
賀!本系林彥亨教授指導學生王世豪參加第十五屆奈米工程暨微系統技術研討會獲大會最佳論文獎
賀!本系林彥亨教授指導學生王世豪參加第九屆臺塑關係企業應用技術研討會獲學校組績優獎
賀！電子系邱顯欽教授團隊論文得到第十八屆 奈米元件技術研討會 ( SNDT 2011 ) 高頻技術與功率元件優等獎
賀本系大學部三年級郭沛群同學獲得九十八學年度全校英語即席演講比賽優勝
賀本系邱顯欽副教授獲得本校九十八年度優良教師表揚
賀本系馮武雄師生榮獲晶片系統設計中心主辦全國晶片製作競賽射頻類別晶片佳作獎
賀本系二年級莊浩君同學獲得第一屆長庚文學獎文化講座心得撰述獎佳作
電子所賴朝松師生獲頒國際電子元件與材料研討會2006’IEDMS傑出論文獎
賀本系陳思文師生『榮獲2006 ARM Code-O-Rama嵌入式軟體設計大賽全國第二名』


重要活動

教學研究
實驗室簡介


課程簡介/學程簡介

課程地圖
積體電路領域課程地圖
化合物半導體領域課程地圖
硬體系統領域課程地圖
高頻通訊電子領域課程地圖


學程簡介
積體電路設計學程
半導體學程


必選修科目表

博士班
博士班103學年入學學生適用
博士班104學年入學學生適用
博士班102學年入學學生適用
博士班101學年入學學生適用
博士班100學年入學學生適用
博士班99學年入學學生適用
博士班98學年入學學生適用


碩士班
碩士班103學年入學學生適用
碩士班104學年入學學生適用
碩士班100學年入學學生適用
碩士班101學年入學學生適用
碩士班99學年入學學生適用
碩士班98學年入學學生適用


大學部
大學部103學年度入學學生適用
大學部104學年度入學學生適用
大學部102學年入學學生適用
大學部101學年入學學生適用
大學部100學年入學學生適用
大學部99學年入學學生適用
大學部98學年入學學生適用
大學部97學年入學學生適用
大學部96學年入學學生適用


在職專班
在職專班103學年度入學學生適用
在職專班104學年度入學學生適用
在職專班102學年入學學生適用
在職專班101學年入學學生適用
在職專班100學年入學學生適用
在職專班99學年入學學生適用
在職專班98學年入學學生適用
在職專班97學年入學學生適用
在職專班96學年入學學生適用
在職專班95學年入學學生適用
在職專班94學年入學學生適用



核心能力
大學部及研究所核心課程能力



國際交流
國際學術交流中心
2012長庚大學與東北大學二校綠能及生醫論壇
教師國際學術交流
學生國際交流(交換學生)


規章辦法
各處室規章辦法

系所規章辦法
電子系專題研究辦法
博士班研究生英文能力檢測實施方案(104年8月27日版)
長庚大學工學院外籍研究生英文能力檢測實施方案 (2015.07.22院務會議通過)
工學院碩士生英文能力檢測實施方案（104.7.22版）
長庚大學工學院博士生學位考試實施要點960711
博士班學生修業規定
碩士班學生修業規定
碩士在職專班研究生修業規定



招生資訊
招生訊息


系友資訊
校友總會

畢業生就業資料
103、101學年度畢業就業追蹤調查資料(資料時間105.11.08)
102學年度畢業生就業追蹤資料（資料時間：104.12.8）


電子繫系友會
電子繫系友會章程



下載專區

學生相關
博士班資格考考試申請表
指導老師確認表
畢業申請備忘錄
所內離校手續單
長庚大學安全衛生確認表
在職專班研究同意書
學位口試邀請函
IP異動單
電子所博士班畢業資格審查申請單
102學年度工學院研究生擔任通識中心自然科教學助教(TA)申請表


教職員
數位時代人與資訊競合的最佳角色以及策略投影片_許炳堅教授
NOTES Q&A
工院8樓影印機Printer driver
實驗室安全檢查表
Notes信件自動轉寄學校教職信箱設定步驟
e-page教育訓練教材


其它
工學院維修小組成因調查表
工學院維修小組維修單

線上表單


聯絡方式
與我們連絡
如何來到本系
























重要連結




































































































首頁
 > 
積體電路製程組



	字體大小調整
	小
中
大


Your browser does not support JavaScript!






















2010/06/08 





      職 稱:教授兼任工學院院長
email:cslai[at]mail.cgu.edu.tw ([at]=@)
電 話:03-2118800 分 機:5786
專 長: 
生物感測器與晶片製造技術
半導體元件
物理固態物理
VLSI製程技術

	






















2010/06/08 





      職 稱:教授兼電子工程學繫系主任及所長
email:jacobliu[at]mail.cgu.edu.tw ([at]=@)
電 話:03-2118800 分 機:3152
專 長:
TFT元件製作
平面顯示器元件
無機電晶體製作
矽鍺高速電晶體

	






















2010/06/09 





      職 稱:教授
email:jcwang@mail.cgu.edu.tw
電 話:03-2118800 分 機:5784
專 長:
金屬閘極/高介電常數材料與元件之研究
先進記憶體元件製作與研究
生醫感測元件與製程研究
三維元件與製程模擬

	






















2010/06/09 





      職 稱:教授
email:chkao[at]mail.cgu.edu.tw ([at]=@)
電 話:03-2118800 分 機:5783
專 長:
高介電(High-K)絕緣層製作 
TFT薄膜電晶體元件製程 
奈米元件製程 
生醫感測元件製程

	






















2010/06/09 





      職 稱:教授
email:sidhu@mail.cgu.edu.tw
電 話:03-2118800 分 機:5785
專 長:
Flash and Resistive Switching Memory Devices
Biosensor Devices
High-k Dielectrics 
Nanocrystals 
Si and Ge nanowire Devices

	






















2012/02/03 





      職 稱:教授
email:cmtan＠mail.cgu.edu.tw
電 話:03-2118800
分 機:5952
專長與研究領域
工程產品可靠度統計分析
可靠度測試設計和執行
產品壽命分析
哀退和失效機理分析
產品可靠度內建的設計方法
可靠度模擬
設備維護策略方法

	






















2010/06/09 





      職 稱:教授
email:crd@mail.cgu.edu.tw
電 話:03-2118800 分 機:5782
專 長:
積體電路製程模擬 
半導體元件設計 
材料分析

	






















2010/06/08 





      職 稱:教授
email:tmpan@mail.cgu.edu.tw
電 話:03-2118800 分 機:3349
專 長:
積體電路設計薄膜元件技術
半導體元件物理
元件可靠性分析
半導體材料

	






















2010/08/04 





      職稱:副教授
Email: yenheng@mail.cgu.edu.tw
電話: 03-2118800 分機: 3789

專長：
生醫晶片設計及製作
光介電泳操控平臺
微機電製程技術
奈米感測器製作

	






















2012/02/03 





      職 稱:副教授
email: cmyang@mail.cgu.edu.tw
電 話:03-2118800分 機:5960
專長:
固態感測器元件
積體電路與微機電製程
DRAM元件與先進製程整合
生醫感測元件與晶片
奈米元件與感測器開發

	












Your browser does not support JavaScript!
































 






單位位置:   333   桃園縣龜山鄉文化一路259號     長庚大學    工學大樓八樓     電子工程系
聯絡電話：(03)2118800 轉5801  電子信箱：cflin@mail.cgu.edu.tw  傳真：03-2118507 

















國立交通大學機構典藏：超大型級晶片可靠度分析及主動元件安裝於金氧半電晶體之輸出入墊片下之研究與製程技術智財自動化之設計




































































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版
畢業論文






















標題: 超大型級晶片可靠度分析及主動元件安裝於金氧半電晶體之輸出入墊片下之研究與製程技術智財自動化之設計Reliability of VLSI-Level Chips, Active Devices under CMOS I/O Pads, and Autonomous Design of Technology Intellectual Property
作者: 周國裕Kuo-Yu Chou陳明哲Ming-Jer Chen電子研究所
關鍵字: 超大型積體電路;金氧半電晶體;製程技術;智財;輸出入墊片;靜電放電保護元件;環狀振盪電路;二次崩潰電壓電流;VLSI;MOS TRANSISTOR;TECHNOLOGY;INTELLECTUAL PROPERTY;I/O PAD;ESD PROPECTION DEVICE;RING OSCILLATOR CIRCUIT;SECOND BREAKDOWN VOLTAGE AND CURRENT
公開日期: 2002
摘要: 本論文呈現以下幾點創見性的研究: 特殊設計一超大型級之測試載具晶片, 內含有一連串高敏感度之測試結構, 用以偵測超大型晶片在不同製程技術製造下之可靠度分析, 並提出一新的應力模組理論, 來估算晶片故障分佈與故障機構模式。 結果呈現超大型晶片故障之韋伯 (Weibull) 統計分佈與晶片幾何大小, 封裝材料相關, 其百分之 63 故障數隨晶片面積與封裝材料本質應力大小改變。 由韋伯統計分佈曲線淬取出之行為參數值 β 約在 2, 顯示出晶片故障應是製程缺陷所造成. 並由理論計算得知在鋁製程之晶片故障機構為脆性斷裂模式。 然而使用大馬士革之銅金屬製程所產之晶片比鋁製程之晶片有更高的可靠度。 深入研究, 我們認為大馬士革銅金屬製程具有低製程缺陷, 最佳的平坦度及抗應力, 且銅金屬比鋁金屬有更好的延展性與較低阻抗。 因此, 對超大型級晶片之製造銅金屬製程是較佳的選擇.
此外, 隨著積體電路設計日趨複雜化與高密度化, 使積體電路晶片尺寸亦隨之增大, 尤其是以系統單片為主流時代的來臨。 因此, 本論文提出一可縮減晶片面積大小之可行性方法, 將元件置於輸出入墊片下方。 首先, 由應力分析模擬和針壓實驗, 我們找到一最佳抗應力緩衝層: 1.2 微米厚度之鋁金屬薄膜鍍於輸出入墊片上方。 再將靜電放電保護元件及環狀振盪電路置於輸出入墊片下方。 於是, 在傳輸線脈衝高壓測試下, 輸出入墊片下之靜電放電保護元件的二次崩潰電壓和電流曲線仍具優秀的特性。 而在直流與交流實驗測試下, 輸出入墊片下之環狀振盪電路的傳播延遲時間仍然保留在大約 20 微微秒左右。 這輸出入墊片下之靜電放電保與環狀振盪電路特性並沒有受到外力影響。 證實了元件置於輸出入墊片下方的可行性。 運用此一方法將可降低傳統晶片面積的大小。
半導體矽製程技術遵循摩爾定律, 積極地跨出新一代製程技術, 驅動著積體電路往更高速更高密度且功能更複雜的設計。 隨著矽製程技術達到它的物理極限, 人們正開發各種不同的方法與材料以延長它的生命周期, 包括低介電材料, 銅金屬導線製程與絕緣矽。 而這些新技術和新材料須利用以前所使用過的測試結構來瞭解新技術和新材料的特性。 本論文最先提出稱此測試結構為矽製程技術智財。 矽製程技術智財在製程技術佔有極重要的地位, 往往設計錯誤的矽製程技術智財無法將新技術和新材料關鍵參數萃取出, 造成技術開發的延遲與成本增加。 為此, 本論文發展一新程式語言用以設計系統化之矽製程技術智財。 用新程式語言設計矽製程技術智財在本論文中證實具有跨世代跨晶圓製造廠區且自動化之特性, 滿足次微米, 深次微米以及奈米和其下次代以下之矽製程技術開發之需求。This dissertation presents
the modeling and characterization of reliability of the large-die-size VLSI-level chip
in two different back-end CMOS technologies, generic 0.18 $\mu m$ six-level AlCu-hydrosilsesquioxane (HSQ) and specific dual-damascene Cu-fluorinated SiO$_{2}$ (FSG).
The impacts of area and location of a chip, the material from which it is encapsulated, the geometry of the test structures, accelerated stressing operations on the reliability testing are investigated.
On the other hand, a novel method, active devices placed under CMOS I/O pads, has been stringently proven to be feasible in this dissertation.
Additionally, new-developed programming language, technology independent description language (TIDL), relates to a layout method for autonomous design of technology intellectual property.
Using a special-designed large-die-size test chip with a variety of the sensitive top two metal test structures,
The shape parameter in AlCu/HSQ back-end technology is the same for  temperature cycling (TC) and thermal shock (TS) reliability testing induced stresses.
The same brittle fracture failure mechanism occurs in each case since the Paris Law exponent lies in the range for brittle fracture.
The failures induced by both TC and TS operations are independent of the number of sites in the chip corner.
The area of the chip and the geometry of the test structure can affect the magnitude of the intrinsic stress.
Such intrinsic stress directly influences the stress, changing the $N_{63}$ of the data lines in the Weibull plot.
Additionally, CTE mismatches induced by interactions between compound materials and the silicon chip also alter the magnitude of the intrinsic stress,
impacting S to result in the different $N_{63}$ of the data lines in the Weibull plot.
Finally, test chips fabricated in generic 0.18 $\mu m$ six-level AlCu/HSQ technology and specific dual damascene Cu/FSG technology just for top two-level metal differ
significantly in the failure rate during tests of the reliability of the chip assembly.
The results show that the mechanical and electrical performance of the packaged test chip depends strongly on the back-end process,
which thus greatly impacts the failure distribution and the failure mechanism.
This thesis examines active devices, including electrostatic discharge protection (ESD) device and ring-oscillator circuit, under CMOS I/O pads.
The 1.2 $\mu m$ aluminum metal film is deposited on the 1.0 $\mu m$ top most copper metal layer for an effective bonding mechanism stressing buffer layer to protect active devices under CMOS I/O pads.
The high current I-V curve measured in the second breakdown trigger point (V$_{t2}$, I$_{t2}$) of ESD protection devices under various metal level stack structures,
shows that (i) I$_{t2}$ depends very weakly on the number of metal levels used, as expected given specific junction power dissipation criteria;
and (ii) V$_{t2}$ increases with the number of metal level stacks of I/O pads because of increased dynamic impedance due to the presence of more metal levels,
as clarified by a simple $RC$ model. Moreover, no noticeable degradation in the speed of the ring-oscillator circuit, as measured for a variety of test structures subjected to
bonding mechanical stress, thermal stress by temperature cycling and $dc$ electrical stress by transmission line pulse, as well as $ac$ electrical stress by capacitive-coupling experiments.
Accordingly, active devices under CMOS I/O pads is independent of bonding pad metal level structures.
The programming approach using a new-developed syntax, technology independence description language, for autonomous design of technology intellectual property (TIP)
in submicron, deep submicron, ultra deep submicron, nanoscale and beyond CMOS process technologies has been realized in this dissertation.
Design of TIPs based on TIDL syntax models variables of TIPs in a descriptive approach, independent of technology and design rules change,
and parameterizes TIP creation so that TIDL-programmed TIPs can be built in the previous well-proven technology knowledge, parameters of device simulation profile,
and embedded new technology know-how, process constraints and checking ranges, physical design rules and reliability description.
Such TIPs satisfy semiconductor technology development and manufacturing with autonomously instant revisability, portability, reusability, compatibility, and standardizability,
and alleviate the error-prone, time-consuming and expensive development of TIPs created by a free-hand layout.
URI: http://140.113.39.130/cdrfb3/record/nctu/#NT910428026http://hdl.handle.net/11536/70361
顯示於類別：畢業論文




















IR@NCTUTAIRCrossRefESD protection design for I/O cells with embedded SCR structure as power-rail ESD clamp device in nanoscale CMOS technology / Ker, MD;Lin, KHActive devices under CMOS I/O pads / Chou, KY;Chen, MJ;Liu, CWOn-chip ESD protection design with substrate-triggered technique for mixed-voltage I/O circuits in subquarter-micrometer CMOS process / Ker, MD;Lin, KH;Chuang, CH適用於高低壓共容輸入輸出介面之積體電路靜電放電防護設計 / 林昆賢;Kun-Hsien Lin;柯明道;Ming-Dou Ker國立臺灣大學 - 總計畫:智慧型超大型積體電路設計自動化系統,分項計劃:多處理機工作站之處理器晶片研製 / 賴飛羆; Lai, Fei-Pei 國立中山大學 - 針對三維晶片與系統級封裝之可靠度設計與測試診斷技術的研究 / 李淑敏; Shu-Min Li 國立清華大學 - 高介電金氧半元件之設計製程及可靠性研究 / 金雅琴 國立臺灣大學 - 加速環境狀態下覆晶晶片尺寸封裝體之機率設計與可靠度分析 / 蘇志彥; Su, Chih-Yen 國立臺灣大學 - 智慧型超大型積體電路設計自動化系統;多處理機工作站之處理器晶片研製,已發表之相關論文 / 賴飛羆; Lai, Fei-Pei Loading...












國立交通大學機構典藏：學術出版































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏






學術出版
: [108112]




























類別


專利資料

技術報告

教師專書

會議論文

期刊論文

畢業論文

研究計畫




探索


作者
570 
楊千495 
Kuo, Hao-Chung446 
陳光華374 
張翼349 
林進燈327 
Lin, Chin-Teng322 
陳安斌320 
吳重雨318 
李榮貴317 
孫春在.
下一步 >

關鍵字
449 
類神經網路424 
GaN423 
INFORMATION422 
電子工程419 
ELECTRONIC-ENGINEERING408 
 329 
氮化鎵301 
薄膜電晶體293 
OFDM275 
電腦.
下一步 >

公開日期
83654 
2000 - 201724454 
1911 - 1999









國立交通大學機構典藏：畢業論文































Please click here if you are not redirected within a few seconds.
Skip navigation
















目前位置：國立交通大學機構典藏
學術出版






畢業論文
: [47103]


























類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




公開日期標題作者2016基於位置感知非侵入式負載監測之建築能源管理系統簡子陽; Chien, Tzu-Yang; 曹孝櫟; Tsao, Shiao-Li; 資訊科學與工程研究所
2016以網格為基礎的鄰近密集區域查詢之研究蘇庭昱; Su,Ting-Yu; 黃俊龍; 資訊科學與工程研究所
2016標記有根樹的計數問題楊凱帆; Yang, Kai-Fan; 傅恆霖; 劉樹忠; Fu, Hung-Lin; Liu, Shu-Chung; 應用數學系所
2015元件佈局相關之寄生效應和參數萃取方法應用於奈米射頻CMOS模擬及雜訊分析羅毅人; Lou, Yi-Jen; 郭治群; Guo, Jyh-Chyurn; 電子工程學系 電子研究所
2015整合Kinect與加速規量化臨床Tinetti量表參數黃巖閔; Huang, Yan-Min; 楊秉祥; Yang, Bing-Shiang; 機械工程系所
2015錶面氧化層對鍺化鎳奈米線錶面形貌的影響陳佩玟; Chen, Pei-Wen; 周苡嘉; Chou, Yi-Chia; 電子物理系所
2015高效率平面式微光學聚光器李勝儀; 潘瑞文; 光電科技學程
2015兩岸服務貿易協議對台灣電影產業影響-以文化例外出發討論洪灝淩; Hung, Hao-Ling; 陳在方; Chen, Tsai-Fang; 科技法律研究所
2015漢語「人家」的語意解釋李靜汶; Li, Ching-Wen; 林若望; Lin, Jo-Wang; 外國語文學系外國文學與語言學碩士班
2015浴缸內外高低差對進出浴缸動作跌倒風險的影響黃健祐; 楊秉祥; 機械工程系所
2015耗散奈米線中接近量子相變點的非平衡電子傳輸行為林照蘊; Lin, Chao-Yun; 仲崇厚; Chung, Hou-Chung; 電子物理系所
2015新竹市水源里地方守護的形成與轉化（1980-2014）林威廷; Lin, Wei-Ting; 莊雅仲; Chuang,Ya-Chung; 人文社會學系族群與文化碩士班
2015氧化鋅奈米柱陣列長度與液晶預傾角關係之研究陳睦哲; Chen, Mu-Zhe; 鄭協昌; Jeng, Shie-Chang; 影像與生醫光電研究所
2015藉由解剖學治療學及化學分類系統與同源藥理揭露非癌症藥物於癌症治療曾仁琥; Tseng, Jen-Hu; 楊進木; Yang, Jinn-Moon; 生物資訊及系統生物研究所
2015整合薄膜電晶體及非揮發性浮動閘極記憶體的記憶體電晶體製備研究彭子瑄; Peng, Tzu-Hsuan; 謝宗雍; Hsieh,Tsung-Eong; 材料科學與工程學系所
2015標準制定組織之專利集管型態與授權爭議分析葉家齊; Yeh, Chia-Chi; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015設計專利侵權判斷之研究—以美國法為中心陳盈如; Chen, Ying-Ju; 劉尚志; Liu, Shang-Jyh; 科技法律研究所
2015台灣北部三個空品測站大氣超細微粒的特性李國瑞; Lee, Guo-Rui; 蔡春進; Tsai,Chuen-Jinn; 環境工程系所
2015美國後eBay時代專利侵權案件永久禁制令之研究李玄; 王立達; 科技法律研究所
2015拉普拉斯變換及其應用江培華; Chiang, Pei-Hua; 林琦焜; Lin, C. K.; 應用數學系所


類別內的文件 (依公開日期由降冪排序排序)： 從 1 到 20 筆，總共 47103 筆


 下一頁 >




探索


作者
547 
楊千443 
陳光華298 
李榮貴297 
唐瓔璋294 
黃仁宏292 
陳安斌267 
鍾惠民260 
虞孝成249 
朱博湧248 
孫春在.
下一步 >

關鍵字
423 
INFORMATION419 
ELECTRONIC-ENGINEERING419 
電子工程335 
類神經網路282 
氮化鎵272 
電腦270 
MANAGEMENT268 
GaN265 
管理260 
薄膜電晶體.
下一步 >

公開日期
33253 
2000 - 201613850 
1911 - 1999













宜特科技 | IC可靠度測試電路板製作(Burn in Board)









 
 















聯絡我們&nbsp&nbsp
                  迴首頁&nbsp&nbsp
                  English&nbsp&nbsp
                  簡中&nbsp&nbsp
                  


 



































 
												IC電路修補(FIB)


 


 
												工程樣品製備


 


 
												故障分析


 


 
												訊號測試


 


 
												材料分析


 


 
												可靠度測試


 






系統模組可靠度測試



車電材料驗證



氣候類環境測試



動態環境試驗



工業/戶外環境試驗



機械應力試驗



設計驗證



無鉛製程可靠度試驗



 零件可靠度測試


 



 
 
‧高溫／高電場誘發閘極漏電實驗(Gate Leakage)




 
 
‧耐熱與焊錫性試驗(Solderability Test)




 
 
‧溫度衝擊試驗:氣態/液態(Thermal Shock)




 
 
‧下壓試驗(Press Test)




 
 
‧濕度敏感性零件等級驗證(MSL)




 
 
‧IC工作壽命試驗(OLT)




 
 
‧IC可靠度測試電路板製作(Burn in Board)




 
 
‧IC靜電防護及閂鎖試驗(ESD &Latch-up)




 
 
‧IC EMC(EMI+EMS)電磁相容測試




 
 
‧零件震動試驗(Vibration)




 
 
‧零件可靠性預處理(Pre-Condition)




 
 
‧零件機械衝擊試驗(Mechanical Shock)




 
 
‧BGA焊錫性試驗(BGA Solderability)




 
 
‧高加速壽命試驗(HAST)






零件上板可靠度測試(BLR)



其它測試





 


 
												化學分析


 


 
												德凱宜特專區


 





















首頁 > 工程技術服務 > 可靠度測試 > 零件可靠度測試 > IC可靠度測試電路板製作(Burn in Board)













IC可靠度測試電路板製作(Burn in Board)




 














為了能夠達到實驗加速之目的，我們必須藉由預燒板（Burn-in Board）來進行加速試驗，但我們不得不註意的是在試驗之前，除了必須確認試驗的條件之外，應盡可能去排除或預防實驗週遭的不可靠因素。因此在預燒板的製作及各種相關元件及材料選用搭配上，就顯得特別的重要。所以使用者必須審慎去評估供應商所提供的預燒板製作技術、能力及經驗是否能夠維護整體實驗的品質，以期能順利來達到IC加速的實驗之目的。
而製作預燒板（Burn-in Board）必須衡量的因素有哪些呢？我們認為評估過程應先考慮我們的實驗計畫當中，有哪些試驗必須進行？試驗條件有多嚴苛？取樣大小是多少？產品有哪些特性上要求？然後再擬定預燒板的規格及要求後，再進行所有原物料的評估較為恰當。評估內容包含，IC插座（Socket）的型式及結構、PCB用料的等級及PCB的物性、電性、耐熱性要求、哪些PCB板廠符合可靠度的要求及品質、設計預燒板應包含哪些功能及保護電路、主被動元件及連接器等是否符合高溫下特性要求、所有使用的材料、元件是否符合高耐溫及老化的要求、PCBA組裝廠的組裝技術是否會影響預燒板的可靠性問題、主被動元件應該選擇TMD及SMD製程、各種規格的原物料是否市場有現貨可取得、特殊規格的原物料之交期是需要多久時間完成備料、是否瞭解預燒板VS.崩應系統（Burn-in system）的規格及限制問題….等。都應列入預燒板設計之考量。
宜特科技能夠提供完整的可靠度試驗之外，本身的可靠度測試板的製作團隊除了具備了業界最豐富、累積最完整的電子產品可靠度的實務經驗之外，也積極從事「零件上板」的可靠度研究、對於PCB材料、焊料、元件的選擇及相較於業界來的更加謹慎及嚴謹，最大的目的就是減少及排除實驗過程當中的不可靠因素發生，並加速達成客戶最終的實驗目的、來縮短客戶的開發及上市時間。因此，宜特科技對於可靠度所做的努力及專業，也相繼獲得國際各大廠的認證及肯定。宜特科技可提供客戶，從IC插座（Socket）的評估選擇、電路設計、PCB佈局、PCB製作、PCB組裝、測試板驗證等一元化的服務。iST服務範疇IC零件可靠度壽命試驗板及崩應板（Burn-in board） 85℃/85%RH溫濕度或高加速溫濕度試驗板（THB board or HAST board or H3TRB board） 電壓及溫度循環試驗板（Power & temperature cycling test board） 高溫閘向電壓或高溫逆向電壓崩應板（HTGB or HTRB burn-in board） 各種轉接板及跳線卡製作（Adaptor、Programming-card and DUT-card） 協助客戶評估各種包裝的IC插座製作及選擇。 提供特殊高階製程之PCB製作服務。 提供SMD(Surface Mount Device)及THD(Through Hole Device)元件之組裝技術服務。








IC插座(Socket) 







　




　
　




　
　








崩應板(Burn-In Board) 







　




　




　








崩應板測試及驗證(Burn-In Board Test and Verify) 







　




　




　崩應板、轉接板、ISTA 







李先生/Allen





+886-3-5799909#6471





web_RCE@istgroup.com












若您有此服務需求，可就近聯繫以下服務據點：
						





台灣 ─ 
新竹
●
臺北
│
中國 ─ 
上海
●
昆山
●
北京
●
深圳
│
日本
│
美國

















您可能有興趣的其他服務：
						                            





 







IC工作壽命試驗(OLT)





IC靜電防護及閂鎖試驗





IC EMC(EMI+EMS)電磁相容測試






 


















 







台灣據點      |      
			中國據點      |      
			美國據點      |      
            日本據點     |      
            標準科技     |     
            夥伴關係











©1994-2014 Integrated Service Technology Inc. All Rights Reserved. | Terms of Use | Privacy Policy

‧網站導覽 
Designed by CREATOP




 
 







弗侖斯系統股份有限公司


























　　　














  









 

 


















 

 
．線路重佈製程
                              ．整合式被動元件
                              ．客製化微機電元件
                              ．高頻被動元件
                              ．錶面黏著元件端電極製程
                              ．鎳金無電極電鍍











 

 












 

 
 










 









 









 



























 



整合式被動元件(Integrated passive device ,IPD)




薄膜被動元件具有高精度、高重複性、尺寸小、高可靠度及低成本等優點，未來勢必成為IPD主流。 
                                    本公司投入薄膜IPD製程技術開發，製程涵蓋: 微影製程製程技術、薄膜沉積程製程技術、蝕刻製程技術、電鍍製程技術、無電極電鍍製程技術。 
                                    

產品應用
                                    :

                                    1.	高頻單晶片被動元件(RF Monolithic Passive Devices)

帶通濾波器(Band pass  filter)
九十度耦合器(90 Degree  Hybrids)
功率分配器(Power  dividers)
方向耦合器(Directional  Couplers)
固定衰減器(Fixed Attenuators)

                                    
                                     2.整合式高頻模組
                                    
可調變衰減器(Voltage Variable Attenuators)
接收器及發射器高頻模組基板(內含BPF, balun…)
客製化被動元件組合模組(Customized Passive Networks)







製程流程介紹:

 


Main Parameter Overview :

 
Please contact us  for detail and design manual.














 



 
 




















可靠的製程品質、有競爭力的代工價格、有競爭力的產品 -弗侖斯系統 - 您可以信賴的代工夥伴!
                        ●Advanced Furnace Systems Corp.
                          ●SOUTHERN TAIWNA SCENCE PARK 
                          ●Add :
                          3F.-2, No.19, Nanke 3rd Rd., Sinshih Township, Tainan County 744, Taiwan   (R.O.C.)
                          ●E-mail: cmchu.afs@msa.hinet.net
                          ●Tel : +886-6-505-3705 Ext : 10
                        ●Fax :+886-6-505-3711

























整合式雙極性/互補金氧半元件/擴散式金氧半元件製程(BCD)






























製程技術





14奈米
28奈米
先進技術
A+/0.11微米鋁製程技術
RF Technologies 解決方案
eHV嵌入式高壓解決方案
電源管理解決方案
eNVM嵌入式非揮發性記憶體解決方案
物聯網
感測器解決方案
UMC AUTOSM








整合式雙極性/互補金氧半元件/擴散式金氧半元件製程(BCD)



在此講究節能的時代，綠能技術成為了主流趨勢。電源管理晶片已被廣泛使用，以期達到更高的效能、可靠度、及穩壓精準度，進而促進對綠能發展的推動。無論電子裝置是採用何種電源類型，其物料清單(BOM)成本與產品上市時程，皆可受益於電源管理晶片解決方案(PMIC)。 
聯電的模組化整合式雙極性/互補金氧半元件/擴散式金氧半元件 (Bipolar-CMOS-DMOS, BCD）製程，可協助實現單晶片整合的電源管理晶片設計。
聯電的整合式雙極性/互補金氧半元件/擴散式金氧半元件(BCD)，提供介於5至100伏特的大範圍電壓，以支援通用的直流/交流(AC/DC)及交流/交流(DC/DC)轉換器的應用和特定應用的電源管理晶片設計。
聯電的電源管理晶片製程，同時以磊晶與非磊晶之晶圓製程開發。此彈性有助於客戶採用聯電的電源管理晶片技術導入設計，增進晶片效能、效率及商業投資報酬率。
Back to Top







A+
A-



Interested in UMC Solution for PMIC Design? 
Contact UMC



Download
PMIC Brouchure










Leadership












關於 UMC

公司簡介
公司組織
經營團隊
聯電大事記
IP 保護
近期得獎訊息
相關認證訊息



股東專欄

財務資訊
公司年報
活動訊息
股務資訊
公司治理
問答集
聯絡洽詢



企業永續

企業永續委員會主任委員的話
企業社會責任報告書
企業永續經營
環境永續共生
社會永續共榮
利害關係人專區



新聞中心

新聞室
影像廊
公司刊物



人力資源

搜尋職務
學習與發展
休閒與活動



Popular Links

40nm Technology Reinvigorated
SEMI Recognizes UMC CEO, Po Wen Yen, for Sustainable Semiconductor Manufacturing Leadership
聯電綠獎
Cadence Virtuoso LDE Available on UMC 28HPCU
ARM IP Readiness for 28HPCU
28 奈米













[99S149-1]IC元件失效模式及可靠度問題深論〈I〉


















































【轉寄好友】
【友善列印】



推到


　推到






  【免費加入會員】  
【學員須知】
【常見問題】




【課程名稱】

IC元件失效模式及可靠度問題深論〈I〉





【課程代碼】
99S149-1


【上課時間】
99/6/7~99/6/17，週一、四，18:30PM~21:30PM，共4週12小時。 


【課程主旨】
本系列課程嘗試將晶圓製造技術、常見之製程缺陷、缺陷分析技術，及可靠度測試實務與理論做一整合；藉由半導體製程之模組化概念，提供不同專業背景人士之選擇。本課程依序分成數個模組，可單獨選修，不但讓課程內容更明確，而且學習更有彈性。本課程適合理工背景並已在此領域工作之人士，如IC Design House的PE工程師、QA工程師、可靠度工程師參加本課程可獲得較佳之學習效果。


【課程目標】
本課程為進階課程，主要探討IC內部材質〈特別指氧化層及金屬層〉因存有本質與(/或)外質缺陷，在IC運作時，這些缺陷成為故障產生之溫床從而導致各種失效及可靠度問題之機制；同時也提出在設計、製程及材料上之各種可能改進方法。期使學員能習得從物理的角度看IC產品的可靠度問題及其故障模式，進而能運用於實務上，解決產品問題。



【修課條件】
IC Design House的可靠度工程師、QA工程師、產品工程師、FA工程師、RD工程師，或
Fab廠的產品工程師、可靠度工程師、QA工程師、FA工程師、製程工程師，須兩年以上
經驗。


【課程大綱】

	 1.Introduction：
(1)Bathtub Curve    
(2)Major Failure Root Causes
2.Key Process Related Defects：
(1)Intrinsic/Extrinsic Oxide Defects 
(2)Intrinsic/Extrinsic Metal Defects
3.Related Failure Modes/Failure Mechanisms：
(1)Oxide Failures    
(2)Metallization Failures 
(3)Contact/Via Failures 
4.Oxide Related Reliability Issues：
(1)Oxide Breakdown      
(2)Mobile Ion Contamination
(3)Hot Carrier Injection(HCI) 
(4)Negative Bias Temperature Instability (NBTI)
5.Metal Related Reliability Issues：
(1)Electro-Migration (EM) 
(2)Stress Induced Voiding (SIV) or Stress-Migration



【課程師資】

	   姓名：傅寬裕 博士
經歷：
-ISSI 副總 (Technology Development & QRE)
-聯電 處長 (Quality / Reliability / Technology Development) 
-Motorola、TI 等國際大廠
-國立台灣大學 物理系 教授 (1972 ~ 1977)
-發表超過 60 篇論文於國際會議及學術期刊，擁有超過 70 個國內外專利



【上課時數】
12 小時


【上課地點】
 新竹市光復路二段101號研發大
樓




    
    【主辦單位】
    
    
 
	財團法人自強工業科學基金會


【相關課程】
 99S149 IC元件失效模式及可靠度問題深論 99S149-2 IC元件失效模式及可靠度問題深論〈II〉


【課程費用】
10000元 (超值優惠價格需送出報名錶後，系統發出報名成功回函確認金額。)
   
   
   


【超值優惠】
	
    
※早安鳥方案： 

 會員於 2010/5/31   前（含）報名並完成繳費，可享超值優惠價 8000  元。



※會員優惠價： 
會員於開課7日前(含)報名並完成繳費，可享會員優惠價 8500  元。
(本優惠與早安鳥擇較優惠者使用)


※紅利折抵 

  本課程歡迎使用紅利折抵，最高可使用 1000 點。 



【諮詢專線】
03-5735521#3226 鄒小姐 yhtsou@tcfst.org.tw


【學員須知】

報名與繳退費方法｜
    
    常見問題與解決｜會員紅利積點活動辦法


【註意事項】



若遇不可預測之突發因素，基金會保有相關課程調整、取消及講師之變動權。
無紙化環境，輕鬆達到減碳救地球，即日起16小時以上課程結業證書改以電子方式提供。
使用VIP廠商優惠之學員，上課當日報到時須查核該公司識別證(相關證明資料)。

課前請詳閱簡章之課程內容或利用課程諮詢電話。
課程嚴禁旁聽，亦不可攜眷參與。

















chap1


