################################################################################
#
#  _/_/_/_/_/  _/_/_/           _/        _/_/_/
#     _/      _/    _/        _/_/       _/    _/
#    _/      _/    _/       _/  _/      _/    _/
#   _/      _/_/_/        _/_/_/_/     _/_/_/
#  _/      _/    _/     _/      _/    _/
# _/      _/      _/  _/        _/   _/
#
# @file     LEONTests.py
# @brief    This file is part of the TRAP example processors.
# @details  Instruction set test file for the LEON2.
# @author   Luca Fossati
# @date     2008-2013 Luca Fossati
# @copyright
#
# This file is part of TRAP.
#
# TRAP is free software; you can redistribute it and/or modify
# it under the terms of the GNU Lesser General Public License as
# published by the Free Software Foundation; either version 3 of the
# License, or (at your option) any later version.
#
# This program is distributed in the hope that it will be useful,
# but WITHOUT ANY WARRANTY; without even the implied warranty of
# MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
# GNU Lesser General Public License for more details.
#
# You should have received a copy of the GNU Lesser General Public
# License along with this program; if not, write to the
# Free Software Foundation, Inc.,
# 51 Franklin Street, Fifth Floor, Boston, MA  02110-1301  USA
# or see <http://www.gnu.org/licenses/>.
#
# (c) Luca Fossati, fossati@elet.polimi.it, fossati.l@gmail.com
#
################################################################################

from LEONIsa import *

ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000011})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000022})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000033})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000055})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0xFFFFFF81})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11823355}, {'REGS[2]': 0xFFFFFF82})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0xFFFFFF83})
ldsb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223385}, {'REGS[2]': 0xFFFFFF85})

ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000011})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000022})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000033})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000055})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0xFFFFFF81})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11823355}, {'REGS[2]': 0xFFFFFF82})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0xFFFFFF83})
ldsb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223385}, {'REGS[2]': 0xFFFFFF85})

ldsh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00001122})
ldsh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00003355})
ldsh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0xFFFF8122})
ldsh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0xFFFF8355})
ldsh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldsh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11228355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ldsh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00001122})
ldsh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00003355})
ldsh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0xFFFF8122})
ldsh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0xFFFF8355})
ldsh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldsh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000011})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000022})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000033})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000055})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0x00000081})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11823355}, {'REGS[2]': 0x00000082})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0x00000083})
ldub_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223385}, {'REGS[2]': 0x00000085})

ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000011})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000022})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000033})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00000055})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0x00000081})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11828355}, {'REGS[2]': 0x00000082})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11828355}, {'REGS[2]': 0x00000083})
ldub_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223385}, {'REGS[2]': 0x00000085})

lduh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00001122})
lduh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00003355})
lduh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0x00008122})
lduh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0x00008355})
lduh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11228355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
lduh_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 0x04}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

lduh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00001122})
lduh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x00003355})
lduh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355}, {'REGS[2]': 0x00008122})
lduh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355}, {'REGS[2]': 0x00008355})
lduh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11228355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
lduh_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ld_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x11223355})
ld_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ld_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ld_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ld_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355}, {'REGS[2]': 0x11223355})
ld_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ld_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ld_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ldd_imm_Instr.addTest({'rd': 3, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0xbbbbbbbb, 'REGS[5]': 0, 'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899})
ldd_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0xbbbbbbbb, 'REGS[5]': 0, 'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899})
ldd_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldd_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldd_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldd_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 4, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ldd_reg_Instr.addTest({'rd': 3, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0xbbbbbbbb, 'REGS[5]': 0, 'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899})
ldd_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0xbbbbbbbb, 'REGS[5]': 0, 'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899})
ldd_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldd_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldd_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
ldd_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 4, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000011})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000022})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000033})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000055})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355, 'PSR': 0x80}, {'REGS[2]': 0xFFFFFF81})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11823355, 'PSR': 0x80}, {'REGS[2]': 0xFFFFFF82})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355, 'PSR': 0x80}, {'REGS[2]': 0xFFFFFF83})
ldsba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223385, 'PSR': 0x80}, {'REGS[2]': 0xFFFFFF85})

ldsha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00001122})
ldsha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00003355})
ldsha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355, 'PSR': 0x80}, {'REGS[2]': 0xFFFF8122})
ldsha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355, 'PSR': 0x80}, {'REGS[2]': 0xFFFF8355})
ldsha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11228355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
ldsha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})

lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000011})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000022})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000033})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00000055})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355, 'PSR': 0x80}, {'REGS[2]': 0x00000081})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11828355, 'PSR': 0x80}, {'REGS[2]': 0x00000082})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11828355, 'PSR': 0x80}, {'REGS[2]': 0x00000083})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223385, 'PSR': 0x80}, {'REGS[2]': 0x00000085})
lduba_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})

lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00001122})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x00003355})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355, 'PSR': 0x80}, {'REGS[2]': 0x00008122})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11228355, 'PSR': 0x80}, {'REGS[2]': 0x00008355})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11228355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})
lduha_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x81223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})

lda_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355, 'PSR': 0x80}, {'REGS[2]': 0x11223355})
lda_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
lda_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
lda_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
lda_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})
lda_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 0x4, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})

ldda_reg_Instr.addTest({'rd': 3, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0xbbbbbbbb, 'REGS[5]': 0, 'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899, 'PSR': 0x80}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[3]': 0xbbbbbbbb, 'REGS[5]': 0, 'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899, 'PSR': 0x80}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 4, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0xa0}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0xc7})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})
ldda_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 4, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x030, 'PSR': 0x87})

# Store integer instructions
stb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 0, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x55000000})
stb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 1, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00550000})
stb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 2, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00005500})
stb_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 3, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00000055})

stb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 0, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x55000000})
stb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 1, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00550000})
stb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 2, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00005500})
stb_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 3, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00000055})

sth_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 0, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x33550000})
sth_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 2, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00003355})
sth_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 1, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x0000000, 'TBR': 0x070, 'PSR': 0x87})
sth_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 3, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x0000000, 'TBR': 0x070, 'PSR': 0x87})

sth_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 0, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x33550000})
sth_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 2, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x00003355})
sth_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 1, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x00000000, 'TBR': 0x070, 'PSR': 0x87})
sth_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 3, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x00000000, 'TBR': 0x070, 'PSR': 0x87})

st_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 0, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x11223355})
st_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 2, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x00000000, 'TBR': 0x070, 'PSR': 0x87})
st_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 1, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x0000000, 'TBR': 0x070, 'PSR': 0x87})
st_imm_Instr.addTest({'rd': 2, 'rs1': 3, 'simm13': 4}, {'REGS[2]': 0x11223355, 'REGS[3]': 3, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x0000000, 'TBR': 0x070, 'PSR': 0x87})

st_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 0, 'dataMem[0x4]': 0x00000000}, {'dataMem[0x4]': 0x11223355})
st_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 2, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x00000000, 'TBR': 0x070, 'PSR': 0x87})
st_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 1, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x00000000, 'TBR': 0x070, 'PSR': 0x87})
st_reg_Instr.addTest({'rd': 2, 'rs1': 3, 'rs2': 1}, {'REGS[1]': 4, 'REGS[2]': 0x11223355, 'REGS[3]': 3, 'dataMem[0x4]': 0x00000000, 'PSR': 0x20, 'TBR': 0x0}, {'dataMem[0x4]': 0x00000000, 'TBR': 0x070, 'PSR': 0x87})

std_imm_Instr.addTest({'rd': 3, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899, 'REGS[5]': 0, 'dataMem[0x8]': 0x00000000, 'dataMem[0xc]': 0x00000000}, {'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899})
std_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899, 'REGS[5]': 0, 'dataMem[0x8]': 0x00000000, 'dataMem[0xc]': 0x00000000}, {'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899})
std_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
std_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
std_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
std_imm_Instr.addTest({'rd': 2, 'rs1': 5, 'simm13': 8}, {'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 4, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

std_reg_Instr.addTest({'rd': 3, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899, 'REGS[5]': 0, 'dataMem[0x8]': 0x00000000, 'dataMem[0xc]': 0x00000000}, {'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899})
std_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0x11223355, 'REGS[3]': 0x66778899, 'REGS[5]': 0, 'dataMem[0x8]': 0x00000000, 'dataMem[0xc]': 0x00000000}, {'dataMem[0x8]': 0x11223355, 'dataMem[0xc]': 0x66778899})
std_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 1, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
std_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 2, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
std_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 3, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})
std_reg_Instr.addTest({'rd': 2, 'rs1': 5, 'rs2': 1}, {'REGS[1]': 0x8, 'REGS[2]': 0xaaaaaaaa, 'REGS[5]': 4, 'dataMem[0x4]': 0x11223355, 'TBR': 0, 'PSR': 0x20}, {'REGS[2]': 0xaaaaaaaa, 'TBR': 0x070, 'PSR': 0x87})

#stba_reg_Instr.addTest({}, {}, {})

#stha_reg_Instr.addTest({}, {}, {})

#sta_reg_Instr.addTest({}, {}, {})

#stda_reg_Instr.addTest({}, {}, {})

# Atomic Load/Store
#ldstub_imm_Instr.addTest({}, {}, {})

#ldstub_reg_Instr.addTest({}, {}, {})

#ldstuba_reg_Instr.addTest({}, {}, {})

# Swap
#swap_imm_Instr.addTest({}, {}, {})

#swap_reg_Instr.addTest({}, {}, {})

#swapa_reg_Instr.addTest({}, {}, {})

# sethi
sethi_Instr.addTest({'rd': 0, 'imm22': 0xfff}, {'PC' : 0x0, 'NPC' : 0x4}, {'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8})
sethi_Instr.addTest({'rd': 1, 'imm22': 0xfff}, {'REGS[1]' : 0xaaaaaaaa, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0x003ffc00, 'PC' : 0x4, 'NPC' : 0x8})
sethi_Instr.addTest({'rd': 20, 'imm22': 0x3fffff}, {'REGS[20]' : 0xaaaaaaaa, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[20]' : 0xfffffc00, 'PC' : 0x4, 'NPC' : 0x8})

# Logical Instructions
and_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8})
and_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8})
and_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8})
and_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0x0888, 'PC' : 0x4, 'NPC' : 0x8})

and_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8})
and_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8})
and_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8})
and_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0x0888, 'PC' : 0x4, 'NPC' : 0x8})

andcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
andcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
andcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
andcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0888, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
andcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0x0}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})

andcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
andcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0xffffffff}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0xff0fffff})
andcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
andcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0888, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
andcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0x0, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})

andn_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8})
andn_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8})
andn_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8})
andn_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0x88888000, 'PC' : 0x4, 'NPC' : 0x8})

andn_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8})
andn_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8})
andn_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8})
andn_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0x88888000, 'PC' : 0x4, 'NPC' : 0x8})

andncc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
andncc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
andncc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})
andncc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

andncc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xffffffff, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
andncc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
andncc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})
andncc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4}, {'REGS[10]' : 0x88888000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

or_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888f8f, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

or_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
or_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888f8f, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

orcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
orcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
orcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888f8f, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

orcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
orcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
orcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888f8f, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

orn_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xfffff8f8, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

orn_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
orn_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xfffff8f8, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

orncc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orncc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orncc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orncc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})
orncc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xfffff8f8, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

orncc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orncc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orncc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
orncc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})
orncc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0xfffff8f8, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

xor_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888787, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

xor_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xor_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888787, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

xorcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
xorcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
xorcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xorcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xorcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888787, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

xorcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
xorcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
xorcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xorcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xffffffff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xorcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x88888787, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})

xnor_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x77777878, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

xnor_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})
xnor_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x77777878, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x0})

xnorcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xnorcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xnorcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
xnorcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})
xnorcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 0xf0f}, {'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x77777878, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})

xnorcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x0, 'REGS[0]' : 0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xnorcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0xfffff000, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00800000})
xnorcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xfff, 'REGS[10]' : 0xffffffff, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0fff, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})
xnorcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xffffffff, 'REGS[10]' : 0x0, 'REGS[1]' : 0x0, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[1]' : 0x0, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00400000})
xnorcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0xf0f, 'REGS[10]' : 0x88888888, 'PC' : 0x0, 'NPC' : 0x4, 'PSR' : 0x0}, {'REGS[10]' : 0x77777878, 'PC' : 0x4, 'NPC' : 0x8, 'PSR' : 0x00000000})

# Shift
sll_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x00001234}, {'REGS[1]' : 0x00012340})
sll_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0xffffffff}, {'REGS[1]' : 0xfffffff0})

sll_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2':2}, {'REGS[2]' : 4, 'REGS[10]' : 0x00001234}, {'REGS[1]' : 0x00012340})
sll_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2':2}, {'REGS[2]' : 4, 'REGS[10]' : 0xffffffff}, {'REGS[1]' : 0xfffffff0})

srl_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x00001234}, {'REGS[1]' : 0x00000123})
srl_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0xffffffff}, {'REGS[1]' : 0x0fffffff})

srl_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2':2}, {'REGS[2]' : 4, 'REGS[10]' : 0x00001234}, {'REGS[1]' : 0x00000123})
srl_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2':2}, {'REGS[2]' : 4, 'REGS[10]' : 0xffffffff}, {'REGS[1]' : 0x0fffffff})

sra_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x00001234}, {'REGS[1]' : 0x00000123})
sra_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0xffffff11}, {'REGS[1]' : 0xfffffff1})

sra_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2':2}, {'REGS[2]' : 4, 'REGS[10]' : 0x00001234}, {'REGS[1]' : 0x00000123})
sra_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2':2}, {'REGS[2]' : 4, 'REGS[10]' : 0xffffff11}, {'REGS[1]' : 0xfffffff1})

# Add instruction
add_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04}, {'REGS[0]' : 0x0})
add_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04}, {'REGS[1]' : 0x08})
add_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04}, {'REGS[10]' : 0x08})
add_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4}, {'REGS[1]' : 0x0})
add_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5}, {'REGS[1]' : -1})
add_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4}, {'REGS[1]' : -1})

add_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[10]' : 0x04, 'REGS[11]' : 0x04}, {'REGS[0]' : 0x0})
add_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[10]' : 0x04, 'REGS[11]' : 0x04}, {'REGS[1]' : 0x08})
add_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[10]' : 0x04, 'REGS[11]' : 0x04}, {'REGS[10]' : 0x08})
add_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[10]' : -4, 'REGS[11]' : 0x04}, {'REGS[1]' : 0x0})
add_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[10]' : -5, 'REGS[11]' : 0x04}, {'REGS[1]' : -1})
add_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[10]' : 4, 'REGS[11]' : -5}, {'REGS[1]' : -1})

addcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
addcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
addcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
addcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
addcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0xfffff000, 'PSR': 0x0}, {'REGS[1]' : 0xffffe000, 'PSR': 0x00900000})
addcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0x1001, 'PSR': 0x0}, {'REGS[1]' : 0x1, 'PSR': 0x00100000})

addcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
addcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : -5, 'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x7fffffff, 'REGS[10]' : 0x7fffffff, 'PSR': 0x0}, {'REGS[1]' : 0xfffffffe, 'PSR': 0x00a00000})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000000, 'REGS[10]' : 0x80000000, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00700000})
addcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000001, 'REGS[10]' : 0x80000000, 'PSR': 0x0}, {'REGS[1]' : 0x01, 'PSR': 0x00300000})

addx_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08})
addx_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1})
addx_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]' : 0x0})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : 0x09})
addx_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : 0x09})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]' : 0x1})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]' : 0})
addx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x00100000}, {'REGS[1]' : 0})

addx_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08})
addx_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : -5, 'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1})
addx_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]' : 0x0})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : 0x09})
addx_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : 0x09})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]' : 0x1})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]' : 0})
addx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : -5, 'REGS[10]' : 4, 'PSR': 0x00100000}, {'REGS[1]' : 0})

addxcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
addxcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0xfffff000, 'PSR': 0x0}, {'REGS[1]' : 0xffffe000, 'PSR': 0x00900000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0x1001, 'PSR': 0x0}, {'REGS[1]' : 0x1, 'PSR': 0x00100000})
addxcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]' : 0x0, 'PSR': 0x0})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : 0x09, 'PSR': 0x0})
addxcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : 0x09, 'PSR': 0x0})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]' : 0x01, 'PSR': 0x00100000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]' : 0, 'PSR': 0x00500000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x00100000}, {'REGS[1]' : 0, 'PSR': 0x00500000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0xfffff000, 'PSR': 0x00100000}, {'REGS[1]' : 0xffffe001, 'PSR': 0x00900000})
addxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0x1001, 'PSR': 0x00100000}, {'REGS[1]' : 0x2, 'PSR': 0x00100000})

addxcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
addxcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : -5, 'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00800000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x7fffffff, 'REGS[10]' : 0x7fffffff, 'PSR': 0x0}, {'REGS[1]' : 0xfffffffe, 'PSR': 0x00a00000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0xffffffff, 'REGS[10]' : 1, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000000, 'REGS[10]' : 0x80000001, 'PSR': 0x0}, {'REGS[1]' : 0x1, 'PSR': 0x00300000})
addxcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]' : 0x0, 'PSR': 0x0})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : 0x09, 'PSR': 0x0})
addxcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : 0x09, 'PSR': 0x0})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]' : 0x01, 'PSR': 0x00100000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]' : 0, 'PSR': 0x00500000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : -4, 'REGS[10]' : 3, 'PSR': 0x00100000}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x7fffffff, 'REGS[10]' : 0x7fffffff, 'PSR': 0x00100000}, {'REGS[1]' : 0xffffffff, 'PSR': 0x00a00000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000000, 'REGS[10]' : 0x80000000, 'PSR': 0x00100000}, {'REGS[1]' : 0x1, 'PSR': 0x00300000})
addxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000000, 'REGS[10]' : 0x80000001, 'PSR': 0x00100000}, {'REGS[1]' : 0x2, 'PSR': 0x00300000})

taddcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
taddcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
taddcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
taddcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
taddcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00a00000})
taddcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00a00000})
taddcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0xfffff000, 'PSR': 0x0}, {'REGS[1]' : 0xffffe000, 'PSR': 0x00900000})
taddcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0x1001, 'PSR': 0x0}, {'REGS[1]' : 0x1, 'PSR': 0x00300000})

taddcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
taddcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x04, 'REGS[10]' : -5, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00a00000})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : -5, 'REGS[10]' : 4, 'PSR': 0x0}, {'REGS[1]' : -1, 'PSR': 0x00a00000})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x7fffffff, 'REGS[10]' : 0x7fffffff, 'PSR': 0x0}, {'REGS[1]' : 0xfffffffe, 'PSR': 0x00a00000})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000000, 'REGS[10]' : 0x80000000, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00700000})
taddcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]' : 0x80000001, 'REGS[10]' : 0x80000000, 'PSR': 0x0}, {'REGS[1]' : 0x01, 'PSR': 0x00300000})

taddcctv_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
taddcctv_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[1]' : 0xabc, 'REGS[10]' : -5, 'PSR': 0x20, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0x20, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[10]' : 0xfffff000, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[1]' : 0xffffe000, 'PSR': 0x00900000})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'REGS[1]' : 0xabc, 'REGS[10]' : 0x1001, 'PSR': 0x20, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR' : 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0xa0, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x0c7, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0x20, 'TBR' : 0x0, 'PC': 0xaa, 'NPC': 0xbb}, {'REGS[17]' : 0xaa, 'REGS[18]' : 0xbb, 'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0x22, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x081, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[1]' : 0xabc, 'WINREGS[34]' : 0xd, 'REGS[10]' : 4, 'PSR': 0x23, 'TBR' : 0x0, 'PC': 0xaa, 'NPC': 0xcc}, {'REGS[17]' : 0xaa, 'REGS[18]' : 0xcc, 'REGS[1]' : 0xabc, 'PSR': 0x082, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4, 'WINREGS[2]' : 4, 'REGS[10]' : 0xd})
taddcctv_imm_Instr.addTest({'rd': 1, 'rs1': 15, 'simm13':-5}, {'REGS[1]' : 0xabc, 'WINREGS[114]' : 0xd, 'REGS[15]' : 4, 'PSR': 0x20, 'TBR' : 0x0, 'PC': 0xaa, 'NPC': 0xcc}, {'REGS[17]' : 0xaa, 'REGS[18]' : 0xcc, 'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4, 'WINREGS[7]' : 4, 'REGS[10]' : 0xd})

taddcctv_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0x04, 'REGS[1]' : 0xabc, 'REGS[10]' : 0x04, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[0]' : 0x0, 'PSR': 0x0})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[1]' : 0x08, 'PSR': 0x0})
taddcctv_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0x04, 'REGS[10]' : 0x04, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[10]' : 0x08, 'PSR': 0x0})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0x04, 'REGS[10]' : -4, 'PSR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00500000})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0x04, 'REGS[1]' : 0xabc, 'REGS[10]' : -5, 'PSR': 0x20, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': -5, 'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0x20, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0xfffff000, 'REGS[10]' : 0xfffff000, 'PSR': 0x0, 'TBR' : 0x0}, {'REGS[1]' : 0xffffe000, 'PSR': 0x00900000})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': 0xfffff000, 'REGS[1]' : 0xabc, 'REGS[10]' : 0x1001, 'PSR': 0x20, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR' : 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': -5, 'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0xa0, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x0c7, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': -5, 'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0x20, 'TBR' : 0x0, 'PC': 0xaa, 'NPC': 0xbb}, {'REGS[17]' : 0xaa, 'REGS[18]' : 0xbb, 'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': -5, 'REGS[1]' : 0xabc, 'REGS[10]' : 4, 'PSR': 0x22, 'TBR' : 0x0}, {'REGS[1]' : 0xabc, 'PSR': 0x081, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 11}, {'REGS[11]': -5, 'REGS[1]' : 0xabc, 'WINREGS[34]' : 0xd, 'REGS[10]' : 4, 'PSR': 0x23, 'TBR' : 0x0, 'PC': 0xaa, 'NPC': 0xcc}, {'REGS[17]' : 0xaa, 'REGS[18]' : 0xcc, 'REGS[1]' : 0xabc, 'PSR': 0x082, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4, 'WINREGS[2]' : 4, 'REGS[10]' : 0xd})
taddcctv_reg_Instr.addTest({'rd': 1, 'rs1': 15, 'rs2': 11}, {'REGS[11]': -5, 'REGS[1]' : 0xabc, 'WINREGS[114]' : 0xd, 'REGS[15]' : 4, 'PSR': 0x20, 'TBR' : 0x0, 'PC': 0xaa, 'NPC': 0xcc}, {'REGS[17]' : 0xaa, 'REGS[18]' : 0xcc, 'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR': 0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4, 'WINREGS[7]' : 4, 'REGS[10]' : 0xd})

# Subtract
sub_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04}, {'REGS[0]' : 0x0})
sub_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04}, {'REGS[1]' : 0x4})
sub_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04}, {'REGS[1]' : 0x0})
sub_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04}, {'REGS[10]' : 0x0})
sub_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04}, {'REGS[10]' : 0x01})
sub_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4}, {'REGS[1]' : -8})
sub_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5}, {'REGS[1]' : -9})
sub_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4}, {'REGS[1]' : 9})

sub_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0, 'REGS[10]' : 0x04}, {'REGS[0]' : 0x0})
sub_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0, 'REGS[10]' : 0x04}, {'REGS[1]' : 0x4})
sub_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : 0x04}, {'REGS[1]' : 0x0})
sub_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : 0x04}, {'REGS[10]' : 0x0})
sub_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 3, 'REGS[10]' : 0x04}, {'REGS[10]' : 0x01})
sub_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : -4}, {'REGS[1]' : -8})
sub_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : -5}, {'REGS[1]' : -9})
sub_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : -5, 'REGS[10]' : 4}, {'REGS[1]' : 9})

subcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[0]' : 0x0, 'PSR': 0})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x4, 'PSR': 0})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
subcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
subcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x01, 'PSR': 0})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0}, {'REGS[1]' : -9, 'PSR': 0x00800000})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0}, {'REGS[1]' : 9, 'PSR': 0x00100000})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x0fff}, {'REGS[10]' : 0x80000000, 'PSR': 0}, {'REGS[1]' : 0x7FFFF001, 'PSR': 0x00200000})
subcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x1000}, {'REGS[10]' : 0x7fffffff, 'PSR': 0}, {'REGS[1]' : 0x80000fff, 'PSR': 0x00b00000})

subcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[0]' : 0x0, 'PSR': 0})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[1]' : 0x4, 'PSR': 0})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
subcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
subcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 3, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[10]' : 0x01, 'PSR': 0})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -4, 'PSR': 0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -5, 'PSR': 0}, {'REGS[1]' : -9, 'PSR': 0x00800000})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': -5, 'REGS[10]': 4, 'PSR': 0}, {'REGS[1]' : 9, 'PSR': 0x00100000})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]': 0x80000000, 'PSR': 0}, {'REGS[1]' : 0x7FFFF001, 'PSR': 0x00200000})
subcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'REGS[10]': 0x7fffffff, 'PSR': 0}, {'REGS[1]': 0x80000fff, 'PSR': 0x00b00000})

subx_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[0]' : 0x0})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x4})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x0})
subx_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x0})
subx_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x01})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0}, {'REGS[1]' : -8})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0}, {'REGS[1]' : -9})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0}, {'REGS[1]' : 9})
subx_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]' : 0x0})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : 0x3})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : -1})
subx_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : -1})
subx_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : 0x0})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]' : -9})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]' : -10})
subx_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x00100000}, {'REGS[1]' : 8})

subx_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0, 'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[0]' : 0x0})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0, 'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x4})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x0})
subx_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x0})
subx_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 3, 'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x01})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : -4, 'PSR': 0}, {'REGS[1]' : -8})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : -5, 'PSR': 0}, {'REGS[1]' : -9})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : -5, 'REGS[10]' : 4, 'PSR': 0}, {'REGS[1]' : 9})
subx_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]' : 0x0})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 0, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : 0x3})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]' : -1})
subx_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : -1})
subx_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 3, 'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]' : 0x0})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]' : -9})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : 4, 'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]' : -10})
subx_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]' : -5, 'REGS[10]' : 4, 'PSR': 0x00100000}, {'REGS[1]' : 8})

subxcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[0]': 0x0, 'PSR': 0})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]': 0x4, 'PSR': 0})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]': 0x0, 'PSR': 0x00400000})
subxcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]': 0x0, 'PSR': 0x00400000})
subxcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]': 0x01, 'PSR': 0})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0}, {'REGS[1]': -8, 'PSR': 0x00800000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0}, {'REGS[1]': -9, 'PSR': 0x00800000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0}, {'REGS[1]': 9, 'PSR': 0x00100000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x0fff}, {'REGS[10]' : 0x80000000, 'PSR': 0}, {'REGS[1]': 0x7FFFF001, 'PSR': 0x00200000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x1000}, {'REGS[10]' : 0x7fffffff, 'PSR': 0}, {'REGS[1]': 0x80000fff, 'PSR': 0x00b00000})
subxcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[0]': 0x0, 'PSR': 0})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]': 0x3, 'PSR': 0})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[1]': -1, 'PSR': 0x00900000})
subxcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]': -1, 'PSR': 0x00900000})
subxcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0x00100000}, {'REGS[10]': 0x0, 'PSR': 0x00400000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x00100000}, {'REGS[1]': -9, 'PSR': 0x00800000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x00100000}, {'REGS[1]': -10, 'PSR': 0x00800000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x00100000}, {'REGS[1]': 8, 'PSR': 0x00100000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x0fff}, {'REGS[10]' : 0x80000000, 'PSR': 0x00100000}, {'REGS[1]': 0x7FFFF000, 'PSR': 0x00200000})
subxcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x1000}, {'REGS[10]' : 0x7fffffff, 'PSR': 0x00100000}, {'REGS[1]': 0x80000ffe, 'PSR': 0x00b00000})

subxcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[0]' : 0x0, 'PSR': 0})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[1]' : 0x4, 'PSR': 0})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
subxcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
subxcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 3, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[10]' : 0x01, 'PSR': 0})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -4, 'PSR': 0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -5, 'PSR': 0}, {'REGS[1]' : -9, 'PSR': 0x00800000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': -5, 'REGS[10]': 4, 'PSR': 0}, {'REGS[1]' : 9, 'PSR': 0x00100000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]': 0x80000000, 'PSR': 0}, {'REGS[1]' : 0x7FFFF001, 'PSR': 0x00200000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'REGS[10]': 0x7fffffff, 'PSR': 0}, {'REGS[1]': 0x80000fff, 'PSR': 0x00b00000})
subxcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0x00100000}, {'REGS[0]': 0x0, 'PSR': 0})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0x00100000}, {'REGS[1]': 0x3, 'PSR': 0})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0x00100000}, {'REGS[1]': -1, 'PSR': 0x00900000})
subxcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0x00100000}, {'REGS[10]': -1, 'PSR': 0x00900000})
subxcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 3, 'REGS[10]': 0x04, 'PSR': 0x00100000}, {'REGS[10]': 0x0, 'PSR': 0x00400000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -4, 'PSR': 0x00100000}, {'REGS[1]' : -9, 'PSR': 0x00800000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -5, 'PSR': 0x00100000}, {'REGS[1]' : -10, 'PSR': 0x00800000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': -5, 'REGS[10]': 4, 'PSR': 0x00100000}, {'REGS[1]' : 8, 'PSR': 0x00100000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]': 0x80000000, 'PSR': 0x00100000}, {'REGS[1]' : 0x7FFFF000, 'PSR': 0x00200000})
subxcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'REGS[10]': 0x7fffffff, 'PSR': 0x00100000}, {'REGS[1]': 0x80000ffe, 'PSR': 0x00b00000})

tsubcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[0]' : 0x0, 'PSR': 0})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x4, 'PSR': 0})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
tsubcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
tsubcc_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0}, {'REGS[10]' : 0x01, 'PSR': 0x00200000})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0}, {'REGS[1]' : -9, 'PSR': 0x00a00000})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0}, {'REGS[1]' : 9, 'PSR': 0x00300000})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x0fff}, {'REGS[10]' : 0x80000000, 'PSR': 0}, {'REGS[1]' : 0x7FFFF001, 'PSR': 0x00200000})
tsubcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x1000}, {'REGS[10]' : 0x7fffffff, 'PSR': 0}, {'REGS[1]' : 0x80000fff, 'PSR': 0x00b00000})

tsubcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[0]' : 0x0, 'PSR': 0})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[1]' : 0x4, 'PSR': 0})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
tsubcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
tsubcc_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 3, 'REGS[10]': 0x04, 'PSR': 0}, {'REGS[10]' : 0x01, 'PSR': 0x00200000})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -4, 'PSR': 0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -5, 'PSR': 0}, {'REGS[1]' : -9, 'PSR': 0x00a00000})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': -5, 'REGS[10]': 4, 'PSR': 0}, {'REGS[1]' : 9, 'PSR': 0x00300000})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]': 0x80000000, 'PSR': 0}, {'REGS[1]' : 0x7FFFF001, 'PSR': 0x00200000})
tsubcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'REGS[10]': 0x7fffffff, 'PSR': 0}, {'REGS[1]': 0x80000fff, 'PSR': 0x00b00000})

tsubcctv_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0}, {'REGS[10]' : 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[1]' : 0x4, 'PSR': 0})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
tsubcctv_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':4}, {'REGS[10]' : 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
tsubcctv_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13':3}, {'REGS[10]' : 0x04, 'PSR': 0x20, 'TBR': 0x0}, {'WINREGS[2]' : 0x04, 'PSR': 0x87, 'TBR':0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0, 'TBR': 0x0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -4, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]' : -8, 'PSR': 0x00800020})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':4}, {'REGS[10]' : -5, 'PSR': 0x20, 'TBR': 0x0, 'REGS[1]' : 0xabc}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR':0x0a0})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':-5}, {'REGS[10]' : 4, 'PSR': 0x20, 'TBR': 0x0, 'REGS[1]' : 0xabc}, {'TBR': 0x0a0, 'REGS[1]' : 0xabc, 'PSR': 0x087})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x0fff}, {'REGS[10]' : 0x80000000, 'TBR': 0x44000, 'PSR': 0x22, 'REGS[1]' : 0xabc}, {'REGS[1]' : 0xabc, 'PSR': 0x081, 'WINREGS[2]' : 0x80000000, 'PC': 0x440a0, 'NPC': 0x440a4})
tsubcctv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13':0x1000}, {'REGS[10]' : 0x7fffffff, 'TBR': 0x44000, 'PSR': 0xa2, 'REGS[1]' : 0xabc}, {'REGS[1]' : 0xabc, 'PSR': 0x0c1, 'WINREGS[2]' : 0x7fffffff, 'PC': 0x440a0, 'NPC': 0x440a4})

tsubcctv_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[0]' : 0x0, 'PSR': 0})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'REGS[10]': 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[1]' : 0x4, 'PSR': 0})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[1]' : 0x0, 'PSR': 0x00400000})
tsubcctv_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': 0x04, 'PSR': 0, 'TBR': 0x0}, {'REGS[10]' : 0x0, 'PSR': 0x00400000})
tsubcctv_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 3, 'REGS[10]': 0x04, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[2]': 3, 'WINREGS[2]' : 0x04, 'GLOBAL[2]' : 3, 'PSR': 0x87, 'TBR':0x0a0, 'PC': 0x0a0, 'NPC': 0x0a4})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -4, 'PSR': 0, 'TBR': 0x0}, {'REGS[1]' : -8, 'PSR': 0x00800000})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -4, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]' : -8, 'PSR': 0x00800020})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 4, 'REGS[10]': -5, 'PSR': 0x20, 'TBR': 0x0, 'REGS[1]' : 0xabc}, {'REGS[1]' : 0xabc, 'PSR': 0x087, 'TBR':0x0a0})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': -5, 'REGS[10]': 4, 'PSR': 0x20, 'TBR': 0x0, 'REGS[1]' : 0xabc}, {'TBR': 0x0a0, 'REGS[1]' : 0xabc, 'PSR': 0x087})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]': 0x80000000, 'TBR': 0x44000, 'PSR': 0x22, 'REGS[1]' : 0xabc}, {'REGS[1]' : 0xabc, 'PSR': 0x081, 'WINREGS[2]' : 0x80000000, 'PC': 0x440a0, 'NPC': 0x440a4})
tsubcctv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'REGS[10]': 0x7fffffff, 'TBR': 0x44000, 'PSR': 0xa2, 'REGS[1]' : 0xabc}, {'REGS[1]' : 0xabc, 'PSR': 0x0c1, 'WINREGS[2]' : 0x7fffffff, 'PC': 0x440a0, 'NPC': 0x440a4})

# Multiply Step
mulscc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 0}, {'YREG': 0, 'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[0]': 0x0, 'PSR': 0})
mulscc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0}, {'YREG': 0, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'YREG': 0, 'REGS[1]': 0x2, 'PSR': 0x0})
mulscc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0}, {'YREG': 0, 'REGS[10]' : 0x04, 'PSR': 0x00800000}, {'YREG': 0, 'REGS[1]': 0x80000002, 'PSR': 0x00800000})
mulscc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 1}, {'YREG': 0x3, 'REGS[10]' : 0x04, 'PSR': 0x00800000}, {'YREG': 0x1, 'REGS[1]': 0x80000003, 'PSR': 0x00800000})
mulscc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 1}, {'YREG': 0x3, 'REGS[10]' : 0x05, 'PSR': 0x0}, {'YREG': 0x80000001, 'REGS[1]': 0x3, 'PSR': 0x0})
mulscc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'YREG': 0x3, 'REGS[10]' : 0x05, 'PSR': 0x00800000}, {'YREG': 0x80000001, 'REGS[1]': 0x7FFFF002, 'PSR': 0x00300000})
mulscc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1000}, {'YREG': 0x3, 'REGS[10]' : 0x05, 'PSR': 0x00a00000}, {'YREG': 0x80000001, 'REGS[1]': 0xFFFFF002, 'PSR': 0x00800000})

mulscc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'YREG': 0, 'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[0]': 0x0, 'PSR': 0})
mulscc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'YREG': 0, 'REGS[10]' : 0x04, 'PSR': 0x0}, {'YREG': 0, 'REGS[1]': 0x2, 'PSR': 0x0})
mulscc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0, 'YREG': 0, 'REGS[10]' : 0x04, 'PSR': 0x00800000}, {'YREG': 0, 'REGS[1]': 0x80000002, 'PSR': 0x00800000})
mulscc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 1, 'YREG': 0x3, 'REGS[10]' : 0x04, 'PSR': 0x00800000}, {'YREG': 0x1, 'REGS[1]': 0x80000003, 'PSR': 0x00800000})
mulscc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 1, 'YREG': 0x3, 'REGS[10]' : 0x05, 'PSR': 0x0}, {'YREG': 0x80000001, 'REGS[1]': 0x3, 'PSR': 0x0})
mulscc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'YREG': 0x3, 'REGS[10]' : 0x05, 'PSR': 0x00800000}, {'YREG': 0x80000001, 'REGS[1]': 0x7FFFF002, 'PSR': 0x00300000})
mulscc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfffff000, 'YREG': 0x3, 'REGS[10]' : 0x05, 'PSR': 0x00a00000}, {'YREG': 0x80000001, 'REGS[1]': 0xFFFFF002, 'PSR': 0x00800000})

# Multiply
umul_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04}, {'YREG': 0, 'REGS[0]': 0x0})
umul_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff}, {'YREG': 0x1, 'REGS[0]': 0x0})
umul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04}, {'YREG': 0, 'REGS[1]': 0x08})
umul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe})
umul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x2}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe})
umul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff}, {'YREG': 0xFFFFFFFE, 'REGS[1]': 0x00000001})
umul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff}, {'YREG': 0xFFE, 'REGS[1]': 0xFFFFF001})

umul_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]': 0x04}, {'YREG': 0, 'REGS[0]': 0x0})
umul_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]': 0xffffffff}, {'YREG': 0x1, 'REGS[0]': 0x0})
umul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]': 0x04}, {'YREG': 0, 'REGS[1]': 0x08})
umul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]': 0xffffffff}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe})
umul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]': 0x2}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe})
umul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]': 0xffffffff}, {'YREG': 0xFFFFFFFE, 'REGS[1]': 0x00000001})
umul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xfff, 'REGS[10]': 0xffffffff}, {'YREG': 0xFFE, 'REGS[1]': 0xFFFFF001})

smul_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04}, {'YREG': 0, 'REGS[0]': 0x0})
smul_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff}, {'YREG': 0xffffffff, 'REGS[0]': 0x0})
smul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04}, {'YREG': 0, 'REGS[1]': 0x08})
smul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe})
smul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x2}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe})
smul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff}, {'YREG': 0x0, 'REGS[1]': 0x1})
smul_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff}, {'YREG': 0xffffffff, 'REGS[1]': 0xFFFFF001})

smul_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0x04}, {'YREG': 0, 'REGS[0]': 0x0})
smul_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0xffffffff}, {'YREG': 0xffffffff, 'REGS[0]': 0x0})
smul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0x04}, {'YREG': 0, 'REGS[1]': 0x08})
smul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0xffffffff}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe})
smul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]' : 0x2}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe})
smul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]' : 0xffffffff}, {'YREG': 0x0, 'REGS[1]': 0x1})
smul_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]' : 0xffffffff}, {'YREG': 0xffffffff, 'REGS[1]': 0xFFFFF001})

umulcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[0]': 0x0, 'PSR': 0x0})
umulcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x1, 'REGS[0]': 0x0, 'PSR': 0x00800000})
umulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[1]': 0x08, 'PSR': 0x0})
umulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
umulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x2, 'PSR': 0}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
umulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xFFFFFFFE, 'REGS[1]': 0x00000001, 'PSR': 0x0})
umulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xFFE, 'REGS[1]': 0xFFFFF001, 'PSR': 0x00800000})
umulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x0}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x0, 'REGS[1]': 0x0, 'PSR': 0x00400000})

umulcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[0]': 0x0, 'PSR': 0x0})
umulcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x1, 'REGS[0]': 0x0, 'PSR': 0x00800000})
umulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[1]': 0x08, 'PSR': 0x0})
umulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
umulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]' : 0x2, 'PSR': 0}, {'YREG': 0x1, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
umulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xFFFFFFFE, 'REGS[1]': 0x00000001, 'PSR': 0x0})
umulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xFFE, 'REGS[1]': 0xFFFFF001, 'PSR': 0x00800000})
umulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x0, 'REGS[1]': 0x0, 'PSR': 0x00400000})

smulcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[0]': 0x0, 'PSR': 0})
smulcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[0]': 0x0, 'PSR': 0x00800000})
smulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[1]': 0x08, 'PSR': 0})
smulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
smulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0x2, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
smulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x0, 'REGS[1]': 0x1, 'PSR': 0})
smulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[1]': 0xFFFFF001, 'PSR': 0x00800000})
smulcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x0}, {'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x0, 'REGS[1]': 0x0, 'PSR': 0x00400000})

smulcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[0]': 0x0, 'PSR': 0})
smulcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[0]': 0x0, 'PSR': 0x00800000})
smulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0x04, 'PSR': 0}, {'YREG': 0, 'REGS[1]': 0x08, 'PSR': 0})
smulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
smulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]' : 0x2, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[1]': 0xfffffffe, 'PSR': 0x00800000})
smulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x0, 'REGS[1]': 0x1, 'PSR': 0})
smulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0fff, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0xffffffff, 'REGS[1]': 0xFFFFF001, 'PSR': 0x00800000})
smulcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x0, 'REGS[10]' : 0xffffffff, 'PSR': 0}, {'YREG': 0x0, 'REGS[1]': 0x0, 'PSR': 0x00400000})

# Multiply Accumulate Instructions
umac_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]' : 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[0]': 0x0})
umac_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]' : 0x7fffffff}, {'ASR[18]': 0x1fffc, 'YREG': 0x09, 'REGS[0]': 0x0})
umac_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]' : 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[10]': 0x0c})
umac_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]' : 0x7fffffff}, {'ASR[18]': 0x1fffc, 'YREG': 0x09, 'REGS[10]': 0x1fffc})
umac_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'ASR[18]': 0x04, 'YREG': 0xff, 'REGS[10]' : 0x2}, {'ASR[18]': 0x20002, 'YREG': 0xff, 'REGS[1]': 0x20002})
umac_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]' : 0xffffffff}, {'ASR[18]': 0xFFFE0005, 'YREG': 0x0f, 'REGS[1]': 0xFFFE0005})
umac_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]' : 0xffffffff}, {'ASR[18]': 0xFFEF005, 'YREG': 0x0f, 'REGS[1]': 0xFFEF005})

umac_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]': 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[0]': 0x0})
umac_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]' : 0x7fffffff}, {'ASR[18]': 0x1fffc, 'YREG': 0x09, 'REGS[0]': 0x0})
umac_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]' : 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[10]': 0x0c})
umac_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]' : 0x7fffffff}, {'ASR[18]': 0x1fffc, 'YREG': 0x09, 'REGS[10]': 0x1fffc})
umac_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'ASR[18]': 0x04, 'YREG': 0xff, 'REGS[10]' : 0x2}, {'ASR[18]': 0x20002, 'YREG': 0xff, 'REGS[1]': 0x20002})
umac_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]' : 0xffffffff}, {'ASR[18]': 0xFFFE0005, 'YREG': 0x0f, 'REGS[1]': 0xFFFE0005})
umac_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x00000fff, 'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]' : 0xffffffff}, {'ASR[18]': 0xFFEF005, 'YREG': 0x0f, 'REGS[1]': 0xFFEF005})

smac_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]': 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[0]': 0x0})
smac_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]': 0x7fffffff}, {'ASR[18]': 0xfffffffc, 'YREG': 0xff, 'REGS[0]': 0x0})
smac_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]': 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[10]': 0x0c})
smac_imm_Instr.addTest({'rd': 10, 'rs1': 10, 'simm13': 2}, {'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]': 0x7fffffff}, {'ASR[18]': 0xfffffffc, 'YREG': 0xff, 'REGS[10]': 0xfffffffc})
smac_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'ASR[18]': 0x04, 'YREG': 0xff, 'REGS[10]': 0x2}, {'ASR[18]': 0x02, 'YREG': 0xff, 'REGS[1]': 0x02})
smac_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x1fff}, {'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]': 0xffffffff}, {'ASR[18]': 0x5, 'YREG': 0x0f, 'REGS[1]': 0x5})
smac_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0xfff}, {'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]': 0xffffffff}, {'ASR[18]': 0xFFFFF005, 'YREG': 0x0e, 'REGS[1]': 0xFFFFF005})

smac_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]': 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[0]': 0x0})
smac_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]': 0x7fffffff}, {'ASR[18]': 0xfffffffc, 'YREG': 0xff, 'REGS[0]': 0x0})
smac_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0x04, 'YREG': 0x08, 'REGS[10]': 0x04}, {'ASR[18]': 0x0c, 'YREG': 0x08, 'REGS[10]': 0x0c})
smac_reg_Instr.addTest({'rd': 10, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x02, 'ASR[18]': 0xfffffffe, 'YREG': 0x08, 'REGS[10]': 0x7fffffff}, {'ASR[18]': 0xfffffffc, 'YREG': 0xff, 'REGS[10]': 0xfffffffc})
smac_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'ASR[18]': 0x04, 'YREG': 0xff, 'REGS[10]': 0x2}, {'ASR[18]': 0x02, 'YREG': 0xff, 'REGS[1]': 0x02})
smac_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0xffffffff, 'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]': 0xffffffff}, {'ASR[18]': 0x5, 'YREG': 0x0f, 'REGS[1]': 0x5})
smac_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 2}, {'REGS[2]': 0x00000fff, 'ASR[18]': 0x04, 'YREG': 0x0f, 'REGS[10]': 0xffffffff}, {'ASR[18]': 0xFFFFF005, 'YREG': 0x0e, 'REGS[1]': 0xFFFFF005})

# Divide
udiv_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[0]': 0})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[1]': 1})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x0}, {'REGS[1]': 0})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x2, 'REGS[10]': 0x0}, {'REGS[1]': 0xFFFFFFFF})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE}, {'REGS[1]': 0xFFFFFFFF})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0x0}, {'REGS[1]': 0x80000000})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0}, {'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0xFFFFFFFF})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0xFFFFFFFF})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x80000000})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x1})
udiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x00FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x100100})

udiv_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[0]': 0})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[1]': 1})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x0}, {'REGS[1]': 0})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x2, 'REGS[10]': 0x0}, {'REGS[1]': 0xFFFFFFFF})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE}, {'REGS[1]': 0xFFFFFFFF})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0x0}, {'REGS[1]': 0x80000000})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0, 'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0xFFFFFFFF})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0xFFFFFFFF})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x80000000})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x1})
udiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0x0FFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x100100})

sdiv_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[0]': 0})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[1]': 1})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x0}, {'REGS[1]': 0})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x2, 'REGS[10]': 0x0}, {'REGS[1]': 0x7FFFFFFF})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0x6}, {'REGS[1]': 0x80000003})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE}, {'REGS[1]': 0x7FFFFFFF})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0x0}, {'REGS[1]': 0x7FFFFFFF})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0}, {'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x0})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFE}, {'REGS[1]': 0xFFFFFFFF})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x1})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x80000000})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x80000000})
sdiv_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x00FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x100100})

sdiv_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[0]': 0})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02}, {'REGS[1]': 1})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x0}, {'REGS[1]': 0})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x2, 'REGS[10]': 0x0}, {'REGS[1]': 0x7FFFFFFF})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0x6}, {'REGS[1]': 0x80000003})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE}, {'REGS[1]': 0x7FFFFFFF})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0x0}, {'REGS[1]': 0x7FFFFFFF})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0, 'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x0})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFE}, {'REGS[1]': 0xFFFFFFFF})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x1})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x80000000})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x80000000})
sdiv_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0x0FFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF}, {'REGS[1]': 0x100100})

udivcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[0]': 0, 'PSR': 0})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[1]': 1, 'PSR': 0})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0, 'PSR': 0x00400000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x2, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00a00000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00800000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00800000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0}, {'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00a00000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00a00000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00800000})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x1, 'PSR': 0})
udivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x00FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x100100, 'PSR': 0})

udivcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[0]': 0, 'PSR': 0})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[1]': 1, 'PSR': 0})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0, 'PSR': 0x00400000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x2, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00a00000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00800000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00800000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0, 'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00a00000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00a00000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00800000})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x1, 'PSR': 0})
udivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0x0FFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x100100, 'PSR': 0})

sdivcc_imm_Instr.addTest({'rd': 0, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[0]': 0, 'PSR': 0})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[1]': 1, 'PSR': 0})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x0, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0, 'PSR': 0x00400000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x2, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0x7FFFFFFF, 'PSR': 0x00200000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0x6, 'PSR': 0}, {'REGS[1]': 0x80000003, 'PSR': 0x00800000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE, 'PSR': 0}, {'REGS[1]': 0x7FFFFFFF, 'PSR': 0x00200000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0x1, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0x7FFFFFFF, 'PSR': 0x00200000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0}, {'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x0, 'PSR': 0x00400000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 2}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFE, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00800000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x1, 'PSR': 0})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00a00000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x01FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00a00000})
sdivcc_imm_Instr.addTest({'rd': 1, 'rs1': 10, 'simm13': 0x00FFF}, {'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x100100, 'PSR': 0})

sdivcc_reg_Instr.addTest({'rd': 0, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[0]': 0, 'PSR': 0})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x02, 'PSR': 0}, {'REGS[1]': 1, 'PSR': 0})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x0, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0, 'PSR': 0x00400000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x2, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0x7FFFFFFF, 'PSR': 0x00200000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0x6, 'PSR': 0}, {'REGS[1]': 0x80000003, 'PSR': 0x00800000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0xFFFFFFFE, 'PSR': 0}, {'REGS[1]': 0x7FFFFFFF, 'PSR': 0x00200000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0x1, 'REGS[10]': 0x0, 'PSR': 0}, {'REGS[1]': 0x7FFFFFFF, 'PSR': 0x00200000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0, 'YREG': 0x1, 'REGS[10]': 0x0, 'REGS[1]': 0xabc, 'PSR': 0x20, 'TBR': 0x0}, {'REGS[1]': 0xabc, 'TBR': 0x2a0, 'PSR': 0x087, 'PC': 0x2a0, 'NPC': 0x2a4})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x0, 'PSR': 0x00400000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 2, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFE, 'PSR': 0}, {'REGS[1]': 0xFFFFFFFF, 'PSR': 0x00800000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0xFFFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x1, 'PSR': 0})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x7FFFFFFF, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00a00000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0xFFFFFFFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x80000000, 'PSR': 0x00a00000})
sdivcc_reg_Instr.addTest({'rd': 1, 'rs1': 10, 'rs2': 15}, {'REGS[15]': 0x0FFF, 'YREG': 0x0, 'REGS[10]': 0xFFFFFFFF, 'PSR': 0}, {'REGS[1]': 0x100100, 'PSR': 0})

# Save and Restore
save_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x04, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x4, 'REGS[11]': 0x4, 'PSR': 0x03})
save_imm_Instr.addTest({'rd': 3, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x00, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
save_imm_Instr.addTest({'rd': 3, 'rs1': 10, 'simm13': 0x01FFF}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x00, 'REGS[2]': 0xabc, 'REGS[10]': 5, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
save_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0x24, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x83, 'TBR': 0x050})

save_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x04, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x4, 'REGS[11]': 0x4, 'PSR': 0x03})
save_reg_Instr.addTest({'rd': 3, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x00, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
save_reg_Instr.addTest({'rd': 3, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 0xFFFFFFFF, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x00, 'REGS[2]': 0xabc, 'REGS[10]': 5, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
save_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0x24, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x83, 'TBR': 0x050})

restore_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x02, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x4, 'REGS[11]': 0x4, 'PSR': 0x03})
restore_imm_Instr.addTest({'rd': 3, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x06, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
restore_imm_Instr.addTest({'rd': 3, 'rs1': 10, 'simm13': 0x01FFF}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x06, 'REGS[2]': 0xabc, 'REGS[10]': 5, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
restore_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0x24, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x83, 'TBR': 0x060})
restore_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x01, 'PSR': 0x27, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x86, 'TBR': 0x060})

restore_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x02, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x4, 'REGS[11]': 0x4, 'PSR': 0x03})
restore_reg_Instr.addTest({'rd': 3, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x06, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
restore_reg_Instr.addTest({'rd': 3, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 0xFFFFFFFF, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x06, 'REGS[2]': 0xabc, 'REGS[10]': 5, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'GLOBAL[3]': 0x4, 'REGS[2]': 0xabc, 'REGS[3]': 0x4, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x07})
restore_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0x24, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x83, 'TBR': 0x060})
restore_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 5}, {'REGS[5]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x01, 'PSR': 0x27, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x86, 'TBR': 0x060})

# Branch on Integer Condition Codes
branch_Instr.addTest({'cond': int('1000', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1000', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x800, 'NPC' : 0x804})
branch_Instr.addTest({'cond': int('0000', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0000', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1001', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1001', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1001', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1001', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0001', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0001', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0001', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0001', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0010', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0011', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0100', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1101', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1101', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1101', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1101', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0101', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0101', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0101', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0101', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1110', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1110', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1110', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1110', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0110', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0110', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0110', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0110', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('1111', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1111', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('1111', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('1111', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x8})
branch_Instr.addTest({'cond': int('0111', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0111', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000}, {'PC' : 0x4, 'NPC' : 0x800})
branch_Instr.addTest({'cond': int('0111', 2), 'a': 1, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x8, 'NPC' : 0xc})
branch_Instr.addTest({'cond': int('0111', 2), 'a': 0, 'disp22': 0x200}, {'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})

# Call and Link
call_Instr.addTest({'disp30': 0x0}, {'PC' : 0x0, 'NPC' : 0x4}, {'REGS[15]': 0, 'PC' : 0x4, 'NPC' : 0x0})
call_Instr.addTest({'disp30': 0xff}, {'PC' : 0x0, 'NPC' : 0x4}, {'REGS[15]': 0, 'PC' : 0x4, 'NPC' : 0x3fc})
call_Instr.addTest({'disp30': 0xff0}, {'PC' : 0x4, 'NPC' : 0x8}, {'REGS[15]': 4, 'PC' : 0x8, 'NPC' : 0x3fc4})

# Jump and Link
################## TODO: check with TSIM what is the value of the PC saved
jump_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 2}, {'REGS[10]': 2, 'PC': 0x10, 'NPC': 0x14}, {'PC': 0x14, 'NPC': 0x4, 'REGS[11]': 0x10})
jump_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 0x01FFE}, {'REGS[10]': 6, 'PC': 0x10, 'NPC': 0x14}, {'PC': 0x14, 'NPC': 0x4, 'REGS[11]': 0x10})
jump_imm_Instr.addTest({'rd': 11, 'rs1': 10, 'simm13': 0}, {'REGS[10]': 6, 'PSR': 0x21, 'TBR': 0x0, 'PC': 0x10, 'NPC': 0x14}, {'PC': 0x070, 'NPC': 0x074, 'PSR': 0x80, 'TBR': 0x070})

jump_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 4}, {'REGS[4]': 2, 'REGS[10]': 2, 'PC': 0x10, 'NPC': 0x14}, {'PC': 0x14, 'NPC': 0x4, 'REGS[11]': 0x10})
jump_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 4}, {'REGS[4]': 2, 'REGS[10]': 6, 'PC': 0x10, 'NPC': 0x14}, {'PC': 0x14, 'NPC': 0x8, 'REGS[11]': 0x10})
jump_reg_Instr.addTest({'rd': 11, 'rs1': 10, 'rs2': 4}, {'REGS[4]': 0, 'REGS[10]': 6, 'PSR': 0x21, 'TBR': 0x0, 'PC': 0x10, 'NPC': 0x14}, {'PC': 0x070, 'NPC': 0x074, 'PSR': 0x80, 'TBR': 0x070})

# Return from Trap
# N.B. In the reg read stage it writes the values of the SU and ET PSR
# fields??????? ####################### TODO ################################
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x82, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x23})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x86, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x27})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0xc6, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0xe7})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 0x01FFF}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x86, 'REGS[2]': 0xabc, 'REGS[10]': 5, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x27})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0x24, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x83, 'TBR': 0x030})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x01, 'PSR': 0x27, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x86, 'TBR': 0x030})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x27, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x86, 'TBR': 0x030})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0xa4, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0xc3, 'TBR': 0x020})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x01, 'PSR': 0xa7, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0xc6, 'TBR': 0x020})
rett_imm_Instr.addTest({'rs1': 10, 'simm13': 2}, {'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0xa7, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0xc6, 'TBR': 0x020})

rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x82, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x23})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x86, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x27})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0xc6, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0xe7})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 0xFFFFFFFF, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x86, 'REGS[2]': 0xabc, 'REGS[10]': 5, 'WINREGS[120]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[115]': 0x3}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'PSR': 0x27})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0x24, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x83, 'TBR': 0x030})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x01, 'PSR': 0x27, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x86, 'TBR': 0x030})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0x27, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0x86, 'TBR': 0x030})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0xffffffff, 'PSR': 0xa4, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[56]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[11]': 0x1, 'WINREGS[51]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0xc3, 'TBR': 0x020})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x01, 'PSR': 0xa7, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0xc6, 'TBR': 0x020})
rett_reg_Instr.addTest({'rs1': 10, 'rs2': 7}, {'REGS[7]': 2, 'GLOBAL[3]': 0xddd, 'WIM': 0x0, 'PSR': 0xa7, 'REGS[2]': 0xabc, 'REGS[10]': 2, 'WINREGS[104]': 0xbbb, 'WINREGS[99]': 0xccc, 'TBR': 0x0}, {'GLOBAL[2]': 0xabc, 'REGS[2]': 0xabc, 'REGS[3]': 0xddd, 'REGS[16]': 0xbbb, 'WINREGS[99]': 0xccc, 'REGS[11]': 0xccc, 'PSR': 0xc6, 'TBR': 0x020})

# Trap on Integer Condition Code; note this instruction also receives the forwarding
# of the PSR
######################### TODO: correctly check the timing in the VHDL model ##################
trap_imm_Instr.addTest({'cond': int('1000', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1000', 2), 'rs1': 5, 'imm7': 0x7F}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x840, 'NPC' : 0x844, 'TBR': 0x840})
trap_imm_Instr.addTest({'cond': int('0000', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1001', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1001', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0001', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0001', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00020, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1101', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1101', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0101', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0101', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1110', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1110', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0110', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0110', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('1111', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('1111', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_imm_Instr.addTest({'cond': int('0111', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_imm_Instr.addTest({'cond': int('0111', 2), 'rs1': 5, 'imm7': 0x5}, {'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})

trap_reg_Instr.addTest({'cond': int('1000', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1000', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0xFFFFFFFF, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x840, 'NPC' : 0x844, 'TBR': 0x840})
trap_reg_Instr.addTest({'cond': int('0000', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1001', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1001', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0001', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0001', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00600020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0010', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00020, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0011', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00a00000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00400020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00500020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0100', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1101', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1101', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0101', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00100020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0101', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1110', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1110', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0110', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00800020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0110', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('1111', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('1111', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200000, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})
trap_reg_Instr.addTest({'cond': int('0111', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x00200020, 'TBR': 0x0}, {'PC' : 0x8a0, 'NPC' : 0x8a4, 'TBR': 0x8a0})
trap_reg_Instr.addTest({'cond': int('0111', 2), 'rs1': 5, 'rs2': 2}, {'REGS[2]': 0x5, 'REGS[5]': 5, 'PC' : 0x0, 'NPC' : 0x4, 'PSR': 0x0, 'TBR': 0x0}, {'PC' : 0x4, 'NPC' : 0x8})

# Read State Register
readY_Instr.addTest({'rd': 10}, {'YREG': 0xabc}, {'REGS[10]': 0xabc})

for i in range(0, 32):
    readASR_Instr.addTest({'rd': 10, 'asr': i}, {'ASR[' + str(i) + ']': 0xabc}, {'REGS[10]': 0xabc})

readPsr_Instr.addTest({'rd': 10}, {'PSR': 0xabc80}, {'REGS[10]': 0xabc80})
readPsr_Instr.addTest({'rd': 2}, {'REGS[2]': 0xeee, 'PSR': 0xabc20, 'TBR': 0x0, 'WINREGS[112]': 0x99, 'WINREGS[2]': 0xbb}, {'REGS[2]': 0xeee, 'PSR': 0xabc87, 'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34, 'REGS[8]': 0x99, 'REGS[26]': 0xbb})

readWim_Instr.addTest({'rd': 10}, {'WIM': 0xabc, 'PSR': 0x80}, {'REGS[10]': 0xabc})
readWim_Instr.addTest({'rd': 2}, {'REGS[2]': 0xeee, 'PSR': 0xabc20, 'TBR': 0x0, 'WINREGS[112]': 0x99, 'WINREGS[2]': 0xbb}, {'REGS[2]': 0xeee, 'PSR': 0xabc87, 'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34, 'REGS[8]': 0x99, 'REGS[26]': 0xbb})

readTbr_Instr.addTest({'rd': 10}, {'TBR': 0xabc, 'PSR': 0x80}, {'REGS[10]': 0xabc})
readTbr_Instr.addTest({'rd': 2}, {'REGS[2]': 0xeee, 'PSR': 0xabc20, 'TBR': 0x0, 'WINREGS[112]': 0x99, 'WINREGS[2]': 0xbb}, {'REGS[2]': 0xeee, 'PSR': 0xabc87, 'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34, 'REGS[8]': 0x99, 'REGS[26]': 0xbb})

# Write State Register
writeY_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'YREG': 0xdd}, {'YREG': 0})
writeY_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 3, 'YREG': 0xdd}, {'YREG': 6})
writeY_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 0x80000000, 'YREG': 0xdd}, {'YREG': 0x80000005})

writeY_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'YREG': 0xdd}, {'YREG': 0})
writeY_imm_Instr.addTest({'rs1': 1, 'simm13': 3}, {'REGS[1]': 5, 'YREG': 0xdd}, {'YREG': 6})
writeY_imm_Instr.addTest({'rs1': 1, 'simm13': 0x01000}, {'REGS[1]': 5, 'YREG': 0xdd}, {'YREG': 0xFFFFF005})

for i in range(0, 32):
    writeASR_reg_Instr.addTest({'rs1': 1, 'rs2': 2, 'rd': i}, {'REGS[1]': 5, 'REGS[2]': 5, 'ASR[' + str(i) + ']': 0xdd}, {'ASR[' + str(i) + ']': 0})
    writeASR_reg_Instr.addTest({'rs1': 1, 'rs2': 2, 'rd': i}, {'REGS[1]': 5, 'REGS[2]': 3, 'ASR[' + str(i) + ']': 0xdd}, {'ASR[' + str(i) + ']': 6})
    writeASR_reg_Instr.addTest({'rs1': 1, 'rs2': 2, 'rd': i}, {'REGS[1]': 5, 'REGS[2]': 0x80000000, 'ASR[' + str(i) + ']': 0xdd}, {'ASR[' + str(i) + ']': 0x80000005})

    writeASR_imm_Instr.addTest({'rs1': 1, 'simm13': 5, 'rd': i}, {'REGS[1]': 5, 'ASR[' + str(i) + ']': 0xdd}, {'ASR[' + str(i) + ']': 0})
    writeASR_imm_Instr.addTest({'rs1': 1, 'simm13': 3, 'rd': i}, {'REGS[1]': 5, 'ASR[' + str(i) + ']': 0xdd}, {'ASR[' + str(i) + ']': 6})
    writeASR_imm_Instr.addTest({'rs1': 1, 'simm13': 0x01000, 'rd': i}, {'REGS[1]': 5, 'ASR[' + str(i) + ']': 0xdd}, {'ASR[' + str(i) + ']': 0xFFFFF005})
writeASR_reg_Instr.addTest({'rs1': 1, 'rs2': 2, 'rd': 18}, {'REGS[1]': 5, 'REGS[2]': 5, 'ASR[18]': 0xdd}, {'ASR[18]': 0})
writeASR_reg_Instr.addTest({'rs1': 1, 'rs2': 2, 'rd': 18}, {'REGS[1]': 5, 'REGS[2]': 3, 'ASR[18]': 0xdd}, {'ASR[18]': 6})
writeASR_reg_Instr.addTest({'rs1': 1, 'rs2': 2, 'rd': 18}, {'REGS[1]': 5, 'REGS[2]': 0x80000000, 'ASR[18]': 0xdd}, {'ASR[18]': 0x80000005})

writeASR_imm_Instr.addTest({'rs1': 1, 'simm13': 5, 'rd': 18}, {'REGS[1]': 5, 'ASR[18]': 0xdd}, {'ASR[18]': 0})
writeASR_imm_Instr.addTest({'rs1': 1, 'simm13': 3, 'rd': 18}, {'REGS[1]': 5, 'ASR[18]': 0xdd}, {'ASR[18]': 6})
writeASR_imm_Instr.addTest({'rs1': 1, 'simm13': 0x01000, 'rd': 18}, {'REGS[1]': 5, 'ASR[18]': 0xdd}, {'ASR[18]': 0xFFFFF005})

writePsr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'PSR': 0xff}, {'PSR': 0xF3000000})
writePsr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0x5000, 'REGS[2]': 0x100, 'PSR': 0xff}, {'PSR': 0xF3004100})
writePsr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0x04, 'REGS[2]': 0x10, 'PSR': 0xa1, 'TBR': 0x0}, {'TBR': 0x20, 'PC': 0x20, 'NPC': 0x24})
writePsr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0, 'REGS[2]': 5, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})
writePsr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})

writePsr_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'PSR': 0xff}, {'PSR': 0xF3000000})
writePsr_imm_Instr.addTest({'rs1': 1, 'simm13': 0x020}, {'REGS[1]': 0x5000, 'PSR': 0xff}, {'PSR': 0xF3004020})
writePsr_imm_Instr.addTest({'rs1': 1, 'simm13': 0x10}, {'REGS[1]': 0x04, 'PSR': 0xa1, 'TBR': 0x0}, {'TBR': 0x20, 'PC': 0x20, 'NPC': 0x24})
writePsr_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 0, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})
writePsr_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})

writeWim_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0})
writeWim_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0x1000, 'REGS[2]': 0x100, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0x0})
writeWim_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0x1000, 'REGS[2]': 0x020, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0x20})
writeWim_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0x4, 'REGS[2]': 0x2, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0x6})
writeWim_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0, 'REGS[2]': 5, 'PSR': 0x21, 'WIM': 0xabc, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})
writeWim_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'PSR': 0x21, 'WIM': 0xabc, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})

writeWim_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0})
writeWim_imm_Instr.addTest({'rs1': 1, 'simm13': 0x020}, {'REGS[1]': 0x1000, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0x20})
writeWim_imm_Instr.addTest({'rs1': 1, 'simm13': 0x02}, {'REGS[1]': 0x4, 'PSR': 0xff, 'WIM': 0xabc}, {'WIM': 0x6})
writeWim_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 0, 'PSR': 0x21, 'WIM': 0xabc, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})
writeWim_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'PSR': 0x21, 'WIM': 0xabc, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})

writeTbr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'PSR': 0xff, 'TBR': 0xabc}, {'TBR': 0xabc})
writeTbr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0x1000, 'REGS[2]': 0x100, 'PSR': 0xff, 'TBR': 0xabc}, {'TBR': 0x1abc})
writeTbr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 0, 'REGS[2]': 5, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})
writeTbr_reg_Instr.addTest({'rs1': 1, 'rs2': 2}, {'REGS[1]': 5, 'REGS[2]': 5, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})

writeTbr_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'PSR': 0xff, 'TBR': 0xabc}, {'TBR': 0xabc})
writeTbr_imm_Instr.addTest({'rs1': 1, 'simm13': 0x020}, {'REGS[1]': 0x1000, 'PSR': 0xff, 'TBR': 0xabc}, {'TBR': 0x1abc})
writeTbr_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 0, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})
writeTbr_imm_Instr.addTest({'rs1': 1, 'simm13': 5}, {'REGS[1]': 5, 'PSR': 0x21, 'TBR': 0x0}, {'TBR': 0x30, 'PC': 0x30, 'NPC': 0x34})

## Store Barrier
#stbar_Instr.addTest({}, {}, {})

# Flush Memory
#flush_reg_Instr.addTest({}, {}, {})

#flush_imm_Instr.addTest({}, {}, {})
