/* Generated by Yosys 0.5 (git sha1 c3c9fbf, i686-pc-mingw32-gcc 4.8.1 -Os) */

// Nicholas Saylor 12/02/2021
// CMPEN 270 Verilog Project 12
// YOSYS Module for TLC

module TLC(CLK, CLR, SD, MD, MR, MY, MG, MA, SR, SY, SG, STATE);
  wire _000_;
  wire _001_;
  wire _002_;
  wire _003_;
  wire _004_;
  wire _005_;
  wire _006_;
  wire _007_;
  wire _008_;
  wire _009_;
  wire _010_;
  wire _011_;
  wire _012_;
  wire _013_;
  wire _014_;
  wire _015_;
  wire _016_;
  wire _017_;
  wire _018_;
  wire _019_;
  wire _020_;
  wire _021_;
  wire _022_;
  wire _023_;
  wire _024_;
  wire _025_;
  wire _026_;
  wire _027_;
  wire _028_;
  wire _029_;
  wire _030_;
  wire _031_;
  wire _032_;
  wire _033_;
  wire _034_;
  wire _035_;
  wire _036_;
  wire _037_;
  wire _038_;
  wire _039_;
  wire _040_;
  wire _041_;
  wire _042_;
  wire _043_;
  wire _044_;
  wire _045_;
  wire _046_;
  wire _047_;
  wire _048_;
  wire _049_;
  wire _050_;
  wire _051_;
  wire _052_;
  wire _053_;
  wire _054_;
  wire _055_;
  input CLK;
  input CLR;
  output MA;
  input MD;
  output MG;
  output MR;
  output MY;
  wire [3:0] Q;
  wire [3:0] QN;
  input SD;
  output SG;
  output SR;
  output [3:0] STATE;
  output SY;
  INV _056_ (
    .A(Q[0]),
    .Z(_000_)
  );
  NOR2 _057_ (
    .A(Q[2]),
    .B(Q[3]),
    .Z(_001_)
  );
  NAND2 _058_ (
    .A(_001_),
    .B(_000_),
    .Z(_002_)
  );
  INV _059_ (
    .A(Q[3]),
    .Z(_003_)
  );
  OR2 _060_ (
    .A(Q[0]),
    .B(Q[1]),
    .Z(_004_)
  );
  NOR4 _061_ (
    .A(Q[2]),
    .B(MD),
    .C(_003_),
    .D(_004_),
    .Z(_005_)
  );
  INV _062_ (
    .A(Q[2]),
    .Z(_006_)
  );
  NOR2 _063_ (
    .A(_006_),
    .B(Q[3]),
    .Z(_007_)
  );
  OR2 _064_ (
    .A(SD),
    .B(MD),
    .Z(_008_)
  );
  NOR3 _065_ (
    .A(_008_),
    .B(_000_),
    .C(Q[1]),
    .Z(_009_)
  );
  AOI21 _066_ (
    .A1(_009_),
    .A2(_007_),
    .B(_005_),
    .Z(_010_)
  );
  AND2 _067_ (
    .A(Q[0]),
    .B(Q[1]),
    .Z(_011_)
  );
  NAND2 _068_ (
    .A(_011_),
    .B(_001_),
    .Z(_012_)
  );
  OR2 _069_ (
    .A(_012_),
    .B(_008_),
    .Z(_013_)
  );
  NOR2 _070_ (
    .A(_004_),
    .B(_006_),
    .Z(MY)
  );
  NAND2 _071_ (
    .A(MY),
    .B(_003_),
    .Z(_014_)
  );
  AND3 _072_ (
    .A(_014_),
    .B(_013_),
    .C(_010_),
    .Z(_015_)
  );
  INV _073_ (
    .A(MD),
    .Z(_016_)
  );
  NOR4 _074_ (
    .A(Q[2]),
    .B(_016_),
    .C(_003_),
    .D(_004_),
    .Z(_017_)
  );
  NAND2 _075_ (
    .A(Q[0]),
    .B(MD),
    .Z(_018_)
  );
  OR2 _076_ (
    .A(SD),
    .B(Q[1]),
    .Z(_019_)
  );
  NOR4 _077_ (
    .A(_018_),
    .B(_006_),
    .C(Q[3]),
    .D(_019_),
    .Z(_020_)
  );
  NOR2 _078_ (
    .A(_020_),
    .B(_017_),
    .Z(_021_)
  );
  NAND2 _079_ (
    .A(Q[2]),
    .B(Q[1]),
    .Z(_022_)
  );
  NOR3 _080_ (
    .A(_022_),
    .B(Q[0]),
    .C(Q[3]),
    .Z(_023_)
  );
  INV _081_ (
    .A(_023_),
    .Z(_024_)
  );
  NAND3 _082_ (
    .A(_024_),
    .B(_021_),
    .C(_015_),
    .Z(_025_)
  );
  NAND2 _083_ (
    .A(Q[0]),
    .B(Q[1]),
    .Z(_026_)
  );
  NOR3 _084_ (
    .A(_026_),
    .B(_006_),
    .C(Q[3]),
    .Z(_027_)
  );
  NOR3 _085_ (
    .A(_027_),
    .B(_020_),
    .C(_017_),
    .Z(_028_)
  );
  NAND2 _086_ (
    .A(SD),
    .B(Q[0]),
    .Z(_029_)
  );
  NOR4 _087_ (
    .A(_006_),
    .B(Q[1]),
    .C(Q[3]),
    .D(_029_),
    .Z(_030_)
  );
  NOR2 _088_ (
    .A(_030_),
    .B(_023_),
    .Z(_031_)
  );
  INV _089_ (
    .A(Q[1]),
    .Z(_032_)
  );
  AND2 _090_ (
    .A(Q[0]),
    .B(Q[3]),
    .Z(MA)
  );
  AND3 _091_ (
    .A(MA),
    .B(_006_),
    .C(_032_),
    .Z(_033_)
  );
  NOR3 _092_ (
    .A(_029_),
    .B(Q[2]),
    .C(_032_),
    .Z(_034_)
  );
  AOI21 _093_ (
    .A1(_034_),
    .A2(_003_),
    .B(_033_),
    .Z(_035_)
  );
  AND3 _094_ (
    .A(_035_),
    .B(_031_),
    .C(_028_),
    .Z(_036_)
  );
  AOI21 _095_ (
    .A1(_036_),
    .A2(QN[0]),
    .B(_025_),
    .Z(_037_)
  );
  NOR2 _096_ (
    .A(_012_),
    .B(_016_),
    .Z(_038_)
  );
  AND2 _097_ (
    .A(_026_),
    .B(_001_),
    .Z(_039_)
  );
  OR3 _098_ (
    .A(_039_),
    .B(_038_),
    .C(CLR),
    .Z(_040_)
  );
  OAI22 _099_ (
    .A1(_037_),
    .A2(_040_),
    .B1(_002_),
    .B2(CLR),
    .Z(QN[0])
  );
  INV _100_ (
    .A(_038_),
    .Z(_041_)
  );
  NOR2 _101_ (
    .A(_039_),
    .B(_038_),
    .Z(_042_)
  );
  AND3 _102_ (
    .A(_036_),
    .B(_015_),
    .C(QN[2]),
    .Z(_043_)
  );
  NAND2 _103_ (
    .A(_034_),
    .B(_003_),
    .Z(_044_)
  );
  NAND3 _104_ (
    .A(_044_),
    .B(_031_),
    .C(_014_),
    .Z(_045_)
  );
  OAI21 _105_ (
    .A1(_045_),
    .A2(_043_),
    .B(_042_),
    .Z(_046_)
  );
  AOI21 _106_ (
    .A1(_046_),
    .A2(_041_),
    .B(CLR),
    .Z(QN[2])
  );
  AND3 _107_ (
    .A(_036_),
    .B(_015_),
    .C(QN[1]),
    .Z(_047_)
  );
  NAND2 _108_ (
    .A(_031_),
    .B(_013_),
    .Z(_048_)
  );
  OAI21 _109_ (
    .A1(_048_),
    .A2(_047_),
    .B(_042_),
    .Z(_049_)
  );
  NAND2 _110_ (
    .A(_039_),
    .B(_004_),
    .Z(_050_)
  );
  AOI21 _111_ (
    .A1(_050_),
    .A2(_049_),
    .B(CLR),
    .Z(QN[1])
  );
  NAND3 _112_ (
    .A(_036_),
    .B(_015_),
    .C(QN[3]),
    .Z(_051_)
  );
  AOI21 _113_ (
    .A1(_051_),
    .A2(_028_),
    .B(_040_),
    .Z(QN[3])
  );
  NOR2 _114_ (
    .A(_000_),
    .B(Q[1]),
    .Z(_052_)
  );
  AOI21 _115_ (
    .A1(_052_),
    .A2(_001_),
    .B(_034_),
    .Z(_053_)
  );
  NOR2 _116_ (
    .A(Q[2]),
    .B(_032_),
    .Z(_054_)
  );
  OAI21 _117_ (
    .A1(_029_),
    .A2(MD),
    .B(_054_),
    .Z(_055_)
  );
  NAND2 _118_ (
    .A(_055_),
    .B(_053_),
    .Z(MG)
  );
  NOR2 _119_ (
    .A(_022_),
    .B(Q[0]),
    .Z(SG)
  );
  AOI22 _120_ (
    .A1(_004_),
    .A2(_001_),
    .B1(_003_),
    .B2(MY),
    .Z(MR)
  );
  OR2 _121_ (
    .A(_022_),
    .B(Q[3]),
    .Z(SR)
  );
  NOR2 _122_ (
    .A(_026_),
    .B(_006_),
    .Z(SY)
  );
  FFD _123_ (
    .CK(CLK),
    .D(QN[0]),
    .Q(Q[0])
  );
  FFD _124_ (
    .CK(CLK),
    .D(QN[1]),
    .Q(Q[1])
  );
  FFD _125_ (
    .CK(CLK),
    .D(QN[2]),
    .Q(Q[2])
  );
  FFD _126_ (
    .CK(CLK),
    .D(QN[3]),
    .Q(Q[3])
  );
  assign STATE = Q;
endmodule
