PCI 总线的最高工作频率为 66M 最大位宽为 64b 从理论上讲 PCI 总线可以提供的最大传输带宽为 532MB. 然而 **PCI 总线作为一个共享总线在其上的所有 PCI 设备必须要共享 PCI 总线的带宽**. 同时**由于 PCI 总线的协议开销**导致 PCI 总线可以实际利用的数据带宽远小于其峰值带宽.

PCI 总线采用提高总线位宽和频率的方法增加其传输带宽. 但是这种方法从性能价格比的角度上看并不是最优的. 数据总线位宽的提高将直接影响芯片的生产成本 64 位的 PCI 总线接口需要设计者使用更多的芯片引脚从而导致 64 位的 PCI 总线接口芯片的价格远高于 32 位的 PCI 总线接口芯片. 与 32 位 PCI 总线接口相比设计者还需要使用更多的印制板层数来实现 64 位 PCI 总线接口.

使用 PCIe 总线可以有效解决 PCI 总线存在的一些问题. 首先 PCIe 总线可以提供更大的总线带宽 PCIe V3.0 支持的最高总线频率为 4GHz 远高于 PCI-X 总线提供的最高总线频率.

其次 PCIe 总线支持虚通路 VC(Virtual Channel)技术优先级不同的数据报文可以使用不同的虚通路而每一路虚通路可以独立设置缓冲从而相对合理地解决了数据传送过程中存在的服务质量问题.

**PCIe 总线由若干层次组成包括事务层、数据链路层和物理层**. PCIe 总线使用数据报文进行数据传递这些数据报文需要通过 PCIe 总线的这些层次. PCIe 总线的这种数据传递方式与互联网使用 TCP/IP 协议进行数据传递有类似之处.

实际上在互联网中存在的许多概念也存在于 PCIe 总线中如交换、路由和仲裁机制等不过这两者之间在实现上的最大不同在于前者主要使用软件程序实现其协议栈而后者使用硬件逻辑实现.

PCIe 总线在系统软件级与 PCI 总线兼容基于 PCI 总线的系统软件几乎可以不经修改直接移植到 PCIe 总线中. 绝大多数 PCI/PCI-X 总线使用的总线事务都被 PCIe 总线保留而 PCI 设备使用的配置空间也被 PCIe 总线继承. 基于 PCI 体系结构的系统编程模型几乎可以在没有本质变化的前提下直接在 PCIe 体系结构中使用.

但是从体系系统的角度上看 PCIe 总线还是增加了一些新的特性其中一些特性不仅仅是称呼上的变化而且在功能上也得到了增强. 如在 PCIe 体系结构中出现的 RC(Root Complex). **RC 的主要功能与 PCI 总线中的 HOST 主桥类似但是在 HOST 主桥的基础上增加了许多功能**.

在不同处理器系统中 RC 的实现方式不同因此仅仅用 PCIe 总线控制器称呼 RC 是不够的**实际上 PCIe 总线规范对 RC 并没有一个合适的解释**. RC 本身也是随处理器系统的不同而不同是一个很模糊的概念.

Intel 并没有使用 PCIe 总线控制器而是使用 RC 管理 PCIe 总线基于深层次的考虑. 在 x86 处理器体系结构中 RC 并不仅仅管理 PCIe 设备的数据访问而且还包含访问控制、错误处理和虚拟化技术等一系列内容. 因此使用 PCIe 总线控制器统称 RC 在 x86 处理器体系结构中并不合适.

在 PCIe 总线中还有一些特性与 PCIe 总线协议的实现相关. 与 PCI 总线相比 PCIe 总线使用端到端的连接方式添加流量控制机制并对"访问序"做出了进一步优化. 虽然从系统软件的角度上看 PCI 总线与 PCIe 总线基本一致. 但是从硬件设计的角度上看 PCIe 总线完全不同于 PCI 总线基于 PCIe 总线各类设备的硬件设计难度远大于基于 PCI 总线的对应设备的设计难度.

目前 PCIe 总线规范依然在迅猛发展但并不是所有 PCIe 设备都支持这些在 PCIe 总线的最新规范中提及的概念. 一般说来 PCIe 总线规范提出的新的概念最先在 x86 处理器系统的 Chipset 和 Intel 设计的 EP 中出现.

