---
layout: post
title: λ…λ Ήμ–΄ μ‚¬μ΄ν΄κ³Ό μΈν„°λ½νΈ
tags: [μ»΄ν“¨ν„° κµ¬μ΅°, λ…λ Ήμ–΄ μ‚¬μ΄ν΄κ³Ό μΈν„°λ½νΈ]
categories: [μ»΄ν“¨ν„° κµ¬μ΅°, λ…λ Ήμ–΄ μ‚¬μ΄ν΄κ³Ό μΈν„°λ½νΈ]
date: 2023-12-11 22:50 +0900
---

## λ…λ Ήμ–΄ μ‚¬μ΄ν΄

μ»΄ν“¨ν„° μ¤‘μ•™ μ²λ¦¬ μ¥μΉ(CPU)μ κΈ°λ³Έ μ‘λ™ ν”„λ΅μ„Έμ¤λ΅μ„, μ΄ μ£ΌκΈ°λ” **μ»΄ν“¨ν„°κ°€ ν”„λ΅κ·Έλ¨μ λ‹¨μΌ λ…λ Ήμ„ μ²λ¦¬ν•λ” λ°©μ‹**μ΄λ‹¤. <br>
μ»΄ν“¨ν„°κ°€ λ‹¤μ–‘ν• μ‘μ—…μ„ μν–‰ν•κΈ° μ„ν•΄ μΌλ ¨μ λ…λ Ήμ„ μ‹¤ν–‰ν•λ” λ°©λ²•μ„ μ΄ν•΄ν•΄ λ³΄μ. π‰

### λ…λ Ήμ–΄ μ‚¬μ΄ν΄ λ‹¨κ³„

![instruction-cycles](/assets/img/post/computer-architecture/instruction-cycles.webp){: width="600" height="200 }

1. **Fetch**: CPUκ°€ **λ©”λ¨λ¦¬(RAM)μ—μ„ λ…λ Ήμ–΄λ¥Ό κ°€μ Έμ¨λ‹¤**. ν”„λ΅κ·Έλ¨ μΉ΄μ΄ν„°(PC)λ” κ°€μ Έμ¬ λ‹¤μ λ…λ Ήμ–΄λ¥Ό κ°€λ¦¬ν‚¤λ©°, μ΄ λ…λ Ήμ–΄λ” λ©”λ¨λ¦¬μ—μ„ λ…λ Ήμ–΄ λ μ§€μ¤ν„°(IR)λ΅ λ΅λ“λλ‹¤. κ°€μ Έμ¨ ν›„ PCλ” μμ„λ€λ΅ λ‹¤μ λ…λ Ήμ–΄λ¥Ό κ°€λ¦¬ν‚¤λ„λ΅ μ¦κ°€ν•λ‹¤.
2. **Decode**: CPUλ” **κ°€μ Έμ¨ λ…λ Ήμ„ ν•΄μ„**ν•λ‹¤. μ΄ λ‹¨κ³„μ—μ„λ” λ…λ Ήμ΄ μν–‰ν•΄μ•Ό ν•  μ‘μ—…μ„ κ²°μ •ν•λ‹¤.
3. **Execute**: CPUκ°€ **λ…λ Ήμ— ν•„μ”ν• μ‘μ—…μ„ μν–‰**ν•λ‹¤. μ—¬κΈ°μ—λ” μ‚°μ  κ³„μ‚°(λ§μ…, λΊ„μ…, κ³±μ…, λ‚λ—μ…), λ…Όλ¦¬ μ—°μ‚°(AND, OR, NOT), λ°μ΄ν„° μ΄λ™(ν• λ μ§€μ¤ν„°μ—μ„ λ‹¤λ¥Έ λ μ§€μ¤ν„°λ΅ λλ” λ©”λ¨λ¦¬ κ°„ λ°μ΄ν„° μ „μ†΅) λ° μ μ–΄μ™€ κ°™μ€ λ‹¤μ–‘ν• μ—°μ‚°μ΄ ν¬ν•¨λ  μ μλ‹¤.
4. **Memory Access (if required)**: μΌλ¶€ λ…λ Ήμ—μ„λ” **CPUκ°€ μ£Ό λ©”λ¨λ¦¬μ—μ„ μ½κ±°λ‚, μ“°λ„λ΅ μ”κµ¬**ν•λ‹¤. λ¨λ“  λ…λ Ήμ–΄μ— λ©”λ¨λ¦¬ μ•΅μ„Έμ¤κ°€ ν•„μ”ν• κ²ƒμ€ μ•„λ‹λΌλ” μ μ— μ μν•λ” κ²ƒμ΄ μ¤‘μ”ν•λ‹¤.
5. **Writeback (if required)**: **μ‹¤ν–‰ λ‹¨κ³„μ κ²°κ³Όκ°€ λ μ§€μ¤ν„°λ‚ λ©”λ¨λ¦¬ μ„μΉμ— λ‹¤μ‹ κΈ°λ΅**λλ‹¤. μλ¥Ό λ“¤μ–΄, λ…λ Ήμ–΄κ°€ μ‚°μ  μ—°μ‚°μΈ κ²½μ° κ²°κ³Όλ” μ§€μ •λ λ μ§€μ¤ν„°μ— μ €μ¥λλ‹¤.

## μΈν„°λ½νΈ

μ»΄ν“¨ν…μ—μ„ μ¤‘μ”ν• κΈ°λ¥μΌλ΅, ν”„λ΅μ„Έμ„κ°€ **κΈ΄κΈ‰ μ‘μ—…μ„ μν–‰ν•κΈ° μ„ν•΄ ν„μ¬ ν™λ™μ„ μΌμ‹μ μΌλ΅ μ¤‘λ‹¨ν• λ‹¤μ μ›λ μ‘μ—…μ„ μ¬κ°**ν•  μ μκ² ν•΄μ¤€λ‹¤.

### μΈν„°λ½νΈ μ ν•

- **ν•λ“μ›¨μ–΄ μΈν„°λ½νΈ**: ν•λ“μ›¨μ–΄ μ¥μΉ(μ: ν‚¤λ³΄λ“, λ§μ°μ¤ λλ” λ„¤νΈμ›ν¬ μ–΄λ‘ν„°)μ— μν•΄ μƒμ„±λμ–΄ CPUμ μ£Όμκ°€ ν•„μ”ν•λ‹¤λ” μ‹ νΈλ¥Ό λ³΄λ‚Έλ‹¤.
- **μ†ν”„νΈμ›¨μ–΄ μΈν„°λ½νΈ**: μ΄λ” μΆ…μΆ… μ‹μ¤ν… νΈμ¶μ„ ν†µν•΄ ν”„λ΅κ·Έλ¨μ΄λ‚ μ΄μ μ²΄μ μ— μν•΄ μƒμ„±λλ‹¤. νμΌ μ•΅μ„Έμ¤ λλ” λ©”λ¨λ¦¬ ν• λ‹Ήκ³Ό κ°™μ€ μ΄μ μ²΄μ μ μ„λΉ„μ¤λ¥Ό μ”μ²­ν•λ” λ° μ‚¬μ©λλ‹¤.

### μΈν„°λ½νΈ μ‘λ™ λ°©μ‹

![interrupt-handler](/assets/img/post/computer-architecture/interrupt-handler.webp){: width="600" height="200 }

1. **Interrupt Signal**: **μΈν„°λ½νΈ μ‹ νΈκ°€ CPUλ΅ μ „μ†΅**λλ‹¤.
2. **Interrupt Handler**: CPUκ°€ μΈν„°λ½νΈλ¥Ό μμ‹ ν•λ©΄ **ν„μ¬ λ…λ Ήμ–΄ μ‹ν€€μ¤ μ‹¤ν–‰μ„ μΌμ‹μ μΌλ΅ μ¤‘μ§€**ν•λ‹¤. ν„μ¬ ν”„λ΅μ„Έμ¤μ μ»¨ν…μ¤νΈ(μ: λ μ§€μ¤ν„° κ°’)λ¥Ό μ €μ¥ν• λ‹¤μ μΈν„°λ½νΈ ν•Έλ“¤λ¬ λλ” [μΈν„°λ½νΈ μ„λΉ„μ¤ λ£¨ν‹΄(ISR)](https://ko.wikipedia.org/wiki/%EC%9D%B8%ED%84%B0%EB%9F%BD%ED%8A%B8_%ED%95%B8%EB%93%A4%EB%9F%AC)μ΄λΌλ” νΉμ ν•¨μμ μ»¨ν…μ¤νΈλ¥Ό λ΅λ“ν•λ‹¤.
3. **Service Routine**: ISRμ€ μΈν„°λ½νΈλ¥Ό μ²λ¦¬ν•λ„λ΅ μ„¤κ³„λ μ΄μ μ²΄μ  λλ” μ¥μΉ λ“λΌμ΄λ²„μ΄λ‹¤. **μΈν„°λ½νΈλ¥Ό μ²λ¦¬ν•κ³  ν•„μ”ν• μ‘μ—…μ„ μν–‰ν• λ‹¤μ μ¤‘λ‹¨λ ν”„λ΅μ„Έμ¤λ¥Ό μ¬κ°ν•  μ¤€λΉ„**λ¥Ό ν•λ‹¤.
4. **Resume Execution**: ISRμ΄ μ™„λ£λ ν›„ CPUλ” μ¤‘λ‹¨λ ν”„λ΅μ„Έμ¤μ μ΄μ „μ— μ €μ¥λ μ»¨ν…μ¤νΈλ¥Ό λ³µμ›ν•κ³  μ‹¤ν–‰μ„ μ¬κ°ν•λ‹¤.

### μΈν„°λ½νΈ νΉμ„±

- **μ„ μ ν• λ©€ν‹°νƒμ¤ν‚Ή**: μΈν„°λ½νΈλ¥Ό μ‚¬μ©ν•λ©΄ μ΄μ μ²΄μ κ°€ μ‹¤ν–‰ μ¤‘μΈ ν”„λ΅μ„Έμ¤λ¥Ό μ¤‘λ‹¨ν•κ³ , λ‹¤λ¥Έ ν”„λ΅μ„Έμ¤μ μ‹κ°„μ„ μ κ³µν•΄ μ‹μ¤ν…μ μ „λ°μ μΈ ν¨μ¨μ„±κ³Ό μ‘λ‹µμ„±μ„ ν–¥μƒν•  μ μλ” [μ„ μ ν• λ©€ν‹°νƒμ¤ν‚Ή](https://namu.wiki/w/%EB%A9%80%ED%8B%B0%ED%83%9C%EC%8A%A4%ED%82%B9)μ΄ κ°€λ¥ν•λ‹¤.
- **λΉ„λ™κΈ° μ΄λ²¤νΈ**: μΈν„°λ½νΈλ¥Ό μ‚¬μ©ν•λ©΄ CPUκ°€ λΉ„λ™κΈ° μ΄λ²¤νΈμ— μ‘λ‹µν•  μ μλ‹¤. μ¦‰, CPUμ μ£Όμ” ν™λ™κ³Ό κ΄€κ³„μ—†μ΄ μ–Έμ λ“ μ§€ λ°μƒν•  μ μλ” μ΄λ²¤νΈλ¥Ό μλ―Έν•λ‹¤.
- **μ°μ„ μμ„ μ²λ¦¬**: μΌλ¶€ μ‹μ¤ν…μ—λ” μΈν„°λ½νΈμ— λ€ν• μ°μ„ μμ„ μμ¤€μ΄ μμ–΄ λ” μ¤‘μ”ν• μΈν„°λ½νΈλ¥Ό λ μ¤‘μ”ν• μΈν„°λ½νΈλ³΄λ‹¤ λ¨Όμ € μ²λ¦¬ν•  μ μλ‹¤.
- **ν¨μ¨μ„±**: μΈν„°λ½νΈκ°€ μ—†μΌλ©΄ CPUλ” μ£Όμκ°€ ν•„μ”ν•μ§€ ν™•μΈν•κΈ° μ„ν•΄ λ¨λ“  μ¥μΉλ¥Ό μ§€μ†ν•΄μ„ ν™•μΈ(ν΄λ§)ν•΄μ•Ό ν•λ”λ° μ΄λ” λ§¤μ° λΉ„ν¨μ¨μ μ΄λ‹¤. μΈν„°λ½νΈλ¥Ό μ‚¬μ©ν•λ©΄ ν•„μ”ν•  λ•λ§ CPUμ— μ£Όμ„λ¥Ό μ¤„ μ μλ‹¤.
