module top_cnt(
input wire CLK,

);




endmodule
