#-----------------------------------------------------------
# Vivado v2025.1 (64-bit)
# SW Build 6140274 on Thu May 22 00:12:29 MDT 2025
# IP Build 6138677 on Thu May 22 03:10:11 MDT 2025
# SharedData Build 6139179 on Tue May 20 17:58:58 MDT 2025
# Start of session at: Tue Jan 20 18:53:27 2026
# Process ID         : 7644
# Current directory  : C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12
# Command line       : vivado.exe -gui_launcher_event rodinguilauncherevent18852 C:\Users\david\Documents\GitHub\SED_FPGA_G12\Proyecto_FPGA_G12\Proyecto_FPGA_G12.xpr
# Log file           : C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/vivado.log
# Journal file       : C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12\vivado.jou
# Running On         : David5070
# Platform           : Windows Server 2016 or Windows 10
# Operating System   : 26200
# Processor Detail   : Intel(R) Core(TM) i7-14700F
# CPU Frequency      : 2112 MHz
# CPU Physical cores : 20
# CPU Logical cores  : 28
# Host memory        : 34200 MB
# Swap memory        : 2147 MB
# Total Virtual      : 36347 MB
# Available Virtual  : 23913 MB
#-----------------------------------------------------------
start_gui
open_project C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.xpr
update_compile_order -fileset sources_1
add_files -norecurse C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Top_Game.vhd
update_compile_order -fileset sources_1
# Disabling source management mode.  This is to allow the top design properties to be set without GUI intervention.
set_property source_mgmt_mode None [current_project]
set_property top Top_Game [current_fileset]
# Re-enabling previously disabled source management mode.
set_property source_mgmt_mode All [current_project]
update_compile_order -fileset sources_1
export_ip_user_files -of_objects  [get_files C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Top_Game.vhd] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Clock_Divider.vhd] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Debouncer.vhd] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/LFSR.vhd] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Game_Logic.vhd] -no_script -reset -force -quiet
export_ip_user_files -of_objects  [get_files C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Display_Controller.vhd] -no_script -reset -force -quiet
remove_files  {C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Top_Game.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Clock_Divider.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Debouncer.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/LFSR.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Game_Logic.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Display_Controller.vhd}
add_files -norecurse {C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Top_Game.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Clock_Divider.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Debouncer.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/LFSR.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Display_Controller.vhd C:/Users/david/Documents/GitHub/SED_FPGA_G12/Proyecto_FPGA_G12/Proyecto_FPGA_G12.srcs/sources_1/new/Game_Logic.vhd}
update_compile_order -fileset sources_1
