TimeQuest Timing Analyzer report for ProcessorV1
Thu Mar 28 15:05:45 2013
Quartus II 64-Bit Version 12.1 Build 177 11/07/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 177 11/07/2012 SJ Full Version ;
; Revision Name      ; ProcessorV1                                       ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C20Q240C8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 5.43 MHz ; 5.43 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -183.188 ; -8091.718     ;
+-------+----------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.499 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.941 ; -536.181              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                              ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -183.188 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 184.220    ;
; -183.188 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 184.220    ;
; -182.688 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.723    ;
; -182.688 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.723    ;
; -182.578 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.613    ;
; -182.578 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.613    ;
; -182.392 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.008     ; 183.424    ;
; -182.377 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.008     ; 183.409    ;
; -182.216 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.009     ; 183.247    ;
; -182.143 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.178    ;
; -182.143 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.178    ;
; -182.110 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.145    ;
; -182.110 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.145    ;
; -182.013 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.048    ;
; -182.013 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 183.048    ;
; -181.892 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.927    ;
; -181.877 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 182.912    ;
; -181.876 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.911    ;
; -181.876 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.911    ;
; -181.782 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.817    ;
; -181.772 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.807    ;
; -181.772 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.807    ;
; -181.767 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 182.802    ;
; -181.716 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 182.750    ;
; -181.671 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.706    ;
; -181.671 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.706    ;
; -181.606 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 182.640    ;
; -181.468 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.503    ;
; -181.468 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.503    ;
; -181.375 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.410    ;
; -181.375 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.410    ;
; -181.347 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.382    ;
; -181.338 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.373    ;
; -181.338 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.373    ;
; -181.332 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 182.367    ;
; -181.314 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.349    ;
; -181.299 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 182.334    ;
; -181.297 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.332    ;
; -181.297 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.332    ;
; -181.296 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.331    ;
; -181.296 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.331    ;
; -181.225 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.260    ;
; -181.225 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.260    ;
; -181.217 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.252    ;
; -181.202 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 182.237    ;
; -181.171 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 182.205    ;
; -181.138 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 182.172    ;
; -181.080 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.115    ;
; -181.065 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 182.100    ;
; -181.048 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.083    ;
; -181.048 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.083    ;
; -181.041 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 182.075    ;
; -181.029 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.064    ;
; -181.029 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.005     ; 182.064    ;
; -180.976 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 182.011    ;
; -180.961 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.996    ;
; -180.904 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.938    ;
; -180.875 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.910    ;
; -180.860 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.895    ;
; -180.800 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.834    ;
; -180.699 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.733    ;
; -180.694 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.726    ;
; -180.694 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.726    ;
; -180.690 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.722    ;
; -180.690 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.722    ;
; -180.672 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.707    ;
; -180.657 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.692    ;
; -180.617 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.649    ;
; -180.617 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.649    ;
; -180.579 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.614    ;
; -180.564 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.599    ;
; -180.542 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.577    ;
; -180.527 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.562    ;
; -180.501 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.536    ;
; -180.500 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.535    ;
; -180.496 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.530    ;
; -180.486 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.521    ;
; -180.485 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.520    ;
; -180.444 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.476    ;
; -180.444 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.476    ;
; -180.429 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.464    ;
; -180.414 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.449    ;
; -180.403 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.437    ;
; -180.366 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.400    ;
; -180.358 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.390    ;
; -180.358 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.390    ;
; -180.325 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.359    ;
; -180.324 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.358    ;
; -180.303 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.335    ;
; -180.303 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.335    ;
; -180.253 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.287    ;
; -180.252 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.287    ;
; -180.237 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.272    ;
; -180.233 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.005     ; 181.268    ;
; -180.218 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.005     ; 181.253    ;
; -180.176 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.208    ;
; -180.176 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.208    ;
; -180.164 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.196    ;
; -180.164 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.008     ; 181.196    ;
; -180.076 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 181.110    ;
+----------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; control_unit_230:inst10|ir_enable                                    ; control_unit_230:inst10|ir_enable                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|b_inv                                        ; control_unit_230:inst10|b_inv                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; control_unit_230:inst10|rf_write                                     ; control_unit_230:inst10|rf_write                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.751 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.060      ;
; 0.756 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.062      ;
; 0.759 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.065      ;
; 0.763 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.069      ;
; 0.764 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.070      ;
; 0.766 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.907 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.907 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.213      ;
; 0.910 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.216      ;
; 0.913 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.913 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.219      ;
; 0.920 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.226      ;
; 0.939 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.245      ;
; 1.085 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; -0.006     ; 1.385      ;
; 1.114 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; -0.007     ; 1.413      ;
; 1.114 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[13]   ; clock        ; clock       ; 0.000        ; -0.007     ; 1.413      ;
; 1.153 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.459      ;
; 1.220 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.526      ;
; 1.222 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.527      ;
; 1.242 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.244 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 1.550      ;
; 1.244 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.549      ;
; 1.251 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; -0.002     ; 1.555      ;
; 1.252 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; 0.000        ; -0.002     ; 1.556      ;
; 1.291 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.597      ;
; 1.293 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.599      ;
; 1.395 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; -0.001     ; 1.700      ;
; 1.447 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.005      ; 1.758      ;
; 1.469 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.010      ; 1.785      ;
; 1.473 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.018      ; 1.797      ;
; 1.481 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; -0.007     ; 1.780      ;
; 1.540 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; -0.017     ; 1.829      ;
; 1.540 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; 0.000        ; -0.017     ; 1.829      ;
; 1.547 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 1.846      ;
; 1.548 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.007     ; 1.847      ;
; 1.552 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; 0.002      ; 1.860      ;
; 1.577 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.011      ; 1.894      ;
; 1.579 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.011      ; 1.896      ;
; 1.581 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.005      ; 1.892      ;
; 1.585 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.005      ; 1.896      ;
; 1.606 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.010      ; 1.922      ;
; 1.608 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.913      ;
; 1.608 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.913      ;
; 1.611 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.917      ;
; 1.612 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.918      ;
; 1.617 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.923      ;
; 1.620 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.926      ;
; 1.626 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.005      ; 1.937      ;
; 1.626 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.005      ; 1.937      ;
; 1.633 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.939      ;
; 1.635 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.937      ;
; 1.635 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.938      ;
; 1.637 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.943      ;
; 1.642 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.004     ; 1.944      ;
; 1.645 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; -0.004     ; 1.947      ;
; 1.648 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.954      ;
; 1.651 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 1.957      ;
; 1.655 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; -0.009     ; 1.952      ;
; 1.656 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[9]    ; clock        ; clock       ; 0.000        ; -0.009     ; 1.953      ;
; 1.669 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.009     ; 1.966      ;
; 1.669 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.009     ; 1.966      ;
; 1.669 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.970      ;
; 1.675 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.005     ; 1.976      ;
; 1.676 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; 0.000        ; -0.010     ; 1.972      ;
; 1.678 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.981      ;
; 1.678 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.010     ; 1.974      ;
; 1.681 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.010     ; 1.977      ;
; 1.681 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.986      ;
; 1.682 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 1.987      ;
; 1.683 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[14]   ; clock        ; clock       ; 0.000        ; -0.010     ; 1.979      ;
; 1.684 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.987      ;
; 1.712 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[0] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 2.019      ;
; 1.713 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.005     ; 2.014      ;
; 1.714 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.005     ; 2.015      ;
; 1.728 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; -0.014     ; 2.020      ;
; 1.728 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; -0.014     ; 2.020      ;
; 1.754 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                         ; control_unit_230:inst10|alu_op[1]                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 2.060      ;
; 1.792 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.098      ;
; 1.802 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[1] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 2.109      ;
; 1.815 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 2.121      ;
; 1.816 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 2.122      ;
; 1.831 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.019      ; 2.156      ;
; 1.854 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.011     ; 2.149      ;
; 1.885 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.005     ; 2.186      ;
; 1.885 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[11]   ; clock        ; clock       ; 0.000        ; -0.005     ; 2.186      ;
; 1.896 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.017     ; 2.185      ;
; 1.900 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[13]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                          ; clock        ; clock       ; 0.000        ; -0.009     ; 2.197      ;
; 1.913 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; -0.019     ; 2.200      ;
; 1.914 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[7]    ; clock        ; clock       ; 0.000        ; -0.019     ; 2.201      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; enable           ; clock      ; 5.283   ; 5.283   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.583   ; 5.583   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.583   ; 5.583   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 5.500   ; 5.500   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.342   ; 5.342   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.566   ; 5.566   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.125   ; 5.125   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.971   ; 0.971   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.836   ; 0.836   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.191  ; -0.191  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.237  ; -0.237  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.100  ; -0.100  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.209  ; -0.209  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.497   ; 0.497   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.105   ; 0.105   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.135   ; 0.135   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.356   ; 0.356   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.951   ; 4.951   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.558   ; 5.558   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.471   ; 5.471   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.107   ; 5.107   ; Rise       ; clock           ;
; reset            ; clock      ; 183.988 ; 183.988 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -4.551 ; -4.551 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.503  ; 0.503  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -5.317 ; -5.317 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -5.234 ; -5.234 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -5.076 ; -5.076 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -5.300 ; -5.300 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -4.859 ; -4.859 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.705 ; -0.705 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.570 ; -0.570 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.457  ; 0.457  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.503  ; 0.503  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.366  ; 0.366  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.475  ; 0.475  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -0.231 ; -0.231 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.161  ; 0.161  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.131  ; 0.131  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -0.090 ; -0.090 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -4.685 ; -4.685 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -5.292 ; -5.292 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -5.205 ; -5.205 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -4.841 ; -4.841 ; Rise       ; clock           ;
; reset            ; clock      ; -4.483 ; -4.483 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 23.725 ; 23.725 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 12.187 ; 12.187 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 14.789 ; 14.789 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 15.449 ; 15.449 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 16.614 ; 16.614 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 17.253 ; 17.253 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 18.624 ; 18.624 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 21.259 ; 21.259 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 23.725 ; 23.725 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.517  ; 9.517  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 9.015  ; 9.015  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 10.685 ; 10.685 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 9.181  ; 9.181  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 9.427  ; 9.427  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.685 ; 10.685 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 9.667  ; 9.667  ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 9.551  ; 9.551  ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 9.672  ; 9.672  ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 9.967  ; 9.967  ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 10.342 ; 10.342 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 8.815  ; 8.815  ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 9.684  ; 9.684  ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 10.213 ; 10.213 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 10.102 ; 10.102 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 10.213 ; 10.213 ; Rise       ; clock           ;
; b_inv        ; clock      ; 10.222 ; 10.222 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.158 ; 10.158 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.217 ; 10.217 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 11.079 ; 11.079 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.549 ; 10.549 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 8.665  ; 8.665  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 10.232 ; 10.232 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 11.587 ; 11.587 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 11.081 ; 11.081 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.958 ; 10.958 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.043 ; 10.043 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.744 ; 10.744 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 10.413 ; 10.413 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.554  ; 9.554  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 10.090 ; 10.090 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 10.716 ; 10.716 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.474  ; 9.474  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 10.346 ; 10.346 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 7.997  ; 7.997  ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 8.395  ; 8.395  ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.776  ; 9.776  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 10.026 ; 10.026 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 8.632  ; 8.632  ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 8.766  ; 8.766  ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 9.522  ; 9.522  ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 9.427  ; 9.427  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 10.124 ; 10.124 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 9.803  ; 9.803  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 9.235  ; 9.235  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 9.262  ; 9.262  ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.894  ; 9.894  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 9.595  ; 9.595  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.823  ; 9.823  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.150  ; 9.150  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 11.380 ; 11.380 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 11.633 ; 11.633 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 10.158 ; 10.158 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 10.158 ; 10.158 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 11.614 ; 11.614 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 12.066 ; 12.066 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 12.401 ; 12.401 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 11.236 ; 11.236 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 10.471 ; 10.471 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 11.582 ; 11.582 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 13.717 ; 13.717 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.517  ; 9.517  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 9.015  ; 9.015  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 9.181  ; 9.181  ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 9.181  ; 9.181  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 9.427  ; 9.427  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.685 ; 10.685 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 9.667  ; 9.667  ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 9.551  ; 9.551  ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 9.672  ; 9.672  ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 9.967  ; 9.967  ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 10.342 ; 10.342 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 8.815  ; 8.815  ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 9.684  ; 9.684  ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 10.102 ; 10.102 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 10.102 ; 10.102 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 10.213 ; 10.213 ; Rise       ; clock           ;
; b_inv        ; clock      ; 10.222 ; 10.222 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 8.665  ; 8.665  ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.158 ; 10.158 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.217 ; 10.217 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 11.079 ; 11.079 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.549 ; 10.549 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 8.665  ; 8.665  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 10.232 ; 10.232 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 11.587 ; 11.587 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 11.081 ; 11.081 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.958 ; 10.958 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.043 ; 10.043 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.744 ; 10.744 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 10.413 ; 10.413 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.554  ; 9.554  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 10.090 ; 10.090 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 10.716 ; 10.716 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.474  ; 9.474  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 10.346 ; 10.346 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 7.997  ; 7.997  ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 7.997  ; 7.997  ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 8.395  ; 8.395  ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.776  ; 9.776  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 10.026 ; 10.026 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 8.632  ; 8.632  ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 8.766  ; 8.766  ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 9.522  ; 9.522  ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 9.427  ; 9.427  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 10.124 ; 10.124 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 9.803  ; 9.803  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 9.235  ; 9.235  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 9.262  ; 9.262  ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.894  ; 9.894  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 9.595  ; 9.595  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.823  ; 9.823  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.150  ; 9.150  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 11.380 ; 11.380 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 11.633 ; 11.633 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -59.964 ; -2439.761     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -1.380 ; -361.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                             ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -59.964 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.990     ;
; -59.964 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.990     ;
; -59.828 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.856     ;
; -59.828 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.856     ;
; -59.770 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.798     ;
; -59.770 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.798     ;
; -59.658 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.006     ; 60.684     ;
; -59.630 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.658     ;
; -59.630 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.658     ;
; -59.629 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.657     ;
; -59.629 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.657     ;
; -59.602 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.006     ; 60.628     ;
; -59.584 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.612     ;
; -59.584 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.612     ;
; -59.546 ; control_unit_230:inst10|stage[31] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.006     ; 60.572     ;
; -59.523 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.551     ;
; -59.523 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.551     ;
; -59.522 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.550     ;
; -59.509 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.537     ;
; -59.509 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.537     ;
; -59.474 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.502     ;
; -59.474 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.502     ;
; -59.466 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.494     ;
; -59.464 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.492     ;
; -59.410 ; control_unit_230:inst10|stage[0]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.438     ;
; -59.408 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.436     ;
; -59.352 ; control_unit_230:inst10|stage[1]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.380     ;
; -59.349 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.377     ;
; -59.349 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.377     ;
; -59.324 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.352     ;
; -59.323 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.351     ;
; -59.309 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.337     ;
; -59.309 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.337     ;
; -59.278 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.306     ;
; -59.276 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.304     ;
; -59.276 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.304     ;
; -59.268 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.296     ;
; -59.267 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.295     ;
; -59.250 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.278     ;
; -59.250 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.278     ;
; -59.246 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.274     ;
; -59.246 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.274     ;
; -59.222 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.250     ;
; -59.217 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.245     ;
; -59.214 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.242     ;
; -59.214 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.242     ;
; -59.212 ; control_unit_230:inst10|stage[2]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.240     ;
; -59.211 ; control_unit_230:inst10|stage[3]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.239     ;
; -59.203 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.231     ;
; -59.202 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.230     ;
; -59.202 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.230     ;
; -59.170 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.198     ;
; -59.170 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.004     ; 60.198     ;
; -59.168 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.196     ;
; -59.166 ; control_unit_230:inst10|stage[4]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.194     ;
; -59.161 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.189     ;
; -59.147 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.175     ;
; -59.112 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.140     ;
; -59.105 ; control_unit_230:inst10|stage[5]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.133     ;
; -59.091 ; control_unit_230:inst10|stage[6]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.119     ;
; -59.056 ; control_unit_230:inst10|stage[7]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 60.084     ;
; -59.043 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.071     ;
; -59.024 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.050     ;
; -59.024 ; control_unit_230:inst10|stage[18] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.050     ;
; -59.015 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.041     ;
; -59.015 ; control_unit_230:inst10|stage[16] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.041     ;
; -59.003 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 60.031     ;
; -58.988 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.014     ;
; -58.988 ; control_unit_230:inst10|stage[17] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 60.014     ;
; -58.987 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 60.015     ;
; -58.970 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.998     ;
; -58.947 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.975     ;
; -58.944 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.972     ;
; -58.940 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.968     ;
; -58.931 ; control_unit_230:inst10|stage[8]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 59.959     ;
; -58.920 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.946     ;
; -58.920 ; control_unit_230:inst10|stage[19] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.946     ;
; -58.914 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.942     ;
; -58.908 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.936     ;
; -58.896 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.924     ;
; -58.891 ; control_unit_230:inst10|stage[9]  ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 59.919     ;
; -58.888 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.916     ;
; -58.884 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.912     ;
; -58.883 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.909     ;
; -58.883 ; control_unit_230:inst10|stage[20] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.909     ;
; -58.864 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|b_inv     ; clock        ; clock       ; 1.000        ; -0.004     ; 59.892     ;
; -58.858 ; control_unit_230:inst10|stage[10] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 59.886     ;
; -58.852 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.880     ;
; -58.840 ; control_unit_230:inst10|stage[12] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.868     ;
; -58.832 ; control_unit_230:inst10|stage[11] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 59.860     ;
; -58.831 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.857     ;
; -58.831 ; control_unit_230:inst10|stage[21] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.857     ;
; -58.828 ; control_unit_230:inst10|stage[14] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 59.856     ;
; -58.808 ; control_unit_230:inst10|stage[13] ; control_unit_230:inst10|ir_enable ; clock        ; clock       ; 1.000        ; -0.004     ; 59.836     ;
; -58.802 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.828     ;
; -58.802 ; control_unit_230:inst10|stage[22] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.828     ;
; -58.796 ; control_unit_230:inst10|stage[15] ; control_unit_230:inst10|rf_write  ; clock        ; clock       ; 1.000        ; -0.004     ; 59.824     ;
; -58.792 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.818     ;
; -58.792 ; control_unit_230:inst10|stage[24] ; control_unit_230:inst10|alu_op[0] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.818     ;
; -58.791 ; control_unit_230:inst10|stage[23] ; control_unit_230:inst10|alu_op[1] ; clock        ; clock       ; 1.000        ; -0.006     ; 59.817     ;
+---------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; control_unit_230:inst10|ir_enable                                    ; control_unit_230:inst10|ir_enable                                      ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|b_inv                                        ; control_unit_230:inst10|b_inv                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; control_unit_230:inst10|rf_write                                     ; control_unit_230:inst10|rf_write                                       ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[4]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[2]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.395      ;
; 0.245 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.249 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.401      ;
; 0.250 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.250 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[1]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.402      ;
; 0.300 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.452      ;
; 0.327 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[3]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.331 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[12]                        ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.336 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.342 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; -0.004     ; 0.490      ;
; 0.357 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[13]   ; clock        ; clock       ; 0.000        ; -0.007     ; 0.502      ;
; 0.358 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; -0.007     ; 0.503      ;
; 0.378 ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.530      ;
; 0.413 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[8]   ; clock        ; clock       ; 0.000        ; 0.001      ; 0.566      ;
; 0.415 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[14] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.416 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.418 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.000      ; 0.570      ;
; 0.423 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[8]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                           ; clock        ; clock       ; 0.000        ; -0.002     ; 0.573      ;
; 0.429 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.582      ;
; 0.436 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; 0.000        ; -0.001     ; 0.587      ;
; 0.436 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.587      ;
; 0.446 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.006      ; 0.604      ;
; 0.451 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.603      ;
; 0.456 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[13]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.608      ;
; 0.460 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.008      ; 0.620      ;
; 0.463 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.018      ; 0.633      ;
; 0.465 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[15]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.613      ;
; 0.509 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; 0.000        ; -0.015     ; 0.646      ;
; 0.510 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]                           ; clock        ; clock       ; 0.000        ; -0.007     ; 0.655      ;
; 0.510 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; 0.000        ; -0.015     ; 0.647      ;
; 0.510 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12]                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.655      ;
; 0.511 ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[7]                         ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.664      ;
; 0.520 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.009      ; 0.681      ;
; 0.521 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.009      ; 0.682      ;
; 0.522 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst6|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.006      ; 0.680      ;
; 0.526 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst7|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.006      ; 0.684      ;
; 0.534 ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[2] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]                         ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; 0.000        ; 0.010      ; 0.696      ;
; 0.538 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.691      ;
; 0.539 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.692      ;
; 0.539 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.692      ;
; 0.544 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.001      ; 0.697      ;
; 0.546 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[1] ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.005      ; 0.704      ;
; 0.548 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; 0.000        ; 0.005      ; 0.705      ;
; 0.548 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[9]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.700      ;
; 0.550 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14]                        ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[14]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.700      ;
; 0.552 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[2]                         ; control_unit_230:inst10|alu_op[1]                                      ; clock        ; clock       ; 0.000        ; -0.001     ; 0.703      ;
; 0.552 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.700      ;
; 0.553 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.003     ; 0.704      ;
; 0.556 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[12]  ; clock        ; clock       ; 0.000        ; -0.004     ; 0.704      ;
; 0.558 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.711      ;
; 0.560 ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[0] ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.714      ;
; 0.566 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[9]   ; clock        ; clock       ; 0.000        ; -0.006     ; 0.712      ;
; 0.567 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[9]    ; clock        ; clock       ; 0.000        ; -0.006     ; 0.713      ;
; 0.568 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst16|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.006     ; 0.714      ;
; 0.569 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.721      ;
; 0.570 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst9|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.007     ; 0.715      ;
; 0.571 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst8|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.007     ; 0.716      ;
; 0.573 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst17|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.006     ; 0.719      ;
; 0.576 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.726      ;
; 0.578 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.007     ; 0.723      ;
; 0.580 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[14]   ; clock        ; clock       ; 0.000        ; -0.007     ; 0.725      ;
; 0.580 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.731      ;
; 0.580 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]                         ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; -0.001     ; 0.731      ;
; 0.581 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; 0.000        ; -0.007     ; 0.726      ;
; 0.582 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14]                        ; smpRegisterFile:inst|DFF_16BIT:inst2|lpm_ff:lpm_ff_component|dffs[14]  ; clock        ; clock       ; 0.000        ; -0.008     ; 0.726      ;
; 0.582 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10]                        ; smpRegisterFile:inst|DFF_16BIT:inst12|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; -0.002     ; 0.732      ;
; 0.584 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]                         ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; 0.000        ; -0.007     ; 0.729      ;
; 0.585 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[15]                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.737      ;
; 0.594 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst10|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.006     ; 0.740      ;
; 0.595 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[15]                        ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.003      ; 0.750      ;
; 0.596 ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                         ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.748      ;
; 0.598 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13]                        ; smpRegisterFile:inst|DFF_16BIT:inst11|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; -0.006     ; 0.744      ;
; 0.600 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst3|lpm_ff:lpm_ff_component|dffs[11]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.750      ;
; 0.600 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11]                        ; smpRegisterFile:inst|DFF_16BIT:inst|lpm_ff:lpm_ff_component|dffs[11]   ; clock        ; clock       ; 0.000        ; -0.002     ; 0.750      ;
; 0.601 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]                         ; smpRegisterFile:inst|DFF_16BIT:inst13|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.018      ; 0.771      ;
; 0.609 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst4|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; -0.011     ; 0.750      ;
; 0.609 ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]                         ; smpRegisterFile:inst|DFF_16BIT:inst5|lpm_ff:lpm_ff_component|dffs[7]   ; clock        ; clock       ; 0.000        ; -0.011     ; 0.750      ;
; 0.612 ; Reg_24:inst7|lpm_ff:lpm_ff_component|dffs[11]                        ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]                           ; clock        ; clock       ; 0.000        ; -0.015     ; 0.749      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RA|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RB|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RY|lpm_ff:lpm_ff_component|dffs[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Rise       ; DFF_16BIT:RZ|lpm_ff:lpm_ff_component|dffs[10] ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; 2.200  ; 2.200  ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 2.304  ; 2.304  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 2.304  ; 2.304  ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 2.285  ; 2.285  ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 2.150  ; 2.150  ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 2.264  ; 2.264  ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 2.078  ; 2.078  ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; -0.236 ; -0.236 ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; -0.269 ; -0.269 ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.672 ; -0.672 ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.696 ; -0.696 ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.622 ; -0.622 ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.681 ; -0.681 ; Rise       ; clock           ;
;  instruction[12] ; clock      ; -0.403 ; -0.403 ; Rise       ; clock           ;
;  instruction[13] ; clock      ; -0.599 ; -0.599 ; Rise       ; clock           ;
;  instruction[14] ; clock      ; -0.577 ; -0.577 ; Rise       ; clock           ;
;  instruction[15] ; clock      ; -0.471 ; -0.471 ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 2.022  ; 2.022  ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 2.290  ; 2.290  ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 2.221  ; 2.221  ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 2.103  ; 2.103  ; Rise       ; clock           ;
; reset            ; clock      ; 60.358 ; 60.358 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -1.923 ; -1.923 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.816  ; 0.816  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -2.184 ; -2.184 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -2.165 ; -2.165 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -2.030 ; -2.030 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.144 ; -2.144 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.356  ; 0.356  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.389  ; 0.389  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.792  ; 0.792  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.816  ; 0.816  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.742  ; 0.742  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.801  ; 0.801  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.523  ; 0.523  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.719  ; 0.719  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.697  ; 0.697  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.591  ; 0.591  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.902 ; -1.902 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -1.983 ; -1.983 ; Rise       ; clock           ;
; reset            ; clock      ; -0.801 ; -0.801 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 8.964 ; 8.964 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 5.417 ; 5.417 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 6.122 ; 6.122 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 6.191 ; 6.191 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 6.607 ; 6.607 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 6.823 ; 6.823 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 7.241 ; 7.241 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 8.063 ; 8.063 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 8.964 ; 8.964 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.420 ; 4.420 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 4.383 ; 4.383 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.383 ; 4.383 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.866 ; 4.866 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.866 ; 4.866 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 4.562 ; 4.562 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 4.420 ; 4.420 ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.625 ; 4.625 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 5.411 ; 5.411 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.885 ; 4.885 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.792 ; 4.792 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 5.069 ; 5.069 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 5.411 ; 5.411 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.778 ; 4.778 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 5.017 ; 5.017 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.486 ; 4.486 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 3.959 ; 3.959 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.363 ; 4.363 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 5.264 ; 5.264 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.570 ; 4.570 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 5.264 ; 5.264 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 5.162 ; 5.162 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 5.219 ; 5.219 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 5.368 ; 5.368 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.420 ; 4.420 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.383 ; 4.383 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.866 ; 4.866 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 4.562 ; 4.562 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 4.420 ; 4.420 ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.625 ; 4.625 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.625 ; 4.625 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.885 ; 4.885 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.792 ; 4.792 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 5.069 ; 5.069 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 5.411 ; 5.411 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.778 ; 4.778 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 5.017 ; 5.017 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.486 ; 4.486 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 3.959 ; 3.959 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 3.959 ; 3.959 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.363 ; 4.363 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.570 ; 4.570 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 5.264 ; 5.264 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -183.188  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
;  clock           ; -183.188  ; 0.215 ; N/A      ; N/A     ; -1.941              ;
; Design-wide TNS  ; -8091.718 ; 0.0   ; 0.0      ; 0.0     ; -536.181            ;
;  clock           ; -8091.718 ; 0.000 ; N/A      ; N/A     ; -536.181            ;
+------------------+-----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------+
; Setup Times                                                                      ;
+------------------+------------+---------+---------+------------+-----------------+
; Data Port        ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+------------------+------------+---------+---------+------------+-----------------+
; enable           ; clock      ; 5.283   ; 5.283   ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 5.583   ; 5.583   ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; 5.583   ; 5.583   ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; 5.500   ; 5.500   ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; 5.342   ; 5.342   ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; 5.566   ; 5.566   ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; 5.125   ; 5.125   ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.971   ; 0.971   ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.836   ; 0.836   ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; -0.191  ; -0.191  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; -0.237  ; -0.237  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; -0.100  ; -0.100  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; -0.209  ; -0.209  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.497   ; 0.497   ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.105   ; 0.105   ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.135   ; 0.135   ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.356   ; 0.356   ; Rise       ; clock           ;
;  instruction[20] ; clock      ; 4.951   ; 4.951   ; Rise       ; clock           ;
;  instruction[21] ; clock      ; 5.558   ; 5.558   ; Rise       ; clock           ;
;  instruction[22] ; clock      ; 5.471   ; 5.471   ; Rise       ; clock           ;
;  instruction[23] ; clock      ; 5.107   ; 5.107   ; Rise       ; clock           ;
; reset            ; clock      ; 183.988 ; 183.988 ; Rise       ; clock           ;
+------------------+------------+---------+---------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Hold Times                                                                     ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; enable           ; clock      ; -1.923 ; -1.923 ; Rise       ; clock           ;
; instruction[*]   ; clock      ; 0.816  ; 0.816  ; Rise       ; clock           ;
;  instruction[1]  ; clock      ; -2.184 ; -2.184 ; Rise       ; clock           ;
;  instruction[2]  ; clock      ; -2.165 ; -2.165 ; Rise       ; clock           ;
;  instruction[3]  ; clock      ; -2.030 ; -2.030 ; Rise       ; clock           ;
;  instruction[4]  ; clock      ; -2.144 ; -2.144 ; Rise       ; clock           ;
;  instruction[5]  ; clock      ; -1.958 ; -1.958 ; Rise       ; clock           ;
;  instruction[6]  ; clock      ; 0.356  ; 0.356  ; Rise       ; clock           ;
;  instruction[7]  ; clock      ; 0.389  ; 0.389  ; Rise       ; clock           ;
;  instruction[8]  ; clock      ; 0.792  ; 0.792  ; Rise       ; clock           ;
;  instruction[9]  ; clock      ; 0.816  ; 0.816  ; Rise       ; clock           ;
;  instruction[10] ; clock      ; 0.742  ; 0.742  ; Rise       ; clock           ;
;  instruction[11] ; clock      ; 0.801  ; 0.801  ; Rise       ; clock           ;
;  instruction[12] ; clock      ; 0.523  ; 0.523  ; Rise       ; clock           ;
;  instruction[13] ; clock      ; 0.719  ; 0.719  ; Rise       ; clock           ;
;  instruction[14] ; clock      ; 0.697  ; 0.697  ; Rise       ; clock           ;
;  instruction[15] ; clock      ; 0.591  ; 0.591  ; Rise       ; clock           ;
;  instruction[20] ; clock      ; -1.902 ; -1.902 ; Rise       ; clock           ;
;  instruction[21] ; clock      ; -2.170 ; -2.170 ; Rise       ; clock           ;
;  instruction[22] ; clock      ; -2.101 ; -2.101 ; Rise       ; clock           ;
;  instruction[23] ; clock      ; -1.983 ; -1.983 ; Rise       ; clock           ;
; reset            ; clock      ; -0.801 ; -0.801 ; Rise       ; clock           ;
+------------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ALUOut[*]    ; clock      ; 23.725 ; 23.725 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 12.187 ; 12.187 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 14.789 ; 14.789 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 15.449 ; 15.449 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 16.614 ; 16.614 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 17.253 ; 17.253 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 18.624 ; 18.624 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 21.259 ; 21.259 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 23.725 ; 23.725 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 9.517  ; 9.517  ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 9.968  ; 9.968  ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 9.654  ; 9.654  ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 9.015  ; 9.015  ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 7.999  ; 7.999  ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 9.203  ; 9.203  ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 8.906  ; 8.906  ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 10.685 ; 10.685 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 9.181  ; 9.181  ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 9.998  ; 9.998  ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 9.427  ; 9.427  ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 10.685 ; 10.685 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 10.358 ; 10.358 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 10.457 ; 10.457 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 9.928  ; 9.928  ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 9.667  ; 9.667  ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 8.909  ; 8.909  ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 9.551  ; 9.551  ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 9.672  ; 9.672  ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 9.967  ; 9.967  ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 10.611 ; 10.611 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 10.342 ; 10.342 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 8.815  ; 8.815  ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 8.628  ; 8.628  ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 9.684  ; 9.684  ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 10.016 ; 10.016 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 10.213 ; 10.213 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 10.102 ; 10.102 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 10.213 ; 10.213 ; Rise       ; clock           ;
; b_inv        ; clock      ; 10.222 ; 10.222 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 10.158 ; 10.158 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 10.217 ; 10.217 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 11.079 ; 11.079 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 10.384 ; 10.384 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 10.549 ; 10.549 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 8.665  ; 8.665  ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 10.521 ; 10.521 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 10.232 ; 10.232 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 11.587 ; 11.587 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 11.081 ; 11.081 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 10.958 ; 10.958 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 9.500  ; 9.500  ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 9.594  ; 9.594  ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 10.043 ; 10.043 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 10.744 ; 10.744 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 12.178 ; 12.178 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 10.413 ; 10.413 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 9.585  ; 9.585  ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 9.423  ; 9.423  ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 9.554  ; 9.554  ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 10.575 ; 10.575 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 10.090 ; 10.090 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 10.141 ; 10.141 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 10.145 ; 10.145 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 9.403  ; 9.403  ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 10.716 ; 10.716 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 10.189 ; 10.189 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 9.474  ; 9.474  ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 10.346 ; 10.346 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 11.475 ; 11.475 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 9.178  ; 9.178  ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 8.685  ; 8.685  ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 7.997  ; 7.997  ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 8.395  ; 8.395  ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 8.309  ; 8.309  ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 8.693  ; 8.693  ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 8.989  ; 8.989  ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 9.354  ; 9.354  ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 9.776  ; 9.776  ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 10.474 ; 10.474 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 10.026 ; 10.026 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 8.632  ; 8.632  ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 8.766  ; 8.766  ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 9.522  ; 9.522  ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 9.683  ; 9.683  ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 9.427  ; 9.427  ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 11.759 ; 11.759 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 10.124 ; 10.124 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 9.803  ; 9.803  ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 9.235  ; 9.235  ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 9.262  ; 9.262  ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 8.925  ; 8.925  ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 9.894  ; 9.894  ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 9.801  ; 9.801  ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 9.314  ; 9.314  ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 9.880  ; 9.880  ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 9.963  ; 9.963  ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 9.595  ; 9.595  ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 9.823  ; 9.823  ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 9.150  ; 9.150  ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 11.380 ; 11.380 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 11.633 ; 11.633 ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ALUOut[*]    ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  ALUOut[0]   ; clock      ; 4.802 ; 4.802 ; Rise       ; clock           ;
;  ALUOut[1]   ; clock      ; 5.162 ; 5.162 ; Rise       ; clock           ;
;  ALUOut[2]   ; clock      ; 5.219 ; 5.219 ; Rise       ; clock           ;
;  ALUOut[3]   ; clock      ; 5.368 ; 5.368 ; Rise       ; clock           ;
;  ALUOut[4]   ; clock      ; 5.021 ; 5.021 ; Rise       ; clock           ;
;  ALUOut[5]   ; clock      ; 4.806 ; 4.806 ; Rise       ; clock           ;
;  ALUOut[6]   ; clock      ; 5.145 ; 5.145 ; Rise       ; clock           ;
;  ALUOut[7]   ; clock      ; 5.942 ; 5.942 ; Rise       ; clock           ;
; IRA[*]       ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  IRA[0]      ; clock      ; 4.420 ; 4.420 ; Rise       ; clock           ;
;  IRA[1]      ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  IRA[2]      ; clock      ; 4.097 ; 4.097 ; Rise       ; clock           ;
;  IRA[3]      ; clock      ; 4.539 ; 4.539 ; Rise       ; clock           ;
; IRB[*]       ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  IRB[0]      ; clock      ; 4.383 ; 4.383 ; Rise       ; clock           ;
;  IRB[1]      ; clock      ; 3.954 ; 3.954 ; Rise       ; clock           ;
;  IRB[2]      ; clock      ; 4.338 ; 4.338 ; Rise       ; clock           ;
;  IRB[3]      ; clock      ; 4.311 ; 4.311 ; Rise       ; clock           ;
; IRDest[*]    ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  IRDest[0]   ; clock      ; 4.441 ; 4.441 ; Rise       ; clock           ;
;  IRDest[1]   ; clock      ; 4.719 ; 4.719 ; Rise       ; clock           ;
;  IRDest[2]   ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  IRDest[3]   ; clock      ; 4.866 ; 4.866 ; Rise       ; clock           ;
; RF1[*]       ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  RF1[0]      ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  RF1[1]      ; clock      ; 4.674 ; 4.674 ; Rise       ; clock           ;
;  RF1[2]      ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
;  RF1[3]      ; clock      ; 4.723 ; 4.723 ; Rise       ; clock           ;
;  RF1[4]      ; clock      ; 4.638 ; 4.638 ; Rise       ; clock           ;
;  RF1[5]      ; clock      ; 4.319 ; 4.319 ; Rise       ; clock           ;
;  RF1[6]      ; clock      ; 4.562 ; 4.562 ; Rise       ; clock           ;
;  RF1[7]      ; clock      ; 4.485 ; 4.485 ; Rise       ; clock           ;
; RF2[*]       ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  RF2[0]      ; clock      ; 4.740 ; 4.740 ; Rise       ; clock           ;
;  RF2[1]      ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  RF2[2]      ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  RF2[3]      ; clock      ; 4.278 ; 4.278 ; Rise       ; clock           ;
;  RF2[4]      ; clock      ; 4.420 ; 4.420 ; Rise       ; clock           ;
;  RF2[5]      ; clock      ; 4.358 ; 4.358 ; Rise       ; clock           ;
;  RF2[6]      ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
;  RF2[7]      ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
; alu_op[*]    ; clock      ; 4.625 ; 4.625 ; Rise       ; clock           ;
;  alu_op[0]   ; clock      ; 4.641 ; 4.641 ; Rise       ; clock           ;
;  alu_op[1]   ; clock      ; 4.625 ; 4.625 ; Rise       ; clock           ;
; b_inv        ; clock      ; 4.627 ; 4.627 ; Rise       ; clock           ;
; regA[*]      ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regA[0]     ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  regA[1]     ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  regA[2]     ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
;  regA[3]     ; clock      ; 4.736 ; 4.736 ; Rise       ; clock           ;
;  regA[4]     ; clock      ; 4.885 ; 4.885 ; Rise       ; clock           ;
;  regA[5]     ; clock      ; 4.261 ; 4.261 ; Rise       ; clock           ;
;  regA[6]     ; clock      ; 4.856 ; 4.856 ; Rise       ; clock           ;
;  regA[7]     ; clock      ; 4.792 ; 4.792 ; Rise       ; clock           ;
;  regA[8]     ; clock      ; 5.250 ; 5.250 ; Rise       ; clock           ;
;  regA[9]     ; clock      ; 5.024 ; 5.024 ; Rise       ; clock           ;
;  regA[10]    ; clock      ; 5.069 ; 5.069 ; Rise       ; clock           ;
;  regA[11]    ; clock      ; 4.422 ; 4.422 ; Rise       ; clock           ;
;  regA[12]    ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
;  regA[13]    ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  regA[14]    ; clock      ; 4.989 ; 4.989 ; Rise       ; clock           ;
;  regA[15]    ; clock      ; 5.411 ; 5.411 ; Rise       ; clock           ;
; regB[*]      ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  regB[0]     ; clock      ; 4.660 ; 4.660 ; Rise       ; clock           ;
;  regB[1]     ; clock      ; 4.952 ; 4.952 ; Rise       ; clock           ;
;  regB[2]     ; clock      ; 4.778 ; 4.778 ; Rise       ; clock           ;
;  regB[3]     ; clock      ; 4.461 ; 4.461 ; Rise       ; clock           ;
;  regB[4]     ; clock      ; 4.515 ; 4.515 ; Rise       ; clock           ;
;  regB[5]     ; clock      ; 4.573 ; 4.573 ; Rise       ; clock           ;
;  regB[6]     ; clock      ; 4.824 ; 4.824 ; Rise       ; clock           ;
;  regB[7]     ; clock      ; 4.781 ; 4.781 ; Rise       ; clock           ;
;  regB[8]     ; clock      ; 4.744 ; 4.744 ; Rise       ; clock           ;
;  regB[9]     ; clock      ; 4.676 ; 4.676 ; Rise       ; clock           ;
;  regB[10]    ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  regB[11]    ; clock      ; 5.017 ; 5.017 ; Rise       ; clock           ;
;  regB[12]    ; clock      ; 4.749 ; 4.749 ; Rise       ; clock           ;
;  regB[13]    ; clock      ; 4.486 ; 4.486 ; Rise       ; clock           ;
;  regB[14]    ; clock      ; 4.882 ; 4.882 ; Rise       ; clock           ;
;  regB[15]    ; clock      ; 5.121 ; 5.121 ; Rise       ; clock           ;
; regYOut[*]   ; clock      ; 3.959 ; 3.959 ; Rise       ; clock           ;
;  regYOut[0]  ; clock      ; 4.334 ; 4.334 ; Rise       ; clock           ;
;  regYOut[1]  ; clock      ; 4.155 ; 4.155 ; Rise       ; clock           ;
;  regYOut[2]  ; clock      ; 3.959 ; 3.959 ; Rise       ; clock           ;
;  regYOut[3]  ; clock      ; 4.080 ; 4.080 ; Rise       ; clock           ;
;  regYOut[4]  ; clock      ; 4.107 ; 4.107 ; Rise       ; clock           ;
;  regYOut[5]  ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  regYOut[6]  ; clock      ; 4.363 ; 4.363 ; Rise       ; clock           ;
;  regYOut[7]  ; clock      ; 4.474 ; 4.474 ; Rise       ; clock           ;
;  regYOut[8]  ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
;  regYOut[9]  ; clock      ; 4.785 ; 4.785 ; Rise       ; clock           ;
;  regYOut[10] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  regYOut[11] ; clock      ; 4.264 ; 4.264 ; Rise       ; clock           ;
;  regYOut[12] ; clock      ; 4.188 ; 4.188 ; Rise       ; clock           ;
;  regYOut[13] ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  regYOut[14] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  regYOut[15] ; clock      ; 4.511 ; 4.511 ; Rise       ; clock           ;
; regZOut[*]   ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  regZOut[0]  ; clock      ; 5.122 ; 5.122 ; Rise       ; clock           ;
;  regZOut[1]  ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  regZOut[2]  ; clock      ; 4.670 ; 4.670 ; Rise       ; clock           ;
;  regZOut[3]  ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
;  regZOut[4]  ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  regZOut[5]  ; clock      ; 4.337 ; 4.337 ; Rise       ; clock           ;
;  regZOut[6]  ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  regZOut[7]  ; clock      ; 4.570 ; 4.570 ; Rise       ; clock           ;
;  regZOut[8]  ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  regZOut[9]  ; clock      ; 4.663 ; 4.663 ; Rise       ; clock           ;
;  regZOut[10] ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  regZOut[11] ; clock      ; 4.607 ; 4.607 ; Rise       ; clock           ;
;  regZOut[12] ; clock      ; 4.673 ; 4.673 ; Rise       ; clock           ;
;  regZOut[13] ; clock      ; 4.315 ; 4.315 ; Rise       ; clock           ;
;  regZOut[14] ; clock      ; 5.264 ; 5.264 ; Rise       ; clock           ;
;  regZOut[15] ; clock      ; 5.210 ; 5.210 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 0        ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 21    ; 21   ;
; Unconstrained Input Port Paths  ; 424   ; 424  ;
; Unconstrained Output Ports      ; 103   ; 103  ;
; Unconstrained Output Port Paths ; 191   ; 191  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 177 11/07/2012 SJ Full Version
    Info: Processing started: Thu Mar 28 15:05:23 2013
Info: Command: quartus_sta ProcessorV1 -c ProcessorV1
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'ProcessorV1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -183.188
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -183.188     -8091.718 clock 
Info (332146): Worst-case hold slack is 0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.499         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941      -536.181 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -59.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -59.964     -2439.761 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -361.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 555 megabytes
    Info: Processing ended: Thu Mar 28 15:05:45 2013
    Info: Elapsed time: 00:00:22
    Info: Total CPU time (on all processors): 00:00:15


