Modèles pour le développement de FPGA, y compris la conception RTL (Verilog/VHDL), la fermeture de synchronisation, le croisement de domaines d'horloge, la synthèse de haut niveau et la vérification. Couvre à la fois les approches HDL traditionnelles et HLS modernes. À utiliser lorsque ", " est mentionné.
