## 목차
- [VERDI](#verdi)
  - [fsdb dumping](#fsdb-dumping)
  - [FSDB Utilities](#fsdb-utilities)
  - [Hierarchy \& Flatten](#hierarchy--flatten)
  - [Compare the signals](#compare-the-signals)
  - [⭐TFV(Temporal Flow View) / Auto Tracing](#tfvtemporal-flow-view--auto-tracing)
- [실습](#실습)
  - [서버다운되거나 중단지점부터 시뮬레이션 하고 싶을 때](#서버다운되거나-중단지점부터-시뮬레이션-하고-싶을-때)
  - [RTL simulation과 Gate simulation compare](#rtl-simulation과-gate-simulation-compare)
  - [TFV: Temporal Flow View](#tfv-temporal-flow-view)
- [Design Compiler](#design-compiler)
  - [⭐Setup time  / Hold time](#setup-time---hold-time)
  - [Recovery time / Removal time](#recovery-time--removal-time)
  - [⭐Critical Path](#critical-path)
  - [clock\_transition](#clock_transition)
  - [Fanout](#fanout)
  - [set false path](#set-false-path)
    - [CDC](#cdc)
    - [set false path](#set-false-path-1)
  - [Design Compiler](#design-compiler-1)
- [실습](#실습-1)
  - [Design compiler](#design-compiler-2)
    - [Example) counter synthesis](#example-counter-synthesis)
  - [Gate level simulation](#gate-level-simulation)
    - [DC compile결과 gate level netlist로 합성됨](#dc-compile결과-gate-level-netlist로-합성됨)
    - [reset을 안 걸어준 경우](#reset을-안-걸어준-경우)
    - [Hazard Vs Glitch](#hazard-vs-glitch)

# VERDI
> 노바스 사에서 만들었는데 시놉시스에서 인수

## fsdb dumping
![alt text](image-114.png)<br>
- $fsdbDumpfile
- #fsdbDumpvars
  - 위에 2개는 굉장히 중요함 
  - 꼭 기술해줘야함
  - 0: level
  - tb_~:top module
- $fsdbSuppress
  - 기술한 모듈을 제외하고 덤프함

## FSDB Utilities
- fsdb2saif
  - Power를 찍어줌
  - Toggle도 보여줌
  - 훨씬 정확하게 power 소모를 확인할 수 있다
  - bt:begin time
  - et: end time

## Hierarchy & Flatten
- Hierarchy
  - 분석이 쉬움
    - 계층적으로 보여주므로
  - 그러나 simulation Area 커짐
- Flatten
  - 다 풀어서 보여줌
  - 거의 쓰진 않음
  - 근데 size를 줄일 수 있음

## Compare the signals
![alt text](image-115.png)<br>
- RTL simulation과 Gate simulation을 비교하며 돌릴 수 있음
- compare 옵션을 주면 빨간색으로 표시해줌

## ⭐TFV(Temporal Flow View) / Auto Tracing
> 신호의 출발점까지 추적해서 보여줌
> > X의 출발점을 찾을 때도 편함
![alt text](image-116.png)<br>
- Auto trace 버튼을 누르면 회로에서 신호의 출발점을 추적해서 보여줌
- ⭐Unknown의 출발점을 확인할 때도 좋음

# 실습

## 서버다운되거나 중단지점부터 시뮬레이션 하고 싶을 때
![alt text](image-117.png)<br>
- 종료할 때까지 실행했던 시뮬레이션 상태로 돌아가는 방법
- 시뮬레이션을 돌리면 verdiLog 디렉토리에 verdi.cmd 로그파일이 기록됨
- verdi -dbdir simv.daidir/ -play verdi.cmd
  - 해당 옵션으로 verdi를 실행시키면 종료시점의 시뮬레이션 상태에서 바로 시작됨
- 서버가 다운되거나, verdi를 이전 작업부터 실행시킬 때 매우 유용함

## RTL simulation과 Gate simulation compare
![alt text](image-119.png)<br>
- 시뮬레이션 창을 2개 띄우고 하나는 rtl, 하나는 gate simulation을 돌림
  - gate 시뮬레이션은 시뮬레이션 창에서 open gate.fsdb를 열어서 확인함
  - 
![alt text](image-118.png)<br>
- 해당 작업을 통해 두개의 시뮬레이션 창을 동기화함
  - 이제 하나를 움직이면 같이 움직임

![alt text](image-120.png)<br>
- 두 시뮬레이션을 비교해서 보여줌

![alt text](image-121.png)<br>
- gate simulation에서 글리치로 인해 rtl에 빨간색이 뜨는 것을 확인 가능

## TFV: Temporal Flow View


# Design Compiler
> ⭐⭐⭐여기 나오는 Timing 내용은 굉장히 중요함
## ⭐Setup time  / Hold time
![alt text](image-122.png)<br>
- Setup time violation
  - Propagation delay를 줄여야함
  - ⭐Pipeline으로 해결
  - 혹은 Critical path의 길이를 줄임

- Hold time violation
  - 두 개의 F/F 사이의 딜레이가 너무 짧을 때 발생
    - 클럭이 Edge되고 값을 일정하게 유지해야함
    - F/F간 Delay가 너무 짧으면 Edge구간에서 데이터의 Transition이 바로 반영됨
      - Edge에서 값이 흔들림
      - ❗문제
  - clock skew, jitter, wire delay등이 없는 ideal한 경우에는 hold time violation이 생기지 않음
    - 앞에 언급한 내용들이 반영되어 hold time viloation이 생김
    - Delay에 의해 **시간이 밀려서** 생기는 문제
  - 딜레이 버퍼를 삽입하여 해결
- Setup time은 clk delay를 낮춰서 해결가능
  - ⭐Hold time은 칩 만들고 나면 짱구도 못말림

## Recovery time / Removal time
![alt text](image-125.png)<br>
- Setup/ Hold time처럼 Asynch reset도 타이밍 violation을 잡아야 함

## ⭐Critical Path
![alt text](image-123.png)<br>
- F/F와 F/F 사이의 Combinational logic의 Path 중 가장 긴 것
- Critical Path에서 delay가 clk의 주기보다 크면 Timing Violation이 발생
- ![alt text](image-124.png)<br>
- clk 주기 안에 들어오지 못하면 Setup time violation에 걸림

## clock_transition
- 실제 clock은 slew rate가 존재
- 그만큼 timing 마진이 줄어듦
- transition이 클수록 합성과정에서 buffer등의 최적화로 Area 증가(trade off)

## Fanout
- 하나의 출력이 여러개 driving
- 이를 해결하려면 버퍼 추가
  - Area 증가라는 Tradeoff

## set false path
> ⭐CDC: Clock Domain Crossing

### CDC
- timing violation이 반드시 생김 --> 문제❗❗
- Meta stable 문제 발생

### set false path
- CDC 구간에서 발생하는 첫 meta stable은 넘김


## Design Compiler
- set min_delay
  - DC에서는 wire delay를 반영하지 않음
  - ICC에서 반영함
  - 이를 미리 반영하기 위해, DC에서 마진을 잡아줌

# 실습
## Design compiler
![alt text](image-126.png)<br>
```tcl
 cp /home/syn_test/counter.* ./
 cp -rf /home/syn_test/scripts/ ./
 cp -rf /home/syn_test/run_counter.dc  ./
```

### Example) counter synthesis
![alt text](image-127.png)<br>
- counter.tcl파일
- designName
  - 합성할 Top module의 이름을 기술
  - revName
    - 합성결과 파일의 이름 설정

## Gate level simulation
### DC compile결과 gate level netlist로 합성됨
![alt text](image-129.png)<br>

![alt text](image-128.png)<br>
- pdk에 가져온 gate 딜레이가 반영되어 나옴
- wire delay나 clk skew는 아직 pre-layout단계이므로 반영되지 않음
  - P&R을 아직 안했으므로 wire 배치가 아직 안됨

### reset을 안 걸어준 경우
![alt text](image-130.png)<br>
- reset을 걸어주지 않음
  - gate level simulation에서 reset을 걸어주지 않으므로 x가 뜸
  - rtl도 리셋 안걸면 X가 뜸

### Hazard Vs Glitch
- Hazard
  - wire delay에 의해 발생함
    - 이로 인해 comb logic에서 입력이 들어오는 시간의 차이 존재
  - 이게 CLK skew에 의한 hold time violation 발생 가능
- Glitch