 
****************************************
Report : timing
        -path full
        -delay max
        -max_paths 1
Design : ivm_soc_v1
Version: X-2025.06
Date   : Sun Oct  5 02:01:54 2025
****************************************

 # A fanout number of 1000 was used for high fanout net computations.

Operating Conditions: TT_0P65V_0P00V_0P00V_0P00V_25C   Library: gf22nspslogl36eda116f_TT_0P65V_0P00V_0P00V_0P00V_25C
Wire Load Model Mode: enclosed

  Startpoint: iCPU/iPC/pc_reg[2]
              (rising edge-triggered flip-flop clocked by clk)
  Endpoint: iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/Q_tmp_reg[0]
            (rising edge-triggered flip-flop clocked by clk)
  Path Group: clk
  Path Type: max

  Point                                                   Incr       Path
  --------------------------------------------------------------------------
  clock clk (rise edge)                                   0.00       0.00
  clock network delay (ideal)                             0.00       0.00
  iCPU/iPC/pc_reg[2]/CK (UDB116SVT36_FDPRBQ_V2_1)         0.00 #     0.00 r
  iCPU/iPC/pc_reg[2]/Q (UDB116SVT36_FDPRBQ_V2_1)          0.12       0.12 f
  iCPU/iPC/pc_out[2] (rv32_pc_v2)                         0.00       0.12 f
  iCPU/pc_fetch[2] (rv32_cpu_top)                         0.00       0.12 f
  iCC_V1/pc_fetch[2] (cache_controller_v1)                0.00       0.12 f
  iCC_V1/U384/X (UDB116SVT36_INV_0P75)                    0.03       0.15 r
  iCC_V1/U161/X (UDB116SVT36_OAI22_1)                     0.03       0.18 f
  iCC_V1/U159/X (UDB116SVT36_OAI22_1)                     0.04       0.22 r
  iCC_V1/intadd_10/U56/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.07       0.29 r
  iCC_V1/intadd_10/U54/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.34 r
  iCC_V1/intadd_10/U52/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.40 r
  iCC_V1/intadd_10/U50/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.46 r
  iCC_V1/intadd_10/U48/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.52 r
  iCC_V1/intadd_10/U46/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.57 r
  iCC_V1/intadd_10/U44/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.63 r
  iCC_V1/intadd_10/U42/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.69 r
  iCC_V1/intadd_10/U40/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.74 r
  iCC_V1/intadd_10/U38/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.80 r
  iCC_V1/intadd_10/U36/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.86 r
  iCC_V1/intadd_10/U34/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.92 r
  iCC_V1/intadd_10/U32/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       0.97 r
  iCC_V1/intadd_10/U30/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.03 r
  iCC_V1/intadd_10/U28/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.09 r
  iCC_V1/intadd_10/U26/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.14 r
  iCC_V1/intadd_10/U24/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.20 r
  iCC_V1/intadd_10/U22/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.26 r
  iCC_V1/intadd_10/U20/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.32 r
  iCC_V1/intadd_10/U18/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.37 r
  iCC_V1/intadd_10/U16/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.43 r
  iCC_V1/intadd_10/U14/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.49 r
  iCC_V1/intadd_10/U12/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.55 r
  iCC_V1/intadd_10/U10/CO (UDB116SVT36_ADDFSB_AIY2_1)     0.06       1.60 r
  iCC_V1/intadd_10/U8/CO (UDB116SVT36_ADDFSB_AIY2_1)      0.06       1.66 r
  iCC_V1/intadd_10/U6/CO (UDB116SVT36_ADDFSB_AIY2_1)      0.06       1.72 r
  iCC_V1/intadd_10/U4/CO (UDB116SVT36_ADDFSB_AIY2_1)      0.06       1.77 r
  iCC_V1/intadd_10/U2/CO (UDB116SVT36_ADDFSB_AIY2_1)      0.05       1.83 r
  iCC_V1/U448/X (UDB116SVT36_MAJI3_1)                     0.03       1.86 f
  iCC_V1/U269/X (UDB116SVT36_NR2_0P75)                    0.07       1.92 r
  iCC_V1/U118/X (UDB116SVT36_ND2_MM_0P75)                 0.05       1.98 f
  iCC_V1/U356/X (UDB116SVT36_INV_0P75)                    0.07       2.04 r
  iCC_V1/U1476/X (UDB116SVT36_AOI22_0P75)             16299.68 # 16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/ram_address[5] (d_cache_v1_0)
                                                          0.00 # 16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/ADR[3] (saduvssd8ULTRALOW1p256x8m4b1w0c0p0d0l0rm3sdrw01_core)
                                                          0.00 # 16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/B_4/Z (GTECH_BUF)
                                                          0.00 # 16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/C6197/Z_7 (*MUX_OP_256_8_8)
                                                          0.00   16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/C6237/Z (GTECH_AND2)
                                                          0.00   16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/C6235/Z (GTECH_OR2)
                                                          0.00   16301.73 f
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/Q_tmp_reg[0]/next_state (**SEQGEN**)
                                                          0.00   16301.73 f
  data arrival time                                              16301.73

  clock clk (rise edge)                                   3.00       3.00
  clock network delay (ideal)                             0.00       3.00
  clock uncertainty                                      -0.20       2.80
  iCC_V1/D_Slice_Gen[0].d_slice_inst/d_way[0].d_byte/Q_tmp_reg[0]/clocked_on (**SEQGEN**)
                                                          0.00       2.80 r
  library setup time                                      0.00       2.80
  data required time                                                 2.80
  --------------------------------------------------------------------------
  data required time                                                 2.80
  data arrival time                                              -16301.73
  --------------------------------------------------------------------------
  slack (VIOLATED)                                               -16298.93


1
