---
layout: post
title: "[FPGA/ASIC] 512-pt FFT Accelerator"
date: 2025-08-31
categories: [Projects]
tags: [SystemVerilog, FFT, CBFP, VCS, DC, Verdi]
cover: /images/fft/cover.png
role: "RTL/Verification"
stack: ["SystemVerilog","Synopsys DC","VCS","Verdi"]
duration: "2025.05–2025.08"
team: "개인"
highlights:
  - "32-clk 파이프라인, 16-sample/clk 스트림"
  - "CBFP 적용으로 SQNR 개선, 단계별 비트폭 관리"
  - "DC/VCS/Verdi 기반 합성·시뮬·파형 검증"
links:
  slides: /files/fft_talk.pdf
permalink: /projects/fft-512/
---

## 개요
512-pt 고정소수점 FFT 가속기…

## 아키텍처
- Butterfly 구성, shift_reg 파이프라인, twiddle_mul…
- CBFP 스케일링…

## 결과
- 처리량: 16 samples/clk, 레이턴시: 32 clk
- SQNR: … (그래프/수치)
