$date
	Sat Dec 03 15:24:56 2022
$end
$version
	Icarus Verilog
$end
$timescale
	1ns
$end
$scope module tb_universal_shift_register $end
$var wire 6 ! Q [5:0] $end
$var parameter 32 " WIDTH $end
$var parameter 32 # logic_shft_left $end
$var parameter 32 $ logic_shft_right $end
$var parameter 32 % parall_out $end
$var parameter 32 & ring_shft_left $end
$var parameter 32 ' ring_shft_right $end
$var parameter 32 ( serial_out $end
$var reg 6 ) Data [5:0] $end
$var reg 3 * Load [2:0] $end
$var reg 6 + M [5:0] $end
$var reg 1 , clk $end
$var reg 1 - enable $end
$var reg 1 . res $end
$scope module DUT $end
$var wire 6 / D [5:0] $end
$var wire 3 0 Load [2:0] $end
$var wire 6 1 M [5:0] $end
$var wire 1 , clk $end
$var wire 1 - enable $end
$var wire 6 2 out_state [5:0] $end
$var wire 1 . res $end
$var parameter 32 3 WIDTH $end
$var parameter 32 4 logic_shft_left $end
$var parameter 32 5 logic_shft_right $end
$var parameter 32 6 parall_out $end
$var parameter 32 7 ring_shft_left $end
$var parameter 32 8 ring_shft_right $end
$var parameter 32 9 serial_out $end
$var reg 6 : Q [5:0] $end
$var reg 3 ; next_state [2:0] $end
$var reg 6 < qQ [5:0] $end
$var reg 3 = state [2:0] $end
$upscope $end
$upscope $end
$enddefinitions $end
$comment Show the parameter values. $end
$dumpall
b110 9
b101 8
b100 7
b1 6
b11 5
b10 4
b101 3
b1 (
b101 '
b100 &
b0 %
b11 $
b10 #
b101 "
$end
#0
$dumpvars
bx =
bx <
b1 ;
bx :
bx 2
b11 1
b0 0
b100011 /
1.
0-
0,
b11 +
b0 *
b100011 )
bx !
$end
#1
b1 =
b0 <
0.
#2
1.
#5
1,
#10
b10 ;
b100011 !
b100011 2
b100011 :
0,
b1 *
b1 0
#15
b10 =
1,
#20
b11 ;
b11000 !
b11000 2
b11000 :
0,
b10 *
b10 0
#25
b11 =
1,
#30
b100 ;
b100 !
b100 2
b100 :
0,
b11 *
b11 0
#35
b100 =
1,
#40
b101 ;
b110 !
b110 2
b110 :
0,
b100 *
b100 0
#45
b101 =
1,
#50
b110 ;
b10001 !
b10001 2
b10001 :
0,
b101 *
b101 0
#55
b1 ;
b110 =
1,
#60
b0 !
b0 2
b0 :
b110 ;
0,
b110 *
b110 0
1-
#65
b1 !
b1 2
b1 :
b100011 <
1,
#70
0,
#75
b110001 <
1,
0-
#80
0,
#85
b0 !
b0 2
b0 :
b111000 <
1,
#90
0,
#95
b11100 <
1,
#100
0,
#105
b1110 <
1,
#110
0,
#115
b1 !
b1 2
b1 :
b111 <
1,
#120
0,
#125
b100011 <
1,
#130
0,
#135
b110001 <
1,
#140
0,
#145
b0 !
b0 2
b0 :
b111000 <
1,
#150
0,
#155
b11100 <
1,
#160
0,
#165
b1110 <
1,
#170
0,
#175
b1 !
b1 2
b1 :
b111 <
1,
#180
0,
#185
b100011 <
1,
#190
0,
#195
b110001 <
1,
#200
0,
#205
b0 !
b0 2
b0 :
b111000 <
1,
#210
0,
#215
b11100 <
1,
#220
0,
#225
b1110 <
1,
#230
0,
#235
b1 !
b1 2
b1 :
b111 <
1,
#240
0,
#245
b100011 <
1,
#250
0,
#255
b110001 <
1,
#260
0,
#265
b0 !
b0 2
b0 :
b111000 <
1,
#270
0,
#275
b11100 <
1,
#280
0,
#285
b1110 <
1,
#290
0,
#295
b1 !
b1 2
b1 :
b111 <
1,
#300
0,
