TimeQuest Timing Analyzer report for CEG3155-Lab-3
Wed Nov 06 21:40:10 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'gclk'
 13. Slow 1200mV 85C Model Hold: 'gclk'
 14. Slow 1200mV 85C Model Recovery: 'gclk'
 15. Slow 1200mV 85C Model Removal: 'gclk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'gclk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'gclk'
 29. Slow 1200mV 0C Model Hold: 'gclk'
 30. Slow 1200mV 0C Model Recovery: 'gclk'
 31. Slow 1200mV 0C Model Removal: 'gclk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'gclk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'gclk'
 44. Fast 1200mV 0C Model Hold: 'gclk'
 45. Fast 1200mV 0C Model Recovery: 'gclk'
 46. Fast 1200mV 0C Model Removal: 'gclk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'gclk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CEG3155-Lab-3                                                     ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; gclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gclk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 348.55 MHz ; 250.0 MHz       ; gclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; gclk  ; -1.869 ; -14.844            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; gclk  ; 0.384 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; gclk  ; -1.051 ; -11.298               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; gclk  ; 1.125 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; gclk  ; -3.000 ; -24.845                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gclk'                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.869 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.786      ;
; -1.861 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.778      ;
; -1.815 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.512     ; 2.301      ;
; -1.811 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.728      ;
; -1.795 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.512     ; 2.281      ;
; -1.794 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.710      ;
; -1.791 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.708      ;
; -1.774 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.690      ;
; -1.754 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.670      ;
; -1.734 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.650      ;
; -1.676 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.593      ;
; -1.671 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.587      ;
; -1.668 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.585      ;
; -1.667 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.585      ;
; -1.660 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.578      ;
; -1.654 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.570      ;
; -1.611 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.528      ;
; -1.603 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.520      ;
; -1.552 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.468      ;
; -1.544 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.462      ;
; -1.532 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.448      ;
; -1.524 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.442      ;
; -1.521 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.439      ;
; -1.519 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.436      ;
; -1.513 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.431      ;
; -1.502 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.419      ;
; -1.485 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.402      ;
; -1.482 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.399      ;
; -1.436 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.353      ;
; -1.419 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.335      ;
; -1.379 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.295      ;
; -1.372 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.289      ;
; -1.368 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.285      ;
; -1.355 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.272      ;
; -1.319 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.236      ;
; -1.297 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.213      ;
; -1.267 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.512     ; 1.753      ;
; -1.254 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.171      ;
; -1.177 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.093      ;
; -1.168 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.084      ;
; -1.165 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 2.081      ;
; -1.154 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.071      ;
; -1.113 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 2.031      ;
; -1.108 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.025      ;
; -1.105 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.513     ; 1.590      ;
; -1.100 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 2.017      ;
; -1.083 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.999      ;
; -1.080 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.996      ;
; -1.073 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.990      ;
; -0.998 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.915      ;
; -0.996 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.914      ;
; -0.987 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.903      ;
; -0.986 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.513     ; 1.471      ;
; -0.984 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.900      ;
; -0.967 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.080     ; 1.885      ;
; -0.966 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.883      ;
; -0.853 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.769      ;
; -0.850 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.766      ;
; -0.832 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.749      ;
; -0.822 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.738      ;
; -0.807 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.724      ;
; -0.802 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.718      ;
; -0.799 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.716      ;
; -0.791 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.708      ;
; -0.737 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.653      ;
; -0.734 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.513     ; 1.219      ;
; -0.715 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.632      ;
; -0.702 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.619      ;
; -0.691 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.099     ; 1.590      ;
; -0.646 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.563      ;
; -0.638 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.554      ;
; -0.623 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.539      ;
; -0.583 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.333      ; 1.914      ;
; -0.554 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.471      ;
; -0.551 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.333      ; 1.882      ;
; -0.486 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.402      ;
; -0.481 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.397      ;
; -0.462 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.379      ;
; -0.427 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.344      ;
; -0.417 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.333      ; 1.748      ;
; -0.414 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.331      ;
; -0.396 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.312      ;
; -0.358 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.275      ;
; -0.353 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.270      ;
; -0.321 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.238      ;
; -0.214 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.131      ;
; -0.197 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.114      ;
; -0.176 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.093      ;
; 0.080  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.837      ;
; 0.084  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.833      ;
; 0.118  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.799      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.152  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.765      ;
; 0.183  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.081     ; 0.734      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gclk'                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.099      ; 0.669      ;
; 0.401 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.674      ;
; 0.436 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.703      ;
; 0.444 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.711      ;
; 0.449 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.716      ;
; 0.662 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.929      ;
; 0.676 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.943      ;
; 0.685 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 0.952      ;
; 0.755 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.022      ;
; 0.804 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.513      ; 1.503      ;
; 0.821 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.088      ;
; 0.824 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.092      ;
; 0.829 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.097      ;
; 0.842 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.109      ;
; 0.846 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.113      ;
; 0.856 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.123      ;
; 0.861 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.128      ;
; 0.869 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.513      ; 1.568      ;
; 0.874 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.513      ; 1.573      ;
; 0.920 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.187      ;
; 0.925 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.193      ;
; 0.928 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.196      ;
; 0.946 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.213      ;
; 0.974 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.242      ;
; 1.071 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.339      ;
; 1.074 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.342      ;
; 1.084 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.351      ;
; 1.098 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.366      ;
; 1.107 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.375      ;
; 1.181 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.448      ;
; 1.220 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.487      ;
; 1.230 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.498      ;
; 1.232 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.500      ;
; 1.237 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.504      ;
; 1.238 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.333     ; 1.091      ;
; 1.275 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.542      ;
; 1.295 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.333     ; 1.148      ;
; 1.307 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.574      ;
; 1.326 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.593      ;
; 1.438 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.706      ;
; 1.444 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.712      ;
; 1.456 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.724      ;
; 1.472 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.333     ; 1.325      ;
; 1.576 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.843      ;
; 1.577 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.845      ;
; 1.592 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.859      ;
; 1.602 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.869      ;
; 1.618 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.885      ;
; 1.633 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.900      ;
; 1.653 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.920      ;
; 1.695 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.962      ;
; 1.716 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.983      ;
; 1.730 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.332     ; 1.584      ;
; 1.747 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.014      ;
; 1.764 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.031      ;
; 1.810 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.077      ;
; 1.816 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.083      ;
; 1.826 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.093      ;
; 1.859 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.126      ;
; 1.880 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.147      ;
; 1.890 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.157      ;
; 1.897 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.164      ;
; 1.930 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.197      ;
; 1.958 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.082      ; 2.226      ;
; 1.972 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.239      ;
; 1.987 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.082      ; 2.255      ;
; 1.988 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.082      ; 2.256      ;
; 1.989 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.256      ;
; 2.005 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.082      ; 2.273      ;
; 2.096 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.363      ;
; 2.109 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.082      ; 2.377      ;
; 2.111 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.378      ;
; 2.113 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.380      ;
; 2.126 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.082      ; 2.394      ;
; 2.127 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.394      ;
; 2.144 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.411      ;
; 2.161 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.428      ;
; 2.190 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.457      ;
; 2.196 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.463      ;
; 2.207 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.474      ;
; 2.213 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.081      ; 2.480      ;
; 2.249 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.332     ; 2.103      ;
; 2.279 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.332     ; 2.133      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'gclk'                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.051 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.968      ;
; -1.051 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.968      ;
; -1.051 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.968      ;
; -1.051 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.968      ;
; -1.047 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.963      ;
; -1.047 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.963      ;
; -1.047 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.082     ; 1.963      ;
; -0.830 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.747      ;
; -0.830 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.747      ;
; -0.830 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.747      ;
; -0.830 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.081     ; 1.747      ;
; -0.633 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.332      ; 1.963      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'gclk'                                                                                                                                                                                                    ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.125 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.512      ; 1.823      ;
; 1.341 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.608      ;
; 1.341 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.608      ;
; 1.341 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.608      ;
; 1.341 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.081      ; 1.608      ;
; 1.557 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.823      ;
; 1.557 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.823      ;
; 1.557 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.080      ; 1.823      ;
; 1.564 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.832      ;
; 1.564 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.832      ;
; 1.564 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.832      ;
; 1.564 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.082      ; 1.832      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gclk'                                                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.256  ; 0.444        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.257  ; 0.445        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.334  ; 0.554        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.410  ; 0.410        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 3.049 ; 3.387 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 3.049 ; 3.387 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.996 ; 3.333 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.908 ; 3.230 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 2.891 ; 3.228 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.542 ; 3.836 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 3.085 ; 3.420 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.542 ; 3.836 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.025 ; 3.347 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.139 ; 3.482 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.366 ; 1.686 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -1.087 ; -1.475 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -1.177 ; -1.518 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -1.087 ; -1.475 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -1.296 ; -1.650 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -1.269 ; -1.629 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -1.345 ; -1.643 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -1.382 ; -1.699 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -1.773 ; -2.123 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -1.345 ; -1.643 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -1.414 ; -1.791 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.911 ; -1.215 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 8.679 ; 8.665 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 8.324 ; 8.298 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 7.902 ; 7.911 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 7.940 ; 7.891 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 8.394 ; 8.321 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 8.679 ; 8.644 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 8.139 ; 8.000 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 8.580 ; 8.665 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 8.745 ; 8.675 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 8.644 ; 8.524 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 8.155 ; 8.183 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 8.274 ; 8.115 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 8.477 ; 8.373 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 8.239 ; 8.201 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 8.745 ; 8.520 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 8.525 ; 8.675 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 8.596 ; 8.553 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 7.546 ; 7.531 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 8.596 ; 8.553 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 7.590 ; 7.606 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 9.810 ; 9.887 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 7.541 ; 7.556 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 9.810 ; 9.887 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 8.589 ; 8.568 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 7.001 ; 6.889 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 7.364 ; 7.295 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 7.001 ; 6.903 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 7.073 ; 6.889 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 7.391 ; 7.312 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 7.700 ; 7.703 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 7.175 ; 7.140 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 7.564 ; 7.638 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 7.409 ; 7.376 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 7.813 ; 7.708 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 7.410 ; 7.379 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 7.409 ; 7.409 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 7.638 ; 7.585 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 7.534 ; 7.376 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 7.901 ; 7.763 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 7.754 ; 7.803 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 7.149 ; 7.209 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 7.290 ; 7.275 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 7.573 ; 7.540 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 7.149 ; 7.209 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 7.285 ; 7.300 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 7.285 ; 7.300 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 8.780 ; 8.845 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 7.585 ; 7.512 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 382.12 MHz ; 250.0 MHz       ; gclk       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -1.617 ; -11.769           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.338 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; gclk  ; -0.843 ; -8.971               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; gclk  ; 1.032 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -24.845                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.617 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.544      ;
; -1.596 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.523      ;
; -1.574 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.468     ; 2.105      ;
; -1.555 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.481      ;
; -1.549 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.468     ; 2.080      ;
; -1.542 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.469      ;
; -1.524 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.450      ;
; -1.513 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.439      ;
; -1.511 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.438      ;
; -1.482 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.408      ;
; -1.439 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.365      ;
; -1.438 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.365      ;
; -1.437 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.364      ;
; -1.434 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.361      ;
; -1.423 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.349      ;
; -1.417 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.344      ;
; -1.397 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.324      ;
; -1.376 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.303      ;
; -1.328 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.255      ;
; -1.327 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.253      ;
; -1.300 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.227      ;
; -1.297 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.224      ;
; -1.296 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.222      ;
; -1.292 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.219      ;
; -1.287 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.214      ;
; -1.260 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.187      ;
; -1.258 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.185      ;
; -1.227 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.154      ;
; -1.199 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.125      ;
; -1.186 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.113      ;
; -1.167 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.094      ;
; -1.167 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.094      ;
; -1.165 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.092      ;
; -1.157 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.083      ;
; -1.092 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 2.019      ;
; -1.083 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 2.009      ;
; -1.074 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.468     ; 1.605      ;
; -1.051 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.978      ;
; -0.971 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.897      ;
; -0.961 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.888      ;
; -0.956 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.883      ;
; -0.953 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.880      ;
; -0.937 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.864      ;
; -0.935 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.862      ;
; -0.925 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.469     ; 1.455      ;
; -0.914 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.841      ;
; -0.881 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.808      ;
; -0.876 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.803      ;
; -0.873 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.800      ;
; -0.828 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.755      ;
; -0.812 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.739      ;
; -0.810 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.736      ;
; -0.809 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.736      ;
; -0.808 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.469     ; 1.338      ;
; -0.787 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.714      ;
; -0.763 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.689      ;
; -0.700 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.627      ;
; -0.697 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.624      ;
; -0.656 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.582      ;
; -0.639 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.566      ;
; -0.636 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.563      ;
; -0.625 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.551      ;
; -0.619 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.546      ;
; -0.618 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.545      ;
; -0.582 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.469     ; 1.112      ;
; -0.556 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.483      ;
; -0.548 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.474      ;
; -0.544 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.088     ; 1.455      ;
; -0.538 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.464      ;
; -0.483 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.410      ;
; -0.478 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.404      ;
; -0.472 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.399      ;
; -0.429 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.308      ; 1.736      ;
; -0.408 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.334      ;
; -0.382 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.308      ; 1.689      ;
; -0.360 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.287      ;
; -0.341 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.268      ;
; -0.324 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.250      ;
; -0.275 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.308      ; 1.582      ;
; -0.271 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.198      ;
; -0.267 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.194      ;
; -0.262 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.189      ;
; -0.215 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.142      ;
; -0.214 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.141      ;
; -0.180 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.107      ;
; -0.093 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.020      ;
; -0.076 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.003      ;
; -0.056 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.983      ;
; 0.168  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.759      ;
; 0.171  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.756      ;
; 0.208  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.719      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.683      ;
; 0.268  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.072     ; 0.659      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.088      ; 0.597      ;
; 0.353 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.608      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.645      ;
; 0.402 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.645      ;
; 0.407 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.650      ;
; 0.605 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.848      ;
; 0.616 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.859      ;
; 0.628 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.871      ;
; 0.688 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 0.931      ;
; 0.737 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.469      ; 1.377      ;
; 0.758 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.002      ;
; 0.764 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.007      ;
; 0.766 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.009      ;
; 0.772 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.015      ;
; 0.775 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.469      ; 1.415      ;
; 0.782 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.025      ;
; 0.786 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.029      ;
; 0.800 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.043      ;
; 0.802 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.469      ; 1.442      ;
; 0.844 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.087      ;
; 0.847 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.090      ;
; 0.852 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.095      ;
; 0.853 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.097      ;
; 0.875 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.118      ;
; 0.975 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.218      ;
; 0.978 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.221      ;
; 0.988 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.231      ;
; 0.990 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.233      ;
; 1.015 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.258      ;
; 1.063 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.307      ;
; 1.115 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.359      ;
; 1.123 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.308     ; 0.986      ;
; 1.126 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.369      ;
; 1.127 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.370      ;
; 1.133 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.377      ;
; 1.146 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.389      ;
; 1.198 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.442      ;
; 1.202 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.308     ; 1.065      ;
; 1.211 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.454      ;
; 1.297 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.541      ;
; 1.298 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.541      ;
; 1.315 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.559      ;
; 1.333 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.308     ; 1.196      ;
; 1.426 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.670      ;
; 1.433 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.676      ;
; 1.445 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.688      ;
; 1.446 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.688      ;
; 1.474 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.717      ;
; 1.498 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.741      ;
; 1.500 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.743      ;
; 1.544 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.787      ;
; 1.559 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.801      ;
; 1.567 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.308     ; 1.430      ;
; 1.590 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.832      ;
; 1.592 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.835      ;
; 1.646 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.889      ;
; 1.653 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 1.895      ;
; 1.659 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.902      ;
; 1.668 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.911      ;
; 1.707 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.950      ;
; 1.724 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.967      ;
; 1.734 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.977      ;
; 1.756 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.999      ;
; 1.778 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.022      ;
; 1.802 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.044      ;
; 1.807 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.051      ;
; 1.812 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.054      ;
; 1.814 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.058      ;
; 1.825 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.069      ;
; 1.893 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.136      ;
; 1.915 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.157      ;
; 1.924 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.168      ;
; 1.925 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.167      ;
; 1.936 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.073      ; 2.180      ;
; 1.946 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.188      ;
; 1.956 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.198      ;
; 1.958 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.201      ;
; 2.009 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.251      ;
; 2.015 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.258      ;
; 2.019 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.071      ; 2.261      ;
; 2.025 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.072      ; 2.268      ;
; 2.049 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.308     ; 1.912      ;
; 2.077 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.308     ; 1.940      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'gclk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.843 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.771      ;
; -0.843 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.771      ;
; -0.843 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.771      ;
; -0.843 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.071     ; 1.771      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.768      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.768      ;
; -0.842 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.073     ; 1.768      ;
; -0.653 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.580      ;
; -0.653 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.580      ;
; -0.653 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.580      ;
; -0.653 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.072     ; 1.580      ;
; -0.461 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.308      ; 1.768      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'gclk'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.032 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.468      ; 1.671      ;
; 1.216 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.459      ;
; 1.216 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.459      ;
; 1.216 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.459      ;
; 1.216 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.459      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.428 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.072      ; 1.671      ;
; 1.434 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.678      ;
; 1.434 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.678      ;
; 1.434 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.678      ;
; 1.434 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.073      ; 1.678      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gclk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.298  ; 0.516        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.318  ; 0.536        ; 0.218          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.443  ; 0.443        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 2.699 ; 2.938 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 2.699 ; 2.938 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.653 ; 2.891 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.575 ; 2.790 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 2.551 ; 2.791 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.194 ; 3.334 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 2.749 ; 2.961 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.194 ; 3.334 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 2.690 ; 2.890 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 2.806 ; 3.007 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.181 ; 1.363 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.912 ; -1.188 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.988 ; -1.232 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.912 ; -1.188 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -1.096 ; -1.358 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -1.083 ; -1.320 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -1.141 ; -1.338 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -1.192 ; -1.394 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -1.576 ; -1.770 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -1.141 ; -1.338 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -1.231 ; -1.451 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.776 ; -0.945 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 7.883 ; 7.841 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 7.560 ; 7.444 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 7.165 ; 7.100 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 7.142 ; 7.084 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 7.587 ; 7.481 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 7.883 ; 7.758 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 7.338 ; 7.215 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 7.717 ; 7.841 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 7.898 ; 7.833 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 7.806 ; 7.662 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 7.392 ; 7.361 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 7.455 ; 7.329 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 7.650 ; 7.533 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 7.446 ; 7.381 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 7.898 ; 7.698 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 7.660 ; 7.833 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 7.753 ; 7.750 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 6.843 ; 6.763 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 7.753 ; 7.750 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 6.831 ; 6.878 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 8.852 ; 8.811 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 6.773 ; 6.853 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 8.852 ; 8.811 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 7.814 ; 7.693 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 6.299 ; 6.182 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 6.668 ; 6.542 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 6.299 ; 6.194 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 6.354 ; 6.182 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 6.687 ; 6.560 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 6.975 ; 6.905 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 6.471 ; 6.397 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 6.785 ; 6.922 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 6.676 ; 6.606 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 7.058 ; 6.911 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 6.679 ; 6.606 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 6.676 ; 6.633 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 6.892 ; 6.794 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 6.763 ; 6.642 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 7.136 ; 6.981 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 6.935 ; 7.044 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 6.413 ; 6.499 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 6.598 ; 6.520 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 6.871 ; 6.755 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 6.413 ; 6.499 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 6.530 ; 6.608 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 6.530 ; 6.608 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 7.895 ; 7.860 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 6.825 ; 6.782 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; gclk  ; -0.372 ; -1.068            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; gclk  ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; gclk  ; -0.021 ; -0.144               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; gclk  ; 0.526 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; gclk  ; -3.000 ; -21.077                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gclk'                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.372 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.317      ;
; -0.357 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.302      ;
; -0.356 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.301      ;
; -0.342 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.244     ; 1.085      ;
; -0.339 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.284      ;
; -0.325 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.244     ; 1.068      ;
; -0.321 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.266      ;
; -0.314 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.259      ;
; -0.304 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.249      ;
; -0.297 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.242      ;
; -0.280 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.225      ;
; -0.268 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.213      ;
; -0.266 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.212      ;
; -0.265 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.210      ;
; -0.253 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.198      ;
; -0.251 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.196      ;
; -0.251 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.197      ;
; -0.236 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.181      ;
; -0.221 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.166      ;
; -0.216 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.161      ;
; -0.214 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.159      ;
; -0.209 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.155      ;
; -0.204 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.149      ;
; -0.200 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.146      ;
; -0.197 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.142      ;
; -0.192 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.138      ;
; -0.185 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.041     ; 1.131      ;
; -0.185 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.130      ;
; -0.180 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.125      ;
; -0.150 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.095      ;
; -0.143 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.088      ;
; -0.135 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.080      ;
; -0.130 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.075      ;
; -0.124 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.069      ;
; -0.113 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.058      ;
; -0.105 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.050      ;
; -0.083 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.244     ; 0.826      ;
; -0.082 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.027      ;
; -0.067 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 1.012      ;
; -0.052 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.997      ;
; -0.050 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.995      ;
; -0.043 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.988      ;
; -0.023 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.968      ;
; -0.021 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.245     ; 0.763      ;
; -0.021 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.966      ;
; -0.019 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.965      ;
; -0.006 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.951      ;
; -0.001 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.946      ;
; 0.016  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.929      ;
; 0.026  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.919      ;
; 0.028  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.917      ;
; 0.030  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.915      ;
; 0.032  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.913      ;
; 0.044  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.245     ; 0.698      ;
; 0.047  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.899      ;
; 0.053  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.041     ; 0.893      ;
; 0.104  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.841      ;
; 0.106  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.839      ;
; 0.109  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.836      ;
; 0.113  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.832      ;
; 0.119  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.826      ;
; 0.120  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.825      ;
; 0.132  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.813      ;
; 0.142  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.803      ;
; 0.147  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.798      ;
; 0.161  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.245     ; 0.581      ;
; 0.165  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.780      ;
; 0.174  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.771      ;
; 0.175  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.050     ; 0.762      ;
; 0.191  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.754      ;
; 0.196  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.749      ;
; 0.206  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.739      ;
; 0.222  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.153      ; 0.918      ;
; 0.228  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.153      ; 0.912      ;
; 0.237  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.708      ;
; 0.282  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.663      ;
; 0.282  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.663      ;
; 0.291  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.654      ;
; 0.291  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.654      ;
; 0.301  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.644      ;
; 0.305  ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.153      ; 0.835      ;
; 0.311  ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.634      ;
; 0.325  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.620      ;
; 0.327  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.618      ;
; 0.343  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.602      ;
; 0.410  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.535      ;
; 0.414  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.531      ;
; 0.423  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.522      ;
; 0.550  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.395      ;
; 0.553  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.392      ;
; 0.567  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.378      ;
; 0.586  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.586  ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.359      ;
; 0.595  ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.350      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gclk'                                                                                                                                                                                                                                               ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.050      ; 0.307      ;
; 0.181 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.314      ;
; 0.192 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.318      ;
; 0.203 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.329      ;
; 0.205 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.331      ;
; 0.303 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.429      ;
; 0.308 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.434      ;
; 0.319 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.445      ;
; 0.343 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.469      ;
; 0.363 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.245      ; 0.692      ;
; 0.368 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.494      ;
; 0.368 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.494      ;
; 0.373 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.499      ;
; 0.377 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.503      ;
; 0.378 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.504      ;
; 0.382 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.508      ;
; 0.382 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.508      ;
; 0.388 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.245      ; 0.717      ;
; 0.391 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.245      ; 0.720      ;
; 0.414 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.540      ;
; 0.420 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.546      ;
; 0.423 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.549      ;
; 0.431 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.557      ;
; 0.447 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.573      ;
; 0.495 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.621      ;
; 0.497 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.623      ;
; 0.498 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.624      ;
; 0.506 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.632      ;
; 0.508 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.634      ;
; 0.538 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.664      ;
; 0.563 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.689      ;
; 0.566 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.692      ;
; 0.567 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.153     ; 0.498      ;
; 0.567 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.693      ;
; 0.568 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.694      ;
; 0.594 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.720      ;
; 0.597 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.153     ; 0.528      ;
; 0.605 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.731      ;
; 0.610 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.736      ;
; 0.662 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.788      ;
; 0.671 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.798      ;
; 0.674 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; -0.153     ; 0.605      ;
; 0.679 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.806      ;
; 0.725 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.851      ;
; 0.729 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.855      ;
; 0.735 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.861      ;
; 0.737 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.043      ; 0.864      ;
; 0.751 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.877      ;
; 0.764 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.890      ;
; 0.765 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.891      ;
; 0.793 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.919      ;
; 0.807 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.152     ; 0.739      ;
; 0.807 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.933      ;
; 0.815 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.941      ;
; 0.826 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.952      ;
; 0.827 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.953      ;
; 0.847 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.973      ;
; 0.850 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.976      ;
; 0.864 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.990      ;
; 0.865 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.991      ;
; 0.874 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.000      ;
; 0.887 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.013      ;
; 0.888 ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.014      ;
; 0.913 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.040      ;
; 0.914 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.041      ;
; 0.916 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.042      ;
; 0.917 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.043      ;
; 0.924 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.051      ;
; 0.925 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.052      ;
; 0.972 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.098      ;
; 0.973 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.099      ;
; 0.977 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.104      ;
; 0.978 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.043      ; 1.105      ;
; 0.980 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.106      ;
; 0.981 ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.107      ;
; 0.991 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.117      ;
; 0.992 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.118      ;
; 0.992 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.118      ;
; 0.993 ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.119      ;
; 1.015 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.141      ;
; 1.016 ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; 0.042      ; 1.142      ;
; 1.054 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ; gclk         ; gclk        ; 0.000        ; -0.152     ; 0.986      ;
; 1.055 ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ; gclk         ; gclk        ; 0.000        ; -0.152     ; 0.987      ;
+-------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'gclk'                                                                                                                                                                                                     ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.021 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.966      ;
; -0.021 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.966      ;
; -0.021 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.966      ;
; -0.021 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.966      ;
; -0.020 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.043     ; 0.964      ;
; -0.020 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.043     ; 0.964      ;
; -0.020 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.043     ; 0.964      ;
; 0.095  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.850      ;
; 0.095  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.850      ;
; 0.095  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.850      ;
; 0.095  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 1.000        ; -0.042     ; 0.850      ;
; 0.175  ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 1.000        ; 0.152      ; 0.964      ;
+--------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'gclk'                                                                                                                                                                                                     ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.526 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.244      ; 0.854      ;
; 0.640 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.766      ;
; 0.640 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.766      ;
; 0.640 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.766      ;
; 0.640 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.766      ;
; 0.729 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.854      ;
; 0.729 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.041      ; 0.854      ;
; 0.733 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.859      ;
; 0.733 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.859      ;
; 0.733 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.859      ;
; 0.733 ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ; gclk         ; gclk        ; 0.000        ; 0.042      ; 0.859      ;
+-------+----------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gclk'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gclk  ; Rise       ; gclk                                                                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.095  ; 0.095        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gclk  ; Rise       ; gclk~input|i                                                                                    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:first|int_q                                                 ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; debouncer_2:sscsDebouncer|enARdFF_2:second|int_q                                                ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y0|int_q                                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:enardFF_y1|int_q                                         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; fsmController:fsmController1|enARdFF_2:reset_latch|int_q                                        ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:mstTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:0:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:1:b|int_q ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:3:b|int_q ;
; 0.682  ; 0.898        ; 0.216          ; High Pulse Width ; gclk  ; Rise       ; nBitTimer:sscTimer|nBitIncrementer:incrementer|nBitRegister:reg|enARdFF_2:\reg_n_bits:2:b|int_q ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|inclk[0]                                                                      ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~inputclkctrl|outclk                                                                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; gclk~input|o                                                                                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y0|int_q|clk                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|enardFF_y1|int_q|clk                                                             ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; fsmController1|reset_latch|int_q|clk                                                            ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; mstTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:0:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:1:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:3:b|int_q|clk                                              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|first|int_q|clk                                                                   ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscsDebouncer|second|int_q|clk                                                                  ;
; 0.904  ; 0.904        ; 0.000          ; High Pulse Width ; gclk  ; Rise       ; sscTimer|incrementer|reg|\reg_n_bits:2:b|int_q|clk                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 1.405 ; 1.973 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 1.405 ; 1.973 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 1.378 ; 1.937 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 1.340 ; 1.898 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 1.338 ; 1.895 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 1.625 ; 2.216 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 1.426 ; 1.996 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 1.625 ; 2.216 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 1.377 ; 1.956 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 1.446 ; 2.029 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 0.597 ; 1.181 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.470 ; -1.055 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.517 ; -1.074 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.470 ; -1.055 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -0.576 ; -1.123 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -0.553 ; -1.137 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -0.564 ; -1.126 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -0.606 ; -1.160 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -0.775 ; -1.388 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -0.564 ; -1.126 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -0.608 ; -1.212 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.373 ; -0.941 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 4.647 ; 4.694 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 4.422 ; 4.501 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 4.142 ; 4.256 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 4.205 ; 4.240 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 4.427 ; 4.494 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 4.582 ; 4.694 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 4.293 ; 4.303 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 4.647 ; 4.573 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 4.562 ; 4.547 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 4.505 ; 4.542 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 4.270 ; 4.380 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 4.373 ; 4.356 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 4.455 ; 4.485 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 4.356 ; 4.401 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 4.562 ; 4.547 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 4.544 ; 4.520 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 4.630 ; 4.552 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 4.009 ; 4.129 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 4.630 ; 4.552 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 4.109 ; 4.032 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 5.320 ; 5.533 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 4.139 ; 4.019 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 5.320 ; 5.533 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 4.494 ; 4.671 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 3.713 ; 3.722 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 3.915 ; 3.983 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 3.713 ; 3.733 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 3.755 ; 3.722 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 3.897 ; 3.973 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 4.066 ; 4.212 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 3.784 ; 3.858 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 4.124 ; 4.034 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 3.906 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 4.065 ; 4.112 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 3.906 ; 3.969 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 3.915 ; 3.988 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 4.012 ; 4.066 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 3.993 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 4.114 ; 4.154 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 4.135 ; 4.058 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 3.880 ; 3.829 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 3.880 ; 3.996 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 4.003 ; 4.128 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 3.887 ; 3.829 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 4.006 ; 3.890 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 4.006 ; 3.890 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 4.811 ; 4.973 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 4.076 ; 4.032 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.869  ; 0.173 ; -1.051   ; 0.526   ; -3.000              ;
;  gclk            ; -1.869  ; 0.173 ; -1.051   ; 0.526   ; -3.000              ;
; Design-wide TNS  ; -14.844 ; 0.0   ; -11.298  ; 0.0     ; -24.845             ;
;  gclk            ; -14.844 ; 0.000 ; -11.298  ; 0.000   ; -24.845             ;
+------------------+---------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; 3.049 ; 3.387 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; 3.049 ; 3.387 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; 2.996 ; 3.333 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; 2.908 ; 3.230 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; 2.891 ; 3.228 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; 3.542 ; 3.836 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; 3.085 ; 3.420 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; 3.542 ; 3.836 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; 3.025 ; 3.347 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; 3.139 ; 3.482 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; 1.366 ; 1.686 ; Rise       ; gclk            ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; i_msc_val[*]  ; gclk       ; -0.470 ; -1.055 ; Rise       ; gclk            ;
;  i_msc_val[0] ; gclk       ; -0.517 ; -1.074 ; Rise       ; gclk            ;
;  i_msc_val[1] ; gclk       ; -0.470 ; -1.055 ; Rise       ; gclk            ;
;  i_msc_val[2] ; gclk       ; -0.576 ; -1.123 ; Rise       ; gclk            ;
;  i_msc_val[3] ; gclk       ; -0.553 ; -1.137 ; Rise       ; gclk            ;
; i_ssc_val[*]  ; gclk       ; -0.564 ; -1.126 ; Rise       ; gclk            ;
;  i_ssc_val[0] ; gclk       ; -0.606 ; -1.160 ; Rise       ; gclk            ;
;  i_ssc_val[1] ; gclk       ; -0.775 ; -1.388 ; Rise       ; gclk            ;
;  i_ssc_val[2] ; gclk       ; -0.564 ; -1.126 ; Rise       ; gclk            ;
;  i_ssc_val[3] ; gclk       ; -0.608 ; -1.212 ; Rise       ; gclk            ;
; i_sscs        ; gclk       ; -0.373 ; -0.941 ; Rise       ; gclk            ;
+---------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 8.679 ; 8.665 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 8.324 ; 8.298 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 7.902 ; 7.911 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 7.940 ; 7.891 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 8.394 ; 8.321 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 8.679 ; 8.644 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 8.139 ; 8.000 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 8.580 ; 8.665 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 8.745 ; 8.675 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 8.644 ; 8.524 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 8.155 ; 8.183 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 8.274 ; 8.115 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 8.477 ; 8.373 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 8.239 ; 8.201 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 8.745 ; 8.520 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 8.525 ; 8.675 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 8.596 ; 8.553 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 7.546 ; 7.531 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 8.596 ; 8.553 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 7.590 ; 7.606 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 9.810 ; 9.887 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 7.541 ; 7.556 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 9.810 ; 9.887 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 8.589 ; 8.568 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; o_bcd1[*]  ; gclk       ; 3.713 ; 3.722 ; Rise       ; gclk            ;
;  o_bcd1[0] ; gclk       ; 3.915 ; 3.983 ; Rise       ; gclk            ;
;  o_bcd1[1] ; gclk       ; 3.713 ; 3.733 ; Rise       ; gclk            ;
;  o_bcd1[2] ; gclk       ; 3.755 ; 3.722 ; Rise       ; gclk            ;
;  o_bcd1[3] ; gclk       ; 3.897 ; 3.973 ; Rise       ; gclk            ;
;  o_bcd1[4] ; gclk       ; 4.066 ; 4.212 ; Rise       ; gclk            ;
;  o_bcd1[5] ; gclk       ; 3.784 ; 3.858 ; Rise       ; gclk            ;
;  o_bcd1[6] ; gclk       ; 4.124 ; 4.034 ; Rise       ; gclk            ;
; o_bcd2[*]  ; gclk       ; 3.906 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[0] ; gclk       ; 4.065 ; 4.112 ; Rise       ; gclk            ;
;  o_bcd2[1] ; gclk       ; 3.906 ; 3.969 ; Rise       ; gclk            ;
;  o_bcd2[2] ; gclk       ; 3.915 ; 3.988 ; Rise       ; gclk            ;
;  o_bcd2[3] ; gclk       ; 4.012 ; 4.066 ; Rise       ; gclk            ;
;  o_bcd2[4] ; gclk       ; 3.993 ; 3.967 ; Rise       ; gclk            ;
;  o_bcd2[5] ; gclk       ; 4.114 ; 4.154 ; Rise       ; gclk            ;
;  o_bcd2[6] ; gclk       ; 4.135 ; 4.058 ; Rise       ; gclk            ;
; o_mstl[*]  ; gclk       ; 3.880 ; 3.829 ; Rise       ; gclk            ;
;  o_mstl[0] ; gclk       ; 3.880 ; 3.996 ; Rise       ; gclk            ;
;  o_mstl[1] ; gclk       ; 4.003 ; 4.128 ; Rise       ; gclk            ;
;  o_mstl[2] ; gclk       ; 3.887 ; 3.829 ; Rise       ; gclk            ;
; o_sstl[*]  ; gclk       ; 4.006 ; 3.890 ; Rise       ; gclk            ;
;  o_sstl[0] ; gclk       ; 4.006 ; 3.890 ; Rise       ; gclk            ;
;  o_sstl[1] ; gclk       ; 4.811 ; 4.973 ; Rise       ; gclk            ;
;  o_sstl[2] ; gclk       ; 4.076 ; 4.032 ; Rise       ; gclk            ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_mstl[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mstl[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_mstl[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_sstl[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd1[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bcd2[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_ssc_val[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_ssc_val[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[2]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_msc_val[3]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; greset                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sscs                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_sstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; o_sstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_mstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; o_sstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_mstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_mstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_mstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_sstl[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_sstl[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_sstl[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd1[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd1[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_bcd2[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bcd2[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 129      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 129      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; gclk       ; gclk     ; 12       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 20    ; 20   ;
; Unconstrained Output Port Paths ; 66    ; 66   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 06 21:40:08 2024
Info: Command: quartus_sta CEG3155-Lab-3 -c CEG3155-Lab-3
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CEG3155-Lab-3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name gclk gclk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.869
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.869       -14.844 gclk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.384         0.000 gclk 
Info (332146): Worst-case recovery slack is -1.051
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.051       -11.298 gclk 
Info (332146): Worst-case removal slack is 1.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.125         0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.845 gclk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.617
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.617       -11.769 gclk 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.338         0.000 gclk 
Info (332146): Worst-case recovery slack is -0.843
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.843        -8.971 gclk 
Info (332146): Worst-case removal slack is 1.032
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.032         0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.845 gclk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.372
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.372        -1.068 gclk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.173         0.000 gclk 
Info (332146): Worst-case recovery slack is -0.021
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.021        -0.144 gclk 
Info (332146): Worst-case removal slack is 0.526
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.526         0.000 gclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -21.077 gclk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4657 megabytes
    Info: Processing ended: Wed Nov 06 21:40:10 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


