# Verilog仿真模型

## verilog功能

综合（DC)+仿真(VCS) ,  verilog语法规则包含 硬件+软件



本质上仍然是一个事件模型，





参考https://www.zhihu.com/column/c_1156989879710928896

