Fitter report for Pratica1Parte3
Thu Sep 15 23:03:16 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Sep 15 23:03:16 2022           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Pratica1Parte3                                  ;
; Top-level Entity Name              ; Pratica1Parte3                                  ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,045 / 33,216 ( 3 % )                          ;
;     Total combinational functions  ; 1,045 / 33,216 ( 3 % )                          ;
;     Dedicated logic registers      ; 103 / 33,216 ( < 1 % )                          ;
; Total registers                    ; 103                                             ;
; Total pins                         ; 40 / 475 ( 8 % )                                ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 48 / 483,840 ( < 1 % )                          ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1196 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1196 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1193    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Desktop/Documentos/4Periodo/LAOC/Pratica1Parte3_correta/output_files/Pratica1Parte3.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 1,045 / 33,216 ( 3 % )    ;
;     -- Combinational with no register       ; 942                       ;
;     -- Register only                        ; 0                         ;
;     -- Combinational with a register        ; 103                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 724                       ;
;     -- 3 input functions                    ; 295                       ;
;     -- <=2 input functions                  ; 26                        ;
;     -- Register only                        ; 0                         ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 1045                      ;
;     -- arithmetic mode                      ; 0                         ;
;                                             ;                           ;
; Total registers*                            ; 103 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 103 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 71 / 2,076 ( 3 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 40 / 475 ( 8 % )          ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 1 / 105 ( < 1 % )         ;
; Total block memory bits                     ; 48 / 483,840 ( < 1 % )    ;
; Total block memory implementation bits      ; 4,608 / 483,840 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 13% / 11% / 16%           ;
; Maximum fan-out                             ; 178                       ;
; Highest non-global fan-out                  ; 178                       ;
; Total fan-out                               ; 4194                      ;
; Average fan-out                             ; 3.52                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1045 / 33216 ( 3 % )  ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 942                   ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;     -- Combinational with a register        ; 103                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 724                   ; 0                              ;
;     -- 3 input functions                    ; 295                   ; 0                              ;
;     -- <=2 input functions                  ; 26                    ; 0                              ;
;     -- Register only                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1045                  ; 0                              ;
;     -- arithmetic mode                      ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 103                   ; 0                              ;
;     -- Dedicated logic registers            ; 103 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 71 / 2076 ( 3 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 40                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 48                    ; 0                              ;
; Total RAM block bits                        ; 4608                  ; 0                              ;
; M4K                                         ; 1 / 105 ( < 1 % )     ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4194                  ; 0                              ;
;     -- Registered Connections               ; 426                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 10                    ; 0                              ;
;     -- Output Ports                         ; 30                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; address[0] ; C13   ; 3        ; 31           ; 36           ; 2           ; 151                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; address[1] ; D13   ; 3        ; 31           ; 36           ; 3           ; 165                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; address[2] ; A14   ; 4        ; 33           ; 36           ; 1           ; 41                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; address[3] ; B14   ; 4        ; 33           ; 36           ; 2           ; 40                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; address[4] ; D14   ; 4        ; 33           ; 36           ; 0           ; 46                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clock      ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[0]    ; D12   ; 3        ; 24           ; 36           ; 2           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[1]    ; E12   ; 3        ; 24           ; 36           ; 3           ; 21                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; data[2]    ; J13   ; 3        ; 24           ; 36           ; 1           ; 22                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; wren       ; F13   ; 4        ; 35           ; 36           ; 1           ; 178                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                            ;
+--------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+--------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; address_writeback_mem[0] ; B22   ; 4        ; 61           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; address_writeback_mem[1] ; U5    ; 1        ; 0            ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; address_writeback_mem[2] ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; address_writeback_mem[3] ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; address_writeback_mem[4] ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_writeback_mem[0]    ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_writeback_mem[1]    ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; data_writeback_mem[2]    ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hit_saida                ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[0]                     ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[1]                     ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; q[2]                     ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[0]            ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[1]            ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[2]            ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[3]            ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[4]            ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[5]            ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[6]            ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[7]            ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via1[8]            ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[0]            ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[1]            ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[2]            ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[3]            ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[4]            ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[5]            ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[6]            ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[7]            ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; saida_via2[8]            ; D2    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+--------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 64 ( 3 % )   ; 3.3V          ; --           ;
; 2        ; 3 / 59 ( 5 % )   ; 3.3V          ; --           ;
; 3        ; 24 / 56 ( 43 % ) ; 3.3V          ; --           ;
; 4        ; 12 / 58 ( 21 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 1 / 56 ( 2 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 451        ; 3        ; address_writeback_mem[3]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; saida_via1[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; address[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; address_writeback_mem[4]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; saida_via2[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; saida_via1[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; q[1]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; saida_via1[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; address[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; saida_via2[0]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; saida_via2[2]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; address_writeback_mem[0]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; q[2]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; saida_via2[4]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; saida_via2[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; address[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; saida_via1[6]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; hit_saida                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; saida_via2[8]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; saida_via1[1]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; saida_via2[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; data[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; address[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; address[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; saida_via1[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; data[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; address_writeback_mem[2]                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; wren                                     ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; saida_via1[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 446        ; 3        ; saida_via1[5]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; data_writeback_mem[2]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; saida_via1[8]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; saida_via2[7]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; saida_via2[3]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; data_writeback_mem[1]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; data_writeback_mem[0]                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; data[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; q[0]                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; address_writeback_mem[1]                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                      ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
; |Pratica1Parte3                           ; 1045 (1045) ; 103 (103)                 ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 40   ; 0            ; 942 (942)    ; 0 (0)             ; 103 (103)        ; |Pratica1Parte3                                                                                          ; work         ;
;    |memoria_principal:memoria|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pratica1Parte3|memoria_principal:memoria                                                                ; work         ;
;       |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pratica1Parte3|memoria_principal:memoria|altsyncram:altsyncram_component                                ; work         ;
;          |altsyncram_d8f1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 48          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Pratica1Parte3|memoria_principal:memoria|altsyncram:altsyncram_component|altsyncram_d8f1:auto_generated ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                               ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+
; q[0]                     ; Output   ; --            ; --            ; --                    ; --  ;
; q[1]                     ; Output   ; --            ; --            ; --                    ; --  ;
; q[2]                     ; Output   ; --            ; --            ; --                    ; --  ;
; hit_saida                ; Output   ; --            ; --            ; --                    ; --  ;
; data_writeback_mem[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; data_writeback_mem[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; data_writeback_mem[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; address_writeback_mem[0] ; Output   ; --            ; --            ; --                    ; --  ;
; address_writeback_mem[1] ; Output   ; --            ; --            ; --                    ; --  ;
; address_writeback_mem[2] ; Output   ; --            ; --            ; --                    ; --  ;
; address_writeback_mem[3] ; Output   ; --            ; --            ; --                    ; --  ;
; address_writeback_mem[4] ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via1[8]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[0]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[1]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[2]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[3]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[4]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[5]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[6]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[7]            ; Output   ; --            ; --            ; --                    ; --  ;
; saida_via2[8]            ; Output   ; --            ; --            ; --                    ; --  ;
; address[0]               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address[1]               ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; address[2]               ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; address[3]               ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; address[4]               ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; wren                     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[0]                  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clock                    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; data[1]                  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; data[2]                  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+--------------------------+----------+---------------+---------------+-----------------------+-----+


+---------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                      ;
+---------------------------------------+-------------------+---------+
; Source Pin / Fanout                   ; Pad To Core Index ; Setting ;
+---------------------------------------+-------------------+---------+
; address[0]                            ;                   ;         ;
; address[1]                            ;                   ;         ;
; address[2]                            ;                   ;         ;
;      - via1[3]~3                      ; 0                 ; 6       ;
;      - via2[3]~3                      ; 0                 ; 6       ;
;      - Equal7~0                       ; 0                 ; 6       ;
;      - Equal4~0                       ; 0                 ; 6       ;
;      - hit~14                         ; 0                 ; 6       ;
;      - hit~16                         ; 0                 ; 6       ;
;      - Equal13~2                      ; 0                 ; 6       ;
;      - Equal12~0                      ; 0                 ; 6       ;
;      - Equal10~0                      ; 0                 ; 6       ;
;      - Equal15~0                      ; 0                 ; 6       ;
;      - Equal21~0                      ; 0                 ; 6       ;
;      - via~96                         ; 0                 ; 6       ;
;      - via~97                         ; 0                 ; 6       ;
;      - via~133                        ; 0                 ; 6       ;
;      - via~134                        ; 0                 ; 6       ;
;      - via~135                        ; 0                 ; 6       ;
;      - via~136                        ; 0                 ; 6       ;
;      - via~137                        ; 0                 ; 6       ;
;      - via~138                        ; 0                 ; 6       ;
;      - via~139                        ; 0                 ; 6       ;
;      - via~198                        ; 0                 ; 6       ;
;      - via~199                        ; 0                 ; 6       ;
;      - via~200                        ; 0                 ; 6       ;
;      - via~202                        ; 0                 ; 6       ;
;      - via~203                        ; 0                 ; 6       ;
;      - via~204                        ; 0                 ; 6       ;
;      - via~205                        ; 0                 ; 6       ;
;      - via[0][2][3]~3                 ; 0                 ; 6       ;
;      - via[0][1][3]~1                 ; 0                 ; 6       ;
;      - via[1][0][3]~1                 ; 0                 ; 6       ;
;      - via[0][0][3]~1                 ; 0                 ; 6       ;
;      - via[0][3][3]~2                 ; 0                 ; 6       ;
;      - via[1][1][3]~2                 ; 0                 ; 6       ;
;      - via[1][2][3]~2                 ; 0                 ; 6       ;
;      - via[1][3][3]~1                 ; 0                 ; 6       ;
;      - via~317                        ; 0                 ; 6       ;
;      - via~318                        ; 0                 ; 6       ;
;      - sub_address_mem~18             ; 0                 ; 6       ;
;      - Equal16~3                      ; 0                 ; 6       ;
;      - Equal19~3                      ; 0                 ; 6       ;
;      - Equal22~3                      ; 0                 ; 6       ;
; address[3]                            ;                   ;         ;
;      - via[1][0][4]                   ; 1                 ; 6       ;
;      - via1[4]~4                      ; 1                 ; 6       ;
;      - via2[4]~4                      ; 1                 ; 6       ;
;      - Equal7~0                       ; 1                 ; 6       ;
;      - Equal4~0                       ; 1                 ; 6       ;
;      - hit~14                         ; 1                 ; 6       ;
;      - hit~16                         ; 1                 ; 6       ;
;      - Equal13~2                      ; 1                 ; 6       ;
;      - via~52                         ; 1                 ; 6       ;
;      - Equal12~2                      ; 1                 ; 6       ;
;      - Equal10~0                      ; 1                 ; 6       ;
;      - via~55                         ; 1                 ; 6       ;
;      - Equal15~2                      ; 1                 ; 6       ;
;      - via~76                         ; 1                 ; 6       ;
;      - Equal21~2                      ; 1                 ; 6       ;
;      - via~98                         ; 1                 ; 6       ;
;      - via~140                        ; 1                 ; 6       ;
;      - via~141                        ; 1                 ; 6       ;
;      - via~142                        ; 1                 ; 6       ;
;      - via~143                        ; 1                 ; 6       ;
;      - via~144                        ; 1                 ; 6       ;
;      - via~206                        ; 1                 ; 6       ;
;      - via~207                        ; 1                 ; 6       ;
;      - via~208                        ; 1                 ; 6       ;
;      - via~209                        ; 1                 ; 6       ;
;      - via~210                        ; 1                 ; 6       ;
;      - via~211                        ; 1                 ; 6       ;
;      - via~212                        ; 1                 ; 6       ;
;      - via[0][2][4]~0                 ; 1                 ; 6       ;
;      - via[0][1][4]~1                 ; 1                 ; 6       ;
;      - via~230                        ; 1                 ; 6       ;
;      - via[0][0][4]~0                 ; 1                 ; 6       ;
;      - via[0][3][4]~0                 ; 1                 ; 6       ;
;      - Equal16~2                      ; 1                 ; 6       ;
;      - Equal19~2                      ; 1                 ; 6       ;
;      - via[1][1][4]~0                 ; 1                 ; 6       ;
;      - Equal22~2                      ; 1                 ; 6       ;
;      - via[1][2][4]~0                 ; 1                 ; 6       ;
;      - via[1][3][4]~0                 ; 1                 ; 6       ;
;      - sub_address_mem~29             ; 1                 ; 6       ;
; address[4]                            ;                   ;         ;
;      - via1[5]~5                      ; 1                 ; 6       ;
;      - via2[5]~5                      ; 1                 ; 6       ;
;      - Equal7~1                       ; 1                 ; 6       ;
;      - Equal4~1                       ; 1                 ; 6       ;
;      - hit~15                         ; 1                 ; 6       ;
;      - hit~17                         ; 1                 ; 6       ;
;      - via~45                         ; 1                 ; 6       ;
;      - hit~19                         ; 1                 ; 6       ;
;      - via~49                         ; 1                 ; 6       ;
;      - Equal12~1                      ; 1                 ; 6       ;
;      - Equal10~1                      ; 1                 ; 6       ;
;      - via~53                         ; 1                 ; 6       ;
;      - Equal15~1                      ; 1                 ; 6       ;
;      - data_saida[0]~46               ; 1                 ; 6       ;
;      - via~58                         ; 1                 ; 6       ;
;      - data_saida[0]~49               ; 1                 ; 6       ;
;      - data_saida[0]~54               ; 1                 ; 6       ;
;      - via~75                         ; 1                 ; 6       ;
;      - Equal21~0                      ; 1                 ; 6       ;
;      - via~145                        ; 1                 ; 6       ;
;      - via~146                        ; 1                 ; 6       ;
;      - via~147                        ; 1                 ; 6       ;
;      - via~148                        ; 1                 ; 6       ;
;      - via~149                        ; 1                 ; 6       ;
;      - via~150                        ; 1                 ; 6       ;
;      - via~151                        ; 1                 ; 6       ;
;      - via~213                        ; 1                 ; 6       ;
;      - via~214                        ; 1                 ; 6       ;
;      - via~215                        ; 1                 ; 6       ;
;      - via~216                        ; 1                 ; 6       ;
;      - via~217                        ; 1                 ; 6       ;
;      - via~218                        ; 1                 ; 6       ;
;      - via~219                        ; 1                 ; 6       ;
;      - via[0][2][5]~0                 ; 1                 ; 6       ;
;      - via[0][1][5]~0                 ; 1                 ; 6       ;
;      - via[1][0][5]~0                 ; 1                 ; 6       ;
;      - via~231                        ; 1                 ; 6       ;
;      - via[0][3][5]~0                 ; 1                 ; 6       ;
;      - Equal16~2                      ; 1                 ; 6       ;
;      - Equal19~2                      ; 1                 ; 6       ;
;      - Equal22~2                      ; 1                 ; 6       ;
;      - via[1][2][5]~0                 ; 1                 ; 6       ;
;      - via[1][1][5]~0                 ; 1                 ; 6       ;
;      - via[1][3][5]~0                 ; 1                 ; 6       ;
;      - Equal18~2                      ; 1                 ; 6       ;
;      - Equal13~3                      ; 1                 ; 6       ;
; wren                                  ;                   ;         ;
;      - via[1][0][4]                   ; 1                 ; 6       ;
;      - via[0][1][6]                   ; 1                 ; 6       ;
;      - via[0][3][6]                   ; 1                 ; 6       ;
;      - via[0][0][6]                   ; 1                 ; 6       ;
;      - via1[0]                        ; 1                 ; 6       ;
;      - via1[1]                        ; 1                 ; 6       ;
;      - via1[2]                        ; 1                 ; 6       ;
;      - via1[3]                        ; 1                 ; 6       ;
;      - via1[4]                        ; 1                 ; 6       ;
;      - via1[5]                        ; 1                 ; 6       ;
;      - via1[7]                        ; 1                 ; 6       ;
;      - via2[0]                        ; 1                 ; 6       ;
;      - via2[1]                        ; 1                 ; 6       ;
;      - via2[2]                        ; 1                 ; 6       ;
;      - via2[3]                        ; 1                 ; 6       ;
;      - via2[4]                        ; 1                 ; 6       ;
;      - via2[5]                        ; 1                 ; 6       ;
;      - via2[6]                        ; 1                 ; 6       ;
;      - via2[7]                        ; 1                 ; 6       ;
;      - valido                         ; 1                 ; 6       ;
;      - via[0][1][7]~0                 ; 1                 ; 6       ;
;      - via[1][2][7]                   ; 1                 ; 6       ;
;      - via[0][2][7]                   ; 1                 ; 6       ;
;      - via[0][0][7]~0                 ; 1                 ; 6       ;
;      - via[0][2][0]                   ; 1                 ; 6       ;
;      - via[0][2][1]                   ; 1                 ; 6       ;
;      - via[0][2][2]                   ; 1                 ; 6       ;
;      - via~51                         ; 1                 ; 6       ;
;      - Equal12~0                      ; 1                 ; 6       ;
;      - Equal12~1                      ; 1                 ; 6       ;
;      - via~52                         ; 1                 ; 6       ;
;      - hit~23                         ; 1                 ; 6       ;
;      - Equal15~0                      ; 1                 ; 6       ;
;      - Equal15~1                      ; 1                 ; 6       ;
;      - via~55                         ; 1                 ; 6       ;
;      - via~56                         ; 1                 ; 6       ;
;      - valido~18                      ; 1                 ; 6       ;
;      - via~64                         ; 1                 ; 6       ;
;      - via~72                         ; 1                 ; 6       ;
;      - via~76                         ; 1                 ; 6       ;
;      - Equal21~1                      ; 1                 ; 6       ;
;      - via~78                         ; 1                 ; 6       ;
;      - data_saida[0]~80               ; 1                 ; 6       ;
;      - data_saida[0]~89               ; 1                 ; 6       ;
;      - data_saida[0]~98               ; 1                 ; 6       ;
;      - data_saida[0]~107              ; 1                 ; 6       ;
;      - data_saida[0]~117              ; 1                 ; 6       ;
;      - data_saida[0]~132              ; 1                 ; 6       ;
;      - data_saida[0]~133              ; 1                 ; 6       ;
;      - data_saida~134                 ; 1                 ; 6       ;
;      - data_saida[0]~146              ; 1                 ; 6       ;
;      - data_saida[0]~152              ; 1                 ; 6       ;
;      - data_saida~153                 ; 1                 ; 6       ;
;      - data_saida~161                 ; 1                 ; 6       ;
;      - hit~31                         ; 1                 ; 6       ;
;      - via~83                         ; 1                 ; 6       ;
;      - via~87                         ; 1                 ; 6       ;
;      - sub_address_writeback_mem[2]~0 ; 1                 ; 6       ;
;      - sub_address_writeback_mem[2]~1 ; 1                 ; 6       ;
;      - via~89                         ; 1                 ; 6       ;
;      - sub_address_writeback_mem[2]~5 ; 1                 ; 6       ;
;      - sub_address_writeback_mem[2]~6 ; 1                 ; 6       ;
;      - via~90                         ; 1                 ; 6       ;
;      - via~93                         ; 1                 ; 6       ;
;      - via~96                         ; 1                 ; 6       ;
;      - via~101                        ; 1                 ; 6       ;
;      - via~103                        ; 1                 ; 6       ;
;      - via~117                        ; 1                 ; 6       ;
;      - via~126                        ; 1                 ; 6       ;
;      - via~134                        ; 1                 ; 6       ;
;      - via~145                        ; 1                 ; 6       ;
;      - via~146                        ; 1                 ; 6       ;
;      - sub_data_mem[0]~20             ; 1                 ; 6       ;
;      - via1~52                        ; 1                 ; 6       ;
;      - data_retorno~21                ; 1                 ; 6       ;
;      - via1~63                        ; 1                 ; 6       ;
;      - via~220                        ; 1                 ; 6       ;
;      - via~222                        ; 1                 ; 6       ;
;      - data_retorno~23                ; 1                 ; 6       ;
;      - data_retorno~35                ; 1                 ; 6       ;
;      - via[0][2][3]~2                 ; 1                 ; 6       ;
;      - via[0][1][3]~0                 ; 1                 ; 6       ;
;      - via[1][0][3]~0                 ; 1                 ; 6       ;
;      - via[0][0][3]~0                 ; 1                 ; 6       ;
;      - via[0][2][7]~1                 ; 1                 ; 6       ;
;      - via[1][0][7]~2                 ; 1                 ; 6       ;
;      - via[1][0][7]~3                 ; 1                 ; 6       ;
;      - via[0][3][3]~0                 ; 1                 ; 6       ;
;      - via[0][3][3]~1                 ; 1                 ; 6       ;
;      - via[1][3][7]~2                 ; 1                 ; 6       ;
;      - via[0][3][7]~0                 ; 1                 ; 6       ;
;      - via[0][3][7]~1                 ; 1                 ; 6       ;
;      - via[0][3][7]~2                 ; 1                 ; 6       ;
;      - via[1][1][7]~2                 ; 1                 ; 6       ;
;      - via~241                        ; 1                 ; 6       ;
;      - via~242                        ; 1                 ; 6       ;
;      - via~245                        ; 1                 ; 6       ;
;      - via~247                        ; 1                 ; 6       ;
;      - via[0][3][1]~0                 ; 1                 ; 6       ;
;      - via[0][2][0]~1                 ; 1                 ; 6       ;
;      - via~250                        ; 1                 ; 6       ;
;      - via~252                        ; 1                 ; 6       ;
;      - via[0][1][1]~0                 ; 1                 ; 6       ;
;      - via~253                        ; 1                 ; 6       ;
;      - via~255                        ; 1                 ; 6       ;
;      - via~259                        ; 1                 ; 6       ;
;      - data_retorno~36                ; 1                 ; 6       ;
;      - via~263                        ; 1                 ; 6       ;
;      - via~264                        ; 1                 ; 6       ;
;      - via[1][1][2]~0                 ; 1                 ; 6       ;
;      - via[1][2][1]~1                 ; 1                 ; 6       ;
;      - via~267                        ; 1                 ; 6       ;
;      - via[1][2][1]~2                 ; 1                 ; 6       ;
;      - via~268                        ; 1                 ; 6       ;
;      - via~270                        ; 1                 ; 6       ;
;      - via~272                        ; 1                 ; 6       ;
;      - via~274                        ; 1                 ; 6       ;
;      - via~275                        ; 1                 ; 6       ;
;      - via~276                        ; 1                 ; 6       ;
;      - data_retorno~38                ; 1                 ; 6       ;
;      - via~281                        ; 1                 ; 6       ;
;      - via~283                        ; 1                 ; 6       ;
;      - via~284                        ; 1                 ; 6       ;
;      - via~285                        ; 1                 ; 6       ;
;      - via~288                        ; 1                 ; 6       ;
;      - via~289                        ; 1                 ; 6       ;
;      - via~294                        ; 1                 ; 6       ;
;      - via~295                        ; 1                 ; 6       ;
;      - via~296                        ; 1                 ; 6       ;
;      - via[1][1][6]~0                 ; 1                 ; 6       ;
;      - via[1][1][6]~1                 ; 1                 ; 6       ;
;      - via~299                        ; 1                 ; 6       ;
;      - via~304                        ; 1                 ; 6       ;
;      - via[1][1][3]~1                 ; 1                 ; 6       ;
;      - via[0][2][6]~0                 ; 1                 ; 6       ;
;      - via[0][2][6]~2                 ; 1                 ; 6       ;
;      - via~306                        ; 1                 ; 6       ;
;      - via[1][3][7]~3                 ; 1                 ; 6       ;
;      - via~310                        ; 1                 ; 6       ;
;      - via[1][3][6]~1                 ; 1                 ; 6       ;
;      - via[1][2][3]~1                 ; 1                 ; 6       ;
;      - via[1][3][3]~0                 ; 1                 ; 6       ;
;      - via~319                        ; 1                 ; 6       ;
;      - via~320                        ; 1                 ; 6       ;
;      - sub_wren~40                    ; 1                 ; 6       ;
;      - sub_wren~53                    ; 1                 ; 6       ;
;      - sub_wren~60                    ; 1                 ; 6       ;
;      - sub_wren~64                    ; 1                 ; 6       ;
;      - sub_wren~70                    ; 1                 ; 6       ;
;      - sub_address_mem~0              ; 1                 ; 6       ;
;      - sub_wren~97                    ; 1                 ; 6       ;
;      - sub_wren~106                   ; 1                 ; 6       ;
;      - sub_wren~110                   ; 1                 ; 6       ;
;      - sub_data_mem[0]~38             ; 1                 ; 6       ;
;      - sub_data_mem[0]~39             ; 1                 ; 6       ;
;      - sub_data_mem[0]~49             ; 1                 ; 6       ;
;      - sub_data_mem[0]~52             ; 1                 ; 6       ;
;      - sub_data_mem[0]~68             ; 1                 ; 6       ;
;      - sub_data_mem[0]~69             ; 1                 ; 6       ;
;      - sub_data_mem[0]~81             ; 1                 ; 6       ;
;      - sub_data_mem[0]~121            ; 1                 ; 6       ;
;      - sub_data_mem[0]~130            ; 1                 ; 6       ;
;      - via~322                        ; 1                 ; 6       ;
;      - via~323                        ; 1                 ; 6       ;
;      - data_saida[0]~174              ; 1                 ; 6       ;
;      - data_saida[0]~177              ; 1                 ; 6       ;
;      - data_saida[0]~178              ; 1                 ; 6       ;
;      - via~324                        ; 1                 ; 6       ;
;      - via~328                        ; 1                 ; 6       ;
;      - via~329                        ; 1                 ; 6       ;
;      - via~330                        ; 1                 ; 6       ;
;      - via~332                        ; 1                 ; 6       ;
;      - via[1][0][0]~3                 ; 1                 ; 6       ;
;      - via[0][0][1]~3                 ; 1                 ; 6       ;
;      - via~333                        ; 1                 ; 6       ;
;      - via~337                        ; 1                 ; 6       ;
;      - via~338                        ; 1                 ; 6       ;
;      - via~339                        ; 1                 ; 6       ;
; data[0]                               ;                   ;         ;
;      - via1[0]~0                      ; 1                 ; 6       ;
;      - via[1][2][0]~0                 ; 1                 ; 6       ;
;      - via[1][3][0]~0                 ; 1                 ; 6       ;
;      - via[0][2][0]~0                 ; 1                 ; 6       ;
;      - data_saida~134                 ; 1                 ; 6       ;
;      - via~84                         ; 1                 ; 6       ;
;      - via~100                        ; 1                 ; 6       ;
;      - via~102                        ; 1                 ; 6       ;
;      - via~105                        ; 1                 ; 6       ;
;      - Equal14~0                      ; 1                 ; 6       ;
;      - via~161                        ; 1                 ; 6       ;
;      - via~164                        ; 1                 ; 6       ;
;      - via~166                        ; 1                 ; 6       ;
;      - via~167                        ; 1                 ; 6       ;
;      - via~168                        ; 1                 ; 6       ;
;      - via~239                        ; 1                 ; 6       ;
;      - via~245                        ; 1                 ; 6       ;
;      - via~251                        ; 1                 ; 6       ;
;      - via~255                        ; 1                 ; 6       ;
;      - via~297                        ; 1                 ; 6       ;
;      - sub_data_mem~122               ; 1                 ; 6       ;
; clock                                 ;                   ;         ;
; data[1]                               ;                   ;         ;
;      - via1[1]~1                      ; 0                 ; 6       ;
;      - via[1][2][1]~0                 ; 0                 ; 6       ;
;      - via[1][3][1]~0                 ; 0                 ; 6       ;
;      - via[0][2][1]~0                 ; 0                 ; 6       ;
;      - data_saida~153                 ; 0                 ; 6       ;
;      - via~91                         ; 0                 ; 6       ;
;      - via~116                        ; 0                 ; 6       ;
;      - via~118                        ; 0                 ; 6       ;
;      - via~120                        ; 0                 ; 6       ;
;      - Equal14~1                      ; 0                 ; 6       ;
;      - via~175                        ; 0                 ; 6       ;
;      - via~177                        ; 0                 ; 6       ;
;      - via~179                        ; 0                 ; 6       ;
;      - via~180                        ; 0                 ; 6       ;
;      - via~181                        ; 0                 ; 6       ;
;      - via~257                        ; 0                 ; 6       ;
;      - via~261                        ; 0                 ; 6       ;
;      - via~268                        ; 0                 ; 6       ;
;      - via~273                        ; 0                 ; 6       ;
;      - via~276                        ; 0                 ; 6       ;
;      - sub_data_mem~141               ; 0                 ; 6       ;
; data[2]                               ;                   ;         ;
;      - via1[2]~2                      ; 1                 ; 6       ;
;      - via[1][2][2]~0                 ; 1                 ; 6       ;
;      - via[1][3][2]~0                 ; 1                 ; 6       ;
;      - via[0][2][2]~0                 ; 1                 ; 6       ;
;      - data_saida~161                 ; 1                 ; 6       ;
;      - via~94                         ; 1                 ; 6       ;
;      - via~125                        ; 1                 ; 6       ;
;      - via~127                        ; 1                 ; 6       ;
;      - via~129                        ; 1                 ; 6       ;
;      - Equal14~2                      ; 1                 ; 6       ;
;      - via~187                        ; 1                 ; 6       ;
;      - via~189                        ; 1                 ; 6       ;
;      - via~191                        ; 1                 ; 6       ;
;      - via~192                        ; 1                 ; 6       ;
;      - via~193                        ; 1                 ; 6       ;
;      - via~278                        ; 1                 ; 6       ;
;      - via~283                        ; 1                 ; 6       ;
;      - via~287                        ; 1                 ; 6       ;
;      - via~290                        ; 1                 ; 6       ;
;      - via~293                        ; 1                 ; 6       ;
;      - via~302                        ; 1                 ; 6       ;
;      - sub_data_mem~152               ; 1                 ; 6       ;
+---------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                        ;
+--------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Name                           ; Location           ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+
; Equal0~0                       ; LCCOMB_X35_Y28_N22 ; 47      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; Equal6~0                       ; LCCOMB_X29_Y28_N12 ; 64      ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; clock                          ; PIN_P2             ; 104     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; data_retorno~35                ; LCCOMB_X29_Y30_N22 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; data_saida[0]~152              ; LCCOMB_X33_Y33_N2  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sub_address_writeback_mem[2]~6 ; LCCOMB_X31_Y29_N10 ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sub_data_mem[0]~130            ; LCCOMB_X29_Y28_N0  ; 5       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; sub_wren                       ; LCFF_X33_Y26_N21   ; 1       ; Write enable            ; no     ; --                   ; --               ; --                        ;
; sub_wren~110                   ; LCCOMB_X33_Y27_N0  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[0][0][1]~3                 ; LCCOMB_X28_Y31_N2  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[0][1][1]~0                 ; LCCOMB_X25_Y30_N26 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[0][2][0]~1                 ; LCCOMB_X29_Y33_N2  ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[0][2][7]~1                 ; LCCOMB_X34_Y31_N14 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[0][3][1]~0                 ; LCCOMB_X27_Y33_N2  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[1][0][0]~3                 ; LCCOMB_X27_Y31_N30 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[1][1][2]~0                 ; LCCOMB_X25_Y31_N26 ; 3       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[1][2][1]~2                 ; LCCOMB_X30_Y31_N28 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via[1][3][6]~1                 ; LCCOMB_X31_Y32_N30 ; 4       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via~267                        ; LCCOMB_X29_Y31_N8  ; 4       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; via~285                        ; LCCOMB_X30_Y33_N0  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via~289                        ; LCCOMB_X28_Y28_N20 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via~296                        ; LCCOMB_X29_Y29_N2  ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; via~310                        ; LCCOMB_X31_Y32_N28 ; 4       ; Sync. load              ; no     ; --                   ; --               ; --                        ;
; via~332                        ; LCCOMB_X29_Y28_N14 ; 2       ; Clock enable            ; no     ; --                   ; --               ; --                        ;
; wren                           ; PIN_F13            ; 178     ; Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+--------------------------------+--------------------+---------+-------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                      ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+----------------------+------------------+---------------------------+
; clock ; PIN_P2   ; 104     ; Global Clock         ; GCLK3            ; --                        ;
+-------+----------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                           ;
+-------------------------------------------------------------------------------------------------+---------+
; Name                                                                                            ; Fan-Out ;
+-------------------------------------------------------------------------------------------------+---------+
; wren                                                                                            ; 178     ;
; address[1]                                                                                      ; 165     ;
; address[0]                                                                                      ; 151     ;
; Equal6~0                                                                                        ; 64      ;
; Equal6~1                                                                                        ; 51      ;
; Equal0~0                                                                                        ; 47      ;
; address[4]                                                                                      ; 46      ;
; hit~25                                                                                          ; 44      ;
; address[2]                                                                                      ; 41      ;
; address[3]                                                                                      ; 40      ;
; Equal6~2                                                                                        ; 38      ;
; valido~18                                                                                       ; 37      ;
; hit~26                                                                                          ; 30      ;
; hit~24                                                                                          ; 28      ;
; valido~19                                                                                       ; 26      ;
; Equal15~2                                                                                       ; 24      ;
; valido                                                                                          ; 23      ;
; data[2]                                                                                         ; 22      ;
; via~51                                                                                          ; 22      ;
; data[1]                                                                                         ; 21      ;
; data[0]                                                                                         ; 21      ;
; data_saida[0]~57                                                                                ; 21      ;
; always0~0                                                                                       ; 20      ;
; hit~22                                                                                          ; 20      ;
; valido~25                                                                                       ; 19      ;
; Equal12~2                                                                                       ; 19      ;
; data_retorno~5                                                                                  ; 19      ;
; Equal13~3                                                                                       ; 18      ;
; hit~28                                                                                          ; 18      ;
; data_saida[0]~51                                                                                ; 18      ;
; valido~24                                                                                       ; 17      ;
; valido~27                                                                                       ; 16      ;
; data_saida[0]~52                                                                                ; 16      ;
; via~69                                                                                          ; 16      ;
; Equal18~2                                                                                       ; 15      ;
; sub_wren~28                                                                                     ; 15      ;
; always0~1                                                                                       ; 15      ;
; Equal21~2                                                                                       ; 15      ;
; data_saida[0]~48                                                                                ; 15      ;
; via~50                                                                                          ; 15      ;
; valido~28                                                                                       ; 14      ;
; via~162                                                                                         ; 14      ;
; via~159                                                                                         ; 14      ;
; via~107                                                                                         ; 14      ;
; via~86                                                                                          ; 14      ;
; data_saida[0]~50                                                                                ; 14      ;
; via~47                                                                                          ; 14      ;
; valido~17                                                                                       ; 14      ;
; via~171                                                                                         ; 13      ;
; always0~5                                                                                       ; 13      ;
; via~66                                                                                          ; 13      ;
; via~54                                                                                          ; 13      ;
; sub_data_mem[0]~153                                                                             ; 12      ;
; via~108                                                                                         ; 12      ;
; hit~23                                                                                          ; 12      ;
; via[0][0][8]                                                                                    ; 12      ;
; valido~26                                                                                       ; 11      ;
; sub_data_mem[0]~34                                                                              ; 11      ;
; sub_wren~35                                                                                     ; 11      ;
; via~81                                                                                          ; 11      ;
; via~62                                                                                          ; 11      ;
; via~61                                                                                          ; 11      ;
; hit~18                                                                                          ; 11      ;
; sub_wren~33                                                                                     ; 10      ;
; via[0][2][7]                                                                                    ; 10      ;
; via~331                                                                                         ; 9       ;
; sub_data_mem[0]~87                                                                              ; 9       ;
; sub_data_mem[0]~81                                                                              ; 9       ;
; sub_data_mem[0]~40                                                                              ; 9       ;
; sub_data_mem[0]~35                                                                              ; 9       ;
; data_saida[0]~66                                                                                ; 9       ;
; via~53                                                                                          ; 9       ;
; hit~21                                                                                          ; 9       ;
; hit~20                                                                                          ; 9       ;
; via~46                                                                                          ; 9       ;
; Equal7~1                                                                                        ; 9       ;
; sub_wren~113                                                                                    ; 8       ;
; sub_data_mem[0]~88                                                                              ; 8       ;
; sub_data_mem[0]~85                                                                              ; 8       ;
; sub_data_mem[0]~82                                                                              ; 8       ;
; sub_data_mem[0]~71                                                                              ; 8       ;
; sub_data_mem[0]~54                                                                              ; 8       ;
; sub_data_mem[0]~28                                                                              ; 8       ;
; sub_wren~31                                                                                     ; 8       ;
; via2[0]~15                                                                                      ; 8       ;
; via2[0]~14                                                                                      ; 8       ;
; via~112                                                                                         ; 8       ;
; always0~4                                                                                       ; 8       ;
; via~103                                                                                         ; 8       ;
; sub_address_writeback_mem[2]~0                                                                  ; 8       ;
; via~48                                                                                          ; 8       ;
; via~44                                                                                          ; 8       ;
; hit~17                                                                                          ; 8       ;
; hit~15                                                                                          ; 8       ;
; via[0][1][7]                                                                                    ; 8       ;
; via~330                                                                                         ; 7       ;
; via~329                                                                                         ; 7       ;
; via~324                                                                                         ; 7       ;
; valido~29                                                                                       ; 7       ;
; data_saida[0]~173                                                                               ; 7       ;
; data_saida[0]~171                                                                               ; 7       ;
; sub_data_mem[0]~86                                                                              ; 7       ;
; sub_data_mem[0]~72                                                                              ; 7       ;
; via[1][0][6]                                                                                    ; 7       ;
; always0~3                                                                                       ; 7       ;
; sub_address_writeback_mem[2]~1                                                                  ; 7       ;
; via~87                                                                                          ; 7       ;
; data_retorno~20                                                                                 ; 7       ;
; data_retorno~19                                                                                 ; 7       ;
; data_retorno~18                                                                                 ; 7       ;
; data_retorno~17                                                                                 ; 7       ;
; via[0][1][1]                                                                                    ; 7       ;
; data_retorno~16                                                                                 ; 7       ;
; data_retorno~15                                                                                 ; 7       ;
; data_retorno~14                                                                                 ; 7       ;
; data_retorno~13                                                                                 ; 7       ;
; via[0][1][0]                                                                                    ; 7       ;
; data_retorno~11                                                                                 ; 7       ;
; data_retorno~9                                                                                  ; 7       ;
; data_retorno~7                                                                                  ; 7       ;
; via[0][1][4]~0                                                                                  ; 7       ;
; via~70                                                                                          ; 7       ;
; via~58                                                                                          ; 7       ;
; data_saida[0]~46                                                                                ; 7       ;
; via[0][3][5]                                                                                    ; 7       ;
; via[0][1][5]                                                                                    ; 7       ;
; via[0][1][3]                                                                                    ; 7       ;
; via[0][2][5]                                                                                    ; 7       ;
; data_retorno~4                                                                                  ; 7       ;
; memoria_principal:memoria|altsyncram:altsyncram_component|altsyncram_d8f1:auto_generated|q_a[1] ; 7       ;
; memoria_principal:memoria|altsyncram:altsyncram_component|altsyncram_d8f1:auto_generated|q_a[2] ; 7       ;
; memoria_principal:memoria|altsyncram:altsyncram_component|altsyncram_d8f1:auto_generated|q_a[0] ; 7       ;
; sub_wren~75                                                                                     ; 6       ;
; sub_wren~18                                                                                     ; 6       ;
; via~222                                                                                         ; 6       ;
; via~220                                                                                         ; 6       ;
; via[0][2][6]                                                                                    ; 6       ;
; via1[0]~21                                                                                      ; 6       ;
; via[1][1][3]                                                                                    ; 6       ;
; via~85                                                                                          ; 6       ;
; data_retorno[2]                                                                                 ; 6       ;
; via[0][3][1]                                                                                    ; 6       ;
; via[1][1][1]                                                                                    ; 6       ;
; data_retorno[1]                                                                                 ; 6       ;
; via[0][3][0]                                                                                    ; 6       ;
; data_saida[0]~54                                                                                ; 6       ;
; via[0][3][7]                                                                                    ; 6       ;
; via~57                                                                                          ; 6       ;
; Equal10~1                                                                                       ; 6       ;
; via[0][3][4]                                                                                    ; 6       ;
; via[0][3][3]                                                                                    ; 6       ;
; via[0][0][5]                                                                                    ; 6       ;
; via[0][0][3]                                                                                    ; 6       ;
; via[1][0][5]                                                                                    ; 6       ;
; via[1][0][3]                                                                                    ; 6       ;
; Equal4~1                                                                                        ; 6       ;
; via[0][1][4]                                                                                    ; 6       ;
; data_retorno[0]                                                                                 ; 6       ;
; via[1][3][6]                                                                                    ; 6       ;
; via[0][0][6]                                                                                    ; 6       ;
; via[0][3][6]                                                                                    ; 6       ;
; via[1][0][4]                                                                                    ; 6       ;
; data_retorno~41                                                                                 ; 5       ;
; sub_data_mem[0]~130                                                                             ; 5       ;
; sub_data_mem[0]~121                                                                             ; 5       ;
; sub_data_mem[0]~113                                                                             ; 5       ;
; sub_data_mem[0]~61                                                                              ; 5       ;
; sub_wren~41                                                                                     ; 5       ;
; sub_wren~24                                                                                     ; 5       ;
; via~224                                                                                         ; 5       ;
; via[1][3][3]                                                                                    ; 5       ;
; via[1][2][3]                                                                                    ; 5       ;
; via~153                                                                                         ; 5       ;
; via~106                                                                                         ; 5       ;
; via[1][1][4]                                                                                    ; 5       ;
; via~95                                                                                          ; 5       ;
; via[1][1][2]                                                                                    ; 5       ;
; via~92                                                                                          ; 5       ;
; sub_address_writeback_mem[2]~6                                                                  ; 5       ;
; via~89                                                                                          ; 5       ;
; via~88                                                                                          ; 5       ;
; via[1][1][0]                                                                                    ; 5       ;
; always0~2                                                                                       ; 5       ;
; via[1][1][6]                                                                                    ; 5       ;
; via[0][1][2]                                                                                    ; 5       ;
; via[1][0][2]                                                                                    ; 5       ;
; via[0][0][1]                                                                                    ; 5       ;
; via[1][0][1]                                                                                    ; 5       ;
; via[0][0][0]                                                                                    ; 5       ;
; data_retorno~10                                                                                 ; 5       ;
; data_saida[0]~117                                                                               ; 5       ;
; data_saida[0]~108                                                                               ; 5       ;
; data_saida[0]~98                                                                                ; 5       ;
; via[1][0][0]                                                                                    ; 5       ;
; data_saida[0]~81                                                                                ; 5       ;
; data_saida[0]~80                                                                                ; 5       ;
; data_saida[0]~71                                                                                ; 5       ;
; via~73                                                                                          ; 5       ;
; data_saida[0]~55                                                                                ; 5       ;
; data_saida[0]~49                                                                                ; 5       ;
; via[0][0][4]                                                                                    ; 5       ;
; via[0][2][4]                                                                                    ; 5       ;
; via[0][2][3]                                                                                    ; 5       ;
; via[1][2][6]                                                                                    ; 5       ;
; via[0][1][6]                                                                                    ; 5       ;
; via[0][2][2]                                                                                    ; 5       ;
; via[0][2][1]                                                                                    ; 5       ;
; via[0][2][0]                                                                                    ; 5       ;
; via[0][0][7]                                                                                    ; 5       ;
; data_saida[0]~186                                                                               ; 4       ;
; via1[7]~66                                                                                      ; 4       ;
; via1[7]~65                                                                                      ; 4       ;
; data_saida[0]~175                                                                               ; 4       ;
; hit~33                                                                                          ; 4       ;
; sub_data_mem[0]~68                                                                              ; 4       ;
; sub_data_mem[0]~53                                                                              ; 4       ;
; via[1][3][6]~1                                                                                  ; 4       ;
; via~310                                                                                         ; 4       ;
; via[1][3][7]~3                                                                                  ; 4       ;
; via[1][2][1]~2                                                                                  ; 4       ;
; via~267                                                                                         ; 4       ;
; via[1][3][4]                                                                                    ; 4       ;
; via[1][2][4]                                                                                    ; 4       ;
; via~188                                                                                         ; 4       ;
; via~186                                                                                         ; 4       ;
; via~176                                                                                         ; 4       ;
; via~174                                                                                         ; 4       ;
; via2[0]~20                                                                                      ; 4       ;
; via~163                                                                                         ; 4       ;
; via~160                                                                                         ; 4       ;
; via1[7]~59                                                                                      ; 4       ;
; via~154                                                                                         ; 4       ;
; sub_data_mem[0]~20                                                                              ; 4       ;
; via~110                                                                                         ; 4       ;
; always0~6                                                                                       ; 4       ;
; via~98                                                                                          ; 4       ;
; via~94                                                                                          ; 4       ;
; via[0][0][2]                                                                                    ; 4       ;
; via[0][3][2]                                                                                    ; 4       ;
; via~75                                                                                          ; 4       ;
; data_saida[0]~60                                                                                ; 4       ;
; data_saida[0]~56                                                                                ; 4       ;
; via~74                                                                                          ; 4       ;
; via[1][3][7]                                                                                    ; 4       ;
; via~59                                                                                          ; 4       ;
; via~55                                                                                          ; 4       ;
; via[1][0][7]                                                                                    ; 4       ;
; Equal7~0                                                                                        ; 4       ;
; via[1][2][2]                                                                                    ; 4       ;
; via[1][3][2]                                                                                    ; 4       ;
; via[1][3][1]                                                                                    ; 4       ;
; via[1][2][0]                                                                                    ; 4       ;
; via[1][3][0]                                                                                    ; 4       ;
; via[1][2][1]                                                                                    ; 4       ;
; hit~38                                                                                          ; 3       ;
; Equal22~3                                                                                       ; 3       ;
; Equal19~3                                                                                       ; 3       ;
; Equal16~3                                                                                       ; 3       ;
; via2[4]~67                                                                                      ; 3       ;
; via[1][0][0]~3                                                                                  ; 3       ;
; valido~30                                                                                       ; 3       ;
; via2[4]~66                                                                                      ; 3       ;
; via~328                                                                                         ; 3       ;
; data_retorno~40                                                                                 ; 3       ;
; hit~35                                                                                          ; 3       ;
; sub_data_mem[0]~116                                                                             ; 3       ;
; sub_data_mem[0]~84                                                                              ; 3       ;
; sub_data_mem[0]~73                                                                              ; 3       ;
; sub_data_mem[0]~42                                                                              ; 3       ;
; sub_data_mem[0]~38                                                                              ; 3       ;
; sub_data_mem[0]~33                                                                              ; 3       ;
; sub_data_mem[0]~32                                                                              ; 3       ;
; sub_data_mem[0]~27                                                                              ; 3       ;
; sub_data_mem[0]~22                                                                              ; 3       ;
; sub_wren~110                                                                                    ; 3       ;
; sub_wren~106                                                                                    ; 3       ;
; sub_wren~101                                                                                    ; 3       ;
; sub_wren~87                                                                                     ; 3       ;
; sub_address_mem~0                                                                               ; 3       ;
; sub_wren~73                                                                                     ; 3       ;
; sub_wren~72                                                                                     ; 3       ;
; sub_wren~66                                                                                     ; 3       ;
; sub_wren~64                                                                                     ; 3       ;
; sub_wren~60                                                                                     ; 3       ;
; sub_wren~54                                                                                     ; 3       ;
; sub_wren~43                                                                                     ; 3       ;
; sub_wren~40                                                                                     ; 3       ;
; sub_wren~26                                                                                     ; 3       ;
; sub_wren~23                                                                                     ; 3       ;
; sub_wren~21                                                                                     ; 3       ;
; sub_wren~20                                                                                     ; 3       ;
; sub_wren~19                                                                                     ; 3       ;
; via[1][3][3]~0                                                                                  ; 3       ;
; via[1][2][3]~1                                                                                  ; 3       ;
; via[1][1][3]~1                                                                                  ; 3       ;
; via~292                                                                                         ; 3       ;
; via~291                                                                                         ; 3       ;
; via[1][1][2]~0                                                                                  ; 3       ;
; via~264                                                                                         ; 3       ;
; via[0][2][0]~1                                                                                  ; 3       ;
; via~248                                                                                         ; 3       ;
; via~242                                                                                         ; 3       ;
; via[0][3][3]~1                                                                                  ; 3       ;
; via[0][0][3]~0                                                                                  ; 3       ;
; via[0][1][3]~0                                                                                  ; 3       ;
; via[0][2][3]~2                                                                                  ; 3       ;
; data_retorno~35                                                                                 ; 3       ;
; data_retorno~31                                                                                 ; 3       ;
; via[1][3][5]                                                                                    ; 3       ;
; via[1][1][5]                                                                                    ; 3       ;
; via[1][2][5]                                                                                    ; 3       ;
; via~208                                                                                         ; 3       ;
; via~206                                                                                         ; 3       ;
; via~201                                                                                         ; 3       ;
; via~200                                                                                         ; 3       ;
; via~198                                                                                         ; 3       ;
; via~191                                                                                         ; 3       ;
; via~179                                                                                         ; 3       ;
; via~166                                                                                         ; 3       ;
; data_retorno~22                                                                                 ; 3       ;
; data_retorno~21                                                                                 ; 3       ;
; hit~32                                                                                          ; 3       ;
; via~129                                                                                         ; 3       ;
; via~97                                                                                          ; 3       ;
; via~96                                                                                          ; 3       ;
; via~91                                                                                          ; 3       ;
; via~84                                                                                          ; 3       ;
; data_saida[0]~152                                                                               ; 3       ;
; data_saida[0]~133                                                                               ; 3       ;
; data_saida[0]~122                                                                               ; 3       ;
; data_saida[0]~107                                                                               ; 3       ;
; data_retorno~8                                                                                  ; 3       ;
; data_saida[0]~89                                                                                ; 3       ;
; data_retorno~6                                                                                  ; 3       ;
; via~80                                                                                          ; 3       ;
; via~79                                                                                          ; 3       ;
; via~78                                                                                          ; 3       ;
; hit~27                                                                                          ; 3       ;
; via~77                                                                                          ; 3       ;
; via~72                                                                                          ; 3       ;
; via~71                                                                                          ; 3       ;
; via[1][1][7]                                                                                    ; 3       ;
; data_saida[0]~53                                                                                ; 3       ;
; via~67                                                                                          ; 3       ;
; via~63                                                                                          ; 3       ;
; data_saida[0]~47                                                                                ; 3       ;
; via~60                                                                                          ; 3       ;
; via~56                                                                                          ; 3       ;
; Equal10~0                                                                                       ; 3       ;
; via~52                                                                                          ; 3       ;
; Equal4~0                                                                                        ; 3       ;
; via1[6]                                                                                         ; 3       ;
; via[1][2][7]                                                                                    ; 3       ;
; sub_data_mem[0]~157                                                                             ; 2       ;
; sub_wren~115                                                                                    ; 2       ;
; sub_wren~112                                                                                    ; 2       ;
; sub_wren~111                                                                                    ; 2       ;
; via~337                                                                                         ; 2       ;
; via[0][0][1]~3                                                                                  ; 2       ;
; via~332                                                                                         ; 2       ;
; via2[0]~65                                                                                      ; 2       ;
; data_saida[0]~178                                                                               ; 2       ;
; data_saida[0]~177                                                                               ; 2       ;
; data_saida[0]~172                                                                               ; 2       ;
; sub_address_mem~1                                                                               ; 2       ;
; sub_data_mem[0]~114                                                                             ; 2       ;
; sub_data_mem[0]~112                                                                             ; 2       ;
; sub_data_mem[0]~110                                                                             ; 2       ;
; sub_data_mem[0]~80                                                                              ; 2       ;
; sub_data_mem[0]~74                                                                              ; 2       ;
; sub_data_mem[0]~70                                                                              ; 2       ;
; sub_data_mem[0]~69                                                                              ; 2       ;
; sub_data_mem[0]~57                                                                              ; 2       ;
; sub_data_mem[0]~52                                                                              ; 2       ;
; sub_data_mem[0]~46                                                                              ; 2       ;
; sub_data_mem[0]~44                                                                              ; 2       ;
; sub_data_mem[0]~25                                                                              ; 2       ;
; sub_data_mem[0]~24                                                                              ; 2       ;
; sub_data_mem[0]~21                                                                              ; 2       ;
; sub_wren~99                                                                                     ; 2       ;
; sub_wren~91                                                                                     ; 2       ;
; sub_wren~84                                                                                     ; 2       ;
; sub_wren~62                                                                                     ; 2       ;
; sub_wren~47                                                                                     ; 2       ;
; sub_wren~42                                                                                     ; 2       ;
; sub_wren~32                                                                                     ; 2       ;
; sub_wren~30                                                                                     ; 2       ;
; sub_wren~27                                                                                     ; 2       ;
; Equal22~2                                                                                       ; 2       ;
; via~296                                                                                         ; 2       ;
; always0~7                                                                                       ; 2       ;
; via~289                                                                                         ; 2       ;
; via~285                                                                                         ; 2       ;
; via~282                                                                                         ; 2       ;
; Equal19~2                                                                                       ; 2       ;
; via~254                                                                                         ; 2       ;
; via[0][1][1]~0                                                                                  ; 2       ;
; via[0][3][1]~0                                                                                  ; 2       ;
; via~244                                                                                         ; 2       ;
; via[0][2][7]~1                                                                                  ; 2       ;
; via[1][0][3]~0                                                                                  ; 2       ;
; data_retorno~27                                                                                 ; 2       ;
; data_retorno~24                                                                                 ; 2       ;
; via2~62                                                                                         ; 2       ;
; via~229                                                                                         ; 2       ;
; via~228                                                                                         ; 2       ;
; via~227                                                                                         ; 2       ;
; via~226                                                                                         ; 2       ;
; via~225                                                                                         ; 2       ;
; via~223                                                                                         ; 2       ;
; via~221                                                                                         ; 2       ;
; via~215                                                                                         ; 2       ;
; via~214                                                                                         ; 2       ;
; via~213                                                                                         ; 2       ;
; via~207                                                                                         ; 2       ;
; via2[4]~39                                                                                      ; 2       ;
; via[1][2][3]~0                                                                                  ; 2       ;
; via[1][1][3]~0                                                                                  ; 2       ;
; via~199                                                                                         ; 2       ;
; via~193                                                                                         ; 2       ;
; via~192                                                                                         ; 2       ;
; via~190                                                                                         ; 2       ;
; via~189                                                                                         ; 2       ;
; via~187                                                                                         ; 2       ;
; via~181                                                                                         ; 2       ;
; via~180                                                                                         ; 2       ;
; via~178                                                                                         ; 2       ;
; via~177                                                                                         ; 2       ;
; via~175                                                                                         ; 2       ;
; via~168                                                                                         ; 2       ;
; via~167                                                                                         ; 2       ;
; via~165                                                                                         ; 2       ;
; via~164                                                                                         ; 2       ;
; via~161                                                                                         ; 2       ;
; via1~63                                                                                         ; 2       ;
; via1~58                                                                                         ; 2       ;
; via~158                                                                                         ; 2       ;
; via~157                                                                                         ; 2       ;
; via~156                                                                                         ; 2       ;
; via~140                                                                                         ; 2       ;
; via~135                                                                                         ; 2       ;
; via~134                                                                                         ; 2       ;
; via~133                                                                                         ; 2       ;
; via~127                                                                                         ; 2       ;
; via~126                                                                                         ; 2       ;
; via~125                                                                                         ; 2       ;
; via~124                                                                                         ; 2       ;
; via~120                                                                                         ; 2       ;
; via~118                                                                                         ; 2       ;
; via~117                                                                                         ; 2       ;
; via~116                                                                                         ; 2       ;
; via~115                                                                                         ; 2       ;
; via~114                                                                                         ; 2       ;
; via~105                                                                                         ; 2       ;
; via~102                                                                                         ; 2       ;
; via~101                                                                                         ; 2       ;
; via~100                                                                                         ; 2       ;
; via~99                                                                                          ; 2       ;
; sub_address_writeback_mem[2]~4                                                                  ; 2       ;
; sub_address_writeback_mem[2]~3                                                                  ; 2       ;
; sub_address_writeback_mem[2]~2                                                                  ; 2       ;
; data_saida[0]~146                                                                               ; 2       ;
; data_saida[0]~144                                                                               ; 2       ;
; data_saida[0]~142                                                                               ; 2       ;
; data_saida[0]~132                                                                               ; 2       ;
; data_saida[0]~131                                                                               ; 2       ;
; data_saida[0]~119                                                                               ; 2       ;
; data_saida[0]~118                                                                               ; 2       ;
; data_saida[0]~106                                                                               ; 2       ;
; data_saida[0]~90                                                                                ; 2       ;
; data_saida[0]~88                                                                                ; 2       ;
; data_saida[0]~65                                                                                ; 2       ;
; data_saida[0]~59                                                                                ; 2       ;
; via~68                                                                                          ; 2       ;
; via~65                                                                                          ; 2       ;
; via~64                                                                                          ; 2       ;
; hit~16                                                                                          ; 2       ;
; hit~14                                                                                          ; 2       ;
; data_saida[0]~185                                                                               ; 1       ;
; sub_data_mem[0]~161                                                                             ; 1       ;
; data_saida[0]~184                                                                               ; 1       ;
; data_saida[0]~183                                                                               ; 1       ;
; sub_data_mem[0]~160                                                                             ; 1       ;
; sub_data_mem[0]~159                                                                             ; 1       ;
; sub_data_mem[0]~158                                                                             ; 1       ;
; sub_data_mem[0]~156                                                                             ; 1       ;
; sub_data_mem[0]~155                                                                             ; 1       ;
; sub_data_mem[0]~154                                                                             ; 1       ;
; sub_wren~116                                                                                    ; 1       ;
; sub_wren~114                                                                                    ; 1       ;
; via~342                                                                                         ; 1       ;
; via~341                                                                                         ; 1       ;
; via~340                                                                                         ; 1       ;
; via~339                                                                                         ; 1       ;
; via~338                                                                                         ; 1       ;
; via~336                                                                                         ; 1       ;
; via~335                                                                                         ; 1       ;
; via~334                                                                                         ; 1       ;
; via~333                                                                                         ; 1       ;
; via[1][1][7]~3                                                                                  ; 1       ;
; via[1][3][7]~4                                                                                  ; 1       ;
; via[1][0][7]~4                                                                                  ; 1       ;
; via[0][2][3]~4                                                                                  ; 1       ;
; via[0][0][8]~2                                                                                  ; 1       ;
; valido~31                                                                                       ; 1       ;
; via~327                                                                                         ; 1       ;
; via~326                                                                                         ; 1       ;
; via~325                                                                                         ; 1       ;
; data_saida[0]~182                                                                               ; 1       ;
; data_saida[0]~181                                                                               ; 1       ;
; data_saida[0]~180                                                                               ; 1       ;
; data_saida[0]~179                                                                               ; 1       ;
; data_saida[0]~176                                                                               ; 1       ;
; data_saida[0]~174                                                                               ; 1       ;
; hit~37                                                                                          ; 1       ;
; hit~36                                                                                          ; 1       ;
; hit~34                                                                                          ; 1       ;
; via~323                                                                                         ; 1       ;
; via~322                                                                                         ; 1       ;
; sub_data_mem~152                                                                                ; 1       ;
; sub_data_mem~151                                                                                ; 1       ;
; sub_data_mem~150                                                                                ; 1       ;
; sub_data_mem~149                                                                                ; 1       ;
; sub_data_mem~148                                                                                ; 1       ;
; sub_data_mem~147                                                                                ; 1       ;
; sub_data_mem~146                                                                                ; 1       ;
; sub_data_mem~145                                                                                ; 1       ;
; sub_data_mem~144                                                                                ; 1       ;
; sub_data_mem~143                                                                                ; 1       ;
; sub_data_mem~142                                                                                ; 1       ;
; sub_data_mem~141                                                                                ; 1       ;
; sub_data_mem~140                                                                                ; 1       ;
; sub_data_mem~139                                                                                ; 1       ;
; sub_data_mem~138                                                                                ; 1       ;
; sub_data_mem~137                                                                                ; 1       ;
; sub_data_mem~136                                                                                ; 1       ;
; sub_data_mem~135                                                                                ; 1       ;
; sub_data_mem~134                                                                                ; 1       ;
; sub_data_mem~133                                                                                ; 1       ;
; sub_data_mem~132                                                                                ; 1       ;
; sub_data_mem~131                                                                                ; 1       ;
; sub_address_mem~29                                                                              ; 1       ;
; sub_address_mem~28                                                                              ; 1       ;
; sub_address_mem~27                                                                              ; 1       ;
; sub_address_mem~26                                                                              ; 1       ;
; sub_address_mem~25                                                                              ; 1       ;
; sub_address_mem~24                                                                              ; 1       ;
; sub_address_mem~23                                                                              ; 1       ;
; sub_address_mem~22                                                                              ; 1       ;
; sub_address_mem~21                                                                              ; 1       ;
; sub_address_mem~20                                                                              ; 1       ;
; sub_address_mem~19                                                                              ; 1       ;
; sub_address_mem~18                                                                              ; 1       ;
; sub_address_mem~17                                                                              ; 1       ;
; sub_address_mem~16                                                                              ; 1       ;
; sub_address_mem~15                                                                              ; 1       ;
; sub_address_mem~14                                                                              ; 1       ;
; sub_address_mem~13                                                                              ; 1       ;
; sub_address_mem~12                                                                              ; 1       ;
; sub_address_mem~11                                                                              ; 1       ;
; sub_address_mem~10                                                                              ; 1       ;
; sub_address_mem~9                                                                               ; 1       ;
; sub_address_mem~8                                                                               ; 1       ;
; sub_address_mem~7                                                                               ; 1       ;
; sub_address_mem~6                                                                               ; 1       ;
; sub_address_mem~5                                                                               ; 1       ;
; sub_address_mem~4                                                                               ; 1       ;
; sub_address_mem~3                                                                               ; 1       ;
; sub_address_mem~2                                                                               ; 1       ;
; sub_data_mem[0]~129                                                                             ; 1       ;
; sub_data_mem[0]~128                                                                             ; 1       ;
; sub_data_mem[0]~127                                                                             ; 1       ;
; sub_data_mem[0]~126                                                                             ; 1       ;
; sub_data_mem[0]~125                                                                             ; 1       ;
; sub_data_mem[0]~124                                                                             ; 1       ;
; sub_data_mem[0]~123                                                                             ; 1       ;
; sub_data_mem~122                                                                                ; 1       ;
; sub_data_mem[0]~120                                                                             ; 1       ;
; sub_data_mem[0]~119                                                                             ; 1       ;
; sub_data_mem[0]~118                                                                             ; 1       ;
; sub_data_mem[0]~117                                                                             ; 1       ;
; sub_data_mem[0]~115                                                                             ; 1       ;
; sub_data_mem[0]~111                                                                             ; 1       ;
; sub_data_mem[0]~109                                                                             ; 1       ;
; sub_data_mem[0]~108                                                                             ; 1       ;
; sub_data_mem[0]~107                                                                             ; 1       ;
; sub_data_mem[0]~106                                                                             ; 1       ;
; sub_data_mem[0]~105                                                                             ; 1       ;
; sub_data_mem[0]~104                                                                             ; 1       ;
; sub_data_mem[0]~103                                                                             ; 1       ;
; sub_data_mem[0]~102                                                                             ; 1       ;
; sub_data_mem[0]~101                                                                             ; 1       ;
; sub_data_mem[0]~100                                                                             ; 1       ;
; sub_data_mem[0]~99                                                                              ; 1       ;
; sub_data_mem~98                                                                                 ; 1       ;
; sub_data_mem~97                                                                                 ; 1       ;
; sub_data_mem~96                                                                                 ; 1       ;
; sub_data_mem~95                                                                                 ; 1       ;
; sub_data_mem~94                                                                                 ; 1       ;
; sub_data_mem~93                                                                                 ; 1       ;
; sub_data_mem~92                                                                                 ; 1       ;
; sub_data_mem~91                                                                                 ; 1       ;
; sub_data_mem~90                                                                                 ; 1       ;
; sub_data_mem~89                                                                                 ; 1       ;
; sub_data_mem[0]~83                                                                              ; 1       ;
; sub_data_mem[0]~79                                                                              ; 1       ;
; sub_data_mem[0]~78                                                                              ; 1       ;
; sub_data_mem[0]~77                                                                              ; 1       ;
; sub_data_mem[0]~76                                                                              ; 1       ;
; sub_data_mem[0]~75                                                                              ; 1       ;
; sub_data_mem[0]~67                                                                              ; 1       ;
; sub_data_mem[0]~66                                                                              ; 1       ;
; sub_data_mem[0]~65                                                                              ; 1       ;
; sub_data_mem[0]~64                                                                              ; 1       ;
; sub_data_mem[0]~63                                                                              ; 1       ;
; sub_data_mem[0]~62                                                                              ; 1       ;
; sub_data_mem[0]~60                                                                              ; 1       ;
; sub_data_mem[0]~59                                                                              ; 1       ;
; sub_data_mem[0]~58                                                                              ; 1       ;
; sub_data_mem[0]~56                                                                              ; 1       ;
; sub_data_mem[0]~55                                                                              ; 1       ;
; sub_data_mem[0]~51                                                                              ; 1       ;
; sub_data_mem[0]~50                                                                              ; 1       ;
; sub_data_mem[0]~49                                                                              ; 1       ;
; sub_data_mem[0]~48                                                                              ; 1       ;
; sub_data_mem[0]~47                                                                              ; 1       ;
; sub_data_mem[0]~45                                                                              ; 1       ;
; sub_data_mem[0]~43                                                                              ; 1       ;
; sub_data_mem[0]~41                                                                              ; 1       ;
; sub_data_mem[0]~39                                                                              ; 1       ;
; sub_data_mem[0]~37                                                                              ; 1       ;
; sub_data_mem[0]~36                                                                              ; 1       ;
; sub_data_mem[0]~31                                                                              ; 1       ;
; sub_data_mem[0]~30                                                                              ; 1       ;
; sub_data_mem[0]~29                                                                              ; 1       ;
; sub_data_mem[0]~26                                                                              ; 1       ;
; sub_data_mem[0]~23                                                                              ; 1       ;
; sub_wren~109                                                                                    ; 1       ;
; sub_wren~108                                                                                    ; 1       ;
; sub_wren~107                                                                                    ; 1       ;
; sub_wren~105                                                                                    ; 1       ;
; sub_wren~104                                                                                    ; 1       ;
; sub_wren~103                                                                                    ; 1       ;
; sub_wren~102                                                                                    ; 1       ;
; sub_wren~100                                                                                    ; 1       ;
; sub_wren~98                                                                                     ; 1       ;
; sub_wren~97                                                                                     ; 1       ;
; sub_wren~96                                                                                     ; 1       ;
; sub_wren~95                                                                                     ; 1       ;
; sub_wren~94                                                                                     ; 1       ;
; sub_wren~93                                                                                     ; 1       ;
; sub_wren~92                                                                                     ; 1       ;
; sub_wren~90                                                                                     ; 1       ;
; sub_wren~89                                                                                     ; 1       ;
; sub_wren~88                                                                                     ; 1       ;
; sub_wren~86                                                                                     ; 1       ;
; sub_wren~85                                                                                     ; 1       ;
; sub_wren~83                                                                                     ; 1       ;
; sub_wren~82                                                                                     ; 1       ;
; sub_wren~81                                                                                     ; 1       ;
; sub_wren~80                                                                                     ; 1       ;
; sub_wren~79                                                                                     ; 1       ;
; sub_wren~78                                                                                     ; 1       ;
; sub_wren~77                                                                                     ; 1       ;
; sub_wren~76                                                                                     ; 1       ;
; sub_wren~74                                                                                     ; 1       ;
; sub_wren~71                                                                                     ; 1       ;
; sub_wren~70                                                                                     ; 1       ;
; sub_wren~69                                                                                     ; 1       ;
; sub_wren~68                                                                                     ; 1       ;
; sub_wren~67                                                                                     ; 1       ;
; sub_wren~65                                                                                     ; 1       ;
; sub_wren~63                                                                                     ; 1       ;
; sub_wren~61                                                                                     ; 1       ;
; sub_wren~59                                                                                     ; 1       ;
; sub_wren~58                                                                                     ; 1       ;
; sub_wren~57                                                                                     ; 1       ;
; sub_wren~56                                                                                     ; 1       ;
; sub_wren~55                                                                                     ; 1       ;
; sub_wren~53                                                                                     ; 1       ;
; sub_wren~52                                                                                     ; 1       ;
; sub_wren~51                                                                                     ; 1       ;
; sub_wren~50                                                                                     ; 1       ;
; sub_wren~49                                                                                     ; 1       ;
; sub_wren~48                                                                                     ; 1       ;
; sub_wren~46                                                                                     ; 1       ;
; sub_wren~45                                                                                     ; 1       ;
; sub_wren~44                                                                                     ; 1       ;
; sub_wren~39                                                                                     ; 1       ;
; sub_wren~38                                                                                     ; 1       ;
; sub_wren~37                                                                                     ; 1       ;
; sub_wren~36                                                                                     ; 1       ;
; sub_wren~34                                                                                     ; 1       ;
; sub_wren~29                                                                                     ; 1       ;
; sub_wren~25                                                                                     ; 1       ;
; sub_wren~22                                                                                     ; 1       ;
; data_saida[0]~170                                                                               ; 1       ;
; via~321                                                                                         ; 1       ;
; via~320                                                                                         ; 1       ;
; via~319                                                                                         ; 1       ;
; via~318                                                                                         ; 1       ;
; via~317                                                                                         ; 1       ;
; via[1][3][5]~0                                                                                  ; 1       ;
; via[1][1][5]~0                                                                                  ; 1       ;
; via[1][2][5]~0                                                                                  ; 1       ;
; via[1][3][4]~0                                                                                  ; 1       ;
; via[1][2][4]~0                                                                                  ; 1       ;
; via[1][3][3]~1                                                                                  ; 1       ;
; via[1][2][3]~2                                                                                  ; 1       ;
; via~316                                                                                         ; 1       ;
; via~315                                                                                         ; 1       ;
; via~314                                                                                         ; 1       ;
; via~313                                                                                         ; 1       ;
; via~312                                                                                         ; 1       ;
; via~311                                                                                         ; 1       ;
; via~309                                                                                         ; 1       ;
; via~308                                                                                         ; 1       ;
; via~307                                                                                         ; 1       ;
; via~306                                                                                         ; 1       ;
; via[0][2][6]~2                                                                                  ; 1       ;
; via[0][2][6]~1                                                                                  ; 1       ;
; via[0][2][6]~0                                                                                  ; 1       ;
; via[1][1][4]~0                                                                                  ; 1       ;
; via[1][1][3]~2                                                                                  ; 1       ;
; via~305                                                                                         ; 1       ;
; via~304                                                                                         ; 1       ;
; via~303                                                                                         ; 1       ;
; via~302                                                                                         ; 1       ;
; via~301                                                                                         ; 1       ;
; via~300                                                                                         ; 1       ;
; via~299                                                                                         ; 1       ;
; via~298                                                                                         ; 1       ;
; via~297                                                                                         ; 1       ;
; via[1][1][6]~1                                                                                  ; 1       ;
; via[1][1][6]~0                                                                                  ; 1       ;
; via~295                                                                                         ; 1       ;
; via~294                                                                                         ; 1       ;
; via~293                                                                                         ; 1       ;
; via~290                                                                                         ; 1       ;
; via~288                                                                                         ; 1       ;
; via~287                                                                                         ; 1       ;
; via~286                                                                                         ; 1       ;
; via~284                                                                                         ; 1       ;
; via~283                                                                                         ; 1       ;
; via~281                                                                                         ; 1       ;
; via~280                                                                                         ; 1       ;
; via~279                                                                                         ; 1       ;
; via~278                                                                                         ; 1       ;
; data_retorno~39                                                                                 ; 1       ;
; data_retorno~38                                                                                 ; 1       ;
; sub_data_mem[2]                                                                                 ; 1       ;
; via~277                                                                                         ; 1       ;
; via~276                                                                                         ; 1       ;
; via~275                                                                                         ; 1       ;
; via~274                                                                                         ; 1       ;
; via~273                                                                                         ; 1       ;
; via~272                                                                                         ; 1       ;
; via~271                                                                                         ; 1       ;
; via~270                                                                                         ; 1       ;
; via~269                                                                                         ; 1       ;
; via~268                                                                                         ; 1       ;
; via[1][2][1]~1                                                                                  ; 1       ;
; via~266                                                                                         ; 1       ;
; via~265                                                                                         ; 1       ;
; via~263                                                                                         ; 1       ;
; via~262                                                                                         ; 1       ;
; via~261                                                                                         ; 1       ;
; Equal16~2                                                                                       ; 1       ;
; data_retorno~37                                                                                 ; 1       ;
; data_retorno~36                                                                                 ; 1       ;
; sub_data_mem[1]                                                                                 ; 1       ;
; via~260                                                                                         ; 1       ;
; via~259                                                                                         ; 1       ;
; via~258                                                                                         ; 1       ;
; via~257                                                                                         ; 1       ;
; via[0][0][1]~2                                                                                  ; 1       ;
; via~256                                                                                         ; 1       ;
; via~255                                                                                         ; 1       ;
; via~253                                                                                         ; 1       ;
; via~252                                                                                         ; 1       ;
; via~251                                                                                         ; 1       ;
; via~250                                                                                         ; 1       ;
; via~249                                                                                         ; 1       ;
; via~247                                                                                         ; 1       ;
; via~246                                                                                         ; 1       ;
; via~245                                                                                         ; 1       ;
; via[1][0][0]~2                                                                                  ; 1       ;
; via~243                                                                                         ; 1       ;
; via~241                                                                                         ; 1       ;
; via~240                                                                                         ; 1       ;
; via~239                                                                                         ; 1       ;
; via[1][1][7]~2                                                                                  ; 1       ;
; via[0][3][7]~3                                                                                  ; 1       ;
; via[0][3][7]~2                                                                                  ; 1       ;
; via[0][3][7]~1                                                                                  ; 1       ;
; via[0][3][7]~0                                                                                  ; 1       ;
; via[1][3][7]~2                                                                                  ; 1       ;
; via~238                                                                                         ; 1       ;
; via~237                                                                                         ; 1       ;
; via[0][3][5]~0                                                                                  ; 1       ;
; via[0][3][4]~0                                                                                  ; 1       ;
; via[0][3][3]~2                                                                                  ; 1       ;
; via[0][3][3]~0                                                                                  ; 1       ;
; via~236                                                                                         ; 1       ;
; via~235                                                                                         ; 1       ;
; via~234                                                                                         ; 1       ;
; via[1][0][7]~3                                                                                  ; 1       ;
; via[1][0][7]~2                                                                                  ; 1       ;
; via~233                                                                                         ; 1       ;
; via~232                                                                                         ; 1       ;
; via~231                                                                                         ; 1       ;
; via[0][0][4]~0                                                                                  ; 1       ;
; via[0][0][3]~1                                                                                  ; 1       ;
; via[1][0][5]~0                                                                                  ; 1       ;
; via~230                                                                                         ; 1       ;
; via[1][0][3]~1                                                                                  ; 1       ;
; via[0][1][5]~0                                                                                  ; 1       ;
; via[0][1][4]~1                                                                                  ; 1       ;
; via[0][1][3]~1                                                                                  ; 1       ;
; via[0][2][5]~0                                                                                  ; 1       ;
; via[0][2][4]~0                                                                                  ; 1       ;
; via[0][2][3]~3                                                                                  ; 1       ;
; valido~23                                                                                       ; 1       ;
; valido~22                                                                                       ; 1       ;
; valido~21                                                                                       ; 1       ;
; valido~20                                                                                       ; 1       ;
; data_retorno~34                                                                                 ; 1       ;
; data_retorno~33                                                                                 ; 1       ;
; data_retorno~32                                                                                 ; 1       ;
; data_retorno~30                                                                                 ; 1       ;
; data_retorno~29                                                                                 ; 1       ;
; data_retorno~28                                                                                 ; 1       ;
; data_retorno~26                                                                                 ; 1       ;
; data_retorno~25                                                                                 ; 1       ;
; data_retorno~23                                                                                 ; 1       ;
; sub_address_mem[3]                                                                              ; 1       ;
; sub_address_mem[2]                                                                              ; 1       ;
; sub_address_mem[1]                                                                              ; 1       ;
; sub_address_mem[0]                                                                              ; 1       ;
; sub_data_mem[0]                                                                                 ; 1       ;
; sub_wren                                                                                        ; 1       ;
; via2~64                                                                                         ; 1       ;
; via2~63                                                                                         ; 1       ;
; via2~61                                                                                         ; 1       ;
; via2~60                                                                                         ; 1       ;
; via2~59                                                                                         ; 1       ;
; via2~58                                                                                         ; 1       ;
; via2~57                                                                                         ; 1       ;
; via2~56                                                                                         ; 1       ;
; via2~55                                                                                         ; 1       ;
; via2~54                                                                                         ; 1       ;
; via2~53                                                                                         ; 1       ;
; via2~52                                                                                         ; 1       ;
; via2~51                                                                                         ; 1       ;
; via2~50                                                                                         ; 1       ;
; via2~49                                                                                         ; 1       ;
; via~219                                                                                         ; 1       ;
; via2~48                                                                                         ; 1       ;
; via~218                                                                                         ; 1       ;
; via~217                                                                                         ; 1       ;
; via~216                                                                                         ; 1       ;
; via2~47                                                                                         ; 1       ;
; via2~46                                                                                         ; 1       ;
; via2~45                                                                                         ; 1       ;
; via~212                                                                                         ; 1       ;
; via2~44                                                                                         ; 1       ;
; via~211                                                                                         ; 1       ;
; via~210                                                                                         ; 1       ;
; via~209                                                                                         ; 1       ;
; via2~43                                                                                         ; 1       ;
; via2~42                                                                                         ; 1       ;
; via2~41                                                                                         ; 1       ;
; via~205                                                                                         ; 1       ;
; via2~40                                                                                         ; 1       ;
; via~204                                                                                         ; 1       ;
; via~203                                                                                         ; 1       ;
; via~202                                                                                         ; 1       ;
; via2[4]~38                                                                                      ; 1       ;
; via2[4]~37                                                                                      ; 1       ;
; via2~36                                                                                         ; 1       ;
; via2~35                                                                                         ; 1       ;
; via2~34                                                                                         ; 1       ;
; via~197                                                                                         ; 1       ;
; via2~33                                                                                         ; 1       ;
; via~196                                                                                         ; 1       ;
; via~195                                                                                         ; 1       ;
; via~194                                                                                         ; 1       ;
; via2~32                                                                                         ; 1       ;
; via2~31                                                                                         ; 1       ;
; via2~30                                                                                         ; 1       ;
; via2~29                                                                                         ; 1       ;
; via2~28                                                                                         ; 1       ;
; via~185                                                                                         ; 1       ;
; via2~27                                                                                         ; 1       ;
; via~184                                                                                         ; 1       ;
; via~183                                                                                         ; 1       ;
; via~182                                                                                         ; 1       ;
; via2~26                                                                                         ; 1       ;
; via2~25                                                                                         ; 1       ;
; via2~24                                                                                         ; 1       ;
; via2~23                                                                                         ; 1       ;
; via2~22                                                                                         ; 1       ;
; via~173                                                                                         ; 1       ;
; via2~21                                                                                         ; 1       ;
; via~172                                                                                         ; 1       ;
; via~170                                                                                         ; 1       ;
; via~169                                                                                         ; 1       ;
; via2~19                                                                                         ; 1       ;
; via2~18                                                                                         ; 1       ;
; via2~17                                                                                         ; 1       ;
; via2~16                                                                                         ; 1       ;
; via1~64                                                                                         ; 1       ;
; via1~62                                                                                         ; 1       ;
; Equal14~2                                                                                       ; 1       ;
; Equal14~1                                                                                       ; 1       ;
; Equal14~0                                                                                       ; 1       ;
; via1~61                                                                                         ; 1       ;
; via1~60                                                                                         ; 1       ;
; via1~57                                                                                         ; 1       ;
; via1~56                                                                                         ; 1       ;
; via1~55                                                                                         ; 1       ;
; via1~54                                                                                         ; 1       ;
; via1~53                                                                                         ; 1       ;
; via~155                                                                                         ; 1       ;
; via1~52                                                                                         ; 1       ;
; via1~51                                                                                         ; 1       ;
; via1~50                                                                                         ; 1       ;
; via1~49                                                                                         ; 1       ;
; via1~48                                                                                         ; 1       ;
; via1~47                                                                                         ; 1       ;
; via1~46                                                                                         ; 1       ;
; via1~45                                                                                         ; 1       ;
; via1~44                                                                                         ; 1       ;
; via~152                                                                                         ; 1       ;
; via1~43                                                                                         ; 1       ;
; via~151                                                                                         ; 1       ;
; via1~42                                                                                         ; 1       ;
; via~150                                                                                         ; 1       ;
; via~149                                                                                         ; 1       ;
; via~148                                                                                         ; 1       ;
; via1~41                                                                                         ; 1       ;
; via~147                                                                                         ; 1       ;
; via1~40                                                                                         ; 1       ;
; via~146                                                                                         ; 1       ;
; via~145                                                                                         ; 1       ;
; via1~39                                                                                         ; 1       ;
; via~144                                                                                         ; 1       ;
; via1~38                                                                                         ; 1       ;
; via~143                                                                                         ; 1       ;
; via~142                                                                                         ; 1       ;
; via~141                                                                                         ; 1       ;
; via1~37                                                                                         ; 1       ;
; via1~36                                                                                         ; 1       ;
; via1~35                                                                                         ; 1       ;
; via~139                                                                                         ; 1       ;
; via1~34                                                                                         ; 1       ;
; via~138                                                                                         ; 1       ;
; via~137                                                                                         ; 1       ;
; via~136                                                                                         ; 1       ;
; via1~33                                                                                         ; 1       ;
; via1~32                                                                                         ; 1       ;
; via1~31                                                                                         ; 1       ;
; via1~30                                                                                         ; 1       ;
; via~132                                                                                         ; 1       ;
; via~131                                                                                         ; 1       ;
; via~130                                                                                         ; 1       ;
; via1~29                                                                                         ; 1       ;
; via~128                                                                                         ; 1       ;
; via1~28                                                                                         ; 1       ;
; via1~27                                                                                         ; 1       ;
; via1~26                                                                                         ; 1       ;
; via~123                                                                                         ; 1       ;
; via~122                                                                                         ; 1       ;
; via~121                                                                                         ; 1       ;
; via1~25                                                                                         ; 1       ;
; via~119                                                                                         ; 1       ;
; via1~24                                                                                         ; 1       ;
; via1~23                                                                                         ; 1       ;
; via1~22                                                                                         ; 1       ;
; via~113                                                                                         ; 1       ;
; via~111                                                                                         ; 1       ;
; via~109                                                                                         ; 1       ;
; via1[0]~20                                                                                      ; 1       ;
; via1[0]~19                                                                                      ; 1       ;
; via1~18                                                                                         ; 1       ;
; via~104                                                                                         ; 1       ;
; via1~17                                                                                         ; 1       ;
; sub_address_writeback_mem~10                                                                    ; 1       ;
; sub_address_writeback_mem~9                                                                     ; 1       ;
; sub_address_writeback_mem~8                                                                     ; 1       ;
; sub_address_writeback_mem~7                                                                     ; 1       ;
; sub_data_writeback_mem~5                                                                        ; 1       ;
; sub_data_writeback_mem~4                                                                        ; 1       ;
; via~93                                                                                          ; 1       ;
; sub_data_writeback_mem~3                                                                        ; 1       ;
; sub_data_writeback_mem~2                                                                        ; 1       ;
; via~90                                                                                          ; 1       ;
; sub_address_writeback_mem[2]~5                                                                  ; 1       ;
; sub_data_writeback_mem~1                                                                        ; 1       ;
; sub_data_writeback_mem~0                                                                        ; 1       ;
+-------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+-------------+----------------------+-----------------+-----------------+
; Name                                                                                                ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF             ; Location    ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-----------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+-------------+----------------------+-----------------+-----------------+
; memoria_principal:memoria|altsyncram:altsyncram_component|altsyncram_d8f1:auto_generated|ALTSYNCRAM ; M4K  ; Single Port ; Single Clock ; 32           ; 3            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 96   ; 16                          ; 3                           ; --                          ; --                          ; 48                  ; 1    ; numeros_mem.mif ; M4K_X26_Y29 ; Don't care           ; Don't care      ; Don't care      ;
+-----------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------------+-------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,636 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 13 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 738 / 60,840 ( 1 % )   ;
; Direct links                ; 230 / 94,460 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 618 / 33,216 ( 2 % )   ;
; R24 interconnects           ; 2 / 3,091 ( < 1 % )    ;
; R4 interconnects            ; 763 / 81,294 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.72) ; Number of LABs  (Total = 71) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 1                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 4                            ;
; 14                                          ; 3                            ;
; 15                                          ; 6                            ;
; 16                                          ; 52                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.96) ; Number of LABs  (Total = 71) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 40                           ;
; 1 Clock enable                     ; 18                           ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.17) ; Number of LABs  (Total = 71) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 4                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 27                           ;
; 17                                           ; 10                           ;
; 18                                           ; 7                            ;
; 19                                           ; 10                           ;
; 20                                           ; 6                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 8.83) ; Number of LABs  (Total = 71) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 3                            ;
; 3                                               ; 1                            ;
; 4                                               ; 8                            ;
; 5                                               ; 2                            ;
; 6                                               ; 4                            ;
; 7                                               ; 6                            ;
; 8                                               ; 8                            ;
; 9                                               ; 7                            ;
; 10                                              ; 7                            ;
; 11                                              ; 4                            ;
; 12                                              ; 3                            ;
; 13                                              ; 8                            ;
; 14                                              ; 8                            ;
; 15                                              ; 0                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 21.51) ; Number of LABs  (Total = 71) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 0                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 4                            ;
; 16                                           ; 6                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 0                            ;
; 21                                           ; 6                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 3                            ;
; 25                                           ; 5                            ;
; 26                                           ; 3                            ;
; 27                                           ; 6                            ;
; 28                                           ; 1                            ;
; 29                                           ; 7                            ;
; 30                                           ; 5                            ;
; 31                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Pratica1Parte3"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 40 pins of 40 total pins
    Info (169086): Pin q[0] not assigned to an exact location on the device
    Info (169086): Pin q[1] not assigned to an exact location on the device
    Info (169086): Pin q[2] not assigned to an exact location on the device
    Info (169086): Pin hit_saida not assigned to an exact location on the device
    Info (169086): Pin data_writeback_mem[0] not assigned to an exact location on the device
    Info (169086): Pin data_writeback_mem[1] not assigned to an exact location on the device
    Info (169086): Pin data_writeback_mem[2] not assigned to an exact location on the device
    Info (169086): Pin address_writeback_mem[0] not assigned to an exact location on the device
    Info (169086): Pin address_writeback_mem[1] not assigned to an exact location on the device
    Info (169086): Pin address_writeback_mem[2] not assigned to an exact location on the device
    Info (169086): Pin address_writeback_mem[3] not assigned to an exact location on the device
    Info (169086): Pin address_writeback_mem[4] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[0] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[1] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[2] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[3] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[4] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[5] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[6] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[7] not assigned to an exact location on the device
    Info (169086): Pin saida_via1[8] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[0] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[1] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[2] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[3] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[4] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[5] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[6] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[7] not assigned to an exact location on the device
    Info (169086): Pin saida_via2[8] not assigned to an exact location on the device
    Info (169086): Pin address[0] not assigned to an exact location on the device
    Info (169086): Pin address[1] not assigned to an exact location on the device
    Info (169086): Pin address[2] not assigned to an exact location on the device
    Info (169086): Pin address[3] not assigned to an exact location on the device
    Info (169086): Pin address[4] not assigned to an exact location on the device
    Info (169086): Pin wren not assigned to an exact location on the device
    Info (169086): Pin data[0] not assigned to an exact location on the device
    Info (169086): Pin clock not assigned to an exact location on the device
    Info (169086): Pin data[1] not assigned to an exact location on the device
    Info (169086): Pin data[2] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Pratica1Parte3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 39 (unused VREF, 3.3V VCCIO, 9 input, 30 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  63 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X22_Y24 to location X32_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.52 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 30 output pins without output pin load capacitance assignment
    Info (306007): Pin "q[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "q[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hit_saida" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_writeback_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_writeback_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "data_writeback_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "address_writeback_mem[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "address_writeback_mem[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "address_writeback_mem[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "address_writeback_mem[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "address_writeback_mem[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "saida_via2[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/user/Desktop/Documentos/4Periodo/LAOC/Pratica1Parte3_correta/output_files/Pratica1Parte3.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4886 megabytes
    Info: Processing ended: Thu Sep 15 23:03:17 2022
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:07


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/Desktop/Documentos/4Periodo/LAOC/Pratica1Parte3_correta/output_files/Pratica1Parte3.fit.smsg.


