// Code your design here
module mux_8x1(input logic [7:0] in,
               input logic [2:0] sel,
               output logic y);

always_comb begin
  case(sel) 
    3'b000 : y = in[0];
    3'b001 : y = in[1];
    3'b010 : y = in[2];
    3'b011 : y = in[3];
    3'b100 : y = in[4];
    3'b101 : y = in[5];
    3'b110 : y = in[6];
    3'b111 : y = in[7];
  endcase
end
  
endmodule