TimeQuest Timing Analyzer report for test2
Mon Jan 31 08:56:28 2011
Quartus II Version 9.1 Build 222 10/21/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'clk'
 12. Slow 1200mV 85C Model Hold: 'clk'
 13. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 0C Model Metastability Report
 37. Fast 1200mV 0C Model Setup Summary
 38. Fast 1200mV 0C Model Hold Summary
 39. Fast 1200mV 0C Model Recovery Summary
 40. Fast 1200mV 0C Model Removal Summary
 41. Fast 1200mV 0C Model Minimum Pulse Width Summary
 42. Fast 1200mV 0C Model Setup: 'clk'
 43. Fast 1200mV 0C Model Hold: 'clk'
 44. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Propagation Delay
 50. Minimum Propagation Delay
 51. Fast 1200mV 0C Model Metastability Report
 52. Multicorner Timing Analysis Summary
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Progagation Delay
 58. Minimum Progagation Delay
 59. Board Trace Model Assignments
 60. Input Transition Times
 61. Slow Corner Signal Integrity Metrics
 62. Fast Corner Signal Integrity Metrics
 63. Setup Transfers
 64. Hold Transfers
 65. Report TCCS
 66. Report RSKM
 67. Unconstrained Paths
 68. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                    ;
+--------------------+-------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 222 10/21/2009 SJ Web Edition ;
; Revision Name      ; test2                                           ;
; Device Family      ; Cyclone III                                     ;
; Device Name        ; EP3C5E144C8                                     ;
; Timing Models      ; Final                                           ;
; Delay Model        ; Combined                                        ;
; Rise/Fall Delays   ; Enabled                                         ;
+--------------------+-------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.29 MHz ; 186.29 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -4.368 ; -37.741            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.712 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -22.331                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.368 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.288      ;
; -4.368 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.288      ;
; -4.368 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.288      ;
; -4.368 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 5.288      ;
; -4.010 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.930      ;
; -4.010 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.930      ;
; -4.010 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.930      ;
; -4.010 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.930      ;
; -3.857 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.777      ;
; -3.857 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.777      ;
; -3.857 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.777      ;
; -3.857 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.777      ;
; -3.852 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.772      ;
; -3.852 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.772      ;
; -3.852 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.772      ;
; -3.852 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.772      ;
; -3.187 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.106      ;
; -3.113 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 4.042      ;
; -2.865 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.794      ;
; -2.832 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.751      ;
; -2.732 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.651      ;
; -2.726 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.655      ;
; -2.651 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.570      ;
; -2.640 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.072     ; 3.569      ;
; -2.558 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.478      ;
; -2.451 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.370      ;
; -2.313 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.232      ;
; -2.209 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.128      ;
; -2.200 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.163 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.082      ;
; -2.135 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.054      ;
; -2.053 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.973      ;
; -2.042 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.962      ;
; -1.947 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.866      ;
; -1.888 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.807      ;
; -1.855 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.774      ;
; -1.827 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.746      ;
; -1.677 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.616 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.535      ;
; -1.590 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.509      ;
; -1.555 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.474      ;
; -1.451 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.370      ;
; -1.435 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.354      ;
; -1.427 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.346      ;
; -1.278 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.197      ;
; -1.233 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.152      ;
; -1.166 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.085      ;
; -1.147 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.066      ;
; -1.090 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.009      ;
; -0.980 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.899      ;
; -0.649 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.082     ; 1.568      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                       ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.712 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.025      ;
; 0.752 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 1.105 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.418      ;
; 1.163 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.475      ;
; 1.315 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.628      ;
; 1.346 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.659      ;
; 1.356 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.669      ;
; 1.455 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.768      ;
; 1.463 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.775      ;
; 1.466 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.778      ;
; 1.550 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.863      ;
; 1.563 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.875      ;
; 1.567 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.879      ;
; 1.567 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.879      ;
; 1.601 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.914      ;
; 1.619 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.931      ;
; 1.622 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.934      ;
; 1.623 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.935      ;
; 1.730 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.042      ;
; 1.875 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.188      ;
; 1.896 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.208      ;
; 1.904 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.216      ;
; 1.916 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.228      ;
; 1.937 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.249      ;
; 1.938 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.250      ;
; 1.948 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.260      ;
; 1.961 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.273      ;
; 1.963 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.276      ;
; 1.969 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.281      ;
; 1.992 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.304      ;
; 2.032 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.344      ;
; 2.128 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.441      ;
; 2.177 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.490      ;
; 2.295 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.607      ;
; 2.298 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.610      ;
; 2.301 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.614      ;
; 2.307 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.619      ;
; 2.313 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.625      ;
; 2.355 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.667      ;
; 2.416 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.728      ;
; 2.579 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.080      ; 2.891      ;
; 2.639 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 2.961      ;
; 2.709 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 3.031      ;
; 2.843 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.156      ;
; 2.859 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.172      ;
; 2.862 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.175      ;
; 2.898 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 3.220      ;
; 3.049 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.090      ; 3.371      ;
; 3.070 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.383      ;
; 3.167 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.480      ;
; 3.212 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 3.525      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                             ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.289  ; 0.509        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.302  ; 0.490        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[8]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.998 ; 4.129 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.559 ; 5.856 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.762 ; 3.007 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.190 ; 5.483 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.443 ; 5.730 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.406 ; 4.707 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 3.090 ; 3.310 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 5.398 ; 5.543 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.402 ; 5.553 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.559 ; 5.856 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 3.271 ; 3.604 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.224 ; -0.379 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -1.801 ; -2.048 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.801 ; -2.048 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.325 ; -2.522 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -3.064 ; -3.357 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -2.068 ; -2.339 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.584 ; -2.784 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -2.056 ; -2.319 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.536 ; -2.788 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.571 ; -2.967 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.736 ; -3.036 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.438 ; 10.459 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.579  ; 9.520  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 10.253 ; 10.237 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.637  ; 9.594  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.786  ; 9.322  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.658  ; 8.353  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.111  ; 8.913  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 10.438 ; 10.459 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.249  ; 9.001  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.947  ; 8.755  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.703 ; 10.770 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.424 ; 10.370 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.703 ; 10.770 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 10.081 ; 10.124 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.049  ; 9.029  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.715  ; 7.854  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.816  ; 8.170  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.932  ; 7.144  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 9.049  ; 9.029  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.005  ; 8.905  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.551  ; 6.435  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.611  ; 8.549  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.244  ; 6.189  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.151  ; 6.966  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 9.005  ; 8.905  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.194  ; 7.005  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.109  ; 6.949  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.973  ; 7.772  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.555  ; 8.607  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 7.930 ; 7.681 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.479 ; 8.327 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.566 ; 9.440 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.538 ; 8.350 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.997 ; 8.659 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.930 ; 7.681 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.138 ; 7.906 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.931 ; 9.891 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.196 ; 8.057 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 7.943 ; 7.734 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 8.613 ; 8.360 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.613 ; 8.360 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.681 ; 8.946 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.529 ; 9.630 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 6.771 ; 6.976 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.522 ; 7.659 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.620 ; 7.961 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.771 ; 6.976 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.808 ; 8.787 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 6.115 ; 6.063 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.407 ; 6.294 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.442 ; 8.385 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.115 ; 6.063 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.983 ; 6.804 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.822 ; 8.728 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.024 ; 6.842 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.945 ; 6.792 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.773 ; 7.578 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.389 ; 8.441 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.429  ;        ;        ; 7.414  ;
; res        ; apin[1]     ; 8.998  ; 8.831  ; 8.996  ; 8.980  ;
; res        ; apin[2]     ; 7.487  ; 7.034  ; 7.374  ; 7.488  ;
; res        ; apin[3]     ; 8.380  ; 8.157  ; 8.608  ; 8.065  ;
; res        ; apin[4]     ; 7.252  ; 7.156  ; 7.485  ; 7.096  ;
; res        ; apin[5]     ; 7.636  ; 7.704  ; 7.923  ; 7.636  ;
; res        ; apin[6]     ; 9.471  ; 9.452  ; 9.583  ; 9.524  ;
; res        ; apin[7]     ; 8.242  ; 7.349  ; 7.601  ; 8.181  ;
; res        ; apin[8]     ; 7.729  ; 6.969  ; 7.318  ; 7.557  ;
; res        ; ctpin[0]    ; 9.062  ; 9.005  ; 9.246  ; 9.113  ;
; res        ; ctpin[5]    ; 9.338  ; 9.408  ; 9.446  ; 9.592  ;
; res        ; ctpin[6]    ; 9.074  ; 9.157  ; 9.146  ; 9.269  ;
; res        ; outpin[0]   ; 6.748  ;        ;        ; 7.023  ;
; res        ; outpin[1]   ;        ; 6.764  ; 6.559  ;        ;
; res        ; outpin[2]   ;        ; 6.137  ; 6.112  ;        ;
; res        ; outpin[3]   ;        ; 7.554  ; 7.772  ;        ;
; xpin[1]    ; ctpin[0]    ; 10.307 ;        ;        ; 10.490 ;
; xpin[1]    ; ctpin[5]    ;        ; 10.653 ; 10.823 ;        ;
; xpin[2]    ; ctpin[0]    ;        ; 10.450 ; 10.847 ;        ;
; xpin[2]    ; ctpin[5]    ; 10.783 ;        ;        ; 11.193 ;
; xpin[3]    ; ctpin[0]    ; 9.523  ; 8.630  ; 9.053  ; 9.714  ;
; xpin[3]    ; ctpin[5]    ; 8.963  ; 9.869  ; 10.047 ; 9.399  ;
; xpin[5]    ; ctpin[0]    ; 10.515 ;        ;        ; 10.550 ;
; xpin[5]    ; ctpin[5]    ;        ; 10.861 ; 10.883 ;        ;
; xpin[5]    ; ctpin[6]    ; 10.109 ;        ;        ; 10.566 ;
; xpin[6]    ; ctpin[0]    ; 10.519 ;        ;        ; 10.560 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.865 ; 10.893 ;        ;
; xpin[7]    ; ctpin[0]    ; 10.676 ;        ;        ; 10.863 ;
; xpin[7]    ; ctpin[5]    ;        ; 11.022 ; 11.196 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 6.944  ;        ;        ; 6.912  ;
; res        ; apin[1]     ; 8.245  ; 8.565  ; 8.753  ; 8.229  ;
; res        ; apin[2]     ; 7.318  ; 6.858  ; 7.173  ; 7.318  ;
; res        ; apin[3]     ; 7.676  ; 7.785  ; 8.184  ; 7.448  ;
; res        ; apin[4]     ; 6.574  ; 6.977  ; 7.287  ; 6.476  ;
; res        ; apin[5]     ; 7.462  ; 6.962  ; 7.323  ; 7.462  ;
; res        ; apin[6]     ; 8.732  ; 8.554  ; 8.738  ; 8.797  ;
; res        ; apin[7]     ; 7.452  ; 7.183  ; 7.429  ; 7.440  ;
; res        ; apin[8]     ; 7.084  ; 6.790  ; 7.130  ; 6.922  ;
; res        ; ctpin[0]    ; 7.750  ; 7.486  ; 7.775  ; 7.648  ;
; res        ; ctpin[5]    ; 7.807  ; 8.083  ; 7.969  ; 8.108  ;
; res        ; ctpin[6]    ; 8.192  ; 8.431  ; 8.435  ; 8.437  ;
; res        ; outpin[0]   ; 6.578  ;        ;        ; 6.846  ;
; res        ; outpin[1]   ;        ; 6.624  ; 6.427  ;        ;
; res        ; outpin[2]   ;        ; 6.000  ; 5.967  ;        ;
; res        ; outpin[3]   ;        ; 7.384  ; 7.597  ;        ;
; xpin[1]    ; ctpin[0]    ; 9.852  ;        ;        ; 9.969  ;
; xpin[1]    ; ctpin[5]    ;        ; 10.185 ; 10.290 ;        ;
; xpin[2]    ; ctpin[0]    ;        ; 10.086 ; 10.472 ;        ;
; xpin[2]    ; ctpin[5]    ; 10.407 ;        ;        ; 10.805 ;
; xpin[3]    ; ctpin[0]    ; 9.183  ; 8.403  ; 8.812  ; 9.361  ;
; xpin[3]    ; ctpin[5]    ; 8.724  ; 9.516  ; 9.682  ; 9.145  ;
; xpin[5]    ; ctpin[0]    ; 10.215 ;        ;        ; 10.248 ;
; xpin[5]    ; ctpin[5]    ;        ; 10.548 ; 10.569 ;        ;
; xpin[5]    ; ctpin[6]    ; 9.795  ;        ;        ; 10.237 ;
; xpin[6]    ; ctpin[0]    ; 10.223 ;        ;        ; 10.257 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.556 ; 10.578 ;        ;
; xpin[7]    ; ctpin[0]    ; 9.573  ;        ;        ; 9.789  ;
; xpin[7]    ; ctpin[5]    ;        ; 9.906  ; 10.110 ;        ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 200.64 MHz ; 200.64 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.984 ; -34.362           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.633 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -22.331                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.984 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.913      ;
; -3.984 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.913      ;
; -3.984 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.913      ;
; -3.984 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.913      ;
; -3.612 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.541      ;
; -3.612 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.541      ;
; -3.612 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.541      ;
; -3.612 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.541      ;
; -3.513 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.513 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.442      ;
; -3.472 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -3.472 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.073     ; 4.401      ;
; -2.964 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.891      ;
; -2.880 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.817      ;
; -2.685 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.622      ;
; -2.592 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.519      ;
; -2.531 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.468      ;
; -2.493 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.420      ;
; -2.491 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.065     ; 3.428      ;
; -2.452 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.379      ;
; -2.304 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.233      ;
; -2.246 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 3.173      ;
; -2.045 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.972      ;
; -1.960 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.887      ;
; -1.943 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.870      ;
; -1.932 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.911 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.838      ;
; -1.833 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.762      ;
; -1.792 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.721      ;
; -1.748 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.675      ;
; -1.686 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.613      ;
; -1.641 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.568      ;
; -1.597 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.524      ;
; -1.512 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.439      ;
; -1.442 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.369      ;
; -1.415 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.342      ;
; -1.365 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.292      ;
; -1.290 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.217      ;
; -1.280 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.207      ;
; -1.231 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.158      ;
; -1.124 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.051      ;
; -1.088 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.015      ;
; -1.037 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.964      ;
; -0.990 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.917      ;
; -0.971 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.898      ;
; -0.834 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.761      ;
; -0.555 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.075     ; 1.482      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.633 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.921      ;
; 0.695 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 0.983      ;
; 1.014 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.302      ;
; 1.035 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.321      ;
; 1.179 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.467      ;
; 1.244 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.532      ;
; 1.256 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.544      ;
; 1.301 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.589      ;
; 1.340 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.626      ;
; 1.342 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.628      ;
; 1.369 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.657      ;
; 1.398 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.684      ;
; 1.414 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.700      ;
; 1.418 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.704      ;
; 1.421 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.709      ;
; 1.467 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.753      ;
; 1.470 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.756      ;
; 1.472 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.758      ;
; 1.586 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.872      ;
; 1.666 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.954      ;
; 1.712 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.998      ;
; 1.734 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.020      ;
; 1.744 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.032      ;
; 1.750 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.036      ;
; 1.755 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.041      ;
; 1.763 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.049      ;
; 1.787 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.073      ;
; 1.788 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.074      ;
; 1.792 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.078      ;
; 1.799 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.085      ;
; 1.852 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.138      ;
; 1.909 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.197      ;
; 1.955 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.243      ;
; 2.064 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.073      ; 2.352      ;
; 2.083 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.369      ;
; 2.085 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.371      ;
; 2.103 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.389      ;
; 2.103 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.389      ;
; 2.146 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.432      ;
; 2.225 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.511      ;
; 2.340 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.071      ; 2.626      ;
; 2.383 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.679      ;
; 2.415 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.711      ;
; 2.615 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.911      ;
; 2.617 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.905      ;
; 2.632 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.920      ;
; 2.647 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.073      ; 2.935      ;
; 2.734 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.081      ; 3.030      ;
; 2.857 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 3.145      ;
; 2.918 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 3.206      ;
; 2.925 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.073      ; 3.213      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.298  ; 0.514        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.299  ; 0.515        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.299  ; 0.483        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.300  ; 0.484        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.432  ; 0.432        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.547  ; 0.547        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.551  ; 0.551        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.567  ; 0.567        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.568  ; 0.568        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[8]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.718 ; 3.946 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.074 ; 5.175 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.497 ; 2.558 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 4.747 ; 4.819 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 4.921 ; 5.107 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.005 ; 4.129 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 2.801 ; 2.824 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 4.957 ; 4.866 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 4.946 ; 4.895 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.074 ; 5.175 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 2.947 ; 3.117 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.206 ; -0.418 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -1.603 ; -1.710 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -1.603 ; -1.710 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -2.096 ; -2.121 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -2.758 ; -2.919 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.843 ; -1.975 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -2.345 ; -2.359 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.829 ; -1.959 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -2.254 ; -2.384 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -2.277 ; -2.562 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -2.457 ; -2.613 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 9.840  ; 9.860  ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.077  ; 8.987  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.821  ; 9.757  ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.128  ; 9.066  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.412  ; 8.715  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.269  ; 7.876  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 8.637  ; 8.421  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.840  ; 9.860  ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 8.795  ; 8.452  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.458  ; 8.299  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.019 ; 10.275 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 9.932  ; 9.733  ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.019 ; 10.275 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 9.469  ; 9.610  ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 8.663  ; 8.473  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.299  ; 7.505  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.396  ; 7.820  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.590  ; 6.816  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.663  ; 8.473  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 8.712  ; 8.510  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.279  ; 6.103  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.336  ; 8.150  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.015  ; 5.887  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.868  ; 6.588  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.712  ; 8.510  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 6.927  ; 6.609  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.875  ; 6.569  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.673  ; 7.297  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.272  ; 8.209  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 7.550 ; 7.276 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 8.064 ; 7.867 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 9.232 ; 9.006 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 8.141 ; 7.846 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 8.666 ; 8.137 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 7.550 ; 7.293 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 7.831 ; 7.411 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 9.389 ; 9.352 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 7.819 ; 7.588 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 7.625 ; 7.276 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 8.112 ; 7.837 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 8.254 ; 7.837 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 8.112 ; 8.584 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 8.978 ; 9.169 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 6.444 ; 6.663 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.125 ; 7.325 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.218 ; 7.628 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.444 ; 6.663 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 8.437 ; 8.257 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 5.897 ; 5.773 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.147 ; 5.977 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.180 ; 8.004 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 5.897 ; 5.773 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 6.713 ; 6.443 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 8.541 ; 8.350 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 6.769 ; 6.463 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 6.722 ; 6.428 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.487 ; 7.124 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.119 ; 8.061 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.149  ;        ;        ; 7.116  ;
; res        ; apin[1]     ; 8.731  ; 8.498  ; 8.764  ; 8.655  ;
; res        ; apin[2]     ; 7.200  ; 6.670  ; 7.191  ; 7.195  ;
; res        ; apin[3]     ; 8.153  ; 7.696  ; 8.381  ; 7.658  ;
; res        ; apin[4]     ; 7.010  ; 6.827  ; 7.239  ; 6.819  ;
; res        ; apin[5]     ; 7.315  ; 7.324  ; 7.672  ; 7.347  ;
; res        ; apin[6]     ; 8.967  ; 8.965  ; 9.151  ; 9.103  ;
; res        ; apin[7]     ; 7.900  ; 6.967  ; 7.379  ; 7.793  ;
; res        ; apin[8]     ; 7.463  ; 6.595  ; 7.145  ; 7.225  ;
; res        ; ctpin[0]    ; 8.673  ; 8.474  ; 8.901  ; 8.631  ;
; res        ; ctpin[5]    ; 8.760  ; 9.016  ; 8.917  ; 9.244  ;
; res        ; ctpin[6]    ; 8.574  ; 8.737  ; 8.712  ; 8.921  ;
; res        ; outpin[0]   ; 6.438  ;        ;        ; 6.833  ;
; res        ; outpin[1]   ;        ; 6.561  ; 6.339  ;        ;
; res        ; outpin[2]   ;        ; 5.921  ; 5.931  ;        ;
; res        ; outpin[3]   ;        ; 7.151  ; 7.589  ;        ;
; xpin[1]    ; ctpin[0]    ; 9.702  ;        ;        ; 9.629  ;
; xpin[1]    ; ctpin[5]    ;        ; 10.045 ; 9.915  ;        ;
; xpin[2]    ; ctpin[0]    ;        ; 9.731  ; 10.062 ;        ;
; xpin[2]    ; ctpin[5]    ; 10.017 ;        ;        ; 10.405 ;
; xpin[3]    ; ctpin[0]    ; 8.960  ; 8.080  ; 8.390  ; 8.939  ;
; xpin[3]    ; ctpin[5]    ; 8.366  ; 9.303  ; 9.225  ; 8.733  ;
; xpin[5]    ; ctpin[0]    ; 9.912  ;        ;        ; 9.676  ;
; xpin[5]    ; ctpin[5]    ;        ; 10.255 ; 9.962  ;        ;
; xpin[5]    ; ctpin[6]    ; 9.402  ;        ;        ; 9.849  ;
; xpin[6]    ; ctpin[0]    ; 9.901  ;        ;        ; 9.705  ;
; xpin[6]    ; ctpin[5]    ;        ; 10.244 ; 9.991  ;        ;
; xpin[7]    ; ctpin[0]    ; 10.029 ;        ;        ; 9.985  ;
; xpin[7]    ; ctpin[5]    ;        ; 10.372 ; 10.271 ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------+
; Minimum Propagation Delay                                 ;
+------------+-------------+-------+-------+-------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF     ;
+------------+-------------+-------+-------+-------+--------+
; res        ; apin[0]     ; 6.682 ;       ;       ; 6.660  ;
; res        ; apin[1]     ; 8.012 ; 8.202 ; 8.573 ; 7.988  ;
; res        ; apin[2]     ; 7.045 ; 6.515 ; 7.005 ; 7.039  ;
; res        ; apin[3]     ; 7.446 ; 7.333 ; 8.007 ; 7.119  ;
; res        ; apin[4]     ; 6.333 ; 6.655 ; 7.053 ; 6.275  ;
; res        ; apin[5]     ; 7.152 ; 6.575 ; 7.111 ; 7.184  ;
; res        ; apin[6]     ; 8.306 ; 8.154 ; 8.386 ; 8.436  ;
; res        ; apin[7]     ; 7.177 ; 6.816 ; 7.216 ; 7.119  ;
; res        ; apin[8]     ; 6.879 ; 6.440 ; 6.966 ; 6.630  ;
; res        ; ctpin[0]    ; 7.450 ; 7.065 ; 7.511 ; 7.307  ;
; res        ; ctpin[5]    ; 7.340 ; 7.780 ; 7.582 ; 7.841  ;
; res        ; ctpin[6]    ; 7.780 ; 8.086 ; 8.062 ; 8.166  ;
; res        ; outpin[0]   ; 6.289 ;       ;       ; 6.666  ;
; res        ; outpin[1]   ;       ; 6.430 ; 6.215 ;        ;
; res        ; outpin[2]   ;       ; 5.788 ; 5.796 ;        ;
; res        ; outpin[3]   ;       ; 6.997 ; 7.419 ;        ;
; xpin[1]    ; ctpin[0]    ; 9.277 ;       ;       ; 9.164  ;
; xpin[1]    ; ctpin[5]    ;       ; 9.607 ; 9.439 ;        ;
; xpin[2]    ; ctpin[0]    ;       ; 9.411 ; 9.722 ;        ;
; xpin[2]    ; ctpin[5]    ; 9.686 ;       ;       ; 10.052 ;
; xpin[3]    ; ctpin[0]    ; 8.646 ; 7.878 ; 8.180 ; 8.628  ;
; xpin[3]    ; ctpin[5]    ; 8.153 ; 8.976 ; 8.903 ; 8.510  ;
; xpin[5]    ; ctpin[0]    ; 9.640 ;       ;       ; 9.412  ;
; xpin[5]    ; ctpin[5]    ;       ; 9.970 ; 9.687 ;        ;
; xpin[5]    ; ctpin[6]    ; 9.127 ;       ;       ; 9.554  ;
; xpin[6]    ; ctpin[0]    ; 9.631 ;       ;       ; 9.439  ;
; xpin[6]    ; ctpin[5]    ;       ; 9.961 ; 9.714 ;        ;
; xpin[7]    ; ctpin[0]    ; 8.996 ;       ;       ; 9.028  ;
; xpin[7]    ; ctpin[5]    ;       ; 9.326 ; 9.303 ;        ;
+------------+-------------+-------+-------+-------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.253 ; -8.453            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.262 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -16.805                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                        ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.253 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.204      ;
; -1.253 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.204      ;
; -1.253 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.204      ;
; -1.253 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.204      ;
; -1.148 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.148 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.148 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.148 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.099      ;
; -1.077 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.028      ;
; -1.077 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.028      ;
; -1.077 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.028      ;
; -1.077 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 2.028      ;
; -1.020 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.971      ;
; -1.020 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.971      ;
; -1.020 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.971      ;
; -1.020 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.971      ;
; -0.768 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.717      ;
; -0.766 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.728      ;
; -0.663 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.612      ;
; -0.625 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.587      ;
; -0.592 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.541      ;
; -0.590 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.552      ;
; -0.535 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.484      ;
; -0.533 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 1.000        ; -0.025     ; 1.495      ;
; -0.493 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.444      ;
; -0.435 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.384      ;
; -0.391 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.340      ;
; -0.388 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.339      ;
; -0.338 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.287      ;
; -0.328 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.277      ;
; -0.327 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.276      ;
; -0.317 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.268      ;
; -0.274 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.223      ;
; -0.260 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.211      ;
; -0.258 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.207      ;
; -0.234 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.183      ;
; -0.218 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.167      ;
; -0.099 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.048      ;
; -0.097 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.046      ;
; -0.073 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.022      ;
; -0.064 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.013      ;
; -0.055 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 1.004      ;
; -0.042 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.991      ;
; -0.031 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.980      ;
; 0.050  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.899      ;
; 0.089  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.860      ;
; 0.092  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.857      ;
; 0.103  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.846      ;
; 0.111  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.838      ;
; 0.179  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.770      ;
; 0.275  ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 1.000        ; -0.038     ; 0.674      ;
+--------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                        ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                   ; To Node                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.262 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.290 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.430      ;
; 0.438 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.446 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.584      ;
; 0.515 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.523 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.663      ;
; 0.528 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.668      ;
; 0.581 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.721      ;
; 0.589 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.727      ;
; 0.589 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.727      ;
; 0.605 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.745      ;
; 0.610 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.748      ;
; 0.628 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.768      ;
; 0.655 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.793      ;
; 0.655 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.793      ;
; 0.655 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.793      ;
; 0.663 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.664 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.802      ;
; 0.712 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.850      ;
; 0.749 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.887      ;
; 0.753 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.891      ;
; 0.754 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.894      ;
; 0.767 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.907      ;
; 0.768 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.906      ;
; 0.783 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.921      ;
; 0.791 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.929      ;
; 0.796 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.934      ;
; 0.812 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.950      ;
; 0.815 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.953      ;
; 0.819 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.959      ;
; 0.844 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.982      ;
; 0.854 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 0.992      ;
; 0.889 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.029      ;
; 0.939 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.077      ;
; 0.958 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ; clk          ; clk         ; 0.000        ; 0.036      ; 1.098      ;
; 0.963 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.101      ;
; 0.971 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.109      ;
; 0.977 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.115      ;
; 0.977 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.115      ;
; 0.989 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.127      ;
; 1.038 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ; clk          ; clk         ; 0.000        ; 0.034      ; 1.176      ;
; 1.112 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.264      ;
; 1.170 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.310      ;
; 1.172 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.312      ;
; 1.178 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.318      ;
; 1.180 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.332      ;
; 1.225 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.377      ;
; 1.240 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.380      ;
; 1.241 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.381      ;
; 1.243 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 1.383      ;
; 1.322 ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ; clk          ; clk         ; 0.000        ; 0.048      ; 1.474      ;
+-------+---------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.142  ; 0.142        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                 ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[0] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[1] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[2] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ct4pm:UAinst27|lpm_counter:lpm_counter_component|cntr_ihi:auto_generated|counter_reg_bit[3] ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[0]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[1]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[3]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[4]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[5]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[6]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[7]                                                  ;
; 0.658  ; 0.874        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[8]                                                  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; reg:inst25|lpm_ff:lpm_ff_component|dffs[2]                                                  ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                   ;
; 0.858  ; 0.858        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                     ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                 ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[0]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[1]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[2]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; UAinst27|lpm_counter_component|auto_generated|counter_reg_bit[3]|clk                        ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[0]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[1]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[3]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[4]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[5]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[6]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[7]|clk                                                         ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[8]|clk                                                         ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst25|lpm_ff_component|dffs[2]|clk                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 1.731 ; 2.054 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 2.475 ; 3.257 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 1.270 ; 1.916 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 2.255 ; 2.967 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 2.452 ; 3.067 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 1.979 ; 2.651 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 1.431 ; 2.106 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 2.317 ; 3.011 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 2.347 ; 3.053 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 2.475 ; 3.257 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 1.570 ; 2.295 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.121 ; -0.422 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.884 ; -1.507 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.884 ; -1.507 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.074 ; -1.691 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.440 ; -2.084 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.018 ; -1.641 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.213 ; -1.869 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.004 ; -1.611 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.216 ; -1.867 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.293 ; -2.016 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.340 ; -2.035 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 4.994 ; 5.282 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 4.473 ; 4.496 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.988 ; 5.135 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 4.497 ; 4.524 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.424 ; 4.563 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.940 ; 4.020 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 4.201 ; 4.199 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.994 ; 5.282 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 4.301 ; 4.483 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 4.143 ; 4.143 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 5.004 ; 4.831 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 4.667 ; 4.831 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 5.004 ; 4.813 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.897 ; 4.693 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 4.182 ; 4.462 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.787 ; 3.655 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.830 ; 3.756 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.369 ; 3.352 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.182 ; 4.462 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 4.456 ; 4.631 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.081 ; 3.181 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 4.255 ; 4.431 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 2.974 ; 3.046 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.335 ; 3.443 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 4.456 ; 4.631 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.328 ; 3.433 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.317 ; 3.430 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.689 ; 3.873 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 4.264 ; 4.465 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.628 ; 3.699 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.920 ; 3.990 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.655 ; 4.808 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.940 ; 4.017 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.099 ; 4.245 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.671 ; 3.699 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.705 ; 3.847 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.753 ; 5.030 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.848 ; 4.058 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.628 ; 3.780 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.872 ; 4.013 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.872 ; 4.035 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.201 ; 4.013 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.661 ; 4.463 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.295 ; 3.277 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.696 ; 3.569 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.738 ; 3.666 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.295 ; 3.277 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.077 ; 4.348 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.917 ; 2.988 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.017 ; 3.114 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 4.182 ; 4.354 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 2.917 ; 2.988 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.262 ; 3.366 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 4.376 ; 4.547 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.255 ; 3.357 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.247 ; 3.356 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.603 ; 3.779 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 4.191 ; 4.386 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.502 ;       ;       ; 3.915 ;
; res        ; apin[1]     ; 4.456 ; 4.574 ; 4.766 ; 4.948 ;
; res        ; apin[2]     ; 3.526 ; 3.522 ; 3.726 ; 3.943 ;
; res        ; apin[3]     ; 3.852 ; 4.077 ; 4.277 ; 4.341 ;
; res        ; apin[4]     ; 3.376 ; 3.521 ; 3.793 ; 3.798 ;
; res        ; apin[5]     ; 3.604 ; 3.724 ; 3.977 ; 3.969 ;
; res        ; apin[6]     ; 4.609 ; 4.877 ; 4.928 ; 5.186 ;
; res        ; apin[7]     ; 3.896 ; 3.790 ; 3.914 ; 4.437 ;
; res        ; apin[8]     ; 3.554 ; 3.487 ; 3.673 ; 4.015 ;
; res        ; ctpin[0]    ; 4.135 ; 4.321 ; 4.500 ; 4.644 ;
; res        ; ctpin[5]    ; 4.494 ; 4.281 ; 4.817 ; 4.646 ;
; res        ; ctpin[6]    ; 4.492 ; 4.308 ; 4.801 ; 4.627 ;
; res        ; outpin[0]   ; 3.402 ;       ;       ; 3.612 ;
; res        ; outpin[1]   ;       ; 3.184 ; 3.608 ;       ;
; res        ; outpin[2]   ;       ; 2.947 ; 3.323 ;       ;
; res        ; outpin[3]   ;       ; 3.865 ; 3.952 ;       ;
; xpin[1]    ; ctpin[0]    ; 4.783 ;       ;       ; 5.557 ;
; xpin[1]    ; ctpin[5]    ;       ; 4.929 ; 5.730 ;       ;
; xpin[2]    ; ctpin[0]    ;       ; 5.042 ; 5.595 ;       ;
; xpin[2]    ; ctpin[5]    ; 5.215 ;       ;       ; 5.741 ;
; xpin[3]    ; ctpin[0]    ; 4.507 ; 4.259 ; 4.837 ; 5.241 ;
; xpin[3]    ; ctpin[5]    ; 4.432 ; 4.653 ; 5.414 ; 4.983 ;
; xpin[5]    ; ctpin[0]    ; 4.845 ;       ;       ; 5.601 ;
; xpin[5]    ; ctpin[5]    ;       ; 4.991 ; 5.774 ;       ;
; xpin[5]    ; ctpin[6]    ; 5.091 ;       ;       ; 5.514 ;
; xpin[6]    ; ctpin[0]    ; 4.875 ;       ;       ; 5.643 ;
; xpin[6]    ; ctpin[5]    ;       ; 5.021 ; 5.816 ;       ;
; xpin[7]    ; ctpin[0]    ; 5.003 ;       ;       ; 5.847 ;
; xpin[7]    ; ctpin[5]    ;       ; 5.149 ; 6.020 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.315 ;       ;       ; 3.689 ;
; res        ; apin[1]     ; 4.155 ; 4.482 ; 4.619 ; 4.607 ;
; res        ; apin[2]     ; 3.451 ; 3.435 ; 3.637 ; 3.869 ;
; res        ; apin[3]     ; 3.599 ; 3.919 ; 4.063 ; 4.044 ;
; res        ; apin[4]     ; 3.126 ; 3.438 ; 3.706 ; 3.505 ;
; res        ; apin[5]     ; 3.525 ; 3.456 ; 3.669 ; 3.893 ;
; res        ; apin[6]     ; 4.276 ; 4.486 ; 4.561 ; 4.864 ;
; res        ; apin[7]     ; 3.565 ; 3.705 ; 3.838 ; 4.102 ;
; res        ; apin[8]     ; 3.289 ; 3.400 ; 3.592 ; 3.745 ;
; res        ; ctpin[0]    ; 3.581 ; 3.632 ; 3.862 ; 4.014 ;
; res        ; ctpin[5]    ; 3.798 ; 3.722 ; 4.180 ; 4.003 ;
; res        ; ctpin[6]    ; 4.117 ; 3.986 ; 4.495 ; 4.271 ;
; res        ; outpin[0]   ; 3.316 ;       ;       ; 3.533 ;
; res        ; outpin[1]   ;       ; 3.122 ; 3.546 ;       ;
; res        ; outpin[2]   ;       ; 2.887 ; 3.255 ;       ;
; res        ; outpin[3]   ;       ; 3.780 ; 3.876 ;       ;
; xpin[1]    ; ctpin[0]    ; 4.584 ;       ;       ; 5.316 ;
; xpin[1]    ; ctpin[5]    ;       ; 4.725 ; 5.482 ;       ;
; xpin[2]    ; ctpin[0]    ;       ; 4.874 ; 5.420 ;       ;
; xpin[2]    ; ctpin[5]    ; 5.040 ;       ;       ; 5.561 ;
; xpin[3]    ; ctpin[0]    ; 4.354 ; 4.152 ; 4.722 ; 5.075 ;
; xpin[3]    ; ctpin[5]    ; 4.318 ; 4.495 ; 5.241 ; 4.863 ;
; xpin[5]    ; ctpin[0]    ; 4.713 ;       ;       ; 5.457 ;
; xpin[5]    ; ctpin[5]    ;       ; 4.854 ; 5.623 ;       ;
; xpin[5]    ; ctpin[6]    ; 4.934 ;       ;       ; 5.355 ;
; xpin[6]    ; ctpin[0]    ; 4.740 ;       ;       ; 5.497 ;
; xpin[6]    ; ctpin[5]    ;       ; 4.881 ; 5.663 ;       ;
; xpin[7]    ; ctpin[0]    ; 4.560 ;       ;       ; 5.365 ;
; xpin[7]    ; ctpin[5]    ;       ; 4.701 ; 5.531 ;       ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.368  ; 0.262 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -4.368  ; 0.262 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -37.741 ; 0.0   ; 0.0      ; 0.0     ; -22.331             ;
;  clk             ; -37.741 ; 0.000 ; N/A      ; N/A     ; -22.331             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; res       ; clk        ; 3.998 ; 4.129 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; 5.559 ; 5.856 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; 2.762 ; 3.007 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; 5.190 ; 5.483 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; 5.443 ; 5.730 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; 4.406 ; 4.707 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; 3.090 ; 3.310 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; 5.398 ; 5.543 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; 5.402 ; 5.553 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; 5.559 ; 5.856 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; 3.271 ; 3.604 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; res       ; clk        ; -0.121 ; -0.379 ; Rise       ; clk             ;
; xpin[*]   ; clk        ; -0.884 ; -1.507 ; Rise       ; clk             ;
;  xpin[0]  ; clk        ; -0.884 ; -1.507 ; Rise       ; clk             ;
;  xpin[1]  ; clk        ; -1.074 ; -1.691 ; Rise       ; clk             ;
;  xpin[2]  ; clk        ; -1.440 ; -2.084 ; Rise       ; clk             ;
;  xpin[3]  ; clk        ; -1.018 ; -1.641 ; Rise       ; clk             ;
;  xpin[4]  ; clk        ; -1.213 ; -1.869 ; Rise       ; clk             ;
;  xpin[5]  ; clk        ; -1.004 ; -1.611 ; Rise       ; clk             ;
;  xpin[6]  ; clk        ; -1.216 ; -1.867 ; Rise       ; clk             ;
;  xpin[7]  ; clk        ; -1.293 ; -2.016 ; Rise       ; clk             ;
;  xpin[8]  ; clk        ; -1.340 ; -2.035 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; apin[*]    ; clk        ; 10.438 ; 10.459 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 9.579  ; 9.520  ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 10.253 ; 10.237 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 9.637  ; 9.594  ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 9.786  ; 9.322  ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 8.658  ; 8.353  ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 9.111  ; 8.913  ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 10.438 ; 10.459 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 9.249  ; 9.001  ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 8.947  ; 8.755  ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 10.703 ; 10.770 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 10.424 ; 10.370 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 10.703 ; 10.770 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 10.081 ; 10.124 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 9.049  ; 9.029  ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 7.715  ; 7.854  ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 7.816  ; 8.170  ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 6.932  ; 7.144  ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 9.049  ; 9.029  ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 9.005  ; 8.905  ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 6.551  ; 6.435  ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 8.611  ; 8.549  ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 6.244  ; 6.189  ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 7.151  ; 6.966  ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 9.005  ; 8.905  ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 7.194  ; 7.005  ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 7.109  ; 6.949  ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 7.973  ; 7.772  ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 8.555  ; 8.607  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; apin[*]    ; clk        ; 3.628 ; 3.699 ; Rise       ; clk             ;
;  apin[0]   ; clk        ; 3.920 ; 3.990 ; Rise       ; clk             ;
;  apin[1]   ; clk        ; 4.655 ; 4.808 ; Rise       ; clk             ;
;  apin[2]   ; clk        ; 3.940 ; 4.017 ; Rise       ; clk             ;
;  apin[3]   ; clk        ; 4.099 ; 4.245 ; Rise       ; clk             ;
;  apin[4]   ; clk        ; 3.671 ; 3.699 ; Rise       ; clk             ;
;  apin[5]   ; clk        ; 3.705 ; 3.847 ; Rise       ; clk             ;
;  apin[6]   ; clk        ; 4.753 ; 5.030 ; Rise       ; clk             ;
;  apin[7]   ; clk        ; 3.848 ; 4.058 ; Rise       ; clk             ;
;  apin[8]   ; clk        ; 3.628 ; 3.780 ; Rise       ; clk             ;
; ctpin[*]   ; clk        ; 3.872 ; 4.013 ; Rise       ; clk             ;
;  ctpin[0]  ; clk        ; 3.872 ; 4.035 ; Rise       ; clk             ;
;  ctpin[5]  ; clk        ; 4.201 ; 4.013 ; Rise       ; clk             ;
;  ctpin[6]  ; clk        ; 4.661 ; 4.463 ; Rise       ; clk             ;
; outpin[*]  ; clk        ; 3.295 ; 3.277 ; Rise       ; clk             ;
;  outpin[0] ; clk        ; 3.696 ; 3.569 ; Rise       ; clk             ;
;  outpin[1] ; clk        ; 3.738 ; 3.666 ; Rise       ; clk             ;
;  outpin[2] ; clk        ; 3.295 ; 3.277 ; Rise       ; clk             ;
;  outpin[3] ; clk        ; 4.077 ; 4.348 ; Rise       ; clk             ;
; ypin[*]    ; clk        ; 2.917 ; 2.988 ; Rise       ; clk             ;
;  ypin[0]   ; clk        ; 3.017 ; 3.114 ; Rise       ; clk             ;
;  ypin[1]   ; clk        ; 4.182 ; 4.354 ; Rise       ; clk             ;
;  ypin[2]   ; clk        ; 2.917 ; 2.988 ; Rise       ; clk             ;
;  ypin[3]   ; clk        ; 3.262 ; 3.366 ; Rise       ; clk             ;
;  ypin[4]   ; clk        ; 4.376 ; 4.547 ; Rise       ; clk             ;
;  ypin[5]   ; clk        ; 3.255 ; 3.357 ; Rise       ; clk             ;
;  ypin[6]   ; clk        ; 3.247 ; 3.356 ; Rise       ; clk             ;
;  ypin[7]   ; clk        ; 3.603 ; 3.779 ; Rise       ; clk             ;
;  ypin[8]   ; clk        ; 4.191 ; 4.386 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; res        ; apin[0]     ; 7.429  ;        ;        ; 7.414  ;
; res        ; apin[1]     ; 8.998  ; 8.831  ; 8.996  ; 8.980  ;
; res        ; apin[2]     ; 7.487  ; 7.034  ; 7.374  ; 7.488  ;
; res        ; apin[3]     ; 8.380  ; 8.157  ; 8.608  ; 8.065  ;
; res        ; apin[4]     ; 7.252  ; 7.156  ; 7.485  ; 7.096  ;
; res        ; apin[5]     ; 7.636  ; 7.704  ; 7.923  ; 7.636  ;
; res        ; apin[6]     ; 9.471  ; 9.452  ; 9.583  ; 9.524  ;
; res        ; apin[7]     ; 8.242  ; 7.349  ; 7.601  ; 8.181  ;
; res        ; apin[8]     ; 7.729  ; 6.969  ; 7.318  ; 7.557  ;
; res        ; ctpin[0]    ; 9.062  ; 9.005  ; 9.246  ; 9.113  ;
; res        ; ctpin[5]    ; 9.338  ; 9.408  ; 9.446  ; 9.592  ;
; res        ; ctpin[6]    ; 9.074  ; 9.157  ; 9.146  ; 9.269  ;
; res        ; outpin[0]   ; 6.748  ;        ;        ; 7.023  ;
; res        ; outpin[1]   ;        ; 6.764  ; 6.559  ;        ;
; res        ; outpin[2]   ;        ; 6.137  ; 6.112  ;        ;
; res        ; outpin[3]   ;        ; 7.554  ; 7.772  ;        ;
; xpin[1]    ; ctpin[0]    ; 10.307 ;        ;        ; 10.490 ;
; xpin[1]    ; ctpin[5]    ;        ; 10.653 ; 10.823 ;        ;
; xpin[2]    ; ctpin[0]    ;        ; 10.450 ; 10.847 ;        ;
; xpin[2]    ; ctpin[5]    ; 10.783 ;        ;        ; 11.193 ;
; xpin[3]    ; ctpin[0]    ; 9.523  ; 8.630  ; 9.053  ; 9.714  ;
; xpin[3]    ; ctpin[5]    ; 8.963  ; 9.869  ; 10.047 ; 9.399  ;
; xpin[5]    ; ctpin[0]    ; 10.515 ;        ;        ; 10.550 ;
; xpin[5]    ; ctpin[5]    ;        ; 10.861 ; 10.883 ;        ;
; xpin[5]    ; ctpin[6]    ; 10.109 ;        ;        ; 10.566 ;
; xpin[6]    ; ctpin[0]    ; 10.519 ;        ;        ; 10.560 ;
; xpin[6]    ; ctpin[5]    ;        ; 10.865 ; 10.893 ;        ;
; xpin[7]    ; ctpin[0]    ; 10.676 ;        ;        ; 10.863 ;
; xpin[7]    ; ctpin[5]    ;        ; 11.022 ; 11.196 ;        ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; res        ; apin[0]     ; 3.315 ;       ;       ; 3.689 ;
; res        ; apin[1]     ; 4.155 ; 4.482 ; 4.619 ; 4.607 ;
; res        ; apin[2]     ; 3.451 ; 3.435 ; 3.637 ; 3.869 ;
; res        ; apin[3]     ; 3.599 ; 3.919 ; 4.063 ; 4.044 ;
; res        ; apin[4]     ; 3.126 ; 3.438 ; 3.706 ; 3.505 ;
; res        ; apin[5]     ; 3.525 ; 3.456 ; 3.669 ; 3.893 ;
; res        ; apin[6]     ; 4.276 ; 4.486 ; 4.561 ; 4.864 ;
; res        ; apin[7]     ; 3.565 ; 3.705 ; 3.838 ; 4.102 ;
; res        ; apin[8]     ; 3.289 ; 3.400 ; 3.592 ; 3.745 ;
; res        ; ctpin[0]    ; 3.581 ; 3.632 ; 3.862 ; 4.014 ;
; res        ; ctpin[5]    ; 3.798 ; 3.722 ; 4.180 ; 4.003 ;
; res        ; ctpin[6]    ; 4.117 ; 3.986 ; 4.495 ; 4.271 ;
; res        ; outpin[0]   ; 3.316 ;       ;       ; 3.533 ;
; res        ; outpin[1]   ;       ; 3.122 ; 3.546 ;       ;
; res        ; outpin[2]   ;       ; 2.887 ; 3.255 ;       ;
; res        ; outpin[3]   ;       ; 3.780 ; 3.876 ;       ;
; xpin[1]    ; ctpin[0]    ; 4.584 ;       ;       ; 5.316 ;
; xpin[1]    ; ctpin[5]    ;       ; 4.725 ; 5.482 ;       ;
; xpin[2]    ; ctpin[0]    ;       ; 4.874 ; 5.420 ;       ;
; xpin[2]    ; ctpin[5]    ; 5.040 ;       ;       ; 5.561 ;
; xpin[3]    ; ctpin[0]    ; 4.354 ; 4.152 ; 4.722 ; 5.075 ;
; xpin[3]    ; ctpin[5]    ; 4.318 ; 4.495 ; 5.241 ; 4.863 ;
; xpin[5]    ; ctpin[0]    ; 4.713 ;       ;       ; 5.457 ;
; xpin[5]    ; ctpin[5]    ;       ; 4.854 ; 5.623 ;       ;
; xpin[5]    ; ctpin[6]    ; 4.934 ;       ;       ; 5.355 ;
; xpin[6]    ; ctpin[0]    ; 4.740 ;       ;       ; 5.497 ;
; xpin[6]    ; ctpin[5]    ;       ; 4.881 ; 5.663 ;       ;
; xpin[7]    ; ctpin[0]    ; 4.560 ;       ;       ; 5.365 ;
; xpin[7]    ; ctpin[5]    ;       ; 4.701 ; 5.531 ;       ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; apin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; apin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ctpin[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; outpin[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ypin[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; res                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[8]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; xpin[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.35 V              ; -0.00735 V          ; 0.126 V                              ; 0.011 V                              ; 4.7e-010 s                  ; 4.63e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.35 V             ; -0.00735 V         ; 0.126 V                             ; 0.011 V                             ; 4.7e-010 s                 ; 4.63e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.33 V              ; -0.00215 V          ; 0.091 V                              ; 0.057 V                              ; 3.77e-009 s                 ; 3.49e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.33 V             ; -0.00215 V         ; 0.091 V                             ; 0.057 V                             ; 3.77e-009 s                ; 3.49e-009 s                ; Yes                       ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.34 V              ; -0.00803 V          ; 0.14 V                               ; 0.045 V                              ; 6.89e-010 s                 ; 6.56e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.34 V             ; -0.00803 V         ; 0.14 V                              ; 0.045 V                             ; 6.89e-010 s                ; 6.56e-010 s                ; Yes                       ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-007 V                  ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-009 s                 ; 3.48e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-007 V                 ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-009 s                ; 3.48e-009 s                ; Yes                       ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-007 V                  ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-010 s                 ; 4.81e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-007 V                 ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-010 s                ; 4.81e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-010 s                  ; 3.85e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-010 s                 ; 3.85e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.00726 V          ; 0.108 V                              ; 0.026 V                              ; 6.58e-010 s                 ; 8.2e-010 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.00726 V         ; 0.108 V                             ; 0.026 V                             ; 6.58e-010 s                ; 8.2e-010 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; apin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; apin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; apin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; apin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-010 s                 ; 2.61e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-010 s                ; 2.61e-010 s                ; Yes                       ; Yes                       ;
; ctpin[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ctpin[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; outpin[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; outpin[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-009 s                 ; 2.24e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-009 s                ; 2.24e-009 s                ; No                        ; Yes                       ;
; ypin[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ypin[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.71 V              ; -0.0352 V           ; 0.147 V                              ; 0.066 V                              ; 4.51e-010 s                 ; 4.15e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.71 V             ; -0.0352 V          ; 0.147 V                             ; 0.066 V                             ; 4.51e-010 s                ; 4.15e-010 s                ; No                        ; Yes                       ;
; ypin[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-008 V                   ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.173 V                              ; 2.38e-009 s                 ; 2.19e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-008 V                  ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.173 V                             ; 2.38e-009 s                ; 2.19e-009 s                ; No                        ; Yes                       ;
; ypin[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-008 V                  ; 2.71 V              ; -0.0351 V           ; 0.173 V                              ; 0.098 V                              ; 2.73e-010 s                 ; 2.69e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-008 V                 ; 2.71 V             ; -0.0351 V          ; 0.173 V                             ; 0.098 V                             ; 2.73e-010 s                ; 2.69e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-008 V                   ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-010 s                  ; 2.2e-010 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-008 V                  ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-010 s                 ; 2.2e-010 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-008 V                  ; 2.7 V               ; -0.012 V            ; 0.274 V                              ; 0.034 V                              ; 3.18e-010 s                 ; 4.96e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-008 V                 ; 2.7 V              ; -0.012 V           ; 0.274 V                             ; 0.034 V                             ; 3.18e-010 s                ; 4.96e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 261      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 261      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 85    ; 85   ;
; Unconstrained Output Ports      ; 25    ; 25   ;
; Unconstrained Output Port Paths ; 90    ; 90   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 222 10/21/2009 SJ Web Edition
    Info: Processing started: Mon Jan 31 08:56:25 2011
Info: Command: quartus_sta test2 -c test2
Info: qsta_default_script.tcl version: #2
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'test2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name clk clk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -4.368
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.368       -37.741 clk 
Info: Worst-case hold slack is 0.712
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.712         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -3.984
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.984       -34.362 clk 
Info: Worst-case hold slack is 0.633
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.633         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.331 clk 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -1.253
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.253        -8.453 clk 
Info: Worst-case hold slack is 0.262
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.262         0.000 clk 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -16.805 clk 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 186 megabytes
    Info: Processing ended: Mon Jan 31 08:56:28 2011
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


