`begin_keywords "1800-2012"
module ixc_capR ( cap, ev, en );
output bit cap ;
input wire logic ev ;
input wire logic en ;
endmodule
`end_keywords
/**portGenericDumpBegin cap ev en portGenericDumpEnd**/
/**ParamPreferVectorBegin ParamPreferVectorEnd**/
