Timing Analyzer report for TubesSisdig
Sun Jan 12 20:49:31 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 13. Slow 1200mV 85C Model Setup: 'i_clk'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 24. Slow 1200mV 0C Model Setup: 'i_clk'
 25. Slow 1200mV 0C Model Hold: 'i_clk'
 26. Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 34. Fast 1200mV 0C Model Setup: 'i_clk'
 35. Fast 1200mV 0C Model Hold: 'i_clk'
 36. Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; TubesSisdig                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-14        ;   0.9%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockmodifier:clockmodifier_module|clk_out_intem } ;
; i_clk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 170.47 MHz ; 170.47 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
; 192.75 MHz ; 192.75 MHz      ; i_clk                                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -14.065 ; -208.341      ;
; i_clk                                            ; -4.188  ; -491.960      ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.433 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.683 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -267.686      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -65.428       ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                         ;
+---------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -14.065 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.898      ; 15.954     ;
; -13.983 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.875     ;
; -13.973 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.865     ;
; -13.939 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.831     ;
; -13.938 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.830     ;
; -13.934 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.826     ;
; -13.933 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.825     ;
; -13.933 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.825     ;
; -13.932 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.824     ;
; -13.927 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.898      ; 15.816     ;
; -13.885 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.899      ; 15.775     ;
; -13.884 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.899      ; 15.774     ;
; -13.847 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.739     ;
; -13.845 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.737     ;
; -13.712 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.899      ; 15.602     ;
; -13.681 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.899      ; 15.571     ;
; -13.680 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.899      ; 15.570     ;
; -13.672 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.898      ; 15.561     ;
; -13.629 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.898      ; 15.518     ;
; -13.603 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.898      ; 15.492     ;
; -13.602 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.898      ; 15.491     ;
; -13.490 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.899      ; 15.380     ;
; -13.454 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.346     ;
; -13.357 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.901      ; 15.249     ;
; -12.984 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 14.344     ;
; -12.979 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 14.339     ;
; -12.978 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 14.338     ;
; -12.930 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.367      ; 14.288     ;
; -12.901 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.366      ; 14.258     ;
; -12.763 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.366      ; 14.120     ;
; -12.726 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.367      ; 14.084     ;
; -12.683 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 14.043     ;
; -10.483 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.366      ; 11.840     ;
; -10.401 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 11.761     ;
; -10.391 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 11.751     ;
; -10.345 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.366      ; 11.702     ;
; -10.322 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 11.682     ;
; -10.273 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.367      ; 11.631     ;
; -10.265 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.369      ; 11.625     ;
; -10.069 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.367      ; 11.427     ;
; -7.645  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.401      ; 9.037      ;
; -7.563  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.404      ; 8.958      ;
; -7.553  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.404      ; 8.948      ;
; -7.512  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.401      ; 8.904      ;
; -7.427  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.404      ; 8.822      ;
; -7.425  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.404      ; 8.820      ;
; -7.333  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.402      ; 8.726      ;
; -7.129  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.402      ; 8.522      ;
; -4.866  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.785      ;
; -4.858  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.777      ;
; -4.834  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.750      ;
; -4.805  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.724      ;
; -4.797  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.716      ;
; -4.790  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.706      ;
; -4.770  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.686      ;
; -4.761  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.680      ;
; -4.755  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.674      ;
; -4.752  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.668      ;
; -4.738  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.657      ;
; -4.732  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.648      ;
; -4.730  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.649      ;
; -4.718  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.634      ;
; -4.705  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.622      ;
; -4.699  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.619      ;
; -4.694  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.610      ;
; -4.693  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.613      ;
; -4.690  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.607      ;
; -4.678  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.598      ;
; -4.672  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.592      ;
; -4.669  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.589      ;
; -4.669  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.586      ;
; -4.663  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.583      ;
; -4.660  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.577      ;
; -4.660  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.576      ;
; -4.654  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.574      ;
; -4.648  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.568      ;
; -4.645  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.562      ;
; -4.644  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.561      ;
; -4.632  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.549      ;
; -4.611  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.528      ;
; -4.602  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.519      ;
; -4.597  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.514      ;
; -4.589  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.508      ;
; -4.587  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.504      ;
; -4.581  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.500      ;
; -4.577  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.494      ;
; -4.576  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.492      ;
; -4.563  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.483      ;
; -4.558  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.477      ;
; -4.556  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.476      ;
; -4.553  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.470      ;
; -4.552  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.471      ;
; -4.550  ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.469      ;
; -4.549  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.465      ;
; -4.544  ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.463      ;
; -4.541  ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.457      ;
; -4.521  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.084     ; 5.438      ;
; -4.519  ; sevensegment:sevs_module|counter[7]     ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.081     ; 5.439      ;
; -4.518  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.434      ;
; -4.514  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.083     ; 5.432      ;
+---------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                             ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.188 ; clockmodifier:clockmodifier_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 5.108      ;
; -4.134 ; clockmodifier:clockmodifier_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 5.054      ;
; -4.054 ; clockmodifier:clockmodifier_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.974      ;
; -4.029 ; clockmodifier:clockmodifier_module|counter[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.949      ;
; -4.004 ; clockmodifier:clockmodifier_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.924      ;
; -3.998 ; clockmodifier:clockmodifier_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.918      ;
; -3.995 ; clockmodifier:clockmodifier_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.915      ;
; -3.987 ; clockmodifier:clockmodifier_module|counter[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.907      ;
; -3.985 ; clockmodifier:clockmodifier_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.905      ;
; -3.974 ; clockmodifier:clockmodifier_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.894      ;
; -3.949 ; clockmodifier:clockmodifier_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.869      ;
; -3.949 ; clockmodifier:clockmodifier_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.868      ;
; -3.937 ; clockmodifier:clockmodifier_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.856      ;
; -3.934 ; clockmodifier:clockmodifier_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.854      ;
; -3.915 ; clockmodifier:clockmodifier_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.834      ;
; -3.905 ; clockmodifier:clockmodifier_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.825      ;
; -3.845 ; clockmodifier:clockmodifier_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.765      ;
; -3.822 ; clockmodifier:clockmodifier_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.742      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.803 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.723      ;
; -3.772 ; clockmodifier:clockmodifier_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.692      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[18]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[20]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.770 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]    ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 4.689      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.736 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.159      ;
; -3.735 ; clockmodifier:clockmodifier_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.655      ;
; -3.707 ; clockmodifier:clockmodifier_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.627      ;
; -3.698 ; clockmodifier:clockmodifier_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.618      ;
; -3.669 ; clockmodifier:clockmodifier_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.589      ;
; -3.647 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 4.563      ;
; -3.647 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 4.563      ;
; -3.647 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 4.563      ;
; -3.639 ; clockmodifier:clockmodifier_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.559      ;
; -3.639 ; clockmodifier:clockmodifier_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.559      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 4.052      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[18]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[20]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.626 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]    ; i_clk        ; i_clk       ; 1.000        ; -0.579     ; 4.048      ;
; -3.622 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 4.538      ;
; -3.622 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 4.538      ;
; -3.622 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.085     ; 4.538      ;
; -3.608 ; clockmodifier:clockmodifier_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.528      ;
; -3.601 ; clockmodifier:clockmodifier_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.521      ;
; -3.595 ; clockmodifier:clockmodifier_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.515      ;
; -3.576 ; clockmodifier:clockmodifier_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.081     ; 4.496      ;
; -3.575 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 3.998      ;
; -3.575 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.578     ; 3.998      ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                           ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart:uart_module|uart_tx:u_TX|pixel_transmit                   ; uart:uart_module|uart_tx:u_TX|pixel_transmit                   ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                 ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                 ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_tx:u_TX|s_TRANSMITING_FLAG               ; uart:uart_module|uart_tx:u_TX|s_TRANSMITING_FLAG               ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; uart:uart_module|led1                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.795      ;
; 0.506 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.799      ;
; 0.508 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.802      ;
; 0.517 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.810      ;
; 0.530 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.823      ;
; 0.533 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.826      ;
; 0.534 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]                   ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.826      ;
; 0.534 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.827      ;
; 0.627 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[12]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.418      ;
; 0.628 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.578      ; 1.418      ;
; 0.628 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.578      ; 1.418      ;
; 0.628 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.419      ;
; 0.629 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.578      ; 1.419      ;
; 0.629 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.420      ;
; 0.629 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.420      ;
; 0.629 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.420      ;
; 0.673 ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; uart:uart_module|led2                                          ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 0.967      ;
; 0.724 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|rgb[1][2]                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.017      ;
; 0.740 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.053      ;
; 0.741 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.741 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.055      ;
; 0.742 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.055      ;
; 0.743 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.056      ;
; 0.744 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.057      ;
; 0.749 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.540      ;
; 0.749 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.578      ; 1.539      ;
; 0.750 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.578      ; 1.540      ;
; 0.751 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.578      ; 1.541      ;
; 0.751 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.579      ; 1.542      ;
; 0.753 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.755 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.756 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                   ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.048      ;
; 0.759 ; clockmodifier:clockmodifier_module|counter[15]                 ; clockmodifier:clockmodifier_module|counter[15]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; clockmodifier:clockmodifier_module|counter[3]                  ; clockmodifier:clockmodifier_module|counter[3]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.759 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[19]                 ; clockmodifier:clockmodifier_module|counter[19]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[13]                 ; clockmodifier:clockmodifier_module|counter[13]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[11]                 ; clockmodifier:clockmodifier_module|counter[11]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[1]                  ; clockmodifier:clockmodifier_module|counter[1]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[29]                 ; clockmodifier:clockmodifier_module|counter[29]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[27]                 ; clockmodifier:clockmodifier_module|counter[27]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[21]                 ; clockmodifier:clockmodifier_module|counter[21]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[17]                 ; clockmodifier:clockmodifier_module|counter[17]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[19]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[19]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.055      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.055      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[31]                 ; clockmodifier:clockmodifier_module|counter[31]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[16]                 ; clockmodifier:clockmodifier_module|counter[16]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[9]                  ; clockmodifier:clockmodifier_module|counter[9]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[7]                  ; clockmodifier:clockmodifier_module|counter[7]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; clockmodifier:clockmodifier_module|counter[2]                  ; clockmodifier:clockmodifier_module|counter[2]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[17]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[17]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[21]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[21]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[27]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[27]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[29]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[29]                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[2]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[6]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[6]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[7]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[7]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[9]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[9]                   ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.762 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.056      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[25]                 ; clockmodifier:clockmodifier_module|counter[25]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[23]                 ; clockmodifier:clockmodifier_module|counter[23]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[22]                 ; clockmodifier:clockmodifier_module|counter[22]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[18]                 ; clockmodifier:clockmodifier_module|counter[18]                 ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; clockmodifier:clockmodifier_module|counter[4]                  ; clockmodifier:clockmodifier_module|counter[4]                  ; i_clk        ; i_clk       ; 0.000        ; 0.082      ; 1.057      ;
; 0.763 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.056      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                     ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.683 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 0.975      ;
; 0.697 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[3]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 0.989      ;
; 0.761 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.765 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 1.115 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.408      ;
; 1.116 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.124 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.417      ;
; 1.125 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.418      ;
; 1.125 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.419      ;
; 1.126 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.418      ;
; 1.126 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.419      ;
; 1.127 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.420      ;
; 1.133 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.426      ;
; 1.134 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.427      ;
; 1.134 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.428      ;
; 1.135 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.428      ;
; 1.136 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.429      ;
; 1.136 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.429      ;
; 1.246 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.247 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.540      ;
; 1.247 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.539      ;
; 1.248 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.540      ;
; 1.248 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.542      ;
; 1.255 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.549      ;
; 1.256 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.550      ;
; 1.257 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.551      ;
; 1.264 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.557      ;
; 1.265 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.079      ; 1.556      ;
; 1.265 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.558      ;
; 1.265 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.558      ;
; 1.266 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.559      ;
; 1.266 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.558      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 183.92 MHz ; 183.92 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
; 204.54 MHz ; 204.54 MHz      ; i_clk                                            ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -12.810 ; -186.320      ;
; i_clk                                            ; -3.889  ; -445.431      ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.383 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.634 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -267.686      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -65.956       ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                          ;
+---------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                               ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -12.810 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.891      ; 14.693     ;
; -12.676 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.891      ; 14.559     ;
; -12.637 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.523     ;
; -12.628 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.892      ; 14.512     ;
; -12.628 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.514     ;
; -12.621 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.892      ; 14.505     ;
; -12.617 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.503     ;
; -12.610 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.496     ;
; -12.608 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.494     ;
; -12.603 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.489     ;
; -12.601 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.487     ;
; -12.596 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.482     ;
; -12.517 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.403     ;
; -12.515 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.401     ;
; -12.480 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.892      ; 14.364     ;
; -12.444 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.891      ; 14.327     ;
; -12.430 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.892      ; 14.314     ;
; -12.423 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.892      ; 14.307     ;
; -12.335 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.891      ; 14.218     ;
; -12.328 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.891      ; 14.211     ;
; -12.327 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.891      ; 14.210     ;
; -12.224 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.892      ; 14.108     ;
; -12.151 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 14.037     ;
; -12.034 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.894      ; 13.920     ;
; -11.750 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.390      ; 13.132     ;
; -11.742 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.389      ; 13.123     ;
; -11.739 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 13.123     ;
; -11.730 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 13.114     ;
; -11.725 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 13.109     ;
; -11.608 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.389      ; 12.989     ;
; -11.552 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.390      ; 12.934     ;
; -11.449 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 12.833     ;
; -9.608  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.389      ; 10.989     ;
; -9.474  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.389      ; 10.855     ;
; -9.435  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 10.819     ;
; -9.426  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 10.810     ;
; -9.369  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.390      ; 10.751     ;
; -9.358  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 10.742     ;
; -9.315  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.392      ; 10.699     ;
; -9.171  ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.390      ; 10.553     ;
; -7.006  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.416      ; 8.414      ;
; -6.872  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.416      ; 8.280      ;
; -6.833  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.419      ; 8.244      ;
; -6.824  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.419      ; 8.235      ;
; -6.713  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.419      ; 8.124      ;
; -6.711  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.419      ; 8.122      ;
; -6.676  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.417      ; 8.085      ;
; -6.431  ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.417      ; 7.840      ;
; -4.437  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.362      ;
; -4.426  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.354      ;
; -4.420  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.348      ;
; -4.415  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.340      ;
; -4.404  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.332      ;
; -4.398  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.326      ;
; -4.382  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.307      ;
; -4.377  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.302      ;
; -4.371  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.299      ;
; -4.365  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.293      ;
; -4.355  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.280      ;
; -4.345  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.270      ;
; -4.334  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.262      ;
; -4.328  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.256      ;
; -4.322  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.248      ;
; -4.322  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.247      ;
; -4.311  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.240      ;
; -4.305  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.234      ;
; -4.304  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.230      ;
; -4.299  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.225      ;
; -4.293  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.222      ;
; -4.289  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.215      ;
; -4.288  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.217      ;
; -4.287  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.216      ;
; -4.285  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.210      ;
; -4.282  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.211      ;
; -4.278  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.207      ;
; -4.272  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.201      ;
; -4.262  ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.188      ;
; -4.255  ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.181      ;
; -4.244  ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.170      ;
; -4.239  ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.165      ;
; -4.237  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.162      ;
; -4.233  ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.159      ;
; -4.229  ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.155      ;
; -4.226  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.154      ;
; -4.220  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.148      ;
; -4.211  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.136      ;
; -4.209  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.135      ;
; -4.200  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.128      ;
; -4.200  ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.126      ;
; -4.199  ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.124      ;
; -4.198  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.127      ;
; -4.194  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.122      ;
; -4.192  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.073     ; 5.121      ;
; -4.188  ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.116      ;
; -4.182  ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.074     ; 5.110      ;
; -4.177  ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.102      ;
; -4.163  ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.089      ;
; -4.158  ; sevensegment:sevs_module|counter[7]     ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.084      ;
; -4.151  ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.077     ; 5.076      ;
; -4.149  ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 5.075      ;
+---------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                              ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.889 ; clockmodifier:clockmodifier_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.819      ;
; -3.808 ; clockmodifier:clockmodifier_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.738      ;
; -3.761 ; clockmodifier:clockmodifier_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.691      ;
; -3.723 ; clockmodifier:clockmodifier_module|counter[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.653      ;
; -3.698 ; clockmodifier:clockmodifier_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.628      ;
; -3.690 ; clockmodifier:clockmodifier_module|counter[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.620      ;
; -3.688 ; clockmodifier:clockmodifier_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.618      ;
; -3.686 ; clockmodifier:clockmodifier_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.616      ;
; -3.680 ; clockmodifier:clockmodifier_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.610      ;
; -3.667 ; clockmodifier:clockmodifier_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.597      ;
; -3.640 ; clockmodifier:clockmodifier_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.570      ;
; -3.638 ; clockmodifier:clockmodifier_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.568      ;
; -3.592 ; clockmodifier:clockmodifier_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.522      ;
; -3.586 ; clockmodifier:clockmodifier_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.515      ;
; -3.576 ; clockmodifier:clockmodifier_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.505      ;
; -3.555 ; clockmodifier:clockmodifier_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.484      ;
; -3.535 ; clockmodifier:clockmodifier_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.465      ;
; -3.533 ; clockmodifier:clockmodifier_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.463      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.520 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.073     ; 4.449      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[18]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[20]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.494 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]    ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.424      ;
; -3.478 ; clockmodifier:clockmodifier_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.408      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.475 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.932      ;
; -3.440 ; clockmodifier:clockmodifier_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.370      ;
; -3.435 ; clockmodifier:clockmodifier_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.365      ;
; -3.433 ; clockmodifier:clockmodifier_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.363      ;
; -3.401 ; clockmodifier:clockmodifier_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.331      ;
; -3.391 ; clockmodifier:clockmodifier_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.321      ;
; -3.383 ; clockmodifier:clockmodifier_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.313      ;
; -3.365 ; clockmodifier:clockmodifier_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.295      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[18]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[20]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.362 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]    ; i_clk        ; i_clk       ; 1.000        ; -0.543     ; 3.821      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.356 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.813      ;
; -3.338 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.262      ;
; -3.338 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.262      ;
; -3.338 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.262      ;
; -3.338 ; clockmodifier:clockmodifier_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.268      ;
; -3.321 ; clockmodifier:clockmodifier_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.251      ;
; -3.318 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.242      ;
; -3.318 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.242      ;
; -3.318 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.078     ; 4.242      ;
; -3.310 ; clockmodifier:clockmodifier_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.072     ; 4.240      ;
; -3.310 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.767      ;
; -3.310 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.545     ; 3.767      ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                            ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.383 ; uart:uart_module|uart_tx:u_TX|pixel_transmit                   ; uart:uart_module|uart_tx:u_TX|pixel_transmit                   ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                 ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                 ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.669      ;
; 0.383 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|s_TRANSMITING_FLAG               ; uart:uart_module|uart_tx:u_TX|s_TRANSMITING_FLAG               ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                 ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.684      ;
; 0.465 ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; uart:uart_module|led1                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.733      ;
; 0.471 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.738      ;
; 0.478 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.746      ;
; 0.480 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.748      ;
; 0.492 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]                   ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.759      ;
; 0.496 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.764      ;
; 0.499 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.767      ;
; 0.501 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.769      ;
; 0.555 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.295      ;
; 0.556 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.296      ;
; 0.556 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.296      ;
; 0.558 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[12]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.296      ;
; 0.559 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.297      ;
; 0.559 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.297      ;
; 0.559 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.297      ;
; 0.560 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.298      ;
; 0.626 ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; uart:uart_module|led2                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.894      ;
; 0.647 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.387      ;
; 0.647 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.387      ;
; 0.650 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.388      ;
; 0.654 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.394      ;
; 0.655 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|rgb[0][2]                        ; i_clk        ; i_clk       ; 0.000        ; 0.541      ; 1.391      ;
; 0.658 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.396      ;
; 0.668 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|rgb[1][2]                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.935      ;
; 0.677 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.417      ;
; 0.678 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.418      ;
; 0.678 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.416      ;
; 0.679 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.545      ; 1.419      ;
; 0.680 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[10]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.418      ;
; 0.681 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.419      ;
; 0.681 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.419      ;
; 0.682 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.543      ; 1.420      ;
; 0.685 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.972      ;
; 0.685 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.972      ;
; 0.686 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.973      ;
; 0.686 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.973      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.974      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.975      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.976      ;
; 0.701 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.968      ;
; 0.703 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[15]                 ; clockmodifier:clockmodifier_module|counter[15]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[13]                 ; clockmodifier:clockmodifier_module|counter[13]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[3]                  ; clockmodifier:clockmodifier_module|counter[3]                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.971      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                   ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.971      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[29]                 ; clockmodifier:clockmodifier_module|counter[29]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[21]                 ; clockmodifier:clockmodifier_module|counter[21]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[19]                 ; clockmodifier:clockmodifier_module|counter[19]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; clockmodifier:clockmodifier_module|counter[11]                 ; clockmodifier:clockmodifier_module|counter[11]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; clockmodifier:clockmodifier_module|counter[27]                 ; clockmodifier:clockmodifier_module|counter[27]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clockmodifier:clockmodifier_module|counter[17]                 ; clockmodifier:clockmodifier_module|counter[17]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; clockmodifier:clockmodifier_module|counter[1]                  ; clockmodifier:clockmodifier_module|counter[1]                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[19]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[19]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[21]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[21]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[29]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[29]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; clockmodifier:clockmodifier_module|counter[31]                 ; clockmodifier:clockmodifier_module|counter[31]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clockmodifier:clockmodifier_module|counter[22]                 ; clockmodifier:clockmodifier_module|counter[22]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; clockmodifier:clockmodifier_module|counter[9]                  ; clockmodifier:clockmodifier_module|counter[9]                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[17]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[17]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[27]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[27]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; clockmodifier:clockmodifier_module|counter[25]                 ; clockmodifier:clockmodifier_module|counter[25]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; clockmodifier:clockmodifier_module|counter[23]                 ; clockmodifier:clockmodifier_module|counter[23]                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.976      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.634 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.901      ;
; 0.650 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[3]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.917      ;
; 0.705 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.712 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.980      ;
; 1.026 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.030 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.030 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.297      ;
; 1.031 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.298      ;
; 1.031 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.298      ;
; 1.032 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.299      ;
; 1.033 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.033 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.300      ;
; 1.042 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.309      ;
; 1.043 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.311      ;
; 1.044 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.311      ;
; 1.045 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.045 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.312      ;
; 1.046 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.046 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.313      ;
; 1.047 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.314      ;
; 1.119 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.387      ;
; 1.120 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.120 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.387      ;
; 1.121 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.121 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.388      ;
; 1.122 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.122 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.389      ;
; 1.125 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.392      ;
; 1.126 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.393      ;
; 1.127 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.394      ;
; 1.128 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.396      ;
; 1.148 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.416      ;
; 1.148 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.416      ;
; 1.149 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.417      ;
; 1.149 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.416      ;
; 1.149 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.416      ;
; 1.150 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[2]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.071      ; 1.416      ;
; 1.150 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.150 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.417      ;
; 1.151 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.151 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.418      ;
; 1.152 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.419      ;
; 1.152 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.419      ;
; 1.153 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.420      ;
; 1.153 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.420      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; -5.412 ; -64.236       ;
; i_clk                                            ; -1.229 ; -106.635      ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.178 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.281 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -193.126      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.000 ; -44.000       ;
+--------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                         ;
+--------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -5.412 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.323      ; 6.712      ;
; -5.402 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.323      ; 6.702      ;
; -5.396 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.319      ; 6.692      ;
; -5.390 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.319      ; 6.686      ;
; -5.375 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.323      ; 6.675      ;
; -5.371 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.322      ; 6.670      ;
; -5.367 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.323      ; 6.667      ;
; -5.362 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.323      ; 6.662      ;
; -5.358 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.322      ; 6.657      ;
; -5.354 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.323      ; 6.654      ;
; -5.352 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.322      ; 6.651      ;
; -5.351 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.322      ; 6.650      ;
; -5.306 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.320      ; 6.603      ;
; -5.293 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.320      ; 6.590      ;
; -5.244 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.319      ; 6.540      ;
; -5.242 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.320      ; 6.539      ;
; -5.238 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.319      ; 6.534      ;
; -5.228 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.319      ; 6.524      ;
; -5.215 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.319      ; 6.511      ;
; -5.211 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.320      ; 6.508      ;
; -5.200 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.322      ; 6.499      ;
; -5.198 ; uart:uart_module|uart_rx:u_RX|rgb[0][6] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.320      ; 6.495      ;
; -5.171 ; uart:uart_module|uart_rx:u_RX|rgb[0][7] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.322      ; 6.470      ;
; -5.168 ; uart:uart_module|uart_rx:u_RX|rgb[0][5] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.320      ; 6.465      ;
; -5.018 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.112      ; 6.107      ;
; -5.014 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.111      ; 6.102      ;
; -5.010 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.112      ; 6.099      ;
; -4.949 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.109      ; 6.035      ;
; -4.920 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.108      ; 6.005      ;
; -4.914 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.108      ; 5.999      ;
; -4.876 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.111      ; 5.964      ;
; -4.854 ; uart:uart_module|uart_rx:u_RX|rgb[0][4] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.109      ; 5.940      ;
; -3.960 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.112      ; 5.049      ;
; -3.950 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.112      ; 5.039      ;
; -3.944 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.108      ; 5.029      ;
; -3.938 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.108      ; 5.023      ;
; -3.900 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.111      ; 4.988      ;
; -3.899 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.111      ; 4.987      ;
; -3.790 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.109      ; 4.876      ;
; -3.716 ; uart:uart_module|uart_rx:u_RX|rgb[0][3] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.109      ; 4.802      ;
; -2.754 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[7] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.118      ; 3.849      ;
; -2.700 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[6] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.118      ; 3.795      ;
; -2.697 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[3] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.122      ; 3.796      ;
; -2.687 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[5] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.122      ; 3.786      ;
; -2.662 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[1] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.121      ; 3.760      ;
; -2.637 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[0] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.121      ; 3.735      ;
; -2.597 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[4] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.119      ; 3.693      ;
; -2.502 ; uart:uart_module|uart_rx:u_RX|rgb[0][2] ; sevensegment:sevs_module|curr_val[2] ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; 0.119      ; 3.598      ;
; -1.532 ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.482      ;
; -1.524 ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.474      ;
; -1.522 ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.468      ;
; -1.516 ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.462      ;
; -1.512 ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.462      ;
; -1.504 ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.454      ;
; -1.504 ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.454      ;
; -1.502 ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.448      ;
; -1.496 ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.446      ;
; -1.496 ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.442      ;
; -1.494 ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.440      ;
; -1.488 ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.434      ;
; -1.467 ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.417      ;
; -1.463 ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.410      ;
; -1.459 ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.409      ;
; -1.457 ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.403      ;
; -1.451 ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.397      ;
; -1.445 ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.395      ;
; -1.443 ; sevensegment:sevs_module|counter[27]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.390      ;
; -1.437 ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.387      ;
; -1.435 ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.381      ;
; -1.435 ; sevensegment:sevs_module|counter[17]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.382      ;
; -1.432 ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.382      ;
; -1.430 ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.380      ;
; -1.429 ; sevensegment:sevs_module|counter[14]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.375      ;
; -1.428 ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.378      ;
; -1.425 ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.375      ;
; -1.424 ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.374      ;
; -1.422 ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.372      ;
; -1.422 ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.368      ;
; -1.420 ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.370      ;
; -1.420 ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.366      ;
; -1.418 ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.364      ;
; -1.417 ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.367      ;
; -1.416 ; sevensegment:sevs_module|counter[15]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.362      ;
; -1.415 ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.361      ;
; -1.414 ; sevensegment:sevs_module|counter[26]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.360      ;
; -1.412 ; sevensegment:sevs_module|counter[12]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.358      ;
; -1.412 ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.362      ;
; -1.409 ; sevensegment:sevs_module|counter[10]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.355      ;
; -1.404 ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.354      ;
; -1.402 ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.352      ;
; -1.402 ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.348      ;
; -1.398 ; sevensegment:sevs_module|counter[23]    ; sevensegment:sevs_module|curr_val[4] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.345      ;
; -1.397 ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[3] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.347      ;
; -1.396 ; sevensegment:sevs_module|counter[18]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.342      ;
; -1.394 ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.344      ;
; -1.392 ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.338      ;
; -1.389 ; sevensegment:sevs_module|counter[28]    ; sevensegment:sevs_module|curr_val[2] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.336      ;
; -1.389 ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[5] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.037     ; 2.339      ;
; -1.387 ; sevensegment:sevs_module|counter[6]     ; sevensegment:sevs_module|curr_val[6] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.333      ;
; -1.386 ; sevensegment:sevs_module|counter[19]    ; sevensegment:sevs_module|curr_val[7] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.041     ; 2.332      ;
+--------+-----------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                              ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.229 ; clockmodifier:clockmodifier_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.180      ;
; -1.222 ; clockmodifier:clockmodifier_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.173      ;
; -1.197 ; clockmodifier:clockmodifier_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 2.147      ;
; -1.193 ; clockmodifier:clockmodifier_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 2.143      ;
; -1.180 ; clockmodifier:clockmodifier_module|counter[8]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 2.130      ;
; -1.175 ; clockmodifier:clockmodifier_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.126      ;
; -1.166 ; clockmodifier:clockmodifier_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.117      ;
; -1.165 ; clockmodifier:clockmodifier_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.116      ;
; -1.161 ; clockmodifier:clockmodifier_module|counter[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.112      ;
; -1.161 ; clockmodifier:clockmodifier_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.112      ;
; -1.159 ; clockmodifier:clockmodifier_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.110      ;
; -1.156 ; clockmodifier:clockmodifier_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.107      ;
; -1.151 ; clockmodifier:clockmodifier_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.102      ;
; -1.148 ; clockmodifier:clockmodifier_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.099      ;
; -1.147 ; clockmodifier:clockmodifier_module|counter[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.098      ;
; -1.131 ; clockmodifier:clockmodifier_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.082      ;
; -1.115 ; clockmodifier:clockmodifier_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.066      ;
; -1.090 ; clockmodifier:clockmodifier_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.041      ;
; -1.083 ; clockmodifier:clockmodifier_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.034      ;
; -1.068 ; clockmodifier:clockmodifier_module|counter[11] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 2.019      ;
; -1.045 ; clockmodifier:clockmodifier_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.996      ;
; -1.040 ; clockmodifier:clockmodifier_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.991      ;
; -1.017 ; clockmodifier:clockmodifier_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.968      ;
; -1.014 ; clockmodifier:clockmodifier_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.965      ;
; -1.014 ; clockmodifier:clockmodifier_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.964      ;
; -1.011 ; clockmodifier:clockmodifier_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.962      ;
; -1.009 ; clockmodifier:clockmodifier_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.960      ;
; -1.007 ; clockmodifier:clockmodifier_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.958      ;
; -0.999 ; clockmodifier:clockmodifier_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.950      ;
; -0.996 ; clockmodifier:clockmodifier_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk        ; i_clk       ; 1.000        ; -0.036     ; 1.947      ;
; -0.989 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[0]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.738      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.969 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.919      ;
; -0.959 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]       ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]       ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.904      ;
; -0.959 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]       ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.904      ;
; -0.955 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]       ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.900      ;
; -0.955 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]       ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.900      ;
; -0.955 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]       ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.900      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[0]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[1]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]     ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]      ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[12]     ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]     ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.952 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]     ; i_clk        ; i_clk       ; 1.000        ; -0.237     ; 1.702      ;
; -0.943 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.888      ;
; -0.943 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.888      ;
; -0.943 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.888      ;
; -0.941 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.886      ;
; -0.941 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.886      ;
; -0.941 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[0]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.886      ;
; -0.935 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.880      ;
; -0.935 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.880      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[18]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[20]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.931 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]    ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 1.881      ;
; -0.921 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[0]   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.670      ;
; -0.920 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.865      ;
; -0.920 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.865      ;
; -0.920 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[4]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.865      ;
; -0.917 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]   ; uart:uart_module|uart_rx:u_RX|rgb[0][7]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.862      ;
; -0.917 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]   ; uart:uart_module|uart_rx:u_RX|rgb[0][6]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.862      ;
; -0.917 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]   ; uart:uart_module|uart_rx:u_RX|rgb[0][5]          ; i_clk        ; i_clk       ; 1.000        ; -0.042     ; 1.862      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[16]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[18]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[20]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[22]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
; -0.909 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[23]    ; i_clk        ; i_clk       ; 1.000        ; -0.238     ; 1.658      ;
+--------+------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                            ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                      ; To Node                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; uart:uart_module|uart_tx:u_TX|pixel_transmit                   ; uart:uart_module|uart_tx:u_TX|pixel_transmit                   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                 ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|s_TRANSMITING_FLAG               ; uart:uart_module|uart_tx:u_TX|s_TRANSMITING_FLAG               ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                       ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.197 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.318      ;
; 0.206 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[8]                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.326      ;
; 0.207 ; uart:uart_module|uart_controller:u_Control|current_state.RX_EN ; uart:uart_module|led1                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.328      ;
; 0.211 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.331      ;
; 0.216 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]                   ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[8]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.337      ;
; 0.224 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.344      ;
; 0.226 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.346      ;
; 0.229 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                       ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.349      ;
; 0.263 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 0.584      ;
; 0.263 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[12]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.238      ; 0.585      ;
; 0.263 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[24]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.238      ; 0.585      ;
; 0.263 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[30]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.238      ; 0.585      ;
; 0.264 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[4]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 0.585      ;
; 0.264 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[10]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.237      ; 0.585      ;
; 0.264 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[26]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.238      ; 0.586      ;
; 0.264 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[28]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.238      ; 0.586      ;
; 0.267 ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; uart:uart_module|led2                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.388      ;
; 0.278 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                 ; uart:uart_module|uart_rx:u_RX|rgb[1][2]                        ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.399      ;
; 0.294 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[15]                   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.423      ;
; 0.295 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                  ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                  ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.424      ;
; 0.295 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[5]                    ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.424      ;
; 0.296 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[11]                   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[27]                  ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                  ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.297 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[25]                  ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.426      ;
; 0.302 ; clockmodifier:clockmodifier_module|counter[15]                 ; clockmodifier:clockmodifier_module|counter[15]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[31]                 ; clockmodifier:clockmodifier_module|counter[31]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[13]                 ; clockmodifier:clockmodifier_module|counter[13]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[3]                  ; clockmodifier:clockmodifier_module|counter[3]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[3]                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[13]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[31]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[31]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                   ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[29]                 ; clockmodifier:clockmodifier_module|counter[29]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[27]                 ; clockmodifier:clockmodifier_module|counter[27]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[21]                 ; clockmodifier:clockmodifier_module|counter[21]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[19]                 ; clockmodifier:clockmodifier_module|counter[19]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[17]                 ; clockmodifier:clockmodifier_module|counter[17]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[11]                 ; clockmodifier:clockmodifier_module|counter[11]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[7]                  ; clockmodifier:clockmodifier_module|counter[7]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[1]                  ; clockmodifier:clockmodifier_module|counter[1]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                   ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[7]                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[6]                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[17]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[17]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[19]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[19]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[21]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[21]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[27]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[27]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[29]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[29]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[6]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[6]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[7]                   ; uart:uart_module|uart_rx:u_RX|rgb_elcount[7]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[17]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                  ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|pixel_receive                    ; uart:uart_module|uart_controller:u_Control|current_state.TX_EN ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[25]                 ; clockmodifier:clockmodifier_module|counter[25]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[23]                 ; clockmodifier:clockmodifier_module|counter[23]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[22]                 ; clockmodifier:clockmodifier_module|counter[22]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[16]                 ; clockmodifier:clockmodifier_module|counter[16]                 ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[9]                  ; clockmodifier:clockmodifier_module|counter[9]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; clockmodifier:clockmodifier_module|counter[2]                  ; clockmodifier:clockmodifier_module|counter[2]                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[2]                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[8]                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]                    ; uart:uart_module|uart_tx:u_TX|pixval_ctr[9]                    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[14]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[16]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[16]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[22]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[22]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; uart:uart_module|uart_tx:u_TX|pixval_ctr[23]                   ; uart:uart_module|uart_tx:u_TX|pixval_ctr[23]                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.426      ;
+-------+----------------------------------------------------------------+----------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                              ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.281 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[3]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.401      ;
; 0.284 ; sevensegment:sevs_module|counter[2]  ; sevensegment:sevs_module|dig[1]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.404      ;
; 0.303 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.452 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.463 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.583      ;
; 0.464 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[14] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.468 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.589      ;
; 0.515 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.635      ;
; 0.516 ; sevensegment:sevs_module|counter[5]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.636      ;
; 0.517 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|counter[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[21] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[29] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[27] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.518 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|counter[18] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; sevensegment:sevs_module|counter[0]  ; sevensegment:sevs_module|counter[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|counter[16] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|counter[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; sevensegment:sevs_module|counter[1]  ; sevensegment:sevs_module|counter[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[7]  ; sevensegment:sevs_module|counter[10] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|counter[24] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|counter[22] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|counter[20] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|counter[30] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|counter[12] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|counter[26] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|counter[28] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.641      ;
; 0.529 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|counter[9]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|counter[17] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|counter[19] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.650      ;
; 0.530 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|counter[25] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; sevensegment:sevs_module|counter[10] ; sevensegment:sevs_module|counter[13] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; sevensegment:sevs_module|counter[4]  ; sevensegment:sevs_module|counter[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|counter[15] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
; 0.531 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|counter[23] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.651      ;
+-------+--------------------------------------+--------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -14.065  ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -14.065  ; 0.281 ; N/A      ; N/A     ; -1.487              ;
;  i_clk                                            ; -4.188   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS                                   ; -700.301 ; 0.0   ; 0.0      ; 0.0     ; -333.642            ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -208.341 ; 0.000 ; N/A      ; N/A     ; -65.956             ;
;  i_clk                                            ; -491.960 ; 0.000 ; N/A      ; N/A     ; -267.686            ;
+---------------------------------------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_hs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_vs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_buzz        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_btn1                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn2                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn3                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_btn4                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_IR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.33 V              ; -0.00421 V          ; 0.165 V                              ; 0.078 V                              ; 3.11e-09 s                  ; 2.85e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.33 V             ; -0.00421 V         ; 0.165 V                             ; 0.078 V                             ; 3.11e-09 s                 ; 2.85e-09 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.088 V                              ; 0.056 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.088 V                             ; 0.056 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1648     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1735821  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 5950     ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1648     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 1735821  ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 5950     ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 65    ; 65   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; Constrained ;
; i_clk                                            ; i_clk                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led1      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led2      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led3      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sun Jan 12 20:49:30 2025
Info: Command: quartus_sta TubesSisdig -c TubesSisdig
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "PLL25" -- entity does not exist in design
Warning (20013): Ignored 74 assignments for entity "PLL25_altpll_0" -- entity does not exist in design
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TubesSisdig.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clockmodifier:clockmodifier_module|clk_out_intem clockmodifier:clockmodifier_module|clk_out_intem
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -14.065
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -14.065            -208.341 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -4.188            -491.960 i_clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 i_clk 
    Info (332119):     0.683               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -267.686 i_clk 
    Info (332119):    -1.487             -65.428 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -12.810
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -12.810            -186.320 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -3.889            -445.431 i_clk 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 i_clk 
    Info (332119):     0.634               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -267.686 i_clk 
    Info (332119):    -1.487             -65.956 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -5.412
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -5.412             -64.236 clockmodifier:clockmodifier_module|clk_out_intem 
    Info (332119):    -1.229            -106.635 i_clk 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 i_clk 
    Info (332119):     0.281               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -193.126 i_clk 
    Info (332119):    -1.000             -44.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4859 megabytes
    Info: Processing ended: Sun Jan 12 20:49:31 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


