# compile verilog/system verilog design source files
verilog xil_defaultlib  \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/hdl/axi_pcie_v2_9_10_pcie_7x_v2_0_2_pipe_clock.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/hdl/axi_pcie_v2_9_10_pcie_7x_v2_0_2_qpll_wrapper.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/hdl/axi_pcie_v2_9_10_pcie_7x_v2_0_2_gt_common.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/hdl/axi_pcie_v2_9_10_pcie_7x_v2_0_2_qpll_drp.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/hdl/axi_pcie_v2_9_10_pcie_7x_v2_0_2_gtp_cpllpd_ovrd.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/hdl/pcie_block_axi_pcie_0_0_pcie_7x_v2_0_2.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_pcie_0_0/sim/pcie_block_axi_pcie_0_0.v" \
"../../../../pcie_implt.ip_user_files/bd/pcie_block/ip/pcie_block_axi_amm_bridge_0_0/sim/pcie_block_axi_amm_bridge_0_0.v" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
