Fitter report for Machine
Tue Jan  8 16:25:05 2019
Quartus Prime Version 17.1.0 Build 590 10/25/2017 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan  8 16:25:05 2019           ;
; Quartus Prime Version              ; 17.1.0 Build 590 10/25/2017 SJ Standard Edition ;
; Revision Name                      ; Machine                                         ;
; Top-level Entity Name              ; Machine                                         ;
; Family                             ; Cyclone IV E                                    ;
; Device                             ; EP4CE30F23I7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 1,038 / 28,848 ( 4 % )                          ;
;     Total combinational functions  ; 932 / 28,848 ( 3 % )                            ;
;     Dedicated logic registers      ; 528 / 28,848 ( 2 % )                            ;
; Total registers                    ; 528                                             ;
; Total pins                         ; 50 / 329 ( 15 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                                 ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE30F23I7                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; -40                                   ;                                       ;
; Maximum Core Junction Temperature                                          ; 100                                   ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Power Optimization During Fitting                                          ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.16        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.7%      ;
;     Processor 3            ;   5.4%      ;
;     Processor 4            ;   5.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1591 ) ; 0.00 % ( 0 / 1591 )        ; 0.00 % ( 0 / 1591 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1591 ) ; 0.00 % ( 0 / 1591 )        ; 0.00 % ( 0 / 1591 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1581 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /export/home/017/a0171595/FPGA/Mission2/output_files/Machine.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,038 / 28,848 ( 4 % ) ;
;     -- Combinational with no register       ; 510                    ;
;     -- Register only                        ; 106                    ;
;     -- Combinational with a register        ; 422                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 832                    ;
;     -- 3 input functions                    ; 90                     ;
;     -- <=2 input functions                  ; 10                     ;
;     -- Register only                        ; 106                    ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 932                    ;
;     -- arithmetic mode                      ; 0                      ;
;                                             ;                        ;
; Total registers*                            ; 528 / 30,421 ( 2 % )   ;
;     -- Dedicated logic registers            ; 528 / 28,848 ( 2 % )   ;
;     -- I/O registers                        ; 0 / 1,573 ( 0 % )      ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 70 / 1,803 ( 4 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 50 / 329 ( 15 % )      ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )         ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )          ;
;                                             ;                        ;
; M9Ks                                        ; 0 / 66 ( 0 % )         ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )          ;
; Global signals                              ; 20                     ;
;     -- Global clocks                        ; 20 / 20 ( 100 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )          ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 1.9% / 1.8% / 2.1%     ;
; Peak interconnect usage (total/H/V)         ; 16.8% / 16.2% / 17.6%  ;
; Maximum fan-out                             ; 528                    ;
; Highest non-global fan-out                  ; 528                    ;
; Total fan-out                               ; 5392                   ;
; Average fan-out                             ; 3.19                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1038 / 28848 ( 4 % ) ; 0 / 28848 ( 0 % )              ;
;     -- Combinational with no register       ; 510                  ; 0                              ;
;     -- Register only                        ; 106                  ; 0                              ;
;     -- Combinational with a register        ; 422                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 832                  ; 0                              ;
;     -- 3 input functions                    ; 90                   ; 0                              ;
;     -- <=2 input functions                  ; 10                   ; 0                              ;
;     -- Register only                        ; 106                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 932                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 528                  ; 0                              ;
;     -- Dedicated logic registers            ; 528 / 28848 ( 2 % )  ; 0 / 28848 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 70 / 1803 ( 4 % )    ; 0 / 1803 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 50                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )      ; 0 / 132 ( 0 % )                ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 20 / 24 ( 83 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 5387                 ; 5                              ;
;     -- Registered Connections               ; 2129                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 34                   ; 0                              ;
;     -- Output Ports                         ; 16                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; In[0]  ; B15   ; 7        ; 45           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[10] ; AA10  ; 3        ; 34           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[11] ; N2    ; 2        ; 0            ; 19           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[12] ; A8    ; 8        ; 25           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[13] ; V9    ; 3        ; 20           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[14] ; AA8   ; 3        ; 22           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[15] ; U11   ; 3        ; 29           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[16] ; AB10  ; 3        ; 34           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[17] ; C10   ; 8        ; 29           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[18] ; E10   ; 8        ; 32           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[19] ; AA13  ; 4        ; 38           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[1]  ; E12   ; 7        ; 36           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[20] ; A9    ; 8        ; 32           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[21] ; AB14  ; 4        ; 38           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[22] ; AA14  ; 4        ; 38           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[23] ; Y10   ; 3        ; 34           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[24] ; AB9   ; 3        ; 27           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[25] ; T13   ; 4        ; 45           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[26] ; F11   ; 7        ; 36           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[27] ; D13   ; 7        ; 45           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[28] ; F13   ; 7        ; 45           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[29] ; C13   ; 7        ; 45           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[2]  ; M21   ; 5        ; 67           ; 18           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[30] ; M20   ; 5        ; 67           ; 19           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[31] ; E11   ; 7        ; 36           ; 43           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[3]  ; B14   ; 7        ; 38           ; 43           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[4]  ; E13   ; 7        ; 41           ; 43           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[5]  ; E9    ; 8        ; 22           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[6]  ; B13   ; 7        ; 38           ; 43           ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[7]  ; V11   ; 3        ; 34           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[8]  ; AA9   ; 3        ; 27           ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; In[9]  ; A13   ; 7        ; 38           ; 43           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; clock  ; G1    ; 1        ; 0            ; 21           ; 7            ; 51                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
; power  ; G11   ; 8        ; 27           ; 43           ; 0            ; 528                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ; no        ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Out[0]  ; B7    ; 8        ; 25           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[10] ; B8    ; 8        ; 25           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[11] ; AB13  ; 4        ; 38           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[12] ; E14   ; 7        ; 48           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[13] ; D10   ; 8        ; 32           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[14] ; B10   ; 8        ; 32           ; 43           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[15] ; A14   ; 7        ; 41           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[1]  ; W13   ; 4        ; 43           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[2]  ; T12   ; 4        ; 45           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[3]  ; W10   ; 3        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[4]  ; A7    ; 8        ; 25           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[5]  ; U12   ; 4        ; 43           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[6]  ; A6    ; 8        ; 25           ; 43           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[7]  ; A10   ; 8        ; 32           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[8]  ; C7    ; 8        ; 20           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Out[9]  ; A15   ; 7        ; 45           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L8n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L10p, FLASH_nCE, nCSO           ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R24n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T38n, PADD3                     ; Use as regular IO        ; Out[12]                 ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T37p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; In[28]                  ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T36n, PADD5                     ; Use as regular IO        ; Out[9]                  ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T36p, PADD6                     ; Use as regular IO        ; In[0]                   ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T35n, PADD7                     ; Use as regular IO        ; In[29]                  ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T35p, PADD8                     ; Use as regular IO        ; In[27]                  ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T31n, PADD9                     ; Use as regular IO        ; Out[15]                 ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T31p, PADD10                    ; Use as regular IO        ; In[3]                   ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T29n, PADD11                    ; Use as regular IO        ; In[9]                   ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T29p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; In[6]                   ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T27n, PADD13                    ; Use as regular IO        ; In[31]                  ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T27p, PADD14                    ; Use as regular IO        ; In[26]                  ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T25p, PADD15                    ; Use as regular IO        ; Out[14]                 ; Dual Purpose Pin          ;
; A9       ; DIFFIO_T24n, PADD16                    ; Use as regular IO        ; In[20]                  ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T20n, DATA2                     ; Use as regular IO        ; In[12]                  ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T20p, DATA3                     ; Use as regular IO        ; Out[10]                 ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T19n, PADD18                    ; Use as regular IO        ; Out[4]                  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T19p, DATA4                     ; Use as regular IO        ; Out[0]                  ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T18n, PADD19                    ; Use as regular IO        ; Out[6]                  ; Dual Purpose Pin          ;
; C7       ; DIFFIO_T16p, DATA13                    ; Use as regular IO        ; Out[8]                  ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 5 / 35 ( 14 % )  ; 2.5V          ; --           ;
; 2        ; 1 / 45 ( 2 % )   ; 2.5V          ; --           ;
; 3        ; 10 / 42 ( 24 % ) ; 2.5V          ; --           ;
; 4        ; 8 / 43 ( 19 % )  ; 2.5V          ; --           ;
; 5        ; 2 / 41 ( 5 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 37 ( 3 % )   ; 2.5V          ; --           ;
; 7        ; 14 / 43 ( 33 % ) ; 2.5V          ; --           ;
; 8        ; 14 / 43 ( 33 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 501        ; 8        ; Out[6]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 499        ; 8        ; Out[4]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 497        ; 8        ; In[12]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 487        ; 8        ; In[20]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 485        ; 8        ; Out[7]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 481        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 479        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 473        ; 7        ; In[9]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 469        ; 7        ; Out[15]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 458        ; 7        ; Out[9]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 183        ; 3        ; In[14]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 189        ; 3        ; In[8]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 202        ; 3        ; In[10]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 204        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 206        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 208        ; 4        ; In[19]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 210        ; 4        ; In[22]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 220        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA19     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB5      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 190        ; 3        ; In[24]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 203        ; 3        ; In[16]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 205        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 207        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 209        ; 4        ; Out[11]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 211        ; 4        ; In[21]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AB15     ; 221        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 260        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B6       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 500        ; 8        ; Out[0]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 498        ; 8        ; Out[10]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 486        ; 8        ; Out[14]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 482        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 480        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 474        ; 7        ; In[6]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 470        ; 7        ; In[3]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 459        ; 7        ; In[0]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 404        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 403        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 508        ; 8        ; Out[8]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 491        ; 8        ; In[17]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 460        ; 7        ; In[29]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 405        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 401        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 400        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 17         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 483        ; 8        ; Out[13]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 461        ; 7        ; In[27]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 407        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; D21      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 394        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 21         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 546        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 545        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 506        ; 8        ; In[5]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ; 484        ; 8        ; In[18]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 477        ; 7        ; In[31]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 476        ; 7        ; In[1]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 468        ; 7        ; In[4]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E14      ; 453        ; 7        ; Out[12]                                                   ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 544        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 478        ; 7        ; In[26]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 457        ; 7        ; In[28]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 410        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 67         ; 1        ; clock                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 547        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 492        ; 8        ; power                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 411        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 345        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 344        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H6       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 399        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 55         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J17      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 363        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 59         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 58         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 60         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 41         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 369        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 350        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 360        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 63         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 62         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 65         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 64         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 61         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ; 349        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 348        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ; 337        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M17      ; 347        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 346        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 336        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 335        ; 5        ; In[30]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 334        ; 5        ; In[2]                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 76         ; 2        ; In[11]                                                    ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 330        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P6       ; 131        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P15      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 320        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 319        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 135        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R6       ; 136        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 137        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 269        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 316        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 69         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 68         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 134        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 133        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 138        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 226        ; 4        ; Out[2]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T13      ; 227        ; 4        ; In[25]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; T14      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 343        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 342        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 191        ; 3        ; In[15]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U12      ; 222        ; 4        ; Out[5]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ; 262        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U17      ; 263        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 130        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 129        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 178        ; 3        ; In[13]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 199        ; 3        ; In[7]                                                     ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 237        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 200        ; 3        ; Out[3]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 218        ; 4        ; Out[1]                                                    ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; W14      ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 257        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W20      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 201        ; 3        ; In[23]                                                    ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; Out[15]  ; Incomplete set of assignments ;
; Out[14]  ; Incomplete set of assignments ;
; Out[13]  ; Incomplete set of assignments ;
; Out[12]  ; Incomplete set of assignments ;
; Out[11]  ; Incomplete set of assignments ;
; Out[10]  ; Incomplete set of assignments ;
; Out[9]   ; Incomplete set of assignments ;
; Out[8]   ; Incomplete set of assignments ;
; Out[7]   ; Incomplete set of assignments ;
; Out[6]   ; Incomplete set of assignments ;
; Out[5]   ; Incomplete set of assignments ;
; Out[4]   ; Incomplete set of assignments ;
; Out[3]   ; Incomplete set of assignments ;
; Out[2]   ; Incomplete set of assignments ;
; Out[1]   ; Incomplete set of assignments ;
; Out[0]   ; Incomplete set of assignments ;
; In[26]   ; Incomplete set of assignments ;
; clock    ; Incomplete set of assignments ;
; power    ; Incomplete set of assignments ;
; In[31]   ; Incomplete set of assignments ;
; In[30]   ; Incomplete set of assignments ;
; In[29]   ; Incomplete set of assignments ;
; In[27]   ; Incomplete set of assignments ;
; In[1]    ; Incomplete set of assignments ;
; In[0]    ; Incomplete set of assignments ;
; In[28]   ; Incomplete set of assignments ;
; In[2]    ; Incomplete set of assignments ;
; In[13]   ; Incomplete set of assignments ;
; In[18]   ; Incomplete set of assignments ;
; In[19]   ; Incomplete set of assignments ;
; In[16]   ; Incomplete set of assignments ;
; In[17]   ; Incomplete set of assignments ;
; In[25]   ; Incomplete set of assignments ;
; In[14]   ; Incomplete set of assignments ;
; In[9]    ; Incomplete set of assignments ;
; In[6]    ; Incomplete set of assignments ;
; In[5]    ; Incomplete set of assignments ;
; In[7]    ; Incomplete set of assignments ;
; In[3]    ; Incomplete set of assignments ;
; In[4]    ; Incomplete set of assignments ;
; In[8]    ; Incomplete set of assignments ;
; In[11]   ; Incomplete set of assignments ;
; In[10]   ; Incomplete set of assignments ;
; In[12]   ; Incomplete set of assignments ;
; In[24]   ; Incomplete set of assignments ;
; In[23]   ; Incomplete set of assignments ;
; In[21]   ; Incomplete set of assignments ;
; In[22]   ; Incomplete set of assignments ;
; In[20]   ; Incomplete set of assignments ;
; In[15]   ; Incomplete set of assignments ;
; Out[15]  ; Missing location assignment   ;
; Out[14]  ; Missing location assignment   ;
; Out[13]  ; Missing location assignment   ;
; Out[12]  ; Missing location assignment   ;
; Out[11]  ; Missing location assignment   ;
; Out[10]  ; Missing location assignment   ;
; Out[9]   ; Missing location assignment   ;
; Out[8]   ; Missing location assignment   ;
; Out[7]   ; Missing location assignment   ;
; Out[6]   ; Missing location assignment   ;
; Out[5]   ; Missing location assignment   ;
; Out[4]   ; Missing location assignment   ;
; Out[3]   ; Missing location assignment   ;
; Out[2]   ; Missing location assignment   ;
; Out[1]   ; Missing location assignment   ;
; Out[0]   ; Missing location assignment   ;
; In[26]   ; Missing location assignment   ;
; clock    ; Missing location assignment   ;
; power    ; Missing location assignment   ;
; In[31]   ; Missing location assignment   ;
; In[30]   ; Missing location assignment   ;
; In[29]   ; Missing location assignment   ;
; In[27]   ; Missing location assignment   ;
; In[1]    ; Missing location assignment   ;
; In[0]    ; Missing location assignment   ;
; In[28]   ; Missing location assignment   ;
; In[2]    ; Missing location assignment   ;
; In[13]   ; Missing location assignment   ;
; In[18]   ; Missing location assignment   ;
; In[19]   ; Missing location assignment   ;
; In[16]   ; Missing location assignment   ;
; In[17]   ; Missing location assignment   ;
; In[25]   ; Missing location assignment   ;
; In[14]   ; Missing location assignment   ;
; In[9]    ; Missing location assignment   ;
; In[6]    ; Missing location assignment   ;
; In[5]    ; Missing location assignment   ;
; In[7]    ; Missing location assignment   ;
; In[3]    ; Missing location assignment   ;
; In[4]    ; Missing location assignment   ;
; In[8]    ; Missing location assignment   ;
; In[11]   ; Missing location assignment   ;
; In[10]   ; Missing location assignment   ;
; In[12]   ; Missing location assignment   ;
; In[24]   ; Missing location assignment   ;
; In[23]   ; Missing location assignment   ;
; In[21]   ; Missing location assignment   ;
; In[22]   ; Missing location assignment   ;
; In[20]   ; Missing location assignment   ;
; In[15]   ; Missing location assignment   ;
+----------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node          ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                             ; Entity Name          ; Library Name ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+----------------------+--------------+
; |Machine                            ; 1038 (32)   ; 528 (32)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 50   ; 0            ; 510 (0)      ; 106 (6)           ; 422 (0)          ; |Machine                                                                        ; Machine              ; work         ;
;    |5bit_multiplexor:inst7|         ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; |Machine|5bit_multiplexor:inst7                                                 ; 5bit_multiplexor     ; work         ;
;    |5bit_switch:inst1|              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|5bit_switch:inst1                                                      ; 5bit_switch          ; work         ;
;    |ALU:inst5|                      ; 167 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 160 (0)      ; 0 (0)             ; 7 (0)            ; |Machine|ALU:inst5                                                              ; ALU                  ; work         ;
;       |16bit_flipsign:inst17|       ; 20 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17                                        ; 16bit_flipsign       ; work         ;
;          |16bit_fulladder:inst3|    ; 20 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (13)      ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3                  ; 16bit_fulladder      ; work         ;
;             |2bit_BCLA:inst10|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3|2bit_BCLA:inst10 ; 2bit_BCLA            ; work         ;
;             |2bit_BCLA:inst11|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3|2bit_BCLA:inst11 ; 2bit_BCLA            ; work         ;
;             |2bit_BCLA:inst12|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3|2bit_BCLA:inst12 ; 2bit_BCLA            ; work         ;
;             |2bit_BCLA:inst2|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3|2bit_BCLA:inst2  ; 2bit_BCLA            ; work         ;
;             |2bit_BCLA:inst7|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3|2bit_BCLA:inst7  ; 2bit_BCLA            ; work         ;
;             |2bit_BCLA:inst|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_flipsign:inst17|16bit_fulladder:inst3|2bit_BCLA:inst   ; 2bit_BCLA            ; work         ;
;       |16bit_fulladder:inst16|      ; 36 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (0)       ; 0 (0)             ; 1 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16                                       ; 16bit_fulladder      ; work         ;
;          |2bit_BCLA:inst10|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst10                      ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst11|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst11                      ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst12|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst12                      ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst13|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst13                      ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst1|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst1                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst2|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst2                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst3|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst3                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst4|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst4                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst5|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst5                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst6|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst6                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst7|          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst7                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst8|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst8                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst9|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst9                       ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|2bit_BCLA:inst                        ; 2bit_BCLA            ; work         ;
;          |carry_lookahead:inst16|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst16                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst18|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst18                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst20|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst20                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst21|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst21                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst22|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst22                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst24|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst24                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst26|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst26                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst28|   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst28                ; carry_lookahead      ; work         ;
;          |carry_lookahead:inst29|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst16|carry_lookahead:inst29                ; carry_lookahead      ; work         ;
;       |16bit_fulladder:inst|        ; 48 (1)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (1)       ; 0 (0)             ; 4 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst                                         ; 16bit_fulladder      ; work         ;
;          |2bit_BCLA:inst10|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst10                        ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst11|         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst11                        ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst12|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst12                        ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst13|         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst13                        ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst1|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst1                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst2|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst2                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst3|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst3                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst4|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 1 (1)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst4                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst5|          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst5                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst6|          ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst6                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst7|          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst7                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst8|          ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst8                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst9|          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst9                         ; 2bit_BCLA            ; work         ;
;          |2bit_BCLA:inst|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|2bit_BCLA:inst                          ; 2bit_BCLA            ; work         ;
;          |carry_lookahead:inst20|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|16bit_fulladder:inst|carry_lookahead:inst20                  ; carry_lookahead      ; work         ;
;       |simplemultiplexor:inst19|    ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|simplemultiplexor:inst19                                     ; simplemultiplexor    ; work         ;
;          |16bit_or:inst35|          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |Machine|ALU:inst5|simplemultiplexor:inst19|16bit_or:inst35                     ; 16bit_or             ; work         ;
;       |simplemultiplexor:inst21|    ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 2 (0)            ; |Machine|ALU:inst5|simplemultiplexor:inst21                                     ; simplemultiplexor    ; work         ;
;          |16bit_or:inst35|          ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 2 (2)            ; |Machine|ALU:inst5|simplemultiplexor:inst21|16bit_or:inst35                     ; 16bit_or             ; work         ;
;    |commandor:inst8|                ; 5 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 4 (1)            ; |Machine|commandor:inst8                                                        ; commandor            ; work         ;
;       |5bit_multiplexor:inst8|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Machine|commandor:inst8|5bit_multiplexor:inst8                                 ; 5bit_multiplexor     ; work         ;
;    |register:inst3|                 ; 808 (0)     ; 496 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 306 (0)      ; 100 (0)           ; 402 (0)          ; |Machine|register:inst3                                                         ; register             ; work         ;
;       |16bit_register_1part:inst10| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Machine|register:inst3|16bit_register_1part:inst10                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst11| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Machine|register:inst3|16bit_register_1part:inst11                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst12| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |Machine|register:inst3|16bit_register_1part:inst12                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst13| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |Machine|register:inst3|16bit_register_1part:inst13                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst14| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; |Machine|register:inst3|16bit_register_1part:inst14                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst15| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Machine|register:inst3|16bit_register_1part:inst15                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst16| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Machine|register:inst3|16bit_register_1part:inst16                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst17| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |Machine|register:inst3|16bit_register_1part:inst17                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst18| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Machine|register:inst3|16bit_register_1part:inst18                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst19| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |Machine|register:inst3|16bit_register_1part:inst19                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst1|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |Machine|register:inst3|16bit_register_1part:inst1                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst20| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Machine|register:inst3|16bit_register_1part:inst20                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst21| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |Machine|register:inst3|16bit_register_1part:inst21                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst22| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |Machine|register:inst3|16bit_register_1part:inst22                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst23| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 6 (6)             ; 10 (10)          ; |Machine|register:inst3|16bit_register_1part:inst23                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst24| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 6 (6)            ; |Machine|register:inst3|16bit_register_1part:inst24                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst25| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |Machine|register:inst3|16bit_register_1part:inst25                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst26| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 7 (7)            ; |Machine|register:inst3|16bit_register_1part:inst26                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst27| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |Machine|register:inst3|16bit_register_1part:inst27                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst28| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 11 (11)          ; |Machine|register:inst3|16bit_register_1part:inst28                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst29| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Machine|register:inst3|16bit_register_1part:inst29                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst2|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 13 (13)          ; |Machine|register:inst3|16bit_register_1part:inst2                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst30| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |Machine|register:inst3|16bit_register_1part:inst30                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst31| ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |Machine|register:inst3|16bit_register_1part:inst31                             ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst3|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Machine|register:inst3|16bit_register_1part:inst3                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst4|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 15 (15)          ; |Machine|register:inst3|16bit_register_1part:inst4                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst5|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 8 (8)            ; |Machine|register:inst3|16bit_register_1part:inst5                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst6|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 12 (12)          ; |Machine|register:inst3|16bit_register_1part:inst6                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst7|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 14 (14)          ; |Machine|register:inst3|16bit_register_1part:inst7                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst8|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Machine|register:inst3|16bit_register_1part:inst8                              ; 16bit_register_1part ; work         ;
;       |16bit_register_1part:inst9|  ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 16 (16)          ; |Machine|register:inst3|16bit_register_1part:inst9                              ; 16bit_register_1part ; work         ;
;       |select_convayer:inst111|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst111                                 ; select_convayer      ; work         ;
;       |select_convayer:inst112|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst112                                 ; select_convayer      ; work         ;
;       |select_convayer:inst113|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst113                                 ; select_convayer      ; work         ;
;       |select_convayer:inst114|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst114                                 ; select_convayer      ; work         ;
;       |select_convayer:inst115|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst115                                 ; select_convayer      ; work         ;
;       |select_convayer:inst116|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst116                                 ; select_convayer      ; work         ;
;       |select_convayer:inst117|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst117                                 ; select_convayer      ; work         ;
;       |select_convayer:inst118|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst118                                 ; select_convayer      ; work         ;
;       |select_convayer:inst119|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst119                                 ; select_convayer      ; work         ;
;       |select_convayer:inst120|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst120                                 ; select_convayer      ; work         ;
;       |select_convayer:inst121|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst121                                 ; select_convayer      ; work         ;
;       |select_convayer:inst122|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst122                                 ; select_convayer      ; work         ;
;       |select_convayer:inst123|     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Machine|register:inst3|select_convayer:inst123                                 ; select_convayer      ; work         ;
;       |select_convayer:inst124|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst124                                 ; select_convayer      ; work         ;
;       |select_convayer:inst125|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst125                                 ; select_convayer      ; work         ;
;       |select_convayer:inst126|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst126                                 ; select_convayer      ; work         ;
;       |select_convayer:inst139|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst139                                 ; select_convayer      ; work         ;
;       |select_convayer:inst140|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Machine|register:inst3|select_convayer:inst140                                 ; select_convayer      ; work         ;
;       |simplemultiplexor:inst105|   ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (0)       ; 0 (0)             ; 81 (0)           ; |Machine|register:inst3|simplemultiplexor:inst105                               ; simplemultiplexor    ; work         ;
;          |16bit_or:inst35|          ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (49)      ; 0 (0)             ; 81 (81)          ; |Machine|register:inst3|simplemultiplexor:inst105|16bit_or:inst35               ; 16bit_or             ; work         ;
;       |simplemultiplexor:inst107|   ; 130 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 75 (0)           ; |Machine|register:inst3|simplemultiplexor:inst107                               ; simplemultiplexor    ; work         ;
;          |16bit_or:inst35|          ; 130 (130)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 75 (75)          ; |Machine|register:inst3|simplemultiplexor:inst107|16bit_or:inst35               ; 16bit_or             ; work         ;
;       |simplemultiplexor:inst109|   ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (0)       ; 0 (0)             ; 38 (0)           ; |Machine|register:inst3|simplemultiplexor:inst109                               ; simplemultiplexor    ; work         ;
;          |16bit_or:inst35|          ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 38 (38)          ; |Machine|register:inst3|simplemultiplexor:inst109|16bit_or:inst35               ; 16bit_or             ; work         ;
;       |simplemultiplexor:inst110|   ; 320 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (0)      ; 0 (0)             ; 201 (0)          ; |Machine|register:inst3|simplemultiplexor:inst110                               ; simplemultiplexor    ; work         ;
;          |16bit_or:inst35|          ; 320 (320)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 119 (119)    ; 0 (0)             ; 201 (201)        ; |Machine|register:inst3|simplemultiplexor:inst110|16bit_or:inst35               ; 16bit_or             ; work         ;
;    |simplemultiplexor:inst4|        ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (0)       ; 0 (0)             ; 13 (0)           ; |Machine|simplemultiplexor:inst4                                                ; simplemultiplexor    ; work         ;
;       |16bit_and:inst18|            ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 0 (0)            ; |Machine|simplemultiplexor:inst4|16bit_and:inst18                               ; 16bit_and            ; work         ;
;       |16bit_and:inst|              ; 16 (16)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |Machine|simplemultiplexor:inst4|16bit_and:inst                                 ; 16bit_and            ; work         ;
;       |16bit_or:inst35|             ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 6 (6)            ; |Machine|simplemultiplexor:inst4|16bit_or:inst35                                ; 16bit_or             ; work         ;
+-------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Name    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------+----------+---------------+---------------+-----------------------+-----+------+
; Out[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Out[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; In[26]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; clock   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; power   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[31]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[30]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; In[29]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[27]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[1]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[0]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[28]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[2]   ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; In[13]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[18]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[19]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[16]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[17]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[25]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[14]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[9]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[6]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[5]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[7]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[3]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[4]   ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[8]   ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[11]  ; Input    ; (6) 1209 ps   ; --            ; --                    ; --  ; --   ;
; In[10]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[12]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[24]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[23]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[21]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[22]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
; In[20]  ; Input    ; --            ; (6) 1211 ps   ; --                    ; --  ; --   ;
; In[15]  ; Input    ; (6) 1211 ps   ; --            ; --                    ; --  ; --   ;
+---------+----------+---------------+---------------+-----------------------+-----+------+


+------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                           ;
+------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------+-------------------+---------+
; In[26]                                                     ;                   ;         ;
;      - inst[26]                                            ; 0                 ; 6       ;
; clock                                                      ;                   ;         ;
; power                                                      ;                   ;         ;
;      - inst[31]                                            ; 0                 ; 6       ;
;      - inst[30]                                            ; 0                 ; 6       ;
;      - inst[29]                                            ; 0                 ; 6       ;
;      - inst[28]                                            ; 0                 ; 6       ;
;      - inst[27]                                            ; 0                 ; 6       ;
;      - inst[26]                                            ; 0                 ; 6       ;
;      - inst[25]                                            ; 0                 ; 6       ;
;      - inst[24]                                            ; 0                 ; 6       ;
;      - inst[23]                                            ; 0                 ; 6       ;
;      - inst[22]                                            ; 0                 ; 6       ;
;      - inst[21]                                            ; 0                 ; 6       ;
;      - inst[20]                                            ; 0                 ; 6       ;
;      - inst[19]                                            ; 0                 ; 6       ;
;      - inst[18]                                            ; 0                 ; 6       ;
;      - inst[17]                                            ; 0                 ; 6       ;
;      - inst[16]                                            ; 0                 ; 6       ;
;      - inst[15]                                            ; 0                 ; 6       ;
;      - inst[14]                                            ; 0                 ; 6       ;
;      - inst[13]                                            ; 0                 ; 6       ;
;      - inst[12]                                            ; 0                 ; 6       ;
;      - inst[11]                                            ; 0                 ; 6       ;
;      - inst[10]                                            ; 0                 ; 6       ;
;      - inst[9]                                             ; 0                 ; 6       ;
;      - inst[8]                                             ; 0                 ; 6       ;
;      - inst[7]                                             ; 0                 ; 6       ;
;      - inst[6]                                             ; 0                 ; 6       ;
;      - inst[5]                                             ; 0                 ; 6       ;
;      - inst[4]                                             ; 0                 ; 6       ;
;      - inst[3]                                             ; 0                 ; 6       ;
;      - inst[2]                                             ; 0                 ; 6       ;
;      - inst[1]                                             ; 0                 ; 6       ;
;      - inst[0]                                             ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst1|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst2|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst3|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst4|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst5|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst6|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst7|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst8|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[15]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[14]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[13]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[12]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[11]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[10]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[9]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[8]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[7]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[6]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[5]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[4]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[3]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[2]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[1]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst9|inst[0]   ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst10|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst11|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst12|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst13|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst14|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst15|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst16|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst17|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst18|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst19|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst20|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst21|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst22|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst23|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst24|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst25|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst26|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst27|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst28|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst29|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst30|inst[0]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[15] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[14] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[13] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[12] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[11] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[10] ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[9]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[8]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[7]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[6]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[5]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[4]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[3]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[2]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[1]  ; 0                 ; 6       ;
;      - register:inst3|16bit_register_1part:inst31|inst[0]  ; 0                 ; 6       ;
; In[31]                                                     ;                   ;         ;
;      - inst[31]                                            ; 1                 ; 6       ;
; In[30]                                                     ;                   ;         ;
;      - inst[30]~feeder                                     ; 0                 ; 6       ;
; In[29]                                                     ;                   ;         ;
;      - inst[29]~feeder                                     ; 1                 ; 6       ;
; In[27]                                                     ;                   ;         ;
;      - inst[27]                                            ; 0                 ; 6       ;
; In[1]                                                      ;                   ;         ;
;      - inst[1]                                             ; 0                 ; 6       ;
; In[0]                                                      ;                   ;         ;
;      - inst[0]                                             ; 0                 ; 6       ;
; In[28]                                                     ;                   ;         ;
;      - inst[28]                                            ; 1                 ; 6       ;
; In[2]                                                      ;                   ;         ;
;      - inst[2]                                             ; 0                 ; 6       ;
; In[13]                                                     ;                   ;         ;
;      - inst[13]                                            ; 0                 ; 6       ;
; In[18]                                                     ;                   ;         ;
;      - inst[18]                                            ; 1                 ; 6       ;
; In[19]                                                     ;                   ;         ;
;      - inst[19]                                            ; 0                 ; 6       ;
; In[16]                                                     ;                   ;         ;
;      - inst[16]~feeder                                     ; 0                 ; 6       ;
; In[17]                                                     ;                   ;         ;
;      - inst[17]~feeder                                     ; 0                 ; 6       ;
; In[25]                                                     ;                   ;         ;
;      - inst[25]                                            ; 1                 ; 6       ;
; In[14]                                                     ;                   ;         ;
;      - inst[14]                                            ; 0                 ; 6       ;
; In[9]                                                      ;                   ;         ;
;      - inst[9]                                             ; 0                 ; 6       ;
; In[6]                                                      ;                   ;         ;
;      - inst[6]                                             ; 1                 ; 6       ;
; In[5]                                                      ;                   ;         ;
;      - inst[5]                                             ; 1                 ; 6       ;
; In[7]                                                      ;                   ;         ;
;      - inst[7]                                             ; 0                 ; 6       ;
; In[3]                                                      ;                   ;         ;
;      - inst[3]                                             ; 1                 ; 6       ;
; In[4]                                                      ;                   ;         ;
;      - inst[4]                                             ; 0                 ; 6       ;
; In[8]                                                      ;                   ;         ;
;      - inst[8]                                             ; 1                 ; 6       ;
; In[11]                                                     ;                   ;         ;
;      - inst[11]                                            ; 0                 ; 6       ;
; In[10]                                                     ;                   ;         ;
;      - inst[10]                                            ; 1                 ; 6       ;
; In[12]                                                     ;                   ;         ;
;      - inst[12]~feeder                                     ; 1                 ; 6       ;
; In[24]                                                     ;                   ;         ;
;      - inst[24]                                            ; 1                 ; 6       ;
; In[23]                                                     ;                   ;         ;
;      - inst[23]                                            ; 1                 ; 6       ;
; In[21]                                                     ;                   ;         ;
;      - inst[21]                                            ; 1                 ; 6       ;
; In[22]                                                     ;                   ;         ;
;      - inst[22]                                            ; 0                 ; 6       ;
; In[20]                                                     ;                   ;         ;
;      - inst[20]                                            ; 1                 ; 6       ;
; In[15]                                                     ;                   ;         ;
;      - inst[15]                                            ; 0                 ; 6       ;
+------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                           ;
+----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clock                                        ; PIN_G1             ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clock                                        ; PIN_G1             ; 36      ; Clock        ; no     ; --                   ; --               ; --                        ;
; power                                        ; PIN_G11            ; 528     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst111|inst  ; LCCOMB_X33_Y24_N12 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; register:inst3|select_convayer:inst112|inst  ; LCCOMB_X33_Y24_N16 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; register:inst3|select_convayer:inst112|inst2 ; LCCOMB_X33_Y24_N26 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; register:inst3|select_convayer:inst113|inst  ; LCCOMB_X33_Y24_N6  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; register:inst3|select_convayer:inst113|inst2 ; LCCOMB_X33_Y24_N24 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; register:inst3|select_convayer:inst114|inst  ; LCCOMB_X33_Y24_N14 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; register:inst3|select_convayer:inst114|inst2 ; LCCOMB_X33_Y24_N4  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; register:inst3|select_convayer:inst115|inst  ; LCCOMB_X29_Y23_N22 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; register:inst3|select_convayer:inst115|inst2 ; LCCOMB_X29_Y23_N14 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; register:inst3|select_convayer:inst116|inst  ; LCCOMB_X34_Y22_N14 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; register:inst3|select_convayer:inst116|inst2 ; LCCOMB_X29_Y23_N2  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; register:inst3|select_convayer:inst117|inst  ; LCCOMB_X29_Y23_N18 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; register:inst3|select_convayer:inst117|inst2 ; LCCOMB_X29_Y22_N4  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; register:inst3|select_convayer:inst118|inst  ; LCCOMB_X29_Y23_N12 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; register:inst3|select_convayer:inst118|inst2 ; LCCOMB_X29_Y23_N20 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; register:inst3|select_convayer:inst119|inst  ; LCCOMB_X29_Y22_N14 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; register:inst3|select_convayer:inst119|inst2 ; LCCOMB_X29_Y22_N26 ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; register:inst3|select_convayer:inst120|inst  ; LCCOMB_X34_Y22_N6  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; register:inst3|select_convayer:inst120|inst2 ; LCCOMB_X29_Y22_N6  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; register:inst3|select_convayer:inst121|inst  ; LCCOMB_X33_Y24_N10 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst121|inst2 ; LCCOMB_X29_Y22_N28 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst122|inst  ; LCCOMB_X33_Y21_N2  ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst122|inst2 ; LCCOMB_X33_Y24_N20 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst123|inst  ; LCCOMB_X29_Y22_N24 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst123|inst2 ; LCCOMB_X30_Y23_N24 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst124|inst  ; LCCOMB_X34_Y22_N18 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst124|inst2 ; LCCOMB_X29_Y23_N24 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst125|inst  ; LCCOMB_X33_Y24_N2  ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst125|inst2 ; LCCOMB_X29_Y25_N4  ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst126|inst  ; LCCOMB_X33_Y21_N28 ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
; register:inst3|select_convayer:inst126|inst2 ; LCCOMB_X33_Y24_N0  ; 16      ; Clock        ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                              ;
+----------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                         ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clock                                        ; PIN_G1             ; 16      ; 12                                   ; Global Clock         ; GCLK2            ; --                        ;
; register:inst3|select_convayer:inst111|inst  ; LCCOMB_X33_Y24_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK11           ; --                        ;
; register:inst3|select_convayer:inst112|inst  ; LCCOMB_X33_Y24_N16 ; 16      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; register:inst3|select_convayer:inst112|inst2 ; LCCOMB_X33_Y24_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; register:inst3|select_convayer:inst113|inst  ; LCCOMB_X33_Y24_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; register:inst3|select_convayer:inst113|inst2 ; LCCOMB_X33_Y24_N24 ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; register:inst3|select_convayer:inst114|inst  ; LCCOMB_X33_Y24_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; register:inst3|select_convayer:inst114|inst2 ; LCCOMB_X33_Y24_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; register:inst3|select_convayer:inst115|inst  ; LCCOMB_X29_Y23_N22 ; 16      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; register:inst3|select_convayer:inst115|inst2 ; LCCOMB_X29_Y23_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; register:inst3|select_convayer:inst116|inst  ; LCCOMB_X34_Y22_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; register:inst3|select_convayer:inst116|inst2 ; LCCOMB_X29_Y23_N2  ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; register:inst3|select_convayer:inst117|inst  ; LCCOMB_X29_Y23_N18 ; 16      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; register:inst3|select_convayer:inst117|inst2 ; LCCOMB_X29_Y22_N4  ; 16      ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; register:inst3|select_convayer:inst118|inst  ; LCCOMB_X29_Y23_N12 ; 16      ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; register:inst3|select_convayer:inst118|inst2 ; LCCOMB_X29_Y23_N20 ; 16      ; 0                                    ; Global Clock         ; GCLK12           ; --                        ;
; register:inst3|select_convayer:inst119|inst  ; LCCOMB_X29_Y22_N14 ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; register:inst3|select_convayer:inst119|inst2 ; LCCOMB_X29_Y22_N26 ; 16      ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; register:inst3|select_convayer:inst120|inst  ; LCCOMB_X34_Y22_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; register:inst3|select_convayer:inst120|inst2 ; LCCOMB_X29_Y22_N6  ; 16      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+----------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------+
; Non-Global High Fan-Out Signals ;
+-------------+-------------------+
; Name        ; Fan-Out           ;
+-------------+-------------------+
; power~input ; 528               ;
+-------------+-------------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 2,095 / 116,715 ( 2 % ) ;
; C16 interconnects     ; 102 / 3,886 ( 3 % )     ;
; C4 interconnects      ; 1,355 / 73,752 ( 2 % )  ;
; Direct links          ; 319 / 116,715 ( < 1 % ) ;
; Global clocks         ; 20 / 20 ( 100 % )       ;
; Local interconnects   ; 614 / 39,600 ( 2 % )    ;
; R24 interconnects     ; 53 / 3,777 ( 1 % )      ;
; R4 interconnects      ; 1,711 / 99,858 ( 2 % )  ;
+-----------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.83) ; Number of LABs  (Total = 70) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 1                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 2                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 2                            ;
; 14                                          ; 0                            ;
; 15                                          ; 1                            ;
; 16                                          ; 59                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.91) ; Number of LABs  (Total = 70) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 67                           ;
; 1 Clock                            ; 5                            ;
; 2 Clocks                           ; 62                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 22.27) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 3                            ;
; 17                                           ; 4                            ;
; 18                                           ; 9                            ;
; 19                                           ; 2                            ;
; 20                                           ; 7                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 4                            ;
; 24                                           ; 3                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 1                            ;
; 28                                           ; 4                            ;
; 29                                           ; 2                            ;
; 30                                           ; 5                            ;
; 31                                           ; 2                            ;
; 32                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 13.56) ; Number of LABs  (Total = 70) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 0                            ;
; 3                                                ; 3                            ;
; 4                                                ; 1                            ;
; 5                                                ; 1                            ;
; 6                                                ; 5                            ;
; 7                                                ; 0                            ;
; 8                                                ; 0                            ;
; 9                                                ; 5                            ;
; 10                                               ; 6                            ;
; 11                                               ; 7                            ;
; 12                                               ; 5                            ;
; 13                                               ; 6                            ;
; 14                                               ; 3                            ;
; 15                                               ; 2                            ;
; 16                                               ; 5                            ;
; 17                                               ; 1                            ;
; 18                                               ; 1                            ;
; 19                                               ; 4                            ;
; 20                                               ; 2                            ;
; 21                                               ; 4                            ;
; 22                                               ; 1                            ;
; 23                                               ; 0                            ;
; 24                                               ; 4                            ;
; 25                                               ; 3                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 26.97) ; Number of LABs  (Total = 70) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 3                            ;
; 12                                           ; 0                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 2                            ;
; 19                                           ; 2                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 2                            ;
; 27                                           ; 3                            ;
; 28                                           ; 2                            ;
; 29                                           ; 9                            ;
; 30                                           ; 4                            ;
; 31                                           ; 5                            ;
; 32                                           ; 7                            ;
; 33                                           ; 2                            ;
; 34                                           ; 5                            ;
; 35                                           ; 3                            ;
; 36                                           ; 4                            ;
; 37                                           ; 1                            ;
; 38                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003    ; IO_000001    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 50        ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 16           ; 0            ; 0            ; 0            ; 0            ; 34           ; 16           ; 0            ; 34           ; 0            ; 0            ; 16           ; 0            ; 50        ; 50        ; 50        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 50           ; 50           ; 50           ; 50           ; 50           ; 0         ; 50           ; 50           ; 50           ; 50           ; 50           ; 50           ; 34           ; 50           ; 50           ; 50           ; 50           ; 16           ; 34           ; 50           ; 16           ; 50           ; 50           ; 34           ; 50           ; 0         ; 0         ; 0         ; 50           ; 50           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ;
; Out[15]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[14]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[13]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[12]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[11]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[10]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[9]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[8]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[7]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[6]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[5]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[4]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[2]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[1]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; Out[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[26]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; clock              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; power              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[31]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[30]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[29]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[27]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[1]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[28]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[2]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[13]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[18]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[19]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[16]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[17]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[25]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[14]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[9]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[6]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[5]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[7]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[3]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[4]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[8]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[11]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[10]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[12]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[24]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[23]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[21]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[22]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[20]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
; In[15]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; -40 C ;
; High Junction Temperature ; 100 C ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clock           ; clock,I/O            ; 317.9             ;
; clock           ; clock                ; 47.7              ;
; clock,I/O       ; clock                ; 35.0              ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                 ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                     ; Destination Register                                ; Delay Added in ns ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
; inst[26]                                            ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 4.547             ;
; inst[27]                                            ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 4.209             ;
; inst[29]                                            ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 4.209             ;
; inst[30]                                            ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 4.209             ;
; inst[31]                                            ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 4.209             ;
; inst[28]                                            ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 4.130             ;
; inst[0]                                             ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 3.784             ;
; inst[1]                                             ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 3.780             ;
; inst[19]                                            ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.700             ;
; inst[20]                                            ; register:inst3|16bit_register_1part:inst14|inst[5]  ; 3.652             ;
; inst[5]                                             ; register:inst3|16bit_register_1part:inst14|inst[5]  ; 3.639             ;
; inst[25]                                            ; register:inst3|16bit_register_1part:inst14|inst[5]  ; 3.590             ;
; inst[16]                                            ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.517             ;
; inst[6]                                             ; register:inst3|16bit_register_1part:inst14|inst[6]  ; 3.388             ;
; inst[18]                                            ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.317             ;
; inst[10]                                            ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.312             ;
; inst[17]                                            ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.281             ;
; register:inst3|16bit_register_1part:inst25|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst21|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst17|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst29|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst22|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst26|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst18|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst30|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst20|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst24|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst16|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst28|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst27|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst23|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst19|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst31|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst9|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst10|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst8|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst11|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst6|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst5|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst4|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst7|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst3|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst1|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst2|inst[10]  ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst14|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst13|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst12|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; register:inst3|16bit_register_1part:inst15|inst[10] ; register:inst3|16bit_register_1part:inst13|inst[10] ; 3.258             ;
; inst[13]                                            ; register:inst3|16bit_register_1part:inst14|inst[13] ; 3.193             ;
; inst[7]                                             ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 3.183             ;
; inst[12]                                            ; register:inst3|16bit_register_1part:inst11|inst[12] ; 3.071             ;
; inst[4]                                             ; register:inst3|16bit_register_1part:inst14|inst[5]  ; 3.051             ;
; inst[2]                                             ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 3.041             ;
; inst[21]                                            ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.993             ;
; register:inst3|16bit_register_1part:inst25|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst21|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst17|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst29|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst22|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst26|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst18|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst30|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst20|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst24|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst16|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst28|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst27|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst23|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst19|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst31|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst9|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst10|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst8|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst11|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst6|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst4|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst7|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst5|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst3|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst1|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst2|inst[2]   ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst14|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst13|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst12|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; register:inst3|16bit_register_1part:inst15|inst[2]  ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; inst[23]                                            ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; inst[24]                                            ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; inst[22]                                            ; register:inst3|16bit_register_1part:inst14|inst[2]  ; 2.874             ;
; inst[11]                                            ; register:inst3|16bit_register_1part:inst13|inst[11] ; 2.870             ;
; inst[8]                                             ; register:inst3|16bit_register_1part:inst13|inst[8]  ; 2.860             ;
; register:inst3|16bit_register_1part:inst21|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst25|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst17|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst29|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst26|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst22|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst18|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst30|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst24|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
; register:inst3|16bit_register_1part:inst20|inst[7]  ; register:inst3|16bit_register_1part:inst14|inst[7]  ; 2.858             ;
+-----------------------------------------------------+-----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE30F23I7 for design "Machine"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE15F23A7 is compatible
    Info (176445): Device EP4CE15F23C7 is compatible
    Info (176445): Device EP4CE15F23I7 is compatible
    Info (176445): Device EP4CE40F23A7 is compatible
    Info (176445): Device EP4CE40F23C7 is compatible
    Info (176445): Device EP4CE40F23I7 is compatible
    Info (176445): Device EP4CE30F23A7 is compatible
    Info (176445): Device EP4CE30F23C7 is compatible
    Info (176445): Device EP4CE55F23C7 is compatible
    Info (176445): Device EP4CE55F23A7 is compatible
    Info (176445): Device EP4CE55F23I7 is compatible
    Info (176445): Device EP4CE75F23C7 is compatible
    Info (176445): Device EP4CE75F23I7 is compatible
    Info (176445): Device EP4CE115F23C7 is compatible
    Info (176445): Device EP4CE115F23I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 50 pins of 50 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Machine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node inst[31]
        Info (176357): Destination node inst[30]
        Info (176357): Destination node inst[29]
        Info (176357): Destination node inst[28]
        Info (176357): Destination node inst[27]
        Info (176357): Destination node inst[26]
        Info (176357): Destination node inst[20]
        Info (176357): Destination node inst[19]
        Info (176357): Destination node inst[18]
        Info (176357): Destination node inst[17]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node register:inst3|select_convayer:inst111|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst112|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst112|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst113|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst113|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst114|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst114|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst115|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst115|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst116|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst116|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst117|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst117|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst118|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst118|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst119|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst119|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst120|inst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node register:inst3|select_convayer:inst120|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 49 (unused VREF, 2.5V VCCIO, 33 input, 16 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 5 total pin(s) used --  30 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  45 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  36 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X34_Y22 to location X44_Y32
Info (188005): Design requires adding a large amount of routing delay for some signals to meet hold time requirements, and there is an excessive demand for the available routing resources. The Fitter is reducing the routing delays of some signals to help the routing algorithm converge, but doing so may cause hold time failures. For more information, refer to the "Estimated Delay Added for Hold Timing" section in the Fitter report.
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:21
Info (11888): Total time spent on timing analysis during the Fitter is 2.50 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file /export/home/017/a0171595/FPGA/Mission2/output_files/Machine.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1641 megabytes
    Info: Processing ended: Tue Jan  8 16:25:06 2019
    Info: Elapsed time: 00:00:31
    Info: Total CPU time (on all processors): 00:00:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /export/home/017/a0171595/FPGA/Mission2/output_files/Machine.fit.smsg.


